(57)【特許請求の範囲】
【請求項１】
クロック信号に基づいて計時動作を行う計時用回路を含んでいる計時装置であって、
第１クロック発生・分周回路と、第２クロック発生・分周回路と、位相比較部と、クロック停止検知回路と、を含んでおり、
上記第１クロック発生・分周回路が、バックアップ電源を有しており、第１クロック信号を上記計時用回路に出力するものであり、且つ、第１クロック信号の周波数が調節可能になっており、
上記第２クロック発生・分周回路が、主電源により駆動され、計時用回路において第１クロック信号よりも高精度な計時動作が可能な第２クロック信号を出力するものであり、
上記位相比較部が、第１クロック信号と第２クロック信号との位相に基づいて、第１クロック発生・分周回路が出力する第１クロック信号の周波数を調節し、第１クロック信号の位相を第２クロック信号の位相に同期させるものであり、且つ、クロック停止検知信号の入力に応じて、第１クロック発生・分周回路に、出力する第１クロック信号の周波数を、既定値に維持させるものであり、
上記クロック停止検知回路が、第２クロック発生・分周回路の第２クロック信号の出力停止を検知し、位相比較部にクロック停止検知信号を出力するものである、
ことを特徴とする計時装置。
【請求項２】
第１クロック発生・分周回路が、低消費電流型である、請求項１に記載の計時装置。
【請求項３】
第１クロック発生・分周回路が、クロック発生回路と分周回路とを含んでおり、クロック発生回路が、クロック信号を出力するものであり、且つ、クロック信号の周波数が調節可能になっており、分周回路が、クロック発生回路が出力したクロック信号を所定の分周比で分周し、分周後のクロック信号を第１クロック信号として出力するものであり、
位相比較部が、第１クロック信号と第２クロック信号との位相に基づいて、クロック発生回路が発生するクロック信号の周波数を調節するものであり、且つ、クロック停止検知信号の入力に応じて、クロック発生回路が出力するクロック信号の周波数を既定値に維持させるものである、
請求項１又は請求項２に記載の計時装置。
【請求項４】
第１クロック発生・分周回路が、クロック発生回路と分周回路とを含んでおり、クロック発生回路が、所定の周波数のクロック信号を出力するものであり、分周回路が、クロック発生回路が出力したクロック信号を所定の分周比で分周し、分周後のクロック信号を第１クロック信号として出力するものであり、且つ、分周比を調節可能なものであり、
位相比較部が、第１クロック信号と第２クロック信号との位相に基づいて、分周回路の分周比を調節するものであり、且つ、クロック停止検知信号の入力に応じて、分周回路の分周比を既定値に維持させるものである、
請求項１又は請求項２に記載の計時装置。
【請求項５】
クロック発生回路が、ＣＲ発信回路である、請求項４に記載の計時装置。
【請求項６】
クロック発生回路が、低周波数水晶振動子を使用するものである、請求項３又は請求項４に記載の計時装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、システムに計時情報を与える計時装置に関する。
【０００２】
【従来の技術】
従来より、システムに計時情報を与える計時装置が知られている。
図６は、最も一般的な水晶振動子を用いるタイプの計時装置１００の構成図である。低周波数水晶振動子１０１を用いる低消費電流発振回路１０２は、低周波数のクロック信号を生成する。分周回路１０３は、低消費電流発振回路１０２により生成されたクロック信号を所定の分周比で分周し、分周後のクロック信号を計時用回路１０４に出力する。計時用回路１０４は、入力された分周後のクロック信号に基づいて計時動作を行い、所定の計時情報を図示しないシステムに出力する。以下、このタイプの計時装置を水晶型の計時装置という。
【０００３】
上記計時装置１００で使用する発振回路１０２は、消費電流が少なく、停電等の非常時にはバックアップ電源により駆動可能であるといった利点を有するが、環境温度の変化に伴い、生成するクロック信号の周波数が変動するといった欠点を持つ。このため、上記計時装置１００では、環境温度の変化が大きい場合には正確な計時情報を出力することができない。
【０００４】
図７は、低周波数の水晶振動子のかわりに周波数ｆ＝５０Ｈｚ又は６０Ｈｚの家庭用交流電源を利用してクロック信号を生成するタイプの計時装置１１０の構成図である。トランス（変圧器）１１１は、入力される家庭用の交流電圧ＶＤＤを降圧し、降圧した交流電圧ＶＤＤを容量カップリング１１２を介してゼロクロスコンパレータ１１３に出力する。ゼロクロスコンパレータ１１３は、降圧された交流電圧ＶＤＤと同じ周波数のクロック信号を、分周回路１１４に出力する。分周回路１１４は、入力されるクロック信号を所定の分周比で分周し、分周後のクロック信号を計時用回路１１５に出力する。計時用回路１１５は、入力される分周後のクロック信号に基づいて計時動作を行い、図示しないシステムに所定の計時情報を出力する。以下、このタイプの計時装置を家庭用交流電源利用型の計時装置という。
【０００５】
上記計時装置１１０では、環境温度に影響されずに正確な計時情報を得ることができる。しかし、バックアップ電源で駆動可能な水晶型の上記計時装置１００とは異なり、計時装置１１０では、停電時には装置が停止してしまうといった問題がある。
【０００６】
水晶型の計時装置１００の持つ環境温度の変化に対する精度上の問題と、家庭用交流電源利用型の計時装置１１０の持つ停電時の動作停止といった問題を解決するため、主電源により駆動される高精度のクロック発生回路と、停電などの非常時にバックアップ電源により駆動できる低消費電流型のクロック発生回路を切り換えて用いるタイプの計時装置が提案されている（例えば、特開平５−１２７７７２号公報）。以下、このタイプの計時装置を停電時切換型の計時装置という。
【０００７】
図８は、停電時切換型の計時装置１２０の構成図である。スイッチ回路１２２は、図示しない制御部より出力される切換信号により切り換わる。制御部は、主電源から電圧が供給されている時には、計時用ＩＣ１２１と高精度発振回路１２３を接続するようにスイッチ回路１２２を切り換え、高精度発振回路１２３の生成するクロック信号を計時用ＩＣ１２１に出力させる。計時用ＩＣ１２１は、入力されるクロック信号に基づいて計時動作を行い、図示しないシステムに所定の計時方法を出力する。
【０００８】
また、制御部は、主電源からの電圧供給が停止した場合には、計時用ＩＣ１２１と低消費電流発振回路１２４とを接続するようにスイッチ回路１２２を切り換え、バックアップ電源による駆動される低消費電流発振回路１２４が生成するクロック信号を計時用ＩＣ１２１に出力する。
【０００９】
図９に示す停電時切換型の計時装置１３０は、上記計時装置１２０の高精度発振回路１２３として、家庭用の交流電圧より所定の周波数のクロック信号を生成する発振部１３４を採用し、低消費電流発振回路１２４として、低周波数の水晶振動子１３１を用いる低消費電流の発振回路１３２を採用したものである。
【００１０】
スイッチ回路１３６は、図示しない制御部より出力される切換信号により切り換わる。制御部は、主電源から電圧が供給されている時には、分周回路１３５と計時用回路１３７とを接続するようにスイッチ回路１３６を切り換える。分周回路１３５は、容量カップリング１３４を介して受け取る家庭用の交流電圧と同じ周波数のクロック信号を所定の分周比で分周し、分周後のクロック信号を計時用回路１３７に出力する。計時用回路１３７は、入力される分周後のクロック信号に基づいて計時動作を行い、図示しないシステムに所定の計時情報を出力する。
【００１１】
また、制御部は、主電源からの電源電圧ＶＤＤの供給が停止した場合には、分周回路１３３と計時用回路１３７とを接続するようにスイッチ回路１３６を切り換える。水晶振動子１３１を用いる発振回路１３２は、図示しないバックアップ電源により駆動され、低周波数のクロック信号を生成する。分周回路１３３は、発振回路１３２により生成されたクロック信号を所定の分周比で分周し、分周後のクロック信号を計時用回路１３７に出力する。
【００１２】
上記構成の計時装置１３０は、通常時には、家庭用に供給される周波数５０Ｈｚ又は６０Ｈｚの交流電圧より生成されるクロック信号に基づいて正確な計時動作を行い、停電時など交流電圧が得られないときには、バックアップ電源で駆動される発振回路１３２から出力されるクロック信号に基づいて計時動作を行う。なお、上記計時装置１３０としては、米国ハリス・セミコンダクタ（Harris Semiconductor）社製の製品番号CDP68HC68T1のＬＳＩがあげられる。
【００１３】
【発明が解決しようとする課題】
停電時切換型の上記計時装置１２０及び１３０では、主電源による通常の駆動時には、高精度なクロック信号に基づく正確な計時情報を出力し、停電時など、バックアップ電源による駆動時には、低消費電流型の発振回路により発生するクロック信号に基づく計時情報を継続して出力することができる。
【００１４】
しかし、上述したように、停電時に使用する低消費電流型の発振回路１２４及び１３２の出力するクロック信号の精度は低く、環境温度によっては正確な計時情報が得られないといった問題を持つ。
【００１５】
また、上記切換型の計時装置１３０のように、通常、短時間で復旧する停電時のためだけに、水晶振動子１３１を用いる発振回路１３２を実装するのはコスト高につながる。
【００１６】
本発明は、より簡単な構成の計時装置であって、停電時等のバックアップ電源による駆動時でも正確な計時情報を出力する計時装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の請求項１に記載の計時装置は、クロック信号に基づいて計時動作を行う計時用回路を含んでいる計時装置であって、第１クロック発生・分周回路と、第２クロック発生・分周回路と、位相比較部と、クロック停止検知回路と、を含んでおり、上記第１クロック発生・分周回路が、バックアップ電源を有しており、第１クロック信号を上記計時用回路に出力するものであり、且つ、第１クロック信号の周波数が調節可能になっており、上記第２クロック発生・分周回路が、主電源により駆動され、計時用回路において第１クロック信号よりも高精度な計時動作が可能な第２クロック信号を出力するものであり、上記位相比較部が、第１クロック信号と第２クロック信号との位相に基づいて、第１クロック発生・分周回路が出力する第１クロック信号の周波数を調節し、第１クロック信号の位相を第２クロック信号の位相に同期させるものであり、且つ、クロック停止検知信号の入力に応じて、第１クロック発生・分周回路に、出力する第１クロック信号の周波数を、既定値に維持させるものであり、上記クロック停止検知回路が、第２クロック発生・分周回路の第２クロック信号の出力停止を検知し、位相比較部にクロック停止検知信号を出力するものである、ことを特徴とする。
【００１８】
請求項２に記載の計時装置は、請求項１に記載の計時装置において、第１クロック発生・分周回路が、低消費電流型であることを特徴とする。
また、請求項３に記載の計時装置は、請求項１又は請求項２に記載の計時装置において、第１クロック発生・分周回路が、クロック発生回路と分周回路とを含んでおり、クロック発生回路が、クロック信号を出力するものであり、且つ、クロック信号の周波数が調節可能になっており、分周回路が、クロック発生回路が出力したクロック信号を所定の分周比で分周し、分周後のクロック信号を第１クロック信号として出力するものであり、位相比較部が、第１クロック信号と第２クロック信号との位相に基づいて、クロック発生回路が発生するクロック信号の周波数を調節するものであり、且つ、クロック停止検知信号の入力に応じて、クロック発生回路が出力するクロック信号の周波数を既定値に維持させるものである、ことを特徴とする。
また、請求項４に記載の計時装置は、請求項１又は請求項２に記載の計時装置において、第１クロック発生・分周回路が、クロック発生回路と分周回路とを含んでおり、クロック発生回路が、所定の周波数のクロック信号を出力するものであり、分周回路が、クロック発生回路が出力したクロック信号を所定の分周比で分周し、分周後のクロック信号を第１クロック信号として出力するものであり、且つ、分周比を調節可能なものであり、位相比較部が、第１クロック信号と第２クロック信号との位相に基づいて、分周回路の分周比を調節するものであり、且つ、クロック停止検知信号の入力に応じて、分周回路の分周比を既定値に維持させるものである、ことを特徴とする。
【００１９】
請求項５に記載の計時装置は、請求項４に記載の計時装置において、クロック発生回路が、ＣＲ発信回路である、ことを特徴とする。
また、請求項６に記載の計時装置は、請求項３又は請求項４に記載の計時装置において、クロック発生回路が、低周波数水晶振動子を使用するものである、ことを特徴とする。
【００２０】
【発明の実施の形態】
（１）実施の形態１
（１−１）全体構成
図１は、実施の形態１にかかる計時装置１の構成図である。
計時装置１は、バックアップ電源１０を有しており、第１クロック信号を出力する低消費電流型のクロック発生回路２、及び、第２クロック信号を出力する高精度のクロック発生回路４を備える。クロック発生回路２は、位相比較部６より入力される２ビットの制御信号に応じて、出力する第１クロック信号の周波数を調節することができるタイプのものを採用する。これにより、分周回路３による分周後の第１クロック信号の位相と分周回路５による分周後の第２クロック信号の位相とを一致させる。
【００２１】
以下、計時装置１の各構成部について詳しく説明する。
クロック発生回路２は、第１クロック信号を出力する低消費電流型のクロック発生回路であって、主電源９からの電圧ＶＤＤの供給が停止した時に有効となるバックアップ電源１０を備える。クロック発生回路２は、位相比較部６より出力される２ビットの制御信号が”０１”の場合、出力する第１クロック信号の周波数を増加する。２ビットの制御信号が”１０”の場合、出力する第１クロック信号の周波数を減少する。２ビットの制御信号が”００”の場合、周波数を変化させることなく第１クロック信号を出力する。
【００２２】
分周回路３は、クロック発生回路２より出力された第１クロック信号を所定の分周比で分周し、分周後の第１クロック信号を位相比較部６及び計時用回路８に出力する。
【００２３】
計時用回路８は、分周後の第１クロック信号に基づいて計時動作を行い、図示しないシステムへ所定の計時情報を出力する。
【００２４】
高精度なクロック発生回路４は、主電源９により駆動され、第２クロック信号を発生する。分周回路５は、上記第２クロック信号を所定の分周比で分周した後に、位相比較部６に出力する。
【００２５】
クロック停止検知回路７は、高精度なクロック発生回路４から第２クロック信号が出力されている間は”０”のクロック停止検知信号を位相比較部６に出力し、クロック発生回路４からの第２クロック信号の出力が停止した場合には、”１”のクロック停止検知信号を位相比較部６に出力する。
【００２６】
位相比較部６は、分周回路３より出力される分周後の第１クロック信号と、分周回路５より出力される分周後の第２クロック信号の位相を比較し、比較結果を表す２ビットの制御信号を出力する。具体的には、第２クロック信号の位相と第１クロック信号の位相が一致している場合には、”００”の制御信号を出力し、第１クロック信号の位相が進んでいる場合には、”０１”の制御信号を出力し、第１クロック信号の位相が遅れている場合には、”１０”の制御信号を出力する。なお、位相比較部６は、クロック発生回路４からの第２クロック信号の出力停止に応じてクロック停止検知回路７より”１”のクロック停止検知信号が入力された場合には、第２クロック信号の位相と第１クロック信号の位相が一致していることを意味する”００”の制御信号を出力して、クロック発生回路２の出力する第１クロック信号の周波数を既定値に維持する。
【００２７】
（１−２）位相比較部の構成
図２は、位相比較部６の構成を示す図である。位相比較回路１１は、分周回路３より出力される分周後の第１クロック信号と、分周回路５より出力される分周後の第２クロック信号の位相を比較し、比較結果を表す２ビットの制御信号を出力する。
上記２ビットの制御信号の下位ビット（ｂｉｔ０）のデータ（以下、位相進み信号という）は、分周回路５より出力される分周後の第２クロック信号の位相よりも、分周回路３より出力される分周後の第１クロック信号の位相が進んでいる場合に”１”にセットされる。
上記２ビットの制御信号の上位ビット（ｂｉｔ１）のデータ（以下、位相遅れ信号という）は、分周回路５より出力される第２クロック信号の位相よりも、分周回路３より出力される第１クロック信号の位相が遅れている場合に”１”にセットされる。
【００２８】
位相比較回路１１の後段に設けられている２入力ＡＮＤゲート１２の一方の入力端には上記位相進み信号が入力され、２入力ＡＮＤゲート１３の一方の入力端には上記位相遅れ信号が入力される。ＡＮＤゲート１２及び１３の残りの入力端には、クロック停止検知回路７より出力される１ビットデータのクロック停止信号がインバータ１４を介して入力される。位相比較部６は、ＡＮＤゲート１２の出力を下位ビット（ｂｉｔ０）のデータとし、ＡＮＤゲート１３の出力を上位ビット（ｂｉｔ１）のデータとする２ビットデータを制御信号として出力する。
【００２９】
ＡＮＤゲート１２及び１３は、クロック発生回路４より第２クロック信号が正常に出力されている間、即ち、クロック停止検知信号が”０”の間は、比較回路１１より出力される位相進み信号及び位相遅れ信号をそのまま出力する。
一方、クロック発生回路４からの第２クロック信号の出力が停止した場合、即ち、クロック停止検知信号が”０”から”１”に切り換わった場合には、共に”０”の位相進み信号及び位相遅れ信号を出力する。即ち、分周回路３より出力される分周後の第１クロック信号の位相と、分周回路５より出力される分周後の第２クロック信号の位相とが一致していることを表す”００”の制御信号を出力する。
【００３０】
上記構成を採用することで、クロック発生回路４より第２クロック信号が出力されている間、クロック発生回路２は、位相比較部６より入力される２ビットの制御信号に応じて、出力する第１クロック信号の周波数を調節し、分周回路３より出力される分周後の第１クロック信号の位相と、分周回路５より出力される分周後の第２クロック信号の位相とを一致させる。
これにより、クロック発生回路４より第２クロック信号が出力されている間、計時装置１は、実質的に分周回路５より出力される高精度な第２クロック信号に基づいた正確な計時情報を出力することができる。
【００３１】
また、クロック発生回路２は、停電や故障等によりクロック発生回路４の動作が停止した場合には、該停止時点で出力している第１クロック信号を継続して出力する。上記クロック発生回路４の動作停止時において、第１クロック信号の周波数は、分周回路３より出力される分周後の第１クロック信号の位相と、分周回路５より出力される分周後の第２クロック信号の位相とが一致する値に調節されている。
これにより、計時装置１は、停電や故障等によりクロック発生回路４の動作が停止しても、正確な計時情報を継続して出力することができる。
【００３２】
（１―３）変形例
なお、図１に点線で示すように、位相比較部６より出力される２ビットの制御信号をクロック発生回路２のかわりに分周回路３に出力する構成を採用しても良い。この場合、分周回路３には、位相比較部６より出力される２ビットの制御信号に応じて、分周比を調節することができるタイプのものを採用する。具体的には、分周回路３は、位相比較部６からの”０１”の制御信号の入力に対して分周比を上げ、位相比較部６からの”１０”の制御信号の入力に対して分周比を下げ、位相比較部６からの”００”の制御信号の入力に対して既設定の分周比を維持するといった制御を行うものを採用する。これにより、クロック発生回路２の出力する第１クロックの周波数を調節する場合と同じ効果を得ることができる。
【００３３】
例えば、クロック発生回路２として水晶振動子を用いる発振回路を採用し、分周回路３の分周比を調節する場合を想定する。
上記場合において、第１クロック信号の周波数は、使用する水晶振動子の固有振動数により決定される。なお、水晶振動子の固有振動数は、環境温度の変化に伴い変動する。
上記の場合において、分周回路３の分周比は、高精度なクロック発生回路４の停止直前における環境温度下において、分周後の第２クロック信号の位相と分周後の第１クロック信号の位相とが一致する値に調節される。これにより、計時装置１は、停電中又はクロック発生回路４の故障中に環境温度が急激に変化しない限り、正確な計時情報を出力し続けることができる。
【００３４】
（２）実施の形態２
（２―１）全体構成
図３は、実施の形態２にかかる計時装置２０の構成を示す図である。上記実施の形態１にかかる計時装置１と同じ構成物には同じ参照番号を付す。
計時装置２０では、クロック発生回路４からの第２クロック信号の出力が停止するのは停電により主電源９からの電圧の供給が停止することに起因することが多いことに着目し、計時装置１の備えるクロック停止検知回路７のかわりに、電源９からの電圧ＶＤＤの供給の有無を検出する電源電圧検出回路２１を設けたことを特徴とする。
【００３５】
上記電源電圧検出回路２１は、電源９に接続されており、電源９から電源電圧ＶＤＤが出力されている間は、”０”のビットデータを位相比較部６に出力し、電源９より電源電圧ＶＤＤの出力が停止した場合には、”１”のビットデータを位相比較部６に出力する。
【００３６】
なお、計時装置２０は、上記クロック停止検知回路７のかわりに電源電圧検出回路２１を備えたことを除けば、上記実施の形態１にかかる計時装置１と同じ構成であり、通常時及び停電時の動作は上記計時装置１と同じである。
【００３７】
即ち、クロック発生回路２は、電源電圧検出回路２１により電源９の故障が検出されるまでの間、位相比較部６より入力される２ビットの制御信号に応じて、出力する第１クロック信号の周波数を調節し、分周回路３より出力される分周後の第１クロック信号の位相と、分周回路５より出力される分周後の第２クロック信号の位相とを一致させる。
これにより、クロック発生回路４より第２クロック信号が出力されている間、計時装置１は、実質的に分周回路５より出力される高精度な第２クロック信号に基づいた正確な計時情報を出力することができる。
【００３８】
また、電源電圧検出回路２１が電源９の故障を検出した場合には、クロック発生回路２は、上記電源９が故障した時点で出力している第１クロック信号を継続して出力する。上記電源９が故障した時点において、クロック発生回路２が出力する第１クロック信号の周波数は、分周回路３より出力される分周後の第１クロック信号の位相と、分周回路５より出力される分周後の第２クロック信号の位相とが一致する値に調節されている。
これにより、計時装置１は、電源９が故障した場合でも正確な計時情報を継続して出力することができる。
【００３９】
（２−２）変形例
なお、図３に点線で示すように、位相比較部６より出力される２ビットの制御信号をクロック発生回路２のかわりに分周回路３に出力する構成を採用しても良い。この場合、分周回路３は、位相比較部６からの”０１”の制御信号の入力に対しては分周比を上げ、位相比較部６からの”１０”の制御信号の入力に対しては分周比を下げ、位相比較部６からの”００”の制御信号の入力に対しては既設定の分周比を維持するといった制御を行う。これにより、クロック発生回路２が出力する第１クロックの周波数を調節する場合と同じ効果を得ることができる。
【００４０】
（３）実施の形態３
図４は、実施の形態３にかかる計時装置３０の構成を示す図である。上記実施の形態１にかかる計時装置１と同じ構成物には同じ参照番号を付す。
実施の形態３にかかる計時装置３０は、実施の形態１にかかる計時装置１のクロック発生回路２として、バックアップ電源３５を有するＣＲ発振回路３１を備え、クロック発生回路４としてトランス３２、容量カップリング３３、及び、ゼロクロスコンパレータ３４よりなる発振部を備える。なお、上記ＣＲ発振回路３１は、通常時には、家庭用の交流電圧により駆動される。
【００４１】
トランス３２は、入力される家庭用の交流電圧を降圧し、降圧後の交流電圧を、コデンサ及び抵抗よりなる容量カップリング３３を介してゼロクロスコンパレータ３４に出力する。ゼロクロスコンパレータ３４では、入力される降圧後の交流電圧の周波数（５０Ｈｚ又は６０Ｈｚ）の第２クロック信号を分周回路５に出力する。家庭用の交流電圧の周波数は、外部の環境温度の変化によらずに一定であるため、ゼロクロスコンパレータ３４は、精度の高い第２クロック信号を出力することができる。分周回路５は、入力された第２クロック信号を所定の分周比で分周した後に位相比較部６に出力する。
【００４２】
分周回路３は、ＣＲ発振回路３１より出力される第１クロック信号を所定の分周比により分周し、分周後の第１クロック信号を計時用回路８に出力する。分周回路３は、位相比較部６から出力される２ビットの制御信号の値に応じて分周比を調節できるタイプのものを採用する。具体的には、位相比較部６からの”０１”の制御信号の入力に対して分周比を上げ、位相比較部６からの”１０”の制御信号の入力に対して分周比を下げ、位相比較部６より”００”の制御信号の入力に対して既設定の分周比を維持するタイプのものを採用する。
【００４３】
ＣＲ発振回路３１は、水晶振動子を用いるクロック発生回路に比べて安価であるが、出力する第１クロック信号の精度は低い。
しかし、計時装置３０では、上記位相比較部６の出力する制御信号に応じて、分周回路３の分周比の調節を行い、分周回路３による分周後の第１クロック信号の位相と分周回路５による分周後の第２クロック信号の位相とを常に一致させる。これにより、計時装置３０は、実質的には高精度な第２クロック信号に基づく正確な計時情報を出力することができる。
【００４４】
また、停電により家庭用交流電圧の供給が停止した後は、停止直前に分周回路３に設定されていた分周比を維持することで、第１クロック信号の精度を維持し、正確な計時情報を継続して出力することができる。
【００４５】
このように、計時装置３０は、安価で精度の低いＣＲ回路３１を計時用のクロック信号を出力する発振回路として使用するにもかかわらず、常に正確な計時情報を出力することができる。
【００４６】
（４）実施の形態４
図５は、実施の形態４にかかる計時装置４０の構成を示す図である。上記実施の形態２にかかる計時装置２０と同じ構成物には同じ参照番号を付す。
計時装置４０は、実施の形態２にかかる計時装置２０のクロック発生回路２として低周波数水晶振動子４１を用いる低消費電流クロック発生回路４２を備え、高精度なクロック発生回路４として高周波数の水晶振動子４４を用いる高精度クロック発生回路４５を備える。上記低消費電流クロック発生回路４２は、電源９からの電圧の供給が停止した場合に有効となるバックアップ電源４３を備える。
【００４７】
分周回路３は、位相比較回路６より出力される２ビットの制御信号に基づいて分周比を調節できるタイプのものを採用する。具体的には、位相比較部６からの”０１”の制御信号の入力に対しては分周比を上げ、位相比較部６からの”１０”の制御信号の入力に対しては分周比を下げ、位相比較部６から”００”の制御信号が入力された場合には既設定の分周比を維持するタイプのものを採用する。
【００４８】
分周回路５、位相比較部６、計時用回路８、及び、電源電圧検出回路２１の構成及び動作は、上記実施の形態２にかかる計時装置２０のものと同じである。
即ち、計時装置４０は、上記実施の形態２にかかる計時装置２０と同様に、上記位相比較部６の出力する制御信号による分周回路３の分周比の調節を、停電によって主電源９からの電圧ＶＤＤの供給が停止する直前まで継続して行う。これにより、計時装置４０は、低消費電流クロック発生回路４２がバックアップ電源４３による駆動に切り換わった後も正確な計時情報を出力することができる。
【００４９】
一般的なシステムでは、計時用に低周波数（例えば、３２７６８Ｈｚ）の水晶振動子４１を用いる低消費電流のクロック発生回路４２、分周回路３、及び、計時用回路８を備えると共に、計時以外の目的、例えば内部回路のタイミング制御用に高周波信号を発振する高精度な水晶振動子４３を用いるクロック発生回路４４を備える場合が多い。
計時装置４０は、特に前記の場合を想定したものであり、既存の回路に、分周回路５、位相比較部６、及び、クロック停止検知回路４５を追加するだけで構成することができる。
【００５０】
【発明の効果】
本発明の計時装置は、停電等が起因して第２クロック発生部より第２クロック信号の出力が停止する直前まで、バックアップ電源で駆動される発振回路の出力するクロック信号の周波数を主電源により駆動される高精度な発振回路から出力されるクロック信号と同じ位相に調節する。これにより、第１クロック発生回路に安価な低消費電流型の発振回路を使用した場合であっても、停電等が起因して第２クロック発生部より第２クロック信号の出力が停止した後も、高精度の計時情報を出力することが可能となる。
【図面の簡単な説明】
【図１】  実施の形態１にかかる計時装置の構成を示す図である。
【図２】  位相比較部の構成を示す図である。
【図３】  実施の形態２にかかる計時装置の構成を示す図である。
【図４】  実施の形態３にかかる計時装置の構成を示す図である。
【図５】  実施の形態４にかかる計時装置の構成を示す図である。
【図６】  従来の水晶型の計時装置の構成を示す図である。
【図７】  従来の家庭用交流電源利用型の計時装置の構成を示す図である。
【図８】  従来の停電時切換型の計時装置の構成を示す図である。
【図９】  従来の停電時切換型の計時装置の構成を示す図である。
【符号の説明】
１，２０，３０，４０，１００，１１０，１２０，１３０  計時装置、２，４  クロック発生回路、３，５，１０３，１１４，１３３，１３５  分周回路、６  位相比較部、７  クロック停止検知回路、８，１０４，１１５，１３７  計時用回路、９  電源、１０  バックアップ電源、１１  位相比較回路、１２，１３  ＡＮＤゲート、１４  インバータ、２１  電源電圧検出回路、３２，１１１  トランス、３３，１１２  容量カップリング、３４，１１３  ゼロクロスコンパレータ、４１，１０１、１３１  低周波数水晶振動子、４２，１３２  低消費電流クロック発生回路、４３  高周波数水晶振動子、１０２，１２４  低消費電流発振回路、１２１  計時用ＩＣ、１２２，１３６  スイッチ、１２３  高精度発振回路、
【図１】
0003905649.tif 000002
【図２】
0003905649.tif 000003
【図３】
0003905649.tif 000004
【図４】
0003905649.tif 000005
【図５】
0003905649.tif 000006
【図６】
0003905649.tif 000007
【図７】
0003905649.tif 000008
【図８】
0003905649.tif 000009
【図９】
0003905649.tif 000010