(57)【特許請求の範囲】
【請求項１】
書込みデータにパリティを付加して書込むようにしたメモリー回路であって、Ｎ（Ｎは２以上の整数）ワードを１つのデータとして扱う場合に前記パリティをＮ＋１ワード毎に奇／偶反転する書込み奇／偶反転手段と、前記Ｎ＋１ワード毎に奇／偶反転した前記パリティを前記メモリーに書込みデータとともに書込むパリティ書込み手段と、前記メモリーから読出した前記パリティを前記Ｎ＋１ワード毎に奇／偶反転する読出し奇／偶反転手段と、前記Ｎ＋１ワード毎に奇／偶反転した前記読出しパリティを基に前記メモリーから読出した読出しデータをパリティチェックするパリティチェック手段とを含むことを特徴とするメモリー回路。
【請求項２】
前記メモリーへの書込み／読出しがシーケンシャルであることを特徴とする請求項１記載のメモリー回路。
【請求項３】
前記書込みあるいは読出し奇／偶反転手段が、書込みあるいは読出しクロックをＮ＋１分周し前記パリティとの排他的論理和を求めることを特徴とする請求項１あるいは２記載のメモリー回路。
【請求項４】
前記パリティチェック手段がパリティエラーを検出した場合に、パリティアラーム信号を出力することを特徴とする請求項１，２あるいは３記載のメモリー回路。
【請求項５】
書込みデータにパリティを付加して書込むようにしたメモリー回路の書込み／読出しエラーの検出方法であって、Ｎワードを１つのデータとして扱う場合に前記パリティをＮ＋１ワード毎に奇／偶反転するステップと、前記Ｎ＋１ワード毎に奇／偶反転した前記パリティを前記メモリーに書込みデータとともに書込むステップと、前記メモリーから読出した前記パリティを前記Ｎ＋１ワード毎に奇／偶反転するステップと、前記Ｎ＋１ワード毎に奇／偶反転した前記読出しパリティを基に前記メモリーから読出した読出しデータをパリティチェックするステップとを含むことを特徴とする書込み／読出しエラーの検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はメモリー回路及びその書込み／読出しエラーの検出方法に関し、特にシーケンシャルに書込み／読出しを行うメモリー回路及びその書込み／読出しエラーの検出方法に関する。
【０００２】
【従来の技術】
データがシーケンシャルに書込まれ、シーケンシャルに読出される（書込んだ順に読出される）メモリー回路がある。特開昭６１−２３７１３９号公報には、レジスタに書込まれるデータに対して１ワード毎に極性の異なるパリティを付加し、レジスタからデータを読出す際にも１ワード毎に読出したパリティの極性を反転させてチェックする方法が提案されている。
【０００３】
すなわち、レジスタに書込み制御をかける回路からのクロックにて、１ビットのカウンタを動作させそのカウンタの出力とパリティとを排他的論理和回路（ＸＯＲ）に入力する。レジスタにデータの書込みが発生する度に、カウンタの値は”０”と”１”とを交互にとるので、これにより入力データのパリティの極性を反転するか、そのまま通すかの制御を行う。パリティチェック回路も上記カウンタの出力を使用してレジスタからの出力パリティの極性を交互に反転しながらチェックを行う。
【０００４】
【発明が解決しようとする課題】
特開昭６１−２３７１３９号公報記載の提案の場合、１ワード毎にパリティの極性を反転しているので、例えば、１ワード目はＯＤＤ（奇）、２ワード目はＥＶＥＮ（偶）、３ワード目はＯＤＤ、４ワード目は：ＥＶＥＮ、５ワード目はＯＤＤ、……となる。この方式の場合、各データの正常性と２ワード間のデータの連続性をチェックすることができる。
【０００５】
特開昭６１−２３７１３９号公報記載の提案の場合、メモリーを２個設けて交互に記録するシステムを考えている。従ってこの場合、１ワード毎にパリティのＯＤＤ／ＥＶＥＮを反転させると、一方のメモリーにはＯＤＤ（奇）パリティのついたワードのみが、他方のメモリーにはＥＶＥＮ（偶）パリティのついたワードのみが夫々格納（記録）されることになる。
【０００６】
誤って連続して一方のメモリーからデータを読出すと、連続して同じＯＤＤあるいはＥＶＥＮパリティを持つワードが読出されることになる。従って、このような誤りの検出が重要となる。ここで、このメモリー回路を、２ワードを１つのデータ（例えば、データとアドレスとを同一ワード形式として、２ワードを１つのデータとして扱う場合がある）として扱うような使い方をした場合、パリティは、ＤＡＴＡ＃１（１ワード目＋２ワード目）：ＯＤＤ＋ＥＶＥＮ、ＤＡＴＡ＃２（３ワード目＋４ワード目）：ＯＤＤ＋ＥＶＥＮ、……となり、各ＤＡＴＡ共に、同じ極性の組み合わせとなる。よって、各データの正常性はチェックできるが、ＤＡＴＡ＃１とＤＡＴＡ＃２との間のデータの連続性はチェックすることができない問題が生じる。
【０００７】
さらに、１ワードを１つのデータとして扱う場合も、従来のようなパリティの組み合せが２種類（奇／偶；ＯＤＤ／ＥＶＥＮ）の方式であると、メモリーからの読出しカウンタの誤動作等にて１ワード目と３ワード目が入れ違って読出された場合（データは誤っていない）、同じＯＤＤパリティになるので、誤って読出されたことが検出されない問題も生じる。
【０００８】
本発明の目的は、エラーが確実に検出できるメモリー回路及びその書込み／読出しエラーの検出方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明によれば、書込みデータにパリティを付加して書込むようにしたメモリー回路であって、Ｎ（Ｎは２以上の整数）ワードを１つのデータとして扱う場合に前記パリティをＮ＋１ワード毎に奇／偶反転する書込み奇／偶反転手段と、前記Ｎ＋１ワード毎に奇／偶反転した前記パリティを前記メモリーに書込みデータとともに書込むパリティ書込み手段と、前記メモリーから読出した前記パリティを前記Ｎ＋１ワード毎に奇／偶反転する読出し奇／偶反転手段と、前記Ｎ＋１ワード毎に奇／偶反転した前記読出しパリティを基に前記メモリーから読出した読出しデータをパリティチェックするパリティチェック手段とを含むことを特徴とするメモリー回路が得られる。
【００１０】
また、本発明によれば、書込みデータにパリティを付加して書込むようにしたメモリー回路の書込み／読出しエラーの検出方法であって、Ｎワードを１つのデータとして扱う場合に前記パリティをＮ＋１ワード毎に奇／偶反転するステップと、前記Ｎ＋１ワード毎に奇／偶反転した前記パリティを前記メモリーに書込みデータとともに書込むステップと、前記メモリーから読出した前記パリティを前記Ｎ＋１ワード毎に奇／偶反転するステップと、前記Ｎ＋１ワード毎に奇／偶反転した前記読出しパリティを基に前記メモリーから読出した読出しデータをパリティチェックするステップとを含むことを特徴とする書込み／読出しエラーの検出方法が得られる。
【００１１】
本発明の作用は次の通りである。一般に、データは種々の値を取ることがあり、例えば「１」あるいは「０」が極端に連続する場合がある。このような場合を避けるため１ワード毎にＯＤＤ／ＥＶＥＮパリティを反転することがある。メモリーにデータを書込む際、３ワード毎に付加するパリティの極性を反転する。メモリーからの読出し時も３ワード毎に極性を反転させたパリティによりデータの正常性及び連続性をチェックする。
【００１２】
すなわち、データに付加するパリティを例えば以下のようにする。１ワード目はＯＤＤ、２ワード目はＯＤＤ、３ワード目はＯＤＤ、４ワード目はＥＶＥＮ、５ワード目はＥＶＥＮ、６ワード目はＥＶＥＮ、……とする野のである。ここで、２ワードを１つのデータとして扱う使い方をした場合、各データのパリティは、ＤＡＴＡ＃１（１ワード目＋２ワード目）：ＯＤＤ＋ＯＤＤ、ＤＡＴＡ＃２（３ワード目＋４ワード目）：ＯＤＤ＋ＥＶＥＮ、ＤＡＴＡ＃３（５ワード目＋６ワード目）：ＥＶＥＮ＋ＥＶＥＮ、……というように、パリティの組み合わせが３種類になるので、各データの正常性のチェックに加えてＤＡＴＡ＃１とＤＡＴＡ＃２との間のデータの連続性についてもチェック可能となる。
【００１３】
さらにこの場合は、パリティの組み合わせが３種類あるので、例えばメモリーからの読出しカウンタの誤動作により、ＤＡＴＡ＃１とＤＡＴＡ＃３とが入れ違いに読出されたような場合も、パリティ異常として検出することができる。
【００１４】
また、１つのデータが２ワード以上である使用法（例えばデータとアドレスとを同一ワード形式として、２ワードを１つのデータとして扱う場合がある）についても対応可能であり、例えば、Ｎ（ただし、Ｎは正の整数）ワードを１つのデータとして扱う場合、Ｎ＋１ワード毎にパリティの極性を反転して付加することにより、各データのパリティの組み合わせを３種類以上にすることが可能となり、各データの正常性とデータ間の連続性を同時にチエックすることが可能である。
【００１５】
【発明の実施の形態】
以下に、本発明の実施例について図面を参照して説明する。
【００１６】
図１は本発明によるメモリー回路の実施例の構成を示すブロック図である。図１において、本発明によるメモリー回路の書込み側は書込みデータａをシーケンシャルに格納するメモリー１、書込みデータａからパリティを発生するパリティ発生器（ＰＴＹ  ＧＥＮ）２、書込みクロックｂを１／３に逓降する３分周カウンタ３、３分周カウンタ３の出力ｃとパリティ発生器２の出力との排他的論理和を得るエクスクルーシブＯＲ回路（ＸＯＲ）４により構成される。ＸＯＲ４の出力ｄは書込みデータａとともにメモリー１に格納される。
【００１７】
読出し側は、メモリー１から読出しデータｅが読出され、読出しクロックを１／３に逓降する３分周カウンタ７、３分周カウンタ７の出力と読出しデータｅのパリティ部分ｇとの排他的論理和を得るエクスクルーシブＯＲ回路（ＸＯＲ）６、ＸＯＲ６の出力のパリティチェックを行いパリティエラーｈを出力するパリティチェック回路（ＰＴＹ  ＣＨＫ）５により構成される。
【００１８】
本発明の実施例の動作を図１，２により説明する。なお、ここでは２ワードを１つのデータとして扱った場合の実施例について述べる。パリティ発生器２はメモリー１に書込まれるデータａを入力してパリティを計算する。このパリティはＸＯＲ４の一方の入力端子に入力する。３分周カウンタ３はメモリー１ヘのデータ書込みクロックｂを３分周して、入力データ３ワード毎に”０”／”１”反転する信号ｃを作成する。
【００１９】
この信号ｃはＸＯＲ４のもう一方の入力端子に入力され、これによってパリティ発生器２にて作られたパリティが極性（奇数／偶数；奇／偶）を３ワード毎に”反転”／”非反転”の制御を受けたパリティｄとなる。
【００２０】
ここで、この回路をワード＃１＋ワード＃２をデータ＃１、ワード＃３＋ワード＃４をデータ＃２、ワード＃５＋ワード＃６をデータ＃３として扱う使い方をした場合、パリティｄの極性の組み合わせは、ＯＤＤ＋ＯＤＤ、ＯＤＤ＋ＥＶＥＮ、ＥＶＥＮ＋ＥＶＥＮの繰り返しとなる。メモリー１はこのパリティｄとデータａを共に書込む。
【００２１】
次に、メモリー１から読出されたパリティｇはＸＯＲ６の一方の入力端子に入力される。もう一方の入力端子には、３分周回路７によってメモリー１からのデータ読出しクロックを３分周した信号ｆが入力され、３ワード毎にパリティｇが”反転”／”非反転”処理されて、パリティチェック回路５に入力される。パリティチェック回路５は入力したパリティが誤っていた場合に、パリティアラームｈを出力する。ここで、メモリー１からの読出し制御が誤った場合を図２（符号に”’”を付けて示す）によって考える。
【００２２】
メモリー１からデータを読出す際に、読出し制御が誤って、信号ｅ’のようにワード＃３，＃４と、ワード＃５，＃６とが入れ替わった（データ自体は誤っていない）場合、データと一緒に読出されるパリティの極性は、信号ｇ’に示すようにＯＤＤ＋ＯＤＤ、ＥＶＥＮ＋ＥＶＥＮ、ＯＤＤ＋ＥＶＥＮとなり、メモリーに書込んだときのパリティｄの極性の順番と異なるため、信号ｈ’のようにパリティエラーとして検出することができる。
【００２３】
【発明の効果】
以上説明したように本発明は、メモリーに書込まれるデータに対してデータの正常性を監視するためのパリティを付加する際に、入力データ３ワード毎にパリティの極性（奇／偶）を切替えパリティはデータと一緒にメモリーに書込み、メモリーからの読出し側はデータとパリティを読出し、書込み側と同様に、３ワード毎にパリティの極性を切替えてチェックすることにより、正確なエラーチェックができる効果がある。
【００２４】
尚、上記実施例では、Ｎ＝２として３ワード毎にパリティ極性を切替え制御しているが、Ｎ＝３以上の場合にも同様にて適用可能である。
【図面の簡単な説明】
【図１】本発明の実施例のブロック図である。
【図２】本発明の実施例の各部波形図である。
【符号の説明】
１  メモリー
２  パリティ発生器
３，７  ３分周カウンタ
４，６  エクスクルーシブＯＲ回路
５  パリティチェック回路
【図１】
0003990022.tif 000002
【図２】
0003990022.tif 000003