(57)【特許請求の範囲】
【請求項１】
標準電波に応じたデータを取得する標準電波デコード回路であって、
前記標準電波を復調し、復調した受信信号に基づいてタイムコードを生成する受信回路と、
前記受信回路で生成されたタイムコードを所定のクロックに基づいてサンプリングし、その結果を保持するシフトレジスタと、
前記シフトレジスタに保持された結果の配列が符号「０」のパターンを検出する０判定手段と、
前記０判定手段により符号「０」が判定されたときに、前記標準電波との秒同期タイミングを調整するタイミング調整手段とを有することを特徴とする標準電波デコード回路。
【請求項２】
前記シフトレジスタの保持された結果の積分値を所定時間毎に取得する積分値取得手段と、
前記積分値取得手段で取得された積分値に基づいて前記タイムコードを構成する符号を識別する符号識別手段とを有することを特徴とする請求項１記載の標準電波デコード回路。
【請求項３】
前記符号識別手段は、符号「０」を判定するときに、前記タイムコードパルスの秒同期タイミングの開始点から、約０.５０５秒よりも大きく、かつ、１秒より小さい第１の時間までの積分結果に基づいて判定を行うことを特徴とする請求項２記載の標準電波デコード回路。
【請求項４】
前記符号識別手段は、符号「１」を判定するときに、前記タイムコードパルスの秒同期タイミングの開始点から、約０.２０５秒より大きくかつ前記第１の時間より小さい第２の時間までの積分結果に基づいて判定を行うことを特徴とする請求項２記載の標準電波デコード回路。
【請求項５】
前記符号識別手段は、符号「Ｐ」を判定するときに、前記タイムコードパルスの秒同期タイミングの開始点から、前記第２の時間より小さい第３の時間までの積分結果に基づいて判定を行うことを特徴とする請求項２記載の標準電波デコード回路。
【請求項６】
前記符号識別手段は、符号「０」か否かを判定し、真であれば、符号「０」と判定し、偽りであれば、符号「１」か否かを判定し、真であれば、符号「１」と判定し、偽りであれば、符号「Ｐ」であると判定することを特徴とする請求項２乃至５のいずれか一項記載の標準電波デコード回路。
【請求項７】
前記符号識別手段の判定結果、受信した符号列が１分間隔で符号列「Ｐ」、「Ｐ」、又は、符号列「Ｐ」、「１」であると判定されたときに、標準電波中の５９秒目、０秒目に続けて送信されるマーカであると判定するマーカ判定部を有することを特徴とする請求項２乃至７のいずれか一項記載の標準電波デコード回路。
【請求項８】
前記符号識別手段により識別された符号を複数ビットにわたって保持する時刻データレジスタと、
前記時刻データレジスタに保持された符号のうち、前記マーカが出現する複数箇所の符号を検出するマーカ検出手段と、
前記マーカ検出手段の検出結果に基づいて前記時刻データレジスタに保持された符号列の所定箇所に含まれる前記タイムコードの正誤を判定する判定手段とを有することを特徴とする請求項２乃至７のいずれか一項記載の標準電波デコード回路。
【請求項９】
前記判定手段は、前記マーカ検出手段により少なくとも一箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードが正しいと判定することを特徴とする請求項８記載の標準電波デコード回路。
【請求項１０】
前記判定手段は、前記マーカ検出手段により複数の箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードを正しいと判定することを特徴とする請求項８記載の標準電波デコード回路。
【請求項１１】
請求項１乃至１０のいずれか一項記載の標準電波デコード回路を用いた電波時計。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は標準電波デコード回路及びそれを用いた電波時計に係り、特に、標準電波を検出して、時刻情報を取得するための標準電波デコード回路及びそれを用いた電波時計に関する。
【０００２】
【従来の技術】
日本においては時間と周波数の標準、並びに協定世界時（ＵＴＣ）に基づく日本標準時（ＪＳＴ）を国内外に知らせるために、標準電波ＪＪＹが送信されている。標準電波ＪＪＹは、周波数４０ｋＨｚ又は６０ｋＨｚの搬送波にタイムコードを重畳したものである。このタイムコードを検出することにより標準時刻を取得できる。
【０００３】
標準電波に重畳されるタイムコードについて説明する。
〔タイムコードの体系〕
タイムコードは、１周期６０秒で、１秒に１パルスの信号が含まれた構成とされている。パルス幅に応じてポジションマーカ「Ｐ」、符号「０」、「１」が表現されている。ポジションマーカ「Ｐ」は、パルス幅が０．２ｓ±５ｍｓのパルスで表現される。また、符号「０」は、パルス幅が０．８ｓ±５ｍｓのパルスで表現される。さらに、符号「１」は、パルス幅が０．５ｓ±５ｍｓのパルスで表現される。
【０００４】
タイムコードには、通常時のタイムコードＴＣ１と呼び出し符号送出時のタイムコードＴＣ２とがある。通常時のタイムコードＴＣ１は、毎時１５分、４５分以外に送出されるタイムコードである。また、呼び出し符号送出時のタイムコードＴＣ２は、毎時１５分、４５分に送出されるタイムコードである。
〔通常時のタイムコード〕
図１は標準電波の通常時のタイムコードのデータ構成図を示す。
【０００５】
通常時のタイムコードＴＣ１は、分情報ｔｃ１、時情報ｔｃ２、累積日数情報ｔｃ３、パリティビットＰＡ、予備ビットＳＵ、年情報ｔｃ４、曜日情報ｔｃ５、うるう秒情報ｔｃ６、マーカＭ、ポジションマーカＰ０〜Ｐ５を含む構成とされている。
【０００６】
第０秒の１パルスで、スタート位置を示すためのマーカＭが表現される。マーカＭに続く、第１秒〜第８秒の８パルスで分情報ｔｃ１が表現される。分情報ｔｃ１に続く、第９秒の１パルスにはポジションマーカＰ１が設定される。ポジションマーカＰ１に続く、第１０秒〜第１１秒の２パルスには符号「０」が設定される。第１２〜第１８秒の７パルスで時情報ｔｃ２が表現される。
【０００７】
時情報ｔｃ２に続く、第１９秒の１パルスにはポジションマーカＰ２が設定される。ポジションマーカＰ２に続く、第２２秒〜第３３秒の１２パルスで通算日情報ｔｃ３が表現される。通算日情報ｔｃ３に続く、第３４秒〜第３５秒の２パルスは符号「０」が設定される。
【０００８】
第３６秒〜第３７秒の２パルスにはパリティビットＰＡ１、ＰＡ２が設定される。第３８秒〜第４０秒の３パルスには予備ビットＳＵ１、ＳＵ２、ポジションマーカＰ４が設定される。第４１秒〜第４８秒の８パルスで年情報ｔｃ４が表現される。年情報ｔｃ４に続く、第４９秒の１パルスにはポジションマーカＰ５が設定される。
【０００９】
第５０秒〜第５２秒の３パルスで曜日情報ｔｃ５が表現される。曜日情報ｔｃ５に続く、第５３秒〜第５４秒の２パルスでうるう秒情報ｔｃ６が表現される。うるう秒情報ｔｃ６に続く、第５5秒〜第５８秒の４パルスには符号「０」が設定される。第５９秒の１パルスには、ポジションマーカＰ０が設定される。
〔分情報ｔｃ１〕
分情報ｔｃ１は、第１秒〜第８秒の８パルスで表現されている。第１秒〜第８秒の８パルスのうち、第１パルスは「４０」分、第２パルスは「２０」分、第３パルスは「１０」分、第５パルスは「８」分、第６パルスは「４」分、第７パルスは「２」分、第８パルスは「１」分を表現するために用いられる。なお、第４パルスには、符号「０」が設定される。
【００１０】
分情報ｔｃ１は、上記第１〜第５パルス及び第７、第８パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算することにより分を表現している。例えば、図１では、分情報ｔｃ１の第２、第６、第８パルスが符号「１」であり、その他は符号「０」となっており、符号が「１」となったパルスに対応する数値を加算すると、「２０」＋「４」＋「１」＝「２５」となり、「２５」分を表している。
〔時情報ｔｃ２〕
時情報ｔｃ２は、第１２秒〜第１８秒の７パルスで表現される。第１２秒〜第１８秒の７パルスのうち第１パルスは「２０」時、第２パルスは「１０」時、第４パルスは「８」時、第５パルスは「４」時、第６パルスは「２」時、第７パルスは「１」時を表現している。なお、第３パルスには符号「０」が挿入される規則となっている。
【００１１】
時情報ｔｃ２は、上記第１パルス、第２パルス、第４パルス〜第７パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算することにより時間を表現している。例えば、図１では、時情報ｔｃ２の第２パルス、第５パルス〜第７パルスが符号「１」であり、その他は符号「０」となっており、符号が「１」となったパルスに対応する表現を加算すると、「１０」＋「４」＋「２」＋「１」＝「１７」となり、「１７」時を表している。
〔通算日ｔｃ３〕
通算日情報ｔｃ３は、第２２秒〜第３３秒の１２パルスで１月１日からの通算日を表現している。第２２秒〜第３３秒の１２パルスのうち第１パルスは「２００」日、第２パルスは「１００」日、第４パルスは「８０」日、第５パルスは「４０」日、第６パルスは「２０」日、第７パルスは「１０」日、第９パルスは「８」日、第１０パルスは４日、第１１パルスは「２」日、第１２パルスは「１」日を表現している。なお、第３パルスには符号「０」が挿入され、第８パルスにはポジションマーカＰ３が挿入される。
【００１２】
通算日情報ｔｃ３は、上記第１パルス、第２パルス、第４パルス〜第７パルス、第９パルス〜第１２パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算することにより時間を表現している。例えば、図１では、第２パルス、第７パルス、第１０パルスが符号「１」であり、その他は符号「０」となっており、符号が「１」となったパルスに対応する表現を加算すると、「１００」＋「１０」＋「４」＝「１１４」となり、１月１日から「１１４」日経過した日であることを表している。
〔年情報ｔｃ４〕
年情報ｔｃ４は、第４１秒〜第４８秒の８パルスで西暦下２桁を表している。第４１秒〜第４８秒の８パルスのうち第１パルスは「８０」年、第２パルスは「４０」年、第３パルスは「２０」年、第４パルスは「１０」年、第５パルスは「８」年、第６パルスは「４」年、第７パルスは「２」年、第８パルスは「１」年を表現している。
【００１３】
年情報ｔｃ４は、上記第１パルス〜第８パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算することにより西暦下２桁で年を表現している。例えば、図１では、第１パルス、第４パルス、第５パルスが符号「１」であり、その他は符号「０」となっており、符号が「１」となったパルスに対応する表現を加算すると、「８０」＋「１０」＋「８」＝「９８」となり、１９９８年であることを表している。
〔曜日情報ｔｃ５〕
曜日情報ｔｃ５は、第５０秒〜第５２秒の３パルスで表現される。３パルスのうち第１パルスは「４」、第２パルスは「２」、第１パルスは「１」を表現しており、上記第１パルス〜第３パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算した値が「日曜日」からの日数を示していおり、曜日が認識可能とされている。
【００１４】
例えば、図１では、第３パルスが符号「１」であり、その他は「０」となっていおり、符号「１」となったパルスに対応する数値を加算すると「１」となる。よって、日曜日から１日目の曜日である月曜日であると認識できる。
〔うるう秒情報ｔｃ６〕
うるう秒情報ｔｃ６は、第５３秒〜第５４秒の２パルスで表現される。第１パルス及び第２パルスがともに符号「０」のときは、１ヶ月以内にうるう秒がないことを示している。また、第１パルス及び第２パルスがともに符号「１」のときには、１ヶ月以内に正のうるう秒の挿入があることを示している。さらに、第１パルスが符号「１」で第２パルスが符号「０」のときには、１ヶ月以内に負のうるう秒の挿入があることを示している。
〔秒信号〕
なお、秒は、各パルス信号の立ち上がりに同期している。詳細には、パルスの立ち上がりの５５％値が標準時の１秒信号に同期している。
〔呼び出し符号送出時のタイムコードＴＣ２〕
図２は標準電波の呼び出し符号送出時のタイムコードのデータ構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００１５】
呼び出し符号送出時のタイムコードＴＣ２は、毎時１５分、４５分に送出されるタイムコードであり、予備ビットＳＵ１、ＳＵ２、年情報ｔｃ４に代えて呼び出し符号ｔｃ７を送出、曜日情報ｔｃ５及びうるう秒情報ｔｃ６並びに符号「０」に代えて、停波予告情報ｔｃ８が送出される。
【００１６】
呼び出し符号ｔｃ７は、モールスで２回以下の情報である。停波予告情報ｔｃ８は、６ビットの情報で表され、保守作業などで標準電波を停波するときにその開始時と期間を示す情報である。
【００１７】
以上のようにタイムコードは判定するためには、パルス幅に基づいて「０」、「１」、「Ｐ」を判定する必要がある。このとき、従来は、例えば、特開２００１−１０８８７７０号「電波時計」に示されるようにパルスのエッジ間の時間幅を検出し、符号を判定していた。
【００１８】
【発明が解決しようとする課題】
標準電波の受信回路では、一般に、アンテナからの出力はアンプで増幅された後処理される。電波を受信しやすくするために、通常アンプにはＡＧＣ（AUTO  GAIN  CONTROL）機能が設けられている。ＡＧＣ機能により電波の強弱に応じてアンプの増幅度がフィードバック制御される。
【００１９】
図１２、図１３はタイムコードで発生するノイズを説明するための図を示す。図１２（Ａ）はタイムコードパルス信号、図１２（Ｂ）はＡＧＣ電圧波形を示す。図１２の波形は、タイムコードの５９秒目の符号「Ｐ」、０秒目の符号「Ｐ」、１秒目の符号「０」の符号列にノイズがのった状態を示している。
【００２０】
ＡＧＣ機能では図１２（Ｂ）に示すＡＧＣ電圧が高いときには、アンプのゲインを低くし、ＡＧＣ電圧が低いときには、アンプのゲインを高くする。
【００２１】
図１２の破線で囲った部分を見るとわかるようにＡＧＣ電圧が低下したときに、ノイズの影響を受けることがわかる。すなわち、パルスがローレベルとなるときに、ノイズの影響を受けやすい。
【００２２】
タイムコードのうち符号「Ｐ」では電波の弱い期間が８００ｍｓｅｃ（０．８ｓｅｃ）も継続し、符号「１」は電波の弱い期間が５００ｍｓｅｃ（０．５ｓｅｃ）も継続することになるので、アンプがこの電波の弱い期間でノイズを増幅することにより、図１３（Ａ）、図１３（Ｂ）に示すようにノイズＰnが発生しやすくなる。また、自動車のイグニッションノイズのように強いノイズ源が近接するときには、タイムコードの符号「０」の場合であっても図１３（Ｃ）に示すように電波の強い期間、８００ｍｓｅｃ（０．８ｓｅｃ）の間にパルス欠けＰcが発生することがある。
【００２３】
従来の電波時計では、標準電波のタイムコードに含まれる符号「０」、「１」、「Ｐ」は１秒間のパルス幅で符号を表しているので、タイムコードを構成するパルスの立ち上がりあるいは立下りエッジを検出して、そのパルス幅を検出することにより、符号の判定していたため、ノイズによるパルス波形の変形があり、真のパルス幅が検出できず、符号を検出が困難となるなどの問題点があった。
【００２４】
本発明は上記の点に鑑みてなされたもので、符号を正確に検出し、正しい時刻データにより時刻を修正できる標準電波デコード回路及びそれを用いた電波時計を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明の請求項１は、標準電波に応じたデータを取得する標準電波デコード回路であって、標準電波を復調し、復調した受信信号に基づいてタイムコードを生成する受信回路と、受信回路で生成されたタイムコードを所定のクロックに基づいてサンプリングし、その結果を保持するシフトレジスタと、シフトレジスタに保持された結果の配列が符号「０」のパターンを検出する０判定手段と、０判定手段により符号「０」が判定されたときに、標準電波との秒同期タイミングを調整するタイミング調整手段とを有することを特徴とする。
【００２６】
請求項１によれば、受信回路で生成されたタイムコードを所定のクロックに基づいてサンプリングし、その結果を保持するシフトレジスタと、シフトレジスタに保持された結果の配列により符号「０」のパターンを検出したときに、標準電波との秒同期タイミングを調整することにより、正確に秒タイミング調整を行うことができる。よって、符号を正確に検出できる。
【００２７】
請求項２は、シフトレジスタの保持された結果の積分値を所定時間毎に取得する積分値取得手段と、積分値取得手段で取得された積分値に基づいてタイムコードを構成する符号を識別する符号識別手段とを有することを特徴とする。
【００２８】
請求項２によれば、積分値はパルスの欠けやくし形ノイズの影響を受けにくいので、積分値に基づいて符号を判定することにより、正確に符号を検出できる。
【００２９】
請求項３は、符号「０」を判定するときに、タイムコードパルスの秒同期タイミングの開始点から、約０.５０５秒よりも大きくかつ１秒より小さい第１の時間までの積分結果に基づいて判定を行うことを特徴とする。
【００３０】
請求項４は、符号「１」を判定するときに、タイムコードパルスの秒同期タイミングの開始点から、約０.２０５秒より大きくかつ前記第１の時間より小さい第２の時間までの積分結果に基づいて判定を行うことを特徴とする。
【００３１】
請求項５は、符号「Ｐ」を判定するときに、タイムコードパルスの秒同期タイミングの開始点から、第２の時間より小さい第３の時間までの積分結果に基づいて判定を行うことを特徴とする。
【００３２】
請求項６は、符号「０」か否かを判定し、真であれば、符号「０」と判定し、偽りであれば、符号「１」か否かを判定し、真であれば、符号「１」と判定し、偽りであれば、符号「Ｐ」であると判定することを特徴とする。
【００３３】
請求項３乃至６によれば、符号「０」を判定するときには、タイムコードパルスの秒同期タイミングの開始点から、約０.５０５秒よりも大きくかつ１秒より小さい第１の時間までの積分結果に基づいて符号の判定を行うことにより、符号「０」を判定するのに不要な部分の積分が行われないため、ノイズの影響を受けずに符号を判定できる。
【００３４】
また、符号「１」を判定するときには、タイムコードパルスの秒同期タイミングの開始点から、約０.２０５秒より大きくかつ前記第１の時間より小さい第２の時間までの積分結果に基づいて判定を行うことにより、符号「１」を判定するのに検出に不要な期間の積分が行われないため、ノイズの影響を受けずに符号を判定できる。
【００３５】
さらに、符号「Ｐ」を判定するときに、タイムコードパルスの秒同期タイミングの開始点から、第２の時間より小さい第３の時間までの積分結果に基づいて判定を行うことにより、符号「Ｐ」を判定するのに不要な部分の積分が行われないため、ノイズの影響を受けずに符号を判定できる。
【００３６】
また、符号「０」か否かを判定し、真であれば、符号「０」と判定し、偽りであれば、符号「１」か否かを判定し、真であれば、符号「１」と判定し、偽りであれば、符号「Ｐ」であると判定することにより、受信難易度が容易な順、すなわち、符号「０」、「１」、「Ｐ」の順に消去法により判定が行われるので、不要な符合の判定を行わずに、効率よく、かつ、正確に符号判定を行うことができる。
【００３７】
請求項７は、符号識別手段の判定結果、受信した符号列が１分間隔で符号列「Ｐ」、「Ｐ」、又は、符号列「Ｐ」、「１」であると判定されたときに、標準電波中の５９秒目、０秒目に続けて送信されるマーカであると判定するマーカ判定部を有することを特徴とする。
【００３８】
請求項７によれば、受信した符号列が符号列「Ｐ」、「Ｐ」、または符号列「Ｐ」、「１」を検出したときに、マーカであると判定することにより、互いにパルス幅が近い符号「Ｐ」と符号「１」とが誤判定されてもマーカを検出できる。
【００３９】
請求項８は、符号識別手段により識別された符号を複数ビットにわたって保持する時刻データレジスタと、時刻データレジスタに保持された符号のうち、マーカが出現する複数箇所の符号を検出するマーカ検出手段と、マーカ検出手段の検出結果に基づいて時刻データレジスタに保持された符号列の所定箇所に含まれるタイムコードの正誤を判定する判定手段とを有することを特徴とする。
【００４０】
請求項８によれば、記憶手段に記憶された符号列含まれる複数のマーカの検出結果に基づいて記憶手段に記憶された符号列のタイムコードの正誤を判定することにより、タイムコードの正誤を正確に判定することができる。
【００４１】
請求項９は、前記マーカ検出手段により少なくとも一箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードが正しいと判定することを特徴とする。
【００４２】
請求項９によれば、記憶手段に記憶された符号列含まれる複数のマーカのうち少なくとも一箇所でマーカが検出されたときに、タイムコードを正しいと判定することにより、他の箇所で符号の誤検出によりマーカが検出されなかったときでも、タイムコードを正しいと判定できる。よって、タイムコードが検出される確率を向上させることができる。
【００４３】
請求項１０は、前記マーカ検出手段により複数の箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードが正しいと判定することを特徴とする。
【００４４】
請求項１０によれば、記憶手段に記憶された符号列含まれる複数のマーカのうち複数の箇所でマーカが検出されたときに、タイムコードを正しいと判定することにより、タイムコードを、より正確に判定できる。
【００４５】
【発明の実施の形態】
〔電波時計１の全体構成〕
図３は本発明の電波時計の一実施例のブロック構成図を示す。
【００４６】
本実施例の電波時計１は、アンテナ１１、受信回路１２、デコード回路１３、計時回路１４、時刻表示装置１５を含む構成とされている。
【００４７】
標準電波は、アンテナ１１により受信される。アンテナ１１で受信された標準電波に応じた受信信号は、受信回路１２に供給される。受信回路１２は、アンテナ１１からの受信信号を復調してタイムコードを出力する。受信回路１２から出力されたタイムコードは、デコード回路１３に供給される。デコード回路１３は、受信回路１２からのタイムコード中のパルスから「０」、「１」、「Ｐ」の符号を判定し、符号の判定結果から時刻情報などを取得する。
【００４８】
デコード回路１３で取得された時刻情報は、計時回路１４に供給される。計時回路１４は、内部で生成されたクロックにより計時を行っており、その計時情報はデコード回路１３からの時刻情報に基づいて修正可能とされている。計時回路１４の計時情報は、時刻表示装置１５に供給される。時刻表示装置１５は、計時回路１４からの計時情報に基づいて時刻を表示する。
〔デコード回路１３〕
図４はデコード回路１３のブロック構成図を示す。
【００４９】
デコード回路１３は、３２ビットシフトレジスタ２１、タイミング調整部２２、データ解析部２３、時刻データ作成・判定部２４を含む構成とされている。
【００５０】
３２ビットシフトレジスタ２１には、３２Ｈｚのクロックが供給されており、受信回路１２からのタイムコードを１／３２秒毎にサンプリングして、その結果を１ｓｅｃ分保持している。３２ビットシフトレジスタ２１は、１／３２秒毎に１ビットずつシフトされる。３２ビットシフトレジスタ２１に保持されたデータは、タイミング調整部２２に供給される。
〔タイミング調整部２２〕
図５はタイミング調整部２２のブロック構成図を示す。
【００５１】
タイミング調整部２２は、０データ判定部４１、プリセッタブルカウンタ４２、偏差演算回路４３を含む構成とされている。
〔０データ判定部４１〕
０データ判定部４１は、３２ビットシフトレジスタ２１に記憶されたデータ列が符号「０」のときのパターンか否かを判定する。
【００５２】
図６は０データ判定部４１のブロック構成図を示す。
【００５３】
０データ判定部４１は、ＥＸＮＯＲゲート５１−１〜５１−２４及びＡＮＤゲート５２から構成される。ＥＸＮＯＲゲート５１−１には、３２ビットシフトレジスタ２１の第１ビット（ＬＳＢ）のデータ及び符号が「０」のときに３２ビットシフトレジスタ２１に現れるべきデータ列の第１ビット目のデータ「０」が供給される。
【００５４】
ここで、符号が「０」のときに３２ビットシフトレジスタ２１に現れるべきデータ列について説明する。
【００５５】
図７は符号が「０」のときに３２ビットシフトレジスタ２１に記憶されるべきデータ列及びそのときの波形を示す図を示す。図７（Ａ）はデータ列、図７（Ｂ）は波形図を示す。
【００５６】
データ列は、図７（Ａ）に示すように最初の第１ビットｂ１が「０」で、第２ビットｂ２から第２５ビットｂ25までが「１」、第２６ビットｂ26から第３０ビットｂ30が不定「＊」、第３１ビットｂ31、第３２ビットｂ32が「０」とされた構成とされている。図７（Ａ）に示すデータ列は、図７（Ｂ）に示すようなパルス波形に対応している。ここで、データ列の第２６ビットｂ26から第３０ビットｂ30の間が８００ｍｓｅｃ付近となる。すなわち、符号「０」のパルスの立下りエッジ付近となる。このとき、検出される符号「０」の立下りエッジは正確ではないので、誤差を考慮して８００ｍｓｅｃ付近である第２６ビットｂ26から第３０ビットｂ30を不定「＊」にしている。
【００５７】
上記データ列に一致するデータ列を検出することによりタイムコードから符号「０」パルスを略正確に検出することができる。
【００５８】
図６、図７に示すようにＥＸＮＯＲゲート５１−１には、３２ビットシフトレジスタ２１の第１ビット（ＬＳＢ）のデータとデータ「０」のときに３２ビットシフトレジスタ２１に記憶されるべきデータ列の第１ビット目「０」とが供給されており、両データのＥＸＮＯＲ論理を出力する。ＥＸＮＯＲゲート５１−２〜ＥＸＮＯＲゲート５１−２２には、第２ビット〜第２２ビットのデータが供給され、データ列の対応するビットのデータとのＥＸＮＯＲ論理を出力する。ＥＸＮＯＲゲート５１−２３には、３２ビットシフトレジスタ２１の第３１ビット目のデータが供給され、データ列の第３１ビット目のデータ「０」とのＥＸＮＯＲ論理を出力する。ＥＸＮＯＲゲート５１−２４には、３２ビットシフトレジスタ２１の第３２ビット目のデータが供給され、データ列の第３２ビット目のデータ「０」とのＥＸＮＯＲ論理を出力する。
【００５９】
ＥＸＮＯＲゲート５１−１〜５１−２４の出力は、３２ビットシフトレジスタ２１の対応するビットのデータと上記データ列の対応するビットのデータとが一致するとハイレベルとなり、不一致のときにはローレベルとなる。
【００６０】
ＥＸＮＯＲゲート５１−１〜５１−２４の出力は、ＡＮＤゲート５２に供給される。ＡＮＤゲート５２は、ＥＸＮＯＲゲート５１−１〜５１−２４の出力のＡＮＤ論理を出力する。
【００６１】
ＡＮＤゲート５２の出力は、ＥＸＮＯＲゲート５１−１〜５１−２４の出力がすべてハイレベルのとき、すなわち、３２ビットシフトレジスタ２１の第１ビット〜第２４ビット及び第３１ビット、第３２ビットのデータとデータ列の第１ビット〜第２４ビット及び第３１ビット、第３２ビットのデータとが一致するとハイレベルとなる。ＡＮＤゲート５２の出力は、プリセッタブルカウンタ４２にロード信号として供給される。
【００６２】
図５に示すようにプリセッタブルカウンタ４２には３２Ｈｚのクロックが供給されている。プリセッタブルカウンタ４２は、１／３２分周回路を構成しており、１秒カウンタとなる。カウント値が０又はオーバーフローとなると、データサンプルトリガを出力する。これにより、１秒毎にデータサンプルトリガが出力される。ただし、０データ判定部よりロード信号が入力された時は現在のカウント値で偏差演算回路４３の出力値を更新し、以降、３２Ｈｚクロックに基づきカウントが継続される。
【００６３】
図８は偏差演算回路４３の入出力特性を示す。
【００６４】
例えば、偏差演算回路４３は、ロード時のプリセッタブルカウンタ４２のカウント値が「４」であれば、出力をカウント値を「２」にする。これにより、プリセッタブルカウンタ４２には、カウント値「２」がプリセットされカウントが再開される。また、偏差演算回路４３は、ロード時のプリセッタブルカウンタ４２のカウント値が「１０」であれば、出力をカウント値を「５」にする。これにより、プリセッタブルカウンタ４２には、カウント値「５」がプリセットされて、カウント値「５」からカウントが再開される。
【００６５】
このように、偏差演算回路４３は、プリセッタブルカウンタ４２のカウント値をいきなり、「０」にリセットするのではなく、徐々にカウント値が調整されるように偏差の約１／２だけ調整を行っている。これにより、プリセッタブルカウンタ４２のキャリー、すなわち、データサンプルトリガの出力タイミングが徐々に  ”標準電波ＪＪＹの秒”  のタイミングと一致するように調整される。プリセッタブルカウンタ４２から出力されたデータサンプリングトリガは、時刻データ作成・判定部２４に供給される。
【００６６】
このようにしてタイミング調整部２２では、符号「０」のイメージを認識して、データサンプリングトリガの同期を取る。なお、符号として「０」を用いるのは、出現確率が高いのと、符号「０」のパルス幅は８００ｍｓｅｃと長いため、その測定結果にノイズがのりにくくためである。
〔データ解析部２３〕
図９はデータ解析部２３のブロック構成図を示す。
【００６７】
データ解析部２３は、リミッタ付アップダウンカウンタ６１、６２、比較回路６３、６４、符号判定回路６５を含む構成とされている。
【００６８】
リミッタ付アップダウンカウンタ６１は、符号「０」を検出するために入力値「１」の期間の積分値を求めるものであり、入力ＩＮ１、ＩＮ２の値に応じてカウントを行い、そのカウント値を出力する。リミッタ付アップダウンカウンタ６１の入力ＩＮ１には、３２ビットシフトレジスタ２１の入力データが供給され、入力ＩＮ２には、３２ビットシフトレジスタ２１の出力データが供給される。
【００６９】
リミッタ付アップダウンカウンタ６１は、入力ＩＮ１が「０」、入力ＩＮ２が「０」のとき及び入力ＩＮ１が「１」、入力ＩＮ２が「１」のときには、カウントを行わない。入力ＩＮ１が「０」、入力ＩＮ２が「１」のときには、アップカウントを行う。入力ＩＮ１が「１」、入力ＩＮ２が「０」のときには、ダウンカウントを行う。リミッタ付アップダウンカウンタ６１の出力カウント値は、３２ビットシフトレジスタ２１の「１」の期間の積分値に相当する。
【００７０】
リミッタ付アップダウンカウンタ６１の出力カウント値は、比較回路６３に供給される。比較回路６３は、リミッタ付アップダウンカウンタ６１の出力カウント値が「２２」以上のときに「１」を出力し、「２１」以下のときに「０」を出力する。比較回路６３の出力は、判定回路６５に供給される。
【００７１】
リミッタ付アップダウンカウンタ６２は、符号「１」のパルスの積分値を求めるものであり、入力ＩＮ１、ＩＮ２の値に応じてカウントを行い、そのカウント値を出力する。リミッタ付アップダウンカウンタ６２の入力ＩＮ１には、３２ビットシフトレジスタ２１の１０ビット目のデータが供給され、入力ＩＮ２には、３２ビットシフトレジスタ２１の出力データが供給される。これにより、符号「１」のデータを判定するときに、１０ビット目以降のビットのデータすなわち、１秒間のパルス波形のうち、後半１／３を考慮しないで、判定が行える。
【００７２】
リミッタ付アップダウンカウンタ６２は、入力ＩＮ１が「０」、入力ＩＮ２が「０」のとき及び入力ＩＮ１が「１」、入力ＩＮ２が「１」のときには、カウントを行わない。入力ＩＮ１が「０」、入力ＩＮ２が「１」のときには、アップカウントを行う。入力ＩＮ１が「１」、入力ＩＮ２が「０」のときには、ダウンカウントを行う。リミッタ付アップダウンカウンタ６２の出力カウント値は、３２ビットシフトレジスタ３２の上位２２ビットの「１」の期間の積分値に相当する。すなわち、１秒間のうち前半２／３の積分値により符号「１」の判定を行う。
【００７３】
これにより、ノイズの影響を受けずに符号「１」を判定できる。
【００７４】
リミッタ付アップダウンカウンタ６２の出力カウント値は、比較回路６４に供給される。比較回路６４は、リミッタ付アップダウンカウンタ６２の出力カウント値が「１１」以上のときに「１」を出力し、「１０」以下のときに「０」を出力する。比較回路６４の出力は、判定回路６５に供給される。
【００７５】
判定回路６５は、比較回路６３の出力が「１」のときには、符号「０」と判定し、２ビットのデータ「００」を出力する。また、判定回路６５は、比較回路６３の出力が「０」で、比較回路６４の出力が「１」のときには、符号「１」であると判定して、２ビットのデータ「０１」を出力する。さらに、判定回路６５は、比較回路６３、６４の出力がともに「０」のときには、符号「Ｐ」であると判定して、２ビットのデータ「１１」を出力する。
【００７６】
すなわち、データ解析部２３は、３２ビットシフトレジスタ２１の３２ビットのデータ中、２１ビットのデータが「１」であれば、符号「０」であると判定し、２０ビット以下、１１ビット以上のデータが「１」であれば、符号「１」であると判定し、それ以外のときには、符号「Ｐ」であると判定している。これは、符号「０」の場合、理想では「１」の期間が８００ｍｓｅｃ、すなわち、３２ビットシフトレジスタ２１の２５、２６ビット分に相当する期間が「１」となる。よって、誤差を含めて２１ビット以上が「１」のときに、符号「０」であると判定できる。符号「１」の場合、理想では「１」の期間が５００ｍｓｅｃ、これは、３２ビットシフトレジスタ２１の上位２２ビット中、１６ビット以上の期間が「１」となることに相当する。よって、誤差を含めて１２ビット以上が「１」のときに、符号「１」であると判定している。このとき、符号「１」を判定するときには、１秒パルスの後半１／３が無視される。このため、積分値による符号の誤認識を防止できる。
【００７７】
さらに、データ解析部２３は、上記、符号「０」にも符号「１」にも該当しないものを符号「Ｐ」と判定している。データ解析部２３の解析結果の符号「０」、「１」、「Ｐ」に相当する２ビットのデータは、時刻データ作成・判定部２４に供給される。
〔時刻データ作成・判定部２４〕
図１０は時刻データ作成・判定部２４のブロック構成図を示す。
【００７８】
時刻データ作成・判定部２４は、時刻データレジスタ７１、マーカ判定部７２、０データ判定部７３、パリティ判定部７４、時刻連続性判定部７５、異常データ判定部７６、ＡＮＤゲート７７、１２時間制変換部７８を含む構成とされている。
〔時刻データレジスタ７１〕
時刻データレジスタ７１は、２×８０ビットのシフトレジスタから構成されている。時刻データシフトレジスタ７１には、図４に示すタイミング調整部２２から１Ｈｚクロックが供給され、タイミング調整部２２からのクロックに同期して、データをシフトさせるとともに、データ解析部２３の解析結果である２ビットのデータを取り込む。時刻データシフトレジスタ７１は、１秒ごとにデータがシフトされる。
【００７９】
時刻データレジスタ７１には、データが正しく書き込まれると、第１ビットに前々回のタイムコードのマーカの符号「Ｐ」が記憶され、第２ビット〜第６１ビットには、前回のタイムコード、第６２ビット〜第８０ビットには、現在のタイムコードのうち時刻情報までのデータが記憶された状態が１分毎に現れる。時刻データレジスタ７１の第６３ビット〜第６５ビット、第６７ビット〜第７０ビットのデータは、現在のタイムコードの分情報であり、この情報は、計時回路１４に供給される。なお、時刻データレジスタ７１は、特許請求の範囲の請求項８の記憶手段に相当する。
〔マーカ判定部７２〕
マーカ判定部７２は、特許請求の範囲のマーカ検出回路に相当し、ＰＰ／Ｐ１判定部８１、８２、ＡＮＤゲート８３を含む構成とされている。
【００８０】
ＰＰ／Ｐ１判定部８１には、時刻データレジスタ７１の第１ビットのデータ及び第２ビットのデータが供給されている。ＰＰ／Ｐ１判定部８１は、時刻データレジスタ７１の第１ビットのデータが符号「Ｐ」に相当するデータで、かつ、第２ビットのデータが符号「Ｐ」又は「１」に相当するデータである場合に、「１」を出力し、それ以外の場合には「０」を出力する。
【００８１】
ＰＰ／Ｐ１判定部８２には、時刻データレジスタ７１の第６１ビットのデータ及び第６２ビットのデータが供給されている。ＰＰ／Ｐ１判定部８２は、第６１ビットのデータが符号「Ｐ」に相当するデータで、かつ、第６２ビットのデータが符号「Ｐ」又は「１」に相当するデータである場合には、「１」を出力し、それ以外の場合には「０」を出力する。
【００８２】
なお、通常は符号「Ｐ」が２個連続したときに、マーカであると判定できるが、２個目の「Ｐ」は符号「１」に誤認識され易いので、符号「Ｐ」が連続した場合の他に符号「Ｐ」、「１」が検出された場合でもマーカであると判定している。これにより認識率を向上させている。
【００８３】
ＰＰ／Ｐ１判定部８１の出力とＰＰ／Ｐ１判定部８２の出力とはＡＮＤゲート８３に供給される。ＡＮＤゲート８３は、ＰＰ／Ｐ１判定部８１の出力及びＰＰ／Ｐ１判定部８２の出力がともに「１」のときに「１」を出力し、それ以外の場合には、「０」を出力する。
【００８４】
マーカ判定部７２の出力が「１」のときには、マーカが１分間隔で検出されたと判定できる。
【００８５】
本実施例によれば、時刻データレジスタ７１に記憶された符号列含まれる複数のマーカの検出結果に基づいてタイムコードの正誤を判定することにより、タイムコードの正誤を正確に判定することができる。
【００８６】
請求項１０は、前記マーカ検出手段により複数の箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードが正しいと判定することを特徴とする。
【００８７】
請求項１０によれば、記憶手段に記憶された符号列含まれる複数のマーカのうち複数の箇所でマーカが検出されたときに、タイムコードを正しいと判定することにより、タイムコードを、より正確に判定できる。
なお、本実施例のマーカ判定部７２は、ＡＮＤゲート８３によりＰＰ／Ｐ１判定部８１の出力とＰＰ／Ｐ１判定部８２の出力とのＡＮＤ論理を判定結果としたが、ＯＲゲートを通して出力するようにしてもよい。
【００８８】
図１１はマーカ判定部７２の変形例のブロック構成図を示す。同図中、図１０に示すマーカ判定部７２と同一構成部分には同一符号を付し、その説明は省略する。
【００８９】
本変形例のマーカ判定部７２ａは、ＡＮＤゲート８３に代えてＯＲゲート８３ａを用いた構成とされている。ＯＲゲート８３には、ＰＰ／Ｐ１判定部８１の出力及びＰＰ／Ｐ１判定部８２の出力が供給されている。ＯＲゲート８３は、ＰＰ／Ｐ１判定部８１の出力及びＰＰ／Ｐ１判定部８２の出力のいずれか一方が「１」のときに「１」を出力し、両方ともに「０」のときに「０」を出力する。
【００９０】
本変形例によれば、時刻データレジスタ７１に記憶された符号列含まれる複数のマーカのうち少なくとも一箇所でマーカが検出されたときに、タイムコードを正しいと判定することにより、他の箇所で符号の誤検出によりマーカが検出されなかったときでも、タイムコードを正しいと判定できる。よって、タイムコードが検出される確率を向上させることができる。
〔０データ判定部７３〕
０データ判定部７３は、第１の０データ判定部９１、第２の０データ判定部９２、ＡＮＤゲート９３を含む構成とされている。
【００９１】
第１の０データ判定部９１には、時刻データレジスタ７１の第６ビット、第１２ビット、第１３ビット、第１６ビットのデータが供給されている。第１の０データ判定部９１は、第６ビット、第１２ビット、第１３ビット、第１６ビットのデータが全て符号「０」に相当するデータのときに、「１」を出力し、それ以外のときには「０」を出力する。なお、時刻データレジスタ７１の第６ビット、第１２ビット、第１３ビット、第１６ビットの位置には、タイムコードにおいて必ず符号「０」が挿入されることになっている。よって、時刻データレジスタ７１の第６ビット、第１２ビット、第１３ビット、第１６ビットのデータが全て符号「０」に相当するデータであることを検出することによりタイムコードが正しく読み込まれていると判断できる。
【００９２】
第２の０データ判定部９２には、第６６ビット、第７１ビット、第７２ビット、第７６ビットのデータが全て符号「０」に相当するデータのときに、「１」を出力し、それ以外のときには「０」を出力する。なお、時刻データレジスタ７１の第６６ビット、第７１ビット、第７２ビット、第７６ビットの位置には、次のタイムコードにおいて必ず符号「０」が挿入されることになる。よって、時刻データレジスタ７１の第６６ビット、第７１ビット、第７２ビット、第７６ビットのデータが全て符号「０」に相当するデータであることを検出することによりタイムコードが正しく読み込まれていると判断できる。
【００９３】
第１の０データ判定部９１の出力と第２の０データ判定部９２の出力とは、ＡＮＤゲート９３に供給される。ＡＮＤゲート９３は、第１の０データ判定部９１の出力及び第２の０データ判定部９２の出力がともに「１」であるときに「１」を出力し、それ以外は「０」を出力する。
【００９４】
以上のように、ＡＮＤゲート９３の出力、すなわち、０データ判定部７３の出力が「１」のときには、時刻データレジスタ７１にタイムコードを認識可能であると判断できる。
〔パリティ判定部７４〕
パリティ判定部７４は、パリティ計算部１０１、１０２、比較部１０３、１０４、ＡＮＤゲート１０５を含む構成とされている。
【００９５】
パリティ計算部１０１には、時刻データレジスタ７１の第３ビット〜第５ビット、第７ビット〜第１０ビットのデータ、すなわち、タイムコードの分情報に相当するデータが供給されている。パリティ計算部１０１は、第３ビット〜第５ビット、第７ビット〜第１０ビットのデータ中の「１」の数を加算して奇数であれば「１」、偶数であれば「０」を出力する。パリティ計算部１０１の出力は、比較部１０３に供給される。
【００９６】
パリティ計算部１０２には、時刻データレジスタ７１の第１４ビット、第１５ビット、第１７ビット〜第２０ビットのデータ、すなわち、タイムコードの時情報に相当するデータが供給されている。パリティ計算部１０２は、第１４ビット、第１５ビット、第１７ビット〜第２０ビットのデータ中の「１」の数を加算して奇数であれば「１」、偶数であれば「０」を出力する。パリティ計算部１０１の出力は比較部１０４に供給される。
【００９７】
比較部１０３には、パリティ計算部１０１の出力の他に、時刻データレジスタ７１の第３７ビットのデータ、すなわち、時情報のパリティビットが供給されている。比較部１０３は、パリティ計算部１０１の出力と時刻データレジスタ７１の第３７ビットのデータとを比較して、一致、すなわち、分情報にエラーがなければ「１」を出力し、不一致、すなわち、分情報にエラーがあれば「０」を出力する。
【００９８】
比較部１０４には、パリティ計算部１０２の出力の他に、時刻データレジスタ７１の第３８ビットのデータ、すなわち、時情報のパリティビットが供給されている。比較部１０４は、パリティ計算部１０２の出力と時刻データレジスタ７１の第３８ビットのデータとを比較して、一致、すなわち、時情報にエラーがなければ「１」を出力し、不一致、すなわち、時情報にエラーがあれば「０」を出力する。
【００９９】
比較部１０３及び比較部１０４の出力は、ＡＮＤゲート１０５に供給される。ＡＮＤゲート１０５は、比較部１０３及び比較部１０４の出力がともに「１」、すなわち、分情報及び時情報にエラーが検出なければ、「１」を出力し、それ以外の場合、すなわち、分情報又は時情報にエラーがあれば、「０」を出力する。
【０１００】
以上のようにパリティ判定部７４により分情報及び時情報のエラーの有無を判定できる。
〔時刻連続性判定部７５〕
時刻連続性判定部７５は、１分加算部１１１及び時間比較部１１２を含む構成とされている。１分加算部１１１には、時刻データレジスタ７１の第３ビット〜第５ビット、第７ビット〜第１０ビットのデータ、すなわち、分情報及び時刻データレジスタ７１の第１４ビット、第１５ビット、第１７ビット〜第２０ビットのデータ、すなわち、時情報が供給されている。１分加算部１１１は、時刻データレジスタ７１からのデータにより得られる前のタイムコードから得られる時分情報に１分を加算した時分情報を時間比較部１１２に供給する。
【０１０１】
時間比較部１１２には、１分加算部１１１からの時分情報のほかに、時刻データレジスタ７１の第６３ビット〜第６５ビット、第６７ビット〜第７０ビットのデータ、すなわち、現在のタイムコードの分情報及び時刻データレジスタ７１の第７４ビット、第７５ビット、第７７ビット〜第８０ビットのデータ、すなわち、次のタイムコードの時情報が供給されている。時間比較部１１２は、前のタイムコードの時分情報に１分を加算した時分情報と現在のタイムコードの時分情報とを比較し、両者が一致すれば、「１」を出力し、不一致であれば、「０」を出力する。
【０１０２】
時間比較部１１２の出力により、時刻の連続性を判定できる。
〔異常データ判定部７６〕
異常データ判定部７６には、時刻データレジスタ７１の第６３ビット〜第６５ビット、第６７ビット〜第７０ビットのデータ、すなわち、次のタイムコードの分情報及び時刻データレジスタ７１の第７４ビット、第７５ビット、第７７ビット〜第８０ビットのデータ、すなわち、現在のタイムコードの時情報が供給されている。異常データ判定部７６は、現在のタイムコードの時分情報が正常な値、すなわち、分情報であれば、０〜５９分を示し、時情報であれば、０〜２３時を示す値であるかどうかを判定し、異常な値の場合には「１」を出力し、正常な値であれば、「０」を出力する。
【０１０３】
これにより、異常データ判定部７６により異常データを判定できる。
〔ＡＮＤゲート７７〕
ＡＮＤゲート７７には、マーカ判定部７２の出力、０データ判定部７３の出力、パリティ判定部７４の出力、時刻連続性判定部７５の出力、異常データ判定部７６の出力が供給されている。ＡＮＤゲート７７は、マーカ判定部７２の出力、０データ判定部７３の出力、パリティ判定部７４の出力、時刻連続性判定部７５の出力、異常データ判定部７６の出力が全て「１」のときに「１」を出力し、それ以外のときには「０」を出力する。ＡＮＤゲート７７の出力は、計時回路１４に書込制御信号として供給される。
【０１０４】
ＡＮＤゲート７７の出力により標準電波から抽出された時刻により時刻を修正するか否かが判定される。ＡＮＤゲート７７の出力は、タイムコードが始まるときに所定のビットに現れるべき符号のパターン「ＰＰ」又は「Ｐ１」が所定のビットに存在し、かつ、符号「０」が所定にビットに存在し、かつ、時情報、分情報にエラーがなく、かつ、現在のタイムコードから得られる時刻情報が前回のタイムコードから得られる時刻情報に１分を加算した時刻となり、かつ、時刻情報が異常な値でないときに「１」となる。これにより、計時回路１２に現在のタイムコードから得られる時刻情報が書き込まれるようになる。よって、計時回路１２に正しい時刻情報を書き込むことができる。
〔１２時間制変換部７８〕
１２時間制変換部７８には、時刻データレジスタ７１の第７４ビット、第７５ビット、第７７ビット〜第８０ビットのデータ、すなわち、現在のタイムコードの２４時間制で記述された時情報が供給されている。１２時間制変換部７８は、現在の２４時間制で記述された時情報を１２時間制に変換する。例えば、１３時であれば、１時に、２３時であれば、１１時に変換する。１２時間制変換部７８で変換された時情報は、計時回路１４に供給される。
〔計時回路１４〕
計時回路１４には、１２時間制データ変換部７８から１２時間制の時情報が供給され、時刻データレジスタ７１から分情報が供給されており、また、ＡＮＤゲート７７から書込制御信号が供給されている。図３に示す計時回路１４は、書込制御信号が「１」になると、１２時間制データ変換部７８からの１２時間制時情報及び時刻データレジスタ７１からの分情報をラッチする。計時回路１４は、内部クロックに基づいて計時を行っており、ＡＮＤゲート７７からの書込制御信号により時刻データ作成・判定部２４から供給された時分情報に現在の計時時刻を代えて計時を続ける。計時回路１４での計時時刻は、時刻表示装置１５に供給される。
〔時刻表示装置１５〕
図３に示す時刻表示装置１５は、アナログ式時刻表示器あるいはディジタル式時刻表示器から構成され、計時回路１４から供給される計時時刻を表示する。
【０１０５】
以上、本実施例によれば、標準電波が正しく受信できたとき、すなわち、データに矛盾があるときには、時刻情報を採用しないようにすることにより、時刻の修正を正確に行うことができる。
【０１０６】
【発明の効果】
上述の如く、本発明によれば、標準電波に基づいて、パルスの積分値を所定時間毎に取得し、取得された積分値に基づきタイムコードを構成する符号を識別し、符号を判定しているため、パルスの欠けや櫛形のノイズの影響を受けにくく、よって、符号の判定を正確に行え、正しい時刻データに修正できる等の特長を有する。
【図面の簡単な説明】
【図１】  標準電波の通常時のタイムコードのデータ構成図である。
【図２】  標準電波の呼び出し符号送出時のタイムコードのデータ構成図である。
【図３】  本発明の電波時計の一実施例のブロック構成図である。
【図４】  デコード回路１３のブロック構成図である。
【図５】  タイミング調整部２２のブロック構成図である。
【図６】  ０データ判定部４１のブロック構成図である。
【図７】  符号が「０」のときに３２ビットシフトレジスタ２１に記憶されるべきデータ列及びそのときの波形を示す図である。
【図８】  偏差演算回路４３の入出力特性である。
【図９】  データ解析部２３のブロック構成図である。
【図１０】  時刻データ作成・判定部２４のブロック構成図である。
【図１１】  マーカ判定部７２の変形例のブロック構成図である。
【図１２】  タイムコードで発生するノイズを説明するための図である。
【図１３】  タイムコードで発生するノイズを説明するための図である。
【符号の説明】
１；電波時計  １１；アンテナ  １２；受信回路  １３；デコード回路
１４；計時回路  １５；時刻表示装置  ２１；３２ビットシフト
２２；タイミング調整  ２３；データ解析部  ２４；時刻データ作成・判定部
【図１】
0003905763.tif 000002
【図２】
0003905763.tif 000003
【図３】
0003905763.tif 000004
【図４】
0003905763.tif 000005
【図５】
0003905763.tif 000006
【図６】
0003905763.tif 000007
【図７】
0003905763.tif 000008
【図８】
0003905763.tif 000009
【図９】
0003905763.tif 000010
【図１０】
0003905763.tif 000011
【図１１】
0003905763.tif 000012
【図１２】
0003905763.tif 000013
【図１３】
0003905763.tif 000014