(57)【特許請求の範囲】
【請求項１】
第１の容量素子と、
前記第１の容量素子と並列接続された第２の容量素子と、
を有し、
前記第１の容量素子は、
第１電極層と、
前記第１電極層に対して絶縁膜を介して対向配置される第一導電型ポリシリコン層から成る第２電極層と、
を有し、
前記第２の容量素子は、
第３電極層と、
前記第３電極層に対して絶縁膜を介して対向配置される第二導電型ポリシリコン層から成る第４電極層と、
を有し、
前記第１電極層と前記第３電極層とが接続され、かつ、前記第２電極層と前記第４電極層とが接続されて、前記第１，第２の容量素子が並列接続され、
前記第一導電型ポリシリコン層から成る第２電極層と、前記第二導電型ポリシリコン層から成る第４電極層とは、絶縁膜を介して絶縁され、
前記第１の容量素子の前記第１電極層と、前記第２の容量素子の前記第３電極層とは、第一及び第二の導電型ポリシリコン層のいずれか一方にて形成され、
前記第２電極層中の不純物濃度は前記第１電極層中の不純物濃度より低く、前記第４電極層中の不純物濃度は前記第３電極層中の不純物濃度より低いことを特徴とする半導体容量装置。
【請求項２】
請求項１において、
前記第１の容量素子の前記第１電極層と、前記第２の容量素子の前記第３電極層とは、同一工程で成膜される同一材質にて形成されていることを特徴とする半導体容量装置。
【請求項３】
請求項２において、
前記第１電極層と前記第３電極層とは、前記第２電極層及び前記第４電極層と対向する位置に亘って連続形成される一つの電極層であることを特徴とする半導体容量装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１の容量素子の有効面積をＳ１とし、前記第２の容量素子の有効面積をＳ２とし、前記第１の容量素子の電圧依存係数をＫ１とし、前記第２の容量素子の電圧依存係数をＫ２とし、｜Ｋ１｜＜｜Ｋ２｜のときに、Ｓ１＞Ｓ２としたことを特徴とする半導体容量装置。
【請求項５】
請求項１乃至３のいずれかにおいて、
前記第１の容量素子の有効面積をＳ１とし、前記第２の容量素子の有効面積をＳ２とし、前記第１の容量素子の電圧依存係数をＫ１とし、前記第２の容量素子の電圧依存係数をＫ２とし、｜Ｋ１｜＞｜Ｋ２｜のときに、Ｓ１＜Ｓ２としたことを特徴とする半導体容量装置。
【請求項６】
請求項４または５において、
｜Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｜＜１００ｐｐｍ／Ｖとしたことを特徴とする半導体容量装置。
【請求項７】
請求項４または５において、
｜Ｋ１・Ｓ１｜＝｜Ｋ２・Ｓ２｜としたことを特徴とする半導体容量装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体容量装置が形成された基板と、
前記基板上に形成され、ドレイン領域、ソース領域及びゲート電極を含む少なくとも一つのトランジスタと、
を有することを特徴とする半導体装置。
【請求項９】
請求項８において、
前記第２電極層、前記第４電極層及び前記ゲート電極は、同一工程で成膜される同一材質にて形成されていることを特徴とする半導体装置。
【請求項１０】
請求項８または９において、
前記少なくとも一つのトランジスタはフィールド酸化膜を有し、
前記第１，第２の半導体容量素子は前記フィールド酸化膜上に形成されていることを特徴とする半導体装置。
【請求項１１】
請求項８乃至１０のいずれかにおいて、
前記少なくとも一つのトランジスタは、前記ソース、ドレインが第二導電型のウェル領域に形成され、
前記第１容量素子の前記第２電極層には、前記少なくとも一つのトランジスタの第二導電型のウェル領域へのイオン注入工程と同一工程を用いて、不純物イオンが注入されていることを特徴とする半導体装置。
【請求項１２】
請求項８乃至１０のいずれかにおいて、
前記少なくとも一つのトランジスタは、前記ソース、ドレインが第一導電型のウェル領域に形成され、
前記第２容量素子の前記第４電極層には、前記少なくとも一つのトランジスタの第一導電型のウェル領域へのイオン注入工程と同一工程を用いて、不純物イオンが注入されていることを特徴とする半導体装置。
【請求項１３】
請求項８乃至１０のいずれかにおいて、
前記少なくとも一つのトランジスタは、
前記ソース、ドレインが第二導電型のウェル領域に形成された第１のトランジスタと、
前記ソース、ドレインが第一導電型のウェル領域に形成された第２のトランジスタと、
を含み、
前記第１容量素子の前記第２電極層には、前記第１のトランジスタの第二導電型のウェル領域へのイオン注入工程と同一工程を用いて不純物イオンが注入され、
前記第２容量素子の前記第４電極層には、前記第２のトランジスタの第一導電型のウェル領域へのイオン注入工程と同一工程を用いて、不純物イオンが注入されていることを特徴とする半導体装置。
【発明の詳細な説明】
技術分野
本発明は半導体容量装置及びそれを用いたアナログ集積回路などの半導体装置に係わり、特に印加電圧による容量値の変動を低減した改良に関する。
背景技術
従来、半導体基板上に高精度で安定な容量素子を形成する技術としては、例えば、図２５およびそのＡ−Ａ’断面図である図２６に示す２層ポリシリコン４，６にて形成される容量素子を挙げることができる。各図に示すように、半導体基板１上に、絶縁膜３を形成し、その上に第１のドープドポリシリコン層４、絶縁層５、第２のポリシリコン層６を形成している。ここで、図２６に示すウェル２は、半導体基板１から容量素子へ伝ぱんする電気的雑音を遮断する目的で一般的に使われている。また、図２５に示すように、第１，第２のポリシリコン層４，６にはコンタクトホール８を介して配線７が接続されている。
しかし、容量素子を構成する電極が半導体であるために、容量素子への印加電圧に基づいて電極表面が空乏層化し、容量素子の容量値が印加電圧に依存して変化する。この特性変動を緩和するために、ポリシリコン電極の不純物濃度を高くする方法もある。しかし、容量素子のポリシリコン電極は、ＭＯＳプロセスを併用して形成されるため、容量素子側の事情で不純物濃度を高くすることは容易ではない。
あるいは、特開平６−６９５２２にみられるように、半導体電極層間の絶縁膜に接する電極表面領域の不純物濃度を他の領域より高濃度にする方法もあるが、製造工程を複雑化し製造コストの増加を招くという欠点がある。
このように、従来の２層ポリシリコン容量装置は、半導体電極である限りは電極表面の空乏層化はなくならず、容量値の電圧依存性が存在することは避けられない。一方、２層とも金属電極層にした容量素子もあるが、プロセスの安定性と高精度化が難しい。
本発明の目的は、前記欠点を解決するものであり、従来の製造工程を大幅に変更することなく、容量値の電圧依存性を大きく低減した半導体容量装置及びそれを用いた半導体装置を提供することにある。
発明の開示
本発明に係る半導体容量装置の一態様によれば、
第１の電圧依存係数Ｋ１を持つ第１の半導体容量素子と、
第１の電圧依存係数Ｋ１とは逆符号の第２の電圧依存係数Ｋ２を持つ第２の半導体容量素子と、
第１，第２の容量素子を並列または直列に接続する配線層と、
を有することを特徴とする。
このような構成によれば、第１，第２の半導体容量素子は互いの電圧依存特性を打ち消し合い、並列あるいは直列接続された第１，第２の半導体容量素子のトータル容量の電圧依存性を大きく低減させることができる。
ここで、第１の半導体容量素子の有効面積をＳ１とし、第２の半導体容量素子の有効面積をＳ２とした場合、｜Ｋ１｜＜｜Ｋ２｜のときに、Ｓ１＞Ｓ２に設定することが好ましい。こうすると、例えば直列接続の時のトータル容量値の電圧依存係数｜Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｜の値を小さくすることができ、これによりトータル容量の電圧依存性を大きく低減させることができる。なお、｜Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｜＜１００ｐｐｍ／Ｖとすれば、実用上の印加電圧及び容量の範囲で、トータル容量値の電圧依存性をほとんど無視できる。特に、｜Ｋ１・Ｓ１｜≒｜Ｋ２・Ｓ２｜とすれば、｜Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｜≒０とでき、トータル容量値の電圧依存性を無視できる。
本発明に係る半導体容量装置の他の態様によれば、
第１の容量素子と、
前記第１の容量素子と並列または直列接続された第２の容量素子と、
を有し、
前記第１の容量素子は、
第１電極層と、
前記第１電極層に対して絶縁膜を介して対向配置される第一導電型半導体から成る第２電極層と、
を有し、
前記第２の容量素子は、
第３電極層と、
前記第１電極層に対して絶縁膜を介して対向配置される第二導電型半導体から成る第４電極層と、
を有することを特徴とする。
このような構成によれば、第１の容量素子の電圧依存係数は第一導電型半導体から成る第２電極層により支配的に定まり、第２の容量素子の電圧依存係数は第二導電型半導体から成る第４電極層により支配的に定まり、両者の電圧依存係数の符号は互いに逆となる。従って、上述した第１，第２の電圧依存係数Ｋ１，Ｋ２と同じ関係が確保されるので、並列あるいは直列接続された第１，第２の容量素子のトータル容量値の電圧依存性を大幅に低減できる。
ここで、第１の容量素子の第１電極層と、第２の容量素子の第３電極層とは、同一工程で成膜される同一材質にて形成することができる。こうすると、第１の容量素子の第１電極層と、第２の容量素子の前記第３電極層とを共に、第一導電型または第二導電型のいずれか一方の半導体にて形成することができる。
さらに上記の場合、第２電極層中の不純物濃度は第１電極層中の不純物濃度より低く、第４電極層中の不純物濃度は第３電極層中の不純物濃度より低くすることが好ましい。半導体電極の空乏層は、不純物濃度が薄い方の電極においてその広がりが大きくなり、容量値の電圧依存性に大きく影響するからである。不純物濃度が低く、しかも導電型の異なる半導体から成る第２，第４電極によって、容量値の電圧依存係数の正負の符号を異ならせることができる。
第１電極層と第３電極層とは、第２電極層及び第４電極層と対向する位置に亘って連続形成される一つの電極層とすることもできる。
また、第２電極層は第一導電型のウェルにて形成され、第４電極極層は第二導電型のウェルにて形成することができる。このような一例として、第１，第２の容量素子を共にＭＯＳキャパシタとして構成できる。
第１の容量素子の第２電極層を形成する第一導電型半導体と、第２の容量素子の第４電極層を形成する第二導電型半導体とを半導体接合することもできる。こうするとも第２，第４電極間にスペースが不要となり面積効率が向上する。
第１の容量素子の第１，第２電極層が対向する面積をＳ１とし、第２の容量素子の第３，第４電極層が対向する面積をＳ２としたとき、各面積Ｓ１，Ｓ２を異ならせることもできる。特に、第１，第２の容量素子の電圧依存係数の絶対値が異なる場合には、トータル容量値の電圧依存性をさらに低減させるファクターとして面積比Ｓ１／Ｓ２を変更することが効果的である。
ここで、第１の容量素子の電圧依存係数をＫ１とし、第２の容量素子の電圧依存係数をＫ２としたときに、トータル容量値の電圧依存性をさらに低減するためのＳ１，Ｓ２，Ｋ１，Ｋ２の関係は上述した通りである。
本発明に係る半導体装置によれば、上述した半導体容量装置が形成された基板と、前記基板上に形成され、ドレイン領域、ソース領域及びゲート電極を含む少なくとも一つのトランジスタと、を有することを特徴とする。
半導体装置と少なくとも一つのトランジスタにより、デジタル−アナログコンバータ、積分器、ＲＣアクティブフィルターなど、容量値の電圧依存性を低減することで特性の向上を図ることができる各種の半導体回路を構成できる。
このとき、半導体容量装置の第２電極層及び第４電極層と、トランジスタのゲート電極とは、同一工程で成膜される同一材質にて形成することが好ましい。トランジスタの製造工程を併用して半導体容量装置の電極を形成できるからである。
この場合、第１，第２の半導体容量素子は少なくとも一つのトランジスタのフィールド酸化膜上に形成することができる。
第一導電型半導体にて第１の容量素子の第２電極層を構成する場合、少なくとも一つのトランジスタの第一導電型のウェル領域へのイオン注入工程と同一工程を用いて、この第２電極層に不純物イオンを注入することができる。
あるいは、第二導電型半導体にて第２の容量素子の第４電極層を構成する場合、少なくとも一つのトランジスタの第二導電型のウェル領域へのイオン注入工程と同一工程を用いて、この第４電極層に不純物イオンを注入することができる。
さらに、デュアル  ゲートＣＭＯＳの場合などでは、ＰＭＯＳ及びＮＭＯＳの各々のソース・ドレインへのイオン注入工程を利用して、第２電極、第４電極にそれぞれ所望のイオン注入を行うことができる。
【図面の簡単な説明】
図１は、本発明の第１実施例に係る半導体容量装置の概略平面図である。
図２は、図１のＡ−Ａ’断面図である。
図３は、図１，図２に示す半導体容量装置の等価回路図である。
図４は、本発明の第１実施例に係る半導体容量装置の容量値の電圧依存性を示す特性図である。
図５は、図４中の特性１を測定した実験装置の模式図である。
図６は、図４中の特性２を測定した実験装置の模式図である。
図７は、本発明の第２実施例に係る半導体容量装置の概略平面図である。
図８は、図７のＡ−Ａ’断面図である。
図９は、本発明の第３実施例に係る半導体容量装置の概略平面図である。
図１０は、図９のＡ−Ａ’断面図である。
図１１は、図９，図１０に示す半導体容量装置の等価回路図である。
図１２は、本発明の第４実施例に係る半導体容量装置の概略平面図である。
図１３は、本発明の第５実施例に係る半導体容量装置の概略平面図である。
図１４は、本発明の第６実施例に係る半導体装置の第１工程を示す断面図である。
図１５は、本発明の第６実施例に係る半導体装置の第２工程を示す断面図である。
図１６は、本発明の第６実施例に係る半導体装置の第３工程を示す断面図である。
図１７は、本発明の第６実施例に係る半導体装置の第４工程を示す断面図である。
図１８は、本発明の第６実施例に係る半導体装置の第５工程を示す断面図である。
図１９は、本発明の第６実施例に係る半導体装置の第６工程を示す断面図である。
図２０は、本発明の第６実施例に係る半導体装置の第７工程を示す断面図である。
図２１は、本発明の第７実施例に係る半導体容量装置の概略断面図である。
図２２は、本発明の第８実施例に係る半導体装置の回路図である。
図２３は、本発明の第８実施例に係る半導体装置の他の回路図である。
図２４は、本発明の第８実施例に係る半導体装置のさらに他の回路図である。
図２５は、従来の半導体容量装置の概略平面図である。
図２６は、図２５のＡ−Ａ’断面図である。
発明を実施するための最良の形態
（第１実施例）
次に本発明に係る半導体容量装置の第１実施例を図１および図２に示す。図１は半導体容量装置の平面図であり、図２は図１のＡ−Ａ’断面図を示す。
図１および図２において、半導体基板１０上には絶縁膜１２を介して、本発明の第１，第３電極層を兼ねる例えば第１のドープドポリシリコン層１４が形成されている。この第１ドープドポリシリコン層１４上には、絶縁層１６を介して、本発明の第２電極層である例えば第２のドープドポリシリコン層１８と、本発明の第４電極層である第３のドープドポリシリコン層２０とが形成されている。
そして、第１のドープドポリシリコン層１４、絶縁層１６および第２のドープドポリシリコン層１８で、第１の容量素子３０を形成している。また、第１のドープドポリシリコン層１４、絶縁層１６および第３のドープドポリシリコン層２０で、第２の容量素子３２を形成している。
ここで、図２中の１１はウェルを示し、半導体基板１から容量素子へ伝搬する電気的雑音を遮断する目的で一般的に使われている。また、第１のドープドポリシリコン層１４は、コンタクトホール２２に埋設された第１の配線層２４に接続されている。一方、第２，第３のドープドポリシリコン層１８，２０は、それぞれコンタクトホール２６に埋設された第２の配線層２８に接続されている。
これにより、第１，第２の容量素子３０，３２は、図３に示すように並列接続されている。
ここで、例えば、前記第１および第２の容量素子３０，３２に共用される第１のドープドポリシリコン層１４は、第２，第３のドープドポリシリコン層１８，２０に比べ不純物濃度が比較的高いＮ型半導体で形成されている。第１の容量素子３０の第２のドープドポリシリコン層１８は、第１のドープドポリシリコン層１４と同一導電型で、かつ第１のドープドポリシリコン層１４に比べ不純物濃度の比較的低いＮ型半導体で形成されている。第２の容量素子３２の第３のドープドポリシリコン層２Ｃは、第１のドープドポリシリコン層１４と逆導電型で、かつ第１のドープドポリシリコン層１４に比べ比較的不純物濃度の低いＰ型半導体で形成されている。
このとき、図４に示すように、第１の容量素子３０の電圧依存特性である特性１と、第２の容量素子３２の電圧依存特性である特性２とは、その各傾き（後で説明する容量値の電圧依存係数Ｋ１，Ｋ２）の符号が互いに正負で逆符号となる特性を示す。以下、その理由について説明する。
図５および図６は、特性１，２を計測した時の第１，第２の容量素子３０，３２への電圧印加装置を模式的に示している。図５および図６のいずれも、電圧可変型のバイアス用直流電源４０と、そのバイアス用直流電圧に重畳される交流の信号を出力するための交流電源４２とを有する。なお、第２のドープドシリコン層１８上にはＷＳｉ膜１９を形成している。
図５に示す第１の容量素子３０に印加される直流電圧Ｅ（＞０）の値を大きくすると、上層の第２のドープドポリシリコン層１８の絶縁層１６と接する側の表面が電子の空乏（Depletion）状態となり、これは第１の容量素子３０の実効電極間距離が広がる方向に作用する。一方、下層の第１のドープドポリシリコン層１４では、直流電圧Ｅの値を大きくすると、絶縁層１６と接する側の表面が電子の蓄積（Accumudation）状態となり、これは第１の容量素子３０の実効電極間距離を狭める方向に作用する。なお、直流電圧Ｅが負のときは、各層１４，１８はそれぞれ実効電極間距離を上記とは逆方向に移行させるように作用する。
ところで、容量値の電圧依存性は、不純物濃度が低い場合に顕著となる。本実施例では第２のドープドポリシリコン層１８の不純物濃度が第１のドープドポリシリコン層１４よりも低くなっているので、容量値の電圧依存性に関して第２のドープドポリシリコン層１８が支配的に作用する。この結果、直流電圧Ｅ＞０であれば、その絶対値が大きくなると第１の容量素子３０の実効電極間距離は広がり、直流電圧Ｅ＜０であれば、その絶対値が大きくなると第１の容量素子３０の実効電極間距離は狭まる。
このため、図４の特性１に示すように、第１の容量素子３０への印加電圧Ｅ（＞０）の絶対値が大きくなると、その容量値が減少する電圧依存特性を呈し、第１の容量素子３０への印加電圧Ｅ（＜０）の絶対値が大きくなると、その容量値が増加する電圧依存特性を呈する。
第２の容量素子３２では、支配的に作用する第３のドープドポリシリコン層２０は、直流電圧Ｅ（＞０）の値を大きくすると、絶縁層１６と接する側の表面での電子が蓄積（Accumudation）状態となるため、これは第２の容量素子３２の実効電極間距離を狭める方向に作用する。また、直流電圧Ｅ（＜０）の絶対値を大きくすると、絶縁層１６と接する側の表面での電子が空乏（Depletion）状態となるため、これは第２の容量素子３２の実効電極間距離を広める方向に作用する。
従って、図４の特性２に示すように、第２の容量素子３２への印加電圧Ｅ（＞０）が大きくなるとその容量値が増加する電圧依存特性を呈し、印加電圧Ｅ（＜０）の絶対値が大きくなるとその容量値が減少する電圧依存特性を呈する。
図４の特性１，２はほぼ鏡像関係にあるが、本実験によれば特性１での容量値の電圧依存性は−３８０ｐｐｍ／Ｖであり、特性２での容量値の電圧依存性は＋７５０ｐｐｍ／Ｖであった。
ここで、直流電圧Ｅが正の場合を考えると、バイアス直流電圧Ｅが０のときの第１の容量素子３０の容量値をＣ１とし、電圧依存性により変動する容量値を−ΔＣ１とする。同様に、バイアス直流電圧Ｅが０のときの第２の容量素子３２の容量値をＣ２とし、電圧依存性により変動する容量値を＋ΔＣ２とする。
ところで本実施例では、電圧依存性容量値の符号が互いに逆となる第１，第２の容量素子３０，３２を並列接続している。
従って、第１，第２の容量素子３０，３２によるトータル容量Ｃは、
Ｃ＝Ｃ１＋Ｃ２＋（−ΔＣ１＋ΔＣ２）                          …（１）
となる。カッコ内の最終項は、各電圧依存性容量が逆符号であるため互いに打ち消し合い、トータル容量Ｃの電圧依存性は少なくなることが分かる。本実施例では、図４の特性３がトータル容量Ｃの電圧依存性を示している。図４から分かる通り、一５Ｖ＜Ｅ＜＋５Ｖの範囲では、特性３の電圧依存性は±６０ｐｐｍ／Ｖまで低減させることができた。
さらに、２つの容量素子３０，３２の容量値の電圧依存特性を限りなくゼロに近づけることが可能である。これは、第１のドープドポリシリコン層１４と第２のドープドポリシリコン層１８とが対向する対向面積（有効面積）Ｓ１と、第１のドープドポリシリコン層１４と第３のドープドポリシリコン層２０とが対向する対向面積Ｓ２を、それぞれの第１，第２の容量素子の電圧依存係数Ｋ１，Ｋ２の値に応じて最適化することで達成できる。
ここで、各種の記号を以下の通り定義する。
Ｃｏｎ：第１の容量素子３０における酸化膜の単位面積当たりの容量
Ｃｏｐ：第２の容量素子３２における酸化膜の単位面積当たりの容量
上記の記号を用いると、並列接続された第１，第２の容量素子３０，３２のトータル容量Ｃは下記の式にて表される。
Ｃ＝Ｃ１＋Ｃ２＝Ｃｏｎ（１＋Ｋ１・Ｅ）×Ｓ１
＋ＣＯＰ（１＋Ｋ２・Ｅ）×Ｓ２                                …（２）
ここで、式の簡略化のために、Ｃｏｎ＝Ｃｏｐ＝Ｃｏとすると、
Ｃ＝Ｃ１＋Ｃ２＝Ｃｏ［Ｓ１＋Ｓ２＋（Ｋ１・Ｓ１＋Ｋ２・Ｓ２）Ｅ］
＝Ｃｏ（Ｓ１＋Ｓ２）×
［１＋Ｅ｛Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｝］    …（３）
となる。
ところで、電圧依存係数Ｋ１は図４の特性１の傾きに一致し、本実施例においてはＫ１＜０である。一方、電圧依存係数Ｋ２は図４の特性２の傾きに一致し、本実施例においてはＫ１＞０である。
式（３）を式（１）は同じトータル容量Ｃを定義したもので、式（１）（２）の記号には下記の関係が成立する。
−ΔＣ１＝Ｃｏ・Ｋ１・Ｓ１・Ｅ
＋ΔＣ２＝Ｃｏ・Ｋ２・Ｓ２・Ｅ
このように、Ｋ１・Ｓ１とＫ２・Ｓ２とは互いに逆符号となるため、式（１）での結論と同じく、トータル容量Ｃの電圧依存性が少ないことは、式（３）からも理解できる。
さらには、式（３）において、トータル容量Ｃの電圧依存性をより少なくするには、｜Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｜をゼロに近づければよいことが分かる。
｜Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｜≒０あるいは｜Ｋ１・Ｓ１｜≒｜Ｋ２・Ｓ２｜であれば、式（３）は、Ｃ≒Ｃｏ（Ｓ１＋Ｓ２）となり、トータル容量Ｃが電圧Ｅにほとんど依存しないからである。
事実、この第１実施例においても、｜Ｋ１｜＜｜Ｋ２｜であるから、図１及び図２に示すように、Ｓ１＞Ｓ２とし、｜Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｜をゼロに近づけるようにしている。この場合、この第１実施例の面積比Ｓ１／Ｓ２は、第２，第３のドープドポリシリコン層１８，２０をパターニングする際のマスク及びエッチング精度に依存するので、面積比の精度を高く確保できる。
実用上は、−５Ｖ＜Ｅ＜＋５Ｖの範囲で、｜Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）｜＜１００ｐｐｍ／Ｖとすれば、トータル容量Ｃの電圧依存性をほとんど無視できる。なぜなら、式（３）にて、０．１ｆＦ／μｍ2＜Ｃｏ＜１．０ｆＦ／μｍ2の通常の容量値のときには、その電圧依存容量Ｃｏ・［Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）］・Ｅは、
−５００×１０-6ｆＦ／μｍ2＜
Ｃｏ・［Ｋ１・Ｓ１／（Ｓ１＋Ｓ２）＋Ｋ２・Ｓ２／（Ｓ１＋Ｓ２）］・Ｅ＜
５００×１０-6ｆＦ／μｍ2
となり、ほとんど無視できるからである。
（第２実施例）
次に本発明の第２実施例を図７および図８に示す。図８は図７のＡ−Ａ’断面図である。ここでは、第１の容量素子３０の第２のドープドポリシリコン層１８と、第２の容量素子３２の第３のドープドポリシリコン層２０とを、第１実施例のように分離せず、半導体接合したものである。第２実施例の他の構成は、第１実施例と同じである。なお、金属配線２４により、第２のドープドポリシリコン層１８と、第３のドープドポリシリコン層２０とは電気的に等電位になる。
この第２実施例によれば、第２のドープドポリシリコン層１８と第３のドープドポリシリコン層２０との間には、デザインルールで決まる最小のスペースも不要となるので、第１実施例よりも面積効率が向上する。ただし、第２のドープドポリシリコン層１８と第３のドープドポリシリコン層２０との境界Ｌにて不純物拡散が生ずるので、第１実施例と比較すれば面積比Ｓ１／Ｓ２の精度は劣る。
（第３実施例）
本発明の第３実施例を図９に示す。図９のＡ−Ａ’断面を図１０に示す。この第３実施例が第１実施例と相違する点は、第１の容量素子３０及び第２の容量素子３２を直列接続した点であり、その等価回路を図１１に示す。
この場合、トータル容量Ｃは、Ｃ＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２）となる。このトータル容量Ｃの電圧依存性を少なくするには、第１実施例と同様の条件に設定すればよい。ただし、直列接続の場合には、Ｃ１＝Ｃ２の条件の下では、トータル容量Ｃは第１実施例の１／４となる。従って、第１実施例の並列接続と同じトータル容量の大きさを確保するには、面積Ｓ１，Ｓ２をそれぞれ第１実施例の場合の対応する各面積の４倍とする必要がある。
（第４実施例）
本発明の第４実施例を図１２に示す。図１２では、第１のドープドポリシリコン層１４を、絶縁層１６を介して第２，第３のドープドポリシリコン層１８，２０の上層に配置した例を示している。この第４実施例の第２，第３のドープドポリシリコン層１８，２０を、第２実施例と同様に半導体接続しても良い。
この第４実施例の構造は、配線上は直列接続に適しているが、第２，第３のドープドポリシリコン層１８，２０同士を電気的に接続すれば、並列接続も可能である。
（第５実施例）
本発明の第５実施例を図１３に示す。図１３では、第２のドープドポリシリコン層１８上層に、第１の絶縁層１６Ａを介して第１のドープドポリシリコン層１４を設けている。さらに、第１のドープドポリシリコン層１４上層に、第２の絶縁層１６Ｂを介して第３のドープドポリシリコン層２０を設けている。図１３は第１，第２の容量素子３０，３２を直列接続する例を示しているが、並列接続しても良い。
特に、この第５実施例では第２，第３のドープドポリシリコン層を同一層にて並設する必要がないため、面積効率が向上する。従って、第１，第２の容量素子３０，３２を直列接続し、かつ並列接続と同様のトータル容量値を確保する場合でも、第３実施例のように占有面積が増大することがない。
（第６実施例）
本発明の第６実施例を、図１４〜図２０を参照して説明する。図１４〜図２０は、本発明の半導体装置の主要製造工程を示す断面図である。
図１４に示すように、例えばＮ型シリコン基板１００に、Ｎウェル１０２及びＰウェル１０４が形成される。
次に、ＬＯＣＯＳ（Local Oxidation of Silicon）法により、素子分離工程が行われる。この素子分離工程の実施により、図１４に示すように素子分離用のフィールド酸化膜１０６が、例えば６０００〜８０００Åの厚さにて形成される。なお、この素子分離工程の過程にて、Ｐウェル１０４にボロンなどのチャネルストップ用イオンを打ち込むことで、チャネルストップ層１０８が形成される。
素子分離工程の終了後に、トランジスタの製造工程が実施され、このときの工程を利用して、半導体容量装置も同時に製造される。
このために、図１４に示すように、ゲート酸化膜１１０が、例えば５０〜２００Åの厚さにて形成される。
一方、図１４に示すように、フィールド酸化膜１０６上に第１のポリシリコン層１１２を形成する。さらに、第１のポリシリコン層１１２上に、層間絶縁膜１１４を形成する。この層間絶縁膜１１４は一層でも良いし、多層でも良い。本実施例では、この層間絶縁膜１１４を例えば、ゲート酸化膜と同一工程にて成膜される５０〜２００Åの厚さのＳｉＯ2膜と、１００〜３００Åの厚さのＳｉＮＸ膜と、５０〜２００Åの厚さのＳｉＯ2膜とで構成している。
次に、図１５に示すように、ポリシリコンによりゲート電極１１６を形成する。このゲート電極１１６の形成工程を兼用して、層間絶縁膜１１４上に第２，第３のポリシリコン層１１８，１２０を形成する。これらゲート電極及び第２，第３のポリシリコン層１１８，１２０は、レジスト膜１２２を用いて同時にパターニングされている。
レジスト膜１２２を除去した後に、イオン注入工程が実施される。図１６及び図１７は低濃度のイオン注入工程を示し、図１９及び図２０は高濃度のイオン注入工程を示している。なお、以下に説明する工程は、ＰＭＯＳとＮＭＯＳとでゲート電極１１６の半導体型が異なる、いわゆるDual-Gate-ＣＭＯＳの製造工程である。
図１６に示すように、先ずＮウェル１０２に低濃度のイオン注入を行うために、Ｐウェル１０４の上方領域を第１のマスク１３０で覆う。その後、例えばＢＦ2を打ち込むことで、ゲート電極１１６にセルフアラインされて、ゲート電極１１６の下方を除く領域であってＮウェル１０２の表面領域に低濃度の不純物が打ち込まれる。
次に、図１７に示すように、Ｐウェル１０４に低濃度のイオン注入を行うために、Ｎウェル１０４の上方領域を第２のマスク１３４で覆う。その後、例えばリンを打ち込むことで、ゲート電極１１６にセルフアラインされて、ゲート電極１１６の下方を除く領域であってＰウェル１０４の表面領域に低濃度の不純物が打ち込まれる。
これらの低濃度のイオン注入は、ＬＤＤ（Lightly Doped Drain）構造を確保するために実施される。
次に、図１８に示すように、ゲート電極１１６の側壁に、例えば材質がＳｉＯ2から成る側壁膜１３６を形成する。この側壁膜１３６は、ＣＶＤ（Chemical Vapor Deposition）法とエッチバック法を用いることで形成される。
次に、図１９に示すように、Ｐウェル１０４に高濃度のイオン注入を行うために、Ｎウェル15１５〜１０×１０15／ｃｍ2の高濃度にてＡｓを打ち込む。
このとき、側壁膜１３６を有するゲート電極１１６にセルフアラインされて、ゲート電極１１６及び側壁膜１３６の下方を除く領域であって、Ｐウェル１０４の低濃度不純物領域よりも深い領域に、高濃度の不純物が打ち込まれる。
この高濃度イオンは、ＮＭＯＳのソース・ドレイン領域だけでなく、ＮＭＯＳのゲート電極１１６と、第１実施例の第１の容量素子３０の上部電極と対応する第２のポリシリコン層１１８にも打ち込まれる。従って、このイオン注入により、第２のポリシリコン層１１８は第１実施例の第２のドープドポリシリコン層１８となる。
さらに、図２０に示すように、Ｎウェル１０２に高濃度のイオン注入を行うために、Ｐウェル１０４の上方領域を第４のマスク１４０で覆う。その後、例えば１×１０15〜１０×１０15／ｃｍ2の高濃度にてＢＦ2を打ち込む。このとき、側壁膜１３６を有するゲート電極１１６にセルフアラインされて、ゲート電極１１６及び側壁膜１３６の下方を除く領域であって、Ｎウェル１０２の低濃度不純物領域よりも深い領域に、高濃度の不純物が打ち込まれる。
この高濃度イオンは、ＰＭＯＳのソース・ドレイン領域だけでなく、ＰＭＯＳのゲート電極１１６と、第１実施例の第２の容量素子３２の上部電極と対応する第３のポリシリコン層１２０にも打ち込まれる。従って、このイオン注入により、第３のポリシリコン層１２０は第１実施例の第３のドープドポリシリコン層２０となる。
このように、この第５実施例によれば、Dual-Gate-ＣＭＯＳの製造工程に不可欠なイオン注入工程を利用して半導体容量装置を製造することができる。
（第７実施例）
本発明の第７実施例を図２１に示す。図２１はＭＯＳキャパシタにて本発明の半導体容量装置を構成した実施例を示している。図２１において、シリコン基板２００の深部領域にはＰウェル２０２とＮウェル２０４とが形成されている。このＰウェル２０２はＶｓｓ電源へ、Ｎウェル２０４はＶｄｄ電源に接続される。さらにＰウェル２０２よりも浅部の領域にＮウェル２０６が形成され、Ｎウェル２０４よりも浅部の領域にＰウェル２０８が形成されている。なお、Ｐウェル２０２及びＮウェル２０４は、Ｎウェル２０６及びＰウェル２０８の電位を基板電位と異ならせるために設けられ、そうでない場合には不要である。
さらに、シリコン基板２００のＮウェル２０６にはＮ+のソース２１０、ドレイン２１２が形成され、Ｐウェル２０８にはＰ+のソース２１４、ドレイン２１６が形成されている。
また、Ｎウェル２０６のチャネル領域上にはゲート酸化膜２１８を介してＮ+のポリシリコン層から成るゲート電極２２０が形成されている。そして、ソース２１０、ドレイン２１２を接続することで、第１のＭＯＳキャパシタ２３０が構成される。
同様に、Ｐウェル２０８のチャネル領域上にはゲート酸化膜２１８を介してＮ+のポリシリコン層から成るゲート電極２２２が形成されている。そして、ソース２１４、ドレイン２１６を接続することで、第２のＭＯＳキャパシタ２３２が構成される。この２つのＭＯＳキャパシタ２３０，２３２間には素子分離用のフィールド酸化膜２２４が形成されている。
第１，第２のＭＯＳキャパシタ２３０，２３２のゲート電極２２０，２２２を接続し、ソース２１０，２１４及びドレイン２１２，２１６を接続することで、第１，第２のＭＯＳキャパシタ２３０，２３２が並列接続される。
このＭＯＳキャパシタ２３０，２３２は、シングル−ゲートのＭＯＳトランジスタの製造プロセスを用いて形成することができる。
（第８実施例）
次に、本発明の半導体容量装置を用いて構成される半導体装置の具体例について、図２２〜図２４を参照して説明する。
図２２は積分器を示し、オペアンプ３００と、オペアンプ３００の入力線３０２途中に設けられた抵抗３０４と、オペアンプ３００の帰還線３０６途中に形成されたコンデンサ３０８とから構成される。コンデンサ３０８は第１〜第７の実施例にて説明した半導体容量装置のいずれかにて構成され、その他の構成も薄膜プロセスにて同一基板上に形成される。
この積分器の特性は、抵抗３０４の抵抗値Ｒとコンデンサ３０８の容量値Ｃの精度に依存する。このため、容量値Ｃの電圧依存性を少なくすることで、積分器の演算精度を高めることができる。
図２３は、６ビットの容量アレイ型のＤＡＣ（デジタル  アナログ  コンバータ）を示している。このＤＡＣは、第１実施例〜第７実施例のいずれかの半導体容量装置を用いて構成される７つのコンデンサ３１０を有する。１つのコンデンサ３１０の一端は接地され、他の６つのコンデンサ３１０の一端には、それぞれＭＯＳスイッチ３１２を介して、基準電圧Ｖｒｅｆまたは接地電圧が選択的に供給される。この各ＭＯＳスイッチ３１２は、バイナリデータＢ１〜Ｂ６に基づいて切り換え制御される。７つのコンデンサ３１０の他端は共通接続され、その共通接続線３１４の電圧がバッファ３１６を介してＶｏｕｔとして出力される。なお、イニシャライズスイッチ３１８は、共通接続線３１４の電位を初期化するためのものである。
このＤＡＣの線形性は、７つの容量３１０の整数比精度で決まる。この７つのコンデンサ３１０に印加される電圧は、バイナリーデータに依存して異なるが、その容量の電圧依存性を少なくすることで、ＤＡＣの線形性を向上させることができる。
図２４は、ＲＣアクティブフィルター回路を示している。このＲＣアクティブフィルター回路は、複数の抵抗Ｒ１〜Ｒ１０と、複数のコンデンサＣ１〜Ｃ３と、複数のオペアンプＯＰ１〜ＯＰ３とで構成される。コンデンサＣ１〜Ｃ３は、第１〜第７の実施例にて説明した半導体容量装置のいずれかにて構成され、その他の構成も薄膜プロセスにて同一基板上に形成される。
このＲＣアクティブフィルターの特性周波数は、抵抗と容量との積（ＲＣ時定数）定まる。このため、各コンデンサＣ１〜Ｃ３の容量値の電圧依存性を少なくすることで、フィルター精度を高めることができる。
なお、図２２〜図２４に示す各回路は、本発明の半導体容量装置または半導体装置を適用した一例であり、容量の電圧依存性を少なくすることで特性が向上する各種の回路に本発明を適用できることは言うまでもない。
以上、本発明の実施例について説明したが、本発明は上記の各実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
例えば、本発明の半導体容量装置を構成する第１の電極の半導体型、第２の電極の半導体型、第３の電極の半導体型及び第４の電極の半導体型の組合せとしては、第１実施例のような（Ｎ+，Ｎ+，Ｎ+，Ｐ+）及び第７実施例のような（Ｎ+，Ｎｗｅｌｌ，Ｎ+，Ｐｗｅｌｌ）に限らず、（Ｎ+，Ｎ-，Ｎ+，Ｐ-）、（Ｐ+，Ｎ-，Ｐ+，Ｐ-）、（Ｐ+，Ｐｗｅｌｌ，Ｐ+，Ｎｗｅｌｌ）などであっても良い。
【図１】
0003900542.tif 000002
【図２】
0003900542.tif 000003
【図３】
0003900542.tif 000004
【図４】
0003900542.tif 000005
【図５】
0003900542.tif 000006
【図６】
0003900542.tif 000007
【図７】
0003900542.tif 000008
【図８】
0003900542.tif 000009
【図９】
0003900542.tif 000010
【図１０】
0003900542.tif 000011
【図１１】
0003900542.tif 000012
【図１２】
0003900542.tif 000013
【図１３】
0003900542.tif 000014
【図１４】
0003900542.tif 000015
【図１５】
0003900542.tif 000016
【図１６】
0003900542.tif 000017
【図１７】
0003900542.tif 000018
【図１８】
0003900542.tif 000019
【図１９】
0003900542.tif 000020
【図２０】
0003900542.tif 000021
【図２１】
0003900542.tif 000022
【図２２】
0003900542.tif 000023
【図２３】
0003900542.tif 000024
【図２４】
0003900542.tif 000025
【図２５】
0003900542.tif 000026
【図２６】
0003900542.tif 000027