(57)【特許請求の範囲】
【請求項１】
高圧発生用のフライバックトランスと、その一次側にスイッチ用トランジスタと、共振コンデンサと、ダンパーダイオードと、高圧制御ＰＷＭ回路と、その二次側に高圧電圧の検出手段を備え、前記高圧出力電圧の検出手段により検出された高圧検出値に基づき前記高圧制御ＰＷＭ回路からパルス幅の制御された高圧ドライブパルスが出力されて前記フライバックパルスの波高値を変えて高圧出力電圧を安定化する高圧電源回路において、供給電源として相対的に低い一定の直流電圧を用い、前記共振コンデンサの低電圧側端子を直接接地するとともに、前記スイッチ用トランジスタに直列に、その両端に並列に抵抗の接続されたダイオードを接続していることを特徴とする高圧電源回路。
【請求項２】
フライバックトランスの一次巻線に電源のブースト用巻線と電源に直列のダイオードとブースト用コンデンサーを備えると共に、前記ブーストコンデサの低電圧側を電源のフィルタを通った後に接続するように構成されたことを特徴とする請求項1記載の高圧電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチスキャンタイプの陰極線管（以下、ＣＲＴと記載）ディスプレイ等に用いられる高圧電源回路に関するものである。
【０００２】
【従来の技術】
ＣＲＴディスプレイ等の高圧電源としては、高圧負荷変動による画面の変動を抑えるために高圧の安定化回路が組み込まれてきたが、近年、特開平6-178138に記載されているように、回路構成が比較的簡単な上、良好な安定化特性の得られやすい、高圧出力トランジスタの導通時間制御による一次電流制御方式の高圧電源回路が用いられるようになってきている。図５にその従来例を示している。
【０００３】
同図に示す高圧電源回路はフライバックトランス（以下、ＦＢＴと記載）２を備え、このＦＢＴ２の一次巻線２１側には高圧出力トランジスタ（ＭＯＳ ＦＥＴトランジスタ）１、この高圧出力トランジスタ１内の寄生ダイオード、寄生容量等の悪影響を避けるためのダイオード３、ダンパーダイオード４、共振コンデンサ５、高圧出力トランジスタ１のオン期間に流れる高周波の不要振動電流の除去用ノイズフィルタ６、駆動電源１０等が接続されている。なお、共振コンデンサ５のグラウンド(GND)側にはクランプ回路９が接続されている。
【０００４】
また、高圧巻線２２側には高圧整流ダイオード２３、高圧抵抗２４、高圧リップル除去用の高圧コンデンサ２５等が接続されている。さらに、分圧抵抗７、分圧コンデンサー８がそれぞれ前記高圧抵抗２４と高圧コンデンサー２５の低圧側端子とＡ点で共通接続されている。このＡ点で高圧出力電圧（高圧）が検出されて高圧制御ＰＷＭ（パルス幅変調）回路１２に加えられ、この高圧制御ＰＷＭ回路１２の出力は高圧１に加えられ高圧を制御するように構成されている。
【０００５】
次にその動作を説明する。図５の従来例の高圧電源回路において、スイッチ素子として働く高圧出力トランジスタ１のゲートGに高圧制御ＰＷＭ回路１２からの出力パルス（高圧ドライブパルス）とＦＢＴ２の一次巻線２１の低圧端２６に電源１０から電圧Eb（一般的には比較的高い１００数十V程度が適当とされている）が、ノイズ周波数に共振するコイル６１とコンデンサ６２およびダンピング抵抗６３とから構成されるノイズフィルタ回路６を通して印加されると、高圧出力トランジスタ１はオンオフ動作を開始し、そのオン時に一次コイル２１を通って流れる電流により一次コイル２１に電磁エネルギーが蓄積され、高圧出力トランジスタ１がオフになると、一次コイル２１と共振コンデンサー５との間で生じるＬＣの直列共振によって図のＢ点にフライバックパルス（以下、ＦＢＰと記載）が発生する。このＦＢＰを高圧コイル２２で昇圧し、高圧ダイオード２３で整流して得られた高圧はＣＲＴのアノードに加えられる。
【０００６】
他方、この得られた高圧は高圧抵抗２４と分圧抵抗７との接続点Ａで分圧され高圧検出電圧として高圧制御ＰＷＭ回路１２に加えられる。この高圧制御ＰＷＭ回路１２では、あらかじめ与えられた基準電圧と上記高圧検出電圧との比較を行い、高圧検出電圧が低い場合には高圧出力トランジスタ１のオン期間を長くするように、また、前記高圧検出電圧が高い場合には逆にオンパルス幅を狭くする方向に制御された出力パルス（高圧制御パルス）を発生するように構成されている。なお、高圧制御ＰＷＭ回路１２には同期用のパルスＨＤが入力されており、この入力パルスＨＤに同期して前記出力パルスを発生する。
【０００７】
この高圧制御ＰＷＭ回路１２の出力を受け、高圧出力トランジスタ１がオンすると、電源１０からＦＢＴ２の一次コイル２１を通って電流が流れる。したがって、高圧負荷の増加などにより高圧出力（高圧）が下がり、高圧検出点Ａの高圧検出電圧が前記基準電圧より低くなると、高圧出力トランジスタ１のオン期間が長くなり、電源１０から一次コイル２１に流れる電流が増え、一次コイル２１に蓄積される電磁エネルギーが多くなる。その結果ＦＢＰ２の波高値が高くなり高圧出力電圧が高くなるように動作する。
【０００８】
これとは逆に高圧負荷が軽くなるなりして高圧出力（高圧）が高くなり、高圧検出点Ａ点の高圧検出電圧が高くなった場合には、前記とは反対に高圧出力トランジスタ１のオン期間が短くなり、電源１０から流れるＦＢＴの一次コイル電流が減り、したがってコイルの蓄積エネルギーが減少する。その結果、ＦＢＰの波高値は低くなり高圧出力電圧を下げるように動作する。このように高圧出力の変化を補償するように動作がなされ高圧の安定化が行われる。
【０００９】
図６に従来例の高圧電源回路の動作説明用の波形を示すが、図６（ａ）は高圧制御ＰＷＭ回路１２の出力である高圧ドライブ信号波形で、高圧の負荷変動によりオン期間のパルス幅が変化している状態を表わしている。図６（ｂ）はＦＢＴ２の一次電圧波形であり、オン期間のパルス幅が広くなるとＦＢＰ２の波高値は大きくなることを示している。ここで、ダンパー期間のあとに電圧振動が生じているが、一次コイル２１とその分布容量、回路の浮遊容量等の間で発生するもので、クランプ回路９があるときでも多少の差違はあってもこの振動電圧の発生は避けられない。
【００１０】
図６（ｃ）は一次コイル２１の電流でありオン期間のパルス幅によって電流のピークは変化することを示している。（ｃ）の点線部の振動電流（イ）はクランプ回路９が無い場合に生じる振動電流を示し、また振動電流（ロ）はフイルター回路６がない場合に発生する振動電流を示す。
【００１１】
【発明が解決しようとする課題】
従来例に示されるように、高圧出力トランジスタ１のオン期間を可変制御して、ＦＢＴ２の一次コイルの電流を可変制御し、高圧出力の安定化を図る高圧電源の安定化回路では、ダンパー電流期間と出力トランジスタのオン期間とはオーバーラップした動作は行わない（オーバーラップさせると出力トランジスタの導通時間制御で上記一次電流の可変制御はできなくなる）。高圧出力トランジスタ１がオン期間からオフ期間に入ると、ＦＢＴ２の一次コイル２１に貯えられた電磁エネルギーは共振コンデンサ５の静電エネルギーに変換され、図６（ｂ）に示すようにフライバックパルスが発生する。このフライバックパルスは一次コイルの電磁エネルギーがすべて共振コンデンサ５の静電エネルギーに変換された時にピークになる。すると今度は逆に、共振コンデンサ５の静電エネルギーが一次コイル２１の電磁エネルギーに変換されるていく結果、フライバックパルス電圧は減少していき、図５のＢ点の電圧が零になった時、ダンパーダイオード４は導通を開始しグランド側から一次コイル２１に逆方向に電流が流れる。
【００１２】
ここで９のクランプ回路がなく共振コンデンサ５が直接グランドに接続されていた場合には、ダンパー電流が流れ一次コイル２１のエネルギーが減少し、Ｂ点の電圧が零から上昇を始めると再びダンパーダイオード４はオフになり、電源１０から一次コイル２１を通って共振コンデンサ５の方に電流が流れ始め、図６（ｃ）の点線で示すような振動電流（イ）が一次コイル２１に流れる。この振動電流はノイズになり好ましいだけではなく、図７（ｃ）に示すように、同時に発生する一次電圧中の振動電圧成分のＧＮＤ側が、ＧＮＤ電圧につきあたり、その部分でダンパーダイオード４が再び導通する期間（再導通期間）が起る可能性が生じ、高圧安定化のＰＷＭ動作が不完全あるいは不安定な動作につながる虞が生じる。
【００１３】
これは、特に電源１０の電圧Ebが一般的にこれまで用いられてきたように相対的に高い電圧を使用の場合には一次コイル２１のインダクタンスの値も大きくなり、ダンパーダイオードがオフしてから発生する振動電圧成分の振幅は大きくなり、前記ダンパーダイオードの再導通期間の生じる危険性は高くなる。それゆえクランプ回路９を削除しようとしても無くすることは出来ないという課題がある。
【００１４】
また、電源１０に関しても最近では対応する水平偏向周波数が高くなってきており、水平偏向出力用には２００V近辺の電源電圧を必要としするようになってきており、必要電圧の違いによりこの水平偏向回路用の電源とは共用することは出来ず、また、ディスプレイセット等の内部電源には他に共用できる適当な１００数十V前後の電源が得られない場合が多く、高圧発生用に専用の電源を用意する必要がありコストの低減化に対して障害になるという課題がある。
【００１５】
また、高圧出力トランジスタ１に直列のダイオード３は高圧出力トランジスタ１がオフ期間に入った後、高圧出力トランジスタ１内部の逆回復時間の遅い低速の寄生ダイオードがダンパーダイオード４の正常な動作を阻害し、ダンパーダイオード４のダンパー期間（オフ期間）の後に再びダンパーダイオード４の再導通期間を生じさせるのでその阻止のため用いているものであるが、このダイオード３に印加される最大逆電圧は高圧出力トランジスタ１に加わる値に近いため、ダイオード３は高耐圧で大電流のものが必要になりコストが高くなるという欠点があり、コストと低減化の課題となっている。なお、図７（ｂ）にこのダイオード３が無い場合の動作波形を示すが 、ダンパー期間の後、出力トランジスタ１が導通を開始するまでの期間、一次パルスの振動成分中にダンパダイオードの再導通期間が生じており極めて好ましくない。
【００１６】
また、前述のように共振コンデンサ５にクランプ回路９を付加し、そのコンデンサの両端電圧を電源１０の電圧Ebにクランプすると、ダンパーダイオード４がオフになってから高圧出力トランジスタ１が導通を開始するまでの期間に電源１０から一次コイル２１を通って共振コンデンサ５にノイズとしての振動電流は流れないようになると同時に上記振動電圧の振動振幅は抑圧され、低圧側がGNDにつきあたることはなくなるという利点はある。しかし、９のクランプ回路がある場合、高圧出力トランジスタ１がオンからオフになり電源１０から一次コイル２１を経て共振コンデンサー５にＬＣの直列共振電流が流れる時、ダイオード９１が逆向きのため、この電流はグランド側に落ちないので、フライバックパルスがピークになったとき、図８（ａ）に示すように、ダイオード９１がない時のピーク値よりも電源１０の電圧Eb分だけ持ち上げられた格好の波形になり、パルス波形が左右非対称になり、高圧のレギュレーションに悪影響するという課題がある。なお、同図の（ｂ）は本発明の高圧回路におけるフライバックパルスの波形を示す。
【００１７】
【課題を解決するための手段】
本発明は前記課題を解決するために、従来よりも十分に低い（従来の約１／２位で、７０〜８０Ｖ程度）定電圧を供給し、共振コンデンサの低圧端はクランプ回路を介せずに直接グランド（GND）に接続し、並列に抵抗が接続されたダイオードを高圧出力トランジスタに直列に接続するように回路を構成したことを特徴としたものである。
【００１８】
本発明によれば、クランプ回路起因のＦＢＰの段差をなくすることができ、かつ、クランプ回路が不要、低価格のダイオードの使用が可能、電源の共用化が可能になる等により、非常に安価で高性能の高圧電源回路を提供できる。
【００１９】
【発明の実施の形態】
本発明の請求項１に記載の高圧電源回路は、高圧発生用のフライバックトランス、および、その一次側のスイッチ用トランジスタ、共振コンデンサ、ダンパーダイオード、高圧制御ＰＷＭ回路、電源のノイズフィルタ、等を有し、高圧出力電圧の検出手段により検出された高圧検出値に基づきそのパルス幅の制御された高圧ドライブパルスを出力する前記高圧制御ＰＷＭ回路の出力によりフライバックパルスの波高値を変えて高圧出力電圧を安定化する一次電流制御形の高圧電源回路において、供給電源として相対的に低い（従来の約１／２の、７０〜８０V程度の）一定の直流電圧を用い、前記共振コンデンサの低電圧側端子を直接接地するとともに、前記スイッチ用トランジスタに直列に、その両端に並列に抵抗の接続されたダイオードを接続し、動作させることを特徴としたものであり、ＦＢＰに好ましくない非対称な段差がなく、安定度のよい非常に安価な高圧電源回路を実現しうるものである。
【００２０】
また、本発明の請求項２に記載された高圧電源回路は、請求項１に記載の高圧電源回路において、前記フライバックトランスの一次巻線に電源のブースト用巻線と電源に直列のダイオードとブースト用コンデンサーを備えると共に、このブーストコンデサの低電圧側を電源のフィルタを通った後に接続するように構成された高圧電源回路であり、電源回路にブースト回路を付加することにより、電源の使用範囲が広がり（自由度の向上）、マルチスキャンディスプレイ等で動作周波数がアップし電源電圧に不足をきたしたような場合にも元の電源の変更をする必要なく対応でき、容易に、かつ、安価に高圧電源回路を提供できる。
【００２１】
以下に、本発明の請求項１，請求項２に記載された発明の実施の形態について図１、図２、図3、図４を用いて説明する。なお、本実施の形態の説明において従来例と同じ名称の部分には同じ符号をつけ、その詳細な説明は省略する。
【００２２】
（実施の形態１）
図１は本発明の第１の実施の形態例における高圧電源回路の構成図を示し、高圧発生、および安定化の基本の動作は図５の従来例と同じであるが、共振コンデンサ５のグランド側（低圧側）の回路が従来技術と異なり、クランプ回路を介せずに直接グランドに接続されている。また、高圧出力トランジスタ１に直列に挿入のダイオード３には抵抗１５が接続され、また、供給電源１０の電圧Eb'としては相対的に低い（たとえば７０〜８０V程度）定電圧が用いられている。ここで、この低い定電圧は、一般的にＣＲＴディスプレイセット等のビデオ出力回路の電源として用いられている電源と共用することが出来、高圧用の専用電源を作成する必要が無くなる。
【００２３】
次に動作を説明する。高圧出力トランジスタ１のゲートＧに高圧制御ＰＷＭ回路１２からドライブ信号が加わると、トランジスタ１はオンオフ動作を開始し、そのオン時に電源１０からＦＢＴ２の一次コイル２１を通って電流が流れ、その一次コイル２１に電磁エネルギーが蓄積される。オン期間の後、高圧出力トランジスタ１がオフになると、オン時に蓄えられた一次コイル２１の電磁エネルギーにより直列共振電流が共振コンデンサ５に流れ込み、静電エネルギーに変換されと共に、フライバックパルスが発生する。静電エネルギーが最大になった時にフライバックパルスは最大になり、今度は共振コンデンサー５より一次コイル２１に電流が流れ込む。コンデンサー５の静電エネルギーの減少と共にＢ点（一次コイル２１とコンデンサ５との接点の間）の電圧は下降し零にまで下がった時ダンパーダイオード４が導通を開始し、グランド側から一次コイル２１を通って電流が電源１０に流れ込む。一方、一次コイル２１の電磁エネルギーがなくなりＢ点の電圧が上昇するとダンパーダイオード４は再びオフ状態となる。
【００２４】
ここで、ダンパーダイオード４が導通する時、高圧出力トランジスタ１に直列にダイオード３が接続されており、高圧出力トランジスタ１の逆方向の電流路をオフとするため高圧出力トランジスタ１の低速の寄生ダイオードがダンパーダイオード４の正常な動作を妨げることはない。なお、ダイオード３に並列に接続された抵抗１５の値は、ダンパーダイオード４の順方向の抵抗分より十分大きな値であるのでダンパーダイオードのオン動作には無視できるものである。
【００２５】
次に、抵抗１５の作用につき図４を用い説明する。図４（ａ）はダイオード３のアノードの電圧波形（B点電圧）を、図４の（ｂ）は抵抗１５の無い場合のカソードの電圧（C点）を示し、また、同４の（ｃ）は抵抗１５ある場合のカソード電圧を示す。ダイオード３にはカソード電圧とアノード電圧の差電圧が逆耐電圧として加わることになり、抵抗１５の無い場合にはＦＢＰ２の波高値に近い高い電圧が加わるが、抵抗１５のある場合には、ない場合に比べて非常に低い電圧になることが分かる。これにより、ダイオード３として逆耐圧の低いダイオードを用いることができるようになる。なお、この抵抗１５を通って流れる不要電流の影響を無視できる値に保つことも考慮すると、抵抗１５の値は例えば２〜数KΩ程度が適当である。
【００２６】
ところで、前記ダンパーダイオード４のオン期間が終わり、ダンパーダイオード４がオフになった時、高圧出力トランジスタ１はオフ状態を保っており、一次コイル２１と共振コンデンサー５はここでも振動を開始し、振動電圧の発生と振動電流の流れが生じるが、本実施の形態例ではでは電源１０の電圧Eb'は従来よりも十分低い電圧を用いるため、その電圧に整合するようにＦＢＴ２の一次コイル２１が巻かれており、供給電圧が低く、かつ、供給される電源電圧が低いので一次コイル２１のインダクタンスは従来よりも十分小さい値となっているために、図２（ｂ）に示すように発生する振動電圧の振幅は小さく、その振動振幅の低圧側はGNDレベルにあたることはなく、従来例のようなクランプ回路９がなくてもダンパーダイオード４の再導通の生じる恐れはない。
【００２７】
またクランプ回路９がないために流れる振動電流も、図２（ｃ）に示すようにその電流振幅は小さく特に問題になるレベルではない。
【００２８】
次に、また高圧制御ＰＷＭ回路１２のオンパルスにより高圧出力トランジスタ１がオンになりオン電流が流れ動作を繰り返す。この一連の動作で発生するＦＢＰ２を整流し高圧を発生させ、高圧検出電圧により高圧ドライブパルスの幅を制御し、高圧を安定化する高圧安定化ＰＷＭ回路１２の動作は従来例図５と同じである。
【００２９】
以上のように本実施の形態の高圧電源回路によれば、共振容量の低圧側（共振コンデンサ５のグランド側）（低圧側）の回路を直接接地することができるのでフライバックパルスに非対称な段差を生じさせることがなく、また、ダンパーダイオードがオフになってから高圧出力トランジスタが導通を開始するまでの期間に生じる振動電圧、振動電流を小さくできるので、安定度のよい高圧電源を提供できる。
【００３０】
（実施の形態２）
次に、本発明の請求項２に記載された発明の実施の形態について、図３を用いて説明する。（実施の形態1）との違いはＦＢＴ2の一次巻線２１に追加してブースト巻線２６、ダイオード１３、ブーストコンデンサ１４を追加したことにある。ここでブーストコンデンサ１４の低圧側は電源のフィルタ６の後に挿入し、ブースト巻線２６に起因して発生するノイズも電源フィルタ６によりに除去することが出来る。このように構成すると、一次巻線２１の巻数をN１、ブースト巻線２６の巻線をN２とすると、実効的電源電圧をEｂ'のN２／N１（通常はN１≫N２）の比だけ持ち上げることが出来、Eｂ'電圧に若干の不足が生じるような場合にはEb'電圧を変えることなく対応できる。
【００３１】
【発明の効果】
以上のように本発明の高圧電源回路によれば、共振容量の低圧側を直接接地することができるのでフライバックパルスに非対称な段差を生じさせることがなく、また、ダンパーダイオードがオフになってから高圧出力トランジスタが導通を開始するまでの期間に生じる振動電圧、振動電流を小さくできるので高圧制御動作に異常をきたしたり、問題になるような損失の生じる虞もなく、安定度のよい高圧電源を提供できる。さらに、出力トランジスタ１に直列に挿入するダイオード３としては低い逆耐圧の安価なダイオードを用いることができ、共振コンデンサのクランプ回路が削除できる、電源としてセット内で共用の電源の使用が可能になる等々によりに非常に安価に高圧電源回路を構成することが出来る。
【００３２】
また、請求項２にあるように電源のブースト回路を併用すると、マルチスキャンディスプレイ等で対応周波数の上限のアップが必要になるなどで、電源電圧値に不足をきたすような場合にもこのブースト回路により電圧の不足を補うことができるので、電源をあらたに設ける必要がなく前記共用電源をそのまま使用できるので、安価に広範囲の水平走査周波数に対応できる安定度のよい高圧電源を作成することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１における高圧電源回路の回路図
【図２】本発明の実施の形態１における動作を説明する動作波形図
【図３】本発明の実施の形態２における高圧電源回路の回路図。
【図４】本実施形態１の補足説明用の波形図
【図５】従来の高圧電源回路の回路図
【図６】従来例の高圧電源回路の動作を説明する動作波形図
【図７】従来例の高圧電源回路の異常時の動作を説明する動作波形図
【図８】フライバックパルスの段差説明用の波形図
【符号の説明】
１   高圧出力トランジスタ
２   フライバックトランス
３   ダイオード
４   ダンパーダイオード
５   共振ダイオード
６   電源のノイズフィルタ回路
１２ 高圧制御PWM回路
１４ ブーストコンデンサ
２１ ＦＢＴの一次巻線
２２ ＦＢＴの高圧巻線
２３ 高圧整流ダイオード
２６ ＦＢＴのブースト巻線
【図１】
0003988297.tif 000002
【図２】
0003988297.tif 000003
【図３】
0003988297.tif 000004
【図４】
0003988297.tif 000005
【図５】
0003988297.tif 000006
【図６】
0003988297.tif 000007
【図７】
0003988297.tif 000008
【図８】
0003988297.tif 000009