(57)【特許請求の範囲】
【請求項１】
中央処理ユニット（ＣＰＵ）と、複数の外部インタフェースピンと、クロック信号であるシステムクロック信号を出力するシステムクロックと、それらの間で通信するための内部データバスとを備えている集積化されたマイクロプロセッサを有するシステムであって、
予め選択された周波数および予め選択されたパルス幅でトリガ信号を供給する出力と、該トリガ信号の該周波数および該パルス幅を選択的に制御するコマンドを受け取るために前記内部データバスに接続されている入力とを有するパルス幅変調器（ＰＷＭ）と、
前記システムクロック信号を受け取るためのクロック入力と、クロックサイクルをカウントするためのトリガ信号に応答するゲート入力とを有するカウンタ／タイマと、
前記コマンドを受け取ることができるように前記内部データバスに接続されている制御入力と、前記パルス幅変調器（ＰＷＭ）の出力に接続されている第１信号入力と、前記カウンタ／タイマの前記ゲート入力に接続されている第１出力とを有し、前記制御入力によって受け取られた前記コマンドに応答して前記第１信号入力を該第１出力に選択的に接続することによって、前記カウンタ／タイマの前記入力ゲートに前記パルス幅変調器（ＰＷＭ）から出力される前記トリガ信号を供給する、マルチプレクサとを備え、
前記マイクロプロセッサの前記複数の外部インタフェースピンの１つに、トリガ信号を供給する外部信号源が接続されるとともに、前記外部インタフェースピンの他の１つに、前記パルス幅変調器（ＰＷＭ）の出力が接続されており、
前記マルチプレクサが、該外部インタフェースピンの１つを介して該外部信号源に接続されている外部インタフェース信号入力をさらに有し、前記制御入力の前記コマンドに応答して、前記外部インタフェース信号入力を前記第１出力に選択的に接続することによって、前記カウンタ／タイマの前記ゲート入力に前記外部信号源からの前記トリガ信号を供給することを特徴とする集積化されたマイクロプロセッサを有するシステム。
【請求項２】
第１ＤＣ電圧でトリガ信号を出力する第２信号源をさらに備え、
前記マルチプレクサは、該第２信号源に接続されている第２信号入力をさらに有し、前記制御入力に供給される前記内部データバス上の前記コマンドに応答して、前記第２信号入力を前記第１出力に選択的に接続し、
前記カウンタ／タイマは、前記第２信号源から出力される前記トリガ信号が前記ゲート入力に供給されることによって、前記クロック信号のカウントをスタートする、請求項１に記載の集積化されたマイクロプロセッサを有するシステム。
【請求項３】
第２ＤＣ電圧でトリガ信号を出力する第３信号源をさらに備え、
前記マルチプレクサは、該第３信号源に接続されている第３信号入力をさらに有し、前記制御入力に供給される前記内部データバス上の前記コマンドに応答して、前記第２信号入力を前記第１出力に選択的に接続し、
前記カウンタ／タイマは、前記第３信号源から出力される前記トリガ信号が前記ゲート入力に供給されることによって、前記クロック信号のカウントをストップする、請求項２に記載の集積化されたマイクロプロセッサを有するシステム。
【請求項４】
中央処理ユニット（ＣＰＵ）と、複数の外部インタフェースピンと、クロック信号であるシステムクロック信号を出力するシステムクロックと、それらの間で通信するための内部データバスとを備えている集積化されたマイクロプロセッサを有するシステムであって、
前記システムクロック信号を受け取るためのクロック入力と、クロックサイクルをカウントするためのトリガ信号に応答するゲート入力と、を有するカウンタ／タイマと、
予め選択されたパルス幅および予め選択された周波数でトリガ信号を供給する出力と、該トリガ信号の該周波数および該パルス幅を選択的に制御するコマンドを受け取るために前記内部データバスに接続されている入力とを有し、前記トリガ信号が前記カウンタ／タイマにおける前記クロックサイクルのカウントを制御する、パルス幅変調器（ＰＷＭ）と、
前記内部データバス上のコマンドに応答して、前記パルス幅変調器（ＰＷＭ）から出力される前記トリガ信号を前記カウンタ／タイマの前記ゲート入力へと選択的に供給する、該マイクロプロセッサ内部の第１専用接続切換手段とを備え、
前記マイクロプロセッサの前記複数の外部インタフェースピンの１つに、トリガ信号を供給する外部信号源が接続されるとともに、外部インタフェースピンの他の１つに、前記パルス幅変調器（ＰＷＭ）の出力が接続されており、
前記内部データバス上の前記コマンドに応答して、前記外部信号源から出力される前記トリガ信号を、該外部インタフェースピンを介して、前記カウンタ／タイマの前記ゲート入力へと選択的に供給する、前記マイクロプロセッサ内部の外部インタフェース専用接続切換手段をさらに備えている、集積化されたマイクロプロセッサを有するシステム。
【請求項５】
前記第１専用接続切換手段および前記外部インタフェース専用接続切換手段が、前記パルス幅変調器（ＰＷＭ）の出力に接続されている第１信号入力と、前記マイクロプロセッサの前記外部インタフェースピンを介して前記外部信号源の出力に接続されている外部インタフェース信号入力と、前記カウンタ／タイマの前記ゲート入力に接続されている第１出力と、前記コマンドを受け取るように前記内部データバスに接続されている制御入力と、を有するマルチプレクサであり、
該マルチプレクサが、前記制御入力に対する前記内部データバス上の前記コマンドに応答して、前記第１出力を前記第１信号入力および前記外部インタフェース信号入力のいずれか１つに選択的に接続して、前記パルス幅変調器（ＰＷＭ）から出力される前記トリガ信号および前記外部信号源から出力される前記トリガ信号のいずれか１つを選択的に前記カウンタ／タイマの前記ゲート入力に供給する、請求項４に記載の集積化されたマイクロプロセッサを有するシステム。
【請求項６】
前記カウンタ／タイマにおける前記クロック信号のカウントをスタートさせるためのトリガ信号を第１ＤＣ電圧で出力する第２信号源と、
前記内部データバス上の前記コマンドに応答して、該第２信号源から出力されるトリガ信号を前記カウンタ／タイマの前記ゲート入力に選択的に供給する、前記マイクロプロセッサ内部の第２専用接続切換手段と、
をさらに備えている、請求項４に記載の集積化されたマイクロプロセッサを有するシステム。
【請求項７】
前記カウンタ／タイマにおける前記クロック信号のカウントをストップさせるためのトリガ信号を第２ＤＣ電圧で出力する第３信号源と、
前記内部データバス上の前記コマンドに応答して、該第３信号源から出力されるトリガ信号を前記カウンタ／タイマの前記ゲート入力に選択的に供給する、前記マイクロプロセッサ内部の第３専用接続切換手段と、
をさらに備えている、請求項６に記載の集積化されたマイクロプロセッサを有するシステム。
【請求項８】
前記第１専用接続切換手段、前記第２専用接続切換手段、前記第３専用接続切換手段および前記外部インタフェース専用接続切換手段が、前記ＰＷＭの出力に接続されている第１信号入力と、前記第２信号源の出力に接続されている第２信号入力と、前記第３信号源の出力に接続されている第３信号入力と、前記マイクロプロセッサの前記外部インタフェースピンを介して前記前記外部信号源の出力に接続されている外部インタフェース信号入力と、前記カウンタ／タイマの前記ゲート入力に接続されている第１出力と、前記コマンドを受け取るように前記内部データバスに接続されている制御入力とを有するマルチプレクサであり、
該マルチプレクサが前記制御入力に対する前記内部データバス上の前記コマンドに応答して、前記第１出力を、前記第１信号入力、前記第２信号入力、前記第３信号入力のいずれか１つに選択的に接続して、前記ＰＷＭから出力される前記トリガ信号、前記第２信号源から出力される前記トリガ信号、前記第３信号源から出力される前記トリガ信号、前記外部信号源から出力される前記トリガ信号のいずれか１つを前記カウンタ／タイマの前記ゲート入力に選択的に供給する、請求項７に記載の集積化されたマイクロプロセッサを有するシステム。
【請求項９】
前記カウンタ／タイマと、前記ＰＷＭと、前記外部インタフェース専用接続切換手段とが、それぞれ、ｎ個（ｎは２以上の整数）設けられており、
前記各ＰＷＭと前記各カウンタ／タイマとをそれぞれ結合することによって形成されるｎ個の前記各ＰＷＭと前記カウンタ／タイマとの排他的ペアのうちの１つのペアを構成する前記カウンタ／タイマが、前記内部データバス上の前記コマンドに応答して、該カウンタ／タイマとペアをなす前記ＰＷＭによって選択的にトリガされる、請求項４に記載の集積化されたマイクロプロセッサを有するシステム。
【請求項１０】
請求項１に記載の集積化されたマイクロプロセッサを有するシステムの制御方法であって、
ａ）前記内部データバス上の前記コマンドに応答してトリガ信号を前記カウンタ／タイマに供給する信号源として、前記ＰＷＭおよび前記外部信号源のいずれか１つを選択するステップと、
ｂ）該ステップａ）にて選択された前記信号源が前記ＰＷＭか前記外部信号源かを判定するステップと、
ｃ）前記ステップｂ）において選択された前記信号源が前記外部信号源である時には、前記マルチプレクサによって該外部信号源の出力を前記カウンタ／タイマのゲート入力に接続し、該外部信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをスタートさせ、その後に該外部信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをストップするステップと、
ｄ）前記ステップｂ）において選択された前記信号源が、前記ＰＷＭである時には、前記マルチプレクサによって該ＰＷＭの出力を前記カウンタ／タイマのゲート入力へと割り当てて、該ＰＷＭが発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントのスタートおよびストップを制御するステップと、
を含む制御方法。
【請求項１１】
請求項３に記載の集積化されたマイクロプロセッサを有するシステムの制御方法であって、
ａ）前記内部データバス上の前記コマンドに応答してトリガ信号を前記カウンタ／タイマに供給する信号源として、前記ＰＷＭ、前記第２信号源、前記第３信号源および前記外部信号源のいずれか１つを選択するステップと、
ｂ）該ステップａ）にて選択された前記信号源が前記マイクロプロセッサの内部に設けられているかどうかを判定するステップと、
ｃ）前記ステップｂ）において選択された前記信号源が前記外部信号源である時には、前記マルチプレクサによって該外部信号源の出力を前記カウンタ／タイマのゲート入力へと割り当てて、該外部信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをスタートさせ、その後に該外部信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをストップするステップと、
ｄ）前記ステップｂ）において選択された前記信号源が、前記外部信号源でない時には、該選択された信号源が前記クロック信号と同期するトリガ信号を出力するかどうかを判定するステップと、
ｅ）該ステップｄ）における判定の結果、前記クロック信号と同期しないトリガ信号を出力する信号源が選択されている時には、前記マルチプレクサによって前記第２信号源の出力を前記カウンタ／タイマのゲート入力へと割り当てて、該第２信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをスタートさせ、その後に、前記マルチプレクサによって前記第３信号源の出力を前記カウンタ／タイマの入力へと割り当てて、該第３信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをストップさせるステップと、
ｆ）前記ステップｄ）における判定の結果、前記クロック信号と同期するトリガ信号を出力する信号源が選択されている時には、前記マルチプレクサによって前記ＰＷＭの出力を前記カウンタ／タイマのゲート入力へと割り当てて、該ＰＷＭが発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントのスタートおよびストップを制御するステップと、
を含む制御方法。
【請求項１２】
請求項８に記載の集積化されたマイクロプロセッサを有するシステムの制御方法であって、
ａ）前記内部データバス上のコマンドに応答してトリガ信号を前記カウンタ／タイマに供給する信号源として、前記ＰＷＭ、前記第２信号源、前記第３信号源および前記外部信号源のいずれか１つを選択するステップと、
ｂ）該ステップａ）にて選択された前記信号源が前記マイクロプロセッサの内部に設けられているかどうかを判定するステップと、
ｃ）該ステップｂ）にて選択された前記信号源が前記外部信号源である時には、前記外部インタフェース専用接続切換手段によって該外部信号源の出力を前記カウンタ／タイマのゲート入力へと割り当てて、該外部信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをスタートさせるとともに、その後に該外部信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをストップするステップと、
ｄ）前記ステップｂ）にて選択された前記信号源が、前記外部信号源でない時には、前記クロック信号と同期するトリガ信号を出力する信号源が選択されたかどうかを判定するステップと、
ｅ）該ステップｄ）における判定の結果、前記クロック信号と同期しないトリガ信号を出力する信号源が選択されている時には、前記第２専用接続切換手段によって前記第２信号源の出力を前記カウンタ／タイマのゲート入力へと割り当てて、該第２信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをスタートさせ、その後に、前記第３専用接続切換手段によって前記第３信号源の出力を前記カウンタ／タイマのゲート入力へと割り当てて、該第３信号源が発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントをストップさせるステップと、
ｆ）該ステップｄ）における判定の結果、前記クロック信号と同期するトリガ信号を出力する信号源が選択されている時には、前記第１専用接続切換手段によって前記ＰＷＭの出力を前記カウンタ／タイマのゲート入力へと割り当てて、該ＰＷＭが発生するトリガ信号によって該カウンタ／タイマにおける前記クロック信号のカウントのスタートおよびストップを制御するステップと、
を含む制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、広くは集積回路に関する。より具体的には、本発明は、カウンタ／タイマを含む集積化されたマイクロプロセッサ、ならびに集積化されたマイクロプロセッサの中のカウンタ／タイマをトリガするための信号を選択するために用いられるシステムおよび方法に関する。
【０００２】
【従来の技術】
カウンタ／タイマは、多くの応用機器において用いられており、特にさまざまなタイミング機能のために有用であり、またアナログでの測定値をディジタルでの表現に直すときにも用いられている。典型的なカウンタ／タイマは、少なくとも２つの入力と、１つの出力とを有する。第１の入力は、クロック信号を受け取り、第２の入力は、トリガ信号を受け取ることによって、カウンタ／タイマがカウントするようにイネーブルする。カウンタ／タイマは、イネーブルされている時間のあいだに起こるクロックサイクルの数をカウントする。カウンタ／タイマがイネーブルされている結果、カウントされるクロックサイクルの数は、ディジタルフォーマットで、すなわち１６ビットの２進数としてカウンタ／タイマ装置によって出力される。
【０００３】
カウンタ／タイマの使い方の一つには、事象の発生またはイベントの頻度を測定する手段としてのものがある。もしカウンタ／タイマがある既知の時間間隔のあいだイネーブルされるなら、つまりトリガされるなら、この既知の期間のあいだに起こったイベントの数が測定されうる。カウンタ／タイマの出力はそれから、１秒あたりのイベントに、つまりイベントの頻度に直接、比例する。カウンタ／タイマの他の使い方には、事象の発生つまりイベントのあいだの時間を測定することがある。もしカウンタ／タイマに既知の周波数をもつクロックが与えられるなら、第１のイベントは、クロックサイクルのカウントをイネーブルするために用いられ、第２のイベントは、クロックサイクルのトリガをディセーブルするために用いられうる。２つのイベントのあいだにカウントされたクロックサイクルの数は、２つのイベントの発生のあいだの時間に直接、比例する。
【０００４】
同様に、カウンタ／タイマは、距離を測定するためにも用いられうる。あるイベントについて、その発生時間はよくわかっているが、そのイベントのソースの位置が不明であるとき、イベント発生の測定における遅延は、目的物からのソースの距離に関係づけられうる。やはりカウンタ／タイマには、既知の周波数をもつクロックが与えられる。事象の発生の既知の時間は、カウントをトリガするために用いられ、事象発生の実際の測定は、カウントをディセーブルするために用いられる。２つのトリガ信号のあいだのクロックサイクルの数は、遅延に直接、比例し、もしソースと、目的物との間の媒体の伝搬遅延特性がわかっているなら、その数は、距離の測定として解釈できる。カウンタ／タイマは、また、ソフトウェアプログラムへの割込みや、クロック速度の変化に起因して変化するソフトウェア制御された機能をおこなうときのディジタル回路の機能に付随する時間遅延を測定するためにも用いられうる。
【０００５】
マイクロプロセッサを含むシステムにおいて、ディジタル的にフォーマットされたカウンタ／タイマの出力データを用いることは、この技術分野においては公知である。マイクロプロセッサは、カウンタ／タイマの出力データをメモリに格納し、このディジタルデータを多くのアプリケーションにおいて用いることができる。マイクロプロセッサは、数学的にデータを操作でき、データを以前の測定値と比較でき、データをユーザに便利なフォーマットで表示できる。マイクロプロセッサおよびカウンタ／タイマは、格納および分析のためにアナログデータがディジタルフォーマットに変換されるフィードバックシステムにおいてしばしば併用される。ディジタル的にフォーマットされたデータは、マイクロプロセッサによって、基準値と比較される。マイクロプロセッサは、基準値の近傍のある範囲の値の中に測定された値を維持するために、制御関数においてなされなければならない変化を計算する。それからマイクロプロセッサは、コマンドを実行し、それに応じて関数を制御する。マイクロプロセッサはそれから、アナログデータを再測定する。そのようなフィードバック制御システムの例としては、自動車の燃料噴射システムを制御するものが挙げられる。フィリップスセミコンダクタの８０Ｃ５１ベースの８ビットマイクロコントローラ、ＡＮ４１８のアプリケーションノートの第４〜２７頁の「８３Ｃ５５２マイクロコントローラのカウンタ／タイマ２」（１９９３年）を参照されたい。
【０００６】
カウンタ／タイマは、マイクロプロセッサを備えた数多くの応用機器において用いられるので、カウンタ／タイマをマクロセルとして集積化されたマイクロプロセッサの中に含ませることは、従来技術においてはよく知られている。同様に、従来技術においては、複数のカウンタ／タイママクロセルをマイクロプロセッサの中に含ませることもよく知られている。マイクロプロセッサは、カウンタ／タイマの出力データをレジスタの中に格納し、その後、マイクロプロセッサの内部データバスを通じてこれらのレジスタにアクセスする。データバスはそれから、このデータを格納のためにメモリに移動するか、またはさらなる処理のためにＣＰＵに移動するかが可能である。同様にマイクロプロセッサは、カウンタ／タイママクロセルに、内部接続を通じて既知の単一のシステムクロックを供給するか、またはカウンタ／タイマのアプリケーションによっては複数のシステムクロックを供給する。従来技術においては、カウンタ／タイマゲート入力は、カウンタ／タイマが組み込まれているマイクロプロセッサの外部インタフェースピンへの動作可能な接続を通じてのみ、アクセス可能である。
【０００７】
ナショナルセミコンダクタ社のＮＳ４８６TMは、内部カウンタ／タイマをもつ集積化されたマイクロプロセッサの一例である。このマイクロプロセッサは、クロック信号をマイクロプロセッサ内部の接続を通じてカウンタ／タイマへ供給する。カウンタ／タイマゲート入力は、「Ｔ０およびＴ１」と名付けられた外部インタフェースピンを通じてトリガ信号を受け取る。フィリップスセミコンダクタのＰＲ３０１００ ＩＣは、デバイスの外部インタフェースピンを通じてトリガされる内部カウンタ／タイマをもつ集積化されたマイクロプロセッサの別の例である。
【０００８】
パルス幅変調（ＰＷＭ）は、クロックサイクルのカウントをイネーブルし、かつディセーブルするためにしばしばトリガソースとして用いられる。トリガ信号の周波数およびパルス幅が容易に調整できるので、パルス幅変調器は特に便利なトリガソースである。パルス幅変調器をマクロセルとして集積化されたマイクロプロセッサの内部に含ませることは、従来技術においてはよく知られている。マイクロプロセッサの内部のＰＷＭは、マイクロプロセッサの外部インタフェースピンを通じてアクセスされる。
【０００９】
さまざまなソースからトリガ信号をカウンタ／タイマゲート入力に与えることは、よく知られている。ＰＷＭを含むマイクロプロセッサ外部の信号源は、カウンタ／タイマ外部インタフェースピンを通じて、マイクロプロセッサの内部に位置するカウンタ／タイマにトリガ信号を与える。集積化されたマイクロプロセッサの内部に位置するカウンタ／タイマをトリガするためには、ユーザにとっては、マイクロプロセッサの内部に位置したＰＷＭを用いるのが便利なことが多い。内部に位置するＰＷＭ出力は、ＰＷＭ出力に接続された外部インタフェースピンと、カウンタ／タイマゲート入力に接続された外部インタフェースピンとの間に電気的な導体を配置することによって、トリガ信号を内部に位置したカウンタ／タイマゲート入力に供給する。このように、集積化されたマイクロプロセッサの２つのピンを互いに接続することと、ＰＷＭトリガ信号を制御し、かつカウンタ／タイマ出力データを受け取るために、マイクロプロセッサに適当な命令セットを与えることとによって、マイクロプロセッサ、カウンタ／タイマおよびＰＷＭを必要とする制御システムを容易に構築することができる。
【００１０】
モトローラ社のＭＣ６８３２８（ＤｒａｇｏｎｂａｌｌTM）は、内部カウンタ／タイマおよび内部ＰＷＭをともに備えたマイクロプロセッサである。カウンタ／タイマへのクロック入力は、ＰＷＭへのコマンドがそうであるように、集積化されたマイクロプロセッサの内部へと運ばれる。カウンタ／タイマのゲート入力ＴＩＮは、外部インタフェースピンを通じてアクセスされる。同様に、ＰＷＭ出力信号ＰＷＭＯＵＴも、外部インタフェースピンを通じてアクセスされる。カウンタ／タイマをＰＷＭからトリガするためには、外部インタフェースピンは、ワイヤまたはプリント回路基板上のパターンのような電気的な導体によって結合されなければならない。ＮＥＣ Ｅｌｅｃｔｒｏｎｉｃｓ Ｉｎｃ．のμＰＤ７８３１ｘＡは、内部カウンタ／タイマおよびＰＷＭをもつ集積化されたマイクロプロセッサの別の例である。モトローラのデバイスのように、ＮＥＣのＰＷＭ出力およびカウンタ／タイマゲート入力も、外部インタフェースピンを通じてアクセスされる。
【００１１】
【発明が解決しようとする課題】
多くの応用機器において、マイクロプロセッサのカウンタ／タイママクロセルとＰＷＭマクロセルとを結合するほうが簡便ではあるが、外部接続の必要条件は、制限を課す。ＰＷＭとカウンタ／タイマとをハードワイヤ接続で結合すると、２つのマクロセルが互いに専用となるので、それらを他のアプリケーションで用いるのが難しくなる。すなわち、このようなマイクロプロセッサの接続構成は、内部カウンタ／タイマが複数の信号源からトリガされることが好ましいアプリケーションでは、不便になる。もし内部カウンタ／タイマが第１の内部ＰＷＭに「ハード的に結線（hard-wired）」されている、つまり永久的に接続されているなら、その内部カウンタ／タイマは、外部トリガソースやマイクロプロセッサ内部の異なる信号源からはトリガされえない。同様にマイクロプロセッサ外部のデバイスをトリガするためには、ハード的に結線されたＰＷＭマクロセルを使うことが望ましい。
【００１２】
内部カウンタ／タイマと内部ＰＷＭとをハード的に結線して接続するためには、外部接続がはずされて、カウンタ／タイマの多くの代替応用部分のための他のソースに再接続されなければならない。よって、接続を変更するためには時間と労力とがかかる。逆にもし接続が変更されないのであれば、回路においてマイクロプロセッサは、限られた数のアプリケーションに専ら用いられることととなってしまい、それ以外のタスクを実行するためには、並列マイクロプロセッサか、他の集積化された論理関数デバイスを追加する必要がでてくる。上述の制限は、特にユーザがカウンタ／タイマのトリガソースを動的に変更させるか、または「実行中（on the fly）」に変更させるかして、並列のアプリケーションのために同一のカウンタ／タイマを瞬時に複数のトリガソースの間で切り替えようとするときに弊害となってくる。従来技術のデバイスでは、カウンタ／タイマは、マイクロプロセッサの外部のスイッチングネットワークによってのみ、信号源を瞬時に変更することができる。しかし、この外部ネットワークは追加部品を必要とするし、また、異なるソースが要求されるときには、マイクロプロセッサはネットワークに対して切り替えるコマンドを発しなければならないので、システムを遅くしてしまう。
【００１３】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、マイクロプロセッサがカウンタ／タイママクロセルのトリガソースを制御できるシステムおよび制御方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明によるシステムは、中央処理ユニット（ＣＰＵ）を備えている集積化されたマイクロプロセッサであって、複数のマクロセルと、複数の外部インタフェースピンと、クロック信号をであるシステムクロックと、それらの間で通信するための内部データバスをさらに備えている集積化されたマイクロプロセッサにおける該複数のマクロセルを有するシステムであって、出力を有する第１信号源であって、該第１信号源出力がトリガ信号を供給する、第１信号源と、該システムクロック信号を受け取るためのクロック入力と、クロックサイクルをカウントするためのトリガ信号に応答するゲート入力とを有するカウンタ／タイマと、接続コマンドを受け取ることができるように該内部データバスに接続されている制御入力を有する信号マルチプレクサであって、該第１信号源出力に接続されている第１信号入力および該カウンタ／タイマゲート入力に接続されている出力を有しており、かつ、該マルチプレクサ制御入力において受け取られた該接続コマンドに応答して、該マルチプレクサ第１信号入力を該マルチプレクサ出力に選択的に接続するマルチプレクサであって、それによって、該カウンタ／タイマが内部信号源からトリガ信号を受け取るようにする、マルチプレクサと、を備えており、そのことにより上記目的が達成される。
【００１５】
ある実施形態では、前記マイクロプロセッサの前記複数の外部インタフェースピンの１つに接続されている出力を有する外部信号源がトリガ信号を供給するシステムであって、前記マルチプレクサが、該外部インタフェースピンを介して該外部信号源に接続されている外部インタフェース信号入力を有しており、かつ、該マルチプレクサが、前記マルチプレクサ制御入力に対する前記内部データバス上の前記接続コマンドに応答して、前記カウンタ／タイマゲート入力を前記外部ソース出力に選択的に接続することによって、前記カウンタ／タイマが、前記内部信号源および該外部信号源の両方からトリガ可能とする。
【００１６】
ある実施形態では、前記第１信号源が、予め選択された周波数および予め選択されたパルス幅でトリガ信号を供給する出力と、該出力信号の該周波数および該パルス幅を選択的に制御するコマンドを受け取るために前記内部データバスに接続されている入力と、を有しているＰＷＭである。
【００１７】
ある実施形態では、出力を有する第２信号源であって、該第２信号源出力が、第１ＤＣ電圧でトリガ信号を供給することによって、前記クロック信号のカウントを前記カウンタ／タイマにスタートさせる、第２信号源と、前記マルチプレクサ制御入力に対する前記内部データバス上の前記コマンドに応答して、前記カウンタ／タイマゲート入力に該第２信号源トリガ信号を選択的に供給できるように、該第２信号源出力に接続されている第２信号入力を有する前記マルチプレクサと、をさらに備えている。
【００１８】
ある実施形態では、出力を有する第３信号源であって、該第３信号源出力が、第２ＤＣ電圧でトリガ信号を供給することによって、前記クロック信号のカウントを前記カウンタ／タイマにストップさせる、第３信号源と、前記マルチプレクサ制御入力に対する前記内部データバス上の前記コマンドに応答して、前記カウンタ／タイマゲート入力に該第３信号源トリガ信号を選択的に供給できるように、該第３信号源出力に接続されている第３信号入力を有する前記マルチプレクサと、をさらに備えている。
【００１９】
ある実施形態では、前記マイクロプロセッサの前記複数の外部インタフェースピンの１つに接続されている出力を有する外部信号源がトリガ信号を供給するシステムであって、前記マルチプレクサが、該外部インタフェースピンを介して該外部信号源に接続されている外部インタフェース信号入力を有しており、かつ、該マルチプレクサが、前記内部データバス上の前記接続コマンドに応答して、前記カウンタ／タイマゲート入力を前記外部ソース出力に選択的に接続する。
【００２０】
本発明によるシステムは、中央処理ユニット（ＣＰＵ）を備えている集積化されたマイクロプロセッサであって、複数のマクロセルと、複数の外部インタフェースピンと、クロック信号であるシステムクロックと、それらの間で通信するための内部データバスをさらに備えている集積化されたマイクロプロセッサにおける該複数のマクロセルを有するシステムであって、出力を有する第１信号源であって、該第１信号源出力がトリガ信号を供給する、第１信号源と、該システムクロック信号を受け取るためのクロック入力と、クロックサイクルをカウントするためのトリガ信号に応答するゲート入力とを有するカウンタ／タイマと、該第１信号源の該出力を該カウンタ／タイマゲート入力に同期的に接続することによって、該内部データバス上のコマンドに応答して該トリガ信号を供給する、該マイクロプロセッサ内部の第１の選択的接続であって、それによって、該第１の接続を通るトリガ信号の伝搬遅延が一定の所定値となるようにする、第１の選択的接続と、を備えており、そのことにより上記目的が達成される。
【００２１】
ある実施形態では、出力を有する第２信号源であって、該第２信号源出力が、第１ＤＣ電圧でトリガ信号を供給することによって、前記クロック信号のカウントを前記カウンタ／タイマにスタートさせる、第２信号源と、出力を有する第３信号源であって、該第３信号源出力が、第２ＤＣ電圧でトリガ信号を供給することによって、該クロック信号のカウントを該カウンタ／タイマにストップさせる、第３信号源と、該第２信号源の該出力を前記カウンタ／タイマゲート入力に非同期的に接続することによって、前記内部データバス上の前記コマンドに応答して該トリガ信号を供給する、前記マイクロプロセッサ内部の第２の選択的接続と、該第３信号源の該出力を該カウンタ／タイマゲート入力に非同期的に接続することによって、該内部データバス上の該コマンドに応答してトリガ信号を供給する、該マイクロプロセッサ内部の第３の選択的接続であって、それによって、該第２および該第３の接続を通るトリガ信号の伝搬遅延が一定の所定値にはならないようにする、第３の選択的接続とをさらに備えている。
【００２２】
本発明によるシステムは、中央処理ユニット（ＣＰＵ）を備えている複数のマクロセルを含む集積化されたマイクロプロセッサであって、該複数のマクロセルと、複数の外部インタフェースピンと、クロック信号であるシステムクロックと、それらの間で通信するための内部データバスをさらに備えている集積化されたマイクロプロセッサにおける該複数のマクロセルを有するシステムであって、該システムクロック信号を受け取るためのクロック入力と、トリガ信号に応答してクロックサイクルをカウントするゲート入力と、信号源の選択を制御することによってカウンタ／タイマゲート入力をトリガするために該内部バスに接続されているゲート制御入力と、を有するカウンタ／タイママクロセルと、出力を有する第１信号源であって、該第１信号源出力が該カウンタ／タイマにおける該クロックカウントをトリガする出力信号を供給する、第１信号源と、該内部データバス上のコマンドに応答して、トリガ信号を該第１信号源出力から該カウンタ／タイマゲート入力へと選択的に供給する、該マイクロプロセッサ内部の第１専用接続と、を備えている。
【００２３】
ある実施形態では、前記第１信号源が、予め選択されたパルス幅および予め選択された周波数で出力信号を供給する出力と、ＰＷＭ出力信号の該周波数および該パルス幅を選択的に制御するコマンドを受け取るために前記内部データバスに接続されている入力と、を有しているＰＷＭである。
【００２４】
ある実施形態では、前記マイクロプロセッサの前記複数の外部インタフェースピンの１つに接続されている出力を有する外部信号源が、トリガ信号を供給するシステムであって、前記内部データバス上の前記コマンドに応答して、該外部インタフェースピンを介して、該トリガ信号を該外部信号源出力から前記カウンタ／タイマゲート入力へと選択的に供給する、該マイクロプロセッサ内部の外部インタフェース専用接続を備えている。
【００２５】
ある実施形態では、前記第１専用接続および前記外部インタフェース専用接続が、前記第１信号源出力に接続されている第１信号入力と、前記マイクロプロセッサの前記外部インタフェースピンを介して前記外部信号源出力に接続されている外部インタフェース信号入力と、前記カウンタ／タイマゲート入力に接続されている出力と、前記接続コマンドを受け取るように前記内部データバスに接続されている制御入力と、を有する信号マルチプレクサであって、該マルチプレクサが、該マルチプレクサ制御入力に対する該内部データバス上のコマンドに応答して、トリガ信号を該カウンタ／タイマゲート入力に供給するように、該マルチプレクサ出力を該マルチプレクサ信号入力の１つに選択的に接続する。
【００２６】
ある実施形態では、第１ＤＣ電圧でトリガ信号を供給することによって、前記クロック信号のカウントを前記カウンタ／タイマにスタートさせる出力を有する第２信号源と、前記内部データバス上の前記コマンドに応答して、前記カウンタ／タイマゲート入力に該第２信号源出力から該トリガ信号を選択的に供給する、前記マイクロプロセッサ内部の第２専用接続と、をさらに備えている。
【００２７】
ある実施形態では、第２ＤＣ電圧でトリガ信号を供給することによって、前記クロック信号のカウントを前記カウンタ／タイマにストップさせる出力を有する第３信号源と、前記内部データバス上の前記コマンドに応答して、前記カウンタ／タイマゲート入力に該第３信号源出力から該トリガ信号を選択的に供給する、前記マイクロプロセッサ内部の第３の専用接続と、をさらに備えている。
【００２８】
ある実施形態では、前記マイクロプロセッサの前記複数の外部インタフェースピンの１つに接続されている出力を有する外部信号源がトリガ信号を供給するシステムであって、前記内部データバス上の前記コマンドに応答して、該外部インタフェースピンを介して、トリガ信号を該外部信号源出力から前記カウンタ／タイマゲート入力へと選択的に供給する、該マイクロプロセッサ内部の外部インタフェース専用接続を備えている。
【００２９】
ある実施形態では、前記第１、前記第２、前記第３、および前記外部インタフェースに接続されているマルチプレクサであって、該マルチプレクサの、前記ＰＷＭ出力に接続されている第１信号入力と、前記第２信号源出力に接続されている第２信号入力と、前記第３信号源出力に接続されている第３信号入力と、前記マイクロプロセッサの前記外部インタフェースピンを介して前記信号源出力に接続されている外部インタフェース信号入力と、前記カウンタ／タイマゲート入力に接続されている出力と、前記接続コマンドを受け取るように前記内部データバスに接続されている制御入力と、を有しており、かつ、該マルチプレクサが、該マルチプレクサ制御入力に対する該内部データバス上の該コマンドに応答して、トリガ信号を該カウンタ／タイマゲート入力に供給するように、該マルチプレクサ出力を該複数のマルチプレクサ信号入力の１つに選択的に接続する。
【００３０】
ある実施形態では、前記カウンタ／タイマがｎ個の、すなわち複数のカウンタ／タイマであり、前記ＰＷＭがｎ個の、すなわち複数のＰＷＭであり、かつ前記第１接続がｎ個の、すなわち複数の接続であって、該ｎ個の、すなわち複数の接続のそれぞれが、該複数のＰＷＭの１つを該複数のカウンタ／タイマの１つに結合することによって形成されるｎ個の排他的ペアのうちの１つの間に選択的接続をもたらすことによって、該ｎ個の、すなわち複数のカウンタ／タイマの１つが、前記内部データバス上の前記コマンドに応答して、該ＰＷＭのペアによって選択的にトリガされる。
【００３１】
本発明による制御方法は、中央処理ユニット（ＣＰＵ）と、カウンタ／タイマと、第１信号源と、を備えている複数のマクロセルを含む集積化されたマイクロプロセッサであって、該複数のマクロセルと、ユーザコマンドを受け付ける外部データバスと、複数の外部インタフェースピンと、システムクロックと、それらの間で通信するための内部データバスおよび複数の専用内部接続を備えている、複数のマクロセルを含む集積化されたマイクロプロセッサにおける制御方法であって、ａ）該内部データバス上のコマンドに応答して該第１信号源を選択するステップと、ｂ）第１信号源出力信号を生成することによって、トリガ信号を該カウンタ／タイマのゲート入力へと供給するステップと、ｃ）該トリガ信号を、該マイクロプロセッサ内部の第１専用接続上で、該カウンタ／タイマゲート入力へと運ぶステップと、ｄ）該ステップｃ）において運ばれた該トリガ信号の到着に応答して、該カウンタ／タイマによってシステムクロックサイクルをカウントするステップと、ｅ）該ＣＰＵからのプログラミングに応答してカウンタ／タイマ出力信号を生成することによって、該第１信号源出力信号を該カウンタ／タイマのトリガソースとして選択するために該内部データバスを用いるステップと、を含んでおり、そのことにより上記目的が達成される。
【００３２】
ある実施形態では、前記第１信号源が、前記内部データバス上のコマンドに応答して発生される、選択可能な周波数と、選択可能なパルス幅とを有しているＰＷＭである。
【００３３】
ある実施形態では、前記マイクロプロセッサの前記複数の外部インタフェースピンの１つに接続されている出力を有する外部信号源がトリガ信号を供給する。
【００３４】
ある実施形態では、前記内部データバス上の前記コマンドに応答して前記トリガ信号を前記カウンタ／タイマゲート入力へと供給する該外部信号源を選択するステップと、該外部ソースの出力信号を、該マイクロプロセッサ内部の外部インタフェース専用接続上で前記外部インタフェースピンから該カウンタ／タイマゲート入力へと伝えるステップと、をさらに含んでいる。
【００３５】
ある実施形態では、前記マイクロプロセッサが複数の信号源を備えている制御方法であって、第１ＤＣ電圧でトリガ信号を供給することによって、前記内部データバス上の前記コマンドに応答して、前記クロック信号のカウントを前記カウンタ／タイマにスタートさせる第２信号源を選択するステップと、該第２のソースの出力信号を、該マイクロプロセッサ内部の第２専用接続上で前記カウンタ／タイマゲート入力へと伝えるステップと、をさらに含んでいる。
【００３６】
ある実施形態では、第２ＤＣ電圧でトリガ信号を供給することによって、前記内部データバス上の前記コマンドに応答して、前記クロック信号のカウントを前記カウンタ／タイマにストップさせる第３信号源を選択するステップと、該第３のソースの出力信号を、該マイクロプロセッサ内部の第３の専用接続上で前記カウンタ／タイマゲート入力へと伝えるステップと、をさらに含んでいる。
【００３７】
ある実施形態では、前記マイクロプロセッサの前記複数の外部インタフェースピンの１つに接続されている出力を有する外部信号源がトリガ信号を供給する制御方法であって、前記内部データバス上の前記コマンドに応答して該トリガ信号を前記カウンタ／タイマゲート入力へと供給する該外部信号源出力を選択するステップと、該外部信号源トリガ信号を、該マイクロプロセッサ内部の外部インタフェース専用接続上で、該外部インタフェースピンから該カウンタ／タイマゲート入力へと伝えるステップと、をさらに含んでいる。
【００３８】
ある実施形態では、前記マイクロプロセッサが、複数の信号入力と、１個の出力と、１個の制御入力とを有している信号マルチプレクサを備えており、複数の信号源と前記カウンタ／タイマゲート入力との間の前記専用接続が、該マルチプレクサと、前記ＰＷＭ出力に接続されている第１マルチプレクサ信号入力と、前記第２信号源に接続されている第２マルチプレクサ信号入力と、前記第３信号源に接続されている第３マルチプレクサ信号入力と、該マイクロプロセッサの前記外部インタフェースピンを介して前記外部信号源に接続されている外部インタフェース信号入力と、該カウンタ／タイマゲート入力に接続されている前記マルチプレクサ出力と、前記内部データバスに接続されている前記マルチプレクサ制御入力と、の間でなされる制御方法であって、該複数の信号源の１つを、該マルチプレクサを介して該カウンタ／タイマゲート入力に割り当てることによって、該マルチプレクサ制御入力に対する該内部データバス上の前記コマンドに応答してトリガ信号を供給するステップをさらに含んでいる。
【００３９】
ある実施形態では、前記マイクロプロセッサが、少なくとも２つの信号入力と、１個の出力と、１個の制御入力とを有している信号マルチプレクサを備えており、複数の信号源と前記カウンタ／タイマゲート入力との間の前記専用接続が、該マルチプレクサと、該マイクロプロセッサ内部の前記信号源に接続されている第１マルチプレクサ信号入力と、該マイクロプロセッサの前記外部インタフェースピンを介して前記外部信号源に接続されている外部インタフェース信号入力と、該カウンタ／タイマゲート入力に接続されている前記マルチプレクサ出力と、前記内部データバスに接続されている前記マルチプレクサ制御入力と、の間でなされる制御方法であって、該複数の信号源の１つを、該マルチプレクサを介して該カウンタ／タイマゲート入力に割り当てることによって、該マルチプレクサ制御入力に対する該内部データバス上の前記コマンドに応答してトリガ信号を供給するステップをさらに含んでいる。
【００４０】
ある実施形態では、前記マイクロプロセッサが、少なくとも３つの信号入力と、１個の出力と、１個の制御入力とを有している信号マルチプレクサを備えており、複数の信号源と前記カウンタ／タイマゲート入力との間の前記専用接続が、該マルチプレクサと、前記ＰＷＭ出力に接続されている第１マルチプレクサ信号入力と、前記第２信号源に接続されている第２マルチプレクサ信号入力と、前記第３信号源に接続されている第３マルチプレクサ信号入力と、該カウンタ／タイマゲート入力に接続されている前記マルチプレクサ出力と、前記内部データバスに接続されている前記マルチプレクサ制御入力と、の間でなされる制御方法であって、該複数の信号源の１つを、該マルチプレクサを介して該カウンタ／タイマゲート入力に割り当てることによって、該マルチプレクサ制御入力に対する該内部データバス上の前記コマンドに応答してトリガ信号を供給するステップをさらに含んでいる。
【００４１】
本発明による制御方法は、中央処理ユニット（ＣＰＵ）と、カウンタ／タイマと、予め選択された周波数および予め選択されたパルス幅を有する第１信号源と、第１ＤＣ電圧を有する第２信号源と、第２ＤＣ電圧を有する第３信号源と、を備えている複数のマクロセルを含む集積化されたマイクロプロセッサであって、該複数のマクロセルと、ユーザコマンドを受け付ける外部データバスと、複数の外部インタフェースピンと、システムクロックと、それらの間で通信するための内部データバスおよび複数の専用内部接続をさらに備えている複数のマクロセルを含む集積化されたマイクロプロセッサであって、出力を有する外部信号源が、該マイクロプロセッサの該複数の外部インタフェースピンの１つに接続されることによってトリガ信号を供給する、複数のマクロセルを含む集積化されたマイクロプロセッサにおける制御方法であって、ａ）該内部データバス上のコマンドに応答してトリガ信号を該カウンタ／タイマに供給する信号源を選択するステップと、ｂ）該選択されたトリガソースが該マイクロプロセッサの内部であるかどうかを判定するステップであって、ｉ）該選択されたトリガ信号が外部である時には、１）外部信号源トリガ信号を発生するステップと、２）外部インタフェース専用接続上で該外部信号源を該カウンタ／タイマの入力へと割り当てるステップと、３）該トリガ信号の到着に応答して該クロック信号のカウントを該カウンタ／タイマにスタートさせるステップと、４）該トリガ信号の到着に応答して該クロック信号のカウントを該カウンタ／タイマにストップさせるステップと、をおこない、ｉｉ）該選択されたトリガ信号が内部である時には、次のステップを引き続いておこなうステップと、ｃ）該選択されたトリガ信号が同期的であるかどうかを判定するステップであって、ｉ）該選択されたトリガ信号が非同期的である時には、１）第２専用接続上でトリガ信号を該カウンタ／タイマゲート入力に供給する該第２信号源を割り当てるステップと、２）該トリガ信号の到着に応答して該クロック信号のカウントを該カウンタ／タイマにスタートさせるステップと、３）第３の専用接続上でトリガ信号を該カウンタ／タイマゲート入力に供給する該第３信号源を割り当てるステップと、４）該トリガ信号の到着に応答して該クロック信号のカウントを該カウンタ／タイマにストップさせるステップと、をおこない、ｉｉ）該選択されたトリガ信号が同期的である時には、１）第１信号源トリガ信号を生成するステップと、２）第１専用接続上で該第１信号源トリガ信号を該カウンタ／タイマゲート入力に伝えるステップと、３）該トリガ信号の到着に応答して該クロック信号のカウントを該カウンタ／タイマにスタートさせるステップと、４）該トリガ信号の到着に応答して該クロック信号のカウントを該カウンタ／タイマにストップさせるステップと、をおこなうステップと、を含んでおり、そのことにより上記目的が達成される。
【００４２】
ある実施形態では、前記第１信号源が、前記内部データバス上のコマンドに応答して発生される、選択可能な周波数と、選択可能なパルス幅と、を有しているＰＷＭである。
【００４３】
以下に作用を説明する。マイクロプロセッサ内に組み込まれたカウンタ／タイマに複数のトリガ信号を選択的に伝えるシステムおよび方法が提供される。この方法は、カウンタ／タイマをトリガする信号を、内部ソースあるいは外部ソースのいずれかから選択するステップを含んでいる。もし内部ソースが選択されるのなら、この方法では、カウンタ／タイマをトリガするために同期信号源あるいは非同期信号源のいずれか１つを選択するステップをおこなう。いずれのソースが選択されたかには関わりなく、この方法は、選択されたソースから信号出力を生成するステップと、専用接続上でトリガ信号を運ぶステップと、を含んでいる。また、本発明の方法は、トリガ信号のカウンタ／タイマへの到着に応答して、クロックサイクルをカウントするステップをも含んでいる。複数の信号源から、マイクロプロセッサ内に組み込まれたカウンタ／タイマへとトリガ信号を選択的に伝える装置もまた提供される。この装置は、内部ＰＷＭとカウンタ／タイマとの間に延びている内部オンチップ信号パスを備えている。このパスによって、ＰＷＭは、トリガ信号のソースとして作用することができる。
【００４４】
内部に位置したカウンタ／タイマをトリガするために、集積化されたマイクロプロセッサを用いて信号源を選択することがもしできるなら、それが望ましいだろう。また信号源がＰＷＭであれば効果的だろう。
【００４５】
ＰＷＭ出力トリガ信号と、そのトリガ信号を受け取るカウンタ／タイマゲート入力との間の接続がマイクロプロセッサの内部でなされて、マイクロプロセッサインタフェースピンを接続する外部の配線がもし必要なくなるのであれば、有利である。またカウンタ／タイマとＰＷＭとの間の、この内部接続が選択可能であって、マイクロプロセッサの内部データバス上でのコマンド実行を通じて接続を実現したり、断ったりすることがもしできるのであれば、それもまた効果を奏する。
【００４６】
もし集積化されたマイクロプロセッサ内のカウンタ／タイママクロセルが、マイクロプロセッサの中にある複数の内部信号源に内部で接続され、かつ、さらにマイクロプロセッサが選択的にカウンタ／タイママクロセルを複数の内部信号源のうちの１つに接続することができるのであれば、メリットがある。
【００４７】
もし複数の内部トリガソースのうちの１つが、正確なカウント数を要求しないアプリケーションのための非同期信号源であるなら、効果を有する。すなわち、もしカウンタ／タイママクロセルによるクロックサイクルのカウントが、内部データバス上のコマンドのカウンタ／タイマへの到着時刻だけに依存するのであれば有利である。
【００４８】
マイクロプロセッサの中のカウンタ／タイママクロセルが、外部インタフェースピンを介して、もし選択的に外部トリガソースに接続できるのなら、かつ、さらにカウンタ／タイマが、マイクロプロセッサの内部のＰＷＭをはじめとする複数の信号源に選択的に接続できると同時に、外部ソースにも選択的に接続できるのなら、効果を奏する。集積化されたマイクロプロセッサが、内部および外部のトリガソースの両方に選択的に接続できる複数のカウンタ／タイマをもしもっていれば、メリットがある。
【００４９】
以上のことより、中央処理ユニット（ＣＰＵ）をはじめとするマクロセルをもつ集積化されたマイクロプロセッサの内部にあるカウンタ／タイマに、トリガソースを選択的に供給することのできるシステムがここに実現されている。このマイクロプロセッサは、また、マクロセルと、外部インタフェースピンと、クロックを信号を供給するシステムクロックと、それらの間で通信するための内部データバスも含む。このシステムは、システムクロックを受け取るためのクロック入力と、クロックサイクルをカウントするためのトリガ信号に応答するゲート入力と、このカウンタ／タイマゲート入力をトリガする信号源の選択を制御するための内部バスに接続されたゲート制御入力と、を有するカウンタ／タイママクロセルを備えている。このマクロセルのシステムはまた、そのカウンタ／タイマにおいてクロックカウントをトリガするための出力信号を供給する第１信号出力を有する第１信号源と、内部データバス上のコマンドに応答して、第１信号源出力から選択的にトリガ信号をこのカウンタ／タイマゲート入力に供給する、マイクロプロセッサの内部の第１専用接続と、を備えている。
【００５０】
本発明の好ましい実施形態においては、第１信号源は、ＰＷＭである。また本発明の特徴は、カウンタ／タイマが複数のトリガ信号源に選択的に接続可能なことである。本発明では、マイクロプロセッサの外部インタフェースピンを介して、外部信号源に選択的に接続可能である。また本発明の特徴は、カウンタ／タイマゲート入力が、クロックカウントをスタートするための内部データバス上のコマンドによって、第１ＤＣ電圧、つまり第１ロジックレベルに選択的に接続可能であり、カウンタ／タイマによってクロック信号のカウントをストップするために、第２ＤＣ電圧、つまり第２ロジックレベルに選択的に接続可能であることである。
【００５１】
本発明の他の実施形態においては、信号マルチプレクサが用いられることによって、カウンタ／タイマのゲート入力と複数の信号源との間の選択的な専用接続がおこなわれる。
【００５２】
信号源を選択することによって、中央処理ユニット（ＣＰＵ）、カウンタ／タイマおよび第１信号源を含むマクロセルをもつ集積化されたマイクロプロセッサの中においてトリガ信号を供給する方法がここに与えられている。このマイクロプロセッサはまた、内部データバスおよび複数の専用内部接続を有しており、これによりマクロセル、ユーザコマンドを受け付ける外部データバス、外部インタフェースピンおよびシステムクロックなどそれぞれの間で通信することが可能となる。制御をおこなうこの方法は、内部データバス上のコマンドに応答して第１信号源を選択するステップを含む。この方法は、第１信号源の出力を生成して、トリガ信号をカウンタ／タイマゲート入力に供給するステップを含む。この方法は、また、トリガ信号を、マイクロプロセッサ内部の第１専用接続上でカウンタ／タイマゲート入力に運ぶステップを含む。この方法は、システムクロックサイクルを、トリガ信号の到着に応答してカウンタ／タイマによってカウントするステップと、ＣＰＵからのプログラミングに応答してカウンタ／タイマ出力信号をつくるステップとを含んでおり、それにより内部データバスは、第１信号源出力信号をカウンタ／タイマトリガ信号源として選択するために用いられる。
【００５３】
本発明の好ましい実施形態においては、第１信号源は、パルス幅変調器である。また本発明の特徴の一つは、カウンタ／タイマゲート入力へのトリガ信号を複数の信号源から選択することにある。信号源は、外部インタフェースピンを介して接続された外部ソースと、カウンタ／タイマにおいてクロックサイクルのカウントをスタートさせる第１ＤＣ電圧と、クロックサイクルのカウントをストップさせる第２ＤＣ電圧と、を含む。本発明のある改変例では、カウンタ／タイマゲート入力を信号マルチプレクサで信号源に選択的に接続するステップを含む。
【００５４】
本発明は、マイクロプロセッサがカウンタ／タイママクロセルのトリガソースを制御できるために特に便利である。トリガソースの選択は、しばしば特定のアプリケーションに依存しており、内部データバス上のインストラクションを通じて「実行中に（on the fly）」おこなうことができる。よってマイクロプロセッサがタスクを変更するときに、特定のカウンタ／タイママクロセルまたはＰＷＭマクロセルは、マイクロプロセッサの内部および外部にある他のインタフェースと動作するために再接続され、かつ再構成されうる。同様に、それぞれのカウンタ／タイマのアプリケーションについて、本発明のマイクロプロセッサが配置されたＰＣボードは変更の必要がなくなり、またピン間の配線は、再構成される必要がなくなる。本発明のもつ柔軟性により、より多様な制御タスクをおこなうことができ、かつ様々な制御機能を実現するためのコストを広く削減することができる。
【００５５】
【発明の実施の形態】
図１は、パルス幅変調器を含む複数の信号源に選択的に接続可能な集積化されたマイクロプロセッサにおけるカウンタ／タイマのシステムのブロック図である。集積化されたマイクロプロセッサ１０は、外部インタフェースを表す点線で囲まれて示されている。マイクロプロセッサ１０は、図１に示す要素に加えて他の要素も含むので、この点線の境界はページから外へとはみ出している。この分野の技術においてはよく知られているように、マイクロプロセッサは、多くのマクロセルを単一のチップ上に備えている。これらのマクロセルには、中央処理ユニット（ＣＰＵ）や、さらに算術、論理、制御およびメモリなどのための回路も含まれている。内部データバス１２および複数の専用内部接続は、マイクロプロセッサ１０の内部の複数のマクロセルに接続されている。これによりマクロセル間で通信をおこなえる。ＣＰＵ１４は、外部インタフェースバス１６を通じてユーザにアクセス可能である。マイクロプロセッサ１０はまた、複数の外部インタフェースピン１８〜２８を有する。マイクロプロセッサ１０は、システムクロック信号をマイクロプロセッサ１０の内部の複数のマクロセルに供給するために、クロック出力３２をもつシステムクロック３０を含む。
【００５６】
内部データバス１２は、パルス幅変調器マクロセル（ＰＷＭ0３４）に接続されている。このＰＷＭ0３４は、第１信号源３４でもある。アドレスバス（不図示）によっていったん適切にアドレシングされると、ＰＷＭ0の入力３６は、内部データバス１２からコマンドを受け付ける。第１信号、つまりＰＷＭ0の出力３８は、所定の周波数と所定のパルス幅とをもつトリガ信号を供給する。ＰＷＭ0の入力３６は、この第１信号出力信号の周波数とパルス幅とを選択的に制御するコマンドを受け取る動作が可能なように接続されている。ＰＷＭ0の出力３８は、外部インタフェースピン１８に接続されている。
【００５７】
ＭＵＸ0制御入力４２をもつＭＵＸ0マクロセル４０は、接続コマンドを受け取るために内部データバス１２に接続されている。いったんＭＵＸ0４０が適切にアドレシングされると、内部データバス１２上の接続コマンドは、ＭＵＸ0制御入力４２によって受け取られ、ＭＵＸ0の入力信号を選択する。トリガ信号を供給するために、第１信号入力４４は、内部の排他的な信号パス３９を通じてＰＷＭ0、つまり第１信号の出力３８に接続されている。マイクロプロセッサ１０の外部にあり、外部インタフェースピン２０に接続された出力をもつ外部信号源（不図示）もまた、トリガ信号を供給する。外部インタフェース信号入力４６は、外部インタフェースピン２０を介して外部信号源出力に接続されている。第２ソース４８は、出力をもっており、第２信号源４８の出力は、第１ＤＣ電圧でトリガ信号を供給し、クロック信号のカウントをスタートさせる。第１ＤＣ電圧は、例えばロジックハイの信号であってもよい。第２ソース４８の出力は、第２信号入力５０に接続されている。第３ソース５２は、出力をもっており、第３信号源５２は、クロック信号のカウントをストップさせるために第２ＤＣ電圧でトリガ信号を供給しており、ＭＵＸ0の第３信号入力５４に接続されている。第２ＤＣ電圧は、例えばロジックローの信号であってもよい。ＭＵＸ0４０は、信号入力（４４、４６、５０および５４）のうちの１つをＭＵＸ0の出力５６に選択的に接続することによって、ＭＵＸ0制御入力４２において内部データバス１２から受け取られた接続コマンドに応答してトリガ信号を供給する。
【００５８】
カウンタ／タイマ0のマクロセル（Ｃ／Ｔ0）５８は、クロックサイクルをカウントするためのトリガ信号に応答するカウンタ／タイマ0のゲート入力６０を有する。ＭＵＸ0の出力５６は、内部の排他的な信号パス５７を通じてカウンタ／タイマゲート入力６０に接続されている。カウンタ／タイマ0のクロック入力６２は、システムクロック３０に接続され、システムクロック信号を受け取る。カウンタ／タイマ0５８は、カウンタ／タイマ0のゲート入力６０のトリガ信号によってカウンタ／タイマ0５８がイネーブルされている時間のあいだ、カウンタ／タイマ0クロック入力６２において受け取られたクロックサイクルの数をカウントする。クロックカウントは、カウンタ／タイマ0の出力６４においてディジタルフォーマットで出力される。ディジタルフォーマットは、典型的には、クロックカウントを２進または２進符号化された１０進数（ＢＣＤ）として表現する８または１６ビットの情報である。
【００５９】
このようにＭＵＸ0４０によって、以下の接続が可能となる。ＭＵＸ0４０は、ＭＵＸ0制御入力４２で受け取られた接続コマンドに応答して、ＭＵＸ0の第１信号入力４４をＭＵＸ0の出力５６に選択的に接続する。ＭＵＸ0４０は、ＭＵＸ0制御入力４２への内部データバス１２上のコマンドに応答して、カウンタ／タイマゲート入力６０を外部信号源に選択的に接続する。ＭＵＸ0４０は、ＭＵＸ0の第２信号入力５０を有する。この第２信号入力５０は、第２信号源４８の出力に接続されることによって、ＭＵＸ0制御入力４２への内部データバス１２上のコマンドに応答して、カウンタ／タイマゲート入力６０に選択的に第２信号源４８のトリガ信号を与える。ＭＵＸ0４０は、ＭＵＸ0の第３信号入力５４を有する。この第３信号入力５４は、第３信号源５２の出力に接続されることによって、ＭＵＸ0制御入力４２への内部データバス１２上のコマンドに応答して、カウンタ／タイマゲート入力６０に選択的に第３信号源５２のトリガ信号を与える。
【００６０】
あるいはＭＵＸ0４０は、カウンタ／タイマ0５８と、さまざまなＭＵＸ0の信号入力（４４、４６、５０および５４）とのための特定のモードのゲート制御入力だと考えてもよく、マイクロプロセッサの内部の特定のモードの専用接続によって、内部データバス１２上のコマンドに応答して、信号源のうちの１つからのトリガ信号を選択的にカウンタ／タイマ0のゲート入力６０に供給する。このように、ゲート入力は、内部データバス１２に接続されることによって、カウンタ／タイマ0のゲート入力６０をトリガする信号源の選択を制御することができる。ＭＵＸ0の第１信号入力４４を選択すれば、第１専用接続を選択することになる。ＭＵＸ0の外部インタフェース信号入力４６を選択すれば、外部インタフェース専用接続を選択することになる。ＭＵＸ0の第２信号入力５０を選択すれば、第２専用接続を選択することになる。ＭＵＸ0の第３信号入力５４を選択すれば、第３専用接続を選択することになる。
【００６１】
ＭＵＸ0の第１信号入力４４が用いられるとき、マイクロプロセッサ内部の第１専用接続は、内部データバス１２上のコマンドに応答して、第１信号源出力３８からカウンタ／タイマ0ゲート入力６０へとトリガ信号を選択的に供給する。外部インタフェース信号入力４６が用いられるとき、マイクロプロセッサ内部の外部インタフェース専用接続は、内部データバス１２上のコマンドに応答して、外部インタフェースピン２０を介して、外部信号源からカウンタ／タイマ0ゲート入力６０へとトリガ信号を選択的に供給する。ＭＵＸ0の第２信号入力５０が用いられるとき、マイクロプロセッサ内部の第２専用接続は、内部データバス１２上のコマンドに応答して、第２信号源４８からカウンタ／タイマ0ゲート入力６０へとトリガ信号を選択的に供給する。ＭＵＸ0の第３信号入力５４が用いられるとき、マイクロプロセッサ内部の第３専用接続は、内部データバス１２上のコマンドに応答して、第３信号源５２からカウンタ／タイマ0ゲート入力６０へとトリガ信号を選択的に供給する。
【００６２】
さらに、ＭＵＸ0の第１信号入力４４は、マイクロプロセッサ内部の第１の選択的接続をおこなう。すなわち、内部データバス１２上のコマンドに応答してトリガ信号を供給するために、第１信号源３４の出力３８をカウンタ／タイマ0ゲート入力６０へと同期的に接続する。この接続が同期的になるのは、所定の、つまり一定の伝搬遅延を有するマイクロプロセッサ内部の専用の電気的接続であるからである。ＭＵＸ0の第２信号入力５０が用いられるとき、マイクロプロセッサ内部の第２の選択的接続は、内部データバス１２上のコマンドに応答してトリガ信号を供給するために、第２信号源４８の出力をカウンタ／タイマ0ゲート入力６０へと非同期的に接続する。ＭＵＸ0の第３信号入力５４が用いられるとき、マイクロプロセッサ内部の第３の選択的接続は、内部データバス１２上のコマンドに応答してトリガ信号を供給するために、第３信号源５２の出力をカウンタ／タイマ0ゲート入力６０へと非同期的に接続する。第２および第３の接続が非同期的になるのは、所定の、つまり一定の伝搬遅延を経た後、ようやくトリガ信号が信号源４８および５２からカウンタ／タイマ0５８へと到着するからである。その代わり、この遅延は、内部データバス１２上でコマンドを実行するＣＰＵ１４に依存することになる。信号源４８および５２を選択するためのコマンドの到着は、ＣＰＵ１４のクロック速度や、コマンド実行時に発生する、ＣＰＵ１４によるより優先度の高い割込みの回数次第で変わってくる。
【００６３】
ＰＷＭ0３４、ＭＵＸ0４０およびカウンタ／タイマ0５８を含む上述した各要素を有するシステムを、以下の説明では、サブユニット0６６と呼ぶ。図１は、サブユニット1６８およびサブユニット2７０も併せて図示している。サブユニット1６８およびサブユニット2７０は、サブユニット0６６と同じ要素を含んでおり、等価である作用をおこなう。サブユニット1６８およびサブユニット2７０もまた、等価な入力および出力接続を有している。あるいは、マイクロプロセッサ１０は、ｎ個、つまり複数のカウンタ／タイマと、ｎ個のＰＷＭと、ｎ個の選択的接続とを有しているｎ個、つまり複数のサブユニットを備えていてもよい。ｎ個の、つまり複数の接続のそれぞれは、複数のＰＷＭのうちの１つを複数のカウンタ／タイマのうちの１つに結合することによって形成される、ｎ個の排他的ペアのうちの対応する１つのペアの間に選択的接続をなす。図１では、ｎ＝３サブユニット（６６、６８および７０）である。ＰＷＭおよびカウンタ／タイマを有する各サブユニットは、専用接続によって接続されている。
【００６４】
また、あるサブユニット（つまり、サブユニット2７０）は、第２のより高速のクロック（不図示）からクロック信号を受け付ける。サブユニット2７０へより高速のクロック入力を与えることによって、時間増分の分解能を高めることが可能となる。その結果、より高い精度で測定をおこなうことが可能となる。
【００６５】
図２は、選択されたトリガ信号を信号源からカウンタ／タイマゲート入力へと運ぶための、本発明によるシステムおよび方法の動作を説明するフロー図である。この方法は、ＣＰＵと、カウンタ／タイマと、第１信号源とを含む複数のマクロセルを備えている集積化されたマイクロプロセッサを用いて動作する。このマイクロプロセッサはまた、内部データバスおよび複数の専用内部接続を有している。これによりマクロセル、ユーザコマンドを受け付ける外部データバス、外部インタフェースピンおよびシステムクロックなど、それぞれの間で通信することが可能となる。制御をおこなうこの方法は、内部データバス上のコマンドに応答して第１信号源を選択するステップ７２を含んでいる。ステップ７４は、第１信号源の出力信号を生成し、トリガ信号をカウンタ／タイマゲート入力に供給する。ステップ７６は、トリガ信号を、マイクロプロセッサ内部の第１専用接続上でカウンタ／タイマゲート入力に運ぶ。また、ステップ７８は、ステップ７６で運ばれたトリガ信号の到着に応答して、カウンタ／タイマによってシステムクロックサイクルをカウントする。また、ステップ７２において、第１信号源は、内部データバス上のコマンドに応答して生成された、選択可能な周波数および選択可能なパルス幅をもつＰＷＭであってもよい。
【００６６】
また、図２については、出力を有する外部信号源は、マイクロプロセッサの外部インタフェースピンに接続されており、トリガ信号を供給するので、外部信号源を選択することによって、内部データバス上のコマンドに応答して、トリガ信号をカウンタ／タイマゲート入力に供給するステップと、マイクロプロセッサ内部の外部インタフェース専用接続上で、外部ソース出力信号を外部インタフェースピンからカウンタ／タイマ入力へと運ぶステップと、をさらに含んでいてもよい。
【００６７】
また、図２については、マイクロプロセッサは複数の信号源を備えているので、第１ＤＣ電圧でトリガ信号を供給する第２信号源を選択することによって、内部データバス上のコマンドに応答して、カウンタ／タイマによるクロック信号のカウントをスタートさせるステップと、マイクロプロセッサ内部の第２専用接続上で第２ソースの出力信号をカウンタ／タイマゲート入力へと運ぶステップと、をさらに備えていてもよい。さらに、第２ＤＣ電圧でトリガ信号を供給する第３信号源を選択することによって、内部データバス上のコマンドに応答して、カウンタ／タイマによるクロック信号のカウントをストップさせるステップと、マイクロプロセッサ内部の第３専用接続上で第３ソースの出力信号をカウンタ／タイマゲート入力へと運ぶステップと、を備えていてもよい。
【００６８】
図３は、複数の信号源から選択的にトリガ信号をカウンタ／タイマゲート入力に伝えるための本発明によるシステムおよび方法の詳細なフロー図である。ステップ８０は、内部データバス上のコマンドに応答して、トリガ信号をカウンタ／タイマゲート入力に供給するための信号源を選択する。ステップ８２は、選択された信号源がマイクロプロセッサの内部であるかどうかを判定する。もし選択されたトリガ信号がマイクロプロセッサの内部ではないのなら、ステップ８４で、カウンタ／タイマゲート入力をトリガするために外部信号源トリガ信号を生成する。ステップ８６では、マイクロプロセッサ内部の外部インタフェース専用接続上で、外部インタフェースピンからカウンタ／タイマゲート入力へと外部ソース出力信号を運ぶ。ステップ８８は、トリガ信号の到着に応答して、クロック信号のカウントをカウンタ／タイマにスタートさせる。ステップ９０は、（カウントストップ）トリガ信号の到着に応答して、クロックサイクルのカウントをストップさせる。
【００６９】
もしステップ８２において、選択されたトリガ信号がマイクロプロセッサの内部であるのなら、この方法はステップ９２へと進む。ステップ９２は、信号源が同期的であるかどうかを判定する。もしトリガ信号を供給するために選択されたトリガ信号が非同期的であるのなら、パスはステップ９４へと続く。ステップ９４は、第２専用接続上で、トリガ信号を第１ＤＣ電圧でカウンタ／タイマゲート入力へと供給するための第２信号源出力信号を伝える。ステップ９６は、トリガ信号の到着に応答して、カウンタ／タイマにクロック信号のカウントをスタートさせる。ステップ９８は、第３専用接続上で、トリガ信号を第２ＤＣ電圧でカウンタ／タイマゲート入力へと供給するために、第３信号源出力信号を割り当てる。ステップ１００は、（第２ＤＣ電圧）トリガ信号の到着に応答して、クロック信号のカウントをストップさせる。
【００７０】
もしステップ９２において、選択されたトリガ信号が同期的であるのなら、この方法はステップ１０２へと進む。ステップ１０２は、ＰＷＭのトリガ信号、すなわち第１信号源トリガ信号を生成する。ステップ１０４は、マイクロプロセッサ内部の第１専用接続上で、第１ソーストリガ信号をカウンタ／タイマゲート入力へと運ぶ。ステップ１０６は、トリガ信号の到着に応答して、カウンタ／タイマにクロック信号のカウントをスタートさせる。ステップ１０８は、（ストップカウント）トリガ信号の到着に応答して、クロック信号のカウントをストップさせる。
【００７１】
あるいは、図２および図３に示すマクロセル制御方法のマイクロプロセッサは、複数の信号入力と、１個の出力と、１個の制御入力とを有し、かつ、信号源とカウンタ／タイマゲート入力との間の接続がマルチプレクサを通してなされる信号マルチプレクサを備えていてもよい。第１マルチプレクサ信号入力は、ＰＷＭの出力、すなわち第１信号出力に接続されている。外部インタフェース信号入力は、外部インタフェースピンを介して、外部信号源に接続されている。第２マルチプレクサ信号入力は、第２信号源に接続されており、第３マルチプレクサ信号入力は、第３信号源に接続されている。したがって、第１専用接続は、マルチプレクサ第１信号入力の選択に対応する。外部インタフェース専用接続は、マルチプレクサ外部インタフェース信号入力の選択に対応する。第２専用接続は、マルチプレクサ第２信号入力の選択に対応し、第３専用接続は、マルチプレクサ第３信号入力の選択に対応する。また、このマクロセル制御方法は、上述したように、マルチプレクサを通して信号源の１つをカウンタ／タイマゲート入力に割り当てることによって、マルチプレクサ制御入力に対する内部データバス上のコマンドに応答してトリガ信号を供給するステップ（図２および図３のステップ７６、８６、９４、９８および１０４）を含んでいてもよい。
【００７２】
図３に示す上述のトリガ信号選択的伝達方法においては、信号源は、カウンタ／タイマによるクロックサイクルのカウントをスタートさせるためにも、ストップさせるためにも用いられる。実際のアプリケーションでは、クロックサイクルのカウントは、典型的には、割込み信号によってストップさせられる。この割込み信号は、カウンタ／タイマによって測定されるべきイベントの発生と一致する。本発明によるシステムおよび方法の実際のアプリケーション例を以下に説明する。
【００７３】
図４は、典型的なカウンタ／タイマアプリケーションにおけるカウンタ／タイマへの入力信号を示すタイミング図である。システムクロック信号１１０は、時間の経過を示す軸１１１に対して示されている。図１を参照すると、システムクロック信号１１０は、システムクロック出力３２からの信号出力であり、カウンタ／タイマ0クロック入力６２への信号入力でもある。図４に戻ると、トリガ信号１１２は、時間軸１１１およびシステムクロック信号１１０に対して示されている。図１を参照すると、トリガ信号１１２は、ＰＷＭ0出力３８からＭＵＸ0第１信号入力４４へと入力される。図４に戻ると、割込み信号１１４が、時間軸１１１に対して示されている。割込み信号１１４は、図１とは相互参照できないものである。図４に戻ると、クロックカウント１１６が、時間軸１１１を参照して示されている。図１を参照すると、クロックカウント１１６は、カウンタ／タイマ0５８内部の信号である。すなわち、クロックカウント１１６は、データがディジタルフォーマットに変換され、カウンタ／タイマ0出力６４上に出力される前にカウントされるクロックサイクルの数のアナログ表現である。
【００７４】
図４に戻ると、時刻ｔ0１１８において、トリガ信号１１２がカウンタ／タイマによって受け取られる。ｔ0１１８において、カウンタ／タイマは、システムクロック信号１１０を受け付けはじめ、クロックカウント１１６が開始される。時刻ｔ1１２０において、割込み信号１１４がカウンタ／タイマによって受け取られ、クロックカウントがストップされる。カウンタ／タイマによって割込み信号１１４が受け取られない場合には、クロックカウントは、時刻ｔ2１２２でトリガ信号が立ち下がるまで継続する。
【００７５】
図５は、外部デバイスとともにインタフェースされてアナログからディジタルへの変換をおこなう本発明の装置を示すブロック図である。図示されているように、マイクロプロセッサ１０は、ＰＷＭ0３４と、カウンタ／タイマ0５８とを備えている。トリガ信号１１２は、ＰＷＭ0出力３８から供給される。トリガ信号１１２は、積分器１２４およびカウンタ／タイマ0ゲート入力６０へと入力される。トリガ信号１１２は、ＭＵＸ0４０を通して、ＰＷＭ0３４からカウンタ／タイマ0５８へと選択的に接続される。積分器１２４は、トリガ信号１１２の電圧成分の和を取ることによって、積分された電圧１２６をつくる。積分された電圧信号１２６は、典型的には、従来からあるのこぎり波である（図６を参照のこと）。図５に戻ると、積分された電圧１２６は、基準電圧Ｖref１２８とともに比較器１３０に入力される。積分された電圧１２６の電圧レベルがＶref１２８の電圧レベルに等しいとき、比較器１３０がトリガされることによって、割込み信号１１４が生成される。Ｖref１２８は、測定され、ディジタルフォーマットに変換されるべきアナログ電圧である。割込み信号１１４は、カウンタ／タイマ0５８に接続されており、クロック信号のカウントをストップさせる。図５の各信号に対応するタイミング図は、以下に説明する図６に示されている。
【００７６】
図６は、図５に示すアナログからディジタルへの変換機能に関連づけられた入力信号を示すタイミング図である。システムクロック信号１１０は、図５のカウンタ／タイマ0５８に入力される。トリガ信号１１２は、図５に示すように、ＰＷＭ0３４によって、カウンタ／タイマ0５８および積分器１２４に供給される。積分された電圧１２６は、積分器１２４の出力である。図６に戻ると、時刻ｔ0１１８において、トリガ信号１１２がカウンタ／タイマ0ゲート入力６０に到着する。ｔ0１１８において、クロックカウント１１６がはじまる。ｔ1１２０において、積分された電圧１２６がＶref１２８と同じ電圧レベルに達する。ｔ1１２０において、比較器１３０は、割込み信号１１４を生成する。割込み信号１１４がカウンタ／タイマ0５８に到着すると、クロックカウント１１６はストップされる。クロックカウント１１６は、２進ディジタルフォーマットに変換され、カウンタ／タイマ0５８から出力されて、マイクロプロセッサ１０によって用いられる。マイクロプロセッサ１０内のルックアップテーブルが、クロックサイクルカウントと電圧とを相互に参照しながら、Ｖref１２８の電圧レベルを計算するのに用いられる。このようにして、アナログ電圧Ｖref１２８は、ディジタルフォーマットに変換され、マイクロプロセッサ１０で用いられる。このディジタル値をメモリに格納して、信号をマイクロプロセッサ１０のユーザに表示するのに用いたり、数学的計算に用いたりすることができる。
【００７７】
本発明によるシステムおよび方法により、マイクロプロセッサを用いて、カウンタ／タイマの使用を前提とする各種制御機能を実行するための改善された技術が提供される。従来技術によるデバイスは、マイクロプロセッサ内に組み込まれたカウンタ／タイマおよびＰＷＭ回路を備えてはいるが、従来のデバイスの場合には、外部インタフェースピンを通して、ＰＷＭおよびカウンタ／タイマを接続することも要求される。その結果、このようなデバイスの柔軟性が低下し、カウンタ／タイマおよびＰＷＭを別の用途に用いることができる範囲が狭くなってしまう。なぜなら、ＰＷＭおよびカウンタ／タイマは互いに専用のものになってしまうからである。したがって、従来の技術によるマイクロプロセッサを用いて、内部カウンタ／タイマの使用を前提とする各種制御機能を実行しようとすると、どうしても制約が課せられてしまう。よって、従来技術によるマイクロプロセッサは、必然的に、自らが配置された回路内で限られた種類の制御機能を実行するほかはなかった。あるいは、異なる複数のマイクロプロセッサアプリケーションに対処するためには、異なる複数のＰＣボードを用いるほかはなかった。
【００７８】
本発明に関わるマイクロプロセッサは、このような従来技術による装置の抱える問題の多くを回避することを可能にする。内部に組み込まれたカウンタ／タイマを、マイクロプロセッサの内部および外部の両方で複数のトリガソースに選択的に接続することによって、本発明には、多種多様のパラレルアプリケーションで適用可能な大きな柔軟性が与えられることになる。カウンタ／タイマは、内部ＰＷＭに選択的に接続されることによって第１の機能を実行し、その後、内部データバスを通してマイクロプロセッサによって実行中に変更されることによって、カウンタ／タイマを別の信号源に接続することを通して第２の機能を実行する。このようにして、ある回路設計で設けられるマイクロプロセッサの個数を減らすことができる。なぜなら、本発明によるマイクロプロセッサは、より多数のパラレル機能あるいは時間多重化機能を実行するからである。また、本発明に関わるマイクロプロセッサは、自らが実装されている回路基板に対して施す変更を少なくしながら、より多彩な制御機能を実行することができる。なぜなら、カウンタ／タイマ間の信号接続は、マイクロプロセッサの内部でなされるからである。
【００７９】
上述した本発明によるシステムおよび方法のその他の実施形態は、あらゆるタイプのマイクロプロセッサアーキテクチャ、あるいは集積化された論理回路設計に適用可能である。本発明の範囲内にあるその他の改変および変形は、当業者には自明であろう。
【００８０】
【発明の効果】
本発明によれば、少なくとも以下の効果が得られる。トリガソースの選択は、しばしば特定のアプリケーションに依存しており、内部データバス上のインストラクションを通じて「実行中に（on the fly）」おこなうことができる。よってマイクロプロセッサがタスクを変更するときに、特定のカウンタ／タイママクロセルまたはＰＷＭマクロセルは、マイクロプロセッサの内部および外部にある他のインタフェースと動作するために再接続され、かつ再構成されうる。同様に、それぞれのカウンタ／タイマのアプリケーションについて、本発明のマイクロプロセッサが配置されたＰＣボードは変更の必要がなくなり、またピン間の配線は、再構成される必要がなくなる。本発明のもつ柔軟性により、より多様な制御タスクをおこなうことができ、かつ様々な制御機能を実現するためのコストを広く削減することができる。
【図面の簡単な説明】
【図１】パルス幅変調器を含む複数の信号源に選択的に接続可能な集積化されたマイクロプロセッサにおけるカウンタ／タイマのシステムのブロック図である。
【図２】選択されたトリガ信号を信号源からカウンタ／タイマに伝えるための本発明によるシステムおよび方法の動作を示すフロー図である。
【図３】複数の信号源から選択的にトリガ信号をカウンタ／タイマゲート入力に伝えるための本発明によるシステムおよび方法の詳細なフロー図である。
【図４】典型的なカウンタ／タイマアプリケーションにおけるカウンタ／タイマへの入力信号を示すタイミング図である。
【図５】外部デバイスとともにインタフェースされてアナログからディジタルへの変換をおこなう本発明の装置を示すブロック図である。
【図６】図５に示すアナログからディジタルへの変換機能に関連づけられた入力信号を示すタイミング図である。
【符号の説明】
１０  マイクロプロセッサ
１２  内部データバス
１４  ＣＰＵ
１６  外部インタフェースバス
１８  外部インタフェースピン
２０  外部インタフェースピン
２２  ＰＷＭ1出力
２４  外部トリガ信号
２６  ＰＷＭ2出力
２８  外部トリガ信号
３０  システムクロック
３２  クロック出力
３４  マクロセル
３９  信号パス
４０  マクロセル
４８  第２ソース
５２  第３ソース
５７  信号パス
５８  マクロセル
６６  サブユニット
６８  サブユニット
７０  サブユニット
【図１】
0003907760.tif 000002
【図２】
0003907760.tif 000003
【図３】
0003907760.tif 000004
【図４】
0003907760.tif 000005
【図５】
0003907760.tif 000006
【図６】
0003907760.tif 000007