(57)【特許請求の範囲】
【請求項１】
エネルギー分散型スペクトロメータによる検出で得られた入力信号をＡＤ変換するためのＡＤ変換手段と、該入力信号を検出する信号検出手段と、該信号検出手段からの入力検出信号に基づいて前記入力信号のタイミング情報を生成する手段と、前記ＡＤ変換手段でＡＤ変換された入力信号電圧データに、前記タイミング情報生成手段で生成された入力タイミング情報に基づいて１ビット以上の入力タイミング情報を付加する混合手段と、入力タイミング情報の付加された入力信号電圧データを入力し、入力タイミング情報と入力信号電圧データの時間関係に基づいて該入力信号電圧データの信号処理を行うデジタル信号処理部とを備えていることを特徴とするエネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電子プローブマイクロアナライザなどに設けられたエネルギー分散型スペクトロメータ（ＥＤＳ）に用いられるデジタルパルス処理装置に関する。
【０００２】
【従来の技術】
一般に、電子プローブマイクロアナライザ（ＥＰＭＡ）、分析電子顕微鏡、蛍光Ｘ線分析装置などの試料分析装置においては、１次線を照射して試料から放射されるＸ線などの放射線を検出して試料の元素分析を行うために、半導体検出器を用いたＥＤＳが用いられている。ＥＤＳ検出器に入射したＸ線フォトンは電気信号に変換され、この検出信号は更に増幅やＳ／Ｎ向上の目的で、フィルタアンプをもつ波形成形回路（パルスプロセッサ）でフィルタ処理される。
【０００３】
すなわち、プリアンプで増幅された検出信号は、プリアンプの回路形式上、図４の（Ａ）に示すように階段波として出力されて来る。この階段波の入力信号の段差部分の高さが入力光子（Ｘ線）のエネルギーに相当する。一般に、この階段波の入力信号には多くの雑音が含まれているので、階段波の高さを正確に検出するにはＳ／Ｎを向上させなければならず、Ｓ／Ｎを向上させるためには、フィルタ回路を通して不要な帯域の雑音を除去する必要がある。
【０００４】
一般的なフィルタ回路形式として、三角波フィルタ、ガウスフィルタ等があるが、この種のＥＤＳの信号処理装置においては三角波フィルタが多く用いられており、アナログパルスプロセッサにおいてはアナログ的に処理して、図４の（Ｂ）に示すように、入射光子のエネルギーに比例する階段の高さをもつ階段波であるプリアンプ出力のそれぞれの事象について、波高についてその比例関係を維持した単峰の波形に成形する。このアナログパルスプロセッサの出力はＡＤ変換され、デジタルデータとして横軸をエネルギー、縦軸を事象の頻度としたグラフにスペクトル表示され、分析に使用される。
【０００５】
一方、デジタルパルスプロセッサでは、プリアンプ出力である階段波を直接又は若干の加工を施した後、ＡＤ変換器でサンプリングして、デジタル的に数値計算でフィルタ処理して、デジタルデータ上でＳ／Ｎを向上させて、図４の（Ｃ）に示すような波形を生成する。
【０００６】
アナログパルスプロセッサとデジタルパルスプロセッサの差異は、アナログパルスプロセッサの場合、事象が発生してからピークに達するまでの時間（ピーキングタイム）に対して波尾の方の時間が２倍であるのに対し、デジタルパルスプロセッサでは成形波形が二等辺三角形に形成されるようになっており、ピーキング時間と波尾時間とは同じである。ピーク検出に必要な部分はピーキング時間までの信号であり、波尾の部分に次の入力信号（事象）のピークがかかると、その波高は真の波高とならないため除去しなければならないので、フィルタ処理により成形された三角波の入力信号の波尾部分が長いと、それだけデッドタイムが長くなることになる。したがって、デジタルパルスプロセッサはアナログパルスプロセッサと比較して、同一の分解能を得る条件としたときには高計数効率となる。
【０００７】
デジタルパルスプロセッサにおけるフィルタ処理については、例えば特表平１１−５１０９００号公報に示されているようなハードウエアロジックによる方法と、ソフトウエアで処理する方法がある。
【０００８】
またフィルタ処理による波形成形出力において、事象発生からその波高が最高となるまでのピーキング時間は、フィルタの条件が変わらなければ一定である。したがって、事象の発生を検出した後、所定のピーキングタイム経過後の値を、その事象の波高ピーク値として検出するようにしている。
【０００９】
ところで、試料からのＸ線（光子）の発生、つまり検出信号の入力は本質的にランダムであり、また波形成形回路でフィルタ処理により形成された信号パルスは時間的な幅をもっているため、検出信号の入力頻度（入力計数率）に応じた確率で、出力される信号パルス波形に重畳（パイルアップ）が生ずる。ＡＤ変換された値が真の波高である条件は、ピーキングタイムの間に他の事象の発生、つまり入力信号が入力されないことであり、この条件が満たされない場合にはパイルアップが生じる。
【００１０】
パイルアップした出力パルス信号は、試料中に含まれている元素から発生した特性Ｘ線ピークではない異常ピークを生成したり、バックグランド増加となるため除去しなければならないが、信号処理回路でパイルアップを除去するためには、全ての処理タイミングが事象の認識時間と相関をもって管理されなければならない。
【００１１】
したがって、近年のＥＤＳの信号処理を行う高性能のパルス処理回路では、ＡＤ変換して所望の分解能のＸ線スペクトルを得るために比較的長い時定数をもった信号処理チャンネル（スローアンプと呼ばれている）と、パイルアップ検出や信号処理チャンネル制御のタイミングを得るための短い時定数をもった信号検出チャンネル（ファーストアンプと呼ばれている）とで構成されている。そして、信号検出チャンネルはパイルアップ除去のよりよい時間分解能を得るために、出力パルス幅が小さくなるように短い時定数の波形成形回路を使用している。
【００１２】
近年、すべてハードウエアでアナログフィルタ処理を行うアナログパルス処理回路に代わって、上記のようにＡＤ変換した検出器出力信号をデジタルフィルタ処理するデジタルパルス処理装置が使用されるようになってきたが、次にデジタルパルス処理回路の構成例を図５に基づいて説明する。図５において、101 はプリアンプからの階段波の入力信号を増幅するための増幅器、102 は主として微分波形を生成するタイプの検出器、検出回路を使用した場合に、入力信号に含まれる不要な信号をカットするためのゲート、103 は入力信号をＡＤ変換するためのＡＤ変換回路、104 はデジタルフィルタ処理、ピーク検出、パイルアップ除去などのマルチチャンネルアナライザ（ＭＣＡ）の機能をソフトウエアで実現するデジタル信号処理回路（Digital Signal Processor）で、これらで信号処理チャンネル111 を構成している。また105 は入力信号の入力タイミングを検出するための信号検出回路、106 は検出された入力信号に基づいて入力信号の入力タイミング情報を生成するためのタイミング生成回路で、これらで信号検出チャンネル112 を構成しており、該タイミング生成回路106 で生成された入力タイミング情報は前記ゲート102 及びデジタル信号処理回路104 へ入力されるようになっている。なお、この図５に示したデジタルパルス処理回路の構成例においては、デジタル信号処理回路104 を複数個設ける場合もある。
【００１３】
【発明が解決しようとする課題】
ところで、全てハードウエアで処理を行うアナログパルス処理回路においては、信号検出チャンネルで検出されたタイミングと信号処理チャンネルにおける信号波形には時間相関がある。またデジタルパルス処理回路においても、タイミングが必要な処理部分（ピーク検出やパイルアップ除去等のフィルタ処理部分）をハードウエアロジックで構成し同期型の回路を使用すれば、信号処理チャンネルのタイミング整合性は容易に得られる。しかしながら、デジタルの利点である柔軟性を求めてデジタル信号処理回路（ＤＳＰ）や汎用のマイクロプロセッサ（ＭＰＵ）を用いてソフトウエアでフィルタ処理を行う場合、一般に複数の処理を平行して行うため、その処理の内容によって内部処理に要する時間が異なり、フィルタ処理の時間同期性が失われ、ハードウエアで検出された信号入力タイミングとソフトウエアで処理される信号処理チャンネルのタイミングの整合性を取ることは困難であり、パイルアップ除去処理やピーク検出が不完全となる。
【００１４】
本発明は、従来の信号処理チャンネルのフィルタ処理をソフトウエアで処理するようにしたデジタルパルス処理回路における上記問題点を解消するためになされたもので、エネルギー分散型スペクトロメータによる検出で得られた入力信号のタイミング情報とＡＤ変換された入力信号電圧データの時間関係を明確にして、パイルアップ除去処理の精度を向上させるようにしたエネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記問題点を解決するため、本発明は、エネルギー分散型スペクトロメータによる検出で得られた入力信号をＡＤ変換するためのＡＤ変換手段と、該入力信号を検出する信号検出手段と、該信号検出手段からの入力検出信号に基づいて前記入力信号のタイミング情報を生成する手段と、前記ＡＤ変換手段でＡＤ変換された入力信号電圧データに、前記タイミング情報生成手段で生成された入力タイミング情報に基づいて１ビット以上の入力タイミング情報を付加する混合手段と、入力タイミング情報の付加された入力信号電圧データを入力し、入力タイミング情報と入力信号電圧データの時間関係に基づいて該入力信号電圧データの信号処理を行うデジタル信号処理部とでエネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置を構成するものである。
【００１６】
このようにＡＤ変換された入力信号電圧データに、入力検出信号に基づいて生成された入力タイミング情報を付加してデジタル信号処理部へ入力することにより、入力タイミング情報と入力信号電圧データの時間関係を明確にして、精度の高いパイルアップ除去処理を行わせることが可能な、放射線検出に用いるエネルギー分散型スペクトロメータ（ＥＤＳ）に用いられるデジタルパルス処理装置を実現することができる。
【００１７】
【発明の実施の形態】
次に、実施の形態について説明する。図１は本発明に係るエネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置の実施の形態を示すブロック構成図である。図１において、１はＥＤＳ検出器からの検出信号を図示しないプリアンプで処理した階段波の入力信号を増幅するための増幅器、２は増幅された入力信号に含まれる不要な信号をカットするためのゲート、３は増幅し不要な信号をカットした入力信号を一定間隔でサンプリングしＡＤ変換するＡＤ変換器、６は入力信号の入力タイミングを生成するため入力信号を検出する信号検出回路、７は信号検出回路６からの入力検出信号に基づいて入力信号のタイミング情報を生成するタイミング生成回路、４はＡＤ変換回路３でＡＤ変換された入力信号電圧データにタイミング生成回路７からの入力タイミング情報を付加する混合回路、５は該混合回路４から入力タイミング情報の付加された入力信号電圧データを入力し、入力信号電圧データと入力タイミング情報の時間関係に基づいて、デジタルフィルタ処理、パイルアップ除去処理、ピーク値の出力等の処理を行うデジタル信号処理回路である。なお、混合回路４からデジタル信号処理回路５への信号の入力操作は、デジタル信号処理回路５内に設けられているメモリへのＤＭＡ転送方式で行われる。
【００１８】
そして、増幅器１，ゲート２，ＡＤ変換回路３，混合回路４，デジタル信号処理回路５とで信号処理部（スローアンプ）11を構成し、信号検出回路６とタイミング生成回路７とで信号検出部（ファーストアンプ）12を構成しており、該信号検出部12で検出生成された入力タイミング情報は、信号処理部11のゲート２と混合回路４へ供給するようになっている。
【００１９】
次に、このように構成されているデジタルパルス処理回路の動作を、図２及び図３に示す信号波形図を参照しながら説明する。まず、図示しないＥＤＳ検出器などで検出され同じく図示されないプリアンプで処理された図２の（Ａ）に示す階段波形状の入力信号は、信号処理部11の増幅器１と信号検出部12の信号検出回路６へ入力される。増幅器１で増幅された入力信号は、次いでゲート２において不要な信号がカットされた後、ＡＤ変換回路３へ入力され、図２の（Ｂ）に示すように、入力信号を一定間隔でサンプリングしてＡＤ変換する。一方、信号検出回路６においては、入力信号に含まれる信号成分を、信号処理部11の時定数と比較して十分短い時定数で抽出し、タイミング生成回路７で図２の（Ｃ）に示すような入力タイミング情報を生成する（事象の認識）。
【００２０】
本実施の形態に係るエネルギー分散型スペクトロメータに用いられるデジタルパルス処理装置においては、ＡＤ変換回路３からの出力信号までは、信号検出部12で生成される入力タイミング情報とＡＤ変換された入力信号電圧データの時間関係には相関がある。
【００２１】
ＡＤ変換回路３から出力される入力信号電圧データは、例えば12ビットの電圧値を示すデジタルデータであるが、混合回路４において上位にタイミング情報を付加するため、図２の（Ｄ）に示すように、下位にタイミング情報ビットとして２ビットの拡張（ビットシフト）を行い、14ビットデータとする。通常、パイルアップ除去に必要なパルスの時間分解能は、ＡＤ変換時間よりも短いことが要求されるため、ＡＤ変換されたデータには１ＡＤサンプリング間隔に２つ以上の入力信号が入力したことを知るため２ビット以上のタイミング情報ビットを設ける。
【００２２】
そして、タイミング生成回路７から入力タイミング情報が出力された場合、図２の（Ｅ）に示すようにタイミング情報ビット１を加算する（事象認識ビットの付加）。入力タイミング情報の付加されたＡＤ変換入力信号電圧データがデジタル信号処理回路５に入力されると、入力タイミング情報ビットを読んで、図３の（Ａ）に示すように、例えば２ビットの拡張の場合データを４で割ってその整数部から入力信号電圧データを得、演算の余りから入力タイミング情報を得る。これにより、デジタル信号処理回路５ではＡＤ変換された入力信号電圧データと入力タイミング情報の時間関係を知ることができ、その時間関係に基づいて、図３の（Ｂ）に示すように、デジタルフィルタ処理を行い、次いで図３の（Ｃ）に示すように、入力信号の入力タイミング情報（事象の発生）を基点として、その基点からいくつ目のデータがピークであるかは、フィルタ特性から予め知られているので、基点から数えてそのピークデータを読み取り、図３の（Ｄ）に示すように、そのピーク値を出力するようにしている。なお、図３の（Ｃ）においてτはピーキングタイムを示している。
【００２３】
そして、入力信号の検出に基づく入力タイミング情報の生成時点（基点）から入力パルスが最大値を示すまでの時間（ピーキングタイムτ）以内に複数の入力信号が入力されたこと（パイルアップ）を示す入力タイミング情報が認識された場合、そのピーキングタイム内に入力された最後の入力信号のピーキングタイムが経過するまで、パイルアップパルスとして除去する処理を行う。すなわちピーク値を出力しない。以上の説明は入力タイミング情報を２ビットで表す場合であるが、パイルアップを示す入力タイミング情報は、信号処理部において入力パルスが最大値を示すピーキングタイム以内に、複数の入力があったこと（パイルアップ）を認識し、そのパルスを除去すればよいので、入力タイミング情報ビットを１ビットとし、１ＡＤ変換期間内に複数の信号が発生した場合に、そのデータの入力タイミング情報ビットを１とし、更に次に変換されたデータの情報ビットも１にしてもよい。
【００２４】
このように、ＡＤ変換された入力信号電圧データをビット拡張し、拡張ビット部に入力タイミング情報を載せて、ＡＤ変換された入力信号電圧データと同時にデジタル信号処理回路へ送るようにしているので、ＥＤＳなどによる放射線計数回路の信号処理を、主としてデジタル信号処理回路（ＤＳＰ）、ＲＩＳＣブロセッサやＣＩＳＣブロセッサなどのコンピュータで，ソフトウエア処理で行うデジタルパルス処理回路において、入力タイミング情報とＡＤ変換された入力信号電圧データの時間関係を明確にすることができ、これによりパイルアップ処理の精度を向上させ、ピーク値の検出を高精度で行うことが可能となる。
【００２５】
上記本発明のようにＡＤ変換された入力信号電圧データに入力信号のタイミング情報を付加せず、信号処理部の後段にタイミング情報を入力する場合は、ソフトウエア処理によって予想される揺らぎ分のマージンをもたせなくてはならなくなるため、デッドタイムが増加し計数効率が低下する。また、信号の入力があった場合にインタラプトでデジタル信号処理回路等のプロセッサに入力する方法も考えられるが、インタラプト処理が一般にスループットの低下となるので、本発明のようにＡＤ変換された入力信号電圧データに入力タイミング情報を付加する方が高効率である。
【００２６】
また、上記実施の形態においては、ＡＤ変換回路におけるＡＤ変換データを12ビットとしたものを示したが、言うまでもなくＡＤ変換データは必要とされるビット数でよく、その変換データに入力タイミング情報を加えたデータを１つのブロックとして後段のデジタル信号処理回路へＤＭＡ等で転送すればよい。
【００２７】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、放射線計測などに用いるエネルギー分散型スペクトロメータに用いられるデジタルパルス処理回路において、ＡＤ変換された入力信号電圧データに、入力検出信号に基づいて生成される１ビット以上の入力タイミング情報を示すビットを付加し、入力信号電圧データと入力信号タイミング情報の時間管理を行うことが可能となるようにしているので、パイルアップ除去処理の精度を向上させることができ、ピーク値の検出を高精度で行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係るデジタルパルス処理回路の実施の形態を示すブロック構成図である。
【図２】図１に示した実施の形態の動作を説明するための信号波形図である。
【図３】同じく図１に示した実施の形態におけるデジタル信号処理回路の動作を説明するための信号波形図である。
【図４】従来のＥＤＳ検出器の検出信号をプリアンプで処理した信号、アナログプロセッサ及びデジタルプロセッサでフィルタ処理した信号を示す図である。
【図５】従来のデジタルパルス処理回路の構成例を示すブロック構成図である。
【符号の説明】
１  増幅器
２  ゲート
３  ＡＤ変換回路
４  混合回路
５  デジタル信号処理回路
６  信号検出回路
７  タイミング生成回路
11  信号処理部
12  信号検出部
【図１】
0003907910.tif 000002
【図２】
0003907910.tif 000003
【図３】
0003907910.tif 000004
【図４】
0003907910.tif 000005
【図５】
0003907910.tif 000006