(57)【特許請求の範囲】
【請求項１】
半導体薄膜中に不純物を添加したサーミスタ素子を有し、サーミスタ素子は、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を１％以上２％以下に設定してプラズマＣＶＤ法により形成されて成ることを特徴とする薄膜サーミスタ。
【請求項２】
プラズマＣＶＤ法によりサーミスタ素子として機能する半導体薄膜を形成するにあたり、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を１％以上２％以下に設定したことを特徴とする薄膜サーミスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不純物を添加した半導体薄膜をサーミスタ素子として用いる薄膜サーミスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、各種装置の温度センサとしてサーミスタが広く用いられている。サーミスタの特性を表す値としてサーミスタ定数（以下ではＢ定数という）が知られている。Ｂ定数は温度変化と抵抗変化との関係を示す値であり、Ｂ定数が大きいほど温度変化に対する抵抗変化が大きいことを意味するから、サーミスタとしてはＢ定数が大きいほうが望ましいと言える。
【０００３】
ところで、温度分布を検出することができるように多数のサーミスタを２次元配列したアレイセンサが提案されており、この種のアレイセンサを用いると温度分布を画像情報と同様に扱うことが可能になる。この種の用途に用いるサーミスタは高集積化する必要があるから、各サーミスタを小型化しなければならない。しかしながら、図１２に示すように、サーミスタ素子（サーミスタの半導体チップ）の体積が小さくなると１／ｆノイズが増加し、結果的にＳ／Ｎ比が低下するという問題が生じる。ここに、１／ｆノイズＮｆは、ノイズの実測値Ｎと熱雑音Ｎｊと回路雑音Ｎｓ（＝５２．６ｎＶｒｍｓ）とを用いて、次式の演算を行なうことにより求めた。
Ｎｆ＝（Ｎ２−Ｎｊ２−Ｎｓ２）１／２
アレイセンサなどに用いる小型のサーミスタ素子は、従来のように金属酸化物を焼結する方法では製造することができないから、基板上にＣＶＤ法により半導体薄膜を成膜し、この半導体薄膜をサーミスタ素子として機能させる製造方法が考えられている。この製造方法を採用すれば、各種材料の基板にサーミスタ素子を形成することができるとともに、比較的大きい面積の基板に低コストでサーミスタ素子を形成することができる。
【０００４】
また、プラズマＣＶＤ法により形成した半導体薄膜は、太陽電池、薄膜トランジスタ、センサなどに活用されており、とくにプラズマＣＶＤ法により成長させたａ−Ｓｉ：Ｈは、結晶シリコンに比べて光学的バンドギャップが大きく、可視光領域での光吸収係数が大きく、さらには薄膜かつ大面積のものが容易に形成できるから、太陽電池は重要な応用分野となっている。太陽電池に用いる半導体薄膜を成膜する際には、不純物濃度が高くなると光学的バンドギャップが小さくなるから、一般に原料ガスに対するドーパントガスの混合量を少なくしてある。また、サーミスタ素子を形成する場合も、一般に不純物が低濃度であるほうがＢ定数が大きくなるから、この観点から見ると原料ガスに対するドーパントガスの混合量は少ないほうがよいことになる。
【０００５】
【発明が解決しようとする課題】
ところが、１／ｆノイズはキャリアの濃度に反比例するものであるから、ドーピング濃度が低いと１／ｆノイズが大きくなる。つまり、小型化し、かつＢ定数を大きくしようとすれば、１／ｆノイズが増加してＳ／Ｎ比が低下するという問題が生じるのである。
【０００６】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型かつＢ定数を大きくしながらも１／ｆノイズが少なく、結果的に高Ｓ／Ｎ比が得られるようにした薄膜サーミスタおよびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、半導体薄膜中に不純物を添加したサーミスタ素子を有し、サーミスタ素子は、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を１％以上２％以下に設定してプラズマＣＶＤ法により形成されて成ることを特徴とする。
【０００８】
この構成によれば、半導体薄膜中の不純物の濃度を高めているから、１／ｆノイズを低減してＳ／Ｎ比を向上させることができ、しかもカーボンを含有するから不純物の濃度が高いことによるＢ定数の低下を抑制することができる。つまり、サーミスタ素子を小型化しても実用になる程度のＳ／Ｎ比を確保しながらもＢ定数の低下を抑制することが可能になる。
【０００９】
請求項２の発明は、プラズマＣＶＤ法によりサーミスタ素子として機能する半導体薄膜を形成するにあたり、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を１％以上２％以下に設定したことを特徴とする。
【００１０】
原料ガスに対するドーパントガスの流量比を多くすれば、半導体薄膜中の不純物濃度が増加することによってＢ定数が低下しようとするが、原料ガスにカーボン含有ガスを含むことによりその低下は比較的少なくなる。つまり、アモルファス半導体である半導体薄膜中のダングリングボンド（未結合手）が増加するから、フェルミレベルがバンド端に移動しにくくなり、不純物濃度が増加してもＢ定数があまり低下しなくなるのである。しかも、１／ｆノイズはキャリア濃度に反比例するから、ドーピング濃度を１％以上２％以下に設定することにより半導体薄膜中のキャリア濃度を増大させて１／ｆノイズが低減されることになり、結果的にＳ／Ｎ比が向上することになる。このように、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの流量比を調節することにより、Ｓ／Ｎ比を向上させながらもＢ定数の低下を抑制することが可能になる。
【００１１】
ところで、Ｂ定数を向上させるにはサーミスタ素子の活性化エネルギＥａを大きくする必要がある。ここで、活性化エネルギＥａと導電率σとの間には次式の関係がある。
σ＝σ０exp(−Ｅａ／ｋＴ）
ただし、σ０は係数、ｋはボルツマン定数、Ｔは絶対温度である。つまり、上式によればＢ定数を大きくするために活性化エネルギＥａを大きくすると、導電率σが小さくなるから、Ｂ定数を大きくし、導電率σを大きくするには、係数σ０を大きくする必要がある。以下に示す実施の形態では係数σ０についても考察する。
【００１２】
【発明の実施の形態】
図２に成膜装置を示す。半導体薄膜が成膜されるガラス等の基板１はチャンバ２に収納され、ヒータ３によりたとえば２７０℃に加熱される。チャンバ２には内部を真空に排気するための排出口４と、成膜用のガスを導入する導入口５とが設けられる。基板１はチャンバ２とともに接地された電極６ａの上に載置され、この電極６ａに対向する電極６ｂには高周波電源７から高周波電圧（１３．５６ＭＨｚ）が印加される。これにより、両電極６ａ，６ｂの間にはグロー放電によるプラズマが生じ、成膜用のガスが分解されて活性種が生成され、活性種の気相反応により基板１の上に半導体薄膜が成膜される。ここに、本実施形態では、原料ガスとしてモノシラン（ＳｉＨ４）とメタン（ＣＨ４）との混合ガスを用い、原料ガスを希釈するガスとして水素ガスを用い、ドーパントガスとしてはジボラン（Ｂ２Ｈ６）を用いている。
【００１３】
実際にサーミスタ素子８を成膜するには、まず図１（ａ）に示すように、基板１の上に下部電極１１ａを形成し、図１（ｂ）のようにサーミスタ素子８を形成した後、図１（ｃ）のようにサーミスタ素子８の側面を保護する保護膜１２を形成し、最後に上部電極１１ｂを形成するのである。つまり、図２に示すように、サーミスタ素子８の厚み方向の両面にそれぞれ下部電極１１ａと上部電極１１ｂとを接触させた薄膜サーミスタを形成することができる。ここに、下部電極１１ａおよび上部電極１１ｂにはクロムを用い、下部電極１１ａおよび上部電極１１ｂとサーミスタ素子８とはオーミック接触させてある。
【００１４】
本発明では、サーミスタ素子８に含まれる不純物濃度を調節することによりノイズを低減させる。そこで、ドーパントガスの濃度に対するＢ定数、導電率σ、係数σ０、１／ｆノイズの変化を測定した。その結果を、図３ないし図６に示す。図３ないし図６において○はメタンのモノシランに対する混合比を０．３とした場合、□は０．５とした場合、●は１とした場合を示す。図３より明らかなように、ドーピング濃度（原料ガスに対するドーパントガスの混合比：ドーパントガスの流量／原料ガスの流量）が増加するにつれてＢ定数は低下する傾向を示す。しかしながら、図４のようにドーピング濃度の増加に伴って導電率σは上昇する傾向を示し、図５のように係数σ０はドーピング濃度の増加に伴っておおむね上昇傾向を示す。また、図６のように１／ｆノイズはドーピング濃度の増加に伴って減少傾向を示す。つまり、ドーピング濃度を変化させたときに係数σ０が大きいほど１／ｆノイズが低下するのである。
【００１５】
図４および図５によれば、導電率σおよび係数σ０に対してはドーピング濃度が高いほうが大きくなり、また図６によれば１／ｆノイズはドーピング濃度が高いほうが小さくなるから、導電率σおよび係数σ０を大きくし、Ｓ／Ｎ比を向上させるには、ドーピング濃度を１％以上に設定することが望ましい。一方、図３によれば、上述のように、ドーピング濃度の増加に対してＢ定数が低下する傾向であるが、モノシランに対するメタンの混合比が大きいほど（○、□、●の順で）、Ｂ定数が大きくなることもわかる。これは、原料ガスとしてモノシランとメタンとの混合ガスを用いたことにより、半導体薄膜中にカーボンが含まれ、Ｂ定数の低下が抑制されるからである。
【００１６】
図７ないし図１０に、モノシランに対するメタンの混合比（流量比）を横軸にとった場合のＢ定数、導電率σ、係数σ０、１／ｆノイズの変化を示す。図７ないし図１０において、○、□、●、△はドーピング濃度が、それぞれ０．２５％、０．７５％、１％、２％の場合を示す。図７ではモノシランに対するメタンの混合比が増加すればＢ定数が増加することがわかり、図８ではモノシランに対するメタンの混合比が増加すれば導電率が横這いないし減少傾向となることがわかり、図９ではモノシランに対するメタンの混合比が増加したときにドーパントガスの混合比に応じて係数σ０が増加傾向の場合と減少傾向の場合とがあることがわかり、図１０ではモノシランに対するメタンの混合比が増加したときに１／ｆノイズが横這いないし増加傾向となることがわかる。
【００１７】
ドーピング濃度が１％のときには、モノシランに対するメタンの混合比が増加すると、導電率σは減少傾向（図８）、係数σ０は減少傾向（図９）、１／ｆノイズは増加傾向（図１０）であるから、係数σ０を大きくするとともにノイズを抑制する観点から言えば、モノシランに対するメタンの混合比は高くしないほうがよいが、モノシランに対するメタンの流量比が１に近くなっても、導電率σ、係数σ０、１／ｆノイズのいずれもドーピング濃度が１％の場合のほうが０．２５％の場合よりもよい特性であるから、ドーピング濃度を１％以上とするとともに所望のＢ定数が得られるようにモノシランに対してメタンを適量混合することによってＢ定数を確保しながらもノイズの少ないサーミスタ素子を得ることができる。
【００１８】
以上のような知見に基づいて、サーミスタ素子８を形成する半導体薄膜にカーボンを含むとともにドーピング濃度を従来よりも高濃度とした本実施形態に対応するものの一例と、Ｂ定数のみに着目してドーピング濃度を低濃度とした従来のものとの体積変化に対するノイズの変化を図１１に示す。図１１における▲は従来のもの、●は本実施形態によるものである。この図によれば、従来のものでは体積が小さくなるほどノイズが増加するのに対して、本実施形態によるものでは体積の変化に対してノイズがほとんど変化しないことがわかる。
【００１９】
上述した実施形態においては、原料ガスとしてモノシランとメタンガスとの混合ガスを用い、ドーパントガスとしてジボランを用いているが、原料ガスにはシリコン含有ガスとカーボン含有ガスとの混合ガスであれば他の組み合わせを用いることができ、またドーパントガスにも周知の各種の物質を用いることが可能である。
【００２０】
【発明の効果】
請求項１の発明は、サーミスタ素子を構成する半導体薄膜中の不純物濃度を１％以上２％以下に設定しているから、１／ｆノイズを低減してＳ／Ｎ比を向上させることができ、しかもカーボンを含有するから不純物濃度が高いことによるＢ定数の低下を抑制することができ、結果的にサーミスタ素子を小型化しても実用になる程度のＳ／Ｎ比を確保しながらもＢ定数の低下を抑制することが可能になるという利点を有する。
【００２１】
請求項２の発明は、プラズマＣＶＤ法によりサーミスタ素子として機能する半導体薄膜を形成するにあたり、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの混合比を１％以上２％以下に設定したものであり、原料ガスに対するドーパントガスの流量比を多くすれば、サーミスタ素子のキャリア濃度が高くなって１／ｆノイズが低減され、結果的にＳ／Ｎ比が向上するという利点がある。一方、原料ガスに対するドーパントガスの流量比を多くすれば、半導体薄膜中の不純物濃度が増加することによってＢ定数が低下しようとするが、原料ガスにカーボン含有ガスを含むことによりその低下は比較的少なくなる。つまり、シリコン含有ガスとカーボン含有ガスとの混合ガスである原料ガスに対するドーパントガスの流量比を調節することにより、Ｓ／Ｎ比を向上させながらもＢ定数の低下を抑制することが可能になる。
【図面の簡単な説明】
【図１】  本発明における半導体薄膜の製造工程を示す図である。
【図２】  本発明における半導体薄膜の製造装置を示す概略構成図である。
【図３】  本発明におけるドーピング濃度とＢ定数との関係を示す図である。
【図４】  本発明におけるドーピング濃度と導電率との関係を示す図である。
【図５】  本発明におけるドーピング濃度と係数（σ０）との関係を示す図である。
【図６】  本発明におけるドーピング濃度と１／ｆノイズとの関係を示す図である。
【図７】  本発明におけるモノシランとメタンとの混合比とＢ定数との関係を示す図である。
【図８】  本発明におけるモノシランとメタンとの混合比と導電率との関係を示す図である。
【図９】  本発明におけるモノシランとメタンとの混合比と係数（σ０）との関係を示す図である。
【図１０】  本発明におけるモノシランとメタンとの混合比と１／ｆノイズとの関係を示す図である。
【図１１】  本発明および従来例のサーミスタ素子の体積とノイズとの関係を比較した図である。
【図１２】  従来のサーミスタ素子の体積とノイズとの関係を示す図である。
【符号の説明】
１  基板
８  サーミスタ素子
１１ａ  下部電極
１１ｂ  上部電極
１２  保護膜
【図１】
0003977878.tif 000002
【図２】
0003977878.tif 000003
【図３】
0003977878.tif 000004
【図４】
0003977878.tif 000005
【図５】
0003977878.tif 000006
【図６】
0003977878.tif 000007
【図７】
0003977878.tif 000008
【図８】
0003977878.tif 000009
【図９】
0003977878.tif 000010
【図１０】
0003977878.tif 000011
【図１１】
0003977878.tif 000012
【図１２】
0003977878.tif 000013