(57)【特許請求の範囲】
【請求項１】
基板上の、垂直方向に配列された複数の走査線と水平方向に配列された複数の信号線との交差位置において、複数の画素、および、これをスイッチングする複数のスイッチング素子がマトリクス状に配置された液晶表示素子を駆動する装置であって、
当該画素を、当該画素に映像信号電圧を書き込む水平走査期間である当該水平走査期間、およびその前の水平走査期間では、プリチャージしないで、当該水平走査期間の直前の水平ブランキング期間内、およびその前の映像信号電圧の極性が当該水平走査期間と同じ１つまたは複数の水平走査期間の直前の水平ブランキング期間内において、映像信号電圧の極性反転に対応して極性が反転するプリチャージ電圧によってプリチャージすることを特徴とする液晶駆動装置。
【請求項２】
請求項1の液晶駆動装置において、
前記液晶表示素子を垂直方向に走査して前記走査線を順次選択するための、多段接続されたシフトレジスタと、
このシフトレジスタの入力信号および出力信号、水平ブランキング期間を示す出力イネーブル信号、および水平ブランキング期間内のプリチャージ期間を示すプリチャージタイミング信号から、前記走査線に供給される信号を生成する信号生成回路と、
前記複数の信号線に個々に接続された複数のアナログスイッチが前記プリチャージタイミング信号により同時にオンにされることによって、前記複数の信号線に同時にプリチャージ電圧を印加するプリチャージ駆動回路と、
を備えることを特徴とする液晶駆動装置。
【請求項３】
垂直方向に配列された複数の走査線と水平方向に配列された複数の信号線との交差位置において、複数の画素、および、これをスイッチングする複数のスイッチング素子がマトリクス状に配置された液晶表示素子と、請求項１または２に記載の液晶駆動装置とが、同一基板上に形成された液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、アクティブマトリクス駆動方式の液晶表示素子を駆動する装置、および、同一基板上に、アクティブマトリクス駆動方式の液晶表示素子と、これを駆動する装置とが形成された液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス駆動方式の液晶表示素子は、垂直方向に配列された複数の走査線（ゲート線）と水平方向に配列された複数の信号線との交差位置に、複数の画素、および、これをスイッチングするＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）などの複数のスイッチング素子がマトリクス状に配置される。
【０００３】
この液晶表示素子では、垂直走査回路によって、各走査線が順次選択され、信号線駆動回路によって、各信号線を通じて、選択された走査線と各信号線との交差位置の各画素の画素電極に映像信号電圧（階調電圧）が印加される。
【０００４】
この場合、画素に映像信号電圧を書き込む水平走査期間の直前の水平ブランキング期間において、信号線および画素をプリチャージすることによって、信号線および画素への充電、および画素および信号線からの放電を促進して、画素への書き込み不足を防止する。
【０００５】
【発明が解決しようとする課題】
しかしながら、液晶表示素子をフルライン駆動するなど、液晶表示素子を高速で駆動する場合には、水平ブランキング期間が短くなって、水平ブランキング期間内でプリチャージ期間を十分に確保することができなくなり、プリチャージが不十分となって、画素電極への書き込み不足や、液晶自体の低温特性による書き込み不足を生じ、走査の終わり付近の画面輝度が意図した輝度より高くなるなどの画質劣化を生じる。
【０００６】
そこで、この発明は、アクティブマトリクス駆動方式の液晶表示素子を駆動する装置において、水平ブランキング期間が短くても、画素への書き込み不足を解消することができ、書き込み不足による画質劣化を防止することができるようにしたものである。
【０００７】
【課題を解決するための手段】
この発明の液晶駆動装置は、
基板上の、垂直方向に配列された複数の走査線と水平方向に配列された複数の信号線との交差位置において、複数の画素、および、これをスイッチングする複数のスイッチング素子がマトリクス状に配置された液晶表示素子を駆動する装置であって、
当該画素を、当該画素に映像信号電圧を書き込む水平走査期間である当該水平走査期間、およびその前の水平走査期間では、プリチャージしないで、当該水平走査期間の直前の水平ブランキング期間内、およびその前の映像信号電圧の極性が当該水平走査期間と同じ１つまたは複数の水平走査期間の直前の水平ブランキング期間内において、映像信号電圧の極性反転に対応して極性が反転するプリチャージ電圧によってプリチャージすることを特徴とする。
【０００８】
このように構成した、この発明の液晶駆動装置では、水平ブランキング期間が短くても、プリチャージ期間のトータルの時間幅が広くなって、信号線および画素が十分にプリチャージされ、画素への書き込み不足が解消されて、書き込み不足による画質劣化が防止される。
【０００９】
【発明の実施の形態】
図１は、この発明の液晶駆動装置の一実施形態、および、この発明の液晶表示装置の一実施形態を示す。
【００１０】
この実施形態では、ガラス基板１，２間に、液晶表示素子１０および液晶駆動装置が形成される。すなわち、液晶表示素子１０のパネル内に、液晶駆動装置が組み込まれる。
【００１１】
液晶表示素子１０は、アクティブマトリクス駆動方式のもので、図２および図３と合わせて示すと、一方のガラス基板１上に、走査線１１が複数、垂直方向に配列されて形成され、これと絶縁されて、信号線１２が複数、水平方向に配列されて形成され、各走査線１１と各信号線１２の交差位置において、透明電極からなる画素電極１３、ガラス基板１，２間に注入された液晶の画素１４、スイッチング素子としてのＴＦＴ１５、および保持容量１６が形成される。
【００１２】
なお、カラー画像を表示する液晶表示素子では、ガラス基板２の内面に、赤、緑、青の色フィルタが順次、水平方向に配列されて形成される。
【００１３】
ＴＦＴ１５のゲート電極１５ｇは走査線１１に接続され、ソース電極１５ｓは信号線１２に接続され、ドレイン電極１５ｄは画素電極１３に接続される。
【００１４】
そして、走査線１１を通じてゲート電極１５ｇに走査パルスが印加されることによって、ＴＦＴ１５がオンとなって、後述のように信号線１２から画素電極１３にプリチャージ電圧および映像信号電圧が印加される。
【００１５】
図1に示すように、液晶駆動装置は、信号線１２側の信号線駆動回路２１およびプリチャージ駆動回路２５、および走査線１１側の垂直走査回路３０を備え、信号線駆動回路２１、プリチャージ駆動回路２５および垂直走査回路３０は、液晶表示素子１０のスイッチング素子と同じ素子によって、この実施形態ではＴＦＴによって、形成される。
【００１６】
信号線駆動回路２１は、各信号線１２に順次、すなわち水平方向に点順次で、映像信号電圧を印加するものである。一般に、液晶表示素子の駆動では、液晶の焼き付きやフリッカーを防止するため、画素電極には１走査線ごとに反転した極性の階調電圧が書き込まれる。それに対応した極性反転した映像信号電圧およびプリチャージ電圧を入力しなければならない。
【００１７】
この実施形態でも、信号線駆動回路２１は、図６に示すように、１水平期間ごとに映像信号電圧Ｖｓの極性を反転させて、映像信号電圧Ｖｓを信号線１２に印加するものとする。したがって、ある一つおきの水平期間では、映像信号電圧Ｖｓが基準電位に対して正の電圧となり、残りの一つおきの水平期間では、映像信号電圧Ｖｓが基準電位に対して負の電圧となる。
【００１８】
なお、カラー画像を表示する液晶表示素子では、信号線駆動回路２１から信号線１２に、映像信号電圧Ｖｓとして、赤、緑、青の色信号電圧が順次、すなわち水平方向に点順次で、印加される。
【００１９】
プリチャージ駆動回路２５は、各信号線１２に個々に接続されたアナログスイッチ２７を備え、水平ブランキング期間内のプリチャージ期間において、プリチャージタイミング信号ＰＣＧによりアナログスイッチ２７がオンにされることによって、プリチャージ電圧Ｖｐが各信号線１２に印加される構成とする。
【００２０】
垂直走査回路３０は、各走査線１１に対応して、シフトレジスタ３１、信号生成回路３２および走査線駆動用の出力バッファ回路３９を備え、出力バッファ回路３９の出力信号が対応する走査線１１に供給される構成とする。
【００２１】
シフトレジスタ３１は、各走査線１１に対応したものが多段接続され、走査開始信号ＳＴを順次遅延させることによって、液晶表示素子１０を垂直方向に走査して、走査線１１を順次選択するものである。
【００２２】
図４に示すように、信号生成回路３２は、それぞれ、２個の反転回路３３，３４および４個のナンド回路３５，３６，３７，３８によって構成される。
【００２３】
そして、Ｎ番目の走査線１１に対応した信号生成回路３２では、Ｎ段目のシフトレジスタ３１の入力信号Ｓｉおよび出力信号Ｓｏが、反転回路３３および３４によって反転され、プリチャージタイミング信号ＰＣＧ、シフトレジスタ入力信号Ｓｉ、およびシフトレジスタ出力信号Ｓｏの反転信号Ｓｏｖが、ナンド回路３５に供給され、プリチャージタイミング信号ＰＣＧ、シフトレジスタ入力信号Ｓｉの反転信号Ｓｉｖ、およびシフトレジスタ出力信号Ｓｏが、ナンド回路３６に供給され、水平ブランキング期間を示す出力イネーブル信号ＥＮＢ、シフトレジスタ入力信号Ｓｉの反転信号Ｓｉｖ、およびシフトレジスタ出力信号Ｓｏが、ナンド回路３７に供給される。
【００２４】
さらに、ナンド回路３５，３６，３７の出力信号Ｓａ，Ｓｂ，Ｓｃが、ナンド回路３８に供給され、ナンド回路３８の出力信号が、出力バッファ回路３９を通じて、Ｎ番目の走査線１１に供給される信号Ｓｇとして取り出される。
【００２５】
図５に、各信号のタイミング関係を示す。垂直走査回路３０の信号生成回路３２に供給される出力イネーブル信号ＥＮＢは、水平ブランキング期間Ｐｂにおいて低レベル、水平走査期間Ｐｓにおいて高レベルとなるものであり、プリチャージタイミング信号ＰＣＧは、水平ブランキング期間Ｐｂ内の期間において高レベル、その他の期間において低レベルとなるものである。なお、プリチャージタイミング信号ＰＣＧは、水平ブランキング期間Ｐｂ内の、垂直走査用のシフトレジスタ３１に入力されるクロック信号の極性反転タイミングより後で、高レベルとなる。
【００２６】
走査開始信号ＳＴは、図５では省略するが、フィールド（垂直走査期間）の初めの２水平期間において高レベル、その他の期間において低レベルとなるものである。したがって、図５に示すように、Ｎ段目のシフトレジスタ３１の入力信号Ｓｉおよび出力信号Ｓｏは、それぞれ連続する２水平期間において高レベルとなり、かつ出力信号Ｓｏが入力信号Ｓｉに対して１水平周期遅れたものとなる。
【００２７】
シフトレジスタ入力信号Ｓｉの反転信号Ｓｉｖ、シフトレジスタ出力信号Ｓｏの反転信号Ｓｏｖ、信号生成回路３２のナンド回路３５，３６，３７の出力信号Ｓａ，Ｓｂ，Ｓｃ、および出力バッファ回路３９の出力信号Ｓｇは、それぞれ同図に示すものとなる。
【００２８】
したがって、垂直走査回路３０からＮ番目の走査線１１に供給される信号Ｓｇは、Ｎ番目の走査線１１に対応する水平走査期間Ｐｓｎ、その直前の水平ブランキング期間内の期間Ｐｐｂ、および、その２水平期間前の水平ブランキング期間内の期間Ｐｐａにおいて、所定電位のパルスとなる。
【００２９】
これによって、Ｎ番目の走査線１１と各信号線１２との交差位置の各画素は、期間ＰｐａおよびＰｐｂにおいて、プリチャージタイミング信号ＰＣＧによりプリチャージ駆動回路２５のアナログスイッチ２７がオンにされることによって、プリチャージ電圧Ｖｐが印加され、プリチャージされるとともに、期間Ｐｐｂの直後の水平走査期間Ｐｓｎにおいて、信号線駆動回路２１によって、映像信号電圧Ｖｓが印加され、書き込まれる。
【００３０】
すなわち、Ｎ番目の走査線１１と各信号線１２との交差位置の各画素は、信号線駆動回路２１によって映像信号電圧Ｖｓが印加される書き込み水平走査期間Ｐｓｎの直前の、互いの間に１水平期間おいた、図６に示すように映像信号電圧Ｖｓが同じ極性となる２つの水平期間内の水平ブランキング期間内の期間ＰｐａおよびＰｐｂにおいて、プリチャージされる。
【００３１】
したがって、水平ブランキング期間Ｐｂが短くても、プリチャージ期間のトータルの時間幅が広くなって、信号線１２および画素１４が十分にプリチャージされ、画素１４への書き込み不足が解消されて、書き込み不足による画面領域内の輝度むらなどの画質劣化が防止される。
【００３２】
このように、書き込み水平走査期間Ｐｓｎの直前の水平ブランキング期間内、および、その２水平期間前の水平ブランキング期間内に、それぞれプリチャージ期間ＰｐｂおよびＰｐａを設定するので、各画素１４では、１フィールドより２水平期間短い期間、映像信号電圧Ｖｓを保持容量１６に保持させる。
【００３３】
プリチャージ電圧Ｖｐが一定値であると、画素１４に直流電圧が印加されて、液晶の焼き付きを生じる。そのため、図６に示すように、プリチャージ電圧Ｖｐは、映像信号電圧Ｖｓに対応させて１水平期間ごとに極性を反転させ、周期が２水平期間分の、デューティが５０％の矩形波電圧とする。この場合、プリチャージ電圧Ｖｐは、水平ブランキング期間Ｐｂ内のプリチャージ期間となる期間内で反転させずに、その手前の時点で反転させるようにする。
【００３４】
期間Ｐｐａは、Ｎ番目の走査線と各信号線１２との交差位置の各画素に対する１回目のプリチャージ期間であると同時に、２ライン前の（Ｎ−２）番目の走査線と各信号線１２との交差位置の各画素に対する２回目のプリチャージ期間であり、期間Ｐｐｂは、Ｎ番目の走査線と各信号線１２との交差位置の各画素に対する２回目のプリチャージ期間であると同時に、２ライン後の（Ｎ＋２）番目の走査線と各信号線１２との交差位置の各画素に対する１回目のプリチャージ期間である。
【００３６】
なお、水平ブランキング期間Ｐｂが非常に短い場合などには、書き込み水平走査期間Ｐｓｎの直前の水平ブランキング期間内の期間Ｐｐｂと、その前の、映像信号電圧Ｖｓの極性が書き込み水平走査期間Ｐｓｎと同じ２つ以上の水平期間内の水平ブランキング期間内に、それぞれプリチャージ期間を設定して、同一画素を１フィールド内で３回以上に渡ってプリチャージするように、液晶駆動装置を構成してもよい。
【００３７】
【発明の効果】
上述したように、この発明によれば、水平ブランキング期間が短くても、プリチャージ期間のトータルの時間幅を広くすることができ、信号線および画素を十分にプリチャージすることができる。したがって、画素への書き込み不足を解消することができ、書き込み不足による画面領域内の輝度むらなどの画質劣化を防止することができる。
【図面の簡単な説明】
【図１】この発明の液晶駆動装置の一実施形態を示す図である。
【図２】アクティブマトリクス駆動方式の液晶表示素子の一例を示す図である。
【図３】アクティブマトリクス駆動方式の液晶表示素子の一例を示す図である。
【図４】図１の実施形態の垂直走査回路の一例を示す図である。
【図５】図１の実施形態における各信号のタイミング関係を示す図である。
【図６】図１の実施形態における各信号のタイミング関係を示す図である。
【符号の説明】
主要部については図中に全て記述したので、ここでは省略する。
【図１】
0003900256.tif 000002
【図２】
0003900256.tif 000003
【図３】
0003900256.tif 000004
【図４】
0003900256.tif 000005
【図５】
0003900256.tif 000006
【図６】
0003900256.tif 000007