(57)【特許請求の範囲】
【請求項１】
電流駆動型の複数のバイポーラ半導体素子を共通の半導体基板上に形成し、前記複数のバイポーラ半導体素子のアノード、カソード及びゲートをそれぞれ共通に接続したアノード端子、カソード端子及びゲート端子を有するバイポーラ半導体チップと、
複数の前記バイポーラ半導体チップが互いに所定の離隔距離で一面に取付けられた熱伝導性を有する支持体と、
前記バイポーラ半導体チップが取付けられた前記支持体の一面とは反対側の前記支持体の他面に固定されたヒートシンクと
を有する集積型バイポーラ半導体装置において、
前記複数のバイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、前記支持体と前記ヒートシンクの接合部との間の過度熱インピーダンスよりも小さいことを特徴とする集積型バイポーラ半導体装置。
【請求項２】
前記複数のバイポーラ半導体チップのそれぞれのアノード端子、カソード端子及びゲート端子をそれぞれ共通に接続したことを特徴とする請求項１記載の集積型バイポーラ半導体装置。
【請求項３】
前記複数のバイポーラ半導体チップ相互間の過渡熱インピーダンスが、少なくとも前記バイポーラ半導体素子のターンオフ時間中において、前記バイポーラ半導体チップと、前記支持体と前記ヒートシンクの接合部との間の過度熱インピーダンスより小さくなるようにしたことを特徴とする請求項１記載の集積型バイポーラ半導体装置。
【請求項４】
前記バイポーラ半導体チップと前記支持体との間に、前記支持体の材料より熱伝導率の大きい材料で作られた過渡熱インピーダンスを低減させるための過渡熱インピーダンス低減材を設けたことを特徴とする請求項１記載の集積型バイポーラ半導体装置。
【請求項５】
前記バイポーラ半導体チップと前記支持体との間に、前記支持体の材料より熱伝導率の小さい材料で作られた、過渡熱インピーダンスを増加させるための過渡熱インピーダンス増加材を前記支持体に接して設け、前記過渡熱インピーダンス増加材と前記バイポーラ半導体チップとの間に、前記支持体の材料より熱伝導率の大きい材料で作られた過渡熱インピーダンス低減材を設けたことを特徴とする請求項１記載の集積型バイポーラ半導体装置。
【請求項６】
前記電流駆動型のバイポーラ半導体素子が、シリコンカーバイド（ＳｉＣ）を基材として用いたゲート・ターンオフ・サイリスタ（ＧＴＯ）であることを特徴とする請求項１記載の集積型バイポーラ半導体装置。
【請求項７】
前記支持体が、コバール（鉄、ニッケル、コバルトの合金）、鉄、及びステンレスから選択した少なくとも１つの材料で作られていることを特徴とする請求項１記載の集積型バイポーラ半導体装置。
【請求項８】
前記過渡熱インピーダンス低減材が、モリブデン、タングステン、銅、金、銀、アルミニウム及びニッケルの群から選択した１種の金属または、少なくとも２種の金属の合金であることを特徴とする請求項４または５記載の集積型バイポーラ半導体装置。
【請求項９】
前記過渡熱インピーダンス増加材が、酸化アルミニューム（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化珪素（Ｓｉ３Ｎ４）、多結晶炭化珪素（ＳｉＣ）、ジルコニア（ＺｒＯ２）の群から選択した１種の材料で構成されていることを特徴とする請求項５記載の集積型バイポーラ半導体装置。
【請求項１０】
複数の電流駆動型バイポーラ半導体素子を有するバイポーラ半導体チップを複数含み、制御回路、保護回路、演算回路、電圧制御型ユニポーラ半導体素子又はチップ、ダイオード、抵抗、コンデンサのうちの少なくとも一種類のものを共通の支持体の一面に取り付け、かつ、前記バイポーラ半導体チップが取付けられた前記支持体の一面とは反対側の前記支持体の他面に固定されたヒートシンクを有する集積型バイポーラ半導体装置において、
前記バイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、前記支持体と前記ヒートシンクの接合部との間の過度熱インピーダンスよりも小さいことを特徴とする集積型バイポーラ半導体装置。
【請求項１１】
前記支持体に取り付けた複数のバイポーラ半導体チップ相互間の隔離距離を、前記バイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、前記支持体と前記ヒートシンクの接合部との間の過度熱インピーダンスより小さくなるように選定したことを特徴とする請求項１０記載の集積型バイポーラ半導体装置。
【請求項１２】
前記バイポーラ半導体素子と前記支持体との間に、前記支持体の材料より熱伝導率の大きい材料で作られた、過渡熱インピーダンスを低減させるための過渡熱インピーダンス低減材を設けたことを特徴とする請求項１０記載の集積型バイポーラ半導体装置。
【請求項１３】
前記バイポーラ半導体素子と前記支持体との間に、前記支持体の材料より熱伝導率の小さい材料で作られた、過渡熱インピーダンスを増加させるための過渡熱インピーダンス増加材を前記支持体に接して設け、前記過渡熱インピーダンス増加材と前記バイポーラ半導体素子との間に、前記支持体の材料より熱伝導率の大きい材料で作られた過渡熱インピーダンスを低減させる過渡熱インピーダンス低減材を設けたことを特徴とする請求項１０記載の集積型バイポーラ半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に大電流を制御するのに適したバイポーラ半導体装置に関する。
【０００２】
【従来の技術】
以下の説明において、「素子」とは、アノード、カソード及びゲートを有する１つのバイポーラ半導体素子をいう。また「チップ」とは、前記バイポーラ半導体素子を共通の半導体基板上に複数個（例えば５０から１０００個）形成し、すべてのバイポーラ半導体素子のアノード、カソード及びゲートをそれぞれ並列に接続したものをいう。
バイポーラ半導体素子はオンオフ制御のできる電流、いわゆる可制御電流がユニポーラ半導体素子に比べて大きく、大電流を制御するための用途に適している。代表的なバイポーラ半導体素子としては、電圧駆動型の絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと記す）や電流駆動型のゲートターンオフサイリスタ（以下、ＧＴＯと記す）があり、家庭用電気製品、一般産業用電気装置、自動車、鉄道、金属圧延装置、電力供給装置等多くの分野で大電流の制御用途に用いられている。
【０００３】
電圧駆動型のＩＧＢＴは、ユニポーラ動作をするＭＯＳＦＥＴとバイポーラ動作をするバイポーラトランジスタの融合素子である。一方電流駆動型のＧＴＯは、極性の異なる２種のバイポーラトランジスタの融合素子である。大電流制御用のＩＧＢＴやＧＴＯでは、ゲート、アノード及びカソードを有するＩＧＢＴまたはＧＴＯの素子を１つの半導体基板上に複数個形成し、それぞれのアノード、カソード及びゲートを半導体基板上で並列に接続して１つのＩＧＢＴチップまたはＧＴＯチップを形成している。
【０００４】
ＩＧＢＴでは、バイポーラトランジスタ部のオン抵抗は負の温度依存性をもつが、ユニポーラ動作するＭＯＳＦＥＴ部のオン抵抗は正の温度依存性をもつ。また最大定格の接合温度付近では、正の温度依存性が負の温度依存性よりも大きくなる。例えば、並列接続した多数のチップの中のあるチップに、何らかの原因、例えば製造プロセスのバラツキ等によるわずかな特性のバラツキ等によって電流が集中すると、そのチップの内部の温度が上昇する。この温度が最大定格より低い場合は、ＭＯＳＦＥＴ部とバイポーラトランジスタ部のオン抵抗の正負の温度依存性はほぼ相殺される。しかし接合部の温度がその最大定格の温度付近まで上昇すると、ＭＯＳＦＥＴ部のオン抵抗の正の温度依存性がバイポーラトランジスタ部のオン抵抗の負の温度依存性によりわずかに大きくなり、チップのオン抵抗は若干増加する。これにより電流の増加が抑制されるので内部温度は低下し、ＩＧＢＴが熱暴走により破壊されることはない。
ＧＴＯは、ＩＧＢＴに比べて単位素子面積当たりの可制御電流（可制御電流密度）が大きく、大電流の制御用途により適している。しかし多数の素子を同一基板に形成したチップを、複数個ヒートシンクなどの支持体に取付けて並列に接続して用いることは以下の理由で困難である。
【０００５】
ＧＴＯはオン抵抗が負の温度依存性をもつバイポーラトランジスタのみで構成されている。従って、並列接続した多数のＧＴＯチップの中のあるチップに電流が集中して内部温度が上昇し始めると、このチップのオン抵抗が下がる。そのため他のチップを流れている電流がこのチップに移行し電流がこのチップに集中してそのチップの温度が上昇する。各チップは共通のヒートシンクに取付けられているが、チップからヒートシンクに伝導する熱量よりチップ内の発生熱量が多いと、チップの温度は急速に上昇する。そのためオン抵抗が更に低減し一層の電流集中を招く。この電流集中による温度上昇と、オン抵抗の減少との正帰還により熱暴走が生じ、ＧＴＯは破壊に至る。以上の点からＧＴＯの並列接続は困難であり、もっぱら１個の半導体チップの素子の数を多くすることによって大電流化に対応している。
【０００６】
【発明が解決しようとする課題】
ＧＴＯ等の電流駆動型のバイポーラ半導体装置に用いるチップにおいて、可制御電流を大きくするために、１個の半導体チップを構成する素子の数を多くすると母材の結晶欠陥や製造時のプロセス上の欠陥、またはプロセス上のバラツキなどにより不良素子の発生確率が増える。そのため正常な特性をもつ半導体チップの製造歩留まりが著しく低下して製造コストが高くなってしまう。一方、１個の半導体チップ上の素子の数が少ない半導体チップを多数並列に接続することにより大電流化を図ろうとすると、前記のように特定のチップに電流集中が生じて温度が上昇し破壊されることがあるのでこの方法による大電流化が困難であった。
【０００７】
本発明は、ＧＴＯ等の電流駆動型のバイポーラ半導体素子で構成されるチップを多数並列に接続して集積した集積型バイポーラ半導体装置であって大きな可制御電流を有するものを提供することを目的とする。
【０００８】
【課題を解決するための手段】
【０００９】
本発明の集積型バイポーラ半導体装置は、電流駆動型の複数のバイポーラ半導体素子を共通の半導体基板上に形成し、前記複数のバイポーラ半導体素子のアノード、カソード及びゲートをそれぞれ共通に接続したアノード端子、カソード端子及びゲート端子を有するバイポーラ半導体チップと、前記バイポーラ半導体チップの複数のものを所定の離隔距離で取付けた熱伝導性を有する支持体と、前記支持体の前記バイポーラ半導体チップが取付けられた側の表面とは反対側の表面が固定されたヒートシンクとを有する集積型バイポーラ半導体装置において、前記複数のバイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、上記支持体と上記ヒートシンクの接合部との間の過度熱インピーダンスよりも小さいことを特徴とする。
バイポーラ半導体チップ相互間の過渡熱インピーダンスが、バイポーラ半導体チップと、上記支持体と上記ヒートシンクの接合部との間の過度熱インピーダンスより小さいので、特定のバイポーラ半導体チップに発生した熱は隣接する他のバイポーラ半導体チップに伝わり、そのバイポーラ半導体チップの温度を上昇させる。これにより、複数のバイポーラ半導体チップの温度が均一化し、前記特定のバイポーラ半導体チップのみの温度が上昇するのを防止することができる。
本発明の他の観点の集積型バイポーラ半導体装置は、複数の電流駆動型バイポーラ半導体素子を有するバイポーラ半導体チップを複数含み、制御回路、保護回路、演算回路、電圧制御型ユニポーラ半導体素子又はチップ、ダイオード、抵抗、コンデンサのうちの少なくとも一種類のものを共通の支持体の同一の面に取り付け、かつ、前記支持体の前記バイポーラ半導体チップが取り付けられた側とは反対側の面が固定されたヒートシンクとを有する集積型バイポーラ半導体装置において、前記バイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、上記支持体と上記ヒートシンクの接合部との間の過度熱インピーダンスよりも小さいことを特徴とする。
【００１０】
【発明の実施の形態】
本発明の実施の形態を以下に説明する。
以下の説明において、「素子」とは、アノード、カソード及びゲートを有する１つの単位バイポーラ半導体素子をいう。また「チップ」とは、前記バイポーラ半導体素子を共通の半導体基板上に複数個（例えば５０から１０００個）形成し、すべてのバイポーラ半導体素子のアノード、カソード及びゲートをそれぞれ並列に接続したものをいう。バイポーラ半導体の素子及びチップを、抵抗、ダイオード、コンデンサ等の他の電子部分と組合せて構成したものを「モジュール」という。また「半導体装置」とは、金属板等の支持体の上に、電流駆動型のバイポーラ半導体装置の素子、チップ、モジュール等を取付け、前記支持体を更にヒートシンク等の放熱部材に取付けたものをいう。そのバイポーラ半導体の素子は好ましくはＧＴＯである。
【００１１】
本発明の第１の実施の形態について以下に説明する。並列接続された電流駆動型のバイポーラ半導体好ましくはシリコンのＧＴＯの素子またはチップを２個以上含む半導体装置において、電流集中による温度上昇とオン抵抗の正帰還による熱暴走破壊は、素子がオンして定常電流が流れているときよりもオンからオフ状態に移行するターンオフ時に顕著に生じる。図７を参照してバイポーラ半導体素子のターンオン及びターンオフ時の動作について説明する。図７の（ａ）、（ｂ）及び（ｃ）は、ＧＴＯなどアノード、カソード、ゲートを有する素子の典型的なスイッチング特性を示すグラフである。各図の縦軸は、（ａ）では、アノード電流ＩＡ、（ｂ）ではゲート電流ＩＧを示し、（ｃ）では電力損失Ｗを示す。横軸はすべて時間ｔを示す。ターンオン時には時刻ｔ０でゲート電流ＩＧを順方向に流す。その結果アノード電流ＩＡが流れ始め、遅延時間ｔｄ及び上昇時間ｔｒを経て時刻ｔ１で定常オン状態になる。定常オン状態においてターンオフするときには、時刻ｔ２でゲート電流ＩＧの極性を反転する。その結果時刻ｔ３でアノード電流ＩＡはオン電流の９０％になる。時刻ｔ２からｔ３までは電荷を蓄積する時間なのでこれを蓄積時間ｔＳという。アノード電流ＩＡがオン電流の９０％から１０％になる時間（時刻ｔ３からｔ４まで）を下降時間ｔｆという。時刻ｔ４以後、アノード電流ＩＡは徐々に零に近づき、時刻ｔ５でターンオフを完了する。時刻ｔ４からｔ５までをテール時間という。ターンオフ時の下降時間ｔｆ中は、アノードとカソードとの間の抵抗、すなわち素子の内部抵抗が大幅に増加する。内部抵抗が大幅に増加した素子内を電流が流れるので、図７の（ｃ）に示すようにオン状態のときよりも多い電力損失が生じ、これによってジュール熱が発生する。この熱はターンオフ時に過渡的に発生する熱であり、これを「過渡熱」という。素子内で発生した過渡熱が、ヒートシンク等の素子が取付けられている放熱部材に伝わるときの熱伝導に影響を与える「過渡熱インピーダンス」について以下に説明する。
【００１２】
電流駆動型のバイポーラ半導体の素子のアノードとカソード間に、一定の周期で繰り返すパルス状の電流を流すと、素子の接合部でオン抵抗と電流の積に相当する電力損失が生じる。この電力損失により接合部に熱が生じ、接合部近傍の温度は前記電流の周期に同期して変化する。この熱により素子の温度は上昇してゆく。素子は通常ヒートシンク等の放熱部材に取付けられているので、熱はこの放熱部材に伝わって放熱され、素子の温度は一定に落ちつく。素子に周期的なパルス状の電流が流れた直後の接合部の温度と、前記放熱部材上に定めた所定の基準点との間の温度差をΔＴ（度）とし、接合部での電力損失をＷ（ワット）とするとき、温度差ΔＴと電力損失Ｗの比、ΔＴ／Ｗを熱抵抗という。素子にパルス状の電流を流し始めてから、素子の温度が一定値に落ちつくまで、素子の温度は徐々に上昇するので、この温度の上昇期間中で温度差ΔＴは時間（ｔ）の関数である。そこで前記温度差をΔＴ（ｔ）と表し、温度差ΔＴ（ｔ）と電力損失Ｗとの比、ΔＴ（ｔ）／Ｗを「過渡熱インピーダンスＺ」という。過渡熱インピーダンスＺは、素子にパルス状の電流を流したとき発生する過渡的な熱の伝導に影響を与える。過渡熱インピーダンス及びその測定方法については、丸善株式会社が昭和４８年１１月に発行したサイリスタエレクトロニクス編集委員会編の「サイリスタ素子」の２３２頁から２３５頁に記載されている。
【００１３】
本発明の第１の実施の形態においては、同一支持体に取付けられた複数の電流駆動型バイポーラ半導体の素子の、素子相互間の過渡熱インピーダンスをＺ１、素子と支持体との間の過渡熱インピーダンスをＺ２、支持体に取付けたヒートシンクと素子間の過渡熱インピーダンスをＺ３とするとき、過渡熱インピーダンスＺ１を過渡熱インピーダンスＺ２とＺ３の和より小さくする。このために、素子相互間の距離を支持体の厚さより小さくする。
【００１４】
ヒートシンクの過渡熱インピーダンスＺ３は、支持体からヒートシンクを冷却する熱媒体（空気や水等）に接する表面までの各部分での過渡熱インピーダンス成分Ｚ３ｉの総和であり、分布常数的な取り扱いをして総和としての過渡熱インピーダンスΣＺ３ｉを規定しなければならない。しかし過渡熱インピーダンスΣＺ３ｉは、ヒートシンクの形状や熱媒体との接触状況によって大きく変わるので、簡単のためこれを単にＺ３とする。過渡熱インピーダンスＺ３を過渡熱インピーダンスＺ２に組み込んで、過渡熱インピーダンスＺ４とする。本発明の第１の実施形態では、ターンオフ時間以後の各時点において、過渡熱インピーダンスＺ１を少なくとも過度熱インピーダンスＺ２より小さくする。これにより半導体装置の生産時にヒートシンクを考慮しなくても本発明の構成を実現できる。
【００１５】
ＧＴＯは、先に図７を参照して説明したように、オンになって定常電流が流れているとき（以下、定常オン時という）の単位時間当たりの素子内の電力損失よりも、オンからオフ状態に移行するターンオフ時の単位時間当たりの素子内の電力損失の方が大きい。そのため素子の内部温度はターンオフ時に大きく上昇する。例えば、ターンオフ時の特定の素子のターンオフ時間が他の素子よりも若干長いとか、オン電圧が他の素子よりも若干低いために定常オン時の内部温度が他の素子より若干高いなどのために電流集中が生じると、素子の破壊につながる。ターンオフ時間は通常数百ナノ秒から百マイクロ秒であり短い時間である。
【００１６】
本発明では、過渡熱インピーダンスＺ１を過渡熱インピーダンスＺ２より小さくすることにより、ターンオフ時に並列に接続している素子の中の特定素子に電流が集中して内部温度が短時間に上昇したとき、この特定の素子に発生した熱がヒートシンクもしくはヒートシンクを冷却する熱媒体に伝わる前に、前記ターンオフ時間に近い時間で、並列に接続した他の素子に伝達される。これにより他の素子の温度が上昇して、並列に接続されている各素子間の温度差が著しく低減され、均一化される。その結果、特定の素子に過度の電流集中が起こるのを防ぐことができ多数の素子の並列接続による大電流化が図れる。また定常オン時の熱暴走による破壊も減少して信頼性が向上する。ターンオフ時間が短い素子の場合で印加電圧や通電電流が小さいときは、１回のオフ動作では特定の素子の熱暴走により破壊が生じることはない。しかし複数回のオン・オフを繰り返すと素子の内部温度が上昇するので熱暴走による破壊が生じる。従来から、このような熱暴走を防ぐためにダイオード、抵抗、コンデンサを有するスナバ回路を設ける方法がある。しかし本発明によれば、隣り合う素子間の過渡熱インピーダンスＺ１が小さいので短時間で各チップの温度が比較的均一に上昇してゆく。従って、スナバ回路を用いなくても上記原因によりターンオフ時に過度の電流が特定の素子に集中し破壊されるのを防ぐことができ、多数の素子の並列接続による大電流化が図れる。
【００１７】
各素子間の過渡熱インピーダンスＺ１を、少なくともターンオフ時間またはそれ以上の長い時間における素子・ヒートシンク表面間の過渡熱インピーダンスＺ２よりも小さくする。半導体素子の種類によっては内部の浮遊インダクタンスに起因するスパイク電圧が極端に大きく、このスパイク電圧発生時に過度の発熱により内部温度が急上昇する場合がある。この場合を考慮してターンオフ時における前記下降時間ｔｆ以上の長さの時間範囲において素子相互間の過渡熱インピーダンスＺ１が素子・ヒートシンク表面間の過渡熱インピーダンスＺ２よりも小さいことが望ましい。以上の説明においては、バイポーラ半導体の「素子」を用いた場合を説明したが、複数の素子を共通の半導体基板上に形成した「チップ」を用いる場合あるいはモジュールを用いる場合においても、素子の場合と同様に適用できる。
【００１８】
本発明の第２の実施の形態について以下に説明する。第２の実施の形態では、ＧＴＯ等の電流駆動型バイポーラ半導体の素子を炭化珪素（以下、ＳｉＣと記す）やガリウム窒素等のワイドギャップ半導体材料で構成する。ワイドギャップ半導体材料はエネルギーバンドギャップがシリコン（Ｓｉ）よりもかなり広いので、高い温度まで半導体としての性質を維持できる。Ｓｉの場合は、例えば接合温度が１５０℃程度で半導体素子として機能しなくなるが、ＳｉＣの場合は１０００℃程度でも機能する。そのため、多数の素子を並列に接続した半導体装置において、各素子間にある程度の温度差があっても、最も温度の高い素子の接合温度が１０００℃近くになるまでは、その素子が破壊されることはない。この点から可制御電流の大きな半導体装置を実現することが可能となる。
【００１９】
ＳｉＣは接合温度が１０００℃以上になっても半導体としての性質を維持できることから、接合温度が数百度以上になると電界緩和領域である低濃度ベース領域の抵抗が正の温度依存性をもつという特性を活用できる。例えば、ＳｉＣ−ＧＴＯは接合温度が２００℃以下では、ＧＴＯのバイポーラトランジスタ部のオン抵抗の負の温度依存性が低濃度ベース領域のオン抵抗の正の温度依存性よりも大きいために、全体としてオン抵抗が負の温度依存性をもつ。しかし、接合温度が数百℃以上になると、低濃度ベース領域のオン抵抗の正の温度依存性が、バイポーラトランジスタ部のオン抵抗の負の温度依存性より優位になる。そのため全体としてオン抵抗が正の温度依存性をもつようになる。この現象はＳｉＣに特有のものである。Ｓｉの場合は、半導体素子としての性質を維持するためには接合温度を２００℃以下にして使用しなければならないので、上記の現象が発現する領域では使用できない。ＳｉＣはこの現象を充分活用できる半導体材料である。同一耐圧、同一面積でＳｉＣとＳｉを比較した場合、ＳｉＣは電力損失が少なく熱伝導率が大きいので大電流を流すのに極めて適している。更に、ＳｉＣ−ＧＴＯはスイッチング速度がＳｉ−ＧＴＯに比べてかなり速い。従ってターンオフ時の遮断速度が遅い（図７で下降時間ｔｆが長い）素子に電流が集中し破壊されやすいという問題がある。従来から、このような熱暴走を防ぐためにダイオード、抵抗、コンデンサを有するスナバ回路を設ける方法がある。本実施例ではスナバ回路を用いなくても多数の半導体素子またはチップの並列接続を可能にしている。
【００２０】
第２の実施の形態においても、前記第１の実施の形態と同様に、複数の素子相互間の過渡熱インピーダンスＺ１を、素子と支持体との間の過渡熱インピーダンスＺ２より小さくする。これにより、第１の実施の形態の効果に加えて、ＳｉＣを用いた事による５００℃以上の高温での特有の現象により、スナバ回路を用いなくても大きな可制御電流を有する集積型バイポーラ半導体装置が実現できる。以上の第２の実施の形態の説明においては、バイポーラ半導体素子の「素子」を用いた場合を説明したが、複数の素子を共通の半導体基板上に形成した「チップ」を用いる場合あるいはモジュールを用いる場合においても、「素子」の場合と同様に適用できる。
【００２１】
以下、本発明の好適な実施例について図１から図７を参照して詳細に説明する。
《第１実施例》
本発明の第１実施例は、耐電圧約２．０ｋＶのＳｉ（シリコン）の電流駆動型ＧＴＯのバイポーラ半導体のチップを４個並列に接続した集積型バイポーラ半導体装置である。図１は本実施例のＳｉのＧＴＯチップを構成するＳｉ−ＧＴＯバイポーラ半導体素子の断面図である。アノード端子Ａに接続されたアノード電極１を一方の面に有する不純物濃度が８×１０１９ｃｍ−３のｐ＋型エミッタ領域２の他方の面に、厚さが２μｍ、不純物濃度が７×１０１６ｃｍ−３のｎ型ベースバッファ領域３が形成されている。ベースバッファ領域３の上に、厚さが２３０μｍ、不純物濃度が５×１０１３ｃｍ−３のｎ型ベース領域４が形成されている。ｎ型ベース領域４の上に、厚さが１．５μｍ、不純物濃度が７×１０１６ｃｍ−３のｐ型ベース領域５が形成されている。ｐ型ベース領域５の中央領域に、厚さが１．３μｍ、不純物濃度が２×１０２０ｃｍ−３のｎ＋型エミッタ領域６が形成され、その上にカソード端子Ｋに接続されたカソード電極７が設けられている。ベース領域５の両端部には、ゲート端子Ｇに接続されたゲート電極８が設けられている。
【００２２】
図２の（ａ）は、図１に示すＳｉ−ＧＴＯバイポーラ半導体素子の複数個（５０〜１０００個）のものの、それぞれのカソード電極、アノード電極及びゲート電極を並列に接続したＳｉ−ＧＴＯのチップを、支持部材である支持体１０の上に４個取付けた集積型バイポーラ半導体装置の平面図である。図２の（ｂ）は（ａ）のIIｂ−IIｂ断面図である。コバール（コバルト、ニッケル、鉄の合金）で構成した厚さ５ｍｍ、直径６０ｍｍの支持体１０の中央領域に、過渡熱インピーダンスを低減させるために熱伝導率の高い材料による「過渡熱インピーダンス低減導電材」として厚さ１ｍｍのタングステン板１１を半田付けで取付けている。支持体１０の上にＧＴＯチップ９を半田付けしている。半田としては金シリコン（ＡｕＳｉ）半田を用いている。各ＧＴＯチップ９の縦横の寸法はともに８ｍｍ（８ｍｍ×８ｍｍ）である。各ＧＴＯチップ９の間隔は２ｍｍである。各ＧＴＯチップ９のカソード端子Ｋとゲート端子Ｇは各々金線１２および１３を用いてカソードピン１４とゲートピン１５に電気的に接続されている。カソードピン１４とゲートピン１５は絶縁ガラス１６および１７を介して支持体１０に電気的に絶縁された状態で固定されている。支持体１０に取り付けられたアノードピン１８にはねじが設けられている。支持体１０は、アルミニュームで形成したヒートシンク１９にねじ１８をねじ込むことによって電気的且つ熱的にヒートシンク１９に接続固定されている。定常状態でのＧＴＯチップ９の接合部と、支持体１０間の熱抵抗は０．３７℃／Ｗ（度／ワット）である。
【００２３】
図２のように構成したＳｉ−ＧＴＯの集積型バイポーラ半導体装置について、ターンオフ時における過渡熱インピーダンスＺ１を測定したところ、隣り合うＧＴＯチップ９間の過渡熱インピーダンスは、３．８ｍ℃／Ｗ（ミリ度／ワット）であり、ＧＴＯチップ９と支持体１０間の過渡熱インピーダンスＺ２は６．３ｍ℃／Ｗであった。過渡熱インピーダンスＺ１は過渡熱インピーダンスＺ２より大幅に小さい。
【００２４】
本実施例のＳｉのＧＴＯの集積型バイポーラ半導体装置について以下に示す試験を行った。各ＧＴＯチップ９の定格電流容量は１８Ａであり、定格可制御電流は５０Ａである。所定の直流電源に、集積型バイポーラ半導体装置と抵抗負荷を直列に接続して電圧を印加する。この状態でゲート端子Ｇとカソード端子Ｋ間に約４００ｍＡのゲート電流を流しターンオンさせ５０Ａの電流を流す。ターンオン時間は約５マイクロ秒である。５０Ａの電流を２００マイクロ秒の間通電した後に、ゲート端子Ｇから４０Ａの電流を引き抜き本ＧＴＯをターンオフさせて抵抗負荷を流れる電流を遮断する。以上の動作を５００Ｈｚのサイクルで繰り返す。この時のターンオフゲイン（通電電流をターンオフ時のゲート電流で除した値）は約１．２５（５０／４０）であり、ターンオフ時間は約８マイクロ秒である。このターンオフゲインを保ちながら、直流電源の電圧を所定値ずつ上昇させ通電電流を増加させて上記と同様の動作をさせて、電流遮断が正常に行われるかどうかを試す。その結果、通電電流が各ＧＴＯチップ９の定格可制御電流５０Ａの４倍の２００Ａのときでも正常に電流遮断ができた。電流遮断時の各ＧＴＯチップ９のオン電圧は２．８〜３．１Ｖの範囲にあり、ターンオフ時間は７．８〜８．１マイクロ秒の範囲にあった。
【００２５】
本実施例によれば、過渡熱インピーダンスＺ１が過渡熱インピーダンスＺ２より大幅に小さいので、ＧＴＯチップ９がターンオフするとき、並列に接続した４個のＧＴＯチップ９の特定のものを流れる電流が他のものより多い、すなわち電流集中が生じて、その特定のＧＴＯチップが発熱した場合でも、その特定のＧＴＯチップの熱が速やかに他のＧＴＯチップ９に伝わる。それにより４個のＧＴＯチップ９の温度が均一化される。その結果、特定のＧＴＯチップ９への電流集中とそれによる温度の上昇が避けられる。これにより、１つの支持体１０に複数のＧＴＯチップ９を取付けて、それぞれのゲート、アノード及びカソードを並列に接続した可制御電流の大きな集積型バイポーラ半導体装置を実現することができる。本実施例の図２に示す集積型バイポーラ半導体装置において、１つのＧＴＯチップ９を、他のＧＴＯチップ９から６ｍｍ離れた位置で支持体１０に取付けたものを試験的に作り可制御電流を測定した。その結果制御電流８５Ａにおいて、離れた位置に取付けたＧＴＯチップが破壊された。この離れた位置に取付けたＧＴＯチップと、他のＧＴＯチップとの間の過渡熱インピーダンスを測定したところ７．２ｍ℃／Ｗであり、過渡熱インピーダンスＺ２の値の６．３ｍ℃／Ｗよりも大きかった。以上の実験からも、本実施例のように各ＧＴＯチップ９相互間の過渡熱インピーダンスＺ１（３．８ｍ℃／Ｗ）を、ＧＴＯチップ９と支持体１０との間の過渡熱インピーダンスＺ２（６．３ｍ℃／Ｗ）より小さくしたことによる効果がはっきりとあらわれた。
【００２６】
《第２実施例》
本発明の第２実施例は、耐電圧約３．５ｋＶのＳｉＣの電流駆動型ＧＴＯのバイポーラ半導体のチップを４個並列に接続した集積型バイポーラ半導体装置である。図３はＳｉＣ−ＧＴＯ素子の断面図である。ＳｉＣ−ＧＴＯのチップは、図３のＳｉＣ−ＧＴＯ素子の複数個（例えば５０〜１０００個）のもののアノード電極、ゲート電極、カソード電極をそれぞれ並列に接続したものである。図３の素子において、カソード端子Ｋにつながるカソード電極１０１を有する、不純物濃度が１×１０２０ｃｍ−３のｎ＋型エミッタ領域１０２の上に厚さ２μｍ、不純物濃度が３×１０１７ｃｍ−３のｐ型ベースバッファー領域１０３が設けられている。ｐ型ベースバッファー領域１０３の上に厚さ４５μｍ、不純物濃度が９×１０１４ｃｍ−３のｐ型ベース領域１０４が設けられている。ｐ型ベース領域１０４の上に厚さ１．５μｍ、不純物濃度が３×１０１７ｃｍ−３のｎ型ベース領域１０５を設けられ、ベース領域１０５の中央領域に厚さが１．５μｍ、不純物濃度が３×１０１９ｃｍ−３のｐ＋型エミッタ領域１０６が設けられている。エミッタ領域１０６にはアノード電極１０７が設けられている。ｎ型ベース領域１０５の両端部にはそれぞれゲート電極１０８が設けられ、両ゲート電極１０８はゲート端子Ｇに接続されている。
【００２７】
図４の（ａ）は第２実施例の集積型ＧＴＯ半導体装置の平面図であり、同（ｂ）は（ａ）のIVｂ−IVｂ断面図である。図４の（ａ）及び（ｂ）において、コバール（コバルト、ニッケル、鉄の合金）で形成した支持部材である厚さ４ｍｍ、直径３５ｍｍの支持体１１０の上面に、４個のＳｉＣのＧＴＯチップ１０９がカソード電極Ｋを高温半田の金シリコン（ＡｕＳｉ）半田で半田付けすることによって取付けられている。ＧＴＯチップ１０９は、図３に示すＳｉＣ−ＧＴＯ素子を複数個（５０〜１０００個）共通の半導体基板上に形成したものである。ＧＴＯチップ１０９はアノード端子Ａ、カソード端子Ｋ及びゲート端子Ｇを有している。各ＧＴＯチップ１０９の縦横の長さはともに４．５ｍｍ（４．５ｍｍ×４．５ｍｍ）であり、厚さは約０．６ｍｍである。各ＧＴＯチップ１０９の間隔は約２ｍｍである。各ＧＴＯチップ１０９のアノード端子Ａとゲート端子Ｇは、それぞれの金線１２及び１３を用いてアノードピン１４とゲートピン１５に電気的に接続されている。アノードピン１４とゲートピン１５はそれぞれの絶縁ガラス１６及び１７を介して支持体１１０を貫通し電気的に絶縁された状態で下方に導出されている。支持体１１０は下方に突出したねじのカソードピン１８を有し、カソードピン１８をアルミニューム製のヒートシンク１９にねじこむことによって支持体１１０はヒートシンク１９に固定されるとともに電気的且つ熱的にヒートシンク１９に接続される。定常状態でのＧＴＯチップ１０９の接合部と支持体１０との間の熱抵抗は０．２０℃／Ｗである。
【００２８】
各ＧＴＯチップ１０９の定格電流容量は４０Ａであり、定格可制御電流は１６０Ａである。各ＧＴＯチップ１０９の平均ターンオフ時間は約１．７マイクロ秒であり、この時間における各ＧＴＯチップ１０９と、支持体１１０とヒートシンク１９の結合部１９Ａとの間の過渡熱インピーダンスＺ２は３．３ｍ℃／Ｗ（ミリ度／ワット）である。各ＧＴＯチップ１０９の間隔を約２ｍｍにしたときの各ＧＴＯチップ１０９相互間の過度熱インピーダンスＺ１は２．０ｍ℃／Ｗ以下であり、過渡熱インピーダンスＺ１は過渡熱インピーダンスＺ２よりも小さい。
【００２９】
本実施例の動作について図７を参照して説明する。図４の集積型バイポーラ半導体装置が通電状態から時刻ｔ２でターンオフ動作を開始すると、ＧＴＯチップ１０９の内部抵抗が急増するので、通電電流は、蓄積時間ｔｓの経過後の時刻ｔ３で減少し始める。通電電流が減少し始めてから、零近くまで減少するまでの下降時間ｔｆ中において、ＧＴＯチップ１０９の内部抵抗は定常オン抵抗よりはるかに大きい。内部抵抗が大きくなったＧＴＯチップ１０９内を電流が流れるので、電力損失によりジュール熱が発生しＧＴＯチップ１０９内の温度が急上昇する。この熱は過渡熱インピーダンスの小さいＧＴＯチップ１０９間の支持体１１０を通って他のＧＴＯチップ１０９に伝導する。すなわち同一支持体１１０に取付けられた複数（図２では４個）のＧＴＯチップ１０９の温度が均等になるように、温度の高いＧＴＯチップ１０９から温度の低いＧＴＯチップ１０９に熱が移動する。これにより例えば製造時の特性のばらつきにより、特定のＧＴＯチップ１０９に他のものより多い熱が発生したとき、そのＧＴＯチップ１０９の熱が他のＧＴＯチップ１０９に移動して、そのＧＴＯチップ１０９の温度上昇が抑制される。下降時間ｔｆが経過した後のテール時間ｔｔにおいては、電流値が小さいが内部抵抗が大きくなってしまっているので発熱量は比較的少ないが無視できない。下降時間ｔｆの経過後、各ＧＴＯチップ１０９の熱は、支持体１１０を経て、ヒートシンク１９に伝わり、各ＧＴＯチップ１０９の温度は低下する。
【００３０】
本実施例によれば、支持体１１０に取付けた複数のＧＴＯチップ１０９相互間の過渡熱インピーダンスＺ１を、ＧＴＯチップ１０９とヒートシンク１９間の過渡熱インピーダンスＺ２より小さくすることにより、数１００ナノ秒から１００マイクロ秒のターンオフ動作中に過渡的に発生する各ＧＴＯチップ１０９毎に異なる熱が、発熱量の多いものから少ないものへ急速に移動する。これにより複数のＧＴＯチップ１０９の温度が均一化され、発熱量の多いＧＴＯチップ１０９の温度が過度に上昇して熱破壊されるのを防止することができる。図４に示す例では４個のＧＴＯチップ１０９の並列接続により定格電流容量が８０Ａ、定格可制御電流が約３６０Ａであり、１個のＧＴＯチップ１０９のほぼ４倍の可制御電流を有する集積型バイポーラ半導体装置が得られた。
【００３１】
ＧＴＯチップ１０９中の１つのＧＴＯチップ１０９を他のＧＴＯチップ１０９から約５ｍｍ離して取付けたものを実験用として作り測定したところ、可制御電流が１０５Ａであり、これを超えると、離して取付けたＧＴＯチップが破壊された。また４つのＧＴＯチップ１０９を相互に約４ｍｍ離したものについて測定したところ、制御電流１３５Ａでターンオフ時に４つのＧＴＯチップ１０９中の１つが破壊してしまい、大電流化は困難であった。第２実施例の、ＳｉＣ−ＧＴＯチップを用いた集積型バイポーラ半導体装置の可制御電流は、前記第１実施例の場合と同様の以下に示す方法で測定した。４個のＧＴＯチップに合計６００ｍＡのゲート電流を流して各ＧＴＯチップ１０９をターンオンさせ、直列に接続した抵抗負荷に合計１６０Ａのアノード電流を流す。ターンオン時間は約１．１マイクロ秒であった。１６０Ａの電流を２００マイクロ秒間通電した後、ゲートから１２０Ａの電流を引き抜いて、各ＧＴＯチップ１０９をターンオフさせ抵抗負荷を流れる電流を遮断する。この動作を５００Ｈｚの周波数で繰り返す。ターンオフゲインは約１．３３でありターンオフ時間は約１．７マイクロ秒であった。約１．３３のターンオフゲインを保ちつつ、電源電圧を徐々に上昇させて、通電電流を増加させターンオン、ターンオフをさせる。その結果、通電電流が７００Ａになってもターンオフさせることができた。すなわち、１つのＧＴＯチップ１０９の可制御電流１６０Ａの４倍（６４０Ａ）以上の可制御電流が得られた。７００Ａ遮断時の各ＧＴＯチップ１０９のオン電圧は４．９〜５．３Ｖの範囲にあり、ターンオフ時間は１．７〜２．１マイクロ秒の範囲にあった。
【００３２】
本実施例の集積型バイポーラ半導体装置では、実施例１のようなタングステン板の過渡熱インピーダンス低減部材を用いていないが、厚さ４ｍｍのコバールの支持体１１０に、ＧＴＯチップを支持体１１０の厚さよりも少ない２ｍｍの離隔距離で取付けた結果、ターンオフ時間でのＧＴＯチップ相互間の過渡熱インピーダンスＺ１が２．０ｍ℃／Ｗとなり、ＧＴＯチップと支持体１１０との間のターンオフ時間での過渡熱インピーダンスＺ２の値３．３ｍ℃／Ｗよりも少なくなった。またターンオフ時間以降においても過渡熱インピーダンスＺ１をＺ２よりも低くすることができた。その結果、並列接続しているＧＴＯチップ１０９の中の特定のＧＴＯチップにターンオフ時に電流が集中して内部温度が短時間に上昇しても、この特定のＧＴＯチップに発生した熱がヒートシンクもしくは熱媒体に伝達されるよりも早く他のＧＴＯチップに伝達される。これにより他のＧＴＯチップの温度も上昇するので、並列接続されているＧＴＯチップ１０９相互間の温度差が著しく低減される。これにより、特定のＧＴＯチップに過度の電流集中が発生するのを防ぐことができ多数のＧＴＯチップの並列接続による大電流化が図れる。
【００３３】
ＳｉＣ−ＧＴＯはターンオフ時間が約１．７マイクロ秒とＳｉ−ＧＴＯに比べて速いためにターンオフ時に遮断速度が遅い素子に電流集中し破壊されやすいという問題点が解決され、複数のＧＴＯチップを並列に接続して大電流制御をすることが可能になる。ＳｉＣのエネルギーバンドギャップはＳｉよりもかなり広いため１０００℃程度の高い内部温度にしてもＧＴＯとしての性質を維持できる。従って、数百℃以上で低濃度ベース領域の正の温度依存性がバイポーラトランジスタ部の負の温度依存性を相殺し、逆に正の温度依存性の方が優位になるため正の温度依存性をもつようになるという現象を利用でき、並列接続で大電流を流すことが可能になる。
【００３４】
４つのＧＴＯチップ１０９中の１つのＧＴＯチップ１０９を他のチップ１０９から約５ｍｍ離した場合は、可制御電流が１０５Ａであり大電流化は困難であった。この場合の、ターンオフ時間のチップ間の過渡熱インピーダンスＺ１は４．４ｍ℃／Ｗとチップと支持体間のターンオフ時間での過渡熱インピーダンスＺ２の値３．３ｍ℃／Ｗよりも大きく、またターンオフ以降の過渡熱インピーダンスも同様に大きかった。
【００３５】
《第３実施例》
本発明の第３実施例のＳｉＣの電流駆動型の集積型バイポーラ半導体装置を図５の（ａ）及び（ｂ）を参照して説明する。図５の（ａ）は平面図、同（ｂ）は（ａ）のＶｂ−Ｖｂ断面図である。図５の（ａ）及び（ｂ）において、厚さ３ｍｍ、直径４５ｍｍのコバールの円板の支持体１０Ａの上面に、厚さが１ｍｍで、縦横の寸法がともに１４ｍｍ（１４ｍｍ×１４ｍｍ）のモリブデンの板状部材であるモリブデン板２１を金シリコン半田（ＡｕＳｉ）により半田付けする。モリブデン板２１の上面に、縦横の寸法がともに３ｍｍ（３ｍｍ×３ｍｍ）の耐電圧約６ｋＶのＳｉＣのＧＴＯチップ１１９を４個取付ける。取付けにおいて、ＧＴＯチップ１１９のカソードを前記モリブデン板２１に金ゲルマニューム半田（ＡｕＧｅ）で半田付けする。隣接するＧＴＯチップ１１９相互間の離隔距離は３ｍｍである。その他の構成は前記第２実施例のものと同じである。ＧＴＯチップ１１９は、図４に示すものと実質的に同じ構造を有しているが、ｐ型ベース領域１０４の不純物濃度が５×１０１４ｃｍ−３と、前記第１実施例のものより低くなされている。ｐ型ベース領域１０４の厚さは７５μｍで前記第２実施例のものより厚くなされている。各ＧＴＯチップ１１９のアノード端子Ａはアノードピン１４に金線１２で接続され、ゲート端子Ｇはゲートピン１５に金線１３で電気的に接続されている。これにより４個のＧＴＯチップ１１９は並列に接続される。
【００３６】
本実施例では、コバールよりも熱伝導率の大きい、すなわち熱抵抗の小さいモリブデン板２１に複数のＧＴＯチップ１１９を取付けているので、隣り合うＧＴＯチップ１１９はモリブデン板２１を介して熱の授受を行う。これにより、各ＧＴＯチップ１１９相互間の過渡熱インピーダンスＺ１を、ＧＴＯチップ１１９と支持体１０Ａとの間の過渡熱インピーダンスＺ２より小さくすることができる。本実施例では、熱伝導率の高いモリブデン板２１を過渡熱インピーダンス低減導電材として用いる。
本実施例の集積型バイポーラ半導体装置が定常状態で動作しているときの、ＳｉＣのＧＴＯチップ１１９と支持体１０Ａ間の熱抵抗は０．１８℃／Ｗである。各ＧＴＯチップ１１９の平均ターンオフ時間は２．１マイクロ秒であり、この時間中のＧＴＯチップ１１９と支持体１０Ａ間の過渡熱インピーダンスＺ２は２．５ｍ℃／Ｗであった。各ＧＴＯチップ１１９相互間の過渡熱インピーダンスＺ１は１．５ｍ℃／Ｗ以下であった。
【００３７】
本実施例では、複数のＳｉＣのＧＴＯチップ１１９をモリブデン板２１の上に取付けることにより、各ＧＴＯチップ１１９相互間の過渡熱インピーダンスＺ１が大幅に低下した。
本実施例の各ＧＴＯチップ１１９の定格電流容量は２０Ａであり、定格可制御電流は９０Ａである。このＧＴＯチップ１１９を４個取付けた本実施例の集積型バイポーラ半導体装置の定格電流は８０Ａであり、定格可制御電流は３５０Ａであった。オン電圧は５．７〜６．２Ｖ、ターンオフ時間は１．７〜２．１マイクロ秒の範囲にあった。定格電流容量及び定格可制御電流とも１つのＧＴＯチップ１１９の約４倍であり、個々のＧＴＯチップ１１９の機能が集積型バイポーラ半導体装置において有効に発揮され、集積型バイポーラ半導体装置の大電流化が達成された。
【００３８】
図５に示す集積型バイポーラ半導体装置において、モリブデン板２１上の隣り合うＧＴＯチップ１１９の間隔を５ｍｍにしたものを試作して可制御電流を測定した。その結果、可制御電流は１０５Ａであり、１０５Ａの電流を流したとき４個の内の１個のＧＴＯチップ１１９が破壊された。
本実施例では、過渡熱インピーダンス低減導電材としてモリブデン板２１を用いることにより、隣り合うＧＴＯチップ１１９の間隔を３ｍｍと、前記第２の実施例における間隔２ｍｍに比べ約５０％大きくしたにもかかわらず充分大きな可制御電流を有する集積型バイポーラ半導体装置が実現できた。各ＧＴＯチップ１１９間の間隔が広くなれば、モリブデン板２１にＧＴＯチップ１１９を半田付けするときの作業が容易になり作業性が向上する。作業性の向上により、半田付けの際の位置決め精度を高くすることが可能になるとともに製造コストも低減される。
【００３９】
《第４実施例》
本発明の第４実施例のＳｉＣの電流駆動型集積型バイポーラ半導体装置を図６を参照して説明する。図６の（ａ）は平面図、同（ｂ）は（ａ）のVIｂ−VIｂ断面図である。図６の（ａ）及び（ｂ）において、厚さ３ｍｍ、直径７０ｍｍの金メッキを施した無酸素銅の円板の支持体２７の上の中央部に、厚さ０．８ｍｍ、縦横の寸法がともに２４．５ｍｍ（２４．５ｍｍ×２４．５ｍｍ）の窒化アルミニューム板２６を半田付けする。窒化アルミニューム板２６の表面には電極薄膜が形成されている。次に窒化アルミニューム板２６の上に、厚さ１ｍｍ、縦横の寸法は前記窒化アルミニューム板２６にほぼ等しい寸法をもち、過渡熱インピーダンス低減導電材として働くモリブデン板２５が半田付けされている。半田は金ゲルマニューム半田または金シリコン半田を用いる。モリブデン板２５の両面には金メッキが施されている。モリブデン板２５と支持体２７は金の線２５Ａで接続されている。
【００４０】
モリブデン板２５の上に、縦横それぞれ４個、合計１６個のＳｉＣのＧＴＯチップ３０が２．５ｍｍの間隔で取付けられている。各ＧＴＯチップ３０はカソードがモリブデン板２５に半田付けされている。各ＧＴＯチップ３０の縦横の寸法はともに３ｍｍ（３ｍｍ×３ｍｍ）である。図６の（ａ）において、モリブデン板２５の上の、横に配列されたそれぞれ４個のＳｉＣ−ＧＴＯチップ３０の列の間に、左右方向に長い補助電極３１、３２、３３が設けられている。モリブデン板２５の上端部と下端部にもそれぞれ左右方向に長い補助電極３４、３５が設けられている。各ＧＴＯチップ３０のアノードは、補助電極３１または３３のいずれかに金線３９で接続されている。またアノードは補助電極３５、３２または３４のいずれかに金線３９で接続されている。補助電極３１及び３３は金線４０でアノードピン１４に接続されている。また、補助電極３２、３４及び３５は金線４１で、ゲートピン１５に接続されている。その他の構成は前記第１実施例と同じである。
【００４１】
ＧＴＯチップ３０は、図３に示すものと実質的に同じ構成を有するが、本実施例では、ｐ型ベース領域１０４の不純物濃度が７×１０１４ｃｍ−３であり、その厚さは６０μｍである。
本実施例では、モリブデン板２５と銅の支持体２７との間に、銅より熱伝導率の小さい窒化アルミニューム板２６を介在させることにより、モリブデン板２５と支持体２７との間の熱伝導を抑制する。これによりモリブデン板２５と支持体２７との間の過渡熱インピーダンスが増加する。この窒化アルミニューム板２６を「過渡熱インピーダンス増大絶縁材」という。モリブデン板２５と支持体２７との間の過渡熱インピーダンスが大きいので、隣り合うＧＴＯチップ３０相互間の過渡熱インピーダンスＺ１が、ＧＴＯチップ３０と支持体２７との間の過渡熱インピーダンスＺ２より大幅に小さくなる。隣り合うＧＴＯチップ３０相互間では主としてモリブデン板２５を伝わって、温度の高いＧＴＯチップ３０からそれより温度の低いＧＴＯチップ３０に熱が移る。
【００４２】
本実施例の集積型バイポーラ半導体装置が定常状態で動作してオンとなっているときの、ＧＴＯチップ３０と支持体２７との間の熱抵抗の実測値は０．２１℃／Ｗであった。ＧＴＯチップ３０のターンオフ時間は約２．１マイクロ秒であり、この時間範囲におけるＧＴＯチップ３０と支持体２７との間の過渡熱インピーダンスＺ２の実測値は２．７ｍ℃／Ｗであった。各ＧＴＯチップ３０を３ｍｍ間隔で配置した場合の隣り合うＧＴＯチップ３０相互間の過渡熱インピーダンスＺ１は、１．３ｍ℃／Ｗ以下であり、過渡熱インピーダンスＺ２の２分の１以下であった。
【００４３】
本実施例のＳｉＣのＧＴＯチップ３０の定格電流容量は２０Ａであり、定格可制御電流は９０Ａである。このＧＴＯチップ３０を１６個並列に接続した図６の集積型バイポーラ半導体装置の定格電流容量は３００Ａであり、可制御電流は約１２００Ａであり、それぞれ１個のＧＴＯチップ３０の１５倍及び１３倍にすることができた。
ＧＴＯチップ３０相互間の間隔を約４．５ｍｍに広げたものを実験用として作り測定したところ、制御電流が２４０Ａにおいて、１個のＳｉＣ−ＧＴＯチップ３０が破壊されてしまい、それ以上可制御電流を増やすことはできなかった。
【００４４】
本実施例では、過渡熱インピーダンス低減導電材のモリブデン板２５と過渡熱インピーダンス増大絶縁材の窒化アルミニューム板２６を設けることにより、ＧＴＯチップ３０の間隔を２．５ｍｍと第１実施例のものより広げたにもかかわらず可制御電流を充分大きくすることができた。
【００４５】
以上、本発明の４つの実施例を説明したが、本発明は更に多くの適用範囲あるいは派生構造にも適用可能である。
例えば、ＳｉＣ−ＧＴＯチップを実装するパッケージは平型圧接タイプのパッケージでもよく、モールド型モジュールの半田付けタイプのパッケージでもよい。またＳｉＣ−ＧＴＯチップの数も前記各実施例のものに限定されるものではなく、更に多くてもよい。ＳｉＣ−ＧＴＯチップの配列も過渡熱インピーダンスＺ１がＺ２よりも小さいという本発明の条件が満足されているならば他の形の配列にしてもよい。また、ＳｉＣ−ＧＴＯチップ等の１種類のチップを配列するだけでなく、その駆動回路や保護回路、演算回路あるいは主回路の一部を構成する他の複数のＩＣチップ、及びＩＧＢＴまたはＭＯＳＦＥＴなどを１つの支持体に集積する場合にも同様に適用できる。支持体は鉄やステンレスなどでもよい。金線はアルミニウム線等でもよい。
【００４６】
過渡熱インピーダンス低減導電材は銅、金、銀、アルミニウム、ニッケル、タングステン等の、支持体の材料よりも熱伝導率の大きい他の金属または合金を用いてもよい。過渡熱インピーダンス増大絶縁材は、酸化アルミニューム（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化珪素（Ｓｉ３Ｎ４）、多結晶炭化珪素（ＳｉＣ）、ジルコア（ＺｒＯ２）などでもよい。例えば、支持体２７を銅、過渡熱インピーダンス低減導電材２５を銅、過渡熱インピーダンス増大絶縁材２６をベリリアで構成してもよい。また支持体２７を鉄、過渡熱インピーダンス低減導電材２５をタングステン、過渡熱インピーダンス増大絶縁材２６を酸化アルミニュームで構成してもよい。
また、バイポーラ半導体素子は、バイポーラトランジスタ、バイポーラダーリントントランジスタ、光駆動ＧＴＯ等でもよく、その半導体の母材はＳｉやダイヤモンド、ガリウムナイトライド、アルミニュームナイトライド等でもよい。また、前記の各実施例において、ＳｉＣ−ＧＴＯ素子のｎ型領域をｐ型領域に、ｐ型領域をｎ型領域に置き変えた半導体素子でも本発明を適用できる。以上の各実施例において、半導体の「素子」又は「チップ」の代りに、前記の素子、チップ、ダイオード、抵抗、コンデンサ等各種の電子部品を有する複数の「モジュール」を支持体に取付けた集積型半導体装置に対しても本発明を適用することができる。
【００４７】
【発明の効果】
以上の各実施例で詳細に説明したように、本発明によれば、並列接続した複数のＧＴＯなどのバイポーラ半導体素子のチップを有する集積型バイポーラ半導体装置において、チップ相互間距離をチップとヒートシンク間の距離よりも短くしたり、チップと支持体の間に過渡熱インピーダンス低減導電材や過渡熱インピーダンス増大絶縁材を介在させることにより、チップ間の過渡熱インピーダンスＺ１をチップとヒートシンク間の過渡熱インピーダンスＺ２よりも小さくする。これにより、スナバ回路を備えていなくても並列接続した多数のチップ中の特定のチップの温度が上昇するのを防止して過度の電流集中が発生するのを防ぐことができる。大型の高価なチップの代わりに小型の安価なチップを複数個並列接続することで、大きな可制御電流を有する集積型バイポーラ半導体装置を低コストで実現できるとともに信頼性も向上する。半導体の母材としてワイドギャップ半導体を用いた場合は、特定のチップに過度の電流集中が発生して高温になっても高い温度までバイポーラ半導体素子としての機能を維持できるので集積型バイポーラスイッチング半導体装置の一層の大電流化が図れる。
【図面の簡単な説明】
【図１】本発明の第１実施例に用いるＳｉ−ＧＴＯの素子の断面図
【図２】（ａ）は本発明の第１実施例の集積型バイポーラ半導体装置の平面図
（ｂ）は（ａ）のIIｂ−IIｂ断面図
【図３】本発明の第２実施例に用いるＳｉＣ−ＧＴＯの素子の断面図
【図４】（ａ）は本発明の第２実施例の集積型バイポーラ半導体装置の平面図
（ｂ）は（ａ）のIVｂ−IVｂ断面図
【図５】（ａ）は本発明の第３実施例の集積型バイポーラ半導体装置の平面図
（ｂ）は（ａ）のＶｂ−Ｖｂ断面図
【図６】（ａ）は本発明の第４実施例の集積型バイポーラ半導体装置の平面図
（ｂ）は（ａ）のVIｂ−VIｂ断面図
【図７】（ａ）及び（ｂ）はそれぞれ、バイポーラ半導体素子のターンオン及びターンオフ時のアノード電流とゲート電流の変化を示すグラフ。（ｃ）は電力損失を示すグラフ
【符号の説明】
１ アノード電極
２ ｐエミッタ領域
３ ｎベースバッファー領域
４ ｎベース領域
５ ｐベース領域
６ ｎカソード領域
Ａ アノード端子
Ｇ ゲート端子
Ｋ カソード端子
９、１０９、１１９ ＧＴＯチップ
１０、１０Ａ、１１０ 支持体
１２、１３ 金線
１４ カソードピン
１５ ゲートピン
１６、１７ 絶縁ガラス
１８ アノードピン
１９ ヒートシンク
２１ モリブデン板
２６ 窒化アルミニューム板
２７ 支持体
１１９ ＧＴＯチップ
【図１】
0003898525.tif 000002
【図２】
0003898525.tif 000003
【図３】
0003898525.tif 000004
【図４】
0003898525.tif 000005
【図５】
0003898525.tif 000006
【図６】
0003898525.tif 000007
【図７】
0003898525.tif 000008