(57)【特許請求の範囲】
【請求項１】
平衡回路を構成する一対の信号線路と、導通又は非導通に切り替えられるトランジスタとを備え、前記トランジスタのコレクタを前記信号線路の一方に接続すると共に、エミッタを第一の抵抗素子を介して前記信号線路の他方に接続し、前記信号線路の他方を第二の抵抗素子を介して接地し、前記信号線路間に入力される信号のレベルが所定値以上になったときに前記トランジスタのベースに電圧を印加して前記トランジスタを導通させたことを特徴とする信号減衰回路。
【請求項２】
前記第二の抵抗素子の抵抗値を前記第一の抵抗素子の抵抗値よりも大きくしたことを特徴とする請求項１記載の信号減衰回路。
【請求項３】
前記第一の抵抗素子の抵抗値よりも大きな抵抗値を有する第三の抵抗素子を介して前記トランジスタのベースに前記電圧を印加したことを特徴とする請求項１または２記載の信号減衰回路。
【請求項４】
前記トランジスタをＮＰＮトランジスタとしたことを特徴とする請求項１または２または３記載の信号減衰回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は平衡回路に用いられる信号減衰回路に関する。
【０００２】
【従来の技術】
図２は従来の信号減衰回路を示し、例えば、平衡型の増幅器１１の入力端に接続された一対の信号線路１２、１３に信号が入力される。そして、一方の信号線路１２とグランドとの間には互いに直列接続されたピンダイオード１４及び抵抗素子１５が直流カットのコンデンサ１６、１７によって接続されている。同様に、他方の信号線路１３とグランドとの間には互いに直列接続されたピンダイオード１８及び抵抗素子１９が直流カットのコンデンサ２０、１７によって接続されている。
【０００３】
また、直流カットコンデンサ１６とピンダイオード１４のカソードとの接続点が抵抗素子２１を介してグランドに直流的に接続され、直流カットコンデンサ２０とピンダイオード１８のカソードとの接続点が抵抗素子２２を介してグランドに直流的に接続されている。そして、抵抗素子１５と１９と直流カットコンデンサ１７との接続点Ｔに電圧が印加されるようになっている。
【０００４】
一般に、増幅器１１は、入力される信号のレベルが高くなるに従って、増幅器１１から出力される基本波と高調波との差が少なくなって高調波による受信妨害が顕著になる。そこで、信号線路１２、１３間に入力される信号のレベルが、例えば、６０ｄＢμＶの所定値以下では接続点Ｔに電圧を印加することなく、所定値を越えたときに印加してピンダイオード１４，１８を導通させる。すると、信号線路１２とグランドとの間に抵抗素子１５が高周波的に挿入され、同様に信号線路１３とグランドとの間に抵抗素子１９が挿入される。この結果、増幅器１１に入力される信号のレベルが低くなり、増幅器１１から出力される基本波のレベルは低くなるが、それ以上に高調波のレベルが低くなるので、増幅器１１で発生する高調波のレベルと基本波のレベルとの差が大きくなり、高調波による妨害は低減する。
【０００５】
【発明が解決しようとする課題】
以上説明した従来の信号減衰回路では、一対の信号線路とグランドとの間にそれぞれ抵抗素子を挿入するようにしているので、それに付随して直流カット用のコンデンサやピンダイオード導通用の抵抗素子を二系統必要とし、回路素子の数が多くなるという欠点を有している。また、それぞれの信号線路とグランドとの間に接続される回路素子の定数のばらつきによってバランスが崩れるという問題もある。
【０００６】
そこで、本発明の信号減衰回路は、平衡回路のバランスを崩すことなく、回路素子数を減らすことを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するため、本発明の信号減衰回路は、平衡回路を構成する一対の信号線路と、導通又は非導通に切り替えられるトランジスタとを備え、前記トランジスタのコレクタを前記信号線路の一方に接続すると共に、エミッタを第一の抵抗素子を介して前記信号線路の他方に接続し、前記信号線路の他方を第二の抵抗素子を介して接地し、前記信号線路間に入力される信号のレベルが所定値以上になったときに前記トランジスタのベースに電圧を印加して前記トランジスタを導通させた。
【０００８】
また、本発明の信号減衰回路は、前記第二の抵抗素子の抵抗値を前記第一の抵抗素子の抵抗値よりも大きくした。
【０００９】
また、本発明の信号減衰回路は、前記第一の抵抗素子の抵抗値よりも大きな抵抗値を有する第三の抵抗素子を介して前記トランジスタのベースに前記電圧を印加した。
【００１０】
また、本発明の信号減衰回路は、前記トランジスタをＮＰＮトランジスタとした。
【００１２】
【発明の実施の形態】
図１は本発明の信号減衰回路を示す。平衡型の増幅器１の二つの入力端にはそれぞれ直流カット用のコンデンサ２、３を介して一対の信号線路４、５が接続される。そして信号線路４、５間に信号が入力される。一方の信号線路４にＮＰＮトランジスタ６のコレクタが接続され、そのエミッタと他方の信号線路５との間に信号減衰用の第一の抵抗素子７が接続される。また、信号線路５は信号減衰用の第一の抵抗素子７よりも抵抗値の大きな第二の抵抗素子８によって直流的にグランドに接続される。さらに、トランジスタ６のベースには信号減衰用の第一の抵抗素子７よりも抵抗値の大きな第三の抵抗素子９が接続され、その他端Ｔに電圧が印加されるようになっている。
【００１３】
なお、第一の抵抗素子７はトランジスタ６のコレクタと一方の信号線路４との間に接続し、エミッタを他方の信号線路５に接続してもよい。
【００１４】
以上の構成において、信号線路４、５間に入力される信号のレベルが、例えば、６０ｄＢμＶの所定値以下では第三の抵抗素子９の他端Ｔに電圧を印加することなく、トランジスタ６を非導通状態にしておく。そして、信号のレベルが所定値を越えたときに印加する。すると、トランジスタ６のベースとエミッタとの間にベース電流が流れて、コレクタとエミッタとの間は導通状態となり、信号線路４、５間に第一の抵抗素子７が高周波的に挿入される。この結果、増幅器１に入力される信号のレベルは第１の抵抗素子７の抵抗値によって決まる量だけ低くなり、増幅器１から出力される基本波のレベルは第１の抵抗素子７の抵抗値に依存して低くなる。しかし、高調波のレベルはそれ以上に低くなるので、増幅器１で発生する高調波のレベルと基本波のレベルとの差が大きくなり、高調波による妨害は低減する。
【００１５】
本発明の信号減衰回路では、一対の信号線路４、５間に第一の抵抗素子７を挿入するようにしているので、平衡回路おバランスを崩すことがなく信号を減衰することができる。また、第一の抵抗素子７を挿入するための手段としてＮＰＮトランジスタ６を使用しているので、そのベースに電圧を印加してベース電流を流すだけでよい。
【００１６】
さらに、トランジスタ６のエミッタ側の信号線路５を大きな抵抗値の第二の抵抗素子８でグランドに接続し、ベースには大きな抵抗値の第三の抵抗素子９を介して電圧を印加するので、トランジスタ６を導通するための直流回路によってもバランスを崩すことがない。
【００１７】
【発明の効果】
以上のように、本発明の信号減衰回路は、トランジスタのコレクタを信号線路の一方に接続し、エミッタを第一の抵抗素子を介して信号線路の他方に接続し、信号線路の他方を第二の抵抗素子を介して接地したので、トランジスタのベースに電圧を印加する際にも信号線路の他方は接地から浮いた状態となり平衡回路のバランスを崩さずに信号を減衰できる。
【００１８】
また、本発明の信号減衰回路は、第二の抵抗素子の抵抗値を第一の抵抗素子の抵抗値よりも大きくしたので、一層バランスを崩すことがない。
【００１９】
また、本発明の信号減衰回路は、第一の抵抗素子の抵抗値よりも大きな抵抗値を有する第三の抵抗素子を介してトランジスタのベースに電圧を印加したので、電圧印加によってもバランスは崩れない。
【００２０】
また、本発明の信号減衰回路は、トランジスタをＮＰＮトランジスタとしたので、トランジスタのベースには正の電圧を印加するだけで簡単に減衰できる。
【図面の簡単な説明】
【図１】本発明の信号減衰回路の構成図である。
【図２】従来の信号減衰回路の構成図である。
【符号の説明】
１  平衡型の増幅器
２、３  直流カットコンデンサ
４、５  信号線路
６  ＮＰＮトランジスタ
７  第一の抵抗素子
８  第二の抵抗素子
９  第三の抵抗素子
【図１】
0003990515.tif 000002
【図２】
0003990515.tif 000003