(57)【特許請求の範囲】
【請求項１】
異なる周波数を有する同期信号を選択可能に出力する同期信号生成回路において、
クロック信号のソースと、
前記ソースに結合され、前記クロック信号を除算して前記同期信号を生成する除算器と、
前記クロック信号を交互の除数のシーケンスにより除算するように前記除算器を条件づける回路であって、前記条件づける回路は、前記除算器が前記クロック信号を一定の除数で除算して、第１の周波数の同期信号を生成するように条件づけ、かつ前記除算器が前記クロック信号を交互の除数のシーケンスで除算して、前記第１の周波数とは異なる第２の周波数の同期信号を生成するように条件づける回路を含み、前記条件づける回路は、伸張されたビデオ信号が表示されるフレームレートに基づいて、複数の除数の中から前記除数を選択することと、
を備えたこと特徴とする同期信号生成回路。
【請求項２】
請求項１に記載の同期信号生成回路において、
前記交互の除数のシーケンスは、前記一定の除数を含んでいることを特徴とする同期信号生成回路。
【請求項３】
請求項１に記載の同期信号生成回路において、
前記ソースは、
制御入力ポートおよび基本クロック信号が得られる出力ポートを有する制御発振器と、
前記出力ポートに結合され、前記基本クロック信号を一定係数で除算して前記クロック信号を出力する除算回路と、
を備えたことを特徴とする同期信号生成回路。
【請求項４】
請求項３に記載の同期信号生成回路において、
前記ソースは、
システム・クロック信号を出力するシステム・クロック・ジェネレータと、
前記制御発振器の出力ポートおよび前記システム・クロック・ジェネレータにそれぞれ結合された第１の入力ポートおよび第２の入力ポートを有すると共に、前記制御発振器の前記制御入力ポートに結合された出力ポートを有する位相検出器と、
をさらに備えたことを特徴とする同期信号生成回路。
【請求項５】
請求項４に記載の同期信号生成回路において、
前記システム・クロック・ジェネレータは、
前記システム・クロック信号を出力する別の制御発振器と、
前記システム・クロック信号のパルスをカウントするモジュロ・カウンタと、
ローカル・クロック基準値を生成するために、あらかじめ決められたインスタンスで前記モジュロ・カウンタから出力されたカウント値をストアする記憶手段と、
送信データ・パケットのソースであって、前記データ・パケットの１つひとつがシステム・クロック基準値（ＳＣＲ）を含んでいることと、
前記システム・クロック基準値を前記データ・パケットから抽出する回路と、
前記システム・クロック基準値および前記ローカル・クロック基準値に応答して、制御信号を前記別の制御発振器の制御入力ポートに印加してその周波数を調整する制御回路と、
を備えたことを特徴とする同期信号生成回路。
【請求項６】
請求項３に記載の同期信号生成回路において、
前記ソースは、
送信データ・パケットのソースであって、前記データ・パケットの１つひとつがシステム・クロック基準値（ＳＣＲ）を含んでいることと、
前記システム・クロック基準値を前記データ・パケットから抽出する回路と、
前記基本クロック信号またはその約数のパルスをカウントするモジュロ・カウンタと、
ローカル・クロック基準値を生成するために、あらかじめ決められたインスタンスで前記モジュロ・カウンタから出力されたカウント値をストアする記憶手段と、
前記システム・クロック基準値および前記ローカル・クロック基準値に応答して、前記制御発振器の前記制御入力ポートに印加する制御信号を生成する制御回路と、
をさらに備えたことを特徴とする同期信号生成回路。
【請求項７】
請求項６に記載の同期信号生成回路において、
前記システム・クロック基準値を前記データ・パケットから抽出する前記回路は、圧縮ビデオ信号のトランスポート・パケットを処理する逆トランスポート・プロセッサを含んでおり、前記逆トランスポート・プロセッサは前記基本クロック信号と異なるシステム・クロック信号を生成する回路を含んでいることを特徴とする同期信号生成回路。
【請求項８】
請求項７に記載の同期信号生成回路において、
前記除算器を条件づける前記回路は、ＭＰＥＧ準拠の信号に応答して、前記除算器が除算するように条件づけられる除数を決定するＭＰＥＧコンパチブルの伸張器を含んでいることを特徴とする同期信号生成回路。
【請求項９】
請求項８に記載の同期信号生成回路において、
前記ＭＰＥＧコンパチブルの伸張器は、前記逆トランスポート・プロセッサに結合され、前記システム・クロックは、少なくとも部分的に、前記逆トランスポート・プロセッサを励起し、前記基本クロック信号は、少なくとも部分的に、前記ＭＰＥＧコンパチブルの伸張器を励起することを特徴とする同期信号生成回路。
【請求項１０】
請求項３に記載の同期信号生成回路において、
前記制御発振器は８１ＭＨｚの基本クロック信号を出力し、前記除算回路は基本クロック信号を１２００で除算し、前記除算器がクロック信号を除算するように条件づける前記回路は、除算器が１０００と１００１とで交互に除算するように条件づけることを特徴とする同期信号生成回路。
【請求項１１】
同期信号を生成する装置において、
圧縮ビデオ信号のソースと、
前記圧縮ビデオ信号に含まれるタイム・スタンプと同期がとられたシステム・クロックを出力するシステム・クロック・ジェネレータを含む逆トランスポート・プロセッサであって、前記システム・クロックは、少なくとも部分的に前記逆トランスポート・プロセッサを励起するように結合されていることと、
前記逆トランスポート・プロセッサに結合され、前記システム・クロック・ジェネレータとは別のピクセル・クロック・ジェネレータを含む伸張装置であって、前記ピクセル・クロック・ジェネレータは、少なくとも部分的に前記伸張装置を励起するように結合されていることと、
前記ピクセル・クロック・ジェネレータに結合され、前記伸張装置に応答して、複数の表示レート間の伸張ビデオ信号表示のレートを制御するための同期信号を、複数の同期信号の中から選択可能に生成する同期信号回路と、
を備えたことを特徴とする同期信号を生成する装置。
【請求項１２】
請求項１１に記載の同期信号を生成する装置において、
前記ピクセル・クロック信号を前記システム・クロック信号と位相同期させる回路をさらに含むことを特徴とする同期信号を生成する装置。
【請求項１３】
請求項１２に記載の同期信号を生成する装置において、
前記ピクセル・クロック信号を前記システム・クロック信号と位相同期させる前記回路は、
前記ピクセル・クロック信号を出力する制御発振器と、
送信データ・パケットのソースであって、前記データ・パケットの１つひとつがシステム・クロック基準値（ＳＣＲ）を含んでいることと、
前記システム・クロック基準値を前記データ・パケットから抽出する回路と、
前記ピクセル・クロック信号またはその約数のパルスをカウントするモジュロ・カウンタと、
ローカル・クロック基準値を生成するために、あらかじめ決められたインスタンスで前記モジュロ・カウンタから出力されたカウント値をストアする記憶手段と、
前記システム・クロック基準値および前記ローカル・クロック基準値に応答して、前記制御発振器を制御する制御信号を生成する制御回路と、
前記システム・クロック信号を出力する別の制御発振器と、
前記システム・クロック信号またはその約数のパルスをカウントする別のモジュロ・カウンタと、
別のローカル・クロック基準値を生成するために、あらかじめ決められたインスタンスで前記別のモジュロ・カウンタから出力されたカウント値をストアする記憶手段と、
前記システム・クロック基準値および前記別のローカル・クロック基準値に応答して、前記別の制御発振器を制御する制御信号を生成する制御回路と、
を備えたことを特徴とする同期信号を生成する装置。
【請求項１４】
請求項１に記載の同期信号生成回路において、
前記交互の除数のシーケンスは、前記複数の除数がフレーム毎に変更され、所定のフレーム数に渡って構成される除数トグルパターンの繰り返し形式であることを特徴とする同期信号生成回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は異なる周波数をもつ同期信号を生成することに関し、その具体例としては、ＭＰＥＧ圧縮形式で伝送されるビデオ信号の異なるモードの表示を異なるフレーム同期レートで提供することに関する。本明細書で言及しているＭＰＥＧとは、国際標準化機構(International Standardization Organization - ＩＳＯ）の動画専門家グループ(Moving Picture Experts Group - ＭＰＥＧ）が提唱している圧縮標準のことである。
【０００２】
なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第０８／５７１，０４０号（１９９５年１２月１２日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】
以下では、本発明はＭＰＥＧビデオ信号受信装置の環境の場合について説明されているが、本発明はビデオ信号で使用されることに限定されるものではなく、またＭＰＥＧ信号処理システムに限定されるものでもないことはもちろんである。
【０００４】
圧縮ビデオ信号に関するＭＰＥＧ標準は、異なる表示モードをもつビデオ信号が圧縮されて伝送される点で非常に柔軟性がある。例えば、それぞれが異なるフレーム・レートのソース信号は圧縮可能であり、ＭＰＥＧコンパチブルの受信装置はそれぞれの信号を適当なフレーム・レートで再生し、表示できる機能を備えているものと予想されている。特に、現在ＦＣＣによって検討されているグランド・アライアンス高品位テレビジョン(Grand Alliance High Definition Television) システムは、フレーム・レートが２９．９７００２９９７…Ｈｚまたは３０．００００００ＨｚであるＭＰＥＧ圧縮ビデオ信号を受け入れている。圧縮信号は、受信信号のフレーム・レートを示すデータ・フィールドを含んでおり、グランド・アライアンス・コンプライアント(Grand Alliance compliant)の受信装置は、このデータ・フィールドを受けると、そこに示されたフレーム・レートで受信信号を表示するように適応的に再構成されるようになっている。
【０００５】
システム・レベルのＭＰＥＧ圧縮信号には、同期信号がタイム・スタンプの形で組み込まれている。これらのタイム・スタンプは、ビデオ信号圧縮システムのクロック信号である２７ＭＨｚを基準にしている。これらのタイム・スタンプの１つはプレゼンテーション・タイム・スタンプ (Presentation Time Stamp - ＰＴＳ）と呼ばれており、ビデオ・レベルの圧縮信号に現れ、圧縮されるソース信号のフレームの出現と同期がとられ、伸張(decompressed)されたフレームがそれぞれの受信装置によって表示されるときの正確な時刻を決定している。第２タイム・スタンプはシステム・クロック基準値(System Clock Reference - ＳＣＲ）と呼ばれ、システム・レベルの圧縮信号に組み込まれている。システム・レベルでは、圧縮信号は離散的パケット(discrete packet) にセグメント化されている。ＳＣＲはこれらのパケットの１つひとつに挿入され、それぞれのＳＣＲは関連パケットがフォーマット／送信されるときの正確な時刻を示している。ＳＣＲは、受信装置側システム・クロックを圧縮装置側システム・クロックと同期させるためにそれぞれの受信装置によって利用される。
【０００６】
【発明が解決しようとする課題】
受信装置側システム・クロックを圧縮装置側システム・クロックと同期させると、受信信号をレート・バッファ(rate buffer) に入れておくために、それぞれの受信装置で要求されるメモリ量が最小限になる。受信装置側システム・クロックは、圧縮信号を復号化(decode)するために伸張装置によって公称的に利用されている。受信装置側システム・クロックは圧縮装置側システム・クロックと同期しており、ＰＴＳがその基準になっているので、復号化された信号の表示も、受信装置側システム・クロックでタイミングをとることができる。しかし、信号クロック基準値をブロードキャスト信号受信装置で使用する場合には欠点がある。例えば、めったにしか送信されないデータは紛失または破壊されるおそれがあるため、伸張される信号に対してエラー隠蔽プロセス(error concealment process) を行う必要がある。これらのプロセスは復号化データの正常のフローを乱す傾向があり、場合によっては、関連のＰＴＳに従ってフレームを正常に表示することを妨げることになる。また、フリーズ・フレーム(freeze frame)といった、種々の表示フィーチャを実装することも可能であるが、これらはＰＴＳとシステム・クロックとの正しい関連づけを乱すことになる。
【０００７】
【課題を解決するための手段】
請求項１記載の本発明の第１の形態は、異なる周波数を有する同期信号を選択可能に出力する同期信号生成回路において、クロック信号のソース（２６、４０１）と、前記ソースに結合され、前記クロック信号を除算して前記同期信号を生成する除算器（４０４、４０５）と、前記クロック信号を交互の除数のシーケンスにより除算するように前記除算器を条件づける回路（４０５）であって、前記条件づける回路は、前記除算器が前記クロック信号を一定の除数で除算して、第１の周波数の同期信号を生成するように条件づけ、かつ前記除算器が前記クロック信号を交互の除数のシーケンスで除算して、前記第１の周波数とは異なる第２の周波数の同期信号を生成するように条件づける回路を含み、前記条件づける回路は、伸張されたビデオ信号が表示されるフレームレートに基づいて、複数の除数の中から前記除数を選択することと、を備えたこと特徴とする。
【０００８】
ここで、請求項１において、前記交互の除数のシーケンスは、前記一定の除数を含んでいることとすることができる。
【０００９】
さらに、請求項１において、前記ソースは、制御入力ポートおよび基本クロック信号が得られる出力ポートを有する制御発振器と、前記出力ポートに結合され、前記基本クロック信号を一定係数で除算して前記クロック信号を出力する除算回路と、を備えたこととすることができる。
【００１０】
ここで、請求項３において、前記ソースは、システム・クロック信号を出力するシステム・クロック・ジェネレータと、前記制御発振器の出力ポートおよび前記システム・クロック・ジェネレータにそれぞれ結合された第１の入力ポートおよび第２の入力ポートを有すると共に、前記制御発振器の前記制御入力ポートに結合された出力ポートを有する位相検出器と、をさらに備えたこととすることができる。
【００１１】
さらに、請求項４において、前記システム・クロック・ジェネレータは、前記システム・クロック信号を出力する別の制御発振器と、前記システム・クロック信号のパルスをカウントするモジュロ・カウンタと、ローカル・クロック基準値を生成するために、あらかじめ決められたインスタンスで前記モジュロ・カウンタから出力されたカウント値をストアする記憶手段と、送信データ・パケットのソースであって、前記データ・パケットの１つひとつがシステム・クロック基準値（ＳＣＲ）を含んでいることと、前記システム・クロック基準値を前記データ・パケットから抽出する回路と、前記システム・クロック基準値および前記ローカル・クロック基準値に応答して、制御信号を前記別の制御発振器の制御入力ポートに印加してその周波数を調整する制御回路と、を備えたこととすることができる。
【００１２】
さらに、請求項３において、前記ソースは、送信データ・パケットのソースであって、前記データ・パケットの１つひとつがシステム・クロック基準値（ＳＣＲ）を含んでいることと、前記システム・クロック基準値を前記データ・パケットから抽出する回路と、前記基本クロック信号またはその約数のパルスをカウントするモジュロ・カウンタと、ローカル・クロック基準値を生成するために、あらかじめ決められたインスタンスで前記モジュロ・カウンタから出力されたカウント値をストアする記憶手段と、前記システム・クロック基準値および前記ローカル・クロック基準値に応答して、前記制御発振器の前記制御入力ポートに印加する制御信号を生成する制御回路と、をさらに備えたこととすることができる。
【００１３】
さらに、請求項６において、前記システム・クロック基準値を前記データ・パケットから抽出する前記回路は、圧縮ビデオ信号のトランスポート・パケットを処理する逆トランスポート・プロセッサを含んでおり、前記逆トランスポート・プロセッサは前記基本クロック信号と異なるシステム・クロック信号を生成する回路を含んでいることとすることができる。
【００１４】
さらに、請求項７において、前記除算器を条件づける前記回路は、ＭＰＥＧ準拠の信号に応答して、前記除算器が除算するように条件づけられる除数を決定するＭＰＥＧコンパチブルの伸張器を含んでいることとすることができる。
【００１５】
さらに、請求項８において、前記ＭＰＥＧコンパチブルの伸張器は、前記逆トランスポート・プロセッサに結合され、前記システム・クロックは、少なくとも部分的に、前記逆トランスポート・プロセッサを励起し、前記基本クロック信号は、少なくとも部分的に、前記ＭＰＥＧコンパチブルの伸張器を励起することとすることができる。
【００１６】
さらに、請求項３において、前記制御発振器は８１ＭＨｚの基本クロック信号を出力し、前記除算回路は基本クロック信号を１２００で除算し、前記除算器がクロック信号を除算するように条件づける前記回路は、除算器が１０００と１００１とで交互に除算するように条件づけることとすることができる。
【００１７】
請求項１１に記載の本発明の第２の形態は、同期信号を生成する装置において、圧縮ビデオ信号のソースと、前記圧縮ビデオ信号に含まれるタイム・スタンプと同期がとられたシステム・クロックを出力するシステム・クロック・ジェネレータを含む逆トランスポート・プロセッサであって、前記システム・クロックは、少なくとも部分的に前記逆トランスポート・プロセッサを励起するように結合されていることと、前記逆トランスポート・プロセッサに結合され、前記システム・クロック・ジェネレータとは別のピクセル・クロック・ジェネレータを含む伸張装置であって、前記ピクセル・クロック・ジェネレータは、少なくとも部分的に前記伸張装置を励起するように結合されていることと、前記ピクセル・クロック・ジェネレータに結合され、前記伸張装置に応答して、複数の表示レート間の伸張ビデオ信号表示のレートを制御するための同期信号を、複数の同期信号の中から選択可能に生成する同期信号回路と、を備えたことを特徴とする。
【００１８】
ここで、請求項１１において、前記ピクセル・クロック信号を前記システム・クロック信号と位相同期させる回路をさらに含むこととすることができる。
【００１９】
さらに、請求項１２において、前記ピクセル・クロック信号を前記システム・クロック信号と位相同期させる前記回路は、前記ピクセル・クロック信号を出力する制御発振器と、
送信データ・パケットのソースであって、前記データ・パケットの１つひとつがシステム・クロック基準値（ＳＣＲ）を含んでいることと、前記システム・クロック基準値を前記データ・パケットから抽出する回路と、前記ピクセル・クロック信号またはその約数のパルスをカウントするモジュロ・カウンタと、ローカル・クロック基準値を生成するために、あらかじめ決められたインスタンスで前記モジュロ・カウンタから出力されたカウント値をストアする記憶手段と、前記システム・クロック基準値および前記ローカル・クロック基準値に応答して、前記制御発振器を制御する制御信号を生成する制御回路と、前記システム・クロック信号を出力する別の制御発振器と、前記システム・クロック信号またはその約数のパルスをカウントする別のモジュロ・カウンタと、別のローカル・クロック基準値を生成するために、あらかじめ決められたインスタンスで前記別のモジュロ・カウンタから出力されたカウント値をストアする記憶手段と、前記システム・クロック基準値および前記別のローカル・クロック基準値に応答して、前記別の制御発振器を制御する制御信号を生成する制御回路と、を備えたこととすることができる。
【００２０】
さらに、請求項１において、前記交互の除数のシーケンスは、前記複数の除数がフレーム毎に変更され、所定のフレーム数に渡って構成される除数トグルパターンの繰り返し形式であることとすることができる。
【００２１】
【発明の実施の形態】
本発明によれば、同期信号を異なるレートで選択的に生成するためのプログラマブル同期システムが設けられている。特定の実施例では、このプログラマブル同期システムは、システム・クロックを発生する第１同期システムとビデオ信号表示同期信号を出力する第２同期システムをもつビデオ信号伸張システムに組み込まれている。具体的実施例では、同期信号を異なるレートで選択可能に出力する同期システムは発振器とプログラマブル・カウンタを含んでいる。プログラマブル・カウンタは、発振器からのパルスを第１除数(divisor) と第２除数によって交互にカウントして、同期信号を生成するように条件づけられている。所望の同期レートは、実効的に、交互の除数によるカウントの結果得られたカウンタ出力の平均になっている。
【００２２】
図１を参照して説明すると、送信された圧縮ビデオ信号、例えば、ＭＰＥＧコンパチブルの信号はアンテナ１０で検出され、チューナ復調器(tuner-demodulator) １１に入力される。チューナ復調器１１には、等化(equalization)回路とアナログ−ディジタル・コンバータ(analog-to-digital converter) を含めることが可能である。チューナ復調器は、システム・コントローラ16の制御を受けて、所望のチャネルにチューニングし、所望の周波数搬送波を検出・復調し、ベースバンド・ディジタル信号を順方向エラー訂正回路(forward error correction circuit)１２へ送る。回路１２には、受信信号に含まれる、送信時に発生したエラーを訂正するためのリード・ソロモン(Reed-Solomon)エラー訂正およびトレリス(trellis) 復号化回路を含めることが可能である。エラー訂正信号は逆トランスポート・プロセッサ(inverse transport processor) １３に入力される。
【００２３】
逆トランスポート・プロセッサはいくつかの機能を備えている。すなわち、所望の圧縮信号パケットを時間多重化パケット・ストリーム(time multiplexed packet stream)から分離し、選択されたパケットからパケット・ペイロード(payload) を抽出し、暗号化信号ペイロードを解読し、選択された信号をレート・バッファに置いておき、受信装置側システム・クロックを生成する、といった機能である。逆トランスポート・プロセッサ回路の例は、米国特許第５，４５９，７８９号に詳しく説明されている。分離された圧縮オーディオ信号はオーディオ信号伸張器(audio signal decompressor) １５に入力され、分離された圧縮ビデオ信号はビデオ伸張器１４に入力され、プログラム・ガイド(program guide) などの、分離されたデータ信号はシステム・コントローラ１６に入力される。なお、システム・コントローラはマイクロプロセッサを含むことが可能である。
【００２４】
ビデオ信号伸張器は伸張メモリ(decompression memory)１７と一緒に働いて受信ビデオ信号を伸張する回路を含んでいる。伸張されたビデオ信号はメモリ１７の一部にロードされ、そこから取り出して適当なフレーム・レートで表示できるようになっている。この例では、伸張器１４は本発明による表示クロック・ジェネレータ(display clock generator) も含んでいる。表示クロック・ジェネレータはピクセル・レート、水平ライン・レートおよびフィールド／フレーム・レート信号を出力する。ピクセル・レート信号は少なくとも伸張信号を表示メモリから読み取るために使用されるが、それ自体は伸張プロセスの中で使用することが可能である。ライン・レートとフィールド／フレーム・レート信号は偏向回路(deflection circuitry)２０に入力され、そこからは、ディスプレイ装置（図示せず）に印加するための信号が生成される。
【００２５】
メモリ１７からの伸張ビデオ信号は、信号を表示フォーマットに再フォーマッティングする回路を含んでいる信号変換器(signal translator) １８に入力される。例えば、この変換器は、４：２：０フォーマットのビデオ信号を４：２：２フォーマットに変換する装置、非インタレース信号(non-interlaced signal) をインタレース信号(interlaced signal) に変換する装置などで構成することが可能である。
【００２６】
エレメント１８からの変換された信号はＹ，Ｒ−ＹおよびＢ−Ｙフォーマットになっている。これらの信号はカラー・マトリックス(color matrix)１９に入力されて、そこからディジタルＲ，ＧおよびＢ信号が生成されるが、このマトリックスには、コントラスト、明るさおよびカラー補正コントロールを含めることも可能である。ディジタルＲ，ＧおよびＢ信号はディジタル−アナログ回路２１に入力され、そこでそれぞれのＲ，ＧおよびＢ信号はアナログ形式に変換され、ディスプレイ・ドライバ回路（図示せず）に印加される。
【００２７】
図２は、受信装置側システム・クロック・ジェネレータ２５の例を示す図である。この実施の形態では、順方向エラー訂正回路１２からのデータは逆トランスポート・プロセッサ３２とＳＣＲパケット検出器３１に結合されている。逆トランスポート・プロセッサ３２はトランスポート・パケット・ヘッダ・データをそれぞれのトランスポート・パケット・ペイロードから分離する。トランスポート・ヘッダ・データに応答して、逆トランスポート・プロセッサ３２はビデオ信号ペイロード（以下では、サービス・データ１と呼ぶことにする）を、例えば、ビデオ伸張器１４に入力し、補助的データ（サービス・データ２と呼ぶことにする）を、例えば、システム・コントローラ１６などの該当の適当なデータ処理エレメントに入力する。補助的データに含まれているのが代表的であるＳＣＲはメモリ・エレメント３４へ送られ、そこにストアされる。
【００２８】
ＳＣＲパケット検出器３１はトランスポート・パケット・ヘッダ内の適当なフラグを認識するように構成された整合フィルタ(matched filter)にすることができるが、ＳＣＲを収めているトランスポート・パケットが現れたとき制御パルスを発生する。制御パルスはラッチ３５に印加され、ラッチはこの制御パルスに応答して、現在ローカル・カウンタ３６が示しているカウント値をストアする。ローカル・カウンタ３６は例えば、電圧制御発振器３７から出力されたパルスをカウントする構成になっている。また、このカウンタ３６は、トランスポート・パケットに収められたＳＣＲを出力する信号符号化装置側の対応するカウンタ（図示せず）と同じ数をモジュロとしてカウントする構成になっている。
【００２９】
電圧制御発振器(voltage controlled oscillator) ３７は受信装置側システム・クロック信号を出力し、これは代表例として２７ＭＨｚになっている。この発振器は、クロック・コントローラ３９から得られたローパス・フィルタされたエラー信号によって制御される。エラー信号は、次のようにして生成される。時刻ｎに到着したＳＣＲをＳＣＲn と呼び、これと並列にラッチ３５にストアされたカウント値をＬn と呼ぶことにする。クロック・コントローラはＳＣＲとＬの連続する値を読み取り、差分に比例するエラー信号Ｅを次式のように形成する。
【００３０】
【数１】
0003924031.tif 000002
【００３１】
このエラー信号Ｅは、エラー信号Ｅを無効化するのに役立つ周波数を示すように電圧制御発振器３７を条件づけるために使用される。クロック・コントローラ３９から出力されるエラー信号はパルス幅変調信号の形態にすることができるので、ローパス・フィルタ３８はアナログ・コンポーネントで実現することができる。
【００３２】
上記とは別の構成では、カウンタ３６は第１検出ＳＣＲと等しいカウント値を示すように、スタートアップ時に初期化することが可能になっている。そのあと、エラー信号は差分（ＳＣＲn −Ｌn ）に比例して生成することが可能になっている。しかるに、この構成は、かなり複雑化されたカウンタ回路を必要とするだけでなく、第１受信ＳＣＲをカウンタに入力するためのルーチング(routing) 回路が必要になる。
【００３３】
どちらの構成の場合も、電圧制御発振器の自走周波数(free running frequency)は符号器／圧縮器側システム・クロックの周波数に非常に近接していなければならない。
【００３４】
図２に示すように、第２クロック・ジェネレータ２６が設けられている。このクロック・ジェネレータ２６は図４の装置に示すようにＶＣＸ０と一緒に働いて、ピクセル表示クロックを生成するようになっている。クロック・ジェネレータ２６の動作はクロック・ジェネレータ２５の動作と類似しているので、以下ではその動作について詳しく説明することは省略する。
【００３５】
図３を参照して説明すると、同図はビデオ伸張器１４に組み込まれている表示クロック・ジェネレータの第１例を示したものである。この表示クロック・ジェネレータはシステム・クロックとは別のものになっているが、システム・クロックと同期させると利点がある。これは、図３に示すように、表示クロックを受信装置側の２７ＭＨｚシステム・クロックと位相同期(phase lock)させることにより行われる。
【００３６】
図３に示すように、異なる同期（フレーム）レートは、表示クロック・ジェネレータと位相同期されたシステム・クロックを異なる係数で除算することにより得られる。この除算はプログラマブル除算器３０１によって行われ、この除算器は伸張コントローラの制御を受けて、システム・クロックを値Ｎで除算する。値Ｎは所望のフレーム・レートに応じて選択される。例えば、所望の表示フレーム・レートが３０．００００００Ｈｚであれば、選択される値Ｎは１０００である。これとは別に、所望の表示フレーム・レートが２９．９７００２９９７…Ｈｚであれば、選択される値Ｎは１００１である。
【００３７】
除算されたシステム・クロック信号は、ループ・フィルタ(loop filter) ３０３と電圧制御発振器３０４とＭによる除算回路(divide by M circuit) ３０５とからなる位相同期ループ(phase locked loop) 内に置かれている位相コンパレータ(phase comparator)３０２の第１入力端に印加される。この位相同期ループは従来設計と同じであり、信号処理分野の精通者ならば、その動作は当然に理解されるはずである。ＶＣＯ３０４の出力周波数およびＭによる除算回路３０５における係数Ｍの値は、所望のピクセル・クロック周波数によって決まる。例えば、ピクセル・クロック周波数が７４．２５ＭＨｚに選択されれば、値Ｍは２７５０となる。
【００３８】
適当なフレーム同期信号を生成するために、ピクセル・クロック周波数は回路３０６内の別の除算器に印加される。ライン当たりのピクセル数が２２００であるとすると、７４．２５ＭＨｚクロックは２２００で除算され、３３．７５０ｋＨｚライン・レート信号が得られることになる。最終的には、フレーム当たりのライン数が１１２５であるとすると、このライン・レート信号は回路３０６内の第２のカウントダウン回路に印加され、ライン・レート信号が１１２５で除算されてフレーム・レート信号が得られることになる。
【００３９】
図３に示す回路は、許容ピクセル・クロック信号(acceptable pixel clock signal) と選択可能フレーム・レート信号を生成する。しかし、位相検出器３０２とループ・フィルタ３０３の組合せは、ピクセル・クロック周波数に対して相対的に低周波数のエラー信号で動作するので望ましくない。この欠点を解消した好適実施例を示したのが図４である。
【００４０】
図４のシステムは、大きなＶＣＯエラー信号の影響を受けないピクセル・クロック信号を生成する。図４に示すように、ピクセル・クロックは電圧制御水晶発振器ＶＣＸＯ４０１によって生成される。ＶＣＸＯの出力周波数（図示の例では、８１ＭＨｚになっている）は８１ＭＨｚ、７４．２５ＭＨｚ、２７ＭＨｚにすることができるが、これはシステム・アプリケーションによって決まる。発振器はクリスタル・ベースであるので、ピクセル・クロック周波数は非常に安定しており、周波数偏差(frequency deviation) は非常に小さくなっている。例えば、グランド・アライアンス(Grand Alliance)の受信装置が要求するシステムの条件は、フレーム・レートが２９．９７００２９９７…Ｈｚであるか、３０．００Ｈｚであるかに関係なく、ピクセル・クロック周波数が１０００分の1 を越えて変化しないことである。この安定性はＶＣＸ０４０１のようなＶＣＸ０によって容易に満足される。
【００４１】
図４の構成では、表示クロックはシステム・クロックと間接的に位相同期がとられている。つまり、ＶＣＸＯ４０１の出力は、圧縮器側システム・クロックと位相同期をとる受信装置側システム・クロック装置と同じように、ＳＣＲを通して符号器または圧縮器側システム・クロックと位相同期がとられている。これは、３による除算回路４０３とＳＣＲプロセッサ２６（図２）を含むループ内で行われる。
【００４２】
ＶＣＸＯ４０１から出力されたピクセル・レート・クロックは除算回路４０４に結合されている。ライン当たりのアクティブ・ピクセル数が１９２０またはライン当たりの総ピクセル数が２４００であるとすると、除算器４０４はピクセル・レート・クロックを１２００で除算して２倍のライン・レート信号を得る構成になっている。この信号は２による除算回路に入力され、水平同期信号を出力する。
【００４３】
２倍のライン・レート信号はプログラマブル除算器４０５にも結合されている。フレーム当たりのライン数が１１２５であるとすると、プログラマブル除算器４０５はこの２倍のライン・レート信号を、例えば１１２５で除算して６０Ｈｚの垂直またはフィールド・レート信号を出力するように調節される。除算器４０５の出力は２による除算回路４０７に結合されてフレーム・レート同期信号が生成される。
【００４４】
２倍のライン・レート信号（またはライン・レート信号）を整数で除算して、５９．９４００５９９４Ｈｚの垂直信号に対応する２９．９７００２９９７…Ｈｚのフレーム・レート信号を生成することは不可能である。５９．９４００５９９４…Ｈｚ垂直レート信号を生成するために、プログラマブル除算器４０５に印加される除算係数は、フレーム当たり１１２５ラインと１１２７ラインの間で周期的に変更される。除数１１２５が“０”で表され、除数１１２７が“１”で表され、プログラマブル除算器４０５に印加される除数が０００００００１１１１１１１１１のパターンで繰返し１６フレーム・シーケンスに現れるとすると、平均フィールド・レート（垂直レート）は正確に５９．９５００５９９４…Ｈｚになる。この繰返し１６フレーム・シーケンスを１０１０１０１１０１０１０１０１のパターンに従って並べ替えると、つまり、１０１０１０１１０１０１０１０１．１０１０１０１１０１０１０１０１．１０１０１０１１０１０１０１０１（なお、“．”は単にシーケンス間の区切りを示すために挿入したものである）のように並べ替えると、実効的な瞬時５９．９４００５９９４…Ｈｚ垂直レートが得られることになる。この交互除数パターンがカウンタ４０５に印加されたとき、２による除算回路４０７は２９．９７００２９９７…Ｈｚフレーム・レート同期信号を出力する。
【００４５】
飛越し信号を得るためには、垂直またはフィールド・レート信号が必要であり、これらの信号は上述したように生成される。ここで注意すべきことは、上記の説明において、除算器４０５に印加される除数はフィールド・レートではなく、フレーム・レートでトグルされることである。除数がフレーム・レートでトグルされると、１１２７で除算することにより得られたフレームに現れる余分のラインが、奇数フィールドと偶数フィールドとの間で分割されることが保証されるからである。
【００４６】
それぞれの伸張器が非飛越し信号だけを出力する構成になっている場合は、除算器４０４は１２００ではなく、２４００でカウント・ダウンするように条件づけることができる。その場合には、２による除算回路４０６と４０７のどちらも不要になる。プログラマブル除算器４０５が直接にフレーム・レート信号を出力することになる。
【００４７】
図５は、種々の除数の間でトグルすることができるプログラマブル除算器回路の例を示す図である。２進カウンタ(binary counter)５０１は２倍の水平レート信号でクロックがとられ、フレーム・レート信号でリセットされる。（説明を簡単にするために、図５の回路のすべてはエッジでトリガされるものと想定している。）２進カウンタから得られたパラレル出力信号は複数の復号器５０２〜５０４に入力される。それぞれの復号器は、カウンタ５０１がそれぞれの復号器に関連するそれぞれの除数に対応するカウント値まで達したとき出力パルスを出力する。例えば、復号器１は１１２５による除算に対応づけることができる。その場合には、復号器１は２Ｈクロック信号の１１２５パルスが現れたことを示すカウント値１１２５をカウンタ５０１が出力したときパルスを出力する。それぞれの復号器５０２〜５０４の出力はマルチプレクサ５０５のそれぞれの入力端に入力される。マルチプレクサ５０５の出力は、垂直レート信号である。
【００４８】
マルチプレクサ５０５は復号器のそれぞれを、除数トグル・パターン(divisor toggle pattern)に従ってその出力に結合するように条件づけられている。このトグル・パターンは別のマルチプレクサ５０７を制御することにより伸張器コントローラ（またはシステム・コントローラ）によって選択される。
【００４９】
複数のトグル・パターンは複数のシフト・レジスタ５０８〜５１０にロードされる。なお、シフト・レジスタの各々は排他的パターンを収めている。それぞれのシフト・レジスタに収められるトグル・パターンはマルチプレクサ５０５を制御する制御信号のシーケンスになっている。これらの制御信号は、選択されたシフト・レジスタから出力フレーム・レート信号によってシフトアウトされ、マルチプレクサ５０７のそれぞれの入力端に印加される。これらのパターンはフィードバック接続路を通ってそれぞれのレジスタで再循環して、繰返しのトグル・パターンが得られるようになっている。マルチプレクサ５０７は所望のフレーム・レート（トグル・パターン）に従って１つのシフト・レジスタを選択する。トグル・パターンはマルチプレクサ５０５に制御信号を提供し、１つの復号器をその出力に連続的に結合するためのものと、復号器出力接続路(decoder output connection) の２つまたはそれ以上をマルチプレクサ５０５の出力に順番に（フレーム・レートで）結合するためのものとがある。図４を参照して説明したシステムでは、図５の装置は複数の復号器を２つに減少することが可能である。この場合、一方は除数１１２５を表し、他方は除数１１２７を表している。さらに、必要になるトグル・パターン・レジスタは１つだけで十分である。
【００５０】
図５に示す形態のプログラマブル・カウンタは、必要になる除数が多種類で、トルグ・パターンが多種類であると扱いづらくなる。図６は汎用性が向上している、別形態のプログラマブル・カウンタを示す図である。図６に示すように、プログラマブル・ダウン・カウンタ６０６はそれぞれの除数に対応する値によって、マルチプレクサ６０４を通してプログラムされる。マルチプレクサ６０４はトグル・レジスタ６０５にロードされたトグル・パターンによってフレーム・レートでトグルされる。それぞれのプログラミング値は、それぞれの出力接続路がマルチプレクサ６０４に結合されている、それぞれのラッチ６０１〜６０３に格納されている。所望のプログラミング値とトグル・パターンは、システム・コントローラまたは伸張コントローラのどちらかによってラッチ６０１〜６０３とレジスタ６０５にロードされる。伸張コントローラは圧縮ビデオ信号に応答して、現ビデオ信号のフレーム・レートを検出する。検出されたフレーム・レートに応答して、システムはシステム・メモリ（図示せず）にストアされた適当なトグル・パターンと除数を選択し、これらを適当なラッチ６０１〜６０３とレジスタ６０５に入力する。そのあと、レジスタが活性化され、カウンタ６０６が所望の交互除数シーケンスに従ってカウントするように条件づけるようにマルチプレクサ６０４を動作させる。
【００５１】
図７は、図３の回路と図４の回路の混成であるプログラマブル同期信号ジェネレータを示す図である。この回路は、図４の回路のように間接的にではなく、受信装置側の２７ＭＨｚシステム・クロックと直接に同期がとられるＶＣＸＯを含んでいる。図７の実施の形態の残り部分の動作は、図４の回路中で類似符号が付いているエレメントの動作とほぼ同じである。
【００５２】
交互カウント値または除数の考え方は、整数による除算では得られない他のフレーム・レートが得られるように拡張することが可能である。しかし、ビデオ信号の飛越しフレーム同期信号を生成する場合は、飛越しフレーム当たりのライン数が奇数であるために除数は奇数にすることが好ましい。１１２５と１１２７の間でトグルする代わりに、除数１１２１と１１３１の間でトグルすることも可能である。３０．１０７Ｈｚと２９．８４Ｈｚの間のどのフレーム・レートも、除数間で適当なトグルを行うことによりサポートすることができる。
【００５３】
フレーム・シーケンス全体にわたって非常に多数の除数の間でトグルするようにすると、非常に多数のフレーム・レートを生成することができる。異なる交互除数のシーケンスを使用すると、異なるフレーム・レートを得ることができる。さらに、マイクロプロセッサのようなコントローラは、繰返しシーケンスになっていない、異なる除数を適応的に適用するようにプログラムすることができる。例えば、標準外ソースをトラッキングするフレーム同期信号を生成する必要があり、そのソースがフレーム同期信号を提供する場合を考えてみる。そのようなシステムは図８に示されている。
【００５４】
図８に示すように、ピクセル・クロックは発振器８００によって生成されるが、この発振器は他の実施の形態に示されているように、自走水晶発振器にすることも、位相または周波数同期ループ(phase or frequency locked loop)内の制御発振器(controlled oscillator) にすることも可能である。ピクセル・クロック信号は第１プログラマブル・カウンタ８０４に入力される。カウンタ８０４は、この例では、システム（図１のシステムのようなシステム）が様々なライン当たりのピクセル・フォーマットを受け入れるようにプログラム可能になっている。カウンタ８０４はピクセル・クロック信号を適当な係数で除算するようにプロセッサ８１６、これはマイクロプロセッサ・システム・コントローラにすることが可能であるが、によって条件づけられて、所望の水平レートまたは２倍の水平レート（２Ｈ）信号を出力する。つまり、システムの初期化時に、プロセッサ８１６は除数に対応する値をラッチ８０２に印加し、この値は、同じくプロセッサ８１６から入力されたジャム・パルス(jam pulse) ｊp に応答してカウンタ８０４にロードされる。カウンタ８０４は、２Ｈ信号の総水平ラインのピクセル周期の半分に相当する（そのようにプログラムされていれば、１Ｈ信号の総水平ラインのピクセル周期に相当する）数のピクセル・クロック・パルスが現れたとき出力パルスを出力する。カウンタ８０４は、そこからそれぞれ出力された各々のパルスでリセットされるので、実効的にモジュロＷでカウントする。ただし、Ｗはラッチ８０２にセットされた値によって設定される。
【００５５】
２Ｈ信号は除算器８０６で２により除算され、水平同期信号が得られる。これはクロックとして第２プログラマブル・カウンタ８１０にも印加される。カウンタ８１０は２Ｈ信号を除算するようにラッチ８０８にセットされた値によって条件づけられて、垂直レート信号を出力する。垂直レート信号は回路８１２で２により除算されて、フレーム同期信号が生成される。このフレーム同期信号はカウンタ８１０の入力制御端子Ｊp に印加され、そこから所望の除数に対応する値が、各フレーム周期ごとにカウンタ８１０のJAM INPUT ポートに入力される。所望の除数に対応する値は一定にすることも、可変にすることも可能である。
【００５６】
フレーム同期信号は、この例では位相検出器として示されている比較器(comparator)８１４の一方の入力端に印加される。基準フレーム・レート信号REF SYNCは比較器の第２入力端に印加される。比較器からの出力はプロセッサ８１６に入力される。プロセッサは、比較器から入力された値に応答して、必要な１つまたは複数の除数に対応する値を生成し、これらの値をラッチ８０８に印加する。おお、新しい除数がカウンタ８１０に印加されるのは、フレームカウントが一杯になったあとだけである。つまり、カウンタ８１０は新たに計算された除数値を更新するためにフレーム周期期間に中断されない。上記から理解されるように、除数に対応する値をそれぞれのフレーム周期期間に更新することが許されないことから、最低速のプロセッサを除くすべてのプロセッサはそれぞれのフレーム周期期間に十分な時間があるので、必要な除数値のシーケンスを生成してラッチ８０８に印加することができる。
【００５７】
除数値（または除数値に対応する値）のシーケンスを生成するアルゴリズムの例は図９のフローチャートに示されている。このアルゴリズムは、６つの異なる除数に対応する６つの異なる値Ｎ１〜Ｎ６の１つを、各フレーム周期ごとにラッチ８０８に印加する。フレーム・レートが所望のフレーム・レートから増加／減少すると、立上り時間(attack time) を高速化するために、印加される値はそれに応じて増加／減少する。ピクセル・クロックが８１ＭＨｚで、フレーム当たりのライン数が約１１２５であるとすると、例示の値Ｎ１〜Ｎ６はＮ１＝１１２１、Ｎ２＝１１２３、Ｎ３＝１１２５、Ｎ４＝１１２７、Ｎ５＝１１２９、Ｎ６＝１１３１にすることができる。このアルゴリズムは、図８に示すものと類似のシステムを想定し、位相差の値φが位相検出器８１４からコントローラ８１６に入力されるようになっている。このプロセスでは、現位相差の値φはサンプリングされ｛９００｝、テストされる｛９０１｝。φが第１しきい値ＴＨ１より小であれば（REF SYNCから若干偏差していることを示す）、その極性がテストされる｛９０２｝。極性が正であれば、除数Ｎ３に対応する値がプロセッサ・メモリからアクセスされ｛９０４｝、ラッチ８０８に印加される。正でなければ、除数Ｎ４に対応する値がラッチ８０８に印加される｛９０３｝。そのあと、システムはステップ｛９００｝に戻り、次の位相差信号が現れるのを待つことになる。
【００５８】
ステップ｛９０１｝で、φが第１しきい値より大であれば、もっと大きい第２しきい値ＴＨ２と突合わせテストされる｛９０５｝。φが第２しきい値ＴＨ２より小であれば（REF SYNCより若干大きく偏差していることを示す）、その極性がテストされる｛９０６｝。極性が正であれば、除数Ｎ２に対応する値がプロセッサ・メモリからアクセスされ｛９０８｝、ラッチ８０８に印加される。正でなければ、除数Ｎ５に対応する値がラッチ８０８に印加される｛９０７｝。そのあと、システムはステップ｛９００｝に戻り、次の位相差信号が現れるのを待つことになる。
【００５９】
ステップ｛９０５｝で、φが第２しきい値ＴＨ２より大であれば（REF SYNCよりさらに大きく偏差していることを示す）、その極性がテストされる｛９０９｝。極性が正であれば、除数Ｎ１に対応する値がプロセッサ・メモリからアクセスされ｛９１１｝、ラッチ８０８に印加される。正でなければ、除数Ｎ６に対応する値がラッチ８０８に印加される。そのあと、システムはステップ｛９００｝に戻り、次の位相差信号が現れるのを待つことになる。
【００６０】
上述したアルゴリズムは様々な態様に容易に変形することが可能である。例えば、種々のしきい値と突合わせテストする前に位相差信号をフィルタに通すか、あるいは積分することが可能である。さらに、ラッチに印加される値のシーケンスに制約を設けることも可能である。例えば、大きな値Ｎ１（Ｎ６）の印加が連続するフレームで２回行われないように制約することが可能である。また、別の例として、いったんシステムが実質的に同期化されると、値Ｎ１〜Ｎ３の１つひとつが値Ｎ４〜Ｎ５の１つひとつと交互になるように強制することが可能である。別の変形例では、偶数の除数と奇数の除数が使用されている。
【００６１】
ビデオ信号処理システムの環境における場合を例にして図８の実施の形態を説明してきたが、回路分野の精通者ならば理解されるように、本実施の形態は、位相または周波数トラッキング同期信号の生成を必要とする種々のシステムに実装することが可能である。
【００６２】
【発明の効果】
以上説明したように本発明では、異なる周波数を有する同期信号を選択可能に出力する同期信号生成回路において、クロック信号のソースと、前記ソースに結合されていて、前記クロック信号を除算して前記同期信号を生成する除算器と、クロック信号を交互の除数のシーケンスにより除算するように前記除算器を条件づける回路とを備えた同期信号生成回路とすることができる。
【００６３】
さらに本発明では、圧縮ビデオ信号処理装置において、圧縮ビデオ信号のソースと、圧縮ビデオ信号に含まれているタイム・スタンプと同期がとられたシステム・クロックを出力するシステム・クロック・ジェネレータを含んでいる逆トランスポート・プロセッサであって、前記システム・クロックは、少なくとも部分的に該逆トランスポート・プロセッサを励起するように結合されているものと、該逆トランスポート・プロセッサに結合されていて、前記システム・クロック・ジェネレータとは別のピクセル・クロック・ジェネレータを含んでいる伸張装置であって、前記ピクセル・クロック・ジェネレータは、少なくとも部分的に該伸張装置を励起するように結合されているものと、該ピクセル・クロック・ジェネレータに結合されていて、該伸張装置に応答して、伸張ビデオ信号表示のレートを複数の表示レートの間で制御するための同期信号を選択可能に生成する同期信号回路とを備えた圧縮ビデオ信号処理装置とすることができる。
【図面の簡単な説明】
【図１】本発明を実装しているＭＰＥＧコンパチブルのビデオ信号受信装置を示すブロック図である。
【図２】図１の受信装置用の受信装置側システム・クロック・ジェネレータを示すブロック図である。
【図３】ビデオ信号表示同期信号を生成するための、本発明を実装しているプログラマブル・ジェネレータを示すブロック図である。
【図４】ビデオ信号表示同期信号を生成するための、本発明を実装しているいくつかの代替プログラマブル同期（ｓｙｎｃ）ジェネレータを示すブロック図である。
【図５】図４の装置に実装可能ないくつかの代替プログラマブル除算器を示すブロック図である。
【図６】図４の装置に実装可能ないくつかの代替プログラマブル除算器を示すブロック図である。
【図７】ビデオ信号表示同期信号を生成するための、本発明を実装しているいくつかの代替プログラマブル同期（ｓｙｎｃ）ジェネレータを示すブロック図である。
【図８】ビデオ信号表示同期信号を生成するための、本発明を実装しているいくつかの代替プログラマブル同期（ｓｙｎｃ）ジェネレータを示すブロック図である。
【図９】図８の装置において垂直同期信号を生成するようにプログラマブル・カウンタのプログラミングを示すフローチャートである。
【符号の説明】
１０  アンテナ
１１  圧縮ビデオ信号のソース
１２  順方向エラー訂正回路
１３  逆トランスポート・プロセッサ
１４  伸張装置
１６，２０  同期信号回路
２１  ディジタル−アナログ変換回路
２６  クロック信号のソース
３７，３０４  電圧制御発振器
３８  ローパス・フィルタ
４０１  電圧制御水晶発振器
４０４，４０５  除算器
５０５，５０７  マルチプレクサ
８００  発振器
【図１】
0003924031.tif 000003
【図２】
0003924031.tif 000004
【図３】
0003924031.tif 000005
【図４】
0003924031.tif 000006
【図５】
0003924031.tif 000007
【図６】
0003924031.tif 000008
【図７】
0003924031.tif 000009
【図８】
0003924031.tif 000010
【図９】
0003924031.tif 000011