(57)【特許請求の範囲】
【請求項１】
背面基板と、
前記背面基板上に所定の厚さに形成されたストライプ状の陰極と、
前記陰極上に所定の物質で所定の高さに形成されたマイクロ・チップ支持部材と、
前記マイクロ・チップ支持部材上に所定の値以下の仕事関数を有する物質で所定の厚さの平板形に形成されたダイヤモンド或いはダイヤモンド類似炭素からなるマイクロ・チップと、
前記マイクロ・チップ支持部材を取り囲むホールを有し、その高さが前記マイクロ・チップ支持部材の高さとほぼ同一に形成された絶縁体層と、
前記絶縁体層に前記マイクロ・チップ支持部材と所定の間隔を置いて離隔される開口を有し、前記マイクロ・チップより所定の高さ程低く、前記マイクロチップ支持部材より低い位置に形成されるゲートと、
前記背面基板と所定の間隔を置いて対向し、その対向面上に前記陰極と交叉する方向のストライプ状の陽極の形成された前面基板とを備えてなることを特徴とする電界効果電子放出素子。
【請求項２】
前記マイクロ・チップ支持部材は１．５〜２μｍ厚さに形成されたことを特徴とする請求項１に記載の電界効果電子放出素子。
【請求項３】
前記マイクロ・チップ支持部材は非晶質シリコンからなることを特徴とする請求項１に記載の電界効果電子放出素子。
【請求項４】
前記マイクロ・チップは０．５〜１μｍ厚さに形成されたことを特徴とする請求項１に記載の電界効果電子放出素子。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、陰電子親和力によって低い仕事関数を有するダイヤモンド薄膜をマイクロ・チップ形成に利用したダイヤモンド薄膜チップを有する電界効果放出素子およびその製造方法に関する。
【０００２】
【従来の技術】
図５を参照して従来の垂直構造の電界効果電子放出素子の構造をみると次の通りである。
【０００３】
垂直構造の電界効果電子放出素子は背面ガラス基板１と、該ガラス基板１上に形成された陰極２と、該陰極２上に形成された電界放出用のマイクロ・チップ２′と、該マイクロ・チップ２′を取り囲むホール３′を有するように前記陰極２上に形成された絶縁体層３と、マイクロ・チップ２′の上部に電界放出を可能にする開口４′を有するように絶縁体層３上に形成されたゲート４と、前記マイクロ・チップ２′から放出される電子が既知の運動エネルギーで蛍光体層６に衝突するように引っ張る陽極５と、該陽極５の形成された前面ガラス基板１′とからなる。
【０００４】
図５に示したような垂直構造の電界放出素子のマイクロ・チップは、その端が尖っている必要がある。また、マイクロ・チップ２′からの電子の流れがゲートの開口４′サイズに応じて定まるので、数十ｎｍ単位のマイクロ・チップが形成されなければならない。上記マイクロ・チップ２′およびゲート４の開口の形成のためのエッチング技術はサブミクロン単位の高度の微細工程が必要である。それで、工程上の非均一性および大面積の素子製造時の収率が低くなるなどの問題が発生する。したがって、ゲート４の開口４′が大きくなるとゲート４に印加されるバイアス電圧のレベルが高くなり高電圧が必要になる。さらに、このような垂直構造の電界放出素子のマイクロ・チップは仕事関数が大体高くて高電圧でゲート電極を駆動しなければならないという短所がある。
【０００５】
【発明が解決しようとする課題】
本発明は前記のような問題点に鑑みてなされたものであり、本発明の目的は低い仕事関数により低い駆動電圧でも電子が放出できるマイクロ・チップを有し、大面積素子の製造時にもその収率の高い電界効果電子放出素子およびその製造方法を提供することにある。
【０００６】
【課題を達成するための手段】
前記のような目的を達成するために、請求項１記載の第１の発明による電界効果放出素子は、背面基板と、前記背面基板上に所定の厚さに形成されたストライプ状の陰極と、前記陰極上に所定の物質で所定の高さに形成されたマイクロ・チップ支持部材と、前記マイクロ・チップ支持部材上に所定の値以下の仕事関数を有する物質で所定の厚さの平板形に形成されたマイクロ・チップと、前記マイクロ・チップ支持部材を取り囲むホールを有し、その高さが前記マイクロ・チップより所定の高さ程低く位置するように形成された絶縁体層と、前記絶縁体層上に前記マイクロ・チップ支持部材と所定の間隔を置いて離隔される開口を有し、前記マイクロ・チップより所定の高さ程低い位置に形成されたゲートと、前記背面基板と所定の間隔を置いて対向し、その対向面上に前記陰極と交叉する方向にストライプ状の陽極の形成された前面基板とを備えてなることを要旨とする。従って、極めて低いゲート電圧でも電子放出が生じやすいだけでなく、平板形チップの製作も可能なので、均一のチップの形成が容易であって大面積の素子の製造を容易にできる。
【０００７】
請求項２記載の第２の発明は、前記マイクロ・チップ支持部材は、ダイヤモンド或いはダイヤモンド類似炭素からなることを要旨とする。
【０００８】
請求項３記載の第３の発明は、前記マイクロ・チップ支持部材は１．５〜２μｍ厚さに形成されたことを要旨とする。
【０００９】
請求項４記載の第４の発明は、前記マイクロ・チップ支持部材は非晶質シリコンからなることを要旨とする。
【００１０】
請求項５記載の第５の発明は、前記マイクロ・チップは０．５〜１μｍ厚さに形成されたことを要旨とする。
【００１１】
請求項６記載の第６の発明は、背面基板と、前記背面基板上に所定の厚さのストライプ状に形成された陰極と、前記陰極上に所定の物質で所定の高さに形成されたマイクロ・チップ支持部材と、前記マイクロ・チップ支持部材上に所定の値以下の仕事関数を有する物質であってその端の尖った円錐形に形成されたマイクロ・チップと、前記マイクロ・チップおよび前記マイクロ・チップ支持部材を取り囲むホールを有し、その高さが前記マイクロ・チップ支持部材程高くなるように形成された絶縁体層と、前記絶縁体層上に前記マイクロ・チップと所定の間隔を置いて離隔される開口を有し、前記マイクロ・チップ程高い位置に形成されたゲートと、前記背面基板と所定の間隔を置いて対向し、その対向面上に前記陰極と交叉する方向のストライプ状の陽極の形成された前面基板とを備えてなることを要旨とする。従って、極めて低いゲート電圧でも電子放出が生じやすいだけでなく、平板形チップの製作も可能なので、均一のチップの形成が容易であって大面積の素子の製造を容易にできる。
【００１２】
請求項７記載の第７の発明は、前記マイクロ・チップはダイヤモンド或いはダイヤモンド類似炭素からなることを要旨とする。
【００１３】
請求項８記載の第８の発明は、前記マイクロ・チップ支持部材は１．５〜２μｍ厚さに形成されたことを要旨とする。
【００１４】
請求項９記載の第９の発明は、前記マイクロ・チップ支持部材は非晶質シリコンからなることを要旨とする。
【００１５】
請求項１０記載の第１０の発明は、前記マイクロ・チップは０．５〜１μｍ厚さに形成されたことを要旨とする。
【００１６】
請求項１１記載の第１１の発明は、基板上に陰極層を蒸着パターンして陰極パターンを形成する段階と、前記陰極パターン上に非晶質シリコンを蒸着させて非晶質シリコン層を形成する段階と、前記非晶質シリコン層上にダイヤモンドを蒸着させてダイヤモンド薄膜を形成する段階と、前記ダイヤモンド薄膜上にマスク層を形成した後、蝕刻してパターンするマスク形成段階と、前記マスクを利用して前記ダイヤモンド薄膜を等方性蝕刻してダイヤモンドチップを形成する段階と、前記非晶質シリコン層を蝕刻して前記ダイヤモンドチップ支持部材を形成する段階と、前記ダイヤモンドチップ支持部材の周囲に絶縁物質を成長させ絶縁体層を形成する段階と、前記ダイヤモンドチップが平板形の場合は絶縁物質を低く成長させゲートの高さがダイヤモンドチップ支持部材の高さとほぼ同一にし、ダイヤモンドチップが円錐形の場合は絶縁物質を高く成長させゲートの高さがダイヤモンドチップの先頭部の高さとほぼ同一になるようにする絶縁体層上に金属を蒸着させてゲート層を形成する段階と、前記マスクを蝕刻して前記ダイヤモンドマイクロ・チップに蒸着された前記絶縁物質およびゲート層を除去するマスク蝕刻段階とを含むことを要旨とする。従って、極めて低いゲート電圧でも電子放出が生じやすいだけでなく、平板形チップの製造も可能なので、均一のチップの形成が容易であって大面積の素子の製造を容易にできる。
【００１７】
請求項１２記載の第１２の発明は、前記ダイヤモンド薄膜の代わりにダイヤモンド類似炭素膜を形成することを要旨とする。
【００１８】
請求項１３記載の第１３の発明は、前記非晶質シリコン層の形成段階は電子ビーム蒸着法またはスパッタリング法を使用することを要旨とする。
【００１９】
請求項１４記載の第１４の発明は、前記ダイヤモンド薄膜または前記ダイヤモンド類似炭素膜を形成する段階は強化プラズマ化学蒸着法を使用することを要旨とする。
【００２０】
請求項１５記載の第１５の発明は、前記マスク形成段階はリフト・オフ技法または化学蝕刻法からなることを要旨とする。
【００２１】
請求項１６記載の第１６の発明は、前記ダイヤモンドチップを形成する段階において等方性蝕刻はＳＦ6 ／Ｏ2 プラズマを使用することを要旨とする。
【００２２】
請求項１７記載の第１７の発明は、前記ダイヤモンドチップ支持部材を形成する段階は、ＳＦ6 ／Ｏ2 プラズマを使用する等方性蝕刻およびＣＦ4 ／Ｏ2 プラズマを使用する異方性蝕刻工程を含むことを要旨とする。
【００２３】
請求項１８記載の第１８の発明は、前記絶縁体層を形成する段階は、自己整列マスクを利用して電子ビーム蒸着することを要旨とする。
【００２４】
請求項１９記載の第１９の発明は、前記金属マスクは、金属化学蝕刻液に浸し超音波振動を加えて除去することを要旨とする。
【００２５】
請求項２０記載の第２０の発明は、前記マスク蝕刻段階後にバッファドオキサイドエッチャントを使用して前記絶縁体層を所定量程蝕刻する段階をさらに含むことを要旨とする。
【００２６】
【発明の実施の形態】
以下、添付した図面に基づき本発明による電界効果電子放出素子およびその製造方法を説明する。
【００２７】
先ず、図１および図２を参照しながら本発明による電界効果電子放出素子の構造をみると次の通りである。
【００２８】
ガラス基板１１上にストライプ状の陰極１２、ホール１３″を有する絶縁体層１３、開口１４″を有するクロムゲート１４が順次積層される。前記ホール１３″の底の陰極１２上には電子放出用のダイヤモンドチップ１２″およびダイヤモンドチップ支持部材１２′が形成される。ここで、ダイヤモンドチップ１２″は平板形および円錐形に形成される。この平板形および円錐形のダイヤモンドチップ１２″については次に詳細に説明する。そして、ダイヤモンドチップ支持部材１２′の上部には前記ダイヤモンドチップと一定の間隔を置いて対向し、その対向面上に陰極１２と交叉する方向にストライプ状の陽極１５の形成された前面ガラス基板２１が備えられた構造からなる。
【００２９】
このような構造の電界効果電子放出素子において、陰極１２は金属を０．５μｍ厚さに蒸着させて形成され、ダイヤモンドチップ支持部材１２′は非晶質シリコンを１．５〜２μｍ蒸着して形成され、ダイヤモンドチップ１２″は５０００〜１００００Å程度の薄膜を形成した後、蝕刻して形成される。
【００３０】
図１に示したような平板形ダイヤモンドチップ１２″を使用する電界放出素子は平板形ダイヤモンドチップ１２″がゲート１４に比べて高さの差が特になければ、ダイヤモンドチップ１２″とゲート１４との間に強い電界が形成され、ダイヤモンドチップ１２″から電子漏洩による漏洩電流がゲート１４に直接抜け出るので、これを防止するために、ダイヤモンドチップ支持部材１２′の高さをゲート１４より高め、ゲート１４を負電圧で駆動することにより、電子放出を容易にすると同時に、漏洩電流を減らす（第１実施形態）。
【００３１】
また、このようなダイヤモンドチップ支持部材１２′の高さの問題を補完するために、図２に示したような尖ったダイヤモンドチップ１２″を用いると、電界強化効果を得ることができ、図１の平板ダイヤモンドチップを使用する電界効果電子放出素子のように支持部材を高めなくても容易な工程で素子が製造できるという利点がある。この時、ダイヤモンド薄膜をプラズマ蝕刻により幅を狭めて蝕刻すると、尖った形のダイヤモンドチップが形成される（第２実施形態）。
【００３２】
このような構造の電界効果電子放出素子の製造方法を図３ (Ａ) 〜図４ (Ｂ) を参照して説明する。ここで、図３ (Ａ) はクロムマスク形成後の垂直断面図、図３ (Ｂ) はプラズマ蝕刻によるダイヤモンドチップ形成後の垂直断面図、図３ (Ｃ) はプラズマ蝕刻によるシリコンの異方性および等方性の柱形成後の垂直断面図、図４ (Ａ) は絶縁体層および金属を蒸着した後の垂直断面図、そして図４ (Ｂ) は蛍光体の塗布された陽極板を設けて完成された素子の垂直断面図である。
【００３３】
先ず、図３ (Ａ) に示したように、ガラス基板１１上に金属を蒸着しパターンしてストライプ状の陰極パターン１２を形成し、この陰極パターン１２上に非晶質シリコンを電子ビーム蒸着法またはスパッタリング法を使用して約１．５〜２μｍ厚さに蒸着させ非晶質シリコン層１８を形成する。次に、非晶質シリコン層１８上にダイヤモンドまたはダイヤモンド類似炭素をプラズマ強化化学気相蒸着（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition)法でダイヤモンド薄膜或いはダイヤモンド類似炭素膜１２″を５０００〜１００００Å厚さに形成し、その上部にはリフト・オフ技法や化学蝕刻法でクロムマスク１７を形成する。
【００３４】
次に、クロムマスク１７を利用しダイヤモンド薄膜１２″を等方性蝕刻して、図３ (Ｂ) に示したように、ダイヤモンドチップ１２″を形成する。この時、ダイヤモンド薄膜はＳＦ6 ／Ｏ2 プラズマを使用して等方性蝕刻する。該等方性蝕刻の程度に応じて平板形または円錐形のマイクロチップが形成される。すなわち、蝕刻されるほどマイクロ・チップは尖っていく。
【００３５】
次に、非晶質シリコン層１８を先ずＳＦ6 ／Ｏ2 プラズマを使用して適当に等方性蝕刻した後（この時、ダイヤモンドとシリコンとの蝕刻選択度は低いほど良い）、ＣＦ4 ／Ｏ2 プラズマを使用して異方性蝕刻を行い、図３ (Ｃ) に示したように、瓶状のダイヤモンドチップ支持部材１２′を形成する。
【００３６】
次に、ダイヤモンドチップ支持部材１２’の周囲にそれぞれ絶縁物質および金属を電子ビーム蒸着器で蒸着させ、図４（Ａ）に示したように、絶縁体層１３およびゲート１４を形成する。この時、自己整列マスクであるクロムマスク１７が用いられる。前記ダイヤモンドチップが平板形の場合は絶縁物質を低く成長させゲートの高さがダイヤモンドチップ支持部材の高さとほぼ同一にし、ダイヤモンドチップが円錐形の場合は絶縁物質を高く成長させゲートの高さがダイヤモンドチップの先頭部の高さとほぼ同一になるようにする。
【００３７】
次に、クロムマスク１７を蝕刻してダイヤモンドマイクロ・チップ１２″上部の絶縁物質１３′およびゲート層１４′を除去することにより、図４ (Ｂ) に示したように、ダイヤモンドチップ１２″が露出されるようにする。この時、クロムマスク１７は金属化学蝕刻液に基板を浸した状態で超音波振動を蝕刻液に加える方法を使用する。
【００３８】
次に、基板をバッファドオキサイドエッチャント（ＢＯＥ：Buffered Oxide Etchant）に入れて絶縁体層を少し蝕刻した後、前記ダイヤモンドマイクロ・チップ１２″の形成された背面ガラス基板１１と一定の間隔を置いて対向するように、陰極と交叉する方向のストライプ状の陽極１５の形成された前面ガラス基板２１を配置し、その縁を密封し内部を真空状態にして素子を完成する（第３実施形態）。
【００３９】
以上のように製作された電界効果電子放出素子は、図４ (Ｂ) に示したように、その内部を１０-6〜１０-7ｔｏｒｒ以下の真空状態にした後、ゲート電極にバイアス電圧を加え陰極を接地して、陽極に適当な電源電圧（Ｖａ）を印加すると、ダイヤモンドチップに強電界が発生してチップから電子が放出される。この電界効果電子放出素子は、平板表示素子、超高周波応用素子、ＳＥＭ（Scanning Electron Microscope）、Ｅ−ビーム（Electron-beam)応用素子を利用したマイクロセンサなどに応用され得る。
【００４０】
【発明の効果】
以上で説明したように、本発明による電界効果電子放出素子およびその製造方法は、陰電子親和力による仕事関数の低いダイヤモンド或いはダイヤモンド類似炭素を利用して電子放出用のマイクロ・チップを製作することにより、極めて低いゲート電圧でも電子放出が生じやすいだけでなく、平板形チップの製作も可能なので、均一のチップの形成が容易であって大面積の素子の製造を容易にできる。
【図面の簡単な説明】
【図１】本発明による平板ダイヤモンドチップを有する電界効果電子放出素子の垂直断面図である。
【図２】本発明による尖ったダイヤモンドチップを有する電界効果電子放出素子の垂直断面図である。
【図３】本発明による尖ったダイヤモンドチップを有する電界効果電子放出素子の製造工程別の垂直断面図であり、（Ａ）はクロムマスク形成後の垂直断面図、（Ｂ）はプラズマ蝕刻によるダイヤモンドチップ形成後の垂直断面図、（Ｃ）はプラズマ蝕刻によるシリコンの異方性および等方性の柱形成後の垂直断面図である。
【図４】本発明による尖ったダイヤモンドチップを有する電界効果電子放出素子の製造工程別の垂直断面図であり、（Ａ）は絶縁層および金属を蒸着した後の垂直断面図、（Ｂ）は蛍光体の塗布された陽極板を設けて完成した素子の垂直断面図である。
【図５】従来の電界効果電子放出素子の垂直断面図である。
【符号の説明】
１１  ガラス基板
１２  陰極
１２′  ダイヤモンドチップ支持部材
１２″  ダイヤモンドチップ
１３  絶縁体層
１４  クロムゲート
【図１】
0003987591.tif 000002
【図２】
0003987591.tif 000003
【図３】
0003987591.tif 000004
【図４】
0003987591.tif 000005
【図５】
0003987591.tif 000006