(57)【特許請求の範囲】
【請求項１】
複数のワード線と、前記複数のワード線に交差して設けられた複数のビット線と、前記複数のワード線と前記複数のビット線のそれぞれの交点に設けられた複数の磁気抵抗素子と、書き込み動作時に前記複数のワード線の内１つを選択して書き込み電流を供給するワード線制御回路と、書き込み動作時に前記複数のビット線の内１つを選択して書き込み電流を供給するビット線制御回路とを有し、前記ワード線制御回路はワード線に対する書き込み電流の供給回数をカウントするカウンタを有し前記カウンタのカウント値が所定値になった時にカウント値をリセットすると共に書き込み電流の電流の向きを反転させ、前記ビット線制御回路は書き込み電流の向きに応じて加算又は減算するカウンタを有し前記カウンタのカウント値の絶対値が所定の値になったときに前記カウント値が０となる方向の電流を所定時間所定回数供給することを特徴とする不揮発性記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性記憶装置とその動作方法に関し、特に磁気抵抗素子を記憶素子として用いたＭＲＡＭとその動作方法に関する。
【０００２】
【従来の技術】
磁気抵抗素子を記憶素子として用いたＭＲＡＭは不揮発性メモリとして使用されている。データの書き込みは磁気抵抗素子の磁化状態を変化させることで磁気抵抗素子の抵抗値を変化させて行う。この抵抗値の変化に伴う電圧の変化を検知して、格納されたデータが読み出されることとなる。
【０００３】
磁気抵抗素子の磁気状態を変化させる方法として、磁気抵抗素子の近傍を通る配線に電流を流すことで発生する磁場を使用する方法がある。以下に図１５を参照して従来の不揮発性記憶装置の書き込みと読み出し動作について説明する。
【０００４】
図１５に示すように、不揮発性記憶装置の各メモリセルはＭＯＳトランジスタと、ＭＯＳトランジスタと書き込みワード線ＷＷの間に接続された磁気抵抗素子（以下ＴＭＲという）、ＴＭＲの近傍に直交して配置されたビット線、書き込みワード線と平行に配置された読み出しワード線ＷＲとからなる。
【０００５】
書き込み時には複数の書き込みワード線の内１本が、セレクタにより選択され電流発生源からの書き込み電流が流れ、更に書き込みを行うビット線Ｂにビット書き込み電流を流す。書き込みワード線WWとビット線Bの電流による合成磁場により磁気抵抗素子の磁化状態が設定される。ビット線Bの電流方向が逆の場合、磁化方向も逆向きになる。すなわち、磁化方向により磁気抵抗素子の抵抗は異なる値となり、ビット線の電圧が変化する。
【０００６】
読み出し時には、読み出しを行う読み出しワード線WRに読み出し電圧（電源電圧）を印加する。書き込みワード線WWにも０．５Ｖ程度の電圧を印加する。そして、ビット線の電位を検出することにより格納されたデータの判別を行っている。
【０００７】
【発明が解決しようとする課題】
上述したように、磁気抵抗素子を用いた不揮発性メモリはワード線とビット線に電流を流し、データを書き込む。このときワード線に流す電流は毎回同じ方向である。また、ビット線に流す方向は書き込むデータによるが、データが一方に偏っている場合も多く、電流の方向も偏ることがある。
【０００８】
ここで問題となるのが上述したように電流の方向が偏るとワード線、ビット線ともエレクトロマイグレーションにより配線が断線しやすいということである。
【０００９】
すなわち、電流を配線に流し続けるとエレクトロマイグレーションにより配線が断線する現象が発生する。とくに電流の方向が一方向に偏る場合、エレクトロマイグレーションは進行しやすい。磁性体素子の磁化状態を変化させる磁場を電流により発生させるためには、比較的大きな電流が必要であり、エレクトロマイグレーションの影響を受けやすいからである。
【００１０】
本発明の目的は、ワード線、ビット線のエレクトロマイグレーションによる断線防止が可能な不揮発性記憶装置とその動作方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の不揮発性記憶装置は、複数のワード線と、前記複数のワード線に直交して設けられた複数のビット線と、前記複数のワード線と前記複数のビット線のそれぞれの交点に設けられた複数の磁気抵抗素子と、書き込み動作時に前記複数のワード線の内１つを選択して書き込み電流を供給するワード線制御回路と、書き込み動作時に前記複数のビット線の内１つを選択して書き込み電流を供給するビット線制御回路とを有し、前記ワード線制御回路は前記ワード線に対し双方向の電流を供給することを特徴とする。
更に本発明の不揮発性記憶装置は、複数のワード線と、前記複数のワード線に直交して設けられた複数のビット線と、前記複数のワード線と前記複数のビット線のそれぞれの交点に設けられた複数の磁気抵抗素子と、書き込み動作時に前記複数のワード線の内１つを選択して書き込み電流を供給するワード線制御回路と、書き込み動作時に前記複数のビット線の内１つを選択して書き込み電流を供給するビット線制御回路とを有し、前記ワード線制御回路はワード線に対する書き込み電流の供給回数をカウントするカウンタを有し前記カウンタのカウント値が所定値になった時にカウント値をリセットすると共に書き込み電流の電流の向きを反転させることを特徴とする。
【００１２】
本発明の不揮発性記憶装置は、複数のワード線と、前記複数のワード線に直交して設けられた複数のビット線と、前記複数のワード線と前記複数のビット線のそれぞれの交点に設けられた複数の磁気抵抗素子と、書き込み動作時に前記複数のワード線の内１つを選択して書き込み電流を供給するワード線制御回路と、書き込み動作時に前記複数のビット線の内１つを選択して書き込み電流を供給するビット線制御回路とを有し、前記ワード線制御回路はワード線に対する書き込み電流の向きを記憶し次回の書き込み動作時には書き込み電流の電流の向きを反転させることを特徴とする。
本発明の不揮発性記憶装置の動作方法は、複数のワード線と、前記複数のワード線に直交して設けられた複数のビット線と、前記複数のワード線と前記複数のビット線のそれぞれの交点に設けられた複数の磁気抵抗素子と、書き込み動作時に前記複数のワード線の内１つを選択して書き込み電流を供給するワード線制御回路と、書き込み動作時に前記複数のビット線の内１つを選択して書き込み電流を供給するビット線制御回路とを有する不揮発性記憶装置において、前記ワード線に対し双方向の電流を供給することを特徴とする。
本発明の不揮発性記憶装置の動作方法は、複数のワード線と、前記複数のワード線に直交して設けられた複数のビット線と、前記複数のワード線と前記複数のビット線のそれぞれの交点に設けられた複数の磁気抵抗素子と、書き込み動作時に前記複数のワード線の内１つを選択して書き込み電流を供給するワード線制御回路と、書き込み動作時に前記複数のビット線の内１つを選択して書き込み電流を供給するビット線制御回路とを有する不揮発性記憶装置において、前記ワード線に対する書き込み電流の供給回数をカウントし前記カウント値が所定値になった時にカウント値をリセットすると共に書き込み電流の電流の向きを反転させることを特徴とする。
本発明の不揮発性記憶装置の動作方法は、複数のワード線と、前記複数のワード線に直交して設けられた複数のビット線と、前記複数のワード線と前記複数のビット線のそれぞれの交点に設けられた複数の磁気抵抗素子と、書き込み動作時に前記複数のワード線の内１つを選択して書き込み電流を供給するワード線制御回路と、書き込み動作時に前記複数のビット線の内１つを選択して書き込み電流を供給するビット線制御回路とを有する不揮発性記憶装置において、前記ワード線に対する書き込み電流の向きを記憶し次回の書き込み動作時には書き込み電流の電流の向きを反転させることを特徴とする。
【００１３】
【発明の実施の形態】
実施例の構成を図１を用いて説明する。本実施例の不揮発性記憶装置の各メモリセルはＴＭＲ１とｎ型ＭＯＳトランジスタ２とＴＭＲ１の近傍に直交して配置されたビット線３、書き込みワード線４と書き込みワード線４と平行に配置された読み出しワード線５とからなる。またビット線制御回路６と書き込みワード線制御回路７と読み出しワード線制御回路８と差動センスアンプ回路９とｐ型スイッチングトランジスタ１０とを有する。
【００１４】
ＴＭＲ１の一方の電極とトランジスタ２のソースが接続され、ＴＭＲ１のもう一方の電極は書き込みワード線４に接続されている。トランジスタ２のドレインはビット線３に接続され、ゲートは読み出しワード線５に接続されている。ビット線制御回路６はビット線３の片端に接続され、各ビット線３との接続、切断、接地を制御することができる。ビット線３のもう一方の端には差動センスアンプ回路９が接続される。
【００１５】
書き込みワード線制御回路７は書き込みワード線４の片端に接続され、各書き込みワード線４との接続、切断を制御することができる。書き込みワード線４のもう一方の端はスイッチングトランジスタ１０を介して接地される。トランジスタ１０のゲートは読み出しワード線５に接続される。
【００１６】
書き込みワード線制御回路７は書き込みワード線４に双方向の電流を流す機能を有する。ビット線制御回路６はビット線３に双方向の電流を流す機能を有する。読み出しワード線制御回路８は読み出しワード線５の片端に接続され、各読み出しワード線５の電位を制御することができる。差動センスアンプ回路９のもう１つの入力には端子Ｔ１より参照電圧を印加する。
【００１７】
ＴＭＲ１は１軸磁気異方性を持ち、その方向はビット線３に電流を流すことで発生する磁場とほぼ同じ方向である。
【００１８】
本発明の第１の実施例の動作を説明する。まずTMRのＲ１１に書き込む方法について図２を用いて説明する。読み出しワード線5を０Ｖにすることでトランジスタ２をオフ状態に，トランジスタ１０をオン状態にする。書き込みを行うセルの書き込みワード線WW1に書き込みワード線制御回路７により書き込み電流を数ｍＡ流し、他の書き込みワード線WW2は切断する。
【００１９】
書き込みを行うビット線Ｂ１にビット線制御回路６により書き込み電流を数ｍＡ流し、他のビット線B2は切断するか、接地状態に設定する。電流を流し始めるのはどちらが先でも、同時でもよい。
【００２０】
書き込みワード線WW1とビット線B1の電流による合成磁場によりＲ11の磁化状態が設定される。ビット線B1の電流方向が逆の場合、磁化方向も逆向きになり、磁化方向によりＲ11の抵抗は異なる値となる。
【００２１】
次に、書き込みワード線制御回路７は、書き込みワード線WW1に流す電流を反転させる。反転させた電流の絶対値、及び流す時間は反転前と同程度（±１０％内：以下同じ）にするのが望ましい。その後書き込みワード線WW1の電流を停止する。ビット線電流を停止するのは書き込みワード線WW1の電流を反転させる前、後、電流停止後のいずれでもかまわない。
【００２２】
次に読み出し方法について図３を用いて説明する。読み出しワード線制御回路8により読み出しを行う読み出しワード線WR1に電源電圧を印加しトランジスタ２をオン状態に、トランジスタ１０をオフ状態にする。ほかの読み出しワード線WR2には０Ｖを印加する。書き込みワード線制御回路7により書き込みワード線WW1に０．５Ｖ程度の電圧を印加する。
【００２３】
ビット線制御回路6でビット線B1,B2を接地した後、フローティング状態にして１０μｓ程度の所望時間経過後、差動センスアンプ回路９を動作させる。ビット線電位が端子T1に与えた参照電位Vrefより大きいか小さいかにより、差動センスアンプは電源電圧か接地電位を出力するためデータの判別ができ、読み出しが完了する。
【００２４】
次に第２の実施例の書き込み動作について図４を用いて説明する。回路構成は図１と近似しているのでそれを参照。
【００２５】
読み出しワード線制御回路8により読み出しワード線5の電位を０Ｖに設定し、トランジスタ2をオフ状態に、トランジスタ１０をオン状態にする。次にビット線制御回路6によりビット線B1にデータ書き込み電流とは逆向きの電流を流す。１０ｎｓ経過後、ビット線B1の電流を逆向きに変更し、その後１０ｎｓ経過後に停止する。電流値は数ｍＡで、電流の向きによって大きさが異なってもかまわないが、同程度が望ましい。電流印加時間も同程度が望ましい。
【００２６】
書き込みワード線WW1に電流を流し始めるのは、ビット線B1に電流を流す前、ビット線B1の電流方向を反転する前、反転した後のいずれかである。その後書き込みワード線WW1の電流の向きを反転させ、停止する。反転させるのはいつでも良い。
【００２７】
停止させるのはビット線電流の向きを反転させた後で、反転後から書き込みに必要な時間ビット線とワード線に電流を流した後であればいつでも良い。電流値は電流の向きによって大きさが異なってもかまわないが、同程度が望ましい。電流印加時間も同程度が望ましい。
【００２８】
第３の実施例の書き込み動作について図５を用いて説明する。読み出しワード線制御回路8により読み出しワード線5の電位を０Ｖに設定し、トランジスタ2をオフ状態に、トランジスタ１０をオン状態にする。次にビット線制御回路6によりビット線B1に書き込み電流を流す。１０ｎｓ経過後、ビット線B1の電流を逆向きに変更し、その後１０ｎｓ経過後に停止する。電流値は数ｍＡで、電流の向きによって大きさが異なってもかまわないが、同程度が望ましい。電流印加時間も同程度が望ましいが異なっていても良い。
【００２９】
書き込みワード線WW1に電流を流し始めるのは、ビット線B1に電流を流す前、ビット線B1の電流方向を反転する前のいずれかである。その後書き込みワード線WW1の電流の向きを反転させ、停止する。反転させるのはいつでも良い。停止させるのはビット線電流の向きを反転させる前で、書き込みに必要な時間ビット線とワード線に電流を流した後であればいつでも良い。電流値は電流の向きによって大きさが異なってもかまわないが、同程度が望ましい。電流印加時間も同程度が望ましい。
【００３０】
上記第１から第３の実施例では、書き込みを行う際、書き込みワード線、ビット線に双方向の電流を流すことになる。片方向の電流に比べ双方向の電流を配線に流した場合、配線の寿命が圧倒的に改善される。このため、書き込みワード線とビット線の寿命を大きく改善することができる。
【００３１】
次に第４の実施例の構成を図６を用いて説明する。本実施例の不揮発性記憶装置の各メモリセルはＧＭＲ１１とＧＭＲ１１の近傍に直交して配置されたビット線３、ワード線１２とからなる。またビット線制御回路６とワード線制御回路１３と差動センスアンプ回路９とトランジスタ１０とを有する。ＧＭＲ１１の一方の電極とビット線３が接続され、もう一方の電極はワード線１２に接続されている。
【００３２】
ビット線制御回路６はビット線３の片端に接続され、各ビット線との接続、切断、接地を制御することができる。ビット線制御回路６はビット線３に双方向の電流を流す機能と各ビット線に流した電流方向の回数の差をカウントする機能とを有する。ビット線３のもう一方のはしには差動センスアンプ回路９が接続される。
【００３３】
ワード線制御回路１３は書き込みワード線１２の片端に接続され、各ワード線との接続、切断、接地を制御することができる。ワード線１２のもう一方の端はトランジスタ１０を介して接地される。ワード線制御回路１３はワード線１２に双方向の電流を流す機能と各ワード線に流した電流方向の回数の差をカウントする機能を有する。差動センスアンプ回路９の２つの入力には隣り合う２つのビット線３が接続される。ＧＭＲ１１は１軸磁気異方性を持ち、その方向はビット線３に電流を流すことで発生する磁場とほぼ同じ方向である。
【００３４】
第４の実施例の動作方法を説明する。まずＧＭＲのＲ１１に書き込む方法について図７を用いて説明する。端子Ｔ２に電位を設定することによりトランジスタ１０をオン状態にする。書き込みを行うセルのワード線W1にワード線制御回路13により書き込み電流を数ｍＡ流し、他のワード線W2は切断する。書き込みを行う２つのビット線B1,B2にビット線制御回路6により書き込み電流を数ｍＡ流し、他のビット線は切断するか、接地状態に設定する。
【００３５】
２つのビット線B1,B2の電流方向は逆向きで、２つのGMRに相補データを書き込み、２つのGMRで１つデータを記憶する。電流を流し始めるのはワード線とビット線のどちらが先でも、同時でもよい。ワード線12とビット線3の電流による合成磁場によりGMR11の磁化状態が設定される。ビット線3の電流方向が逆の場合磁化方向も逆向きになり、磁化方向によりGMR11の抵抗は異なる値となる。
【００３６】
書き込みに必要な時間経過後ワード線12とビット線3の電流を停止する。停止する順はどちらが先でも同時でもかまわない。電流を流した回数をワード線専用のカウンタが加算する。このカウンタの値が所望の回数であった場合、以降の書き込み時の電流の向きを逆向きにする。そのときカウンタの値をリセットする。
【００３７】
またカウンタとして流した電流の向きを“０”、“１”に割り当て記憶し、次回電流を流すとき常に前回とは逆向きの電流を流す方法でも良い。
【００３８】
電流を流したビット線専用のカウンタを電流方向によって加算、もしくは減算する。つまり一方向の電流の場合＋１，逆方向の場合−１とする。このカウンタの絶対値が所望の回数であった場合、図８に示すようにワード線12に電流を流さない状態で対象となるビット線３にカウンタの値が０となるような向きの電流を所望の量、時間流す。カウンタは初期状態にする。カウント用メモリとしてはメモリセルをそのまま使用しても良いし、SRAMのような揮発性メモリを混載して用いても良い。
【００３９】
次に読み出し方法について図９を用いて説明する。端子Ｔ２に電位を設定することによりトランジスタ１０をオフ状態にする。ワード線制御回路13によりワード線Ｗ１に０．５Ｖ程度の電圧を印加する。他のワード線はワード線制御回路13により接地状態にする。ビット線3を接地した後、フローティング状態にして１μｓ程度の所望時間経過後、差動センスアンプ回路9を動作させる。２つのビット線電位の大小により、センスアンプは電源電圧か接地電位を出力するためデータの判別ができ、読み出しが完了する。
【００４０】
本実施例により、ワード線、ビット線に流す電流方向の割合を所望の範囲内に設定することができるため、片方向に偏ることがない。このため、書き込みワード線とビット線の寿命を大きく改善することができる。また、印加される電流方向が偏ったときにのみ処理が行われるため、各々の書き込み時間は高速に行うことができる。
【００４１】
第５の実施例の構成を図１０を用いて説明する。本実施例の不揮発性記憶装置の各メモリセルはＴＭＲ１とＴＭＲ１の近傍に直交して配置されたビット線３、ワード線１２とからなる。またワード線制御回路１３と差動センスアンプ回路９とワード線・ビット線接続回路１４とｐ型ＭＯＳトランジスタ１５とｎ型ＭＯＳトランジスタ１６，１７とを有する。ＴＭＲ１の一方の電極とビット線３が接続され、もう一方の電極はワード線１２に接続されている。ビット線３の片端にはワード線・ビット線接続回路１４が接続され、もう一方のはしはトランジスタ１５，１６，１７のドレインと接続される。トランジスタ１７のソースは接地され、ゲートは端子Ｔ４に接続される。トランジスタ１５のソースは差動センスアンプ回路９の一方の入力端子に接続され、ゲートは端子Ｔ３に接続される。トランジスタ１６のソースは差動センスアンプ回路９のもう一方の入力端子に接続され、ゲートは端子Ｔ３に接続される。
【００４２】
ワード線制御回路１３はワード線１２の片端に接続され、各ワード線との接続、切断、接地を制御することができる。ワード線１２のもう一方の端はワード線・ビット線接続回路１４が接続される。ワード線・ビット線接続回路１４は各配線との接地、切断が制御できる。ワード線制御回路１３はワード線１２に双方向の電流を流す機能を有する。ＴＭＲ１は１軸磁気異方性を持ち、その方向はビット線３に電流を流すことで発生する磁場とほぼ同じ方向である。
【００４３】
第５の実施例の動作方法を説明する。まずTMRのR11に書き込む方法について図１１を用いて説明する。書き込みを行うセルのワード線W1とビット線B1をワード線・ビット線接続回路１４により接続する。他のワード線W2、ビット線B2は接地状態にする。T4に電源電圧を与えトランジスタ１７をオン状態にする。書き込みを行うセルのワード線W1にワード線制御回路により書き込み電流と逆向きの電流を数ｍＡ流し、その後電流の向きを逆転し、書き込みに必要な時間経過後電流を停止する。このときワード線・ビット線接続回路14を経由してビット線B1にも電流が流れ、停止する。ワード線W1とビット線B1の電流による合成磁場によりR11の磁化状態が設定される。ビット線B1の電流方向が逆の場合磁化方向も逆向きになり、磁化方向によりR11の抵抗は異なる値となる。反転する電流の絶対値、印加時間は同程度が望ましい。
【００４４】
次に読み出し方法について図１２を用いて説明する。ワード線・ビット線接続回路14によりすべてのワード線12とビット線3を切断する。ワード線制御回路１３によりワード線W1に０．５Ｖ程度の電圧を印加する。他のワード線W2は接地状態とする。T4に電源電圧を与えトランジスタ１７をオン状態にすることでビット線３を接地した後、T3を接地電位にすることでトランジスタ15をオン状態に、トランジスタ16をオフ状態にする。トランジスタ17をオフ状態にすることでビット線3をフローティング状態にし、１０μｓ程度の所望時間経過後、T3を電源電位にすることでトランジスタ15をオフ状態に、トランジスタ16をオン状態にする。
【００４５】
次に前述の方法でR11に “０”を書き込み、読み出しを行う。この間T3は電源電位のままとする。読み出し開始後１０μｓ程度の所望時間経過後、差動センスアンプ回路９を動作させる。２回の読み出し電位の大小により、センスアンプは電源電圧か接地電位を出力するためデータの判別ができ、読み出しが完了する。このとき“０”が正しく判断できるよう差動センスアンプ回路９の入力電圧感度をアンバランスに設計する。R12の読み出しも行う場合は、R11に“０”を書き込んだあとR12にも“０”を書き込む処理を行うことで、R11と同時に読み出しができる。
【００４６】
ワード線、ビット線に流す電流の方向の割合を同程度に設定することができるため、書き込みワード線とビット線の寿命を大きく改善することができる。また、ビット線電流源が必要ないため面積を小さくでき、書き込み電力を半分近くに小さくできる。
【００４７】
第６の実施例の構成を図１３を用いて説明する。本実施例の双方向電流発生回路は電流源（もしくは電圧源）18とセレクタ19とコンデンサ20とｎ型ＭＯＳトランジスタ21とからなる。電流源18と双方向電流を流す配線２２の片端が接続され、もう一方の端はトランジスタ21を介してコンデンサ20に接続されている。トランジスタ21のゲートはセレクタ19に接続される。電流源１８は配線を選択して電流を流す機能と、接地する機能をもつ。
【００４８】
本実施例の動作方法を説明する。セレクタ１９により電流を流す配線のトランジスタ２１をオン状態にし、他のトランジスタ２１はオフ状態にする。電流源１８により対象となる配線２２に電流を流すことでコンデンサ２０が充電される。所望の時間経過後、電流を止め、電流源１８を接地状態にする。これによりコンデンサ２０に蓄積された電荷は配線２２を通って流れる。この電流方向は最初に流した電流とは逆方向になる。
配線に双方向の電流が流れるようになるため、配線の寿命を大きく改善することができる。
【００４９】
第７の実施例の構成を図１４を用いて説明する。本実施例の双方向電流発生回路は電流源（もしくは電圧源）１８からなる。電流源は双方向電流を流す配線２２の両端に接続される。電流源１８は配線を選択して電流を流す機能と、接地する機能をもつ。
【００５０】
本実施例の動作方法を説明する。電流を流す配線２２の片端に接続された電流源１８を接地状態に設定し、もう一方に接続された電流源１８から電流を流す。逆向きに流したい場合は逆の設定にする。
配線に双方向の電流が流れるようになるため、配線の寿命を大きく改善することができる。
【００５１】
【発明の効果】
本発明により、ワード線、ビット線の電流方向に偏りが生じないため、エレクトロマイグレーションによる断線防止が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示すブロック図である。
【図２】図１における書き込み動作を説明するための波形図である。
【図３】図２における読み出し動作を説明するための波形図である。
【図４】第２の実施例の書き込み動作を説明するための波形図である。
【図５】第３の実施例の書き込み動作を説明するための波形図である。
【図６】本発明の第４の実施例の構成を示すブロック図である。
【図７】図６における書き込み動作を説明するための波形図である。
【図８】図６における他の書き込み動作を説明するための波形図である。
【図９】図６における読み出し動作を説明するための波形図である。
【図１０】本発明の第５の実施例の構成を示すブロック図である。
【図１１】図１０における書き込み動作を説明するための波形図である。
【図１２】図１０における読み出し動作を説明するための波形図である。
【図１３】本発明の第６の実施例の構成を示すブロック図である。
【図１４】本発明の第７の実施例の構成を示すブロック図である。
【図１５】従来例を説明するためのブロック図である。
【符号の説明】
６  ビット線制御回路
７  書き込みワード線制御回路
８  読み出しワード線制御回路
１３  ワード線制御回路
１４  ワード線・ビット線接続回路
【図１】
0003924461.tif 000002
【図２】
0003924461.tif 000003
【図３】
0003924461.tif 000004
【図４】
0003924461.tif 000005
【図５】
0003924461.tif 000006
【図６】
0003924461.tif 000007
【図７】
0003924461.tif 000008
【図８】
0003924461.tif 000009
【図９】
0003924461.tif 000010
【図１０】
0003924461.tif 000011
【図１１】
0003924461.tif 000012
【図１２】
0003924461.tif 000013
【図１３】
0003924461.tif 000014
【図１４】
0003924461.tif 000015
【図１５】
0003924461.tif 000016