(57)【特許請求の範囲】
【請求項１】
入力アナログ映像信号を増幅する増幅器と、
制御端子に与えられる制御端子電圧に従って前記増幅器の出力アナログ映像信号の直流電圧を規定する直流制御回路と、
所定の変換周期で前記直流制御回路より出力されるアナログ映像信号をＮビットデジタル信号に変換して出力するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータより出力されるＮビットデジタル信号を前記入力アナログ映像信号の水平ブランキング期間における黒基準期間にアクティブ期間が存在するクランプパルスのアクティブ期間に抽出して前記クランプパルスの周期を持つＮビットデジタル信号として出力するデータ抽出回路と、
任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えたＮビットデータから前記データ抽出回路より出力されるＮビットデジタル信号を引き算するデジタル引き算回路と、
前記デジタル引き算回路より出力されるＮビットデジタルデータを所定の上側基準電圧および下側基準電圧の範囲内でアナログデータに変換するＤ／Ａコンバータと、
前記クランプパルスのアクティブ期間に前記Ｄ／Ａコンバータより出力されるアナログデータから前記所定のデジタル値に対応した電圧を引き算した引き算結果に従って充放電されるコンデンサを有し、前記コンデンサの電圧に比例して前記直流制御回路の制御端子電圧を発生する引き算回路とを備え、
前記データ抽出回路が、アクティブ期間が前記入力アナログ映像信号の水平ブランキング期間における黒基準期間に存在するクランプパルスの前エッジを始点として所定数の変換周期分だけ前記Ａ／Ｄコンバータより出力されるＮビットデジタル信号を加算平均して前記クランプパルスの周期を持つＮビットデジタル信号として出力する加算平均回路からなり、
前記加算平均回路で加算平均するＮビットデジタル信号の個数は前記加算平均回路に設けられた加算数設定端子に与えられる値に応じて任意に設定されることを特徴とする信号直流電圧安定化回路。
【請求項２】
前記クランプレベル設定コードは（Ｎ−１）ビットであって、前記所定のデジタル値は前記クランプレベル設定コードのＭＳＢ側に付加された値“１”の一つのビットであり、前記所定のデジタル値に対応した電圧は、前記上側基準電圧から下側基準電圧までの範囲の中央の電圧である請求項１記載の信号直流電圧安定化回路。
【請求項３】
前記加算数設定端子へ与えられる値はバイナリ数であることを特徴とする請求項１または２記載の信号直流電圧安定化回路。
【請求項４】
入力アナログ映像信号を増幅する増幅器と、
制御端子に与えられる制御端子電圧に従って前記増幅器の出力アナログ映像信号の直流電圧を規定する直流制御回路と、
所定の変換周期で前記直流制御回路より出力されるアナログ映像信号をＮビットデジタル信号に変換して出力するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータより出力されるＮビットデジタル信号をＮビットより少ないＭビットで信号クリップしてＭビットデジタル信号として出力するクリップ回路と、
前記クリップ回路より出力されるＭビットデジタル信号を前記入力アナログ映像信号の水平ブランキング期間における黒基準期間にアクティブ期間が存在するクランプパルスのアクティブ期間に抽出して前記クランプパルスの周期を持つＭビットデジタル信号として出力するデータ抽出回路と、
任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えたＭビットデータから前記データ抽出回路より出力されるＭビットデジタル信号を引き算するデジタル引き算回路と、
前記デジタル引き算回路より出力されるＭビットデジタルデータを所定の上側基準電圧および下側基準電圧の範囲内でアナログデータに変換するＤ／Ａコンバータと、
前記クランプパルスのアクティブ期間に前記Ｄ／Ａコンバータより出力されるアナログデータから前記所定のデジタル値に対応した電圧を引き算した引き算結果に従って充放電されるコンデンサを有し、前記コンデンサの電圧に比例して前記直流制御回路の制御端子電圧を発生する引き算回路とを備え、
前記データ抽出回路が、アクティブ期間が前記入力アナログ映像信号の水平ブランキング期間における黒基準期間に存在するクランプパルスの前エッジを始点として所定数の変換周期分だけ前記クリップ回路より出力されるＭビットデジタル信号を加算平均して前記クランプパルスの周期を持つＭビットデジタル信号として出力する加算平均回路からなり、
前記加算平均回路で加算平均するＭビットデジタル信号の個数は前記加算平均回路に設けられた加算数設定端子に与えられる値に応じて任意に設定されることを特徴とする信号直流電圧安定化回路。
【請求項５】
前記クランプレベル設定コードは（Ｍ−１）ビットであって、前記所定のデジタル値は前記クランプレベル設定コードのＭＳＢ側に付加された値“１”の一つのビットであり、前記所定のデジタル値に対応した電圧は、前記上側基準電圧から下側基準電圧までの範囲の中央の電圧である請求項４記載の信号直流電圧安定化回路。
【請求項６】
前記加算数設定端子へ与えられる値はバイナリ数であることを特徴とする請求項４または５記載の信号直流電圧安定化回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特にＣＣＤ（Charge Coupled Devices）エリアセンサの出力信号、ＣＣＤリニアセンサの出力信号、ＣＭＯＳセンサの出力信号、テレビジョン信号、ビデオ信号、ＲＧＢ信号等の映像系信号をＡ／Ｄ変換する際の信号直流電圧安定化を行う信号直流電圧安定化回路および、信号直流電圧安定化回路を具備したＣＣＤカメラ、複写機、イメージスキャナ装置、テレビジョン装置、ビデオテープレコーダ装置およびその他の映像機器に関するものである。
【０００２】
【従来の技術】
従来の信号直流電圧安定化回路としては、図５に示すような回路が使用されている。この図５に示す信号直流電圧安定化回路は、入力アナログ映像信号を増幅する増幅器５１と、制御端子５２ａに与える電圧に従って増幅器５１の出力アナログ映像信号の直流電圧を規定する直流制御回路５２と、入力クロックに従った変換速度で直流制御回路５２から出力されるアナログ映像信号をＮビットのデジタル信号に変換してクロックに同期して出力するＮビットＡ／Ｄコンバータ５３と、アクティブ期間が入力アナログ映像信号の水平ブランキング期間における黒基準期間に存在するクランプパルスのアクティブ期間において、任意に設定されるクランプレベル設定電圧５５から直流制御回路５２の出力信号を引き算した引き算結果に従って充放電されるコンデンサ５６を有し、このコンデンサ５６の電圧に比例して直流制御回路５２の制御端子電圧を発生する引き算回路５４で構成される。
【０００３】
上記のクランプパルスは、振幅調整回路５７にて振幅を調整した状態で引き算回路５４へ与えられる。
【０００４】
なお、振幅調整回路５７によるクランプパルスの振幅調整は例えば以下の理由で行われる。一般的にクランプパルスは、電源〜ＧＮＤの振幅で入ってくるので、引き算回路が図３のような電流駆動構成の場合、その差動ペアに流したい電流量になる振幅に調整する。したがって、引き算回路が他の構成、例えばクランプパルスでアナログスイッチをオンオフさせるような場合、振幅をそのまま受け入れるため、振幅調整回路は必要なくなる。
【０００５】
以上のような構成によって、直流制御回路５２の出力信号における直流電圧がクランプレベル設定電圧５５に等しくなるように制御される。
【０００６】
【発明が解決しようとする課題】
しかし、上記従来の信号直流電圧安定化回路では、Ａ／Ｄコンバータ５３の基準電圧のバラツキや電源電圧変動ならびにＡ／Ｄコンバータ５３固有の変換誤差等により、Ａ／Ｄコンバータ５３の出力デジタル信号における黒基準期間の直流電圧は上記クランプレベル設定電圧５５に対して誤差を持つという問題を有する。この誤差は映像の黒ズレとして現れる。
【０００７】
また、一般的に入力アナログ映像信号の黒基準期間にはノイズが存在し、そのノイズ振幅は増幅器５１で増幅され、Ａ／Ｄコンバータ５３に入力される。Ａ／Ｄコンバータ５３の変換クロックのデータ取り込みタイミングがこのノイズの存在するタイミングと一致すると、Ａ／Ｄコンバータ５３の出力デジタル信号（Ｄ９〜Ｄ０）における黒基準期間の直流電圧はこのノイズ分の誤差が生じる。
【０００８】
さらに前段の増幅器５１の利得を変化させると、その利得に従ってＡ／Ｄコンバータ５３に入力されるノイズ振幅も変化するので、出力における誤差量も変化する。すなわち増幅器５１の利得変化によって映像の黒レベルが変化してしまう問題を有する。
【０００９】
この難点を解決すべく、図６に示すような回路も提案されている。この図６は、米国特許明細書第４５２５７４１号に開示されているものである。図６において、６１は増幅器、６２は直流制御回路、６３はＡ／Ｄコンバータ、６４はデジタル比較器、６５はカウンタイネーブルロジック、６６はアップダウンカウンタ、６７はＤ／Ａコンバータである。
【００１０】
しかし、この図６に示す回路は、Ａ／Ｄコンバータ６３の出力デジタル信号（Ｄ９〜Ｄ０）とクランプレベル設定値（ＤＦ９〜ＤＦ０）とを比較し、その比較結果の黒基準期間における値に従って、アップダウンカウンタ６６の出力値を増減させ、これをＤ／Ａ変換して、直流制御回路６２の制御端子電圧として与える一連の制御ループを構成しているので、Ａ／Ｄコンバータ６３の出力デジタル信号（Ｄ９〜Ｄ０）における黒基準期間の直流電圧は常にクランプ設定値と一致する。
【００１１】
ところが、クランプ設定値を増減させる速度がアップダウンカウンタ６６の速度、すなわち１水平期間ごとに変化するので、入力アナログ映像信号の黒基準期間にノイズがある場合、それに従って１水平期間ごとに信号の直流電圧が相補的に増減し、結果として映像に横方向のランダムなノイズが発生する問題を有する。
【００１２】
具体的に説明すると、直流制御回路６２の制御端子電圧が増減して、その出力信号、ひいてはＡ／Ｄコンバータ６３の出力デジタル信号の黒基準期間のデータを、クランプレベル設定値にする一連の制御ループの時定数は、アップダウンカウンタ６６の速度、すなわち、１水平期間の時定数になるので、Ａ／Ｄコンバータ６３の出力デジタル信号の黒基準期間のデータが１水平期間毎に微妙に変化するので、結果として映像に横方向のノイズが発生するという問題が発生する。
【００１３】
さらに、デジタル比較器６４の比較動作が、Ａ／Ｄコンバータ６３の出力信号のデータ毎であるので、もしもこのＡ／Ｄコンバータ６３の出力信号にノイズが存在すると、その分の誤差が生じてしまうという問題を有する。
【００１４】
さらに、Ａ／Ｄコンバータ６３の出力デジタル信号が直接デジタル比較器６４に入力されるので、デジタル比較器６４はＡ／Ｄコンバータ６３と同じビット数の回路が必要であるため、ビット数の増大に従って回路規模が大きく、ＩＣ化の時の面積が大きくなる問題を有する。
【００１５】
本発明は、このような問題を解決するもので、その目的とするところは回路素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変動、入力信号における黒基準期間のノイズ等にかかわらず、直流電圧を調整しなくても、常にＡ／Ｄコンバータの出力デジタル信号における黒基準期間の直流電圧を任意に設定した値に制御でき、しかも回路規模を比較的小さく実現可能な信号直流電圧安定化回路ならびにそれを具備した映像機器を提供することである。
【００１６】
【課題を解決するための手段】
上記課題を解決するために本発明は、Ａ／Ｄコンバータの出力デジタル信号をそのまま、もしくはその上位ビットをクリップした信号における黒基準期間内の少なくとも２以上のバイナリ数のデータの加算平均を求め、この平均値とクランプレベル設定値との差をＤ／Ａ変換した値と所定の基準電圧とを比較した結果の大小に従ってコンデンサに充放電を行い、このコンデンサの電圧に従ってＡ／Ｄコンバータに入力するアナログ映像信号における黒基準期間の直流電圧を制御するループを構成することを特徴とする。
【００１７】
このような構成によると、種々の変動要因に対して、Ａ／Ｄコンバータの出力デジタル信号における黒基準期間の直流電圧が、設定された値にある時定数を持って常に一致するように作用する。
【００１８】
以下、請求項毎に説明する。
【００１９】
本発明の請求項１記載の信号直流電圧安定化回路は、入力アナログ映像信号を増幅する増幅器と、制御端子に与えられる制御端子電圧に従って増幅器の出力アナログ映像信号の直流電圧を規定する直流制御回路と、所定の変換周期で直流制御回路より出力されるアナログ映像信号をＮビットデジタル信号に変換して出力するＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力されるＮビットデジタル信号を入力アナログ映像信号の水平ブランキング期間における黒基準期間にアクティブ期間が存在するクランプパルスのアクティブ期間に抽出してクランプパルスの周期を持つＮビットデジタル信号として出力するデータ抽出回路と、任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えたＮビットデータからデータ抽出回路より出力されるＮビットデジタル信号を引き算するデジタル引き算回路と、デジタル引き算回路より出力されるＮビットデジタルデータを所定の上側基準電圧および下側基準電圧の範囲内でアナログデータに変換するＤ／Ａコンバータと、クランプパルスのアクティブ期間にＤ／Ａコンバータより出力されるアナログデータから所定のデジタル値に対応した電圧を引き算した引き算結果に従って充放電されるコンデンサを有し、コンデンサの電圧に比例して直流制御回路の制御端子電圧を発生する引き算回路とを備えている。
ここで、データ抽出回路が、アクティブ期間が入力アナログ映像信号の水平ブランキング期間における黒基準期間に存在するクランプパルスの前エッジを始点として所定数の変換周期分だけＡ／Ｄコンバータより出力されるＮビットデジタル信号を加算平均してクランプパルスの周期を持つＮビットデジタル信号として出力する加算平均回路からなる。
また、加算平均回路で加算平均するＮビットデジタル信号の個数は加算平均回路に設けられた加算数設定端子に与えられる値に応じて任意に設定される。
【００２０】
この構成によれば、ブランキング期間における黒基準期間における信号レベルに相当する複数のＮビットデジタル信号を加算平均したデータに基づいて直流制御回路の制御端子電圧を変化させているので、回路素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変動、入力信号における黒基準期間のノイズ等にかかわらず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮビットデジタル信号における黒基準期間の直流電圧が、設定された値にある時定数を持って常に一致させることができる。
また、黒基準期間における直流電圧レベルに対応した複数のＮビットデジタル信号を加算平均しているので、入力信号における黒基準期間のノイズによる影響を小さくすることができ、Ａ／ＤコンバータのＮビットデジタル信号における黒基準期間の直流電圧をいっそう安定させることができる。
さらに、Ａ／Ｄコンバータの出力信号における黒基準期間に存在するノイズの位置に応じて、そのノイズが存在するデータを加算平均に含めないような選択が可能となる。
【００２１】
本発明の請求項２記載の信号直流電圧安定化回路は、請求項１記載の信号直流電圧安定化回路において、クランプレベル設定コードは（Ｎ−１）ビットであって、所定のデジタル値はクランプレベル設定コードのＭＳＢ側に付加された値“１”の一つのビットであり、所定のデジタル値に対応した電圧は、上側基準電圧から下側基準電圧までの範囲の中央の電圧である。
【００２２】
この構成によれば、任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えてＮビットデータを作成するための構成が簡単になる。
【００２３】
本発明の請求項３記載の信号直流電圧安定化回路は、請求項１または２記載の信号直流電圧安定化回路において、加算数設定端子へ与えられる値はバイナリ数である。
【００２４】
この構成によれば、加算平均回路における平均演算がビットシフト動作で実現でき、回路構成がいっそう簡単になる。
【００２５】
本発明の請求項４記載の信号直流電圧安定化回路は、入力アナログ映像信号を増幅する増幅器と、制御端子に与えられる制御端子電圧に従って増幅器の出力アナログ映像信号の直流電圧を規定する直流制御回路と、所定の変換周期で直流制御回路より出力されるアナログ映像信号をＮビットデジタル信号に変換して出力するＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力されるＮビットデジタル信号をＮビットより少ないＭビットで信号クリップしてＭビットデジタル信号として出力するクリップ回路と、クリップ回路より出力されるＭビットデジタル信号を入力アナログ映像信号の水平ブランキング期間における黒基準期間にアクティブ期間が存在するクランプパルスのアクティブ期間に抽出してクランプパルスの周期を持つＭビットデジタル信号として出力するデータ抽出回路と、任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えたＭビットデータからデータ抽出回路より出力されるＭビットデジタル信号を引き算するデジタル引き算回路と、デジタル引き算回路より出力されるＭビットデジタルデータを所定の上側基準電圧および下側基準電圧の範囲内でアナログデータに変換するＤ／Ａコンバータと、クランプパルスのアクティブ期間にＤ／Ａコンバータより出力されるアナログデータから所定のデジタル値に対応した電圧を引き算した引き算結果に従って充放電されるコンデンサを有し、コンデンサの電圧に比例して直流制御回路の制御端子電圧を発生する引き算回路とを備えている。
ここで、データ抽出回路が、アクティブ期間が入力アナログ映像信号の水平ブランキング期間における黒基準期間に存在するクランプパルスの前エッジを始点として所定数の変換周期分だけＡ／Ｄコンバータより出力されるＭビットデジタル信号を加算平均してクランプパルスの周期を持つＭビットデジタル信号として出力する加算平均回路からなる。
また、加算平均回路で加算平均するＭビットデジタル信号の個数は加算平均回路に設けられた加算数設定端子に与えられる値に応じて任意に設定される。
【００２６】
この構成によれば、ブランキング期間における黒基準期間における信号レベルに相当する複数のＭビットデジタル信号を加算平均したデータに基づいて直流制御回路の制御端子電圧を変化させているので、回路素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバラツキ、Ａ／Ｄコンバータ固有の変換誤差、電源電圧変動、入力信号における黒基準期間のノイズ等にかかわらず、直流電圧を調整しなくても、Ａ／ＤコンバータのＮビットデジタル信号における黒基準期間の直流電圧が、設定された値にある時定数を持って常に一致させることができる。さらに、クリップ回路を設けてデジタル信号のビット数を少なくしているので、直流制御回路の制御端子電圧を調整するための回路規模をさらに小さくできる。
また、黒基準期間における直流電圧レベルに対応した複数のＭビットデジタル信号を加算平均しているので、入力信号における黒基準期間のノイズによる影響を小さくすることができ、Ａ／ＤコンバータのＭビットデジタル信号における黒基準期間の直流電圧をいっそう安定させることができる。
さらに、Ａ／Ｄコンバータの出力信号における黒基準期間に存在するノイズの位置に応じて、そのノイズが存在するデータを加算平均に含めないような選択が可能となる。
【００２７】
本発明の請求項５記載の信号直流電圧安定化回路は、請求項４記載の信号直流電圧安定化回路において、クランプレベル設定コードは（Ｍ−１）ビットであって、所定のデジタル値はクランプレベル設定コードのＭＳＢ側に付加された値“１”の一つのビットであり、所定のデジタル値に対応した電圧は、上側基準電圧から下側基準電圧までの範囲の中央の電圧である。
【００２８】
この構成によれば、任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えてＭビットデータを作成するための構成が簡単になる。
【００２９】
本発明の請求項６記載の信号直流電圧安定化回路は、請求項４または５記載の信号直流電圧安定化回路において、加算数設定端子へ与えられる値はバイナリ数である。
【００３０】
この構成によれば、加算平均回路における平均演算がビットシフト動作で実現でき、回路構成がいっそう簡単になる。
【００５１】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。図１は本発明にかかる信号直流電圧安定化回路の実施の形態を示すブロック図である。本実施の形態では１０ビットＡ／Ｄコンバータと８ビットクリップ回路の例を示す。図１において、１は増幅器、２は直流制御回路、３はＡ／Ｄコンバータ、４は位相調整回路、５はクリップ回路、６はデータ抽出回路としての加算平均回路、７は位相調整回路、８はデジタル引き算回路、９はＤ／Ａコンバータ、１０は振幅調整回路、１１は引き算回路、１２は上側基準電圧から下側基準電圧までの範囲の中央の電圧、１３はコンデンサである。
【００５２】
図４には信号直流電圧安定化回路の動作の示すタイミング図を示す。
【００５３】
入力アナログ映像信号は、図４に示す通り、その１水平期間には映像信号が存在する有効期間と、映像信号が存在しない水平ブランキング期間とが存在し、この水平ブランキング期間の中には黒の基準となる黒基準期間が存在する。また、後程記述するクランプパルスは、図４の通りそのアクティブ期間は入力アナログ映像信号の黒基準期間に存在する。
【００５４】
この入力アナログ映像信号は、図１の通り、固定利得あるいは可変利得の増幅器１で振幅されて振幅が最適化され、さらに制御端子２ａに与える制御端子電圧に従って増幅器１の出力アナログ映像信号の直流電圧を規定する直流制御回路２にて直流電圧が最適化される。そして、入力アナログ映像信号は、１０ビットＡ／Ｄコンバータ３にて、入力クロックに従った変換速度でＬＳＢのＤ０からＭＳＢのＤ９までの１０ビットデジタル信号に変換されてクロックに同期して出力される。このクロックと入力アナログ映像信号との関係は図４の通りである。
【００５５】
一方、この１０ビットデジタル信号の水平ブランキング期間における黒基準期間の直流電圧レベルを検出するに当たり、動作の定常状態ではそのレベルは少なくともフルスケールの４分の１を超えることはありえないので、クリップ回路５にてＭＳＢ側２ビットをクリップしてＤ０からＤ７の８ビットデジタル信号にして８ビットの加算平均回路６に入力する。
【００５６】
このクリップ回路５の構成例は図２に示す通り、Ａ／Ｄコンバータ３の１０ビットデジタル信号（Ｄ０〜Ｄ９）をそれぞれ入力とする１０個のＤフリップフロップと、ＭＳＢ側の２ビット分のＤフリップフロップのＱ出力の論理和をとってＬＳＢ側の８ビット分のＤフリップフロップにＳ入力として与えるＯＲ回路からなる。
【００５７】
そして、このクリップ回路５は、入力された１０ビットデジタル信号が８ビットフルスケールを超えた時、ＭＳＢ側２ビットのＤ８あるいはＤ９のどちらか一方が“１”となるので、この時ＬＳＢ側の８個のＤフリップフロップをセットしてＤ０からＤ７を全て“１”にして出力し、８ビットフルスケールにクリップした信号にする。
【００５８】
この１０ビットデジタル信号の各Ｄ０からＤ９が入力されるＤフリップフロップに与えられるクロックは、１０ビットＡ／Ｄコンバータ３に入力されるのと同じクロックを位相調整回路４で位相を１０ビットデジタル信号に対して最適化したものである。
【００５９】
８ビットの加算平均回路６では、アクティブ期間が水平ブランキング期間における黒基準期間に存在するクランプパルス（図４）の前エッジを始点として加算数設定端子で規定される少なくとも２以上のバイナリ数（２，４，８，…等２のべき乗（２のｎ乗）の数値）のクロック周期分だけ１０ビットＡ／Ｄコンバータに入力される変換クロックを位相調整回路４で位相を調整した入力クロックに従って、クリップ回路５の出力の８ビットデジタル信号における黒基準期間の信号を加算平均して、入力クランプパルスの周期を持つＬＳＢのＡＤ０からＭＳＢのＡＤ７までの８ビットデジタル信号として出力し、デジタル引き算回路８に入力する。
【００６０】
このデジタル引き算回路８では、任意に設定される７ビットのクランプレベル設定コードＬＳＢのＤＡ０からＭＳＢのＤＡ６に対し、ＭＳＢ側のＤＡ７に“１”すなわち８０Ｈｅｘａを付加した８ビットデータから、８ビットの加算平均回路６の出力であるＬＳＢのＡＤ０からＭＳＢのＡＤ７までの８ビットデジタル信号を引き算した結果を出力し、８ビットのＤ／Ａコンバータ９へ与える。
【００６１】
Ｄ／Ａコンバータ９は、上側基準電圧ＶｒｅｆＨおよび下側基準電圧ＶｒｅｆＬが与えられることによって、上記の引き算結果を上記両電圧の範囲内でクランプパルスの周期をもつアナログデータに変換し、引き算回路１１に入力する。
【００６２】
引き算回路１１では、クランプパルスのアクティブ期間において、８ビットＤ／Ａコンバータ９の出力アナログデータから、８ビットＤ／Ａコンバータ９に印加される上側基準電圧ＶｒｅｆＨから下側基準電圧ＶｒｅｆＬまでの範囲の中央の電圧［（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２］、言い換えると、上側基準電圧ＶｒｅｆＨおよび下側基準電圧ＶｒｅｆＬの平均値を引き算し、この引き算結果に従ってコンデンサ１３を充放電する構成となっており、さらにコンデンサ１３の電圧に比例して直流制御回路２の制御端子電圧を発生し、直流制御回路２の出力アナログ映像信号の黒基準期間の直流電圧を決定するようになっている。
【００６３】
上記において、引き算回路１１に与えられるクランプパルスは、加算平均回路６に用いるのと同じクランプパルスを位相調整回路７にて位相調整することで、クランプパルスのアクティブ期間の位相をＤ／Ａコンバータ９の出力アナログ信号の周期変化の変化点を避けて安定点にし、さらに振幅調整回路１０にて振幅を引き算回路１１に対して最適なものに設定したものである。この振幅調整回路１０による振幅調整動作は従来例で説明したのと同じ目的で行われる。
【００６４】
この引き算回路１１の構成例は図３に示す通りである。この引き算回路１１では、コンデンサ１３に発生する電圧が内部基準電圧３２と等しい時は、定電流源３３と負荷３４とで決まる電圧がバッファ３５を通して直流制御回路２の制御端子に印加される。
【００６５】
Ｄ／Ａコンバータ９の出力アナログデータが差動ペア３１の相手である（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２の電圧よりも高ければ、コンデンサ１３に充電して電圧を上昇させ、内部基準電圧３２より高くなると負荷３４に流れる電流が増加して直流制御回路２の制御端子に印加される制御端子電圧が上昇する。
【００６６】
逆に、Ｄ／Ａコンバータ９の出力アナログデータが差動ペア３１の相手である（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２の電圧よりも低ければ、コンデンサ１３を放電させて電圧を下降させ、内部基準電圧３２より低くなると負荷３４に流れる電流が減少して直流制御回路２の制御端子に印加される制御端子電圧が下降する。
【００６７】
入力アナログ映像信号の黒基準期間にノイズが存在すると、Ｄ／Ａコンバータ９の出力アナログデータはクランプパルスの周期、すなわち１水平期間の周期で差動ペア３１の相手である（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２近傍で電圧変動することになる。しかし、コンデンサ１３に発生する電圧は差動ペア３１のインピーダンスとコンデンサ１３の容量値とで決まる時定数の周期に電圧変動が緩和される。したがって、このコンデンサ１３に発生する電圧に比例して決まる直流制御回路２の制御端子電圧、直流制御回路２の出力アナログ映像信号の黒基準期間の直流電圧、ひいてはＡ／Ｄコンバータ３の出力デジタル信号Ｄ０からＤ９における黒基準期間の直流電圧の変動が緩和され、安定なものになる。
【００６８】
Ａ／Ｄコンバータ３の出力デジタル信号Ｄ０からＤ９の黒基準期間の直流電圧の平均が、任意に設定したクランプレベル設定値ＤＡ０からＤＡ６に一致すると、加算平均回路６の出力であるＬＳＢのＡＤ０からＭＳＢのＡＤ７までの８ビットデジタル信号が、任意に設定する７ビットのクランプレベル設定コードＬＳＢのＤＡ０からＭＳＢのＤＡ６に一致するので、このデジタル引き算回路８の出力は８ビットフルスケールの中間値８０ｈｅｘａになるので、これをＤ／Ａコンバータ９で変換したアナログ出力は、引き算回路１１の相手である（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２と一致する。
【００６９】
すると、コンデンサ１３への充放電は停止して、引き算回路１１の出力電圧の変化は停止してその時点の電圧で固定され、したがって直流制御回路２の出力であるアナログ映像信号の黒基準期間の直流電圧も固定され、これをＡ／Ｄコンバータ３で変換した出力デジタル信号Ｄ０からＤ９の黒基準期間の直流電圧もクランプレベル設定値と一致した値で固定される。
【００７０】
今、Ａ／Ｄコンバータ３の出力デジタル信号Ｄ０からＤ９の黒基準期間の直流電圧の平均をＶｄとし、本来設定したい直流電圧をＶ０、種々の変動要因により発生した誤差をＡとすると
Ｖｄ＝Ｖ０＋Ａ      ・・・  （１）
と表される。これは加算平均回路６の出力デジタル信号ＡＤ０からＡＤ７に一致する。デジタル引き算回路８ではクランプレベル設定値Ｖｒに８０Ｈｅｘａを加えたデータから、この加算平均回路６の出力デジタル信号ＡＤ０からＡＤ７を減算するので、出力は
Ｖｒ＋８０Ｈｅｘａ−Ｖ０−Ａ      ・・・  （２）
と表される。８０Ｈｅｘａは、上側基準電圧がＶｒｅｆＨで下側基準電圧がＶｒｅｆＬの８ビットＤ／Ａコンバータで変換すると、出力は
（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２
となるので、デジタル引き算回路８の出力である（２）式を上側基準電圧がＶｒｅｆＨで下側基準電圧がＶｒｅｆＬの８ビットＤ／Ａコンバータで変換すると、出力は
Ｖｒ＋（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２−Ｖ０−Ａ      ・・・  （３）
と表される。引き算回路１１では、この８ビットＤ／Ａコンバータの出力である（３）式と
（ＶｒｅｆＨ＋ＶｒｅｆＬ）／２
との差がゼロとなるように働くので、
0004014825.tif 000002
すなわち
Ｖ０＝Ｖｒ−Ａ      ・・・  （４）
となる。この（４）式を（１）式に代入すると
Ｖｄ＝Ｖｒ−Ａ＋Ａ
＝Ｖｒ
となる。すなわち、いかなる変動要因ＡがあろうともＡ／Ｄコンバータ３の出力デジタル信号Ｄ０からＤ９の黒基準期間の直流電圧Ｖｄは常にクランプレベル設定値Ｖｒと一致する。
【００７１】
この実施の形態の信号直流電圧安定化回路によれば、ブランキング期間における黒基準期間における信号レベルに相当する複数のＭビットデジタル信号を加算平均したデータに基づいて直流制御回路２の制御端子電圧を変化させているので、回路素子の特性バラツキ、Ａ／Ｄコンバータの基準電圧のバラツキ、Ａ／Ｄコンバータ３固有の変換誤差、電源電圧変動、入力信号における黒基準期間のノイズ等にかかわらず、直流電圧を調整しなくても、Ａ／Ｄコンバータ３のＮビットデジタル信号における黒基準期間の直流電圧が、設定された値にある時定数を持って常に一致させることができる。さらに、クリップ回路５を設けてデジタル信号のビット数を少なくしているので、直流制御回路の制御端子電圧を調整するための回路規模をさらに小さくできる。
【００７２】
また、任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えてＭビットデータを作成するための構成が簡単になる。
【００７３】
また、黒基準期間における直流電圧レベルに対応した複数のＭビットデジタル信号を加算平均回路６で加算平均しているので、入力信号における黒基準期間のノイズによる影響を小さくすることができ、Ａ／ＤコンバータのＭビットデジタル信号における黒基準期間の直流電圧をいっそう安定させることができる。
【００７４】
また、加算平均回路６における平均演算がビットシフト動作で実現でき、回路構成がいっそう簡単になる。
【００７５】
なお、上記のクリップ回路は省くことも可能である。この場合、加算平均回路６以下の回路のビット数が増えるので、少し回路規模が大きくなる。
【００７６】
なお、上記の説明では、信号直流電圧安定化回路について説明をしただけであるが、この信号直流電圧安定化回路は、ＣＣＤカメラ、複写機、イメージスキャナ装置、テレビジョン装置、ＶＴＲ装置およびその他の映像機器に備えられるものである。
【００７７】
【発明の効果】
以上説明したように、本発明の信号直流電圧安定化回路によれば、いかなる変動要因があろうともＡ／Ｄコンバータの出力デジタル信号の黒基準期間の直流電圧は常にクランプレベル設定値と一致するので、従来必要であった信号直流電圧の調整が不要であり、かつ入力アナログ映像信号の黒基準期間にノイズがある場合でもＡ／Ｄコンバータの出力デジタル信号における黒基準期間の直流電圧の変動は緩和され、安定なものになる。したがって、映像にはノイズが出ない映像機器を実現する効果がある。
【００７８】
さらに、加算数設定端子で加算平均回路で加算平均するデータ数を選択できるようにすれば、Ａ／Ｄコンバータの出力信号における黒基準期間に存在するノイズの位置に応じて、そのノイズが存在するデータを加算平均に含めないような選択が可能となる。ノイズの存在する期間を避けて安定部分を選択的に処理することによりＡ／Ｄコンバータの出力デジタル信号における黒基準期間の直流電圧をより安定なものにし、映像の黒レベルが安定した映像機器を実現する効果がある。
【００７９】
さらに、クリップ回路で信号のビット数を減少させれば、加算平均回路、デジタル引き算回路、Ｄ／Ａコンバータが少ないビット数用の回路で構成できるので、回路規模が小さく省電力な信号直流電圧安定化回路を備えた映像機器の実現を可能にする効果を有する。
【００８０】
また、加算平均回路における加算平均数をバイナリ数にすれば、加算後の割り算処理がビットずらしで実現でき、いっそう回路規模が小さく省電力な信号直流電圧安定化回路を備えた映像機器の実現を可能にする効果を有する。
【００８１】
上記信号直流電圧安定化回路を具備した映像機器は上記信号直流電圧安定化回路の奏する効果と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す回路図である。
【図２】本発明の実施の形態におけるクリップ回路の構成例を示す回路図である。
【図３】本発明の実施の形態における引き算回路の構成例を示す回路図である。
【図４】本発明の実施の形態の動作示すタイミング図である。
【図５】従来例を示す回路図である。
【図６】他の従来例を示す回路図である。
【符号の説明】
１    固定利得あるいは可変利得の増幅器
２    直流制御回路
３    Ａ／Ｄコンバータ
４    位相調整回路
５    クリップ回路
６    加算平均回路
７    位相調整回路
８    デジタル引き算回路
９    Ｄ／Ａコンバータ
１０    振幅調整回路
１１    引き算回路
１３    コンデンサ
３１    差動ペア
３２    内部基準電圧
３３    定電流源
３４    負荷
３５    バッファ
【図１】
0004014825.tif 000003
【図２】
0004014825.tif 000004
【図３】
0004014825.tif 000005
【図４】
0004014825.tif 000006
【図５】
0004014825.tif 000007
【図６】
0004014825.tif 000008