(57)【特許請求の範囲】
【請求項１】
複数の双方向ピンを有するＬＳＩデバイスにおいて、
前記複数の双方向ピンに各々対応して設けられている入出力バッファ内に、前記ＬＳＩデバイスのリビジョン番号に応じて、前記複数の双方向ピンを各々プルアップまたはプルダウンする抵抗素子を有し、
外部から前記複数の双方向ピンを駆動することなく、なおかつ、前記入出力バッファの出力バッファ部の出力をハイインピーダンス状態とすることによって、前記抵抗素子により前記複数の双方向ピンに設定されている前記ＬＳＩデバイスのリビジョン番号を読み出すことを特徴とするＬＳＩデバイスのリビジョン管理回路。
【請求項２】
機能の一部として作用するデータを保持する内部レジスタを有するＬＳＩデバイスにおいて、
前記内部レジスタは、このＬＳＩデバイスがリセットされた時に、このＬＳＩデバイスのリビジョン番号に応じてセットまたはリセットされる複数のレジスタ素子を有し、
前記ＬＳＩデバイスをリセットした後、前記内部レジスタに前記機能に対応するデータを書き込む前に、この内部レジスタに設定されているデータを前記ＬＳＩデバイスのリビジョン番号として読み出すことを特徴とするＬＳＩデバイスのリビジョン管理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩデバイスのリビジョンを管理するためのリビジョン管理回路に関するものである。
【０００２】
【従来の技術】
ＬＳＩデバイスのリビジョン番号は、そのＬＳＩデバイスのリビジョン（修正版数）を示すものである。通常、ＬＳＩデバイスには、リビジョン番号として、例えばパッケージの上面に型番が押印されており、例えばメーカーのＬＳＩデバイスの評価者や、一般のＬＳＩデバイスのユーザーらは、このパッケージの上面に押印された型番を確認することによって、このＬＳＩデバイスのリビジョン番号を知ることができる。
【０００３】
ところで、ＬＳＩデバイスは、最終的な製品として量産を開始する前の開発段階において、内部回路を設計変更して試作し、これを評価するということが繰り返し行われる。従って、メーカーのＬＳＩデバイスの評価者は、このＬＳＩデバイスを評価する時に、どのリビジョンのＬＳＩデバイスを評価しているのかを確認するために、内部回路を設計変更して試作したＬＳＩデバイス毎にリビジョン番号を更新し管理しておく必要がある。
【０００４】
しかしながら、一般のＬＳＩデバイスのユーザーにとっては、最終的な製品としてのＬＳＩデバイスの型番が確認できればよいため、ＬＳＩデバイスの機能として同じものであれば、たとえＬＳＩデバイスの内部回路が違うものであっても、パッケージ上面の型番の押印を変更しない場合がある。また、可能性としては非常に少ないが、例えばパッケージ上面の型番の押印を変更するのを忘れてしまうという場合もある。
【０００５】
従って、従来のＬＳＩデバイスにおいては、リビジョン番号を格納する専用のＲＯＭや専用のレジスタ等を設けておき、ＬＳＩデバイスの評価者がリビジョン番号を電気的に確認することができるようにしていた。このため、従来のＬＳＩデバイスには、ＬＳＩデバイスの本来の機能とは全く関係のない、ＬＳＩデバイスのリビジョンを管理するためのリビジョン管理回路が必要であり、その分、回路規模が増大するという問題点があった。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点をかえりみて、回路規模を増大させることなく、容易にＬＳＩデバイスのリビジョンを管理することができるＬＳＩデバイスのリビジョン管理回路を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の態様は、複数の双方向ピンを有するＬＳＩデバイスにおいて、
前記複数の双方向ピンに各々対応して設けられている入出力バッファ内に、前記ＬＳＩデバイスのリビジョン番号に応じて、前記複数の双方向ピンを各々プルアップまたはプルダウンする抵抗素子を有し、
外部から前記複数の双方向ピンを駆動することなく、なおかつ、前記入出力バッファの出力バッファ部の出力をハイインピーダンス状態とすることによって、前記抵抗素子により前記複数の双方向ピンに設定されている前記ＬＳＩデバイスのリビジョン番号を読み出すことを特徴とするＬＳＩデバイスのリビジョン管理回路を提供するものである。
【０００８】
また、本発明の第２の態様は、機能の一部として作用するデータを保持する内部レジスタを有するＬＳＩデバイスにおいて、
前記内部レジスタは、このＬＳＩデバイスがリセットされた時に、このＬＳＩデバイスのリビジョン番号に応じてセットまたはリセットされる複数のレジスタ素子を有し、
前記ＬＳＩデバイスをリセットした後、前記内部レジスタに前記機能に対応するデータを書き込む前に、この内部レジスタに設定されているデータを前記ＬＳＩデバイスのリビジョン番号として読み出すことを特徴とするＬＳＩデバイスのリビジョン管理回路を提供するものである。
【０００９】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明のＬＳＩデバイスのリビジョン管理回路を詳細に説明する。
【００１０】
図１は、本発明の第１の態様のＬＳＩデバイスのリビジョン管理回路の一実施例の構成回路図である。
同図は、ＬＳＩデバイス１０のパッド領域（Ｉ／Ｏ領域）の一部を示すもので、図中左側がＬＳＩデバイス１０の内部、右側が外部である。図示例のＬＳＩデバイス１０は、２本以上の複数の双方向ピン１８を有し、複数の双方向ピン１８に各々対応して、そのパッド領域に入出力バッファ１２が設けられている。
【００１１】
ここで、入出力バッファ１２は、ＬＳＩデバイス１０の外部から双方向ピン１８を介して駆動される入力信号をＬＳＩデバイス１０の内部回路（図示せず）に入力する入力バッファ部１４、出力制御信号に応じて、内部回路から出力される出力信号を双方向ピン１８を介して外部に出力する出力バッファ部１６、および、ＬＳＩデバイス１０のリビジョン番号に応じて、複数の双方向ピン１８を各々プルアップまたはプルダウンする抵抗素子２０を有する。
【００１２】
同図に示すＬＳＩデバイスのリビジョン管理回路を適用するＬＳＩデバイス１０においては、このＬＳＩデバイス１０のリビジョン番号に応じて、複数の双方向ピン１８を抵抗素子２０によって各々プルアップまたはプルダウンする。例えば、同図において、上側の双方向ピン１８は、抵抗素子２０を介して電源ＶＣＣに接続されてプルアップされ、下側の双方向ピン１８は、抵抗素子２０を介してグランドＧＮＤに接続されてプルダウンされている。
【００１３】
このＬＳＩデバイス１０においては、外部から双方向ピン１８を駆動することなく、なおかつ、出力制御信号によって、入出力バッファ１２の出力バッファ部１６の出力、すなわち、ＬＳＩデバイス１０の双方向ピン１８からの出力をハイインピーダンス状態とすることにより、双方向ピン１８が抵抗素子２０によってプルアップまたはプルダウンされ、双方向ピン１８に設定されているＬＳＩデバイス１０のリビジョン番号を読み出すことができる。
【００１４】
このように、図示例のＬＳＩデバイスのリビジョン管理回路を適用するＬＳＩデバイス１０においては、双方向ピンを駆動しないようにすることによって、ＬＳＩデバイス１０のリビジョン番号を得ることができるし、抵抗素子２０は、内部回路ではなく、パッド領域の入出力バッファ１２内に配置されるため、ＬＳＩデバイス１０の回路規模を増大させることなく、かつ、リビジョンの管理が容易であるという利点がある。
【００１５】
なお、抵抗素子２０によってプルアップまたはプルダウンする双方向ピン１８の本数は何ら限定されず、管理するリビジョン番号の桁数に応じて適宜決めてもよいし、随時増加させてもよいが、例えばデータバス等のように、８ビット、１６ビット単位で入出力状態を同時に制御できるものが好ましい。また、ＬＳＩデバイス１０の通常使用時の消費電力が増大するのを避けるために、抵抗素子２０の抵抗値を大きくするのが好ましい。
【００１６】
続いて、図２に、本発明の第２の態様のＬＳＩデバイスのリビジョン管理回路の一実施例の構成回路図を示す。
同図は、ＬＳＩデバイスの内部レジスタの一例を示すものである。この内部レジスタ２２は、ＬＳＩデバイスのリビジョン番号とは全く関係のない、ＬＳＩデバイスの他の機能の一部として作用するデータを保持するもので、２ビット以上の複数のレジスタ素子２４を有する。
【００１７】
同図に示すＬＳＩデバイスのリビジョン管理回路を適用するＬＳＩデバイスにおいては、ＬＳＩデバイス全体のリセット信号ＲＥＳＥＴＮが入力された時に、このＬＳＩデバイスのリビジョン番号に応じて、内部レジスタ２２の各々のレジスタ素子２４がセットまたはリセットされるように設定する。例えば、同図においては、上側のレジスタ素子２４から順に、リセット、セット、…、リセットされるように設定されている。
【００１８】
このＬＳＩデバイスにおいては、リセット信号ＲＥＳＥＴＮによってＬＳＩデバイス全体をリセットした時に、内部レジスタ２２の各々のレジスタ素子２４が、このＬＳＩデバイスのリビジョン番号に応じて各々セットまたはリセットされるため、書き込みクロック信号ＣＬＫによって内部レジスタ２２に本来の機能に対応するデータを書き込む前に、この内部レジスタ２２に設定されているデータをＬＳＩデバイスのリビジョン番号として読み出すことができる。
【００１９】
このように、図示例のＬＳＩデバイスのリビジョン管理回路を適用するＬＳＩデバイスにおいては、内部レジスタ２２の各々のレジスタ素子２４をセットまたはリセット入力端子付のものに変更し、ＬＳＩデバイス全体をリセットした後、この内部レジスタ２２の内容を読み出すことによって、ＬＳＩデバイス１０のリビジョン番号を得ることができるため、ＬＳＩデバイス１０の回路規模を増大させることなく、かつ、リビジョンの管理が容易であるという利点がある。
【００２０】
なお、レジスタ素子２４としては、例えば少なくともセットまたはリセット入力端子のいずれかを有するフリップフロップやラッチ等を用いることができる。また、内部レジスタ２２のビット数は何ら限定されず、通常、８ビット、１６ビット単位であるが、ＬＳＩデバイスのリビジョン番号を管理するためのビット数が不足する場合は、２つ以上の複数の内部レジスタに、図示例のＬＳＩデバイスのリビジョン管理回路を適用してもよい。
【００２１】
本発明のＬＳＩデバイスのリビジョン管理回路は、基本的に以上のようなものである。
以上、本発明のＬＳＩデバイスのリビジョン管理回路について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００２２】
【発明の効果】
以上詳細に説明した様に、本発明の第１の態様のＬＳＩデバイスのリビジョン管理回路は、入出力バッファ内に配置された抵抗素子によって、複数の双方向ピンをＬＳＩデバイスのリビジョン番号に応じて各々プルアップまたはプルダウンし、外部から複数の双方向ピンを駆動することなく、なおかつ、入出力バッファの出力バッファ部の出力をハイインピーダンス状態とすることによって、抵抗素子により複数の双方向ピンに設定されているリビジョン番号を読み出すようにしたものである。
また、本発明の第２の態様のＬＳＩデバイスのリビジョン管理回路は、ＬＳＩデバイス全体をリセットした時に、リビジョン番号に応じて、内部レジスタがセットまたはリセットされるようにしておき、ＬＳＩデバイスをリセットした後、この内部レジスタに機能に対応するデータを書き込む前に、この内部レジスタに設定されているデータを前記ＬＳＩデバイスのリビジョン番号として読み出すようにしたものである。
これにより、本発明のＬＳＩデバイスのリビジョン管理回路によれば、リビジョン管理専用のＲＯＭやレジスタを設ける必要がないため、ＬＳＩデバイスの回路規模を増大させることなく、容易にＬＳＩデバイスのリビジョンを管理することができる。
【図面の簡単な説明】
【図１】  本発明の第１の態様のＬＳＩデバイスのリビジョン管理回路の一実施例の構成回路図である。
【図２】  本発明の第２の態様のＬＳＩデバイスのリビジョン管理回路の一実施例の構成回路図である。
【符号の説明】
１０  ＬＳＩデバイス
１２  入出力バッファ
１４  入力バッファ部
１６  出力バッファ部
１８  双方向ピン
２０  抵抗素子
２２  内部レジスタ
２４  レジスタ素子
【図１】
0003990484.tif 000002
【図２】
0003990484.tif 000003