(57)【特許請求の範囲】
【請求項１】
標本化回路を構成するように基板上に形成された薄膜回路素子のパターンを具え、この標本化回路が入力ノードと出力ノードとの間に標本化トランジスタを具え、この標本化トランジスタを半導体薄膜に隣接した絶縁ゲートを有する薄膜電界効果トランジスタとし、この半導体薄膜はこの絶縁ゲートの制御のもとで前記トランジスタのチャネル領域を生成するように構成し、前記入力ノードからの信号を標本化してその標本化信号を前記出力ノードに通すように前記トランジスタをオンとオフとに切り換えるように前記ゲートを薄膜制御ラインに接続し、前記トランジスタを経て伝送される信号を、前記チャネル領域の多数電荷キャリアである第１導電型の電荷キャリアの流れを以て構成した電子装置において、前記標本化トランジスタが前記チャネル領域の近くに少数電荷キャリア注入領域を具え、この注入領域を前記チャネル領域に関して順方向バイアスし、前記トランジスタがオフに切り換わっている間に少数電荷キャリアを前記チャネル領域中に注入するために前記第１導電型と反対の第２導電型の電荷キャリアを供給するように注入領域を薄膜電源ラインに接続したことを特徴とする電子装置。
【請求項２】
請求項１に記載の電子装置において、前記標本化トランジスタが、各々入力及び出力ノードと結合した第１導電型のソース及びドレイン領域を具え、前記注入領域を第２導電型の半導体領域を以て構成したことを特徴とする電子装置。
【請求項３】
請求項２に記載の電子装置において、標本化トランジスタの本体を与える半導体薄膜が、第２導電型を決定する不純物をドープして第２導電型の注入領域を構成するようにした領域を有することを特徴とする電子装置。
【請求項４】
請求項２又は３に記載の電子装置において、前記チャネル領域を構成する半導体薄膜の領域を前記基板と前記絶縁ゲートとの間にはさんだことをさらに特徴とする電子装置。
【請求項５】
請求項３又は４に記載の電子装置において、第２導電型のドープされた領域が前記チャネル領域の片側に突き出し、前記注入領域と電源ラインに接続した接続構造の少なくとも一部とを構成することを特徴とする電子装置。
【請求項６】
請求項４に記載の電子装置において、前記注入領域が、前記半導体薄膜の上面に隣接して、前記標本化トランジスタのソース及びドレイン領の少なくとも一方の上にある第２導電型のドープされた領域であることを特徴とする電子装置。
【請求項７】
請求項３に記載の電子装置において、前記絶縁ゲートを前記基板と前記半導体薄膜との間にはさみ、前記注入領域が、前記半導体薄膜の上面に隣接し、前記チャネル領域の少なくとも一部の上にある第２導電型のドープされた領域であることを特徴とする電子装置。
【請求項８】
請求項１から７のいずれか１項に記載の電子装置において、前記標本化回路を、標本化トランジスタの出力ノードに結合した電荷蓄積手段を具えたサンプルホールド回路にしたことを特徴とする電子装置。
【請求項９】
請求項８に記載の電子装置において、前記サンプルホールド回路に、トランジスタのオン及びオフの切り換え時におけるゲートの充電及び放電特性が前記標本化トランジスタとほぼ同じ第２薄膜電界効果トランジスタを設け、この第２薄膜電界効果トランジスタのソース及びドレイン領域を相互に接続すると共に、前記電荷蓄積手段と前記標本化トランジスタの出力ノードとの間に直列に接続し、この第２薄膜電界効果トランジスタのゲートを、前記標本化トランジスタのゲートに供給される信号と相補の関係にある制御信号を供給する薄膜制御ラインに接続したことを特徴とする電子装置。
【請求項１０】
請求項９に記載の電子装置において、前記第２薄膜電界効果トランジスタに少数電荷キャリア注入領域を設け、前記標本化トランジスタをオンに切り換えた場合、この第２薄膜電界効果トランジスタをオフに切り換え中に少数電荷キャリアをこの第２薄膜電界効果トランジスタのチャネル領域中に注入するようにしたことを特徴とする電子装置。
【請求項１１】
請求項８から１０のいずれか１項に記載の電子装置において、複数のサンプルホ−ルド回路を複数のセルと共に同じ基板上に構成し、このサンプルホールド回路が標本化信号を情報として前記セルに供給するように構成したことを特徴とする電子装置。
【請求項１２】
請求項１１に記載の電子装置において、前記セルをマトリックスに配置し、このマトリックスが、このマトリックスの行をアドレスするための薄膜行ラインと、前記標本化信号をアドレスされた行のセルに供給するための薄膜列ラインとを有し、この列ラインに対する駆動回路が、各々の列ラインに対して１個のサンプルホールド回路を有することを特徴とする電子装置。
【請求項１３】
請求項１から１２のいずれか１項に記載の電子装置において、前記標本化トランジスタの前記注入領域を前記薄膜電源ラインを介して接地させたことを特徴とする電子装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、例えばサンプルホールド回路のような標本化回路を形成する薄膜回路素子を具える電子装置（例えば液晶ディスプレイ又はその他のフラットパネルディスプレイ）に関するものである。複数のそのようなサンプルホ−ルド回路を、標本化信号を情報としてセルに供給するために、セルのマトリックスと共に同じ基板上に構成することができる。したがって、前記回路を、液晶ディスプレイに向けたアクティブマトリックスのための列駆動回路の一部として形成することができる。しかしながら、本発明を、大面積の電子装置の他の形式、例えば薄膜データストア、又はイメージセンサに組み込むこともできる。
【０００２】
【従来の技術】
現在、大面積の電子応用機器、例えば液晶ディスプレイのために、ガラス又は他の絶縁基板上の薄膜電界効果トランジスタ（以下「ＴＦＴ」と記す）の開発に関心が持たれている。そのようなＴＦＴはアモルファス又は多結晶のシリコン膜で製作され、セルマトリックスのスイッチング素子を形成することができる。最近ではＴＦＴ（しばしば多結晶シリコンを使用する）を用いて、例えば液晶ディスプレイのマトリックスのための集積駆動回路のような回路が集積製造されるようになってきた。液晶ディスプレイの列駆動回路や他の用途において重要な回路は、入力ノードと電荷蓄積手段との間に標本化トランジスタを具えたサンプルホールド回路である。
【０００３】
列駆動回路中にサンプルホールド回路を有する液晶ディスプレイの他の既知の例は、例えば米国特許第４８７０３９９号明細書や、日本特許出願の英文抄録（Ｖｏｌ．１５  Ｎｏ．２４５）や、特開平０３−７７９２２号公報及び特開平０３−７７９１５号公報や、欧州特許出願公開明細書第０３４２９２５号で公開されており、これらの全ての内容が技術背景の参考文献となる。
【０００４】
米国特許第４８７０３９号明細書のある実施例においては、高速度サンプルホールド回路を１枚の単結晶シリコン中に集積回路として形成しているので、ディスプレイ基板は分離している。特開平０３−７７９２２号公報及び特開平０３−７７９１５号公報のディスプレイにおいて、ＴＦＴ及び信号蓄積キャパシタを両方具えたサンプルホールド回路をディスプレイの各々のピクセルセル領域中に形成している。欧州特許出願公開明細書第０３４２９２５号において、ＴＦＴを具えるサンプルホールド回路をセルマトリックスの各々の列ラインに対して形成する一方、各々の列ライン及びそれらに接続したセルのキャパシタンスにより、サンプルホールド回路の電荷蓄積手段を構成するようにしている。
【０００５】
前記標本化トランジスタをＴＦＴとする場合には、このトランジスタは半導体薄膜（例えば、多結晶、又はアモルファスのシリコン）に隣接する絶縁ゲートを具えており、この半導体薄膜には絶縁ゲートの制御のもとでチャネル領域が生成される。このゲートを、入力ノードからの信号を標本化し、出力ノードにおいて電荷蓄積手段に前記標本化信号を通すようにトランジスタのオンとオフを切り換えるために薄膜制御ラインに接続する。前記トランジスタによる前記信号の通過は、チャネル領域の多数電荷キャリアである第１導電型の電荷キャリア（ｎチャネルＴＦＴの場合には電子）の流れによるものである。典型的なＴＦＴの構造は欧州特許出願公開明細書第０３４２９２５号の図３（ａ）及び４（ｄ）の断面図において説明されている。
【０００６】
【発明が解決しようとする課題】
これらの先行技術の特許において、ＴＦＴ素子は単結晶シリコン中に形成されたトランジスタに比べて、スイッチング特性が劣っていることが認識されている。特にこれらの文献では、上述したＴＦＴはオン電流が小さく、オフ電流が大きく、スイッチング速度がゆっくりとしていると言われている。これらの劣っている特性はＴＦＴ構造の粒子境界中の電荷キャリアに対する捕獲密度が高い結果であると理解される。
【０００７】
本発明者は、ＴＦＴ素子を有する標本化回路の製造において、電荷蓄積手段の出力電圧のドリフトがゆっくりとしているという問題があることを認めた。これはＴＦＴ標本化トランジスタの出力電圧、すなわち電荷蓄積手段に接続したトランジスタのドレインの出力電圧の減衰がゆっくりとしているということに対応して見いだした。その影響は大面積の電子装置において、ＴＦＴによって製造されるサンプルホールド回路の使用が制限されるほど大きい。特に本発明者は、例えば液晶ディスプレイである大面積のセルマトリックスの各々の列ラインの駆動回路の一部としての満足なＴＦＴサンプルホールド回路を設計することが困難であることを確認した。ドリフトの結果、電荷蓄積手段によって保持されている信号は、ＴＦＴによって標本化された入力信号と異なってしまう。さらに、信号におけるこの誤差は時間と共に変化するので、誤差の大きさは、例えば大きなセルマトリックスの行の始めと終わりのように大幅に異なった蓄積時間の後に読まれたセルマトリックス中の位置に応じて、大幅に異なってしまう。
【０００８】
ＴＦＴ標本化トランジスタの出力信号におけるゆっくりとした減衰はサンプルホールド回路においてだけではなく、他の形式の標本化回路においても問題である。例えばＴＦＴの出力を電流（蓄積された電荷の代わりに）として使用する場合、ＴＦＴ標本化トランジスタをオフに切り換えると出力電流のドリフトが遅くなってしまう。
【０００９】
本発明の目的はＴＦＴ標本化トランジスタを具える標本化回路の出力におけるこのドリフト問題を克服するか、少なくとも意味があるほど減少させることである。
【００１０】
【課題を解決するための手段】
本発明による電子装置は、標本化回路を構成するように基板上に形成された薄膜回路素子のパターンを具え、この標本化回路が入力ノードと出力ノードとの間に標本化トランジスタを具え、この標本化トランジスタを半導体薄膜に隣接した絶縁ゲートを有する薄膜電界効果トランジスタとし、この絶縁ゲートの制御のもとで前記トランジスタのチャネル領域を生成するように構成し、前記入力ノードからの信号を標本化してその標本化信号を前記出力ノードに通すように前記トランジスタをオンとオフとに切り換えるように前記ゲートを薄膜制御ラインに接続し、前記トランジスタを経て伝送される信号を、前記チャネル領域の多数電荷キャリアである第１導電型の電荷キャリアの流れを以て構成した電子装置において、前記標本化トランジスタが前記チャネル領域の近くに少数キャリア注入領域を具え、この注入領域を前記チャネル領域に関して順方向バイアスし、前記トランジスタがオフに切り換わっている間に少数キャリアを前記チャネル領域中に注入するために前記第１導電型と反対の第２導電型の電荷キャリアを供給するように注入領域を薄膜電源ラインに接続したことを特徴とするものである。
【００１１】
本発明者は、前記チャネル領域の近傍に少数キャリア注入領域を設けることにより、ＴＦＴ標本化回路のゆっくりとした出力ドリフトを意味のある程減少するか、あるいは全く完全に除去することができることを発見した。この発見は、ドリフトの時間依存性は標本化トランジスタの半導体薄膜の半導体バンドギャップ中の深い捕獲位置から、ｎチャネルＴＦＴの場合電子（ｐチャネルＴＦＴの場合はホール）が、熱により放出される速度がゆっくりとしていることに起因するという、本発明者によるゆっくりとしたドリフト現象の実験研究に基づくものである。本発明においては、トランジスタをオフに切り換えるときに、捕らわれている電荷を中和する、標本化トランジスタ中に注入した、ｎチャネルＴＦＴの場合ホール（又はｐチャネルＴＦＴの場合電子）によってゆっくりとした過渡現象を除去することができる。上述したことは図５〜７の実験結果を参照して後に説明する。
【００１２】
本発明による注入領域及びその接続構造は、どのような種類のＴＦＴ構造とも集積できる。
【００１３】
ショットキー接合は薄膜技術において時々使用されており、本発明による注入領域をトランジスタの半導体薄膜とショットキー接合を形成する金属ベースの膜で形成してもよい。しかしながら、現在の薄膜技術においては、半導体薄膜の上に堆積するか、半導体薄膜中に注入又は拡散によりドープした半導体領域を使用することによりｐ−ｎ接合を形成するのがより一般的である。このようにして、第１導電型のソース及びドレイン領域を各々入力及び出力ノードと結合し、注入領域を第２導電型の半導体領域を以て構成した標本化トランジスタを形成することができる。このような注入領域（及びその接続構造の一部）は、トランジスタの半導体薄膜の一部の領域に第２導電型を決定する不純物をドーピングする（不純物を局部的に注入する）か、第２導電型の薄膜を別個に堆積することによって形成することができる。採用する各々の薄膜技術に応じて、半導体薄膜それ自身を、第１導電型又は第２導電型の高抵抗性の材料にしてもよい。通常、トランジスタ薄膜には導電型を明確に決定づけるドーピングは行われていない。半導体材料中の捕獲位置の密度が高いために、半導体薄膜は一般に真性導電型を有する。第１導電型の導電チャネル領域は、この半導体素材中に絶縁ゲートに隣接して、絶縁ゲートの制御のもとで少なくともＴＦＴのオン状態の間生成される。液晶ディスプレイのようなセルマトリックスの駆動回路用としては通常、高移動性多結晶シリコンで半導体薄膜を形成している。しかしながら、例えば水素化アモルファスシリコン又は多結晶のＩＩ〜ＶＩ族の化合物半導体のような他の半導体材料を、ある場合においてはトランジスタに使用でき、これらのトランジスタには本発明により、注入領域及びその接続構造を設けることができる。
【００１４】
採用する薄膜技術のこれらの変形に加えて、本発明はＴＦＴの全く異なった形態に適用することもできる。最も一般に要求される標本化回路において、標本化トランジスタは１個の絶縁ゲートを持つが、このゲートそれ自身を異なった部分に分けてもよい。さらに、例えばある回路においては、標本化ＴＦＴは１個又は更なる絶縁ゲートを有してもよい。チャネル領域を構成する半導体薄膜の領域を基板と絶縁ゲートとの間にはさんでもよい。このようにした場合、標本化ＴＦＴを、所謂「スタガード（ｓｔａｇｇｅｒｅｄ：凸構造）」形式、又は所謂「コ・プレイナ（ｃｏ−ｐｌａｎａｒ：平坦構造）」形式にしてもよい。各例を、本発明による様々な方法における注入領域とその接続構造と共に後述する。このようにして、例えば、注入領域及びその接続構造をチャネル領域の少なくとも片側に突き出してもよく、又はソース及びドレイン領域の少なくとも一方の上に位置させてもよい。このようにした場合、標本化ＴＦＴを、所謂「逆スタガード（ｉｎｖｅｒｔｅｄ  ｓｔａｇｇｅｒｅｄ：凹構造）」形式にすることができ、その一例を後述する。注入領域を、例えばこの様な場合、チャネル領域の上に位置させることができる。
【００１５】
本発明による注入領域を有する標本化トランジスタを、出力として電流を有する標本化回路に使用することができる。そのような回路は、例えば電流ミラーの一部を形成できる。しかしながら、本発明は、標本化トランジスタの出力ノードに結合した電荷蓄積手段を有するサンプルホールド回路における出力電圧ドリフトの除去するか、又は少なくとも意味のある程の減少させる場合に特に有効である。
【００１６】
標本化トランジスタのゲートキャパシタンスを充電又は放電する場合、変移電流パルスの影響を除去するために、標本化回路にゲートの充電及び放電特性は前記標本化ＴＦＴと同様の第２ＴＦＴを設けるのは有利であり、この第２トランジスタを、前記標本化トランジスタをオフ又はオンに切り換える場合、オン又はオフに切り換える。第２ＴＦＴにも同様の注入領域を設け、前記標本化ＴＦＴと同様なスイッチング特性を持つようにする。
【００１７】
【実施例】
図５から７に示すグラフを除いた各図面では本発明の電子装置を線図的に示し、その寸法は実際のものとは相違している。すなわち図面を明瞭且つ簡単とするために図１、３、４、８及び９では各部分の寸法及び比率を拡大したり縮小したりしている。又、全実施例にわたって対応する部分は同じ符号で示した。
【００１８】
図１の電子装置において、標本化回路１０の以外の構造は既知のものである。本装置は例えばディスプレイのガラスバックパネルである絶縁基板１００上に行及び列に並べたセル３３のマトリックス２２を具える。これは特に液晶ディスプレイに好適であるが、それにのみ限定されるものではない。マトリックス２２は、行駆動回路２１をマトリックス２２の行にアドレスするために接続した薄膜行ライン２４を有する。マトリックス２２は、標本化信号を行に並んだセル３３に供給するために列駆動回路１２に接続した薄膜列ライン２６も具える。これらのライン２４及び２６と駆動回路１２及び２１を薄膜技術によって同じ基板１００上にマトリックス２２と共に集積する。列ライン２６に対する駆動回路１２は、各々の列ラインに対する個々のサンプルホールド回路１０に順次アドレスするシフトレジスタ１３を具える。本発明では各々の列ラインに対して１個のＴＦＴ標本化トランジスタＴｓ（図２、３及び４参照）を有する高性能なサンプルホールド回路１０をそれぞれ設ける。列ライン２６のキャパシタンスに応じて、各々の回路１０に別個の充電用キャパシタＣｓを設ける（図２、３及び４に示すように）か、又は前記ライン１６のキャパシタンスそれ自身をサンプルホールド回路１０の電荷蓄積手段として利用することができる。
【００１９】
本発明により形成された前記回路を別にして、図１の装置はたとえば欧州特許出願公開明細書第０３４２９２５号の図１のアクティブマトリックスディスプレイパネルと同様にしてもよい。したがって、本発明の図１に示した部分において、欧州特許出願公開明細書第０３４２９２５号の図１に示されたものは同じ符号を付けて示した。したがって図１の装置のこのディスプレイパネルに関連する部分はこれ以上記述しない。欧州特許出願公開明細書第０３４２９２５号の個々のセル３３中のスイッチング素子２９はＴＦＴであるが、例えば１９３３年９月２２日に発行された欧州特許出願公開明細書第０５６１４６２号に記載されているように、薄膜ダイオードによるような他の形式のスイッチング素子２９を前記ディスプレイに使用してもよい。回路ブロック１３、２０及び２３を相補型のｐチャネル及びｎチャネルＴＦＴを以て構成してもよく、又はそれらを全てｎチャネルＴＦＴで構成してもよい。図１のマトリックス装置をフラットパネルディスプレイにする代わりに、これとは全く機能の異なる、例えば薄膜データストアとして設計することもでき、その場合薄膜スイッチング素子２９のマトリックスによて薄膜データ格納素子（例えば薄膜キャパシタ）のアレイをアドレスすることができる。
【００２０】
サンプルホールド回路１０を信号ライン１４と列ライン２６との間に接続し、この回路は情報として信号をセル３３に供給する。各々の回路１０は信号ライン１４からの入力ノードＩ／Ｐと、シフトレジスタ１３からの制御ノードＧと、列ライン２６への出力ノードＯ／Ｐとを有する。標本化回路１０の詳細な構成の一例を図２に示す。標本化薄膜トランジスタＴｓを入力ノードＩ／Ｐと、例えば薄膜キャパシタである電荷蓄積手段Ｃｓとの間に接続する。出力Ｏ／Ｐは電荷蓄積素子Ｃｓから取る。図３及び４の例に描かれているように、標本化ＴＦＴ  Ｔｓは、トランジスタＴｓの導電チャネル領域１１１を構成する半導体薄膜１１０に隣接する絶縁ゲート１２１を有する。入力ノードＩ／Ｐからの信号を標本化し、この標本化信号を電荷蓄積素子Ｃｓに通すようにトランジスタＴｓをオンとオフで切り換えるために、ゲート１２１をシフトレジスタ１３から延在する薄膜制御ライン１０３に接続する。回路１０の出力ノードＯ／Ｐを電荷蓄積素子Ｃｓに接続する。
【００２１】
フラットパネルディスプレイのための典型的な列駆動回路１２において、トランジスタＴｓの本体を与える半導体フィルム１１０は高移動度の多結晶シリコンで形成されている。このフィルム１１０は低不純物濃度のｐ又はｎ型としてもよいが、通常真性導電型である。絶縁ゲート１２１の制御のもとでのトランジスタＴｓを経て流れる信号は、第１導電型の電荷キャリアの流れによるものであり、この電荷キャリアはチャネル領域１１１においてはの多数キャリアとなるものである。例として図３及び４はｎチャネルＴＦＴを説明しており、キャリアの流れはｎ型ソース領域１１２及びｎ型ドレイン領域１１３間の電子によるものである。トランジスタＴｓは正ゲート電圧パルスＶｇによりオンに切り換えられる。このパルスＶｇは、ソース及びドレイン領域１１２及び１１３と絶縁ゲート１２１の下部との間のドープされていないボディの領域中にｎ型導電チャネルを誘導する。ゲート電圧が０に落ちるか、負になった場合、ソース及びドレイン領域１１２及び１１３間に導電チャネルは生成されない。しかしながら、フィルム１１０の多結晶シリコン材料中には捕獲位置が高い密度で存在している。本発明者は、トランジスタＴｓのオン状態の間、半導体バンドギャップ中に深い捕獲位置に捕獲されている電子が、トランジスタＴｓをオフ状態に切り換えた場合、これらの捕獲位置からゆっくりと開放されることを発見した。本発明によるホール注入がないときは、捕獲された電子の開放が熱による緩やかな放出によるものとなるため、図６に示したようにドレイン電流の減衰ｄＩも緩やかになり、図５に示すように出力電圧Ｖｏのドリフトも緩やかなものとなる。本発明者は、このゆっくりとしたドリフトが時間に関して対数関数となることを見いだした。この出力電圧Ｖｏのゆっくりとしたドリフトは、セル３３に供給する信号中に誤差をもたらす。
【００２２】
まず第一に、各列上の標本化信号Ｖｏの絶対値に誤差が存在する。Ｖｏは時間と共に変化するため、個々の列ライン２６上のセル３３に印加される電圧は、この列ライン２６に対する入力Ｉ／Ｐの標本化瞬時の値とは異なる。第二に、ある行でアドレスされる異なったセル３３に対する列ライン上の信号間に誤差が存在する。ある行２４の全てのセル３３は同じ時間においてアドレスされるが、そのライン２４のセル３３に対する信号Ｖｏはそれらの回路１０により異なった時間において標本化されるので、これらの標本化信号はそれらの回路１０によって異なった時間の長さの間保持される。したがって、例えば図５においてｄＶａは、ＴｓをオフとすることによりＣｓ中に信号が最初に蓄積されてから１６μｓに対応する時間ｔが経過したときに行ライン２４によりアドレスされる列ライン２６ａに対する信号Ｖｏの誤差を示すものである。同じ行ライン２４上にあり、他の列ライン２６ｘに対応するセル３３は、その信号Ｖｏが最初に蓄積された後、より短い時間（図５中の２μｓ）にアドレスされる。ライン２６ａと２６ｘの両方に対し標本化される信号Ｖｏが同じレベルであると仮定すると、ライン２６ａ及び２６ｘの両方に対する信号ドリフトは、図５に示すのと同様に変化し、図５中のｄＶａ及びｄＶｘ間の差はマトリックス２２の行２４に沿った列ライン２６ａ，．．．２６ｘ間に生じる誤差を示している。
【００２３】
標本化トランジスタＴｓのドレイン出力信号には、絶縁ゲート１２１のキャパシタンスが放電されるときに生ずる変移電流の影響も現れる。このキャパシタンスの放電によって、自由電子がチャネルの外に素早く駆動されるので初期電流スパイクが生ずる。この影響は図２の回路においてサンプルホールド回路１０中に第２トランジスタＴ２を設けることにより補正され、この第２トランジスタのゲートのオンとオフを切り換えた場合の充電及び放電特性は標本化トランジスタのこれらとほぼ同様である。この第２トランジスタのソース及びドレイン領域１１４及び１１５を相互に接続すると共に、電荷蓄積手段Ｃｓと標本化トランジスタＴｓとの間に直列に接続する。この第２トランジスタのゲート１２２を、標本化トランジスタＴｓのゲート１２１に印加される制御信号Ｖｇと相補の関係にあり、このＶｇに比較して僅かに遅延している制御信号
【外１】
0003987588.tif 000002
を印加する薄膜制御ラインに接続する。この遅延した相補信号〔外１〕をライン１０４にシフトレジスタ１３から直接印加してもよい。あるいはまた、図２に示すようにシフトレジスタ１３からライン１０３に与えられる信号Ｖｇを標本化トランジスタＴｓとＴＦＴインバータ４３の双方に印加し、このインバータ４３の出力をライン１０４を経て第２トランジスタＴ２に印加してもよい。このようにして標本化トランジスタＴｓのゲートキャパシタンスが充放電する結果として生ずる変位電流パルスの影響をトランジスタＴ２によって補償することができる。このような手段を講じない場合には、急激に変化する変位電流パルスによる充電のためにキャパシタ手段Ｃｓ間に現れる標本化電圧に誤差が生じることになる。しかしながらトランジスタＴｓがオフに切り替わる時にのみ生じ、捕獲位置から電子の放出による出力電圧のゆっくりとした対数関数で表されるドリフトを、このようなトランジスタＴ２によって除去することはできない。
【００２４】
本発明においては、このようなゆっくりとしたドリフトを、標本化トランジスタＴｓのチャネル領域１１１の近傍に少数キャリア注入領域１１９を形成することにより、除去するか又は少なくとも意味があるほど減少させることができる。図３及び４に示されているｎチャネルトランジスタＴｓの場合において、前記注入領域１１９はホールを注入するためにｐ型である。この注入領域１１９を薄膜制御ライン１２９に接続して前記チャネル領域１１１に関して順方向バイアスすることにより、前記トランジスタＴｓがオフに切り換わっている間に少数キャリアとしてホール（図３及び４の例においては）をチャネル領域１１１中へ供給する。このことは、前記注入領域１１９を図２及び４に示されているように接地させることにより、最も簡単に達成される。ゆっくりとしたドリフトの抑制の結果を、図７と図６とを比較することによって見ることができる。
【００２５】
図６及び７の実験結果を得るために、単独の分離した標本化トランジスタＴｓのソース及びドレイン領域１１２及び１１３を互いに短絡し（トランジスタＴ２と同様に）、電流測定回路に接続した。このドレイン及びソース領域からの電流をＩD+S と名づける。これと同様な単独のトランジスタ構造を両方の測定に使用し、２０ボルトのゲートパルスＶｇでオンとオフを切り換えた。図６の状況において、注入領域１１９は浮遊電位とした。すなわち、ライン１２９はグランド又は他のどんな電位とも接続しなかった。このような場合、ホールの注入は起こらず、出力信号中のゆっくりとした減衰ｄＩはトランジスタＴｓをオフにした場合観測される。図７の状況において、注入領域１１９をライン１２９によって接地し、ホールの注入はｐ型領域１１９からチャネル領域１１１中へ起こり、そのような捕獲電子電荷の素早い中和の結果、ゆっくりとした減衰効果は完全に除去されることがわかる。図７において、素早い変位電流パルスは、単独トランジスタＴｓのゲートキャパシタンスの充電・放電のために残る。しかしながら図２の標本化回路において、これらのキャパシタＣｓにおける変位電流効果は、第２トランジスタＴ２によって除去される。
【００２６】
図３は図２の回路１０を薄膜技術を使用して基板１００中にどのように構成できるかの一例を示す。図３において太い破線で示すように回路素子Ｔｓ、Ｔ２及びＣｓを共通薄膜１１０内に集積化して形成する。本例において、Ｔｓのドレイン１１３及びＴ２のソース１１４を共通ｎ＋領域１１３及び１１４によって形成し、Ｔ２のドレイン１１５をキャパシタＣｓのｎ＋ボトム領域と隣接する部分１１５によって形成する。第２導電型のドープされた領域１１９はトランジスタＴｓのチャネル領域１１１の片側に突き出し、Ｔｓのための注入領域を形成し、その接続構造の少なくとも一部を電源ライン１２９に接続する。漏れ電流を減らすために、ｐ＋注入領域１１９を、薄膜１１０の真性、又は高抵抗の材料の一部によってｎ＋ソース及びドレイン領域１１２及び１１３から分離するのが好ましい。Ｔｓの変移電流が半分はソース１１２に流れ、半分はドレイン１１３に流れるので、補償用トランジスタＴ２のチャネル１１１は標本化トランジスタＴｓのチャネルの半分の面積である。図３において、Ｔｓ及びＴ２は同じチャネル長を有し、Ｔ２のチャネル幅をＴｓのチャネル幅の半分にすることによりチャネル面積を半分にすることができる。その他の点では補償用トランジスタＴ２の幾何学的構造は、Ｔｓとほぼ同じである。図３の例において、この第２トランジスタＴ２にも少数キャリア注入領域１１９（接続構造を含む１２９）を設け、Ｔｓをオンに切り換えた場合、Ｔ２をオフに切り換えて少数電荷キャリアをＴ２のチャネル領域中に注入するようにする。したがってこの場合には、Ｔ２はそのスイッチング特性に関してＴｓと全く等しい。Ｔｓ及びＴ２両方の注入領域１１９を図３に示すようにトランジスタの片側における共通ｐ＋の部分として形成できる。図における破線はＴｓ及びＴ２のゲート１２１及び１２２と、キャパシタＣｓの第２プレート１２３とを示している。これらの導電領域１２１、１２２及び１２３を共通膜、例えばドープした多結晶シリコンにより形成してもよい。Ｃｓのこの第２プレート１２３を接地し、（図３の例に示すように）ｐ＋注入領域１１９に接続した接地ラインの一部を構成する延長部分を有してもよい。
【００２７】
図４は図３に示す薄膜パターンをコープレイナＴＦＴ技術を用いて製造した装置の縦断面を示す。このような場合において、トランジスタの半導体薄膜１１０を基板１００上に堆積し、薄膜１１０の上面に絶縁ゲート１２１及び１２２とＣｓの絶縁された第２プレートとを堆積する。領域１１２、１１３、１１４、１１５、１１６及び１１９は、薄膜１１０のドープされた領域として形成する。ｐ＋注入領域１１９及びｎ＋キャパシタ領域１１６を、絶縁ゲートの絶縁膜及び導電膜を堆積させる前に形成してもよい。ｎ＋ソース及びドレイン領域１１２、１１３、１１４及び１１５を、ゲート１２１及び１２２とキャパシタプレート１２３とを、例えば不純物イオン注入により形成した後に形成する。特別な例において、薄膜１１０を、真性導電型を有し０．０２μｍ〜０．３μｍの範囲、例えば０．１μｍの厚さを有するドープされていない多結晶シリコンによるものとしてもよく、ソース及びドレイン領域１１２〜１１５を例えば１０18〜１０20原子・ｃｍ-3の範囲で砒素又は燐をドープしてもよく、注入領域１１９を例えば１０18〜１０20原子・ｃｍ-3の範囲の濃度で硼素をドープしてもよく、領域１１９を例えば１〜１０μｍの範囲の距離だけソース及びドレイン領域から離してもよく、ソース及びドレイン領域間のチャネル長（すなわちゲート１２１及び１２２の幅）を５〜２０μｍの範囲にしてもよく、ＴＳのチャネル１１１の幅（すなわちゲート長）を、Ｃｓの静電容量値及びＣｓを充電するのに必要なレートによって決定する１０〜５００μｍの範囲にしてもよい。本発明においては少数キャリアを注入することによって出力電圧Ｖｏの減衰ｄＶを抑制できるので、大面積の標本化トランジスタＴｓを使用することができ、したがって所定のＣｓを素早く充電することができる。
【００２８】
図４において、半導体薄膜１１０と電極１２１、１２２及び１２３の間の絶縁性の膜に符号を与えていない。これらの絶縁性膜をシリコン窒化物及び／又はシリコン２酸化物にしてもよく、少なくとも絶縁ゲート１２１及び１２２の絶縁膜の厚さは０．０５〜０．５μｍの範囲の厚さにしてもよい。キャパシタＣｓの絶縁膜及び上側プレート１２３は所望のキャパシタンス値及び製造上の観点から、絶縁ゲート１２１及び１２２とは異なる技術又はプロセスステップで形成するのが望ましい。例えばキャパシタの絶縁膜の少なくとも一部をゲート絶縁膜の後に堆積することができ、上プレート１２３はＴｓ及びＴ２のソース及びドレインに与えた金属化処理（図４中の１３３及び１３５参照）と同じ時に形成する導電膜を以て構成することもできる。薄膜１１０の一部をドープする代わりに、キャパシタＣｓの下プレートをゲート１２１及び１２２と同じ膜を以て形成することができ、ソース及びドレイン金属化処理１３３及び１３５と同時に形成される上プレート１２３から別の絶縁膜により分離してもよい。このような変形例では、ソース及びドレイン領域１１２及び１１５を形成するためのドーピング処理の前にｎ型不純物をドープする工程（下側プレートを形成するために）を省くことができる。
【００２９】
図３及び４に示す例では、ｐ型注入領域１１９が絶縁ゲート１２１及び１２２の下に延在しており、そのためには絶縁ゲート１２１及び１２２を形成する前にマスクを介してｐ型不純物をドーピングする過程が必要である。しかしながら、注入領域１１９を絶縁ゲート１２１及び１２２を形成した後に硼素の注入により形成してもよく、このような場合において絶縁ゲート１２１及び１２２を硼素注入のための注入マスクの一部のとして使用することによって、トランジスタチャネルに最も近い注入領域１１９のエッジを、ゲート１２１及び１２２のエッジと一直線に並べることができる。
【００３０】
上述したことにより、本発明は全く異なったＴＦＴ技術を使用してもよいことは明白である。２つのそのような例を図８及び９に標本化トランジスタＴｓの構造に関して示す。図８及び９においてＴｓを形成するのに使用されてのと同様な薄膜技術は、他の薄膜回路素子Ｔ２及びＣｓとそれらに接続する図２中の回路にも使用できる。
【００３１】
図８は、所謂「スタガード（ｓｔａｇｇｅｒｄ）」ＴＦＴ構造中のｐ＋注入領域１１９及びその接地ライン１２９を含む部分を示す。本例において、ソース及びドレイン領域１１２及び１１３を基板１００上のｎ＋薄膜中で形成し、次にトランジスタ本体を構成する半導体膜１１０を堆積し、次に注入領域１１９を膜１１０上に堆積した他のｐ＋膜により形成し、最後に絶縁ゲート１２１及び接地ライン１２９を他の膜により形成する。したがって、図８の例において、注入領域１１９は、半導体薄膜１１０の上面に隣接して、Ｔｓのソース及びドレイン領域１１２及び１１３の上にある第２導電型のドープされた領域を以て構成する。図８はソース及びドレイン領域両方の上に位置するｐ＋注入領域１１９を示しているが、もし望むなら領域１１９はソース領域１１２のみの上かドレイン領域１１３のみの上に位置してもよい。
【００３２】
図９は所謂「逆スタガード（ｉｎｖｅｒｔｅｄ  ｓｔａｇｇｅｒｅｄ）」ＴＦＴ構造中のｐ＋注入領域１１９及びその接地ライン１２９のを含む部分を示す。本例において、絶縁ゲート１２１を基板１００と半導体薄膜１１０との間にはさむ。注入領域１１９は、半導体薄膜ボディの上面に隣接し、少なくともチャネル領域１１１の一部の上に位置する第２導電型のドープされた領域を以て構成する。ｐ＋領域１１９をＴｓの薄膜の上に堆積した別個の膜により形成してもよいし、薄膜１１０の上面中に不純物を注入して形成してもよい。
【００３３】
上述したように、各々の列ライン２６のキャパシタンスのみでサンプルホールド回路１０のための電荷蓄積手段を構成してもよい。このような場合には、別個のキャパシタＣｓを形成する必要はない。
【００３４】
図３に示すように、注入領域１１９の接地ライン１２９はキャパシタＣｓの一方のプレート１２３の延長部分で構成する。しかしながら、接地ライン１２９をキャパシタＣｓから完全に分離してもよく、異なった電位を注入領域１１９及びキャパシタＣｓ（もしそのようなキャパシタが存在すれば）に対して印加してもよい。したがって、例えば、入力ノードＩ／Ｐにおける負電圧を標本化する場合、注入領域１１９を負電位に（１２９を経て）接続することができる。この領域１１９に印加した負電位はチャネル領域１１１及び標本化される信号より低く、注入領域１１９は、トランジスタをオフに切り換えた場合、チャネル領域１１１に関して順方向バイアスのままである。
【００３５】
本発明は、マトリックスの列ライン２６に対する情報として供給されるアナログ信号を標本化するのに特に有用である。しかしながら、少数キャリア注入領域１１９（及び接地ライン１２９）を有する標本化トランジスタをディジタル信号レベル、例えばセル３３をアドレスするために行ライン２４に出力を与える図１の行駆動バッファ回路２３に使用してもよい。
【００３６】
上述したように、アクティブマトリックス装置をフラットパネルディスプレイ又は例えばデータストアにしてもよい。しかしながら、アクティブマトリックス装置を、薄膜スイッチング素子２９により行ライン２４を経てアドレスされる薄膜イメージセンシング素子（例えばフォトダイオード）を各々具えたセル３３のマトリックス２２を有するイメージセンサにしてもよく、このような場合、フォトダイオード信号を、信号の積分器として働くサンプルホールド回路１０を経てセンシング回路１３に出力してもよい。イメージセンサに対するその様な回路１０を、本発明によって、順方向バイアス注入領域１１９を有するＴＦＴ標本化トランジスタによって構成してもよい。
【００３７】
本明細書は上述した実施例に限定されるものではなく、種々の変形例が可能である。例えば、薄膜技術やサンプルホールド回路やアクティブマトリックス装置の駆動回路の構造や製造方法に関しては既知のものを用いることができる。
【図面の簡単な説明】
【図１】複数のサンプルホールド回路を含む本発明による電子装置及び、回路素子の１例の回路ブロック図である。
【図２】本発明による上述したサンプルホールド回路の回路図である。
【図３】図２の回路の１例の薄膜回路素子パターンの部分の線図的平面図である。
【図４】図３のＩＶ−ＩＶ線に沿って切った断面図である。
【図５】本発明による少数キャリア注入を含まないＴＦＴ標本化トランジスタを具える回路の時間ｔ（マイクロセカンド）に対する標本化出力電圧Ｖｏ（ボルト）をプロットしたものである。
【図６】少数キャリア注入領域を設けない場合の、標本化ＴＦＴをオンとオフで変化させるようにゲート電圧パルスを印加したときの時間ｔ（１目盛り０．６ミリセカンド）に対する電流ＩD+S （１目盛り２．４×１０-7アンペア）の変化のオシロスコープの軌跡波形である。
【図７】本発明による少数キャリア注入領域を設けた場合の、標本化ＴＦＴをオンとオフで変化させるようにゲート電圧パルスを印加したときの時間ｔ（１目盛り０．６ミリセカンド）に対する電流ＩD+S （１目盛り２．４×１０-7アンペア）の変化のオシロスコープの軌跡波形である。
【図８】本発明による少数キャリア注入領域を有する他の例の標本化ＴＦＴの断面図である。
【図９】本発明による少数キャリア注入領域を有するさらに他の例の標本化ＴＦＴの断面図である。
【符号の説明】
１０  標本化回路
１００  基板
１０３  薄膜制御ライン
１１１  チャネル領域
１１９  少数キャリア注入領域
１２９  薄膜電源ライン
Ｔｓ  標本化トランジスタ
Ｔ２  補償用トランジスタ
【図１】
0003987588.tif 000003
【図２】
0003987588.tif 000004
【図３】
0003987588.tif 000005
【図４】
0003987588.tif 000006
【図５】
0003987588.tif 000007
【図６】
0003987588.tif 000008
【図７】
0003987588.tif 000009
【図８】
0003987588.tif 000010
【図９】
0003987588.tif 000011