(57)【特許請求の範囲】
【請求項１】
異なる電圧の動作回路に出力信号を出力するように構成された光学的記録再生処理用のアナログＬＳＩにおいて、
第１の動作電圧に対応した出力信号に対して第１の基準電圧を基準として前記出力信号を増幅する可変増幅器と、
前記可変増幅器からの出力信号を前記第１の動作電圧と異なる第２の動作電圧に対応した信号レベルに整合させる整合器と、
前記可変増幅器の出力信号と前記整合器の出力信号とが入力され、２つの出力信号どちらか一方を制御信号により選択可能なスイッチと、
前記第２の動作電圧で動作し前記スイッチの出力信号が入力されるバッファと、
を備え、前記バッファからの出力を最終出力とすることを特徴とする光学的記録再生処理用のアナログＬＳＩ。
【請求項２】
異なる電圧の複数の動作回路に出力信号を出力するように構成された光学的記録再生処理用のアナログＬＳＩにおいて、
第１の動作電圧に対応した出力信号に対して第１の基準電圧を基準として前記出力信号を増幅する可変増幅器と、
前記可変増幅器からの出力信号を前記第１の動作電圧と異なる第２の動作電圧に対応した信号レベルに整合させる整合器と、
前記可変増幅器の出力信号または前記整合器の出力信号が入力され、２つの出力信号のどちらか一方を制御信号により選択可能な第１のスイッチと、
前記印加されている各々異なる電源電圧から一つの電源電圧を前記制御信号により選択する第２のスイッチと、
前記第２の動作電圧か該第２の動作電圧と異なる第３の動作電圧で動作し、前記第一のスイッチからの出力信号が入力されるバッファと、
該バッファの動作電圧を前記制御信号により前記第２の動作電圧か前記第３の動作電圧かを選択する前記第２のスイッチを備え、
前記バッファからの出力を最終出力とすることを特徴とする光学的記録再生処理用のアナログＬＳＩ。
【請求項３】
前記第1の基準電圧は前記可変増幅器の電源電圧を分圧した電圧であることを特徴とする請求項１又は２に記載の光学的記録再生処理用のアナログＬＳＩ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光学的記録再生装置に好適なアナログＬＳＩに関する。
【０００２】
【従来の技術】
近年デジタルＬＳＩの省電力化、高速化が進み、これらＬＳＩの電源電圧の低電圧化が進んでいる。一方光学的記録再生分野では、アナログＬＳＩの電源電圧は５Ｖで変わっていない。アナログＬＳＩは、Ｓ／Ｎ比を良くするためにダイナミックレンジを大きく取る必要があり、デジタルＬＳＩのように電源電圧の低電圧化は進んでいない。
光学的記録再生装置を代表するＣＤ−Ｒ／ＲＷドライブは、レーザ光を使って光ディスクに情報の記録や再生を行っている。これら光学的記録再生装置は、アナログ信号を処理するアナログＬＳＩとＣＰＵなどのデジタル信号を処理するデジタルＬＳＩの混在回路となり、電源電圧の異なるＩＣ、ＬＳＩ等の信号のやり取りが行われる回路構成となっている。
【０００３】
【発明が解決しようとする課題】
従来、デジタルＬＳＩであるＣＰＵは、３．３Ｖ、５Ｖの電源回路を使用するものがあり（最近では、２．５Ｖ、１．８Ｖの電源回路を使用するものも出てきている）、５Ｖの電源を使用するアナログＬＳＩと混在回路を構成するには、信号間の信号電圧レベルの整合を取る必要性が出てくる場合がある。動作電圧の異なるＩＣ、ＬＳＩ等で信号のやり取りを行う場合に外付けの電圧レベル変換用のＩＣ、ＬＳＩが必要となる。これは、コストアップにつながる。
また、他の方法として、ＣＰＵの入力ピンを複数の動作電圧対応にしたものもある。このＣＰＵだとＣＰＵ自身の電源電圧が３．３Ｖで信号のやり取りを行うアナログＬＳＩの電源電圧が５Ｖである時でもＣＰＵ内部で信号の電圧レベルの整合を行うので、外付けの電圧レベル変換用のＬＳＩ、ＩＣがいらない。ＣＰＵの電源電圧の低電圧化は、ＬＳＩの省電力化，高速化の要求により、今後ますます加速していく事が予想される。しかし、３．３Ｖより低い電源電圧のＣＰＵの入出力信号ピンを５Ｖの動作電圧まで対応にすることは困難である。
そこで、本発明では、アナログＬＳＩ側の入出力を複数の電源電圧のＣＰＵ等のデジタルＬＳＩに対応させた光学的記録再生装置用のアナログＬＳＩを提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、異なる電圧の動作回路に出力信号を出力するように構成された光学的記録再生処理用のアナログＬＳＩにおいて、第１の動作電圧に対応した出力信号に対して第１の基準電圧を基準として前記出力信号を増幅する可変増幅器と、前記可変増幅器からの出力信号を前記第１の動作電圧と異なる第２の動作電圧に対応した信号レベルに整合させる整合器と、前記可変増幅器の出力信号と前記整合器の出力信号とが入力され、２つの出力信号どちらか一方を制御信号により選択可能なスイッチと、前記第２の動作電圧で動作し前記スイッチの出力信号が入力されるバッファと、を備え、前記バッファからの出力を最終出力とすることを特徴とする。
請求項２記載の発明は、異なる電圧の複数の動作回路に出力信号を出力するように構成された光学的記録再生処理用のアナログＬＳＩにおいて、第１の動作電圧に対応した出力信号に対して第１の基準電圧を基準として前記出力信号を増幅する可変増幅器と、前記可変増幅器からの出力信号を前記第１の動作電圧と異なる第２の動作電圧に対応した信号レベルに整合させる整合器と、前記可変増幅器の出力信号または前記整合器の出力信号が入力され、２つの出力信号のどちらか一方を制御信号により選択可能な第１のスイッチと、前記印加されている各々異なる電源電圧から一つの電源電圧を前記制御信号により選択する第２のスイッチと、前記第２の動作電圧か該第２の動作電圧と異なる第３の動作電圧で動作し、前記第一のスイッチからの出力信号が入力されるバッファと、該バッファの動作電圧を前記制御信号により前記第２の動作電圧か前記第３の動作電圧かを選択する前記第２のスイッチを備え、前記バッファからの出力を最終出力とすることを特徴とする。
【０００５】
請求項３記載の発明は、前記第1の基準電圧は前記可変増幅器の電源電圧を分圧した電圧であることを特徴とする。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に従って説明する。まず第１の実施形態（請求項１に対応）を説明する。図１は第１の実施形態に係る光学的記録再生処理用のアナログＬＳＩにおける主要部の回路図である。
アナログＬＳＩ１は、Ｓ／Ｎ比を良くするためにダイナミックレンジを大きく取る必要があり、電源電圧は５Ｖである。このアナログＬＳＩ１で演算処理行われた出力信号は、アナログＬＳＩ１内で電源電圧５Ｖに対応した動作電圧で演算処理が行われている。この出力信号は、電源電圧５ＶのアナログＬＳＩ１から出力され、電源電圧の異なるデジタルＬＳＩであるＣＰＵ２に入力される（この場合、３．３ＶのＣＰＵ２に入力される）。そこで、出力信号は、アナログＬＳＩ１の電源電圧と異なるＣＰＵ２に入力する際に、アナログＬＳＩ１内部でＣＰＵ２の動作電圧に対応した信号レベルの整合が行われる必要がある。
ここで、ＣＤ、ＣＤ−Ｒ／Ｗの分野におけるピックアップからの戻り光を光電変換したＨＦ信号を出力信号として、説明していく。アナログＬＳＩ１のＡＶＤＤピンには、デジタルＬＳＩであるＣＰＵ２の電源電圧が入力されている。
アナログＬＳＩの出力信号を変換する電圧変換回路の主要部には、５Ｖ基準で信号を処理する可変増幅器１１があり、可変増幅器１１の出力は、信号レベルの３．３Ｖ系への整合を行う整合器１２とスイッチ１３に出力される。整合器１２では入力された５Ｖ系の動作電圧の信号を３．３Ｖ系の動作電圧の信号レベルに整合する。ここでは、５Ｖ系の動作電圧の信号を３．３Ｖ系にレベルシフトし、３．３Ｖ／５Ｖ（０．６６倍）の利得で増幅する。
ここで、レベルシフトし増幅された信号は、スイッチ１３へ出力される。スイッチ１３は制御信号により５Ｖ系の動作電圧の出力信号または、３．３Ｖ系の動作電圧の出力信号どちらかをバッファ１４に出力する。図１ではアナログＬＳＩ１とつながるＣＰＵ２が３．３Ｖの電源電圧であり、アナログＬＳＩ１のＡＶＤＤピンには３．３Ｖが入力されているので、スイッチ１３は３．３Ｖ系の動作電圧の出力信号をバッファ１４へと出力する。
バッファ１４は、ＡＶＤＤに入力された電源で動作し、この場合３．３Ｖで動作する。バッファ１４は、ドライバーとしての役割と、システムに電源を投下する起動時に、３．３Ｖ系のＣＰＵに影響を与えずに安定して回路が起動できるようにする役割のためにある。
【０００７】
続いて動作について説明する。アナログＬＳＩ１内部で、演算処理された出力信号ＨＦはＣＰＵ２へ出力される前に可変増幅器１１で、制御信号により制御された任意の利得で増幅される。このときＨＦ信号は、アナログＬＳＩ１の電源電圧５Ｖに対応した信号レベルである。可変増幅器１１で増幅されたＨＦ信号は、整合器１２とスイッチ１３に出力される。図１の場合、アナログＬＳＩ１に接続されたＣＰＵ２は電源電圧３．３Ｖなので、ＨＦ信号は３．３Ｖ系の信号レベルに整合されなければならない。
そこで、整合器１２では、ＨＦ信号を３．３Ｖ系の基準電圧にレベルシフトし、３．３Ｖ／５Ｖの利得で増幅する。その後整合器１２の出力信号は、スイッチ１３へ出力される。スイッチ１３は、図１の場合ＣＰＵ２の電源電圧が３．３Ｖなので、整合器１２からの出力がバッファ１４へ出力されるようにスイッチングする。このスイッチング切り替えは制御信号により実現する。バッファ１４は、ＡＶＤＤに入力された３．３Ｖ電源電圧で動作しＨＦ信号をＣＰＵ２へ出力する。
本実施形態は、ＨＦ信号で説明を行ったが、信号レベルの整合が必要となるアナログＬＳＩ１から異なる電源電圧のデジタルＬＳＩへ出力される信号はすべてここで説明した構成及び動作により、５Ｖ系→３．３Ｖ系の信号レベルの整合が実現される。
【０００８】
次に第２の実施形態（請求項２に対応）を説明する。図２は第２の実施形態に係る光学的記録再生処理用のアナログＬＳＩにおける主要部の回路図である。第１の実施形態との違いは、アナログＬＳＩ１の一つの出力ピンに複数の異なる電源電圧で動作するデジタルＬＳＩの入力ピンが接続可能な点である。
第１の実施形態の図１と本実施形態の図２を見比べると、アナログＬＳＩ１の出力ピンに複数の異なる電源電圧で動作するデジタルＬＳＩ（ＣＰＵ２：３．３Ｖ系、ＤＬＳＩ３：２．５Ｖ系）の入力が接続されている点、これら異なる電源電圧のデジタルＬＳＩの電源電圧がそれぞれアナログＬＳＩ１に入力されている点（ＡＶＤＤ１（３．３Ｖ）、ＡＶＤＤ２（２．５Ｖ））、ＡＶＤＤ１、ＡＶＤＤ２どちらか一方を選択し、バッファ１４の電源電圧とするスイッチ（第２のスイッチ）１５を構成する点、制御信号によりスイッチ１５で選択された電源電圧に対応した信号レベルに出力信号を整合するための整合器１２を構成している点が主な変更点である。
アナログＬＳＩ１は、Ｓ／Ｎ比を良くするためにダイナミックレンジを大きく取る必要があり、電源電圧は５Ｖである。このアナログＬＳＩ１で演算処理が行われた出力信号は、アナログＬＳＩ１内で電源電圧５Ｖに対応した動作電圧で演算処理が行われている。この出力信号は、電源電圧５ＶのアナログＬＳＩ１から出力され、電源電圧の異なるデジタルＬＳＩであるＣＰＵ２またはＤＬＳＩ３に入力される（この場合、３．３ＶのＣＰＵ２または２．５ＶのＤＬＳＩ３どちらか一方を切り替えて選択し入力される）。そこで、出力信号は，アナログＬＳＩ１の電源電圧と異なるＣＰＵ２またはＤＬＳＩ３に入力する際に、アナログＬＳＩ１内部でＣＰＵ２またはＤＬＳＩ３の動作電圧に対応した信号レベルの整合が行われる必要がある。
【０００９】
ここで、ＣＤ、ＣＤ−Ｒ／Ｗの分野におけるピックアップからの戻り光を光電変換したＨＦ信号を出力信号として、説明していく。アナログＬＳＩ１のＡＶＤＤ１ピンとＡＤＤ２ピンそれぞれに、デジタルＬＳＩであるＣＰＵ２の電源電圧とＤＬＳＩ３の電源電圧が入力されている。
アナログＬＳＩ１の出力信号を変換する電圧変換回路の主要部には、５Ｖ基準で信号を処理する可変増幅器１１があり、可変増幅器１１の出力は、制御信号により信号レベルの整合処理を行う整合器１２とスイッチ（第１のスイッチ）１３に出力される。整合器１２では入力された５Ｖ系の動作電圧の信号を３．３Ｖ系の動作電圧の信号レベルまたは、２．５Ｖ系の動作電圧の信号レベルに整合処理する。
ここで行われる整合処理は制御信号により選択され、５Ｖ系の動作電圧の信号を３．３Ｖ系にレベルシフトし３．３Ｖ／５Ｖの利得で増幅する処理、または５Ｖ系の動作電圧の信号を２．５Ｖ系にレベルシフトし２．５Ｖ／５Ｖの利得で増幅する処理、どちらか一方の整合処理を行う。
ここで、レベルシフトし増幅された信号は、スイッチ１３へ出力される。スイッチ１３は制御信号により、可変増幅器１１の出力である５Ｖ系の動作電圧の出力信号または、整合器１２からの出力信号どちらかをバッファ１４に出力する。図２ではアナログＬＳＩ１とつながるＣＰＵ２とＤＬＳＩ３の電源電圧は、それぞれ３．３Ｖ、２．５Ｖである。アナログＬＳＩ１のＡＶＤＤ１ピンには３．３Ｖ、ＡＶＤＤ２には２．５Ｖが入力されており、スイッチ１５は制御信号によりバッファ１４の電源電圧を３．３Ｖか２．５Ｖどちらかにセットする。
バッファ１４は、スイッチ１５によりＡＶＤＤ１または、ＡＶＤＤ２どちらか一方選択された電源電圧で動作する。バッファ１４は、ドライバーとしての役割と、システムに電源を投下する起動時に、３．３Ｖ系のＣＰＵ２及び２．５Ｖ系のＤＬＳＩ３に影響を与えずに安定して回路が起動できるようにする役割のためにある。
【００１０】
続いて動作について説明する。第２の実施形態の動作は、２つの動作モードがある。まず、ある時刻Ｔ１時に、５Ｖ系のアナログＬＳＩ１の出力信号ＨＦを３．３Ｖ系のＣＰＵ２に入力する場合について説明する。
アナログＬＳＩ１内部で、演算処理された出力信号ＨＦはＣＰＵ２へ出力される前に、可変増幅器１１で、制御信号により制御された任意の利得で増幅される。このときＨＦ信号は、アナログＬＳＩ１の電源電圧５Ｖに対応した信号レベルである。可変増幅器１１で増幅されたＨＦ信号は、整合器１２とスイッチ１３に出力される。ある時刻Ｔ１時において、図２のアナログＬＳＩ１の出力信号は電源電圧３．３ＶのＣＰＵ２に入力されるので、ＨＦ信号は３．３Ｖ系の信号レベルに整合されなければならない。
そこで、整合器１２では、制御信号により選択された整合処理としてＨＦ信号を３．３Ｖ系の基準電圧にレベルシフトし、３．３Ｖ／５Ｖの利得で増幅する。その後整合器１２の出力信号はスイッチ１３へ出力される。スイッチ１３は、図２のＣＰＵ２の電源電圧が３．３Ｖなので、整合器１２からの出力がバッファ１４へ出力されるようにスイッチングする。
このスイッチング切り替えは制御信号により実現する。スイッチ１５はバッファ１４の電源電圧を選択するものであり、ある時刻Ｔ１時においてアナログＬＳＩ１の出力先は図２の３．３Ｖ系の電源電圧で動作するＣＰＵ２なので、スイッチ１５はバッファ１４の電源電圧としてＡＶＤＤ１（３．３Ｖ）を選択する。スイッチ１５のスイッチング切り替えも制御信号により実現する。バッファ１４は、３．３Ｖ電源電圧で動作しＨＦ信号をＣＰＵ２へ出力する。
つぎにある時刻Ｔ２時に、５Ｖ系のアナログＬＳＩ１の出力信号ＨＦを２．５Ｖ系のＤＬＳＩ３に入力する場合について説明する。この場合も基本的に前に説明したある時刻Ｔ２の時と同じで、アナログＬＳＩ１の出力先が２．５Ｖ系のＤＬＳＩ３なので、制御信号は整合器１２の整合処理を２．５Ｖの信号レベルに整合する処理にセットし、かつ整合器により２．５系の信号レベルに処理されたＨＦ信号が、２．５Ｖ系の信号レベルでバッファ１４によってドライブされＤＬＳＩ３に出力されるようにスイッチ１３及びスイッチ１５を各々セットする。
本実施形態は、ＨＦ信号で説明を行ったが、信号レベルの整合が必要となるアナログＬＳＩ１から異なる電源電圧のデジタルＬＳＩへ出力される信号はすべてここで説明した構成及び動作により、アナログＬＳＩ１の出力先であるデジタルＬＳＩの電源電圧に合った信号レベルに整合が行われる。
【００１１】
次に第３の実施形態（請求項３に対応）を説明する。図３は第３の実施形態に係る光学的記録再生処理用のアナログＬＳＩにおける主要部の回路図である。第１の実施形態との違いは、信号レベルの整合を行う回路構成において、第１の実施形態より能動素子の数が少ない点である。これにより第１の実施形態の装置に比べコストを低く押さえられる。
アナログＬＳＩ１は、Ｓ／Ｎ比を良くするためにダイナミックレンジを大きく取る必要があり、電源電圧は５Ｖである。このアナログＬＳＩ１で演算処理が行われた出力信号は、アナログＬＳＩ１内で電源電圧５Ｖに対応した動作電圧で演算処理が行われている。この出力信号は、電源電圧５ＶのアナログＬＳＩ１から出力され、電源電圧の異なるデジタルＬＳＩであるＣＰＵ２に入力される（この場合、３．３ＶのＣＰＵ２に入力される）。そこで、出力信号は、アナログＬＳＩ１の電源電圧と異なるＣＰＵ２に入力する際に、アナログＬＳＩ１内部でＣＰＵ２の動作電圧に対応した信号レベルの整合が行われる必要がある。
ここで、ＣＤ、ＣＤ−Ｒ／Ｗの分野におけるピックアップからの戻り光を光電変換したＨＦ信号を出力信号として、説明していく。アナログＬＳＩ１のＡＶＤＤピンには、デジタルＬＳＩであるＣＰＵ２の電源電圧（３．３Ｖ）が入力されている。
アナログＬＳＩ１の出力信号を変換する電圧変換回路の主要部には、ＡＶＤＤに入力された電源電圧３．３Ｖを分圧する抵抗Ｒ１、Ｒ２がある。ここで分圧されてできた電圧はＡＶＤＤに入力された電源電圧３．３Ｖ系の信号レベルの基準電圧Ｖｒｅｆであり、ＨＦ信号に対して、このＡＶＤＤ系（３．３Ｖ）の基準電圧Ｖｒｅｆにレベルシフトを行い、制御信号により制御された任意の利得で増幅を行う可変増幅器１１がある。つまりここで、３．３Ｖ系への信号レベルの整合処理が行われる。この可変増幅器１１の出力信号をバッファ１４に入力する。
図３ではアナログＬＳＩ１とつながるＣＰＵ２が３．３Ｖの電源電圧であり、アナログＬＳＩ１のＡＶＤＤピンには３．３Ｖが入力されており、バッファ１４はＡＶＤＤに入力された電源で動作するので、この場合３．３Ｖで動作する。バッファ１４は、ドライバーとしての役割とシステムに電源を投下する起動時に、３．３Ｖ系のＣＰＵ２に影響を与えずに安定して回路が起動できるようにするためにある。
【００１２】
続いて動作について説明する。アナログＬＳＩ１に接続されたＣＰＵ２は電源電圧３．３Ｖなので、ＨＦ信号は３．３Ｖ系の信号レベルに整合されなければならない。アナログＬＳＩ１内部で、演算処理された出力信号ＨＦはＣＰＵ２へ出力される前に、可変増幅器１１で、制御信号により制御された任意の利得で増幅され、且つ抵抗器Ｒ１、Ｒ２より分圧され作られた３．３Ｖ系の基準電圧Ｖｒｅｆにレベルシフトされる。つまり、３．３Ｖ系への信号の整合処理が行われる。その後可変増幅器１１の出力信号は、バッファ１４に入力される。バッファ１４は、ＡＶＤＤに入力された３．３Ｖ電源電圧で動作しＨＦ信号をＣＰＵ２へ出力する。
本実施形態は、ＨＦ信号で説明を行ったが、信号レベルの整合が必要となるアナログＬＳＩ１から異なる電源電圧のデジタルＬＳＩへ出力される信号はすべてここで説明した構成及び動作により、５Ｖ系→３．３Ｖ系の信号レベルの整合が実現される。
【００１３】
次に第４の実施形態を説明する。図４は第４の実施形態に係る光学的記録再生処理用のアナログＬＳＩにおける主要部の回路図である。第３の実施形態との違いは、アナログＬＳＩ１の一つの出力ピンに複数の異なる電源電圧で動作するデジタルＬＳＩの入力ピンが接続可能な点である。
第３の実施形態の図３と本実施形態の図４を見比べると、アナログＬＳＩ１の出力ピンに複数の異なる電源電圧で動作するデジタルＬＳＩ（ＣＰＵ２：３．３Ｖ系、ＤＬＳＩ３：２．５Ｖ系）の入力が接続されている点、これら異なる電源電圧のデジタルＬＳＩの電源電圧がそれぞれアナログＬＳＩ１に入力されている点（ＡＶＤＤ１（３．３Ｖ）、ＡＶＤＤ２（２．５Ｖ））、ＡＶＤＤ１、ＡＶＤＤ２どちらか一方を選択しバッファ１４の電源電圧とするスイッチ１５を構成する点、制御信号によりスイッチ１５で選択された電源電圧に対応した信号レベルに出力信号を整合するための可変増幅器１１を構成している点が主な変更点である。
アナログＬＳＩ１は、Ｓ／Ｎ比を良くするためにダイナミックレンジを大きく取る必要があり、電源電圧は５Ｖである。このアナログＬＳＩ１で演算処理が行われた出力信号は、アナログＬＳＩ１内で電源電圧５Ｖに対応した動作電圧で演算処理が行われている。この出力信号は、電源電圧５ＶのアナログＬＳＩ１から出力され、電源電圧の異なるデジタルＬＳＩであるＣＰＵ２またはＤＬＳＩ３に入力される（この場合、３．３ＶのＣＰＵ２または、２．５ＶのＤＬＳＩ３どちらか一方を切り替えて選択し入力される）。そこで、出力信号は、アナログＬＳＩ１の電源電圧と異なるＣＰＵ２またはＤＬＳＩ３に入力する際に、アナログＬＳＩ１内部でＣＰＵ２またはＤＬＳＩ３の動作電圧に対応した信号レベルの整合が行われる必要がある。
【００１４】
ここで、ＣＤ、ＣＤ−Ｒ／Ｗの分野におけるピックアップからの戻り光を光電変換したＨＦ信号を出力信号として、説明していく。アナログＬＳＩ１のＡＶＤＤ１ピンとＡＤＤ２ピンそれぞれに、デジタルＬＳＩであるＣＰＵ２の電源電圧（３．３Ｖ）とＤＬＳＩ３の電源電圧（２．５Ｖ）が入力されている。
アナログＬＳＩ１の出力信号を変換する電圧変換回路の主要部には、ＡＶＤＤ１（３．３Ｖ）またはＡＶＤＤ２（２．５Ｖ）どちらか一方を選んでＡＶＤＤとしてアナログＬＳＩ１内部に供給するためのスイッチ１５があり、またスイッチ１５がＡＶＤＤ１またはＡＶＤＤ２どちらか一方を選択し、結果得られたＡＶＤＤを分圧してＡＶＤＤ系のレベルシフト用の基準電圧Ｖｒｅｆを生成する抵抗器Ｒ１、Ｒ２があり、ＨＦ信号に対して、このＡＶＤＤ系の基準電圧Ｖｒｅｆにレベルシフトを行い、制御信号により制御された任意の利得で増幅を行う可変増幅器１１がある。つまりここで、ＡＶＤＤ系（２．５Ｖまたは３．３Ｖ）への信号レベルの整合処理が行われる。
ここで行われる整合処理は制御信号により選択され、５Ｖ系の動作電圧のＨＦ信号を３．３Ｖ系にレベルシフトし任意の利得で増幅する処理、または５Ｖ系の動作電圧の信号を２．５Ｖ系にレベルシフトし任意の利得で増幅する処理、どちらか一方の整合処理を行う。ここで、レベルシフトし増幅された信号はバッファ１４に入力される。図４ではアナログＬＳＩ１とつながるＣＰＵ２とＤＬＳＩ３の電源電圧は、それぞれ３．３Ｖ、２．５Ｖである。アナログＬＳＩ１のＡＶＤＤ１ピンには３．３Ｖ、ＡＶＤＤ２には２．５Ｖが入力されており、スイッチ１５は制御信号によりバッファ１４の電源電圧を３．３Ｖか２．５Ｖどちらかにセットする。
バッファ１４は、スイッチ１５によりＡＶＤＤ１またはＡＶＤＤ２どちらか一方選択された電源電圧で動作する。バッファ１４は、ドライバーとしての役割と、システムに電源を投下する起動時に、３．３Ｖ系のＣＰＵ２及び２．５Ｖ系のＤＬＳＩ３に影響を与えずに安定して回路が起動できるようにする役割のためにある。
【００１５】
続いて動作について説明する。第４の実施形態の動作は、２つの動作モードがある。まず、ある時刻Ｔ１時に、５Ｖ系のアナログＬＳＩ１の出力信号ＨＦを３．３Ｖ系のＣＰＵ２に入力する場合について説明する。
アナログＬＳＩ１内部のスイッチ１５は、アナログＬＳＩ１に入力されているＡＶＤＤ１（３．３Ｖ）とＡＶＤＤ２（２．５Ｖ）の内ＡＶＤＤ１の３．３Ｖを電源電圧としてバッファ１４に供給し、また可変増幅器１１のレベルシフト用の基準電圧を生成するための抵抗器Ｒ１、Ｒ２にも供給する。このスイッチ１５の切り替えは制御信号により実現する。
アナログＬＳＩ１内部で、演算処理された出力信号ＨＦはＣＰＵ２へ出力される前に可変増幅器１１で、制御信号により制御された任意の利得で増幅され、且つ抵抗器Ｒ１、Ｒ２より分圧され、作られた３．３Ｖ系の基準電圧Ｖｒｅｆにレベルシフトされる。つまり、３．３Ｖ系への信号の整合処理が行われる。その後可変増幅器１１の出力信号は、バッファ１４へ出力される。ある時刻Ｔ１時においてアナログＬＳＩ１の出力先は図４の３．３Ｖ系の電源電圧で動作するＣＰＵ２なので、スイッチ１５はバッファ１４の電源電圧としてＡＶＤＤ１（３．３Ｖ）を選択する。バッファ１４は、３．３Ｖ電源電圧で動作しＨＦ信号をＣＰＵ２へ出力する。
つぎにある時刻Ｔ２時に、５Ｖ系のアナログＬＳＩ１の出力信号ＨＦを２．５Ｖ系のＤＬＳＩ３に入力する場合について説明する。この場合も基本的に前に説明したある時刻Ｔ２の時と同じで、アナログＬＳＩ１の出力先が２．５Ｖ系のＤＬＳＩ３なので、制御信号は可変増幅器１１の整合処理を２．５Ｖの信号レベルに整合する処理にセットし、かつ可変増幅器１１により２．５系の信号レベルに処理されたＨＦ信号が２．５Ｖ電源電圧のバッファ１４によってドライブされＤＬＳＩ３に出力されるようにスイッチ１５をセットする。
本実施形態は、ＨＦ信号で説明を行ったが、信号レベルの整合が必要となるアナログＬＳＩ１から異なる電源電圧のデジタルＬＳＩへ出力される信号はすべてここで説明した構成及び動作により、アナログＬＳＩ１の出力先であるデジタルＬＳＩの電源電圧に合った信号レベルに整合が行われる。
【００１６】
【発明の効果】
請求項１記載の発明によれば、アナログＬＳＩの出力信号を前記アナログＬＳＩの電源電圧と異なる電源電圧で動作するデジタルＬＳＩ（ＣＰＵ等）に入力する際、外付けの電圧レベル変換用ＩＣ、ＬＳＩを設置せずに異なる電源電圧のＬＳＩ間の信号の電圧レベルの整合を行うことができる。
請求項２記載の発明によれば、アナログＬＳＩの一つの出力ピンにアナログＬＳＩと異なる複数の電源電圧で動作するデジタルＬＳＩの入力が接続されている際に、外付けの電圧レベル変換用ＩＣ、ＬＳＩを設置せずに異なる電源電圧のＬＳＩ間の信号の電圧レベルの整合処理が行え、かつ異なる複数の電源電圧で動作するデジタルＬＳＩの入力に対応した電圧レベルの整合処理を制御信号で選択することが可能となる。請求項１の構成では、アナログＬＳＩの一つの出力ピンに接続可能な異なる電源電圧の動作回路が１種類だったが、請求項２の構成では、アナログＬＳＩの一つの出力ピンに複数の種類の異なる電源電圧（例えば、アナログＬＳＩの一つの出力ピンに対して３．３Ｖの動作回路と２．５Ｖの動作回路と１．８Ｖの動作回路を接続する）の動作回路が接続可能となる。
請求項３記載の発明によれば、第1の基準電圧は可変増幅器の電源電圧を分圧した電圧であるので、容易に基準電圧を生成することができる。
【図面の簡単な説明】
【図１】  第１の実施形態に係る光学的記録再生処理用のアナログＬＳＩにおける主要部の回路図である。
【図２】  第２の実施形態に係る光学的記録再生処理用のアナログＬＳＩにおける主要部の回路図である。
【図３】  第３の実施形態に係る光学的記録再生処理用のアナログＬＳＩにおける主要部の回路図である。
【図４】  第４の実施形態に係る光学的記録再生処理用のアナログＬＳＩにおける主要部の回路図である。
【符号の説明】
１  光学的記録再生処理用のアナログＬＳＩ
２  デジタルＬＳＩとしてのＣＰＵ
１１  可変増幅器
１２  整合器
１３  スイッチ
１４  バッファ
【図１】
0003921081.tif 000002
【図２】
0003921081.tif 000003
【図３】
0003921081.tif 000004
【図４】
0003921081.tif 000005