(57)【特許請求の範囲】
【請求項１】
直接スペクトラム拡散通信方式の受信機に設けられるパス検出方法において、
受信信号を直交検波して得たＩ相出力およびＱ相出力の各々と受信機に設定された拡散符号との相関による逆拡散出力を生成し、
これらＩ相の逆拡散出力とＱ相の逆拡散出力との絶対値の和を第１のしきい値と比較して２値出力を生成し、
受信信号の１シンボルに相当する部分の２値出力を、複数シンボル時間にわたって累積し、
累積値を第２のしきい値と比較判定することにより、１シンボル時間中で当該累積値が第２のしきい値を越えるポイントをパスの到来ポイントと判定することを特徴とする直接スペクトラム拡散通信方式のパス検出方法。
【請求項２】
直接スペクトラム拡散通信方式の受信機に設けられるパス検出方法において、
受信信号を直交検波して得たＩ相出力およびＱ相出力の各々と受信機に設定された拡散符号との相関による逆拡散出力を生成し、
これらＩ相の逆拡散出力とＱ相の逆拡散出力との二乗値の和を第１のしきい値と比較して２値出力を生成し、
受信信号の１シンボルに相当する部分の２値出力を、複数シンボル時間にわたって累積し、
累積値を第２のしきい値と比較判定することにより、１シンボル時間中で当該累積値が第２のしきい値を越えるポイントをパスの到来ポイントと判定することを特徴とする直接スペクトラム拡散通信方式のパス検出方法。
【請求項３】
請求項１又は請求項２に記載の直接スペクトラム拡散通信方式のパス検出方法において、
第１のしきい値と第２のしきい値の少なくともいずれか一方は、雑音を排除するために予め設定された固定値であることを特徴とする直接スペクトラム拡散通信方式のパス検出方法。
【請求項４】
請求項１又は請求項２に記載の直接スペクトラム拡散通信方式のパス検出方法において、
第１のしきい値と第２のしきい値の少なくともいずれか一方は、雑音を排除するために雑音量によって変動する値であることを特徴とする直接スペクトラム拡散通信方式のパス検出方法。
【請求項５】
直接スペクトラム拡散通信方式の受信機に設けられるパス検出装置において、
受信信号を直交検波して得たＩ相出力およびＱ相出力の各々と受信機に設定された拡散符号との相関による逆拡散出力を生成する相関器と、
相関器から出力されるＩ相逆拡散出力とＱ相逆拡散出力のレベルを求めるレベル検出器と、
レベル検出器で求められるＩ相逆拡散出力のレベルとＱ相逆拡散出力のレベルの和を生成する第１加算器と、
第１加算器からの和出力と第１のしきい値とを比較して比較結果を２値で出力する第１比較器と、
記憶領域が１拡散符号周期以上のメモリ及び第２加算器を有して、第１比較手段からの２値出力を累加算する累加算器と、
累加算器からの出力と第２のしきい値とを比較して、比較結果をパス出現信号として出力する第２比較器と、
を備えたことを特徴とする直接スペクトラム拡散通信方式のパス検出装置。
【請求項６】
請求項５に記載の直接スペクトラム拡散通信方式のパス検出装置において、
第１比較器は、比較結果を正負の符号をもった２値で出力し、
累加算器は、第１比較手段からの２値出力を符号付きで加算することを特徴とする直接スペクトラム拡散通信方式のパス検出装置。
【請求項７】
請求項５又は請求項６に記載の直接スペクトラム拡散通信方式のパス検出装置において、
第１加算器で生成された和出力に基づいて第１のしきい値を生成する第１しきい値作成器を、更に備えたことを特徴とする直接スペクトラム拡散通信方式のパス検出装置。
【請求項８】
請求項７に記載の直接スペクトラム拡散通信方式のパス検出装置において、
第１しきい値作成器は、第１加算器で生成された和出力の平均値を生成する低域通過フィルタと、生成された和出力の平均値に所定のオフセットを加えて第１しきい値を生成する直流オフセット加算器と、を備えていることを特徴とする直接スペクトラム拡散通信方式のパス検出装置。
【請求項９】
請求項５乃至請求項８のいずれか１項に記載の直接スペクトラム拡散通信方式のパス検出装置において、
累加算器からの出力に基づいて第２のしきい値を生成する第２しきい値作成器を、更に備えたことを特徴とする直接スペクトラム拡散通信方式のパス検出装置。
【請求項１０】
請求項９に記載の直接スペクトラム拡散通信方式のパス検出装置において、
第２しきい値作成器は、累加算器で生成された出力の平均値を生成する低域通過フィルタと、生成された平均値に所定のオフセットを加えて第２しきい値を生成する直流オフセット加算器と、を備えていることを特徴とする直接スペクトラム拡散通信方式のパス検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直接拡散符号分割多重接続（ＤＳ−ＣＤＭＡ：Direct Sequence - Code Devision Multiple Access）を用いる直接スペクトラム拡散通信方式に関し、特に、その受信機におけるパス検出に関する。
【０００２】
【従来の技術】
一般にスペクトラム拡散通信方式における無線受信機では、相関器で受信信号と拡散符号との相関を検出し、その相関ピークのみを用いて復調が行われるため、１拡散符号周期中、相関ピークが出現する点だけのタイミングを得る必要がある。しかしながら、相関器からの出力は雑音に埋もれており、パス検出は極めて困難である。
また、開空間の伝送路で生ずる直接到来波（直接パス）以外に遅延パスも復調の特性向上に寄与するため、遅延パスの出現タイミングの検出も必要である。直接パスや遅延パスの集合からなるマルチパスを分離した後に同相化して合成する受信機としてＲＡＫＥ（熊手）受信機が知られているが、このようなマルチパス分離処理のためにもパス検出が不可欠である。
【０００３】
ここで、パス検出に用いられる従来のパス検出装置の一構成例を、図１１を参照して説明する。
図１１中、１０１と１０２はそれぞれ受信信号と受信機が待つ拡散符号との相関を得る相関器であり、相関器１０１は受信信号を直交検波して得たＩ相出力と受信機に設定された拡散符号との相関による逆拡散出力を生成し、相関器１０２は受信信号を直交検波して得たＱ相出力と受信機に設定された拡散符号との相関による逆拡散出力を生成する。
【０００４】
これら相関器１０１、１０２は、例えば、整合フィルタ（ＭＦ：Matched Filter）で構成されており、それぞれ図１２に示すような回路構成となっている。すなわち、所定のサンプル数の遅延素子１２０を直列に接続したレジスタと、拡散符号を発生する拡散符号生成器１２１と、各遅延素子１２０の出力と拡散符号とを乗算する乗算器１２２と、各乗算器１２２からの出力を総和する加算器１２３とを有し、受信信号と拡散符号との相関演算を各サンプル毎に逐次行っている。
すなわち、図１１に示すパス検出装置において、受信信号中の拡散符号と拡散符号生成器１２１から出力される拡散符号との位相が合致すれば、相関器１０１、１０２では、拡散符号特有の鋭い自己相関ピークが検出される。なお、伝送路において遅延パスが発生した場合には、この自己相関ピークが遅延パスが持つ遅延時間だけ時間シフトして相関器１０１、１０２の出力に現れる。
【０００５】
そして、これらの相関器出力には伝送路での位相回転や送信情報信号の位相遷移等による位相変動があるため、相関器１０１のＩ相出力を二乗器１０３で二乗し、相関器１０２のＱ相出力を二乗器１０４で二乗して、これら二乗値を加算器１０５で加算することにより、位相変動成分を消去する。
そして、この加算器１０５からの出力を、加算器１０６とメモリ１０７（本例では、ディジタルメモリ）とから成る累加算器にて累加算平均する。すなわち、信号は定常的に存在するが雑音は非定常的なので、累加算平均することで雑音耐性を向上させる。ここで、メモリ１０７には、１拡散符号周期（正確には１拡散符号周期×オーバーサンプリング数）以上のワード数（１ワードはｘビット、ｘは累加算するときにオーバーフローしない値）の容量が必要である。
【０００６】
累加算平均された値は最大値検出回路１０８と最小値検出回路１０９にその都度入力され、最大値検出回路１０８からは累加算平均値の内の最大値がしきい値作成回路１１０へ入力され、最小値検出回路１０９からは累加算平均値の内の最小値がしきい値作成回路１１０へ入力される。
しきい値作成回路１１０では、入力された最小値と最大値を用いて、例えば最大値と最小値の中間にしきい値を設定することによりしきい値を作成して、当該しきい値を比較器１１１へ入力する。
そして、比較器１１１では、累加算平均された信号値と当該しきい値とを比較して、しきい値を超える累加算信号が出現した場合は、それを到来パス出現と認定して検出信号を出力する。なお、検出されたパス位置は、図１に示されるようなマルチパス分離回路において、デマルチプレクサへのパス出現タイミング（＝ラッチタイミング）として利用される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した従来のパス検出装置では、メモリ１０７に入力されるレベル値（加算器１０５からの二乗値の和）が多ビットで表現されるため、メモリ１０７に蓄積記憶する数値のビット数はかなり大きくなってメモリ１０７の規模が増大してしまうという問題があった。
また、受信信号の相関検出をアナログ方式で実現する場合にも、消費電力の低減化や処理の高速化のためにできるだけデジタル処理化することが望まれるが、このようなデジタル処理化するためにはＡ／Ｄコンバータが必要となって、所期の目的を十分に達成し得ないばかりか、コストの増大を招いてしまうという問題があった。
【０００８】
本発明は上記従来の事情に鑑みなされたもので、累加算処理に用いるメモリ規模の削減を達成するパス検出方法及び装置を提供することを目的とする。
また、本発明は、デジタル処理化を容易に図ることができるパス検出方法及び装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係るパス検出方法は、直接スペクトラム拡散通信方式の受信機において実施され、受信信号を直交検波して得たＩ相出力およびＱ相出力の各々と受信機に設定された拡散符号との相関による逆拡散出力を生成し、これらＩ相の逆拡散出力とＱ相の逆拡散出力との絶対値或いは二乗値の和を第１のしきい値と比較して２値出力を生成し、受信信号の１シンボルに相当する部分の２値出力を複数シンボル時間にわたって累積し、累積値を第２のしきい値と比較判定することにより１シンボル時間中で当該累積値が第２のしきい値を越えるポイントをパスの到来ポイントと判定する。
【００１０】
このように２値出力を累積するようにしたことにより、累加算処理に必要なメモリ容量を従来の１ビット／ｘビットとすることができ、また、比較処理によって処理対象の信号が２値化されるため、多値Ａ／Ｄ変換器を用いずとも当該比較処理以降をデジタル処理化することができる。
ここで、本発明に係るパス検出方法では、第１のしきい値や第２のしきい値は種々な方法で設定することができるが、例えば、雑音を排除するために予め設定された固定値としたり、或いは、雑音を排除するために雑音量によって変動する値として、混入した雑音を排除してパス検出の精度を高めるのが好ましい。
【００１１】
また、本発明に係るパス検出装置は、直接スペクトラム拡散通信方式の受信機に設けられ、受信信号を直交検波して得たＩ相出力およびＱ相出力の各々と受信機に設定された拡散符号との相関によって相関器で逆拡散出力を生成し、これらＩ相逆拡散出力とＱ相逆拡散出力とを絶対値和や二乗値和等してそのレベルをレベル検出器で求め、これらＩ相逆拡散出力のレベルとＱ相逆拡散出力のレベルの和を第１加算器で生成する。そして、この第１加算器からの和出力と第１のしきい値とを第１比較器で比較して比較結果を２値で出力し、記憶領域が１拡散符号周期以上のメモリ及び第２加算器を有した累加算器で第１比較手段からの２値出力を累加算し、この累加算出力と第２のしきい値とを第２比較器で比較して、比較結果をパス出現信号として出力する。
このように第１比較器で処理対象の信号を２値化するため、その後の累加算処理を従来に較べて大幅に容量が小さいメモリによって実現することができ、また、多値Ａ／Ｄ変換器を使用しなくとも当該比較処理以降をデジタル処理化することができる。
【００１２】
ここで、本発明に係るパス検出装置は、種々な態様で実現することができるが、例えば、第１比較器は比較結果を正負の符号をもった２値で出力するものとし、累加算器は第１比較手段からの２値出力を符号付きで加算するものとすれば、累加算処理に必要なメモリ容量を更に削減することができる。
また、本発明に係るパス検出装置では、第１のしきい値や第２のしきい値としてメモリに予め記憶させた固定値を用いるようにしてもよいが、次のように第１のしきい値や第２のしきい値を変動させて、パス検出をより効果的且つ精度よく行うようにするのが好ましい。
【００１３】
すなわち、第１加算器で生成された和出力に基づいて第１のしきい値を生成する第１しきい値作成器や、累加算器からの出力に基づいて第２のしきい値を生成する第２しきい値作成器を、パス検出装置に更に備えることが好ましい。
なお、第１しきい値作成器は、例えば、第１加算器で生成された和出力の平均値を生成する低域通過フィルタと、生成された和出力の平均値に所定のオフセットを加えて第１しきい値を生成する直流オフセット加算器とから構成する。また、第２しきい値作成器は、例えば、累加算器で生成された出力の平均値を生成する低域通過フィルタと、生成された平均値に所定のオフセットを加えて第２しきい値を生成する直流オフセット加算器とから構成する。
【００１４】
上記のような本発明によるパス検出処理を具体例を交えてより詳細に説明すると、次のようである。
直交検波されたＩ相及びＱ相（複素平面上での同相座標系と直交座標系）と受信機が持つ拡散符号との相関による逆拡散操作により、それぞれの出力は図１０に示すような拡散符号の相関波形となる。なお、図１０には、相関器が時間的に連続であるアナログ方式の場合および時間的に離散的であるディジタル方式の場合をそれぞれ示してあるが、アナログ方式の場合でもサンプルホールド回路を用いて離散的に構成することもできる。
【００１５】
そして、相関器出力（ＭＦ出力）のＩ相とＱ相の絶対値もしくは電力値をそれぞれとり、これらの和を求め、情報信号や伝送路変動による位相変動の影響を消去とする。
この後、第１のしきい値でＭＦ出力和を２値判定し、その１ビットの比較出力を１シンボル分（１拡散符号長×オーバーサンプリング数）、サンプルとして出力する。
【００１６】
そして、これらの比較出力は、一定間隔（最短１シンボル時間）毎に得られるため、その度にメモリに記憶されている値と加算し、その結果を再びメモリに格納することを繰り返して累加算する。ここで、伝送路のフェージングの速度に比べシンボルレートが大きい時には、シンボル時間単位内でのパス（到来波）の出現位置の変化は極めて緩慢であるため、パスが出現する位置はシンボル時間毎に大きく変化することはなく、かつ、ノイズの発生はランダムであるので、複数シンボル時間にわたってそれぞれのサンプリングポイントで累加算し平均化することにより、ノイズ抑圧性が高められる。
【００１７】
第１のしきい値の作成方法は幾通りも考えられるが、図１０に示した例では、中心の大きなピーク以外を無視できるようなしきい値を作成すればよい。このためには、例えば、固定的にレベル１００の点を第１のしきい値にしてもよいし、雑音レベルを測定する外部回路を用いて雑音レベルを測定し、その雑音レベルにマージンを加えた値を第１しきい値としてもよい。
このようにして得られた複数シンボル区間の累加算値が、第２のしきい値を超えたと比較判定されるサンプリングポイントをパス（受信到来波）の到来時間位置と判定する。例えば、第２しきい値を累加算値の最大値の半分とし、この第２しきい値のレベルを超えたものはパスとして認定するとすれば、パスの出現を認識できる。
【００１８】
【発明の実施の形態】
本発明に係るパス検出方法及び装置を、その一実施形態に基づいて具体的に説明する。
図１には直接スペクトラム拡散通信方式の受信機に設けられたマルチパス分離回路の構成を示してあり、以下に説明するパス検出装置は当該マルチパス分離回路のパス検出回路１として用いられている。
同図において、２は受信拡散符号と受信機が持つ拡散符号との相関を取得する相関器（ＭＦ）であり、３は相関器２の出力をデマルチプレクサ４から与えられたタイミングでラッチするラッチ回路であり、このデマルチプレクサ４はパス検出回路１から得られるシリアル的データ系列であるパスの出現タイミングをパラレルに分配するして各ラッチ回路３へ入力する。すなわち、このマルチパス分離回路では、相関器２出力中で相関ピークが出現した時間におけるピーク値のみが必要であり、その他の雑音領域は必要としないため、そのピーク点のみをパス検出回路１からのパス出現タイミングに基づいて抜き出すようにしている。なお、このマルチパス分離回路は、相関ピークが４本出現する場合まで対応可能となっている。
【００１９】
図２には、上記したパス検出回路１の構成例を示してある。
図２中で、１１と１２はそれぞれ受信信号と受信機が待つ拡散符号との相関を得る相関器であり、相関器１１は受信信号を直交検波して得たＩ相出力と受信機に設定された拡散符号との相関による逆拡散出力を生成し、相関器１２は受信信号を直交検波して得たＱ相出力と受信機に設定された拡散符号との相関による逆拡散出力を生成する。
これら相関器１１、１２は、例えば、整合フィルタ（ＭＦ）で構成されており、それぞれ図１２に示したと同様な回路構成となっている。なお、相関器１１、１２はディジタル信号処理とアナログ信号処理の何れにおいても実現できる。
【００２０】
また、図２中で、１３、１４はそれぞれ相関器１１、１２の逆拡散出力から位相変動の影響を除去した振幅値や電力値などのレベル値を得るレベル検出器であり、１５はＩ相とＱ相のレベルを単純加算する第１加算器であり、１６は相関器出力和のレベルを調整して後段の第１比較器１７に与える第１のしきい値を生成する第１しきい値作成回路である。
なお、図示の例では、レベル検出器１３、１４は逆拡散出力を絶対値化しているが、これら逆拡散出力を二乗してレベル値を得るようにしてもよい。また、この例では、第１しきい値作成回路１６は相関器出力和のレベルに応じた第１のしきい値を生成しているが、雑音を排除するに適した或る固定値を第１のしきい値として供給するようにしてもよい。
【００２１】
上記した第１比較器１７はＩ相とＱ相のレベルの和と第１のしきい値とを比較して、比較結果を正負の符号付きの２値（１、−１）として第２加算器１８へ出力し、第２加算器１８はこの比較結果の２値と累加算用メモリ１９からの出力とを符号付き加算する。なお、本発明では、第１比較器１７は単純な２値（０、１）を出力し、第２加算器１８はこの２値と累加算用メモリ１９からの出力とを単純加算するようにしてもよい。
ここで、メモリ１９少なくとも１拡散符号周期以上の累加算値を保持する容量を有しており、第２加算器１８による加算結果を複数シンボル時間にわたって累加算平均している。すなわち、第２加算器１８からの出力は、第２比較器２０へ入力するとともに、再びメモり１９の読み出しアドレスと同じ書き込みアドレスへ再入力し、第２加算器１８とメモリ１９とにより累加算器を構成している。
【００２２】
第２比較器２０は、第２しきい値作成回路２１にて作成された第２のしきい値と、前記累加算器からの出力とを比較し、この比較によってパスが検出されたことを２値（１、０）で出力する。すなわち、このパス検出の２値出力が図１に示すパス検出回路１からデマルチプレクサ４へパスの出現タイミング信号として入力される。
ここで、第２しきい値作成回路２１は、システム要求によって種々な構成とすることができ、例えば、平均レベルの高いパスのみを検出したい場合には第２のしきい値として高い値の固定値を設定しておけばよく、また、低レベルのパスをも検出したい場合には後述するように累加算器からの出力に基づいた変動値を第２のしきい値として生成するようにすればよい。
【００２３】
上記構成のパス検出回路１を、その処理動作に従って更に詳しく説明する。
直交検波されたベースバンド受信信号のＩ送信号とＱ送信号は、それぞれ相関器１１と１２に入力されて、上記したように逆拡散される。ここで、相関器１１、１２のタップ係数には、受信機で作成した拡散符号（リファレンスという）が与えられており、このリファレンスとの相関によって逆拡散される。
なお、相関器１１、１２にはディジタル式とアナログ式とがあるが、本発明ではどちらも採用することができる。
【００２４】
レベル検出器１３、１４及び第１加算器１５では、相関器１１、１２からの逆拡散出力を、例えばＩ2＋Ｑ2の平方根やＩ2＋Ｑ2を計算することにより振幅値や電力値へ変換して、受信信号が受ける位相変動の影響を消去する。図３には第１加算器１５から出力される逆拡散出力の代表例を示してあり、同図に示すようにレベルの高い相関ピークが得られる。
第１しきい値作成回路１６では、第１加算器１５からの出力を用いて、固定レベル或いは変動レベルを作成する。変動レベルを作成する場合には後述するが、固定レベルを作成する場合には、例えば、相関器１１、１２が０〜３Ｖのフルレンジを有するアナログ相関器の場合であれば、その出力電圧は、１．５Ｖセンターで動作するため、第１しきい値作成回路１６では、第１のしきい値として１．７Ｖを出力する。なお、この場合、第１加算器１５も１．５Ｖセンターで動作するアナログ系とすることが望ましい。
【００２５】
第１比較器１７では、第１しきい値作成回路１６より得られた第１のしきい値と、第１加算器１５からの出力とのレベル比較を行い、この比較結果を符号付きの２値で出力する。
第２加算器１８では、この比較結果の２値とメモリ１９から出力される累積値とを符号付き加算する。例えば、第１比較器１７からの出力が１ならば＋１、０ならば−１として加算する。そして、この加算結果を再びメモり１９の同一アドレスへ入力して累加算するとともに第２比較器２０へ入力する。
【００２６】
ここで、メモリ１９では、比較結果の２値出力を複数シンボル時間にわたって、累加算平均している。これは、図３に示した例では相関ピーク値がはっきり認識できるが、雑音レベルが上昇すると相関ピーク値が不鮮明となるため、このように複数シンボル時間にわたって平均化することによりパスの認識を容易化している。
また、第１比較器１７で２値判定するため、第１比較器１７からの後段はディジタル回路へ容易に置き換えることができる。つまり、相関器１１、１２から第１比較器１７までがアナログ系で構成しても、この第１比較器１７自体が１ビットのＡ／Ｄ変換器として機能するため、第２加算器１８以降はＡ／Ｄ変換器を介することなくディジタル系で構成することができる。
【００２７】
上記のようにして累加算平均された出力は、第２比較器２０へ入力されて、第２しきい値作成回路２１によって作成される第２のしきい値に基づいて２値判定される。
図４には第２しきい値作成回路２１から出力される第２のしきい値と第２加算器１８からの累加算出力との関係を示してあり、例えば累加算出力が第２しきい値を超えた場合には１、それ以下のときには０と言ったように、第２比較器２０から２値判定結果がパス出現タイミング信号として出力される。
なお、図４では、入力信号として２波マルチパスモデルを想定していることから、図中、中央の先行波と、それに続く遅延波が検出されている。
【００２８】
第２しきい値作成回路２１は、システム要求によって、その構成を変更することができ、固定値或いは入力に基づいた変動値として第２のしきい値を生成するように設定することができる。
図４に示したように第２のしきい値を変動値として生成するためには、第２しきい値作成回路２１は例えば図５に示すように構成される。
【００２９】
すなわち、図５に示す構成の第２しきい値作成回路２１では、第２加算器１８からの累加算信号を比較器２２において、メモリ２３から得られる１サンプル時間前のしきい値と比較し、この比較結果が０、１で出力される。そして、比較器２２が、例えば、累加算信号がしきい値よりもレベルが低い場合には比較結果を０、累加算信号がしきい値よりもレベルが高い場合には比較結果を１として出力すると、この比較結果を受けてスイッチ２４が動作して、例えば、０なら＋１を、１なら−１を加算器２５にて現在のしきい値に加算し、当該加算結果をメモリ２３に蓄積する。つまり、広義のＬＰＦが構成されている。
【００３０】
このメモリ２３に蓄積されるしきい値は、累加算平均した逆拡散出力のノイズフロアを検出している（後述する図９中の細い点線を参照）ため、このレベルにＤＣオフセットを与えれば、ノイズフロアよりも大きい値がパスとして検出されることになる（図９中の太い点線を参照）。よって、このＤＣオフセットを加算器２６にて、現在のしきい値に加算した値を第２のしきい値として第２比較器２０に供給する。
なお、オーバーサンプリング数によっては、上記の方式でも、到来パスが１つしかないのに、検出される値が多く存在する場合がある。そのように、連続してパスが検出されるときは、先頭もしくは後方のみのサンプルをパス検出位置とすればよい。
【００３１】
次に、上記した第１しきい値作成回路１６において、第１加算器１５からの出力を用いてレベルが変動する第１のしきい値を作成する場合の構成例を詳しく説明する。
この第１しきい値作成回路１６はＬＰＦ回路３１とＤＣオフセット加算部４１とから構成されている。
ＬＰＦ回路３１は図６に示すように例えば抵抗３２及びキャパシタス３３にて構成される１次ＬＰＦであり、第１加算器１５から得られる逆拡散信号のレベルを帯域制限している。このＬＰＦ回路３１の目的は、図３に示したＭＦ出力例に見られるような、ピーク値（６４番目、９４番目）以外のノイズレベルを測定するためである。したがって、時定数ＲＣは大きいほどＬＰＦ出力レベルは安定するが、図７に示すように、ＬＰＦ回路３１からの出力はＭＦ出力に即したレベルとは異なってくる。
【００３２】
図８には、時定数ＲＣを１シンボル周期として、計算機シミュレーションによって得たＬＰＦ回路３１への入力前と入力後とのスペクトラムを示してある。同図中、濃く示した部分がＬＰＦ回路３１への入力前、薄く示した部分がＬＰＦ回路３１からの出力である。同図から判るように、１次ＬＰＦのためにレベル減衰が緩やかとなっている。
また、図９には、ＬＰＦ回路３１からの出力及びＭＦ出力（第１加算器１５からの出力）の平均化出力を時間で見た場合の信号を示してある。同図から明らかなように、ＬＰＦ出力がＭＦ出力の時間平均した出力となっていることが分かる。
【００３３】
ＤＣオフセット加算部４１は、上記のようなＬＰＦ回路３１からの出力にＤＣオフセットを与える部分である。なお、ＤＣオフセット加算部４１は、図５に示した第２しきい値作成回路２１のＤＣオフセット加算器２６と同様な構成とすることができ、ＬＰＦ回路３１からの出力（入力に基づいた変動値）に所定の固定値を加算して第２のしきい値として第１比較器１７へ供給すればよい。
すなわち、図９に示すように、ＤＣオフセット加算部４１は上記のＬＰＦ回路３１の出力に適切なＤＣオフセットを与え、この値を第１のしきい値（図中の太い破線）として第１比較器１７へ供給する。したがって、第１比較器１７では、図９の中央部に示すピークの高い２つのパスのみが第１のしきい値を上回り、これらピークの検出信号が更に後段の処理を経てパスとして認定される。
【００３４】
【発明の効果】
以上詳細に説明したように、本発明によると、第１比較器から１ビットで比較結果を出力するため、従来に較べて累加算用のメモリサイズを大幅に削減することができ、更に、このように処理信号がビット化されるため、相関処理をアナログ方式で実現する場合でも、Ａ／Ｄコンバータを用いることなく後段の処理を容易にデジタル化して、処理の高速化や消費電力の低減化を図ることができる。
【図面の簡単な説明】
【図１】  パス検出回路の応用例としてのマルチパス分離回路の構成を示す図である。
【図２】  本発明の一実施例に係るパス検出装置の構成を示す図である。
【図３】  ＭＦ出力の代表例として、伝送路は２波モデル、雑音レベルを示すＥｂ／ＮＯは１００ｄＢの場合におけるＭＦ出力を示す図である。
【図４】  累加算出力と第２のしきい値との関係を示す図である。
【図５】  第２しきい値作成回路の一例の構成を示す図である。
【図６】  １次ＬＰＦ回路の一例の構成を示す図である。
【図７】  ＬＰＦ回路からの出力例を示す図である。
【図８】  ＬＰＦ回路への入力前とＬＰＦ回路からの出力とのスペクトラム比較を示す図である。
【図９】  ＭＦ出力及びＬＰＦ回路の出力と第１のしきい値との関係を示す図である。
【図１０】  ＭＦ出力の一例を示す図である。
【図１１】  従来のパス検出装置の構成を示す図である。
【図１２】  相関器の一構成例を示す図である。
【符号の説明】
１・・・パス検出装置、  １１、１２・・・相関器、
１３、１４・・・レベル検出器、  １５・・・第１加算器、
１６・・・第１しきい値作成器、  １７・・・第１比較器、
１８・・・第２加算器（累加算器）、  １９・・・メモリ（累加算器）、
２０・・・第２比較器、  ２１・・・第２しきい値作成器、
３１・・・ＬＰＦ回路、  ４１・・・ＤＣオフセット加算器、
【図１】
0003877424.tif 000002
【図２】
0003877424.tif 000003
【図３】
0003877424.tif 000004
【図４】
0003877424.tif 000005
【図５】
0003877424.tif 000006
【図７】
0003877424.tif 000007
【図６】
0003877424.tif 000008
【図８】
0003877424.tif 000009
【図９】
0003877424.tif 000010
【図１２】
0003877424.tif 000011
【図１０】
0003877424.tif 000012
【図１１】
0003877424.tif 000013