(57)【特許請求の範囲】
【請求項１】
複数の出力側トランジスタがパラレルにカレントミラー接続され入力側トランジスタに所定の駆動電流を受けるカレントミラー回路を有し、それぞれ前記出力側トランジスタが入力データのビット桁位置対応に配置されて前記入力データに応じて選択的に駆動され、前記入力データに対応する変換アナログ電流を前記出力側トランジスタに流れる合計の電流値として出力端子に発生するＤ／Ａ変換回路において、
前記入力側トランジスタのベースあるいはゲートと前記出力側トランジスタとのベースあるいはゲートとが共通に接続された接続ラインに駆動電流を供給する駆動電流供給回路を備え、この駆動電流供給回路は、前記入力側トランジスタにカレントミラー接続されたダイオード接続の第１のトランジスタとこの第１のトランジスタの出力側に対して出力側が所定のバイアスラインとグランドとの間に縦方向に従属接続された第２のトランジスタとを有し、この第２のトランジスタのベースあるいはゲートが前記入力側トランジスタの入力側に接続され、前記入力側トランジスタがダイオード接続されていないことを特徴とするＤ／Ａ変換回路。
【請求項２】
前記第１のトランジスタと前記入力側トランジスタおよび前記出力側トランジスタとは、バイポーラトランジスタで構成され、前記第２のトランジスタは、ＭＯＳＦＥＴトランジスタである請求項１記載のＤ／Ａ変換回路。
【請求項３】
前記第１、第２のトランジスタと前記入力側トランジスタおよび前記出力側トランジスタは、ＭＯＳＦＥＴトランジスタである請求項１記載のＤ／Ａ変換回路。
【請求項４】
表示データを受けてこれに対応する表示のためのアナログの電流を発生するＤ／Ａ変換回路と、
このＤ／Ａ変換回路からの出力電流で駆動され有機ＥＬ表示パネルの端子ピンを駆動するカレントミラー電流出力回路とを備え、
前記Ｄ／Ａ変換回路は、複数の出力側トランジスタがパラレルにカレントミラー接続され入力側トランジスタに所定の駆動電流を受けるカレントミラー回路と、前記入力側トランジスタのベースあるいはゲートと前記出力側トランジスタとのベースあるいはゲートとが共通に接続された接続ラインに駆動電流を供給する駆動電流供給回路とを有し、この駆動電流供給回路は、前記入力側トランジスタにカレントミラー接続されたダイオード接続の第１のトランジスタとこの第１のトランジスタの出力側に対して出力側が所定のバイアスラインとグランドとの間に縦方向に従属接続された第２のトランジスタとを有し、この第２のトランジスタのベースあるいはゲートが前記入力側トランジスタの入力側に接続され、前記入力側トランジスタがダイオード接続されていないことを特徴とする有機ＥＬ駆動回路。
【請求項５】
前記第１のトランジスタと前記入力側トランジスタおよび前記出力側トランジスタとは、バイポーラトランジスタで構成され、前記第２のトランジスタは、ＭＯＳＦＥＴトランジスタである請求項４記載の有機ＥＬ駆動回路。
【請求項６】
前記第１、第２のトランジスタと前記入力側トランジスタおよび前記出力側トランジスタは、ＭＯＳＦＥＴトランジスタである請求項４記載の有機ＥＬ駆動回路。
【請求項７】
さらに、ピーク電流生成回路を有し、このピーク電流生成回路は、前記Ｄ／Ａ変換回路の前記出力電流を受けてその出力電流に応じたピーク電流を生成し前記カレントミラー電流出力回路を駆動する請求項４記載の有機ＥＬ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、Ｄ／Ａ変換回路およびこれを用いる有機ＥＬ駆動回路に関し、詳しくは、カレントミラー回路を利用して入力デジタル値に対応する電流値を生成して有機ＥＬパネルのピン駆動電流を発生するカラムライン（陽極側ドライブライン、以下同じ）の電流駆動回路において、リーク電流を低減することができかつ高い精度でＤ／Ａ変換して駆動電流を生成することができるＤ／Ａ変換回路およびこれを用いる有機ＥＬ駆動回路の改良に関する。
【０００２】
【従来の技術】
有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【０００３】
携帯電話機用の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このようなピン数の増加により、特に、カラムライン側では複数のカラムＩＣドライバがフルカラーでＲ，Ｇ，Ｂ各４４ピンの１３２ピンとなり、それが２ドライバ必要になる。そのためカラムＩＣドライバ相互間の特性のばらつきにより輝度むらが発生する問題がある。
そこで、このような問題を解決する発明として、この出願人は、すでに特願２００１−８６９６７号「有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置」を出願している。
また、この種の問題を解決する技術として特開２００１−４２８２７号「ディスプレイ装置及びディスプレイパネルの駆動回路」を挙げることができる。
【０００４】
図３は、後者のカラムドライバの説明図であって、１０は、ＩＣ化されたカラムライン電流駆動回路である。内部にＤ／Ａ変換回路を有する基準電圧発生回路１１で入力されたデジタル値に対応する基準電圧を発生して、これをオペアンプ（ＯＰ）を有する定電流回路で構成される基準電流発生回路１２で基準電流ＩREFに変換する。基準電流発生回路１２で出力される基準電流ＩREFをカレントミラー電流出力回路１３で受ける。
カレントミラー電流出力回路１３は、１個の入力側トランジスタＱpと出力ピンに対応するｎ個の出力側トランジスタＱ1〜Ｑmを有するカレントミラー回路１３ａと、出力側トランジスタＱ1〜Ｑmの出力を受ける各スイッチＳ1〜ＳmからなるスイッチブロックＳＢとを有している。各ドライバのトランジスタＱ1〜Ｑmの出力は、カラム側のピンに対する駆動電流としてスイッチＳ1〜Ｓm，出力端子Ｘ1〜Ｘmを介して出力される。なお、ＧＡ1〜ＧＡmは、スイッチブロックＳＢの各スイッチＳ1〜ＳmのＯＮ／ＯＦＦを制御する制御信号である。また、基準電圧発生回路１１のＤ／Ａ変換回路は、ＣＰＵ，ＭＰＵ等のプロセッサから表示輝度に応じた表示データがレジスタ等を介して入力され、そのデジタル値を受けて基準電圧に対応する信号を発生する。
【０００５】
さらに、スイッチブロックＳＢの位置には、ピン対応に入力側トランジスタを設け、出力側トランジスタをピンに接続した一対のカレントミラー電流出力回路を設けて、ＧＡ1〜ＧＡmに応じてこの回路をスイッチング制御する構成の電流駆動回路がある。この場合には、前記のカレントミラー電流出力回路１３ａは、手前の入力段となる基準電流発生回路から基準電流を受けてピン対応に多数のミラー電流を生成するカレントミラーのドライブ段、あるいは基準電流をｋ倍（ｋは２以上の整数）の電流に増幅するカレントミラーの電流ドライブ段となって、ピン対応に設けられた前記の入力側トランジスタを駆動することになる。先の特願２００１−８６９６７号のカラムラインの電流駆動回路はこのような回路構成を採っている。
このように、複数の出力側トランジスタをパラレルに駆動するカレントミラー回路をドライブ段（特願２００１−８６９６７号）、あるいは出力段（図３の回路）に用いる電流駆動回路があるが、フルカラー表示で高画質表示を確保するための回路として、特願２００１−８６９６７号のようにパラレル駆動のカレントミラー回路をドライブ段とした場合には、ＧＡ1〜ＧＡmによる制御をせずに、このドライブ段の後にピン対応にＤ／Ａ変換回路を設けて、カラム側のピン対応にＤ／Ａ変換回路が表示データを受けてこの表示データをピン対応にＤ／Ａ変換して１ライン分の駆動電流を同時に生成する電流駆動回路がある。なお、この場合のＤ／Ａ変換回路は、基準電圧発生回路１１側に設けられているＤ／Ａ変換回路をこのドライブ段に移動させたものである。
【０００６】
【発明が解決しようとする課題】
図４は、そのＤ／Ａ変換回路１４の一例である。Ｄ0〜Ｄn-1がデジタル値の入力であり、表示データがレジスタ等を介して設定される。そして、図３の各ドライバのトランジスタＱ1〜Ｑmの出力をこれのドライブ段とする。このドライブ段それぞれの１ピン分の駆動回路を簡略化して定電流源１４ａとして示すと、このＤ／Ａ変換回路１４は、この定電流源１４ａからの電流Ｉをコレクタに受けるダイオード接続の入力側npn型バイポーラトランジスタＱaとを有し、これにカレントミラー接続された出力側npn型バイポーラトランジスタＱb〜Ｑn-1、各出力側トランジスタＱb〜Ｑn-1のエミッタとグランドＧＮＤ間にスイッチ回路として接続されたＮチャネルＭＯＳＦＥＴトランジスタＴrb〜Ｔrn-1が設けられている。そして、トランジスタＴrb〜Ｔrn-1のゲートがそれぞれＤ0〜Ｄn-1の各入力端子に接続されている。
出力側トランジスタＱb〜Ｑn-1は、それぞれのコレクタが出力端子１４ｂに接続され、トランジスタＱaのエミッタ面積に対してそれぞれのトランジスタが×１，×２，×３，…×ｎの倍数のエミッタ面積比を持っている。なお、入力側トランジスタＱaのエミッタはグランドＧＮＤに接続されている。
このようなＤ／Ａ変換回路１４にあっては、出力電流が大きくなると、その分カレントミラーのベース駆動電流が大きくなるが、そのベース駆動電流が入力側トランジスタＱaの駆動電流から分流されるために、出力電流が大きくなるにつれてビット変換精度が悪くなる問題がある。
【０００７】
このような問題を解決するために図５のようなウイルソン型カレントミラーを用いたＤ／Ａ変換回路がＤ／Ａ変換回路１４として利用される。
図５は、カレントミラー接続されたベース駆動電流を出力側から補うものである。そのためにnpn型バイポーラトランジスタＱqが出力側トランジスタＱbのコレクタと出力端子１４ｂとの間に設けられている。そして、トランジスタＱqのエミッタとトランジスタＱbのコレクタとが接続され、そのエミッタがカレントミラーの共通のベースラインに接続されている。そのベースは、トランジスタＱaのコレクタに接続され、ベース駆動電流供給回路１４cが設けらている。
これにより入力側トランジスタＱaの駆動電流からベース駆動電流が分流されないのでビット変換精度は低下しないで済む。しかし、Ｄ／Ａ変換していないときにあっても、すなわち、Ｄ0〜Ｄn-1が”０００…０”のときであっても、出力端子１４ａからトランジスタＱqのコレクタ−エミッタ，トランジスタＱaのベース−エミッタを介してグランドＧＮＤへとリーク電流が流れる。このリーク電流は、トランジスタＱaのベース駆動電流のほかに、図示するように出力端子１４bからグランドＧＮＤへと流れ、その電流値は数百ｎＡにもなる。このリーク電流を持つＤ／Ａ変換回路１４は、ピン数分だけ設けられるので、その分無駄な消費電力が増加することになる。
この発明の目的は、このような従来技術の問題点を解決するものであって、リーク電流を低減することができかつ高い精度でＤ／Ａ変換して駆動電流を生成することができるＤ／Ａ変換回路およびこれを用いる有機ＥＬ駆動回路を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するためのこの発明のＤ／Ａ変換回路およびこれを用いる有機ＥＬ駆動回路の特徴は、複数の出力側トランジスタがパラレルにカレントミラー接続され入力側トランジスタに所定の駆動電流を受けるカレントミラー回路と、入力側トランジスタのベースあるいはゲートと出力側トランジスタとのベースあるいはゲートとが共通に接続された接続ラインに駆動電流を供給する駆動電流供給回路とを有し、この駆動電流供給回路が、入力側トランジスタにカレントミラー接続されたダイオード接続の第１のトランジスタとこの第１のトランジスタの出力側に対して出力側が所定のバイアスラインとグランドとの間に縦方向に従属接続された第２のトランジスタとを有し、この第２のトランジスタのベースあるいはゲートが入力側トランジスタの入力側に接続され、入力側トランジスタがダイオード接続されていないものである。
【０００９】
【発明の実施の形態】
このように、この発明にあっては、出力端子とは異なる所定のバイアスラインから電流が供給されてベースあるはゲートへ駆動電流を供給する駆動電流供給回路を設け、この駆動電流供給回路からＤ／Ａ変換のカレントミラー回路のベースあるはゲートの接続ラインに電流を供給するようにしているので、出力端子側からのリーク電流が発生することなく、カレントミラー接続のベースあるはゲートへ駆動電流を供給することができる。
その結果、リーク電流を低減することができ、精度の高いＤ／Ａ変換回路およびこれを用いる有機ＥＬ駆動回路を実現することができる。
【００１０】
【実施例】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のカラムドライバを中心とするブロック図、図２は、他の実施例のカラムドライバを中心とするブロック図である。なお、図３，図４と同一の構成要素は同一の符号で示す。
図１において、１は、有機ＥＬ駆動回路のカラムドライバであって、２は、そのＤ／Ａ変換回路、３は、そのカレントミラー電流出力回路である。
Ｄ／Ａ変換回路２は、図４のＤ／Ａ変換回路１４に対応しているが、トランジスタＱqは削除されている。出力側トランジスタＱbのコレクタは、図４と同様に出力端子２ｂに接続されている。削除されたトランジスタＱqに換えてベース駆動電流供給回路４が設けられている。このベース駆動電流供給回路４は、トランジスタＱaにカレントミラー接続されたダイオード接続のバイポーラトランジスタＱrと、これの上流に設けられたＮチャネル型のＭＯＳＦＥＴトランジスタＴrr、そして、バイポーラトランジスタＱrの下流でグランドＧＮＤとの間に設けられた抵抗ＲrとＮチャネル型のＭＯＳＦＥＴトランジスタＴrraの直列回路とからなる。
なお、図４，図５では示していないが、トランジスタＱaの下流にもグランドＧＮＤとの間に抵抗ＲaとＮチャネル型のＭＯＳＦＥＴトランジスタＴraの直列回路が同様に設けられている。これら下流に設けられる直列回路は、Ｄ／Ａ変換回路の出力側カレントミラーとの電流バランスを採るためのものであり、これにより変換精度を確保する役割を持つ。それぞれの直列回路のトランジスタＴraとトランジスタＴrraのゲートは、それぞれ電源ライン＋ＶDDにプルアップされている。
ここで、２aは、Ｄ／Ａ変換回路２の入力端子であり、図３の各ドライバのトランジスタＱ1〜Ｑmの出力をこれのドライブ段とし、このドライブ段のそれぞれの１ピン分の駆動回路を簡略化して定電流源１４ａから駆動電流を受ける。
トランジスタＴrrのゲートは、トランジスタＱaのコレクタに接続され、ソースがトランジスタＱrのコレクタに接続され、さらにトランジスタＱaのベースに接続されている。そのドレインは、電源ライン＋ＶDDラインに接続されている。また、トランジスタＱrのエミッタはグランドＧＮＤに接続されている。これにより、各出力側トランジスタＱb〜Ｑn-1のベース駆動電流がトランジスタＴrrを介して電源ライン＋ＶDDから供給される。なお、トランジスタＴrrのドレインは、電源ライン＋ＶDDではなく、所定のバイアスラインに接続されていてもよい。
その結果、図５の場合と同様にこのＡ／Ｄ変換回路２は、精度の高いビット変換が可能である。
なお、以上の場合、入力側バイポーラトランジスタＱaは、ダイオード接続されていない。
【００１１】
さらに、ここでは、出力端子２bからトランジスタＱaのベースが切り離されているので、Ｄ／Ａ変換していないときであっても、すなわち、Ｄ0〜Ｄn-1が”０００…０”のときにも、出力端子２ｂからのリーク電流はなくなる。このときの駆動電流は、ＭＯＳＦＥＴトランジスタＴrrを介してトランジスタＱa，Ｑrのベースに流す駆動電流とトランジスタＱrのコレクタ−エミッタ間に流れる電流だけになる。
トランジスタＱrとトランジスタＴrrとからなるベース駆動電流供給回路４は、ベース電流駆動のための電流を補給する回路である。この回路から供給される電流は、上流のＭＯＳＦＥＴトランジスタＴrrのドレイン−ソース間の高抵抗値を介して流す数百ｎＡオーダ程度のもので済む。ここで、トランジスタＱaとトランジスタＱrのエミッタ面積比を１０：１とすれば、トランジスタＱaの動作電流として、例えば、９００ｎＡ流すと、トランジスタＱr側に９０ｎＡ流すことになる。このような回路において、リーク電流が図５のリーク電流と同様にたとえ数百ｎＡあったとしても、このリーク電流は、有機ＥＬパネルの出力側（ピン９側）とは切り離されているので、ここでのリーク電流が出力側に影響することはない。そのため、リーク電流による出力側への影響が排除され、その影響による電力消費分が低減される。図５においてリーク電流が影響する出力側の電圧は、１５Ｖ乃至２０Ｖの電圧の電源ライン＋Ｖccになるので、リーク電流に対する消費電力への影響は大きいが、前記のベース駆動電流供給回路４は、たとえリーク電流があっても５Ｖ乃至これ以下の電圧の電源ライン＋ＶDDになっているので、トータルとしての消費電力の低減につながる。
しかも、上流側にＭＯＳＦＥＴトランジスタを設けているので、ゲート電流はほとんど流れずに済み、トランジスタＱaに流れる電流精度は向上する。これによりＤ／Ａ変換精度を向上させることができる。
なお、抵抗Ｒb〜Ｒn-1は、出力側トランジスタＱb〜Ｑn-1のエミッタとトランジスタＴrb〜Ｔrn-1のドレインとの間に挿入されたエミッタ抵抗である。これによりソース−ドレイン間の寄生容量との関係で所定の時定数を確保できるが、これらのエミッタ抵抗は必ず必要なものではない。
【００１２】
カレントミラー電流出力回路３は、ドライブ段カレントミラー回路３ａと出力段カレントミラー回路３ｂとからなる。
カレントミラー回路３ａは、ピーク電流生成回路であって、ダイオード接続された入力側トランジスタＱsと出力側トランジスタＱtとからなり、それぞれのエミッタ側がＰチャネルＭＯＳＦＥＴトランジスタＴrs，ＮチャネルＭＯＳＦＥＴトランジスタＴrtを介して出力段カレントミラー回路３ｂの入力端子３ｃに接続されている。
入力側トランジスタＱsのコレクタは、Ｄ／Ａ変換回路２の出力端子２bに接続され、出力側トランジスタＱtのコレクタは、グランドＧＮＤに接続されている。トランジスタＱsとトランジスタＱtのエミッタ面積比は１：ｘである。ここで、Ｄ／Ａ変換回路２の出力電流をＩaとすると、これに対して入力端子３cに（ｘ＋１）Ｉaの駆動電流を発生することができる。
【００１３】
カレントミラー回路３ａは、トランジスタＴrtがＯＮしているときには、（１＋ｘ）倍の駆動電流を生成する。トランジスタＴrsは、トランジスタＴrtに対応して設けられた負荷トランジスタであって、そのゲートはグランドＧＮＤに接続されていて、駆動ラインをバランスさせるために挿入されている。なお、トランジスタＴrtは、駆動初期の一定期間だけコントロール信号CONTを受けてＯＮになる。
これにより出力段カレントミラー回路３ｂの入力側トランジスタＱxがベース電流補正駆動用のカレントミラートランジスタＱu，Ｑwを介して駆動される。その結果、入力側トランジスタＱxによりトランジスタＴrtがＯＮしたピーク駆動時の一定期間には（１＋ｘ）Ｉaの電流が流れる。その後に通常駆動電流として駆動電流Ｉaが出力される。それらが出力段カレントミラー回路３ｂの出力側トランジスタＱyでさらにＮ倍に電流増幅されて、有機ＥＬパネルのピン９に出力される。
なお、出力段カレントミラー回路３ｂのトランジスタＱxとトランジスタＱyのエミッタ面積比は１：Ｎであり、これらトランジスタのエミッタは、電源ライン＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ乃至＋２０Ｖ程度の電源ライン＋Ｖccに接続され、出力側トランジスタＱyのコレクタは、カラム側のピン９に接続されている。
そこで、ピーク時にはＮ×（１＋ｘ）Ｉaの駆動電流を流してピン９を駆動する。これにより容量性負荷となる特性を持つ有機ＥＬ素子がピーク電流で初期充電されて電流駆動される。
ところで、ピーク電流生成回路であるカレントミラー回路３ａを前記したようにＤ／Ａ変換回路２と出力段カレントミラー回路３ｂとの間に設けることにより消費電力の低減を図ることができる。それは、通常、ピーク電流生成回路が図３に示す  基準電圧発生回路１１に設けられるからである。この場合には、ドライブ段となるカレントミラー電流出力回路１３を経てカレントミラー電流出力回路３に至るまでにピーク電流信号が多数のステージを経てそれぞれのステージに流れることになる。そのために各ステージを構成するトランジスタでピーク電流分の電力が消費される。しかし、この実施例のように最終段に近い位置にピーク電流生成回路を配置することで、その分無駄な電力消費が抑えられる。
【００１４】
図２は、他の実施例であって、入力デジタル値をＤo〜Ｄ4の５ビットとして１６倍までの電流を発生する例である。出力側トランジスタは、Ｑb〜Ｑfであり、スイッチ回路としてのトランジスタは、Ｔrb〜Ｔrfである。なお、出力側トランジスタＱb〜ＱfのエミッタとトランジスタＴrb〜Ｔrfのドレインとの間に挿入された図１に示す抵抗Ｒb〜Ｒfは、省略してある。同様に、トランジスタＱa，Ｑrの下流の抵抗Ｒa，Ｒrも省略してある。
この実施例では、Ｄ／Ａ変換回路２の、×８，×１６の倍数の桁位置のビットに対するカレントミラーの出力側のトランジスタを×４倍として、これに対して縦にカレントミラー回路を積上げて従属接続し、電流増幅する回路としたＤ／Ａ変換回路２０である。
すなわち、８倍の桁位置のカレントミラー回路５は、×４の倍数のカレントミラーの出力側トランジスタＱeの上流にカレントミラー回路６が設けられ、合計で８倍の電流値８Ｉを出力端子２bから引き込む。１６倍の桁位置のカレントミラー回路７は、×４の倍数のカレントミラーの出力側トランジスタＱfの上流にカレントミラー回路８が設けられ、合計で１６倍の電流値１６Ｉを出力端子２bから引き込む。
カレントミラー回路６は、出力側トランジスタＱeのコレクタにコレクタが接続され、エミッタが出力端子２bに接続された入力側トランジスタＱgと、コレクタがグランドＧＮＤに接続され、エミッタが出力端子２ｂに接続された出力側トランジスタＱhからなる。トランジスタＱgとトランジスタＱhとのエミッタ面積比は１：１であって、トランジスタＱgは、トランジスタＱa，Ｑbと同様なエミッタ面積を持っている。したがって、カレントミラー回路５は、トランジスタＱaに対して×８の倍数のエミッタ面積を持つ図１の場合の×８のトランジスタを設けるよりも×１の倍数のトランジスタが２個と×４の倍数のトランジスタ１個で済む。その結果、トランジスタの専有面積が全体として小さくなる。
【００１５】
なお、ここで各トランジスタに流れる電流値は、μＡオーダの微少電流であるので、セル化されて形成された１個のトランジスタにおいてエミッタ面積比が×１のものであっても、４倍の電流値４Ｉを十分に流せる能力がある。また、微少な電流を生成する場合に×ｎのエミッタ面積比のカレントミラー回路の出力側トランジスタＱは、通常、セルとして形成されたトランジスタＱをｎ個パラレルに接続することで形成される。そこで、前記の場合には、×１のトランジスタが６個となり、図１の実施例では、×８の倍数の場合、×１のトランジスタを８個用いることになるので、この場合よりもトランジスタの数が２個少なくて済む。
１６倍の桁位置のカレントミラー回路７も同様な形態を採っていて、カレントミラー回路８は、入力側トランジスタＱiと出力側トランジスタＱjからなる。ここで、トランジスタＱiとトランジスタＱjとのエミッタ面積比は１：３であって、る。全体として１６Ｉの電流を出力端子２bからシンクすることができる。この場合には、×１のトランジスタが８個となり、×１のトランジスタを１６個用いる図１の×１６の倍数の出力トランジスタの場合の半分となる。
【００１６】
以上説明してきたが、実施例では、入力側のトランジスタＱaにカレントミラー接続されたバイポーラトランジスタＱrと、これの上流に設けられたＮチャネルのＭＯＳＦＥＴトランジスタＴrrとからなるベース駆動電流供給回路４を設けているが、トランジスタＴrrは、抵抗とバイポーラトランジスタの直列回路であってもよい。この場合には、少し電流が増加するが、それでもＤ／Ａ変換していないときの駆動電流については、図５の場合のリーク電流値よりも小さくすることができる。
また、実施例のｎｐｎ型トランジスタは、ｐｎｐトランジスタに、ｐｎｐ型トランジスタは、ｎｐｎトランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
さらに、実施例のＤ／Ａ変換回路は、バイポーラトランジスタを主体として構成しているが、ＭＯＳＦＥＴトランジスタを主体として構成してもよいことはもちろんである。この場合、カレントミラー回路の入力側トランジスタと出力側トランジスタとは、ゲートが共通に接続されることになる。
【００１７】
【発明の効果】
以上説明してきたように、この発明にあっては、出力端子とは異なる所定のバイアスラインから電流が供給されてベースあるはゲートへ駆動電流を供給する駆動電流供給回路を設け、この駆動電流供給回路からＤ／Ａ変換のカレントミラー回路のベースあるはゲートの接続ラインに電流を供給するようにしているので、出力端子側からのリーク電流が発生することなく、カレントミラー接続のベースあるはゲートへ駆動電流を供給することができる。
その結果、リーク電流を低減することができ、精度の高いＤ／Ａ変換回路およびこれを用いる有機ＥＬ駆動回路を実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のカラムドライバを中心とするブロック図である。
【図２】図２は、他の実施例のカラムドライバを中心とするブロック図である。
【図３】図３は、従来のカラムドライバの一例の説明図である。
【図４】図４は、従来の有機ＥＬ駆動回路のＤ／Ａ変換回路の一例の説明図である。
【図５】図５は、従来の有機ＥＬ駆動回路のＤ／Ａ変換回路の他の一例の説明図である。
【符号の説明】
１…カラムドライバ、
２，１４…Ｄ／Ａ変換回路、
２a…入力端子、２b…出力端子、
３，１３…カレントミラー電流出力回路、
３ａ…ドライブ段カレントミラー回路、３b…出力段カレントミラー回路、
４，１１c…ベース駆動電流供給回路、
５，６，７，８…カレントミラー回路、９…ピン、
１０…カラムライン電流駆動回路、
Ｑ1〜Ｑm，Ｑa〜Ｑn-1…トランジスタ。
【図１】
0003924179.tif 000002
【図２】
0003924179.tif 000003
【図３】
0003924179.tif 000004
【図４】
0003924179.tif 000005
【図５】
0003924179.tif 000006