(57)【特許請求の範囲】
【請求項１】
第１導電型のコレクタ層が形成された半導体基板を準備する工程と、
前記コレクタ層上に第２導電型のベース層を形成する工程と、
前記ベース層上に第３の絶縁層を形成する工程と、
前記第３の絶縁層上に第１の絶縁層を形成する工程と、
前記第１の絶縁層および前記第３の絶縁層をエッチングして前記ベース層上の所定領域にパターニングする工程と、
前記エッチング工程の後、前記ベース層上に前記第３の絶縁層および前記第１の絶縁層の側面を覆うようにサイドウォールを形成する工程と、
前記ベース層上のうち前記サイドウォールおよび前記第３の絶縁層の形成されていない領域上に第２導電型のベース導体層を形成する工程と、
前記ベース導体層上および前記サイドウォール上および前記第１の絶縁層上に第２の絶縁層を形成する工程と、
前記第１の絶縁層および前記第２の絶縁層を貫通する開口部を形成する工程と、
前記開口部から前記コレクタ層に第１導電型の不純物を注入して前記コレクタ層よりも濃度の高いコレクタ注入領域を形成する工程と、
前記第３の絶縁層を除去して前記ベース層を露出させた後、前記開口部を通じて前記ベース層に接続するように前記第２の絶縁層上に第１導電型のエミッタ導体層を形成する工程と、
前記エミッタ導体層から前記ベース層に不純物を拡散して第１導電型のエミッタ層を形成する工程とを含む半導体装置の製造方法であって、
前記注入工程は、前記半導体基板の垂直方向より斜めの角度を持たせて注入することにより、前記コレクタ注入領域の断面形状が台形状となっていることを特徴とする半導体装置の製造方法。
【請求項２】
注入工程は、開口部を形成するのに用いたレジストマスクを除去せず、かつ第３の絶縁層を除去する前に行う請求項１記載の半導体装置の製造方法。
【請求項３】
注入工程は、開口部を形成するのに用いたレジストマスクを除去した後であって、かつ第３の絶縁層を除去した後、エミッタ層を形成する前に行う請求項１記載の半導体装置の製造方法。
【請求項４】
コレクタ層には、シリコン単結晶層を用い、
ベース層には、シリコン・ゲルマニウムまたはシリコン・ゲルマニウム・カーボンの混晶層を用い、
エミッタ層には、シリコン単結晶層を用い、
ベース導体層には、シリコン単結晶層またはシリコン・ゲルマニウムまたはシリコン・ゲルマニウム・カーボンの混晶層を用い、
エミッタ導体層には、シリコン多結晶層またはシリコン単結晶層を用い、
第３の絶縁層には、シリコン酸化膜を用い、
第１の絶縁層には、シリコン窒化膜を用い、
第２の絶縁層には、シリコン酸化膜を用い、
サイドウォールには、シリコン窒化膜を用いる請求項１，２または３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にバイポーラトランジスタのデバイス構造の製造方法に関するものである。
【０００２】
【従来の技術】
近年、シリコンのバイポーラトランジスタにヘテロ構造を導入することにより、高周波領域の動作を実現させるヘテロバイポーラトランジスタ（以下、『ＨＢＴ』と称する。）の開発が進められ、実用化も始まっている。これまでコストの高い化合物半導体でしか実現できなかった周波数領域で動作する素子をシリコンプロセスと親和性のよい材料で形成できるため、コストや集積化の面で大きなメリットがある。特に、ＭＯＳトランジスタと同時に形成して集積化することにより高性能なＢｉ−ＣＭＯＳ型ＬＳＩを実現できるため通信用デバイスとして有望である。これまでにさまざまな材料を用いたＨＢＴが提案されているが、なかでもＳｉ／Ｓｉ1-xＧｅx系（０＜ｘ＜１）はＳｉとＧｅとの全率固溶の性質のために安定した混晶が得られ、また、ＳｉとＧｅの格子定数の違いに起因する歪の効果を用いてバンドギャップを連続的に変えることができるなど有利な点があり、実用化が進んでいる。
【０００３】
以前に、ベース抵抗を低減することにより雑音や最大発振周波数などのデバイス特性を向上できる構造が特開平５−１０２１７１号公報において提案されている。これは、内部ベースに対してエミッタをセルフアラインに形成するとともに外部ベースを再成長させて形成することにより、エミッタと外部ベース間の距離を極限にまで小さくしてベース抵抗を大幅に低減できる構造を実現している。
【０００４】
以下、図１３〜２２および図２３を用いて、Ｓｉ／Ｓｉ1-xＧｅx系を用いた場合の従来の半導体装置およびその製造方法について説明する。
【０００５】
図１３は従来の技術により形成したＨＢＴの断面構成図である。図１３において、１００はシリコン（Ｓｉ）基板、１０１はＮ+型埋め込み層、１０２はＮ+型コレクタ引き出し層、１０３はディープトレンチ、１０４は分離用Ｐ+型拡散層、１０５は第１の絶縁体、１０６は第２の絶縁体、１０７はシャロートレンチ、１０８はＮ-型コレクタ層、１０９は第４の絶縁層、１１０はシリコン／シリコン・ゲルマニウム（Ｓｉ／Ｓｉ1-xＧｅx）層、１１３は第１の絶縁層、１１４は第１のサイドウォール、１１５は再成長Ｐ+型Ｓｉ層、１１６は第２の絶縁層、１１８はベース開口部、１１９はエミッタ層、１２０は第２のサイドウォール、１２１は層間絶縁膜、１２２は金属配線、１２３は（１１１）ファセット、１２４は（３１１）ファセット、１２５はコレクタ注入領域、１２８はエミッタ電極、Ｗ１はベース開口幅寸法、Ｗ２は内部ベース幅寸法、Ｗ３は外部ベース間寸法である。図１４から２２においてもこれらの番号と同じものを使用する。
【０００６】
図１３に示すように、ＨＢＴはＮＰＮトランジスタであり、Ｎ型ドープされたポリシリコンからなるエミッタ層１１９、Ｓｉ／Ｓｉ1-xＧｅx層１１０からなる内部ベース、再成長Ｐ+型Ｓｉ層１１５からなる外部ベース、Ｓｉ基板１００にＮ型不純物をドープして形成したＮ+型埋め込み層１０１上にシリコン単結晶をエピタキシャル成長させて形成したＮ-型コレクタ層１０８で構成されている。
【０００７】
Ｎ-型コレクタ層１０８の表面付近は、Ｎ型不純物濃度が１×１０17／ｃｍ3程度に調整されており、またＮ+型埋め込み層１０１およびＮ+型コレクタ引き出し層１０２を介して金属電極１２２に接続されている。
【０００８】
内部ベースであるＳｉ／Ｓｉ1-xＧｅx層１１０に対してエミッタ層１１９はセルフアラインに位置がずれることなく正確に合わされており、内部ベースから外部ベースまでの距離が第１のサイドウォール１１４の厚さ（Ｗ３−Ｗ２）／２と等しくて短く設計されているためにベース抵抗が小さい。なお、素子間の分離はシャロートレンチ１０７およびディープトレンチ１０３により行われている。
【０００９】
また、カーク効果による高周波動作の低下を抑制するために、Ｎ-型コレクタ層１０８にＳＩＣ（Selectively Ion-Implanted Collector）注入を行っている。ここで、図２３に示すように、ベース・コレクタ接合部下の全面にわたってＮ型ドープすることによってもカーク効果は抑制できるが、ベース・コレクタ間の寄生容量が大きくなり、かえって電気特性を低下させてしまうため、ベース開口部１１８に対してセルフアラインでＳＩＣ注入を行っている。
【００１０】
上記のＳＩＣ注入は、内部ベース直下のコレクタ領域に選択的にＮ型不純物を注入してエピタキシャル層よりも濃度の高いコレクタ注入領域を形成することである。
【００１１】
なお、図１３で示した従来の構造では、ベース開口部１１８に対してセルフアラインで開口部に垂直に上からＳＩＣ注入を行っている。
【００１２】
次に、従来の半導体装置の製造方法を図１４〜２２を用いて説明する。
【００１３】
まず、図１４に示すように、Ｓｉ基板１００にＡｓ（ヒ素）注入を行うことによりＮ+型埋め込み層１０１を形成した後に、Ｓｉをエピタキシャル成長させることによりＮ-型コレクタ層１０８を形成する。その後、第１の絶縁体１０５と第２の絶縁体１０６とからなるディープトレンチ１０３と第１の絶縁体１０５からなるシャロートレンチ１０７とを素子間分離のためにＮ-型コレクタ層１０８およびＮ+型埋め込み層１０１を貫いてＳｉ基板１００に到達するように埋め込む。ここで、第２の絶縁体１０６，第１の絶縁体１０５には、例えばポリシリコンと酸化シリコンが用いられる。また、リーク電流を抑えるためにディープトレンチ１０３の下部には分離用Ｐ+型拡散層１０４を形成する。その後、Ｐ（リン）注入によりＮ+型コレクタ引き出し層１０２が形成される。次に、Ｓｉ基板１００上に第４の絶縁層１０９を形成し、その後に、Ｎ-型コレクタ層１０８（ＨＢＴが形成される部分）上の第４の絶縁層１０９のみ除去する。第４の絶縁層１０９には、例えば堆積シリコン酸化膜またはポリシリコン膜を用いるが、後の工程でＳｉ／Ｓｉ1-xＧｅx層１１０（図１５）を成長させて外部ベース１１５（図１８）を形成するためには、Ｓｉ1-xＧｅxまたはＳｉの堆積しやすいポリシリコン膜の方が好ましい。以上がＨＢＴ形成前の工程である。
【００１４】
次に、図１５に示すように、ＨＢＴの内部ベースとなるＳｉ／Ｓｉ1-xＧｅx層１１０をＵＨＶ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｖａｃｕｕｍ）−ＣＶＤ法によって成長させる。成長前にはＳｉ表面のコンタミネーションを除去するため、Ｓｉ基板１００の表面を前洗浄し、さらに、成長直前にＵＨＶ−ＣＶＤチャンバ内で熱処理してＮ-型コレクタ層１０８の表面に形成された自然酸化膜を除去する。
【００１５】
また、Ｓｉ／Ｓｉ1-xＧｅx層１１０はＳｉ1-xＧｅxスペーサ層、Ｓｉ1-xＧｅxベース層、Ｓｉキャップ層からなる。例えば、温度７００℃でジシランとゲルマンの混合ガスを供給してＳｉ0.15Ｇｅ0.85スペーサ層を成長させる。次に、ジシランとゲルマンの混合ガスにジボランガスを添加して、ボロンを２×１０18／ｃｍ3含むＳｉ0.15Ｇｅ0.85ベース層を成長させる。さらに、ジシランだけでＳｉキャップ層を成長させる。なお、Ｓｉ0.15Ｇｅ0.85スペーサ層、Ｓｉ0.15Ｇｅ0.85ベース層、Ｓｉキャップ層の膜厚は、例えば４０ｎｍ，４０ｎｍ，３０ｎｍである。
【００１６】
次に、図１６に示すように、第３の絶縁層１１２、第１の絶縁層１１３をこの順にＳｉ／Ｓｉ1-xＧｅx層１１０上に重ねて形成する。後で第１の絶縁層１１３に異方性エッチングにより開口部を設け、第３の絶縁層１１２をウェットエッチングするために、第３の絶縁層１１２，第１の絶縁層１１３の材質は、ドライエッチングおよびウェットエッチングに対する選択性を考慮して選ばなければならない。そのような材質としては、例えば第３の絶縁層１１２にはシリコン酸化膜が、第１の絶縁層１１３にはシリコンナイトライド膜が適当である。第３の絶縁層１１２と第１の絶縁層１１３とは内部ベースとなる領域の幅（Ｗ２）に合わせてドライエッチングによりパターニングされる。
【００１７】
次に、図１７に示すように、絶縁層１１２，１１３を堆積した後、ドライエッチングによって第３の絶縁層１１２、第１の絶縁層１１３から構成される２重の絶縁層の側面にサイドウォール１１４を形成する。サイドウォール１１４の材質は、後に第３の絶縁層１１２をウェットエッチングする際にエッチングされずに残る材質であることが必要である。そのような材質は例えばシリコンナイトライド膜がある。
【００１８】
次に、図１８に示すように、サイドウォール１１４を形成後、露出しているＳｉ／Ｓｉ1-xＧｅx層１１０の表面を成長核として、ＵＨＶ−ＣＶＤ法によってＳｉまたはＳｉ1-xＧｅxのエピタキシャル層１１５を再成長させる。この際、第１の絶縁層１１３，サイドウォール１１４の材質と再成長のＵＨＶ−ＣＶＤの成長条件によって、Ｓｉ／Ｓｉ1-xＧｅx層１１０上には膜が成長して（１１１）ファセット１２３、（３１１）ファセット１２４が形成される一方、第１の絶縁層１１３，サイドウォール１１４上には成長しない。再成長中にＩｎ−ｓｉｔｕにＰ型不純物をドーピングしても良いし、後からイオン注入でドーピングしてもよい。エピタキシャル膜１１５を５００ｎｍ程度に厚く成長させればベース抵抗が低減できる。なお、Ｉｎ−ｓｉｔｕとは、プロセスを実行中の“その場所において”、別の処理（代表的なものは分析等）を行うことを意味する。
【００１９】
このように、再成長により外部ベースとなるエピタキシャル層１１５を形成して第１のサイドウォール１１４の外側で外部ベースと内部ベースを接続するため、マージンを設けることは必要ないのでベースの取り出しに伴う寄生抵抗は非常に小さく抑えることができる。
【００２０】
次に、図１９に示すように、第２の絶縁層１１６を形成する。これはエミッタ電極１２８（図２２）形成時にベース・エミッタ間を絶縁するためである。第２の絶縁層１１６にはシリコン酸化膜等が用いられる。
【００２１】
次に、図２０に示すように、ベースの開口部１１８を形成する。ドライエッチングにより、前記第２の絶縁層１１６、第１の絶縁層１１３をエッチングして第３の絶縁層１１２でエッチストップする。ベース開口部１１８は、Ｗ２の間に開口されなければならないので、リソグラフィの合わせマージンを確保しておく必要がある。例えば、Ｗ２を０.４μｍとした場合、ベース開口部１１８のＷ１を０.２μｍとして左右に０.１μｍのマージンを確保する。またこのとき、第３の絶縁層１１２は他の第２の絶縁層１１６および第１の絶縁層１１３とエッチャントの組み合わせについて十分大きな選択比が確保されている必要性がある。この後、ドライエッチングに用いたレジストマスク（図示せず）を用いて開口部１１８の垂直上方からＮ型不純物をイオン注入し、第３の絶縁層１１２およびＳｉ／Ｓｉ1-xＧｅx層１１０を貫通してＮ-型コレクタ層１０８にＳＩＣ注入を行うことによりコレクタ注入領域１２５を形成する。なお、ＳＩＣ注入はベース開口部１１８の垂直上方から行われているため、開口部１１８の庇となった部分にはＳＩＣ注入されない。
【００２２】
その後、図２１に示すように、第３の絶縁層１１２をウェットエッチングで除去してＳｉ／Ｓｉ1-xＧｅx層１１０を露出させる。この際、第１のサイドウォール１１４はエッチングされない材質である必要がある。エッチング液がフッ酸である場合には、例えばシリコンナイトライドが適当である。
【００２３】
次に、図２２に示すように、開口部１１８を通してＮ+型にドープされたポリＳｉを堆積することによりエミッタ電極１２８を形成した後、熱処理を施してＮ型不純物をＳｉ／ＳｉＧｅ層１１０へ拡散することにより、キャップＳｉ層中にエミッタ層１１９を形成する。その後、配線工程に移り、エミッタ電極、ベース電極およびコレクタ電極と接続される金属配線１２２を形成する。なお、エミッタ電極１２８は、ポリＳｉに代えてＳｉ単結晶も適用可能である。このようにして、従来の半導体装置が形成される。
【００２４】
なお、図２３は、従来の半導体装置において、Ｎ型不純物の注入をベース・コレクタ接合部下の全体に行ってコレクタ注入領域１２５を形成した場合を示している。コレクタ注入領域１２５以外の構成は図１３で説明したものと同じである。
【００２５】
【発明が解決しようとする課題】
しかしこのような従来の技術においては、次のような問題点が存在する。
【００２６】
従来のＨＢＴでは、高周波動作時のカーク効果による特性の低下を抑制するためにＮ-型コレクタ層１０８にＳＩＣ注入を行っている。ＳＩＣ注入は余分な寄生容量の発生を抑制することにより高周波特性の低下を防ぐために、エミッタ直下のベース・コレクタ接合付近のみに行うのが理想である。例えば、図２３のようにベース・コレクタ接合面全面を覆うようにＳＩＣ注入を行うと、ベース・コレクタ間で発生する寄生容量が増加し、これによって高周波特性を低下させてしまう。このため、ＳＩＣ注入はベース開口部１１８に対してセルフアラインで行われる。
【００２７】
このとき、図２１に示すように、Ｗ２の幅の内部ベース全面にＳＩＣ注入することが理想であるが、内部ベースの幅Ｗ２とベース開口部１１８の幅Ｗ１との間に差を設けることにより合わせマージンを取ったため庇ができ、この庇に対応するＮ-型コレクタ層１０８の部分にはＳＩＣ注入されず、ベース開口部１１８から第１のサイドウォール１１４までの領域に対応するＮ-型コレクタ層１０８の部分はコレクタの不純物濃度が低い。したがって、ＳＩＣ注入の行われない周辺部分は、高周波動作時にカーク効果が起こりやすくなり、その結果デバイスの遮断周波数が低下する。
【００２８】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、ベース・エミッタがセルフアラインに形成され、内部ベースに対して合わせマージンを見込んで形成されたＨＢＴにおいて、ベース・コレクタ間の寄生容量を低減するとともにカーク効果を抑制することにより高周波特性の低下を防いで高周波特性の向上を図ることである。
【００３７】
【課題を解決するための手段】
上記の目的を達成するために請求項１記載の半導体装置は、第１導電型のコレクタ層が形成された半導体基板を準備する工程と、コレクタ層上に第２導電型のベース層を形成する工程と、ベース層上に第３の絶縁層を形成する工程と、第３の絶縁層上に第１の絶縁層を形成する工程と、第１の絶縁層および第３の絶縁層をエッチングしてベース層上の所定領域にパターニングする工程と、エッチング工程の後、ベース層上に第３の絶縁層および第１の絶縁層の側面を覆うようにサイドウォールを形成する工程と、ベース層上のうちサイドウォールおよび第３の絶縁層の形成されていない領域上に第２導電型のベース導体層を形成する工程と、ベース導体層上およびサイドウォール上および第１の絶縁層上に第２の絶縁層を形成する工程と、第１の絶縁層および第２の絶縁層を貫通する開口部を形成する工程と、開口部からコレクタ層に第１導電型の不純物を注入してコレクタ層よりも濃度の高いコレクタ注入領域を形成する工程と、第３の絶縁層を除去してベース層を露出させた後、開口部を通じてベース層に接続するように第２の絶縁層上に第１導電型のエミッタ導体層を形成する工程と、エミッタ導体層からベース層に不純物を拡散して第１導電型のエミッタ層を形成する工程とを含む半導体装置の製造方法であって、注入工程は、半導体基板の垂直方向より斜めの角度を持たせて注入することにより、コレクタ注入領域の断面形状が台形状となっていることを特徴とする。
【００３８】
請求項１記載の発明によれば、不純物を斜めの角度を持たせて注入するため、ベース層直下では開口寸法に略対応するコレクタ層の部分にのみ不純物を注入することができるので、ベース・コレクタ間で発生する寄生容量を低減することができ、また、コレクタ層の下方に行くにしたがって不純物の注入領域が幅方向に拡がるので、開口寸法が絶縁層（エミッタ層）の幅方向寸法より小さく形成されていても開口寸法と絶縁層（エミッタ層）の幅方向寸法との差により生じた庇部分に対応するコレクタ層の部分に不純物を注入でき、カーク効果が抑制される。したがって、低電流領域における遮断周波数ｆTおよび最大発振周波数ｆmaxなどの高周波特性の低下を防止して高周波特性の向上を図ることができる。
【００３９】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、注入工程は、開口部を形成するのに用いたレジストマスクを除去する前であって、かつ第３の絶縁層を除去する前に行う。
【００４０】
請求項２記載の発明によれば、請求項１記載の発明と同様の効果を発揮する。
【００４１】
請求項３記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、注入工程は、開口部を形成するのに用いたレジストマスクを除去した後であって、かつ第３の絶縁層を除去した後、エミッタ層を形成する前に行う。
【００４２】
請求項３記載の発明によれば、請求項１記載の発明と同様の効果を発揮する。
【００４５】
請求項４記載の半導体装置の製造方法は、請求項１，２または３記載の半導体装置の製造方法において、コレクタ層には、シリコン単結晶層を用い、ベース層には、シリコン・ゲルマニウムまたはシリコン・ゲルマニウム・カーボンの混晶層を用い、エミッタ層には、シリコン単結晶層を用い、ベース導体層には、シリコン単結晶層またはシリコン・ゲルマニウムまたはシリコン・ゲルマニウム・カーボンの混晶層を用い、エミッタ導体層には、シリコン多結晶層またはシリコン単結晶層を用い、第３の絶縁層は、シリコン酸化膜を用い、第１の絶縁層には、シリコン窒化膜を用い、第２の絶縁層には、シリコン酸化膜を用い、サイドウォールには、シリコン窒化膜を用いる。
【００４６】
請求項４記載の発明によれば、請求項１，２または３記載の発明と同様の効果を発揮する。
【００４７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００４８】
（第１の実施の形態）
図１は本発明の第１の実施の形態における半導体装置を示す断面図である。図１において、従来の技術と対応するものは同じ符号を使用しており、１００はＳｉ基板、１０１はＮ+型埋め込み層、１０２はＮ+型コレクタ引き出し層、１０３はディープトレンチ、１０４は分離用Ｐ+型拡散層、１０５は第１の絶縁体、１０６は第２の絶縁体、１０７はシャロートレンチ、１０８はＮ-型コレクタ層、１０９は第４の絶縁層、１１０はＳｉ／Ｓｉ1-xＧｅx層、１１３は第１の絶縁層、１１４は第１のサイドウォール、１１５は再成長Ｐ+型Ｓｉ層、１１６は第２の絶縁層、１１８はベース開口部、１１９はエミッタ層、１２０は第２のサイドウォール、１２１は層間絶縁膜、１２２は金属配線、１２３は（１１１）ファセット、１２４は（３１１）ファセット、１２５はコレクタ注入領域、１２８はエミッタ電極、Ｗ１はベース開口幅、Ｗ２は内部ベース幅、Ｗ３は外部ベース間距離である。なお、これらの符号は第２の実施の形態および第３の実施の形態においても対応するものは同じ符号を使用する。図９において１２７はレジストマスクである。
【００４９】
図１では、基本的な構造はほぼ従来の技術と同じであるが、従来の技術では、コレクタ注入領域１２５がＳｉ基板１００に対して垂直に分布しているのに対して、本実施の形態ではＮ-型コレクタ層１０８表面から下方に行くにしたがって拡がった形状（台形）をしている点が異なる。
【００５０】
特に重要なのは、従来の技術では内部ベース直下のＮ-型コレクタ層１０８においてベース開口幅寸法Ｗ１でコレクタ注入領域１２５が分布しているのに対して、本実施の形態ではより広い内部ベース寸法Ｗ２とほぼ同じ幅寸法でコレクタ注入領域１２５が分布していることである。このような不純物分布により、内部ベース周辺部のＮ-型コレクタ層１０８でカーク効果の発生を抑制することができる。
【００５１】
また、ベース・コレクタ接合部下の全体にＳＩＣ注入された図２３のような従来の技術の構造と比較すると、本実施の形態では内部ベース・コレクタ接合部付近においてコレクタ注入領域１２５の断面積が小さいために、ベース・コレクタ間の寄生容量を低減することができる。
【００５２】
したがって、低電流領域における遮断周波数ｆTおよび最大発振周波数ｆmaxなど高周波特性の向上が実現できる。
【００５３】
以下、このようなデバイス構造を形成する本発明の半導体装置の製造方法について、図２〜１２を用いて説明する。
【００５４】
（第２の実施の形態）
図２〜９は本発明の第２の実施の形態における半導体装置の製造工程を示す断面図である。なお、図２〜８までは従来の半導体装置の製造工程と同一であるため、説明を省略する。
【００５５】
本実施の形態の特徴は、図９に示すように、従来の技術の製造工程とは異なり、レジストマスク１２７を用いてベース開口部１１８をドライエッチングで形成した後、そのレジストマスク１２７を除去せず残してなおかつ垂直上方からＳＩＣ注入を行わずに斜め上方からＳＩＣ注入する点である。
【００５６】
通常レジストマスク１２７は１μｍ程度と厚いために注入角度の上限値に与える影響が大きく、注入角度の上限はベース開口部１１８の幅寸法Ｗ１とレジストマスク１２７の膜厚等によって決まる。したがって、例えば、第３の絶縁層１１２の膜厚を１００ｎｍ、第１の絶縁層１１３の膜厚を１００ｎｍ、第２の絶縁層１１６の膜厚を１００ｎｍ、Ｓｉ／Ｓｉ1-xＧｅx層１１０の膜厚を１００ｎｍ、レジストマスク１２７の膜厚を１μｍ、ベース開口部１１８の幅寸法Ｗ１を４００ｎｍとすると、注入角度１２６のタンジェントが１.２μｍ（レジストマスク１２７の膜厚１μｍ＋第１の絶縁層１１３の膜厚０．１μｍ＋第２の絶縁層１１６の膜厚０．１μｍ）と０.４μｍとの比０.４／１.２≒０.３３となって、ベース開口部１１８端よりも最大０.２×０.３３≒０.０７μｍ外側のＮ-型コレクタ層１０８にまでＳＩＣ注入することができる。したがって、リソグラフィのマージン０.１μｍにほぼ相当する部分にＳＩＣ注入することが可能である。
【００５７】
その後、開口部１１８を通してＮ+型にドープされたポリＳｉを堆積することによりエミッタ電極１２８を形成した後、熱処理を施してＮ型不純物をＳｉ／ＳｉＧｅ層１１０へ拡散することにより、キャップＳｉ層中にエミッタ層１１９を形成する。その後、配線工程に移り、エミッタ電極、ベース電極およびコレクタ電極と接続される金属配線１２２を形成する工程を経て、図１２に示すＨＢＴが形成される。なお、エミッタ電極１２８は、ポリＳｉに代えてＳｉ単結晶も適用可能である。
【００５８】
本実施の形態では、以上のような工程を採用することにより、Ｓｉ／Ｓｉ1-XＧｅX層１１０からなる内部ベースとベース開口部１１８との合わせマージンを取るために形成された第１の絶縁層１１３からなる庇にほぼ対応するＮ-型コレクタ層１０８の領域にまでイオン注入を行うことができるため、ベース・コレクタ間に発生する寄生容量を低減することができるとともにカーク効果を抑制することのできる半導体装置を製造することができる。したがって、遮断周波数ｆTおよび最大発振周波数ｆmaxなど高周波特性の向上が実現できる半導体装置を製造することができる。
【００５９】
（第３の実施の形態）
図１０，１１は本発明の第３の実施の形態における半導体装置の製造工程を示す断面図である。なお、図１０に示された製造工程の前までの製造工程は、第２の実施の形態と同様に、従来の半導体装置の製造工程と同一であり、図２〜８に示された製造工程によって行われる。第２の実施の形態と異なる点は、レジストマスク１２７および第２の絶縁層１１２を除去した後にＳＩＣ注入が行われる点である。
【００６０】
第３の実施の形態では、図１０に示すように、ベース開口部１１８を形成した後、ＳＩＣ注入を行わずにレジストマスク１２７を除去し、次にウェットエッチングを用いて第３の絶縁層１１２をも除去してＳｉ／Ｓｉ1-xＧｅx層１１０を露出させる。
【００６１】
その後、図１１に示すように、注入角度１２６をもってＳＩＣ注入を斜め上方から行い、コレクタ注入領域１２５を形成する。
【００６２】
レジストマスク１２７が除去されているため、第２の実施の形態に比べて注入角度を大きくすることが可能である。絶縁層１１３，１１６の膜厚およびベース開口部１１８幅寸法Ｗ１が第２の実施の形態と同じ（Ｗ１＝０．４μｍ）場合、ベース開口部１１８端から最大０.４μｍ外側のＮ-型コレクタ層１０８に注入することが可能である。ベース開口部１１８の幅寸法Ｗ１が０.２μｍであっても、最大０.２μｍ外側のＮ-型コレクタ層１０８に注入することが可能である。
【００６３】
その後、第２の実施の形態と同様にエミッタ電極１２８を埋め込み、エミッタ層１１９を形成する工程とエミッタ・コレクタ・ベースの各電極と接続する金属配線１２２を形成する工程を経て、図１２に示すＨＢＴが形成される。
【００６４】
本実施の形態では、以上のような工程を採用することにより、Ｓｉ／Ｓｉ1-XＧｅX層１１０からなる内部ベースとベース開口部１１８との合わせマージンを取るために形成された第１の絶縁層１１３からなる庇にほぼ対応するＮ-型コレクタ層１０８の領域にまでイオン注入を行うことができる。特にベース開口部１１８の幅寸法Ｗ１が第２の実施の形態より狭い場合でも庇にほぼ対応するＮ-型コレクタ層１０８の領域にまでイオン注入を行うことができるため、ベース・コレクタの寄生容量を低減することができるとともにカーク効果を抑制することのできる半導体装置を製造することができる。したがって、遮断周波数ｆTおよび最大発振周波数ｆmaxなど高周波特性の向上が実現できる半導体装置を製造することができる。
【００６５】
なお、各実施の形態において、ヘテロ構造を有するバイポーラトランジスタ（ＨＢＴ）に対して実施したが、通常のバイポーラトランジスタに対しても適用可能である。
【００６６】
また、内部ベースにＳｉＧｅ混晶層を用いたＨＢＴに対して実施したが、他のＳｉＧｅＣ混晶層を用いたＨＢＴに対しても適用可能である。
【００６７】
【発明の効果】
本発明は、エミッタ層上に形成された開口部に対してセルフアラインでコレクタ層に不純物を注入することによりコレクタ注入領域を形成する半導体装置において、その開口部から不純物を注入する際に角度を持たせて注入するため、コレクタ注入領域の形状が、ベース・コレクタ接合部付近ではその断面積が開口寸法に略対応し、コレクタ層の下方に行くにしたがって幅方向に広がる形状、すなわち断面形状が台形状となっているので、内部ベースの周辺部にもコレクタ注入領域が形成される。その結果、ベース・コレクタ間の寄生容量が低減され、かつカーク効果が抑制されるため、低電流領域における遮断周波数ｆTおよび最大発振周波数ｆmaxなどの高周波特性の低下を防止して高周波特性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置を示す断面構成図
【図２】本発明の第２および第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図３】本発明の第２および第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図４】本発明の第２および第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図５】本発明の第２および第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図６】本発明の第２および第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図７】本発明の第２および第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図８】本発明の第２および第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図９】本発明の第２の実施の形態における半導体装置の製造工程を示す断面構成図
【図１０】本発明の第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図１１】本発明の第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図１２】本発明の第２および第３の実施の形態における半導体装置の製造工程を示す断面構成図
【図１３】従来の半導体装置の断面構成図
【図１４】従来の半導体装置の製造工程を示す断面構成図
【図１５】従来の半導体装置の製造工程を示す断面構成図
【図１６】従来の半導体装置の製造工程を示す断面構成図
【図１７】従来の半導体装置の製造工程を示す断面構成図
【図１８】従来の半導体装置の製造工程を示す断面構成図
【図１９】従来の半導体装置の製造工程を示す断面構成図
【図２０】従来の半導体装置の製造工程を示す断面構成図
【図２１】従来の半導体装置の製造工程を示す断面構成図
【図２２】従来の半導体装置の製造工程を示す断面構成図
【図２３】他の従来の半導体装置の断面構成図
【符号の説明】
１００  Ｓｉ基板
１０１  Ｎ+型埋め込み層
１０２  Ｎ+型コレクタ引き出し層
１０３  ディープトレンチ
１０４  分離用Ｐ+型拡散層
１０５  第１の絶縁体
１０６  第２の絶縁体
１０７  シャロートレンチ
１０８  Ｎ-型コレクタ層
１０９  第４の絶縁層
１１０  Ｓｉ／Ｓｉ1-xＧｅx層
１１２  第３の絶縁層
１１３  第１の絶縁層
１１４  第１のサイドウォール
１１５  再成長Ｐ+型Ｓｉ層
１１６  第２の絶縁層
１１８  ベース開口部
１１９  エミッタ層
１２０  第２のサイドウォール
１２１  層間絶縁膜
１２２  金属配線
１２３  （１１１）ファセット
１２４  （３１１）ファセット
１２５        コレクタ注入領域
１２６  注入角度
１２７  レジストマスク
１２８  エミッタ電極
【図１】
0003908023.tif 000002
【図２】
0003908023.tif 000003
【図３】
0003908023.tif 000004
【図４】
0003908023.tif 000005
【図５】
0003908023.tif 000006
【図６】
0003908023.tif 000007
【図７】
0003908023.tif 000008
【図８】
0003908023.tif 000009
【図９】
0003908023.tif 000010
【図１０】
0003908023.tif 000011
【図１１】
0003908023.tif 000012
【図１２】
0003908023.tif 000013
【図１３】
0003908023.tif 000014
【図１４】
0003908023.tif 000015
【図１５】
0003908023.tif 000016
【図１６】
0003908023.tif 000017
【図１７】
0003908023.tif 000018
【図１８】
0003908023.tif 000019
【図１９】
0003908023.tif 000020
【図２０】
0003908023.tif 000021
【図２１】
0003908023.tif 000022
【図２２】
0003908023.tif 000023
【図２３】
0003908023.tif 000024