(57)【特許請求の範囲】
【請求項１】
ＤＡ変換器のテスト装置であって、
動作テストを行うＤＡ変換器に入力される多階調のディジタル信号を検出する第１端子と、
上記ＤＡ変換器から出力されるアナログ信号を検出する第２端子と、
上記第１端子により検出される多階調のディジタル信号のレベルの増減状態を表すディジタル状態信号を生成するディジタル状態信号生成部と、
上記第２端子により検出されるアナログ信号のレベルの増減状態を表すアナログ状態信号を生成するアナログ状態信号生成部と、
上記ディジタル状態信号及びアナログ状態信号に基づいてＤＡ変換器の動作不良を判断し、判断結果を出力する検査回路とで成ることを特徴とするテスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＡ変換器の動作テストを行うテスト装置に関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】
ＤＡ変換器は、多階調のディジタル信号を連続するアナログ信号に変換して出力する回路である。当該ＤＡ変換器の動作確認は、当該ＤＡ変換器のディジタル信号の入力端子に、最小値から最大値へと段階的に変化する多階調のディジタル信号を入力した場合に、出力端子から出力されるアナログ信号が単調に増加しているか否かを調べることにより行う。
【０００３】
ところで、集積回路等の実回路内に内蔵された状態のＤＡ変換器の入力端子に、最小値から最大値に段階的に変化する多階調のディジタル信号が入力されているタイミングを検出し、当該タイミングで出力端子から出力されるアナログ信号の状態を調べることは、複雑な構成の装置が必要となり実用的ではない。
【０００４】
そこで、従来は、ＤＡ変換器を内蔵している回路の動作を一旦停止させ、プローブ端子を用いてＤＡ変換器の入力端子に最小値から最大値へと段階的に増加するテスト用の多階調のディジタル信号を印加するテスト信号発生装置を利用していた。
【０００５】
図４は、集積回路等の回路１に内蔵されたＤＡ変換器２の動作テストの模様を示す図である。テスト信号発生装置２００は、プローブ端子２０１を備え、当該プロ−プ端子２０１によりＤＡ変換器２の入力端子に最小値から最大値へと段階的に変化するテスト用の多階調のディジタル信号を印加する。テスト装置３００は、プローブ端子３０１を備え、当該プローブ端子３０１によりＤＡ変換器の出力端子から出力されるアナログ信号が単調に増加しているか否かを調べる。上記構成において、回路１の動作を停止した後、テスト信号発生装置２００から上記テスト用の多階調のディジタル信号を出力し、テスト装置３００によりＤＡ変換器２の出力端子から出力されるアナログ信号が単調に増加しているか否かを調べる。テスト装置３００は、出力端子から出力されるアナログ信号が単調に増加している場合には、ＤＡ変換器２は正常に動作していると判断し、単調に増加していない場合には、ＤＡ変換器２が不良であると判断する。
【０００６】
上述するように、従来、回路に内蔵されるＤＡ変換器２の動作テストを行うには、テスト装置３００の他に、テスト信号発生装置２００を別途設ける必要があり、不便であった。
【０００７】
そこで、本発明は、回路に内蔵されているＤＡ変換器の動作テストをより簡単に実行可能にするＤＡ変換器のテスト装置を提供する。
【０００８】
【課題を解決するための手段】
本発明のＤＡ変換器のテスト装置は、動作テストを行うＤＡ変換器に入力される多階調のディジタル信号を検出する第１端子と、上記ＤＡ変換器から出力されるアナログ信号を検出する第２端子と、上記第１端子により検出される多階調のディジタル信号のレベルの増減状態を表すディジタル状態信号を生成するディジタル状態信号生成部と、上記第２端子により検出されるアナログ信号のレベルの増減状態を表すアナログ状態信号を生成するアナログ状態信号生成部と、上記ディジタル状態信号及びアナログ状態信号に基づいてＤＡ変換器の動作不良を判断し、判断結果を出力する検査回路とで成ることを特徴とする。
【０００９】
【発明の実施の形態】
（１）発明の概要
本発明のＤＡ変換器のテスト装置は、ＤＡ変換器の入力端子用の第１プローブ端子と、出力端子用の第２プローブ端子を備え、第１プローブ端子により検出される，ＤＡ変換器の入力端子に入力される多階調のディジタル信号の増減状態と、第２プローブ端子により検出される，出力端子から出力されるアナログ信号の増減状態との一致／不一致を調べ、不一致の場合にＤＡ変換器の動作が異常であると判断し、例えば、報知ランプを点灯させることを特徴とする。
【００１０】
上記構成を採用することで、最小値から最大値に段階的に増加するテスト用の多階調のディジタル信号を発生するテスト信号発生装置を別途用意することなく、また、ＤＡ変換器を内蔵する回路の動作停止を伴わずに、ＤＡ変換器の動作テストを行うことができる。
【００１１】
以下、上記特徴を具備するＤＡ変換器のテスト装置の実施の形態について説明する。
【００１２】
（２）実施の形態
(2-1)全体構成
図１は、回路１に内蔵されているＤＡ変換器２と、当該ＤＡ変換器２の動作テストを行うテスト装置１００を示す図である。当該テスト装置１００は、回路１の動作時に使用する。図示するように、テスト装置１００は、ＤＡ変換器２のディジタル信号の入力端子用のプローブ端子１０１と、ＤＡ変換により得られるアナログ信号の出力端子用のプローブ端子１０２を備える。また、テスト装置１００は、動作テストの結果、ＤＡ変換器２に異常がある場合に点灯する報知ランプ１５０を備える。
【００１３】
なお、テスト装置１００は、ＤＡ変換器２を内蔵する回路１に内蔵しても良い。また、上記テスト装置１００は、ＤＡ変換器２の動作異常を検出した場合に、報知ランプ１５０を点灯するが、代わりに、報知ブザーを鳴らしたり、更にはＤＡ変換器の動作（出力するアナログ信号）を修正する装置を始動させる構成を採用しても良い。
【００１４】
(2-2)テスト装置の構成
(2-2-1)全体構成
図２は、テスト装置１００の具体的な構成を示す図である。ディジタル状態信号生成部６０は、プローブ端子１０１より検出される多階調のディジタル信号の増加時にＨｉｇｈレベルに切り換る１ビットの第１ディジタル状態信号、及び、減少時にＨｉｇｈレベルに切り換る１ビットの第２ディジタル状態信号を出力する。
【００１５】
また、アナログ状態信号生成部７０は、プローブ端子１０２より検出されるアナログ信号の増加時にＨｉｇｈレベルに切り換る１ビットの第１アナログ状態信号、及び、減少時にＨｉｇｈレベルに切り換る１ビットの第２アナログ信号を出力する。
【００１６】
なお、可変遅延回路１０３は、ＤＡ変換器２の種類に応じて、プローブ端子１０１より検出される多階調のディジタル信号と、プローブ端子１０２により検出されるアナログ信号のタイミングのずれを調節する。
【００１７】
検査回路８０は、第１ディジタル状態信号と第１アナログ状態信号、並びに、第２ディジタル状態信号と第２アナログ状態信号の一致／不一致を調べる。ここで、それぞれの状態信号が一致している場合には、ＤＡ変換器２は正常に動作していると判断する。一方、何れかの状態信号が不一致の場合には、ＤＡ変換器２の不良であると判断して報知ランプ１５０を点灯する。
【００１８】
(2-2-2)ディジタル状態信号生成部の構成
ディジタル状態信号生成部６０は、大きく分けて、入力される多階調のディジタル信号が増加している場合にＨｉｇｈレベルの第１ディジタル状態信号を出力するブロック６１と、入力される多階調のディジタル信号が減少している場合にＨｉｇｈレベルの第２ディジタル状態信号を出力するブロック６２とで成る。
【００１９】
ブロック６１は、入力される多階調のディジタル信号を所定の周期（但し、ディジタル信号の周期より短い周期）でサンプリングするサンプルホールド（図中、Ｓ／Ｈと記す。）回路１０７と、入力される多階調のディジタル信号からＳ／Ｈ回路１０７の出力信号の減算を行う減算器１０８と、減算器１０８の出力値と基準値Ｖｒｅｆ１とを比較し、減算器１０８の出力が基準値Ｖｒｅｆ１よりも大きい場合に、入力されている多階調のディジタル信号が増加していると判断してＨｉｇｈレベルの第１ディジタル状態信号を出力する比較器１０９とで構成される。なお、上記基準値Ｖｒｅｆ１は、可変抵抗の値を変更することで調整することができる。
【００２０】
ブロック６２は、入力される多階調のディジタル信号を所定の周期（但し、ディジタル信号の周期より短い周期）でサンプリングするサンプルホールド（図中、Ｓ／Ｈと記す。）回路１０４と、当該Ｓ／Ｈ回路１０４の出力信号から、入力される多階調のディジタル信号の減算を行う減算器１０５と、減算器１０５の出力値と基準値Ｖｒｅｆ１とを比較し、減算器１０５の出力が基準値Ｖｒｅｆ１よりも大きい場合に、入力されている多階調のディジタル信号が減少していると判断してＨｉｇｈレベルの第２ディジタル状態信号を出力する比較器１０６とで構成される。
【００２１】
(2-2-3)アナログ状態信号生成部の構成
アナログ状態信号生成部７０は、大きく分けて、入力されるアナログ信号が増加している場合にＨｉｇｈレベルの第１アナログ状態信号を出力するブロック７１と、入力されるアナログ信号が減少している場合にＨｉｇｈレベルの第２アナログ状態信号を出力するブロック７２とで成る。
【００２２】
ブロック７１は、入力されるアナログ信号を所定の周期（但し、ＤＡ変換器２に入力されるディジタル信号の周期より短い周期が好ましい）でサンプリングするサンプルホールド（図中、Ｓ／Ｈと記す。）回路１１０と、入力されるアナログ信号のノイズを低減するローパスフィルタ（図中、ＬＰＦと記す。）１１１と、上記ＬＰＦ１１１の出力信号からＳ／Ｈ回路１１０の出力信号の減算を行う減算器１１２と、減算器１１２の出力値と基準値Ｖｒｅｆ２とを比較し、減算器１１２の出力が基準値Ｖｒｅｆ２よりも大きい場合に、アナログ信号が増加していると判断してＨｉｇｈレベルの第１アナログ状態信号を出力する比較器１１３とで構成される。なお、上記基準値Ｖｒｅｆ２は、可変抵抗の値を変更することで調整することができる。
【００２３】
ブロック７２は、入力されるアナログ信号のノイズを低減するローパスフィルタ（図中、ＬＰＦと記す。）１１４と、入力されるアナログ信号を所定の周期（但し、ＤＡ変換器２に入力されるディジタル信号の周期より短い周期が好ましい）でサンプリングするサンプルホールド（図中、Ｓ／Ｈと記す。）回路１１５と、上記Ｓ／Ｈ回路１１４の出力信号からＬＰＦ１１４の出力信号の減算を行う減算器１１６と、減算器１１６の出力値と基準値Ｖｒｅｆ２とを比較し、減算器１１６の出力が基準値Ｖｒｅｆ２よりも大きい場合に、アナログ信号が減少していると判断してＨｉｇｈレベルの第２アナログ状態信号を出力する比較器１１７とで構成される。
【００２４】
(2-2-4)検査回路の構成
検査回路８０は、２つのＥＸＮＯＲゲート１１８，１１９、ＮＡＮＤゲート１２０、及び、報知ランプ１５０で構成される。ＥＸＮＯＲゲート１１８は、ディジタル状態信号生成部６０の比較器１０９の出力する第１ディジタル状態信号とアナログ状態信号生成部７０の比較器１１３の出力する第１アナログ状態信号が一致する場合に、Ｈｉｇｈレベルの信号を出力する。ＥＸＮＯＲゲート１１９は、ディジタル状態信号生成部６０の比較器１０６の出力する第２ディジタル状態信号とアナログ状態信号生成部７０の比較器１１７の出力する第２アナログ状態信号が一致する場合にＨｉｇｈレベルの信号を出力する。ＮＡＮＤゲート１２０は、ＥＸＮＯＲゲート１１８，１１９の出力が共にＨｉｇｈレベルの場合、即ち、ＤＡ変換器２に入力される多階調のディジタル信号の増減状態と出力されるアナログ信号の増減状態が一致する場合にＬｏｗレベルの信号を出力し、不一致の場合にＨｉｇｈレベルの信号を出力する。報知ランプ１５０は、ＮＡＮＤゲート１２０の出力信号がＨｉｇｈレベルのとき、即ち、ＤＡ変換器２に入力される多階調のディジタル信号の増減状態と出力されるアナログ信号の増減状態が不一致の場合に点灯してＤＡ変換器の異常を知らせる。
【００２５】
なお、ディジタル状態信号生成部７０及びアナログ状態信号生成部８０で使用するＳ／Ｈ回路１０４，１０７，１１０，１１５のサンプリングタイミングの設定によっては、上記第１ディジタル状態信号と第１アナログ状態信号、第２ディジタル状態信号と第２アナログ状態信号の波形に多少のずれや相異が生じることも考えられるが、この場合、当該ずれの量や相異の程度が許容範囲内に在る場合には一致していると判断する回路を追加すれば良い。例えば、ＮＡＮＤゲート１２０と報知ランプ１５０の間に、ＮＡＮＤゲート１２０の出力信号を上記許容範囲に相当する時間だけ遅延させる遅延回路と、当該遅延させた出力信号と、遅延させていない出力信号の論理積を求めるＡＮＤゲートとで構成される回路を設ける。
【００２６】
(2-3)各点の波形
図３は、正常に動作しているＤＡ変換器２にテスト装置１００を適用した場合に、図２に示すテスト回路１００のＡ点〜Ｆ点における信号波形の例を示す図である。Ａ点の波形は、ディジタル状態信号生成部６０に入力される多階調のディジタル信号を示す。Ｂ点の波形は、比較器１０９から出力される第１ディジタル状態信号を示す。第１ディジタル状態信号は、Ａ点に流れる多階調のディジタル信号が増加している場合にＨｉｇｈレベルに切り換る。Ｃ点の波形は、比較器１０６から出力される第２ディジタル状態信号を示す。第２ディジタル状態信号は、Ａ点に流れる多階調のディジタル信号が減少している場合にＨｉｇｈレベルに切り換る。Ｄ点の波形は、ＤＡ変換器２によりＤＡ変換され、アナログ状態信号生成部７０に入力されるアナログ信号を示す。Ｅ点の波形は、比較器１１３から出力される第１アナログ状態信号を示す。第１アナログ状態信号は、Ｄ点に流れるアナログ信号が増加している場合にＨｉｇｈレベルに切り換る。Ｆ点の波形は、比較器１１７から出力される第２アナログ状態信号を示す。第２アナログ状態信号は、Ｄ点に流れるアナログ信号が増加している場合にＨｉｇｈレベルに切り換る。
【００２７】
図３のタイムチャートに示すように、ＤＡ変換器２が正常に動作している場合、Ｂ点に流れる第１ディジタル状態信号の波形とＥ点に流れる第１アナログ状態信号の波形は一致し、Ｃ点に流れる第２ディジタル状態信号とＦ点に流れる第２アナログ状態信号も一致する。これにより、検査回路８０は、当該ディジタル状態信号生成部の出力とアナログ状態信号生成部の出力に基づいてＤＡ変換器２が正常に動作しているか否かを判断することができる。
【００２８】
【発明の効果】
本発明のＤＡ変換器のテスト装置は、ＤＡ変換器にディジタル信号が入力されている時、例えば、ＤＡ変換器を内蔵している回路の動作中に、当該ＤＡ変換器に入力される多階調のディジタル信号の増減状態と、出力されるアナログ信号の増減状態の一致不一致を調べることによりＤＡ変換器の動作テストを行う。これにより、ＤＡ変換器が集積回路などの回路に内蔵されている状態であっても、当該内蔵している回路の動作を停止することなく、また、別に、最小値から最大値に段階的に変化するテスト用の多階調のディジタル信号の発生装置を用意することなく、ＤＡ変換器の動作テストを行うことができる。
【図面の簡単な説明】
【図１】  実施の形態に係るＤＡ変換器のテスト装置を用いたＤＡ変換器の動作テストの様子を示す図である。
【図２】  テスト装置の構成を示す図である。
【図３】  テスト装置内の各部の波形を示す図である。
【図４】  従来のＤＡ変換器の動作テストの様子を示す図である。
【符号の説明】
１  回路、２  ＤＡ変換器、１００  テスト装置、１０１，１０２  プローブ端子。
【図１】
0003889601.tif 000002
【図２】
0003889601.tif 000003
【図３】
0003889601.tif 000004
【図４】
0003889601.tif 000005