(57)【特許請求の範囲】
【請求項１】
内部電極をスルーホール導体で電気的に接続し、且つ、内部電極とセラミック層とを交互に積層させてセラミック素体を形成すると共に、その内部電極とスルーホール導体で電気的に接続する端子電極をセラミック素体に設ける積層セラミック電子部品の製造方法において、
昇降動可能なベースプレートと、ベースプレートを取り囲む外枠と、外枠の上部側にあてがい配置される押え型と、ベースプレートを外枠の枠内で下降させる押込み型とを備え、
内部電極，スルーホール導体並びに導電層を形成する導電性ペーストを各々印刷する毎に、その導電性ペーストの印刷厚みに相応させてベースプレートを外枠の枠内で押込み型により下降すると共に、セラミックペーストを外枠の枠内に充填し、このセラミックペーストの乾燥後、ベースプレートを上昇動させて外枠の上部側にあてがい配置される押え型とで押えて平坦なセラミック層を形成し、内部電極，スルーホール導体，導電層を同じ層内で面一に含む各セラミック層の積層により、段差のないセラミック素体を形成するようにしたことを特徴とする積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、内部電極をスルーホール導体で電気的に接続し、且つ、内部電極とセラミック層とを交互に積層させてセラミック素体を形成すると共に、内部電極とスルーホール導体で電気的に接続する端子電極をセラミック素体に設ける積層セラミック電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
一般に、積層セラミック電子部品を製造するには、まず、セラミックペーストからセラミックグリーンシートをキャリアフィルムのフィルム上に形成すると共に、Ｐｄ，Ａｇ，Ｎｉ等の導電性ペーストにより内部電極をセラミックグリーンシートのシート面に印刷し、その内部電極とセラミックグリーンシートとを交互に複数積層させてセラミックシート積層体を形成する。
【０００３】
そのセラミックシート積層体を圧着処理後部品単位に切断し、この後はバラの状態で有機バインダー等のバーンアウト処理を施し、１０００℃〜１４００℃で焼成することによりチップ状のセラミック素体として得る。最終工程で、セラミック素体の両端部にはＡｇ，Ａｇ−Ｐｄ，Ｎｉ，Ｃｕ等の下地層を形成すると共に、ニッケルのメッキ被膜並びに錫または錫・鉛合金のメッキ被膜を形成することにより端子電極を設けることが行われている。
【０００４】
その積層セラミック電子部品の製造工程中、端子電極の下地層を形成するにはバラの状態にあるセラミック素体をパレット冶具で複数個整列させて保持し、このパレット冶具から突出するセラミック素体の端部を導電性ペーストの貯槽内に浸漬させて導電性ペーストを両端部に付着し、更に、導電性ペーストを焼付け処理することにより下地層として形成することが行われている。
【０００５】
その積層セラミック電子部品の製造方法によると、端子電極の下地層を形成するにはバラの状態にあるセラミック素体をパレット冶具に複数個整列保持させて収容することから、手間の掛る作業が必要になる。
【０００６】
それと共に、セラミックシート積層体は内部電極を形成したセラミックグリーンシートを複数積層させて形成するため、内部電極の厚みによる段差部が生じ、圧着時の圧力が不均一に加わることによる電極パターンの変形や位置ズレ等が生じ易くて積層精度の低下を招き、また、焼成時の剥がれやクラック等が内部に生ずることによる構造欠陥を招く。
【０００７】
【発明が解決しようとする課題】
本発明は、端子電極の下地層を容易に形成できて生産性の向上を図れるに加えて、内部電極等の厚みによる段差部が生ずるのを防げて積層精度の向上を図れると共に、焼成時の剥がれやクラック等による構造欠陥の発生を防げる積層セラミック電子部品の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る積層セラミック電子部品の製造方法においては、内部電極をスルーホール導体で電気的に接続し、且つ、内部電極とセラミック層とを交互に積層させてセラミック素体を形成すると共に、その内部電極とスルーホール導体で電気的に接続する端子電極をセラミック素体に設けるもので、
昇降動可能なベースプレートと、ベースプレートを取り囲む外枠と、外枠の上部側にあてがい配置される押え型と、ベースプレートを外枠の枠内で下降させる押込み型とを備え、
内部電極，スルーホール導体並びに導電層を形成する導電性ペーストを各々印刷する毎に、その導電性ペーストの印刷厚みに相応させてベースプレートを外枠の枠内で押込み型により下降すると共に、セラミックペーストを外枠の枠内に充填し、このセラミックペーストの乾燥後、ベースプレートを上昇動させて外枠の上部側にあてがい配置される押え型とで押えて平坦なセラミック層を形成し、内部電極，スルーホール導体，導電層を同じ層内で面一に含む各セラミック層の積層により段差のないセラミック素体を形成するようにされている。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して説明すると、図示実施の形態は積層チップコイルやチップコンデンサ等の積層セラミック電子部品のうち、両端面端子型の積層チップコイルを製造するに適用されている。図中、セラミック層１ａ，１ｂ…の積層数並びに内部電極２ａ，２ｂ…，スルーホール導体３ａ，３ｂ…の積層数やパターン，接続構造等は説明の便宜上から略図により示されている。
【００１０】
その積層セラミック電子部品を製造するには、セラミック粉末，有機バインダー，可塑剤，溶剤等を組成物として含むセラミックペーストＰによりセラミック層１ａ，１ｂ…を形成し、Ｐｄ，Ａｇ，Ｎｉ等の導電性ペーストＥにより内部電極２ａ，２ｂ…，スルーホール導体３ａ，３ｂ…並びに端子電極の下地層４ａ，４ｂを形成することが行われている。
【００１１】
その製造設備としては、駆動シリンダ等により昇降動可能なベースプレート１０と、ベースプレート１０を昇降動可能に取り囲む外枠１１とが常用として備えられている。また、スキージ１２ｂを含むコータヘッド等によるセラミックペーストの吐出ヘッド１２ａと、外枠１１の上部側にあてがい配置される押え型１３と、スクリーン印刷等による導電性ペーストの印刷製版１４と、ベースプレート１０を外枠１１より所定の深さ分だけ下降させる押込み型１５とが択一移動用として備えられている。
【００１２】
その設備を用いては、セラミック層１ａ，１ｂ…，内部電極２ａ，２ｂ…並びにスルーホール導体３ａ，３ｂ…を順次積層する積上げ方式の下に、最外層のセラミック層１ａ，１ｎから端面を外部に露出する導電層４ａ，４ｂを端子電極の下地層として形成することが行われている。また、この積上げ方式により、内部電極２ａ，２ｂ…の厚みによる段差部の発生を防止し、内部電極２ａ，２ｂ…並びに端子電極の下地層４ａ，４ｂを電気的に接続するスルーホール導体３ａ，３ｂ…を形成することが行われている。
【００１３】
開始工程としては、図１で示すように端子電極の下地層４ａを形成する導電性ペーストＥを印刷製版１４により外枠１１の枠内でベースプレート１０の板面に印刷し、自然乾燥または強制乾燥処理を施す。この下地層４ａでは、ベースプレート１０の板面と接する面が後述するセラミック層の外部に露出する面となる。下地層４ａの乾燥後、下地層４ａの厚みに相応させてベースプレート１０を独自にまたは押込み型１５で外枠１１の枠内で枠上面より下降させる。
【００１４】
そのベースプレート１０の降下後、図２で示すようにセラミックペーストＰを吐出ヘッド１２ａより外枠１１の枠内でベースプレート１０の板面に充填し、表面をスキージ１２ｂでならして自然または強制乾燥処理を施す。このセラミックペーストの乾燥後、溶剤成分等の揮発による厚みの減少を考慮し、押え型１３を外枠１１の枠上にあてがい配置すると共に、ベースプレート１０を上昇動させて押え型１３とからセラミック層１ａを圧締することにより端子電極の下地層４ａを同じ層内で面一に含む平坦なセラミック層として形成する。
【００１５】
次に、図３で示すように導電性ペーストＥを印刷製版１４で下地層４ａの上に重ねて印刷し、自然または強制乾燥処理を施すことにより、スルーホール導体３ａを小突起状に形成する。この導電性ペーストＥの印刷は、先のベースプレート１０の上昇動により、セラミック層１ａの表面が外枠１１の枠面と面一に位置するため、印刷製版１４を外枠１１の枠上に載置することから行える。そのスルーホール導体３ａの乾燥後、セラミック層１ａを押込み型１５で押えてベースプレート１０をスルーホール導体３ａの突出分だけ外枠１１の枠内で降下させる。
【００１６】
更には、図４で示すようにセラミックペーストＥを吐出ヘッド１２ａより充填すると共に、スキージ１２ｂで表面ならしさせて乾燥処理後、ベースプレート１０を上昇動させて外枠１１の上部側にあてがい配置される押え型１３とで圧締することにより、スルーホール導体３ａを同じ層内で面一に含む平坦なセラミック層１ｂを形成する。
【００１７】
その後、図５で示すように導電性ペーストＥを印刷製版でスルーホール導体３ａと位置合わせさせてセラミック層１ｂの上に重ねて印刷することにより、内部電極２ａを形成する。この内部電極２ａの乾燥後、上述したと同様に、セラミック層１ｂを押込み型１５で押えてベースプレート１０を内部電極２ａの厚み分だけ外枠１１の枠内で降下させる。
【００１８】
その下地層４ａの厚み分だけ降下したセラミック層１ｂの上には、図６で示すようにセラミックペーストＰを吐出ヘッド１２ａより再度充填すると共に、スキージ１２ｂで表面ならしさせて乾燥処理を施す。このセラミックペーストＰの乾燥後、上述したと同様に、ベースプレート１０を上昇動させて外枠１１の上部側にあてがい配置される押え型１３とで圧締することにより、内部電極２ａを同じ層内で面一に含む平坦なセラミック層１ｃを形成する。
【００１９】
その後は、上述した工程の繰り返しにより、図７で示すようにスルーホール導体３ｂを同じ層内で面一に含む平坦なセラミック層１ｄを形成する。また、先のスルーホール導体３ｂと位置合わせさせて内部電極２ｂを同じ層内で面一に含む平坦なセラミック層１ｅを形成する。最終段階において、端子電極の下地層４ｂを同じ層内で面一に含む平坦なセラミック層１ｎを形成すればよい。
【００２０】
その積上げ方式からは、複数個取り用のセラミックシート積層体を形成し、このセラミックシート積層体を加圧圧着後部品単位に分割する。その後は有機バインダー等のバーンアウト処理を施し、１０００℃〜１４００℃で焼成することにより部品単位のセラミック素体として得られる。
【００２１】
そのセラミック積層体においては、図８で示すように下地層４ａ，４ｂがセラミック層１ａ，１ｎの外部に露出する。この下地層４ａ，４ｂに対し、ニッケルのメッキ被膜並びに錫または錫・鉛合金のメッキ被膜を形成することにより端子電極を両端部に設けた積層チップコイルとして製造できる。
【００２２】
この積層チップコイルの製造方法では、端子電極の下地層４ａ，４ｂをセラミック層１ａ，１ｂ…並びに内部電極２ａ，２ｂ…、スルーホール導体３ａ，３ｂ…を順次重ねて形成する積上げ方式の工程中で設けられるため、部品単位に分割後はバラの状態で容易に処理可能な焼成処理，メッキ処理等を施せばよい。
【００２３】
それに加えて、端子電極の下地層４ａ，４ｂを同じ層内で面一に含む平坦なセラミック層１ａ，１ｎと共に、上述した工程により、各内部電極２ａ，２ｂ…、スルーホール導体３ａ，３ｂ…が平坦なセラミック層１ｂ，１ｃ…に備えられているため、加圧圧着処理をセラミックシート積層体に施しても、不均一な圧力が全層に加わらない。
【００２４】
従って、内部電極のパターン変形や位置ズレ等を生ずることなく、セラミックシート積層体として高精度に形成できる。また、チップ状のセラミック素体としても、焼成時の剥がれやクラック等が内部に生ずることによる構造欠陥が発生しないから特性的に優れたものが得られる。
【００２５】
上述した実施の形態は両端面端子型の積層チップコイルを製造する場合に基づいて説明したが、この他に、鉢巻き端子型や底面端子型のものを製造するにも適用できる。
【００２６】
鉢巻き端子型のものを製造する場合は、図９で示すように第１層目として最外層となる平坦なセラミック層１ａを形成し、次いで、導電層４ａを端子電極の下地層としてセラミック層１ａの全面上に比較的厚く形成し、更に、スルーホール導体３ａを同じ層内で面一に含む平坦なセラミック層１ｂ、内部電極２ａを同じ層内で面一に含む平坦なセラミック層１ｃを交互に順次形成し、最終工程において導電層４ｂ並びに平坦なセラミック層１ｎを積層形成することにより、図１０で示すように厚み面に相当する端面を周回りに露出する導電層４ａ，４ｂを鉢巻き端子型端子電極の下地層として形成できる。
【００２７】
底面端子型のものを製造する場合は、図１１で示すように第１層目として最外層となる平坦なセラミック層１ａを形成し、次いで、片側面を外部に露出する導電層４ａを端子電極の下地層としてセラミック層１ａの上に一層または複数層で厚く形成し、この導電層４ａを同じ層内で面一に含む平坦なセラミック層１ｂを順次形成する。
【００２８】
その後は、図１２で示すようにスルーホール導体３ａを同じ層内で面一に含む平坦なセラミック層１ｃ、内部電極２ａを同じ層内で面一に含む平坦なセラミック層１ｄを交互に順次形成し、最終工程において片側面を外部に露出する導電層４ｂ並びに平坦なセラミック層１ｎを積層形成することにより、図１３で示すように端面を底面に露出する導電層４ａ，４ｂを底面端子型端子電極の下地層として形成できる。
【００２９】
【発明の効果】
以上の如く、本発明に係る積層セラミック電子部品の製造方法に依れば、内部電極，スルーホール導体並びに導電層を形成する導電性ペーストを各々印刷する毎に、導電性ペーストの印刷厚みに相応させてベースプレートを外枠の枠内で押込み型により下降すると共に、セラミックペーストを外枠の枠内に充填し、セラミックペーストの乾燥後、ベースプレートを上昇動させて外枠の上部側にあてがい配置される押え型とで押えて平坦なセラミック層を形成し、内部電極，スルーホール導体，導電層を同じ層内で面一に含む各セラミック層の積層により段差のないセラミック素体を形成するため、積層セラミック電子部品の生産性を高められると共に、内部の構造欠陥を発生するような導電層の厚みによる段差部を容易に解消でき、特性的に優れた積層セラミック電子部品として製造できる。
【図面の簡単な説明】
【図１】  本発明の一例に係る積層セラミック電子部品の製造方法で端子電極用の導電層を形成する工程を示す説明図である。
【図２】  図１の導電層を形成する工程に引き続いて導電層を同じ層内で面一に含むセラミック層の形成工程を示す説明図である。
【図３】  図２のセラミック層を形成する工程に引き続いてスルーホール導体を形成する工程を示す説明図である
【図４】  図３のスルーホール導体を形成する工程に引き続いてスルーホール導体を同じ層内で面一に含むセラミック層の形成工程を示す説明図である。
【図５】  図４のセラミック層を形成する工程に引き続いて内部電極を形成する工程を示す説明図である。
【図６】  図５の内部電極を形成する工程に引き続いて内部電極を同じ層内で面一に含むセラミック層を形成する工程を示す説明図である。
【図７】  図１〜図６工程の繰り返しにより得られるセラミック素体の内部構造を示す説明図である。
【図８】  同方法で製造された積層セラミック電子部品を示す説明図である。
【図９】  本発明に係る方法により製造可能な別の積層セラミック電子部品の内部構造を示す説明図である。
【図１０】  図９の積層セラミック電子部品を示す斜視図である。
【図１１】  本発明に係る方法により製造可能な別の積層セラミック電子部品で導電層を形成する工程を示す説明図である。
【図１２】  図１１の方法により製造可能な別の積層セラミック電子部品の内部構造を示す説明図である。
【図１３】  図１１の積層セラミック電子部品を示す斜視図である。
【符号の説明】
Ｐ                  セラミックペースト
Ｅ                  導電性ペースト
１ａ，１ｂ…        セラミック層
２ａ，２ｂ…        内部電極
３ａ，３ｂ…        スルーホール導体
４ａ，４ｂ          導電層（端子電極の下地層）
１０                ベースプレート
１１                外枠
１２ａ              セラミックペーストの吐出ヘッド
１３                押え型
１４                導電性ペーストの印刷製版
１５                押込み型
【図１】
0003956191.tif 000002
【図２】
0003956191.tif 000003
【図３】
0003956191.tif 000004
【図４】
0003956191.tif 000005
【図５】
0003956191.tif 000006
【図６】
0003956191.tif 000007
【図７】
0003956191.tif 000008
【図８】
0003956191.tif 000009
【図９】
0003956191.tif 000010
【図１０】
0003956191.tif 000011
【図１１】
0003956191.tif 000012
【図１２】
0003956191.tif 000013
【図１３】
0003956191.tif 000014