(57)【特許請求の範囲】
【請求項１】
行方向に配置される複数の行配線と、
列方向に配置される複数の列配線と、
前記行配線の電位を駆動するための行駆動回路と、
前記行配線にそれぞれ対応して設けられ、前記行配線の電位レベルを検知するための電圧検知回路と、
前記列配線の電位を駆動するための列駆動回路と、
前記行配線および前記列配線の交点に設けられる複数の被制御素子とを備え、
各前記被制御素子は、
同一の前記行配線に対応する前記電圧検知回路に制御され、前記行配線から前記列配線に至る導通経路を導通状態または非導通状態にするためのスイッチ素子と、
前記導通経路上に設けられ、前記スイッチ素子と対で直列に接続される被駆動素子とを含み、
前記行駆動回路は、前記被駆動素子が駆動制御される第１の状態とするために、前記行配線の各々に、第１の電位と、前記第１の電位よりも高い第２の電位とを選択的に与え、前記被駆動素子が駆動制御されない第２の状態においては、前記第１の電位と前記第２の電位との中間の第３の電位を前記行配線の各々に与え、
前記列駆動回路は、前記被駆動素子を前記第１の状態とするために、前記列配線の各々に、前記第１の電位と、前記第２の電位とを選択的に与え、前記被駆動素子の前記第２の状態においては、前記第３の電位を前記列配線の各々に与え、
前記被駆動素子は、
前記スイッチ素子が導通状態で、且つ、前記行駆動回路と前記列駆動回路とにより前記被駆動素子両端間に印加される電位差が、前記第１の電位と前記第２の電位との差であるときに、前記第１の状態となり、
前記スイッチ素子が非導通状態、および前記スイッチ素子が導通状態であっても、前記行駆動回路と前記列駆動回路とにより前記被駆動素子両端間に印加される電位差が、前記第３の電位と前記第１の電位との差または前記第３の電位と前記第２の電位との差であるときに、前記第２の状態となり、
前記電圧検知回路は、前記行配線の電位レベルが前記第１の電位または前記第２の電位のいずれかであると識別される電位を検知したときに、当該行配線に接続される各前記スイッチ素子を導通状態に制御する、マトリックス回路。
【請求項２】
前記被駆動素子は、１巻きラッチングリレーである、請求項１記載のマトリックス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数のデバイスを駆動するためのマトリックス回路の構成に関する。
【０００２】
【従来の技術】
交換器等は、複数の入力ノードに対して、選択的に出力ノードを接続するために、多数のリレー回路から成るリレー回路群から構成される。
【０００３】
しかしながら、交換器の規模が増大すると、入出力のノード数が増加し、それに伴って、配線数も増加するために回路規模も増大してしてしまうという問題がある。
【０００４】
【発明が解決しようとする課題】
上述のように複数の素子、たとえば、複数のリレー回路を駆動するための配線数を低減する方法としては、いわゆる「マトリックス配線」がある。
【０００５】
これは、配線を複数の行（ロウ：ＲＯＷ）と列（コラム：ＣＯＬＵＭＮ）とに分割し、その交点に対象となる素子（デバイス）を配置したものである。このようなマトリクス配線を用いた装置としては、たとえば、発光ダイオードを配列した表示装置などにおけるダイナミック駆動回路がある。
【０００６】
この場合、特定の交点の発光ダイオードを動作させるには、マトリックスの行側、列側から各々一本の配線を選択し、その配線に所定の電圧を印加して動作させることになる。
【０００７】
そこで、上記のような「マトリックス配線」を上記のような複数のリレー回路を含む交換器などに適用することが考えられる。
【０００８】
たとえば、特開昭６２−５８７３１号公報には、２巻きラッチングリレー回路に対して、マトリックス配線を適用した回線切替回路が開示されている。
【０００９】
しかしながら、この文献に開示された回路においては、２巻きラッチングリレー回路のセット・リセットには別々の回線を利用しており、省配線という点では不充分である。
【００１０】
一方、通常のリレー回路では、一般に、動作していないデバイスが低抵抗であるために、単純には、マトリックス配線を適用できない、という問題点がある。
【００１１】
図７は、このようなリレー回路にマトリックス配線を適用した場合の構成例を示す回路図である。
【００１２】
２つの行のロウ１とロウ２にそれぞれ配線ＬＲ１およびＬＲ２が設けられ、これに交差するように２つのコラム１とコラム２にそれぞれ配線ＬＣ１とＬＣ２が設けられている。
【００１３】
配線ＬＲ１とＬＣ１の交点には、直列に接続されたダイオード素子Ｄ１０１とリレー回路Ｒ１０１とが設けられる。配線ＬＲ１、ＬＲ２、ＬＣ１およびＬＣ２の他の交点にも、同様に、それぞれリレー回路Ｒ１０２〜Ｒ２０２と、各々がリレー回路Ｒ１０２〜Ｒ２０２のうちの対応する１つと直列に接続されたダイオード素子Ｄ１０２〜Ｄ２０２とが設けられている。なお、図７においては、リレー回路のうち、コイルのみを代表的に図示しているが、実際には、このコイルにより開閉されるスイッチが設けられている。
【００１４】
図７の構成において、ダイオード素子Ｄ１０１〜Ｄ２０２が設けられるのは、以下の理由による。
【００１５】
すなわち、たとえば、配線ＬＲ１とＬＣ１とを選択状態として、リレーＲ１０１を動作状態とさせるものとする。この場合、リレー回路Ｒ１０１を介して、配線ＬＲ１から配線ＬＣ１に電流が流れることになる。ただし、上述のとおり、動作していないリレー回路が高抵抗状態でない場合、他の経路を介した「回り込み電流」が発生する。
【００１６】
たとえば、図７に点線で示すとおり、もしもダイオード素子Ｄ２０２が存在しないとすると、他のリレー回路を介しても電流が、配線ＬＲ１から配線ＬＣ１に流れ込むことになり、不要な電流が流れてしまうことになり、本来選択していないはずのリレー回路まで動作してしまう。
【００１７】
したがって、ダイオード素子Ｄ１０１〜Ｄ２０２を配置して、このような回り込み電流を抑制することが必要になる。
【００１８】
ただし、このようにダイオード素子Ｄ１０１〜Ｄ２０２を設けて、回り込み電流を抑制すると、リレー回路に電流を流す方向が制限されてしまうという問題が生じる。言いかえると、図７の状態では、ロウ方向の配線からコラム方向へ電流を流すことしかできず、リレー回路の制御が制限されてしまう、という問題がある。
【００１９】
本発明は、上記のような問題点を解決するためになされたものであって、その目的は、配線数を抑制して、複数のデバイス、たとえば複数のリレー回路を駆動することが可能なマトリックス回路を提供することである。
【００２０】
【課題を解決するための手段】
本発明に係るマトリックス回路は、上記目的を達成するため、行方向に配置される複数の行配線と、列方向に配置される複数の列配線と、行配線の電位を駆動するための行駆動回路と、行配線にそれぞれ対応して設けられ、行配線の電位レベルを検知するための電圧検知回路と、列配線の電位を駆動するための列駆動回路と、行配線および列配線の交点に設けられる複数の被制御素子とを備え、各被制御素子は、同一の行配線に対応する電圧検知回路に制御され、行配線から列配線に至る導通経路を導通状態または非導通状態にするためのスイッチ素子と、導通経路上に設けられ、スイッチ素子と対で直列に接続される被駆動素子とを含み、行駆動回路は、被駆動素子が駆動制御される第１の状態とするために、行配線の各々に、第１の電位と、第１の電位よりも高い第２の電位とを選択的に与え、被駆動素子が駆動制御されない第２の状態においては、第１の電位と第２の電位との中間の第３の電位を行配線の各々に与え、列駆動回路は、被駆動素子を前記第１の状態とするために、列配線の各々に、第１の電位と、第２の電位とを選択的に与え、被駆動素子の前記第２の状態においては、第３の電位を列配線の各々に与え、被駆動素子は、スイッチ素子が導通状態で、且つ、行駆動回路と列駆動回路とにより被駆動素子両端間に印加される電位差が、第１の電位と第２の電位との差であるときに、前記第１の状態となり、スイッチ素子が非導通状態、およびスイッチ素子が導通状態であっても、行駆動回路と列駆動回路とにより被駆動素子両端間に印加される電位差が、第３の電位と第１の電位との差または第３の電位と第２の電位との差であるときに、前記第２の状態となり、電圧検知回路は、行配線の電位レベルが第１の電位または第２の電位のいずれかであると識別される電位を検知したときに、当該行配線に接続される各スイッチ素子を導通状態に制御する。
【００２１】
好ましくは、被駆動素子は、１巻きラッチングリレーである。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２３】
図１は、本発明の実施の形態のリレーマトリックス回路１０００の構成を説明するための回路図である。
【００２４】
図１を参照して、リレーマトリックス回路１０００においても、２つの行のロウ１とロウ２にそれぞれ配線ＬＲ１およびＬＲ２が設けられ、これに交差するように２つのコラム１とコラム２にそれぞれ配線ＬＣ１とＬＣ２が設けられている。
【００２５】
配線ＬＲ１とＬＣ１の交点には、直列に接続されたスイッチ素子ＳＷ１０１とリレー回路ＲＬ１０１とが設けられる。配線ＬＲ１、ＬＲ２、ＬＣ１およびＬＣ２の他の交点にも、同様に、それぞれリレー回路ＲＬ１０２〜Ｒ２０２と、各々がリレー回路ＲＬ１０２〜ＲＬ２０２のうちの対応する１つと直列に接続されたスイッチ素子ＳＷ１０２〜ＳＷ２０２とが設けられている。なお、図１においても、リレー回路のうち、コイルのみを代表的に図示しているが、実際には、このコイルにより開閉されるスイッチが設けられている。
【００２６】
リレーマトリックス回路１０００は、さらに、行方向の配線ＬＲ１およびＬＲ２の電位を駆動するための行駆動回路１０と、列方向の配線ＬＣ１およびＬＣ２の電位を駆動するための列駆動回路２０と、配線ＬＲ１および配線ＬＲ２にそれぞれ対応して設けられ、配線ＬＲ１およびＬＲ２の電位をそれぞれ検出するための電圧検出回路３１および電圧検出回路３２とを備える。
【００２７】
後に説明するように、同一の行に属するスイッチ素子ＳＷ１０１およびＳＷ１０２は、電圧検出回路３１の検出結果に応じて制御され、同一の行に属するスイッチ素子ＳＷ２０１およびＳＷ２０２は、電圧検出回路３２の検出結果に応じて制御される。
【００２８】
なお、図１においては、説明の簡略化のために、２行２列の場合を例として説明しているが、本発明は、このような場合に限定されることなく、より多くの行および列からなるリレーマトリックス回路に適用可能なものである。
【００２９】
図２は、図１に示したリレー回路ＲＬ１０１の構成を説明するための概略図である。他のリレー回路ＲＬ１０２〜ＲＬ２０２も同様の構成である。
【００３０】
リレー回路ＲＬ１０１は、いわゆる「１巻きラッチングリレー回路」である。「１巻きラッチングリレー回路」とは、１つのコイルで、印加する電圧の極性に対応してセットまたはリセット状態に切り替わり保持できるラッチング構造のリレーである。
【００３１】
図２を参照して、リレー回路ＲＬ１０１は、端子１０２〜１１６と、端子１０２および１０４間に設けられるセット・リセットコイルＳＲと、セット・リセットコイルＳＲに流れる電流の極性に応じて端子１０６および１０８と接続されまたは遮断される端子１１０および１１２と、セット・リセットコイルＳＲに流れる電流の極性に応じて端子１０６および１０８と接続されまたは遮断される端子１１４および１１６とを備える。端子１１０および１１２の接続・遮断は、端子１１４および１１６の接続・遮断とは相補に行われる。これら接続・遮断の２つの状態の一方を「オン状態」と呼び、他方を「オフ状態」と呼ぶ。
【００３２】
なお、図２には、図示していないが、リレー回路ＲＬ１０１には、セット・リセットコイルＳＲに流れた電流により設定された状態に、電流が停止した後も保持するための機構が設けられている。
【００３３】
図１においては、セット・リセットコイルＳＲのみを代表的に図示している。図３は、図２に示したリレー回路ＲＬ１０１の動作を説明するためのタイミングチャートである。
【００３４】
なお、以下では、便宜上、端子１０２を「Ｓ端」と呼び、端子１０４を「Ｒ端」と呼ぶことにする。
【００３５】
図３を参照して、まず、時刻ｔ０において、Ｓ端からＲ端に向かう方向に所定の電圧を印加すると、リレー回路ＲＬ１０１は「オン状態」となる。時刻ｔ１において、Ｓ端とＲ端との間への電圧印加を停止した後も、リレー回路ＲＬ１０１は、オン状態を維持する。
【００３６】
時刻ｔ２において、Ｒ端からＳ端に向かう方向に所定の電圧を印加すると、リレー回路ＲＬ１０１は「オフ状態」となる。時刻ｔ３において、Ｓ端とＲ端との間への電圧印加を停止した後も、リレー回路ＲＬ１０１は、オフ状態を維持する。
【００３７】
すなわち、１巻きラッチングリレー回路であるリレー回路ＲＬ１０１では、リレーの切り替え時にのみ所定の電力が必要であり、リレー状態の維持には電力が必要ない。このため、少ない電力で様々なリレー状態を構成できる。また、時分割で電流を流すことこととすれば、個々のリレー回路を全部所望の状態に駆動するとしても、リレー回路の１個分の電力で、全てのリレー回路を所望の状態にすることが可能である。
【００３８】
ところで、このような１巻きラッチングリレー回路を、図７に示したマトリックスリレー回路に適用したとする。
【００３９】
この場合、ダイオード素子の順方向にしか電流が流せないため、オン状態へ動作させる動作（正動作）は可能であるが、逆方向の電流はダイオード素子によって遮断するため、オフ状態とする動作（負動作）は実現できない。
【００４０】
したがって、図７に示した回路構成では、１巻きラッチングリレー回路を用いたリレーマトリックス回路を実現することができないことになる。
【００４１】
一方で、図７で示した構成において、ダイオード素子を取り除いてしまうと、上述したとおり、リレー回路自体は低抵抗なので、回り込み電流により、マトリックス回路自体が動作できなくなってしまう。
【００４２】
これに対して、図１に示した本発明のリレーマトリックス回路１０００では、以下に説明するように、１巻きラッチングリレー回路を用いて動作させることが可能である。
【００４３】
すなわち、図１に示したとおり、リレー回路ＲＬ１０１〜ＲＬ２０２の各々に対して、スイッチ素子ＳＷ１０１〜ＳＷ２０２が配置されており、かつ、電圧検出回路３１および３２により、リレー回路ＲＬ１０１〜ＲＬ２０２のいずれかを駆動する場合にだけ、このスイッチ素子ＳＷ１０１〜ＳＷ２０２のうち動作させるリレー回路に対応するものを導通状態とする。
【００４４】
すなわち、図１に示したリレーマトリックス回路１０００では、行駆動回路１０と列駆動回路２０とが、リレー回路ＲＬ１０１〜ＲＬ２０２を駆動する電圧が３値をとるものとする。
【００４５】
具体的には、リレー回路ＲＬ１０１〜２０２が駆動されるためには、Ｓ端とＲ端の間に、たとえば、１２Ｖの電圧が印加されることが必要であるように設定されているものとする。
【００４６】
このとき、配線ＬＲ１，ＬＲ２，ＬＣ１およびＬＣ２のうち、非動作状態とされるリレー回路に対応して非選択状態である配線は、その電圧レベルが、たとえば、６Ｖに固定されているものとする。
【００４７】
したがって、リレー回路ＲＬ１０１〜２０２が、オン状態とするためには、Ｓ端が１２ＶでＲ端が０Ｖとすることが必要であり、オフ状態とするためには、Ｓ端が０ＶでＲ端が１２Ｖとすることが必要である。
【００４８】
また、スイッチ素子ＳＷ１０１〜２０２は、行側の配線ＬＲ１またはＬＲ２の電圧が、９Ｖ以上または３Ｖ以下で、導通状態とされるものとする。
【００４９】
図４は、このようなリレーマトリックス回路１０００の動作を説明するためのタイミングチャートである。
【００５０】
図４においては、図１中の行側の配線ＬＲ１に印加される電圧と、スイッチ回路ＳＷ１０１を電圧検出回路３１が制御する電圧との時間変化が示される。
【００５１】
なお、図４では、配線ＬＲ１とＬＣ１とが選択されて、リレー回路ＲＬ１０１がオン状態とされた後、再び、配線ＬＲ１とＬＣ１とが選択されて、リレー回路ＲＬ１０１がオフ状態とされるものとする。
【００５２】
図４を参照して、時刻ｔ０において、配線ＬＲ１の電位が、行駆動回路１０により、非選択状態での６Ｖから、選択状態の１２Ｖにまで駆動される。このとき、配線ＬＲ１の電位が９Ｖを超えることに応じて、電圧検出回路３１の制御により、スイッチ素子ＳＷ１０１とＳＷ１０２とがオン状態（導通状態）とされる。同時に、配線ＬＣ１については、０Ｖとされるものとする。
【００５３】
したがって、リレー回路ＲＬ１０１には、Ｓ端に１２Ｖが、Ｒ端に０Ｖが印加されるので、このリレー回路ＲＬ１０１はオン状態となる。一方、リレー回路ＲＬ１０２には、Ｓ端とＲ端の間には、６Ｖしか印加されないため、リレー回路ＲＬ１０２は、それまでの状態を維持する。
【００５４】
時刻ｔ１において、配線ＬＲ１の電位が、１２Ｖから６Ｖへと復帰する。配線ＬＲ１の電位が９Ｖを下回ることにより、スイッチ素子ＳＷ１０１およびＳＷ１０２は、オフ状態（遮断状態）となる。ただし、リレー回路ＲＬ１０１自身は、オン状態を維持する。
【００５５】
時刻ｔ２において、配線ＬＲ１の電位が、行駆動回路１０により、非選択状態での６Ｖから、選択状態の０Ｖにまで駆動される。このとき、配線ＬＲ１の電位が３Ｖを下回ることに応じて、電圧検出回路３１の制御により、スイッチ素子ＳＷ１０１とＳＷ１０２とがオン状態（導通状態）とされる。同時に、配線ＬＣ１については、１２Ｖとされるものとする。
【００５６】
したがって、リレー回路ＲＬ１０１には、Ｓ端に０Ｖが、Ｒ端に１２Ｖが印加されるので、このリレー回路ＲＬ１０１はオフ状態となる。一方、リレー回路ＲＬ１０２には、Ｓ端とＲ端の間には、６Ｖしか印加されないため、リレー回路ＲＬ１０２は、それまでの状態を維持する。
【００５７】
時刻ｔ３において、配線ＬＲ１の電位が、０Ｖから６Ｖへと復帰する。配線ＬＲ１の電位が３Ｖを超えることにより、スイッチ素子ＳＷ１０１およびＳＷ１０２は、オフ状態（遮断状態）となる。リレー回路ＲＬ１０１自身は、オフ状態を維持する。
【００５８】
図５は、図１に示した行駆動回路１０および列駆動回路２０の一部を抜き出して示す回路図である。図５においては、配線ＬＲ１および配線ＬＣ１に関連する部分のみを抜き出している。
【００５９】
図５を参照して、まず、行駆動回路１０は、電源電位の１２Ｖと接地電位との間に直列に接続されるＭＯＳトランジスタＴＲ１１およびＴＲ１２と、非選択状態において配線ＬＲ１の電位を所定の電位、たとえば、６Ｖに維持するための電流を供給する電位保持回路１２とを備える。ここで、トランジスタＴＲ１１のゲートは、オンレベル駆動信号ＳＲＨ１を受け、トランジスタＴＲ１２のゲートは、オフレベル駆動信号ＳＲＬ１を受ける。トランジスタＴＲ１１とＴＲ１２の接続ノードと配線ＬＲ１とが接続する。電位保持回路１２の供給する電流は、トランジスタＴＲ１１で充電される電流や、トランジスタＴＲ１２で放電される電流に比べて十分小さいものとする。
【００６０】
列駆動回路２０において、配線ＬＣ１に対応する構成も、基本的に、行駆動回路１０の構成と同様である。
【００６１】
たとえば、信号ＳＲＨ１およびＳＲＬ１がともに”オフ”レベルであって、トランジスタＴＲ１１とトランジスタＴＲ１２がともに遮断状態であれば、配線ＬＲ１の電位は、電位保持回路１２により、６Ｖに維持される。
【００６２】
一方、信号ＳＲＨ１が”オン”レベルとなり、信号ＳＲＬ１が”オフ”であれば、配線ＬＲ１の電位は、トランジスタＴＲ１１により充電されることにより、１２Ｖに上昇する。反対に、信号ＳＲＬ１が”オン”レベルとなり、信号ＳＲＨ１が”オフ”であれば、配線ＬＲ１の電位は、トランジスタＴＲ１２により放電されることにより、０Ｖとなる。
【００６３】
図６は、図１に示した電圧検出回路３１の構成を示す回路図である。電圧検出回路３２も、同様の構成を有する。
【００６４】
図６を参照して、電圧検出回路３１は、電源電圧の１２Ｖと接地電位との間に直列に接続される抵抗体Ｒ２１，Ｒ２２およびＲ２３と、配線ＬＲ１と一方端が接続する抵抗体Ｒ１１と、抵抗体Ｒ２１と抵抗体Ｒ２２の接続ノードと−入力ノードが接続し、かつ、抵抗体Ｒ１１の他方端と＋入力ノードが接続する比較器３０２と、抵抗体Ｒ２２と抵抗体Ｒ２３の接続ノードと＋入力ノードが接続し、かつ、抵抗体Ｒ１１の他方端と−入力ノードが接続する比較器３０４と、比較器３０２の出力および比較器３０４の出力を受けて、スイッチ素子ＳＷ１０１やＳＷ１０２に与える制御信号を出力するＯＲ回路３０６とを備える。図６においては、スイッチ素子ＳＷ１０１のみを示す。
【００６５】
抵抗体Ｒ２１の抵抗値をＲとするとき、抵抗体Ｒ２２の抵抗値は２Ｒであり、抵抗体Ｒ２３の抵抗値はＲであるものとする。
【００６６】
このような構成とすることで、たとえば、配線ＬＲ１の電位が、９Ｖ以上となった場合、比較器３０２の出力が”Ｈ”レベルとなることで、ＯＲ回路３０６の出力も”Ｈ”となる。
【００６７】
同様にして、たとえば、配線ＬＲ１の電位が、３Ｖ未満となった場合、比較器３０４の出力が”Ｈ”レベルとなることで、ＯＲ回路３０６の出力も”Ｈ”となる。
【００６８】
以上のような構成とすることで、図４で説明したような動作を実現することができる。
【００６９】
したがって、１巻きラッチングリレーをマトリックス状に配置して、これらを制御するための配線もマトリックス状に設けることで、配線数を抑制しつつ、多数個のリレー回路の制御を行うことが可能となる。
【００７０】
なお、以上の説明は、マトリックス状の配線によりリレー回路を駆動する構成について説明したが、本発明は、必ずしもこのような構成に限定されることなく、以下のような特徴を有するデバイスをマトリックス状に配置したものをマトリックス状の配線により駆動する際に、一般的に適用可能なものである。
【００７１】
ｉ）行方向の配線と列方向の配線との間に流れる電流により、当該デバイスが駆動されること。
【００７２】
ｉｉ）当該デバイスは、非動作状態においても、上記行方向の配線と列方向の配線との間の抵抗値が、高抵抗とならないものであること。
【００７３】
ｉｉｉ）行方向の配線と列方向の配線との間に流れる電流の極性により、当該デバイスの状態が制御されること。
【００７４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７５】
【発明の効果】
以上のように、この発明によれば、デバイスをマトリックス状に配置して、これらを制御するための配線もマトリックス状に設けることで、配線数を抑制しつつ、多数個のリレー回路の制御を行うことが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施の形態のリレーマトリックス回路１０００の構成を説明するための回路図である。
【図２】  図１に示したリレー回路ＲＬ１０１の構成を説明するための概略図である。
【図３】  図２に示したリレー回路ＲＬ１０１の動作を説明するためのタイミングチャートである。
【図４】  リレーマトリックス回路１０００の動作を説明するためのタイミングチャートである。
【図５】  図１に示した行駆動回路１０および列駆動回路２０の一部を抜き出して示す回路図である。
【図６】  図１に示した電圧検出回路３１の構成を示す回路図である。
【図７】  リレー回路にマトリックス配線を適用した場合の構成例を示す回路図である。
【符号の説明】
ＬＲ１，ＬＲ１，ＬＣ１，ＬＣ２  配線、ＳＷ１０１〜ＳＷ２０２  スイッチ素子、ＲＬ１０１〜２０２  リレー回路、１０  行駆動回路、２０  列駆動回路、３１，３２  電圧検出回路、１０００  リレーマトリックス回路。
【図１】
0003988497.tif 000002
【図２】
0003988497.tif 000003
【図３】
0003988497.tif 000004
【図４】
0003988497.tif 000005
【図５】
0003988497.tif 000006
【図６】
0003988497.tif 000007
【図７】
0003988497.tif 000008