(57)【特許請求の範囲】
【請求項１】
ゲート電極、不純物が注入された一対のコンタクト領域を含む活性層、該ゲート電極と活性層との間に設けられたゲート絶縁膜、該ゲート絶縁膜と前記ゲート電極を覆う第１の層間絶縁膜と該第１の層間絶縁膜を覆う第２の層間絶縁膜との積層膜に形成されたコンタクトホールを介して前記活性層の一方のコンタクト領域に接続されたソース電極、前記ゲート絶縁膜と第１の層間絶縁膜と第２の層間絶縁膜との積層膜に形成されたコンタクトホールを介して前記活性層の他方のコンタクト領域に接続されたドレイン電極および該ドレイン電極を覆う第３の層間絶縁膜に形成されたコンタクトホールを介して該ドレイン電極に接続された画素電極を有し、該画素電極の電位を保持するための補助容量を備えた薄膜トランジスタにおいて、
前記補助容量が、前記第１の層間絶縁膜と第２の層間絶縁膜との間で、シリコンを主成分とする薄膜からなる前記活性層の各コンタクト領域に重畳しないように形成された容量電極と、前記ドレイン電極と、該容量電極およびドレイン電極の間に挟持された前記第２の層間絶縁膜とにより構成されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記第３の層間絶縁膜と画素電極との間には、第４の層間絶縁膜が挟持され、該第３の層間絶縁膜と第４の層間絶縁膜との間には、前記ゲート電極およびソース電極上を遮蔽するシールド電極が設けられ、
前記ドレイン電極と前記シールド電極との間および前記シールド電極と前記画素電極との間には、第２および第３の補助容量が形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置に用いられる薄膜トランジスタおよびその製造方法に関し、より詳しくは、画素毎に設けられる補助容量に関するものである。
【０００２】
【従来の技術】
現代はＩＣ、ＬＳＩに代表される半導体素子や、これらの半導体素子を組み込んだ電子機器あるいは家庭電化製品が開発、製造され市場で大量に販売されている。今日においてはテレビ受像機は勿論のこと、ＶＴＲやパーソナルコンピュータ等も広く一般に普及している。そして、これらの機器は年々高性能化しており、情報化社会の進展に伴って利用者に多くの情報を提供するツールとして現代社会において欠かすことのできないものとなっている。
【０００３】
上述の機器類には多くの情報を利用者に的確に伝達するための情報を表示する手段、いわゆるディスプレイを備えているものが多いが、そのディスプレイの性能、特徴によって扱える情報の種類や情報量が左右されてしまうため、その開発動向等に強い関心が寄せられている。特に近年では、薄型で軽量、かつ低消費電力である利点を有したディスプレイとして液晶表示装置、中でも各画素電極毎に薄膜トランジスタ（以下、ＴＦＴと呼ぶ。）等の半導体素子を設け、各画素電極を制御するようにしたアクティブマトリクス型液晶表示装置が、解像度に優れ、鮮明な画像が得られる等の理由から注目されている。以下、この液晶表示装置に関して説明する。
【０００４】
従来のアクティブマトリクス型液晶表示装置に用いられる半導体素子としては、非晶質シリコン薄膜からなるＴＦＴが知られており、現在このＴＦＴを搭載したアクティブマトリクス型液晶表示装置が数多く商品化されている。そして、このアクティブマトリクス型液晶表示装置は、ＯＡ機器や民生機器のディスプレイとして主流の位置を占めようとしている。
【０００５】
一方、この非晶質シリコン薄膜を用いたＴＦＴに代わる半導体素子として、画素電極を駆動させるための画素用ＴＦＴと、その画素用ＴＦＴを駆動させるためのＴＦＴ等からなる駆動回路部を一つの基板上に一体形成することができる可能性が有る多結晶シリコン薄膜を用いたＴＦＴを形成する技術に大きな期待が寄せられている。
【０００６】
多結晶シリコン薄膜は従来のＴＦＴに用いられている非晶質シリコン薄膜に比べて高移動度を有しており、高性能なＴＦＴを形成することが可能である。また、画素用ＴＦＴを駆動させるための駆動回路部を一つの安価なガラス基板等の上に一体形成することが実現されると、ＩＣやＬＳＩから構成される駆動回路基板を取り付ける必要がなくなり、従来に比べて製造コストが大幅に低減されることになる。
【０００７】
このアクティブマトリクス型液晶表示装置には、画素電極にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）等の透明導電性薄膜を用いた透過型液晶表示装置と、画素電極に金属等からなる反射電極を用いた反射型液晶表示装置とがある。本来、液晶表示装置は自発光型のディスプレイではないため、透過型液晶表示装置の場合には液晶表示装置の背後に照明装置、いわゆるバックライトを配置して、そこから入射される光によって表示を行っている。また、反射型液晶表示装置の場合には、外部からの入射光を反射電極によって反射させることによって表示を行っている。
【０００８】
ところで、上述の液晶表示装置は、画素電極と対向基板側に設けられた共通電極との間に液晶層を挟持してコンデンサを形成し、画像信号に対応して画素電極の電位が一定期間、所定の電位に保持されることにより表示が行われている。しかしながら、ＴＦＴのオフ時のリーク電流等によるコンデンサから放電により、画素電極の電位が減衰して表示が劣化する場合がある。このような画素電極の電位の変動を防止するために、通常は上述のコンデンサに並列に補助容量を形成している。
【０００９】
従来の補助容量の多くは、例えば図１３に示すように、ゲート絶縁膜を補助容量を形成するための誘電体膜として用い、ゲート配線と同層に形成される容量配線またはゲート配線を一方の電極とし、ドレイン電極または画素電極間に誘電体膜を挟持することによって形成されていた。その理由としては、誘電体膜の形成がＴＦＴの作製と同時に行え、しかも品質の良いゲート絶縁膜を誘電体膜に利用できるというものであった。このような方法によって補助容量を形成した例としては、例えば特公平１−３３８３３号公報等が挙げられる。
【００１０】
しかしながら、従来の方法ではゲート絶縁膜をそのまま補助容量を形成するための誘電体膜として用いるため、その製造方法は比較的簡便になるものの、ＴＦＴの性能を確保するため等の理由でゲート絶縁膜の膜厚等が一定の制約を受ける場合が多く、そのためゲート絶縁膜および誘電体膜として求められる性能を両立させることが容易ではなかった。また、ゲート配線と同層に容量配線を形成することになるため、フォトリソ工程およびエッチング工程の加工精度または画素の開口率を確保する上で十分な補助容量を形成するだけの容量電極面積を確保することが困難となり、それはＴＦＴ等の加工寸法が小さくなる程より顕著となる傾向にあった。
【００１１】
以上のように、従来の方法では液晶表示装置の高精細化に伴い、十分な補助容量を形成することが極めて困難な状況になってきている。
【００１２】
このため補助容量の形成を目的とした誘電体膜、容量電極の形成または補助容量の構造に関する技術開発が積極的に行われるようになり、例えば特開平５―２１６０６７号公報または特開平８―４３８５９号公報等にも示されるように、画素電極と容量電極との間に誘電体層を挟持して補助容量を形成する方法が提案されている。この特開平５―２１６０６７号公報では、透明導電性薄膜であるＩＴＯによる容量電極を形成することが示されており、また特開平８―４３８５９号公報では、ソース配線と同時に形成される電極層と画素電極の間で補助容量を形成することが示されている。
【００１３】
【発明が解決しようとする課題】
上述のようにＴＦＴのゲート絶縁膜を補助容量の誘電体膜と兼用しようとする場合には、双方に求められる機能を両立させることが容易ではなかった。つまり、ゲート絶縁膜として機能させるためには短絡等の不良が発生しない程度の絶縁性、耐圧等を確保することが優先され、しかもＴＦＴの特性を良好にするため、界面準位や固定電荷を減少させる必要があった。一方、誘電体膜として機能させるためには絶縁性、耐圧等もさることながら、画素電極の電位を保持することができるだけの容量を形成できる高い誘電率を有する必要があった。
【００１４】
そして、これら両方を同時に実現して初めて良好な表示特性と安定したＴＦＴ特性が得られるからである。例えば絶縁性、耐圧等を優先してゲート絶縁膜の膜厚を厚くすると補助容量を減少させ、表示特性を損なわせることになり、逆に補助容量を優先してゲート絶縁膜の膜厚を薄くすると十分な絶縁性、耐圧等を確保できなくなり、リーク、短絡等の不良を発生させてしまうことになる。従来ではＴＦＴ特性および不良発生防止の観点から、このゲート絶縁膜としては酸化シリコン膜（以下、ＳｉＯ２膜）を選択する場合が多かった。
【００１５】
このような不都合を回避するため、例えば図１４に示すように、上述したような画素電極と容量電極との間に誘電体層を挟持して補助容量を形成する方法が提案されている。例えば特開平５―２１６０６７号公報および特開平８―４３８５９号公報には容量電極と画素電極との間に誘電体膜を挟持して補助容量を形成する方法が示されており、この方法によれば、ＴＦＴのゲート絶縁膜と補助容量を形成するための誘電体膜とを別々の絶縁膜で形成するため、補助容量の形成に適した膜厚および誘電率を有する絶縁膜を任意に選択して用いることができる。従って製造工程は若干増加するものの、補助容量形成に関しては自由度が大幅に増すことになる。
【００１６】
しかし、このような方法は当然のごとく画素電極領域において補助容量を形成するものであり、そのため必然的に画素電極の下方に容量電極を形成することになる。上述の特開平５―２１６０６７号公報では容量電極として膜厚１５００Å（１５０ｎｍ）程度のＩＴＯ膜を用い、その上に膜厚２０００Å（２００ｎｍ）程度の窒化シリコン膜（以下、ＳｉＮｘ膜）を堆積することが示されている。また、特開平８―４３８５９号公報では膜厚３０００Å（３００ｎｍ）程度のアルミニウム膜を用いて容量電極を形成し、その上に膜厚２０００Å（２００ｎｍ）程度のＳｉＮｘ膜を堆積することが示されている。このように、容量電極は金属膜等の導電性膜で形成されるが、断線等を防止するためにある程度の膜厚が必要であり、補助容量を十分に確保するために薄い誘電体膜を用いた場合はその部分で大きな段差が生じてしまう。また、仮に誘電体膜に樹脂等の有機膜を用いたとしても、その膜厚が２０００Å（２００ｎｍ）程度であれば容量電極による段差を軽減する効果は少なく、絶縁性が不足して画素電極と容量電極の短絡不良を発生させる虞れがある。
【００１７】
上述のように、画素電極と容量電極との間に誘電体層を挟持して補助容量を形成すると、画素電極の表面の平坦性を維持することが困難となる。ＴＦＴに接続される画素電極の表面は可能な限り平坦であることが望ましく、画素電極の表面の平坦性が失われると、液晶分子の配向乱れが発生して表示品位が低下する。特に、反射型液晶表示装置においては、画素電極の表面の平坦性が失われると、入射光の反射方向が不均一となり、輝度が低下する等、表示品位が著しく損なわれることになる。
【００１８】
本発明は、上述したような問題点に鑑みてなされたものであり、その目的とするところは、製造上容易でかつ安定した十分な補助容量を得ることと画素電極の表面の平坦性を損なわないようにすることとを両立させ、良好な表示特性を有する表示装置を実現する薄膜トランジスタの構造およびその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の薄膜トランジスタは、ゲート電極、不純物が注入された一対のコンタクト領域を含む活性層、該ゲート電極と活性層との間に設けられたゲート絶縁膜、該ゲート絶縁膜と前記ゲート電極を覆う第１の層間絶縁膜と該第１の層間絶縁膜を覆う第２の層間絶縁膜との積層膜に形成されたコンタクトホールを介して前記活性層の一方のコンタクト領域に接続されたソース電極、前記ゲート絶縁膜と第１の層間絶縁膜と第２の層間絶縁膜との積層膜に形成されたコンタクトホールを介して前記活性層の他方のコンタクト領域に接続されたドレイン電極および該ドレイン電極を覆う第３の層間絶縁膜に形成されたコンタクトホールを介して該ドレイン電極に接続された画素電極を有し、該画素電極の電位を保持するための補助容量を備えた薄膜トランジスタにおいて、前記補助容量が、前記第１の層間絶縁膜と第２の層間絶縁膜との間で、シリコンを主成分とする薄膜からなる前記活性層の各コンタクト領域に重畳しないように形成された容量電極と、前記ドレイン電極と、該容量電極およびドレイン電極の間に挟持された前記第２の層間絶縁膜とにより構成されていることを特徴としており、そのことにより上記目的は達成される。
【００２０】
このとき、前記第３の層間絶縁膜と画素電極との間には、第４の層間絶縁膜が挟持され、該第３の層間絶縁膜と第４の層間絶縁膜との間には、前記ゲート電極およびソース電極上を遮蔽するシールド電極が設けられ、前記ドレイン電極と前記シールド電極との間および前記シールド電極と前記画素電極との間には、第２および第３の補助容量が形成されていてもよい。
【００２１】
以下、本発明の作用について説明する。
【００２２】
本発明の薄膜トランジスタによれば、活性層よりも上層に形成した容量電極と、それよりも上層に形成したドレイン電極とによって層間絶縁膜を挟持して補助容量を形成するようにしている。即ち、補助容量を形成するための誘電体膜にゲート絶縁膜とは別の層間絶縁膜、例えばＳｉＮｘ膜のように誘電率がＳｉＯ２膜と比較して大きな層間絶縁膜を用いることが可能であるため、ＴＦＴ特性等に影響を与えることなく十分な容量を形成することができる。
【００２３】
また、ドレイン電極と画素電極との間のＴＦＴを遮光するシールド電極を容量電極として使用し、容量電極とドレイン電極との間、ドレイン電極とシールド電極との間、及び、シールド電極と画素電極との間の合計３箇所で容量を形成しているため、小型高精細パネルにおいても十分な補助容量を確保することができる。
【００２４】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係るＴＦＴの断面を示した概略図であり、また、図２は、本発明に実施形態に係るＴＦＴの平面を示した概略図である。なお、図１は図２のＡ―Ａ´で示された部分の断面を示したものである。
【００２５】
本実施形態に係るＴＦＴは、図１、図２に示されるように、概ね次のような構成となっている。ガラスなどの絶縁性基板１上にＳｉＯ２膜などからなるベースコート膜２が堆積され、その上にシリコン薄膜からなるＴＦＴの活性層３が所定の形状に形成されており、該活性層３上にはＳｉＯ２膜などの絶縁膜が堆積されてゲート絶縁膜４が形成されている。この活性層３上には該ゲート絶縁膜４を挟んでアルミニウムなどの金属材料からなるゲート電極５が所定の形状に形成されている。
【００２６】
ここで、この活性層３には不純物イオンが注入されたコンタクト領域６が形成されており、その上を覆う全面に絶縁膜を堆積して第１の層間絶縁膜７が形成されている。さらに、その上に所定の形状にパターニングされた容量電極８が形成され、少なくともこの容量電極８上を覆うように第２の層間絶縁膜９が形成されている。
【００２７】
このコンタクト領域６の上方の層間絶縁膜７、９およびゲート絶縁膜４にはコンタクトホール１０が開口されており、Ａｌなどの金属材料からなるソース電極１１およびドレイン電極１２が形成されてコンタクト領域６にそれぞれ接続されている。
【００２８】
この後、全面にポリイミド樹脂やアクリル樹脂などを塗布して樹脂絶縁膜１３を形成し、この絶縁膜１３にコンタクトホール１４を開口して、ドレイン電極１２に電気的に接続されるようにＣｒ、Ｎｉなどの金属材料あるいはＩＴＯなどの透明導電性薄膜を堆積させ、所定の形状にパターニングして画素電極１５を形成して本実施形態におけるＴＦＴは完成する。
【００２９】
このように、本実施形態に係るＴＦＴは、図１、図２に示されるように、ＴＦＴのドレイン電極１２と、その下方に誘電体膜を介して設けられた容量電極８とによって補助容量Ｃ１が形成されていることを特徴としている。そして、ドレイン電極１２上には、表面の凹凸をほぼ平坦にするために十分な膜厚を有する樹脂膜等からなる絶縁膜１３が形成されている。従って、画素電極１５下に補助容量Ｃ１を形成しているにも拘わらず、画素電極１５の表面は良好な平坦性を有している。
【００３０】
ここで、本実施形態に係るＴＦＴの製造工程に関してさらに詳細に説明する。図３（ａ）〜図５（ｆ）は、本発明の実施形態に係るＴＦＴの各製造工程における断面を示した工程図である。
【００３１】
図３（ａ）に示されるように、ガラス等の基板１上にＳｉＮｘ膜またはＳｉＯ２膜もしくはこれらの膜の積層膜を、例えばプラズマ励起化学気相成長法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：以下、プラズマＣＶＤ法と呼ぶ。）により、１００ｎｍ〜５００ｎｍ堆積し、ベースコート膜２を形成する。なお、基板１としては高歪点を有するアルミノホウ珪酸ガラス等を用いることができるが、本発明は基板の材質等に何ら影響を受けるものではなく、ガラス以外の材質であっても必要に応じて基板１として用いることが可能である。例えば、石英基板やシリコンウェハ等を用いても差し支えない。
【００３２】
次いで、非晶質シリコン薄膜等の半導体薄膜を、例えばプラズマＣＶＤ法で２５ｎｍ〜２００ｎｍ、望ましくは３０ｎｍ〜７０ｎｍ程度の膜厚に堆積し、加熱処理を施して多結晶シリコン薄膜による半導体層３を形成する。加熱処理の方法は熱アニール法やレーザアニール法等を用いることができ、加熱処理の方法を特に限定する必要はない。また、半導体層３は多結晶シリコン薄膜以外にも非晶質シリコン薄膜、微結晶シリコン薄膜等のシリコンを主成分とした半導体材料などを用いることができる。
【００３３】
次に、図３（ｂ）に示されるように、半導体層３を島状にパターニングした後、ＴＥＯＳ（テトラエチルオルソシリケート）等の有機シラン材料を用いてＳｉＯ２膜を約１００ｎｍ程度堆積し、ゲート絶縁膜４を形成する。このゲート絶縁膜４は、プラズマＣＶＤ法、常圧ＣＶＤ法、スパッタ法等で成膜してもよい。次いで、ゲート絶縁膜４上に金属薄膜を、例えばスパッタリング法により２００ｎｍ〜４００ｎｍ程度堆積し、その後所定の形状にパターニングしてゲート電極５を形成する。金属薄膜としてはアルミニウム合金等を用いることができる。
【００３４】
次に図４（ｃ）に示されるように、ゲート電極５の上方から不純物イオン、例えばリン等のＶ族元素もしくはその化合物、またはボロン等のIII族元素もしくはその化合物を加速電圧５０ｋｅＶ〜１００ｋｅＶでイオン注入し、半導体層３にコンタクト領域６を形成する。本実施形態ではゲート電極５をマスクとして自己整合的にコンタクト領域６を形成するようにしたが、レジスト等で不純物注入マスクを形成して不純物を導入するようにしてもよい。次いで、ゲート電極５を含む全面にＳｉＮｘ膜を、例えばプラズマＣＶＤ法により３００ｎｍ〜５００ｎｍ程度堆積して第１の層間絶縁膜７を形成する。
【００３５】
次に、図４（ｄ）に示されるように、チタン等の金属薄膜を、例えばスパッタリング法により１５０ｎｍ程度堆積し、その後所定の形状にパターニングして容量電極８を形成する。この容量電極８はパターニングする際に端部にテーパを設け、段差が急峻にならないようにすることも有効である。この容量電極８としては、アルミニウムとチタンまたはその他の金属との多層膜を用いても差し支えない。また、この容量電極８は、ソース配線に平行して形成される。図示していないが、容量電極８から延びた配線は、表示領域の外側で束ねられ、対向基板側の共通電極と同電位になるように接続される。次いで、少なくとも容量電極８上を覆うように、ＳｉＮｘ膜を例えばプラズマＣＶＤ法により６０ｎｍ程度堆積し、補助容量形成のための誘電体膜である第２の層間絶縁膜９を形成する。
【００３６】
次に、図５（ｅ）に示されるように、半導体層３のコンタクト領域７上の絶縁膜にコンタクトホール１０を開口し、金属薄膜を例えばスパッタリング法により堆積し、その後所定の形状にパターニングしてソース電極１１およびドレイン電極１２を形成する。このソース電極１１およびドレイン電極１２にはアルミニウム合金またはアルミニウム合金とチタン等の高融点金属との積層膜を用いることができる。こうして形成されたドレイン電極１２のうちの第２の層間絶縁膜９を介して容量電極８と重なる部分は、補助容量を構成する一方の電極を兼ねている。また、ソース電極１１は信号の遅延を最小限に抑えるため、可能な限り抵抗を小さくする必要があり、５００ｎｍ〜８００ｎｍ程度の膜厚となるように形成することが望ましい。
【００３７】
本実施形態では、補助容量を構成する一方の電極をドレイン電極１２の一部を延長させて形成する例を示したが、ＴＦＴのソース電極１１およびドレイン電極１２と切り離された別個のパターンとして形成し、後に接続するようにしてもよい。また、本実施形態のように、ソース電極１１およびドレイン電極１２と同時に形成すると、工程を簡略にする効果がありその方が望ましいが、仮に別々に形成したとしても補助容量の形成自体に影響を及ぼすものではない。
【００３８】
次に、図５（ｆ）に示されるように、ソース電極１１およびドレイン電極１２を含む全面に第３の層間絶縁膜１３を成膜する。次いで、ドレイン電極１２上の第３の層間絶縁膜１３にコンタクトホール１４を開口し、ＩＴＯ（インジウム錫酸化膜）等の透明導電性薄膜または金属薄膜を、例えばスパッタリング法により５０〜１００ｎｍ堆積し、その後所定の形状にパターニングして画素電極１５を形成する。第３の層間絶縁膜１３は、画素電極１５の表面を平坦化することを目的とした膜であり、本実施形態ではアクリル樹脂を用いたが、その材質は特に限定されるものではない。
【００３９】
本実施形態では、第１の層間絶縁膜７および第２の層間絶縁膜９をＳｉＮｘ膜で形成する例を示したが、これはＳｉＮｘ膜の誘電率（５．５〜７．０）が高く、面積当たりの容量を大きくすることができ、そのことから容量を形成する誘電体膜として好適であると考えられるからである。しかしながら、層間絶縁膜は絶縁性や成膜の容易性等を考慮して適宜決定すればよく、これに限定されるものではない。従って、層間絶縁膜としては、ＳｉＯ２膜、酸化アルミニウム膜（以下、Ａｌ２Ｏ３膜）等を用いてもよい。また、材料、膜厚等は一例を示したものであり、これに限定されるものではなく、適宜決定すればよい事項である。
【００４０】
以上のように本実施形態は、従来のようにゲート絶縁膜を誘電体膜として兼用するのではなく、容量を形成するために専用の誘電体膜を用いるものである。従ってＴＦＴへの影響を考慮することなく、必要とする容量を形成するために様々な材料の中から最適な誘電体膜を選択し、用いることができる。
【００４１】
また、補助容量をドレイン電極よりも下層に形成する構造であるため、誘電体膜および容量電極が比較的厚い膜厚を有するドレイン電極を乗り越えることがない。従って、容量形成部で容量電極が断線する等の不良が発生する危険性が殆どなく、誘電体膜に対しても高い段差被覆性を要求する必要もない。
【００４２】
また、容量電極はソース配線に平行して形成されるため、ゲート配線と交差する部分で容量が形成されるが、ソース配線の負荷となる寄生容量が増大する等の影響は殆どない。
【００４３】
また、容量電極はゲート配線と交差するが、ゲート配線上のゲート絶縁膜と第１の層間絶縁膜によってゲート配線による急峻な段差はかなり緩和されており、その部分での断線の可能性は極めて少なくなっている。
【００４４】
また、容量電極は信号配線等に比較して、それ自身が低抵抗である必要性が少なく、そのため膜厚を厚く形成しなくてもよい。従って、容量電極を形成したことによる急峻な段差を生じさせることがなく、誘電体膜によって容易に被覆することができ、上層に形成される第２の電極の断線を防止することができる。更に容量電極にテーパーを設けることでその効果は更に向上する。
【００４５】
このように本実施形態によれば、ソース電極よりも下層に補助容量を形成する構造であるため、画素電極表面の平坦性を損なうことなく、少ない面積で十分な補助容量を形成することが可能になる。また、ソース電極およびドレイン電極の上層に容量電極を形成する場合に比較して、段差が著しく小さくなり、断線等が発生しにくい構造である。
【００４６】
（実施形態２）
以下、本発明の他の実施形態について説明する。図６は、本発明の実施形態に係るＴＦＴの断面を示した概略図であり、また、図７は、本発明の実施形態に係るＴＦＴの平面を示した概略図である。なお、図６は図７のＡ―Ａ´で示された部分の断面を示したものである。
【００４７】
本実施形態に係るＴＦＴは、図６、図７に示されるように、概ね次のような構成となっている。ガラスなどの絶縁性基板１上にＳｉＯ２膜などからなるベースコート膜２が堆積され、その上にシリコン薄膜からなるＴＦＴの活性層３が所定の形状に形成されており、該活性層３上にはＳｉＯ２膜などの絶縁膜が堆積されてゲート絶縁膜４が形成されている。この活性層３上には該ゲート絶縁膜４を挟んでアルミニウムなどの金属材料からなるゲート電極５が所定の形状に形成されている。
【００４８】
ここで、この活性層３には不純物イオンが注入されたコンタクト領域６が形成されており、その上を覆う全面に絶縁膜を堆積して第１の層間絶縁膜７が形成されている。さらに、その上に所定の形状にパターニングされた容量電極８が形成され、少なくともこの容量電極８上を覆うように第２の層間絶縁膜９が形成されている。
【００４９】
このコンタクト領域６の上方の層間絶縁膜７、９およびゲート絶縁膜４にはコンタクトホール１０が開口されており、Ａｌなどの金属材料からなるソース電極１１およびドレイン電極１２が形成されてコンタクト領域６にそれぞれ接続されている。
【００５０】
そして、全面に絶縁膜を堆積して第３の層間絶縁膜１３が形成され、さらにその上に所定の形状にパターニングされたシールド電極１６が形成されて、このシールド電極１６上を少なくとも覆うように第４の層間絶縁膜１７が形成されている。
【００５１】
また、ドレイン電極１２の上方の第３および第４の層間絶縁膜１３、１７にはコンタクトホール１４が開口されており、ドレイン電極１２に電気的に接続するように金属材料あるいは透明導電性薄膜を堆積して画素電極１５が形成され、これにより本実施形態におけるＴＦＴは完成する。
【００５２】
このように、本実施形態に係るＴＦＴは、図６、図７に示されるように、ＴＦＴのドレイン電極１２とその下方に誘電体膜を介して設けられた容量電極８とによって補助容量Ｃ１が形成されているとともに、ＴＦＴのドレイン電極１２とその上方に誘電体膜を介して設けられたシールド電極１６とによって補助容量Ｃ２が、シールド電極１６とその上方に誘電体膜を介して設けられた画素電極１５とによって補助容量Ｃ３がそれぞれ形成されていることを特徴としている。
【００５３】
ここで、本実施形態に係るＴＦＴの製造工程に関してさらに詳細に説明する。図８（ａ）〜（ｂ）は、本発明の実施形態に係るＴＦＴの各製造工程における断面を示した工程図である。なお、本実施形態におけるＴＦＴは、ドレイン電極１２によって補助容量Ｃ１を形成するまでの製造工程が上述した実施形態１と同様であるため、ここではその部分までの詳細な説明は省略する。
【００５４】
図８（ａ）に示されるように、容量電極８、第２の層間絶縁膜９、ソース電極１１およびドレイン電極１２を所定の膜厚、形状に形成した後、第３の層間絶縁膜１３を成膜する。次いで、第３の層間絶縁膜１３上に金属薄膜からなる遮光および電界を遮蔽する機能を有するシールド電極１６を概ね２００ｎｍ程度の膜厚に形成する。このシールド電極１６は、図７に示されるように、ゲート電極５上およびソース電極１１上を遮蔽するように配置されている。
【００５５】
通常ゲート電極５等の配線付近には電界が生じており、これらの配線近傍に配置される画素電極１５は少なからずその影響を受けることになる。この影響とは、電極および配線から生じる電界により、画素電極１５の特に配線に沿う部分において電界の乱れが発生する状態のことであり、これに伴いその部分での液晶分子の配列が損なわれてしまうというものである。また、ソース電極１１と画素電極１５との間で容量が形成されると、その大きさによってはクロストーク等の表示上の問題を引き起こす場合もある。しかしながら、本実施形態のようにシールド電極１６をゲート電極５上およびソース電極１１上を遮蔽するように配置することより、電極および配線から生じる電界が遮断され、画素電極１５への影響を抑制する効果が得られると共に、クロストークの発生を防止することができる。
【００５６】
なお、このシールド電極１６を構成する金属薄膜は特に限定されるものではなく、また、膜厚も適宜決定すればよい。但し、膜厚が薄すぎると遮光性が低下し抵抗も高くなってしまうため、１５０ｎｍ〜２００ｎｍまたはそれ以上の膜厚を有していることが望ましい。図示されていないが、このシールド電極１６は対向基板側に形成された共通電極に接続される。
【００５７】
次に、図８（ｂ）に示されるように、シールド電極１６上を含む全面に第４の層間絶縁膜１７を成膜し、第３の層間絶縁膜１３および第４の層間絶縁膜１７にドレイン電極１２に達するコンタクトホール１４を開口した後、ＩＴＯまたは金属薄膜を成膜し、所定の形状にパターニングして画素電極１５を形成する。
【００５８】
本実施形態によれば、シールド電極１６は共通電極に接続されており、容量電極としての機能も有している。従って、補助容量はシールド電極１６と画素電極１５との間、およびシールド電極１６とドレイン電極１２との間にも形成され、下層の容量電極８とドレイン電極１２との間に形成される補助容量と合わせて大きな容量を確保することが可能になる。
【００５９】
（実施形態３）
以下、本発明の他の実施形態について説明する。図９は、本発明の実施形態に係るＴＦＴの断面を示した概略図であり、また、図１０は、本発明の実施形態に係るＴＦＴの平面を示した概略図である。なお、図９は図１０のＡ―Ａ´で示された部分の断面を示したものである。
【００６０】
本実施形態に係るＴＦＴは、図９、図１０に示されるように、概ね次のような構成となっている。ガラスなどの絶縁性基板１上にＳｉＯ２膜などからなるベースコート膜２が堆積され、その上にシリコン薄膜からなるＴＦＴの活性層３が所定の形状に形成されており、該活性層３上にはＳｉＯ２膜などの絶縁膜が堆積されてゲート絶縁膜４が形成されている。この活性層３上には該ゲート絶縁膜４を挟んでアルミニウムなどの金属材料からなるゲート電極５が所定の形状に形成されている。
【００６１】
ここで、この活性層３には不純物イオンが注入されたコンタクト領域６が形成されており、その上を覆う全面に絶縁膜を堆積して第１の層間絶縁膜７が形成されている。さらに、その上に所定の形状にパターニングされた容量電極８が形成され、この容量電極８上を覆うように陽極酸化膜１８が形成されている。
【００６２】
このコンタクト領域６の上方の層間絶縁膜７、９およびゲート絶縁膜４にはコンタクトホール１０が開口されており、Ａｌなどの金属材料からなるソース電極１１およびドレイン電極１２が形成されてコンタクト領域６にそれぞれ接続されている。
【００６３】
この後、全面にポリイミド樹脂やアクリル樹脂などを塗布して樹脂絶縁膜１３を形成し、この絶縁膜１３にコンタクトホール１４を開口して、ドレイン電極１２に電気的に接続されるようにＣｒ、Ｎｉなどの金属材料あるいはＩＴＯなどの透明導電性薄膜を堆積させ、所定の形状にパターニングして画素電極１５を形成して本実施形態におけるＴＦＴは完成する。
【００６４】
このように、本実施形態に係るＴＦＴは、図９、図１０に示されるように、ＴＦＴのドレイン電極１２と、その下方に誘電体膜を介して設けられた容量電極８とによって補助容量Ｃ１が形成されていることを特徴としており、さらに、この補助容量を形成するための誘電体膜を容量電極を陽極酸化することによって形成したことを特徴としている。
【００６５】
ここで、本実施形態に係るＴＦＴの製造工程に関してさらに詳細に説明する。図１１（ａ）〜１２（ｄ）は、本発明の実施形態に係るＴＦＴの各製造工程における断面を示した工程図である。なお、本実施形態におけるＴＦＴは、第１の層間絶縁膜を形成するまでの製造工程が上述した実施形態１と同様であるため、ここではその部分までの詳細な説明は省略する。
【００６６】
図１１（ａ）に示されるように、タンタル、アルミニウム等の陽極酸化が可能な金属薄膜を、例えばスパッタリング法により１５０ｎｍ程度堆積し、その後所定の形状にパターニングして容量電極８を形成する。この容量電極８はパターニングする際に端部にテーパを設け、段差が急峻にならないようにすることも有効である。また、この容量電極８は、ソース配線に平行して形成される。図示していないが、容量電極８から延びた配線は、表示領域の外側で束ねられ、対向基板側の共通電極と同電位になるように接続される。
【００６７】
次に、図１１（ｂ）に示されるように、容量電極８を陽極酸化して、表面に陽極酸化膜１８を形成する。この陽極酸化膜１８は補助容量形成のための誘電体膜となる。このような陽極酸化の際の電解液としては、タンタルの場合にはクエン酸水溶液、酒石酸水溶液、ホウ酸水溶液等を用いることができ、また、アルミニウムの場合には酒石酸とエチレングリコールによる水溶液等を用いることができる。なお、アルミニウムの場合は弱電解質溶液を用いることにより、無孔質絶縁膜を形成することができる。そして、膜厚については印加電圧によって制御することができる。
【００６８】
次に、図１２（ｃ）に示されるように、半導体層３のコンタクト領域６上の絶縁膜にコンタクトホール１０を開口し、金属薄膜を例えばスパッタリング法により堆積し、その後所定の形状にパターニングしてソース電極１１およびドレイン電極１２を形成する。このソース電極１１およびドレイン電極１２としては、アルミニウム合金またはアルミニウム合金とチタン等の高融点金属との積層膜を用いることができる。こうして形成されたドレイン電極１２のうちの陽極酸化膜１８を介して容量電極８と重なる部分は、補助容量を構成する一方の電極を兼ねている。また、ソース電極１１は信号の遅延を最小限に抑えるため、可能な限り抵抗を小さくする必要があり、配線の幅を考慮すると５００ｎｍ〜８００ｎｍ程度の膜厚となるように形成することが望ましい。
【００６９】
次に、図１２（ｄ）に示されるように、ソース電極１１およびドレイン電極１２を含む全面に第３の層間絶縁膜１３を成膜する。次いで、ドレイン電極１２上の第３の層間絶縁膜１３にコンタクトホール１４を開口し、ＩＴＯ（インジウム錫酸化膜）または金属薄膜を、例えばスパッタリング法により５０〜１００ｎｍ堆積し、その後所定の形状にパターニングして画素電極１５を形成する。この第３の層間絶縁膜１３は、画素電極１５の表面を平坦化することを目的とした膜であり、本実施形態ではアクリル樹脂を用いたが、その材質は特に限定されるものではない。
【００７０】
このような本実施形態によれば、補助容量を形成するための誘電体膜を容量電極を陽極酸化することによって形成した陽極酸化膜により形成しているため、容量電極に対して自己整合的に誘電体膜を形成することができる。即ち、補助容量を形成する領域以外に絶縁膜が形成されず、その領域を透過する光を必要以上に減衰させることがなく、そのため表示の明るさを低下させることがなくなる。また、陽極酸化によって形成された膜は、当然の如く容量電極に密着しているため、被覆性が良好である。さらに、印加電圧を制御することによってある程度容易に膜厚を設定することができるため設備も簡便となり、ＴＦＴを製造する上で利点が多い。
【００７１】
なお、上述した実施形態１から実施形態３では、コプラナ型ＴＦＴを例示して説明したが、本発明に用いられるＴＦＴはこれに限定されるものではなく、例えばボトムゲート型ＴＦＴにも容易に適用することが可能である。
【００７２】
【発明の効果】
上述したように、本発明は良好な表示品位を有する液晶表示装置を提供するものであり、そのために必要となるＴＦＴの補助容量を形成する際の課題を解決するものである。
【００７３】
本発明によればＴＦＴのゲート電極とソース電極との間の層間絶縁膜を２層構造とし、この２層の層間絶縁膜の間に容量電極を形成して、ソース電極と同時に形成されたドレイン電極と容量電極との間で補助容量を形成しているため、補助容量を形成するための誘電体膜がＴＦＴの特性等に直接的に影響を及ぼすことがなく、誘電率の高い任意の絶縁膜を用いて補助容量を形成することが可能となっている。従って画素サイズが小さな液晶表示装置であっても、十分な補助容量を形成することが可能になり、良好な表示品位が得られるようになると共にＴＦＴを製造する際の制約を大幅に緩和することが可能となっている。
【００７４】
また、ＴＦＴのドレイン電極よりも下方の領域で補助容量を形成する構造であるため、ドレイン電極と画素電極との間には表面の平坦性を促進する膜を配することができ、そのため最上層に形成される画素電極の表面に不要な凹凸を生じさせることがなくなる。従って画素電極表面の凹凸による液晶分子の配向乱れが発生することがなく、良好な表示品位を実現することが可能となっている。
【００７５】
以上のように、本発明の薄膜トランジスタは、補助容量を形成する際の課題であった補助容量形成とＴＦＴ特性の維持および画素電極表面の平坦性の確保の両立を実現するものであり、今後の情報化社会に欠かすことのできない画像表示装置、とりわけ液晶表示装置あるいはそれを搭載した携帯機器等の性能や付加価値の向上に大きな効果を奏するものである。
【図面の簡単な説明】
【図１】  図１は、本発明の実施形態１に係るＴＦＴを示す断面図である。
【図２】  図２は、本発明の実施形態１に係るＴＦＴを示す平面図である。
【図３】  図３（ａ）（ｂ）は、本発明の実施形態１に係るＴＦＴの製造工程を示す断面図である。
【図４】  図４（ｃ）（ｄ）は、本発明の実施形態１に係るＴＦＴの製造工程を示す断面図である。
【図５】  図５（ｅ）（ｆ）は、本発明の実施形態１に係るＴＦＴの製造工程を示す断面図である。
【図６】  図６は、本発明の実施形態２に係るＴＦＴを示す断面図である。
【図７】  図７は、本発明の実施形態２に係るＴＦＴを示す平面図である。
【図８】  図８（ａ）（ｂ）は、本発明の実施形態２に係るＴＦＴの製造工程を示す断面図である。
【図９】  図９は、本発明の実施形態３に係るＴＦＴを示す断面図である。
【図１０】  図１０は、本発明の実施形態３に係るＴＦＴを示す平面図である。
【図１１】  図１１（ａ）（ｂ）は、本発明の実施形態３に係るＴＦＴの製造工程を示す断面図である。
【図１２】  図１２（ｃ）（ｄ）は、本発明の実施形態３に係るＴＦＴの製造工程を示す断面図である。
【図１３】  図１３は、従来のＴＦＴの一例を示す断面図である。
【図１４】  図１４は、従来のＴＦＴの一例を示す断面図である。
【符号の説明】
１    基板
２    ベースコート膜
３    半導体層
４    ゲート絶縁膜
５    ゲート電極
６    コンタクト領域
７    第１の層間絶縁膜
８    容量電極
９    第２の層間絶縁膜
１０  コンタクトホール
１１  ソース電極
１２  ドレイン電極
１３  第３の層間絶縁膜
１４  コンタクトホール
１５  画素電極
１６  シールド電極
１７  第４の層間絶縁膜
１８  陽極酸化膜
Ｃ１  補助容量
Ｃ２  補助容量
Ｃ３  補助容量
【図１】
0003924384.tif 000002
【図２】
0003924384.tif 000003
【図３】
0003924384.tif 000004
【図４】
0003924384.tif 000005
【図５】
0003924384.tif 000006
【図６】
0003924384.tif 000007
【図７】
0003924384.tif 000008
【図８】
0003924384.tif 000009
【図９】
0003924384.tif 000010
【図１０】
0003924384.tif 000011
【図１１】
0003924384.tif 000012
【図１２】
0003924384.tif 000013
【図１３】
0003924384.tif 000014
【図１４】
0003924384.tif 000015