(57)【特許請求の範囲】
【請求項１】
波形等化を行う等化フィルタにおいて、
受動素子で構成された低域通過フィルタと、
前記低域通過フィルタに接続し、前記受動素子で構成された周波数特性の高域利得がステップ状に増加する高域利得はね上げ回路と、
を有し、
前記低域通過フィルタと前記高域利得はね上げ回路は縦続接続して、伝送速度の１／２の周波数で略１ｄＢのピーキングの周波数特性を有することを特徴とする等化フィルタ。
【請求項２】
前記低域通過フィルタと前記高域利得はね上げ回路とは、縦続接続することを特徴とする請求項１記載の等化フィルタ。
【請求項３】
前記低域通過フィルタの入力端子と前記高域利得はね上げ回路の出力端子とには、いずれか一方に抵抗減衰器が接続することを特徴とする請求項２記載の等化フィルタ。
【請求項４】
前記低域通過フィルタの入力端子と前記高域利得はね上げ回路の出力端子とには、両方に抵抗減衰器が接続することを特徴とする請求項２記載の等化フィルタ。
【請求項５】
前記高域利得はね上げ回路は、π型減衰器に前記受動素子を付加して構成したことを特徴とする請求項１記載の等化フィルタ。
【請求項６】
前記高域利得はね上げ回路は、Ｔ型減衰器に前記受動素子を付加して構成したことを特徴とする請求項１記載の等化フィルタ。
【請求項７】
前記高域利得はね上げ回路は、ボンディングワイヤを用いてインダクタを構成した前記受動素子を含むことを特徴とする請求項１記載の等化フィルタ。
【請求項８】
前記ボンディングワイヤは、一定のインダクタンスになるように複数に分割されて一つのインダクタを構成することを特徴とする請求項７記載の等化フィルタ。
【請求項９】
アイ開口率の高い周波数応答を得る波形等化制御方法において、
低域通過フィルタと、高域利得がステップ状に増加する高域利得はね上げ回路とを縦続接続し、
伝送速度の１／２の周波数で略１ｄＢのピーキングの周波数応答を有して波形等化を行うことを特徴とする波形等化制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は等化フィルタ及び波形等化制御方法に関し、特に波形等化を行う等化フィルタ及びアイ開口率の高い周波数応答を得る波形等化制御方法に関する。
【０００２】
【従来の技術】
近年、情報化社会への進展に伴い、多様で多量の情報を効率よく送受信処理できる情報通信ネットワークが望まれており、その中心技術である広帯域ＩＳＤＮは現在積極的な導入と検討が進められている。また、多量の通信サービスを低料金で提供するためには経済的で信頼度の高い光通信ネットワークの構築が不可欠である。このため光通信技術はこれら広帯域ＩＳＤＮの実現を支えるための基本技術となる。
【０００３】
光通信システムでは光受信器の設計は最も重要な項目の一つであり、受信感度のすぐれた光受信器はそれだけ伝送距離を拡大することができる。
図２１は一般的な光受信器２００の構成図である。受光素子ＰＤは、光受信器２００に入力された光信号を電気信号に変換する。プリアンプ２０１は電気信号を増幅する。等化フィルタ２０２は電気信号の波形等化を行う。識別回路２０３は“１”、“０”のパターン識別判定を行う。
【０００４】
次に動作について説明する。光受信器２００に入力された光信号は受光素子ＰＤにより電気信号に変換される。この電気信号は光ファイバの伝送路特性により歪んでおり、さらに雑音も含んでいる。このような歪みと雑音を持つ電気信号はプリアンプ２０１で増幅されたのち、最大の信号対雑音比（Ｓ／Ｎ）が得られるように考慮された等化フィルタ２０２により波形整形および雑音の帯域制限が施される。その後、識別回路２０３により“１”、“０”の識別判定が行われ、データとして出力される。
【０００５】
このような構成をもつ光受信器２００で最高の受信感度を得るためには、等化フィルタ２０２の周波数特性の形状を最適に設定して、高いアイ開口率を得る必要がある。
【０００６】
【発明が解決しようとする課題】
しかし、上記で説明したような等化フィルタで高いアイ開口率を得るためには、周波数特性が適切なピーキング特性を持つこと、遮断特性を適切な次数に設定すること、などの条件がある。
【０００７】
ところが、従来の等化フィルタはトランジスタ等の能動素子で構成されているために伝送速度が数Ｇｂ／ｓ以上になると能動素子の能力限界近くまで使用することになり、安定な実現が困難であるといった問題があった。
【０００８】
さらに、能動素子の製造ばらつきや温度、電源電圧変動により、等化フィルタの周波数特性も変化してしまい信頼性や品質の確保ができないといった問題があった。
【０００９】
本発明はこのような点に鑑みてなされたものであり、最適な周波数特性を持ち信頼性及び品質を高めた等化フィルタを提供することを目的とする。
また、本発明の他の目的は、高いアイ開口率を得る波形等化制御方法を提供することである。
【００１０】
【課題を解決するための手段】
図１は上記目的を達成するための等化フィルタ１の原理図である。波形等化を行う本発明の等化フィルタ１は、受動素子で構成された低域通過フィルタ１０と、低域通過フィルタ１０に接続し受動素子で構成された周波数特性の高域利得がステップ状に増加する高域利得はね上げ回路２０と、から構成される。
【００１１】
ここで、低域通過フィルタ１０と高域利得はね上げ回路２０とは縦続接続し、伝送速度の１／２の周波数で略１ｄＢのピーキングの周波数特性を有する。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は等化フィルタ１の原理図である。等化フィルタ１は低域通過フィルタ１０と周波数特性の高域利得がステップ状に増加する高域利得はね上げ回路２０とを含む。そして、等化フィルタ１は低域通過フィルタ１０と高域利得はね上げ回路２０との縦続接続で構成される。
【００１３】
このような構成を持つ等化フィルタ１の周波数特性は適切なピーキングを持つようになり、歪みや雑音を含む電気信号に対して、最適な波形整形および雑音の帯域制限を施す。
【００１４】
次に光受信器で電気信号が波形等化される過程について説明する。図２は光受信器内部で行われる電気信号の処理の流れを示す概念図である。光受信器１００は光ファイバ１１０に接続し、光ファイバ１１０から光信号を受信する。受光素子ＰＤは受信した光信号を電気信号に変換する。また、光信号は光ファイバ１１０中を伝搬するに際して光強度が弱まっている。このため微弱な光信号から変換された電気信号は、プリアンプ１０１で一旦増幅される。
【００１５】
等化フィルタ１０２は増幅された電気信号の波形等化を行う。タイミング回路１０３は入力電気信号のパルス列から得たサンプリングパルスを識別器１０４に送信する。識別器１０４はサンプリングパルスにもとづいて等化波形の“１”、“０”の識別判定を行い、もとのパルス列のパターンを再生する。
【００１６】
このように光受信器１００に入力する光信号は光ファイバ１１０上を伝送されていくうちに振幅が小さくなったり歪んだりする。また、光信号から変換された電気信号は、受光素子ＰＤならびにプリアンプ１０１などに電圧を供給するバイアス回路（図に示さず。）などから発生する雑音とともに増幅される。さらに、これらの雑音の他に光信号自身に付随するショット雑音が電気信号への変換の際にそのまま変換され加わることになる。
【００１７】
このため光受信器１００ではこのような歪みや雑音を含む電気信号から歪みを補償し雑音を除去する必要がある。このためには等化フィルタ１０２の周波数特性が非常に重要な要素になる。
【００１８】
次に等化フィルタ１を構成する低域通過フィルタ１０の周波数特性について説明する。図３は低域通過フィルタ１０の周波数特性を示す図である。縦軸にゲインＧ、横軸に周波数ｆをとる。低域通過フィルタ１０はベッセルトムソンの５次フィルタで構成し、図はベッセルトムソンの５次フィルタの周波数特性である。
【００１９】
一般に周波数帯域が狭くなるとアイ開口が狭まり、逆に周波数帯域を広くすると雑音の影響が大きくなる。したがって３ｄＢ遮断周波数の最適点は伝送速度の６０％といわれている。ここでは伝送速度が１０Ｇｂ／ｓとすると、３ｄＢ遮断周波数は６ＧＨｚとなる。
【００２０】
次に等化フィルタ１を構成する高域利得はね上げ回路２０の周波数特性について説明する。図４は高域利得はね上げ回路２０の周波数特性を示す図である。縦軸にゲインＧ、横軸に周波数ｆをとる。周波数特性の高域利得がステップ状に増加している。すなわち、ある周波数Ａを境にして高周波の減衰量が０になるような回路にすれば、その回路の周波数特性はステップ状の周波数特性になる。なお、高域利得はね上げ回路２０の構成については後述する。
【００２１】
次に等化フィルタ１の周波数特性について説明する。図５は等化フィルタ１の周波数特性を示す図である。縦軸にゲインＧ、横軸に周波数ｆをとる。等化フィルタ１は低域通過フィルタ１０と高域利得はね上げ回路２０とが縦続接続されたものであり、この周波数特性は図のようになる。伝送速度１／２の周波数で１ｄＢ程度のピーキングをもち、５次ベッセルトムソンの遮断特性を持つ周波数特性である。ここでは伝送速度１０Ｇｂ／ｓであるから５ＧＨｚでピーキングをもたせることになる。
【００２２】
このような周波数特性をもつ等化フィルタ１では、アイ開口率がほぼ１００％近くになり非常に良好な波形等化を行うことが可能になる。
次に、高域利得はね上げ回路２０の構成について詳しく説明する。高域利得はね上げ回路２０は、π型減衰器あるいはＴ型減衰器に受動素子を付加して構成する。π型減衰器あるいはＴ型減衰器は減衰量をつくるだけでなく、インピーダンスマッチングも行っている。したがって、整合インピーダンスを５０Ωにしつつ、上記で説明したような高域利得がステップ状に増加する周波数特性をつくればよい。
【００２３】
図６と図７はπ型減衰器を基本とした高域利得はね上げ回路の構成を示す図である。図６の高域利得はね上げ回路２１では抵抗Ｒ１の両端に抵抗Ｒ２と抵抗Ｒ３の一方が接続してπ型減衰器を構成する。また、抵抗Ｒ１の両端にはコンデンサＣ１が並列に接続する。抵抗Ｒ２と抵抗Ｒ３の他方にはインダクタＬ１、Ｌ２の一方が接続し、インダクタＬ１、Ｌ２の他方はＧＮＤに接続する。
【００２４】
高周波に対してコンデンサは短絡状態、インダクタは開放状態になる。したがってπ型減衰器の抵抗Ｒ１は高周波で短絡状態となり、抵抗Ｒ２と抵抗Ｒ３は高周波で開放状態になる。すなわち、これら受動素子の値を適切な値に設定すれば、ある高周波で減衰量を０にすることができるので、高域利得がステップ状に増加する周波数特性をもたせることが可能になる。
【００２５】
図７の高域利得はね上げ回路２２では抵抗Ｒ４の両端に抵抗Ｒ５と抵抗Ｒ６の一方が接続してπ型減衰器を構成する。また、抵抗Ｒ４の両端にはコンデンサＣ２が並列に接続する。抵抗Ｒ５と抵抗Ｒ６の他方はインダクタＬ３の一方と接続し、インダクタＬ３の他方はＧＮＤに接続する。
【００２６】
この高域利得はね上げ回路２２の場合も同様に抵抗Ｒ４は高周波で短絡状態となり、抵抗Ｒ５と抵抗Ｒ６は高周波で開放状態になる。すなわち、ある高周波で減衰量を０にすることができる。また、図６の高域利得はね上げ回路２１と比べてインダクタを一つ減らすことができるので回路構成の縮小が可能になる。
【００２７】
図８と図９はＴ型減衰器を基本とした高域利得はね上げ回路の構成を示す図である。図８の高域利得はね上げ回路２３では抵抗Ｒ７と抵抗Ｒ８と抵抗９との各々一方を接続してＴ型減衰器を構成する。また、抵抗Ｒ７と抵抗Ｒ８の両端には、直列接続しているコンデンサＣ３、Ｃ４が並列に接続する。抵抗Ｒ９の他方にはインダクタＬ４の一方が接続し、インダクタＬ４の他方はＧＮＤに接続する。
【００２８】
この高域利得はね上げ回路２３では、直列に接続された抵抗Ｒ７、Ｒ８は高周波で短絡状態となり、抵抗Ｒ９は開放状態になる。すなわち、ある高周波で減衰量を０にすることができるので、高域利得がステップ状に増加する周波数特性を得ることが可能になる。
【００２９】
図９の高域利得はね上げ回路２４では抵抗Ｒ１０と抵抗Ｒ１１と抵抗１２との一方を接続してＴ型減衰器を構成する。また、抵抗Ｒ１０と抵抗Ｒ１１の両端にはコンデンサＣ５が並列に接続する。抵抗Ｒ１２の他方にはインダクタＬ５の一方が接続し、インダクタＬ５の他方はＧＮＤに接続する。
【００３０】
この高域利得はね上げ回路２４も直列に接続された抵抗Ｒ１０、Ｒ１１は高周波で短絡状態となり、抵抗Ｒ１２は開放状態になる。すなわち、ある高周波で減衰量を０にすることができる。また、図８の高域利得はね上げ回路２３と比べてコンデンサを一つ減らすことができるので回路構成の縮小が可能になる。
【００３１】
図１０と図１１は減衰器回路を基本としない高域利得はね上げ回路の構成示す図である。図１０の高域利得はね上げ回路２５では、抵抗Ｒ１３の一方にインダクタＬ６の一方が接続し、インダクタＬ６の他方はＧＮＤに接続する。この高域利得はね上げ回路２５の抵抗Ｒ１３は高周波で開放状態になる。すなわち、ある高周波で減衰量を０にすることができるので、高域利得がステップ状に増加する周波数特性を得ることが可能になる。
【００３２】
図１１の高域利得はね上げ回路２６では、抵抗Ｒ１４とコンデンサＣ６とが並列に接続する。この高域利得はね上げ回路２６の抵抗Ｒ１４は高周波で短絡状態になる。すなわち、ある高周波で減衰量を０にすることができる。
【００３３】
なお、図１０と図１１の高域利得はね上げ回路２５、２６はπ型あるいはＴ型減衰器のようにマッチングするためのインピーダンス特性を持ってはいない。このため周波数が低く、インピーダンスマッチングが重要でない場合には、回路構成が簡単である高域利得はね上げ回路２５、２６が適している。
【００３４】
次にインダクタ作成方法について説明する。基板上でインダクタを作成するインダクタ作成方法は、所定のインダクタンスになるようにボンディングワイヤを複数に分割する。そして、分割したボンディングワイヤをデージチェーン状に基板上の複数のランドに接続する。
【００３５】
図１２はボンディングワイヤ１本でインダクタを作成している場合の図である。セラミック基板上のランドｄ1 、ｄ2 にインダクタンスＬA の１本のボンディングワイヤが取り付けられている。比較的大きなインダクタンスＬA の場合はボンディングワイヤのワイヤ長が長くなる。そして、図に示すようにこのままセラミック基板に取り付けると取り付け作業者の手元操作などによりワイヤ長のばらつきが大きくなり、インダクタンスが所定の値より変わってしまう可能性が高くなる。
【００３６】
図１３はインダクタ作成方法を示す図である。ＬA ＝Ｌa ＋Ｌb ＋Ｌc ＋Ｌd となるようにセラミック基板上に小さいランドｄ3 〜ｄ7 を設ける。そして、複数個に分割されたそれぞれのインダクタンスがＬa 〜Ｌd のボンディングワイヤをデージチェーン状に取り付けていく。このような方法にすれば取り付け作業者の手元操作に依存することがなく、正確な作業が行える。
【００３７】
また、一般にボンディングワイヤは高周波特性に優れたインダクタと等価であるが、大きなインダクタンスがとれないといった欠点があった。ところがインダクタ作成方法によればワイヤ長のばらつきを抑制して、インダクタンスを大きくすることができる。
【００３８】
以上説明したように、インダクタ作成方法はボンディングワイヤを複数に分割して、デージチェーン状に基板上の複数のランドに接続するものとした。これにより、ワイヤ長のばらつきが抑制されたインダクタンスの大きい値のインダクタを容易に作成することが可能になる。
【００３９】
次に高域利得はね上げ回路２０の実施の形態について説明する。図１４は高域利得はね上げ回路２０の第１の実施の形態を示す図である。第１の実施の形態は図７で説明したπ型の高域利得はね上げ回路２２にもとづいている。またインダクタ部分はセラミック基板上のパターンで作成したスパイラルインダクタである。
【００４０】
入力パターンＰ１と出力パターンＰ２との間にコンデンサＣ２T と抵抗Ｒ４が接続する。ここで入出力パターンＰ１、Ｐ２は特性インピーダンス５０Ωのマイクロストリップラインである。抵抗Ｒ５、Ｒ６の一方は入出力パターンＰ１、Ｐ２と接続し、抵抗Ｒ５、Ｒ６の他方はスパイラルインダクタＬ３S の一方と接続する。またスパイラルインダクタＬ３S の他方はセラミック基板上のスルーホールに接続して裏面のＧＮＤに接続する。なお、抵抗Ｒ４、Ｒ５、Ｒ６は薄膜抵抗であり、コンデンサＣ２T は１〜２ｍｍ角程度の半田付けタイプのチップコンデンサである。
【００４１】
図１５は高域利得はね上げ回路２０の第２の実施の形態を示す図である。第２の実施の形態も図７で説明したπ型の高域利得はね上げ回路２２にもとづいている。ただし、インダクタ部分はインダクタ作成方法にもとづいたボンディングワイヤによるインダクタである。
【００４２】
入力パターンＰ３と出力パターンＰ４との間にコンデンサＣ２M が接続する。ここで入出力パターンＰ３、Ｐ４は特性インピーダンス５０Ωのマイクロストリップラインである。また、コンデンサＣ２M は０．３〜０．５ｍｍ角程度のマイクロチップコンデンサを用いる。したがってコンデンサＣ２M の接続の仕方は、出力パターンＰ４上にマイクロチップコンデンサＣ２M の一方を導電性の接着剤で接着し、他方を２本のワイヤＷで入力パターンＰ３に接続する。
【００４３】
抵抗Ｒ４の両端は入出力パターンＰ３、Ｐ４と接続する。抵抗Ｒ５、Ｒ６の一方は入出力パターンＰ３、Ｐ４と接続し、抵抗Ｒ５、Ｒ６の他方はインダクタＬ３B の一方と接続する。またインダクタＬ３B の他方はセラミック基板上のスルーホールに接続して裏面のＧＮＤに接続する。
【００４４】
次に上記で説明した第１及び第２の実施の形態の低域通過フィルタを含めたシミュレーション結果について説明する。図１６は低域通過フィルタを含めた第１の実施の形態のシミュレーション結果を示すボード線図である。縦軸にゲイン（１ｄＢ／ｄｉｖ）、横軸に周波数（ＧＨｚ）をとってある。第１の実施の形態はインダクタ部分をセラミック基板上のパターンで作成したスパイラルインダクタを用いたものであるが、図から遷移域から減衰域にかけて波状変動が生じているのがわかる。
【００４５】
図１７は低域通過フィルタを含めた第２の実施の形態のシミュレーション結果を示すボード線図である。縦軸にゲイン（１ｄＢ／ｄｉｖ）、横軸に周波数（ＧＨｚ）をとってある。第２の実施の形態はインダクタ部分をインダクタ作成方法にもとづいたボンディングワイヤによるインダクタを用いたものである。図から遷移域から減衰域にかけて波状変動が生じておらず、良好な波形で減衰しているのがわかる。
【００４６】
次に等化フィルタ１の全体構成について説明する。図１８は等化フィルタ１の全体構成例を示す図である。一般にフィルタ回路は通過域外ではインピーダンス不整合を生じるので、これを補償するために必要に応じて抵抗減衰器を挿入することになる。図では等化フィルタ１の両端に抵抗減衰器３０、３１を接続している。また、高域利得はね上げ回路２０としては、受動素子数が少なく、かつ減衰器回路に対してコンデンサの接続距離が短い図７で説明したπ型の高域利得はね上げ回路２２を用いる。なお、低域通過フィルタ１０及び高域利得はね上げ回路２２の各受動素子の構成、動作については上述したので説明は省略する。
【００４７】
次に図１８で説明した等化フィルタ１を構成する受動素子の具体的な数値を示す。図１９は受動素子の数値を示す図である。（Ａ）は抵抗減衰器３０、３１を構成する受動素子の数値である。（Ｂ）は低域通過フィルタ１０を構成する受動素子の数値である。（Ｃ）は高域利得はね上げ回路２２を構成する受動素子の数値である。
【００４８】
以上説明したように等化フィルタ１は、受動素子で構成された低域通過フィルタ１０と受動素子で構成された周波数特性の高域利得がステップ状に増加する高域利得はね上げ回路２０とを接続して構成した。これにより等化フィルタ１の周波数特性を最適に設定でき、受信感度を向上させることが可能になる。
【００４９】
また、受動素子で構成されているため、製造ばらつきや温度、電源電圧変動による影響が少なく、信頼性及び品質を高めることが可能になる。
次に波形等化制御方法について説明する。図２０は波形等化制御方法の動作手順を示すフローチャートである。
〔Ｓ１〕低域通過フィルタとしてベッセルトムソンの５次フィルタを構成する。
〔Ｓ２〕π形あるいはＴ形減衰器に受動素子を付加して、高域利得がステップ状に増加する高域利得はね上げ回路を構成する。
〔Ｓ３〕低域通過フィルタと高域利得はね上げ回路とを縦続接続する。
〔Ｓ４〕伝送ビットレートの中間値となる周波数にピーキングを持たせた合成周波数応答を生成させる。
【００５０】
以上説明したように、波形等化制御方法は低域通過フィルタと、高域利得がステップ状に増加する高域利得はね上げ回路とを縦続接続し、伝送ビットレートの中間値と等しい値の周波数にピーキングを持たせた合成周波数応答を生成させるものとした。これによりアイ開口率の高い周波数応答を得ることが可能になる。
【００５１】
【発明の効果】
以上説明したように本発明の等化フィルタは、受動素子で構成された低域通過フィルタと受動素子で構成された周波数特性の高域利得がステップ状に増加する高域利得はね上げ回路とを縦続接続し、伝送速度の１／２の周波数で略１ｄＢのピーキングを有する構成とした。これにより、アイ開口率のすぐれた良好な波形等化を行うことが可能になる。
【図面の簡単な説明】
【図１】  等化フィルタの原理図である。
【図２】  光受信器内部で行われる電気信号の処理の流れを示す概念図である。
【図３】  低域通過フィルタの周波数特性を示す図である。
【図４】  高域利得はね上げ回路の周波数特性を示す図である。
【図５】  等化フィルタの周波数特性を示す図である。
【図６】  π型減衰器を基本とした高域利得はね上げ回路の構成を示す図である。
【図７】  π型減衰器を基本とした高域利得はね上げ回路の構成を示す図である。
【図８】  Ｔ型減衰器を基本とした高域利得はね上げ回路の構成を示す図である。
【図９】  Ｔ型減衰器を基本とした高域利得はね上げ回路の構成を示す図である。
【図１０】  減衰器回路を基本としない高域利得はね上げ回路の構成示す図である。
【図１１】  減衰器回路を基本としない高域利得はね上げ回路の構成示す図である。
【図１２】  ボンディングワイヤ１本でインダクタを作成している場合の図である。
【図１３】  インダクタ作成方法を示す図である。
【図１４】  高域利得はね上げ回路の第１の実施の形態を示す図である。
【図１５】  高域利得はね上げ回路の第２の実施の形態を示す図である。
【図１６】  低域通過フィルタを含めた第１の実施の形態のシミュレーション結果を示すボード線図である。
【図１７】  低域通過フィルタを含めた第２の実施の形態のシミュレーション結果を示すボード線図である。
【図１８】  等化フィルタの全体構成例を示す図である。
【図１９】  受動素子の数値を示す図である（Ａ）は抵抗減衰器を構成する受動素子の数値である。（Ｂ）は低域通過フィルタを構成する受動素子の数値である。（Ｃ）は高域利得はね上げ回路を構成する受動素子の数値である。
【図２０】  波形等化制御方法の動作手順を示すフローチャートである。
【図２１】  一般的な光受信器の構成図である。
【符号の説明】
１  等化フィルタ
１０  低域通過フィルタ
２０  高域利得はね上げ回路
【図１】
0003970393.tif 000002
【図２】
0003970393.tif 000003
【図３】
0003970393.tif 000004
【図４】
0003970393.tif 000005
【図５】
0003970393.tif 000006
【図６】
0003970393.tif 000007
【図７】
0003970393.tif 000008
【図８】
0003970393.tif 000009
【図９】
0003970393.tif 000010
【図１０】
0003970393.tif 000011
【図１１】
0003970393.tif 000012
【図１２】
0003970393.tif 000013
【図１３】
0003970393.tif 000014
【図１４】
0003970393.tif 000015
【図１５】
0003970393.tif 000016
【図１６】
0003970393.tif 000017
【図１７】
0003970393.tif 000018
【図１８】
0003970393.tif 000019
【図１９】
0003970393.tif 000020
【図２０】
0003970393.tif 000021
【図２１】
0003970393.tif 000022