(57)【特許請求の範囲】
【請求項１】
単位画素領域内に配置され、互いに異なる機能を有して一つの電極を共有する第１及び第２のキャパシタ；
前記単位画素領域内に形成された第１、第２及び第３の薄膜トランジスタ；
第１及び第２ゲートライン；
データライン；及び
直流信号ライン；
を含み、
前記第１及び第２のキャパシタは垂直方向に積層されて形成され、
前記第１及び第２のキャパシタが共有する一つの第２電極は前記第１薄膜トランジスタの第１ドレイン電極に接続されており、
前記第１薄膜トランジスタの第１ゲート電極は前記第１ゲートラインに接続されており、前記第１薄膜トランジスタの第１ソース電極は前記データラインに接続されており、
前記第２薄膜トランジスタの第２ゲート電極は前記第２ゲートラインに接続されており、前記第２薄膜トランジスタのソース電極は前記第１キャパシタの第１電極に接続されており、
前記第３薄膜トランジスタの第３ゲート電極は前記第１電極に接続されており、前記第３薄膜トランジスタの第３ソース電極は前記直流信号ライン及び前記第２キャパシタの第３電極に接続されており、前記第３薄膜トランジスタの第３ドレイン電極は前記第２薄膜トランジスタの第２ドレイン電極に接続されていることを特徴とするアクティブマトリックス型有機電界発光表示装置。
【請求項２】
一つの有機電界発光素子をさらに具備することを特徴とする請求項１記載のアクティブマトリックス型有機電界発光表示装置。
【請求項３】
第１方向に伸長される第１及び第２ゲートラインと、前記第１方向と直交する第２方向に伸長されるデータライン及び直流信号ラインとによって単位画素が限定されるアクティブマトリックス型有機電界発光表示装置において、
前記第１ゲートラインに第１ゲート電極が接続され、前記データラインに第１ソース電極が接続された第１薄膜トランジスタと、
前記第２ゲートラインに第２ゲート電極が接続された第２薄膜トランジスタと、
前記直流信号ラインに第３ソース電極が接続された第３薄膜トランジスタと、
前記第３薄膜トランジスタの第３ドレイン電極及び前記第２薄膜トランジスタの第２ドレイン電極と、アース端との間に接続された有機電界発光素子と、
前記第３薄膜トランジスタの第３ゲート電極及び前記第２薄膜トランジスタの第２ソース電極に接続された第１電極と、前記第１薄膜トランジスタの第１ドレイン電極に接続された第２電極とを含む第１キャパシタと、
前記第２電極と前記直流信号ラインに接続された第３電極を含む第２キャパシタと
を具備し、
前記第１及び第２キャパシタは、互いに異なる機能を有して垂直方向に積層されて形成されたことを特徴とするアクティブマトリックス型有機電界発光表示装置。
【請求項４】
第１方向に伸長される第１及び第２ゲートラインと、前記第１方向と直交する第２方向に伸長されるデータライン及び直流信号ラインとによって単位画素が限定されるアクティブマトリックス型有機電界発光表示装置において、
前記第１ゲートラインとデータラインの交差点の近傍に配置された第１アクティブパターンと、前記第１ゲートラインから延長されて前記第１アクティブパターンの上を通る第１ゲート電極と、前記データラインから延長されて前記第１ゲート電極の一側の第１アクティブパターンと接触される第１ソース電極と、前記第１ゲート電極の他側の第１アクティブパターンと接触される第１ドレイン電極とを含む第１薄膜トランジスタと、
前記第２ゲートラインとデータラインの交差点の近傍に配置された第２アクティブパターンと、前記第２ゲートラインから延長されて前記第２アクティブパターンの上を通る第２ゲート電極と、前記第２ゲート電極の一側の第２アクティブパターンと接触される第２ソース電極と、前記第２ゲート電極の他側の第２アクティブパターンと接触される第２ドレイン電極とを含む第２薄膜トランジスタと、
前記単位画素内に配置された第３アクティブパターンと、前記第３アクティブパターンの上を通る第３ゲート電極と、前記直流信号ラインから延長されて前記第３ゲート電極の一側の第３アクティブパターンと接触される第３ソース電極と、前記第２ドレイン電極から延長されて前記第３ゲート電極の他側の第３アクティブパターンと接触される第３ドレイン電極とを含む第３薄膜トランジスタと、
前記第２アクティブパターンから延長され、前記直流信号ラインの下部に前記直流信号ラインと平行に配置され、前記第２ソース電極及び前記第３ゲート電極に接続された第１電極と、前記第１電極上に形成され前記第１ドレイン電極と接続される第２電極とを含む第１キャパシタと、
前記第２電極と、前記第２電極上に形成され前記直流信号ライン及び前記第３ソース電極に接続された第３電極とを含み、前記第１キャパシタとは互いに異なる機能を有する第２キャパシタと、
前記第３ドレイン電極と接触されて前記単位画素内に配置された画素電極と
を具備することを特徴とするアクティブマトリックス型有機電界発光表示装置。
【請求項５】
前記第１電極と前記第１、第２及び第３アクティブパターンは、同一の層に形成されたことを特徴とする請求項４記載のアクティブマトリックス型有機電界発光表示装置。
【請求項６】
前記第２電極と前記ゲートラインは、同一の層に形成されたことを特徴とする請求項４記載のアクティブマトリックス型有機電界発光表示装置。
【請求項７】
前記第３電極と前記データラインは、同一の層に形成されたことを特徴とする請求項４記載のアクティブマトリックス型有機電界発光表示装置。
【請求項８】
前記画素電極と同一の層に形成され、前記直流信号ライン上に形成された第４電極をさらに具備することを特徴とする請求項４記載のアクティブマトリックス型有機電界発光表示装置。
【請求項９】
前記第２薄膜トランジスタの第２ソース電極は、前記第３薄膜トランジスタの第３ゲート電極と接触されるように形成されたことを特徴とする請求項４記載のアクティブマトリックス型有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス型有機電界発光表示装置及びその製造方法に関し、より詳細には、画素当り二つ以上のキャパシタを必要とする補償回路を用いる時の開口率の低下を防止することができるアクティブマトリックス型有機電界発光表示装置及びその製造方法に関する。
今日のような情報化社会において、電子表示装置の役割はますます重要になり、各種電子表示装置が多様な産業分野に広く使われている。
一般的に、電子表示装置とは、多様な情報を視覚を通じて人間に伝達する装置のことである。即ち、電子表示装置は、各種電子機器から出力される電気的情報信号を人間の視覚で認識可能な光情報信号に変換する電子装置であると定義することができ、人間と電子機器とを結びつける架橋的役割を担う装置として定義することもできる。
【０００２】
このような電子表示装置において、光情報信号が発光現象によって表示される場合には発光型表示装置（ｅｍｉｓｓｉｖｅ  ｄｉｓｐｌａｙ）と称され、反射、散乱、干渉現象などによって光変造を表示される場合には受光型表示装置（ｎｏｎ‐ｅｍｉｓｓｉｖｅ  ｄｉｓｐｌａｙ）と称される。能動型表示装置とも言われる発光型表示装置としては、陰極選管、プラズマ表示パネル、発光ダイオード及び電子発光ディスプレイ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ  ｄｉｓｐｌａｙ：ＥＬＤ）などをあげることができる。また、受動型表示装置である受光型表示装置には、液晶表示装置、電気化学表示装置及び電気泳動表示装置などがある。
テレビやコンピュータ用モニタなどのような画像表示装置に使われる陰極選管（ＣＲＴ）は、表示品質及び経済性などの面で最も高い市場占有率を占めているが、重い重量、大きい容積及び高い消費電力などの多くの短所を有している。
しかし、半導体技術の急速な進歩によって、各種電子装置の固体化、低電圧及び低電力化とともに電子器機の小型及び軽量化によって新しい環境に相応しい電子表示装置、即ち、薄くて軽いながらも低い駆動電圧及び低い消費電力の特徴を備えた平板（フラットパネル）表示装置に対する要求が急激に増大している。
【０００３】
このような平板表示装置の一つとして、電界発光素子が注目されている。電界発光素子は、使用する材料によって無機電界発光素子と有機電界発光素子とで大きく分けられる。
無機電界発光素子は、一般に、発光部に高い電界を印加し、高い電界中で電子を加速して発光中心に衝突させ、それによって発光中心を励起することで発光する素子である。
有機電界発光素子は、陰極（ｃａｔｈｏｄｅ）電極と陽極（ａｎｏｄｅ）電極からそれぞれ電子と正孔を発光部内に注入させて、注入された電子と正孔が結合して励起子を生成し、この励起子が励起状態から基底状態に遷移する時に発光する素子である。
前記のような動作原理によって、無機電界発光素子は１００〜２００Ｖの高い駆動電圧を必要とする一方、有機電界発光素子は５〜２０Ｖ程度の低い電圧で駆動することができるという長所を有しており、このため、有機電界発光素子に対する研究がさらに活発に進められている。また、有機電界発光素子は、広い視野角、高速応答性、高コントラストなどの優秀な特徴を有している。
【０００４】
有機電界発光素子は、アクティブマトリックス型表示装置とパッシブマトリックス型表示装置に両方とも適用することができる。アクティブマトリックス型有機電界発光表示装置は、薄膜トランジスタのようなスイッチング素子によって、複数個の画素に対応する有機電界発光素子を互いに独立的に駆動させる表示装置である。
図１は、従来のアクティブマトリックス型有機電界発光表示装置の等価回路図である。
図１に示すように、従来のアクティブマトリックス型有機電界発光表示装置の画素回路は、二つの薄膜トランジスタＴＦＴ１、ＴＦＴ２と一つのキャパシタＣｓｔで構成される。
具体的には、複数個のゲートラインＧ１、Ｇ２と複数個のデータラインＤ１、Ｄ２が交差配列されて単位画素領域を限定する。隣接するデータラインＤ１、Ｄ２の間には直流信号ラインＶｄｄがデータラインＤ１、Ｄ２と平行に配列される。直流信号ラインＶｄｄには、表示信号の最大値が直流状態で印加される。
【０００５】
ゲートラインＧ１とデータラインＤ１の交差点には、スイッチング素子である第１薄膜トランジスタＴＦＴ１が接続される。第１薄膜トランジスタＴＦＴ１のゲート電極は、ゲートラインＧ１と接続され、ソース電極は、データラインＤ１と接続される。
第１薄膜トランジスタＴＦＴ１のドレイン電極と直流信号ラインＶｄｄとの間にはストレージキャパシタＣｓｔが形成される。また、第１薄膜トランジスタＴＦＴ１のドレイン電極と直流信号ラインＶｄｄとの間には、ストレージキャパシタＣｓｔと並列に、駆動素子である第２薄膜トランジスタＴＦＴ２が接続される。第２薄膜トランジスタＴ２のゲート電極は、第１薄膜トランジスタＴＦＴ１のドレイン電極と接続され、ソース電極は、直流信号ラインＶｄｄと接続され、ドレイン電極は、有機電界発光素子ＥＬに接続される。
第１薄膜トランジスタＴＦＴ１がターンオンされると、データラインＤ１の表示信号値によって第２薄膜トランジスタＴＦＴ２がターンオンされ、直流信号ラインＶｄｄの直流信号値が有機電界発光素子ＥＬに印加されて有機電界発光素子ＥＬが駆動される。
しかし、このように二つの薄膜トランジスタを使用する回路を適用した有機電界発光表示装置によると、駆動薄膜トランジスタの特性偏差、例えばしきい電圧の変動などによって、パネル上の輝度が均一ではない問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このような駆動薄膜トランジスタの特性偏差を補償するために、別途の薄膜トランジスタを追加する補償回路が提案された。しかし、このような補償回路を適用する場合、薄膜トランジスタの個数が増加するので、単位画素領域に薄膜トランジスタの占める面積が増加して開口率が低下される。また、補償回路の中で一部回路は画素当り互いに異なる機能を有する二つのキャパシタを必要とするので、単位画素に配置される薄膜トランジスタとキャパシタ個数の増加によって開口率が減少される。このような開口率の減少は輝度の低下をもたらし、高電流駆動を要求して寿命が減少される結果をもたらす。
従って、本発明の一目的は、画素当り二つ以上のキャパシタを必要とする補償回路を適用する時、開口率低下を防止することができるアクティブマトリックス型有機電界発光表示装置を提供することにある。
本発明の一目的は、画素当り二つ以上のキャパシタを必要とする補償回路を適用するアクティブマトリックス型有機電界発光表示装置の開口率低下を防止することができるアクティブマトリックス型有機電界発光表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によると、
単位画素領域内に配置され、互いに異なる機能を有して一つの電極を共有する第１及び第２のキャパシタ；
前記単位画素領域内に形成された第１、第２及び第３の薄膜トランジスタ；
第１及び第２ゲートライン；
データライン；及び
直流信号ライン；
を含み、
前記第１及び第２のキャパシタは垂直方向に積層されて形成され、
前記第１及び第２のキャパシタが共有する一つの第２電極は前記第１薄膜トランジスタの第１ドレイン電極に接続されており、
前記第１薄膜トランジスタの第１ゲート電極は前記第１ゲートラインに接続されており、前記第１薄膜トランジスタの第１ソース電極は前記データラインに接続されており、
前記第２薄膜トランジスタの第２ゲート電極は前記第２ゲートラインに接続されており、前記第２薄膜トランジスタのソース電極は前記第１キャパシタの第１電極に接続されており、
前記第３薄膜トランジスタの第３ゲート電極は前記第１電極に接続されており、前記第３薄膜トランジスタの第３ソース電極は前記直流信号ライン及び前記第２キャパシタの第３電極に接続されており、前記第３薄膜トランジスタの第３ドレイン電極は前記第２薄膜トランジスタの第２ドレイン電極に接続されていることを特徴とするアクティブマトリックス型有機電界発光表示装置が提供される。
【０００８】
また、本発明の一実施形態によると、
第１方向に伸長される第１及び第２ゲートラインと、前記第１方向と直交する第２方向に伸長されるデータライン及び直流信号ラインとによって単位画素が限定されるアクティブマトリックス型有機電界発光表示装置において、
前記第１ゲートラインに第１ゲート電極が接続され、前記データラインに第１ソース電極が接続された第１薄膜トランジスタと、
前記第２ゲートラインに第２ゲート電極が接続された第２薄膜トランジスタと、
前記直流信号ラインに第３ソース電極が接続された第３薄膜トランジスタと、
前記第３薄膜トランジスタの第３ドレイン電極及び前記第２薄膜トランジスタの第２ドレイン電極と、アース端との間に接続された有機電界発光素子と、
前記第３薄膜トランジスタの第３ゲート電極及び前記第２薄膜トランジスタの第２ソース電極に接続された第１電極と、前記第１薄膜トランジスタの第１ドレイン電極に接続された第２電極とを含む第１キャパシタと、
前記第２電極と前記直流信号ラインに接続された第３電極を含む第２キャパシタと
を具備し、
前記第１及び第２キャパシタは、互いに異なる機能を有して垂直方向に積層されて形成されたことを特徴とするアクティブマトリックス型有機電界発光表示装置が提供される。
【０００９】
また、本発明の一実施形態によると、
第１方向に伸長される第１及び第２ゲートラインと、前記第１方向と直交する第２方向に伸長されるデータライン及び直流信号ラインとによって単位画素が限定されるアクティブマトリックス型有機電界発光表示装置において、
前記第１ゲートラインとデータラインの交差点の近傍に配置された第１アクティブパターンと、前記第１ゲートラインから延長されて前記第１アクティブパターンの上を通る第１ゲート電極と、前記データラインから延長されて前記第１ゲート電極の一側の第１アクティブパターンと接触される第１ソース電極と、前記第１ゲート電極の他側の第１アクティブパターンと接触される第１ドレイン電極とを含む第１薄膜トランジスタと、
前記第２ゲートラインとデータラインの交差点の近傍に配置された第２アクティブパターンと、前記第２ゲートラインから延長されて前記第２アクティブパターンの上を通る第２ゲート電極と、前記第２ゲート電極の一側の第２アクティブパターンと接触される第２ソース電極と、前記第２ゲート電極の他側の第２アクティブパターンと接触される第２ドレイン電極とを含む第２薄膜トランジスタと、
前記単位画素内に配置された第３アクティブパターンと、前記第３アクティブパターンの上を通る第３ゲート電極と、前記直流信号ラインから延長されて前記第３ゲート電極の一側の第３アクティブパターンと接触される第３ソース電極と、前記第２ドレイン電極から延長されて前記第３ゲート電極の他側の第３アクティブパターンと接触される第３ドレイン電極とを含む第３薄膜トランジスタと、
前記第２アクティブパターンから延長され、前記直流信号ラインの下部に前記直流信号ラインと平行に配置され、前記第２ソース電極及び前記第３ゲート電極に接続された第１電極と、前記第１電極上に形成され前記第１ドレイン電極と接続される第２電極とを含む第１キャパシタと、
前記第２電極と、前記第２電極上に形成され前記直流信号ライン及び前記第３ソース電極に接続された第３電極とを含み、前記第１キャパシタとは互いに異なる機能を有する第２キャパシタと、
前記第３ドレイン電極と接触されて前記単位画素内に配置された画素電極と
を具備することを特徴とするアクティブマトリックス型有機電界発光表示装置が提供される。
【発明の効果】
【００１０】
本発明によると、画素当り互いに異なる機能を有する二つ以上のキャパシタを必要とする補償回路を適用する時、二つ以上のキャパシタを垂直方向に積層させることで、画素内のキャパシタ個数の増加による開口率低下を防止することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の望ましい一実施形態をより詳細に説明する。
図２は、本発明によるアクティブマトリックス型有機電界発光表示装置の平面図である。図３は、図２に示すアクティブマトリックス型有機電界発光表示装置の等価回路図である。図４は、図２のＡ-Ａ’線による有機電界発光表示装置の断面図である。
図２〜図４に示すように、本発明のアクティブマトリックス型有機電界発光表示装置の画素回路は、三つの薄膜トランジスタＴ１、Ｔ２、Ｔ３と二つのキャパシタＣ１、Ｃ２、そして四つの配線ＧＬ１、ＧＬ２、ＤＬ、Ｖｄｄで構成される。
具体的に、第１方向に伸長される第１及び第２ゲートラインＧＬ１、ＧＬ２と、第１方向と直交する第２方向に伸長されるデータラインＤＬ及び直流信号ラインＶｄｄによって単位画素が限定される。
第１ゲートラインＧＬ１は、スイッチング素子である第１薄膜トランジスタＴ１をオン／オフしてデータラインＤＬを通じて初期データ電圧及び階調データ電圧を印加する役割をする。第２ゲートラインＧＬ２は、第２薄膜トランジスタＴ２をオン／オフして駆動素子である第３薄膜トランジスタＴ３の特性を補償する役割をする。直流信号ラインＶｄｄには、表示信号の最大値が直流状態で一定に印加される。
【００１２】
第１薄膜トランジスタＴ１は、第１ゲートラインＧＬ１とデータラインＤＬの交差点の近傍に配置された第１アクティブパターン１０５、第１ゲートラインＧＬ１から延長されて第１アクティブパターン１０５上を通る第１ゲート電極１１０、データラインＤＬから延長されて第１ゲート電極１１０の一側の第１アクティブパターン１０５と接触される第１ソース電極１２２及び第１ゲート電極１１０の他側の第１アクティブパターン１０５と接触される第１ドレイン電極１２３を含む。第１薄膜トランジスタＴ１の第１ゲート電極１１０は第１ゲートラインＧＬ１と接続され、第１ソース電極１２２はデータラインＤ１と接続される。
第２薄膜トランジスタＴ２は、第２ゲートラインＧＬ２とデータラインＤＬの交差点の近傍に配置された第２アクティブパターン１０６、第２ゲートラインＧＬ２から延長されて第２アクティブパターン１０６上を通る第２ゲート電極１１１、第２ゲート電極１１１の一側の第２アクティブパターン１０６と接触される第２ソース電極１２５及び第２ゲート電極１１１の他側の第２アクティブパターン１０６と接触される第２ドレイン電極１２４を含む。第２薄膜トランジスタＴ２の第２ゲート電極１１１は、第２ゲートラインＧＬ２と接続される。
【００１３】
第３薄膜トランジスタＴ３は、単位画素内に配置された第３アクティブパターン１０７、第３アクティブパターン１０７上を通る第３ゲート電極１１２、直流信号ラインＶｄｄから延長されて第３ゲート電極１１２の一側の第３アクティブパターン１０７と接触される第３ソース電極１２７及び第２ドレイン電極１２４から延長されて第３ゲート電極１１２の他側の第３アクティブパターン１０７と接触される第３ドレイン電極１２６を含む。第３薄膜トランジスタＴ３の第３ゲート電極１１２は、第２薄膜トランジスタＴ２の第２ソース電極１２５と接続され、第３ソース電極１２７は、直流信号ラインＶｄｄと接続され、第３ドレイン電極１２６は、第２薄膜トランジスタＴ２の第２ドレイン電極１２４及び有機電界発光素子ＥＬと接続される。
望ましくは、第３薄膜トランジスタＴ３はｐ型に形成され、第１及び第２薄膜トランジスタＴ１、Ｔ２はｎ型またはｐ型中の一つで形成される。
【００１４】
第１キャパシタＣ１は、第２薄膜トランジスタＴ２の第２アクティブパターン１０６から延長されて直流信号ラインＶｄｄの下部に直流信号ラインＶｄｄと平行に配置された第１電極１０８、ゲート絶縁膜１０９及び第１電極１０８とオーバーラップされる第２電極１１３で構成される。第１電極１０８は、第１、第２及び第３薄膜トランジスタＴ１、Ｔ２、Ｔ３のアクティブパターン１０５、１０６、１０７と同一の層に形成される。第２電極１１３は、ゲートラインＧＬと同一の層に形成される。第１キャパシタＣ１の第１電極１０８は、第３薄膜トランジスタＴ３の第３ゲート電極１１２及び第２薄膜トランジスタＴ２の第２ソース電極１２５に接続され、第２電極１１３は、第１薄膜トランジスタＴ１の第１ドレイン電極１２３に接続される。第１キャパシタＣ１は、第３薄膜トランジスタＴ３の特性が補償された電圧を保存し、カップリングを通じて第３薄膜トランジスタＴ３の第３ゲート電極１１２にデータ電圧を伝達する役割をする。
第２キャパシタＣ２は、第２電極１１３、層間絶縁膜１１４及び第２電極１１３とオーバーラップされる第３電極１２８で構成される。第２キャパシタＣ２の第３電極１２８は、直流信号ラインＶｄｄに接続される。第３電極１２８は、データラインＤＬと同一の層に形成される。第２キャパシタＣ２は、直流信号ラインＶｄｄと第１薄膜トランジスタＴ１の第１ドレイン電極１２３との間に接続され、フレーム時間の間、データ電圧を一定に維持させる役割をする。
【００１５】
従って、第１キャパシタＣ１と第２キャパシタＣ２は、異なる機能を有し、第１薄膜トランジスタＴ１の第１ドレイン電極１２３に接続された共通電極、即ち第２電極１１３を共有して、垂直方向に積層されて形成される。
本発明の単位画素領域内には、第３薄膜トランジスタＴ３の第３ドレイン電極１２６と接触される画素電極１３４が形成される。また、画素電極１３４と同一の層からなる第４電極１３５が第２キャパシタＣ２の第３電極１２８とオーバーラップされるように形成される。万一、第２キャパシタＣ２に高いキャパシタンスが要求される場合には、第２電極１１３と第４電極１３５との間に存在する層間絶縁膜１１４及び保護膜１３０で誘電膜を構成することで、キャパシタンスを確保することができる。
本発明による画素回路は、次のように駆動される。
【００１６】
即ち、第１ゲートラインＧＬ１によって第１薄膜トランジスタＴ１がターンオンされると、データラインＤＬの表示信号値によって第３薄膜トランジスタＴ３がターンオンされ、直流信号ラインＶｄｄの直流信号値が有機電界発光素子ＥＬに印加されて有機電界発光素子ＥＬが駆動される。この時、第２ゲートラインＧＬ２に補償電圧を印加して第２薄膜トランジスタＴ２をターンオンさせると、第３薄膜トランジスタＴ３の第３ゲート電極１１２と第３ドレイン電極１２６が接続され、駆動素子である第３薄膜トランジスタＴ３の特性差異が減少される。
【００１７】
以下、前述した構造を有する本発明のアクティブマトリックス型有機電界発光表示装置の製造方法を説明する。
図５ａ〜図５ｅは、図４に図示した有機電界発光表示装置の製造方法を説明するための断面図である。
図５ａに示すように、硝子、石英、サファイアのような絶縁基板１００上に、シリコン酸化物をプラズマ-増大化学気相蒸着方法ＰＥＣＶＤによって、約２０００Åの厚さに蒸着して遮断膜１０１を形成する。遮断膜１０１は、後続の非晶質シリコン膜の結晶化の間、熱損失を防止するために使用することが望ましい。
遮断膜１０１上に、ｎ型不純物でドーピングされた非晶質シリコン膜をＰＥＣＶＤ方法によって約８００Åの厚さに蒸着した後、これをフォトリソグラフィ工程でパターニングして、単位画素内の薄膜トランジスタ領域及びキャパシタ領域にバッファ層１０２、１０３を形成する。
【００１８】
続いて、バッファ層１０２、１０３及び遮断膜１０１上に、非晶質シリコン膜を低圧化学気相蒸着またはＰＥＣＶＤ方法によって、約５００Åの厚さに蒸着してアクティブ層１０４を形成した後、レーザーアニーリングまたはファーネスアニーリング（ｆｕｒｎａｃｅ  ａｎｎｅａｌｉｎｇ）を実施して、アクティブ層１０４を多結晶シリコンで結晶化させる。
図５bに示すように、フォトリソグラフィ工程で多結晶シリコンアクティブ層１０４をパターニングして、単位画素内の薄膜トランジスタ領域に第１アクティブパターン（図２の１０５）、第２アクティブパターン（図２の１０６）及び第３アクティブパターン（図３の１０７）を形成する。これと同時に、単位画素内のキャパシタ領域に、多結晶シリコンアクティブ層からなる第１電極１０８を形成する。
続いて、アクティブパターン１０５、１０６、１０７及び第１電極１０８が形成された結果物の全面に、シリコン酸化物をＰＥＣＶＤ方法によって１０００Å〜２０００Åの厚さに蒸着してゲート絶縁膜１０９を形成する。
【００１９】
図５ｃに示すように、ゲート絶縁膜１０９上にゲート膜として、例えばアルミニウム-ネオジム（ＡｌＮｄ）をスパッタリングによって約３０００Åの厚さに蒸着した後、フォトリソグラフィ工程でゲート膜をパターニングする。これにより、第１方向に伸長される第１及び第２ゲートライン（図２のＧＬ１、ＧＬ２）、第１ゲートラインＧＬ１から分岐された第１薄膜トランジスタＴ１の第１ゲート電極（図２の１１０）、第２ゲートラインＧＬ２から分岐された第２薄膜トランジスタＴ２の第２ゲート電極（図２の１１１）、及び単位画素内に配置される第３薄膜トランジスタＴ３の第３ゲート電極（図２の１１２）が形成される。これと同時に、ゲート膜からなる第２電極１１３が第１電極１０８とオーバーラップされるように形成される。第２電極１１３は、積層される第１キャパシタＣ１と第２キャパシタＣ２の共通電極として使われる。
この時、前述したゲート膜のパターニング工程の時、使用されるフォトマスクを利用して不純物イオン注入を実施することで、第１、第２及び第３薄膜トランジスタＴ１、Ｔ２、Ｔ３のソース／ドレイン領域（図示せず）を形成する。望ましくは、第３薄膜トランジスタＴ３はｐ型に形成され、第１及び第２薄膜トランジスタＴ１、Ｔ２はｎ型またはｐ型中の一つで形成する。
【００２０】
図５ｄに示すように、ソース／ドレイン領域のドーピングされたイオンを活性化させシリコン層の損傷をキュアリングするために、レーザーアニーリングまたはファーニスアニーリングを実施した後、結果物の全面にシリコン窒化物を約８０００Åの厚さに蒸着して層間絶縁膜１１４を形成する。
続いて、フォトリソグラフィ工程で、層間絶縁膜１１４をエッチングして、第１、第２及び第３薄膜トランジスタＴ１、Ｔ２、Ｔ３のソース／ドレイン領域を露出させるコンタクトホール１１５、１１６、１１７、１１８、１１９、１２０を形成する。この時、第３薄膜トランジスタＴ３の第３ゲート電極１１２の所定部位を露出させるコンタクトホール１２１を共に形成する。
【００２１】
コンタクトホール１１５、１１６、１１７、１１８、１１９、１２０、１２１及び層間絶縁膜１１４上に、データ膜として、例えばモリダングステン（ＭoＷ）またはアルミニウム-ネオジム（ＡｌＮｄ）を約３０００Å〜６０００Åの厚さに蒸着した後、フォトリソグラフィ工程でデータ膜をパターニングする。これにより、第１方向と直交する第２方向に伸長されるデータラインＤＬ及び直流信号ラインＶｄｄ、及び、コンタクトホールを通じてソース／ドレイン領域と接続される第１薄膜トランジスタＴ１の第１ソース／ドレイン電極（図２の１２２、１２３）、第２薄膜トランジスタＴ２の第２ソース／ドレイン電極（図２の１２５、１２４）及び第３薄膜トランジスタＴ３の第３ソース／ドレイン電極（図２の１２７、１２６）が形成される。これと同時に、データ膜からなる第３電極１２８が、第２電極１１３とオーバーラップされるように形成される。第３電極１２８は、直流信号ラインＶｄｄで構成され、第３薄膜トランジスタＴ３の第３ソース電極１２７と接続される。望ましくは、一つの電極パターンで、第２薄膜トランジスタＴ２の第２ドレイン電極１２４と第３薄膜トランジスタＴ３の第３ドレイン電極１２６を同時に形成する。また、第２薄膜トランジスタＴ２の第２ソース電極１２５は、第３薄膜トランジスタＴ３の第３ゲート電極１１２と接触されるよう形成される。
【００２２】
図５ｅに示すように、データラインＤＬ、直流信号ラインＶｄｄ、ソース／ドレイン電極１２２、１２３、１２４、１２５、１２６、１２７及び層間絶縁膜１３０上に、シリコン窒化物を約２０００Å〜３０００Åの厚さに蒸着して保護膜１３０を形成した後、フォトリソグラフィ工程で、保護膜１３０をエッチングして第３薄膜トランジスタＴ３の第３ドレイン電極１２６を露出させるバイアホール１３２を形成する。
バイアホール１３２及び保護膜１３０上に、インジウム錫酸化物またはインジウム-亜鉛-酸化物のような透明導電膜を約３００Å〜５００Åの厚さに蒸着した後、フォトリソグラフィ工程で、透明導電膜をパターニングする。これにより、バイアホール１３２を通じて第３薄膜トランジスタＴ３の第３ドレイン電極１２６と接続される画素電極１３４が形成され、これと同時に、透明導電膜からなる第４電極１３５が第３電極（１２８）とオーバーラップされるように形成される。
【００２３】
続いて、図４に示すように、画素電極１３４、第４電極１３５及び保護膜１３０上に有機絶縁膜１３６を形成した後、露光及び現像工程で画素電極１３４と同一の形状の開口部１３７を形成する。この時、開口部１３７は、画素電極１３４の幅より狭い幅に形成する。
開口部１３７及び有機絶縁膜１３６上に、正孔移送層１３８、発光層１４０及び電子移送層１４２を順次に形成した後、その上に陰極電極１４４を形成することで、有機電界発光素子ＥＬを完成する。
【００２４】
前述したように本発明によると、画素当り互いに異なる機能を有する二つ以上のキャパシタを必要とする補償回路を備える時、二つ以上のキャパシタを垂直方向に積層させることで、画素内のキャパシタ個数の増加による開口率低下を防止することができる。
また、本発明の積層型キャパシタは、図３に図示した画素回路以外に、互いに異なる機能を有する二つ以上のキャパシタを使用するいかなる画素回路にも適用することができることは明白である。
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００２５】
【図１】従来のアクティブマトリックス型有機電界発光表示装置の回路図である。
【図２】本発明によるアクティブマトリックス型有機電界発光表示装置の平面図である。
【図３】図２に示すアクティブマトリックス型有機電界発光表示装置の等価回路図である。
【図４】図２のＡ-Ａ’線に沿った有機電界発光表示装置の断面図である。
【図５ａ】図４に示す有機電界発光表示装置の製造方法を説明するための断面図である。
【図５ｂ】図４に示す有機電界発光表示装置の製造方法を説明するための断面図である。
【図５ｃ】図４に示す有機電界発光表示装置の製造方法を説明するための断面図である。
【図５ｄ】図４に示す有機電界発光表示装置の製造方法を説明するための断面図である。
【図５ｅ】図４に示す有機電界発光表示装置の製造方法を説明するための断面図である。
【図１】
0003999205.tif 000002
【図２】
0003999205.tif 000003
【図３】
0003999205.tif 000004
【図４】
0003999205.tif 000005
【図５Ａ】
0003999205.tif 000006
【図５Ｂ】
0003999205.tif 000007
【図５Ｃ】
0003999205.tif 000008
【図５Ｄ】
0003999205.tif 000009
【図５Ｅ】
0003999205.tif 000010