(57)【特許請求の範囲】
【請求項１】
所定のパターンを持った基準画像と被検査画像との位置ずれを前記基準画像内の一部領域を用いて計測するパターン位置の計測方法であって、
前記基準画像内の前記一部領域を前記基準画像の前記パターンに応じて設定するために、
前記パターンの位置計測に有効な方向毎に、画素の明度変化の大きい順で個々の画素を前記基準画像内の一部領域として設定するとともに、
前記基準画像内の設定した前記一部領域を構成する全画素の位置座標を予め記憶し、
この記憶した位置座標に基づいて前記被検査画像の走査を行うようにしたことを特徴とするパターン位置の計測方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、計器の文字盤、半導体ウェーハのパターン等の各種被検査体の外観の位置を画像処理技術を利用して計測できるようにしたパターン位置の計測方法およびパターン位置の計測装置に関する。
【０００２】
【従来の技術】
従来、計器の文字盤、半導体ウェーハのパターン等の各種被検査体の外観を画像処理技術を利用して検査するために、基準画像と被検査画像とのずれを検出することは、例えば、特開平３−１６７４０７号公報において提案されるように公知である。この特開平３−１６７４０７号公報において提案される被検査体の外観の検査法は、図９（ａ）に示すように、入力画像の領域Ｒの位置を計測するために、まず、被検査画像のパターン（Ｒ）と同一の基準画像のパターン（Ｒ0）を登録する。この登録された基準画像のパターン（Ｒ0）に関する情報としては、基準画像のパターン（Ｒ0）の明るさ（明度）データとこの基準画像のパターン（Ｒ0）の位置座標（ｘ，ｙ）のデータ（図９（ｂ）参照）が必要になる。また、検索領域Ｑは被検査画像のパターン（Ｒ）のずれ可能な範囲に応じて予め設定される。
【０００３】
このような準備の後、検出領域（ｑ）を検索領域Ｑ内で走査しながら、基準画像のパターン（Ｒ0）と検出領域（ｑ）とを比較して、最も一致度が高い位置を検出するものである。この一致度を算出するには、基準画像のパターン（Ｒ0）と検出領域（ｑ）との明るさ（明度）の差異の総和を用いるものである。例えば、基準画像のパターン（Ｒ0）の大きさおよび検出領域（ｑ）の大きさをそれぞれｍ×ｎ（画素）、検出領域（ｑ）の走査範囲をＭ×Ｎ（回）とすると、上述の被検査画像のパターン（Ｒ）と基準画像のパターン（Ｒ0）とのずれの計測における総演算量は、ｍ×ｎ×Ｍ×Ｎ（回）の減算と加算が必要になる。
【０００４】
【発明が解決しようとする課題】
この場合、被検査画像のパターン（Ｒ）と基準画像のパターン（Ｒ0）とのずれの計測を高速に行うためには、上述のｍ、ｎ、Ｍ、Ｎを小さくする必要があるが、Ｍ、Ｎは被検査画像のパターン（Ｒ）のずれ可能な範囲に依存するため、Ｍ、Ｎを低減することは困難であり、また、ｍ、ｎを小さくするとずれの計測精度が低下するという問題を生じる。また、基準画像のパターン（Ｒ0）を予め登録しておく必要があるが、図１０（ａ）のように基準画像のパターン（Ｒ0）を設定すると、充分な計測精度が得られなく、図１０（ｂ）のように設定すれば充分な計測精度が得られるようになるが、処理時間が増大するという問題を生じる。
【０００５】
そこで、本発者等は以下のことを検討した。即ち、一般的に、基準画像と被検査画像とがばらつく要因は、例えば、印刷系においては、太り・細り、ギザ、歪等があり、撮影系においては、量子化誤差、ランダムノイズ等がある。視覚装置内でこれらのばらつきを定量化する場合には、形状によるばらつきσfと明るさのばらつきσbとに統合し、これに基準画像を与えれば、被検査画像の画素毎のばらつきσ（ｘ、ｙ）が次の数１で示すように定量的に推定可能となる。
【０００６】
【数１】
σ（ｘ、ｙ）＝（σf2＋σb2）1/2
ここで、工程能力Ｃｐ（＝規格巾／ばらつき巾  が１．３より大であれば適切と判断される）の考え方を導入し、図１１に示すような矩形や円等の定形パターンを用意してＣｐ値の実験を行うと、これらの定形パターンのみでは工程能力Ｃｐ＞１．３の条件が満たせ得ない結果となった。
【０００７】
Ｃｐ値が最も高いパターン７の部分画像Ｗ1について不一致度を調査すると、図１２の真中上側の表に示すように、不一致度が９、０、７と並ぶ左上方向は計測が苦手な方向となることが分かった。一方、パターン１の部分画像Ｗ2について不一致度を調査すると、図１２の左下側の表に示すように、不一致度が１、０、０と並ぶ右横方向は計測が苦手な方向となることが分かった。この調査結果より、部分画像Ｗ1に部分画像Ｗ2を付加すると図１２の右側の表に示すように高いＣｐ値が得られ、両者の苦手方向を補強すれば良いことが分かる。しかしながら、部分画像Ｗ1に部分画像Ｗ2を付加すると部分画像の面積が制限値を越えてしまうため、総面積を一定にする必要が生じた。
【０００８】
複数の部分画像を用いても総面積が一定（ここでは１０２４画素とする）になるためには、部分画像の画素数を減せば可能となる。部分画像の画素数を減らすためには、図１３に示すように、１つの部分画像を２分割（図１３（ａ）参照）し、分割された他方を再配置（図１３（ｂ）参照）し、この分割、再配置（図１３（ｃ）参照）を繰り返せば最終的には図１３（ｄ）に示すように１０２４画素の集合となるものである。
【０００９】
しかしながら、このような手法においては、分割、再配置を繰り返せば、分割する毎に、新たに再配置する位置を全画面について走査して探索する必要があり、膨大な演算量となって、実用的ではないという結果が得られた。
【００１０】
そこで、本発明は１０２４画素を再配置するよりも１画素ずつ選んで、最終的に１０２４画素になるようにすれば演算速度が約１０００倍も高速になるという知見に基づいてなされたものであり、計測精度を維持しつつ処理速度を高速化することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は、所定のパターンを持った基準画像と被検査画像との位置ずれを前記基準画像内の一部領域を用いて計測するパターン位置の計測方法であって、
前記基準画像内の前記一部領域を前記基準画像の前記パターンに応じて設定するために、
前記パターンの位置計測に有効な方向毎に、画素の明度変化の大きい順で個々の画素を前記基準画像内の一部領域として設定するとともに、
前記基準画像内の設定した前記一部領域を構成する全画素の位置座標を予め記憶し、
この記憶した位置座標に基づいて前記被検査画像の走査を行うようにしたことにある。
【００１４】
【発明の作用・効果】
上記のように構成した本発明においては、基準画像内の一部領域を基準画像のパターンに応じて基準画像内におけるパターン位置計測に有効な方向毎に個々の画素の明度変化の大きい順で設定するとともに、予め記憶した位置座標に基づいて被検査画像の走査を行うようにしたので、上述した一部領域の自動的な設定を確保するとともに計測精度を維持しつつ処理時間が短縮できるようになる。
【００１５】
【実施例】
以下に、図に基づいて本発明の実施例を説明する。
実施例１
図１は本発明のパターン位置計測装置の第１実施例の全体構成を示すブロック図である。本第１実施例のパターン位置計測装置は誤差補正回路１００とマイクロコンピュータ２００とから構成されている。図１に示すように、誤差補正回路１００は被検査画像を入力する入力ポート１と基準画像を入力する入力ポート２と、これらの入力画像を補正して、この補正された入力画像を出力する出力ポート１と出力ポート２とを備えており、誤差補正回路１００による誤差補正により、ずれのない画像が出力ポート１および出力ポート２から出力される。
【００１６】
入力ポート１から入力された被検査画像を第１フレームメモリ１１１に記憶させるために入力ポート１と第１フレームメモリ１１１とは受信ゲート１０３を介して接続されている。また、入力ポート２から入力された基準画像を第２フレームメモリ１１２に記憶させるために入力ポート２と第２フレームメモリ１１２とは受信ゲート１０４を介して接続されている。受信ゲート１０３と受信ゲート１０４とは、マイクロコンピュータ２００からの指令がバスインターフェイス１０１および指令レジスタ１０２を介して入力されて各受信ゲート１０３、１０４を開くように接続されている。
【００１７】
第１アドレス発生回路１０５は第１フレームメモリ１１１および第２フレームメモリ１１２に対してのデータアクセス時のアドレス信号を生成する回路であり、この第１アドレス発生回路１０５から生成されたアドレス信号に基づき、第１フレームメモリ１１１および第２フレームメモリ１１２の座標データがアクセスされる。また、第２アドレス発生回路１０６は後述するマッチング座標メモリ１０９内のデータを順次読み出すためのアドレス信号を生成する回路であり、この第２アドレス発生回路１０６から生成されたアドレス信号に基づき、マッチング座標メモリ１０９のデータが順次読み出される。
【００１８】
アドレスデータ選択回路１０７は、マイクロコンピュータ２００からバスインターフェイス１０１を介してマッチング座標メモリ１０９に指令を与えて、マッチング座標メモリ１０９へ基準画像の一部領域を構成する位置計測に有効な画素の個々の座標データの書き込みとマッチング座標メモリ１０９からの基準画像の一部領域を構成する位置計測に有効な画素の個々の座標データの読み出しを切り換える回路である。マッチング座標メモリ１０９はアドレスデータ選択回路１０７の選択的な切換により、基準画像の一部領域を構成する位置計測に有効な画素の個々の座標データを記憶するメモリである。
【００１９】
座標バッファ１０８はマッチング座標メモリ１０９に記憶された画素の個々の座標データの中から第２アドレス発生回路１０６により選択されたアドレスの座標データをアドレスデータ選択回路１０７を介して一時的に記憶するバッファである。マッチング用走査アドレス発生回路１１０は座標バッファ１０８に一時的に記憶された座標データを被検査画像のｘ方向およびｙ方向に走査してオフセット値、即ち、ずれを順次出力する回路である。加算器１１３は座標バッファ１０８より出力された座標データと、マッチング用走査アドレス発生回路１１０より出力されたオフセット値とを加算して第１フレームメモリ１１１に出力するものである。
【００２０】
明度差演算回路１１４は第１フレームメモリ１１１より出力された明度のデータと第２フレームメモリ１１２より出力された明度のデータとの差を演算して、明度差累算器１１５に出力するものである。明度差累算器１１５は明度差演算回路１１４より出力された明度差データと後述する明度差累算メモリ１１６より出力された明度差データとをマッチング用走査アドレス発生回路１１０より出力されたオフセット値毎に加算し、この加算された明度差データを明度差累算メモリ１１６に出力するものである。明度差累算メモリ１１６は明度差累算器１１５より出力された加算された明度差データを格納するメモリである。
【００２１】
合致度判断回路１１７は明度差累算メモリ１１６に格納された明度差データを走査し、明度差データの最小値を検出して、その検出した最小値のアドレスに対応したずれ量を後述するずれ量レジスタ１１８に出力するものである。ずれ量レジスタ１１８は合致度判断回路１１７から出力されたずれ量を保持するレジスタである。
【００２２】
第３アドレス発生回路１１９はずれ量レジスタ１１８から出力されるずれ量に応じて、このずれ量をなくすように第１フレームメモリ１１１のアドレスを生成する回路であり、第４アドレス発生回路１２０はずれ量レジスタ１１８から出力されるずれ量に応じて、このずれ量をなくすように第２フレームメモリ１１２のアドレスを生成する回路である。このように、誤差補正回路１００による誤差補正により、ずれのない画像が出力ポート１および出力ポート２から出力されることとなる。
【００２３】
図２は本第１実施例におけるパターンマッチングによるパターン位置を計測する方法を模式的に示す図である。図２（ａ）は基準画像Ｘを示す図である。図２（ｂ）はパターン位置の計測に有効な画素を指定した状態を示す図である。図２（ｃ）（ｄ）（ｅ）は被検査画像に対して図２（ｂ）のある画素Ａ、Ｂ、Ｃ、Ｄ、Ｅの走査を行って、基準画像Ｘと被検査画像Ｙとの一致度を評価を示す図であり、図２（ｃ）は一致度が低い状態の例を示し、図２（ｄ）は一致度が中程度の状態の例を示し、図２（ｅ）は一致度が高い状態の例を示す図である。
【００２４】
図１、図２に基づいて、本第１実施例の動作を説明する。まず、マイクロコンピュータ２００の指令の基に受信ゲート１０４を開いた状態にして、図示しない記録媒体により記録された基準画像の２値データを第１アドレス発生回路１０５から生成されたアドレス信号に基づき、順次、入力ポート２より第２フレームメモリ１１２に格納する。また、マイクロコンピュータ２００の指令の基に受信ゲート１０３を開いた状態にして、カメラ等により撮影した被検査画像の２値データを第１アドレス発生回路１０５から生成されたアドレス信号に基づき、順次、入力ポート１より第１フレームメモリ１１１に格納する。なお、第１フレームメモリ１１１および第２フレームメモリ１１２に格納する画像データは座標データと２５６段階の明度データである。
【００２５】
ついで、第２フレームメモリ１１２に格納された基準画像より、図２（ｂ）に示すパターン位置の計測に有効な画素の個々の座標データをマッチング座標メモリ１０９に格納する。なお、本第１実施例においては画素の個々の座標データは１０２４個であるが、ここでは説明を簡単にするために、パターン位置の計測に有効な画素の個数を図２（ｂ）に示すようにＡ、Ｂ、Ｃ、Ｄ、Ｅの５個とし、それらの座標を（ｘ1，ｙ1）、（ｘ2，ｙ2）、（ｘ3，ｙ3）、（ｘ4，ｙ4）、（ｘ5，ｙ5）とする。
【００２６】
画素の個々の座標データをマッチング座標メモリ１０９に格納すると、マイクロコンピュータ２００はアドレスデータ選択回路１０７を第２アドレス発生回路１０６および座標バッファ１０８に接続する指令を送出し、第２アドレス発生回路１０６はアドレス信号を送出する。この第２アドレス発生回路１０６から送出されたアドレス信号に基づき、マッチング座標メモリ１０９は画素Ａの座標（ｘ1，ｙ1）を座標バッファ１０８に送出する。すると、座標バッファ１０８は画素Ａの座標（ｘ1，ｙ1）を一時的に記憶し、第２フレームメモリ１１２に画素Ａの座標（ｘ1，ｙ1）を指定するするとともに、加算器１１３に画素Ａの座標（ｘ1，ｙ1）を出力する。第２フレームメモリ１１２は座標バッファ１０８からの画素Ａの座標（ｘ1，ｙ1）指定に基づき、画素Ａの座標（ｘ1，ｙ1）の明度データＭ（ｘ1，ｙ1）を明度差演算回路１１４に送出する。
【００２７】
また、マッチング用走査アドレス発生回路１１０はこの画素Ａを被検査画像のｘ方向およびｙ方向に走査してオフセット値、即ち、被検査画像と基準画像の画素Ａとのずれ量（Δｘ，Δｙ）を可能なずれ位置の全て、例えば、Δｘ＝−８〜＋７、Δｙ＝−８〜＋７について順次出力するものであり、このマッチング用走査アドレス発生回路１１０から加算器１１３にずれ量（−８，−８）が出力されると、加算器１１３は座標バッファ１０８から出力された画素Ａの座標（ｘ1，ｙ1）にマッチング用走査アドレス発生回路１１０から出力されたずれ量（−８，−８）を加算し、第１フレームメモリ１１１に座標（ｘ1−８，ｙ1−８）のデータを出力する。第１フレームメモリ１１１は加算器１１３からの座標（ｘ1−８，ｙ1−８）の指定に基づき、被検査画像の座標（ｘ1−８，ｙ1−８）の明度データＴ（ｘ1−８，ｙ1−８）を明度差演算回路１１４に送出する。
【００２８】
画素Ａの座標（ｘ1，ｙ1）の明度データＭ（ｘ1，ｙ1）および被検査画像の座標（ｘ1−８，ｙ1−８）の明度データＴ（ｘ1−８，ｙ1−８）が明度差演算回路１１４に送出されると、明度差演算回路１１４は画素Ａと被検査画像との明度差の絶対値ｄ1（−８，−８）を下記の数２に示すように演算する。
【００２９】
【数２】
ｄ1（−８，−８）＝｜Ｔ（ｘ1−８，ｙ1−８）−Ｍ（ｘ1，ｙ1）｜
ずれ量（−８，−８）が大きければ、この明度差の絶対値ｄ1（−８，−８）も大きな値となる。
【００３０】
ついで、明度差累算器１１５はマッチング用走査アドレス発生回路１１０が指示する座標（−８，−８）に対応するアドレスから明度差累算データＳ（−８，−８）を読み出し、明度差演算回路１１４から出力されたｄ1（−８，−８）の値を下記の数３のように累算する。
【００３１】
【数３】
Ｓ（−８，−８）＝Ｓ（−８，−８）＋ｄ1（−８，−８）
このようにして累算した明度差累算データＳ（−８，−８）を再び同じ番地に格納する。
【００３２】
ついで、マッチング用走査アドレス発生回路１１０は別のずれ量（−７，−８）を指示し、上述の動作と同様にして、明度差の絶対値ｄ2（−７，−８）および明度差累算データＳ（−７，−８）を下記の数４および数５に示すように求める。
【００３３】
【数４】
ｄ2（−７，−８）＝｜Ｔ（ｘ1−７，ｙ1−８）−Ｍ（ｘ1，ｙ1）｜
【００３４】
【数５】
Ｓ（−７，−８）＝Ｓ（−７，−８）＋ｄ2（−７，−８）
以下、同様にして上述の動作を繰り返し、最後に、ずれ量（＋７，＋７）についてのずれ量ｄ256（＋７，＋７）および明度差累算データＳ（＋７，＋７）を下記の数６および数７に示すように求める。
【００３５】
【数６】
ｄ256（＋７，＋７）＝｜Ｔ（ｘ1＋７，ｙ1＋７）−Ｍ（ｘ1，ｙ1）｜
【００３６】
【数７】
Ｓ（＋７，＋７）＝Ｓ（＋７，＋７）＋ｄ256（＋７，＋７）
このように、画素Ａの座標（ｘ1，ｙ1）における２５６種類全てのずれ量（Δｘ，Δｙ）（Δｘ＝−８〜＋７，Δｙ＝−８〜＋７）を求める。
【００３７】
次に、第２アドレス発生回路１０６はマッチング座標メモリ１０９の画素Ｂ（図２（ｂ）参照）の座標（ｘ2，ｙ2）を指示する。すると、上述の画素Ａの座標（ｘ1，ｙ1）について求めたのと同様にして、画素Ｂの座標（ｘ2，ｙ2）における２５６種類全てのずれ量（Δｘ，Δｙ）についての明度差の絶対値および明度差累算データを求める。次に、第２アドレス発生回路１０６はマッチング座標メモリ１０９の画素Ｃ（図２（ｂ）参照）の座標（ｘ3，ｙ3）を指示する。すると、上述と同様に画素Ｃの座標（ｘ3，ｙ3）における２５６種類全てのずれ量（Δｘ，Δｙ）についての明度差の絶対値および明度差累算データを求める。
【００３８】
次に、第２アドレス発生回路１０６はマッチング座標メモリ１０９の画素Ｄ（図２（ｂ）参照）の座標（ｘ4，ｙ4）を指示する。すると、上述と同様に画素Ｄの座標（ｘ4，ｙ4）における２５６種類全てのずれ量（Δｘ，Δｙ）についての明度差の絶対値および明度差累算データを求める。さらに、第２アドレス発生回路１０６はマッチング座標メモリ１０９の画素Ｅ（図２（ｂ）参照）の座標（ｘ5，ｙ5）を指示する。すると、上述と同様に画素Ｅの座標（ｘ5，ｙ5）における全てのずれ量（Δｘ，Δｙ）についての明度差の絶対値および明度差累算データを求める。
【００３９】
以下、上述と同様にして、マッチング座標メモリ１０９の全ての座標（ｘi，ｙi）について動作させると、明度差累算メモリ１１６は全てのずれ量（Δｘ，Δｙ）についての明度差累算データＳ（Δｘ，Δｙ）、即ちマッチング評価値Ｓ（Δｘ，Δｙ）を下記の数８に示すように求め、明度差累算メモリ１１６に格納する。
【００４０】
【数８】
0003924796.tif 000002
【００４１】
但し、（Δｘ，Δｙ）は（−８，−８）〜（＋７，＋７）を示す。このとき、ずれ量（Δｘ，Δｙ）が被検査画像のずれ量と正しくないとき、例えば、図２（ｃ）に示すような場合、Ｓ（Δｘ，Δｙ）は大きな値となり、図２（ｅ）に示すように正しいずれ量（Δｘe，Δｙe）の場合、Ｓ（Δｘe，Δｙe）（ここで、Δｘe、Δｙeは最小値を示す。）は小さな値となる。
【００４２】
以上に述べたように、全ての走査マッチングによるマッチング評価値Ｓ（Δｘ，Δｙ）の計測を終了すると、合致度判断回路１１７は明度差累算メモリ１１６に格納された全データを走査し、Ｓ（Δｘe，Δｙe）（但し、Ｓ（Δｘe，Δｙe）はマッチング評価値Ｓ（Δｘ，Δｙ）の最小値を示す。）に対応するずれ量（Δｘe，Δｙe）をずれ量の計測値として出力し、ずれ量レジスタ１１８に格納する。
【００４３】
その後、第３アドレス発生回路１１９は、ずれ量レジスタ１１８からの出力されるずれ量に応じて、このずれ量をなくすように第１フレームメモリ１１１のアドレス信号を生成する。また、第４アドレス発生回路１２０は、ずれ量レジスタ１１８からの出力されるずれ量に応じて、このずれ量をなくすように第２フレームメモリ１１２のアドレス信号を生成する。このように、誤差補正回路１００による誤差補正により、ずれのない画像が出力ポート１および出力ポート２から出力されることとなる。
【００４４】
以上に説明したように、上記のように構成した本第１実施例においては、基準画像内のパターン位置の計測に有効な一部領域の全画素の個々の座標データ（ｘ1，ｙ1）、（ｘ2，ｙ2）、（ｘ3，ｙ3）・・・（ｘi，ｙi）をマッチング座標メモリ１０９に予め記憶させ、マッチング用走査アドレス発生回路１１０はこれらの個々の画素を被検査画像のｘ方向およびｙ方向に走査して被検査画像と基準画像とのずれ量（Δｘ，Δｙ）を順次出力し、明度差演算回路１１４は、第１フレームメモリ１１１に格納された各座標の明度データと第２フレームメモリ１１２に格納された各座標の明度データとの差を上述の数２に基づいて演算し、明度差累算メモリ１１６は全てのずれ量（Δｘ，Δｙ）についての明度差累算データＳ（Δｘ，Δｙ）、即ちマッチング評価値Ｓ（Δｘ，Δｙ）を格納し、合致度判断回路１１７は明度差累算メモリ１１６に格納された全データを走査して、マッチング評価値Ｓ（Δｘ，Δｙ）の最小値、即ち、Ｓ（Δｘe，Δｙe）に対応するずれ量（Δｘe，Δｙe）をずれ量の計測値としてずれ量レジスタ１１８に出力する。
【００４５】
そして、ずれ量レジスタ１１８から出力されるずれ量（Δｘe，Δｙe）に応じて、このずれ量（Δｘe，Δｙe）をなくすように第３アドレス発生回路１１９は第１フレームメモリ１１１のアドレス信号を生成し、また、ずれ量レジスタ１１８からの出力されるずれ量（Δｘe，Δｙe）に応じて、このずれ量（Δｘe，Δｙe）をなくすように第４アドレス発生回路１２０は第２フレームメモリ１１２のアドレス信号を生成するので、計測精度を維持しつつ短かい処理時間で、ずれのない画像が出力ポート１および出力ポート２から出力されることとなる。
【００４６】
変形例１
上述の第１実施例においてはマッチング用走査アドレス発生回路１１０は全てのずれ量（Δｘ，Δｙ）を（−８，−８）〜（＋７，＋７）の２５６通りのずれ量を出力するようにしたが、この場合、計測可能なずれ量の種類は２５６通りであり、マッチング動作は２５６回必要となる。ここで、計測可能な範囲を、例えば、（−３２，−３２）〜（＋３１，＋３１）として、より広い範囲のずれ位置の計測を行おうとすると、計測可能なずれ量の種類は６４×６４＝４０９６通りとなり、上述の第１実施例と同様な構成の誤差補正回路を用いると、演算量および処理時間がそれぞれ１６倍となる。
【００４７】
そこで、本第１変形例においては、図１のマッチング用走査アドレス発生回路１１０を変更して、（−３２，−３２）、（−２８，−３２）、・・・、（＋３１，＋２７）、（＋３１，＋３１）のように４画素飛びに出力できるように構成すれば、計測可能なずれ量の種類は１６×１６＝２５６通りとなり、上述の第１実施例と同様の演算量となる。この場合、ずれの計測精度は４画素飛びとなるので、±４画素程度の誤差を生じることとなる。この誤差を吸収するために、図３に示すように、誤差補正回路を第１誤差補正回路１００ａおよび第２誤差補正回路１００ｂの２段構成とし、第１誤差補正回路１００ａにおいて、マッチング用走査アドレス発生回路を４画素飛びに出力できるように構成し、第２誤差補正回路１００ｂにおいて、マッチング用走査アドレス発生回路を１画素毎に出力できるように構成すればよい。この場合、総演算量は１段構成の場合に比較して２倍となるが、パイプライン化することにより、処理速度は同等となる。
【００４８】
以上に説明したように上記のように構成した本第１実施例の第１変形例においては、誤差補正回路を２段構成としたので、計測可能な範囲を、例えば、（−３２，−３２）〜（＋３１，＋３１）として、より広い範囲のずれ位置の計測を行っても、上述の第１実施例と同様な処理時間となり、計測精度が更に向上することとなる。
【００４９】
変形例２
図１の第１実施例においては、マッチング用走査アドレス発生回路１１０が全画素の画素座標（ｘi，ｙi）を指定するように構成されていたが、本第２変形例においては、複数の画素を１つの画素群として指定するようにしたことにその特徴を有する。例えば図４に示すように、Ａ1画素の座標（ｘa，ｙa）に対して、このＡ1画素の近傍のＡ2画素の座標（ｘa+1，ｙa+1）、Ｂ1画素の座標（ｘb，ｙb）に対して、このＢ1画素の近傍のＢ2画素の座標（ｘb+1，ｙb+1）、Ｃ1画素の座標（ｘc，ｙc）に対して、このＣ1画素の近傍のＣ2画素の座標（ｘc+1，ｙc+1）、Ｄ1画素の座標（ｘd，ｙd）に対して、このＤ1画素の近傍のＤ2画素の座標（ｘd+1，ｙd+1）、Ｅ1画素の座標（ｘe，ｙe）に対して、このＥ1画素の近傍のＥ2画素の座標（ｘe+1，ｙe+1）も順次出力できるようにしたことにある。
【００５０】
このように、使用する全画素を（ｘi，ｙi）と（ｘi+1，ｙi+1）の１組で設定できるようにすることにより、マッチング座標メモリ１０９に記憶させるデータ量は半分になり、マッチング座標メモリ１０９のメモリ量を減少させることができるようになる。
なお、上述の第１実施例および各変形例においては基準画像の２値データを第２フレームメモリ１１２に格納するようにしたが、第２フレームメモリ１１２を省略してマイクロコンピュータ２００に格納するようにしてもよい。
【００５１】
実施例２
図５は本発明のパターン位置計測装置の第２実施例の全体構成を示すブロック図である。上述の図１の第１実施例においては、誤差補正回路１００により誤差補正を行った後、ずれのない画像を出力ポート１および出力ポート２より出力するようにしたが、本第２実施例においては、位置ずれ量のみを出力するようにしたことにその特徴がある。
【００５２】
図５において、図１と同一符号は同一名称を表すのでその説明は省略する。本第２実施例においては、上述の図１の第１実施例で使用した第２フレームメモリ１１２、入力ポート２、出力ポート２および第３、第４アドレス発生回路１１９、１２０を省略し、第２フレームメモリ１１２を省略したことにより、マッチング座標メモリ１０９に明度データも格納するようにしたことにある。
【００５３】
本第２実施例の動作を図５に基づいて説明する。まず、図示しない記録媒体により記録された基準画像の座標データおよび２５６段階の明度データをマイクロコンピュータ２００に格納し、このマイクロコンピュータ２００に格納された基準画像の内、パターン位置の計測に有効な一部領域の全画素の個々の座標データおよび２５６段階の明度データを第２アドレス発生回路１０６から生成されたアドレス信号に基づき、順次、マッチング座標メモリ１０９に格納する。また、マイクロコンピュータ２００の指令の基に受信ゲート１０３を開いた状態にして、カメラ等により撮影した被検査画像のアドレスデータと２５６段階の明度データを第１アドレス発生回路１０５から生成されたアドレス信号に基づき、順次、入力ポートよりフレームメモリ１１１に格納する。
【００５４】
パターン位置の計測に有効な一部領域の全画素の個々の座標データおよび明度データをマッチング座標メモリ１０９に格納すると、マイクロコンピュータ２００はアドレスデータ選択回路１０７を第２アドレス発生回路１０６および座標バッファ１０８に接続する指令を送出し、第２アドレス発生回路１０６は例えば画素Ａ（図２（ｂ）参照）の座標（ｘ1，ｙ1）を指定するアドレス信号を送出する。この第２アドレス発生回路１０６から送出されたアドレス信号に基づき、マッチング座標メモリ１０９は画素Ａの座標（ｘ1，ｙ1）の明度データＭ（ｘ1，ｙ1）を明度差演算回路１１４に送出する。また、マッチング座標メモリ１０９は画素Ａの座標（ｘ1，ｙ1）を座標バッファ１０８に送出して、座標バッファ１０８は画素Ａの座標（ｘ1，ｙ1）を一時的に記憶し、加算器１１３に画素Ａの座標（ｘ1，ｙ1）を出力する。
【００５５】
また、上述の図１の第１実施例と同様に、マッチング用走査アドレス発生回路１１０はこの画素Ａを被検査画像のｘ方向およびｙ方向に走査してオフセット値、即ち、被検査画像と基準画像の画素Ａとのずれ量（Δｘ，Δｙ）を可能なずれ位置の全て、例えば、Δｘ＝−８〜＋７、Δｙ＝−８〜＋７について順次出力するものであり、このマッチング用走査アドレス発生回路１１０から加算器１１３にずれ量（−８，−８）が出力されると、加算器１１３は座標バッファ１０８から出力された画素Ａの座標（ｘ1，ｙ1）にマッチング用走査アドレス発生回路１１０から出力されたずれ量（−８，−８）を加算し、フレームメモリ１１１に座標（ｘ1−８，ｙ1−８）のデータを出力する。フレームメモリ１１１は加算器１１３からの座標（ｘ1−８，ｙ1−８）の指定に基づき、被検査画像の座標（ｘ1−８，ｙ1−８）の明度データＴ（ｘ1−８，ｙ1−８）を明度差演算回路１１４に送出する。
【００５６】
以下、上述の図１の第１実施例と同様にして、上述の数２〜数８の演算を繰り返して行い、全ての走査マッチングによるマッチング評価値Ｓ（Δｘ，Δｙ）の計測を終了すると、合致度判断回路１１７は明度差累算メモリ１１６に格納された全データを走査し、Ｓ（Δｘe，Δｙe）（但し、Ｓ（Δｘe，Δｙe）はマッチング評価値Ｓ（Δｘ，Δｙ）の最小値を示す。）に対応するずれ量（Δｘe，Δｙe）をずれ量の計測値として出力し、ずれ量レジスタ１１８に格納するとともに、ずれ量レジスタ１１８はこのずれ量を出力ポートより出力する。
【００５７】
以上に説明したように、上記のように構成した本第２実施例においては、上述の図１の第１実施例で使用した第２フレームメモリ１１２、入力ポート２、出力ポート２および第３、第４アドレス発生回路１１９、１２０を省略し、マッチング座標メモリ１０９に明度データも格納するようにしたので、被検査画像と基準画像とのずれ量を出力ポートより出力するようにしたので、構成が簡単となり、精度良く被検査画像と基準画像とのずれ量を検出できるとともに短時間でずれ量を演算できるようになる。
【００５８】
実施例３
上述の第１および第２実施例においては、ずれ位置計測に有効な画素の指定を人手により行うことを前提としていたので、多種類の検査対象がある場合、検査対象毎に基準画像のパターンを予め登録しておく必要があるが、人手により基準画像のパターンを予め登録するためには手間がかかるとともに、基準画像のパターンの設定位置によっては計測精度が変化する場合があり、作業者の違いにより誤差が増大するという問題を生じる。
【００５９】
そこで、本第３実施例においては、このずれ位置計測に有効な画素の指定を自動的に行うようにできるようにすることである。図６〜図８は、本第３実施例の演算効率が良いずれ位置計測に有効な画素の指定を自動的に行うよう方法を示す図である。図６〜図８において、まず、図６に示すように、入力画面（例えば２５万画素からなる）を走査し、ずれ位置計測に有効な画素の候補Ａ1、Ｂ1、Ｃ1、Ｄ1、・・・、Ａ2、Ｂ2、Ｃ2、Ｄ2、・・・、Ａ3、Ｂ3、Ｃ3、Ｄ3、・・・等の画素を選定する。ここで、その画素の近傍に明るさの変化があるものとすると、この画素の得意な方向は明るさの変化が最も大きい方向であり、その変化の度合いが大きいほど、ずれ位置計測に有効な画素といえる。したがって、ずれ位置計測に有効な画素の選定の基準は、変化の度合いが大きい画素から順次選定することとなる。
【００６０】
そこで、図７に示すように、選定したずれ位置計測に有効な画素の候補Ａ1、Ｂ1、Ｃ1、Ｄ1、・・・、Ａ2、Ｂ2、Ｃ2、Ｄ2、・・・、Ａ3、Ｂ3、Ｃ3、Ｄ3、・・・の画素を各画素毎に得意な方向を上述の選定基準で調査し、得意な方向別に強い順に登録する。ついで、図８に示すように、これらの画素の候補の中から１つの画素、例えば画素Ａ1を選択し、これを部分画像（ｎ＝1）の初期値ｅ1とする。この部分画像の初期値ｅ1より５、０、０の方向、即ち右下方向が苦手方向であることが分かる。ついで、この苦手方向を補強するために、図７より右下方向を得意とする画素Ｅ1を選定し、ｅ1にｅE1を付加する。
【００６１】
このｅ1にｅE1を付加した部分画像（ｎ＝2）の値をｅ2とし、このｅ2の苦手方向（右横方向）を調べ、図７より右横方向を得意とする画素Ｄ1を選定し、ｅ2にｅD1を付加する。これらの操作を１０２４回繰り返し、最終的な部分画像（ｎ＝1024）を求める。
【００６２】
以上に説明したように上記のように構成した本第３実施例においては、基準画像内の一部領域を基準画像のパターンに応じて自動的に設定できるようになるので、人手を要することなく、かつ誤差を生じることなく準備作業を自動化できるようになる。
【図面の簡単な説明】
【図１】  本発明の誤差補正回路の第１実施例の全体構成を示すブロック図である。
【図２】  パターン位置を計測する方法を模式的に示す図である。
【図３】  図１の誤差補正回路を２段構成とした第１実施例の第１変形例を示す図である。
【図４】  第１実施例の第２変形例を示す図である。
【図５】  本発明の誤差補正回路の第２実施例の全体構成を示すブロック図である。
【図６】  自動的にずれ位置計測に有効な画素を選択する方法の第１段階を示す図である。
【図７】  自動的にずれ位置計測に有効な画素を選択する方法の第２段階を示す図である。
【図８】  自動的にずれ位置計測に有効な画素を選択する方法の第３段階を示す図である。
【図９】  従来の基準画像と被検査画像とのずれ位置を検出する方法を示す図である。
【図１０】  従来の基準画像の部分画像を設定する例を示す図である。
【図１１】  定形パターンの例を示す図である。
【図１２】  定形パターンの不一致度を調べた結果の一例を示す図である。
【図１３】  部分画像の分割、再配置を示す図である。
【符号の説明】
１００…誤差補正回路、１０５…第１アドレス発生回路、１０６…第２アドレス発生回路、１０７…アドレスデータ選択回路、１０８…座標バッファ、１０９…マッチング座標メモリ、１１０…マッチング用走査アドレス発生回路、１１１…第１フレームメモリ、１１２…第２フレームメモリ、１１４…明度差演算回路、１１５…明度差累算器、１１６…明度差累算メモリ、１１７…合致度判断回路、１１８…ずれ量レジスタ、１１９…第３アドレス発生回路、１２０…第４アドレス発生回路、Ａ、Ｂ、Ｃ、Ｄ、Ｅ…部分画像の選択画素
【図１】
0003924796.tif 000003
【図２】
0003924796.tif 000004
【図３】
0003924796.tif 000005
【図４】
0003924796.tif 000006
【図５】
0003924796.tif 000007
【図６】
0003924796.tif 000008
【図７】
0003924796.tif 000009
【図８】
0003924796.tif 000010
【図９】
0003924796.tif 000011
【図１０】
0003924796.tif 000012
【図１１】
0003924796.tif 000013
【図１２】
0003924796.tif 000014
【図１３】
0003924796.tif 000015