(57)【特許請求の範囲】
【請求項１】
同一パターンの配線が多数個形成された第１基板と、
上記第１基板上で上記各配線に接続され、少なくとも１層の第１の膜層により形成された端子を有する実装領域と、
上記第１の膜層と異なる第２の膜層により形成された端子、および該端子に接続されたスイッチング素子を備え、上記実装領域に積層される微小部品とを有する電子部品の製造方法であって、
上記微小部品は、上記第１基板と異なる第２基板上に複数形成された後、該第２基板を単数または少数毎に分割して微小に形成され、
上記第１基板の実装領域には、上記微小部品を実装する溝部が形成され、
上記第１基板の溝部に対し、水による表面張力によって上記微小部品をセルフアライメントして実装することを特徴とする電子部品の製造方法。
【請求項２】
上記第１基板に上記微小部品の幅と奥行き方向の外形寸法より僅かに大きい溝部を形成し、
上記微小部品および上記第１基板の少なくとも一方に、水を供給し、
上記微小部品を上記第１基板の溝部に粗い位置合せで仮位置に供給して、上記水の表面張力によるセルフアライメントによって、上記微小部品の上記第１基板に対する位置合せを行うことを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
上記微小部品の上記第１基板に対する位置合せの後、上記微小部品と上記第１基板との間に介在する上記水を取除くことを特徴とする請求項２に記載の電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばコンピュータやテレビジョン受像機などのディスプレイに利用され、アドレス素子として薄膜トランジスタ（以下、「ＴＦＴ」という）などのスイッチング素子を備えた透過型あるいは反射型等の液晶表示装置、より詳しくは、ゲート配線と、ソース配線と、ゲート配線とソース配線との交差部の近傍に設けられたスイッチング素子とを有し、このスイッチング素子は前記ゲート配線に接続されたゲート電極と、前記ソース配線に接続されたソース電極と、液晶層に電圧を印加するための画素電極に接続されたドレイン電極とを有する液晶表示装置や、そのように多数の配線やスイッチング素子やセンサ部、など繰り返しパターンを備えて複数の膜のパターンを形成した半導体素子や、液晶以外の表示装置（例えばＤＭＤ）や、イメージセンサなどの能動素子や受動素子、あるいはそれら能動素子や受動素子を駆動したり制御する為、抵抗やコンデンサーや半導体素子や集積回路回路などの部品を実装した基板などを含む各種電子部品と電子部品の製造方法に関する。
【０００２】
尚、ここで、電子部品とは電卓、デジタルカメラ、ハンディースキャナ、携帯ラジオ、MDプレーヤ、電子辞書、電子情報端末手帳などの一体部品として小型あるいは携帯用の電子機器を含める。
【０００３】
【従来の技術】
ＴＦＴ型の液晶表示装置を例に説明する。図８はアクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。図８に示すように、アクティブマトリクス基板１０１には、数万から数十万個以上と多くの複数の画素電極１０２がマトリクス状に形成されており、この画素電極１０２には、スイッチング素子であるＴＦＴ１０３が接続されて設けられている。このＴＦＴ１０３のゲート電極には走査信号を供給するためのゲート配線１０４が接続され、ゲート電極に入力されるゲート信号によってＴＦＴ１０３が駆動制御される。また、ＴＦＴ１０３のソース電極には表示信号（データ信号）を供給するためのソース配線１０５が接続され、ＴＦＴ１０３の駆動時に、ＴＦＴ１０３を介してデータ（表示）信号が画素電極１０２に入力される。各ゲート配線１０４とソース配線１０５とは、マトリクス状に配列された画素電極１０２の周囲を通り、絶縁膜を介した状態で互いに直交差するように設けられている。さらに、ＴＦＴ１０３のドレイン電極は画素電極１０２および付加容量１０６に接続されており、この付加容量１０６の対向電極はそれぞれ共通配線１０７に接続されている。
【０００４】
図９は従来の技術に係る液晶表示装置におけるアクティブマトリクス基板のＴＦＴ部分の断面図である。図９に示すように、透明絶縁性基板１０７上に、図１０１のゲート配線１０４に接続されたゲート電極１０８が形成されているとともに、その上を覆ってゲート絶縁膜１０９が形成されている。さらにその上にはゲート電極１０８と重畳するように半導体層１１０が形成され、その中央部上にチャネル保護層１１１が形成されている。このチャネル保護層１１１の両端部および半導体層１１０の一部を覆い、チャネル保護層１１１上で分断された状態で、ソース電極１１２ａおよびドレイン電極１１２ｂとなるｎ+Ｓｉ層が形成されている。一方のｎ+Ｓｉ層であるソース電極１１２ａ上には図１０１のソース配線１０５と同一の膜で金属層１１３ａが形成され、他方のｎ+Ｓｉ層であるドレイン電極１１２ｂ上には、ドレイン電極１１２ｂと画素電極１１４とを接続する金属層１１３ｂが形成されてスイッチング素子であるＴＦＴ１１５およびその周辺構造を形成している。さらに、ＴＦＴ１１５、ゲート配線およびソース配線の上部を覆って層間絶縁膜１１６が形成されている。
【０００５】
この層間絶縁膜１１６の上には、画素電極１１４となる透明導電膜が形成され、この透明導電膜は、層間絶縁膜１１６を貫くコンタクトホール１１６ａを介して、ＴＦＴ１１１のドレイン電極１１２ｂと接続した金属層１１３ｂに接続されている。このように、ゲート配線およびソース配線と画素電極１となる透明導電膜１１４との間に層間絶縁膜１１６が形成されているので、ゲート配線とソース配線とに対して画素電極１をオーバーラップさせることができる。このような構造は、例えば特開昭５８−１７２６８５号公報に開示されており、これによって液晶表示装置の開口率を向上させることができるとともに、ゲート配線およびソース配線に起因する電界をシールドすることにより、液晶分子の配向が崩れるディスクリネーションを抑制することができる。
【０００６】
上記絶縁膜１０９あるいは層間絶縁膜１１６としては、従来、窒化シリコン（ＳｉＮ）などの無機膜をＣＶＤ法（プラズマ励起化学気相成長）を用いて膜厚３００〜５００ｎｍ程度に形成していた。これ以上の膜厚を形成しないのはデポジションに時間がかかり生産効率が悪くなったり、残留応力で基板がそったりクラック等の不良が増すためである。あるいは層間絶縁膜１１６だけは、有機膜を膜厚1〜５μｍ程度形成する場合もある。あるいは、開口率が落ちるが層間絶縁間１１６を形成しない場合などもある。また、電卓、デジタルカメラ、ハンディースキャナ、携帯ラジオ、MDプレーヤ、電子辞書、電子情報端末手帳などの様々な携帯用などの電子機器も、前述の液晶表示装置と同様に軽薄短小化が進んでおり、各種民間企業や大学などが高効率製造方式をを含めた実装技術の開発を競っている。例えば、抵抗やコンデンサーや半導体素子や集積回路回路などのチップ部品をサーフェスマウンタで基板に高速で基板上に粗い位置で供給し、複数の部品を一括して接続材料としての半田によりセルフアライメントを行いながら実装する技術は既に開発され、量産化、実用化されているが、マウンタの高速化や、異形状部品や微小ピッチ多端子部品の接続技術などの更なる開発が進められている。簡単な工程説明を、図１１（ａ）〜（ｂ）を用い、高密度多端子の集積回路１２０の実装プロセスを略図で示す。まず、図１０（ａ）に示すように、半田バンプ（突起電極をバンプと呼ぶ）１２１を形成した集積回路１２０を基板１２２上にマウンタにより供給する。この時点では、マウンタの機械精度などにより、搭載位置にはバラツキ誤差ｄが生じている。次に、図１０（ａ）に示すように、リフロ炉内などで半田１２１ａが溶融され、その際、半田の表面張力により、集積化回路１２０の位置は、補正される。また、セルフアライメントを利用した位置決めの研究例が、精密工学学会誌Ｖｏｌ．６６．Ｎｏ．２．２０００の２８２ページから記載されている。ここでは、液体の表面張力を利用して、微小部品をアライメントする技術が紹介されている。
【０００７】
【発明が解決しようとする課題】
前述の液晶表示装置の場合、半導体層あるいは導電膜層が０〜２層と比較的少ない領域と、２〜５層程度と比較的多い領域が、繰り返しパターンの中で混在し、すなわち、生産タクトおよび不良率の異なる領域を同一基板に同時、同一工程で形成することになり、基本的に非効率である。また、図１０の場合において、ＴＦＴ１１１上に、ＳｉＮx ，ＳｉＯ2 ，ＴａＯx （Ｔａ：タンタル）などを用いてＣＶＤ法またはスパッタ法により絶縁膜１０９あるいは層間絶縁膜１１６を成膜した場合、成膜された絶縁膜１０９あるいは層間絶縁膜１１６はその下地膜の膜厚による凹凸を反映する。このような多層のＴＦＴやソース配線とゲート配線のクロス部などの凹凸部では残留応力（大型基板ほど面内でバラツク）の影響などでクラックＡ、Ｂが入りやすかったり、残留応力その他の影響でエッチング液がしみこんで短絡や断線の不良が生じやすく、大型基板ほど残留応力や温度やエッチング液あるいは不純物の濃度分布等のバラツキが増す影響で不良率が低下したり、これらの要因の均一化のため、装置や条件をより厳密に制御する必要が増し、処理時間が増したり、特殊な装置改良を要したりする。一方、液晶表示装置などでは、全体の生産効率を向上するため部品の取れ数が多いように益々大きい基板寸法を採用する動きがあるが、例えば、量産開始時に思う程のスピードでラインが立ち上がらず、需給バランスのうねりの中、収益が十分確保されなかったり、ユーザーにタイムリーに商品が納入出来ない場合も多々ある。あるいは、同様の要因で信頼性が低下す場合もある。あるいは、基板サイズの大型化で製造装置が大型化して、組立てや搬送に（搬送手段や経路や時間が制限され）苦労する場合や、工場全体が大きくなり、用地確保が困難であったり、工場内のラインのクリーン度を均一に制御することが困難となる。また、装置各々の外形寸法のバラツキも増し、ライン設計が困難となる。また、前述の2件の表面張力を利用した部品実装の場合、今まで、端子や配線や絶縁膜程度の突起や溝部を除いては、ほぼ平坦な基板の表面に、部品が実装されていた。従って、これらの部品や機器では、高密度実装や薄型化や小型化や軽量化には限界があった。また、従来の実装構造で無理に部品を基板に埋込ませようとすると、部品の下面に接続する導電層と基板の表面の導電層との間を接続するためのコンタクトホール形成などプロセスが増し、接続の信頼性低下を招く場合があった。本発明の目的は、液晶表示装置以外も含む各種電子部品の製造方法および電子部品において、特に製造用の元基板の寸法が大きくなっている、液晶表示装置や半導体装置などの電子部品において、高信頼性で生産効率を向上し、装置の大型化を低減して上記の不具合を低減した電子部品の製造方法を提供することを目的とする。あるいは、表面張力を利用して各種部品が実装された電子部品あるいは電子機器において、大したプロセス増加や信頼性の低下を招く事無く、より高密度実装を行い、薄型化、小型化あるいは軽量化を達成する電子部品の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る電子部品の製造方法は、同一パターンの配線が多数個形成された第１基板と、上記第１基板上で上記各配線に接続され、少なくとも１層の第１の膜層により形成された端子を有する実装領域と、上記第１の膜層と異なる第２の膜層により形成された端子、および該端子に接続されたスイッチング素子を備え、上記実装領域に積層される微小部品とを有する電子部品の製造方法であって、上記微小部品は、上記第１基板と異なる第２基板上に複数形成された後、該第２基板を単数または少数毎に分割して微小に形成され、上記第１基板の実装領域には、上記微小部品を実装する溝部が形成され、上記第１基板の溝部に対し、水による表面張力によって上記微小部品をセルフアライメントして実装することを特徴とする。
【０００９】
上記の方法によれば、従来は同一基板内に形成していた、多層領域と少層領域を別々に作る。これにより、ＴＦＴスイッチング部などの多層領域は、他の少層領域と別に製造でき、より高密度に配置して、小基板上で作れる。信頼性や品質も、歩留りも容易に向上し効率良く製造できる。また、その部分で装置も小型化が可能で、搬送装置や経路を小さく出来、クリーン度も工程内で均一化が容易であるので、ライン設計や装置の搬入が容易である。また、基板の溝部に微小部品が実装されるので、電子部品の薄型化、小型化あるいは軽量化を達成する。また、水による表面張力を利用したセルフアライメントにより、機械的精度などの影響を受けずに微小部品であっても、あるいは複数の微小部品であってもほぼ同時に効率良く位置合せが可能である。更に上層が平坦化される場合、その上に形成される配線の断線や多層配線の短絡不良を低減したり、液晶表示装置の場合は画素電極の寸法を最大限にして開口率を向上したり、配向処理の均一性を改善できる。
【００１０】
また、溝部の底と微小部品の底面に間隙を設けて、セルフアライメント中の静電気力や異物や突起などがあっても摩擦力を低減し、微小部品をより高精度に位置決めすることができる。また、溝部の側面などを端子部配置に利用して、更に高密度に実装したり、あるいは他の配線や（画素）電極を広げたりすることもできる。
【００１１】
上記第１基板に上記微小部品の幅と奥行き方向の外形寸法より僅かに大きい溝部を形成し、上記微小部品および上記第１基板の少なくとも一方に、水を供給し、上記微小部品を上記第１基板の溝部に粗い位置合せで仮位置に供給して、上記水の表面張力によるセルフアライメントによって、上記微小部品の上記第１基板に対する位置合せを行ってもよい。
【００１２】
上記の方法によれば、アライメント用材料として液体状のものを使用するので、微小部品供給時に、瞬時に位置合せができ、アライメント用材料が不要な場合は、除去が容易である。
【００１３】
上記微小部品の上記第１基板に対する位置合せの後、上記微小部品と上記第１基板との間に介在する上記水を取除いてもよい。
【００１４】
上記の方法によれば、水を除去する事により、より正確に位置決めされ、例えば、ＴＦＴ型液晶表示装置や集積回路のように、水分などで配線腐食や半導体素子の特性劣化や液晶などの品質低下などを招き易い場合でも、表示品位や他の機能低下を抑制して、信頼性を向上できる。
【００１５】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。
（実施の形態１）本発明に係る本発明の実施の形態１について、ＴＦＴ型の液晶表示装置を例に、以下の図面に基づいて詳細に説明する。図１は本発明の実施の形態に係る液晶表示装置におけるアクティブマトリクス側基板１の画素近傍の構成を示す平面図と断面図である。図１に示すように、第１基板としてのアクティブマトリクス側基板１には、複数の透明導電材料からなる画素電極２がマトリクス状に数万個以上設けられており（図では３個に略）、これらの画素電極２の周囲を通り、互いに交差するように、走査信号を供給するための各ゲート配線３と表示信号（データ信号）を供給するためのソース配線４が設けられている。また、これらのゲート配線４とソース配線３の絶縁クロス（交差部）分５の近傍において、画素電極１に接続されるスイッチング素子としてのＴＦＴ６（薄膜トランジスタ）が設けられている。
【００１６】
このＴＦＴ６のゲート電極にはゲート配線３が接続され、ゲート電極に入力される信号によってＴＦＴ６が駆動制御される。また、ＴＦＴ６のソース電極にはソース配線４が接続され、そのソース電極にデータ信号（表示信号）が入力される。さらに、ＴＦＴ６のドレイン電極は、画素電極２と接続されている。更に例えば、第２基板としてのチップ７が、アクティブマトリクス側基板１に溝部に挿入されており、チップ７上には、図示しない複数個のチップ７を作る第１基板の製造中の元基板（通常、液晶表示装置基板が複数個取れ、数１００ｍｍ角以上の面積のガラス基板）より一般的に小さい元基板（例えば、数インチ径のシリコン基板）の段階で、あらかじめＴＦＴ６よびゲート配線３ａとソース配線４ａとそのクロス部５を作りこんでおき、個々のチップ７に分離しておく。図２（ａ）〜（ｂ）はチップ７近傍の実装構造および実装方法を示す断面図である。図２（ａ）は、チップ７の断面構造を示す、チップ７の側面には電気接続用の端子８が形成され、更に、端子８上は半田ボール（突起電極）９を形成しておく。次に図２（ｂ）に示すように、第1基板１の溝部１ａにチップ７を挿入する。ここでチップ７の下面７ａが溝部１ａの底面１ｂに接するか、あるいは僅かに（例えば設計上数μｍ）の間隙ｇを設けるように、半田ボール９の形成位置や寸法を設計して第1基板１の端子１０に当接するようにしておく。これにより、多端子であっても確実に電気接続導通が得られ、かつ、特にチップ７が微小で静電気や他の分子間力などによりチップ７と第1基板が固着してセルフアライメントが妨げられることを低減して、次工程のセルフアライメントが容易に行われる。更に、図２R>２（ｃ）に示すように、半田ボール９ａを溶融し、紙面のＸ方向のセルフアライメントが溶融状態の半田ボール９ａの表面張力で行われる。尚、チップ７が微小で軽い場合には浮きが生じる恐れがあり、浮きを抑える必要があれば、図2（ｃ）に示すように、セルフアライメントが完了した後一旦冷却し、パルスヒート（一時加熱）型などの加圧ツール１１で加圧、加熱、加熱解除、加圧解除の順に処理しても良い。その際、微小なずれが発生する場合もあるが、一例でも０〜５μｍ程度であり、問題はない。尚、アライメント用材料として半田の例を示したが、これに限るものでは無く、他の導電材料やあるいは絶縁材料であっても良い。ただし、導電材料の方が、端子間の接続を同時に処理でき効率的である。以上、液晶表示装置の例を示したが、本発明の適用はＴＦＴ型の液晶表示装置に限るものでは無く、例えば、プリント基板に抵抗やコンデンサや半導体集積回路等の部品を搭載する場合など、各種電子機器および部品に応用できる。
（実施の形態２）他の実施例を、図３に示す。本例は、実施の形態１と、ほぼ同様の構造であるが、基板１２の溝部１２ａの側面１２ｂに端子１３を設け、半田１４などを介して部品チップ１５を接続する。このような構造では、チップ１５全体を基板１２に埋込む事ができ、より薄型化を図ったり、上面の層の平坦化が容易で、上部に形成する配線などの信頼性を高めたり、製品によっては品質などを向上できる。液晶表示装置の場合、輝度を向上したり、消費電力を低減したりできる。また、複数チップ間のピッチを小さくしたり、あるいは他の配線領域を広く取って、配線幅などを広く取る事もできる。
（実施の形態３）本発明の他の実施例を図４R>４（ａ）〜（ｃ）に示す。図４（ａ）のように、基板１６には溝部１６ａが形成され、溝の底部１６ｂには半田や水などのアライメント用材料１７がぬれ性良好な基板側ぬれ性部材１８（水の場合ガラスなどで周辺が撥水材料または撥水処理がされている）の表面におさまり、ぬれ性良好な部材１８と同様な材料からなる部品側ぬれ性部材１９を備えた部品２０をマウンターなどで供給する。尚、溝部の側面１６ｃには傾斜を設けることにより、部品供給位置の誤差許容値を大きくできる。次に図４R>４（ｂ）のように、部品２０はセルフアライメントされており、アライメント材が半田などの場合、次の図４（ｃ）に進める必要は無い。尚、部品２０と基板１６の平行度が必要な場合、図示しない突起状の部品受部または足部を、各々基板１６側または部品２０側に形成しても良い。更に、部品２０の強固な固定を行うため、図示しない光硬化あるいは熱硬化などの接着材を基板１６と部品２０の間に介在すれば良く、スペーサ部材の表面に接着層を形成した構造の固定材などを用いて接続と平行度および配置高さ制御を兼ねても良い。また図４（ｃ）のように、水などように、回路部などの信頼性低下など不具合を発生させる場合や平行度あるいは位置精度を向上させるため、アライメント用材料は除去する。水などの場合、蒸発させても良い、あるいは基板側ぬれ性部材１８の中央などに図示しない穴部などを設け、真空や低圧で引き込んでも良い。尚、アライメント用材料が半田など場合、複数の端子を設け、端子の電気接続と平行度制御を兼ねても良い。また、アライメント用材料が水などの場合、平行度と配置高さの制御とを兼ねた電気接続端子としての半田や金属バンプなどを部品の下面に形成しても良いし、部品の上部を平坦化処理をして信号配線接続処理をしても良いし、ワイヤーボンド接続で端子接続を行っても良い。
（実施の形態４）更に本発明の他の実施例を図５（ａ）〜（ｄ）に、および変形例の構造を図６に示す。図５（ａ）のように、基板２１の表面はほぼ平坦なままで溝部形成などの加工はなされていない。更に半田などのアライメント用材料２２がぬれ性良好な基板側ぬれ性部材２３の表面におさまり、ぬれ性良好な部材２３と同様な材料からなる部品側ぬれ性部材２４を備えた部品２５をマウンターなどで供給する。
【００１７】
尚、部品２５には突起電極２６が形成されている。次に、図５（ｂ）のように、部品２５はセルフアライメントにより高精度に配置される。更に、図５（ｃ）のように、部品２５の全体を覆って平坦化膜２７を形成する。そして、図５（ｄ）のように、基板２1の上面から平坦化膜２７ａを、突起電極２６ａが露出するまでエッチングする。以下上層の各種配線や電極や絶縁層を形成して部品が作られる。また、アライメント用材料が水などの場合蒸発させたり、図6の構造のように、基板側ぬれ性部材２８の中央などにアライメント用材料の吸引用の穴部２９を設けても良い。
（実施の形態５）更に本発明の他の実施例を図７（ａ）〜（ｃ）に示す。本実施例では、溝部に落とし込む以前の位置合せにセルフアライメントを利用する例を示す。これにより溝の寸法をより小さくして、更に高密度の実装などが可能となる。まず図７（ａ）に示すように、あらかじめ部品３０の側部両端などに端子３１および半田３２か場合によっては半田ペーストなどを形成供給し、基板３３の溝部３３ａの側面にも端子３４を形成しておき、部品３０をマウンターなどでやや位置が粗くても高速で供給する。尚、必ずしも必要では無いが、溝の底部に部品固定補強用の接着材３５を供給していても良い。また、アライメントの力を増すため半田３２などを多く供給する場合、上面への半田の突出を抑えたり、微小ピッチ接続時の短絡不良を低減するため、半田の逃げ部として溝の底の隅部に更なる第２の溝３６を形成しても良い。図７（ｂ）に示されるように、部品３０が基板３３に置かれ時点では、部品３０は溝部３３ａには収まっていない。次に、図示省略するが、一時または次工程と連続でリフロー炉で半田を溶融しセルフアライメントにより部品３０を溝３３の中央に高精度に位置合せして後、図７（ｃ）に示すようにパルスヒートツール３７などで、加熱・加圧して、半田３２ａを溶融し、接着剤がある場合は、接着材の硬化を促進し、部品３０を確実に押込み、加熱解除してから、ツール３７の加圧を解除する。
【００１８】
【発明の効果】
以上説明したように、本発明の電子部品の製造方法によれば、部品実装の場合に凹部の部品を溝部に挿入しアライメントできるために、電子部品実装基板の薄型化と小型化、軽量化を図ることができる効果を奏する。また、部品の下面に接続する導電層と基板の表面の導電層との間を接続するためのコンタクトホール形成などプロセスが不要となり、接続の信頼性を向上させる効果を奏する。また、部品を最終の位置合せに先だって、溝部に挿入し一旦予備位置に配置する予備アライメントできるために、一時的な位置決め専用の材料を無くすることができる。そのために、材料費を削減できる他に、一時的な位置決め専用設備も不要となる。綜合的に電子部品のコスト低減を図る効果を奏する。液晶表示装置の例の様に、アクティブマトリクス基板にゲート配線とソース配線とそのクロス部を作りこんでおき、ＴＦＴ型の液晶表示装置を個々ＴＦＴのチップを実装する実装構造においては、基板の溝部に部品が実装されるので、製品の薄型化、小型化あるいは軽量化を達成する。また、表面張力を利用したセルフアライメントにより、機械的精度などの影響を受けずに微小部品であっても、あるいは複数の部品であってもほぼ同時に効率良く位置合せが可能である。更に上層が平坦化される場合、その上に形成される配線の断線や多層配線の短絡不良を低減したり、液晶表示装置等の場合は画素電極の寸法を最大限にして開口率を向上したり、配向処理の均一性を改善できる効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に示す液晶表示装置におけるアクティブマトリクス側基板１の画素近傍の構成を示す平面図と断面図である。
【図２】チップ７近傍の実装構造および実装方法を示す断面図である。図２（ａ）は、チップ７の断面構造である。
【図３】本発明の他の実施の形態を示す図である。
【図４】本発明の他の実施の形態示す図である。
【図５】本発明の他の実施の形態を示す図である。
【図６】本発明の他の実施の形態を示す図である。
【図７】本発明の他の実施の形態を示す図である。
【図８】アクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。
【図９】従来の技術に関する液晶表示装置におけるアクティブマトリクス基板のＴＦＴ部分の断面図である。
【図１０】簡単に工程説明をおこなうための高密度多端子集積回路の実装プロセスに関する概略図である。
【符号の説明】
１ アクティブマトリクス基板
２ 画素電極
３ ゲート配線
４ ソース配線
５ ゲート配線とソース配線とのクロス部
６ ＴＦＴ
７ チップ
８ 電気接続用の端子
９ 半田ボール（突起電極）
１０ 第1基板１の端子
１１ 加圧ツール
１２、１６、２１、３３、１２２ 基板
１２ａ、１６ａ 基板の溝部
１２ｂ 基板の側面
１３ 端子
１４、３２、３２ａ 半田
１５ 部品チップ
１６ｂ 基板溝の底部
１６ｃ 溝部の側面
１７ アライメント用材料
１８ 基板側ぬれ性部材
１９ 部品側ぬれ性部材
２０、２５、３０ 部品
２２ アライメント用材料
２３、２８ 基板側ぬれ性部材
２４ 部品側ぬれ性部材
２６、２６ａ 突起電極
２７、２７ａ 平坦化膜
２９ アライメント用材料の吸引用の穴部
３１、３４ 端子
３３ａ 基板の溝部
３６ 第２の溝
３７ パルスヒートツール
１０１ アクティブマトリクス基板
１０２ 画素電極
１０３、１１５ ＴＦＴ
１０４ ゲート配線
１０５ ソース配線
１０６ 付加容量
１０７ 共通配線
１０８ ゲート電極
１０９ ゲート絶縁膜
１１０ 半導体層
１１１ チャネル保護層
１１２ａ ソース電極
１１２ｂ ドレイン電極
１１３ａ、１１３ｂ 金属層
１１４ 画素電極
１１６ 層間絶縁膜
１１６ａ コンタクトホール
１２０ 集積回路
１２１、１２１ａ 半田バンプ（突起電極をバンプと呼ぶ）
【図１】
0003921323.tif 000002
【図２】
0003921323.tif 000003
【図３】
0003921323.tif 000004
【図４】
0003921323.tif 000005
【図５】
0003921323.tif 000006
【図６】
0003921323.tif 000007
【図７】
0003921323.tif 000008
【図８】
0003921323.tif 000009
【図９】
0003921323.tif 000010
【図１０】
0003921323.tif 000011