(57)【特許請求の範囲】
【請求項１】
ソースが補助電源線（１６ａ、１６ｂ）に接続された第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）と、
この第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）と同じ導電型を有しソースがレベルシフト電源線（１２ａ、１２ｂ）に接続された第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）と、
前記第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ、Ｑ１１ｂ、Ｑ１２ｂ）と異なる導電型を有しゲート・ソース間に入力信号が与えられる第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）とを備えてなり、
前記第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ、Ｑ１１ｂ、Ｑ１２ｂ）のドレインは互いに他方のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１１ａ、Ｑ１２ｂ、Ｑ１１ｂ）のゲートに接続されるとともに当該第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）のドレインが出力端子とされ、
前記第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）は前記第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）のドレインと基準電位を有する基準電源線（ＧＮＤ、１３）との間に接続され、
前記補助電源線（１６ａ、１６ｂ）の電圧が、前記レベルシフト電源線（１２ａ、１２ｂ）の電圧と同極性であって、絶対値として前記レベルシフト電源線（１２ａ、１２ｂ）の電圧よりも少なくとも前記第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）のしきい値電圧だけ高くなるように設定されていることを特徴とするレベルシフト回路。
【請求項２】
同じ導電型を有しソースがレベルシフト電源線（１２ａ、１２ｂ）に接続された第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）および第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）と、
前記第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ、Ｑ１１ｂ、Ｑ１２ｂ）と異なる導電型を有しゲート・ソース間に入力信号が与えられる第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）とを備えてなり、
前記第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ、Ｑ１１ｂ、Ｑ１２ｂ）のドレインが互いに他方のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１１ａ、Ｑ１２ｂ、Ｑ１１ｂ）のゲートに接続されるとともに当該第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）のドレインが出力端子とされ、
前記第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）が前記第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）のドレインと基準電位を有する基準電源線（ＧＮＤ、１３）との間に接続された構成のレベルシフト回路（１１ａ、１１ｂ）のうち、
Ｐチャネル型の前記第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ）とＮチャネル型の前記第３のＭＯＳトランジスタ（Ｑ１３ａ）とを有した前記レベルシフト回路（１１ａ）と、Ｎチャネル型の前記第１および第２のＭＯＳトランジスタ（Ｑ１１ｂ、Ｑ１２ｂ）とＰチャネル型の前記第３のＭＯＳトランジスタ（Ｑ１３ｂ）とを有した前記レベルシフト回路（１１ｂ）とを備えてその出力端子同士を接続することにより構成した第１の両極電圧レベルシフト回路（１７）と、
この第１の両極電圧レベルシフト回路（１７）で用いられるレベルシフト電源線（１２ａ、１２ｂ）とは異なる電圧を有するレベルシフト電源線（２０）と前記レベルシフト回路（１７）の出力端子との間に接続した切替用ＭＯＳトランジスタ（Ｑ１４）と、
この切替用ＭＯＳトランジスタ（Ｑ１４）のゲートに対し駆動電圧を出力するためのもので前記第１の両極電圧レベルシフト回路（１７）と同じ構成を持つ第２の両極電圧レベルシフト回路（１７′）とを備えて構成されていることを特徴とするレベルシフト回路。
【請求項３】
同じ導電型を有しソースがレベルシフト電源線（１２ａ、１２ｂ）に接続された第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）および第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）と、
前記第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ、Ｑ１１ｂ、Ｑ１２ｂ）と異なる導電型を有しゲート・ソース間に入力信号が与えられる第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）とを備えてなり、
前記第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ、Ｑ１１ｂ、Ｑ１２ｂ）のドレインが互いに他方のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１１ａ、Ｑ１２ｂ、Ｑ１１ｂ）のゲートに接続されるとともに当該第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）のドレインが出力端子とされ、
前記第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）が前記第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）のドレインと基準電位を有する基準電源線（ＧＮＤ、１３）との間に接続され、
前記第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）のドレイン・ソース間に抵抗（Ｒａ、Ｒｂ）が接続された構成のレベルシフト回路（１４ａ、１４ｂ）のうち、
Ｐチャネル型の前記第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ）とＮチャネル型の前記第３のＭＯＳトランジスタ（Ｑ１３ａ）とを有した前記レベルシフト回路（１４ａ）と、Ｎチャネル型の前記第１および第２のＭＯＳトランジスタ（Ｑ１１ｂ、Ｑ１２ｂ）とＰチャネル型の前記第３のＭＯＳトランジスタ（Ｑ１３ｂ）とを有した前記レベルシフト回路（１４ｂ）とを備えてその出力端子同士を接続することにより構成した第１の両極電圧レベルシフト回路（１８）と、
この第１の両極電圧レベルシフト回路（１８）で用いられるレベルシフト電源線（１２ａ、１２ｂ）とは異なる電圧を有するレベルシフト電源線（２０）と前記レベルシフト回路（１８）の出力端子との間に接続した切替用ＭＯＳトランジスタ（Ｑ１４）と、
この切替用ＭＯＳトランジスタ（Ｑ１４）のゲートに対し駆動電圧を出力するためのもので前記第１の両極電圧レベルシフト回路（１８）と同じ構成を持つ第２の両極電圧レベルシフト回路（１８′）とを備えて構成されていることを特徴とするレベルシフト回路。
【請求項４】
レベルシフト電源線（１２ａ）の電圧が互いに異なる請求項１記載のレベルシフト回路（１５ａ）を複数備えてなり、これら複数のレベルシフト回路（１５ａ、１５ａ′、１５ａ″）の出力端子同士が接続されていることを特徴とするレベルシフト回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力信号に応じて１または複数の電圧レベルを出力可能なレベルシフト回路に関する。
【０００２】
【従来の技術】
液晶表示パネルの走査回路などに用いられているレベルシフト回路には、一般に抵抗分割方式やたすき掛け方式によるものがある。図９には、たすき掛け方式によるレベルシフト回路１が示されている。この図９において、電圧Ｖh を有するレベルシフト電源線とグランドとの間には、Ｐチャネル型のＭＯＳトランジスタＱ１とＮチャネル型のＭＯＳトランジスタＱ３とが直列に接続されるとともに、Ｐチャネル型のＭＯＳトランジスタＱ２とＮチャネル型のＭＯＳトランジスタＱ４とが直列に接続されている。そして、ＭＯＳトランジスタＱ１、Ｑ２のドレインはそれぞれＭＯＳトランジスタＱ２、Ｑ１のゲートに接続され、ＭＯＳトランジスタＱ２のドレインが出力端子Ｖout とされている。
【０００３】
このレベルシフト回路１は、ＭＯＳトランジスタＱ１、Ｑ２の各ゲートに入力される相補的な入力信号Ｓ１、Ｓ２のレベルに従って、レベルシフト電圧Ｖh または０Ｖを出力するようになっている。
【０００４】
このレベルシフト回路１を２つ組み合わせると、異なる２つの電圧（２値）にレベルシフト可能な両極電圧レベルシフト回路を構成できる。図１０は、この両極電圧レベルシフト回路２の電気的構成を示している。この図１０において、一方のレベルシフト回路１ａは５Ｖの電圧を有する信号電源線と電圧Ｖl を有するレベルシフト電源線との間に設けられ、他方のレベルシフト回路１ｂは電圧Ｖh を有するレベルシフト電源線と前記電圧Ｖl を有するレベルシフト電源線との間に設けられている。そして、レベルシフト回路１ａのＭＯＳトランジスタＱ１ａ、Ｑ２ａのドレインが、それぞれレベルシフト回路１ｂのＭＯＳトランジスタＱ３ｂ、Ｑ４ｂのゲートに接続され、ＭＯＳトランジスタＱ２ｂのドレインが両極電圧レベルシフト回路２の出力端子Ｖout とされている。
【０００５】
この両極電圧レベルシフト回路２は、ＭＯＳトランジスタＱ１ａ、Ｑ２ａの各ゲートに入力される相補的な入力信号Ｓ１ａ、Ｓ２ａのレベルに従って、まずレベルシフト回路１ａによりレベルシフト電圧Ｖl にレベルシフトし、続いてレベルシフト回路１ｂによりレベルシフト電圧Ｖh にレベルシフトする２段階レベルシフト方式となっている。
【０００６】
さらに、図９に示すレベルシフト回路１を３つ以上用いると、３値以上の電圧を出力可能な多値レベルシフト回路が構成される。図１１には、３値例えばＶh 、Ｖm 、Ｖl の電圧を出力する３値レベルシフト回路３の電気的構成が示されている。この図１１において、３値のうち最も高い電圧Ｖh を有するレベルシフト電源線はＰチャネル型のＭＯＳトランジスタＱ５を介して出力端子Voutに接続され、電圧Ｖm 、Ｖl を有するレベルシフト電源線はそれぞれＮチャネル型のＭＯＳトランジスタＱ６、Ｑ７を介して出力端子Voutに接続されている。電圧Ｖh を有するレベルシフト電源線とグランドとの間には図９に示す構成を有するレベルシフト回路１ｃ、１ｄ、１ｅが設けられており、これらレベルシフト回路１ｃ、１ｄ、１ｅの出力によってＭＯＳトランジスタＱ５、Ｑ６、Ｑ７が駆動されるようになっている。
【０００７】
この３値レベルシフト回路３は、入力信号Ｓ１ｃ、Ｓ２ｄ、Ｓ２ｅがハイレベル、入力信号Ｓ２ｃ、Ｓ１ｄ、Ｓ１ｅがロウレベルの状態を初期状態（出力端子Voutがハイインピーダンスとなる状態）として、各入力信号Ｓ１ｃ〜Ｓ２ｅのレベル変化に応じて、Ｖh 、Ｖm 、Ｖl の電圧を選択して出力するようになっている。
【０００８】
【発明が解決しようとする課題】
上記したすき掛け方式によるレベルシフト回路１は、両極電圧レベルシフト回路２、３値レベルシフト回路３、および図示しない４値以上のレベルシフト回路の基本構成要素となる回路である。しかし、このレベルシフト回路１は、１つの電圧値（１値）にしかレベルシフトしないにもかかわらず４個ものＭＯＳトランジスタＱ１〜Ｑ４を用いて構成されているので、両極電圧レベルシフト回路２、３値レベルシフト回路３、および４値以上のレベルシフト回路についても、各回路を構成するトランジスタ数が多くなり、集積回路として構成する場合にチップ面積が増大するという問題があった。また、レベルシフト回路１には２つの相補的な入力信号Ｓ１、Ｓ２が必要となるので、このレベルシフト回路１を組み合わせて構成される３値レベルシフト回路３の入力信号線の数も多くなっていた。
【０００９】
さらに、両極電圧レベルシフト回路２は、レベルシフト回路１ａ、１ｂによる２段階レベルシフト方式を用いているので、入力信号Ｓ１ａ、Ｓ２ａのレベルが変化してから出力端子Ｖout の電圧が変化するまでの遅延時間が大きくなり、高速動作の妨げとなるという不都合もあった。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、その目的は、従来の構成に比べ少ない数のトランジスタで構成される１値のレベルシフト回路を提供し、さらにその１値のレベルシフト回路を組み合わせることにより従来よりも少ない数のトランジスタで構成される多値のレベルシフト回路を提供することにある。
【００１１】
【課題を解決するための手段】
【００１６】
請求項１記載のレベルシフト回路によれば、第１ないし第３のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ、Ｑ１３ａ、Ｑ１１ｂ、Ｑ１２ｂ、Ｑ１３ｂ）は入力信号に応じて以下のように動作する。すなわち、第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）がオンとなる入力信号が与えられると、第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）がオンとなり、出力端子にはレベルシフト電圧が出力される。この時、第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）のゲート・ソース間には、補助電源線（１６ａ、１６ｂ）の電圧（以下、補助電圧と称す）とレベルシフト電圧との差電圧が印加される。この差電圧は、第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）のしきい値電圧以上に設定されているので、第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）がオンとなり、第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）に流れる電流を制限する。
【００１７】
一方、第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）がオフとなる入力信号が与えられると、第１および第２のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１２ａ、Ｑ１１ｂ、Ｑ１２ｂ）のドレインの電圧は、本レベルシフト回路自身では定まらない。しかし、出力端子に接続された外部回路によって出力端子に（絶対値として）レベルシフト電圧以下の電圧が与えられると、第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）がオンとなり、第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）のゲートがほぼ補助電圧に等しくなる。その結果、第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）はそのゲート・ソース間に逆バイアスとなる電圧が印加されてオフとなり、出力端子は確実にハイインピーダンスの状態に保たれる。
【００１８】
本レベルシフト回路は、３個のＭＯＳトランジスタと１本の入力信号からなる構成で、１値のレベルシフト回路として動作するので、集積回路として形成した場合のチップ占有面積が小さくなる。また、補助電源を用いて第１のＭＯＳトランジスタ（Ｑ１１ａ、Ｑ１１ｂ）をオンさせることで、第３のＭＯＳトランジスタ（Ｑ１３ａ、Ｑ１３ｂ）がオフの場合であっても第２のＭＯＳトランジスタ（Ｑ１２ａ、Ｑ１２ｂ）のゲートの電圧を補助電圧に定めることができ、出力端子を安定してハイインピーダンスの状態に保持することができる。
【００２１】
請求項２記載のレベルシフト回路によれば、第１の両極電圧レベルシフト回路（１７）がその指令信号に従って２値のレベルシフト電圧を出力する。さらに、この第１の両極電圧レベルシフト回路（１７）の出力をハイインピーダンスとした状態で、切替用ＭＯＳトランジスタ（Ｑ１４）を駆動するための第２の両極電圧レベルシフト回路（１７′）が切替用ＭＯＳトランジスタ（Ｑ１４）をオンさせる駆動電圧を出力することで、第１の両極電圧レベルシフト回路（１７）内のレベルシフト電圧とは異なる第３のレベルシフト電圧が切替用ＭＯＳトランジスタ（Ｑ１４）を介して出力される。
【００２２】
従って、本レベルシフト回路によれば、従来構成に比べて少ない１３個のＭＯＳトランジスタと４本の指令信号で３値のレベルシフト回路を構成でき、従来よりもチップ面積を小さくすることができる。なお、請求項３記載のレベルシフト回路によっても、同様の作用、効果を得ることができる。
【００２３】
請求項４記載のレベルシフト回路によれば、複数備えられた請求項１記載のレベルシフト回路（１５ａ、１５ａ′、１５ａ″）（以下、１値レベルシフト回路と称す）のうちの１つについてのみ当該入力信号をオンとすることで、その１値レベルシフト回路のレベルシフト電圧が本レベルシフト回路の出力端子に出力される。この場合、他の１値レベルシフト回路の出力はハイインピーダンスとなっているので、１値レベルシフト回路（１５ａ、１５ａ′、１５ａ″）の出力電圧同士が影響を及ぼし合うことはない。
【００２４】
このように、ｎ値（ｎ＝２、３、４、…）のレベルシフト電圧を出力するのに、３×ｎ個のＭＯＳトランジスタを用いるだけでレベルシフト回路を構成できるので、従来よりもＭＯＳトランジスタの構成数が少なくなり、ＩＣ化する上でチップ面積を小さくできる。
【００２５】
【発明の実施の形態】
（第１の実施形態）
以下、レベルシフト回路のうち本発明に関連する技術である第１の実施形態について、図１を参照しながら説明する。
図１（ａ）および（ｂ）には、１つのレベルシフト電圧を出力可能な１値レベルシフト回路の電気的構成が示されている。この図１（ａ）において、１値レベルシフト回路１１ａは、Ｐチャネル型のＭＯＳトランジスタＱ１１ａ（本発明でいう第１のＭＯＳトランジスタに相当）とＱ１２ａ（本発明でいう第２のＭＯＳトランジスタに相当）、およびＮチャネル型のＭＯＳトランジスタＱ１３ａ（本発明でいう第３のＭＯＳトランジスタに相当）の３つのＭＯＳトランジスタから構成されている。
【００２６】
ＭＯＳトランジスタＱ１１ａ、Ｑ１２ａの各ソースはともにレベルシフト電圧Ｖh を有するレベルシフト電源線１２ａに接続され、各ドレインはそれぞれ他方のＭＯＳトランジスタＱ１２ａ、Ｑ１１ａのゲートに接続されている。ＭＯＳトランジスタＱ１２ａのドレインは出力端子Ｖout とされ、ＭＯＳトランジスタＱ１１ａのドレインとグランド線ＧＮＤ（本発明でいう基準電源線に相当）との間にはＭＯＳトランジスタＱ１３ａのドレイン・ソース間が介在している。また、ＭＯＳトランジスタＱ１３ａのゲートは入力端子Ｖhin に接続されており、この入力端子Ｖhin にはロジックレベル（例えばハイレベルとして５Ｖ、ロウレベルとして０Ｖ）を有する入力信号が与えられるようになっている。
【００２７】
一方、図１（ｂ）には、上記１値レベルシフト回路１１ａと異なる導電型として構成された１値レベルシフト回路１１ｂの電気的構成が示されている。すなわち、図１（ａ）におけるＭＯＳトランジスタＱ１１ａ、Ｑ１２ａ、およびＱ１３ａに替えて、それぞれＮチャネル型のＭＯＳトランジスタＱ１１ｂ、Ｑ１２ｂ、およびＰチャネル型のＭＯＳトランジスタＱ１３ｂが用いられ、ＭＯＳトランジスタＱ１１ｂとＱ１２ｂのソースはレベルシフト電圧Ｖl を有するレベルシフト電源線１２ｂに接続されている。また、ＭＯＳトランジスタＱ１３ｂのソースは５Ｖの電圧を有するロジック回路（図示せず）用のロジック電源線１３（本発明でいう基準電源線に相当）に接続され、ゲートは入力端子Ｖlin に接続されている。
【００２８】
さて、これら１値レベルシフト回路１１ａと１１ｂの動作は、電圧レベルの違いを除いて同様となる。そこで、図１（ａ）に示す１値レベルシフト回路１１ａについて以下に詳述する。
入力端子Ｖhin にハイレベルの入力信号が与えられると、ＭＯＳトランジスタＱ１３ａのゲート・ソース間電圧がそのしきい値電圧を越える５ＶとなるのでＭＯＳトランジスタＱ１３ａがオンとなり、そのドレイン電圧がほぼ０Ｖとなる。その結果、ＭＯＳトランジスタＱ１２ａのゲート・ソース間にほぼレベルシフト電圧Ｖh が印加されるので、ＭＯＳトランジスタＱ１２ａもオンとなり、出力端子Ｖout はほぼレベルシフト電圧Ｖh に等しい電圧となる。この時、ＭＯＳトランジスタＱ１１ａのゲート・ソース間電圧はほぼ０Ｖとなるので、ＭＯＳトランジスタＱ１１ａはオフとなる。
【００２９】
一方、入力端子Ｖhin にロウレベルの入力信号が与えられると、ＭＯＳトランジスタＱ１３ａがオフとなる。この時、ＭＯＳトランジスタＱ１１ａのドレインおよびＭＯＳトランジスタＱ１２ａのドレイン（すなわち出力端子Ｖout ）の電圧は、１値レベルシフト回路１１ａ自身では定まらない。ここで、出力端子Ｖout に接続された外部回路（図示せず）によって出力端子Ｖout に（Ｖh −Ｖth、ＶthはＭＯＳトランジスタＱ１１ａのしきい値電圧）以下の電圧（例えば０Ｖ）が与えられると、ＭＯＳトランジスタＱ１１ａがオンとなってそのドレイン電圧がほぼレベルシフト電圧Ｖh に等しくなる。そのため、ＭＯＳトランジスタＱ１２ａが確実にオフすることができ、出力端子Ｖout はハイインピーダンスの状態に保たれる。
【００３０】
なお、前記外部回路によって出力端子Ｖout に（Ｖh −Ｖth）よりも高い電圧（例えばレベルシフト電圧Ｖh ）が与えられると、ＭＯＳトランジスタＱ１１ａがオフとなることからＭＯＳトランジスタＱ１２ａのゲートはフローティングの状態となる。
【００３１】
また、図１（ｂ）に示す１値レベルシフト回路１１ｂにおいては、入力端子Ｖlin にロウレベルの入力信号が与えられると、出力端子Ｖout の電圧はほぼレベルシフト電圧Ｖl に等しくなり、入力端子Ｖlin にハイレベルの入力信号が与えられると、外部から出力端子Ｖout に（Ｖl ＋Ｖth）以上の電圧が与えられることを条件として出力端子Ｖout は確実にハイインピーダンスの状態となる。
【００３２】
このように、１値レベルシフト回路１１ａ、１１ｂは、それぞれ３つのＭＯＳトランジスタＱ１１ａ〜Ｑ１３ａ、Ｑ１１ｂ〜Ｑ１３ｂを組み合わせることにより、それぞれ１つのレベルシフト電圧Ｖh 、Ｖl を出力することができる。すなわち、従来構成のレベルシフト回路１（図９参照）と比較すると、トランジスタの数が４個から３個に減少し、入力信号線の数が２本から１本に減少する。従って、１値レベルシフト回路１１ａ、１１ｂを集積回路として形成する場合、チップ占有面積が小さくなりコストの低減が図られる。
【００３３】
また、レベルシフト電圧Ｖh 、Ｖl が出力されない場合、外部から出力端子Ｖout に所定範囲内の電圧を印加することで、ＭＯＳトランジスタＱ１２ａ、Ｑ１２ｂのゲートがフローティングとなることを防止でき、出力端子Ｖout をハイインピーダンスの状態とすることができる。このため、他の回路と出力端子同士を直接接続することが可能となり、後述するように多値のレベルシフト回路への拡張が容易となる。
【００３４】
（第２の実施形態）
次に、第１の実施形態に変形を加えた第２の実施形態について図２を参照しながら説明する。
図２（ａ）に示す１値レベルシフト回路１４ａは、１値レベルシフト回路１１ａ（図１（ａ）参照）のＭＯＳトランジスタＱ１１ａのドレイン・ソース間に抵抗Ｒａを接続した回路構成となっている。同様に、図２（ｂ）に示す１値レベルシフト回路１４ｂについても、１値レベルシフト回路１１ｂ（図１（ｂ）参照）のＭＯＳトランジスタＱ１１ｂのドレイン・ソース間に抵抗Ｒｂが接続されている。
【００３５】
この１値レベルシフト回路１４ａによれば、１値レベルシフト回路１１ａとほぼ同様の作用および効果を得ることができる。さらに、ＭＯＳトランジスタＱ１２ａのゲートが抵抗Ｒａを介してレベルシフト電源線１２ａに接続されるので、入力端子Ｖhin にロウレベルの入力信号が与えられＭＯＳトランジスタＱ１３ａがオフとなった場合であっても、ＭＯＳトランジスタＱ１２ａのゲートにレベルシフト電圧Ｖh が印加される。従って、入力信号がロウレベルの場合にあっては、外部から出力端子Ｖout に与えられる電圧の大きさに関わらずＭＯＳトランジスタＱ１２ａは確実にオフとなり、出力端子Ｖout を確実にハイインピーダンスの状態に保持することができる。
【００３６】
また、入力信号がハイレベルの場合にあっては、レベルシフト電源線１２ａから抵抗Ｒａ、ＭＯＳトランジスタＱ１３ａを介してグランド線ＧＮＤに電流が流れるが、抵抗Ｒａの抵抗値はＭＯＳトランジスタＱ１３ａのオン抵抗に比べ十分に大きく設定されているので、ＭＯＳトランジスタＱ１３ａのドレイン電圧（つまりＭＯＳトランジスタＱ１２ａのゲート電圧）の上昇を小さく抑えられる。従って、ＭＯＳトランジスタＱ１２ａは十分にオンすることができ、出力端子Ｖout から低インピーダンスでレベルシフト電圧Ｖh が出力される。なお、以上の作用および効果は１値レベルシフト回路１４ｂについても同様となる。
【００３７】
（第３の実施形態）
図３には本発明である第３の実施形態（請求項１に対応）が示されている。以下、図１に示した１値レベルシフト回路と異なる部分について説明する。
図３（ａ）に示す１値レベルシフト回路１５ａの構成は、１値レベルシフト回路１１ａ（図１（ａ）参照）に対し、ＭＯＳトランジスタＱ１１ａのドレインが補助電圧Ｖe を有する補助電源線１６ａに接続されている点のみが異なる。また、図３（ｂ）に示す１値レベルシフト回路１５ｂの構成についても、１値レベルシフト回路１１ｂ（図１（ｂ）参照）に対し、ＭＯＳトランジスタＱ１１ｂのドレインが補助電圧Ｖf を有する補助電源線１６ｂに接続されている点のみが異なる。
【００３８】
さて、図３（ａ）に示す１値レベルシフト回路１５ａの入力端子Ｖhin にハイレベルの入力信号が与えられると、ＭＯＳトランジスタＱ１３ａおよびＱ１２ａがともにオンとなり、出力端子Ｖout の電圧はほぼレベルシフト電圧Ｖh に等しくなる。この時、ＭＯＳトランジスタＱ１１ａのゲート・ソース間には、ほぼ（Ｖe −Ｖh ）だけの電圧が印加される。ここで、補助電圧Ｖe は、レベルシフト電圧Ｖh よりも少なくともＭＯＳトランジスタＱ１１ａのしきい値電圧Ｖthだけ高くなるように設定されているので、ＭＯＳトランジスタＱ１１ａのゲート・ソース間にはしきい値電圧Ｖth以上の電圧が印加されることになり、ＭＯＳトランジスタＱ１１ａはオン状態となる。
【００３９】
このＭＯＳトランジスタＱ１１ａはＩＣ化する上で電流能力が制限された状態に形成されており、補助電源線１６ａからＭＯＳトランジスタＱ１１ａおよびＱ１３ａを介してグランド線ＧＮＤに流れる電流が制限されるので、ＭＯＳトランジスタＱ１３ａのドレイン電圧（つまりＭＯＳトランジスタＱ１２ａのゲート電圧）が上昇しないようになっている。従って、ＭＯＳトランジスタＱ１２ａのゲート・ソース間にはオンするのに十分な電圧が印加され、出力端子Ｖout から低インピーダンスでレベルシフト電圧Ｖh が出力される。
【００４０】
一方、１値レベルシフト回路１５ａにロウレベルの入力信号が与えられると、ＭＯＳトランジスタＱ１３ａがオフとなる。この時、出力端子Ｖout に接続された外部回路（図示せず）によって出力端子Ｖout にレベルシフト電圧Ｖh 以下の任意の電圧が与えられると、ＭＯＳトランジスタＱ１１ａがオンとなってＭＯＳトランジスタＱ１２ａのゲートに補助電圧Ｖe が印加される。つまり、ＭＯＳトランジスタＱ１２ａは、ゲート・ソース間に逆バイアスとなる電圧（Ｖe −Ｖh ）が印加されるのでオフとなり、出力端子Ｖout は確実にハイインピーダンスの状態に保たれる。
【００４１】
以上の動作は、図３（ｂ）に示す１値レベルシフト回路１５ｂについても同様となる。この場合には、補助電圧Ｖf は、レベルシフト電圧Ｖl よりも少なくともＭＯＳトランジスタＱ１１ｂのしきい値電圧Ｖthだけ低くなるように設定される。
【００４２】
このように、１値レベルシフト回路１５ａ、１５ｂによっても、第１の実施形態と同様の効果を得ることができる。加えて、ロウレベルの入力信号に対して、外部から出力端子Ｖout に与えられる電圧が（絶対値として）レベルシフト電圧以下である限り、ＭＯＳトランジスタＱ１２ａ、Ｑ１２ｂを確実にオフできるので、出力端子Ｖout を確実にハイインピーダンスの状態とすることができる。さらに、１値レベルシフト回路１５ａ、１５ｂは、後述するように多値のレベルシフト回路への拡張が一層容易であるという特徴を有している。
【００４３】
（第４の実施形態）
次に、レベルシフト回路のうち本発明に関連する技術である第４の実施形態について図４を参照しながら説明する。この図４には、第１の実施形態で述べた１値レベルシフト回路１１ａ、１１ｂの各出力端子同士を接続することにより構成される両極電圧レベルシフト回路１７の電気的構成が示されている。ここで、レベルシフト電圧Ｖh は、レベルシフト電圧Ｖl よりも高い値に設定されている。
【００４４】
この両極電圧レベルシフト回路１７の入力端子Ｖhin 、Ｖlin にハイレベルの入力信号が与えられると、１値レベルシフト回路１１ａはレベルシフト電源線１２ａからＭＯＳトランジスタＱ１２ａを介して出力端子Ｖout にレベルシフト電圧Ｖh を出力する。この場合、１値レベルシフト回路１１ｂは、ＭＯＳトランジスタＱ１３ｂがオフになるとともに出力端子Ｖout に（Ｖl ＋Ｖth）よりも高い電圧Ｖh が印加されるので、ＭＯＳトランジスタＱ１２ｂがオフとなり、出力端子Ｖout に対してハイインピーダンスの状態となる。
【００４５】
また、入力端子Ｖhin 、Ｖlin にロウレベルの入力信号が与えられると、１値レベルシフト回路１１ｂによって出力端子Ｖout からレベルシフト電圧Ｖl が出力される。この時、１値レベルシフト回路１１ａは出力端子Ｖout に対してハイインピーダンスの状態に保たれる。
【００４６】
なお、入力端子Ｖhin にロウレベルの入力信号、Ｖlin にハイレベルの入力信号が与えられると、ＭＯＳトランジスタＱ１２ａ、１２ｂのゲートはフローティングの状態となる。また、入力端子Ｖhin にハイレベルの入力信号、Ｖlin にロウレベルの入力信号を与えることは、ＭＯＳトランジスタＱ１２ａと１２ｂとがともにオンとなりレベルシフト電源線１２ａと１２ｂとが短絡するため禁止となっている。
【００４７】
以上のように、１値レベルシフト回路１１ａ、１１ｂを組み合わせて構成される両極電圧レベルシフト回路１７によれば、入力信号によりレベルシフト電圧Ｖh またはＶl の２値のうち何れか一方の電圧を選択して出力することができる。この２値レベルシフト回路としての両極電圧レベルシフト回路１７を従来構成の両極電圧レベルシフト回路２（図１０参照）と比較すると、ＭＯＳトランジスタの数が８個から６個に減少する。その結果、構成が簡単になり、両極電圧レベルシフト回路１７を集積回路として形成する場合にチップ占有面積が小さくなる。また、両極電圧レベルシフト回路１７は、前記両極電圧レベルシフト回路２と異なり１段でレベルシフト電圧Ｖh またはＶl にレベルシフトさせることが可能なので、入出力間の遅延時間が小さくなる。
【００４８】
（第５の実施形態）
図５には、第２の実施形態で述べた１値レベルシフト回路１４ａ、１４ｂの各出力端子同士を接続することにより構成される両極電圧レベルシフト回路１８の電気的構成が示されている。この両極電圧レベルシフト回路１８によっても、第４の実施形態と同様の作用、効果が得られる。さらに、抵抗Ｒａ、ＲｂによりＭＯＳトランジスタＱ１２ａ、Ｑ１２ｂのゲートがフローティングとなることを防止でき、入力端子Ｖhin にロウレベルの入力信号、Ｖlin にハイレベルの入力信号が与えられた場合に、出力端子Ｖout を確実にハイインピーダンスの状態に保持することができる。
【００４９】
（第６の実施形態）
次に、３値のレベルシフトが可能となる本発明である第６の実施形態（請求項２に対応）について図６を参照しながら説明する。
図６は、２つの両極電圧レベルシフト回路１７、１７′（図４参照）を組み合わせて構成された３値レベルシフト回路１９の電気的構成を示している。この図６において、一方の両極電圧レベルシフト回路１７は、入力端子Ｖhin 、Ｖlinを備えており、その出力端子が３値レベルシフト回路１９の出力端子Ｖout とされている。そして、出力端子Ｖout に対してレベルシフト電圧Ｖh またはＶl の２値のうち何れか一方の電圧を選択して出力するようになっている。
【００５０】
他方の両極電圧レベルシフト回路１７′は、ＭＯＳトランジスタＱ１１ａ′、Ｑ１２ａ′、Ｑ１３ａ′、Ｑ１１ｂ′、Ｑ１２ｂ′、Ｑ１３ｂ′ならびに入力端子Ｖhin'、Ｖlin'を備えており、その出力は、出力端子Ｖout とレベルシフト電源線２０との間に介在するＮチャネル型のＭＯＳトランジスタＱ１４（本発明でいう切替用ＭＯＳトランジスタに相当）のゲートに接続されている。レベルシフト電源線２０には、レベルシフト電圧Ｖh とＶl との中間電圧であるレベルシフト電圧Ｖm が与えられている。
【００５１】
さて、上記構成を有する３値レベルシフト回路１９において、入力端子Ｖhin にロウレベルの入力信号、Ｖlin にハイレベルの入力信号を与えると、両極電圧レベルシフト回路１７は出力端子Ｖout から切り離される。この状態で、入力端子Ｖhin'、Ｖlin'にハイレベルの入力信号を与えると、ＭＯＳトランジスタＱ１４のゲートに電圧Ｖh が与えられる。その結果、ＭＯＳトランジスタＱ１４のゲート・ソース間にしきい値電圧を越える電圧（Ｖh −Ｖm ）が印加され、ＭＯＳトランジスタＱ１４がオンとなる。これにより、出力端子Ｖout の電圧がほぼレベルシフト電圧Ｖm となる。
【００５２】
一方、入力端子Ｖhin'、Ｖlin'にロウレベルの入力信号を与えると、ＭＯＳトランジスタＱ１４のゲートに電圧Ｖl が与えられ、ＭＯＳトランジスタＱ１４はオフとなる。この状態で、入力端子Ｖhin とＶlin とにハイレベルの入力信号またはロウレベルの入力信号を与えることにより、それぞれ出力端子Ｖout の電圧がレベルシフト電圧Ｖh またはＶl となる。
【００５３】
以上述べたように、２つの両極電圧レベルシフト回路１７、１７′を組み合わせて３値レベルシフト回路１９を構成すれば、従来構成の３値レベルシフト回路３（図１１参照）と比較して、ＭＯＳトランジスタの数が１５個から１３個に減少し、入力信号線の数が６本から４本に減少するので、回路構成が簡単になりＩＣ化する上でチップ占有面積が小さくなる。なお、ＭＯＳトランジスタの構成数の低減という利点は得られないものの、３値レベルシフト回路１９を４値以上の多値のレベルシフト回路に拡張することもできる。
【００５４】
（第７の実施形態）
図７には、２つの両極電圧レベルシフト回路１８、１８′（図５参照）を第６の実施形態と同様にして組み合わせることにより構成される３値レベルシフト回路２１（請求項３に対応）の電気的構成が示されている。この３値レベルシフト回路２１によっても、第６の実施形態と同様の作用、効果が得られる。また、入力信号に応じて両極電圧レベルシフト回路１８または１８′の出力を確実にハイインピーダンスの状態に保持することができるので、ノイズなどが混入しても誤動作しにくいという特徴を有する。
【００５５】
（第８の実施形態）
次に、３値のレベルシフトが可能となる本発明である第８の実施形態（請求項４に対応）について図８を参照しながら説明する。
図８は、３つの１値レベルシフト回路１５ａ（図３（ａ）参照）を組み合わせて構成された３値レベルシフト回路２２の電気的構成を示している。この図８において、１値レベルシフト回路１５ａ、１５ａ′、１５ａ″は互いに出力端子同士が接続されて３値レベルシフト回路２２の出力端子Ｖout とされている。１値レベルシフト回路１５ａ、１５ａ′、１５ａ″は、それぞれ入力端子Ｖhin 、Ｖm1in、Ｖm2inを備えるとともに、ＭＯＳトランジスタＱ１２ａ、Ｑ１２ａ′、Ｑ１２ａ″のソースがそれぞれレベルシフト電圧Ｖh を有するレベルシフト電源線１２ａ、レベルシフト電圧Ｖm1を有するレベルシフト電源線２３、レベルシフト電圧Ｖm2を有するレベルシフト電源線２４に接続されている。また、補助電圧Ｖe は、Ｖh 、Ｖm1、Ｖm2のうち最も高い電圧に加え、さらにＭＯＳトランジスタＱ１１ａのしきい値電圧Ｖth以上高くなるように設定されている。
【００５６】
この構成によれば、何れか１つの１値レベルシフト回路に対してのみハイレベルの入力信号を与えることにより、当該１つの１値レベルシフト回路が接続されたレベルシフト電源線の電圧が出力端子Ｖout に出力される。この場合、他の１値レベルシフト回路は出力端子Ｖout に対してハイインピーダンスとなる。また、補助電圧Ｖe がＶh 、Ｖm1、Ｖm2よりもしきい値電圧Ｖth以上高く設定されているので、出力端子Ｖout の電圧に関わらず１値レベルシフト回路１５ａ、１５ａ′、１５ａ″のＭＯＳトランジスタＱ１１ａ、Ｑ１１ａ′、Ｑ１１ａ″が常にオンとなって、ＭＯＳトランジスタＱ１２ａ、Ｑ１２ａ′、Ｑ１２ａ″のゲートがフローティングとなることを防止できる。
【００５７】
この３値レベルシフト回路２２は、従来構成の３値レベルシフト回路３（図１１参照）と比較して、ＭＯＳトランジスタの数が１５個から９個に減少し、入力信号線の数が６本から３本に減少するので、回路構成がより簡単となりチップ占有面積の削減効果が特に大きくなる。また、一般にｎ値（ｎ＝２、３、４、…）のレベルシフト回路についても、３×ｎ個のＭＯＳトランジスタとｎ本の入力信号線とを同様に接続することにより構成できる。
【００５８】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、以下のような拡張または変更が可能である。
各実施形態において、ＭＯＳトランジスタに替えてＩＧＢＴを用いても良い。
第６の実施形態に示す３値レベルシフト回路１９において、両極電圧レベルシフト回路１７′に用いるレベルシフト電源線は、ＭＯＳトランジスタＱ１４をオンオフさせることができる電圧を有する限り、両極電圧レベルシフト回路１７に用いるレベルシフト電源線１２ａ、１２ｂと異なっていても良い。第７の実施形態についても同様である。
【００５９】
第８の実施形態に示す３値レベルシフト回路２２、あるいは４値以上の多値レベルシフト回路は、複数の１値レベルシフト回路１５ｂ（図３（ｂ）参照）の出力端子同士を接続することにより構成しても良い。また、１値レベルシフト回路１５ａと１５ｂとを組み合わせて構成しても良い。
【図面の簡単な説明】
【図１】  本発明に関連する技術である第１の実施形態を示す１値レベルシフト回路の電気的構成図
【図２】  本発明に関連する技術である第２の実施形態を示す図１相当図
【図３】  本発明である第３の実施形態を示す図１相当図
【図４】  本発明に関連する技術である第４の実施形態を示す両極電圧レベルシフト回路の電気的構成図
【図５】  本発明に関連する技術である第５の実施形態を示す図４相当図
【図６】  本発明である第６の実施形態を示す３値レベルシフト回路の電気的構成図
【図７】  本発明である第７の実施形態を示す図６相当図
【図８】  本発明である第８の実施形態を示す図６相当図
【図９】  従来技術を示す図１相当図
【図１０】  図４相当図
【図１１】  図６相当図
【符号の説明】
図面中、１１ａ、１１ｂ、１４ａ、１４ｂ、１５ａ、１５ａ′、１５ａ″、１５ｂは１値レベルシフト回路、１２ａ、１２ｂ、２０、２３、２４はレベルシフト電源線、１３はロジック電源線（基準電源線）、１６ａ、１６ｂは補助電源線、１７、１７′、１８、１８′は両極電圧レベルシフト回路、１９、２１、２２は３値レベルシフト回路、Ｑ１１ａ、Ｑ１１ａ′、Ｑ１１ａ″、Ｑ１１ｂ、Ｑ１１ｂ′、Ｑ１１ｂ″は第１のＭＯＳトランジスタ、Ｑ１２ａ、Ｑ１２ａ′、Ｑ１２ａ″、Ｑ１２ｂ、Ｑ１２ｂ′、Ｑ１２ｂ″は第２のＭＯＳトランジスタ、Ｑ１３ａ、Ｑ１３ａ′、Ｑ１３ａ″、Ｑ１３ｂ、Ｑ１３ｂ′、Ｑ１３ｂ″は第３のＭＯＳトランジスタ、Ｑ１４は切替用ＭＯＳトランジスタ、Ｒａ、Ｒａ′、Ｒｂ、Ｒｂ′は抵抗である。
【図１】
0003956531.tif 000002
【図２】
0003956531.tif 000003
【図３】
0003956531.tif 000004
【図４】
0003956531.tif 000005
【図５】
0003956531.tif 000006
【図６】
0003956531.tif 000007
【図７】
0003956531.tif 000008
【図８】
0003956531.tif 000009
【図９】
0003956531.tif 000010
【図１０】
0003956531.tif 000011
【図１１】
0003956531.tif 000012