(57)【特許請求の範囲】
【請求項１】
複数の局と、
信号プロトコルを満足するメッセージを交換するために前記局に相互接続し、前記メッセージが、順次分割多重化したヘッダ信号、内容信号及び前記メッセージの完了を示す信号を有し、第１及び第２区分を具えるバスと、
前記第１及び第２区分に相互接続するブリッジ局とを具える電子装置において、
前記局のうちの少なくとも一つが、前記ヘッダ信号によって前記ヘッダ信号より相対的に高いクロック速度での送信の表示を付与した後に前記相対的に高いクロック速度で前記内容信号を送信するように配置され、前記内容信号を有するメッセージを前記相対的に高いクロック速度で受信することができる局の副群が、前記第１区分を通じて前記バスに接続され、前記ブリッジ局が、前記第１及び第２区分間で前記ヘッダ信号を通過させ、前記表示の検出に応答して、前記バスの第２区分の前記内容信号を、前記内容信号に依存しない置換信号に置き換え、かつ、前記メッセージの完了を示す信号に応答して、前記第１及び第２区分間の信号の通過を再開し、前記ヘッダ信号、前記置換信号、及び前記再開後の通過信号が、ともに、前記相対的に高いクロック速度より相対的に低いクロック速度で前記信号プロトコルを満足するように配置されたことを特徴とする電子装置。
【請求項２】
前記局が、バス・アクセス権のアービトレーションにヘッダを用いるように配置されたことを特徴とする請求項１記載の電子装置。
【請求項３】
前記局が、少なくとも前記ヘッダ信号中にワイヤード・ロジック関数として前記バス上に集合的に信号を設定するように配置され、前記ブリッジ局が、前記ヘッダ信号の送信中及び前記再開後に、前記バスの第１区分で設定されたワイヤード・ロジック結果を前記バスの第２区分に通過するとともに前記バスの第２区分で設定されたワイヤード・ロジック結果を前記バスの第１区分に通過させ、前記ブリッジ局が、前記第２区分の置換信号を駆動するために前記第２区分に対するワイヤード・ロジック駆動信号を発生することを特徴とする請求項１又は２記載の電子装置。
【請求項４】
前記第１区分が第１及び第２信号導体を具え、前記第２区分が第３及び第４信号導体を具え、前記信号プロトコルが、特定の論理レベルを有する第２及び第４信号導体の電位による第１及び第３信号導体の電位の第１レベルから第２レベルへの論理遷移によって前記メッセージの完了が示されることを要求し、前記ブリッジ局が、前記第１局の内容信号の送信中に前記第３及び第４信号導体を前記第１レベル及び特定のレベルにそれぞれ保持し、前記ブリッジ局が、前記特定のレベルの第２信号導体の電位によって、前記第１信号導体の第１レベルから第２レベルへの電位の論理遷移の検出に応答して前記第３信号導体の電位を第１レベルから第２レベルにすることを特徴とする請求項１，２又は３記載の電子装置。
【請求項５】
前記第３及び第４信号導体のうちの少なくとも一方の電位が、前記置換信号の送信中に前記局の他の副群によって影響が及ぼされうるワイヤード・ロジック関数によって設定され、前記ブリッジ局が、前記第３及び第４信号導体のうちの少なくとも一方をモニタし、前記ブリッジ局が、前記第３及び第４信号導体のうちの少なくとも一方の前記電位の遷移の検出に応答して前記第１及び第２区分間の信号の通過を再開することを特徴とする請求項４記載の電子装置。
【請求項６】
前記局の少なくとも一つが、ワイヤード・ロジック駆動回路と、前記バスの第１区分を駆動するプッシュプル駆動回路と、前記局の少なくとも一つが、前記ヘッダ信号の送信中及び前記メッセージの完了を示す信号の送信後に前記ワイヤード・ロジック駆動回路によって前記第１区分を駆動し、前記局の少なくとも一つが、前記内容信号の送信中に前記プッシュプル駆動回路によって前記第１区分を駆動することを特徴とする請求項１記載の電子装置。
【請求項７】
前記第１区分がクロック信号導体を具え、前記局の少なくとも一つが、前記ヘッダ信号の送信中及び前記メッセージの完了を表す信号の送信後に前記ワイヤード・ロジック駆動回路によって前記駆動信号導体を駆動し、前記局の少なくとも一つが、前記内容信号の送信中に前記プッシュプル駆動回路によって前記クロック信号導体を駆動することを特徴とする請求項１記載の電子装置。
【請求項８】
前記局の少なくとも一つが、前記相対的に高いクロック速度の有無に応じた伝送を表す少なくとも２タイプのヘッダ信号を伝送することができ、前記ブリッジ局が、前記相対的に高いクロック速度なしの伝送を表すヘッダ信号のタイプに応答して前記第１及び第２区分間で信号の通過を継続することを特徴とする請求項１記載の電子装置。
【請求項９】
前記局の少なくとも一つが、前記ヘッダ信号に続くとともに前記内容信号に先行するアドレス信号を前記相対的に高いクロック速度で送信するように配置され、前記副群の局の特定のものの各々が、前記アドレス信号が前記局の特定のもののそれ自体のアドレスに整合するか否かに応答して選択的に前記メッセージに応答することを特徴とする請求項１記載の電子装置。
【請求項１０】
前記局の少なくとも一つが、前記内容信号に続くとともに前記メッセージの完了の信号表示に先行する他の内容信号に先行する他のアドレス信号を送信するように配置され、前記他のアドレス信号及び前記他の内容信号が、前記相対的に高いクロック速度で送信され、前記副群の局の特定のものの各々が、前記他のアドレス信号が前記局の特定のもののそれ自体のアドレスに整合するか否かに応じて選択的に前記他の内容信号に応答し、前記ブリッジ局が、前記他のアドレス信号及び前記他の内容信号の送信中に前記置換信号を前記第２区分で維持することを特徴とする請求項９記載の電子装置。
【請求項１１】
請求項１から１０のうちのいずれか１項に記載の電子装置のブリッジ局として用いるために配置された、第１及び第２区分と接続したブリッジ局。
【発明の詳細な説明】
本発明は、複数の局と、信号プロトコルを満足するメッセージを交換するために前記局に相互接続し、前記メッセージが、順次分割多重化したヘッダ信号、内容信号及び前記メッセージの完了を示す信号を有し、第１及び第２区分を具えるバスと、前記第１及び第２区分に相互接続するブリッジ局とを具える電子装置に関するものである。
本発明は、かかる電子装置に用いるためのブリッジ局に関するものでもある。
かかる電子装置は、「データハンドブックＩＣ２０：８０Ｃ５１基台８ビット・マイクロ制御器」フィリップス・セミコンダクタ社１９９４年刊、１１４１〜１１５９ページに記載された市販の１２Ｃバスから知られている。
この１２Ｃバスは、２信号導体：クロック信号を運ぶクロック信号導体（ＳＣＬ）及びデータ信号を運ぶデータ信号導体（ＳＤＡ）を用いている。このバスは、クロック信号導体及びデータ信号導体を含んだ一区分からなることもあり、あるいは、それぞれ自身のクロック信号導体及びデータ導体を含んだ複数区分からなることもあり、各区分は相互間でクロック信号及びデータ信号を通過させる橋絡回路により相互に接続されている。従来周知のブリッジ局は、主として、１２Ｃバスの最大長を拡大させるのに役立つ。
１２Ｃバスを介するメッセージ伝達は、各局に、信号プロトコルに従って種々の動作に参加することを要求する。局がメッセージ伝達を始めようとするときには、第一に、バスが自由であるか否かを判定しなければならず、信号プロトコルによれば、これは、他のメッセージ伝達が始められていないか、以前に始められたメッセージ伝達が、すべて、いわゆる「停止条件」により終結されている場合に、そのとおりとなり、その停止条件には、クロック信号が有効データを示すレベルにある場合に、データ信号における論理レベル転移が含まれる。バスが自由である場合に、局は伝送を開始することができる。この場合に、他の局は、すべて、いわゆる「開始条件」（これにも、クロック信号が有効データを示すレベルにある場合に、データ信号における論理レベル転移が含まれる）、及び、かかる開始条件の後に他の各局がメッセージの伝達に参加することを要求されているか否かを判定するために、予定の位置で伝送されるアドレスの伝送に対してバスを監視しなければならない。
これは、１２Ｃバスを介する伝送に速度制限を課すことになる。何れの局も遅すぎて伝送を監視し得ない程に伝送速度が速い場合には、かかる局は開示条件もしくは停止条件を見失ない、あるいは、開始条件もしくは停止条件を誤検出し易いので、誤りが確実に起こり、誤って伝送を試み、もしくは、誤って伝送を控えることになる。
１２Ｃバスに取付けた局としてある速度で機能し得るのに使用可能の集積回路は多い。原理的には、かかる集積回路より高速でメッセージを伝達し得る追加の集積回路は設計可能であるが、かかる追加の集積回路が従来の１２Ｃバスに現存する集積回路と組合わされた場合には、追加の集積回路はより高速で使用し得なくなる。これは、特殊なメッセージの伝達に実際に参加する局はその特殊なメッセージをより高速で伝達し得るとしても、低速の局で開始条件及び停止条件を見失ないもしくは誤認することによる誤りが発生するのが確かであるからである。
本発明の目的は、冒頭に述べた通信バス伝達系においてメッセージ伝達を行ない得る速度を、誤りを発生させることなく増大させることにある。
本発明による電子装置は、前記局のうちの少なくとも一つが、前記ヘッダ信号によって前記ヘッダ信号より相対的に高いクロック速度での送信の表示を付与した後に前記相対的に高いクロック速度で前記内容信号を送信するように配置され、前記内容信号を有するメッセージを前記相対的に高いクロック速度で受信することができる局の副群が、前記第１区分を通じて前記バスに接続され、前記ブリッジ局が、前記第１及び第２区分間で前記ヘッダ信号を通過させ、前記表示の検出に応答して、前記バスの第２区分の前記内容信号を、前記内容信号に依存しない置換信号に置き換え、かつ、前記メッセージの完了を示す信号に応答して、前記第１及び第２区分間の信号の通過を再開し、前記ヘッダ信号、前記置換信号、及び前記再開後の通過信号が、ともに、前記相対的に高いクロック速度より相対的に低いクロック速度で前記信号プロトコルを満足するように配置されたことを特徴とする。かかる電子装置は、「低速」及び「高速」の両方の局、すなわち、（より高速の）ある速度で誤りが起り易いのと誤りが起らないのと両方の局を含み得る。「低速」の局は、すべて、バスの第２の区分からクロック信号を受信することになる。
信号プロトコルを処理するために全局に関連する信号は、何れも、ブリッジ局を通過するが、より高速を含む内容信号は、ブリッジ局により、第１クロック信号導体に達するのを制限される。内容信号の高速伝送が起り得る期間中には、ブリッジ局は、低速局に、高速伝送を含まない代替信号を、例えば、第２の局のクロック信号を無活動状態に保って休止バスの様相を与えることによって提供する。
本発明による電子装置の一例は、前記局が、バス・アクセス権のアービトレーションにヘッダを用いるように配置されたことを特徴とする。したがって、第１の区分から信号を受ける局と第２の区分から信号を受ける局との両方の全局が、バスによるメッセージ伝達を制御する権利を得るためのアービトレーションに参加することができる。少なくとも一局が、より高速で伝送したい、という信号を出した場合、その局がアービトレーションを得たか否かはヘッダの後に明らかになる。その後、他の全局は、バスの第２の区分に接続された局も、受動状態のままとなり、代替信号の期間中には、何らの行動も起さない。したがって、バスの両方の区分に亘る簡単な総合アービトレーションプロトコルを用いることができ、そのアービトレーションプロトコルは、内容信号の伝送期間中に、バスの二つの区分が互いに分離されるべきか否かをブリッジ局に知らせる役もする。
本発明による電子装置の一例は、前記局が、少なくとも前記ヘッダ信号中にワイヤード・ロジック関数として前記バス上に集合的に信号を設定するように配置され、前記ブリッジ局が、前記ヘッダ信号の送信中及び前記再開後に、前記バスの第１区分で設定されたワイヤード・ロジック結果を前記バスの第２区分に通過するとともに前記バスの第２区分で設定されたワイヤード・ロジック結果を前記バスの第１区分に通過させ、前記ブリッジ局が、前記第２区分の置換信号を駆動するために前記第２区分に対するワイヤード・ロジック駆動信号を発生することを特徴とする。ワイヤード・ロジックの使用は、バス導体を最小にし、集中バス制御回路を消去するのを可能にする。ブリッジ局の使用により、メッセージ伝送全体に亘り、バスの第２区分でワイヤード・ロジックの使用が可能になる。
本発明による電子装置の一例は、前記第１区分が第１及び第２信号導体を具え、前記第２区分が第３及び第４信号導体を具え、前記信号プロトコルが、特定の論理レベルを有する第２及び第４信号導体の電位による第１及び第３信号導体の電位の第１レベルから第２レベルへの論理遷移によって前記メッセージの完了が示されることを要求し、前記ブリッジ局が、前記第１局の内容信号の送信中に前記第３及び第４信号導体を前記第１レベル及び特定のレベルにそれぞれ保持し、前記ブリッジ局が、前記特定のレベルの第２信号導体の電位によって、前記第１信号導体の第１レベルから第２レベルへの電位の論理遷移の検出に応答して前記第３信号導体の電位を第１レベルから第２レベルにすることを特徴とする。メッセージの完了を示す信号は、例えば、１２Ｃバスにおけるような停止条件であり、クロック信号導体ＳＣＬが有効データを示した場合におけるデータ信号導体ＳＤＡの低から高への転移を含む。本発明によれば、メッセージの完了を示す信号は、単に、第１の区分におけるメッセージの完了を示す信号に後続する論理レベルを第２の区分に通過させることにより、第２の区分に通過させることができる。第２の区分は、代替信号の後のかかる通過に先立つ他の転移に従う必要はなく、したがって、第１の区分との通信を極めて迅速に開始することができる。
本発明による電子装置の一例は、前記第３及び第４信号導体のうちの少なくとも一方の電位が、前記置換信号の送信中に前記局の他の副群によって影響が及ぼされうるワイヤード・ロジック関数によって設定され、前記ブリッジ局が、前記第３及び第４信号導体のうちの少なくとも一方をモニタし、前記ブリッジ局が、前記第３及び第４信号導体のうちの少なくとも一方の前記電位の遷移の検出に応答して前記第１及び第２区分間の信号の通過を再開することを特徴とする。バスの通信休止の場合には、第２の区分に接続された局は、ブリッジ局に第１の区分への接続を再開させる。例えば、休止期間の終端まで代替信号以外には受信されなかった場合にそのようにする。信号通過が回復した後、その局は、例えば、バス通信系における他の局のリセットを強いることもできる。
本発明による電子装置の一例は、前記局の少なくとも一つが、ワイヤード・ロジック駆動回路と、前記バスの第１区分を駆動するプッシュプル駆動回路と、前記局の少なくとも一つが、前記ヘッダ信号の送信中及び前記メッセージの完了を示す信号の送信後に前記ワイヤード・ロジック駆動回路によって前記第１区分を駆動し、前記局の少なくとも一つが、前記内容信号の送信中に前記プッシュプル駆動回路によって前記第１区分を駆動することを特徴とする。ここでは、プッシュプル動作は、電位レベルの互に逆方向の転移をそれぞれ開始させるために、電流を供給し得る各要素を活動的に切換えるあらゆる動作を意味する。プッシュプル駆動は、高速度の使用を可能にするが、ワイヤード・ロジックとは両立しない。ブリッジ局は、第１の区分における内容信号のためのプッシュプル駆動を第２の区分におけるワイヤード・ロジックに結び付けるのを可能にする。
プッシュプル駆動は、通常、（特に１２Ｃバスにおける）データ信号より高い周波数を有するクロック信号に特に望ましい。したがって、メッセージの大部分、すなわち、内容信号の期間におけるクロック信号用のプッシュプル駆動により複合のクロック源を用いることができる。
本発明による電子装置の一例は、前記局の少なくとも一つが、前記相対的に高いクロック速度の有無に応じた伝送を表す少なくとも２タイプのヘッダ信号を伝送することができ、前記ブリッジ局が、前記相対的に高いクロック速度なしの伝送を表すヘッダ信号のタイプに応答して前記第１及び第２区分間で信号の通過を継続することを特徴とする。したがって、少なくとも一局は、ブリッジ局を開いたままにして、例えば、バスの第２の区分に接続された局との通信を行うか否か、あるいは、内容信号の高速伝達のために、ブリッジ局にバスの２区分を互に分離させるか否かを選択することができる。
本発明による電子装置の一例は、前記局の少なくとも一つが、前記ヘッダ信号に続くとともに前記内容信号に先行するアドレス信号を前記相対的に高いクロック速度で送信するように配置され、前記副群の局の特定のものの各々が、前記アドレス信号が前記局の特定のもののそれ自体のアドレスに整合するか否かに応答して選択的に前記メッセージに応答することを特徴とする。したがって、高速度を指示し、アービトレーションの目的にも役立ち得るヘッダのみは、低速度で伝送される必要がある。アドレス探し、すなわち、第１の区分に接続された複数局の一つの選択は、高速度でも行うことができる。
本発明による電子装置の一例は、前記局の少なくとも一つが、前記内容信号に続くとともに前記メッセージの完了の信号表示に先行する他の内容信号に先行する他のアドレス信号を送信するように配置され、前記他のアドレス信号及び前記他の内容信号が、前記相対的に高いクロック速度で送信され、前記副群の局の特定のものの各々が、前記他のアドレス信号が前記局の特定のもののそれ自体のアドレスに整合するか否かに応じて選択的に前記他の内容信号に応答し、前記ブリッジ局が、前記他のアドレス信号及び前記他の内容信号の送信中に前記置換信号を前記第２区分で維持することを特徴とする。したがって、異なる複数局を高速度でアドレスし得る一方、第２の区分は分離したままに保たれる。これは、例えば、対応するアドレスを後続させた１２Ｃプロトコルによる第１の区分に供給された開始条件の反復使用によって行われる。
かかる有利な特徴の大部分は、ブリッジ局によって可能になる。本発明は、バスへの接続が全く随意の従来の１２Ｃ局を低速度局とした場合でも、かかる特徴を用いて低速度局を第２の区分に接続することを可能にする。
図１は、第１及び第２の区分１２ａ，１２ｂを含む通信バス１２ａ，ｂを備えた本発明装置を示す。この装置は、通信バス１２ａ，ｂに接続した多数の局１０ａ〜ｅ及びその通信バスの２区分を相互に接続するブリッジ局１４を含んでいる。バス１２ａ，１２ｂの各区分は、クロック信号導体ＳＣＬ，ＳＣＬＨ及びデータ信号導体ＳＤＡ，ＳＤＡＨを含んでいる。各局１０ａ〜ｅは、抵抗Ｒｓを介して導体１２ａ，ｂに接続されており、その抵抗Ｒsは、妨害パルス及び極めて急速の信号エッジによるリンギングを抑圧する役をする。
各局１０ａ〜ｅは、バス１２ａ，ｂの第１及び第２の区分１２ａ及び１２ｂにそれぞれ対応する第１及び第２の副組１２ａ〜ｃ及び１２ｄ〜ｅに分割される。副組１０ａ〜ｃ，１０ｄ〜ｅに属する各局１０ａ〜１０ｅはその副組１０ａ〜ｃ，１０ｄ〜ｅに対応する区分１２ａ，１２ｂのクロック信号導体ＳＣＬ，ＳＣＬＨ及びデータ信号導体ＳＤＡ，ＳＤＡＨに接続されている。
各局１０ａ〜１０ｅでは、データ信号導体ＳＤＡ，ＳＤＡＨへの接続は、入力フィルタ（図示せず）への結合１０２ａ〜１０２ｅを有している。各局では、データ信号導体ＳＤＡ，ＳＤＡＨへの接続は、トランジスタ１００ａ〜１００ｅのチャネルを介して第１電源接続Ｖssに結合している。各区分１２ａ，１２ｂのデータ信号導体ＳＤＡ，ＳＤＡＨは、各自の抵抗Ｒｐを介し、第２電源接続Ｖddl，Ｖdd2にそれぞれ接続されている。
各局１０ａ〜１０ｅでは、クロック信号導体ＳＣＬ，ＳＣＬＨへの接続は、他の入力フィルタ（図示せず）への結合１０４ａ〜１０４ｅを有している。各局１０ｃ，１０ｄでは、クロック信号導体ＳＣＬ，ＳＣＬＨへの接続が、トランジスタ１０６ｃ，１０６ｄのチャネルを介し、第１電源接続Ｖssに結合しているものがある。かかるトランジスタ１０６ａ，１０６ｂ，１０６ｅは、他の局１００ａ，１００ｂ，１００ｅでは随意である。各区分１２ａ，１２ｂのクロック信号導体ＳＣＬ，ＳＣＬＨは、各自の抵抗Ｒｐを介して第２電源接続Ｖdd１，Ｖdd２にそれぞれ接続されている。
第１区分１２ａに接続された少なくとも一つの局１０ｃは、第１区分１２ａのクロック信号導体ＳＣＬＨと第２電源接続Ｖdd１との間に結合した切換え可能の電流源１０８を含んでいる。切換可能の電流源としては、例えば、ドレインをクロック信号導体ＳＣＬＨに接続したＭＯＳトランジスタ（図示せず）を用いることができる。好ましくは、このＭＯＳトランジスタは、小さくし、トランジスタ１０６ａ〜１０６ｅの導通により、電流源１０８が、誤って電流を同時に流しても、装置に損傷が及ばないようにする。
ブリッジ局１４は、チャネルがバスの２区分１２ａ，１２ｂのデータ信号導体ＳＤＡ，ＳＤＡＨを接続する第１トランジスタＤＢＴを含んでいる。ブリッジ局１４は、チャネルがバスの２区分１２ａ，１２ｂのクロック信号導体ＳＣＬ，ＳＣＬＨを接続する第２トランジスタＣＢＴを含んでいる。ブリッジ局１４は、チャネルがバス１２ａ，ｂの第２区分１２ｂのデータ信号導体ＳＤＡを第１電源接続Ｖssに接続する第３トランジスタＤＰＴ１４９を含んでいる。ブリッジ局１４は、バスの両区分１２ａ，１２ｂのデータ信号導体ＳＤＡ，ＳＤＡＨ及びクロック信号導体ＳＣＬ，ＳＣＬＨからの入力信号を受信する制御回路１４８を含んでいる。制御回路１４８は、第１、第２及び第３のトランジスタＤＢＴ，ＣＢＴ及びＤＰＴの制御電極にそれぞれ結合した出力端を有している。
さらに、各局の第１副組１０ａ〜ｃと同様に、ブリッジ局１４は、第１区分１２ａのデータ信号導体ＳＤＡＨ及びクロック信号導体ＳＣＬＨから、それぞれ、入力フィルタ（図示せず）及び他の入力フィルタ（図示せず）への結合１４２及び１４４を含んでいる。ブリッジ局１４は、第１区分１２ａのデータ信号導体ＳＤＡＨ及びクロック信号導体ＳＣＬＨを第１電源接続Ｖssに各チャネルが結合させるトランジスタ１４０及び１４６を含んでいる。ブリッジ局１４は、さらに、第１区分１２ａのクロック信号導体ＳＣＬＨと第２電源接続Ｖdd１との間に結合した切換え可能の電流源１４７を含んでいる。
動作時に、この装置は、第１及び第２のモードで作用する。第１モードでは、この装置は、全く、従来の１２Ｃプロトコルに従って機能する。第１モードでは、ブリッジ局１４の制御回路１４８は、第１及び第２のトランジスタＣＢＴ及びＤＢＴの制御電極を、二つの第２電源電圧Ｖdd１，Ｖdd２の低い方の電位レベルに駆動するので、第１及び第２のトランジスタＣＢＴ，ＤＢＴは、バスの第１区分１２ａから第２区分１２ｂ、及び、その逆に信号を通過させる。区分１２ａ，１２ｂの一方における導体ＳＣＬ，ＳＣＬＨ，ＳＤＡ，ＳＤＡＨの電位が第１電源電位まで引下げられると、他方の区分の対応する導体ＳＣＬ，ＳＣＬＨ，ＳＤＡの電位も引下げられる。さもないと、かかる導体の電位は、抵抗Ｒｐを介して、関連した第２電源接続の電位に引上げられる。原理的には、ブリッジ局１４は、トランジスタ１４０，１４６，１４９を第１電源接続Ｖssにバスを接続させたままとし、切換え可能の電流源１４８を第１モード（でなければ、ブリッジ局は、通常の局として１２Ｃプロトコルに参加する）で不導通のままとする。
第２電源電位Ｖdd１，Ｖdd２は、第１電源接続Ｖssより例えば３．３Ｖと５Ｖだけ高くする。他の電源電位Ｖdd１，Ｖdd２も用いることができる。これは、バスの各区分１２ａ，１２ｂが異なる電源で動作するのを許すことになる。したがって、第１及び第２のトランジスタＣＢＴ及びＤＢＴは、バスの２区分１２ａ，１２ｂの間に電圧レベルのずれを与えて、異なる電源電圧で動作する局１２ａ〜１２ｅの副組の使用を許すとともに、第１区分で高速メッセージ伝達が行なわれる場合に２区分を互に分離する、という二重の目的に役立つ。望ましくは、（高速メッセージ伝達が可能の）第１区分１２ａの第２電源電位Ｖdd１を第２区分のその電位より低くする。就中、より高い周波数による消費電力増大の効果をこれが防ぐことになる。しかしながら、電源電位Ｖdd１，Ｖdd２は、互に等しくすることもできる。その場合には、第１及び第２のトランジスタＣＢＴ及びＤＢＴは、バスの２区分１２ａ，１２ｂを接続し、もしくは、切離すスイッチとしてのみ動作する。
第１モードでは、各局１０ａ〜１０ｅは、１２Ｃプロトコルを用いて相互に通信することができる。このプロトコルは、「データハンドブックＩＣ２０：８０Ｃ５１第８ビット・マイクロ制御器」フィリップス・セミコンダクタ社、１９９４年刊、１１４１〜１１５９ページに記載されている。手短かにいえば、このプロトコルは、全導体ＳＤＡ，ＳＤＡＨ，ＳＣＬ，ＳＣＬＨが、すべて、関連する第２電源電位Ｖdd１，Ｖdd２にあるバスの静止状態から始まる。通信を開始したい局（例えば１０ｃ）は、データ信号導体ＳＤＡ，ＳＤＡＨの電位を第１電源電位Ｖssまで引上げることにより（トランジスタ１００ｃのチャネルを導通させることにより）開始条件を発生させる。クロック信号導体ＳＣＬ，ＳＣＬＨの電位は、（トランジスタ１０６ｃのチャネルを不導通のままにしておくことにより）第２電源電位レベルＶdd１，Ｖdd２に留められている。導体ＳＤＡ，ＳＤＡＨ，ＳＣＬ，ＳＣＬＨ上の各信号の組合わせは、開始条件と呼ばれる。つぎに、局１０ｃは、バスを第１電源Ｖssに接続するトランジスタ１００ｃ，１０６ｃを導通もしくは非導通にすることにより、一連のクロック信号パルス及びデータ信号レベルを発生させようと試みる。クロック信号導体ＳＣＬ，ＳＣＬＨを第２電源電位Ｖdd１，Ｖdd２に引寄せたままに保つことにより（クロック信号導体ＳＣＬ，ＳＣＬＨを第１電源接続Ｖssに接続するトランジスタ１０６ａ〜１０６ｃを用いて）他の局１０ａ〜１０ｅはクロックパルスを遅延させる。これは、他の局１０ａ〜１０ｅがデータを処理するのに要するのと同程度の時間を取り得るようにする。
通信の開始を望む（「マスター局」と呼ばれる）局１０ｃは、バス１２ａ，ｂにデータとしてヘッダを供給し、通信しようとする「スレーブ局」１０ａ〜１０ｅのアドレスと、バスにデータを書込むのはマスター局かスレーブ局かを示すデータのビット（読取り／書込みビット）を後続させる。各局１０ａ〜１０ｅは、スパイクのようなノイズを除去するための入力フィルタ（図示せず）を介してバス１２ａ，１２ｂからデータ信号及びクロック信号を受信する。各局１０ａ〜１０ｅは、受信信号がそのアドレスを含んでいるか、読取りもしくは書込みを必要とするかを判定して、引続き、通信への参加を開始する。
ついで、マスター局１０ｃ及びスレーブ局１０ａ〜１０ｅのいずれかがバス１２ａ，ｂにデータを供給する。このデータ交換の後に、マスター局１０ｃは、他のスレーブ局１０ａ〜１０ｅとのデータ交換のための読取り／書込みビットを伴ったスレーブ局１０ａ〜１０ｅの他のアドレスが後続する更新開始条件を発生させる。最後に、マスター局は、クロック信号導体ＳＣＬ，ＳＣＬＨの電位が第２電源電位レベルＶdd１，Ｖdd２に留まっている時点で、データ信号導体ＳＤＡ，ＳＤＡＨの電位を第１電源電位Ｖssから第２電源電位Ｖdd１，Ｖdd２に引寄せることにより、いわゆる「停止条件」を発生させる。
１２Ｃプロトコルでは、連続８ビットのユニットでデータが伝達される。各ユニットには、そのデータを受信する各局１０ａ〜１０ｅが、データ信号導体ＳＤＡ，ＳＤＡＨの電位を第１電源電位に引寄せて、クロック信号導体ＳＣＬ，ＳＣＬＨの電位を第２電源電位Ｖdd１，Ｖdd２に引寄せさせることにより、受信を認める承認ビットが後続する。受信局１００ａ〜１００ｅがこのユニットを見失い、もしくは、処理し得なかった場合には受信局は、データ信号導体ＳＤＡ，ＳＤＡＨの電位を、承認ビット用クロック信号パルスの期間に、第２電源Ｖdd１，Ｖdd２に引寄せられたままにしておく。これに応じて、このユニットを送信する局１００ａ〜１００ｅは、例えば、伝送を再度試み、もしくは、伝送を中断する。
複数の局１０ａ〜１０ｅが、開始条件及び引続くデータを発生させることにより、マスター局になろうとすることがある。かかる局１０ａ〜１０ｅがバス１２ａ，ｂの話中（開示条件が伝送されて、引続く停止条件がまだ伝送されていない）に気付いた場合には、バス１２ａ，ｂが静止するまで待機する。これは、２極１０ａ〜１０ｅがほぼ同時に開始条件を発生させる可能性を残す。この問題を解決するためには、各局１０ａ〜１０ｅがデータ信号導体ＳＤＡ，ＳＤＡＨの電位を監視する。データ信号導体の電位が第２電源電位Ｖdd１，Ｖdd２に引寄せられるのを許すために、トランジスタ１０６ａ〜１０６ｃを非導通のままに各局１０ａ〜１０ｅがしている時点で、（承認ビットを除く）任意のクロツクパルスの期間中に、この電位が第１電源電位Ｖssに引寄せられる場合には、各局１０ａ〜１０ｅは、他の局１０ａ〜１０ｅもマスター局になろうとしている、と結論して、次の停止条件の後まで（勿論アドレスされた場合を除き）伝送を中止する。この過程は、アービトレーションと呼ばれ、伝送を中止した各局１０ａ〜１０ｅは、アービトレーションを失ったと呼ばれる。
動作の第２モード（「高速モード」）では、第１区分１２ａのクロック信号導体ＳＣＬＨの電位を第２電源接続Ｖdd１に引寄せる速度を活動的に増大させるために、切換え可能の電流源１０８，１４７が使用される。これは、プッシュ・プル段を形成して、クロック信号の立上りエッジと立下りエッジとの両方を発生させるために、トランジスタのような素子を活動的に接続するとともに、後続の反対エッジより前に再び切離す。これは、第１モードにおけるワイヤード・ロジック駆動とは対照的であり、クロック信号の一方のエッジのみを積極的に発生させ、他の局がクロック信号導体ＳＣＬを駆動しない場合には、抵抗Ｒｐを介して充電することにより他方のエッジを発生させる。
第１モードでは、クロック信号の周波数が典型的には毎秒４００キロビット以下であり、第２モードでは、クロック信号の周波数が毎秒３．４メガビットまで上昇し得、すなわち、十分に毎秒４００キロビット以上であり、通例、毎秒１メガビット以上とする。この第２動作モードに注目せずに（例えば、かかる高い周波数のフィルタ出力が得られる入力フィルタ（図示せず）を含めて）設計されている局１０ａ〜１０ｅを含む装置においてこの第２モードを可能にするのが本発明の目的である。本発明の他の目的は、この第２モードをアービトレーションと１２Ｃプロトコルの承認過程とに組合わせることである。
図２には、第２の高速モードを用いたメッセージ伝達の信号波形を示す。時点ｔＨまでに、バスの両区分１２ａ，１２ｂの導体ＳＤＡ，ＳＤＡＨ，ＳＣＬ，ＳＣＬＨを用いたヘッダ・ビット１〜９が後続する開始条件Ｓにより、第１モード（従来の１２Ｃ）でメッセージ伝達が開始される。アービトレーションは、第１モードにおけるヘッダの伝送期間中に行なわれ、したがって、アービトレーションモードとして役立つ。このアービトレーションは、高速モードで情報を交換したい各局１０ａ〜１０ｅが、アービトレーションを見失ったこと、もしくは、アービトレーションを見失ったことを他の局１０ａ〜１０ｅがすべて検出していることを確認するのに用いられる。これは、高速モードで伝送し得る装置の各局に独特のヘッダを割当てる（すなわち、独特のヘッダが各局毎に異なる）ことによって達成される。かかる独特のヘッダは、従来の１２Ｃメッセージ伝達に用いるヘッダのいずれよりも低い（従来の１２Ｃメッセージ伝達に用いたヘッダをバス１２ａ，ｂに加える各局１０ａ〜１０ｅが、独特のヘッダをバス１２ａ，ｂに加える各局１０ａ〜１０ｅに対するアービトレーションをつねに見失なう、という意味でより低い）値を有している。
独特のヘッダは、例えば、領域００００１ｘｘｘ内にある（伝送の順に、０は、データ信号導体ＳＤＡ，ＳＤＡＨを第１電源接続に接続するトランジスタ１００ａ〜１００ｅにより、データ信号導体ＳＤＡ，ＳＤＡＨが第１電源電位Ｖssに引寄せられることを示し、１は、トランジスタ１００ａ〜１００ｅを非導通のまま保持することを示し、「ｘ」は特殊な局の独特の符号に特有のトランジスタ１００ａ〜１００ｅの状態を示す）。清浄な１２Ｃヘッダは、最初の４ビット中に少なくとも一つの「１」ビットを有している。独特のヘッダのかかる選択は、ヘッダ０００００ｘｘｘの付加的領域を許し、局１０ａ〜１０ｅによるその使用は、１２Ｃから知られた、いわゆる一般的信号のような特殊な目的のために、独特のヘッダに打勝つ保証されたアービトレーションの勝利を許す。
各局１０ａ〜１０ｅは、例えば、通信の相手がかかる高速モードでは作用し得ないことが知られているが故に、高速モードでの通信を望んでいない場合における従来の１２Ｃヘッダと、高速モードを使用したい場合におけるその独特のヘッダとのいずれを使用するのか、の選択権を有している。第１モード（従来の１２Ｃ）によるヘッダの伝送は、アービトレーションへの参加を全局に許している。ヘッダには、承認されるべきではない承認ビットが随意的に後続する。
第２の高速モードでの通信を望んでいる局、例えば１０ｃがアービトレーションを勝ち取ることによってマスター局となった場合には、時点ｔＨで高速モードに切換わる。その時点ｔＨ以後には、そのマスター局はデータ伝送モードに入る。このモードでは、マスター局１０ｃは、スレーブ局のアドレス（ビット１〜７）及び読取り／書込みビット（８）が後続する更新開始条件を伝送する。アドレスは、１２Ｃバス用に規定されたとおりに拡大される。これには、承認ビット及びそれぞれ自身の承認ビットを伴った多数のデータ・ユニットが後続する。第２の高速もしくはデータ伝達モードでは、マスター局は、通常、クロック信号導体ＳＣＬＨを第１電源接続Ｖssに接続するトランジスタ１００ｃを非導通にするとともに、切換え可能電流源１０８を活性化して電流をクロック信号導体ＳＣＬＨに供給することにより、クロック信号の立上りエッジを発生させる。これは、図２に、切換え可能電流源が活性化されず、立上りエッジが抵抗Ｒｓによって起こされる場合に示される指数関数的に傾斜した立上りエッジの替わりに直線的立上りエッジを用いることによって示してある。
マスター局１０ｃは、随意的に、データ・ユニットの各第１ビット毎にクロック信号導体ＳＣＬＨ上のクロック信号の立上りエッジで切換え可能電流源１０８を不活性のままにする。その場合に、クロック信号導体ＳＣＬＨの電位は、第２電源接続Ｖdd１に接続された抵抗Ｒｓを介する充電によって立上るまでにされる。これは、クロック信号導体ＳＣＬＨを第１電源接続Ｖssに接続するトランジスタ１０６ａ〜１０６ｂを導通状態に保つことにより、クロック信号の立上りを遅らせることを、マスター局１０ｅとの通信に参加するスレーブ局１０ａ〜１０ｂに許すことになる。マスター局は、クロック信号導体ＳＣＬＨの電位が上昇した後にのみ、クロック信号パルスの発生を回復させる。したがって、スレーブ局１０ａ〜１０ｂは、次のデータ・ユニットの伝送を、そのデータ・ユニットの処理が容易になるまで遅らせることができる。
一つのスレーブ局１０ａ，１０ｂとのデータ交換を完了した後に、マスター局１０ｃは、（点線で図示する）更新開始条件Ｓｒ*を発生させて、新たなスレーブ局のアドレスと、更なるデータ交換用の新たな読取り／書込みビットを後続させる。これは、任意の回数繰返すことができる。更新した開始条件Ｓｒ*の替わりに、マスター局は、メッセージ伝達の完了と更新したアービトレーションの容易さとを示す停止条件Ｐを発生させることができる。これは、第２の高速モード及び時点ｔＦＳにおける第１の従来の１２Ｃモードへの復帰を終らせる。
ブリッジ局１４は、第２の高速モードの期間中に、バスの第２区分１２ｂを第１区分１２ａから分離させる。この目的で、制御回路１４８は、バス１２ａ，ｂ上の伝送を監視する。
図３には、制御回路１４８の動作のフローチャートを示す。初めに、制御回路１４８は、２電源電位Ｖdd１，Ｖdd２の最低のものを第１及び第２のトランジスタＣＢＴ、ＤＢＴの制御電極に供給して、かかるトランジスタＣＢＴ，ＤＢＴにデータ信号及びクロック信号をバス１２ａ，ｂの一方の区分から他方の区分へとその逆とに通過させる。制御回路１４８は、第３のトランジスタＤＰＴに第１電源電位Ｖssを供給して、非導通状態に保持する。その場合に、制御回路１４８は開始条件に対してバスを監視する。これは、フローチャートのステップ３０によって表わされている。これは、制御回路１４８が開始条件を検出するまで継続する。ついで、制御回路１４８は第２ステップを実行して、開始条件に後続するメッセージのヘッダから、第２の高速モードによる伝送が行なわれているか否かを判定する。これは、高速モードの伝送を可能にする局１０ａ〜１０ｃに割当てられた独特のヘッダの任意の一つにそのヘッダが合致するか否かを判定することにより行なわれる。かかる独特のヘッダ群は隙間のない領域を形成するのが好ましい。その場合に、制御回路１４８は個々の独特のヘッダを蓄積する必要がなくなる。
そのヘッダが独特のヘッダの何れとも合致しない場合には、高速モードの伝送は行なわれず、制御回路１４８は、停止条件についてバスを監視する第３ステップ３４を実行する。この停止条件に接すると、制御回路は第１ステップに戻る。
そのヘッダが独特のヘッダの何れかに合致した場合には、高速モードの伝送が行なわれ、制御回路は第４ステップ３６を実行する。このステップでは、制御回路１４８は、２区分のデータ信号導体ＳＤＡ，ＳＤＡＨを接続する第１トランジスタＤＢＴの制御電極の電位を第１電源レベルＶssまで運び、第１トランジスタＤＢＴを非導通状態にする。制御回路１４８は、第２電源電位の一つを第３トランジスタＤＰＴに供給して、第３トランジスタＤＰＴを導通状態にし、第２区分１２ｂのデータ信号導体ＳＤＡを第１電源電位に接続する。ついで、制御回路１４８は、ヘッダ及び随意の承認ビットの後に、更新された開始条件に先立ち（その時点では、全局がアービトレーションの結果を受入れていることが確実である）、クロック信号導体ＳＣＬ，ＳＣＬＨの電位が上昇するまで待機し、ついで、制御回路１４８は、バスの２区分１２ａ，１２ｂのクロック信号導体ＳＣＬ，ＳＣＬＨの間に接続された第２トランジスタＣＢＴの制御電極に第１電源電位Ｖssを供給する。
これは、バスの２区分１２ａ，１２ｂのクロック信号導体ＳＣＬ，ＳＣＬＨを互に分離する。
つぎに、制御回路１４８は、フローチャートの第５ステップ３８を実行して、停止条件についてバスの第１区分を監視する。その停止条件に応じ、制御回路１４８は、第６ステップ３９を実行して、第３トランジスタＤＰＴを非導通状態にする。これは、バスの第２区分のデータ信号導体ＳＤＡの電位を上昇させて、停止条件をもバスの第２区分に発生させる。ついで、制御回路１４８は、二つの第２電源電位Ｖdd１，Ｖdd２のうちの最低のものを制御電極に供給することにより、第１トランジスタＤＢＴを導通状態にする。第２トランジスタＣＢＴの制御電極にも、二つの第２電源電位Ｖdd１，Ｖdd２のうちの最低のものを供給する。第６ステップ３９の後に、制御回路１４８は、フローチャートの第１ステップ３０に戻る。
このようにして、バスの第２区分１２ｂ上の信号は、アービトレーション後の１２Ｃバスの状態に似ているが、バスの第１区分１２ａ上のメッセージ伝送が完了した時点で停止条件に先行するデータは何もない。したがって、バスの第２区分１２ｂからデータ信号及びクロック信号を受信する各局１０ｄ〜１０ｅは、第１区分１２ａからの高い周波数の信号には曝されないが、静かではあるが使用中のバスに直面するので、かかる各局１０ｄ，１０ｅは、バスの第１区分におけるメッセージが完了するまで、新たなメッセージを開始しようと試みることは許されない。
原理的には、ブリッジ局１４は、バスの第１区分１２ａに亘ってメッセージの交換が行なわれている期間中に、第２区分１２ｂを介して自身のデータを交換するために、バスの第２区分１２ｂにも信号を供給すべきであり、ブリッジ局は、その期間中に第２区分でアービトレーションが行なわれるのを許すことさえ可能である。しかし、その場合に、ブリッジ局１４は、両区分１２ａ，１２ｂ間の接触を再建する前に、両区分ともに、停止条件の直後もしくは直前の状態に復帰していることを確かめなければならない。
制御回路１４８は、随意的に、バスの第２区分１２ｂを監視することもできる。これは、バスの第１区分におけるメッセージが完了せず、バス相互間の接続が誤りの故に再建されない休止状態を打破し得るようにするうえで有利である。バスの第２区分１２ｂに接続されている各局１０ｄ，１０ｅは、かかる休止状態を検出するための番犬の役を果たすことができ、開始条件の後の所定の番犬期間内に停止条件が検出されなかった場合には、バスの第２区分１２ｂに接続された局は、バスの第２区分１２ｂのクロック信号導体ＳＣＬの電位を複数回（１回もしくはそれ以上）引下げることにより、解散信号を発生させることができる。制御回路１４８は、随意に、バスの第２区分１２ｂのクロック信号導体ＳＣＬの電位の結果として生ずる沈下を検出し、それに応じ、初期状態に復帰して（ステップ３０）、制御回路１４８は、二つの第２電源電位Ｖdd１，Ｖdd２のうちの最低のものを第１及び第２のトランジスタＣＢＴ，ＤＢＴの制御電極に供給し、データ信号及びクロック信号を、バス１２ａ，ｂの一方の区分から他方の区分へ、及び、その逆に通過させる。電位沈下の検出に応じ、制御回路１４８は、第３トランジスタＤＰＴにも第１電源電位Ｖssを供給して、非導通状態に保持する。これは、休止状態に追込まれた局をいずれもリセットするために、バスの両区分１２ａ，１２ｂに信号（例えば停止条件）を強制することを各局１０ｄ，１０ｅに許すことになる。
図１において、ブリッジ局は、他の任意の局、例えば１０ｃと同様に、バスの第１区分１２ａに対する正常なインターフェースも備えている。これは、正常な局１０ａ〜１０ｃとして作用することをブリッジ局１４に許す。各局１０ａ〜１０ｃは、それぞれ別個のパッケージに包含することができる。その場合には、ブリッジ局と正常な局との機能が単一のＩＣパッケージ内で組合わされ、バス１２ａ，ｂへの接続用に４本のピン（ＳＤＡ，ＳＤＡＨ，ＳＣＬ，ＳＣＬＨ）を必要とする。かかるピン群の使用は、プログラム可能にすることができるので、適切にプログラムすることにより、そのＩＣパッケージがブリッジ局として用いられない場合には、第２区分１２ｂへの接続に用いられるピンＳＤＡ，ＳＣＬを他の目的に用いることもできる。これは、ａ*の印を付した２本のピンが、かかる（任意の）他の目的に用いられるが、バス接続ＳＤＡ，ＳＤＡＨとしても役立つようにした局の一つ１０ｃについてそのとおりとなる。
勿論、第２の高速モードを取扱い得る局が装置内に存在している場合には、ブリッジ局は全然必要ではなく、バスの第２区分１２ｂは省略され、その場には、バスの第２区分１２ｂ用の接続は、他の目的に同様にうまく使用することができる。
図１に示すように、切換え可能の電流源は、第１区分１２ａのデータ信号導体ＳＤＡ用には用いられないが、その替わりに、引上げ抵抗Ｒｐがその導体の電位を引上げるのに用いられる。これは、データ信号はクロック信号の半分だけの周波数を有する必要があるので、切換え可能の電流源１０８によって発生した急速クロック信号と組合わせることができる。より高い速度については、勿論、切換え可能の電流源を、クロック信号に対するのと全く同様に、データ信号に対して用いることができる。しかしながら、これは、駆動の衝突を避けるために、もっと正確なタイミングを必要とする。
図４には、本発明の代替実施例による装置を示す。この装置は、多数の局４０ａ〜４０ｆを含んでいる。かかる局４０ａ〜４０ｆは、それぞれのクロック信号導体ＳＣＬｍ及びＳＣＬｋを含んだ２区分を含む通信バスを介して相互に接続されている。データ信号導体ＳＤＡはかかる局により分担されている。その上に、この装置は、電源電圧Ｖdd用の給電導体４２を含んでいる。給電導電４２は、それぞれの抵抗Ｒｐを介し、データ信号導体ＳＤＡ及び２本のクロック信号導体ＳＣＬｋ，ＳＣＬｍに結合している。二つの局４０ａ，４０ｂは、データ信号導体ＳＤＡ及びクロック信号導体ＳＣＬｋ，ＳＣＬｍに接続されたように示されている。他の二つの局４０ｅ，４０ｆは、データ信号導体ＳＤＡ及び他の１本のクロック信号導体ＳＣＬｋに接続されたように示されている。残りの２局４０ｃ，４０ｄは、データ信号導体ＳＤＡ並びに両方のクロック信号導体ＳＣＬｍ及びＳＣＬｋに接続されたように示されている。例として、この装置は、印刷回路基板を含むことができ、その基板上には、データ信号導体ＳＤＡ及び２本のクロック信号導体ＳＣＬｍ，ＳＣＬｋが導体トラックとして実現されており、各局４０ａ〜４０ｆは、その印刷回路基板に装架されて、データ信号導体ＳＤＡ及びクロック信号導体ＳＣＬｍ，ＳＣＬｋの幾つかに電気的に接続された個々の集積回路にそれぞれ対応している。
動作時に、情報は、バスＳＤＡ，ＳＣＬｋ，ＳＣＬｍを介して各局間に伝達される。情報伝達は、データ信号導体ＳＤＡ及び１本のクロック信号導体ＳＣＬよりなるバス用にフィリップスデータブックＩＣ１２ａに記載された１２Ｃバス規格の拡張に従って実施される。情報伝達の期間中に、情報のビットはデータ信号導体ＳＤＡに載せられ、その価値は関連したクロック信号導体ＳＣＬｋ，ＳＣＬｍの電位を高くすることにより信号化される。情報の次のビットの準備には、クロック信号導体ＳＣＬｋ，ＳＣＬｍの電位を再び低くする。引続き、次のビットを用いて過程が繰返される。情報の伝達は、低速度（例えば、毎秒１００キロ乃至４００キロのクロックパルスのクロック周波数による）で行なうことができ、その場合には、クロック信号は、少なくとも第１クロック信号導体ＳＣＬｋを介して提供される。情報は、高速度（例えば、毎秒４メガのクロックパルス）でも提供することができ、その場合には、クロック信号は、第２クロック信号導体ＳＣＬｍを介して提供されるが、第１クロック信号導体ＳＣＬｋを介しては提供されない。高いクロック速度では動作し得ない局４０ｃ，４０ｄは、したがって、高速度クロック信号には曝されない。
メッセージの終端で、バスの制御を受持つマスター局（例えば、４０ｃ，４０ｄ）は、少なくとも第１クロック信号導体ＳＣＬｋ（及び、全部の局が第１クロック信号導体ＳＣＬｋに接続されているのではない場合には、第２クロック信号導体ＳＣＬｍ）を用いてメッセージの終端を合図する。したがって、全部の局、すなわち、高いクロック速度では動作し得ない局４０ｅ，４０ｆも、そのメッセージ自身の情報内容が高いクロック速度を用いて伝送される場合でさえ、メッセージの終端を検出することができる。
図５には、バスＳＤＡ，ＳＣＬｍ，ＳＣＬｋを介したメッセージ交換の実施例のタイミング図を示す。メッセージ交換は、メッセージの開始信号５０が伝送され、要すれば、潜在的に異なるマスター局相互間のアービトレーション用信号５２も伝送される期間で始まる。開始信号５０は、全局４０ａ〜４０ｆを目指したものであり、したがって、少なくとも第１クロック信号導体ＳＣＬｋを用いて伝送され、局４０ｅ，４０ｆが第２クロック信号導体ＳＣＬｍのみに接続されている場合にも、そのクロック信号導体ＳＣＬｍを介して伝送される。
開始信号としては、いわゆる「開始条件」５０が用いられ、これは、二つのクロック信号導体ＳＣＬｍ，ＳＣＬｋの電位がともに高く、すなわち、通常は、データ信号導体ＳＤＡが有効データを高くしていることを合図するレベルにある間（もしくは、少なくとも、クロック信号導体が全局４０ａ〜４０ｆに接続されている場合に第１クロック信号導体ＳＣＬｋの電位が高くなるとき）に、マスター局（例えば４０ｃ，４０ｄ）が起したデータ信号導体ＳＤＡの電位のレベル転移である。メッセージを開始するマスター局（例えば４０ｃ，４０ｄ）は、低電位電源端子とクロック信号導体ＳＣＬｍ，ＳＣＬｋとの間に低インピーダンス通路を設けることによってレベル転移を起す。
開始条件は、アービトレーション過程の始端である。開始条件は、他の局によって検出される。その検出結果として、開始条件を送出していない任意の他のマスター局（例えば、４０ｃ，４０ｄ）は、（遅れて書かれるべき）停止条件が検出されるまで、メッセージの開始を控えることになる。開始条件を伝送するマスター局は、他のマスター局（例えば４０ｅ，４０ｄ）が、ほぼ同時に、開始条件を送信したか否かを検出することができないので、バスの制御を要求する唯一のマスター局（例えば４０ｅ，４０ｄ）であることを確かめ得ない。
アービトレーション過程は、バスの制御を要求する任意のマスター局４０ｃ，４０ｄが送信した、８データビットを備えるコード５２の伝送によって継続される。その目的で、８クロック・パルスが、両方のクロック信号導体上（もしくは、そのクロック信号導体が全局４０ａ〜４０ｆに接続されている場合に高くなる第１クロック信号導体上）に発生する。かかるクロック・パルスを発生させるためには、各局は、バスのワイヤード・ロジック動作を使用し、能動プッシュプルは使用しない。これは、データの処理に十分な時間を得るためにクロックパルスを遅らせることを任意の局に許すことになる。
開始条件を送出して、アービトレーションに参加し続ける各マスター局（例えば４０ｃ，４０ｄ）は、クロック信号導体ＳＣＬｋ，ＳＣＬｍの電位を引下げて、クロックパルスを発生させる。かかる各マスター局（例えば４０ｃ，４０ｄ）は、クロック信号導体の電位が引下げられている期間中に、そのコードに従って、データ信号導体ＳＤＡの相互間に低インピーダンスもしくは高インピーダンスの通路を設けるための選択により、そのコードのビット群をデータ信号導体ＳＤＡ上に順次に送出する。低インピーダンスの通路を設けずに、データ信号導体ＳＤＡの電位が引下げられていることを検出した任意のマスター局は、アービトレーションが失敗したと結論して、停止条件を検出するまで、クロック・パルス及びデータの送信を中止する。
少なくとも一つのマスター局（例えば４０ｃ，４０ｄ）は、高いクロック速度（例えば毎秒４メガビット）で情報を伝達することができる。マスター局（例えば、４０ｃ，４０ｄ）のコードは、そのマスター局それぞれのコードが独特であるので、かかるマスター局は、いずれも、８ビットの後のデータとして、そのコードの送信を中止していなければ、アービトレーションに勝ったと確信し得るように選定される。
高いクロック速度で情報を伝送し得るマスター局（例えば４０ｃ，４０ｄ）は、アービトレーションを勝ち得た場合、及び、高いクロック速度でも情報を伝達し得るスレーブ局（４０ａ〜４０ｆ）に情報を伝達したい場合には、高いクロック速度に切換えることができる。その場合に、マスター局（例えば４０ｃ，４０ｄ）は、時点ｔmで高速モードに切換える。高速モードでは、マスター局（例えば４０ｃ，４０ｄ）は、第２クロック信号導体ＳＣＬｍを介するが第１クロック信号導体ＳＣＬｋは介さずに、高速度でクロックパルス列を送信する。高速モードでは、マスター局（例えば４０ｃ，４０ｄ）は、第１クロック信号導体ＳＣＬｋの電位を低レベル、すなわち、データ信号導体ＳＤＡ上には有効データが存在しないことを示すレベルに保持する。
図５の実施例では、第２クロック信号導体ＳＣＬｍの電位が高いときにおけるデータ信号導体ＳＤＡの電位のレベル転移として設けられた更新開示条件で、高速モードの伝送が始まる。更新開始条件には、第２クロック信号導体ＳＣＬｍ上にクロックパルス列を形成して、順次のクロックパルス列の高レベル期間にスレーブ・アドレスの順次のビット列を供給することにより、マスター局が発生させたスレーブ局（例えば４０ｅ，４０ｆ）のスレーブアドレスの伝送が後続する。
高速度で情報を伝達し得るスレーブ局（例えば４０ｅ，４０ｆ）は、送信されたアドレスを監視し、自局のアドレスを検出したスレーブ局は、情報伝達への参加を開始する。伝達は、マスター局（例えば４０ｃ，４０ｄ）からスレーブ局（例えば４０ｅ，４０ｆ）へ、もしくは、その逆に、プッシュ・プルで駆動し得る第２クロック信号導体ＳＣＬｍのみを使用することを除いて、１２Ｃ仕様に規定されているとおりに行なわれる。
マスター局（例えば４０ｃ，４０ｄ）は、終了すると、（時点ｔｋで）高速モードから切換え、停止条件５６によりメッセージの終端を合図する。停止条件５６は、両クロック信号導体ＳＣＬｍ，ＳＣＬｋの電位が高い、すなわち、通例、有効データを示すレベルにある場合（全局が第１クロック信号導体ＳＣＬｋに接続されてそのクロック信号導体上の高レベルが十分である場合）におけるデータ信号導体ＳＤＡ上のレベル転移を含んでいる。停止条件の期間中におけるデータ信号導体上のレベル転移は、開始条件５０の期間中におけるものとは反対になる。
全局４０ａ〜４０ｆが停止条件５６を検出する。その後に、マスター局４０ａ〜４０ｆは、バスの制御を再び行なうよう自由に試みることができ、スレーブ局４０ａ〜４０ｆは、自局が情報伝達に含まれるべくアドレスされているか否かを検出するために新たなメッセージについてバスを監視する。
マスター局４０ａ〜４０ｆがバスの制御を獲得している場合に、例えば、情報伝達に含まれたスレーブ局が低速度でしか情報を伝達し得ず、高速度（例えば１メガヘルツ以上、例えば毎秒４メガビット）では伝達しえない故に、あるいは、マスター局自身が低速度のみ可能であるが故に、低いクロック速度（例えば１メガヘルツ以下、毎秒１００乃至４００キロビット）での情報伝達を選ぶことがある。その場合に、マスター局４０ａ〜４０ｆは、スレーブ・アドレス及び伝達すべき任意の情報を、基本的には１２Ｃに特定されているとおりに、規定するクロックパルス列を通過させるのに第１クロック信号導体ＳＣＬｋを用いる。
最初の開始条件５０と停止条件５６との間で、バスの制御権を得ているマスター局４０ａ〜４０ｆは、バスの制御に対するアービトレーションに新たに参加する必要なしに、スレーブ局アドレスの伝送及び情報伝達が後続する追加の開始条件を任意個数発生させることができる。追加の開始条件に後続する情報伝達が低速度であるべきか、高速度であるべきかに応じて、第１クロック信号導体ＳＣＬｋもしくは第２クロック信号導体ＳＣＬｍの電位は、追加の開始条件の期間中、高レベルに保持される。したがって、高速伝達と低速伝達との任意の組合わせを一つのメッセージに用いることができる。
クロック信号導体ＳＣＬｋもしくはＳＣＬｍの一方のみを監視している局４０ａ〜４０ｆは監視していない方のクロック信号導体ＳＣＬｋもしくはＳＣＬｍを含むアドレス探しや情報伝達は認めないであろう。かかる局は、停止条件５６を受信するまで、関連したアドレスや情報について待機したままになる。
二つ以上の異なるクロック速度が用いられるべき場合に、最低速度のみで、もしくは、最低及び中位の速度のみで、あるいは、より多くの速度で情報を伝達し得る局については、特殊な速度、最初の開始条件、任意のアービトレーション及び最低速度のみを含んだ停止条件に対し、原理的には、それぞれ相対応したより多くのクロック信号導体を使用することができる。
図４からは、高速情報伝達が可能なマスター局（例えば４０ｃ，４０ｄ）は、メッセージの開始を全局４０ａ〜４０ｆに合図し得るようにし、アービトレーションし、さらに、他の全局４０ａ〜４０ｆに情報を伝達し得るようにするために、クロック信号導体の全部に接続を有していることが判る。低速情報伝達のみが可能の局４０ｃ，４０ｄは、第１クロック信号導体ＳＣＬｋのみに接続されている。かかる局には、低速度のみで情報を伝達し得るマスター局が含まれる。高速情報伝達が可能で、バスの制御については争う必要がなく、高速情報伝達が可能のマスター局とのみ通信する必要があるスレーブ局４０ａ，４０ｂは、第２クロック信号導体ＳＣＬｍのみに接続される必要がある。
図６には、バスＳＤＡ，ＳＣＬｍ，ＳＣＬｋに対するインターフェースを備えたマスター局６０の実施例を示す。マスター局６０は、制御／機能ユニット６１を含んでいる。マスター局６０は、さらに、二つの電源接続（Ｖdd及びＶss）間に直列に結合したチャネルを有するＰＭＯＳトランジスタ６７及びＮＭＯＳトランジスタ６６を備えた第１プッシュ−プル段を含んでいる。制御／機能ユニット６１は、ＰＭＯＳトランジスタ６７及びＮＭＯＳトランジスタ６６の各ゲートに対する結合を有している。ＰＭＯＳトランジスタ６７とＮＭＯＳトランジスタ６６との間の節点は、データ信号導体ＳＤＡ及び制御／機能ユニット６１の入力端に結合している。
マスター局６０は、さらに、二つの電源接続の間に直列に結合した各チャネルを有するＰＭＯＳトランジスタ６４及びＮＭＯＳトランジスタ６３を備えた第２プッシュ−プル段を含んでいる。制御／機能ユニット６１は、ＰＭＯＳトランジスタ６４及びＮＭＯＳトランジスタ６３の各ゲートに対する結合を有している。ＰＭＯＳトランジスタ６４とＮＭＯＳトランジスタ６３との間の節点は、高速クロック用第２クロック信号導体ＳＣＬｍ及び制御／機能ユニット６１に結合している。
マスター局６０は、第１クロック信号導体ＳＣＬｋと第２クロック信号導体ＳＣＬｍとの間に結合したチャネルを有するＮＭＯＳ通過トランジスタ６５を含んでいる。通過トランジスタ６５のゲートは、制御／機能ユニット６１に結合している。
マスター局６０は、第１クロック信号導体ＳＣＬｋと第２クロック信号導体ＳＣＬｍとの間に結合したチャネルを有するＮＭＯＳ通過トランジスタ６５を含んでいる。通過トランジスタ６５のゲートは、制御／機能ユニット６１に結合している。
動作時に、制御／機能ユニット６１は、バスＳＤＡ，ＳＣＬｍ，ＳＣＬｋを監視して、メッセージが送出されつつあるか、バスＳＤＡ，ＳＣＬｍ，ＳＣＬｋの制御の獲得の試みが許されているかを検出する。マスター局６０がメッセージの送出を望み、バスＳＤＡ，ＳＤＬｍ，ＳＣＬｋの制御の獲得が許されている場合には、第１プッシュ−プル段のＮＭＯＳトランジスタ６６を導通状態にして、データ信号導体ＳＤＡの電位を引下げることにより、開始条件を合図する。第１プッシュ−プル段のＰＭＯＳトランジスタ６７は非導通状態に保たれる。第２プッシュ−プル段のトランジスタ６３，６４が非導通状態に保たれ、引下げトランジスタ６２も非導通状態に保たれるので、クロック信号導体ＳＣＬｋ，ＳＣＬｍ上の電位は、かかる導体ＳＣＬｋ，ＳＣＬｍに結合したプッシュ−プル抵抗によって高く保つことができる。制御／機能ユニット６１は、通過トランジスタ６５を導通状態に保つことができる。ついで、アービトレーション期間中に、制御／機能６１は、第２プッシュ−プル段のＮＭＯＳトランジスタ６３及び引下げトランジスタ６２を用いて、両クロック信号導体ＳＣＬｍ，ＳＣＬｋ上にクロックパルス列を発生させる。第１プッシュ−プル段のＮＭＯＳトランジスタ６６は、マスター局６０のコードをデータ信号導体ＳＤＡ上に置くために用いられる。第１及び第２のプッシュ−プル・トランジスタ段におけるＰＭＯＳトランジスタ６４，６７は、この時点では非導通状態に保持される。
アービトレーションの期間中に、制御／機能ユニット６１は、バスＳＤＡ，ＳＣＬｋ、ＳＣＬｍを監視して、マスター局６０がバスの制御を獲得しているか否かを検出する。
これが起っており、マスター局が高速クロックで、バスを介し、情報を伝達する必要がある場合には、制御／機能ユニット６１は、通過トランジスタ６２を非導通状態にし、引下げトランジスタ６２を非導通状態にする。
次いで、制御／機能ユニットは、第２プッシュ−プル段のＮＭＯＳトランジスタ６３及びＰＭＯＳトランジスタ６４の両方を用いて、第２クロック信号導体ＳＣＬｍを介し、クロック・パルス列の送出を開始する。両トランジスタ６３，６４の使用は、ＮＭＯＳトランジスタ６３のみと引下げトランジスタとを用いたときに得られるのより短いクロックパルス列の発生を可能にする。ＰＭＯＳトランジスタ６４の使用は、そのマスター局が一旦アービトレーション期間を終えてしまうと、他の局は第２クロック信号導体ＳＣＬｍの電位を引下げないことを、マスター局６０が確実に知っているから許される。マスター局がスレーブ局に情報を伝送する場合に、ビット列は、第１プッシュ−プル段の両トランジスタ６６，６７を用いてデータ信号導体ＳＤＡに書込まれる。これは、第２プッシュ−プル段の使用と同じ理由で許され、伝送をより速くもする。スレーブ局がマスター局に情報を伝送する場合に、スレーブ局は、マスター局と同じプッシュ−プル段を用いることができる。
データ信号導体上の電位変化の周波数は、クロック信号導体上のものの半分だけにする必要がある。したがって、プッシュ−プル段をデータ信号導体の駆動に用いることより、マスター局が、クロック信号導体ＳＣＬｍの駆動に、プッシュ−プル段を用いることの方が、最高速度に対しては、より重要である。クロック信号導体は、高速度では分離されるので、マスター局のクロック出力の容量性負荷が減少して、クロック信号の速度が高くなり得る。データ信号導体ＳＤＡ上の信号がより緩慢に変化するので、データ信号導体ＳＤＡの容量性負荷の同様な減少は必要でなく、したがって、データ信号導体は非分離のまま保持し得る。しかしながら、データ信号導体上の高い周波数の転移に基づく低速局によるエラー発生のリスクを減少させるためには、データ信号導体ＳＤＡを２区分に分離し、一方の区分は一方のクロック信号導体ＳＣＬｋのみに接続された局に接続され、他方の区分はその他の局に接続されるようにすることができる。二つの区分の間にはブリッジ局が挟まれて、高速度伝送が起り得ることをブリッジ局が検出したか否かに応じ、かかる二つの区分を相互に分離し、もしくは接続する。
８ビット毎の後に、受信局は、かかる８ビットの受信を認めることが許される。その目的で、マスター局は、その都度、９番目のクロック・パルスを第２クロック信号導体ＳＣＬｍ上に載せる。受信局は、９番目のクロックパルスの期間中、データ信号導体ＳＤＡ上の電位を低く保つことによって承認する。実施例では、マスター局６０は、承認が与えられていない場合にも、データ信号導体ＳＤＡの比較的低速のプッシュ−プル動作を斟酌することができ、その場合に、マスター局６０は、８番目と９番目とのクロックパルスの間の予備承認期間を他のクロックパルス相互間の期間より長くする。この予備承認期間は、他の期間長の少なくとも２倍にするのが好ましく、これは、８クロックパルス列と９番目のクロックパルスとの間のクロックパルスを跳ばすことにより、容易に実現することができる。
図６に示したとおりのマスター局は、低速伝送のみ可能の局のみ、もしくは、高速伝送の可能の局のみを備えた装置にも用いることができ、その場合には、第１クロック信号導体ＳＣＬｋもしくは第２クロック信号導体ＳＣＬｍが装置からそれぞれ省略されるのが一般である。
【図面の簡単な説明】
図１は、本発明による装置を示すブロック線図である。
図２は、メッセージ伝達の例を示す信号波形図である。
図３は、制御回路の動作を示すフローチャートである。
図４は、本発明の他の実施例の装置を示すブロック線図である。
図５は、メッセージ伝達の他の例を示す信号波形図である。
図６は、マスター局の例を示すブロック線図である。
【図１】
0003987583.tif 000002
【図２】
0003987583.tif 000003
【図３】
0003987583.tif 000004
【図４】
0003987583.tif 000005
【図５】
0003987583.tif 000006
【図６】
0003987583.tif 000007