(57)【特許請求の範囲】
【請求項１】
ＴＦＴパネル複数個分に対応する大きさの大型基板上に形成されたＴＦＴを含む前記大型基板上の絶縁膜の上面全体に形成されたＩＴＯ層をドライエッチングして画素電極を形成する際に、ＴＦＴパネル非形成領域における前記ＩＴＯ層も同時にドライエッチングし、ＩＴＯ層のドライエッチングにおけるエッチング合計面積が前記大型基板の面積の５０％以上となるようにすることを特徴とするＴＦＴパネルの製造方法。
【請求項２】
請求項１に記載の発明において、前記大型基板の周辺部におけるＴＦＴパネル非形成領域の幅が２ｃｍ以上であることを特徴とするＴＦＴパネルの製造方法。
【請求項３】
請求項１または２に記載の発明において、前記ドライエッチングは、ハロゲン化水素ガスと不活性ガスとの混合ガスを用いた反応性イオンエッチングにより行うことを特徴とするＴＦＴパネルの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はＴＦＴ（薄膜トランジスタ）パネルの製造方法に関する。
【０００２】
【従来の技術】
例えば、アクティブマトリクス型の液晶表示装置には、ＩＴＯ（インジウム−錫酸化物）からなる画素電極をスイッチング素子としてのＴＦＴのトップ側に位置させた構造のもの、つまりＴＯＰ−ＩＴＯ構造といわれるものが開発されている。このような構造の液晶表示装置において、画素電極およびＴＦＴ等を備えたＴＦＴパネルを製造する場合、配向膜の形成等もあるが、一応、画素電極の形成が最後となる。
【０００３】
一方、ＴＦＴパネルの基板上に走査信号ラインやデータ信号ライン等をＡｌ（アルミニウム）系金属によって形成しているが、これらの一端部からなる接続パッドを露出させた状態で、ＩＴＯ層をウェットエッチングによりパターニングして画素電極を形成すると、露出された接続パッドがＩＴＯのエッチング液と反応して容易に溶解してしまう。また、Ａｌ系金属層およびＩＴＯ層とＩＴＯのエッチング液とが接触共存すると、Ａｌ系金属層が酸化されるとともにＩＴＯ層が還元され（Ａｌ−ＩＴＯ電池反応）、両者が共に激しく腐食されてしまう。
【０００４】
【発明が解決しようとする課題】
このように、ＴＯＰ−ＩＴＯ構造のＴＦＴパネルの場合、露出されたＡｌ系金属からなる接続パッドがＩＴＯのエッチング液と反応して容易に溶解したり、Ａｌ−ＩＴＯ電池反応によりＡｌ系金属層およびＩＴＯ層が共に激しく腐食されたりするので、何らかの対策を講じることが重要な課題となっている。また、ウェットエッチングの場合、高精細化に限界がある。そこで、ＩＴＯ層をドライエッチングによりパターニングして画素電極を形成することが考えられるが、ドライエッチングの場合、プラズマダメージにより画素電極下のＴＦＴの特性が変動してしまう。
この発明の課題は、画素電極をドライエッチングにより形成しても、画素電極下のＴＦＴに対するプラズマダメージを低減することである。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、ＴＦＴパネル複数個分に対応する大きさの大型基板上に形成されたＴＦＴを含む前記大型基板上の絶縁膜の上面全体に形成されたＩＴＯ層をドライエッチングして画素電極を形成する際に、ＴＦＴパネル非形成領域における前記ＩＴＯ層も同時にドライエッチングするようにしたものである。請求項２に記載の発明は、請求項１に記載の発明において、ＩＴＯエッチング合計面積が基板面積の５０％以上となるようにしたものである。請求項３に記載の発明は、請求項２に記載の発明において、前記大型基板の周辺部におけるＴＦＴパネル非形成領域の幅を２ｃｍ以上としたものである。請求項４に記載の発明は、請求項１に記載の発明において、ドライエッチング用反応容器内に配置された下部電極の周囲に誘電体を配置したものである。請求項５に記載の発明は、請求項１に記載の発明において、ドライエッチング用反応容器内に配置された下部電極の表面を誘電体で覆ったものである。請求項６に記載の発明は、請求項４または５に記載の発明において、前記大型基板の周辺部におけるＴＦＴパネル非形成領域の幅を１ｃｍ以下としたものである。請求項７に記載の発明は、請求項１〜８のいずれかに記載の発明において、前記ドライエッチングを、ハロゲン化水素ガスと不活性ガスとの混合ガスを用いた反応性イオンエッチングにより行うようにしたものである。そして、請求項１に記載の発明によれば、ＩＴＯ層をドライエッチングして画素電極を形成する際に、同時にＴＦＴパネル非形成領域におけるＩＴＯ層をドライエッチングしているので、ＩＴＯエッチング合計面積が比較的大きくなり、これにより、画素電極をドライエッチングにより形成しても、画素電極下のＴＦＴに対するプラズマダメージを低減することができる。
【０００６】
【発明の実施の形態】
図１はこの発明の第１実施形態におけるＴＦＴパネルの製造方法を説明するために示すもので、ＩＴＯ層ドライエッチング装置つまりＲＩＥ（反応性イオンエッチング）装置の概略構成図を示したものである。このＲＩＥ装置は、カソードカップリング方式であり、反応容器１を備えている。反応容器１内の下部には下部電極（陰極）２が設けられ、上部には上部電極（陽極）３が設けられている。下部電極２はブロッキングコンデンサ４を介してＲＦ電源５に接続されている。上部電極３は接地されている。反応容器１の上部の所定の箇所にはガス導入口６が設けられ、下部の所定の箇所にはガス排出口７が設けられている。ガス導入口６は、ヨウ化水素ガス（ハロゲン化水素ガス）とヘリウムガス（不活性ガス）との混合ガスを供給するガス供給手段（図示せず）に接続されている。
【０００７】
下部電極２上には、ＴＦＴパネル複数個分に対応する大きさのガラス等からなる大型基板１１が載置されるようになっている。大型基板１１は、例えば図２において一点鎖線で示すように、３行３列の合計９つのＴＦＴパネル形成領域１２を備えている。この場合、大型基板１１の周辺部におけるＴＦＴパネル非形成領域の幅Ｄ１は２ｃｍ（またはそれ以上）、ＴＦＴパネル形成領域１２間のＴＦＴパネル非形成領域の幅Ｄ２は１ｃｍ（またはそれ以上）となっている。また、ＴＦＴパネル形成領域１２内の二点鎖線で示す領域は表示領域１３である。大型基板１１は、図示しないが、大型基板１１と同じ大きさの共通電極基板と、表示領域１３に対応して形成された枠状のシール材によって接着された後、各ＴＦＴパネル形成領域１２の外周縁に沿って切断され、各シール材に形成された封入口から液晶が注入されて個々のＴＦＴパネルが得られる。
【０００８】
次に、大型基板１１上の具体的な構造の一例の一部について、図３を参照して説明する。大型基板１１の表示領域１３内の上面の所定の箇所にはＡｌ系金属やクロムからなるゲート電極２１および走査信号ライン（図示せず）等が形成されている。大型基板１１のＴＦＴパネル形成領域１２内の非表示領域の上面の所定の箇所にはＡｌ系金属やクロムからなる走査信号用下部接続パッド２２が形成されている。ゲート電極２１等を含む大型基板１１の上面全体にはゲート絶縁膜２３が形成されている。
【０００９】
ゲート電極２１上におけるゲート絶縁膜２３の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜２４が形成されている。半導体薄膜２４の上面中央部にはチャネル保護膜２５が形成されている。チャネル保護膜２５上面両側およびその両側における半導体薄膜２４の各上面にはｎ型アモルファスシリコンからなるオーミックコンタクト２６、２７が形成されている。オーミックコンタクト２６、２７の上面にはＡｌ系金属やクロムからなるソース電極２８およびドレイン電極２９が形成されている。そして、ゲート電極２１、ゲート絶縁膜２３、半導体薄膜２４、チャネル保護膜２５、オーミックコンタクト２６、２７、ソース電極２８およびドレイン電極２９により、ＴＦＴ３０が構成されている。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、ＴＦＴパネル複数個分に対応する大きさの大型基板上に形成されたＴＦＴを含む前記大型基板上の絶縁膜の上面全体に形成されたＩＴＯ層をドライエッチングして画素電極を形成する際に、ＴＦＴパネル非形成領域における前記ＩＴＯ層も同時にドライエッチングし、ＩＴＯ層のドライエッチングにおけるエッチング合計面積が前記大型基板の面積の５０％以上となるようにしたものである。請求項２に記載の発明は、請求項１に記載の発明において、前記大型基板の周辺部におけるＴＦＴパネル非形成領域の幅を２ｃｍ以上としたものである。請求項３に記載の発明は、請求項１または２に記載の発明において、前記ドライエッチングを、ハロゲン化水素ガスと不活性ガスとの混合ガスを用いた反応性イオンエッチングにより行うようにしたものである。そして、請求項１に記載の発明によれば、ＩＴＯ層をドライエッチングして画素電極を形成する際に、同時にＴＦＴパネル非形成領域におけるＩＴＯ層もドライエッチングして、ＩＴＯ層のドライエッチングにおけるエッチング合計面積が基板の面積の５０％以上となるようにしているので、ＩＴＯエッチング合計面積が比較的大きくなり、これにより、画素電極をドライエッチングにより形成しても、画素電極下のＴＦＴに対するプラズマダメージを低減することができる。
【００１１】
ＴＦＴ３０等を含むゲート絶縁膜２３の上面全体にはオーバーコート膜３２が形成されている。オーバーコート膜３２のソース電極２８に対応する部分およびデータ信号用下部接続パッド３１に対応する部分にはコンタクトホール３３、３４が形成されている。また、オーバーコート膜３２およびゲート絶縁膜２３の走査信号用接続パッド２２に対応する部分にはコンタクトホール３５が形成されている。コンタクトホール３３、３４、３５を含むオーバーコート膜３２の上面全体にはＩＴＯ層３６が形成されている。ＩＴＯ層３６の上面の所定の箇所にはレジストパターン３７ａ、３７ｂ、３７ｃが形成されている。この場合、レジストパターン３７ａは画素電極を形成するためのものであり、レジストパターン３７ｂはデータ信号用上部接続パッドを形成するためのものであり、レジストパターン３７ｃは走査信号用上部接続パッドを形成するためのものである。
【００１２】
次に、図１に示すＲＩＥ装置を用いて大型基板１１のＩＴＯ層３６をドライエッチングして画素電極等を形成する場合について説明する。まず、反応容器１内のガスをガス排出口７から排出して反応容器１内を真空状態にした後、ガス供給手段から供給されるヨウ化水素ガスとヘリウムガスとの混合ガスをガス導入口６から反応容器１内に導入する。すると、ヨウ化水素ガスとヘリウムガスとの混合ガスを用いた反応性イオンエッチングにより、レジストパターン３７ａ、３７ｂ、３７ｃをマスクとしてＩＴＯ層３６がドライエッチングされる。
【００１３】
この結果、図４に示すように、レジストパターン３７ａ下にＩＴＯ層からなる画素電極３８がコンタクトホール３３を介してソース電極２８に接続されて形成され、レジストパターン３７ｂ下にＩＴＯ層からなるデータ信号用上部接続パッド３９がコンタクトホール３４を介してデータ信号用下部接続パッド３１に接続されて形成され、レジストパターン３７ｃ下にＩＴＯ層からなる走査信号用上部接続パッド４０がコンタクトホール３５を介して走査信号用下部接続パッド２２に接続されて形成される。この後、レジストパターン３７ａ、３７ｂ、３７ｃを剥離すると、図５に示すようになる。
【００１４】
ここで、この実施形態の場合、図２において、ＩＴＯ層３６のＴＦＴパネル非形成領域の上面にレジストパターンを形成しなかった（以下、本実施形態品という。）。一方、比較のために、図２において、ＩＴＯ層３６のＴＦＴパネル非形成領域の上面にレジストパターンを形成したものを用意した（以下、比較品という。）。また、ヨウ化水素ガスの流量を２００ｃｃｍとし、ヘリウムガスの流量を２５ｃｃｍとし、反応容器１内の圧力を５Ｐａとし、ＲＦ電源６から１３．５６ＭＨｚのＲＦ電力２．５ｋＷを印加した。
【００１５】
すると、本実施形態品の場合には、図２において、ＩＴＯ層３６のＴＦＴパネル非形成領域の上面にレジストパターンが形成されていないので、ＴＦＴパネル非形成領域におけるＩＴＯ層３６はドライエッチングされる。一方、比較品の場合には、図２において、ＩＴＯ層３６のＴＦＴパネル非形成領域の上面にレジストパターンが形成されているので、ＴＦＴパネル非形成領域におけるＩＴＯ層３６はドライエッチングされない。
【００１６】
そして、本実施形態品および比較品のＴＦＴ３０のＶＧ（ゲート電圧）−ＩＤ（ドレイン電流）特性を調べたところ、本実施形態品の場合、図６に示す結果が得られ、比較品の場合、図７に示す結果が得られた。図７に示す比較品の場合、オフ領域（サブスレッショルド領域）が悪化しているが、図６に示す本実施形態品の場合、そのような悪化は見られない。
【００１７】
これを考察するに、反応容器１内に導入されたヨウ化水素ガスはプラズマ中で解離され、これにより生じた荷電粒子はプラズマシーズにおいてプラズマ電位と大型基板１１の負の自己バイアスにより加速されてＩＴＯ層３６に照射される。この照射された荷電粒子はこのときの運動エネルギによりＩＴＯ層３６の表面粒子と反応し、これにより生じた副生成物ＩｎＩｘがガス排出口７から排出されることにより、ドライエッチングが進行する。
【００１８】
しかるに、比較品の場合、図２において、ＩＴＯ層３６のＴＦＴパネル非形成領域の上面にレジストパターンが形成されているので、ＩＴＯエッチング合計面積が基板面積の３０％程度と比較的小さい。このため、荷電粒子は比較的小さい面積のＩＴＯ層３６に対して集中して攻撃し、プラズマシーズ中に荷電粒子密度の偏りが生じ、ＩＴＯ層３６のエッチング部分（特に、画素電極３８の周囲面となる部分）に荷電粒子が過剰に集中し、ＩＴＯ層３６を介してＴＦＴ３０に電荷がチャージされてしまう。この結果、画素電極３８下のＴＦＴ３０はプラズマダメージを受け、図７に示すように、オフ領域が悪化する。
【００１９】
これに対して、本実施形態品の場合、図２において、ＩＴＯ層３６のＴＦＴパネル非形成領域の上面にレジストパターンが形成されていないので、ＩＴＯエッチング合計面積が基板面積の５０％以上と比較的大きい。このため、荷電粒子は比較的大きい面積のＩＴＯ層３６に対して分散して攻撃し、プラズマシーズ中の荷電粒子密度が平均化し、ＩＴＯ層３６のエッチング部分（特に、画素電極３８の周囲面となる部分）に荷電粒子が過剰に集中することがなく、ＩＴＯ層３６を介してＴＦＴ３０に電荷がチャージされにくい。この結果、画素電極３８下のＴＦＴ３０はプラズマダメージを受けにくく、図６に示すように、オフ領域が良好となる。
【００２０】
ところで、従来、ＩＴＯ層をウェットエッチングによりパターニングして画素電極を形成する場合、図２に示す幅Ｄ１およびＤ２を１ｃｍ程度としている。これは、大型基板に占めるＴＦＴ非形成領域の面積をなるべく小さくし、歩留を向上するためである。そして、この従来の大型基板の場合には、例えば図２において、ＩＴＯ層３６のＴＦＴパネル非形成領域の上面にレジストパターンを形成しないとしても、ＩＴＯエッチング合計面積が基板面積の５０％未満となる。このため、ドライエッチングの場合、プラズマダメージにより画素電極下のＴＦＴの特性が変動してしまう。上記の観点から、本発明者は、基板面積に対するＩＴＯエッチング合計面積の臨界的な条件を求めたところ、ＩＴＯエッチング合計面積が基板面積の５０％以上の場合には、図６に示すような特性が良好なＴＦＴが得られ、それ未満の場合には、図７に示すような悪化した特性を示すものであることが確認された。
【００２１】
一方、上記実施形態の場合には、図２に示す幅Ｄ１を２ｃｍ（またはそれ以上）としているので、大型基板１１に占めるＴＦＴ非形成領域の面積が大きくなり、画素電極３８下のＴＦＴ３０に対するプラズマダメージを低減することができるが、その反面、歩留上好ましくない。そこで、次に、大型基板に占めるＴＦＴ非形成領域の面積を小さくすることができる場合について説明する。
【００２２】
図８はこの発明の第２実施形態におけるＴＦＴパネルの製造方法を説明するために示すもので、ＲＩＥ装置の概略構成図を示し、図９はその一部の平面図を示したものである。このＲＩＥ装置では、下部電極１１の周囲に４つの雲母、アルミナ、セラミック等からなる誘電体４１が配置されている。この場合、誘電体４１は下部電極１１と同電位となっている。
【００２３】
したがって、このＲＩＥ装置では、プラズマシーズ中の荷電粒子の一部が大型基板１１の周囲における誘電体４１に導かれ、大型基板１１上のＩＴＯ層のエッチング部分（特に、画素電極の周囲面となる部分）に荷電粒子が過剰に集中することがなく、画素電極下のＴＦＴに対するプラズマダメージを低減することができる。この結果、例えば図２に示す幅Ｄ１およびＤ２を１ｃｍ（またはそれ以下）とすることができる。また、この場合、プラズマシーズ中の荷電粒子が大型基板１１上のＩＴＯ層形成領域よりも広範囲にわたって分散されるため、エッチレート均一性を良くすることができる。
【００２４】
ところで、一般的なＲＩＥ装置の場合には、エッチング時の副生成物が反応容器の内壁に付着するのを防止するために、下部電極の周囲に石英等からなる防着板が配置されている。しかし、石英等からなる防着板の場合には、プラズマシーズ中の荷電粒子が大型基板１１上のＩＴＯ層のエッチング部分（特に、画素電極の周囲面となる部分）に過剰に集中するのを回避することができず、画素電極下のＴＦＴに対するプラズマダメージを低減することができない。
【００２５】
次に、図１０はこの発明の第３実施形態におけるＴＦＴパネルの製造方法を説明するために示すもので、ＲＩＥ装置の概略構成図を示し、図１１はその一部の平面図を示したものである。このＲＩＥ装置では、やや大きめの下部電極１１の表面に雲母、アルミナ、セラミック等からなる誘電体４２が被覆されている。
【００２６】
したがって、このＲＩＥ装置でも、プラズマシーズ中の荷電粒子の一部が大型基板１１の周囲における誘電体４２に導かれ、大型基板１１上のＩＴＯ層のエッチング部分（特に、画素電極の周囲面となる部分）に荷電粒子が過剰に集中することがなく、画素電極下のＴＦＴに対するプラズマダメージを低減することができる。この結果、例えば図２に示す幅Ｄ１およびＤ２を１ｃｍ（またはそれ以下）とすることができる。また、この場合も、プラズマシーズ中の荷電粒子が大型基板１１上のＩＴＯ層形成領域よりも広範囲にわたって分散されるため、エッチレート均一性を良くすることができる。
【００２７】
なお、上記実施形態では、走査信号用上部接続パッドおよびデータ信号用上部接続パッドをＩＴＯ層によって形成する場合について説明したが、これに限らず、いずれか一方の上部接続パッドまたは双方の上部接続パッドを形成しないようにしてもよい。特に、走査信号用下部接続パッドがアルミニウム系金属で形成されている場合には、ＩＴＯ層が積層されるとコンタクト抵抗が増大するのでＩＴＯ層は無くてもよい。この場合、アルミニウム系金属の表面に自然酸化膜が形成されるが、走査信号用上部接続パッド上に、直接、ドライバー用ＩＣをフェースダウンボンディングする場合には、確実なコンタクトが得られることが確認された。また、ソース・ドレイン電極は、ソース電極が画素電極に接続されるため、表面に自然酸化膜が形成され易いアルミニウム系金属でなく、クロム等のアルミニウム系金属以外の金属で形成することが望ましいが、その場合には、ドレイン電極上にＩＴＯ層が積層されてもコンタクト抵抗は増大しないので、ＩＴＯ層を形成しても差し支えない。また、上記実施形態では、カソードカップリング方式のＲＩＥ装置を用いた場合について説明したが、これに限らず、マイクロ波高密度プラズマエッチング装置あるいはアノードカップリング方式のプラズマエッチング装置を用いるようにしてもよい。
【００２８】
【発明の効果】
以上説明したように、この発明によれば、ＩＴＯ層をドライエッチングして画素電極を形成する際に、同時にＴＦＴパネル非形成領域におけるＩＴＯ層もドライエッチングして、ＩＴＯ層のドライエッチングにおけるエッチング合計面積が基板の面積の５０％以上となるようにしているので、ＩＴＯエッチング合計面積が比較的大きくなり、これにより、画素電極をドライエッチングにより形成しても、画素電極下のＴＦＴに対するプラズマダメージを低減することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態におけるＴＦＴパネルの製造方法を説明するために示すもので、ＩＴＯ層ドライエッチング装置つまりＲＩＥ装置の概略構成図。
【図２】ＴＦＴパネル複数個分に対応する大きさの大型基板等の平面図。
【図３】大型基板上の具体的な構造の一例の一部のＩＴＯ層エッチング前の状態における断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】本実施形態品の場合のＶＧ−ＩＤ特性図。
【図７】比較品の場合のＶＧ−ＩＤ特性図。
【図８】この発明の第２実施形態におけるＴＦＴパネルの製造方法を説明するために示すもので、ＲＩＥ装置の概略構成図。
【図９】図８に示すＲＩＥ装置の一部の平面図。
【図１０】この発明の第３実施形態におけるＴＦＴパネルの製造方法を説明するために示すもので、ＲＩＥ装置の概略構成図。
【図１１】図１０に示すＲＩＥ装置の一部の平面図。
【符号の説明】
１  反応容器
２  下部電極
３  上部電極
６  ガス導入口
７  ガス排出口
１１  大型基板
１２  ＴＦＴパネル形成領域
１３  表示領域
３６  ＩＴＯ層
【図１】
0003988368.tif 000002
【図２】
0003988368.tif 000003
【図３】
0003988368.tif 000004
【図４】
0003988368.tif 000005
【図５】
0003988368.tif 000006
【図６】
0003988368.tif 000007
【図７】
0003988368.tif 000008
【図８】
0003988368.tif 000009
【図９】
0003988368.tif 000010
【図１０】
0003988368.tif 000011
【図１１】
0003988368.tif 000012