(57)【特許請求の範囲】
【請求項１】
ローカル・バスにＭＰＵおよび複数のモジュールが接続され、システム領域とビデオ領域とを有する外部のメモリから液晶ディスプレイへのデータの転送をおこなうシステム・オン・チップであって、
前記外部のメモリに接続され、前記メモリに入出力するデータのデータ量を減縮するためのディサー回路を含むメモリコントローラと、
前記ローカル・バス及び液晶ディスプレイに接続され、前記ディザー回路により減縮されたデータを前記ローカル・バスを経由して受け取り、受け取ったデータのデータ量をさらに減縮するためのＦＲＣ回路を含むディスプレイ・コントローラと、
を含むシステム・オン・チップ。
【請求項２】
前記ＭＰＵが前記ディザー回路が前記データのデータ量を減縮するタイミングを制御する、請求項１のシステム・オン・チップ。
【請求項３】
前記タイミングは、メモリへのデータの記憶時あるいはメモリからデータを読み出す時である、請求項２のシステム・オン・チップ。
【請求項４】
前記ディザー回路により減縮されたデータ量は９ビット／ピクセルであり、前記ＦＲＣ回路により減縮されたデータ量は３ビット／ピクセルである、請求項１乃至３のいずれかのシステム・オン・チップ。
【請求項５】
ローカル・バスにＭＰＵおよび複数のモジュールが接続され、システム領域とビデオ領域とを有する外部のメモリから液晶ディスプレイへのデータの転送をおこなうシステム・オン・チップにおいて、該外部のメモリに入出力するデータをメモリコントローラ、ローカル・バスおよびディスプレイ・コントローラを経由してディスプレイに転送するためのデータ転送方法であって、
（ａ）前記メモリコントローラが、メモリにおいて入出力するデータのデータ量をディザー処理によって減縮するステップと、
（ｂ）前記ディスプレイ・コントローラが、前記ローカル・バスを介して前記メモリコントローラでデータ量の減縮されたデータを受け取り、受け取ったデータのデータ量をＦＲＣ処理によってさらに減縮するステップと、
を含むデータ転送方法。
【請求項６】
前記ステップ（ａ）は、メモリへのデータの記憶時あるいはメモリからデータの読み出す時に前記データ量を減縮することを含む、請求項５のデータ転送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のモジュールがローカル・バスで接続され、メモリから液晶ディスプレイ（ＬＣＤ：LiquidCrystal Display）へのデータの転送をおこなうためのシステム・オン・チップおよび方法に関する。
【０００２】
【従来の技術】
近年、図６に示すシステム・オン・チップ４０は、低価格、多機能化が顕著である。システム・オン・チップ４０は、MPU Core（Micro Processor Unit Core）１２を中心に、複数のモジュールが搭載されているチップである。モジュールとしては、パワー・マネジメント２７、クロック・コントローラ２８、ＤＲＡＭ（Dynamic Random Access Memory）コントローラ４２、ＤＭＡ（Direct Memory Access）コントローラ（図示せず）、ＬＣＤコントローラ４４、各種ペリフェラル・コントローラ２６などである。各モジュールとMPU Core１２ならびに各モジュール間の接続は、ローカル・バス２４で接続される。
【０００３】
メインメモリであるＤＲＡＭ１８にシステム領域１９とビデオ領域２０を設ける。このようにシステム・オン・チップ４０では、メインメモリとビデオメモリをそれぞれ独自のメモリを用いず、単一のメモリを共有する。これは、一部のパーソナル・コンピュータが採用しているＵＭＡ（Unified Memory Architecture）であり、周辺デバイスを含めてシンプルなシステム構成を採用できる。
【０００４】
ＤＲＡＭ１８からＬＣＤ２２へのデータ転送は、図７に示すように、ＤＲＡＭコントローラ４２、ローカル・バス２４、ＬＣＤコントローラ４４を介しておこなわれる。ＬＣＤ２２が、ＳＴＮ（Super Twisted Nematic）ＬＣＤなどの発色数の少ないＬＣＤである場合、ＬＣＤコントローラ４４は、ディザー処理とＦＲＣ（Frame Rate Control）処理をおこなう。
【０００５】
ディザー処理は、物理的な空間を用いた一種のフィルター処理であり、ＦＲＣ処理は、時間変化を利用したフィルター処理である。また、ディザー処理は、画像に変化がない場合、すなわち静止画の場合は、一度処理をおこなった後は、処理をおこなう必要はない。ＦＲＣ処理は、フレームごとに処理をおこなう必要がある。
【０００６】
上記の処理をおこなうために、図６，７に示すように、ＬＣＤコントローラ４４は、ディザー回路４６とＦＲＣ回路４８を含む。例えば、ＬＣＤ２２へのデータが、１６ｂｐｐ（bit par pixel）でＤＲＡＭ１８からＬＣＤコントローラ４４に送られた場合、（１）ディザー回路４６で９ｂｐｐ、（２）ＦＲＣ回路４８で３ｂｐｐにデータを減縮する。このように、データを減縮した後、ＬＣＤ２２にデータが送られ、画像が表示される。表示される際、データが減縮されたために実際の発色数は減るが、ディザー処理とＦＲＣ処理をおこなっているので、人間の目には実際の発色数よりも多く発色されていると感じる。
【０００７】
しかし、メインメモリとビデオメモリとをＤＲＡＭ１８で共有し、さらに各種モジュールを同一バス２４で接続することによって、特定のモジュールによるバス２４の占有が発生する恐れがある。その場合、ＬＣＤ２２へのデータの転送が途絶え、ＬＣＤ２２の画面が乱れることになる。また、データによってバス２４の占有が発生すると、各モジュールへのデータが途絶えることになる。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、ＬＣＤの表示に乱れが発生しないようにＬＣＤにデータ転送をおこなうためのシステム・オン・チップおよび方法を提供することにある。
【０００９】
【課題を解決するための手段】
メモリコントローラは、メモリにおいて入出力するデータのデータ量を減縮するためのディザー回路を含む。
【００１０】
本発明の液晶ディスプレイへのデータ転送をおこなうシステム・オン・チップの要旨は、ローカル・バスにＭＰＵおよび複数のモジュールが接続され、システム領域とビデオ領域とを有する外部のメモリから液晶ディスプレイへのデータの転送をおこなうシステム・オン・チップであって、前記外部のメモリに接続され、前記メモリに入出力するデータのデータ量を減縮するためのディサー回路を含むメモリコントローラと、前記ローカル・バス及び液晶ディスプレイに接続され、前記ディザー回路により減縮されたデータを前記ローカル・バスを介して受け取り、そのデータ量をさらに減縮するためのＦＲＣ回路を含むディスプレイ・コントローラと、を含むことにある。
【００１１】
また、液晶ディスプレイへのデータ転送方法の要旨は、ローカル・バスにＭＰＵおよび複数のモジュールが接続され、システム領域とビデオ領域とを有する外部のメモリから液晶ディスプレイへのデータの転送をおこなうシステム・オン・チップにおいて、該外部のメモリに入出力するデータをメモリコントローラ、ローカル・バスおよびディスプレイ・コントローラを経由してディスプレイに転送するためのデータ転送方法であって、（ａ）前記メモリコントローラが、メモリにおいて入出力するデータのデータ量をディザー処理によって減縮するステップと、（ｂ）前記ディスプレイ・コントローラが、前記ローカル・バスを介して前記メモリコントローラでデータ量の減縮されたデータを受け取り、受け取ったデータのデータ量をＦＲＣ処理によってさらに減縮するステップと、を含むことにある。
【００１２】
【発明の実施の形態】
発明のディスプレイへのデータ転送をおこなうためのメモリコントローラを含むシステム・オン・チップおよび方法について、図面を用いて説明する。なお、メモリコントローラは、本説明ではＤＲＡＭコントローラとする。
【００１３】
図１に示すように、本発明のチップ１０は、MPU Core１２を中心に、複数のモジュールが搭載されているシステム・オン・チップである。モジュールとしては、パワー・マネジメント２７、クロック・コントローラ２８、ＤＲＡＭコントローラ１４、ＤＭＡコントローラ（図示せず）、ＬＣＤコントローラ１６、各種ペリフェラル・コントローラ２６などである。各モジュールとMPU Core１２ならびに各モジュール間の接続は、ローカル・バス２４で接続される。
【００１４】
メインメモリは、例えばＤＲＡＭ１８を用い、ＤＲＡＭコントローラ１４によって制御される。DRAM１８にシステム領域１９とビデオ領域２０を設け、DRAM１８の一部をビデオメモリとして使用する。
【００１５】
データの表示を行うディスプレイとしてはＬＣＤを用いる。ＬＣＤ２２は、例えばＳＴＮ  ＬＣＤを使用する。実際の発色数は少ないが、後述するディザー処理とＦＲＣ処理によって、擬似的に発色数を増やすことができる。
【００１６】
ＤＲＡＭコントローラ１４には、ＤＲＡＭ１８において、入出力するデータのデータ量を減縮するディザー回路１５を含む。
【００１７】
ディザー回路１５が行うディザー処理は、フィルターによってデータ量を減縮する処理である。ＬＣＤ２２でのデータの位置と下位ビットの値によって、フィルターが決定される。例えば、図２（ａ）の８ビットのデータを、図２（ｂ）の領域３０のある位置で減縮する場合について説明する。Ｂ７からＢ０のデータＢ（７：０）をそのまま表示するのが好ましいが、ＬＣＤ２２の発色数が少ない場合、ディザー処理をおこなう。下位ビットを２ビットとする場合、図２（ｃ）に示すように、第１から第４フィルター３２ａ，３２ｂ，３２ｃ，３２ｄが設けられる。データの下位２ビット（Ｂ１，Ｂ２）が（０，０）である場合、先ず下位２ビットを削除する。さらに、図２（ａ）に示すように、下位ビットをＢ７からＢ２の上位ビットに反映させるために、第１フィルター３２ａを用いる。（ｍ，ｎ）の位置にデータがあるとすると、Ｂ７からＢ２のデータＢ（７：２）から１を引く。例えば、Ｂ（７：２）が“１０００００”であれば“０１１１１１”となる。
【００１８】
また、下位２ビット（Ｂ１，Ｂ２）が（０，０）で、データの位置が（ｍ，ｎ＋１）の場合は、下位２ビットを削除し、Ｂ７からＢ２のデータには何もおこなわない。
【００１９】
下位３ビットを削除する場合は、９個のフィルターを用意して、上記と同様におこなう。
【００２０】
ディザー処理をおこなうタイミングは、DRAM１８にデータを記憶するとき、またはデータを読み出すときである。記憶したデータを他の処理に使用する場合は、データの可逆性が必要であり、データを読み出すときにディザー処理をおこなう。また、データをＬＣＤ２２で表示するだけの場合は、データの可逆性が不要であり、データを記憶するときにディザー処理をおこなう。
【００２１】
ディザー処理をおこなうタイミングが上記のように２つあるが、MPU Core１２がタイミングを制御するための手段として働く。MPU Core１２がディザー回路１５に信号を送って、ディザー回路１５をコントロールすることによって、２つのタイミングが選択される。このように、MPU Core１２がタイミングを選択することによって、そのデータにあったデータの記憶をおこなうことができ、チップ１０の動作が速くなる。
【００２２】
ＬＣＤコントローラ１６には、ディザー回路１５で減縮されたデータをさらに減縮するＦＲＣ回路１７を含む。
【００２３】
ＦＲＣ回路１７で行うＦＲＣ処理は、時間変化を利用してデータ量を減縮する処理である。例えば、白と黒を用いて３フレームで４色を発色する処理を図３に示す。黒および白の発色は３フレームとも黒または白を発色する。中間色（６６％、３３％グレー）を発色する場合、図示するように、フレームごとに黒または白を発色することによって、擬似的に中間色を発色することができる。これは、ＳＴＮ  ＬＣＤに使用される液晶の応答速度が遅いため、液晶に印可する電圧をフレームごとに変化させても、液晶のプレチルト角が、全フレームの平均になってしまうためである。フレームの数が増えると、擬似的に発色数を増やすことができる。
【００２４】
上述したチップ１０は、外部からビデオデータが入力されると、ＤＲＡＭコントローラ１４を介してＤＲＡＭ１８に記憶される。データとしては、図４に示すように、１６ｂｐｐ（bit par pixel）のデータとする。１６ｂｐｐの場合、一般的に赤（Ｒ）および青（Ｂ）が５ビット、緑（Ｇ）が６ビットとなっている。
【００２５】
MPU Core１２がディザー回路１５をコントロールすることによって、ディザー処理をおこなうタイミングを以下のように選択する。
【００２６】
データの可逆性が求められる場合は、ＤＲＡＭ１８にデータをそのまま記憶する。記憶されたデータを読み出すときに、ディザー回路１５によってディザー処理をおこなう。ディザー処理をおこなわれたデータは、各色３ビットの９ｂｐｐになる。したがって、ローカル・バスの占有率が従来と比較して９／１６に下がり、データ転送がスムーズに行える。
【００２７】
また、データの可逆性が必要ない場合は、ＤＲＡＭ１８にデータを記憶するときに、ディザー処理をおこなう。上記と同じようにデータ量を９ｂｐｐにする。ローカル・バス２４の占有率が下がる。ＤＲＡＭコントローラ１５とＤＲＡＭ１８間のデータ転送時間が短縮される。さらに、ＤＲＡＭ１８での記憶領域の削減が可能になる。
【００２８】
以上より、図５に示すように、ローカル・バス２４でのデータ量が９ｂｐｐに減縮されている。これは、図７に示した従来と比較して７ｂｐｐの減縮となっている。
【００２９】
９ｂｐｐに減縮されたデータをＬＣＤコントローラ１６が受け取ると、ＦＲＣ処理によって、さらにデータ量を減縮する。データ量は各色１ビットの合計３ｂｐｐである。
【００３０】
ＬＣＤ２２は、３ｂｐｐに減縮されたデータを受け取って、擬似的に基のデータと同じだけの発色をおこなう。上述した例の場合、基のデータは１６ｂｐｐであるので、６５５３６色の表示をおこなうことができる。ディザー処理とＦＲＣ処理によって、３ｂｐｐにデータ量が減縮され、実際の発色は８色であるが、擬似的に６５５３６色の表示をおこなう。
【００３１】
以上のように、本発明はローカル・バス２４でのデータ量を削減することができる。具体的には、６４０×４８０ピクセル、リフレッシュ・レートが７２ＨｚのＬＣＤで、１６ｂｐｐのデータを表示する場合、従来であれば、ローカル・バス２４のデータ転送は、１６×６４０×４８０×７２＝４４２３６８００ｂｙｔｅ／ｓｅｃのデータ転送速度が必要であった。本発明では、９ｂｐｐであるので、２４８８３２００ｂｙｔｅ／ｓｅｃのデータ転送速度になる。従来と本発明の差は、１９．４Ｍｂｙｔｅ／ｓｅｃである。この差分によって、ＬＣＤコントローラ１６にデータが送れなくなる恐れが小さくなる。
【００３２】
以上、本発明について説明したが、本発明は上記の実施形態に限定されることはない。その他、本発明は、主旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変更を加えた態様で実施できるものである。
【００３３】
【発明の効果】
本発明によると、ＤＲＡＭコントローラに設けたディザー回路によって、ＬＣＤコントローラに転送されるデータ量が削減されているため、ローカル・バスでのデータの衝突を回避しやすい。したがって、ＬＣＤコントローラへ確実にデータを転送できるので、ＬＣＤでの画像の乱れを発生させることはない。
【００３４】
メモリに記憶する前にデータをディザー処理することによって、データの記憶容量を少なくすることができる。したがって、メモリの開いた領域を他のデータ用に使用することができ、メモリの有効利用が可能になる。また、メモリコントローラとメモリとの間のデータ転送速度が速くなる。
【図面の簡単な説明】
【図１】本発明のチップの構成を示す図である。
【図２】ディザー処理を示す図であり、（ａ）はデータの一例で、（ｂ）は領域を示す図であり、（ｃ）はフィルターの図である。
【図３】ＦＲＣ処理による擬似的な発色処理を示す図である。
【図４】ディザー処理とＦＲＣ処理によってデータが減縮される様子を示す図である。
【図５】チップによるデータの流れを示す図である。
【図６】従来のチップの構成を示す図である。
【図７】従来のチップにおけるデータの流れを示す図である。
【符号の説明】
１０，４０：チップ
１２：MPU Core（ＭＰＵ）
１４，４２：DRAMコントローラ（メモリコントローラ）
１５，４６：ディザー回路
１６，４４：ＬＣＤコントローラ（ディスプレイ・コントローラ）
１７，４８：ＦＲＣ回路
１８：DRAM（メモリ）
１９：システム領域
２０：ビデオ領域
２２：ＬＣＤ
２４：ローカル・バス
２６：各種ペリフェラル
２７：パワー・マネジメント
２８：クロック・コントローラ
３０：領域
３２ａ，３２ｂ，３２ｃ，３２ｄ：フィルター
【図１】
0003907181.tif 000002
【図２】
0003907181.tif 000003
【図３】
0003907181.tif 000004
【図４】
0003907181.tif 000005
【図５】
0003907181.tif 000006
【図６】
0003907181.tif 000007
【図７】
0003907181.tif 000008