(57)【特許請求の範囲】
【請求項１】
被加工基体上に第１の膜として下層レジストを形成する工程と、
前記下層レジスト膜上に第２の膜として上層レジストを形成する工程と、
前記上層レジストをパターニングして、上層レジストパターンを形成する工程と、
キャスティング溶媒として水を含むものを使用し、キャスティング法により、前記上層レジストパターン上に第３の膜を形成する工程とを有することを特徴とするレジストパターンの形成方法。
【請求項２】
前記第３の膜は、Ｓｉ、ＡｌおよびＴｉの少なくとも１つを含むことを特徴とする請求項１に記載のレジストパターンの形成方法。
【請求項３】
前記第３の膜を形成する材料の骨格中に水酸基およびアミノ基を含むことを特徴とする請求項１に記載のレジストパターンの形成方法。
【請求項４】
リアクティブイオンエッチング法またはケミカルメカニカルポリッシング法を用いて、前記上層レジストパターンの表面が露出するまで、前記第３の膜の表面をエッチバックまたは研磨することによって、前記上層レジストパターンの凹部に前記第３の膜を選択的に残す工程と、
この残った第３の膜をマスクに用いて前記上層レジストパターンおよび前記下層レジストをＲＩＥ法により加工する工程とをさらに有することを特徴とする請求項１に記載のレジストパターンの形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体プロセスのリソグラフィー工程で使用されるレジストパターンの形成方法に係わり、特に塗布膜を積層するような多層レジストパターンの形成方法の改良に関する。
【０００２】
【従来の技術】
従来の多層レジストパターンの形成方法では、まず図３（ａ）〜図３（ｃ）に示すように、被加工基体（シリコン基板５１，シリコン酸化膜５２）上に、下層レジスト５３、ＳＯＧ膜５４、上層レジスト５５を順次形成する。次に図３（ｄ）〜図３（ｆ）に示すように、上層レジスト５５をパターニングして上層レジストパターンを形成し、これをマスクにしてＳＯＧ膜５４、下層レジスト５３を順次エッチングすることにより、多層レジストパターンを得る。
【０００３】
しかし、この従来の多層レジストパターンの形成方法では、上層レジスト５５をパターニングする際、ＳＯＧ膜５４の膜厚変化によって上層レジストパターンの寸法が変動するという問題があった。
【０００４】
また、通常のリソグラフィー工程においては、レジストパターン形成後にパターンの寸法検査および前工程パターンとの相対位置を調べるオーバーレイ検査を行うが、かかる検査工程において規格外となった場合は、該リソグラフィー工程をもう一度やり直す必要がある。
【０００５】
従来の多層レジストパターンの形成方法において、リソグラフィーのやり直しを行う場合、まず上層レジスト５５／ＳＯＧ膜５４／下層レジスト５３をそれぞれの膜に応じた処理方法で段階的に剥離除去する必要があり、やり直し工程が非常に繁雑になるという問題があった。
【０００６】
一方、従来の多層レジストパターンの形成方法においては、このような３層構造ではなく上層レジストにＳｉを含ませることにより下層レジストのエッチングに対する耐性を持たせた２層構造のものがある。
【０００７】
この方法では、下層レジストの上に直接上層レジストパターンを形成することができ、ＳＯＧ膜が不要となる。このような２層レジストプロセスにおいては、３層レジストプロセスにおける寸法変動の問題は解消されるが、上述したリソグラフィーのやり直しにおける繁雑性は依然として残る。
【０００８】
さらにこの方法においては、上層レジストに十分な下層レジストエッチング耐性を持たせようとしてＳｉの添加量を上げると、解像性に代表される上層レジストのリソグラフィー性能がしばしば損なわれ、その結果として寸法誤差が大きくなるという問題があった。
【０００９】
【発明が解決しようとする課題】
上述の如く、従来の３層レジストパターンの形成方法は、上層レジストの下地であるＳＯＧ膜の影響で上層レジストの寸法が変動したり、リソグラフィー工程におけるやり直し（リワーク）が非常に繁雑になるという問題があった。
【００１０】
また、従来の２層レジストパターンの形成方法は、上層レジストに十分な下層レジストエッチング耐性を待たせようとすると、上層レジストのリソグラフィー性能が損なわれ、寸法誤差が大きくなるという問題があった
本発明は、上記事情を考慮してなされたもので、その目的とするところは、レジストパターンの寸法誤差の低減化、およびリワークプロセスの簡便化が可能となる多層レジストパターンの形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、上記目的を達成するために、本発明に係るレジストパターンの形成方法は、被加工基体上に第１の膜として下層レジストを形成する工程と、前記下層レジスト膜上に第２の膜として上層レジストを形成する工程と、前記上層レジストをパターニングして、上層レジストパターンを形成する工程と、キャスティング溶媒として水を含むものを使用し、キャスティング法により、前記上層レジストパターン上に第３の膜を形成する工程とを有することを特徴とするレジストパターンの形成方法。
【００１２】
ここで、上層レジストを形成する前に、下層レジスト上に有機系高分子からなる中間膜を形成することが好ましい。また、下層レジストのマスクとなる膜は、シリコンを含有する高分子膜であることが好ましい。
【００１３】
このような構成であれば、上層レジストパターンの凹部に残した第３の膜をマスクとして、上層レジストパターンと下層レジストを同時にエッチングすることが可能であるため、従来の３層レジストプロセスのような複雑な３層構成（下層レジスト／ＳＯＧ／上層レジスト）を必要としない。また、従来の２層レジストプロセスにおいて解像性低下の原因であった上層レジストへのＳｉ添加も不要である。したがって、本発明によれば、レジストパターンの寸法誤差の低減化、およびリワークプロセスの簡便化が可能となる。
【００１４】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る多層レジストパターンの形成方法を示す工程断面図である。
【００１７】
まず、図１（ａ）に示すように、シリコン基板１上に膜厚１μｍのシリコン酸化膜２が形成されてなる被加工基体を用意する。シリコン酸化膜２は、例えば層間絶縁膜に使用されるものである。
【００１８】
次に図１（ｂ）に示すように、シクロヘキサノン溶媒に固形分１０ｗｔ％のポリ（２，６一ビフェニリレンエチレン）（Ｍｗ＝１００００、以下、ポリアリーレンと称する）を溶解した溶液を、キャスティング法の１つであるスピンコート法にて回転数３０００ｒｐｍでウェハ上に塗布し、スピン乾燥を行って、シリコン酸化膜２上に膜厚９００ｎｍの下層レジスト（ポリアリーレン膜：第１の膜）３を形成する。
【００１９】
次に図１（ｃ）に示すように、下層レジスト３上に化学増幅型ポジレシストＪＳＲＫｒＦＭ２０Ｇ（膜厚２００ｎｍ）の塗布膜（上層レジスト：第２の膜）を形成し、ＫｒＦエキシマレーザー露光装置（ＮＳＲＳ２０３Ｂ：ニコン社製）にてＮＡ＝Ｏ．６８、σ＝０．７５，２／３輪帯照明、露光量１７ｍＪ／ｃｍ2 の条件で、透過率６％のハーフトーンマスクを用いて、０．１３μｍＬ／Ｓを上記上層レジストに転写し、上層レジストパターン４を形成する。
【００２０】
次いで固形分濃度６ｗｔ％のポリシルセスキオキサン水溶液を膜厚３００ｎｍとなる回転数（２５００ｒｐｍ）で、スピンコート法にて上層レジストパターン４上に塗布した後、ホットプレート上で１２０℃で２分問加熱処理を行う。加熱処理における雰囲気は湿度４０％の大気中であった。
【００２１】
この結果、図１（ｄ）に示すように、下層レジスト３および上層レジストパターン４上には、上層レジストパターン４の凹部を埋め込む以上の膜厚を有し、かつ表面が平坦なポリシルセスキオキサン膜５（第３の膜：有機シリコン系の高分子からなる膜）が形成される。
【００２２】
ここでは、キャスティング溶媒として水を含むものを使用したが、水、アルコール、アニソールおよび脂肪族炭化水素系溶剤の少なくとも１つを含むものであれば良い。また、第３の膜はＳｉを含む膜であるが、Ｓｉ、ＡｌおよびＴｉの少なくとも１つを含むものであれば良い。
【００２３】
次に図１（ｅ）に示すように、ＣＤＥ（chemical Dry Etching）装置内でＣＦ4 ／０2 の混合ガスからなるプラズマを用いて、上層レジストパターン４の表面が露出するまでポリシルセスキオキサン膜５をエッチングすることにより、上層レジストパターン４の凹部分にのみポリシルセスキオキサン膜５を残置させる。
【００２４】
本エッチング工程後のポリシルセスキオキサン膜５の残膜厚は約１００ｎｍであった。なお、ＣＤＥ法の代わりにリアクティブイオンエッチング法（ＲＩＥ：Reactive Ion Etching）を用いたエッチバック、またはケミカルメカニカルポリッシング法（ＣＭＰ：Chemical Mechanical Polishing）を用いた研磨により、ポリシルセスキオキサン膜５の選択残置を行っても良い。
【００２５】
最後に、図１（ｆ）に示すように、ポリシルセスキオキサン膜５をマスクとして、ＲＩＥ装置内にてＮ2 ／０2 の混合ガスよりなるプラズマを用いて、上層レジストパターン４、下層レジスト３をドライエッチングすることで、上層レジストパターン４と反転した下層レジストパターン３を形成する。このようにして下層レジストパターン３とポリシルセスキオキサン膜５とからなる多層レジストパターンが得られる。なお、本エッチング工程の後のポリシルセスキオキサン膜５の残膜厚は約３０ｎｍであった。
【００２６】
また、加工後の多層レジストパターンは高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）も５ｎｍ以下であった。
【００２７】
これは、本実施形態の場合、ポリシルセスキオキサン膜５を形成する前に、上層レジストパターン４を形成するため、その寸法がポリシルセスキオキサン膜５の膜厚の影響を受けず、その結果として寸法を高精度で制御できるようになったからである。
【００２８】
さらに、本実施形態の場合、ポリシルセスキオキサン膜５をマスクとして、上層レジストパターン４、下層レジスト３をドライエッチングして、レジストパターンを形成するので、上層レジストパターンに十分な下層レジストエッチング耐性を持たせるために、上層レジストパターン中のＳｉの添加量を上げるなどの手段が不要になり、解像性に代表される上層レジストのリソグラフィー性能が損なわれるという問題はない。
【００２９】
次に本発明および従来技術について寸法検査で規格外となった場合、すなわち、リソグラフィー工程をやり直す必要がある場合の実施形態を説明する。
【００３０】
まず本発明においては、上層レジストパターン４の形成段階では、まだポリシルセスキオキサン膜５を形成していないため、硫酸と過酸化水素の混合溶液で処理することにより上層レジストパターン４および下層レジスト３を容易に剥離することができた。また、係るウェット処理においてはバッジ処理（一括処理）が使え、被加工基体１ロット（２５枚）上のレジストを剥離するのに要した時間は３０分であった。
【００３１】
これに対して従来技術で形成した多層レジストパターンを剥離する場合、下層レジストと上層レジストの間に硫酸と過酸化水素混合水溶液に不溶なＳＯＧ膜が存在するため、上述したウェット処理によるレジスト剥離方法が使用できない。したがって、枚葉式のアッシング装置内で上層レジストは酸素系のガス、ＳＯＧ膜はフッ素系のガスさらに下層レジストは再び酸素系のガスを用いて、段階的に剥離を行う必要があった。この方法で被加工基体１ロット（２５枚）上のレジストを剥離するのに要した時間は１００分であった。すなわち、本発明の倍の時間を要した。
【００３２】
（第２の実施形態）
次に本発明の第２の実施形態に係る多層レジストパターンの形成方法について説明する。
【００３３】
第１の本実施形態では、図１（ｅ）のポリシルセスキオキサン膜５のエッチング工程をＣＤＥ法により行ったが、本実施形態ではＨＦ系の水溶液を用いたウエットエッチング法により行う。ウエットエッチング後のポリシルセスキオキサン膜５の残膜厚は、ＣＤＥのときとほぼ同様約６０ｎｍであった。
【００３４】
このようなウエットエッチングを用いても同様な効果（寸法誤差の低減化、リワークの簡略化）が得られることを確認した。なお、図１（ｅ）よりも前の工程および後の工程は、第１の実施形態と同様のそれらと同じである。
【００３５】
（第３の実施形態）
図２は、本発明の第３の実施形態に係る多層レジストパターンの形成方法を示す工程断面図である。
【００３６】
まず、図２（ａ）に示すように、シリコン基板１１上に膜厚１μｍのシリコン酸化膜１２が形成されてなる被加工基体を用意する。ここまでは、第１の実施形態と同じである。
【００３７】
次に図２（ｂ）に示すように、シリコン酸化膜１２上に、シクロヘキサノンに固形分１ｗt％のポリアセナフテン（Ｍｗ＝１５００）を溶解した溶液よりなる下層レジスト（ポリアセナフテン膜）１３を膜厚５００ｎｍとなるように形成する。
【００３８】
次に図２（ｃ）に示すように、下層レジスト１３上に、Ｓｈｉｐ１ｅｙ製ＤＵＶ用反射防止膜ＡＲ５（以下、単に反射防止膜という）１４を塗布法により形成する。このとき、反射防止膜１４の膜厚が７０ｎｍとなるように回転数およびべ一ク条件を決める。
【００３９】
次に図２（ｄ）に示すように、反射防止膜１４上に、化学増幅型ポジレジストＪＳＲＫｒＦＭ２０Ｇ（膜厚２００ｎｍ）を用いて０．１３μｍＬ／Ｓの上層レジストパターン１５を形成する。
【００４０】
ここで用いた反射防止膜１４には、ＤＵＶ露光光に対する反射防止効果とともに、下層レジスト１３と上層レジストパターン１５との密着性を高める効果がある。
【００４１】
次に図２（ｅ）に示すように、下層レジスト１３および上層レジストパターン１５上に、上層レジストパターン１５の凹部を埋め込む以上の膜厚を有する、表面が平坦な膜厚３００ｎｍのポリシルセスキオキサン膜１６を形成する。第１の実施形態では、スピンコート方式を用いてポリシルセスキオキサン膜５を形成したが、この第２の実施形態ではスキャンタイプの塗布方法によりポリシルセスキオキサン膜１６を形成した。かかるスキャン塗布方式により段差のあるレジストパターン上においても欠陥のない均質な塗布膜が得られた。
【００４２】
次に図２（ｆ）に示すように、第１の実施形態と同様に、ＣＤＥ装置内でＣＦ4 ／０2 の混合ガスからなるプラズマを用いて、上層レジストパターン４の表面が露出するまでポリシルセスキオキサン膜１６をエッチングし、上層レジストパターン４の凹部にのみポリシルセスキオキサン膜１６を残置させる。なお、本工程は、第２の実施形態と同様に、ウエットエッチング法を用いて行っても良い。
【００４３】
最後に、図２（ｇ）に示すように、第１の実施形態と同様に、ポリシルセスキオキサン膜１６をマスクとして、ＲＩＥ装置内にてＮ2 ／０2 の混合ガスよりなるプラズマを用いて、上層レジストパターン１５、反射防止膜１４、下層レジスト１３をドライエッチングすることで、上層レジストパターン１５と反転した下層レジストパターン１３を形成しする。この結果、下層レジストパターン１３と反射防止膜１４とポリシルセスキオキサン膜１６とからなる多層レジストパターンが形成される。
【００４４】
加工後のレジストパターンは、第１および第２の実施形態と同様に、高アスペクト比でかつ良好な形状を示し、また寸法変換差（上層レジスト寸法−エッチング後の下層レジスト寸法）もきわめて小さい値であった。また、反射防止膜１４は存在するがその除去は容易なので、リソグラフィー工程におけるリワークは、従来よりも簡便になる。
【００４５】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、被加工基体としてシリコン基板上にシリコン酸化膜（被加工膜）が形成されたものを使用したが、被加工膜はゲート電極等に使用される多結晶シリコン膜や金属膜等の他の膜であっても良い。また、被加工膜は、単層膜に限定されるものではなく、例えばゲート電極に使用されるポリシリコン膜とＷ膜の積層膜であっても良い。さらに、被加工基体は基板であっても良い。被加工基体が基板となる工程としては、例えば素子分離溝やトレンチキャパシタの形成工程があげられる。
【００４６】
また、半導体基板もバルクのシリコン基板に限定されず、例えばＳＯＩ基板でも良いし、さらにはシリコン基板以外の半導体基板でも良い。
【００４７】
さらにまた、上記実施形態では、露光光源としてＫｒＦエキシマレーザー装置を使用した場合について説明したが、本発明はＡｒＦ、ＸｅまたはＦ2 エキシマレーザー装置を使用しても良い。
【００４８】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００４９】
【発明の効果】
以上詳説したように本発明によれば、レジストパターンの寸法誤差の低減化、およびリワークプロセスの簡便化が可能となる多層レジストパターンの形成方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る多層レジストパターンの形成方法を示す工程断面図
【図２】本発明の第２の実施形態に係る多層レジストパターンの形成方法を示す工程断面図
【図３】従来の多層レジストパターンの形成方法を示す工程断面図
【符号の説明】
１…シリコン基板
２…シリコン酸化膜
３…下層レジスト（ポリアリーレン膜）
４…上層レジストパターン
５…ポリシルセスキオキサン膜
１１…シリコン基板
１２…シリコン酸化膜
１３…下層レジスト（ポリアセナフテン膜）
１４…反射防止膜
１５…上層レジストパターン
１６…ポリシルセスキオキサン膜
【図１】
0004004014.tif 000002
【図２】
0004004014.tif 000003
【図３】
0004004014.tif 000004