(57)【特許請求の範囲】
【請求項１】
入力データ信号に位相同期した再生クロックを発生するＰＬＬ回路と、
前記再生クロックの位相をずらした第１クロックを出力する第１位相シフタと、
前記再生クロックの少なくとも１周期内複数位相の第２クロックを出力する第２位相シフタと、
前記第１クロックで前記入力データ信号をリタイミングして第１再生データを外部へ出力する第１データリタイミング回路と、
前記第２クロックで前記入力データ信号をリタイミングして第２再生データを出力する第２データリタイミング回路と、
前記複数位相設定のための第２位相制御信号を前記第２位相シフタに出力し、また前記第１再生データの値と上記複数位相における第２再生データの値とが一致する頻度を測定し、測定した頻度から判定を行って前記第１クロックの位相を最適な位相にシフトするための第１位相制御信号を前記第１位相シフタに出力する判定制御回路とから構成されることを特徴とするリタイミング回路。
【請求項２】
前記判定制御回路は、前記測定の結果により、前記一致の頻度が一番高い位相を最善位相と判定し、前記第１クロックの位相が前記最善位相に近づくように前記第１位相制御信号を出力し、これらの処理を逐次に行って最終的には前記第１クロックの位相が最適位相に到達するように制御することを特徴とする請求項１に記載のリタイミング回路。
【請求項３】
前記判定制御回路は、前記一致頻度の測定結果から、一致頻度のピーク値と左右対称性およびピーク値近傍の値の平坦性を基に前記最善位相を判定し、最善位相に近づくように前記位相制御信号を出力し、これらの処理を逐次に行って最終的には最適位相に到達するように制御することを特徴とする請求項１または請求項２に記載のリタイミング回路。
【請求項４】
前記判定制御回路は、前記一致確率のピーク値が略１になる前記第２クロックの位相が前記第１クロックの位相と一致する位相と判定して、前記第１クロックの位相を該位相へずらせす制御を行うことにより最終的な最適位相を求めることを特徴とする請求項１ないし請求項３の何れかに記載のデータリタイミング回路。
【請求項５】
前記第１データリタイミン回路および前記第２データリタイミン回路は前記各再生データを得るための２値判定を行うレベルの閾値を複数備え、複数の閾値に対する前記第２再生データを求めて、前記第１再生データと該第２再生データとの一致確率を各閾値について求めることにより最適な閾値を判選択し、これに基づいて前記入力データ信号をリタイミングして外部へ出力することを特徴とする請求項１ないし請求項４の何れかに記載のリタイミング回路。
【請求項６】
前記第１データリタイミン回路および前記第２データリタイミン回路は、前記入力データ信号を最適な利得に増幅するために利得を複数種類備え、複数の利得に対する前記第２再生データを求めて、前記第１再生データと該第２再生データとの一致確率を各利得について求めることにより最適な利得を選択し、これに基づいて前記入力データ信号をリタイミングして外部へ出力することを特徴とする請求項１ないし請求項４の何れかに記載のリタイミング回路。
【請求項７】
前記判定制御回路は、前記第１シフタおよび前記第１データリタイミング回路の機能と前記第２シフタおよび前記第２データリタイミング回路の機能とを排他的に交互に切り替え、かつ前記判定制御回路の制御により前記第１再生データと前記第２再生データの何れかを前記切り替えに対応して選択して外部へ出力することを特徴とする請求項１ないし請求項６の何れかに記載のリタイミング回路。
【請求項８】
前記判定制御回路は、前記一致頻度の測定結果から、一致頻度のピーク値と左右対称性およびピーク値近傍の値の平坦性を基に前記最善位相を判定し、最善位相に近づくように前記位相制御信号を出力し、これらの処理を逐次に行って最終的には最適位相に到達するように制御することを、前記第１データリタイミング回路と前記第２データリタイミング回路それぞれに対して独立して行うことを特徴とする請求項７に記載のリタイミング回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力データ信号から抽出したクロック信号によって入力データ信号を再生するリタイミング回路に関する。
【０００２】
【従来の技術】
この種のリタイミング回路においては、入力データ信号のビットレートがあまり高くない場合、位相同期ループでの位相同期比較器における入力データ信号と電圧制御発信回路の出力との位相関係は、データリタイミング回路での識別位相関係と略同程度の関係にあり、またデータリタイミング回路でのアイパターンはリタイミングクロックのサンプリング幅に比して十分広く、電圧制御発振回路の出力をそのまま識別クロックとしても符号誤りを起こす危険は少なかった。
【０００３】
しかし、光通信網のシステムに代表される高速通信技術が急速に進展する近年、位相同期装置に用いられるタイミング抽出・データリタイミング回路（識別再生回路）には、位相同期ループの高速化、環境条件変動等に対する耐久力、同符号連続に対する安定等が求められてきている。すなわち、数百メガからギガビットの高速光通信に代表される高速通信技術のように、入力データ信号のビットレートがさらに高速化されることに伴い、データリタイミング回路でのアイパターンはリタイミングクロックのサンプリング幅に比して狭くなってきており、クロック抽出に対する高速化のみならず識別位相点の調整が必要となってきている。
【０００４】
このような問題点を解決する従来技術の一つとして、例えば、特開２０００−２１６７６３に記載されている「位相同期装置及び位相同期方法」（従来技術１）を挙げることができる。この位相同期装置は、クロックを再生するＰＬＬ回路と位相シフト制御回路と位相シフト回路とデータリタイミング回路とを有し、位相シフト制御回路では入力データ信号をクロックの立下りでラッチした信号（論理値）を平滑化して位相シフタ回路にフィードバック制御が行われ、その結果、クロックの立下りでデータラッチ点が入力データ信号の変化点になるように制御されるため、データリタイミング回路では入力データ信号の略中央でクロックが立ち上がることになり、入力データ信号の略中央をリタイミングすることを可能とする構成である。
【０００５】
また、特公平０７−９５６８５に記載されている「プログラム式高速ディジタル・フェーズ・ロック・ループ」（従来技術２）も知られている。この方法は、半導体の製造パラメータ等で、素子の遅延時間が変化しても、予め外部から設定した一定の遅延時間でリタイミングクロックを求めて、入力データ信号をリタイミングするものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来技術１では、入力データ信号の略中央（１クロック周期の中央）をリタイミングする構成であるが、入力データ信号が高速になると入力データ信号の立上りと立下りとでは時定数が異なるため、例えば、なだらかに立ち上がり、急速に立ち下がるとなる等、アイパターンの開口が一番大きくなるところは、必ずしも入力データ信号クロック周期の中央とは限らず、従って、必ずしも最適な点でリタイミングができるとは限られないという問題点がある。特に、伝送距離が伸びて入力データ信号の雑音が相対的に大きくなると、反射信号等の影響も現れるので、リタイミングの最適点に位相調整した場合に比べて伝送特性が劣ってくることが多い。
【０００７】
また、従来技術２では、最適の位相点がどこであるかをあらかじめ決めて（最適設定位相）、リタイミングクロックの位相がその所望位相になるように遅延時間を外部から設定するため、リタイミングの最適位相点が変化した場合は、例えば反射や環境変化等でアイパターンが変化した時は、その変化に追従することができず伝送特性が劣るという問題点がある。
【０００８】
本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、環境条件等で入力データ信号のアイパターンが変化したときでも、データリタイミング回路（識別再生回路）での打ち抜き位相を自動的に最適化できるリタイミング回路を提供することにある。
【０００９】
【課題を解決するための手段】
［第１のハードウェア構成］
本発明の第１のリタイミング回路は、入力データ信号（図１の１）に位相同期した再生クロック（図１の２）を発生するＰＬＬ回路（図１の１０１）と、再生クロックの位相をずらした第１クロック（図１の３）を出力する第１位相シフタ（図１の１０３）と、再生クロックの少なくとも１周期の多点の位相で順次に異なった位相の第２クロック（図１の４）を出力する第２位相シフタ（図１の１０４）と、第１クロックで入力データ信号をリタイミングして第１再生データ（図１の５）を出力する第１データリタイミング回路（図１の１０２）と、第２クロックで入力データ信号をリタイミングして第２再生データ（図１の６）を出力する第２データリタイミング回路（図１の１０５）と、上記多点の位相のための第２位相制御信号（図１の８）を第２位相シフタに出力し、また第１再生データの値と上記多点の各位相における第２再生データの値とが一致する頻度を測定し、測定した頻度から判定を行って第１クロックの位相を最適な位相にシフトするための第１位相制御信号（図１の７）を第１位相シフタに出力する判定制御回路（図１の１０６）とから構成される。
【００１０】
本発明の特徴は、第２位相シフタ１０４，第２データリタイミング回１０５路および判定制御回路１０６にある。これらは入力データ信号１をリタイミングする第１クロック３のための最適位相を検索するために設けられた回路であり、同じデータ列である入力データ信号１について、位相を遷移させてリタイミングして得た第１再生データ５と第２再生データ６との一致の様子を測定する。
【００１１】
すなわち、第１リタイミング回路１０２が出力する第１再生データ５の値と、検索用回路である第２データリタイミング回路１０５が出力する第２再生データ６の値との一致の頻度を第２クロック４の位相を遷移させて測定し、一致頻度分布の様子を基に第１クロック３の最適位相の判定を行うのである。このような処理を一定周期で繰り返す。そして、最終的に得られた最適位相の第１クロック３で入力データ信号１をリタイミングした第１再生データ５を本リタイミング回路の出力とする。
【００１２】
判定制御回路は、測定の結果により、一致の頻度が一番高い位相を最善位相と判定し、第１クロックの位相が最善位相に近づくように第１位相制御信号を出力し、これらの処理を逐次に行って最終的には第１クロックの位相が最適位相に到達するように制御する。
【００１３】
また、判定制御回路は、一致頻度の測定結果から、一致頻度のピーク値と左右対称性およびピーク値近傍の値の平坦性を基に最善位相を判定し、最善位相に近づくように位相制御信号を出力し、これらの処理を逐次に行って最終的には最適位相に到達するように制御する。
【００１４】
また、判定制御回路は、一致確率のピーク値が略１になる第２クロックの位相が第１クロックの位相と一致する位相と判定して、第１クロックの位相を該位相へずらせす制御を行うことにより最終的な最適位相を求める。
【００１５】
本発明によれば、リタイミング再生されたデータを用いて最適位相の判定制御を行うので、初めに特別に位相の調整や設定をしなくても、そのままで自動的にいつでも最適設定の位相で入力データ信号のリタイミングが行うことができる。
【００１６】
なお、本発明では、一致確率を基に最適位相点の判定を行うので、入力データに０連があった場合、一致確率は最適位相点を含めてどの位相でも略１となるので、一致確率が略１の場合は最適位相点にあると判定されて、位相は最適位相点にそのまま保持されるため、０連があっても最適位相の自動設定は問題なく行うことができる。
【００１７】
［全位相範囲からの最適位相の検索方法］
次に、最適位相の検索の動作について以下に詳細に説明する。最適位相の検索方法としては、全位相範囲の探索を行う全探索と、限られた位相範囲の探索から逐次に探索を進めていく逐次探索とが考えられる。
【００１８】
先ず、全位相範囲の探索を行う全探索の方法について説明する。
【００１９】
位相シフタの位相点の数は、一致頻度分布を基に判定する精度に関わるが、一致頻度が最善値を示すところが少なくとも３点程度あり、その中心が最適位相と判定することから、判定精度と回路規模とを考慮して決める。データ信号のアイパターンにも依存するが、通常なら、１周期を8〜10点くらいの位相でリタイミングすれば、その中の連続する３点の位相ではデータの誤りが無くデータを再生できる位相点がありそうである。アイパターンが狭い場合は１周期の位相の点数を多くする。ここでは、位相の点数を８として説明する。
【００２０】
判定処理毎のデータ一致の測定回数は多い程精度が高くなるが、測定回数が多いと一致頻度を測定するためのビット数は多くなる。位相点が10点程度ならば、頻度分布の精度は0.1〜1％程度以上あれば、位相を遷移させた時の一致の頻度分布の差異が識別可能である。ここでは、各位相で512回測定することとする。
【００２１】
測定方法として、ある位相で512回測定してから順次に位相をずらして測定する方法や、１回毎に位相をずらして、均等に各512回測定する方法等が考えられるが、測定点がランダム化できることから、１回毎に位相をずらせる場合で説明する。
【００２２】
先ず、一致頻度分布を測定する。判定制御回路１０６からの第２位相制御信号８により、第２位相シフタ１０４は、再生クロック２の１クロック毎に位相が遷移する第２クロック４を出力する。第２クロック４の位相は、再生クロック２を８等分した各位相点を取るように１クロック毎に位相をクロック周期の1/8ずつ遷移させる。図４（Ａ）にアイパターンとクロック位相の関係を示す。クロック位相は0/8〜8/8（1＋0/8）周期まで遷移し、１周期の両端を含む全範囲の９つの位相について検索が行われる。
【００２３】
判定制御回路１０６は、第１クロック３が一定の位相、例えば4/8にあるとき、第２クロック４の位相を0/8から8/8まで順次に遷移させる。判定制御回路１０６は、各位相に対応したカウンタを備え、第１クロック３が4/8の位相（「位相4/8」と記す）に固定された時の第１再生データ５が、第２クロック４の各クロック位相に対する第２再生データ６と一致した場合には、一致した位相に対応するカウンタのカウント値を１増加する。第２クロック４の0/8から8/8までの各位相について一定周期（例えば512×9のクロック）の測定を行い、データ一致の頻度を測定する。第２クロック４の各位相で512回ずつ計測が行われる。ある位相で、比較した値がすべて一致すれば、その位相での一致の頻度（カウント値）は512となる。
【００２４】
次に、測定した頻度分布を基に最適位相の判定を行う。もし、第１クロック３の位相が4/8で最適位相とすれば、後述する自己相関性により、第２クロック４の位相も4/8の前後で位相をずらせても正しい値で再生される可能性が高い。すなわち、第１再生データ５と第２再生データ６が4/8の位相で一致する頻度が最高（５１２に近い値）になり、3/8，5/8の位相でも一致する頻度、言い換えると測定回数で正規化した値の確率は非常に高いと予想される。
【００２５】
その他の位相では、4/8の位相から離れるに従い一致する頻度は少なくなり、0/8，8/8の位相が一番小さい値になると予想される。また、アイパターンが左右で略対称であれば、頻度分布も略対称の値をとることになる。図４（Ｂ）にその頻度分布の様子を示す。図４（Ｂ）では、第１クロック３の位相が4/8の場合において、第２クロック４に対する一致確率を示している。一致確率とは、一致頻度を測定回数で正規化したものであり、最高値は１ということになる。
【００２６】
第１再生データ５と第２再生データ６との一致確率が１の値に非常に近いときは、第１クロック５の位相と、第２クロック６の位相が合っており、かつ略最適位相にある可能性が高い。しかし、一致確率が１に近いだけでは、後述する理由から、必ずしも最適位相点ではない。図４（Ｃ）は、第１クロック３の位相が2/8の場合において、第２クロック４に対する一致確率を示している。図４（Ｂ）と図４（Ｃ）の比較から分かるように、一致確率（頻度分布）の値が一定の値、略１となる位相が複数ある(ピークが広い)場合で、略左右が対称形であるときは、最適位相にある可能性が高いと判定する。そして最適な位相は複数の位相の中央、この例では4/8が最適位相点であると判定する。
【００２７】
最適位相点が判定されると、判定に基き第１位相制御信号７が判定制御回路１０６から出力され、第１クロック３の位相は、検索によって最適位相と判定された第２クロック４の位相と同じ位相に合わせられる。この場合、第１クロック３の位相は最適位相4/8にするための第１位相制御信号７が出力されるが、当初、第１クロック３の位相を4/8としたので同じ位相4/8を維持することになる。
【００２８】
次に、第１クロック３の位相が3/8の場合を考えると、この場合、位相3/8は位相4/8と同等に誤りなくリタイミング再生できる略最適位相点であるので、第１再生データ５の値は第１クロック位相３が3/8でも4/8でも略同じとなり、従って第２クロック４の位相を0/8〜8/8で遷移させたときの一致の頻度分布の様子も図４（Ｂ）と略一致することになる。この頻度分布から、最適位相点は、やはり位相4/8と判定される。この場合は第１クロック３の位相は最適位相4/8にするための第１位相制御信号７が出力され、当初の位相3/8から位相4/8に切り替わる。
【００２９】
第１クロック３の位相が最適位相点からずれている場合、例えば、位相が2/8である場合には、最適位相の場合に比べて、位相2/8に対する第１再生データ５と各位相に対する第２再生データ６との一致確率は異なってくると予想される。
【００３０】
第１データリタイミング回路１０２と第２データリタイミング回路１０５は同じ特性を有していると考えられる。一般的な信号の自己相関は、位相が同じ（位相差０）ところで高く、その値は略１（狭いピーク）であり、位相のずれが大きくなるに従って、相関の大きさはラプラス分布（指数分布）に比例して小さくなっていくことが知られている。
【００３１】
しかし、再生データはリタイミングされているので、その相関は必ずしも指数分布となるとは限らないが、位相の差が大きくなれば相関の値は減少することは予想される。また、第２クロック４の位相が略最適点（誤り無く再生される位相範囲）であれば、第２再生データ６は一定となり、第１再生データ５の誤り率は固定するので、第１再生データ５と第２再生データ６の一致確率は略最適点の位相の範囲では同じになると考えられる。
【００３２】
これらのことから、第１再生データ５と第２再生データ６の相関は、データリタイミングする位相が最適位相からずれていても、第１クロック３と第２クロック４の位相が一致する位相2/8で頻度分布は一番大きな値となり、確率が１に近い値（狭いピークの形）をとると予想される。また、第２クロック４の最適位相点の近傍の位相3/8，4/8，5/8では、位相が変わってもアイパターンが大きく開いているので第２再生データ６の値は正しい再生データ値で一定となる。従って、第１再生データ５と第２再生データ６の一致する確率も最適位相の近傍の位相3/8，4/8，5/8では、頻度分布が一定値となる。
【００３３】
これ以外の位相では、第１クロック３の位相からのずれが大きくなるに従って頻度分布は小さくなる。これらのことから、第１クロック３の位相が2/8で、第２クロック４の位相を0/8〜8/8の間で変えた場合の頻度分布は図４（Ｃ）に示すように、位相2/8で一番大きく、3/8〜5/8の間で略一定の値、位相が離れるに従って頻度分布も小さくなる形となる。
【００３４】
判定制御回路１０６は、図４（Ｃ）に示す測定結果から、第１クロック３の位相は頻度確率が１になる第２クロック４の位相2/8に対応するところにあること、頻度分布の左右が対称形でなく、ピークが狭い（尖っている）ことを考慮して、頻度確率が１でもそこは最適位相でないこと、第２クロック４の最適位相点は頻度分布が一定値となる略中央の位相4/8であることを判定し、位相4/8が第１クロック３の最適位相と判定する。そして、判定結果を基に、第１位相シフタ１０３の位相が4/8になるように第１位相制御信号７を出力する。
【００３５】
１回の測定と判定が終われば、これを適当な間隔で順次繰り返す。このような方法で最適位相の制御が行われ、自動的に最適位相で入力データ信号１のリタイミングが行われる。
【００３６】
位相を順次に変える方法は、本発明では絶対的な遅延を問題としていないので、具体的にはゲート素子を重ねて遅延段数を選択することにより位相を遷移させることができる。
【００３７】
また、位相は正確に１周期を８等分する必要はなく、最適な位相を判定する位相誤差の範囲であれば、位相のシフト幅もその程度の誤差は許容できる。
【００３８】
更に、最適位相を探索する位相間隔は、アイパターンの形を確認または予想して、そのパターンがあいた所（再生データが正しく再生される範囲）で少なくとも３点程度の位相で頻度分布が測定できるようにすると、一致確率からの判定が行い易い。
【００３９】
［逐次による最適位相の検索方法］
次に、逐次に最適位相を探索する方法について説明する。
【００４０】
位相をクロック周期の全域にわって全探索すると、回路規模大きくなるので、検索範囲を制限して、例えば第２クロック４の３点で逐次検索を行うものである。第２クロック４の位相の検索範囲は、第１クロック３に設定されている位相と、その位相の前後との計３つの位相について再生データの一致頻度をカウントする。
【００４１】
第１クロック３の位相が2/8に設定されている場合には、第２クロック４の位相を1/8，2/8，3/8の３つにずらして、これら３つの位相での一致頻度を測定する。位相2/8で両者の位相が合うため、自己相関による一致確率が一番高くて、１に近い値（狭いピーク形）となる。両端の位相1/8，3/8での頻度分布を比較し、頻度分布が高い方の側に最適位相点があると判定して、最適位相に近い側の位相を次の判定の最善位相とする。いま、位相3/8が高い場合には3/8を最善位相として、第１クロック３の位相を2/8から１つ後ろにずらして3/8になるように第１位相制御信号７を出す。
【００４２】
第１クロック３の位相が決められたら、決められた最善位相に対して、逐次に検索の処理を行う。第２クロック４の位相を変えても、一致確率が略一定で、かつ略１の値をとるとき（広いピーク形）、その中央に相当する位相が最適位相と判定する。これにより、自動的に最適位相でデータのリタイミングが行われる。
【００４３】
逐次検索の場合、位相をずらしたときの傾きの様子を知ることができればよいので、検索の位相点は３点に限ることはなく、５点でも可能である。また、初めは粗く、ある程度最適位相に近づいたら、細かく探索する方法により、引込みを速くすることができる。更に、最適位相の両側の位相を微調整して動かし、一致確率が中央の最適位相点の値（略１）に比べてほんの少し下がる位相点を求めて、この両側の位相の間が略誤り無く再生できる位相点でその中央を最適位相点であると判定して、第１クロック３の最適位相を決める方法も可能である。
【００４４】
本発明では、予め第２データリタイミング回路１０５で最適になる第２クロック４の位相の検索を行っておき、次に、その最適な位相に近づけるように第１データリタイミング回路１０２に対する第１クロック３の位相を移動する構成をとっているため、第１データリタイミング回路１０２と第２データリタイミング回路１０５の両回路の特性は、同じような特性の方が最適位相に設定できる効果が高く期待できる。できるだけ同じ特性にするためには、選別して同じ特性の素子を選ぶことや、ＬＳＩのチップに２つの回路を設ける構成にすること等が考えられる。
【００４５】
［第２のハードウェア構成］
さらに改善できる構成として、第１シフタおよび第１データリタイミング回路の役割と、第２シフタおよび第２データリタイミング回路の役割を固定するのでなく、両者の機能を交代で受け持つようにする構成について説明する。
【００４６】
先ず、一定の期間は第１データリタイミング回路が“主信号”の処理をするようにして、第２クロックの位相を１周期分の位相点でずらして、一致の頻度分布を求め、略最適と見られる位相点を求める。この位相点が第２データリタイミング回路の最適位相点として第２クロックの位相がこの位相となるように判定制御回路で制御する。
【００４７】
次に、“主信号”のルートを第２データリタイミング回路に切り替える。そして、第１クロックの位相を１周期分ｎ範囲でずらして、一致の頻度分布を求め、その形から最適とみなす位相を判定する。この位相点が第１データリタイミング回路の最適位相点となる。これを交互に行い、最適点に追い込んででいく。切り替えをクロックに合わせて適当な周期で行えば、オンラインで最適位相になるように逐次処理が行えることになる。
【００４８】
この構成では、第１データリタイミング回路と第２データリタイミング回路は、各々それ自身の最適位相点を測定することができるので、両者の回路特性が少しくらい異なっても、何ら問題なく各々のデータリタイミング回路について最適位相点を動的に測定判定して選択できることになる。
【００４９】
なお、本構成の場合、第１データリタイミング回路と第２データリタイミング回路それぞれに対して、独立して逐次検索で最善位相の判定を行うことにしてもよい。この方法によってもアイパターンが滑らかな場合は、最終的に最適位相点に到達できる。
【００５０】
【発明の実施の形態】
次に、本発明の実施例について図面を参照しながら説明する。
【００５１】
［第１実施例］
図１は本発明の第１のハードウェア構成を図１にブロック図で示し、第１実施例について説明する。本リタイミング装置は、位相検出回路１０７，フィルタ１０８および電圧制御発信器（ＶＣＯ）回路１０９から成る位相同期ループ（ＰＬＬ）回路１０１と、第１データリタイミング回路１０２と、第１位相シフタ１０３と、第２位相シフタ１０４と、第２データリタイミング回路１０５と、判定制御回路１０６とから構成される。
【００５２】
本リタイミング装置は、入力データ信号１をリタイミングして第１再生データ５を出力するものである。入力データ信号１はＰＬＬ回路１０１，第１データリタイミング回路１０２および第２データリタイミング回路１０５へ供給される。
【００５３】
ＰＬＬ回路１０１は入力データ信号１からデータの変化点を求めて、変化点に同期した周波数のクロックを再生し再生クロック２として出力する。位相同期検出１０７回路は、フィードバックされた再生クロック２とデータ変化点の位相とを比較して比較誤差をフィルタ回路１０８に出力する。フィルタ回路１０８は比較誤差信号を平滑化して制御電圧として出力し、再生クロック２とデータの変化点の位相誤差が０となるようにＶＣＯ回路１０９を制御し、ＶＣＯ回路１０９はデータの変化点に位相同期した周波数の再生クロック２を出力する。
【００５４】
第１位相シフタ１０３は、判定制御回路１０６からの第１位相制御信号７により指定された位相だけ、再生クロック２からずれた第１クロック３を出力して第１データリタイミング回路１０２へ供給する。第１データリタイミング回路１０２は、入力データ信号１を第１クロックでリタイミングして第１再生データ５を出力する。
【００５５】
また、第２位相シフタ１０４は、判定制御回路１０６からの第２位相制御信号８により指定された位相だけ、再生クロック２からずれた第２クロック４を出力して第２データリタイミング回路１０５へ供給する。第２データリタイミング回路１０５は、入力データ信号１を第２クロックでリタイミングして第２再生データ６を出力する。
【００５６】
第２シフタ１０４から出力される第２クロック４の位相は、第２位相制御信号８に従って順次にシフトされ、再生クロック２の１周期について分割された各位相が選択される。第２クロック４は、再生クロック２の１クロック毎に位相が例えば1/8ずつ、0/8〜8/8の間を遷移する。第２データタイミング回路１０５は、第２クロック４で入力データ信号１をリタイミングして第２再生データ６を出力し、判定制御回路１０６へ供給する。
【００５７】
判定制御回路１０６の構成例を図２に示す。図２を参照すると、判定制御回路１０６は、測定タイミング制御回路２０１，データ一致比較回路２０２，カウント回路２０３，判定回路４０４および位相制御回路４０５から構成される。
【００５８】
測定タイミング制御回路２０１は、入力された再生クロック２を基に各種のタイミング信号および制御信号を発生し、データ一致比較回路２０２，カウント回路２０３，判定回路２０４および位相制御回路２０５へ送り、カウントのクリア，一致頻度分布の測定，判定等一連の動作の制御を行う。
【００５９】
データ一致比較回路２０２は、第１再生データ５と第２再生データ６を比較する。比較の結果により、一致すれば１、不一致なら０を出力する。カウント回路２０３は、クロックの位相毎に比較の結果をカウントする機能を備え、一致した時（１の時）、その第２クロック４の位相に対応するカウント値を１増加する。
【００６０】
上述の測定が予め指定されている回数だけクロックの各位相で行われると判定動作に入る。判定回路２０４は、クロックの各位相のカウント値から求まる頻度分布を基に、頻度分布のピーク値，ピーク値の平坦性，左右対称性，平坦部の有無とその連続性を調べ、最善と思われる最適位相を判定する。
【００６１】
位相制御回路２０５は、測定の動作時に、第２クロック４の位相を逐次にシフトするための第２位相制御信号８を第２位相シフト１０４に出力する。また、第１クロック３を判定毎に求められた最適位相に設定するための第１位相制御信号７を第１位相シフタ１０３に出力する。
【００６２】
図３は、判定制御回路１０６における位相最適化の判定処理動作の一連の流れを示す。
【００６３】
当初の電源立上げ時には、第１クロック３の位相は、以前の最適化処理で得られた位相、例えば位相4/8に設定されている（図３のステップＳ１）。その後は図３に示すような位相最適化の判定処理動作を繰り返す（ステップＳ２）。
【００６４】
先ず、カウント回路２０３のクリアが行われ（ステップＳ３）、頻度分布の測定が行われる（ステップＳ５）。この場合、第２クロック４の位相を0/8から8/8まで1/8単位で順次に変化させる。第１クロック３の4/8の位相に対する第１再生データ５が、第２クロック４の各クロック位相に対する第２再生データ６とが一致したか否かをデータ一致比較回路２０２で比較し、一致した場合にはカウント回路２０３のカウント値が１増加される。位相0/8から8/8までの各位相について、各位相であらかじめ指定された測定回数、例えば５１２回ずつ計測が行われる（ステップＳ４）。
【００６５】
測定が終わると、次に判定処理を行う（ステップＳ６）。判定処理では、頻度分布のピーク値，ピーク値の平坦性，左右対称性，平坦部の有無から最善と思われる位相を判定する。
【００６６】
もし、第１クロック３の位相が略最適なリタイミングの位相であれば、その前後で第２クロック４の位相をずらしても正しい値で再生される可能性が高い。すなわち、第１クロックの位相4/8の第１再生データ５の値と、第２クロック４の位相3/8，4/8，5/8の第２再生データ６の値とが一致する確率は非常に高い。従って、第２再生データ６の一致をカウントした値で、連続する３つの位相3/8，4/8および5/8に対するカウント値は、図４（Ｂ）に示したように、各々512（一致する確率の値が略１の値）になる可能性が高いと判断する。逆に、データの一致確率が略１であれば、その位相近傍がリタイミングの最適位相点であると判定する。
【００６７】
最適点の位相を判定したら、第１位相シフタ１０３にその位相4/8を設定するための第１位相制御信号７を送る（ステップＳ７）。もっとも、この例では第１位相シフタ１０３は当初から位相4/8に設定されているので、これを維持することになる。
【００６８】
いま、第１クロック３の位相が最適位相点（4/8）からずれている場合、例えば位相2/8であるとする。この場合、第１再生データ５の値と第２クロック４の各位相に対する第２再生データ６の値との一致する割合を測定すると、頻度分布値は、図４（Ｃ）に示したように、位相の一致する2/8の位相で最高で略１の値であり、その前後の位相では、急に小さくなり、また左右が対称の形となっておらず、頻度分布値がある幅で一定値をとる所は別の所にあることが分かる。この場合は、頻度分布が一定値をとる位相の中央の位相4/8を最適位相として判定する。
【００６９】
判定をより正確にするためには、一致する確率の精度を高くする必要があり、例えば、測定周期を4096クロックより十分大きくする。また、測定位相も８位相ではなく、より多数の点にするとより位相調整の精度を良くすることができる。
【００７０】
［第２実施例］
次に、判定制御回路１０６が逐次処理方法を採用した本発明の第２実施例について説明する。上述のように全検索で測定点を多くすると回路規模が増大する。逐次処理方法はこれを避けるものである。
【００７１】
判定制御回路１０６は次の制御をする機能を備える。第１位相シフタ１０３が出力している第１クロック３の位相に対して、第２位相シフタ１０４は同じ位相とその前後の計３つの位相を出力するように第２位相制御信号８を出す。そして、この３つの位相で頻度分布を測定し、その結果で最適位相の判定を行う。位相の中央では第１再生データ５と第２再生データ６のと位相が一致しているため、データ一致確率は略１になるので、その両側の一致確率を見る。
【００７２】
両側の位相の一致確率を比べて、右側（位相が遅れる側）の方が高い場合は、最適位相は遅れた方向にあると判定して、第１位相シフタ１０３が出力する第１クロック３の位相を一段遅らせるための第１位相制御信号７を出力する。このような位相最適化の測定判定を繰り返して行う。判定で、順次位相が遅れる方向がデータの一致確率が高くなる間は、順次に第１クロック３の位相をずらしていく。両側の位相の一致確率が略同じ値で略１に近い値になった時、その中央の位相が最適な位相と判定し、０の位相シフトを行うための第１位相制御信号７を出力する。位相のシフト量が粗いと、両側の一致確率が略同じにならない場合があるが、これを改善する方法としては、シフト位相の大きさを細かくする等が考えられる。
【００７３】
一方、左側（位相が進む側）の方が高くなった場合は、最適位相は進む方向にあると判定して、第１位相シフタ１０３の位相が１段早い位相のクロックを出力するように第１位相制御信号７を出力する。同様にして、両側の位相の一致確率が略等しい値になった時は、その中央の位相が最適な位相と判定し、０の位相シフトを行うための第１位相制御信号７を出力する。
【００７４】
この構成では、一致の確率をカウントするカウンタは３つの位相分だけあればよいため、回路規模を小さくすることができる。
【００７５】
［第３実施例］
更に、判定制御回路１０６が別な処理方法を採用した本発明の第３実施例について説明する。この方法は、判定を適応的に行うことにより、逐次処理における最適位相への引込み時間を短縮することができるものである。
【００７６】
引込みを早く、かつ安定度を高くするには、引込みの過渡状態では測定周期をある程度短くし、引込みがされた状態になったら測定周期が長くなるように適応制御を行う。すなわち、両側の位相のデータ一致確率が１の値に比べて小さい場合は最適位相と離れており、最適位相に引込みを行う過渡状態であるとみなす。一方、両側の一致確率の値が略１に近い値の場合は、最適位相に略近い状態で引込み安定状態とみなす。このように状態によって、測定回数や位相のシフト量を変える。すなわち、過渡状態では測定回数は小さく、シフト量は大きくする。一方、安定状態だは、その逆に測定回数を大きく、シフト量は小さくするのである。
【００７７】
［第４実施例］
次に、本発明の第２のハードウェア構成を図５にブロック図で示し、第４の実施例について説明する。
【００７８】
このリタイミング装置は、第１データリタイミング回路１０２でリタイミングされた第１再生データ５のみがリタイミング装置の出力データとされるのではなく、第２データリタイミング回路１０５でリタイミングされた第２再生データ６もスイッチ回路１１１で切り替えられ、リタイミング装置の出力データとされる。すなわち、本実施例では、第１データリタイミング回路１０２および第２データリタイミング回路１０５は、それぞれ位相最適点の検出と、検出された最適位相での入力データ信号１のリタイミング処理との役割を交互に担う。一方が最適点の検出処理を行っている時は、他方は入力データ信号１をリタイミングして再生データを出力する処理を行うのである。
【００７９】
本リタイミング装置は、位相検出回路１０７，フィルタ１０８および電圧制御発信器（ＶＣＯ）回路１０９から成る位相同期ループ（ＰＬＬ）回路１０１と、第１データリタイミング回路１０２と、第１位相シフタ１０３と、第２位相シフタ１０４と、第２データリタイミング回路１０５と、判定制御回路１１０と、スイッチ回路１１１とから構成される。図１における参照番号と参照番号が付された各ブロックは、同じ機能を有し同様の動作をする。
【００８０】
ただし、判定制御回路１１０は、判定制御回路１０６の機能の他に、第１データリタイミング回路１０２および第２データリタイミング回路１０５の何れがリタイミング処理を行い、他方が最適位相点検出の処理を行うかの制御および判定、並びに何れの再生データを出力するかの制御の処理をも行う機能を有する。また、スイッチ回路１１１は、判定制御回路１１０による制御の下、第１再生データ５と第２再生データ６を切り替えて、何れかを外部へ出力する。
【００８１】
先ず、第１データリタイミング回路１０２がデータリタイミング処理を行う場合、第１データリタイミング回路１０２は第１位相シフタ１０３から供給される一定位相の第１クロック３で入力データ信号１のリタイミングを行い、得られた第１再生データ５をスイッチ回路１１１に供給する。スイッチ回路１１１は、判定制御回路１１０からの選択信号９により第１再生データ５を選択して外部へ出力する。
【００８２】
このとき、第２データリタイミング回路１０５では、最適位相点の検出処理が行われる。判定制御回路１１０からの第２位相制御信号８で第２位相シフタ１０４から出力される第２クロック４の位相が順次にシフトされる。第２データリタイミング回路１０５は、順次に位相が遷移する第２クロック４で入力データ信号１のリタイミングを行って第２再生データ６を出力し判定制御回路１１０に供給する。判定制御回路１１０は、各位相における第２再生データ６の値と第１再生データ５の値との一致の回数を予め定めた期間だけカウントする。
【００８３】
カウントが終わると、カウント値が最大の位相を求め、このカウント最大となるクロック位相が、第２データリタイミング回路１０５に対する第２クロック４の最適位相と判定し、第２シフタ１０４へその位相を設定するための第２位相制御信号８を出力する。
【００８４】
第１データリタイミング回路１０５に対する第２クロック４が最適位相に設定されたので、今度は第２データリタイミング回路１０５がデータリタイミング処理を行い、第１データリタイミング回路１０２が最適位相点の検出処理を行うこととなる。
【００８５】
第２データリタイミング回路１０５は、先に求めた最適位相の第２クロックで入力データ信号１のリタイミングを行い、得られた第２再生データ６をスイッチ回路１１１に供給し、スイッチ回路１１１は判定制御回路１１０からの選択信号９により第２再生データ６選択して外部へ出力する。
【００８６】
このとき、第１データリタイミング回路１０２では、最適位相点の検出処理が行われる。判定制御回路１１０からの第１位相制御信号７で第１位相シフタ１０２から出力される第１クロック３の位相が順次にシフトされる。第１データリタイミング回路１０２は、順次に位相が遷移する第１クロック３で入力データ信号１のリタイミングを行って第１再生データ５を出力し判定制御回路１１０に供給する。判定制御回路１１０は、各位相における第１再生データ５の値と第２再生データ６の値との一致の回数を予め定めた期間だけカウントする。
【００８７】
カウントが終わると、カウント値が最大の位相を求め、このカウント最大となるクロック位相が、第１データリタイミング回路１０２に対する第１クロック３の最適位相と判定し、第１シフタ１０２へその位相を設定するための第１位相制御信号７を出力する。
【００８８】
以下、順次に上述の処理が繰り返されて、いつでも最適位相点でリタイミングが行われるように位相の調整が自動的に行われる。
【００８９】
この構成では、第１データリタイミング回路１０２と第２データリタイミング回路１０５は、各々それ自身の最適位相点を測定することができるので、両者の回路特性が少しくらい異なっても、何ら問題なく各々のデータリタイミング回路１０２，１０５について最適位相点を動的に測定判定して選択できることになる。
【００９０】
［その他の実施例］
以上の各実施例では、クロックの位相に着目したが、クロックの位相だけでなく、データリタイミング回路のスライスレベルの閾値や入力データ信号の利得等も、判定制御回路からの制御信号によって、閾値や利得を変えてリタイミングし、第１再生データ５と第２再生データ６の一致確率を測定し、各々一致確率が最高となる場合の値を最適閾値や最適利得として自動判定して、リタイミングの最適化を行うようにした実施例も考えられる。
【００９１】
また、位相をずらして測定する点の数は多くすればより細かい位相制御が可能となりよりよい最適点を選ぶことが可能となる。しかし、あまり細かくしても位相をずらして一致する確率に差が生じなければ意味が無く、有意な差が分かる程度の粗くで十分であり、許容できる範囲まで粗くできる。
【００９２】
逐次検索の場合、３つの位相点の間隔と、１回の判定結果でろ最善位相の方向にずらすシフト位相の大きさは、クロック周期とアイパターンの形等から適宜決めることができる。位相点の間隔に比べて、シフト位相の大きさは、小さくした方が、滑らかな逐次比較が行える。
【００９３】
また、逐次検索の方法において、アイパターンが滑らかでなく、逐次検査の動作が特異点にトラップされて、中央の位相の一致確率が略１にならない時は、中央の位相と180度異なる位相を初期位相に設定して、再び逐次の探索を行うようにすれば、最適位相点に到達する確度を高くできる。
【００９４】
【発明の効果】
以上に説明したように、本発明によれば、環境条件等の変化で入力データ信号のアイパターンが変化したときでも、データリタイミング回路での打ち抜き位相を自動的に最適化できる。
【００９５】
また、本発明は、実際のリタイミング出力結果をフィードバック制御して最適位相点を決めるため、左右対称でないアイパターン等でも最適位相点でリタイミングが行われるように位相の調整が自動的に行われ、特に初期位相点を最適位相に調整しておく必要もない。
【００９６】
更に、２つのリタイミング回路を設けているため、測定用の信号を通さなくても、入力データ信号から自動的に最適な位相点に調整することができる。
【図面の簡単な説明】
【図１】本発明のリタイミング回路の第１ハードウェア構成を示すブロック図
【図２】本発明のリタイミング回路における判定制御回路の構成例を示すブロック図
【図３】本発明の最適位相の判定方法を説明するための図
【図４】クロック位相とアイパターンの関係（Ａ）および第２クロックの位相に対する一致確率の関係（Ｂ，Ｃ）を示す図
【図５】本発明のリタイミング回路の第２ハードウェア構成を示すブロック図
【符号の説明】
１０１      ＰＬＬ回路
１０２      第１データリタイミング回路
１０３      第１位相シフタ
１０４      第２位相シフタ
１０５      第２データリタイミング回路
１０６      判定制御回路
１０７      位相検出回路
１０８      フィルタ
１０９      ＶＣＯ回路
１１０      判定制御回路
１１１      スイッチ回路
２０１      測定タイミング制御回路
２０２      データ一致比較回路
２０３      カウント回路
２０４      判定回路
２０５      位相制御回路
【図１】
0003921411.tif 000002
【図２】
0003921411.tif 000003
【図３】
0003921411.tif 000004
【図４】
0003921411.tif 000005
【図５】
0003921411.tif 000006