(57)【特許請求の範囲】
【請求項１】
入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、
上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する算出手段と、
上記算出手段により得られた商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する検出手段と、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力し、上記対応関係がない画素については、上記入力画像Ｐ（ｘ，ｙ）の第１の矩形ブロック単位の画素値の総和に基づいて、上記出力画像Ｑ（ｕ，ｖ）の画素値を求め出力する制御手段と、
を具備することを特徴とする画像処理装置。
【請求項２】
入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、
上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する算出手段と、
上記算出手段により得られた商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する検出手段と、
上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する制御手段と、
を具備することを特徴とする画像処理装置。
【請求項３】
入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、
上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する算出手段と、
上記算出手段により得られた商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する検出手段と、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力し、上記対応関係がない画素については、上記出力画像Ｑ（ｕ，ｖ）の画素値として、画素値０，１をそれぞれ１／２の確率で配分する乱数を用いて割り当て出力する制御手段と、
を具備することを特徴とする画像処理装置。
【請求項４】
入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、
上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する算出手段と、
上記算出手段により得られた商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する検出手段と、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力し、上記対応関係がない画素については、上記出力画像Ｑ（ｕ，ｖ）の画素値として、画素値０，１を交互に割り当て出力する制御手段と、
を具備することを特徴とする画像処理装置。
【請求項５】
入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、
上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する第１のステップと、
上記商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する第２のステップと、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する第３のステップと、
上記対応関係がない画素については、上記入力画像Ｐ（ｘ，ｙ）の第１の矩形ブロック単位の画素値の総和に基づいて、上記出力画像Ｑ（ｕ，ｖ）の画素値を求め出力する第４のステップと、
を具備することを特徴とする画像処理方法。
【請求項６】
入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、
上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する第１のステップと、
上記商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する第２のステップと、
上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する第３のステップと、
を具備することを特徴とする画像処理方法。
【請求項７】
入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、
上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する第１のステップと、
上記商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する第２のステップと、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する第３のステップと、
上記対応関係がない画素については、上記出力画像Ｑ（ｕ，ｖ）の画素値として、画素値０，１をそれぞれ１／２の確率で配分する乱数用いて割り当て出力する第４のステップと、
を具備することを特徴とする画像処理方法。
【請求項８】
入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、
上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する第１のステップと、
上記商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する第２のステップと、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する第３のステップと、
上記対応関係がない画素については、上記出力画像Ｑ（ｕ，ｖ）の画素値として、画素値０，１を交互に割り当て出力する第４のステップと、
を具備することを特徴とする画像処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば信号処理により画像の変倍又は解像度の変換を行う為の画像処理装置及び画像処理方法に関するものである。
【０００２】
【従来の技術】
今日、デジタル信号処理技術や画像記録技術等の発達に伴って、デジタルＰＰＣやデジタルビデオカメラ等といった、画像をデジタル信号として取り扱う機器が汎用されている。一般に、デジタル画像は、濃度の量子化形態により多値画像と２値画像に大別される。前者は、主に１画素を２５６値で表現するものであり、該２５６値の場合には画素あたり８ｂｉｔを要する。後者は、１画素を２値で表現するものであり、画素あたり１ｂｉｔで足りる。
【０００３】
一般に、ビデオカメラ等にて階調性の重要な自然画を主体に扱う場合には、主に多値画像が用いられるが、上記デジタルＰＰＣやファクシミリ等といった文書画像を主体に扱う装置では、２値画像が用いられる場合も多い。これは、文書画像が一般に４００ｄｐｉ以上の高い解像度を要する反面、それ程高い階調数は必要ないので、信号量の小さい２値画像が有利であるからである。
【０００４】
かかる条件の下で、階調画像を２値画像で表現する場合には、一般的には「組織ディザ法」や「誤差拡散法」等といった疑似階調法が用いられている。
【０００５】
前者は、多値の画像を所定の周期を単位とする所定の閾値で２値化するものであり、中心画素に近いほど閾値を大きく設定する集中型の閾値とすることで、印刷技術における網点に近い構造が形成される。しかしながら、該方法では、ディザ周期の網点が構成される為、解像度が低下するといった欠点がある。
【０００６】
これに対して、後者は、２値化した誤差を順次隣接画素に分配する方式であり、局所的な濃度が保存される反面、特有の不規則なテキスチャが生ずるといった欠点がある。最近では、記録系の記録密度の向上に伴って、テキスチャが見えにくくなることから、後者の「誤差拡散法」が汎用されている。
【０００７】
ところで、デジタル画像を扱う機器では、画像を変倍する際にデジタル処理を要する。また、密度の異なる記録装置等で画像を記録する場合には、画像の密度を変換する必要がある。この密度変換は、変倍処理と等価であり、画像の変倍変換は、デジタル画像を扱う上で利用頻度の高い重要な処理である。
【０００８】
ここで、上記デジタル画像の変倍方式としては、ＳＰＣ法（最近傍法）、線形補間法、投影法、多値推定法を用いた方式等が一般に知られている。
【０００９】
上記ＳＰＣ法は、変倍後の座標軸上で原画像の最も近傍の画素の画素値を変倍画像の画素の画素値とする方法である。この方法では、参照範囲、計算量が共に小さい為、小さな回路規模で実現できる。一方、変倍率が整数以外の場合に局所的な濃度が保存されず、モアレやノイズが発生するといった問題がある。
【００１０】
さらに、上記線形補間法は、変倍後の座標軸上で原画像での近傍の複数の画素の画素値から線形補間演算を行って変倍画像の画素の画素値とする方法である。この方法は、前述したＳＰＣ法に比して、線形補間の為の積和演算が増加するものの、比較的小さな計算量となる。更には、変倍率が整数以外の場合でも濃度の空間的な傾きが小さければ局所的な平均濃度が保存され易く、前述したようなモアレやノイズは発生しにくいといった利点がある。
【００１１】
また、上記投影法は、変倍後の座標軸上で１画素を囲む短形内の原画像での画素の画素値から面積率に応じた線形補間演算を行い、変倍画像の画素の画素値とする方法である。この方法は、特に縮小の場合には積和演算が増えてしまう。しかし、任意の変倍率に対して原理的に平均濃度が保存されるので、前述したようなモアレやノイズは極めて発生しにくい。
【００１２】
上記線形補間法や投影法は、原理的に出力値が多値になるので、２値画像の変倍には無効であるか、又は効果が極めて小さくなる。
【００１３】
上記濃度推定法は、２値画像の変倍に適用する方法である。即ち、この方法では、先ず注目画素周辺の参照領域内の画素の濃度の平均値を計算し、次いで、これを線形補間法や投影法等の多値画像の拡大縮小方式を用いて拡大／縮小した後に、再度、誤差拡散法やディザ法で２値化するものである。
【００１４】
この濃度推定方法では、参照領域を大きくとると、原画像の解像度が失われるといった問題がある。さらに、ライン走査信号に対して処理を行う場合に参照領域分のメモリが必要となるので、回路規模が大きくなるといった問題がある。また、参照領域を狭くとると原画像の２値パターンが十分平滑化されないので、ディザ法で再度２値化する場合にモアレが生じ易くなる。さらに、誤差拡散法を用いれば当該問題は無くなるものの、誤差拡散処理の処理量が大きく、回路規模が大きくなるといった問題がある。
【００１５】
【発明が解決しようとする課題】
このように、従来のデジタル画像の拡大縮小方式のうち、上記ＳＰＣ法では拡大倍率が整数でない場合に局所濃度が保たれない為に、ディザ画像や誤差拡散画像にモアレやノイズが生じるという問題があった。
【００１６】
また、上記濃度推定法で再２値化にディザ法を用いる場合、参照領域が狭い場合にはモアレの発生が生じ、また参照領域を広くすると回路規模が大きくなるといった問題があった。また、上記濃度推定法で再２値化に誤差拡散法を用いれば、参照領域が狭くてもモアレノイズは発生しないが、誤差記憶の為のバッファメモリや誤差拡散の為の乗算機や加算機が必要となり、回路規模が膨大になるといった問題が生じていた。
【００１７】
以上まとめると、前述したような従来方式では、回路規模を小さく且つモアレやノイズを抑えた拡大処理を実現することが困難であった。特に、２値画像の拡大を行う場合は、線形補間法や投影法は適用できず、ノイズを抑えるには回路規模の極めて大きい濃度推定法を用いる必要があった。
【００１８】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、簡易な構成で、モアレやノイズ等の発生しない、デジタル画像の拡大処理を高精度で実現することにある。
【００２１】
【課題を解決するための手段】
上記目的を達成するために本発明の第１の態様によれば、入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する算出手段と、上記算出手段により得られた商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する検出手段と、上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力し、上記対応関係がない画素については、上記入力画像Ｐ（ｘ，ｙ）の第１の矩形ブロック単位の画素値の総和に基づいて、上記出力画像Ｑ（ｕ，ｖ）の画素値を求め出力する制御手段と、を具備することを特徴とする画像処理装置が提供される。
【００２２】
本発明の第２の態様によれば、入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する算出手段と、上記算出手段により得られた商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する検出手段と、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する制御手段と、を具備することを特徴とする画像処理装置が提供される。
【００２３】
本発明の第３の態様によれば、入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する算出手段と、上記算出手段により得られた商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する検出手段と、上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力し、上記対応関係がない画素については、上記出力画像Ｑ（ｕ，ｖ）の画素値として、画素値０，１をそれぞれ１／２の確率で配分する乱数を用いて割り当て出力する制御手段と、を具備することを特徴とする画像処理装置が提供される。
【００２４】
本発明の第４の態様によれば、入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する算出手段と、上記算出手段により得られた商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する検出手段と、上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力し、上記対応関係がない画素については、上記出力画像Ｑ（ｕ，ｖ）の画素値として、画素値０，１を交互に割り当て出力する制御手段と、を具備することを特徴とする画像処理装置が提供される。
【００２７】
本発明の第５の態様によれば、入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する第１のステップと、上記商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する第２のステップと、上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する第３のステップと、上記対応関係がない画素については、上記入力画像Ｐ（ｘ，ｙ）の第１の矩形ブロック単位の画素値の総和に基づいて、上記出力画像Ｑ（ｕ，ｖ）の画素値を求め出力する第４のステップと、を具備することを特徴とする画像処理方法が提供される。
【００２８】
本発明の第６の態様によれば、入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する第１のステップと、上記商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する第２のステップと、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する第３のステップと、を具備することを特徴とする画像処理方法が提供される。
【００２９】
本発明の第７の態様によれば、入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する第１のステップと、上記商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する第２のステップと、上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する第３のステップと、上記対応関係がない画素については、上記出力画像Ｑ（ｕ，ｖ）の画素値として、画素値０，１をそれぞれ１／２の確率で配分する乱数用いて割り当て出力する第４のステップと、を具備することを特徴とする画像処理方法が提供される。
【００３０】
本発明の第８の態様によれば、入力画像Ｐ（ｘ，ｙ）をＭ１×Ｍ２（Ｍ１×Ｍ２≧２；Ｍ１，Ｍ２は整数）画素の第１の短形ブロックに分割し、出力画像Ｑ（ｕ，ｖ）をＮ１×Ｎ２（Ｎ１×Ｎ２≧２；Ｎ１，Ｎ２は整数）画素の第２の短形ブロックに分割し、当該第１及び第２のブロックの対応関係を示す所定の対応表に基づいて、上記第１の矩形ブロック内の所定画素の画素値を上記第２の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、上記出力画像Ｑ（ｕ，ｖ）の各座標値（ｕ，ｖ）を上記Ｎ１，Ｎ２で除算した商ｕｂ，ｖｂと、その余りｕａ，ｖａをそれぞれ算出する第１のステップと、上記商ｕａ，ｖａの値に基づいて、上記所定の対応表を参照して、上記第１の矩形ブロック内の画素と上記第２の矩形ブロック内の画素との対応関係を検出する第２のステップと、上記対応関係がある画素については、上記対応表より対応する画素の相対座標（ｘａ，ｙａ）を求め、当該相対座標（ｘａ，ｙａ）に基づいて、上記入力画像上の座標（ｘ，ｙ）を（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の演算により算出し、当該座標の入力画像Ｐ（ｕｂ×Ｍ１＋ｘａ，ｖｂ×Ｍ２＋ｙａ）の画素値を、出力画像Ｑ（ｕ，ｖ）の画素値として出力する第３のステップと、上記対応関係がない画素については、上記出力画像Ｑ（ｕ，ｖ）の画素値として、画素値０，１を交互に割り当て出力する第４のステップと、を具備することを特徴とする画像処理方法が提供される。
【００３１】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を説明する。
【００３２】
図１は本発明の第１の実施の形態に係る画像処理装置の構成を示すブロック図である。この図１に示されるように、本画像処理装置は、所定の画像データの入力を受ける画像入力部１と、当該画像データを記憶する入力画像メモリ２と、出力すべき画像データを記憶する出力画像メモリ３と、上記入力された画像データに対して所定の処理を施す処理部４と、所定のプログラムを予め記憶したプログラムメモリ５と、上記プログラムに基づいて所定の処理の施された画像データを出力する画像出力部６とがデータバス７を介して相互に接続されている。
【００３３】
このような構成において、不図示の外部装置からの２値の画像データが上記画像入力部１を介して本装置に入力されると、当該画像データは入力画像メモリ２に一旦記憶される。上記外部装置としては、イメージスキャナ等の画像入力装置や他の画像処理装置、画像伝送路を想定しているが、これらに限定されないことは勿論である。上記入力画像メモリ２内には、上記画像データが、Ｘ，Ｙ座標をアドレス、画素値をデータとするビットマップ形式で格納される。
【００３４】
上記処理部４は、中央演算処理装置（以下、ＣＰＵと略記する）により構成されており、プログラムメモリ５に格納されている処理プログラムに従って、入力画像メモリ２から読込んだ画像に拡大処理を施し、出力画像メモリ３に順次格納する。上記出力画像メモリ３には、上記入力画像メモリ２と同様に、上記拡大処理が施された画像データがビットマップ形式で画像情報が格納される。
【００３５】
ここで、入力画像のＸ方向及びＹ方向の大きさをｘmax ，ｙmax と定義し、入力画像の座標（ｘ，ｙ）の値をＰ（ｘ，ｙ）と定義する。同様に、出力画像のＸ方向及びＹ方向の大きさをｕmax ，ｖmax と定義し、出力画像の座標（ｕ，ｖ）の値をＱ（ｕ，ｖ）と定義する。但し、ｕmax ＝ｘmax ×１．５、ｖmax ＝ｙmax ×１．５であるものとする。また、上記変数ｘ，ｙ，ｕ，ｖは全て整数であり、その範囲は、それぞれ０≦ｘ＜ｘmax ，０≦ｙ＜ｙmax ，０≦ｕ＜ｕmax ，０≦ｖ＜ｖmax となる。尚、この第１の実施の形態に係る画像処理装置で取り扱う画像は、２値画像であるものとし、上記Ｐ（ｘ，ｙ），Ｑ（ｕ，ｖ）の値の定義域は、共に｛０，１｝であるものとする。
【００３６】
以下、図２のフローチャートを参照して、処理プログラムの詳細を説明する。本処理プログラムでは、入力画像Ｐ（ｘ，ｙ）のデータを元に、拡大画像である出力画像Ｑ（ｕ，ｖ）のデータを所定の計算により算出する。
【００３７】
即ち、先ず変数ｕ，ｖ，ｒを０に初期化する（ステップＳ１）。ここで、上記変数ｕ，ｖは整数で定められるもので、出力画像上の座標を示す。また、ｒは対応する画素の無い画素の画素値を定める変数である。
【００３８】
続いて、上記変数ｕ，ｖをそれぞれ３で割った商ｕｂ，ｖｂ、及びその余りｕａ，ｖａを算出する（ステップＳ２）。そして、ｕａ，ｖａの値から、詳細は対応表を参照して、対応する画素の有無を調べる（ステップＳ３）。
【００３９】
上記対応表は図３に示される通りであり、ｕａ，ｖａの値に対応する画素の有無と、対応する場合には該画素の座標（ｘａ，ｙａ）が示される。
【００４０】
ここで、対応する画素がある場合は、対応表で示される対応画素の相対座標（ｘａ，ｙａ）から入力画像上の座標（ｘ，ｙ）を、
（ｘ，ｙ）＝（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）
により算出し、その座標の入力画像の画素値であるＰ（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）を、出力画像Ｑ（ｕ，ｖ）の画素値とする（ステップＳ４）。
【００４１】
一方、上記ステップＳ３にて、対応する画素がない場合は、４つの画素、
即ち、
Ｐ（ｕｂ×２，ｖｂ×２）
Ｐ（ｕｂ×２＋１，ｖｂ×２）
Ｐ（ｕｂ×２，ｖｂ×２＋１）
Ｐ（ｕｂ×２＋１，ｖｂ×２＋１）
の画素値を加算し、この値が２以上ならば出力画像の画素値Ｑ（ｕ，ｖ）＝１とし、２未満ならばＱ（ｕ，ｖ）＝０とする（ステップＳ５）。
【００４２】
こうして、ｕの値に１を加算した後（ステップＳ６）、ｕの値を出力画像の横サイズｕmax と比較する。ｕ＜ｕmax ならば、上記ステップ２に戻り上記動作を繰り返し、ｕ≧ｕmax ならばステップＳ８に進む（ステップＳ７）。
【００４３】
続いて、ｖの値に１を加算した後、ｕの値を０に初期化し（ステップＳ８）、ｖの値を出力画像の縦サイズｖmax と比較する（ステップＳ９）。ここで、ｖ＜ｖmax ならば、上記ステップ２に戻って上記動作を繰り返し、ｖ≧ｖmax ならば、全ての処理を終了する（ステップＳ１０）。
【００４４】
以上の処理により、出力画像Ｑ（ｕ，ｖ）の全ての画素の値が計算され、拡大画像Ｑ（ｕ，ｖ）が算出される。
【００４５】
次に上記図２のアルゴリズムの物理的な意味を説明する。
【００４６】
前述したアルゴリズムに基づく処理では、入力画像を２×２画素のブロック単位に、出力画像を３×３画素のブロック単位に分割し、そのブロック対応表に応じて対応する画素での画素値を移動して処理を行っている。
【００４７】
ここで、図４は入力画像と出力画像のブロック分割の様子を示す図であり、図４（ａ）は入力画像を、図４（ｂ）は出力画像をそれぞれ示している。
【００４８】
これらの図の左上隅の画素が座標の原点で、右方向がｘ軸の正方向、下方向がｙ軸の正方向に対応する。また、図中の太線はブロックの境界を示す。
【００４９】
いま、原点からｘ軸方向にｍ番目、ｙ軸方向にｎ番目のブロックを（ｍ，ｎ）と定義する。第１の実施の形態に係るの処理では、入力画像のブロック（ｍ，ｎ）の画素値を参照して、出力画像のブロック（ｍ，ｎ）の値を決定する。ブロック内の各画素は、対応表に基づいてブロック内の相対位置により決定する。
【００５０】
即ち、出力ブロックの各画素のうち、入力ブロックの画素と対応を有するものは、その対応する画素の値を出力値とする。また、対応を有しないものは（後述する図５の画素ｅ）は別の方法で決定する。ここでは、入力ブロックの画素値の総和Ｓが４以上ならば「１」、４未満ならば「０」を画素値としている。
【００５１】
次に図５は第１の実施の形態による画素間の対応関係を示す図である。
【００５２】
尚、図５（ａ）は入力画像、図５（ｂ）は出力画像、図５（ｃ）は入力画像と出力画像の対応関係をそれぞれ示している。
【００５３】
図５において、例えば、出力ブロックの画素ａは入力ブロックの画素Ａに対応するので、画素ａの出力値は入力ブロックの画素Ａの値とする。
【００５４】
同様に、出力ブロックの画素ｂ、ｃ、ｄ、ｆ、ｇ、ｈ、ｉの値はそれぞれ入力ブロックの画素Ａ、Ｂ、Ｃ、Ｂ、Ｃ、Ｄ、Ｄの値を出力する。
【００５５】
これに対して、出力ブロックの画素ｅのように、入力ブロックに対応する画素を有しない画素の場合は、入力ブロックの画素値より次のように出力値を計算する。即ち、入力ブロックの画素値の総和を閾値Ｔと比較し、閾値Ｔ以上の場合は画素値を「１」、Ｔ以下の場合は「０」とする。以上の処理を全てのブロックについて行うことで、画像全面の処理が完了する。
【００５６】
以上、第１の実施の形態を説明したが、その効果について、従来方式と比較しつつ以下に簡単に説明する。
【００５７】
前述したように、従来技術に係る２値画像の拡大方式としては、ＳＰＣ法や多値推定法が一般に知られている。但し、この多値推定法では、前述したように本方式に比べて極めて回路規模が大きくなる。
【００５８】
一方、上記ＳＰＣ法では、出力画像の各画素の座標値を拡大縮小率により対応する入力画像の座標値に最も近い点の画素値をその変換値とする。
【００５９】
即ち、図６（ｃ）に示される対応関係に従って、図６（ａ）に示される入力画像から図６（ｂ）に示される出力画像の画素値が変換される。この為、入力画像の画素Ａの画素値は出力画像の４つの画素ａ乃至ｅに反映されるが、入力画像の画素Ｄの画素値は出力画像の画素ｉにしか反映されない。換言すれば、画素Ａは画素Ｄに比べて４倍の重みで出力画像に反映されている事になる。
【００６０】
従って、例えば入力画像が図７（ａ）に示されるような画素値分布の場合、出力画像の画素値分布は図７（ｂ）に示されるようになる。図７（ｂ）では、領域Ｐ，Ｑ共に入力画像の局所的な濃度平均値は０．５で同じ値であるにも関わらず、出力画像では領域Ｐ，Ｑの濃度平均値は各０．６７、０．３３と異なった値になる。この為、入力画像のマクロな濃度が一様であるにも関わらず出力画像に濃淡ムラなどが発生する。この現象は、局所的な画素濃度の変化が大きいほど顕著である為、２値画像や網点構造等を含む多値画像で顕著に生ずる。
【００６１】
一方、本第１の実施の形態では、対応表を適切に設計することにより、入力画像の各画素の出力画像への重みを等しく又は略等しくすることができる。
【００６２】
即ち、第１の実施の形態では、入力画像の各画素は図７（ｃ）に示されるように出力画像に対応する。従って、入力画像のどの画素も出力画像の２つの画素値に寄与する。また、出力画像の画素Ｃは、入力画像の４つの画素の和で定められるので、４つの画素から同等の寄与を受ける。
【００６３】
この為、図７（ａ）の画素値分布の画像を入力した場合、出力画像の画素分布は図７（ｃ）に示されるようになり、領域Ｐ，Ｑの平均濃度値は共に０．５６となり、ノイズが発生しないこととなる。
【００６４】
このように、第１の実施の形態では、対応表を用いて対応する画素値の移動を行うので、計算量が小さくて済む。また、マクロな平均濃度が略保持され、モワレ等のノイズが発生しないといった効果を奏する。
【００６５】
次に本発明の第２の実施の形態に係る画像処理装置及び方法を説明する。
【００６６】
前述した第１の実施の形態では、画像メモリと、該画像メモリのデータの読み出し／書き込みを制御するＣＰＵとを用いたソフトウエア処理によって拡大処理を実現していたが、以下に説明する第２の実施の形態は、ハードウエアにより上記第１の実施の形態と同様の拡大処理を実現するものである。
【００６７】
先ず図９は第２の実施の形態に係る画像処理装置の構成を示す図である。
【００６８】
本装置では、入力画素クロック信号、入力ライン同期信号に同期して転送された時系列の画像信号に対して、拡大処理を行い、その結果を時系列の出力画素クロック信号、出力ライン同期信号として出力するものである。尚、画像信号は、１画素／１ｂｉｔの２値信号、ラスタスキャンされた信号である。
【００６９】
図９に示されるように、本画像処理装置では、入力画素クロック信号１１７１及び入力ライン同期信号１１７２の入力を受けるクロックコントローラ１１１２の出力は、メモリコントローラ１１０５、画素カウンタ１１１４，１１１５の入力に接続されている。この画素カウンタ１１１４，１１１５の出力は、上記メモリコントローラ１１０５の入力に接続されると共に、テーブル回路（ＬＵＴ）１１１６を介して選択器１１１１の入力に接続されている。一方、入力画像信号の入力を受けるラインメモリ１１０１乃至１１０４の出力は、ラッチ回路１１０７，１１０８を介して或いは直接的に、加算器１１１０の入力に接続されると共に、選択器１１１１の入力に接続されている。上記メモリコントローラ１１０５の出力は、上記ラインメモリ１１０１乃至１１０４に接続されている。
【００７０】
このような構成において、時系列の入力画像信号１１５１は、入力画素クロック信号１１７１及び入力ライン同期信号１１７２に同期して転送される。これらの信号１１７１，１１７２がクロックコントローラ１１１２に入力されると、該クロックコントローラ１１１２は、出力画素クロック信号１１７３及び出力ライン同期信号１１７４を発生する。尚、上記出力ライン同期信号１１７４は、入力ライン同期信号１１７２の周期の２／３倍、出力画素クロック信号１１７３の周期は、入力画素クロック信号１１７１の約４／９倍となっている。本装置は、これらの入力及び出力同期信号に同期して処理が行われる。
【００７１】
これらの信号のタイミングは図１０に示される通りである。即ち、入力ライン同期信号の立ち上がりに同期してラインメモリ１１０１乃至１１０４に入力画像信号が順次書き込まれ、入力ライン同期信号と出力ライン同期信号の共通の立ち上がりタイミングに同期して、ラインメモリ１１０３，１１０４、ラインメモリ１１０１，１１０２のデータが順次読み出される。
【００７２】
一方、入力画像信号１１５１は、４本のラインメモリ１１０１，１１０２，１１０３，１１０４に１ラインずつ交互に書き込まれる。
【００７３】
即ち、ライン０はラインメモリ１１０１に、ライン１はラインメモリ１１０２に、ライン２はラインメモリ１１０３に、ライン３はラインメモリ１１０４にそれぞれ書き込まれる。以降は、ライン４は、再度第１のラインメモリ１１０１に書き込まれ、以下、順番に繰り返し書き込まれる。
【００７４】
また、１ラインの画像信号は、ラインメモリのアドレスの低位から順に書き込まれる。即ち、１ラインの第ｎ画素目の信号は、アドレスｎに書き込まれる。これらのシーケンスは、メモリコントローラ１１０５によって制御される。
【００７５】
上記ラインメモリ１１０１乃至１１０４に格納された入力画像信号は、アドレスカウンタ１１０６の指定に基づいて、信号１１５３，１１５４として読み出され、それぞれ後段のラッチ回路１１０７，１１０８に記憶される。
【００７６】
ここで、上記ラインメモリ１１０１乃至１１０４は、ダブルバッファ構成になっており、ラインメモリ１１０１，１１０２に入力画像信号が書き込まれているときは、ラインメモリ１１０３，１１０４の内容が信号１１５３，１１５４として読み出され、ラインメモリ１１０３，１１０４に入力画像信号が書き込まれているときは、ラインメモリ１１０１，１１０２の内容が信号１１５３，１１５４として出力される。以上説明したような動作も、メモリコントローラ１１０５により制御されることとなる。
【００７７】
上記ラインメモリ１１０１乃至１１０４の読出しアドレスは、後述する出力ライン同期信号１１７４の画素カウンタ１１１５のキャリー信号に同期して、１ずつ２度カウントアップする。また、２度カウントアップする間にラッチ回路１１０７，１１０８へのクロック信号が供給され、この間のアドレスの画素信号がラッチ回路１１０７，１１０８に記憶される。以上のような制御により、信号１１５３，１１５５として、各ラインメモリのアドレス（２ｎ）及びアドレス（２ｎ＋１）の内容（データ）が出力される。
【００７８】
これらのタイミングは図１１に示される通りである。即ち、画素カウンタ１１１４，１１１５のキャリー出力信号の立ち上がりに同期して、出力画素クロック信号のタイミングで、ラインメモリの各アドレスに対応する内容、ラッチ回路１１０７，１１０８の各アドレスに対応する内容が出力される。
【００７９】
一方、信号１１５３，１１５４及びラッチ回路１１０７，１１０８の出力信号は、加算器１１１０に入力される。該加算器１１１０では、４つの信号の和を計算した結果を閾値２で２値化する。即ち、４信号の和が２以上ならば「１」、２未満ならば「０」を信号線１１５７を介して出力する。加算器１１１０から出力した信号１１５７、及び信号１１５３，１１５４、ラッチ回路１１０７，１１０８の出力信号１１５５，１１５６は選択器１１１１に入力される。
【００８０】
この選択器１１１１では、選択信号１１５８に従って、上記５つの入力信号のうちの１つを選択して出力する。この選択器１１１１からの出力信号１１５９は、後述する出力の画素クロック信号１１７３、及び出力ライン同期信号１１７４に同期して出力され、これが本処理の出力信号となる。選択信号は、０〜４の５値の信号をとり、それぞれ信号が０、１、２、３、４の場合、入力する信号１１５３、１１５５、１１５４、１１５６、１１５７がそれぞれ選択される。
【００８１】
上記選択器１１１１に入力される選択信号１５０８は、次のようにして発生する。即ち、出力画素クロック信号１１７３、及び出力ライン同期信号１１７４に従って、２つのカウンタ、つまり画素カウンタ１１１４及びラインカウンタ１１１５でカウントを行う。これらのカウンタ１１１４，１１１５は、共に３進カウンタであり、それぞれ出力画素クロック信号１１７３、出力ライン同期信号１１７４の立ち上がり毎に１ずつカウントアップし、該カウント値が３になると、当該カウント値は０にクリアされる。このようにカウント値が０にクリアされたとき、それぞれキャリー信号１１６１，１１６２を発生する。
【００８２】
各カウンタ１１１４，１１１５のカウンタ出力信号１１６３，１１６４は、テーブル回路１１１６に入力される。テーブル回路１１１６には、対応表が予め記憶されており、２つの入力信号の応じて選択信号１１５８が出力される。この選択信号１１５８は、選択器１１１１に入力され、前述のように、該選択信号１１５８に従って、信号の選択が行われる。
【００８３】
ここで、テーブル回路の入力信号１１６３，１１６４と出力信号１１５８の関係は図８に示される通りである。同図に示されるように、カウンタ出力信号１１６３，１１６４に基づいて、出力信号１１５８が選定される。
【００８４】
上記テーブル回路１１１６の対応表の内容は、第１の実施の形態の対応表と同様の構成をしている。即ち、カウンタ出力信号１１６３，１１６４の値は、それぞれ第１の実施の形態のｕａ，ｕｂに対応し、出力画像を３×３画素にブロック分割したときのブロック内の相対位置を表わす。一方、選択器１１１１の選択入力信号のうち１１５３乃至１１５６は、入力画像を２×２にブロック分割した場合の各画素の信号となる。また、信号１１５７は、第１の実施の形態のステップＳ５での計算値と同じ信号となる。従って、選択器１１１１では、出力画像の分割したブロック内の相対位置に応じた画素信号が選択される。
【００８５】
以上説明したように、この第２の実施の形態では、アルゴリズム上、第１の実施の形態と等価な画像信号処理が行われる。その為、本実施の形態でも同様に局所的な平均濃度が保存され、モアレノイズやテキスチャノイズを抑えることができる。また、本第２の実施の形態では、極めて簡易な構成で拡大処理を実現することができ、回路規模を小さく抑えることができる。
【００８６】
以上で述べたように、本発明は入力画像及び出力画像を拡大率に応じたサイズのブロックに分割し、該ブロック内の画素に対応付けを持たせることで、少ない計算量で局所的な平均濃度を保存するものである。従って、この主旨を満たせば、第１及び第２の実施の形態で示す態様に限定されるものではない。
【００８７】
即ち、前述した第１の実施の形態では、出力画素の一部は対応する入力画素を有せず、対応する入力ブロックの画素値の総和から出力値を求めているが、例えば、対応する入力画素をもたない出力画素について、入力画素値の総和でなく、乱数や、一定の規則で発生される値を割り当ててもよい。また、出力画素の全てを入力画素と対応付けてもよい。
【００８８】
以下、これらについて例を挙げて、具体的に説明する。尚、以下に示す変形例は、第１の実施の形態と比べて、拡大処理のアルゴリズムのみが異なるので、当該箇所についてのみ説明する。
【００８９】
先ず、第１の実施の形態の第１の変形例を説明する。
【００９０】
図１２は第１の変形例に係る画像処理装置の拡大処理のアルゴリズムを示すフローチャートであり、図１３は第１の変形例で使用する対応表である。
【００９１】
この第１の変形例では、図１３に示されるように、出力画像のブロック内の全ての画素が、入力ブロック内の画素と対応関係を有している。
【００９２】
具体的なアルゴリズムを図１２を参照して説明すると、先ず変数ｕ，ｖを０に初期化する（ステップＳ１１）。ここで、上記変数ｕ，ｖは整数で定められるもので、出力画像上の座標を示す。続いて、上記変数ｕ，ｖをそれぞれ３で割った商ｕｂ，ｖｂ、及びその余りｕａ，ｖａを算出する（ステップＳ１２）。そして、（ｕａ，ｖａ）の値から、詳細は対応表を参照して、対応する画素の有無を調べる（ステップＳ１３）。
【００９３】
上記対応表は図１３に示される通りであり、ｕａ，ｖａの値に対応する画素の有無と、対応する場合には該画素の座標（ｘａ，ｙａ）が示される。
【００９４】
この例では全て対応関係を有するので、上記対応表で示される対応画素の相対座標（ｘａ，ｙａ）から入力画像上の座標（ｘ，ｙ）を、
（ｘ，ｙ）＝（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）
により算出し、その座標の入力画像の画素値であるＰ（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）を、出力画像Ｑ（ｕ，ｖ）の画素値とする。
【００９５】
こうして、ｕの値に１を加算した後（ステップＳ１４）、ｕの値を出力画像の横サイズｕmax と比較する。ｕ＜ｕmax ならば、上記ステップ２に戻り上記動作を繰り返し、ｕ≧ｕmax ならばステップＳ８に進む（ステップＳ１５）。
【００９６】
続いて、ｖの値に１を加算した後、ｕの値を０に初期化し（ステップＳ１６）、ｖの値を出力画像の縦サイズｖmax と比較する（ステップＳ１７）。ここで、ｖ＜ｖmax ならば、上記ステップ２に戻って上記動作を繰り返し、ｖ≧ｖmax ならば、全ての処理を終了する（ステップＳ１８）。
【００９７】
以上の処理により、出力画像Ｑ（ｕ，ｖ）の全ての画素の値が計算され、拡大画像Ｑ（ｕ，ｖ）が算出される。
【００９８】
以上のように、第１の変形例では、入力ブロックの画素のうち３つの画素が出力ブロックの２つの画素に対応しているのに対し、１つの画素は出力ブロックの３つの画素に対応している為、局所的な平均濃度が完全には保存されない。
【００９９】
この為、前述した第１の実施の形態に比して、ノイズがやや多くなるものの、第１の実施の形態の図２のステップ５に示されるような画素値の演算処理は不要となる為、第１の実施の形態より計算量は小さくなる。
【０１００】
次に、第１の実施の形態の第２の変形例を説明する。
【０１０１】
本第２の変形例は、対応を有さない画素の値を乱数で定める点に特徴を有している。尚、対応表の内容は、上記第１の実施の形態と同様である（図３参照）。
【０１０２】
以下、図１４には第２の変形例に係る画像処理装置の拡大処理のアルゴリズムを示し説明する。即ち、先ず変数ｕ，ｖを０に初期化する（ステップＳ２１）。ここで、上記変数ｕ，ｖは整数で定められるもので、出力画像上の座標を示す。続いて、上記変数ｕ，ｖをそれぞれ３で割った商ｕｂ，ｖｂ、及びその余りｕａ，ｖａを算出する（ステップＳ２２）。そして、ｕａ，ｖａの値から、詳細は対応表を参照して、対応する画素の有無を調べる（ステップＳ２３）。
【０１０３】
上記対応表は図３に示される通りであり、ｕａ，ｖａの値に対応する画素の有無と、対応する場合には該画素の座標（ｘａ，ｙａ）が示される。
【０１０４】
ここで、対応する画素がある場合は、対応表で示される対応画素の相対座標（ｘａ，ｙａ）から入力画像上の座標（ｘ，ｙ）を、
（ｘ，ｙ）＝（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）
により算出し、その座標の入力画像の画素値であるＰ（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）を、出力画像Ｑ（ｕ，ｖ）の画素値とする（ステップＳ２５）。
【０１０５】
一方、上記ステップＳ３にて、対応する画素がない場合は、Ｑ（ｕ，ｖ）に乱数（rand）を割り当てる。この乱数は、０，１をそれぞれ１／２の確率でとるものである（ステップＳ２４）。
【０１０６】
こうして、ｕの値に１を加算した後（ステップＳ２６）、ｕの値を出力画像の横サイズｕmax と比較する。ｕ＜ｕmax ならば、上記ステップ２２に戻り上記動作を繰り返し、ｕ≧ｕmax ならばステップＳ８に進む（ステップＳ２７）。
【０１０７】
続いて、ｖの値に１を加算した後、ｕの値を０に初期化し（ステップＳ２８）、ｖの値を出力画像の縦サイズｖmax と比較する（ステップＳ２９）。ここで、ｖ＜ｖmax ならば、上記ステップ２に戻って上記動作を繰り返し、ｖ≧ｖmax ならば、全ての処理を終了する（ステップＳ３０）。
【０１０８】
以上の処理により、出力画像Ｑ（ｕ，ｖ）の全ての画素の値が計算され、拡大画像Ｑ（ｕ，ｖ）が算出される。
【０１０９】
以上のように、第２の変形例では、出力値を乱数で決めるため、マクロな平均濃度が確率的に保たれる。この為、第１の実施の形態に比べて若干ノイズが増えるが、一方、第１の実施の形態で示すような丸め処理がないため、中間濃度の再現性がよくなるといった効果を奏する。
【０１１０】
次に、第１の実施の形態の第３の変形例を説明する。
【０１１１】
この第３の変形例は、対応をもたない画素の値について０，１の値を交互に出力することを特徴とするものである。
【０１１２】
以下、図１５には第２の変形例に係る画像処理装置の拡大処理のアルゴリズムを示し説明する。先ず、変数ｕ，ｖを０に初期化する（ステップＳ３１）。ここで、上記変数ｕ，ｖは整数で定められるもので、出力画像上の座標を示す。続いて、上記変数ｕ，ｖをそれぞれ３で割った商ｕｂ，ｖｂ、及びその余りｕａ，ｖａを算出する（ステップＳ３２）。そして、ｕａ，ｖａの値から、詳細は対応表を参照して、対応する画素の有無を調べる（ステップＳ３３）。
【０１１３】
上記対応表は、図３に示される通りであり、ｕａ，ｖａの値に対応する画素の有無と、対応する場合には該画素の座標（ｘａ，ｙａ）が示される。
【０１１４】
ここで、対応する画素がある場合は、対応表で示される対応画素の相対座標（ｘａ，ｙａ）から入力画像上の座標（ｘ，ｙ）を、
（ｘ，ｙ）＝（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）
により算出し、その座標の入力画像の画素値であるＰ（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）を、出力画像Ｑ（ｕ，ｖ）の画素値とする（ステップＳ３４）。
【０１１５】
一方、上記ステップＳ３にて、対応する画素がない場合は、Ｑ（ｕ，ｖ）に０，１を交互にを割り当てる（ステップＳ３５）。
【０１１６】
こうして、ｕの値に１を加算した後（ステップＳ３６）、ｕの値を出力画像の横サイズｕmax と比較する。ｕ＜ｕmax ならば、上記ステップ３２に戻り上記動作を繰り返し、ｕ≧ｕmax ならばステップＳ８に進む（ステップＳ３７）。
【０１１７】
続いて、ｖの値に１を加算した後、ｕの値を０に初期化し（ステップＳ３８）、ｖの値を出力画像の縦サイズｖmax と比較する（ステップＳ３９）。ここで、ｖ＜ｖmax ならば、上記ステップ２に戻って上記動作を繰り返し、ｖ≧ｖmax ならば、全ての処理を終了する（ステップＳ４０）。
【０１１８】
以上の処理により、出力画像Ｑ（ｕ，ｖ）の全ての画素の値が計算され、拡大画像Ｑ（ｕ，ｖ）が算出される。
【０１１９】
以上のように第３の変形例では、第２の変形例と同様に濃度再現性がよく、計算量も小さくなるという特徴がある。このように、ハード規模や画質の許容度等に応じて、対応表や対応を有しない画素への信号値の計算方法として本発明の主旨の範囲で適切な方法を用いることが可能である。
【０１２０】
尚、以上の第１乃至第３の変形例は、第１の実施の形態の変形例として説明したが、上記第２の実施の形態のように、ハードウエアで実現する例についても同様に適用可能であることは勿論である。
【０１２１】
次に、本発明の第３の実施の形態を説明する。
【０１２２】
前述した第１及び第２の実施の形態では、拡大率が１．５倍の場合を例として挙げたが、本発明はこの倍率に限るものではない。
【０１２３】
そこで、第３の実施の形態として、倍率が１．３３倍、即ち４／３倍の例を示す。尚、第３の実施の形態に係る画像処理装置の構成は、前述した第１の実施の形態と同様であるため、ここでは詳細な説明を省略する。
【０１２４】
図１６は第１の変形例に係る画像処理装置の拡大処理のアルゴリズムを示すフローチャートであり、図１７は本実施の形態で使用する対応表である。
【０１２５】
本実施例では拡大倍率に合わせて、入力画像を３×３画素単位、出力画像を４×４画素単位のブロックに分割する。
【０１２６】
具体的には、先ず変数ｕ，ｖを０に初期化する（ステップＳ４１）。ここで、上記変数ｕ，ｖは整数で定められるもので、出力画像上の座標を示す。続いて、上記変数ｕ，ｖをそれぞれ４で割った商ｕｂ，ｖｂ、及びその余りｕａ，ｖａを算出する（ステップＳ４２）。そして、ｕａ，ｖａの値から、詳細は対応表を参照して、対応する画素の有無を調べる（ステップＳ４３）。
【０１２７】
上記対応表は図１７に示される通りであり、ｕａ，ｖａの値に対応する画素の有無と、対応する場合には該画素の座標（ｘａ，ｙａ）が示される。
【０１２８】
この例では全て対応関係を有するので、上記対応表で示される対応画素の相対座標（ｘａ，ｙａ）から入力画像上の座標（ｘ，ｙ）を、
（ｘ，ｙ）＝（ｕｂ×３＋ｘａ，ｖｂ×３＋ｙａ）
により算出し、その座標の入力画像の画素値であるＰ（ｕｂ×２＋ｘａ，ｖｂ×２＋ｙａ）を、出力画像Ｑ（ｕ，ｖ）の画素値とする。
【０１２９】
こうして、ｕの値に１を加算した後（ステップＳ４４）、ｕの値を出力画像の横サイズｕmax と比較する。ｕ＜ｕmax ならば、上記ステップ４２に戻り上記動作を繰り返し、ｕ≧ｕmax ならばステップＳ８に進む（ステップＳ４５）。
【０１３０】
続いて、ｖの値に１を加算した後、ｕの値を０に初期化し（ステップＳ４６）、ｖの値を出力画像の縦サイズｖmax と比較する（ステップＳ４７）。ここで、ｖ＜ｖmax ならば、上記ステップ２に戻って上記動作を繰り返し、ｖ≧ｖmax ならば、全ての処理を終了する（ステップＳ４８）。
【０１３１】
以上の処理により、出力画像Ｑ（ｕ，ｖ）の全ての画素の値が計算され、拡大画像Ｑ（ｕ，ｖ）が算出される。
【０１３２】
以上説明したように、第３の実施の形態では、上記第２の変形例と同様に出力画像のブロック内の全ての画素に対応づけを割り当てている。ここで、入力ブロック９画素のうち７画素は出力ブロックの２つの画素に対応しているが、２画素は１つの画素にしか対応していない。そのため、局所的な平均濃度は厳密には保たれないが、従来方式に比較すれば大きく改善される。
【０１３３】
次に、本発明の第４の実施の形態を説明する。
【０１３４】
前述した第１乃至第３の実施の形態は、全て２値画像を扱う拡大処理装置であったが、２値画像に限るものではない。本発明の主旨に従えば、多値、例えば２５６値で表現された信号に対しても同様の処理を行うことができる。
【０１３５】
そこで、第４の実施の形態として、多値画像の拡大装置に適用した例について簡単に説明する。この第４の実施の形態は、前述した第１の実施の形態と略同様の構成であり、以下の２点のみが相違している。
【０１３６】
即ち、まず第１点として、第４の実施の形態では、画像信号２５６値、即ち８ｂｉｔであるため、２値信号を扱う第１の実施の形態と異なり、画像入力部１、入力画像メモリ２、出力画像メモリ３、画像出力部６等が、８ｂｉｔ信号に対応するような構成となっている。
【０１３７】
第２点として、ＣＰＵで実行する処理プログラムのアルゴリズムの図２のステップ５が以下のように異なっている。
【０１３８】
ｓ＝Σ  Ｐ（ｕｂ×２＋ｉ，ｖｂ×２＋ｊ）／９
ｉ＝０，１，２  ｊ＝０，１，２
Ｑ（ｕ，ｖ）＝ｉｎｔ（ｓ）
ここで、ｉｎｔ（ｓ）はｓを四捨五入して整数化する関数である。
【０１３９】
以上の処理により、第４の実施の形態でも、第１の実施の形態と同様に、少ない計算量で多値画像の拡大処理を実現することができる。
【０１４０】
また、多値画像として扱う場合、従来の投影法や線形補間法を用いることによりモアレなどのノイズを抑えることができるが、網点原稿画像を読み取りデジタル化した画像などのように強度の高い高空間周波数成分をもつ場合に局所的な濃度変動が生じる。第４の実施の形態では、かかる原稿画像でも局所的な濃度を保存するので、従来方式よりもノイズの少ない高品質な画像を再現できる。
【０１４１】
以上説明したように、本発明によれば、参照領域が狭く、計算量の小さい簡易な処理で、デジタル画像の拡大処理を実現できる。さらに、拡大処理をソフトウエアで行う場合は短い計算時間で処理を行うことができる。また、ハードウエアを用いて行う場合、計算量が少ない上に遅延用のメモリ量も小さいので、回路規模を小さくすることができる。さらに、局所的な平均濃度が保存されるので、テキスチャやモアレノイズの無い高品質な画像が再現される。
【０１４２】
最後に、図１８には本発明の画像処理装置を適用した画像形成装置の構成を示し説明する。尚、ここでは、デジタル複写機を例に挙げて説明する。
【０１４３】
この図１８において、本デジタル複写機１０１は、スキャナ１０２及びプリンタ（レーザエンジン）１０３を備えており、その上部の所定位置には、自動原稿送り装置（ＡＤＦ）１０４が装着されている。
【０１４４】
上記自動原稿送り装置１０４は、筐体としてのカバー本体１２１の後端縁部が、装置本体の上面後端縁部に不図示のヒンジ装置を介して開閉自在に取付けられており、必要に応じて自動原稿送り装置１０４全体を回動変位させて原稿台１０５上を開放し得るような構成となっている。
【０１４５】
上記カバー本体１２１の上面やや右方向部位には、複数枚の原稿を一括保持し得る原稿給紙台１２２が設けられている。さらに、装置の一端側には、原稿を順次一枚ずつ取出し原稿台１０５の一端側（図中左端側）に供給する給送手段１２３が配設されている。この給送手段１２３には、原稿を取出すためのピックアップローラ１２７と、原稿をピックアップローラ１２７に押付けるウエイト板１２８、原稿給紙台１２２への原稿のセット状態を検知する原稿検知センサとしてのエンプティセンサ１２９等が配設されている。
【０１４６】
さらに、ピックアップローラ１２７の原稿取出し方向には、給紙ローラ１３２が配置されており、確実に原稿が一枚ずつ給送されるようになっている。また、原稿台１０５の上面には、これを覆う原稿搬送ベルト１３７が張設されている。この原稿搬送ベルト１３７は、一対のベルトローラ１４０、該ベルトローラ１４０に掛渡された外表面が白色の幅広無端ベルトからなり、不図示のベルト駆動機構によって正逆両方向に走行し得るような構成となっている。
【０１４７】
また、原稿搬送ベルト１３７の内局部の裏面側には、ベルト面を原稿台１０５上に押さえ付けるための複数のベルト押えローラ１４１…、及び自動原稿送り装置の開閉状態を検知する不図示のセットスイッチが設けられている。そして、上記給送手段１２３によって給送された原稿を、原稿台１０５の一端側（左端側）から他端側（右端側）に搬送する。
【０１４８】
装置の右側部位には排紙手段１３８が設けられており、排紙手段１３８は、搬送ローラ１４４と、この搬送ローラ１４４に原稿を押付けるピンチローラ１４５と、排紙方向に送られる原稿の後端を検出する原稿検出手段としての排紙センサ１４６等が設けられている。さらに、原稿排出路の下流側には、排紙ローラ１４８が配設されている。また、原稿排出路には、原稿を表裏返にして原稿台１０５に導くためにゲート１４９が設けられ、原稿を両面複写可能としている。
【０１４９】
読取手段としてのスキャナ１０２は、光源としての露光ランプ１０６、ミラー１１５を設置した第１キャリッジ１０７、光路を折曲げるミラー１０８ａ，１０８ｂを設置した第２キャリッジ１０９、レンズ１１０、反射光を受光するＣＣＤセンサ１１１、これらを各部の位置を変更する不図示の駆動系、及びＣＣＤセンサ１１１の出力、つまり画像データ（情報）をアナログデータからデジタルデータに変換する不図示のＡ／Ｄ変換部により構成されている。
【０１５０】
上記第１、第２キャリッジ１０７，１０９は、互いに不図示のタイミングベルトで結ばれており、第２キャリッジ１０９は、第１キャリッジ１０７の１／２の速さで同じ方向に移動するようになっている。これにより、レンズ１１０までの光路長が一定になるように走査できるようになっている。上記レンズ１１０は、焦点距離固定で、変借時に光軸方向へ移動されるようになっている。
【０１５１】
ＣＣＤセンサ１１１は、原稿の１画素がＣＣＤセンサ１１１の１つの素子に対応している。このＣＣＤセンサ１１１の出力は、後段のＡ／Ｄ変換部へ出力されるようになっている。また、第１、第２キャリッジ１０７，１０９、ミラー１１２ａ，１１２ｂの移動は、それぞれ不図示のステッピングモータにより行われるようになっている。さらに、上記第１、第２キャリッジ１０７，１０９は、上記ステッピングモータの回転軸に連結された不図示のドライブプーリとアイドルプーリ間に掛渡された不図示のタイミングベルトの動作に応じて移動されるようになっている。上記レンズ１１０は、対応する不図示のステッピングモータにより不図示のスパイラルシャフトが回転し、このスパイラルの動きによって光軸方向へ移動されるようになっている。
【０１５２】
符号１６０はレーザダイオードで、このレーザダイオード１６０に対応してコリメートレンズ１６２、ポリゴンミラー（多面反射鏡）１６４、レンズ１６６、反射鏡１６８，１７０、レンズ１７２が配置されており、露光装置１５２からレーザ光を感光体ドラム１５０に照射するようになっている。
【０１５３】
画像形成手段としてのプリンタ１０３は、例えばレーザ光学系と転写紙に画像形成が可能な電子写真方式を組み合せている。即ち、プリンタ１０３は、装置内の略中央部に回転自在に軸支された像担持体としての感光体ドラム１５０を有しており、この感光体ドラム１５０の周囲には、露光装置１５２、現像装置１５４、転写チャージャ１５５、剥離チャージャ１５６、クリーニング前除電チャージャ１５７、クリーナ１５８、除電ランプ１５９、及び帯電チャージャ１６１が順に配置されている。
【０１５４】
感光体ドラム１５０は、帯電チャージャ１６１によって一様に帯電されるようになっていると共に、スキャナ１０２からレーザ光を出力して上記感光体ドラム１５０上に原稿の画像を結像し、静電潜像が形成されるようになっている。そして、上記感光体ドラム１５０上に形成された静電潜像は、現像装置１５４により現像され、後述する給紙手段としての給紙カセット１３０から給紙ローラ１２０、アライニンクローラ１２５を介して送紙されるコピー用紙（被画像形成媒体）Ｐ上に現像画像を転写チャージャ１５５により転写される。
【０１５５】
この転写チャージャ１５５による転写後のコピー用紙Ｐは、剥離チャージャ１５６のＡＣコロナ放電により剥離されて、搬送ベルトを介して定着器１７１に搬送され、この定着器１７１によって現像画像が溶融定着されたコピー用紙Ｐは、排紙ローラ対１７３により排紙トレイ１７４ａを有するユニット１７４に排出される。ユニット１７４は、排紙ローラ対１７３から排出されるコピー用紙Ｐをフェイスダウンするローラ対１７４ｂを有し、更にユニット１７４の上部にステープルソートモードの際に１部毎にステープルするステープラ１７４ｃを有している。一方、上記コピー用紙Ｐへの現像画像の転写×剥離後の感光体ドラム１５０上に残留した現像剤は、クリーニング前除電チャージャ１５７で予め除雪された後、クリーナ１５８により清掃され、除電ランプ１５９により感光体ドラム１５０上の電位が一定のレベル以下にされ、次のコピー動作を可能にしている。
【０１５６】
尚、コピー用紙Ｐの両面に印刷する両面コピーの場合には、前述した定着器１７１によって現像画像が溶融定着されたコピー用紙Ｐは搬送路１７５ａを介して搬送された後、トレイ１７５ｂに蓄積される。このトレイ１７５ｂに蓄積された片面印刷済みの用紙Ｐは、搬送路１７５ｃを介して前述した転写チャージャ１５５に搬送され、印刷されていない他方の面に現像画像が転写される。
【０１５７】
また、トレイ１７５ｂの下部には、光反射型の紙センサ１７５ｄが設けられ、トレイ１７５ｂ上にスタックされる用紙の有無が検知される。また、搬送路１７５ａ、トレイ１７５ｂ、搬送路１７５ｃ、及び紙センサ１７５ｄとから自動両面反転機構としての目動両面装置（ＡＤＤ）１７５が構成されている。
【０１５８】
また、図中の符号１３０は、上記装置本体１のフロント側より着脱自在に上下複数段に装着された給細手段としての給紙カセットである。
【０１５９】
この給紙カセット１３０は、コピー用紙Ｐが収納された筐体であるカセットケース１３１からなり、このカセットケース１３１の取出し端部は、用紙取出し方向に向け傾斜させてなる構成を有する。そして、上記給紙カセット１３０のカセットケース１３１内に収納されたコピー用紙Ｐは、ピックアップローラ１８１にて最上層からピックアップされて取り出されるようになっている。
【０１６０】
このピックアップローラ１８１にて取り出されて上記カセットケース１３１の取出し端部側に送り込まれたコピー用紙Ｐは、上記カセットケース１３１の取出し端部の内側上方に設置された給紙ローラ１８４と分離ローラ（又は分離パッド）１８５とからなる用紙分離部にて一枚ずつ分離されて、プリンタ１０３に向け搬送されるようになっているものである。
【０１６１】
また、装置本体の右サイド側には、着脱自在に装着された給紙カセット１４３と大容量給紙装置（ＬＣＦ）１４７とが設けられている。給紙カセット１４３に収納されたコピー用紙Ｐは、ピックアップローラ１４３ａにて最上層からピックアップされて取り出されるようになっている。このピックアップローラ１４３ａにて取り出されて給紙カセット１４３の取出し端部側に送り込まれたコピー用紙Ｐは、給紙カセット１４３の取出し端部の内側上方に設置された給紙ローラ１４３ｂと分離ローラ１４３ｃとからなる用紙分離部にて一枚ずつ分離されて、プリンタ１０３に向け搬送されるようになっている。
【０１６２】
ＬＣＦ１４７に収納されたコピー用紙Ｐは、ピックアップローラ１４７ａにて最上層からピックアップされて取り出されるようになっている。
【０１６３】
このピックアップローラ１４７ａにて取り出されてＬＣＦ１４７の取出し端部側に送り込まれたコピー用紙Ｐは、ＬＣＦ１４７の取出し端部の内側上方に設置された給紙ローラ１４７ｂと分離ローラ１４７ｃとからなる用紙分離部にて一枚ずつ分離されて、プリンタ１０３に向け搬送されるようになっている。
【０１６４】
次に図１９はファクシミリ機能、プリンタ機能を備えたデジタル複写機１０１の制御系の全体構成を示す概略ブロック図である。尚、このデジタル複写機１０１の制御系には本発明の画像処理装置が内在している。
【０１６５】
図１９に示されるように、本装置はコントロールパネル部４０１、スキャナ部４０２、メインコントロ一ラ部４０３、プリンタエンジン部４０４で構成されている。コントロールパネル部４０１は、コントロールパネルを制御するコントロールパネルＣＰＵ４０８、ＲＡＭ４０９、ＲＯＭ４１０、コントロールパネル４１１で構成され、コントロールパネルＣＰＵ４０８により制御されている。
【０１６６】
スキャナ部４０２は、スキャナ部４０２を御御するスキャナＣＰＵ４１２、アナログ画像データを読み込むＣＣＤ４１３、Ａ／Ｄ変換を行うＡ／Ｄ変換回路４１４、シェーディング補正を行うＳＨＤ回路４１５、タイミングを合わせるラインメモリ４１６、ＲＯＭ４１７、ＲＡＭ４１８、メカニックコントローラ４１９、ＡＤＦ４２０、座標入力装置のエディタ４２１で構成されている。
【０１６７】
上記メインコントローラ部４０３は、メインコントローラ部を制御するメインＣＰＵ４２２、制御用のプログラムやデータが収納され、プログラムによりその内容を書き換えることが可能であるＲＯＭ４２３、オプション機器を制御するためのプログラムやデータが収納され、プログラムによりその内容を書き換えることが可能であるオプションＲＯＭ４２３ａ、プログラムを実行する上で必要となるＲＡＭ４２４、表示印刷用のフォントデータが収納されているプリンタＦＯＮＴＲＯＭ４２５、ディスプレイＲＯＭ４２６、スキャナ部４０２で読み取ったデータをどのようい送るか、或いはプリンタエンジン部４０４に対してデータをどのように送るかの切り替え及びバッファリングを行うデータ切り替え／データバッファメモリ回路４２７、圧縮及び伸張等の画像編集を行う画像処理部４２８、外部インタフェイス４４２を介して外部のパーソナルコンピュータ（ＰＣ）等より受け取った印字データを画像データに展開するプリンタコントローラ４３９、画像データをぺ一ジ単位で管理するぺ一シメモリ４４０で構成されている。上記メインＣＰＵ４２２は、上記の制御の他、各部ＣＰＵの制御を行っている。
【０１６８】
上記プリンタエンジン部４０４には、ＬＣＦ（ラージキャパシティフィーダ）４３２、レーザ変調回路４３３、レーザドライブ回路４３４、レーザ４３５、ＲＯＭ４３６、ＲＡＭ４３７、多段給紙トレイ４３８等が設げられている。
【０１６９】
尚、上記プリンタコントローラ４３９、ぺ一シメモリボード４４０はオプション装置であり、その機能を利用する際は制御プログラムの記憶されているＲＯＭ４２３とオプション機器を制御するプログラムオプションＲＯＭ４２３ａが必要となる。また、ＦＡＸボード４４１は、スキャナ部４０２で読み込まれた画像データを電話回線４４３を介して、ＦＡＸデータとして外部へ送信したり、電話回線４４３より入ってきたＦＡＸデータを画像データに変換し、プリンタエンジン部４０４で印刷を行う
【０１７０】
【発明の効果】
以上詳述したように、本発明によれば、簡易な構成でモアレやノイズなどの発生しないデジタル画像の拡大処理を実現する画像処理装置及び画像処理方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る画像処理装置の構成を示す図である。
【図２】本発明の第１の実施の形態による拡大処理のアルゴリズムを示すフローチャートである。
【図３】第１の実施の形態で参照される、ｕａ，ｖａと対応する画素（ｘａ，ｙａ）の関係に係るテーブルである。
【図４】入力画像及び出力画像のブロック分けの様子を示す図である。
【図５】第１の実施の形態における画素の対応関係を示す図である。
【図６】従来技術に係るＳＰＣ法における等価的な画素の対応関係を示す図である。
【図７】ＳＰＣ法及び第１の実施の形態における濃度変動の一例を示す図である。
【図８】第２の実施の形態に係る画像処理装置で採用する対応表を示す図である。
【図９】第２の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図１０】第２の実施の形態のクロック信号のタイミングチャートである。
【図１１】ラインメモリの読み出しアドレス、ラッチ回路に記憶される符号のアドレスの選定に係るタイミングを示すタイミングチャートである。
【図１２】第１の実施の形態の第１の変形例による拡大処理のアルゴリズムを示すフローチャートである。
【図１３】第１の実施の形態の第１の変形例で採用する対応表の一例を示す図である。
【図１４】第１の実施の形態の第２の変形例による拡大処理のアルゴリズムを示すフローチャートである。
【図１５】第１の実施の形態の第３の変形例による拡大処理のアルゴリズムを示すフローチャートである。
【図１６】本発明の第３の実施の形態による拡大処理のアルゴリズムを示すフローチャートである。
【図１７】第３の実施の形態で採用する対応表の一例を示す図である。
【図１８】本発明を適用した画像形成装置の構成を示す図である。
【図１９】図１８の画像形成装置の制御系の全体構成を示す概略ブロック図である。
【符号の説明】
１  画像入力部
２  入力画像メモリ
３  出力画像メモリ
４  処理部
５  プログラムメモリ
６  画像出力部
【図１】
0003877416.tif 000002
【図２】
0003877416.tif 000003
【図３】
0003877416.tif 000004
【図４】
0003877416.tif 000005
【図５】
0003877416.tif 000006
【図６】
0003877416.tif 000007
【図７】
0003877416.tif 000008
【図８】
0003877416.tif 000009
【図９】
0003877416.tif 000010
【図１０】
0003877416.tif 000011
【図１１】
0003877416.tif 000012
【図１２】
0003877416.tif 000013
【図１３】
0003877416.tif 000014
【図１４】
0003877416.tif 000015
【図１５】
0003877416.tif 000016
【図１６】
0003877416.tif 000017
【図１７】
0003877416.tif 000018
【図１８】
0003877416.tif 000019
【図１９】
0003877416.tif 000020