(57)【特許請求の範囲】
【請求項１】
ＦＭ音声信号にデジタルデータに基づくＲＤＳ信号を多重させた多重信号が入力され、前記ＲＤＳ信号からベースバンドＲＤＳ信号を生成する同期復調手段と、
前記同期復調手段で生成されたベースバンドＲＤＳ信号から前記デジタルデータを復元するデータ復号手段とを有し、
前記データ復号手段が、
前記ベースバンドＲＤＳ信号が入力されるサンプリング周波数変換手段と、
前記サンプリング周波数変換手段から出力されるデータと伝送シンボルタイミングとの位相誤差を検出するシンボル位相誤差検出手段とより構成されるとともに、
前記サンプリング周波数変換手段が、
複数の係数組を備えて入力データを補間する複数タイミングのデータを生成し得る低域フィルタを備え、この低域フィルタの係数組選択によりＲＤＳシンボルに同期する所望のタイミングに最も近い時点のデータを順次生成し出力することを通して所望の変換比率によるサンプリング周波数変換を行うように構成されており、同時に前記シンボル位相誤差検出手段により検出された位相誤差に基づいてこの変換比率を調節し得るよう構成される
ことを特徴とするＲＤＳデコーダ。
【請求項２】
前記データ復号手段が、前記サンプリング周波数変換処理部から出力される伝送シンボルのゼロクロス点がシンボル期間の中心に位置するように伝送シンボルタイミングを調整することを特徴とする請求項１記載のＲＤＳデコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＭ音声信号にデジタルデータに基づくＲＤＳ信号を重ねて伝送するラジオ・データ・システム（ＲＤＳ）において使用されるＲＤＳデコーダに関するものである。
【０００２】
【従来の技術】
ＲＤＳ放送においては、パイロット信号が１９ｋＨｚであるＦＭ音声信号に、パイロット信号の３倍の周波数（５７ｋＨｚ）帯に変調されたＲＤＳ信号を重ねて送信する方式（即ち、多重送信）が採用されている。送信されるＲＤＳ信号は、差動エンコードされた２値の時系列データを２相位相変調（ＢＰＳＫ）し、このＢＰＳＫ信号により５７ｋＨｚの副搬送波を両側波変調したものである。ＲＤＳ放送の受信にはＲＤＳラジオ受信機が用いられる。ＲＤＳラジオ受信機は、ＦＭ放送信号を受信するための受信回路（ＦＭチューナ部）や音声再生のためのデジタルオーディオ信号処理回路の他に、ＲＤＳ信号を復調し、復号するためのＲＤＳデコーダを有する。図７は、特許第２５９３０７９号公報に開示された従来のＲＤＳデコーダの構成を示すブロック図である。
【０００３】
図７に示されるＲＤＳデコーダにおいて、帯域通過フィルタ（ＢＰＦ）１０１は、ＦＭ放送信号を検波して得られたＦＭ複合音声信号から５７ｋＨｚを中心とするＲＤＳ信号のみを取り出す。サブキャリア再生手段１０３は、両側波変調されキャリアを持たないＲＤＳ信号を同期検波し、ＲＤＳ副搬送波と位相及び周波数の揃った再生キャリア信号を乗算器１０２に与える。サブキャリア再生手段１０３は、例えば、コスタス・ループ（Costas loop）形式の位相同期ループとして構成される。
【０００４】
乗算器１０２の出力は、ベースバンドＲＤＳ信号と、１１４ｋＨｚの不要成分信号とを含む。低域通過フィルタ（ＬＰＦ）１０４は、不要成分信号を除去してベースバンドＲＤＳ信号を出力する。また、ＬＰＦ１０４は、復号に必要なスペクトルのみを通し雑音を排除することでＲＤＳデコーダの性能向上を図る機能をも持つ。
【０００５】
シンボルクロック再生手段１０６は、ＬＰＦ１０４から出力されたベースバンドＲＤＳ信号から、ＢＰＳＫシンボルの区切りを検出する。シンボルクロック再生手段１０６は、シンボルクロックの周期が５７ｋＨｚ副搬送波周期の４８倍であることを利用して、シンボルクロックの周期（シンボルレート１１８７．５Ｈｚ）を決定し、ＢＰＳＫ信号がその波形の中央に必ずゼロクロス点をもつことを利用して、ＢＰＳＫ信号の位相を決定する。
【０００６】
反転増幅器１０５は、利得１倍の反転増幅器である。スイッチ１０７は、シンボルクロック再生手段１０６から与えられるシンボルクロック（図７の波形ＳＣ）により制御される。スイッチ１０７は、シンボルクロックの１周期（シンボル期間）の前半の半サイクル期間だけ直接ベースバンドＲＤＳ信号（図７の波形Ｒ１）を積分器１０９に与え、シンボル期間の後半の半サイクル期間には反転増幅器１０５からの出力（図７の波形Ｒ２）を積分器１０９に与える。これにより、ＢＰＳＫ変調位相が０度の場合、全シンボル期間を通して積分器１０９に、例えば、正の電位が与えられ、ＢＰＳＫ変調位相が１８０度の場合、全シンボル期間を通して積分器１０９に、例えば、負の電位が与えられる。
【０００７】
積分器１０９による積分結果（図７の波形Ｒ３）は、シンボル期間の最後に、スライサ１１０により正負判定され、２値のデータに復号される。このシンボル期間に同期して行う処理はインテグレート・アンド・ダンプ処理と呼ばれる。スイッチ１０８は、シンボル期間の最初に一旦閉じて、積分器１０９の状態を初期化する。
【０００８】
フリップフロップ回路１１１は、スライサ１１０の出力をシンボル期間の最後のタイミング（次のシンボルの初めのタイミングでもある。）で取り込み、次のシンボル期間中その値を出力に保持する。フリップフロップ回路１１２は、前段のフリップフロップ回路１１１の出力を１シンボル期間遅れて保持する。よって、排他的論理和回路（ＸＯＲ）１１３は、ＢＰＳＫシンボルにて搬送されるデータの時系列的に相隣り合うものが異なる場合「真」とし、同一の場合「偽」とする出力を与えることで差動復号を行う。
【０００９】
【発明が解決しようとする課題】
以上説明したように、従来のＲＤＳデコーダは、復号処理専用の回路として構成されており、先ず最初に、副搬送波を中心とする帯域の信号を通過させるＢＰＦ１０１によってＦＭ複合音声信号からＲＤＳ信号を抜き出す処理を行っていた。また、ＢＰＦ１０１によって抜き出されたＲＤＳ信号の処理のタイミングを決めるクロック信号としては、副搬送波周波数又はシンボルレートに同期するマスタクロックを用いていた。このため、ＦＭ音声放送を受信するための受信処理や音声再生のためのデジタルオーディオ信号処理等を行うデジタル信号処理系の一部として、ＲＤＳデコーダを組み込む場合に、以下に示されるような二つの大きな問題があった。
【００１０】
第一の問題は、副搬送波抜き取りフィルタであるＢＰＦ１０１に関する。ＢＰＦ１０１には、次のような機能上の要求がある。
▲１▼通過帯域を比較的高い周波数である副搬送周波数に持つ必要がある。
▲２▼副搬送周波数が比較的高い周波数であるにも拘わらず通過帯域を狭くする必要がある。
▲３▼通過帯域外の減衰量を十分に大きくする必要がある。
このため、ＢＰＦ１０１には、サンプリング周波数が高く且つ次数の大きいフィルタを用いる必要があり、処理の工数が多くなるという問題があった。
【００１１】
第二の問題は、復号処理のサンプリング周波数に関する。ＲＤＳ信号の復号処理においては、伝送シンボルのタイミングに同期してデータを処理することが望まれる。しかし、ラジオ信号処理やデジタルオーディオ信号処理等の他の処理を優先して基本クロックを定めるようにする場合、一般に、基本クロック周波数の単純な整数比からは伝送シンボルに同期するサンプリング周波数を生成できない。換言すれば、基本クロック周波数をＲＤＳ伝送シンボルの周波数に同期するよう調整することが、他の系の動作上困難であるという問題がある。
【００１２】
そこで、本発明は、上記したような従来技術の課題を解決するためになされたものであり、その目的は、ＦＭ複合音声信号からのＲＤＳ信号抜き取りに係る処理の工数を減らすことができるＲＤＳデコーダを提供することである。
【００１３】
また、本発明の他の目的は、ＲＤＳ信号処理のクロック（時間基準）がＲＤＳシンボル周波数に同期しなければならないという制約を不要とし、ＦＭ放送の主音声信号処理を行うデジタル信号処理系への一体組み込みを容易に実現できるＲＤＳデコーダを提供することにある。
【００１５】
また、請求項２に係るＲＤＳデコーダは、
前記データ復号手段が、
前記同期復調手段で生成されたベースバンドＲＤＳ信号が入力され、適宜変換比率を調節し得るよう構成されたサンプリング周波数変換手段と、
前記サンプリング周波数変換処理部から出力されるデータと伝送シンボルタイミングとの位相誤差を検出するシンボル位相誤差検出手段と
を有し、
前記サンプリング周波数変換手段が、前記シンボル位相誤差検出手段により検出された位相誤差に基づいて、前記サンプリング周波数変換手段の変換比率を調節する
ことを特徴としている。
【００１６】
また、請求項３に係るＲＤＳデコーダは、
前記直交復調手段が、
第一の入力部及び第二の入力部を有し、前記第一の入力部に入力される信号及び第二の入力部に入力される信号の乗算結果を出力する第一の乗算処理部と、
第三の入力部及び第四の入力部を有し、前記第三の入力部に入力される信号及び第四の入力部に入力される信号の乗算結果を出力する第二の乗算処理部と、
互いに９０°位相の異なる二信号を出力する数値制御オシレータと
を有し、
前記第一の乗算処理部の第一の入力部及び前記第二の乗算処理部の第三の入力部の双方に前記多重信号が入力され、
前記第一の乗算処理部の第二の入力部及び前記第二の乗算処理部の第四の入力部のそれぞれに、前記数値制御オシレータから出力された互いに９０°位相の異なる二信号のそれぞれが入力され、
前記第一の乗算処理部からの出力信号及び前記第二の乗算処理部からの出力信号を前記フィルタ手段に与える
ことを特徴としている。
【００１９】
【課題を解決するための手段】
請求項１に係るＲＤＳデコーダは、
ＦＭ音声信号にデジタルデータに基づくＲＤＳ信号を多重させた多重信号が入力され、前記ＲＤＳ信号からベースバンドＲＤＳ信号を生成する同期復調手段と、
前記同期復調手段で生成されたベースバンドＲＤＳ信号から前記デジタルデータを復元するデータ復号手段とを有し、
前記データ復号手段が、
前記ベースバンドＲＤＳ信号が入力されるサンプリング周波数変換手段と、
前記サンプリング周波数変換手段から出力されるデータと伝送シンボルタイミングとの位相誤差を検出するシンボル位相誤差検出手段とより構成されるとともに、
前記サンプリング周波数変換手段が、
複数の係数組を備えて入力データを補間する複数タイミングのデータを生成し得る低域フィルタを備え、この低域フィルタの係数組選択によりＲＤＳシンボルに同期する所望のタイミングに最も近い時点のデータを順次生成し出力することを通して所望の変換比率によるサンプリング周波数変換を行うように構成されており、同時に前記シンボル位相誤差検出手段により検出された位相誤差に基づいてこの変換比率を調節し得るよう構成される
ことを特徴としている。
【００２０】
また、請求項２に係るＲＤＳデコーダは、
前記データ復号手段が、前記サンプリング周波数変換処理部から出力される伝送シンボルのゼロクロス点がシンボル期間の中心に位置するように伝送シンボルタイミングを調整することを特徴としている。
【００２１】
【発明の実施の形態】
ＲＤＳ放送においては、ＦＭ音声信号にデジタルデータに基づくＲＤＳ信号を重ねて伝送する。ＲＤＳ放送の受信にはＲＤＳラジオ受信機が用いられる。本発明に係るＲＤＳデコーダは、通常は、ＲＤＳラジオ受信機の一部として装備される。
【００２２】
＜ＲＤＳデコーダの構成の説明＞
図１は、本発明の実施の形態に係るＲＤＳデコーダの構成を示すブロック図である。図１に示されるように、本実施の形態に係るＲＤＳデコーダは、ＦＭ音声信号にＲＤＳ信号を重ねて伝送するＦＭ放送信号を検波して得られたＦＭ複合音声信号が入力され、ベースバンドＲＤＳ信号を出力する同期復調手段１を有する。また、本実施の形態に係るＲＤＳデコーダは、同期復調手段１からのベースバンドＲＤＳ信号が入力され、送信デジタルデータと同じＲＤＳデータを出力するデータ復号手段２を有する。
【００２３】
同期復調手段１は、直交復調手段３と、フィルタ手段４と、位相同期手段５とを有する。直交復調手段３は、第一の乗算処理部１１と、第二の乗算処理部１２と、ヌメリックオシレータ（数値制御オシレータ：numerically controlled oscillator）１３とを有する。フィルタ手段４は、Ｉブランチフィルタ（ＬＰＦ）１４と、Ｑブランチフィルタ（ＬＰＦ）１５とを有する。位相同期手段５は、位相回転（phase rotation）処理部１６と、第三の乗算処理部１７と、ループフィルタ（loop filter）１８とを有する。
【００２４】
データ復号手段２は、サンプリング周波数変換手段６と、シンボル位相誤差検出手段７と、インテグレート・アンド・ダンプ（Ｉ＆Ｄ）処理部２６と、二値化処理部２７と、差動復号処理部２８と、シンボルクロックに基づくクロック信号を生成するクロック（ＣＬＫ）生成処理部２９とを有する。サンプリング周波数変換手段６は、サンプリング周波数変換処理部１９と、増分設定処理部２３と、タイミング計数処理部２４と、フィルタ係数設定処理部２５とを有する。シンボル位相誤差検出手段７は、サンプル番号計数処理部２０と、ゼロクロス（ＺＣ）検出処理部２１と、タイミング誤差累積処理部２２とを有する。
【００２５】
上記各構成は、以下に説明する機能を有するハードウェア、ソフトウェア、又は、これらの組み合わせによって構成することができる。
【００２６】
＜同期復調手段１の機能の説明＞
同期復調手段１の入力信号は、ＦＭ検波後の複合音声信号である。この入力信号のサンプリング周波数は、ほぼ５７ｋＨｚ±２．４ｋＨｚに成分をもつＲＤＳ信号帯域への折り返し歪み（エイリアシング：aliasing distortion）等による影響を抑え得る周波数である約１２０ｋＨｚ以上（即ち、５７ｋＨｚ±２．４ｋＨｚの２倍以上）とする必要がある。これはデジタル検波により直接与えることも、アナログの複合音声信号をデジタル（Analog to Digital）変換して与えることもできる。
【００２７】
こうして入力される複合音声信号は、先ず直交復調手段３にて直交する二つのベースバンド信号に変換される。直交復調手段３は、第一の乗算処理部１１、第二の乗算処理部１２、及びヌメリックオシレータ１３より構成される。ヌメリックオシレータ１３は、ほぼ副搬送周波数５７ｋＨｚに等しい周波数を持ち、互いに９０°位相の異なる二信号を第一及び第二の乗算処理部１１，１２の一方の入力部に対し与える。第一及び第二の乗算処理部１１，１２の他方の入力部には複合音声信号が与えられる。このため、各乗算器１１，１２の出力部には、副搬送周波数がほぼゼロ周波数に変換された信号が現れる。また、ＲＤＳ信号帯域外の成分はより高い周波数に変換されることとなる。直交復調手段３は、このようにして得られた直交する二つのベースバンド信号をフィルタ手段４に与える。
【００２８】
フィルタ手段４は、不要信号を除去するフィルタ機能と、折り返し歪みの弊害を抑えながらサンプルデータを間引いてサンプリング周波数を低減する間引き機能とを併せ持つ。フィルタ手段４は、直交復調手段３から出力された直交する二つのベースバンド信号に対応する二つの同等の特性を持つフィルタであるＩブランチフィルタ１４及びＱブランチフィルタ１５を有する。このとき、Ｉブランチフィルタ１４及びＱブランチフィルタ１５の二つの信号出力の成分は、ほぼ０〜２．４ｋＨｚの帯域に変換して出力されることとなる。このため、この段階におけるサンプリング周波数を、ほぼ５ｋＨｚ以上（即ち、２．４ｋＨｚの２倍以上）程度にまで低減することができる。したがって、Ｉブランチフィルタ１４及びＱブランチフィルタ１５において、大幅なデータの間引きが可能であり、フィルタの形式をＦＩＲ（有限インパルス応答：Finite Impulse Response）型とする場合、処理の工数を大幅に低減することができる。
【００２９】
比較のために、５７ｋＨｚ±１．２ｋＨｚにおいてほぼ減衰が無く、５７ｋＨｚ±３ｋＨｚの帯域外での減衰を４０ｄＢとするフィルタを考える。この場合には、サンプリング周波数を１２８ｋＨｚとして、１４３係数程度の処理を行う必要がある。これを１秒間当たり必要となる積和演算回数として数えると、約１８．３×１０６となる。したがって、仮に、これと同じ処理をベースバンド信号（５７ｋＨｚ）について同じ特性のフィルタで行う場合、所要のフィルタ係数は同じく１４３となる。これに対し、本実施の形態に係るＲＤＳデコーダのように、フィルタ手段４の出力を０〜２．４ｋＨｚの帯域に変換した場合には、例えば、サンプリング周波数を８ｋＨｚ（ほぼ５ｋＨｚ以上の周波数の一例）に下げ、データ数を１／１６（＝８ｋＨｚ／１２８ｋＨｚ）に低減する処理（即ち、間引き処理）が可能である。したがって、本実施の形態に係るＲＤＳデコーダの場合には、実際のフィルタ処理は入力に対し頻度１／１６となる出力についてのみ行えばよい。このため、処理の工数（積和演算の回数）は、二つのブランチフィルタ１４，１５のそれぞれに５７ｋＨｚ帯域でフィルタ処理を行う場合に比べ、１／１６で済むこととなる。よって、二つのブランチフィルタ１４，１５を合わせても処理の工数は１／８（＝２×１／１６）に低減されることとなる。
【００３０】
さらに、Ｉブランチフィルタ１４及びＱブランチフィルタ１５に不要成分の減衰・除去を行うための低域通過特性を持たせるとともに、波形整形のためのロールオフ（roll off）率０．５のレイズドコサイン（raised cosine）特性に近似のものを持たせることによって、復号処理性能の向上を図ることができる。これは、従来のＲＤＳデコーダにおいて同期検波後の信号について適用していたフィルタ（図７の符号１０１及び１０４）の処理を、この段階で同時に施すことを意味しており、構成要素の削減、トータルの処理工数低減が可能となる。
【００３１】
ところで、ＲＤＳ放送のエリアと同じエリアで、ＲＤＳ放送とは別の方式を採用したＡＲＩ（Autofahrer Rundfunk Information：自動車運転者用ラジオ放送情報）放送と呼ばれる交通情報サービスを伴う放送が実施される場合がある。このＡＲＩは、副搬送周波数及びこれに極めて近いスペクトラムにより伝送される。ＲＤＳ放送とＡＲＩ放送は同じエリアで同時に実施されることがあるので、ＡＲＩ放送により、ＲＤＳデコーダの復号動作が悪影響を受けないようにする必要がある。本実施の形態に係るＲＤＳデコーダによれば、Ｉブランチフィルタ１４及びＱブランチフィルタ１５に、ＡＲＩ伝送信号のスペクトラムを阻止する高域通過特性を付加することにより容易にこれを実現することができる。実際に、ＡＲＩ伝送信号のスペクトラムがほぼ２５０Ｈｚ以下の周波数帯域に分布するのに対し、ＲＤＳ信号のスペクトラムが約１．２ｋＨｚを中心として分布するという差違がある。したがって、ＲＤＳデコーダがＡＲＩ放送による悪影響を受けないようにする必要がある場合には、ほぼ２５０Ｈｚ以下の成分のみを減衰させるフィルタを追加するだけで、効果的にこの目的を達成することができる。
【００３２】
フィルタ手段４の出力には、ほぼ０周波数のＲＤＳ信号が得られる。しかし、本実施の形態に係るＲＤＳデコーダにおいては、フィルタ手段４の出力の段階では、入力のＲＤＳ信号キャリアとヌメリックオシレータ１３の出力の位相が同期していないため、正しくベースバンドＲＤＳ信号を得ることはできていない。位相同期手段５は、このため位相の調整を行い、ベースバンドＲＤＳ信号を取り出す操作を行う。以下数式によりその動作を説明する。
【００３３】
先ず、位相同期手段５に入る二信号Ｒｃ及びＲｓを、
Ｒｃ＝Ｒ（ｔ）・ｃｏｓ（φ）
Ｒｓ＝Ｒ（ｔ）・ｓｉｎ（φ）
とする。ここで、Ｒ（ｔ）はベースバンドＲＤＳ信号であり、φはその時点での位相誤差を表す。位相回転処理部１６は、この二信号Ｒｃ及びＲｓに対し次式で示される操作を行い、信号Ｒｃｏ及びＲｓｏを生成する。
Ｒｃｏ＝Ｒｃ・ｃｏｓ（ψ）−Ｒｓ・ｓｉｎ（ψ）＝Ｒ（ｔ）・ｃｏｓ（φ＋ψ）
Ｒｓｏ＝Ｒｃ・ｓｉｎ（ψ）＋Ｒｓ・ｃｏｓ（ψ）＝Ｒ（ｔ）・ｓｉｎ（φ＋ψ）
ここでは、ψがほぼ−φに等しくなるようループフィルタ１８を通して帰還制御がなされるため、Ｒｃｏ出力は結果的にベースバンドＲＤＳ信号Ｒ（ｔ）にほぼ等しくなり、Ｒｓｏは０に近づく。
【００３４】
第三の乗算処理部１７は信号ＲｃｏとＲｓｏの乗算を行うことで、｛Ｒ（ｔ）｝２・ｓｉｎ（２φ＋２ψ）／２を出力として得る。この出力は、Ｒ（ｔ）の正負にかかわらず、（φ＋ψ）が±４５°より十分小さい範囲で、（φ＋ψ）の大きさにほぼ比例する出力を与える。従って、第三の乗算処理部１７の出力｛Ｒ（ｔ）｝２・ｓｉｎ（２φ＋２ψ）／２を０に収斂させるように、上記ψの値を設定して帰還制御を行うことで、先に述べたとおり、位相回転処理部１６の出力ＲｃｏをベースバンドＲＤＳ信号Ｒ（ｔ）として、データ復号部２に与えることができる。
【００３５】
なお、この帰還制御をヌメリックオシレータ１３に対して行うことで位相回転処理部１６を省いた構成とすることも考えられるが、実際には、フィルタ手段４における遅延等の影響により帰還ループの動作が不安定となりやすい。従って、本実施の形態の構成は安定動作を達成し得るという大きな利点を持つ。
【００３６】
＜データ復号手段２の機能の説明＞
ベースバンドＲＤＳ信号を復号する処理を従来のアナログ回路によるインテグレート・アンド・ダンプ処理（図７の構成１０５〜１０９による処理）により行う場合には、処理データのサンプリング周波数をＲＤＳ信号のシンボル周波数の偶数倍とし、シンボル期間前半のサンプルデータをそのまま累積加算し、シンボル期間後半のサンプルデータの符号を反転してさらに累積加算するという方法を採ることができる。例えば、図４（ｂ）及び図５（ｂ）は、サンプリング周波数をシンボル周波数の６倍とする場合を示している。このように、サンプリング周波数をシンボル周波数に同期させることにより、データ復号処理を簡素に実現することができる。
【００３７】
しかしながら、本実施の形態に係るＲＤＳデコーダにおいては、位相同期手段５の出力として与えられるデータは、シンボル周波数に同期したものとはなっていない。サンプリング周波数変換処理部１９は、シンボル周波数に同期しないサンプル周波数のデータから、シンボル周波数に同期しているサンプル周波数のデータを生成する。具体的には、サンプリング周波数変換処理部１９は、図２に示すように、元のデータ（図２における入力データ「○」）に対し、そのデータ間を補間するＮ個のデータ（図２における仮想出力データ「×」）を生成可能なように構成され、仮想出力データの中から所望のタイミングに最も近い時点のデータを選んで出力するという処理を行う。
【００３８】
サンプリング周波数変換処理部１９における実際の処理は、例えば、Ｋ倍オーバーサンプルフィルタを使用するものである。Ｋ倍オーバーサンプルフィルタは、入力のサンプリング周波数のＫ倍のサンプリング周波数におけるＫ×Ｌ係数のフィルタを元とするＬ係数Ｋ組のサブセットから成る。言い換えれば、Ｌ個のデータに対し、Ｋ個の係数組の１つを畳み込むことによって、元のデータの中間のタイミングに位置する新たなデータを生成し出力する。
【００３９】
フィルタ係数設定処理部２５は、サンプリング周波数変換処理部１９に対しこのフィルタ係数組の選択を指示し、これにより生成されるデータのタイミングを決定する。
【００４０】
タイミング計数処理部２４は、サンプリング周波数変換処理部１９に対しデータ生成の指示を与えると同時に、フィルタ係数設定処理部２５を介して生成されるデータのタイミングを制御する。
【００４１】
図３は、データ復号手段２におけるサンプリング周波数変換処理を説明するための説明図である。図３において、「計数の値」は、タイミング計数処理部２４の計数値を示す。また、図３において、「入力データ・タイミング」は、サンプリング周波数変換処理部１９にデータが入力するタイミングを示し、「出力データ・タイミング」は、サンプリング周波数変換処理部１９からデータが出力するタイミングを示す。
【００４２】
タイミング計数処理部２４は、図３に示されるように、サンプリング周波数変換処理部１９に対しデータが入力される毎に内蔵カウンタの計数値に数値Ｎを加える処理を行う。タイミング計数処理部２４は、計数値が数値Ｍを超える場合、サンプリング周波数変換処理部１９に対しデータ生成の指示を与える。これと同時に、タイミング計数処理部２４は、内蔵カウンタの計数値から数値Ｍを差し引いて得られた値（図３における、Ｍ１，Ｍ２）をカウンタの計数値とし、さらに、この値をフィルタ係数設定処理部２５に与えることでサンプリング周波数変換処理部１９にて生成されるデータのタイミングを制御する。
【００４３】
このとき、図３に示される値Ｍ１，Ｍ２は、１〜Ｎの範囲の値となる。フィルタ係数設定処理部２５は、この値に反比例してタイミングの進んだデータを生成するようフィルタ係数を設定する。このため、サンプリング周波数変換処理部１９から出力されるデータは、図３に示されるように、数値Ｍに対応してほぼ等間隔のタイミングを持つようになる。
【００４４】
ここでサンプル番号計数処理部２０は、サンプリング周波数変換処理部１９から出力されるデータに対し、シンボル周期で繰り返されるサンプル番号を与え、実際には、タイミング計数処理部２４からのデータ生成の指示を計数することにより、Ｐ（本実施の形態ではＰ＝６）を法として順次１増加する数値（即ち、０，１，２，３，４，５）を充てる。ゼロクロス検出処理部２１によるシンボルタイミングの検出に従い、シンボル中央でのゼロクロス発生直後の番号がＰ／２となるよう初期設定を行う。
【００４５】
タイミング誤差累積処理部２２は、図４及び図５に示されるように、シンボル期間中央部のデータの値を累積加算するものである。図４及び図５の例では、シンボルに同期して０から５までのサンプル番号を付したデータ中、１から４までのサンプル番号に対応のデータの値を累積加算するものとしており、さらにその結果に対し、同じシンボルのインテグレート・アンド・ダンプ処理部２０の出力（＝Ｄｔ）の符号を掛けて最終出力Ｔｅとする。これを数式で表すと以下となる。
Ｔｅ＝（ｓ１＋ｓ２＋ｓ３＋ｓ４）・ｓｉｇｎ（Ｄｔ）
Ｄｔ＝  ｓ０＋ｓ１＋ｓ２−（ｓ３＋ｓ４＋ｓ５）
ここで、ｓ０からｓ５まではそれぞれ、サンプル番号０から５までに対応するデータの値であり、ｓｉｇｎ（Ｄｔ）は、出力Ｄｔの符号に応じて“１”又は“−１”をとる関数である。
【００４６】
図４（ａ）及び図５（ａ）に示されるように、出力サンプルタイミングがシンボルタイミングから遅れる場合には、Ｔｅが負となる。また、図４（ｃ）及び図５（ｃ）に示されるように、出力サンプルタイミングがシンボルタイミングより進んでいる場合には、Ｔｅが正となる。さらにまた、図４（ｂ）及び図５（ｂ）で示されるように、出力サンプルタイミングがシンボルタイミングに一致している場合には、Ｔｅがほぼ０となる。このことから、タイミング誤差累積処理部２２の出力Ｔｅが、タイミング誤差を表す信号として有効であることが分かる。
【００４７】
増分設定処理部２３は、このタイミング誤差累積処理部２２の出力を受けてタイミング計数処理部２４の動作を制御する。増分設定処理部２３は、タイミング計数処理部２４が、通常は、その内蔵カウンタの計数値を数値Ｎずつ増加させるよう設定するのに対し、進み方向のタイミング誤差がある場合には一時的に、その内蔵カウンタの計数値の増分を数値Ｎより大きく設定する。逆に、遅れ方向のタイミング誤差がある場合には、一時的に、その内蔵カウンタの計数値の増分を数値Ｎより小さく設定する。このように内蔵カウンタの増分を変化させることによって、出力サンプルタイミングがシンボルタイミングとの誤差を減少させるように動作する。
【００４８】
このため、一旦この初期設定が正しく行われると、サンプリング周波数変換処理部１９は、帰還制御によりフィルタ係数設定処理部２５の出力を減少させるよう作用することから、以降シンボルタイミングとサンプル番号との同期関係が維持されることとなる。
【００４９】
ゼロクロス検出処理部２１は、ＲＤＳシンボルの中央に必ずゼロクロスが存在するという特性を利用して、サンプル番号計数処理部２０から出力されるサンプル番号とＲＤＳシンボルの同期をとる。実際には、ゼロクロス検出処理部２１は、先ず、サンプリング周波数変換処理部１９の出力を監視し、前データと現データとの符号の変化を検出保持する。ゼロクロス検出処理部２１は、これをシンボルの最終データまでチェックし、符号の変化、即ち、ゼロクロス直後のサンプル番号がＰ／２である場合、シンボルへの同期が正しく維持されていると判定し、そうでない場合、同期が外れていると判定する。ゼロクロス検出処理部２１は、さらに、この同期はずれの頻度を判定して、この頻度が予め定める値より大きい場合、最近に観測したゼロクロス直後のサンプル番号をＰ／２に揃えるというサンプル番号の更新処理を行う。
【００５０】
この更新処理により、最近に観測されたゼロクロスがシンボル周期の中央に位置するものであった場合、シンボルタイミングとサンプル番号との同期関係が確立されることとなる。また、もしも観測されたゼロクロスがシンボル境界に位置するものであったとしても、こうしてサンプル番号が更新された場合、図６の「サンプル番号の誤系列」の欄に示されるように、サンプル番号Ｐ／２にて符号変化しないケースが頻発することとなり、再びサンプル番号更新が行われることとなるため、程なくシンボルタイミングとサンプル番号との同期関係が確立されることとなる。
【００５１】
インテグレート・アンド・ダンプ処理部２６は、こうしてシンボルタイミングに同期したサンプルデータに対し、シンボル期間前半のサンプルデータをそのまま累積加算し、シンボル期間後半のサンプルデータの符号を反転してさらに累積加算する。インテグレート・アンド・ダンプ処理部２６は、１シンボルについての累積が完了した時点でその結果を出力する。
【００５２】
二値化処理部２７は、インテグレート・アンド・ダンプ処理部２６からの出力の符号に従い、“１”又は“０”の２値データを出力する。
【００５３】
差動復号処理部２８は、前シンボルに対応する入力と現入力との排他的論理和をとり、ＲＤＳデータを再現して出力する。
【００５４】
本実施の形態に係るＲＤＳデコーダによれば、ＲＤＳデコーダ処理の工数を削減するとともに処理の基本クロックに関する要求条件を緩和することにより、これを組み込むＦＭラジオ受信処理を含む信号処理系の実現を容易として装置製造コストを低減することができる。
【００５６】
【発明の効果】
請求項１及び２の発明に係るＲＤＳデコーダによれば、信号処理のクロック（時間基準）に関し従来課されてきたＲＤＳシンボル周波数に同期するという制約を不要とすることで、ＦＭ放送の主音声信号処理を行うデジタル信号処理装置等への一体組み込みを容易化することができるという効果がある。
【図面の簡単な説明】
【図１】  本発明の実施の形態に係るＲＤＳデコーダの構成を示すブロック図である。
【図２】  本発明の実施の形態に係るＲＤＳデコーダのデータ復号手段におけるサンプリング周波数変換処理を説明するための説明図である。
【図３】  本発明の実施の形態に係るＲＤＳデコーダのデータ復号手段におけるサンプリング周波数変換処理を説明するための説明図である。
【図４】  （ａ）から（ｃ）までは、本発明の実施の形態に係るＲＤＳデコーダのサンプリング周波数変換処理を説明するための説明図である。
【図５】  （ａ）から（ｃ）までは、本発明の実施の形態に係るＲＤＳデコーダのサンプリング周波数変換処理を説明するための説明図である。
【図６】  本発明の実施の形態に係るＲＤＳデコーダのゼロクロス検出処理を説明するための説明図である。
【図７】  従来のＲＤＳデコーダの構成を示すブロック図である。
【符号の説明】
１  同期復調手段、  ２  データ復号手段、  ３  直交復調手段、  ４  フィルタ手段、  ５  位相同期手段、  ６  サンプリング周波数変換手段、  ７  シンボル位相誤差検出手段、  １１  第一の乗算処理部、  １２  第二の乗算処理部、  １３  ヌメリックオシレータ、  １４  Ｉブランチフィルタ（ＬＰＦ）、１５  Ｑブランチフィルタ（ＬＰＦ）、  １６  位相回転処理部、  １７  第三の乗算処理部、  １８  ループフィルタ、  １９  サンプリング周波数（ｆｓ）変換処理部、  ２０  サンプル番号計数処理部、  ２１  ゼロクロス（ＺＣ）検出処理部、  ２２  タイミング誤差累積処理部、  ２３  増分設定処理部、  ２４  タイミング計数処理部、  ２５  フィルタ係数設定処理部、  ２６  インテグレート・アンド・ダンプ（Ｉ＆Ｄ）処理部、  ２７  二値化処理部、  ２８差動復号処理部、  ２９  クロック（ＣＬＫ）生成処理部、  １０１  ＢＰＦ、  １０２  乗算器、  １０３  サブキャリア再生手段、  １０４  ＬＰＦ、  １０５  反転増幅器、  １０６  シンボルクロック再生手段、  １０７  スイッチ、  １０８  スイッチ、  １０９  積分器、  １１０  スライサ、  １１１  フリップフロップ回路、  １１２  フリップフロップ回路、  １１３  排他的論理和回路（ＸＯＲ）、  １１４  差動デコーダ。
【図１】
0003865628.tif 000002
【図２】
0003865628.tif 000003
【図３】
0003865628.tif 000004
【図４】
0003865628.tif 000005
【図５】
0003865628.tif 000006
【図６】
0003865628.tif 000007
【図７】
0003865628.tif 000008