(57)【特許請求の範囲】
【請求項１】
ロウサイドラテラルＤＭＯＳＴ（ＬＤＭＯＳＴ）を具えたＲＥＳＵＲＦ型の半導体装置であって、第１導電型の半導体本体と、前記半導体本体の表面に隣接する第１導電型と反対の第２導電型の領域であって、前記第２導電型の領域の表面と反対側で半導体本体と第１ｐｎ接合を形成する表面領域とを具え、前記ＬＤＭＯＳＴは前記表面領域内に設けられた第１導電型の表面領域の形態のバックゲート領域、バックゲート領域内の第２導電型の表面領域の形態のソース領域、ソース領域とバックゲート領域のエッジとの間に限定されたチャネル領域、及びバックゲート領域から離れて位置する第２導電型の表面領域の形態のドレイン領域を具え、第１導電型の分離領域を前記表面領域内に、前記ＬＤＭＯＳＴの周囲に、前記表面領域の表面から半導体本体まで延在するように設け、ドレイン領域とバックゲート領域との間に、前記表面領域の表面に隣接する少なくとも１つの第１導電型の第１降伏電圧上昇領域を、ドレイン領域と分離領域との間に、前記表面領域の表面に隣接する少なくとも１つの第１導電型の第２降伏電圧上昇領域を設け、前記表面領域の表面に絶縁層を設け、その上に、ドレイン領域に接続され且つ第２降伏電圧上昇領域及び分離領域の上方を延在する導体トラックを設けてなる半導体装置において、
バックゲート領域を形成する領域と、バックゲート領域とドレイン領域との間にあってバックゲート領域に最も近接して位置する第１降伏電圧上昇領域との２つの領域のうちの少なくとも一方の領域に、他方の領域に向かって突出する少なくとも一つの部分を設け、この部分における前記２つの領域間の距離をこれらの領域の隣接部分における距離より小さくするとともに、この第１降伏電圧上昇領域を、前記導体トラックがその上方を延在する第２降伏電圧上昇領域に接続してないことを特徴とする半導体装置。
【請求項２】
バックゲート領域とドレイン領域との間に位置する全ての第１降伏電圧上昇領域を、前記導体トラックがその上方を延在する第２降伏電圧上昇領域に接続してないことを特徴とする請求項１記載の半導体装置。
【請求項３】
バックゲート領域とドレイン領域との間に位置する第１降伏電圧上昇領域と、前記導体トラックがその上方を延在する第２降伏電圧上昇領域との間の表面に誘電体絶縁層及び導電性フィールドプレートが設けられ、このフィールドプレートがソース領域に又はチャネル領域の上方に存在するゲート電極に電気的に接続されていることを特徴とする請求項１〜２いずれかに記載の半導体装置。
【請求項４】
記表面領域の表面に設ける絶縁層がシリコン酸化層であることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ロウサイドラテラルＤＭＯＳＴ（ＬＤＭＯＳＴ）を具えたＲＥＳＵＲＦ型の半導体装置であって、主として第１導電型の半導体本体と、表面に隣接する第導電型と反対の第２導電型の領域であって、表面と反対側で半導体本体と第１ｐｎ接合を形成する表面領域とを具え、前記ＬＤＭＯＳＴは前記表面領域内に設けられた第１導電型の表面領域の形態のバックゲート領域、バックゲート領域内の第２導電型の表面領域の形態のソース領域、ソース領域とバックゲート領域の縁との間に限定されたチャネル領域、及びバックゲート領域から離れて位置する第２導電型の表面領域の形態のドレイン領域を具え、第１導電型の分離領域を前記表面領域内に、ＬＤＭＯＳＴの周囲に、表面から半導体本体まで延在するように設け、表面に隣接する一個又は数個の第１導電型の降伏電圧上昇領域をドレイン領域とバックゲート領域との間及びドレイン領域と分離領域との間に設け、この表面に絶縁層を設け、その上に、ドレイン領域に接続され且つ前記降伏電圧上昇領域及び分離領域の上方を延在する導体トラックを設けてなる半導体装置に関するものである。
【０００２】
ＬＤＭＯＳＴは、動作中ドレイン領域を半導体本体及びバックゲート／ソース領域に対しかなり高い電圧にしうるが、バックゲート／ソース領域を半導体本体に対しかなり低い電圧にする所謂ロウサイドアプリケーション向けである。この場合にはバックゲート／ソース領域と分離領域との間には実際上降伏電圧上昇領域を設けない。
【０００３】
【従来の技術】
「IEEE Trans. on Electron Devices, vol.38, no.7, July 1991」の第１５８２−１５８９ページに記載されている論文”A Versatile 700-1200V IC Process for Analog and Switching Applications" に、高電圧用スイッチング素子として特に好適な、頭書に記載したタイプの半導体本体装置が開示されている。この既知の装置ではｎチャネルＬＤＭＯＳＴが表面領域に存在する。この表面領域はｐ型半導体基体からなる半導体本体上のｎ型エピタキシャル層からなる。ｐ型バックゲート領域及びｎ型ソース及びドレイン領域をこの表面領域内に形成する。チャネル領域の表面にゲート酸化膜を形成する。電気導体トラックをソース領域、バックゲート領域及びゲート酸化膜上に設け、ソース／バックゲート接続及びゲート電極を形成する。ソース領域及びバックゲート領域を短絡する。この半導体本体装置を高電圧用に好適にするために、所謂ＲＥＳＵＲＦ原理を使用する。即ち、表面領域の正味ドーピング濃度（原子数／単位表面積）を低くし、第１ｐｎ接合間に電圧が印加されたとき、降伏を生ずる前に表面領域が少なくとも局部的にその厚さ全体に亘って空乏化されるようにする。ＲＥＳＵＲＦの場合には、正味ドーピング濃度のパイロット値として、約１×１０12原子／ｃｍ2 が取られる。既知の半導体装置では、一個又は数個の降伏電圧上昇領域をバックゲート領域とドレイン領域との間及びバックゲート領域及び分離領域との間に設け、これらの降伏電圧上昇領域はドレイン領域の周囲を延在する一個又は数個のリングの形態にする。これらの降伏電圧上昇領域は、ドレイン接続にバックゲート及び基板に対し高電圧が与えられたとき、表面領域が基板とエピタキシャル層との間の第１ｐｎ接合からのみならず、降伏電圧上昇領域とエピタキシャル層との間のｐｎ接合からも空乏化されるようにする。従って、エピタキシャル層は両側から空乏化されるため、約１×１０12原子／ｃｍ2 より高い表面領域のドーピング濃度、例えば約１．５×１０12原子／ｃｍ2 でもＲＥＳＵＲＦ条件を満足させることができ、エピタキシャル層をアバランシェ降伏が表面領域とバックゲートとの間に生ずる前に少なくとも局部的に完全に空乏化させることができる。降伏電圧上昇領域は表面領域内の電界を広げるため、高電界が局部的に発生しない。チャネル領域はゲート酸化膜の下の表面に存在する。チャネル領域からの電荷キャリアは降伏電圧上昇領域の下を通り所謂ドリフト領域を経てドレイン領域へ移動しなければならない。バックゲート領域に近接しすぎる降伏電圧上昇領域はチャネル領域から到来する電荷キャリアを阻止してしまう。ＬＤＭＯＳＴにおいてバックゲート領域とドレイン領域との間の領域の、表面及びバックゲート領域に近接する部分に降伏電圧上昇領域を設けないのはこのためである。
【０００４】
【発明が解決しようとする課題】
ｎチャネルＬＤＭＯＳＴにおいて、ドレイン領域の電圧がＬＤＭＯＳＴのスイッチオフ後に上昇すると、バックゲート領域と表面領域との間のｐｎ接合へのパンチスルーが降伏電圧上昇領域を負に充電しこれらの領域が少なくとも部分的に空乏化されるまで降伏電圧上昇領域の電圧がドレイン領域の電圧に追従する。ドレイン電圧がＬＤＭＯＳＴのスイッチオン後に減少すると、降伏電圧上昇領域は阻止されたｐｎ接合を経て放電することができず、従ってしばらくのあいだ負に充電されたままになり、これに伴いＬＤＭＯＳＴのオン抵抗が高くなる。その理由は、バックゲートとドレインとの間の表面領域の部分、即ちドリフト領域が部分的に空乏化されたままになるからである。この高いオン抵抗は、バックゲートと表面領域との間のｐｎ接合から、例えばリーク又はパンチスルーにより正孔が供給されるまで維持される。
【０００５】
本発明の目的はスイッチオン時にオン抵抗の増大を全く又は殆ど示さないＬＤＭＯＳＴを提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、この目的のために、頭書に記載した種類の半導体装置において、次の領域、即ちバックゲート領域を形成する領域及びバックゲート領域とドレイン領域との間に位置し且つバックゲート領域に最も近接して位置する第１降伏電圧上昇領域のうちの少なくとも一方の領域に、他方の領域に向かって突出する少なくとも一つの部分を設け、この部分における両領域間の距離をこれらの領域の隣接部分における距離より小さくするとともに、第１降伏電圧上昇領域を、導体トラックがその上方を延在する降伏電圧上昇領域に接続してないことを特徴とする。
【０００７】
既知の半導体装置では、第１降伏電圧上昇領域をバックゲート領域とドレイン領域との間に、バックゲート領域からかなり大きな距離に位置させてチャネル領域からの電荷キャリアを阻止しないようにしている。本発明では、バックゲート領域と第１降伏電圧上昇領域との間の距離を突出部において局部的に小さくする。この小距離のために、電荷を一層容易に供給又は除去することができる。例えば、ドレイン電圧がｎチャネルＬＤＭＯＳＴのスイッチオン後に減少すると、第１降伏電圧上昇領域に突出部を経て正孔が供給されるため、第１降伏電圧上昇領域の電位が急速に上昇しうる。バックゲート領域と第１降伏電圧上昇領域との距離は突出部の部分より突出部の以外の部分の方が大きいため、突出部の周囲で電荷キャリアがチャネル領域からドレイン領域へ流れることができる。他の降伏電圧上昇領域は互いに近接して位置させることができるので、第１降伏電圧上昇領域から他の降伏電圧上昇領域への電荷輸送はかなり容易になり、これらの領域の電位は急速に自己設定しうる。
【０００８】
まだ公開されていない欧州特許出願第９３２０１３７８号に、次の領域、即ちバックゲート領域を形成する領域及びバックゲート領域とドレイン領域との間に位置しバックゲート領域に最も近い第１降伏電圧上昇領域のうちの少なくとも一つの領域に、他方の領域の方へ突出した少なくとも一つの突出部を設け、この部分における両領域間の間隔をこれらの領域の隣接部分における間隔より小さくした半導体装置が記載されていることに注意されたい。
【０００９】
この半導体装置はスイッチオン時のオン抵抗を全く又は殆ど増大しないが、実際には、特別の状況の下で使用すると、特にドレイン領域に半導体本体及びバックゲート／ソース領域と比較して高い電圧が存在しうる所謂ロウサイドアプリケーションに使用すると、この突出部が半導体本体とバックゲート／ソース領域との間にリーク電流を発生する問題を生ずることが確かめられた。この問題は半導体装置を、バックゲート／ソース領域と半導体本体との間に所定の電圧降下を必要とするアプリケーションに使用不適切にする。
【００１０】
本発明の他の目的は、スイッチオン時にオン抵抗を全く又は殆ど増大しないとともにバックゲート／ソース領域と半導体本体との間にリーク電流を生じないロウサイドＬＤＭＯＳＴを提供することにある。
【００１１】
本発明においては、バックゲート領域とドレイン領域との間に位置し且つバックゲート領域に最も近接して位置する第１降伏電圧上昇領域を、導体トラックがその上方を延在する降伏電圧上昇領域には接続させない。このようにすると、バックゲート／ソース領域と半導体本体との間のリーク電流が強く減少され、除去されることが確かめられた。これは次の効果によるものと推測される。ドレイン領域に接続された導体トラックの高電圧はこの導体トラックの下方の絶縁層及び表面領域に比較的強い電界を生ずる。この電界は表面層に一種の降伏を局部的に生じさせ、これにより電荷が絶縁層内に入り込み、電圧により生じた電界を相殺する。この電荷は導体トラックに電圧が存在しなくなっても存在し続ける。このときこの電荷が導体トラックの下方の表面領域の表面に反転チャネルを誘起する。導体トラックは分離領域及び降伏電圧上昇領域の上方を延在するため、前記反転チャネルが分離領域を導体トラックの下方にある降伏電圧上昇領域と短絡させる。実際には、降伏電圧上昇領域はドレイン領域を取り囲むリング領域である。この場合にはバックゲート領域とドレイン領域との間の降伏電圧上昇領域は導体トラックの下方で連続する。降伏電圧上昇領域間及び内にリーク電流が流れうるため及びバックゲート領域に隣接する降伏電圧上昇領域とバックゲート領域との間において突出部を経て電荷転送が可能であるため、バックゲート領域も反転チャネルに電気的に接続される。ソース領域はバックゲート領域に短絡されているため、ソース領域は降伏電圧上昇領域及び反転チャネルを経て分離領域及び従って半導体本体に接続される。この場合にはリーク電流がソース領域及び半導体本体間を流れうる。バックゲート領域とドレイン領域との間に位置する第１降伏電圧上昇領域を、導体トラックがその上方を延在する降伏電圧上昇領域に接続しない場合には、リーク電流がこの領域を経てソース領域及び半導体本体間を流れることはできない。従って、リーク電流が強く減少され、発生しなくなる。
【００１２】
ドレイン領域への導体トラックの電圧が相当高くなるアプリケーションに好適な本発明半導体装置の第２の実施例では、バックゲート領域とドレイン領域との間の全ての降伏電圧上昇領域を、導体トラックがその上方を延在する降伏電圧上昇領域に接続させないことを特徴とする。導体トラック上の電圧が一層高くなると、降伏電圧上昇領域上の絶縁層内に一層広い面積に亘って、即ち分離領域から遠く離れた所まで電荷が誘起される。この場合には、導体トラックの下方の幾つかの又は全ての降伏電圧上昇領域が反転チャネルにより短絡される。この場合には、第１降伏電圧上昇領域を導体トラックがその上方を延在する降伏電圧上昇領域に接続してない場合でも、第１降伏電圧上昇領域と他の降伏電圧上昇領域との間の電荷転送のためにリーク電流が流れうる。しかし、バックゲート領域とドレイン領域との間の全ての降伏電圧上昇領域を導体トラックの下方の降伏電圧上昇領域に接続させない場合には、導体トラックの下方の降伏電圧上昇領域の部分と降伏電圧上昇領域の他の部分との接続が断たれるため、ソース領域及び半導体本体間にリーク電流が発生しえない。
【００１３】
本発明の他の実施例では、バックゲート領域とドレイン領域との間に位置する降伏電圧上昇領域と、導体トラックがその上方を延在する降伏電圧上昇領域との間の横方向距離を５μm 以上、好ましくは１０μm にする。実際上、このような距離にするとリーク電流が発生しないか強く減少することが確かめられた。
【００１４】
バックゲート領域とドレイン領域との間に位置する降伏電圧上昇領域と、導体トラックがその上方を延在する降伏電圧上昇領域との間に誘電体絶縁層及び導電性フィールドプレートを設け、このフィールドプレートをソース領域に又はチャネル領域の上方に存在するゲート電極に電気的に接続するのが好ましい。実際上、このようにするとリーク電流が更に減少することが確かめられた。
【００１５】
実際には絶縁層内に誘起される電荷は導体トラックの真下にのみ存在するだけでなく、横方向にも広がることが確かめられた。従って、バックゲート領域とドレイン領域との間に位置する降伏電圧上昇領域から導体トラックの隣接縁までの横方向距離を５μm 以上にするのが好ましい。このような距離にすると、バックゲート領域とドレイン領域との間に位置する降伏電圧上昇領域と反転チャネルとの間の接続が存在しないため、リーク電流が全く生じないか強く減少する。
【００１６】
絶縁層はシリコン酸化層とするのが好ましい。リーク電流の問題は特に絶縁層としてシリコン酸化層を使用する場合に発生することが確かめられた。本発明手段によれば、それにもかかわらずシリコン酸化層のような試行試験済の材料を半導体本体装置にリーク電流を発生することなく使用することが可能になる。
【００１７】
【実施例】
本発明を図面を参照して実施例につき詳細に説明する。
各図は概略図であって、一定の寸法比で描いてない。対応する部分には同一の符号を付してある。図１の平面図では、図面を明瞭にするためにドレイン領域及びフィールドプレートの配線パターンのみを示してある。
図１は本発明半導体装置の平面図であり、図２及び図３は図１のそれぞれＩＩ−ＩＩ線及びＩＩＩ−ＩＩＩ線上の断面図である。ロウサイドラテラルＤＭＯＳＴ（ＬＤＭＯＳＴ）を具えるＲＥＳＵＲＦ型の半導体装置は、主として第１導電型の半導体本体１と、表面２に隣接する第１導電型と反対の第２導電型の表面領域３とを具える。表面領域３は表面２と反対側で半導体本体１と第１ｐｎ接合４を形成する。ＬＤＭＯＳＴは表面領域３内に設けられた第１導電型の表面領域の形態のバックゲート領域５及びこのバックゲート領域５内の第２導電型の表面領域の形態のソース領域６を具える。ＬＤＭＯＳＴは、更に、ソース領域６とバックゲート領域５の縁との間に限定されたチャネル領域７及びバックゲート領域５から離れて位置する第２導電型の表面領域の形態のドレイン領域８を具える。表面２に隣接するとともに半導体本体１まで延在する第１導電型の分離領域１５を表面領域３内に、ＬＤＭＯＳＴの周囲に設ける。分離領域１５は高ドープ領域１５Ａと、この領域及び表面２に隣接する同一導電型の低ドープ延長領域１５Ｂとを具える。延長領域１５Ｂは領域１５Ａ近傍の電界を低減する。一個又は数個の第１導電型の降伏電圧上昇領域９、９９をドレイン領域８とバックゲート領域５との間及びドレイン領域８と分離領域１５との間に設ける。これらの降伏電圧上昇領域９、９９は表面２に隣接する表面領域である。ＬＤＭＯＳＴは、動作中ドレイン領域８が半導体本体１及びバックゲート／ソース領域５、６に対し比較的高い電圧なりうるがバックゲート／ソース領域５、６は半導体本体に対し比較的低い電圧にある所謂ロウサイドアプリケーション向きである。実際には、図１に示すように、バックゲート領域５と分離領域１５との間には降伏電圧上昇領域９、９９を設けない。
【００１８】
一般に、表面領域３の単位表面積当たりの第２導電型の総正味ドーピング濃度を、少なくともドレイン領域８とバックゲート領域５との間において、十分低くし、第１ｐｎ接合４間に電圧が印加されたとき降伏が生ずる前に表面領域３が少なくとも局部的にその厚さ全体に亘って空乏化されるようにする。本例のように、表面領域３が降伏電圧上昇領域９、９９からも、及びバックゲート領域５及び表面領域３との間のｐｎ接合からも空乏化される場合には、表面領域３の正味ドーピング濃度を、空乏化が第１ｐｎ接合４のみから生ずる場合より高く選択することができる。表面２に絶縁層１７を設け、その上に、ドレイン領域８に接続され且つ降伏電圧上昇領域９９及び分離領域１５の上方を延在する導体トラック２５を設ける。この導体トラック２５はドレイン領域８を例えば半導体装置の他の部分又は接続パッドに接続する。チャネル領域７の上方に誘電体層３０（ゲート酸化膜）を設ける。ゲート電極を構成する電気導体１８（本例では高ドープ多結晶シリコン導体）をゲート酸化膜上に設ける。酸化層１７に、ソース領域６及びバックゲート領域５の上方に接点窓を設ける。電気導体１９（本例ではアルミニウム導体）をこの接点窓内に設ける。バックゲート領域５及びソース領域６は、ソース領域６がバックゲート領域５により完全に囲まれるように形成するとともに（図１及び図２参照）、バックゲート領域５の部分２０が局部的にソース領域６内にて表面２に隣接するように形成する（図１及び図２参照）。接点窓は部分的にソース領域６及びバックゲート領域５の部分２０の上方に位置させる（図２参照）。従って、電気導体１９はバックゲート領域５及びソース領域６を短絡する。このようなバックゲート領域５及びソース領域６の幾何形状は極めてコンパクトであるとともに、短絡が極めて効果的になる。図１に示すＬＤＭＯＳＴは降伏電圧上昇領域９により囲まれたドレイン領域８を有し、チャネル領域７Ａ，７Ｂが設けられたバックゲート領域５がドレイン領域８の両側に対称に存在する。ＬＤＭＯＳＴにおいては、ゲート酸化膜３０の下方の表面２に生ずる導通チャネル７からの電荷キャリアがバックゲート領域とドレイン領域との間の、表面２及びバックゲート領域５に隣接する部分２６を経てドレイン領域８に通過しうる必要があるため、この部分２６には降伏電圧上昇領域９を設けてはならない。
【００１９】
本発明半導体装置の一例としてｎチャネルＬＤＭＯＳＴにつき説明する。本例では半導体本体１として１．５×１０14原子／ｃｍ3 のドーピング濃度（約９０Ω・ｃｍの固有抵抗）を有するｐ型シリコン基板を用いる。表面領域３は半導体本体１上にエピタキシャル堆積された、７×１０14原子／ｃｍ3 のドーピング濃度及び２５μm の厚さ（約６Ω・ｃｍの固有抵抗）を有するｎ型層を具える。バックゲート領域５は１×１０14原子／ｃｍ2 のｐ型ドーピング濃度を有し、ソース領域６及びドレイン領域８は９×１０15原子／ｃｍ2 のｎ型ドーピング濃度を有する。降伏電圧上昇領域は２×１０12原子／ｃｍ2 のｐ型ドーピング濃度を有する。分離領域１５の高ドープ領域１５Ａは１×１０16原子／ｃｍ2 のｐ型ドーピング濃度を有し、延長領域１５Ｂは２×１０12原子／ｃｍ2 のｐ型ドーピング濃度を有する。チャネル領域７の幅Ｗは約１ｍｍである。図１のＬＤＭＯＳＴは対称構造のため、この幅Ｗは約０．５ｍｍの２つの部分からなる。バックゲート領域５は０．５ｍｍ×２０μm の寸法を有し、ドレイン領域８は０．５ｍｍ×１６μm の寸法を有する（図１）。バックゲート領域５とドレイン領域８との間隔は約７０μm である。第１降伏電圧上昇領域９Ａはバックゲート領域５から１０μm 以上離れた位置に位置し、本例では１４μm の位置に位置する。このような距離にすると、導通チャネル７からの電子電流Ｉを降伏電圧上昇領域９に殆ど妨げられることなくドリフト領域２７を経てドレイン領域８へ伝送することができる。降伏電圧上昇リングの間隔は約３μm である。導体トラック２５はアルミニウムからなる。
【００２０】
このような本発明装置は、例えばビデオ出力増幅器内の高電圧装置として極めて好適である。高電圧半導体装置には低い静消費電力とともに高速応答時間がしばしば望まれる。このことは、ＬＤＭＯＳＴを高速スイッチングしうるようにする必要があるとともにドリフト領域の抵抗値を高くしすぎないようにする、即ち表面領域３のドーピングレベルを低くしすぎないようにする必要がある。
【００２１】
既知の半導体装置においては、バックゲート５とドレイン８との間のＬＤＭＯＳＴの能動部分に位置する降伏電圧上昇領域９の結果としてＬＤＭＯＳＴのスイッチング中に問題が生ずる。ｎチャネルＬＤＭＯＳＴにおいてドレイン領域８及びソース領域６間のドレイン−ソース電圧ＶdsがＬＤＭＯＳＴのスイッチオフ後に増大すると、正孔がパンチスルーによりバックゲート領域５及び表面領域３間のｐｎ接合へ放出されるまで降伏電圧上昇領域９の電圧がドレイン領域８の電圧に追従し、降伏電圧上昇領域９が負に充電され、降伏電圧上昇領域９が少なくとも部分的に空乏化される。ＬＤＭＯＳＴのスイッチオン後に、ドレイン−ソース電圧Ｖdsは低い値になる。このとき、充電された降伏電圧上昇領域９は負電圧にある。降伏電圧上昇領域９は阻止されたｐｎ接合を経て放電しえず、従ってしばらくのあいだ負に充電されたままになり、これに伴いＬＤＭＯＳＴのオン抵抗（ドレイン８及びソース６間の抵抗）が高くなる。これは、バックゲート５及びドレイン８間の表面領域３の部分、所謂ドリフト領域２７が空乏化されたままであるためである。この高オン抵抗は、正孔がバックゲート領域５及び表面領域３間のｐｎ接合からパンチスルーにより供給されるまで持続する。
【００２２】
本発明では、次の２つの領域、即ちバックゲート５を構成する領域及びバックゲート５とドレイン領域８との間に位置しバックゲート５に最も近い第１降伏電圧上昇領域９Ａのうちの少なくとも一方の領域に、他方の領域に向かって突出する少なくとも一つの部分３５を設け、この部分における両領域間の間隔をこれらの領域の隣接部分における間隔より小さくするとともに、第１降伏電圧上昇領域９Ａを、導体トラック２５がその上方を延在する降伏電圧上昇領域９９に接続させない。
【００２３】
ＭＯＳＴ内の電荷キャリアはソース６から、表面２のすぐ下を延在するチャネル領域７を経てドレイン８へ移動しうる必要がある。チャネル領域７からドレイン８へ移動するためには、電荷キャリアは降伏電圧上昇領域９の下を通りドリフト領域２７を経て移動する必要がある（図２の電流Ｉ）。このため、第１降伏電圧上昇領域９Ａは実際には電荷キャリアの流れを妨げないようにバックゲート領域５からかなり大きな距離に位置させる。本発明では、バックゲート領域５と第１降伏電圧上昇領域９Ａとの間隔を突出部３５において局部的に小さくする。この小間隔のために、電荷を一層容易に供給又は除去することができる。例えば、ドレイン−ソース電圧ＶdsがｎチャネルＬＤＭＯＳＴのスイッチオン後に減少すると、第１降伏電圧上昇領域９Ａに突出部３５を経て正孔が与えられるため、第１領域９Ａの電位が急速に上昇する。バックゲート領域５と第１降伏電圧上昇領域９Ａとの間隔は突出部３５の部分よりその外部で大きいため、電荷キャリアは突出部の外部でチャネル領域７からドレイン領域８へ流れることができる（図２、電流Ｉ参照）。他の降伏電圧上昇領域９Ｂ，９Ｃは互いに及び領域９Ａに近接させて第１領域９Ａから他の領域９Ｂ，９Ｃへの比較的容易な電荷輸送を可能にし、これらの領域の電位が自己設定されるようにする。
【００２４】
高電圧半導体装置は通常チャネル長Ｌより大きい幅Ｗを有する細長いチャネル領域７を有する。このような半導体装置においては、突出部３５はチャネル領域７の幅狭端部４０の近くに位置させるのが好ましい。この場合には、チャネル領域７の幅Ｗが実際上小さくならない。更に、突出部３５の幅をかなり大きく選択することができる。図１の半導体装置においては、バックゲート領域５の幅狭端部全体を用いて突出部３５を形成し、バックゲート５と第１降伏電圧上昇領域９Ａとの間で良好な電荷の交換が可能になるようにしている。バックゲート５の幅狭端部と表面領域３との間のｐｎ接合の曲率のために強い電界が局部的に発生しうる。チャネル領域７の幅狭端部における突出部３５の追加の利点は、局部的降伏のような悪影響も突出部３５により抑制しうる点にある。この場合には突出部３５がバックゲート領域５の幅狭領域においてチャネル７からの電荷キャリアの輸送を阻止する。本例では、突出部３５の区域における降伏電圧上昇領域９Ａとバックゲート領域５との間隔を３μm にする。
【００２５】
まだ公開されていない欧州特許出願第９３２０１３７８号に、バックゲート領域５又はバックゲート領域５に最も近接して位置する第１降伏電圧上昇領域９Ａに突出部３５を設けてこの突出部の区域においてバックゲート領域５と第１領域９Ａとの間隔を他の区域より小さくした半導体装置が記載されていることに注意されたい。この特許出願第９３２０１３７８号を突出部３５の種々の実施例につき参照すると、第１領域９Ａとバックゲート領域５とを固定接続している。この半導体装置はスイッチオン時にオン抵抗の増大を全く又は殆ど示さないが、特定の状況、特にドレイン領域８に半導体本体１及びバックゲート／ソース領域５、６に比較して高い電圧が存在しうる所謂ロウサイドアプリケーションにおいてこの突出部は、半導体本体１とバックゲート／ソース領域５、６との間にリーク電流を発生する問題を生ずる。これは半導体装置を、バックゲート／ソース領域５、６と半導体本体１との間に所定の電圧降下を必要とするアプリケーションに使用不適切にする。
【００２６】
本発明では、更に、バックゲート領域５とドレイン領域８との間に位置するバックゲート領域５に最も近い第１降伏電圧上昇領域９Ａを導体トラック２５がその上方に延在する降伏電圧上昇領域９９に接続させない。図１の実施例では、ドレイン領域をリング状に取り囲む降伏電圧上昇領域を導体トラックの両側で遮断させている。この場合にはリーク電流が強く減少するか、全く発生しない。ｎチャネルＬＤＭＯＳＴを具える半導体装置において高い正電圧がドレイン領域８に接続された導体トラック２５に供給されると、この電圧が導体トラック２５の下方の絶縁層１７及び表面領域３にかなり強い電界を発生する。この電界が表面層３に一種の降伏を局部的に発生し、このため負電荷が絶縁層１７内に入り込み、この電圧により発生される電界を相殺する。この負電荷は、導体トラック２５に電圧が存在しなくなっても存在しつづける。このときこの負電荷が導体トラック２５の下方の表面領域３の表面２に正孔の反転チャネルを誘起する。導体トラック２５はｐ型である分離領域１５及び降伏電圧上昇領域９９の上方を延在するため、前記反転チャネルが分離領域１５を降伏電圧上昇領域９９に短絡する。突出部３５を経てバックゲート領域５に接続された降伏電圧上昇領域９Ａが導体トラック２５の下方まで延在する場合には、バックゲート領域５及び従ってソース領域６も発生した反転チャネルに電気的に接続される。この場合バックゲート／ソース領域５、６が反転チャネルを経て分離領域１５及び従って半導体本体１に接続されるため、バックゲート／ソース領域５、６と半導体本体１との間にリーク電流が流れうる。本発明によれば、突出部３５を経てバックゲート領域５に接続された降伏電圧上昇領域９Ａを導体トラック２５の下方に位置する降伏電圧上昇領域９９に接続させない。この場合には、反転チャネルから降伏電圧上昇領域９Ａへの電荷輸送が起こりえない。その結果、リーク電流が強く減少し、又は全く発生しなくなる。
【００２７】
ドレイン領域の接続導体の電圧が相当高くなるアプリケーションに好適な本発明半導体装置の第２の実施例を図１、２及び３に示す。この実施例では、バックゲート領域５とドレイン領域８との間に位置する全ての降伏電圧上昇領域９を、導体トラック２５がその上方に延在する降伏電圧上昇領域９９に接続させない。導体トラック２５に一層高い電圧が存在すると、電荷が絶縁層１７内に一層広い面積に亘って、即ち分離領域から遠く離れた降伏電圧上昇領域９９Ｂ，９９Ｃの上方の部分にも誘起される。降伏電圧上昇領域９、９９は互いにかなり近接して位置するため（実際には約３μm ）、隣接する降伏電圧上昇領域９、９９間で電荷輸送が可能である。このような場合に、導体トラック２５の下方に位置する降伏電圧上昇領域９９に接続されてないのは第１降伏電圧上昇領域９Ａのみであり、他の降伏電圧上昇領域９Ｂ，９Ｃは導体トラック２５がその上方に延在する降伏電圧上昇領域９９Ｂ，９９Ｃに接続されていない場合には、他の降伏電圧上昇領域９Ｂ，９Ｃ，９９Ｂ，９９Ｃを経てバックゲート／ソース領域５、６から半導体本体１へリーク電流が流れうる。その理由は、降伏電圧上昇領域９Ｂ及び９Ｃから９Ａへの電荷輸送により電荷が突出部３５及びバックゲート領域５に到達しうるためである。しかし、バックゲート／ソース領域５、６とドレイン領域８との間の全ての降伏電圧上昇領域を、導体トラック２５がその上方に延在する降伏電圧上昇領域９９に接続させない場合には、ドレイン領域８に相当高い電圧が存在しても、バックゲート／ソース領域５、６と半導体本体１との間にリーク電流は発生しえない。
【００２８】
本発明半導体装置の他の利点は、大きな設計の自由度が得られる点にある。導体トラック２５の下方を延在する降伏電圧上昇領域９９の数及びサイズは、バックゲート領域５とドレイン領域８との間に位置する降伏電圧上昇領域９の数及びサイズと無関係に選択することができる。図１、２及び３では、ドレイン領域８と分離領域１５との間に追加の降伏電圧上昇領域９９Ｄが設けられている。
【００２９】
他の実施例では、バックゲート領域５とドレイン領域８との間に位置する降伏電圧上昇領域９と、導体トラック２５がその上方に延在する降伏電圧上昇領域９９との間の横方向距離６０を５μm 以上、好ましくは１０μm にする。この場合には実際上リーク電流が発生しないか強く減少することが確かめられた。
【００３０】
バックゲート領域５とドレイン領域８との間に位置する降伏電圧上昇領域９と、導体トラック２５がその上方に延在する降伏電圧上昇領域９９との間に誘電体絶縁層及び導電性フィールドプレート７０を設け、このフィールドプレートをソース領域６に又はチャネル領域７の上方に位置するゲート電極１８に電気的に接続するのが好ましい。この場合には実際上リーク電流が更に減少することが確かめられた。降伏電圧上昇領域９が分離領域１５の延長領域１５Ｂに極めて近接して位置する場合には、リーク電流を減少するために絶縁層及びフィールドプレート７０を延長領域１５Ｂと降伏電圧上昇領域９との間に設けることもできる。
【００３１】
実際には絶縁層１７内に誘起される電荷は導体トラック２５の真下にのみ存在するだけでなく、横方向にも広がることが確かめられた。従って、バックゲート領域５とドレイン領域８との間に位置する降伏電圧上昇領域９と導体トラック２５の隣接縁２６との間の横方向距離５０を５μm 以上にするのが好ましい。このような距離５０にすると、バックゲート領域５とドレイン領域８との間に位置する降伏電圧上昇領域９と反転チャネルとの間の接続が生じないため、リーク電流が全く生じないか強く減少する。
【００３２】
絶縁層１７はシリコン酸化層とするのが好ましい。リーク電流の問題は特に絶縁層１７としてシリコン酸化層を使用する場合に発生することが確かめられた。本発明手段によれば、それにもかかわらずシリコン酸化層のような試行試験済の材料を半導体本体装置に、リーク電流を発生することなく使用することが可能になる。
【００３３】
リーク電流の問題は、絶縁層１７の電界が約２００Ｖ／μm の値を越えるときに発生する。この電界は、例えば２．５μm の厚さの絶縁層に５００Ｖの電圧が印加されると発生する。本発明の手段によれば、このような薄い絶縁層を、リーク電流の問題を生ずることなく使用することが可能になる。
【００３４】
本発明半導体装置は高電圧アプリケーションに実用される。ＬＤＭＯＳＴを具える半導体装置を高電圧用に更に好適にするために図示してない追加の手段を講ずることができる。例えば、バックゲート領域５とドレイン領域８との間の降伏電圧上昇領域９の上方の表面２上に、導電性フィールドプレートにより少なくとも部分的に覆われた誘電体層（種々の厚さにしうる）を設けることができる。このようなフィールドプレートは通常ゲート電極又はソース接続導体に電気的に接続する。フィールドプレート及び誘電体層を用いて表面２から表面領域３を空乏化し、表面領域の高いドーピングレベル、例えば１×１０12原子／ｃｍ2 以上、にもかかわらず表面領域３の完全な空乏化をこの領域に降伏が生ずる前に局部的に達成しうるようにする。ロウサイドアプリケーションにおいては、バックゲート領域５の下方の表面領域３と半導体本体１との界面に、半導体本体１のドーパント濃度より高いドーパント濃度を有する第１導電型の埋め込み降伏電圧上昇領域、例えば５×１０13原子／ｃｍ2 のドーピング濃度を有するｐ型埋め込み層を設けることにより、本発明による表面２の降伏電圧上昇領域９の有効性を更に増大させることができる。この場合には、表面の降伏電圧上昇領域９と埋め込み降伏電圧上昇領域との協同作用により表面領域３がバックゲート領域５の下方から強く空乏化されるため、チャネル領域７の近くのドリフト領域２７の電界が弱くなり、表面領域３の降伏が一層起こりにくくなる。更に、ｎチャネルＬＤＭＯＳＴのドレイン領域８の電圧変化時に正孔が基板１に一層良好に放出される。
【００３５】
本発明は上述した実施例にのみ限定されものではない。例えば、シリコン半導体本体の代わりに他の半導体材料を使用することができる。表面領域３はエピタキシャル成長のみならず、拡散又はインプランテーションにより設けることもできる。上述の実施例の各領域の導電型は反対にすることもできる。上述の実施例では中央のドレイン領域８の両側にバックゲート領域５を設けた対称構造を使用し、チャネル領域７を２つのチャネル半部７Ａ及び７Ｂに分割しているが、本発明は他の構造、例えば非対称構造のＬＤＭＯＳＴにも使用しうること明らかである。
【図面の簡単な説明】
【図１】本発明半導体装置の平面図である。
【図２】図１に示す半導体装置のＩＩ−ＩＩ線上の断面図である。
【図３】図１に示す半導体装置のＩＩＩ−ＩＩＩ線上の断面図である。
【符号の説明】
１  半導体本体
２  表面
３  表面領域
４  第１ｐｎ接合
５  バックゲート領域
６  ソース領域
７  チャネル領域
８  ドレイン領域
９、９９  降伏電圧上昇領域
１５  分離領域
１７  絶縁層
１８  ゲート電極
１９  ソース電極
２５  導体トラック
２７  ドリフト領域
３０  ゲート酸化膜
３５  突出部
【図１】
0004014659.tif 000002
【図２】
0004014659.tif 000003
【図３】
0004014659.tif 000004