(57)【特許請求の範囲】
【請求項１】
半導体素子と、
第一グランド用配線層と、前記第一グランド用配線層とは異なる層に設けられた第二グランド用配線層と、前記第一グランド用配線層と前記第二グランド用配線層との間に配置された電源用配線層と、前記第一グランド用配線層と前記電源用配線層との間に配置された第一信号用配線層と、前記第二グランド用配線層と前記電源用配線層との間に配置された第二信号用配線層を有し、前記半導体素子の周囲に配置された複数のボンディングリードと、前記半導体素子と前記複数のボンディングリードとをそれぞれ電気的に接続する複数のボンディングワイヤと、前記複数のボンディングリードと複数の信号配線を介してそれぞれと電気的に接続され、かつ前記第一及び第二信号用配線層にそれぞれ設けられた複数の内部端子と、前記複数の内部端子とそれぞれ電気的に接続される複数の外部端子とを有した基板とを備えた半導体装置において、
前記基板の前記第一及び第二信号用配線層のそれぞれには、前記複数の内部端子として、信号用端子ならびに電源用またはグランド用の端子とを備え、
前記複数のボンディングリードの列に最も近い列として配置される第一の内部端子列には、電源用またはグランド用の端子が配置され、
前記第一の内部端子列の次に前記ボンディングリードに近い列として配置される第二の内部端子列には、第二の内部端子列における内部端子のうちの信号用端子の占める割合が、前記信号用配線層全体における内部端子のうちの信号用端子の占める割合よりも多くなるように信号用端子が配置され、
前記第一の内部端子列の端子ピッチは前記第二の内部端子列の端子ピッチの整数倍となるピッチを有するように、内部端子が配置されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、前記第一の内部端子列の端子ピッチは、前記第二の内部端子列の端子ピッチと同じピッチとなる部分を有することを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、前記第一の内部端子列の端子ピッチは、全ての端子間で前記第二の内部端子列の端子ピッチの整数倍であることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、前記第一の内部端子列の端子ピッチは、前記第二の内部端子列の端子ピッチの二倍となるピッチを有することを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、前記第二の内部端子列の内部端子は、全て信号用端子であることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子が搭載される基板の一面に外部端子を格子状に配置した半導体装置に関し、特にボール・グリッド・アレイ(以下ＢＧＡ)、ピン・グリッド・アレイ(以下ＰＧＡ)及びランド・グリッド・アレイ(以下ＬＧＡ)型等のパッケージを用いた半導体装置に好適な技術に関するものである。
【０００２】
【従来の技術】
ＢＧＡ、ＰＧＡ及びＬＧＡ等のパッケージでは、基板に半導体チップが配置され、半導体チップとの電気的な接続端子としてワイヤボンディングが用いられる。このような構造のパッケージでは、熱抵抗を低減するため、基板の中心部にチップ搭載用のキャビティが開口され、その裏にヒートスプレッタとしてＣｕ板等の金属板を貼り合わせた構造が多く用いられる。この場合、チップ搭載部周辺にワイヤボンディングリードが形成され、さらに外周に配置されている配線基板の配線層上に内部端子が形成される。内部端子とボンディングリードは一般には基板に設けられた配線層上の配線を介して電気的に接続される。そして内部端子はスルーホールを介して、ピン又ははんだボール等の外部端子と接続される。基板平面に垂直な方向から見ると、内部端子は配線層上のスルーホールの位置に設けられる。すなわち、スルーホールも端子と同一ピッチで形成される。特に、信号用ボンディングリードと信号用内部端子とを接続する信号用配線は、スルーホール数の増大を防止するため、信号用ボンディングリードと同一層に形成されるのが一般的である。近年のＬＳＩの小型化、外部端子の多ピン化にともない、同一層に形成される信号用配線及び内部端子はできる限り微細な線幅、スペースに配置することが要求されてきている。この要求に対応するため、特開平4-335555には、ＰＧＡ型半導体装置において、配線回路基板上に形成される端子のうち隣接するもの同士の間隔を、ボンディングリードに近いほど広くなるように配置するものが開示されている。また、特開平7-307404には、ＰＧＡ型半導体装置において、半導体装置のリードピンを外側ほど狭い間隔で配置する技術が開示されている。また上記リードピンのうち最も内側のものは全て電源用リードピンとし、外側のものは信号用リードピンとする技術が開示されている。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来技術には配線基板上に形成される内部端子において、電気的特性の面および配線配置の容易性の両面から信号端子を効率的に配置することについて考慮されていない。
【０００４】
本発明の目的は、外部端子を格子状に配置する半導体装置において、半導体素子と内部端子間の接続用配線を有効に引き出しつつ、電気特性に優れた内部端子配置を有する半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するために、本発明は以下の構成を有する。
【０００６】
すなわち、本発明は、半導体素子と、第一グランド用配線層と、前記第一グランド用配線層とは異なる層に設けられた第二グランド用配線層と、前記第一グランド用配線層と前記第二グランド用配線層との間に配置された電源用配線層と、前記第一グランド用配線層と前記電源用配線層との間に配置された第一信号用配線層と、前記第二グランド用配線層と前記電源用配線層との間に配置された第二信号用配線層を有し、前記半導体素子の周囲に配置された複数のボンディングリードと、前記半導体素子と前記複数のボンディングリードとをそれぞれ電気的に接続する複数のボンディングワイヤと、前記複数のボンディングリードと複数の信号配線を介してそれぞれと電気的に接続され、かつ前記第一及び第二信号用配線層にそれぞれ設けられた複数の内部端子と、前記複数の内部端子とそれぞれ電気的に接続される複数の外部端子とを有した基板とを備えた半導体装置において、前記基板の前記第一及び第二信号用配線層のそれぞれには、前記複数の内部端子として、信号用端子ならびに電源用またはグランド用の端子とを備え、前記複数のボンディングリードの列に最も近い列として配置される第一の内部端子列には、電源用またはグランド用の端子が配置され、前記第一の内部端子列の次に前記ボンディングリードに近い列として配置される第二の内部端子列には、第二の内部端子列における内部端子のうちの信号用端子の占める割合が、前記信号用配線層全体における内部端子のうちの信号用端子の占める割合よりも多くなるように信号用端子が配置され、前記第一の内部端子列の端子ピッチは前記第二の内部端子列の端子ピッチの整数倍となるピッチを有するように、内部端子が配置されていることを特徴とするものである。
【０００７】
前記本発明の構成によれば、前記第一の内部端子ピッチを、前記第二の内部端子ピッチの整数倍とし、前記第二の内部端子に配置される信号端子の割合を多くすることで、有効に配線を引き出すことができる。
【０００８】
また、前記第一の内部端子に電源端子およびグランド端子を配置することで電気的特性に優れた半導体装置を提供することができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して詳細に説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号及び同一名称を付与している。
【００１０】
（実施例１）
図１及び図２は本発明の第１の実施例を説明するための図であり、図１はファンアウト型ＢＧＡ型半導体装置の断面構造概略図、図２はファンアウト型ＢＧＡ型半導体装置に組み込まれた第一信号配線層のパターン図である。
【００１１】
図１は本発明の実施例１のファンアウト型ＢＧＡ型半導体装置の断面構造概略図を示している。
【００１２】
図１において、１は半導体チップ、２はボール供給ランド層、３は第一グランド配線層、４は第一信号配線層、５は電源配線層、６は第二信号配線層、７は第二グランド配線層、８はソルダレジスト、９はボール状の外部端子、１０は電源リング、１１はグランドリング、１２はヒートスプレッダ、１３はボンディングワイヤ、１４は信号用ボンディングリード、１５は信号用配線、１６はスルーホール、１７はコア材、１８はプリプレグ、１９は信号端子としての内部端子を示している。
【００１３】
本実施例では、信号配線層は第一信号配線層４および第二信号配線層６の２層から形成され、各信号配線層は電源配線層５、第一グランド配線層３、第二グランド配線層７に挟まれた構造をしている。最上層はボール供給ランド層２である。ボール供給ランド層２上に設けられたボール状の外部端子９は、信号配線層上に設けられた信号端子としての内部端子１９とスルーホール１６によって電気的に接続されている。第一及び第二信号配線層のキャビティ部には、電源リング１０およびグランドリング１１が形成されており、それぞれ電源配線層５および第一、第二グランド層３、７に形成される導電膜によってベタ配線として電気的に接続されている。第一、第二信号配線層４、６上に配置される信号端子としての内部端子１９は、それぞれの信号配線層に配置される信号用配線からボンディングリード１４およびボンディングワイヤ１３を介して半導体チップ１と接続されている。また電源配線層５及び第一、第二グランド層３、７に配置される電源端子としての内部端子及びグランド端子としての内部端子はそれぞれの層上に配置される導電膜によってベタ配線され、電源リング１０、グランドリング１１及びボンディングワイヤ１３を介して半導体チップ１と接続されている。
【００１４】
図２に第一信号配線層４の配線パターンを示す。１９は信号端子としての内部端子、２０は電源端子としての内部端子、２１はグランド端子としての内部端子であり、内部端子中心の円形はスルーホール１６の内面に相当する。また２２は第一の内部端子列、２３は第二の内部端子列、２４は第一の内部端子のピッチ、２５は第二の内部端子のピッチを示している。ここで第一の内部端子列とは、ボンディングリード１４の列に最も近い内部端子列（２２で示す領域）を示し、第二の内部端子列とは第一の内部端子列の一列外に配置されている端子列（２３で示す領域）について示している。半導体チップ１の周辺に配置されたボンディングリード１４からそれぞれの信号端子としての内部端子１９まで、信号用配線１５が布線されている。本実施例１の特徴は、第一の内部端子のピッチ２４を、第二の内部端子のピッチ２５の整数倍とし、前記第二の内部端子列２３に占める信号端子の割合を、信号配線層全体に配置される全ての内部端子に占める信号端子の割合より大きくしていることである。これにより有効に配線を引き出し、また前記第一の内部端子列２２に内部端子として電源端子２０もしくは内部端子としてグランド端子２１を配置することで電気的特性に優れた半導体装置を提供できる。
【００１５】
ここで本実施例に基づいて、本発明の原理の説明を行う。
【００１６】
まず、有効に配線を引き出す観点から本発明の原理について説明する。
【００１７】
信号配線層上の内部端子間に配線を配置する場合に、ボンディングリードから最も近い内部端子列に電源用またはグランド用の内部端子を配置してしまうと、ボンディングリードと配線により接続することができる内部端子としての信号端子の数が制約を受ける。図３は、信号配線層と、電源およびグランド配線層とを別個に有する多層配線構造のＢＧＡ型半導体装置の信号配線層上の内部端子パターンの一部を模式的に示した図である。２６は配線が接続されていない信号端子を示している。信号端子１９、電源端子２０、グランド端子２１は配線層上に格子状に配置されている。図３(a)、(b)はともに、図中に内部端子が２０個ある例を示し、そのうち信号端子１９が計１３個、電源端子２０が４個、グランド端子２１が３個で構成されており、信号用配線１５を内部端子間に２本引くことができる場合について示している。図３(a)は、信号端子１９と電源端子２０とグランド端子２１を全体的にまんべんなく均等に配置したものであるが、図３(a)のような端子配置ではボンディングリード列１４から遠い列に配置されている端子に対しての信号用配線１５の供給本数が不足しており、配線が接続されない信号端子２６が存在する。これに対し図３(b)はボンディングリード１４に最も近い列の端子にすべて信号端子１９を配置したものである。(b)のように、ボンディングリード列１４に最も近い列において信号端子１９の割合を高くして配置することで、(a)の場合に生じるボンディングリード１４から遠い列に信号用配線１５が接続できないといった問題は解消され、配線が接続されていない信号端子２６をなくすことができる。
【００１８】
隣接する２端子間を通すことができる配線の本数は２本と決まっているので、図３(a)の場合のように比較的ボンディングリード１４から遠くの位置に信号端子１９を配置することは、信号用配線１５をその位置まで供給する上で不利である。それに対し図３(b)の場合においてはボンディングリード列１４に最も近い列に信号端子をわりあてているので、信号用配線１５は隣接する端子間を通ることなくボンディングリード列１４から最も近くの端子列に直に接続される。その結果、図３(a)、図３(b)の場合にように全体の信号端子数、電源端子数、グランド端子数の割合が等しくても、信号端子１９の配置を変化させることで、１つの配線層を使って供給できる信号用配線１５の数に相違が生じる。
【００１９】
つまりボンディングパット１４に最も近い内部端子列に、できるだけ多くの信号端子１９を配置することは、限られたスペースでより多くの信号用配線１５を供給する上で非常に重要な事である。より多くの信号用配線１５を供給するためには、図３(b)の場合のようにボンディングリード１４に最も近い端子列に配置する端子はすべて信号端子１９であることが好ましい。逆に、ボンディングリード１４の近くの端子列に多くの電源端子２０もしくはグランド端子２１が配置されていると、その分の信号端子１９をボンディングリード１４から遠くの端子列に配置しなくてはならない。端子間に配線される配線の本数には限界があるので、ボンディングリード１４から遠い端子列まで信号配線１５を供給するのが困難となる。
【００２０】
次に電気的特性の観点から本発明の原理について説明する。
【００２１】
同一層に形成される信号端子において、できる限り多くの信号端子をボンディングリード列から最も近い列に配置する際に、局所的に信号端子のみが集中し、電気的特性が低下するという問題が生じる。以上のことを説明するため、図４(a)及び図４(b)にＢＧＡパッケージの断面構造概略図の一部を示す。２７は信号に起因して生ずる電流、２８はリターン電流、２９は信号端子としての外部端子、３０および３１はグランド端子としての外部端子を示している。
【００２２】
図４の断面構造概略図において、図４(a)は信号に起因して生ずる電流２７が入力される信号端子としての外部端子２９付近にのみグランド端子３０が配置され、ボンディングリード１４付近に端子が配置されてない例を示しており、図４(b)は信号に起因して生ずる電流２７が入力される信号端子としての外部端子２９付近とボンディングリード１４付近など全体的にまばらにグランド端子３０、３１が配置されている例を示している。図４(a)は信号端子付近にのみグランド端子３０が配置されているので、電流２７が信号端子としての外部端子２９から入力されると、第一信号配線層４を通ってチップ１に入力され、リターン電流２８は第二グランド配線層７を通ってグランド端子としての外部端子３０から出力されている。このとき、電流２７が通る第一信号配線層４とリターン電流２８が通る第二グランド配線層７は互いに隣接した層でないので、電流２７及びリターン電流２８の相互作用による相互インダクタンスが働かない。
【００２３】
これに対し、図４(b)は信号用端子としての外部端子２９付近とボンディングリード１４付近など全体的にまばらにグランド端子３０、３１が配置されている。従って第一信号配線層４を通って電流２７がチップ１に入力され、リターン電流２８はボンディングリード１４付近のグランド端子スルーホール１６を介して、第一グランド配線層３よりグランド端子としての外部端子３０へ出力される。このとき電流２７が通る上段信号層４とリターン電流２８が通る上段グランド層３は互いに隣接した層であるから、電流２７及びリターン電流２８の相互作用による相互インダクタンスが働き、実効インダクタンスが低下する。したがって図４(b)において電気的特性は図４(a)と比較して大きく向上する。つまり電流２７とリターン電流２８が通るそれぞれの配線層を、できるだけ長い区間で隣接させるために、グランド端子は配線層上に配置される信号端子付近に全体的にまばらに配置し、しかもボンディングリード付近にグランド端子が配置されていることが電気的特性を向上する上で重要である。同様のことは信号用端子と電源端子の関係においても言うことができる。
【００２４】
言い換えると、図３(b)のようにボンディングリードに最も近い列のみ局所的に信号端子を配置するのは電気的特性を考慮する観点からは好ましくない。
【００２５】
そこで双方の観点から、有効に配線を引き出しかつ電気的特性に優れた半導体装置を得るために、本発明の実施例においては、ボンディングリードに最も近い内部端子列とボンディングリードの間に、更に一列内部端子列を追加し、その端子ピッチを整数倍（例えば２倍）とすることで、配線の引き出しを確保しつつ、第一の端子列には電源端子もしくはグランド端子を割り当て、電気的特性に優れた半導体装置を実現した。
【００２６】
図３(c)は、上記の構成によるＢＧＡ型半導体装置の信号層上端子パターンの一部を模式的に示した図である。第一の内部端子列２２はボンディングリード１４から最も近い列に配置され、第二の内部端子列２３は第一の内部端子列２２の次にボンディングリード１４と近い列に配置されている。第二の内部端子列２３の隣接する端子間には、図３(b)同様、２本の信号線が配置できる。一方、第一の内部端子列２２の隣接する端子間ピッチは第二の内部端子列の隣接する端子間ピッチの２倍としているので、第一の内部端子間には９〜１０本の信号配線を引き出すことができる。ボンディングリード周辺部は配線が集中するが、第一の内部端子列２２の端子間ピッチは、第二の内部端子列８の隣接する端子間ピッチの２倍としているので、配線集中に影響されることなく内部端子を配置することができる。図３(c)の例で示した第一の内部端子列２２は、図３(a)、(b)の端子配置においてさらにボンディングリード１４に近い列に一列配置した構成になっているので、図３(c)の端子配置によると半導体装置自体のサイズを大きくすることなく全体の端子数を増加することができる。
【００２７】
また、第二の内部端子列２３において信号端子が占める割合は、信号線の引き出しを容易にするために、多ければ多いほどよいが、少なくともパッケージ全体における端子のうち信号端子が占める割合よりも多い割合で、信号端子が第二の内部端子列に設けられていればよい。これにより、有効に信号配線を引き出すことが可能になる。また、第一の内部端子のピッチは全ての箇所で第二の内部端子のピッチの整数倍（好ましくは２倍）になっていることが望ましいが、必ずしも全ての箇所で整数倍のピッチになっている必要はなく、第一の内部端子のピッチと同じピッチの箇所があってもよい。更には、電気的特性を考慮すると、第一の内部端子列の全てを電源用またはグランド用の端子としてもよいが、パッケージ全体に必要な信号端子の数を考慮し、適宜信号端子を設けてもよい。
【００２８】
図３(c)に示す配置と同様に、本実施例１の図２に示す第一の信号配線層の配線パターンにおいても、ボンディングリード１４の最も近くに配置されている第一の内部端子ピッチ２４は前記第二の内部端子ピッチ２５の整数倍となっている。本実施例の図２において、第一の内部端子以外の端子ピッチ間に通すことのできる配線は２本としており、そのとき第一列目の端子ピッチ間に通すことのできる信号用配線１５は９〜１０本程度としている。本実施例では特に第一の内部端子ピッチ２４を２倍とすることで、信号用配線１５が集中するボンディングリード部付近の配線密度に影響されることなく、端子を配線基板上に配置することができる。
【００２９】
参考例として、図５に本実施例１から第一の内部端子列を省いた配線パターンを示す。この場合、信号用配線が集中している最内列に同じピッチの端子列をもう１列増やすことは、端子径、端子ピッチ、配線幅を考慮すると不可能である。また最外周に列を増やすことはパッケージサイズが大きくなってしまう。しかし本発明の実施例１の図２のように、最内列のそれぞれ隣接する端子間隔が広い端子列を設けると、ボンディングパット付近の配線集中部に影響なく端子を配置することができる。また図５の参考例と比較して、本実施例１ではパッケージサイズを増大させることなく端子数を増加させることができる。
【００３０】
本実施例１では第一の内部端子ピッチ２４を第二の内部端子ピッチ２５の２倍としているが、全て２倍ピッチとする必要はなく、配線を配置するのに支障をきたさない程度であるなら、本実施例１において端子が配置されていない部分に端子を配置してもよい。また第一の内部端子ピッチ２４を第二の内部端子ピッチ２５の三倍以上の整数倍としてもよい。上記効果を達成するためには、第一の内部端子ピッチ２４に第二の内部端子ピッチ２５より広いピッチとなる部分が存在していればよいのである。
【００３１】
また本実施例１の他の特徴は、第一の内部端子列２２に電源端子またはグランド端子を配置し、第二の端子列２３に配置される信号端子の割合を、パッケージ全体に配置される信号端子の割合以上にした点にある。
【００３２】
参考例図５において、多くの信号線をとりだすためには、配線層上に配置される端子のうち最もボンディングリードに近い端子列に、信号端子を配置する事が望ましい。理由は発明の原理にて既述した通りであるが、この場合ボンディングリード１４に最も近い端子列に信号端子を多く配置していることから、相互インダクタンスが働かず、電気的特性の低下が懸念される。そこで、図２に示す本実施例１の構成のように、ボンディングリードに最も近い第一の内部端子列２２に電源端子またはグランド端子を配置し、ボンディングリードに２番目に近い第二の内部端子列２３に配置される信号端子の割合を、全体の信号端子の割合より多い割合にすることで、引き出せる信号本数の数には影響なく、実効インダクタンスを向上することができ、パッケージサイズを大きくすることなく有効に配線を引きだし、全体の端子数を増加することができる。ボンディングリードに２番目に近い第二の内部端子列２３に配置される端子は、すべて信号端子であっても上記効果は達成できる。また電気的特性向上の点を考慮し、まんべんなく電源端子およびグランド端子を配置するのであれば、第二の内部端子列２３にも電源端子、グランド端子を配置してもよいが、このとき第二の内部端子列２３には多くの信号配線供給の点から、できる限り多くの信号端子を配置することが好ましい。したがって第二の内部端子列２３に配置される信号端子の割合を、配線層すべてに配置される信号端子の割合より多くなるように信号端子を配置しておけば、効率よく配線を提供する効果は達成できる。また同時に第一の内部端子列２２に電源端子またはグランド端子を配置することで、比較的電源端子、グランド端子の数が少ない第二の内部端子列２３の電源端子またはグランド端子の補充をし、全体的な電気的特性低下の問題が解消できる。具体的な数値を示すと、図２には全端子数３６０端子、信号端子２５２端子、電源端子およびグランド端子が計１０８端子配置された信号配線層パターンを示しているので、パッケージ全体に配置される信号端子の割合は（信号端子数／全端子数）＝７０％である。ここで第二の内部端子列２３に配置される端子は総数５２端子、そのうち信号端子は４４端子であるので、信号端子の割合は（第二の内部端子列２３に配置される信号端子数／第二の内部端子列２３に配置される全端子数）＝約８５％である。したがって図２において、第二の内部端子列２３に配置される信号端子の割合（８５％）は、パッケージ全体に配置される信号端子の割合（７０％）以上としている。上記に示すような構成にすることで、効率よく配線を提供することができ、同時に第一の内部端子２２に電源端子またはグランド端子を配置することで、全体的な電気的特性を向上する効果を達成できる。本実施例のような配置は、特に１０００ピンを越えるような多ピンのＢＧＡ，ＰＧＡ，ＬＧＡ等のパッケージにおいては配線の引き出しが困難になるために、特に顕著な効果を達成する。
【００３３】
（実施例２）
図６に本発明による第２の実施例を説明するための図を示す。実施例１の図１と同様に、１は半導体チップ、２はボール供給ランド層、３は第一グランド配線層、４は第一信号配線層、５は電源配線層、６は第二信号配線層、７は第二グランド配線層、８はソルダレジスト、１３はボンディングワイヤ、１５は信号用配線、１６はスルーホールを示している。図６は半導体チップのサイズがパッケージと同等サイズの場合のＢＧＡ パッケージの断面構造概略図である。
【００３４】
図６の実施例２において、第一信号配線層４、第二信号配線層６、電源配線層５、第一グランド配線層３、第二グランド配線層７を有する多層構造は実施例１と同じように構成されているが、実施例１はファンアウトタイプのＢＧＡ型半導体装置、実施例２はファンインタイプのＢＧＡ型半導体装置である点が異なっている。つまり、実施例２においては、それぞれの配線層上のボンディングリード１４から半導体装置の内側の配線層上に配置されている内部端子に配線接続するような構造となっている。実施例２のような構造の半導体装置においても、内部端子のピッチおよび信号端子、電源端子、グランド配置を実施例１の場合と同様に、第一の内部端子列（ボンディングリードに最も近い内部端子列）のピッチは第二の内部端子列（ボンディングリードに２番目に近い内部端子列）のピッチの整数倍とし、第一の端子に電源端子またはグランド端子を配置し、第二の端子列に配置される信号端子の割合を全体の信号端子の割合より多くすることで、効率よく配線することができ、電気的特性の問題を解決できる。以上説明してきたＢＧＡ型パッケージを用いた半導体装置は、従来から知られている手法で基板部分が作成され、それに半導体チップ１が搭載され、半導体チップ１のボンディングパッドと、基板上のボンディングリード１４とが、従来から知られた手法のワイヤボンディングによってボンディングされることで製造される。
【００３５】
以上、本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではない。例えば前記実施例においてＢＧＡ型半導体装置について説明したが、ＰＧＡ型、ＬＧＡ型等の外部端子が格子状に配置される半導体装置においても上記効果は達成できる。半導体装置内に配置する半導体素子としてはベアチップはもちろんのこと、ＱＦＰ型の多ピン半導体パッケージを用いてもよい。また実施例１，２においてチップと内部端子とのチップ接続端子として、ボンディングリードおよびボンディングワイヤを用いたが、バンプ接続等の接続手段によっても上記効果は達成できる。また、実施例１，２はファンアウトタイプおよびファンインタイプの半導体装置における実施例を示したが、ボンディングリード等の接続手段から半導体装置の内側および外側へ信号端子、電源端子、グランド端子が配置されている構造であるファンインアウトタイプの半導体装置においても上記効果は達成できる。
【００３６】
また、実施例１、２においては多層配線構造の内部に信号配線層を設け、信号配線層上に内部端子を配置しボンディングリードと信号配線により信号端子としての内部端子を電気的に接続しているが、ボール供給ランド層上に信号配線を布線することで、ランド層上の端子に信号配線を接続することもできる。つまり、この場合はランド層上の端子が、実施例１、２における内部端子と同じ役割を果たすことになる。このとき信号配線を布線する層は、ボール供給ランド層のみであっても、さらに他の別の信号配線層を設けてもよい。この構造においても実施例１、２と同様、ボンディングリードに最も近い端子列（第一の端子列）の端子ピッチを、ボンディングリードに２番目に近い端子列（第二の端子列）の端子ピッチの整数倍となるピッチを有し、前記第一の端子列に配置されるランド層上の端子に電源端子またはグランド端子を配置し、前記第二の端子列に配置されるランド層上の端子のうち信号端子の占める割合が、前記ボール供給ランド層上全体におけるランド層上のうちの信号端子の占める割合よりも多くなるように信号端子を配置すれば、上記効果を達成できる。
【００３７】
【発明の効果】
以上のように、本発明によれば、半導体素子と内部端子との間の信号配線を効率よく布線し、かつ電気的特性を向上することができ、パッケージサイズを大きくすることなく全体の端子数を増加することができるという優れた効果が得られるものである。
【図面の簡単な説明】
【図１】ファンアウト型ＢＧＡパッケージの断面構造概略図である。
【図２】ファンアウト型ＢＧＡパッケージに組み込まれた第一信号配線層のパターン図である。
【図３】ＢＧＡ型半導体装置の信号配線層上の内部端子パターンの一部を模式的に示した図である。
【図４】ファンアウト型ＢＧＡパッケージの断面構造を用いて電気的特性を説明した概略図である。
【図５】図２のＢＧＡパッケージに組み込まれた第一信号配線層のパターンから第一の端子列を省いた配線パターンを示す図である。
【図６】本発明の一実施例によるファンイン型のＢＧＡパッケージの断面構造概略図である。
【符号の説明】
１…半導体チップ、２…ボール供給ランド層、３…第一グランド配線層、４…第一信号配線層、５…電源配線層、６…第二信号配線層、７…第二グランド配線層、８…ソルダレジスト、９…ボール状の外部端子、１０…電源リング、１１…グランドリング、１２…ヒートスプレッダ、１３…ボンディングワイヤ、１４…信号用ボンディングリード、１５…信号用配線、１６…スルーホール、１７…コア材、１８…プリプレグ、１９…信号端子としての内部端子、２０…電源端子としての内部端子、２１…グランド端子としての内部端子、２２…第一の内部端子列、２３…第二の内部端子列、２４…第一の内部端子のピッチ、２５…第二の内部端子のピッチ、２６…信号用配線が接続されていない信号端子、２７…信号に起因して生ずる電流、２８…リターン電流、２９…信号端子としての外部端子、３０…グランド端子としての外部端子、３１…グランド端子としての外部端子。
【図１】
0003982960.tif 000002
【図２】
0003982960.tif 000003
【図３】
0003982960.tif 000004
【図４】
0003982960.tif 000005
【図５】
0003982960.tif 000006
【図６】
0003982960.tif 000007