(57)【特許請求の範囲】
【請求項１】
画像データに応じて出力すべき階調電圧を発生する回路と出力端子との間に，入力端子の電圧と出力の電圧とが少なくとも同じ時に出力がハイインピーダンスとなる増幅回路を挿入し，さらに、前記出力すべき階調電圧により前記出力端子の電圧レベルを補填する駆動電圧補填回路とを有し、
前記表示制御回路は、それぞれ異なった複数の電圧を出力する第１の電圧源回路と、前記第１の電圧源回路の出力する複数の電圧から前記表示データに基づいて選択した電圧を前記入力端子に与える第１のセレクタ回路とをさらに備え、
前記駆動電圧補填回路は、前記第１の電圧源回路の出力する複数の電圧にそれぞれ関連する複数の電圧を出力する第２の電圧源回路と、前記第２の電圧源回路の出力する複数の電圧から前記表示データに基づいて選択した電圧を前記出力端子に与える第２のセレクタ回路とを有することを特徴とする表示制御回路。
【請求項２】
前記第２の電圧源回路は、前記第１の電圧源回路の出力する複数の電圧をそれぞれ入力とするボルテージフォロワー接続された複数の演算増幅回路を有することを特徴とする請求項１記載の表示制御回路。
【請求項３】
前記表示制御回路は複数の出力端子をそれぞれ別の表示データに基づいて駆動する表示制御回路であって、
前記増幅回路、及び前記第１、第２のセレクタ回路を出力端子毎に設け、前記第１の電圧源回路、第２の電圧源回路は、複数の出力端子に対して共通に設けたことを特徴とする請求項２記載の表示制御回路。
【請求項４】
複数の出力端子をそれぞれ表示データに基づき複数の階調電圧の中から選択した階調電圧で駆動する表示制御回路であって、
前記出力端子毎に設けられ前記出力端子を駆動する第１の増幅回路と、前記出力端子毎に設けられた選択回路を介してその出力端子を駆動する前記複数の階調電圧毎に設けられた第２の増幅回路とを備え、
前記第１の増幅回路は入力の電圧と出力の電圧とが少なくとも同じ時に出力がハイインピーダンスとなる不感帯を有し、前記第２の増幅回路は前記不感帯を有しない増幅回路としたことを特徴とする表示制御回路。
【請求項５】
表示データに基づき選択した駆動電圧で出力端子を駆動する表示制御回路において、第１の増幅回路とこの増幅回路の消費電力より小さい電力でもって動作する第２の増幅回路とを設け、第１の階調数モードの時は前記第１の増幅回路により前記出力端子を駆動し、前記第１の階調数より少ない第２の階調数モードの時は前記第１の増幅回路を非活性にした状態で前記第２の増幅回路により前記出力端子を駆動すると共に前記駆動電圧を用いて前記出力端子の電圧を補填するようにしたことを特徴とする表示制御回路。
【請求項６】
入力の変化に対する出力の変化に不感帯を持たない第１の増幅回路と、前記不感帯を有する第２の増幅回路とを、駆動電圧発生回路と出力端子との間に並列に接続し、第１の階調数モードの時は少なくとも前記第１の増幅回路を活性化し、前記第１の階調数モードよりも少ない第２の階調数モードの時は前記第１の増幅回路を非活性化する一方前記第２の増幅回路を活性化し、更に、前記第２の階調数モードにおいて前記第２の増幅回路の入力電圧に関連する電圧を用いて前記出力端子の電圧を補填するようにしたことを特徴とする表示制御回路。
【請求項７】
複数のデータ線と複数の走査線とのそれぞれ交点にマトリクス状に配置された複数の単位画素の表示をデータ線と走査線とに印加される電圧により制御する表示装置であって、
前記データ線を前記請求項１乃至６いずれか１項記載の表示制御回路で駆動するようにしたことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動の液晶表示装置や有機ＥＬ表示装置のような、複数のデータ線と複数の走査線とのそれぞれ交点付近にマトリクス状に配置された複数の単位画素の表示をデータ線と走査線とに印加される電圧により制御する表示装置及びその表示制御回路に関し、特にデータ線に画像情報に応じたデータ電圧を供給するソースドライバに関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや携帯電話に代表されるようにＴＦＴ型液晶表示装置なフラットディスプレイ装置は高品位な表示が可能でありかつコンパクトで低消費電力な表示装置として広く使用されている。
【０００３】
このようなフラットディスプレイ装置は、複数のデータ線と複数の走査線との交点にマトリクス状にＴＦＴトランジスタ等のアクティブ素子を配置し、対応する走査線に選択電圧を与えられたときに当該アクティブ素子を導通させてデータ線に与えられた電圧を表示セルに蓄積させ、走査線が非選択時のときには表示セルに蓄積された電圧を保持させて液晶に与えることにより表示を行おうとするものである。表示セルは、画像表示データの各ドットに対応して設けられており、各ドット表示の濃淡に合わせて保持する電圧が変わるように制御される。また、カラー表示を行うときは、各ドットについて、それぞれ３原色のうち１つを受け持つ３つの表示セルを設け、３つの表示セルの保持電圧によって３原色それぞれの濃淡を制御しカラー表示を行う。
【０００４】
このソース線の駆動には表示制御回路としてのソースドライバが用いられる。図１０に、特開平４−２４２７８８号公報に記載されているソースドライバの従来例を示す。本ドライバにおいて、各画素の画像データはデジタルデータとしてデータバスＤＩＮに現れ、このバスは複数の出力セル１００３−１乃至１００３−Ｎに接続されている。各出力セル１００３には、γ電源発生回路１からの階調電圧ＶＲも供給されている。本説明では、Ｒ，Ｇ，Ｂの各色に対し６４階調表示を行う表示装置として、６４個の階調電圧ＶＲ１乃至ＶＲ６４が発生されている。これら電圧は、６５個の抵抗を直列に接続し、各抵抗間の接点から得られる。直列接続された各抵抗の抵抗値は均等ではなく、各階調の明暗を人間が目視したときに自然な階調となるようにγ補正された抵抗値となっている。
【０００５】
表示装置の各ソース線への画像データはデータバスＤＩＮにシリアルに転送されてくるので，各出力セル１００３はラッチ３１を有し，このラッチ３１はデータラッチ信号ＤＬに応答して対応する画像データが転送された時点で同データをラッチする。ラッチ３１の出力はＤＡコンバータ３２に供給される。コンバータ３２は画像データをデコードし、対応する階調電圧ＶＲを選択して出力する。コンバータ３２の出力はバッファ１０３４に供給される結果，映像信号電圧出力端子ＰＳは、バッファ１０３４にて駆動される。バッファ１０３４は、その出力を反転入力に全帰還した演算増幅器でなり、したがって、バッファはボルテージホロアとして動作し，出力端子ＰＳはコンバータ３２からの階調電圧まで駆動される。
【０００６】
各出力端子ＰＳは表示装置の対応するソース線が接続されているので，その負荷容量はかなり大きい。そこで、バッファ１０３４により出力端子ＰＳ，したがってソース線を駆動することにより、高速動作を可能としているのである。
【０００７】
しかしながら，バッファ１０３４にこのようにかなり高い電流駆動能力が要求される結果，出力端子ＰＳが目的とする階調電圧まで駆動された後でも（すなわち，出力端子ＰＳがコンバータ３２の出力電圧迄駆動された後でも）、バッファ１０３４には、図示しないが，電源ライン間に接続された出力トランジスタを介して所謂貫通電流が流れており、しかもその電流は出力トランジスタのサイズに比例して大きい。すなわち、本ドライバは、特にバッファ１０３４において、各出力端子ＰＳに出力すべき電圧が変化しないときでも、かなり大きな電力が消費されていることになる。
【０００８】
図１１に特開平１０−３２６０８４号公報に記載されている他の従来技術によるソースドライバを示すが，本ドライバでは、図１０とは異なり出力バッファ１０３４が省略されている。その代わり，γ電源発生回路１からの各階調電圧ＶＲがバッファ１１０２を介して出力セル１１０３に供給されている。その他の構成要素は図１０と同一であるので，同一番号を附している。
【０００９】
本ドライバは、バッファ１１０２により階調電圧供給のための内部バスラインを駆動するとと供に、出力端子ＰＳを駆動しようとするものである。その結果として，各バッファ１１０２の出力トランジスタの電流能力は，図１０のバッファ１０３４に比して、更に大きなものとする必要があり、その分消費電力は更に増大する。
【００１０】
このように、図１０，１１で示すドライバでは、大きな消費電力を伴って要求される高速動作を果たしている。
【００１１】
フラットディスプレイ装置の応用分野は近年益々拡大方向にあり，高速動作は勿論のこと、特に携帯用機器では，その消費電力をできる限り低減させることが要求されている。
【００１２】
そこで、実質的な高速動作を保ったまま消費電力をより低減させるために、図１２に示すソースドライバ（出力セル部分のみが示されていることに注意されたい）が、特開平１１−３０５７４４号公報に提案されている。本ドライバにおいて、ＤＩＮは画像デジタルデータであり、Ｖ1〜ＶＭは階調電圧である。デコーダ１２３０はデータＤＩＮに応じて一つの階調電圧を選択し出力する。したがって、デコーダ１２３０は図１０，１１におけるＤＡコンバータと等価である。本ドライバでは、しかしながら、出力端子ＯＵＴをコンバータの出力に応答して動作停止機能付きのボルテージフォロア接続演算増幅回路１２３４により駆動している。すなわち、本バッファ１２３４は、制御信号ＣＯＮＴのレベルにより、その動作が活性化されたり不活性化されたりする。本ドライバでは，制御信号ＣＯＮＴがアクティブロウレベルとなると、バッファ１２３４は活性化され，出力端子ＯＵＴはバッファ１２３４で駆動される。一方，制御信号ＣＯＮＴがインアクティブハイレベルとなると，バッファ１２３４は動作を停止してその出力はハイインピーダンスとなると共に消費電力もほぼゼロとなる。制御信号ＣＯＮＴはハイレベルとなると、スイッチ回路１２３６は、図示にように、インバータ１２３８及びトランスミッションゲートＴＧ１で構成されていることから，オンとなり、バッファ１２３４が非活性化される代わりに、デコーダ１２３０で選択された階調電圧は，スイッチ回路１２３６を介して出力端子ＯＵＴに供給されることになる。
【００１３】
したがって、新たな画像データＤＩＮが供給されるたびに、制御信号ＣＯＮＴがロウレベルとなって出力端子ＯＵＴは出力すべき階調電圧あるいはその付近まで高速で駆動され，その後は，制御信号ＣＯＮＴがハイレベルに反転して，バッファ１２３４での消費電力を無くし，その代わりにデコーダ１２３０で出力端子ＯＵＴを直接駆動することになる。かくして，図１２のドライバでは、実質的な高速動作が確保されつつ、その消費電力の低減を図ることが可能となる。
【００１４】
【発明が解決しようとする課題】
しかしながら、図１２のドライバでは，バッファ１２３４及びスイッチ回路１２３６の制御に制御信号ＣＯＮＴを用いており、それぞれの動作，非動作タイミングは信号ＣＯＮＴにより一義的に決定されることになる。ところが、表示パターンにより表示セル、ソース線の充放電に要する時間は大きく異なる。たとえば、電位が０．２Ｖにある表示セルとソース線を４．８Ｖまで充電するには、大きく時間がかかるが、元々４．８Ｖの電位に有る表示セルとソース線とを４．８Ｖにするには、充放電は不用である。しかしながら、表示パターンに応じてソース線の充放電に必要とする時間を考慮してＣＯＮＴ信号を切り替えるのは実質的に不可能である。ＣＯＮＴ信号により切替が早すぎれば、ソース線、表示セルを十分に充放電できないために所望の階調が得られず、一方、切替えが遅ければ演算増幅回路による消費電流を減らすことができない。
【００１５】
しかも、そのようなタイミング制御を必要とする制御信号ＣＯＮＴの生成、発生自体がドライバの設計を複雑化している。
【００１６】
したがって本発明の主な目的は、高速動作を実行しつつ、タイミング制御を伴うことなく、低消費電力化を実現したソースドライバとしての表示制御回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明による表示制御回路は、ソースドライバＩＣ（集積回路）として、画像データに応じて出力すべき階調電圧を発生する回路と出力端子との間に，入力の電圧と出力の電圧とが少なくとも実質的に同じ時に出力がハイインピーダンスとなる増幅回路を挿入し，さらに、上記出力すべき階調電圧により前記出力端子の電圧レベルを補填する駆動電圧補填回路とを有することを特徴としている。
【００１８】
このように、本発明では，増幅回路自体に、その出力がハイインピーダンスとなる特性を持たせている。係る増幅回路は，Ｂ級アンプとも呼ばれているものである。或は，入力電圧の変化に対し出力電圧の変化に不感帯領域をもったアンプとしても知られている。このようなアンプでは，その特性から、出力がハイインピーダンスとなるとき，或は、不感帯領域となったときに、その出力トランジスタに流れる電流は実質的にゼロとなるか又は極めて小さい電流しか流れない。
係るアンプで出力端子を駆動するわけであるが，出力端子の電圧レベルが、出力すべき階調電圧付近に達するまでは、従来技術と同様に高速に駆動される。ところが、入出力の電圧が同じとなると出力がハイインピーダンスとなるように不感帯領域を有するため，出力端子を出力すべき階調電圧と同じ電圧まで駆動することはできない。そこで、駆動電圧補填回路により、出力端子を出力すべき階調電圧まで押し上げ（又は押し下げ）て、必要される階調電圧を表示装置のソース線に出力しているのである。このとき，Ｂ級アンプにおける特に出力段の電力消費は実質ゼロまたは極めて小さい値となっており，所期の目的の一つである低消費電力も同時に達成されることになる。また、アンプ自体がその入出力電圧に応答して自動的にその動作を制御しているので，余分なタイミング制御も必要としない。
【００１９】
本発明における上記増幅回路を、ドレインが高電位電源に、ゲートが入力端に、ソースが出力端に接続されたＮチャンネルＭＯＳトランジスタと、ドレインが前記高電位より電位の低い低電位電源に、ゲートが前記入力端に、ソースが前記出力端に接続されたＰチャンネルＭＯＳトランジスタとを備えて構成することができる。
【００２０】
このような構成とすれば、入力端子の電圧から出力端子の電圧を引いた電圧がＮチャンネルトランジスタの閾値より低く、かつ、Ｐチャンネルトランジスタの閾値より高い範囲にあるときは、Ｎチャンネルトランジスタ、Ｐチャンネルトランジスタが共にオフとなる不感帯となる増幅回路が構成できる。
【００２１】
また、前記増幅回路は、前記入力端子と前記出力端子とをそれぞれ差動入力とする第１及び第２の差動入力回路と、前記第１の差動入力回路によりオンオフ制御される第１の出力駆動回路と、前記第２差動入力回路によりオンオフ制御される第２の出力駆動回路とを含み、前記第１及び第２の差動入力回路は前記入力端子電圧と前記出力端子の電圧とが少なくとも実質的に同じ時に前記第１及び第２の出力駆動回路が共にオフとなるようなオフセットを有する増幅回路とすることもできる。
【００２２】
上記構成によれば、第１及び第２の差動入力回路にオフセットを設けることにより、出力ハイインピーダンスとなる不感帯を設定することができる。
【００２３】
また、別の本発明の表示制御回路は、複数の出力端子をそれぞれ表示データに基づき複数の階調電圧の中から選択した階調電圧で駆動する表示制御回路であって、前記出力端子毎に設けられ前記出力端子を駆動する第１の増幅回路と、前記階調電圧毎に設けられ出力端子毎に設けた選択回路がその階調を選択したときに前記選択回路を介してその出力端子を駆動する第２の増幅回路とを備え、前記第１の増幅回路は入力の電圧と出力の電圧とが少なくとも実質的に同じ時に出力がハイインピーダンスとなる不感帯を有し、前記第２の増幅回路は前記不感帯を有しない増幅回路としたことを特徴とする。
【００２４】
すなわち、出力端子毎に設けられた不感帯を有する第１の増幅回路により出力端子を駆動するので高速に出力端子を充放電することができる。また、出力端子の電圧レベルが出力すべき階調電圧付近に達すると出力ハイインピーダンスとなるので、第１の増幅回路による消費電力は少ない。一方、階調電圧毎に設けられた不感帯を有しない第２の増幅回路は、第１の増幅回路により目的とする階調電圧付近まで出力端子の電圧が充放電されているので、目的とする電圧までの残りのわずかな電圧を充放電する能力があればよいので、大きな駆動能力は必要とされないので消費電力を押さえることができる。
【００２５】
さらに、また別の本発明の表示制御回路は、表示データに基づき選択した駆動電圧で出力端子を駆動する表示制御回路において、第１の増幅回路とこの増幅回路の消費電力より小さい電力でもって動作する第２の増幅回路とを設け、第１の階調数モードの時は前記第１の増幅回路により前記出力端子を駆動し、前記第１の階調数より少ない第２の階調数モードの時は前記第１の増幅回路を非活性にした状態で前記第２の増幅回路により前記出力端子を駆動すると共に前記駆動電圧を用いて前記出力端子の電圧を補填するようにしたことを特徴とする。
【００２６】
上記構成によれば、第１の階調数モードのときは第１の増幅回路で出力端子を駆動し、第１の階調数モードより少ない第２の階調数モードの時は、第１の増幅回路より小さい電力でもって動作する第２の増幅回路で出力端子を駆動すると共に、駆動電圧を用いて出力端子の電圧を補填するようにしたので、階調数が多いときも少ないときも低消費電力で高速に出力端子を駆動できる。
【００２７】
さらに、本発明の表示装置は、複数のデータ線と複数の走査線とのそれぞれ交点付近にマトリクス状に配置された複数の単位画素の表示をデータ線と走査線とに印加される電圧により制御する表示装置であって、前記データ線を上記いずれかの表示制御回路で駆動するようにした。
【００２８】
上記構成によれば、上記表示制御回路でデータ線を駆動しているので、データ線を高速に所望の電圧に充放電することができ、かつ、データ線の駆動電流を低減することができる。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の第１の実施形態である表示制御回路のブロック図である。図１０、１１で説明した従来の技術と同一のブロックは同一符号を付し、説明を省略する。
【００３０】
ここで、Ｂ級増幅回路３５は、入力の電圧と出力の電圧とが少なくとも実質的に同じ時に出力がハイインピーダンスとなる不感帯を持つバッファである点で図１０記載のバッファ１０３４と異なる。バッファ１０３４は、入力電圧と同電圧で、かつ低インピーダンスで出力端子ＰＳを駆動するため係る不感帯は持たない。Ｂ級増幅回路３５と区別するため、以降バッファ１０３４のような不感帯を持たないバッファをＡＢ級増幅回路と呼ぶ。
【００３１】
ここで、ＡＢ級増幅回路とＢ級増幅回路の内部回路の構成について図面を用いて詳しく説明する。図２は、ＡＢ級増幅回路の一例を示す回路図であり、この回路は、基本的には、本発明者が特願平１１−２３９３０３号（特開２０００−２５２７６８号公報）の図１６に開示した演算増幅回路である。この回路では、演算増幅器入力端子２０１と２０２から入力された差電圧が増幅されて演算増幅器出力端子２０３から出力される。入力段バイアス入力端子Ａ３、Ａ４、駆動バイアス入力端子Ａ５からはＫ１入力段、Ｋ２駆動段に設けた定電流回路のバイアス電圧が与えられる。また、制御端子ＡＣ、ＡＣＢはＡＢ級増幅回路を活性化させるか、非活性化させるか切り替える制御端子であり、ＡＢ級増幅回路を増幅回路として機能させるときは、制御端子ＡＣはハイレベル、制御端子ＡＣＢにはローレベルの信号が与えられる。
【００３２】
図２のＡＢ級増幅回路は、出力端子２０３に一定の中間電圧を出力しているときは、出力段プルアップトランジスタＭ６６ｅ、出力段プルダウントランジスタＭ６５ｅのゲートには共にバイアス電圧が印加されており、この２つのゲートに加えられるゲートバイアス電圧により、出力端子２０３の電圧が決定される。したがって、演算増幅器出力端子２０３から中間電位を出力している限り、高位電源ＶＤＤから低位電源ＶＳＳへ、出力段プルアップトランジスタＭ６６ｅと出力段プルダウントランジスタＭ６５ｅとを介して常に貫通電流が流れる。特に、図１０のバッファー１０３４のように出力端子を低インピーダンスで高速に駆動するためには、出力段プルアップトランジスタＭ６６ｅ、出力段プルダウントランジスタＭ６５ｅは共にかなりの電流を流していなければならない。
【００３３】
次に、Ｂ級増幅回路３５の構成と動作について図面を用いて説明する。図３は、本発明に好適なＢ級増幅回路３５の一例である。図３の回路は、ドレインを高電圧電源に接続されたＮチャンネルソースフォロア回路（ＮチャンネルＭＯＳトランジスタ３０３）と、ドレインを低電圧電圧電源に接続されたＰチャンネルソースフォロア回路（ＰチャンネルＭＯＳトランジスタ３０４）とからなり、Ｎチャンネルソースフォロア回路の出力はＰチャンネルソースフォロア回路の出力と共に出力端３０２に接続されている。また、Ｎチャンネルソースフォロア回路の入力（ＮチャンネルＭＯＳトランジスタ３０３のゲート）はＰチャンネルソースフォロア回路の入力（ＰチャンネルＭＯＳトランジスタ３０４のゲート）と共に入力端３０１に接続される。
【００３４】
図３の回路は、高電圧電源側にＮチャンネルＭＯＳトランジスタ３０３、低電圧電源側にＰチャンネルＭＯＳトランジスタ３０４が接続させている点で通常のＣＭＯＳインバータの構成とは異なっている。
【００３５】
図３の回路では、入力端子３０１に出力端子３０２の電圧よりＮチャンネルＭＯＳトランジスタ３０３の閾値より高い電圧が入力されるとＮチャンネルソースフォロア回路が動作し、入力端子３０１と出力端子３０２との電位差が小さくなるように出力端子３０２を駆動する。また、入力端子３０１に出力端子３０２の電圧よりＰチャンネルＭＯＳトランジスタ３０４の閾値より低い電圧が入力されるとＰチャンネルソースフォロア回路が動作し、入力端子３０１と出力端子３０２との電位差が小さくなるように出力端子３０２を駆動する。
【００３６】
一方、出力端子３０２に対する入力端子３０１の電圧がＮチャンネルＭＯＳトランジスタ３０３の閾値より低く、かつ、ＰチャンネルＭＯＳトランジスタ３０４の閾値より高いと出力端子３０２は出力ハイインピーダンスとなる。たとえば、ＮチャンネルＭＯＳトランジスタ３０３の閾値を０．４Ｖ、ＰチャンネルＭＯＳトランジスタ３０４の閾値を−０．４Ｖとして、出力端子３０２の電圧が２．５Ｖだとすると、入力端子電圧が２．１Ｖから２．９Ｖの範囲がこのＢ級増幅回路の不感帯となり、出力ハイインピーダンスとなる。
【００３７】
ＮチャンネルＭＯＳトランジスタ３０３とＰチャンネルＭＯＳトランジスタ３０４とが共にエンハンスメント型ＭＯＳトランジスタの場合は、ＮチャンネルＭＯＳトランジスタ３０３とＰチャンネルＭＯＳトランジスタ３０４とが同時に導通することがないので、ＮチャンネルＭＯＳトランジスタ３０３からＰチャンネルＭＯＳトランジスタ３０４へ貫通電流、バイアス電流が流れることはない。
【００３８】
すなわち、この増幅回路は、単純なＣＭＯＳのソースフォロア回路なので、バイアス電流は完全にゼロになるが、トランジスタの閾値落ちを利用しているために、不感帯の電圧範囲はトランジスタの閾値に直接依存する。
【００３９】
次に、図４は、本発明に好適なＢ級増幅回路３５の別の一例である。図４記載のＢ級増幅回路は、差動を利用した回路であるので、多少のバイアス電流を必要とするが、差動特性を利用しているため、トランジスタのサイズ比等により差動回路のオフセット電圧を作りこむことにより、精度よく不感帯の電圧範囲を設定することができる。また、同一導電型のトランジスタの差動対を使っているので、不感帯の電圧範囲がトランジスタの閾値に直接依存することもない。
【００４０】
図４記載の増幅回路は、入力端４０１、出力端４０２をそれぞれ差動入力とするＮチャンネル差動入力回路及びＰチャンネル差動入力回路と、ＰチャンネルＭＯＳトランジスタＭ９からなるＰチャンネル出力駆動回路と、ＮチャンネルＭＯＳトランジスタＭ１０からなるＮチャンネル出力駆動回路とで構成されている。
【００４１】
Ｎチャンネル差動入力回路は、ＮチャンネルＭＯＳトランジスタＭ３、Ｍ４からなる差動入力対、ＰチャンネルＭＯＳトランジスタＭ１、Ｍ２からなるカレントミラー、及び定電流源ＣＳ１で構成される。ＰチャンネルＭＯＳトランジスタＭ１のドレインはＮチャンネルＭＯＳトランジスタＭ３のドレインと接続されＰチャンネル出力駆動回路のＰチャンネルＭＯＳトランジスタＭ９のゲートに接続されている。
【００４２】
また、Ｐチャンネル差動入力回路は、ＰチャンネルＭＯＳトランジスタＭ７、Ｍ８からなる差動入力対、ＮチャンネルＭＯＳトランジスタＭ５、Ｍ６からなるカレントミラー、及び電流源ＣＳ２で構成される。ＮチャンネルＭＯＳトランジスタＭ５のドレインはＰチャンネルＭＯＳトランジスタＭ７のドレインと接続されＮチャンネル出力駆動回路のＮチャンネルＭＯＳトランジスタＭ１０のゲートに接続されている。
【００４３】
Ｎチャンネル差動入力回路では、入力端子４０１の電圧が出力端子４０２の電圧と等しいときはＰチャンネルＭＯＳトランジスタＭ９が必ずオフとなるように、カレントミラー回路を構成するＰチャンネルＭＯＳトランジスタＭ１のチャンネル幅は、ＰチャンネルＭＯＳトランジスタＭ２のチャンネル幅より大きく設定されている。ＰチャンネルＭＯＳトランジスタＭ１のチャンネル幅が、ＰチャンネルＭＯＳトランジスタＭ２のチャンネル幅より十分に大きければ、入力端４０１の電圧が出力端４０２の電圧と等しい時、ＰチャンネルＭＯＳトランジスタＭ１のソースドレイン間電圧は、ＰチャンネルＭＯＳトランジスタＭ９の閾値以下の電圧となり、ＰチャンネルＭＯＳトランジスタＭ９はオフする。ＰチャンネルＭＯＳトランジスタＭ１とＰチャンネルＭＯＳトランジスタＭ２とのチャンネル幅の差によって入力端４０１と出力端４０２の電圧が等しいときＰチャンネル出力駆動回路が必ずオフするようなオフセットが与えられていると考えてもよい。なお、ＮチャンネルＭＯＳトランジスタＭ３とＮチャンネルＭＯＳトランジスタＭ４のチャンネル幅は同じである。
【００４４】
このようにＮチャンネル差動入力回路はオフセットを持っているので入力端４０１の電圧が出力端４０２の電圧より高いときにはＰチャンネルＭＯＳトランジスタＭ９を導通させるが、入力端４０１の電圧が出力端４０２の電圧と等しいか、低いときはＰチャンネルＭＯＳトランジスタＭ９は非導通となる。
【００４５】
同様にＰチャンネル差動入力回路では、ＰチャンネルＭＯＳトランジスタＭ７とＰチャンネルＭＯＳトランジスタＭ８のチャンネル幅は等しいが、ＮチャンネルＭＯＳトランジスタＭ５のチャンネル幅は、ＮチャンネルＭＯＳトランジスタＭ６のチャンネル幅より大きく設定されている。ＮチャンネルＭＯＳトランジスタＭ５とＮチャンネルＭＯＳトランジスタＭ６とのチャンネル幅の差によってＰチャンネルＭＯＳトランジスタＭ７とＰチャンネルＭＯＳトランジスタＭ８で構成される差動入力部に同一電圧が入力されたときＮチャンネル出力駆動回路のＮチャンネルＭＯＳトランジスタＭ１０が必ずオフするようなオフセットを持たせるためである。
【００４６】
このオフセットのため、Ｐチャンネル差動入力回路と同様にＮチャンネル差動入力回路では、入力端４０１の電圧が出力端４０２の電圧より低いときにはＮチャンネルＭＯＳトランジスタＭ１０を導通させるが、入力端４０１の電圧が出力端４０２の電圧と等しいか、高いときはＮチャンネルＭＯＳトランジスタＭ１０は非導通となる。
【００４７】
上述したように図４の増幅回路では、出力端子４０２に対する入力端子４０１の電圧がＮチャンネル差動入力回路のオフセット電圧より低く、Ｐチャンネル差動入力回路のオフセット電圧より高い場合には、入力端子の電圧は不感帯にあることとなり、Ｐチャンネル出力駆動回路、Ｎチャンネル出力駆動回路が共にオフとなり、出力ハイインピーダンスとなる。
【００４８】
たとえば、Ｎチャンネル差動入力回路のオフセット電圧が０．２Ｖ、Ｐチャンネル差動入力回路のオフセット電圧が−０．２Ｖで、出力端子４０２の電圧が２Ｖだとすると、入力端子４０１の電圧が１．８Ｖから２．２Ｖの範囲が不感帯となり、出力ハイインピーダンスとなる。出力がハイインピーダンスとなるときは入力段のバイアス電流しか消費電流は流れない。
【００４９】
一方、入力端子４０１の電圧がこの不感帯の範囲外にあるときは、Ｐチャンネル出力駆動回路または、Ｎチャンネル出力駆動回路のどちらか、一方が導通し、入力端子４０１と出力端子４０２との電位差が小さくなるように出力端子を駆動する。
【００５０】
このＮチャンネル差動入力回路とＰチャンネル差動入力回路とのオフセット電圧は高速駆動のためには０Ｖに近いほど好ましいが、製造上のばらつき等により、０Ｖを超えてしまうと、Ｐチャンネル出力駆動回路からＮチャンネル出力駆動回路へ貫通電流が流れ、また、出力端子にも正しい電圧が出力できなくなるので、０．２Ｖ〜０．５Ｖ程度が好ましい。
【００５１】
次に図１に戻って、本実施形態の動作と作用について説明する。Ｂ級増幅回路３５は、ＤＡコンバータ３２が出力する階調電圧に基づいて出力端子ＰＳを駆動するが、Ｂ級増幅回路３５は入力の電圧が出力の電圧に実質等しい時、出力ハイインピーダンスとなるような不感帯を持っているため、出力端子ＰＳをＤＡコンバータ３２が出力する階調電圧の近傍までは駆動できるが、Ｂ級増幅回路３５だけでは、ＤＡコンバータ３２の出力電圧と同じ電圧まで駆動することはできない。しかし、図1の回路では、さらに、ＤＡコンバータ３３を介してバッファ２の駆動電圧を出力端子ＰＳに供給しているので、出力端子ＰＳを所望の階調電圧で駆動することができる。図１の回路では、バッファ２はＡＢ級増幅回路であり、ボルテージフォロアとして使っている。
【００５２】
図１の回路では、ＤＡコンバータ３３を介して出力端子ＰＳを駆動するＡＢ級増幅回路２と、出力端子ＰＳを直接駆動するＢ級増幅回路３５との２種類の増幅回路が必要になる。したがって、階調電圧の駆動に必要な増幅回路（バッファ）の数は、図１０、図１１に記載した従来の技術より増える。
【００５３】
しかし、Ｂ級増幅回路３５は出力段に貫通電流がほとんど流れないのでＡＢ級増幅回路１０３４に比べて消費電流を相当小さくできる。また、ＡＢ級増幅回路２もＢ級増幅回路３５で目的とする電圧の近傍まで駆動しているので出力段の駆動能力を、図１１のバッファ１１０２の駆動能力に比べると相当小さくすることができる。したがって、ＡＢ級増幅回路２の消費電力もバッファ１１０２の消費電力より小さくなる。この様に図１の表示制御回路では、Ｂ級増幅回路３５、ＡＢ級増幅回路２、１個あたりの消費電力を従来のＡＢ級増幅回路１０３４、バッファ１１０２と比較して大幅に減らすことができる。それゆえ、従来例図１０、図１１記載の従来例より増幅回路の数は増えたとしても、表示制御回路全体で消費する電力を減らすことができる。特に本実施の形態では、出力端子の数が増えるほど従来例に比べてその効果は大きい。
【００５４】
次に、図５乃至図９を用いて、本発明の第２の実施形態について、説明する。第１の実施形態では、表示制御回路の出力端子が表示パネルの１つのソース線（データ線）を駆動するものとして説明をした。しかし、最近、ＴＦＴ液晶表示バネル内にセレクタ回路を設け、セレクタ回路の入力に表示制御回路の出力端子ＰＳを接続し、セレクタ回路を時分割で切り替えることにより、表示制御回路の一つの出力端子からの信号で複数のソース線を駆動することのできるＴＦＴ液晶表示パネルが提案されている。図５は、このセレクタ回路を内蔵した液晶表示パネルに本発明の表示制御回路を接続したときの液晶表示装置のブロック図である。
【００５５】
図５の液晶表示装置は、表示制御回路５０１、ＴＦＴトランジスタ回路５０２、走査回路５０３を備えている。表示制御回路５０１、走査回路５０３はそれぞれ半導体ＬＳＩとして半導体基板の上に回路が形成され、ＴＦＴトランジスタ回路５０２は、ガラス基板等の上に回路が形成され、その回路の上に液晶、対向電極が積層される。表示制御回路５０１と、走査回路５０３で、ＴＦＴトランジスタ回路５０２を駆動し液晶表示装置の表示を制御する。表示制御回路５０１からＴＦＴトランジスタ回路５０２には、表示制御回路５０１の出力端子ＰＳ−１乃至ＰＳ−Ｎから画像信号ＰＳ１乃至ＰＳＮが供給される。
【００５６】
ＴＦＴトランジスタ回路５０２は、セレクタ回路５０４を備えている。セレクタ回路５０４には画像信号ＰＳ１〜ＰＳＮが入力され、セレクタ回路５０４の出力にはＮ＊Ｍ本のソース線５０６が接続されている。１ラインの画像信号ＰＳＫ（Ｋは１〜Ｎの整数）にはそれぞれＭ本のソース線がセレクタ回路５０４を介して接続されており、セレクタ回路５０４は１走査期間中に時分割でスイッチを切替え１ラインの画像信号ＰＳＫからＭ本のソース線にそれぞれ個別に表示制御電圧を供給する。すなわちＭは表示制御回路の１つの出力端子が時分割で駆動するソース線の数であり、また、言いかえるならば、ひとつの走査線期間中に出力端子から出力する表示データを書きかえる回数である。
【００５７】
ソース線５０５はマトリクス状に配置されたＴＦＴトラジスタ５０７のソース・ドレイン端に接続される。走査回路５０３からは、多数のゲート線がマトリクス状に配置されたＴＦＴトランジスタ５０７のゲートに接続される。図５では、記載が煩雑になるのを避けるため、ＴＦＴトランジスタ５０７は１個しか示していないが、実際にはＴＦＴトランジスタ５０７は、Ｎ＊Ｍ本のソース線５０５と多数のゲート線５０６のそれぞれ交点に存在する。各ＴＦＴトランジスタ５０７はＮチャンネルトランジスタで構成され、ゲート線５０６がハイレベルになると導通し、ソース線５０５の電圧を液晶素子５０８からなる容量に格納する。その後ゲート線５０６がローレベルになるとＴＦＴトランジスタ５０７はオフし、液晶素子５０８の電圧は次にＴＦＴトランジスタ５０７がオンするまで保持される。各液晶素子５０８に保持されている電圧により各液晶素子の光の透過率、反射率が制御され各表示画素の濃淡となって表示パターンが決定される。
【００５８】
このようなセレクタ回路を内蔵した表示パネルを駆動するソースドライバ（表示制御回路）は、１つの走査期間内に複数回表示データを変えて出力端子を駆動しなければならず、より高速動作が求められる。
【００５９】
また、表示装置によっては、表示の階調数をモードによって多い階調を表示するモードと、少ない階調を表示するモードとに切り替えることのできる表示装置がある。この場合、高速動作を実行しつつ、低消費電力を実現する表示制御装置を得るためには、階調の多いモードと、階調の少ないモードで表示階調の数によって最適な構成が異なる場合がある。第２の実施の形態はこのような場合に最適な表示制御回路及び表示装置である。
【００６０】
図６は、第２の実施形態の表示制御回路のブロック図である。第１の実施形態と同一のブロックには第１の実施形態と同一符号を付し、説明を省略する。図６の表示制御回路は、３原色それぞれについて６４階調表示を用いる２６万色モード、１６階調表示の４０９６色モード、８階調表示の５１２色モード、２階調表示の８色モードと４つのモードを持つ。
【００６１】
図１のＡＢ級増幅回路２が６４階調の階調電圧に対応して６４個用いられていたのに対して、図６では、ＡＢ級増幅回路６０２は１６階調以下の表示モードに対応して１６個設けられ、ＶＲ１〜ＶＲ６４の６４階調のうち、１６階調以下の表示に用いられる１６階調のＶＲがそれぞれ入力される。また、ＡＢ級増幅回路６０２は、選択信号ＰＡ１〜ＰＡ３により選択されたＡＢ級増幅回路６０２のみ活性化され、選択信号ＰＡ１〜ＰＡ３で選択されないＡＢ級増幅回路６０２は非活性化され出力はハイインピーダンス状態となり、消費電流もほぼゼロとなる。１６個のＡＢ級増幅回路６０２のうち、２階調表示に使用する２個のＡＢ級増幅回路６０２にはＰＡ１が、２階調表示には使用しないが８階調表示に使用する６個のＡＢ級増幅回路６０２にはＰＡ２が、８階調表示には使用しないが１６階調表示に使用する８個のＡＢ級増幅回路６０２にはＰＡ３が、選択信号として入力される。なお、各ＡＢ級増幅回路６０２として図２記載の増幅回路が用いられ、選択信号ＰＡ１〜ＰＡ３は図２のＡＣ端子に接続され、ＡＣＢ端子には、選択信号ＰＡ１〜ＰＡ３の反転信号が入力される。
【００６２】
次に図６では、ＤＡコンバータ３２と出力端子ＰＳとの間に、ＡＢ級増幅回路６３４とＢ級増幅回路６３５とが並列に接続されている。さらに、Ｂ級増幅回路６３５には選択信号ＡＳ１が、ＡＢ級増幅回路６３４には選択信号ＡＳ２が接続され、選択信号ＡＳ１、ＡＳ２により選択された増幅回路は活性化され、選択されなかった増幅回路は非活性化される。ここで、ＡＢ級増幅回路６３４は、図２記載の増幅回路が用いられ、選択信号ＡＳ２は図２のＡＣ端子に供給され、ＡＳ２の反転信号がＡＣＢ端子に供給される。
【００６３】
また、Ｂ級増幅回路６３５には、図１記載のＢ級増幅回路３５に、選択信号ＡＳ１により増幅回路を非活性化する機能が加わっている。選択信号ＡＳ１がローレベルとなると入力信号に関わらず、Ｂ級増幅回路６３５は出力ハイインピーダンスとなり、消費電流も流れない状態に固定される。このＢ級増幅回路６３５の内部回路について図７を用いて説明する。
【００６４】
図７は、入力端を７０１、出力端を７０２とする増幅回路である。図７記載のＢ級増幅回路では、図４記載のＢ級増幅回路に、トランジスタＭ１１〜Ｍ２０が追加されている。Ｍ１５〜Ｍ１９は、ＰチャンネルＭＯＳトランジスタ、Ｍ１１〜Ｍ１４、Ｍ２０はＮチャンネルＭＯＳトランジスタで構成される。Ｍ１１、Ｍ１５、Ｍ１７のゲートには選択信号ＡＳ１が、Ｍ１２、Ｍ１６、Ｍ２０のゲートには、ＡＳ１の反転信号ＡＳ１Ｂが接続される。その他の構成は、図４記載のＢ級増幅回路と同一である。
【００６５】
選択信号ＡＳ１がハイレベル、反転信号ＡＳ１Ｂがローレベルのときの動作は、図４記載のＢ級増幅回路と同じである。
【００６６】
一方、選択信号ＡＳ１がローレベル、反転信号ＡＳ１Ｂがハイレベルのときは、ＮチャンネルＭＯＳトランジスタＭ１３、Ｍ１４、ＰチャンネルＭＯＳトランジスタＭ１８、Ｍ１９がオフし、Ｎチャンネル差動入力回路、Ｐチャンネル差動入力回路には、バイアス電流が流れない。また、ＰチャンネルＭＯＳトランジスタＭ９、ＮチャンネルＭＯＳトランジスタＭ１０はともに、非導通となるようにゲート電圧が固定されるので、入力端７０１の電圧に関わらず、出力端７０２は出力ハイインピーダンスとなる。
【００６７】
次に、図６記載の第２実施形態の表示制御回路について、各表示モードとその動作について説明する。
【００６８】
最初に２６万色モードの動作について説明する。２６万色モードでは、選択信号ＡＳ１、ＰＡ１、ＰＡ２、ＰＡ３がローレベル、ＡＳ２がハイレベルとなる。各出力セル６０３−１〜６０３−Ｎは選択信号ＡＳ１にローレベル、ＡＳ２にハイレベルが入力されるので、ＡＢ級増幅回路６３４は活性化され、Ｂ級増幅回路６３５は、非活性化される。また、ＡＢ級増幅回路６０２に入力される選択信号ＰＡ１〜ＰＡ３がすべてローレベルとなるので１６個あるγ電源増幅回路６０２はすべて非活性化される。１６個のＡＢ級増幅回路６０２と出力セル６０３−１〜６０３−Ｎ内の各Ｂ級増幅回路６３５とは非活性化されることにより出力ハイインピーダンス状態となり、リーク電流しか流れず、消費電流はほぼゼロとなる。また、ＡＢ級増幅回路６０２のすべての出力がハイインピーダンス状態になるので、選択信号ＳＳの値によらず、ＤＡコンバータ３３の出力もハイインピーダンス状態となる。なお、ＤＡコンバータ３２は、ラッチ３１にラッチされた６ビットの画像データがフルデコードされ、γ電源発生回路１が出力する基準電源信号ＶＲ１〜ＶＲ６４の６４階調電圧から１階調の電圧を選択してＢ級増幅回路６３５へ供給される。
【００６９】
すなわち、このとき、表示回路５０１は、実質的に図１０に示すＡＢ級増幅回路で直接出力端子を駆動する従来の技術で説明した回路に等価な回路として動作し、消費電流もＡＢ級増幅回路で直接出力端子を駆動する従来の技術図１０と同等となる。
【００７０】
次に４０９６色モードの動作について説明する。４０９６色モードでは、選択信号ＡＳ１がハイレベルとなり、選択信号ＡＳ２はローレベルとなる。各出力セル６０３−１〜６０３−Ｎは増幅回路選択信号ＡＳ１にハイレベル、ＡＳ２にローレベルが入力されると、Ｂ級増幅回路６３５は活性化され、ＡＢ級増幅回路６３４は、非活性化される。非活性化されたＡＢ級増幅回路６３４は、出力ハイインピーダンスとなる。また、４０９６色モードでは、選択信号ＰＡ１〜ＰＡ３は、すべてハイレベルとなり、１６個のＡＢ級増幅回路６０２はすべて活性化される。４０９６色モードでは、ＤＡコンバータ３２、３３は、ラッチ３１にラッチされた６ビットの画像データのうち、上位４ビットがデコードされ、４０９６色モードで使用される１６階調電圧から１階調を選択して出力する。ＤＡコンバータ３３は、ＡＢ級増幅回路６０２が出力する１６階調の電圧から１階調の電圧を選択し、直接出力端子ＰＳに出力する。４０９６色モードでは、ＡＢ級増幅回路６３４を使用せずにＡＢ級増幅回路６３４をすべて非活性化させ、代わりにＢ級増幅回路６３５を活性化させているので、２６万色モードより低消費電力となる。
【００７１】
さらに５１２色モードでは、選択信号ＰＡ１〜ＰＡ３は、ＰＡ１〜ＰＡ２がハイレベル、ＰＡ３がローレベルとなり、１６個のＡＢ級増幅回路６０２のうち、飛び飛びに８階調表示の電圧に相当するＡＢ級増幅回路のみ活性化される点が４０９６色モードと異なる。一方、残りの８個のＡＢ級増幅回路６０２は非活性化され、出力はハイインピーダンスとなり、消費電流も流れなくなる。ＤＡコンバータ３２、３３はラッチ３１の６ビットデータのうち、上位３ビットのみデコードされ、共に８階調の電圧しか出力することがない点を除けば、４０９６色モードと動作は同じであるので説明を省略する。この５１２色では、１６個のＡＢ級増幅回路６０２のうち、上述した８個しか活性化しないので、４０９６色モードよりなお一層消費電力を減らすことができる。
【００７２】
最後に８色モードの動作について説明する。８色モードでは、選択信号ＰＡ１〜ＰＡ３は、ＰＡ１がハイレベル、ＰＡ２〜ＰＡ３がローレベルとなり、１６個のＡＢ級増幅回路６０２のうち、２個のＡＢ級増幅回路のみ活性化される点が５１２色モード、４０９６色モードと異なる。また、ＤＡコンバータ３２、３３はラッチ３１にラッチされた６ビットデータのうち、上位１ビットのみデコードされ、８色モードで使用する２階調電圧から１階調が選択される。他の動作は５１２色モードと同じである。８色モードでは、１６個のＡＢ級増幅回路６０２のうち、２個のＡＢ級増幅回路しか活性化されないので、５１２色モードと比べてもなお、一層低消費電力が実現できる。
【００７３】
以上説明したように、最終段の出力端子ＰＳを直接駆動する増幅回路にＢ級増幅回路を用いた場合には、ＡＢ級増幅回路を用いるよりも最終段の消費電力は低減できる。最終段の増幅回路は出力端子毎に設けるので、出力端子の数が多いほどこの効果は大きい。ただし、Ｂ級増幅回路を用いる場合には、Ｂ級増幅回路が目的とする電圧の近傍まで駆動して出力ハイインピーダンスとなった後、目的とする電圧までさらに引き上げ、引き下げを行う補填回路として、ＡＤコンバータの前段にボルテージフォロア接続されたＡＢ級増幅回路等が必要となる。このＡＢ級増幅回路は、表示階調の数だけ必要となるので表示階調の数が多くなれば多くなるほど前段のＡＢ級増幅回路による消費電力は増える。
【００７４】
一方、最終段の増幅回路にＡＢ級の増幅回路を用いた場合には、最終段の消費電力はＢ級の増幅回路を用いるより大きくなる。しかし、ＡＢ級の増幅回路は、入力と出力の電圧が実質等しくなっても出力ハイインピーダンスとならないので補填回路は必要としないため、この補填回路による消費電力はない。
【００７５】
すなわち、表示階調の数に比べて出力端子の数が多い場合は、Ｂ級の増幅回路と補填回路により出力端子を駆動することにより、ＡＢ級増幅回路により直接出力端子を駆動するより消費電力を少なくすることができる。しかし、表示階調数が多く、出力端子の数が少ないときは、Ｂ級増幅回路を用いるよりもＡＢ級増幅回路で直接出力端子を駆動した方が消費電力を小さくできる。この第２の実施形態はこの発明者の知見に基づき、表示階調数が多いときはＡＢ級増幅回路で出力端子を駆動し、表示階調数が少ないときはＢ級増幅回路と補填回路により出力端子を駆動することにより、ソースドライバとしての表示制御回路の高速性と低消費電力を達成するものである。特に、表示パネル内にセレクタ回路を持っている表示パネル等を駆動する場合、出力端子の数はそれほど多くならず、かつ、高速書きこみが要求されるのでこの効果は大きい。
【００７６】
図８は、図６に示す第２実施形態の回路のシミュレーション波形図である。Ｂ級増幅回路を用い．Ｂ級増幅回路を用いないでＤＡコンバータ３３だけで出力を充放電する場合に比べて出力端子ＰＳの高速な立上り、立下りが実現できることがわかる。
【００７７】
次に、図９は、第２実施形態について、出力端子数Ｎが２４、分割数Ｍが２２を想定して従来例と比較して消費電流の試算を行った結果を示すグラフである。前述したように２６万色モードのときは、ＡＢ級の増幅回路を使って直接出力端子を駆動する図１０記載の第１の従来例の消費電流に実質等しい。次に５１２色、４０９６色モードのときは、第１の従来例、第２の従来例のいずれに比べても小さい消費電力を実現することができる。Ｂ級増幅回路６３５で目的とする電圧の近傍まで駆動されているため、ＡＢ級増幅回路６０２の駆動能力、出力段の消費電力を小さくできるためである。
【００７８】
なお、上記実施の形態では、ＴＦＴ液晶表示装置の表示を制御するに好適な表示制御回路の実施の形態について説明したが、表示装置はＴＦＴ液晶表示装置以外の表示装置、たとえば、アクティブマトリクス駆動の有機ＥＬ表示装置であってもよい。有機ＥＬ表示装置は、素子に流れる電流に応じて輝度が変化するので、データ線（図５に示すＴＦＴ液晶表示装置のソース線５０５に相当）に与える電圧を電流に変換する回路等が必要になる。このようなデータ線に与えた電圧に基づいて有機ＥＬ表示素子の輝度を制御する回路はたとえば一例として、特開２００１−８３９２４号公報の図７に記載されているようにすでに公知の技術であり、記載が冗長になるのでここでは詳しく述べない。
【００７９】
また、図５では、各単位画素毎にトランジスタを配置したアクティブマトリクス型の表示装置について説明したが、データ線に与える電圧により表示を制御する表示装置であれば、本発明は、アクティブマトリクス型の表示装置に限られない。
【００８０】
さらにまた、本発明の表示装置は表示制御回路をアクティブマトリクス回路と同時に一体化してガラス基板等の上に薄膜トランジスタを使って形成したものであってもよい。
【００８１】
【発明の効果】
以上説明したように、本発明の表示制御回路は、画像データに応じて出力すべき階調電圧を発生する回路と出力端子との間に，入力の電圧と出力の電圧とが少なくとも実質的に同じ時に出力がハイインピーダンスとなる増幅回路を挿入し，さらに、前記出力すべき階調電圧により前記出力端子の電圧レベルを補填する駆動電圧補填回路とを設けたので、高速動作を実行しつつ、タイミング制御を伴うことなく、低消費電力化を実現したソースドライバとしての表示制御回路を提供することができる。
【００８２】
また、複数のデータ線と複数の走査線とのそれぞれ交点付近にマトリクス状に配置された複数の単位画素の表示をデータ線と走査線とに印加される電圧により制御する表示装置において、この表示制御回路でデータ線を駆動すれば、表示装置の低消費電力化を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の表示制御回路を示すブロック図である。
【図２】ＡＢ級増幅回路の一例を示す回路図である。
【図３】本発明に好適なＢ級増幅回路の一例を示す回路図である。
【図４】本発明に好適なＢ級増幅回路の別の一例を示す回路図である。
【図５】本発明の表示制御回路を用いた液晶表示装置のブロック図である。
【図６】本発明の第２実施形態の表示制御回路を示すブロック図である。
【図７】本発明の第２実施形態に用いられるＢ級増幅回路の回路図である。
【図８】本発明の第２実施形態のシュミレーション波形図である。
【図９】本発明の第２実施形態と従来例との消費電流の比較図である。
【図１０】第１の従来の表示制御回路のブロック図である。
【図１１】第２の従来の表示制御回路のブロック図である。
【図１２】第３の従来の表示制御回路のブロック図である。
【符号の説明】
１                              γ電源発生回路
２、６０２、６３４              ＡＢ級増幅回路
３、６０３、１００３、１１０３  出力セル
４−１，４−２                  電源
３１                            ラッチ
３２，３３、１１３３            ＤＡコンバータ
３５，６３５      Ｂ級増幅回路
５０１            表示制御回路
５０２            ＴＦＴトランジスタ回路
５０３            走査回路
５０４            セレクタ回路
５０５            ドレイン線
５０６            ゲート線
５０７            ＴＦＴトランジスタ
５０８            液晶素子
ＤＩＮ            データバス
Ｍ１〜Ｍ２０      ＭＯＳトランジスタ
Ｔｒ１〜Ｔｒ４    ＭＯＳトランジスタ
Ｒ１〜Ｒ６５      抵抗
ＶＲ１〜ＶＲ６４  基準電圧信号
ＶＡ１〜ＶＡ６４  増幅基準電圧信号
ＰＤ              画像データ信号
ＳＳ              選択信号
ＰＳ１〜ＰＳＮ    画像信号
ＤＬ              データラッチ信号
ＡＳ１〜ＡＳ２    選択信号
ＰＡ１〜ＰＡ３    選択信号
ＡＣ              制御端子
ＡＣＢ            制御端子
ＣＳ１〜２        電流源回路
【図１】
0003908013.tif 000002
【図２】
0003908013.tif 000003
【図３】
0003908013.tif 000004
【図４】
0003908013.tif 000005
【図５】
0003908013.tif 000006
【図６】
0003908013.tif 000007
【図７】
0003908013.tif 000008
【図８】
0003908013.tif 000009
【図９】
0003908013.tif 000010
【図１０】
0003908013.tif 000011
【図１１】
0003908013.tif 000012
【図１２】
0003908013.tif 000013