(57)【特許請求の範囲】
【請求項１】
複数の画素を行方向と列方向とに二次元配列した領域を前記行方向または列方向に分割して、始端と終端位置の少なくともいずれか一方の分割領域を遮光部とし、残りの他の複数の分割領域を受光部とした画素部を有する撮像素子と、
前記撮像素子の前記複数の受光部毎に設けられ、前記複数の受光部それぞれにおける複数の画素の信号をそれぞれ同一方向に素子出力として読み出すと共に、対応する前記受光部に隣接する前記遮光部が存在している場合は、当該遮光部の信号を素子出力として読み出す複数の読み出し回路と、
前記複数の読み出し回路毎に設けられ、それぞれ、前記遮光部のうち少なくとも一の遮光部の信号レベルによりクランプするためのクランプ信号の入力により対応する前記読み出し回路からの素子出力をクランプする複数の差動アンプと、
前記クランプ信号を出力するためのクランプパルスが入力すると共に、前記一の遮光部の信号を読み出す前記読み出し回路からの素子出力が入力して、前記クランプパルスの入力に基づき前記一の遮光部の信号を読み出して、前記複数の差動アンプに対し前記クランプ信号を出力するサンプルホールド回路と、を有し、
前記クランプパルスは、前記一の遮光部の信号および前記一の遮光部と隣接した前記受光部の信号を素子出力として順に読み出す一の読み出し回路が前記一の遮光部の信号を素子出力として読み出している間に前記サンプルホールド回路に入力し、
前記複数の読み出し回路のうち前記一の読み出し回路以外の他の読み出し回路は、前記サンプルホールド回路が前記一の遮光部の信号レベルをサンプリングする前記クランプパルスが入力している期間以外に、対応する前記受光部の信号を素子出力として読み出す、
ことを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像装置に係り、特に撮像素子の遮光部の信号を用いて分割した撮像素子の各受光部の出力信号の安定化を可能とする各受光部と遮光部の信号を出力する撮像素子を有する撮像装置に関する。
【０００２】
【従来の技術】
内外の市場の拡大に対応して近年画素数の多い撮像素子をより安価に入手出来るようになって来ている。
この撮像素子の素子数を多画素化した場合、単一の読み出し回路で信号を読み出したのでは読み出し速度が高速になるため、部品コストが高くなり、消費電流も増大する。
そこで、複数の読み出し回路を用い、撮像素子を分割して、同時に読み出すことで、読み出し速度を低速にして、消費電流や部品コストを低減化することが考えられており、これについて説明する。
【０００３】
高精細度のＨＤＴＶに対応した従来の撮像素子の一例を、図３を用いて具体的数値と共に以下に説明する。
図３（ｂ）に示される従来の撮像素子の一例は、受光部３１と読み出し回路３２とより構成される。
図３（ｂ）に示すように水平方向に１９２０個の有効画素（受光部３１の画素）を有する撮像素子を分割せずに、その撮像素子よりの信号の読み出しも１個の読み出し回路３２で一括して読み出す場合である。
【０００４】
水平方向に１９２０個の有効画素（受光部３１の画素）を有する撮像素子を１個の読み出し回路３２で読み出す場合、水平周波数を３３．７５ｋＨｚ、水平ブランキング期間を２８０クロック（水平同期信号から映像信号開始点までを１９２クロック、映像信号終了点からつぎの水平同期信号までを８８クロック）とすると、その１個の読み出し回路３２の動作周波数は、
３３．７５ｋＨｚ×（１９２０＋２８０）
＝３３．７５ｋＨｚ×２２００＝７４．２５ＭＨｚ
となる。
【０００５】
つぎに、図４に示すように水平方向に１９２０個の有効画素（受光部の画素）を有する撮像素子を分割し、複数の読み出し回路で読み出す場合について、以下に説明する。
図４（ｂ）に示される撮像素子の一例は２分割した受光部４１，４２と２個の読み出し回路４３，４４とより構成される。
図４（ｂ）に示すように水平方向に２個の読み出し回路４３，４４を設け、これを同時に駆動して水平方向に１９２０個の有効画素（受光部）を有する撮像素子を、これら２個の読み出し回路４３，４４で読み出す場合である。
【０００６】
水平方向に１９２０個の有効画素（受光部）を有する撮像素子を２個の読み出し回路４３，４４で読み出す場合、水平周波数を３３．７５ｋＨｚ、水平ブランキング期間を１４０クロックとすると、２個の各読み出し回路４３，４４の動作周波数は、
３３．７５ｋＨｚ×（９６０＋１４０）＝３７．１２５ＭＨｚ
となる。
【０００７】
以上に説明した２個の読み出し回路の動作周波数３７．１２５ＭＨｚと、１個の読み出し回路による一括読み出しの動作周波数７４．２５ＭＨｚとを比較すると、撮像素子を２分割して２個の読み出し回路で読み出す場合の動作周波数は一括読み出しの場合の動作周波数の１／２となり、撮像素子を２分割すると読み出し速度を１／２の低速にすることが出来る。
【０００８】
また、撮像素子は光入力がない時の撮像素子の出力電流（暗電流）は、温度依存性が大変に強く変動し易く、撮像素子を分割して読み出す場合にはこれに対応する必要がある。
そこで、撮像素子の画素部に受光部と遮光部とを設け、読み出された遮光部の信号レベルを基準信号レベルとしてサンプリングすることで黒レベルを安定化（クランプ）させることが望ましい。
【０００９】
そのレベル安定化の方法について、図５の撮像素子を用いて以下に具体的に説明する。
図５に示される撮像素子は、水平方向に１９２０個の有効画素（受光）部５２と、その両端に、図２の構成にはなかったそれぞれ２４個の光が入射しないように遮光された画素（遮光）部５１，５３と、読み出し回路５４とより構成される。
ここで、撮像素子は水平方向に１９２０個の有効画素（受光）部５２と、その両端にそれぞれ２４個の、光が入射しないように遮光された画素（遮光）部５１，５３とを有する構成となり、読み出し回路５４は遮光部５１，５３と受光部５２との両方の画素の信号を読み出していく。
【００１０】
図９にその読み出し回路５４の構成の一例を示す。
水平同期信号の入力に同期してシフトレジスタ制御回路９１は、シフトレジスタ９２に対してロードパルス（ＬＤ）を出力し、シフトレジスタ９２はこのロードパルス（ＬＤ）に同期して水平方向1ライン分の各画素の出力信号をシフトレジスタ９２に取り込む。
【００１１】
また、シフトレジスタ制御回路９１は水平同期信号の入力を起点としてクロックパルスをカウントしていき、カウント値が読み出し開始アドレスレジスタ５４Ａに予め設定した読み出し開始アドレス（ＴＳ）と一致するとシフトレジスタ９２に対して読み出しのための転送許可フラグ（ＳＥ）を出力する。
【００１２】
これによって、シフトレジスタ９２は、水平同期信号から読み出し開始アドレス分だけ遅れて水平方向1ライン分の各画素の出力を１本の素子出力信号として転送クロック（ＳＣＫ）に同期して順次、出力アンプ９３を介して素子出力信号として出力する。
【００１３】
いま、この撮像素子に図５（ａ）のような入射光が入射されると、遮光部５１，５３からは入射光の如何に関わらず暗電流が出力されるので、読み出し回路５４からは図５（ｄ）に示される信号が取り出される。
そこで、図１３に示すように差動アンプ１３１とサンプルホールド回路１３２とよりなるクランプ回路１３０を設け、図５（ｅ）で示すように遮光部５１の読み出し期間中にクランプパルスを与え、遮光部５１の信号レベルを基準信号レベルとしてクランプすることにより、図５（ｆ）に示すように黒レベルを暗電流に依存しないように安定化した出力を得ることが出来る。
【００１４】
つぎに、撮像素子を分割して、その両端に遮光部を設け、受光部は２分割し、今度は２個の読み出し回路で、同時に読み出す場合について、図６と共に説明する。
図６（ｂ）に示される撮像素子は、横長の長方形状の受光領域を縦方向に分割した各受光部６２，６３と、前記受光領域に隣接した左右の外側に設けた遮光部６１，６４とからなる画素部と、前記各受光部の読み出しを行う２個の読み出し回路６５，６６とから構成される。
【００１５】
まず、撮像素子の読み出し回路６５，６６の動作について、図１０と共に以下に説明する。
図１０に示される撮像素子の読み出し回路６５，６６は、読み出し開始アドレスレジスタ６５Ａ，６６Ａ、シフトレジスタ制御回路１０１，１０４、シフトレジスタ１０２，１０５、及び出力アンプ１０３，１０６より構成される。
【００１６】
水平同期信号の入力に同期してシフトレジスタ制御回路１０１は、シフトレジスタ１０２に対してロードパルス（ＬＤ）を出力し、シフトレジスタ１０２はこのロードパルス（ＬＤ）に同期して水平方向1ライン分の各画素の出力信号（遮光部６１と受光部６２の信号）をシフトレジスタ１０２に取り込む。
【００１７】
また、シフトレジスタ制御回路１０１は水平同期信号の入力を起点としてクロックパルスをカウントしていき、カウント値が読み出し開始アドレスレジスタ６５Ａに予め設定した読み出し開始アドレス（ＴＳ）と一致するとシフトレジスタ１０２に対して読み出しのための転送許可フラグ（ＳＥ）を出力する。
【００１８】
これによって、シフトレジスタ１０２は、水平同期信号から読み出し開始アドレス分だけ遅れて水平方向1ライン分の各画素の出力（遮光部６１と受光部６２の信号）を１本の素子出力信号として転送クロック（ＳＣＫ）に同期して順次、出力アンプ１０３を介して素子出力信号として出力する。
同様に、シフトレジスタ制御回路１０４は水平同期信号の入力を起点としてクロックパルスをカウントしていき、カウント値が読み出し開始アドレスレジスタ６６Ａに予め設定した読み出し開始アドレス（ＴＳ）と一致するとシフトレジスタ１０５に対して読み出しのための転送許可フラグ（ＳＥ）を出力する。
【００１９】
シフトレジスタ１０５は、水平同期信号から読み出し開始アドレス分だけ遅れて水平方向1ライン分の各画素の出力（受光部６３と遮光部６４の信号）を１本の素子出力信号として転送クロック（ＳＣＫ）に同期して順次、出力アンプ１０６を介して出力する。
【００２０】
ここで撮像素子は、図６（ｂ）に示されるように水平方向に１９２０個の有効画素（受光部６２、受光部６３）と、その両端にそれぞれ２４個の光が入力しないように遮光された画素（遮光部６１、遮光部６４）とを有しているが、受光部の領域は９６０画素ずつ２つの領域（受光部６２、受光部６３）に分割されている。
【００２１】
また、遮光部６１と受光部６２の信号を読み出すための読み出し回路６５と、受光部６３と遮光部６４の信号を読み出すための読み出し回路６６とを有しており、２個の読み出し回路６５、読み出し回路６６は同時に読み出しを開始する。
いま、この撮像素子に図６（ａ）に示されるような入射光が入射された時、各読み出し回路６５、読み出し回路６６は水平同期信号から読み出し開始アドレスＴＳ＝７２クロック後に同時に読み出しを開始し、読み出し回路６５は遮光部６１と受光部６２の信号を素子出力１として、読み出し回路６６は受光部６３と遮光部６４の信号を素子出力２として、図６（ｄ）、及び図６（ｅ）のように出力する。
【００２２】
読み出し回路６５、読み出し回路６６からの各出力（素子出力１、素子出力２）は、黒レベルをクランプするために、図１４に示されるような２個の差動アンプ１４１，１４２と１個のサンプルホールド回路１４３とから構成されるクランプ回路１４０の差動アンプ１４１，１４２にそれぞれ供給される。
【００２３】
読み出し回路６５の出力（素子出力１）はサンプルホールド回路１４３に供給され、そのサンプルホールド回路１４３の出力は、２個の差動アンプ１４１，１４２にそれぞれ供給される。
読み出し回路６５から出力される遮光部６１の信号レベルを基準信号レベルとしてサンプリングするために、図６（ｆ）で示すようなクランプパルスを図１４のクランプ回路１４０のサンプルホールド回路１４３に供給する。
【００２４】
クランプ出力２は読み出し回路６６が受光部６３の信号を出力している途中でクランプ回路の基準信号レベルが変動することになり、受光部６３の入力光が連続的（一様）に滑らかに変化していても、クランプパルスに対応した位置で出力信号に段が付いたものとなる。
【００２５】
【発明が解決しようとする課題】
以上図６、図１４と共に説明したように、クランプ出力２は読み出し回路６６が受光部６３の信号を出力している途中でクランプ回路の基準信号レベルが変動することになり、図６（ｈ）に示すように、受光部６３の入力光が連続的（一様）に滑らかに変化していても、クランプパルスに対応した位置で出力信号に段が付き、不正に変動してしまい、段付きのある信号（段付き信号）を出力してしまうという問題がある。
【００２６】
そこで、本発明は上記の問題を解決するためになされたものであり、撮像素子の領域を２次元的に分割し、遮光部の信号レベルにより各領域の受光部の素子出力をクランプしても段付きのないクランプ出力を得ることができる撮像装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る撮像装置は、複数の画素を行方向と列方向とに二次元配列した領域を前記行方向または列方向に分割して、始端と終端位置の少なくともいずれか一方の分割領域を遮光部とし、残りの他の複数の分割領域を受光部とした画素部を有する撮像素子と、前記撮像素子の前記複数の受光部毎に設けられ、前記複数の受光部それぞれにおける複数の画素の信号をそれぞれ同一方向に素子出力として読み出すと共に、対応する前記受光部に隣接する前記遮光部が存在している場合は、当該遮光部の信号を素子出力として読み出す複数の読み出し回路と、前記複数の読み出し回路毎に設けられ、それぞれ、前記遮光部のうち少なくとも一の遮光部の信号レベルによりクランプするためのクランプ信号の入力により対応する前記読み出し回路からの素子出力をクランプする複数の差動アンプと、前記クランプ信号を出力するためのクランプパルスが入力すると共に、前記一の遮光部の信号を読み出す前記読み出し回路からの素子出力が入力して、前記クランプパルスの入力に基づき前記一の遮光部の信号を読み出して、前記複数の差動アンプに対し前記クランプ信号を出力するサンプルホールド回路と、を有し、前記クランプパルスは、前記一の遮光部の信号および前記一の遮光部と隣接した前記受光部の信号を素子出力として順に読み出す一の読み出し回路が前記一の遮光部の信号を素子出力として読み出している間に前記サンプルホールド回路に入力し、前記複数の読み出し回路のうち前記一の読み出し回路以外の他の読み出し回路は、前記サンプルホールド回路が前記一の遮光部の信号レベルをサンプリングする前記クランプパルスが入力している期間以外に、対応する前記受光部の信号を素子出力として読み出す、ものである。
【００２８】
【発明の実施の形態】
本発明の撮像素子の実施の形態につき、好ましい実施例により、以下に図と共に説明する。図１に本発明の撮像装置の第１の実施例の構成及びタイミングチャートを示す。図１（ｂ）にその撮像素子を示す。また、図７にこの撮像素子を構成する読み出し回路の具体例を示す。
【００２９】
図１（ｂ）に示される本発明の撮像素子の第１の実施例の構成は、行方向と列方向とに二次元配列した複数の画素よりなる画素ブロックを列方向（または行方向）に４個連接して配列し、第１及び第４ブロック目は遮光部１１，１４に、第２及び第３ブロック目は受光部１２，１３に割り当てて形成した画素部と、前記各受光部１２，１３の読み出しを行う２個の読み出し回路１５，１６を有する周辺回路部とより構成される。
【００３０】
図７に示されるように読み出し回路１５，１６は、読み出し開始開始アドレスレジスタ１５Ａ，１６Ａ、シフトレジスタ制御回路７１，７６、シフトレジスタ（水平転送ＣＣＤ）７２，７５、出力アンプ７３，７９よりそれぞれ構成されている。
【００３１】
本実施例においては、読み出し回路１５及び１６のシフトレジスタ７２，７５は共に９８４段(遮光部２４画素＋受光部９６０画素)で構成されるが、読み出し開始アドレスは読み出し回路１５ではＴＳ１＝７２が、読み出し回路１６ではＴＳ２＝９６が予め読み出し開始アドレスレジスタ１５Ａ、１６Ａにそれぞれ設定されている。
【００３２】
これによって、読み出し回路１５は水平同期信号からＴＳ１＝７２クロック後に遮光部１１及び受光部１２の信号を水平方向に順次読み出していき、一方、読み出し回路１６は図６（ｂ）の従来のものの動作タイミングとは違って読み出し回路１５とは同時には読み出しを開始せず、読み出し回路１５が遮光部１１を読み出し終わる(水平同期信号からＴＳ２＝９６クロック経過した)タイミングから外部への読み出しを開始する。
【００３３】
図１（ｄ）及び図１（ｅ）に読み出し回路１５、読み出し回路１６からの外部への出力（素子出力１、素子出力２）を示す。
読み出し回路１５、読み出し回路１６からの出力は、読み出し信号の黒レベルをクランプするために図１１に示される２個の差動アンプ１１１，１１２とサンプルホールド回路１１３とから構成されるクランプ回路１１０の差動アンプ１１１，１１２の一方の入力にそれぞれに供給される。
【００３４】
また、読み出し回路１５の出力（素子出力１）はクランプ回路１１０のサンプルホールド回路１１３に供給され、そのサンプルホールド回路１１３の出力は、２個の差動アンプ１１１，１１２の他方の入力にそれぞれ供給される。
クランプ回路１１０には図１（ｆ）に示すようなクランプパルスが供給されて、読み出し回路１５が遮光部１１の信号を読み出している期間を読み出し、それ以外の読み出し回路１６が受光部１３を読み出していない期間を読み出して、読み出し回路１５の遮光部１１の信号レベルを基準信号としてサンプリングする。
【００３５】
これによってクランプ回路１１０のクランプ出力２は、受光部１３の読み出し中に基準信号が変動することなく、正しく黒レベルをクランプすることが出来る。
図１（ｇ）及び図１（ｈ）に図１１のクランプ回路１１０の出力のクランプ出力１、クランプ出力２をそれぞれ示す。
【００３６】
本実施例では読み出し回路１５が遮光部１１を読み出した後に読み出し回路１６の読み出しを開始したが、本発明は、遮光部を読み出している全ての期間で、他の読み出し回路が受光部を読み出さないようにする必要はなく、クランプ回路１１０において、遮光部１１の信号レベルをサンプリングする期間だけ他の読み出し回路１６が受光部１３を読み出さないようにすれば本発明による効果が得られる。
【００３７】
本実施例では、受光部１２，１３の両端に遮光部１１，１４を設けた撮像素子を用い、先に読み出された遮光部１１でクランプしたが、遮光部は受光部１２，１３の両端ではなくどちらか片方だけでもよく、またクランプタイミングは後から読み出される遮光部１４でもよい。
【００３８】
この場合、遮光部１４の読み出し中には他の読み出し回路が受光部を読み出さないようにすれば本発明による効果が得られる。
遮光部１４を使用してクランプを行うには、クランプするまでの時間を９８４段(遮光部２４画素＋受光部９６０画素)分だけ更に遅らせて設定すればよい。
遮光部１１を使用してクランプする場合よりより安定したクランプを行うことが出来る。
【００３９】
本実施例では、２個の受光部１２、受光部１３で撮像素子を分割したが、何れかの読み出し回路が遮光部を読み出している時に、他の読み出し回路が受光部を読み出さないようにすれば、分割した受光部数が３以上であっても本発明による効果が得られる。
【００４０】
また、本実施例では、読み出し回路１５，１６までを撮像素子とし、またはクランプ回路１１０までを含めた撮像素子として説明したが、更にクランプ出力をディジタル化するための図示しないＡ／Ｄ変換器までを含めた撮像素子であっても、本実施例で示したような撮像素子を用いれば同様な効果が得られる。
【００４１】
つぎに、本発明の撮像素子の第２の実施例について、図と共に以下に説明する。
図２に本発明の撮像素子の第２の実施例の構成及びタイミングチャートを示す。
図２（ｂ）にその撮像素子の構成を示す。また、図８に本発明の撮像素子を構成する読み出し回路の具体例を示す。
【００４２】
図２（ｂ）に示される本発明の撮像素子の第２の実施例の構成は、行方向と列方向とに二次元配列した複数の画素よりなる画素ブロックを列方向（または行方向）に５個連接して配列し、第１及び第５ブロック目は遮光部２１，２５に、第２乃至第４ブロック目は受光部２２〜２４に割り当てて形成した画素部と、前記遮光部２１と受光部２２、受光部２３、及び受光部２４と遮光部２５の読み出しをそれぞれ行う３個の読み出し回路２６〜２８を有する周辺回路部とより構成される。
【００４３】
図８に示されるように読み出し回路２６〜２８は、読み出し開始開始アドレスレジスタ２６Ａ，２７Ａ，２８Ａ、シフトレジスタ制御回路８１，８４，８７、シフトレジスタ（水平転送ＣＣＤ）８２，８５，８８、出力アンプ８３，８６，８９よりそれぞれ構成されている。
【００４４】
本実施例においては、読み出し回路２６，２８のシフトレジスタ８２，８８は共に６５６段(遮光部２４画素＋受光部６３２画素)で構成されるが、読み出し回路２７のシフトレジスタ８５は６５６段(受光部６５６画素)で構成される。
読み出し開始アドレスは読み出し回路２６ではＴＳ１＝７２が予め読み出し開始アドレスレジスタ２６Ａに、読み出し回路２７，２８ではＴＳ２，ＴＳ３＝９６クロックが予め読み出し開始アドレスレジスタ２７Ａ，２８Ａにそれぞれ設定されている。
【００４５】
これによって、読み出し回路２６は水平同期信号からＴＳ１＝７２クロック後に遮光部２１及び受光部２２の信号を水平方向に順次読み出していき、一方、読み出し回路２７，２８は図６（ｂ）の従来のものの動作タイミングとは違って読み出し回路２６とは同時には読み出しを開始せず、読み出し回路２６が遮光部２１を読み出し終わる(水平同期信号からＴＳ２＝９６クロック経過した)タイミングから読み出しを開始する。
【００４６】
図２（ｄ）、（ｅ）及び（ｆ）に読み出し回路２６乃至２８からの出力（素子出力１〜素子出力３）を示す。
読み出し回路２６〜２８からの各出力は、読み出し信号の黒レベルをクランプするために図１２に示される３個の差動アンプ１２１〜１２３とサンプルホールド回路１２４とから構成されるクランプ回路１２０の差動アンプ１２１〜１２３の一方の入力にそれぞれに供給される。
【００４７】
また、読み出し回路２６の出力（素子出力１）はクランプ回路１２０のサンプルホールド回路１２４に供給され、そのサンプルホールド回路１２４の出力は、３個の差動アンプ１２１〜１２３の他方の入力にそれぞれ供給される。
クランプ回路１２０には図２（ｇ）に示すようなクランプパルスが供給されて、読み出し回路２６が遮光部２１の信号を読み出している期間を読み出し、それ以外の読み出し回路２７，２８が受光部２３，２４を読み出していない期間を読み出して、読み出し回路２６の遮光部２１の信号レベルを基準信号としてクランプする。
【００４８】
これによってクランプ回路１２０のクランプ出力２，３は、受光部２３，２４の読み出し中に基準信号が変動することなく、正しく黒レベルをそれぞれクランプすることが出来る。
図２（ｈ），（ｉ）及び（ｊ）に図１２のクランプ回路１２０の出力のクランプ出力１、出力２及び出力３をそれぞれ示す。
【００４９】
本実施例では読み出し回路２６が遮光部２１を読み出した後に読み出し回路２７，２８の読み出しを開始したが、本発明は、遮光部を読み出している全ての期間で、他の読み出し回路が受光部を読み出さないようにする必要はなく、クランプ回路１２０において、遮光部２１の信号レベルをサンプリングする期間だけ他の読み出し回路２７，２８が受光部２３，２４を読み出さないようにすれば本発明による効果が得られる。
【００５０】
始端の遮光部２１を使用してクランプする場合について図２と共に説明したが、反対に終端の遮光部２５を使用してクランプする場合は、受光部２２，２３の読み出し終了が同じになるようにし、その読み出し終了のタイミングから遮光部２５の読み出しが開始されるように読み出し開始レジスタをそれぞれ設定する。そして、その遮光部２５からの信号をクランプ出来るようにクランプ回路に供給されるクランプパルスの水平同期信号からの遅延時間の設定を行えばよい。
【００５１】
なお、図２の受光部２３だけを読み出す読み出し回路２７の読み出し開始アドレスレジスタ２７ＡをＴＳ１、ＴＳ２をどちらか一方を選択可能に構成しておけば、外部から供給されるクランプパルスと対応して遮光部２１，２５のいずれにも対応させることが出来る。
【００５２】
【発明の効果】
以上に詳細に説明したように、複数の画素を行方向と列方向とに二次元配列した領域を前記行方向または列方向に分割して、始端と終端位置の少なくともいずれか一方の分割領域を遮光部とし、残りの他の複数の分割領域を受光部とした画素部を有する撮像素子と、前記撮像素子の前記複数の受光部毎に設けられ、前記複数の受光部それぞれにおける複数の画素の信号をそれぞれ同一方向に素子出力として読み出すと共に、対応する前記受光部に隣接する前記遮光部が存在している場合は、当該遮光部の信号を素子出力として読み出す複数の読み出し回路と、前記複数の読み出し回路毎に設けられ、それぞれ、前記遮光部のうち少なくとも一の遮光部の信号レベルによりクランプするためのクランプ信号の入力により対応する前記読み出し回路からの素子出力をクランプする複数の差動アンプと、前記クランプ信号を出力するためのクランプパルスが入力すると共に、前記一の遮光部の信号を読み出す前記読み出し回路からの素子出力が入力して、前記クランプパルスの入力に基づき前記一の遮光部の信号を読み出して、前記複数の差動アンプに対し前記クランプ信号を出力するサンプルホールド回路と、を有し、前記クランプパルスは、前記一の遮光部の信号および前記一の遮光部と隣接した前記受光部の信号を素子出力として順に読み出す一の読み出し回路が前記一の遮光部の信号を素子出力として読み出している間に前記サンプルホールド回路に入力し、前記複数の読み出し回路のうち前記一の読み出し回路以外の他の読み出し回路は、前記サンプルホールド回路が前記一の遮光部の信号レベルをサンプリングする前記クランプパルスが入力している期間以外に、対応する前記受光部の信号を素子出力として読み出すようにしたので、受光部よりの同時出力信号と遮光部の出力信号との読み出し時間がだぶらないようにさせたクランプに好適な信号を出力することが出来る。よって、この出力される遮光部の信号を基準にして各受光部の信号を読み出し信号がない期間でクランプすることが出来、信号レベルの揃った安定したクランプ出力が得られる。
【図面の簡単な説明】
【図１】本発明の撮像素子の第１の実施例の構成（受光部２個の場合）及びタイミングチャートを示した図である。
【図２】本発明の撮像素子の第２の実施例の構成（受光部３個の場合）及びタイミングチャートを示した図である。
【図３】従来の撮像素子の一例の構成（受光部１個の場合）を示した図である。
【図４】従来の撮像素子の一例の構成（受光部２個の場合）を示した図である。
【図５】従来の撮像素子の一例の読み出し回路が１つの場合のタイミングチャートを示した図である。
【図６】従来の撮像素子の一例の各読み出し回路のタイミングチャートを示した図である。
【図７】本発明の撮像素子を構成する読み出し回路の第１の実施例を示した図である。
【図８】本発明の撮像素子を構成する読み出し回路の第２の実施例を示した図である。
【図９】一般の撮像素子の読み出し回路の一例を示した図である。
【図１０】従来の撮像素子の読み出し回路の一例を示した図である。
【図１１】本発明で使用されるクランプ回路の構成を示した図である。
【図１２】本発明で使用されるクランプ回路の構成を示した図である。
【図１３】従来のクランプ回路の構成の一例を示した図である。
【図１４】従来のクランプ回路の構成の一例を示した図である。
【符号の説明】
１１，１４，２１，２５  遮光部
１２，１３，２２〜２４  受光部
１５，１６，２６〜２８  読み出し回路
１５Ａ，１６Ａ，２６Ａ〜２８Ａ  読み出し開始アドレスレジスタ
７１，７４，８１，８４，８７  シフトレジスタ制御回路
７２，７５，８２，８５，８８  シフトレジスタ（水平転送ＣＣＤ）
７３，７６，８３、８６，８９  出力アンプ
１１０，１２０  クランプ回路
１１１，１１２，１２１〜１２３  差動アンプ
１１３，１２４  サンプルホールド回路
ＬＤ  ロードパルス
ＳＣＫ  転送クロック
ＳＥ  転送許可フラグ
ＴＳ，ＴＳ１〜ＴＳ３  読み出し開始アドレス（水平同期信号から画素読み出し開始までの時間）
【図１】
0003988114.tif 000002
【図２】
0003988114.tif 000003
【図３】
0003988114.tif 000004
【図４】
0003988114.tif 000005
【図５】
0003988114.tif 000006
【図６】
0003988114.tif 000007
【図７】
0003988114.tif 000008
【図８】
0003988114.tif 000009
【図９】
0003988114.tif 000010
【図１０】
0003988114.tif 000011
【図１１】
0003988114.tif 000012
【図１２】
0003988114.tif 000013
【図１３】
0003988114.tif 000014
【図１４】
0003988114.tif 000015