(57)【特許請求の範囲】
【請求項１】
光源としての半導体レーザと、
１ドット多値階調出力を行う１ドット多値階調出力モードと１ドット２値出力を行う２値出力モードを有し、
１ドット多値階調出力モードにて多値階調用画像データをAビット（Aは正の整数）として、前記Aビットを上位Bビット（A>B≧１。Bは正の整数）と下位Cビット（１≦C=A−B。Cは正の整数）とに分割し、
相互に「（１／２B）×２π」づつ位相の異なる２B個のパルスを生成し、
前記上位Bビットに基づき、出力パルス幅を決定し、
（１／２B）T（Tは多値階調出力モードにおける１ドットの１周期）の時間幅を、前記出力パルス幅の左右いずれかに生成し、
前記（１／２B）Tの時間幅の領域内において、２C段階のパワーから前記下位Cビットに基づいて決定されるパワーを出力し、
前記上位Bビットにより生成した前記出力パルス幅と前記Cビットに基づいて決定される前記パワーの組み合わせで１ドット多値階調出力を生成し、
２値出力モードにて、２値用画像データに基づいて、多値階調用出力モードにおける１ドットの１周期であるTに対して（１／２B）Tとなる時間幅をデータ変調の一単位としてオンまたはオフの制御を行う２値出力として生成するデータ変調手段と、
前記半導体レーザの制御及び変調を行う手段とを有し、
前記多値階調用画像データ、前記２値用画像データに従い前記データ変調手段で生成された前記出力パルス幅と前記下位Cビットに基づいて決定されたパワーにより前記半導体レーザの光強度変調とパルス変調を行う画像出力装置において、
前記データ変調手段内に、入力された制御信号により１ドット当りの出力階調数を１ドット多値階調出力モードと２値出力モードに切り替え、該出力モードの切り替えにより解像度を変える出力モード切り替え手段を備えたことを特徴とする画像出力装置。
【請求項２】
光源としての半導体レーザと、
１ドット２５６値階調出力を行う２５６値階調出力モードと１ドット２値出力を行う２値出力モードを有し、
２５６階調出力モードにて２５６値階調用画像データをAビット（Aは正の整数）として、前記Aビットを上位Bビット（A＞B≧１。Bは正の整数）と下位Cビット（１≦C=A−B。Cは正の整数）とに分割し、
相互に「（１／２B）×２π」づつ位相の異なる２B個のパルスを生成し、
前記上位Bビットに基づき、出力パルス幅を決定し、
（１／２B）T（Tは２５６値階調出力モードにおける１ドットの１周期）の時間幅を、前記出力パルス幅の左右いずれかに生成し、
前記（１／２B）Tの時間幅の領域内において、２C段階のパワーから前記下位Cビットに基づいて決定されるパワーを出力し、
前記上位Bビットにより生成した前記出力パルス幅と前記Cビットに基づいて決定される前記パワーの組み合わせで１ドット２５６値階調出力を生成し、
２値出力モードにて、２値用画像データに基づいて、多値階調用出力モードにおける１ドットの１周期であるTに対して（１／２B）Tとなる時間幅をデータ変調の一単位としてオンまたはオフの制御を行う２値出力として生成するデータ変調手段と、
前記半導体レーザの制御及び変調を行う手段とを有し、
前記２５６値階調用画像データ、前記２値用画像データに従い前記データ変調手段で生成された前記（１／２B）×２πづつ位相の異なる前記出力パルス幅と前記下位Cビットに基づいて決定されたパワーにより前記半導体レーザの光強度変調とパルス変調を行う画像出力装置において、
前記データ変調手段内に、入力された制御信号により１ドット当りの出力階調数を２５６階調出力モードと２値出力モードに切り替え、該出力モードの切り替えにより解像度を変える出力モード切り替え手段を備えたことを特徴とする画像出力装置。
【請求項３】
請求項２記載の画像出力装置において、前記データ変調手段は前記２５６階調出力モードにおいても前記２値出力モードにおいても同一のデータ入力部に前記２５６階調出力モードの２５６階調画像データ、前記２値出力モードの２値用画像データが入力されることを特徴とする画像出力装置。
【請求項４】
請求項２記載の画像出力装置において、
前記データ変調手段は、前記２５６階調出力モード時には、入力された前記制御信号とは異なる制御信号により、前記出力パルス幅の生成タイミングを画素クロックに同期させることを特徴とする画像出力装置。
【請求項５】
請求項２記 際の画像出力装置において、
前記半導体レーザからのレーザ光を走査するレーザ光走査手段と、
前記入力された制御信号を前記出力モード切り替え手段と前記レーザ光走査手段に入力して、前記２５６階調出力モード時には前記レーザ光を低速に走査させて前記２値出力モード時には前記レーザ光を高速に走査させることにより、前記出力モードに連動させる前記レーザ光走査手段を備えたことを特徴とする画像出力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光源として半導体レーザを有し、画像を記録状態や光信号などの種々の形態で出力するレーザプリンタ、光ディスク装置、デジタル複写機、レーザファクシミリ、光通信装置等の画像出力装置に関する。
【０００２】
【従来の技術】
半導体レーザは、極めて小型であって、かつ、駆動電流により高速に直接変調を行うことができるので、近年、レーザプリンタ、光ディスク装置、デジタル複写機等の光源として広く使用されている。しかし、半導体レーザの駆動電流と光出力との関係は温度により著しく変化するので、これは半導体レーザの光強度を所望の値に設定しようとする場合に問題となる。
【０００３】
この問題を解決して半導体レーザの利点を活かすために、半導体レーザの光出力を受光素子によりモニターし、その出力と発光レベル指令信号とが等しくなるように常時半導体レーザの順方向電流を制御する光電気負帰還ループと、発光レベル指令信号を半導体レーザの順方向電流に変換する変換手段とを有し、前記光電気負帰還ループの制御電流と前記変換手段により生成された電流との和又は差によって半導体レーザの光出力を制御する方式等が特開平２ー２０５０８６号公報等により提案されている。
【０００４】
また、上記特開平２ー２０５０８６号公報記載の方式を集積化しえる回路構成としたことにより光電気負帰還ループの設計の容易さや集積化を可能にする半導体レーザ制御装置が提案されている。また、パルス幅制御を行うと同時に前記光電気負帰還ループを構成することにより、半導体レーザのパルス幅・パワー混合変調方式が提案されている。
【０００５】
この半導体レーザのパルス幅・パワー混合変調方式をより具体的に実現するため、Ｃ−ＭＯＳデバイスを用いてＩＣ化によりパルス幅生成部を簡便に構成し、バイポーラデバイスを用いてＩＣ化による光電気負帰還ループ部の設計を容易にし、さらに両ＩＣと半導体レーザをより有効に接続する手段や検査法を提供することで、レーザプリンタ、デジタル複写機等の光源としての半導体レーザ制御変調装置の具体的構成が提案されている。
【０００６】
【発明が解決しようとする課題】
上記半導体レーザのパルス幅・パワー混合変調方式は、レーザプリンタ、デジタル複写機等の多値画像出力用としては優れているが、２値画像を出力する場合には多階調出力用データのすべてに２値、すなわち、０か１を入力することにより画像を出力することになり、本来２値画像のみを出力する装置に比べると、スピードの点で劣ることになり、その機能が有効に活かされているとはいえない。本発明は、画像データに応じて高速、高解像度にでき、半導体レーザのパルス幅・パワー混合変調方式をより有効に機能させることができる画像出力装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明は、光源としての半導体レーザと、１ドット多値階調出力を行う１ドット多値階調出力モードと１ドット２値出力を行う２値出力モードを有し、１ドット多値階調出力モードにて多値階調用画像データをAビット（Aは正の整数）として、前記Aビットを上位Bビット（A>B≧１。Bは正の整数）と下位Cビット（１≦C=A−B。Cは正の整数）とに分割し、相互に「（１／２B）×２π」づつ位相の異なる２B個のパルスを生成し、前記上位Bビットに基づき、出力パルス幅を決定し、（１／２B）T（Tは多値階調出力モードにおける１ドットの１周期）の時間幅を、前記出力パルス幅の左右いずれかに生成し、前記（１／２B）Tの時間幅の領域内において、２C段階のパワーから前記下位Cビットに基づいて決定されるパワーを出力し、前記上位Bビットにより生成した前記出力パルス幅と前記Cビットに基づいて決定される前記パワーの組み合わせで１ドット多値階調出力を生成し、２値出力モードにて、２値用画像データに基づいて、多値階調用出力モードにおける１ドットの１周期であるTに対して（１／２B）Tとなる時間幅をデータ変調の一単位としてオンまたはオフの制御を行う２値出力として生成するデータ変調手段と、前記半導体レーザの制御及び変調を行う手段とを有し、前記多値階調用画像データ、前記２値用画像データに従い前記データ変調手段で生成された前記出力パルス幅と前記下位Cビットに基づいて決定されたパワーにより前記半導体レーザの光強度変調とパルス変調を行う画像出力装置において、前記データ変調手段内に、入力された制御信号により１ドット当りの出力階調数を１ドット多値階調出力モードと２値出力モードに切り替え、該出力モードの切り替えにより解像度を変える出力モード切り替え手段を備えたものである。
【０００８】
請求項２記載の発明は、光源としての半導体レーザと、１ドット２５６値階調出力を行う２５６値階調出力モードと１ドット２値出力を行う２値出力モードを有し、２５６階調出力モードにて２５６値階調用画像データをAビット（Aは正の整数）として、前記Aビットを上位Bビット（A＞B≧１。Bは正の整数）と下位Cビット（１≦C=A−B。Cは正の整数）とに分割し、相互に「（１／２B）×２π」づつ位相の異なる２B個のパルスを生成し、前記上位Bビットに基づき、出力パルス幅を決定し、（１／２B）T（Tは２５６値階調出力モードにおける１ドットの１周期）の時間幅を、前記出力パルス幅の左右いずれかに生成し、前記（１／２B）Tの時間幅の領域内において、２C段階のパワーから前記下位Cビットに基づいて決定されるパワーを出力し、前記上位Bビットにより生成した前記出力パルス幅と前記Cビットに基づいて決定される前記パワーの組み合わせで１ドット２５６値階調出力を生成し、２値出力モードにて、２値用画像データに基づいて、多値階調用出力モードにおける１ドットの１周期であるTに対して（１／２B）Tとなる時間幅をデータ変調の一単位としてオンまたはオフの制御を行う２値出力として生成するデータ変調手段と、前記半導体レーザの制御及び変調を行う手段とを有し、前記２５６値階調用画像データ、前記２値用画像データに従い前記データ変調手段で生成された前記（１／２B）×２πづつ位相の異なる前記出力パルス幅と前記下位Cビットに基づいて決定されたパワーにより前記半導体レーザの光強度変調とパルス変調を行う画像出力装置において、前記データ変調手段内に、入力された制御信号により１ドット当りの出力階調数を２５６階調出力モードと２値出力モードに切り替え、該出力モードの切り替えにより解像度を変える出力モード切り替え手段を備えたものである。
【０００９】
請求項３記載の発明は、請求項２記載の画像出力装置において、前記データ変調手段は前記２５６階調出力モードにおいても前記２値出力モードにおいても同一のデータ入力部に前記２５６階調出力モードの２５６階調画像データ、前記２値出力モードの２値用画像データが入力されるものである。
【００１０】
請求項４記載の発明は、請求項２記載の画像出力装置において、前記データ変調手段は、前記２５６階調出力モード時には、入力された前記制御信号とは異なる制御信号により、前記出力パルス幅の生成タイミングを画素クロックに同期させるものである。
【００１１】
請求項５記載の発明は、請求項２記 際の画像出力装置において、前記半導体レーザからのレーザ光を走査するレーザ光走査手段と、前記入力された制御信号を前記出力モード切り替え手段と前記レーザ光走査手段に入力して、前記２５６階調出力モード時には前記レーザ光を低速に走査させて前記２値出力モード時には前記レーザ光を高速に走査させることにより、前記出力モードに連動させる前記レーザ光走査手段を備えたものである。
【００１５】
【発明の実施の形態】
画像出力装置はレーザプリンタ、デジタル複写機、レーザファクシミリ等の画像形成装置や、光ディスクの記録媒体に半導体レーザからのレーザ光で画像データを記録する光ディスク装置、半導体レーザからのレーザ光を送信する光通信装置などがあるが、本発明の実施形態例は画像出力装置のうちレーザプリンタやデジタル複写機、レーザファクシミリ等の画像形成装置の実施形態例である。
【００１６】
この実施形態例の光書き込み部は図２に示すように光源としての半導体レーザ及び、この半導体レーザからのレーザ光を受光する受光素子１１と、複数位相を有するパルスを生成するパルス幅生成部及びそのパルスより画像データに基づき複数のパルス幅を生成するデータ変調部１２、半導体レーザの制御及び変調を行う半導体レーザ制御部及び半導体レーザ駆動部１３からなる回路１４を有する。また、光書き込み部は、上記半導体レーザからのレーザ光を回転多面鏡で偏向走査して感光体に照射することにより、回転駆動手段による感光体の回転と回転多面鏡によるレーザ光の偏向走査でレーザ光にて感光体を全面的に走査して感光体に対する画像の光書き込みを行う。
【００１７】
レーザプリンタ等において１ドット内で多階調出力を得る方式としてはパルス幅変調方式、パワー変調方式などがあるが、本発明の実施形態例はパルス幅・パワー混合変調方式を用いている。このパルス幅・パワー混合変調方式は、基本的に２値出力方式であり、画像形成プロセスに対して安定であるパルス幅変調方式を基調とし、その移り変わり部を光強度変調により補間する方式である。
【００１８】
このパルス幅・パワー混合変調方式は、同じ階調数を実現する場合、単独のパルス幅変調方式、パワー変調方式それぞれに比較して、パルス幅変調方式とパワー変調方式を組み合わせて必要なパルス幅数、パワー値数を低減することで、パルス幅変調、パワー変調を行う各部の構成を容易に達成でき、画像形成プロセスに対して安定であると同時に集積化に適しており、小型化、低コスト化が図れる特徴がある。本発明の実施形態例は、パルス幅生成部及びデータ変調部１２と半導体レーザ制御部及び半導体レーザ駆動部１３を持っており、入力されるデータに従ってパルス幅変調を行う方式を基調とし、その移り変わり部を光強度変調により補間する。
【００１９】
次に、本発明の実施形態例における半導体レーザの光出力波形の基本概念を説明する。図３はパルス幅を３値、パワーを６値とする１８階調の画像を出力する場合における半導体レーザの光出力波形を模式的に示す。本発明の実施形態例は、基本的にはパルス幅変調方式であり、感光体のパルス幅変調方式で露光する中間露光領域を利用してパワー変調を行うので、パワー変調部は最小パルス幅で出力する必要がある。
【００２０】
このようなパルス幅・パワー混合変調方式による光出力を得るためには、図４に示すようにパルス幅をＰＷＭとすると、ＰＷＭＯＵＴとＰＷＭＯＵＴ＋ＰＭＯＵＴ（ＰＭＯＵＴは最小パルス幅）、もしくはＰＷＭＯＵＴとＰＭＯＵＴ（ＰＭＯＵＴは最小パルス幅）の２パルスを生成すればよい。ＰＷＭＯＵＴのパルスは全ビットをオン（高レベル）にし、ＰＭＯＵＴのパルスはデータ（ドットイメージ）に従って各ビットをオン／オフさせれば、図３及び図４に示すような波形が得られる。
【００２１】
図５は半導体レーザ制御部及び半導体レーザ駆動部１３の一例を示す。すでにパルス幅・パワー混合変調を受けたデータが定電流源１５、１６に入力され、定電流源１５、１６はそれぞれ入力データにより定電流ＩＤＡ１、ＩＤＡ２が変化する。定電流源１５の電流ＩＤＡ１は反転増幅器１７により反転増幅されてトランジスタ１８のベースに加えられ、このトランジスタ１８のコレクタ電流ＩＬＤ１が半導体レーザＬＤに順方向電流として供給されて半導体レーザＬＤが発光する。トランジスタ１８を通して流れる半導体レーザＬＤの順方向電流は抵抗Ｒｅにより検出される。
【００２２】
受光素子ＰＤは半導体レーザＬＤの光出力の一部を受光して電流ＩＰＤに変換することにより半導体レーザＬＤの光出力強度を検知し、この受光素子ＰＤの電流ＩＰＤと定電流源１５の電流ＩＤＡ１との和（差としてもよい）が反転増幅器１７に入力されて受光素子ＰＤの電流ＩＰＤと定電流源１５の電流ＩＤＡ１とが等しくなるように半導体レーザＬＤの順方向電流が制御される。ここに、定電流源１５、反転増幅器１７、トランジスタ１８、半導体レーザＬＤ、受光素子ＰＤは光電気負帰還ループを構成している。
【００２３】
さらに、定電流源１６が入力データを半導体レーザＬＤの順方向電流ＩＤＡ２に変換してこの電流ＩＤＡ２が半導体レーザＬＤに供給されることにより、高速に半導体レーザＬＤの制御及び駆動が行われる。図６（ａ）は光電気負帰還ループのみがあって定電流源１６が無い場合における半導体レーザＬＤの光出力波形を模式的に示し、図６（ｂ）は光電気負帰還ループ及び定電流源１６がある場合における半導体レーザＬＤの光出力波形を模式的に示す。この実施形態例は図６に示すように高速に半導体レーザＬＤの光出力のパルス幅変調及びパワー変調を行うことが可能である。
【００２４】
しかし、このような半導体レーザ光出力のパルス幅変調及びパワー変調による多値変調出力は常に要求されているわけではなく、通常、文字を出力する場合には１ドット２値出力で十分な場合もある。そこで、半導体レーザ光出力のパルス幅変調及びパワー変調による多値変調出力を行う１ドット多階調出力モードと、半導体レーザ光出力の２値出力を行う２値出力モードを制御信号で自在に切り替えることができるならば、文字を出力したい場合には半導体レーザの光出力を２値出力モードで出力し、画像等の出力で階調性を必要とする場合には半導体レーザの光出力を１ドット多階調出力モードで出力することが可能になり、更に高品位な光書き込み系を実現することが可能になる。
【００２５】
本発明の実施形態例は、１ドット多階調出力モードと２値出力モードを制御信号で切り替える構成であるが、階調数の異なる１ドット多階調出力モードを制御信号で切り替えてもよく、さらに複数種類の出力形態を制御信号で切り替えることも同様に実現可能であり、更なる高品位の光書き込み系を実現することが可能となる。また、この光書き込み系を集積回路にて実現すれば、更なる小型化、低コスト化を図ることができる。本発明の実施形態例は、このような事情に鑑み、２値出力モードと多階調出力モードを制御信号で自在に切り替えることが可能である１チップの半導体レーザ光出力パルス幅・パワー混合変調方式を具体的な回路構成で実現したものである。
【００２６】
図１は本発明の一実施形態例の画像形成装置における光書き込み部の一部を示す。この画像形成装置は、請求項１〜５記載の発明の実施形態例であり、感光体を駆動部により回転駆動して帯電手段により均一に帯電した後に感光体に光書き込み部による光書き込みで静電潜像を形成し、この静電潜像を現像手段で現像して可視像とし、この可視像を転写手段により用紙に転写して定着手段により定着させる。光書き込み部は、光源としての半導体レーザの光出力を回転多面鏡で偏向走査して感光体に照射し、感光体の副走査方向への回転と回転多面鏡によるレーザ光の主走査方向への偏向走査で感光体に全面的に画像を書き込む。回転多面鏡はモータにより回転駆動される。
【００２７】
半導体レーザの制御及びパルス幅・パワー混合変調方式の変調を行う回路１９は１チップの集積回路で構成されている。この回路１９のパルス幅・パワー混合変調方式は、説明を簡単にするため、パルス幅を３ビット、即ち８値、パワーを５ビット、即ち３２値としてその組み合わせで合計１ドット当り８ビット階調（２５６階調）の半導体レーザ光出力を出力する構成とする。
【００２８】
このパルス幅、パワーの組み合わせは、例えばパルス幅を４ビット、即ち１６値、パワーを４ビット、即ち１６値としてもよいし、パルス幅を５ビット、即ち３２値、パワーを３ビット、即ち８値としてもよく、多種多様に考えられるが、どのような組み合わせでも同様な効果が得られる。１ドット当り８ビット階調（２５６階調）の半導体レーザ光出力を出力する構成とする場合には、８ビットの画像データＤ０’〜Ｄ７’と、画素クロックＣＬＫがディジタル入力部２０に入力される。
【００２９】
また、図４に示すようなドット形成方法として左寄せモード、右寄せモードを選択する制御信号をＰ０、２５６階調出力モードと２値出力モードとを選択する制御信号をＰ１とし、以下の規則に従い制御信号Ｐ０、Ｐ１がディジタル入力部２０に入力されるものとする。
0003933717.tif 000002
ここで、これらのモードにおいて画素クロックＣＬＫが同一で且つ回転多面鏡の回転速度が同一であるならば、２値出力モード時には２５６階調出力モード時に比べて１ドットが主走査方向に８倍の解像度を持つことになる。また、２値出力モードに連動して回転多面鏡の回転速度が８倍になるならば、２値出力モード時には、２５６階調出力モード時に比べて、１ドットの解像度は同じであるが、８倍のスピードで画像を出力できる系を実現できる。
【００３０】
ディジタル入力部２０は、外部から入力されたディジタル信号Ｐ０’、Ｐ１’、Ｄ０’〜Ｄ７’を内部信号レベルにレベルシフトする。逓倍クロック生成部２１は、外部からディジタル入力部２０を介して入力された画素クロックＣＬＫに同期して周波数が逓倍されたクロックＣ０、Ｃ１、Ｃ２を生成する。この逓倍クロック生成部２１は、リングオシュレータやＶＣＯ（電圧制御発振器）などを用いたＰＬＬ（Ｐｈａｓｅｄ  Ｌｏｃｋ  Ｌｏｏｐ）等を用いて実現することができる。
【００３１】
Ｄ−Ｆ／Ｆ部及びタイミングデータ生成部２２は、ディジタル入力部２０からの画像データＤ０〜Ｄ７と制御信号Ｐ０、Ｐ１より上記規則に従い、どのモードにおいてどのパルス幅を出力するかを決定するタイミングデータＴＤＡＴＡ（ＴＤ０〜ＴＤ７）、ＰＤＡＴＡ（ＰＤ０〜ＰＤ４）を生成する。基本パルス生成部２３及びパルス幅生成部２４は、逓倍クロック生成部２１からのクロックＣ０、Ｃ１、Ｃ２とＤ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタイミングデータＴＤＡＴＡ（ＴＤ０〜ＴＤ７）よりどのタイミングでパルス幅変調もしくはパワー変調を行うかを決定するパルス幅を２個生成する。この２個のパルス幅は上記ＰＷＭＯＵＴ、ＰＭＯＵＴに相当する。
【００３２】
ＰＷＭＯＵＴ＆ＰＭＯＵＴデータ生成部２５は、そのＰＷＭＯＵＴ、ＰＭＯＵＴとＤ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタイミングデータＰＤＡＴＡ（ＰＤ０〜ＰＤ４）より、Ｐ１＝０（Ｌｏｗ）の場合には、ＰＷＭＯＵＴのパルスにおいて全ビットをオン（Ｈｉｇｈ）にし、ＰＭＯＵＴのパルスにおいてデータＤ０〜Ｄ７に従って各ビットをオン／オフさせることにより２５６階調出力モードとする。
【００３３】
また、ＰＷＭＯＵＴ＆ＰＭＯＵＴデータ生成部２５は、ＰＷＭＯＵＴ、ＰＭＯＵＴとＤ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタイミングデータＰＤＡＴＡ（ＰＤ０〜ＰＤ４）より、Ｐ１＝１（Ｈｉｇｈ）の場合には、ＰＷＭＯＵＴのパルスにおいて全ビットをデータＤ０〜Ｄ７に従ってオン／オフさせることにより２値出力モードとし、２５６階調出力モードと２値出力モードを自在に切り替える。
【００３４】
ＰＷＭＯＵＴ＆ＰＭＯＵＴデータ生成部２５にて生成したデータＭＤ０〜ＭＤ４は電流加算部２６及び誤差増幅部２７に入力されて半導体レーザＬＤの順方向電流となる。電流加算部２６は上記定電流源１６により構成され、誤差増幅部２７は上記定電流源１５、反転増幅器１７、トランジスタ１８、半導体レーザＬＤ、受光素子ＰＤからなる光電気負帰還ループの半導体レーザＬＤを除いた部分により構成される。
【００３５】
次に、タイミング生成部２８及び電流設定部２９について説明する。図５に示すように定電流源１６においてデータに応じて半導体レーザＬＤの順方向電流を駆動すれば図６に示すように半導体レーザＬＤの光出力波形の立ち上がり時間Ｔｒ、立ち下がり時間Ｔｆは数ｎｓとなり、その後光電気負帰還ループにより半導体レーザＬＤの光出力が所望の光出力となるように定電流源１５の電流ＩＤＡ１が設定される。
【００３６】
ところが、半導体レーザＬＤは微分量子効率が固体差や温度等によって異なるので、常に所望の光出力を得るためには半導体レーザＬＤの微分量子効率を電源投入時もしくはリセット時に検出する必要がある。図８はその検出の動作概念図を示す。まず、時間Ｔ０にて半導体レーザＬＤに順方向電流ＩＦＵＬＬを流して半導体レーザＬＤを所望の光量で発光させる。この場合、定電流源１６の電流ＩＤＡ２は流さないものとすると、時間Ｔ０から時間Ｔ１までの間は制御回路のみ（光電気負帰還ループのみ）で半導体レーザＬＤに順方向電流を流す。つまり、半導体レーザＬＤの順方向電流ＩＬＤをＩＬＤ＝ＩＤＡ１とする。
【００３７】
ここで、時間Ｔ０〜Ｔ１は制御回路が動作して半導体レーザＬＤを所望の光量で発光させるのに十分な時間であるとする。次に、時間Ｔ１において、定電流源１６が流せる電流ＩＤＡ２の最大値をＩＤＡ２ＭＡＸとすると、制御回路がＩＤＡ２ＭＡＸ／２の電流と、ＩＦＵＬＬとを比較する。この比較では、例えば時間Ｔ０から時間Ｔ１までの間は制御回路のみが作動しているため、図５に示すようにＩＦＵＬＬが抵抗Ｒｅにより電圧に変換され、また、ＩＤＡ２ＭＡＸ／２の電流値は設計時に分かっており、抵抗ＲｅによりＩＤＡ２ＭＡＸ／２の電流値を電圧に変換した場合の電圧値も分かっているので、この電圧値と抵抗Ｒｅの電圧値とを比較してその結果を保持すればよいことが分かる。
【００３８】
そして、制御回路は、ＩＦＵＬＬ＞ＩＤＡ２ＭＡＸ／２であれば定電流源１６に電流ＩＤＡ２ＭＡＸ／２を流し、ＩＦＵＬＬ＜ＩＤＡ２ＭＡＸ／２であれば定電流源１６の電流をそのまま０とする。第８図ではＩＦＵＬＬ＞ＩＤＡ２ＭＡＸ／２としているので、定電流源１６に電流ＩＤＡ２ＭＡＸ／２を流している。すると、制御回路の作動で半導体レーザＬＤの光量が一定に保たれるので、制御電流ＩＬＤ１は電流ＩＤＡ２ＭＡＸ／２分減少する。
【００３９】
同様に、制御回路は、時間Ｔ２においては、制御電流ＩＬＤ１と電流ＩＤＡ２ＭＡＸ／４とを比較してその大小により同様な操作を行い、時間Ｔ３において制御電流ＩＬＤ１と電流ＩＤＡ２ＭＡＸ／８とを比較してその大小により同様な操作を行い、Ｔ４において制御電流ＩＬＤ１と電流ＩＤＡ２ＭＡＸ／１６とを比較してその大小により同様な操作を行う。図８においては、説明の便宜上制御電流ＩＬＤ１を電流ＩＤＡ２ＭＡＸ／１６まで比較しているが、この場合には電流加算部２６の電流値はＩＤＡ２ＭＡＸ／１６の精度で設定できる構成を実現できる。
【００４０】
図７はタイミング生成部２８の具体的回路構成例を示す。図７において、Ｑ１〜Ｑ２０はトランジスタ、Ｃ１１〜Ｃ１４はコンデンサ、Ｒ１〜Ｒ２４は抵抗である。トランジスタＱ１３〜Ｑ２０及び抵抗Ｒ１７〜Ｒ２４は、複数個の定電流源を構成し、トランジスタＱ１３〜Ｑ２０のベースに基準電圧ＶＲＥＦ１が入力されて定電流をトランジスタＱ１〜Ｑ１２及び抵抗Ｒ２〜Ｒ４、Ｒ６〜Ｒ８、Ｒ１０〜Ｒ１２、Ｒ１４〜Ｒ１６からなる複数個の差動回路へ供給する。
【００４１】
これらの差動回路の一方の入力端子には基準電圧ＶＲＥＦ２が入力される。タイミング信号ＴＲ１は抵抗Ｒ１及びコンデンサＣ１１からなる積分回路で積分されて初段の差動回路に入力され、この初段の差動回路から遅延したタイミング信号が得られる。このタイミング信号は、抵抗Ｒ５及びコンデンサＣ１２からなる積分回路で積分されて２段目の差動回路に入力され、この２段目の差動回路からさらに遅延したタイミング信号が得られる。
【００４２】
このタイミング信号は抵抗Ｒ９及びコンデンサＣ１３からなる積分回路で積分されて３段目の差動回路を経てさらに遅延したタイミング信号となり、このタイミング信号は抵抗Ｒ９及びコンデンサＣ１３からなる積分回路で積分されて４段目の差動回路を経てさらに遅延される。そして、各差動回路からタイミング信号ＴＲ１より順次に遅延した複数のタイミング信号ＴＴ１〜ＴＴ４が得られる。これらのタイミング信号ＴＴ１〜ＴＴ４の生成タイミングは、抵抗Ｒ１、Ｒ５、Ｒ９、Ｒ１３及びコンデンサＣ１１〜Ｃ１４の値により決定でき、図８に示すＴ０〜Ｔ１、Ｔ１〜Ｔ２、Ｔ２〜Ｔ３、Ｔ３〜Ｔ４となる。
【００４３】
上記制御回路に含まれる電流設定部２９は、上述のように時間Ｔ０〜Ｔ１にて定電流源１６の電流ＩＤＡ２を０とし、時間Ｔ１にて抵抗Ｒｅの電圧とＩＤＡ２ＭＡＸ／２に対応する設定値とを比較してＩＦＵＬＬ＞ＩＤＡ２ＭＡＸ／２であるかどうかを判断する。電流設定部２９は、ＩＦＵＬＬ＞ＩＤＡ２ＭＡＸ／２であればタイミング発生部２８からのタイミング信号ＴＴ１に基づいて時間Ｔ１〜Ｔ２にて定電流源１６に電流ＩＤＡ２ＭＡＸ／２を流し、ＩＦＵＬＬ＜ＩＤＡ２ＭＡＸ／２であればタイミング発生部２８からのタイミング信号ＴＴ１に基づいて時間Ｔ１〜Ｔ２にて定電流源１６の電流をそのまま０とする。
【００４４】
また、電流設定部２９は、時間Ｔ２にて抵抗Ｒｅの電圧とＩＤＡ２ＭＡＸ／４に対応する設定値とを比較してＩＬＤ１＞ＩＤＡ２ＭＡＸ／４であるかどうかを判断する。電流設定部２９は、ＩＬＤ１＞ＩＤＡ２ＭＡＸ／４であればタイミング発生部２８からのタイミング信号ＴＴ２に基づいて時間Ｔ２〜Ｔ３にて定電流源１６に電流ＩＤＡ２ＭＡＸ／４を流し、ＩＬＤ１＜ＩＤＡ２ＭＡＸ／４であればタイミング発生部２８からのタイミング信号ＴＴ２に基づいて時間Ｔ２〜Ｔ３にて定電流源１６の電流をそのまま０とする。
【００４５】
また、電流設定部２９は、時間Ｔ３にて抵抗Ｒｅの電圧とＩＤＡ２ＭＡＸ／８に対応する設定値とを比較してＩＬＤ１＞ＩＤＡ２ＭＡＸ／８であるかどうかを判断する。電流設定部２９は、ＩＬＤ１＞ＩＤＡ２ＭＡＸ／８であればタイミング発生部２８からのタイミング信号ＴＴ３に基づいて時間Ｔ３〜Ｔ４にて定電流源１６に電流ＩＤＡ２ＭＡＸ／８を流し、ＩＬＤ１＜ＩＤＡ２ＭＡＸ／８であればタイミング発生部２８からのタイミング信号ＴＴ３に基づいて時間Ｔ３〜Ｔ４にて定電流源１６の電流をそのまま０とする。
【００４６】
さらに、電流設定部２９は、時間Ｔ４にて抵抗Ｒｅの電圧とＩＤＡ２ＭＡＸ／１６に対応する設定値とを比較してＩＬＤ１＞ＩＤＡ２ＭＡＸ／１６であるかどうかを判断する。電流設定部２９は、ＩＬＤ１＞ＩＤＡ２ＭＡＸ／１６であればタイミング発生部２８からのタイミング信号ＴＴ４に基づいて時間Ｔ４〜Ｔ５にて定電流源１６に電流ＩＤＡ２ＭＡＸ／１６を流し、ＩＬＤ１＜ＩＤＡ２ＭＡＸ／１６であればタイミング発生部２８からのタイミング信号ＴＴ４に基づいて時間Ｔ４〜Ｔ５にて定電流源１６の電流をそのまま０とする。
このような動作は１ドット毎に繰り返して行われ、常に図６（ｂ）に示すように電流加算部２６の値がＩＤＡ２ＭＡＸ／１６の精度で設定できる光出力波形を得ることができる。
【００４７】
図９は上記基本パルス生成部２３の動作概念図を示す。この実施形態例におけるパルス幅・パワー混合変調方式では、説明を簡単にするため、パルス幅を３ビット、即ち８値とすると、ディジタル入力部２０に入力された画素クロックＣＬＫの周期を８分割したパルスを生成する必要がある。これを実現する方式はいろいろあるが、ここでは図９に示すようなパルスを生成する。
【００４８】
すなわち、逓倍クロック生成部２１は、画素クロックＣＬＫを４逓倍したクロックＣ０と、このクロックＣ０を４分周してクロックＣ０と同位相としたクロックＣ１と、クロックＣ０を４分周してクロックＣ０より９０度位相が遅れたクロックＣ２との３パルスを生成し、基本パルス生成部２３は図９に示すように逓倍クロック生成部２１にて生成したパルスＣ０、Ｃ１、Ｃ２の正転信号、反転信号の論理アンドをとることにより、必要とする８パルスを生成することができる。
【００４９】
本来、この８パルスはクロックＣＬＫを８逓倍したクロックを生成してこのクロックより生成するが、基本パルス生成部２３を上述のように構成にすれば生成するクロックが半分の周波数でよいことから、逓倍クロックをより容易に生成することが可能であり、特にクロックが高速である場合には高周波数のクロックの生成が困難であることにより上記構成の基本パルス生成部２３は有効となる。
【００５０】
図１０は上記ディジタル入力部２０の具体的回路例を示す。ディジタル入力部２０は、外部からのディジタル信号Ｐ１’、Ｐ０’、Ｄ０’〜Ｄ７’が電源電圧Ｖｃｃと接地レベルＧｒｏｕｎｄとの間でスイッチングせずにレベルが小さい場合に用いられる例であり、トランジスタＱ２１〜Ｑ４０及び抵抗Ｒ２５〜Ｒ３７により構成されている。トランジスタＱ２１〜Ｑ３０は基準電圧ＶＲＥＦ０がベースに入力されて定電流をトランジスタＱ３１〜Ｑ４１に供給し、外部からのディジタル信号Ｐ１’、Ｐ０’、Ｄ０’〜Ｄ７’は直接トランジスタＱ３１〜Ｑ４１により内部信号レベルにレベルシフトされてデータＰ１、Ｐ０、Ｄ０〜Ｄ７として出力される。
【００５１】
外部からのディジタル信号Ｐ１’、Ｐ０’、Ｄ０’〜Ｄ７’が電源電圧Ｖｃｃと接地レベルＧｒｏｕｎｄとの間でスイッチングする場合には、図１０に示すような回路の前段に図１１に示すようなトランジスタＱ４１、Ｑ４２及び抵抗Ｒ３８〜Ｒ４１からなる回路、あるいは図１２に示すようなトランジスタＱ４３〜Ｑ４５及び抵抗Ｒ４２〜Ｒ４６からなる回路を各ディジタル信号毎に挿入し、外部からのディジタル信号に対してその回路でスイッチングレベルを内部信号スイッチングレベルに変換した後に図１０に示すような回路で所望の電圧レベルにレベルシフトするようにしてもよい。
【００５２】
図１４は上記Ｄ−Ｆ／Ｆ部及びタイミングデータ生成部２２の回路構成例を示す。まず、パルス幅・パワー混合変調方式でパルス幅を３ビット、即ち８値とすると、２５６階調出力モード時にはパルス幅をディジタル入力部２０からのデータＤ０〜Ｄ７のうち上位３ビットのデータＤ５〜Ｄ７より生成し、２値出力モード時にはディジタル入力部２０からのデータＤ０〜Ｄ７に対してデータＤ０から順にパルス幅を出力するものとする。
【００５３】
タイミング生成部３０はディジタル入力部２０からのデータＰ０により２５６階調出力モード時にディジタル入力部２０からのデータＤ５〜Ｄ７よりタイミング信号Ｔ０〜Ｔ７を生成し、タイミングデータ生成部３１はディジタル入力部２０からのデータＰ１により２５６階調出力モード時と２値出力モード時にタイミング生成部３０からのタイミング信号Ｔ０〜Ｔ７とディジタル入力部２０からのデータＤ０〜Ｄ４よりタイミングデータＴＤ０〜ＴＤ７を生成する。
【００５４】
図１３はデータＤ０〜Ｄ４によるタイミングデータＴＤ０〜ＴＤ７生成の動作概念図を示す。２５６階調出力モード時における１ドットを考えると、２５６階調出力モード時には１ドット内で８パルスのタイミングデータを生成してこれをドットの左より順にＴＤ０〜ＴＤ７とする。また、２値出力モード時には、その８パルスのタイミングデータそれぞれが１ドットのタイミングデータとなるので、半導体レーザＬＤからのレーザ光の主走査方向には２５６階調出力モード時に比べて８倍の解像度となり、タイミング生成部３０はディジタル入力部２０からのデータＤ０〜Ｄ７に従ってタイミングデータＴＤ０〜ＴＤ７を出力する。
【００５５】
このような構成により、モードによりデータを入力する方式を分割しなくても同一の入力部２０を用いてデータ変調を行うことができ、回路素子の低減及び入力信号線の減少につながり、さらに省電力、伝送線路のノイズ（ＥＭＩ）の減少にも効果がある。また、２５６階調出力モード時には、図１３に示すようにタイミング生成部３０はディジタル入力部２０からのデータＤ０〜Ｄ４、Ｐ０に従ってタイミング信号Ｔ０〜Ｔ７を生成する。
【００５６】
これらを論理式で記述すると、
Ｔ０＝／Ｐ０・（Ｄ５＋Ｄ６＋Ｄ７）
Ｔ１＝／Ｐ０・（Ｄ６＋Ｄ７）＋Ｐ０・（Ｄ５・Ｄ６・Ｄ７）
Ｔ２＝／Ｐ０・（Ｄ５・Ｄ６＋Ｄ７）＋Ｐ０・（Ｄ６・Ｄ７）
Ｔ３＝／Ｐ０・Ｄ７＋Ｐ０・｛Ｄ７・（Ｄ５＋Ｄ６）｝
Ｔ４＝／Ｐ０・｛Ｄ７・（Ｄ５＋Ｄ６）｝＋Ｐ０・Ｄ７
Ｔ５＝／Ｐ０・（Ｄ６・Ｄ７）＋Ｐ０・（Ｄ５・Ｄ６＋Ｄ７）
Ｔ６＝／Ｐ０・（Ｄ５・Ｄ６・Ｄ７）＋Ｐ０・（Ｄ６＋Ｄ７）
Ｔ７＝Ｐ０・（Ｄ５＋Ｄ６＋Ｄ７）
となる。ここに、／は反転を意味し、／Ｐ０はＰ０の反転信号を意味するものとする。
【００５７】
また、パワーデータ生成部３２はディジタル入力部２０からのデータＤ０〜Ｄ４に従ってパワーデータＰＤ０〜ＰＤ４を生成する。
図１５はタイミング生成部３０の具体的回路構成例を示す。なお、このタイミング生成部３０における差動回路の一方の入力側に信号が入力される場合、差動回路のもう一方の入力側はその信号を検出しえる一定電位が保持されているか、もしくはその信号の反転信号が入力されるかのどちらかである。
【００５８】
このタイミング生成部３０は、トランジスタＱ４６〜Ｑ１１２及び抵抗Ｒ４７〜Ｒ７５により構成され、ディジタル入力部２０からデータＰ０、Ｄ５〜Ｄ７が入力される。トランジスタＱ６０〜Ｑ６２、Ｑ７５、Ｑ７６、Ｑ８９、Ｑ９０、Ｑ１０２、Ｑ１０３、Ｑ１１０、Ｑ１１１は基準電圧がベースに入力されて定電流を出力し、トランジスタＱ１０４〜Ｑ１０９、Ｑ１１２、Ｑ５５、Ｑ１１１を含む回路でＰ０・（Ｄ５＋Ｄ６＋Ｄ７）＝Ｔ０なる演算が行われてタイミング信号／Ｔ０が得られる。
【００５９】
トランジスＱ４６、Ｑ５６〜Ｑ６２、Ｑ４７を含む回路がＤ５・Ｄ６を演算してトランジスＱ６３〜Ｑ６８を含む回路がＰ０・（Ｄ５・Ｄ６・Ｄ７）なる演算を行い、トランジスＱ６９〜Ｑ７４を含む回路はＰ０・（Ｄ６＋Ｄ７）なる演算を行い、これらの演算結果の差Ｐ０・（Ｄ５・Ｄ６・Ｄ７）＋／Ｐ０・（Ｄ６＋Ｄ７）がトランジスタＱ４９、Ｑ７６を含む回路によりとられてタイミング信号／Ｔ１として出力される。
【００６０】
トランジスＱ４６、Ｑ５６〜Ｑ６２、Ｑ４７を含む回路がＤ５・Ｄ６を演算してトランジスＱ８３〜Ｑ８８を含む回路がＰ０・（Ｄ５・Ｄ６＋Ｄ７）を演算し、トランジスＱ７７〜Ｑ８２を含む回路がＰ０・（Ｄ６・Ｄ７）を演算し、これらの差Ｐ０・（Ｄ５・Ｄ６＋Ｄ７）＋／Ｐ０・（Ｄ６・Ｄ７）＝／Ｔ２がトランジスタＱ５０、Ｑ８９を含む回路によりとられてタイミング信号／Ｔ２として出力される。
【００６１】
トランジスＱ９１〜Ｑ９７を含む回路がＰ０・｛Ｄ７・（Ｄ５＋Ｄ６）｝を演算してトランジスＱ９８〜Ｑ１０１を含む回路がＰ０・Ｄ７を演算し、トランジスＱ５３、Ｑ１０３を含む回路がこれらの差Ｐ０・Ｄ７＋／Ｐ０・｛Ｄ７・（Ｄ５＋Ｄ６）｝＝／Ｔ３を演算してタイミング信号／Ｔ３として出力し、かつ、トランジスＱ５２、Ｑ１０２を含む回路がこれらの差Ｐ０・｛Ｄ７・（Ｄ５＋Ｄ６）｝＋／Ｐ０・Ｄ７＝／Ｔ４を演算してタイミング信号／Ｔ４として出力する。
【００６２】
トランジスＱ９１〜Ｑ９７を含む回路がトランジスＱ４６、Ｑ５６〜Ｑ６２、Ｑ４７を含む回路がＤ５・Ｄ６を演算してトランジスＱ８３〜Ｑ８８を含む回路がＰ０・（Ｄ５・Ｄ６＋Ｄ７）を演算し、トランジスＱ７７〜Ｑ８２を含む回路がＰ０・（Ｄ６・Ｄ７）を演算し、トランジスＱ５１、Ｑ９０を含む回路がこれらの演算結果の差Ｐ０・（Ｄ６・Ｄ７）＋／Ｐ０・（Ｄ５・Ｄ６＋Ｄ７）＝／Ｔ５をとってタイミング信号／Ｔ５として出力する。
【００６３】
トランジスＱ４６、Ｑ５６〜Ｑ６２、Ｑ４７を含む回路がＤ５・Ｄ６を演算してトランジスＱ６３〜Ｑ６８を含む回路がＰ０・（Ｄ５・Ｄ６・Ｄ７）なる演算を行い、トランジスＱ６９〜Ｑ７４を含む回路がＰ０・（Ｄ６＋Ｄ７）を演算し、トランジスＱ４８、Ｑ７５を含む回路がこれらの演算結果の差Ｐ０・（Ｄ５・Ｄ６・Ｄ７）＋／Ｐ０・（Ｄ６＋Ｄ７）＝／Ｔ６をとってタイミング信号／Ｔ６として出力する。
トランジスＱ１０４〜Ｑ１０９、Ｑ１１２、Ｑ５４、Ｑ１１０は／Ｐ０・（Ｄ５＋Ｄ６＋Ｄ７）＝／Ｔ７を演算してタイミング信号／Ｔ７として出力する。なお、各タイミング信号は反転して出力されるが、次段も差動入力信号として受けるために正転信号、反転信号のどちらでもよい回路構成となっている。
【００６４】
図１６は上記タイミングデータ生成部３１の具体的回路構成例を示す。なお、このタイミングデータ生成部３１における差動回路の一方の入力側に信号が入力される場合、差動回路のもう一方の入力側はその信号を検出しえる一定電位が保持されているか、もしくはその信号の反転信号が入力されるかのどちらかである。このタイミングデータ生成部３１は、トランジスタＱ１２１〜Ｑ２１２及び抵抗Ｒ８１〜Ｒ１０４により構成され、ディジタル入力部２０からのデータＰ１、Ｄ０〜Ｄ４及び画素クロックＣＬＫ、タイミング生成部３０からのタイミング信号／Ｔ０〜／Ｔ７が入力される。
【００６５】
このタイミングデータ生成部３１のタイミングデータ生成を論理式で記述すると、
／ＴＤ０＝／（／Ｐ１・Ｔ０＋Ｐ１・Ｄ０）
／ＴＤ１＝／（／Ｐ１・Ｔ１＋Ｐ１・Ｄ１）
／ＴＤ２＝／（／Ｐ１・Ｔ２＋Ｐ１・Ｄ２）
／ＴＤ３＝／（／Ｐ１・Ｔ３＋Ｐ１・Ｄ３）
／ＴＤ４＝／（／Ｐ１・Ｔ４＋Ｐ１・Ｄ４）
／ＴＤ５＝／（／Ｐ１・Ｔ５＋Ｐ１・Ｄ５）
／ＴＤ６＝／（／Ｐ１・Ｔ６＋Ｐ１・Ｄ６）
／ＴＤ７＝／（／Ｐ１・Ｔ７＋Ｐ１・Ｄ７）
となる。また、このタイミングデータ生成部３１は画素クロックＣＬＫでデータを保持する。
【００６６】
すなわち、トランジスタＱ１２１〜Ｑ１３２及び抵抗Ｒ８１〜Ｒ８３からなる回路においては、２５６階調出力モード時には、ディジタル入力部２０からのデータＰ１がＰ１＝０（低レベル：Ｌｏｗ）となることによりトランジスタＱ１２６がオンし、トランジスタＱ１２１〜Ｑ１２７及び抵抗Ｒ８１からなる回路が画素クロックＣＬＫによるトランジスタＱ１２７のオン時に／（／Ｐ１・Ｔ０＋Ｐ１・Ｄ０）を演算する。トランジスタＱ１２８〜Ｑ１３２及び抵抗Ｒ８２、Ｒ８３からなる回路は、画素クロックＣＬＫによるトランジスタＱ１２７のオンでその演算結果／（／Ｐ１・Ｔ０＋Ｐ１・Ｄ０）を保持してタイミングデータ／ＴＤ０として出力する。
【００６７】
また、２値出力モード時には、ディジタル入力部２０からのデータＰ１が（高レベル：Ｈｉｇｈ）となることによりトランジスタＱ１２６がオフし、トランジスタＱ１２１〜Ｑ１２６及び抵抗Ｒ８１からなる回路は画素クロックＣＬＫによるトランジスタＱ１２７のオン時にＰ１・Ｔ０を演算する。従って、トランジスタＱ１２８〜Ｑ１３２及び抵抗Ｒ８２、Ｒ８３からなる回路は、画素クロックＣＬＫによるトランジスタＱ１２７のオンでその演算結果Ｐ１・Ｔ０を保持してタイミングデータ／ＴＤ０として出力する。
【００６８】
トランジスタＱ１３３〜Ｑ１４４及び抵抗Ｒ８４〜Ｒ８６からなる回路においては、２５６階調出力モード時には、ディジタル入力部２０からのデータＰ１がＰ１＝０（低レベル：Ｌｏｗ）となることによりトランジスタＱ１３８がオンし、トランジスタＱ１３３〜Ｑ１３９及び抵抗Ｒ８４からなる回路が画素クロックＣＬＫによるトランジスタＱ１３９のオン時に／（／Ｐ１・Ｔ１＋Ｐ１・Ｄ１）を演算する。トランジスタＱ１４０〜Ｑ１４４及び抵抗Ｒ８５、Ｒ８６からなる回路は、画素クロックＣＬＫによるトランジスタＱ１３９のオンでその演算結果／（／Ｐ１・Ｔ１＋Ｐ１・Ｄ１）を保持してタイミングデータ／ＴＤ１として出力する。
【００６９】
また、２値出力モード時には、ディジタル入力部２０からのデータＰ１が（高レベル：Ｈｉｇｈ）となることによりトランジスタＱ１３８がオフし、トランジスタＱ１３３〜Ｑ１３９及び抵抗Ｒ８１からなる回路は画素クロックＣＬＫによるトランジスタＱ１３９のオン時にＰ１・Ｔ１を演算する。従って、トランジスタＱ１４０〜Ｑ１４４及び抵抗Ｒ８５、Ｒ８６からなる回路は、画素クロックＣＬＫによるトランジスタＱ１３９のオンでその演算結果Ｐ１・Ｔ１を保持してタイミングデータ／ＴＤ１として出力する。
【００７０】
同様に、トランジスタＱ１４５〜Ｑ１５６及び抵抗Ｒ８７〜Ｒ８９からなる回路は、２５６階調出力モード時には／（／Ｐ１・Ｔ２＋Ｐ１・Ｄ２）を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ２として出力する。また、トランジスタＱ１４５〜Ｑ１５６及び抵抗Ｒ８７〜Ｒ８９からなる回路は、２値出力モード時にはＰ１・Ｔ２を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ２として出力する。
【００７１】
トランジスタＱ１５７〜Ｑ１６８及び抵抗Ｒ９０〜Ｒ９２からなる回路は、２５６階調出力モード時には／（／Ｐ１・Ｔ３＋Ｐ１・Ｄ３）を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ３として出力する。また、トランジスタＱ１５７〜Ｑ１６８及び抵抗Ｒ９０〜Ｒ９２からなる回路は、２値出力モード時にはＰ１・Ｔ３を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ３として出力する。
【００７２】
トランジスタＱ１６９〜Ｑ１８０及び抵抗Ｒ９３〜Ｒ９５からなる回路は、２５６階調出力モード時には／（／Ｐ１・Ｔ４＋Ｐ１・Ｄ４）を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ４として出力する。また、トランジスタＱ１６９〜Ｑ１８０及び抵抗Ｒ９３〜Ｒ９５からなる回路は、２値出力モード時にはＰ１・Ｔ４を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ４として出力する。
【００７３】
トランジスタＱ１８１〜Ｑ１９２及び抵抗Ｒ９６〜Ｒ９８からなる回路は、２５６階調出力モード時には／（／Ｐ１・Ｔ５＋Ｐ１・Ｄ５）を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ５として出力する。また、トランジスタＱ１８１〜Ｑ１９２及び抵抗Ｒ９６〜Ｒ９８からなる回路は、２値出力モード時にはＰ１・Ｔ５を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ５として出力する。
【００７４】
トランジスタＱ１９３〜Ｑ２０４及び抵抗Ｒ９９〜Ｒ１０１からなる回路は、２５６階調出力モード時には／（／Ｐ１・Ｔ６＋Ｐ１・Ｄ６）を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ６として出力する。また、トランジスタＱ１９３〜Ｑ２０４及び抵抗Ｒ９９〜Ｒ１０１からなる回路は、２値出力モード時にはＰ１・Ｔ６を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ６として出力する。
【００７５】
トランジスタＱ２０５〜Ｑ２１６及び抵抗Ｒ１０２〜Ｒ１０４からなる回路は、２５６階調出力モード時には／（／Ｐ１・Ｔ７＋Ｐ１・Ｄ７）を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ７として出力する。また、トランジスタＱ２０５〜Ｑ２１６及び抵抗Ｒ１０２〜Ｒ１０４からなる回路は、２値出力モード時にはＰ１・Ｔ７を演算して画素クロックＣＬＫにより保持し、タイミングデータ／ＴＤ７として出力する。
【００７６】
図１７は上記パワーデータ生成部３２の具体的回路構成例を示す。なお、このパワーデータ生成部３２における差動回路の一方の入力側に信号が入力される場合、差動回路のもう一方の入力側はその信号を検出しえる一定電位が保持されているか、もしくはその信号の反転信号が入力されるかのどちらかである。このパワーデータ生成部３２は、トランジスタＱ２１７〜Ｑ２５６及び抵抗Ｒ１０５〜Ｒ１１９により構成され、ディジタル入力部２０からのデータＤ０〜Ｄ４及び画素クロックＣＬＫが入力される。
【００７７】
トランジスタＱ２１７〜Ｑ２２４及び抵抗Ｒ１０５〜Ｒ１０７からなる回路はディジタル入力部２０からのデータＤ０を画素クロックＣＬＫにより保持してパワーデータ／ＰＤ０として出力し、トランジスタＱ２２５〜Ｑ２３２及び抵抗Ｒ１０８〜Ｒ１１０からなる回路はディジタル入力部２０からのデータＤ１を画素クロックＣＬＫにより保持してパワーデータ／ＰＤ１として出力する。
【００７８】
トランジスタＱ２３３〜Ｑ２４０及び抵抗Ｒ１１１〜Ｒ１１３からなる回路はディジタル入力部２０からのデータＤ２を画素クロックＣＬＫにより保持してパワーデータ／ＰＤ２として出力し、トランジスタＱ２４１〜Ｑ２４８及び抵抗Ｒ１１４〜Ｒ１１６からなる回路はディジタル入力部２０からのデータＤ３を画素クロックＣＬＫにより保持してパワーデータ／ＰＤ３として出力する。さらに、トランジスタＱ２４９〜Ｑ２５６及び抵抗Ｒ１１７〜Ｒ１１９からなる回路はディジタル入力部２０からのデータＤ４を画素クロックＣＬＫにより保持してパワーデータ／ＰＤ４として出力する。
【００７９】
次に、パルス幅生成部２４について説明する。パルス幅生成部２４は、基本パルス生成部２３からのクロックＣ０、／Ｃ０、Ｃ１、／Ｃ１、Ｃ２、／Ｃ２とＤ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタイミングデータＴＤ０〜ＴＤ７が入力され、２値出力モード時にはタイミングデータがオン（Ｈｉｇｈ）の場合にそのタイミングのパルスを生成する。これを論理式で記述すると、
0003933717.tif 000003
となる。
【００８０】
図１９は、この論理を実現する基本パルス生成部２３及びパルス幅生成部２４の一部を示す。なお、この基本パルス生成部２３及びパルス幅生成部２４の一部における差動回路の一方の入力側に信号が入力される場合、差動回路のもう一方の入力側はその信号を検出しえる一定電位が保持されているか、もしくはその信号の反転信号が入力されるかのどちらかである。この基本パルス生成部２３及びパルス幅生成部２４の一部は、トランジスタＱ２６１〜Ｑ３０６及び抵抗Ｒ１２１〜Ｒ１３５により構成され、逓倍クロック生成部２１からのクロックＣ０、／Ｃ０、Ｃ１、／Ｃ１、Ｃ２、／Ｃ２とＤ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタイミングデータＴＤ０〜ＴＤ７が入力される。
【００８１】
トランジスタＱ２６１〜Ｑ２７４及び抵抗Ｒ１２１〜Ｒ１２３からなる回路は｛（ＴＤ０・Ｃ０＋ＴＤ１・／Ｃ０）・／Ｃ１＋（ＴＤ２・Ｃ０＋ＴＤ３・／Ｃ０）・／Ｃ１｝を演算し、トランジスタＱ２７９〜Ｑ２７４及び抵抗Ｒ１２６〜Ｒ１２８からなる回路は｛（ＴＤ４・Ｃ０＋ＴＤ５・／Ｃ０）・Ｃ１＋（ＴＤ６・Ｃ０＋ＴＤ７・Ｃ０）・／Ｃ１を演算する。
【００８２】
トランジスタＱ２７５〜Ｑ２７８、Ｑ２９３〜Ｑ３０６及び抵抗Ｒ１２４、Ｒ１２５、Ｒ１２９〜Ｒ１３５からなる回路は、これらの演算結果｛（ＴＤ０・Ｃ０＋ＴＤ１・／Ｃ０）・／Ｃ１＋（ＴＤ２・Ｃ０＋ＴＤ３・／Ｃ０）・／Ｃ１｝、｛（ＴＤ４・Ｃ０＋ＴＤ５・／Ｃ０）・Ｃ１＋（ＴＤ６・Ｃ０＋ＴＤ７・／Ｃ０）・／Ｃ１を用いてＰＷＭＯＵＴ、／ＰＷＭＯＵＴを演算して出力する。
【００８３】
図１８はパルス幅生成部２４の２５６階調出力モード時における動作概念図を示す。パルス幅生成部２４の２５６階調出力モード時におけるパルス幅のパルスを出力する部分に関しては、上記論理でよい。２５６階調出力モード時においては、図４で説明したようにＰＷＭＯＵＴを補うパワー変調部のパルス幅のパルスが必要となる。そこで、ドットの左寄せモード（図１８では左モード）時には、ＰＷＭＯＵＴを最小パルス幅分右にシフトしたパルスＰＷＭＯＵＴＲを生成し、ＰＷＭＯＵＴの反転信号とＰＷＭＯＵＴＲの論理アンドをとることによりパルスＰＭＯＵＴを得ることができる。ドットの右寄せモード（図１８では右モード）時にも同様にＰＷＭＯＵＴを最小パルス幅分左にシフトしたパルスＰＷＭＯＵＴＬを生成し、ＰＷＭＯＵＴの反転信号とＰＷＭＯＵＴＬの論理アンドをとることにより、ＰＷＭＯＵＴを補うパワー変調部のパルス幅のパルスＰＭＯＵＴを得ることができる。
【００８４】
このことを論理式で記述すると、
0003933717.tif 000004
となる。
【００８５】
ＰＷＭＯＵＴＬとＰＷＭＯＵＴＲをまとめてＰＷＭＳＯＵＴとすると、
0003933717.tif 000005
と表わすことができる。
【００８６】
図２０は基本パルス生成部２３及びパルス幅生成部２４においてＰＭＯＵＴを得る部分の具体的回路構成例を示す。なお、この部分における差動回路の一方の入力側に信号が入力される場合、差動回路のもう一方の入力側はその信号を検出しえる一定電位が保持されているか、もしくはその信号の反転信号が入力されるかのどちらかである。この図２０の回路はトランジスタＱ３１１〜Ｑ３９６及び抵抗Ｒ１４１〜Ｒ１６５により構成され、逓倍クロック生成部２１からのクロックＣ０、／Ｃ０、Ｃ１、／Ｃ１、Ｃ２、／Ｃ２とＤ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタイミングデータＴＤ０〜ＴＤ７及びディジタル入力部２０からの制御信号Ｐ０、／Ｐ０が入力される。
【００８７】
トランジスタＱ３１１〜Ｑ３２２及び抵抗Ｒ１４１〜Ｒ１４３からなる回路は｛Ｐ０・ＴＤ１・Ｃ０＋（Ｐ０・ＴＤ２＋／Ｐ０・ＴＤ０）・／Ｃ０｝を演算し、トランジスタＱ３２７〜Ｑ３３８及び抵抗Ｒ１４６〜Ｒ１４８からなる回路は｛（Ｐ０・ＴＤ７＋／Ｐ０・ＴＤ５）・Ｃ０＋／Ｐ０・ＴＤ６・／Ｃ０｝を演算する。トランジスタＱ３４３〜Ｑ３５６及び抵抗Ｒ１５１〜Ｒ１５３からなる回路は｛Ｐ０・ＴＤ３＋／Ｐ０・ＴＤ１）・Ｃ０＋（Ｐ０・ＴＤ４）＋／Ｐ０・ＴＤ２）・／Ｃ０｝を演算し、トランジスタＱ３６１〜Ｑ３７４及び抵抗Ｒ１５６〜Ｒ１５８からなる回路は｛（Ｐ０・ＴＤ５＋／Ｐ０・ＴＤ３）・Ｃ０＋（Ｐ０・ＴＤ６＋／Ｐ０・ＴＤ４）・／Ｃ０｝を演算する。トランジスタＱ３２３〜Ｑ３２６、Ｑ３３９〜Ｑ３４２、Ｑ３５７〜Ｑ３６０、Ｑ３７５〜Ｑ３９６及び抵抗Ｒ１４４、Ｒ１４５、Ｒ１４９、Ｒ１５０、Ｒ１５４、Ｒ１５５、Ｒ１５９〜Ｒ１６５からなる回路は上記演算結果からＰＷＭＳＯＵＴ、／ＰＷＭＳＯＵＴを演算する。
【００８８】
図２１はＰＷＭ＆ＰＭデータ生成部２５の具体的回路構成例を示す。なお、このＰＷＭ＆ＰＭデータ生成部２５における差動回路の一方の入力側に信号が入力される場合、差動回路のもう一方の入力側はその信号を検出しえる一定電位が保持されているか、もしくはその信号の反転信号が入力されるかのどちらかである。このＰＷＭ＆ＰＭデータ生成部２５は、トランジスタＱ４０１〜Ｑ４４０及び抵抗Ｒ１７１〜Ｒ１８５からなり、パルス幅生成部２４からのＰＷＭＯＵＴ、ＰＭＯＵＴに従ってＤ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタイミングデータＴＤ０〜ＴＤ４を変調データＭＤ０〜ＭＤ４として出力する。
【００８９】
つまり、Ｄ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタイミングデータＴＤ０〜ＴＤ４は、ＰＷＭＯＵＴによりパルス幅変調データとして出力し、ＰＭＯＵＴにより、パルス幅変調を補間するパワー変調データとして出力する。
このＰＷＭ＆ＰＭデータ生成部２５からの変調データＭＤ０〜ＭＤ４が電流加算部２６及び誤差増幅部２７に入力され、２値出力方式と多階調出力方式を制御信号Ｐ０、Ｐ１で自在に切り替えることが可能である１チップの半導体レーザパルス幅・パワー混合変調ＬＳＩ１９が実現される。このＬＳＩ１９はバイポーラトランジスタで構成することができる。
【００９０】
また、半導体レーザＬＤからのレーザ光を走査するレーザ光走査手段は、回転多面鏡と、この回転多面鏡を回転させるモータと、このモータを駆動するモータ駆動制御部とにより構成されるが、このモータ駆動制御部は制御信号Ｐ１が入力されて制御信号Ｐ１に従ってモータの回転速度を制御することで回転多面鏡の回転速度をモードに連動させ、２５６階調出力モード時にはレーザ光を低速に走査させて２値出力モード時にはレーザ光を高速に走査させる。
【００９１】
この実施形態例は、光源としての半導体レーザＬＤと、複数位相を有するパルスを生成するパルス生成手段としての逓倍クロック生成部２１及び基本パルス生成部２３と、前記パルスより画像データに基づき複数のパルス幅を生成するデータ変調手段としてのパルス幅生成部２４と、半導体レーザＬＤの制御及び変調を行う手段としての電流加算部２６及び誤差増幅部２７とを有し、前記画像データに従いデータ変調手段２４で生成された複数のパルス幅により半導体レーザＬＤの光強度変調と同時にパルス変調を行う画像出力装置において、入力された制御信号Ｐ１により１ドット当りの出力階調数を切り替える出力モード切り替え手段としてのＰＷＭ＆ＰＭデータ生成部２５を備えたので、文字のように２値や数値で出力するのに適する画像データが入力されるときには階調数を減少させて高速もしくは主走査方向に高解像度で出力し、絵や写真のように多階調で出力するのに適する画像データが入力されるときには階調数を増加させて高品位に出力するレーザプリンタやディジタル複写機などの画像形成装置に適し、画像データに応じて高速・高解像度となって半導体レーザのパルス幅・パワー混合変調方式をより有効に機能させることができる画像形成装置を実現することができる。
【００９２】
また、この実施形態例は、所定の部分をバイポーラトランジスタで構成したので、ＣＭＯＳプロセスでは制御回路の実現が困難であったり、Ｂｉ−ＣＭＯＳプロセスではコストが高かったりするなどのデメリットが無くなり、かつ、集積化が容易になる、レーザプリンタやディジタル複写機などの画像形成装置に好適で、画像データに応じて高速・高解像度となって半導体レーザのパルス幅・パワー混合変調方式をより有効に機能させることができる画像形成装置を実現することができる。
【００９３】
また、この実施形態例は、光源としての半導体レーザＬＤと、複数位相を有するパルスを生成するパルス生成手段としての逓倍クロック生成部２１及び基本パルス生成部２３と、前記パルスより画像データに基づき複数のパルス幅を生成するデータ変調手段としてのパルス幅生成部２４と、半導体レーザＬＤの制御及び変調を行う手段としての電流加算部２６及び誤差増幅部２７とを有し、前記画像データに従いデータ変調手段２４で生成された複数のパルス幅により半導体レーザＬＤの光強度変調と同時にパルス変調を行う画像出力装置において、入力された制御信号Ｐ１により１ドット当りの出力階調数を２５６階調出力モードと２値出力モードに切り替える出力モード切り替え手段としてのＰＷＭ＆ＰＭデータ生成部２５を備えたので、文字のように２値で出力するのに適する画像データが入力されるときには２値で高速もしくは主走査方向に高解像度で出力し、絵や写真のように多階調で出力するのに適する画像データが入力されるときには２５６階調で高品位に出力することができる、出力が自在な画像形成装置を実現することができる。
【００９４】
また、この実施形態例は、データ変調手段２４は２５６階調出力モードにおいても２値出力モードにおいても同一のデータ入力部としてのディジタル入力部２０にデータが入力されるので、回路素子を低減でき、集積化が容易になり、入力信号線が少なくなることにより、伝送線路のノイズの低減にも効果があり、かつ、画像データに応じて２値出力と２５６値出力を切り替えることが可能である画像形成装置を実現することとができる。
【００９５】
また、この実施形態例は、データ変調手段２４は、２５６階調出力モード時にはパルス幅を画像データの上位ビットより生成し、２値出力モード時には画像データの各ビットそれぞれをオン／オフデータとして順にパルス幅を生成するので、パルス幅・パワー混合変調方式でのパルス幅変調に必要なパルス数だけそれに対応して画像データの上位ビットより生成するだけでよくて回路構成が簡単となり、入力信号線が少なく、回路素子数が低減し、集積化が容易になってパルス幅・パワー混合変調方式に好適で、画像データに応じて階調数を２値と２５６値に切り替えることが可能である画像形成装置を実現することとができる。
【００９６】
また、この実施形態例は、データ変調手段２４は、２５６階調出力モード時には、パルス幅変調を行うためのパルス幅を画像データの上位ビットより生成し、パルス幅変調のパルス幅と該パルス幅と位相が最小位相分異なるパルス幅を生成してこれらのパルス幅より光強度変調を行うためのパルス幅を生成するので、ドット集中型パルス幅変調を主体とするパルス幅・パワー混合変調方式とすることができ、現像工程に対して安定であり、回路素子を低減でき、入力信号線が少なく伝送線路のノイズの低減にも効果があり、画像データに応じて階調数を２値と２５６値に切り替えることが可能である画像形成装置を実現することができる。
【００９７】
また、この実施形態例は、データ変調手段２４は、２５６階調出力モード時には、入力された制御信号Ｐ１とは異なる制御信号Ｐ０により、パルス幅生成タイミングを画素クロックの期間の最初と最後を起点として画像データでパルス幅が変化するタイミングとするので、現像工程に対して安定であり、位相の異なるドット集中が可能であってドットの解像度をさらに上回る高解像度の光書き込みが可能であり、回路素子を低減でき、入力信号線が少なく伝送線路のノイズの低減にも効果があり、画像データに応じて階調数を２値と２５６値に切り替えることが可能である画像形成装置を実現することができる。
【００９８】
また、この実施形態例は、半導体レーザＬＤからのレーザ光を走査するレーザ光走査手段としての回転多面鏡、モータ及びモータ駆動制御部と、入力された制御信号Ｐ１を出力モード切り替え手段２５とレーザ光走査手段に入力してレーザ光走査手段をモードに連動させ、２５６階調出力モード時にはレーザ光を低速に走査させて２値出力モード時にはレーザ光を高速に走査させる機能とを備えたので、パルス幅・パワー混合変調方式に好適であり、回路素子を低減でき、入力信号線が少なく、文字などを出力する場合には画像データに応じて階調数を２値として高速に出力して絵や写真などを出力する場合には画像データに応じて階調数を２５６値として高品位で低速に出力することができる、高速で高解像度の画像形成装置を実現することができる。
【００９９】
なお、本発明は、上記実施形態例に限定されるものではなく、例えば画像形成装置以外にも、光ディスク等の記録媒体に半導体レーザからのレーザ光で画像データを記録する光ディスク装置、半導体レーザからのレーザ光を送信する光通信装置などの画像出力装置に上記実施形態例と同様に適用することができる。
【０１００】
【発明の効果】
以上のように請求項１記載の発明によれば、光源としての半導体レーザと、１ドット多値階調出力を行う１ドット多値階調出力モードと１ドット２値出力を行う２値出力モードを有し、１ドット多値階調出力モードにて多値階調用画像データをAビット（Aは正の整数）として、前記Aビットを上位Bビット（A>B≧１。Bは正の整数）と下位Cビット（１≦C=A−B。Cは正の整数）とに分割し、相互に「（１／２B）×２π」づつ位相の異なる２B個のパルスを生成し、前記上位Bビットに基づき、出力パルス幅を決定し、（１／２B）T（Tは多値階調出力モードにおける１ドットの１周期）の時間幅を、前記出力パルス幅の左右いずれかに生成し、前記（１／２B）Tの時間幅の領域内において、２C段階のパワーから前記下位Cビットに基づいて決定されるパワーを出力し、前記上位Bビットにより生成した前記出力パルス幅と前記Cビットに基づいて決定される前記パワーの組み合わせで１ドット多値階調出力を生成し、２値出力モードにて、２値用画像データに基づいて、多値階調用出力モードにおける１ドットの１周期であるTに対して（１／２B）Tとなる時間幅をデータ変調の一単位としてオンまたはオフの制御を行う２値出力として生成するデータ変調手段と、前記半導体レーザの制御及び変調を行う手段とを有し、前記多値階調用画像データ、前記２値用画像データに従い前記データ変調手段で生成された前記出力パルス幅と前記下位Cビットに基づいて決定されたパワーにより前記半導体レーザの光強度変調とパルス変調を行う画像出力装置において、前記データ変調手段内に、入力された制御信号により１ドット当りの出力階調数を１ドット多値階調出力モードと２値出力モードに切り替え、該出力モードの切り替えにより解像度を変える出力モード切り替え手段を備えたので、文字のように２値や数値で出力するのに適する画像データが入力されるときには階調数を減少させて高速もしくは主走査方向に高解像度で出力し、絵や写真のように多階調で出力するのに適する画像データが入力されるときには階調数を増加させて高品位に出力するレーザプリンタやディジタル複写機などの画像出力装置に適し、画像データに応じて高速・高解像度となって半導体レーザのパルス幅・パワー混合変調方式をより有効に機能させることができる画像出力装置を実現することができる。
【０１０１】
請求項２記載の発明によれば、光源としての半導体レーザと、１ドット２５６値階調出力を行う２５６値階調出力モードと１ドット２値出力を行う２値出力モードを有し、２５６階調出力モードにて２５６値階調用画像データをAビット（Aは正の整数）として、前記Aビットを上位Bビット（A＞B≧１。Bは正の整数）と下位Cビット（１≦C=A−B。Cは正の整数）とに分割し、相互に「（１／２B）×２π」づつ位相の異なる２B個のパルスを生成し、前記上位Bビットに基づき、出力パルス幅を決定し、（１／２B）T（Tは２５６値階調出力モードにおける１ドットの１周期）の時間幅を、前記出力パルス幅の左右いずれかに生成し、
前記（１／２B）Tの時間幅の領域内において、２C段階のパワーから前記下位Cビットに基づいて決定されるパワーを出力し、前記上位Bビットにより生成した前記出力パルス幅と前記Cビットに基づいて決定される前記パワーの組み合わせで１ドット２５６値階調出力を生成し、２値出力モードにて、２値用画像データに基づいて、多値階調用出力モードにおける１ドットの１周期であるTに対して（１／２B）Tとなる時間幅をデータ変調の一単位としてオンまたはオフの制御を行う２値出力として生成するデータ変調手段と、前記半導体レーザの制御及び変調を行う手段とを有し、前記２５６値階調用画像データ、前記２値用画像データに従い前記データ変調手段で生成された前記（１／２B）×２πづつ位相の異なる前記出力パルス幅と前記下位Cビットに基づいて決定されたパワーにより前記半導体レーザの光強度変調とパルス変調を行う画像出力装置において、前記データ変調手段内に、入力された制御信号により１ドット当りの出力階調数を２５６階調出力モードと２値出力モードに切り替え、該出力モードの切り替えにより解像度を変える出力モード切り替え手段を備えたので、文字のように２値で出力するのに適する画像データが入力されるときには２値で高速もしくは主走査方向に高解像度で出力し、絵や写真のように多階調で出力するのに適する画像データが入力されるときには２５６階調で高品位に出力することができる、出力が自在な画像出力装置を実現することができる。
【０１０２】
請求項３記載の発明によれば、請求項２記載の画像出力装置において、前記データ変調手段は前記２５６階調出力モードにおいても前記２値出力モードにおいても同一のデータ入力部に前記２５６階調出力モードの２５６階調画像データ、前記２値出力モードの２値用画像データが入力されるので、文字のように２値で出力するのに適する画像データが入力されるときには２値で高速もしくは主走査方向に高解像度で出力し、絵や写真のように多階調で出力するのに適する画像データが入力されるときには２５６階調で高品位に出力することができる、出力が自在な画像出力装置を実現することができる。
【０１０３】
請求項４記載の発明によれば、請求項２記載の画像出力装置において、前記データ変調手段は、前記２５６階調出力モード時には、入力された前記制御信号とは異なる制御信号により、前記出力パルス幅の生成タイミングを画素クロックに同期させるので、画像形成装置に用いた場合に現像工程に対して安定であり、位相の異なるドット集中が可能であってドットの解像度をさらに上回る高解像度の光書き込みが可能であり、回路素子を低減でき、入力信号線が少なく伝送線路のノイズの低減にも効果があり、画像データに応じて階調数を２値と２５６値に切り替えることが可能である画像出力装置を実現することができる。
【０１０４】
請求項５記載の発明によれば、請求項２記 際の画像出力装置において、前記半導体レーザからのレーザ光を走査するレーザ光走査手段と、前記入力された制御信号を前記出力モード切り替え手段と前記レーザ光走査手段に入力して、前記２５６階調出力モード時には前記レーザ光を低速に走査させて前記２値出力モード時には前記レーザ光を高速に走査させることにより、前記出力モードに連動させる前記レーザ光走査手段を備えたので、ドット集中型パルス幅変調を主体とするパルス幅・パワー混合変調方式とすることができ、画像形成装置に用いた場合に現像工程に対して安定であり、回路素子を低減でき、入力信号線が少なく伝送線路のノイズの低減にも効果があり、画像データに応じて階調数を２値と２５６値に切り替えることが可能である画像出力装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態例における光書き込み部の一部を示すブロック図である。
【図２】本発明の実施形態例の光書き込み部を示すブロック図である。
【図３】同実施形態例においてパルス幅を３値、パワーを６値とする１８階調の画像を出力する場合における半導体レーザの光出力波形を模式的に示す図である。
【図４】同実施形態例のパルス幅・パワー混合変調方式による半導体レーザ光出力を模式的に示す図である。
【図５】同実施形態例の半導体レーザ制御部及び半導体レーザ駆動部の一例を示す回路図である。
【図６】同実施形態例において光電気負帰還ループのみがあって定電流源１６が無い場合における半導体レーザの光出力波形と、光電気負帰還ループ及び定電流源１６がある場合における半導体レーザの光出力波形を模式的に示す図である。
【図７】上記実施形態例のタイミング生成部の具体的回路構成例を示す回路図である。
【図８】半導体レーザの微分量子効率検出の動作概念図である。
【図９】上記実施形態例の基本パルス生成部の動作概念図である。
【図１０】同実施形態例のディジタル入力部の具体的回路例を示す回路図である。
【図１１】ディジタル入力部の他の具体的回路例の一部を示す回路図である。
【図１２】ディジタル入力部の他の具体的回路例の一部を示す回路図である。
【図１３】上記実施形態例のタイミングデータＴＤ０〜ＴＤ７生成の動作概念図である。
【図１４】同実施形態例のＤ−Ｆ／Ｆ部及びタイミングデータ生成部の回路構成例を示すブロック図である。
【図１５】同実施形態例のタイミング生成部の具体的回路構成例を示す回路図である。
【図１６】同実施形態例のタイミングデータ生成部の具体的回路構成例を示す回路図である。
【図１７】同実施形態例のパワーデータ生成部の具体的回路構成例を示す回路図である。
【図１８】同実施形態例のパルス幅生成部の２５６階調出力モード時における動作概念図である。
【図１９】同実施形態例のパルス幅生成部の一部を示す回路図である。
【図２０】同実施形態例のパルス幅生成部においてＰＭＯＵＴを得る部分の具体的回路構成例を示す回路図である。
【図２１】同実施形態例のＰＷＭ＆ＰＭデータ生成部の具体的回路構成例を示す回路図である。
【符号の説明】
２０      ディジタル入力部
２１      逓倍クロック生成部
２２      Ｄ−Ｆ／Ｆ部及びタイミングデータ生成部
２３      基本パルス生成部
２４      パルス幅生成部
２５      ＰＷＭ＆ＰＭデータ生成部
２６      電流設定部
２７      誤差増幅部
２８      タイミング生成部
２９      電流設定部
【図１】
0003933717.tif 000006
【図２】
0003933717.tif 000007
【図３】
0003933717.tif 000008
【図４】
0003933717.tif 000009
【図５】
0003933717.tif 000010
【図６】
0003933717.tif 000011
【図７】
0003933717.tif 000012
【図８】
0003933717.tif 000013
【図９】
0003933717.tif 000014
【図１０】
0003933717.tif 000015
【図１１】
0003933717.tif 000016
【図１２】
0003933717.tif 000017
【図１３】
0003933717.tif 000018
【図１４】
0003933717.tif 000019
【図１５】
0003933717.tif 000020
【図１６】
0003933717.tif 000021
【図１７】
0003933717.tif 000022
【図１８】
0003933717.tif 000023
【図１９】
0003933717.tif 000024
【図２０】
0003933717.tif 000025
【図２１】
0003933717.tif 000026