(57)【特許請求の範囲】
【請求項１】
半導体本体を具える半導体装置であって、この半導体本体には、この半導体本体の主表面に平行なｐｎ接合を互いに形成するコレクタ、ベース及びエミッタ領域を有するカスコード構造の第１及び第２バイポーラトランジスタが設けられ、この半導体本体は、
−第１バイポーラトランジスタのコレクタ領域を形成する第１導電型の半導体基板であって、その第１主表面上に接続電極が設けられているこの半導体基板と、
−この半導体基板に隣接し、第１導電型とは反対の第２導電型で、第１トランジスタのベース領域を形成し、接続電極が設けられている第１半導体領域と、
−この第１半導体領域に隣接し、第１バイポーラトランジスタのエミッタ領域及び第２バイポーラトランジスタのコレクタ領域を形成し、接続電極が設けられていない第１導電型の第２半導体領域と、
−この第２半導体領域に隣接し、この第２半導体領域よりもドーピング濃度が低い第１導電型の第３半導体領域と、
−この第３半導体領域及び半導体本体の第２主表面に隣接し、第２バイポーラトランジスタのベース領域を形成し、接続電極が設けられている第２導電型の第４半導体領域と、
−この第４半導体領域及び半導体本体の第２主表面に隣接し、第２バイポーラトランジスタのエミッタ領域を形成し、接続電極が設けられている第５半導体領域と
を具えている半導体装置において、
半導体本体の第２主表面内に第２、第３及び第４半導体領域を貫通する第１凹部が設けられ、この第１凹部がこれら第２、第３及び第４半導体領域を横方向で画成し、
前記第１半導体領域の接続電極が前記第１凹部内に設けられ、
この第１凹部を囲むように設けられているとともに前記第１半導体領域を経て前記半導体基板中まで下方に延在する第２凹部により前記第１半導体領域が横方向で画成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、第１、第２、第３及び第４半導体領域がエピタキシアル成長により設けられていることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、前記第１凹部が第１バイポーラトランジスタのベース領域を形成する第１半導体領域まで下方に延在し、このベース領域に対する接続電極が第１半導体領域上に設けられていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置において、前記のトランジスタのベース領域の少なくとも１つが珪素に加えてゲルマニウムを含んでいることを特徴とする半導体装置。
【請求項５】
半導体本体を具える半導体装置であって、この半導体本体には、この半導体本体の主表面に平行なｐｎ接合を互いに形成するコレクタ、ベース及びエミッタ領域を有するカスコード構造の第１及び第２バイポーラトランジスタが設けられ、この半導体本体は、
−第１バイポーラトランジスタのコレクタ領域を形成する第１導電型の半導体基板であって、その第１主表面上に接続電極が設けられているこの半導体基板と、
−この半導体基板に隣接し、第１導電型とは反対の第２導電型で、第１トランジスタのベース領域を形成し、接続電極が設けられている第１半導体領域と、
−この第１半導体領域に隣接し、第１バイポーラトランジスタのエミッタ領域及び第２バイポーラトランジスタのコレクタ領域を形成し、接続電極が設けられていない第１導電型の第２半導体領域と、
−この第２半導体領域に隣接し、この第２半導体領域よりもドーピング濃度が低い第１導電型の第３半導体領域と、
−この第３半導体領域及び半導体本体の第２主表面に隣接し、第２バイポーラトランジスタのベース領域を形成し、接続電極が設けられている第２導電型の第４半導体領域と、
−この第４半導体領域及び半導体本体の第２主表面に隣接し、第２バイポーラトランジスタのエミッタ領域を形成し、接続電極が設けられている第５半導体領域と
を具えている半導体装置において、
半導体本体の第２主表面内に第１、第２、第３及び第４半導体領域を貫通する凹部が設けられ、この凹部がこれら第１、第２、第３及び第４半導体領域を横方向で画成し、
前記第１半導体領域の接続電極が前記凹部の底部に設けられ、
この第１半導体領域の接続電極とこの第１半導体領域との間の電気接続が第２導電型の他の領域により達成され、この他の領域が半導体基板内で前記凹部の底部に存在するとともに第１半導体領域の下側に延在して第１半導体領域と電気接触していることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体本体を具える半導体装置であって、この半導体本体には、この半導体本体の主表面に平行なｐｎ接合を互いに形成するコレクタ、ベース及びエミッタ領域を有するカスコード構造の第１及び第２バイポーラトランジスタが設けられ、この半導体本体は、
−第１トランジスタのコレクタ領域を形成する第１導電型の半導体基板であっ
て、その第１主表面上に接続電極が設けられているこの半導体基板と、
−基板に隣接し、第１導電型とは反対の第２導電型で、第１トランジスタのベ
ース領域を形成する第１半導体領域と、
−この第１半導体領域に隣接し、第１トランジスタのエミッタ領域及び第２ト
ランジスタのコレクタ領域を形成する第１導電型の第２半導体領域と、
−この第２半導体領域に隣接し、この第２半導体領域よりもドーピング濃度が低い
第１導電型の第３半導体領域と、
−この第３半導体領域及び半導体本体の第２主表面に隣接し、第２トランジス
タのベース領域を形成し、接続電極が設けられている第２導電型の第４半導
体領域と、
−この第４半導体領域及び半導体本体の第２主表面に隣接し、第２トランジス
タのエミッタ領域を形成し、接続電極が設けられている第５半導体領域と
を具えている半導体装置に関するものである。
【０００２】
２つのｎｐｎトランジスタ又は２つのｐｎｐトランジスタは半導体装置におけるカスコード構造を構成し、第１トランジスタのエミッタ領域が同時に第２トランジスタのコレクタ領域を形成している。半導体装置が動作中であると、第２トランジスタが第１トランジスタのエミッタ電流を変える。カスコード回路は第１トランジスタのコレクタ及びベースに対する接続電極と、第２トランジスタのベース及びエミッタに対する接続電極とを有する。
【０００３】
【従来の技術】
欧州特許第０４９３８５４号明細書には、第１トランジスタのベース領域が半導体本体の第２主表面上に存在する接続電極に接続されている前述した種類の装置が開示されている。この接続電極を第１トランジスタのベース領域に接続する為に、この接続電極と第１トランジスタのベース領域との間に、多量にドーピングした接続領域が設けられている。この接続領域は第２トランジスタのコレクタ領域、ベース領域及びエミッタ領域を、第２トランジスタのこれら領域に接触することなく囲んでいる。
【０００４】
【発明が解決しようとする課題】
上述した既知の装置には、第２トランジスタのベース接続電極に信号を供給することなくして、この第２トランジスタが動作中完全に導通状態に駆動されてしまうという欠点がある。
【０００５】
本発明の目的は、特に、上述した欠点が生じないように前述した半導体装置を簡単に構成することにある。
【０００６】
【課題を解決するための手段】
本発明は、半導体本体を具える半導体装置であって、この半導体本体には、この半導体本体の主表面に平行なｐｎ接合を互いに形成するコレクタ、ベース及びエミッタ領域を有するカスコード構造の第１及び第２バイポーラトランジスタが設けられ、この半導体本体は、
−第１バイポーラトランジスタのコレクタ領域を形成する第１導電型の半導体基板であって、その第１主表面上に接続電極が設けられているこの半導体基板と、
−この半導体基板に隣接し、第１導電型とは反対の第２導電型で、第１トランジスタのベース領域を形成し、接続電極が設けられている第１半導体領域と、
−この第１半導体領域に隣接し、第１バイポーラトランジスタのエミッタ領域及び第２バイポーラトランジスタのコレクタ領域を形成し、接続電極が設けられていない第１導電型の第２半導体領域と、
−この第２半導体領域に隣接し、この第２半導体領域よりもドーピング濃度が低い第１導電型の第３半導体領域と、
−この第３半導体領域及び半導体本体の第２主表面に隣接し、第２バイポーラトランジスタのベース領域を形成し、接続電極が設けられている第２導電型の第４半導体領域と、
−この第４半導体領域及び半導体本体の第２主表面に隣接し、第２バイポーラトランジスタのエミッタ領域を形成し、接続電極が設けられている第５半導体領域と
を具えている半導体装置において、
半導体本体の第２主表面内に第２、第３及び第４半導体領域を貫通する第１凹部が設けられ、この第１凹部がこれら第２、第３及び第４半導体領域を横方向で画成し、
前記第１半導体領域の接続電極が前記第１凹部内に設けられ、
この第１凹部を囲むように設けられているとともに前記第１半導体領域を経て前記半導体基板中まで下方に延在する第２凹部により前記第１半導体領域が横方向で画成されていることを特徴とする。
本発明は更に、半導体本体を具える半導体装置であって、この半導体本体には、この半導体本体の主表面に平行なｐｎ接合を互いに形成するコレクタ、ベース及びエミッタ領域を有するカスコード構造の第１及び第２バイポーラトランジスタが設けられ、この半導体本体は、
−第１バイポーラトランジスタのコレクタ領域を形成する第１導電型の半導体基板であって、その第１主表面上に接続電極が設けられているこの半導体基板と、
−この半導体基板に隣接し、第１導電型とは反対の第２導電型で、第１トランジスタのベース領域を形成し、接続電極が設けられている第１半導体領域と、
−この第１半導体領域に隣接し、第１バイポーラトランジスタのエミッタ領域及び第２バイポーラトランジスタのコレクタ領域を形成し、接続電極が設けられていない第１導電型の第２半導体領域と、
−この第２半導体領域に隣接し、この第２半導体領域よりもドーピング濃度が低い第１導電型の第３半導体領域と、
−この第３半導体領域及び半導体本体の第２主表面に隣接し、第２バイポーラトランジスタのベース領域を形成し、接続電極が設けられている第２導電型の第４半導体領域と、
−この第４半導体領域及び半導体本体の第２主表面に隣接し、第２バイポーラトランジスタのエミッタ領域を形成し、接続電極が設けられている第５半導体領域と
を具えている半導体装置において、
半導体本体の第２主表面内に第１、第２、第３及び第４半導体領域を貫通する凹部が設けられ、この凹部がこれら第１、第２、第３及び第４半導体領域を横方向で画成し、
前記第１半導体領域の接続電極が前記凹部の底部に設けられ、
この第１半導体領域の接続電極とこの第１半導体領域との間の電気接続が第２導電型の他の領域により達成され、この他の領域が半導体基板内で前記凹部の底部に存在するとともに第１半導体領域の下側に延在して第１半導体領域と電気接触していることを特徴とする。
【０００７】
本発明による半導体装置は、第２，第３及び第４領域の積層体より成るいわゆるメサ構造体を有し、その上側面に第４及び第５領域が隣接し、このメサ構造体が凹部により囲まれている。
【０００８】
本発明は、既知の半導体装置では動作中ラッチ・アップが生じるという認識に基づくものである。この場合、第１トランジスタのベースの接続領域と第３及び第４領域とより成る寄生トランジスタにより第２トランジスタが完全に導通状態に駆動される。この既知の半導体装置が動作していると、この寄生トランジスタが電荷キャリアを、多量にドーピングされた接続領域からわずかなドーピングの第３領域内に注入する。第３領域のドーピング濃度が低い為に、ほんのわずかの電荷キャリアしか第４領域内に、すなわち第２トランジスタのベース領域内に注入されない。その結果、第２トランジスタが完全に導通状態に駆動され、従って、ラッチ・アップが生じる。本発明による手段は、第１領域、すなわち第１トランジスタのベース領域に対する接続領域を無くすものである。本発明の手段によれば、第１，第２，第３及び第４領域により形成される寄生トランジスタの影響が殆ど失われる。この場合、電荷キャリアの注入は第１領域から第２領域に行われる。これら領域のドーピング濃度は殆ど同じである。注入された電荷キャリアは第２領域内でほぼ完全に再結合される為、電荷キャリアはわずかにドーピングされた第３領域を介して第４領域、すなわち第２トランジスタのベースに殆ど或いは全く到達しない。従って、ラッチ・アップは生じない。
【０００９】
本発明による半導体装置では、第１，第２，第３及び第４領域をエピタキシアル成長により設けるのが好ましい。この場合、反応器内で第１〜第４領域を一連の処理工程で順次に設ける。これら種々のドーピング濃度はエピタキシアル成長により一層均一になるように且つ領域間の濃度遷移が急峻となるように設けることができる。既知の装置の製造では、前に形成した領域が次の拡散工程中外部に拡散する為、これらの領域は明確に規定されなくなる。従って、既知の半導体装置のスイッチング動作は最適とならない。それ故、本発明による半導体装置のスイッチング動作は既知の装置のスイッチング動作よりも良好となる。
【００１０】
第１トランジスタのベース領域を構成する第１領域に対する接続電極は種々の方法で第１領域と相互接続しうる。例えば、第４，第３，第２及び第１領域を貫通し基板に至るまで延在する凹部を設けることができる。次に、接続電極を凹部の底部に設け、凹部の底部と第１領域との間の電気接続は第２導電型の他の領域により達成する。この他の領域は凹部の底部で基板内に存在させ、第１領域の下側まで延在させ、第１領域と電気接触させる。これにより、第１トランジスタのベースに対する接続電極がこの他の領域上に存在する。有利な一例では、凹部を第１トランジスタのベース領域を構成する第１領域に至るまで下方に延在させ、このベース領域に対する接続電極は第１領域上に設ける。この場合、凹部の底部の上に第１領域を設ける必要がなく、半導体装置の製造が簡単となる。
【００１１】
第１凹部の周りには、基板に至るまで下方に延在する第２凹部を設けるのが好ましい。このようにすることにより、第１トランジスタのベース領域を構成する第１領域が半導体本体の他の部分から簡単に分離される。
【００１２】
半導体装置の一例では、半導体材料として珪素を用いる。トランジスタのベース領域のうちの少なくとも１つには珪素に加えてゲルマニウムを含めることにより追加の利点が得られる。ゲルマニウムを存在させると、ベース領域の半導体材料のエネルギーギャップは珪素のエネルギーギャップよりも小さくなる。これにより、トランジスタはヘテロ接合バイポーラトランジスタ（ＨＢＴ）を構成する。このようなトランジスタの動作速度は極めて高速となり、その効率が極めて良好になる。第１及び第４領域の双方又はいずれか一方、すなわち第１及び第２トランジスタの双方又はいずれか一方のベース領域は、横方向の抵抗値（面積抵抗値）を比較的低くしてこれらトランジスタを流れるベース電流がベース領域に横方向の電圧差を生ぜしめるのを阻止する為に比較的多量にドーピングする。これら電圧差があると、トランジスタのある部分が他の部分よりも多くの電流を流すおそれがある（電流集中）。しかし、ベース領域を高ドーピング濃度にすると、コレクタ電流が比較的小さくなり、トランジスタの効率が低くなる。本発明による半導体装置では、ゲルマニウムを存在させることにより、ベース領域の比較的高いドーピング濃度がトランジスタの効率に及ぼす悪影響を補償する。
【００１３】
第１トランジスタのベース領域を構成する第１領域が珪素に加えてゲルマニウムを含む場合には、半導体本体の第２主表面を、メサ構造体の頂部を形成すべき領域において被覆し、ｐ導電型の第４領域を例えばプラズマエッチング工程でエッチングし、次に半導体本体のｎ導電型の第３及び第２領域をＫＯＨ中でエッチングすることにより凹部を容易に形成しうる。この場合、エッチング処理が第１領域の珪素−ゲルマニウム材料で自動的に停止される。その理由は、珪素−ゲルマニウム領域はＫＯＨ中で殆どエッチングされない為である。
【００１４】
【実施例】
図面は線図的なもので実際のものに正比例して描いておらず、各図間で対応する部分に同じ符号を付した。
【００１５】
図１は第１及び第２バイポーラトランジスタＴ１，Ｔ２をカスコード構造にしたもの、すなわち第１トランジスタのエミッタが第２トランジスタのコレクタに接続されたものを示す。図２，３はカスコード構造の第１及び第２バイポーラトランジスタＴ１，Ｔ２が設けられた半導体本体を有する半導体装置を示しており、コレクタ１０ａ，１０ｂ，１２，１３と、ベース１１，１４と、エミッタ１２，１５とが互いに半導体本体１の主表面２に対し平行に延在するｐｎ接合を形成しており、半導体本体１は、
−第１トランジスタＴ１のコレクタ領域を形成する第１導電型の半導体基板１
０であって、その第１主表面２上に接続電極Ｃ１が設けられているこの半導
体基板１０と、
−基板１０に隣接し、第１導電型とは反対の第２導電型で、第１トランジスタ
Ｔ１のベース領域を形成する第１半導体領域１１と、
−この第１半導体領域１１に隣接し、第１トランジスタＴ１のエミッタ領域及
び第２トランジスタＴ２のコレクタ領域を形成する第１導電型の第２半導体
領域１２と、
−この第２半導体領域１２に隣接し、この第２半導体領域よりもドーピング濃
度が低い第１導電型の第３半導体領域１３と、
−この第３半導体領域１３及び半導体本体１の第２主表面３に隣接し、第２ト
ランジスタＴ２のベース領域を形成し、接続電極Ｂ２が設けられている第２
導電型の第４半導体領域１４と、
−この第４半導体領域１４及び半導体本体１の第２主表面３に隣接し、第２ト
ランジスタＴ２のエミッタ領域を形成し、接続電極Ｅ２が設けられている第
５半導体領域１５と
を具えている。
【００１６】
半導体装置では、２つのｎｐｎ又は２つのｐｎｐトランジスタをカスコード形態で接続し（図１参照）、第１トランジスタＴ１のエミッタ領域１２が同時に第２トランジスタＴ２のコレクタ領域１２となる。半導体装置が動作している際、第２トランジスタＴ２が第１トランジスタＴ１のエミッタ電流を変える。第１トランジスタＴ１のベースは固定の直流設定（ベース接地）を有し、第２トランジスタＴ２はそのエミッタに印加されるある直流電圧レベル（エミッタ接地）を有する。第２トランジスタＴ２のベースは信号入力端子として作用し、第１トランジスタＴ１のコレクタは出力端子として作用する。このカスコード回路はトランジスタＴ１のコレクタＣ１及びベースＢ１とトランジスタＴ２のベースＢ２及びエミッタＥ２とに対する接続電極を有する。
【００１７】
多量にドーピングした接続領域により、第１トランジスタＴ１のベース領域１１を半導体本体１の第２主表面３に存在する接続電極Ｂ１に接続することは既知である。この接続領域は第２トランジスタＴ２のコレクタ、ベース及びエミッタ領域１２，１３，１４，１５を、これらに接触することなく囲んでいる。第２トランジスタＴ２は動作中、このトランジスタのベース接続電極Ｂ２に信号を供給することなく完全に導通状態に駆動されるということを確かめた。
【００１８】
更に、既知の半導体装置は製造するのが困難である。この場合、第１トランジスタＴ１のベース、接続領域及びコレクタ領域や第２トランジスタＴ２のベース及びエミッタ領域を写真食刻（ホトリソグラフ）マスキング技術やイオン注入又は拡散により別々の工程で設ける必要がある。
【００１９】
本発明によれば、半導体本体１の第２主表面３内に凹部４を設け、この凹部により第２，第３及び第４領域１２，１３，１４を横方向から画成し、第１トランジスタＴ１のベース領域を構成する第１領域１１に対する接続電極Ｂ１はこの凹部内に設ける。
【００２０】
従って、半導体装置は、第１トランジスタＴ１のエミッタ領域及び第２トランジスタＴ２のコレクタ領域を形成する第２領域１２と、第２トランジスタＴ２のコレクタに関連する空間電荷領域を形成する第３領域１３と、第２トランジスタＴ２のベース領域を形成する第４領域１４との積層体を以て構成されたいわゆるメサ構造体を有している。このメサ構造体は、第４領域１４及び第５領域１５が隣接する上側面３を有し、このメサ構造体は完全に凹部４により囲まれている。
【００２１】
本発明は、凹部４が第１トランジスタＴ１のベースＢ１に対する第３領域を通る接続領域を不必要にするという認識に基づくものである。これにより、ラッチ・アップを生じる寄生トランジスタが除去される。本発明による装置では、第１領域１１、第２領域１２、第３領域１３及び第４領域１４をエピタキシアル成長により設ける。これにより本発明装置を既知の装置よりも簡単に製造しうるようになる。本発明によれば、第１領域１１と、第２領域１２と、第３領域１３と、第４領域１４とが反応器内で一連の処理工程で順次に設けられる。異なる領域のドーピング濃度はエピタキシアル成長により一層均一になるとともにこれら領域間の遷移特性が一層急峻となる。従って、トランジスタＴ１，Ｔ２の特性は良好になり、これにより例えば本発明による半導体装置のスイッチング特性が既知の装置のスイッチング特性よりも著しく良好になる。
【００２２】
既知の装置では、領域の拡散をマスクを介して行っている。これらのマスクが領域の横方向寸法を決定する。本発明による装置では、第２領域１２、第３領域１３及び第４領域１４は凹部４を設けることにより一工程でパターン化され、これにより横方向寸法が決定され、従って既知の装置の製造に比べて多数の写真食刻用のマスキング及びエッチング工程が不必要となる。
【００２３】
半導体装置の具体例では、半導体材料として珪素を用いる。トランジスタＴ１，Ｔ２のベース領域１１，１４の少なくとも１つが珪素に加えてゲルマニウムを有するようにすることにより追加の利点が得られる。ゲルマニウムが存在すると、第１領域１１及び第４領域１４の双方又はいずれか一方の半導体材料のエネルギーギャップが珪素のエネルギーギャップよりも小さくなる。このようにすることにより第１トランジスタＴ１及び第２トランジスタＴ２の双方又はいずれか一方がヘテロ接合バイポーラトランジスタ（ＨＢＴ）となる。このようなトランジスタの動作速度は速く、効率は極めて良好となる。
【００２４】
第１領域１１及び第４領域１４の双方又はいずれか一方、すなわちトランジスタＴ１及びＴ２の双方又はいずれか一方のベース領域は横方向の抵抗値（面積抵抗値）を比較的低くするために比較的多量にドーピングされ、これらトランジスタを流れるベース電流がベース領域１１，１４において横方向における電圧差を決定する。トランジスタＴ１，Ｔ２のある部分はこれら電圧差の為に他の部分よりも多くの電流を流しうる（電流集中）。しかし、ベース領域のドーピング濃度を高くすると、コレクタ電流を比較的小さくし、トランジスタの効率を低くする。本発明による半導体装置では、ベース領域１１，１４のドーピング濃度が比較的大きいことによりトランジスタＴ１，Ｔ２の効率に及ぼす悪影響をゲルマニウムの存在により補償する。
【００２５】
第１トランジスタＴ１のベース領域を形成する第１領域１１に対する接続電極Ｂ１は種々の方法で第１領域１１に接続しうる。
【００２６】
図２は、第４領域１４、第３領域１３、第２領域１２及び第１領域１１を貫通し、基板１０に至る凹部４を設ける第１実施例を示す。接続電極Ｂ１は凹部４の底部上に設け、この凹部４の底部と第１領域１１との間の電気接続は第２導電型の他の領域１６により行なう。この他の領域１６は凹部４の底部で基板１０中に存在させ、第１領域１１の下側まで延在させ、第１領域１１と電気接触させる。第１トランジスタＴ１のベースに対する接続電極Ｂ１はこの他の領域上に設ける。図２による装置は例えば以下のようにして製造する。多量にドーピングされたｎ+ 導電型の珪素片１０ａから開始し、第１トランジスタＴ１のコレクタに対する空間電荷領域を形成する１．５μm の厚さのｎ- 導電型エピタキシアル層１０ｂを成長させて基板１０を製造する。他のｐ+ 導電型領域１６はマスキング及びイオン注入により既知のようにしてエピタキシアル層１０ｂ中に設ける。次に、珪素に加えて約２０％のゲルマニウムを有する５０ｎｍのｐ導電型の第１領域１１と、１００ｎｍの厚さでｎ+ 導電型の第２領域１２と、１μm の厚さでｎ- 導電型の第３領域１３と、１５０ｎｍの厚さでｐ導電型の第４領域１４とを反応器内でエピタキシアル成長させる。その後、約４００℃の堆積温度で約３００ｎｍのプラズマ酸化物を表面３上に堆積させる。このプラズマ酸化物を写真食刻技術によりパターン化してエッチングマスクとし、その後凹部４をエッチング形成してメサ構造体を形成する。このエッチング中、最初にｐ導電型の第４領域１４をプラズマエッチングにより異方性エッチングし、その後ｎ- 導電型の第３領域１３及びｎ+ 導電型の第２領域１２をＫＯＨによりエッチングする。この場合、珪素−ゲルマニウムの第１領域１１がエッチングストッパ層として作用する。その理由は、珪素−ゲルマニウムはＫＯＨにより殆どエッチングされない為である。
【００２７】
第１領域１１に対し珪素−ゲルマニウム材料を用いず、この第１領域のｐ導電型ドーピング濃度を比較的高く（＞１０19／ｃｍ3 ）する場合にも、この第１領域をＫＯＨエッチング中エッチングストッパ層として用いることができることに注意すべきである。
【００２８】
次に、第１領域１１をプラズマ中で再び異方性エッチングする。次に、標準の技術で半導体本体１の主表面３全体上にプラズマ酸化物９を堆積する。この酸化物９は、領域間のｐｎ接合が表面に現れる凹部４の壁部を表面安定化させる。この酸化物９には第２トランジスタＴ２のエミッタ接続電極に対する接点孔２３を形成する。次に、エミッタ接点孔２３を通してｎ+ 導電型の第５（エミッタ）領域１５を設ける。次に、２つのトランジスタＴ１，Ｔ２のベース接続電極に対する接点孔２１，２２を設け、これらベース接点孔２１，２２を通してｐ+ 導電型の接点領域２４を設ける。次に、金属化及びプラズマエッチングにより既知のようにして接続電極Ｂ１，Ｂ２及びＥ２を接点孔２１，２２，２３内に設ける。最後に、第１主表面２にも接続電極Ｃ１を設ける。多数の半導体本体が半導体片上に互いに隣接して製造されているこれら半導体本体をスクライビング及び切断により最終的に互いに分断させ、半導体本体を容器中に装着する。
【００２９】
図３は、凹部４を第１トランジスタＴ１のベース領域を形成する第１領域１１まで到達せしめ、このベース領域に対する接続電極Ｂ１を第１領域１１上に設けた本発明の第２の実施例を示す。この場合、第１領域１１は凹部４の底部を越えて延在する。
【００３０】
図３の装置は以下のようにして製造する。多量にドーピングしたｎ+ 導電型の珪素片１０ａ上に、１．５μm の厚さのｎ- 導電型のエピタキシアル層１０ｂと、珪素に加えて約２０％のゲルマニウムを有する５０ｎｍの厚さのｐ導電型の第１領域１１と、１００ｎｍの厚さのｎ+ 導電型の第２領域１２と、１μm の厚さのｎ- 導電型の第３領域１３と、珪素に加えて約２０％のゲルマニウムを有する１５０ｎｍの厚さのｐ導電型の第５領域１４とをこの順序で成長させる。
【００３１】
この第２の実施例では第１の実施例と相違して、エピタキシアル層１０ｂを設けた後に他の領域１６を設ける必要がない。このことは、この領域を設ける為に半導体片１０を反応器から除去する必要がないということを意味する。次に、第１の実施例と同様にして凹部４をエッチング形成することによりメサ構造体を形成する。この場合も、第１領域１１がｎ- 導電型の領域１３及びｎ+ 導電型の領域１２のエッチング中エッチングストッパとして作用する。次に、第１凹部４を囲み基板１０まで下方に延びる第２の凹部８を設ける。この凹部８は標準の等方性プラズマエッチング技術により設ける。これにより第１領域１１が簡単に半導体本体１の他の部分から分離される。次に、標準の技術により半導体本体１の表面３全体に亘りプラズマ酸化物９を堆積する。次に、この酸化物９にエミッタ接点孔２３を設け、その後、２００ｎｍの厚さの多結晶珪素層１５を主表面３上に設け、この多結晶珪素層１５にイオン注入によりドーピングし、これをｎ+ 導電型とする。次に、この多結晶珪素層１５を標準の写真食刻技術によりパターン化する。この場合、ｎ+ 導電型の多結晶珪素より成る第５領域はそれ自体既知のいわゆるポリエミッタ(poly-emitter)として作用する。次に、２つのトランジスタＴ１，Ｔ２のベース接続電極の為の接点孔２１，２２を酸化物９に設ける。次に、ｐ+ 導電型の接点領域２４，２６をベース接点孔２１，２２を通して設ける。次に、既知のようにして金属化及びプラズマエッチングにより接点孔２１，２２内及び多結晶珪素領域１５上に接続電極Ｂ１，Ｂ２及びＥ３を設ける。最後に、第１主表面２にも接続電極Ｃ１を設ける。半導体片１０上に互いに隣接して製造されている半導体本体を最終的にスクライビング及び切断により互いに分離させ、半導体本体を容器内に装着する。
【００３２】
本発明は上述した実施例に限定されるものではない。例えば、半導体本体の半導体材料をゲルマニウム又はＧａＡｓとすることもできる。又、上述した技術とは異なる技術、例えば、イオン注入の代わりに拡散を用いたり、プラズマエッチクの代わりに湿式化学エッチングを用いたりすることができる。又、数個のベース及びエミッタ領域１４，１５を例えば指の形態で１つのメサ構造体内に存在させることもできる。酸化物層９はプラズマ酸化物の代わりに例えばＴＥＯＳを以て構成することもできる。又、ドーピングによる導電型は上述した実施例の導電型とは逆にすることもでき、この場合第１導電型がｐ導電型となる。ドーピング濃度も本発明を損なわない範囲で変えることができる。
【図面の簡単な説明】
【図１】  カスコード構造にした２つのトランジスタを示す線図である。
【図２】  本発明の第１の実施例によるカスコード構造の２つのトランジスタを有する半導体本体を示す断面図である。
【図３】  本発明の第２の実施例によるカスコード構造の２つのトランジスタを有する半導体本体を示す断面図である。
【符号の説明】
１  半導体本体
２，３  主表面
４，８  凹部
９  プラズマ酸化物
１０  半導体基板（コレクタ）
１１  第１領域（ベース）
１２  第２領域（エミッタ）
１３  第３領域（コレクタ）
１４  第４領域（ベース）
１５  第５領域（エミッタ）
２１，２２，２３  接点孔
２４  接点領域
【図１】
0003905929.tif 000002
【図２】
0003905929.tif 000003
【図３】
0003905929.tif 000004