(57)【特許請求の範囲】
【請求項１】
複数の画素を規則的に配列してなる表示部を有する液晶表示素子からなる画像表示素子と、映像信号の入力に基づいて前記画像表示素子の表示部から発する光の光軸を所定の方向に振動させる偏光変換用液晶板と複屈折板を含む光軸振動手段と、該光軸振動手段による光軸の振動に同期して前記画像表示素子に異なる画像を表示させる画像表示制御手段とを有し、解像度を向上させるようにした画像表示装置において、前記画像表示素子及び前記光軸振動手段の応答性能による解像度の低下を低減するため、前記入力映像信号を補正する映像信号補正手段を備えていることを特徴とする画像表示装置。
【請求項２】
前記映像信号補正手段は、前記光軸振動手段による光軸の振動方向に対応して補正量を調整するように構成されていることを特徴とする請求項１に係る画像表示装置。
【請求項３】
前記映像信号補正手段は、現フィールドの映像信号と前フィールドの映像信号を用いて補正を行うように構成されていることを特徴とする請求項１又は２に係る画像表示装置。
【請求項４】
前記映像信号補正手段は、現フィールドの映像信号と複数の過去のフィールドの映像信号を用いて補正を行うように構成されていることを特徴とする請求項１又は２に係る画像表示装置。
【請求項５】
前記映像信号補正手段は、前記前フィールド又は複数の過去のフィールドの映像信号を記憶するメモリを備え、該メモリに記憶する前フィールド又は複数の過去のフィールドの映像信号の量子化レベル数を、前記入力映像信号の量子化レベル数より小さく設定していることを特徴とする請求項３又は４に係る画像表示装置。
【請求項６】
前記前フィールドの映像信号は、現フィールドのライン間の補間データにより想定するように構成されていることを特徴とする請求項３に係る画像表示装置。
【請求項７】
前記画像表示素子の駆動回路を備え、前記映像信号補正手段におけるサンプリングのタイミングを、前記画像表示素子の駆動回路におけるサンプリングのタイミングに合わせて補正処理を行うように構成されていることを特徴とする請求項１〜６のいずれか１項に係る画像表示装置。
【請求項８】
前記映像信号はカラー映像信号であり、前記映像信号補正手段は各色信号に対して共通に対応させ、各色信号を順次補正処理するように構成されていることを特徴とする請求項１〜７のいずれか１項に係る画像表示装置。
【請求項９】
前記映像信号補正手段の前段及び後段にＡ／Ｄ変換手段及びＤ／Ａ変換手段を備え、前記光軸振動手段による振動幅に対応する映像信号の遅延を、Ａ／Ｄ変換手段とＤ／Ａ変換手段のサンプリングタイミングのずれで生成させるように構成したことを特徴とする請求項１〜８のいずれか１項に係る画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光学的なウォブリング（wobbling）操作による画素ずらしを行って高解像度の画像を表示するようにした画像表示装置に関する。
【０００２】
【従来の技術】
従来、液晶表示素子などを用いた画像表示装置において、液晶表示素子からの光の光軸を所定の方向に振動させるウォブリングと呼ばれる画素ずらし操作を行って、液晶表示素子の解像度を向上させるようにした画像表示装置が、例えば特開平７−７７０４号公報などに開示されている。
【０００３】
次に、かかる光学的なウォブリング操作により解像度を向上させる画像表示装置の概略構成について説明する。図16に示すように、カラー液晶表示素子101 の背面側に白色光を発光するバックライト102 を配置し、カラー液晶表示素子101 の前面側には、カラー液晶表示素子101 からの光の光軸を所定方向に振動させるためのウォブリング素子103 が配置されている。そして、カラー液晶表示素子101 には、その同一画素に画像表示制御回路104 を介して入力映像信号の奇数フィールド画像と偶数フィールド画像とを表示させ、その表示タイミングに合わせて、カラー液晶表示素子101 からの光の光軸を、ウォブリング素子103 により所定の方向に振動させるようになっている。
【０００４】
ウォブリング素子103 は、偏光変換用液晶板105 とその前面側に配置した複屈折板106 とからなり、カラー液晶表示素子101 に表示する映像信号の同期信号に基づいて、ウォブリング用液晶駆動回路107 により偏光変換用液晶板105 への電圧のオン・オフを制御し、これにより電圧がオンの状態では、カラー液晶表示素子101 からの光の偏光を変化させることなく透過させ、電圧がオフの状態では、カラー液晶表示素子101 からの光の偏光を90°変化させて透過させ、その偏光方向に応じて複屈折板106 により射出する位置を変化させてウォブリング操作を行うようになっている。なお、カラー液晶表示素子101 は、次のフィールドの画像に書き換えるまでは前のフィールドの画像を保持するので、偏光変換用液晶板105 の一方の電極は、例えば５ライン程度の複数ラインに分割し、他方の電極は共通電極として、一方の電極をカラー液晶表示素子101 のライン走査のタイミングに合わせて選択して、電圧の印加を制御するようになっている。
【０００５】
カラー液晶表示素子101 に奇数フィールド画像と偶数フィールド画像とを交互に表示する際、図17の（Ａ）に示すように、カラー液晶表示素子101 のデルタ配列の水平方向の画素ピッチをＰx ，垂直方向の画素ピッチをＰy とするとき、奇数フィールド画像を表示するときは、図17の（Ｂ）に破線で示す位置にカラー液晶表示素子101 の画素列が位置し、偶数フィールド画像を表示するときは、実線で示す位置に画素列が位置するように、上記のウォブリング素子103 により、例えば水平方向に0.75Ｐx ，垂直方向に 0.5Ｐy の斜め方向にウォブリング操作を行う。すなわち、例えばＰx が18μｍ，Ｐy が47.5μｍの場合には、水平方向に13.5μｍ，垂直方向に 23.75μｍずれた斜め方向に、距離がほぼ27.3μｍのウォブリング操作が行われる。
【０００６】
このため、図18に示すように、複屈折板106 の結晶軸106aは、カラー液晶表示素子面におけるｘ−ｙ座標と、その法線方向であるｚ方向に対して傾いた方向に設定して、入射偏光方向がカラー液晶表示素子からの光の偏光方向と一致する場合には、異常光として透過させて画素ずらしを行うようにし、入射偏光方向がカラー液晶表示素子からの光の偏光方向に対して90°回転している場合には、画素ずらしを行うことなく常光としてそのまま透過させるようにしている。
【０００７】
このようにして、図19に示すように、カラー液晶表示素子101 に奇数フィールドの画像を表示するときは、その書き換えられる水平ラインに対応する偏光変換用液晶板105 の領域への電圧の印加をオンにして、そのラインからの光の偏光方向を90°回転させることなくそのまま透過させ、その光を複屈折板106 により異常光として出射させて画素ずらしを行い、偶数フィールドの画像を表示するときは、その書き換えられる水平ラインに対応する偏光変換用液晶板105 の領域への電圧の印加をオフにして、そのラインからの光の偏光方向を90°回転させて透過させ、その光を複屈折板106 により画素ずらしを行うことなく常光としてそのまま出射させる。
【０００８】
【発明が解決しようとする課題】
以上のようにウォブリング操作を行うことにより、カラー液晶表示素子の水平及び垂直方向の解像度をそれぞれ２倍にすることが可能となる。ところが、一般に液晶素子においては、該素子に使用されている液晶がもっている粘性のために、印加電圧の変化に対する液晶分子の配向の変化に遅れが生じるため、立ち上がり時間と立ち下がり時間が大きく、過渡応答特性が悪いという特性がある。したがって、ウォブリング操作を用いた液晶表示装置においても、画像表示素子としての液晶表示素子及びウォブリング素子として用いている偏光変換用液晶板においても、応答速度の遅れが生じ、解像度が低下してしまうという問題点がある。
【０００９】
これに対して、特開平３−２１２６１５号公報には、液晶表示装置によって表示されるべき映像信号の１フレーム期間又は１フィールド期間だけ隔てた映像信号の差信号を得る手段と、入力の映像信号に前記差信号を加算して出力する手段とを備え、液晶の過渡応答特性により生じる残像を打ち消すようにした残像打消回路について開示がなされている。
【００１０】
しかしながら、上記公報開示のものは液晶表示装置単体における過渡応答特性の改善に関するものであって、解像度を高めるためウォブリング操作を行うようにした画像表示装置に適用することについては、何も開示するところがない。また、ウォブリング素子として用いる偏光変換用液晶板における応答速度の遅れを考慮したものは、従来全く知られていない。
【００１１】
本発明は、光学的なウォブリング操作を行い解像度を高めるようにした画像表示装置における上記問題点を解消するためになされたもので、請求項１に係る発明は、画像表示素子及び該画像表示素子からの光の光軸を所定方向に振動させる手段の応答特性による画像の解像度の低下を低減できるようにした画像表示装置を提供することを目的とする。請求項２に係る発明は、光軸振動手段の振動方向における応答特性の差異に対応させて映像信号を補正できるようにした画像表示装置を提供することを目的とする。請求項３に係る発明は、映像信号の補正を容易に行えるようにした画像表示装置を提供することを目的とする。請求項４に係る発明は、より高精度で映像信号を補正できるようにした画像表示装置を提供することを目的とする。請求項５に係る発明は、小容量のメモリを用いて低価格化を可能にした画像表示装置を提供することを目的とする。請求項６に係る発明は、映像信号補正手段を簡略化し更に低価格化可能な画像表示装置を提供することを目的とする。請求項７に係る発明は、Ｄ／Ａ変換部における構成を簡略化し低価格化を可能にした画像表示装置を提供することを目的とする。請求項８に係る発明は、小規模の映像信号補正手段を用いてカラー映像信号を補正できるようにした画像表示装置を提供することを目的とする。請求項９に係る発明は、光軸振動手段による光軸振動に対応させるための遅延映像信号の生成を容易に行えるようにした画像表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、複数の画素を規則的に配列してなる表示部を有する液晶表示素子からなる画像表示素子と、映像信号の入力に基づいて前記画像表示素子の表示部から発する光の光軸を所定の方向に振動させる偏光変換用液晶板と複屈折板を含む光軸振動手段と、該光軸振動手段による光軸の振動に同期して前記画像表示素子に異なる画像を表示させる画像表示制御手段とを有し、解像度を向上させるようにした画像表示装置において、前記画像表示素子及び前記光軸振動手段の応答性能による解像度の低下を低減するため、前記入力映像信号を補正する映像信号補正手段を備えていることを特徴とするものである。
【００１３】
このように構成した画像表示装置においては、映像信号補正手段で補正された映像信号で画像表示素子を駆動することにより、画像表示素子及び光軸振動手段の応答特性による解像度の低下を低減することができる。
【００１４】
請求項２に係る発明は、請求項１に係る画像表示装置において、前記映像信号補正手段は、前記光軸振動手段による光軸の振動方向に対応して補正量を調整するように構成されていることを特徴とするものである。このように構成することにより、光軸振動手段の振動方向によって応答特性が大きく異なる場合においても、それに対応して高精度で入力映像信号を補正することができる。
【００１５】
請求項３に係る発明は、請求項１又は２に係る画像表示装置において、前記映像信号補正手段は、現フィールドの映像信号と前フィールドの映像信号を用いて補正を行うように構成されていることを特徴とするものである。このように、現フィールド及び前フィールドの映像信号を用いることにより補正映像信号を容易に生成することが可能となる。
【００１６】
請求項４に係る発明は、請求項１又は２に係る画像表示装置において、前記映像信号補正手段は、現フィールドの映像信号と複数の過去のフィールドの映像信号を用いて補正を行うように構成されていることを特徴とするものである。このように現フィールド及び複数の過去のフィールドの映像信号を用いることにより、前フィールドにおける光軸振動手段の応答特性による漏れ光量等の算出を正確に行うことができ、より高精度の補正映像信号を生成することが可能となる。
【００１７】
請求項５に係る発明は、請求項３又は４に係る画像表示装置において、前記映像信号補正手段は、前記前フィールド又は複数の過去のフィールドの映像信号を記憶するメモリを備え、該メモリに記憶する前フィールド又は複数の過去のフィールドの映像信号の量子化レベル数を、前記入力映像信号の量子化レベル数より小さく設定していることを特徴とするものである。映像信号補正手段で補正映像信号を生成する際、現フィールドの映像信号と前フィールド又は複数の過去のフィールドの映像信号との厳密な差を必要としないので、上記請求項５に係る発明のように、メモリに記憶する前フィールド又は複数の過去のフィールドの映像信号の量子化レベル数を小さくすることができ、したがってメモリ容量を小さくすることが可能となり、低価格化を図ることができる。
【００１８】
請求項６に係る発明は、請求項３に係る画像表示装置において、前記前フィールドの映像信号は、現フィールドのライン間の補間データにより想定するように構成されていることを特徴とするものである。このように構成することにより、フィールドメモリではなくラインメモリを用いて映像信号補正手段を構成することができ、より一層の低価格化が可能となる。
【００１９】
請求項７に係る発明は、請求項１〜６のいずれか１項に係る画像表示装置において、前記画像表示素子の駆動回路を備え、前記映像信号補正手段におけるサンプリングのタイミングを、前記画像表示素子の駆動回路におけるサンプリングのタイミングに合わせて補正処理を行うように構成することを特徴とするものである。このように構成することにより、一般にＤ／Ａ変換部で必要とするデグリッジ処理及び補間フィルタが不要となり、低価格化を図ることができる。
【００２０】
請求項８に係る発明は、請求項１〜７のいずれか１項に係る画像表示装置において、前記映像信号はカラー映像信号であり、前記映像信号補正手段は各色信号に対して共通に対応させ、各色信号を順次補正処理するように構成されていることを特徴とするものである。このように構成することにより、単一の映像信号補正手段により各色の補正映像信号を生成することができ、低価格化を図ることができる。
【００２１】
請求項９に係る発明は、請求項１〜８のいずれか１項に係る画像表示装置において、前記映像信号補正手段の前段及び後段にＡ／Ｄ変換手段及びＤ／Ａ変換手段を備え、前記光軸振動手段による振動幅に対応する映像信号の遅延を、Ａ／Ｄ変換手段とＤ／Ａ変換手段のサンプリングタイミングのずれで生成させるように構成したことを特徴とするものである。このように構成することにより、ディレイ素子やアナログスイッチが不要となり、またディジタル信号であるサンプリングタイミングの制御信号は、正確な基本クロックを用いてディレイ量を制御することができるので、ディレイ量が厳密に設定できる。また、この同一の制御信号で、ＲＧＢの各カラー映像信号のディレイ量を設定できるので、個々の映像信号によるディレイ量のばらつきをなくすことができる。
【００２２】
【発明の実施の形態】
次に、実施の形態について説明する。まず、実施の形態の説明に先立ち、光学的ウォブリング操作を用いた画像表示装置におけるカラー液晶表示素子（以下、ＬＣＤと略称する）とウォブリング素子を構成する偏光変換用液晶板（以下、ＴＮセルと称する）の応答遅れによる解像度などの画質低下について、更に詳細に説明する。最初にＴＮセルの応答遅れによる画質の低下について説明する。図１に示すように、ＴＮセルに対して、１フレーム期間中の奇数フィールド期間はＯＮ、偶数フィールド期間はＯＦＦとなる駆動信号が印加されると、そのＴＮセルの応答においては、立ち上がり時（ＯＮ時）には遅れａが生じ、立ち下がり時（ＯＦＦ時）には立ち上がり時よりかなり大きい遅れｂが生じる。図２に示すように、画像表示装置の表示面において、本来応答遅れのない場合には、奇数フィールド期間には実線で示す位置にのみ各画素パターンが表示され、偶数フィールド期間にはウォブリング操作により点線で示す位置にのみ各画素パターンが表示されるが、上記のようにＴＮセルのＯＮ、ＯＦＦ時の応答遅れにより、ＯＮ、ＯＦＦ時の応答遅れａ，ｂの期間には、実線と点線の両方の位置に各画素パターンが表示され、画質が劣化することになる。
【００２３】
次に、ＴＮセルの応答遅れに、更にＬＣＤの応答遅れを合わせた場合の、装置表示面の画素出力について説明する。図３は、ＬＣＤの１画素に着目した場合の各素子の入出力信号波形を示すタイミング図である。図３において、（Ａ）はフィールド番号を示しており、まず（Ｂ）に示すような入力信号Ｉn がＬＣＤに入力された場合、ＬＣＤの立ち上がり及び立ち下がり時の応答遅れにより、（Ｃ）に示すようなＬＣＤ応答出力Ｌとなる。また（Ｄ）に示すＴＮセル駆動信号によるＴＮセルの応答Ｔは、先に述べたように、そのＯＮ、ＯＦＦ時の応答遅れにより、（Ｅ）に示すようなＴＮセル応答出力となる。そして、このＬＣＤ及びＴＮセルの双方の応答遅れにより、装置表示面においては、奇数フィールドでは（Ｆ）で示すような波形の画素出力ＡOD（＝Ｌ×Ｔ）が出力される。なお、（Ｆ）において、点線は応答遅れがない場合の理想的な出力波形を示している。一方、偶数フィールドでは（Ｇ）に示すような波形の画素出力ＡE 〔＝Ｌ×（１−Ｔ）〕が出力される。（Ｆ），（Ｇ）に示す画素出力ＡOD，ＡE でみられるように、本来出力がなされない時点で出力が現れ、コントラスト比が低下し、解像感が低下する。
【００２４】
本発明は、上記ＬＣＤやＴＮセルの応答遅れに基づく解像感などの画質の低下を低減するようにするものであるが、次に具体的な実施の形態について説明する。図４は本発明に係る画像表示装置の第１の実施の形態の全体構成を示すブロック構成図である。図４において、１は入力されたカラー映像信号ＶＢＳの輝度信号と色信号を分離するためのＹ／Ｃ分離回路、２は色信号をＲ，Ｇ，Ｂ信号に変換するためのデコーダ、３−１，３−２，３−３はディレイ回路で、後で詳述するが、ウォブリング操作によるシフト量に相当する時間遅延させた偶数フィールドの映像信号を形成するためのものであり、４−１，４−２，４−３は遅延させない奇数フィールドの映像信号と遅延させた偶数フィールドの映像信号を切り換えるためのアナログスイッチである。５−１，５−２，５−３はＡ／Ｄ変換器、６−１，６−２，６−３はＡ／Ｄ変換された入力画像データを一時保持するラッチ回路、７−１，７−２，７−３は補正回路で、後で詳述するが、現フィールドの信号とフィールドメモリ８−１，８−２，８−３に記憶させている前フィールドの信号などを考慮して補正Ｒ，Ｇ，Ｂ信号を生成するものである。９−１，９−２，９−３はＤ／Ａ変換器、10はＤ／Ａ変換された補正Ｒ，Ｇ，Ｂ信号からＬＣＤ駆動信号を形成するためのＬＣＤドライブ回路、11はＬＣＤ用タイミング信号発生回路、12はＴＮセル駆動回路、13はＬＣＤ、14はＴＮセル、15はデコーダ２から複合同期信号ＳＹＮＣを受け各部へのタイミングパルスを供給するためのタイミング制御回路である。
【００２５】
次に、上記第１の実施の形態における補正回路部分の構成並びに補正動作等について詳細に説明する。まず、ＬＣＤ及びＴＮセルの応答遅れの補正原理を、図５及び図６の信号波形図に基づいて説明する。図５の（Ａ）は、ＬＣＤのある１つの画素に与えられる補正されていない映像信号Ｖn を示しており、Ｖ1 は第１フィールドの信号レベル、Ｖ2 は第２フィールドの信号レベルを表している。そして、Ｈ2aは第１フィールドが奇数フィールドの時、第２フィールドにてフィールド補正を行う時の補正信号レベルを、またＨ2bは第１フィールドが偶数フィールドの時、第２フィールドにてフィールド補正を行う時の補正信号レベルを示している。図５の（Ｂ）は、図５の（Ａ）に示した補正されていないＶ1 ，Ｖ2 レベルの映像信号Ｖn がＬＣＤに与えられた場合におけるＬＣＤの透過光量Ｌ(x) の応答特性を示しており、ハッチングを施した部分はＬＣＤ及びＴＮセルの応答遅れがない場合における第２フィールドの光量Ｗ0 を表している。図５の（Ｃ）は、第１フィールドが奇数フィールドの時のＴＮセルの旋光の応答特性Ｔ(x) を示し、図５の（Ｄ）は第１フィールドが偶数フィールドの時のＴＮセルの旋光の応答特性Ｔ(x) を示している。
【００２６】
図６の（Ａ）は、第１フィールドが奇数フィールドの時、装置表示面の奇数ライン位置において発する光量を示しており、ＬＣＤ及びＴＮセルの応答遅れにより、図示のようになまっている。図６の（Ｂ）は、第１フィールドが奇数フィールドの時、装置表示面の偶数ライン位置において発する光量Ｗ1 で、この光量Ｗ1 はＬＣＤ及びＴＮセルの応答遅れによりなまり、図５の（Ａ）に示す信号が与えられた場合で、ＬＣＤ及びＴＮセルの応答遅れがない場合での光量Ｗ0 と比較した場合、Ｗ0 ＜Ｗ1 となる。図６の（Ｃ）は、ｔ2 のタイミング時に、すなわち第２フィールドにおいて補正した映像信号Ｈ2aを与えた場合における、装置表示面の偶数ライン位置で発する光量Ｗ2 を示しており、この光量Ｗ2 は応答遅れのない場合の光量Ｗ0 と等しく、Ｈ2aの信号レベルと補正しないときの信号レベルＶ2 とは、Ｖ2 ＞Ｈ2aの関係になっている。
【００２７】
図６の（Ｄ）は、第１フィールドが偶数フィールドの時、装置表示面の奇数ライン位置において発する光量Ｗ3 を示しており、この光量Ｗ3 はＬＣＤ及びＴＮセルの応答遅れによりなまっており、図５の（Ａ）に示す信号が与えられた場合で、ＬＣＤ及びＴＮセルの応答遅れがない場合での光量Ｗ0 と比較した場合、Ｗ0 ＜Ｗ3 となり、また第１フィールドが奇数フィールドの時、装置表示面の偶数ライン位置において発する光量Ｗ1 と比較すると、Ｗ1 ＜Ｗ3 となっている。なお、図６の（Ｄ）においてＷ5 はＴＮセルの応答遅れによる漏れ光量である。図６の（Ｅ）は、ｔ2 のタイミング時に、すなわち第２フィールドにおいて補正した映像信号Ｈ2bを与えた場合における、装置表示面の奇数ライン位置で発する光量Ｗ4 を示しており、この光量Ｗ4 は応答遅れのない場合の光量Ｗ0 と等しく、Ｈ2bの信号レベルと信号レベルＶ2 ，Ｈ2aとの関係は、Ｖ2 ＞Ｈ2b，Ｈ2a＞Ｈ2bとなっている。なお図６の（Ｅ）においてＷ6 はＴＮセルの応答遅れによる漏れ光量で、Ｗ5 と同じ値である。
【００２８】
次に、フィールド補正を行う場合における補正映像信号Ｈ2aの設定方法について説明する。図６の（Ｂ）における光量Ｗ1 は、前フィールドの信号がどのような状態の信号かによって変わって来るので、補正信号Ｈ2aの設定は、ｔ2 のタイミング時における前フィールド時のＬＣＤへ供給した映像信号Ｈ1aと現時点での入力された映像信号Ｉ2 ，並びにＴＮセルのＯＮとＯＦＦでは応答遅れが異なるので、ＴＮセルのその動作状態を考慮して、図６の（Ｃ）に示した第２フィールド内での光量Ｗ2 が理想状態における光量Ｗ0 と等しくなるように、設定する。なお、ＴＮセルの状態は、映像信号のフィールド判別信号から判断するようになっている。
【００２９】
そこで、補正回路としては図７のブロック図に示すように、１画面前のデータが必要となるので、フィールドメモリ８を設けて前フィールドの信号を記憶しておき、その記憶データと現フィールドの信号とを補正回路７に入力すると共に、フィールド判別信号をフィールド判別回路16より入力させ、補正回路７から出力される補正信号Ｈ2aをＬＣＤ13へ印加するようになっている。なお、フィールド判別信号は、図４に示すように現実にはタイミング制御回路15から得るようになっている。
【００３０】
次に、フレーム補正を行う場合における補正映像信号Ｈ2cの設定方法について説明する。ここで、補正映像信号記号の添字の数字は、フィールド番号を示し、アルファベットのｃはフレーム補正であることを示す。図６の（Ｄ）に示したように、第１フィールドが偶数フィールドの時、装置表示面の奇数ライン位置に発する光量Ｗ3 は、ＬＣＤとＴＮセルの応答遅れにより図示のようになまるが、第１フィールドつまり表示面の偶数ライン位置においては光量がない状態が理想であるが、ＴＮセルの応答遅れにより光量Ｗ5 の漏れ光が生じる。この漏れ光量Ｗ5 はｔ2 のタイミングにおいて補正しても、その量は変わらない。そこで、前フィールド時のＬＣＤに供給した映像信号Ｈ1cとＴＮセル応答Ｔ(x) より漏れ光量Ｗ5 を想定し、図６の（Ｅ）において、Ｗ0 ＝Ｗ4 ＋Ｗ6 （Ｗ6 はＷ5 と同じ光量）となるように、補正信号Ｈ2cを設定するものである。このように、フレーム補正における補正映像信号とフィールド補正における補正映像信号とは、異なる補正値をとることになる。なお、漏れ光量Ｗ5 は、〔ｋ×Ｈ1c×Ｔ(x) 〕より概算する。但し、ｋは係数である。
【００３１】
また、漏れ光Ｗ5 （＝Ｗ6 ）の厳密な算出は、前フィールド時のＬＣＤへ供給した映像信号Ｈ1cと、この映像信号Ｈ1cより更に１フィールド前の映像信号Ｈ0cによるＬＣＤの応答特性とＴＮセルの応答特性を考慮することにより可能となる。このため補正回路としては、図８のブロック図に示すように、１フィールド前の信号を取り込むためのフィールドメモリ８の他に、１フレーム前の信号を取り込むためのフレームメモリ17とを設ける。これにより、２画面の状態を考慮して漏れ光量を予測できるため、更に高精度の補正を行うことができる。
【００３２】
なお、上記補正原理においては、前フィールド信号を補正した信号から取り込むようにしたものを示しているが、前フィールドの信号はどのような状態の信号であるかわかればよいので、図９に示すように補正前の前フィールドの信号を用いるようにしてもよい。
【００３３】
上記補正の原理は、図５の（Ａ）に示すような映像信号が入力された場合について説明であるが、次に、一般的なＬＣＤ及びＴＮセルの応答遅れの補正について説明する。まず、入力映像信号をＩn ( ｎはフィールド番号）とし、補正なしのＬＣＤ駆動信号をＶn ，補正ＬＣＤ駆動信号をＨn ( Ｉn ，Ｈn-1 ）又はＨn ( Ｉn ，Ｉn-1 ）又はＨn ( Ｉn ，Ｈn-1 ，Ｈn-2 ）とし、ＬＣＤの応答特性をＬ（Ｈn ，Ｈn-1 ，ｔ）、但しｔは経過時間とし、ＴＮセルの応答特性をＴ（ｓ，ｔ）、但しｓは動作設定状態（ｏｎ又はｏｆｆ）、ｔは経過時間とする。
【００３４】
次に、１フィールド補正（奇数フィールド時にＴＮセルがｏｎ）の場合、１フレーム補正（フレームメモリ使用タイプ）の場合、及び１フレーム補正（フレームメモリ不使用タイプ）の場合における補正方法について説明する。
【００３５】
（１）１フィールド補正
応答遅れのないＬＣＤ光量をＬ0(Ｖn ) ，１フィールド時間ｔf ＝（ｔn+1 −ｔn ）とすると、理想的な光量Ｗn は、次式（１）で表される。
Ｗn ＝Ｌ0(Ｖn ) ×（ｔn+1 −ｔn ）  ・・・・・・・・・・・・・・（１）
ｎが奇数の場合、すなわち奇数フィールド補正時における補正後の装置表示面の奇数ラインの光量ＷＨn(odd)は、次式（２）のように表される。
ＷＨn(odd)＝Σ｛Ｌ（Ｈn ，Ｈn-1 ，ｔ）×Ｔ（on，ｔ）｝  ・・・・（２）
ｎが偶数の場合、すなわち偶数フィールド補正時における補正後の表示面の偶数ラインの光量ＷＨn(even) は、次式（３）のように表される。
0003926922.tif 000002
そして、Ｗn ＝ＷＨn(odd)、及びＷn ＝ＷＨn(even) となるＨn を補正値として設定する。なお、上記総和記号Σにおける総和範囲は、ｔ＝０からｔ＝ｔf までである。
【００３６】
（２）１フレーム補正（フレームメモリ使用タイプ）
ｎが奇数の場合、すなわち奇数フィールド補正時における補正後の装置表示面の奇数ラインの光量ＷＨn(odd)は、次式（４）のように表される。
0003926922.tif 000003
ｎが偶数の場合、すなわち偶数フィールド補正時における補正後の表示面の偶数ラインの光量ＷＨn(even) は、次式（５）のように表される。
0003926922.tif 000004
そして、Ｗn ＝ＷＨn(odd)、及びＷn ＝ＷＨn(even) となるＨn を補正値として設定する。なお、上記総和記号Σにおける総和範囲は、ｔ＝０からｔ＝ｔf までである。
【００３７】
（３）１フレーム補正（フレームメモリ不使用タイプ）
ｎが奇数の場合、すなわち奇数フィールド補正時における補正後の装置表示面の奇数ラインの光量ＷＨn(odd)は、次式（６）のように表される。但しｋoff は係数である。
0003926922.tif 000005
ｎが偶数の場合、すなわち偶数フィールド補正時における補正後の表示面の偶数ラインの光量ＷＨn(even) は、次式（７）のように表される。但しｋonは係数である。
0003926922.tif 000006
そして、Ｗn ＝ＷＨn(odd)、及びＷn ＝ＷＨn(even) となるＨn を補正値として設定する。なお、上記（６），（７）式における総和記号Σにおける総和範囲は、ｔ＝０からｔ＝ｔf までである。
【００３８】
図４に示した第１の実施の形態において、通常はＡ／Ｄ変換器５−１，５−２，５−３によるＡ／Ｄ変換からＤ／Ａ変換器９−１，９−２，９−３によるＤ／Ａ変換までは、全て例えば８ビットで信号処理が行われるが、補正回路７−１，７−２，７−３において補正信号を生成するために取り込む前フィールド等のデータについては、あまり細かいレベルのデータは必要なく、おおよその特徴をとらえて、その特徴から漏れ光量などを予測できるので、フィールドメモリ８−１，８−２，８−３に取り込む前フィールドのデータは、例えば４ビット程度に分解能（量子化レベル数）を落として取り込んでもよい。これにより、フィールドメモリ８−１，８−２，８−３のメモリ容量を小さくすることができる。
【００３９】
上記第１の実施の形態においては、補正回路に前フィールドのデータを取り込むためフィールドメモリを用いたものを示したが、フィールドメモリは１画面分の大容量メモリを必要とし、コスト的にも高価であるという問題点がある。そこで、この問題点を解消できるようにした第２の実施の形態について説明する。この実施の形態は、１ライン分のメモリを用いて補正映像信号を生成するようにしたもので、図10の（Ａ）に示すように、ラインＡ，Ｂを現フィールドのラインとしたとき、ラインＡとラインＢの中間ラインＣを前フィールドのラインとして、ラインＡとラインＢのデータの平均をとって予測する。そして、このラインＣのデータがウォブリング操作するときのデータ、つまり１フィールド前のデータと近似しているものとして取り扱い、このラインＣのデータをもとにして補正映像信号を形成するものである。回路構成としては、図10の（Ｂ）に示すように、ラインメモリ21と加算器22と１／２乗算器23とで構成される。この実施の形態の場合は、動画の場合には若干画質が低下するおそれがあるが、静止画の場合は十分対応することができ、より安価に補正部を構成することができる。
【００４０】
次に、第３の実施の形態について説明する。この実施の形態は、補正回路のサンプリングのタイミングと、ＬＣＤドライブ回路におけるサンプリングのタイミングとを合わせるように構成するものである。Ｒ，Ｇ，Ｂ映像信号は、Ａ／Ｄ変換器において離散的にサンプリングしてデジタル的に制御されて行くが、ＬＣＤにおける画素配列においても図11の（Ａ）に示すように、Ｒ，Ｇ，Ｂ画素はそれぞれ離散的に配列されており、ＬＣＤドライブ回路10に入力されるＲ，Ｇ，Ｂ補正映像信号は、図11の（Ｂ）に示すように、ＬＣＤ用タイミングパルス発生回路11から離散的に発生するクロック信号ＣＫR ，ＣＫG ，ＣＫB によりサンプル・ホールド回路Ｓ／Ｈでラッチされ、一括して増幅器24を介してＬＣＤ13へ出力されるようになっている。通常の画像処理の場合、Ｒ，Ｇ，Ｂの各映像信号を同一のタイミングにて処理を行う。しかし、本実施の形態においては、Ｒ，Ｇ，Ｂ個別のタイミングにて処理を行っているので、通常の画像処理の場合に比べサンプリング回数は１／３に低減でき、サンプリング周期は３倍に延びるので処理時間に余裕をもてるようになる。そこで、本実施の形態においては、補正回路７−１，７−２，７−３における補正処理のサンプリングのタイミングを、ＬＣＤドライブ回路10におけるサンプリングのタイミングに合わせるようにしている。
【００４１】
一般的には、Ｄ／Ａコンバータにおいてはデジタル値の各重みに対応した定電流又は定電圧源をクロックに同期して切り換えるようにしているが、切り換えタイミングがずれると、グリッジ・パルスが発生する。このグリッジ・パルスは、Ｄ／Ａコンバータの出力位相のずれたところでサンプリングし補間フィルタで補間することにより、除去するようにしている。本実施の形態においては、上記のように補正回路におけるサンプリングのタイミングとＬＣＤドライブ回路におけるサンプリングのタイミングを合わせるように構成しているので、Ｄ／Ａ変換部においてデグリッジ処理や、補間フィルタが不要となる。
【００４２】
図４に示した第１の実施の形態においてＬＣＤのタイミングパルスに同期して処理した場合、各補正回路７−１，７−２，７−３におけるＲ，Ｇ，Ｂの各映像信号の補正処理は、それぞれ異なるタイミングで行われているので、補正処理のタイミングをずらすことにより、１個の補正回路を用いて、Ｒ，Ｇ，Ｂの各映像信号の補正を行うことが可能である。次に、このように、単一の補正回路で補正処理を行うようにした第４の実施の形態を図12に示す。すなわち、Ａ／Ｄ変換器５−１，５−２，５−３の後段にマルチプレクサ26を配置して、Ｒ，Ｇ，Ｂ信号を多重化し、Ｒ，Ｇ，Ｂの各信号に対してタイミングをずらして、単一の補正回路７で補正処理を行うようになっている。前フィールドのデータは単一のフィールドメモリ８において、Ｒ，Ｇ，Ｂの時系列で順次記憶するようになっており、容量的にはＲ，Ｇ，Ｂ毎に個別に補正処理を行っている場合に用いる各フィールドメモリの３倍の容量となっている。
【００４３】
次に、第５の実施の形態について説明する。図13は、ＬＣＤによる表示画素配列と映像信号のタイミングを示す図であるが、表示画素配列中、実線で示した画素配列は奇数フィールドの画素パターンで、点線で示した画素配列はウォブリング操作による偶数フィールドの画素パターンを示している。映像信号（Ａ）は奇数フィールドの映像信号で、映像信号（Ｂ）は偶数フィールドの映像信号であり、ここでは両者はタイミングがずれているだけで同じ信号とする。奇数フィールドの映像信号（Ａ）において、○印部分は奇数フィールド期間におけるサンプリング位置で、●印部分はウォブリング操作による偶数フィールド期間においてサンプリングされるべき位置である。したがって、奇数フィールド期間と偶数フィールド期間において、水平同期信号ＨＤから時間Ｔだけ遅れた同じサンプリング位相ｔ1 からサンプリングを開始しようとする場合には、偶数フィールドの映像信号（Ｂ）は、そのサンプリング位相ｔ1 において●印部分をサンプリングしなければならないので、ウォブリング操作によるずれ量に相当する時間τだけ映像信号を遅らせる必要がある。
【００４４】
そこで、本実施の形態においては、先に図４に示したように、デコーダ２とＡ／Ｄ変換器５−１，５−２，５−３の間にディレイ回路３−１，３−２，３−３を設けて、ウォブリングのずれ量に対応する時間遅らせた偶数フィールド期間の映像信号を形成し、アナログスイッチ４−１，４−２，４−３により、遅延処理しない奇数フィールド期間の映像信号と遅延処理した偶数フィールド期間の映像信号とを切り換えて、Ａ／Ｄ変換器５−１，５−２，５−３へ入力するように構成している。
【００４５】
次に、奇数フィールド映像信号に対して遅延させた偶数フィールド映像信号の形成に関する第６の実施の形態について説明する。図14の曲線ｐは偶数フィールドの映像信号のＡ／Ｄ変換前における入力波形で、Ａ／Ｄ変換時におけるサンプリングのタイミングを○印で示している。また曲線ｑは同じく偶数フィールドの映像信号のＤ／Ａ変換後における出力波形で、Ｄ／Ａ変換時におけるサンプリングのタイミングを○印で示しており、Ｄ／Ａ変換におけるサンプリングのタイミングはＡ／Ｄ変換におけるサンプリングのタイミングに対して１クロック（図14においてａで示す）遅れている。
【００４６】
一方、曲線ｒは奇数フィールドの映像信号のＡ／Ｄ変換前における入力波形で、曲線ｐで示した偶数フィールドの映像信号のＡ／Ｄ変換前における入力信号と同じであるものとする。また曲線ｓは奇数フィールドの映像信号のＤ／Ａ変換後の出力波形である。奇数フィールドの映像信号については、Ａ／Ｄ変換時のサンプリングは、●印で示すように偶数フィールドの映像信号のＡ／Ｄ変換時のサンプリングのタイミングより時間ｂだけ遅延させて行う。このようにＡ／Ｄ変換時において、時間ｂだけ遅らせたサンプリングのタイミングにおける映像信号の信号値は、Ｄ／Ａ変換時には早く現れる。すなわち、Ｄ／Ａ変換時の出力波形の遅延時間ｃは（ａ−ｂ）となり、偶数フィールドにおけるＤ／Ａ変換時の出力波形の遅延時間ａ（１クロック）より短くなる。つまり、Ａ／Ｄ変換時のサンプリングのタイミングのずれによって、偶数フィールドの映像信号を遅延させることができる。
【００４７】
このような動作を実施させるには、図15に示すように、ディレイ回路27とセレクタ28とを設け、タイミング制御回路15からのタイミングを、ディレイ回路27を通したものと通さないものとをセレクタ28で切り換えてＡ／Ｄ変換器５−１，５−２，５−３へ入力し、Ａ／Ｄ変換器５−１，５−２，５−３のサンプリングのタイミングを制御するように構成する。
【００４８】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１に係る発明によれば、光学的なウォブリング操作による画素ずらしを行って高解像度の画像を表示するようにした画像表示装置において、画像表示素子及び光軸振動手段の応答特性による解像度の低下を低減できるようにした画像表示装置を実現することができる。請求項２に係る発明によれば、光軸振動手段の振動方向によって応答特性が大きく異なる場合においても、それに対応した高精度の補正映像信号を生成することができる。請求項３に係る発明によれば、現フィールド及び前フィールドの映像信号を用いることにより補正映像信号を容易に得ることができる。請求項４に係る発明によれば、前フィールドにおける光軸振動手段の応答特性による漏れ光量等の算出を正確に行うことができ、より高精度の補正映像信号を生成することができる。請求項５に係る発明によれば、メモリに記憶する前フィールド又は複数の過去のフィールドの映像信号の量子化レベル数を入力映像信号の量子化レベル数より小さくすることにより、メモリ容量を小さくすることができ、低価格化が可能となる。請求項６に係る発明によれば、フィールドメモリの代わりにラインメモリを用いて映像信号補正手段を構成することができ、より一層の低価格化を図ることができる。請求項７に係る発明によれば、一般にＤ／Ａ変換部で必要とするデグリッジ処理及び補間フィルタが不要となり、低価格化を図ることができる。請求項８に係る発明によれば、単一の映像信号補正手段により各色の補正映像信号を生成することができ、低価格化が可能となる。請求項９に係る発明によれば、ディレイ素子やアナログスイッチなしで遅延量を厳密に設定した遅延映像信号を生成することができ、またカラー映像信号の場合、色信号毎のディレイ量のばらつきのない遅延映像信号を容易に得ることができる。
【図面の簡単な説明】
【図１】ウォブリング素子を構成するＴＮセルの応答遅れを示す図である。
【図２】ＴＮセルの応答遅れによる画質の低下を説明するための説明図である。
【図３】ＴＮセルの応答遅れにＬＣＤの応答遅れを合わせた場合の装置表示面の画素出力を示すタイミングチャートである。
【図４】本発明に係る画像表示装置の第１の実施の形態を示すブロック構成図である。
【図５】図４に示した第１の実施の形態におけるＬＣＤ及びＴＮセルの応答遅れの補正の原理を説明するための信号波形図である。
【図６】補正の原理を説明するための図５に示した信号波形図に続く信号波形図である。
【図７】図４に示した第１の実施の形態における補正回路部を抜き出して示す概略図である。
【図８】図７に示した補正回路部の変形例を示す概略図である。
【図９】図７に示した補正回路部の他の変形例を示す概略図である。
【図１０】第２の実施の形態の説明図及び補正回路部の構成を示す概略図である。
【図１１】第３の実施の形態の説明図及び要部を示す概略構成図である。
【図１２】第４の実施の形態を示すブロック構成図である。
【図１３】第５の実施の形態を説明するための信号波形図である。
【図１４】第６の実施の形態を説明するための信号波形図である。
【図１５】第６の実施の形態を示すブロック構成図である。
【図１６】ウォブリング操作により画素ずらしを行って画像を表示する、従来の画像表示装置の構成を示す概略斜視図である。
【図１７】図16に示した画像表示装置におけるウォブリング素子の作用を説明するための図である。
【図１８】図16に示した画像表示装置におけるウォブリング素子を構成する複屈折板の作用を説明するための図である。
【図１９】図16に示した画像表示装置の動作を説明するための図である。
【符号の説明】
１  Ｙ／Ｃ分離回路
２  デコーダ
３−１，３−２，３−３  ディレイ回路
４−１，４−２，４−３  アナログスイッチ
５−１，５−２，５−３  Ａ／Ｄ変換器
６−１，６−２，６−３  ラッチ回路
７，７−１，７−２，７−３  補正回路
８，８−１，８−２，８−３  フィールドメモリ
９−１，９−２，９−３  Ｄ／Ａ変換器
10  ＬＣＤドライブ回路
11  ＬＣＤ用タイミングパルス発生回路
12  ＴＮセル駆動回路
13  ＬＣＤ
14  ＴＮセル
15  タイミング制御回路
16  フィールドメモリ
17  フレームメモリ
21  ラインメモリ
22  加算器
23  １／２乗算器
24  増幅器
26  マルチプレクサ
27  ディレイ回路
28  セレクタ
【図１】
0003926922.tif 000007
【図２】
0003926922.tif 000008
【図３】
0003926922.tif 000009
【図４】
0003926922.tif 000010
【図５】
0003926922.tif 000011
【図６】
0003926922.tif 000012
【図７】
0003926922.tif 000013
【図８】
0003926922.tif 000014
【図９】
0003926922.tif 000015
【図１０】
0003926922.tif 000016
【図１１】
0003926922.tif 000017
【図１２】
0003926922.tif 000018
【図１３】
0003926922.tif 000019
【図１４】
0003926922.tif 000020
【図１５】
0003926922.tif 000021
【図１６】
0003926922.tif 000022
【図１７】
0003926922.tif 000023
【図１８】
0003926922.tif 000024
【図１９】
0003926922.tif 000025