(57)【特許請求の範囲】
【請求項１】
第１および第２アドレス電極と、第１、第２アドレス電極および撓み可能な構造自体とに印加される電圧に応答して撓み可能な構造とからなるディジタル・マイクロミラー・デバイス素子を動作する方法であって、
リセット期間と鏡落着き期間中に、第１および第２アドレス電極の一方を第１電圧に、第１および第２アドレス電極の他方を第２電圧にバイアスし、
前記リセット期間中に、リセット電圧と第３の電圧の間の範囲の電圧パルスを前記撓み可能な構造に印加し、
前記リセット期間に引き続く前記鏡落着き期間中に前記撓み可能な構造を前記第３電圧にバイアスし、当該第３電圧は前記第１電圧と前記第２電圧との間の電圧であり、および
前記撓み可能な構造を前記第１および第２電圧との間の電圧ではないラッチ電圧でバイアスし、前記第１および第２アドレス電極での電圧間の差の極性に対応する方向へ前記撓み可能な構造を完全に撓ませる、
ことを特徴とするディジタル・マイクロミラー・デバイス素子を動作する方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明はディジタル・マイクロミラー装置（ＤＭＤ）の分野、更に具体的に云えばＤＭＤを制御する方法に関する。
【０００２】
【従来の技術及び課題】
ディジタル・マイクロミラー装置（ＤＭＤ）が出願人に譲渡された発明の名称「空間光変調器及び方法」と云う米国特許第５，０６１，０４９号に記載されている。ＤＭＤは、空隙の上に懸架された非常に小さな撓み可能な（delfectable ）構造、典形的には鏡で構成される。ＤＭＤには、何れも鏡を支持する手段にちなんで名付けられた幾つかの形式があり、この中には片持ちばり（cantilever beam ）、クローバの葉形及び、捩ればり（torsion beam）がある。捩ればり形ＤＭＤの鏡は、鏡の向い合った隅に取付けられた２つの捩れ丁番によって支持されている。鏡と、鏡の下に配置された２つのアドレス電極の間の差電圧により、着地電極によって停止させられるまで、鏡が丁番の軸線の周りに撓み又は回転する。鏡が撓む時、鏡の面に投射された光が撓んだ鏡によって変調される。
【０００３】
鏡の位置を変えたい時、一連のリセット電圧パルスを鏡に印加して、鏡を着地電極から自由にする。鏡は、アドレス電極及び鏡に印加された電圧バイアスに応じて、再び撓む。ＤＭＤの鏡を撓ませ且つリセットさせる為に発生された静電力が、ＤＭＤの丁番及び支持構造に応力を加え、支持構造の崩壊につながったり、丁番の時期尚早の疲労による故障を招くことがある。膠着した鏡を解放することができるが、ＤＭＤの丁番に過大な応力を加えたり、可視的な人為効果を招かない様なリセット方法に対する要望が存在する。
【０００４】
【課題を解決する為の手段及び作用】
ＳＬＭに対する機械的な応力を減らすと共に、従来のバイアス順序（シーケンス）に伴う鏡の位置誤差をも減らすことのできる空間光変調器（ＳＬＭ）バイアス順序を説明する。こゝで説明するこの発明の一実施例は、鏡が設定された後に鏡に加えられるバイアス電圧を下げることにより、ＤＭＤの丁番に対する応力を減らす様な、ＤＭＤ鏡をリセットする方法である。別の実施例は、鏡が所望の位置まで撓ませられた後、鏡をアドレスするのに使われる電圧を減少することにより、鏡の位置の時期尚早の変化を防止する。リセットの際に鏡が中立位置に戻る様に保証する為、この発明の別の実施例では、リセット期間の間、鏡のバイアス電圧を第１の電位から２つのアドレス電圧の間の電圧レベルまで高める。丁番の記憶効果を減らすと共に、鏡が正しい方向へ撓む確率を増加する為、別の実施例では、鏡はアドレス電極に向って倒れる前に、鏡のバイアス電圧を徐々に増加する。
【０００５】
【実施例】
出願人に譲渡された発明の名称「空間光変調器及び方法」と云う米国特許第５，０６１，０４９号に記載されている様に、ディジタル・マイクロミラー装置（ＤＭＤ）は空隙の上に懸架された非常に小さい鏡で構成される。片持ちばり形、クローバの葉形及び捩ればり形を含めて、ＤＭＤは幾つかの形式がある。こゝで説明する方法は、他の形式のＤＭＤにも適用し得るが、以下の説明では、捩ればり形ＤＭＤだけを説明する。簡単にした捩ればり形ＤＭＤ素子２０が図１ａに示されている。各々の捩ればり形ＤＭＤ素子２０は鏡２６を持ち、これが、鏡２６の向い合った隅に取付けられた２つの捩れ丁番２２，２４によって支持されている。ＤＭＤは典形的にはシリコン基板３４の上に作られ、典形的には二酸化シリコンで作られた絶縁層３２が基板の上にある。２つのアドレス電極２８，３０が、丁番軸線の両側に１つずつ、絶縁層３２の上に作られている。典形的には、平面化スペーサ層３６が絶縁層３２の上に回転付着され、丁番金属層３８及び鏡金属層３９がスペーサ３６の上にデポジットされる。鏡金属層３９及び丁番金属層３８を正しい形にエッチングした後、スペーサ３６を鏡２６及び丁番２２，２４の下から取除く。図１ｂは図１ａを線Ｂ−Ｂで切った断面図である。
【０００６】
素子２０は、鏡２６又はアドレス電極２８，３０の何れか又は典形的には鏡及びアドレス電極の両方に電圧を印加することによって作動される。鏡及びアドレス電極が空隙キャパシタの２つの極板を形成し、印加電圧によって２枚の極板に誘起された反対の電荷が、アドレス電極に対して鏡を撓ませる静電力を加える。図１ｃは撓んだ位置にある図１ｂのＤＭＤを示す。鏡を撓ませるのに必要な電圧は、装置の構造とそれを構成するのに使われた材料に関係する。長さ、幅及び厚さの様な丁番の物理的なパラメータ、並びに丁番の材料が、丁番のコンプライアンスを制御し、このコンプライアンスが、鏡を撓ませるのにどれ位の力が必要になるかを決定する。
【０００７】
図２は図１ａのＤＭＤ素子２０の略図である。図３は、図２のアドレス電極３０に電圧φａを印加することによって発生されるトルクの近似である。図３で、τａは、アドレス電極３０と鏡２６の間の静電引力によって発生されるトルクを示し、τｒは捩れ丁番の復元トルクを表わし、αは鏡の先端の正規化された変位を表わす。正規化された変位αは、図２に示した先端の変位Ｚｔを空隙Ｚで除すことによって得られる。復元トルクは、０乃至１のαの値に対し、近似的に直線的であるが、引力は変位の関数として増加することに注意されたい。図３に示す様に、小さなアドレス電圧φａ＝Ｖ１により、中立、即ちα＝０である鏡が点Ｐまで回転する。点Ｐでは、捩れ丁番の復元トルクがアドレス電極の変位トルクと等しく、平衡に達する。鏡をＰ及びＱの間で変位させると、復元トルクが鏡を点Ｐに戻す。鏡がＱを越えて変位すると、引力のトルクが復元トルクより大きく、鏡はα＝１となって、そこで鏡がアドレス電極によって停止させられるまで、鏡が回転する。
【０００８】
φａ＝Ｖ２では、点Ｐ及びＱが、曲線τａ及びτｒが接する１点Ｒに合体する。点Ｒのα＝αｃは準安定平衡状態を表わす。αの振れがαｃより小さい時、正味のトルクがαをαｃに戻すが、αがαｃより大きい振れの場合、正味のトルクは鏡の先端が着地電極にくっつくことになる。この為、Ｖ２が崩壊電圧であり、Ｖｃと記される。Ｖ３の様な、崩壊電圧に等しいか又はそれより大きいアドレス電圧では、正味のトルクがゼロである点はなく、鏡は、それがアドレス電極３０にあたっている時だけ安定である。アドレス電極３０の代わりに、アドレス電圧がアドレス電極２８に印加された場合、鏡は反対向きに回転する。この為、Ｖｃより低いアドレス電圧では、装置はアドレス電圧に関係するアナログの撓みを持つ。Ｖｃより高い電圧では、装置はディジタルであって、どのアドレス電極がアドレス電圧によってバイアスされたかに応じて、何れかの向きに一杯に撓む。これによって２つの安定状態しかないことになるから、装置は双安定と呼ばれる。
【０００９】
鏡がアドレス電極に接触する時、鏡とアドレス電極の間の差電圧により、大きな電流スパイクが生ずる。この電流スパイクは鏡をアドレス電極に溶着させることがあると共に、鏡の丁番を溶融させることがあり、装置を破壊する。電流スパイクを避ける為、図４に示す様な着地電極４６，４８が作られていて、装置の非破壊的な双安定動作ができる様にしている。着地電極４６，４８は鏡５０と同じ電位に保たれる。
【００１０】
図５は、着地電極及び鏡の両方を接地し、各々のアドレス電極に同じ電圧を印加した時素子４０によって発生されるトルクを示す。図５で、アドレス電極４２からのトルクτ＋は、図３の様に、無限大まで増加しない。これは、着地電極４６が鏡５０の回転を停止して、それがアドレス電極４２に接近するのを制限するからである。アドレス電極４４からのトルクτ−は、アドレス電極４２からのトルクに対して対称的である。アドレス電極４２，４４から鏡５０に加わる正味のトルクがτａで示されている。図６乃至９は、アドレス電圧の値を増加した時の鏡５０に対する正味のトルクτａ及び復元トルクτｒを示す。
【００１１】
図１０は、種々のバイアス電圧に対する鏡の正味のポテンシャル・エネルギを示す。ＶＢ＝０では、鏡の位置がどこであっても、復元トルクがアドレス・トルクより大きい。この結果、鏡の撓みゼロの所に１つの安定な鏡位置が生ずる。ＶＢ＝Ｖ２の場合、３つの安定な鏡位置α＝−１，０，＋１がある。バイアス電圧がＶ０に等しいか又はそれより大きい時、装置はα＝±１でだけ安定である。α＝０の時、鏡には撓みの力が加わらないが、鏡が少しでも撓むと、鏡は一杯に撓むことになるので、撓んでいない鏡は安定な点とは見做さない。この為、Ｖ０に等しいか又はそれより大きいバイアス電圧では、アドレス電極に印加される差電圧がなくても、鏡はバイアスが印加された時の変位だけに関係して、一方の着地電極に駆動される。
【００１２】
鏡を撓ませる静電力は鏡とアドレス電極の間の相対的な電位差によって生ずるから、アドレス電極を接地すると共に、鏡をバイアスすることにより、両方のアドレス電極が同じ電位でバイアスされ、鏡を接地した上述の場合と同じ効果がある。更に、電圧の極性ではなく、差電圧が、発生される静電力を決定する。例えば、鏡バイアス電圧を−２０ボルトにし、アドレス電極バイアスを＋６ボルトにすると、鏡バイアスが＋２６ボルトでアドレス電極バイアスが０ボルトである場合と同じ静電力が発生される。以下の説明では、バイアス電圧を増加することは、アドレス電極と鏡の間の電圧の差を増加することを指す。例えば、アドレス電極が＋６．５ボルトの電位を持つ場合、電圧を−１２ボルトから−２０ボルトに変えれば、鏡のバイアスが増加する。
【００１３】
鏡又はアドレス電極の何れかをバイアスすることによって、鏡を撓ませることができることにより、アドレス電極に小さい電圧信号を印加することによって、鏡を少しだけ撓ませ、その後鏡に一層高い電圧を印加することによって、着地電極まで駆動することができる。典形的には、０から＋７ボルトまでの論理レベル信号がアドレス電極に印加され、０から−２５ボルトまでの負の電圧が鏡に印加される。一旦鏡がバイアスされて着地電極まで駆動されると、アドレス用の差電圧を取除くことができ、或いは逆転しても、鏡の位置には影響しない。この現象が鏡の電気機械的な係止作用と呼ばれる。
【００１４】
図１１は、従来、捩ればり形ＤＭＤに印加される典形的な鏡バイアス及びリセット電圧をまとめたものである。図１１で、アドレス電圧６０，６２は、メモリ・セルの差出力であると仮定され、０と＋６ボルトの間で変化する。鏡バイアス電圧６４は０と−２０ボルトの間で変化する。鏡バイアス電圧は−２５ボルトと云うふうに低くなることがあるが、大抵の装置は−５ボルト及び−１２ボルトの間の鏡バイアス電圧で動作する。選ばれる電圧の極性及び大きさを変えてもよい。前に述べた様に、鏡を撓ませるのに必要な電圧の大きさは、ＤＭＤ素子の物理的な性質に関係する。アドレス電圧の極性を反転して、鏡を反対向きに撓ませることができる。鏡バイアス電圧の極性も逆転することができる。鏡バイアス電圧の大きさは、鏡が常に着地電極に駆動されることを保証する様に選ばれる。
【００１５】
図１１の期間６８の間、論理“１”がメモリ・セルに保持されていて、＋６ボルトを一方のアドレス電極に印加する。この＋６ボルトのバイアスにより、鏡が電極に向って僅かだけ回転する。期間７０の初めに、−１２ボルトのバイアス信号が鏡に印加され、鏡を着地電極まで撓ませ、こうして期間６８の撓みの極性を係止（ラッチ）する。鏡がバイアスされた後、新しいデータをメモリ・セルに書込んで、例えば期間７２に示す様に、アドレス信号の極性を変えることができる。ＤＭＤの係止効果により、新しいデータは鏡の双安定位置に影響しない。鏡バイアス電圧を取去ると、鏡はアドレス電極バイアスの現在の極性を表わす様に移動することができる。  鏡の先端が着地電極に膠着し、それ自身ではリセットされない場合がよくある。そう云うことが起こった時、鏡を着地電極から剥がす為にリセット順序が必要である。リセット順序は典形的には一連のリセット・パルスである。図１１の期間７４に５個のリセット・パルスが示されている。リセット・パルスの目的は、ばね作用で鏡を着地電極から引離して、着地電極に膠着した鏡があっても、それを解放する様に、鏡に機械的なエネルギを蓄積することである。リセット・パルスが鏡と両方のアドレス電極の間の静電引力を増加し、典形的には、鏡の極板モード共振周波数、大体５  MHz に等しくなる様に選ばれる。これは、鏡の応答時間よりも早い。丁番の共振周波数はずっと低い周波数であるから、共振によって丁番が損傷を受けることがない。
【００１６】
各々の負の電圧リセット・パルスにより、鏡自体が上に凹に曲がる。各々のパルスがターンオフになると、鏡が下に凹の位置に振動し、先端反作用力を加え、それが先端を着地電極から引離す傾向を持つ。鏡の先端が着地電極から離れる前に、もう１つのリセット・パルスが印加され、鏡は再びアドレス電極に引付けられる。この後の各々のパルスが振動の振幅及び先端反作用力を増加する。２個乃至５個のパルスの後、鏡の振動が最大に達し、それ以上のリセット・パルスを用いるのは有利ではない。パルス列が終わった時、鏡に蓄積された機械的エネルギは、丁番トルクがばね作用で鏡を着地電極から引離すのを助ける。
【００１７】
リセット・パルス列の後、鏡をバイアスせず、それが期間７２の初めにメモリ・セルに書込まれたデータに従って回転することができる様にする。期間７８に示す様に、バイアスを再び印加すると、鏡が着地電極まで駆動され、期間７６からの鏡の撓みの極性が係止（ラッチ）される。
【００１８】
バイアス電圧を連続的に印加することにより、装置の構造に応力が加わり、その結果、丁番の永久的な曲げが生じ、最悪の場合、丁番の破損を起こすことがある。この発明の一実施例は、一旦鏡が着地電極まで駆動されたら、鏡バイアス電圧を減少する。図１０に戻って説明すると、一旦鏡が一杯に撓むと、例えばボルト２という減少したバイアス電圧が鏡を着地電極にあてて保持することが認めらよう。
【００１９】
図１２は、この本発明の一実施例による鏡バイアス及びリセット波形を示す。データが期間８２の間にメモリ・セルに書込まれ、鏡を僅かだけ撓ませる。期間８４の間、崩壊電圧より大きい鏡バイアス信号が印加されて、鏡を着地電極まで駆動する。期間８４の後、鏡は着地電極にあたって落着いており、鏡バイアス電圧を減少することができる。図１２は、鏡保持期間８６の間、鏡バイアス８０が−５ボルトに減少していることを示している。−５ボルトの鏡保持電圧は単に典形的な電圧レベルであって、この他の電圧レベルを用いても同じ効果がある。鏡を着地電極にあてて保持する様な電圧の範囲は、鏡素子の設計によって決められる。一旦鏡が着地電極まで駆動されたら、新しいデータをメモリ・セルに書込んでも、鏡の位置には影響しない。新しいデータを書込んだ後、鏡をリセットし、期間８８，９０，９２及び９４で示す様に、メモリ・セルにある新しいデータによって決定される着地電極まで駆動することができる。
【００２０】
鏡保持期間の間、鏡バイアス電圧を減少することによって、装置に加わる機械的な応力が減少するが、係止された鏡を中立位置に戻すのに必要なエネルギ閾値も下がる。アドレス電圧が、鏡を押さえるのに使われた合計の電圧の差の一層大きな割合になっているから、新しいデータがメモリ・セルに書込まれたことに応答して、保持期間の間、或る鏡が一方の着地電極から他方へと弾ける傾向が悪化する。
【００２１】
この発明の第２の実施例では、鏡が新しい位置へ駆動される期間の間を除いて、アドレス電極に印加される電圧を減少する。アドレス電圧を下げると、合計の電圧の差に対するアドレス電圧の寄与が減少し、従って、鏡保持期間の間、鏡が状態を変える傾向も減少する。図１３に示す波形は、減少したアドレス電圧の一例である。図１３に示す様に、アドレス電圧は、鏡が着地電極まで駆動されている時の高い値、典形的な６乃至７ボルトから、鏡が着地電極にあてて保持されている時の一層低い値、典形的には３乃至４ボルトまで下げられる。アドレス電圧を下げる１つの方法は、データを保持するメモリ・セルのバイアス電圧を変えることである。１９９４年２月８日に付与された、「空間光変調器用のメモリ回路」と云う発明の名称の米国特許第５，２８５，４０７号には、この発明のこう云う実施例を実施することができる様にするメモリ回路が記載されている。米国特許第５，２８５，４０７号では、マルチプレクサが、それを用いてメモリ・セルをバイアスする２つ又は更に多くの電圧の内の１つを選択する。この発明では、メモリ・バイアス・マルチプレクサを使って、鏡を撓ませるのに必要な時だけ、一層高いメモリ・セル・バイアス電圧を選ぶ。メモリ・セル・バイアス電圧は、鏡駆動バイアス信号の印加と同時に、又は更に好ましくはその前に、高くすることができる。図１３は、鏡バイアス信号が低下した後まで、メモリ・セル・バイアス電圧を高く保つことを示しているが、鏡が係止されるや否や、メモリ・セル・バイアス電圧を下げることができる。アドレス電圧を下げたことによる最大の利点を達成する為、メモリ・セル・バイアス電圧は、新しいデータをメモリ・セルに書込む前に下げるべきである。
【００２２】
鏡を準中立から双安定にするのに必要な差電圧の内のかなりの割合がアドレス電圧になる様な形で、コンプライアンスの高い丁番を持つ鏡をバイアスする時、別の誤りが起こる。アドレス電圧は、鏡が撓んで隔たりの距離が小さい時は十分に強くて、バイアスが存在しなくても、リセット順序に対向して鏡を所定位置に保持することがある。そう云うことが起こると、同じ極性を持つ逐次的な撓みの合間の期間の間、鏡は中立に戻らず、撓んだ鏡によって反射される光の量は所期よりも若干大きくなる。この結果、パルス幅変調されたグレースケールに差別的な非直線性が生じる。
【００２３】
この差別的な非直線性の問題を片付ける１つの方法は、リセット及び鏡駆動期間の間、アドレス電圧を下げることである。これによって非直線性の問題は小さくなるが、これによってアドレスの余裕も小さくなり、その結果鏡の位置ぎめが不正確になることがある。これよりよい解決策は、リセット及び鏡落着き期間の間、鏡を２つのアドレス電極電圧の大体中間の所にバイアスすることである。図１４は、リセット期間１０２並びにその後の鏡落着き期間１０４の間、鏡バイアス電圧を大体２ボルトに上昇させたことを示すこの発明の第３の実施例の波形を示す。
【００２４】
図１５は、これまで説明したこの発明の３つの実施例全部を取入れると共に、これから説明する第４の実施例をも取入れた鏡バイアス／リセット電圧１４２及びアドレス電極バイアス電圧１４０の一例を示す。図１５に示す波形の下に図式的に示す２行の図があり、これは波形の各々の期間の間のアドレス電極に対する鏡の位置を示す。期間１５０では、鏡は減少した鏡保持電圧によって着地電極にあてて保持されている。期間１５２では、鏡はリセット中であり、最終的には着地電極から跳上がる。期間１５４の間、鏡が中立に近い状態に落着く。期間１５６の間、アドレス電圧を高くして、鏡をアドレス・データに応じて撓ませる。上側の行の鏡の位置を示す１４４は、アドレス・データが変化しない時の鏡を示す。下側の行１４６では、アドレス・データが変化して、鏡を時計回りに回転させる。
【００２５】
期間１５８の間、鏡バイアスを崩壊電圧を通り越す様に徐々に増加し、鏡を双安定にすると共に、一方の着地電極に対して駆動する。図１５は、期間１５８の間、鏡バイアス電圧が傾斜形になることを示しているが、この傾斜形の代案も存在することを承知されたい。例えば、傾斜形の代わりに、一連の階段形の増加又は指数回数形の波形を用いてもよく、或いは三者の組合せを使ってもよい。
【００２６】
鏡バイアス電圧が十分な時、鏡の位置に関係するが、アドレス電極バイアス電圧とは無関係に、鏡がアドレス電極に崩壊し得ると云うことを図９の説明から思出されたい。鏡バイアスに１個の階段形の変化以外の波形を使うことにより、鏡が崩壊電圧を越え、鏡が強制的に一番近い電極に押付けられる前に、鏡をその後のアドレス電極に向って回転させることができる。理想としては、鏡が期間１５４及び１５６の間に、所望のアドレス電極に向って既に回転し終わっているのがよい。然し、鏡が一方の電極に対しては、他方の電極よりも一層近くなる様に回転していれば、丁番はヒステリシス又は記憶作用を生じているかもしれないし、鏡は何等バイアス信号が存在しなくても、一方の電極に向っての永久的なオフセットを持つ。丁番の記憶作用が起こる時、期間１５４及び１５６の間に発生された小さな静電力では、中立位置を通り越す様に鏡を回転させるのに十分でないことがある。鏡が回転して中立位置を通り越す前に、鏡バイアスが鏡の崩壊電圧を通り越す様に階段状に変化させれば、鏡は間違った電極に向って崩壊し、表示が不正確になる。
【００２７】
鏡バイアスを徐々に増加することは、鏡は、崩壊する前に、正しいアドレス電極に向って回転することを保証する。期間１６０の間、鏡バイアスは、期間１６２の間に減少した鏡保持電圧まで下げられる前に、崩壊電圧より高く保たれる。
【００２８】
図１６は、この発明に従って鏡駆動、保持及びリセット電圧を発生するために考えられる一実施例の鏡バイアス回路を示す。図１６で、鏡バイアス回路は４つの論理レベル入力１７０，１７２，１７４，１７６及び１つの出力１７８を持っている。鏡を中立から着地電極まで駆動する為の、典形的には−８乃至−１２ボルトの鏡駆動電圧１８０、鏡を着地電極にあてて保持する、典形的には−３乃至−４ボルトの鏡保持電圧１８２、典形的には５ボルトのＶｃｃ  １８４、典形的には＋６．５ボルトのメモリ・アドレス電圧１８６及び典形的には−２５ボルトのリセット電圧１８８と云う５つの個別の電圧信号をこの回路に供給することができる。
【００２９】
入力１７０がローである時、トランジスタ１９０が出力１７８を鏡駆動電圧１８０で駆動する。抵抗１９２及びキャパシタ１９４のＲＣ時定数並びに回路内の他の全てのＲＣ時定数は、制御信号１７０，１７２，１７４，１７６の切換え速度、典形的には５  MHz より長くなる様に選ばれる。これは、どのＦＥＴも自発的にターンオン又はターンオフするのを防止する為である。全てのＦＥＴは、入力１７０，１７２，１７４，１７６の対応するロー又はハイのパルスがあった時にだけターンオン及びターンオフされる。入力１７２が高である時、トランジスタ１９６が出力１７８を鏡保持電圧１８２で駆動する。入力１７４がハイである時、トランジスタの対１９８，１９９が出力１７８をメモリ・アドレス電圧の半分に駆動する。２つのトランジスタ１９８，１９９を使って、トランジスタ・スイッチの実効「オン」抵抗値を下げる。メモリ・アドレス電圧が、典形的には同じ抵抗値を持つ抵抗２００，２０２によって分割される。入力１７６が論理ローである時、トランジスタ２０４がターンオンされ、リセット電圧が出力１７８に駆動される。抵抗２０６が、出力電圧が印加されない時、出力１７８の浮動（floating）を防止する。以上、機械的な応力を減少し、鏡のタイミングの精度を高める結果になる様な、ディジタル・マイクロミラー装置をリセットする特定の実施例の方法をこれまで説明したが、この様な特定の場合を説明したのは、特許請求の範囲に定めること以外に、この発明の範囲を制約するものと考えてはならない。更に、この発明は或る特定の実施例について説明したが、当業者には、色々な変更が容易に考えられることを承知すべきであり、この様な全ての変更がこの発明の範囲内に含まれることを承知されたい。
【００３０】
更に以下の項目を開示する。
（１）  ディジタル・マイクロミラー装置の素子の一対のアドレス電極をバイアスする工程を含み、この時第１の電圧を第１のアドレス電極に印加し、第２の電圧を第２のアドレス電極に印加し、撓み可能な構造を第３の電圧でバイアスする工程を含み、該第３の電圧は前記第１の電圧より小さく、前記第２の電圧より大きいディジタル・マイクロミラー装置をリセットする方法。
（２）  請求項１に記載した方法に於て、第３の電圧が大体前記第１の電圧及び第２の電圧の中間である方法。
（３）  請求項１に記載した方法に於て、前記撓み可能な構造のバイアスを前記第３の電圧から第４の電圧に変え、こうして前記撓み可能な構造の撓みを増加する工程を含む方法。
（４）  請求項３記載の方法に於て、前記第４の電圧によって前記撓み可能な構造を着地電極に接するように撓ませる方法。
（５）  請求項４記載の方法に於て、前記撓み可能な構造のバイアスを前記第４の電圧から第５の電圧に下げる工程を含む方法。
（６）  請求項１記載の方法に於て、前記第１の電圧を増加し、こうして前記撓み可能な構造の撓みを増加する方法。
（７）  ディジタル・マイクロミラー装置の素子の一対のアドレス電極をバイアスする工程を含み、この時第１の電圧を第１のアドレス電極に印加し、第２の電圧を第２のアドレス電極に印加し、撓み可能な構造を第３の電圧でバイアスし、前記第１のアドレス電極に印加されるバイアスを前記第１の電圧から第４の電圧に増加して、前記撓み可能な構造の撓みを増加する工程を含むディジタル・マイクロミラー装置を作動する方法。
【００３１】
（８）  請求項７記載の方法に於て、前記第３の電圧が前記第１の電圧より小さく、前記第２の電圧より大きい方法。
（９）  請求項７記載の方法に於て、前記第３の電圧が大体前記第１の電圧及び第２の電圧の中間である方法。
（１０）  請求項７記載の方法に於て、前記撓み可能な構造のバイアスを前記第３の電圧から第５の電圧に変えて、前記撓み可能な構造の撓みを増加する工程を含む方法。
（１１）  請求項１０記載の方法に於て、前記第５の電圧によって前記撓み可能な構造が着地電極に接するように撓ませられる方法。
（１２）  請求項１１記載の方法に於て、前記撓み可能な構造のバイアスを前記第５の電圧から第６の電圧に下げる工程を含む方法。
（１３）  請求項１２記載の方法に於て、前記バイアスが前記第６の電圧に下げられた後に、前記撓み可能な構造が前記着地電極と接触したまゝでいる方法。
【００３２】
（１４）  ディジタル・マイクロミラー装置の素子の一対のアドレス電極をバイアスする工程を含み、この時第１の電圧を第１のアドレス電極に印加し、第２の電圧を第２のアドレス電極に印加し、撓み可能な構造を第３の電圧でバイアスし、該撓み可能な構造に印加されるバイアスを前記第３の電圧から第４の電圧に徐々に変えて、前記撓み可能な構造の撓みを増加する工程を含むディジタル・マイクロミラー装置をリセットする方法。
（１５）  請求項１４記載の方法に於て、前記バイアスを変える工程が、前記撓み可能な構造に印加されるバイアスを前記第３の電圧から前記第４の電圧まで傾斜形に変えることを含む方法。
（１６）  請求項１４記載の方法に於て、前記バイアスを変える工程が、少なくとも２つの離散的な段階に分けて、前記撓み可能な構造に印加されるバイアスを前記第３の電圧から前記第４の電圧に歩進させることを含む方法。
（１７）  撓み可能な構造に第１のバイアス電圧を印加する工程を含み、この時前記第１のバイアス電圧は、撓み可能な構造を限界位置まで撓ませるのに要する最小電圧より大きく、前記撓み可能な構造が前記限界位置まで駆動された後に、前記第１のバイアス電圧を第２のバイアス電圧まで下げる工程を含み、この時前記第２のバイアス電圧の大きさが前記第１のバイアス電圧の大きさより小さいディジタル・マイクロミラー装置をバイアスする方法。
（１８）  請求項１７記載の方法に於て、第１のバイアス電圧及び第２のバイアス電圧が負の電圧である方法。
（１９）  請求項１７記載の方法に於て、前記第１のバイアス電圧及び前記第２のバイアス電圧が正の電圧である方法。
【００３３】
（２０）  機械的な応力を減少し、装置の寿命を一層長くし、自発的なビット・リセットの発生を少なくし、パルス幅変調の精度を高める様にディジタル・マイクロミラー装置４０を制御する方法を説明した。装置の応力を減らす為、鏡５０に印加されるバイアス電圧１４２は、鏡５０が係止（ラッチ）された後下げることができる。時期尚早の鏡の変化を防止する為、鏡が所望の位置に駆動された後、アドレス電極バイアス電圧１４０を下げることができる。リセットの際、鏡５０が中立位置に復帰する様に保証する為、リセット期間１５２の間、鏡バイアス電圧１４２は大地電位から２つのアドレス電圧の大体中間まで高めることができる。丁番の記憶作用を減らすと共に、鏡５０が正しいアドレス電極に向って回転する様に保証する為、鏡バイアス電圧１４２を徐々に増加して、鏡５０が正しいアドレス電極に向って回転する様にさせることができる。
【図面の簡単な説明】
【図１】ａはアドレス電極だけを持つＤＭＤの斜視図。ｂは図１のＢ−Ｂで切った図１のＤＭＤの断面図で、中立位置にある鏡を示す。ｃは図１のＢ−Ｂで切った図１のＤＭＤの断面図で、撓み位置にある鏡を示す。
【図２】図１のＤＭＤの略図。
【図３】図１のＤＭＤに加えられた３種類のアドレス電圧に対する鏡の変位対トルクのグラフ。
【図４】アドレス電極の他に着地電極を持つＤＭＤの略図。
【図５】両方のアドレス電極が同じ様にバイアスされた図４のＤＭＤの鏡の変位対トルクのグラフ。
【図６】両方のアドレス電極が単安定アドレス電圧で同じ様にバイアスされた図４のＤＭＤの鏡の変位対トルクのグラフ。
【図７】両方のアドレス電極が３安定アドレス電圧で同じ様にバイアスされた図４のＤＭＤの鏡の変位対トルクのグラフ。
【図８】両方のアドレス電極が第１の双安定アドレス電圧で同じ様にバイアスされた図４のＤＭＤの鏡の変位対トルクのグラフ。
【図９】両方のアドレス電極が第２の双安定アドレス電圧で同じ様にバイアスされた図４のＤＭＤの鏡の変位対トルクのグラフ。
【図１０】種々のアドレス電圧に対する鏡の正味のポテンシャル・エネルギのグラフ。
【図１１】従来の典形的なＤＭＤ鏡バイアス／リセット波形のグラフ。
【図１２】この発明の第１の実施例による鏡保持電圧を下げた典形的なＤＭＤ鏡バイアス／リセット波形のグラフ。
【図１３】この発明の第２の実施例による、鏡保持及びリセット期間中の下げたメモリ・バイアス電圧を持つ典形的なＤＭＤ鏡バイアス／リセット及びメモリ・バイアス波形のグラフ。
【図１４】この発明の第３の実施例による、鏡リセット期間中にオフセットした鏡バイアス電圧を持つ典形的なＤＭＤ鏡バイアス／リセット及びメモリ・バイアス波形のグラフ。
【図１５】この発明の第４の実施例による典形的なＤＭＤ鏡バイアス／リセット及びメモリ・バイアス波形のグラフで、各々の期間中の鏡の位置を示す。
【図１６】ＤＭＤ鏡バイアス／リセット電圧波形を発生する典形的な回路の回路図。
【符号の説明】
２２，２４  丁番
２６  鏡
２８，３０  アドレス電極
４６，４８  着地電極
【図１】
0003921247.tif 000002
【図２】
0003921247.tif 000003
【図３】
0003921247.tif 000004
【図４】
0003921247.tif 000005
【図５】
0003921247.tif 000006
【図６】
0003921247.tif 000007
【図７】
0003921247.tif 000008
【図８】
0003921247.tif 000009
【図９】
0003921247.tif 000010
【図１０】
0003921247.tif 000011
【図１１】
0003921247.tif 000012
【図１２】
0003921247.tif 000013
【図１３】
0003921247.tif 000014
【図１４】
0003921247.tif 000015
【図１５】
0003921247.tif 000016
【図１６】
0003921247.tif 000017