(57)【特許請求の範囲】
【請求項１】
外部から電源電圧が供給される外部電源端子と、
外部から接地電位が供給される接地端子と、
外部から供給される電源電圧を被保護対象である集積回路に供給する内部電源端子と、
前記外部電源端子と前記接地端子との間に接続され、かつ前記外部電源端子から供給される電圧を分圧する第１の抵抗素子にツェナーダイオードが直列に接続された直列接続体からなる分圧手段と、
前記外部電源端子と前記接地端子との間に接続され、かつ前記分圧手段のツェナーダイオードと前記第１の抵抗素子との接続点の電圧に応じて、前記電源電圧または前記接地電圧のいずれか一方の電圧を出力する、前記接続点と接続されるゲート端子を入力端子とし、かつドレイン端子を出力端子とする第１の高耐圧ＭＯＳトランジスタに、第２の抵抗素子がその一端を当該第１の高耐圧ＭＯＳトランジスタのドレイン端子と接続することによって直列に接続された直列接続体よりなるインバータ回路を備えた信号発生手段と、
ソース端子が前記外部電源端子に接続され、かつドレイン端子が前記内部電源端子に接続され、かつゲート端子が前記信号発生手段の前記第１の高耐圧ＭＯＳトランジスタのドレイン端子と前記第２の抵抗素子の一端との接続点に接続された第２の高耐圧ＭＯＳトランジスタを備え、前記信号発生手段の出力に応じて前記ツェナーダイオードが導通時にオフし、前記ツェナーダイオードが非導通時にオンするスイッチング手段と、を具備し、
前記分圧手段、前記信号発生手段および前記スイッチング手段は被保護対象の前記集積回路と同一半導体基板上に形成されていることを特徴とする過電圧保護回路。
【請求項２】
前記第１、第２の高耐圧ＭＯＳトランジスタがＰ型高耐圧ＭＯＳトランジスタであることを特徴とする請求項１に記載の過電圧保護回路。
【請求項３】
前記ツェナーダイオードのブレークダウン電圧は被保護対象の前記集積回路の最大定格電圧以下であることを特徴とする請求項１または２に記載の過電圧保護回路。
【請求項４】
被保護対象の前記集積回路はＭＯＳトランジスタの集積回路であることを特徴とする請求項１〜３のいずれか一つに記載の過電圧保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動車用、医療用または産業用などの電気機器や電子機器において使用されるＣＭＯＳ集積回路を、電源から印加されるおそれのある過電圧やサージから保護する過電圧保護回路に関し、特に、ＣＭＯＳ集積回路とともに同一半導体基板上に作製可能な過電圧保護回路に関する。
【０００２】
【従来の技術】
従来より、たとえば自動車用として車載される制御システム、およびこの制御システムに内蔵される集積回路等の電気部品や電子部品では、種々の過電圧保護回路が考案されている。これは、自動車用の電気部品や電子部品は、電源電圧が比較的大きく変動し易い環境で使用されるが、その電源電圧の変動に起因する誤動作や破壊を防ぐ必要があるからである。
【０００３】
従来の一般的な過電圧保護回路は、ツェナーダイオードや抵抗等を、被保護対象であるＩＣチップに対して外付けした構成である。しかし、ツェナーダイオードや抵抗等を外付けしたのでは、部品点数や組立工数が多くなり、コストの増大を招く。そのため、近年、ＩＣチップの内部に、バイポーラトランジスタを用いた過電圧保護回路を組み込む提案がなされている（たとえば、特開平６−２４５３６６号公報）。
【０００４】
【発明が解決しようとする課題】
しかしながら、バイポーラトランジスタを用いた上記従来の過電圧保護回路では、その作製にあたってＢｉＣＭＯＳ製造プロセスが必要となるため、製造コストが増大するという問題点がある。また、保護回路を構成する素子数が多く、さらには入力される電源電圧が高電圧化した場合にそなえて素子の高耐圧化を図る箇所が多いため、保護回路の回路面積が増大するという問題点や、製造プロセスが複雑化することによる製造コストの増大という問題点がある。
【０００５】
本発明は、上記問題点に鑑みてなされたものであって、被保護対象である集積回路とともに同一半導体基板上に設けることができる、少ない素子数で構成可能な過電圧保護回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる過電圧保護回路は、外部から電源電圧が供給される外部電源端子と、外部から接地電位が供給される接地端子と、外部から供給される電源電圧を被保護対象である集積回路に供給する内部電源端子と、前記外部電源端子と前記接地端子との間に接続され、かつ前記外部電源端子から供給される電圧を分圧する分圧手段と、前記外部電源端子と前記接地端子との間に接続され、かつ前記分圧手段の分圧点の電圧に応じて、前記電源電圧または前記接地電圧のいずれか一方の電圧を出力する信号発生手段と、前記外部電源端子と前記内部電源端子との間に接続され、かつ前記信号発生手段の出力に応じてオン／オフの切り替え動作をおこなうスイッチング手段と、を具備し、前記分圧手段は、抵抗素子にツェナーダイオードが直列に接続された直列接続体であり、前記分圧手段、前記信号発生手段および前記スイッチング手段は被保護対象の前記集積回路と同一半導体基板上に形成されていることを特徴とする。
【０００７】
この発明によれば、被保護対象である集積回路とともに同一半導体基板上に、外部から供給される電圧を分圧する分圧手段、この分圧手段の分圧点の電圧を入力とする信号発生手段、および過電圧が集積回路に供給されるのを遮断するスイッチング手段が作製される。
【０００８】
この発明において、信号発生手段およびスイッチング手段をＰ型高耐圧ＭＯＳトランジスタを用いて構成してもよい。そうすれば、過電圧保護回路の高耐圧化が容易である。この場合、外部から供給された電源電圧がツェナーダイオードのブレークダウン電圧以上の大きさになると、ツェナーダイオードのブレークダウンが起こり、分圧点の電圧がツェナーダイオードのブレークダウン電圧Ｖｒにクランプされる。それによって、信号発生手段を構成するＰ型高耐圧ＭＯＳトランジスタのスレッショルド電圧をＶｔｈとすると、スイッチング手段を構成するＰ型高耐圧ＭＯＳトランジスタがオン状態からオフ状態へ（または、オフ状態からオン状態へ）遷移するときの電源電圧はＶｔｈ＋Ｖｒとなる。
【０００９】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１は、本発明の実施の形態にかかる過電圧保護回路の構成を示す回路図である。この過電圧保護回路１は、分圧手段２、信号発生手段３およびスイッチング手段４を備えており、被保護対象であるＣＭＯＳ集積回路５と同一半導体基板上に形成されている。
【００１０】
図１において、符号１１は、外部から電源電圧が供給される外部電源端子である。符号１２は、外部から接地電位が供給される接地端子である。符号１３は、外部電源端子１１に印加された電源電圧をＣＭＯＳ集積回路５に供給する内部電源端子である。符号１４は、ＣＭＯＳ集積回路５に接地電位を供給する接地端子である。
【００１１】
分圧手段２は、たとえば第１の抵抗素子２１とツェナーダイオード２３を備えている。第１の抵抗素子２１の一端は外部電源端子１１に接続され、他端はツェナーダイオード２３のカソード端子に接続されている。ツェナーダイオード２３のアノード端子は接地端子１２，１４に接続されている。
【００１２】
信号発生手段３は、たとえば第１のＰ型高耐圧ＭＯＳトランジスタ（以下、第１のＰＤＭＯＳと称する）３１と第２の抵抗素子３２を備えている。第１のＰＤＭＯＳ３１において、そのソース端子は外部電源端子１１に接続されており、そのゲート端子はツェナーダイオード２３のカソード端子、すなわち分圧手段２の分圧点に接続されている。第１のＰＤＭＯＳ３１のドレイン端子は第２の抵抗素子３２の一端に接続されている。第２の抵抗素子３２の他端は接地端子１２，１４に接続されている。
【００１３】
スイッチング手段４は、たとえば第２のＰ型高耐圧ＭＯＳトランジスタ（以下、第２のＰＤＭＯＳと称する）４１を備えている。第２のＰＤＭＯＳ４１において、そのソース端子は外部電源端子１１に接続されており、そのゲート端子は第１のＰＤＭＯＳ３１のドレイン端子に接続されている。第２のＰＤＭＯＳ４１のドレイン端子は内部電源端子１３に接続されている。
【００１４】
つぎに、第１のＰＤＭＯＳ３１および第２のＰＤＭＯＳ４１の構造等について説明する。図２は、本発明の実施の形態にかかる過電圧保護回路を構成するＰ型の高耐圧ＭＯＳトランジスタの一例を示す断面図である。図２の左側部分に、これらＰＤＭＯＳ３１，４１の構造の一例を示す縦断面図を示す。また、図２の右側部分に、ＰＤＭＯＳ３１，４１と同一半導体基板に集積されたＣＭＯＳ集積回路５のｎチャネルＭＯＳＦＥＴ７６およびｐチャネルＭＯＳＦＥＴ７５の断面図を示す。
【００１５】
ｐ型基板６１の主面側にはｎウェル領域６２が形成されている。このｎウェル領域６２の表面層に、少し離れてｐオフセット領域６７とｐソース領域６５が形成されている。ｐオフセット領域６７の表面の一部には厚い酸化膜（ＬＯＣＯＳ）６６が選択的に形成されている。ｐオフセット領域６７の表面層において、この酸化膜６６を挟んでｐソース領域６５の反対側にｐドレイン領域６８が形成されている。
【００１６】
また、ｎウェル領域６２において、ｐソース領域６５の外側には、ｎウェル領域６２より不純物濃度が高いｎベース領域６３が形成されている。図２において、符号６９はゲート絶縁膜であり、符号７０はゲート電極であり、符号７１はソース電極であり、符号７２はドレイン電極である。
【００１７】
ここで、ＰＤＭＯＳ３１，４１のｎウェル領域６２はｐチャネルＭＯＳＦＥＴ７５のｎウェル領域７３と同時に形成される。また、ＰＤＭＯＳ３１，４１のｐオフセット領域６７およびｎベース領域６３は、第１および第２の各抵抗素子２１，３２やＣＭＯＳ集積回路５内の抵抗素子と同時に形成可能である。
【００１８】
そのため、ＰＤＭＯＳ３１，４１のｎウェル領域６２、ｐオフセット領域６７およびｎベース領域６３をそれぞれ形成するための専用マスクおよびイオン注入等の工程は不要である。したがって、実質的には専用マスクや工程を追加せずにＰＤＭＯＳ３１，４１が作製可能であるため、ＣＭＯＳ集積回路５の作製と同時に過電圧保護回路１が作製される。
【００１９】
ここで、実施の形態にかかる過電圧保護回路１の特徴をより明確とするため、本出願人が先に出願した過電圧保護回路（特願２００１−１１６０６４）について説明する。図４は、▲１▼において提案した過電圧保護回路の構成を示す回路図である。図４に示すように、先願にかかる過電圧保護回路１０１が図１に示す実施の形態と異なるのは、分圧手段１０２において、ツェナーダイオード２３の代わりに、抵抗素子２２が接続されていることである。その他の構成は図１の構成と同じであるので、図１と同じ構成については同一の符号を付して説明を省略する。
【００２０】
先願にかかる過電圧保護回路１０１の動作について説明する。外部電源端子１１に印加された電源電圧（以下、Ｖｃｃ電圧とする）は、分圧手段１０２により分圧される。この分圧された電圧（以下、Ｖｄｉｖ電圧とする）は第１のＰＤＭＯＳ３１のゲート端子に印加される。
【００２１】
Ｖｃｃ電圧とＶｄｉｖ電圧の差の絶対値が小さい場合、すなわちＶｃｃ電圧が小さい場合には、第１のＰＤＭＯＳ３１のドレイン出力電圧は、おおよそ接地端子１２より供給される接地電圧（以下、ＧＮＤ電圧とする）となる。したがって、第２のＰＤＭＯＳ４１はオン状態となり、内部電源端子１３にＶｃｃ電圧が供給される。
【００２２】
一方、Ｖｃｃ電圧とＶｄｉｖ電圧の差の絶対値が大きい場合、すなわちＶｃｃ電圧が大きい場合には、第１のＰＤＭＯＳ３１のドレイン出力電圧はおおよそＶｃｃ電圧となる。したがって、第２のＰＤＭＯＳ４１はオフ状態となり、内部電源端子１３が外部電源端子１１から切り離されるので、内部電源端子１３にＶｃｃ電圧が供給されない。つまり、Ｖｃｃ電圧が遮断される。このような動作により、ＣＭＯＳ集積回路５へのＶｃｃ電圧の供給および遮断が制御される。
【００２３】
図４に示す構成の過電圧保護回路１０１において、外部電源端子１１より入力される過電圧からＣＭＯＳ集積回路５を保護するためには、電源電圧の供給状態から遮断状態へ（または、遮断状態から供給状態へ）切り替わるための動作点（Ｖｃｃ電圧）を、ＣＭＯＳ集積回路５の最大定格電圧以下に設定しておけばよい。そうすれば、ＣＭＯＳ集積回路５に最大定格電圧を超える電圧が印加されるのを防ぐことができる。
【００２４】
第２のＰＤＭＯＳ４１をオン状態からオフ状態へ（または、オフ状態からオン状態へ）遷移させるためのＶｃｃ電圧（以下、過電圧スレッショルド電圧Ｖｏｖｐとする）は、第１のＰＤＭＯＳ３１のスレッショルド電圧をＶｔｈ、分圧手段１０２の抵抗素子２１および抵抗素子２２の抵抗値をそれぞれＲ１およびＲ２とすると、つぎの（１）式であらわされる。
【００２５】
Ｖｏｖｐ＝Ｖｔｈ×（Ｒ１＋Ｒ２）／Ｒ１  ・・・（１）
【００２６】
なお、上記（１）式は、第１のＰＤＭＯＳ３１のドレイン出力電圧をＧＮＤ電圧からＶｃｃ電圧へ（または、Ｖｃｃ電圧からＧＮＤ電圧へ）遷移させるための、Ｖｃｃ電圧とＶｄｉｖ電圧との差の絶対値がおおよそ第１のＰＤＭＯＳ３１のスレッショルド電圧となることから得られる近似式である。
【００２７】
前記（１）式から明らかなように、先願にかかる過電圧保護回路１０１では、過電圧スレッショルド電圧Ｖｏｖｐは、第１のＰＤＭＯＳ３１のスレッショルド電圧Ｖｔｈを（Ｒ１＋Ｒ２）／Ｒ１倍に増幅した値となる。つまり、第１のＰＤＭＯＳ３１のスレッショルド電圧Ｖｔｈの、製造条件等によるばらつきや温度特性は、（Ｒ１＋Ｒ２）／Ｒ１倍に増幅されて過電圧スレッショルド電圧Ｖｏｖｐに影響を及ぼすことになる。
【００２８】
したがって、先願にかかる過電圧保護回路１０１では、過電圧スレッショルド電圧Ｖｏｖｐの初期的なばらつきおよび温度特性が大きくなってしまう可能性がある。この対策として、スレッショルド電圧の初期的なばらつきおよび温度特性の小さいＰＤＭＯＳ、すなわち高精度のＰＤＭＯＳを使用する必要がある。しかし、高精度のＰＤＭＯＳを製造すると、製造コストが増大するという不都合がある。
【００２９】
つぎに、実施の形態にかかる過電圧保護回路１（図１参照）の動作について説明する。図１に示す構成の過電圧保護回路１では、外部電源端子１１に印加されたＶｃｃ電圧がツェナーダイオード２３のブレークダウン電圧Ｖｒよりも低い場合には、分圧手段２から出力されるＶｃｃ電圧を分圧したＶｄｉｖ電圧はおおよそＶｃｃ電圧となる。したがって、Ｖｃｃ電圧とＶｄｉｖ電圧の差の絶対値が小さいので、第１のＰＤＭＯＳ３１のドレイン出力電圧はおおよそＧＮＤ電圧となり、第２のＰＤＭＯＳ４１がオン状態となって内部電源端子１３にＶｃｃ電圧が供給される。
【００３０】
一方、Ｖｃｃ電圧がブレークダウン電圧Ｖｒ以上になると、ツェナーダイオード２３のブレークダウンが起こり、Ｖｄｉｖ電圧はブレークダウン電圧Ｖｒにクランプされる。それによって、Ｖｃｃ電圧とＶｄｉｖ電圧（＝Ｖｒ）の差の絶対値が大きくなり、第１のＰＤＭＯＳ３１のドレイン出力電圧はおおよそＶｃｃ電圧となる。したがって、第２のＰＤＭＯＳ３１がオフ状態となり、内部電源端子１３へのＶｃｃ電圧の供給が遮断される。
【００３１】
本実施の形態にかかる過電圧保護回路１（図１参照）では、過電圧スレッショルド電圧Ｖｏｖｐは、第１のＰＤＭＯＳ３１のスレッショルド電圧Ｖｔｈと、ツェナーダイオード２３のブレークダウン電圧Ｖｒとを足し合わせた値となる。すなわち、過電圧スレッショルド電圧Ｖｏｖｐはつぎの（２）式で表される。
【００３２】
Ｖｏｖｐ＝Ｖｔｈ＋Ｖｒ  ・・・（２）
【００３３】
したがって、本実施の形態では、第１のＰＤＭＯＳ３１のスレッショルド電圧Ｖｔｈの、製造条件等によるばらつきや温度特性の影響は、増幅されずに過電圧スレッショルド電圧Ｖｏｖｐに及ぶので、過電圧スレッショルド電圧Ｖｏｖｐの初期的なばらつきおよび温度特性は、図４に示す先願にかかる過電圧保護回路１０１よりも小さくなる。
【００３４】
本実施の形態の有効性を検証するため、本発明者らは、図１に示す過電圧保護回路１と、図４に示す過電圧保護回路１０１について、各温度における過電圧スレッショルド電圧Ｖｏｖｐの値を計算により求めた。また、試作をおこない、各温度における過電圧スレッショルド電圧Ｖｏｖｐの値を実測した。図３に、本実施の形態にかかる過電圧保護回路１の計算結果および実測結果を示す。また、図５に、先願にかかる過電圧保護回路１０１の計算結果および実測結果を示す。
【００３５】
図３の計算結果と図５の計算結果とを比較すると、各温度において、本実施の形態にかかる過電圧保護回路１の過電圧スレッショルド電圧Ｖｏｖｐの初期ばらつきは、先願にかかる過電圧保護回路１０１の過電圧スレッショルド電圧Ｖｏｖｐの初期ばらつきの半分以下であることがわかる。つまり、本実施の形態によれば、過電圧スレッショルド電圧Ｖｏｖｐの初期ばらつきを、先願にかかる過電圧保護回路１０１の過電圧スレッショルド電圧Ｖｏｖｐの初期ばらつきの半分以下に制御することができる。
【００３６】
また、本実施の形態によれば、図３の計算結果と図５の計算結果との比較より、過電圧スレッショルド電圧Ｖｏｖｐの温度特性が、先願にかかる過電圧保護回路１０１よりも改善されることがわかる。これは、温度変化に対して、図３の実測結果では過電圧スレッショルド電圧Ｖｏｖｐの値が８〜８．３Ｖとほぼ一定であるのに対して、図５の実測結果では８〜６．３Ｖに変化していることからも証明された。
【００３７】
なお、試作にあたっては、本実施の形態にかかる過電圧保護回路１（図１参照）と先願にかかる過電圧保護回路１０１（図４参照）を、同一のウェハ上に、同一の製造プロセスでもって同時に作製した。したがって、図３および図５の実測結果には、製造プロセス、製造ロットおよびウェハに関わる素子条件等の違いはないと見なすことができる。また、図３および図５の計算結果については、計算時に素子特性の定数として同一の値を用いた。ただし、計算結果については、ロットやウェハが異なることによる素子ばらつきを考慮して計算をおこない、計算値の最小値および最大値を求めた。
【００３８】
上述した実施の形態によれば、被保護対象であるＣＭＯＳ集積回路５とともに同一半導体基板上に、少ない素子数で構成可能な安価な過電圧保護回路１を設けることができる。また、実施の形態によれば、第２のＰＤＭＯＳ４１がオン状態からオフ状態（または、オフ状態からオン状態）へ遷移するときの電圧に及ぼす、第１のＰＤＭＯＳ３１のスレッショルド電圧Ｖｔｈのばらつきの影響が大きくなるのを回避することができる。したがって、スレッショルド電圧の初期ばらつきおよび温度特性がともに小さい高精度のＰＤＭＯＳを用いずに済むので、コストの低減を図ることができる。
【００３９】
なお、図３および図４、並びにそれらに関連した説明において示した数値は一例であり、本発明はこれらの数値に限定されるものではない。
【００４０】
【発明の効果】
本発明によれば、被保護対象である集積回路とともに同一半導体基板上に、外部から供給される電圧を分圧する分圧手段、この分圧手段の分圧点の電圧を入力とする信号発生手段、および過電圧が集積回路に供給されるのを遮断するスイッチング手段が作製される。したがって、被保護対象である集積回路とともに同一半導体基板上に、少ない素子数で構成可能な安価な過電圧保護回路を設けることができるという効果が得られる。
【００４１】
また、本発明によれば、過電圧保護回路の高耐圧化が容易であるという効果が得られる。また、本発明によれば、信号発生手段を構成するＰＤＭＯＳのスレッショルド電圧をＶｔｈとすると、スイッチング手段を構成するＰＤＭＯＳがオン状態からオフ状態（または、オフ状態からオン状態）へ遷移するときの電源電圧はＶｔｈ＋Ｖｒとなるので、この遷移するときの電圧に及ぼす、信号発生手段を構成するＰＤＭＯＳのスレッショルド電圧Ｖｔｈのばらつきの影響が大きくなるのを回避することができる。したがって、スレッショルド電圧の初期ばらつきおよび温度特性がともに小さい高精度のＰＤＭＯＳを用いずに済み、コストを低減することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる過電圧保護回路の構成を示す回路図である。
【図２】本発明の実施の形態にかかる過電圧保護回路を構成するＰ型の高耐圧ＭＯＳトランジスタの一例を示す断面図である。
【図３】本発明の実施の形態にかかる過電圧保護回路の過電圧スレッショルド電圧値の計算結果および実測結果を示す特性図である。
【図４】本出願人の先願にかかる過電圧保護回路の構成を示す回路図である。
【図５】本出願人の先願にかかる過電圧保護回路の過電圧スレッショルド電圧値の計算結果および実測結果を示す特性図である。
【符号の説明】
１  過電圧保護回路
２  分圧手段
３  信号発生手段
４  スイッチング手段
５  ＣＭＯＳ集積回路
１１  外部電源端子
１２，１４  接地端子
１３  内部電源端子
２１  第１の抵抗素子
２３  ツェナーダイオード
３１  第１のＰＤＭＯＳ
３２  第２の抵抗素子
４１  第２のＰＤＭＯＳ
【図１】
0003899984.tif 000002
【図２】
0003899984.tif 000003
【図３】
0003899984.tif 000004
【図４】
0003899984.tif 000005
【図５】
0003899984.tif 000006