(57)【特許請求の範囲】
【請求項１】
第１方向に配列されており画像信号が供給される複数の信号線と、前記第１方向に交わる第２方向に配列されており走査信号が順次供給される複数の走査線と、マトリクス状に設けられており前記複数の信号線及び前記複数の走査線から夫々供給される前記画像信号及び前記走査信号により夫々駆動される複数の画素部とを備えた液晶パネルを、画素マトリクスの上下の全域を画像表示領域にする表示モードと画素マトリクスの上下の一定幅領域を非画像表示領域にする表示モードとに切り換えて駆動する液晶パネルの駆動装置であって、
前記複数の走査線に対して垂直走査を行うシフトレジスタと、
前記画素マトリクスの上下の一定幅領域を非画像表示領域にする表示モードを示すモード切り換え信号に応じて、前記シフトレジスタにスタートパルスを出力すると共に、前記シフトレジスタから出力されたエンドパルスに基づいて前記一定幅領域を非画像表示領域にするための信号を出力するモード切換回路と、
前記一定幅領域に対応する複数の前記走査線の夫々に接続された複数の論理和回路と、
を備え、
前記複数の論理和回路は夫々、前記モード切換回路から出力された前記一定幅領域を非画像表示領域にするための信号と前記シフトレジスタの出力との論理和を前記一定幅領域に対応する複数の前記走査線に供給し、
前記複数の論理和回路に接続された前記複数の走査線に対応する前記複数の画素に所定レベルの画像信号が一斉に供給されることを特徴とする液晶パネルの駆動装置。
【請求項２】
請求項１に記載の液晶パネルの駆動装置を備えたことを特徴とする液晶装置。
【請求項３】
請求項２に記載の液晶装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタ駆動、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）駆動等によるマトリクス駆動方式の液晶パネルの駆動装置、並びにこれを用いた液晶装置及び電子機器の技術分野に関し、特に、画像信号の種類に応じて相異なるアスペクト比（横対縦の比）の画像を表示可能とするように液晶パネルを駆動する駆動装置、並びにこれを用いた液晶装置及び電子機器の技術分野に関する。
【０００２】
【従来の技術】
近年のテレビ放送のワイド画面化やコンピューター等の表示仕様との共用等の市場の要求により、液晶装置も異なる複数の表示仕様に対応していかなければならない。しかしながら、従来のドットマトリクス型液晶装置では、アスペクト比の異なる複数の表示仕様に対応する際に発生する映像が表示されない非画像表示領域の処理が課題であった。例えば、近年のハイビジョン規格、ＮＴＳＣ（Ｎａｔｉｏｎａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍ  Ｃｏｍｍｉｔｔｅｅ）ワイド画面規格等に基づくアスペクト比１６：９の画面を持つドットマトリクス型液晶装置において内包する形で従来のＮＴＳＣ規格、ＰＡＬ（Ｐｈａｓｅ  Ａｌｔｅｒｎａｔｉｏｎ  Ｌｉｎｅ）規格等に基づくアスペクト比４：３の表示を行おうとした場合、画像表示領域の左右には非画像表示領域が発生する。この非画像表示領域には通常黒表示がなされるが、通常のシフトレジスタの駆動で黒表示を行っていては各水平帰線区間の時間内で当該非画像表示領域における画素電極全ての水平走査を行い表示することはできない。従って、ラインメモリ等の外部記憶装置により水平走査周波数の調整をするか、非画像表示領域のみシフトレジスタを画像表示領域よりも１．５から２倍と高い周波数で駆動するといった手法が用いられていた。
【０００３】
逆に、例えば従来のＮＴＳＣ規格等に基づくアスペクト比４：３の画面を持つドットマトリクス型液晶装置において内包する形で、ハイビジョン規格等に基づくアスペクト比１６：９の表示を行おうとした場合、画像表示領域の上下には非画像表示領域が発生する。この非画像表示領域には、やはり通常黒表示がなされるが、この場合にも、外部記憶装置により垂直走査周波数の調整をするか、非画像表示領域のみシフトレジスタを画像表示領域よりも高い周波数で駆動するといった手法が用いられていた。
【０００４】
また、特開平９−１５４０８６号公報には、左右の非画像表示領域に副映像信号処理部からの信号が同時に表示されるように水平走査を制御する装置を備えた表示装置が開示されている。この技術によれば、左右の非画像表示領域において同時に走査を行うことにより、この領域を走査するための時間が半分で済むとされている。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述したようにシフトレジスタを画像表示領域よりも高い周波数で駆動する方式を用いて非画像表示領域の黒表示を行った場合、シフトレジスタに高い特性が必要となり、また、当該非画像表示領域において画素の選択時間が短くなるために十分なコントラスト比が得られない等の問題点がある。更に、駆動周波数が高くなることで、消費電力が増加するという問題もある。他方、前述したラインメモリ等の外部記憶装置による方式では、コストの増加を招くばかりでなく、周辺回路の設計や動作制御がより複雑なものになるという問題がある。
【０００６】
更に前述した特開平９−１５４０８６号公報に開示された技術によれば、左右の非画像表示領域において同時に走査を行うために、副映像信号処理部、映像信号切換装置等の複雑な回路をドライバ回路に組み込まねばならず装置構成及び制御の複雑化を招いてしまう。更に、左右の非画像表示領域に黒表示するためには、左右を別々に走査する場合と比較して尚、約二分の一の走査時間が必要とされてしまう。
【０００７】
そこで本発明は、比較的簡易な構成を用いて非画像表示領域に適宜黒表示でき、各種のアスペクト比の画像を表示可能な液晶パネルの駆動装置、並びに該駆動装置を備えた液晶装置及び電子機器を提供することを技術的課題とする。
【０００８】
【課題を解決するための手段】
本発明の液晶パネルの駆動装置は上述の技術的課題を解決するために、第１方向に配列されており画像信号が供給される複数の信号線と、前記第１方向に交わる第２方向に配列されており走査信号が順次供給される複数の走査線と、マトリクス状に設けられており前記複数の信号線及び前記複数の走査線から夫々供給される前記画像信号及び前記走査信号により夫々駆動される複数の画素部とを備えた液晶パネルを、画素マトリクスの上下の全域を画像表示領域にする表示モードと画素マトリクスの上下の一定幅領域を非画像表示領域にする表示モードとに切り換えて駆動する液晶パネルの駆動装置であって、前記複数の走査線に対して垂直走査を行うシフトレジスタと、前記画素マトリクスの上下の一定幅領域を非画像表示領域にする表示モードを示すモード切り換え信号に応じて、前記シフトレジスタにスタートパルスを出力すると共に、前記シフトレジスタから出力されたエンドパルスに基づいて前記一定幅領域を非画像表示領域にするための信号を出力するモード切換回路と、前記一定幅領域に対応する複数の前記走査線の夫々に接続された複数の論理和回路と、を備え、前記複数の論理和回路は夫々、前記モード切換回路から出力された前記一定幅領域を非画像表示領域にするための信号と前記シフトレジスタの出力との論理和を前記一定幅領域に対応する複数の前記走査線に供給し、前記複数の論理和回路に接続された前記複数の走査線に対応する前記複数の画素に所定レベルの画像信号が一斉に供給されることを特徴とする。
【００２２】
本発明の液晶装置は、上述の液晶パネルの駆動装置を備えることを特徴とする。
【００２３】
本発明の液晶装置によれば、以上説明した本発明の液晶装置の駆動装置を備えているので、比較的簡易な構成を用いて非画像表示領域に適宜黒表示しながら、各種のアスペクト比の画像を表示できる。
【００２４】
本発明の電子機器は、上述の液晶装置を備えたことを特徴とする。
【００２５】
本発明の電子機器によれば、本発明の液晶装置を備えているので、比較的簡易な構成を用いて画面上に各種のアスペクト比の画像を表示可能な、液晶プロジェクタ、パーソナルコンピュータ、ペ一ジャ等の様々な電子機器を実現可能となる。
【００３２】
【発明の実施の形態】
以下、本発明を実施するための最良の形態について実施例毎に順に図面に基づいて説明する。
【００３３】
（第１実施例）
先ず第１実施例について図１及び図２を参照して説明する。図１は、第１実施例にかかる液晶装置の回路ブロック図であり、図２は、図１のＡ部分の拡大図である。
【００３４】
図１において、液晶装置は、Ｘシフトレジスタ（Ｘドライバ回路）１ａと、Yシフトレジスタ（Yドライバ回路）２と、画素マトリクス３とを備えて構成されている。更に、液晶装置は、サンプリング回路１４を備えており、Ｘシフトレジスタ１ａ、サンプリング回路１４及び後述の各種配線（９、１６、１７、２２等）から画像信号供給装置１０１が構成されている。
【００３５】
Ｘシフトレジスタ１ａは、図２に示すように、水平走査を行うために、一連のフリップフロップ１０がＸ方向に直列に配列されて構成されている。より具体的には、Ｘシフトレジスタ１ａは、水平走査スタート信号ＤＸ１が配線１６を介して供給されると、図で左端のフリップフロップ１０が、Ｘ側の基準クロック信号であるクロック信号ＣＬＸ（及び、その反転クロック信号ＣＬＸ’）に基づく転送信号の生成を開始し、この初段から転送信号が出力されると共に、次段のフリップフロツプ１０に転送信号が転送きれることにより次段のフリップフロップ１０がクロック信号ＣＬＸに基づいて転送信号を生成する。そして、このような動作が繰り返されることにより、転送信号がＸシフトレジスタ１ａの各段から順次出力されると共に次段へ転送されるように構成されている。
【００３６】
図１において、Yシフトレジスタ２は、垂直走査を行うために、一連のフリップフロップがY方向に直列に配列されて構成されている。より具体的には、Yシフトレジスタ２は、垂直走査スタート信号ＤＹが供給されると、上端のフリップフロップが、Y例の基準クロック信号であるクロック信号ＣＬＹ（及び、その反転クロック信号ＣＬＹ’）に基づく転送信号の生成を開始し、この初段から転送信号が対応する走査線３２に出力されると共に、次段のフリップフロップに転送信号が転送されることにより次段のフリップフロップがクロック信号ＣＬＹに基づいて転送信号を生成する。そして、このような動作が繰り返されることにより、転送信号がYシフトレジスタ２の各段から走査信号として走査線３２に順次出力されると共に次段へ転送されるように構成されている。
【００３７】
サンプリング回路１４は、ＴＦＴ１４ａを各信号線３１毎に備える。入力画像信号線９は、各ＴＦＴ１４ａのソース電極に接続されている。Ｘシフトレジスタ１ａの各段から順次出力される転送信号がサンプリング回路駆動信号として供給されるサンプリング回路駆動信号線２２は、各ＴＦＴ１４ａのゲート電極に接続されている。そして、サンプリング回路１４は、入力画像信号線９を介して画像信号が入力されると、これをサンプリングし、Ｘシフトレジスタ１ａからサンプリング回路駆動信号線２２を介してサンプリング回路駆動信号が入力されると、サンプリングされた画像信号を、信号線３１毎に順次印加する。
【００３８】
以上の説明では、説明を分かり易くするために、Ｘシフトレジスタ１ａとサンプリング回路１４とは、線順次で（即ち、信号線３１一本ずつ）画像信号を供給する場合について説明したが、例えば、複数の入力画像信号線９を介して、多相展開された画像信号を信号線３１に供給するように構成してもよい。即ち、隣接する複数の信号線３１に接続される複数のＴＦＴ１４ａを同時に選択し、複数の信号線３１からなるグループ毎に順次転送していく方式を採用してもよい。この同時選択する信号線３１の数（即ち、相展開数）としては、例えば、３、６、９、１２、…本などの３の倍数であれば、カラー画像表示の際の３色毎の走査には比較的相性がよいが、それ以外の本数でもよい。一般には、サンプリング回路１４を構成するＴＦＴ１４ａの書き込み特性が良ければ、比較的小さい相展開数（例えば、５相以下）とされ、画像信号の周波数が高ければ、比較的大きな相展開数（例えば、７相以上）とされる。この際、少なくとも画像信号の相展開数だけ、入力画像信号線９が必要なことは言うまでもない。
【００３９】
また、画像信号を多相展開して、複数の入力画像信号線９を設ける構成とした場合、Ｘシフトレジスタ１ａの各段から出力される転送信号をサンプリングに用いずに、複数段おきの転送信号をサンプリングに用いることが出来る（後述の図１９参照）。この場合、サンプリング回路１４のＴＦＴ１４ａは複数個が同時に導通状態とされる。
【００４０】
図において、画素マトリクス３は、アスペクト比１６：９を有し（即ち、ＮＴＳＣワイド規格に基づいており）、画素マトリクス３を構成する各画素には薄膜トランジスタ（ＴＦＴ）、二端子型非線形素子（例えば、ＭＩＭ素子等）などのスイッチング素子と、これに接続された画素電極と、画素電極に印加された電荷を保持する保持容量とが配置される。そして、一方で、入力画険信号線９を介して供給される画像信号が、Ｘシフトレジスタ１ａにより駆動されるサンプリング回路１４を介して、各信号線３１から各画素に供給される。他方で、Yシフトレジスタ２から発せられた走査信号が、各走査線３２から各画素に供給される。本実施例では、各画素のスイッチング素子がＴＦＴから構成されているものとして以下説明を続ける。この場合、一方で、Ｘシフトレジスタ１ａにより信号線３１に順次画像信号が供給され、他方で、Yシフトレジスタ２により走査線３２に順次走査信号が供給され、走査信号がゲートに供給されたＴＦＴが導通状態とされて、信号線３１に供給されている画像信号を画素電極及び保持容量に印加する。但し、各画素のスイッチング素子を、例えばＭＩＭ素子から構成する場合には、対向基板側に配線されて対向電極として機能する信号線３１及び走査線３２の一方と、ＭＩＭアレイ基板側に配線された信号線３１及び走査線３２の他方にＭＩＭ素子を介して接続された画素電極とにより、画像信号と走査信号との電位差に基づく電圧が液晶に印加される。
【００４１】
ここで通常、１６：９のアスペクト比の画像表示を行う際には、Ｘシフトレジスタ１ａを左端から右端へ順次に走査することによりサンプリング回路１４の各ＴＦＴ１４ａを順次開閉し、導通したＴＦＴ１４ａを介して画像信号が画像入力信号線９から各信号線３１に供給され、各信号線３１に接続されるスイッチング素子（ＴＦＴ）を介して対応する画素電極に画像信号を書込む。Ｘシフトレジスタ１ａでのシフト走査（水平走査）が右端へ達したところで１行の表示が終了し、水平帰線区間内でＸシフトレジスタ１ａはリセットされ、シフトレジスタ２でのシフト走査（垂直走査）が次段に送られ、Ｘシフトレジスタ１ａにより再び左端より水平走査を開始する。これを表示行数分すなわち、垂直走査回路であるYシフトレジスタ２の段数分繰り返すことによりアスペクト比１６：９の画像表示領域４に１フレームの表示が行われる。
【００４２】
ところが、アスペクト比４：３の表示を従来の手法で行おうとすればＮＴＳＣにおいてはXシフトレジスタ１ａの約８分の６（＝（４／３）／（１６／９））にあたる画像表示領域５を５３μｓｅｃで走査するのに対し、Ｘシフトレジスタ１ａの約８分の２にあたる非画像表示領域６を約１０分の２の時間である水平帰線区間の１１μｓｅｃ内に走査しきらなければならない（図１参照）。したがって、非画像表示領域６の走査周波数は画像表示領域５よりも高い周波数とならざるをえない。
【００４３】
この問題を解決すべく本実施例では特に、Ｘシフトレジスタ１ａ内のフリップフロップ１０間に、図２に示すように、論理和回路１１を挿入することにより、シフトレジスタ１ａの末端（左端のフリップフロップ１０）以外の部分より走査を開始できるように構成されている。より具体的には、一方で、配線１６を介して水平走査スタート信号ＤＸ１がＸシフトレジスタ１ａに入力された場合には、左端のフリップフロップ１０による転送信号の生成が開始され、論理和回路１１は、その左側にあるフリップフロップ１０から転送される転送信号をその右側にあるフリップフロップ１０にそのまま転送する。従って、転送動作が論理和回路１１により妨げられることはない。他方で、配線１７を介して水平走査スタート信号ＤＸ２がＸシフトレジスタ１ａに入力された場合には、論理和回路１１を介して水平走査スタート信号ＤＸ２を受ける論理回路１１の右側にあるフリップフロップ１０から転送信号の生成が開始される。この場合には、論理和回路１１の左側にあるフリップフロップ１０には、転送信号や水平走査スタート信号ＤＸ１が入力されないために、転送動作が行われることはない。
【００４４】
このように、本実施例の液晶装置においては、アスペクト比４：３の表示を行うためには、Ｘシフトレジスタ１ａのうちサンプリングのための転送信号を出力する総有効段数のおよそ８分の１段目に相当するフリップフロップ１０の入力側に挿入された論理和回路１１にアスヘクト比４：３表示時の水平走査スタート信号ＤＸ２を配線１７を介して印加し、この論理和回路１１の出力を受けた次段より走査を開始するように構成されている。これにより、Xシフトレジスタ１ａの走査開始側の８分の１は走査されないので、水平帰線区間の１１μｓｅｃ内に走査しなければならない非画像表示領域６に対応するXシフトレジスタ１ａの段数は半分となり、２倍の走査時間が確保される。従って、非画像表示領域６の走査を画像表示領域５と同一の走査周波数で駆動することが可能となる。
【００４５】
以上の様に第１実施例によれば、ＮＴＳＣワイド規格に基づくアスペクト比１６：９の画面を持つ液晶装置において、比較的簡単な構成を用いてワイド画面表示も通常画面表示も選択的に行うことが可能となり、従来必要であったラインメモリ倍速動作等による外部回路への負担と消費電力を軽減するとともに、液晶装置の素子特性に要求される能力も従来と同様の水準でよいため、安価に高機能な表示装置が実現される。更に、第１実施例においてＸシフトレジスタ１ａを双方向走査可能なシフトレジスタとして構成することにより、合計４個所の走査開始位置を指定可能とすることもでき、左右反転時等におけるアスペクト比の変更も容易である。
【００４６】
また、Ｘシフトレジスタ１ａは、一系列のシフトレジスタとして説明されてきたが、複数系列のシフトレジスタとして構成し（後述の図１８参照）、複数系列のシフトレジスタからサンプリング回路１４の駆動信号を順番に出力させてもよいことは言うまでもない。
【００４７】
（第２実施例）
次に第２実施例について図３及び図４を参照して説明する。図３は、第２実施例にかかる液晶装置の回路ブロック図であり、図４は、図３のＢ部分の拡大図である。尚、図３及び図４において図１及び図２に示した第１実施例の場合と同じ構成要素には同一の参照符号を付し、その説明は省略する。
【００４８】
図３及び図４で示される液晶装置は、第１実施例の液晶装置に、水平走査スタート信号を挿入する論理和回路をさらに１つ追加した構成となっている。
【００４９】
より具体的には、図３に示すように、第２実施例における液晶装置は、Ｘシフトレジスタ１ｂ、サンプリング回路１４及び各種配線（９、１６、１７、１８等）から構成された画像信号供給装置１０２を備えている。そして、図４に示すように、Ｘシフトレジスタ１ｂは、配線１７から水平走査スタートパルスＤＸ２が供給される論理和回路１１に加えて、配線１８から水平走査スタートパルスＤＸ３が供給される論理和回路１１’を備えて構成されている。従って、Ｘシフトレジスタ１ｂは、合計三個所（左端のフリップフロップ１０、論理和回路１１’の右側のフリップフロップ１０及び論理和回路１１の右側のフリップフロップ１０）から転送信号の発生を開始できる。
【００５０】
従って、図３に示す液晶装置は、これら３個所から水平走査を開始できる。ここで、第２実施例の液晶装置ほ水平方向に４２７列、垂直方向に２６０行の正方形の画素マトリクス３を有し、アスペクト比１６：９の表示を行う際には、Ｘシフトレジスタ１ｂを末端（左端）から水平走査し、画像表示領域の上下２０行ずつ計４０行の表示を黒表示とすることで、４２７：２４０＝１６：９のアスペクト比を有する画像表示領域４に表示を行う。また、アスペクト比４：３の画像表示領域５に表示を行うときには、Ｘシフトレジスタ１ｂを非画像表示領域６以後の５３列目から３２０列分だけ水平走査して有効な画像表示を行うようにし、垂直方向については、画像表示項域の上下２０行ずつ計４０行の表示を黒表示とすることで、３２０：２４０＝４：３のＮＴＳＣ表示を行うことが可能である。さらに、垂直方向を２３０行すべて使い、Ｘシフトレジスタ１ｂを新たに追加された第三の走査開始位置（論理和回路１１’に対応する位置）である４０列目より３４７列分だけ水平走査して有効な画像表示を行うようにして、ＰＡＬ非画像表示領域８部分の水平走査をスキップし、２４７：２６０＝４：３のＰＡＬ画像表示領域７を構成することにより、ＰＡＬ表示を行うことが可能である。
【００５１】
このように第２実施例によれば、走査開始位置を三個所以上設けることにより、ワイド表示とＮＴＳＣ、ＰＡＬのような異なる表示モードヘも容易に対応することが可能となる。更に、第２実施例においてＸシフトレジスタ１ｂを双方向走査可能なシフトレジスタとして構成することにより、合計６個所の走査開始位置を指定可能とすることで、左右反転時等においてもアスペクト比の変更も容易である。
【００５２】
また、Ｘシフトレジスタ１ｂは、一系列のシフトレジスタとして説明されてきたが、複数系列のシフトレジスタとして構成し（後述の図１８参照）、複数系列のシフトレジスタからサンプリング回路１４の駆動信号を順番に出力させてもよいことは言うまでもない。
【００５３】
（第３実施例）
次に第３実施例について図５及び図６を参照して説明する。図５は、第３実施例にかかる液晶装置の回路ブロック図であり、図６は、図５のＣ部分の拡大図である。尚、図５及び図６において図１及び図２に示した第１実施例の場合と同じ構成要素には同一の参照符号を付し、その説明は省略する。
【００５４】
図５及び図６で示される液晶装置は、第１実施例の液晶装置に、水平走査を所定位置で停止するための論理積回路を追加した構成となっている。
【００５５】
より具体的には、図５に示すように、第３実施例における液晶装置は、Xシフトレジスタ１ｃ、サンプリング回路１４及び各種配線（９、１６、１７、１９等）から構成された画像信号供給装置１０３を備えている。そして、図６に示すように、Ｘシフトレジスタ１ｃは、配線１９からＮＴＳＣ信号が供給される論理積回路１２を備えて構成されている。従って、Xシフトレジスタ１ｃは、例えば論理積回路１２の前段（左側）にあるフリップフロップ１０が転送信号を出力するタイミングに合わせてローレベルに変化するＮＴＳＣ信号を供給することにより、この転送信号を次段（右側）のフリップフロップ１０に転送されないようにできる。或いは、このようなＮＴＳＣ信号を供給しないことにより又は前段にあるフリップフロップ１０が転送信号を出力するタイミングに合わせてハイレベルに変化するＮＴＳＣ信号を供給することにより、この論理積回路１２を介して転送信号を次段のフリップフロップ１０に転送できる。従って、ＮＴＳＣ信号のレベルを制御することにより、論理積回路１２を挿入した位置を水平走査の停止位置としたり、或いは、論理積回路１２を挿入した位置を超えて最後（右端）まで水平走査することが可能となる。
【００５６】
従って、図５に示す液晶装置は、２個所から水平走査を開始できると共に２個所で水平走査を序止できる。ここで、第３実施例の液晶装置はアスペクト比１６：９の画像表示領域４を有し、アスペクト比４：３の画像表示領域５の走査終了位置にあたる所定の段、すなわち、Ｘシフトレジスタ１ｃのうちサンプリングのための転送信号を出力する総有効段数のおよそ８分の７（∵｛１＋（４／３）／（１６／９）｝／２段目に論理積回路１２を挿入した回路構成となっている。従って、アスペクト比１６：９の画像表示領域４において、アスペクト比４：３の表示を行うときには、４：３画像表示領域５の終了位置にあたるフリップフロップ１０の出力（右側）に挿入された論理積回路１２を用いて水平走査を停止させ、無駄なＸシフトレジスタ１ｃの走査動作を省略することが可能である。
【００５７】
このように第３実施例によれば、非画顔表示領域６に対応するＸシフトレジスタ１ｃの８分の２を走査しなくてよいので、この部分に要する無駄な走査時間が節約され、外部回路への負担を大幅に軽減するとともに、消費電力の低減を実現できる。
【００５８】
（第４実施例）
次に第４実施例について図７から図１０を参照して説明する。図７は、第４実施例にかかる液晶装置の回路ブロック図であり、図８は、図７のＣ部分の拡大図である。また、図９及び図１０は第４実施例における各種信号のタイミングチャートである。尚、図７及び図８において図５及び図６に示した第３実施例の場合と同じ構成要素には同一の参照符号を付し、その説明は省略する。
【００５９】
図７及び図８で示される液晶装置は、第３実施例の液晶装置に対し、非画像表示領域６に黒表示を行う回路（以下ＳＢ（サイドブラック）回路と呼ぶ）を付加した構造となっている。
【００６０】
より具体的には、図７に示すように、第４実施例における液晶装置は、Ｘシフトレジスタ１ｄ、サンプリング回路１４及び各種配線（９、１６、１７、１９等）並びにＳＢ回路１３から構成された画像信号供給装置１０４を備えている。そして、図８に示すように、ＳＢ回路１３は、Ｘシフトレジスタ１ｄにおける水平走査開始用の論理和回路１１の左側にあるフリップフロップ１０の出力信号線及び論理積回路１２（水平走査停止用）の右側にあるフリップフロップ１０の出力信号線に夫々接続された複数の論理和回路１５と、水平走査停止用の論理積回路１２2の前段（左側）にあるフリップフロップ１０からの転送信号をクロック入力とする一対のフリップフロップ１３ａ及び１３ｂと、これらのフリップフロップ１３ａ及び１３ｂの出力並びに配線１９を介して供給されるＮＴＳＣ信号により複数の論理積回路１５を介して同時にサンプリング回路駆動信号をサンプリング回路１４に供給する論理回路部１３ｃとを備えて構成されている。
【００６１】
前述の第３実施例の液晶装置は、非画像表示領域６の画素電極は電圧が印加されない状態であるので、ノーマリーホワイトモード等の液晶モードを使用する場合、この部分が明るく表示されるため、画像部分の表示品位が損なわれ、これらの液晶モードには不向きであるという問題がある。
【００６２】
しかし、第４実施例では、上述のようにＸシフトレジスタ１ｄに同期されたＳＢ回路１３を付加することによりこの問題は解決される。即ち、第４実施例によれば、アスペクト比４：３の画像表示時には、Ｘシフトレジスタ１ｄの画像表示領域５の最終段に当たるフリップフロップ１０の出力をトリガーとして、ＳＢ回路１３が作動することで非画像表示領域６に対応するサンプリング回路１４のＴＦＴ１４ａを、論理和回路１５により一斉に導通状態とし、配線９から供給される黒表示信号を一斉に書き込むことが可能となるのである。
【００６３】
Ｘシフトレジスタを複数系列設け、順番にサンプリング回路１４の駆動信号を出力させる場合には（後述の図１８参照）、複数系列シフトレジスタの最終駆動信号を出力するフリップフロップ１０を最終段として、ＳＢ回路１３をトリガーすればよい。
【００６４】
次に、以上の如く構成された第４実施例の動作について図９及び図１０のタイミングチャートを参照して、説明する。尚、水平走査の開始にかかるタイミングについては、第１から第３実施例の場合も同様であり、水平走査の停止にかかるタイミングについては、第３実施例の場合も同様である。
【００６５】
先ず、図９を参照して、図７及び図８に示したＮＴＳＣワイド規格に基づくアスペクト比１６：９の画面を持つ液晶装置において、ＮＴＳＣ規格に基づくアスペクト比４：３の画像を表示する際の動作について説明する。
【００６６】
図９に示すように、テレビチューナ、ビデオプレーヤ等の画像信号源から、画像信号処理ＩＣ等の外部画像信号処理回路に、７０８／ＯＳＣＩ（基準発信周波数）＝６３．５μｓｅｃ毎に４．５μｓｅｃ幅の水平同期信号ＨＳＹＮが入力され、水平系リセット位置でハイレベルとなるＯＦ信号が入力され、実際の表示に係る有効な画像信号が各水平走査区間（水平表示区間＋水平帰線区間）毎に水平系リセット位置より４４／ＯＳＣＩ前に終了すると共に６２／ＯＳＣＩ（＝５．６μｓｅｃ）後に閲殆する画像信号ＶＩＤＥＯが入力される。
【００６７】
すると、これらに対応して外部画像信号処理回路から、パネル駆動用信号として、Yシフトレジスタ２に対し、水平系リセット位置より３６／ＯＳＣＩ＝３．２μｓｅｃ後に、垂直走査スタート信号ＤＹ及びクロック信号ＣＬＹ（及びその反転クロック信号ＣＬＹ’）が入力される。また、ＳＢ（サイドブラック）書き込みを行う旨を示すハイレベルのサイドブラック制御用の信号ＳＢｃが入力される。
【００６８】
更に、奇数ラインからなる（ＮＴＳＣ規格では、２６３本の走査線からなる）フィールドに対する水平走査の場合には、Ｘシフトレジスタ１ａに、水平系リセット位置より６６／ＯＳＣＩ後に、パルス幅６／ＯＳＣＩを有する水平走査スタート信号ＤＸが入力され、このパルスに同期した周期６／ＯＳＣＩのクロック信号ＣＬＸ（及びその反転クロック信号ＣＬＸ’）が入力される。偶数ラインからなる（２６２本の走査線からなる）フィールドに対する水平走査の場合には、Ｘシフトレジスタ１ａに、水平系リセット位置より６４．５／ＯＳＣＩ後に、パルス幅６／ＯＳＣＩを有する水平走査スタート信号ＤＸが入力され、このパルス信号に同期した周期６／ＯＳＣＩのクロック信号ＣＬＸ（及びその反転クロック信号ＣＬＸ’）が入力される。尚、この場合の基準発振周波数ＯＳＣＩは、１１．１ＭＨｚである。
【００６９】
そして、これらのパネル駆動用信号に基づいて、Ｘシフトレジスタ１ａは、サンプリング回路１４を駆動するが、特にこの場合には、サイドブラック制御用の信号ＳＢｃがハイレベルとされているので、配線１７を介して論理和回路１１に対し水平走査スタート信号ＤＸが（図２に示した信号ＤＸ２として）入力される。このため、水平走査は、この論理和回路１１の右側にあるフリップフロップ１０から開始され、これに対応する信号線３１に接続された画素列から画像信号ＶＩＤＥＯによる画像表示が行われる。即ち、画像表示領域５における有効な画像表示が行われる。
【００７０】
そして、外部画像信号処理回路から水平系リセット位置よりも４２／ＯＳＣＩ前に、パルス幅６／ＯＳＣＩを有するＮＴＳＣ信号が入力され、このＮＴＳＣ信号の立ち下がり時点から、水平帰線区間内の７８／ＯＳＣＩの時間は、サイドブラック書き込み期間としてサイドブラック書込み用の信号ＳＢがハイレベルとされる。このため、信号ＳＢがハイレベルの問には、論理和回路１１の左側にあるフリップフロップ１０及び論理積回路１２の右側にあるフリップフロップ１０に対応する信号線３１に接続された画素列では、入力画像信号線９から供給される黒レベルの画像信号ＶＩＤＥＯによる黒表示が行われる。即ち、非画像表示領域６における黒表示が行われる。
【００７１】
次に、図１０を参照して、図１に示したＮＴＳＣワイド規格に基づくアスペクト比１６：９の画面を持つ液晶装置において、ＮＴＳＣワイド規格に基づくアスペクト比１６：９の画像を表示する際の動作について説明する。尚、この場合には、画素マトリクス３の全域（即ち、画顔表示領域４）に、画像信号に基づく有効な画像を表示すればよく、左右に黒表示をする特別な制御は必要ない。
【００７２】
図１０に示すように、画像信号源から、外部画像信号処理回路に、９４４／ＯＳＣＩ毎に４．５μｓｅｃ幅の水平同期信号ＨＳＹＮが入力され、各水平走査期間毎に水平系リセット位置より４８／ＯＳＣＩ後に開始する画像信号ＶＩＤＥＯが入力される。
【００７３】
すると、これらに対応して外部画像信号処理回路から、パネル駆動用信号として、Yシフトレジスタ２に対し、水平系リセット位置より３６／ＯＳＣＩ後に、垂直走査スタート信号ＤＹ及びクロック信号ＣＬＹ（及びその反転クロック信号ＣＬＹ’）が入力される。また、ＳＢ（サイドブラック）書き込みを行わない旨を示すローレベルのサイドブラック制御用の信号ＳＢｃが入力される。
【００７４】
更に、奇数ラインからなるフィールドに対する水平走査の場合には、Ｘシフトレジスタ１ａに、水平系リセット位置より１１４／ＯＳＣＩ後に、パルス幅６／ＯＳＣＩを有する水平走査スタート信号ＤＸが入力され、このパルス信号に同期した周期６／ＯＳＣＩのクロック信号ＣＬＸ（及びその反転クロック信号ＣＬＸ’）が入力される。偶数ラインからなるフィールドに対する水平走査の場合には、Ｘシフトレジスタ１ａに、水平系リセット位置より１１２．５／ＯＳＣＩ後に、パルス幅６／ＯＳＣＩを有する水平走査スタート信号ＤＸが入力され、このパルス信号に同期した周期６／ＯＳＣＩのクロック信号ＣＬＸ（及びその反転クロック信号ＣＬＸ’）が入力される。尚、この場合の基準発振周波数ＯＳＣＩも、１１．１ＭＨｚである。
【００７５】
そして、これらのパネル駆動用信号に基づいて、Ｘシフトレジスタ１ａは、サンプリング回路１４を駆動するが、特にこの場合には、信号ＳＢｃがローレベルとされているので、配線１６を介して水平走査スタート信号ＤＸが（図２に示した信号ＤＸ１として）入力される。このため、水平走査は、左端にあるフリップフロップ１０から開始され、これに対応する信号線３１に接続された画素列から画像信号ＶＩＤＥＯによる画像表示が行われる。即ち、画像表示領域４における有効な画像表示が行われる。
【００７６】
この場合、外部画像信号処理回路から水平系リセット位置よりも１５８／ＯＳＣＩ前に、パルス幅６／ＯＳＣＩを有するＮＴＳＣ信号が入力されるが、サイドブラック書込み用の信号ＳＢは常にローレベルとされ、サイドブラックにおける黒表示が行われることはない。
【００７７】
以上詳細に説明したように第４実施例によれば、ＳＢ回路１３は、水平帰線区間の大部分を画素への書き込み時間として動作するため、十分に長い書き込み動作が実現され、非常に高いコントラスト比の要求される電気見切り枠の表示が可能となる。
【００７８】
（第５実施例）
次に第５実施例について図１１から図１３を参照して説明する。図１１は、第５実施例にかかる液晶装置の回路ブロック図であり、図１２は、図１１のモード切換回路の回路ブロック図であり、図１３は、第５実施例における各種信号のタイミングチャートである。尚、図１１において図１に示した第１実施例の場合と同じ構成要素には同一の参照符号を付し、その説明は省略する。
【００７９】
図１１において、液晶装置は、ＴＦＴアレイ基板５０上に形成された画素マトリクス３、Ｘシフトレジスタ１（第１から第４実施例のXシフトレジスタ１ａ〜１ｄのいずれか一つ）、サンプリング回路１４及びYシフトレジスタ２に加えて、画素マトリクス３の上下の全域を画像表示領域にする表示モードと画素マトリクス３の上下の一定幅領域を非画像表示領域にする表示モードとを切り換えるためのモード切換回路４０並びに、複数の論理和回路４３及びバッファ４４を含む論理回路分４２を備えて構成されている。
【００８０】
本実施例では、画素マトリクス３のアスペクト比は４：３であり、モード切り換えとしては、ＰＡＬ表示モード（アスペクト比４：３）とＮＴＳＣワイド表示モード（アスペクト比１６：９）とを切り換える場合について説明する。即ち、ＰＡＬ表示モードの際には、上下の全領域を画換表示領域とし、ＮＴＳＣワイド表示モードの場合には、画面内の上下の一定幅領域を非画像表示領域とする場合について説明する。
【００８１】
図１２に示すように、モード切換回路４０には、外部画像信号処理回路から、垂直走査スタート信号ＤＹに加えて、クロックモード切り換え信号として、ハイレベルでＮＴＳＣワイド表示モードであることを示すと共にローレベルでＰＡＬ表示モードであることを示すＮＴＳＣ信号が入力される。すると、ＮＴＳＣ信号のレベルに応じてＮＴＳＣワイド表示用のスタートパルスＤＹ（ＮＴＳＣ）又はＰＡＬ表示用のスタートパルスＤＹ（ＰＡＬ）がモード切換回路４０からYシフトレジスタ２に出力される。Yシフトレジスタ２では、ＮＴＳＣワイド用のスタートパルスＤＹ（ＮＴＳＣ）が入力されると、上から１６行目と下から１６行目との間に位置する中央の２３０行の走査線について垂直走査を行い、ＰＡＬ表示用のスタートパルスＤＹ（ＰＡＬ）が入力されると、上から下までの２６０行の全走査線について垂直走査を行うように構成されている。
【００８２】
モード切換回路４０は、更にYシフトレジスタ２からエンドパルス信号ＥＰ（Ｙ）が入力されると、ＮＴＳＣ信号がハイレベルの場合には、上下の１５行をブラックにするための信号Ｖ３をこれらの行に対応する走査線に夫々接続された論理和回路４３に出力するように構成されている。従って、この場合には、論理和回路４３を介して信号ＶＢを受ける画素マトリクス３の上下の１５行は、これらの行に対応する黒レベルの画像信号ＶＩＤＥＯを信号線に供給することにより、常に黒表示とされる。他方、モード切換回路４０は、ＮＴＳＣ信号がローレベルの場合には、信号ＶＢを出力しない。従って、この場合には、画素マトリクス３の上下の１５行は、黒表示とされることなく、PAL規格に基づく有効な画面表示が行われる。
【００８３】
次に、以上の如く構成された第5実施例の動作について図13のタイミングチャートを参照して、説明する。
【００８４】
先ず、図13（A）を参照して、NTSC信号がローレベル（即ち、PAL表示モード）の場合について説明する。
【００８５】
図13（A）に示すように、この場合には、垂直走査スタート信号DYが入力されると、クロック＃1から＃260の間に、水平走査が260行について行われた後、エンドパルス信号EP（Y）が出力されるが、信号VBは常にローレベルにあるので、特に上下に黒表示が行われることはなく、この260行の水平走査の間中、画像信号ＶＩＤＥＯが供給されて、PAL規格に基づいて画素マトリクス3の全面にアスヘクト比4：3の画像が表示される。
【００８６】
次に、図13（B）を参照して、NTSC信号がハイレベル（即ち、NTSCワイド表示モードの場合）の場合について説明する。
【００８７】
図13（B）に示すように、この場合には、垂直走査スタート信号DYが入力されると、クロック＃1から＃245の間、水平走査が245行について行われた後、エンドパルス信号EP（Y）が出力される。すると、モード切換回路40からは信号VBが出力され、この信号ＶＢは、論理和回路43を夫々介して上下15行にある各画素のTFTに供給されて、これらのTFTが一斉に導通状態とされる。従って、上下15行で黒レベルの画像信号ＶＩＤＥＯによる黒表示を行いつつ中央の245行で画像信号ＶＩＤＥＯによる有効な表示が行われる。
【００８８】
このように第5実施例によれば、表示画面のサイズと表示画像のサイズとが合わない場合に、画素マトリクスの上下にも黒表示を行うことができ、よって、左右左右に黒表示を行うことにより画素マトリクス3からなる一定サイズの表示画面上に所望のサイズの画像を表示できるので大変便利である。
【００８９】
尚、Yシフトレジスタ2は、同一の回路を走査線の左右に設けて両端側から同一走査線を駆動してもよい。また、Yシフトレジスタ2を2分割し、走査線の左右端に分けて配置し、左側Yシフトレジスタからの走査線駆動と右側Yシフトレジスタからの走査線駆動とが交互になるように構成してもよいことは言うまでもない。これらの場合、非画像表示領域に対応する各々のYシフトレジスタの出力に対して論理和回路43が挿入される。
【００９０】
（第６実施例）
次に第6実施例について図14から図16を参照して説明する。図14は、第5実施例にかかる液晶装置の要部回路ブロック図であり、図15は、図11のモード切換回路の回路ブロック図であり、図16は、第6実施例における各種信号のタイミングチャートである。尚、図14において図1に示した第1実施例の場合と同じ構成要素には同一の参照符号を付し、その説明は省略する。
【００９１】
第5実施例では、一つの信号VBを用いて、画素マトリクス3の上下の一定幅の領域で黒表示を行ったが、第6実施例では、上下を黒表示するための2つの位相が異なる信号VB１及びVB２信号を用いる。
【００９２】
一般に液晶の劣化を防止するためには液晶を交流駆動する必要があるが、交流駆動方式の代表的なものとして、一フィールド毎（或いはフレーム毎）に画像信号の極性を反転させるフィールド反転駆動方式がある。更に、表示画像のフリッカの防止にも役立つ交流駆動方式として、一走査線毎に（一行毎に）画像信号の極性を反転させる1H反転駆動方式がある。そこで、第6実施例は、このフィールド反転駆動方式や1H反転駆動方式により画素マトリクスの上下の黒表示をも好適に行うことができる液晶装置を提供するものである。
【００９３】
より具体的には図14において、液晶装置は、図示しない第1から第4実施例におけるＸシフトレジスタ1a、1b、1c又は1d及びサンプリング回路14を備えており、画素マトリクス3及びYシフトレジスタ2に加えて、画素マトリクス3の全域を画像表示領域にする表示モードと画素マトリクス3の上下の一定幅の領域を非画像表示領域にする表示モードとを切り換えるためのモード切換回路40’並びに、複数の論理和回路43を含む論理回路分42’を備えて構成されている。
【００９４】
本実施例では、第5実施例の場合と同様に、画素マトリクス3のアスペクト比は4：3であり、モード切り換えとしては、PAL表示モードとNTSCワイド表示モードとを切り換える場合について説明する。
【００９５】
図15に示すように、モード切換回路40’には、策5実施例の場合と同様に水平走査スタート信号DYに加えて、NTSC信号が入力され、NTSC信号のレベルに応じてスタートパルスDY（NTSC）又はスタートパルスDY（PAL）がYシフトレジスタ2に出力される。
【００９６】
ここで、モード切換回路40’は、Yシフトレジスタ2からエンドパルス信号EP（Y）が入力されると、NTSC信号がハイレベルの場合には、上下を黒表示するための信号ＶＢ１及びＶＢ２を、上下15行の走査線に夫々接続された論理和回路43に夫々一つおきに出力するように接続されている。特に、モード切換回路40’には、クロック信号CLY（及びその反転クロックCLY’）が入力されており、このクロック信号CLYの半周期だけ信号ＶＢ１及びＶＢ２は位相が相互にずれている。従って、この場合には、論理和回路43を介して信号ＶＢ１又はＶＢ２を受ける画素マトリクス3の上下の15行は、これらの行に対応する画像信号ＶＩＤＥＯを、1フィールド又はフレーム毎牟1走査線毎に極性の反転した黒レベルの電圧が液晶に印加されるように信号線に供給することにより、常に黒表示とされる。他方、モード切換回路40’は、NTSC信号がローレベルの場合には、信号VB１又はＶＢ２出力しない。従って、この場合には、画素マトリクス3の上下の15行は、黒表示とされることなく、PAL規格に基づく有効な画面表示が行われる。
【００９７】
次に、以上の如く構成された第6実施例の動作について図16のタイミングチャートを参照して、説明する。尚、NTSC信号がローレベル（即ち、PAL表示モード）の場合については、信号ＶＢ１及びＶＢ２は出力されず、結果として図13（A）で説明した第5実施例の場合と同様であるので、その説明は省略する。以下、NTSC信号がハイレベル（即ち、NTSCワイド表示モードの場合）の場合について説明する。
【００９８】
図16に示すように、この場合には、垂直走査スタート信号DYが入力されると、クロック＃1から＃245の間、水平走査が245行について行われた後、エンドパルス信号EP（Y）が出力される。すると、モード切換回路40’からはエンドパルス信号EP（Y）の前半の半周期にハイレベルの信号VB１が出力され、更に、エンドパルス信号EP（Y）の後半の半周期にハイレベルの信号VB2が出力される。これらの信号VB1及びVB2は、論理和回路43を夫々介して上下15行にある各画素のTFTに供給されて、これらのTFTが一斉に導通状態とされる。従って、画素マトリクスの上下15行で、フィールド毎や走査線毎に極「生反転する黒レベルの画像信号ＶＩＤＥＯによる黒表示を行いつつ、中央の245行で、やはりフィールド又はフレーム毎や走査線毎に液晶印加電圧の極性が反転する画像信号ＶＩＤＥＯによる有効な表示が行われる。ここに液晶印加電圧とは、画素電極と、これに対向する基板に配置される対向電極（共通電極）との差電圧に基づきそれらの間に挟持される液晶部分に印加される電圧である。
【００９９】
尚、Yシフトレジスタ2は、同一の回路を走査線の左右に設けて両端側から同一走査線を駆動してもよい。また、Yシフトレジスタ2を2分割し、走査線の左右端に分けて配置し、左側Yシフトレジスタからの走査線駆動と右側Yシフトレジスタからの走査線駆動とが交互になるように構成してもよいことは言うまでもない。これらの場合、非画像表示領域に対応する各々のYシフトレジスタの出力に対して論理和回路43が挿入される。
【０１００】
以上のように第6実施例によれば、画素マトリクス3の上下に黒表示を行うことができるのみならず、この上下の非画像表示領域においても、フィールド又はフレーム反転駆動方式や1Ｈ反転駆動方式を用いて黒表示を行うようにしたので、この部分における直流駆動による液晶の劣化を有効に防そことができ、特に走査線毎に反転する1H反転駆動方式を挽和した場合には表示画像のフリッカを防止できるので、実践上大変有利である。
【０１０１】
なお、以上の実施例においては、ＸシフトレジスタやYシフトレジスタのシフトスタートを途中段からスタートできるようにした実施例、Ｘシフトレジスタを途中段でシフト停止できるようにした実施例、黒表示をフィールド反転駆動方式や1H反転駆動方式により行う実施例等を説明したが、これらを本発明の主旨に反しない範囲で、組合わせて実施し、画素マトリクスの左右上下の任意の位置において途中からシフトスタートし途中でシフト停止するようにしてもよいし、フィールド又はフレーム反転駆動方式や1H反転駆動方式以外の交流駆動方式で左右上下の非画像表示領域における黒表示を行うようにしてもよい。更に任意のn行毎にハイレベルのＶＢ∃信号を割り当てるように構成してもよい。
【０１０２】
以上の各実施例では、絶縁性基板上に形成されたTFTを有する液晶パネルを前提に説明したが、半導体基板とガラス基板とにより液晶を挟持する反射型液晶パネルの場合には、TFTで形成した素子は、半導体基板に形成されたMOSトランジスタに置き換えて構成することが出来る。
【０１０３】
以上の各実施例では、各画索におけるスイッチング素子をTFTで構成した場合について説明したが、各実施例において、各画素におけるスイッチング素子をＭＩＭ素子で構成してもよい。図17（A）に示すようにスイッチング素子をTFT301で構成する場合には、信号線31にTFT301のソース（又はドレイン）が接続され、走査線32にTFT301のゲートが接続される。そして、TFT301のドレイン（又はソース）には、画素電極302が接続されており、対向基板に設けられた共通電極304は、この画素電極302に液晶を介して対向配置されている。そして、この画素電極302と並列に保持容量306が設けられている。他方、図17（Ｂ）に示すようにスイッチング素子をＭＩＭ素子401で構成する場合には、信号線31にM工M素子401の一方の端子が接続され、更にＭＩＭ素子401の他方の端子には画素電極402が接続される。そして、走査線32はその一部が画素電極402と液晶を介して対向する対向電極404とされる。
【０１０４】
以上の各実施例では、Ｘシフトレジスタは、一系列のシフトレジスタとして説明されてきたが、各実施例のＸシフトレジスタを、図18（A）に示すように、3つのＸシフトレジスタ＃1、Ｘシフトレジスタ＃2及びＸシフトレジスタ＃3を含む複数系列のシフトレジスタ1eとして構成してもよい。この場合、図18（Ｂ）に示すように、位相が相互にずれたクロック信号CLX1、CLX2及びCLX3が各シフトレジスタ＃1、＃2及び＃3のクロック信号として夫々用いられ、複数系列のシフトレジスタ1eからは、これら3つのシフトレジスタから出力される、クロック信号の位相ずれに対応して位相がずれた3種類の転送信号が順次出力され、3種類の転送信号のタイミングにより順次サンプリングが行われる。なお、複数系列のシフトレジスタとして構成した場合、転送開始及び停止の制御は、各シフトレジスタの画像表示領域の開始位置に対応するフリップフロップ10の転送信号入力端と終了位置に対応するフリップフロップ10の転送信号出力端とに、以上の各実施例にて説明したのと同様な構成の論理回路を挿入して行うことができる。
【０１０５】
更に、以上の各実施例では、Ｘシフトレジスタの各段（各フリップフロップ）から出力される転送信号が、サンプリング回路駆動信号としてＸシフトレジスタからその外部へ出力されるように構成されているが、図19に示すように、複数段おきに出力される転送信号をＸシフトレジスタからその外部ヘサンプリング回路駆動信号として出力するように各実施例のＸシフトレジスタを構成してもよい。図19においては、相隣接する3つのフリップフロップ10は、2つおきに転送信号をＸシフトレジスタ1fからサンプリング回路14へ出力するように、且つ他のフリップフロップ10から出力される転送信号はＸシフトレジスタ1fからその外部へ出力されることなく次段へ転送されるように構成されている。
【０１０６】
（その他の実施例）
次に、以上詳細に説明した液晶装置を備えた電子機器の実施例について図9から図13を参照して説明する。
【０１０７】
先ず図20に、第1から第6実施例に示した液晶装置を備えた電子機器の実施例の概略構成を示す。
【０１０８】
図20において、電子機器は、表示情報出力源1000、表示情報処理回路1002、駆動回路1004、液晶パネル100、クロック発生回路1008並びに電源回路1010を備えて構成されている。表示情報出力源1000は、ROM（Read  Only  Memory）、RAM（Random  Access  Memory）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含み、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。表示情報処理回路1002は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣLXと共に駆動回路1004に出力する。駆動回路1004は、液晶パネル100を駆動する。電源回路1010は、上述の各回路に所定電源を供給する。尚、液晶パネル100を構成するTFTアレイ基板の上に、駆動回路1004を搭載してもよく、これに加えて表示情報処理回路1002を搭載してもよい。
【０１０９】
次に図21から図24に、一このように構成された電子機器の実施例を夫々示す。
【０１１０】
図21において、電子機器の一例たる液晶プロジェクタ1100は、上述した駆動回路1004がTFTアレイ基板上に搭載された液晶パネル100を含む液晶モジュールを3個用意し、夫々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランフ等の白色光源のランフユニット1102から投写光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100、100G及び100Bに夫々導かれる。この際特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bにより夫々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投写レンズ1114を介してスクリーン1120にカラー画像として投写される。
【０１１１】
本実施例においては特に、遮光層を各画素のTFTの下側（投写光の出射側）にも設けておけば、当該液晶パネル100からの入射光に基づく液晶プロジェクタ内の投写光学系による反射光、入射光が通過する際のTFTアレイ基板の表面からの反射光、他の液晶パネルから出射した後にダイクロイツクプリズム1112を突き抜けてくる入射光の一部（R光及びG光の一部）等が、戻り光としてTFTアレイ基板の側から入射しても、画素電極のスイッチング用のTFT等のチャネルに対する遮光を十分に行うことができる。この場合、小型化に適したプリズムを投写光学系に用いても、各液晶パネルのTFTアレイ基板とプリズムとの間において、戻り光防止用のARフィルムを貼り付けたり、偏光板にAR被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１１２】
図22において、電子機器の他の実施例たるマルチメディア対応のラップトッフ型のパーソナルコンピュータ（PC）1200は、上述した液晶パネル100がトップカバーケース内に備えられており、更にCPU、メモリ、モデム等を収容すると共にキーボード1202が組み込まれた本体1204を備えている。
【０１１３】
図23において、電子機器の他の実施例たるページヤ1300は、金属フレーム1302内に前述の駆動回路1004がTFTアレイ基板上に搭載されて液晶モジュールをなす液晶パネル100が、バックライト1306aを含むライトガイド1306、回路基板1308、第1及び第2のシールド板1310及び1312、二つの弾性導電体1314及び1316、並びにフィルムキャリアテープ1318と共に収容されている。この例の場合、前述の表示情報処理回路1002（図20参照）は、回路基板1308に搭載してもよく、液晶パネル100のTFTアレイ基板上に搭載してもよい。更に、前述の駆動回路1004を回路基板1308上に搭載することも可能である。
【０１１４】
尚、図23に示す例はページャであるので、回路基板1308等が設けられている。しかしながら、駆動回路1004を更に表示情報処理回路1002を搭載して液晶モジュールをなす液晶パネル100の場合には、金属フレーム1302内に液晶パネル100を固定したものを液晶装置として、或いはこれに加えてライトガイド1306を組み込んだバックライト式の液晶装置として、生産、販売、使用等することも可能である。
【０１１５】
また図24に示すように、駆動回路1004や表示情報処理回路1002を搭載しない液晶パネル100の場合には、駆動回路1004や表示情報処理回路1002を含むＩＣ1324がポリイミドテープ1322上に実装されたTCP（Tape  Carrier  Package）1320に、TFTアレイ基板300の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。
【０１１６】
以上図21から図24を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（EWS）、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが図20に示した電子機器の例として挙げられる。
【０１１７】
以上説明したように、本実施例によれば、比較的簡易な構成を用いて非画像表示領域に適宜黒表示でき、各種のアスペクト比の画俊を表示可能な液晶装置を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】本発明を実施するための最良の形態における第１実施例の回路ブロック図。
【図２】図１のＡ部分の拡大回路ブロック図。
【図３】本発明を実施するための最良の形態における第２実施例の回路ブロック図。
【図４】図３のＢ部分の拡大回路ブロック図。
【図５】本発明を実施するための最良の形態における第３実施例の回路ブロック図。
【図６】図５のＣ部分の拡大回路ブロック図。
【図７】本発明を実施するための最良の形態における第４実施例の回路ブロック図。
【図８】図７のＤ部分の拡大回路ブロック図。
【図９】第４実施例において、アスペクト比１６：９（ＮＴＳＣワイド規格）の画面に対し、アスペクト比４：３（ＮＴＳＣ規格）の画像を表示する際の各種信号の出力タイミングチャート。
【図１０】第４実施例において、アスペクト比１６：９の画面に対し、アスペクト比１６：９の画像を表示する際の各種信号の出力タイミングチャート。
【図１１】本発明を実施するための最良の形態における第５実施例の回路ブロック図。
【図１２】図１１のモード切換回路の回路ブロック図。
【図１３】（Ａ）は、第５実施例において、アスペクト比４：３の画面に対し、アスペクト比４：３（ＰＡＬ規格）の画像を表示する際の各種信号の出力タイミングチャートであり、（Ｂ）は、第５実施例において、アスペクト比４：３の画面に対し、アスペクト比１６：９（ＮＴＳＣワイド規格）の画像を表示する際の各種信号の出力タイミングチャート。
【図１４】本発明を実施するための最良の形態における第６実施例の回路ブロック図。
【図１５】図１４のモード切換回路の回路ブロック図。
【図１６】第６実施例において、アスペクト比４：３の画面に対し、アスペクト比１６：９の画像を表示する際の各種信号の出力タイミングチャート。
【図１７】（Ａ）は、スイッチング素子をＴＦＴから構成した場合の画素部の回路図であり、（Ｂ）は、スイッチング素子をＭＩＭ素子から構成した場合の画素部の回路図。
【図１８】各実施例に適用可能な複数系列のＸシフトレジスタの槻略ブロック図。
【図１９】は、各実施例に適用可能な複数段おきに転送信号をサンプリング回路駆動信号として出力するＸシフトレジスタの槻略ブロック図。
【図２０】本発明による電子機器の実施例の概略構成を示すブロック図。
【図２１】電子機器の一例としての液晶プロジェクタを示す断面図。
【図２２】電子機器の他の例としてのパーソナルコンピュータを示す正面図。
【図２３】電子機器の一例としてのページヤを示す分解斜視図。
【図２４】電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図。
【符号の説明】
１ａ．Ｘシフトレジスタ
１ｂ．Ｘシフトレジスタ
１ｃ．Ｘシフトレジスタ
１ｄ．Ｘシフトレジスタ
２．Ｙシフトレジスタ
３．画素マトリクス
４．画像表示領域
５．画像表示領域
６．非画像表示領域
１０．フリップフロップ
１１．論理和回路
１２．論理積回路
１３．ＳＢ回路
１４．サンプリング回路
１５．論理和回路
【図１】
0003987280.tif 000002
【図２】
0003987280.tif 000003
【図３】
0003987280.tif 000004
【図４】
0003987280.tif 000005
【図５】
0003987280.tif 000006
【図６】
0003987280.tif 000007
【図７】
0003987280.tif 000008
【図８】
0003987280.tif 000009
【図９】
0003987280.tif 000010
【図１０】
0003987280.tif 000011
【図１１】
0003987280.tif 000012
【図１２】
0003987280.tif 000013
【図１３】
0003987280.tif 000014
【図１４】
0003987280.tif 000015
【図１５】
0003987280.tif 000016
【図１６】
0003987280.tif 000017
【図１７】
0003987280.tif 000018
【図１８】
0003987280.tif 000019
【図１９】
0003987280.tif 000020
【図２０】
0003987280.tif 000021
【図２１】
0003987280.tif 000022
【図２２】
0003987280.tif 000023
【図２３】
0003987280.tif 000024
【図２４】
0003987280.tif 000025