(57)【特許請求の範囲】
【請求項１】
以下の工程：
基板（５）上に層構造（３０）を配置し、前記層構造は部分的に基板（５）を覆い、層構造の側壁（３５）に達する少なくとも１つの第１の導電性層（１５，２０）を有し、第１の導電性層がバリア層および／または付着層であり、
第２の導電性層（４５）を層構造（３０）及び基板（５）の上に被膜し、第１の導電性層の側壁が部分的にまたは完全に覆われていないままであり、第２の導電性層（４５）を、物理的エッチング法を使用して部分的にまたは完全に基板（５）から剥離し、それにより剥離した材料を層構造（３０）の側壁（３５）に堆積させ、剥離しかつ側壁に堆積した材料により第１の導電性層の少なくとも側壁を完全に覆う連続した酸化保護層を形成し、
層構造（３０）の上に誘電性金属酸化物含有層（７０）を被膜する
からなることを特徴とする、マイクロエレクトロニック構造の製造方法。
【請求項２】
層構造（３０）が第３の導電性層（２５）を有し、第３の導電性層が第１の導電性層（１５，２０）の上面を完全にまたは部分的に覆うことを特徴とする請求項１記載の方法。
【請求項３】
第１の導電性層（１５，２０）が窒化チタン／チタン組合せまたは窒化タンタル／タンタル組合せからなることを特徴とする請求項１又は２記載の方法。
【請求項４】
第３の導電性層（２５）が金属層（２５）であることを特徴とする請求項１から３までのいずれか１項記載の方法。
【請求項５】
金属層（２５）が白金、ルテニウム、イリジウム、オスミウム、ロジウム、レニウム、およびパラジウムから選択される材料を含有することを特徴とする請求項１から４までのいずれか１項記載の方法。
【請求項６】
第３の導電性層（２５）が金属酸化物層（２５）であることを特徴とする請求項１から３までのいずれか１項記載の方法。
【請求項７】
金属酸化物層（２５）が酸化ルテニウム、酸化イリジウム、酸化レニウム、酸化オスミウム、酸化ストロンチウム−ルテニウム又は酸化ロジウムを含有することを特徴とする請求項６記載の方法。
【請求項８】
第２の導電性層（４５）が白金からなることを特徴とする請求項１から７までのいずれか１項記載の方法。
【請求項９】
誘電性金属酸化物含有層（７０）が一般式：ＡＢＯｘ又はＤＯｘの材料を含有し、その際Ａはストロンチウム（Ｓｒ）、ビスマス（Ｂｉ）、ニオブ（Ｎｂ）、鉛（Ｐｂ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、リチウム（Ｌｉ）、カリウム（Ｋ）、カルシウム（Ｃａ）及びバリウム（Ｂａ）の群から選択される少なくとも１つの金属を表し、Ｂはチタン（Ｔｉ）、ニオブ（Ｎｂ）、ルテニウム（Ｒｕ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ジルコニウム（Ｚｒ）又はタンタル（Ｔａ）の群から選択される少なくとも１つの金属を表し、Ｄはチタン（Ｔｉ）又はタンタル（Ｔａ）を表しかつＯは酸素を表すことを特徴とする請求項１から８までのいずれか１項記載の方法。
【発明の詳細な説明】
【０００１】
本発明は、半導体技術分野に属しかつマイクロエレクトロニック構造の製造方法、特に半導体メモリの製造方法に関する。
【０００２】
例えばマイクロエレクトロニック構造である半導体メモリを製造する際には、ますます高い誘電率もしくは強誘電性特性を有する材料がコンデンサ誘電体として使用される。一般に、このような半導体メモリーは、少なくとも１つの選択トランジスタ及びメモリコンデンサ含む、多数のメモリセルを有する。この場合、メモリコンデンサは、２つの電極の間に存在するコンデンサ誘電体からなる。十分に高い誘電率を有する適当なコンデンサ誘電体は、例えばバリウム−ストロンチウムチタネート（ＢＳＴ）である。しかしながら、この材料は、その堆積又は必要な後処理の際に酸化雰囲気を必要とし、該雰囲気が電極の腐食を生じる恐れがある。最も不都合な場合には、電極は酸化され、ひいては使用不能になる。従って、耐酸化性材料、例えば白金が電極材料として提案された。しかしながら、白金は高温においてケイ素と直接接触するとケイ素化の傾向を呈し、これにより電極の導電率は劣化される。従って、通常白金電極と、ケイ素が充填されたコンタクトホールとの間に、白金もしくはケイ素拡散を阻止する目的を有する拡散バリアが配置される。
【０００３】
さらに、酸素も比較的簡単に白金を貫通拡散することができ、その際白金層の下に配置された層、例えば白金拡散バリアもしくはケイ素拡散バリアを酸化する。従って、特に酸素拡散を防止する拡散バリアが必要となる。
【０００４】
しばしば使用されるバリア系は、チタン層及び窒化チタン層又はタンタル層及び窒化タンタル層からなる複合層からなる。引き続き、このバリア系に上に白金層が被膜されかつバリア系と一緒にエッチングされる。それにより、一般に平坦な積層体が生じ、積層体はその縁部に露出したバリア層を有する。特にこの縁部は、引き続いてのコンデンサ誘電体の堆積の際に酸素含有雰囲気に曝されかつ少なくとも部分的に酸化する。さらに、ＣＶＤ（Chemical Vapor Deposition）法を用いたコンデンサ誘電体の堆積の際に堆積されるコンデンサ誘電体の層厚さはその都度の下地（白金又はバリア）に依存することが判明した。しかしながら、コンデンサ誘電体の異なる高さの層厚さは、メモリコンデンサの両者の電極に電圧が印加されると異なる高さの電界を生じ、該電界によりコンデンサ誘電体の早期の故障が生じることがある。さらに、積層体の縁部におけるバリア層の局所的酸化により体積拡大が生じ、ひいては高い機械的応力又はその下にある基板に対する電気的接触の劣化を生じることがある。
【０００５】
特に積層体の縁部におけるバリア層の保護のために、欧州特許出願公開第０７３９０３０（Ａ２）号明細書によれば、絶縁材料からなる側面の不動態化エッジウェブが使用されるか、又はバリア層が完全に導電性の耐酸素性層で被覆される。もう１つの可能性は、バリア層を埋め込むことにある。しかしながら、そのために必要な研磨工程は、比較的費用がかかる。
【０００６】
従って、本発明の課題は、バリア層の縁部を酸化前に十分に保護する方法を提供することである。
【０００７】
前記課題は、本発明により、以下の工程：
−基板上に配置され、かつ該基板を部分的に覆いかつ少なくとも層構造の側壁まで達する第１の導電性層を有する層構造を準備する、
−層構造及び基板上に第２の導電性層を被膜する、及び
−第２の導電性層を、引き続き物理的剥離を伴うエッチング法を使用して部分的に基板から剥離し、それにより剥離された材料を少なくとも部分的に層構造の側壁に堆積させる
からなる、マイクロエレクトロニック構造の製造方法により解決される。
【０００８】
本発明によれば、基板を部分的に覆う層構造上及び基板自体に第２の導電性層を被膜する。この場合、第２の導電性層が層構造及び基板を完全に一致して被覆することが不必要である。それに異なり、第２の導電性層は少なくとも露出する基板を十分に一定の層厚さで被覆すべきである。その後、層構造の被覆すべき側壁及び特に側壁まで達する第１の層を、適当に選択した剥離法及び第２の導電性層からなる材料を用いた堆積法で被覆する。これは特に物理的剥離を用いたエッチング法を使用することにより行う。それにより該材料は第２の導電性層により剥離され、該材料は引き続き再び層構造及び基板の表面に堆積することができる。このような転位法（Umlagerungsprozesse）は、例えばアルゴンスパッタリングにより達成される。
【０００９】
この材料の転位の際に、剥離された材料は層構造の側壁に沈着しかつそこを覆う。沈着物の高さは、殊に側壁の傾斜、衝突するアルゴンイオンのエネルギー量並びに叩き出される原子の角度分布に依存する。
【００１０】
第２の導電性層の剥離により、これは十分に層構造の上側及び露出した基板から除去される。幾何学的関係に基づき、層構造の側壁からの材料の剥離は、層構造の表面及び露出した基板からよりも明らかに緩慢である。他面、剥離された材料は層構造及び基板の全表面に堆積することができる。しかしこの場合、この堆積は衝突するスパッタリング原子を基準として余弦形の角度分布（cosinusfoermige Winkelverteilung）で行われる。しかしながら、同時に起こる剥離及び堆積プロセスは、一緒に特に層構造の上側及び露出した基板の第２の層の正味剥離（Nettoabtrag）、及び剥離された材料の特に層構造の側壁への正味被膜（Nettoauftrag）を生じる。従って、実質的に水平の面から実質的に垂直な面への材料の転位とも称することができ、この場合実質的に垂直な面は衝突するスパッタリング原子に対してほぼ平行又は鋭角にある。この場合、スパッタリング原子は、エッチング法で使用されるエッチング物質、例えばアルゴンによって形成される。
【００１１】
好ましくは、第２の導電性層は、層構造の単数又は複数の側壁への再堆積のために十分な材料量が存在するように、十分な厚さを有するべきである。少なくとも第１の導電性層を完全に第２の導電性層からなる再堆積される材料で覆うことが所望される。
【００１２】
好ましくは、エッチング法により少なくとも第２の導電性層を完全に基板から除去する。この場合、第２の導電性層が同様に積層体の上側から完全に除去されているか、又は一部分この上に残っているかは問題にならない。
【００１３】
第１の導電性層は、一般にバリア層及び／又は付着層である。このバリア層及び／又は付着層の上に、特に半導体メモリにおいて電極材料として使用される第３の導電性層が存在してもよい。これは導電性金属層又は導電性金属酸化物層のいずれかであってよい。金属層は、特に白金、ルテニウム、イリジウム、オスミウム、ロジウム、レニウム又はパラジウム及び金属酸化物は特に酸化ルテニウム、酸化イリジウム、酸化レニウム、酸化オスミウム、酸化ストロンチウム−ルテニウム又は酸化ロジウムからなっていてもよい。好ましくは、層構造は下に位置する第１の導電性層及び第１の導電性層の上側に配置された第３の導電性層からなる。
【００１４】
この層構造の上に、好ましくは白金からなる第２の導電性層を被膜しかつ物理的剥離を伴うエッチング法で基板もしくは層構造の表面に分配し、それにより特に層構造の側壁に連続した白金層を形成する。これは特に第１の導電性層の縁部を覆いかつ該縁部を後続の製造工程の際の酸素作用から保護する目的を有する。
【００１５】
第２及び第３の導電性層が同じ材料からなっている限り、該層構造は第２の導電性層のエッチバック後に完全に１つの材料からなる表面を有する。これは後で層構造に被膜されるべき層の層特性に有利に作用する。好ましくは、第２及び第３の導電性層は貴金属、特に白金からなる。
【００１６】
さらに、該エッチング法により、第２の導電性層は、隣接した層構造が電気的に第２の導電性層により結合されないように、可能な限り完全に基板から除去されるべきである。
【００１７】
側壁保護層の製造後に、誘電性金属酸化物含有層を可能な限り同一形に堆積させる。特に半導体メモリの場合ハイ−ε−誘電体もしくは強誘電コンデンサ誘電体である誘電性金属酸化物含有層のために、一般式：ＡＢＯｘ又はＤＯｘ［式中、Ａは特にストロンチウム（Ｓｒ）、ビスマス（Ｂｉ）、ニオブ（Ｎｂ）、鉛（Ｐｂ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、リチウム（Ｌｉ）、カリウム（Ｋ）、カルシウム（Ｃａ）及びバリウム（Ｂａ）の群から選択される少なくとも１つの金属を表し、Ｂは特にチタン（Ｔｉ）、ニオブ（Ｎｂ）、ルテニウム（Ｒｕ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ジルコニウム（Ｚｒ）又はタンタル（Ｔａ）の群から選択される少なくとも１つの金属を表し、Ｄはチタン（Ｔｉ）又はタンタル（Ｔａ）を表しかつＯは酸素を表す］の金属酸化物を使用する。ｘは２〜１２であってよい。これらの金属酸化物は、その都度の組成に基づき誘電性又は強誘電性特性を有し、この場合所望される高誘電性特性（ε＞２０）もしくは高い残留分極は強誘電体の場合には場合により金属酸化物の結晶化のための高温工程の後に初めて達成される。場合により、これらの材料は多結晶形で存在し、その際しばしばペロビスカイト様結晶構造、混晶、層状結晶構造又は超格子を観察することができる。原則的には、誘電性金属酸化物含有層をを結合するためには、一般式：ＡＢＯｘのあらゆるペロビスカイト様金属酸化物が適当である。高いε（ε＞５０）を有する誘電性材料もしくは強誘電特性を有する材料は、例えばバリウム−ストロンチウム−チタネート（ＢＳＴ，Ｂａ１-ｘＳｒｘＴｉＯ３）、ニオブドープしたストロンチウム−ビスマス−タンタレート（ＳｒｘＢｉｙ（ＴａｚＮｂ１-ｚ）Ｏ３）、ストロンチウム−チタネート（ＳＴＯ，ＳｒＴｉＯ３）、ストロンチウム−ビスマス−タンタレート（ＳＢＴ，ＳｒｘＢｉｙＴａ２Ｏ９）、ビスマス−チタネート（ＢＴＯ，Ｂｉ４Ｔｉ３Ｏ１２）、鉛−ジリコネート−チタネート（ＰＺＴ，Ｐｂ（ＺｒｚＴｉ１-ｚ）Ｏ３）、ストロンチウム−ニオベート（ＳＮＯ，Ｓｒ２Ｎｂ２Ｏ７）、カリウム−チタネート−ニオベート（ＫＴＮ）並びに鉛−ランタン−チタネート（ＰＬＴＯ，（Ｐｂ，Ｌａ）ＴｉＯ３）である。さらに、ハイ−ε−誘電体としては、また酸化タンタル（Ｔａ２Ｏ５）が使用される。以下において、誘電性としては誘電性、常誘電性又は強誘電性層が理解されるべきであるので、誘電性金属酸化物層は誘電性、常誘電性又は強誘電性特性を有することができる。
【００１８】
第１の導電性層の側面領域の保護の他に、本発明による方法により製造されたマイクロエレクトロニック構造は、さらに誘電性金属酸化物含有層の堆積のための均一な下地をも有する。これは特に、第３の導電性層もまた第２の導電性層も白金からなり、かつそれにより層構造の表面もまたその側面も白金層で被覆されていることにより達成される。層構造の同じ材料からなる表面は、誘電性金属酸化物含有層での層構造の比較的均一なエッジ被覆を可能にし、それにより特に局所的に高い電界強度を回避することができる。さらに、層構造の側壁に形成された白金からなる保護層は第１の導電性層を十分に酸化から保護する。
【００１９】
以下に、本発明を実施例により図面を参照して説明する。
【００２０】
図１には、基板５が示され、その表面１０にチタン層１５、窒化チタン層２０及び白金層１５が積層体の形で存在する。場合により、チタン層１５はタンタルからかつ窒化チタン層２０は窒化タンタル層からなっていてもよい。引き続き、３つの層１５，２０及び２５を一緒にエッチングする。その際、基板の表面１０上に互いに分離された層構造３０が残る。これらの層構造３０は、それぞれ下方領域に配置されたチタン層１５及び窒化チタン層２０及び上方領域に存在する白金層２５を含む。この実施例においては、白金層２５は第３の導電性層であり、それに対してチタン層１５及び窒化チタン層２０は一緒に第１の導電性層を形成する。場合により、白金層２５と窒化チタン層２０の間にもう１つの別の層、特に酸素拡散バリアが存在してもよく、該バリアは同様に第１の導電性層に入れることができる。
【００２１】
層構造３０は、それぞれ少なくとも１つの側壁３５を有し、該側壁はこの場合には基板５の表面１０に対してほぼ垂直に配向されている。しかしながら、側壁３５は傾斜していてもよい。傾斜度は特に白金層２５、チタン層１５及び窒化チタン層２０の構造化のために使用されるエッチング法に左右される。このことは暗示的に白金層２５の丸み付けられた角４０により示されている。層構造３０が円柱状に形成されている限り、該層は層構造を完全に包囲する唯一の側壁３５を有する。それぞれの層構造３０の下にさらに、ポリシリコンが充填されたコンタクトホール４２を有し、これは基板５を貫通しかつ例えばここでは詳細には図示されていない選択トランジスタに通じている。
【００２２】
引き続き、ここでは第２の導電性層を形成するもう１つの白金層４５を基板５及び層構造３０に被膜する。この場合、層構造３０の側壁３５を別の白金層４５で覆うことは不必要である。それにより、白金層４５の被膜のために不一致の方法、例えばスパッタリング又は蒸着を使用することもできる。引き続き、別の白金層４５をスパッタエッチング法でエッチバックする。このエッチング法の際には、一般にアルゴン及び別の添加物、例えば塩素及び酸素からなるガス混合物を使用する。該添加物は、特に白金層４５の均一なエッチバックを惹起し、それにより比較的平滑な表面を形成することができる。別の白金層４５の本来の剥離は、スパッタエッチングプロセス中に方向付けたアルゴンイオンを用いた別の白金層４５のショットにより行う、即ちアルゴンイオンは電界により加速されかつ比較的高い速度で別の白金層４５に衝突する。アルゴンイオンが別の白金層４５に衝突する角度は、自由に選択することができるが、しかし２つの層構造３０の間に存在する別の白金層４５は基板５の表面１０からできるだけ完全に分離することができるように調整すべきである。これは一面では隣接した層構造３０の完全に電気的なアイソレーション及び他面では各層構造３０の側壁３５のできるだけ完全な被覆のために必要である。衝突するアルゴンイオンは、矢印５０で示されている。
【００２３】
方向付けたアルゴンイオン５０とは異なり、別の白金層４５から飛び出した白金イオンは、実質的に余弦分布に相当する角度分布を有する。それにより、剥離された白金原子は層構造３０の単数又は複数の側壁３５に達しかつそこに堆積することができる。剥離した白金原子は、矢印５５で示されている。
【００２４】
別の白金層４５のエッチバックにより、側面エッジウェブの形の金属保護層６０が層構造３０の側壁３５に形成される。これは殆ど完全に、基板５の表面１０からほぼ完全に除去された別の白金層４５から剥離材料からなる。この場合、層構造３０は今やもはや白金層４５によって電気的に相互に結合されていないことが重要である。白金からなりかつ側壁３５を完全に覆いかつ白金層２５まで達する金属保護層６０により、層構造３０は完全に白金層により覆われている。それにより、唯一の材料からなる表面が誘電性金属酸化物含有層の後続の堆積のために提供される。さらに、金属保護層６０はその縁部領域６５、即ち層構造３０の側壁３５の領域内のチタン層１５及びチタン層２０を保護する。この方法で製造されたマイクロエレクトロニック構造のもう１つの利点は、被膜された金属保護層６０が場合により存在する層構造の鋭利なエッジを覆いかつ容易に補償することにある。それにより覆うのが困難なトポロジーの丸み付けられ、ひいては無段にもしくは連続的に延びる高低移行部が形成され、該高低移行部に続いて被膜される誘電性金属酸化物含有層が均一にかつ応力を発生せずに成長することができる。さらに、金属保護層６０は僅かな傾斜度を有し、該傾斜度は同様に誘電性金属酸化物含有層の改良された堆積に貢献する。前記の構造は、図４に示されている。
【００２５】
引き続き、図５に基づき層構造３０及び基板５に誘電性金属酸化物含有層７０、例えばＢＳＴ層を全面的にかつ同一形で被膜する。これは好ましくはＣＶＤ法により行う。この際、層厚さは少なくとも金属保護層６０及び白金層２５の範囲内においては同じ材料に基づき殆ど一定である。引き続き、誘電性金属酸化物含有層７０に全面的にかつ十分に同一形状で白金からなる上方電極層７５を被膜する。場合により、誘電性金属酸化物含有層７０は、所望の誘電性特性、即ち高い相対誘電率か又は残留分極を改善するために、なお酸素の存在下での高温度工程により結晶化処理を行わねばならない。
【００２６】
本発明による方法は、特に、絶縁基板５上に好ましくは積層体の形で構成された多数のメモリコンデンサが存在する半導体メモリの製造の際に使用される。この場合、第１、第２及び第３の導電性層が、コンデンサ誘電体（誘電性金属酸化物含有層）及び別の上方電極により覆われた必要なバリアを含む下方電極を形成する。
【図面の簡単な説明】
【図１】  マイクロエレクトロニック構造を製造する際の第１工程を示す図である。
【図２】  マイクロエレクトロニック構造を製造する際の第２工程を示す図である。
【図３】  マイクロエレクトロニック構造を製造する際の第３工程を示す図である。
【図４】  マイクロエレクトロニック構造を製造する際の第４工程を示す図である。
【図５】  マイクロエレクトロニック構造を製造する際の第５工程を示す図である。
【符号の説明】
５  基板、  １０  基板の表面、  １５  チタン層、  ２０  窒化チタン層、  ２５  白金層、  ３０  層構造、  ３５  側壁、  ４０  丸み付けられたエッジ、  ４２  コンタクトホール、  ４５  別の白金層、  ５０  アルゴンイオン、  ５５  白金原子、  ６０  金属保護層、  ６５  縁部、  ７０  誘電性金属酸化物含有層、  ７５  上方電極
【図１】
0003889224.tif 000002
【図２】
0003889224.tif 000003
【図３】
0003889224.tif 000004
【図４】
0003889224.tif 000005
【図５】
0003889224.tif 000006