(57)【特許請求の範囲】
【請求項１】
第１の電源電圧によって振幅が決定された入力信号のレベルを上記第１の電源電圧と異なる第２の電源電圧に応じたレベルに変換するレベル変換回路であって、
上記入力信号と当該入力信号と逆相する反転信号に応じて、互いに逆相する第１と第２の電流を出力する第１と第２の電流発生回路と、
第１のノードと上記第１の電流の出力端子との間に直列接続され、制御端子にバイアス電圧が印加され、チャネル導電型の異なる第１と第２のトランジスタと、
第２のノードと上記第２の電流の出力端子との間に直列接続され、制御端子に上記バイアス電圧が印加され、チャネル導電型の異なる第３と第４のトランジスタと、
上記第２の電源電圧を動作電源電圧として、上記第１および第２のノードに接続され、上記第１および第２の電流に応じて当該第１および第２のノードの電位を保持するレベル保持回路と、
上記第２の電源電圧の供給線と基準電位線との間に接続され、上記第１のノードの電圧に応じて、上記第２の電源電圧で振幅が決定される出力信号を出力する出力回路と、
上記第１のノードと上記反転信号を供給する信号線との間に接続されているキャパシタと
を有するレベル変換回路。
【請求項２】
上記第１の電源電圧を受けて動作し、上記入力信号と逆相する上記反転信号を出力する反転回路
を有する請求項１記載のレベル変換回路。
【請求項３】
上記第１の電流発生回路は、上記第１の電流出力端子と基準電位線との間に接続され、制御端子に上記入力信号が印加される第１の電流発生用トランジスタを有し、
上記第２の電流発生回路は、上記第２の電流出力端子と上記基準電位線との間に接続され、制御端子に上記反転信号が印加される第２の電流発生用トランジスタを有する
請求項１記載のレベル変換回路。
【請求項４】
上記レベル保持回路は、上記第２の電源電圧の供給線と上記第１のノードとの間に接続され、制御端子が上記第２のノードに接続されている第１のレベル保持用トランジスタと、
上記第２の電源電圧の供給線と上記第２のノードとの間に接続され、制御端子が上記第１のノードに接続されている第２のレベル保持用トランジスタと
を有する請求項１記載のレベル変換回路。
【請求項５】
上記出力回路は、上記第２の電源電圧の供給線と出力端子との間に接続され、制御端子が上記第１のノードに接続されている第１の出力用トランジスタと、
上記出力端子と上記基準電位線との間に接続され、制御端子に上記反転信号が印加され、上記第１の出力用トランジスタと異なるチャネル導電型を有する第２の出力用トランジスタとを有し、
上記出力端子から上記第２の電源電圧に応じて振幅が決定される出力信号が出力される
請求項１記載のレベル変換回路。
【請求項６】
上記第１の電源電圧を受けて動作し、上記入力信号と逆相する反転信号を発生し、さらに当該反転信号のレベルを所定の値に規定して、上記バイアス電圧として出力する第２の反転回路
を有する請求項１記載のレベル変換回路。
【請求項７】
上記第２の反転回路は、上記第１の電源電圧の供給線と出力端子との間に接続され、制御端子が上記入力信号の入力端子に接続されている第５のトランジスタと、
一方の端子が上記基準電位線に接続され、制御端子が上記入力信号の入力端子に接続されている上記第５のトランジスタと異なるチャネル導電型を有する第６のトランジスタと、
上記出力端子と上記第５のトランジスタの他方の端子との間に直列接続されている第１と第２のダイオードと
を有する請求項６記載のレベル変換回路。
【請求項８】
上記第２の電源電圧の供給線と上記第２の反転回路の出力端子との間に接続され、制御端子が上記第１の電源電圧の供給線に接続されている第７のトランジスタを有する
請求項７記載のレベル変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、異なる電源電圧で動作する回路間に設けられ、一の電源電圧で動作する回路の出力信号のレベルを他の電源電圧で動作する回路に適応可能なレベルに変換するレベル変換回路に関するものである。
【０００２】
【従来の技術】
半導体回路の消費電力は、電源電圧の二乗に比例するので、低消費電力化を実現するために低電源電圧化がもっとも有効な手段である。しかし、回路の動作速度などの諸条件によって低電源電圧化を実現できない回路部分もある。また、低電源電圧化が行われていない従来の半導体装置と接続して動作することもしばしばある。このような場合、異なる電源電圧で動作する回路において、それぞれの信号レベルはその回路の電源電圧によって決まるので、一の電源電圧で動作する回路の出力信号をレベル変換回路を介してレベルを変換してから他の電源電圧で動作する回路に入力しなければならない。
【０００３】
信号のレベル変換に伴う消費電力を低く抑制できるレベル変換回路が望まれている。このため、レベル変換による直流電流の発生を防止できる種々のレベル変換回路が提案されている。図６は従来のレベル変換回路の一例を示している。このレベル変換回路は、内部電源電圧ＶDDで動作する回路の信号レベルを外部電源電圧ＶDD0 で動作する他の回路に適応可能はレベルに変換して出力する。なお、ここで内部電源電圧ＶDDを、例えば、１．２Ｖ〜２．０Ｖの範囲内にあるとし、外部電源電圧ＶDD0 を、例えば、３．３Ｖとする。即ち、図６に示すレベル変換回路は、振幅が１．２Ｖ〜２．０Ｖの入力信号を振幅３．３Ｖの信号に変換することができる。
【０００４】
図６に示すように、このレベル変換回路において、ｐＭＯＳトランジスタＰＴ１とｎＭＯＳトランジスタＮＴ１によりインバータが構成され、ｐＭＯＳトランジスタＰＴ６とｎＭＯＳトランジスタＮＴ６，ＮＴ７，ＮＴ８によりもう一つのインバータが構成されている。トランジスタＮＴ７とＮＴ８は、それぞれダイオード接続され、ノードＮＤ４のバイアス電位を設定する。なお、これらのインバータは、電源電圧ＶDDで動作する。
ｐＭＯＳトランジスタＰＴ２とＰＴ３によりラッチ回路が構成され、当該ラッチ回路におけるノードＮＤ２の信号により、出力用トランジスタＰＴ７を駆動する。トランジスタＰＴ２とｐＭＯＳトランジスタＰＴ４、ｎＭＯＳトランジスタＮＴ２，ＮＴ４は直列接続され、また、トランジスタＰＴ３とｐＭＯＳトランジスタＰＴ５、ｎＭＯＳトランジスタＮＴ３，ＮＴ５は直列接続されている。トランジスタＰＴ２とＰＴ３で構成されたラッチ回路は、トランジスタＮＴ４およびＮＴ５により発生された互いに逆相する電流Ｉ1 とＩ2 によって駆動される。
【０００５】
入力信号ＳINの振幅は、電源電圧ＶDDにより決まり、例えば、１．２Ｖ〜２．０Ｖの範囲内にある。本例のレベル変換回路によって、入力信号ＳINのレベルが変換され、例えば、電源電圧ＶDD0 で動作する回路に適応できるように、振幅が３．３Ｖの信号ＳOUT に変換される。
【０００６】
図６に示すように、入力信号ＳINは、トランジスタＰＴ１とＮＴ１からなるインバータに入力され、その反転信号がノードＮＤ１に出力される。トランジスタＮＴ４のゲートに入力信号ＳINが入力され、トランジスタＮＴ５のゲートには、インバータの出力信号、即ち、入力信号ＳINの反転信号が入力される。このため、トランジスタＮＴ４、ＮＴ５には入力信号ＳINに応じてそれぞれ逆相の電流が流れる。これらのトランジスタのドレイン電流は、トランジスタＰＴ２とＰＴ３にそれぞれ入力されるので、トランジスタＰＴ２とＰＴ３で構成されたラッチ回路は入力信号ＳINに応じてスイッチングが行われ、ノードＮＤ２とノードＮＤ３の電圧レベルはそれぞれ決まる。
【０００７】
ここで、例えば、入力信号ＳINがハイレベルのとき、ノードＮＤ１がローレベルに保持され、トランジスタＮＴ４にはトランジスタＮＴ５より大きな電流が流れる（Ｉ1 ＞Ｉ2 ）。このため、ラッチ回路を構成するトランジスタＰＴ２がオフし、トランジスタＰＴ３がオンし、ノードＮＤ２がローレベルに保持され、ノードＮＤ３はハイレベルに保持される。
【０００８】
ノードＮＤ２の信号レベルによって、出力用トランジスタＰＴ７が駆動される。トランジスタＰＴ７のドレイン電源電圧ＶDD0 、例えば、３．３Ｖに保持されているので、トランジスタＰＴ７がオンする。また、トランジスタＰＴ８がオンし、ノードＮＤ１がローレベルにあるので、トランジスタＮＴ１１がオフとなる。このため、出力ノードＮＤ５に接続されている負荷容量ＣL は電源電圧ＶDD0 、トランジスタＰＴ７，ＰＴ８の経路を流れる電流によって電源電圧ＶDD0 近くまで充電される。
【０００９】
入力信号ＳINがローレベルのとき、ノードＮＤ１がハイレベルに保持される。このとき、トランジスタＮＴ４にはトランジスタＮＴ５より小さい電流が流れる（Ｉ1 ＜Ｉ2 ）ので、ラッチ回路を構成するトランジスタＰＴ２がオンし、トランジスタＰＴ３がオフし、ノードＮＤ２はハイレベル、ノードＮＤ３はローレベルに保持される。このため、トランジスタＰＴ７がオフする。また、ノードＮＤ１がハイレベルなので、トランジスタＮＴ１０とＮＴ１１がともにオンし、負荷容量ＣL は、トランジスタＮＴ１０，ＮＴ１１を介して共通電位ＶSS側に放電される。やがて、出力ノードＮＤ５はほぼ共通電位ＶSSに保持される。
【００１０】
上述したように、本例のレベル変換回路によって、例えば、電源電圧ＶDDにより決定された入力信号ＳINの振幅レベルが変換され、電源電圧ＶDD0 で動作する回路に十分適応可能な信号ＳOUT が出力される。本例のレベル変換回路を用いることで、動作電源電圧の異なる回路間に信号の入出力を行うことができる。また、レベル変換回路における直流電流の発生が抑制され、低消費電力で信号レベルの変換を実現できる。
【００１１】
【発明が解決しようとする課題】
ところで、上述した従来のレベル変換回路では、外部の負荷容量、例えば、図６に示す負荷容量ＣL を駆動するために、出力用トランジスタＰＴ７のゲート幅を大きくしなければならない。これによって、トランジスタＰＴ７のゲート端子の寄生容量が大きくなる。即ち、ノードＮＤ２の寄生容量が大きくなるので、トランジスタＰＴ２とＰＴ３で構成されたラッチ回路の切り換え速度が低下してしまう。このため、高周波数の入力信号に対して正しくレベル変換を行うことができなくなるという不利益がある。
【００１２】
図７および図８は、動作周波数が１００ＭＨｚの入力信号ＳINが入力された場合のレベル変換回路の各ノードの電位および出力信号ＳOUT を示している。図７は電源電圧ＶDDが１．２Ｖ、図８は電源電圧ＶDDが２．０Ｖの場合の信号波形をそれぞれ示している。
【００１３】
図７に示すように、電源電圧ＶDDが１．２Ｖの場合に、入力信号ＳINのレベルは、交互に０Ｖと１．２Ｖになる。これに応じてノードＮＤ１に入力信号ＳINの論理反転レベルの信号が出力される。しかし、ノードＮＤ２の信号レベルは、入力信号ＳINのレベル変化に追従できず、トランジスタＰＴ２とＰＴ３からなるラッチ回路は正常にスイッチングを行うことができない。このため、ノードＮＤ２の信号レベルによって、出力用トランジスタＰＴ７が十分駆動されることができず、出力信号ＳOUT のレベルは十分に振り切れなくなる。
【００１４】
図８に示すように、電源電圧ＶDDが２．０Ｖの場合に、入力信号ＳINの振幅が２．０Ｖに増加したことにより、トランジスタＮＴ４とＮＴ５に流れる電流が増加し、ラッチ回路の切り換え速度が改善される。しかし、ラッチ回路の切り換えに伴い、ノードＮＤ２とＮＤ３の電圧レベルはクロスすることができない。このため、出力信号ＳOUT の振幅は完全に振り切ることができない。
【００１５】
このように、上述したレベル変換回路の切り換え速度を改善するために、ｎＭＯＳトランジスタＮＴ４とＮＴ５およびラッチ回路を構成するｐＭＯＳトランジスタＰＴ２とＰＴ３のゲート幅を大きくし、スイッチング動作のときこれらのトランジスタを流れる電流を大きくする方法がある。しかし、トランジスタＰＴ２とＰＴ３のゲート幅の増加は、ノードＮＤ２の寄生容量の増加を招く。また、回路のスイッチング電流の増加により消費電流が大幅に増えるが、ノードＮＤ２の寄生容量が増加するため、スイッチング速度の改善にはそれほど効果が期待できない。
【００１６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、低消費電力で信号レベルの変換を実現できるレベル変換回路を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明のレベル変換回路は、第１の電源電圧によって振幅が決定された入力信号のレベルを上記第１の電源電圧と異なる第２の電源電圧に応じたレベルに変換するレベル変換回路であって、上記入力信号と当該入力信号と逆相する反転信号に応じて、互い逆相する第１と第２の電流を出力する第１と第２の電流発生回路と、第１のノードと上記第１の電流の出力端子との間に直列接続され、制御端子にバイアス電圧が印加され、チャネル導電型の異なる第１と第２のトランジスタと、第２のノードと上記第２の電流の出力端子との間に直列接続され、制御端子に上記バイアス電圧が印加され、チャネル導電型の異なる第３と第４のトランジスタと、上記第２の電源電圧を動作電源電圧として、上記第１および第２のノードに接続され、上記第１および第２の電流に応じて当該第１および第２のノードの電位を保持するレベル保持回路と、上記第２の電源電圧の供給線と基準電位線との間に接続され、上記第１のノードの電圧に応じて、上記第２の電源電圧で振幅が決定される出力信号を出力する出力回路と、上記第１のノードと上記反転信号を供給する信号線との間に接続されているキャパシタとを有する。
【００１８】
また、本発明では、好適には、上記第１の電流発生回路は、上記第１の電流出力端子と基準電位線との間に接続され、制御端子に上記入力信号が印加される第１の電流発生用トランジスタを有し、上記第２の電流発生回路は、上記第２の電流出力端子と上記基準電位線との間に接続され、制御端子に上記反転信号が印加される第２の電流発生用トランジスタを有し、上記レベル保持回路は、上記第２の電源電圧の供給線と上記第１のノードとの間に接続され、制御端子が上記第２のノードに接続されている第１のレベル保持用トランジスタと、上記第２の電源電圧の供給線と上記第２のノードとの間に接続され、制御端子が上記第１のノードに接続されている第２のレベル保持用トランジスタとを有する。
【００１９】
また、本発明では、好適には、上記出力回路は、上記第２の電源電圧の供給線と出力端子との間に接続され、制御端子が上記第１のノードに接続されている第１の出力用トランジスタと、上記出力端子と上記基準電位線との間に接続され、制御端子に上記反転信号が印加され、上記第１の出力用トランジスタと異なるチャネル導電型を有する第２の出力用トランジスタとを有し、上記出力端子から上記第２の電源電圧に応じて振幅が決定される出力信号が出力される。
【００２０】
さらに、本発明では、好適には、上記第１の電源電圧で動作し、上記入力信号と逆相する反転信号を発生し、さらに当該反転信号のレベルを所定の値に規定して、上記バイアス電圧として出力する第２の反転回路を有し、上記第２の反転回路は、上記第１の電源電圧の供給線と出力端子との間に接続され、制御端子が上記入力信号の入力端子に接続されている第５のトランジスタと、一方の端子が上記基準電位線に接続され、制御端子が上記入力信号が入力される入力端子に接続されている上記第５のトランジスタと異なるチャネル導電型を有する第６のトランジスタと、上記出力端子と上記第５のトランジスタの他方の端子との間に直列接続されている第１と第２のダイオードとを有する。
【００２１】
本発明によれば、入力信号および当該入力信号と逆相する反転信号に応じて、互いに逆相する第１と第２の電流が発生される。これらの逆相の電流に応じてラッチ回路により第１と第２のノードの電位がそれぞれ保持される。上記第１のノードの電圧および上記入力信号の反転信号に応じて出力回路を構成する第１および第２の出力用トランジスタをそれぞれ制御することによって、振幅が第１の電源電圧で規定された入力信号に応じて、第２の電源電圧で振幅が規定された出力信号が得られる。
さらに、上記第１のノードと上記入力信号の反転信号を供給する信号線との間にキャパシタが接続されているので、入力信号のレベルの切り換えに応じて当該キャパシタにスイッチング電流が発生し、当該スイッチング電流により、上記第１のノードの寄生容量の充放電電流が補われる。このため、レベル変換回路のスイッチング特性が改善され、高速な入力信号に追従して正しくレベル変換された出力信号が得られる。
【００２２】
【発明の実施の形態】
図１は本発明に係るレベル変換回路の一実施形態を示す回路図である。
図示のように、本実施形態のレベル変換回路は、ｐＭＯＳトランジスタＰＴ１とｎＭＯＳトランジスタＮＴ１からなるインバータＩＮＶ１、ｐＭＯＳトランジスタＰＴ６とｎＭＯＳトランジスタＮＴ６，ＮＴ７，ＮＴ８からなるインバータＩＮＶ２、ｐＭＯＳトランジスタＰＴ２，ＰＴ３，ＰＴ４，ＰＴ５とｎＭＯＳトランジスタＮＴ２，ＮＴ３，ＮＴ４，ＮＴ５からなる出力駆動回路１０、出力用ｐＭＯＳトランジスタＰＴ７，ＰＴ８とｎＭＯＳトランジスタＮＴ１０，ＮＴ１１からなる出力回路２０およびキャパシタＣB で構成されている。
【００２３】
インバータＩＮＶ１において、トランジスタＰＴ１とＮＴ１のゲートは共通に接続され、その接続点はインバータＩＮＶ１の入力端子を構成している。トランジスタＰＴ１とＮＴ１のソースはそれぞれ電源電圧ＶDDの供給線および共通電位ＶSSの供給線に接続され、トランジスタＰＴ１とＮＴ１のドレイン同士は共通に接続され、その接続点はインバータＩＮＶ１の出力ノードＮＤ１を構成している。
インバータＩＮＶ２において、トランジスタＰＴ６とＮＴ６のゲートが共通に接続され、その接続点はインバータＩＮＶ２の入力端子を構成している。トランジスタＰＴ６とＮＴ６のソースはそれぞれ電源電圧ＶDDの供給線および共通電位ＶSSの供給線に接続されている。トランジスタＮＴ７とＮＴ８はダイオード接続され、これらのダイオードはトランジスタＰＴ６とＮＴ６のドレインの間に直列接続されている。
即ち、インバータＩＮＶ１とＩＮＶ２はともに内部電源電圧ＶDDを動作電源電圧として動作する。また、インバータＩＮＶ１およびＩＮＶ２の入力端子はともに入力信号ＳINの入力端子に接続されている。
【００２４】
出力駆動回路１０において、トランジスタＰＴ２とＰＴ３によりラッチ回路（レベル保持回路）が構成されている。図示のように、トランジスタＰＴ２とＰＴ３のソースはともに電源電圧ＶDD0 の供給線に接続され、トランジスタＰＴ２のゲートはトランジスタＰＴ３のドレインに接続され、トランジスタＰＴ３のゲートはトランジスタＰＴ２のドレインに接続されている。なお、トランジスタＰＴ２のドレインとＰＴ４のソースとの接続点はノードＮＤ２を形成し、トランジスタＰＴ３のドレインとＰＴ５のソースとの接続点はノードＮＤ３を形成している。
【００２５】
トランジスタＰＴ４，ＮＴ２およびＮＴ４はノードＮＤ２と共通電位線との間に直列接続されている。トランジスタＰＴ５，ＮＴ３およびＮＴ５はノードＮＤ３と共通電位線との間に直列接続されている。トランジスタＰＴ４，ＰＴ５およびＮＴ２，ＮＴ３のゲートは共通に接続され、当該接続点はノードＮＤ４を形成している。
トランジスタＮＴ４のゲートは、インバータＩＮＶ１の入力端子に接続され、トランジスタＮＴ５のゲートは、インバータＩＮＶ１の出力ノードＮＤ１に接続されている。
【００２６】
出力回路２０において、トランジスタＰＴ７，ＰＴ８およびトランジスタＮＴ１０，ＮＴ１１が電源電圧ＶDD0 の供給線と共通電位線との間に直列接続されている。トランジスタＰＴ７のゲートはノードＮＤ２に接続され、トランジスタＰＴ８のゲートはノードＮＤ４に接続されている。さらに、トランジスタＮＴ１０のゲートは電源電圧ＶDDの供給線に接続され、トランジスタＮＴ１１のゲートはインバータＩＮＶ１の出力ノードＮＤ１に接続されている。
【００２７】
さらに、キャパシタＣB は、ノードＮＤ２とノードＮＤ１との間に接続されている。
【００２８】
トランジスタＮＴ９のゲートは電源電圧ＶDDの供給線に接続され、ドレインは電源電圧ＶDD0 の供給線に接続され、ソースはノードＮＤ４に接続されている。このため、電源電圧ＶDDはトランジスタＮＴ７，ＮＴ８およびＮＴ９のゲート−ソース間電圧の合計より低いとき、トランジスタＮＴ９はオンしない。例えば、電源電圧ＶDDが１．２Ｖのとき、トランジスタＮＴ９はオフし、電源電圧ＶDDが２．０Ｖの場合、トランジスタＮＴ９がオンする。なお、トランジスタＮＴ９がオンのときインバータＩＮＶ２は動作状態にあり、トランジスタＮＴ９がオフのとき、インバータＩＮＶ２は非動作状態にある。
インバータＩＮＶ２が動作状態にある場合、入力信号ＳINのレベルに応じてノードＮＤ４の電圧が設定される。入力信号ＳINがハイレベルのとき、トランジスタＮＴ６がオンし、ノードＮＤ４の電圧は、ダイオード接続されているトランジスタＮＴ７とＮＴ８のゲート−ソース間電圧によってほぼ決まる。例えば、トランジスタＮＴ７とＮＴ８のゲート−ソース間電圧をともに０．６Ｖとすると、ノードＮＤ４はほぼ１．２Ｖに保持される。
入力信号ＳINがローレベルのとき、トランジスタＮＴ６がオフし、トランジスタＰＴ６がオンするので、ノードＮＤ４は電源電圧ＶDDに近いレベルに保持される。
【００２９】
図２〜図５は、本実施形態のレベル変換回路のスイッチング動作を示す波形図である。以下、図１の回路図および図２〜図５の波形図を参照しつつ、本実施形態のレベル変換回路の動作について説明する。
なお、ここで、入力信号ＳINの周波数を１００ＭＨｚとし、また、外部電源電圧ＶDD0 を３．３Ｖとする。図２および図３は、内部電源電圧ＶDDが１．２Ｖの場合に、入出力信号およびレベル変換回路の各ノードの信号波形を示し、図４および図５は、内部電源電圧ＶDDが２．０Ｖの場合、入出力信号およびレベル変換回路の各ノードの信号波形を示している。
【００３０】
まず、図２および図３を参照しつつ、内部電源電圧ＶDDが１．２Ｖの場合のレベル変換回路の動作について説明する。
図２に示すように、入力信号ＳINの振幅は、内部電源電圧ＶDDにより決定され、最大値がほぼ電源電圧ＶDDと同じく１．２Ｖとなり、最小値が共通電位ＶSSと同じく０Ｖになる。
【００３１】
入力信号ＳINばローレベルのとき、インバータＩＮＶ１の出力ノードＮＤ１はハイレベル、例えば、電源電圧ＶDDのレベルに保持される。このとき、出力駆動回路１０において、トランジスタＮＴ４を流れる電流がトランジスタＮＴ５を流れる電流より小さく、ノードＮＤ２がハイレベルに、ノードＮＤ３がローレベルにそれぞれ保持される。このため、トランジスタＰＴ２とＰＴ３からなるラッチ回路において、トランジスタＰＴ２がオン、トランジスタＰＴ３がオフする。
【００３２】
図２は、ノードＮＤ２およびノードＮＤ３のレベルをそれぞれ示している。ノードＮＤ２の信号により、トランジスタＰＴ７が駆動されるので、このとき、トランジスタＰＴ７がオフする。
一方、インバータＩＮＶ１の出力ノードＮＤ１がハイレベルにあるので、トランジスタＮＴ１１がオンし、さらにトランジスタＮＴ１０もオンするので、出力ノードＮＤ５はローレベル、例えば、共通電位ＶSSに保持される。
【００３３】
即ち、入力信号ＳINがローレベルのとき、出力信号ＳOUT もローレベルに保持される。このとき、ノードＮＤ２とノードＮＤ１との間に接続されているキャパシタＣB は、ノードＮＤ２とノードＮＤ１との電位差により充電される。図２に示すように、このときノードＮＤ２とノードＮＤ１との電位差は約２Ｖにある。
【００３４】
入力信号ＳINがローレベルからハイレベルに切り換わったとき、インバータＩＮＶ１の出力ノードＮＤ１がハイレベルからローレベルに切り換わる。このため、トランジスタＮＴ４とＮＴ５を流れる電流が変化し、トランジスタＮＴ４側にトランジスタＮＴ５側より大きい電流が流れる。これに応じてノードＮＤ２の電位が低下し、ノードＮＤ３の電位が上昇する。このため、ラッチ回路を構成するトランジスタＰＴ２とＰＴ３が切り換わり、トランジスタＰＴ２がオフし、トランジスタＰＴ３がオンする。
【００３５】
ノードＮＤ２の信号によりトランジスタＰＴ７が駆動されるので、ノードＮＤ２の電位の低下に伴い、トランジスタＰＴ７がオンする。さらに、トランジスタＰＴ８もオンし、また、ノードＮＤ１がローレベルにあるので、トランジスタＮＴ１１がオフするので、出力ノードＮＤは電源電圧ＶDD0 に応じたハイレベルに保持される。このとき、負荷容量ＣL はトランジスタＰＴ７とＰＴ８を介して電源電圧ＶDD0 により充電される。
【００３６】
入力信号ＳINがハイレベルからローレベルに切り換わったとき、インバータＩＮＶ１の出力ノードＮＤ１がローレベルからハイレベルに切り換わる。このとき、トランジスタＮＴ４とＮＴ５を流れる電流が変化し、トランジスタＮＴ５側にトランジスタＮＴ４側より大きい電流が流れる。これに応じてノードＮＤ２の電位が上昇し、ノードＮＤ３の電位が低下するので、出力回路２０におけるトランジスタＮＴ７がオン状態からオフ状態に変わる。一方、ノードＮＤ１が電位が上昇するので、トランジスタＮＴ１１がオンする。このため、出力ノードＮＤ５の電位が低下し、共通電位ＶSSに保持される。このとき、負荷容量ＣL はトランジスタＮＴ１０とＮＴ１１を介して共通電位ＶSS側に放電する。
【００３７】
図３（ａ）および（ｂ）は、それぞれキャパシタＣB に流れる電流ＩB およびノードＮＤ２の電位の変化を示している。図３（ａ）に示すように、入力信号ＳINがローレベルからハイレベルへ切り換わったとき、ノードＮＤ２がハイレベルからローレベルに切り換わる。また、ノードＮＤ１もハイレベルからローレベルに切り換わり、キャパシタＣB には、ノードＮＤ２からノードＮＤ１に向かって流れるスイッチング電流が発生する（図３における負の電流ＩB ）。このスイッチング電流によって、ノードＮＤ２の寄生容量の放電電流が補われる。
一方、入力信号ＳINがハイレベルからローレベルに切り換わったとき、ノードＮＤ２がローレベルからハイレベルに切り換わり、また、インバータＩＮＶ１の出力ノードＮＤ１もローレベルからハイレベルに切り換わる。このとき、キャパシタＣB には、ノードＮＤ１からノードＮＤ２に向かったスイッチング電流が流れる（図３における正の電流ＩB ）。このスイッチング電流によって、ノードＮＤ２の寄生容量の充電電流が補われる。
【００３８】
図４および図５は、内部電源電圧ＶDDが２．０Ｖの場合の入出力信号およびレベル変換回路の各ノードの信号変化を示している。図４および図５に示すように、内部電源電圧ＶDDが２．０Ｖの場合において、レベル変換回路は内部電源電圧ＶDDが１．２Ｖのときとほぼ同じように動作する。
ただし、内部電源電圧ＶDDが２．０Ｖの場合に、入力信号ＳINの振幅が内部電源電圧ＶDDが１．２Ｖのときより大きくなり、これに応じてトランジスタＮＴ４またはＮＴ５を流れる電流が大きくなる。このため、トランジスタＰＴ２とＰＴ３からなるラッチ回路のスイッチング特性が改善され、レベル変換回路全体の動作特性が内部電源電圧ＶDD１．２Ｖのときより改善される。
【００３９】
上述したように、内部電源電圧ＶDDが１．２Ｖの場合に、入力信号ＳINのレベルの切り換えに従って、インバータＩＮＶ１の出力ノードＮＤ１および出力駆動回路１０におけるノードＮＤ２の電位がそれぞれ切り換わる。これに伴って、ノードＮＤ２とノードＮＤ１との間に接続されているキャパシタＣB にはスイッチング電流ＩB が流れる。当該スイッチング電流によって、ノードＮＤ２の寄生容量の充放電電流が補われて、トランジスタＰＴ２とＰＴ３で構成されたラッチ回路のスイッチング速度が向上するので、出力回路２０のスイッチング速度も改善される。この結果、内部電源電圧ＶDDが１．２Ｖの場合においても、出力信号ＳOUT のレベルが外部電源電圧ＶDD0 と共通電位ＶSSとの間に十分振り切ることができ、高周波の入力信号ＳINに追従して正しくレベル変換された出力信号ＳOUT が得られる。
【００４０】
以上説明したように、本実施形態によれば、入力信号ＳINのレベル変化に応じてインバータＩＮＶ１の出力ノードＮＤ１のレベルを設定し、トランジスタＮＴ４とＮＴ５に互いに逆相の電流を発生し、ノードＮＤ２とＮＤ３のレベルを制御し、トランジスタＰＴ２とＰＴ３からなるラッチ回路により保持する。ノードＮＤ２とＮＤ１の信号により出力回路２０のトランジスタＰＴ７とＮＴ１１を駆動し、出力ノードＮＤ５のレベルを制御し、内部電源電圧ＶDDにより振幅が制御された入力信号ＳINのレベルを外部電源電圧ＶDD0 に応じて変換する。ノードＮＤ２とＮＤ１間のキャパシタＣB のスイッチング電流によりノードＮＤ２の寄生容量の充放電電流を補うので、スイッチング特性を改善でき、且つ低消費電力で信号のレベル変換を実現可能である。
【００４１】
【発明の効果】
以上説明したように、本発明のレベル変換回路によれば、寄生容量の充放電電流をキャパシタのスイッチング電流により補うことによって、レベル変換回路のスイッチング特性を改善でき、且つスイッチングに伴う直流電流の発生を回避でき、消費電流の増加を防止できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るレベル変換回路の一実施形態を示す回路図である。
【図２】内部電源電圧ＶDDが１．２Ｖの場合のレベル変換回路の動作を示す波形図である。
【図３】内部電源電圧ＶDDが１．２Ｖの場合のキャパシタＣB のスイッチング電流およびラッチ回路のノード電位を示す波形図である。
【図４】内部電源電圧ＶDDが２．０Ｖの場合のレベル変換回路の動作を示す波形図である。
【図５】内部電源電圧ＶDDが２．０Ｖの場合のキャパシタＣB のスイッチング電流およびラッチ回路のノード電位を示す波形図である。
【図６】従来のレベル変換回路の一例を示す回路図である。
【図７】内部電源電圧ＶDDが１．２Ｖの場合のレベル変換回路の動作を示す波形図である。
【図８】内部電源電圧ＶDDが２．０Ｖの場合のレベル変換回路の動作を示す波形図である。
【符号の説明】
１０…出力駆動回路、２０…出力回路、ＩＮＶ１，ＩＮＶ２…インバータ、ＰＴ１，ＰＴ２，…，ＰＴ９…ｐＭＯＳトランジスタ、ＮＴ１，ＮＴ２，…，ＮＴ１１…ｎＭＯＳトランジスタ、ＣB …キャパシタ、ＣL …負荷容量、ＶDD，ＶDD0 …電源電圧、ＶSS…共通電位。
【図１】
0003988299.tif 000002
【図２】
0003988299.tif 000003
【図３】
0003988299.tif 000004
【図４】
0003988299.tif 000005
【図５】
0003988299.tif 000006
【図６】
0003988299.tif 000007
【図７】
0003988299.tif 000008
【図８】
0003988299.tif 000009