(57)【特許請求の範囲】
【請求項１】
ＡＴＭセルが送られてくる入力伝送路毎に設けられ、前記ＡＴＭセルの流量を監視する使用量パラメータ制御装置と、この使用量パラメータ制御装置を通過した後の前記ＡＴＭセルのヘッダのＶＰＩ、ＶＣＩを変換するヘッダ変換部とを有する入力回線対応部と、
前記入力回線対応部各々に対応して設けられる入力ポートを有し、前記入力回線対応部から送出されるＡＴＭセルを対応する入力ポートを介して受ける入力ポート部と、複数の出力ポートを有する出力ポート部と、前記入力ポートを介して受けた前記ＡＴＭセルをこのＡＴＭセルのヘッダのＶＣＩに応じた出力ポートから出力するセルフルーティングスイッチと、前記ＡＴＭセルを一時的に蓄積する第１のセルバッファと、この第１のセルバッファ内の前記ＡＴＭセルの個数を計数する第１のカウンタと、を有するスイッチエレメントと、
前記出力ポートに対応して設けられ、前記出力ポートから送出される前記ＡＴＭセルを一時的に蓄積し、対応する出力伝送路に出力する第２のセルバッファと、この第２のセルバッファ内の前記ＡＴＭセルの個数を計数する第２のカウンタとを有する出力回線対応部と、
を備え、
前記使用量パラメータ制御装置は前記ＡＴＭセルを一時的に蓄積する第３のセルバッファと、この第３のセルバッファ内の前記ＡＴＭセルの個数を計数する第３のカウンタとを有し、
前記第１乃至第３のカウンタのそれぞれは、対応するセルバッファ内のＡＴＭセルの個数を計数可能なビット数よりも少なくとも１桁多いビット数を有し、
前記第１乃至第３のカウンタのうちの少なくとも１つのカウンタはプリセットされたときに各ビット値が“Ｈ”に設定されるように構成されるとともに最上位の値に基づいて対応するセルバッファ内に前記ＡＴＭセルが存在しているか否かを決定するデコーダを更に備えていることを特徴とするＡＴＭスイッチ。
【請求項２】
前記第２および第３のセルバッファからの前記ＡＴＭセルの読出しを制御する制御回路を更に備えたことを特徴とする請求項１記載のＡＴＭスイッチ。
【請求項３】
前記第１のセルバッファは前記セルフルーティングスイッチの前段に、各入力ポートに対応して設けられることを特徴とする請求項１または２記載のＡＴＭスイッチ。
【請求項４】
前記第１のセルバッファは前記セルフルーティングスイッチの後段に、各出力ポートに対応して設けられ前記第１のカウンタは前記第１のセルバッファに対応して設けられることを特徴とする請求項１または２記載のＡＴＭスイッチ。
【請求項５】
前記第１のセルバッファは前記セルフルーティングスイッチ内の各交点に設けられ、前記第１のカウンタは前記第１のセルフバッファに対応して設けられることを特徴とする請求項１または２記載のＡＴＭスイッチ。
【請求項６】
前記第１のセルバッファは共通バッファであることを特徴とする請求項１または２記載のＡＴＭスイッチ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＴＭ（Asynchronous Transfer Mode）スイッチに関する。
【０００２】
【従来の技術】
一般に、セルバッファを有するＡＴＭスイッチでトラフィック制御、例えば廃棄物優先制御機能を可能にするため、セル統計情報処理が行われ、バッファ内に蓄積されているセル数を管理するセルカウンタが必要となる。また、公平な伝送路を実現するために競合制御、一般にはフロー制御機能を可能にすためにも、セル統計情報処理が行われ、廃棄優先制御機能と同様にセルカウンタを使用する。呼受付制御（ＣＡＣ）や輻輳回避などの制御トラヒックが集中する可能性のある出力リンク単位で行われる必要があり、セルカウンタは出力リンク毎、クラス毎に設けることになる。したがって、セルカウンタ数は多くなり、これは避けることはできない。
【０００３】
フロー制御信号を発生させるために、セルカウンタにおいてしきい値管理し、しきい値レジスタを設ける。このしきい値レジスタは、サービス品質（ＱＯＳ）、セル廃棄優先度（ＣＬＰ）、各出力ポート毎に設定するので、多くのレジスタを設けることになり、これも避けることはできない。
【０００４】
この数の多いセルカウンタ各自からトラフィック制御のためにセルが存在するか否かを頻繁に検出する必要がある。
【０００５】
従来、セルカウンタはリセットされると“Ｌ”すなわち「０」になるように構成されている。
【０００６】
【発明が解決しようとする課題】
このため、従来のＡＴＭスイッチにおいては、各セルバッファ内にＡＴＭセルが存在するか否かの検出は図６に示すように対応するセルカウンタ４０の全てのビット値が「０」であるか否かを検出するためのデコーダ４５が必要であり、ＡＴＭスイッチが大きくなるという問題があった。
【０００７】
本発明は上記事情を考慮してなされたものであって、可及的にコンパクトなＡＴＭスイッチを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によるＡＴＭスイッチは、ＡＴＭセルが送られてくる入力伝送路毎に設けられ、前記ＡＴＭセルの流量を監視する使用量パラメータ制御装置と、この使用量パラメータ制御装置を通過した後の前記ＡＴＭセルのヘッダのＶＰＩ（仮想パス識別子：Virtual Path Identifier）、ＶＣＩを変換するヘッダ変換部とを有する入力回線対応部と、前記入力回線対応部各々に対応して設けられる入力ポートを有し、前記入力回線対応部から送出されるＡＴＭセルを対応する入力ポートを介して受ける入力ポート部と、複数の出力ポートを有する出力ポート部と、前記入力ポートを介して受けた前記ＡＴＭセルをこのＡＴＭセルのヘッダのＶＰＩ，ＶＣＩに応じた出力ポートから出力するセルフルーティングスイッチと、前記ＡＴＭセルを一時的に蓄積する第１のセルバッファと、この第１のセルバッファ内の前記ＡＴＭセルの個数を計数する第１のカウンタと、を有するスイッチエレメントと、前記出力ポートに対応して設けられ、前記出力ポートから送出される前記ＡＴＭセルを一時的に蓄積し、対応する出力伝送路に出力する第２のセルバッファと、この第２のセルバッファ内の前記ＡＴＭセルの個数を計数する第２のカウンタとを有する出力回線対応部と、を備え、前記使用量パラメータ制御装置は前記ＡＴＭセルを一時的に蓄積する第３のセルバッファと、この第３のセルバッファ内の前記ＡＴＭセルの個数を計数する第３のカウンタとを有し、前記第１乃至第３のカウンタのそれぞれは、対応するセルバッファ内のＡＴＭセルの個数を計数可能なビット数よりも少なくとも１桁多いビット数を有し、前記第１乃至第３のカウンタのうちの少なくとも１つのカウンタはプリセットされたときに各ビット値が“Ｈ”に設定されるように構成されるとともに最上位の値に基づいて対応するセルバッファ内に前記ＡＴＭセルが存在しているか否かを決定するデコーダを更に備えていることを特徴とする。
【００１０】
なお、前記第１のセルバッファは前記セルフルーティングスイッチの前段に、各入力ポートに対応して設けても良い。
【００１１】
なお、前記第１のセルバッファは前記セルフルーティングスイッチの後段に、各出力ポートに対応して設けられ前記第１のカウンタは前記第１のセルバッファに対応して設けても良い。
【００１２】
なお、前記第１のセルバッファは前記セルフルーティングスイッチ内の各交点に設けられ、前記第１のカウンタは前記第１のセルフバッファに対応して設けても良い。
なお、前記第１のセルバッファは共通バッファであるように構成しても良い。
【００１３】
【発明の実施の形態】
本発明によるＡＴＭスイッチの一実施の形態を図１乃至図５を参照して説明する。この実施の形態のＡＴＭスイッチの構成を図１に示す。このＡＴＭスイッチは、入力回線対応部５0，…５4と、スイッチエレメント７と、複数の出力回線対応部９0，…９4と、制御部１０と、を備えている。
【００１４】
入力回線対応部５i（ｉ＝０，…４）は入力伝送路３iに対応して設けられ、出力回線対応部９i（ｉ＝０，…４）は出力伝送路１１iに対応して設けられている。
【００１５】
各入力回線対応部５i（ｉ＝０，…４）は入力伝送路３iに対応して設けられ、出力回線対応部９i（ｉ＝０，…４）は出力伝送路１１iに対応して設けられている。
【００１６】
各入力回線対応部５i（ｉ＝０，…４）は、インタフェース５ａと、使用量パラメータ制御装置（以下、ＵＰＣともいう）５ｂと、ヘッダ変換部５ｃとを備えている。入力伝送路３i（ｉ＝０，…４）を介して送られてくるＡＴＭセル１５はまず上記入力伝送路３iに対応する入力回線対応部５iのインタフェース５ａに入力した後、ＵＰＣ５ｂに送られる。ＵＰＣ５ｂはＡＴＭセル１５の流量を監視するものであって、図２に示すようにセルバッファ５ｂ1 と、カウンタ５ｂ2とを有している。ＵＰＣ５ｂらに送出されたＡＴＭセル１５はセルバッファ５ｂ1に一時的に蓄積された後、ヘッダ変換部５ｃに送られる。そしてセルバッファ５ｂ1内のＡＴＭセル１５の個数がカウンタ５ｂ2によって計数される。
【００１７】
入力伝送路上で用いたＡＴＭセル１５の仮想チャネル識別子（以下、ＶＣＩ（Virtual Channel Identifier）ともいう）が、スイッチエレメント７および出力伝送路上で用いるＶＣＩに、ヘッダ変換部５ｃによって変換される。例えば図１においては、入力回線対応部５0 に入力したＡＴＭセル１５はＶＣＩが「０」から「４」に変えられる。このヘッダ変換部５ｃは制御部１０によって制御される。
【００１８】
スイッチエレメント７は、図３に示すように複数のセルバッファ７ａ0 ，…７ａ4 と、セルフルーティングスイッチ７ｂと、読出し制御部７ｃと、カウンタ７ｄと、入力ポート部７ｅと、出力ポート部７ｆとを備えている。入力ポート部７ｅは入力回線対応部５0 ，…５4 に対応した個数の入力ポートを有しており、出力ポート部７ｆは出力回線対応部９0 ，…９4 に対応した個数の出力ポートを有している。
【００１９】
入力ポート＃０は入力回線対応部５0 の出力端に接続されるとともにセルバッファ７ａ0 の入力端に接続される。入力ポート＃１は入力回線対応部５1 の出力端に接続されるとともにセルバッファ７ａ1 の入力端に接続される。入力ポート＃２は入力回線対応部５2 の出力端に接続されるとともにセルバッファ７ａ2 の入力端に接続される。入力ポート＃３は入力回線対応部５3 の出力端に接続されるとともにセルバッファ７ａ3 の入力端に接続される。入力ポート＃４は入力回線対応部５4 の出力端に接続されるとともにセルバッファ７ａ4 の入力端に接続される。
【００２０】
入力回線対応部５i （ｉ＝０，…４）から送られてくるＡＴＭセル１５は対応する入力ポート＃ｉを介してスイッチエレメント７のセルバッファ７ａi に入力され一時的に蓄積される。各セルバッファ７ａi （ｉ＝０，…４）からのＡＴＭセル１５の読出しは読出し制御部７ｃによって制御される。また各セルバッファ７ａi （ｉ＝０，…４）に蓄積されているＡＴＭセルの個数はカウンタ７ｄによって計数される。なお、図３においては、カウンタ７ｄは１個しか示されていないが、各セルバッファ７ａi （ｉ＝０，…４）に対応して設けられている。
【００２１】
セルバッファ７ａi （ｉ＝０，…４）から読出されたＡＴＭセル１５はセルフルーティングスイッチ７ｂに送られ、ヘッダ変換部５ｃによって変換されたＶＣＩの値に対応した出力ポートから出力される。例えば、図１においては、ＡＴＭセル１５はＶＣＩがヘッダ変換部５ｃによって「０」から「４」に変換される。そして「４」に変換されたＶＣＩを有するＡＴＭセル１５はスイッチエレメント７の入力ポート＃０を介してセルバッファ７ａ0 に送られ、蓄積される。そしてこのセルバッファ７ａ0 から読出されたＡＴＭセル１５はセルフルーティングスイッチ７ｂに送られ、出力ポート＃４から出力される。
【００２２】
出力回線対応部９i （ｉ＝０，…４）は、入力端がスイッチエレメント７の出力ポート＃ｉに接続され、出力端が出力伝送路１１i に接続されており、各々、セルバッファ９ａと、カウンタ９ｂとを備えている。出力ポート＃ｉ（ｉ＝０，…４）を介して送られてくるＡＴＭセル１５は出力回線対応部９i のセルバッファ９ａに一時的に蓄積される。このセルバッファ９ａに蓄積されているＡＴＭセル１５の個数はカウンタ９ｂによって計数される。そしてこのセルバッファ９ａからのＡＴＭセル１５の読出しは制御部１０によって制御される。出力回線対応部９i （ｉ＝０，…４）のセルバッファ９ａから読出されたＡＴＭセル１５は出力伝送路１１i に送出される。
【００２３】
上述したように本実施の形態のＡＴＭスイッチ１においては、各セルバッファ内に蓄積されているＡＴＭセルの個数は対応するカウンタによって計数される。本実施の形態においては、図４に示すようにこれらのカウンタ３０は、各々プリセットされたときには各ビット値が“Ｈ”すなわち“１”に設定されるように構成されている。したがって、図５（ａ）に示すようにセルバッファ２０内にＡＴＭセル１５が２個、蓄積されている場合には、カウンタ３０の各ビット値は「０００１」となる。この状態のときに、セルバッファ２０にＡＴＭセル１５が１個入力されると、カウンタ３０の各ビット値は「００１０」になる（図５（ｂ）参照）。この状態で、ＡＴＭセル１５が１個セルバッファ２０から読出されると、カウンタ３０の各ビット値は「０００１」になる（図５（ｃ）参照）。この状態で更にＡＴＭセル１５が１個、セルバッファ２０から読出されると、カウンタ３０の各ビット値は「００００」になる（図５（ｄ）参照）。この状態で更にＡＴＭセル１５が１個、セルバッファ２０から読出されると、カウンタ３０の各ビット値は「１１１１」になり（図５（ｅ）参照）、プリセットされた状態と同じ状態になる。
【００２４】
このような構成のカウンタ３０においては、セルバッファ２０内に蓄積されているＡＴＭセル１５の個数が零であるか否かは、図４に示すように最上位のビット値が「１」であるか否かを検出すれば良い。このため、デコーダ３２の構成は従来に比べて非常に簡単となり、ＡＴＭスイッチ１を従来よりもコンパクトにすることができる。
【００２５】
なお、本実施の形態においては各カウンタ３０は計数可能な値よりも少なくとも１桁多いビットを有するように構成する必要がある。
【００２６】
また、本実施の形態においては、ＡＴＭスイッチ１内の全てのカウンタがプリセットされたときに各ビット値が“Ｈ”に設定される構成であったが、少なくとも１個のカウンタを上述の構成としても従来よりもＡＴＭスイッチをコンパクトにすることができる。
【００２７】
なお、本実施の形態のＡＴＭスイッチにおいては、スイッチエレメント７はセルバッファが入力側すなわちセルフルーティングスイッチ７ｂの前段に設けられた入力バッファ型スイッチエレメントであったが、上記セルバッファが出力側、すなわちセルフルーティングスイッチ７ｂの後段に設けられた出力バッファ型スイッチエレメントであっても良い。また、上記セルバッファがセルフルーティングスイッチ７ｂ内の各交点に設けられるクロスポイント・バッファ型であっても良いし、上記セルバッファを全て共通にした共通バッファ型となるように構成しても良い。
【００２８】
【発明の効果】
以上述べたように本発明によれば、可及的にコンパクトにすることができる。
【図面の簡単な説明】
【図１】本発明によるＡＴＭスイッチの一実施の形態の構成を示すブロック図。
【図２】本発明のＡＴＭスイッチにかかる使用量パラメータ制御装置の構成を示すブロック図。
【図３】本発明のＡＴＭスイッチにかかるスイッチエレメントの構成を示すブロック図。
【図４】本発明のＡＴＭスイッチに使用されるカウンタのリセット状態を示す模式図。
【図５】図４に示すカウンタの動作を説明する模式図。
【図６】従来のＡＴＭスイッチに使用されるカウンタのリセット状態を示す模式図。
【符号の説明】
１  ＡＴＭスイッチ
３i （ｉ＝０，…，４）  入力伝送路
５i （ｉ＝０，…，４）  入力回線対応部
５ａ  インタフェース
５ｂ  使用量パラメータ制御装置
５ｂ1 ，７ａi （ｉ＝０，…，４），２０  セルバッファ
５ｂ2 ，７ｄ，３０，４０  カウンタ
５ｃ  ヘッダ変換部
７  スイッチエレメント
７ｂ  セルフルーティングスイッチ
７ｃ  読出し制御部
７ｅ  入力ポート
７ｆ  出力ポート
９i （ｉ＝０，…４）  出力回線対応部
１０  制御部
１１i （ｉ＝０，…４）  出力伝送路
３５，４５  デコーダ
【図１】
0003908408.tif 000002
【図２】
0003908408.tif 000003
【図３】
0003908408.tif 000004
【図４】
0003908408.tif 000005
【図５】
0003908408.tif 000006
【図６】
0003908408.tif 000007