(57)【特許請求の範囲】
【請求項１】
アナログ信号を出力する半導体デバイスを試験する半導体デバイス試験装置であって、前記半導体デバイスを試験するための半導体デバイス入力信号を生成するパターン発生器と、前記半導体デバイスを載置させ、前記パターン発生器から出力された前記半導体デバイス入力信号を前記半導体デバイスに与えるパフォーマンスボードと、前記半導体デバイスに与えられた前記半導体デバイス入力信号に基づいて前記半導体デバイスから出力される前記アナログ信号を、前記半導体デバイスの試験項目に適合するように、前記アナログ信号を修正する信号修正回路と、修正された前記アナログ信号に基づいて、前記半導体デバイスの良否を測定する測定部とを備え、
前記信号修正回路が、前記半導体デバイスから出力される前記アナログ信号の周波数帯域を制限する周波数フィルタと、前記周波数フィルタに対して、並列に設けられた周波数フィルタショートスイッチと、前記周波数フィルタが前記アナログ信号の周波数帯域を制限することにより生成された周波数制限信号を入力する第１増幅回路とを有する周波数制限部を備え、
さらに、前記信号修正回路は、前記第１増幅回路の出力を増幅する第２増幅回路、前記第２増幅回路に対して並列に設けられた増幅回路ショートスイッチ、前記第１増幅回路から出力される信号の高周波成分を制限するローパスフィルタ、前記ローパスフィルタに対して並列に設けられたローパスフィルタショートスイッチ、前記第１増幅回路から出力される信号の、一部の周波数帯域を制限するノッチフィルタ、および前記ノッチフィルタに対して並列に設けられたノッチフィルタショートスイッチを有し、
前記周波数制限部、前記第２増幅回路、前記ローパスフィルタ、および前記ノッチフィルタは縦続接続されることを特徴とする半導体デバイス試験装置。
【請求項２】
前記パフォーマンスボードが、前記半導体デバイスから出力される前記アナログ信号を、２つの信号の電位差で所望の電位を表す差動信号として出力する差動信号出力手段を有し、前記周波数制限部が、前記差動信号を構成する前記２つの信号の周波数帯域をそれぞれ制限する２つの周波数フィルタを有し、前記第１増幅回路が、前記２つの周波数フィルタが周波数帯域を制限することにより生成された２つの信号を差動入力端子に入力する差動増幅回路であることを特徴とする請求項１に記載の半導体デバイス試験装置。
【請求項３】
前記ローパスフィルタが、前記第１増幅回路から出力される信号の可聴周波数より高い周波数成分を通過させないことを特徴とする請求項１に記載の半導体デバイス試験装置。
【請求項４】
前記周波数フィルタが、通過させる周波数帯域を設定可能であることを特徴とする請求項１又は２に記載の半導体デバイス試験装置。
【請求項５】
前記周波数フィルタが、前記アナログ信号の可聴周波数の倍以上高い周波数成分を通過させることを特徴とする請求項１又は２に記載の半導体デバイス試験装置。
【請求項６】
前記測定部が、前記アナログ信号をデジタル信号に変換するデジタイザを有することを特徴とする請求項１に記載の半導体デバイス試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ信号を出力する半導体デバイスを試験する半導体デバイス試験装置に関し、特に、信号修正回路を備えた半導体デバイス試験装置に関する。
【０００２】
【従来の技術】
図１は、アナログ信号を出力する半導体デバイス３４を試験する従来の半導体デバイス試験装置の構成を示す。この半導体デバイス試験装置は、テスタ本体１０及びパフォーマンスボード２０を備える。テスタ本体１０は、パターン発生器１２、波形整形器１６及び測定部３２を有する。パフォーマンスボード２０は、半導体デバイス差込部２２及び付加回路２６を有する。測定対象となる半導体デバイス３４は、試験中、半導体デバイス差込部２２に差込まれる。
【０００３】
パターン発生器１２は、半導体デバイス３４に供給する半導体デバイス入力信号１４を生成する。半導体デバイス入力信号１４は、波形整形器１６に入力され、半導体デバイス３４の特性に応じて、波形を整形される。波形を整形された半導体デバイス入力信号１８は、半導体デバイス差込部２２に供給され、それから半導体デバイス３４に入力される。半導体デバイス３４は、アナログＩＣであって、半導体デバイス入力信号１８に基づいて、アナログ信号を出力する。アナログ信号２４は、付加回路２６に供給される。
【０００４】
付加回路２６は、半導体デバイス３４の試験項目に応じて、アナログ信号２４を修正する。例えば、アナログ出力の全高調波ひずみを測定する全高調波ひずみ測定を行う場合、付加回路２６には、基本波成分を除去するためのノッチフィルタが設けられる。また、オーディオアナログＩＣの可聴周波数成分を測定する場合、付加回路２６が、可聴周波数以上の高周波数成分を除去するローパスフィルタを有することもある。従来の半導体デバイス試験装置における付加回路２６は、特定の試験項目を試験するための特定の回路素子、例えばノッチフィルタあるいはローパスフィルタのみを有していた。修正されたアナログ信号２８は、測定部３２に入力される。測定部３２は、アナログ信号２８に基づいて、被試験半導体デバイス３４の良否を判定する。
【０００５】
【発明が解決しようとする課題】
図１に示されるように、従来の半導体デバイス試験装置においては、アナログ信号２４を修正する付加回路２６が、半導体デバイス３４の品種ごとに、パフォーマンスボード２０に設けれられていた。パフォーマンスボード２０は、本来、試験される半導体デバイスの試験項目ごとに生成されるべきものであるが、パフォーマンスボード２０に組み込まれる回路の特性のばらつきによって、試験結果の信頼性が低くなることがある。例えば、アナログ信号２４の基本波成分を除去するとき、異なるパフォーマンスボードに組み込まれるノッチフィルタの特性が完全に同一でなければ、試験される半導体デバイス３４の品種間の試験結果の信頼性は低くなる。しかし、現実には、完全に同一の特性を有する回路素子をパフォーマンスボード２０に組み込むことは困難である。
【０００６】
また、従来の半導体デバイス試験装置においては、独自の付加回路２６がパフォーマンスボード２０ごとに設けられていたので、パフォーマンスボード２０ごとに付加回路２６の検査を行う必要があった。この検査には、高い精度が要求されるため、ユーザにとって非常に面倒であった。
【０００７】
更に、付加回路２６は、半導体デバイス３４（アナログＩＣ）の試験項目に応じて構成される。例えば、オーディオ用のアナログ信号を試験する場合、異なる種類の半導体デバイス３４であっても試験項目は共通することが多い。従来の半導体デバイス試験装置においては、共通する付加回路２６が別個のパフォーマンスボードに組み込まれているため、組み込まれた付加回路２６のそれぞれを検査しなければならなかった。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するために、アナログ信号を出力する半導体デバイスを試験する半導体デバイス試験装置であって、前記半導体デバイスを試験するための半導体デバイス入力信号を生成するパターン発生器と、前記半導体デバイスを載置させ、前記パターン発生器から出力された前記半導体デバイス入力信号を前記半導体デバイスに与えるパフォーマンスボードと、前記半導体デバイスに与えられた前記半導体デバイス入力信号に基づいて前記半導体デバイスから出力される前記アナログ信号を、前記半導体デバイスの試験項目に適合するように、前記アナログ信号を修正する信号修正回路と、修正された前記アナログ信号に基づいて、前記半導体デバイスの良否を測定する測定部とを備え、前記信号修正回路が、前記半導体デバイスから出力される前記アナログ信号の周波数帯域を制限する周波数フィルタと、前記周波数フィルタに対して、並列に設けられた周波数フィルタショートスイッチと、前記周波数フィルタが前記アナログ信号の周波数帯域を制限することにより生成された周波数制限信号を入力する第１増幅回路とを有する周波数制限部を備え、さらに、前記信号修正回路は、前記第１増幅回路の出力を増幅する第２増幅回路、前記第２増幅回路に対して並列に設けられた増幅回路ショートスイッチ、前記第１増幅回路から出力される信号の高周波成分を制限するローパスフィルタ、前記ローパスフィルタに対して並列に設けられたローパスフィルタショートスイッチ、前記第１増幅回路から出力される信号の、一部の周波数帯域を制限するノッチフィルタ、および前記ノッチフィルタに対して並列に設けられたノッチフィルタショートスイッチを有し、前記周波数制限部、前記第２増幅回路、前記ローパスフィルタ、および前記ノッチフィルタは縦続接続されることを特徴とする半導体デバイス試験装置を提供する。
【００１０】
本発明の別の態様においては、前記パフォーマンスボードが、前記半導体デバイスから出力される前記アナログ信号を、２つの信号の電位差で所望の電位を表す差動信号として出力する差動信号出力手段を有し、前記周波数制限部が、前記差動信号を構成する前記２つの信号の周波数帯域をそれぞれ制限する２つの周波数フィルタを有してもよい。前記第１増幅回路は、前記２つの周波数フィルタが周波数帯域を制限することにより生成された２つの信号を差動入力端子に入力される差動増幅回路であることができる。
【００１５】
本発明の更に別の態様においては、前記ローパスフィルタは、前記第１増幅回路から出力される信号の可聴周波数より高い周波数成分を通過させない。
【００１９】
本発明の更に別の態様においては、前記周波数フィルタが、通過させる周波数帯域を設定可能である。
【００２０】
本発明の更に別の態様においては、前記周波数フィルタが、前記アナログ信号の可聴周波数の倍以上高い周波数成分を通過させる。
【００２１】
本発明の更に別の態様においては、前記測定部が、前記アナログ信号をデジタル信号に変換するデジタイザを有してもよい。
【００２２】
【発明の実施の形態】
図２は、アナログ信号を出力する半導体デバイス３４を試験する本発明による半導体デバイス試験装置の構成を示す。この半導体デバイス試験装置は、テスタ本体１０及びパフォーマンスボード２０を備える。テスタ本体１０は、パターン発生器１２、波形整形器１６、信号修正回路４０及び測定部３２を有し、信号修正回路４０には、周波数制限部４２と出力信号修正部４４とが含まれる。パフォーマンスボード２０は、半導体デバイス差込部２２及び差動信号出力部３０を有し、図１に示される付加回路２６を含まない。測定対象となる半導体デバイス３４は、特にオーディオ用のアナログ信号を出力するアナログＩＣであって、試験中、パフォーマンスボード２０上に載置される。具体的には、半導体デバイス３４は、半導体デバイス差込部２２に差込まれる。
【００２３】
パターン発生器１２は、半導体デバイス３４に供給する半導体デバイス入力信号１４を生成する。「半導体デバイス入力信号」は、半導体デバイス３４を試験するために半導体デバイス３４に入力される信号であって、例えば、テストデータ信号、制御信号、およびアドレス信号などを含む。半導体デバイス入力信号１４は、波形整形器１６に入力され、半導体デバイス３４の特性に応じて、波形を整形される。波形を整形された半導体デバイス入力信号１８は、半導体デバイス差込部２２に供給され、それから半導体デバイス３４に入力される。半導体デバイス３４は、半導体デバイス入力信号１８に基づいて、アナログ信号２４を出力する。それから差動信号出力部３０が、アナログ信号２４を受け取り、アナログ信号２４を、２つの信号の電位差で所望の電位を表す差動信号３６として出力する。
【００２４】
差動信号３６は、信号修正回路４０に入力される。信号修正回路４０は、全体として、半導体デバイス３４の試験項目に適合するように、差動信号３６を修正する機能を有する。差動信号３６は、具体的には、信号修正回路４０の周波数制限部４２に入力される。試験項目は、ユーザにより、半導体デバイスを試験するために設定される。例えば、試験項目には、アナログ出力の全高調波ひずみ測定などが含まれる。周波数制限部４２は、差動信号３６の周波数帯域を制限し、アナログ信号４６を出力する。周波数帯域を制限されたアナログ信号４６は、出力信号修正部４４に供給される。出力信号修正部４４は、アナログ信号４６の波形を、試験項目に適合するように修正する。信号修正回路４０の詳細な構成については、図３に関連して後述する。修正されたアナログ信号２８は、測定部３２に入力される。測定部３２は、デジタイザを有し、アナログ信号２８をデジタル信号に変換して、被試験半導体デバイス３４の良否を判定する。
【００２５】
図３は、本発明の周波数制限部４２及び出力信号修正部４４を含む信号修正回路４０の詳細な構成を示す。周波数制限部４２は、複数の周波数制限部要素４２ａを有し、出力信号修正部４４は、複数の出力信号修正部要素４４ａを有する。周波数制限部要素４２ａは、差動信号入力ピン５０ａ及び５０ｂ、周波数フィルタ５２ａ及び５２ｂ、周波数フィルタショートスイッチ５４ａ及び５４ｂ、差動増幅回路５６を有する。出力信号修正部要素４４ａは、増幅回路５８、増幅回路ショートスイッチ６０、ノッチフィルタ６２、ノッチフィルタショートスイッチ６４、ローパスフィルタ６６、及びローパスフィルタショートスイッチ６８を有する。
【００２６】
差動信号３６ａ及び３６ｂは、周波数制限部要素４２ａの差動信号入力ピン５０ａ及び５０ｂで受け取られ、それぞれ周波数フィルタ５２ａ及び５２ｂに送られる。周波数フィルタ５２ａ及び５２ｂは、本発明の半導体デバイス試験装置に汎用性を持たせるために設けられている。すなわち、従来の半導体デバイス試験装置においては、試験する半導体デバイス３４の種類に応じて、出力されるアナログ信号の周波数帯域が予め定まっていたので、周波数フィルタ５２ａ及び５２ｂを設ける必要がなかった。それに対して、本発明の半導体デバイス試験装置は、従来の付加回路２６に対応する構成をテスタ本体１０に設け、多くの種類の半導体デバイス３４を試験できる構成をとる。周波数フィルタ５２ａ及び５２ｂは、差動増幅回路５６が飽和しないように、差動信号３６ａ及び３６ｂの周波数帯域をそれぞれ制限する。周波数フィルタ５２ａ及び５２ｂの通過帯域は、半導体デバイス試験装置に汎用性を持たせるために、半導体デバイス３４の種類に応じて任意に設定可能であることが望ましい。具体的には、周波数フィルタ５２ａ及び５２ｂは、可聴周波数の上限（ほぼ２０ｋＨｚ）の倍以上の周波数を通過させることができるのが好ましい。さらに具体的には、周波数フィルタ５２ａ及び５２ｂは、選択的に、５０ｋＨｚ又は１００ｋＨｚまでの周波数を通過させることができる。
【００２７】
差動信号３６ａ及び３６ｂが、周波数フィルタ５２ａ及び５２ｂを通過する必要がないとき、周波数フィルタショートスイッチ５４ａ及び５４ｂがそれぞれ閉じられる。このとき、差動信号３６ａ及び３６ｂは、周波数フィルタ５２ａ及び５２ｂを通らない。周波数フィルタショートスイッチ５４ａ及び５４ｂの開閉は、試験する半導体デバイス３４の種類に応じて選択的に定められる。
【００２８】
それから、差動信号３６ａ及び３６ｂは、差動増幅回路５６の差動入力端子に入力される。差動増幅回路５６は、差動信号３６ａ及び３６ｂの入力を増幅して、アナログ信号４６を出力信号修正部要素４４ａに出力する。
【００２９】
アナログ信号４６は、試験項目に基づいて、増幅回路５８に入力される。例えば、試験項目が、アナログ信号４６のノイズ成分の測定であるとき、そのノイズ成分の振幅を大きくするために、増幅回路５８が、アナログ信号４６の増幅を行う。アナログ信号４６のノイズ成分が、測定するのに十分に大きく、増幅する必要がなければ、増幅回路ショートスイッチ６０が閉じられ、アナログ信号４６は、増幅回路５８を通らない。また、増幅回路５８は、ノイズ成分の測定とは別の試験項目について、用いられることもできる。
【００３０】
それから、アナログ信号４６は、試験項目に基づいて、ノッチフィルタ６２に入力される。ノッチフィルタ６２は、アナログ出力の全高調波ひずみ測定において、高調波成分を高精度で測定するために、基本波成分を除去する機能を有する。試験項目が全高調波ひずみの測定である場合、アナログ信号４６は、ノッチフィルタ６２に入力され、基本波成分を除去される。一方、試験項目が全高調波ひずみの測定でなく、アナログ信号４６の基本波成分を除去する必要がないとき、ノッチフィルタショートスイッチ６４が閉じられて、アナログ信号４６は、ノッチフィルタ６２を通らない。
【００３１】
それから、アナログ信号４６は、試験項目に基づいて、ローパスフィルタ６６に入力される。この段階において、アナログ信号４６は多くのノイズを有しており、測定部３２にあるデジタイザは、このアナログ信号４６を受け取ると、飽和する可能性がある。そのため、ローパスフィルタ６６は、アナログ信号４６の通過帯域を制限して、高周波のノイズ成分を除去する。ローパスフィルタ６６は、周波数フィルタ５２ａ又は５２ｂと比較して、優れたフィルタ特性を有することが望ましい。特に、半導体デバイス３４がオーディオ用アナログＩＣであるとき、ローパスフィルタ６６は、可聴周波数を通過帯域とするのが望ましい。すなわち、ローパスフィルタ６６の遮断周波数は、２０ｋＨｚに設定される。一方、アナログ信号４６がローパスフィルタ６６を通過する必要がないときには、ローパスフィルタショートスイッチ６８が閉じられる。
【００３２】
半導体デバイス３４の試験項目に基づく回路素子として、増幅回路５８、ノッチフィルタ６２及びローパスフィルタ６６の３つの素子しか例示されていないが、本発明の半導体デバイス試験装置は、多くの種類の半導体デバイス３４を試験できるように、別の回路素子を有することもできる。また、上述したとおり、増幅回路ショートスイッチ６０、ノッチフィルタショートスイッチ６４、及びローパスフィルタショートスイッチ６８の開閉は、被試験半導体デバイス３４及びその試験項目に応じて選択的に行われる。
【００３３】
増幅回路５８及び／又はノッチフィルタ６２及び／又はローパスフィルタ６６によって波形を修正されたアナログ信号２８ａは、測定部３２のデジタイザによりデジタル信号に変換され、変換されたデジタル信号に基づいて、半導体デバイス３４の良否が測定される。
【００３４】
【発明の効果】
本発明は、汎用性のある半導体デバイス試験装置を提供する。また、本発明による半導体デバイス試験装置は、従来の半導体デバイス試験装置と異なり、内部の回路特性が固定化されるため、試験の信頼性が高くなる、という効果を奏する。更に、従来はパフォーマンスボード２０に組み込まれていた回路が試験装置に組み込まれるため、その回路部分に関する自己診断が容易に行えるようになる、という効果を奏する。
【図面の簡単な説明】
【図１】アナログ信号を出力する半導体デバイス３４を試験する従来の半導体デバイス試験装置の構成を示す。
【図２】アナログ信号を出力する半導体デバイス３４を試験する本発明の半導体デバイス試験装置の構成を示す。
【図３】本発明の周波数制限部４２及び出力信号修正部４４を含む信号修正回路４０の詳細な構成を示す。
【符号の説明】
１０・・・テスタ本体、１２・・・パターン発生器、１４・・・半導体デバイス入力信号、１６・・・波形整形器、１８・・・半導体デバイス入力信号、２０・・・パフォーマンスボード、２２・・・半導体デバイス差込部、２４・・・アナログ信号、２６・・・付加回路、２８、２８ａ・・・アナログ信号、３０・・・差動信号出力部、３２・・・測定部、３４・・・半導体デバイス、３６、３６ａ、３６ｂ・・・差動信号、４０・・・信号修正回路、４２・・・周波数制限部、４２ａ・・・周波数制御部要素、４４・・・出力信号修正部、４４ａ・・・出力信号修正部要素、４６・・・アナログ信号、５０ａ、５０ｂ・・・差動信号入力ピン、５２ａ、５２ｂ・・・周波数フィルタ、５４ａ、５４ｂ・・・周波数フィルタショートスイッチ、５６・・・差動増幅回路、５８・・・増幅回路、６０・・・増幅回路ショートスイッチ、６２・・・ノッチフィルタ、６４・・・ノッチフィルタショートスイッチ、６６・・・ローパスフィルタ、６８・・・ローパスフィルタショートスイッチ
【図１】
0003990041.tif 000002
【図２】
0003990041.tif 000003
【図３】
0003990041.tif 000004