(57)【特許請求の範囲】
【請求項１】
画素毎に非線形素子を備えたアクティブマトリクス表示装置において、
前記非線形素子のソース電極及び前記ソース電極に接続された導電膜のいずれか一方と、前記非線形素子のドレイン電極に接続されたドレインバスラインとの間隔が、前記非線形素子の前記ドレイン電極と前記ソース電極との間隔より狭くなるように、前記ソース電極、前記導電膜及び前記ドレインバスラインの少なくとも１つに凸部を設けたことを特徴とするアクティブマトリクス表示装置。
【請求項２】
前記ソース電極に接続された導電膜は、画素電極又は前記画素電極に接続された中間電極であることを特徴とする請求項１に記載のアクティブマトリクス表示装置。
【請求項３】
前記凸部が前記ソース電極又は前記導電膜に設けられ、前記凸部の先端部に対向する部分の前記ドレインバスラインの幅が、他の場所の前記ドレインバスラインの幅より太くなっていることを特徴とする請求項１又は２に記載のアクティブマトリクス表示装置。
【請求項４】
画素毎に非線形素子を備えたアクティブマトリクス表示装置において、
前記非線形素子のソース電極及び前記ソース電極に接続された導電膜のいずれか一方と、前記非線形素子のドレイン電極に接続されたドレインバスラインとが隣接する部分に、前記ソース電極、前記導電膜及び前記ドレインバスラインの少なくとも１つに先端部が尖った凸部を設けたことを特徴とするアクティブマトリクス表示装置。
【請求項５】
一画素毎に、ドレイン電極が同一のドレインバスラインに接続され、かつソース電極が同一の画素電極に接続された複数のＴＦＴ素子を有し、前記複数のＴＦＴ素子の間でドレイン電極とソース電極との間隔が異なっていることを特徴とするアクティブマトリクス表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス表示装置に関し、特に、液晶や有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子などを用いたアクティブマトリクス表示装置において、静電気破壊が生じても表示欠陥にならないようにする技術に関する。
【０００２】
【従来の技術】
液晶表示パネルは、薄くて軽量であるとともに低電位で駆動できて消費電力が少ないという長所があり、各種電子機器に広く使用されている。特に、画素毎にＴＦＴ素子（Thin Film Transistor：薄膜トランジスタ）などのスイッチング素子が設けられたアクティブマトリクス方式の液晶表示装置は、表示品質の点でもＣＲＴ(Cathode-Ray Tube)に匹敵するほど優れているため、携帯テレビやパーソナルコンピュータなどのディスプレイに使用されている。
【０００３】
一般的なＴＮ(Twisted Nematic)型液晶表示パネルは、図７に示すように、ＴＦＴ素子及び画素電極などが形成されたＴＦＴ基板１１０と、ブラックマトリクス、カラーフィルタ及びコモン電極などが形成されたＣＦ基板１１１とが対向して配置され、この２つの基板１１０、１１１間に液晶が封入された構造を有している。そして、ＴＦＴ基板１１０とＣＦ基板１１１との対向面と反対側の面には、それぞれＴＦＴ基板側偏光板１１８とＣＦ基板側偏光板１２０とが取り付けられている。また、ＴＦＴ基板側偏光板１１８の後方にはバックライト光源１１６が配置されている。
【０００４】
これらの２枚の偏光板１１８、１２０は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリホワイトモードとなる。また、２枚の偏光板１１８、１２０の偏光軸が平行な場合には、電圧をかけない状態では光を遮断し、電圧を印加した状態では透過するモード、すなわちノーマリブラックモードとなる。
【０００５】
ＴＦＴ基板１１０の周縁部にはゲート駆動用回路１１２及びドレイン駆動用回路１１４が設けられており、更に、このゲート駆動用回路１１２及びドレイン駆動用回路１１４は制御回路１２２に接続されている。
【０００６】
図８はＴＦＴ基板１１０上に形成されたマトリックス回路の例を示す平面図である。図８に示すように、ＴＦＴ基板１１０には、絶縁性のガラス基板１３６上に水平方向に延びる複数のゲートバスライン１２４と垂直方向に延びる複数のドレインバスライン１２６とが設けられ、それらにより画素領域が画定されている。そして、画素領域には透明な画素電極１２８が形成されており、この画素電極１２８のほぼ中央には蓄積容量バスライン１３０が画素領域を横切って形成されている。
【０００７】
また、画素領域ごとにその上部にはＴＦＴ素子１３２が設けられている。このＴＦＴ素子１３２のドレイン部はドレインバスライン１２６と電気的に接続されており、また、ＴＦＴ素子１３２のソース部は画素電極１２８と電気的に接続されている。このようにして、赤色（Ｒ）画素、緑色（Ｇ）画素及び青色（Ｂ）画素の３個の画素領域（サブピクセル）で表示単位であるピクセルを構成して回路素子１３３が形成されている。
【０００８】
そして、制御回路１２２から画像情報がゲート駆動用回路１１２及びドレイン駆動用回路１１４に供給され、ゲート駆動用回路１１２及びドレイン駆動用回路１１４から所定のタイミングでＴＦＴ素子１３２を介して全ての画素電極１２８に階調電圧が順次印加されて画像が表示される。
【０００９】
ところで、ＴＦＴ基板１１０は絶縁性のガラス基板１３６からなるので、ＴＦＴ基板１１０の製造工程の際に様々な原因で静電気が発生することがある。例えば、ＴＦＴ基板１１０を様々な加工装置、搬送装置又は基板ホルダなどに装着したり、取り外したりするときに、摩擦、吸着及び剥離などによって帯電することにより、静電気がＴＦＴ基板１１０に侵入する場合がある。
【００１０】
また、ＴＦＴ基板１１０上にＴＦＴ素子１３２などを製造する際に使われる様々なプラズマ工程、例えばプラズマＣＶＤ工程、スパッタリング工程、さらにはリアクティブイオンエッチング（ＲＩＥ）工程に起因して、ＴＦＴ基板１１０内部において静電気が蓄積する場合がある。
【００１１】
従来、このような問題を回避するために、ＴＦＴ基板１１０の回路素子１３３に接続された電源ラインとグランドラインとの間にトランジスタや抵抗などからなる静電気保護素子を接続することでこの静電保護素子によって電界の急激な変化を吸収させることにより、ＴＦＴ基板１１０の回路素子１３３に高電界が印加されることを防止するなどの対策を行なっていた。
【００１２】
【発明が解決しようとする課題】
しかしながら、ＴＦＴ基板１１０とその周辺外部との間で発生した放電による電荷はＴＦＴ基板１１０の抵抗の低い部分を流れ、特に、ＴＦＴ素子１３２のソース電極やドレイン電極のように抵抗が低い導電膜が分離して形成されている場合は、導電膜パターン同士の間隔が狭い部分又は導電膜パターンの端部が尖っている部分を電流経路として優先的に流れる。そして、この電流経路のうち、最も抵抗が高い部分でエネルギーを使ってその部分を破壊することになる。すなわち、従来技術のように静電気保護素子を設けたとしてもＴＦＦ素子の静電気破壊を完全に防止することは困難である。
【００１３】
以下、更に具体的に説明する。図９（ａ）は図８の一つの画素領域を拡大した平面図、図９（ｂ）は図９（ａ）のＩＩ−ＩＩに沿った断面図である。なお、図９において、図８と同一要素には同一符号を付してその説明を省略する。ＴＦＴ素子１３２の断面構造は、図９（ｂ）に示すように、ガラス基板１３６の上に下から順に、ゲートバスライン１２４（ＴＦＴ素子１３２のゲート電極）、ゲート絶縁膜１４０、アモルファスシリコン膜１４１、チャネル保護膜１４４が形成され、更に、アモルファスシリコン膜１４１のソース部及びドレイン部にそれぞれ電気的に接続されたソース電極１４３及びドレイン電極１４２が形成されている。
【００１４】
そして、ソース電極１４３及びドレイン電極１４２上には保護絶縁膜１４６が形成され、ソース電極１４３上の保護絶縁膜１４６にはコンタクトホール１４８が形成され、ソース電極１４３と画素電極１２８とがコンタクトホール１４８を介して電気的に接続されている。
【００１５】
画素領域の中央部には、図９（ａ）に示すように、蓄積容量バスライン１３０が形成され、この上方には中間電極１３１が形成されている。中間電極１３１と画素電極１２８とは保護絶縁膜１４６に形成されたコンタクトホール１４８ａを介して電気的に接続されている。
【００１６】
ところで、ＴＦＴ素子１３２ではトランジスタ特性を良好にするためにドレイン電極１４２とソース電極１４３との間隔を３μｍ以下、例えば２．５μｍ程度に形成されており、回路素子１３３中の導電膜パターンのレイアウトのうち、最も狭く設計されている。また、ＴＦＴ素子１３２のドレイン電極１４２及びソース電極１４３には尖っている部分（角度が９０°程度）が存在する（図９（ａ）のＪ部及びＫ部）。更には、ＴＦＴ素子１３２のドレイン電極１４２及びソース電極１４３は抵抗の低い金属膜からなり、しかも抵抗が高いアモルファスシリコン膜４１を介して接続されていることになる。
【００１７】
すなわち、上記で例示したＴＦＴ素子１３２は前述した静電気破壊が生じやすい条件を全て満たしているため、ＴＦＴ基板１１０とその周辺外部との間で発生した放電による電荷は、アモルファスシリコン膜１４１を介したドレイン電極１４２とソース電極１４３との間を電流経路として優先的に流れることになる。このとき、ドレイン電極１４２とソース電極１４３との対向部のうち、パターンが尖っている両端部を電流が優先的に流れる（図９のＪ及びＫ部）。
【００１８】
これにより、静電気により発生した電流は抵抗が高いアモルファスシリコン膜４１でエネルギーを使ってアモルファスシリコン膜４１を破壊する。このようにＴＦＴ素子１３２のチャネル部となるアモルファスシリコン膜４１に破壊が発生すると、ＴＦＴ素子１３２が機能しなくなり、その結果、このＴＦＴ素子１３２に係る画素部が表示欠陥となってしまうという問題がある。
【００１９】
なお、特開平８−６２６１５号公報には、表示部の外側の入力端子（パッド）に突起を設け、この部分で静電気を優先的に放電させて表示部内での蓄積容量バスライン及びゲートバスラインとドレインバスラインとの短絡を防止することが記載されている。また、特開平６−１８９２４号公報には、入力端子を近接して配置し、これらの入力端子間の容量結合により静電気による欠陥の発生を防止することが記載されている。
【００２０】
しかしながら、これらの方法では、いずれも表示部の外側で発生した静電気による欠陥の発生を防止するとういう効果はあるものの、表示部内に発生した静電気による欠陥の発生を防止する効果は小さい。
【００２１】
本発明は以上の問題点を鑑みて創作されたものであり、静電気によるＴＦＴ素子の静電気破壊を防止し、ひいては表示欠陥の発生を防止することができるアクティブマトリクス表示装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記問題を解決するため、本発明はアクティブマトリクス表示装置に係り、画素毎に非線形素子を備えたアクティブマトリクス表示装置において、前記非線形素子のソース電極及び前記ソース電極に接続された導電膜のいずれか一方と、前記非線形素子のドレイン電極に接続されたドレインバスラインとの間隔が、前記非線形素子の前記ドレイン電極と前記ソース電極との間隔より狭くなるように、前記ソース電極、前記導電膜及び前記ドレインバスラインの少なくとも１つに凸部を設けたことを特徴とする。
【００２３】
非線形素子の一例であるＴＦＴ素子が形成された絶縁性のガラス基板（ＴＦＴ基板）に静電気により電流が流れる場合、低抵抗の金属膜からなるドレインバスライン、ドレインバスラインにつながったＴＦＴ素子のドレイン電極及びＴＦＴ素子のソース電極などに電流が集中的に流れることになる。しかも、ＴＦＴ素子のトランジスタ特性を向上させるためドレイン電極とソース電極との間隔は、その他の回路素子パターンの中で最も狭く設計される。
【００２４】
更には、ドレイン電極とソース電極とはＴＦＴ素子のチャネル部となる高抵抗のアモルファスシリコン膜を介して接続されている構造であるので、アモルファスシリコン膜を介したドレイン電極とソース電極との間が電流経路となって電流が流れることになる。このとき、静電気により発生した電流は、高抵抗のアモルファスシリコン膜でエネルギーを使ってＴＦＴ素子のチャネル部であるアモルファスシリコンの一部を破壊させることで、ＴＦＴ素子が機能しなくなってしまう。
【００２５】
本発明によれば、例えばＴＦＴ素子のソース電極とデータバスラインとの間隔をＴＦＴ素子のドレイン電極とソース電極との間隔より狭くすることにより、静電気によりＴＦＴ基板に電流が流れるとしても、ＴＦＴ素子以外の領域であるデータバスラインとＴＦＴ素子のソース電極との間が静電気の電流経路となり、それらの間に介在する高抵抗の保護絶縁膜が破壊されるようになる。あるいは、ＴＦＴ素子のソース電極に接続された導電膜（例えば画素電極や中間電極）とデータバスラインとの間隔をＴＦＴ素子のドレイン電極とソース電極との間隔より狭くしてもよい。
【００２６】
これにより、静電気によりＴＦＴ基板に電流が流れるとしても、ＴＦＴ素子が破壊される恐れがなくなるので、静電気による表示欠陥が発生することを防止できるようになる。
【００２７】
また、上記問題を解決するため、本発明はアクティブマトリクス表示装置に係り、一画素毎に、ドレイン電極が一ドレインバスラインに接続され、かつソース電極が一画素電極に接続された複数のＴＦＴ素子が形成され、前記複数のＴＦＴ素子の間でドレイン電極とソース電極との間隔が異なっていることを特徴とする。
【００２８】
本発明によれば、例えば、一つの画素にＴＦＴ素子が２つ形成されており、両者とも、ドレイン電極が共通のドレインバスラインに接続されていると共に、ソース電極が共通の画素電極に接続されている。この２つのＴＦＴ素子のうち、一方のＴＦＴ素子が所望の設計ルールで形成された正規のＴＦＴ素子であり、また、他方のＴＦＴ素子が擬似（ダミー）のＴＦＴ素子として形成されている。そして、例えば、擬似のＴＦＴ素子のドレイン電極とソース電極との間隔を、正規のＴＦＴ素子のドレイン電極とソース電極との間隔より狭くなるようにして形成されている。
【００２９】
このようにすることにより、静電気によりによりＴＦＴ基板に電流が流れる場合、前述したように分離して形成された導電膜パターンが存在するとき、電流はその間隔が狭い部分を電流経路として優先的に流れるので、擬似のＴＦＴ素子のドレイン電極とソース電極と間が電流経路となって電流が流れ、その結果、擬似のＴＦＴ素子が静電気破壊されるようになる。従って、静電気によりＴＦＴ基板に電流が流れるとしても、正規のＴＦＴ素子が静電気破壊されることを防止することができる。
【００３０】
なお、一つの画素領域に形成された例えば２つのＴＦＴ素子のうち、どちらの薄膜トランジスタが、ドレイン電極とソース電極との間隔が狭いダミーの薄膜トランジスタであるかを知っておくことで、液晶表示パネルに組み立てた後であってもＴＦＴ基板の裏側から静電気破壊した擬似のＴＦＴ素子をドレインバスラインから切断してリペアすることができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００３２】
（第１の実施の形態）
図１（ａ）は本発明の第１の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図、図１（ｂ）は図１（ａ）のＩ−Ｉに沿った部分断面図である。
【００３３】
図１（ａ）に示すように、本実施形態の液晶表示パネルのＴＦＴ基板１０は、絶縁性のガラス基板３６上に、水平方向に延びる複数のゲートバスライン２４と垂直方向に延びる複数のドレインバスライン２６とが設けられ、これらにより画素領域が画定されている。画素領域には透明なＩＴＯ（Indium Tin Oxide）膜からなる画素電極２８が形成されており、この画素電極２８のほぼ中央には蓄積容量バスライン３０が画素領域を横切って形成され、また、この蓄積容量バスライン３０の上方には中間電極３１が形成されている。この中間電極３１と画素電極２８とは保護絶縁膜に形成されたコンタクトホール４８ａを介して電気的に接続されている。そして、この中間電極３１と蓄積容量バスライン３０とにより、蓄積容量を形成している。
【００３４】
画素領域の上部には非線形素子の一例であるＴＦＴ素子３２が設けられている。このＴＦＴ素子３２のドレイン部にはドレイン電極４２が形成され、このドレイン電極４２はドレインバスライン２６につながっている。また、ＴＦＴ素子３２のソース部にはソース電極４３が形成され、このソース電極４３は保護絶縁膜膜に形成されたコンタクトホール４８を介して画素電極２８と電気的に接続されている。なお、図１（ａ）ではＴＦＴ基板の一つの画素領域を例示しており、赤色（Ｒ）画素、緑色（Ｇ）画素及び青色（Ｂ）画素の３個の画素領域で表示単位であるピクセルを構成する。
【００３５】
ＴＦＴ素子３２の断面構造は、図１（ｂ）に示すように、ガラス基板３６の上に下から順に、ゲートバスライン２４（ＴＦＴ素子３２のゲート電極）、ゲート絶縁膜４０、アモルファスシリコン膜（又はポリシリコン膜）４１、チャネル保護膜４４が形成され、更に、アモルファスシリコン膜４１のソース部及びドレイン部にそれぞれ接続されたソース電極４３及びドレイン電極４２が形成されている。そして、ソース電極４３及びドレイン電極４２上には保護絶縁膜４６が形成され、ソース電極４３上の保護絶縁膜４６にはコンタクトホール４８が形成され、ソース電極４３と画素電極２８とがコンタクトホール４８を介して電気的に接続されている。
【００３６】
本発明の第１の実施の形態のアクティブマトリクス表示装置の特徴の一つは、例えば、図１（ａ）に示すごとく、ソース電極４３のドレインバスライン２６側に凸部４３ａ設けることにより、ソース電極４３とドレインバスライン２６との間隔（図１（ａ）のＡ部）をＴＦＴ素子３２のソース電極４３とドレイン電極４２との間隔（図１（ａ）のＣ部）より狭くしている。
【００３７】
従来においては、ソース電極４３とドレイン電極４２との間隔（図１（ａ）のＣ部）が２．５μｍ程度、ソース電極４３とドレインバスライン２６との間隔（図１（ａ）のＡ部）が３〜８μｍであるのに対して、本実施形態では、ソース電極４３とドレインバスライン２６との間隔（図１（ａ）のＡ部）をＣ部の間隔より狭い、例えば２．０μｍ程度にしている。このＡ部及びＣ部の間隔は適宜変更できることはもちろんである。
【００３８】
また、上記したＡ部と同様に、ＴＦＴ素子３２のソース電極４３に画素電極２８を介して接続された中間電極３１とデータバスライン２６との間隔（図１（ａ）のＢ部）をＣ部の間隔より狭くしている。なお、本実施形態では、Ａ部及びＢ部の間隔を共にＣ部の間隔より狭くした形態を例示しているが、Ａ部及びＢ部の間隔のうち、一方の間隔をＣ部の間隔より狭くした形態としてもよい。
【００３９】
絶縁性のＴＦＴ基板１０とその外部周辺との間で生じた静電気による放電に伴う電流は、ＴＦＴ基板１０の抵抗が低い金属膜などの部分を優先的に流れる。また、抵抗が低い金属膜が高抵抗膜を介して分離して形成されている場合、この電流は金属膜パターン同士の間隔が狭い部分又は対向する金属膜パターンの尖っている部分を電流経路として優先的に流れる。そして、その電流経路のうち最も高抵抗な部分で電流がエネルギーを使ってこの高抵抗な部分を静電気破壊する。
【００４０】
図１（ａ）のＴＦＴ素子３２は、図１（ｂ）に示すように、アルミニウム（Ａｌ）とクロム（Ｃｒ）との合金膜やチタン（Ｔｉ）膜などの金属膜からなる低抵抗のドレイン電極４２とソース電極４３とがそれらより高抵抗のアモルファスシリコン膜４１を介して接続されて構造になっているので、この部分が静電気による放電に伴う電流経路になる場合、アモルファスシリコン膜４１が静電気破壊してＴＦＴ素子３２が機能しなくなってしまう。
【００４１】
本実施形態では、この問題を回避するため、ＴＦＴ素子３２のドレイン電極４２とソース電極４３との間隔（図１（ａ）のＣ部）よりドレインバスライン２６とソース電極４２との間隔（図１（ａ）のＡ部）の方が狭くなるようにしている。このため、静電気による放電に伴う電流は間隔が狭いソース電極４２とドレインバスライン２６との間を電流経路として流れ、ソース電極４２とドレインバスライン２６と間に介在する高抵抗のゲート絶縁膜４０又は保護絶縁膜４６が静電気破壊される（（図１（ａ）のＡ部）。この部分のゲート絶縁膜４０又は保護絶縁膜４６が静電気破壊されても表示欠陥にならないので、静電気に起因した液晶表示パネルの表示欠陥が発生することを防止することができる。
【００４２】
なお、ドレインバスライン２６とソース電極４２との間隔（図１（ａ）のＡ部）より中間電極３１とドレインバスライン２６との間隔（図１（ａ）のＢ部）を狭くする場合は、ドレイン電極４２やソース電極４３と同じ材料で形成される低抵抗の中間電極３１とドレインバスライン２６との間が電流経路になり、それらの間に介在する高抵抗のゲート絶縁膜４０又は保護絶縁膜４６が静電気破壊されるようになる（図１（ａ）のＢ部）。
【００４３】
このように、図１（ａ）のＡ部やＢ部のような構造、いわゆる避雷針のような機能を備えたものを設けることにより、ＴＦＴ素子３２が静電気破壊されることを防止することができる。これにより、液晶表示パネルに表示欠陥が発生することを防止することができる。
【００４４】
また、本実施の形態においては、表示部内で発生した静電気を表示部内で放電させるので、表示部の外側で放電させる場合に比べて、表示欠陥をより確実に防止することはできる。
【００４５】
（第２の実施の形態）
図２は本発明の第２の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である。第２の実施の形態が第１の実施の形態と異なる点はドレインバスラインとＴＦＴ素子のソース電極との間隔を狭くするためドレインバスライン側に凸部を設けた点にあるので、図２において図１と同一要素についてはその説明を省略する。
【００４６】
図２に示すように、第２の実施の形態のアクティブマトリクス表示装置に係るＴＦＴ基板１０ａは、ドレインバスライン２６とＴＦＴ素子３２のソース電極４３が対向する部分において、ドレインバスライン２６の一部の領域に凸部２６ａが形成されている（図２のＤ部）。そして、この図２のＤ部の間隔は第１の実施の形態と同様に、ＴＦＴ素子３２のドレイン電極４２とソース電極４３との間隔より狭くなっている。
【００４７】
第２の実施の形態においても、第１の実施の形態と同様な効果を奏する。これに加えて次のような効果がある。図２のＤ部のゲート絶縁膜４０又は保護絶縁膜４６が静電気破壊されるとき、その領域上に形成されたドレインバスライン２６やソース電極４３の一部が吹き飛ばされることになる。
【００４８】
このため、液晶表示パネルの開口率を上げるためドレインバスライン２６が比較的細く形成されている場合においては、ドレインバスライン２６が断線する恐れがある。本実施形態では、静電気破壊が起こる部分のドレインバスライン２６を太くしているので、静電気破壊によりドレインバスライン２６の一部が吹き飛ばされたとしてもドレインバスライン２６が断線することを防止することができる。
【００４９】
なお、第１の実施の形態と組み合わせて、ドレインバスライン２６とソース電極４３との両方に凸部を形成して、それらの間隔がＴＦＴ素子３２のドレイン電極４２とソース電極４３との間隔より狭くなるようにしてもよい。
【００５０】
（第３の実施の形態）
図３及び図４は本発明の第３の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である。第３の実施の形態が第１の実施の形態と異なる点は、ドレインバスラインとＴＦＴ素子のソース電極とが対向する部分において、ドレインバスライン及びソース電極のうちのいずれか又は両方が尖った形状を有するようにした点にあるので、図３及び図４において図１と同一要素についてはその説明を省略する。
【００５１】
図３及び図４に示すように、本実施形態のＴＦＴ基板１０ｂ，１０ｃは、ドレインバスライン２６とＴＦＴ素子３２のソース電極４３が対向する部分において、ドレインバスライン２６側に凸部を設けて、かつその先端を尖らせている。図３に示す形態においては、ドレインバスライン２６に先端下部を尖らせた凸部２６ｂが形成されている（図３のＥ部）。また、図４に示す形態においては、ドレインバスライン２６に先端中央部を尖らせた凸部２６ｃが形成されている（図４のＦ部）。
【００５２】
このように凸部の先端を尖らすことにより、先端部での電荷密度が大きくなるので、静電気による放電に伴う電流がドレインバスライン２６とソース電極４３との間で流れやすくなる。すなわち、第１及び第２の実施の形態と違って、ドレインバスライン２６とソース電極４３との間隔（図３のＥ部及び図４のＦ部）をＴＦＴ素子３２のドレイン電極４２とソース電極４３との間隔より狭くしなくとも、ドレインバスライン２６とソース電極４３との間で放電するようになり、ＴＦＴ素子３２が静電気破壊されることを防止することができる。
【００５３】
従って、ドレインバスライン２６とソース電極４３との間隔をドレイン電極４２とソース電極４３との間隔と同等又はそれ以上にすることができるので、ドレインバスライン２６とソース電極４２とが短絡することを防止することができる。
【００５４】
なお、本実施形態では、ドレインバスライン２６とソース電極４３とが対向する部分において、ドレインバスランイ２６に凸部を設け、その先端部を尖った形状にした形態を例示したが、ソース電極４３に凸部を設け、同様にその先端を尖った形状にしてもよいし、ドレインバスライン２６とソース電極４３との両方に凸部を設け、その先端部を尖った形状にしてもよい。
【００５５】
（第４の実施の形態）
図５は本発明の第４の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である。第４の実施の形態が第１の実施の形態と異なる点は、ドレインバスラインと画素電極との間隔が、ＴＦＴ素子のドレイン電極とソース電極との間隔より狭くしたことにあるので、図５において図１と同一要素についてはその説明を省略する。
【００５６】
図５に示すように、本実施形態のＴＦＴ基板１０ｄでは、画素電極２８のドレインバスライン２６側の側面の一部に凸部２８ａが形成されている（図５のＧ部）。そして、画素電極２８の凸部２８ａの先端面とドレインバスライン２６との間隔が、ＴＦＴ素子３２のドレイン電極４２とソース電極４３との間隔より狭くなるようにしている。このため、画素電極２８とドレインバスライン２６との間が静電気による放電の電流経路となり、高抵抗の保護絶縁膜４６で静電気破壊が起こるようになるので、ＴＦＴ素子３２が静電気破壊されることを防止することができる。
【００５７】
また、本実施形態においては、ドレインバスライン２６と画素電極２８とは同一金属膜をパターニングして形成されたものではなく、保護絶縁膜４６（図１（ｂ）参照）を介してその下層と上層とに形成されたものであるので、ドレインバスライン２６と画素電極とを接近させても短絡する恐れがなくなる。
【００５８】
なお、画素電極２８のドレインバスライン２６側に凸部２８ａを形成する代わりに、ドレインバスライン２６の画素電極２８側に凸部を形成してもよい。また、画素電極２８とドレインバスライン２６との両方に凹部を形成してもよい。更にまた、第３の実施の形態のように、画素電極２８及びドレインバスライン２６のいずれか又は両方に形成された凸部の先端部を尖った形状にしてもよい。
【００５９】
（第５の実施の形態）
図６は本発明の第５の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である。第５の実施の形態は、一つの画素領域に、例えば２つのＴＦＴ素子が形成されており、一方をドレイン電極とソース電極との間隔を狭くしたダミー（擬似）のＴＦＴ素子とすることで、静電気破壊する場合、意図的にダミーのＴＦＴ素子が静電気破壊されるようにして正規のＴＦＴ素子を保護するようにしたものである。なお、図６において図１と同一要素については同一符号を付してその説明を省略する。
【００６０】
図６に示すように、本実施形態のＴＦＴ基板１０ｅには、一つの画素領域に所望の設計ルールで形成された正規のＴＦＴ素子３２とダミーのＴＦＴ素子３２ａが形成されている。この２つのＴＦＴ素子３２，３２ａはドレイン電極４２が共通になっており、このドレイン電極４２がドレインバスライン２６につながっている。
【００６１】
正規のＴＦＴ素子３２のソース電極４３は保護絶縁膜４６（図１（ｂ）参照）に形成されたコンタクトホール４８を介して画素電極２８に接続されている。一方、ダミーのＴＦＴ素子３２ａにおいてもソース電極４３ａは保護絶縁膜４６に形成されたコンタクトホール４８ａを介して画素電極２８に接続されている。そして、ダミーのＴＦＴ素子３２ａのドレイン電極４２とソース電極４３ａとの間隔が、正規のＴＦＴ素子３２のドレイン電極４２とソース電極との間隔より狭くなっている。このため、静電気による放電はダミーのＴＦＴ素子３２ａのドレイン電極４２とソース電極４３ａとの間に起こるようになるので、正規のＴＦＴ素子３２が静電気破壊されることを防止することができる。
【００６２】
ダミーのＴＦＴ素子３２ａが静電気破壊した後で、ダミーのＴＦＴ素子３２ａのドレイン電極４２と正規のＴＦＴ素子３２のドレイン電極４２との間の部分を、レーザーなどを用いて切断してリペアすることができる。これにより、静電気による放電に起因して正規のＴＦＴ素子３２が静電気破壊されて液晶表示パネルに表示欠陥が発生することを防止することができる。
【００６３】
また、２つのＴＦＴ素子３２，３２ａのうち、どちらがダミーのＴＦＴ素子３２ａか、すなわち、どちらがドレイン電極４２とソース電極４３との間隔が狭い方のＴＦＴ素子なのかを予め認識しておくことが重要である。つまり、本実施形態と違って、正規のＴＦＴ素子３２とダミーのＴＦＴ素子３２ａとにおいて、ドレイン電極４２とソース電極４３との間隔を同等とする場合、静電気による放電がどちらのＴＦＴ素子で起こるか分からないので、ＴＦＴ基板を組み立てて液晶表示パネルにした状態では正確にレーザーなどにより切断してリペアすることは困難である。
【００６４】
しかし、本実施形態においては、二つのＴＦＴ素子のうちどちらがダミーのＴＦＴ素子であるか決まっており、かつそれを認識していれば、ＴＦＴ基板を組み立てて液晶表示パネルにした状態でも、ＴＦＴ基板の裏面からダミーのＴＦＴ素子３２ａのドレイン電極４２をレーザーなどで切断してリペアすることができる。
【００６５】
以上、第１〜第５の実施の形態により、この発明の詳細を説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明を逸脱しない要旨の範囲における上記実施の形態の変更はこの発明の範囲に含まれる。
【００６６】
例えば、第１〜第５実施形態ではアクティブマトリクスタイプの液晶表示パネルに係るＴＦＴ基板を例示したが、ＴＦＴ素子を用いたアクティブマトリクスタイプの有機ＥＬディスプレイなどにも同様に適用することができる。
【００６７】
（付記１）  画素毎に非線形素子を備えたアクティブマトリクス表示装置において、前記非線形素子のソース電極及び前記ソース電極に接続された導電膜のいずれか一方と、前記非線形素子のドレイン電極に接続されたドレインバスラインとの間隔が、前記非線形素子の前記ドレイン電極と前記ソース電極との間隔より狭くなるように、前記ソース電極、前記導電膜及び前記ドレインバスラインの少なくとも１つに凸部を設けたことを特徴とするアクティブマトリクス表示装置。
【００６８】
（付記２）  前記ソース電極に接続された導電膜は、画素電極又は前記画素電極に接続された中間電極であることを特徴とする付記１に記載のアクティブマトリクス表示装置。
【００６９】
（付記３）  前記凸部が前記ソース電極又は前記導電膜に設けられ、前記凸部の先端部に対向する部分の前記ドレインバスラインの幅が、他の場所の前記ドレインバスラインの幅より太くなっていることを特徴とする付記１又は２に記載のアクティブマトリクス表示装置。
【００７０】
（付記４）  前記凸部の先端部が尖った形状を有していることを特徴とする付記１乃至３のいずれか一項に記載のアクティブマトリクス表示装置。
【００７１】
（付記５）  一画素毎に、ドレイン電極が同一のドレインバスラインに接続され、かつソース電極が同一の画素電極に接続された複数のＴＦＴ素子を有し、前記複数のＴＦＴ素子の間でドレイン電極とソース電極との間隔が異なっていることを特徴とするアクティブマトリクス表示装置。
【００７２】
（付記６）  前記複数のＴＦＴ素子は、正規のＴＦＴ素子と、前記ドレイン電極と前記ソース電極との間隔が前記正規のＴＦＴ素子より狭い擬似のＴＦＴ素子とからなることを特徴とする付記５に記載のアクティブマトリクス表示装置。
【００７３】
（付記７）  画素毎に非線形素子を備えたアクティブマトリクス表示装置において、前記非線形素子のソース電極及び前記ソース電極に接続された導電膜のいずれか一方と、前記非線形素子のドレイン電極に接続されたドレインバスラインとが隣接する部分に、前記ソース電極、前記導電膜及び前記ドレインバスラインの少なくとも１つに先端部が尖った凸部を設けたことを特徴とするアクティブマトリクス表示装置。
【００７４】
（付記８）  前記非線形素子の前記ソース電極及び前記ソース電極に接続された導電膜のいずれか一方と、前記非線形素子のドレイン電極に接続されたドレインバスラインとの間隔が、前記非線形素子の前記ドレイン電極と前記ソース電極との間隔と同等又はそれ以上になっていることを特徴とする付記７に記載のアクティブマトリクス表示装置。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、非線形素子のソース電極及び前記ソース電極に接続された導電膜のいずれか一方と、非線形素子のドレイン電極に接続されたドレインバスラインとの間隔が、前記非線形素子の前記ドレイン電極と前記ソース電極との間隔より狭くなるように、前記ソース電極、前記導電膜及び前記ドレインバスラインの少なくとも１つに凸部を設けられている。
【００７６】
これにより、静電気によりＴＦＴ基板に電流が流れるとしても、データバスラインとＴＦＴ素子のソース電極又はソース電極に接続された導電膜との間が電流経路となり、データバスラインとソース電極などとの間に介在する高抵抗の保護絶縁膜が静電気破壊されるようになる。
【００７７】
従って、たとえ、静電気によりＴＦＴ基板に電流が流れるとしても、ＴＦＴ素子が破壊される恐れがなくなるので、静電気による表示欠陥が発生することを防止できるようになる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図、図１（ｂ）は図１（ａ）のＩ−Ｉに沿った部分断面図である。
【図２】図２は本発明の第２の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である。
【図３】図３は本発明の第３の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である（その１）。
【図４】図４は本発明の第３の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である（その２）。
【図５】図５は本発明の第４の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である。
【図６】図６は本発明の第５の実施の形態のアクティブマトリクス表示装置に係る液晶表示パネルのＴＦＴ基板を示す部分平面図である。
【図７】図７は一般的な液晶表示パネルの構成を示す構成概略図である。
【図８】図８は液晶表示パネルのＴＦＴ基板に形成された回路素子の例を示す平面図である。
【図９】図９（ａ）は図８の一つの画素領域を拡大した平面図、図９（ｂ）は図９（ａ）のＩＩ−ＩＩに沿った断面図である。
【符号の説明】
１０〜１０ｄ・・・ＴＦＴ基板
２４・・・ゲートバスライン
２６・・・ドレインバスライン
２８・・・画素電極
２６ａ〜２６ｃ，２８ａ・・・凸部
３０・・・蓄積容量バスライン
３１・・・中間電極
３２・・・ＴＦＴ素子
３２ａ・・・ダミーのＴＦＴ素子
３６・・・ガラス基板
４０・・・ゲート絶縁膜
４１・・・アモルファスシリコン層
４２・・・ドレイン電極
４３・・・ソース電極
４４・・・チャネル保護膜
４６・・・保護絶縁膜
４８，４８ａ・・・コンタクトホール
【図１】
0004004781.tif 000002
【図２】
0004004781.tif 000003
【図３】
0004004781.tif 000004
【図４】
0004004781.tif 000005
【図５】
0004004781.tif 000006
【図６】
0004004781.tif 000007
【図７】
0004004781.tif 000008
【図８】
0004004781.tif 000009
【図９】
0004004781.tif 000010