(57)【特許請求の範囲】
【請求項１】
所定の間隔をおいて配置された複数の集積回路と、
前記集積回路の間に配置されたダイシングラインと、
前記ダイシングライン上に配置された拡張パッドと、
前記集積回路の内部に配置されたボンディングパッドと、
前記ボンディングパッドと前記拡張パッドとを接続する拡張配線とを有し、
前記集積回路に対して所定の検査を実施するために、前記拡張パッド及び前記ボンディングパッドに対して同時に針を接触させることが可能であり、
前記拡張パッドは、前記ダイシングライン上に配置された小さな集積回路内に予め配置されている電極パッドである
ことを特徴とする半導体ウェハ。
【請求項２】
同種類の複数の前記ボンディングパッドが、１つの前記拡張パッドに接続されていることを特徴とする請求項１記載の半導体ウェハ。
【請求項３】
複数の前記集積回路の内部に配置された複数の前記ボンディングパッドが、１つの前記拡張パッドに接続されていることを特徴とする請求項２記載の半導体ウェハ。
【請求項４】
１つの前記集積回路の内部に配置された複数の前記ボンディングパッドが、１つの前記拡張パッドに接続されていることを特徴とする請求項２記載の半導体ウェハ。
【請求項５】
所定の間隔をおいて配置された複数の集積回路と、当該集積回路の間に配置されたダイシングラインと、当該ダイシングライン上に配置された拡張パッドと、前記集積回路の内部に配置されたボンディングパッドと、当該ボンディングパッドと前記拡張パッドとを接続する拡張配線とを有する半導体ウェハにおいて、前記拡張パッド及び前記ボンディングパッドに対して同時に針を接触させるステップと、
前記拡張パッド及び前記ボンディングパッドに対して同時に針を接触させた状態において、前記集積回路に対して所定の検査を実施するステップとを有し、
前記拡張パッドは、前記ダイシングライン上に配置された小さな集積回路内に予め配置されている電極パッドである
ことを特徴とする半導体ウェハの検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体ウェハ及びその検査方法に関わり、特に、ダイシングライン上に配置された拡張パッドに針を当てることにより、集積回路の正確な検査及び評価を行うことができ、歩留り及び信頼性が向上する半導体ウェハ及びその検査方法に関する。
【０００２】
【従来の技術】
図９に示すように、一般的に、１枚のウェハ７０上には複数の半導体集積回路５１が同時に形成される。そして、ウェハ７０を切断（ダイシング）して個々の集積回路５１をチップに分割する。図１０は、図９の点線領域７１を拡大した図である。集積回路５１は、ダイシングの際に砥石により削り取られる領域の分だけ間隔をおいて１つのウェハ７０上に配列されている。この砥石により削り取られる領域はダイシングライン５３と呼ばれ、ウェハ７０を切断してチップを形成する際の切り代として役割を果たす。従って、ダイシングライン上に最終製品を構成する要素（半導体素子或いはパッドなど）が形成されることはない。
【０００３】
しかし、このダイシングライン５３は切り代としての役割の他に以下のような利用方法がある。即ち、このダイシングライン５３上に、ＤＬ−ＴＥＧ（Dicing Line-Test Element Group）５８などの小さな集積回路を形成することで、間接的に集積回路５１の動作特性の情報を得ることができる。ＤＬ−ＴＥＧ５８は集積回路５１を構成する半導体素子の基本的な動作特性を評価・検査するために使用される。また、集積回路５１の外周にはボンディングパッド（５５、５６）が、集積回路５１の中央には内部回路５７がそれぞれ配置されている。
【０００４】
また、一連の半導体製造工程の１工程として、ダイシングされる前のウェハ状態の集積回路５１に対して、良品／不良品の判別、各種評価などからなるウェハダイソートテストが実施される。ウェハダイソートテストは、図１１に示すように、固定（プローブ）カード５９のピン６０と集積回路５１のボンディングパッド（５５、５６）とを電気的に接触させて実施される。
【０００５】
【発明が解決しようとする課題】
図１２は、図１１のＡ−Ａ’切断面に沿った断面図であり、固定カード５９から延びたピン６０がボンディングパッド５５に接触した状態を示す。一般的に、ピン６０はタングステン（Ｗ）から形成され、ボンディングパッド（５５、５６）はアルミニウムなどから形成されている。従って、ピン６０がボンディングパッド５５に接触する時、ピン６０の鋭利な先端はボンディングパッド５５の内部に突き刺さり、ピン６０に比べて柔らかい材料からなるボンディングパッド（５５、５６）に傷ができてしまう。
【０００６】
ボンディングパッド５５が受けるダメージが大きいと、チップに対してワイヤボンディングする際、ボンディングパッドとボンディングワイヤとが接触し難くなってしまい、ボンディングワイヤの接触不良、接触抵抗の増大などの歩留り低下、信頼性低下の原因が生じる惧れがある。また、一旦ワイヤをボンディングすることができても、振動などの影響で時間の経過と共に接触不良が発生する惧れもある。
【０００７】
また、ウェハダイソートテストにおいて、電源電位（ＶＤＤ）、接地電位（ＶＳＳ）及び各種信号をピン６０及びパッド（５５、５６）などを介して集積回路５１へ供給する。従って、ピン６０−パッド（５５、５６）間の接触抵抗、ノイズ（反射）などの低減化の要求が、集積回路５１の大規模化、高速度化と共に高まっている。特に、集積回路５１における接地電位の強化は共通の重要課題である。これに対して、パッケージング部材の一部に専用グランドプレーンを設置して、ＶＳＳのインピーダンスを低減させている。しかし、ウェハダイソートテストにおいて、ピン６０の長さはボンディングワイヤよりも長いため、接触抵抗の増大、ノイズ発生などにより正確な特性評価を行うことが困難であった。
【０００８】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、集積回路の正確な検査及び評価を行うことができ、歩留り及び信頼性が高い半導体ウェハ及びその検査方法を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の特徴は、所定の間隔をおいて配置された複数の集積回路と、集積回路の間に配置されたダイシングラインと、ダイシングライン上に配置された拡張パッドと、集積回路の内部に配置されたボンディングパッドと、ボンディングパッドと拡張パッドとを接続する拡張配線とを有する半導体ウェハであって、集積回路に対して所定の検査を実施するために、拡張パッド及びボンディングパッドに対して同時に針を接触させることが可能であり、拡張パッドは、ダイシングライン上に配置された小さな集積回路内に予め配置されている電極パッドであることである。
【００１０】
本発明の特徴によれば、集積回路内のボンディングパッドは拡張配線により拡張パッドと接続されている。従って、固定カードの針（ピン）を拡張パッドに接触させて、ダイソートテストなどの半導体ウェハの評価・検査を実施することができる。半導体ウェハの評価・検査における集積回路内のボンディングパッドが受けるダメージを低減し、ボンディングパッドとボンディングワイヤの接触不良、接触抵抗を低減することができる。若しくはピン−パッド間の接触抵抗（インピーダンス）或いはノイズを低減することができる。
【００１１】
本発明の第１の特徴において、１つのボンディングパッドが１つの拡張パッドに接続さていても良く、同種類の複数のボンディングパッドが、１つの拡張パッドに接続されていても構わない。
【００１２】
後者の場合、以下に示す２つの特徴を更に有する。第１に、複数の集積回路の内部に配置された同種類の複数のボンディングパッドが、１つの拡張パッドに接続されていても構わない。複数の集積回路の間で１つの拡張パッドを共有することができる。従って、ダイシングライン上に効率的に拡張パッドを配置することができる。ダイシングライン上にＤＬ−ＴＥＧなどの小さな集積回路が形成されている場合に特に有益である。第２に、１つの集積回路の内部に配置された同種類の複数のボンディングパッドが、１つの拡張パッドに接続されていても構わない。第１の場合と同様に、ダイシングライン上に効率的に拡張パッドを配置することができる。
【００１３】
また、本発明の第１の特徴において、「ダイシングライン上に配置された小さな集積回路」とは、ダイシングラインにより区切られた、最終製品としての集積回路とは異なり、ウェハ状態で集積回路の基本的な動作特性を評価検査するためのＤＬ−ＴＥＧなどの小さな集積回路を示す。ダイシングラインの空スペースを探して拡張パッドを配置する必要が無くなり、大幅なパターン変更を伴わずに容易に拡張パッドを設けることができる。
【００１４】
本発明の第２の特徴は、第１の特徴を有する半導ウェハにおいて、拡張パッド及びボンディングパッドに対して同時に針（ピン）を接触させるステップと、拡張パッド及びボンディングパッドに対して同時に針（ピン）を接触させた状態において、集積回路に対して所定の検査を実施するステップとを少なくとも有する半導体ウェハの検査方法であって、拡張パッドは、ダイシングライン上に配置された小さな集積回路内に予め配置されている電極パッドであることである。
【００１６】
本発明の第２の特徴において、集積回路に対して所定の検査を実施するステップにおいて、拡張パッドに接続されたボンディングパッドに対して更に針（ピン）を接触させた状態で、所定の検査を実施する。即ち、拡張パッドにピンを接触させると同時に、拡張パッドに接続されたボンディングパッドにもピンを接触させて、半導体ウェハの検査を実施する。ピンとパッドの接触箇所が増加する。従って、ピン−パッド間の接触抵抗（インピーダンス）或いはノイズを低減することができる。
【００１７】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、厚みと幅との関係、寸法の比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１８】
（第１の実施の形態）
第１の実施の形態に係る半導体ウェハは、複数の集積回路が形成され、ダイシング及びパッケージングなどの後工程を実施する前の半導体ウェハである。図１は、本発明の第１の実施の形態に係る半導体ウェハの構成を示す平面図である。図１は、半導体ウェハ上に形成された複数の集積回路の一部分を拡大して示している。第１の実施の形態に係る半導体ウェハは、所定の間隔をおいて配置された複数の集積回路１と、集積回路１の間に配置されたダイシングライン３と、ダイシングライン３上に配置された拡張パッド２と、集積回路１の内部に配置されたボンディングパッド（５、６）と、ボンディングパッド（５、６）と拡張パッド２とを接続する拡張配線４とを少なくとも有する。
【００１９】
集積回路１の内部には、内部回路７とボンディングパッド（５、６）が配置されている。内部回路７には、例えば、ロジック回路、メモリ回路などのデジタル回路、及びアナログ回路などが含まれ、集積化が可能な半導体素子及びこれらの半導体素子を接続する配線などから構成されている。内部回路７は集積回路１の中央部に配置され、ボンディングパッド（５、６）は内部回路７の外周に配置されている。なお、ボンディングパッド（５、６）の一部が集積回路１の中央部に配置されていても構わない。また、ボンディングパッドは、電源電位（ＶＤＤ）を供給する、或いは各種信号を入出力するためのボンディングパッド（ＰＡＤ）５と、接地電位を供給するためのボンディングパッド（ＶＳＳ）６とから少なくとも構成されている。図１においては、方形状の集積回路１の四隅にそれぞれＶＳＳ６が配置され、その他はＰＡＤ５が配置されている。
【００２０】
ダイシングライン３は、マトリックス状に配列された集積回路１の間に配置されている。従って、ダイシングライン３自体は格子状の形状を有している。また、ダイシングライン３は、ダイシングの際に砥石により削り取られる領域である。通常、砥石により削り取られる領域の幅は数十〜数百μｍである。ダイシングライン３上には、集積回路１を構成する半導体素子の基本的な動作特性を検査するためのＤＬ−ＴＥＧ（小さな集積回路）８が集積回路１と同時に形成されている。第１の実施の形態では、方形状の集積回路１の各辺に沿って４つのＤＬ−ＴＥＧ８が配置されている。また、図１には示さないが、ダイシングライン３上には、リソグラフィ工程で使用するマスクを半導体ウェハに対して位置合わせするためのマスク合わせマークも配置されている。
【００２１】
ダイシングライン３上には、複数の拡張パッド２が配置されている。拡張パッド２と集積回路１内のＶＳＳ６とは拡張配線４により電気的に接続されている。１つの集積回路１に接続されている拡張パッド２及び拡張配線４の配置パターンは、集積回路１ごとに同一である。なお、第１の実施の形態においては、ボンディングパッド（ＶＳＳ）６と拡張パッド２が、１対１に対応して接続されている。つまり、１つのＶＳＳ６に対して、１つの拡張パッド２が接続されている。また、拡張パッド２は、最寄のＶＳＳ６に接続され、拡張配線４の長さが最短になるような位置に配置されている。拡張パッド２及び拡張配線４の製造方法は特に問わない。例えば、拡張パッド２及び拡張配線４を集積回路１内のボンディングパッド（５、６）と同一工程において最上層の配線層として形成しても良く、下層の配線層においてボンディングパッド（５、６）と異なる工程で作成しても構わない。
【００２２】
図２は、図１に示した半導体ウェハに対してウェハダイソートテストを行う際の固定（プローブ）カード９及びピン（１０、１１）の配置を示す平面図である。図２に示すように、固定カード９には、通常ピン１０と追加ピン１１が接続されている。通常ピン１０は、集積回路１内部の各ボンディングパッド（５、６）に対してそれぞれ電気的に接触されている。追加ピン１１は、ダイシングライン３上に配置された拡張パッド２に対してそれぞれ電気的に接触されている。通常ピン１０及び追加ピン１１は、共にタングステン（Ｗ）から形成され、ボンディングパッド（５、６）及び拡張パッド２はアルミニウム（Ａｌ）などから形成されている。固定カード９はガラスエポキシ基板等から形成されている。
【００２３】
図３は、図２に示した半導体ウェハに対する固定カード９及びピン（１０、１１）の配置を断面方向から見た時の模式図である。通常ピン１０及び追加ピン１１は固定カード９に固定されている。通常ピン１０の先端は、集積回路１内部のボンディングパッド（ＶＳＳ）６の内部に突き刺さり、追加ピン１１の先端は、ダイシングライン３上の拡張パッド２の内部に突き刺さっている。図３には示さないが、通常ピン１０の先端は、ボンディングパッド（ＰＡＤ）５に同じように突き刺さっている。このように、柔らかいＡｌのパッドに硬いＷのピンが突き刺さることにより、ピン（１０、１１）とパッド（２、５、６）が電気的に接触される。
【００２４】
次に、第１の実施の形態に係る半導体装置の検査方法について説明する。
【００２５】
（イ）まず、図１に示した半導体装置に対して、図２及び図３に示したように、通常ピン１０及び追加ピン１１をボンディングパッド（５、６）及び拡張パッド２にそれぞれ接触させる。
【００２６】
（ロ）次に、ピン（１０、１１）をパッド（２、５、６）に接触させた状態において、ウェハダイソートテストを実施する。即ち、半導体ウェハ上に形成された各集積回路１に対して、良品／不良品の判別、各種評価などの検査を実施する。図２及び図３においては、１つの集積回路１ごとにウェハダイソートテストを実施する場合を示した。テスト時間を短縮させる観点から複数の集積回路１に対して一度にピンを接触させてダイソートテストを実施しても構わない。
【００２７】
（ハ）次に、ダイソートテストにより、不良品と判定された集積回路（チップ）１に対して所定の印を付す。ここで、「所定の印を付す」とは、不良品の集積回路１に対して、良品／不良品を識別するための識別材料（インクなど）を塗布することである。その後、ダイシングライン３を砥石で削り取ることにより、半導体ウェハを半導体チップに分割（ダイシング）する。
【００２８】
（ニ）最後に、識別材料が塗布されていない良品の集積回路（チップ）１に対してのみパッケージング工程などの後工程を実施して最終製品を製造する。一方、所定の印が付された集積回路に対しては、パッケージング工程などのダイソートテスト以後の製造工程を実施しない。
【００２９】
以上説明したように、集積回路１内のボンディングパッド（ＶＳＳ）６は拡張配線４により拡張パッド２に接続されている。そして、固定カード９の通常ピン１０をＶＳＳ６に接触させるだけでなく、追加ピン１１を拡張パッド２に接触させる。この状態において、ダイソートテストを実施することで、通常ピン１０とＶＳＳ６とを接触させた場合に比して、接触箇所が倍増する。即ち、接地電位に対するピン（１０、１１）とパッド（２、６）との接触抵抗を半減することができる。従って、ピン−ボンディングパッド間の接触抵抗（インピーダンス）或いはノイズを低減することができる。特に、接地電位を供給するＶＳＳ６のインピーダンス或いはノイズを低減することで、実デバイスにより近い条件で正確なダイソートテストを実施することができ、集積回路１の正確な検査及び評価を行うことができる。
【００３０】
また、拡張パッド２は、ダイシング工程において削り取られてしまうダイシングライン３上に形成される電極パッドである。また、拡張パッド２は、ダイシングライン３上のＤＬ−ＴＥＧ８或いはマスク合わせマークが形成されていない領域に形成されている。従って、拡張パッド２を設けることにより、集積回路１が占める領域の面積が減少したり、１つのウェハに形成することができる集積回路の数が減少したりすることなく、ウェハ上の空スペースを有効に利用することができる。
【００３１】
なお、第１の実施の形態では、１つのＶＳＳ６に対して１つの拡張パッド２を接続した場合について示したが、１つのＶＳＳ６に対して複数の拡張パッド２を接続しても構わない。１つのＶＳＳ６に接続する拡張パッド２の数の増加と共に、接地電位に対する接触抵抗を低減することができる。
【００３２】
（第２の実施の形態）
第１の実施の形態においては、拡張パッド２と、拡張パッド２に接続されたボンディングパッド６との双方にピン（１０、１１）を接触させて半導体ウェハの検査（ダイソートテスト）を実施する場合を示した。本発明はこれに限定されるものではなく、ピンを拡張パッド２にのみ接触させて実施しても構わない。第２の実施の形態では、集積回路１内のボンディングパッド６に対してピンを接触させる代わりに、ダイシングライン３上の拡張パッド２に対してピンを接触させてダイソートテストを実施する場合について説明する。
【００３３】
第２の実施の形態に係る半導体ウェハの構成は、図１に示した第１の実施の形態係るそれと同一であり、ここでは説明を省略する。
【００３４】
図４は、第２の実施の形態に係る半導体ウェハ上に形成された集積回路１に対してウェハダイソートテストを行う際の固定（プローブ）カード１２及びピン（１３、１４）の配置を示す平面図である。図４に示すように、集積回路１内のボンディングパッド（ＶＳＳ）６に接触される通常ピンが配置されていない点を除き、その他の構成は図２に示したものと同一である。図４に示すように、固定カード１２には、通常ピン１３と追加ピン１４が接続されている。通常ピン１３は、集積回路１内部の各ボンディングパッド（ＰＡＤ）５に対してそれぞれ電気的に接触されている。追加ピン１４は、ダイシングライン３上に配置された拡張パッド２に対してそれぞれ電気的に接触されている。
【００３５】
図５は、図４に示した半導体ウェハに対する固定カード１２及び追加ピン１４の配置を断面方向から見た時の模式図である。通常ピンの先端が集積回路１内部のボンディングパッド（ＶＳＳ）６に突き刺さっていない点を除いて、その他の構成は図３と同一である。追加ピン１１の先端は、ダイシングライン３上の拡張パッド２の内部に突き刺さっている。
【００３６】
図１３は、第２の実施の形態に係る半導体ウェハ上の集積回路１を半導体チップに分割し、パッケージ内にアッセンブリした状態を示す。図１３（ａ）は平面図を示し、図１３（ｂ）はＢ−Ｂ’切断面に沿った断面図であり、図１３（ｃ）はＣ−Ｃ’切断面に沿った断面図である。図１３に示すように、集積回路１はベッド６３の上に配置され、ベッド６３はグランドプレーン（ＶＳＳ強化基板）６２の上に配置され、グランドプレーン６２はパッケージ外枠６１の上に配置されている。集積回路１内部のボンディングパッド（ＰＡＤ）５は、ボンディングワイヤ６６によりパッケージ外枠６１上に配置された信号用ボンディングパッド６４にそれぞれ接続されている。一方、集積回路１内部のボンディングパッド（ＶＳＳ）６は、ボンディングワイヤ６６によりグランドプレーン６２上に配置されたＶＳＳ用ボンディングパッド６５にそれぞれ接続されている。ＶＳＳ６をグランドプレーン６２に接続することにより、集積回路１の接地電位を強化することができる。また、ダイソートテストにおいてＶＳＳ６にはピンが接触されていないため、ワイヤとの接触状態も良好であり、接触不良の発生、接触抵抗の増大などを防止することができる。
【００３７】
以上説明したように、ダイソートテストを実施する際、拡張パッド２に追加ピン１４を接触させて、集積回路１内のボンディングパッド（ＶＳＳ）６には通常ピンを接触させない。よって、集積回路１内のボンディングパッド（ＶＳＳ）６がピンの接触によりダメージを受けることがない。従って、ボンディングパッド（ＶＳＳ）６とボンディングワイヤとの接触不良、接触抵抗の増大などの歩留り低下、信頼性低下の原因が生じる惧れが無くなる。特に、接地電位を供給するボンディングパッド（ＶＳＳ）６に対してピンを接触させないことにより、ボンディングパッド（ＶＳＳ）６に対するワイヤボンディングの信頼性／歩留りが向上し、集積回路５１における接地電位が強化される。
【００３８】
（第３の実施の形態）
第１及び第２の実施の形態では、ボンディングパッド（ＶＳＳ）６と拡張パッド２が、１対１に対応して接続されている場合について説明したが、１つの拡張パッド２を２つ以上のボンディングパッド（ＶＳＳ）６で共有しても構わない。第３の実施の形態においては、隣接する２つの集積回路１の内部にそれぞれ配置された同種類の複数のボンディングパッド６が、１つの拡張パッド１５にそれぞれ接続されている場合について説明する。
【００３９】
図６は、本発明の第３の実施の形態に係る半導体ウェハの構成を示す平面図である。図６に示すように、ダイシングライン３上に配置された拡張パッド１５は、ダイシングライン３の両側に配置された集積回路１内の各ボンディングパッド（ＶＳＳ）６に接続されている。即ち、図１に示した半導体ウェハの構成と比して、隣接する集積回路１内の複数のＶＳＳ６が１つの拡張パッド１５を共有している点が異なる。ＶＳＳ６と拡張パッド１５とは拡張配線１６によって接続されている。その他の構成は、図１に示したものと同一であり、説明を省略する。
【００４０】
図６に示した半導体ウェハに対してダイソートテストを実施する際、ピン（１０、１１）の配置は、図２及び図３に示した配置（第１の実施の形態）、或いは図４及び図５に示した配置（第１の実施の形態）の何れであっても構わない。つまり、ウェハダイソートテストを、ＶＳＳ６及び拡張パッド２の双方にピン（１０、１１）を接触させて実施しても、拡張パッド２のみに追加ピン１４を接触させて実施しても構わない。前者の場合には接地電位に対するインピーダンス及びノイズが低減され、後者の場合にはＶＳＳ６に対するワイヤボンディングの信頼性・歩留りが向上する。
【００４１】
以上説明したように、隣接する２つの集積回路１の内部に配置されたＶＳＳ６を１つの拡張パッド１５に接続することで、拡張パッド１５の数を半減させることができる。また、第１或いは第２の実施の形態で示したピン配置を用いてダイソートテストを実施することができる。従って、第１及び第２の実施の形態に係る半導体ウェハ及びその検査方法が奏する作用効果を損なうことなく、ウェハ上の空スペースを更に有効に利用することができる。特に、ＤＬ−ＴＥＧ８或いはマスク合わせマークなどの面積が比較的に大きい場合、ダイシングラインの空スペースが少ない場合などに有益である。
【００４２】
なお、第３の実施の形態では、２つのボンディングパッド６を１つの拡張パッド１５に接続した場合について述べたが、１つの拡張パッド１５に接続されるボンディングパッド６の数は２つに限定されるものではない。異なる集積回路１に属する３つ以上のボンディングパッド６を１つの拡張パッド１５に接続しても構わない。
【００４３】
（第４の実施の形態）
第３の実施の形態では、異なる集積回路１に属する複数のボンディングパッド（ＶＳＳ）６を１つの拡張パッドに接続する場合について説明した。しかし、本発明は、複数のボンディングパッド６が異なる集積回路１に属している場合に限定されるものではなく、１つの集積回路１内に属する複数のボンディングパッド６が１つの拡張パッドに接続していても構わない。本発明の第４の実施の形態においては、１つの集積回路１の内部に配置された同種類の複数のボンディングに対して１つの拡張パッドを接続する場合について説明する。
【００４４】
図７は、第４の実施の形態に係る半導体ウェハの構成を示す平面図である。図７に示すように、１つの集積回路１の内部に配置された３つのボンディングパッド（ＶＳＳ）６が、拡張配線１７を介して１つの拡張パッド１８にそれぞれ接続されている。接地電位を供給するためのＶＳＳ６は、方形状の集積回路１の四隅にそれぞれ配置され、更に対向する２辺の中央部にも配置されている。また、ＤＬ−ＴＥＧ８は、前記対向する２辺に接するダイシングライン３上には配置されていない。
【００４５】
図７に示した半導体ウェハに対して、ウェハダイソートテストを、ＶＳＳ６及び拡張パッド１８の双方にピンを接触させて実施しても、拡張パッド１８のみに追加ピンを接触させて実施しても構わない。前者の場合には接地電位に対するインピーダンス及びノイズが低減され、後者の場合にはＶＳＳ６に対するワイヤボンディングの信頼性・歩留りが向上する。
【００４６】
以上説明したように、１つの集積回路１の内部に配置された同種類の複数のボンディングに対して１つの拡張パッドを接続しても、ダイシングライン３上に形成される拡張パッド１８の数を減らすことができる。よって、第１及び第２の実施の形態に係る半導体ウェハ及びその検査方法が奏する作用効果を損なうことなく、ウェハ上の空スペースを更に有効に利用することができる。特に、ＤＬ−ＴＥＧ８或いはマスク合わせマークなどの面積が比較的に大きい場合、ダイシングライン３の空スペースが少ない場合などに有益である。
【００４７】
なお、図７においては１つの拡張パッド１８を、１つの集積回路１内の３つのＶＳＳ６で共有しているが、更に、隣接する集積回路１の間で１つの拡張パッド１８を共有しても構わない。即ち、拡張配線１７のパターンを一部変更して、隣接する２つの集積回路１の６つのＶＳＳ６が２つの拡張パッド１８を共有しても構わない。
【００４８】
（第５の実施の形態）
第１乃至第４の実施の形態においては、ダイシングライン３上のＤＬ−ＴＥＧ８が配置されていない領域に拡張パッドを配置した場合について説明した。しかし、ＤＬ−ＴＥＧ８の内部にもピンを接触させるための電極パッドが配置されている場合もある。そこで、本発明の第５の実施の形態においては、ＤＬ−ＴＥＧ８の内部に配置された電極パッドを拡張パッドとして使用する場合について説明する。
【００４９】
図８は、第５の実施の形態に係る半導体ウェハの構成を示す平面図である。図８に示すように、ＤＬ−ＴＥＧ８の内部に拡張パッド１９が配置されている。拡張パッド１９とボンディングパッド（ＶＳＳ）６とは拡張配線２０によって接続されている。拡張パッド１９は、ＤＬ−ＴＥＧ８を用いて、集積回路１を構成する半導体素子の基本的な動作特性を検査する際にもピンが接触される電極パッドである。集積回路１の４辺に沿ってＤＬ−ＴＥＧ８が配置されている。１つの拡張パッド１９に対して１つのＶＳＳ６が接続されている。
【００５０】
図８に示した半導体ウェハに対しても、第３及び第４の実施の形態と同様に、ウェハダイソートテストを、ＶＳＳ６及び拡張パッド１８の双方にピンを接触させて実施しても、拡張パッド１８のみに追加ピンを接触させて実施しても構わない。
【００５１】
以上説明したように、ＤＬ−ＴＥＧ８内に予め配置されている電極パッドに拡張配線２０を介してボンディングパッド（ＶＳＳ）６に接続することで、電極パッドを拡張パッド１９として利用することができる。従って、ダイシングライン上のＤＬ−ＴＥＧ８或いはマスク合わせマークが配置されていない領域に拡張パッドを配置する必要がない。ダイシングライン３の空スペースを探して拡張パッドを配置する必要が無くなり、大幅なパターン変更を伴わずに容易に拡張パッドを設けることができる。特に、ダイシングライン３が、ＤＬ−ＴＥＧ８及びマスク合わせマークなどにより埋め尽くされており、拡張パッドを設けるだけの空スペースがダイシングライン３上に残されていない場合などにおいて有益である。
【００５２】
なお、図８においてはＶＳＳ６と拡張パッド２０とが１対１に対応して接続されているが、第３又は第４の実施の形態で示したように、１つの拡張パッドに対して複数のＶＳＳ６を接続しても良く、或いは複数の拡張パッドに対して１つ又は複数のＶＳＳ６を接続しても構わない。
【００５３】
なお、第１乃至第５の実施の形態では、接地電位を供給するボンディングパッド（ＶＳＳ）６に対して拡張パッドを接続した場合について示したが、本発明はこれに限定されるものではない。集積回路１を構成するその他のパッド（電源電位を供給するパッド、信号の入出力を行うためのパッドなど）５に対して拡張パッド２を接続しても構わない。
【００５４】
【発明の効果】
以上説明したように本発明によれば、集積回路の正確な検査及び評価を行うことができ、歩留り及び信頼性が高い半導体ウェハ及びその検査方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体ウェハの構成を示す平面図であり、半導体ウェハ上に形成された複数の集積回路の一部分の拡大図である。
【図２】図１に示した半導体ウェハに対してウェハダイソートテストを行う際の固定（プローブ）カード及びピンの配置を示す平面図である。
【図３】図２に示した半導体ウェハに対する固定カード及びピンの配置を断面方向から見た時の模式図である。
【図４】本発明の第２の実施の形態に係る半導体ウェハ上に形成された集積回路に対してウェハダイソートテストを行う際の固定（プローブ）カード及びピンの配置を示す平面図である。
【図５】図４に示した半導体ウェハに対する固定カード及び追加ピンの配置を断面方向から見た時の模式図である。
【図６】本発明の第３の実施の形態に係る半導体ウェハの構成を示す平面図であり、半導体ウェハ上に形成された複数の集積回路の一部分の拡大図である。
【図７】本発明の第４の実施の形態に係る半導体ウェハの構成を示す平面図であり、半導体ウェハ上に形成された複数の集積回路の一部分の拡大図である。
【図８】本発明の第５の実施の形態に係る半導体ウェハの構成を示す平面図であり、半導体ウェハ上に形成された複数の集積回路の一部分の拡大図である。
【図９】１枚のウェハに複数の集積回路が配列された、一般的な半導体ウェハの全体の構成を示す平面図である。
【図１０】図９の点線領域を拡大した図である。
【図１１】従来技術に係る、図１０に示した半導体ウェハに対してウェハダイソートテストを行う際の固定（プローブ）カード及びピンの配置を示す平面図である。
【図１２】図１１におけるＡ−Ａ’切断面に沿った断面図である。
【図１３】図１３は、第２の実施の形態に係る半導体ウェハ上の集積回路を半導体チップに分割し、パッケージ内にアッセンブリした状態を示す。図１３（ａ）は平面図を示し、図１３（ｂ）はＢ−Ｂ’切断面に沿った断面図であり、図１３（ｃ）はＣ−Ｃ’切断面に沿った断面図である。
【符号の説明】
１    集積回路
２、１５、１８、１９    拡張パッド
３    ダイシングライン
４、１６、１７、２０    拡張配線
５    ボンディングパッド（ＰＡＤ）
６    ボンディングパッド（ＶＳＳ）
７    内部回路
８    ＤＬ−ＴＥＧ
９、１２    固定カード
１０、１３    通常ピン
１１、１４    追加ピン
【図１】
0004014813.tif 000002
【図２】
0004014813.tif 000003
【図３】
0004014813.tif 000004
【図４】
0004014813.tif 000005
【図５】
0004014813.tif 000006
【図６】
0004014813.tif 000007
【図７】
0004014813.tif 000008
【図８】
0004014813.tif 000009
【図９】
0004014813.tif 000010
【図１０】
0004014813.tif 000011
【図１１】
0004014813.tif 000012
【図１２】
0004014813.tif 000013
【図１３】
0004014813.tif 000014