(57)【特許請求の範囲】
【請求項１】
処理温度が５００℃以下の気相堆積法により、シリコンを含む非晶質または混晶質半導体膜を形成する第一工程と、前記非晶質または混晶質半導体膜の表層のうち水素含有量が０.６ａｔｍ％以上の部分を除去する第二工程と、前記第二工程で表層が除去された非晶質または混晶質半導体膜にレーザー照射を行い少なくとも一部を溶融して結晶性を高める第三工程とを含むことを特徴とする結晶性半導体膜の製造方法。
【請求項２】
請求項１に記載の結晶性半導体膜の製造方法において、前記気相堆積法は物理気相堆積法であることを特徴とする結晶性半導体膜の製造方法。
【請求項３】
請求項２に記載の結晶性半導体膜の製造方法において、前記物理気相堆積法はスパッタ法であることを特徴とする結晶性半導体膜の製造方法。
【請求項４】
請求項２に記載の結晶性半導体膜の製造方法において、前記物理気相堆積法は真空蒸着法であることを特徴とする結晶性半導体膜の製造方法。
【請求項５】
請求項１に記載の結晶性半導体膜の製造方法において、前記気相堆積法は化学気相堆積法であることを特徴とする結晶性半導体膜の製造方法。
【請求項６】
請求項１に記載の結晶性半導体膜の製造方法において、前記気相堆積法は減圧化学気相堆積法であることを特徴とする結晶性半導体膜の製造方法。
【請求項７】
請求項１に記載の結晶性半導体膜の製造方法において、前記気相堆積法はプラズマ化学気相堆積法であることを特徴とする結晶性半導体膜の製造方法。
【請求項８】
請求項１ないし７のいずれかに記載の結晶性半導体膜の製造方法において、前記第二工程では前記半導体膜の表層を１０ｎｍ程度から５０ｎｍ程度除去することを特徴とする結晶性半導体膜の製造方法。
【請求項９】
請求項１ないし８のいずれかに記載の結晶性半導体膜の製造方法により得た結晶性半導体膜を能動層として用いて薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は気相堆積法で形成した半導体膜から結晶化あるいは再結晶化した半導体膜を得る結晶性半導体膜の製造方法、およびこの方法により得た結晶性半導体膜を用いてアクティブマトリックス型液晶ディスプレイ等に適応される薄膜トランジスタ（以下、ＴＦＴという。）を製造する方法に関するものである。
【０００２】
【従来の技術】
近年、液晶ディスプレイ（ＬＣＤ）の大画面化や高解像度化に伴い、その駆動方式は単純マトリックス方式からアクティブマトリックス方式へ移行し、大容量の情報を表示できるようになりつつある。アクティブマトリックス方式は数十万を越える画素を有する液晶ディスプレイが可能であり、各画素毎にスイッチングトランジスタを有するものである。各種液晶ディスプレイの基板としては透過型ディスプレイを可能とする溶融石英板やガラスなどの透明絶縁基板が使用されている。ＴＦＴの能動層としては通常アモルファスシリコンや多結晶シリコンなどの半導体膜が用いられるが、駆動回路まで一体化してＴＦＴで形成しようとする場合には動作速度の速い多結晶シリコンを用いるのが有利である。多結晶シリコン膜を能動層とする場合は溶融石英板を基板として用い、通常は工程最高温度が１０００℃を越える高温プロセスと呼ばれる製造方法にてＴＦＴが作成される。この場合多結晶シリコン膜の移動度は１０ｃｍ2 ・Ｖ-1・ｓ-1から１００ｃｍ2 ・Ｖ-1・ｓ-1程度の値となる。一方アモルファスシリコン膜を能動層とする場合には工程最高温度が４００℃程度と低いため、通常のガラス基板を用いることができる。アモルファスシリコン膜の移動度は０．１ｃｍ2 ・Ｖ-1・ｓ-1から１ｃｍ2 ・Ｖ-1・ｓ-1程度の値である。
【０００３】
ＬＣＤの表示画面の拡大化や低価格化を進める場合には絶縁基板として安価な通常ガラスを使用するのが必要不可欠である。しかしながら前述の如くアモルファスシリコン膜は電気特性が多結晶シリコン膜に比べ著しく劣り動作速度が遅い等の問題を有している。これに対して高温プロセスの多結晶シリコンＴＦＴは溶融石英板を用いているため、ＬＣＤの大型化や低価格化が困難との問題を有している。従って通常のガラス基板上に多結晶シリコン膜等の半導体膜を能動層として用いてＴＦＴを作成する技術が現在強く求められている。しかるに量産性に富む大型の通常ガラス基板を用いる際には、基板の変形を避けるべく工程最高温度を約４００℃程度以下とする大きな制約がある。従ってこのような制約下にて液晶ディスプレイを動作することでき、かつ、駆動回路を高速作動し得るＴＦＴの能動層を形成する技術が望まれている。これらは現在低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴと称され、開発が進められている。
【０００４】
従来の低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴに相当する第一の従来技術はＳＩＤ（Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ）’９３ダイジェストＰ．３８７（１９９３）に開示されている。それによると、まず減圧化学気相堆積法（以下、ＬＰＣＶＤ法という。）で原料気体としてモノシラン（ＳｉＨ4 ）を用い、堆積温度５５０℃にて５０ｎｍのアモルファスシリコン膜（以下、ａ−Ｓｉ膜という。）を堆積する。しかる後にａ−Ｓｉ膜にレーザー照射を施してａ−Ｓｉ膜を多結晶のシリコン膜（以下、ｐｏｌｙ−Ｓｉ膜という。）に改質する。ｐｏｌｙ−Ｓｉ膜のパターニング後、ゲート絶縁膜であるＳｉＯ2 膜をＥＣＲ−ＰＥＣＶＤ法で基板温度を１００℃として堆積する。ゲート絶縁膜上にタンタル（Ｔａ）にてゲート電極を形成した後、ゲート電極をマスクとしてドナーまたはアクセプター不純物をシリコン膜にイオン注入してトランジスタのソース・ドレインを自己整合的（セルフ・アライン）に形成する。この時イオン注入はイオン・ドーピング法と呼ばれる質量非分離型の注入装置を用い、水素希釈されたフォスフィン（ＰＨ3 ）やジボラン（Ｂ2 Ｈ6 ）を原料気体として用いる。注入イオンの活性化は３００℃である。その後層間絶縁膜を堆積し、インジウム錫酸化物（ＩＴＯ）やアルミニウム（Ａｌ）で電極や配線を作成し、薄膜半導体装置は完成する。従ってこの従来技術では工程最高温度はＬＰＣＶＤ法でａ−Ｓｉ膜（以下、ａ−Ｓｉ膜／ＬＰＣＶＤという。）を堆積する際の５５０℃である。
【０００５】
低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴに相当する第二の従来技術は例えば特開平６−１６３４０１号公報に開示されているものに代表される。この従来技術の特徴は先の第一の従来技術がａ−Ｓｉ膜／ＬＰＣＶＤを用いていたのに対し、ａ−Ｓｉ膜をプラズマ化学気相堆積法（以下、ＰＥＣＶＤ法という。）にて堆積した後、いわゆる水素抜きアニールと呼ばれる３００℃から４５０℃程度の温度で堆積膜を熱処理し、その後レーザー照射を施してｐｏｌｙ−Ｓｉ膜を形成する点にある。実際、同公報の段落番号［００３３］欄には「ガラス基板（コーニング７０５９）１上にプラズマＣＶＤ法により２００ｎｍ厚の酸化シリコンのパッシベーション膜２および１００ｎｍ厚の非晶質シリコン薄膜３を基板温度２００℃で形成した。３００℃で３０分間熱処理した後、１３Ｗのアルゴンイオンレーザー光を約５０μｍ径に集光し、約１１ｍ／秒の速度で走査照射し（ビームスポット径×２２００００／秒の走査速度）、非晶質シリコン薄膜３の多結晶化を行った。」と記載されている。この例が示すようにＰＥＣＶＤ法で形成されたａ−Ｓｉ膜（以下、ａ−Ｓｉ膜／ＰＥＣＶＤという。）を結晶化させるには結晶化工程前に熱処理を施すことが必須であった。熱処理を施さなかったり、或いはその温度が低い状態でａ−Ｓｉ膜／ＰＥＣＶＤにレーザー照射を施すと、照射レーザーエネルギー強度が弱い時には結晶化が全く進まず、逆に強ければシリコン膜に損傷が入り、結局ａ−Ｓｉ膜／ＰＥＣＶＤは全く結晶化しない事態に陥ってしまう。
【０００６】
この様子を出願人は以下の実験より確認してある。試料はガラス基板（日本電気硝子株式会社製の商品名ＯＡ−２）上に平行平板型ＰＥＣＶＤ装置でａ−Ｓｉ膜を２５０ｎｍの膜厚に堆積したものである。成膜条件はモノシラン（ＳｉＨ4 ）流量が２２５ＳＣＣＭ、水素（Ｈ2 ）流量が１３００ＳＣＣＭ、ＲＦ出力が１５０Ｗ、圧力１．３ｔｏｒｒ、電極面積１６５６ｃｍ2 （従って印加電力密度は０．０９１Ｗ／ｃｍ2 である。）、電極間距離２４．４ｍｍ、基板温度３００℃で有り、この時のａ−Ｓｉ膜／ＰＥＣＶＤの成膜速度は５４．７ｎｍ／ｍｉｎであった。この膜は従来技術による典型的なａ−Ｓｉ膜／ＰＥＣＶＤであり、膜中には水素を約１０．３原子％含み、Ｓｉ原子の密度は４．３８×１０22ｃｍ-3であった。このａ−Ｓｉ膜／ＰＥＣＶＤを窒素（Ｎ2 ）雰囲気中で１時間の熱処理を行った後、レーザー照射を施した結果を図６に示してある。図６の横軸は熱処理温度を示し、縦軸はレーザー照射エネルギーを表している。横軸のＡ．Ｄ．とはＡｓ−Ｄｅｐｏｓｉｔｅｄの略（本願明細書ではＡｓ−ｄｅｐｏ．と省略する。）で、堆積直後の膜、すなわち何も熱処理を施していないａ−Ｓｉ膜／ＰＥＣＶＤを意味している。図６中の「Ａ」は非晶質（ａｍｏｒｐｈｏｕｓ）状態を示し、「Ｃ」は結晶化（Ｃｒｙｓｔａｌｌｉｚｅｄ）された状態で、「Ｄ」は膜が損傷（Ｄａｍａｇｅｄ）を被っていることを意味する。例えば横軸がＡ．Ｄ．で縦軸が１５０ｍＪ・ｃｍ-2の所の「Ａ」は、何も熱処理を施していないａ−Ｓｉ膜／ＰＥＣＶＤに１５０ｍＪ・ｃｍ-2のエネルギー密度でレーザー照射を施したところ、レーザー照射後の膜は依然非晶質であったことを意味している。
【０００７】
この図が示すように従来のａ−Ｓｉ膜／ＰＥＣＶＤではＡｓ−Ｄｅｐｏｓｉｔｅｄ状態ではエネルギー強度が弱ければ（１６０ｍＪ・ｃｍ-2程度以下では）結晶化は全く進まず、高ければ（１６０ｍＪ・ｃｍ-2程度以上では）膜に損傷が入って半導体膜として全く機能しなくなってしまう。これに対してａ−Ｓｉ膜／ＰＥＣＶＤに熱処理を施すと、結晶化する領域（図６中の「Ｃ」で示してある領域）は処理温度の上昇に伴って広がる。例えば処理温度が３００℃の膜では結晶化するレーザーエネルギー強度は１８０ｍＪ・ｃｍ-2の一点のみであるが、処理温度を３９０℃と上げれば結晶化エネルギー強度が１９０ｍＪ・ｃｍ-2から３１０ｍＪ・ｃｍ-2の広い範囲で結晶化する。図６ではＳｉ膜の状態を分かり易くするために単純に非晶質（Ａ）、結晶化（Ｃ）、損傷（Ｄ）との三領域に分類しているが、結晶化するエネルギー領域（Ｃ）内にも結晶化が良く進んだ領域と、比較的非晶質に近い結晶化領域と、損傷の入りかけた結晶化領域とにさらに細かく分類される。図６では結晶化が良く進んだ領域の「Ｃ」は丸で囲んである。こうした領域の結晶化膜は波長分散型分光エリプソメトリーやラマン分光法で測定した結晶化率も７０％以上となり、比較的高い結晶化率を示す。結局レーザー照射法でａ−Ｓｉ膜／ＰＥＣＶＤを結晶化するには、形成された膜を４００℃程度以上の温度で熱処理することが必須条件となっている。レーザー照射時のレーザー・ショット毎のエネルギー強度のばらつきと、結晶化された膜品質が高いレベルで均一であるためには熱処理温度は事実上４５０℃程度以上とされている。
【０００８】
低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴに相当する第二の従来技術では、このような方法で得られた多結晶シリコン膜を用いて以後第一の従来技術と同じ製造方法にてｐｏｌｙ−Ｓｉ−ＴＦＴを作成する。従って第二の従来技術での工程最高温度はａ−Ｓｉ膜／ＰＥＣＶＤに熱処理する時の温度で凡そ４５０℃程度である。
【０００９】
低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴに相当する第三の従来技術は例えば特開平５−２７５３３６公報に開示されたものに代表される。この従来技術はａ−Ｓｉ膜／ＰＥＣＶＤをレーザー結晶化させる際、レーザーの照射エネルギー強度を順次増すことで損傷が無く結晶化させるものである。この公報には請求項１として「水素化非晶質半導体薄膜をレーザ光の照射により多結晶化し製造する方法において、レーザ光の照射エネルギーを順次大きくして水素化非晶質半導体薄膜中の水素を段階的に放出させることを特徴とする多結晶半導体薄膜の製造方法。」と記載され、具体的には質量分析計で水素の量を監視しながら低エネルギーのレーザ光を照射し、水素量が十分に減少した段階でａ−Ｓｉ：Ｈ膜を多結晶化するのに必要なエネルギーを持つレーザ光を照射するものである。このようにして多結晶シリコン膜を得た後は、第一の従来技術と同じ方法にてｐｏｌｙ−Ｓｉ−ＴＦＴを作成する。
【００１０】
【発明が解決しようとする課題】
しかし前述の各従来技術に係る低温プロセスｐｏｌｙ−Ｓｉ−ＴＦＴには次のような問題が内在しており、これらが量産化の阻害要因となっている。
【００１１】
第一の従来技術では工程温度が５５０℃と高いため安価なガラスを使用できず、製品価格の高騰を招く。加えてガラス自身の自重によるゆがみが大型化と共に大きくなり、液晶表示装置（ＬＣＤ）を大型化し得ない。
【００１２】
第二の従来技術では基板全体にわたって均一なレーザー照射を行う適正照射条件が厳しく、前述の如くその適応範囲は水素抜きのための熱処理温度が低い程狭くなる。従って安定した生産を行うには水素抜きの熱処理温度を４５０℃程度から５００℃程度へと高くせざるを得ない。それに伴い安価なガラスが使用出来無くなり、製品価格の高騰を招く。また熱処理温度が高くなるほど大型のガラス基板では自身の自重によるゆがみが大きくなり、液晶表示装置（ＬＣＤ）を大型化し得ない。逆に水素抜きの熱処理温度が４５０℃程度以下と低い場合はレーザー照射による結晶化の度合いがロット毎に均一であったり、不均一であったりと変動し、安定な生産ができない。またその結晶化度も低いなど、良質の結晶性半導体膜が得られない。
【００１３】
第三の従来技術では水素抜きを行うのに放出される水素量を監視しながらレーザー光を１３５ｍＪ／ｃｍ2 で複数回走査照射し、次に１７３ｍＪ／ｃｍ2 で複数回走査照射し、さらに２０７ｍＪ／ｃｍ2 で複数回走査照射し、順次エネルギーを大きくして同様の工程を繰り返す。このようにして含有水素の大部分を放出した後にａ−Ｓｉ膜を結晶化させる。この従来技術ではａ−Ｓｉ膜／ＰＥＣＶＤを結晶化させるまでに水素の放出を監視しながら少なくとも十数回以上レーザー照射を繰り返さなければならない。このため生産性が著しく低下し、製品価格の高騰を招いてしまう。また同一箇所を水素抜きのために数回以上レーザー照射する場合、基板周辺の雰囲気を注意深く制御せねばならない。大気雰囲気下でレーザー照射を行って水素抜きを行うと、空気中の酸素がレーザー照射毎に半導体膜中に取り込まれてしまう。水素抜きをしながらのレーザー照射の場合は水素が抜けた後の不対結合対（ダングリング・ボンド）に酸素が捕獲され、結晶化の際にはＳｉ原子の移動時に酸素が膜中に導入されるからである。レーザー照射回数が数回で有れば空気中からの酸素の取り込みも僅かとなり問題は無いが、十数回も繰り返してレーザー照射する場合には酸素の膜中への取り込みに充分な注意を払わねばならない。言う迄も無くＳｉやＧｅ、ＧａＡｓ等通常の半導体物質は半導体膜中に酸素が混入すると半導体特性は低下するからである。従って第三の従来技術ではレーザー照射を真空中或いは非酸化性雰囲気下で行わねば酸素混入の無い半導体膜は得られない。このことは生産性の更なる低下と製品価格の更なる上昇を引き起こしてしまうことを意味している。
【００１４】
このようにＰＥＣＶＤ法で形成した半導体膜はＡｓ−ｄｅｐｏ．状態での結晶化が困難である。同様な問題は低圧化学気相堆積法（ＬＰＣＶＤ法）を除く他の化学気相堆積法やスパッタ法、真空蒸着法等の物理気相堆積法（ＰＶＤ法）にも内包する。ＰＶＤ法では膜中に水素が殆ど存在しない形成方法であるが、これらの膜もＡｓ−ｄｅｐｏ．状態では密度が低く、故にレーザー照射等による結晶化が困難であるという同じ問題を有している。
【００１５】
一方ＬＰＣＶＤ法により形成された半導体膜ではＡｓ−ｄｅｐｏ．状態でも結晶化は進むがやはり所定のエネルギー密度以上では膜に損傷が入ってしまう。一般にレーザー結晶化膜では照射エネルギー密度が高いほど高品質の結晶化膜が得られる傾向にあり、より高いエネルギー密度でも損傷を被らない膜の形成が望まれていた。
【００１６】
そこで本発明の課題は上述の諸問題点を解消することにあり、気相堆積法で形成した半導体膜を容易に結晶化させる方法、及び高品質の結晶化膜を製造する方法を提供することにある。同時にこの方法により得た結晶性半導体膜を用いてアクティブマトリックス型液晶ディスプレイ等に適応されるＴＦＴを製造する方法を提供することにある。
【００１７】
上記課題を解決するため、本発明に係る結晶性半導体膜の製造方法では、処理温度が５００℃以下の気相堆積法により、シリコンを含む非晶質または混晶質半導体膜を形成する第一工程と、前記非晶質または混晶質半導体膜の表層のうち水素含有量が０.６ａｔｍ％以上の部分を除去する第二工程と、前記第二工程で表層が除去された非晶質または混晶質半導体膜にレーザー照射を行い少なくとも一部を溶融して結晶性を高める第三工程とを含むことを特徴とする。
【００１８】
本願出願人は、ＰＥＣＶＤ法およびＬＰＣＶＤ法でそれぞれ形成した半導体膜（シリコン膜）に関して繰り返し行った実験から、ＰＥＣＶＤ法やＬＰＣＶＤ法などといったＣＶＤ法で形成した半導体膜ではその成膜条件に応じて表面から１０ｎｍ程度から５０ｎｍ程度のところに水素が集中し、かかる水素の集中している不安定な部分の存在が半導体膜の結晶化を妨げる原因であると判断した（図３、図４を参照のこと。）。そこで本発明では半導体膜を予め所望の膜厚よりも１０ｎｍ程度から５０ｎｍ程度厚めに形成しておき、水素を沢山含有しているこれら表層を除去した後、残った半導体膜の結晶化を進めるのである。この除去後に残った半導体膜は水素含有量が著しく低減し、為にレーザー照射等による結晶化や再結晶化が容易に達成されるのである。
【００１９】
またＣＶＤ法で形成した半導体膜の表層は密度が低く、この低密度で不安定な表層部がレーザー照射等による結晶化や再結晶化を阻害している要因でもある。半導体元素の濃度が低いため、僅かなエネルギー供給でも表層部は飛散し、これが損傷として観測されるのである。加えてこうした表層部には酸素が容易に入り込んでダングリングホンドなどと簡単に結合してしまう傾向が強く、半導体膜の純度を落としたり、あるいは結晶化の際に不必要な結晶核となり、結晶化後の半導体膜品質を低下させるのである。こうした知見に則り本発明ではこのような不安定表層部を除去し、残った安定な半導体膜のみを用いて結晶化を行うのである。
【００２０】
同様な事情はスパッタ法や真空蒸着法などのＰＶＤ法で形成した半導体膜にもみられる。例えばスパッタ法の堆積過程を考えるとスパッタ成長している半導体膜表面に新たな原子がスパッタ堆積する際に、その下層に位置している半導体膜は新たに堆積する原子からの運動エネルギー（主として運動量）とそれが転化した熱エネルギーとを受け取るに到る。その結果下層に位置する半導体膜ほど堆積中に緻密化が進み、表層に位置する半導体膜程低密度と化し、ＣＶＤ膜と同様に表層部分が不安定部と化すのである。そこで本発明は半導体膜をＰＶＤ法で形成する場合も半導体膜を所望の膜厚より１０ｎｍ程度から５０ｎｍ程度厚めに形成しておき、その不安定表層部を除去し、残った安定な半導体膜のみを用いてレーザー照射等による結晶化を行うのである。
【００２１】
本発明では第一工程にて外気と隔離された状態で気相堆積法により半導体膜を形成し、該半導体膜を外気に触れさせることなく連続して前記半導体膜の表層を除去する第二工程を行うことが好ましい。通常第一工程の半導体膜堆積は外気と隔離した状態で行う。この半導体膜を外気に触れさせることなく第二工程の除去作業を行うと、半導体表面に酸化膜が形成されていないことに所以して第二工程での除去作業が短時間で済む。酸化硅素膜等の半導体膜の酸化膜は化学的に安定でこれが除去処理時間を延ばす原因だからである。さらに第二工程において半導体膜を外気に触れさせることなく連続してドライエッチングを行えば、ウエットエッチングと違って第一工程と同じ真空系処理となるので、真空状態から大気開放するのに要する時間や大気開放状態から真空にするまでに費やす時間を省くことができる。また、後述するように第三工程の結晶化を真空中で行って半導体膜の品質を向上させる技術を適用する場合には、第一工程から第三工程まで同一の装置を用いて真空系を破らず連続して行える。このため大気開放状態から真空状態にするのに要する時間を省くことができるとともに、結晶化半導体膜の品質を著しく高めることが可能となる。
【００２２】
本発明における前記第三工程は、半導体膜を固相にて結晶性を高める方法と、半導体膜の少なくとも一部を溶融して結晶性を高める方法の二種類の方法が考えられる。これら結晶化を高める方法は熱処理炉に基板を入れゆっくり結晶化を進める方法の他、半導体膜に光を照射して該半導体膜の結晶性を高める方法などを採用することができる。さらに半導体膜に光を照射して該半導体膜の結晶性を高める方法としてはレーザー光を照射する方法や、急速熱処理用の光を照射する方法がある。
【００２３】
第三工程として採用し得るこれらの結晶化方法のうちで半導体膜の少なくとも一部を溶融して結晶性を高める方法を採用する場合には、第一工程で外気と隔離された状態で気相堆積法により半導体膜を形成した後、第二工程で半導体膜を外気に触れさせることなく連続して前記半導体膜の表層を除去し、しかる後に第二工程で表層が除去された半導体膜を外気に触れさせることなく連続して前記三工程を行うことが殊の外好ましい。特に表面を溶融させる結晶化方法の際には半導体膜を外気に晒して仕舞うと、表面酸化膜が溶融を妨げ、更に半導体膜が汚染される事も有るので、第一工程から第三工程まで外気に触れることなく連続して行うことが、膜品質の向上に直に結びつくのである。
【００２４】
本発明に係る上記のいずれの形態も前記気相堆積法として物理気相堆積法を採用できる。物理気相堆積法の一例としては、スパッタ法や真空蒸着法などがある。
【００２５】
また本発明に係る上記のいずれの形態も前記気相堆積法として化学気相堆積法を採用できる。化学気相堆積法の一例としてはＬＰＣＶＤ法やＰＥＣＶＤ法などがある。
【００２６】
このようにして得られた結晶性半導体膜は結晶性が高く、高い移動度を有することから低温プロセスで作成されたＴＦＴの能動層などに用いるのに適している。
【００２７】
【発明の実施の形態】
図面を参照して本発明の基礎原理および実施の形態を説明する。図１は本発明の結晶性シリコン膜の製造方法を示す工程図、図２（Ａ）〜（Ｅ）は、本発明の結晶性シリコン膜の製造方法、およびこの方法により得た結晶性半導体膜を能動層とするＴＦＴ（薄膜トランジスタ）の製造方法を示す工程断面図である。これらの図を用いて本願発明に係わる半導体膜およびＴＦＴの製造方法の概略を述べた後に各工程の詳細を説明する。
【００２８】
［１．本願発明の結晶性半導体膜の形成方法およびＴＦＴの製造方法の概略］
（１−１．基礎原理）
本発明は以下に説明するいずれの形態においても図１に示すように、気相堆積法により半導体膜を形成する第一工程（半導体膜堆積工程）ＳＴ１と、該半導体膜の表層部を除去する第二工程（表層部除去工程）ＳＴ２と、該表層部が除去された半導体膜の結晶性を高める第三工程（結晶化工程）ＳＴ３とを行う点で共通する。
【００２９】
まずＴＦＴの能動層などとして用いられるシリコン膜等の半導体膜１２を堆積する（図２（Ａ））。この半導体膜１２はＰＥＣＶＤ法やＬＰＣＶＤ法に代表されるＣＶＤ法、あるいはスパッタ法や真空蒸着法に代表されるＰＶＤ法によって形成される（図１の第一工程ＳＴ１）。前述の如くＣＶＤ法やＰＶＤ法といった気相堆積法で形成された膜は表層部の密度が低く、不対結合対も多い傾向にある。この傾向は処理温度が低い程顕著になる。処理温度が５００℃程度以上と高ければ薄膜堆積と同時に薄膜に対し熱処理が進み、膜が緻密と化すからである。本願発明はこのような不安定表層部を除去してから結晶化を進める。その意味においては処理温度が５００℃以下の気相堆積法で形成された薄膜に対して殊の外有効である。気相堆積された薄膜表層部が低密度であることに加え、ＣＶＤ法で形成された薄膜はこの表層部に多量の水素を含有している。
【００３０】
図３はＰＥＣＶＤ法にて形成したシリコン膜（半導体膜）が含有する水素の深さ方向のプロファイルを核反応分析法（ＮＲＡ）を用いて調べた結果である。図３ではシリコン膜に含まれる水素の絶対濃度を実線Ｌ１１で示し、シリコン原子数に対する水素原子数の比を実線Ｌ１２で示してある。ＰＥＣＶＤ法により形成された半導体膜では表面から約３５ｎｍの深さのところまでに水素が集中しており、それより深い部位では水素量は６ａｔｍ％程度に減少して安定していることがわかる。この水素を多量に含有している表層１４が不安定部分として後述する結晶化の妨げとなる。そこで本発明では半導体膜を所望の膜厚よりも１０ｎｍ程度から５０ｎｍ程度厚めに形成しておき、薄膜堆積後に表層部を同程度の量除去し、残った半導体膜のみを使用するのである（図１の第二工程ＳＴ２、図２（Ｂ））。不安定部分を確実に除去するには半導体膜をたとえば５０ｎｍ程度以上厚めに堆積しておき、それを除去すればよい。しかしながら余りに厚いと堆積時間も除去時間も長くなり非効率である。加えて、堆積時の均一性のばらつきと除去時の均一性のばらつきが相乗されてくるため、余分に堆積し、除去する部位は薄い程好ましい。確実に不安定部を除去するとの立場と均一性や生産性を高めるとの互いに矛盾する事項を両立させるには、一般に除去部は１０ｎｍ程度から５０ｎｍ程度が現実的であろう。表層不安部の厚みは、ＣＶＤやＰＶＤなどの成膜条件に依存する。高真空のＰＶＤ法では表層部１０ｎｍ程度から３０ｎｍ程度も除去すれば十分である。ＣＶＤ法に於いても、Ｓｉ密度が４．６×１０22ｃｍ-3で水素含有量が１．０ａｔｍ％以下の膜であれば１０ｎｍ程度から３０ｎｍ程度の除去で十分に本願発明は機能する。ＰＥＣＶＤ膜では比較的水素が深い所まで沢山存在することを考えると所望の膜厚よりも１５ｎｍ程度から３５ｎｍ程度余分に堆積しておき、これらを第二工程で除去するのが望ましい。理想的には所望の膜厚よりも２０ｎｍ程度から３０ｎｍ程度余分に堆積しておき、その部分を第二工程にて除去することであろう。
【００３１】
同じことはＬＰＣＶＤ法にて形成したシリコン膜（半導体膜）についても見られる。図４はＬＰＣＶＤ法による半導体膜の水素プロファイルである。測定方法や図の見方は先と同様である。ＬＰＣＶＤ法による薄膜では表面から約３０ｎｍ程度の深さのところまでに水素が集中していることがわかる。従ってＬＰＣＶＤ法による場合も半導体膜を厚めに形成しておき、その表層１４をたとえば１０ｎｍ程度から５０ｎｍ程度除去し、残った半導体膜の結晶化を進めればよいのである。ＬＰＣＶＤ法による半導体膜ではＰＥＣＶＤ膜に比べてそれ程深い所まで水素は入らない。それ故所望の膜厚よりも１０ｎｍ程度から３０ｎｍ程度余分に堆積しておき、これらを第二工程で除去するのが望ましい。理想的には所望の膜厚よりも１５ｎｍ程度から２５ｎｍ程度余分に堆積しておき、その部分を第二工程にて除去することであろう。承知のように従来のＬＰＣＶＤ法による半導体膜は結晶化を施す前に熱処理を加えずとも結晶化が可能である。しかしながら結晶化が進むエネルギーは２００ｍＪ・ｃｍ-2から４５０ｍＪ・ｃｍ-2程度に限定されていた。４５０ｍＪ・ｃｍ-2の上限を超えるとＰＥＣＶＤ膜と同様、膜に損傷が入ってしまっていた。これはやはり不安定表層部が存在するからである。本願発明に則り表層部を除去すると、結晶化エネルギー領域を２００ｍＪ・ｃｍ-2から５５０ｍＪ・ｃｍ-2程度へと拡げることが出来る。これに依り従来よりも高いエネルギー密度でレーザー照射等の結晶化を進める事が可能となり、結晶化度の高い膜が得られるようになる。従来結晶化膜の品質を上げるのに基板を加熱するとか雰囲気を調整するなどの作業が行われていたが、そうした煩わしいことを行わずとも、高品質の結晶化膜が得られるのである。ここではレーザー光照射による溶融結晶化を例にして述べたが、同じ事情はＲＴＡ光照射による固相結晶化についてもいえる。
【００３２】
こうして半導体膜１２にレーザー光等の光学エネルギーまたは電磁波エネルギーを短時間照射する方法などにより半導体膜１２を結晶化させる（図１の第三工程ＳＴ３、図２（Ｃ））。
【００３３】
第一工程ＳＴ１で最初に堆積した半導体膜１２が非晶質であったり、あるいは非晶質と微結晶が混在する混晶質であれば、光照射や結晶化を高める第三工程ＳＴ３は結晶化と呼ばれる。一方、最初に堆積した半導体膜１２が多結晶質であればこの工程は再結晶化と呼ばれる。本発明では、結晶化を行う前に非晶質または混晶質半導体膜１２のうち結晶化を妨げる不安定部分（表層１４）を予め除去しておく。こうして単純な結晶化工程をもって良質の結晶性半導体膜を得ることができる。第三工程ＳＴ３にてレーザー光等のエネルギー強度が高ければ、結晶化の際に半導体膜１２は一度溶融し冷却固化過程を経て結晶化する。これを本願では溶融結晶化法と称する。これに対し半導体膜１２の結晶化を溶融せずに固相にて進める方法を固相成長法（ＳＰＣ法）と称する。本発明ではいずれの方法をも適用することができる。固相成長法は５５０℃程度から６５０℃程度の温度で数時間から数十時間掛けて結晶化を進める熱処理法（Ｆｕｒｎａｃｅ−ＳＰＣ法）と、一秒未満から一分程度の短時間で７００℃から１０００℃との高温で結晶化を進める急速熱処理法（ＲＴＡ法）、およびレーザー光等のエネルギー強度が低い時に生ずる極短時間固相成長法（ＶＳＴ−ＳＰＣ法）の三者に主として分類される。本発明ではこれらのいずれの結晶化方法を適応することも可能であるが、大型基板を高い生産性で製造するという観点からすれば溶融結晶化法やＶＳＴ−ＳＰＣ法がとりわけ適している。これらの結晶化方法では照射時間が非常な短時間であり、かつ照射領域も基板全体に対して局所的であるため、半導体膜１２の結晶化に際して基板全体が同時に高温に熱せられることはないので、熱に依る基板の変形や割れ等が生じないからである。
【００３４】
本願発明は第一工程ＳＴ１を外気と隔離された状態で気相堆積法により半導体膜を形成し、さらに該半導体膜を外気に触れさせることなく連続して半導体膜の表層を除去する第二工程ＳＴ２を行うことが好ましい。これは前述の如く単に生産性を向上せしめるのみならず、結晶性半導体膜が高純度で大きな結晶粒からなり、粒界も比較的良好なものになる等の高品質化に大きく寄与するからである。とりわけ第一工程ＳＴ１をスパッタ法やＰＥＣＶＤ法などのプラズマを利用した製造方法にて薄膜を堆積する場合、プラズマモードを薄膜堆積モードから薄膜除去モード（エッチングモード）と変更するだけで第一工程ＳＴ１と第二工程ＳＴ２とを連続して行うことが可能となる。堆積モードから除去モードへの変更は堆積ガスからエッチングガスへのガス種の交換の他、圧力を除去モードでより低くするなどの方法がある。
【００３５】
（１−２．ＴＦＴの製造方法の概略）
次に上述の工程により形成した結晶性半導体膜を用いてＴＦＴを製造する方法を図２を参照して説明する。
【００３６】
本発明では基板１０の一例として汎用無アルカリガラスを用いる。まず基板１０上に常圧化学気相堆積法（以下、ＡＰＣＶＤ法という。）、ＰＥＣＶＤ法、あるいはスパッタ法などで絶縁性物質である下地保護膜１１を形成し、この膜の上に、シリコン膜等の非晶質または混晶質半導体膜１２をＰＥＣＶＤ法やＬＰＣＶＤ法に代表されるＣＶＤ法、或いはスパッタ法や真空蒸着法に代表されるＰＶＤ法によって堆積する。（図２（Ａ））これが図１に示す第一工程ＳＴ１で有る。第一工程終了後非晶質または混晶質半導体膜の表層部を除去する。（図１第二工程ＳＴ２，図２（Ｂ））
【００３７】
次に図２（Ｃ）に示すように非晶質または混晶質半導体膜１２にレーザー光等の光学エネルギーを短時間照射する方法などにより半導体膜１２を結晶化させる。（図１の第三工程ＳＴ３）
【００３８】
これ以後は通常の工程にてＴＦＴが作成され、即ち半導体膜１２をパターニングして、後にＴＦＴの能動層となる島状の半導体膜とする。次にＣＶＤ法やＰＶＤ法などによりゲート絶縁膜１３を形成する。（図２Ｄ）
次にゲート電極となる薄膜をＰＶＤ法あるいはＣＶＤ法などで基板全面に堆積した後、パターニングを行いゲート電極１５を形成する。通常はゲート電極１５とゲート配線は同一材料にて同一工程で作られるため、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定であることが望まれる。次に不純物イオンの注入を行ってソース・ドレイン領域１６およびチャンネル領域１７を形成する。この時ゲート電極１５がイオン注入のマスクとなっているため、チャンネル領域１７はゲート電極１５の真下のみに形成される自己整合構造となる。次に層間絶縁膜１８をＣＶＤ法或いはＰＶＤ法で形成した後、３５０℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化および層間絶縁膜１８の焼き締めを行う。次にソース・ドレイン領域１６上にコンタクトホール１８０を形成し、ソース・ドレイン電極１９や配線を形成してＴＦＴが完成する。（図２（Ｅ））ここではゲート電極が半導体膜に対して上方に位置する上ゲート構造でソース領域とチャンネル形成領域とドレイン領域が同一半導体膜に形成されたコプラナー構造を例として示した。しかしながら、本願発明はゲート電極が半導体膜に対して下方に位置する下ゲート構造や、ソース領域とドレイン領域がチャンネル形成領域とは別の半導体膜にて形成されるスタガード構造のＴＦＴに対しても同様に適応可能である。換言すれば、本願発明は上ゲート・コプラナー構造ＴＦＴ、上ゲート・スタガード構造ＴＦＴ、下ゲート・コプラナー構造ＴＦＴ、下ゲート・スタガー構造ＴＦＴ（通常逆スタガーＴＦＴと略省されている）のいずれに対しても有効で有る。
【００３９】
［２．本願発明のＴＦＴの製造方法に関する工程毎の詳細説明］
（２−１．本発明が適応される基板と下地保護膜）
まず本発明が適応される基板と下地保護膜について説明する。本発明が適応し得る基板としては金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ2 Ｏ3 ）、窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明絶縁性物質、シリコンウェハーなどの半導体基板およびそれらを加工したＬＳＩ、サファイア（三方晶系Ａｌ2 Ｏ3 結晶）などの結晶性絶縁物質等が用いられる。廉価な汎用ガラス基板としてはコーニングジャパン株式会社製＃７０５９ガラスや＃１７３７ガラス、或いは日本電気硝子株式会社製ＯＡ−２ガラス、（株）ＮＨテクノグラス製ＮＡ３５ガラス等が使用され得る。
【００４０】
半導体膜は基板の種類にかかわりなく、少なくとも基板の表面の一部が絶縁性物質で構成され、その絶縁性物質上に堆積される。この絶縁性物質を本願では下地保護膜と称する。例えば基板として溶融石英基板を用いた時は基板自身が絶縁性物質であるから、溶融石英基板上に直接半導体膜を堆積してもよい。或いはシリコン酸化膜（ＳｉＯx ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ3 Ｎx ：０＜ｘ≦４）などの絶縁性物質を溶融石英基板上に下地保護膜として形成した後に半導体膜を堆積してもよい。基板として通常のガラスを用いる場合、半導体膜を直接絶縁性物質である通常ガラス上に堆積してもよいが、ガラス中に含まれているナトリウム（Ｎａ）などの可動イオンが半導体膜中に混入せぬようにシリコン酸化膜や窒化硅素膜などの絶縁性物質にてガラス基板上に下地保護膜を形成した後に半導体膜を堆積するのが好ましい。こうすることでＴＦＴは長時間に渡る使用や高電圧下での使用に対して動作特性が変化することがなく、安定性が向上する。サファイア等の結晶性絶縁物質を基板として用いる場合を除いて半導体膜は下地保護膜上に堆積されるのが好ましい。各種セラミック基板を基板として用いる場合、セラミック中に添加されている焼結助材原料が半導体部に拡散混入するのを防ぐ役割を下地保護膜が担っている。また金属材料を基板として用いる時には絶縁性を確保するために下地保護膜は必要不可欠である。さらに半導体基板やＬＳＩ素子ではトランジスタ間や配線間の層間絶縁膜等が下地保護膜の役割を担っている。基板の大きさや形状にはそれが製造工程中の熱環境に対して伸縮や歪み等の変形が生じ無い限り全く何の制限も加えられない。すなわち直径３インチ（７６．２ｍｍ）程度の円板から５６０ｍｍ×７２０ｍｍ程度以上の長方形基板に至る迄任意である。
【００４１】
下地保護膜はまず基板を純水にて洗浄した後、基板上にＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッター法などのＰＶＤ法でシリコン酸化膜や酸化アルミニウム膜、酸化タンタル膜等の酸化膜、或いは窒化硅素膜などの窒化膜に依り形成される。ＡＰＣＶＤ法では基板温度２５０℃から４５０℃程度でモノシラン（ＳｉＨ4 ）や酸素を原料とすればシリコン酸化膜を堆積できる。ＰＥＣＶＤ法やスパッタ法では基板温度を室温から４００℃程度の間でこれら下地保護膜が形成される。下地保護膜の厚さは基板からの不純物イオンの拡散混入を防ぐのに十分の厚さが必要で、その値は最小で１００ｎｍ程度である。ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ有れば保護膜としての機能を十分に果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる時には通常４００ｎｍから６００ｎｍ程度の膜厚と成る。
【００４２】
（２−２．本発明の非晶質または混晶質半導体膜とそれらを形成するための原料物質）
本発明では非晶質または混晶質半導体膜を何らかの基板の上に堆積する。本発明が適応される半導体膜の種類としてはシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）などの単体の半導体膜の他にシリコン・ゲルマニウム（ＳｉxＧｅ1-x：０＜ｘ＜１）やシリコン・カーバイド（ＳｉxＣ1-x：０＜ｘ＜１）やゲルマニウム・カーバイド（ＧｅxＣ1-x：０＜ｘ＜１）等の四族元素複合体の半導体膜やガリウム・ヒ素（ＧａＡｓ）、インジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素の複合体化合物半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素の複合体化合物半導体膜も可能である。或いは、シリコン・ゲルマニウム・ガリウム・ヒ素（ＳｉxＧｅyＧａzＡｓz：ｘ＋ｙ＋ｚ＝１）と言った更なる複合化合物半導体膜やこれらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜にも本発明は適応可能である。
【００４３】
本発明では半導体膜をスパッタ法や真空蒸着法などといったＰＶＤ法により形成する際には、形成される半導体膜と同じ化学物質をターゲットや蒸着用原料物質として用いる。
【００４４】
これに対して半導体膜をＰＥＣＶＤ法やＬＰＣＶＤ法などといったＣＶＤ法により形成する際には、形成される半導体膜の構成元素を含有する化学物質を原料気体として用いる。例えば半導体膜がシリコン（Ｓｉ）である場合、原料気体としてはモノシラン（ＳｉＨ4 ）、ジシラン（Ｓｉ2 Ｈ6 ）、トリシラン（Ｓｉ3 Ｈ8 ）、ジクロールシラン（ＳｉＨ2 Ｃｌ2 ）等のシランを用いる。ゲルマニウム（Ｇｅ）が半導体膜である場合はゲルマン（ＧｅＨ4 ）等を用いる。リン（Ｐ）やボロン（Ｂ）を半導体膜に添加する時にはフォスフィン（ＰＨ3 ）やジボラン（Ｂ2 Ｈ6 ）なども共に用いられる。原料気体としては前述の各種半導体膜を構成する元素を含有する化学物質が用いられるが、必ず原料気体の一部が半導体膜中に残留するが故、構成元素の水素化物がより好ましい。例えばジクロールシラン（ＳｉＨ2 Ｃｌ2 ）から形成されるシリコン膜には量の大小はともかく必ず塩素（Ｃｌ）が残留し、このシリコン膜をＴＦＴの能動層に用いた場合残留塩素がトランジスタ特性の劣化要因となる。従ってジクロールシランよりは構成元素の水素化物であるモノシラン（ＳｉＨ4 ）の方が好ましい。原料気体および必要に応じて添加される追加気体の純度は高ければ高い程好ましいが、高純度気体を得る技術的な困難さや使用ガスの価格などを考慮すると、純度は９９．９９９９％以上が好ましい。通常半導体膜形成装置は背景真空度が１０-6ｔｏｒｒ程度で有り、成膜圧力が０．１ｔｏｒｒから数ｔｏｒｒである。それ故背景真空から成膜過程への不純物混入の割合は１０-5から１０-6程度となる。成膜に用いる原料気体や追加気体の純度はそれらの気体を利用する成膜装置の背景真空度に対する成膜圧力の比と同等で有れば十分である。従って本発明にて成膜装置に流す気体の純度は９９．９９９％以上（不純物の割合が１×１０-5以下）が好ましく、９９．９９９９％（不純物の割合が１×１０-6以下）で有れば原料としての使用に全く支障は無く、背景真空度と成膜圧力の比の十倍の純度（この例では純度が９９．９９９９９％で、不純物の割合が１×１０-7以下）となれば気体からの不純物混入は全く考慮する必要は無く理想的である。
【００４５】
（２−３．本発明の非晶質または混晶質半導体膜のＣＶＤ法での堆積）
本発明において非晶質または混晶質半導体膜をＣＶＤ法で形成するにあたっては各種のＰＥＣＶＤ装置やＬＰＣＶＤ装置を用いることができるが、ここではＰＥＣＶＤ装置により半導体膜を形成する場合を例に説明する。
【００４６】
ＰＥＣＶＤ装置の構成については説明を省略するが、基板は下部平板電極の温度が３８０℃程度に保たれているＰＥＣＶＤ装置内に設置される。ＰＥＣＶＤ装置に基板を設置した後、例えばモノシランを５０ＳＣＣＭ、アルゴンを３０００ＳＣＣＭ流し、反応室内の圧力を１．５Ｔｏｒｒに保つ。平行平板電極間距離は２４．４ｍｍである。基板が所定の温度に達した後、上部平板電極に高周波を印加してプラズマを発生させ、半導体膜の形成を行う。高周波出力は例えば６００Ｗである。すなわちシリコン膜堆積条件の一例は、
シラン流量：ＳｉＨ４＝５０ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ  （原料濃度１．６４％）
高周波出力：ＲＦ＝６００Ｗ〔引加高周波出力密度（高周波出力／電極面積）０．２２８Ｗ／ｃｍ2〕
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２４．４ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
基板表面温度：Ｔｓｕｂ＝３４９℃
である。この例のようにシランを原料気体とし、さらに追加気体としてアルゴンを用いてＰＥＣＶＤ法にてシリコン膜を堆積すると、非晶質と結晶質が混在する混晶質のシリコン膜が形成され、結晶化がより容易と化す。ＰＥＣＶＤ法でも成膜条件に応じて非晶質半導体膜や混晶質半導体膜が形成される。本発明はいずれの非晶質または混晶質半導体膜にも適用できる。ＬＰＣＶＤ法など他のＣＶＤ法によって形成した非晶質や混晶質の半導体膜に本発明を適用してもよい。
【００４７】
（２−４．本発明の非晶質または混晶質半導体膜のＰＶＤ法での堆積）
本発明において非晶質または混晶質半導体膜をスパッタ法で形成する際には、真空容器内に１０-3Ｔｏｒｒから１０-1Ｔｏｒｒ程度のガス圧のアルゴンを導入して平行平板電極間にプラズマを発生させ、加速されたアルゴンイオンをシリコンなどからなるターゲットに照射することによって、ターゲットからシリコン原子を基板に向けて放出させる。その結果、基板上ではターゲットから放出されたシリコン原子が順次堆積していき、前述の各種半導体膜が形成される。真空蒸着法の場合には、ボート上の半導体元素をヒータで加熱して蒸発させる。蒸発したシリコン等の半導体原子を基板上に堆積させて先と同様各種半導体膜を形成する。
【００４８】
（２−５．第二工程でのエッチング）
図３および図４に示したように、ＰＥＣＶＤ法やＬＰＣＶＤ法などといったＣＶＤ法で形成したシリコン膜（半導体膜）では表面から約３０ｎｍの深さのところまでに水素が集中している。従って第三工程を行う前に第二工程としてその表層を除去しておく。このエッチング方法としては沸酸（ＨＦ）や硝酸（ＨＮＯ3 ）を含む沸酸含有溶液、あるいは水酸化カリウム（ＫＯＨ）等の各種アリカリ溶液を用いたウエットエッチング、またはＣＦ4 やＣＦ4 ＋Ｏ2 、ＳＦ6 、ＣＣｌ2 Ｆ2 、ＮＦ3 などのハロゲン含有ガスといったエッチングガスを用いたドライエッチングを利用できる。半導体膜中への塩素やフッ素などのエッチングガス成分の混入を防ぐには水素含有気体で圧力を１００ｍＴｏｒｒ程度以下としてプラズマをたててエッチングする方法などがある。水素含有気体としては純度９９．９９％程度以上の純水素単体の他、ヘリウムやアルゴンといった不活性気体と水素の混合ガスも可能である。このような水素含有気体プラズマで半導体膜をエッチングすると、エッチングで切れた（Ｓｉ−Ｓｉ）の結合が水素により（Ｓｉ−Ｈ  Ｈ−Ｓｉ）と終端化され、不対結合対の発生を最小限に止める。また半導体膜の純度も高い状態に保たれる。エッチング性の高いガスとしてはアルゴンと水素の混合気体が有効で、特にエッチングに適しているのは水素のアルゴン中の濃度が３０％程度から９９％程度で有る。引加高周波出力密度は０．０５７Ｗ／ｃｍ2程度以上で異常放電が生ぜぬ限り高い方がエッチング速度が高まり好ましい。本例で使用したＰＥＣＶＤ装置では０．３８Ｗ／ｃｍ2で異常放電が生じた。ドライエッチングを用いる場合には第一工程から第三工程までを基板（半導体膜）を大気に晒すことなく連続して行えるので、大気に晒したことに起因する汚染などを防止できる。
【００４９】
（２−６．第三工程での結晶化）
次に本発明の非晶質または混晶質半導体膜を結晶化してＴＦＴの能動層に用いる場合の結晶化方法の一例を説明する。ここではキセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザー（波長３０８ｎｍ）を例として照射方法を述べる。レーザーパルスの強度半値幅は４５ｎｓである。照射時間がこのように非常な短時間であり、照射面積が局所的であるため、半導体膜の結晶化に際して基板全体が高温に熱せられることはなく、故に基板の変形なども生じない。レーザー照射は基板を室温（２５℃）程度から４００℃程度の間とし、空気中、真空中、水素等を含有している還元性雰囲気、あるいはヘリウム等の不活性雰囲気下にて行う。レーザー照射の一回の照射面積は８ｍｍ□程度の正方形で有り、各照射毎に４ｍｍずらして行く。最初に水平方向（Ｙ方向）に走査した後、次に垂直方向（Ｘ方向）にも４ｍｍずらせて、再び水平方向に４ｍｍずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は８０ｍＪ／ｃｍ2程度から２５０ｍＪ／ｃｍ2程度の間が好ましい。第一回目のレーザー照射が終了した後、エネルギー密度を一回目より高くして第二回目のレーザー照射を全面に施す。第二回目のレーザー照射エネルギー密度は１００ｍＪ／ｃｍ2程度から６００ｍＪ／ｃｍ2程度の間が好ましい。走査方法は第一回目のレーザー照射と同じで８ｍｍ□の正方形の照射領域をＹ方向とＸ方向に４ｍｍずらせて走査する。この二段階レーザー照射に依り基板全体が結晶性半導体膜へと均一に結晶化される。この二段階レーザー照射法を用いるとレーザービームの端部でのばらつきを完全に消失させることが可能になる。半導体膜を損傷しない程度のエネルギーのレーザー光であれば、一段階レーザー照射法を用いても無論構わない。
【００５０】
この他には幅１００μｍ程度以上で長さが数１０ｃｍ程度のライン状のレーザー光を走査して結晶化を進めてもよい。ここでは光学エネルギーまたは電磁波エネルギーとしてＸｅＣｌエキシマ・レーザーを例として説明して来たが、エネルギー照射時間が数十秒以内で有り、かつ基板の一部分のみを照射するので有ればそのエネルギー源の種類には限定がない。例えばＡｒＦエキシマ・レーザーや、ＸｅＦエキシマ・レーザー、ＫｒＦエキシマ・レーザー、ＹＡＧレーザー、炭酸ガスレーザー、Ａｒレーザー、色素レーザー等の各種レーザーを照射してもよい。なお、本願発明の半導体膜では溶融結晶化法にのみならず、Ｆｕｒｎａｃｅ−ＳＰＣ法やＲＴＡ法、ＶＳＴ−ＳＰＣ法などのあらゆる結晶化に際して結晶化前の熱処理は不要である。
【００５１】
（２−７．処理装置の構成例）
このような結晶性半導体膜の製造方法に用いる処理装置としては、たとえば図５に示すものを用いることができる。この処理装置１００は、前記の各工程を１台で連続して行えるマルチチャンバー型の処理装置として構成され、ＰＥＣＶＤ法やＬＰＣＶＤ法による半導体膜の形成を行うことが可能な成膜室１２０（ＣＶＤ装置）と、レーザアニール法やＲＴＡ法による結晶化、さらにはイオン・ボンバードメント法による結晶化を行うことが可能な結晶化室１３０と、ドライエッチングを行うためのエッチング室１４０と、これらの処理室に対してシャッターＳＨ３、ＳＨ４、ＳＨ５を介して接続する搬送室１５０とが構成されている。搬送室１５０には、各処理室への基板の搬出入を行うための搬送ロボット１６０が配置されている。搬送室１５０にはシャッターＳＨ２を介してロードロック室１７０が接続し、このロードロック室１７０にはシャッターＳＨ１で開閉される基板搬出入口が構成されている。
【００５２】
かかる処理装置は真空系装置として構成され、各処理室等にはドライポンプやターボ分子ポンプ等を備える真空排気装置（図示せず。）や所定のガス供給装置がそれぞれ接続されているので、各処理室等では大気から隔離した状態で基板を扱うことが可能である。ロードロック室１７０は１気圧から１０-5Ｔｏｒｒ程度となるように構成されている。成膜室１２０は背景真空度が１０-6Ｔｏｒｒ程度以下となるように構成され、かつ、アルゴン、ヘリウム、水素、モノシラン、ジシラン、トリシランなどを導入できるように構成されている。従って、ここではＰＥＣＶＤ法やＬＰＣＶＤ法などのＣＶＤ法による成膜が可能であるとともに、スパッタ法や真空蒸着法などといったＰＶＤ法による成膜も可能である。結晶化室１３０は背景真空度が１０-6Ｔｏｒｒ程度以下となるように構成され、かつ、アルゴン、水素などを導入できるように構成されるので、ここでは各種の雰囲気下でレーザアニール、ＲＴＡ、イオン・ボンバードメント法による結晶化を行うことが可能である。エッチング室１４０は背景真空度が１０-6Ｔｏｒｒ程度以下となるように構成され、前記各種のエッチングガスを導入できるように構成されているので、ここではドライエッチングを行うことが可能である。搬送室１５０は、１０-6Ｔｏｒｒ程度以下の背景真空度になるように構成され、かつ、アルゴンや窒素などの不活性なガスを導入してその真空度が１０-5Ｔｏｒｒ程度となる。従って基板を大気にさらすことなく各処理室に搬入、搬出が可能である。
【００５３】
【実施例】
［実施例１］
本発明に係る結晶性半導体膜の製造方法、およびＴＦＴの製造方法の一例を説明する。
【００５４】
まず図２（Ａ）に示すように、３６０ｍｍ×４７５ｍｍの大型ガラス基板１０上にＰＥＣＶＤ法にてシリコン酸化膜より成る膜厚が３００ｎｍの下地保護膜１１を形成し、図５に示した処理装置内で真空を破ることなく連続してこの下地保護膜上に真性シリコン膜からなる半導体膜１２（ａ−Ｓｉ膜／ＰＥＣＶＤ）をＰＥＣＶＤ法により形成する（図１の第一工程ＳＴ１）。
【００５５】
この成膜を行うにあたって、３６０ｍｍ×４７５ｍｍ×１．１ｍｍのガラス基板は室温のまま、下部平板電極の温度が３８０℃に保たれているＰＥＣＶＤ装置（図５の成膜室１２０）内に設置される。ＰＥＣＶＤ装置反応炉内に基板設置後のレシピーは
（第１の予備加熱）
時間：ｔ＝１２０ｓ
亜酸化窒素：Ｎ2 Ｏ＝７０００ＳＣＣＭ
シラン流量：ＳｉＨ4 ＝２５０ＳＣＣＭ
高周波出力：ＲＦ＝０Ｗ（プラズマを立てない）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２４．０ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
（下地保護膜堆積）
時間：ｔ＝９０ｓ
亜酸化窒素：Ｎ2 Ｏ＝７０００ＳＣＣＭ
シラン流量：ＳｉＨ4 ＝２５０ＳＣＣＭ
高周波出力：ＲＦ＝９００Ｗ
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２４．０ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
（真空引き）
時間：ｔ＝３０ｓ
ガスは流さない
高周波出力：ＲＦ＝０Ｗ（プラズマを立てない）
電極間距離：Ｓ＝２４．０ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
（第２の予備加熱）
時間：ｔ＝３０ｓ
アルゴン流量：Ａｒ＝７０００ＳＣＣＭ
シラン流量：ＳｉＨ4 ＝２５０ＳＣＣＭ
高周波出力：ＲＦ＝０Ｗ（プラズマを立てない）
圧力：Ｐ＝１．７５Ｔｏｒｒ
電極間距離：Ｓ＝３８．１ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
（半導体膜堆積）
時間：ｔ＝１４０ｓ
アルゴン流量：Ａｒ＝７０００ＳＣＣＭ
シラン流量：ＳｉＨ4 ＝２５０ＳＣＣＭ
高周波出力：ＲＦ＝６００Ｗ
圧力：Ｐ＝１．７５Ｔｏｒｒ
電極間距離：Ｓ＝３８．１ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
である。
【００５６】
こうした条件で堆積された半導体膜は結晶化が比較的容易なＡｒを利用した混晶質膜でその膜厚は約１００ｎｍである。先に図３を用いて説明したようにこの膜は表面から３５ｎｍ程度の部位に多量の水素を含み、表層部に於けるＳｉの密度も低いものとなっている。本例では最終的な半導体膜厚を６０ｎｍ程度としたいため、この所望の膜厚よりも４０ｎｍ程度厚く堆積しこの表層１４の４０ｎｍ程度を図１の第二工程ＳＴ２で除去する（図２（Ｂ））。
【００５７】
第二工程ＳＴ２は基板を図５のエッチング室１４０に移し、表層１４を除去する。具体例としては２．４５ＧＨｚのマイクロ波プラズマを利用して
ＣＦ4 ＝３００ＳＣＣＭ
Ｏ2   ＝８００ＳＣＣＭ
圧力  ＝１５０ｍＴｏｒｒ
時間  ＝４分
の条件で行う。この条件にて半導体膜の表層が約４０ｎｍ除去され、水素がほとんど含まれていないシリコン膜を得ることができる。
【００５８】
次に基板を結晶化室１３０に移し、レーザー光照射に依る溶融結晶化を進める（図１の第三工程ＳＴ３）。照射レーザー光は、たとえば波長２４８ｎｍのＫｒＦエキシマレーザーでその半値幅は約３３ｎｓである。このＫｒＦエキシマレーザーによるレーザー照射では、レーザービーム形状が幅１２０μｍで長さが３８ｃｍのライン状となっている。各照射毎のビームの幅方向の重なり量はビーム幅の９０％である。従って一回の照射毎にビームは１２μｍ進み、半導体膜１２上の同一点は１０回のレーザー照射を受けることとなる。レーザー光エネルギー密度は１５０ｍＪ・ｃｍ-2であり、レーザー光照射は背景真空度が凡１×１０-6Ｔｏｒｒ程度の真空中にて行う。レーザー照射時の基板温度は２５℃程度の室温である（図２（Ｃ））。
【００５９】
第三工程ＳＴ３終了後、この結晶性の半導体膜１２をフォトリソグラフィ技術を用いて島状にパターニングする。次に図２（Ｄ）に示すように、ＰＥＣＶＤ法でゲート絶縁膜１３を形成する。シリコン酸化膜から成るゲート絶縁膜１３はＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2 −ＣＨ3 ）4 ）と酸素（Ｏ2 ）、水（Ｈ2 Ｏ）を原料気体とし、希釈気体としてアルゴンを用いて基板表面温度３５０℃で１００ｎｍの膜厚に形成する。
【００６０】
次にゲート電極となるタンタル（Ｔａ）薄膜をスパッタ法で堆積する。スパッタ時の基板温度は１５０℃で、膜厚は５００ｎｍである。このタンタル薄膜を堆積後、フォトリソグラフィ技術を用いてパターニングし、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域１６およびチャンネル領域１７を形成する。この時ゲート電極１５がイオン注入のマスクと成って居り、チャンネル領域１７はゲート電極１５下のみに形成される自己整合構造と成る。不純物イオン注入は質量非分離型イオン注入装置を用いて行われ、原料気体としては水素中に希釈された濃度５％程度のホスフィン（ＰＨ3 ）を用いる。ＰＨ3 + やＨ2 + を含む全イオンの打ち込み量は１×１０16ｃｍ-2でソース・ドレイン領域１６に於けるリン原子濃度は約３×１０20ｃｍ-3と成る。イオン注入時の基板温度は２５０℃である。
【００６１】
次にシリコン酸化膜より成る層間絶縁膜１８をＴＥＯＳを用いたＰＥＣＶＤ法で形成する。層間絶縁膜１８を成膜する時の基板表面温度は３５０℃で、膜厚は５００ｎｍである。その後３５０℃の酸素雰囲気下にて１時間の熱処理を施して注入イオンの活性化および層間絶縁膜１８の焼き締めを行う。続いてソース・ドレイン領域１６上にコンタクトホール１８０を開孔し、ソース・ドレイン電極１９や配線と成るアルミニウム膜をスパッタ法で堆積する。スパッタ時の基板温度は１５０℃で、膜厚は５００ｎｍである。しかる後にアルミニウム膜をフォトリソグラフィ技術によりパターニングし、ソース・ドレイン電極１９を形成するとＴＦＴが完成する。（図２（Ｅ））
なお、ＰＭＯＳ−ＴＦＴを形成する場合の不純物イオン注入も質量非分離型イオン注入装置を用いて行われる。原料気体としては水素中に希釈された濃度５％程度のジボラン（Ｂ2 Ｈ6 ）を用いる。Ｂ2 Ｈ6 + やＨ2 + を含む全イオンの打ち込み量は１×１０16ｃｍ-2で、ソース・ドレイン領域に於けるホウ素原子濃度は約３×１０20ｃｍ-3となる。イオン注入時の基板温度はやはり２５０℃である。
【００６２】
このように本例に係るｐｏｌｙ−Ｓｉ−ＴＦＴは製造工程中の最高温度が基板温度で約３５０℃程度となり、大型汎用ガラス基板上に高移動度を有する窮めて優良なＣＭＯＳＴＦＴを均一に製造し得る。また、従来技術の低温プロセスではレーザー結晶化の均一性は基板内や、ロット間を問わず大変に重要な課題であった。しかるに、本発明によれば、オン電流もオフ電流もそれらのばらつきを大幅に低減出来ている。この均一性の著しい改善はレーザー発信源が比較的安定していることに加え、半導体膜１２（ａ−Ｓｉ膜／ＰＥＣＶＤ膜）の表層１４を除去し、水素含有量が非常に少ない半導体膜１２に結晶化を行ったためである。それ故、液晶ディスプレイのアクティブマトリクス基板上にＴＦＴを形成するのに本発明を適応した場合には、画面全体から高画質な画像が得られる。また本発明の方法により製造したＴＦＴにて回路を形成するにあたっては、単なるシフト・レジスターやアナログスィッチと言った簡単な回路にのみならず、レベル・シフタやデジタル・アナログコンバータ回路、さらにはクロック生成回路やガンマ補正回路、タイミングコントローラ回路と言ったより複雑な回路を容易に形成することができる。
【００６３】
［実施例２］
第一工程ＳＴ１として半導体膜をＰＥＣＶＤ法により形成した後、第二工程ＳＴ２を第一工程ＳＴ１と同じ成膜室（図５の成膜室１２０）内で連続して行う場合には、実施例１と同じ条件で第１予備加熱から半導体膜堆積を行った後、同じ成膜室１２０内で以下の条件
（表層部除去工程）
時間：ｔ＝３００ｓ
アルゴン流量：Ａｒ＝７００ＳＣＣＭ
水素流量：Ｈ2 ＝７００ＳＣＣＭ
高周波出力：ＲＦ＝６００Ｗ  （０．２２８Ｗ／ｃｍ2）
圧力：Ｐ＝２６２ｍＴｏｒｒ
電極間距離：Ｓ＝２５．４ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
でドライエッチングを行う。その結果半導体膜１２の表層１４を約４０ｎｍの厚さで除去することができる。こうすると半導体膜にフッ素等の不純物が混入する事がなく、純度の高い半導体膜が得られる。以後は実施例１と同様な工程で高品質な結晶性半導体膜、及びそれを用いたｐｏｌｙ−ＳｉＴＦＴが作成される。
【００６４】
【発明の効果】
以上説明したように、本発明ではＣＶＤ法やＰＶＤ法などにより形成した非晶質または混晶質半導体膜のうち、結晶化を妨げる表層部分を予め除去した後、結晶化を行うことに特徴を有している。本発明によればエッチング後に残った清浄で高密度且つ低水素含有量半導体膜にレーザー照射による結晶化を行うので、結晶化膜に損傷が入らず、安定的に高品質結晶化膜が得られる。それ故水素抜きのための高温での熱処理や水素の放出を監視しながらのレーザー照射を行う必要がないなど、簡単な工程で高品質結晶性半導体膜を高い生産性をもって安定して得ることができる。これをＴＦＴや太陽電池ＬＳＩなどに応用する事で優良な薄膜半導体装置を製造出来る。
【図面の簡単な説明】
【図１】本発明の結晶性半導体膜の製造方法を示す工程図である。
【図２】（Ａ）〜（Ｅ）は本発明の一実施例を示すＴＦＴ製造方法の工程断面図である。
【図３】ＰＥＣＶＤ法で形成したシリコン膜に対して行った核反応分析による深さ方向の水素プロファイルである。
【図４】ＬＰＣＶＤ法で形成したシリコン膜に対して行った核反応分析による深さ方向の水素プロファイルである。
【図５】本発明に係る結晶性半導体膜の製造方法に適用できる処理装置の構成例を示す説明図である。
【図６】堆積直後のシリコン膜に対する水素抜きのための熱処理条件、およびこの熱処理を加えた後にシリコン膜を結晶化させるために照射したレーザー光のエネルギーを変えたときにシリコン膜に生じる現象との関係を示す説明図である。
【符号の説明】
１０  大型ガラス基板
１１  下地保護膜
１２  半導体膜
１４  半導体膜の表層
１３  ゲート絶縁膜
１５  ゲート電極
１６  ソース・ドレイン領域
１７  チャンネル領域
１８  層間絶縁膜
１９  ソース・ドレイン電極
ＳＴ１  第一工程
ＳＴ２  第二工程
ＳＴ３  第三工程
【図１】
0003924828.tif 000002
【図２】
0003924828.tif 000003
【図３】
0003924828.tif 000004
【図４】
0003924828.tif 000005
【図５】
0003924828.tif 000006
【図６】
0003924828.tif 000007