(57)【特許請求の範囲】
【請求項１】
光スイッチエレメントと、
前記光スイッチエレメントの近傍に配置され、前記光スイッチエレメントを静電駆動するための正電極および負電極と、
前記正電極および前記負電極に印加する電圧を供給する駆動装置であって、入力される駆動回路出力が正電圧のときは前記正電極のみ、負電圧のときは前記負電極のみ、に前記駆動回路出力を印加する駆動装置とを備えた光スイッチ。
【請求項２】
前記駆動回路出力を二つに分岐すると共に、分岐後出力の夫々にダイオードを挿入し、かつダイオードの向きは相互に逆方向とし、分岐後出力にアノード側が接続されたダイオードの出力から正電圧を取り出し、分岐後出力にカソード側が接続されたダイオードの出力から負電圧を取り出す構成の請求項１に記載の光スイッチ。
【請求項３】
前記駆動回路出力を保持して前記電極部に印加する手段を設けた構成の請求項１に記載の光スイッチ。
【請求項４】
前記駆動回路出力を保持する手段は、駆動回路の各々と複数の光スイッチエレメントとの間に設けたアナログスイッチ及び容量よりなり、アナログスイッチを順次切り替え、アナログスイッチ出力を容量で保持して前記電極部に与える構成の請求項３に記載の光スイッチ。
【請求項５】
前記駆動回路出力を保持するための容量は、前記光スイッチエレメントの容量成分よりなる構成の請求項４に記載の光スイッチ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光スイッチに係り、特に光ネットワーク等に適用され得る光スイッチに関する。
【０００２】
近年、インターネットの急速な進展に伴い、ネットワークで要求されるデータトラフィックが急激に増加している。この要求に応えるためには、ネットワーク構成を、リング型からメッシュ型へ移行し、よりダイナミックなパス設定・解除が必要となる。そのためには大規模なクロスコネクト（ＸＣ）装置が必要であるが、現行のＸＣ装置では、キャパシティ（データ容量）が不足していること、及び信号ビットレートの増大に対する電気的信号処理の限界から大規模な光スイッチシステムの構築が困難になりつつあった。
【０００３】
そのような大規模な光スイッチシステムに適用される技術の一つとしてＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）があり、この技術を用いた三次元構成の光スイッチ（図１参照）は、それまでの二次元構成の光スイッチと比較して効果的に空間伝播距離を短くできるため結合損失が小さく（図２参照）、ネットワークの大規模化に適する構成として注目されている。
図１（ａ）は上記のＭＥＭＳ光スイッチの構成の一例を示す。ＭＥＭＳ光スイッチは図示の如く２組の光スイッチ１０，２０よりなり、各々の光スイッチ１０，２０はＮ個の２軸ティルトミラー（マイクロミラー）よりなる。図１（ｂ）に示す如く、各ティルトミラーは互いに直交する２軸を中心に回転制御され、その傾きによって入力側光ファイバアレイ３０の各光ファイバから出射された光線を所望の方向に反射し、光スイッチ２０の所望のティルトミラーに入射させる。光スイッチ２０のティルトミラーの傾きも同様に制御され、入射された光線を所望の方向に反射し、出力側光ファイバアレイ４０の所望の光ファイバに入射する。
【０００４】
このように、各光スイッチ１０，２０のティルトミラーの角度を３次元的に制御することにより、入力側の光ファイバアレイ３０の任意の光ファイバから出射された光線が各光スイッチ１０，２０の所定のティルトミラーに反射され、出力側の光ファイバアレイ４０の任意の光ファイバに入射されるように構成することが出来る。その結果、光ファイバアレイ３０，４０間で任意のファイバから任意のファイバに光信号を接続（結合）することが可能となる。
【０００５】
図２（ａ）に示す２次元型ＭＥＭＳ光スイッチでは格子状に配列されたＮ２個のティルトミラーの各々の傾き（１軸）を制御することによって上記同様に任意のＮチャンネルのパスを任意のＮチャンネルパスに接続・結合可能であるが、この場合、結合される光線が最も内側を通った場合と最も外側と通った場合とでその空間伝播距離に大きな差違を有することになる。その結果、図２（ｃ）に示す如く、交換するチャンネル数Ｎが増加するにしたがって空間伝播距離が増加し、特にＮが５０を越えると明らかに図２（ｂ）に示す如くの上述の３次元型光スイッチの方が有利である。なお、空間伝播距離の増大はそのまま信号損失につながるため、空間伝播距離の増大は伝送効率の低下を招くことになる。
【０００６】
本発明は、光スイッチの内、特に大規模化に適した上述の如くのＭＥＭＳ技術などによる３次元型光スイッチに関する。
【０００７】
【従来の技術】
上述のＭＥＭＳを用いた３次元構成の光スイッチ駆動には、マイクロミラー（ティルトミラー）と所定の電極間に発生する静電引力を利用したものがある。この場合、一枚のミラーに対し、Ｘ軸、Ｙ軸それぞれに２電極（計４電極）を配置し、電極に印加する電圧により発生させる静電気力を変化させ、もってミラーの傾きを制御する。図１に示すように、入出力のミラー傾きを制御することにより任意の入力ポートから任意の出力ポートへ光の進路を切り替えることが可能となる。
【０００８】
ここで、このような構成による光スイッチの実現例は、例えばχｒｏｓ社（ノーテル社が買収）、ルーセント社などから学会やプレスリリースで報告されているが、電極に電圧を印加する駆動回路部の構成についての提案は未だなされていない。単純には、上記各電極につき一つの駆動回路を用意すればよいと考えられるため、このような方式を本発明に対する従来技術として考える。
【０００９】
図３に、この従来方式の一例の概念図を示す。この例では、制御回路１００は、制御するミラーＭＭを選択し、ミラーＭＭの傾斜角度と１対１に対応したディジタル信号（所望の角度を得るための電圧情報）を所定のメモリテーブルから読み出し、出力する。同ディジタル信号は、Ｄ／Ａ変換器１２１，１２２，１２３，１２４にてアナログ信号に変換される。駆動回路（ＤＲＶ）１３１，１３２，１３３，１３４は、同アナログ信号を増幅し、対応する電圧を各電極（ＸＲ♯１，ＸＬ♯１，ＹＵ♯１，ＹＤ♯１）に供給し、その電圧に応じてマイクロミラーＭＭの傾きを変化させ、もって上述の如く光の経路を切り替える。
【００１０】
図４は上述の従来方式のブロック図（Ｎチャネル構成）を示す。Ｎ枚のマイクロミラーを有する光スイッチの場合、図示の如く、図３に示すＤ／Ａ変換器及び駆動回路ＤＲＶの構成がＮ組必要となる。なお、同図では入力側（１０）の構成のみを示すが、出力側（２０）についても同様である。
【００１１】
【発明が解決しようとする課題】
一般に、静電引力を用いた上述の如くのＭＥＭＳ光スイッチでは、最大傾き角度を得るための電圧が数十〜数百Ｖ程度となるため、駆動回路の電源電圧も同程度となる。しかも図４に示すように、従来方式ではＮ枚のミラーに対し、４×Ｎ個の駆動回路を必要とするため、駆動回路を含めた光スイッチ全体の規模・消費電力が非常に大きくなるという問題点がある。
【００１２】
【課題を解決するための手段】
本発明は上記問題点の解決のために、所定の駆動回路出力を正電圧及び負電圧に分離し、分離後の電圧信号を各電極に印加する構成とした。その結果、一つの駆動回路によって相対する２方向の動作を制御可能となり、もって光スイッチの駆動装置に必要とされる駆動回路の数量を半減可能であり、特に前記３次元型光スイッチの如く多数のマイクロミラーの各々について直交する２軸の各々について相対する２方向の動作の制御を行なう構成においては効果的なハードウェア規模の縮小が可能となる。
【００１３】
又、前記駆動回路出力を二つに分岐すると共に、分岐後出力の夫々にダイオードを挿入し、かつダイオードの向きは相互に逆方向とし、分岐後出力にアノード側が接続されたダイオードの出力から正電圧を取り出し、分岐後出力にカソード側が接続されたダイオードの出力から負電圧を取り出す構成とすればよい。このように構成することにより、確実に且つ容易に正出力、負出力の取り出しが可能となる。
【００１４】
又、所定の駆動回路の出力を保持して前記電極部に印加する手段を設けると良い。更に、この駆動回路の出力を保持する手段は、駆動回路の各々と複数の光スイッチエレメントとの間に設けたアナログスイッチと容量とよりなり、アナログスイッチを順次切り替え、アナログスイッチ出力を容量で保持して前記電極部に与える構成とすれば良い。このように構成することにより、一つの駆動回路で同時に多数のマイクロミラーを制御可能となり、ハードウェア規模の大幅縮小と共に、消費電力の効果的な低減が可能となる。
【００１５】
更に、前記駆動回路出力を保持するための容量は、前記光スイッチエレメントの容量成分よりなる構成とすればよい。このように光スイッチエレメント、即ちマイクロミラー及びその保持枠等が構造上有する静電容量をそのまま利用して上記の如くのタイムシェアリング式切り換え制御に適用することにより、わざわざ容量を提供するための素子（コンデンサ等）を設ける必要が無く、もって光スイッチそのものの構造を複雑化することなく上記制御方式を適用可能となるため、更なるハードウェア規模の縮小が可能となる。
【００１６】
【発明の実施の形態】
以下に図面に基づいて本発明の実施例について説明する
まず、図５，６に基づいて本発明の原理について説明する。
【００１７】
図５において、制御回路３００は、制御するミラーＭＭを選択し、ミラーＭＭの傾斜角度と１対１に対応したディジタル信号（所望の角度を得るための電圧情報）を所定のメモリテーブル（図示せず）から読み出し、出力する。同ディジタル信号は、Ｄ／Ａ変換器３２１，３２２にて対応するアナログ信号に変換される。駆動回路ＤＲＶ３３１，３３２はこのアナログ信号を増幅すると共に、その出力部において、出力電圧の正電圧部、負電圧部を分離し、各電圧部の電圧を電極ＸＲ♯１、ＸＬ♯１、，又はＹＵ♯１、ＹＤ♯１に夫々印加する。
【００１８】
ここで静電気力は極性がない（引力のみ働く）ため、絶対値が同じならば印加された正電圧、負電圧の夫々に対する応答としてのミラーＭＭの傾きは相等しい。そのため、一つの駆動回路ＤＲＶ３３１又は３３２で図３に示す従来技術の二つの駆動回路ＤＲＶ１３１及び１３２又は１３３及び１３４としてのの機能を果たすことが可能である。その結果、図６に示す如く、本発明方式によればＮ枚のミラーＭＭに対し、２×Ｎ個の駆動回路ＤＲＶで上記従来技術と同等の機能を実現できる、すなわち、上記従来技術と比較して駆動回路数を半減することが可能となり、スイッチ全体規模の小型化、低消費電力化を実現できる。
次に、図７に基づいて上記駆動回路ＤＲＶ３３１（３３２も同様である）の具体的回路構成について説明する。
【００１９】
図中、ＩＣ１はＤ／Ａ変換器３２１であり、制御回路出力をアナログ値（本ＩＣでは、＋１.２５Ｖを中心に、０.８５Ｖ幅）に変換する。このＩＣ１の二出力Ｔ１，Ｔ２の内、一方Ｔ１はレファレンス値であり、一定値（本ＩＣでは＋１.２５Ｖ）を出力し、他方Ｔ２は上記アナログ値を出力する。したがって、駆動回路ＤＲＶ３３１への入力は、差し引き−０.８５Ｖ〜０.８５Ｖの幅（１.７Ｖ）でなされる（図９（ａ）参照）。なお、図９（ａ）は０.８５Ｖと−０.８５Ｖの２値の矩形波として示されているが、実際にはその間をリニア（アナログ的）に連続的に変化可能であり、その結果ミラーＭＭの角度を連続的（アナログ的）に変更制御可能である。
【００２０】
差動増幅器ＩＣ１０１、抵抗器Ｒ１， Ｒ２，Ｒ３，Ｒ４は減算回路を構成しており、上記＋１.２５ＶのＤＣ値をキャンセルし、０Ｖを中心とし、±０.８５Ｖ幅のアナログ値を出力する。差動増幅器ＩＣ１０２，トランジスタＴｒ１〜Ｔｒ４は所謂エミッタフォロア型の増幅部を構成し、抵抗器Ｒ１８、コンデンサＣ１３により負帰還を掛けている。その結果、同部の利得は１＋Ｒ１８／（Ｒ５＋ＲＶ１）で表されるものとなる。したがって可変抵抗器ＲＶ１の抵抗値を調整することにより、その利得を調整することが可能である。
【００２１】
また、差動増幅器ＩＣ１０２は、オフセット調整端子（１，２）を有しており、同端子（１，２）を可変抵抗器ＲＶ２で接続し、このＲＶ２の抵抗値を調節することにより、出力オフセットを調節することができる。このオフセット調整端子がない場合、或いは使用しない場合は、別途加算回路を設け、それによって出力に所定のＤＣ値を加算することによりオフセット調整を行なうことも可能である。
【００２２】
可変抵抗器ＲＶ３、抵抗器Ｒ８はトランジスタＴｒ１の動作バイアスを設定するために使用される。可変抵抗器ＲＶ４、抵抗器Ｒ９も同様に、トランジスタＴｒ２の動作バイアスを設定するために使用される。
【００２３】
又、ダイオードＤ１，Ｄ２はトランジスタＴｒ３，Ｔｒ４の動作バイアスを与えるものである。これらのダイオードがない場合、出力０レベル近傍にて、いわゆるスイッチング歪みが生じ、線形な応答が得られないことになってしまう。又、その間に挿入されている可変抵抗器ＲＶ５は上記バイアスの調整用（正出力、負出力間のバランス調製用）に使用される。
【００２４】
出力部のダイオードＤ５，Ｄ６は出力の正負を分離するための整流機能を有する。またこれらのダイオードＤ５，Ｄ６の閾値による出力の不感帯が生じるのを防ぐため、これらの間にダイオードＤ３，Ｄ４を挿入している。即ち、ダイオードＤ５の閾値による不感帯に対してダイオードＤ３でキャンセルするようなバイアスを掛け、同様にダイオードＤ６の閾値による不感帯に対してダイオードＤ４でキャンセルするようなバイアスを掛ける。
【００２５】
このような回路構成により、駆動回路ＤＲＶ３３１の出力端子O１（電極ＸＲ♯１）からは正出力が、O２（電極ＸＬ♯１）からは負出力が得られる。電圧１.７Ｖｐｐ（０Ｖ中心）の方形波入力に対する駆動回路出力波形を図８に示す。このように、ピークにおいてＸＲ♯１では＋１５０Ｖの正出力（同図（ａ））、ＸＬ♯１では−１５０Ｖの負出力（同図（ｂ））が得られる。
【００２６】
図９は駆動回路ＤＲＶ３３１の入出力の関係をより明確に対応付けて説明するためのものであり、（ａ）に示す入力波形に対し、（ｂ）、（ｃ）の夫々に示す如くの出力波形が得られる。なお、上述の如く、図では出力波形は０，１５０Ｖの２値（正出力）及び０，−１５０Ｖの２値（負出力）の矩形波形となっているが、実際にはその間を連続的且つ線形的に制御（アナログ制御）可能であることは言うまでも無い。
【００２７】
すなわち、駆動入力が０〜０.８５Ｖの正の値をとっている間はその値に比例して０〜１５０Ｖの正出力が端子０１に対してなされ、その間は端子０２には０Ｖが出力される。したがってその間、ミラーＭＭの右端が静電引力によって引き付けられ、左端にはなんら引力は働かない。その結果、ミラーＭＭは一方向にその絶対値に応じた所定角度回転される。他方、駆動入力が０〜−０.８５Ｖの負の値をとっている間はその値に比例して０〜−１５０Ｖの負出力が端子０２になされ、その間は端子０１には０Ｖが出力される。したがってその間、ミラーＭＭの左端が同様な静電引力（上記の如く、静電引力には正負の区別は無いため、正負に関わらず電圧の絶対値によって引力が働く）によって引き付けられ、右端にはなんら引力は働かない。その結果、ミラーＭＭは上記一方向の逆の他方向にその絶対値に応じた所定角度回転される。
【００２８】
ところで、例えば図１９に示す如く、各ミラーＭＭは例えば保持枠ＨＦに保持され、その保持枠ＨＦの４方向が弾性体のトーションバーＴＢを介して基盤に固定される。したがって外部から静電引力が掛けられるとミラーＭＭは保持枠ＨＦと共にトーションバーＴＢの弾性に抗してＸ軸、Ｙ軸の２軸の夫々に沿って正方向、逆方向に回転可能であり、且つ、その回転角度は加えられる静電引力に対応して決定される構成である。
【００２９】
したがって、駆動入力が正の値の間はその絶対値に比例した正出力によりミラーＭＭはその絶対値に応じた角度分Ｘ軸の一方向に回転され、他方駆動入力が負の値の間はその絶対値に比例した負出力によりミラーＭＭはその絶対値に応じた角度分上記一方向に相対する他方向に回転されることになる。
【００３０】
同様に他の駆動回路ＤＲＶ３３２により、ミラーＭＭは上記Ｘ軸に直交するＹ軸の一方向、他方向に回転制御される。その結果、ミラーＭＭは３次元的に所定の範囲内で任意の角度分回転可能に制御され得る。
【００３１】
以上述べた通り、本発明によれば駆動回路数を大幅に削減することが可能となり、光スイッチ全体の小型化・低消費電力化を実現することができる。
【００３２】
上記の構成を本発明の第１実施例とし、次に本発明の第２実施例について、図１０に基づいて説明する。
【００３３】
この第２実施例では、上述の第１実施例による駆動回路ＤＲＶに対し、出力オフセット調整機能３４１，３４２を付加している（但し、図７の回路構成では既にこの機能は含まれている）。図１に示すミラー配置の対称性から、各ミラーＭＭについて、一軸の左右（若しくは上下）での最大傾き角が一致していることが望ましい。この目的のためには、正負の電圧を分離した後、正の電圧ピーク値と負の電圧ピーク値とが一致していればよく、これは出力オフセットを調整する機構により実現できる。すなわち、図１１（ａ）に示す如く、各素子の製造誤差等によって、正負出力分離前の信号（ダイオードＤ３，Ｄ４の接続点Ｐの電圧）が正負アンバランスなものであると、分離後の信号の絶対値が正側と負側とで異なり、その結果１軸の正回転と逆回転の角度に差が出てしまう。そのような差を無くすため、図１１（ｂ）に示す如く、上記オフセット調製機能によって正負分離前の正負バランスをとっておくことにより、分離後の正負出力の絶対値に差が無くなり、結果的に１軸の正逆回転角度を揃えることが可能となる。
【００３４】
本実施例の原理図を図１０に示す。具体的な出力オフセットの調整手法は、図７の回路構成に示す如く、駆動回路にオフセット調整端子（１，２）を有する演算増幅器ＩＣ１０２を使用し、オフセット端子に接続された可変抵抗器ＲＶ２を調整することにより実現できる。又、別途減算器（２つの入力に対し、差を取る機能を有する構成）を設けて出力端子O１，O２の手前に挿入し、その入力端子に、「出力電圧」と、「オフセット電圧に相当する直流電圧」とを入力する構成とすることによって、オフセット電圧をキャンセルするようにしてもよい。
【００３５】
次に本発明の第３実施例について、図１２，図１３に基づいて説明する。
【００３６】
本実施例では、上記第１実施例による駆動回路ＤＲＶに対し、利得調整機能を付加する（但し、図７の回路構成では既にこの機能は含まれている）。
【００３７】
所望のミラーＭＭの傾きを実現するための電圧（Ｖ−θ特性）は図１３に示すように一意的に与えられる。また、制御回路４００はメモリテーブルを有し、同メモリテーブルには予めミラーＭＭの上記Ｖ−θ特性が書き込まれている。制御回路４００は、所望のミラー傾き角度を与えるための電圧情報をメモリテーブルから読出しディジタル信号として出力し、これをＤ／Ａ変換器３１２，３２２により対応するアナログ信号に変換する。一般にＤ／Ａ変換器の電源電圧は５Ｖ以下程度であり、この場合のアナログ信号も同程度の電圧とされる。このため実際にミラーＭＭに与える電圧は、同アナログ信号を駆動回路ＤＲＶの利得で線形増幅した値であるが、この増幅された値が上記メモリテーブルで指定される電圧値に正確に合致するようにその利得を調整する必要がある。
【００３８】
この第３実施例の原理図を図１２に示す。増幅部の利得を調整する機構（３５１，３５２）により、所望の利得を有する駆動回路を実現する。利得の調整手法は、図７の回路構成に示すごとく、駆動回路ＤＲＶに用いる演算増幅器において、利得設定を行う抵抗を可変とし、同可変抵抗器ＲＶ１を調整することにより実現できる。
【００３９】
次に、本発明の第４実施例について図１４に基づいて説明する。
【００４０】
本実施例では、上述の第１実施例による駆動回路ＤＲＶに設けられる半波整流回路３６１，３６２の構成について特定している。その原理図を図１４に示す。即ち、増幅回路出力（ダイオードＤ３，Ｄ４の接続点Ｐの電圧）を分岐し、分岐後の出力に対し、それぞれダイオードを、極性を変えて接続する。正電圧出力（上記Ｐ点）に対しては、順方向に接続した（増幅回路出力にアノードが接続された）ダイオード（図７の例ではＤ５）がオンする一方、負電圧出力に対しては逆方向に接続した（増幅回路出力にカソードが接続された）ダイオード（図７の例ではＤ６）がオンする。これらのダイオードの整流特性により、正電圧、負電圧を分離することが可能となる。
【００４１】
次に本発明の第５の実施例について図１５に基づいて説明する。
【００４２】
本実施例では、上記第４実施例による駆動回路３３１，３３２において、出力の０レベル付近における特性改善を行う構成について特定する（図７の回路構成には既に含まれる）。一般にダイオードは０.７Ｖ程度の閾値を持つ（０.７Ｖ以下の信号を遮断する）特性を有するため、第４実施例の構成（図７の構成においてダイオードＤ３，Ｄ４が無く、短絡されている場合）では（点Ｐの電圧が）−０.７〜０.７Ｖにおいては（端子O１，O２における）出力が零（Ｖ）に落ち込むという不感帯が生じる。この不感帯を除去するためには、ダイオード（Ｄ５，Ｄ６）の閾値と夫々一致するバイアス電圧をこれらのダイオードに印加すればよい。図１５は第５実施例の原理図を示す。上記バイアス電圧３７１，３７２は、図７の構成におけるダイオードＤ３，Ｄ４に予って実現可能である。
【００４３】
次に本発明の第６実施例について説明する。
【００４４】
本実施例では、上記第５実施例で特定したバイアス電圧の具体的印加手法について特定する。整流の目的で用いるダイオード（Ｄ５，Ｄ６）と夫々同一仕様のダイオード（Ｄ３，Ｄ４）を上記閾値打消用バイアス電圧印加のために用いる。整流用とバイアス用で同一のダイオードを用いれば、それぞれの閾値が一致するため、ちょうど不感帯をキャンセルすることが可能である。
【００４５】
次に、図１６に基づいて本発明の第７実施例について説明する。
【００４６】
本実施例では、上記第１実施例による駆動回路ＤＲＶの出力値を保持し、保持した値をコントローラ５５０の制御によりスイッチで切り替えることによってその出力を各電極に振り分ける保持部（３８１−１，３８１−２，３８２−１，３８２−２）を有する。その原理図を図１６に示す。具体的な構成例に付いては以下の実施例で説明する。
【００４７】
次に、図１７に基づいて、本発明の第８実施例について説明する。
【００４８】
本実施例では、上記第７実施例における駆動回路出力値を保持する機構（保持部）の構成について特定する。具体的には、この保持部をアナログスイッチ３９１−１（Ｘ軸正方向用），３９１−２（Ｘ軸逆方向用），３９２−１（Ｙ軸正方向用），３９２−２（Ｙ軸逆方向用）と、各電極ＸＲ♯１、ＸＲ♯２、ＸＲ♯３、．．．に接続された容量（コンデンサ等）Ｃｘとで構成する。その原理図を図１７に示す。アナログスイッチ３９１−１，３９１−２，３９２−１，３９２−２をコントローラ５５０により順次切り替えることにより出力先を選択し、そのように選択された電極に保持電圧を供給する。
【００４９】
この場合、具体的には図１８に示す如く、駆動回路ＤＲＶの出力をスイッチＳＷＸＲ♯１、ＳＷＸＲ♯２、ＳＷＸＲ♯３、．．．（アナログスイッチ３９１−１，３９１−２，３９２−１，３９２−２）によって夫々の電極ＸＲ♯１、ＸＲ♯２、ＸＲ♯３、．．．に接続した容量Ｃｘに順次タイムシェアリング的に所定時間づつ接続する（即ち、例えば駆動回路３３１の正出力の接続は一定時間毎に各電極ＸＲ♯１、ＸＲ♯２、ＸＲ♯３、．．．ＸＲ♯Ｎに順次切り換えられる）ことにより、夫々のタイミングの駆動回路ＤＲＶの出力電圧を対応する容量Ｃｘに供給して保持させることが可能となる。
【００５０】
本実施例によれば、Ｘ軸、Ｙ軸に対し夫々一つの駆動回路３３１，３３２を用意すればよい。したがって、大幅にハードウェア構成の規模を縮小可能であり、且つ、効果的な所要電力の低減も可能である。
【００５１】
なお、上記保持部に用いる容量として、特に別途コンデンサ素子等を設けず、各ミラーＭＭが自然に有する（構造上不可避な）静電容量をそのまま利用することが可能である。その容量値はミラー（図１９の例の場合保持枠も含む）の形状等により決まり、その作製プロセスにより所望の容量値を得ることが可能である。
【００５２】
このように、本発明によれば、図５，図６に示す通り、図３、図４に示す従来方式と比較して駆動回路数を半減することができ、従来の課題であるＭＥＭＳ光スイッチ全体規模の効果的縮小化が実現し得、小型・低消費電力化を実現することが可能となる。 同効果は、光結合するチャネル数が多くなるほど顕著となり、今後想定される数千チャネル程度の規模を有するスイッチにおいては絶大な効果を発揮すると考えられる。
【００５３】
なお、上記本発明による駆動回路ＤＲＶの具体的回路構成は図７に示すものに限られず、結果的に図９に示す如く正出力と負出力との絶対値のバランスがとり易い構成であれば他の回路構成でも良いことは言うまでも無い。
【００５４】
上記本発明は以下に述べる付記の構成を含む。
【００５５】
（付記１）
所定の光スイッチエレメントを静電駆動することによって光路を制御する光スイッチにおいて前記静電駆動のために光スイッチエレメントの近傍に配置した電極部に印加する電圧を供給する駆動装置であって、
所定の駆動回路出力を正電圧及び負電圧に分離し、分離後の電圧信号を各電極に印加する構成の光スイッチの駆動装置。
【００５６】
（付記２）
前記駆動回路は、オフセット調整機構を有し、もって出力信号の直流レベルが調整可能である構成の付記１に記載の光スイッチの駆動装置。
【００５７】
（付記３）
前記駆動回路は利得調整機構を有し、もって駆動回路の利得を調整することが可能な構成の付記１又は２に記載の光スイッチの駆動装置。
【００５８】
（付記４）
前記駆動回路出力を二つに分岐すると共に、分岐後出力の夫々にダイオードを挿入し、かつダイオードの向きは相互に逆方向とし、分岐後出力にアノード側が接続されたダイオードの出力から正電圧を取り出し、分岐後出力にカソード側が接続されたダイオードの出力から負電圧を取り出す構成の付記１乃至３のうちのいずれか一つに記載の光スイッチの駆動装置。
【００５９】
（付記５）
前記駆動回路の出力部に挿入した二つのダイオードに対してバイアス電圧を印加する手段を各ダイオード毎に設け、且つそのバイアス電圧はダイオードの閾値電圧に相当する構成の付記４に記載の光スイッチ駆動装置。
【００６０】
（付記６）
前記バイアス電圧を印加する手段は、前記駆動回路の出力部に挿入したダイオードと同一仕様のダイオードよりなり、もって前記駆動回路の出力部に挿入したダイオードの閾値電圧分に相当する出力の不感帯を除去可能な構成の付記５に記載の光スイッチの駆動装置。
【００６１】
（付記７）
所定の光スイッチエレメントを静電駆動することによって光路を制御する光スイッチにおいて前記静電駆動のために光スイッチエレメントの近傍に配置した電極部に印加する電圧を供給する駆動装置であって、
所定の駆動回路の出力を保持して前記電極部に印加する手段を設けた構成の光スイッチ駆動装置。
【００６２】
（付記８）
前記駆動回路の出力を保持する手段は、駆動回路の各々と複数の光スイッチエレメントとの間に設けたアナログスイッチと容量とよりなり、アナログスイッチを順次切り替え、アナログスイッチ出力を容量で保持して前記電極部に与える構成の付記７に記載の光スイッチの駆動装置。
【００６３】
（付記９）
前記駆動回路出力値を保持するための容量は、前記光スイッチエレメントの容量成分よりなる構成の付記８に記載の光スイッチの駆動装置。
【００６４】
（付記１０）
所定の光スイッチエレメントを静電駆動することによって光路を制御する光スイッチにおいて前記静電駆動のために光スイッチエレメントの近傍に配置した電極部に印加する電圧を供給する駆動装置であって、
所定の駆動回路の出力値を保持して前記電極部に印加する手段を設けた構成の付記１乃至６のうちのいずれか一つに記載の光スイッチの駆動装置。
【００６５】
（付記１１）
前記駆動回路の出力を保持する手段は、駆動回路の各々と複数の光スイッチエレメントとの間に設けたアナログスイッチと容量とよりなり、アナログスイッチを順次切り替え、アナログスイッチ出力を容量で保持して前記電極部に与える構成の付記１０に記載の光スイッチの駆動装置。
【００６６】
（付記１２）
前記駆動回路出力値を保持するための容量は、前記光スイッチエレメントの容量成分よりなる構成の付記１１に記載の光スイッチの駆動装置。
【００６７】
【発明の効果】
このように、本発明によれば、光ネットワーク等に適用可能な光スイッチの駆動装置のハードウェア構成を効果的に縮小可能であり、もって大規模光ネットワークの構築を容易に実現し得る。
【図面の簡単な説明】
【図１】従来の３次元型光スイッチの概念を説明するための図である。
【図２】従来の２次元型光スイッチと３次元型光スイッチとの比較について説明するための図である。
【図３】従来の一例の光スイッチの駆動装置の概念を示す図である。
【図４】従来の一例の光スイッチの駆動装置の構成を示すブロック図である。
【図５】本発明の第１実施例による光スイッチの駆動装置の概念を示す図である。
【図６】本発明の第１実施例の光スイッチの駆動装置の構成を示すブロック図である。
【図７】本発明の第１乃至第６実施例による光スイッチの駆動装置に含まれる駆動回路の一例の回路図である。
【図８】図７に示す駆動回路の出力波形を示す図である。
【図９】図７に示す駆動回路の入出力波形を対照して示す図である。
【図１０】本発明の第２実施例の構成を説明するための図（原理ブロック図）である。
【図１１】本発明の第２実施例の構成を説明するための図（波形図）である。
【図１２】本発明の第３実施例の構成を説明するための図（原理ブロック図）である。
【図１３】本発明の第３実施例の構成を説明するための図（ＭＥＭＳ光スイッチの電圧−回転角度特性図）である。
【図１４】本発明の第４実施例の構成を説明するための図（原理ブロック図）である。
【図１５】本発明の第５実施例の構成を説明するための図（原理ブロック図）である。
【図１６】本発明の第７実施例の構成を説明するための図（原理ブロック図）である。
【図１７】本発明の第８実施例の構成を説明するための図（原理ブロック図）である。
【図１８】本発明の第８実施例の構成を説明するための図（部分回路図）である。
【図１９】光スイッチを構成するマイクロミラーの保持機構の一例を説明するための平面図である。
【符号の説明】
１０、２０  光スイッチ
１００，２００，３００，４００，５００  制御回路
３３１，３３２  駆動回路
３４１，３４２  オフセット調製部
３５１，３５２  利得調製部
３６１，３６２  整流ダイオード
３７１，３７２  バイアス印加用素子
５５０  スイッチコントローラ
３８１−１，３８１−２，３８２−１，３８２−２  駆動回路出力保持部
３９１−１，３９１−２，３９２−１，３９２−２  アナログスイッチ
ＭＭ  マイクロミラー
ＸＲ♯１、ＸＲ♯２、…、ＸＲ♯Ｎ  マイクロミラー傾斜制御用電極（Ｘ軸正転用）
ＸＬ♯１、ＸＬ♯２、…、ＸＬ♯Ｎ  マイクロミラー傾斜制御用電極（Ｘ軸逆転用）
ＹＵ♯１、ＹＵ♯２、…、ＹＵ♯Ｎ  マイクロミラー傾斜制御用電極（Ｙ軸正転用）
ＹＤ♯１、ＹＤ♯２、…、ＹＤ♯Ｎ  マイクロミラー傾斜制御用電極（Ｙ軸逆転用）
Ｃｘ  駆動回路出力保持用容量
【図１】
0003908503.tif 000002
【図２】
0003908503.tif 000003
【図３】
0003908503.tif 000004
【図４】
0003908503.tif 000005
【図５】
0003908503.tif 000006
【図６】
0003908503.tif 000007
【図７】
0003908503.tif 000008
【図８】
0003908503.tif 000009
【図９】
0003908503.tif 000010
【図１０】
0003908503.tif 000011
【図１１】
0003908503.tif 000012
【図１２】
0003908503.tif 000013
【図１３】
0003908503.tif 000014
【図１４】
0003908503.tif 000015
【図１５】
0003908503.tif 000016
【図１６】
0003908503.tif 000017
【図１７】
0003908503.tif 000018
【図１８】
0003908503.tif 000019
【図１９】
0003908503.tif 000020