(57)【特許請求の範囲】
【請求項１】
Ｓｉ基板／ＳｉＧｅ結晶層からなり、ＳｉＧｅ結晶層が、不純物のイオン注入より形成された不純物層を有し、不純物層が、その下部に歪を有するＳｉＧｅ結晶層と、その上部に歪が緩和されているＳｉＧｅ結晶層とを有し、不純物が、水素、周期律表の第４族に属する元素又は不活性元素であることを特徴とする半導体基板。
【請求項２】
歪が緩和されているＳｉＧｅ結晶層上に、更にＳｉＧｅ結晶層が積層されている請求項１に記載の半導体基板。
【請求項３】
歪が緩和されているＳｉＧｅ結晶層上に、歪を有する半導体層が存在する請求項１又は２に記載の半導体基板。
【請求項４】
歪を有する半導体層が、Ｓｉ結晶層、Ｃが添加されたＳｉ結晶層、又はＧｅ結晶層である請求項３に記載の半導体基板。
【請求項５】
請求項３又は４に記載の半導体基板にトランジスタが形成されている半導体装置。
【請求項６】
Ｓｉ基板上に歪を有するＳｉＧｅ結晶層を形成する工程と、この歪を有するＳｉＧｅ結晶層に不純物のイオン注入を行い、ＳｉＧｅ非晶質層をその表層に形成する工程と、ＳｉＧｅ非晶質層を再結晶化し、歪が緩和されている第１のＳｉＧｅ結晶層に変換する工程とを有し、不純物が、水素、周期律表の第４族に属する元素又は不活性元素であることを特徴とする半導体基板の製造方法。
【請求項７】
第１のＳｉＧｅ結晶層上に、歪の緩和されている第２のＳｉＧｅ結晶層を形成する工程、歪の緩和されている第２のＳｉＧｅ結晶層上に、歪を有する半導体層を形成する工程とを有する請求項６に記載の製造方法。
【請求項８】
歪を有する半導体層が、Ｓｉ結晶層、Ｃが添加されたＳｉ結晶層、又はＧｅ結晶層である請求項７に記載の製造方法。
【請求項９】
請求項７又は８の方法により形成された半導体基板に、トランジスタを形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板、半導体装置及びそれらの製造方法に関する。更に詳しくは、本発明は、ＳｉＧｅ結晶層を備えた半導体基板、半導体装置及びそれらの製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高性能化に対して、電子の移動度を向上させることは、有効な手段の一つである。通常のＳｉ単結晶においては、電子の移動度の上限は物理的に決まっている。近年、歪を有するＳｉ結晶中では、歪の無い通常のＳｉ結晶よりも電子の移動度が向上することが報告されている。この歪を有するＳｉ結晶を得るために、Ｓｉに対して格子定数の大きいＳｉＧｅ結晶を仮想基板とし、その表面に歪を保った状態でＳｉ結晶を成長させることが行われている。
【０００３】
トランジスタ形成を可能とする程度に低欠陥密度の歪を有するＳｉ結晶を形成するためには、仮想基板として用いるＳｉＧｅ結晶が、その格子定数を更に大きくするために、その最上層表面において十分に歪が緩和されており、かつ欠陥密度が十分に低いことが必要である。
【０００４】
Ｓｉ単結晶上にＳｉＧｅ層を成長させた場合には、Ｇｅ濃度に依存して変化するある臨界膜厚までは、歪を内包した状態でＳｉＧｅ結晶層が形成され、臨界膜厚を越えると結晶中に転位等の欠陥が導入され、歪が緩和されることが知られている。
従って、十分に歪の緩和されたＳｉＧｅ結晶層を得るためには臨界膜厚以上に厚くＳｉＧｅ結晶を成長させる必要がある。しかし、トランジスタを形成できる程度に良質な歪を有するＳｉ結晶層を得るためには、結晶形成中に導入される欠陥が問題となる。そのため、少なくとも仮想基板となる歪の緩和されたＳｉＧｅ結晶の最上層表面での欠陥密度を低減させる必要がある。
【０００５】
このため、歪の緩和されたＳｉＧｅ結晶層の形成方法において、欠陥密度の低いＳｉＧｅ結晶層の仮想基板を得る試みがなされている。例えば、特開平５−１２９２０１号公報には、Ｇｅ組成を徐々に増加させて格子緩和した、欠陥密度の低いＳｉＧｅ層の形成方法、及びそのＳｉＧｅ層の上に歪を有するＳｉ層を形成する技術が記載されている。
【０００６】
格子緩和（歪緩和）した欠陥の少ないＳｉＧｅ層に素子を形成する場合、前記欠陥の少ないＳｉＧｅ層上に更に歪を有するＳｉ層を形成してそのＳｉ層に素子を形成する場合とがある。いずれにせよ、歪の緩和した欠陥の少ないＳｉＧｅ層の形成が必要である。
歪の緩和した欠陥の少ないＳｉＧｅ層を形成する従来技術を図４を用いて説明する。
【０００７】
Ｓｉ等の基板４０１に基板の格子定数よりも大きい格子定数である第１のＳｉＧｅ層４０２、第２のＳｉＧｅ層４０５、第３のＳｉＧｅ層４０８を順次形成している。このときＧｅ濃度を順次高くしていき、格子定数を大きくしている。また、各膜厚は、Ｇｅの濃度による臨界膜厚以下で形成している。形成後、更に３５０℃の加熱処理により、格子整合によって引き起こされたミスフィット転移を、ミスフィット転移の核になるようにして、膜内に存在する歪を除去している。そうすることにより、低欠陥で歪の緩和されたＳｉＧｅ膜を得て、そのＳｉＧｅ膜に素子を形成している。
図４中、４０９は絶縁層、４１０はゲート電極、４３１及び４３４はリード、４３６は金属−酸化物−半導体（ＭＯＳ）電界効果トランジスタ（ＦＥＴ）を意味している。
【０００８】
【発明が解決しようとする課題】
特開平５−１２９２０１号公報に記載の方法では、歪の緩和された欠陥密度の低いＳｉＧｅ結晶層を得るためにグレーディッド組成の複数のエピタキシャル層を形成している。その際、より大きな歪を有するＳｉ結晶を成長させることが望まれるが、そのためには、より大きなＧｅ濃度が必要とされる。従って、より厚いＳｉＧｅ結晶層、例えば、Ｇｅ濃度２０％の層の場合、５％ごと増加させていくと４回、Ｇｅ濃度４０％の層の場合、８回成長させる必要がある。このため、仮想基板であるＳｉＧｅ結晶の形成に長時間を要するため、スループットが悪く、量産を想定した場合の生産性が悪いという問題あった。また、最上層で必要とされるＧｅ濃度のＳｉＧｅ層の厚さは、臨界膜厚以上にはできないという問題があった。
【０００９】
【課題を解決するための手段】
かくして本発明によれば、Ｓｉ基板／ＳｉＧｅ結晶層からなり、ＳｉＧｅ結晶層が、不純物のイオン注入より形成された不純物層を有し、不純物層が、その下部に歪を有するＳｉＧｅ結晶層と、その上部に歪が緩和されているＳｉＧｅ結晶層とを有し、不純物が、水素、周期律表の第４族に属する元素又は不活性元素であることを特徴とする半導体基板が提供される。
更に、本発明によれば、上記半導体基板にトランジスタが形成されている半導体装置が提供される。
【００１０】
また、本発明によれば、Ｓｉ基板上に歪を有するＳｉＧｅ結晶層を形成する工程と、この歪を有するＳｉＧｅ結晶層に不純物のイオン注入を行い、ＳｉＧｅ非晶質層をその表層に形成する工程と、ＳｉＧｅ非晶質層を再結晶化し、歪が緩和されている第１のＳｉＧｅ結晶層に変換する工程とを有し、不純物が、水素、周期律表の第４族に属する元素又は不活性元素であることを特徴とする半導体基板の製造方法が提供される。
更に、本発明によれば、上記方法により形成された半導体基板に、トランジスタを形成することを特徴とする半導体装置の製造方法が提供される。
【００１１】
【発明の実施の形態】
本発明において、Ｓｉ基板（Ｐ型又はＮ型を有していてもよい）上に形成するＳｉＧｅ結晶層はＧｅ濃度が均一であってよい。結晶形成時における転位等によるＳｉＧｅ結晶中への欠陥導入を避けるために、このＳｉＧｅ結晶は、所望のＧｅ濃度に対する臨界膜厚以下で成長されることが好ましい。このＳｉＧｅ結晶層は、不純物のイオン注入を行う前には、歪を内包した（有する）状態にある。
なお、以下の本発明の説明において、歪を内包した（有する）状態とは、充分に厚いバルク状のＳｉＧｅ結晶の格子定数に対し、成長したＳｉＧｅ層の水平方向の格子定数が小さい場合には圧縮歪を、大きい場合には引張り歪をもっている状態をいう。また、歪の緩和された状態とは、充分に厚いバルク状のＳｉＧｅ結晶の格子定数に対し、どの方向の格子定数も等しくなっている状態をいう。
【００１２】
不純物のイオン注入により、注入種が通過した領域にある歪を有するＳｉＧｅ結晶層は、結晶性が破壊され、ＳｉＧｅ非晶質層へと変化する。不純物注入の表面からの深さは、ＳｉＧｅ結晶層の膜厚より小さいことが好ましい。この場合、注入後の不純物は元のＳｉＧｅ結晶層中、より詳しくは新たに形成されたＳｉＧｅ非晶質層と残されたＳｉＧｅ結晶層との界面に存在する。
【００１３】
熱処理により、ＳｉＧｅ非晶質層は、ＳｉＧｅ結晶層をシードとして結晶性が回復する。このとき、ＳｉＧｅ結晶層と非晶質層との界面に、注入された不純物が存在するために欠陥が蓄積される。この欠陥導入の作用により、再結晶化されたＳｉＧｅ結晶層は歪が解放されており、注入前の歪を内包したＳｉＧｅ結晶層と異なった、歪の緩和されたＳｉＧｅ結晶層が形成される。また同時に、熱処理において、不純物の存在する箇所に欠陥が蓄積される。従って、再結晶化された歪の緩和されたＳｉＧｅ結晶層中に欠陥が導入されないため、ＳｉＧｅ結晶最上表面において、低欠陥密度にすることが可能である。
【００１４】
このような作用により、ＳｉＧｅ結晶層の膜厚が薄くても、十分に歪の緩和されたＳｉＧｅ単結晶層を得ることができ、その上に歪を内包する良質な半導体層（特にはＳｉ単結晶層）を形成することができる。
なお、半導体基板上に形成されるトランジスタのリーク電流を抑制するために、欠陥層を歪を有する半導体層から十分に離れた深さに形成することが好ましい。
【００１５】
また、不純物の注入深さを大きくすることにより、欠陥層の形成深さを大きくする場合には、Ｓｉ単結晶基板に厚いＳｉＧｅ結晶層を形成することが望まれる。この場合、歪による臨界膜厚の制限により、欠陥導入を回避しつつ厚いＳｉＧｅ結晶層を形成することよりも、歪の緩和された第１のＳｉＧｅ結晶層を仮想基板として、同一のＧｅ濃度を持つ第２のＳｉＧｅ結晶層を形成することが好ましい。こうすれば、第２のＳｉＧｅ結晶層の膜厚を自由に設定することができる。これは、第１のＳｉＧｅ結晶層と第２のＳｉＧｅ結晶層の格子定数が一致するため、歪による臨界膜厚の制限がなく、良質なＳｉＧｅ結晶をさせることができるためである。従って、リーク電流の増加がより抑制された最適化された膜厚の第２のＳｉＧｅ結晶層を容易に形成できる。
【００１６】
また第２のＳｉＧｅ結晶層を形成することにより、不純物の注入及び熱処理により形成された第１のＳｉＧｅ結晶層最上表面の微小欠陥を低減できるため、その上に形成する歪を有する半導体層に対してより望ましい仮想基板が得ることができる。
歪を有する半導体層としては、Ｓｉ、Ｇｅ、Ｓｉ1-xＧｅx（ｘは０〜１）、Ｓｉ1-yＣy（ｙは０〜０．０５）、Ｓｉ1-x-yＧｅxＣy（ｘは０〜１、ｙは０〜０．０５）、Ｇｅ1-yＣy（ｙは０〜０．５）のIV族半導体及びその混晶半導体、ＧａＡｓ等の化合物半導体等が用いることができる。
歪を有する半導体層としては、任意にＣが添加された歪を有するＳｉ結晶層、又は歪を有するＧｅ結晶層を用いることが好ましい。
【００１７】
歪の緩和されたＳｉＧｅ結晶層に対して、歪を有する半導体層としてＳｉ層を形成した場合、Ｓｉの格子定数が歪の緩和されたＳｉＧｅ層の格子定数より小さいため、Ｓｉ層は伸張性応力を受ける。この応力により電子及び正孔の移動度を向上させることができる。Ｓｉ層は、完全性の高い結晶を比較的安定して形成できるため、欠陥によるリークの少ないトランジスタ等のデバイス形成に適している。またトランジスタ形成層として用いる歪を有するＳｉ層が単一元素からなるため、ＳｉＧｅ層等の複数の元素からなる混晶半導体を用いた場合で起こる、合金散乱によるキャリア移動度の劣化等の問題がないという利点もある。
【００１８】
更に、Ｃを添加したＳｉ層を用いれば、上述のＳｉ層を利用した場合に比べて、同一のＧｅ濃度の歪の緩和されたＳｉＧｅ結晶層を有する仮想基板を用いた場合、より大きな歪を得ることができる。この歪により、より大きく移動度を向上させることができる。
【００１９】
また、歪の緩和されたＳｉＧｅ結晶層に対して、歪を有する半導体層としてＧｅ層を形成した場合、Ｇｅの格子定数が歪の緩和されたＳｉＧｅの格子定数に対して大きいため、Ｇｅ層は圧縮性応力を受ける。この応力により正孔の移動度が向上させることができる。Ｇｅは通常トランジスタ形成に広く用いられているＳｉに対して、電子、正孔ともに移動度が大きいが、応力の効果により正孔の移動度を更に大きくできる。また、この場合においても、トランジスタ形成層として用いる歪を有するＧｅ層が単一元素からなるため、ＳｉＧｅ層等の複数の元素からなる混晶半導体を用いた場合で起こる、合金散乱によるキャリア移動度の劣化等の問題もないという利点もある。
【００２０】
ここで、イオン注入される不純物は、水素、周期律表にて第４属に属する元素、又は不活性元素であることが好ましい。このような元素を使用すれば、注入し熱処理の後でも、電気的に中性であり、トランジスタ等のデバイスを形成した際、電気的な影響が少ないため好ましい。周期律表にて第４属に属する元素として、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ等を用いることができる。また、前記不活性元素としてＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等の周期律表にて第０属に属する元素を用いることができる。
【００２１】
更に、本発明では、上記半導体基板にトランジスタが形成される。具体的には、歪の緩和されたＳｉＧｅ結晶層を仮想基板として、その表面上に形成された歪を内包した半導体層にトランジスタを形成することが好ましい。歪を内包した半導体層ではキャリア（電子又は正孔）の移動度が歪の大きさに伴い変化する。また、歪の種類（伸張性応力又は圧縮性応力）によってもキャリア移動度の変化は異なる。歪の大きさは仮想基板とその上に形成される半導体層との格子定数差によって定まり、歪の種類（伸張性応力又は圧縮性応力）は仮想基板とその上に形成される半導体層との格子定数の大小関係により決定される。伸張性応力のかかった歪を有する半導体層中では、電子及び正孔の移動度が向上する。一方、圧縮性応力のかかった歪を有する半導体層中では、正孔の移動度が向上する。この移動度向上の効果により、より高性能なトランジスタを、簡便に作製できる。
以下、実施の形態により本発明を更に詳細に説明する。
【００２２】
実施の形態１
第１の実施形態について、図１（ａ）〜（ｆ）を参照して説明する。
Ｐ型単結晶Ｓｉ基板１０１を洗浄処理を行い、有機物、重金属を除去した後、希ＨＦ溶液にて基板表面に形成された自然酸化膜を除去する（図１（ａ））。
次に急速加熱型ＣＶＤ装置（ＲＴ−ＣＶＤ）にＳｉ基板を導入し、Ｈ2雰囲気内にて８５０℃〜１０００℃に加熱することにより、装置導入時に基板表面に形成された自然酸化膜を除去する。この後、基板温度５００℃〜８００℃において膜厚１００ｎｍ、Ｇｅ濃度２０％の歪を有する第１のＳｉＧｅ結晶層１０２を形成する。このＳｉＧｅ結晶層の膜厚は、この濃度における臨界膜厚より小さくなるように設定している。このため、ＳｉＧｅ結晶層は歪を内包した状態で成長しており、歪を緩和するための転位が導入されないため、良質な結晶層が形成される（図１（ｂ））。
【００２３】
次に大電流イオン注入機にて、水素を１×１０15〜５×１０16、表面からの注入深さが５０〜１００ｎｍとなるようにエネルギー設定してイオン注入を行い不純物層を形成する。このとき、注入深さを浅くするために低温ＣＶＤ酸化膜等により、ＳｉＧｅ結晶層表面にカバー膜を堆積した後、注入を行ってもよい。また、このとき注入する不純物として水素の代わりに、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ等の周期律表にて第４属に属する元素及びＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等の周期律表にて第０属に属する元素から選択される元素を用いてもよい。
【００２４】
これらの元素は、注入後、ＳｉＧｅ結晶中にて電気的に中性であり、トランジスタを作製した場合に電気的な影響を及ぼさないため、注入種として望ましい（図１（ｃ））。
このとき、歪を内包したＳｉＧｅ結晶層１０２にて水素イオンが通過した領域では結晶性が破壊されて、ＳｉＧｅ非晶質層１０４が形成される。注入された水素からなる不純物層１０３は、歪を有する第１のＳｉＧｅ結晶層１０２とＳｉＧｅ非晶質層１０４との界面に残留する。（図１（ｄ））
【００２５】
次に、Ｎ2雰囲気下、６００〜９００℃の範囲おいて５〜３０分間、熱処理を行う。このとき、ＳｉＧｅ非晶質層１０４は歪を有する第１のＳｉＧｅ結晶層１０２をシードとして結晶性を回復し、歪の緩和された第１のＳｉＧｅ結晶層１０５が形成される。熱処理前に歪を有する第１のＳｉＧｅ結晶層１０２とＳｉＧｅ非晶質層１０４との界面に不純物層１０３が存在するため、この熱処理時において形成される欠陥はこの界面に蓄積され、その界面には欠陥を多く含むＳｉＧｅ層が形成される。この欠陥を多く含むＳｉＧｅ層１０６にて注入前に歪を有する第１のＳｉＧｅ結晶層１０２に内包されていた歪が開放されるため、再結晶化された歪の緩和された第１のＳｉＧｅ結晶層１０５は、歪が緩和された状態にある。なお、Ｎ2雰囲気において熱処理を行う際、再結晶化された歪の緩和された第１のＳｉＧｅ結晶層１０５の表面が窒化等の原因で平坦性が損なわれることを防ぐため、低温ＣＶＤ酸化膜等により、ＳｉＧｅ結晶層表面にカバー膜を堆積した後、熱処理を行ってもよい（（図１（ｅ））。
【００２６】
続いて、希ＨＦ溶液にて酸化膜又は自然酸化膜を除去した後、上述のＲＴ−ＣＶＤ装置に図１（ｅ）に示される仮想基板を導入する。装置内にてＨ2雰囲気内にて８５０℃〜１０００℃に加熱することにより、装置導入時に基板表面に形成された自然酸化膜を除去する。この後、基板温度５００℃〜８００℃において膜厚２０ｎｍのＳｉ結晶層１０８を形成する。このＳｉ結晶層の膜厚は、仮想基板となるＧｅ濃度２０％のＳｉＧｅ結晶層とＳｉ結晶層との格子定数差に対する臨界膜厚より小さくなるように設定しており、このためトランジスタ形成が可能な程度に欠陥密度の低いＳｉ結晶層１０８が形成できる。このとき、歪の緩和されたＳｉＧｅ結晶層１０５の格子定数が、その上に形成するＳｉ結晶層の格子定数より大きいため、Ｓｉ結晶層は伸張性応力を受けた状態で形成されている。この応力の効果により、歪を有するＳｉ結晶層１０８中では、電子、正孔とも移動度が向上する（図１（ｆ））。
【００２７】
ここで歪を有するＳｉ結晶層１０８の代わりにＳｉ、Ｇｅ、Ｓｉ1-xＧｅx（ｘは０〜１）、Ｓｉ1-yＣy（ｙは０〜０．０５）、Ｓｉ1-x-yＧｅxＣy（ｘは０〜１、ｙは０〜０．０５）、Ｇｅ1-yＣy（ｙは０〜０．５）のIV族半導体及びその混晶半導体、ＧａＡｓ等の化合物半導体等を用いることができる。特にＳｉ1-yＣyを用いた場合には、より大きな歪がかかるため、より大きく電子、正孔の移動度を向上させることができる。また、Ｇｅを用いた場合には圧縮性応力がかかるため正孔のみ移動度が向上するが、Ｇｅは電子、正孔のそれぞれ移動度がＳｉの各移動度に比べて大きいため、Ｓｉにて作製したトランジスタにより比べ、高性能なトランジスタが作製できる。
【００２８】
実施の形態２
第２の実施形態について、図２（ａ）〜（ｇ）を参照して説明する。
図２（ａ）〜（ｇ）に示した例と、図１（ａ）〜（ｆ）に示した例との違いは、歪を有するＳｉ結晶層２０８を形成する前に、歪の緩和された第１のＳｉＧｅ層２０５と同じＧｅ濃度（２０％）、膜厚１５０ｎｍの第２のＳｉＧｅ層２０７の形成工程を設けていることである。
このような第２のＳｉＧｅ層を設けることにより、例えば電界効果型（ＭＯＳ）トランジスタ等を作製した場合に欠陥を多く含むＳｉＧｅ層２０６をトランジスタ動作領域から容易に隔離することができる。
【００２９】
ドレイン−基板間に形成される空乏層領域が、欠陥を多く含むＳｉＧｅ層２０６に重なる場合、この欠陥を多く含むＳｉＧｅ層において、生成再結合電流が生じるため、リーク電流が増大する。このため、ドレイン−基板間に形成される空乏層から離れた深さに欠陥を多く含むＳｉＧｅ層が形成されるように歪の緩和された第１のＳｉＧｅ層の膜厚を設定する必要がある。しかしながら、Ｓｉ単結晶基板２０１上に厚い歪を有する第１のＳｉＧｅ結晶層２０２を形成することは、欠陥が導入される臨界膜厚が存在するために困難である。実施の形態２では、第２のＳｉＧｅ層の格子定数が、仮想基板の歪の緩和された第１のＳｉＧｅ層の格子定数と一致するため、臨界膜厚による制限なく、良質なＳｉＧｅ結晶層を得ることができる。以下、製造方法を説明する。
まず、Ｐ型単結晶Ｓｉ基板２０１に洗浄処理を行い、有機物、重金属を除去した後、希ＨＦ溶液にて基板表面に形成された自然酸化膜を除去する（図２（ａ））。
【００３０】
次に急速加熱型ＣＶＤ装置（ＲＴ−ＣＶＤ）にＳｉ基板を導入し、Ｈ2雰囲気内にて８５０℃〜１０００℃に加熱することにより、装置導入時に基板表面に形成された自然酸化膜を除去する。この後、基板温度５００℃〜８００℃において膜厚１００ｎｍ、Ｇｅ濃度２０％の歪を有する第１のＳｉＧｅ結晶層２０２を形成する。このＳｉＧｅ結晶層の膜厚は、この濃度における臨界膜厚より小さくなるように設定している。このため、ＳｉＧｅ結晶層は歪を内包した状態で成長しており、歪を緩和するための転位が導入されないため、良質な結晶層が形成される（図２（ｂ））。
【００３１】
次に大電流イオン注入機にて、水素を１×１０15〜５×１０16、表面からの注入深さが５０〜１００ｎｍとなるようにエネルギー設定してイオン注入を行うことで不純物層を形成する。このとき、注入深さを浅くするために低温ＣＶＤ酸化膜等により、ＳｉＧｅ結晶層表面にカバー膜を堆積した後、注入を行ってもよい。このとき注入する不純物として水素の代わりに、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ等の周期律表にて第４属に属する元素及びＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等の周期律表にて第０属に属する元素を用いてもよい。これらの元素は、注入後、ＳｉＧｅ結晶中にて電気的に中性であり、トランジスタを作製した場合に電気的な影響を及ぼさないため、注入種として望ましい（図２（ｃ））。
このとき、歪を内包したＳｉＧｅ結晶層２０２にて水素イオンが通過した領域では結晶性が破壊されて、ＳｉＧｅ非晶質層２０４が形成される。注入された水素からなる不純物層２０３は、歪を有する第１のＳｉＧｅ結晶層２０２とＳｉＧｅ非晶質層２０４との界面に残留する（図２（ｄ））。
【００３２】
次に、Ｎ2雰囲気、６００〜９００℃の範囲おいて５〜３０分間、熱処理を行う。このとき、ＳｉＧｅ非晶質層２０４は歪を有する第１のＳｉＧｅ結晶層２０２をシードとして結晶性を回復し、歪の緩和された第１のＳｉＧｅ結晶層２０５が形成される。熱処理前に歪を有する第１のＳｉＧｅ結晶層２０２とＳｉＧｅ非晶質層２０４との界面に不純物層２０３が存在するため、この熱処理時において形成される欠陥はこの界面に蓄積され、界面には欠陥を多く含むＳｉＧｅ層が形成される。この欠陥を多く含むＳｉＧｅ層２０６にて注入前に歪を有する第１のＳｉＧｅ結晶層２０２に内包していた歪を開放するため、再結晶化された歪の緩和された第１のＳｉＧｅ結晶層２０５は、歪が緩和された状態にある。なお、Ｎ2雰囲気において熱処理を行う際、再結晶化された歪の緩和された第１のＳｉＧｅ結晶層２０５の表面が窒化等の原因で平坦性が損なわれることを防ぐため、低温ＣＶＤ酸化膜等により、ＳｉＧｅ結晶層表面にカバー膜を堆積した後、熱処理を行ってもよい（図２（ｅ））。
【００３３】
熱処理後において、酸化膜が仮想基板表面を被覆している場合には、希ＨＦ溶液にて除去した後、洗浄処理により、有機物、重金属等の汚染元素を表面より除去する。続いて、希ＨＦ溶液にて自然酸化膜を除去した後、上述のＲＴ−ＣＶＤ装置に図２（ｅ）に示される仮想基板を導入する。装置内にてＨ2雰囲気、８５０℃〜１０００℃で加熱することにより、装置導入時に基板表面に形成された自然酸化膜を除去した後、基板温度５００℃〜８００℃において膜厚１５０nmの第２のＳｉＧｅ結晶層２０７を形成する。この第２のＳｉＧｅ結晶層の膜厚は、作製する電界効果型（ＭＯＳ）トランジスタ等のデバイスの駆動電源電圧、ソース／ドレイン注入量、ウェル濃度に応じて、最適値が決定される（図２（ｆ））。
【００３４】
続いて、同一のＲＴ−ＣＶＤ装置内にて第２のＳｉＧｅ結晶層表面の清浄性を保った状態において、基板温度５００℃〜８００℃において膜厚２０ｎｍのＳｉ結晶層２０８を形成する。このＳｉ結晶層の膜厚は、仮想基板となるＧｅ濃度２０％の第２のＳｉＧｅ結晶層とＳｉ結晶層との格子定数差に対する臨界膜厚より小さくなるように設定しており、このためトランジスタ形成が可能な程度に欠陥密度の低いＳｉ結晶層２０８が形成できる。このとき、歪の緩和されたＳｉＧｅ層２０５の格子定数が、その上に形成するＳｉ結晶層の格子定数より大きいため、Ｓｉ結晶層は伸張性応力を受けた状態で形成されている。この応力の効果により、この歪を有するＳｉ結晶層２０８中では、電子、正孔とも移動度が向上する。（図２（ｇ））。
ここで、実施の形態１の歪を有するＳｉ結晶層１０８と同じく、歪を有するＳｉ結晶層２０８の代わりにＳｉ、Ｇｅ、Ｓｉ1-xＧｅx、Ｓｉ1-yＣy、Ｓｉ1-x-yＧｅxＣy、Ｇｅ1-yＣyのIV族半導体及びその混晶半導体、ＧａＡｓ等の化合物半導体等を用いることができる。
【００３５】
実施の形態３
第３の実施形態について、図３を参照して説明する。
この実施の形態は、上述した第１の実施の形態で示した半導体基板に電界効果型トランジスタを作成した例である。
電界効果型トランジスタの作成には従来用いられている技術を適用すればよい。すなわち、ゲート絶縁膜３０９となるＳｉＯ2層上に多結晶Ｓｉ層を堆積し、これをゲート電極３１０の形状に加工し、さらにソース／ドレイン領域３１１を形成することにより、電界効果型トランジスタが作成される。この場合、ゲート絶縁膜として、高濃度にＮ添加されたＳｉＯ2膜、Ｓｉ3Ｎ4膜及び、Ｔａ2Ｏ5、ＺｒＯ2、ＨｆＯ2、Ｌａ2Ｏ3等の高誘電率絶縁膜を用いることもできる（図３）。
図３中、３０１は基板、３０２は歪を有する第１のＳｉＧｅ結晶層、３０５は歪の緩和された第１のＳｉＧｅ結晶層、３０６は欠陥を多く含むＳｉＧｅ層、３０８はＳｉ結晶層を意味する。
【００３６】
【発明の効果】
本発明によれば、簡便な方法にて歪の緩和されたＳｉＧｅ結晶層を得ることができ、歪を内包する良質の半導体層を得ることが可能となる。また、従来法では最上層のＳｉＧｅ層は、そのＧｅ濃度における臨界膜厚以上にはできなかったが、本発明では臨界膜厚以上のＳｉＧｅ層を有する半導体基板が得られる。
また、従来法では、Ｇｅ濃度が高いと成長回数が増えるが、本発明はＧｅ濃度に依存しないので半導体基板、半導体装置等の生産性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる半導体装置の製造方法の一例を模式的に示した工程断面図である。
【図２】本発明の第２の実施の形態にかかる半導体装置の製造方法の一例を模式的に示した工程断面図である。
【図３】本発明の第３の実施の形態にかかる半導体装置の製造方法の一例を模式的に示した断面図である。
【図４】従来の半導体装置を模式的に示した断面図である。
【符号の説明】
１０１、２０１、３０１、４０１…基板
１０２、２０２、３０２…歪を有する第１のＳｉＧｅ結晶層
１０３、２０３…不純物層
１０４、２０４…ＳｉＧｅ非晶質層
１０５、２０５、３０５…歪の緩和された第１のＳｉＧｅ結晶層
１０６、２０６、３０６…欠陥を多く含むＳｉＧｅ層
１０８、２０８、３０８…Ｓｉ結晶層
２０７…第２のＳｉＧｅ結晶層
３０９…ゲート絶縁膜
３１０、４１０…ゲート電極
３１１…ソース／ドレイン領域
４０２…第１のＳｉＧｅ層
４０５…第２のＳｉＧｅ層
４０８…第３のＳｉＧｅ層
４０９…絶縁層
４３１、４３４…リード
４３６…金属−酸化物−半導体（ＭＯＳ）電界効果トランジスタ（ＦＥＴ）
【図１】
0003933405.tif 000002
【図２】
0003933405.tif 000003
【図３】
0003933405.tif 000004
【図４】
0003933405.tif 000005