(57)【特許請求の範囲】
【請求項１】
内部に１つ以上の構成要素を備える基板と、
前記基板の一部上に形成された金属配線と、
前記金属配線の表面をプラズマ処理により酸化させて形成された、前記金属配線を覆う薄膜金属酸化物層をアニールすることにより形成された、１００Å以下の厚さを有する応力緩和層と、
前記応力緩和層及び前記基板の残り部上に堆積されたパッシベーション層とを含み、
前記パッシベーション層は金属酸化物層から成り、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和することを特徴とする半導体素子。
【請求項２】
前記金属配線はアルミニウムから成り、前記パッシベーション層はアルミニウム酸化物から成ることを特徴とする請求項１に記載の半導体素子。
【請求項３】
（Ａ）基板の一部上に金属配線を形成する工程と、
（Ｂ）前記金属配線の表面をプラズマ処理により酸化させて薄膜金属酸化物層を形成し、前記薄膜金属酸化物層をアニールして、１００Å以下の厚さを有する応力緩和層を形成することで、前記金属配線を応力緩和層で覆う工程と、
（Ｃ）前記応力緩和層及び前記基板の残り部上にパッシベーション層を堆積させる工程とを含み、
前記パッシベーション層は金属酸化物層で形成され、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和することを特徴とする半導体素子の製造方法。
【請求項４】
前記金属配線の前記表面がＮ２Ｏ雰囲気中でのプラズマ処理により酸化されることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項５】
前記金属配線の前記表面がＯ２雰囲気中でのプラズマ処理により酸化されることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項６】
前記薄膜金属酸化物層が４００℃以下の温度でアニールされることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項７】
前記薄膜金属酸化物層がＡｒ、Ｈｅ、及びその混合物を含むグループから選ばれた不活性ガス雰囲気でアニールされることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項８】
前記薄膜金属酸化物層がＮ２Ｏ、Ｏ２、Ｎ２、Ｈ２、及びそれらによる混合物を含むグループから選ばれたガス雰囲気でアニールされることを特徴とする請求項３に記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子のパッシベーション層に関し、さらに詳しくは、パッケージング工程でパッシベーション層に亀裂が入ることを防止するための応力緩和（ｓｔｒｅｓｓ  ｒｅｄｕｃｔｉｏｎ）層を備える半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子のパッシベーション層は、パッケージング工程中に、下部表面にスクラッチ、腐食、電子溶解のような物理的・化学的反応が起こらないようにするための保護コーティングとして作用する。このようなパッシベーション層は、半導体素子が外部の湿気のような環境的要因により汚染されないように保護する。このようなパッシベーション層は、応力緩和のための１つ以上の酸化物層と、保護コーティングのための１つ以上の窒化物層との組合せから成る。
【０００３】
例えば、プラズマエンハンスドオルトケイ酸テトラエチル（plasma enhanced tetra ethyl ortho silicate：ＰＥＴＥＯＳ）酸化物層がプラズマ気相化学気相成長（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）法を用いて金属配線を備える基板上に蒸着された後、ＳｉＨ４窒化物層がＰＥＣＶＤ法を用いてＰＥＴＥＯＳ酸化物層上に蒸着されたパッシベーション層を形成する。または、ＳｉＨ４酸化物層が高密度プラズマ（high density plasma：ＨＤＰ）ＣＶＤ法を用いて蒸着された後、ＳｉＨ４窒化物層がＰＥＣＶＤ法を用いてＳｉＨ４酸化物層上に蒸着され、別のパッシベーション層を形成する。
【０００４】
通常の半導体素子の最上層金属配線は約５０００〜６０００Åの比較的薄い厚さを有する一方、多層配線素子またはパワーデバイスのような半導体素子の最上層金属配線は約８０００〜１００００Åの厚い厚さを有する。さらに、パワーデバイスの最上層金属配線は広い領域に形成される。
【０００５】
多層配線素子またはパワーデバイスの最上層金属配線上に形成されたパッシベーション層は下部に存在する厚くて広い金属配線から受ける応力が小さく、パッシベーション層に亀裂が入りやすい。従って、下部の金属配線に対する応力が低く、外部衝撃に強い応力耐性を有するパッシベーション層が要求されてきている。
【０００６】
【発明が解決しようとする課題】
本発明は、上述した問題を解決するために案出されたものであり、本発明の目的は、パッケージング工程でパッシベーション層に亀裂が入ることを防止するための応力緩和層を備える半導体素子及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の目的を達成するための本発明の一実施例によれば、半導体素子は、内部に１つ以上の構成要素を備える基板と、前記基板の一部上に形成された金属配線と、前記金属配線の表面をプラズマ処理により酸化させて形成された、前記金属配線を覆う薄膜金属酸化物層をアニールすることにより形成された、１００Å以下の厚さを有する応力緩和層と、前記応力緩和層及び前記基板の残り部上に堆積されたパッシベーション層とを含み、前記パッシベーション層は金属酸化物層から成り、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和する。
【０００８】
本発明の目的を達成するための本発明の他の実施例によれば、半導体素子の製造方法は、（Ａ）基板の一部上に金属配線を形成する工程と、（Ｂ）前記金属配線の表面をプラズマ処理により酸化させて薄膜金属酸化物層を形成し、前記薄膜金属酸化物層をアニールして、１００Å以下の厚さを有する応力緩和層を形成することで、前記金属配線を応力緩和層で覆う工程と、（Ｃ）前記応力緩和層及び前記基板の残り部上にパッシベーション層を堆積させる工程とを含み、前記パッシベーション層は金属酸化物層で形成され、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和する。
【０００９】
【発明の実施の形態】
図１〜図３は、本発明による応力緩和層を備える半導体素子の製造方法を示す。
図１を参照すれば、好ましくはシリコン基板である基板１０を備える。図示されていないが、ソース及びドレインのような不純物注入層、ゲート電極、層間絶縁層及び金属配線が基板１０内に形成されると仮定する。
【００１０】
例えば、スパッタリング工程のような蒸着工程を用いて、基板１０上に金属配線１２用アルミニウム金属層（図示せず）を蒸着する。アルミニウム金属層は約８０００〜１００００Åの厚さを有するのが望ましい。アルミニウム金属層上にフォトレジストマスクパターン（図示せず）が形成されるが、フォトレジストマスクパターンは、後述するように、金属配線１２に対応する。フォトレジストマスクパターンを用いてアルミニウム金属層を基板１０までエッチングすることで、基板１０の一部上に金属配線１２を形成し、基板１０の残り部は露出させる。図１には、説明の便宜上、２つの金属配線１２のみが図示されているが、多数の金属配線１２が基板１０上に形成される。
【００１１】
図２を参照すれば、金属配線１２はＮ２Ｏ雰囲気中またはＯ２雰囲気中でプラズマ処理されるので、金属配線１２上に例えばアルミニウム酸化物層のような薄膜金属酸化物層が約１００Å以下の厚さで形成される。その後、薄膜金属酸化物層がアニールされて応力緩和層１４を形成する。例えば、ＡｌまたはＨｅの不活性ガス雰囲気でアルミニウム酸化物層がアニールされる。Ｎ２Ｏ、Ｏ２、Ｎ２、Ｈ２またはその混合物のガス雰囲気でアルミニウム酸化物層がアニールされることもある。アニール工程は、約４００℃以下の比較的低い温度で約１０分〜約２４時間、好ましくは約４時間続けられる。急速熱処理工程または通常の炉熱処理工程を用いることもある。従って、応力緩和層１４で被覆した金属配線１２が基板１０の一部上に形成され、基板１０の残り部は露出される。
【００１２】
図３を参照すれば、ＰＥＣＶＤ法を用いて応力緩和層１４及び基板１０の残り部、即ち露出された部分上にパッシベーション層１６を形成する。パッシベーション層１６の厚さは金属配線１２の厚さと実質的に同じであることが好ましいので、パッシベーション層１６は約８０００Å〜１００００Åの厚さを有する。金属配線１２がアルミニウムで作られる場合、パッシベーション層１６はＡｌｘＯｙ組成からなるのが好ましい。ＡｌｘＯｙ組成は熱的に安定し、アルミニウムに対して低い応力を有するＡｌ２Ｏ３を主成分とするのが好ましい。
【００１３】
パッシベーション層１６は、ＡｒまたはＨｅのような不活性ガス雰囲気でアニールされる。または、Ｎ２Ｏ、Ｏ２、Ｎ２、Ｈ２またはその混合物のガス雰囲気でパッシベーション層１６をアニールすることもある。アニール工程は、約４００℃以下の比較的低い温度で約１０分〜約２４時間、好ましくは約４時間続けられる。急速熱処理工程または通常の炉熱処理工程を用いることもある。アニール工程が終了された後、パッシベーション層１６の密度が増大し、パッシベーション層１６の降伏電圧が増大する。
【００１４】
応力緩和層１４が金属配線１２によるパッシベーション層１６での応力を、高い硬度を有しながら緩和することができる。応力緩和層１４は、パッケージング工程でパッシベーション層１６に亀裂が入ることを防止するので、半導体素子の漏洩電流が減少され、半導体素子の降伏電圧が増加される。
上記において、本発明の好適な実施の形態について説明したが、本発明の精神及び請求範囲から逸脱することなく、種々の変更及び修正がなされてもよいことは当業者にはご理解いただけるであろう。
【００１５】
【発明の効果】
以上で説明したように、本発明により金属配線１２上に金属酸化物からなる応力緩和層１４を有する半導体を製造することで、金属配線１２とパッシベーション層１６との間の応力を緩和し、パッケージング工程でパッシベーション層１６に亀裂が入ることを防止し、究極的には半導体素子の降伏電圧を増加させることができる。
【図面の簡単な説明】
【図１】本発明による応力緩和層を有する半導体素子の製造工程を説明するための断面図である
【図２】本発明による応力緩和層を有する半導体素子の製造工程を説明するための断面図である
【図３】本発明による応力緩和層を有する半導体素子の製造工程を説明するための断面図である
【符号の説明】
１０：基板
１２：金属配線
１４：応力緩和層
１６：パッシベーション層
【図１】
0003908158.tif 000002
【図２】
0003908158.tif 000003
【図３】
0003908158.tif 000004