(57)【特許請求の範囲】
【請求項１】
絶縁透明性基板上に形成される第一の電極層であるゲートバスラインと前記ゲートバスライン上に形成される第一の絶縁層であるゲート絶縁膜、前記ゲートバスラインと交差して前記ゲート絶縁膜上に配置された第二の電極層であるドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部に配置された薄膜トランジスタ及び前記薄膜トランジスタ上に形成された第二の絶縁層である保護膜上に形成される第三の電極層である透明画素電極が前記第二の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタと電気的に接続される薄膜トランジスタ基板の製造方法において、前記透明画素電極の材料層を非晶質状態で成膜する工程と、前記透明画素電極の材料層を有機系の酸によってエッチングする工程と、エッチング後に非晶質状態の前記透明画素電極を結晶状態にするために熱処理を行うことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記第一または、第二の電極の少なくとも一方の材料にＡｌが含まれることを特徴とする、請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
有機酸はシュウ酸である、請求項１又は２に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
エッチング時に超音波をくわえ、エッチング液の温度を５０℃以下に維持することを特徴とする請求項１から３の１項に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
サイドエッチングの無いフォトマスクとほとんど同じパターンの画素電極である、請求項１から４の１項に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
請求項１から５の１項に記載の前記薄膜トランジスタ基板の製造方法を用いて製造される液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は例えば液晶表示装置で使用される薄膜トランジスタ基板の製造方法及び液晶表示装置に関する。
【０００２】
【従来の技術】
最近では、液晶表示装置の大型化や高精細化に伴い、アクティブマトリクス駆動を行う液晶表示装置の開発が盛んに行われている。アクティブマトリクス駆動を行う液晶表示装置では、液晶が薄膜トランジスタ基板とカラーフィルタ基板の間に封入されており、電圧を印加することにより液晶の光透過状態を変化させて表示を行う。薄膜トランジスタ基板は、ゲートバスラインと、ドレインバスラインとがマトリクス状に配置され、ゲートバスラインとドレインバスラインとの交差部に薄膜トランジスタ及び画素電極が配置される。
【０００３】
薄膜トランジスタ基板の製造においては、ゲートバスライン及びゲート電極が透明な絶縁板の上に最初に形成され、第１のフォトマスクを使用して所定の形状にパターニングされる。その上に絶縁層が形成され、それから薄膜トランジスタを構成するための半導体膜が形成され、さらにその上に、チャネル保護膜が形成される。チャネル保護膜はゲート電極の上にのみ存在するように第２のフォトマスクを使用して所定の形状にパターニングされる。それから、オーミックコンタクト層、並びにドレインバスライン、ドレイン電極及びソース電極を形成するための導電体層が形成され、第３のフォトマスクを使用して薄膜トランジスタの形状にパターニングされる。そして最終保護膜が形成され、画素電極を薄膜トランジスタのゲート電極に接続するためのコンタクトホールが第４のフォトマスクを使用して最終保護膜に形成される。その後、画素電極の材料層（例えばＩＴＯ）が成膜され、第５のフォトマスクを使用して所定の形状にパターニングされる。
【０００４】
画素電極の形成に際しては、従来は無機系のエッチャント（例えばリン酸、硝酸、塩化第２鉄やその他のハーゲン系の塩化水素酸、フッ化水素酸、臭化水素酸、ヨウ水素酸等）を用いていた。また、有機系のエッチャントとして、シュウ酸溶液を使用することが特許文献１に記載されている。
【特許文献１】
特開平４−４８６３１号公報
【０００５】
【発明が解決しようとする課題】
上記したように、薄膜トランジスタ基板の製造においては、フォトマスクを使用して各パターニング工程を行う。各パターニング工程は、フォトマスクとなるレジストの塗布、マスクを使用したレジストの露光、レジストのエッチング、こうして形成されたフォトマスクを使用した所定のプロセス、及びフォトマスクの剥離を含む。従来はフォトマスクを使用したパターニング工程が多い（上記例の場合には５個のフォトマスクを使用している）ために、工程数が多く、生産性が低いばかりでなく、歩留りの低下にもつながっていた。
【０００６】
画素電極の形成に際して無機系のエッチャントを使用する場合には、オーバーエッチングになりやすく、あるいは画素電極の材料層とその下地にある材料層とのエッチングの選択性に問題があり、画素電極のエッチング時に絶縁膜やドレインバスライン等を傷つける可能性があった。シュウ酸溶液等の有機系のエッチャントを使用するとこれらの問題点はある程度解決されるが、それでも画素電極の寸法精度が十分ではない等の問題点が残っており、さらに確実なエッチングを行うことが求められている。
【０００７】
本発明の目的は、製造工程を簡単化できる薄膜トランジスタ基板の製造方法及び液晶表示装置を提供することである。
本発明の他の目的は、画素電極を確実に形成できる薄膜トランジスタ基板の製造方法及び液晶表示装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明による薄膜トランジスタ基板の製造方法は、画素電極１８の材料層を非晶質状態で成膜する工程と、該画素電極１８の材料層を有機系の酸によってエッチングする工程と、エッチング後に非晶質状態の画素電極１８を結晶状態にするために熱処理を行う工程とを含むことを特徴とする。この方法によれば、画素電極のエッチングが、より確実に達成され、画素電極の下地を傷つけることなく、画素電極の望ましい所定の形状に仕上がる。
また、本発明による薄膜トランジスタ基板の製造方法は、絶縁透明性基板上に形成される第一の電極層であるゲートバスラインと前記ゲートバスライン上に形成される第一の絶縁層であるゲート絶縁膜、前記ゲートバスラインと交差して前記ゲート絶縁膜上に配置された第二の電極層であるドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部に配置された薄膜トランジスタ及び前記薄膜トランジスタ上に形成された第二の絶縁層である保護膜上に形成される第三の電極層である透明画素電極が前記第二の絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタと電気的に接続される薄膜トランジスタ基板の製造方法において、前記透明画素電極の材料層を非晶質状態で成膜する工程と、前記透明画素電極の材料層を有機系の酸によってエッチングする工程と、エッチング後に非晶質状態の前記透明画素電極を結晶状態にするために熱処理を行うことを特徴とする。この方法によれば、優れた膜質の画素電極を得ることができる。
【０００９】
【実施例】
図１は本発明の実施例の薄膜トランジスタ基板１０を示す平面図であり、薄膜トランジスタ基板１０に形成されるアクティブマトリクスを示している。図２は図１の線II─IIに沿った断面図、図３は図１の線III ─III に沿った断面図である。
この薄膜トランジスタ基板１０は、液晶表示装置に使用される。この場合、液晶が薄膜トランジスタ基板１０とカラーフィルタ基板（図示せず）との間に封入される。薄膜トランジスタ基板１０は図１に示すアクティブマトリクスと配向膜とを含むが、配向膜はここでは省略されている。
【００１０】
図１から図３において、薄膜トランジスタ基板１０に形成されたアクティブマトリクスは、マトリクス状に配置されたゲートバスライン１２とドレインバスライン１４と、ゲートバスライン１２とドレインバスライン１４との交差部に配置された薄膜トランジスタ１６と画素電極１８とからなるものである。
【００１１】
薄膜トランジスタ１６は、ゲート電極２０と、ゲート絶縁膜２２と、半導体膜２４と、チャネル保護膜２６と、オーミックコンタクト層２８と、ドレイン電極３０と、ソース電極３２とからなる。画素電極１８はパッシベーション膜（絶縁膜）３４に設けたコンタクトホール３６を介してソース電極３２に接続される。ゲートバスライン１２及びゲート電極２２はガラス等の透明な絶縁板４０上に一体的に形成され（図５）、例えばアルミニウムとチタンの２層構造からなる。ドレインバスライン１４はドレイン電極３０及びソース電極３２と一体的に形成され、ソース電極３２はドレイン電極３０から分離される。さらに、蓄積容量電極４２がドレインバスライン１４と同じ材料層として形成される。蓄積容量電極４２はパッシベーション膜３４に設けたコンタクトホール４４を介して画素電極１８に接続される。
【００１２】
図３に示されるように、ゲートバスライン１２及びゲート電極２０は一体的に形成されており、半導体膜２４はゲート電極２０の上方及びゲートバスライン１２の上方に形成されている。また、チャネル保護膜２６は半導体膜２４の上にゲート電極２０と同じパターンで形成されている。素子分離用穴５０が、ゲートバスライン１２上で薄膜トランジスタ１０に近い位置に、パッシベーション膜３４、チャネル保護膜２６、半導体膜２４、及びゲート絶縁膜２２に形成され、それによって、隣接する薄膜トランジスタ１０が互いに分離されている。
【００１３】
図４は薄膜トランジスタ基板１０の製造手順を示す図である。図４（Ａ）において、ガラス等の透明な絶縁板４０上にチタン及びアルミニウムをスパッタにより蒸着してゲートバスライン１２及びゲート電極２０を成膜し、フォトマスクを使用し、図５（Ａ）に示されるような形状にパターニングする。
【００１４】
図４（Ｂ）に示されるように、プラズマＣＶＤにて、窒化シリコンからなるゲート絶縁膜２２、及びアモルファスシリコンからなる半導体膜２４、及び窒化シリコンからなるチャネル保護膜２６をそれぞれ成膜する。そこで、矢印で示されるように紫外線を照射しながら、ゲート電極２０及びゲートバスライン１２をマスクとして背面露光を行う。
【００１５】
図４（Ｃ）に示されるように、それから、チャネル保護膜２６の紫外線の当たった部分を溶解させるエッチャントを用いて、エッチングを行う。すると、チャネル保護膜２６はゲートバスライン１２及びゲート電極２０に整列するパターンで形成される。半導体膜２４は全面的な膜として残っている。このように本発明ではチャネル保護膜２６の形成工程ではフォトマスクを使用しないので、従来のようにこの工程でフォトマスクを使用した場合よりも工程が簡単になる。
【００１６】
次に、図４（Ｄ）に示されるように、（ｎ+ ａ−Ｓｉ）からなるオーミックコンタクト層２８、及びクロムからなるドレインバスライン１４、ドレイン電極３０及びソース電極３２を成膜する。そこで、フォトレジストを用いてエッチングを行い、ドレインバスライン１４、ドレイン電極３０、ソース電極３２、オーミックコンタクト層２８、及び半導体膜２４を、個々の素子に対応する所定の形状に形成する。ここで、ゲートバスライン１２上にはチャネル保護膜２６の層が存在するので、ゲートバスライン１２上の半導体膜２４はエッチングされない。つまり、半導体膜２４はゲートバスライン１２及びゲート電極２０上に図５（Ｂ）のハッチングした形状で残り、隣接する薄膜トランジスタ１６を電気的に接続していることになる。
【００１７】
次に、図４（Ｅ）に示されるように、窒化シリコン膜からなるパッシベーション膜３４を形成し、フォトマスクを用いてエッチングし、このパッシベーション膜３４にコンタクトホール３６、４４、及び素子分離用穴５０を形成する。このエッチャントは、パッシベーション膜３４、チャネル保護膜２６、半導体膜２４、及びゲート絶縁膜２２を溶解できるものであり、例えばフッ素系のエッチャントを用いてドライエッチングする。
【００１８】
このようにして、素子分離用穴５０が図５（Ｃ）及び図３に示されるように形成され、ゲートバスライン１２上にあった半導体膜２４が切断されるので、隣接する薄膜トランジスタ１６が互いに分離されることになる。また、このときに使用するフォトマスクはゲート端子及びドレイン端子のための穴（図示せず）あけも同時に行うことができるようになっている。最後に図２に示されるように、ＩＴＯからなる画素電極１８を成膜し、フォトマスクを用いてエッチングし、画素電極１８を所定の形状に仕上げる。
【００１９】
図６は本発明の実施例を示す図である。この実施例でも、前の実施例と同様に素子分離用穴５０が形成されており、基本的に前の実施例と同様の特徴を備えている。ただし、前の実施例では蓄積容量電極４２が画素電極１８のほぼ中央にあったのに対して、この実施例では蓄積容量電極４２が画素電極１８の端部にゲートバスライン１２と重なるような位置に形成されている。蓄積容量電極４２はドレインバスライン１４と同じ材料層として形成され、パッシベーション膜３４に設けたコンタクトホール４４を介して画素電極１８に接続される。この場合、蓄積容量電極４２は素子分離用穴５０と干渉しないように形成される。
【００２０】
図７は本発明の実施例を示す図であり、画素電極１８の形成のためにエッチング工程にあるところを示している。この実施例の原理は図１から図６の実施例と同様な薄膜トランジスタ基板１０に適用されることができ、あるいはチャネル保護膜２６をフォトマスクを使用して形成したその他の薄膜トランジスタ基板にも適用されることができる。
【００２１】
図７では、薄膜トランジスタ基板１０はアクティブマトリクスを含むものであり、薄膜トランジスタ１６は、ゲート電極２０と、ゲート絶縁膜２２と、半導体膜２４と、チャネル保護膜２６と、オーミックコンタクト層２８と、ドレイン電極３０と、ソース電極３２とからなる。画素電極１８はパッシベーション膜３４に設けたコンタクトホールを介してソース電極３２に接続される。図７では、ドレイン電極３０及びソース電極３２（及びドレインバスライン）は、チタン、アルミニウム、及びチタンの３層構造である。
【００２２】
図７は、ＩＴＯからなる画素電極１８の材料層がパッシベーション膜３４上に成膜され、画素電極１８を所定の形状に形成するためのフォトマスク６０が形成されており、エッチャント６２中に浸されているところを示している。エッチング槽には超音波発生装置６４が取りつけられており、３０〜３５ＫＨｚ以上の超音波周波数でエッチャント６２を振動させつつエッチングを行うようになっている。また、エッチャント６２は５０℃以下の温度に維持されるようになっている。
【００２３】
この実施例の特徴の一つは、画素電極１８の材料層を非晶質状態で成膜することにある。画素電極１８の材料層を非晶質状態で成膜するためには、ＩＴＯを室温（特別に加熱しない状態）で水又は酸素を注入しながらスパッタリングするとよいことが確認されている。
【００２４】
次に、フォトマスク６０を形成する際に、露光及びエッチングした後のレジストのポストベークの温度を、画素電極１８の材料層が非晶質状態から結晶状態に転移する温度以下で行うことが必要である。ＩＴＯの結晶化の転移点は１５０〜２００℃であるから、フォトマスク６０のポストベークは１１０℃程度で行うのが好ましい。このようにして、フォトマスク６０をエッチングにかけるまで非晶質状態に維持する。
【００２５】
次に、エッチングに際しては、有機系の酸によってエッチングする。好ましいエッチャント６２はシュウ酸であり、カルボン基（−ＣＯＯＨ）をもつその他の有機酸、例えば、マロン酸、マレイン酸、クエン酸、酢酸、サリチル酸、マルキル酢酸等、及びその誘導体も使用できる。有機系の酸からなるエッチャント６２を使用することにより、画素電極１８をその下地層に対して選択性よくエッチングすることができ、その下地層であるパッシベーション膜３４やドレインバスライン１４を傷めることがなくなり、低抵抗を実現できるアルミニウムをドレインバスライン１４のために使用できるようになった。
【００２６】
さらに、エッチングに際して、有機系の酸からなるエッチャント６２の温度を５０℃以下に維持しながら、非晶質状態のＩＴＯにエッチングすることによって、高いエッチングレートで、サイドエッチングのない、フォトマスク６０とほとんど一致した形状で画素電極１８をパターニングできることが分かった。このため、エッチング工程をよりスムーズに実施できるとともに、下地層への影響はますます小さくなった。
【００２７】
さらに、エッチング後に非晶質状態の画素電極１８を結晶状態にするために熱処理を行う。上記したように、ＩＴＯの結晶化の転移点は１５０〜２００℃であるから、実施例においては２００℃で熱処理を行った。これによって、品質の優れた画素電極１８を形成できた。
液晶表示装置は、上記した薄膜トランジスタ基板の製造方法を用いて製造される。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、製造工程を簡単化でき、あるいは画素電極を確実に且つ高いスループットで形成することができる。
【図面の簡単な説明】
【図１】本発明の実施例の薄膜トランジスタ基板を示す平面図である。
【図２】図１の線II─IIに沿った断面図である。
【図３】図１の線III ─III に沿った断面図である。
【図４】図１の薄膜トランジスタ基板の製造手順を示す図である。
【図５】素子分離用穴の特徴を説明する図である。
【図６】本発明の実施例の薄膜トランジスタ基板を示す平面図である。
【図７】本発明の実施例の薄膜トランジスタ基板のエッチングを示す図である。
【符号の説明】
１０…薄膜トランジスタ基板
１２…ゲートバスライン
１４…ドレインバスライン
１６…薄膜トランジスタ
１８…画素電極
２４…半導体膜
２６…チャネル保護膜
３４…パッシベーション膜（絶縁膜）
３６…コンタクトホール
５０…素子分離用穴
【図１】
0003905054.tif 000002
【図２】
0003905054.tif 000003
【図３】
0003905054.tif 000004
【図４】
0003905054.tif 000005
【図５】
0003905054.tif 000006
【図６】
0003905054.tif 000007
【図７】
0003905054.tif 000008