(57)【特許請求の範囲】
【請求項１】
半絶縁性ＧａＡｓ基板と、
該基板上に配置された第１導電型不純物を含む第１のコレクタ層と、
該第１のコレクタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記第１のコンタクト層から離れるにしたがって所定の値となるまで増加している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる第１導電型不純物を含む第２のコレクタ層と、
該第２のコレクタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記第２のコンタクト層から離れるにしたがって上記所定の値から連続的に減少している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる高濃度に第２導電型不純物を含むベース層と、
該ベース層上に配置された、第１導電型不純物を含むエミッタ層と、
上記第１のコレクタ層，ベース層，及びエミッタ層のそれぞれに取り付けられた、コレクタ電極、ベース電極、及びエミッタ電極とを備えたことを特徴とする半導体デバイス。
【請求項２】
半絶縁性ＧａＡｓ基板と、
該基板上に配置された、第１導電型不純物を含むエミッタ層と、
該エミッタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記エミッタ層から離れるにしたがって上記所定の値となるまで連続的に増加している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる高濃度に第２導電型不純物を含むベース層と、
該ベース層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記ベース層から離れるにしたがって上記所定の値から減少している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる第１導電型不純物を含む第２のコレクタ層と、
該第２のコレクタ層上に配置された第１導電型不純物を含む第１のコレクタ層と、
上記第１のコレクタ層，ベース層，及びエミッタ層のそれぞれに取り付けられた、コレクタ電極、ベース電極、及びエミッタ電極とを備えたことを特徴とする半導体デバイス。
【請求項３】
ＧａＡｓ基板と、
該ＧａＡｓ基板上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含む、格子定数がＧａＡｓより大きいIII-Ｖ族混晶半導体層からなるコンタクト層と、
該コンタクト層上に配置されたオーミック電極とを備えたことを特徴とする半導体デバイス。
【請求項４】
請求項１または請求項２のいずれかに記載の半導体デバイスにおいて、
上記III-Ｖ族混晶半導体層の厚さを、格子不整合による転位が発生する臨界膜厚以下の厚さとしたことを特徴とする半導体デバイス。
【請求項５】
請求項１ないし請求項３のいずれかに記載の半導体デバイスにおいて、
上記III-Ｖ族混晶半導体層をＴｌＧａＡｓ層としたことを特徴とする半導体デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体デバイスに関し、特に基板に対して歪みを有する層を備えた量子井戸レーザ、擬似格子整合高電子移動度トランジスタ、及びヘテロ接合バイポーラトランジスタ等の半導体デバイスに関するものである。
【０００２】
【従来の技術】
ＩｎＧａＡｓは、ＧａＡｓより格子定数が大きいが、格子不整転位発生の臨界膜厚以下であれば、ＧａＡｓ基板上に高品質の結晶を擬似格子整合的に、即ちＧａＡｓ基板表面と平行な方向の格子定数を基板の格子定数と強制的に同じになるように整合させてエピタキシャル成長させることが可能である。この格子不整転位の発生の臨界は、P.M.J.Maree et al.,Journal of Applied Physics vol.62(11),(1987)pp.4413-4420 によると、次の式(1) で表される。
【０００３】
【数１】
0003898786.tif 000002
【０００４】
ここで、ｔは例えばＩｎＧａＡｓ層等のIII-Ｖ族混晶半導体層の膜厚、ｆはＩｎＧａＡｓの基板の材料であるＧａＡｓに対する格子不整合度、νはポアッソン比、ｂ0 ，ｂp はそれぞれ完全転位、部分転位のバーガースベクトルの大きさで、ｂ0 ＝√３×ｂp の関係を満たすもの、ｒc は転位のハーフループの半径で、
【０００５】
【数２】
0003898786.tif 000003
【０００６】
を解くことにより得られるもの、μは剛性率(Sheet modules) 、γは単位面積当たりの積層欠陥のエネルギー、ｄは一組の部分転位の間の距離で、
【０００７】
【数３】
0003898786.tif 000004
【０００８】
を解くことにより得られるもの、τはハーフループの発生により開放される滑り面の剪断応力の大きさで、
【０００９】
【数４】
0003898786.tif 000005
【００１０】
を解くことによって得られるものとする。
【００１１】
例えば、III-Ｖ族混晶半導体層においては一般的な物質定数である、ｂ0 ＝４．０オングストローム、ν＝０．３１、μ＝３．２×１０11erg/cm3 、γ＝１８erg/cm2 という値を採用すると、格子不整合度ｆ、即ち歪みが０．０１ないし０．０５の範囲では、式(1) は、厚さの単位をオングストロームとして、近似的に、
ｔ＜０．０１１６ｆ-2.31 
で表される。図１０に上記式(1) で表される格子不整転位の発生の臨界を、膜厚ｔと格子不整合度ｆとの関係において実線で示す。
【００１２】
このような格子不整転位の発生の臨界以下の条件でＧａＡｓ基板上に成長した歪みを備えた高品質なＩｎＧａＡｓ薄膜を用いることにより、ＩｎＧａＡｓ薄膜のＧａＡｓより小さなバンドギャップエネルギーや電子有効質量を有する性質を生かしたデバイスが開発されている。このような基板に擬似格子整合したＩｎＧａＡｓ歪み層を備えたデバイスとしては、例えば、歪み量子井戸レーザ、擬似格子整合高電子移動度トランジスタ（pseudomorphic high-electron-mobility transistor:以下、ｐ−ＨＥＭＴと称す）、歪みベース層を備えたヘテロ接合バイポーラトランジスタ（heterojunction bipolar transistor:以下、ＨＢＴと称す）がある。
【００１３】
基板としてＧａＡｓ基板を用いた歪み量子井戸レーザは、歪みを有するＩｎＧａＡｓ層を活性層の量子井戸として用いることで、半導体基板結晶と格子定数の整合した材料を活性層として用いた，従来の半導体レーザでは実現できなかった波長範囲で発振可能なレーザとして、すでに重要な位置を占めている。例えば、基板としてＧａＡｓ基板を用い、活性層としてＩｎＧａＡｓ井戸層とＡｌＧａＡｓ障壁層とからなるＩｎＧａＡｓ／ＡｌＧａＡｓ歪み量子井戸構造を用いることにより、従来のＧａＡｓ／ＡｌＧａＡｓ量子井戸構造を活性層として有するレーザでは発振不可能な０．８７μｍ以上の波長、例えば０．９８μｍの波長で発振する半導体レーザが実現されている。また、このような歪みを活性層に加えることにより、歪みのない活性層を備えた半導体レーザよりもしきい値電流等の動作特性に優れた半導体レーザが得られることもわかっている。
【００１４】
図７は従来の歪み量子井戸レーザの構造を示す断面図であり、図において、１はｎ型（以下、ｎ−と称す）ＧａＡｓ基板、２はｎ−Ａｌ0.3 Ｇａ0.7 Ａｓ下側クラッド層、３はアンドープＧａＡｓ下側ガイド層兼障壁層、４１はアンドープＩｎ0.23Ｇａ0.77Ａｓ量子井戸層、５はアンドープＧａＡｓ上側ガイド層兼障壁層で、下側ガイド層兼障壁層３と、量子井戸層４１と、上側ガイド層兼障壁層５とにより量子井戸構造の活性層を構成している。６はｐ型（以下、ｐ−と称す）Ａｌ0.3 Ｇａ0.7 Ａｓ上側クラッド層、７はｐ−ＧａＡｓコンタクト層、８は絶縁膜、９は表面オーミック電極、１０は裏面オーミック電極である。
【００１５】
この半導体レーザは基板１上に順次半導体層を結晶成長させた後、コンタクト層７と上側クラッド層６の上部を絶縁膜等を用いて選択的にエッチングして、リッジ構造を形成し、さらに表面を絶縁膜８で覆った後、電極９，１０を形成することにより得られるものであり、この半導体レーザの発振波長は１．０２μｍである。
【００１６】
このようなＩｎＧａＡｓ／ＡｌＧａＡｓ歪み量子井戸レーザでは、ＩｎＧａＡｓ歪み量子井戸層４１のＩｎ組成を大きくするか、もしくは井戸幅を広く，つまり井戸層の厚さを厚くすることで、活性層の実効的バンドギャップエネルギーを小さくすることができ、発振可能な波長範囲をさらに長波長側ヘ拡大することができる。
【００１７】
しかしながら、たとえば、和田他、1995年秋季応用物理学会講演予稿集27a-ZA-7に記載されているように、ＩｎＧａＡｓ量子井戸層のＩｎ組成を大きくすることや井戸幅を広くすることは、格子不整合度が大きくなり、格子不整転位を発生しやすくし、閾値電流密度などの特性劣化や経時的な信頼性劣化などの問題があった。従って、このような従来の構造の半導体レーザにおいては、量子井戸層４１の組成や厚さを調整しても、１．１μｍ以上の波長の半導体レーザを得ることは非常に困難であった。
【００１８】
一方、ＩｎＧａＡｓ電子走行層とＡｌＧａＡｓ電子供給層とを積層してなるＩｎＧａＡｓ／ＡｌＧａＡｓ構造のｐ−ＨＥＭＴにおいては、その高速化，低雑音化のためには、ＩｎＧａＡｓ電子走行層における電子移動度を大きくすることが効果的である。電子移動度は電子の有効質量が小さくなるほど大きくなり、また、永井治男，安達定雄，福井孝志、「III-Ｖ族半導体混晶」、コロナ社、（１９８５）ｐ．７１に記載されているように、一般にＩｎＧａＡｓ等の閃亜鉛鉱型化合物半導体の電子有効質量は、バンドギャップエネルギーが小さいほど小さくなることが知られている。ＩｎＧａＡｓ層においては、そのバンドギャップエネルギーはＩｎ組成が大きいほど小さくなり、電子の有効質量もＩｎ組成が大きいほど小さくなるので、散乱が同じであればＩｎ組成を大きくするほど電子移動度が大きくなる。
【００１９】
図８は従来のｐ−ＨＥＭＴの構造を示す断面図であり、図において、１１は半絶縁性ＧａＡｓ基板、１２はアンドープＧａＡｓバッファ層、３１はアンドープＩｎ0.26Ｇａ0.74Ａｓ電子走行層、１４はアンドープＡｌ0.25Ｇａ0.75Ａｓスペーサ層、１５はｎ−Ａｌ0.25Ｇａ0.75Ａｓ電子供給層、６１は高濃度ｎ型（以下、ｎ+ −と称す）ＩｎＧａＡｓコンタクト層、１７はソース電極、１８はゲート電極、１９はドレイン電極である。
【００２０】
この従来のｐ−ＨＥＭＴは、電子供給層１５のドナー不純物から発生した電子が電子走行層３１側に移動する結果として電子走行層３１の上側に形成される２次元電子ガス層を電子が高電子移動度で移動できるようにしたものであり、この２次元電子ガス層の電子の濃度をゲート電圧を印加することによりソース電極１７，ドレイン電極１９間の電流を制御するようにしたものである。このｐ−ＨＥＭＴはＧａＡｓ基板１１上に上記各半導体層を連続して結晶成長させた後、コンタクト層１６上にオーミック接触するソース電極１７とドレイン電極１９とを形成し、コンタクト層１６にゲート電極１８を形成するための電子供給層１５に達する深さの開口部を形成し、該開口部の底面に露出した電子供給層１５上に、ショットキ接触するゲート電極１８を形成することにより得られる。
【００２１】
上述したように、このようなＩｎＧａＡｓ層を電子走行層１５として備えたｐ−ＨＥＭＴにおいては、電子走行層１５のバンドギャップエネルギーを小さくするほど電子移動度が大きくなる。しかしながら、たとえば、J.Dickmann et al. Inst. Phys. Conf. Ser. No.129 (1992)pp.723-728に記載されているように、電子走行層の厚さを一定にしたままＩｎ組成を大きくしてバンドギャップエネルギーを大きくしようとすると、電子走行層とＧａＡｓ基板との格子不整合が大きくなり、格子不整転位が発生し、それによる散乱が増加するため、かえって移動度が低下し、ｐ−ＨＥＭＴの高周波特性が劣化することが知られている。さらに、Ｉｎの組成を高くすると、合金比率が高くなり、その結果、伝導電子が合金散乱されてしまい、電子移動度が小さくなってしまう。従って、一般的な構造のｐ−ＨＥＭＴにおいては充分なシート電子濃度を得るのに必要なＩｎＧａＡｓ電子走行層の厚さは約１２ｎｍであるが、従来のｐ−ＨＥＭＴにおいては、この厚さを保ったままＩｎＧａＡｓ電子走行層１５のＩｎ組成を０．２７以上に大きくしてバンドギャップエネルギーを大きくすることはできなかった。
【００２２】
また、ｐ−ＨＥＭＴの高出力動作のためには、ＩｎＧａＡｓ電子走行層１５を厚くして、シート電子濃度を大きくすることが有利である。しかしながら、たとえば、L.D. Nguyen et al.IEEE Trans.Electron.Device 36 (1989)pp.833-837に記載されているように、ＩｎＧａＡｓ電子走行層１５のＩｎ組成を一定にしたまま厚さを厚くすると、格子不整転位発生に対する臨界膜厚を越え、格子不整転位が発生し、高周波特性が劣化することが知られている。従って、従来は、所定のバンドギャップエネルギーを得るために充分なＩｎ組成を保ったまま、ＩｎＧａＡｓ電子走行層１５の膜厚を１２ｎｍ以上に大きくすることはできなかった。例えば、膜厚１２ｎｍ、Ｉｎ組成比０．２５としたＩｎＧａＡｓ（ｆ＝０．０１８）を上述した図１０に示すと、点(a) となり、格子不整転位の発生の臨界近傍であることがわかる。
【００２３】
さらに、この従来のｐ−ＨＥＭＴのように、ＧａＡｓ基板上に半導体層を積層してなる半導体デバイスでは、オーミック電極の抵触抵抗を小さくするために、バンドギャップエネルギーが小さいＩｎＧａＡｓ層をコンタクト層として用いることがよく行われ、この従来のＨＥＭＴにおいても、ｎ+ −Ｉｎ0.5 Ｇａ0.5 Ａｓ層をコンタクト層６１として用いている。このような場合には、コンタクト層自体は特に高品質結晶でなくてもよく、従って格子不整転位が発生するような、Ｉｎ組成の大きなＩｎＧａＡｓ、例えば、Ｉｎ0.5 Ｇａ0.5 Ａｓが用いられる。しかし、コンタクト層のＩｎ組成をこれ以上大きくすると、格子不整が大きくなりすぎ、エピタキシャル成長表面に大きな凸凹が現れ、その後のウエハプロセスに支障を来たすため、Ｉｎ組成をあまり大きくはできず、バンドギャップエネルギーを十分に小さくすることが困難であった。
【００２４】
また、ＡｌＧａＡｓエミッタ層とＩｎＧａＡｓベース層とを積層したＧａＡｓ／ＩｎＧａＡｓ構造をＧａＡｓ基板上に備えたＨＢＴにおいては、その動作の高速化を図るためには、ベース走行時間を短縮することが有効である。ベース走行時間の短縮のためには、ベース層内に少数キャリアに対するドリフト電界を設けることが有効である。
【００２５】
図９は従来のＨＢＴの構造を示す断面図であり、図において、２１は半絶縁性ＧａＡｓ基板、２２はｎ+ −ＧａＡｓコレクタコンタクト層、２３はｎ−ＧａＡｓ第１コレクタ層、７１はＩｎ組成比ｘが基板側から成長方向に向かって０から０．２まで増加しているｎ−Ｉｎx Ｇａ1-x Ａｓ第２コレクタ層、５１はＩｎ組成比ｘが基板側から成長方向に向かって０．２から０まで減少しているｐ−Ｉｎx Ｇａ1-x Ａｓベース層、２６はｎ型Ａｌ0.3 Ｇａ0.7 Ａｓエミッタ層、２７はｎ+ −ＧａＡｓコレクタコンタクト層、２８はエミッタ電極、２９はベース電極、３０はコレクタ電極である。この従来のＨＢＴは、ＧａＡｓ基板２１上に上記半導体層を順次結晶成長させ、上記各電極を配置することにより形成される。
【００２６】
従来のＨＢＴにおいては、ベース走行時間の短縮のために、ベース層５１のエミッタ側をＧａＡｓとするとともに、コレクタ側に近づいて行くにつれてＩｎ組成が大きくなるようにして、ベース層のＩｎＧａＡｓの混晶組成に傾斜をつけることで、ベース層のポテンシャルに傾斜をつけドリフト電界を得ていた。このような構造のＨＢＴにおいては、ベース層５１のポテンシャル勾配を大きくするほど、電子速度が加速され、ベース走行時間が短縮される。このため、ポテンシャルの傾斜を急にするためには、ベース層５１のコレクタ側のＩｎＧａＡｓのＩｎ組成を大きくすればよいが、Ｉｎ組成を大きくしすぎると、格子不整が大きくなり、格子不整転位が発生し特性が劣化するため、ある程度以上にはポテンシャル傾斜を大きくできず、ベース走行時間を短縮することは非常に困難であった。
【００２７】
【発明が解決しようとする課題】
以上のように、従来のＧａＡｓ基板を用いるとともに、ＧａＡｓ基板に対して歪みを有する層を備えた半導体デバイスにおいては、ＩｎＧａＡｓ層のＩｎ組成を増やして十分にバンドギャップエネルギーを小さくしたり、ＧａＡｓに対する格子不整を小さくしてＩｎＧａＡｓ層の厚さを十分に厚くしたりすることができず、所望の特性を備えた半導体デバイスが得られないという問題があった。
【００２８】
特に、ＧａＡｓ基板を用いた半導体デバイスのなかでも、半導体レーザにおいては、活性層を構成する量子井戸層の組成や厚さを調整しても、１．１μｍ以上の波長の半導体レーザを得ることは非常に困難であるという問題や、発振波長が長波長になると量子井戸層の格子不整が大きくなり、経時的な信頼性が低くなるという問題があった。
【００２９】
また、ＧａＡｓ基板を用いたＨＥＭＴにおいては、電子走行層としてＩｎＧａＡｓを用いているため、Ｉｎ組成を増やしてバンドギャップエネルギーを小さくして電子の有効質量を増やすことが十分にできず、電子移動度を大きくすることができないという問題や、電子走行層として十分なバンドギャップエネルギーを得るためにＩｎの比率を大きくすると合金散乱が起こり、電子移動度を大きくできないという問題や、充分なＩｎ組成を保ったままＩｎＧａＡｓ電子走行層の膜厚を大きくすることができないため、シート電子濃度を大きくすることができず、高出力動作させることができないという問題があった。
【００３０】
また、ＧａＡｓ基板を用いるとともに、ベース層にポテンシャル傾斜を有するＨＢＴにおいては、ベース層のコレクタ側のＩｎＧａＡｓのＩｎ組成を大きくすると、格子不整が大きくなり、格子不整転位が発生し特性が劣化するため、ベース層のポテンシャル傾斜を大きくして、ベース走行時間を短縮することが困難であるという問題があった。
【００３１】
また、コンタクト層としてＩｎＧａＡｓを備えたＧａＡｓ基板を用いた半導体デバイスにおいては、エピタキシャル成長表面に大きな凸凹が現れるため、コンタクト層のＩｎ組成を増やしてバンドギャップエネルギーを十分に小さくすることが困難であるという問題があった。
【００３２】
この発明は上記のような課題を解消するためになされたものであり、ＩｎＧａＡｓ層よりも、ＧａＡｓ基板に対する格子不整を小さくするとともに、バンドギャップエネルギーを小さくすることが可能な歪みを有する半導体層を備えたＧａＡｓ基板を用いた半導体デバイスを提供することを目的とする。
【００３３】
また、特性や信頼性を劣化させることなく、活性層の実効的バンドギャップエネルギーを小さくできるＧａＡｓ基板を用いた半導体デバイスを提供することを目的とする。
【００３４】
また、特性や信頼性を劣化させることなく、電子走行層の金属比率，バンドギャップエネルギー及び電子有効質量を小さくできるＧａＡｓ基板を用いた半導体デバイスを提供することを目的とする。
【００３５】
また、特性や信頼性を劣化させることなく、ベース層のポテンシャル傾斜を大きくできるＧａＡｓ基板を用いた半導体デバイスを提供することを目的とする。
【００３６】
また、表面荒れを起こすことなく、コンタクト層のバンドギャップエネルギーを小さくすることができるＧａＡｓ基板を用いた半導体デバイスを提供することを目的とする。
【００３７】
【課題を解決するための手段】
この発明に係る半導体デバイスは、ＧａＡｓ基板と、該ＧａＡｓ基板上に配置された、III 族元素としてＴｌ（タリウム）及びＧａ（ガリウム）を含み、Ｖ族元素としてＡｓ（砒素）を含む、格子定数がＧａＡｓより大きいIII-Ｖ族混晶半導体層を備えるようにしたものである。
【００３８】
また、この発明に係る半導体デバイスは、第１導電型ＧａＡｓ基板と、該ＧａＡｓ基板上に配置された、第１導電型下側クラッド層と、該下側クラッド層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含み、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層を有する活性層と、該活性層上に配置された第２導電型上側クラッド層と、該上側クラッド層上に配置された第２導電型コンタクト層とを備えるようにしたものである。
【００３９】
また、この発明に係る半導体デバイスは、半絶縁性ＧａＡｓ基板と、該ＧａＡｓ基板上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含み、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる電子走行層と、該電子走行層上に配置されたｎ型不純物を有する電子供給層と、該電子供給層上に配置されたｎ型不純物を有するコンタクト層と、該コンタクト層上に配置された該コンタクト層とオーミック接触するソース電極，及びドレイン電極と、上記コンタクト層の該ソース電極とドレイン電極とに挟まれた領域に設けられた、該コンタクト層の厚さよりも深い深さの開口部と、該開口部の底面上に配置された、該開口部の底面に露出した半導体層とショットキ接触するゲート電極とを備えるようにしたものである。
【００４０】
また、この発明に係る半導体デバイスは、半絶縁性ＧａＡｓ基板と、該基板上に配置された第１導電型不純物を含む第１のコレクタ層と、該第１のコレクタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記第１のコンタクト層から離れるにしたがって所定の値となるまで増加している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる第１導電型不純物を含む第２のコレクタ層と、該第２のコレクタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記第２のコンタクト層から離れるにしたがって上記所定の値から連続的に減少している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる高濃度に第２導電型不純物を含むベース層と、該ベース層上に配置された、第１導電型不純物を含むエミッタ層と、上記第１のコレクタ層，ベース層，及びエミッタ層のそれぞれに取り付けられた、コレクタ電極、ベース電極、及びエミッタ電極とを備えるようにしたものである。
【００４１】
また、この発明に係る半導体デバイスは、半絶縁性ＧａＡｓ基板と、該基板上に配置された、第１導電型不純物を含むエミッタ層と、該エミッタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記エミッタ層から離れるにしたがって上記所定の値となるまで連続的に増加している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる高濃度に第２導電型不純物を含むベース層と、該ベース層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記ベース層から離れるにしたがって上記所定の値から減少している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる第１導電型不純物を含む第２のコレクタ層と、該第２のコレクタ層上に配置された第１導電型不純物を含む第１のコレクタ層と、上記第１のコレクタ層，ベース層，及びエミッタ層のそれぞれに取り付けられた、コレクタ電極、ベース電極、及びエミッタ電極とを備えるようにしたものである。
【００４２】
また、この発明に係る半導体デバイスは、ＧａＡｓ基板と、該ＧａＡｓ基板上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含む、格子定数がＧａＡｓより大きいIII-Ｖ族混晶半導体層からなるコンタクト層と、該コンタクト層上に配置されたオーミック電極とを備えるようにしたものである。
【００４３】
また、上記半導体デバイスにおいて、上記III-Ｖ族混晶半導体層の厚さを、格子不整合による転位が発生する臨界膜厚以下の厚さとしたものである。
【００４４】
また、上記半導体デバイスにおいて、上記III-Ｖ族混晶半導体層をＴｌＧａＡｓ層としたものである。
【００４５】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に係る歪み量子井戸レーザの構造を示す断面図であり、この実施の形態１に係る歪み量子井戸レーザは、ＧａＡｓ基板を用いた歪み量子井戸レーザにおいて、活性層の歪み量子井戸層としてＴｌＧａＡｓ層を用いるとともに、該量子井戸層のＴｌ組成比を大きくして、従来の半導体レーザよりも発振波長の長い歪み量子井戸レーザを得られるようにしたものである。
【００４６】
図１において、１はｎ型ＧａＡｓ基板、２は厚さ約３μｍでｎ型不純物濃度が約４ｘ１０17cm-3のｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ下側クラッド層、３は厚さ約２４ｎｍのアンドープＧａＡｓ下側ガイド層兼障壁層、４は厚さ約７ｎｍのアンドープＴｌ0.23Ｇａ0.77Ａｓ量子井戸層で、この量子井戸層の厚さは臨界膜厚以下の厚さとし、この量子井戸層４が疑似的に基板やクラッド層に格子整合するようにする。５は厚さ約２４ｎｍのアンドープＧａＡｓ上側ガイド層兼障壁層、６はｐ型不純物濃度が約２ｘ１０18cm-3である厚さ約３μｍのｐ型Ａｌ0.3 Ｇａ0.7 Ａｓ上側クラッド層、７はｐ型ＧａＡｓコンタクト層、８はＳｉＮやＳｉＯ2 等の絶縁膜、９は表面オーミック電極、１０は裏面オーミック電極をそれぞれ表している。
【００４７】
次に製造方法について説明する。まず、ｎ型ＧａＡｓ基板１を用意し、該基板１上に、ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ下側クラッド層２、アンドープＧａＡｓ下側ガイド層兼障壁層３、アンドープＴｌ0.23Ｇａ0.77Ａｓ量子井戸層４、アンドープＧａＡｓ上側ガイド層兼障壁層５、ｐ型Ａｌ0.3 Ｇａ0.7 Ａｓ上側クラッド層６、及びｐ型ＧａＡｓコンタクト層７を順次エピタキシャル成長させた後、絶縁膜等からなるマスク（図示せず）を用いて、コンタクト層７と、上側クラッド層６の上部を選択的にエッチングしてリッジ構造を形成し、上記マスクを除去した後、ＳｉＮやＳｉＯ2 等の絶縁膜８を表面に形成し、表面オーミック電極９及び裏面オーミック電極１０を形成して、図１に示すような歪み量子井戸レーザを得る。
【００４８】
本実施の形態１のような歪み量子井戸レーザでは、歪み量子井戸層の組成をバンドギャップエネルギーが小さくなるように変化させるか、もしくは井戸幅を広く，つまり井戸層の厚さを厚くすることで、活性層の実効的バンドギャップエネルギーを小さくすることができ、発振可能な波長範囲をさらに長波長側ヘ拡大することができる。
【００４９】
ここで、L.Pauling 「化学結合論」共立出版p.224 によると、Ｔｌ（タリウム）の共有結合半径は、Ｉｎにくらべてわずかに２％大きいだけであり、したがって、ＩｎＡｓやＩｎＰのＩｎをＴｌで置き換えても、格子定数は１％程度大きくなるに過ぎないことが期待される。また、ＴｌはＩｎよりも原子番号が大きいので、ＩｎＡｓやＩｎＰのＩｎをＴｌで置き換えると、これらの材料のバンドギャップエネルギーは小さくなることが期待される。
【００５０】
実際、van Schilfgaarde et al., Applied Physics Letters, vol.65  (1994)pp.2714-2716によれば、van Schifgaarde らは、このＴｌを含む化合物半導体材料についてより詳しい理論的計算をし、ＴｌＰ、ＴｌＡｓの格子定数は、それぞれ５．９６オングストローム，６．１８オングストロームと、ＩｎＰ、ＩｎＡｓの格子定数の５．８７オングストローム，６．０６オングストロームとくらべてそれぞれ１．５％および２％しか違わないと予測している。さらに彼らは、ＴｌＰ、ＴｌＡｓのバンドギャップエネルギーも計算により予測しており、それぞれ−０．２７ｅＶ、−１．３４ｅＶと、負のバンドギャップエネルギーをもつ半金属になると予測している。彼らは、この計算結果をもとに、Ｈｇ0.78Ｃｄ0.22Ｔｅに替わる赤外線検出器の材料として、ＩｎＰ基板に成長したＩｎ0.33Ｔｌ0.67Ｐ、もしくは、ＩｎＡｓ基板上に成長したＩｎ0.15Ｔｌ0.85Ａｓを用いることを提唱している。すなわち、彼らの計算によると、これらの混晶のバンドギャップエネルギーはともに０．１ｅＶとなり、また、基板との格子不整合も、それぞれ０．５％および０．３％しかないため、Ｉｎ0.33Ｔａ0.67Ｐ、Ｉｎ0.15Ｔａ0.85ＡｓのＩｎＰ基板，ＩｎＡｓ基板の上への成長は充分可能であるとしている。
【００５１】
実際、山本他、1996年春季応用物理学会講演予稿集26p-ZC-10 において、山本らは、ＩｎＰ基板上にＴｌＩｎＰを成長させている。さらに山本らは、従来のＩｎＧａＡｓＰにかわる材料として、ＩｎＰ基板に完全に格子整合するＴｌＩｎＧａＰを、波長１μｍ以上のレーザの材料として提案している。この材料では、従来のＩｎＧａＡｓＰと異なり、Ｖ族元素が１種類ですむ利点がある。
【００５２】
しかし、ＩｎＰに疑似格子整合する系では、半導体レーザのクラッド層として用いることのできる最もバンドギャップエネルギーの大きい材料はＡｌＩｎＡｓであり、このバンドギャップエネルギーは１．４７ｅＶしかない。したがって、実際には、高温動作時や高注入時のキャリアオーバーフローを考慮すると、従来のＩｎＰ基板上に作製したＩｎＧａＡｓＰを活性層とするレーザと同様に、ＩｎＰ基板上に作製したＴｌＩｎＧａＰを用いても、波長１．２μｍ以下のレーザとしては実用上問題がある。
【００５３】
これに対し、本発明の実施の形態１に係る歪み量子井戸レーザにおいては、ＧａＡｓ基板上に格子不整転位の発生しないような組成比でＴｌを含むＴｌＧａＡｓを活性層の量子井戸層として成長している。つまり、ＧａＡｓ基板を用いているため、クラッド層として、活性層よりもバンドギャップエネルギーの充分大きいＡｌＧａＡｓやＡｌＧａＩｎＰを用いることができ、高温動作時や高注入時のキャリアオーバーフローが無視できる。
【００５４】
また、量子井戸層厚７ｎｍの活性層で発振波長を１０７０ｎｍとする場合を例として考えると、ＩｎＧａＡｓを量子井戸層として用いると、ＩｎＧａＡｓのＩｎ組成は０．３３となり、ＧａＡｓ基板との格子不整は２．４％となって、格子不整転位の発生の臨界を越え、閾値電流などのレーザ特性が劣化する。例えば、従来の技術の説明に用いた図１０に、膜厚７ｎｍ，Ｉｎ組成比０．３３のＩｎＧａＡｓ（ｆ＝０．０２４）の点を示すと、点(b) となる。これに対し、ＴｌＧａＡｓを活性層の量子井戸層として用いると、ＴｌＧａＡｓのＴｌ組成は０．１６５となり、ＧａＡｓ基板との格子不整は１．５％しかなく、格子不整転位が発生しないので、特性のよい半導体レーザが作製できる。例えば、従来の技術の説明に用いた図１０に、膜厚７ｎｍ，Ｔｌ組成比０．１６５のＴｌＧａＡｓ（ｆ＝０．０１５）の点を示すと、点(c) となる。
【００５５】
さらに、Ｔｌ組成を増加させて、活性層の実効的なバンドギャップエネルギーを小さくして発振波長を長波長とすることが十分可能であり、従来の半導体レーザにおいては、発振波長が約１．１μｍ以上の半導体レーザを得ることが非常に困難であったが、この実施の形態１に係る歪み量子井戸レーザにおいては、Ｔｌ組成比をさらに増加させることで発振波長が１．１μｍ以上の半導体レーザを容易に得ることができる。
【００５６】
例えば、図１に示すこの実施の形態１に係る歪み量子井戸レーザにおいては、ＴｌＧａＡｓ量子井戸層４の格子不整は約１．６％であり、バンドギャップエネルギーは約１．１１ｅＶとなり、従来の技術の説明に用いた図１０に量子井戸層４の材料である膜厚７ｎｍ，Ｔｌ組成比０．２３のＴｌＧａＡｓ（ｆ＝０．０１６）の点を示すと点(d) となって、格子不整転位が発生していないことがわかるので、ＩｎＧａＡｓ層を量子井戸層として用いた従来の半導体レーザにおいては実現が困難であった，発振波長が１．１２μｍである半導体レーザを実現することが可能である。
【００５７】
このように、本実施の形態１に係る半導体レーザにおいては、ＧａＡｓ基板を用いるとともに、ＴｌＧａＡｓ量子井戸層を含む活性層を備えるようにしたから、従来は実現の困難であった、１．１μｍ以上の波長の半導体レーザを得ることができる効果がある。
【００５８】
実施の形態２．
図２は本発明の実施の形態２に係る歪み量子井戸レーザの構造を示す断面図であり、この実施の形態１に係る歪み量子井戸レーザは、ＧａＡｓ基板を用いた歪み量子井戸レーザにおいて、活性層の歪み量子井戸層としてＴｌＧａＡｓ層を用いるとともに、該量子井戸層のＴｌ組成比を従来の半導体レーザの活性層の量子井戸層のバンドギャップエネルギーと同じバンドギャップエネルギーとなるように調整して、従来の半導体レーザよりも格子不整の少ない量子井戸層を備えた歪み量子井戸レーザを得るようにしたものである。図において、図１と同一符号は同一又は相当する部分を示しており、４ａは厚さ約７ｎｍのアンドープＴｌ0.115 Ｇａ0.885 Ａｓ量子井戸層であり、この歪み量子井戸レーザは、上記実施の形態１の歪み量子井戸レーザと同様の製造方法により作製される。
【００５９】
ここで、発振波長が１０１７ｎｍのレーザを例にとって、格子不整合度を、従来の歪み量子井戸レーザのＩｎＧａＡｓ量子井戸と本実施の形態２に係る歪み量子井戸レーザのＴｌＧａＡｓ量子井戸とにつき比較すると、障壁層をＧａＡｓとし、量子井戸層厚を約８ｎｍとした場合、ＩｎＧａＡｓを量子井戸活性層の量子井戸層として用いると、ＩｎＧａＡｓのＩｎ組成は０．２３となり、ＧａＡｓ基板との格子不整は１．６％になるのに対し、ＴｌＧａＡｓを量子井戸層として用いると、ＴｌＧａＡｓのＴｌ組成は０．１１５となり、ＧａＡｓ基板との格子不整は０．８％とＩｎＧａＡｓの半分ですむ。従って、同じ発振波長を得る場合、ＩｎＧａＡｓ量子井戸のかわりにＴｌＧａＡｓ量子井戸を用いることにより、格子不整を小さくすることができる。一般に格子不整が大きいほど、デバイスを長時間使用した時に転位が発生しやすいことから、ＴｌＧａＡｓを量子井戸層として用いることで、格子不整により長時間使用時に転位が発生するといったデバイスの経時的な信頼性の低下を防止することができる。
【００６０】
例えば、図２に示したこの実施の形態２に係る歪み量子井戸レーザは発振波長が１．０２μｍとなるものであるが、この半導体レーザにおいても、従来の同じ発振波長を有する半導体レーザと比較すると格子不整を大幅に低減できるため、発振波長が１．０２μｍである半導体レーザの信頼性を向上させることができる。
【００６１】
このように、本実施の形態２に係る歪み量子井戸レーザにおいては、ＧａＡｓ基板を用いるとともに、ＴｌＧａＡｓ歪み量子井戸層を含む活性層を備えるようにしたから、量子井戸層の格子不整を、同じ発振波長が得られるＩｎＧａＡｓ量子井戸層を備えた半導体レーザよりも小さくすることができ、信頼性の高い歪み量子井戸レーザが得られる効果がある。
【００６２】
なお、上記実施の形態１，２においては、ＴｌＧａＡｓ量子井戸層を１層備えた構造の歪み量子井戸レーザについて説明したが、本発明は、ＴｌＧａＡｓ量子井戸層と障壁層とを複数交互に備えてなる、多重量子井戸構造の活性層を備えた歪み量子井戸レーザにも適用できるものであり、このような場合においても上記実施の形態１，２と同様の効果を奏する。
【００６３】
また、上記実施の形態１，２においては、歪み量子井戸レーザについて説明したが、本発明は、光変調器や光増幅器等の、歪み量子井戸レーザと同様の構造からなる光半導体デバイスにも適用できるものであり、このような場合においても上記実施の形態１，２と同様の効果を奏する。
【００６４】
また、上記実施の形態１，２においては、ＴｌＧａＡｓ量子井戸層を備えた歪み量子井戸レーザについて説明したが、本発明は、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含む、格子定数がＧａＡｓよりも大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層、特に閃亜鉛鉱型III-Ｖ族混晶半導体層を量子井戸層として備えた歪み量子井戸レーザにも適用できるものであり、このような場合においても上記実施の形態１，２と同様の効果を奏する。例えば、歪みを有するＡｌx1Ｇａx2Ｉｎx3Ｔｌx4Ａｓy Ｐ1-y （x1＋x2＋x3＋x4＝１，０≦x1＜１，０＜x2＜１，０≦x3＜１，０＜x4＜１）からなる層を量子井戸層として用いた場合においても上記実施の形態１，２と同様の効果を奏する。ただし、このIII-Ｖ族混晶半導体層の厚さは、ＧａＡｓ基板との格子不整合による転位が発生する臨界膜厚以下の厚さとする必要がある。即ち、III-Ｖ族混晶半導体層の厚さｔ，及びＧａＡｓに対する格子不整合度ｆを、格子不整転位発生の臨界を定義する以下の式を満たすものとなるようにする必要がある。
【００６５】
【数５】
0003898786.tif 000006
【００６６】
ただし、νはポアッソン比、ｂ0 ，ｂp はそれぞれ完全転位、部分転位のバーガースベクトルの大きさで、ｂ0 ＝√３×ｂp の関係を満たすもの、ｒc は転位のハーフループの半径で、
【００６７】
【数６】
0003898786.tif 000007
【００６８】
を解くことにより得られるもの、μは剛性率(Sheet modules) 、γは単位面積当たりの積層欠陥のエネルギー、ｄは一組の部分転位の間の距離で、
【００６９】
【数７】
0003898786.tif 000008
【００７０】
を解くことにより得られるもの、τはハーフループの発生により開放される滑り面の剪断応力の大きさで、
【００７１】
【数８】
0003898786.tif 000009
【００７２】
を解くことによって得られるものとする。
【００７３】
また、このIII-Ｖ族混晶半導体層のＶ族元素としては、Ａｓのみを用いるようにする方が、ＡｓとＰとの両方を用いる場合と比較して、製造装置を簡略化できるとともに、製造時の制御が容易となる点で好ましい。
【００７４】
実施の形態３．
図３は本発明の実施の形態３に係る擬似格子整合高電子移動度トランジスタ（pseudomorphic high-electron-mobility transistor:以下、ｐ−ＨＥＭＴと称す）の構造を示す断面図であり、この実施の形態３に係るｐ−ＨＥＭＴは、ＧａＡｓ基板を用いたｐ−ＨＥＭＴにおいて、電子走行層として歪みを有するＴｌＧａＡｓを用いるとともに、ＴｌＧａＡｓ電子走行層のＴｌ組成比を、このＴｌＧａＡｓ電子走行層と等しいバンドギャップエネルギーを有するＩｎＧａＡｓ電子走行層を用いた従来のｐ−ＨＥＭＴのＩｎ組成比よりも小さくするようにしたものである。図において、１１は半絶縁性ＧａＡｓ基板、１２は厚さ約５００ｎｍのアンドープＧａＡｓバッファ層、１３は厚さ約１２ｎｍのアンドープＴｌ0.13Ｇａ0.87Ａｓ電子走行層、１４は厚さ約３ｎｍのアンドープＡｌ0.25Ｇａ0.75Ａｓスペーサー層、１５は不純物濃度が２ｘ１０18ｃｍ-3である厚さ約４０ｎｍのｎ型Ａｌ0.25Ｇａ0.75Ａｓ電子供給層、１６は厚さ約３０ｎｍのｎ+ 型Ｔｌ0.4 Ｇａ0.6 Ａｓコンタクト層、１７はコンタクト層１６にオーミック接触する材料からなるソース電極、１８はゲート電極、１９はコンタクト層１６にオーミック接触する材料からなるドレイン電極である。
【００７５】
このｐ−ＨＥＭＴは、電子供給層１５のドナー不純物から発生した電子が電子走行層３１側に移動する結果として電子走行層１３の上側に形成される２次元電子ガス層を電子が高電子移動度で移動できるようにし、ゲート電圧により、２次元電子ガス層の電子の濃度を変化させて、ソース電極１７とドレイン電極１９との間の２次元電子ガス層を流れる電流を変化させるようにしたものであり、ＧａＡｓ基板１１上に上記アンドープＧａＡｓバッファ層１２、アンドープＴｌ0.13Ｇａ0.87Ａｓ電子走行層１３、アンドープＡｌ0.25Ｇａ0.75Ａｓスペーサー層１４、ｎ型Ａｌ0.25Ｇａ0.75Ａｓ電子供給層１５、及びｎ+ 型Ｔｌ0.4 Ｇａ0.6 Ａｓコンタクト層１６を順次エピタキシャル成長させた後、コンタクト層１６上にオーミック接触するソース電極１７とドレイン電極１９とを形成し、コンタクト層１６にゲート電極１８を形成するための電子供給層１５に達する深さの開口部を形成し、該開口部の底面に露出した電子供給層１５上に、ショットキ接触するゲート電極１８を形成することにより得られる。
【００７６】
本発明の実施の形態３に係るｐ−ＨＥＭＴにおいては、電子走行層として、ＴｌＧａＡｓを電子走行層として用いている。このＴｌＧａＡｓと、これと同程度のバンドギャップエネルギーを有するＩｎＧａＡｓとを比較すると、バンドギャップエネルギーが等しいから、両者の電子有効質量はほぼ等しいが、ＩｎよりもＴｌのほうがバンドギャップエネルギーが小さいため、Ｔｌ組成比はＩｎ組成比に比べて少なくなる。このため、ＴｌＧａＡｓ内のＴｌの合金比率はＩｎＧａＡｓ内のＩｎの合金比率に比べて少なく、ＴｌＧａＡｓ内の伝導電子の合金散乱はＩｎＧａＡｓに比べて少なくなる。つまり、ＴｌＧａＡｓを電子走行層として用いたこの実施の形態１に係るｐ−ＨＥＭＴは、従来の電子走行層としてＩｎＧａＡｓを用いた従来のｐ−ＨＥＭＴと比較して、電子走行層内における合金散乱が少なく、電子移動度を向上させることが可能となる。
【００７７】
したがって、図３に示すこの実施の形態３に係るアンドープＴｌ0.13Ｇａ0.87Ａｓ電子走行層１３を備えたｐ−ＨＥＭＴにおいては、電子走行層１３の合金比率が、これと等しいバンドギャップエネルギーをもつＩｎ0.26Ｇａ0.86Ａｓ電子走行層にくらべて小さいので、伝導電子に対する合金散乱が小さく、電子移動度が大きいので、高周波においても低雑音のｐ−ＨＥＭＴが得られる。
【００７８】
また、本実施の形態３に係るｐ−ＨＥＭＴにおいては、図８に示す従来のｐ−ＨＥＭＴのようにＩｎ0.5 Ｇａ0.5 Ａｓコンタクト層を用いる代わりに、Ｔｌ0.4 Ｇａ0.6 Ａｓをコンタクト層１６として用いている。このＴｌは、上述したように、Ｉｎとほぼ同じ格子定数を有するとともに、Ｉｎよりも小さいバンドギャップエネルギーを有しているので、格子不整を大きくすることなく、バンドギャップエネルギーを小さくすることができるため、表面荒れなしにコンタクト層のバンドギャップエネルギーを小さくでき、オーミック電極の抵触抵抗を小さくできる。
【００７９】
このように、本実施の形態３のｐ−ＨＥＭＴにおいては、ＧａＡｓ基板を用いるとともに、ＴｌＧａＡｓ電子走行層１３を用いるようにしたから、電子走行層１３の合金比率を、同じバンドギャップエネルギーを有する従来のｐ−ＨＥＭＴの電子走行層の合金比率よりも小さくすることができ、電子走行層内での伝導電子の合金散乱を小さくして、電子移動度の大きい、低雑音なｐ−ＨＥＭＴが得られる効果がある。
【００８０】
また、ＴｌＧａＡｓコンタクト層１６を備えるようにしたから、表面荒れを起こすことなくコンタクト層のバンドギャップエネルギーを小さくすることができ、オーミック電極の接触抵抗を小さくすることができる効果がある。
【００８１】
実施の形態４．
図４は本発明の実施の形態４に係るｐ−ＨＥＭＴの構造を示す図であり、この実施の形態４に係るｐ−ＨＥＭＴは、ＧａＡｓ基板を用いたｐ−ＨＥＭＴにおいて、電子走行層として歪みを有するＴｌＧａＡｓを用いるとともに、このＴｌＧａＡｓ電子供給層のＴｌ組成を調整して、ＴｌＧａＡｓ電子走行層のバンドギャップエネルギーを、同じ厚さの従来のｐ−ＨＥＭＴのＩｎＧａＡｓ電子走行層のバンドギャップエネルギーよりも小さくするようにしたものである。図において、図３と同一符号は同一又は相当する部分を示しており、１３ａは厚さ約１２ｎｍのアンドープＴｌ0.2 Ｇａ0.8 Ａｓ電子走行層、１６ａは厚さ約３０ｎｍのｎ+ 型ＧａＡｓコンタクト層である。
【００８２】
この実施の形態４においては、電子走行層としてＴｌＧａＡｓ層を用いている。このため、従来の電子走行層としてＩｎＧａＡｓ層を用いたＨＥＭＴにおいては、格子不整転位が発生するために、電子走行層の厚さを充分なシート電子濃度を得るのに必要な厚さである約１２ｎｍの厚さに保ったまま、Ｉｎ組成を０．２７以上としてバンドギャップエネルギーを小さくすることができなかったが、この実施の形態４においては、電子走行層１３ａの厚さを充分なシート電子濃度を得るのに必要な約１２ｎｍに保ったまま、格子不整転位の発生無しにＴｌＧａＡｓのＴｌ組成を０．１４以上として、Ｉｎ組成が０．２７であるＩｎＧａＡｓよりもバンドギャップエネルギーを小さくできる。このため、本実施の形態４に係るｐ−ＨＥＭＴにおいては、例えば、図４に示すように、電子走行層１３ａの厚さを１２ｎｍとしてＴｌの組成比を０．２とすることにより、従来の電子走行層としてＩｎＧａＡｓ層を用いたＨＥＭＴよりも、電子走行層の厚さを十分な厚さに保ったまま、電子走行層のバンドギャップエネルギーを小さくでき、その結果、電子有効質量を小さくできる。
【００８３】
以上のように、この実施の形態４によれば、ＧａＡｓ基板１１を用いるとともに、ＴｌＧａＡｓ電子走行層１３ａを用いるようにしたから、電子走行層１３ａのバンドギャップエネルギーを、同じ厚さの従来のｐ−ＨＥＭＴの電子走行層のバンドギャップエネルギーよりも小さくでき、電子の有効質量を小さくでき、高周波においても低雑音であるｐ−ＨＥＭＴが得られる効果がある。
【００８４】
実施の形態５．
図５は本発明の実施の形態５に係るｐ−ＨＥＭＴの構造を示す断面図であり、この実施の形態５に係るｐ−ＨＥＭＴは、ＧａＡｓ基板を用いたｐ−ＨＥＭＴにおいて、電子走行層として歪みを有するＴｌＧａＡｓを用い、このＴｌＧａＡｓ電子走行層の厚さを、同じバンドギャップエネルギーを有する従来のｐ−ＨＥＭＴのＩｎＧａＡｓ電子走行層の厚さよりも厚くするようにしたものである。図において、図３と同一符号は同一又は相当する部分を示しており、１３ｂは厚さ約１８ｎｍのアンドープＴｌ0.13Ｇａ0.87Ａｓ電子走行層である。
【００８５】
従来の電子走行層としてＩｎＧａＡｓ層を用いたｐ−ＨＥＭＴにおいては、格子不整転位が発生するために、必要なバンドギャップエネルギーを保ったまま、電子走行層の厚さを厚くすることは困難であり、例えば、Ｉｎ組成を０．２６に保ったまま、ＩｎＧａＡｓ電子走行層の膜厚を１２ｎｍ以上とすることは臨界膜厚を越えてしまうので非常に困難であったが、この実施の形態５においては、電子走行層１３ｂとして、Ｉｎの代わりに、同じ III族に属するがＩｎよりも原子番号が大きく、かつ共有結合半径がほぼ等しいＴｌを含むＴｌＧａＡｓ層を用いているため、所定のバンドギャップエネルギーを得るために必要なＴｌ組成比を、Ｉｎを用いた場合の組成比よりも小さくすることができ、電子走行層１３ｂの臨界膜厚を厚くして、格子不整転位の発生無しにＴｌＧａＡｓの厚さを厚くすることができる。例えば、従来の技術の説明に用いた図１０に、本実施の形態５の電子走行層１３ｂの材料である膜厚１８ｎｍ，Ｔｌ組成比０．１３のＴｌＧａＡｓ（ｆ＝０．０１１）を示すと、点(e) となり、格子不整転位の発生の臨界を越えていないことがわかる。これに対し、Ｔｌ組成比０．１３のＴｌＧａＡｓと同じバンドギャップをもつＩｎ0.26Ｇａ0.74Ａｓで膜厚を１８ｎｍとすると、図１０の点(f) となり、格子不整転位の臨界を越えてしまうことがわかる。したがって、この実施の形態５においては、図５に示すように、バンドギャップエネルギーがＩｎ0.26Ｇａ0.86Ａｓ層と同程度に十分小さい、Ｔｌ組成０．１３のＴｌＧａＡｓ電子走行層の厚さを１２ｎｍ以上にすることができる。
【００８６】
以上のようにこの実施の形態５に係るｐ−ＨＥＭＴによれば、ＧａＡｓ基板１１を用いるとともに、ＴｌＧａＡｓ電子走行層１３ｂを用いるようにしたから、従来のＩｎＧａＡｓ電子走行層をもつｐ−ＨＥＭＴにくらべて、電子走行層の厚さを厚くすることができ、シート電子濃度を高くすることができ、高周波で高出力のｐ−ＨＥＭＴが得られる効果を奏する。
【００８７】
なお、上記実施の形態３〜５においては、ＴｌＧａＡｓ電子走行層，及びＴｌＧａＡｓコンタクト層を備えたｐ−ＨＥＭＴについて説明したが、本発明は、ＴｌＧａＡｓ層を備えたその他の半導体デバイスにも適用できるものであり、このような場合においても上記実施の形態３〜５と同様の効果を奏する。
【００８８】
また、上記実施の形態３〜５においては、ＴｌＧａＡｓ電子走行層、及びＴｌＧａＡｓコンタクト層を備えたｐ−ＨＥＭＴについて説明したが、本発明は、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含む、格子定数がＧａＡｓよりも大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層、特に閃亜鉛鉱型III-Ｖ族混晶半導体層を電子走行層，及びコンタクト層として備えたｐ−ＨＥＭＴにも適用できるものであり、このような場合においても上記実施の形態３〜５と同様の効果を奏する。例えば、歪みを有するＡｌx1Ｇａx2Ｉｎx3Ｔｌx4Ａｓy Ｐ1-y （x1＋x2＋x3＋x4＝１，０≦x1＜１，０＜x2＜１，０≦x3＜１，０＜x4＜１）からなる層を電子走行層，及びコンタクト層として用いた場合においても上記実施の形態３〜５と同様の効果を奏する。ただし、このIII-Ｖ族混晶半導体層のうちの電子走行層の厚さは、ＧａＡｓ基板との格子不整合による転位が発生する臨界膜厚以下の厚さとする必要がある。
【００８９】
実施の形態６．
図６は本発明の実施の形態６に係る歪みベース層を備えたヘテロ接合バイポーラトランジスタ（heterojunction bipolar transistor:以下、ＨＢＴと称す）の構造を示す断面図であり、図において、２１は半絶縁性ＧａＡｓ基板、２２はｎ+ 型ＧａＡｓコレクタコンタクト層、２３はｎ型ＧａＡｓ第１コレクタ層、２４はＴｌ組成比ｘが０から０．２までベース層側に向かって連続的に増加しているｎ型Ｔｌx Ｇａ1-x Ａｓ第２コレクタ層、２５はＴｌ組成比ｘが０．２から０までコレクタ側からエミッタ側に向かって連続的に減少しているｐ+ 型Ｔｌx Ｇａ1-x Ａｓベース層で、ここでは、第２コレクタ層２４とベース層２５のＴｌ組成の変化する値は０から０．２の範囲としているが、この値は必要に応じて変化させるようにしてもよい。但し、ベース層２３と第２コレクタ層２５とが接する部分のＴｌ組成比は共に同じ値としておく必要がある。２６はｎ型Ａｌ0.3 Ｇａ0.7 Ａｓエミッタ層、２７はｎ+ 型ＧａＡｓエミッタコンタクト層、２８はエミッタ電極、２９はベース電極、３０はコレクタ電極である。このＨＢＴは、ＧａＡｓ基板２１上に、ｎ+ 型ＧａＡｓコレクタコンタクト層２２、ｎ型ＧａＡｓ第１コレクタ層２３、ｎ型Ｔｌx Ｇａ1-x Ａｓ第２コレクタ層２４、ｐ+ 型Ｔｌx Ｇａ1-x Ａｓベース層２５、ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓエミッタ層２６、及びｎ+ 型ＧａＡｓエミッタコンタクト層２７を順次エピタキシャル成長させた後、エミッタ電極２８、ベース電極２９、及びコレクタ電極３０を設けることにより形成される。
【００９０】
本実施の形態６に係るＨＢＴは、ベース層２５としてＴｌＧａＡｓのＴｌ組成比が傾斜的に減少している、いわゆる傾斜ベース層を用いたものであり、図９に示した従来のＩｎＧａＡｓからなる傾斜ベース層を用いたＨＢＴと異なり、Ｉｎよりもバンドギャップエネルギーが小さく、かつ格子定数がＩｎとほぼ同じであるＴｌを含むＴｌＧａＡｓ層を用いているため、ベース層の厚さを変化させることなく、格子不整転位の発生なしにベース層のコレクタ側のバンドギャップエネルギーを小さくすることができ、これによりベース層のポテンシャル勾配を大きくすることができ、ベース層での電子速度を加速し、ベース走行時間を短縮することができる。
【００９１】
また、ポテンシャル傾斜を保ったまま格子不整転位を発生させることなくベース層を厚くすることも可能となるため、このベース層２５の厚さを厚くして、図９に示した従来のＨＢＴと比べてベース抵抗を小さくすることができる。
【００９２】
このように本発明の実施の形態６によれば、ＧａＡｓ基板２１を用いたＨＢＴにおいて、Ｔｌ組成比ｘがコレクタ側からエミッタ側に向かって連続的に減少しているｐ+ 型Ｔｌx Ｇａ1-x Ａｓベース層２５を用いるようにしたから、ベース層２５のポテンシャル勾配を大きくすることができ、ベース層内での電子速度を加速することができ、ベース走行時間を短縮できる効果がある。
【００９３】
また、ポテンシャル傾斜を保ったまま格子不整転位を発生させることなくベース層２５を厚くすることにより、ベース抵抗を小さくすることができる効果がある。
【００９４】
なお、本実施の形態６においては、Ｔｌ組成比ｘがベース層側に向かって連続的に増加しているｎ型Ｔｌx Ｇａ1-x Ａｓ第２コレクタ層と、Ｔｌ組成比ｘがコレクタ側からエミッタ側に向かって連続的に減少しているｐ+ 型Ｔｌx Ｇａ1-x Ａｓベース層２５とを用いた場合について説明したが、本発明においては、第２コレクタ層は、ベース層側に向かってＴｌ組成比ｘが増加していれば、連続的な増加である必要はなく、例えば非線形的な増加であってもよく、また、ベース層は、エミッタ側に向かってＴｌ組成比ｘが減少していれば、連続的な減少である必要はなく、例えば非線形的な増加であってもよく、このような場合においても上記実施の形態６と同様の効果を奏する。
【００９５】
また、本実施の形態６においては、ＴｌＧａＡｓからなるベース層、及びＴｌＧａＡｓからなる第２コレクタ層を備えたＨＢＴについて説明したが、本発明は、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含む、格子定数がＧａＡｓよりも大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層、特に閃亜鉛鉱型III-Ｖ族混晶半導体層をベース層，及び第２コレクタ層として備えたＨＢＴにも適用できるものであり、このような場合においても上記実施の形態６と同様の効果を奏する。例えば、歪みを有するＡｌx1Ｇａx2Ｉｎx3Ｔｌx4Ａｓy Ｐ1-y （x1＋x2＋x3＋x4＝１，０≦x1＜１，０＜x2＜１，０≦x3＜１，０＜x4＜１）からなる層をベース層，及び第２コレクタ層として用いた場合においても上記実施の形態６と同様の効果を奏する。ただし、これらのIII-Ｖ族混晶半導体層の厚さは、ＧａＡｓ基板との格子不整合による転位が発生する臨界膜厚以下の厚さとする必要がある。
【００９６】
また、本実施の形態６においては、ベース層をｐ型とし、第１コレクタ層２３，第２コレクタ層２４，及びエミッタ層２６をｎ型とした場合について説明したが、本発明は、ベース層をｎ型とし、第１コレクタ層２３，第２コレクタ層２４，及びエミッタ層２６をｐ型とした場合においても適用できるものであり、このような場合においても上記実施の形態６と同様の効果を奏する。
【００９７】
また、本実施の形態６においては、ＧａＡｓ基板２１上に、第１コレクタ層２３、第２コレクタ層２４、ベース層２５、及びエミッタ層２６を順次積層してなるＨＢＴについて説明したが、本発明は、ＧａＡｓ基板２１上に、エミッタ層２６、ベース層２５、第２コレクタ層２４、及び第１コレクタ層２３を積層してなる構造のＨＢＴにおいても適用できるものであり、このような場合においても上記実施の形態６と同様の効果を奏する。
【００９８】
また、本実施の形態６においては、ＨＢＴについて説明したが、本発明は他のポテンシャル傾斜を有する層を備えた半導体デバイスにおいても適用できるものであり、このような場合においても本実施の形態６と同様の効果を奏する。
【００９９】
【発明の効果】
以上のようにこの発明によれば、ＧａＡｓ基板と、該ＧａＡｓ基板上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含む、格子定数がＧａＡｓより大きいIII-Ｖ族混晶半導体層を備えるようにしたから、このIII-Ｖ族混晶半導体層の、ＧａＡｓに対する格子不整をＩｎＧａＡｓ層よりも小さくするとともに、バンドギャップエネルギーをＩｎＧａＡｓ層よりも小さくすることができ、動作特性，及び信頼性に優れた半導体デバイスを提供できる効果がある。
【０１００】
また、この発明によれば、第１導電型ＧａＡｓ基板と、該ＧａＡｓ基板上に配置された、第１導電型下側クラッド層と、該下側クラッド層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含み、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層を有する活性層と、該活性層上に配置された第２導電型上側クラッド層と、該上側クラッド層上に配置された第２導電型コンタクト層とを備えるようにしたから、活性層内のIII-Ｖ族混晶半導体層のＧａＡｓに対する格子不整を小さくでき、信頼性に優れた半導体デバイスを提供できるとともに、活性層内のIII-Ｖ族混晶半導体層のバンドギャップエネルギーを小さくして、活性層の実効的バンドギャップエネルギーを小さくでき、特性に優れた半導体デバイスを提供できる効果がある。
【０１０１】
また、この発明によれば、半絶縁性ＧａＡｓ基板と、該ＧａＡｓ基板上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含み、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる電子走行層と、該電子走行層上に配置されたｎ型不純物を有する電子供給層と、該電子供給層上に配置されたｎ型不純物を有するコンタクト層と、該コンタクト層上に配置された該コンタクト層とオーミック接触するソース電極，及びドレイン電極と、上記コンタクト層の該ソース電極とドレイン電極とに挟まれた領域に設けられた、該コンタクト層の厚さよりも深い深さの開口部と、該開口部の底面上に配置された、該開口部の底面に露出した半導体層とショットキ接触するゲート電極とを備えるようにしたから、電子走行層の合金比率，ＧａＡｓに対する格子不整，及びバンドギャップエネルギーをＩｎＧａＡｓ層を電子走行層とした場合と比較して小さくすることができ、特性や信頼性を劣化させることなく、電子走行層の合金比率，電子有効質量，及びシート電子濃度を改善することができ、高性能な半導体デバイスを提供できる効果がある。
【０１０２】
また、この発明によれば、半絶縁性ＧａＡｓ基板と、該基板上に配置された第１導電型不純物を含む第１のコレクタ層と、該第１のコレクタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記第１のコンタクト層から離れるにしたがって所定の値となるまで増加している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる第１導電型不純物を含む第２のコレクタ層と、該第２のコレクタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記第２のコンタクト層から離れるにしたがって上記所定の値から連続的に減少している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる高濃度に第２導電型不純物を含むベース層と、該ベース層上に配置された、第１導電型不純物を含むエミッタ層と、上記第１のコレクタ層，ベース層，及びエミッタ層のそれぞれに取り付けられた、コレクタ電極、ベース電極、及びエミッタ電極とを備えるようにしたから、特性や信頼性を劣化させることなく、ベース層のポテンシャル傾斜を大きくでき、電子速度を加速してベース走行時間の短い高性能な半導体デバイスを提供できる効果がある。
【０１０３】
また、この発明によれば、半絶縁性ＧａＡｓ基板と、該基板上に配置された、第１導電型不純物を含むエミッタ層と、該エミッタ層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記エミッタ層から離れるにしたがって上記所定の値となるまで連続的に増加している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる高濃度に第２導電型不純物を含むベース層と、該ベース層上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含むとともに、上記Ｔｌの組成比が上記ベース層から離れるにしたがって上記所定の値から減少している、格子定数がＧａＡｓより大きく、ＧａＡｓと疑似格子整合するIII-Ｖ族混晶半導体層からなる第１導電型不純物を含む第２のコレクタ層と、該第２のコレクタ層上に配置された第１導電型不純物を含む第１のコレクタ層と、上記第１のコレクタ層，ベース層，及びエミッタ層のそれぞれに取り付けられた、コレクタ電極、ベース電極、及びエミッタ電極とを備えるようにしたから、特性や信頼性を劣化させることなく、ベース層のポテンシャル傾斜を大きくでき、電子速度を加速してベース走行時間の短い高性能な半導体デバイスを提供できる効果がある。
【０１０４】
また、この発明によれば、ＧａＡｓ基板と、該ＧａＡｓ基板上に配置された、III 族元素としてＴｌ及びＧａを含み、Ｖ族元素としてＡｓを含む、格子定数がＧａＡｓより大きいIII-Ｖ族混晶半導体層からなるコンタクト層と、該コンタクト層上に配置されたオーミック電極とを備えるようにしたから、ＧａＡｓ基板に対する格子不整を小さくしたまま、コンタクト層のバンドギャップエネルギーを小さくすることができ、表面荒れを起こすことなく、バンドギャップエネルギーを小さくしたコンタクト層が得られ、高性能な半導体デバイスを提供できる効果がある。
【０１０５】
また、この発明によれば、上記半導体デバイスにおいて、上記III-Ｖ族混晶半導体層の厚さを、格子不整合による転位が発生する臨界膜厚以下の厚さとしたから、動作特性，及び信頼性に優れた半導体デバイスを提供できる効果がある。
【０１０６】
また、この発明によれば、上記半導体デバイスにおいて、上記III-Ｖ族混晶半導体層をＴｌＧａＡｓ層としたから、動作特性，及び信頼性に優れた半導体デバイスを提供できる効果がある。
【図面の簡単な説明】
【図１】  本発明の実施の形態１に係る歪み量子井戸レーザの構造を示す断面図である。
【図２】  本発明の実施の形態２に係る歪み量子井戸レーザの構造を示す断面図である。
【図３】  本発明の実施の形態３に係るｐ−ＨＥＭＴの構造を示す断面図である。
【図４】  本発明の実施の形態４に係るｐ−ＨＥＭＴの構造を示す断面図である。
【図５】  本発明の実施の形態５に係るｐ−ＨＥＭＴの構造を示す断面図である。
【図６】  本発明の実施の形態６に係るＨＢＴの構造を示す断面図である。
【図７】  従来の歪み量子井戸レーザの構造を示す断面図である。
【図８】  従来のｐ−ＨＥＭＴの構造を示す断面図である。
【図９】  従来のＨＢＴの構造を示す断面図である。
【図１０】  従来の半導体デバイスにおける疑似格子整合的に形成された半導体層の格子不整転位発生の臨界を示す図である。
【符号の説明】
１  ｎ型ＧａＡｓ基板、２  ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ下側クラッド層、３  アンドープＧａＡｓ下側ガイド層兼障壁層、４  アンドープＴｌ0.23Ｇａ0.77Ａｓ量子井戸層、４ａ  アンドープＴｌ0.115 Ｇａ0.885 Ａｓ量子井戸層、５  アンドープＧａＡｓ上側ガイド層兼障壁層、６  ｐ型Ａｌ0.3 Ｇａ0.7 Ａｓ上側クラッド層、７  ｐ型ＧａＡｓコンタクト層、８  絶縁膜、９  表面オーミック電極、１０  裏面オーミック電極、１１  半絶縁性ＧａＡｓ基板、１２  アンドープＧａＡｓバッファ層、１３  アンドープＴｌ0.13Ｇａ0.87Ａｓ電子走行層、  １３ａ  アンドープＴｌ0.2 Ｇａ0.8 Ａｓ電子走行層、１３ｂ  アンドープＴｌ0.13Ｇａ0.87Ａｓ電子走行層、１４  アンドープＡｌ0.25Ｇａ0.75Ａｓスペーサ層、１５  ｎ型Ａｌ0.25Ｇａ0.75Ａｓ電子供給層、１６  ｎ+ 型Ｔｌ0.4 Ｇａ0.6 Ａｓコンタクト層、１６ａ  ｎ+ 型ＧａＡｓコンタクト層、１７  ソース電極、１８  ゲート電極、１９  ドレイン電極、２１  半絶縁性ＧａＡｓ基板、２２ｎ+ 型ＧａＡｓコレクタコンタクト層、２３  ｎ型ＧａＡｓ第１コレクタ層、２４  ｎ型Ｔｌx Ｇａ1-x Ａｓ第２コレクタ層（ｘ＝０→０．２）、２５  ｐ型Ｔｌx Ｇａ1-x Ａｓベース層（ｘ＝０．２→０）、２６  ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓエミッタ層、２７  ｎ+ 型ＧａＡｓエミッタコンタクト層、２８  エミッタ電極、２９  ベース電極、３０  コレクタ電極、３１  アンドープＩｎ0.26Ｇａ0.74Ａｓ電子走行層、４１  アンドープＩｎ0.23Ｇａ0.77Ａｓ量子井戸層、５１ｐ型Ｉｎx Ｇａ1-x Ａｓベース層（ｘ＝０．２→０）、６１  ｎ型Ｉｎ0.4 Ｇａ0.6 Ａｓコンタクト層、７１  ｎ型Ｉｎx Ｇａ1-x Ａｓ第２コレクタ層（ｘ＝０→０．２）。
【図１】
0003898786.tif 000010
【図２】
0003898786.tif 000011
【図３】
0003898786.tif 000012
【図４】
0003898786.tif 000013
【図５】
0003898786.tif 000014
【図６】
0003898786.tif 000015
【図７】
0003898786.tif 000016
【図８】
0003898786.tif 000017
【図９】
0003898786.tif 000018
【図１０】
0003898786.tif 000019