(57)【特許請求の範囲】
【請求項１】
イメージセンサアレイにおいて、
複数の光センサと、
出力ラインと、
複数のコネクタであって、それぞれが、前記複数の光センサの各々に関連し、且つ該関連する光センサを前記出力ラインに選択的に接続するコネクタと、
前記複数の光センサの一つを選択するセレクタであって、前記選択された光センサに関連するコネクタを閉じることによって前記出力ライン上に信号を出力するためのセレクタと、
前記コネクタに関連する光センサからの信号の代わりに、所定電圧の電源にコネクタを接続するテストラインと、
前記テストラインと前記コネクタとの間に挿入されたスイッチであって、テストラインをコネクタに接続するように動作するスイッチと、
前記セレクタと前記スイッチとの間に挿入された選択ラインであって、前記セレクタからの信号に応答して、スイッチがテストラインをコネクタに接続することを可能にする選択ラインと、
前記セレクタと各スイッチとの間の前記選択ライン上に配置されたＡＮＤゲートとを備え、該ＡＮＤゲートは、外部信号ラインに接続された入力を有し、該外部信号ラインは、所定の信号が付与された時、前記ＡＮＤゲートが、前記選択ラインを完成するのを可能にする、
ことを特徴とするイメージセンサアレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ラスタ入力スキャナを用いるイメージセンサアレイに関し、より詳細には、各々の光センサが、個別の（電荷）移送回路を有する感光性チップに関する。
【０００２】
【従来の技術】
イメージセンサアレイは、通常、光センサのリニアアレイで成り、画像支持原稿文書をラスタ走査して、各光センサで読み取った微細な画像領域を画像信号電荷に変換する。積分の期間の後に、画像信号電荷は、増幅されて、アナログビデオ信号として、共通の出力ラインすなわちバスへ、逐次付勢されるマルチプレクサ用トランジスタを経て、移送される。
【０００３】
高性能のイメージセンサアレイのために、好ましい設計においては、光学的な縮小をせずに１対１の像形成を可能にするように、走査されるページの幅に匹敵する幅の光センサアレイが含まれる。しかし、この全幅アレイを提供するには、多数の光センサを形成するために、相当に大きなシリコン構造体を用いなければならない。このような大きなアレイを形成する好ましい設計は、アレイを数個の突合せ接合されたシリコンチップで形成させる。提案された１つの設計では、１つのアレイは、２０個の、端と端とが相互に突合せ接合されたシリコンチップで成るように計画され、各々のチップは、１インチ当り４００個の光センサの間隔をもって、２４８個の能動光センサを有する。
【０００４】
イメージセンサアレイの実際の応用では、代表的に、数個の突合せ接合された半導体チップが長いアレイを形成するために必要になるので、チップが長いアレイとして組込まれる前に、個々のチップへのテストを行うことが重要になる。アレイに組込んだ後に、特定のチップ又は個々のセンサ又は移送回路の欠陥を発見することは、チップをアレイから除去することを必要とし、高価で時間のかかる処理が必要になる。従って、チップがアレイに組込まれる前に、より好ましくはチップがウエハから等分のさいの目にダイス切りされる前に、チップ構造体の中に、個々の光センサ又は個々の移送回路をテストするシステムが提供されることが望まれる。
【０００５】
本発明の目的は、個々の光センサに関連する回路をテストするのに有用な回路がチップの設計に含まれる、イメージセンサアレイを提供することにある。
【０００６】
米国特許第５，４５１，７６８号は、２ステージの電荷移送回路を有するイメージセンサアレイを開示しており、更に、そこでは、所望のバイアスを各々の光センサに配置したオンチップテスト回路を、外部的にテストする事が出来る。
【０００７】
米国特許第５，４５２，００１号は、イメージセンサアレイの光センサ読出し技術を開示し、イメージセンサアレイにおける各々の移送回路上の信号は、連続的にシフトレジスタによって選択される。
【０００８】
【課題を解決するための手段】
本発明によると、複数の光センサと出力ラインと複数のコネクタとから成る、イメージセンサーアレイが提供される。コネクタは、複数の光センサの各々に関連し、光センサを出力ラインに選択的に接続する。セレクタが、複数の光センサの１つの選択するのに設けられており、選択した光センサに関連するコネクタを閉じることによって、出力ライン上に信号を出力する。テストラインが、前記コネクタに関連する光センサからの信号の代わりに、所定電圧の電源に、コネクタを接続するように設けられている。
【０００９】
【発明の実施の形態】
図１は、本発明による読出しシステムの基本要素を示す概略図である。１組の光センサ１０ａ〜１０ｚが設けられており、これらは（電荷）移送回路１４ａ、１４ｂ等に接続されており、これらの移送回路は、シフトレジスタ１８の形をとるセレクタによって付勢される。シフトレジスタ１８には、１本のライン２２に沿って配置された１組のハーフステージ２０ａ、２０ｂ等が設けられ、これらのハーフステージ２０ａ、２０ｂ等は、ピクセルクロックライン２４によって付勢される。この設計において顕著なのは、各々の移送回路１４とそれに関連する出力ラインすなわちビデオライン１２ａとの間に、セレクタスイッチすなわちコネクタ１５ａ, １５ｂ等が配置されているすることであり、各スイッチは、シフトレジスタ１８の対応するステージすなわちハーフステージ２０ａ、２０ｂ等の１つに関連している。シフトレジスタ１８の適当なステージすなわちハーフステージが付勢されると、関連するコネクタ１５のベースは、移送回路１４とビデオラインの間の接続を閉じる。
【００１０】
本発明の実施例によると、光センサ１０ａ…１０ｚのリニアアレイは、奇数番の組と偶数番の組とが交互に接続されるように配置されており、光センサ１０ａと１０ｃのような奇数番の組は、関連する移送回路１４ａ, １４ｃ等を経て、奇数ビデオライン１２ａに接続され、光センサ１０ｂと１０d のような偶数番の光センサは、関連する移送回路１４ｂ, １４ｄ等を経て偶数ビデオライン１２ｂに接続される。ビデオライン１２ａは、奇数番の光センサのビデオ出力のみを受け取り、ビデオライン１２ｂは、偶数番の光センサのビデオ出力のみを受け取る。奇数と偶数の両方の光センサは、ハーフステージ２０ａ、２０ｂ等を有する単一のシフトレジスタ１８によって制御されるので、奇数ビデオライン１２ａと偶数ビデオライン１２ｂ上の並列ビデオ信号を、並列に出力する事が出来る。
【００１１】
シフトレジスタ技術において、「ステージ」は、単一のクロックパルスによって変えられるシフトレジスタの一部分として定義され、故に、厳密な定義によると、２０ａ  と２０ｂ  のようなハーフステージの奇数番と偶数番の各対が、１つのステージとなる。しかし、本明細書と請求項においては、語句「ステージ」は、説明された設計におけるシフトレジスタのハーフステージにも適用されると理解されたい。又、本発明によると、シフトレジスタ１８に応答する１５のようなコネクタは、移送回路１４に組み入れることもできる。
【００１２】
図２は、本発明のテストモード能力を組み入れた、リニアアレイの２個のイメージセンサ回路を示す詳細な回路図である。図２において、光センサ１０ａは、増幅器を有する移送回路１４ａを介して信号をビデオライン１２ａに出力する。同様に、光センサ１０ｂは、信号を、増幅器を有する移送回路１４ｂを経て、ビデオライン１２ｂに出力する。１４ａ、１４ｂのような移送回路は、ある程度の数のスイッチとバイアスを含んでいるが、その動作については、例えば、米国特許第５，０８１，５３６号で詳細に論議されている。更に、各々１５ａ, １５ｂで示されるコネクタは、移送回路１４と関連する出力ライン１２ａ又は１２ｂを最終的に接続するために用いられる。コネクタ１５ａ、１５ｂは、上述されたように、シフトレジスタ１８における２０ａ, ２０ｂのような１ステージすなわちハーフステージのゲートの位置で最終的に接続される。
【００１３】
本発明の実施例によると、更に、１０ａ、１０ｂのような各々の光センサに関連して、ここで選択ラインと呼ばれる３０ａ、３０ｂが設けられており、選択ラインは、コネクタ１５ａ, １５ｂがシフトレジスタ１８の１ステージに関連するように延びており、更に、３１ａ, ３１ｂのようなＡＮＤゲートを経て、関連の光センサ１０ａ, １０ｂの出力と並列のスイッチ３２ａ, ３２ｂへ延びている。このスイッチ３２ａ, ３２ｂは、閉じた時に、移送回路をテストライン３４ａ, ３４ｂからの外部電圧によってバイアスするように配置され、そのテストラインは、最終的に、所定の定電圧の外部電源３５に接続される。図２に示されるように、各選択ライン３０ａ, 又は３０ｂがハイレベルにあると、スイッチ３２ａ又は３２ｂがテストライン３４ａ, ３４ｂ上で電圧源３５に接続し、それによって光センサ１０ａ又は１０ｂからの出力の代わりに、テストライン３４ａ, ３４ｂからの所定のバイアスが生じせしめられ、各移送回路１４ａ, １４ｂに所定のバイアスを与える。
【００１４】
通例、センサアレイを有するチップがテストモードにある時、光センサ１０ａ, １０ｂのどれからも顕著な電気的出力が無いように、チップは暗所におかれ、スイッチ３２ａ又は３２ｂが閉じられた状態では、移送回路１４ａ, １４ｂに入力される唯一の信号は、電源３５からのテストライン３４ａ, ３４ｂ上の所定のバイアスである。なお、イメージセンサアレイの特定の設計に依存して、多数のイメージセンサの各々に関連する種々のライン３４が、電圧電源３５への共通バスによって取付けられてもよく、また、電圧電源３５は、チップ内に配置されてもよく、チップ内に配置されなくてもよい。
【００１５】
ＡＮＤゲート３１ａ, ３１ｂが、選択ライン３０ａ, ３０ｂ上に配置されていることに注目されたい。ＡＮＤゲートへの１個の入力は、勿論、シフトレジスタ１８のステージからのラインで、これは、特定の光センサが付勢される時に、コネクタ１５ａ, １５ｂを閉じるために用いられる。ＡＮＤゲート３１ａ, ３１ｂへの他の入力は、ここではイネーブルライン３６ａ, ３６ｂと呼ばれ、チップをテストモードに置こうとする時、外部的に付勢出来るある種の手段（例えば、ボンデングパッド）に、最終的に接続される。図２の回路素子の配置に見られるように、イネーブルラインが、幾つかの又は全てのイメージセンサについて付勢されると、シフトレジスタ１８のステージ２０ａ, ２０ｂとの接続が、ＡＮＤゲート３１ａ, ３１ｂを介して行われ、その結果、スイッチ３２ａ, ３２ｂを閉じ、テストライン３４ａ, ３４ｂからの所定のバイアスが、移送回路１４ａ, １４ｂに与えられるようにする。
【００１６】
このようにして、シフトレジスタ１８に沿った通常の読出し処理が用いられ、一連の画像センサによって、光センサ１０ａ, １０ｂからの信号を読み出す代わりに、ライン３４ａ, ３４ｂからの所定の電圧の「制御された入力」を用いた出力が読出される。移送回路１４ａ, １４ｂの動作（又はふるまい）は、このように、関連する光センサ１０ａ, １０ｂとは独立してテストされる。イネーブルラインが消勢されると、チップはテストモードを終え、光センサ１０ａ, １０ｂからの実際の読出しを可能にし、移送回路１４ａ, １４ｂに与えられる。
【００１７】
イメージセンサアレイがテストモードにある時は、種々の技術が個々の移送回路の動作（又はふるまい）をテストするのに適用できる。例えば、テストライン３４ａ, ３４ｂ等の電圧入力が一定レベルに保たれ、且つ移送回路の出力が読み出される場合、全ての移送回路の等しい出力からの偏差によって、欠陥のある移送回路を認識することができる。同様に、テストラインに交番する固定電圧（例えば、種々の周波数での矩形波）をテストラインに与えながら移送回路からの出力を読出すことが、種々の移送回路の応答時間を測定するのに使用できる。又、アレイの奇数番及び偶数番の光センサについて、独立して制御可能なテストラインを設けることができ、これにより、例えば、移送回路の偶数番の組だけに入力されるようになり、移送回路の動作の精密な測定を行うのに有用になる。
【００１８】
本発明と上記参照の米国特許第５，４５１，７６８号（本発明の共同発明者の一部が、共同発明者である）との違いは、米国特許５，４５１，７６８号が、光センサをバイアスする特殊な目的で、外部テストバイアスを移送回路の特定の場所に配置していることにある。初期の光センサのバイアスは、事実、光センサの応答を測定する上で、重要なパラメータとなっている。しかし、本発明では、テストバイアスの提供に向けられており、このテストバイアスは基本的には光センサの信号に置換えられ、それによって、各移送回路は、関連する光センサとは独立にテストされる。上記の米国特許では、外部バイアスは、光センサに影響する点に置かれるが、本発明では、装置がテストモードにある間は光センサはシステムから分離されており、上記の米国特許の光センサ上のいかなるバイアスも、本発明に直接関係するものではない。
【図面の簡単な説明】
【図１】  本発明の読出しシステムの為の、回路素子の配列を示す簡略化した概略図である。
【図２】  本発明に組み入れられるイメージセンサアレイの２つの光センサに関連する回路の詳細を示す回路図である。
【符号の説明】
１０      光センサ
１２      ビデオライン
１４      移送回路
１５      コネクタ
１８      シフトレジスタ
２０      ハーフステージ
２２      単一ライン
２４      ピクセルクロックライン
３０      選択ライン
３１      ＡＮＤゲート
３２      スイッチ
３４      テストライン
３５      外部電源
【図１】
0003988848.tif 000002
【図２】
0003988848.tif 000003