(57)【特許請求の範囲】
【請求項１】
ノードを有する基板上にストレージセルキャパシタを形成する方法において、
第１開口部を有する第１絶縁層を前記基板上に形成する工程と、
前記第１開口部内にコンタクトプラグを形成する工程と、
前記第１開口部内における前記コンタクトプラグ上に凹部分を形成する工程と、
前記凹部分内に反応阻止層を形成し、前記反応阻止層の横方向のエッジが前記第１絶縁層によって囲まれている工程と、
前記第１絶縁層上に第２絶縁層を形成し、前記第２絶縁層が前記反応阻止層上にある第２開口部を有する工程と、
前記第２開口部を満たしながら前記第２絶縁層上に導電層を形成する工程と、
マスクを使用して前記導電層を乾式エッチングして前記導電層の上部をエッチングする工程と、
前記同一のマスクを使用して前記導電層を湿式エッチングしてストレージノード電極を形成する工程とを含むことを特徴とするキャパシタの形成方法。
【請求項２】
前記マスクは、酸化物、窒化物、ＴｉＮ、ＴｉＯ２、ＴｉＳｉＮ及びＴｉＡｉＮからなるグループから選択されたことで構成されている、請求項１に記載の方法。
【請求項３】
前記乾式エッチングは、６０秒以下の間実行される、請求項１に記載の方法。
【請求項４】
前記湿式エッチングは、総量に対して０乃至８０％の純水と、３：１から１５：１の範囲から選択された比率のＨＣｌ／ＨＮＯ３とからなるケミカルを使用して、４０乃至１００゜の温度で行われる、請求項１に記載の方法。
【請求項５】
前記導電層を湿式エッチングした後、前記第２絶縁層を除去する、請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体製造技術に関するものであり、より詳しくはＤＲＡＭ（ｄｙｎａｍｉｃ  ｒａｎｄｏｍ ａｃｃｅｓｓ  ｍｅｍｏｒｙ）内に使用するセルキャパシタの形成方法に関するものである。
【０００２】
【従来の技術】
メモリ装置がもっと緊密なることによって、回路要素のサイズを減らすことが必要である。ＤＲＡＭ装置のストレージ容量（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｙ）を維持して、そしてその装置のサイズを減少させるための１つの方法はストレージセルキャパシタの誘電体層の誘電係数（ｄｉｅｌｅｃｔｒｉｃ  ｃｏｎｓｔａｎｔ）を増加させるものである。２５６メガビット（Ｍｂ）、又はそれ以上のメモリに必要な電荷ストレージ効率（ｃｈａｒｇｅ  ｓｔｏｒａｇｅ  ｅｆｆｉｃｉｅｎｃｙ）を達成するため、高誘電係数、通常的に５０以上の誘電係数を有する物質がストレージノード電極（即ち、下部キャパシタ電極）とセルプレートキャパシタ電極（ｃｅｌｌ  ｐｌａｔｅ  ｃａｐａｃｉｔｏｒ  ｅｌｅｃｔｒｏｄｅ：即ち、上部キャパシタ電極）との間にある誘電体層として使用されることができる。誘電係数は物質の重要な特性としてその誘電係数を有する物質が両電極との間に置かれるときその物質にストレージできる電荷両に比例する。高誘電係数物質の中、特に（Ｂａ、Ｓｒ）ＴｉＯ3［ＢＳＴ］物質が高集積度を有する半導体回路装置に主に使用される。ＢＳＴ膜を使用するキャパシタ構造として形成されることにもかかわらず、望んだキャパシタンス値を各々の得ることができる。
【０００３】
不幸にもＢＳＴ物質はＳｉ4Ｎ4とＳｉＯ2／Ｓｉ4Ｎ4混合物質のより低い誘電係数と比較すると、現存する工程と両立することができないことに加えて、容易にポリシリコン電極上に塗布されることができない。このように相反される点は高誘電体係数物質の塗布工程中に又はアニーリング工程中に存在する酸素（Ｏ2）が多く雰囲気（Ｏ2 ｒｉｃｈ  ａｍｂｉｎｅｔ）の結果である。この酸素は以前にストレージノードプレート用として使用された物質に一部分を酸化させる。または前に使用された物質を採用する熱的サイクル（ｔｈｅｒｍａｌ  ｃｙｃｌｅｓ）のうち、セルプレート物質の誘電体内に拡散に起因して物理的に劣化される。
【０００４】
ＢＳＴを内装しているストレージしているストレージセルにおいて、これらの問題点の幾つかが解決された。ストレージノード電極は通常的にポリシリコンプラグ（ｐｏｌｙｓｉｌｉｃｏｎ  ｐｌｕｇ）上に順番に置かれている反応防止層上にある白金層（ｐｌａｔｉｎｕｍ  ｌａｙｅｒ）を含んでいる。最近に白金はＢＳＴ塗布工程又は後続のアニーリング工程のうちに酸化されないためキャパシタ電極で使用されて来た。酸化される電極はＢＳＴ膜下にある低い（低）誘電係数物質層を有することができ、高誘電係数物質によって提供される長所を無くしてしまう。反応阻止層（反応防止層：ｒｅａｃｔｉｏｎ  ｂａｒｒｉｅｒ  ｌａｙｅｒ）としてはチタン窒化物（ｔｉｔａｎｉｕｍ  ｎｉｔｒｉｄｅ）、タンタルリュウム（ｔａｎｔａｌｕｍ）等がある。加えて、反応阻止層は、その上部表面がＢＳＴ塗布表面がＢＳＴ塗布工程の中激しく酸化される条件から保護される。  図１はタンタルリュウム、チタン窒化物のような反応阻止層１を含む従来の技術のストレージノード電極２を示している。
【０００５】
しかしながら、この工程の中に形成された反応阻止層１の側壁４は続くＢＳＴの塗布工程の間に酸化されやすい。この反応阻止層１が酸化されるため、絶縁膜５によって、規定されているポリシリコンプラグ３はまた酸化されやすい。ポリシリコンプラグ３と反応阻止層１の物質の一部分が酸化によって消耗されるとき、ストレージセルキャパシタのキャパシタンスは、ストレージノード電極が部分的に酸化されることに起因して形成された低誘電係数物質の膜によって部分的に覆うため減少される。このようなキャパシタンスの減少は結局漏洩電流の増加を発させる。
【０００６】
又は、高誘電係数物質であるＢＳＴの塗布工程のうちアニーリング工程の間に、酸素Ｏ2はグレーン境界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）を通じて白金のストレージノード電極２に浸透され、ポリシリコンプラグ３の表面を酸化されるようにして、そして、白金そのもの自体はポリシリコンと反応してそのものとの間にシリサイド混合膜を形成する。
【０００７】
加えて、ストレージノードのコンタクト抵抗はＢＳＴ及びその他の高誘電係数物質の塗布工程のうちに反応阻止層が劣化される結果でポリシリコンプラグ３と反応阻止層１との間に急激に増加する。
【０００８】
白金２の形成に続いて、図２に示したように、高誘電体であるＢＳＴの薄い膜８を白金２上に形成された後、最終的に上部キャパシタ電極であるセルプレイトキャパシタ電極７がＢＳＴ膜８上に形成される。その結果、ストレージセルキャパシタが完全に形成される。
【０００９】
図２に示されたキャパシタの構造は、工程中に実際に実現できない理想的な構造である。特に図３を参照すると、反応阻止層１の側壁４が酸化されて、くさび（ｗｅｄｇｅ）形状の酸化膜８が形成される。その結果、ＴｉＮの反応阻止層１からチタンオクサイドを形成する。これは実際にその部分にストレス及びクレーキングが発生する。
【００１０】
というわけで、反応阻止層の部分的な酸化を最小化してポリシリコンプラグと反応阻止層との間にコンタクト抵抗を減少させるための方法がＵＳ  Ｐａｔ．  Ｎｏ．５，３８１，３０２に開示されている。この方法において、図４に示したようにストレージセルキャパシタは原子の拡散を防止する反応阻止層を有するストレージノード電極の特徴を有する。この反応阻止層はシリコン拡散を防止するチタンナイトライド又はその他の物質である。反応阻止層は導電層プラグ１３と白金のように酸化されない導電物質１２との間に挟み込んでいる。誘電体層１７，代表的にＢＳＴ層は酸化されていない導電物質１２上に塗布されている。反応阻止層はその側壁に絶縁層１５によって囲まれている。反応阻止層は２つの層、即ち、チタンシリサイドのような第１阻止層１６とチタンナイトライドのような第２阻止層１１で構成されている。
【００１１】
図４のキャパシタ形成方法はＢＳＴ膜の塗布工程又は後続のアニーリング工程中に図３で示されたようにくさび形状の酸化膜が形成されることを防止できるが、その他の新たな問題点を有している。図４の白金層１２をエッチングするとき、電極形成用マスクを使用する乾式エッチングだけで白金層１２がパターンニングされるから、このようなキャパシタの形成方法は図１ないし図３に示された方法と同様に設計ルール（ｄｅｓｉｇｎ  ｒｕｌｅ）が少さい、即ち、高集積度の半導体メモリ装置の製造に適用されることができない。このようなキャパシタの形成方法、特に、白金キャパシタ電極の形成方法が図５ないし図７に例示されている。
【００１２】
図５から７までを参照すると、例えば、ＴｉＮの層２３が半導体基板２０上で絶縁層２２によって定義された導電性プラグ２１上に形成されている。反応阻止層として機能するＴｉＮ層２３上に白金層２４が形成されているし、その上に、下部キャパシタ電極を形成するためのポトレジストマスク２６が形成されている。続いて、マスク２６を使用して白金層２４の乾式エッチングをすると、飛び上がった白金粒子２８の一部分がマスク２６の側壁に付着され、マスク２６は図６のようなプロフィル（ｐｒｏｆｉｌｅ）を有する。図６から分かるように白金粒子はマスク２６の上部側壁部から下部側壁に下がれば、下がれると、より多く付着されるため、マスク２６の底部部分が広くなる。このようなプロパイルを有するマスクを使用して継続して乾式エッチング工程を実行すると、白金層２６はパータニングされ、図７のように緩やかな傾斜面を有する。
【００１３】
上述したキャパシタの形成方法が高集積度の半導体メモリ装置の製造に適用されるとき、約７０度以下の傾斜角を有する白金の下部キャパシタ電極パータンが電気的に互いに分離できなくなる問題点を発する。
【００１４】
【発明が解決しようとする課題】
従って、本発明の目的はキャパシタのストレージノード電極下に互いに対抗しながら、凹部分を有する反応阻止層を有し、そして、酸化阻止物層がストレージノード電極がＢＳＴ塗布工程或いは後続のアニーリング工程中に酸化されることを防止するため、凹部分の両方に形成されているストレージキャパシタの形成方法を提供することにある。
【００１５】
本発明のその他の目的は白金のストレージノード電極がダマシン（ｄａｍａｓｃｅｎｅ  ｐｒｏｃｅｓｓ）によって形成され、白金の一部分が電極形成用マスクを利用して、乾式エッチングされ、そして、その残り部分は乾式エッチング工程の間に飛ばされた白金粒子の付着によってもっと広くなった底部部分を有する同一な電極形成用マスクを使用して湿式エッチングされるストレージキャパシタの形成方法を提供することにある。
【００１６】
本発明のその他の目的はストレージノード電極が急激に傾斜されたパータンを有するストレージセルキャパシタの形成方法を提供することにある。
【００１７】
本発明のその他の特徴は高集積度を有する半導体装置に特に適合したストレージセルキャパシタの形成方法を提供することにある。
【００１８】
本発明のその他の特徴は急激な傾斜面を有する白金層を有し、そして高誘電体物質の塗布工程又は後続のアニーリング工程の中に酸化されることを防止することができる反応阻止層を有するストレージノードを有するキャパシタの形成方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の１特徴によると、ノードを有する基板上にストレージセルキャパシタの形成方法にておいて、ノード上に反応阻止層を形成する工程と、反応阻止層上に白金層を形成する工程と、白金層及び反応阻止層を順序に乾式エッチングして、ストレージノード電極を形成する工程と、反応阻止層を湿式エッチングして反応阻止層の横方向のエッジを形成する工程と、反応阻止層を含んで白金層上に酸化阻止層を形成する工程と、酸化阻止層を乾式エッチングして反応阻止層の横方向のエッジ上と白金層の下に酸化阻止スペーサーを形成する工程とを含む。湿式エッチング工程は、Ｈ2Ｏ2、ＨＦ及び純水（ｄｅｉｏｎｉｚｅｄ）を含むケミカル、又はＨ2Ｏ2、ＮＦ4ＯＨ及び純水を含むケミカルを使用する。
【００２０】
本発明の他の特徴によると、ノードを有する基板上にストレージセルキャパシタの形成方法において、ノード上に反応阻止層を形成する工程と、反応阻止層上にストレージノード電極を形成する工程と、反応阻止層の両側壁とストレージノード電極の下に凹部分を形成する工程と、凹部分に酸化阻止スペーサーを形成する工程とを含む。
【００２１】
本発明の他の特徴によると、ノードを有する基板上にストレージセルキャパシタの形成方法において、ノード上に反応阻止層を形成する工程と、反応阻止層上に導電層を形成する工程と、マスクを使用して導電層を乾式エッチングする工程と、同一のマスクを使用して導電層を湿式エッチングしてストレージノード電極を形成する工程と、反応阻止層を乾式エッチングする工程と、反応阻止層の両側壁とストレージノード電極下に凹部分を形成する工程と、凹部分に酸化阻止層を形成する工程とを含むことをキャパシタの形成方法。
【００２２】
本発明の他の特徴によると、ノードを有する基板上にストレージセルキャパシタの形成方法において、第１絶縁層がノード上に第１開口部を有するが、基板上に第１絶縁層を形成する工程と、第１開口部内にコンタクトプラグを形成する工程と、コンタクトプラグ上に、そして第１開口部内に負凹部分を形成する工程と、凹部分内に反応阻止層を形成し、反応阻止層の横方向のエッジが第１絶縁層によって囲まれている工程と、第１絶縁層上に第２絶縁層を形成し、第２絶縁層が反応阻止層上にある第２開口部を有する工程と、第２開口分部を満たしながら第２絶縁層上に導電層を形成する工程と、マスクを使用して導電層を乾式エッチングして導電層の上部をエッチングする工程と、同一のマスクを使用して導電層を湿式エッチングしてストレージノード電極を形成する。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を添付図面、図５から図２４までを参照して詳細に説明する。
【００２４】
（実施形態１）
図８乃至図１１は、本発明の第１実施形態によってストレージノードキャパシタの形成方法の工程を示す断面図である。
【００２５】
図１０及び図１１を参照すると、本発明の第１実施形態による新規したキャパシタ形成方法は、ノードを有する半導体基板上に形成されたコンタクトプラグの上に反応阻止層４２及び白金層４４を順序に形成してから、反応阻止層４２を湿式エッチングして白金層４４の下に対向する側方向の凹部分４８を形成し、そして側壁スペーサー５２を凹部分４８上に、そして白金層４４の下に形成する工程を含む。高誘電体物質の塗布工程のうち、又は後続のアニーリング工程（ａｎｎａｌｉｎｇ  ｓｔｅｐｓ）のうち、反応阻止層４２の側部（ｅｄｇｅｓ）が酸化に対して抵抗力を有する側壁スペーサー５２によって酸化されることを防止されることができる。
【００２６】
図８を参照すると、半導体ウェーハ構造は、導電性の塗布された拡散領域３２を有するバルク基板３０を備えている。ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）のような絶縁物質の平坦化された層３４は、基板３０上に提供されている。コンタクト開口部（ｃｏｎｔａｃｔ  ｏｐｅｎｉｎｇ）３６は、絶縁層３４を通して拡散領域３２の内部を向かって形成されている。このコンタクト開口部３６は、電気的に導電性を有する物質３８、望ましくは、ポリシリコンで満たされて、コンタクトプラグ３８が形成される。コンタクトプラグ３８は、キャパシタへの電気的な接続を形成するノード（ｎｏｄｅ）を構成する。シリサイド層（ｓｉｌｉｃｉｄｅ  ｌａｙｅｒ）４０は、コンタクト抵抗を減少するためコンタクトプラグ３８の上に形成されている。このシリサイド層４０は、実際にコンタクトプラグ３８の一部分をエッチングし、そしてこのエッチングによってコンタクトプラグ３８内に形成されている凹部分（ｒｅｃｅｓｓ）上にシリサイド物質を塗布することによって形成される。電気的な導電性を有する反応阻止層４２は、平坦化された絶縁層３４の上に提供されている。この反応阻止層４２は、ＴｉＮ、ＴａＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮそしてこれらの化合物で構成されるグループのうち、選択された物質からなる。又電気的な導電性を有する物質の層４４が反応阻止層４２上に塗布されてストレージノード電極を形成する。ストレージノード４４用で望ましい物質は、白金（ｐｌａｔｉｎｕｍ：Ｐｔ）である。この実施形態では、反応阻止層４２が望ましくはＴｉＮからなる。図８乃至図１１で図示されたようにシリサイド層４０がコンタクトプラグ３８と反応阻止層４２の間に形成されていても、反応阻止層４２がシリサイド層を使用しないで、コンタクトプラグ３８の上に形成されることができる。
【００２７】
図９を参照すると、白金層４４と反応阻止層４２は、フォトレジストパターン等のストレージノード形成用マスク４６を使用して連続的にエッチングされて、ストレージノード電極が形成される。白金層４４は、酸化に対して抵抗力を有するため、後続の高誘電係数物質塗布、即ちＢＳＴの塗布工程に対して優秀な表面を提供する。又白金層４４は、チタン窒化物層（ｔｉｔａｎｉｕｍ  ｎｉｔｒｉｄｅ  ｌａｙｅｒ）４２の上部表面が後続のＢＳＴ塗布工程のうち、激しい酸化条件から保護できる。
【００２８】
図１０及び図１１は、本発明の第１実施形態による方法概念を示している。図１０で、マスク４６を除去した後、反応阻止層４２は、又湿式ケミカル（ｗｅｔｅｔｃｈｉｎｇ  ｃｈｅｍｉｃａｌ）を利用して湿式エッチングされて白金層４４下に対向する凹部分４８を形成する。理想的には、凹部分４８を形成する湿式エッチング段階は、凹部分４８の側部（ｅｄｇｅ）５０がコンタクト３８によって規定されるノードから側方向の外側に外れているようにする。反応阻止層４２がＴｉＮである場合、凹部分４８を形成する湿式エッチングケミカルは、酸化剤としてＨ2Ｏ2と、ＨＦ及び純水（ｄｅｉｏｎｉｚｅｄ  ｗａｔｅｒ）を混合する第１ケミカル溶液、又はＨ2Ｏ2と、ＮＨ4ＯＨ及び純水を混合する第２ケミカル溶液である場合もある。第１及び第２ケミカル溶液で、Ｈ2Ｏ2の濃度は、１ｗｔ％乃至３６ｗｔ％の範囲内にあるし、そしてＨＦの濃度は、５０％の範囲内にある。第１ケミカル溶液のＨ2Ｏ2とＨＦは、３００：１乃至５０：１の比率であり、そして第２ケミカル溶液のＨ2Ｏ2とＮＨ4ＯＨは、１：１０乃至１０：１の比率である。第１ケミカル溶液が使用される場合には、湿式エッチング段階は、３０秒乃至１０分の間、２０℃乃至７０℃の温度で実行される。又は、第２ケミカル溶液が使用される場合には、その湿式エッチング段階は、３０秒乃至２０分の間、２０℃乃至７０℃の温度で実行される。
【００２９】
万一、反応阻止層がＴｉxＳｉy目標（ｔａｒｇｅｔ）をスパッタリングすることによって形成されたＴｉＳｉＮを含んでいたら、ＴｉＳｉＮ層はＴｉＮ膜上に少量のＳｉ3Ｎ4とＳｉを含む混合物質として存在する。それで、反応阻止層のＴｉＮ上（ＴｉＮｐｈａｓｅ）は、各々のケミカル溶液のＨ2Ｏ2によってエッチングされるが、ＴｉＳｉＮ層のＳｉ3Ｎ4とＳｉ上（Ｓｉ3Ｎ4  ａｎｄ  Ｓｉ  ｐｈａｓｅ）は、第１ケミカル溶液のＨＦによってエッチングされ、又は第２ケミカル溶液のＮＨ4ＯＨによてエッチングされる。
【００３０】
図１２は、本発明の第１実施形態によって製造されたストレージセルキャパシタのストレージ電極の斜視図を例示するＳＥＭ（ｓｃａｎｎｉｎｇ  ｅｌｅｃｔｒｉｃ  ｍｉｃｒｏｐｈｏｇｒａｐｈ）である。
【００３１】
一例として、３分の間、２０℃の温度で、７ｗｔ％乃至８ｗｔ％のＨ2Ｏ2と５０％のＨＦを２００：１の比率で含まれる湿式エッチングケミカルを使用して反応阻止層４２の湿式エッチング工程が実行される。その結果、図１２で自明のように、ストレージノード電極４４下にあるＴｉＳｉＮの反応阻止層４２が約２０オングストローム程度で湿式エッチングされて対向する凹部分４８を有する。
【００３２】
図１１を参照すると、酸化物の絶縁層が反応阻止層４２の凹部分４８を満たしながら半導体基板上に塗布され、続いてエッチ−バック（ｅｔｃｈ−ｂａｃｋ）されてストレージノード電極４４の凹部分４８上に絶縁体スペーサー５２を形成する。このようなエッチ−バックの工程マージン（ｐｒｏｃｅｓｓ  ｍａｒｇｉｎ）は、白金のストレージノード電極４４下に形成された凹部分４８の構造のため増加されることができる。又、ストレージノード電極４４の大部分が漏出される可能性があるため、絶縁体スペーサー５２が反応阻止層の側壁５０を完全に覆うだけではなく、白金層４４の下に形成されている。これは、最終的に製造されたストレージセルキャパシタの有効面積増加を得る。ここで、塗布された絶縁層が乾式過−エッチングされて絶縁体スペーサー５２を形成しても、反応阻止層４２のある程度の部分もストレージノード電極のアンダ−カットプロフィル（ｕｎｄｅｒ−ｃｕｔ  ｐｒｏｆｉｌｅ）のため漏出されない。
【００３３】
万一、絶縁体スペーサーを形成する工程が従来技術のように、反応阻止層の側方向の凹部分を形成しないで実行されると、絶縁体スペーサーが側方向の凹部分だけ形成されることができるように、そのスペーサーの形成のため塗布された絶縁物質を正確にエッジ−バックすることが難しい。一例として、絶縁体スペーサーの望ましくないパターンが図１１の点線５４によって表示されたように形成されると、そのように形成されたストレージセルキャパシタの有効面積は、ストレージノード電極のアンダ−カットプロファイルを有するストレージセルキャパシタに比較すると、減少される。又、塗布された絶縁層が絶縁体スペーサーを形成するため乾式過−エッチングされると、反応阻止層の一部分が漏出され易い。
【００３４】
続いて、工程が従来の方法によって続いてストレージセルキャパシタを完成する。例えば、図面には図示されなくても、ＢＳＴ、ＰＺＴ等の高誘電体層が半導体基板上に塗布されたキャパシタ誘電体層を形成し、そして白金等の導電層がキャパシタ誘電体上に塗布される。その結果、ストレージセルキャパシタが完全に製造される。
【００３５】
実施形態によると、高誘電体層の塗布工程のうち、反応阻止層の側方向の凹部分上に形成されたスペーサーのため反応阻止層の酸化が最小化されることができる。
【００３６】
（実施形態２）
図１３乃至図２４は、本発明の第２実施形態によるストレージセルキャパシタの形成方法の工程を示す断面図である。
【００３７】
本発明の第２実施形態によるキャパシタの新規した形成方法は、２つの特徴によって規定されることができる。そのうち、１特徴は、反応阻止層７８の側壁を酸化膜６４に囲むことであり、他の特徴は、８０°以上の傾斜面を有するが、キャパシタのストレージノード電極として機能する白金層８４を形成することである。この反応阻止層７８は、ポリシリコンプラグ７０の上部にある凹部分何に形成されているし、そして、酸化膜６４によって囲まれているため、ストレージノード電極がＢＳＴ塗布工程、又は構造のアニーリング工程のうち、酸化されることが防止される。又、白金層８４の上部は、２つの連続的なエッチング工程によって８０°以上の傾斜角を有する急速に偏ったパターンを有する。その連続的なエッチング工程のうち、１つは白金層８４の上部を部分的にエッチングする乾式エッチング工程であり、もう１つの工程は白金層８４の上部の余りの部分をエッチングする湿式エッチング工程である。その結果、白金層パターンは、互いに電気的に隔離されることができる。
【００３８】
図１３を参照すると、マスク６６は、自己−整列された基板コンタクト領域６３を規定している。酸化膜６４がエッチングされて望ましくは乾式エッチングされて導電的には塗布された拡散領域６２を有するバルク基板６０のコンタクト領域６３を漏出させるコンタクト開口部（ｃｏｎｔａｃｔ  ｏｐｅｎｉｎｇ）６８を形成する。
【００３９】
図１４を参照すると、基板６０とストレージセルキャパシタの間の電気的な接続を提供するため、例えばポリシリコンのコンタクトプラグ７０がコンタクト開口部６８内に形成される。ポリシリコンプラグ７０の形成方法として、２つの方法が使用されることができる。そのうち、１つはコンタクト領域６３から選択的にシリコンを成長する方法であり、もう１つはイン−シチュ（ｉｎ−ｓｉｔｕ）方式で塗布されたポリシリコンを塗布し、続いてエッジ−バック（ｅｔｃｈ−ｂａｃｋ）、又はＣＭＰ法で除去する方法である。
【００４０】
図１５を参照すると、ポリシリコンプラグ７０の上部は、凹部分７２を形成するため乾式エッチング工程中に除去される。ポリシリコンプラグ７０が選択的にシリコンを成長する工程中に形成される場合には、その成長を調節することによって凹部分７２が形成できる。
【００４１】
図１６を参照すると、チタンの第１阻止層７４が酸化膜６４とポリシリコンプラグ７０上に塗布される。このとき、アニーリング工程が実行され、そしてポリシリコンプラグ７０上に塗布される。このとき、アニーリング工程が実行され、そしてポリシリコンプラグ７０と接続されるチタン７４はポリシリコンと反応してチタンシリサイド（ｔｉｔａｎｉｕｍ  ｓｉｌｉｃｉｄｅ  ｌａｙｅｒ）７６を形成し、そしてポリシリコンプラグ７０と接触されないチタンは窒素と反応してＴｉＮを形成する。又窒素の薄膜がチタンシリサイド７６の上に形成されている。
【００４２】
図１７を参照すると、シリサイド化されない層（窒素のないアニーリング工程の場合には反応しないチタン、又は窒素のあるアニーリング工程の場合にはＴｉＮ）と薄膜の窒素層が湿式工程中に除去された。ポリシリコンプラグ７０上にあるチタンシリサイド７６をそのエッチング工程中に残させる。
【００４３】
図１８を参照すると、チタン窒化物（ｔｉｔａｎｉｕｍ  ｎｉｔｒｉｄｅ）の第２阻止層７８は、ＣＶＤ法（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、又は室温で実行されるスパッタリング法によって形成される。この実施形態では、図１８に図示されたように、チタン窒化物層７８は、反応しないチタンの除去後残っている凹部分７２の深さとほぼ同一の厚さを有する。チタンシリサイド層７６は、ポリシリコンプラグ７０とチタンニトリ層７８の間のコンタクト抵抗を低めるため提供されている。チタン窒化物層７８は、後続の高温のアニーリング工程中にポリシリコンプラグ７０とチタンシリサイド層７６のシリコン拡散を防止するための反応阻止層として機能する。
【００４４】
図１９を参照すると、少なくとも酸化膜６４を露出させるため、そしてチタンシリサイド層７６上にある凹部分７２内にあるチタン窒化物７８を残させるため、図１８のチタン窒化物層７８が望ましくはＣＭＰによって平坦化される。もちろん、シリコン拡散を防止するためチタン窒化物７８の十分な袱紗を維持することが重要である。チタン窒化物７８の上部だけが漏出され、そしてチタン窒化物側壁８０が酸化膜６４によって保護されることが分かる。
【００４５】
図２０を参照すると、酸化物質等の絶縁層８２がチタン窒化物層７８及び酸化膜６４上に塗布されてから、パターニングされて開口部８３を形成し、そしてチタン窒化物層７８の上部表面を漏出させる。
【００４６】
図２１を参照すると、白金層８４がＣＶＤ法、スパッタリング法、又は電気導金法等によって室温で形成される。この白金層８４は、図２０に図示されたチタン窒化物層７８上に形成されているし、１０００乃至２０００オングストローム範囲の厚さを有する。白金層８４は、酸化に対して抵抗性を有するため、高誘電体係数を有する物質の塗布に対して優秀な表面を提供する。さらに、白金層８４は、チタン窒化物層７８の上部上面をＢＳＴ塗布工程中に強力な酸化条件から保護させる。その故、白金はＢＳＴ塗布工程、又は後続のアニーリング工程中に酸化されないため、キャパシタ電極として使用する。酸化される電極は、ＢＳＴ下に低い誘電係数を有する膜を有することができるため、高誘電係数を有する物質によって提供された長所を相殺させる。このようなチタン窒化物層７８は原子のＳｉ及びＰｔ内部−拡散を回避するため提供されているし、これによって白金表面の上部にＳｉＯ2が形成されることを防止する。
【００４７】
チタン窒化物層７８は、酸化膜６４内に凹なことろにおいているため、厚い白金層は、素子の密度を減少させないで塗布されることができる。非常に厚い白金電極を使用することによて、レフランス領域は、側壁領域のため増加されることができる。
【００４８】
図２２を参照すると、マスク層８６がチタン窒化物層７８上にある白金層８４上に形成されて、ストレージセルキャパシタのストレージノード電極を定義する。マスク層８６は、酸化物（ｏｘｉｄｅ）、窒化物（ｎｉｔｒｉｄｅ）、ＴｉＮ、ＴｉＯ2、ＴｉＳｉＮ及びＴｉＡｉＮからなるグルップから選択されたことで構成されている。マスク層８６の形成工程は、白金８４がＣＭＰによって平坦化されてから実行されることができる。この実施形態では、マスク層８６は、ＣＭＰの使用なしに白金層８４上に直接形成されている。
【００４９】
図２３は、白金層８４のマスクされない部分（ｕｎｍａｓｋｅｄ  ｐｏｒｔｉｏｎ）が部分的に除去されたことを示している。
図２３において、白金層８４のマスクされない部分はマスク層８６を使用する乾式エッチング工程によって２００及び５００オングストロームの間に深さでエッチングされる。この乾式エッチン工程は、６０秒以下の間実行される。この乾式エッチング工程中に、スパッタリングされた（ｓｐｕｔｔｅｒｄ）白金粒子の一部分がマスク層８６の側壁に付着されてその側壁上に残有物（ｒｅｓｉｄｕｅ）８８が形成される。このマスク層８６の底は、臨界（ｃｒｉｔｉｃａｌ  ｄｉｍｅｎｓｉｏｎ）を少し超過する。又そのマスク層８６の上部は、その乾式エッチング工程中に丸くようになる。このような乾式エッチング工程に、白金層８４の一部分がパターニングされて白金層の上部（図２４で参照番号８６ｂによって示した部分）が平坦化された酸化膜６４に対して８０゜以上の傾斜角を有するように形成される。
【００５０】
図２４を参照すると、図２３で図示された白金層８４のマスクされない部分は、酸化膜６４が漏出されるまで同一のマスク８６を使用する湿式エッチングされて、白金層８４の完全な上部が形成される。マスクされない白金は、ＨＣ１／ＨＮＯ3溶液、又は純水（ｄｅｓｉｏｎｉｚｅｄ  ｗａｔｅｒ）に希釈されたＨＣ１／ＨＮＯ3などのケミカルを使用する湿式エッチング工程中に除去される。白金層８４の縦方向のエッチング速度は、ＨＣ１とＨＮＯ３の比率を調節することによって白金層の横方向のエッチング速度よりもと速く増加されることができる。この実施形態では、湿式エッチング工程のためのケミカルは、総量に対して０乃至８０％の純水と３乃至１５比率のＨＣ１／ＨＮＯ3を含み、そして４０乃至１００゜の温度で維持される。通常的にはストレージノード電極はチタン窒化物層７８と白金層８４を含むことで思われる。このポリシリコンプラグ７０は、たとえそのストレージノードの一部分そのものとして考えられることができるとしても、基板とストレージノード電極の間に挟んだ電気的配線であることで思われる。続いてマスク８６と酸化膜６４が除去されてストレージセルキャパシタの完全なストレージノード電極を形成する。
【００５１】
又は白金のストレージノード電極を形成した後、白金層８４はその表面をきれいにするため乾式エッチングされることができる。
【００５２】
図２４から分かるように、白金８４の下部８４ａは酸化膜８４の平坦化された表面に対して殆ど垂直であるプロパイルを有し、その下部８４ｂは約８０度以上の傾斜角を有する傾斜角を有する傾斜されたプロパイルを有する。白金層８４の下部８４ａは酸化膜８４を使用するダマシン工程によって、パータニングされるから、９０度の傾斜面の望んだパータンを有することができる。
【００５３】
続いて従来の方法において工程が継続進行されて、ストレージセルキャパシタを完成する。例えば、図面においては図示されなくとも、ＢＳＴ、ＰＺＴ等の高誘電体層が半導体基板の上に塗布されてキャパシタ誘電体層を形成して、続いて導電層がキャパシタがキャパシタ誘電体層の上に塗布されて上部キャパシタ電極を形成する。この実施の形態においてＢＳＴが望ましい物質として使用される。その結果、ストレージセルキャパシタは完全に形成される。
【００５４】
上述した実施の形態によると、チタンナイトライド層７８はその側壁８０条の蒸気環境（ｖａｐｏｒ  ｅｎｖｉｒｏｎｍｅｎｔ）から酸化膜６４によって保護されるという事実とその上部表面が白金層８４によって保護されるという事実に基づいて、ＢＳＴの塗布工程、又は構造のアニーリング工程中に酸化されない。
【００５５】
白金層８４の下部８４ａは、又ダマシン工程によって形成されてほとんど９０゜の傾斜面を有し、その上部８４ｂは、連続的な乾式及び湿式のエッチング工程によてエッチングされてほとんど８０゜以上の傾斜面を有する。その故、白金層のパターンが急速に偏り、そして隣接なパターンと電気的に隔離されることができるため、本発明のキャパシタ形成方法は、高集積の半導体装置を性尾図することにおいて、とくに適合な技術である。
【図面の簡単な説明】
【図１】 従来のキャパシタ形成方法の工程を支援す断面図である。
【図２】 従来のキャパシタ形成方法の工程を支援す断面図である。
【図３】 図１Ｄの点線表示の円によって表示された部分を拡大した図面である。
【図４】 他の従来のキャパシタ形成方法によって製造されたキャパシタの構造を示す断面図である。
【図５】 他の従来のキャパシタ形成方法の工程を示す断面図である。
【図６】 他の従来のキャパシタ形成方法の工程を示す断面図である。
【図７】 他の従来のキャパシタ形成方法の工程を示す断面図である。
【図８】 本発明の第１実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図９】 本発明の第１実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１０】  本発明の第１実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１１】  本発明の第１実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１２】  本発明の第１実施形態による製造されたストレージノードキャパシタのストレージノード電極の斜視図を例示する図である。
【図１３】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１４】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１５】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１６】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１７】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１８】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図１９】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図２０】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図２１】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図２２】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図２３】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【図２４】  本発明の第２実施形態によるストレージノードキャパシタの形成方法の工程を示す断面図である。
【符号の説明】
３０：バルク基板
３２：拡散領域
３４：絶縁層
３６：コンタクト領域
３８：コンタクトプラグ
４０：シリサイド層
４２：反応阻止層
４８：凹部分
５２：絶縁体スペーサー
６４：窒化膜
６８：コンタクト開口部
７０：ポリシリコンプラグ
７４：チタン
７６：チタンシリサイド
７８：チタン窒化物層
４４、８４：白金層
４６、６６：マスク
８６：マスク層
【図１】
0003999383.tif 000002
【図２】
0003999383.tif 000003
【図３】
0003999383.tif 000004
【図４】
0003999383.tif 000005
【図５】
0003999383.tif 000006
【図６】
0003999383.tif 000007
【図７】
0003999383.tif 000008
【図８】
0003999383.tif 000009
【図９】
0003999383.tif 000010
【図１０】
0003999383.tif 000011
【図１１】
0003999383.tif 000012
【図１２】
0003999383.tif 000013
【図１３】
0003999383.tif 000014
【図１４】
0003999383.tif 000015
【図１５】
0003999383.tif 000016
【図１６】
0003999383.tif 000017
【図１７】
0003999383.tif 000018
【図１８】
0003999383.tif 000019
【図１９】
0003999383.tif 000020
【図２０】
0003999383.tif 000021
【図２１】
0003999383.tif 000022
【図２２】
0003999383.tif 000023
【図２３】
0003999383.tif 000024
【図２４】
0003999383.tif 000025