(57)【特許請求の範囲】
【請求項１】
透明絶縁性基板上に列状に形成された複数本の第一の信号配線、
上記第一の信号配線と交差する複数本の第二の信号配線、
上記第一の信号配線相互間の上記第二の信号配線と重なることなく隣接する位置に配置され、上記第一の信号配線と同一材料よりなる遮光層、
上記第一の信号配線と上記第二の信号配線の各交点に設けられた薄膜トランジスタに接続された透明導電膜よりなる画素電極、
上記第一の信号配線及び上記第二の信号配線に外部信号を入力する端子部を備え、上記遮光層は、上記第一の信号配線と電気的に分離され、且つ上記画素電極と電気的に接続されていることを特徴とするＴＦＴアレイ基板。
【請求項２】
透明絶縁性基板上に列状に形成された複数本の第一の信号配線、
上記第一の信号配線と交差する複数本の第二の信号配線、
上記第一の信号配線相互間の上記第二の信号配線に隣接する位置に配置され、上記第一の信号配線と同一材料よりなる遮光層、
上記第一の信号配線と上記第二の信号配線の各交点に設けられた薄膜トランジスタに接続された透明導電膜よりなる画素電極、
上記第一の信号配線及び上記第二の信号配線に外部信号を入力する端子部を備え、上記遮光層は、上記第一の信号配線と電気的に接続され上記画素電極と重なることにより容量を形成する部分と、上記第一の信号配線と電気的に分離され、且つ上記画素電極と電気的に接続された部分を有することを特徴とするＴＦＴアレイ基板。
【請求項３】
第一の信号配線と電気的に接続された遮光層の先端部分は、上記第一の信号配線相互間に上記第一の信号配線と平行に配置された第三の信号配線に接続されていることを特徴とする請求項２記載のＴＦＴアレイ基板。
【請求項４】
第一の信号配線と画素電極の間の絶縁膜として、陽極酸化膜を設けたことを特徴とする請求項１〜請求項３のいずれか一項記載のＴＦＴアレイ基板。
【請求項５】
第一の信号配線及び遮光層の材料として、Ａｌ、Ｍｏ、Ｔａまたは上記いずれかの金属を含む合金を用いたことを特徴とする請求項１〜請求項４のいずれか一項記載のＴＦＴアレイ基板。
【請求項６】
第一の信号配線及び遮光層の材料として、ＡｌまたはＭｏを用い、上記遮光層上部は、絶縁膜または透明導電膜で覆われていることを特徴とする請求項５記載のＴＦＴアレイ基板。
【請求項７】
請求項１〜請求項６のいずれか一項に記載のＴＦＴアレイ基板と、透明電極及びカラーフィルタ等を有する対向電極基板の間に液晶が配置されていることを特徴とする液晶表示装置。
【請求項８】
透明絶縁性基板上に金属薄膜を成膜し、パターニングによりゲート配線、遮光層及びゲート端子を形成する工程、
上記ゲート配線、遮光層及びゲート端子上に絶縁膜を形成する工程、
上記遮光層上の少なくとも一部および上記ゲート端子上の少なくとも一部の上記絶縁膜を同時に除去する工程を含むことを特徴とするＴＦＴアレイ基板の製造方法。
【請求項９】
透明絶縁性基板上にＡｌまたはＭｏ等の金属薄膜を成膜し、パターニングによりゲート配線、遮光層及びゲート端子を形成する工程、
上記ゲート配線、遮光層及びゲート端子上に絶縁膜を形成する工程、
透明導電膜を成膜し、パターニングにより画素電極を形成する工程、
上記遮光層上の少なくとも一部および上記ゲート端子上の少なくとも一部の上記絶縁膜を同時に除去する工程を含むことを特徴とするＴＦＴアレイ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子として薄膜トランジスタを搭載したアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板とその製造方法に関するものである。
【０００２】
【従来の技術】
マトリックス型液晶表示装置は、通常、薄膜トランジスタ（ＴＦＴ）を含むスイッチング素子とこのスイッチング素子を経てそれぞれ制御される表示素子を有するＴＦＴアレイ基板と、透明電極及びカラーフィルタ等を有する対向電極基板の間に液晶が挟持され、液晶に選択的に電圧が印加されるように構成されている。この液晶表示装置において、信号配線付近では、信号配線からの電界によって所定の液晶配向を示さない領域が発生する。よって、この領域を遮光するため、従来の液晶表示装置では、対向電極基板側に遮光層を設けていた。しかし、この遮光層は基板間の重ね合わせ精度を考慮して設計されており、実際の配向不良の領域よりかなり広い範囲を遮光することになり、開口率低下の要因となっていた。
近年、高開口率を目指して、この遮光層をＴＦＴアレイ基板側に作り込む方法（遮光層オンアレイ方式）が一般的になってきている。これによれば、遮光層は基板の重ね合わせ精度に比べて飛躍的に精度の高い写真製版の重ね合わせ精度で設計でき、不要な遮光部分を大幅に低減することができる。図１７は、従来の遮光層オンアレイ方式を採用したＴＦＴアレイ基板を示す平面図である。図において、２はゲート電極及び配線、９は画素電極、１１はドレイン電極、１２はソース電極及び配線、１７は遮光層である。図１７に示す従来の方式は、遮光層１７をゲート電極及び配線２と同時に作り込み、遮光層１７をゲート電極及び配線２に接続することによって、蓄積容量電極としての役割を合わせ持つようにしたものである。なお、図１８は、図１７に示す従来の遮光層１７を設けたＴＦＴアレイ基板のゲートレイヤーを示す平面図である。
【０００３】
次に、従来のＴＦＴアレイ基板の製造方法を図１９を用いて説明する。なお、図１９は、図１７のＡ−Ａ断面を示している。まず、ガラス基板１上に、Ｃｒ膜のような金属膜を単層で成膜し、レジストパターニング、金属膜のエッチングを行い、図１８及び図１９（ａ）に示すようなゲート電極及び配線２、遮光膜１７を形成する。次に、ＰＣＶＤによってシリコン窒化膜よりなるゲート絶縁膜４、アモルファスシリコン膜５、ｎ＋型アモルファスシリコン膜６を連続成膜する。さらに、トランジスタのチャネル部分を形成するため、アモルファスシリコン膜５およびｎ＋型アモルファスシリコン膜６を島状にパターニングする（図１９（ｂ））。次に、ＩＴＯによって画素電極９を形成し（図１９（ｃ））、ドレイン電極１１、ソース電極及び配線１２を形成する（図１９（ｄ））。この場合、半導体層とのオーミックコンタクトを良好にするため、バリアメタルとして下層にＣｒやＴｉ等を用い、上層に低抵抗化のために純Ａｌ膜あるいはＡｌ系合金の単層膜のような低抵抗な金属膜を用いた二層膜を用いる。また、写真製版時の現像液によるＩＴＯ膜の腐食を防ぐために、Ａｌ系合金としてタングステン等を不純物として添加する場合もある。最後に、ＴＦＴを保護するために、シリコン窒化膜等の絶縁膜１３で覆う（図１９( ｅ））。
【０００４】
【発明が解決しようとする課題】
上記のような高開口率化を目指した液晶表示装置では、図２０に示すようなパターン欠陥１４がゲート電極及び配線２と遮光層１７の近接部分に発生すると、ゲート電極及び配線２相互間の短絡が発生する。これは、表示上、線状の欠陥となるため不良品となる。さらに、この短絡は発生箇所の発見が困難であり、修復も難しいため、大きな歩留まり低下を招いていた。そこで、図２１に示すように、ゲート電極及び配線２と接続しない遮光層３を設ける方式も採用されていた。しかし、遮光層３が導電体であるにもかかわらず、電極や配線と接続されていないため、プロセス中の帯電等によって電荷が蓄積されることにより画素電極９の電位に影響を及ぼし、表示面内の広範囲において表示不良を引き起こす場合があった。これに対しては、遮光層３を樹脂等の非導電体で形成する方法は効果があるが、新たに写真製版等の製造工程を追加する必要があるため、生産性が低下するという問題があった。
【０００５】
本発明は、上記のような問題点を解消するためになされたもので、遮光層をＴＦＴアレイ基板側に作り込む高開口率な液晶表示装置において、配線間のショートの発生を低減すると共に遮光層の帯電による表示不良を防止し、さらに従来に比べて工程数を増加させることなく製造することが可能なＴＦＴアレイ基板とその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係わるＴＦＴアレイ基板は、透明絶縁性基板上に列状に形成された複数本の第一の信号配線、第一の信号配線と交差する複数本の第二の信号配線、第一の信号配線相互間の上記第二の信号配線と重なることなく隣接する位置に配置され、第一の信号配線と同一材料よりなる遮光層、第一の信号配線と上記第二の信号配線の各交点に設けられた薄膜トランジスタに接続された透明導電膜よりなる画素電極、第一の信号配線及び上記第二の信号配線に外部信号を入力する端子部を備え、遮光層は、第一の信号配線と電気的に分離され、且つ画素電極と電気的に接続されているものである。
また、透明絶縁性基板上に列状に形成された複数本の第一の信号配線、第一の信号配線と交差する複数本の第二の信号配線、第一の信号配線相互間の上記第二の信号配線に隣接する位置に配置され、第一の信号配線と同一材料よりなる遮光層、第一の信号配線と第二の信号配線の各交点に設けられた薄膜トランジスタに接続された透明導電膜よりなる画素電極、第一の信号配線及び上記第二の信号配線に外部信号を入力する端子部を備え、遮光層は、第一の信号配線と電気的に接続され画素電極と重なることにより容量を形成する部分と、第一の信号配線と電気的に分離され、且つ画素電極と電気的に接続された部分を有するものである。
さらに、第一の信号配線と電気的に接続された遮光層の先端部分は、第一の信号配線相互間に第一の信号配線と平行に配置された第三の信号配線に接続されているものである。
【０００７】
また、第一の信号配線と画素電極の間の絶縁膜として、陽極酸化膜を設けたものである。
さらに、第一の信号配線及び遮光層の材料として、Ａｌ、Ｍｏ、Ｔａまたは上記金属を含む合金を用いたものである。
また、第一の信号配線及び遮光層の材料として、ＡｌまたはＭｏを用い、遮光層上部は、絶縁膜または透明導電膜で覆われているものである。
また、本発明に係わる液晶表示装置は、上記のいずれかに記載のＴＦＴアレイ基板と、透明電極及びカラーフィルタ等を有する対向電極基板の間に液晶が配置されているものである。
【０００８】
また、本発明に係わるＴＦＴアレイ基板の製造方法は、透明絶縁性基板上に金属薄膜を成膜し、パターニングによりゲート配線、遮光層及びゲート端子を形成する工程と、ゲート配線、遮光層及びゲート端子上に絶縁膜を形成する工程と、遮光層上の少なくとも一部およびゲート端子上の少なくとも一部の絶縁膜を同時に除去する工程を含んで製造するようにしたものである。
また、透明絶縁性基板上にＡｌまたはＭｏ等の金属薄膜を成膜し、パターニングによりゲート配線、遮光層及びゲート端子を形成する工程と、ゲート配線、遮光層及びゲート端子上に絶縁膜を形成する工程と、透明導電膜を成膜し、パターニングにより画素電極を形成する工程と、遮光層上の少なくとも一部およびゲート端子上の少なくとも一部の絶縁膜を同時に除去する工程を含んで製造するようにしたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
以下に、本発明をチャネルエッチング型のアモルファスシリコン薄膜トランジスタを用いた液晶表示装置に適用した実施の形態について説明する。
図１は、本発明の実施の形態１による液晶表示装置を構成するＴＦＴアレイ基板のゲートレイヤーを示す平面図、図２はアレイ工程完了後のＴＦＴアレイ基板を示す平面図である。また、図３は本実施の形態におけるＴＦＴアレイ基板の製造方法を示す断面図である。図において、１は透明絶縁性基板であるガラス基板、２はガラス基板１上に列状に形成された複数本の第一の信号配線であるゲート電極及び配線、３はゲート電極及び配線２と同一材料よりなる遮光層、４はゲート絶縁膜、５はアモルファスシリコン膜、６はｎ＋型アモルファスシリコン膜、７および８はコンタクトホール、９はゲート電極及び配線２と後述のソース配線の各交点に設けられた薄膜トランジスタに接続された透明導電膜よりなる画素電極、１０は端子電極、１１はドレイン電極、１２はゲート電極及び配線２と交差する複数本の第二の信号配線であるソース電極及び配線、１３は絶縁膜をそれぞれ示している。本実施の形態によるＴＦＴアレイ基板の画像表示部周辺には、ゲート電極及び配線２またはソース電極及び配線１２に外部信号を入力する端子部が設けられている。なお、主な配線幅及び配線間隔等の例を図１に記している。
本実施の形態では、ゲート電極及び配線２と同一材料よりなる遮光層３を、ゲート電極及び配線２相互間のソース配線１２と重なることなく隣接する位置に配置し、ゲート電極及び配線２と電気的に分離し、且つ画素電極９と電気的に接続したことを特徴とするものである。
【００１０】
以下に、本実施の形態によるＴＦＴアレイ基板の製造方法を図３を用いて説明する。まず、ガラス基板１上に、例えばＣｒのような金属膜をスパッタリングにより４００ｎｍ程度成膜する。これに、レジストパターニング、金属膜のエッチングを行い、図１及び図３（ａ）に示すようなゲート電極及び配線２、遮光層３を形成する。なお、ゲート電極及び配線２、遮光層３の材料としては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用いても良い。
次に、ＰＣＶＤによってシリコン窒化膜４、アモルファスシリコン膜５、ｎ＋型アモルファスシリコン膜６をそれぞれ例えば５００ｎｍ程度、２００ｎｍ程度、５０ｎｍ程度連続成膜する。さらに、トランジスタのチャネル部分を形成するため、アモルファスシリコン膜５およびｎ＋型アモルファスシリコン膜６を島状にパターニングする（図３（ｂ））。次に、端子部分上および遮光層３上のシリコン窒化膜４を同時に除去してコンタクトホール７および８を形成する（図３（ｃ））。さらに、ＩＴＯ膜をスパッタリングによって例えば１００ｎｍ程度成膜、パターニングによって画素電極９および端子電極１０を形成する（図３（ｄ））。ただし、ゲート材料にＡｌ系合金やＭｏ膜を用いた場合には、コンタクトホール７、８のような絶縁膜の開口部上には全てＩＴＯ膜を残すようにパターニング、エッチングを行う。
【００１１】
次に、最下層が例えばＣｒやＴｉ１００ｎｍ程度、第２層がＡｌ系合金３００ｎｍ程度、最上層がＣｒ５０ｎｍ程度の三層膜からなる金属膜を形成し、パターニング、三層膜のエッチングを行い、さらにドライエッチングによってチャネル上のｎ＋アモルファスシリコン膜を除去することにより、ドレイン電極１１、ソース電極及び配線１２を形成した後、レジストを除去する（図３（ｅ））。最後に、ＴＦＴを保護するために、シリコン窒化膜等の絶縁膜１３で覆い、画素電極９及び端子電極１０上の絶縁膜１３は除去する（図３( ｆ））。
以上の工程により、図２に示すようなＴＦＴアレイ基板を形成することができる。なお、本実施の形態では、ソース／ドレイン材料として三層膜を用いたが、配線抵抗、画素電極形成プロセス等で特に問題を生じなければ、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも構わない。
【００１２】
以上のようにして作成されたＴＦＴアレイ基板を用いたところ、高開口率な液晶表示装置を高歩留まりで製造することができた。以下に、本実施の形態におけるＴＦＴアレイ基板の作用について図４を用いて説明する。本実施の形態における液晶表示装置は、図４に示すようなパターン欠陥１４が発生した場合でも、遮光層３の反対側はゲート電極及び配線２と分離されているため、遮光層３の先端部両側で同時にパターン欠陥１４が発生しない限り、配線間の短絡とはならない。従って、パターン欠陥１４による配線間ショートは殆ど発生しない。さらに、この遮光層３に帯電等によって電荷が蓄積されることがあっても、画素電極９と接続されているため、画像表示の際に不良を引き起こすことはない。また、この遮光層３と画素電極９の接続は、通常のゲート電極及び配線２を端子電極１０と接続するための工程と同時に行うことができるため、新たな工程を追加する必要はない。さらに、Ａｌ系合金やＭｏ膜は塩硝酸系の一般的なＩＴＯのエッチング液によって腐食されるが、遮光層３が絶縁膜で覆われていない部分であるコンタクトホール８上はＩＴＯ膜を残すようにパターニング、エッチングを行っているため、腐食されることはない。
【００１３】
実施の形態２．
以下に、本発明の実施の形態２を図について説明する。図５は、本発明の実施の形態２による液晶表示装置を構成するＴＦＴアレイ基板のアレイ工程完了後の平面図である。なお、本実施の形態によるＴＦＴアレイ基板のゲートレイヤーでの平面図は、上記実施の形態１と同様であるため図１を流用する。図中、同一、相当部分には同一符号を付し説明を省略する。
【００１４】
以下に、本実施の形態におけるＴＦＴアレイ基板の製造方法を図６を用いて説明する。なお、図６は、図５のＢ−Ｂ断面を示している。まず、ガラス基板１上に、例えばＣｒのような金属膜をスパッタリングにより４００ｎｍ程度成膜する。これに、レジストパターニング、金属膜のエッチングを行い、図１及び図６（ａ）に示すようなゲート電極及び配線２、遮光層３を形成する。なお、ゲート電極及び配線２、遮光層３の材料としては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用いても良い。
次に、ＰＣＶＤによってシリコン窒化膜４、アモルファスシリコン膜５、ｎ＋型アモルファスシリコン膜６をそれぞれ例えば５００ｎｍ程度、２００ｎｍ程度、５０ｎｍ程度連続成膜する。さらに、トランジスタのチャネル部分を形成するため、アモルファスシリコン膜５およびｎ＋型アモルファスシリコン膜６を島状にパターニングする（図６（ｂ））。さらに、ＩＴＯ膜をスパッタリングによって例えば１００ｎｍ程度成膜、パターニングによって画素電極９および端子電極１０を形成する（図６（ｃ））。
【００１５】
次に、端子部分上および遮光層３上のシリコン窒化膜４を同時に除去してコンタクトホール７および８を形成する（図６（ｄ））。続いて、最下層が例えばＣｒやＴｉ１００ｎｍ程度、第二層がＡｌ系合金３００ｎｍ程度、最上層がＣｒ５０ｎｍ程度の三層膜からなる金属膜を形成し、パターニング、三層膜のエッチングを行い、さらにドライエッチングによってチャネル上のｎ＋アモルファスシリコン膜を除去することにより、ドレイン電極１１、ソース電極及び配線１２を形成した後、レジストを除去する。この際に、ドレイン電極１１によって遮光層３と画素電極９を接続する（図６（ｅ））。最後に、ＴＦＴを保護するために、シリコン窒化膜等の絶縁膜１３で覆い、画素電極９及び端子電極１０上の絶縁膜１３は除去する（図６( ｆ））。
以上の工程により、図５に示すようなＴＦＴアレイ基板を形成することができる。なお、本実施の形態では、ソース／ドレイン材料として三層膜を用いたが、配線抵抗、画素電極形成プロセス等で特に問題を生じなければ、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも構わない。
【００１６】
以上のようにして作成されたＴＦＴアレイ基板を用いたところ、高開口率な液晶表示装置を高歩留まりで製造することができた。本実施の形態におけるＴＦＴアレイ基板の作用は、上記実施の形態１と同様であり、配線間ショート及び遮光層３の帯電等による不良は殆ど発生しない。また、実施の形態１と同様、新たな工程を追加する必要はない。さらに、Ａｌ系合金やＭｏ膜は塩硝酸系の一般的なＩＴＯのエッチング液によって腐食されるが、本実施の形態ではコンタクトホール８の形成を画素電極９形成後に行っており、ＩＴＯのエッチング時には遮光層３が全てシリコン窒化膜４で覆われているため、腐食されることはない。
【００１７】
実施の形態３．
以下に、本発明の実施の形態３を図について説明する。図７は、本発明の実施の形態３による液晶表示装置を構成するＴＦＴアレイ基板の製造方法を示す断面図である。なお、本実施の形態によるＴＦＴアレイ基板のゲートレイヤーでの平面図は、上記実施の形態１および２と同様であるため図１を流用する。図中、同一、相当部分には同一符号を付し説明を省略する。
【００１８】
以下に、本実施の形態におけるＴＦＴアレイ基板の製造方法を説明する。まず、ガラス基板１上に、例えばＣｒのような金属膜をスパッタリングにより４００ｎｍ程度成膜する。これに、レジストパターニング、金属膜のエッチングを行い、図１及び図７（ａ）に示すようなゲート電極及び配線２、遮光層３を形成する。なお、ゲート電極及び配線２、遮光層３の材料としては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用いても良い。
次に、ＰＣＶＤによってシリコン窒化膜４、アモルファスシリコン膜５、ｎ＋型アモルファスシリコン膜６をそれぞれ例えば５００ｎｍ程度、２００ｎｍ程度、５０ｎｍ程度連続成膜する。さらに、トランジスタのチャネル部分を形成するため、アモルファスシリコン膜５およびｎ＋型アモルファスシリコン膜６を島状にパターニングする（図７（ｂ））。
【００１９】
次に、例えばＣｒ４００ｎｍ程度からなる金属膜を形成し、パターニング、金属膜のエッチングを行い、さらにドライエッチングによってチャネル上のｎ＋アモルファスシリコン膜を除去することにより、ドレイン電極１１、ソース電極及び配線１２を形成した後、レジストを除去する（図７（ｃ））。続いて、シリコン窒化膜等の絶縁膜１３を成膜し、ドレイン電極１１上の絶縁膜１３を除去してコンタクトホール１５を形成すると共に、端子部分上および遮光層３上の絶縁膜１３及びシリコン窒化膜４を除去してコンタクトホール７、８を同時に形成する（図７（ｄ））。さらに、ＩＴＯ膜をスパッタリングによって例えば１００ｎｍ程度成膜し、パターニングによって画素電極９および端子電極１０を形成し、ドレイン電極１１と遮光層３を接続する。ただし、ゲート材料にＡｌ系合金やＭｏ膜を用いた場合には、コンタクトホール７、８のような絶縁膜の開口部上には全てＩＴＯ膜を残すようにパターニング、エッチングを行う。
以上の工程により、図７（ｅ）に示すようなＴＦＴアレイ基板を形成することができる。なお、本実施の形態では、ソース／ドレイン材料としてＣｒ等の単層膜を用いたが、配線抵抗、画素電極形成プロセス等で特に問題を生じなければ、Ｍｏ等の単層膜や、上記実施の形態１で用いたＣｒ／Ａｌ系合金膜／Ｃｒの三層膜や、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも構わない。
【００２０】
以上のようにして作成されたＴＦＴアレイ基板を用いたところ、高開口率な液晶表示装置を高歩留まりで製造することができた。本実施の形態におけるＴＦＴアレイ基板の作用は、上記実施の形態１および２と同様であり、配線間ショート及び遮光層３の帯電等による不良は殆ど発生しない。また、新たな工程を追加する必要はない。さらに、Ａｌ系合金やＭｏ膜は塩硝酸系の一般的なＩＴＯのエッチング液によって腐食されるが、上記実施の形態１と同様に、遮光層３が絶縁膜で覆われていない部分であるコンタクトホール８上はＩＴＯ膜を残すようにパターニング、エッチングを行っているため、腐食されることはない。
【００２１】
実施の形態４．
以下に、本発明の実施の形態４を図について説明する。図８は、本発明の実施の形態４による液晶表示装置を構成するＴＦＴアレイ基板のアレイ工程完了後の平面図である。なお、図中、同一、相当部分には同一符号を付し説明を省略する。
【００２２】
以下に、本実施の形態におけるＴＦＴアレイ基板の製造方法を図９を用いて説明する。なお、図９は、図８のＣ−Ｃ断面を示している。まず、ガラス基板１上に、例えばＡｌ系合金あるいはＴａのような金属膜をスパッタリングにより４００ｎｍ程度成膜する。これに、レジストパターニング、金属膜のエッチングを行い、図９（ａ）に示すようなゲート電極及び配線２、遮光層３を形成する。
次に、ゲート電極及び配線２を陽極酸化することによって陽極酸化膜１６を１００ｎｍ程度形成する。さらに、ＩＴＯ膜をスパッタリングによって例えば１００ｎｍ程度成膜し、パターニングによって画素電極９および端子電極１０を形成する（図９（ｂ））。ただし、ゲート材料にＡｌ系合金膜を用いた場合には、遮光層３上には全てＩＴＯ膜を残すようにパターニング、エッチングを行う。
【００２３】
次に、ＰＣＶＤによってシリコン窒化膜４、アモルファスシリコン膜５、ｎ＋型アモルファスシリコン膜６をそれぞれ例えば５００ｎｍ程度、２００ｎｍ程度、５０ｎｍ程度連続成膜する。さらに、トランジスタのチャネル部分を形成するため、アモルファスシリコン膜５およびｎ＋型アモルファスシリコン膜６を島状にパターニングする（図９（ｃ））。
次に、端子部分上および画素電極９上のシリコン窒化膜４を同時に除去し、端子部分上の陽極酸化膜１６も除去することによってコンタクトホール７および８を形成する（図９（ｄ））。なお、陽極酸化膜１６とゲート材料の選択エッチングが困難な場合には端子上をレジストで覆って陽極酸化する方法を用いてもよい。
【００２４】
次に、最下層が例えばＣｒやＴｉ１００ｎｍ程度、第二層がＡｌ系合金３００ｎｍ程度、最上層がＣｒ５０ｎｍ程度の三層膜からなる金属膜を形成し、パターニング、三層膜のエッチングを行い、さらにドライエッチングによってチャネル上のｎ＋アモルファスシリコン膜を除去することにより、ドレイン電極１１、ソース電極及び配線１２を形成した後、レジストを除去する。この際に、ドレイン電極１１はコンタクトホール８を介して画素電極９と接続される（図９（ｅ））。最後に、ＴＦＴを保護するために、シリコン窒化膜等の絶縁膜１３で覆い、画素電極９及び端子電極１０上の絶縁膜１３は除去する（図９( ｆ））。
以上の工程により、図８に示すようなＴＦＴアレイ基板を形成することができる。なお、本実施の形態では、ソース／ドレイン材料として三層膜を用いたが、配線抵抗、画素電極形成プロセス等で特に問題を生じなければ、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも構わない。
【００２５】
以上のようにして作成されたＴＦＴアレイ基板を用いたところ、高開口率な液晶表示装置を高歩留まりで製造することができた。本実施の形態におけるＴＦＴアレイ基板の作用は、上記実施の形態１〜３と同様であり、配線間ショート及び遮光層３の帯電等による不良は殆ど発生しない。また、Ａｌ系合金やＭｏ膜は塩硝酸系の一般的なＩＴＯのエッチング液によって腐食されるが、遮光層３上は全てＩＴＯ膜を残すようにパターニング、エッチングを行っているため、腐食されることはない。
さらに、陽極酸化膜１６は薄くても欠損部分が生じにくいため、蓄積容量を形成する絶縁膜が薄くできる。これによって、蓄積容量に必要な面積を小さくできるため、高開口率な設計が可能である。
【００２６】
実施の形態５．
以下に、本発明の実施の形態５を図について説明する。図１０は、本発明の実施の形態５による液晶表示装置を構成するＴＦＴアレイ基板のゲートレイヤーを示す平面図、図１１はアレイ工程完了後のＴＦＴアレイ基板を示す平面図である。なお、図中、同一、相当部分には同一符号を付し説明を省略する。また、主な配線幅及び配線間隔等の例を図１０に記している。
本実施の形態におけるＴＦＴアレイ基板は、ゲート電極及び配線２と電気的に接続され画素電極９と重なることにより容量を形成する遮光層１７と、ゲート電極及び配線２と電気的に分離され、且つ画素電極９と電気的に接続された遮光層３を有することを特徴とするものである。
【００２７】
以下に、本実施の形態におけるＴＦＴアレイ基板の製造方法を図１２を用いて説明する。まず、ガラス基板１上に例えばＣｒのような金属膜をスパッタリングにより４００ｎｍ程度成膜する。これに、レジストパターニング、金属膜のエッチングを行い、図１０及び図１２（ａ）に示すようなゲート電極及び配線２、遮光層３、さらにゲート電極及び配線２と接続された遮光層１７を形成する。なお、ゲート電極及び配線２、遮光層３、１７の材料としては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用いても良い。以後の工程は、上記実施の形態１のＰＣＶＤによるシリコン窒化膜４、アモルファスシリコン５、ｎ＋型アモルファスシリコン膜６の形成以降の工程と同様であり、説明を省略する。
以上の工程により、図１２（ｂ）及び図１１に示すようなＴＦＴアレイ基板を形成することができる。なお、本実施の形態では、ソース／ドレイン材料として三層膜を用いたが、配線抵抗、画素電極形成プロセス等で特に問題を生じなければ、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも構わない。
【００２８】
以上のようにして作成されたＴＦＴアレイ基板を用いたところ、高開口率な液晶表示装置を高歩留まりで製造することができた。以下に、本実施の形態におけるＴＦＴアレイ基板の作用について図１３を用いて説明する。本実施の形態における液晶表示装置は、遮光層３とゲート電極及び配線２との間に図１３に示すようなパターン欠陥１４が発生した場合でも、遮光層３の反対側はゲート電極及び配線２と接続された遮光層１７とは分離されているため、遮光層３の先端部両側で同時にパターン欠陥１４が発生しない限り、配線間の短絡とはならない。従って、パターン欠陥１４による配線間ショートは殆ど発生しない。さらに、この遮光層３に帯電等によって電荷が蓄積されることがあっても画素電極９と接続されているため、画像表示の際に不良を引き起こすことはない。また、この遮光層３と画素電極９の接続は、通常のゲート電極及び配線２を端子電極１０と接続するための工程と同時に行うことができるため、新たな工程を追加する必要はない。
【００２９】
さらに、本実施の形態では、遮光層１７がゲート電極及び配線２と接続されているため、遮光の効果を持ったまま蓄積容量電極としての役割を合わせ持っている。これによって、実施の形態１に比べて開口率を低下させずに蓄積容量として必要な面積を確保することができ、高開口率な設計が可能である。このように、ゲート電極及び配線２と電気的に接続された遮光層１７と、分離された遮光層３の両方を設ける方法は、上記実施の形態２〜４にも適用することが可能である。
【００３０】
実施の形態６．
以下に、本発明の実施の形態６を図について説明する。図１４は、本発明の実施の形態６による液晶表示装置を構成するＴＦＴアレイ基板のゲートレイヤーを示す平面図、図１５はアレイ工程完了後のＴＦＴアレイ基板を示す平面図である。なお、図中、同一、相当部分には同一符号を付し説明を省略する。また、主な配線幅及び配線間隔等の例を図１４に記している。
本実施の形態におけるＴＦＴアレイ基板は、ゲート電極及び配線２と電気的に接続された遮光層１７と、ゲート電極及び配線２と電気的に分離され、且つ画素電極９と電気的に接続された遮光層３を有し、さらに、遮光層１７の先端部分は、ゲート電極及び配線２相互間にゲート電極及び配線２と平行に配置された第２の信号配線である冗長配線１８に接続されていることを特徴とする。
【００３１】
以下に、本実施の形態におけるＴＦＴアレイ基板の製造方法を図１２を流用して説明する。まず、ガラス基板１上に例えばＣｒのような金属膜をスパッタリングにより４００ｎｍ程度成膜する。これに、レジストパターニング、金属膜のエッチングを行い、図１４及び図１２（ａ）に示すようなゲート電極及び配線２、遮光層３、さらにゲート電極及び配線２と接続された遮光層１７及び冗長配線１８を形成する。なお、ゲート電極及び配線２、遮光層３、１７及び冗長配線１８の材料としては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用いても良い。以後の工程は、上記実施の形態１のＰＣＶＤによるシリコン窒化膜４、アモルファスシリコン５、ｎ＋型アモルファスシリコン膜６の形成以降の工程と同様であり、説明を省略する。
以上の工程により、図１２（ｂ）および図１５に示すようなＴＦＴアレイ基板を形成することができる。なお、本実施の形態では、ソース／ドレイン材料として三層膜を用いたが、配線抵抗、画素電極形成プロセス等で特に問題を生じなければ、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも構わない。
【００３２】
以上のようにして作成されたＴＦＴアレイ基板を用いたところ、高開口率な液晶表示装置を高歩留まりで製造することができた。以下に、本実施の形態におけるＴＦＴアレイ基板の作用について図１６を用いて説明する。本実施の形態における液晶表示装置は、遮光層３とゲート電極及び配線２との間に図１６に示すようなパターン欠陥１４が発生した場合でも、遮光層３の反対側はゲート電極及び配線２と接続された遮光層１７とは分離されているため、遮光層３の先端部両側で同時にパターン欠陥１４が発生しない限り、配線間の短絡とはならない。従って、パターン欠陥１４による配線間ショートは殆ど発生しない。さらに、上記実施の形態１と同様の作用により、遮光層３の帯電等による不良は発生しない。また、新たな工程を追加する必要はない。
【００３３】
さらに、本実施の形態では、図１６に示すような断線１９がゲート電極及び配線２に発生した場合にも、ゲート電極及び配線２に接続されている遮光層１７と冗長配線１８を介して信号を伝えることができるため、表示上は欠陥とならない。また、遮光層１７と冗長配線１８はゲート電極及び配線２と接続されているため、遮光、冗長配線のそれぞれの効果を持ったまま、蓄積容量としての役割を合わせ持っている。これによって、上記実施の形態１に比べて開口率を低下させずに蓄積容量として必要な面積を確保することができ、高開口率な設計が可能である。このように、ゲート電極及び配線２と電気的に接続された遮光層１７と、分離された遮光層３の両方を設け、遮光層１７の先端部分を冗長配線１８に接続する方法は、上記実施の形態２〜４にも適用することが可能である。
【００３４】
なお、上記実施の形態１〜６では、チャネルエッチング型のアモルファスシリコン薄膜トランジスタを用いた液晶表示装置について述べたが、本発明は、チャネル保護膜型アモルファスシリコン薄膜トランジスタを用いた液晶表示装置にも適用することができ、同様の効果を得ることができる。
【００３５】
【発明の効果】
以上のように、本発明によれば、遮光層をＴＦＴアレイ基板側に作り込む方式を用いた液晶表示装置において、ゲート電極及び配線と同一材料よりなる遮光層を、ゲート電極及び配線相互間のソース配線と重なることなく隣接する位置に配置し、ゲート電極と電気的に分離し、且つ画素電極と電気的に接続したので、ゲート配線の断線、短絡に起因する線状の表示欠陥の発生を大幅に低減でき、さらに遮光層の帯電による表示面内の広範囲における表示不良を防止することができるため、高開口率の液晶表示装置を高歩留まりで製造することが可能である。
【００３６】
また、ゲート配線と同一材料よりなる遮光層上の少なくとも一部の絶縁膜を除去する工程を、ゲート端子上の絶縁膜を除去する工程と同時に行うようにしたので、従来の製造方法に新たな工程を追加する必要がなく、従来と同レベルのコストで容易に製造することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１であるＴＦＴアレイ基板のゲートレイヤーを示す平面図である。
【図２】  本発明の実施の形態１であるＴＦＴアレイ基板を示す平面図である。
【図３】  本発明の実施の形態１であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図４】  本発明の実施の形態１であるＴＦＴアレイ基板の作用を説明する図である。
【図５】  本発明の実施の形態２であるＴＦＴアレイ基板を示す平面図である。
【図６】  本発明の実施の形態２であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図７】  本発明の実施の形態３であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図８】  本発明の実施の形態４であるＴＦＴアレイ基板を示す平面図である。
【図９】  本発明の実施の形態４であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図１０】  本発明の実施の形態５であるＴＦＴアレイ基板のゲートレイヤーを示す平面図である。
【図１１】  本発明の実施の形態５であるＴＦＴアレイ基板を示す平面図である。
【図１２】  本発明の実施の形態５であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図１３】  本発明の実施の形態５であるＴＦＴアレイ基板の作用を説明する図である。
【図１４】  本発明の実施の形態６であるＴＦＴアレイ基板のゲートレイヤーを示す平面図である。
【図１５】  本発明の実施の形態６であるＴＦＴアレイ基板を示す平面図である。
【図１６】  本発明の実施の形態６であるＴＦＴアレイ基板の作用を説明する図である。
【図１７】  従来の遮光層を設けたＴＦＴアレイ基板を示す平面図である。
【図１８】  従来の遮光層を設けたＴＦＴアレイ基板のゲートレイヤーを示す平面図である。
【図１９】  従来の遮光層を設けたＴＦＴアレイ基板の製造方法を示す断面図である。
【図２０】  従来の遮光層を設けたＴＦＴアレイ基板の問題点を説明する図である。
【図２１】  従来の他の遮光層を設けたＴＦＴアレイ基板を示す平面図である。
【符号の説明】
１  ガラス基板、２  ゲート電極及び配線、３、１７  遮光層、
４  シリコン窒化膜、５  アモルファスシリコン膜、
６  ｎ＋型アモルファスシリコン膜、７、８、１５  コンタクトホール、
９  画素電極、１０  端子電極、１１  ドレイン電極、
１２  ソース電極及び配線、１３  絶縁膜、１４  パターン欠陥、
１６  陽極酸化膜、１８  冗長配線、１９  断線。
【図１】
0003907297.tif 000002
【図２】
0003907297.tif 000003
【図３】
0003907297.tif 000004
【図４】
0003907297.tif 000005
【図５】
0003907297.tif 000006
【図６】
0003907297.tif 000007
【図７】
0003907297.tif 000008
【図８】
0003907297.tif 000009
【図９】
0003907297.tif 000010
【図１０】
0003907297.tif 000011
【図１１】
0003907297.tif 000012
【図１２】
0003907297.tif 000013
【図１３】
0003907297.tif 000014
【図１４】
0003907297.tif 000015
【図１５】
0003907297.tif 000016
【図１６】
0003907297.tif 000017
【図１７】
0003907297.tif 000018
【図１８】
0003907297.tif 000019
【図１９】
0003907297.tif 000020
【図２０】
0003907297.tif 000021
【図２１】
0003907297.tif 000022