(57)【特許請求の範囲】
【請求項１】
ＣＭＯＳ  ＩＣを形成する方法であって、
（ａ）基板の表面上にゲート・スタックを形成するステップであって、前記ゲート・スタックが、少なくともその上に形成されたゲート導体を有するゲート誘電体を備え、前記基板が、アレイ・デバイス領域およびサポート・デバイス領域を含むステップと、
（ｂ）前記ゲート・スタックのうち前記アレイ・デバイス領域内および前記サポート・デバイス領域内にある部分の所定の領域をエッチングに対して保護し、前記ゲート・スタックの他の部分を露出したまま残すステップと、
（ｃ）前記ゲート・スタックの前記露出部分を前記ゲート導体の厚さ方向の全部ではなく一部を除去するように部分的にエッチングして、前記アレイ・デバイス領域内および前記サポート・デバイス領域内に、前記ゲート導体の凸部からなる保護ゲート・スタックをそれぞれ複数形成し、その際、前記アレイ・デバイス領域内の隣接する前記保護ゲート・スタックの間隔が、前記サポート・デバイス領域内の隣接する前記保護ゲート・スタックの間隔よりも狭くなるようにするステップと、
（ｄ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の前記保護ゲート・スタック上および前記厚さ方向に部分的にエッチングされたゲート・スタック上にギャップフィル・フィルムを形成するステップと、
（ｅ）前記サポート・デバイス領域から前記ギャップフィル・フィルムをすべて除去し、前記アレイ・デバイス領域から前記ギャップフィル・フィルムを隣接する前記保護ゲート・スタックの間にギャップフィル・フィルムを残すように除去するステップと、
（ｆ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の前記保護ゲート・スタックの露出側壁上にスペーサを形成するステップと、
（ｇ）前記ステップ（ｂ）において露出したまま残された前記ゲート・スタックの部分のうち、前記ステップ（ｅ）および前記ステップ（ｆ）において前記ギャップフィル・フィルムおよび前記スペーサにより覆われなかった前記アレイ・デバイス領域内および前記サポート・デバイス領域内の露出ゲート導体を除去するステップと、
（ｈ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の前記保護ゲート・スタック下部の前記ゲート導体側面の前記スペーサで覆われていない下部露出部分にアンダーカットを設けるステップと、
（ｉ）前記アレイ・デバイス領域内の隣接する前記保護ゲート・スタックの間から残りのギャップフィル・フィルムを除去するステップと、
（ｊ）前記アレイ・デバイス領域内の隣接する前記保護ゲート・スタックの間に露出した前記ゲート導体を除去するステップと
を含む方法。
【請求項２】
前記ゲート・スタックの前記ゲート誘電体が、化学的気相付着（ＣＶＤ）、プラズマ補助ＣＶＤ、スパッタリングおよび化学的溶液付着からなる群から選択された付着プロセスによって形成される、請求項１に記載の方法。
【請求項３】
前記ゲート誘電体が熱成長プロセスによって形成される、請求項１に記載の方法。
【請求項４】
前記ゲート誘電体が、酸化物、窒化物または酸窒化物で構成される、請求項１に記載の方法。
【請求項５】
前記ゲート誘電体が５ｎｍ以下の厚さを有する、請求項１に記載の方法。
【請求項６】
前記ゲート導体がポリシリコンまたは導電性金属で構成される、請求項１に記載の方法。
【請求項７】
前記ゲート導体がポリシリコンおよびシリサイド・キャッピング層で構成される、請求項１に記載の方法。
【請求項８】
前記ゲート導体が２０ｎｍ〜３００ｎｍの厚さを有する、請求項１に記載の方法。
【請求項９】
ステップ（ｂ）が、前記ゲート導体上にマスクまたは反射防止コーティングを付着すること、前記マスクまたは反射防止コーティング上にレジストを付着すること、前記レジストをパターン付けし、前記マスクまたは反射防止コーティングをリソグラフィによりエッチングすること、および前記レジストを剥ぎ取ることを含む、請求項１に記載の方法。
【請求項１０】
前記ゲート・スタックの前記保護部分が、その上に形成されたパターン付きマスクまたは反射防止コーティングを含み、前記パターン付きマスクまたは反射防止コーティングが絶縁キャップとして使用される、請求項１に記載の方法。
【請求項１１】
ステップ（ｃ）が異方性エッチング・プロセスによって実施される、請求項１に記載の方法。
【請求項１２】
前記異方性エッチング・プロセスが、塩素含有プラズマを使用した反応性イオン・エッチングを含む、請求項１１に記載の方法。
【請求項１３】
前記ギャップフィル・フィルムが、ホウ素ドープ二酸化ケイ素を含む、請求項１に記載の方法。
【請求項１４】
ステップ（ｄ）が、ＣＶＤ、プラズマ補助ＣＶＤおよびスパッタリングからなる群から選択された共形付着プロセスによって実施される、請求項１に記載の方法。
【請求項１５】
ステップ（ｅ）が等方性エッチング・プロセスを含む、請求項１に記載の方法。
【請求項１６】
前記等方性エッチング・プロセスが、ＨＦ含有溶液によるエッチング・プロセスを含む、請求項１５に記載の方法。
【請求項１７】
前記スペーサが絶縁材料の付着およびエッチング・ステップによって形成される、請求項１に記載の方法。
【請求項１８】
前記エッチング・ステップが、フッ素含有プラズマを含む異方性エッチング・プロセスを含む、請求項１７に記載の方法。
【請求項１９】
ステップ（ｇ）が異方性エッチング・プロセスを含む、請求項１に記載の方法。
【請求項２０】
前記異方性エッチング・プロセスが塩素含有ＲＩＥプロセスを含む、請求項１９に記載の方法。
【請求項２１】
ステップ（ｈ）が等方性エッチング・プロセスを含む、請求項１に記載の方法。
【請求項２２】
前記等方性エッチング・プロセスが、塩素含有混合物による化学的ドライ・エッチング・プロセスを含む、請求項２１に記載の方法。
【請求項２３】
前記等方性エッチング・プロセスが、ＫＯＨ含有エッチャントによるエッチング・プロセスを含む、請求項２１に記載の方法。
【請求項２４】
ステップ（ｉ）が、等方性エッチング・プロセスによって実施される、請求項１に記載の方法。
【請求項２５】
前記等方性エッチング・プロセスが、ＨＦ含有エッチャントによるエッチング・プロセスを含む、請求項２４に記載の方法。
【請求項２６】
前記ステップ（ａ）において、前記ゲート・スタックは、前記ゲート導体の上に形成された絶縁キャップを有するように形成されることにより、前記ステップ（ｃ）において、前記保護ゲート・スタックは、前記ゲート導体の上を前記絶縁キャップが覆うように形成され、
前記ステップ（ｊ）に引き続き、前記ゲート・スタックに隣接する前記基板中に拡散領域を形成するステップと、前記拡散領域に対し前記絶縁キャップが残された前記ゲート・スタックに対する所定の無境界接点を形成するステップとをさらに含む、請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相補形金属酸化膜半導体（ＣＭＯＳ）集積回路（ＩＣ）の製作方法に関し、より詳細にはアレイ・デバイス領域にマイナスの影響を与えることなく、サポート領域および論理デバイス領域でより高いパフォーマンスが得られる、ＣＭＯＳ  ＩＣの製作方法に関する。特に、本発明はアレイ・デバイス領域に影響を与えることなく高パフォーマンスを得るためにサポート・ゲートがノッチされたＣＭＯＳ  ＩＣの製作方法に関する。本発明はまた、本発明の方法によって形成された、ゲート導体に対して無境界のノッチ付きサポート・ゲートおよび拡散接点を含むＣＭＯＳ  ＩＣも提供する。
【０００２】
【従来の技術】
最新世代のＣＭＯＳ  ＩＣのパフォーマンス改善の加速度は、最小リソグラフィ・フィーチュア・サイズおよび電源電圧の積極的スケーリング、ならびにトランジスタ構造の革新、およびＩＣ設計の高次レベルのシステム機能の付加により可能となった。ｅＤＲＡＭ（埋め込みダイナミック・ランダム・アクセス・メモリ）などのオン・チップ埋め込みメモリと進んだＣＭＯＳ論理の組合せは、ＩＣ機能を増大し、したがって最新世代のＣＭＯＳ  ＩＣのパフォーマンスを改善する１つの手段である。
【０００３】
トランジスタ構造の革新に関する限り、トランジスタのパフォーマンスを改善する任を負って、いくつかの主要な特徴が従来のトランジスタに組み込まれてきた。これらの主要な特徴としては次のものが含まれる。
【０００４】
（ａ）ノッチ付きポリ・プロセスの挿入。
（ｂ）インプラントおよびアニールの最適化。
（ｃ）薄い物理ゲート誘電体（約２ｎｍ以下程度）
（ｄ）ケイ化チタンからケイ化コバルトへの変更。
【０００５】
上記の特徴および従来のトランジスタのパフォーマンス改善におけるその重要性に関する詳細な議論はＴ．ガニ（Ghani）等の「１００ｎｍゲート長高パフォーマンス／低電力ＣＭＯＳトランジスタ構造（100nm Gate Length High Performance/Low Power CMOS Transistor Structure）」１９９９年ＩＥＤＭテクニカル・ダイジェスト、ｐｐ．４１５−４１８に見られる。Ｔ．ガニ等の論文は、リソグラフィ・チャネル長よりも短い長さを可能にするノッチ付きゲートを備えたＭＯＳＦＥＴを開示しているが、論理プロセスに適用でき（すなわち、絶縁キャップを含まず）、拡散領域に対して無境界な接点の形成には対処できない。
【０００６】
従来技術の欠点に鑑み、ゲート導体に対して無境界である拡散接点を使用したｅＤＲＡＭプロセスでノッチ付きゲートを備えるＭＯＳＦＥＴを製作する方法を開発する必要がある。
【０００７】
【発明が解決しようとする課題】
本発明の一目的は、従来のリソグラフィを利用して形成できるよりも短いチャネルを有し、同時に、ＤＲＡＭデバイスのメモリ・アレイなどのアレイ領域内のある種のデバイスに対しより長いチャネルを選択的に維持することによりサポート領域にトランジスタ、すなわちＭＯＳＦＥＴを形成することである。
【０００８】
本発明の他の目的は、メモリ・アレイ・トランジスタに影響を与えることなく、ＣＭＯＳ  ＩＣのサポート領域および論理領域の両方で増大したパフォーマンスが達成できる方法を提供することである。
【０００９】
本発明のさらなる目的は、簡単であるがＣＭＯＳ互換の加工ステップを利用して、サポート領域に短いチャネルを有し、アレイ領域により長いチャネルを有するＣＭＯＳ  ＩＣを製作する方法を提供することである。
【００１０】
【課題を解決するための手段】
上記その他の目的および利点は、本発明において、チャネル長を短くするためＣＭＯＳ論理トランジスタのゲートの底面にノッチ・プロファイルを形成するステップと、ウエハの上にギャップフィル・フィルムを付着し、エッチ・バックして、タイト・ピッチのアレイ領域を過剰充填し、リラックス・ピッチのサポートＣＭＯＳ領域を過少充填し、それによってウエハのアレイ領域およびサポート領域を画定するステップとを少なくとも含む方法を使用することによって達成される。
【００１１】
具体的には、本発明の方法は以下の加工ステップを含む。
【００１２】
（ａ）基板の表面上にゲート・スタックを形成するステップであって、前記ゲート・スタックがその上に形成されたゲート導体を有するゲート誘電体を少なくとも備え、前記領域がアレイ・デバイス領域およびサポート・デバイス領域を含むステップ。
【００１３】
（ｂ）前記ゲート・スタックのうち前記アレイ・デバイス領域内および前記サポート・デバイス領域内のある部分を保護し、前記ゲート・スタックの他の部分は露出したまま残すステップ。
【００１４】
（ｃ）前記ゲート・スタックの前記露出部分を部分的にエッチングして、前記ゲート導体の全部ではなく一部を除去するステップ。
【００１５】
（ｄ）前記アレイ・デバイス領域内およびサポート・デバイス領域内の前記保護ゲート・スタック上および前記部分的にエッチングされたゲート・スタック上にギャップフィル・フィルムを形成するステップ。
【００１６】
（ｅ）前記サポート・デバイス領域から前記ギャップフィル・フィルムを除去し、前記アレイ・デバイス領域から前記ギャップフィル・フィルムを選択的に除去して、隣接する保護ゲート・スタックの間にギャップフィル・フィルムを残すステップ。
【００１７】
（ｆ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の前記保護ゲート・スタックの露出側壁にスペーサを形成するステップ。
【００１８】
（ｇ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の露出ゲート導体を除去するステップ。
【００１９】
（ｈ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の前記保護ゲート・スタックの前記ゲート導体の下部露出領域にアンダーカットを設けるステップ。
【００２０】
（ｉ）前記アレイ・デバイス領域内の隣接する保護ゲート・スタックから残りのギャップフィル・フィルムを除去するステップ。
【００２１】
上記ステップ（ａ）〜（ｉ）に続いて、通常の加工ステップを使用して、サポート・デバイス領域および拡散領域に対して無境界であるノッチ付きゲートを含むＣＭＯＳ  ＩＣデバイスを完成する。
【００２２】
上記方法に加え、本発明はまたそれから形成されるＣＭＯＳ  ＩＣにも関する。特に、本発明のＣＭＯＳ  ＩＣは次のものを備えている。
【００２３】
内部に形成されたソース拡散領域およびドレイン拡散領域を有し、アレイ・デバイス領域およびサポート・デバイス領域を備える基板。
【００２４】
前記基板のうち前記ソース拡散領域および前記ドレイン拡散領域を含まない部分上の前記サポート・デバイス領域内に形成されたノッチ付きゲート。
【００２５】
前記基板のうち前記ソース拡散領域および前記ドレイン拡散領域を含まない部分上の前記アレイ・デバイス領域内に形成されたゲートであって、前記サポート・デバイス領域内および前記アレイ・デバイス領域内の前記ソース拡散領域および前記ドレイン拡散領域の一部が無境界拡散接点を含むゲート。
【００２６】
【発明の実施の形態】
サポート・トランジスタが従来のリソグラフィを利用して形成できるものよりも短いチャネル長を持ち、一方アレイ・トランジスタに対しより長いチャネルを維持するＣＭＯＳ  ＩＣを製作する方法を提供する本発明を、本願に添付の図面を参照して次に詳細に説明する。図面の同じまたは対応する要素は同様な参照番号で参照することに留意されたい。
【００２７】
まず図１を参照すると、同図は、ゲート・スタックの形成およびパターン形成後に本発明で使用する初期の構造を示す。具体的には、図１に示す構造は、その上に形成されたゲート・スタック１６を有する基板１０を備える。このゲート・スタックは、基板１０の表面上に形成されたゲート誘電体１８およびゲート誘電体上に形成されたゲート導体２０を備える。図１に示す構造はまた、パターン付き反射防止コーティングまたはマスク２４とパターン付きレジスト２６とを含むパターン付き領域２２も含んでいる。パターン付き反射防止コーティングまたはマスク２４は、以降のエッチング・プロセス中に下にあるゲート・スタックを保護するために本発明で使用する。図１に示す構造は、当技術分野で公知の通常の材料で作られ、以下で説明するように、従来のプロセスを用いてそれを製作する。
【００２８】
本発明で使用する基板１０は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩｎＡｓ、ＧａＡｓ、ＩｎＰおよび他の同様なＩＩＩ／Ｖ族化合物半導体を含むが、それだけには限定されない任意の通常の半導体材料を含んでいる。本発明はまた、Ｓｉ／ＳｉまたはＳｉ／ＳｉＧｅならびにシリコン・オン・インシュレータ（ＳＯＩ）などの層状基板も含む。本発明で使用する基板は、少なくとも１つのアレイ・デバイス領域１２および少なくとも１つのサポート・デバイス領域１４をその内部に含む。アレイ・デバイス領域とは、長いチャネル長が有利なデバイスを有する基板の領域である。典型的には、アレイ・デバイス領域はＤＲＡＭキャパシタ（したがって、キャパシタへのアクセス・トランジスタ）を含む。これらの回路はサポート・デバイス領域よりも高い電圧で動作する傾向がある。一般により短いチャネル長を有するデバイスから利益を受けるサポート・デバイス領域は、一般に（ただし常にではなく）低い電圧で動作し、アレイ・デバイス領域のデバイス以外の高パフォーマンス・トランジスタからなる。サポート・デバイス領域はドライバ、デコーダ、チャージ・ポンプ、入出力装置など、メモリ・アレイ以外の回路を含む。本発明の図面は内部に各デバイス領域のうち１つだけ存在するように示してあるが、論理デバイス領域と共にこれらのデバイス領域は基板内に複数存在することができる。
【００２９】
当技術分野で公知の通常のプロセスを利用して基板１０の表面上にゲート・スタック１６を形成する。たとえば、ゲート・スタックのゲート誘電体は化学的気相付着（ＣＶＤ）、プラズマ補助ＣＶＤ、スパッタリング、化学的溶液付着など通常の付着プロセスによって形成され、あるいは酸化、窒化、または酸窒化を含む熱成長プロセスによって形成される。
【００３０】
ゲート誘電体は、酸化、窒化、または酸窒化またはその組合せおよび多層で構成することができ、厚さ約５ｎｍ以下の薄い層である。より好ましくは、本発明で使用するゲート誘電体は約１ｎｍ〜約３．５ｎｍの厚さを有する。
【００３１】
次いで、やはり当技術分野で公知の通常の付着プロセスを使用してゲートと誘電体上にゲート導体を形成する。たとえば、ゲート導体はＣＶＤ、プラズマ補助ＣＶＤ、スパッタリング、めっき、化学的溶液付着および他の同様の付着プロセスによって形成される。ゲート導体は、ポリシリコンや導電性金属（たとえば、Ｗ、Ｐｔ、Ｃｕ、および他の同様の導電性金属）の単一材料で形成することができ、一部の実施形態では、ポリシリコン・キャッピング層やシリサイド・キャッピング層などの多層ゲート導体を使用することができる。多層ゲート導体を使用するときは、多層ゲート導体は通常の付着プロセスによって形成し、シリサイド・キャッピング層の形成には通常のシリサイド・プロセスを使用する。本発明の図面中では１つのゲート導体しか示してないことに留意されたい。この例示にもかかわらず、本発明は多層ゲート導体でもうまく動作する。
【００３２】
ゲート・スタックのゲート導体の厚さは変わり得るが、本発明にとって重要ではない。しかし通常は、ゲート導体は約２０ｎｍ〜約３０ｎｍの全厚を有し、約３０ｎｍ〜約１５０ｎｍの厚さがより好ましい。
【００３３】
基板１０の表面上にゲート・スタック１６を形成した後、当技術分野の技術者に公知の従来の付着プロセスを利用してゲート導体２０の露出上面に次に通常のマスク、たとえば、ＳｉＮ、または反射防止コーティング（以下絶縁キャップ２４と呼ぶ）を形成する。たとえば、絶縁キャップ２４はＣＶＤ、プラズマ補助ＣＶＤ、スパッタリング、スピン・オン・コーティングおよび他の同様な付着プロセスによって形成することができる。
【００３４】
次に当技術分野で公知の通常の付着プロセスを利用して絶縁キャップ２４上にレジスト２６を形成し、ゲート・スタック１６の表面上にパターン付き領域２２を形成するには、従来のリソグラフィ（レジスト露光および現像を含む）および従来のエッチング（反応性イオン・エッチング（ＲＩＥ）、プラズマ・エッチング、イオン・ビーム・エッチングなどの異方性エッチング・プロセスを含む）を使用する。本発明のこのステップに使用される好ましいエッチング・プロセスは、フッ素含有プラズマを含む異方性ＲＩＥである。図示のように、パターン付き領域２２はパターン付きレジスト２６およびパターン付き絶縁キャップ２４を含む。パターン付き絶縁キャップを使用してアレイ・デバイス領域およびサポート・デバイス領域内のゲート・スタックの若干の領域を保護し、ゲート・スタックの他の部分、すなわちゲート導体は露出したまま残す。パターン付き領域の形成に続いて、当技術分野の技術者に公知の従来のストリッピング・プロセスを利用してこの構造からレジストを除去する。
【００３５】
パターン付きレジストの除去後ゲート・スタック上にパターン付き絶縁領域２４が残り、それが本発明の以降の処理ステップで下にあるゲート・スタックを保護するために使用されることに留意されたい。図面に示さない本発明の一実施形態では、絶縁キャップとレジストの間に酸化物層を形成する。この実施形態では構造内に余分な絶縁層を設ける。
【００３６】
アレイ・デバイス領域では、サポート・デバイス領域よりもパターン付き保護領域の間隔が密接していることにさらに留意されたい。というのは、アレイが最小ピッチ、すなわち最小スペースおよび最小線幅（すなわち、タイト・ピッチ）で作られ、一方サポートはゲート導体間の最小スペースよりも長いスペースを有する（すなわち、リラックス・ピッチ）からである。
【００３７】
次に、図２に示すように、パターン付き絶縁キャップを含まない、ゲート・スタックの露出部分に部分エッチング・プロセスを施して、未露出ゲート導体の、全部ではなく一部を構造から除去する。この部分エッチング・ステップは、アレイ・デバイス領域およびサポート・デバイス領域の両方で実施し、パターン付き絶縁キャップ２４に対して選択的な任意の通常の異方性エッチング・プロセスを含む。本発明の一実施形態では、ゲート導体の部分エッチングは塩素含有プラズマを使用したＲＩＥによって実施する。
【００３８】
図３に、部分的にエッチングされたゲート導体の表面上および保護領域の表面上を含めて構造の全ての露出表面上にギャップフィル・フィルム２８を形成した後に得られる構造を示す。本発明によれば、ギャップフィル・フィルム２８はギャップフィル・フィルムの共形層を形成できる従来の付着プロセスを利用して構造上に形成する。適切な付着プロセスには、ＣＶＤ、プラズマ補助ＣＶＤおよびスパッタリングが含まれるが、それだけには限定されない。本発明で使用するギャップフィル・フィルムは、ホウ素ドープ二酸化ケイ素または他の同様な材料などの酸化物で構成する。ギャップフィル・フィルムの厚さは変わり得るが、厚さがアレイ・デバイス領域内のゲート導体パターン間の間隔の半分より大きく、サポート・デバイス領域内のゲート導体パターン間の最小間隔の半分より小さいフィルムを付着することが好ましい。
【００３９】
次に、図３に示す共形ギャップフィル・フィルムを、ギャップフィル・フィルムがアレイ・デバイス領域内の隣接する保護ゲート・スタック間に残るように構造から部分的に除去する。図４を参照のこと。図４に示す構造は、ＨＦ含有溶液によるエッチングなど通常の等方性エッチングによって形成する。図４に示すように、ギャップフィル・フィルム２８はアレイ・デバイス領域内では隣接する保護ゲート・スタック間に残るが、構造の他のすべての部分からは完全に除去されている。本発明で使用する等方性除去プロセスはゲート導体およびパターン付き絶縁キャップに対して選択的である。
【００４０】
構造のいくつかの部分からギャップフィル・フィルムを選択的に除去した後、アレイ・デバイス領域およびサポート・デバイス領域内の保護ゲート・スタックのすべての露出側壁上に薄いスペーサ３０を形成する。図５を参照のこと。具体的には、窒化物、酸化物、酸窒化物などの絶縁材料で形成されるスペーサを、通常の付着プロセスとそれに続くエッチングを利用して形成する。スペーサ３０を形成するのに使用するエッチング・ステップは、通常は、フッ素含有プラズマを含む異方性エッチング・プロセスを利用して実施する。サポート・デバイス領域内のゲート導体の側壁上およびアレイ・デバイス領域内の隣接するゲート導体の境界にスペーサが存在することに留意されたい。本発明で使用するスペーサの厚さは変わり得るが、本発明にとって重要ではなく、通常は、スペーサ３０は約２ｎｍ〜約１０ｎｍの厚さを有する。
【００４１】
図６に、アレイ・デバイス領域およびサポート・デバイス領域の両方から露出ゲート導体を除去した後に得られる構造を示す。具体的には、図６に示す構造は、ゲート導体を除去することができ、ゲート誘電体上で停止する通常の異方性ドライ・エッチング・プロセスを利用して得られる。本発明のこのステップで使用する１つの特に好ましい異方性ドライ・エッチング・プロセスは塩素含有ＲＩＥプロセスである。
【００４２】
ゲート導体の露出部分を除去した後、ゲート導体の下部露出部分にアンダーカットを形成して、アレイ・デバイス領域およびサポート・デバイス領域内にノッチ付き構造を形成する。図７を参照のこと。具体的には、塩素含有混合物、またはＫＯＨなどのウェット化学溶液による化学的ドライ・エッチングなど通常の等方性エッチング・プロセスを利用して両デバイス領域内の保護ゲート・スタック中にアンダーカットを形成する。本発明のこのステップで使用するエッチング・プロセスは下にあるゲート誘電体に対して選択的であることに留意されたい。
【００４３】
図８に、アレイ・デバイス領域内の隣接する保護ゲート・スタックの間からギャップフィル・フィルムが除去された後に得られる構造を示す。本発明によれば、この加工ステップは、残りのゲート導体に対して選択的であるＨＦ含有エッチャントなどの等方性エッチング・プロセスを使用して実施する。ゲート誘電体１８、絶縁キャップ２４、およびスペーサ材料に対して選択的である通常の異方性エッチングによってゲート導体２０の残りの露出部分を除去する。
【００４４】
図９に、サポート領域のノッチ付きゲート５０、アレイ領域のゲート５２、ソース／ドレイン拡散領域５４、および拡散接点５６を含む完全なＣＭＯＳ  ＩＣ構造を示す。図９に示す構造は、当技術分野の技術者に公知の通常のＣＭＯＳ処理ステップを利用して形成される。たとえば、通常の導電性金属、たとえばＣｕまたはＷで構成される拡散接点は、付着、リソグラフィ、およびエッチングによって形成する。ソース／ドレイン領域は、通常のイオン注入プロセスによって形成し、通常の活動化アニール・プロセスによって活動化させる。絶縁キャップ２４を所定のゲート導体から除去しないことにより、ソース／ドレイン拡散に対する無境界接点を選択的（すなわち、メモリ・アレイや必要に応じてチップ上の他の場所）に形成することができる。
【００４５】
本発明をその好ましい実施形態に関して詳細に図示し説明してきたが、本発明の精神および範囲から逸脱することなく形態および細部に上記およびその他の変更を行えることが当技術分野の技術者には理解されよう。したがって本発明は本明細書に記載された通りの形態および細部に限定されるものではなく、頭記特許請求の範囲の範囲に含まれるものである。
【００４６】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４７】
（１）ＣＭＯＳ  ＩＣを形成する方法であって、
（ａ）基板の表面上にゲート・スタックを形成するステップであって、前記ゲート・スタックが、少なくともその上に形成されたゲート導体を有するゲート誘電体を備え、前記基板が、アレイ・デバイス領域およびサポート・デバイス領域を含むステップと、
（ｂ）前記ゲート・スタックのうち前記アレイ・デバイス領域内および前記サポート・デバイス領域内にある部分を保護し、前記ゲート・スタックの他の部分を露出したまま残すステップと、
（ｃ）前記ゲート・スタックの前記露出部分を部分的にエッチングして、前記ゲート導体の全部ではなく一部を除去するステップと、
（ｄ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の前記保護ゲート・スタック上および前記部分的にエッチングされたゲート・スタック上にギャップフィル・フィルムを形成するステップと、
（ｅ）前記サポート・デバイス領域から前記ギャップフィル・フィルムを除去し、前記アレイ・デバイス領域から前記ギャップフィル・フィルムを除去して、隣接する保護ゲート・スタックの間にギャップフィル・フィルムを残すステップと、
（ｆ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の前記保護ゲート・スタックの露出側壁上にスペーサを形成するステップと、
（ｇ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の露出ゲート導体を除去するステップと、
（ｈ）前記アレイ・デバイス領域内および前記サポート・デバイス領域内の前記保護ゲート・スタックの前記ゲート導体の下部露出部分にアンダーカットを設けるステップと、
（ｉ）前記アレイ・デバイス領域内の隣接する保護ゲート・スタックから残りのギャップフィル・フィルムを除去するステップと
を含む方法。
（２）前記ゲート・スタックの前記ゲート誘電体が、化学的気相付着（ＣＶＤ）、プラズマ補助ＣＶＤ、スパッタリングおよび化学的溶液付着からなる群から選択された付着プロセスによって形成される、上記（１）に記載の方法。
（３）前記ゲート誘電体が熱成長プロセスによって形成される、上記（１）に記載の方法。
（４）前記ゲート誘電体が、酸化物、窒化物、酸窒化物、またはその組合せおよび多層で構成される、上記（１）に記載の方法。
（５）前記ゲート誘電体が約５ｎｍ以下の厚さを有する、上記（１）に記載の方法。
（６）前記ゲート導体がポリシリコンまたは導電性金属で構成される、上記（１）に記載の方法。
（７）前記ゲート導体がポリシリコンおよびシリサイド・キャッピング層で構成される、上記（１）に記載の方法。
（８）前記ゲート導体が約２０ｎｍ〜約３００ｎｍの厚さを有する、上記（１）に記載の方法。
（９）ステップ（ｂ）が、前記ゲート導体上にマスクまたは反射防止コーティングを付着すること、前記マスクまたは反射防止コーティング上にレジストを付着すること、前記レジストをパターン付けし、前記マスクまたは反射防止コーティングをリソグラフィによりエッチングすること、および前記レジストを剥ぎ取ることを含む、上記（１）に記載の方法。
（１０）前記ゲート・スタックの前記保護部分が、その上に形成されたパターン付きマスクまたは反射防止コーティングを含み、前記パターン付きマスクまたは反射防止コーティングが絶縁キャップとして使用される、上記（１）に記載の方法。
（１１）ステップ（ｃ）が異方性エッチング・プロセスによって実施される、上記（１）に記載の方法。
（１２）前記異方性エッチング・プロセスが、塩素含有プラズマを使用した反応性イオン・エッチングを含む、上記（１１）に記載の方法。
（１３）前記ギャップフィル・フィルムが、ホウ素ドープ二酸化ケイ素を含む、上記（１）に記載の方法。
（１４）ステップ（ｄ）が、ＣＶＤ、プラズマ補助ＣＶＤおよびスパッタリングからなる群から選択された共形付着プロセスによって実施される、上記（１）に記載の方法。
（１５）ステップ（ｅ）が等方性エッチング・プロセスを含む、上記（１）に記載の方法。
（１６）前記等方性エッチング・プロセスが、ＨＦ含有溶液を含む、上記（１５）に記載の方法。
（１７）前記スペーサが付着およびエッチングによって形成される、上記（１）に記載の方法。
（１８）前記エッチング・ステップが、フッ素含有プラズマを含む異方性エッチング・プロセスを含む、上記（１７）に記載の方法。
（１９）ステップ（ｇ）が異方性エッチング・プロセスを含む、上記（１）に記載の方法。
（２０）前記異方性エッチング・プロセスが塩素含有ＲＩＥプロセスを含む、上記（１９）に記載の方法。
（２１）ステップ（ｈ）が等方性エッチング・プロセスを含む、上記（１）に記載の方法。
（２２）前記等方性エッチング・プロセスが、塩素含有混合物による化学的ドライ・エッチング・プロセスを含む、上記（２１）に記載の方法。
（２３）前記等方性エッチングがＫＯＨを含む、上記（２１）に記載の方法。
（２４）ステップ（ｉ）が、等方性エッチング・プロセスによって実施される、上記（１）に記載の方法。
（２５）前記等方性エッチング・プロセスが、ＨＦ含有エッチャントを含む、上記（２４）に記載の方法。
（２６）前記基板中に拡散領域を形成するステップと、前記拡散領域に対し所定の無境界接点を形成するステップとをさらに含む、上記（１）に記載の方法。
（２７）相補形金属酸化膜半導体集積回路（ＣＭＯＳ  ＩＣ）であって、
内部に形成されたソース拡散領域およびドレイン拡散領域を有し、アレイ・デバイス領域およびサポート・デバイス領域を備える基板と、
前記サポート・デバイス領域内の、前記基板のうち前記ソース拡散領域および前記ドレイン拡散領域を含まない部分上に形成されたノッチ付きゲートと、
前記アレイ・デバイス領域内の、前記基板のうち前記ソース拡散領域および前記ドレイン拡散領域を含まない部分上に形成されたゲートであって、前記サポート・デバイス領域内およびアレイ・デバイス領域内の前記ソース拡散領域およびドレイン拡散領域の一部が無境界拡散接点を含むゲートと
を備えるＣＭＯＳ  ＩＣ。
（２８）前記基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩｎＡｓ、ＧａＡｓ、ＩｎＰ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＧｅおよびシリコン・オン・インシュレータ（ＳＯＩ）からなる群から選択された半導体材料で構成される、上記（２７）に記載のＣＭＯＳ  ＩＣ。
（２９）前記ノッチ付きゲートがゲート導体を備える、上記（２７）に記載のＣＭＯＳ  ＩＣ。
（３０）前記ゲート導体が、ポリシリコン、導電性金属、またはポリシリコンおよびシリサイド・キャッピング層で構成される、上記（２９）に記載のＣＭＯＳＩＣ。
（３１）前記ゲートが、ゲート導体および絶縁キャップを含む、上記（２７）に記載のＣＭＯＳ  ＩＣ。
（３２）前記絶縁キャップがＳｉＮまたは反射防止コーティングを備える、上記（３１）に記載のＣＭＯＳ  ＩＣ。
（３３）前記ゲート導体が、ポリシリコン、導電性金属、またはポリシリコンおよびシリサイド・キャッピング層で構成される、上記（３１）に記載のＣＭＯＳＩＣ。
（３４）前記サポート領域内の前記ノッチ付きゲートが前記アレイ・ゲートのチャネル長より短いチャネル長を有する、上記（２７）に記載のＣＭＯＳ  ＩＣ。
【図面の簡単な説明】
【図１】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【図２】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【図３】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【図４】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【図５】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【図６】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【図７】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【図８】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【図９】本発明の様々な加工ステップによるＣＭＯＳ  ＩＣ構造の絵画図である。
【符号の説明】
１０  基板
１２  アレイ・デバイス領域
１４  サポート・デバイス領域
１６  ゲート・スタック
１８  ゲート誘電体
２０  ゲート導体
２２  パターン付き領域
２４  パターン付き反射防止コーティング、絶縁キャップ
２６  パターン付きレジスト
２８  ギャップフィル・フィルム
３０  スペーサ
５０  サポート領域ノッチ付きゲート
５２  アレイ領域ゲート
５４  ソース／ドレイン拡散領域
５６  拡散接点
【図１】
0003924174.tif 000002
【図２】
0003924174.tif 000003
【図３】
0003924174.tif 000004
【図４】
0003924174.tif 000005
【図５】
0003924174.tif 000006
【図６】
0003924174.tif 000007
【図７】
0003924174.tif 000008
【図８】
0003924174.tif 000009
【図９】
0003924174.tif 000010