(57)【特許請求の範囲】
【請求項１】
画像データを縮小する変倍機能を有する画像縮小変倍装置において、
８×８画素単位ブロックデータを格納する第１のメモリと、縮小対象範囲の画像データの総和を計算するための加算器と、主走査、副走査各々における画素の加算値を一時的に保存する加算値保存レジスタと、縮小対象範囲の画像データの総和の平均を計算するための除算器と、算出された１画素を所定の位置に格納するための第１のアドレス発生器と、加算中間値保存タイミング発生器と、除数判定器と、縮小後の８×８画素データを格納するための第２のメモリとを備え、８×８画素データ単位で縮小範囲のデータを読み込むための縮小率に応じた第２のアドレス発生器と、読み込んだデータが縮小対象範囲におけるどの８×８画素ブロックかを認識する縮小範囲判定器とをさらに備え、縮小率に応じて縮小対象範囲の画像データを自動的に読み込む機能を有することを特徴とする画像縮小変倍装置。
【請求項２】
ブロック単位で縮小率を設定するための設定レジスタをさらに備え、全画像における任意の範囲を各々異なる縮小率で縮小する機能を有することを特徴とする請求項１記載の画像縮小変倍装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル画像データ処理装置に係わり、特に、デジタルコピー機、プリンタ、デジタルカメラ等に応用するのに好適な画像縮小変倍装置に関する。
【０００２】
【従来の技術】
従来の画像縮小変倍装置においては、スキャナーにより１ライン単位ごとに読み込まれた画像データを一旦ラインＦＩＦＯに格納し、その後縮小処理を行っていた。
【０００３】
【発明が解決しようとする課題】
上述したように従来の画像縮小変倍装置においては、スキャナーにより１ライン単位ごとに読み込まれた画像データを一旦ラインＦＩＦＯに格納し、その後縮小処理を行っていたため、ラインＦＩＦＯが必要となりメモリの増大の要因となっていた。
【０００４】
また、対象範囲を良好な画質を保って縮小をするためには、縮小後の１画素を算出するために必要な主走査方向画素数と副走査方向ライン数で決まる範囲の全画素データの総和を取り、その総和を全画素数で割る方法が最善であるが、ライン方向単位で画像データを取り込む方法では、縮小対象範囲のデータが読み込まれるまで縮小処理を終えることができない。その結果、次のラインデータが読み込まれるまで和における途中演算結果を中間値として保存しておく必要があり、メモリが必要となってしまう。
【０００５】
さらに、任意の範囲の画像のみを縮小するためには上記と同様に縮小対象範囲のデータが読み込まれるまでその範囲の縮小処理ができないため、等倍部分と縮小部分の切り分けを行うための処理が複雑になるという問題がある。
【０００６】
本発明は上記従来の問題点を総じて解決することを企図し、ラインＦＩＦＯを使用することなく８×８画素単位で対象縮小範囲の画素データを読み込むためのメモリの削減を行うことを目的とする。
【０００７】
また、８×８画素単位毎に縮小画素を算出するため、従来対象縮小範囲の全画素の平均を取るために必要であった１ライン分の中間値保存メモリを削減し、かつ全画素平均による良好な縮小画素を算出することを目的とする。
【０００８】
さらに例えばＡ４において全画像の同一の縮小のみだけではなく、任意の範囲に任意の縮小率を適応させることを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、画像データを縮小する変倍機能を有する画像縮小変倍装置において、８×８画素単位ブロックデータを格納する第１のメモリと、縮小対象範囲の画像データの総和を計算するための加算器と、主走査、副走査各々における画素の加算値を一時的に保存する加算値保存レジスタと、縮小対象範囲の画像データの総和の平均を計算するための除算器と、算出された１画素を所定の位置に格納するための第１のアドレス発生器と、加算中間値保存タイミング発生器と、除数判定器と、縮小後の８×８画素データを格納するための第２のメモリとを備え、８×８画素データ単位で縮小範囲のデータを読み込むための縮小率に応じた第２のアドレス発生器と、読み込んだデータが縮小対象範囲におけるどの８×８画素ブロックかを認識する縮小範囲判定器とをさらに備え、縮小率に応じて縮小対象範囲の画像データを自動的に読み込む機能を有する画像縮小変倍装置を最も主要な特徴とする。
【００１１】
請求項２記載の発明は、ブロック単位で縮小率を設定するための設定レジスタをさらに備え、全画像における任意の範囲を各々異なる縮小率で縮小する機能を有する請求項１記載の画像縮小変倍装置を主要な特徴とする。
【００１２】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。
図１は本発明の第１の実施の形態に係る画像縮小変倍装置のブロック図である。本画像縮小変倍装置は、８×８画素単位ブロックデータを格納する第１のメモリ、主走査、副走査各々に対する縮小率を設定する縮小値設定レジスタ２、縮小対象範囲の画像データの総和を計算するための加算器３、主走査、副走査各々における画素の加算値を一時的に保存する加算値保存レジスタ４、縮小対象範囲の画像データの総和の平均を計算するための除算器５、算出された１画素を所定の位置に格納するための第１のアドレス発生器６、加算中間値保存タイミング発生器７、除数判定器８、縮小後の８×８画素データを格納するための第２のメモリ９を備える。また第１のメモリ１の前段には１ページ画像メモリ１０がある。
【００１３】
次に８×８画素単位で画像データを縮小変倍する動作を項目毎に説明する。
【００１４】
１）まず、主走査、副走査方向それぞれに対する縮小率をそれぞれの設定レジスタに設定する。
【００１５】
２）上記で設定された縮小率に応じて縮小後の画像範囲が８×８画素となるような読み込み縮小前画像範囲を判定し、１ページ画像メモリ１０からその範囲の画像データを読み込む。例えば主走査１／２，副走査１／２の設定であった場合、縮小後の画像範囲を８×８画素にするために必要な読み込み縮小前画像範囲は、８×８画素単位ブロックで考えると、主走査方向２ブロック、副走査方向２ブロックの合計４ブロック必要となる。
【００１６】
３）２）において判定されたブロックにおいて縮小後１画素となるべき画素範囲における全画素データの総和を計算する。例えば主走査１／２，副走査１／２の設定であった場合、縮小後１画素となるべき画素範囲は主走査方向２画素、副走査方向２画素の合計４画素が対象範囲となり、その４画素の総和を取ることになる。また、設定された主走査，副走査の縮小率が８×８画素単位を超えるもの例えば主走査方向、副走査方向の縮小率がそれぞれ１／１６場合、縮小後の１画素を算出するためには主走査方向１６画素、副走査方向１６画素のデータが必要になる。
【００１７】
この場合画像データ読み取り単位８×８画素を超えた範囲の画素データが必要になるが、一旦８×８画素ブロックで６４画素分の総和を求め、これを一時保存レジスタに格納しておき、次の８×８画素単位ブロックの読み込みがされたときにその値を加算していく。主走査１／１６副走査１／１６において縮小後の1 画素データの算出をするには、１６×１６＝２５６画素データ分の総和を行う必要があるので、８×８画素単位ブロックを４ブロック読み込む必要がある。
【００１８】
この場合のブロックの読み込み方法は主走査方向へまず２ブロック読み込み、次に一つ下へ下がって副走査２ブロック目の主走査方向への２ブロックを読み込む。この合計４ブロックの読み込みが完了した時点で縮小後の１画素データが算出される。縮小後データを８×８画素単位とするためには、上記４ブロック単位読み込みを主走査方向８回、副走査方向８回行うことになる。
【００１９】
４）３）において算出された縮小後１画素となるべき範囲の総和をその範囲の全画素数で割ることにより平均値を算出する。縮小後の最終出力単位画素である８×８画素単位とするためには、この除算を６４回行うことになる。例えば主走査１／１６，副走査１／１６の設定であった場合、縮小後１画素となるのに必要な画素数は１６×１６＝２５６であるので２５６画素データの総和を２５６で除算することになる。１／１６のように縮小率が２のべき乗の場合は単純シフト処理で除算が実現できる。この除算を６４回行うことになる。
【００２０】
５）４）で算出された平均値出力を８×８画素単位の正規の主走査、副走査位置に配置されるように８×８画素格納メモリのアドレスを制御する。例えば主走査１／２，副走査１／２の設定であった場合、平均値出力の順番は１−１〜１−４、２−１〜２−４、３−１〜３−４、４−１〜４−４、１−５〜１−８、２−５〜２−８、３−５〜３−８、４−５〜４−８、５−１〜５−４、６−１〜６−４、７−１〜７−４、８−１〜８−４、５−５〜５−８、６−５〜６−８、７−５〜７−８、８−５〜８−８（ここで１−１は１ライン目の１画素目を表す）となり計６４画素が出力されることになるが、正規の配置は１−１〜１−８、２−１〜２−８、３−１〜３−８、４−１〜４−８、５−１〜５−８、６−１〜６−８、７−１〜７−８、８−１〜８−８、であるためこの配置とするための書きこみアドレス制御を各縮小率毎に行う。
【００２１】
但し主走査、副走査方向の縮小率が各々１／８を超える場合はこの書き込みアドレス制御は必要としない。８×８画素単位でデータを読み込むため、１／８を超える縮小率に対しては縮小後１画素単位で出力されるため、８×８画素単位のデータ読み込みを８×８画素格納メモリの正規の配置となるように行えば良い。
【００２２】
６）以上の処理により縮小率に応じた縮小後１画素に必要な縮小対象範囲における全画素の総和の除算を取ることによる平均値算出方法を適用させることが可能となる。
【００２３】
図２は本発明の第２の実施の形態に係る画像縮小変倍装置のブロック図である。本画像縮小変倍装置は、８×８画素単位ブロックデータを格納する第１のメモリ、主走査、副走査各々に対する縮小率を設定する縮小値設定レジスタ２、縮小対象範囲の画像データの総和を計算するための加算器３、主走査、副走査各々における画素の加算値を一時的に保存する加算値保存レジスタ４、縮小対象範囲の画像データの総和の平均を計算するための除算器５、算出された１画素を所定の位置に格納するための第１のアドレス発生器６、加算中間値保存タイミング発生器７、除数判定器８、縮小後の８×８画素データを格納するための第２のメモリ９を備える。また第１のメモリ１の前段には１ページ画像メモリ１０がある。
【００２４】
また本画像縮小変倍装置は、８×８画素データ単位で縮小範囲のデータを読み込むための縮小率に応じた第２のアドレス発生器１１、読み込んだデータが縮小対象範囲におけるどの８×８画素ブロックかを認識する縮小範囲判定器１２を備える。
【００２５】
次に縮小率に応じて縮小対象範囲の画像データを自動的に読み込む動作を項目毎に説明する。
【００２６】
１）設定された縮小率に応じた縮小前画像範囲を８×８画素単位ブロックに基づいて判定し、その単位ブロック毎の画像データ読み込み順序を決定する。
【００２７】
２）８×８画素単位ブロック内のデータ読み取りについては縮小率には関係なく１ライン８画素単位で８ラインまで順を追ってデータを読み込む。
【００２８】
３）１）２）で決定されたデータ読み取り順序に対応したアドレスを発生し、１ページ画像メモリ１０からデータを読み込む。
【００２９】
４）縮小率に応じた８×８画素単位ブロックの読み込みを行う。またその順序を図４に示す。図４の（Ａ）は縮小率が主走査１／２、副走査１／２の場合、図５の（Ｂ）は縮小率が主走査１／２、副走査１／４の場合、図６の（Ｃ）は縮小率が主走査１／８、副走査１／８の場合をそれぞれ示す。
【００３０】
図３は本発明の第３の実施の形態に係る画像縮小変倍装置のブロック図である。本画像縮小変倍装置は、８×８画素単位ブロックデータを格納する第１のメモリ、主走査、副走査各々に対する縮小率を設定する縮小値設定レジスタ２、縮小対象範囲の画像データの総和を計算するための加算器３、主走査、副走査各々における画素の加算値を一時的に保存する加算値保存レジスタ４、縮小対象範囲の画像データの総和の平均を計算するための除算器５、算出された１画素を所定の位置に格納するための第１のアドレス発生器６、加算中間値保存タイミング発生器７、除数判定器８、縮小後の８×８画素データを格納するための第２のメモリ９を備える。また第１のメモリ１の前段には１ページ画像メモリ１０がある。
【００３１】
また本画像縮小変倍装置は、８×８画素データ単位で縮小範囲のデータを読み込むための縮小率に応じた第２のアドレス発生器１１、読み込んだデータが縮小対象範囲におけるどの８×８画素ブロックかを認識する縮小範囲判定器１２を備える。さらに本画像縮小変倍装置は、ブロック単位で縮小率を設定するための縮小率設定レジスタ１３を備える。
【００３２】
次に全画像における任意の範囲を各々別々の縮小率で縮小させる動作を項目毎に説明する。
【００３３】
１）１ページ画像における８×８画素単位での縮小率設定レジスタ１３に縮小率を設定する。
【００３４】
２）１ページ画像における８×８画素単位での主走査方向への読み込みを行うときに、１）で設定された縮小率を適用するブロックに読み込みがヒットした場合、その情報を図３に示す第２の実施の形態におけるアドレス発生器１１に伝える。このアドレス発生器１１は、縮小範囲判定部より縮小範囲が確定すると、縮小に必要な画像データを自動的に読みこんでくる機能を持ち合わせている。
【００３５】
３）アドレス発生器１１は１）で設定された縮小率に応じてアドレスを発生する。
【００３６】
４）以上の処理により１ページ画像における任意の範囲において任意の縮小率の画像を出力させることが可能となる。
【００３７】
【発明の効果】
以上説明したように、請求項１記載の発明では、８×８画素単位での全画素の総和を取り平均を算出することによりメモリの増大なしに、良好な縮小画素を算出することができる。
【００３８】
請求項１記載の発明では、上記の効果に加えて、縮小前対象範囲画像データを自動的に読み込むことにより、縮小率に対応した読み込みデータを管理する必要がなくなり、ソフトウェアの処理を低減できる。
【００３９】
請求項２記載の発明では、任意の範囲を各々異なる縮小率で縮小することにより、例えばＡ４画像における任意の範囲において任意の縮小率の画像を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る画像縮小変倍装置のブロック図である。
【図２】本発明の第２の実施の形態に係る画像縮小変倍装置のブロック図である。
【図３】本発明の第３の実施の形態に係る画像縮小変倍装置のブロック図である。
【図４】８×８画素単位ブロックの読み込み順序を示す図である。
【図５】８×８画素単位ブロックの読み込み順序を示す図である。
【図６】８×８画素単位ブロックの読み込み順序を示す図である。
【符号の説明】
１  第１のメモリ
２  縮小値設定レジスタ
３  加算器
４  加算値保存レジスタ
５  除算器
６  第１のアドレス発生器
７  中間値保存タイミング発生器
８  除数判定器
９  第２のメモリ
１０  １ページ画像メモリ
【図１】
0003877054.tif 000002
【図２】
0003877054.tif 000003
【図３】
0003877054.tif 000004
【図４】
0003877054.tif 000005
【図５】
0003877054.tif 000006
【図６】
0003877054.tif 000007