(57)【特許請求の範囲】
【請求項１】
能動表面（５）と、受動裏面（６）と、漂遊電磁界に対する遮蔽体としての機能を有する埋込み層（７）と、を有する半導体チップ（３）を備えた電子構成品（１）であって、
埋込み層（７）の面積は、受動裏面（６）の面積に相当し、
埋込み層（７）は、高ドーピングされた半導体層にて形成されており、
埋込み層（７）は、半導体チップ（３）の内部で受動裏面（６）の領域に配されており、
埋込み層（７）は、半導体チップ（３）の内部に配設され能動表面（５）上に接触面（８）を有する接地線（１０）を介して外部接地電位に接続されており、
半導体チップ（３）に不純物を拡散させて形成させた半導体層であって、半導体チップ（３）の表面（５）から埋込み層（７）へ延びる、接地線（１０）としての導電性の環状層（１１）が、集積回路を取り囲んで半導体チップ（３）の周辺領域（１２）に沿って配設されていることを特徴とする、電子構成品。
【請求項２】
埋込み層（７）が、１×１０20ｃｍ-3以上の不純物濃度でドーピングされた半導体材料を有することを特徴とする請求項１に記載の電子構成品。
【請求項３】
上記半導体材料が、半導体チップ（３）の材料と同一であることを特徴とする請求項２に記載の電子構成品。
【請求項４】
半導体チップ（３）が、単結晶シリコンを有することを特徴とする請求項１ないし３のいずれか１項に記載の電子構成品。
【請求項５】
導電性の環状層（１１）が、１×１０20ｃｍ-3以上の不純物濃度でドーピングされた半導体材料を有することを特徴とする請求項１に記載の電子構成品。
【請求項６】
フリップチップ組立技術の構成品であることを特徴とする請求項１ないし５のいずれか１項に記載の電子構成品。
【請求項７】
高周波デバイスであることを特徴とする請求項１ないし６のいずれか１項に記載の電子構成品。
【請求項８】
接触面（８）上に、半田ボール（１９）または半田バンプ（２０）が配設されていることを特徴とする請求項１ないし７のいずれか１項に記載の電子構成品。
【請求項９】
半田ボール（１９）または半田バンプ（２０）によってプリント基板（１４）またはセラミック基板（１５）上に組付けられていることを特徴とする請求項１ないし８のいずれか１項に記載の電子構成品。
【請求項１０】
半導体チップ（３）の能動表面（５）には再配線薄片（１６）が配されており、
再配線薄片（１６）内には、再配線薄片（１６）の上面に接触している半田バンプ（２７）と再配線薄片（１６）の下面に配されている外部バンプ（２８）とを電気的に接続する、接続配線（１７）が配されていることを特徴とする請求項１ないし７のいずれか１項に記載の電子構成品。
【請求項１１】
能動表面（５）と、受動裏面（６）と、漂遊電磁界に対する遮蔽体としての機能を有する埋込み層（７）とを有する半導体チップ（３）を備えた電子構成品（１）の製造方法において、
半導体ウェーハ（１３）を準備する方法ステップと、
導電性を有し、その面積が受動裏面（６）の面積に相当する埋込み層（７）を半導体ウェーハ（１３）の裏面から形成するために不純物を注入する方法ステップと、
半導体ウェーハ（１３）の表面から能動表面（５）上に形成される集積回路の周辺領域内で、半導体ウェーハ（１３）の表面から埋込み層（７）まで半導体チップ（３）に不純物を拡散して形成させた導電性の環状層（１１）を、半導体チップ（３）の周辺領域（１２）に沿って配設させて集積回路を取り囲むように取付ける方法ステップと、
導電性の環状層（１１）の内部に集積回路を製造するための半導体ウェーハ（１３）上での方法ステップの終了後に、半導体ウェーハ（１３）を半導体チップ（３）に個別化する方法ステップと、を有する方法。
【請求項１２】
能動表面（５）と、受動裏面（６）と、漂遊電磁界に対する遮蔽体としての機能を有する埋込み層（７）とを有する半導体チップ（３）を備えた電子構成品（１）の製造方法において、
半導体ウェーハ（１３）を準備する方法ステップと、
半導体ウェーハ（１３）上の層のエピタキシャル成長によって半導体ウェーハ（１３）の表面上に導電性の半導体材料とそれに続く真性導電性の半導体材料とから成る層順を成長させる方法ステップにおいて、上記導電層を真性導電層の下の埋込み層（７）とする方法ステップと、
真性導電層を通して埋込み層（７）まで延びる、半導体チップ（３）に不純物を拡散させて形成させた導電性の環状層（１１）を、半導体ウェーハ（１３）の表面から取付ける方法ステップにおいて、導電性の環状層（１１）を、半導体チップ（３）の周辺領域（１２）に沿って配設させて、能動表面（５）上に形成される集積回路を取り囲むように取付ける方法ステップと、
導電性の環状層（１１）の内部に少なくとも１つの集積回路を製造するための半導体ウェーハ（１３）上での方法ステップの終了後に、半導体ウェーハ（１３）を半導体チップ（３）に個別化する方法ステップと、を有する方法。
【請求項１３】
埋込み層（７）を製造するために半導体材料が少なくとも１×１０20ｃｍ-3の不純物濃度でドーピングされることを特徴とする請求項１１または１２に記載の方法。
【請求項１４】
半導体ウェーハ（１３）の表面（５）の接触面（８）上に、半田ボール（１９）または半田バンプ（２０）が、半導体ウェーハ（１３）を半導体チップ（３）に個別化する前に配設され、かつ半田付けされることを特徴とする請求項１２または１３に記載の方法。
【請求項１５】
半田ボール（１９）または半田バンプ（２０）をプリント基板（１４）またはセラミック基板（１５）と接続する際に同時に少なくとも１つの半田ボール（１９）または半田バンプ（２０）が接地電位（９）に接続されることを特徴とする請求項１１ないし１４のいずれか１項に記載の方法。
【請求項１６】
半導体チップ（３）の接触面（８）が、再配線薄片（１６）の接続配線（１７）に接続されることを特徴とする請求項１４に記載の方法。
【請求項１７】
再配線薄片（１６）の半田ボール（１９）または半田バンプ（２０）が、プリント基板（１４）またはセラミック基板（１５）の線（２１）に接続され、上記半田ボール（１９）または半田バンプ（２０）の少なくとも１つがプリント基板（１４）またはセラミック基板（１５）の接地導通線（２２）に接続されることを特徴とする請求項１６に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、独立請求項に応じた、遮蔽体を備えた電子構成品およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体チップ上の集積回路における、外部の電磁気的影響に対する感度は、動作周波数の増加と共に上昇する。
【０００３】
また、半導体チップは、高周波デバイス用に、フリップチップ技術によって、電子構成品の中に配設されることが多くなっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、フリップチップ技術では、チップを配設する際、その能動表面を、セラミック基板またはプリント基板に対置するようになっている。これにより、チップの受動裏面は、セラミック基板またはプリント基板によって保護されず、電磁界による影響にさらされる。
【０００５】
このため、半導体チップの裏面を通して、電子構成品の機能性を損なう雑音信号・ノイズ等が結合される（雑音信号・ノイズ等が、電子構成品における他の信号に対して結合して影響を及ぼす）ことがある。さらに、一方では、電子構成品を小型化するために、半導体チップの裏面がハウジングの外面部分として使用されるため、漂遊電磁界による結合の危険性が高まっている。
【０００６】
本発明の課題は、漂遊電磁界による結合が防止される電子構成品と、コスト的に有利な上記の構成品の製造方法とを提示することである。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、本発明の電子工製品は、能動表面および受動裏面を有する半導体チップと、漂遊電磁界に対する遮蔽体としての機能を有する埋込み層と、を備えた電子構成品であって、埋込み層の面積は、受動裏面の面積に相当し、埋込み層は、高ドーピングされた半導体層にて形成されており、埋込み層は、半導体チップの内部で受動裏面の領域に配されており、埋込み層は、半導体チップの内部に配設され能動表面上に接触面を有する接地線を介して外部接地電位に接続されている構成である。
【０００８】
ここで、上記埋込み層が、１×１０20ｃｍ-3以上の不純物濃度でドーピングされた半導体材料を有するように設定されていてもよい。また、上記半導体材料が、半導体チップの材料と同一であることも好ましい。また、上記半導体チップが単結晶シリコンを有していてもよい。
【０００９】
また、半導体チップに不純物を拡散させて形成させた半導体層であって、半導体チップの表面から埋込み層へ延びる、導電性の環状層が、集積回路を取り囲んで半導体チップの周辺領域に沿って配設されていることも好ましい。
また、この導電性の環状層が、１×１０20ｃｍ-3以上の不純物濃度でドーピングされた半導体材料を有していてもよい。
【００１０】
また、上記の電子構成品が、フリップチップ組立技術の構成品であることも好ましい。さらに、この電子構成品を、高周波デバイスとしてもよい。
【００１１】
また、上記の電子構成品においては、接触面上に、半田ボールまたは半田バンプが配設されていることも好ましい。
【００１２】
また、電子構成品が該電子構成品の半田ボールまたは半田バンプによってプリント基板またはセラミック基板上に組付けられていてもよい。
【００１３】
さらに、半導体チップの能動表面には再配線薄片が配されており、再配線薄片内には、再配線薄片の上面に接触している半田バンプと再配線薄片の下面に配されている外部バンプとを電気的に接続する、接続配線が配されていることが好ましい。
【００１４】
また、本発明の電子構成品の製造方法は、遮蔽体としての機能を有する埋込み層を備え、能動表面と受動裏面とを有する電子構成品の製造方法において、能動表面上に集積回路用の半導体ウェーハを準備する方法ステップと、導電性を有し、その面積が受動裏面の面積に相当する埋込み層を半導体ウェーハの裏面から形成するために不純物を注入する方法ステップと、半導体ウェーハの表面から集積回路の周辺領域内で、半導体ウェーハの表面から埋込み層まで半導体チップに不純物を拡散させて形成させた導電性の環状層を、半導体チップの周辺領域に沿って配設させて集積回路を取り囲むように取付ける方法ステップと、導電性の環状層の内部に集積回路を製造するための半導体ウェーハ上での方法ステップの終了後に、半導体ウェーハを半導体チップに個別化する方法ステップと、を有している。
【００１５】
また、本発明の電子構成品の製造方法は、遮蔽体としての機能を有する埋込み層を備え、能動表面と受動表面とを有する電子構成品の製造方法において、能動表面上に集積回路用の半導体ウェーハを準備する方法ステップと、半導体ウェーハ上の層のエピタキシャル成長によって半導体ウェーハの表面上に導電性の半導体材料とそれに続く真性導電性の半導体材料とから成る層順を成長させる方法ステップにおいて、上記導電層を真性導電層の下の埋込み層とする方法ステップと、真性導電層を通して埋込み層まで延びる、半導体チップに不純物を拡散させて形成させた導電性の環状層を、半導体ウェーハの表面から取付ける方法ステップにおいて、導電性の環状層を、半導体チップの周辺領域に沿って配設させて、集積回路を取り囲むように取付ける方法ステップと、導電性の環状層の内部に少なくとも１つの集積回路を製造するための半導体ウェーハ上での方法ステップの終了後に、半導体ウェーハを半導体チップに個別化する方法ステップと、を有している。
【００１６】
また、これらの方法では、上記埋込み層を製造するために半導体材料が少なくとも１×１０20ｃｍ-3の不純物濃度でドーピングされることが好ましい。
さらに、半導体ウェーハの表面の接触面上に、半田ボールまたは半田バンプが、半導体ウェーハを半導体チップに個別化する前に配設され、かつ半田付けされることが好ましい。
【００１７】
また、半田ボールまたは半田バンプをプリント基板またはセラミック基板と接続する際に同時に少なくとも１つの半田ボールまたは半田バンプが接地電位に接続されるようにしてもよい。
【００１８】
また、再配線薄片を用いる場合、半導体チップの接触面が、再配線薄片の接続配線に接続されることが好ましい。
また、再配線薄片の半田ボールまたは半田バンプが、プリント基板またはセラミック基板の線に接続され、上記半田ボールまたは半田バンプの少なくとも１つがプリント基板またはセラミック基板の接地導通線に接続されることも好ましい。
【００１９】
さらに、本発明の方法では、環状の接触面が、環状層に接触する半導体チップの表面の周辺領域に配設されることも好ましい。
また、複数の環状に配設された半田ボールまたは半田バンプが、半導体チップの周辺領域の環状層に電気的に接続されることも好ましい。
【００２０】
すなわち、上記の課題は、独立請求項の構成によって解決される。また、本発明の好ましい発展形態の特徴は、従属請求項に記載されている。
【００２１】
本発明に従って、漂遊電磁界に対する遮蔽体を備えた電子構成品（あるいは電子部品）について説明する。この電子構成品は、能動表面と受動裏面とを有する半導体チップを有する。
【００２２】
さらに、この電子構成品は、導電性の埋込み層を付加的に有する。この埋込み層の面積は、半導体チップの裏面の面積に相当する。この埋込み層は、半導体チップの内部で裏面の領域に配設されている。また、この埋込み層は、少なくとも１つの接地線を介して外部接地電位に接続されている。なお、この接地線は、半導体チップの内部に配設されており、かつ、この半導体チップの表面上に接触面を備えているものである。
【００２３】
本発明による電子構成品は、半導体チップにおける裏面の接地電位にある導電性の埋込み層によってチップの能動平面（能動表面）が遮蔽される、という長所を有する。接地電位は、半導体チップの内部に配設された接地線と半導体チップの表面上の接触面とを介して、遮蔽する埋込み層に印加される。外部のハウジング側として部分的に使用される半導体チップにおける裏面の漂遊電磁界に対する感度は、遮蔽体によって低減される。
【００２４】
本発明による埋込み層は、集積回路と半導体デバイスとの内部の埋込み層として、もう１つの課題を解決する。すなわち、この埋込み層は、一方でバルク抵抗の低減に利用され、他方で集積回路における複数の電子デバイスを互いに絶縁するものである。
【００２５】
まず、密閉された、電子構成品もしくは半導体チップの全平面にわたって延びる埋込み層によって、半導体チップの能動表面上における種々の半導体構成要素を、漂遊電磁界から効果的に遮蔽できる。
【００２６】
電子構成品における半導体チップの空き裏面による漂遊電磁界の結合が低減される。基板の内部に配設された半導体チップの上面に向かう接地線と連動する半導体チップの内部にある埋込み層は、外部接地電位を常時印加可能な半導体チップの表面上の接触面と、オーミック接触を形成する。
【００２７】
本発明の一実施形態では、埋込み層は１×１０20ｃｍ-3以上の不純物濃度でドーピングされた半導体材料を有する（あるいは、埋込み層を、このような半導体材料から構成する）。この実施形態は、上記のように高い不純物濃度によって、半導体材料にほぼ金属と同様の導電率を与えるという長所を有する。それによって、半導体材料自体が、半導体チップの裏面に配設できる遮蔽板のような上記埋込み層とともに、漂遊電磁界を遮蔽するように作用できる。
この埋込み層は、さらに半導体チップの内部に配設されている。このため、遮蔽用の追加の容積を必要とせず、従って、被遮蔽体電子構成品のデバイス寸法を最小化できる。
【００２８】
また、本発明の別の実施形態は、埋込み層を構成する上記の半導体材料が、半導体チップの材料と同一（同種）であることを考慮するものである。この半導体チップの半導体材料と埋込み層の半導体材料とを同一とすることで、半導体材料中における格子応力の発生を回避し、さらに、異なる膨張係数による熱応力も抑制できるので、電子構成品を危険にさらさすことを防止できる、という長所を得ることができる。
【００２９】
また、本発明の別の実施形態は、半導体チップが、単結晶シリコンを有する（あるいは、単結晶シリコンからなる）ことを考慮する。単結晶シリコン中に導電性の埋込み層を取り込むことは、特に顕微鏡的極微の次元では、比較的問題がない。
すなわち、数平方マイクロメーターの領域における次元では、電子構成品のバルク抵抗の低減のために、単結晶シリコンの中に、埋込み層を選択的に実現（形成）することができる。従って、本発明による電子構成品の実現に向けて、電子構成品の裏面面積に相当する面積を有する埋込み層を単結晶シリコンの中に実現（形成）するために、類似の科学技術を適用できる。
【００３０】
本発明の別の実施形態では、半導体チップの表面から埋込み層へ延びる導電性の環状層を、電子構成品の周辺領域に配設したことを考慮している。
【００３１】
このような形状の環状層によって、半導体チップの内部に配設された電子構成品、特に電子構成品の集積回路を、半導体チップの表面領域で環状に取り囲める。これにより、周縁遮蔽によって裏面を完全に遮蔽できる接地線を実現（形成）できる。
【００３２】
なお、完全に遮蔽するとは、漂遊電磁界に対して周辺領域を遮蔽（完全に遮蔽）することである。また、これに関連して、環状とは、円形だけを意味するわけではなく、電子構成品の周辺領域に沿って配設されるような全ての形状を意味する。すなわち、半導体チップの例えば四角形状に基づき、その結果角張って延びるような（あるいは角張った部分を有する）密閉環を含む。
【００３３】
上記のような環状層の内部（内側）では、電子構成品の裏面に向かう方向にも、また、その周縁側に向かう方向にも、環状層によって半導体材料を完全に遮蔽できる。
【００３４】
本発明の別の実施形態では、環状層が１×１０20ｃｍ-3以上の不純物濃度でドーピングされた半導体材料を有する（あるいは、環状層を、このような半導体材料から構成する）ことを考慮している。
【００３５】
電子構成品の裏面の埋込み層と類比的に、１×１０20ｃｍ-3以上の高い不純物濃度の電子構成品の周りを遮蔽するために置かれる金属環のような環状層が作用する。この構成では、金属の導電率を有する環状層が半導体チップの内部に配設されているため、遮蔽板による電子構成品の被覆を省くことができる。従って、電子構成品の外形寸法を最小限とすることが可能となる。
【００３６】
本発明の好適な実施形態は、電子構成品がフリップチップ組立技術のデバイスであることを考慮したものである。
フリップチップ組立技術では、半導体チップの表面上に、半田ボールまたは半田バンプが配設されている。このため、これらのデバイスを、その表面によって（その表面を介して）、プリント基板またはセラミック基板上に直接に取付けられる。
【００３７】
このような電子構成品は、もはや接触ピンをもたない（接触ピンを備える必要がない）。このため、フリップチップ組立技術で非常にコンパクトに取付けられる。そして、これが結果的に、高周波デバイスに使用する際に接続配線を短くできるという長所をもたらす。これによって、不純物の容量性結合も誘導性結合も防止できる。電子構成品の裏面の埋込み層を用いた本発明による遮蔽によって、上記のように構成された高周波デバイスを、漂遊電磁界の結合に対して付加的に保護できる。
【００３８】
本発明の別の実施形態は、半導体チップの表面の接触面上に外部接地電位に接続するため半田ボールまたは半田バンプを配設することを考慮するものである。
この実施形態は、接地電位に接続するために、別の独立した方法ステップ（方法ステップ）が不要になるという長所を有する。
むしろ、特にフリップチップ技術では、埋込み層と半導体チップの内部にある接地線とを、同様に、半田ボールまたは半田バンプを実装した残りの接触面と接続することで、接地電位とすることができる。
【００３９】
本発明の別の実施形態は、電子構成品の表面に接続配線を有する再配線薄片を配設したことを考慮したものである。
この再配線薄片の接続配線は、半導体チップの接触面に接続されている。また、半導体チップの接触面は、顕微鏡的極微に保持できる。すなわち、嵩張る半田ボールまたは半田バンプを設ける必要がないので、数平方マイクロメーターの面積で構成できる。また、半導体チップの接触面は、対応する再配線薄片の外部接触領域上に設けており、半導体チップの全面に配分される。それと同時に、半導体チップの全表面が、外部の半田バンプまたは半田ボールの配設に供されるので、外部接触領域が、半導体チップ自体の接触面より大きい半田ボールおよび半田バンプを支持できる。
【００４０】
従って、本発明の別の実施形態においては、少なくとも１つの半田ボールまたは半田バンプ，再配線薄片および環状層を介して、接地電位を埋込み層に印加することを考慮している。
【００４１】
これは、セラミック基板またはプリント基板の比較的大きい導体通路から、同様に比較的大きい再配線薄片の外部接触領域と、顕微鏡的極微の接触面と、半導体チップの内部の対応する顕微鏡的極微の接地線とを介して、半導体チップの裏面の埋込み層に接地電位を印加できるという長所を有する。
【００４２】
すなわち、電子回路内に組込むための、本発明による電子構成品の接続および電子構成品の遮蔽体の接続の際、再配線薄片の導入によって、利用者および消費者に、巨視的外形寸法を与えることが可能となる。従って、利用者（適用者）および消費者にとり比較的問題がない（従って、この形態は、利用者（適用者）および消費者にとって、容易に取り扱えるものとなる）。
なお、ここで、巨視的とは、立体顕微鏡または類似の拡大補助機器を使用せずに肉眼で識別できるという意味である。
【００４３】
また、遮蔽体を備えた電子構成品の製造方法は、能動表面と受動裏面とを有する半導体チップを有する電子構成品の製造方法であって、少なくとも、能動表面上の電子構成品の少なくとも１つの集積回路用の半導体ウェーハを準備する方法ステップ（方法ステップ）と、導電性であり、埋込み層の面積が裏面の面積に相当する上記埋込み層を、半導体ウェーハの裏面から形成するために、不純物を注入する方法ステップと、半導体ウェーハの表面から埋込み層までの間に、各電子構成品の周辺領域に配設される導電性の環状層を形成する（押し込む）方法ステップと、環状層の内部に少なくとも１つの集積回路を製造するために、半導体ウェーハ上での方法ステップの終了後に、半導体ウェーハを半導体チップに個別化する方法ステップと、遮蔽体を備えた電子構成品に半導体チップをパッケージする方法ステップと、を有している。
【００４４】
この方法では、好ましくは両面研磨された半導体ウェーハが使用される。半導体ウェーハの前面には、デバイス構造と集積回路とを取付けることができる。裏面を研磨することで、密閉された埋込み層を形成する（押し込む）際、この裏面から、半導体ウェーハ全体の広い面積に対して高濃度の不純物を注入できる。
【００４５】
また、この不純物注入の際、半導体ウェーハの内部に金属とほぼ同様の導電率を裏面から発生させるために（あるいは、埋込み層の導電率を金属とほぼ同様とするために）、不純物の濃度を、少なくとも１×１０20ｃｍ-3に調整することが好ましい。
【００４６】
この注入方法ステップは、注入のために単に酸化層の裏面と別の注入を妨げる層とを空けるだけでよいので、最後の半導体技術方法ステップとしても行うことができる。
さらに、イオン注入は、裏面からのみ、または表面からのみ実施できるような方向性を有するプロセスである。その限りでは、本発明による、大面積の密閉された導電性の埋込み層のようなイオン注入層は、漂遊電磁界に対する遮蔽に有利である。
【００４７】
半導体チップの周辺領域に配設される環状の接地線は、選択的な取り込みによって、すなわち、少なくとも１×１０20ｃｍ-3の高い不純物濃度を有する構造化されたマスク（あるいは、上記のような不純物濃度を有するように形成されたマスク）を用いての無制限の不純物源からの拡散プロセスによって、達成することができる。
【００４８】
無制限の不純物源とは、例えば不純物デバイスとしてのボロンのための窒化ボロンのような固形状物質源、および／または、リンのための不純物源としてのオキシ塩化リンのような液状源である。オキシ塩化リンは、まず初めに、リンガラスとして構造化された拡散マスク上に析出される。それに続き、このリンガラスから、高濃度のリン原子が、環状層の領域に取込まれる。高ドーピングされた環状層の半導体チップの裏面の領域で、埋込み層が、例えば拡散方法ステップで形成（達成）されると、直ちに、接地電位が、半導体の表面から半導体の裏面へ、またはその後に半導体チップの裏面へ到達することができる。
【００４９】
そのために、もう１つの方法ステップによって、半導体ウェーハが半導体チップに個別化され、それに続き、組込まれた遮蔽体を備えた電子構成品にパッケージされる。
このような方法は、個々の電子構成品用に従来取込まれた埋込み層に加えて、さらに、大面積の遮蔽層が埋込み層として設けられたという長所を有する。
【００５０】
このような埋込み層は、別の方法（別法による方法）を用いて表面からも取込むことができる。この別の方法では、大面積の埋込み層を半導体ウェーハ上に形成（達成）できる。また、遮蔽体として同様に利用されるこの埋込み層の上方には、さらにデバイスと集積回路とを取込むための充分な深さがある。
【００５１】
この別の方法は、電子構成品の少なくとも１つの集積回路のために半導体ウェーハを準備する方法ステップと、単結晶半導体ウェーハ上の層のエピタキシャル成長により半導体ウェーハの表面に導電性の半導体材料と真性導電性の半導体材料とから成る層（層順）を成長させて、導電性の層が埋込み層として真性導電層（eine elektlisch eigenleitende schicht ）の下に形成される方法ステップと、上記埋込み層の取込み後に、導電性の環状層が半導体ウェーハの表面から取込まれ、この環状層が真性導電層を通って延び、上記埋込み層にとどく深さまで達し、そこで上記環状層が半導体チップの周辺領域に配設される方法ステップと、環状層の内部に集積回路を製造するために、半導体ウェーハ上の方法ステップが終了した後、初めて半導体ウェーハを半導体チップに個別化する方法ステップと、最後の方法ステップとして、遮蔽体を備えた電子構成品に半導体チップのカプセル化またはパッケージングを行う方法ステップとを有する。
【００５２】
高ドーピングされた導電性の埋込み層によってエピタキシャル法によって工程ごとに析出される真性導電層は、不純物としての外部原子を可能な限り少なく、ないしは全く存在しないようにしなければならない。
しかし、半導体の真性導電率を可能にする上記のような高い純度は実際上達成できないため、真性導電性の半導体内に１ｃｍ-3あたり外部原子１０15個までの残ドーピングを許容することができる。
【００５３】
導電性の埋込み層の移行部からほぼ真性導電性の半導体層に至る間に、半導体材料の純度は、それによって少なくとも５オーダー（５桁）上昇する。
また、この方法の実施形態（実施例）において、半導体チップの裏面に遮蔽体として導電性の埋込み層を供することで、単に、上記した両方法のいずれがコスト的に有利であるかが問題になる。それと同時に、導電性の埋込み層を製造するために、この方法ステップ（埋込み層を製造する方法ステップ）をどの時点で実施するべきかが併せて重要である。
【００５４】
最初に示した方法の第１の実施形態においては、上記の注入方法ステップを、半導体ウェーハの加工終了時であっても完全に実施できる。これに対し、別法によるエピタキシャル層の成長による方法では、電子構成品用の集積回路を備えた半導体ウェーハの製造開始時に、この注入方法ステップを行う必要がある。
【００５５】
イオン注入法が僅かな熱エネルギーだけを必要とするのに対し、エピタキシャル成長法を実施するためには、シリコンを赤熱する必要がある。しかし、エピタキシャル析出に要する装置コストは、イオン注入に要するよりもはるかに少ない。これは、イオン注入設備が、本質的にエピタキシャル設備より多額の投資になることを意味する。なお、本発明を実現するために、両方法を使用することができる。
【００５６】
これらの方法の一実施形態においては、半導体ウェーハの表面の接触面上に、半田ボールまたは半田バンプが配設され、半田付けされる。半田ボールおよび／または半田バンプの外形寸法は、小さく保持することが好ましく、直径が２０〜３００μｍの範囲、好ましくは５０〜１５０μｍの範囲を有する。
【００５７】
半田ボールまたは半田バンプをより大きくすると、経済的な電子構成品を製造するには大きすぎる半導体面積を要求することになろう。しかし、この方法ステップの長所は、複数のチップまたはさらに多数のチップのために、半田ボールまたは半田バンプを、半導体チップに個別化する前の全半導体ウェーハ上に同時に形成できる（取込める）点にある。
【００５８】
この方法の別の実施形態は、半田ボールまたは半田バンプをプリント基板またはセラミック基板と接続する際に、同時に、少なくとも１つの半田ボールまたは半田バンプを接地電位と接続することを考慮するものである。
【００５９】
この方法の変形態様は、半導体チップの内部にある接地線と半導体チップの内部にある埋込み層とに接地導通することによって、特別の接続方法ステップを行う必要がなく、全ての半田ボールまたは半田バンプとの接続方法ステップを同時に実施できるという長所を有する。
【００６０】
この方法のための別法による実施形態は、初めに半導体チップの接触面を再配線薄片の接続配線と接続することを考慮するものである。
この再配線薄片の接続配線は、その外形寸法がマイクロメーターの範囲にある半導体接触面の最小寸法に合わせることができる。これは、接触付与のために失われる半導体チップ面積が可能な限り最小になるという長所を有する。
【００６１】
再配線薄片上の接続配線は、より大きな（つまり巨視的な）対応する半田ボールまたは半田バンプを取付けられる巨視的な外部接触領域に導かれる。すなわち、この再配線薄片を用いることで、半導体チップの全面積を半田バンプまたは半田ボールの配列のために使用できる。
ここで、巨視的とは、「顕微鏡を用いずに肉眼で識別しうる外形寸法および構造」を意味する。
【００６２】
各半導体チップ上に、または別法として全半導体ウェーハ上に再配線薄片を取付けた後、個別化によって、再配線薄片の半田ボールまたは半田バンプがプリント基板またはセラミック基板の線に接続される。それと同時に、半田ボールまたは半田バンプの少なくとも１つが、プリント基板またはセラミック基板の接地導通線に接続される。
それによって、さらに半導体チップの内部の遮蔽体に、半導体チップを介して導通された接地線と埋込み層とを介して外部接地電位を印加することができ、特に接地によって初めて遮蔽効果を達成できる。
【００６３】
この方法の別の実施形態は、環状の接触面が、半導体チップの表面の周辺領域に配設され、この環状の接触面が環状の導電層に接触するものである。このような環状の接触面は、対応する環状の半田パスを、半導体チップ上に配設できる。これにより、遮蔽リングを各半導体チップ周りに、または各電子構成品周りに形成（実現）できるという長所を有する。
半田材料から成る密閉された遮蔽リングの代わりに、同様に環状に配設された半田ボールまたは半田バンプを半導体チップの周辺領域に配設し、プリント基板またはセラミック基板の接地電位に電気的に接続することもできる。
【００６４】
本発明による電子構成品と、このような構成品を製造するために可能な両方法とによって、半導体上の集積回路の感度を、動作周波数の増加時における外部の電磁気的影響に対して最小限とすることが可能となる。
【００６５】
これにより、半導体上の集積回路の電気的機能と電気的特性との影響を広範囲に防止でき、接地電位を印加できる平坦な裏面を保護することが可能となる。それによって、この電子構成品の製造に、フリップチップ組立技術を導入できる（この電子構成品をフリップチップ組立技術に導入できる）。この組み立ての際、能動側は、下方、すなわちプリント基板に向けられる。
フリップチップ接続技術は、特に電気的接続長さが短いために、高周波集積回路用に推奨される。そしてさらに、本発明による遮蔽体によって、漂遊電磁界に対する反応を回避できる。
【００６６】
それに加えて、高周波に適用するため、集積回路を製造するときには、導電性の基層を集積回路の裏面付近に形成（実現）する必要がある。また、この基層は一般に埋込み層（buried layer）と呼ばれる。半導体チップ内部における導電性の基層との接地接続は、特別の接地接触面によって集積回路の表面に設けることができる。
そして、導電性の接地接続層と導電性の埋込み層とによって、半導体チップの表面上で、能動構造に対する遮蔽を達成できる。さらに、改善された遮蔽を達成するために、基層または埋込み層への個別的な導通接触の代わりに、循環する環状の導通接触を形成（実施）することもできる。
【００６７】
従って、本発明により、フリップチップ組立技術を高周波用の集積回路にも使用し、フリップチップ仕様における長所（伝送長さを短くできるという長所）を利用することが可能になる。また、それと同時に、裏面遮蔽を諦める必要がない。さらに、上記導通接触を、本発明によるデバイスにおいて、信号線の接触と同時に実行できるため、組み立て工程において遮蔽に必要な工程ステップが不要になる。
【００６８】
すなわち、遮蔽およびフリップチップ組み立て技術と上記工程とを組み合わせて、個々の半田バンプまたは循環する半田バンプリングを設けることにより、高周波集積回路において導電層を集積および利用できるという利点が得られる。
【００６９】
【発明の実施の形態】
以下、実施形態を利用して、添付の図面を引用し、本発明をより詳しく説明する。
図１は、本発明の第１の実施形態による遮蔽体（Abschirmung）２を備えた電子構成品（elektronisches Bauteil）１の概略断面図である。
【００７０】
図１の符号３・４は、能動表面５と受動裏面６とを備えた半導体チップを表わす。符号７は、半導体チップ４の裏面６の領域における導電性の埋込み層（vergrabene Schicht）を表わし、符号８は、半導体チップ３の能動表面５上の、外部接地電位９に接続するために設けた接触面を表わす。符号１０は、半導体チップの内部の接地線を表わし、符号１１は、半導体チップの内部で、接地線として埋込み層７の接触面８の間の接続に利用することができる導電性の環状層（ringformige Schicht ）を表わす。
【００７１】
図１の遮蔽体２を備えた電子構成品１は、能動表面５と受動裏面６とを備えた半導体チップ３を有する。受動裏面６の領域には、半導体チップ４の内部に、少なくとも１×１０20ｃｍ-3の不純物濃度を有する導電性の埋込み層７がある。この埋込み層７は、上記のような高い不純物濃度のために、ほぼ金属と同様の導電率特性を有する。
【００７２】
能動表面５は、接地電位９と接続される少なくとも１つの接触面８を有する。導電性の埋込み層７は、半導体チップ４の内部の導電性の地接続（接地線）１０を介して、表面５で接触面８と接続されている。この地接続１０は、接触面８から埋込み層７へ達する領域であり、少なくとも１×１０20ｃｍ-3の不純物濃度を有し、それによってほぼ金属の導電率がある。半導体チップ４の内部の上記接地接続１０を介して、外部にある接地電位９が埋込み層７に印加される。
【００７３】
埋込み層７を含む裏面遮蔽体によって、その能動集積回路を備えた能動表面５を雑音電磁界から保護することが可能になる。また、このような保護を実現するためには、単に、半導体チップ４の内部に少なくとも１つの接地線を設けるだけでよい。このような接地線は、例えばシリコン基板の中の不純物の深さ拡散により形成（達成）することが可能である。
【００７４】
図１に示した実施形態においては、少なくとも１×１０20ｃｍ-3の不純物濃度で高ドーピングされた埋込み層７を、裏面からのイオン注入によって形成（達成）することが可能である。このために、この実施形態において、単結晶シリコンスライスから成る半導体ウェーハが両面研磨され、研磨表面が受動裏面６としてイオン注入のために調製される。また、他方の研磨表面が、能動表面５となり、対応する電子構成品を用いた構造化のために設けられる（形成される）。
【００７５】
電子構成品１は、図１による実施形態に従って、遮蔽体としての上記構成品の埋込み層７と、フリップチップ組立技術用の、能動表面５に延びる接地線１０とをともに配列するように（設計されるように）構造化されている。
【００７６】
このため、プリント基板１４またはセラミック基板１５上に直接載置に適した能動表面５の接触面８上に、半田バンプ２０を有する。それによって、半導体チップ３の全裏面が、半導体チップ３の能動デバイスを実装した上面５を保護するための、有効な遮蔽体を形成するようになる。
【００７７】
図２は、本発明の第２の実施形態による遮蔽体２を備えた電子構成品１の概略断面図である。図２では、図１に示した部材と同様の機能を有する部材（構成要素）には、図１と同一の符号を付している。
【００７８】
図２の実施形態において、図１に示した半導体チップ３は、その半田バンプと共に、多層プリント基板の外部接触領域１８上に半田付けされる。埋込み層７は、この実施形態のために少なくとも１×１０20ｃｍ-3の不純物濃度で高ドーピングされたエピタキシャル層をエピタキシャル成長させることによって製造されたものである。また、この埋込み層７は、真性導電性（Eigenleitung）のみを単に有する、それに続くエピタキシャル層（あるいは隣接するエピタキシャル層）を有する基板上に製造されている。
なお、この基板では、図２の実施形態で薄く研磨されたため、僅かな残部のみを埋込み層７の上方の裏面の断面に見ることができる。
【００７９】
埋込み層７の上方にある、真性導電性の単結晶シリコンの領域には、能動表面５から集積回路が取り込まれ、この集積回路は、高ドーピングされたシリコン材料から成るリング（環状層１１）によって取り囲まれている。この環状層１１は、少なくとも１×１０20ｃｍ-3の不純物濃度を有し、それによって、ほぼ金属と同様の導電率を有する。図２の実施形態では、図１に見られる半導体チップ３は、その半田バンプと一緒に、多層プリント基板の外部接触領域１８上に半田付けされている。
【００８０】
半導体チップ３の能動表面５の間の中間空間は、コンパウンド樹脂２３で充填されている。このコンパウンド樹脂の側縁２４・２５は、必要に応じて全半導体チップ３とその側縁を保護し、必要がある場合は、埋込み層７とともに裏面６にわたって配分する（あるいは、埋込み層７とともに裏面６を保護する）こともできる。これは、図２に示した電子構成品の適用範囲に依存する。
【００８１】
図２の実施形態では、多層プリント基板が、接地導通線２２によって取り囲まれ、接地電位９が印加されている。このため、導体通路層２６も完全に遮蔽されている。このような高周波デバイスは、上記の遮蔽によって雑音電磁界から保護され、好ましくは移動無線機器内の最終段として、多くの領域に使用できる。
【００８２】
図３は、本発明の第３の実施形態による遮蔽体２を備えた電子構成品１の概略断面図である。図３では、図１および図２に示した部材と同様の機能を有する部材（構成要素）には、図１・図２と同一の符号を付している。また、そのような部材の説明については省略する。
【００８３】
図３に示したような本発明の実施形態では、循環する環状の接地線１０が、シリコン基板の中に取り込まれ、循環する環状の半田バンプ２７に接続されている。接地線１０は、その高い不純物濃度によって、金属とほぼ同様の導電率を有する層である。それによって、半導体チップの能動領域は、高ドーピングされた環状層の内部となり、雑音電磁界から遮蔽される。
【００８４】
図３に示した本発明の実施形態は、接地電位にある環状層が、半導体チップ３の能動表面５上を取り囲み、同時に、半導体チップの裏面６の領域で埋込み層７と接触するという長所を有している。環状の半田バンプ２７は、再配線薄片（Umverdrahtungsfolie ）１６内の接続配線１７を介して、外部バンプ２８と接続され、この外部バンプ２８側で、接地導通線２２を介して接地電位９に接続されている。
【００８５】
これにより、この実施形態では、再配線薄片１６と電子構成品１上に組み付けられたプリント基板１４との上の半導体チップ３を、電磁的な漂遊放射または雑音放射に対して遮蔽することが可能となる。
【００８６】
なお、再配線薄片１６は、本質的に、金属から成る複数の導体通路層を有するポリイミドから構成されている。これに対し、プリント基板１４は、導体通路２１・２２と、導通接触（Durchkontakte ）２９〜３４とから構成されている。
この実施形態における再配線薄片１６は、顕微鏡的極微の、すなわち光学顕微鏡を用いてのみ測定可能な半導体チップ３の接触面８を、肉眼でも識別可能かつ測定可能な巨視的外部接触領域１８として拡大するという課題（機能）を有している。これにより、巨視的な外部接触領域１８の対応する、可視可能かつ調節可能な半田バンプ２０および外部バンプ２８を支持することができ、その拡大によって、プリント基板１４の構造および構造の外形寸法に適応している。
【００８７】
なお、本発明では、漂遊電磁界を遮蔽する機能を有する部材を遮蔽体（遮蔽体２）とし、特に、半導体チップ内に埋め込んだ遮蔽体を、埋込み層（埋込み層７）と表現している。
【００８８】
また、本実施の形態では、埋込み層７の面積が、半導体チップ３における受動裏面６の面積に相当するとしている。しかしながら、これに限らず、埋込み層７の面積は、受動裏面６よりも若干狭く設定されていてもよい。また、埋込み層を、能動表面の能動集積回路の接地面積よりも広く、かつ、半導体チップの内部に埋め込める程度の面積（すなわち、半導体チップの裏面より若干狭い面積（半導体チップの裏面に対応する面積））とするようにしてもよい。
【００８９】
また、埋込み層７が、半導体チップ４の内部における受動裏面６の領域に形成されているとしてるが、この埋込み層７を、受動裏面６の近傍の領域（少なくとも能動表面５より、受動裏面に近い領域）に形成されるようにしてもよい。
【００９０】
また、本発明の電子構成品を、能動表面と受動裏面とを備えた半導体チップを有する電子構成品において、半導体チップの内部における裏面側の領域（表面に比して裏面に近い領域）の近傍に、上記裏面とほぼ同面積（あるいは、半導体チップの裏面より若干狭い面積）の導電性の埋込み層を有しており、さらに、半導体チップの内部に接地線を有しており、この接地線が、上記の埋込み層に接続されているとともに、半導体チップの表面上に設けられた接触面を介して、外部接地電位に接続されている構成である、と表現することもできる。
【００９１】
また、本実施の形態にかかる真性導電性の材料および真性導電層とは、半導体の導電率が半導体物質（材料）に固有の性質だけで決まる材料（層）であるともいえる。
【００９２】
また、本発明の好ましい発展形態の特徴は、従属請求項から生じるともいえる。また、単結晶シリコンの中に導電性の埋込み層を取り込むことは、特に顕微鏡的極微の次元では比較的問題がないため、数平方マイクロメーターの領域における次元では、選択的に埋込み層を電子構成品のバルク抵抗の低減のために単結晶シリコンの中に実現できる。
【００９３】
また、本発明における環状とは、円形のことではなく、電子構成品の周辺領域に沿って配設され、半導体チップの四角形の形状に基づきその結果角張って延びる密閉環であってもよい。また、本発明に関する環状層の内部には、それによって電子構成品の裏面に向かってもその周縁側に向かっても半導体材料の完全遮蔽が生ずるといえる。
【００９４】
また、本発明において、半導体チップの表面の接触面上に外部接地電位に接続するためはんだボールまたははんだバンプを配設した場合、特にフリップチップ技術では、埋込み層と半導体チップの内部に有る接地線への接地電位を同様にはんだボールまたははんだバンプを実装した残りの接触面の接続によって実施できるともいえる。
【００９５】
また、本発明による電子構成品の接続と、本発明による電子構成品の遮蔽体の接続は、利用者および消費者に巨視的外形寸法が再配線薄片の導入によってその電子回路内に組込むために供されるので、前記適用者および消費者にとり比較的問題がないといえる。
【００９６】
電子構成品１を、図１による実施形態に従って、遮蔽体としての前記構成品の埋込み層７と、フリップチップ組立技術用の、能動表面５に延びる接地線１０とによって、設計されるように構造化するようにしてもよい。
また、図３の実施形態において、図１に示した半導体チップ３を、その半田バンプと共に、多層プリント基板の外部接触領域１８上に半田付けするようにしてもよい。
【００９７】
また、遮蔽体を備えた電子構成品の製造方法を、前記電子構成品が能動表面と受動裏面とを備えた半導体チップを有するものにおいて、少なくとも能動表面上の電子構成品の少なくとも１つの集積回路用の半導体ウェーハを準備する方法ステップと、導電性であり、埋込み層の面積が裏面の面積に相当する前記埋込み層を、半導体ウェーハの裏面から形成するために不純物を注入する方法ステップと、半導体ウェーハの表面から埋込み層まで導電性の環状層を取込むものにおいて、前記環状層が各電子構成品の周辺領域に配設される方法ステップと、環状層の内部に少なくとも１つの集積回路を製造するために半導体ウェーハ上に方法ステップの終了後に半導体ウェーハを半導体チップに個別化する方法ステップと、遮蔽体を備えた電子構成品に半導体チップをパッケージする方法ステップとを有する、と表現することもできる。
【００９８】
また、図３に示した実施形態における再配線薄片は、顕微鏡的極微の、すなわち光学顕微鏡を用いてのみ測定可能の半導体チップ３の接触面８を肉眼で識別可能および測定可能である巨視的外部接触領域１８を拡大する課題を有し、それによって前記巨視的な外部接触領域１８が対応する可視可能および調節可能の半田バンプ２０および外部バンプ２８を支持することができ、その拡大によって構造およびプリント基板１４上の構造の外形寸法に適応しているともいえる。
【００９９】
また、本発明（遮蔽体を備えた電子構成品とその製造方法）の要約を、以下のように表現することもできる。すなわち、半導体チップ４を備えた半導体チップ３を有する遮蔽体２を備えた電子構成品１に関する。半導体チップ４の裏面６の領域に、導電性の埋込み層７が配設されている。この埋込み層７は、半導体チップ４の内部に配設した接地線１０を介して接触面８と外部接地電位とに接続されている。さらに、本発明はこのような電子構成品１の製造方法に関する。
【０１００】
【発明の効果】
以上のように、本発明の電子構成品は、能動表面と受動裏面とを備えた半導体チップを有する。
【０１０１】
さらに、この電子構成品は、導電性の埋込み層を付加的に有する。この埋込み層の面積は、半導体チップの裏面の面積に相当する。この埋込み層は、半導体チップの内部で裏面の領域に配設されている。また、この埋込み層は、少なくとも１つの接地線を介して外部接地電位に接続されている。なお、この接地線は、半導体チップの内部に配設されており、かつ、この半導体チップの表面上に接触面を備えているものである。
【０１０２】
本発明による電子構成品は、半導体チップにおける裏面の接地電位にある導電性の埋込み層によってチップの能動平面（能動表面）が遮蔽される、という長所を有する。接地電位は、半導体チップの内部に配設された接地線と半導体チップの表面上の接触面とを介して、遮蔽する埋込み層に印加される。外部のハウジング側として部分的に使用される半導体チップにおける裏面の漂遊電磁界に対する感度は、遮蔽体によって低減される。
【０１０３】
本発明による埋込み層は、集積回路と半導体デバイスとの内部の埋込み層として、もう１つの課題を解決する。すなわち、この埋込み層は、一方でバルク抵抗の低減に利用され、他方で集積回路における複数の電子デバイスを互いに絶縁するものである。
【０１０４】
まず、密閉された、電子構成品もしくは半導体チップの全平面にわたって延びる埋込み層によって、半導体チップの能動表面上における種々の半導体構成要素を、漂遊電磁界から効果的に遮蔽できる。
【０１０５】
電子構成品における半導体チップの空き裏面による漂遊電磁界の結合が低減される。基板の内部に配設された半導体チップの上面に向かう接地線と連動する半導体チップの内部にある埋込み層は、外部接地電位を常時印加可能な半導体チップの表面上の接触面と、オーミック接触を形成する。
【０１０６】
本発明の一実施形態では、埋込み層は１×１０20ｃｍ-3以上の不純物濃度でドーピングされた半導体材料を有する（あるいは、埋込み層を、このような半導体材料から構成する）。この実施形態は、上記のように高い不純物濃度によって、半導体材料にほぼ金属と同様の導電率を与えるという長所を有する。それによって、半導体材料自体が、半導体チップの裏面に配設できる遮蔽板のような上記埋込み層とともに、漂遊電磁界を遮蔽するように作用できる。
この埋込み層は、さらに半導体チップの内部に配設されている。このため、遮蔽用の追加の容積を必要とせず、従って、被遮蔽体電子構成品のデバイス寸法を最小化できる。
【０１０７】
また、本発明の別の実施形態は、埋込み層を構成する上記の半導体材料が、半導体チップの材料と同一（同種）であることを考慮するものである。この半導体チップの半導体材料と埋込み層の半導体材料とを同一とすることで、半導体材料中における格子応力の発生を回避し、さらに、異なる膨張係数による熱応力も抑制できるので、電子構成品を危険にさらさすことを防止できる、という長所を得ることができる。
【０１０８】
また、本発明の別の実施形態は、半導体チップが、単結晶シリコンを有する（あるいは、単結晶シリコンからなる）ことを考慮する。単結晶シリコン中に導電性の埋込み層を取り込むことは、特に顕微鏡的極微の次元では、比較的問題がない。
すなわち、数平方マイクロメーターの領域における次元では、電子構成品のバルク抵抗の低減のために、単結晶シリコンの中に、埋込み層を選択的に実現（形成）することができる。従って、本発明による電子構成品の実現に向けて、電子構成品の裏面面積に相当する面積を有する埋込み層を単結晶シリコンの中に実現（形成）するために、類似の科学技術を適用できる。
【０１０９】
本発明の別の実施形態では、半導体チップの表面から埋込み層へ延びる導電性の環状層を、電子構成品の周辺領域に配設したことを考慮している。
【０１１０】
このような形状の環状層によって、半導体チップの内部に配設された電子構成品、特に電子構成品の集積回路を、半導体チップの表面領域で環状に取り囲める。これにより、周縁遮蔽によって裏面を完全に遮蔽できる接地線を実現（形成）できる。
【０１１１】
なお、完全に遮蔽するとは、漂遊電磁界に対して周辺領域を遮蔽（完全に遮蔽）することである。また、これに関連して、環状とは、円形だけを意味するわけではなく、電子構成品の周辺領域に沿って配設されるような全ての形状を意味する。すなわち、半導体チップの例えば四角形状に基づき、その結果角張って延びるような（あるいは角張った部分を有する）密閉環を含む。
【０１１２】
上記のような環状層の内部（内側）では、電子構成品の裏面に向かう方向にも、また、その周縁側に向かう方向にも、環状層によって半導体材料を完全に遮蔽できる。
【０１１３】
本発明の別の実施形態では、環状層が１×１０20ｃｍ-3以上の不純物濃度でドーピングされた半導体材料を有する（あるいは、環状層を、このような半導体材料から構成する）ことを考慮している。
【０１１４】
電子構成品の裏面の埋込み層と類比的に、１×１０20ｃｍ-3以上の高い不純物濃度の電子構成品の周りを遮蔽するために置かれる金属環のような環状層が作用する。この構成では、金属の導電率を有する環状層が半導体チップの内部に配設されているため、遮蔽板による電子構成品の被覆を省くことができる。従って、電子構成品の外形寸法を最小限とすることが可能となる。
【０１１５】
本発明の好適な実施形態は、電子構成品がフリップチップ組立技術のデバイスであることを考慮したものである。
フリップチップ組立技術では、半導体チップの表面上に、半田ボールまたは半田バンプが配設されている。このため、これらのデバイスを、その表面によって（その表面を介して）、プリント基板またはセラミック基板上に直接に取付けられる。
【０１１６】
このような電子構成品は、もはや接触ピンをもたない（接触ピンを備える必要がない）。このため、フリップチップ組立技術で非常にコンパクトに取付けられる。そして、これが結果的に、高周波デバイスに使用する際に接続配線を短くできるという長所をもたらす。これによって、不純物の容量性結合も誘導性結合も防止できる。電子構成品の裏面の埋込み層を用いた本発明による遮蔽によって、上記のように構成された高周波デバイスを、漂遊電磁界の結合に対して付加的に保護できる。
【０１１７】
本発明の別の実施形態は、半導体チップの表面の接触面上に外部接地電位に接続するため半田ボールまたは半田バンプを配設することを考慮するものである。
この実施形態は、接地電位に接続するために、別の独立した方法ステップ（方法ステップ）が不要になるという長所を有する。
むしろ、特にフリップチップ技術では、埋込み層と半導体チップの内部にある接地線とを、同様に、半田ボールまたは半田バンプを実装した残りの接触面と接続することで、接地電位とすることができる。
【０１１８】
本発明の別の実施形態は、電子構成品の表面に接続配線を有する再配線薄片を配設したことを考慮したものである。
この再配線薄片の接続配線は、半導体チップの接触面に接続されている。また、半導体チップの接触面は、顕微鏡的極微に保持できる。すなわち、嵩張る半田ボールまたは半田バンプを設ける必要がないので、数平方マイクロメーターの面積で構成できる。また、半導体チップの接触面は、対応する再配線薄片の外部接触領域上に設けており、半導体チップの全面に配分される。それと同時に、半導体チップの全表面が、外部の半田バンプまたは半田ボールの配設に供されるので、外部接触領域が、半導体チップ自体の接触面より大きい半田ボールおよび半田バンプを支持できる。
【０１１９】
従って、本発明の別の実施形態においては、少なくとも１つの半田ボールまたは半田バンプ，再配線薄片および環状層を介して、接地電位を埋込み層に印加することを考慮している。
【０１２０】
これは、セラミック基板またはプリント基板の比較的大きい導体通路から、同様に比較的大きい再配線薄片の外部接触領域と、顕微鏡的極微の接触面と、半導体チップの内部の対応する顕微鏡的極微の接地線とを介して、半導体チップの裏面の埋込み層に接地電位を印加できるという長所を有する。
【０１２１】
すなわち、電子回路内に組込むための、本発明による電子構成品の接続および電子構成品の遮蔽体の接続の際、再配線薄片の導入によって、利用者および消費者に、巨視的外形寸法を与えることが可能となる。従って、利用者（適用者）および消費者にとり比較的問題がない（従って、この形態は、利用者（適用者）および消費者にとって、容易に取り扱えるものとなる）。
なお、ここで、巨視的とは、立体顕微鏡または類似の拡大補助機器を使用せずに肉眼で識別できるという意味である。
【０１２２】
また、遮蔽体を備えた電子構成品の製造方法は、能動表面と受動裏面とを備えた半導体チップを有する電子構成品の製造方法であって、少なくとも、能動表面上の電子構成品の少なくとも１つの集積回路用の半導体ウェーハを準備する方法ステップ（方法ステップ）と、導電性であり、埋込み層の面積が裏面の面積に相当する上記埋込み層を、半導体ウェーハの裏面から形成するために、不純物を注入する方法ステップと、半導体ウェーハの表面から埋込み層までの間に、各電子構成品の周辺領域に配設される導電性の環状層を形成する（押し込む）方法ステップと、環状層の内部に少なくとも１つの集積回路を製造するために、半導体ウェーハ上での方法ステップの終了後に、半導体ウェーハを半導体チップに個別化する方法ステップと、遮蔽体を備えた電子構成品に半導体チップをパッケージする方法ステップと、を有している。
【０１２３】
この方法では、好ましくは両面研磨された半導体ウェーハが使用される。半導体ウェーハの前面には、デバイス構造と集積回路とを取付けることができる。裏面を研磨することで、密閉された埋込み層を形成する（押し込む）際、この裏面から、半導体ウェーハ全体の広い面積に対して高濃度の不純物を注入できる。
【０１２４】
また、この不純物注入の際、半導体ウェーハの内部に金属とほぼ同様の導電率を裏面から発生させるために（あるいは、埋込み層の導電率を金属とほぼ同様とするために）、不純物の濃度を、少なくとも１×１０20ｃｍ-3に調整することが好ましい。
【０１２５】
この注入方法ステップは、注入のために単に酸化層の裏面と別の注入を妨げる層とを空けるだけでよいので、最後の半導体技術方法ステップとしても行うことができる。
さらに、イオン注入は、裏面からのみ、または表面からのみ実施できるような方向性を有するプロセスである。その限りでは、本発明による、大面積の密閉された導電性の埋込み層のようなイオン注入層は、漂遊電磁界に対する遮蔽に有利である。
【０１２６】
半導体チップの周辺領域に配設される環状の接地線は、選択的な取り込みによって、すなわち、少なくとも１×１０20ｃｍ-3の高い不純物濃度を有する構造化されたマスク（あるいは、上記のような不純物濃度を有するように形成されたマスク）を用いての無制限の不純物源からの拡散プロセスによって、達成することができる。
【０１２７】
無制限の不純物源とは、例えば不純物デバイスとしてのボロンのための窒化ボロンのような固形状物質源、および／または、リンのための不純物源としてのオキシ塩化リンのような液状源である。オキシ塩化リンは、まず初めに、リンガラスとして構造化された拡散マスク上に析出される。それに続き、このリンガラスから、高濃度のリン原子が、環状層の領域に取込まれる。高ドーピングされた環状層の半導体チップの裏面の領域で、埋込み層が、例えば拡散方法ステップで形成（達成）されると、直ちに、接地電位が、半導体の表面から半導体の裏面へ、またはその後に半導体チップの裏面へ到達することができる。
【０１２８】
そのために、もう１つの方法ステップによって、半導体ウェーハが半導体チップに個別化され、それに続き、組込まれた遮蔽体を備えた電子構成品にパッケージされる。
このような方法は、個々の電子構成品用に従来取込まれた埋込み層に加えて、さらに、大面積の遮蔽層が埋込み層として設けられたという長所を有する。
【０１２９】
このような埋込み層は、別の方法（別法による方法）を用いて表面からも取込むことができる。この別の方法では、大面積の埋込み層を半導体ウェーハ上に形成（達成）できる。また、遮蔽体として同様に利用されるこの埋込み層の上方には、さらにデバイスと集積回路とを取込むための充分な深さがある。
【０１３０】
この別の方法は、電子構成品の少なくとも１つの集積回路のために半導体ウェーハを準備する方法ステップと、単結晶半導体ウェーハ上の層のエピタキシャル成長により半導体ウェーハの表面に導電性の半導体材料と真性導電性の半導体材料とから成る層（層順）を成長させて、導電性の層が埋込み層として真性導電層（eine elektlisch eigenleitende schicht ）の下に形成される方法ステップと、上記埋込み層の取込み後に、導電性の環状層が半導体ウェーハの表面から取込まれ、この環状層が真性導電層を通って延び、上記埋込み層にとどく深さまで達し、そこで上記環状層が半導体チップの周辺領域に配設される方法ステップと、環状層の内部に集積回路を製造するために、半導体ウェーハ上の方法ステップが終了した後、初めて半導体ウェーハを半導体チップに個別化する方法ステップと、最後の方法ステップとして、遮蔽体を備えた電子構成品に半導体チップのカプセル化またはパッケージングを行う方法ステップとを有する。
【０１３１】
高ドーピングされた導電性の埋込み層によってエピタキシャル法によって工程ごとに析出される真性導電層は、不純物としての外部原子を可能な限り少なく、ないしは全く存在しないようにしなければならない。
しかし、半導体の真性導電率を可能にする上記のような高い純度は実際上達成できないため、真性導電性の半導体内に１ｃｍ-3あたり外部原子１０15個までの残ドーピングを許容することができる。
【０１３２】
導電性の埋込み層の移行部からほぼ真性導電性の半導体層に至る間に、半導体材料の純度は、それによって少なくとも５オーダー（５桁）上昇する。
また、この方法の実施形態（実施例）において、半導体チップの裏面に遮蔽体として導電性の埋込み層を供することで、単に、上記した両方法のいずれがコスト的に有利であるかが問題になる。それと同時に、導電性の埋込み層を製造するために、この方法ステップ（埋込み層を製造する方法ステップ）をどの時点で実施するべきかが併せて重要である。
【０１３３】
最初に示した方法の第１の実施形態においては、上記の注入方法ステップを、半導体ウェーハの加工終了時であっても完全に実施できる。これに対し、別法によるエピタキシャル層の成長による方法では、電子構成品用の集積回路を備えた半導体ウェーハの製造開始時に、この注入方法ステップを行う必要がある。
【０１３４】
イオン注入法が僅かな熱エネルギーだけを必要とするのに対し、エピタキシャル成長法を実施するためには、シリコンを赤熱する必要がある。しかし、エピタキシャル析出に要する装置コストは、イオン注入に要するよりもはるかに少ない。これは、イオン注入設備が、本質的にエピタキシャル設備より多額の投資になることを意味する。なお、本発明を実現するために、両方法を使用することができる。
【０１３５】
これらの方法の一実施形態においては、半導体ウェーハの表面の接触面上に、半田ボールまたは半田バンプが配設され、半田付けされる。半田ボールおよび／または半田バンプの外形寸法は、小さく保持することが好ましく、直径が２０〜３００μｍの範囲、好ましくは５０〜１５０μｍの範囲を有する。
【０１３６】
半田ボールまたは半田バンプをより大きくすると、経済的な電子構成品を製造するには大きすぎる半導体面積を要求することになろう。しかし、この方法ステップの長所は、複数のチップまたはさらに多数のチップのために、半田ボールまたは半田バンプを、半導体チップに個別化する前の全半導体ウェーハ上に同時に形成できる（取込める）点にある。
【０１３７】
この方法の別の実施形態は、半田ボールまたは半田バンプをプリント基板またはセラミック基板と接続する際に、同時に、少なくとも１つの半田ボールまたは半田バンプを接地電位と接続することを考慮するものである。
【０１３８】
この方法の変形態様は、半導体チップの内部にある接地線と半導体チップの内部にある埋込み層とに接地導通することによって、特別の接続方法ステップを行う必要がなく、全ての半田ボールまたは半田バンプとの接続方法ステップを同時に実施できるという長所を有する。
【０１３９】
この方法のための別法による実施形態は、初めに半導体チップの接触面を再配線薄片の接続配線と接続することを考慮するものである。
この再配線薄片の接続配線は、その外形寸法がマイクロメーターの範囲にある半導体接触面の最小寸法に合わせることができる。これは、接触付与のために失われる半導体チップ面積が可能な限り最小になるという長所を有する。
【０１４０】
再配線薄片上の接続配線は、より大きな（つまり巨視的な）対応する半田ボールまたは半田バンプを取付けられる巨視的な外部接触領域に導かれる。すなわち、この再配線薄片を用いることで、半導体チップの全面積を半田バンプまたは半田ボールの配列のために使用できる。
ここで、巨視的とは、「顕微鏡を用いずに肉眼で識別しうる外形寸法および構造」を意味する。
【０１４１】
各半導体チップ上に、または別法として全半導体ウェーハ上に再配線薄片を取付けた後、個別化によって、再配線薄片の半田ボールまたは半田バンプがプリント基板またはセラミック基板の線に接続される。それと同時に、半田ボールまたは半田バンプの少なくとも１つが、プリント基板またはセラミック基板の接地導通線に接続される。
それによって、さらに半導体チップの内部の遮蔽体に、半導体チップを介して導通された接地線と埋込み層とを介して外部接地電位を印加することができ、特に接地によって初めて遮蔽効果を達成できる。
【０１４２】
この方法の別の実施形態は、環状の接触面が、半導体チップの表面の周辺領域に配設され、この環状の接触面が環状の導電層に接触するものである。このような環状の接触面は、対応する環状の半田パスを、半導体チップ上に配設できる。これにより、遮蔽リングを各半導体チップ周りに、または各電子構成品周りに形成（実現）できるという長所を有する。
半田材料から成る密閉された遮蔽リングの代わりに、同様に環状に配設された半田ボールまたは半田バンプを半導体チップの周辺領域に配設し、プリント基板またはセラミック基板の接地電位に電気的に接続することもできる。
【０１４３】
本発明による電子構成品と、このような構成品を製造するために可能な両方法とによって、半導体上の集積回路の感度を、動作周波数の増加時における外部の電磁気的影響に対して最小限とすることが可能となる。
【０１４４】
これにより、半導体上の集積回路の電気的機能と電気的特性との影響を広範囲に防止でき、接地電位を印加できる平坦な裏面を保護することが可能となる。それによって、この電子構成品の製造に、フリップチップ組立技術を導入できる（この電子構成品をフリップチップ組立技術に導入できる）。この組み立ての際、能動側は、下方、すなわちプリント基板に向けられる。
フリップチップ接続技術は、特に電気的接続長さが短いために、高周波集積回路用に推奨される。そしてさらに、本発明による遮蔽体によって、漂遊電磁界に対する反応を回避できる。
【０１４５】
それに加えて、高周波に適用するため、集積回路を製造するときには、導電性の基層を集積回路の裏面付近に形成（実現）する必要がある。また、この基層は一般に埋込み層（buried layer）と呼ばれる。半導体チップ内部における導電性の基層との接地接続は、特別の接地接触面によって集積回路の表面に設けることができる。
そして、導電性の接地接続層と導電性の埋込み層とによって、半導体チップの表面上で、能動構造に対する遮蔽を達成できる。さらに、改善された遮蔽を達成するために、基層または埋込み層への個別的な導通接触の代わりに、循環する環状の導通接触を形成（実施）することもできる。
【０１４６】
従って、本発明により、フリップチップ組立技術を高周波用の集積回路にも使用し、フリップチップ仕様における長所（伝送長さを短くできるという長所）を利用することが可能になる。また、それと同時に、裏面遮蔽を諦める必要がない。さらに、上記導通接触を、本発明によるデバイスにおいて、信号線の接触と同時に実行できるため、組み立て工程において遮蔽に必要な方法ステップが不要になる。
【０１４７】
すなわち、遮蔽およびフリップチップ組み立て技術と上記工程とを組み合わせて、個々の半田バンプまたは循環する半田バンプリングを設けることにより、高周波集積回路において導電層を集積および利用できるという利点が得られる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態にかかる遮蔽体を備えた電子構成品の概略断面図である。
【図２】  本発明の第２の実施形態にかかる遮蔽体を備えた電子構成品の概略断面図である。
【図３】  本発明の第３の実施形態にかかる遮蔽体を備えた電子構成品の概略断面図である。
【符号の説明】
１          電子構成品
２          遮蔽体
３          半導体チップ
４          半導体チップ
５          能動表面
６          受動裏面
７          埋込み層
８          接触面
９          接地接地電位
１０        基板内部の接地線
１１        環状層
１２        周辺領域
１３        半導体ウェーハ
１４        プリント基板
１５        セラミック基板
１６        再配線薄片
１７        接続配線
１８        外部接触領域
１９        はんだボール
２０        はんだバンプ
２１        プリント基板の線
２２        接地導通線
２３        コンパウンド樹脂
２４・２５  コンパウンド樹脂の周縁
２６        導体通路
２７        環状のはんだバンプ
２８        出口はんだバンプ
２９〜３４  導通接触
【図１】
0003977058.tif 000002
【図２】
0003977058.tif 000003
【図３】
0003977058.tif 000004