(57)【特許請求の範囲】
【請求項１】
制御入力端子に供給される制御値信号に応じて、所定の伝送路に供給する電流または電圧を変更する電力供給手段を備える給電回路において、
前記伝送路を流れる電流の電流値を検出してその検出結果を電流値信号としてアナログ信号の状態で出力する電流検出手段と、
当該伝送路に関する電圧の電圧値を検出してその検出結果を電圧値信号としてアナログ信号の状態で出力する電圧検出手段と、
所定の設定操作に応じたデジタル制御指定信号を出力するデジタル制御手段と、
当該デジタル制御指定信号に対しデジタルアナログ変換を施すことにより、アナログ信号として、所定の制御指定情報を生成するデジタルアナログ変換手段と、
前記電流値信号、電圧値信号および、前記制御指定情報の供給を受け、これに応じて、アナログ回路により前記制御値信号を生成するアナログ帰還手段とを備え、
前記アナログ帰還手段は、
前記電圧検出手段から出力された電圧値信号の第１の所定倍から、前記電流検出手段から出力された電流値信号の第２の所定倍を減算する減算回路と、
この減算回路からの減算結果信号と、前記電流検出手段から出力された電流値信号との大きい方を選択して出力する最大値回路と、
前記デジタルアナログ変換手段が生成した前記制御指定情報からの、前記最大値回路の出力との差分を、前記制御値信号として前記電力供給手段に供給する差分演算回路とを有する
ことを特徴とする給電回路。
【請求項２】
請求項１の給電回路において、
前記電力供給手段は、スイッチングレギュレータ回路であることを特徴とする給電回路。
【請求項３】
請求項１の給電回路において、
前記アナログ帰還手段は、
前記制御値信号の電圧値の上限を制限とする制限部を備えたことを特徴とする給電回路。
【請求項４】
請求項１の給電回路において、
前記アナログ帰還手段は、前記差分演算回路の後段に積分回路部を備え、当該積分回路部の出力を前記制御値信号とすることを特徴とする給電回路。
【請求項５】
請求項４の給電回路において、
前記積分回路部は、積分キャパシタ部を備えると共に、当該積分キャパシタ部を急速に充電または放電するための加速回路部を備えることを特徴とする給電回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は給電回路に関し、例えば、アナログ電話回線の加入者回路あるいはＩＳＤＮ回線の局内回線終端装置（ＯＣＵ：Office  Channel  Unit）などに用いて好適なものである。
【０００２】
【従来の技術】
従来、アナログ電話回線またはデジタル電話回線の加入者回路において、ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）を用いて給電回路を構成するものとしては、次の文献１に記載された加入者回路の給電回路がある。
【０００３】
文献１：特開２０００−１３４３７７号公報
この給電回路の具体的な構成を、図２に示す。
【０００４】
図２の給電回路では、所望の給電特性を得る、すなわち負荷（ここでは、加入者線および電話端末（電話機回路）など）の状態に応じた電流および電圧を供給するために、負荷に流れる電流と負荷に印加する電圧を検出し、検出した電流や電圧の値を用いた負帰還制御を行うことによって、ＤＣ／ＤＣコンバータから、所望の給電特性を得ている。
【０００５】
また、図２の給電回路では、電流および電圧をそれぞれ検出した後、Ａ／Ｄコンバータによってデジタル信号７０６、７０７に変換し、このデジタル信号７０６，７０７をＤＳＰ１１０などを用いたデジタル信号処理で処理することによって制御信号７０４を得ている。
【０００６】
すなわち、図２の給電回路における実質的な制御の主体は、ＤＳＰ１１０などのディジタル回路であり、ＤＳＰ１１０などが搭載しているソフトウエアである。
【０００７】
文献１では、このようなデジタル回路やソフトウエアを用いてＤＣ／ＤＣコンバータを制御することにより、プログラマブルな、設定変更容易な給電回路を提供しようとしている。
【０００８】
【発明が解決しようとする課題】
ところで、負帰還経路にデジタル信号を用いることは、最近のシステム制御では一般的であるが、加入者線に接続される給電回路においては、外来雑音やダイヤルパルス送出など負荷の急激な変動が常に存在し、そのような変動に対しても、安定に追従でき、雑音の発生や危険な異常高電圧の発生が無いようにするためには、前記デジタル信号７０６，７０７を生成する図２のＡ／Ｄコンバータ３２０，４３０として高速かつ高分解能のものを用いる必要があり、装置コストが高価なものとなる。
【０００９】
また、ＤＳＰ１１０などのデジタル信号処理回路で行われる処理は一般的に複雑であり、プログラムの暴走による異常電圧の発生などの防止は単純なアナログ回路より困難で、信頼性が低い。
【００１０】
【課題を解決するための手段】
かかる課題を解決するために、本発明では、制御入力端子に供給される制御値信号に応じて、所定の伝送路に供給する電流または電圧を変更する電力供給手段を備える給電回路において、（１）前記伝送路を流れる電流の電流値を検出してその検出結果を電流値信号としてアナログ信号の状態で出力する電流検出手段と、（２）当該伝送路に関する電圧の電圧値を検出してその検出結果を電圧値信号としてアナログ信号の状態で出力する電圧検出手段と、（３）所定の設定操作に応じたデジタル制御指定信号を出力するデジタル制御手段と、（４）当該デジタル制御指定信号に対しデジタルアナログ変換を施すことにより、アナログ信号として、所定の制御指定情報を生成するデジタルアナログ変換手段と、（５）前記電流値信号、電圧値信号および、前記制御指定情報の供給を受け、これに応じて、アナログ回路により前記制御値信号を生成するアナログ帰還手段とを備え、前記アナログ帰還手段は、（５−１）前記電圧検出手段から出力された電圧値信号の第１の所定倍から、前記電流検出手段から出力された電流値信号の第２の所定倍を減算する減算回路と、（５−２）この減算回路からの減算結果信号と、前記電流検出手段から出力された電流値信号との大きい方を選択して出力する最大値回路と、（５−３）前記デジタルアナログ変換手段が生成した前記制御指定情報からの、前記最大値回路の出力との差分を、前記制御値信号として前記電力供給手段に供給する差分演算回路とを有することを特徴とする。
【００１１】
【発明の実施の形態】
（Ａ）実施形態
以下、本発明にかかる給電回路の実施形態について説明する。
【００１２】
第１〜第８の実施形態に共通する特徴は、プログラマビリティ（特性設定変更容易性）を確保しつつ、高価なＡ／Ｄコンバータを必要とせず、かつ安定動作する給電回路を提供することである。
【００１３】
（Ａ−１）第１の実施形態の構成
本実施形態の給電回路を図１に示す。
【００１４】
図１において、当該給電回路は、デジタル制御回路１０と、Ｄ／Ａコンバータ１１と、演算回路１２と、差分演算回路（ＯＰアンプ）１３と、スイッチングレギュレータ１４と、電流検出回路１５と、電圧検出回路１６と、端子Ｔ１、Ｔ２と、ラインＬ１、Ｌ２とを備えている。
【００１５】
このうちスイッチングレギュレータ１４は、地気と電源ＶＢＢから電力を得て、制御された電力供給を行う回路であり、スイッチングレギュレータ制御回路２０と、スイッチング素子ＳＲＱと、電力変換トランス２３と、整流用のダイオード２２と、平滑化用のキャパシタ２１とを備えている。
【００１６】
本実施形態では、電力変換トランス２３の１次側の巻線２３Ａと２次側の巻線２３Ｂの極性が図示のように設定されたいわゆるフライバック型のスイッチングレギュレータを使用する。ただし必要ならば、当該フライバック型以外のスイッチングレギュレータ、例えばフォーワード型のスイッチングレギュレータ等を使用するようにしてもよい。
【００１７】
パルス幅変調を実行するスイッチングレギュレータ制御回路２０は、信号ＰＬとして一定の時間間隔で出力する各パルスの時間幅を、差分演算回路１３から供給される差分演算信号ＡＳ３に応じて増減させる回路である。
【００１８】
スイッチング素子ＳＲＱがパルスが存在するとき（信号ＰＬ１がハイレベルのとき）に導通しパルスが存在しないとき（信号ＰＬ１がローレベルのとき）に非導通となるタイプ（すなわち、Ｐチャネル形）であるものとすると、パルスの時間幅が長くなって信号ＰＬにおけるハイレベルの時間比率が増加するほどキャパシタ２１の両端子間の電圧（これは、端子Ｔ１、Ｔ２間の電圧に等しい）Ｖ１が高くなり、負荷電流ＩＬ２、ＩＬ１の電流値が大きくなる傾向を持つ。
【００１９】
なお、図示の例ではスイッチング素子ＳＲＱとして、デプレッション−エンハンスメント形のＭＯＳ形ＦＥＴ（ＭＯＳ形電界効果トランジスタ）を使用しているが、このスイッチング素子ＳＲＱとしては、必要に応じて、他のユニポーラトランジスタや、バイポーラトランジスタを用いることも可能である。
【００２０】
また、このスイッチングレギュレータ１４では、２次巻線２３Ｂ側のダイオードとして、ただ１つのダイオード２２を用いているため、端子Ｔ１、Ｔ２のはるか右方に配置される電話端末に対する着信時などに必要となるラインＬ１、Ｌ２の相対的な電位の反転を行う極性反転機構（一般的には、リレーやサイリスタなどを用いて実現され得る）は、端子Ｔ１、Ｔ２の右側に配置されるものとしたが、必要に応じて、２次巻線２３Ｂとキャパシタ２１のあいだに配置するようにしてもよい。
【００２１】
この極性反転機構は、例えば、ダイオード２２と並列なもう１つのダイオードをラインＬ１上にも配置するとともに、各ダイオードを短絡することのできるＯＮ・ＯＦＦスイッチをラインＬ１とＬ２に設け、２つのＯＮ・ＯＦＦスイッチのうちいずれか一方をＯＮ状態とし、他方をＯＦＦ状態とすることで、ＯＦＦ状態にあるスイッチの側のダイオードだけを有効化して、前記相対的な電位の反転を行うものであってもよい。
【００２２】
前記ラインＬ１上に配置されている電流検出回路１５は、ラインＬ１上に流れる負荷電流ＩＬ１の値を検出してその値に応じた電流検出信号ＣＡ１を出力する回路である。当該負荷電流ＩＬ１は、通常、端子Ｔ１を介してラインＬ２上を右方向に伝送された負荷電流ＩＬ２が、電話端末などの負荷を介して、ラインＩＬ１上に供給され、当該ラインＩＬ１を左方向に伝送されてくるものなので、当該負荷電流ＩＬ１の値は、基本的にＩＬ２の値に等しい。
【００２３】
実際の加入者線において、電話端末などの負荷と端子Ｔ１、Ｔ２とのあいだには電子化インダクタンス回路など、多数の回路が存在し得るが、これらの回路は直流信号をそのまま通過させるため、直流信号の観点からみると、当該負荷は、実質的に端子Ｔ１、Ｔ２間に直接接続されたものとみなすことができる。
【００２４】
また、ダイオード２２で整流し、キャパシタ２１で平滑化したものであるため、基本的に当該負荷電流ＩＬ１およびＩＬ２は直流電流である。ただし、電話の加入者線である当該ラインＬ１、Ｌ２上を流れる以上、ＤＰ（ダイヤルパルス）や外来のノイズなどの影響により、当該負荷電流ＩＬ２、ＩＬ１の振幅は変動し得る。
【００２５】
ここで、ＤＰは、前記電話端末の回転形ダイヤルの操作（当該電話端末が、信号方式の変換機構（ＰＢからＤＰへの変換機構）を内蔵している電話端末である場合には、プッシュボタン操作も可）で指定した数のパルス（例えば、「５」をダイヤルした場合には５個のパルス信号）が、直流電流の断続のかたちで送信されるものである。なお、ＤＰを構成する各パルスの時間密度は、通常、１秒間に１０個〜２０個程度である。
【００２６】
また、前記加入者線を構成するラインＬ１、Ｌ２は平衡伝送路を構成し、加入者線上に配置される各回路（電子化インダクタンス回路やアナログ電話端末の電話機回路など）も基本的に平衡型の回路構成を有する。これらの平衡伝送路や平衡型の回路構成は、コモンモードノイズがノーマルモードノイズに変化することを防止できるため、耐ノイズ性に優れているといえる。ただし平衡伝送路を用いても外来のノイズがラインＬ１、Ｌ２に乗ること自体は防止できない上、電話の加入者線は通常かなり長いため、加入者線の敷設経路の周辺環境等によっては、ノイズを乗せることを完全に防止するのは困難である。
【００２７】
前記ラインＬ２およびＬ１に接続されている電圧検出回路１６は、これらのライン上の電圧を検出しその検出結果に応じた電圧検出信号ＣＶ１を出力する回路である。
【００２８】
各ラインＬ１、Ｌ２の電位に関しては、その絶対的な値についても、相対的な高低関係についても、所定の規定が設定されており、各給電状態ごとに該当する規定を満たすことが必要となる。例えば、通常のノーマル給電状態ではラインＬ２のほうがラインＬ１よりも高電位であるが、前記着信があると、この関係が逆転することなどが規定されており、給電回路はその規定をすべて満足する必要がある。
【００２９】
前記スイッチングレギュレータ制御回路２０内のスイッチングレギュレータ制御回路２０に出力端子を接続している差分演算回路１３は、その反転入力端子に前記電流検出回路１５が出力する電流検出信号ＣＡ１の供給を受け、反転入力端子には演算回路１２が出力する演算結果信号（これは、アナログ信号である）ＡＳ２の供給を受ける回路である。したがって当該差分演算回路１３は、電流検出回路１５からスイッチングレギュレータ制御回路２０に至る負帰還ループの構成要素ともなっている。
【００３０】
当該演算結果信号ＡＳ２を出力する演算回路１２はアナログ演算を行うアナログ回路を内蔵している。前記電圧検出回路１６から出力された電圧検出信号ＣＶ１とＤ／Ａコンバータ１１から出力されるアナログ制御信号ＡＳ１を基礎とする当該アナログ回路のハードウエア的な動作により、ＡＳ１とＣＶ１に応じた演算結果信号ＡＳ２が得られ、当該演算結果信号ＡＳ２が演算回路１２から出力される。
【００３１】
デジタル制御回路１０は、上位の装置などから静的または動的に図１の給電回路の制御に関する設定操作を受け、当該設定操作に応じたデジタル制御信号ＤＳ１を出力する回路である。この設定操作は、ソフトウエア的に行われるものであってもよく、ハードウエア的に行われるものであってもよい。
【００３２】
デジタル制御回路１０から出力される当該デジタル制御信号ＤＳ１は、Ｄ／Ａコンバータ１１によって、当該デジタル制御信号ＤＳ１に対応するアナログ制御信号ＡＳ１に変換される。
【００３３】
以上のような構成であるから、本実施形態のＤ／Ａコンバータ１１とスイッチングレギュレータ１４のあいだに配置されている演算回路１２、差分演算回路１３はアナログ回路であり、電流検出回路１５から出力される電流検出信号ＣＡ１、電圧検出回路１６から出力される電圧検出信号ＣＶ１は、ともにアナログ信号である。
【００３４】
加入者線を構成するラインＬ２、Ｌ１のはるか右方に配置される前記電話端末がデジタル電話端末である場合には、直接、当該加入者線に接続されるのはデジタル回線終端装置（ＤＳＵ）になり、当該電話端末は、ＴＡ（ターミナルアダプタ）を介してＤＳＵに接続され、加入者線上にはデジタル信号が伝送される。ただし当該デジタル信号は、加入者線上に配置されるチョークコイル（図示せず）によって阻止される（アナログ電話端末の場合のアナログ音声信号は、電子化インダクタンス回路によって阻止される）ため、電圧検出回路１６や電流検出回路１５までは到達し得ない。これにより、電圧検出回路１６や電流検出回路１５まで到達する信号は、直流信号または、周波数の極めて低い直流信号に近い信号だけである。
【００３５】
したがって、電流検出回路１５および電圧検出回路１６は、各検出信号ＣＡ１、ＣＶ１を生成するためにＤ／Ａ変換を行う必要はなく、Ｄ／Ａコンバータを内蔵する必要もない。
【００３６】
以下、上記のような構成を有する本実施形態の動作について説明する。
【００３７】
（Ａ−２）第１の実施形態の動作
スイッチングレギュレータ１４において、スイッチングレギュレータ制御回路２０によって生成されたパルス（ＰＬ１）により、スイッチング素子ＳＲＱがスイッチングし、トランス２３の一次巻線２３Ａにパルス電流が流れ、トランス２３の二次巻線２３Ｂに起電力が発生し、整流ダイオード２２およびキャパシタ２２によって出力直流電圧が生成される。
【００３８】
端子Ｔ１、Ｔ２間に接続される負荷（前記電話端末など）に流れる電流は電流検出回路１５によって検出され、その検出結果に応じた電流検出信号ＣＡ１が出力される。そして、前記負帰還ループが当該電流検出信号ＣＡ１に対応した動作を行うことにより、負荷電流ＩＬ２、ＩＬ１の値を、所望の値に制御することができる。
【００３９】
一方、差分演算回路１３の非反転入力端子に供給される演算結果信号ＡＳ２の値は、デジタル制御信号ＤＳ１、電圧検出信号ＣＶ１を基礎として決定されるものであるから、デジタル制御信号ＤＳ１および電圧検出信号ＣＶ１を、前記差分演算信号ＡＳ３に反映させ、所望の給電特性を実現することができる。
【００４０】
当該給電特性は端子Ｔ１、Ｔ２の出力電圧Ｖｏｕｔ（＝Ｖ１）と出力電流Ｉｏｕｔ（＝ＩＬ１＝ＩＬ２）の関係として定義されるため、演算回路１２が行うアナログ演算の関数を、ｙ＝ｆ（ｘ１，ｘ２）と定義すれば、以下の式（１）のとおりとなる。
【００４１】
Ａ・Ｉｏｕｔ＝ｆ（Ｂ・Ｖｏｕｔ，Ｖｄａｏｕｔ）    …（１）
ただし当該式（１）において、Ａは電流検出回路１５の比例係数であり、Ｂは電圧検出回路１６の比例係数であり、ＶｄａｏｕｔはＤ／Ａコンバータ１１の出力であるアナログ制御信号ＡＳ１の値を示す。
【００４２】
当該式（１）から、Ｄ／Ａコンバータ１１が出力するアナログ制御信号Ｖｄａｏｕｔを変化させることにより、給電特性、すなわち端子Ｔ１、Ｔ２の出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの関係を変化させることができることは明白である。
【００４３】
このことは、デジタル制御回路１０によって給電特性をプログラマブルに変更できることを意味し、図１の給電回路により、特性設定を容易に変更可能である。
【００４４】
また、Ｄ／Ａコンバータ１１は特性設定にのみ対応すればよく、特性設定は通常、端子Ｔ１、Ｔ２の負荷の過渡動作（加入者線Ｌ１、Ｌ２上にノイズやＤＰが発生する場合の負荷変動）のように、高頻度、かつ高速に変化するものではないため、高精度、高分解能を必要とする図２に示した従来のＡ／Ｄコンバータ３２０，４３０に比べて、低コストで実現可能である。
【００４５】
換言するなら、Ｄ／Ａコンバータ１１の分解能や精度が低くても、それによって給電回路の精度が劣化したり、速度が不足したりすることがない。
【００４６】
また、本実施形態では、電流検出信号ＣＡ１の負帰還ループは、スイッチングレギュレータ１４以外では差分演算回路１３だけを含む最小の回路構成となっているため、加入者線Ｌ１、Ｌ２上にノイズやＤＰが発生する場合の過渡応答にたいする動作の機敏性が確保される。しかも、図１の給電回路では、デジタル制御回路１０は設定された特性に応じたデジタル制御信号ＤＳ１を出力しているだけであり、所望の給電特性を実現する実質的な制御の主体は、演算回路１２であるとみることができ、その点でも、図２に示した従来の給電回路とは相違する。
【００４７】
したがって本実施形態では、前記電話端末のオフフック時やＤＰが発生したときなどに発生する出力端子Ｔ１、Ｔ２の短絡、ＤＰやノイズなどによる急激な負荷変動、前記電話端末のオンフック時やＤＰが発生したときなどに発生する出力端子Ｔ１、Ｔ２の開放に対しても、外部のデジタル回路やＡ／Ｄコンバータ、Ｄ／Ａコンバータが介在することなく対応することが可能であるため、安定的に動作することができる。
【００４８】
なお、現実的な実装では、前記デジタル制御回路１０としてはプログラムによって動作するプロセッサが内蔵される場合が多いと考えられるが、プログラムの暴走やプログラムの誤りによる誤動作があった場合でも、電流検出回路１５からの不帰還経路は常に確保されているため、異常電圧の発生や過電流などの危険を防ぐことができ、安全で信頼性の高い給電回路を提供できる。
【００４９】
（Ａ−３）第１の実施形態の効果
本実施形態によれば、給電回路のコストを低減し、信頼性を向上することが可能である。
【００５０】
（Ｂ）第２の実施形態
以下では、本実施形態が第１の実施形態と相違する点についてのみ説明する。
【００５１】
本実施形態は、第１の実施形態においては必ずしも明確ではなかった演算回路１２の内部構成につき、好ましい具体例を提供するものである。
【００５２】
（Ｂ−１）第２の実施形態の構成および動作
本実施形態の給電回路の主要部の構成例を示す図９において、演算回路１２の内部構成に関連する部分以外の構成は、第１の実施形態と同じである。
【００５３】
したがって、図９上で、図１と対応する符号を付与した各部の機能および各信号の機能は、基本的に第１の実施形態と同じである。
【００５４】
図９において、本実施形態の演算回路１２は、基準信号発生回路２６と、減算回路２７と、最小値回路２８とを備えている。
【００５５】
このうち基準信号発生回路２６は、一定電圧の基準信号ＡＳ５すなわちＶｒｅｆを出力する回路である。
【００５６】
また、減算回路２７は、当該基準信号ＡＳ５から前記電圧検出回路１６が出力した電圧検出信号ＣＶ１を減算してその結果である減算結果信号ＡＳ６を出力する回路である。したがって、基準信号ＡＳ５をＶｒｅｆとし、電圧検出信号ＣＶ１をＢ・Ｖｏｕｔとすると、当該減算回路２７が出力する減算結果信号ＡＳ６は、Ｖｒｅｆ−Ｂ・Ｖｏｕｔと表現することができる。
【００５７】
この減算回路２７から減算結果信号ＡＳ６を受け取り、前記Ｄ／Ａコンバータ１１からアナログ制御信号ＡＳ１を受け取る最小値回路２８は、ＡＳ６とＡＳ１のうち、いずれか小さいほうを選択し、選択したほうを最小値信号ＡＳ２として出力する回路（この機能は、最小値関数ｙ＝ｍｉｎ（ｘ１，ｘ２）と定義することができる）である。したがって減算結果信号ＡＳ６をＶｒｅｆ−Ｂ・Ｖｏｕｔとし、アナログ制御信号ＡＳ１をＶｄａｏｕｔとすると、最小値信号ＡＳ２は、ｍｉｎ（Ｖｒｅｆ−Ｂ・Ｖｏｕｔ，Ｖｄａｏｕｔ）と表現することができる。
【００５８】
なお、Ｖｒｅｆ−Ｂ・ＶｏｕｔとＶｄａｏｕｔの大きさが同じ場合（最小値回路２８が識別できないほど近い場合）にいずれを選択するかは、予め決めておくようにするとよい。
【００５９】
このような基準信号発生回路２６、減算回路２７、最小値回路２８の各機能は、演算増幅器と抵抗器あるいはカレントミラー回路と抵抗器などを用いて、アナログ回路として実現することができる。
【００６０】
また、上述したように、端子Ｔ１、Ｔ２からの出力電流をＩｏｕｔとすると、端子Ｔ１、Ｔ２からの出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの関係として定義される給電特性は、次の式（２）で記述することができる。
【００６１】
Ａ・Ｉｏｕｔ＝ｍｉｎ（Ｖｒｅｆ−Ｂ・Ｖｏｕｔ，Ｖｄａｏｕｔ）  …（２）
ここで、Ａは電流検出回路１５の比例係数、Ｂは電圧検出回路１６の比例係数、ＶｄａｏｕｔはＤ／Ａコンバータ１１の出力であるアナログ制御信号ＡＳ１、Ｖｒｅｆは基準信号ＡＳ５を示している。
【００６２】
式（２）からも明らかなように、図９の給電回路の給電特性は、Ｖｒｅｆ−Ｂ・ＶｏｕｔがＶｄａｏｕｔより大きい場合には、
Ａ・Ｉｏｕｔ＝Ｖｄａｏｕｔ              …（３）
となり、Ｖｒｅｆ−Ｂ・ＶｏｕｔがＶｄａｏｕｔより小さい場合には、
Ａ・Ｉｏｕｔ＝Ｖｒｅｆ−Ｂ・Ｖｏｕｔ    …（４）
となる。
【００６３】
すなわち、Ｖｄａｏｕｔを十分に小さくすれば式（３）の給電特性が得られ、反対にＶｄａｏｕｔを十分に大きくすれば式(４）の給電特性が得られる。また、もしも必要ならば、ＶｄａｏｕｔではなくＶｒｅｆや係数Ｂの値を変化させることによっても、式（２）から得られる給電特性を式（３）とするか式(４）とするかを制御することも可能である。
【００６４】
また、アナログ制御信号Ｖｄａｏｕｔを一定値に保持すれば出力電流Ｉｏｕｔを一定値とすることのできる式（３）からは、デジタル電話端末に対する給電（デジタル（ＩＳＤＮ）給電）で必要とされる定電流特性が得られ、出力電圧Ｖｏｕｔが増加するにしたがって出力電流Ｉｏｕｔが単調に減少する式（４）からは、アナログ電話端末で必要とされる定抵抗特性が得られる。
【００６５】
（Ｂ−２）第２の実施形態の効果
本実施形態によれば、第１の実施形態の効果と同等な効果を得ることができる。
【００６６】
加えて、本実施形態では、前記式（３）、（４）の給電特性を実現することが可能である。
【００６７】
（Ｃ）第３の実施形態
以下では、本実施形態が第１、第２の実施形態と相違する点についてのみ説明する。
【００６８】
本実施形態は、第２の実施形態と比べ、演算回路１２の内部構成および、差分演算回路１３の入力端子と演算回路１２等との接続関係が相違する。
【００６９】
（Ｃ−１）第３の実施形態の構成および動作
本実施形態の給電回路の主要部の構成例を示す図３において、演算回路１２の内部構成に関連する部分および、差分演算回路１３の入力端子と演算回路１２等との接続関係以外の構成は、第１の実施形態と同じである。
【００７０】
したがって、図３上で、図１と対応する符号を付与した各部の機能および各信号の機能は、基本的に第１の実施形態と同じである。
【００７１】
図３において、本実施形態の演算回路１２は最大値回路３０を備えている。当該最大値回路３０は、前記電流検出信号ＣＡ１と電圧検出信号ＣＶ１を入力して、いずれか大きいほうを選択し、当該選択結果に応じた最大値信号ＡＳ１０を出力する回路である。この機能は、最大値関数ｙ＝ｍａｘ（ｘ１，ｘ２）と定義することができる。
【００７２】
電流検出信号ＣＡ１をＡ・Ｉｏｕｔとし、電圧検出信号ＣＶ１をＢ・Ｖｏｕｔとすると、前記最大値回路３０が出力する最大値信号は、ｍａｘ（Ａ・Ｉｏｕｔ，Ｂ・Ｖｏｕｔ）と表現することができる。なお、Ａ・ＩｏｕｔとＢ・Ｖｏｕｔの大きさが同じ場合（最大値回路３０が識別できないほど近い場合）にいずれを選択するかは、予め決めておくようにするとよい。
【００７３】
このような最大値回路３０の機能は、演算増幅器と抵抗器あるいはカレントミラー回路と抵抗器などを用いて、アナログ回路として実現することができる。
【００７４】
また、本実施形態における差分演算回路１３の反転入力端子には前記最大値信号ＡＳ１０が供給され、非反転入力端子には前記Ｄ／Ａコンバータ１１から出力されるアナログ制御信号ＡＳ１が供給される。
【００７５】
一方、第２の実施形態と同様に、端子Ｔ１、Ｔ２からの出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの関係として定義される給電特性は、次の式（５）で記述することができる。
【００７６】
ｍａｘ（Ａ・Ｉｏｕｔ，Ｂ・Ｖｏｕｔ）＝Ｖｄａｏｕｔ    …（５）
この式（５）中のＡ、Ｂの意味などは第２の実施形態と同様である。
【００７７】
式（５）によると、Ａ・ＩｏｕｔがＢ・Ｖｏｕｔより大きい場合には、
Ａ・Ｉｏｕｔ＝Ｖｄａｏｕｔ              …（６）
となり、Ａ・ＩｏｕｔがＢ・Ｖｏｕｔより小さい場合には、
Ｂ・Ｖｏｕｔ＝Ｖｄａｏｕｔ               …(７）
となる。
【００７８】
式（５）の場合、ｍａｘ（Ａ・Ｉｏｕｔ，Ｂ・Ｖｏｕｔ）が、Ａ・ＩｏｕｔとＢ・Ｖｏｕｔのいずれを選択するかは、デジタル制御回路１０から制御することができないが、いったん選択された値は、給電回路の負帰還ループによって、Ｖｄａｏｕｔと等しくなるように制御される。
【００７９】
アナログ制御信号Ｖｄａｏｕｔを一定値に保持すれば出力電流Ｉｏｕｔを一定値とすることのできる式（６）からは、デジタル電話端末に対する給電で必要とされる定電流特性が得られ、Ｖｄａｏｕｔを一定値に保持すれば出力電圧Ｖｏｕｔを一定値とすることのできる式(７）からは、デジタル電話端末に対する給電で必要とされる定電圧特性が得られる。
【００８０】
なお、もしも必要ならば、前記係数Ａ、Ｂの値を変化させることによって、ｍａｘ（Ａ・Ｉｏｕｔ，Ｂ・Ｖｏｕｔ）の選択結果を制御することも可能である。
【００８１】
（Ｃ−２）第３の実施形態の効果
本実施形態によれば、第１の実施形態の効果と同等な効果を得ることができる。
【００８２】
加えて、本実施形態では、前記式（６）、（７）の給電特性を実現することが可能である。
【００８３】
（Ｄ）第４の実施形態
以下では、本実施形態が第１〜第３の実施形態と相違する点についてのみ説明する。
【００８４】
本実施形態は、第３の実施形態に比べ、演算回路１２の内部構成が相違する。
【００８５】
（Ｄ−１）第４の実施形態の構成および動作
本実施形態の給電回路の主要部の構成例を示す図４において、演算回路１２の内部構成に関連する部分以外の構成は、第３の実施形態と同じである。
【００８６】
したがって、図４上で、図３と対応する符号を付与した各部の機能および各信号の機能は、基本的に第３の実施形態と同じである。
【００８７】
図４において、本実施形態の演算回路１２は、最大値回路３１と、減算回路３２とを備えている。
【００８８】
このうち最大値回路３１は、回路自体の機能は、第３の実施形態の最大値回路３０と同じであってよい（この機能は、最大値関数ｙ＝ｍａｘ（ｘ１，ｘ２）と定義することができる）が、本実施形態と第３の実施形態では、入力される信号が異なる。すなわち、第３の実施形態の最大値回路３０には電流検出信号ＣＡ１と電圧検出信号ＣＶ１が入力されたのに対し、本実施形態の最大値回路３１には、電流検出信号ＣＡ１と、減算回路３２で生成される減算結果信号ＡＳ１１が入力される。
【００８９】
また、当該減算回路３２も、回路自体の機能は第２の実施形態の減算回路２７と同じであってよいが、本実施形態と第２の実施形態では、入力される信号が異なる。すなわち、第２の実施形態の減算回路２７には基準信号ＡＳ５と電圧検出信号ＣＶ１が入力されたのに対し、本実施形態の減算値回路３１には、電流検出信号ＣＡ１と、減算回路３２で生成される減算結果信号ＡＳ１１が入力される。
【００９０】
当該減算回路３２は、非反転入力端子に電圧検出信号ＣＶ１を入力するとともに反転入力端子に電流検出信号ＣＡ１を入力して、反転入力端子に対する入力から非反転入力端子に対する入力を減算しその減算結果を出力する回路である。すなわち、減算回路３２における前記電流検出信号Ａ・Ｉｏｕｔに対する比例係数をＣとすると、当該減算回路３２が出力する減算結果信号ＡＳ１１は、Ｂ・Ｖｏｕｔ−Ｃ・Ａ・Ｉｏｕｔと表現することができる。
【００９１】
また、この減算結果信号ＡＳ１１と電流検出信号ＣＡ１すなわちＡ・Ｉｏｕｔを受け取る最大値回路３１が出力する最大値信号ＡＳ１２は、ｍａｘ（Ａ・Ｉｏｕｔ，Ｂ・Ｖｏｕｔ−Ｃ・Ａ・Ｉｏｕｔ）と表現することができる。
【００９２】
したがって、図４の給電回路の給電特性は、次の式(８)に示すとおりとなる。
【００９３】
ｍａｘ（Ａ・Ｉｏｕｔ，Ｂ・Ｖｏｕｔ−Ｃ・Ａ・Ｉｏｕｔ）＝Ｖｄａｏｕｔ    …(８）
この式(８）によると、Ａ・ＩｏｕｔがＢ・Ｖｏｕｔ−Ｃ・Ａ・Ｉｏｕｔより大きい場合には、
Ａ・Ｉｏｕｔ＝Ｖｄａｏｕｔ                      …(９）
となり、Ａ・ＩｏｕｔがＢ・Ｖｏｕｔ−Ｃ・Ａ・Ｉｏｕｔより小さい場合には、
Ｂ・Ｖｏｕｔ−Ｃ・Ａ・Ｉｏｕｔ＝Ｖｄａｏｕｔ  …（１０）
となる。
【００９４】
式（９）によると、Ｖｄａｏｕｔを用いてＡ・Ｉｏｕｔを制御することができるため上述した定電流特性を得ることができ、式（１０）によると、Ｖｄａｏｕｔを一定とすると前記定抵抗特性を得ることができる。
【００９５】
なお、もし必要ならば、係数Ａ、Ｂ、Ｃを制御することにより、式(８)から式(９）の給電特性が得られるか、式（１０）の給電特性が得られるかを制御することも可能である。
なお、もしも必要ならば、前記係数Ａ、Ｂ、Ｃの値を変化させることによって、ｍａｘ（Ａ・Ｉｏｕｔ，Ｂ・Ｖｏｕｔ−Ｃ・Ａ・Ｉｏｕｔ）の選択結果を制御することも可能である。
【００９６】
（Ｄ−２）第４の実施形態の効果
本実施形態によれば、第１の実施形態の効果と同等な効果を得ることができる。
【００９７】
加えて、本実施形態では、前記式（９）、（１０）の給電特性を実現することが可能である。
【００９８】
（Ｅ）第５の実施形態
以下では、本実施形態が第１の実施形態と相違する点についてのみ説明する。
【００９９】
本実施形態は、差分演算回路１３の出力端子を直接スイッチングレギュレータ１４の入力端子に接続するのではなく、積分器３５を介して接続した点が相違する。
【０１００】
（Ｅ−１）第５の実施形態の構成および動作
本実施形態の給電回路の主要部の構成例を示す図５において、差分演算回路１３の出力端子と、スイッチングレギュレータ制御回路２０の入力端子のあいだに、積分器３５が挿入されている点以外の構成は、第１の実施形態と同じである。
【０１０１】
したがって、図５上で、図１と対応する符号を付与した各部の機能および各信号の機能は、基本的に第１の実施形態と同じである。
【０１０２】
すなわち本実施形態では、差分演算回路１３が出力する差分演算信号ＡＳ３が直接、スイッチングレギュレータ制御回路２０に供給されるのではなく、積分器３５によって処理されたあと、積分信号ＡＳ１５としてスイッチングレギュレータ制御回路２０に供給される。
【０１０３】
当該積分器３５によれば、負帰還ループの伝達関数に１個の極を設けて、発振などの不安定動作を起こさないようにすることができ、給電回路の安定な動作を実現することができる。
【０１０４】
積分器３５の構成としては、抵抗とキャパシタによるローパスフィルタ（時定数回路）や、演算増幅器とキャパシタンスを用いるもの、カレントミラーとキャパシタンスを用いるもの、トランスコンダクタンスアンプとキャパシタを用いるものなどが使用可能である。
【０１０５】
また、本実施形態の積分器３５の特性は、単純な積分要素のみ（キャパシタのみ）のほか、抵抗を挿入すること等によって積分信号ＡＳ１５に遅れや進みを付与することのできるラグリード形の時定数でも良い。
【０１０６】
（Ｅ−２）第５の実施形態の効果
本実施形態によれば、第１の実施形態の効果と同等な効果を得ることができる。
【０１０７】
加えて、本実施形態では、給電回路の動作を安定化することが可能である。
【０１０８】
（Ｆ）第６の実施形態
以下では、本実施形態が第１、第５の実施形態と相違する点についてのみ説明する。
【０１０９】
本実施形態は、第５の実施形態と比べ、前記積分器３５の出力端子とスイッチングレギュレータ制御回路２０の入力端子のあいだにクランプ回路３８を設けた点が相違する。
【０１１０】
（Ｆ−１）第６の実施形態の構成および動作
本実施形態の給電回路の主要部の構成例を示す図６において、積分器３５の出力端子とスイッチングレギュレータ制御回路２０の入力端子のあいだに、クランプ回路３８が挿入されている点以外の構成は、第５の実施形態と同じである。
【０１１１】
したがって、図６上で、図５と対応する符号を付与した各部の機能および各信号の機能は、基本的に第５の実施形態と同じである。
【０１１２】
すなわち本実施形態では、積分器３５が出力する積分信号ＡＳ１５が直接、スイッチングレギュレータ制御回路２０に供給されるのではなく、クランプ回路３０によって処理されたあと、クランプ信号ＡＳ１６としてスイッチングレギュレータ制御回路２０に供給される。
【０１１３】
当該クランプ回路３８は、積分信号ＡＳ１５の電圧の振幅が基準点に対して一定値以上に変化しないように制限する回路である。図示の例において当該クランプ回路３８は、２つのダイオード３６，３７によって構成され、基準点としてグランド（０ボルト）を選定しているため、各ダイオード３６、３７の順電圧を０．７ボルトと仮定すると、クランプ信号ＡＳ１６の振幅は、１．４ボルトに制限されることとなる。
【０１１４】
もちろん、クランプ回路３８を構成するダイオード３６，３７の数は、２個に限る必要はないので、１個または３個以上としてもよい。また、図示のクランプ回路３８はクランプ信号ＡＳ１６の振幅の上限を設定するものであるが、必要に応じて振幅の下限を設定するクランプ回路を用いてもよい。
【０１１５】
さらに、ダイオード３６，３７の替わりに、ツェナダイオードやトランジスタを、クランプ回路３８の構成要素として用いてよい。
【０１１６】
一般的にスイッチングレギュレータを用いる場合においては、スイッチングレギュレータ（１４）の動作の遅延のため、起動時や、急激な負荷の変動時には、帰還制御動作が追従できず、差分演算回路１４の反転入力端子と非反転入力端子に供給される電気信号の値の差が、一時的に大きな値となる場合があるが、そのような場合でも、当該クランプ回路３８を設けておけば、積分回路３５の出力に過大な電圧が発生したとしてもそれによって、スイッチングレギュレータ１４の破壊などの異常動作が発生することを防止することができる。
【０１１７】
（Ｆ−２）第６の実施形態の効果
本実施形態によれば、第５の実施形態の効果と同等な効果を得ることができる。
【０１１８】
加えて、本実施形態では、クランプ回路によってスイッチングレギュレータの破壊などを防止することができるため、より安定で安全な給電回路を提供することが可能となる。
【０１１９】
（Ｇ）第７の実施形態
以下では、本実施形態が第１、第５の実施形態と相違する点についてのみ説明する。
【０１２０】
本実施形態は、第５の実施形態では必ずしも明確ではなかった積分器３５の内部構成につき、好ましい具体例を提供するものである。
【０１２１】
（Ｇ−１）第７の実施形態の構成および動作
本実施形態の積分器３５の主要部の構成例を図７に示す。この積分器３５は、利得を変更することができるものである。
【０１２２】
図７において、当該積分器３５は、電流源４０〜４３と、スイッチＳＷ１、ＳＷ２と、抵抗４４，４５，５３と、トランジスタ４６〜５１と、キャパシタＣ１、Ｃ２とを備えている。
【０１２３】
このうちＰＮＰ形トランジスタ４６，４７を有する差動トランジスタ対と、ＰＮＰ形トランジスタ４８，４９を有する差動トランジスタ対には、入力端子５４，５５が接続され、差動トランジスタ対のそれぞれのコレクタは、２つのＮＰＮ形トランジスタ５０，５１で構成されたカレントミラーによって電流加算され、出力端子５６に接続されたキャパシタＣ１を充放電する。
【０１２４】
また、図７に示す積分器３５において、スイッチＳＷ１、ＳＷ２をオンとすると、前記２個の差動トランジスタ対はいずれも能動状態となるが、スイッチＳＷ１、ＳＷ２をオフとすると、右側の差動トランジスタ対が停止状態となり、積分器としての利得は半分となるため、当該スイッチＳＷ１、ＳＷ２のオン、オフを切替えることによって利得を変更することが可能である。
【０１２５】
なお、差動トランジスタ対の数は、必ずしも図示した２個に限定する必要はないので、必要ならば、３個以上としてもよい。３個以上とした場合には、利得の切替も、３段階以上で行うことが可能となる。
【０１２６】
また、差動トランジスタ対の能動・停止の切り替えはスイッチＳＷ１、ＳＷ２以外の手段で実行することができる。例えば、電流源４０，４１、または４２，４３の動作・停止による制御などを用いることも可能である。その場合、スイッチＳＷ１、ＳＷ２を省略することができることは当然である。
【０１２７】
給電回路の端子Ｔ１、Ｔ２に接続される負荷の状態の変化や、特性設定の種類により、帰還ループの特性を変化させる必要が生じることがあるが、そのようなケースにおいて、本実施形態の積分器３５が有用である。
【０１２８】
一般に、積分器の時定数を大きくすると、系は安定となるが、系の過渡応答の遅延は大きくなるため、給電回路の安定度を高めたい場合には、図７のキャパシタＣ１、Ｃ２、抵抗５３の定数は大きくし、過渡応答に対する機敏性を高めたい場合には小さくするとよい。
【０１２９】
ただし不用意にこれらの定数を小さくすると、回路の発振やリンギングなどを起こし不安定状態に陥る可能性が高まるため、定数の値を小さくするにも一定の限界がある。その一方で、時定数の値が同じであっても、前記差動トランジスタ対を増加し電流駆動能力を高めれば、充放電の速度が上昇し、機敏性の向上を達成することが可能である。したがってこれら２つの方法を、適宜使い分ける（あるいは、併用する）ことにより、所望の積分器を実現するようにするとよい。
【０１３０】
このような積分器３５を有する本実施形態の給電回路では、負荷の状態の変化や、特性設定の種類により、積分器３５の利得を簡単に変更することができ、過渡応答の遅延が過大とならず、安定である。
【０１３１】
一方、積分器３５の時定数の変更は、出力端子５６に接続されるキャパシタンスをアナログスイッチを用いて切替えること等によっても実現できるが、キャパシタ（例えばＣ１）などを充放電する電流は、各差動トランジスタ対から出力されるコレクタ電流をカレントミラーで電流加算した大電流（差動トランジスタ対の数が３個以上となれば、この値はさらに増大し得る）となるため、そのアナログスイッチは、当該大電流を流すことのできる大きな定格値を備えた部品でなければならない。
【０１３２】
このようなアナログスイッチは、一般に高価で、サイズも大きいが、本実施形態の積分器３５では当該アナログスイッチを用いる必要がないため、同等な性能を持ちながら、より低価格で、小規模な積分器を構成することが可能である。
【０１３３】
(Ｇ−２）第７の実施形態の効果
本実施形態によれば、第５の実施形態の効果と同等な効果を得ることができる。
【０１３４】
加えて、本実施形態では、必要に応じて、積分器（３５）の利得を変更することができるため、柔軟かつ安定で、過渡応答の遅延が過大とならない給電回路を低価格で提供することが可能である。
【０１３５】
（Ｈ）第８の実施形態
以下では、本実施形態が第１、第５、第７の実施形態と相違する点についてのみ説明する。
【０１３６】
本実施形態は、第５の実施形態の積分器３５の内部構成として、第７の実施形態とは異なるものを提供する。
【０１３７】
（Ｈ−１）第８の実施形態の構成および動作
本実施形態の積分器３５の主要部の構成例を図８に示す。この積分器３５は、高い電流駆動能力を持ち、急速な充放電を実行することができるものである。上述したように第７の実施形態でも、差動トランジスタ対の数を増加すれば、電流駆動能力を高め、急速な充放電を実行可能であるが、本実施形態の積分器３５は、差動トランジスタ対の数を増加せずに、高い電流駆動能力を実現する。
【０１３８】
図８において、当該積分器３５は、電流源６０，６１と、トランジスタ６２〜７５と、抵抗７９と、キャパシタＣ３とを備えている。
【０１３９】
このうち２つのＰＮＰ形トランジスタ６２，６３を有する差動トランジスタ対には入力端子７６，７７が接続され、当該差動トランジスタ対のそれぞれのコレクタは、カレントミラー（４つのＮＰＮ形トランジスタ６４〜６７によって構成されるカレントミラー、２つのＮＰＮ形トランジスタ６８、６９によって構成されるカレントミラー、４つのＰＮＰ形トランジスタによって構成されるカレントミラー）によって３本の経路ＲＴ１〜ＲＴ３に分けられ、３本それぞれ電流加算され、そのうち１本の経路ＲＴ３は、出力端子７８に接続されたキャパシタＣ３を充放電し、別な１本の経路ＲＴ１はエミッタフォロア接続されたトランジスタ７４を経てキャパシタＣ３を急速充電し、最後の１本の経路ＲＴ２はエミッタフォロア接続されたトランジスタ７５を経てキャパシタＣ３を急速放電する。
【０１４０】
図８において、給電回路が継続的に通常の動作をつづけている定常時は２個のエミッタフォロア接続されたトランジスタ７４，７５はオフ状態である。
【０１４１】
そして、起動時や負荷の急変によって積分器３５に大きな入力が印加されると、エミッタ接続されたトランジスタ７４あるいは７５により、急速にキャパシタＣ３が充電、あるいは放電される。
【０１４２】
なお、定常時にエミッタフォロア接続されたトランジスタ７４，７５が確実にオフとなるように、カレントミラーの比率を意図的に変更することは可能である。
【０１４３】
一般に給電回路の運用状態では、起動時、あるいは、給電回路の端子Ｔ１、Ｔ２に接続される負荷の状態の急激な変化があったとき、積分器３５のキャパシタＣ３の変化が追いつかず、回路全体としての追従が遅れる場合がありうるが、本実施形態によればキャパシタＣ３の充放電を急速に行うことができ、起動時、負荷変動時の追従速度を速くできる。
【０１４４】
回路の追従速度を速くするには、積分器３５のキャパシタＣ３を小さくして時定数を小さくすることでも実現できるが、その方法では、回路の発振やリンギングなどを起こすなど不安定状態に陥る可能性がある。
【０１４５】
これに対し本実施形態は、安定度を確保するに十分な容量値を持つ大きなキャパシタＣ３を用いつつ、電流駆動能力を高めることによって、起動時、負荷急変時への機敏な動作を実現することができる。
【０１４６】
（Ｈ−２）第８の実施形態の効果
本実施形態によれば、第５の実施形態の効果と同等な効果を得ることができる。
【０１４７】
加えて、本実施形態では、１つの差動トランジスタ対を用いながら、負荷の急速な変動にも対応でき、なおかつ回路の発振やリンギングなどを起こす可能性を低減することができるため、給電回路の信頼性を高めることが可能である。
【０１４８】
また本実施形態では、積分器（３５）の内部構成のバリエーションを増大することができる。
【０１４９】
(Ｉ）他の実施形態
第１〜第８の実施形態の給電回路における構成要素の配置は、スイッチングレギュレータ、電流検出回路、電圧検出回路、出力端子の順序であるが、この順序は変更可能である。一例としては、スイッチングレギュレータ、電圧検出回路、電流検出回路、出力端子の順序でも良い。
【０１５０】
また、第１〜第８の実施形態のうち、その性質上、相互に排他的な関係にない複数の実施形態の特徴部分は、複合して、同一の給電回路上に実装することが可能である。
【０１５１】
一例として、第４の実施形態と第６の実施形態を複合すれば、演算回路１２に電流検出信号ＣＡ１と電圧検出信号ＣＶ１が入力されていて、なおかつ、差分演算回路１３の出力端子とスイッチングレギュレータ１４のあいだに積分器３５が挿入された給電回路を構成することも可能である。
【０１５２】
【発明の効果】
以上に説明したように、本発明によれば、給電回路のコストを低減し、信頼性を向上することが可能である。
【図面の簡単な説明】
【図１】第１の実施形態に係る給電回路の主要部の構成例を示す概略図である。
【図２】従来の給電回路の構成を示す概略図である。
【図３】第３の実施形態に係る給電回路の主要部の構成例を示す概略図である。
【図４】第４の実施形態に係る給電回路の主要部の構成例を示す概略図である。
【図５】第５の実施形態に係る給電回路の主要部の構成例を示す概略図である。
【図６】第６の実施形態に係る給電回路の主要部の構成例を示す概略図である。
【図７】第７の実施形態に係る給電回路で使用する積分器の主要部の構成例を示す概略図である。
【図８】第８の実施形態に係る給電回路で使用する積分器の主要部の構成例を示す概略図である。
【図９】第２の実施形態に係る給電回路の主要部の構成例を示す概略図である。
【符号の説明】
１０…デジタル制御回路、１１…Ｄ／Ａコンバータ、１２…演算回路、１３…差分演算回路、１４…スイッチングレギュレータ、１５…電流検出回路、１６…電圧検出回路、２０…スイッチングレギュレータ制御回路、２１…平滑キャパシタ、２３…電力変換トランス、２２…整流ダイオード、ＳＲＱ…スイッチング素子。
【図１】
0004004322.tif 000002
【図２】
0004004322.tif 000003
【図３】
0004004322.tif 000004
【図４】
0004004322.tif 000005
【図５】
0004004322.tif 000006
【図６】
0004004322.tif 000007
【図７】
0004004322.tif 000008
【図８】
0004004322.tif 000009
【図９】
0004004322.tif 000010