(57)【特許請求の範囲】
【請求項１】
結晶方位が（１００）のｐ型タイプシリコンウェーハにおいて、比抵抗値が１０ｍΩｃｍ以上、酸素濃度が１２×１０１７ａｔｏｍｓ／ｃｍ３以上で、かつ開始温度が５００℃〜６００℃、終了温度が８００℃〜９００℃の範囲内で２℃／分以上で３℃／分以下のランピング熱処理により５×１０４個／ｃｍ２以上の酸素析出物が含有された基板にシリコンがエピタキシャル成長されたことを特徴とするシリコンエピタキシャルウェーハ
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体素子基板として使用されるシリコンエピタキシャルウェーハの改良と製造方法に係り、エピタキシャル成膜する前にウェーハに所定のランピング熱処理を施すことにより、デバイス製造工程においてゲッタリングに必要な酸素析出物が基板内部に形成され、かつ、高温熱処理でもウェーハの高強度を維持するシリコンエピタキシャルウェーハとその製造方法に関する。
【０００２】
【従来の技術】
種々の半導体デバイス製造工程では、高温の熱処理工程でＦｅ，Ｎｉ，Ｃｕに代表される重金属汚染があり、これら重金属汚染により、ウェーハ表面近傍に欠陥や電気的な準位が形成されるとデバイスの特性が劣化する。そのため、これらの重金属をウェーハ表面近傍から除去する必要があり、ＩＧ（ｉｎｔｒｉｎｓｉｃ  ｇｅｔｔｅｒｉｎｇ）や各種ＥＧ（ｅｘｔｒｉｎｓｉｃ  ｇｅｔｔｅｒｉｎｇ）のゲッタリング手法が用いられている。
【０００３】
従来、Ｗｅｌｌ  Ｄｒｉｖｅ工程を有する高温のデバイス製造工程においては、ウェーハ内部にゲッタリングに十分な密度で酸素析出物が形成されるために、ＮＩＧ（ｎａｔｕｒａｌ  ＩＧ）、ＤＺ（ｄｅｎｕｄｅｄ  ｚｏｎｅ）−ＩＧといったＩＧを用いたゲッタリングが広く用いられてきた。
【０００４】
一方、高集積化に対しては、ウェーハ表面近傍の高品質化が求められている。ミラーポリッシュウェーハと比較して、エピタキシャルウェーハはｇｒｏｗｎ−ｉｎ欠陥がエピタキシャル膜中に全く存在しないため、ウェーハ表面近傍は非常に完全性が高くなっているが、エピタキシャルウェーハは従来、コストの問題から使用量は少なかった。
【０００５】
しかしながら、さらに集積化が進む次世代デバイス（６４Ｍ、２５６Ｍ  ＤＲＡＭ世代）ではｇｒｏｗｎ−ｉｎ欠陥をウェーハ表面近傍に含まないという仕様の要請があり、エピタキシャルウェーハが本格的に使用される可能性が極めて高くなっている。また、今後主流となる外径１２インチウェーハにおいても、エピタキシャルウェーハの使用が最有力視されている。
【０００６】
通常のＣＺ‐Ｓｉウェーハの高品質化については、これまでＤＺ‐ＩＧ処理が広く用いられており、この方法では、ウェーハに１１００℃から１２００℃程度の高温熱処理を施すことにより、ウェーハ表面近傍の酸素を外方に拡散させて格子間酸素濃度を低下させ、ウェーハ表面近傍に欠陥の少ないＤＺ層を形成する。さらにその後、６００℃から９００℃程度の低温熱処理でウェーハ内部に酸素析出核を形成するという、高温と低温の２段熱処理が行なわれている。ただし、ＤＺ−ＩＧ処理では、ｇｒｏｗｎ‐ｉｎ欠陥がウェーハ表面近傍に存在する。
【０００７】
【発明が解決しようとする課題】
一方、基板の比抵抗が１０ｍΩｃｍ以上のエピタキシャルウェーハでは、エピタキシャル成膜時の高温の熱履歴により酸素析出核の縮小、消滅が起こり、ミラーポリッシュウェーハと比較して酸素析出が抑制される。そのため、かなり高酸素濃度の基板を用いても酸素析出物がほとんど形成されず、ＩＧ効果が期待できないことが明らかにされている。この課題を解決するため、十分なＩＧ効果を得ることを目的として、エピタキシャル成膜前に熱処理を施す方法が検討されている（Ｈ．Ｔｓｕｙａ  ｅｔ  ａｌ．，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ３６  （１９８０）  ６５８）。
【０００８】
すなわち、前記文献では、６２０℃から１１５０℃の範囲での等温前熱処理が提案されている。この方法では、予め酸素析出核をエピタキシャル成膜時の高温熱履歴で縮小しないサイズまで成長させておくため、デバイス製造工程の熱処理において、酸素析出物が成長して十分なＩＧ効果が得られることが示されている。
【０００９】
しかしながら、エピタキシャル成膜前に等温熱処理を施す、この従来方法で製造されたエピタキシャルウェーハは、デバイス製造工程において、酸素析出物がスリップ発生可能なサイズまで成長することがあり、この場合、酸素析出物によるスリップ転位発生の可能性がある（超ＬＳＩ材料、プロセスの基礎、岸野正則（１９８７）ｐ．８７）。
【００１０】
なお、特公平４‐５６８００号公報は、低温＋高温の２段階熱処理をエピタキシャル成膜前の熱処理条件として提案しているが、２段階熱処理のため高コストであり、かつ高温熱処理でのスリップ転位発生や汚染の問題も懸念されるため、実用には適さないと考えられる。
【００１１】
この発明は、上述したエピタキシャル成膜前に熱処理を施す方法により製造された、基板の比抵抗が１０ｍΩｃｍ以上のエピタキシャルウェーハにおいて、デバイス製造工程において酸素析出物によるスリップ転位を発生し難い、すなわち、強度低下が起こり難いエピタキシャルウェーハとその製造方法の提供を目的としている。
【００１２】
また、この発明は、デバイス製造工程においてゲッタリングに必要な密度の酸素析出物が基板中に形成され、かつ、強度低下が起こり難いシリコンエピタキシャルウェーハとその製造方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】
発明者らは、デバイス製造工程において十分なＩＧ効果を所有し、かつ高強度を維持するシリコンエピタキシャルウェーハとその製造方法を目的として、エピタキシャル成膜前に等温熱処理あるいはランピング熱処理を施して得られるウェーハの性状を種々検討した結果、ある特定条件でランピング熱処理を行えば、デバイス製造工程において十分なＩＧ効果を所有し、かつ高強度を維持、すなわち１１００℃以上の熱処理を加えた際に酸素析出物によるスリップの発生がないシリコンエピタキシャルウェーハの提供が可能になることを見出し、この発明を完成した。
【００１４】
この発明は、タイプがP型で結晶方位が（１００）のシリコンウェーハにおいて、比抵抗値が１０ｍΩｃｍ以上で、かつ開始温度が５００℃〜６００℃、終了温度が８００℃〜９００℃の範囲内で、少なくとも６００度から８００度が２℃／分以上で３℃／分以下のランピング熱処理により５×１０４個／ｃｍ２以上の酸素析出物が含有された基板にシリコンがエピタキシャル成長されたことを特徴とするシリコンエピタキシャルウェーハである。
【００１６】
【発明の実施の形態】
発明者らは、基板がＣＺ‐Ｓｉウェーハであり、比抵抗が１０ｍΩｃｍ以上であるシリコンウェーハにおいて、エピタキシャル成膜前に、図１に示すように開始温度が５００℃以上、６００℃以下で、昇温レートが５℃／分以下、終了温度が８００℃以上、９００℃以下の条件でランピング熱処理を、熱処理雰囲気が酸素、窒素あるいはアルゴン及びこれらの混合ガス中で行った後に、エピタキシャル成膜することにより、デバイス製造工程において十分なＩＧ効果が得られる程度の酸素析出物を含有し、かつ高強度を維持できるシリコンエピタキシャルウェーハが得られることを見出した。
【００１７】
すなわち、発明者らは、比抵抗が１０ｍΩｃｍ以上のＣＺ‐Ｓｉウェーハにエピタキシャル成膜する前に、等温熱処理あるいはランピング熱処理を行った後、エピタキシャル成膜したエピタキシャルウェーハに対して最高温度が１２００℃のデバイス製造熱処理を施して、形成された酸素析出物の密度を測定した。さらに、エピタキシャルウェーハに熱応力を負荷した後のウェーハのそり量を測定した。
【００１８】
上記の測定の結果、開始温度が５００℃〜６００℃、終了温度が８００℃〜９００℃で昇温レートが５℃／分以下のランピング熱処理をエピタキシャル成膜前に行うと、比抵抗が１０ｍΩｃｍ以上のエピタキシャルウェーハでも十分なＩＧ効果を所有し、かつ、デバイス製造工程で１１００℃以上の熱処理を加えた際に酸素析出物によるスリップの発生がなく、高強度を維持することが明らかになった。
【００１９】
すなわち、この発明のランピング熱処理条件は、酸素析出核が約６００〜８００℃で形成されるため、ランピング開始温度を６００℃以下、終了温度を８００℃以上としている。また、ランピング開始温度が５００℃未満では酸素析出核形成に効果がなく、終了温度が９００℃を越えるとウェーハを炉から取り出す際にスリップ転位が発生する可能性があり、さらに、昇温レートが５℃／分を越えると、酸素析出核が形成されないため、前記条件とする。
【００２０】
雰囲気は、１０００℃以上の高温での酸素雰囲気では、表面酸化膜形成に伴うウェーハ内部への格子間シリコン原子の注入が起こり、酸素析出が非酸化性雰囲気と比較して抑制されるが、９００℃以下では、酸素雰囲気においても酸化膜の成長はあまり起こらず、酸素、窒素及びアルゴンの各雰囲気において効果に差はなかったことを確認した。従って、酸素、窒素あるいはアルゴン及びこれらの混合ガス雰囲気が好ましい。
【００２１】
この発明において、基板の比抵抗を１０ｍΩｃｍ以上とするのは、１０ｍΩｃｍ未満では高濃度ドーパントの効果により酸素析出が異常に促進されるため、エピタキシャル成膜時の高温熱履歴の影響が小さく、エピタキシャル成膜前の熱処理なしでデバイス製造熱処理においてＩＧ効果に十分な密度の酸素析出物が形成されるためである（超ＬＳＩプロセス制御工学、津屋英樹（１９９５）ｐ．２２２）。
【００２２】
この発明において、基板の酸素濃度は、１２×１０17ａｔｏｍｓ／ｃｍ3未満では、この発明におけるランピング前熱処理条件でＩＧ効果に十分な５×１０4個／ｃｍ2以上の酸素析出物が得られないため、１２×１０17ａｔｏｍｓ／ｃｍ3以上とする。
【００２３】
【実施例】
外径８インチのｐ型（１００）Ｂドープ、比抵抗値が１０Ωｃｍで、初期酸素濃度が１４×１０17ａｔｏｍｓ／ｃｍ3（ｏｌｄ  ＡＳＴＭ）のＣＺ−Ｓｉウェーハを用意し、これらのウェーハを２枚ずつのグループに分け、各グループに表１の５種の熱処理をエピタキシャル成膜前に酸素と窒素の混合ガス雰囲気で行った。ここで、熱処理ＤとＥがこの発明の実施例であり、熱処理Ａ〜Ｃが従来例である。
【００２４】
【表１】
0003944958.tif 000002
【００２５】
次に、これらのウェーハを炉内温度８５０℃の枚葉式ＣＶＤ炉にセットし、１５０℃／分で１１５０℃まで昇温し、ＨＣｌでエッチング後、１０５０℃でＳｉＨＣｌ3ガスを用い、比抵抗値が１０Ωｃｍで厚さが３μｍのエピタキシャル層を成膜し、エピタキシャルウェーハを製造した。
【００２６】
このエピタキシャルウェーハに、最高温度が１２００℃のデバイス製造熱処理を施した後、各グループから１枚ずつウェーハを抽出して欠陥選択エッチング（Ｗｒｉｇｈｔ  ｅｔｃｈ  ５分）を行い、酸素析出物密度を光学顕微鏡で測定した。その結果を図２に示す。
【００２７】
図２に示す如く、従来例ならびにこの発明の実施例のエピタキシャルウェーハは、デバイス製造工程においてゲッタリングに十分な５×１０4個／ｃｍ2以上の酸素析出物を形成していることがわかる。
【００２８】
次に、各グループの残りのウェーハに１０００℃×３０分の熱処理を施した。ここで、炉への投入速度を５ｃｍ／分、取出速度を１５ｃｍ／分とし、ウェーハ間隔を４．４ｍｍとした。この熱処理により、各ウェーハにはほぼ等しい熱応力が負荷される。そのため、熱処理後にウェーハのそり量を測定することでウェーハ間の強度比較が可能となる。
【００２９】
図３に、ウルトラゲージ９５００（日本ＡＤＥ製）によるウェーハのそり量の測定結果を示す。これより、この発明の実施例のエピタキシャルウェーハのそり量は、従来例のウェーハのそり量より十分に小さい、すなわち、実施例のエピタキシャルウェーハの強度は従来例のエピタキシャルウェーハの強度よりはるかに優れていることがわかる。
【００３０】
また、表１のＡ〜Ｅの各熱処理によって製造されたエピタキシャルウェーハに対して、１１００℃以上の熱処理を施した後、欠陥選択エッチング（ｗｒｉｇｈｔ  ｅｔｃｈ  ５分）を行い、Ｘ線回折装置によりスリップ転位の発生状況を調べたところ、従来例（Ａ〜Ｃ）のエピタキシャルウェーハでは全てスリップ転位密度が１×１０4／ｃｍ2  以上観察されたのに対して、この発明（Ｄ，Ｅ）のエピタキシャルウェーハではスリップ転位の発生が全く観察されなかった。
【００３１】
【発明の効果】
この発明によるシリコンエピタキシャルウェーハの製造方法は、比抵抗が１０ｍΩｃｍ以上で酸素濃度が１２×１０17ａｔｏｍｓ／ｃｍ3以上のシリコンウェーハに対して、開始温度が５００℃〜６００℃、終了温度が８００℃〜９００℃で昇温レートが５℃／分以下のランピング熱処理をエピタキシャル成膜前に行うことを特徴としているため、得られたシリコンエピタキシャルウェーハは、デバイス製造工程でゲッタリングに十分な密度の酸素析出物が形成され、かつ、ウェーハの強度低下が起こり難く、１１００℃以上の熱処理を加えた際に酸素析出物によるスリップの発生がないという特徴を有している。
【図面の簡単な説明】
【図１】この発明のシリコンエピタキシャルウェーハの製造方法を示すヒートパターン図である。
【図２】種々の熱処理を施したエピタキシャルウェーハにおいて、デバイス製造工程後の酸素析出物密度の測定結果を示すグラフである。
【図３】熱応力負荷後のエピタキシャルウェーハのそり量の測定結果を示すグラフである。
【図１】
0003944958.tif 000003
【図２】
0003944958.tif 000004
【図３】
0003944958.tif 000005