(57)【特許請求の範囲】
【請求項１】
出力端子に対して負荷と並列に接続されたコンデンサと、前記出力端子に発生する電圧を安定化するために所定の制御信号を発生する制御信号発生回路と前記制御信号を受けて電池から受けた電力の電圧を降下させて前記出力端子に所定の出力電圧の電力を出力する第１のＭＯＳトランジスタとを有する電源回路において、
前記第１のＭＯＳトランジスタのバックゲートとソースとの間に挿入された第２のＭＯＳトランジスタと、
前記バックゲートとドレインとの間に挿入された第３のＭＯＳトランジスタと、
前記電池から受けた電力の電圧と前記出力端子の電圧とを比較して前記電力の電圧が前記出力端子の電圧よりも低いときには、前記バックゲートを介して前記第１のＭＯＳトランジスタにおける寄生ダイオードを逆バイアスするように前記バックゲートを前記ソースおよびドレインのいずれか一方に接続し、前記電力の電圧が前記出力端子の電圧と等しいか、これよりも高いときには、前記バックゲートを前記ソースおよびドレインのいずれか他方に接続するように前記第２および第３のＭＯＳトランジスタをＯＮ／ＯＦＦする制御回路とを備え、
前記制御回路は、インバータを有し、前記インバータは、前記電池が装着されたときに前記第１のＭＯＳトランジスタの寄生ダイオードと前記バックゲートを介して電力供給を受けて動作してこの寄生ダイオードに並列に接続された前記第２のＭＯＳトランジスタをその出力側の信号でＯＮにすることで前記第１のＭＯＳトランジスタのバックゲートとソースとを接続して前記第１のＭＯＳトランジスタを起動できる状態にしかつ前記インバータの入力側の信号で第３のＭＯＳトランジスタをＯＦＦにする電源回路。
【請求項２】
前記制御回路は、コンパレータを有し、前記コンパレータは、前記電力の電圧と前記出力端子の電圧とを比較するものであり、前記インバータは、前記コンパレータの出力を受けて前記第２および第３のＭＯＳトランジスタのいずれか一方のゲートを駆動するものであり、前記コンパレータは、前記第２および第３のＭＯＳトランジスタのいずれか他方のゲートを駆動する請求項１記載の電源回路。
【請求項３】
前記第１，第２および第３のトランジスタは、ＰチャネルＭＯＳトランジスタであり、前記第２および第３のトランジスタのソースは、前記バックゲートに接続され、前記コンパレータは、前記出力端子を介して電力供給を受けて動作する請求項２記載の電源回路。
【請求項４】
出力端子に対して負荷と並列に接続されたコンデンサと、前記出力端子に発生する電圧を安定化するために所定の制御信号を発生する制御信号発生回路と前記制御信号を受けて電池側から電力供給を受ける電源供給ラインの電圧を降下させて前記出力端子に所定の出力電圧の電力を出力する第１のＭＯＳトランジスタとを有する電源回路を備える携帯用電子機器において、
前記第１のＭＯＳトランジスタのバックゲートとソースとの間に挿入された第２のＭＯＳトランジスタと、
前記バックゲートとドレインとの間に挿入された第３のＭＯＳトランジスタと、
前記電池から受けた電力の電圧と前記出力端子の電圧とを比較して前記電力の電圧が前記出力端子の電圧よりも低いときには、前記バックゲートを介して前記第１のＭＯＳトランジスタにおける寄生ダイオードを逆バイアスするように前記バックゲートを前記ソースおよびドレインのいずれか一方に接続し、前記電力の電圧が前記出力端子の電圧と等しいか、これよりも高いときには、前記バックゲートを前記ソースおよびドレインのいずれか他方に接続するように前記第２および第３のＭＯＳトランジスタをＯＮ／ＯＦＦする制御回路とを備える電源回路を有し、
前記制御回路は、インバータを有し、前記インバータは、前記電池が装着されたときに前記第１のＭＯＳトランジスタの寄生ダイオードと前記バックゲートを介して電力供給を受けて動作してこの寄生ダイオードに並列に接続された前記第２のＭＯＳトランジスタをその出力側の信号でＯＮにすることで前記第１のＭＯＳトランジスタのバックゲートとソースとを接続して前記第１のＭＯＳトランジスタを起動できる状態にしかつ前記インバータの入力側の信号で第３のＭＯＳトランジスタをＯＦＦにする携帯用電子機器。
【請求項５】
前記制御回路は、コンパレータを有し、前記コンパレータは、前記電源供給ラインの電圧と前記出力端子の電圧とを比較するものであり、前記インバータは、前記コンパレータの出力を受けて前記第２および第３のＭＯＳトランジスタのいずれか一方のゲートを駆動するものであり、前記コンパレータは、前記第２および第３のＭＯＳトランジスタのいずれか他方のゲートを駆動する請求項４記載の携帯用電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電源回路およびこの電源回路を有する携帯用電子機器に関し、詳しくは、ＩＣ回路の外部に電力用コンデンサが外付けされて電力を供給するＩＣ化された電源回路において、その出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を容易に阻止でき、ＩＣ化に適した電源回路に関する。
【０００２】
【従来の技術】
従来、ＰＨＳ、携帯電話等の携帯型電話機、その他の携帯用電子機器などにおいては、装置の電源が遮断された状態でもバックアップ電池により動作が必要な内部回路に電力が供給されている。
そのような回路として、例えば、正しい時刻を表示するために時間計測をする時計機構やＳＲＡＭ等のデータ保持、受信待機回路などがある。
特に、携帯用電子機器にあっては、通常、装置の電源が投入されたときに電池駆動（メイン電池）により装置が動作するが、このときメイン電池からバックアップ電池への充電が行われる。そして、装置の電源が遮断されたときにはバックアップ電池から遮断状態において必要とされる各回路に電力が供給される。
【０００３】
このような電源回路では、バックアップ電池側からメイン電池が接続された電源回路への電流の逆流が問題となる。この問題を解決するために、バックアップ電池から電源回路への電流の逆流を防止する電源回路が出願人により特開２００２−１０５２５号「電源回路およびバックアップ電池を有する携帯用電子機器」として出願されている。
この出願の発明は、メイン電源の電圧を昇圧して安定化を図る電源回路とバックアップ電池との間にＭＯＳトランジスタのスイッチ回路を設けて、このＭＯＳトランジスタを電源遮断時にＯＦＦするとともに、そのバックゲートをこのＭＯＳトランジスタのソースあるいはドレイン側のいずれかに接続して、これと同時に形成された寄生ダイオードを逆バイアスすることで、バックアップ電池から寄生ダイオードを通して電源ラインへと流れるリーク電流を阻止するものである。
そのために、この電源回路では、スイッチ回路のＭＯＳトランジスタとこれのバックゲートをソースとドレインのいずれかに選択的に接続する制御回路を設けている。例えば、スイッチ回路がＰＭＯＳトランジスタのときには電源ＯＮ時にバックゲートをソースに接続してこのＭＯＳトランジスタをＯＮにし、電源ＯＦＦ時にこのＰＭＯＳトランジスタをＯＦＦするとともにそのバックゲートをドレインに接続してＰＭＯＳトランジスタとともに形成される寄生ダイオードを逆バイアスにしている。
【０００４】
【発明が解決しようとする課題】
このような電源切換回路にあっては、バックアップ電池とスイッチ回路のＭＯＳトランジスタとの間にダイオード切換回路が設けられる。さらにバックアップ電池の電力で制御回路が動作するようにダイオード等の切換回路が必要になる。そのため、切換回路による電力損失が多くなり、かつ、多少回路規模も大きくなる欠点がある。
その上、電池が外される電池交換時あるいは電池が外れたときなどの電源瞬断時には、機器に内蔵されたＭＰＵの動作や動作中にメモリに記憶されたデータが補償されない問題がある。それは、バックアップ電池の電圧が通常の動作状態の電源電圧よりも低い値となっているからである。また、前記のバックアップ電池からの逆流防止回路では、逆流防止のためにスイッチ回路を電源回路とバックアップ電池との間に設けなければならず、その分、回路規模が大きくならざるを得ない。
ところで、携帯型機器等では、数十ＭＨｚ〜数百ＭＨｚオーダの高周波クロックで動作する関係から、また、高周波特性の改善のために電源回路の出力端子には、高周波バイパスのコンデンサがグランドＧＮＤとの間に外付けされている。さらに、３端子レギュレータ等のＩＣ化された電源回路では、電力用コンデンサが３端子レギュレータＩＣの出力端子に外付けされるケースも多い。
このような回路では、電池交換時あるいは電池が外れたときなどに、出力端子に接続されるコンデンサ、特に、電力用コンデンサの電力を利用して、前記のバックアップ電池では補償できない動作電圧の範囲において、機器に内蔵されたＭＰＵの動作を終わらせたり、メモリに記憶されたデータを退避する動作を行う。そのため、電池交換時あるいは電池が外れたときなどの電源ＯＦＦ時にこのコンデンサに蓄えられた電荷の電力供給ライン以外への電流リークが問題になる。
【０００５】
このようなことから特開平１０−３４１１４１号に示される技術では、電源回路の出力段ＭＯＳトランジスタに直列にスイッチ回路（ＭＯＳトランジスタ）を設けて、電源ＯＦＦ時に電流の逆流防止をしている。しかし、これらＭＯＳトランジスタは、電流容量が大きいためにＩＣ化した場合にこれら２つのＭＯＳトランジスタを設けることによりその占有面積が増加する問題点がある。
また、携帯型電子機器では、高機能化、表示装置のカラー表示化、高精細化などにより回路の消費電力が増加する傾向にある。そのため、その消費電力の低減の要請は強い。電池交換時あるいは電池が外れたときに限らず、前記のコンデンサの電源ＯＦＦ時の電荷リークは、電源ＯＮ時に充電を伴うので、消費電力の増加につながる。
この発明の目的は、このような従来技術の問題点を解決するものであって、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を阻止でき、ＩＣ化に適した電源回路を提供することにある。
この発明の他の目的は、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を阻止でき、ＩＣ化に適した電源回路を有する携帯用電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するためのこの発明の電源回路および携帯型携帯用電子機器の特徴は、出力端子に対して負荷と並列に接続されたコンデンサと、出力端子に発生する電圧を安定化するために所定の制御信号を発生する制御信号発生回路と制御信号を受けて電池から受けた電力の電圧を降下させて出力端子に所定の出力電圧の電力を出力する第１のＭＯＳトランジスタとを有する電源回路において、
第１のＭＯＳトランジスタのバックゲートとソースとの間に挿入された第２のＭＯＳトランジスタと、バックゲートとドレインとの間に挿入された第３のＭＯＳトランジスタと、電池から受けた電力の電圧と出力端子の電圧とを比較して電力の電圧が出力端子の電圧よりも低いときには、バックゲートを介して第１のＭＯＳトランジスタにおける寄生ダイオードを逆バイアスするようにバックゲートをソースおよびドレインのいずれか一方に接続し、電力の電圧が出力端子の電圧と等しいか、これよりも高いときには、バックゲートをソースおよびドレインのいずれか他方に接続するように第２および第３のＭＯＳトランジスタをＯＮ／ＯＦＦする制御回路とを備えていて、
制御回路がインバータを有し、このインバータが電池が装着されたときに第１のＭＯＳトランジスタの寄生ダイオードを介してバックゲートから電力供給を受けて動作してこの寄生ダイオードに並列に接続された第２のＭＯＳトランジスタをＯＮにすることで第１のＭＯＳトランジスタのバックゲートとソースとを接続して第１のＭＯＳトランジスタを起動できる状態にしかつインバータの入力側の信号で第３のＭＯＳトランジスタをＯＦＦにするものである。
【０００７】
【発明の実施の形態】
このように、この発明にあっては、前記の制御回路により第２および第３のＭＯＳトランジスタをＯＮ／ＯＦＦ制御して、直流電源側の電力の電圧と出力端子の電圧とを比較して直流電源側の電圧が出力端子の電圧よりも低いときには、第１のＭＯＳトランジスタのバックゲートを介して第１のトランジスタにおける寄生ダイオードを逆バイアスしてコンデンサの電荷が直流電源側のラインへ流れることを阻止するように第１のＭＯＳトランジスタのバックゲートをそのソースおよびそのドレインのいずれか一方に接続する。
一方、直流電源側の電圧が出力端子の電圧と等しいか、これよりも高いときには、第１のＭＯＳトランジスタのバックゲートをそのソースおよびそのドレインのいずれか他方に接続することで第１のトランジスタが直流電源側のラインからの電力の電圧を降下させる動作をさせる。
このような制御では、第２および第３のＭＯＳトランジスタのゲート電圧によりこれらトランジスタをＯＮ／ＯＦＦ制御するので、その駆動電流は微小で済み、消費電力は極めて僅かである。しかも、従来のように電源回路の出力段ＭＯＳトランジスタに直列にスイッチ回路（ＭＯＳトランジスタ）を設ける必要はなく、回路規模を増加させないでコンデンサの電荷による電流の直流電源側のラインへの電流の逆流を阻止することができる。
その結果、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を阻止できる、ＩＣ化に適した電源回路を容易に実現できる。
【０００８】
【実施例】
図１は、この発明の電源回路を適用した一実施例のブロック図、図２は、この発明の他の実施例のブロック図である。なお、各図において、同一の構成要素は同一の符号で示す。
図１において、１０は、安定化電源回路であり、１は、その出力電圧を制御する制御信号を発生する差動増幅回路であり、２は、切換スイッチ回路、３は、切換制御回路である。６は、安定化された定電圧Ｖｏを発生する出力端子であり、トランジスタＱ1は、安定化電源回路１０の出力段のＰチャネルＭＯＳ（Ｐ−ＭＯＳ）トランジスタである。
【０００９】
出力端子６には、電力用のコンデンサＣが負荷９に並列になるように出力端子６とグランドＧＮＤとの間に外付けされている。電源ライン＋Ｖccは、電池７の正極側に端子８を介して接続されている。また、出力端子６とグランドＧＮＤとの間に抵抗Ｒ1，Ｒ2の直列抵抗回路５が挿入されている。この直列抵抗回路５は、出力端子６の出力電圧Ｖｏの検出信号を抵抗Ｒ1，Ｒ2の分圧電圧Ｖｓとして発生して差動増幅回路１の（＋）入力端子に加える。
４は、差動増幅回路１の（−）入力端子に加えられる基準電圧Ｖｒを発生する基準電圧発生回路である。９は、出力端子６に接続されて電力供給される、ＭＰＵ、メモリ、その他の各種回路としての負荷である。
【００１０】
ここで、差動増幅回路１は、電源ライン＋Ｖccからの電力で動作する。そして、抵抗Ｒ2の端子電圧Ｖｓが差動増幅回路１の（＋）入力端子に帰還され、抵抗Ｒ2に発生する端子電圧が基準電圧Ｖrに一致するように差動増幅回路１が動作して出力端子６に安定化された定電圧Ｖｏが発生する。
この定電圧Ｖｏは、
Ｖｏ＝（ｒ1＋ｒ2）・Ｖｒ／ｒ2
となる。ただし、ｒ1は抵抗Ｒ1の抵抗値、ｒ2は抵抗Ｒ2の抵抗値である。
【００１１】
切換スイッチ回路２は、トランジスタＱ1のバックゲートのバイアス回路であって、Ｐ−ＭＯＳトランジスタＱ2，Ｑ3とからなり、トランジスタＱ2のドレインがトランジスタＱ1のソースに接続され、そのソースがトランジスタＱ1のバックゲートに接続されている。また、トランジスタＱ3は、そのドレインがトランジスタＱ1のドレインに接続され、そのソースがトランジスタＱ1のバックゲートに接続されている。そこで、このトランジスタＱ2は、この電源回路１０の起動時の初期状態には、トランジスタＱ2のドレイン−ソース間に順方向に寄生する寄生ダイオード（ボディダイオード）を介して切換制御回路３のインバータ３ｂに電力を供給してインバータ３ｂを動作させる。トランジスタＱ3のドレイン−ソース間に順方向に寄生する寄生ダイオード（ボディダイオード）は、このインバータ３ｂに電力を供給する前記の電流に対しては逆方向に入るので、この電流は出力側に流れ出さない。
切換制御回路３は、出力端子６から電力供給を受けて動作するコンパレータ３ａと、抵抗ｒとトランジスタＱ1のバックゲートとを介して電力供給を受けるインバータ３ｂとからなる。コンパレータ３ａの（−）入力端子は出力端子６に接続され、（＋）入力端子は電源ライン＋Ｖccに接続されている。そして、コンパレータ３ａの出力端子は、トランジスタＱ3のゲートに接続され、この出力でこのトランジスタが駆動される。さらに、コンパレータ３ａの出力は、インバータ３ｂに入力され、これを介してトランジスタＱ2のゲートに供給される。なお、ここでのインバータ３ｂは、初期状態で“Ｌ”の出力を発生する。
切換制御回路３は、トランジスタＱ2，Ｑ3を制御してこれらトランジスタをＯＮ／ＯＦＦしてトランジスタＱ1のバックゲートをソースあるいはドレインに接続する制御回路であるので、単にゲート制御電圧を発生させればよい。これら回路は、実質的にデジタル動作となるので、これら回路の動作電流は、数百ｎＡのオーダで済む。そのため、回路規模も小さく、消費電力も極めて少ない。
【００１２】
このような構成の安定化電源回路１０にあっては、電池交換時あるいは電池が外れたときなどの電源瞬断時には、電源ライン＋Ｖccに電池７からの電圧が加わらなくなり、出力端子６の電圧が電源ライン＋Ｖccの電圧よりも高くなる。そこで、出力端子６側から電力供給を受けてコンパレータ３ａが動作して、その出力電圧がＬＯＷレベル（以下“Ｌ”）となり、トランジスタＱ3のゲートには“Ｌ”が加わり、このときトランジスタＱ3がＯＮになる。トランジスタＱ3がＯＮになるとインバータ３ｂに電力が供給されてこれが動作して、トランジスタＱ2のゲートにはインバータ３ｂを介してＨｉｇｈレベル（以下“Ｈ”）の電圧が加わる。そこで、トランジスタＱ2がＯＦＦになる。
これにより、トランジスタＱ1のバックゲートは、トランジスタＱ3を介してドレイン側に接続され、トランジスタＱ1のバックゲートには、コンデンサＣの電圧が印加される。そこで、ＰチャネルのＮ型サブストレート（あるいはＮウエル層）のバックゲート電圧によりＮ型サブストレート（あるいはＮウエル層）とＰ層のソース側との間に形成される寄生ダイオードが逆バイアスされ、コンデンサＣの電荷による電流が電源ライン＋Ｖcc側へリークすることが阻止される。
その結果、この電源ライン＋Ｖccに接続される回路にコンデンサＣの電荷によるリーク電流が流れないで済む。なお、出力電圧を検出するための直列抵抗回路５には電流が流れるが、通常、これらは高抵抗に設定されているので、その電流は微小である。
【００１３】
一方、電池７が装填されたときあるいは装填されているときには、電池７の正極側が端子８を介して電源ライン＋Ｖccに接続されているので、差動増幅回路１が動作する。そして、トランジスタＱ2のボディダイオードを介してインバータ３ｂに電力が供給され、インバータ３ｂが動作する。インバータ３ｂは、初期状態のときは“Ｌ”を発生する。この初期状態ではコンパレータ３ａはまだ動作していない。インバータ３ｂが初期状態で“Ｌ”の出力を発生するので、トランジスタＱ2のゲートにはインバータ３ｂを介して“Ｌ”の電圧が加わる。
これにより、トランジスタＱ2はＯＮになり、トランジスタＱ1のバックゲートは、トランジスタＱ2を介してソース側に接続され、出力端子６には、所定の出力電圧が発生する。その結果、コンパレータ３ａが動作する。このときには、電源ライン＋Ｖccの電圧は、出力端子６の電圧よりも高くなっているので、コンパレータ３ａの出力電圧が“Ｈ”となり、インバータ３ｂは、この入力“Ｈ”を受けて初期状態の出力“Ｌ”を維持する。“Ｈ”のコンパレータ３ａの出力は、さらにトランジスタＱ3のゲートに加わり、このトランジスタをＯＦＦさせる。
その結果、トランジスタＱ1のバックゲートは、トランジスタＱ2を介してソース側に接続された状態で通常の動作状態に設定され、トランジスタＱ1は、前記した電圧安定化の制御動作に入ることができる。
【００１４】
ところで、この実施例では、切換制御回路３のインバータ３ｂは、出力段ＭＯＳトランジスタＱ1のバックゲートを介して電力供給を受けて動作するようになっている。一方、コンパレータ３ａは、出力端子６からの電力で動作する。これは、コンパレータ３ａを高速に動作させて、トランジスタＱ3をＯＮさせるためである。これによりトランジスタＱ1の寄生ダイオードを逆バイアスしてリーク電流を即座に阻止する。
また、インバータ３ｂの電力供給をＯＮしたトランジスタＱ3から供給するようにしているのは、電源が瞬断したときに、切換制御回路３の動作電流がたとえ数百ｎＡ程度であるといえども、コンデンサＣから瞬時に過渡電流が流れるため、それを抑えるためである。
コンパレータ３ａは、電池７が装填されているときには出力端子６の電圧Ｖｏで動作するので、その分、電池７による電圧よりも低い電圧で動作させることができる。これらによりコンパレータ３ａの定常状態の消費電力を低く抑えることができる。
なお、コンパレータ３ａは、電池７が装填されているときには、電源ライン＋Ｖccからの電力で動作するようにしてもよい。それは、電源ライン＋Ｖccから順方向のダイオードを介してコンパレータ３ａに電力供給するようにすればよい。このようにする場合には、多少電力消費は増加する。
【００１５】
図２の安定化電源回路１０ａは、出力電圧Ｖｏを検出する抵抗分圧の直列抵抗回路５を定電流源５ａに置き換えたものである。また、この定電流源５ａの下流にはＮチャネルＭＯＳトランジスタＱ4のスイッチ回路が設けられていて、そのゲートがコンパレータ３ａの出力に接続されている。これにより電池交換時あるいは電池が外れたときなどの電源瞬断時には、コンパレータ３ａの“Ｌ”出力によりトランジスタＱ4がＯＦＦになり、定電流源５ａに流れる電流が阻止される。また、電池７が装填されているときには、コンパレータ３ａの“Ｈ”出力によりトランジスタＱ4がＯＮして定電流源５ａを動作させることができる。
このようなトランジスタＱ4のスイッチ回路は、図１の実施例の直列抵抗回路５の抵抗Ｒ2の下流に設けられていてもよい。
その他の構成は、図１に対応しているので、その動作の詳細は割愛する。
【００１６】
以上説明してきたが、実施例の切換制御回路３のインバータ３ｂは、出力段ＭＯＳトランジスタＱ2のボディダイオードを介して電力供給を受けて動作するようにしているが、通常のダイオード，高抵抗等により電源ライン＋Ｖcc側から電力が供給されるように接続されていてもよい。
実施例では、出力段トランジスタＱ1は、Ｐ−ＭＯＳトランジスタを用いているが、これは、Ｎ−ＭＯＳトランジスタであってもよいことはもちろんである。この場合には、トランジスタＱ2，Ｑ3もＮ−ＭＯＳトランジスタとしてもよい。
【００１７】
【発明の効果】
以上説明してきたように、この発明にあっては、第２および第３のＭＯＳトランジスタのゲート電圧によりこれらトランジスタをＯＮ／ＯＦＦ制御するので、その駆動電流は微小で済み、消費電力は極めて僅かである。しかも、従来のように電源回路の出力段ＭＯＳトランジスタに直列にスイッチ回路（ＭＯＳトランジスタ）を設ける必要はなく、回路規模を増加させないでコンデンサの電荷による電流の直流電源側のラインへの電流の逆流を阻止することができる。
その結果、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの電流の逆流を阻止できる、ＩＣ化に適した電源回路を容易に実現できる。
【図面の簡単な説明】
【図１】図１は、この発明の電源回路を適用した一実施例のブロック図である。
【図２】図２は、この発明の電源回路を適用した他の実施例のブロック図である。
【符号の説明】
１…差動増幅回路、２…切換スイッチ回路、
３…切換制御回路、４…基準電圧発生回路、
５…直列抵抗回路、６…出力端子、
７…電池、８…端子、９…負荷、
１０…安定化電源回路、
Ｑ1〜Ｑ3…Ｐ−ＭＯＳトランジスタ、
Ｒ1，Ｒ2…抵抗。
【図１】
0003977144.tif 000002
【図２】
0003977144.tif 000003