(57)【特許請求の範囲】
【請求項１】
２つのディジタル入力信号の立ち上がりエッジのみを取り出す立ち上がりエッジ取り出し回路と、前記立ち上がりエッジ取り出し回路から出力される２つのディジタル入力信号の各立ち上がりエッジ信号をアップ入力とダウン入力とする２ビットのアップダウンカウンタとを備え、前記２ビットのアップダウンカウンタは下位ビットカウンタと上位ビットカウンタとを有し、前記上位ビットカウンタの出力が前記下位ビットカウンタにセット入力として与えられると共に前記上位ビットカウンタにリセット入力として与えられ、前記上位ビットカウンタの出力が差周波数出力として出力される構成になっていることを特徴とする差周波数検出回路。
【請求項２】
請求項１に記載の差周波数検出回路が２回路、第１の差周波数検出回路と第２の差周波数検出回路として用いられ、２つのディジタル入力信号が前記第１の差周波数検出回路に入力され、前記２つのディジタル入力信号のうち一方は反転して、他方はそのまま前記第２の差周波数検出回路に入力され、前記第１，第２の差周波数検出回路の出力がそれぞれセットリセット回路のセット入力及びリセット入力として入力され、前記セットリセット回路の出力を差周波数出力として出力する構成になっていることを特徴とする差周波数検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２つのディジタル入力信号の差周波数を検出する差周波数検出方法及び差周波数検出回路に関するものである。
【０００２】
【従来の技術】
一般に、高周波信号を検出する際には、その感度を上げるために、中間周波数に変換して処理をすることが多い。この時、中間周波数で同期検波をしようとすると、正確なしかも高周波信号や局発周波数にコヒーレントな中間周波数が必要になる。ここで、一般的には、高い周波数の２つの高周波信号からその差の中間周波数信号を生成するのに乗算器を使用している。
【０００３】
また、ディジタル回路を使用している周波数帯では、２つのディジタル信号からその差の中間周波数信号を生成するのに、排他的論理和回路を使用している。
【０００４】
これらの中間周波数信号を生成する何れの回路でも、乗算器や排他的論理和回路の後に、ローパスフィルタまたはバンドパスフィルタと増幅器及びリミッタ等が使用されているのが一般的である。
【０００５】
【発明が解決しようとする課題】
しかしながら、乗算器や排他的論理和回路の出力にはいろいろな周波数成分が含まれており、確実に差周波数のみを取り出すのは容易でない問題点があった。
【０００６】
また、これらの中間周波数信号を生成する何れの回路でも、差周波数に合わせてバンドパスフィルタの中心周波数を変えたり、選択度をシビアにするためにバンドパスフィルタを再設計しなければならない問題点があった。
【０００７】
本発明の目的は、２つのディジタル入力信号の周波数に関係なく、確実にその差周波数を取り出すことができる差周波数検出回路を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、２つのディジタル入力信号の差周波数を検出する差周波数検出回路を対象とする。
【０００９】
本発明においては、２つのディジタル入力信号の差周波数を検出するに当たり、一方の入力信号の隣接する立ち上がり２個の間に、他方の入力信号の隣接する立ち上がり２個が入ったことを検出した時に、１個のパルスを出す。
【００１０】
即ち、２つのディジタル入力信号が入力されたとき、周波数が高い方の信号の繰り返し時間即ち周期は、周波数が低い方の信号の繰り返し周期より短いので、何回かの繰り返しの中には、周波数が低い方の信号の隣接する立ち上がり２個の間に、周波数が高い方の信号の隣接する立ち上がり２個が入る時が必ず存在する。この時に１個のパルスを出力させると、この出力パルスの繰り返し周波数は、２つのディジタル入力信号の差周波数に一致する。
【００１１】
このようにして差周波数を検出すれば、２つのディジタル入力信号の周波数に関係なく、確実にその差周波数を取り出すことができる。
【００１２】
本発明は、上記のような方法で２つのディジタル入力信号の差周波数を検出する差周波数検出回路を、ディジタル入力信号の立ち上がりエッジのみを取り出す立ち上がりエッジ取り出し回路と、下位ビットカウンタ及び上位ビットカウンタを有する２ビットのアップダウンカウンタとを利用して実現したものである。
【００１３】
請求項１に記載された差周波数検出回路では、２つのディジタル入力信号が立ち上がりエッジ取り出し回路に入力され、この立ち上がりエッジ取り出し回路からの各立ち上がりエッジ信号がアップ入力とダウン入力として２ビットのアップダウンカウンタに入力され、このアップダウンカウンタの上位ビットカウンタの出力が下位ビットカウンタにセット入力として与えられると共に上位ビットカウンタにリセット入力として与えられ、上位ビットカウンタの出力が差周波数出力として出力される構成になっている。
【００１４】
このような差周波数検出回路によれば、２つのディジタル入力信号の周波数に関係なく、確実にその差周波数を取り出すことができる。
【００１５】
また、請求項２に記載の差周波数検出回路は、請求項１に記載の差周波数検出回路を２回路利用し、即ち請求項１に記載の差周波数検出回路を第１の差周波数検出回路と第２の差周波数検出回路として２回路利用し、出力波形のデュテイが50％の信号を得るものである。この場合、第１の差周波数検出回路には２つのディジタル入力信号をそのまま入力し、第２の差周波数検出回路には２つのディジタル入力信号を一方は反転して、他方はそのまま入力することにより、第１，第２の差周波数検出回路の出力信号が180 度の位相差をもつようにする。これらの信号をセットリセット回路にセット入力、リセット入力として入力し、セットリセット回路の出力を出力すれば、２つのディジタル入力信号の差周波数の信号をデュテイが50％の出力波形として得ることができる。
【００１６】
【発明の実施の形態】
図１乃至図３は本発明に係る差周波数検出回路の実施の形態の第１例を示したもので、図１は本例の差周波数検出回路の回路図、図２は図１に示した差周波数検出回路における２つのディジタル入力信号の立ち上がりエッジ信号と、下位ビットカウンタと上位ビットカウンタの動作波形図、図３は本例の差周波数検出回路の各部の動作波形図である。
【００１７】
図１に示すように、本例の差周波数検出回路は、２つのディジタル入力信号のうち、周波数が高いディジタル入力信号がアップ入力として入力されるアップ入力端子Ｕと、周波数が低いディジタル入力信号がダウン入力として入力されるダウン入力端子Ｄとを有する。アップ入力端子Ｕとダウン入力端子Ｄとには、入力されるディジタル入力信号の立ち上がりエッジのみを取り出す第１，第２の立ち上がりエッジ取り出し回路１Ａ，１Ｂが接続されている。第１，第２の立ち上がりエッジ取り出し回路１Ａ，１Ｂは、アンド回路２Ａ，２Ｂとノット回路３Ａ，３Ｂとで形成されている。即ち、アップ入力端子Ｕとダウン入力端子Ｄにそれぞれ入力された信号は、対応するアンド回路２Ａ，２Ｂの一方の入力端に直接、他方の入力端にノット回路３Ａ，３Ｂを介して時間遅れをもたせて入力されるようになっている。これによりアンド回路２Ａ，２Ｂは、対応するアップ入力端子Ｕまたはダウン入力端子Ｄからの入力信号が入ると立ち上がり、ノット回路３Ａ，３Ｂを介しての遅れ時間後に直ちに立ち下がり、入力信号のエッジのみが取り出されることになる。
【００１８】
これら第１，第２の立ち上がりエッジ取り出し回路１Ａ，１Ｂから出力される２つのディジタル入力信号の各立ち上がりエッジ信号は、アップ入力とダウン入力として２ビットのアップダウンカウンタ４に入力されるようになっている。この２ビットのアップダウンカウンタ４は、下位ビットカウンタ４Ａと上位ビットカウンタ４Ｂとを有する。
【００１９】
下位ビットカウンタ４Ａは、第１，第２の立ち上がりエッジ取り出し回路１Ａ，１Ｂから出力される２つのディジタル入力信号の各立ち上がりエッジ信号を入力とするオア回路５と、このオア回路５の出力がＴ端子に入力されるＴフリップフロップ６とで構成されている。
【００２０】
上位ビットカウンタ４Ｂは、第１の立ち上がりエッジ取り出し回路１Ａの出力と、Ｔフリップフロップ６のＱ端子の出力とを入力とするアンド回路７と、第２の立ち上がりエッジ取り出し回路１Ｂの出力と、Ｔフリップフロップ６のＮＱ端子の出力とを入力とするアンド回路８と、これらアンド回路７，８の出力を入力とするオア回路９と、このオア回路９の出力がＴ端子に入力されるＴフリップフロップ１０とで構成されている。
【００２１】
Ｔフリップフロップ６，１０は、いずれもそのＴ端子にトリガ入力が入る毎に、Ｑ出力が反転するように動作する。ＮＱ出力は、Ｑ出力の反転出力である。
【００２２】
この２ビットのアップダウンカウンタ４は、上位ビットカウンタ４ＢにおけるＴフリップフロップ１０のＱ端子の出力が下位ビットカウンタ４ＡにおけるＴフリップフロップ６のＳ端子にセット入力として与えられると共に上位ビットカウンタ４ＢにおけるＴフリップフロップ１０のＲ端子にリセット入力として与えられ、上位ビットカウンタ４ＢにおけるＴフリップフロップ１０のＱ端子の出力が差周波数出力として出力端子Ｏｕｔから出力される構成になっている。
【００２３】
図２のＵ，Ｄ，４Ａ，４Ｂは、図１に示した差周波数検出回路における２つのディジタル入力信号の立ち上がりエッジ信号（Ｕ，Ｄ）と、下位ビットカウンタ４ＡにおけるＴフリップフロップ６のＱ端子と上位ビットカウンタ４ＢにおけるＴフリップフロップ１０のＱ端子の動作波形図である。
【００２４】
図３のＵ，Ｄ，Ｕ´，Ｄ´，ａ，ｂ，ｃ，ｄ，ｅ，ｆ，Ｏｕｔは、図１の各部の出力波形図である。
【００２５】
本例の差周波数検出方法は、図３のＵ，Ｄに示すように２つのディジタル入力信号が入力されたとき、周波数が高い方のＵ信号の繰り返し時間即ち周期は、周波数が低い方のＤ信号の繰り返し周期より短いので、何回かの繰り返しの中には、図示のように周波数が低い方の信号Ｄの隣接するD2番目とD3番目の信号の立ち上がり２個の間に、周波数が高い方の信号Ｕの隣接するU3番目とU4番目の信号の立ち上がり２個が入る時が必ず存在する。この時に、Ｏｕｔで示すように１個のパルスを出力させると、この出力パルスＯｕｔの繰り返し周波数は、２つのディジタル入力信号Ｕ，Ｄの周波数ｆｕ  ，ｆｄ  の差周波数（ｆｕ  −ｆｄ  ）に一致する。
【００２６】
このような差周波数検出方法を実施する図１に示す差周波数検出回路の動作を、図２及び図３を参照して説明する。
【００２７】
図１に示す差周波数検出回路のアップ入力端子Ｕとダウン入力端子Ｄとに、図３のＵ，Ｄで示す矩形波の２つのディジタル入力信号が入力されると、アンド回路２Ａ，２Ｂの出力は、図３のＵ´，Ｄ´で示すエッジ信号となる。
【００２８】
これらのエッジ信号は、下位ビットカウンタ４Ａと上位ビットカウンタ４Ｂとに入力される。
【００２９】
これらのエッジ信号が下位ビットカウンタ４Ａのオア回路５に入力されると、その出力は図３のａとなる。
【００３０】
この図３のａの出力は、Ｔフリップフロップ６のＴ端子に入力される。この入力を受けたＴフリップフロップ６はそのＱ端子から図３のｂに示す出力を出し、またそのＮＱ端子から図３のｄに示す出力を出す。この図３のｄに示す出力は、図３のｂに示す出力を反転した出力となっている。
【００３１】
これら図３のｂ，ｄに示す出力は、上位ビットカウンタ４Ｂのアンド回路７，８に、前述したように図３のＵ´，Ｄ´で示すエッジ信号と共に入力される。これによりアンド回路７，８は、図３のｃ，ｅに示す出力を出す。
【００３２】
これらの出力がオア回路９に入力されると、このオア回路９は図３のｆに示す出力を出す。
【００３３】
この図３のｆに示すオア回路９の出力がＴフリップフロップ１０のＴ端子に入力される。この入力を受けたＴフリップフロップ１０は、そのＱ端子から図３のＯｕｔに示す出力を出す。
【００３４】
このＴフリップフロップ１０からの図３のＯｕｔに示す出力は、Ｔフリップフロップ６のＳ端子にセット入力として与えられると共にＴフリップフロップ１０のＲ端子にリセット入力として与えられる。
【００３５】
Ｔフリップフロップ６のＳ端子にセット入力が与えられると、該Ｔフリップフロップ６のＱ端子及びＮＱ端子の出力は図３のｂ，ｄに示すように変化する。
【００３６】
また、Ｔフリップフロップ１０のＲ端子にリセット入力が与えられると、該Ｔフリップフロップ１０のＱ端子から出力され、図３のＯｕｔに示す出力は直ちに「１」から「０」に変化する。
【００３７】
上記の如き動作に際し、下位ビットカウンタ４Ａと上位ビットカウンタ４ＢのＴフリップフロップ６，１０のＱ端子の出力は、アップ入力端子Ｕからの入力に対して、「００」→「０１」→「１０」と変化する。ただし、「１０」の出力になった時、Ｔフリップフロップ６，１０にはセット，リセットの帰還があるので、直ちに「０１」となり、「１１」となることはない。
【００３８】
ここで、２桁の数値は、１の位が下位ビットカウンタ４Ａ、１０の位が上位ビットカウンタ４Ｂが表記する、バイナリ表記である。
【００３９】
また、下位ビットカウンタ４Ａと上位ビットカウンタ４ＢのＴフリップフロップ６，１０のＱ端子の出力は、ダウン入力端子Ｄからの入力に対し、「１０」→「０１」→「００」→「１１」と変化するが、「１１」の出力になった時、Ｔフリップフロップ６，１０にはセット，リセットの帰還があるので、直ちに「０１」となり、「１１」となる時間は短い。
【００４０】
上記例では、アップ入力端子Ｕとダウン入力端子Ｄに対して、アップ入力端子Ｕに対してダウン入力端子Ｄより高い周波数の入力信号を入れるとして説明したが、２つの入力信号の周波数が近似している時には、アップ入力端子Ｕとダウン入力端子Ｄに入力が交互に入り、「００」と「０１」の間を往復する。アップ入力端子Ｕに対する入力の方が高い周波数なら、アップ入力端子Ｕの方から連続してパルスが入る時があり、この時、「１０」となり、直ちに「０１」に戻る。よって、Ｔフリップフロップ１０から出力Ｏｕｔは、パルス１個を出力することになる。
【００４１】
この後、また「００」と「０１」の間を往復し、アップ入力端子Ｕからの連続入力時にＴフリップフロップ１０からパルス１個を出力する。
【００４２】
このパルス出力の周波数は、アップ入力端子Ｕとダウン入力端子Ｄに入る２つのディジタル入力信号の周波数の差に等しい。
【００４３】
逆に、ダウン入力端子Ｄに入るディジタル入力信号の周波数が高い時には、出力Ｏｕｔから出力されるパルス出力の周波数は、アップ入力端子Ｕとダウン入力端子Ｄの入力周波数の差の半分に等しい。よって、正しく差の周波数を出力するためには、アップ入力端子Ｕの入力に周波数の高い信号を入れる必要がある。
【００４４】
図４及び図５は本発明に係る差周波数検出回路の実施の形態の第２例を示したもので、図４は本例の差周波数検出回路の回路図、図５のＵ1 ，Ｄ1 ，Ｏｕｔ1 ，Ｕ2 ，Ｄ2 ，Ｏｕｔ2 ，Ｏｕｔ3 は図４に示した差周波数検出回路の各部の動作波形図である。
【００４５】
図４に示すように、本例の差周波数検出回路は、図１に示した差周波数検出回路が２回路、第１の差周波数検出回路１１(1) と第２の差周波数検出回路１１(2) として用いられ、入力端子Ａ，Ｂから２つのディジタル入力信号が第１の差周波数検出回路１１(1) のＵ1 端子，Ｄ1 端子に入力され、２つのディジタル入力信号のうち一方はノット回路１２で反転して、他方はそのまま第２の差周波数検出回路１１(2) のＵ2 端子，Ｄ2 端子に入力され、第１，第２の差周波数検出回路１１(1) ，１１(2) のＯｕｔ1 端子，Ｏｕｔ2 端子の出力がそれぞれセットリセット回路１３のセット入力端子Ｓにセット入力として及びリセット入力端子Ｒにリセット入力として入力され、セットリセット回路１３のＱ端子から差周波数出力がデュテイ50％の波形で出力される構成になっている。
【００４６】
この差周波数検出回路の各部Ｕ1 ，Ｄ1 ，Ｏｕｔ1 ，Ｕ2 ，Ｄ2 ，Ｏｕｔ2 ，Ｏｕｔ3 の動作波形を、図５に示す。
【００４７】
即ち、第１の差周波数検出回路１１(1) のＵ1 端子，Ｄ1 端子に図５のＵ1 ，Ｄ1 （周波数は、Ｕ1 の方がＤ1 より高い）で示すディジタル入力信号が入力されると、該第１の差周波数検出回路１１(1) のＯｕｔ1 端子から図５のＯｕｔ1 に示すＵ1 とＤ1 の差周波数の出力が得られる。
【００４８】
同様に、第２の差周波数検出回路１１(2) のＵ2 端子，Ｄ2 端子に図５のＵ2 ，Ｄ2 （周波数は、Ｕ2 の方がＤ2 より高い）で示すディジタル入力信号が入力されると、該第２の差周波数検出回路１１(2) のＯｕｔ2 端子から図５のＯｕｔ2 に示すＵ2 とＤ2 の差周波数の出力が得られる。ここで、Ｕ2 の信号はＵ1 の信号を反転させた信号であり、Ｄ2 の信号はＤ1 の信号と同じ信号である。
【００４９】
これら第１，第２の差周波数検出回路１１(1) ，１１(2) のＯｕｔ1 端子，Ｏｕｔ2 端子の出力がそれぞれセットリセット回路１３のセット入力端子Ｓにセット入力として及びリセット入力端子Ｒにリセット入力として入力されると、該セットリセット回路１３のＱ端子から、入力端子Ａ，Ｂに入力された２つのディジタル入力信号の差周波数の出力が、図５のＯｕｔ3 で示すようにデュテイ50％の波形で出力される。
【００５０】
【発明の効果】
請求項１に記載された発明によれば、一方の入力信号の隣接する立ち上がり２個の間に、他方の入力信号の隣接する立ち上がり２個が入ったことを検出した時に、１個のパルスを出すので、２つのディジタル入力信号の周波数に関係なく、確実にその差周波数を取り出すことができる。
【００５１】
また請求項２に記載の発明によれば、請求項１に記載の発明に係わる差周波数検出回路を２回路使用し、その出力パルスの位相差が180 度になるように構成をしたので、２つのディジタル入力信号の周波数に関係なく、確実にその差周波数を取り出し、デュテイが50％の波形で出力することができる。
【００５２】
また、これらの発明によれば、２つのディジタル入力信号の周波数に関係なく、確実にその差周波数を取り出すことができるので、従来のように入力周波数、差周波数毎にバンドパスフィルタの新たな設計をする必要がなく、これらの発明の効果は大きい。
【図面の簡単な説明】
【図１】  本発明に係る差周波数検出回路の実施の形態の第１例を示した回路図である。
【図２】  図１に示した差周波数検出回路における２つのディジタル入力信号の立ち上がりエッジ信号と、下位ビットカウンタと上位ビットカウンタの動作波形図である。
【図３】  本例の差周波数検出回路の各部の動作波形図である。
【図４】  本発明に係る差周波数検出回路の実施の形態の第２例を示した回路図である。
【図５】  Ｕ1 ，Ｄ1 ，Ｏｕｔ1 ，Ｕ2 ，Ｄ2 ，Ｏｕｔ2 ，Ｏｕｔ3 は図４に示した差周波数検出回路の各部の動作波形図である。
【符号の説明】
１Ａ，１Ｂ  第１，第２の立ち上がりエッジ取り出し回路
２Ａ，２Ｂ  アンド回路
３Ａ，３Ｂ  ノット回路
４  ２ビットのアップダウンカウンタ
４Ａ  下位ビットカウンタ
４Ｂ  上位ビットカウンタ
５  オア回路
６  Ｔフリップフロップ
７，８  アンド回路
９  オア回路
１０  Ｔフリップフロップ
１１(1)   第１の差周波数検出回路
１１(2)   第２の差周波数検出回路
１２  ノット回路
１３  セットリセット回路
【図１】
0003999039.tif 000002
【図２】
0003999039.tif 000003
【図３】
0003999039.tif 000004
【図４】
0003999039.tif 000005
【図５】
0003999039.tif 000006