(57)【特許請求の範囲】
【請求項１】
差動入力電圧を差動出力電流に変換する並列に結合された複数の差動トランジスタ対により形成される少なくとも一つの制御可能なトランスアドミタンス段を有する利得制御可能な増幅器であって、前記差動トランジスタ対は、第１入力端子を形成する相互に結合された制御端子群を有する第１トランジスタ群と第２入力端子を形成する相互に結合された制御端子群を有する第２トランジスタ群とを有し、前記第１入力端子及び第２入力端子は前記差動入力電圧を受けるよう設けられ、前記第１トランジスタ群は、第１出力電流を供給する相互に結合された第１主電流端子群を有し、前記第２トランジスタ群は第２出力電流を供給する相互に結合された第２主電流端子群を有し、前記差動出力電流は前記第１出力電流及び前記第２出力電流間の差分であり、当該利得制御可能な増幅器は、利得制御信号の関数として該差動トランジスタ対を不平衡にする不平衡手段を有し、該不平衡手段は、異なる差動トランジスタ対の差動入力電圧に異なる差動ＤＣオフセット電圧を生じさせる、或いは、異なる第１トランジスタ群及び／又は第２トランジスタ群の異なる有効エミッタ表面群を得るように、並列に設けられた差動トランジスタ対のトランジスタ群のコンダクタンスを変更することで、前記第１トランジスタ群及び／又は第２トランジスタ群の有効エミッタ表面を制御することを特徴とする利得制御可能な増幅器。
【請求項２】
前記不平衡手段は、前記利得制御信号を連続的制御電圧の配列に変換し、前記異なる差動ＤＣオフセット電圧を求め、差動トランジスタ対を個々の連続的制御電圧で不平衡にする連続的制御回路を有することを特徴とする請求項１記載の利得制御可能な増幅器。
【請求項３】
連続的制御回路は前記利得制御信号に応答する制御可能な電流源と前記連続的制御電圧を供給する前記制御可能な電流源に直列なインピーダンスラダー回路網とを有することを特徴とする請求項２記載の利得制御可能な増幅器。
【請求項４】
入力段を更に含み、該入力段を介して入力信号が前記相互に結合された制御端子に印加され、該制御可能な電流源は該インピーダンスラダー回路網を介して該入力段の出力に結合される第一の出力と、該入力段の該出力に直接結合された第二の出力とを有する電流分割器と直列の固定電流源を有する請求項３記載の利得制御可能な増幅器。
【請求項５】
ポリシリコン半導体材料が前記インピーダンスラダー回路網の両端でポリシリコン抵抗と該インピーダンスラダー回路網を形成し、該両端のポリシリコン抵抗間で他のポリシリコン抵抗は該連続的制御電圧を供給するよう配置される集積回路として形成された請求項３又は４記載の利得制御可能な増幅器。
【請求項６】
該不平衡手段は同一に不均衡にされた一群の差動トランジスタ対を形成し、該利得制御信号の関数として群数を調整する離散的制御回路を有することを特徴とする請求項１記載の利得制御可能な増幅器。
【請求項７】
第一及び第二の制御可能なトランスアドミタンス段と、一方では該第一と第二のトランスアドミタンス段の間に、他方では第一と第二のトランスアドミタンス段それぞれから得られた出力信号の該出力での信号に対する相対的な寄与を制御する該増幅器の出力に結合された重み付け段とを有し、前記不平衡手段は重み付け段を利得制御信号の関数として制御する重み付け制御回路を更に含む請求項６記載の利得制御可能な増幅器。
【請求項８】
該離散的制御回路は差動トランジスタ対の各群が４０から６０ｍＶのオフセットで等間隔に不平衡にされるように差動トランジスタ対の該群を不平衡にする請求項６又は７記載の利得制御可能な増幅器。
【請求項９】
半導体で集積回路として形成された請求項１乃至８のうちのいずれか一項記載の利得制御可能な増幅器。
【請求項１０】
請求項１乃至９のうちのいずれか一項記載の利得制御可能な増幅器を有する自動利得制御回路を有する受信機。
【請求項１１】
差動入力電圧を差動出力電流に変換する並列に結合された複数の差動トランジスタ対により形成される少なくとも一つの制御可能なトランスアドミタンス段を有する利得制御可能な増幅器で信号増幅度を制御する方法であって、前記差動トランジスタ対は、第１入力端子を形成する相互に結合された制御端子群を有する第１トランジスタ群と第２入力端子を形成する相互に結合された制御端子群を有する第２トランジスタ群とを有し、前記第１入力端子及び第２入力端子は前記差動入力電圧を受けるよう設けられ、前記第１トランジスタ群は、第１出力電流を供給する相互に結合された第１主電流端子群を有し、前記第２トランジスタ群は第２出力電流を供給する相互に結合された第２主電流端子群を有し、前記差動出力電流は前記第１出力電流及び前記第２出力電流間の差分であり、当該方法は、
−  前記第１入力端子及び前記第２入力端子間に、振幅の制御された入力信号を印加し、
−  前記第１主電流端子及び前記第２主電流端子から前記差動出力電流を取り出し、
−  利得制御信号の関数として該差動トランジスタ対を不平衡にし、異なる差動トランジスタ対の差動入力電圧に異なる差動ＤＣオフセット電圧を生じさせる、或いは、異なる第１トランジスタ群及び／又は第２トランジスタ群の異なる有効エミッタ表面群を得るように、並列に設けられた差動トランジスタ対のトランジスタ群のコンダクタンスを変更することで、前記第１トランジスタ群及び／又は第２トランジスタ群の有効エミッタ表面を制御する
ことを特徴とする方法。
【発明の詳細な説明】
本発明は利得制御可能な増幅器及び受信機に関する。多くの受信機は受信された信号の振幅変動を補償する利得制御可能な増幅器からなる。例えばテレビジョン受信機は中間周波数信号を基準レベルに変える利得調整回路を有する。
より詳細には本発明は請求項１の前半部分で定義されるような利得制御可能な増幅器の型に関する。この型の利得制御可能な増幅器はＥＰ−Ａ−０１０２９４６から知られている。
図１は並列に結合された３つの差動トランジスタ対からなる従来の利得制御可能な増幅器を示す。複数のエミッタトランジスタ対ＴＲ５１−ＴＲ５２はエミッタＥ１Ａ−Ｅ２Ａを有する第一の差動対とエミッタＥ１Ｂ−Ｅ２Ｂを有する第二の差動対とエミッタＥ１Ｃ−Ｅ２Ｃを有する第三の差動対とに分割されうる。エミッタＥ１Ａの表面はエミッタＥ２Ａのそれと等しい故に第一の差動対は平衡している。それらの各エミッタの表面が等しくない故に他の差動対は不平衡である。平衡差動対は比較的小さな入力信号範囲を有する高い利得トランスアドミタンス段を構成する。並列に結合される不平衡差動対は比較的大きな入力信号範囲を有する低利得トランスアドミタンス段を構成する。
従来の増幅器の利得は３つの対の各共通のエミッタに供給されるテール電流Ｉ１，Ｉ２，Ｉ３を増加又は減少することにより制御される。２つの極端な利得条件が存在する：一つは高い利得段が出力信号に対して主な部分を供給し、他方は低利得段が出力信号を供給する。テール電流は出力信号への高利得段と低利得段のそれの重み付けされた寄与を決定する。テール電流の適切な制御により制御可能な増幅器は２つの極端な利得条件の間のどのような利得値にも設定可能である。
この増幅器の利得値の設定は差動対の共通に結合されるコレクタへ流出するＤＣ電流にまた影響する。利得制御範囲にわたるこれらのＤＣコレクタ電流の変動はかなり大きい。これらの電流の流れこむ負荷回路はこの変動に対処しなければならない。図１に示される増幅器では負荷回路はダイオードＤ１，Ｄ２により形成される。このダイオード負荷回路によりＤＣコレクタ電圧はＤＣコレクタ電流より更に小さな程度に変動する。しかしながらダイオード負荷回路に対して逆転が存在する。
図１に示される利得制御可能な増幅器は２つの点で欠点を有する。第一は最大達成可能な増幅利得が比較的低いことである。ダイオード負荷回路のトランスインピーダンス利得は比較的低く；ダイオードはかなり微弱な電流／電圧変換を提供する。これは並列に結合される差動対のトランスアドミタンス利得とトランスアドミタンス利得との積である増幅器利得に影響する。第二に増幅器の雑音指数は比較的高いことである。ダイオードのショット雑音は全体の増幅器雑音にはっきりと寄与する。比較的低利得と高雑音の故に知られている利得制御可能な増幅器は多くの受信機の型に対して適切ではない。
図１に示されるダイオードＤ１，Ｄ２が充分に高い値の抵抗により置き換えられる場合には従来の増幅器の利得は増加され、その雑音指数は減少されうる。しかしながらこれはコレクタでのＤＣ電圧の揺動を拡大する。
要約するとＥＰ−Ａ−０１０２９４６による利得制御可能な増幅器は一方でＤＣコレクタ電圧変動と他方で雑音指数及び達成可能な利得との間の妥協を本質的に被る。
本発明の目的はＤＣコレクタ電流は従来の増幅器より小さい変動を有する上記で特定した型の利得制御可能な増幅器を提供することにある。そのような利得制御可能な増幅器は請求項１で定義される。本発明は更に請求項１０で定義された受信機及び請求項１１で定義された利得制御方法を提供する。好ましい実施例は従属請求項で定義される。
本発明は利得制御の新たな方法を用いる。相互に並列に結合された差動対は利得制御信号の関数として不平衡である。これらの差動対はトランスアドミタンス段を効率的に形成する。この段の利得は各差動対の重み付けられた利得の和である。この和の差動対の重みは差動対をより大きい又はより小さい程度に不平衡化することにより変化させうる。
故に従来技術の利得制御可能な増幅器と同様に差動対のテール電流を変化せずに利得を制御することが可能である相互結合されたコレクタでの従ってＤＣ電流の和はなお一定のままである。
本発明はより重要な特徴を有する。本発明による利得制御可能な増幅器の帯域幅は利得に実質的に依存しない。しかしながら利得制御回路を有する受信機に対して本発明は低雑音と低歪みの点で好ましいものである。
本発明を実施するために種々の方法がある。差動対での不平衡は滑らかに又は段階的に変化させうる。一つの代替として連続的に変化するオフセット電圧の配列が差動対に適用される。他の代替としてオフセット電圧が固定された値の間でスイッチされる。他の方法はその中の不平衡を変えるために差動対内の有効エミッタ表面領域を変化することである。
本発明のこれらの及び他の特徴は以下に説明する実施例を参照して明らかとなる。
図の説明：
図１は従来技術の利得制御可能な増幅器を示す。
図２は本発明の主要な部分を示すブロック図である。
図３は本発明による最大利得に設定されたトランスアドミタンス段の伝達関数を示す。
図４は本発明による最小利得に設定されたトランスアドミタンス段の伝達関数を示す。
図３は本発明の第一の変形による中間利得に設定されたトランスアドミタンス段の伝達関数を示す。
図３は本発明の第二の変形による中間利得に設定されたトランスアドミタンス段の伝達関数を示す。
図７は種々の利得設定でのトランスアドミタンスの線形範囲を比較するために及び特にその点における本発明の第一と第二の変形を比較するために入力信号に対するトランスアドミタンス利得を示すグラフである。
図８は本発明による第一の利得制御可能な増幅器の回路図を示す。
図９は第一の利得制御可能な増幅器の利得制御特性を示す図である。
図１０は本発明による受信機を示す図である。
図１１は本発明による第二の利得制御可能な増幅器のブロック図である。
図１２は第二の利得制御可能な増幅器のトランスアドミタンス段の詳細を示す図である。
第一に本発明の原理が更に説明され、本発明の基本的な変形例が説明される。それに続いて本発明の実施例は例により示される。次に本発明の重要な特徴がこれらの実施例を参照して説明される。説明の最後に示された実施例の代替例が短く説明される。
図２は本発明の２つの主な部分：複数の差動トランジスタ対ＤＰ１．．ＤＰｎからなるトランスアドミタンス段ＩＶ及びそれに供給される利得制御信号Ｖｇｃの関数としてこれらの差動対を不平衡にする手段ＵＭを示すブロック図である。ＡＣ信号Ｖｓは差動対トランジスタのベース間に印加される。出力電流Ｉｃｃａ又はＩｃｃｂはそれぞれ相互に結合されたコレクタの各ノードＣＣＡ，ＣＣＢから得られる。テール電流源ＩＴ１．．ＩＴｎはそれぞれ差動対ＤＰ１．．ＤＰｎの共通エミッタにテール電流を供給する。
差動対はそれに供給されたテール電流を分割する：テール電流の一部はノードＣＣＡに流れ、残りの部分はノードＣＣＢに流れる。ＡＣ信号による動的なテール電流分割と手段ＵＭにより制御される静的なテール電流分割がある。動的な分割はそれぞれ出力電流Ｉｃｃａ，ＩｃｃｂでのＡＣ成分を形成し、静的な分割はこれらのそれぞれの出力電流のＤＣ値を決定する。
差動対内の静的電流分割はオフセット電圧Φ１．．Φｎで示される。オフセット電圧Φ１．．Φｎは平衡の状態からの静的電流分割の偏差を示す。平衡の状態で差動対コレクタ電流のＤＣ値は等しい。オフセット電圧はこの平衡状態を達成するために特定の差動対でＡＣ信号Ｖｓに加えられなければならない仮想ＤＣ電圧の逆数である。従って差動対の静的電流分割がゼロでないオフセット電圧により特徴づけられるときにこれはこの対が不平衡の状態であることを意味する。
トランスアドミタンス段Ｖの利得はオフセット電圧Φ１．．Φｎを介して制御される。２つの極端な利得設定がある。利得は全ての差動対が平衡の状態にあるときに最大である。利得は全ての差動対が不平衡の状態にあり、オフセット電圧Φ１．．Φｎが等距離であり、等距離ΔΦが用いられたトランジスタの型に依存して約４０から６０ｍＶであるときに最小である。
これら２つの極端な利得設定は並列に４つの差動対ＤＰ１．．ＤＰ４を有するトランジスタ段に対して図３ａ，３ｂ及び４ａ，４ｂにそれぞれ示される。この例で全てのテール電流源ＩＴ１．．ＩＴ４は同一のテール電流Ｉｔを供給する。該図で共通コレクタＣＣＡのノードで出力電流Ｉｃｃａは差動対のベース間に印加されるＡＣ信号Ｖｓに応答すると考えられる。出力信号Ｉｃｃａは差動対トランジスタＱＡ１．．ＱＡ４の全てのコレクタ電流Ｉｃａ１．．Ｉｃａ４のそれぞれの和である。与えられた出力電圧Ｉｃｃａに対してＩｃｃａとＩｃｃｂの和はＩｔに等しい故に出力電流Ｉｃｃｂは等しく決定される。
図３ａと４ａはそれぞれの差動対ＤＰ１．．ＤＰ４の各々の伝達関数を示す。図３ａでは伝達関数は信号ゼロに関して同一の場所にあり、即ちＶｓ＝０である。出力電流Ｉｃｃａは差動対トランジスタＱＡ１．．ＱＡ４の一つのコレクタ電流の４倍である。図３ｂに示されるトランスアドミタンス段Ｖの伝達関数は図３ａに示される差動対の伝達関数の和である。入力電圧範囲にわたって各差動対は出力電圧Ｉｃｃａに対して等しく寄与する。
図４ａで伝達関数は信号ゼロに関してシフトされ、それらは相互に等距離にシフトされる。それで各差動対は入力信号範囲の異なる部分に対するＡＣ電圧／電流変換を提供する。大きな負及び正の入力電圧動作範囲に対してそれぞれＤＰ１及びＤＰ４は出力電圧Ｉｃｃａの対応する変動を提供する。小さな負及び正の電圧動作範囲に対してそれぞれＤＰ２及びＤＰは引き継ぐ。再び図４ｂに示されるトランスアドミタンス段Ｖの伝達関数は図４ａに示される差動対の伝達関数の和である。
２つの極端な利得設定は図３ａ、４ｂから明らかである。それに示された伝達関数の傾斜はトランスアドミタンス利得を示す。より正確にはトランスアドミタンス段Ｖの小信号利得はＶｓ＝０での伝達関数の一次導関数である。図３ｂでこの導関数は図４ｂでの約４倍である。
利得設定がこれら２つの極値の間で変化する２つの方法がある。
第一の方法は等距離ΔΦは図４でのΔΦmaxと図３でのゼロとの間で変化する。式：ΔΦ＝ｋΔΦmaxここでｋは利得を決定する０から１の間の実数である。これは図３に示されるような最大利得設定から図４に示されるような最小利得設定までの図５に示されるような滑らかで連続な変化を提供する。並列に結合される差動対に供給されるオフセット電圧の等距離の適切な制御によりトランスアドミタンス利得は最大と最小利得設定の間のどのような利得値をも設定される。
利得を変化する第二の方法は類似のオフセット電圧を有する２以上の差動対の群を構成するためにオフセット電圧をスイッチすることである。等距離オフセット電圧は異なる群の差動対間に残る。これは極端な利得設定間での利得の段階的な変化を提供する。図６はそのような図３と４との利得設定間での段階の例を示す。図６では差動対ＤＰ１，ＤＰ２は不平衡の同じ状態を有し、差動対ＤＰ３，ＤＰ４は不平衡の同じ状態を有するが、ＤＰ１，ＤＰ２とは異なる。図４と比べて、オフセット電圧Φ２、Φ３は維持されるが、オフセット電圧Φ１、Φ４はそれらがそれぞれオフセット電圧Φ２、Φ３と等しいようにスイッチされる。
それから得られる伝達関数は図６ｂに示される。トランスアドミタンス利得は最小利得設定の約２倍であり、最大利得設定の半分である。
両方の場合で出力電流Ｉｃｃａ及び、従ってＩｃｃｂ内のＤＣ成分はトランスアドミタンス段Ｖの利得設定に実質的に独立である。これは図５ｂ，６ｂに示される伝達関数からわかる。各図に出力電流ＩｃｃａはＶｓ＝０でなお２・Ｉｔである。
利得を変える両方の方法は利点を有する。トランスアドミタンス段の歪みは第一の方法の代わりに第二の方法が用いられるときに幾分か少ない。図６ｂに示された伝達関数は図５ｂに示された伝達関数よりも若干より線形である。これは図７により明確に示されている。符号Ｃ，Ｄで表される実線の曲線はそれぞれ図５ｂ，６ｂに示される伝達関数の一次導関数対入力信号値Ｖｓのプロットである。破線の曲線は極端な利得の設定に関する。一次導関数がＶｓと独立な場合にはそれは高調波歪みの原因である高次の導関数がないことを意味する。故にプロットの平坦さは線形性の基準である。
利得を変化する第一の方法は極端な場合の間のどのような値でも設定可能であり、第二の方法は値の限定された数のみで設定可能である。離散的な段階での利得変化の分解能は差動対の数に依存する。比較的高い分解能は実際的でないような多数の差動対を必要とする。これは離散的利得制御の形と連続的利得制御の形とを結合することにより回避される。オフセット電圧のスイッチングは利得を所望の値の最良の近似に荒く設定する。それで利得は連続利得制御により所望の値に調整される。
離散的な値の間で利得を精密に調整するために幾つかの選択肢がある。
第一の選択はテール電流Ｉｔを調整することである。図３ｂ，４ｂ，６ｂに示される伝達関数を参照するに，４Ｉｔであるスロープの高さは変化するが、一方でスロープの幅はなお一定である。従ってトランスアドミタンス利得はテール電流とともに線形に変化する。従来技術の回路でのように出力電流Ｉｃｃａ及びＩｃｃｂのＤＣ電圧は等しく変化する。しかしながら本発明では変化はより小さい。オフセット電圧のスイッチングは利得制御範囲をより小さな部分に副分割する。比較的小さなテール電流変化はこれらのより小さな部分内の利得を変化するために必要である。
第二の選択は異なる利得値を有する２つの段階的に利得制御されたトランスアドミタンス段を要求する。利得値はこれらの段の離散的な利得制御特性の連続する段階である。これらのトランスアドミタンス段の重み付けされた出力電流の線形結合はそれぞれの段の離散的な利得値間の利得値を提供する。出力電流に対する重み係数を変化することは該離散的利得値間の利得の精密な調整を実現する。
更なる選択は上記で明らかにされた差動対の不平衡を介して利得を変化する第一及び第二の方法を結合することである。この選択を説明するために、以下の例が４つの異なる対を有するトランスアドミタンス段に対して与えられる。図４に示される極端な利得設定から開始して、利得はオフセット電圧Φ１、Φ４間の等距離ΔΦを減少することにより連続的な方法で増加される。図４と６に関する値の間でのある利得でオフセット電圧Φ１、Φ２はそれらが等しいような方法でスイッチされる。同じことはオフセット電圧Φ３、Φ４に適用される。従ってＤＰ１，ＤＰ２は等しく不平衡な差動対の第一の群を形成し、ＤＰ３，ＤＰ４はこの性質の第二の群を形成する。オフセット電圧Φ１＝Φ２及びΦ３＝Φ４間の差は利得制御特性での不連続が実質的にないように選択される。それで利得はオフセット電圧の差を減少することにより更に増加されうる。ある点で図６に示された設定が得られ、それを越えてオフセット電圧Φ１＝Φ２及びΦ３＝Φ４間の差は差がゼロになるまで更に減少される。この場合には図３に示された最大利得設定は達成される。
本発明の２つの実施例は例により以下に説明される。
図８は利得制御可能な増幅器部分ＡＭＰを示す。
差動入力電圧Ｖｉｐ−Ｖｉｎは入力対ＩＮＡ，ＩＮＢに印加される。それに応答する差動出力Ｖｏｐ−Ｖｏｎは一対の出力ＯＡ，ＯＢから得られる。利得制御端子対ＧＣ１，ＧＣ２に印加される差動電圧Ｖｇｃｐ−Ｖｇｃｎは利得Ａ＝（Ｖｏｐ−Ｖｏｎ）÷（Ｖｉｐ−Ｖｉｎ）を制御する。
差動入力電圧Ｖｉｐ−ＶｉｎはバッファトランジスタＴＩＡ，ＴＩＢを介して差動対ＤＰ１．．ＤＰ３２のベース端子に転送される。これらの差動対は差動入力電圧を負荷抵抗ＲＬＡ，ＲＬＢを介して流れる差動コレクタ電流Ｉｃｄに変換するトランスアドミタンス段ＶＩを構成する。これらの抵抗は差動コレクタ電流Ｉｃｄを出力対〇Ａ，ＯＢでの差動出力電圧に変換する。
ＤＣオフセット電圧は差動対ＤＰ１．．ＤＰ３２を利得制御電圧の関数として不平衡にするために差動入力電圧Ｖｉｐ−Ｖｉｎ上に重畳される。差動対を不平衡にするための手段ＵＭはそれぞれバッファトランジスタＴＩＡ，ＴＩＢ間で結合される２つの抵抗ラダーネットワークＲＡ０．．ＲＡ３２及びＲＢ０．．ＲＢ３２と差動対トランジスタＱＡ１．．ＱＡ３２及びＱＢ１．．ＱＢ３２のベース接続からなる。等しいＤＣ電流はこれらの抵抗ネットワークを介してそれぞれ電源ＩＸＡ，ＩＸＢから発生する。それ故に各抵抗は単位電圧降下ΔＶと称される同じ電圧降下を発生する。
各差動対は異なるＤＣオフセット電圧で不平衡化される。ＤＣオフセット電圧は整数（ｋ）掛ける単位電圧降下ΔＶである。整数（ｋ）はラダーネットワークに対する差動対の非対称的接続を通して決定される。例えば差動対ＤＰ１を不平衡にするために差動入力電圧Ｖｉｐ−Ｖｉｎ上に重畳されるＤＣオフセット電圧を考える。トランジスタＱＡ１のベースはバッファトランジスタＴＩＡのエミッタから見たラダーネットワークの３２番目のタップに接続される。ベーストランジスタＱＢ１はバッファトランジスタＴＩＢのエミッタから見たラダーネットワークの３２番目のタップに接続される。バッファトランジスタＴＩＡからトランジスタＱＡ１のべースへ一単位の電圧降下が存在する。バッファトランジスタＴＩＢのエミッタからトランジスタＱＢ１のベースへ３２単位の電圧降下の電圧降下存在する。故に差動対ＤＰ１を不平衡にするＤＣオフセット電圧は（３２−１）単位の電圧降下、即ちｋ＝＋３１である。同様にして他の差動対に対するＤＣオフセット電圧を駆動することが可能である。
手段ＵＭは差動対ＤＰ１，ＤＰ２，ＤＰ３．．．ＤＰ３０，ＤＰ３１，ＤＰ３２をそれぞれ＋３１，＋２９，＋２７．．．−２７，−２９，−３１のＤＣオフセット電圧掛ける単位電圧降下により不平衡化する。等距離オフセット電圧ΔΦは２つの連続する差動対ＤＰｉ，ＤＰ（ｉ＋１）間のＤＣオフセット電圧での差であるが、単位電圧降下ΔΦ＝２・ΔＶである。
等距離オフセット電圧ΔΦは制御端子対ＧＣ１，ＧＣ２に印加される差動利得制御電圧Ｖｇｃｐ−Ｖｇｃｎに依存する。等距離オフセット電圧は抵抗ラダーネットワークを通して流れるＤＣ電流で変化する。差動対ＣＳＡ，ＣＳＢはそれぞれ電源ＩＸＡ，ＩＸＢにより供給されるＤＣ電流の部分をラダーネットワークを通して流すよう経路を決める電流分割器として動作する。これらの電流分割器の設定は利得制御電圧Ｖｇｃｐ−Ｖｇｃｎにより決定される。
２つの極端な設定がある。第一の極端な設定はＶｇｃｐ−ＶｇｃｎがトランジスタＴＣＡ２，ＴＣＢ２が導電する一方でＴＣＡ１，ＴＣＢ１は非導電であるときである。例えばＶｇｃｐ−Ｖｇｃｎが−２００ｍＶであるときである。その場合には抵抗ラダーネットワークを通して電流は流れず、等距離オフセット電圧は０である。従って差動対の伝達関数は一致する。各差動対は入力電圧Ｖｉｐ−Ｖｉｎの値に独立に出力電圧Ｖｏｐ−Ｖｏｎに等しく寄与する。これは増幅器部分ＡＭＰの最大利得設定である。
第二の極端な設定はＶｇｃｐ−ＶｇｃｎがトランジスタＴＣＡ１，ＴＣＢ１が導電する一方でＴＣＡ２，ＴＣＢ２は非導電であるときである。例えばＶｇｃｐ−Ｖｇｃｎが＋２００ｍＶであるときである。その場合には電源ＩＸＡ，ＩＸＢからの全ての電流はそれぞれの抵抗ラダーネットワークを通して電流は流れる。それで等距離オフセット電圧は最大（ΔΦmax）であり、差動対の伝達関数は相互に最大にシフトする。小さな振幅のＡＣ信号、例えば１ｍＶが入力端子ＩＮＡ，ＩＮＢの対に印加されるときに差動対ＤＰ１５，ＤＰ１６（図示せず）のみが出力端子ＯＡ，ＯＢの対でＡＣ信号に寄与する。これは最小利得設定である。
図９ａは図８の利得制御可能な増幅器部分ＡＭＰの伝達関数プロットを示す。差動利得制御電圧Ｖｇｃｐ−Ｖｇｃｎはランニングパラメータである。利得制御電圧の値はそれぞれ−１００ｍＶ，−５０ｍＶ，−２５ｍＶ，−１０ｍＶ，０，＋１０ｍＶ，＋２５ｍＶ．＋５０ｍＶ，＋１００ｍＶであった。プロットは以下の部品値を有する。各テール電流源ＩＴ１．．ＩＴ３２は４０μＡを供給する。負荷抵抗ＲＬＡ，ＲＬＢは最大電圧利得が２５ｄＢである、即ちＲＬＡ，ＲＬＢは７５０オーム抵抗であるように選択される。ラダーネットワーク内の抵抗の値は１０オームである。２つの電流源ＩＸＡ，ＩＸＢはそれぞれ３ｍＡを供給する。結果として最大等距離オフセット電圧ΔΦmaxは２・３０ｍＶ＝６０ｍＶである。ΔΦmaxのより低い値はより小さい利得制御範囲を生ずる；より高い値は最小利得設定でのより線形でない伝達関数を生ずる。
図９ｂは上記部品値を有する利得制御可能な増幅器ＡＭＰの利得制御特性を示す。この図で小信号電流利得は差動利得制御電圧Ｖｇｃｐ−Ｖｇｃｎに対してプロットされる。小信号電圧利得はＶｉｐ−Ｖｉｎ＝０で伝達関数の一次導関数の値である。図９ａから明らかなように一次導関数は利得制御電圧とともに変化する。
図１０は図８に示されたのと同一の３つの利得制御可能な増幅器部分ＡＭＰＸ、ＡＭＰＹ、ＡＭＰＺのカスケードからなる本発明によるテレビジョン受信機を示す。受信機は更にＲＦ入力信号を受け、この信号を中間周波数に変換するチューナーＴＵＮを含む。差動中間周波数信号ＩＦはＡＭＰＸ部分の入力の対に供給される。カスケードＡＭＰＸ，ＡＭＰＹ．ＡＭＰＺはこの中間周波数信号を増幅する。増幅された中間周波数信号はＩＦＡで示され、検波器回路ＤＥＴへ供給される。この回路ＤＥＴは画像表示装置ＰＤ及びラウドスピーカーユニットＬ．Ｓ．用の入力信号を供給するよう信号処理機ＳＰで更に処理される所望のビデオ及びオーディオ情報を再生する。
３つの制御可能な増幅器部分のカスケードは自動利得制御回路ＡＧＣの部分を形成する。ＡＧＣの目的は中間周波数信号ＩＦＡの振幅を基準値に保つことである。増幅器部分ＡＭＰＸ，ＡＭＰＹ、ＡＭＰＺの利得設定は振幅の基準値との比較から得られる。検波器回路ＤＥＴはこの比較をなし、利得制御信号Ｖｇｃｘ，Ｖｇｃｙ，Ｖｇｃｚを供給する振幅が基準値から変動する場合には利得制御電圧は調整され、従って増幅器部分ＡＭＰＸ，ＡＭＰＹ，ＡＭＰＺの利得は振幅を基準値にする。増幅器部分が図９ｂの利得制御特性を有するときにはカスケードの利得は概略０から７５ｄＢの間で変動する。その場合にＡＧＣはチューナーＴＵＮからの中間周波数信号ＩＦでの７５ｄＢ振幅変動の範囲で直線になる。
図１１は本発明による利得制御可能な増幅器の更なる実施例を示す。それは入力電圧Ｖｓを受ける入力ＩＮと、そこから出力電圧Ｖｏｄが得られる一対の差動出力ＯＵＴ１，ＯＵＴ２とを有する。入力ＩＮから一対の出力ＯＵＴ１，ＯＵＴ２への利得は利得制御端子ＧＣでの利得制御信号ＧＣＳにより制御される。
図１１に示される利得制御可能な増幅器ではトランスアドミタンス段ＶＩＸ，ＶＩＹは入力電圧Ｖｓを２つの差動電流Ｉｃｄｘ，Ｉｃｄｙにそれぞれ変換する。これらの電流の部分はそれぞれ電流分割器ＣＳ１，ＣＳ２及びＣＳ３，ＣＳ４を介して負荷抵抗ＲＬＡ，ＲＬＢに経路を決められる。これらの負荷抵抗はＩｃｄｘ、Ｉｃｄｙの重みづけられた寄与の和を差動出力電圧Ｖｄｏへ変換する。
トランスアドミタンス段ＶＩＸ，ＶＩＹの利得及びそれらの出力電流の経路の決定は利得制御信号ＧＣＳｘに依存する。ＶＩＸ，ＶＩＹの利得は段階的に変化し、経路の決定は連続的に変動しうる。手段ＵＭは利得制御信号ＧＣＳを２組のオフセット電圧Ｖｏｆｘ，Ｖｏｆｙに変換する。これらのオフセット電圧はそれぞれトランスアドミタンス段ＶＩＸ，ＶＩＹの利得を決定する。手段ＬＣＭは利得制御信号を重み付け制御信号Ｖｗｄへ変換する。この制御電圧Ｖｃｄは電流分割器ＣＳ１．．ＣＳ４の設定、従って抵抗ＲＬＡ，ＲＬＢに経路を決められる差動電流Ｉｃｄｘ，Ｉｃｄｙの部分を決める。
トランスアドミタンス段ＶＩＸ，ＶＩＹの構造は図１２に示される。それぞれテール電流源ＩＴ１．．ＩＴ１６を有する並列に結合された１６の差動対ＤＰ１．．ＤＰ１６がある。図１１の差動電流Ｉｃｄｘ又はＩｃｄｙは共通に結合されたコレクタＣＣＡ，ＣＣＢの端子から得られる。それぞれの差動対でのトランジスタＱＡ１．．ＱＡ１６のベースは相互に結合される。端子ＢＢを介してＡＣ入力電圧Ｖｓは該ベースに供給され、抵抗Ｒｂを介して基準ＤＣ電圧が印加される。他の差動対トランジスタＱＢ１．．ＱＢ１６のベースはそれぞれ端子Ｃｎ１．．Ｃｎ１６を介してアクセス可能である。それぞれ不平衡差動対ＤＰ１．．ＤＰ１６へのオフセットＶｕ１．．Ｖｕ１６はこれらのベースに印加される。オフセット電圧は図１１に示されるＶｏｆｘ又はＶｏｆｙの組の両方である。
オフセット電圧Ｖｕ１．．Ｖｕ１６は表１で示される離散的な値を仮定する。５つの利得設定ＭＩＮ，ＬＯＷ，ＭＥＤ，ＨＩＧＨ，ＭＡＸがある。利得設定ＭＡＸでは全てのオフセット電圧Ｖｕ１．．Ｖｕ１６はゼロであり、即ち全ての差動対ＤＰ１．．ＤＰ１６は平衡である。利得設定ＭＩＮでは全てのオフセット電圧は６０ｍＶの等距離で異なる。ＭＡＸ及び最小ＭＩＮの間の利得設定ＬＯＷ，ＭＥＤ，ＨＩＧＨでは差動対の群は同様に不平衡である。例えば利得設定ＭＥＤでは差動対ＤＰ１．．ＤＰ４，ＤＰ５．．ＤＰ８，ＤＰ９．．ＤＰ１２，ＤＰ１３．．ＤＰ１６は同一のオフセット電圧を受けるそれぞれの群を形成する。これらの群の間には６０ｍＶのオフセット電圧での等距離がある。
0003924318.tif 000002
表１によるオフセット電圧で図１２に示されるトランジスタ段の伝達関数はＭＡＸ以外の利得設定で比較的線形である。非線形性は差動対のタンジェントハイパボリック伝達関数として補正される。設定ＭＩＮ，ＬＯＷ，ＭＥＤ，ＨＩＧＨ，ＭＡＸに対するトランスアドミタンス間の比は約１：．．．．．．．：１０である。
図１１に示される増幅器の利得制御は以下のようである。トランスアドミタンス段ＶＩＸ，ＶＩＹの利得設定は荒い制御を提供する。電流分割器ＣＳ１．．ＣＳ４による出力電流の経路決定は精密な制御を提供する。この精密な制御の範囲は２つの極端な値を有する。１つの極端はトランスアドミタンス段ＶＩＸの利得により決定され、他の極端はＶＩＹの利得による。これらの段の利得を調整することにより、それは荒い制御であるが、精密な制御の範囲は変化する。
例えばＶＩＹの利得はＨＩＧＨに設定され、ＶＩＸの利得はＭＡＸに設定される。精密な制御範囲の一つの極端ではトランスアドミタンス段ＶＩＸのみが出力電圧Ｖｏｄに寄与する。例えば重み付け電圧Ｖｗｄは＋２００ｍＶである場合には増幅器利得はＧ（ＭＡＸ）・Ｒ（ｌｏａｄ）＝Ａ（ｍａｘ）Ｇ（ＭＡＸ）がＶＩＸのトランスアドミタンス利得であり、これはＭＡＸに設定され、Ｒ（ｌｏａｄ）は抵抗値ＲＬＡ、ＲＬＢの和である。精密な制御範囲の他の極端ではトランスアドミタンス段ＶＩＹのみが出力電圧Ｖｏｄに寄与する。例えば重み付け電圧Ｖｗｄは−２００ｍＶである場合には増幅器利得は極く低い。正確にいえば、増幅器利得はＧ（ＨＩＧＨ）・Ｒ（ｌｏａｄ）＝Ａ（ｈｉｇｈ）である。
−２００から＋２００ｍＶの間で重み付け電圧Ｖｗｄを変化することにより増幅器はＡ（ｍａｘ）とＡ（ｈｉｇｈ）との間のどのような利得値にも設定可能である。その場合には段ＶＩＸの差動出力電流Ｉｃｄｘの位置部分は出力電圧Ｖｏｄに寄与し、段ＶＩＹの差動出力電流Ｉｃｄｙの位置部分は出力電圧Ｖｏｄに寄与する。これは以下の表現による：
Ｖｏｄ＝Ｉｏｄ・Ｒ（ｌｏａｄ）
＝｛ｘ・Ｉｃｄｘ＋（１−ｘ）・Ｉｃｄｙ｝・Ｒ（ｌｏａｄ）
ここでｘは０から１の間の実数であり、境界は含まれる。ｘの値は重み付け電圧Ｖｗｄに依存し、Ｖｗｄ＝＋２００ｍＶのときに；ｘ→１であり，Ｖｗｄ＝０のときにｘ＝１／２であり、Ｖｗｄ＝−２００ｍＶのときに；ｘ→０である。上記の表現の以下の関係を置き換えることにより：Ａ＝Ｖｏｄ÷Ｖｓ，Ｉｃｄｘ＝Ｇ（ＭＡＸ）・Ｖｓ，Ｉｃｄｙ＝Ｇ（ＨＩＧＨ）・Ｖｓ，精密な制御範囲内での増幅器利得Ａに対する以下の表現を得るためにそれは書き換えられる。
Ａ＝ｘ・Ａ（ｍａｘ）＋（１−ｘ）・Ａ（ｈｉｇｈ）
；ｘ＝ｆ（Ｖｗｄ）
例えば増幅器利得ＡがＡ（ｈｉｇｈ）より低いことが要求される場合には上記の精密な制御範囲は変化される。段ＶＩＸ及び／又はＶＩＹのトランスアドミタンス利得は所望の増幅器利得にわたる新たな精密な制御範囲を得るように調整される。トランスアドミタンス段ＶＩＸの利得はトランスアドミタンス段ＶＩＹの利得より一段高く保たれうる。この場合には４つの精密な制御範囲がある：第一はＡ（ｍｉｎ）からＡ（ｌｏｗ）、第二はＡ（ｌｏｗ）からＡ（ｍｅｄ）、第三はＡ（ｍｅｄ）からＡ（ｈｉｇｈ）、第四はＡ（ｈｉｇｈ）からＡ（ｍａｘ）である。
利得制御信号ＧＣＳは２進利得制御ワードの形をとる。その場合に最上位ビットはトランスアドミタンス段ＶＩＸ，ＶＩＹの利得設定を決定する。手段ＵＭはこれらの最上位ビットを表１によりオフセット電圧Ｖｏｆｘ，Ｖｏｆｙの所望の組に変換する。オフセット電圧のこれらの組はそれぞれの段に供給され、これらの段の差動対を不平衡にする。従ってトランスアドミタンス段ＶＩＸ，ＶＩＹの利得はＭＩＮ，ＬＯＷ，ＭＥＤ，ＨＩＧＨ，又はＭＡＸに設定される。
デジタル利得制御信号ＧＣＳの最下位ビットは全体の増幅器利得に対するトランスアドミタンス段ＶＩＸ，ＶＩＹの重み付けされた寄与を決定する。手段ＬＣＭはこれらの最下位ビットを電流分割器ＣＳ１．．ＣＳ４を制御する重み付け制御信号Ｖｗｄへ変換する。これらの電流分割器の設定は抵抗ＲＬＡ，ＲＬＢに流入するそれぞれの段の差動出力電流Ｉｃｄｘ，Ｉｃｄｙの部分を決める。従って増幅器利得はトランスアドミタンス段ＶＩＸ，ＶＩＹの利得設定により決定される精密な制御範囲内の所望の値に設定される。
図１１の手段ＵＭ及びＬＣＭは更に詳細には示されない。当業者は既に種々の実施例を知ることが可能であるからである。例えば手段ＬＣＭは信号ＧＣＳを電圧Ｖｗｄの所望の変換を提供するためにＤ／Ａ変換器からなる。このＤ／Ａ変換器はＧＣＳの最下位ビットを適切なＤ／Ａ変換器入力ワードに変換するようあるデコーディング回路により前置される。
手段ＵＭはそれぞれＶｏｆｘ又はＶｏｆｙの組に対してオフセット電圧Ｖｕ１．．Ｖｕ１６を供給するために制御可能なＤＣ電源の配列からなる。これらの電源のＤＣ電圧は表１のそれらに対応する離散値間でスイッチ可能である。デコーディング回路は各電源のそれぞれのＤＣ電圧を設定するためにＧＣＳの最上位ビットを制御信号へ変換する。
本発明のある重要な特徴を以下に詳細に説明する。
本発明のＡＧＣ回路及び特に受信機内で低雑音及び低歪みを達成することは可能である。多くの受信機で制御可能な増幅器は受信された信号の振幅の変動を減少するために用いられる。入力信号振幅が比較的小さいときに制御可能な増幅器の利得は最大に設定される。
制御可能な増幅器の線形範囲はの所望の形の利得設定で変化する。これは図５ｂ，６ｂ，９ａに示され、ここで伝達関数のスロープは利得に関係する。最大利得設定で入力に見られる線形範囲は最小である。これはこの設定では比較的小さな入力信号振幅による。その利得が減少するときに線形範囲は増加する。線形範囲は利得が最小に設定されたときに最も広い。この場合には入力信号振幅は比較的大きい。斯くして制御可能な増幅器の線形範囲は入力信号振幅により変化する。これは利得制御範囲にわたり信号歪みを低く保つ。
更にまた利得と線形範囲との間のこの関係は雑音に関しても好ましい。利得制御可能な増幅器の各差動対は雑音に寄与する。全ての差動段がフルパワーで駆動されるときに最適な信号雑音比が達成される。これは利得制御可能な増幅器の入力信号は線形範囲の限界を広げることを意味する。例えば図５、６を参照するに、実際の低雑音動作ではあるマージンが歪みを防ぐために導入される。低雑音動作は利得制御範囲に又は少なくとも実質的にその部分にわたって維持される。これは線形範囲の限界は入力信号振幅により変化するという事実による。実際に差動対の不平衡はほとんど全ての対が実質的にフルパワーで駆動されるように利得制御範囲を変化する。
雑音と歪みに関して図８に示される実施例は図１１に示される実施例より好ましい。最初に述べた実施例の線形範囲は連続的な方法でそれ自体を適応する。利得設定のどのような変化に対しても線形範囲での対応する変化がある。それに対して図１１に示される実施例の線形範囲は離散的な方法で変化する。線形範囲は最高の利得を有するトランスアドミタンス段により決定される。例えば段ＶＩＹの線形範囲内に一致するが、段ＶＩＸの線形範囲を越える入力信号を考える。そうすると段階ＶＩＸの差動出力電流Ｉｃｄｘは歪まされ、従って両方の段の出力信号は寄与する。
同じ効果がＥＰ−Ａ−０１０２９４６の図５から知られている利得制御可能な増幅器でも生ずる。制御可能な増幅器は並列な２つのトランスアドミタンス段として考えられる。第一のトランスアドミタンス段はエミッタＥ１Ａ，Ｅ２Ａを有する平衡差動対である。第二のトランスアドミタンス段はそれぞれエミッタＥ１Ｂ，Ｅ２Ｂ及びＥ１Ｃ，Ｅ２Ｃを有する２つの不平衡差動対である。この段は比較的大きな線形範囲を有する。利得制御範囲の部分にわたり第一のトランスアドミタンス段は出力信号Ｖｏｕｔに充分に寄与する。故にこれらの利得設定で全体として制御可能な増幅器の線形範囲は比較的小さい。この範囲を超える入力信号は歪む。
本発明の更なる重要な特徴はそれは比較的一定の帯域幅を有する利得制御を提供することである。差動対の高周波数（ＨＦ）特性はとりわけそのテール電流に依存する。本発明では利得制御を実現する差動対のテール電流は固定されうる。故に利得制御可能な増幅器のカットオフ周波数は利得制御範囲にわたり実質的に一定のままである。これはテール電流が利得制御に対して変動する必要がある知られている利得制御可能な増幅器と対照的である。
要約すると低ノイズ及び低歪みを有する受信機と同様に安定したＨＦ及びＤＣ特性を有する利得制御可能な増幅器が記載される。そのような機能ユニットは並列に結合した差動トランジスタ対を有する少なくとも一つのトランスアドミタンス段からなる。利得制御は差動トランジスタ対での不平衡を変化することにより実現する。
制限された数の実施例が本発明を明確にするために示され、記載される一方で当業者は本発明の請求項の精神及び範囲内から離れることなく多くの他の代替実施例を理解することが可能である。
この明細書内でのオフセット電圧という用語は差動対内の不平衡状態を主に示すものである。示された例ではオフセット電圧はまた差動対のベースに印加された差動ＤＣ電圧の量にまた関係する。しかしながら本発明はそれ自体利得制御信号の関数での不平衡差動対のこの技術に限定されない。
本発明は不平衡差動対を種々の方法で提供する。図８、１１に示すように差動対トランジスタのベースに差動ＤＣ電圧を印加することは一つの可能性である。代替的に差動ＤＣ電圧は差動対トランジスタのエミッタに印加することも可能である。トランジスタ間のエミッタ表面ミスマッチは差動対を不平衡にする他の技術である。例えば差動対は２つのトランジスタが並列に効果的に結合される同一のエミッタ表面を有する３つのトランジスタからなる。これら２つのトランジスタの導電性を変えることによりこの差動対内の効果的なエミッタ表面ミスマッチは１：２から１：１へ変化され、又は逆も真である。実際に並列に結合される２つのトランジスタはそのエミッタ表面が変化される１つの差動対トランジスタとしてみられる。
極端な利得設定でのオフセット電圧は例として示された実施例のそれらとは勿論異なる。
制御可能な増幅器の利得設定は全ての差動対が平衡であること、即ち図２のΦ１．．Φｎ＝０に対応する必要はない。差動対が幾分不平衡である最大利得設定はよりよい線形性を提供する。図８を参照するに固定された電流源は抵抗ラダーネットワークＲＡ０．．ＲＡ３２，ＲＢ０．．ＲＢ３２に結合される。この場合には利得制御電圧Ｖｇｃｐ−Ｖｇｃｎが制御可能な増幅器を最大値に設定するときに比較的小さなオフセット電圧のままである。それでトランジスタ段Ｖの伝達関数は全てのオフセット電圧がゼロである最大利得設定に対してより線形である。しかしながら最大利得値はより低い。全ての差動対が平衡であるときに段Ｖの潜在的な最大利得は達成されない。実際利得制御範囲は線形性とトレードオフである。
最小利得設定でのオフセット電圧は所望の線形性及び差動対で使用される素子の型により設計について変化する。バイポーラトランジスタでは４０から６０ｍＶのオフセット電圧Φmaxでの等距離はもっとも線形な伝達関数を提供する。とりわけ実際の値はこれらのトランジスタの大きさと構造に依存する。線形性が最大の重要性を有さない場合にはより大きな等距離が最小利得設定に対して利得制御範囲を広げるために選択される。
オフセット電圧は信号ゼロに関して対象である必要はない。例えば図３の最大利得設定はΦ１＝Φ２＝Φ３＝Φ４≠０のようである。この場合にはこれらの図での伝達関数は左又は右に水平方向にシフトする。図４に示された伝達関数はΦ１．．Φ４を調整することにより左又は右によりシフトされる。信号ゼロからの伝達関数でのシフトは例えば入力信号の正及び負の電圧変動が非対称である場合には望ましい。
オフセット電圧間の等距離は線形性の観点から好ましいが、必要ではない。ある場合には伝達関数の非線形性は、例えば利得制御範囲を通して単一差動対のソフト制限特性を維持するために望ましくさえある。そのような場合には所望の非線形伝達関数が不等距離オフセット電圧で得られる。これらの非線形オフセット電圧を変化することによりそのようなソフト制限トランスアドミタンス段の利得は調整される。
本発明はバイポーラトランジスタを参照して説明されてきたが、トランスアドミタンス段は並列に結合されるＭＯＳトランジスタ差動対で同等に形成される。ＭＯＳトランジスタ差動対はまた一次同感数がゼロ値から出発して滑らかに増加し、最大値に到達し、それから再びゼロ値に到達するまで減少する伝達関数をまた示す。この特性によりその中のＭＯＳトランジスタ差動対を不平衡にすることによりトランスアドミタンス段の利得を滑らかに変化することが可能である。不平衡により相互に関してオフセットがあるときにＭＯＳトランスアドミタンス差動対の伝達関数間の徐々の移行がある。
利得制御信号の関数として差動対を不平衡にする手段は種々の方法で実施される。とりわけ現実化のモードはデジタル又はアナログ又はそれらの組合せである利得制御信号の型に依存する。ある場合には特定の利得制御特性が要求され、即ち利得対制御信号の図９ｂに例が示されたプロットである。該手段は利得制御端子で所望の利得制御特性を供給する回路を含む。例えば図８で変換段は端子ＧＣ１，ＧＣ２間に、及び差動段ＣＳＡ，ＣＳＢのベースに結合される。これは該ベースで見られる利得制御特性を端子ＧＣ１，ＧＣ２で見られる指数利得制御特性に変換する。
負荷回路の他の型は図８、１１に示される抵抗ＲＬＡ，ＲＬＢで置き換えられる。利得制御可能なトランスアドミタンス段の出力電流が出力電流に変換される方法は本発明には本質的ではない。更にトランスアドミタンス段に続く回路は例えば電流のような電圧と異なる出力品質を提供する。
図８に示される実施例を参照するにラダーネットワークＲＡ０．．ＲＡ３２及びＲＢ０．．ＲＢ３２内の低抵抗値は好ましい。より低い抵抗値はラダーネットワークで発生する雑音をより小さくする。更にまた差動対トランジスタのベース電流は考慮に入れなければならない。これらの電流はラダーネットワークを介して流れ、オフセット電圧で等距離を乱す。抵抗値が低いほどこの乱れは小さい。
本発明を半導体上で集積回路として実施することはよりよく可能である。集積回路は例えば制御可能なＩＦ及び検波回路を含む図１０に示されたＡＧＣ回路からなる。そのような集積回路はラジオ放送用受信機、移動体無線受信機、コードレス電話のようなテレビジョン受信機とは別の型の多くの受信機で好ましく応用されることは明らかである。
集積された形で図８に示すような抵抗ラダーネットワークはポリシリコンの細片を含む。規則的な距離でポリシリコン細片は金属層と接触する。主要な電流が細片を通して流れる２つの接点はラダーネットワークの端を形成する。電圧はこれらの接点及び間での接点をタップオフされる。
ポリシリコン細片のバルクでは主電流は半導体の表面に平行に流れる。しかしながらラダーの両端では電流は半導体の表面に垂直な方向を有する。結果として充分に端から離れた接点での電圧のみが等距離である。両端でのポリシリコン材料はダミー抵抗を形成するために用いられなければならず、ここで電流の方向は変化する。
例を与えるために図８に示される抵抗ラダーネットワークＲＡ０．．ＲＡ３２及びＲＢ０．．ＲＢ３２はそれぞれダミー抵抗ＲＡ０、ＲＡ３２及びＲＢ０、ＲＢ３２からなる。ポリシリコン細片で作られているのでこれらの抵抗ラダーネットワークは抵抗ＲＡ１．．ＲＡ３１及びＲＢ１．．ＲＢ３１にわたる実質的に等距離の電圧降下を形成する。ＲＡ０、ＲＡ３２及びＲＢ０、ＲＢ３２にわたる電圧降下は変動する。
【図１】
0003924318.tif 000003
【図２】
0003924318.tif 000004
【図３ａ】
0003924318.tif 000005
【図３ｂ】
0003924318.tif 000006
【図４ａ】
0003924318.tif 000007
【図４ｂ】
0003924318.tif 000008
【図５ａ】
0003924318.tif 000009
【図５ｂ】
0003924318.tif 000010
【図６ａ】
0003924318.tif 000011
【図６ｂ】
0003924318.tif 000012
【図７】
0003924318.tif 000013
【図８】
0003924318.tif 000014
【図９ａ】
0003924318.tif 000015
【図９ｂ】
0003924318.tif 000016
【図１０】
0003924318.tif 000017
【図１１】
0003924318.tif 000018
【図１２】
0003924318.tif 000019