(57)【特許請求の範囲】
【請求項１】
ダイ取付面と、
前記ダイ取付面に固定された第１のダイと、
前記第１のダイ上の第１の複数のボンディング・パッドから前記第１のダイの外部の第２の複数のボンディング・パッドへ延びる第１の複数の細いワイヤと、
第１の外側層と第１の中央層とを有し、第１の外側層と第１の中央層が導電面を有し、かつ電気的に相互接続されてなり、前記第１の複数のボンディング・パッドによって少なくとも一部が境界を画されたスペース内に入るような平面寸法を有し、接着層によって前記第１のダイの表面に固定された第１のスペーサ手段と、
前記第１のスペーサ手段に対向する第２のダイの表面が、前記第１のダイから前記第１の複数の細いワイヤの最高点よりも離れるような厚さを有する前記第１のスペーサ手段に導電性の接着剤料によって固定された第２のダイと、
前記第２のダイ上の第３の複数のボンディング・パッドから前記第２のダイの外部の第４の複数のボンディング・パッドへ延びる第２の複数の細いワイヤと、
前記第１のスペーサ手段の外側層の導電面を第１の電圧へ電気的に接続する手段とを含むチップ・スタック配置。
【請求項２】
前記第１のスペーサ手段がシリコンであり、かつ前記第２のダイが前記導電性の接着剤料によって前記第１のスペーサ手段に固定されることを特徴とする請求項１に記載のチップ・スタック配置。
【請求項３】
前記第１のスペーサ手段と前記第２のダイは半導体ウエハからの１つの部材として、一体的に形成され、かつこの第１のスペーサ手段は、この半導体ウエハの裏面の一部を除去することによって形成されることを特徴とする請求項１に記載のチップ・スタック配置。
【請求項４】
前記第１のスペーサ手段が、シリコンであり、かつ前記第１の外側層と第１の中央層の前記導電面がワイヤ・ボンド接続に適した金属を含むことを特徴とする請求項１に記載のチップ・スタック配置。
【請求項５】
前記第１のスペーサ手段がアルミニウムであることを特徴とする請求項１に記載のチップ・スタック配置。
【請求項６】
前記電気的に接続する手段がワイヤ・ボンド手段であることを特徴とする請求項１に記載のチップ・スタック配置。
【請求項７】
さらに、前記第２のダイの表面に固定され、導電面を有しかつ電気的に相互接続された第２の外側層と第２の中央層とを有する第２のスペーサ手段と、
導電性材料によって前記第２のスペーサ手段の前記第２の中央層の前記導電面に固定された第１の導電面と、第２の導電面とを有するコンデンサ手段と、
前記第２の外側層の前記導電面を第１の電圧基準に電気的に接続する手段と、
前記第２の導電面を第２の電圧に電気的に接続する手段とを含むことを特徴とする請求項１に記載のチップ・スタック配置。
【請求項８】
さらに、前記第２のダイの表面に固定され、導電面を有しかつ電気的に相互接続された第２の外側層と第２の中央層とを有する第２のスペーサ手段と、
前記第２の中央層の前記導電面に固定された誘電体層と、
前記誘電体層に固定された導電性層と、
前記導電性層中および前記誘電体層中に延び、前記第２の中央層の前記導電面を露出させる開口と、
導電性材料によって前記第２の中央層の前記導電面に固定された第１の導電性端部と、導電性材料によって前記導電性層に固定された第２の導電性端部とを有するコンデンサ手段と、
前記第２の外側層の前記導電面を第１の電圧基準に電気的に接続する手段と、
前記導電性層を第２の電圧に電気的に接続する手段とを含むことを特徴とする請求項１に記載のチップ・スタック配置。
【請求項９】
前記誘電体層と前記導電性層を、前記第２の中央層の前記導電面に取り付ける前に接合することを特徴とする請求項８に記載のチップ・スタック配置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路（ＩＣ）アセンブリに関し、さらに詳細には、半導体ダイまたはチップ用のスタック配置に関する。
【０００２】
【従来の技術】
半導体技術は、デバイス・サイズの全般的縮小とともに集積回路の高速化および高密度化への劇的な傾向を示した。一般に、集積回路チップは、外部システムから集積回路への電気的接続を行う集積回路パッケージ内にアセンブルされる。ＩＣのパッケージングの付随的な改善がなければ、配線伝搬遅延および集積回路パッケージおよび回路ボード・アセンブリへの伝送線の影響のために、高デバイス速度の多くの利点が失われることになる。
【０００３】
多くのＩＣ用途ではデカップリング・コンデンサが必要である。そのような用途の一例は、いくつかのＩＣデバイスがイオン化放射による衝撃に対して鈍感である必要があることである。イオン化放射の基本的影響は、半導体材料内に電子正孔対が発生することである。供給電圧および接地電圧を有するＩＣの場合、照射の影響は、チップ内の供給電圧と接地電圧の間に大きい電流が生じることである。他の影響は、電源からの電流が、電源からの接続リード内のインダクタンスに遭遇することである。その結果、オンチップ電圧が本質上低下することになる。解決策は、ＩＣ電源の両端間にコンデンサをそれがチップ電源電圧まで充電されるようにＩＣのできるだけ近くに配置することである。
【０００４】
【発明が解決しようとする課題】
したがって、伝搬遅延が小さく、伝送線の影響が小さく、デカップリング・コンデンサの効果的な取付および接続が可能であり、またチップ・パッケージング密度を大きくすることによって空間の単位体積につきより多くのＩＣ機能が実現できるパッケージング配置を提供する必要がある。
【０００５】
【課題を解決するための手段】
本発明は、第１の様態では、ダイ取付面に固定された第１のダイ、その第１のダイ上のボンディング・パッドから外部ボンディング・パッドへ延びるワイヤ・ボンド、少なくとも一部が第１のダイ上のボンディング・パッドによって接着されかつ接着層によって固定された空間内にある平板スペーサ、第１のダイに接続されたワイヤ・ボンドから離す厚さを有するスペーサに固定された第２のダイ、および第２のダイ上のパッドから外部ボンディング・パッドへ延びるワイヤ・ボンドを含むチップ・スタック配置を設けることによってこれらおよびその他の必要を解決するものである。
【０００６】
第２の様態では、スペーサは第２のダイと一体となっている。
【０００７】
第３の様態では、スペーサは、どちらも電気的に接続された面を有する外側層と中央層を有する。第２のダイは導電性ボンディング材料によって固定される。ワイヤ・ボンドは外側層の導電面を基準電圧へ接続する。
【０００８】
第４の様態では、導電性スペーサはコンデンサの取付と接続に使用される。電気的接続用の対向する導電面を有するコンデンサは、一方の面がスペーサの導電面に直接取り付けられ、他方の面にワイヤ・ボンド接続が行われるる。対向する導電端部を有する細長いコンデンサを使用する場合、追加の誘電体層をスペーサの導電面上に設け、金属層を誘電体層の表面上に設け、コンデンサを取り付けかつ導電性材料によって接続した金属／誘電体層中に延びる開口を設備する。
【０００９】
【発明の実施の形態】
チップ・スタック配置を図面に概括的に１０によって示す。図１に示すように、半導体パッケージ１４の一部は、半導体ダイまたはチップを受容するためのダイ取付面１６と、パッケージまたは基板１４上にあるボンディング・パッド１８とを含む。第１のチップ２０は、従来の手段によって面１６上に取り付けられている。チップ２０は、面２２、面２４、および面２４の周辺に電気的接続を行うためのワイヤ・ボンディング・パッド２６を含む。パッケージ１４はチップ２０用のリセスを有するセラミック・パッケージでよく、またはパッケージ１４はマルチチップ・モジュールの一部でもよい。パッケージまたは基板１４は、パッケージ導電パス（図示せず）への電気的接続を行うためのボンディング・パッド１８を含む。チップ２０とパッケージ１４の間の電気的接続は、ワイヤ・ボンド・パッド２６とパッケージ・ボンド・パッド１８のところでワイヤ・ボンド接続を有する細いワイヤ２８によって行う。例えば、アルミニウムや金のワイヤが使用でき、またウェッジ・ボンディングやボール・ボンディングが使用できる。テープ自動ボンディング（ＴＡＢ）も使用できる。
【００１０】
さらに、配置１０は、チップ２０の面２４に接着された下部面３２を有する平板スペーサ３０を含む。また、スペーサ３０は上部面３４を含み、用途に応じて様々な材料および構成が可能である。シリコンなどの材料は、熱放散のための熱伝導度が良好であり、チップ２０およびチップ４０の熱膨張係数に適合する。さらに、シリコンは容易に機械加工できるので、厚さを適切に制御して正確な間隔を得ることができる。図１では、スペーサ３０はシリコンで作成されており、平板寸法を有するか、または少なくとも一部がボンディング・パッド２６によって画定された領域内でチップ２０の面２４上に適切に載るような平面サイズとなっている。上に配置するチップよりも約４０ミル小さいスペーサ・サイズがプロトタイプでは十分であることが分かっている。図１では、一般に、チップ２０へのワイヤボンド接続を行った後、非導電性接着層３６を使用してスペーサ３０を面２４に接着する。エポキシを接着剤として使用することが望ましい。次いで、チップ４０をエポキシなどの接着層３８によってスペーサ３０の面３４上に接着する。チップ４０は、面４２と、ワイヤ・ボンド・パッド４６を有する面４４とを含む。チップ４０とパッケージ１４の間の電気的接続は、ダイ・ボンド・パッド４６とパッケージ・ボンド・パッド１８でワイヤ・ボンド接続を行った細いワイヤ２８によって行う。スペーサ３０の厚さ４８は、ワイヤボンド用の十分な間隔が得られるように、チップ４０の面４２がチップ２０の面２４からワイヤ・ボンド接続２８の最高点よりも離れるように選択する。メモリ・チップの場合、各チップのいくつかのパッドをパッケージ上のパッドへ並列に接着する、すなわち、両方のチップの同じパッド機能をパッケージ・ボンド・パッドのところに結合できることが一般的である。この陳述は、通常、分離されるかまたはそれ自体の唯一のパッケージまたは基板のパッドに接着されるチップ選択パッドまたはチップ・イネーブル・パッドを除いて、メモリ・チップのすべてのチップ・パッドに当てはまる。図１には２つのチップしか示されていないが、追加のスペーサ３０をチップ４０の面４４上に接着することによって追加のチップ・レベルを付加することができる。
【００１１】
図１には、分離スペーサを示した。他の配置は、スペーサ３０の機能を図１のチップ４０など活動チップの背面に組み込むことである。隔離またはスペーサ機能は、図３に示すようにウエハ３９の裏面を化学エッチングまたは機械ソーイングすることによって達成できる。どちらの場合も、ウエハ３９の裏面には、ウエハ・ストリート４１の両側に除去された約０．０４０インチのチャネルを設ける必要がある。チャネルの深さは、ワイヤボンドに必要な間隔によって決まる。０．００８インチの深さがプロトタイプでは十分であることが分かっている。活動ダイ面４７、化学エッチングまたは機械ソーイング４５によるシリコン除去の領域、裏面または取付面４９を含む活動チップ４３（寸法の比率は一定でない）の断面図を図２に示す。
【００１２】
あるタイプの集積回路（ＩＣ）では、チップの裏面を接地またはＶｓｓに接続する必要がある。ダイ取付面１６ａとパッケージ・ボンディング・パッド１８ａとを有するパッケージまたは基板１４ａを含む、配置１０の第１の他の実施形態を図４に示す。
【００１３】
図４ｂに示されるスペーサ５０は、ワイヤボンドを取り付けるための面５３を有する延長底部層または外側層またはシェルフ５２と、上部チップの底部に接触しかつワイヤ・ボンド・ループ高さに対して間隔を与える面５５を有する上部内側層５４の２つの層または水平面を含む。１つの指示された設計では、一般に、底部層５２は少なくとも０．００２インチの厚さ５６を有し、上部層５４は下部層５２から約０．０２０インチだけ凹んでおり、上部層５４の面５５は面５３からの高さ約０．００６インチを有する。スペーサ５０はさまざまな材料でよい。スペーサ５０はアルミニウムなど導電性材料でよい。あるいは、スペーサ５０を非導電性材料で作成し、面５３および面５５の少なくとも一部を金属被覆し、かつ金属被覆された部分を、例えばそれらを接合する金属被覆面５９によって電気的に相互接続することもできる。スペーサ５０をシリコン材料で作成し、例えば面５３、５５および５９をアルミニウムや金などワイヤ・ボンド可能な金属により被覆することもできる。
【００１４】
図４ｃに示すように、スペーサ５０は、例えば導電性のエポキシによって結合したアルミニウムの２つの別々の部片から構成することができる。例えば、下部部片６６は厚さ約０．００２インチであり、上部部片６８は厚さ約０．００６インチである。
【００１５】
シリコン・スペーサの利点は、良熱伝導体であること、ダイの熱膨張に適合すること、および化学手段または機械手段による機械加工が容易なことである。ＳｉＣ、ＡｌＮ、ＣｕＷなど他の材料は、熱伝導率が高くかつシリコンに対する熱的適合が合理的である他の材料の例である。
【００１６】
スペーサ５０の使用について以下に説明する。ダイ２０ａを従来の手段によって面１６ａに取り付ける。ダイ・ボンド・パッド２６ａとパッケージ・ボンド・パッド１８ａのところでＶｄｄまたは信号用のワイヤ・ボンド接続を有する細いワイヤ２８ａによって、チップ２０ａとパッケージ１４ａの間の電気的接続を行う。次いで、導電性接着剤または非導電性接着剤によって導電性スペーサ５０をダイ２０ａの上面２４ａ上に接着する。非導電性材料の例には、非導電性のエポキシまたはポリイミドがある。これらのボンディング化学薬品には、アルミナ、ダイヤモンドまたは窒化アルミニウムなど電気的絶縁熱伝導性材料を添加することが多い。導電性接着剤の例には、金属を添加したエポキシまたはポリイミドがある。次いで、スペーサ５０の面５３とパッケージ・ボンド・パッド１９のところでワイヤ・ボンド接続を行った細いワイヤ２８ａによって電気的接続を行う。あるいは、面５３とダイ２０ａ上の接地パッドとの間にワイヤ・ボンドを作成することもできる。電源（Ｖｄｄ）または信号の接続は、１８ａなどのパッドによって行うことができる。次いで、上面ダイまたは第２のダイ４０ａをスペーサ５０の面５５に接着する。チップ４０ａの裏面すなわち面４２ａとスペーサ５０の面５５との間の電気的接続には導電性接着剤またはボンディング材料が必要である。すでにワイヤボンド接続を行った前のチップの上部に追加のスペーサおよび活動チップを接着することによって、スタックに追加のチップ・レベルを付加することができる。
【００１７】
コンデンサをＩＣチップへ接続することがしばしば必要となる。導電性スペーサ５０では、コンデンサを単一のチップの上またはチップのスタックの上に取り付けることができる。例えば、図５では、コンデンサ６０は、２つの大きい面６１および６２に電源接続および接地接続をおこなった大面積コンデンサである。図５に示すように、チップ２０ｂのパッケージ１４ｂへの接続、スペーサ５０ａのチップ２０ｂへの取付および接続、およびチップ４０ｂの取付および接続は、図４の同じ構成部品について説明したものと同じである。導電性スペーサ５０ｂを導電性接着剤または非導電性接着剤によってチップ４０ｂに接着する。ワイヤ・ボンド接続をスペーサ５０ｂの面５３からチップ４０ｂ上の接地パッドまで行う。あるいは、面５３をパッケージ１４ｂ上の接地（Ｖｓｓ）パッド１９ｂへ直接接続することもできる。次いで、底面６１がスペーサ５０ｂの上面と電気的に接触し、効果的に接地されるように、コンデンサ６０を導電性接着剤によってスペーサ５０ｂへ接着する。チップ４０ｂ上の電源パッドまたはパッケージ１４ｂ上の電源パッド１８ｂからコンデンサ６０の面６２への電源（Ｖｄｄ）接続をワイヤ・ボンドによって行う。
【００１８】
分離したコンデンサ７０が接地への接続用導電性端部７２と電源への接続用導電性端部７４とを有する、コンデンサ取付形態を有する他の実施形態を図６および図７に示す。例えば、タイプ１２０６コンデンサが使用できる。この実施形態では、アセンブリ・プロセスは、第２のチップ４０ｃの取付および接続まで図５と同じである。導電性スペーサ８０は、説明された導電性スペーサ５０の変形である。導電面８２はスペーサ５０の導電面５３に対応する。ポリマー膜や厚い誘電体ペーストなど誘電材料層８４を面８２上に接着または付着する必要がある。次いで薄い金属層または膜８６が誘電体層８４の上面へ接着される。次いで、開口８８を金属層８６および誘電体層８４中に作成して、スペーサ８０の導電面８２を露出させる。導電性接着剤やはんだなどの導電性材料９０または他の導電性材料によってコンデンサ７０をスペーサ８０に接着する。次いで、コンデンサ７０の端部７４を導電面８２に接続し、端部７２を金属層８６に接続する。ワイヤ・ボンド９０を導電面８２とチップ４０ｃ上の接地パッドとの間、あるいはパッケージ１４ｃ上の接地パッドへ作成する。金属層８６からチップ４ｃ上の電源パッドへ、あるいはパッケージ１４ｃ上の電源パッドへ追加のワイヤ・ボンド９４を作成する。
【００１９】
今説明した材料およびプロセスを変更できることを当業者なら理解するであろう。例えば、金属層または膜８６を前もってクラッド・フレキシブル・ポリマー膜中など、誘電体層８４へ接着することもできる。他の例として、金属膜８６を付着しパターン化する前に、誘電体層８４中の開口をパターン化することもできる。
【００２０】
本発明の範囲は、上記の説明ではなく、頭記の請求の範囲によって示す。
【図面の簡単な説明】
【図１】  本発明によるチップ・スタック配置の断面図である。
【図２】  一体スペーサを有するチップの断面図である。
【図３】  図２のチップを得るのに使用する半導体ウエハの裏面または底部の一部の平面図である。
【図４】  本発明の他の実施形態の断面図である。
【図５】  本発明の他の実施形態の断面図である。
【図６】  本発明の他の実施形態の断面図である。
【図７】  図６と同じ実施形態の平面図である。
【符号の説明】
１６  ダイ取付面
１８  ボンディング・パッド
１９  パッケージ・ボンド・パッド
２０  第１のチップ
２２、２４、４２、４４、６１、６２  面
３０  平板スペーサ
３６  非導電性接着層
３８  接着層
９０  導電性材料
９４  ワイヤ・ボンド
【図１】
0003943165.tif 000002
【図２】
0003943165.tif 000003
【図３】
0003943165.tif 000004
【図４】
0003943165.tif 000005
【図５】
0003943165.tif 000006
【図６】
0003943165.tif 000007
【図７】
0003943165.tif 000008