(57)【特許請求の範囲】
【請求項１】
各色の印刷を行うための複数の印刷ヘッドと、接続基板に設けられて前記各印刷ヘッドに接続されている複数の受信回路と、制御基板に設けられて前記各受信回路とデータバスを介して接続されている複数のヘッド制御回路とを備え、前記各印刷ヘッドが選択される毎に対応する前記ヘッド制御回路から１ライン毎の印刷データを前記データバスを介して対応する前記受信回路に出力し、該受信回路から１ライン分の該印刷データを選択された印刷ヘッドに供給するプリンタ装置において、
前記各ヘッド制御回路は、
前記１ライン分の印刷データを複数回に分けて時差的に印刷出力するために前記印刷ヘッドを駆動する駆動信号及び前記印刷データをラッチさせるためのラッチ信号を含む複数の制御信号の前記印刷データの印刷出力中における出力タイミングを示す遅延情報が格納されている格納部と、
前記格納部の遅延情報に基づいて前記印刷データの印刷出力中に前記各制御信号を前記データバスを介して前記受信回路に出力すると共に前記印刷データと前記制御信号とを判別するためのコントロール信号を前記受信回路に出力する制御信号出力制御部とを有し、
前記受信回路は、前記コントロール信号に基づいて前記制御信号を判別するとその駆動信号及びラッチ信号を前記印刷ヘッドの駆動部に供給するゲート部を有する、
ことを特徴とするプリンタ装置。
【請求項２】
各色の印刷を行うための複数の印刷ヘッドと、接続基板に設けられて前記各印刷ヘッドに接続されている複数の受信回路と、制御基板に設けられて前記各受信回路とデータバスを介して接続されている複数のヘッド制御回路とを備え、前記各印刷ヘッドが選択される毎に対応する前記ヘッド制御回路から１ライン毎の印刷データを前記データバスを介して対応する受信回路に出力し、該受信回路から該１ライン分の印刷データを選択された印刷ヘッドに供給するプリンタ装置において、
前記各ヘッド制御回路は、
前記１ライン分の印刷データを複数回に分けて時差的に印刷出力するために前記印刷ヘッドを駆動する駆動信号及び前記印刷データをラッチさせるためのラッチ信号を含む複数の制御信号の前記印刷データの印刷出力中における出力タイミングを示す遅延情報が格納されている格納部と、
前記複数の制御信号を符号化して成る複数の符号化データが格納されているデータ格納部と、
前記格納部の遅延情報に基づいて前記印刷データの印刷出力中に前記データ格納部の対応する符号化データを前記データバスを介して前記受信回路に出力すると共に前記印刷データと前記符号化データとを判別するためのコントロール信号を前記受信回路に出力する制御信号出力制御部とを有し、
前記受信回路は、符号化データを復号化するデコーダを含み、前記コントロール信号に基づいて前記符号化データを判別すると該符号化データを前記デコーダを介して前記制御信号に復号化しその該駆動信号及びラッチ信号を前記印刷ヘッドの駆動部に供給するゲート部を有する、
ことを特徴とするプリンタ装置。
【請求項３】
各色の印刷を行うための複数の印刷ヘッドと、接続基板に設けられて前記各印刷ヘッドに接続されている複数の受信回路と、制御基板に設けられて前記受信回路とデータバスを介して接続されている複数のヘッド制御回路とを備え、前記各印刷ヘッドが選択される毎に対応する前記ヘッド制御回路から１ライン毎の印刷データを前記データバスを介して対応する前記受信回路に出力し、該受信回路から該１ライン分の印刷データを選択された印刷ヘッドに供給するプリンタ装置において、
前記複数のヘッド制御回路と前記複数の受信回路とを接続する画像用クロックバス及び制御用クロックバスを有し、
前記各ヘッド制御回路は、
前記印刷データの出力に同期させて生成する画像用クロックを前記画像用クロックバスに出力する画像用クロック生成部と、
前記１ライン分の印刷データを複数回に分けて時差的に印刷出力するために前記印刷ヘッドを駆動する駆動信号及び前記印刷データをラッチさせるためのラッチ信号を含む複数の制御信号の前記印刷データの印刷出力中における出力タイミングを示す遅延情報が格納されている格納部と、
前記格納部の遅延情報に基づいて前記印刷データの印刷出力中に前記各制御信号を前記データバスを介して前記受信回路に出力する制御信号出力制御部と、
前記制御信号の出力に同期させて生成する制御用クロックを前記制御用クロックバスに出力する制御用クロック生成部とを有し、
前記受信回路は、受信した印刷データを受信した前記画像用クロックに同期させて前記印刷ヘッドに供給すると共に受信した制御信号を受信した前記制御用クロックに同期させて該印刷ヘッドに供給するゲート部を有する、
ことを特徴とするプリンタ装置。
【請求項４】
各色の印刷を行うための複数の印刷ヘッドと、接続基板に設けられて前記各印刷ヘッドに接続されている複数の受信回路と、制御基板に設けられて同時に選択される一対の印刷ヘッドに接続されている一対の受信回路とデータバスを介して接続されている複数のヘッド制御回路とを備え、前記一対の印刷ヘッドが選択される毎に対応する前記ヘッド制御回路から該一対の印刷ヘッドに供給すべき各１ライン毎の印刷データを交互に前記データバスに出力して前記一対の受信回路にそれぞれ送信するプリンタ装置であって、
前記複数のヘッド制御回路と対応する複数対の受信回路とを接続する画像用クロックバス及び制御用クロックバスを有し、
前記各ヘッド制御回路は、
前記交互に出力される各１ライン分の印刷データに同期させて生成する画像用クロックを前記画像用クロックバスに出力する画像用クロック生成部と、
前記各１ライン分の印刷データを複数回に分けて時差的に印刷出力するために前記選択された一対の印刷ヘッドを駆動する駆動信号及び前記印刷データをラッチさせるためのラッチ信号を含む複数の制御信号の前記各印刷データの印刷出力中における出力タイミングを示す遅延情報が格納されている格納部と、
該格納部の遅延情報に基づいて前記各印刷データの印刷出力中に前記制御信号を前記データバスを介して前記一対の受信回路に出力する制御信号出力制御部と、
前記制御信号の出力に同期させて生成する制御用クロックを前記制御用クロックバスに出力する制御用クロック生成部とを有し、
前記一対の受信回路は、前記画像用クロックの立上り及び立ち下がりにそれぞれ同期させて自己に接続されている各印刷ヘッド用の印刷データを取り込むと共に前記制御用クロックに同期させて前記制御信号を取り込み、自己に接続されている各印刷ヘッドに供給するゲート部を有する、
ことを特徴とするプリンタ装置。
【請求項５】
請求項１から４に記載のプリンタ装置において、
前記印刷ヘッドは、電子写真プリンタの感光ドラム上に静電潜像を書き込むＬＥＤヘッドから成ることを特徴とするプリンタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタやファクシミリ装置において、画像データの印刷に使用される複数のヘッドに対し、それぞれヘッド毎に設けられた制御回路からデータを共通バスを通じて多重転送するプリンタ装置に関する。
【０００２】
【従来の技術】
例えば、電子写真方式のカラープリンタにおいては、イエロー、マゼンタ、シアン、黒等の各色成分について、それぞれ独立にトナーを現像し、転写するための機構を備える。これはタンデム方式と呼ばれ、ＬＥＤアレイによって各色成分毎に設けられた感光体ドラムに静電潜像を形成する。その後各色成分のトナーが１枚の用紙に転写され、色成分のドットが重なりあって所定のカラー画像が印刷される。
【０００３】
【発明が解決しようとする課題】
ところで、上記のような従来の技術には次のような解決すべき課題があった。上記のようなタンデム式のプリンタでは、複数のＬＥＤヘッドに対し、それぞれヘッド毎に設けた制御回路で生成された該当する色成分のデータが転送される。従って、制御回路を搭載した基板からは、データやその他の制御信号を転送するためのケーブルが４本、各ＬＥＤヘッドに接続される。
【０００４】
しかしながら、こうした構成を採用すると、この種のインタフェースケーブルの本数が非常に多くなり、配線部分のコストが増大する。また、ＬＥＤヘッドとの接続に使用するコネクタがいくつも必要になり、更にケーブルを接続するＬＳＩのピン数が多くなって、ＬＳＩのコスト上昇を招く。また、コネクタ等が増加すると基板も大型化し、これによってもコストが上昇する。更に、配線が増加すると放射ノイズが増大し、雑音対策上の問題もある。
【０００５】
上記のような複数のＬＥＤヘッドを持つプリンタのみならず、熱転写方式やインクジェット方式等を使用する各種のプリンタ装置で複数のヘッドを使用するものには、同様の共通の問題が存在する。
【０００６】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
本発明は、各色の印刷を行うための複数の印刷ヘッドと、接続基板に設けられて上記各印刷ヘッドに接続されている複数の受信回路と、制御基板に設けられて上記各受信回路とデータバスを介して接続されている複数のヘッド制御回路とを備え、上記各印刷ヘッドが選択される毎に対応する上記ヘッド制御回路から１ライン毎の印刷データを上記データバスを介して対応する上記受信回路に出力し、該受信回路から１ライン分の該印刷データを選択された印刷ヘッドに供給するプリンタ装置において、上記各ヘッド制御回路は、上記１ライン分の印刷データを複数回に分けて時差的に印刷出力するために上記印刷ヘッドを駆動する駆動信号及び上記印刷データをラッチさせるためのラッチ信号を含む複数の制御信号の上記印刷データの印刷出力中における出力タイミングを示す遅延情報が格納されている格納部と、上記格納部の遅延情報に基づいて上記印刷データの印刷出力中に上記各制御信号を上記データバスを介して上記受信回路に出力すると共に上記印刷データと上記制御信号とを判別するためのコントロール信号を上記受信回路に出力する制御信号出力制御部とを有し、上記受信回路は、上記コントロール信号に基づいて上記制御信号を判別するとその駆動信号及びラッチ信号を上記印刷ヘッドの駆動部に供給するゲート部を有する、ことを特徴とするプリンタ装置。
【０００８】
〈構成２〉
他の発明は、各色の印刷を行うための複数の印刷ヘッドと、接続基板に設けられて上記各印刷ヘッドに接続されている複数の受信回路と、制御基板に設けられて上記各受信回路とデータバスを介して接続されている複数のヘッド制御回路とを備え、上記各印刷ヘッドが選択される毎に対応する上記ヘッド制御回路から１ライン毎の印刷データを上記データバスを介して対応する受信回路に出力し、該受信回路から該１ライン分の印刷データを選択された印刷ヘッドに供給するプリンタ装置において、上記各ヘッド制御回路は、上記１ライン分の印刷データを複数回に分けて時差的に印刷出力するために上記印刷ヘッドを駆動する駆動信号及び上記印刷データをラッチさせるためのラッチ信号を含む複数の制御信号の上記印刷データの印刷出力中における出力タイミングを示す遅延情報が格納されている格納部と、上記複数の制御信号を符号化して成る複数の符号化データが格納されているデータ格納部と、上記格納部の遅延情報に基づいて上記印刷データの印刷出力中に上記データ格納部の対応する符号化データを上記データバスを介して上記受信回路に出力すると共に上記印刷データと上記符号化データとを判別するためのコントロール信号を上記受信回路に出力する制御信号出力制御部とを有し、上記受信回路は、符号化データを復号化するデコーダを含み、上記コントロール信号に基づいて上記符号化データを判別すると該符号化データを上記デコーダを介して上記制御信号に復号化しその該駆動信号及びラッチ信号を上記印刷ヘッドの駆動部に供給するゲート部を有する、ことを特徴とするプリンタ装置。
【０００９】
〈構成３〉
また、他の発明は、各色の印刷を行うための複数の印刷ヘッドと、接続基板に設けられて上記各印刷ヘッドに接続されている複数の受信回路と、制御基板に設けられて上記受信回路とデータバスを介して接続されている複数のヘッド制御回路とを備え、上記各印刷ヘッドが選択される毎に対応する上記ヘッド制御回路から１ライン毎の印刷データを上記データバスを介して対応する上記受信回路に出力し、該受信回路から該１ライン分の印刷データを選択された印刷ヘッドに供給するプリンタ装置において、上記複数のヘッド制御回路と上記複数の受信回路とを接続する画像用クロックバス及び制御用クロックバスを有し、上記各ヘッド制御回路は、上記印刷データの出力に同期させて生成する画像用クロックを上記画像用クロックバスに出力する画像用クロック生成部と、上記１ライン分の印刷データを複数回に分けて時差的に印刷出力するために上記印刷ヘッドを駆動する駆動信号及び上記印刷データをラッチさせるためのラッチ信号を含む複数の制御信号の上記印刷データの印刷出力中における出力タイミングを示す遅延情報が格納されている格納部と、上記格納部の遅延情報に基づいて上記印刷データの印刷出力中に上記各制御信号を上記データバスを介して上記受信回路に出力する制御信号出力制御部と、上記制御信号の出力に同期させて生成する制御用クロックを上記制御用クロックバスに出力する制御用クロック生成部とを有し、上記受信回路は、受信した印刷データを受信した上記画像用クロックに同期させて上記印刷ヘッドに供給すると共に受信した制御信号を受信した上記制御用クロックに同期させて該印刷ヘッドに供給するゲート部を有する、ことを特徴とするプリンタ装置。
【００１０】
〈構成４〉
更に他の発明は、各色の印刷を行うための複数の印刷ヘッドと、接続基板に設けられて上記各印刷ヘッドに接続されている複数の受信回路と、制御基板に設けられて同時に選択される一対の印刷ヘッドに接続されている一対の受信回路とデータバスを介して接続されている複数のヘッド制御回路とを備え、上記一対の印刷ヘッドが選択される毎に対応する上記ヘッド制御回路から該一対の印刷ヘッドに供給すべき各１ライン毎の印刷データを交互に上記データバスに出力して上記一対の受信回路にそれぞれ送信するプリンタ装置であって、上記複数のヘッド制御回路と対応する複数対の受信回路とを接続する画像用クロックバス及び制御用クロックバスを有し、上記各ヘッド制御回路は、上記交互に出力される各１ライン分の印刷データに同期させて生成する画像用クロックを上記画像用クロックバスに出力する画像用クロック生成部と、上記各１ライン分の印刷データを複数回に分けて時差的に印刷出力するために上記選択された一対の印刷ヘッドを駆動する駆動信号及び上記印刷データをラッチさせるためのラッチ信号を含む複数の制御信号の上記各印刷データの印刷出力中における出力タイミングを示す遅延情報が格納されている格納部と、該格納部の遅延情報に基づいて上記各印刷データの印刷出力中に上記制御信号を上記データバスを介して上記一対の受信回路に出力する制御信号出力制御部と、上記制御信号の出力に同期させて生成する制御用クロックを上記制御用クロックバスに出力する制御用クロック生成部とを有し、上記一対の受信回路は、上記画像用クロックの立上り及び立ち下がりにそれぞれ同期させて自己に接続されている各印刷ヘッド用の印刷データを取り込むと共に上記制御用クロックに同期させて上記制御信号を取り込み、自己に接続されている各印刷ヘッドに供給するゲート部を有する、ことを特徴とするプリンタ装置。
【００１１】
〈構成５〉
構成１から４に記載のプリンタ装置において、上記印刷ヘッドは、電子写真プリンタの感光ドラム上に静電潜像を書き込むＬＥＤヘッドから成ることを特徴とするプリンタ装置。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例１〉
図１は、具体例１によるプリンタ装置の主要部ブロック図である。
この回路の説明を行う前に、まずプリンタ装置の全体構成を説明する。
図２には、プリンタ装置の概略断面図を示す。
この装置は、例えば電子写真方式のタンデム式プリンタとする。ここには、図に示すように、用紙を搬送し現像や転写処理等を行う機構部１に、４台の感光ドラム２Ａ，２Ｂ，２Ｃ，２Ｄが設けられている。これらは、例えばそれぞれイエロー、マゼンタ、シアン、黒のトナーを現像し転写するためのドラムとする。
【００１３】
これらの感光ドラム２Ａ〜２Ｄに静電潜像を書き込むために、４台のＬＥＤヘッド３Ａ，３Ｂ，３Ｃ，３Ｄが設けられている。これらのＬＥＤヘッドは、それぞれ接続ケーブル４Ａ，４Ｂ，４Ｃ，４Ｄと、接続コネクタ５Ａ，５Ｂ，５Ｃ，５Ｄによって、接続基板６に接続されている。また、ＬＥＤヘッド３Ａ〜３Ｄにデータを供給する制御基板７は、コネクタ８，９とケーブル１０によって接続基板６に接続されている。こうして、制御基板７から、コネクタ８、ケーブル１０、コネクタ９を介して接続基板６にデータが転送され、各ＬＥＤヘッド３Ａ，３Ｂ，３Ｃ，３Ｄに印刷用のデータが供給される構成になっている。
なお、本発明においては、この制御基板７と接続基板６とを接続するケーブル１０の本数を減少させることを目的とする。
【００１４】
ここで、図１に戻って、制御基板７には、ラインタイミング発生回路１１と、ＬＥＤヘッド制御回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ、バスバッファ１３Ａ，１３Ｂ，１３Ｃ，１３Ｄが設けられている。ＬＥＤヘッド制御回路１２Ａ〜１２Ｄは、それぞれイエロー、マゼンタ、シアン、ブラックの色成分のデータを生成し出力する回路である。バスバッファ１３Ａは、これらのＬＥＤヘッド制御回路の出力を受け入れて一時保持し、出力するための回路である。
【００１５】
ラインタイミング発生回路１１は、各ＬＥＤヘッド制御回路１２Ａ〜１２Ｄがデータを出力し転送するタイミングを計算し、トリガ信号１４Ａ，１４Ｂ，１４Ｃ，１４Ｄを各ＬＥＤヘッド制御回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄに供給すると共に、これらの回路がデータを出力する際、出力先のヘッドを選択するヘッド選択信号１５Ａ，１５Ｂ，１５Ｃ，１５Ｄを出力する構成となっている。この回路は、例えばカウンタやゲート回路から構成される。
【００１６】
バスバッファ１３Ａ，１３Ｂ，１３Ｃ，１３Ｄは、データバス１６、クロックバス１７、ラッチバス１８、ストローブバス１９に接続されている。なお、データバス１６とストローブバス１９は、例えば４ビット即ちそれぞれ４本ずつのラインから構成される。他のバスは１本のラインにより構成される。このバスは、コネクタ８とケーブル１０とコネクタ９によって接続基板６に接続されている。
【００１７】
なお、上記バスバッファ１３Ａは、ヘッド選択信号１５Ａがアウトプットイネーブル端子ＯＥに入力し、これが有効な場合には、ＬＥＤヘッド制御回路１２Ａから入力した信号をバス１６〜１７に出力する。一方、ヘッド選択信号１５Ａが無効の場合には、出力がハイインピーダンスになるよう構成されている。他のバスバッファ１３Ｂ〜１３Ｄも同様である。これによって、バスバッファ１３Ａ〜１３Ｄのうちのいずれか１つがデータバス１６、クロックバス１７、ラッチバス１８及びストローブバス１９に接続されて、対応するＬＥＤヘッド制御回路１２Ａ〜１２Ｄからの出力を接続基板６側に転送することができるように構成されている。
【００１８】
接続基板６には、それぞれ各ＬＥＤヘッド３Ａ，３Ｂ，３Ｃ，３Ｄに対応させて、アンドゲートグループ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄと、コネクタ５Ａ，５Ｂ，５Ｃ，５Ｄが設けられている。各アンドゲートグループ２０Ａ〜２０Ｄの一方の端子は、データバス１６、クロックバス１７、ラッチバス１８及びストローブバス１９に接続されている。そして、これらのゲートはいずれも、制御基板７のラインタイミング発生回路１１から出力されるヘッド選択信号１５Ａによって開閉制御される構成となっている。
【００１９】
図３には、上記ＬＥＤヘッド制御回路のブロック図を示す。
ＬＥＤヘッド制御回路には、この図に示すように、例えばトリガ信号１４Ａを受け入れる画像データ転送部２５とＬＥＤヘッド制御信号発生部２７とが設けられている。そして、画像データ転送部２５には画像メモリ２６が接続されており、ここから該当する色成分の画像データが受け入れられる。画像データ転送部２５は必要なアドレス信号を画像メモリ２６に供給して該当するデータを読み出す。
【００２０】
そして、トリガ信号１４Ａの入力するタイミングでデータＤＤとクロックＤＫとを出力する構成となっている。また、ＬＥＤヘッド制御信号発生部２７はカウンタ２８に接続されており、このカウンタ２８のカウント値を所定のタイミング信号として、ラッチＤＬやストローブＤＳを生成し出力する。
【００２１】
データＤＤは、画素毎に４ビットで多値化した信号である。クロックＤＫは、データＤＤをビット単位で転送する制御クロックである。ラッチＤＬは、ヘッドにデータが１ライン分転送されると、これを保持させるためのタイミング信号である。ストローブＤＳは、保持された画像データを元にＬＥＤを発光させるためのタイミング信号である。なお、ＬＥＤヘッドを構成する多数のＬＥＤは例えば、ここでは４分割され、４分の１ずつ交代に発光されるものとする。一度に発光させると駆動電流が大きくなりすぎるからである。こうした制御を行うために、ストローブＤＳは４ビットの信号とされている。これらが図１に示したバスバッファ１３Ａに向けて出力される。他のＬＥＤヘッド制御回路１２Ｂ、１２Ｃ、１２Ｄも同様の構成をしている。
【００２２】
図４には、上記ＬＥＤヘッド制御回路の動作フローチャートを示す。
まず、ステップＳ１において、トリガが“１”かどうかを判断する。トリガが“１”となって入力すると１個分のデータを転送するためにステップＳ２に進み、図３に示した画像メモリ２６から１個分の画像データを読み込む。そして、ステップＳ３において、画像データをデータＤＤとして出力する。次に、ステップＳ４において、クロックＤＫの出力を“１”にする。そして、ステップＳ５で２分の１周期遅延させ、次のステップＳ６でクロックＤＫの出力を“０”にする。更に、ステップＳ７において、２分の１周期遅延させ、ステップＳ８で１ライン分のデータ出力を終了したかどうかを判断する。これによって、１クロックで１個分ずつデータＤＤが出力されていく。
【００２３】
図５には、ＬＥＤヘッド制御回路の制御信号発生手順フローチャートを示す。このステップＳ１で、トリガが“１”かどうかを判断し、トリガが“１”になるとステップＳ２に進み、ストローブの内容を“０００１”としてラッチの内容を“０”とする。こうして、ステップＳ３で、時間Ｔ０だけ遅延をさせ、次にストローブの内容を“００１０”、ラッチの内容を“０”とする。更に、ステップＳ５において、Ｔ１時間だけ遅延し、次のステップＳ６では、ストローブの内容を“０１００”、ラッチの内容を“０”とする。ステップＳ７ではＴ２時間遅延させ、ステップＳ８で、ストローブの内容を“１０００”、ラッチの内容を“０”とする。
【００２４】
更に、ステップＳ９で、時間Ｔ３だけ遅延させて、ステップＳ１０でストローブの内容を“００００”とし、ラッチの内容を“０”とする。ステップＳ１１で時間Ｔ４だけ遅延させ、ステップＳ１２ではストローブの内容を“００１０”、ラッチの内容を“１”とする。次のステップＳ１３で時間Ｔ５だけ遅延させた後、ストローブの内容を“００００”、ラッチの内容を“０”とする。
【００２５】
以上のように、所定の時間おきにストローブの内容を“０００１”、“００１０”、“０１００”、“１０００”と変化させ、４つのヘッドを順番に交互に駆動する。そして、その間にデータの伝送終了を待って、ラッチの内容を“１”としてデータをラッチさせる。こうした処理を繰り返して、１ライン分のデータ転送ごとに、ラッチ、４回のストローブによる発光、次の１ライン分のデータ転送といった処理が順に繰り返される。
【００２６】
図６は、遅延処理動作のフローチャートである。
上記のような遅延時間は、予め装置の動作タイミングを考慮して設定されている。このタイミングは、例えばこの図に示すように、ステップＳ１において、カウンタへ初期値ｎを出力し、次にステップＳ２で、カウンタへロードパルスを送ってその数値をロードし、次にステップＳ３で、カウンタのイネーブル信号を“１”とする。その後、カウンタをカウントさせ、ステップＳ４でキャリーが“１”かどうかを判断し、キャリーが“１”になったら、ステップＳ５でカウンタのイネーブル信号を“０”とする。こうして、カウンタに初期値を設定し、カウンタで所定時間カウントをさせ、キャリーを検出してタイムアップを制御するといった方法で各タイミング信号が生成され出力される。
【００２７】
次に、図１に示した本発明によるプリンタ装置の具体的な動作を説明する。
図７には、具体例１によるバス上の信号タイムチャートを図示した。
図の（ａ）、（ｂ）は、ＬＥＤヘッド３Ａのためのトリガ信号１４Ａとヘッド選択信号１５Ａ、（ｃ）、（ｄ）は、ＬＥＤヘッド３Ｂのためのトリガ信号１４Ｂとヘッド選択信号１５Ｂ、（ｅ）と（ｆ）は、ＬＥＤヘッド３Ｃのためのトリガ信号１４Ｃとヘッド選択信号１５Ｃ、（ｇ）と（ｈ）は、ＬＥＤヘッド３Ｄのためのトリガ信号１４Ｄとヘッド選択信号１５Ｄである。
【００２８】
このように、トリガ信号は、図１に示すＬＥＤヘッド制御回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄに一定の周期Ｔで順に排他的に入力する。こうして、ヘッド選択信号１５Ａ，１５Ｂ，１５Ｃ，１５Ｄは、この周期で図１に示すいずれかのアンドゲートグループ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄを排他的に開放する。
【００２９】
図７の（ｉ）はデータバス１６、（ｊ）はクロックバス１７、（ｋ）はラッチバス１８、（ｌ）はストローブバス１９上の信号を示す。データバスには、各ＬＥＤヘッド制御回路１２Ａ〜１２Ｄより出力されたデータが転送され、クロックバス１７はその転送クロックを伝える。ラッチバス１８は転送終了後にラッチ信号を転送する。ストローブバス１９には、ＬＥＤヘッドの分割された部分を４分の１ずつ駆動するために１０進法で表せば、１、２、４、８という内容のデータが転送される。これは、図５に示すフローチャートで示したストローブの内容である。このように、時分割制御で図１に示すケーブル１０を通じて、各ヘッドにデータが転送され駆動される。
【００３０】
図８には、具体例１による各ＬＥＤヘッドへの信号タイミングチャートを示す。
（ａ）、（ｂ）、（ｃ）、（ｄ）には、ＬＥＤヘッド３Ａへ転送されるデータとその駆動タイミングを示す。（ｅ）、（ｆ）、（ｇ）、（ｈ）は、ＬＥＤヘッド３Ｂへ転送されるデータや制御信号、（ｉ）、（ｊ）、（ｋ）、（ｌ）は、ＬＥＤヘッド３Ｃへ転送されるデータや制御信号、（ｍ）、（ｎ）、（ｏ）、（ｐ）は、ＬＥＤヘッド３Ｄへ転送される制御信号やデータの内容を示す。この内容は従来装置と変わるところはない。即ち、上記図７に示したようなタイミング制御によって、図１に示す回路は、制御基板７から接続基板６に対し、各ヘッド駆動用のデータや制御信号を転送し駆動することができる。
【００３１】
〈具体例１の効果〉
以上のように、この具体例によれば、ＬＥＤヘッド１個分のケーブルによる共通バスを用いて、複数のＬＥＤヘッドに対するデータ転送を、時分割処理により実行するため、制御基板と接続基板の間を接続するケーブルの本数を大幅に減少させることができる。即ち、図１の例では、ヘッド選択信号を転送するために４ライン分のケーブルが追加されているものの、データバス、クロックバス、ラッチバス、ストローブバスを含めた１０ライン分のケーブル１組でよいため、１０ライン分４組を使用する場合に比べて、ライン数を３分の２に減少させることができる。
【００３２】
これによって、ガラスエポキシ材等を用いた高密度な多相回路基板や複雑なコネクタを多数配置することが不要になり、基板面積を削減し、コネクタ数を減少させてコストを削減できる。また、接続ケーブルの本数が減少することによって、コスト削減効果の他に、放射ノイズを抑制するという技術的な効果もある。
【００３３】
また、制御基板上のＬＥＤヘッド制御回路を構成するＬＳＩのパッケージのピン数を大幅に減少させることができ、ＬＳＩのコスト自体も下げることが可能になる。更に、接続基板は、コネクタを１つだけ搭載すればよいため、単相、低密度の紙フェノール基板といった安価な材質を採用することができ、コストを更に低下させることが可能になる。
【００３４】
なお、上記具体例では、信号の多重化を行うためにバスバッファを設けるようにしたが、マルチプレクサを用いて出力を選択するような構成であっても差し支えない。また、ＬＥＤへのデータ転送を、ハードウェア制御でなくプロセッサによるソフトウェア制御により行うような場合にも同様の効果が得られる。更に、ＬＥＤヘッドへの転送だけでなく、よく知られたサーマルヘッドやインクジェットプリンタ等のヘッドに対するデータ転送にも適用することができる。
【００３５】
〈具体例２〉
図９は、具体例２によるプリンタ装置の主要部ブロック図である。
この具体例では、図１で使用したＬＥＤヘッド制御回路１２Ａ〜１２Ｄのラッチやストローブといった制御信号を、データと同様にデータバス１６を用いて転送する構成にした。これによって、更にケーブルの本数を減少させるようにしている。こうしたデータと制御信号を交互に同一のバスに転送するためにコントロールバス３１を新たに設けている。
【００３６】
即ち、制御基板７と接続基板６とを接続するバスは、データバス１６、クロックバス１７及びコントローラバス３１により構成する。また、各ＬＥＤヘッド３Ａ，３Ｂ，３Ｃ，３Ｄにデータを供給するための受信回路３０Ａ，３０Ｂ，３０Ｃ，３０Ｄは、後で説明するような構成とされる。
【００３７】
図１０には、具体例２のＬＥＤヘッド制御回路ブロック図を示す。
ＬＥＤヘッド制御回路は、この図に示すように、画像データを所定の順に画像データ転送部４２に転送する画像データＦＩＦＯ４１を設けている。また、画像データ転送部４２には、遅延情報テーブル４３と、制御情報テーブル４４と、カウンタ４５とが接続されている。
このような構成によって、画像データ転送部４２からクロックＤＫ、データＤＤ、コントロールＤＣとが出力される構成となっている。
【００３８】
図１１には、具体例２における制御テーブルと遅延情報テーブルの内容説明図を示す。
図の（ａ）は、制御情報テーブルの内容を示す。（ｂ）は、遅延情報テーブルの内容を示す。制御情報テーブルは、表のアドレス順にポートの出力データを書き込んだもので、遅延情報テーブルは表のアドレス順に遅延情報Ｔ０〜Ｔ６の時間データを書き込んだものである。ポートの出力データは、４回分のストローブと１回分のラッチにより構成される。遅延情報は、これらを出力するタイミングを定める。
【００３９】
以上の構成により、通常は画像データを転送しているデータバスを、ストローブやラッチ等の制御信号転送に使用してケーブルの本数減少を図る。なお、こうした制御を行っても、制御信号転送時間はわずかのため、データ転送速度の速度低下は無視できる程度に抑えられる。コントロール信号はデータバスに出力されている情報が制御信号か画像信号かを表示するためのものである。
【００４０】
図１２に、具体例２のＬＥＤヘッド制御回路動作フローチャートを示す。
まず、ステップＳ１において、トリガが“１”であるかどうかを判断し、トリガが“１”になるとステップＳ２に進み、制御情報アドレスと遅延情報アドレスの初期化を行う。即ち、図１１に示したテーブルの先頭からデータの読み出しが行われるように設定する。次にステップＳ３において、コントロール信号を“１”にする。こうしてステップＳ４で、最初の制御情報を出力する。このとき、カウンタに遅延データがセットされ、カウンタがスタートする。次のステップＳ５で、クロックが発生する。
【００４１】
次にステップＳ６で、キャリーが監視され、キャリーがなければステップＳ７に進み、コントロール信号を“０”にする。これで画像データの転送準備が済む。そして、ステップＳ８において、画像データＦＩＦＯ４１から画像データを読み、データポートに出力する（ステップＳ８）。一方、キャリーが“１”になった場合にはステップＳ１１に進み、コントロール信号を“１”にする。制御情報出力のタイミングがきたためである。そして、次の制御情報を出力する。更に、ステップＳ９において、クロックを発生し、ステップＳ１０で、１ライン分のデータ出力を終了したかどうかを判断し、ステップＳ６〜ステップＳ１０の処理を繰り返す。
【００４２】
図１３には、制御情報出力手順フローチャートを示す。
まず、ステップＳ１において、アドレスポインタによって指定された最初の制御情報を制御テーブルから読み出す。そして、ステップＳ２において、これをデータポートに出力し、ステップＳ３で遅延時間テーブルより遅延時間を読み、ステップＳ４でカウンタのデータ入力に遅延時間を出力し、ステップＳ５でカウンタへロードパルスを送る。そして、ステップＳ６で、カウンタのイネーブル信号を“１”とし、ステップＳ７で制御情報テーブル、遅延時間テーブルのアドレスを更新する。こうして、カウンタのカウントを開始し、テーブルアドレス順に、制御情報出力タイミング制御のための所定の遅延時間を得る。
【００４３】
なお、制御情報テーブル中のデータは、ＬＥＤヘッドを制御するための５ビット分のデータである。そのうちの１ビットはラッチ信号、残りの４ビットはストローブ信号である。そのストローブ信号の内容は、既に具体例１を用いて説明したものと同様である。従って、図９と図１０に示すように、データＤＤを転送するデータバス１６を５ライン構成にしている。
図１４は、クロック発生手順を示すフローチャートである。
この手順は図４のステップＳ４からステップＳ７と同一のため具体的な説明を省略する。
【００４４】
図１５に、具体例２における受信回路の内部構成を示す。
この図に示すように、受信回路には、コントロールＤＣを受け入れてこれを反転するインバータ３３と、データＤＤやクロックＤＫを受け入れる画像情報ゲート３４，３５と、制御信号を受け入れる出力ポートレジスタ３７が設けられている。出力ポートレジスタ３７の制御入力には、制御情報ゲート３６の出力が接続されている。
【００４５】
この回路では、まずヘッド選択信号１５Ａによって、画像情報ゲート３４，３５及び制御情報ゲート３６が開放する。これによって、各制御情報やデータが出力側に出力できる状態になる。また、コントロールＤＣは、制御情報ゲート３６の一方の端子に入力すると共に、インバータ３３を介して画像情報ゲート３４，３５に入力する。従って、コントロールＤＣの内容が“１”の場合には、画像情報ゲート３４，３５は閉じ、データ出力は無効となる。一方、制御情報ゲート３６が開放されるため、出力ポートレジスタ３７の出力が有効になる。
【００４６】
クロックＤＫは、制御情報が有効な場合には、制御情報ゲート３６を介して出力ポートレジスタ３７の制御端子に入力し、出力ポートレジスタ３７に格納されたデータをクロックのタイミングで出力するように制御する。また、画像情報ゲート３４，３５及び出力ポートレジスタ３７には、データＤＤ、ストローブＤＳ、ラッチＤＬが５ビットのバスを通じて、それぞれ入力する。コントロールＤＣが“１”の場合には、制御信号即ちストローブＤＳやラッチＤＬが有効となる。これは、出力ポートレジスタ３７に入力する。このとき、制御情報ゲート３６の出力によって出力ポートレジスタ３７の出力が有効になり、しかもクロックＤＫが出力ポートレジスタ３７に入力することによって、ラッチＤＬやストローブＤＳが出力側に所定のタイミングで出力されることになる。
【００４７】
一方、コントロールＤＣが“０”の場合には、画像情報ゲート３４，３５が開放される。これによって、データＤＤが画像情報ゲート３４から出力され、クロックＤＫが画像情報ゲート３５から出力される。こうして制御信号と画像信号とが同一のバスを転送され、それぞれ時分割制御によって多重化され、出力側、即ちヘッドの側に転送されることになる。
【００４８】
図１６には、具体例２におけるＬＥＤヘッド制御回路の１ラインデータ出力説明図を示す。
図の（ａ）はトリガＤＴ、（ｂ）はデータＤＤ、（ｃ）はクロックＤＫ、（ｄ）はコントロールＤＣを示す。
この図に示すように、データとその他の制御情報出力とは、それぞれコントロールＤＣの制御によって所定のタイミングで交互にヘッド側に転送されることになる。
【００４９】
図１７には、具体例２によるバス上の信号タイミングチャートを示す。
この図に示す各ＬＥＤヘッド制御回路１２Ａ〜１２Ｄのトリガ信号やヘッド選択信号の内容は、具体例１に示したものと全く同様である。ここで、（ｉ）に示すデータバスや（ｊ）に示すクロックバス上の信号は、それぞれ具体例１の場合とほぼ同様である。ところが、（ｋ）に示すように、これらのデータ転送の間に所定のタイミングでコントロールＤＣが“１”となり、この間にラッチやストローブが転送される。こうして、実質的に具体例１と全く同様にして、データ及び制御信号が多重化されて各ヘッドに供給されることになる。
【００５０】
〈具体例２の効果〉
以上の具体例２によれば、具体例１の効果に加えて、更にデータ転送のためのケーブルと制御信号転送のためのケーブルを同一にし、より一層の多重化を図ったので、ケーブルの本数削減や回路のさらなる小型化とコストダウンを図る効果がある。
【００５１】
〈具体例３〉
図１８には、具体例３における受信回路の内部構成説明図を示す。
具体例３の場合には、主要部の回路構成は図９に示した具体例２の場合と変わるところはない。具体例３で変わるのは、受信回路３０Ａ〜３０Ｄが、この図１８に示すような構成とされている点である。また、具体例２では、データの転送と制御信号の転送を同一のバスを通じて行うために、データバス１６のライン数を５本とした。
【００５２】
即ち、制御信号はストローブ４本とラッチ１本を転送することから、５ラインの信号線を使用した。しかしながら、その内容を考慮すると、コード化によって更に信号線の本数を減少することが可能になる。即ち、データバスは、４ラインの信号線によって制御信号を送ることが可能になる。この具体例３は、具体例２とこうした点に相違がある。
【００５３】
図１８の回路説明をする前に、図１９に示す制御情報や遅延情報の内容を説明する。
図１９は、具体例３における制御情報テーブルと遅延情報テーブルの内容説明図である。
（ａ）は制御情報テーブル、（ｂ）は遅延情報テーブルである。（ａ）に示す制御情報テーブルは、アドレスの順にストローブが０，１，２，３の場合、リセットの場合、ラッチの場合というデータが格納されている。このように、その実質的な内容は具体例２のと制御情報テーブル変わらない。しかしながら、同一の内容の情報を表現するために４ビットのコードデータを使用するようにした。なお、遅延情報テーブルについては具体例２と変わるところはない。
【００５４】
図２０には、出力ポートの出力パターンへの制御符号割り当て説明図を示す。具体的には、制御符号を４ビットでコード化した場合、例えばこの図に示すような構成となる。即ち、図の左側に示す出力ポートのビットパターン即ちラッチやストローブの有効無効のパターンがそれぞれ“０００００”、“００００１”、“０００１０”、“００１００”、“０１０００”、“１００００”といった場合に、これを４ビットで符号化し、“００００”、“０００１”、“００１０”、“００１１”、“０１０１”という内容にしている。こうして、コード化したデータを図９に示すデータバス１６に送り込む。
【００５５】
図１８に示す受信回路には、具体例２を用いて説明した図１５の受信回路にデコーダ３８を加えている。即ち、制御符号ＳＳがこのデコーダ３８に入力すると、デコーダ３８が図２０に示す対応関係に従って出力ポートのビットパターンを再現する。これが出力ポートレジスタ３７に保持されてラッチＤＬやストローブＤＳが出力される。こうして、データと制御符号とを同一の最低限の信号線を用いて転送することが可能になる。
【００５６】
〈具体例３の効果〉
制御信号であるストローブやラッチをそのパターンを考慮して符号化し、制御符号として転送するようにしたので、より少ない信号線の本数によって制御信号が転送できる。こうして、データや制御信号の転送を多重化し、少ない本数でＬＥＤヘッドの駆動が可能になる。その他の効果は具体例１や具体例２と全く同様である。
【００５７】
〈具体例４〉
図２１に、具体例４によるプリンタ装置の主要部ブロック図を示す。
この回路では、ＬＥＤヘッド制御回路１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが、バスバッファ１３Ａ，１３Ｂ，１３Ｃ，１３Ｄに対しデータ及び画像クロックと制御クロックとを出力する点がこれまでの具体例と異なる。そして、制御基板７から接続基板６に対して、データや制御信号を転送するために、データバス１６と画像クロックバス５０及び制御クロックバス５１を設けるようにする。
【００５８】
図２２に、具体例４のプリンタのＬＥＤヘッド制御回路ブロック図を示す。
この図に示す回路は、図１０を用いて説明した具体例２によるものとほぼ同様であるが、画像データ転送部４２から出力する信号は、５ビット分のデータＤＤと画像クロックＧＫ及び制御クロックＳＫとされている点が異なる。データＤＤそのものは４ビット、残りのビットは具体例２と同様に制御信号を転送するために使用される。
【００５９】
図２３に、具体例４のＬＥＤヘッド制御回路動作フローチャートを示す。
図のステップＳ１において、トリガが“１”であるかどうかを判断し、トリガが“１”であれば、ステップＳ２に進む。そして、制御情報アドレス及び遅延情報アドレスの初期化を行う。即ち、具体例２と同様の制御情報や遅延情報のテーブルのアドレスを初期化する。次に、ステップＳ３で、制御情報の出力を行い、ステップＳ４で、制御クロックを発生する。
【００６０】
次に、ステップＳ５において、キャリーが“１”かどうかを判断する。キャリーが“１”でなければステップＳ６に進み、画像データＦＩＦＯから画像データを読み出し、データポートに出力する。そして、ステップＳ７において、画像クロックを発生させる。一方、キャリーが“１”であればステップＳ９に進み、制御情報を出力し、更にステップＳ１０において、制御クロックを発生する。ステップＳ８では、１ライン分のデータ出力を終了したかどうかを判断して、終了していなければステップＳ５〜ステップＳ８の動作を繰り返す。
【００６１】
図２４には、画像クロックや制御クロックの発生手順を示した。
（ａ）は画像クロックの発生手順、（ｂ）は制御クロックの発生手順フローチャートである。
画像クロックを発生させる場合には、ステップＳ１において、画像クロック出力を“１”にし、ステップＳ２で、２分の１周期遅延した後、ステップＳ３で、画像クロック出力を“０”にする。そして、ステップＳ４で、２分の１周期遅延して処理を終了する。制御クロックについては、同様に制御クロック出力をステップＳ１で“１”にして、ステップＳ２で、２分の１周期遅延する。ステップＳ３で、制御クロック出力を“０”にした上で、ステップＳ４で２分の１周期遅延させる。
以上のような処理によって画像クロックや制御クロックが発生される。
【００６２】
図２５には、具体例４におけるＬＥＤヘッド制御回路の１ラインデータ出力説明図を示す。
この図の（ａ）にはトリガＤＴ、（ｂ）にはデータＤＤ、（ｃ）には画像クロックＧＫ、（ｄ）には制御クロックＳＫを示す。図において、このタイミングを見てわかるように、画像クロックＧＫが出力されている間、データＤＤが転送され、制御クロックＳＫが出力されている間制御情報が出力される。このようにして、制御クロックＳＫと画像クロックＧＫとをデータと制御情報の転送時のみ発生させるようにして、信号が多重化されて同一のケーブル上を転送されることから、ケーブルの本数を減少させることができる。
【００６３】
図２６には、具体例４における受信回路の内部構成説明図を示す。
この図に示す回路は、画像情報ゲート３４，３５、制御情報ゲート３６及び出力ポートレジスタ３７を備えている。ヘッド選択信号１５Ａは、画像情報ゲート３４，３５及び制御情報ゲート３６を開閉制御する。即ち、該当するヘッドが選択されると、これらのゲート３４，３５，３６が一斉に開放される。そして、画像クロックＧＫは画像情報ゲート３５に入力し、制御クロックＳＫは制御情報ゲート３６に入力して出力ポートレジスタ３７の制御端子に入力する。データＤＤやストローブＤＳ、ラッチＤＬ等の信号は画像情報ゲート３５と出力ポートレジスタ３７とに入力する。
【００６４】
この図の回路によれば、ストローブＤＳ、ラッチＤＬ等の制御信号が送り込まれた場合には、出力ポートレジスタ３７にこの信号が格納され、制御クロックＳＫによって出力ポートレジスタ３７から出力される。即ち、ストローブＤＳ、ラッチＤＬは、制御クロックＳＫと同時にこの回路に入力することから、出力ポートレジスタ３７を通じて、ラッチＤＬ、ストローブＤＳがヘッドの出力されることになる。一方、データＤＤは、画像クロックＧＫと同時にこの回路に入力する。これによって、データＤＤは、画像情報ゲート３４を通じてヘッドに転送され、画像クロックＧＫは画像情報ゲート３５を通じてヘッドに転送される。
【００６５】
図２７に、具体例４によるバス上の信号タイミングチャートを示す。
この図に示すように、データバス１６上にはデータ及び制御信号が、画像クロックバス５０に送り込まれる画像クロックと、制御クロックバス５１に送り込まれる制御クロックにタイミングを合わせて交互に転送される。従って、これらをそのまま受信回路で受け入れることによって、既に図８を用いて説明したようなタイミングでＬＥＤヘッドに各信号が送り込まれる。
【００６６】
〈具体例４の効果〉
画像クロックや制御クロックを、画像データの転送や制御信号の転送の際に同時に送出する構成としたので、データと制御信号とを同一のバスを通じて交互に所定のタイミングで転送し、これらの信号を多重化できる。これによって、ケーブルの本数が減少し、具体例１等と同様の効果が得られる。
【００６７】
〈具体例５〉
図２８には、具体例５によるプリンタ装置の主要部ブロック図を示す。
今度の具体例では、制御基板７上に、ＬＥＤヘッド３Ａ，３Ｂにデータを転送するためのＬＥＤヘッド制御回路１２Ａを設ける。また、この他にＬＥＤヘッド３Ｃ，３Ｄにデータ等を供給するためのＬＥＤヘッド制御回路１２Ｂを設ける。これらを制御するためのトリガ信号１４Ａ，１４Ｂは、ラインタイミング発生回路１１から供給される。また、制御基板７と接続基板６とを接続するバスは、データバス１６、画像クロックバス５０及び制御クロックバス５１により構成する。
【００６８】
一方、接続基板６には、ヘッド選択信号１５Ａを受け入れて制御される受信回路３０Ａ，３０Ｂを設ける。更に、ヘッド選択信号１５Ｂを受け入れて制御される受信回路３０Ｃ，３０Ｄを設ける。ＬＥＤヘッド３Ａ，３Ｂは受信回路３０Ａ，３０Ｂに接続され、ＬＥＤヘッド３Ｃ，３Ｄは受信回路３０Ｃ，３０Ｄに接続されている。なお、受信回路３０Ｂには、画像クロックバスを通じて入力する信号がインバータ５５によって反転して入力する。更に、受信回路３０Ｄには、画像クロックバス５０を通じて転送される信号が、インバータ５６を介して反転して入力するという構成になっている。
【００６９】
図２９には、上記具体例５のプリンタのＬＥＤヘッド制御回路ブロック図を示す。
この図の画像データ転送部４２には、これまでの具体例と異なり、２台の画像データＦＩＦＯ４１Ａ，４１Ｂが接続されている。その他の遅延情報テーブル４３や制御情報テーブル４４、カウンタ４５等の構成はこれまでの具体例と同様である。この構成によって、画像データ転送部４２からは５ビット分のデータＤＤと画像クロックＧＫ及び制御クロックＳＫが出力される。なお、これらのデータの内容は具体例４のものと全く同様である。
【００７０】
図３０には、具体例５のＬＥＤヘッド制御回路の動作フローチャートを示す。まず、ステップＳ１において、トリガが“１”であるかどうかを判断する。次に、ステップＳ２において、制御情報アドレスと遅延情報アドレスの初期化が行われる。更に、ステップＳ３において、制御情報を出力し、ステップＳ４において、キャリーが“１”かどうかを判断する。キャリーが“１”でなければステップＳ５において、画像情報を出力し、キャリーが“１”であればステップＳ７において、制御情報を出力する。即ち、こうして所定の周期で交互に画像情報と制御情報が出力される。ステップＳ６では、１ライン分のデータ出力を終了したかどうかを判断し、終了していなければステップＳ４からステップＳ６の処理を繰り返す。
【００７１】
図３１には、ＬＥＤヘッド制御回路の制御情報出力手順フローチャートを示す。
まず、ステップＳ１において、制御情報テーブルより制御情報を読み、データバス１６に出力する。なお、制御情報テーブルや遅延情報テーブルの内容はこれまでの具体例と全く同様である。次のステップＳ２において、遅延情報テーブルより遅延時間を読み、カウンタのデータ入力に遅延時間を出力し、ロードパルスを送る。
【００７２】
ステップＳ３では、カウンタのイネーブル信号を“１”とし、ステップＳ４で４分の１周期遅延する。ステップＳ５では、制御クロック信号に“１”を出力し、ステップＳ６で２分の１周期遅延する。ステップＳ７では制御クロック信号に“０”を出力し、ステップＳ８で４分の１周期遅延する。こうして制御クロックを生成し、ステップＳ９において、制御情報テーブル、遅延時間テーブルのアドレスを更新して処理を終了する。
【００７３】
図３２は、画像情報出力処理の詳細な動作を示すフローチャートである。
まず、この図のステップＳ１において、一方の画像ＦＩＦＯから画像データを読み、データポートに出力する。次にステップＳ２において、４分の１周期遅延し、ステップＳ３において、画像クロック信号に“１”を出力する。ステップＳ４では、４分の１周期遅延すると共に、ステップＳ５で他方の画像ＦＩＦＯから画像データを読み、データポートに出力する。ステップＳ６では、更に４分の１周期遅延し、ステップＳ７で、画像クロック信号に“０”を出力する。その後、ステップＳ８で、４分の１周期遅延して、処理を終了する。
こうして画像情報が画像クロック信号に合わせて転送される。
【００７４】
図３３には、具体例５におけるＬＥＤヘッド制御回路のデータ出力とＬＥＤヘッドの信号説明図を示す。
この図３３で、例えば図２８に示すＬＥＤヘッド制御回路１２ＡがＬＥＤヘッド３Ａと３Ｂにデータを転送する場合の具体的なデータの内容と転送タイミングを示す。
【００７５】
図３３の（ａ）は、データバス１６に転送される全てのデータの内容を示す。（ｂ）は画像クロックＧＫ、（ｃ）は制御クロックＳＳである。画像クロックＧＫは、図３３の（ｅ）に示すように、そのままＬＥＤヘッド３Ａ用のクロック信号となる。ＬＥＤヘッド３Ａ用のデータは、このクロック信号の立ち上がりで（ａ）に示すデータを取り込むことによって得られる。即ち、図に示すように、図３３（ａ）に示すデータを１個おきに取り込んで、ＬＥＤヘッド３Ａに転送することになる。
【００７６】
また、図３３（ｃ）に示す制御クロックは、ＬＥＤヘッドのストローブ信号を１，２，４，８というように切り換えていく。０はリセットである。その結果、図３３（ｆ）に示すようなストローブ信号がＬＥＤヘッド３Ａに供給される。一方、図３３（ｂ）に示す画像クロックＧＫは、図２８に示すように、インバータ５５を介してＬＥＤヘッド３Ｂ用の受信回路５Ｂに反転して入力する。従って、この信号は、図３３（ｈ）に示すような構成となる。この信号の立ち上がりでＬＥＤヘッド３Ｂへのデータが取り込まれる。従って、図３３（ｇ）に示すように、ＬＥＤヘッド３Ｂ用のデータは、画像クロックの立ち下がりエッジでとりこまれたことになり、図３３（ａ）に示すデータのうちの丁度図３３（ｄ）に示すものを抜いた内容となる。
【００７７】
こうして、図２８に示すデータバス１６に一括転送される２ヘッド分のデータをＬＥＤヘッド３Ａと３Ｂとが交互に受け入れて処理する構成となっている。ストローブ信号は、いずれのヘッドに対しても同一の内容となる。図２８に示すＬＥＤヘッド制御回路１２ＢからＬＥＤヘッド３Ｃ，３Ｄに転送されるデータの内容も上記の場合と全く同様である。
【００７８】
図３４には、具体例５によるバス上の信号タイミングチャートを示す。
この図に示すように、この例では、これまでの例と半分の周期でＬＥＤヘッド３Ａ，３Ｂへ同時にデータが転送され、その後、ＬＥＤヘッド３Ｃ，３Ｄへ同時にデータが転送されるという手順となる。図３４（ｆ）に示す画像クロックバス５０に出力される信号と、（ｇ）に示す制御クロックバス５１に出力される信号とは、それぞれ排他的に交互に存在する。これによって、データバス１６上に転送されるデータや制御信号が、それぞれ交互に所定の回路に転送されることになる。
【００７９】
図３５には、具体例５による各ＬＥＤヘッドの信号タイミングチャートを示す。
この図に示すように、この具体例５は、これまでの具体例と異なり、それぞれ２個のＬＥＤヘッドに交互にデータが転送される構成となっている。なお、実際のデータや制御信号の内容自体はいずれの具体例も変わるところはない。なお、上記画像クロックと制御クロックの出力には、受信回路のセットアップタイムやフォールドタイムを確保するための適度の遅延が加えられることが好ましい。
【００８０】
〈具体例５の効果〉
以上説明した具体例５の装置によれば、具体例１やその他の具体例と同様に、信号転送のためのケーブル本数を減少させることができる。更に、この具体例では、２つのヘッドに対して転送すべきデータを１個ずつ交互にデータバスに送出する一方、各ヘッド用の受信回路が、画像クロックの異なるエッジでそれぞれのデータを取り込むようにしている。したがって、複数のＬＥＤヘッドに対するデータ等の転送出力タイミングを変えることなく、データ転送速度を２倍にすることができる。従って、安価で高速のプリンタを実現することが可能になる。
【図面の簡単な説明】
【図１】具体例１によるプリンタ装置の主要部ブロック図である。
【図２】プリンタ装置の概略断面図である。
【図３】ＬＥＤヘッド制御回路のブロック図である。
【図４】ＬＥＤヘッド制御回路の動作フローチャートである。
【図５】ＬＥＤヘッド制御回路の制御信号発生手順フローチャートである。
【図６】遅延処理動作フローチャートである。
【図７】具体例１によるバス上の信号タイミングチャートである。
【図８】具体例１による各ＬＥＤヘッドへの信号タイミングチャートである。
【図９】具体例２によるプリンタ装置の主要部ブロック図である。
【図１０】具体例２のＬＥＤヘッド制御回路ブロック図である。
【図１１】具体例２における制御情報テーブルと遅延情報テーブルの説明図である。
【図１２】具体例２のＬＥＤヘッド制御回路の動作フローチャートである。
【図１３】制御情報出力手順のフローチャートである。
【図１４】クロック発生手順のフローチャートである。
【図１５】具体例２における受信回路の内部構成説明図である。
【図１６】具体例２におけるＬＥＤヘッド制御回路の１ラインデータ出力説明図である。
【図１７】具体例２によるバス上の信号タイミングチャートである。
【図１８】具体例３における受信回路の内部構成説明図である。
【図１９】具体例３における制御情報テーブルと遅延情報テーブルの説明図である。
【図２０】出力ポートの出力パターンへの制御符号の割り当て説明図である。
【図２１】具体例４によるプリンタ装置の主要部ブロック図である。
【図２２】具体例４のＬＥＤヘッド制御回路ブロック図である。
【図２３】具体例４のＬＥＤヘッド制御回路動作フローチャートである。
【図２４】クロック発生手順フローチャートである。
【図２５】具体例４におけるＬＥＤヘッド制御回路の１ラインデータ出力説明図である。
【図２６】具体例４における受信回路の内部構成説明図である。
【図２７】具体例４によるバス上の信号タイミングチャートである。
【図２８】具体例５によるプリンタ装置の主要部ブロック図である。
【図２９】具体例５のＬＥＤヘッド制御回路ブロック図である。
【図３０】具体例５のＬＥＤヘッド制御回路動作フローチャートである。
【図３１】ＬＥＤヘッド制御回路の制御情報出力手順フローチャートである。
【図３２】画像情報出力処理の詳細なフローチャートである。
【図３３】具体例５におけるＬＥＤヘッド制御回路のデータ出力とＬＥＤヘッドの信号説明図である。
【図３４】具体例５によるバス上の信号タイミングチャートである。
【図３５】具体例５による各ＬＥＤヘッドへの信号タイミングチャートである。
【符号の説明】
３Ａ〜３Ｄ  ＬＥＤヘッド
６  接続基板
７  制御基板
８，９  コネクタ
１０  ケーブル
１１  ラインタイミング発生回路
１２Ａ〜１２Ｄ  ＬＥＤヘッド制御回路
１３Ａ〜１３Ｄ  バスバッファ
１４Ａ〜１４Ｄ  トリガ信号
１５Ａ〜１５Ｄ  ヘッド選択信号
１６  データバス
１７  クロックバス
１８  ラッチバス
１９  ストローブバス
２０Ａ〜２０Ｄ  アンドゲートグループ
【図１】
0003889484.tif 000002
【図２】
0003889484.tif 000003
【図３】
0003889484.tif 000004
【図４】
0003889484.tif 000005
【図５】
0003889484.tif 000006
【図６】
0003889484.tif 000007
【図７】
0003889484.tif 000008
【図８】
0003889484.tif 000009
【図９】
0003889484.tif 000010
【図１０】
0003889484.tif 000011
【図１１】
0003889484.tif 000012
【図１２】
0003889484.tif 000013
【図１３】
0003889484.tif 000014
【図１４】
0003889484.tif 000015
【図１５】
0003889484.tif 000016
【図１６】
0003889484.tif 000017
【図１７】
0003889484.tif 000018
【図１８】
0003889484.tif 000019
【図１９】
0003889484.tif 000020
【図２０】
0003889484.tif 000021
【図２１】
0003889484.tif 000022
【図２２】
0003889484.tif 000023
【図２３】
0003889484.tif 000024
【図２４】
0003889484.tif 000025
【図２５】
0003889484.tif 000026
【図２６】
0003889484.tif 000027
【図２７】
0003889484.tif 000028
【図２８】
0003889484.tif 000029
【図２９】
0003889484.tif 000030
【図３０】
0003889484.tif 000031
【図３１】
0003889484.tif 000032
【図３２】
0003889484.tif 000033
【図３３】
0003889484.tif 000034
【図３４】
0003889484.tif 000035
【図３５】
0003889484.tif 000036