(57)【特許請求の範囲】
【請求項１】
半導体基板上に活性層を含む多層構造を形成し、該多層構造を、側面が変曲点の無い滑らかな曲面であるメサストライプ状に加工し、メサ側面を第１導電型の半導体層及び第２導電型の半導体層を含む半導体多層膜で埋め込む半導体装置において、最初に第１導電型の半導体層を埋め込み成長し、次に成長する第２導電型の半導体層を、第１及び、第１のキャリア濃度よりも大きい第２のキャリア濃度の層からなり、この順序で成長する２層構造とし、その後埋め込む上記第１導電型の半導体層のキャリア濃度を上記第２のキャリア濃度以上とし、その後さらに上記第２導電型の半導体層により埋め込むことを特徴とする半導体レーザ装置。
【請求項２】
ｐ型ＩｎＰ基板上に活性層を含む多層構造を形成し、該多層構造を、側面が変曲点の無い滑らかな曲面であるメサストライプ状に加工し、メサ側面をＺｎドープｐ型ＩｎＰ層及びＳｉドープｎ型ＩｎＰ層で埋め込む半導体装置において、最初にｐ型ＩｎＰ層を埋め込み成長し、次に成長するｎ型ＩｎＰ層を、第１及び、第１のキャリア濃度よりも大きい第２のキャリア濃度の層からなり、この順序で成長する２層構造とし、その後、埋め込むｐ型ＩｎＰ層のキャリア濃度を上記第２のキャリア濃度以上とし、その後、さらにｎ型ＩｎＰ層で埋め込むことを特徴とする半導体レーザ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体レーザに関する。
【０００２】
【従来の技術】
半導体レーザの低閾値化を達成するためには、活性領域以外を流れるリーク電流の低減が必須である。埋込ヘテロ（ＢＨ；Buried Heterostructure）構造レーザでは、従来電流ブロック層としてｐ−ｎ接合や高抵抗半導体層（Ｆｅ及びＴｉドープ等）が用いられており、ｐ基板を用いたＢＨレーザの例は、エレクトロニクス・レターズ  ２８巻  ナンバー１９  １９９２年  １８４４頁(ElectronicsLetters Vol.28 No.19 1992 p.1844）に記載のように、有機金属気相成長      （ＭＯＣＶＤ；Metalorganic Chemical Vapor Deposition）法によるｐ−ｎ接合埋込型のＢＨレーザがある。
【０００３】
【発明が解決しようとする課題】
従来技術でｐ−ｎ接合埋込によるＢＨレーザを作製すると、図２に示すようにｎ型ＩｎＰ埋込層６とｎ型ＩｎＰ層９，１０がつながり易く（ｎ−ｎ接続ができ易く）、電流がこのｎ−ｎ接続を通じて流れるため充分な低閾値化ができない。
【０００４】
本発明の目的は、このようなｎ−ｎ接続の無い低リーク電流埋込構造を達成することにより、ＢＨレーザの低閾値化を図ることにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するための手段を、図１により説明する。変曲点の無い滑らかな側面形状を持つメサストライプを形成し、その埋込成長で最初にＺｎドープｐ型ＩｎＰ層５を、次にＳｉドープｎ型ＩｎＰ層６，７（ｎ−ＩｎＰ電流ブロック層），Ｚｎドープｐ型ＩｎＰ層８，Ｓｉドープｎ型ＩｎＰ層９を連続して成長する。これらの層のキャリア濃度の大きさは、ｎ型ＩｎＰ層６＜ｎ型ＩｎＰ層７＜ｐ型ＩｎＰ層８とする。
【０００６】
この時、図１（ａ）に示すように、最初に成長したｐ型ＩｎＰ層５によって結晶成長速度の遅い結晶面が完全に形成されず、次に成長するｎ型ＩｎＰ層の成長初期にその成長フロントがメサ最上部に達してしまう場合がある。その場合でも、ｎ型ＩｎＰ層６，７のキャリア濃度がｐ型ＩｎＰ層８よりも小さいために、図１（ｂ）に示すように、ｐ型ＩｎＰ層８からのＺｎの拡散によりｎ型ＩｎＰ層６，７上部のキャリアが相殺されて、メサ最上部に達した成長フロント部は有効な電流リーク経路とはならない。
【０００７】
すると、ｎ−ＩｎＰ電流ブロック層１７（Ｓｉドープｎ型ＩｎＰ層６，７からＺｎが拡散したＩｎＰ層１６を除いた部分）は、後にこの上方に成長するｎ型  ＩｎＰ層９又は１０と分離された構造となる。
【０００８】
このような構造では、メサストライプの活性領域以外を流れるリーク電流は効果的に抑止され、低閾値半導体レーザが実現できる。
【０００９】
【発明の実施の形態】
本発明をＩｎＧａＡｓＰ系ＢＨレーザに適用した場合について、図１，図３により説明する。
【００１０】
有機金属気相成長（ＭＯＣＶＤ）法により、ｐ−ＩｎＰ基板１（キャリア濃度４〜６Ｅ１８cm~2）にｐ−ＩｎＰクラッド層２（キャリア濃度〜１Ｅ１８cm~2，厚さ〜２μｍ）を成長した後InGaAsP／InGaAs  ＭＱＷ活性層３（波長１.３μｍ，厚さ〜０.２μｍ ）、ｎ−ＩｎＰクラッド層４（キャリア濃度〜２Ｅ１８cm~2，厚さ〜１μｍ）を成長する。この時活性層３はInGaAsP バルク活性層でも良く、ＭＱＷ構造に限定されない。
【００１１】
その後、ＣＶＤ法によりＳｉＯ2 膜１５を被着し、ホトリソグラフィー工程を経た後、ＳｉＯ2 膜１５をマスクとしてウェットエッチングにより図３に示されるような変曲点の無い滑らかな側面を有するメサストライプを形成する。メサストライプはＳｉＯ2膜１５下部が側面からエッチングされ、ＳｉＯ2１５膜がオーバーハング状になるようにする。また活性層幅は１〜２μｍ、メサ深さは２.５ 〜４μｍである。
【００１２】
次にＭＯＣＶＤ法により、ＳｉＯ2 膜１５を被着したままメサストライプの側面を、Ｚｎドープｐ−ＩｎＰ層５（キャリア濃度〜１Ｅ１８cm~2，厚さ０.５ 〜１μｍ），Ｓｉドープｎ−ＩｎＰ層６（キャリア濃度〜１.５Ｅ１８cm~2 ，厚さ０.２〜０.５μｍ），Ｓｉドープｎ−ＩｎＰ層７（キャリア濃度〜２Ｅ１８cm~2，厚さ０.５ 〜１μｍ）で埋め込む。
【００１３】
その後Ｚｎドープｐ−ＩｎＰ層８（キャリア濃度２Ｅ１８cm~2以上，厚さ１〜３μｍ），Ｓｉドープｎ−ＩｎＰ層９（キャリア濃度〜２Ｅ１８cm~2，厚さ〜  ０.５μｍ ）を成長し、メサストライプを埋め込んだ。ｎ−ＩｎＰ層９はｐ−ｎ接合と再成長界面を分離するために設けたもので、本発明では特に挿入を限定されるものではない。
【００１４】
次に、ＳｉＯ2 膜を除去した後ｎ−ＩｎＰ層１０（キャリア濃度〜２Ｅ１８  cm~2，厚さ〜２μｍ），ｎ−ＩｎＧａＡｓＰキャップ層１１（キャリア濃度５Ｅ１８cm~2以上，厚さ〜０.２μｍ ）で平坦に埋め込んだ。
【００１５】
以上のようにして埋め込んだ構造では、図１(ａ)に示すように、最初に成長したｐ型ＩｎＰ層５によって結晶成長速度の遅い結晶面が完全に形成されず、次に成長するｎ型ＩｎＰ層の成長初期にその成長フロントがメサ最上部に達してしまう場合がある。その場合でも、ｎ型ＩｎＰ層６，７のキャリア濃度がｐ型ＩｎＰ層８よりも小さいために、図１（ｂ）に示すように、ｐ型ＩｎＰ層８からのＺｎの拡散によりｎ型ＩｎＰ層６，７上部のキャリアが相殺されて、メサ最上部に達した成長フロント部は有効な電流リーク経路とはならない。
【００１６】
すると、ｎ−ＩｎＰ電流ブロック層１７（Ｓｉドープｎ型ＩｎＰ層６，７からＺｎが拡散したＩｎＰ層１６を除いた部分）は、後にこの上方に成長するｎ型  ＩｎＰ層９又は１０と分離された構造となる。そしてこのような構造では、メサストライプの活性領域以外を流れるリーク電流は効果的に抑止され、低閾値半導体レーザが実現できる。
【００１７】
その後ＳｉＯ2 膜１２で電流狭窄を行った後ｎ電極１３を形成、更に基板側を研磨してトータル膜厚１００μｍ程度にした後ｐ電極１４を蒸着により形成し、素子化を行った。
【００１８】
本実施例によるＢＨレーザでは、発振波長１.３μｍ ，閾電流値１０〜１２  ｍＡ，スロ−プ効率０.３ｍＷ／ｍＡ の素子が高歩留りで得られ、低リーク電流で且つ低閾値の半導体レーザが実現できた。
【００１９】
本実施例では半導体レーザへの適用について説明したが、本発明は半導体レーザに限らず電流狭窄を行う必要のある他のデバイスについても適用可能である。
【００２０】
【発明の効果】
本発明のように、変曲点の無い滑らかな側面形状を持つメサストライプをｐ−ｎ接合により埋め込む構造で、ｎ−ＩｎＰ電流ブロック層を、第１及び、第１のキャリア濃度よりも大きい第２のキャリア濃度の層からなり、この順序で成長する２層構造とし、その後埋め込むｐ型ＩｎＰ層のキャリア濃度を上記第２のキャリア濃度以上とすれば、ブロック層の成長フロントがメサ最上部に達してしまった場合でも、この部分のキャリアはその上に成長するｐ型ＩｎＰ層からのＺｎの拡散により相殺される。そのため、ｎ−ｎ接続が排除でき、リーク電流が小さく、活性領域へ効率的に電流注入を行う低閾値の素子が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す半導体レーザの断面図。
【図２】従来例を示す半導体レーザの断面図。
【図３】本発明の一実施例の要部の説明図。
【符号の説明】
１…ｐ−ＩｎＰ基板、２…ｐ−ＩｎＰクラッド層、３…ＭＱＷ活性層、４…ｎ−ＩｎＰクラッド層、５…ｐ−ＩｎＰ層、６…ｎ−ＩｎＰ層、７…Ｚｎ拡散ｐ−ＩｎＰ層、８…ｐ−ＩｎＰ層、９…ｎ−ＩｎＰ層、１０…ｎ−ＩｎＰ層、１１…ｎ−ＩｎＧａＡｓＰキャップ層、１２…ＳｉＯ2 膜、１３…ｎ電極、１４…ｐ電極、１５…ＳｉＯ2 膜、１６…Ｚｎ拡散ＩｎＰ層、１７…ｎ−ＩｎＰ電流ブロック層。
【図１】
0003877823.tif 000002
【図２】
0003877823.tif 000003
【図３】
0003877823.tif 000004