(57)【特許請求の範囲】
【請求項１】
半導体基板上に堆積されたゲート絶縁酸化膜と、
前記ゲート絶縁酸化膜上に堆積され、前記半導体基板に近い側ほど不純物濃度が高くなるような濃度勾配を有する不純物添加シリコン膜を加工することにより形成されたゲートと、
前記不純物添加シリコン膜、前記ゲート絶縁酸化膜及び前記半導体基板に形成された溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚く形成された第１のシリコン酸化膜と、
前記第１のシリコン酸化膜と一体化して前記溝を埋めるように堆積された第２のシリコン酸化膜を加工することにより形成されたＳＴＩ（Shallow Trench Isolation）構造素子分離領域と、
を備えていることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に堆積された第１のシリコン酸化膜と、
前記第１のシリコン酸化膜上に堆積され、前記半導体基板に近い側ほど不純物濃度が高くなるような濃度勾配を有し、所定パターンに加工された第１の不純物添加多結晶シリコン膜と、
前記第１の不純物添加多結晶シリコン膜、前記第１のシリコン酸化膜及び前記半導体基板に形成された溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚く形成された形成された第２のシリコン酸化膜と、
前記第２のシリコン酸化膜と一体化して前記溝内部及び溝上の部分を埋めるように形成されたＳＴＩ構造素子分離領域である第３のシリコン酸化膜と、
前記第１の不純物添加多結晶シリコン膜及び前記第３のシリコン酸化膜上に堆積され、所定パターンに加工された第２の不純物添加多結晶シリコン膜と、
前記第２の不純物添加多結晶シリコン膜上に堆積され、所定パターンに加工されたＯＮＯ（Oxide-Nitride-Oxide）膜と、
前記ＯＮＯ膜上に堆積され、所定パターンに加工された第３の不純物添加多結晶シリコン膜と、
前記第３の不純物添加多結晶シリコン膜上に堆積され、所定パターンに加工された金属シリサイド膜と、
前記金属シリサイド膜上に堆積され、所定パターンに加工された第４のシリコン酸化膜と、
前記第４のシリコン酸化膜上に形成された第５のシリコン酸化膜と、
を備えていることを特徴とする半導体装置。
【請求項３】
半導体基板上にゲート絶縁酸化膜を堆積する第１の工程と、
前記ゲート絶縁酸化膜上にシリコン膜を堆積する第２の工程と、
前記シリコン膜、前記ゲート絶縁酸化膜及び前記半導体基板に溝を形成する第３の工程と、
前記溝の底面中央部への垂線に対し所定の角度で、イオン注入法により前記溝の側面に不純物を注入する第４の工程と、
前記溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚い第１のシリコン酸化膜を形成する第５の工程と、
前記第１のシリコン酸化膜と一体化して前記溝を埋めるように堆積した第２のシリコン酸化膜を加工してＳＴＩ構造素子分離領域を形成する第６の工程と、
前記不純物が注入された前記シリコン膜を加工してゲートを形成する第７の工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上にゲート絶縁酸化膜を堆積する第１の工程と、
前記ゲート絶縁酸化膜上に、前記半導体基板に近い側ほど不純物濃度が高くなるような濃度勾配を有する不純物添加シリコン膜を堆積する第２の工程と、
前記不純物添加シリコン膜、前記ゲート絶縁酸化膜及び前記半導体基板に溝を形成し、前記溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚い第１のシリコン酸化膜を形成する第３の工程と、
前記第１のシリコン酸化膜と一体化して前記溝を埋めるように堆積した第２のシリコン酸化膜を加工してＳＴＩ構造素子分離領域を形成する第４の工程と、
前記不純物添加シリコン膜を加工してゲートを形成する第５の工程と、
を備えていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特に、素子分離領域の構造がＳＴＩ（Shallow Trench Isolation）構造であって、ゲートを形成する多結晶シリコン膜がＳＴＩ構造素子分離領域よりも先に形成される半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図７は、従来のＳＴＩ構造半導体装置の断面構造を示した断面図である。
図７に示した従来のＳＴＩ構造半導体装置は、シリコン基板３０１と、シリコン基板３０１上に形成されたゲート絶縁酸化膜であるシリコン酸化膜３０２と、シリコン酸化膜３０２上に形成され、所定パターンに加工された多結晶シリコン膜３０３と、多結晶シリコン膜３０３、シリコン酸化膜３０２及びシリコン基板３０１に形成された溝の底面及び側面に形成されたシリコン酸化膜３０６と、上記溝内部及び溝上の部分を埋めるように形成されたＳＴＩ素子分離領域であるシリコン酸化膜３０７と、所定パターンに加工された不純物添加多結晶シリコン膜３０８と、不純物添加多結晶シリコン膜３０８上に形成され、所定パターンに加工されたＯＮＯ（Oxide-Nitride-Oxide）膜３０９と、ＯＮＯ膜３０９上に堆積され、所定パターンに加工された不純物添加多結晶シリコン膜３１０と、不純物添加多結晶シリコン膜３１０上に堆積され、所定パターンに加工されたタングステンシリサイド（ＷＳｉ）膜３１１と、タングステンシリサイド膜３１１上に堆積され、所定パターンに加工されたシリコン酸化膜３１２と、シリコン酸化膜３１２上に形成されたシリコン酸化膜（図示せず）とから構成されている。このＳＴＩ構造半導体装置におけるゲートは、多結晶シリコン膜３０３の一部により形成されている。
【０００３】
上記従来のＳＴＩ構造半導体装置は、以下の製造方法により製造される。
図８は、従来のＳＴＩ構造半導体装置の製造方法の製造過程における断面構造を示した断面図である。
【０００４】
最初に、シリコン基板３０１上に、厚さ１０ｎｍの第１のシリコン酸化膜３０２と、不純物を含まない厚さ６０ｎｍの第１の多結晶シリコン膜３０３と、厚さ１５０ｎｍのシリコン窒化膜３０４と、厚さ１５０ｎｍの第２のシリコン酸化膜３０５とを順次堆積する。次に、第２のシリコン酸化膜３０５上に形成したフォトレジストを通常の光蝕刻法により所定のパターンに加工したものをマスクとして、第２のシリコン酸化膜３０５及びシリコン窒化膜３０４をＲＩＥ法により加工した後、シリコン基板３０１を酸素プラズマにさらしてフォトレジストを除去し、さらに、第２のシリコン酸化膜３０５をマスクとして、第１の多結晶シリコン膜３０３、第１のシリコン酸化膜３０２及びシリコン基板３０１を加工し、図８（ａ）に示すように、第１の多結晶シリコン膜３０３、第１のシリコン酸化膜３０２及びシリコン基板３０１に溝を形成する。
【０００５】
上記溝を形成後、ＲＴＰ（Rapid Thermal Process）装置を用いて、温度１０００℃の酸素雰囲気中で加熱を行い、図８（ｂ）に示すように、上記溝の底面及び側面に厚さ６ｎｍの第３のシリコン酸化膜３０６を形成する。続いて、ＨＤＰ（High Density Plasma）プロセスにより厚さ６００ｎｍの第４のシリコン酸化膜３０７を堆積して、上記溝が完全に埋まるようにする。
【０００６】
第４のシリコン酸化膜３０７を堆積後、図８（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polish）法により、第４のシリコン酸化膜３０７の表面を平坦化し、温度９００℃の窒素雰囲気中で加熱する。
【０００７】
その後、シリコン基板３０１全体をフッ化アンモニウム（ＮＨ４Ｆ）溶液に浸し、第４のシリコン酸化膜３０７上部を厚さ８０ｎｍ程度除去して、シリコン窒化膜３０４を露出させる。次に、温度１５０℃のリン酸処理によりシリコン窒化膜３０４を除去し、さらに、第４のシリコン酸化膜３０７の露出部分表面を厚さ５ｎｍ程度だけ希フッ化水素（ＨＦ）処理により除去する。続いて、リンが添加された厚さ１００ｎｍの第２の多結晶シリコン膜３０８を堆積し、通常のリソグラフィプロセスにより所定のパターンに加工したレジストをマスクとして、図８（ｄ）に示すように、第２の多結晶シリコン膜３０８を所定のパターンに加工する。
【０００８】
第２の多結晶シリコン膜３０８のパターニング後、図８（ｅ）に示すように、厚さ１７ｎｍのＯＮＯ膜３０９と、リンが添加された厚さ１００ｎｍの第３の多結晶シリコン膜３１０と、厚さ５０ｎｍのタングステンシリサイド膜３１１とを減圧ＣＶＤ法により順次堆積する。第２の多結晶シリコン膜３０８に添加されたリンは、このＯＮＯ膜３０９形成工程等で、第１の多結晶シリコン膜３０３にも拡散する。その後、厚さ１５０ｎｍの第５のシリコン酸化膜３１２を堆積し、通常のリソグラフィプロセスにより所定のパターンに加工したレジストをマスクとして、第５のシリコン酸化膜３１２を加工する。第５のシリコン酸化膜３１２を加工後、シリコン基板３０１表面側を酸素プラズマにさらしてフォトレジストを除去し、さらに、所定パターンに加工された第５のシリコン酸化膜３１２をマスクとして、タングステンシリサイド膜３１１、第３の多結晶シリコン膜３１０、ＯＮＯ膜３０９、第２の多結晶シリコン膜３０８及び第１の多結晶シリコン膜３０３を加工してから、温度１０５０℃の酸素雰囲気中で加熱を行い、厚さ１０ｎｍの第６のシリコン酸化膜（図示せず）を形成すると、図７に示した従来のＳＴＩ構造半導体装置が得られる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来のＳＴＩ構造半導体装置及びその製造方法においては、ゲートを形成する多結晶シリコン膜３０３がＳＴＩ構造素子分離領域よりも先に形成されるために、以下のような問題点があった。
【００１０】
図９は、図７中の線分ＹＹ’に沿った不純物濃度を示したグラフであり、図１０は、図７に示した従来のＳＴＩ構造半導体装置の平面図であり、図１１は、図１０中の切断線ＺＺ’に沿った切断面のＳＴＩ構造素子分離領域近傍の構造を示した断面図である。
【００１１】
図９に示すように、従来のＳＴＩ構造半導体装置及びその製造方法における多結晶シリコン膜３０８及び多結晶シリコン膜３０３中の不純物濃度は、下部から上部までほぼ一定となっている。
【００１２】
また、ＳＴＩ構造半導体装置の製造方法においては、ＳＴＩ構造素子分離領域の溝をエッチングにより形成する際、後に溝をシリコン酸化膜３０７で埋め込みやすいように、溝底面部よりも溝上部の方が幅が広くなるようにしている。従って、溝を埋め込んで形成されたＳＴＩ構造素子分離領域であるシリコン酸化膜３０７は、下部に対し上部の方が幅が広く形成され、図１１（ａ）に示すように、シリコン酸化膜３０７の側面のテーパ角θが９０°未満になる。
【００１３】
図１１（ｂ）は、図１１（ａ）に示した部分をより詳細に示した断面図である。上述したように、シリコン酸化膜３０７で溝を埋め込む前に、溝の底面及び側面にシリコン酸化膜３０６を形成しているが、このシリコン酸化膜３０６を形成する際に、多結晶シリコン膜３０３の側面部分も酸化されてシリコン酸化膜３０６と一体化する。ここで、図９に示したように、多結晶シリコン膜３０３中の不純物濃度は、下部から上部までほぼ一定であるので、図１１（ｂ）の領域Ｂに示すように、酸化される多結晶シリコン膜３０３の側面部分の厚さはほぼ一定となる。従って、酸化された多結晶シリコン膜３０３の側面部分まで含めてみても、図１１（ａ）及び（ｂ）に示すように、シリコン酸化膜３０７の側面のテーパ角θは９０°未満になる。
【００１４】
その結果、ゲート配線形成のための多結晶シリコン膜３０３の加工において、多結晶シリコン膜３０３を部分的に除去する際に、多結晶シリコン膜３０３の一部３１３が、図１０及び図１１（ｃ）に示すように残存し、その結果、製造された製品にゲートショートが多発して歩留まりの低下を招くという問題点があった。
【００１５】
本発明は上記問題点に鑑みてなされたもので、その目的は、ゲート配線形成加工の際におけるＳＴＩ構造素子分離領域に沿った多結晶シリコン膜の部分的残存を防止し、製品の歩留まりを向上させることが可能な構成の半導体装置及びその製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明に係る半導体装置によれば、半導体基板上に堆積されたゲート絶縁酸化膜と、上記ゲート絶縁酸化膜上に堆積され、上記半導体基板に近い側ほど不純物濃度が高くなるような濃度勾配を有する不純物添加シリコン膜を加工することにより形成されたゲートと、上記不純物添加シリコン膜、上記ゲート絶縁酸化膜及び上記半導体基板に形成された溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚く形成された第１のシリコン酸化膜と、上記第１のシリコン酸化膜と一体化して上記溝を埋めるように堆積された第２のシリコン酸化膜を加工することにより形成されたＳＴＩ（Shallow Trench Isolation）構造素子分離領域とを備えていることを特徴とする。
【００１７】
本発明の第１の構成に係る半導体装置の製造方法によれば、半導体基板上にゲート絶縁酸化膜を堆積する第１の工程と、上記ゲート絶縁酸化膜上にシリコン膜を堆積する第２の工程と、上記シリコン膜、上記ゲート絶縁酸化膜及び上記半導体基板に溝を形成する第３の工程と、上記溝の底面中央部への垂線に対し所定の角度で、イオン注入法により上記溝の側面に不純物を注入する第４の工程と、上記溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚い第１のシリコン酸化膜を形成する第５の工程と、上記第１のシリコン酸化膜と一体化して上記溝を埋めるように堆積した第２のシリコン酸化膜を加工してＳＴＩ構造素子分離領域を形成する第６の工程と、上記不純物が注入された上記シリコン膜を加工してゲートを形成する第７の工程とを備えていることを特徴とする。
【００１８】
本発明の第２の構成に係る半導体装置の製造方法によれば、半導体基板上にゲート絶縁酸化膜を堆積する第１の工程と、上記ゲート絶縁酸化膜上に、上記半導体基板に近い側ほど不純物濃度が高くなるような濃度勾配を有する不純物添加シリコン膜を堆積する第２の工程と、上記不純物添加シリコン膜、上記ゲート絶縁酸化膜及び上記半導体基板に溝を形成し、上記溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚い第１のシリコン酸化膜を形成する第３の工程と、上記第１のシリコン酸化膜と一体化して上記溝を埋めるように堆積した第２のシリコン酸化膜を加工してＳＴＩ構造素子分離領域を形成する第４の工程と、上記不純物添加シリコン膜を加工してゲートを形成する第５の工程とを備えていることを特徴とする。
【００１９】
上記各構成により、ＳＴＩ構造素子分離領域であるシリコン酸化膜の側面のテーパ角θが９０°以上になる。従って、ゲート配線形成のための多結晶シリコン膜の加工において、多結晶シリコン膜を部分的に除去する際に、多結晶シリコン膜の一部が、ＳＴＩ構造素子分離領域であるシリコン酸化膜の側面に沿って残存することがなく、ゲートショートに起因する歩留まりの低下を防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明に係る半導体装置及びその製造方法の実施の形態について、図面を参照しながら説明する。
【００２１】
図１は、本発明の第１の実施の形態に係るＳＴＩ構造半導体装置の断面構造を示した断面図である。
図１に示した本発明の第１の実施の形態に係るＳＴＩ構造半導体装置は、シリコン基板１０１と、シリコン基板１０１上に形成されたゲート絶縁酸化膜であるシリコン酸化膜１０２と、シリコン酸化膜１０２上に形成され、シリコン基板１０１に近い側ほど不純物濃度が高くなるような濃度勾配を有し、所定パターンに加工された不純物添加多結晶シリコン膜１０３と、不純物添加多結晶シリコン膜１０３、シリコン酸化膜１０２及びシリコン基板１０１に形成された溝の底面及び側面に形成されたシリコン酸化膜１０６と、シリコン酸化膜１０６と一体化して上記溝内部及び溝上の部分を埋めるように形成されたＳＴＩ構造素子分離領域であるシリコン酸化膜１０７と、不純物添加多結晶シリコン膜１０３及びシリコン酸化膜１０７上に堆積され、所定パターンに加工された不純物添加多結晶シリコン膜１０８と、不純物添加多結晶シリコン膜１０８上に形成され、所定パターンに加工されたＯＮＯ膜１０９と、ＯＮＯ膜１０９上に堆積され、所定パターンに加工された不純物添加多結晶シリコン膜１１０と、不純物添加多結晶シリコン膜１１０上に堆積され、所定パターンに加工されたタングステンシリサイド膜１１１と、タングステンシリサイド膜１１１上に堆積され、所定パターンに加工されたシリコン酸化膜１１２と、シリコン酸化膜１１２上に形成されたシリコン酸化膜（図示せず）とから構成されている。このＳＴＩ構造半導体装置におけるゲートは、不純物添加多結晶シリコン膜１０３の一部により形成されている。
【００２２】
上記本発明の第１の実施の形態に係るＳＴＩ構造半導体装置は、以下の製造方法により製造される。
図２は、本発明の第１の実施の形態に係るＳＴＩ構造半導体装置の製造方法の製造過程における断面構造を示した断面図である。
【００２３】
最初に、シリコン基板１０１上に、厚さ１０ｎｍの第１のシリコン酸化膜１０２と、不純物を含まない厚さ６０ｎｍの第１の多結晶シリコン膜１０３と、厚さ１５０ｎｍのシリコン窒化膜１０４と、厚さ１５０ｎｍの第２のシリコン酸化膜１０５とを順次堆積する。次に、第２のシリコン酸化膜１０５上に形成したフォトレジストを通常の光蝕刻法により所定のパターンに加工したものをマスクとして、第２のシリコン酸化膜１０５及びシリコン窒化膜１０４をＲＩＥ法により加工した後、シリコン基板１０１を酸素プラズマにさらしてフォトレジストを除去し、さらに、第２のシリコン酸化膜１０５をマスクとして、第１の多結晶シリコン膜１０３、第１のシリコン酸化膜１０２及びシリコン基板１０１を加工し、図２（ａ）に示すように、第１の多結晶シリコン膜１０３、第１のシリコン酸化膜１０２及びシリコン基板１０１に溝を形成する。
【００２４】
上記溝を形成後、図２（ｂ）に示すように、溝の底面中央部への垂線に対し約３０°の角度で、イオン注入法により溝の側面にヒ素（Ａｓ）を注入する。このように不純物注入を行うと、溝の側面の一部を形成している第１の多結晶シリコン膜１０３にヒ素が注入され、かつ、第１の多結晶シリコン膜１０３のシリコン基板１０１に近い側ほど不純物濃度が高くなるような濃度勾配が生ずる。このイオン注入の角度は、特に３０°には限らず、シリコン基板１０１に近い側ほど不純物濃度が高くなるような濃度勾配で第１の多結晶シリコン膜１０３に不純物が注入できれば、どの程度の角度でもよい。
【００２５】
不純物注入後、ＲＴＰ装置を用いて、温度１０００℃の酸素雰囲気中で加熱を行い、図２（ｃ）に示すように、上記溝の底面及び側面に厚さ６ｎｍの第３のシリコン酸化膜１０６を形成する。この第３のシリコン酸化膜１０６を形成する際に、第１の多結晶シリコン膜１０３の側面部分も酸化されて第３のシリコン酸化膜１０６と一体化するが、後述するように、酸化される第１の多結晶シリコン膜３０３の側面部分の厚さは、不純物濃度が高い部分ほど厚くなる。続いて、ＨＤＰプロセスにより厚さ６００ｎｍの第４のシリコン酸化膜１０７を堆積し、第３のシリコン酸化膜１０６と一体化して上記溝が完全に埋まるようにする。
【００２６】
第４のシリコン酸化膜１０７を堆積後、図２（ｄ）に示すように、ＣＭＰ法により、第４のシリコン酸化膜１０７の表面を平坦化し、温度９００℃の窒素雰囲気中で加熱する。
【００２７】
その後、シリコン基板１０１全体をフッ化アンモニウム（ＮＨ４Ｆ）溶液に浸し、第４のシリコン酸化膜１０７上部を厚さ８０ｎｍ程度除去して、シリコン窒化膜１０４を露出させる。次に、温度１５０℃のリン酸処理によりシリコン窒化膜１０４を除去し、さらに、第４のシリコン酸化膜１０７の露出部分表面を厚さ５ｎｍ程度だけ希フッ化水素（ＨＦ）処理により除去する。続いて、リンが添加された厚さ１００ｎｍの第２の多結晶シリコン膜１０８を堆積し、通常のリソグラフィプロセスにより所定のパターンに加工したレジストをマスクとして、図２（ｅ）に示すように、第２の多結晶シリコン膜１０８を所定のパターンに加工する。
【００２８】
第２の多結晶シリコン膜１０８のパターニング後、図２（ｆ）に示すように、厚さ１７ｎｍのＯＮＯ膜１０９と、リンが添加された厚さ１００ｎｍの第３の多結晶シリコン膜１１０と、厚さ５０ｎｍのタングステンシリサイド膜１１１とを減圧ＣＶＤ法により順次堆積する。その後、厚さ１５０ｎｍの第５のシリコン酸化膜１１２を堆積し、通常のリソグラフィプロセスにより所定のパターンに加工したレジストをマスクとして、第５のシリコン酸化膜１１２を加工する。第５のシリコン酸化膜１１２を加工後、シリコン基板１０１表面側を酸素プラズマにさらしてフォトレジストを除去し、さらに、所定パターンに加工された第５のシリコン酸化膜１１２をマスクとして、タングステンシリサイド膜１１１、第１の多結晶シリコン膜１１０、ＯＮＯ膜１０９、第２の多結晶シリコン膜１０８及び第１の多結晶シリコン膜１０３を加工してから、温度１０５０℃の酸素雰囲気中で加熱を行い、厚さ１０ｎｍの第６のシリコン酸化膜（図示せず）を形成すると、図１に示した本発明の第１の実施の形態に係るＳＴＩ構造半導体装置が得られる。
【００２９】
図３は、図１中の線分ＸＸ’に沿った不純物濃度を示したグラフである。
図３のグラフに示されるように、本発明の第１の実施の形態に係る半導体装置における不純物添加多結晶シリコン膜１０３及び多結晶シリコン膜１０８の２つの膜中の不純物濃度は、シリコン基板１０１に近い側ほど不純物濃度が高くなるような濃度勾配を有するものとなっている。
【００３０】
図４は、本発明に係るＳＴＩ構造半導体装置におけるＳＴＩ構造素子分離領域近傍の構造をより詳細に示した断面図である。
【００３１】
上述したように、シリコン酸化膜１０７で溝を埋め込む前に、溝の底面及び側面にシリコン酸化膜１０６を形成しているが、このシリコン酸化膜１０６を形成する際に、不純物添加多結晶シリコン膜１０３の側面部分も酸化されてシリコン酸化膜１０６と一体化する。ここで、図３に示したように、不純物添加多結晶シリコン膜１０３中の不純物濃度は、シリコン基板１０１に近い側ほど不純物濃度が高くなるような濃度勾配を有するものであるので、酸化される不純物添加多結晶シリコン膜１０３の側面部分の厚さは、図４の領域Ａに示すように、シリコン基板１０１に近い側ほど厚くなる。従って、酸化された不純物添加多結晶シリコン膜１０３の側面部分まで含めてみてると、シリコン酸化膜１０７の側面のテーパ角θは９０°以上になる。
【００３２】
その結果、後の工程において、不純物添加多結晶シリコン膜１０３の一部を除去してゲートを形成する際に、図１０及び図１１（ｃ）に示したように、不純物添加多結晶シリコン膜１０３の一部が、ＳＴＩ構造素子分離領域であるシリコン酸化膜１０７の側面に沿って残存することはなくなり、不純物添加多結晶シリコン膜１０３の部分的残存に起因するゲートショートの発生を防止することができる。
【００３３】
本発明の第１の実施の形態に係る半導体装置及びその製造方法においては、イオン注入法により不純物としてヒ素を注入したが、不純物はヒ素に限らず、リン、アルゴン等でもよい。また、本発明の第１の実施の形態に係る半導体装置は、ゲート２層構造であるが、ゲート２層構造に限定されるものではない。
【００３４】
図５は、本発明の第２の実施の形態に係るＳＴＩ構造半導体装置の断面構造を示した断面図である。
図５に示した本発明の第２の実施の形態に係るＳＴＩ構造半導体装置は、シリコン基板２０１と、シリコン基板２０１上に形成されたゲート絶縁酸化膜であるシリコン酸化膜２０２と、シリコン酸化膜２０２上に形成され、シリコン基板２０１に近い側ほど不純物濃度が高くなるような濃度勾配を有し、所定パターンに加工された不純物添加多結晶シリコン膜２０３と、不純物添加多結晶シリコン膜２０３、シリコン酸化膜２０２及びシリコン基板２０１に形成された溝の底面及び側面に形成されたシリコン酸化膜２０６と、シリコン酸化膜２０６と一体化して上記溝内部及び溝上の部分を埋めるように形成されたＳＴＩ構造素子分離領域であるシリコン酸化膜２０７と、不純物添加多結晶シリコン膜２０３及びシリコン酸化膜２０７上に堆積され、所定パターンに加工された不純物添加多結晶シリコン膜２０８と、不純物添加多結晶シリコン膜２０８上に形成され、所定パターンに加工されたＯＮＯ膜２０９と、ＯＮＯ膜２０９上に堆積され、所定パターンに加工された不純物添加多結晶シリコン膜２１０と、不純物添加多結晶シリコン膜２１０上に堆積され、所定パターンに加工されたタングステンシリサイド膜２１１と、タングステンシリサイド膜２１１上に堆積され、所定パターンに加工されたシリコン酸化膜２１２と、シリコン酸化膜２１２上に形成されたシリコン酸化膜（図示せず）とから構成されている。このＳＴＩ構造半導体装置におけるゲートは、不純物添加多結晶シリコン膜２０３の一部により形成されている。
【００３５】
上記本発明の第２の実施の形態に係るＳＴＩ構造半導体装置は、以下の製造方法により製造される。
図６は、本発明の第２の実施の形態に係るＳＴＩ構造半導体装置の製造方法の製造過程における断面構造を示した断面図である。
【００３６】
最初に、シリコン基板２０１上に、厚さ１０ｎｍの第１のシリコン酸化膜２０２と、シリコン基板２０１に近い側ほど不純物濃度が高くなるような濃度勾配を有するリンが添加された厚さ６０ｎｍの第１の多結晶シリコン膜２０３と、厚さ１５０ｎｍのシリコン窒化膜２０４と、厚さ１５０ｎｍの第２のシリコン酸化膜２０５とを順次堆積する。上記濃度勾配を有するリンが添加された第１の多結晶シリコン膜２０３は、堆積時に、モノシラン（ＳｉＨ４）とホスフィン（ＰＨ３）とを同時に流し、かつ、時間経過とともにホスフィン（ＰＨ３）の流量を減少させる方法により堆積する。但し、上記濃度勾配を持たせることが可能な方法であれば、どのような方法で堆積してもよい。次に、第２のシリコン酸化膜２０５上に形成したフォトレジストを通常の光蝕刻法により所定のパターンに加工したものをマスクとして、第２のシリコン酸化膜２０５及びシリコン窒化膜２０４をＲＩＥ法により加工した後、シリコン基板２０１を酸素プラズマにさらしてフォトレジストを除去し、さらに、第２のシリコン酸化膜２０５をマスクとして、第１の多結晶シリコン膜２０３、第１のシリコン酸化膜２０２及びシリコン基板２０１を加工し、図６（ａ）に示すように、第１の多結晶シリコン膜２０３、第１のシリコン酸化膜２０２及びシリコン基板２０１に溝を形成する。
【００３７】
上記溝を形成後、ＲＴＰ装置を用いて、温度１０００℃の酸素雰囲気中で加熱を行い、図６（ｂ）に示すように、上記溝の底面及び側面に厚さ６ｎｍの第３のシリコン酸化膜２０６を形成する。この第３のシリコン酸化膜２０６を形成する際に、第１の多結晶シリコン膜２０３の側面部分も酸化されて第３のシリコン酸化膜２０６と一体化するが、前述したように、酸化される第１の多結晶シリコン膜２０３の側面部分の厚さは、不純物濃度が高い部分ほど厚くなる。続いて、ＨＤＰプロセスにより厚さ６００ｎｍの第４のシリコン酸化膜２０７を堆積し、第３のシリコン酸化膜２０６と一体化して上記溝が完全に埋まるようにする。
【００３８】
第４のシリコン酸化膜２０７を堆積後、図６（ｃ）に示すように、ＣＭＰ法により、第４のシリコン酸化膜２０７の表面を平坦化し、温度９００℃の窒素雰囲気中で加熱する。
【００３９】
その後、シリコン基板２０１全体をフッ化アンモニウム（ＮＨ４Ｆ）溶液に浸し、第４のシリコン酸化膜２０７上部を厚さ８０ｎｍ程度除去して、シリコン窒化膜２０４を露出させる。次に、温度１５０℃のリン酸処理によりシリコン窒化膜２０４を除去し、さらに、第４のシリコン酸化膜２０７の露出部分表面を厚さ５ｎｍ程度だけ希フッ化水素（ＨＦ）処理により除去する。続いて、リンが添加された厚さ１００ｎｍの第２の多結晶シリコン膜２０８を堆積し、通常のリソグラフィプロセスにより所定のパターンに加工したレジストをマスクとして、図６（ｄ）に示すように、第２の多結晶シリコン膜２０８を所定のパターンに加工する。
【００４０】
第２の多結晶シリコン膜２０８のパターニング後、図６（ｅ）に示すように、厚さ１７ｎｍのＯＮＯ膜２０９と、リンが添加された厚さ１００ｎｍの第３の多結晶シリコン膜２１０と、厚さ５０ｎｍのタングステンシリサイド膜２１１とを減圧ＣＶＤ法により順次堆積する。その後、厚さ１５０ｎｍの第５のシリコン酸化膜２１２を堆積し、通常のリソグラフィプロセスにより所定のパターンに加工したレジストをマスクとして、第５のシリコン酸化膜２１２を加工する。第５のシリコン酸化膜２１２を加工後、シリコン基板２０１表面側を酸素プラズマにさらしてフォトレジストを除去し、さらに、所定パターンに加工された第５のシリコン酸化膜２１２をマスクとして、タングステンシリサイド膜２１１、第１の多結晶シリコン膜２１０、ＯＮＯ膜２０９、第２の多結晶シリコン膜２０８及び第１の多結晶シリコン膜２０３を加工してから、温度１０５０℃の酸素雰囲気中で加熱を行い、厚さ１０ｎｍの第６のシリコン酸化膜（図示せず）を形成すると、図５に示した本発明の第２の実施の形態に係るＳＴＩ構造半導体装置が得られる。
【００４１】
本発明の第２の実施の形態に係る半導体装置における不純物添加多結晶シリコン膜２０３及び多結晶シリコン膜２０８の２つの膜中の不純物濃度も、図３に示したのと同様に、シリコン基板２０１に近い側ほど不純物濃度が高くなるような濃度勾配を有するものとなっている。
【００４２】
従って、本発明の第２の実施の形態に係る半導体装置及びその製造方法においても、シリコン酸化膜２０７で溝を埋め込む前に、溝の底面及び側面にシリコン酸化膜２０６を形成する際に、酸化されてシリコン酸化膜２０６と一体化する不純物添加多結晶シリコン膜２０３の側面部分の厚さは、図４に示したように、シリコン基板２０１に近い側ほど厚くなる。従って、酸化された不純物添加多結晶シリコン膜２０３の側面部分まで含めてみてると、シリコン酸化膜２０７の側面のテーパ角θは９０°以上になる。
【００４３】
その結果、第１の実施の形態と同様に、後の工程において、不純物添加多結晶シリコン膜２０３の一部を除去してゲートを形成する際に、図１０及び図１１（ｃ）に示したように、不純物添加多結晶シリコン膜２０３の一部が、ＳＴＩ構造素子分離領域であるシリコン酸化膜２０７の側面に沿って残存することはなくなり、不純物添加多結晶シリコン膜２０３の部分的残存に起因するゲートショートの発生を防止することができる。
【００４４】
本発明の第２の実施の形態に係る半導体装置も、本発明の第１の実施の形態に係る半導体装置と同様にゲート２層構造であるが、ゲート２層構造に限定されるものではない。
【００４５】
【発明の効果】
本発明に係る半導体装置によれば、半導体基板上に堆積されたゲート絶縁酸化膜と、上記ゲート絶縁酸化膜上に堆積され、上記半導体基板に近い側ほど不純物濃度が高くなるような濃度勾配を有する不純物添加シリコン膜を加工することにより形成されたゲートと、上記不純物添加シリコン膜、上記ゲート絶縁酸化膜及び上記半導体基板に形成された溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚く形成された第１のシリコン酸化膜と、上記第１のシリコン酸化膜と一体化して上記溝を埋めるように堆積された第２のシリコン酸化膜を加工することにより形成されたＳＴＩ（Shallow Trench Isolation）構造素子分離領域とを備えているものとしたので、ＳＴＩ構造素子分離領域であるシリコン酸化膜の側面のテーパ角θが９０°以上になっている。従って、ゲート配線形成のための多結晶シリコン膜の加工において、多結晶シリコン膜を部分的に除去する際に、多結晶シリコン膜の一部が、ＳＴＩ構造素子分離領域であるシリコン酸化膜の側面に沿って残存することがなく、ゲートショートに起因する歩留まりの低下を防止することができる。
【００４６】
本発明の第１の構成に係る半導体装置の製造方法によれば、半導体基板上にゲート絶縁酸化膜を堆積する第１の工程と、上記ゲート絶縁酸化膜上にシリコン膜を堆積する第２の工程と、上記シリコン膜、上記ゲート絶縁酸化膜及び上記半導体基板に溝を形成する第３の工程と、上記溝の底面中央部への垂線に対し所定の角度で、イオン注入法により上記溝の側面に不純物を注入する第４の工程と、上記溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚い第１のシリコン酸化膜を形成する第５の工程と、上記第１のシリコン酸化膜と一体化して上記溝を埋めるように堆積した第２のシリコン酸化膜を加工してＳＴＩ構造素子分離領域を形成する第６の工程と、上記不純物が注入された上記シリコン膜を加工してゲートを形成する第７の工程とを備えているものとしたので、ＳＴＩ構造素子分離領域であるシリコン酸化膜の側面のテーパ角θが９０°以上になる。従って、ゲート配線形成のための多結晶シリコン膜の加工において、多結晶シリコン膜を部分的に除去する際に、多結晶シリコン膜の一部が、ＳＴＩ構造素子分離領域であるシリコン酸化膜の側面に沿って残存することがなく、ゲートショートに起因する歩留まりの低下を防止することができる。
【００４７】
本発明の第２の構成に係る半導体装置の製造方法によれば、半導体基板上にゲート絶縁酸化膜を堆積する第１の工程と、上記ゲート絶縁酸化膜上に、上記半導体基板に近い側ほど不純物濃度が高くなるような濃度勾配を有する不純物添加シリコン膜を堆積する第２の工程と、上記不純物添加シリコン膜、上記ゲート絶縁酸化膜及び上記半導体基板に溝を形成し、上記溝の底面及び側面を酸化することにより、不純物濃度が高い部分ほど厚い第１のシリコン酸化膜を形成する第３の工程と、上記第１のシリコン酸化膜と一体化して上記溝を埋めるように堆積した第２のシリコン酸化膜を加工してＳＴＩ構造素子分離領域を形成する第４の工程と、上記不純物添加シリコン膜を加工してゲートを形成する第５の工程とを備えているものとしたので、上記同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＳＴＩ構造半導体装置の断面構造を示した断面図。
【図２】本発明の第１の実施の形態に係るＳＴＩ構造半導体装置の製造方法の製造過程における断面構造を示した断面図。
【図３】図１又は図５中の線分ＸＸ’に沿った不純物濃度を示したグラフ。
【図４】本発明に係るＳＴＩ構造半導体装置におけるＳＴＩ構造素子分離領域近傍の構造をより詳細に示した断面図。
【図５】本発明の第２の実施の形態に係るＳＴＩ構造半導体装置の断面構造を示した断面図。
【図６】本発明の第２の実施の形態に係るＳＴＩ構造半導体装置の製造方法の製造過程における断面構造を示した断面図。
【図７】従来のＳＴＩ構造半導体装置の断面構造を示した断面図。
【図８】従来のＳＴＩ構造半導体装置の製造方法の製造過程における断面構造を示した断面図。
【図９】図７中の線分ＹＹ’に沿った不純物濃度を示したグラフ。
【図１０】図７に示した従来のＳＴＩ構造半導体装置の平面図。
【図１１】図１０中の切断線ＺＺ’に沿った切断面のＳＴＩ構造素子分離領域近傍の構造を示した断面図。
【符号の説明】
１０１，２０１，３０１  シリコン基板
１０２，２０２，３０２  シリコン酸化膜
１０３，２０３，３０３  不純物添加多結晶シリコン膜
１０４，２０４，３０４  シリコン酸化膜
１０５，２０５，３０５  シリコン酸化膜
１０６，２０６，３０６  シリコン酸化膜
１０７，２０７，３０７  シリコン酸化膜
１０８，２０８，３０８  不純物添加多結晶シリコン膜
１０９，２０９，３０９  ＯＮＯ膜
１１０，２１０，３１０  不純物添加多結晶シリコン膜
１１１，２１１，３１１  タングステンシリサイド膜
１１２，２１２，３１２  シリコン酸化膜
３１３  多結晶シリコン膜の残存部
【図１】
0004014763.tif 000002
【図２】
0004014763.tif 000003
【図３】
0004014763.tif 000004
【図４】
0004014763.tif 000005
【図５】
0004014763.tif 000006
【図６】
0004014763.tif 000007
【図７】
0004014763.tif 000008
【図８】
0004014763.tif 000009
【図９】
0004014763.tif 000010
【図１０】
0004014763.tif 000011
【図１１】
0004014763.tif 000012