(57)【特許請求の範囲】
【請求項１】
矩形又は楕円状の電子ビームを半導体デバイスの試料ウエハ上に照射し、該試料ウエハから放出される２次電子をマイクロ・チャネル・プレート（ＭＣＰ）で増倍し、蛍光板に衝突させて光に変換し、該光をＣＣＤカメラにより画像データとして検出し、該画像データから、試料ウエハの欠陥を抽出する欠陥検査装置において、
鏡面研磨面を有しかつ異なる２次電子放出係数を有する２つの黒きず検査用ウエハの画像データを得るよう制御する手段と、
得られた２つの画像データの差分を求める手段と、
差分が最小の画素の位置を黒きず位置として格納する記憶手段と、
試料ウエハの画像データ中の黒きず位置の１又は複数の画素の階調を、該画素に隣接する複数の画素の階調を用いて較正する較正手段であって、試料ウエハの画像データの較正すべき画素を、記憶手段に記憶された黒きず位置により特定するよう構成されている較正手段と
を備えていることを特徴とする欠陥検査装置。
【請求項２】
矩形又は楕円状の電子ビームを半導体デバイスの試料ウエハ上に照射し、該試料ウエハから放出される２次電子をマイクロ・チャネル・プレート（ＭＣＰ）で増倍し、蛍光板に衝突させて光に変換し、該光をＣＣＤカメラにより画像データとして検出し、該画像データから、試料ウエハの欠陥を抽出する欠陥検査装置において、
鏡面研磨面を有しかつ異なる２次電子放出係数を有する２つの黒きず検査用ウエハの画像データを得るよう制御する手段と、
得られた２つの画像データの差分を求める手段と、
差分がほぼゼロの画素の位置を黒きず位置として格納する記憶手段と、
試料ウエハの画像データ中の黒きず位置の１又は複数の画素の階調を、該画素に隣接する複数の画素の階調を用いて較正する較正手段であって、試料ウエハの画像データの較正すべき画素を、記憶手段に記憶された黒きず位置により特定するよう構成されている較正手段と
を備えていることを特徴とする欠陥検査装置。
【請求項３】
請求項１又は２に記載の欠陥検査装置において、較正手段は、黒きずがＭｘＮ画素（Ｍ及びＮは任意の正の整数）サイズである場合、較正に使用する隣接する画素サイズをＭｘＮとすることを特徴とする欠陥検査装置。
【請求項４】
半導体デバイスの製造方法であって、請求項１〜３いずれかに記載の欠陥検査装置を用いて、加工処理中又は加工完了後のウエハを評価するステップを含んでいることを特徴とする半導体デバイス製造方法。
【発明の詳細な説明】
【０００１】
【発明の技術分野】
本発明は、半導体デバイスのウエハ上の欠陥を電子ビームを用いて検査する欠陥検査装置及び該装置を用いた半導体デバイス製造方法に関する。
【０００２】
【従来の技術】
従来、半導体デバイスの製造プロセスにおいて、加工されたウエハ上の微細パターンの欠陥等を電子ビーム装置を用いて検査する場合、電子銃から放出される電子ビームすなわち荷電粒子ビームを細く絞り、該電子ビームでウエハ表面を走査し、これにより生成される2次電子ビームに基づいてウエハ表面の画像データを作成し、該画像データを標準パターン画像データと比較して、傷等の欠陥の検査を行っている。
欠陥には、傷だけではなく、レジストを塗布したウエハ上に描画された微細パターンの精密性及びマスクの精密性等も含まれる。例えば、同様な手法で得られた画像データに基づいて、微細パターンの線幅の測定を行うことにより、線幅欠陥を検査することもできる。
さらに、このようにして得られた画像データをＳＥＭモニタに表示して、欠陥レビューすなわち人間の目で欠陥を検査することもできる。
【０００３】
このような電子ビームを用いた欠陥検査装置の１つとして、ＳＥＭのビーム・スポットよりも直径が大きい矩形状又は楕円状のビームを用いる写像投影型の欠陥検査装置が用いられている。
この写像投影型の欠陥検査装置は、電子銃からの電子ビームの照射によってウエハ面から放出された２次電子をマイクロ・チャネル・プレート（ＭＣＰ）に一旦入射させ、蛍光スクリーンでシンチレーション変換を行い、それをＣＣＤカメラ等の検出器に投影することにより、画像データを得ている。この欠陥検査装置は、ＳＥＭ方式よりも少ないビーム操作回数でウエハ全面を検査することができるため、高スループットの要求を満足させることができる。
【０００４】
図１は、このような写像投影型の欠陥検査装置を示しており、図１において、１は電子ビームを放射する電子銃、２は電子銃１からの電子ビーム、３は１次静電レンズ、４はＥＸＢフィルタであり、電子銃１、１次静電レンズ３及びＥＸＢフィルタ４は、１次電子光学系を構成している。また、５は２次静電レンズ、６は２次電子、７はＭＣＰ（マイクロ・チャネル・プレート）、８は蛍光板、９はリレー光学系、１０はＣＣＤカメラであり、２次静電レンズ５、ＭＣＰ７、蛍光板８、リレー光学系９及びＣＣＤカメラ１０は、２次電子光学系を構成している。ＣＣＤカメラ１０は、例えば、４８０ｘ５１２の画素サイズを有している。１１は検査すべきウエハ（試料ウエハ）であり、１２は画像データ処理装置であり、１３は表示部である。なお、ウエハ１１を載置するＸ−Ｙステージは、図示を省略している。
【０００５】
図１の欠陥検査装置において、電子源１から放出された電子は、加速電極によって電子ビーム２として静電レンズ３を直進し、矩形又は楕円形状に断面形状を整形された後、ＥＸＢフィルタ４に侵入して偏向され、ウエハ１１上に照射される。すると、ウエハ１１から２次電子６が放出され、ＥＸＢフィルタ４を直進して２次静電レンズ５を通過し、ＭＣＰ７を照射する。ＭＣＰ７は２次電子６を増幅し、増幅された２次電子は、蛍光板８上に投影される。これにより、２次電子６は光に変換され、リレー光学系９及びＣＣＤカメラ１０を介して画像データとして出力される。ＣＣＤカメラ１０から得られた画像データは、画像データ処理装置１２において画素毎の階調度が得られ、表示部１３に表示される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した写像投影型の欠陥検査装置において、用いられるＭＣＰ７は、２次電子を通過させて増倍するために多数の孔が設けられた多孔板として形成されており、これにより、以下のような問題点が生じている。
多孔板であるＭＣＰ７の製造工程又は使用中に、孔が潰れる等の欠陥が生じてしまうことが多々あり、ＭＣＰ７の孔が潰れると、ＣＣＤカメラ１０によって得られた対応する位置の画素が低い階調度となってしまい、表示部１３に表示された画像中に「黒きず」として表れてしまう。したがって、ＣＣＤカメラ１０によって得られた画像データに画像データ処理部１２において欠陥検査アルゴリズムを適用して欠陥検査を行った場合、ウエハ上の真の欠陥のみならず、ＭＣＰによる疑似欠陥である「黒きず」も検出してしまうので、欠陥検査アルゴリズムの適用後に、真の欠陥と疑似欠陥とを識別する必要がある。
また、疑似欠陥の位置に同程度の真の欠陥が存在する場合には、これらを識別することが困難であり、さらに、比較的大きい真の欠陥において、該真の欠陥の形状を高精度に反映した画像が得られない。
【０００７】
本発明は、このような従来例の問題点に鑑みてなされたものであり、その第１の目的は、半導体デバイスの欠陥検査装置において、欠陥検査アルゴリズムを適用する前に、ＣＣＤカメラ等から得られた画像データから、ＭＣＰによる「黒きず」の疑似欠陥に関するデータを削除することができるようにすることである。本発明の第２の目的は、第１の目的を達成する欠陥検査装置を用いて、プロセス途中の半導体デバイスを検査しつつ半導体デバイスを製造する方法を提供することである。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために、本発明に係る、矩形又は楕円状の電子ビームを半導体デバイスの試料ウエハ上に照射し、該試料ウエハから放出される２次電子をマイクロ・チャネル・プレート（ＭＣＰ）で増倍し、蛍光板に衝突させて光に変換し、該光をＣＣＤカメラにより画像データとして検出し、該画像データから、試料ウエハの欠陥を抽出する欠陥検査装置においては、
試料ウエハの画像データ中の黒きず位置の１又は複数の画素の階調を、該画素に隣接する複数の画素の階調を用いて較正する較正手段
を備えていることを特徴としている。
【０００９】
上記した欠陥検査装置において、較正手段により較正される黒きず位置の画素を特定するために、欠陥検査装置はさらに、当該欠陥検査装置において較正手段を用いずに、鏡面研磨面を有する黒きず検査用ウエハの欠陥検査を実行するよう制御する手段と、得られた欠陥画素の位置を黒きず位置として格納する記憶手段とを備えている。また、黒きず位置の画素を特定するための別の手法として、欠陥検査装置はさらに、当該欠陥検査装置において、鏡面研磨面を有しかつ異なる２次電子放出係数を有する２つの黒きず検査用ウエハの画像データを得るよう制御する手段と、得られた２つの画像データの階調の差分を求める手段と、差分が最小の画素の位置を黒きず位置として格納する記憶手段とを備えている。
さらに、上記した欠陥検査装置において、較正手段は、黒きずがＭｘＮ画素（Ｍ及びＮは任意の正の整数）サイズである場合、較正に使用する隣接する画素サイズをＭｘＮとすることが好ましい。
【００１０】
本発明はさらに、上記した欠陥検査装置を用いて、加工処理中又は加工完了後のウエハを評価するステップを含んでいる半導体デバイス製造方法も提供する。
【００１１】
【発明の実施の態様】
本発明の欠陥検査装置は、図１に示した写像投影型の欠陥検査装置において、画像データ処理装置１２を改良したものであり、図２は、該改良された画像データ処理装置を示している。図２において、２０は第１記憶部、３０は画像データ較正部、４０は欠陥検査アルゴリズムを実行する欠陥抽出部、５０は第２記憶部、６０は画像データ処理装置１２全体の動作を制御する制御部である。
第１記憶部２０は、ＣＣＤカメラ１０からの画像データを記憶する第１領域と、欠陥抽出部４０により得られた欠陥画像を記憶する第２領域とを備えている。また、第２記憶部は、欠陥抽出部４０によって得られた画像データを記憶するものであり、該画像データは表示部１３に供給されて表示される。
【００１２】
ＭＣＰ７上の孔の潰れ等によって生じる「黒きず」を識別して真の欠陥を検出する手法について、図３を参照して以下に説明する。
まず、ステップＳ１において、欠陥のない鏡面研磨面を有するウエハを「黒きず検査用ウエハ」としてＸ−Ｙステージ（不図示）に載置し、上記したように、電子銃１から電子ビーム２をウエハ上に照射し、２次電子６からＣＣＤカメラ１０から画像データを得、該画像データを画像データ処理装置１２の第１記憶部２０の第１領域に記憶する。そして、ステップＳ２において、欠陥抽出部４０で画像データに欠陥検出アルゴリズムを適用し、欠陥画素の抽出を行い、欠陥画素の位置データを第１記憶部２０の第２領域に格納する。
このとき、黒きず検査用ウエハが鏡面研磨面を有しているので、画像データに含まれる階調が低い画素は、「黒きず」すなわちＭＣＰ７の孔の潰れた箇所に相当しており、したがって、欠陥抽出部４０から得られた欠陥画素の位置データは、黒きずの位置を表すことになる。
【００１３】
次に、ステップＳ３において、実際に検査すべき試料ウエハをＸ−Ｙステージに載置し、同様にして画像データを取得し、第１記憶部２０の第１記憶領域に格納する。その後、ステップＳ４に移行し、画素データ較正部３０において、第１記憶部２０の第１領域及び第２領域から画像データ及び黒きず位置データを読み出し、黒きず位置データに基づいて、試料ウエハの画像データが較正される。この較正は、例えば、黒きず位置の画素に隣接する複数の画素の画像データを用いて、加算平均処理を行うことによって実行される。
すなわち、ウエハの検査領域のｉ行ｊ列の画素の階調をＤ(i,j)で表すこととし、黒きず位置の画素が、図４の（Ａ）に示すように、単体の画素（Ｉ，Ｊ）である場合は、該画素（Ｉ，Ｊ）の左右及び上下の４つの画素（Ｉ−１，Ｊ）、（Ｉ，Ｊ−１）、（Ｉ，Ｊ＋１）、（Ｉ＋１，Ｊ）の階調についての加算平均を演算し、その値を画素（Ｉ，Ｊ）の階調とする。
Ｄ(I,J)＝１／４・［Ｄ(I-1,J)＋Ｄ(I,J-1)＋Ｄ(I,J+1)＋Ｄ(I+1,J)］
【００１４】
一方、図４の（Ｂ）に示すように、黒きず位置の画素が連続する複数の画素（図においては、黒きずの欠陥サイズが２ｘ３画素）である場合には、図３の（Ｂ）に示すように、これら複数の画素を取り囲む左右及び上下の４つのエリアであって、黒きず位置の複数の画素と同一のサイズ（配列）のエリアの加算平均を演算し、その平均値を黒きず位置の複数の画素それぞれの階調とする。
なお、図４の（Ａ）においては、黒きず位置の画素の斜め上及び斜め下の２つの画素を考慮せずに加算平均を得ているが、これら４つの画素を含めて合計８個の画素の階調の加算平均を得て、黒きず位置の画素の階調としてもよい。図４の（Ｂ）に示した黒きず位置の画素が複数である場合においても、同様に、合計８エリアの加算平均を求めてもよい。この場合、黒きず位置の画素から遠い画素ほど小さい係数で重み付けした後に加算平均することが好ましい。
また、加算平均の代わりに加重平均を用いてもよい。
【００１５】
さらに、黒きず位置は、上記のように検出するかわりに、鏡面研磨面を有しかつ異なる２次電子放出係数を有する２つの黒きず検査用ウエハから別々に画像データを得て、これら画像データの階調の差分を求めて差分がほぼゼロの画素の位置を黒きず位置としてもよい。
すなわち、鏡面研磨面を有する１つの黒きず検査用ウエハからの画像データの階調を検出するだけでは、ごみ等がウエハに付着した場合に、階調が低いことがごみ付着によるものなのか又はＭＣＰ７の孔の潰れによる黒きずなのか、判定できない。また、２つの黒きず検査用ウエハとして２次電子放出係数が同一のものを用いると、得られた画像データの差分をとったときに、黒きず位置ではない画素の階調の差分もほぼゼロになってしまう。したがって、上記したように、異なる２次電子放出係数を有する２つの検査用ウエハを用い、これらウエハから得られた画像データの階調の差分を取れば、ＭＣＰ７の孔が潰れている画素位置のみの階調がほぼゼロとなり、よって、黒きず位置を特定することができる。
【００１６】
ステップＳ４からステップＳ５に進み、欠陥抽出部４０において、画像データ較正部３０で較正された画像データに欠陥検出アルゴリズムを適用し、欠陥抽出を行う。そして、ステップＳ６において、欠陥抽処理後の画像を表示部１３に供給し、これにより、試料ウエハの表面の画像が表示される。
したがって、画像データ較正部３０により、試料であるウエハの画像データにおいて、黒きず位置の画素の階調が周囲の画素の階調によって較正されるので、ＭＣＰ７に孔の潰れ又は詰まり等があっても、ウエハ上の真の欠陥を検出することができる。
なお、画像データ処理装置１２におけるこのような処理ステップは、制御部６０の制御下で実行される。
【００１７】
本発明の欠陥検査装置を用いて実機テストを行った。この実機テストにおいては、まず、鏡面研磨面の黒きず検査用ウエハから得られた画像データを、画像データ較正部３０を介することなく欠陥抽出部４０へ入力し、該抽出部４０において黒きず位置の情報を得た。この結果、１ｘ１画素サイズの黒きずが２０個、及び２ｘ２画素サイズの黒きずが３個を、それぞれの黒きず位置とともに検出した。
次に、欠陥検査すべきＤＲＡＭウエハから同様にして画像データを得、得られた画像データを画像データ較正部３０において処理し、その後、欠陥抽出部４０において欠陥抽出を行った。テストしたＤＲＡＭウエハは、実際には、パターンミス、パーティクル、工程不良等の真の欠陥である１４個の欠陥を有しているものであったが、本発明の欠陥検査装置を用いた実機テストでは、１２個の欠陥を検出し、ウエハ・パターンエッジ部のコントラスト異常に関連する１個の疑似欠陥も検出した。
【００１８】
また、同一のＤＲＡＭウエハについて、黒きず検査を行わない従来例の手法で欠陥検査の実機テストを行ったが、このテストにおいては、１０個の真の欠陥と２５個の疑似欠陥を抽出した。
したがって、本発明による欠陥検査装置によれば、従来例に比べて、真の欠陥の検出精度が大幅に向上していることが分かる。さらに、黒きず上に存在した真の欠陥の形状については、本発明の装置による実機テストでは、従来例の場合と比べて、真の欠陥形状により近似する形状が得られた。
【００１９】
次に、本発明の半導体デバイス製造方法について説明する。本発明の半導体デバイス製造方法は、図１〜図４に関連して説明した欠陥検査装置を用いて行われるものであるが、該方法を説明する前に、一般的な半導体デバイス製造方法について、図５及び図６のフローチャートを参照して説明する。
図５に示すように、半導体デバイス製造方法は、概略的に分けると、ウエハを製造するウエハ製造工程Ｓ１１、ウエハに必要な加工処理を行うウエハ・プロセッシング工程Ｓ１２、露光に必要なマスクを製造するマスク製造工程Ｓ１３、ウエハ上に形成されたチップを１個づつに切り出し、動作可能にするすチップ組立工程Ｓ１４、及び完成したチップを検査するチップ検査工程Ｓ１５によって構成されている。これら工程はそれぞれ、幾つかのサブ工程を含んでいる。
【００２０】
上記した工程の中で、半導体デバイスの製造に決定的な影響を及ぼす工程は、ウエハ・プロセッシング工程である。これは、この工程において、設計された回路パターンをウエハ上に形成し、かつ、メモリやＭＰＵとして動作するチップを多数形成するからである。
このように半導体デバイスの製造に影響を及ぼすウエハ・プロセッシング工程のサブ工程について、以下に説明する。
【００２１】
まず、絶縁層となる誘電体薄膜を形成するとともに、配線部及び電極部を形成する金属薄膜を形成する。薄膜形成は、ＣＶＤやスパッタリング等により実行される。次いで、形成された誘電体薄膜及び金属薄膜、並びにウエハ基板を酸化し、かつ、マスク製造工程Ｓ１３によって作成されたマスク又はレチクルを用いて、リソグラフィ工程において、レジスト・パターンを形成する。そして、ドライ・エッチング技術等により、レジスト・パターンに従って基板を加工し、イオン及び不純物を注入する。その後、レジスト層を剥離し、ウエハを検査する。
このようなウエハ・プロセッシング工程は、必要な層数だけ繰り返し行われ、チップ組立工程Ｓ１４においてチップ毎に分離される前のウエハが形成される。
【００２２】
図６は、図５のウエハ・プロセッシング工程のサブ工程であるリソグラフィ工程を示すフローチャートである。図５に示したように、リソグラフィ工程は、レジスト塗布工程Ｓ２１、露光工程Ｓ２２、現像工程Ｓ２３、及びアニール工程Ｓ２４を含んでいる。
レジスト塗布工程Ｓ２１において、ＣＶＤやスパッタリングを用いて回路パターンが形成されたウエハ上にレジストを塗布し、露光工程Ｓ２２において、塗布されたレジストを露光する。そして、現像工程Ｓ２３において、露光されたレジストを現像してレジスト・パターンを得、アニール工程Ｓ２４において、現像されたレジスト・パターンをアニールして安定化させる。これら工程Ｓ２１〜Ｓ２４は、必要な層数だけ繰り返し実行される。
【００２３】
本発明の半導体デバイス製造方法においては、上記した実施例の欠陥検査装置を、ウエハ・プロセッシング工程等の半導体デバイスの製造に関わる加工装置の近傍に配置し、しかも、評価に要する時間が、加工装置によるウエハ１枚当たりの加工時間にほぼ等しくなるように制御する。欠陥検査装置を配置する加工装置は、欠陥の評価を必要とする加工を行うものであれば任意の加工装置であってもよい。
【００２４】
本発明は、以上のように構成されているので、矩形又は楕円形状の電子ビームを用い、かつ２次電子を増倍するためのＭＣＰを用いた写像投影型の欠陥検査装置において、ＭＣＰの孔の潰れ又は詰まり等により生じる黒きずの影響を大幅に低減することができ、よって、試料ウエハ上の真の欠陥を高精度に検出することができる。また、真の欠陥が比較的大きい場合にその形状も高精度に検出することができる。
【図面の簡単な説明】
【図１】欠陥検査装置の基本的構成を示すブロック図である。
【図２】本発明の欠陥検査装置における画像データ処理部の構成を示したブロック図である。
【図３】図２に示した画像データ処理装置において実行される処理フローを示したフロー図である。
【図４】図２に示した画像データ較正部において実行される較正処理の一例である加算平均処理を説明するための説明図である。
【図５】本発明の欠陥検査装置を適用して半導体デバイスを製造する方法のフローチャートである。
【図６】図５に示したウエハ・プロセッシング工程のサブ工程を示したフローチャートである。
【図１】
0003905709.tif 000002
【図２】
0003905709.tif 000003
【図３】
0003905709.tif 000004
【図４】
0003905709.tif 000005
【図５】
0003905709.tif 000006
【図６】
0003905709.tif 000007