(57)【特許請求の範囲】
【請求項１】
基板に、トランジスタと、反射電極と、当該反射電極間に形成された遮光膜と、前記反射電極に凹凸部を付与するための導電膜と、当該導電膜と前記反射電極との間に設けられた層間絶縁膜を有する液晶パネル基板において、
前記導電膜は、前記遮光膜と同一の導電層からなり、前記反射電極に対応する領域において、当該導電膜の下方における前記トランジスタの電極の存在及び不存在による段差を有すると共に、複数の凹部が形成されており、
前記凹部は、前記反射電極の端部には形成されていないことを特徴とする液晶パネル用基板。
【請求項２】
前記導電膜の前記複数の凹部が形成された領域には、前記トランジスタと前記反射電極とを電気的に接続するための開口部が形成されており、
前記開口部内に、前記導電膜及び前記遮光膜と同一の導電層が島状に形成されていることを特徴とする請求項１に記載の液晶パネル用基板。
【請求項３】
前記トランジスタの電極と前記導電膜との間には、他の層間絶縁膜を有しており、前記導電膜と前記反射電極との間に設けられた層間絶縁膜の厚みは、当該他の層間絶縁膜の厚みよりも大きいことを特徴とする請求項１又は請求項２に記載の液晶パネル用基板。
【請求項４】
前記反射電極の端部から前記複数の凹部が形成された領域の端部までの距離が３μｍ以上であることを特徴とする請求項１に記載の液晶パネル用基板。
【請求項５】
前記基板は、半導体基板からなることを特徴とする請求項１から４のいずれか一項に記載の液晶パネル用基板。
【請求項６】
前記基板は、単結晶シリコンで形成されていることを特徴とする請求項５に記載の液晶パネル用基板。
【請求項７】
前記基板は、透明基板からなることを特徴とする請求項１から４のいずれか一項に記載の液晶パネル用基板。
【請求項８】
前記基板は、ガラスで形成されていることを特徴とする請求項７に記載の液晶パネル用基板。
【請求項９】
前記層間絶縁膜には、ＳＯＧ（Silicon On Glass）膜が含まれていることを特徴とする請求項１から８のいずれか一項に記載の液晶パネル用基板。
【請求項１０】
前記ＳＯＧ膜は、エッチバックされることを特徴とする請求項９に記載の液晶パネル用基板。
【請求項１１】
請求項１から１０のいずれか一項に記載の液晶パネル用基板と透明な対向基板との間に液晶が挟持されてなることを特徴とする液晶パネル。
【請求項１２】
請求項１１に記載の液晶パネルを具備することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、反射型液晶パネルを構成する反射電極側の液晶パネル用基板の構造、その液晶パネル用基板を用いて構成される液晶パネル及びその液晶パネルを用いて構成される電子機器、並びにこのような液晶パネル用基板の製造方法の技術分野に属する。
【０００２】
【背景技術】
近年、携帯電話や携帯情報端末といった携帯機器等の情報表示デバイスとして液晶パネルが用いられている。表示する情報の内容は、キャラクタ表示程度だったものから、一度に多くの情報を表示するためにドットマトリクス型の液晶パネルが用いられ、画素数も次第に多くなり高デューティとなってきている。このような携帯機器には表示デバイスとして単純マトリクス型液晶パネルが用いられていたが、単純マトリクス型液晶パネルではマルチプレックス駆動を行う際に行走査線の選択信号として高デューティになるほど高い電圧が必要となり、少しでも消費電力を減らしたいという要求の強いバッテリー駆動を行う携帯機器においては大きな問題となる。
【０００３】
このため、本願出願人は、特願平１０−２１１２９３号において、液晶パネルの基板を半導体基板とし、半導体基板にメモリ回路を画素毎に形成し、メモリ回路の保持データに基づいて表示制御を行うスタティック駆動型の反射型液晶パネルを提案している。このような反射型液晶パネルによれば、外部から入射した光を反射させて表示を行うので、光源であるバックライトが不要であるため消費電力が低く、薄型であり軽量化が可能となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した本願出願人により提案されている反射型液晶パネル或いはそれを用いた電子機器によれば、コントラストが高い、応答速度が比較的速い、駆動電圧が低い、階調表示が容易であるなど、ディスプレイとして基本的に必要とされる諸特性をバランス良く具備しているものの、一方では、原理的に視野角が狭い、明るい表示に適さないなどの間題点を有している。
【０００５】
本発明は上述の問題点に鑑みなされたものであり、視野角が広く且つ明るく高品位の反射型表示を可能ならしめる反射型の液晶パネル用基板、該液晶パネル用基板を用いた液晶パネル、該液晶パネルを用いた電子機器及び前記液晶パネル用基板の製造方法を提供することを課題とする。
【０００６】
【課題を解決するための手段】
本発明の液晶パネル用基板は上記課題を解決するために、基板に、トランジスタと、反射電極と、当該反射電極間に形成された遮光膜と、前記反射電極に凹凸部を付与するための導電膜と、当該導電膜と前記反射電極との間に設けられた層間絶縁膜を有する液晶パネル基板において、前記導電膜は、前記遮光膜と同一の導電層からなり、前記反射電極に対応する領域において、当該導電膜の下方における前記トランジスタの電極の存在及び不存在による段差を有すると共に、複数の凹部が形成されており、前記凹部は、前記反射電極の端部には形成されていないことを特徴とする。
【０００７】
本発明の液晶パネル用基板によれば、導電膜における凹凸状に対応して、その上方に層間絶縁膜を介して形成される反射電極の表面（即ち反射面）も、凹凸状に形成される。このため、反射電極の表面における凹凸度に応じて、反射光の散乱度を高めることができる。この結果、当該液晶パネル用基板を用いて直視型の反射型液晶装置を構成すれば、あらゆる角度からの入射光に対しても表示画面に垂直な方向へ散乱する光の強度を増加させることが可能である最適な反射特性を有する反射電極により、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える。
また、導電膜は例えばＡｌ膜等からなり、これと同一膜から反射電極の間隙を遮光する遮光膜が設けられている。従って、反射電極及び導電膜の下方にトランジスタを配置すれば、この遮光膜により、反射電極の間隙を介して入射する光を遮光できるので、この光がトランジスタを構成する半導体層に入り込んで光リークを引き起こす事態を回避できる。そして、導電膜と遮光膜との両方を同一膜から形成することにより、積層構造における層数をむやみに増加させないで済み、液晶パネル用基板における装置構成及び製造プロセスの単純化を図ることが可能となる。尚、導電膜は、透明な膜であっても凹凸状に形成されている限り、反射電極に凹凸を付与するという基本的機能は維持されるため、本発明における反射電極による反射光の散乱度を高める効果は得られる。
【０００８】
また、前記導電膜の前記複数の凹部が形成された領域には、前記トランジスタと前記反射電極とを電気的に接続するための開口部が形成されており、前記開口部内に、前記導電膜及び前記遮光膜と同一の導電層が島状に形成されていることを特徴とする。
【０００９】
また、前記トランジスタの電極と前記導電膜との間には、他の層間絶縁膜を有しており、前記導電膜と前記反射電極との間に設けられた層間絶縁膜の厚みは、当該他の層間絶縁膜の厚みよりも大きいことを特徴とする。
【００１７】
本発明の液晶パネル用基板の他の態様では、前記基板は、半導体基板からなることを特徴とする。
【００１８】
この態様によれば、半導体基板上に反射電極のスイッチング制御用のトランジスタを形成できる。
【００１９】
この態様では、前記基板は、単結晶シリコンで形成されていてもよい。
【００２０】
本発明の液晶パネル用基板の他の態様では、前記基板は、透明基板からなる。
【００２１】
この態様によれば、ＳＯＧ膜を介して蓄積された凹凸膜を用いて反射電極の表面を凹凸状にでき、ＳＯＧ膜上にＳＯＧ技術を利用してトランジスタを形成することもできる。
【００２２】
この態様では、前記基板は、ガラスで形成されていてもよい。
【００２３】
本発明の液晶パネル用基板の他の態様では、前記層間絶縁膜には、ＳＯＧ膜が含まれている。
【００２４】
この態様によれば、ＳＯＧ膜を介して積層された凹凸膜を用いて反射電極の表面を凹凸状にでき、ＳＯＧ膜上にＳＯＧ技術を利用してトランジスタを形成することも可能となる。
【００２５】
この態様では、前記ＳＯＧ膜は、エッチバックされていてもよい。
【００２６】
このようにＳＯＧ膜をエッチバックすれば、その上方に形成される反射電極に、より良好な反射特性を持たせることが可能となる。
【００２７】
本発明の液晶パネルは上記課題を解決するために、上述した本発明の液晶パネル用基板と透明な対向基板との間に液晶が挟持されてなることを特徴とする。
【００２８】
本発明の液晶パネルによれば、上述した本発明の液晶パネル用基板を備えているので、当該液晶パネルを用いて直視型の反射型液晶装置を構成すれば、最適な反射特性を有する反射電極により、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える。
【００２９】
本発明の電子機器は上記課題を解決するために、上述した本発明の液晶パネルを具備することを特徴とする。
【００３０】
本発明の電子機器によれば、上述した本発明の液晶パネルを具備しているので、当該液晶パネルを用いて構成された直視型の反射型表示部により、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える。
【００３１】
本発明の液晶パネル用基板の製造方法は上記課題を解決するために、基板上に複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に接続されたトランジスタと、前記トランジスタに接続された反射電極とを有する液晶パネル用基板の製造方法であって、前記基板上における前記反射電極に対応する予定の領域に、凹凸状の凹凸膜を形成する工程と、該凹凸膜上に層間絶縁膜を介して前記反射電極を形成する工程とを備えたことを特徴とする。
【００３２】
本発明の液晶パネル用基板の製造方法によれば、先ず基板上における反射電極に対応する予定の領域に、凹凸状の凹凸膜が形成される。この工程は、例えば、平坦膜を形成後に、エッチングにより多数の微細孔を開孔することにより比較的容易に行われる。次に、該凹凸膜上に、層間絶縁膜を介して反射電極が形成される。従って、上述した本発明の液晶パネル用基板を比較的容易に且つ再現性良く製造することができる。
【００３３】
本発明の液晶パネル用基板は、基板に、互いに交差する複数の行走査線及び複数の列走査線と、前記列走査線に沿って配列された複数のデータ線と、電圧信号を供給する電圧信号線と、前記行走査線と前記列走査線の交差に対応して配置される複数の画素駆動回路とを有し、
前記画素駆動回路は、画素電極と、前記行走査線の選択時に導通状態となり、前記行走査線と前記列走査線の少なくとも一方の非選択時には非導通状態となるスイッチング回路と、前記スイッチング回路が導通状態の時に前記データ線のデータ信号を取り込み、前記スイッチング回路が非導通状態の時にデータ信号を保持するメモリ回路と、前記メモリ回路に保持されたデータ信号が第１レベルの場合は前記画素電極に前記電圧信号線から第１の前記電圧信号を出力し、第２レベルの場合は前記画素電極に前記電圧信号線から第２の前記電圧信号を出力する画素ドライバとを備え、前記画素ドライバは遮光膜を介して反射電極に接続されてなり、前記反射電極の下方に、層間絶縁膜を介して前記遮光膜に対応する領域に積層されると共に凹凸状に形成された前記遮光膜と同一膜からなる凹凸膜とを有することを特徴とする。
【００３４】
本発明のかかる構成によれば、反射電極は遮光膜を介して画素ドライバに接続されるため、反射電極の間隙部に対応する領域においては、入射する光が画素ドライバに入り込んで画素ドライバが光リークしないように遮光するように設けることができる。また、遮光膜と同一膜により、反射電極に対応する領域に凹凸膜を形成し、凹凸膜における凹凸状に対応して、その上方に層間絶縁膜を介して形成される反射電極の表面（即ち反射面）も、凹凸状に形成される。このため、反射電極の表面における凹凸度に応じて、反射光の散乱度を高めることができる。この結果、当該液晶パネル用基板を用いて直視型の反射型液晶装置を構成すれば、あらゆる角度からの入射光に対しても表示画面に垂直な方向へ散乱する光の強度を増加させることが可能である最適な反射特性を有する反射電極により、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える。
【００３５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００３６】
【発明の実施の形態】
以下、本発明の好適な実施形態を図面に基づいて説明する。
【００３７】
（液晶パネルの概要構成と本発明の液晶パネル用基板の第１実施形態）
最初に、本発明の液晶パネル用基板を備えて構成される液晶パネル全体の概要構成と、本発明の液晶パネル用基板の第１実施形態の構成について、図１及び図５並びに図１３及び図１４を参照して説明する。ここに、図１は、本発明の第１実施形態における反射電極側の液晶パネル用基板の画素領域の断面図であり、図５（ａ）は、この画素領域の平面図であり、図５（ｂ）は、図５（ａ）における反射電極の間隙部を拡大して示す平面図である。また、図１３は、液晶パネル全体の平面図であり、図１４は、そのＡ−Ａ’断面図である。
【００３８】
本発明における反射電極側の液晶パネル用基板では図１に示されるように、基板１として半導体基板を用いている。なお、この基板１の材料は本実施形態に限定されるものではない。例えばガラス基板のような透明基板を用いてもよい。
【００３９】
ここで先ず、本発明の反射型液晶パネルの全体構成の概要について図１３及び図１４を参照して説明する。
【００４０】
図１３及び図１４に示されるように、反射電極側（図１４で下側）の基板１の中央部には画像表示領域２０が設けられ、画像表示領域２０には後述の行走査線と列走査線とがマトリクス状に配置されている。行走査線と列走査線との交点に応じて各画素が配置され、各画素には反射電極１３が設けられ、更に各反射電極１３下における基板１上には後述のように液晶画素駆動回路が設けられている。画像表示領域２０の周辺領域には、行走査線に行走査信号を供給する行走査線駆動回路１１１、列走査線に列走査信号を供給する列走査線駆動回路１１３及びパッド領域２６を介して外部から入力データを取り込む入力データ線２２が配置されている。基板１と、これに対向配置されると共に内面に共通電極３３が形成された例えばガラスからなる透明な対向基板３５とは、シール材３６により実線と一点鎖線で挟まれた領域にて接着固定されており、その間隙に液晶３７が封入されて液晶パネル３０が構成されている。なお、基板１上における画像表示領域２０の周囲で点線にて挟まれたハッチング領域には、行走査線駆動回路１１１、列走査線駆動回路１１３及び入力データ線２２に光が入射するのを防止すると共に画像表示領域２０の額縁を規定する遮光膜２５が形成されている。
【００４１】
次に、液晶パネル用基板の第１実施形態の断面構造について図１を参照して詳細に説明する。
【００４２】
図１において、基板１は、例えば単結晶シリコンのようなＰ型半導体基板（或いはＮ型半導体基板）からなり、基板１の表面には、基板１より不純物濃度の高いＮ型ウェル領域２（或いはＰ型ウェル領域）が形成されている。このウェル領域２は、図１３に示した列走査線駆動回路１１３や行走査線駆動回路１１１、入力データ線２２等の周辺回路を構成する素子が形成される部分のウェル領域とは、分離して形成してもよい。
【００４３】
ウェル領域２上には、基板１上に形成される素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）３が形成されている。フィールド酸化膜３は例えば選択熱酸化によって形成される。フィールド酸化膜３に開口部が形成され、この開口部の内側中央に、シリコン基板表面の熱酸化により形成されるゲート酸化膜を介してポリシリコンまたはメタルシリサイド等からなるゲート電極５が形成され、このゲート電極５の両側のウェル領域２の表面には不純物層（以下、ドーピング層という）からなるソース・ドレイン領域６ａ，６ｂが形成され、電界効果トランジスタ（以下、ＦＥＴという）が構築されている。そして、ソース・ドレイン領域６ａ及び６ｂの上方には、例えばＢＰＳＧ（Boron Phosphorus Silica Grass）膜からなる第１層間絶縁膜７を介して、基板１側から数えて１層日の第１導電層８ａ，８ｂが形成されている。この第１導電層８ａ，８ｂは、例えばアルミニウム層あるいはタンタル層をスパッタ法で５００ｎｍ堆積させることにより形成される。第１導電層８ａは第１層間絶縁膜７に形成されたコンタクトホールを介してソース領域（またはドレイン領域）６ａと電気的に接続され、ＦＥＴのソース電極（またはドレイン電極）を構成する。また、第１導電層８ｂは、第１層間絶縁膜７に形成されたコンタクトホールを介してドレイン領域（またはソース領域）６ｂに電気的に接続され、ＦＥＴのドレイン電極（またはソース電極）を構成する。
【００４４】
第１導電層８ａ，８ｂの上方には、例えばシリコン酸化膜からなる第２層間絶縁膜９が形成され、第２層間絶縁膜９にはコンタクトホール９ｂが開孔されている。さらにその上方には、基板１側から数えて２層目の第２導電層１０ａ，１０ｂが形成されている。この第２導電層１０ａ，１０ｂは、例えばアルミニウム層あるいはタンタル層をスパッタ法で５００ｎｍ堆積させることにより形成される。第１導電層８ｂと第２導電層１０ｂとは、コンタクトホール９ｂを介して電気的に接続されている。なお、第２層間絶縁膜９は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法により形成できる。本実施形態では、例えばシリコン酸化膜をＴＥＯＳのプラズマＣＶＤにより１１００ｎｍ堆積させることにより、第２層間絶縁膜９が形成されている。
【００４５】
第２導電層１０ａは、一方で反射電極１３の間隙部に対応する領域においては、入射する光が基板１上の半導体層側（ウェル領域２）に入り込んでＦＥＴが光リークしないように、遮光する機能を有する。即ちこの領域では、特に凹部が形成されること無く（即ち微細な穴が開孔されること無く）、反射電極１３の間隙を覆うように平面レイアウトされている。他方、第２導電層１０ａは、反射電極１３に対応する領域においては、巣穴状に穴が不規則に配置された凹部が形成されている。なお、この穴の直径は０．５〜１０μｍが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。また、穴の形状は本実施形態に限定されるものではない。例えば正八角形のような多角形を適用しても良い。
【００４６】
尚、このような穴を形成する工程は、第２導電層１０ａ，１０ｂから配線や遮光膜をフォトリソグラフィ及びエッチングによりパターニングする工程と同時に行うことができるので製造プロセス上有利である。
【００４７】
また、本実施形態では、第２導電層１０ｂは、コンタクトホール９ｂを介して第１導電層８ｂに直接接続したが、タングステン等の高融点金属からなる接続プラグを用いて接続しても良い。
【００４８】
更に、第２導電層１０ａ，１０ｂの上方には、３層構造を持つ第３層間絶縁膜１１ａ，１１ｂ，１１ｃが形成されている。本実施形態では、第３層間絶縁膜１１ａは、例えばＴＥＯＳのプラズマＣＶＤによる膜厚６００ｎｍのシリコン酸化膜から形成され、第３層間絶縁膜１１ｂは、例えばＳＯＧ（Spin On Glass）膜による膜厚３２０ｎｍのシリコン酸化膜から形成される。なお、ＳＯＧ膜の厚さは、本実施形態に限定されるものではないが、反射電極１３に対応する領域に適当な凹部を形成するためには、１００〜５００ｎｍ程度であることが望ましい。またＳＯＧ膜から第３層間絶縁膜１１ｂを形成した後、このＳＯＧ膜と第３層間絶縁膜１１ａを、選択性のない条件あるいは任意の条件でエッチングしても良い。本実施形態では、ＳＯＧ膜からなる第３層間絶縁膜１１ｂ及び１１ａを、選択性のない条件で５００ｎｍエッチングする。なお、このときのエツチ量は、本実施形態に限定されるものではなく、１００〜５００ｎｍ程度であることが望ましい。更に、第３層間絶縁膜１１ｃは、第３層間絶縁膜１１ａと同様に、例えばＴＥＯＳのプラズマＣＶＤによる膜厚５００ｎｍのシリコン酸化膜から形成する。このようにして反射電極１３に対応する第３層間絶縁膜１１ａ，１１ｂ，１１ｃの表面に形成される凹部のテーパは、なだらかな曲線形状となるため、この上に良好な反射特性を有する反射電極１３が形成される。
【００４９】
第２導電層１０ａと同時に形成される第２導電層１０ｂと反射電極１３との接続は、第３層間絶縁膜１１ａ，１１ｂ，１１ｃに開口されたコンタクトホールに、タングステン等の高融点金属からなる接続プラグ１２をＣＶＤ法等で埋め込み形成して行われる。
【００５０】
接続プラグ１２を形成後、反射電極１３として、基板１側から数えて３層目の第３導電層が、例えば低温スパッタ法によりアルミニウムから形成される。これにより、９０％以上の高反射率を有する反射電極１３が形成可能である。
【００５１】
以上により、製造プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に且つ再現性良く作成することができ、視野角が広く且つ自然な下地面上での明るい高品位の反射型表示が行える反射型液晶パネルを提供することができる。
【００５２】
尚、本実施形態では特に、図１に示すように、第１導電層８ａ，８ｂの存在及び不存在により、第１導電層８ａ，８ｂ膜の上方に位置する第２導電層１０ａに段差が生じており、この段差により最終的に反射電極１３にも段差が生じるように構成されている。このため、仮に平坦な第２導電層１０ａに凹部が形成されている場合と比べて、反射電極１３の表面には概ね４つのレベルが存在するようにできる。従って、効率良く反射光の散乱度を高めることが可能となる。特に、仮に平坦な導電層１０ａに凹部が形成されている場合に生じ得る二重写り等の不具合を回避できる。尚、本実施形態では、第１導電膜８ａ，８ｂから形成される配線等のパターンをそのまま利用して段差が生じるように構成されているが、後述の第２実施形態の如く、第１導電膜８ａ，８ｂについても、第２導電層１０ａの一面に渡って細かな投差が生じるように、多数の微小な凹凸部を有するように積極的にパターニングしてもよい。
【００５３】
次に、図１に示されている液晶パネル用基板における画素領域の凹部及び遮光層の配置について図５を参照して説明する。
【００５４】
図５（ａ）において、第１実施形態の液晶パネル用基板の画素領域には、多数の凹部が形成された第２導電層１０ａ上に、多数の滑らかな凹凸部を有する反射電極１３が形成されており、凹部が形成されていない第２導電層１０ａが反射電極１３の間隙を覆うように形成されている。更に、各反射電極１３の中央には、前述のようにドレイン電極（またはソース電極）８ｂと第２導電層１０ｂとの接続部となるコンタクトホール９ｂが形成されており、これに隣接して第２導電層１０ｂと反射電極１３とを接続するための接続プラグ１２が形成されている。
【００５５】
図５（ｂ）に拡大して示すように、第２導電層１０ａは、反射電極１３に対応する領域Ｂでは、巣穴状に穴が不規則に配置された凹部が形成されており、この領域Ｂを除く反射電極１３の間隙部に対応する領域では、入射する光が基板１上の半導体層側に入り込んでＦＥＴが光リークしないように、凹部が形成されていない。本実施形態では、穴の形状には円を適用している。なお、穴の直径は０．５〜５μｍが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。また、穴の形状は本実施形態に限定されるものではない。例えば正八角形のような多角形を適用しても良い。
【００５６】
また、図５（ｂ）において、反射電極１３の端部から凹部領域の端部までの距離Ａは、特に限定されるものではないが、遮光機能を有するためには約３μｍ以上であることが望ましい。
【００５７】
（本発明の液晶パネル用基板の第２実施形態）
次に、本発明の液晶パネル用基板の第２実施形態について図２及び図５を参照して説明する。ここに、図２は、本発明を適用した反射型液晶パネルの反射電極側の液晶パネル用基板の第２実施形態の断面図である。尚、図２では、図１に示した構成要素と同様の構成要素については同様の参照符号を付し、その説明は省略する。
【００５８】
図２に示すように、第２実施形態では、第１実施形態のように接続プラグ１２を用いず、第２導電層１０ｂと反射電極１３とをコンタクトホールを介して直接接続している。これにより、本実施形態は、工程プロセスの簡略化という点において、非常に有効である。更に、第２実施形態では、第１導電層８ａ，８ｂに加えて、第１導電層８ｃが形成されている。第１導電層８ｃは、第２導電層１０ａの一面に渡って細かな段差が生じるように、多数の微小な凹部が開孔された部分を有するようにパターニングされている。これにより、仮に平坦な第２導電層１０ａに凹部が形成されている場合と比べて、反射電極１３の表面全体に渡って概ね４つのレベルが存在するようにでき、効率良く反射光の散乱度を高めることが可能となる。その他の構成については図１に示した第１実施形態の場合と同様である。特に、第２実施形態における画素領魂の凹部及び遮光層の配置についても、図５に示した第１実施形態の場合と同様である。
【００５９】
（本発明の液晶パネル用基板の第３実施形態）
次に、本発明の液晶パネル用基板の第３実施形態について図３及び図６を参照して説明する。ここに、図３は、本発明を適用した反射型液晶パネルの反射電極側の液晶パネル用基板の第３実施形態の断面図である。尚、図３では、図１に示した構成要素と同様の構成要素については同様の参照符号を付し、その説明は省略する。
【００６０】
図３に示すように、第３実施形態では、第１実施形態のように中継配線としての第２導電層１０ｂを用いず、ドレイン電極（またはソース電極）８ｂと反射電極１３を、接続プラグ１２により電気的に接続している。接続プラグ１２にはタングステン等の高融点金属を用いる。
【００６１】
このとき、図６に示すように、第２導電層１０ａの巣穴状に穴が不規則に配置された凹部は、各画素における接続プラグ１２の形成されるコンタクトホールの周囲と反射電極１３の間隙部を除き、画素表示領域２０の全域に渡って形成することができるため、さらに最適な反射特性を有する反射電極を形成することが可能となる。
【００６２】
また、第３実施形態では、図３に示すように、層間絶縁膜９に平坦化処理が施されている。このように平坦化処理を行えば、第２導電層１０ａの下地における段差や凹凸によらずに、第２導電層１０ａに形成された凹部により反射電極１３の表面を凹凸状にできるので、反射電極１３の一面を均一な凹凸状とすることができる。その他の構成については図１に示した第１実施形態の場合と同様である。
【００６３】
（本発明の液晶パネル用基板の第４実施形態）
次に、本発明の液晶パネル用基板の第４実施形態について図４及び図５を参照して説明する。ここに、図４は、本発明を適用した反射型液晶パネルの反射電極側の液晶パネル用基板の第４実施形態の断面図である。尚、図４では、図１に示した構成要素と同様の構成要素については同様の参照符号を付し、その説明は省略する。
【００６４】
図４に示すように、第４実施形態では、第１実施形態の場合と異なり、基板１’は石英や無アルカリ性のガラス基板からなり、この基板１’上には単結晶又は多結晶あるいはアモルファスのシリコン膜（ソース・ドレイン領域６ａ’，６ｂ’の形成層）が形成されており、このシリコン膜上には、例えば熱酸化して形成した酸化シリコン膜とＣＶＤ法で堆積した窒化シリコンの二層構造からなる絶縁膜からなるゲート絶縁膜が形成されている。また、このシリコン膜には、Ｎ型不純物（またはＰ型不純物）がドーピングされて、ＴＦＴのソース・ドレイン領域６ａ’，６ｂ’が形成され、ゲート絶縁膜上には、ＴＦＴのゲート電極５がポリシリコンまたはメタルシリサイド等により形成されている。その他の構成については第１実施形態の場合と同様であり、特にゲー卜電極５上には、第１実施形態の場合と同様に、第１層間絶縁膜７、第１導電層８ａ，８ｂ、第２層間絶縁膜９、第２導電層１０ａ，１０ｂ、第３層間絶縁膜１１ａ，１１ｂ，１１ｃ及び反射電極１３が、この順で積層形成されている。また、第４実施形態における画素領域の凹部及び遮光層の配置についても、図５に示した第１実施形態の場合と同様である。
【００６５】
尚、図４ではゲート電極５がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなるシリコン膜を配置するボトムゲートタイプにしてもよい。
【００６６】
また以上説明した第１から第４実施形態においては、第２導電層１０ａに穴を開孔することにより、即ち凹部を形成することにより第２導電層１０ａを凹凸状に形成したが（図１から図４参照）、第２導電層に凸部を形成することにより或いは第２導電層を微細な多数の突起状に形成することにより、第２導電層１０ａを凹凸状に形成してもよい。この場合にも、第２導電層１０ｂを形成する工程と同時にフォトリソグラフィ及びエッチングにより第２導電層を凹凸状に形成することが可能である。
【００６７】
（本発明の液晶パネルの画素及びその駆動回路の説明）
次に上述した各実施形態の如く構成された反射電極を画素電極として画素毎に駆動するように構成された各画素に設けられる駆動回路の一例について図７及び図８を参照して説明する。ここに、図７は、本発明の液晶パネルの画素及びその駆動回路などの一例を示すブロック図であり、図８は、図７の駆動回路をＣＭＯＳトランジスタで構成した場合の回路図である。
【００６８】
図７において、画像表示領域には、行走査線１１０−ｎ（ｎは行走査線の行を示す自然数）と列走査線１１２−ｍ（ｍは列走査線の列を示す自然数）がマトリクス状に配置され、互いの走査線の交差点に各画素の駆動回路が配置されている。また、画像表示領域には列走査線１１２−ｍに沿って入力データ線１１４から分岐した列データ線１１５−ｄ（ｄは列データ線の列を示す自然数）も配置される。画像表示領域の行側の周辺領域には行走査線駆動回路１１１が配置され、画像表示領域の列側の周辺領域には列走査線駆動回路１１３が配置されている。
【００６９】
行走査線駆動回路用制御信号１２０により行走査線駆動回路１１１が制御され、選択された行走査線１１０−ｎには選択信号が出力される。選択されない行走査線は非選択電位に設定される。同様に、列走査線駆動回路用制御信号１２１により列走査線駆動回路１１３が制御され、選択された列走査線１１２−ｍに選択信号が出力され、非選択の列走査線は非選択電位に設定される。いずれの行走査線及びいずれの列走査線を選択するかは制御信号１２０，１２１により決められる。つまり、制御信号１２０，１２１は選択画素を指定するアドレス信号である。
【００７０】
選択された行走査線１１０−ｎと選択された列走査線１１２−ｍの交差点近傍に配置されるスイッチング制御回路１０９は、両走査線の選択信号を受けてオン信号を出力し、行走査線１１０−ｎと列走査線１１２−ｍの少なくとも一方が非選択となるとオフ信号を出力する。すなわち、選択された行走査線と列走査線の交差点に位置する画素のスイッチング制御回路１０９のみからオン信号が出力され、他のスイッチング制御回路１０９からはオフ信号が出力される。本実施形態では、このスイッチング制御回路１０９のオン、オフ信号により液晶画素駆動回路１０１を制御する。
【００７１】
次に、液晶画素駆動回路１０１の構成および動作について図７を参照して説明する。
【００７２】
図７に示すように、液晶画素駆動回路１０１は、スイッチング珂路１０２、メモリ回路１０３及び液晶画素ドライバ１０４を備えて構成されている。
【００７３】
スイッチング回路１０２はスイッチング制御回路１０９のオン信号により導通状態となり、オフ信号により非導通状態となる。スイッチング回路１０２は導通状態となると、そこに接続きれている列データ線１１５−ｄのデータ信号をスイッチング回路１０２を介してメモリ回路１０３に書き込む。一方、スイッチング回路１０２はスイッチング制御回路１０９のオフ信号により非導通状態となりメモリ回路１０３に書き込まれたデータ信号を保持する。
【００７４】
メモリ回路１０３に保持されたデータ信号は、画素毎に配置される液晶画素ドライバ１０４に供給される。液晶画素ドライバ１０４は供給されたデータ信号のレベルに応じて、第１の電圧信号線１１８に供給される第１の電圧１１６、又は第２の電圧信号線１１９に供給される第２の電圧１１７のいずれかを液晶画素１０５の反射電極１３に供給する。第１の電圧１１６は、液晶パネルがノーマリーホワイト表示の場合に、液晶画素１０５を黒表示状態とする電圧であり、一方第２の電圧１１７は液晶画素１０５を白表示状態ヒする電圧である。
【００７５】
メモリ回路１０３に保持されたデータ信号がＨレベルの場合は、液晶画素ドライバ１０４において、ノーマリーホワイト表示の場合液晶を黒表示させる第１の電圧信号線１１８に接続されるゲートが導通状態となり、各画素における反射電極１３に第１の電圧１１６が供給され、対向電極１０８に供給される基準電圧１２２との電位差により液晶画素１０５が黒表示状態となる。同様に、保持されたデータ信号がＬレベルの場合は、液晶画素ドライバ１０４において第２の電圧信号線１１９に接続されるゲートが導通状態となり、反射電極１３に第２の電圧１１７が供給され液晶画素１０５が白表示状態となる。
【００７６】
以上の構成により、電源電圧、第１の電圧１１６、第２の電圧１１７及び基準電圧１２２ともロジック電圧程度で駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路１０３のデータ保持機能により表示状態を保持できるのでほとんど電流が流れない。
【００７７】
なお、液晶画素１０５は、保持されたデータ信号に応じて液晶画素ドライバ１０４から出力された第１の電圧１１６或いは第２の電圧１１７のいずれか一方が選択されて供給される反射電極１３が画素毎に設けられ、この反射電極１３と対向電極１０８との間に介在する液晶層１０７に両電極の電位差が印加され、この電位差に応じた液晶分子の配向変化に応じて黒表示状態（オン表示状態ともいう）と白表示状態（オフ表示状態ともいう）となる。液晶パネルは、上述のように、半導体基板等の基板１とガラス等の基板３５との間に液晶３７を封入して挟持し（図１４参照）、基板１上に、マトリクス状に反射電極１３を配置し、その反射電極１３の下方に液晶画素駆動回路１０１、行走査線１１０−ｎ、列走査線１１２−ｍ、列データ線１１５−ｄ、行走査線駆動回路１１１、列走査線駆動回路１１３などを形成して構成されている（図１３参照）。各画素は、反射電極１３と、対向電極３３との間に画素毎に電圧を印加して、その間に介在される画素毎の液晶層３７に電圧供給し、液晶分子の配向を各画素毎に変化させる。
【００７８】
次に、上述のように構成される液晶画素駆動回路等の具体的な回路構成の一例について説明する。
【００７９】
図８に示すように、本実施形態において、スイッチング制御回路１０９はＣＭＯＳトランジスタ構成のＮＯＲゲート回路１０９−１とＣＭＯＳトランジスタ構成のインバータ１０９−２の論理回路により構成することができる。ＮＯＲゲート回路１０９−１は２入力とも負論理の選択信号が入力された時に正論理のオン信号を出力し、インバータ１０９−２により負論理のオン信号を出力する。また、スイッチング回路１０２はＣＭＯＳトランジスタ構成のトランスミッションゲート１０２−１により構成することができる。トランスミッションゲート１０２−１はスイッチング制御回路１０９のオン信号に基づいて導通して列データ線１１５とメモリ回路１０３を繋ぎ、オフ信号に基づいて非導通となる。メモリ回路１０３はＣＭＯＳトランジスタ構成のクロックドインバータ１０３−１とＣＭＯＳトランジスタ構成のインバータ１０３−２を帰還接続した構成とすることができる。データ信号はスイッチング制御回路１０９のオン信号によりスイッチング回路１０２からメモリ回路１０３に取り込まれ、インバータ１０３−２により反転され、スイッチング制御回路１０９のオフ信号により動作するクロックドインバータ１０３−１より出力を帰還してデータ信号を保持する。液晶画素ドライバ１０４は２個のＣＭＯＳトランジスタ構成のトランスミッションゲート１０４―１及び１０４−２により構成することができる。メモリ回路１０３に保持されたデータ信号がＨレベルの場合は、液晶画素ドライバ１０４において、ノーマリーホワイト表示の場合液晶を黒表示させる第１の電圧信号線１１８に接続されるトランスミッションゲート１０４−１が導通状態となり、反射電極１３に第１の電圧１１６が供給され、対向電極１０８に供給される基準電圧１２２との電位差により液晶画素１０５が黒表示状態となる。同様に、保持されたデータ信号がＬレベルの場合は、第２の電圧信号線１１９に接続されるトランスミッションゲート１０４−２が導通状態となり、反射電極１３に第２の電圧１１７が供給され液晶画素１０５が白表示状態となる。
【００８０】
次に、上述した各実施形態の如く構成された反射電極を画素電極として画素毎に駆動するように構成された各画素に設けられる駆動回路の他の例について図９から図１２を参照して説明する。ここに、図９は、本発明の液晶パネルの画素及びその駆動回路などの他の例を示す回路図であり、図１０は、このうち１個の液晶画素駆動回路の詳細構成を示す回路図であり、図１１は、そのレイアケトパターンを示す平面図であり、図１２は、このうち１個の液晶画素駆動回路に係る部分を拡大して示す平面図である。尚、図９から図１２では、図７及び図８に示した構成要素と同様の構成要素には同様の参照符号を付し、その説明は適宜省略する。
【００８１】
図９に示す駆動回路の構成例は、特にカラー液晶パネルに適しており、一個のスイッチング制御回路１０９’には、順にＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ用に行方向に配列された６個の液晶画素駆動回路１０１’が接続されている。そして、これら６個の液晶画素駆動回路１０１’には、夫々別個の入力データ線１１４’を介して、シリアルーパラレル変換された６つの（順にＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ用の）画像信号が、同一のスイッチング制御回路１０９’による制御下で（即ち、同一アドレスの駆動回路として）、夫々同時に入力されるように構成されている。各液晶画素駆動回路１０１’に接続された反射電極１３には、基板１上又は基板２上の対向位置に夫々の色（Ｒ、Ｇ又はＢ）のカラーフィルタが形成されており、６個の液晶画素駆動回路により各画素におけるカラー画像信号に応じた色の表示が可能となる。
【００８２】
尚、この構成例では、スイッチング制御回路１０９’は、図８に示したのと同様に、ＣＭＯＳトランジスタ構成のＮＯＲゲート回路及びＣＭＯＳトランジスタ構成のインバータからなり、クロック信号線１２５を介して６個の液晶画素駆動回路１０１’のクロック入力端子にクロック信号ＣＫを供給すると共に反転クロック信号線１２６を介して６個の液晶画素駆動回路１０１’の反転クロック入力端子に反転クロック信号／ＣＫを供給するように構成されている。
【００８３】
また、図９に示した回路のうち、１個の液晶画素駆動回路１０１’は、図１０（ａ）の記号図に示した通りであり、これに対応する具体的な回路構成は、例えば図１０（ｂ）に示したように、図８に示したのと同様に、ＣＭＯＳトランジスタ構成のトランスミッションゲート、ＣＭＯＳトランジスタ構成のクロックドインバータ及びインバータからなり、クロック信号ＣＫのタイミングで入力データ線１１４’から供給され保持されたデータ（ＤＡＴＡ）に応じて第１の電圧１１６又は第２の電圧１１７を反射電極１３に印加するように構成されている。
【００８４】
従って、図９に示した駆動回路の動作については、複数の反射電極１３を同時に駆動する点を除き、図７及び図８に示した場合と同様である。
【００８５】
ここで、図９に示した駆動回路の具体的な平面レイアウトパターンの一例を図１１に示し、このうち１個の液晶画素駆動回路１０１’に係る部分を図１２に拡大して示す。
【００８６】
図１１及び図１２に示すように、各画素電極１３の下に液晶画素駆動回路１０１’及びこれに接続された各種配線が配置されている。特に、図１２において、入力データ線１１４’、行走査線１１０、列走査線１１２、クロック信号線１２５、反転クロック信号線１２６、接地ライン（ＧＮＤ）、所定電源ライン（Ｖｃｃ）、第１の電圧信号線１１８、第２の電圧信号線１１９等の各種配線における大部分が、第１導電層（図中、網かけハッチングで示された領域に形成されている層）から形成されている。また、これらの配線が交差する必要がある部分では、主にゲート電極と同一の導電性ポリシリコン膜（図中、無ハッチングで示されている領域に形成されている膜）から中継配線部が形成されている。尚、図中、異なる導電層や半導体層間を電気的接続するコンタクトホールは夫々黒四角で示されており、各コンタクトホールには、接続プラグが配置されてもよいし配置されなくてもよい。また各トランジスタにおいては、Ｐ型又はＮ型半導体膜（図中、斜線で示されている領域に形成されている膜）に導電性ポリシリコン膜からなるゲート電極が不図示の絶縁膜を介して対向配置されている。更に反射電極１３のほぼ中央には、図５に示したのと同様に、第２導電層１０ｂ及び接続プラグ１２により第１導電層（ドレイン又はソース電極）と反射電極１３とが接続されている。
【００８７】
図１１及び図１２から分かるように、第２導電層１０ｂは、平面的に見て僅かの領域に形成されていれば足りるので、第２導電層を基板上の大部分の領域に広げて形成することが可能となり、図１１及び図１２には図示されていない第２導電層１０ａ（図１から図６参照）を凹凸状に形成することにより、基板上の大部分の領域において、反射電極１３に良好な反射特性を与えることができるのである。更に、第１導電層を用いて各種配線が形成されているため、前述のように第１導電層８ａの存在及び不存在を利用して第２導電層１０ａを介して反射電極１３の表面に段差を与えることができ、その反射特性を更に向上させることが可能となるのである。尚、図１２において、第１導電層８ａが形成されていない平面領域（即ち、配線が形成されていない領域）を利用して、前述した第２実施形態のように第１導電層８ｃを積極的にパターニングすることにより（図２参照）、第２導電層１０ａにまんべんなく細かな段差を与えることができるのである。
【００８８】
（本発明の液晶パネルの構造の説明）
次に、上述した各実施形態の液晶パネル用基板を備えて構成される液晶パネル全体の構造を再び図１３及び図１４を参照してより詳細に説明する。ここに、図１３は、液晶パネル全体の平面図であり、図１４は、そのＡ−Ａ’断面図である。
【００８９】
図１３に示すように液晶パネル３０においては、画素を駆動する回路として、先ず遮光膜２５で覆われた額縁領域に、前述のように行走査線駆動回路１１１、列走査線駆動回路１１３及び入力データ線２２が設けられており、更に画像表示領域２０中（反射電極１３下）には前述の如く、スイッチング制御回路１０９、スイッチング回路１０２、メモリ回路１０３及び液晶画素ドライバ１０４が設けられている。遮光膜２５は、図１に示されている反射電極１３と同一工程で形成される第３導電層で構成され、ＬＣ共通電極電位等の所定電位が印加されるように構成されている。尚、パツド領域２６には、電源電圧を供給するために使用されるパッドもしくは端子が形成されている。
【００９０】
図１４に示すように、基板１には、その裏面にガラスもしくはセラミック等からなる基板３２が接着剤により接着されている。これとともに、基板１の表面側には、ＬＣ共通電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極３３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲を図６のシール材形成領域３６に形成したシール材３６で接着された間隙内に、液晶３７として周知のＴＮ（Twisted Nematic）型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶などが充填されて液晶パネル３０として構成されている。なお、外部から信号を入力するためにパッド領域２６はシール材３６の外側に来るように、シール材３６を設ける位置が設定されている。
【００９１】
周辺回路上の遮光膜２５は、液晶３７を介在して対向電極３３と対向されるよぅに構成されている。そして、遮光膜２５にＬＣ共通電極電位を印加すれば、対向電極３３にはＬＣ共通電極電位が印加されるので、その間に介在する液晶部分には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。即ち遮光膜２５に対向する領域において遮光膜２５の電位変動により液晶３７がオンオフしたり、白抜けしたりすることはない。より一般には、シール材３７で囲まれた領域内に配置され、液晶３７に対向する第１、第２又は第３導電層からなる遮光膜（即ち、配線用ではなく遮光用に形成されるいずれかの導電層）については、ノーマリーブラックモードやノーマリーホワイトモードの別、フレーム反転駆動、行反転駆動、列反転駆動、ドット反転駆動等の反転駆動方式の別などに応じて、例えば、対向電極３３等と同電位或いは所定電源電位と同電位にすることにより、液晶３７が白抜けせず高コントラストになるように、対向する液晶３７部分を定常的に黒又は白に固定するのが好ましく、同時に直流電流の印加により液晶３７を劣化させないようにするのが好ましい。
【００９２】
この実施形態においては特に、半導体基板からなる基板１は、その裏面にガラスもしくはセラミック等からなる基板３２が接着剤により接合されているため、その強度が著しく高められる。その結果、基板１に基板３２を接合させてから対向基板（ガラス基板３５）との貼り合わせを行うようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。
【００９３】
以上図１から図１４を参照して説明した各実施形態における液晶パネル３０の基板１上には更に、画像信号を所定タイミングでサンプリングするサンプリング回路、画像信号のデータ線への書込み負荷軽減のために各データ線について画像信号に先行するタイミングで所定電位のプリチャージ信号を書き込むフリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等の各種回路を、画素を駆動する方式に応じて追加的に設けてもよい。
【００９４】
以上図１から図１４を参照して説明した各実施形態では、対向基板３５の外側に、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dispersed Liquid Crystal）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。また、反射電極１３に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板３５上に形成してもよい。あるいは、基板１上のＲＧＢに対応する反射電極１３上にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態の液晶パネルを適用できる。更に、対向基板３５上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイツクフィルタを形成してもよい。このダイクロイツクフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【００９５】
（本発明の液晶パネルを用いた電子機器の説明）
次に、本発明の反射型液晶パネルを表示装置として用いた電子機器の例を説明する。
【００９６】
図１５（Ａ）は携帯電話を示す斜視図である。携帯電話１０００には、本発明の反射型液晶パネルを用いた液晶表示部１００１が具備されている。
【００９７】
図１５（Ｂ）は、腕時計型電子機器を示す斜視図である。時計１１００には、本発明の反射型液晶パネルを用いた液晶表示部１１０１が具備されている。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【００９８】
図１５（Ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す斜視図である。情報処理装置１２００には、キーボード等の入力部１２０２、本発明の反射型液晶パネルを用いた液晶表示部１２０６及び情報処理装置本体１２０４が具備されている。
【００９９】
各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【０１００】
以上図１５に示した電子機器の他にも、液晶テレビ、ビユーファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などの電子機器にも、第１から第４実施形態の液晶パネル用基板を用いた液晶パネルを適用可能である。
【０１０１】
尚、本発明は、以上説明した実施形態に限るものではなく、本発明の要旨を変えない範囲で実施形態を適宜変更して実施することができる。
【図面の簡単な説明】
【図１】本発明を適用した反射型液晶パネルを構成する反射電極側の液晶パネル用基板の第１実施形態の画素領域における断面図である。
【図２】本発明を適用した反射型液晶パネルを構成する反射電極側の液晶パネル用基板の第２実施形態の画素領域における断面図である。
【図３】本発明を適用した反射型液晶パネルを構成する反射電極側の液晶バネル用基板の第３実施形態の画素領域における断面図である。
【図４】本発明を適用した反射型液晶パネルを構成する反射電極側の液晶パネル用基板の第４実施形態の画素領域における断面図である。
【図５】（ａ）第１、第２及び第４実施形態における画素領域の凹部及び遮光層の配置を示す平面図である。
（ｂ）そのうち反射電極の間隙部分を拡大して示す平面図である。
【図６】第３実施形態における画素領域の凹部及び遮光層の配置を示す平面図である。
【図７】各実施形態の液晶パネル用基板を用いて構成された液晶パネルの画素及びその駆動回路などの一例を示すブロック図である。
【図８】図７に基づく駆動回路をＣＭＯＳトランジスタで構成した回路図である。
【図９】カラー液晶パネルの場合の各実施形態における画素領域の駆動回路の構成例を示す回路図である。
【図１０】（ａ）図９の駆動回路に含まれる１個の液晶画素駆動回路の記号図である。
（ｂ）これに対応する具体的な回路構成を示す回路図である。
【図１１】  図９の駆動回路のレイアウトパターンを示す平面図である。
【図１２】図１１の駆動回路のレイアウトパターンのうち１個の液晶画素駆動回路に係る部分を拡大して示す平面図である。
【図１３】各実施形態の液晶パネル用基板を用いて構成される反射型液晶パネルの平面図である。
【図１４】図１３のＡ−Ａ’断面図である。
【図１５】（ａ）各実施形態の反射型液晶パネルを用いた携帯電話の斜視図である。
（ｂ）腕時計型テレビの斜視図である。
（ｃ）パーソナルコンピュータの斜視図である。
【図１】
0003982148.tif 000002
【図２】
0003982148.tif 000003
【図３】
0003982148.tif 000004
【図４】
0003982148.tif 000005
【図５】
0003982148.tif 000006
【図６】
0003982148.tif 000007
【図７】
0003982148.tif 000008
【図８】
0003982148.tif 000009
【図９】
0003982148.tif 000010
【図１０】
0003982148.tif 000011
【図１１】
0003982148.tif 000012
【図１２】
0003982148.tif 000013
【図１３】
0003982148.tif 000014
【図１４】
0003982148.tif 000015
【図１５】
0003982148.tif 000016