(57)【特許請求の範囲】
【請求項１】
磁気媒体書き込み補償システムであって、
ディジタル−アナログ変換器サブシステム、
前記ディジタル−アナログ変換器サブシステムからの出力信号を低域ろ波するために前記ディジタル−アナログ変換器サブシステムに接続された低域通過フィルタ、及び
前記低域通過フィルタからの低域ろ波された出力をリミッティングするために前記低域通過フィルタに接続されたリミッタを含み、
前記リミッタが、前記低域ろ波された出力を基準電圧と比較することにより前記低域ろ波された出力をリミッティングするように構成され、
前記ディジタル−アナログ変換器サブシステムが、
マルチビットデータ出力を作り出すことにより単一ビットディジタルデータ入力の受信に応答するパターン発生器、
出力を生成することにより前記パターン発生器からのマルチビットデータ出力の受信に応答するディジタル−アナログ変換器（ＤＡＣ）、及び
前記パターン発生器により供給された複数のマルチビット出力をループさせ、それによりマルチビットデータ値を前記ＤＡＣに前記パターン発生器からの利用可能な速度より高い速度で供給するために構成されたマルチプレクサを含み、
前記パターン発生器が、１個の１から複数の０への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを生成することを特徴とするシステム。
【請求項２】
磁気媒体書き込み補償システムであって、
ディジタル−アナログ変換器サブシステム、
前記ディジタル−アナログ変換器サブシステムからの出力信号を低域ろ波するために前記ディジタル−アナログ変換器サブシステムに接続された低域通過フィルタ、及び
前記低域通過フィルタからの低域ろ波された出力をリミッティングするために前記低域通過フィルタに接続されたリミッタを含み、
前記リミッタが、前記低域ろ波された出力を基準電圧と比較することにより前記低域ろ波された出力をリミッティングするように構成され、
前記ディジタル−アナログ変換器サブシステムが、
マルチビットデータ出力を作り出すことにより単一ビットディジタルデータ入力の受信に応答するパターン発生器、
出力を生成することにより前記パターン発生器からのマルチビットデータ出力の受信に応答するディジタル−アナログ変換器（ＤＡＣ）、及び
前記パターン発生器により供給された複数のマルチビット出力をループさせ、それによりマルチビットデータ値を前記ＤＡＣに前記パターン発生器からの利用可能な速度より高い速度で供給するために構成されたマルチプレクサを含み、
前記パターン発生器が、１個の０から複数の１への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを生成することを特徴とするシステム。
【請求項３】
磁気媒体書き込み補償システムであって、
ディジタル−アナログ変換器サブシステム、
前記ディジタル−アナログ変換器サブシステムからの出力信号を低域ろ波するために前記ディジタル−アナログ変換器サブシステムに接続された低域通過フィルタ、及び
前記低域通過フィルタからの低域ろ波された出力をリミッティングするために前記低域通過フィルタに接続されたリミッタを含み、
前記リミッタが、前記低域ろ波された出力を基準電圧と比較することにより前記低域ろ波された出力をリミッティングするように構成され、
前記ディジタル−アナログ変換器サブシステムが、
マルチビットデータ出力を作り出すことにより単一ビットディジタルデータ入力の受信に応答するパターン発生器、
出力を生成することにより前記パターン発生器からのマルチビットデータ出力の受信に応答するディジタル−アナログ変換器（ＤＡＣ）、及び
前記パターン発生器により供給された複数のマルチビット出力をループさせ、それによりマルチビットデータ値を前記ＤＡＣに前記パターン発生器からの利用可能な速度より高い速度で供給するために構成されたマルチプレクサを含み、
前記パターン発生器が、複数の１から１個の０への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを生成することを特徴とするシステム。
【請求項４】
磁気媒体書き込み補償システムであって、
ディジタル−アナログ変換器サブシステム、
前記ディジタル−アナログ変換器サブシステムからの出力信号を低域ろ波するために前記ディジタル−アナログ変換器サブシステムに接続された低域通過フィルタ、及び
前記低域通過フィルタからの低域ろ波された出力をリミッティングするために前記低域通過フィルタに接続されたリミッタを含み、
前記リミッタが、前記低域ろ波された出力を基準電圧と比較することにより前記低域ろ波された出力をリミッティングするように構成され、
前記ディジタル−アナログ変換器サブシステムが、
マルチビットデータ出力を作り出すことにより単一ビットディジタルデータ入力の受信に応答するパターン発生器、
出力を生成することにより前記パターン発生器からのマルチビットデータ出力の受信に応答するディジタル−アナログ変換器（ＤＡＣ）、及び
前記パターン発生器により供給された複数のマルチビット出力をループさせ、それによりマルチビットデータ値を前記ＤＡＣに前記パターン発生器からの利用可能な速度より高い速度で供給するために構成されたマルチプレクサを含み、
前記パターン発生器が、複数の０から１個の１への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを生成することを特徴とするシステム。
【請求項５】
前記ディジタル−アナログ変換器サブシステムが、バイナリ信号を出力信号に変換するように適応されることを特徴とする、請求項１乃至４の何れか１つに記載のシステム。
【請求項６】
前記低域通過フィルタが、各々が前記ディジタル−アナログ変換器サブシステムと前記リミッタの間の信号経路の内外で切り替え可能な複数のフィルタであることを特徴とする、請求項１乃至４の何れか１つに記載のシステム。
【請求項７】
前記低域通過フィルタがプログラム可能なフィルタであることを特徴とする、請求項１乃至４の何れか１つに記載のシステム。
【請求項８】
前記リミッタが更に、前記リミッタの内外で複数の基準電圧の何れかに切り替えられ、それにより前記低域ろ波された出力を切り替え可能な前記基準電圧の何れかと比較するように構成されることを特徴とする、請求項１乃至４の何れか１つに記載のシステム。
【請求項９】
磁気媒体書き込み補償のための遅延を生成するための方法であって、
（Ａ）バイナリ入力信号の受信に応答してディジタル−アナログ変換器サブシステム出力を発生し、
（Ｂ）前記ディジタル−アナログ変換器サブシステム出力信号を低域ろ波し、及び
（Ｃ）前記低域ろ波されたディジタル−アナログ変換器サブシステム出力信号をリミッティングする諸ステップから成り、
前記ディジタル−アナログ変換器サブシステム出力の発生が前記バイナリ出力信号の遷移に応答し、
前記ステップ（Ａ）が、
（Ａｌ）単一ビットディジタルデータ入力に対応するマルチビットデータパターンを発生し、
（Ａ２）前記マルチビットパターンに対応してディジタル−アナログ変換器サブシステムからディジタル−アナログ変換器サブシステム出力を生成し、
（Ａ３）マルチビットパターンを前記ディジタル−アナログ変換器（ＤＡＣ）に前記パターン発生器からの利用可能な速度より高い速度で供給するために、パターン発生器により供給された複数のマルチビットパターンを多重化し、
（Ａ４）前記パターン発生器が、１個の１から複数の０への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを発生し、
（Ａ５）前記パターン発生器が、１個の０から複数の１への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを発生し、
（Ａ６）前記パターン発生器が、複数の１から１個の０への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを発生し、及び
（Ａ７）前記パターン発生器が、複数の０から１個の１への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを発生する諸ステップから成り、
前記ステップ（Ｂ）が、
（Ｂ１）前記ディジタル−アナログ変換器サブシステム出力を低域ろ波するために、複数の低域通過フィルタの１つを信号経路に入れたり信号経路から切り離したりし、
（Ｂ２）低域通過フィルタのカットオフ周波数を調整する諸ステップから成ることを特徴とする方法。
【請求項１０】
磁気媒体書き込み補償システムであって、
Ａ．連続したレベルを含むデータ信号を受信するための手段であって、各レベルは関連するビット周期で生じ、２つの予め定められたバイナリレベルの１つに等しい手段、
Ｂ．連続した前記各データ信号の前記バイナリレベル間を遷移する予め定められたサブパターンの出現に応答して、前記サブパターンに関連する少なくとも１つのビット周期に対応するレベルがレベルＬ（Ｌは２つの前記予め定められたバイナリレベルの間にある）にあることを除いて前記データ信号と実質的に同じであるディジタル−アナログ変換された信号を発生するためのディジタル−アナログ変換器サブシステム、
Ｃ．低域ろ波されたデータ信号を発生するために前記ディジタル−アナログ変換されたデータ信号に応答する低域通過フィルタであって、カットオフ周波数Ｆcにより特徴づけられる低域通過フィルタ、及び
Ｄ．書き込み駆動信号を発生するために前記低域ろ波されたデータ信号に応答するリミッタであって、しきい値ＴＨを有し、前記低域ろ波されたデータ信号がＴＨを上回るときに前記書き込み駆動信号は第１のバイナリ値を有し、前記低域ろ波されたデータ信号がＴＨを下回るときに前記書き込み駆動信号は第２のバイナリ値を有し、Ｌ、Ｆc、及びＴＨが前記データ信号の前記対応するバイナリレベル遷移に関連する前記書き込み駆動信号のバイナリレベル遷移の予め定められた遅延Ｄに影響するリミッタから成り、
前記ディジタル−アナログ変換器サブシステムが、
マルチビットデータ出力を作り出すことにより単一ビットディジタルデータ入力の受信に応答するパターン発生器、
出力を生成することにより前記パターン発生器からのマルチビットデータ出力の受信に応答するディジタル−アナログ変換器（ＤＡＣ）、及び
前記パターン発生器により供給された複数のマルチビット出力をループさせ、それによりマルチビットデータ値を前記ＤＡＣに前記パターン発生器からの利用可能な速度より高い速度で供給するために構成されたマルチプレクサを含み、
前記パターン発生器が、１個の１から複数の０への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを生成することを特徴とするシステム。
【請求項１１】
磁気媒体書き込み補償システムであって、
Ａ．連続したレベルを含むデータ信号を受信するための手段であって、各レベルは関連するビット周期で生じ、２つの予め定められたバイナリレベルの１つに等しい手段、
Ｂ．連続した前記各データ信号の前記バイナリレベル間を遷移する予め定められたサブパターンの出現に応答して、前記サブパターンに関連する少なくとも１つのビット周期に対応するレベルがレベルＬ（Ｌは２つの前記予め定められたバイナリレベルの間にある）にあることを除いて前記データ信号と実質的に同じであるディジタル−アナログ変換された信号を発生するためのディジタル−アナログ変換器サブシステム、
Ｃ．低域ろ波されたデータ信号を発生するために前記ディジタル−アナログ変換されたデータ信号に応答する低域通過フィルタであって、カットオフ周波数Ｆcにより特徴づけられる低域通過フィルタ、及び
Ｄ．書き込み駆動信号を発生するために前記低域ろ波されたデータ信号に応答するリミッタであって、しきい値ＴＨを有し、前記低域ろ波されたデータ信号がＴＨを上回るときに前記書き込み駆動信号は第１のバイナリ値を有し、前記低域ろ波されたデータ信号がＴＨを下回るときに前記書き込み駆動信号は第２のバイナリ値を有し、Ｌ、Ｆc、及びＴＨが前記データ信号の前記対応するバイナリレベル遷移に関連する前記書き込み駆動信号のバイナリレベル遷移の予め定められた遅延Ｄに影響するリミッタから成り、
前記ディジタル−アナログ変換器サブシステムが、
マルチビットデータ出力を作り出すことにより単一ビットディジタルデータ入力の受信に応答するパターン発生器、
出力を生成することにより前記パターン発生器からのマルチビットデータ出力の受信に応答するディジタル−アナログ変換器（ＤＡＣ）、及び
前記パターン発生器により供給された複数のマルチビット出力をループさせ、それによりマルチビットデータ値を前記ＤＡＣに前記パターン発生器からの利用可能な速度より高い速度で供給するために構成されたマルチプレクサを含み、
前記パターン発生器が、１個の０から複数の１への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを生成することを特徴とするシステム。
【請求項１２】
磁気媒体書き込み補償システムであって、
Ａ．連続したレベルを含むデータ信号を受信するための手段であって、各レベルは関連するビット周期で生じ、２つの予め定められたバイナリレベルの１つに等しい手段、
Ｂ．連続した前記各データ信号の前記バイナリレベル間を遷移する予め定められたサブパターンの出現に応答して、前記サブパターンに関連する少なくとも１つのビット周期に対応するレベルがレベルＬ（Ｌは２つの前記予め定められたバイナリレベルの間にある）にあることを除いて前記データ信号と実質的に同じであるディジタル−アナログ変換された信号を発生するためのディジタル−アナログ変換器サブシステム、
Ｃ．低域ろ波されたデータ信号を発生するために前記ディジタル−アナログ変換されたデータ信号に応答する低域通過フィルタであって、カットオフ周波数Ｆcにより特徴づけられる低域通過フィルタ、及び
Ｄ．書き込み駆動信号を発生するために前記低域ろ波されたデータ信号に応答するリミッタであって、しきい値ＴＨを有し、前記低域ろ波されたデータ信号がＴＨを上回るときに前記書き込み駆動信号は第１のバイナリ値を有し、前記低域ろ波されたデータ信号がＴＨを下回るときに前記書き込み駆動信号は第２のバイナリ値を有し、Ｌ、Ｆc、及びＴＨが前記データ信号の前記対応するバイナリレベル遷移に関連する前記書き込み駆動信号のバイナリレベル遷移の予め定められた遅延Ｄに影響するリミッタから成り、
前記ディジタル−アナログ変換器サブシステムが、
マルチビットデータ出力を作り出すことにより単一ビットディジタルデータ入力の受信に応答するパターン発生器、
出力を生成することにより前記パターン発生器からのマルチビットデータ出力の受信に応答するディジタル−アナログ変換器（ＤＡＣ）、及び
前記パターン発生器により供給された複数のマルチビット出力をループさせ、それによりマルチビットデータ値を前記ＤＡＣに前記パターン発生器からの利用可能な速度より高い速度で供給するために構成されたマルチプレクサを含み、
前記パターン発生器が、複数の１から１個の０への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを生成することを特徴とするシステム。
【請求項１３】
磁気媒体書き込み補償システムであって、
Ａ．連続したレベルを含むデータ信号を受信するための手段であって、各レベルは関連するビット周期で生じ、２つの予め定められたバイナリレベルの１つに等しい手段、
Ｂ．連続した前記各データ信号の前記バイナリレベル間を遷移する予め定められたサブパターンの出現に応答して、前記サブパターンに関連する少なくとも１つのビット周期に対応するレベルがレベルＬ（Ｌは２つの前記予め定められたバイナリレベルの間にある）にあることを除いて前記データ信号と実質的に同じであるディジタル−アナログ変換された信号を発生するためのディジタル−アナログ変換器サブシステム、
Ｃ．低域ろ波されたデータ信号を発生するために前記ディジタル−アナログ変換されたデータ信号に応答する低域通過フィルタであって、カットオフ周波数Ｆcにより特徴づけられる低域通過フィルタ、及び
Ｄ．書き込み駆動信号を発生するために前記低域ろ波されたデータ信号に応答するリミッタであって、しきい値ＴＨを有し、前記低域ろ波されたデータ信号がＴＨを上回るときに前記書き込み駆動信号は第１のバイナリ値を有し、前記低域ろ波されたデータ信号がＴＨを下回るときに前記書き込み駆動信号は第２のバイナリ値を有し、Ｌ、Ｆc、及びＴＨが前記データ信号の前記対応するバイナリレベル遷移に関連する前記書き込み駆動信号のバイナリレベル遷移の予め定められた遅延Ｄに影響するリミッタから成り、
前記ディジタル−アナログ変換器サブシステムが、
マルチビットデータ出力を作り出すことにより単一ビットディジタルデータ入力の受信に応答するパターン発生器、
出力を生成することにより前記パターン発生器からのマルチビットデータ出力の受信に応答するディジタル−アナログ変換器（ＤＡＣ）、及び
前記パターン発生器により供給された複数のマルチビット出力をループさせ、それによりマルチビットデータ値を前記ＤＡＣに前記パターン発生器からの利用可能な速度より高い速度で供給するために構成されたマルチプレクサを含み、
前記パターン発生器が、複数の０から１個の１への前記入力データの遷移の受信に応答して、前記ＤＡＣ出力レンジの両端の何れにもない前記ＤＡＣからの出力に対応するマルチビットパターンを生成することを特徴とするシステム。
【請求項１４】
前記リミッタが、前記低域ろ波されたデータ信号を基準電圧と比較するために適合された比較器であることを特徴とする、請求項１０乃至１３の何れか１つに記載のシステム。
【請求項１５】
前記低域通過フィルタが、複数の予め定められた値から選択された値Ｆcによりプログラム可能であることを特徴とする、請求項１０乃至１３の何れか１つに記載のシステム。
【請求項１６】
Ｆcが時間の関数として変化することを特徴とする、請求項１５に記載のシステム。
【請求項１７】
Ｌが複数の予め定められた値から選択された値であることを特徴とする、請求項１０乃至１３の何れか１つに記載のシステム。
【請求項１８】
Ｌが前記サブパターンから決定されることを特徴とする、請求項１５に記載のシステム。
【請求項１９】
Ｌが時間の関数として変化することを特徴とする、請求項１０乃至１３の何れか１つに記載のシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電気信号遷移を遅延させるための方法及び装置に関し、更に詳細には、次の読み出しオペレーションの間に非線形ビットシフトを減少させるか除去する方法で、磁気記憶媒体に書き込まれた信号遷移を遅延させるための方法及び装置に関する。
【０００２】
【従来の技術】
一般に、従来の磁気記憶装置は、データを磁気記憶媒体中の１つ又は複数のデータトラック上で読み書きする。例えば、従来のハードディスクドライブでは、データトラックは１つ又は複数のディスクの片面又は両面上の同心リングである。データをトラックに書き込むために、ディスクは予め定められた速度で回転し、トラックの上に浮いている磁気書き込みヘッドは、書き込まれるデータを表す電気信号を、同様にデータを表すトラック上の磁場遷移に変換する。トラック上の小さな磁区が各ビットを表す。磁化の方向を１つの磁区から他の磁区へシフトさせることが「遷移」を作り出す。浮いている磁気読み出しヘッドが遷移の上を通過するとき、読み出しヘッドは電気パルスを生成する。
【０００３】
従って、ディジタルデータは、従来の磁気記憶装置に磁気遷移の有無として記憶される。例えば、読み出しのとき、遷移が磁気パルスを１ビット時間で生成することはビット値１を表し、パルスの欠如はビット値０を表す。例えば、（ビット時間を決定する）ビットクロックはデータに埋め込まれ、ディスクからデータを読み出すとすぐに回復される。種々の符号化方式が、そのようなデータの記憶に利用できる。例えば、非ゼロ復帰逆転（ＮＲＺＩ）符号化は１を表すためにパルスを利用し、０を表すためにパルスの欠如を利用する。従って、３個の１のストリングは、磁気媒体での磁化の方向の３個の連続したシフトとして表される。
【０００４】
【発明が解決しようとする課題】
多様な欠点（例えば、符号間干渉、パルス圧縮、パルスエッジ変位、又は記録媒体の非線形性による非線形遷移シフト）が、遷移（又はパルス）を定格「ビット時間」位置からシフトする。種々の方法が、これらの欠点を補償するために利用されてきた。補償方式は、例えば、（Jusuf 他に与えられた）米国特許第６，１３３，８６１号、及び（Ueno に与えられた）米国特許第６，１５７，５０６号で論じられ、その全体を本明細書で参照する。一般に、補償手法は書き込みヘッドにより書き込まれたデータ領域の位置をシフトするために書き込み信号を遅延させ、それにより領域を補償された位置（即ち、ビット時間と一致する読み出しビットとなる位置）の近くに配置する。
【０００５】
しかし、従来の補償方式は遅延の選択において限定された柔軟性のみを提供し、それにより書き込まれた磁区をシフトしてもよい量を限定し、従って、利用可能な補償の量を限定する。従って、ディスク書き込み信号を補償するための柔軟なシステム及び方法が強く望まれる。
【０００６】
【課題を解決するための手段】
本発明の原理によるシステム及び方法では、磁気媒体書き込み補償回路は、（符号化される）データ値をディジタル−アナログ変換すること、ディジタル−アナログ変換された信号を低域ろ波すること、及び磁気媒体に書き込むときに信号遷移の所望する位置シフトに対応する所望する時間遅延を生成するためにろ波された信号をリミッティングすることにより、磁気媒体書き込み補償のための正確に制御された遅延を生成する。与えられたリミッティングレベルに対して、信号遷移の振幅が調整される程度は遅延の量を決定する。即ち、「部分的な振幅」信号が信号に加えられ、ろ波される。ろ波された合成信号は、出力書き込み信号に対する所望する時間補償を提供するレベルに制限される。
【０００７】
図示された実施例では、単一ビットのデータ値をマルチビット値に変換し、次にマルチビット値をマルチレベル出力信号にディジタル−アナログ変換器（ＤＡＣ）を介して変換することが、「部分的な振幅」信号を生成する。単一ビット値は１と呼ばれるか、又は０は高若しくは低電圧値、正若しくは負の電流により表され、正若しくは負の論理を利用してもよい。回路のタイミングにより、マルチレベル出力信号は、いくつかの可能なレベルの１つでの単一出力の形態を取ってもよく、又は（所望する書き込み遅延を提供するレベルに制限されたろ波された信号を有する）多くの可能な出力レベルでの一連の信号でもよい。
【０００８】
【発明の実施の形態】
本発明の原理による書き込み補償システム１００の実施例が、図１のブロック線図に描かれている。この図示された実施例では、ディジタル−アナログ変換器サブシステム１０２は、パターン発生器１０４、マルチプレクサ１０６、及びＤＡＣ１０８を含む。オペレーションでは、パターン発生器１０４はデータ（例えば、ＮＲＺＩデータ）を受け取り、チャネルコード（即ち、磁気媒体に書き込まれるコード）を作り出す。この図示された実施例では、パターン発生器１０４により生成されたチャネルコードは、マルチビットコードである。即ち、パターン発生器１０４で受信されたデータの各ビットに対して、パターン発生器１０４はマルチビット出力を生成する。この実施例では、各マルチビット出力は、ＤＡＣ１０８により「アナログ」値に変換される。パターンメモリが、所望するマルチビット出力を生成するために利用できる。
【０００９】
メモリ素子の制限されたスピードのために、マルチプレクサ１０６は、複数のパターン発生器メモリ構成要素（図示されない）を選択し、従って、単一メモリのメモリアクセス時間により許されるより高い速度での変換のためにＤＡＣ１０８にマルチビット値を供給するために利用できる。即ち、例えば、パターン発生器メモリは与えられた単一ビットのデータ入力に対する８ビット値を発生でき、他のパターン発生器メモリは次のシーケンシャルデータビットに対する８ビット値、等を発生できる。同じ点で、シーケンスは第１のパターン発生器メモリから繰り返す。パターン発生器メモリがアクセスされているとき、マルチプレクサは第１のパターン発生器メモリから最後のパターン発生器メモリまでを「ループ」し、ＤＡＣ１０８に単一ビットの入力値のシーケンスに対応する８ビット値のシーケンスを供給する。ＤＡＣ１０８の十分な変換スピードで本発明の原理による補償システムを利用する実施例では、パターン発生器１０４は各データ入力に対する複数のマルチビット値を生成できる。この方法で、ディジタル−アナログ変換器サブシステム１０２は、各データ入力に対する複数の可変電圧出力を生成でき、それにより（図３に関連する記載で論じられるように）更に正確な遅延をもたらす。マルチプレクサ１０６は、パターン発生器１０４からのデータ値をＤＡＣ１０８により要求されるレベルにレベルシフトする追加的役割を果たすことができる。例えば、パターン発生器１０４は、ＣＭＯＳメモリ技術で、ＣＭＯＳレベルの出力を用いて実施できる。例えば、もしＤＡＣ１０８が異なる技術（例えば、ＥＣＬ）で実施されたら、マルチプレクサ１０６は、パターン発生器１０４からのＣＭＯＳ出力をＤＡＣ１０８と互換性があるＥＣＬ出力に変換できる。
【００１０】
パターン発生器１０４、マルチプレクサ１０６、及びＤＡＣ１０８は、互いに受け入れることができる速度で同期する。即ち、もしＤＡＣ１０８がパターン発生器１０４で受信された各データビットに対して２つの異なる可変電圧出力レベルを有することができる出力信号を生成し、パターン発生器１０４がＤＡＣに供給するためにマルチプレクサが順次にループする４つのパターンメモリを含めば、各パターンメモリはビットレートの半分で同期し、マルチプレクサ及びＤＡＣはビットレートの２倍で同期する。加えて、フィルタ１１０のカットオフ周波数は、ＤＡＣ変換速度に対する調整を受け入れるために比例して調整される。例えば、もし変換速度が２倍にされたら、比例内挿を達成するためにフィルタカットオフ周波数は２倍にされる。図示された実施例では、補償システム１００は、異なるカットオフ周波数を有するフィルタを信号経路に入れたり信号経路から切り離したりすることにより、又はプログラム可能なフィルタのパラメータを調整することによりフィルタカットオフ周波数を変更する。この方法で、本発明の原理による補償システム１００は、フィルタ特性、ＤＡＣ変換速度、及び各入力データビット専用の可変出力の数（全て１ビット時間の間）を変更する。例えば、これは、補償システム１００が特定の媒体の変化に応答して遅延を微調整することを可能にする。この図示された実施例では、フィルタ１１０の出力を基準電圧Ｖrefと比較するために接続される比較器１１２が、リミッタとして作動する。
【００１１】
（ディジタル−アナログ変換器１０８、フィルタ１１０、リミッタ１１１の効果を含む）本発明の原理による補償システムのオペレーションが、図２及び図３の信号ダイアグラムによって更に詳細に描かれる。図２の実施例では、補償システム１００は、補償された変換器駆動信号を生成するために１つの可変電圧出力／データビットの形態を取ることができる信号を使用する。波形２００は、補償システム１００を駆動する基本クロック信号のその信号である。この実施例では、ビット時間Ｔbは、クロック波形の各立ち上がりエッジにより境界を定められる。即ち、ビット時間はクロック時間Ｔcに等しく、ディジタル−アナログ変換はクロック信号の立ち上がりエッジと実質的に同時のその出力の振幅を変化させる機能を有する。波形２０２は、（例えば、補償回路１００に（書き込まれるデータとして）供給される）バイナリ信号のその信号である。波形の各ビットは、１ビット時間Ｔbを占める。前に記載したように、入力波形２０２は生データを表すが、補償システムにより受信されたデータ（即ち、波形２０２により表されるデータ）は１つの符号化方式（例えば、ＮＲＺ又はＮＲＺＩ符号化）を使用して更に頻繁に符号化される。
【００１２】
波形２０４は、（例えば、本発明の原理によるディジタル−アナログ変換器サブシステム１０２により生成された）可変電圧出力を表す。前に記載したように、ディジタル−アナログ変換器サブシステム１０２はＤＡＣ１０８を含み、ＤＡＣ１０８は２n個の異なる可変電圧レベル（ｎは、ＤＡＣのビット数）を可能にする。この図示された実施例では、補償システム１００は、以下で更に詳細に記載されるように、補償遅延を生成するために、第２のビット時間Ｔb2及び第１０のビット時間Ｔb10の間にハーフスケール出力電圧２０６、２０８（Ｌで示される）をそれぞれ生成する。ディジタル−アナログ変換された波形２０４を低域通過ろ波することは、波形２１０をもたらす。波線２１２は、リミッタ１１１のしきい値レベルを示す。ディジタル−アナログ変換器サブシステム１０２は、連続した各データ信号のバイナリレベル間を遷移する予め定められたサブパターンの出現に応答して、サブパターンに関連する少なくとも１つのビット周期に対応するレベルがレベルＬ（Ｌは２つの前記予め定められたバイナリレベルの間にある）にあることを除いて前記データ信号と実質的に同じであるディジタル−アナログ変換された信号を発生する。
【００１３】
波形２１４は、（信号２１０が比較器のしきい値を通過するときに状態を変化させる）リミッタ１１１の出力に対応する。可変電圧レベル出力、ろ波、及びリミッティングの組み合わせにより作り出された立ち上がりエッジ遅延は、ＤＲ１、ＤＲ２、ＤＲ３と呼ばれる。補償器１００は、遅延ＤＲ１を作り出す。波形２０４を低域通過ろ波することは、波形２１０をもたらすために遷移の立ち上がりエッジ及び立ち下がりエッジを平滑化してシフトし、補償値の振幅（例えば、２０６）により、遷移の立ち下がりエッジを更にシフトする。または、ビット時間Ｔb11の立ち上がりエッジの前に加えられる補償値２０８の場合、補償値はフィルタの遅延効果を除去した効果を有し、波形２１６により示されるように、信号を進ませる正味の効果を有する。ろ波された波形をリミッティングすることは、記録媒体（例えば、磁気ディスク）上の磁区の区分に対応する「ビット時間」クロックで一般に調整されるシーケンスを作り出す。「ビット時間」クロックは、当該技術分野で既知の手段によりデータから修復される。
【００１４】
波形２１６は、電磁変換器を作動させ、それにより磁気媒体の内部の磁区の磁化（特に、磁化遷移）を制御し、それにより波形２０２により表されるデータを記録するために使用されるチャネルコード、又は駆動信号を表す。この図示された実施例では、本発明の原理による補償器が、ＰＲ１とラベルされた駆動信号のその部分を加えることにより、順番に後続する２個の０を用いて、「１」から「０」へのデータ値の遷移を補償する。同様に、補償器は、ＰＲ２とラベルされた駆動信号のその部分を加えることにより、先導する３個の連続する０を用いて、「０」から「１」へのデータ値の遷移を補償する。波形２０２、２０４、２１０、２１４、及び２１６により図示されるように、補償器により作り出された遅延の量は、可変電圧出力（例えば、２０６）を変化させることにより調整される。前に記載したように、可変電圧出力（例えば、２０６）の振幅はＤＡＣを調整することにより変更され、フィルタ１１０のカットオフ周波数は異なるカットオフ周波数を有するフィルタを信号経路に入れたり信号経路から切り離したりすることにより変更され、リミッタしきい値は、例えば、異なる基準を比較器回路１１２に入れたり比較器回路１１２から切り離したりすることにより同様に調整される。例えば、ＤＡＣ変換周波数を２倍にすることに対してフィルタ１１０のカットオフ周波数が２倍にされるように、フィルタ１１０のカットオフ周波数はＤＡＣ変換周波数の変更に比例して変更される。
【００１５】
図３の図示された実施例では、補償システム１００は、補償された変換器駆動信号を生成するために複数の可変−電圧レベル／データビットの形態を取ることができる出力信号を利用する。波形３００は、補償システム１００を駆動する基本クロック信号のその信号である。この図示された実施例では、ビット時間Ｔbは、クロック波形の複数の立ち上がりエッジ（この実施例では２つ）により境界を定められる。即ち、ビット時間はクロック時間Ｔcより大きく（この実施例ではＴb＝２Ｔc）、ディジタル−アナログ変換は各ビット時間内の複数のその出力の振幅を変化させる機能を有し、従って補償遅延のより細かい調整を可能にする。波形３０２は、（例えば、補償回路１００に（書き込まれるデータとして）供給される）バイナリ信号のその信号である。波形の各ビットは、１ビット時間Ｔb（即ち、２Ｔcクロック時間）を占める。前に記載したように、入力波形３０２は生データを表すが、補償システムにより受信されたデータ（即ち、波形３０２により表されるデータ）は１つの符号化方式（例えば、ＮＲＺ又はＮＲＺＩ符号化）を使用してより頻繁に符号化される。波形３０４は、（例えば、本発明の原理によるディジタル−アナログ変換器サブシステム１０２により生成された）可変電圧出力を表す。前に記載したように、ディジタル−アナログ変換器サブシステム１０２はＤＡＣの形態を取り、ＤＡＣは２n個の異なる可変電圧レベル（ｎは、ＤＡＣのビット数）を可能にする。この実施例では、補償システム１００は、以下で更に詳細に記載されるように、補償遅延を生成するために、第２のビット時間Ｔb2及び第５のビット時間Ｔb5の部分の間にハーフスケール出力電圧３０６、３０８をそれぞれ生成する。ディジタル−アナログ変換された波形３０４を低域通過ろ波することは、波形３１０をもたらす。波線３１２は、リミッタ１１１のしきい値レベルを示す。
【００１６】
波形３１４は、リミッタ１１１の出力に対応する。可変電圧レベル出力、ろ波、及びリミッティングの組み合わせにより作り出された立ち上がりエッジ遅延は、ＤＲ１、ＤＲ２と呼ばれる。補償器１００は、遅延ＤＲ１を作り出す。波形３０４を低域通過ろ波することは、波形３１０をもたらすために遷移の立ち上がりエッジ及び立ち下がりエッジを平滑化してシフトし、補償値の振幅（例えば、３０６）により、遷移の立ち下がりエッジを更にシフトする。または、ビット時間の立ち上がりエッジの前に加えられる補償値の場合、補償値はフィルタの遅延効果を除去した効果を有し、信号を進ませる正味の効果を有する。ろ波された波形をリミッティングすることは、記録媒体（例えば、磁気ディスク）上の磁区の区分に対応する「ビット時間」クロックで一般に調整されるシーケンスを作り出す。「ビット時間」クロックは、当該技術分野で既知の手段によりデータから修復される。
【００１７】
波形３１６は、電磁変換器を作動させ、それにより磁気媒体の内部の磁区の磁化（特に、磁化遷移）を制御し、それにより波形３０２により表されるデータを記録するために使用されるチャネルコード、又は駆動信号を表す。この実施例では、本発明の原理による補償器が、ＰＲ１とラベルされた駆動信号のその部分を加えることにより、順番に後続する２個の０を用いて、「１」から「０」へのデータ値の遷移を補償する。同様に、補償器は、ＰＲ２とラベルされた駆動信号のその部分を加えることにより、後続する単一の０を用いて、「０」から「１」へのデータ値の遷移を補償する。波形３０２、３０４、３１０、３１４、及び３１６により図示されるように、補償器により作り出された遅延の量は、可変電圧出力（例えば、３０６）を変化させることにより調整される。前に記載したように、可変電圧出力（例えば、３０６）の振幅はＤＡＣを調整することにより変更され、フィルタ１１０のカットオフ周波数は異なるカットオフ周波数を有するフィルタを信号経路に入れたり信号経路から切り離したりすることにより変更され、リミッタしきい値は、例えば、異なる基準を比較器回路１１２に入れたり比較器回路１１２から切り離したりすることにより同様に調整される。フィルタのカットオフ周波数はＤＡＣ変換周波数の変更に比例して変更される。
【００１８】
本発明の原理によるシステム及び方法では、磁気媒体書き込み補償回路が、所望する時間遅延を有する磁気媒体書き込み駆動信号を生成するために、データ値をディジタル−アナログ変換し、ディジタル−アナログ変換された信号をろ波してリミッティングすることにより、磁気媒体書き込み補償のための精密に制御された遅延を生成する。図４のブロック線図は、本発明の原理による典型的な磁気媒体補償システム１００を示す。システム１００は、符号器４００により符号化されたデータの受信に応答する。例えば、エラーチェックの間のエラーの可能性を減少させるために、一般に、データが磁気媒体に書き込まれる前に、ＮＲＺ又はＮＲＺＩ符号化を使用してデータは符号化される。そのような符号化は本発明と関連して使用され、従って、これらの記載及び図面は符号化されたデータに言及する。しかし、本発明の利点は、符号化又は符号化のタイプとは無関係に利用可能である。
【００１９】
磁気媒体補償システム１００は、ディジタル−アナログ変換器サブシステム１０２、フィルタ１１０、及びリミッタ１１１を直列に含む。オペレーションでは、ディジタル−アナログ変換器サブシステム１０２が、「アナログ」データ信号を生成するために符号化されたデータ信号の振幅を変化させる。（図２及び図３に関連する議論で記載されたように）ディジタル−アナログ変換は異なる速度で行われ、従って、１つ又は複数の出力レベルを各ビット時間にもたらす。本発明の図示された実施例では、低域通過フィルタ１１０がディジタル−アナログ変換された信号をろ波する。例えば、低域通過フィルタ１１０は、信号流路への選択挿入のために適応されたプログラム可能な低域通過フィルタ又は低域通過フィルタのバンク(bank)として実施される。そのような選択可能なフィルタ実施例を仮定すると、振幅出力の所望する内挿を提供するためにフィルタカットオフ周波数が選択される。例えば、もしディジタル−アナログ変換器の変換速度が２倍にされたら、カットオフ周波数はＤＡＣからの出力レベル、変換周波数、及び（電流駆動信号を生成するためにろ波された（ディジタル−アナログ変換された）信号を制限する）リミッタ１１１に対するリミッティングしきい値の間の所望する関係を維持するために、変換周波数を２倍にすることを受け入れるように調整される。駆動信号は入力データを磁気媒体の内部の磁区に「書き込む」ために使用され、従って、（一般的に符号化された）データを記憶する。システム１００のディジタル−アナログ変換、ろ波、及びリミッティング特性は、媒体上のデータの定格位置の変更に影響する。リミッティングしきい値は、所定のディジタル−アナログ変換に対して所定の遅延を生成するように設定される。
【００２０】
図５のフローチャートは、本発明の原理による補償プロセスのオペレーションを描く。プロセスはステップ５００で始まり、補償遅延要件が決定されるステップ５０２へ進む。この決定は、例えば、データが書き込まれる媒体の品質、又は書き込みを行うための変換器の品質に関して行われる測定に基づく。ステップ５０２から、プロセスは、ステップ５０２で決定されたような所望する遅延をもたらすために本発明の原理による１つ又は複数の補償遅延パラメータが調整されるステップ５０４へ進む。図１〜図４に関する議論で更に詳細に記載したように、パラメータ（例えば、可変電圧出力の振幅、フィルタカットオフ周波数、及び／又はリミッタしきい値）が補償遅延を変更するために調整される。ステップ５０４から、プロセスは、補償器が入力データに対応した可変電圧出力を生成するステップ５０６へ進む。前に記載したように、可変電圧出力は（例えば）ＤＡＣにより生成される。ステップ５０６から、プロセスは、可変電圧出力が可変電圧出力の立ち上がりエッジ及び立ち下がりエッジにスロープを与えるために低域通過ろ波されるステップ５０８へ進む。ステップ５０８のろ波の後、プロセスは、ろ波された出力がチャネルコード駆動信号を生成するために制限されるステップ５１０へ進む。ステップ５１０から、プロセスは、データが到着したときに補償器がデータ処理を継続するステップ５１２へ進むか、又は、例えば、ディスクドライブがシャットダウンしたとき、プロセスはステップ５１４の終了へ進む。
【００２１】
本発明の種々の典型的な実施例が開示されたが、本発明の精神及び範囲から逸脱することなく本発明の長所を達成する種々の変形及び変更が可能であることが当業者には明らかである。同じ機能を果たす他の構成要素が適切に置換できることが当業者には明らかである、更に、本発明の方法は、適切なオブジェクト若しくはプロセッサ命令を使用する全てのソフトウェア実施例、又は同じ結果を達成するためにハードウェア、ソフトウェア、及び／若しくはファームウェアの組み合わせを利用する混合実施例のいずれでも達成できる。可変レベル信号は、可変電圧又は可変電流の実施例を含む多様な方法で実施できる。フローチャートの使用を通して図示されたプロセスは厳密な線形プロセスではなく、代わりのフローも本発明の範囲内で実施できる。特定の機能を達成するために利用されるロジック及び／又は命令の特定の形態、並びに発明の構想に対する他の変更は請求項に含まれる。
【００２２】
本発明の特定の実施例の以上の記載は、図示及び説明の目的のために呈示された。網羅的であることを意図するものではなく、本発明を開示された形態に限定するものではなく、上記技術の観点から多くの変更及び変形が可能である。実施例は本発明の原理及びその応用を最もよく説明するために選択されて記載され、それにより当業者が本発明を最もよく利用することを可能にする。本発明の範囲は、請求項によってのみ制限される。
【図面の簡単な説明】
【図１】  本発明の原理による磁気媒体書き込み補償システムのブロック線図である。
【図２】  補償信号に対して適切な遅延を作り出す本発明の原理による磁気媒体書き込み補償システムによるプロセスを図示する波形図である。
【図３】  複数の可変電圧出力／ビット時間を使用して補償信号に対して適切な遅延を作り出す本発明の原理による磁気媒体書き込み補償システムによるプロセスを図示する波形図である。
【図４】  本発明の原理による磁気媒体書き込み補償システムのブロック線図である。
【図５】  本発明の原理による磁気媒体補償のプロセスを表すフローチャートである。
【符号の説明】
１００      磁気媒体補償システム
１０２      ディジタル−アナログ変換器サブシステム
１０４      パターン発生器
１０６      マルチプレクサ
１１０      低域通過フィルタ
１１１      リミッタ
１１２      比較器
２０２、２０４、２１０、２１４、２１６      波形
２０６、２０８      ハーフスケール出力電圧
３０２、３０４、３１０、３１４、３１６      波形
３０６、３０８      ハーフスケール出力電圧
４００      符号器
【図１】
0003908972.tif 000002
【図２】
0003908972.tif 000003
【図３】
0003908972.tif 000004
【図４】
0003908972.tif 000005
【図５】
0003908972.tif 000006