(57)【特許請求の範囲】
【請求項１】
走査線とデータ線との交差に対応して設けられた画素を駆動する表示装置の駆動回路であって、
前記走査線を１本ずつ選択して、当該選択した走査線に対して選択電圧を印加する一方、それ以外の走査線に対して非選択電圧を走査線に印加する走査線駆動回路であって、
前記走査線を複数本まとめてブロック化し、当該ブロック化されたブロックにおいて、前記選択電圧の極性を、前記データ線に印加されるオン電圧およびオフ電圧の中間値を基準として走査線の１本選択する毎に反転するとともに、
前記ブロックにあって最後に選択される走査線の選択電圧と当該ブロックの次のブロックにあって最初に選択される走査線の選択電圧との極性を同一とする走査線駆動回路と、
データ線に対し、
前記走査線が選択されて選択電圧が印加されたときに、当該走査線と当該データ線との交差に対応する画素にて表示すべき内容と当該選択電圧の極性とに応じてオン電圧またはオフ電圧を印加するデータ線駆動回路と
を具備することを特徴とする表示装置の駆動回路。
【請求項２】
前記ブロックを構成する走査線数と当該ブロックの次のブロックを構成する走査線数とが異なる
ことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項３】
前記データ線駆動回路は、
前記ブロックにあって最初に選択された走査線に選択電圧が印加されたとき、または、前記ブロックにあって最後に選択された走査線に選択電圧が印加されたときの少なくとも一方において、
前記オン電圧または前記オフ電圧を補正する
ことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項４】
前記走査線駆動回路は、
前記ブロックにあって最初に選択された走査線に選択電圧が印加されたとき、または、前記ブロックにあって最後に選択された走査線に選択電圧が印加されたときの少なくとも一方において、
当該選択電圧または当該選択電圧印加時間を補正する
ことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項５】
前記走査線駆動回路は、
前記ブロックの境界が垂直走査期間毎に順次シフトするように、前記走査線のブロック化を実行する
ことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項６】
前記走査線駆動回路は、
前記ブロックにあって最初または最後に選択される走査線に対して、前記選択電圧に替えて前記非選択電圧を印加する
ことを特徴とする請求項５に記載の表示装置の駆動回路。
【請求項７】
前記データ線駆動回路は、
前記ブロックにあって最初または最後に選択される走査線に選択電圧が印加されたとき、前記オン電圧または前記オフ電圧を補正する
ことを特徴とする請求項５に記載の表示装置の駆動回路。
【請求項８】
前記走査線駆動回路は、
前記ブロックにあって最初に選択された走査線に選択電圧が印加されたとき、または、前記ブロックにあって最後に選択された走査線に選択電圧が印加されたときの少なくとも一方において、
当該選択電圧または当該選択電圧印加時間を補正する
ことを特徴とする請求項５に記載の表示装置の駆動回路。
【請求項９】
走査線とデータ線との交差に対応して設けられた画素を駆動する表示装置の駆動方法であって、
前記走査線を１本ずつ選択して、当該選択した走査線に対して選択電圧を印加する一方、それ以外の走査線に対して非選択電圧を走査線に印加し、かつ、
前記走査線を複数本まとめてブロック化し、当該ブロック化されたブロックにあっては、前記選択電圧の極性を、前記データ線に印加されるオン電圧およびオフ電圧の中間値を基準として走査線の１本選択する毎に反転するとともに、
前記ブロックにあって最後に選択される走査線の選択電圧と当該ブロックの次のブロックにあって最初に選択される走査線の選択電圧との極性を同一とし、
データ線に対し、
前記走査線が選択されて選択電圧が印加されたときに、当該走査線と当該データ線との交差に対応する画素にて表示すべき内容と当該選択電圧の極性とに応じてオン電圧またはオフ電圧を印加する
ことを特徴とする表示装置の駆動方法。
【請求項１０】
走査線とデータ線との交差に対応して設けられた画素を備える表示装置であって、
前記走査線を１本ずつ選択して、当該選択した走査線に対して選択電圧を印加する一方、それ以外の走査線に対して非選択電圧を走査線に印加する走査線駆動回路であって、
前記走査線を複数本まとめてブロック化し、当該ブロック化されたブロックにあっては、前記選択電圧の極性を、前記データ線に印加されるオン電圧およびオフ電圧の中間値を基準として走査線の１本選択する毎に反転するとともに、
前記ブロックにあって最後に選択される走査線の選択電圧と当該ブロックの次のブロックにあって最初に選択される走査線の選択電圧との極性を同一とする走査線駆動回路と、
データ線に対し、
前記走査線が選択されて選択電圧が印加されたときに、当該走査線と当該データ線との交差に対応する画素にて表示すべき内容と当該選択電圧の極性とに応じてオン電圧またはオフ電圧を印加するデータ線駆動回路と
を具備することを特徴とする表示装置。
【請求項１１】
前記表示装置は、
前記画素のそれぞれは、画素電極と、当該画素電極と前記データ線との間に設けられた二端子型スイッチング素子とを含み、
前記データ線の延在方向において隣接した前記画素電極の間には、当該画素電極と電気的に分離された導電部が介在することを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記導電部は、前記データ線の一部を前記データ線の延在方向とは異なる方向に突出させた突出部であることを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記データ線とは電気的に分離された状態で、前記データ線の延在方向とは異なる方向に延在し、かつ、それぞれが共通接続された複数の導電線をさらに有し、
前記導電線のそれぞれが前記導電部に相当することを特徴とする請求項１１に記載の表示装置。
【請求項１４】
前記画素は、
前記走査線または前記データ線のいずれか一方に一端が接続された二端子型スイッチング素子と、
前記走査線または前記データ線のいずれか他方と、前記二端子型スイッチング素子の他端に接続された画素電極との間に電気光学物質が挟持された電気光学容量と
を含むことを特徴とする請求項１０に記載の表示装置。
【請求項１５】
前記二端子型スイッチング素子は、導電体／絶縁体／導電体の構造を有することを特徴とする請求項１４に記載の表示装置。
【請求項１６】
請求項１０乃至１５のいずれかに記載の表示装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、薄膜ダイオードによって画素をスイッチングする構成において、表示品位の低下を抑えつつ低消費電力化を図った表示装置、その駆動回路、その駆動方法、および、電子機器に関する。
【０００２】
【従来の技術】
近年、液晶の電気光学的変化を用いた表示装置が、薄型・小型・低消費電力等いった特長を生かして、陰極線管（ＣＲＴ）に代わるディスプレイ・デバイスとして、各種電子機器やテレビジョンなどに広く用いられつつある。
【０００３】
この表示装置は、駆動方式等によって分類すると、スイッチングにより画素を駆動するアクティブ・マトリクス型と、スイッチング素子を用いないで画素を駆動するパッシブ・マトリクス型とに大別することができる。このうち、前者に係るアクティブ・マトリクス型では、スイッチング素子の種類によって、さらに、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）などの三端子型スイッチング素子を用いる型と、薄膜ダイオード（ＴＦＤ：Thin Film Diode）などの二端子型スイッチング素子を用いる型とに大別することができるが、後者の二端子型スイッチング素子を用いる型の方が、配線の交差部分がないために、配線間の短絡不良が原理的に発生しない点、成膜工程およびフォトリソグラフィ工程を短縮できる点、さらに低消費電力に向いている点において有利とされている。
【０００４】
一方、二端子型スイッチング素子によって画素をスイッチングする表示装置においては、表示品位を低下させる様々なモードが存在する。ただし、最終的には、データ線（セグメント電極）がとり得る２つの電圧が印加される期間の割合が、いかなるパターンを表示させたとしても半分ずつとなる、という４値駆動法（１／２Ｈセレクト、１Ｈ反転）を採用すると、このような表示品位の低下を解消することが知られている。
【０００５】
ところで、特にＰＤＡ（Personal Digital Assistant）や携帯電話などのような携帯型電子機器にあっては、電池駆動が原則であるため、低消費電力であることの要求が強い。このため、携帯型電子機器に適用される表示装置にも、低消費電力であることが強く求められている。
【０００６】
さらに、この種の携帯型電子機器には、近年、音楽再生のような様々な機能が追加されつつあり、こうした新機能に割り当てられる電力を捻出するためにも、表示装置の消費電力についてはたとえ１ｍＷでも削減したい、という要求すら存在している状況にある。
【０００７】
一方、近年では、表示装置には、単純な黒白表示のみならず、豊かな中間階調で表示を行う高階調表示化も要求されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記４値駆動法において、中間階調表示を行うと、データ線の電圧切替頻度が高くなるので、データ線に付随する容量によって無駄に電力が消費される、という欠点があった。一方、上記４値駆動法（１／２Ｈセレクト、１Ｈ反転）を採用しないと、今度は、モードによっては、表示品位が低下する、という問題が発生することになる。
【０００９】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、表示示品位の低下を抑えつつ、低消費電力化を図ることが可能な表示装置、その駆動回路、その駆動方法および電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の実施形態に係る表示装置の駆動回路は、走査線とデータ線との交差に対応して設けられた画素を駆動する表示装置の駆動回路であって、前記走査線を１本ずつ選択して、当該選択した走査線に対して選択電圧を印加する一方、それ以外の走査線に対して非選択電圧を走査線に印加する走査線駆動回路であって、前記走査線を複数本まとめてブロック化し、当該ブロック化されたブロックにおいて、前記選択電圧の極性を、前記データ線に印加されるオン電圧およびオフ電圧の中間値を基準として走査線の１本選択する毎に反転するとともに、前記ブロックにあって最後に選択される走査線の選択電圧と当該ブロックの次のブロックにあって最初に選択される走査線の選択電圧との極性を同一とする走査線駆動回路と、データ線に対し、前記走査線が選択されて選択電圧が印加されたときに、当該走査線と当該データ線との交差に対応する画素にて表示すべき内容と当該選択電圧の極性とに応じてオン電圧またはオフ電圧を印加するデータ線駆動回路とを具備する構成を特徴としている。
【００１１】
この構成によれば、一のデータ線において点灯画素と非点灯画素とが交互に現れる場合であっても、当該データ線に印加される電圧実効値と、他のデータ線に印加される電圧実効値との差が少なくなるので、表示品位の低下が抑えられる。さらに、一のデータ線において中間階調の画素が連続する場合であっても、当該データ線に印加されるデータ電圧の切替頻度が少なくなるので、データ線やその駆動回路に付随する容量の充放電によって無駄に消費される電力が抑えられて、その分、低消費電力化を図ることが可能となる。
【００１２】
なお、本件における点灯電圧とは、ある１本の走査線が選択された期間に着目した場合に、その期間において印加される選択電圧とは逆極性にあるデータ信号電圧をいい、また、非点灯電圧とは、同じくある１本の走査線が選択された期間において印加される選択電圧とは同一極性にあるデータ信号電圧をいう。
【００１３】
この構成によれば、一のデータ線において点灯画素と非点灯画素とが交互に現れる場合であっても、当該データ線の電圧実効値に偏りは生じないが、表示パターンによっては、偏りが発生するときがある。例えば、ブロックにおける選択電圧の極性に対応して点灯画素と非点灯画素とが配列するような表示をさせると、データ線の電圧実効値に偏りが発生する。
【００１４】
そこで、上記構成において、前記ブロックを構成する走査線数と当該ブロックの次のブロックを構成する走査線数とが異なる構成が好ましい。このような構成にすると、偏りを発生させるパターンの出現率が低くなるので、表示品位の低下をより抑えることができる。
【００１５】
また、上記駆動回路において、ブロックの境界に相当する走査線では、選択電圧の極性が、他の部分とは異なり同一であるので、表示に差が発生しやすい。そこで、上記構成において、前記データ線駆動回路は、前記ブロックにあって最初に選択された走査線に選択電圧が印加されたとき、または、前記ブロックにあって最後に選択された走査線に選択電圧が印加されたときの少なくとも一方において、前記オン電圧または前記オフ電圧を補正によって、表示の差を少なくすることができる。
【００１６】
このような表示の差を少なくするためには、データ線駆動回路の側における補正のほか、走査線駆動回路の側における補正でも可能である。すなわち、前記走査線駆動回路は、一のブロックにあって最初に選択された走査線に選択電圧が印加されたとき、または、一のブロックにあって最後に選択された走査線に選択電圧が印加されたときの少なくとも一方において、当該選択電圧または当該選択電圧印加時間を補正する構成が好ましい。この構成によれば、選択電圧それ自体、または、選択時間を印加する時間の補正によって、表示の差を少なくすることができる。
【００１７】
一方、走査線駆動回路は、前記ブロックの境界が垂直走査期間毎に順次シフトするように、前記走査線のブロック化を実行する構成も好ましい。この構成によれば、ブロックの境界部分が、時間経過とともに移動するので、当該部分において表示差が発生していても目立たなくなる結果、表示品位の低下として視認されにくい。
【００１８】
このようにブロックの境界を順次シフトさせる構成において、走査線駆動回路は、一のブロックにあって最初または最後に選択される走査線に対し、前記選択電圧に替えて前記非選択電圧を印加しても良い。こうすると、ブロックの境界部分における書込がスキップされるので、表示差の発生を抑えることができる。
【００１９】
また、前記データ線駆動回路は、前記ブロックにあって最初または最後に選択される走査線に選択電圧が印加されたとき、前記オン電圧または前記オフ電圧を補正しても、同様に、表示差の発生を抑えることができる。
【００２０】
あるいはまた、走査線駆動回路が、一のブロックにあって最初に選択された走査線に選択電圧が印加されたとき、または、一のブロックにあって最後に選択された走査線に選択電圧が印加されたときの少なくとも一方において、当該選択電圧または当該選択電圧印加時間を補正しても、同様に、表示差の発生を抑えることができる。
【００２１】
ここで、本発明は、表示装置の駆動方法としても実現できる。すなわち、この駆動方法は、走査線とデータ線との交差に対応して設けられた画素を駆動する表示装置の駆動方法であって、前記走査線を１本ずつ選択して、当該選択した走査線に対して選択電圧を印加する一方、それ以外の走査線に対して非選択電圧を走査線に印加し、かつ、前記走査線を複数本まとめてブロック化し、当該ブロック化されたブロックにあっては、前記選択電圧の極性を、前記データ線に印加されるオン電圧およびオフ電圧の中間値を基準として走査線の１本選択する毎に反転するとともに、前記ブロックにあって最後に選択される走査線の選択電圧と当該ブロックの次のブロックにあって最初に選択される走査線の選択電圧との極性を同一とし、データ線に対し、前記走査線が選択されて選択電圧が印加されたときに、当該走査線と当該データ線との交差に対応する画素にて表示すべき内容と当該選択電圧の極性とに応じてオン電圧またはオフ電圧を印加する方法を特徴としている。
【００２２】
この方法によれば、一のデータ線に印加される電圧実効値と、他のデータ線に印加される電圧実効値との差が少なく、また、当該データ線に印加されるデータ電圧の切替頻度も低い。このため、表示品位の低下を抑えた上で、低消費電力化を図ることが可能となる。
【００２３】
また、上記目的を達成するため、本発明に係る表示装置は、走査線とデータ線との交差に対応して設けられた画素を備える表示装置であって、前記走査線を１本ずつ選択して、当該選択した走査線に対して選択電圧を印加する一方、それ以外の走査線に対して非選択電圧を走査線に印加する走査線駆動回路であって、前記走査線を複数本まとめてブロック化し、当該ブロック化されたブロックにあっては、前記選択電圧の極性を、前記データ線に印加されるオン電圧およびオフ電圧の中間値を基準として走査線の１本選択する毎に反転するとともに、前記ブロックにあって最後に選択される走査線の選択電圧と当該ブロックの次のブロックにあって最初に選択される走査線の選択電圧との極性を同一とする走査線駆動回路と、データ線に対し、前記走査線が選択されて選択電圧が印加されたときに、当該走査線と当該データ線との交差に対応する画素にて表示すべき内容と当該選択電圧の極性とに応じてオン電圧またはオフ電圧を印加するデータ線駆動回路とを具備する構成を特徴としている。
【００２４】
この表示装置によれば、上記駆動回路と同様に、一のデータ線に印加される電圧実効値と、他のデータ線に印加される電圧実効値との差が少なく、また、当該データ線に印加されるデータ電圧の切替頻度も低い。このため、表示品位の低下を抑えた上で、低消費電力化を図ることが可能となる。
【００２５】
ここで、本発明に係る表示装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との各交差点に対応して設けられた複数の画素とを有し、それぞれの画素は、画素電極と、画素電極とデータ線との間に設けられた二端子型スイッチング素子とを含み、データ線の延在方向において隣接した画素電極の間に、これらの画素電極と電気的に分離された導電部を介在させることが好ましい。
【００２６】
この表示装置によれば、隣接した画素電極の間に介在する導電部が、これらの画素電極間の寄生容量を低減する静電シールドとして機能するため、ブロック境界部における表示むらの発生を抑制する。なお、この導電部は、データ線の一部をデータ線の延在方向とは異なる方向に突出させた突出部であってもよい。また、データ線とは電気的に分離された状態で、データ線の延在方向とは異なる方向に延在し、かつ、それぞれが共通接続された複数の導電線を設けた場合、導電線のそれぞれが導電部に相当する。
【００２７】
また、本発明に係る表示装置において、前記画素は、前記走査線または前記データ線のいずれか一方に一端が接続された二端子型スイッチング素子と、前記走査線または前記データ線のいずれか他方と、前記二端子型スイッチング素子の他端に接続された画素電極との間に電気光学物質が挟持された電気光学容量とを含む構成が好ましい。このように二端子型スイッチング素子を用いると、三端子型スイッチング素子を用いた構成と比較して、配線間の短絡不良が原理的に発生しない点や、製造プロセスが簡略化される点などにおいて有利である。
【００２８】
さらに、このような二端子型スイッチング素子は、導電体／絶縁体／導電体の構造を有する構成が望ましい。この構成では、いずれかの導電体が、そのまま走査線またはデータ線として用いることが可能であり、また、絶縁体は、該導電体自体を酸化することで形成可能である。
【００２９】
また、本発明における電子機器は、上記表示装置を備えるので、表示品位の低下を抑えた上で、低消費電力化等が可能になる。なお、このような電子機器としては、パーソナルコンピュータや、携帯電話、ディジタルスチルカメラなどなどが挙げられる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３１】
＜構成＞
はじめに、本発明の実施形態に係る表示装置の電気的な構成について説明する。図１は、この構成を示すブロック図である。
【００３２】
この図に示されるように、表示装置１００には、複数のデータ線（セグメント電極）２１２が列（Ｙ）方向に延在して形成される一方、複数の走査線（コモン電極）３１２が行（Ｘ）方向に延在して形成されるとともに、データ線２１２と走査線３１２との各交差に対応して画素１１６が形成されている。さらに、各画素１１６は、液晶容量１１８と、二端子型スイッチング素子の一例であるＴＦＤ（Thin Film Diode：薄膜ダイオード）２２０との直列接続からなる。このうち、液晶容量１１８は、後述するように、画素電極と、対向電極として機能する走査線３１２との間に、電気光学物質の一例たる液晶を挟持した構成となっている。
【００３３】
なお、この実施形態にあっては、説明の便宜上、走査線３１２の総数を１６０本とし、データ線２１２の総数を１２０本として、１６０行×１２０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００３４】
次に、Ｙドライバ３５０は、一般には走査線駆動回路と呼ばれるものであり、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ１６０を、それぞれ１行目、２行目、３行目、…、１６０行目の走査線３１２に供給するものである。詳細には、Ｙドライバ３５０は、１６０本の走査線３１２を後述するような順番で１本ずつ選択して、選択した走査線３１２には選択電圧を、他の走査線３１２には非選択電圧を、それぞれ供給するものである。
【００３５】
また、Ｘドライバ２５０は、一般にはデータ線駆動回路と呼ばれるものであり、Ｙドライバ３５０により選択された走査線３１２に位置する画素１１６に対し、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ１２０を、表示内容に応じてそれぞれ対応するデータ線２１２を介して供給するものである。なお、Ｘドライバ２５０およびＹドライバ３５０の詳細構成については後述することとする。
【００３６】
一方、制御回路４００は、Ｘドライバ２５０およびＹドライバ３５０に対して、後述する階調データや、各種制御信号、クロック信号などを供給して、両者を制御するものである。また、駆動電圧形成回路５００は、電圧±ＶSと電圧±ＶD／２とをそれぞれ生成するものである。
【００３７】
ここで、本実施形態において、電圧±ＶSは、走査信号における選択電圧として用いられ、また、電圧±ＶD／２は、走査信号における非選択電圧と、データ信号におけるデータ電圧とで兼用される構成となっている。なお、非選択電圧とデータ電圧とを兼用するのではなく、異ならせても良いが、駆動電圧形成回路５００が生成すべき電圧数が増加する分だけ、構成が複雑化する。
【００３８】
また、本実施形態において、走査線３１２やデータ線２１２に印加される電圧の極性基準は、データ線２１２に印加されるデータ電圧±ＶD／２の中間電圧（仮想電圧）であり、これよりも高電位側を正極とし、低電位側を負極としている。
【００３９】
＜機械的構成＞
次に、本実施形態に係る表示装置の機械的な構成について説明する。図２は、表示装置１００の全体構成を示す斜視図であり、図３は、この表示装置１００をＸ方向に沿って破断した場合の構成を示す部分断面図である。
【００４０】
これらの図に示されるように、表示装置１００は、観察者側に位置する対向基板３００と、その背面側に位置する素子基板２００とが、スペーサを兼ねる導電性粒子（導通材）１１４の混入されたシール材１１０によって一定の間隙を保って貼り合わせられるとともに、この間隙に例えばＴＮ（Twisted Nematic）型の液晶１６０が封入された構成となっている。なお、シール材１１０は、図２に示されるように、対向基板３００の内周縁に沿って枠状に形成されるが、液晶１６０を封入するために、その一部が開口している。このため、液晶の封入後に、その開口部分が封止材１１２によって封止された構成となっている。
【００４１】
さて、対向基板３００の対向面には、行（Ｘ）方向に延在して形成される走査線３１２のほか、配向膜３０８が形成されて、所定の方向にラビング処理が施されている。ここで、対向基板３００に形成された走査線３１２は、図３に示されるように、シール材１１０に分散された導電性粒子１１４を介し、各走査線３１２と１対１に対応する配線３４２であって、素子基板２００に形成された配線３４２の一端に接続されている。すなわち、対向基板３００に形成された走査線３１２は、導電性粒子１１４および配線３４２を介して、素子基板２００側に引き出された構成となっている。
【００４２】
一方、対向基板３００の外側（観察側）には偏光子１３１が貼り付けられて（図２では省略）、その吸収軸が、配向膜３０８へのラビング処理の方向に対応して設定されている。
【００４３】
また、素子基板３００の対向面には、Ｙ（列）方向に延在して形成されるデータ線２１２に隣接して矩形状の画素電極２３４が形成されるほか、配向膜２０８が形成されて、所定の方向にラビング処理が施されている。一方、素子基板２００の外側（観察側の反対側）には偏光子１２１が貼り付けられて（図２では省略）、その吸収軸が、配向膜２０８へのラビング処理の方向に対応して設定されている。このほかに、素子基板２００の外側には、均一に光を照射するバックライトユニットが設けられるが、本件とは直接に関係しないので、図示を省略している。
【００４４】
続いて表示領域外について説明すると、図２に示されるように、素子基板２００にあって対向基板３００から張り出した２辺には、データ線２１２を駆動するためのＸドライバ２５０、および、走査線３１２を駆動するためのＹドライバ３５０が、それぞれＣＯＧ（Chip On Glass）技術により実装されている。これにより、Ｘドライバ２５０は、データ線２１２にデータ信号を直接的に供給する一方、Ｙドライバ３５０は、配線３４２および導電性粒子１１４を介し、走査線３１２に走査信号を間接的に供給する構成となっている。
【００４５】
また、Ｘドライバ２５０が実装される領域の外側近傍には、ＦＰＣ（Flexible Printed Circuit）基板１５０が接合されて、制御回路４００など（図１参照）による各種信号や電圧信号などが、Ｙドライバ３５０およびＸドライバ２５０にそれぞれ供給される構成となっている。
【００４６】
なお、図１におけるＸドライバ２５０およびＹドライバ３５０は、図２とは異なり、それぞれ表示装置１００の左側および上側にそれぞれ位置しているが、これは、電気的な構成を説明するための便宜上の措置に過ぎない。また、Ｘドライバ２５０およびＹドライバ３５０を、それぞれ素子基板２００にＣＯＧ実装する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いて、各ドライバが実装されたＴＣＰ（Tape Carrier Package）を、異方性導電膜により電気的に接続する構成としても良い。
【００４７】
＜画素の構成＞
次に表示装置における画素１１６の詳細構成について説明する。図４は、その構造を示す部分破断斜視図である。なお、この図では、説明理解のために、図３における配向膜２０８、３０８および偏光子１２１、１３１が省略されている。
【００４８】
さて、図４に示されるように、素子基板２００の対向面には、ＩＴＯ（Indium Tin Oxide）などの透明導電体からなる矩形状の画素電極２３４がマトリクス状に配列しており、このうち、同一列にて配列する画素電極２３４が、１本のデータ線２１２に、それぞれＴＦＤ２２０を介して共通接続されている。ここで、ＴＦＤ２２０は、基板側からみると、タンタル単体やタンタル合金などから形成され、かつ、データ線２１２からＴ字状に枝分かれした第１の導電体２２２と、この第１の導電体２２２を陽極酸化させた絶縁体２２４と、クロム等などの第２の導電体２２６とから構成されて、導電体／絶縁体／導電体のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、電流−電圧特性が正負双方向にわたって非線形となるダイオードスイッチング特性を有することになる。
【００４９】
なお、素子基板２００の上面には、下地として透明性を有する絶縁膜２０１が形成されている。詳細には、この絶縁膜２０１は、第２の導電体２２６の堆積後における熱処理により、第１の導電体２２２が剥離しないようにするため、および、第１の導電体２２２に不純物が拡散しないようにするために、設けられている。したがって、これらが問題とならない場合には、絶縁膜２０１は省略可能である。
【００５０】
一方、対向基板３００の対向面には、ＩＴＯなどからなる走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向する位置に配列している。これにより、走査線３１２は、画素電極２３４の対向電極として機能することになる。したがって、図１における液晶容量１１８は、データ線２１２と走査線３１２との交差において、当該走査線３１２と、画素電極２３４と、両者の間に挟持された液晶１６０とによって構成されることになる。
【００５１】
このような構成において、データ線２１２に印加されているデータ電圧にかかわらず、ＴＦＤ２２０がオンする選択電圧を走査線３１２に印加すると、当該走査線３１２および当該データ線２１２の交差に対応するＴＦＤ２２０がオンして、オンしたＴＦＤ２２０に接続された液晶容量１１８に、当該選択電圧および当該データ電圧の差に応じた電荷が蓄積される。電荷蓄積後、走査線３１２に非選択電圧を印加して、当該ＴＦＤ２２０をオフさせても、液晶容量１１８における電荷の蓄積が維持される。
ここで、液晶容量１１８に蓄積される電荷量に応じて、液晶１６０の配向状態が変化するので、偏光子１２１、１３１を通過する光量も、蓄積された電荷量に応じて変化する。したがって、選択電圧が印加されたときのデータ電圧によって、液晶容量１１８における電荷の蓄積量を画素毎に制御することで、所定の階調表示が可能になる。
【００５２】
＜駆動＞
ところで、上述した画素１１６の１個分は、図１４（ａ）に示されるような等価回路で表すことができる。すなわち、一般的に、ｉ（ｉは、１≦ｉ≦１６０を満たす整数）行目の走査線３１２と、ｊ（ｊは、１≦ｊ≦１２０を満たす整数）列目のデータ線２１２との交差に対応する画素１１６は、同図に示されるように、抵抗ＲTおよび容量ＣTの並列回路で示されるＴＦＤ２２０と、抵抗ＲLCおよび容量ＣLCの並列回路で示される液晶容量１１８との直列回路により表すことができる。
【００５３】
ここで、一般的な駆動方法たる４値駆動法（１Ｈセレクト、１Ｈ反転）について説明する。図１５は、この４値駆動法（１Ｈセレクト、１Ｈ反転）において、ｉ行ｊ列の画素１１６に印加される走査信号Ｙｉとデータ信号Ｘｊとの波形例を示す図である。
【００５４】
この駆動法では、走査信号Ｙｉとして、１水平走査期間（１Ｈ）に選択電圧＋ＶSを印加した後、非選択（保持）期間に非選択電圧＋ＶD／２を印加するとともに、前回の選択から１垂直走査期間（１Ｆ）経過すると、今度は選択電圧−ＶSを印加して、非選択期間に非選択電圧−ＶD／２を印加する、という動作を繰り返す一方、データ信号Ｘｊとして電圧±ＶD／２のいずれかを印加する、というものである。
【００５５】
この際、ある走査線３１２への走査信号Ｙｉとして選択電圧＋ＶSを印加すると、その次行に位置する走査線３１２への走査信号Ｙｉ＋１として選択電圧−ＶSを印加する、というように１水平走査期間（１Ｈ）毎に選択電圧の極性が反転される動作も行われる。
【００５６】
一方、データ信号Ｘｊの電圧は、選択電圧＋ＶSを印加する場合であって、画素１１６を、ノーマリーホワイトモードにおいて黒色表示とするときには−ＶD／２となり、画素１１６を白色表示とするときには＋ＶD／２となる。また、選択電圧−ＶSを印加する場合であって、画素１１６を黒色表示とするときには＋ＶD／２となり、画素１１６を白色表示とするときには−ＶD／２となる。
【００５７】
ところで、この４値駆動法（１Ｈセレクト、１Ｈ反転）では、例えば図１６に示されるように、表示画面１００ａの一部領域Ａにおいて、１行毎の白色および黒色からなるゼブラ表示とし、それ以外の領域では単なる例えば白色表示とする場合に、クロストークが発生する、という問題、すなわち濃淡差を伴う白色表示が、領域Ａに対してＹ方向に発生する、という問題が知られている。
【００５８】
この発生原因を簡単に説明すれば次のような理由による。
【００５９】
まず、画素１１６の等価回路は、図１４（ａ）で示される通りである。すなわち、非選択期間においてＴＦＤ２２０はオフになるから、その抵抗ＲTは十分に大きくなり、また、液晶容量１１８の抵抗ＲLCは、ＴＦＤ２２０のオンオフにかかわらず十分に大きい。このため、非選択期間（保持期間）における画素１１６の等価回路では、これらの抵抗を無視して、容量ＣTおよび容量ＣLCの直列接続回路と表すことができる。このため、容量ＣLCの両端には、容量ＣTおよび容量ＣLCの容量比で決まる電圧が印加されることになる。
【００６０】
次に、非選択期間での走査線の電圧（非選択電圧）は一定であるが、データ線の電圧は一般的には電圧±ＶD／２の両方間で変化する。このため、容量ＣLCについてみれば、容量ＣTおよび容量ＣLCの容量比で決まる電圧変化の影響を受ける。例えば、電圧変化が正方向の場合、容量ＣLCが走査線Ｙｉ側を基準にして正に充電されていると、容量ＣLCに印加される電圧の絶対値は大きくなり、容量ＣLCが負に充電されていると、容量ＣLCに印加される電圧の絶対値は小さくなる。
【００６１】
ここで、図１６に戻り、領域Ａにおいてゼブラ表示を行うと、領域Ａにかかるデータ線へのデータ信号においては、電圧±ＶD／２の切替周期が走査信号の反転周期と一致してしまうので、そのデータ信号は、領域Ａにかかる走査線が選択される期間にわたって、電圧±ＶD／２のいずれか一方に固定されてしまう。これを、領域Ａに対してＹ方向に隣接する領域の画素からみれば、保持期間のうち、領域Ａに対応するデータ信号が供給される特定期間において、電圧±ＶD／２のいずれか一方に固定されることを意味する。
【００６２】
そして、相隣接する走査線での選択電圧は、上述したように互いに反対極性であり、容量ＣLCが充電される極性も反対極性となる。よって、データ信号の電圧が一方に固定されると、その固定された期間中、印加される電圧の絶対値が大きくなった容量ＣLCの行と、小さくなった容量ＣLCの行とが交互に現れることになる。
【００６３】
したがって、領域Ａに対しＹ方向に隣接する領域の画素に印加される電圧実効値は、奇数行と偶数行とにおいて互いに異なってしまう。この結果、領域Ａに対してＹ方向に隣接する領域において、奇数行の画素１１６と偶数行の画素１１６とにおいて濃度差が生じて、上述したようなクロストークが発生してしまうのである。なお、このようなクロストークは、ゼブラ表示のほか、市松模様を表示させる場合にも同様な理由によって発生する。
【００６４】
そこで、このクロストークを解消するために、４値駆動法（１／２Ｈセレクト、１Ｈ反転）という駆動方法が用いられる。この駆動法は、図１７に示されるように、４値駆動法（１Ｈセレクト、１Ｈ反転）における１水平走査期間（１Ｈ）を２分割して前半期間と後半期間とに分け、このうちの一方の期間、例えば後半期間１／２Ｈにおいて走査線に選択電圧を印加するとともに、１水平走査期間１Ｈにわたって、データ信号に電圧−ＶD／２と＋ＶD／２とを印加する期間の割合をそれぞれ５０％としたものである。この４値駆動法（１／２Ｈセレクト、１Ｈ反転）によれば、いかなるパターンを表示させたとしても、データ信号Ｘｊにおいて、電圧−ＶD／２が印加される期間と電圧＋ＶD／２が印加される期間とが互いに半分ずつとなるので、上述したクロストークの発生が防止されることとなる。
【００６５】
しかしながら、この４値駆動法（１／２Ｈセレクト、１Ｈ反転）いう駆動方法では、特に階調表示を行うと、データ信号Ｘｊの電圧切替頻度が高くなる、という問題がある。例えば、ｊ列目のデータ線２１２に供給されるデータ信号Ｘｊの電圧は、図１７に示されるように、中間階調（灰色）とすべき画素が列方向に連続していると、走査線３１２を１本選択する毎（１水平走査期間毎）に３回の割合にて切り替わる。
【００６６】
ここで、データ信号Ｘｊの電圧切替頻度が高くなることに伴う問題について説明するため、１垂直走査期間（１Ｆ）の大部分を占める非選択期間に着目する。この非選択期間では、ＴＦＤ２２０がオフになるから、その抵抗ＲT（図１４（ａ）参照）は十分に大きくなる。また、液晶容量１１８の抵抗ＲLCは、ＴＦＤ２２０のオンオフにかかわらず十分に大きい。このため、保持期間における画素１１６の等価回路は、図１８（ａ）または同図（ｂ）に示されるように、容量ＣTおよび容量ＣLCの直列合成容量からなる容量Ｃpixで表すことができる。なお、容量Ｃpixは、（ＣT・ＣLC）／（ＣT＋ＣLC）である。
【００６７】
次に、図１８（ａ）に示されるように、例えばｉ行目の走査線３１２が非選択であって、当該走査線への走査信号Ｙｉが例えば非選択電圧＋ＶD／２に保持されている場合に、ｊ列目のデータ線２１２へのデータ信号Ｘｊの電圧が＋ＶD／２である状態とする。この状態から、データ信号Ｘｊの電圧が、図１８（ｂ）に示されるように−ＶD／２に切り替わると、１つの画素１１６にＣpix・ＶDの電荷が供給される。したがって、非選択期間においてデータ信号Ｘｊに電圧切替が発生すると、ｊ列目のデータ線２１２に接続されるほぼすべての画素１１６の容量Ｃpixにわたって、充電または放電が行われることになる（選択走査線との交差に対応する画素は除かれる）。なお、ここでは、画素１１６における容量Ｃpixについて説明したが、データ線には、このほかにも種々の容量が寄生する。例えば、図３および図４に示されるように、各走査線３１２と各データ線２１２とは、液晶１６０等を挟んで互いに交差対向しているため、液晶１６０等を誘電体とする寄生容量を形成する。
【００６８】
このため、データ信号Ｘｊの電圧切替頻度が高いと、容量Ｃpixとともに種々の寄生容量においてそれだけ頻繁に充放電が行われて、電力が消費されてしまうので、低消費電力を阻害する大きな要因となる。
【００６９】
そこで、本実施形態に係る表示装置は、クロストークの発生を抑えた上で、データ信号Ｘｊの電圧切替頻度を少なくするため、１水平走査期間を前半期間と後半期間とに分割することをやめて、１水平走査期間の全域にわたって選択電圧を印加する方式を採用するが、第１に、複数本の走査線をまとめてブロック化し、第２に、同一ブロックにあっては、選択電圧の極性を、走査線を１本選択する毎に反転する一方、あるブロックにあって最後に選択される走査線の選択電圧と、次のブロックにあって最初に選択される走査線の選択電圧との極性を同一とする構成とした。ここで、説明の便宜上、本実施形態にあっては、１ブロックを構成する走査線数を「４」として、走査信号やデータ信号を供給するための回路について説明する。
【００７０】
＜制御回路＞
まず、図１における制御回路４００によって生成される制御信号やクロック信号などの各種信号のうち、Ｙ（垂直走査）側に用いられる信号について説明する。
【００７１】
第１に、スタートパルスＤＹは、図６に示されるように、１垂直走査期間（１Ｆ）の最初に出力されるパルスである。
【００７２】
第２に、クロック信号ＹＣＫは、Ｙ側の基準信号であり、同図に示されるように、１水平走査期間（１Ｈ）の周期を有する。
【００７３】
第３に、極性指示信号ＰＯＬは、走査信号における選択電圧の極性を指示するための信号であり、図８に示されるテーブルにしたがって出力されて、図６に示されるような論理レベルをとる。詳細には、極性指示信号ＰＯＬにあって、１ブロックを構成する４本の走査線が選択される４水平走査期間（ブロック期間）では、１水平走査期間（１Ｈ）毎に論理レベルが反転し、次のブロック期間において最初の１水平走査期間での論理レベルは、直前ブロックにおいて最後の１水平走査期間での論理レベルと同一となっている。さらに、極性指示信号ＰＯＬでは、交流駆動化のために、ある垂直走査期間（フレーム）と、その直前・直後の垂直走査期間とにおいても、論理レベルが反転した関係となっている。なお、図６において「＋」は、正極の選択電圧を印加することを意味し、「−」は、負極の選択電圧を印加することを意味する。
【００７４】
次に、Ｘ（水平走査）側に用いられる信号について説明する。
【００７５】
第１に、スタートパルスＤＸは、図１０に示されるように、１行分の階調データＤpixの供給開始タイミングにおいて出力されるパルスである。ここで、階調データＤpixは、画素の階調を指示するデータであり、本実施形態では、便宜上、３ビットする。したがって、本実施形態に係る表示装置は、３ビットの階調データＤpixにしたがって８（＝２3）階調の濃淡表示を画素毎に行うものとなる。
【００７６】
第２に、クロック信号ＸＣＫは、Ｘ側の基準信号であり、その周期は、同図に示されるように、階調データＤpixの１画素分が供給される期間に相当している。
【００７７】
第３に、ラッチパルスＬＰは、１水平走査期間（１Ｈ）の開始時に立ち上がるパルスであって、図１０に示されるように、１行分の階調データＤpixが供給された後のタイミングにて出力されるパルスである。
【００７８】
第４に、階調コードパルスＧＣＰは、図１１に示されるように、１水平走査期間（１Ｈ）において、中間階調に応じた期間の位置にそれぞれ配列するパルスである。ここで、本実施形態において、３ビットの階調データＤpixが、（０００）であれば白色表示を指示する一方、（１１１）であれば黒色表示を指示するものとすると、階調コードパルスＧＣＰは、１水平走査期間（１Ｈ）において、白色または黒色を除く灰色の（１１０）、（１０１）、（１００）、（０１１）、（０１０）、（００１）の６個に対応してパルスを配列したものとなっている。なお、図１１において、階調コードパルスＧＣＰは、実際には、画素の印加電圧−濃度特性（Ｖ−Ｉ特性）を考慮して設定される。
【００７９】
＜Ｙドライバ＞
次に、Ｙドライバ３５０の詳細について説明する。図５は、このＹドライバ３５０の構成を示すブロック図である。この図において、シフトレジスタ３５２は、走査線３１２に総数に対応した１６０ビットシフトレジスタである。
【００８０】
詳細には、シフトレジスタ３５２は、１垂直走査期間の最初に供給されるスタートパルスＤＹをクロック信号ＹＣＫにしたがって順次シフトして、転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０として順次出力するものである。ここで、転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０は、それぞれ１行目、２行目、３行目、…、１６０行目の走査線３１２にそれぞれ１対１に対応するものであって、いずれかの転送信号がＨレベルになると、それに対応する走査線３１２を選択すべきであることを意味する。
【００８１】
次に、転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０は、それぞれ各行に対応して設けられたＡＮＤ回路３５３の一端に供給されている。一方、各行のＡＮＤ回路３５３の他端には、制御信号ＩＮＨの反転信号が共通に供給されている。ただし、本実施形態において制御信号ＩＮＨは、常時Ｌレベルであるので、各行のＡＮＤ回路３５３の出力は、それぞれ転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０、そのままとなる。なお、制御信号ＩＮＨを用いる構成については、後述の応用例において説明することにする。
【００８２】
続いて、電圧選択信号形成回路３５４は、転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０のほか、極性指示信号ＰＯＬから、走査線３１２に印加すべき電圧を定める電圧選択信号ａ、ｂ、ｃ、ｄのいずれかを、走査線３１２毎に出力するものである。
【００８３】
ここで、本実施形態において、走査線３１２に印加される走査信号の電圧は、上述したように＋ＶS（正極側選択電圧）、＋ＶD／２（正極側非選択電圧）、−ＶS（負極側非選択電圧）、−ＶD／２（負極側選択電圧）の４値であり、このうち、非選択電圧は、選択電圧＋ＶSが印加された後では＋ＶD／２であり、選択電圧−ＶSが印加された後では−ＶD／２であって、直前の選択電圧により一義的に定まっている。
【００８４】
このため、電圧選択信号形成回路３５４は、走査信号の電圧レベルが次の関係になるように、１本の走査線において、電圧選択信号ａ、ｂ、ｃ、ｄのいずれかを出力する。すなわち、転送信号Ｙｓ１、Ｙｓ２、…、Ｙｓ１６０のいずれかＨレベルになって、それに対応する走査線３１２を選択すべき水平走査期間である旨が指示されると、電圧選択信号形成回路３５４は、当該走査線３１２への走査信号の電圧レベルを、第１に、極性指示信号ＰＯＬの信号レベルに対応した極性の選択電圧とし、第２に、当該転送信号がＬレベルに遷移すると、当該選択電圧に対応する非選択電圧となるように電圧選択信号を生成する。
【００８５】
具体的には、電圧選択信号形成回路３５４は、転送信号がＨレベルになったときに、極性指示信号ＰＯＬがＨレベルであれば、当該転送信号に対応する行であって、正極側選択電圧＋ＶSを選択させる電圧選択信号ａを当該期間に出力し、この後、当該転送信号がＬレベルになれば、正極側非選択電圧＋ＶD／２を選択させる電圧選択信号ｂを出力する一方、転送信号がＨレベルになったときに、極性指示信号ＰＯＬがＬレベルであれば、当該転送信号に対応する行であって、負極側選択電圧−ＶSを選択させる電圧選択信号ｃを当該期間に出力し、この後、当該転送信号がＬレベルになれば、負極側非選択電圧−ＶD／２を選択させる電圧選択信号ｄを出力することになる。
【００８６】
次に、レベルシフタ３５６は、電圧選択信号形成回路３５４によって出力される電圧選択信号ａ、ｂ、ｃ、ｄの電圧振幅をそれぞれ拡大するものである。
【００８７】
そして、セレクタ３５８は、電圧振幅が拡大された電圧選択信号ａ’、ｂ’、ｃ’、ｄ’によって指示される電圧を、実際に選択して、対応する走査線３１２の各々に走査信号として印加するものである。
【００８８】
＜走査信号の電圧波形＞
次に、走査信号の電圧波形を説明するために、Ｙドライバ３５０の動作について検討する。
【００８９】
まず、図６に示されるように、１垂直走査期間（１Ｆ）のはじめに、スタートパルスＤＹが供給されると、当該スタートパルスＤＹは、シフトレジスタ３５２によりクロック信号ＹＣＫにしたがって転送される結果、転送信号は、ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０の順番にて排他的にＨレベルとなる。
【００９０】
一方、走査信号の電圧は、上述したように、対応する転送信号がＨレベルとなったときにおける極性指示信号ＰＯＬの論理レベルによって指示される。ここで、一般的にｉ行目の走査線３１２について着目すると、当該走査線に供給される走査信号Ｙｉは、転送信号ＹＳｉがＨレベルになったときに、極性指示信号ＰＯＬがＨレベルであれば、正極側選択電圧＋ＶSとなって、その後、正極側非選択電圧＋ＶD／２に保持される一方、転送信号ＹＳｉがＨレベルになったときに、極性指示信号ＰＯＬがＬレベルであれば、負極側選択電圧−ＶSとなって、その後、負極側非選択電圧−ＶD／２に保持される。
【００９１】
さらに、極性指示信号ＰＯＬは、制御回路４００によって図８に示されるようなタイムテーブルにしたがって出力される。このため、各走査信号の電圧波形は、図７に示される通りとなる。
【００９２】
すなわち、極性指示信号ＰＯＬは、１ブロックを構成する４本の走査線３１２が選択される期間については、１水平走査期間毎にレベル反転するので（図６参照）、走査信号の極性は、１本毎に極性反転されることになる。すなわち、正極側選択電圧または負極側選択電圧が１水平走査期間（１Ｈ）毎に交互に選択される。
【００９３】
くわえて、極性指示信号ＰＯＬは、あるブロックにおいて最後に走査線３１２が選択される期間の論理レベルと、当該ブロックの次のブロックにおいて最初に走査線３１２が選択される期間の論理レベルとは同一とされる。このため、ブロックの境界に位置する２本の走査線３１２に供給される選択電圧は、互い同一極性となる。
【００９４】
また、同一の走査線３１２に着目すると、極性指示信号ＰＯＬの論理レベルは、１垂直走査期間毎に反転するので（図６、図８参照）、ある垂直走査期間において、ある走査線が選択されたときの選択電圧が、例えば正側選択電圧＋ＶSであったとすると、次の垂直走査期間において、当該走査線が選択されたときの選択電圧は、負側選択電圧−ＶSとなる。
【００９５】
＜Ｘドライバ＞
次に、Ｘドライバ２５０の詳細について説明する。図９は、このＸドライバ２５０の構成を示すブロック図である。この図において、シフトレジスタ２５１００は、１行分の階調データＤpixの供給開始タイミングにおいて出力されるスタートパルスＤＸを、クロック信号ＸＣＫの立ち上がり毎に順次シフトして、サンプリング制御信号Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘｓ１２０として出力するものである。
【００９６】
続いて、レジスタ（Ｒｅｇ）２５２０は、データ線２１２と１対１に対応して設けられ、クロック信号ＸＣＫに同期して供給される３ビット階調データＤpixを、サンプリング制御信号の立ち上がりにてサンプリングして、保持するものである。さらに、ラッチ回路（Ｌ）２５３０は、レジスタ２５２０と１対１に対応して設けられ、対応するレジスタ２５２０によって保持された階調データＤpixを、水平走査期間の開始時に立ち上がるラッチパルスＬＰによってラッチして出力するものである。
【００９７】
一方、カウンタ２５４０は、ラッチパルスＬＰの立ち上がりにて、階調データの黒色表示に相当する（１１１）を初期値としてセットするとともに、該初期値を階調コードパルスＧＣＰが立ち上がる毎にダウンカウントして、その計数結果Ｃを出力するものである。
【００９８】
次に、コンパレータ（ＣＭＰ）２５５０は、ラッチ回路２５３０と１対１に対応して設けられ、カウンタ２５４０による計数結果Ｃと、対応するラッチ回路２５３０によりラッチされた階調データＤpixとを比較して、後者が前者以上となったときに、Ｈレベルとなる信号を出力するものである。
【００９９】
また、スイッチ２５６０は、極性指示信号ＰＯＬがＨレベルであれば、図において実線で示される位置をとって、データ電圧＋ＶD／２を電圧供給線２５６２に、データ電圧−ＶD／２を電圧供給線２５６４に、それぞれ供給する一方、極性指示信号ＰＯＬがＬレベルであれば、図において破線で示される位置をとって、データ電圧＋ＶD／２を電圧供給線２５６４に、データ電圧−ＶD／２を電圧供給線２５６２に、それぞれ供給するものである。
【０１００】
そして、スイッチ２５７０は、コンパレータ２５５０と１対１に対応して、すなわち、データ線２１２と１対１に対応して設けられるものである。詳細には、スイッチ２５７０は、コンパレータ２５５０による比較結果を示す信号がＬレベルであれば、図において実線で示されるように電圧供給線２５６２を選択する一方、該信号がＨレベルであれば、図において破線で示されるように電圧供給線２５６４を選択して、それぞれ選択した電圧供給線に供給されているデータ電圧を、データ信号として、対応するデータ線２１２に印加するものである。
【０１０１】
＜データ信号の電圧波形＞
次に、データ信号の電圧波形を説明するために、Ｘドライバ３５０の動作について検討する。
【０１０２】
まず、図１０に示されるように、スタートパルスＤＸがＨレベルに立ち上がると、いずれかの行における１列目、２列目、３列目、…、１２０列目の画素に対応する階調データＤpixが順番に供給される。
【０１０３】
このうち、１列目の画素に対応する階調データＤpixが供給されるタイミングにおいて、シフトレジスタ２５１０から出力されるサンプリング制御信号Ｘｓ１がＨレベルに立ち上がると、当該階調データが、１列目に対応するレジスタ２５２０によってサンプリングされる。
【０１０４】
次に、２列目の画素に対応する階調データＤpixが供給されるタイミングにおいて、サンプリング制御信号Ｘｓ２がＨレベルに立ち上がると、当該階調データが、２列目に対応するレジスタ２５２０によってサンプリングされる。以下同様にして、３列目、４列目、…、１２０列目の画素に対応する階調データＤpixの各々が、それぞれ３列目、４列目、…、１２０列目に対応するレジスタ２５２０によってサンプリングされることになる。
【０１０５】
続いて、ラッチパルスＬＰが出力されると（その論理レベルがＨレベルに立ち上がると）、それぞれ各列のレジスタ２５２０によってサンプリングされた階調データＤpixが、それぞれの列に対応するラッチ回路２５３０によって一斉にラッチされる。そして、このようにラッチされた階調データＤpixと、カウンタ２５４０による計数結果Ｃとが、コンパレータ２５５０によってそれぞれ比較されることになる。
【０１０６】
一方、計数結果Ｃは、図１１に示されるように、ラッチパルスＬＰの立ち上がりによってセットされた（１１１）を、階調コードパルスＧＣＰが立ち上がる毎に、カウンタ２５５０によってダウンカウントした値となる。
【０１０７】
ここで、一般的にｊ列目のラッチ回路２５３０によってラッチされた階調データＤpixが、白色に相当する（０００）である場合を想定する。この場合、ラッチパルスＬＰが出力されてから階調コードパルスＧＣＰが６回出力されても、計数結果Ｃが、ラッチされた（０００）以下にならないので、ｊ列目のコンパレータ２５５０による出力信号は、当該ラッチパルスＬＰによって規定される１水平走査期間にわたってＬレベルを維持する。このため、ｊ列目のスイッチ２５７０では、電圧供給線２５６２の選択が維持される。
【０１０８】
そして、当該水平走査期間において極性指示信号ＰＯＬがＨレベルであれば、スイッチ２５６０によって電圧＋ＶD／２が電圧供給線２５６２に供給されるので、データ信号Ｘｊは、図１１に示されるように、該水平走査期間にわたって電圧＋ＶD／２のままとなる。
【０１０９】
反対に、当該水平走査期間において極性指示信号ＰＯＬがＬレベルであれば、スイッチ２５６０によって電圧−ＶD／２が電圧供給線２５６２に供給されるので、データ信号Ｘｊは、同図に示されるように、該水平走査期間にわたって電圧−ＶD／２のままとなる。
【０１１０】
次に、一般的にｊ列目のラッチ回路２５３０によってラッチされた階調データＤpixが、例えば灰色に相当する（１００）である場合を想定する。この場合、ラッチパルスＬＰが出力されてから階調コードパルスＧＣＰが３回出力された時点にて、計数結果Ｃが、ラッチされた（１００）以下になるので、当該時点にて、ｊ列目のコンパレータ２５５０による出力信号は、ＬレベルからＨレベルに遷移する。このため、ｊ列目のスイッチ２５７０における選択は、当該時点にて、電圧供給線２５６２から電圧供給線２５６４に選択が切り替わる。
【０１１１】
そして、当該水平走査期間において極性指示信号ＰＯＬがＨレベルであれば、スイッチ２５６０によって、電圧＋ＶD／２が電圧供給線２５６２に、電圧−ＶD／２が電圧供給線２５６４に、それぞれ供給されるので、データ信号Ｘｊは、図１１に示されるように、当該時点にて電圧＋ＶD／２から電圧−ＶD／２に切り替わる。
【０１１２】
反対に、当該水平走査期間において極性指示信号ＰＯＬがＬレベルであれば、スイッチ２５６０によって、電圧−ＶD／２が電圧供給線２５６２に、電圧＋ＶD／２が電圧供給線２５６４に、それぞれ供給されるので、データ信号Ｘｊは、同図に示されるように、当該時点にて電圧−ＶD／２から電圧＋ＶD／２に切り替わる。
【０１１３】
なお、ラッチされた階調データＤpixが、（１００）以外の灰色に相当する場合でも、コンパレータ２５５０による出力信号の遷移タイミングが異なる点を除いて、同様となる。
【０１１４】
さらに、一般的にｊ列目のラッチ回路２５３０によってラッチされた階調データＤpixが、黒色に相当する（１１１）である場合を想定する。この場合、ラッチパルスＬＰが出力された時点にて、直ちに、計数結果Ｃがラッチされた（１１１）以下になるので、ｊ列目のコンパレータ２５５０による出力信号は、当該ラッチパルスＬＰによって規定される１水平走査期間にわたってＨレベルを維持する。このため、ｊ列目のスイッチ２５７０では、電圧供給線２５６４の選択が維持される。
【０１１５】
そして、当該水平走査期間において極性指示信号ＰＯＬがＨレベルであれば、スイッチ２５６０によって電圧−ＶD／２が電圧供給線２５６４に供給されるので、データ信号Ｘｊは、図１１に示されるように、該水平走査期間にわたって電圧−ＶD／２のままとなる。
【０１１６】
反対に、当該水平走査期間において極性指示信号ＰＯＬがＬレベルであれば、スイッチ２５６０によって電圧＋ＶD／２が電圧供給線２５６２に供給されるので、データ信号Ｘｊは、同図に示されるように、該水平走査期間にわたって電圧＋ＶD／２のままとなる。
【０１１７】
したがって、ラッチ回路２５３０によってラッチされた階調データＤpixが同一である場合に、極性指示信号ＰＯＬがＨレベルである場合におけるデータ信号Ｘｊと、極性指示信号ＰＯＬがＬレベルである場合におけるデータ信号Ｘｊとは、データ電圧±ＶD／２の中心電圧（極性の基準電圧）に対して、互いに反転した関係になる。
【０１１８】
＜データ電圧の切替頻度の低減、クロストークの抑制＞
ここで、本実施形態に係る表示装置において、上述したようにブロック化された走査線に走査信号を供給したときに、データ電圧の切替頻度が低減される点と、上述したクロストークが抑制される点とについて、図１２を参照して説明する。図１２は、本実施形態において、同一ブロックに属するｉ行目から（ｉ＋３）行目までの走査線３１２、および、当該ブロックの次のブロックにおいて最初に選択される（ｉ＋４）行目の走査線３１２に供給される走査信号、並びに、データ信号との電圧波形を一般的に示す図である。
【０１１９】
この図に示されるように、一般的にｊ列目において灰色画素（白または黒以外の画素）が連続する場合に、４本の走査線３１２を選択するのに要する４水平走査期間において、当該データ線２１２に供給されるデータ信号Ｘｊの電圧切替回数は１０回であり、これを１本の走査線３１２を選択するのに要する１水平走査期間当たりで換算すると、１．２５回である。したがって、本実施形態では、図１７に示される４値駆動法（１／２Ｈセレクト、１Ｈ反転）の３回と比較して大幅に低減されるので、その分、低消費電力化が可能となる。
【０１２０】
さらに、ｊ列目において、白画素および黒画素が交互に配列するパターンを表示する場合、図１５に示される４値駆動法（１Ｈセレクト、１Ｈ反転）では、選択電圧の極性に応じて、データ信号Ｘｊが電圧＋ＶD／２または−ＶD／２の一方に寄ってしまう。そして、これが図１６に示されるクロストークの原因となるのは、上述した通りである。
【０１２１】
これに対し、ｊ列目において白画素および黒画素が交互に配列するパターンを表示する場合であっても、本実施形態では、図１２に示されるように、データ信号Ｘｊが電圧＋ＶD／２となる期間と、電圧−ＶD／２となる期間とが半分ずつとなるので、図１７に示される４値駆動法（１／２Ｈセレクト、１Ｈ反転）と同様に、クロストークの発生が防止されることとなる。
【０１２２】
＜連続選択走査線数＞
上述した実施形態では、連続して選択する走査線の本数を、便宜上「４」にしたが、本発明は、これに限られない。ここで、連続して選択する走査線の本数を「ｋ」とすると、データ信号の電圧切替回数は、１水平走査期間（１本の走査線の選択）当たりに換算すると、（ｋ＋１）／ｋ（回）と表すことができる。このため、図１３に示されるように、連続選択走査線ｋを大きく設定するにつれて、データ信号の電圧切替頻度を、低減させることが可能となる。
【０１２３】
ここで、上述した４値駆動法（１／２Ｈセレクト、１Ｈ反転）において、中間階調の表示を行うときのデータ信号の電圧切替頻度は３回であるので（図１７参照）、本実施形態では、例えば、連続選択走査線ｋを「１０」以上に設定すると、データ信号の電圧切替頻度を、４値駆動法（１／２Ｈセレクト、１Ｈ反転）の約３６．７％まで減少させることが可能となる。
【０１２４】
＜実施形態の応用等＞
本発明は、上述した実施形態に限られず、次のような種々の応用や変形が可能である。
【０１２５】
＜ブロックを構成する走査線数の変更＞
ブロックを構成する走査線数を「４」とした実施形態によれば、列方向に白画素と黒画素とが交互に配列するパターンであっても、データ信号が電圧＋ＶD／２となる期間と、電圧−ＶD／２となる期間とが半分ずつとなるので、クロストークの発生が防止されることになった。
【０１２６】
しかしながら、実施形態にあっては、選択電圧の極性に対応した画素が列方向に配列すると、データ信号が電圧＋ＶD／２または−ＶD／２の一方に寄ってしまう傾向がある。例えば、実施例において、ｊ列目の画素が黒白黒白、白黒白黒、…、という繰り返しパターンになると、対応するデータ線２１２に供給すべきデータ信号は、図１２に示されるように、電圧＋ＶD／２または−ＶD／２の一方に寄ってしまう。このため、図１５に示される４値駆動法（１Ｈセレクト、１Ｈ反転）と同様に、クロストークの発生してしまうことになる。
【０１２７】
そこで、このようにデータ信号の電圧が寄ってしまうのを防止するためには、ブロックを構成する走査線数をブロック毎に異ならせれば良い、と考える。例えば、図１９に示されるように、ブロックを構成する走査線数を上から順に「５」、「４」、「７」とすれば、データ信号の電圧が寄ってしまうパターンの出現率が低下するので、それだけクロストークの発生が抑制されることになる。もちろん、ブロックを構成する走査線数については、「５」、「４」、「７」に限られず、これよりも少数または多数としても良いし、ランダム化しても良い。さらに、ブロックの境界に位置する画素に対して、次に述べるような補正を実行する構成としても良い。
【０１２８】
＜データ信号の補正、選択電圧の補正等＞
上述した実施形態によれば、同一ブロック内では選択電圧の極性が１本の走査線３１２毎に反転されるが、あるブロックの最後に選択される走査線３１２と、次のブロックの最初に選択される走査線３１２とに供給される選択電圧は同一極性となるので、他の部分とは異なってしまう。このため、走査線３１２等の配線抵抗・容量等に起因した波形の鈍化や電界等の相違により、ブロックの境界に沿って（ブロックの端部に位置する走査線３１２に沿って）、スジ状のムラが発生する場合がある。例えば一面にわたって同一階調（特に中間階調）の表示を行う場合に、ブロックの最初に選択される走査線３１２に位置する画素は、他の部分と比較して、やや明るくなることが、本件発明者によって確認されている。ここで、画素が明るくなるということは、ノーマリーホワイトモードであれば、液晶容量１１８に印加される電圧実効値が、本来的な値よりも小さくなってしまうことを意味する。
【０１２９】
そこで、このブロックの境界においては、次に述べるように、データ信号の補正や、走査信号の補正を単独で、または、適宜組み合わせて実行することが好ましい、と考える。
【０１３０】
まず、データ信号を補正する構成としては、ブロックの最後に選択される走査線３１２に位置する画素、または、ブロックの最初に選択される走査線３１２に位置する画素の少なくとも一方の階調データを、ある値に相当する分だけ一律に加減算して、当該加減算された階調データを、Ｘドライバ２５０に供給する構成が考えられる。例えば、上述したようにブロックの最初に選択される走査線３１２に位置する画素が他の部分と比較して明るくなるのであれば、ブロックの最初に選択される走査線３１２に位置する画素の階調データについては、明るくなる分に相当する量を、補正量として予め加算しておくのである。
【０１３１】
スジ状のムラが発生するのは、その部分が他の部分と異なる濃度となってしまうからであるが、このような補正によれば、濃度の異なってしまう分が補正量として予め見越して加算（または減算）されるので、ブロックの境界においては結果的に略同一濃度となる。このため、ムラの発生が抑えられることになる。
【０１３２】
なお、ムラの発生する箇所については、ブロックの最初に選択される走査線３１２に位置する画素の方が、ブロックの最後に選択される走査線３１２に位置する画素よりも目立つことが、本件発明者によって確認されている。このため、ブロックの最初に選択される走査線３１２に位置する画素について、上述した階調データの補正を実行するのが望ましい、と考える。すなわち、図８において斜線が付された走査線３１２を選択する場合に、対応する階調データを補正する構成が望ましい。なお、図８において、１行目の走査線３１２には、斜線が付与されていないが、これは、１垂直走査期間の最初に選択されるために、直前に選択される走査線３１２が存在しないのでムラが発生しない、または、その影響を無視することができる、と考えられるためである。
【０１３３】
さて、データ信号を補正する構成については、濃度の異なってしまう分を補正量として予め見越して加算（または減算）する構成のほかに、図１１に示される階調コードパルスＧＣＰのパルス配列を時間的にシフトさせる構成も考えられる。すなわち、ブロックの最初に選択される走査線３１２に位置する画素に対してデータ信号を印加する場合には、点灯電圧の印加時間が、他の走査線に位置する同一階調の画素よりも少し長くなるように、階調コードパルスＧＣＰの配列を変更した構成とするのである。
【０１３４】
一方、走査信号を補正する構成としては、選択電圧それ自体を補正することが考えられる。ただし、選択電圧自体を補正する構成とするのは、駆動電圧形成回路５００（図１参照）にて生成すべき電圧数がそれだけ増加するので、構成が複雑化することになる。
【０１３５】
そこで、１水平走査期間における選択電圧の印加時間について、ブロックの最初に位置する走査線３１２と、それ以外の走査線３１２とで異なるように設定すれば良い。具体的には、ノーマリーホワイトモードにおいてブロックの最初に選択される走査線３１２に位置する画素が他の走査線に位置する画素と比較して明るくなるのであれば、ブロックの最初に選択される走査線３１２に対しては、当該走査線３１２が選択される１水平走査期間の全域にわたって選択電圧を印加する一方、それ以外の走査線３１２に対しては、前縁または後縁において（当該選択期間の途中まで、または、当該選択期間の途中から）選択電圧の替わりに非選択電圧を印加する構成が考えられる。すなわち、ブロックの最初に選択される走査線に選択電圧が印加される時間を相対的に延長して、電圧実効値の不足分を補うのである。
【０１３６】
このような構成は、図５のＹドライバ３５０に供給する制御信号ＩＮＨを、ブロックの最初に位置する走査線３１２を選択する１水平走査期間の途中までＨレベルとする、または、途中からＨレベルに遷移させることで実現可能である。
【０１３７】
なお、データ信号を補正するにしても、走査信号を補正するにしても、実際に補正すべき量は、表示装置１００の個体差による影響が大きい、と考えられる。このため、補正量については、個々の装置毎に設定すること望ましい。
【０１３８】
＜ブロックのシフト＞
さて、ブロックの境界が垂直走査期間（フレーム）に対して同一位置であると、ムラの発生箇所が固定的となり、ムラとして視認されやすくなる。また、ブロックの境界において補正を行う構成にしても、ムラを完全になくすことは困難な場合がある。
【０１３９】
そこで、ブロックの境界がフレーム毎に異なるようにすれば、たとえムラが発生したとしても、視認されにくくなる。例えば、極性指示信号ＰＯＬを、図２０に示されるテーブルにしたがって出力する構成とすれば、ブロックの境界がフレーム毎に移動する。このため、数フレームを単位としてみれば、肉眼ではムラが平均化されて見えるので、ムラとしては視認されにくくなる。
【０１４０】
無論、移動方向は、図２０にあっては下方向であるが、上方向でも構わない。また、このようにブロックの境界を移動させる構成においても、ブロックの境界において補正を行う構成にしても良いし、ブロックを構成する走査線数を適宜変更した構成としても良い。
【０１４１】
このうち、前者に係るブロック境界における補正を行う構成においては、選択電圧を印加する替わりに、非選択電圧を供給する構成としても良い。すなわち、あるフレームにおいてムラの発生するような書込を実行しないようにするのである。ブロックの境界はシフトしているので、あるフレームにおいて書込が実行されなくても、次（または前）のフレームにおいて書込を実行すれば、表示にそれほど影響を与えることはないからである。
【０１４２】
ここで、ブロックの境界をシフトさせる場合であって、ブロックにおいて最初に選択される走査線３１２に対し、選択電圧の替わりに、非選択電圧を供給する構成について説明する。
【０１４３】
この構成では、極性指示信号ＰＯＬは、図２１に示されるテーブルにしたがって出力される。なお、このテーブル自体は、図２０に示したものと同一である。ただし、ブロックにおいて最初に走査線３１２が選択されるべき水平走査期間において、詳細には、図２１において○印が付されている期間にて、制御回路４００は、制御信号ＩＮＨをＨレベルにさせる。
【０１４４】
制御信号ＩＮＨがＨレベルであれば、ＡＮＤ回路３５３（図５参照）が閉じるので、転送信号がＨレベルになっても、当該転送信号は、電圧形成回路３５４に供給されない。電圧形成回路３５４は、上述したように供給される転送信号がＨレベルにならないと、それに対応する走査線３１２を選択すべき水平走査期間である旨を認識しないので、直前フレームにおける非選択電圧を維持するような電圧選択信号ｂまたはｃを出力することになる。
【０１４５】
したがって、この構成における走査信号は、例えば図２３に示されるように、１フレームにあっては、１行目、５行目、９行目、…、の走査線３１２には、選択電圧が印加されないで、直前の非選択電圧が維持されることになる。また、続く、２フレームにあっては、２行目、６行目、（１０行目）、…、の走査線３１２には、選択電圧が印加されないで、直前の非選択電圧が維持されることになる。
【０１４６】
よって、この構成において、ムラを発生させるような書込は、そもそも実行されないので、表示品位の低下を抑えることが可能となる。
なお、この例では、ブロックの最初に選択される走査線には選択電圧に替えて非選択電圧を与えているが、ブロックの境界を上方向へシフトさせる場合には、ブロックの最後に選択される走査線には選択電圧に替えて非選択電圧を与えることとなる。
【０１４７】
ただし、書込を実行しないことに起因するクロストークが発生する可能性があるので、例えば書込をスキップさせてから１フレーム経過した選択時において、詳細には、図２４において○印が付されている期間において、データ信号や走査信号を補正して、画素に印加される電圧実効値を、当該クロストークをなくす方向に修正しても良い。なお、補正を行うのは、書込をスキップさせる期間の１フレーム前でも良いが、いずれにしても、書込をスキップする期間と、補正を実行する期間とは、時間的に離れていない方が望ましい、と考える。
【０１４８】
また、制御回路４００が、極性指示信号ＰＯＬを、図２４に示されるテーブルにしたがって出力するとともに、制御信号ＩＮＨを、同図において○印が付されている期間にてＨレベルにさせる構成としても良い。この構成では、ブロックの最後に位置する走査線３１２が選択される水平走査期間において当該走査線に印加される電圧と、その前行・後行の走査線に印加される電圧とは、いずれも非選択電圧のままとなる。このため、次に選択される次ブロックの最初の走査線に影響を与えるノイズ等が少ない、と考える。
【０１４９】
よって、この構成においても、ブロック境界のスジ状のムラは小さくなる。なお、選択電圧の印加をスキップすることに対する補正は、スキップさせる期間の１フレーム前または後に行えば良い。
【０１５０】
また、この例では、ブロックの最後に選択される走査線には、選択電圧に替えて非選択電圧を与えているが、ブロックの境界を上方向へシフトさせる場合には、ブロックの最初に選択される走査線には選択電圧に替えて非選択電圧を与えることとなる。いずれにしても、書込をスキップする期間と、補正を実行する期間とは、時間的に離れていない方が望ましい点は同様である。
【０１５１】
＜選択の順番、飛び越し走査＞
また、実施形態にあっては、走査線３１２を上から順番に１本ずつ選択して選択電圧を供給する構成としたが、選択の順番についてはこれに限られない。例えば、フレームではなく、奇数フィールドと偶数フィールドとに分割し、奇数フィールドについては、例えば奇数行目の走査線３１２を順番に選択する一方、偶数フィールドについては、例えば偶数行目の走査線３１２を順番に選択する構成（インタレース）としても良い。このような構成とすれば、１フィールドにおいて選択すべき走査線数が半分になるので、動作周波数が半分で済み、その分、低消費電力化を図ることが可能となる。
【０１５２】
また、１以上の走査線３１２おきに飛び越し走査をしても良いし、また、１画面を水平走査方向に沿って複数の領域に分割するとともに、分割領域を順番に選択しつつ、選択した分割領域において例えば上から走査線３１２を順番に選択しても良い。
【０１５３】
＜実施形態のまとめ＞
なお、上述した実施形態では、階調データを３ビットとして、８階調表示をする場合について説明したが、本発明はこれに限られず、単なる１ビットによる階調（オンオフ）データによる２値表示としても良いし、２ビットの階調データによる４階調表示としても良いし、また、４ビット、５ビット、６ビット、…、ｎビットの階調データによる１６、３２、６４、…、２n階調表示としても良い。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良い。
【０１５４】
さらに、実施形態にあっては、液晶容量の電圧無印加状態において白色表示を行うノーマリーホワイトモードとして説明したが、同状態において黒色表示となるノーマリーブラックモードとしても良い。
【０１５５】
くわえて、実施形態にあっては、透過型としたが、反射型としても良いし、両者を併用した半透過半反射型としても良い。
【０１５６】
一方、実施形態におけるＸドライバ２５０は、図９に示されるように、カウンタ２５４０によるカウンタ結果Ｃを列毎に共用する構成としたが、列毎にカウンタを設けて、ラッチされた階調データとの大小比較を実行する構成としても良い。
【０１５７】
また、実施形態にあっては、選択電圧が印加されたときに、黒色表示に寄与する点灯電圧を、時間的に後方に寄せて印加する構成としたが、時間的に前方に印加する構成としても良い。
【０１５８】
くわえて、実施形態では、画素の表示色と走査線の選択電圧とに応じてデータ電圧±ＶD／２の印加期間を調整してデータ信号としたが、画素の表示色と走査線の選択電圧とに応じて電圧そのものを規定したデータ信号を供給しても良い。
【０１５９】
さらに、実施形態にあっては、液晶容量の書込極性を１垂直走査期間毎に反転する構成としたが、これに限られず、例えば２垂直走査期間以上の周期で反転駆動する構成としても良い。
【０１６０】
また、上述した表示装置１００におけるＴＦＤ２２０は、データ線２１２の側に接続され、液晶容量１１８が走査線３１２の側に接続されているが、これとは逆に、ＴＦＤ２２０が走査線３１２の側に、液晶層１１８がデータ線２１２の側にそれぞれ接続される構成でも良い。
【０１６１】
さらに、ＴＦＤ２２０は、二端子型スイッチング素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子のほか、これら素子を２つ逆向きに直列接続または並列接続したものなどを、二端子型スイッチング素子として用いることが可能である。
【０１６２】
また、ＴＦＤ２２０などのようなスイッチング素子を用いずに、画素を駆動するパッシブ・マトリクス型の表示装置にも適用可能である。
【０１６３】
さらに、実施形態にあっては、液晶としてＴＮ型やＳＴＮ型とした場合について説明したが、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良い。
【０１６４】
くわえて、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。
【０１６５】
このように、本発明の駆動方法に適合するものであれば、液晶や配向方式として、種々のものを用いることが可能である。
【０１６６】
＜表示装置の改良構造＞
次に、表示品位の一層の向上を意図した表示装置１００の改良構造について説明する。上述した実施形態によれば、図１６に示したクロストークの発生を抑えつつ、表示装置１００の低消費電力化を図ることが可能である。しかしながら、画素電極間の容量結合に起因して、複数本の走査線をまとめたブロックの境界部に、横筋状のむらが表示される可能性がある。そこで、表示装置１００自体の構造に改良を施すことで、このような表示むらの発生を抑制する。以下、表示装置１００の一部を構成する素子基板２００に関して、３つの改良構造を例示する。これらの改良構造に共通することは、隣接した画素電極２３４の間に、データ線２１２または導電線２８０といった導電性を有する導電部を、画素電極２３４と電気的に分離した状態で介在させている点である。
【０１６７】
＜第１の改良構造＞
図２８は、第１の改良構造に係る素子基板２００の上面図である。同図において、上述した実施形態と同様の部材については、同一の符号を付することにより、詳細な説明を省略する。上述した実施形態と同様、この素子基板２００の対向面上には、データ線２１２とＴＦＤ２２０と画素電極２３４とが設けられている。
【０１６８】
この素子基板２００の構造上の特徴は、データ線２１２の一部を「ト」の字状に突出さることにより、データ線２１２に突出部２１２ａが設けられている点にある。具体的には、突出部２１２ａは、データ線２１２の延在方向（Ｙ方向）とは異なるＸ方向（横（右）方向）に突出し、Ｙ方向において隣接した２つの画素電極２３４の間に介在している。突出部２１２ａおよび画素電極２３４は、素子基板２００の対向面上で両者を離間することにより、或いは、絶縁膜を介して積層することにより、電気的に分離されている。また、突出部２１２ａは、素子基板２００上に存在する全ての隣接画素電極間に介在している。あるデータ線２１２に設けられた突出部２１２ａの先端は、その直右のデータ線２１２と離間しているため、隣接した左右のデータ線２１２は、互いに電気的に分離されている。
【０１６９】
このように、Ｙ方向に隣接する２つの画素電極２３４の間に突出部２１２ａを入り込ませることで、突出部２１２ａは、隣接した画素電極２３４の間の寄生容量を低減する静電シールドとして機能する。これにより、ブロック境界部に表示される横筋状のむらを有効に抑制する。
【０１７０】
まず、横筋状の表示むらの発生メカニズムについて説明する。図２９は、突出部２１２ａを設けない構造における画素間の寄生容量モデルを示す図である。同図において、Ｃmは、画素電極とデータ線との間の寄生容量、Ｃpは、画素電極と走査線との間の寄生容量、そして、Ｃppは、隣接した２つの画素電極間の寄生容量である。図２９に示したモデルは、図３０に示す等価回路で表すことができる。同図において、画素ｐ1には、走査線（図中、コモン１）の電圧とデータ線（図中、セグメント）の電圧とが印加されている。また、画素ｐ1とＸ方向に隣接した画素ｐ2には、コモン１とは異なる走査線（図中、コモン２）の電圧とデータ線（セグメント）の電圧とが印加されている。
【０１７１】
一般に、一方の画素電極の電圧ＶbがΔＶbだけ変化した場合、これと隣接した他方の画素電極の電圧Ｖaの変化量ΔＶaは、（Ｖpp/（Ｃm＋Ｃp＋Ｃpp））・ΔＶbとして表される。コモン１上の画素ｐ1の書き込みが終了した時点における画素電圧を−Ｖp1とし、コモン２上の画素ｐ2書き込みが終了した状態を考える。まず、画素ｐ1と画素ｐ2との書込極性が逆の場合（逆極性書込）、書き込みの前後で、画素ｐ2の画素電圧は−Ｖp2からＶp2へと変化し、その保持電圧はＶhld／２から−Ｖhld／２へと変化する（図３１参照）。
【０１７２】
これを図３０に示した一方の画素電極の電圧Ｖbの変化とみなすと、（Ｖhld／２−Ｖp2）から（Ｖp2−Ｖhld／２）への変化となり、ΔＶbは（２Ｖp2−Ｖhld）となる。したがって、２Ｖp2＜Ｖhldの場合には、ΔＶaは負側に変化するため、画素ｐ1の画素電圧の絶対値が増す（表示が暗くなる）。
【０１７３】
一方、画素ｐ1と画素ｐ2との書込極性が同一の場合（同極性書込）、書き込みの前後で、画素ｐ2の画素電圧は、Ｖp2から−Ｖp2へと変化し、その保持電圧は、−Ｖhld／２からＶhld／２へと変化する（図３２参照）。
【０１７４】
これを図３０に示した一方の画素電極の電圧Ｖbの変化とみなすと、（Ｖhld／２−Ｖp2）から（Ｖp2−Ｖhld／２）への変化となり、ΔＶbは（Ｖhld−２Ｖp2）となる。したがって、２Ｖp2＜Ｖhldの場合には、ΔＶaは正側に変化するため、画素ｐ1の画素電圧の絶対値が減る（表示が明るくなる）。
【０１７５】
画素電圧が１Ｖ(off)〜３Ｖ(on)程度で、保持電圧Ｖhldが４Ｖ程度を想定した場合、ΔＶbは、±２・｜Ｖp2−Ｖhld｜＝±２Ｖとなる。また、（Ｃpp／（Ｃm＋Ｃp＋Ｃpp））を0.01程度と仮定した場合、逆極性書込と同極性書込とでは、実効電圧に４０mv（２０mv×2）の差が生じて、表示むらが発生する。このことは、ある書込行の画素の濃さは、次の行の書込行の書込極性によって異なってしまうことを意味する。本実施形態に係る駆動方式によれば、同一のブロック内では常に逆極性になり、ブロック境界部では同一極性になる。その結果、ブロック境界部において、横筋むらが発生する。
【０１７６】
これに対して、データ線２１２に突出部２１２ａを設けた場合、隣接した２つの画素の等価回路は、図３３に示すようになる。それぞれの画素電極２３４と突出部２１２ａとの間に寄生容量Ｃpcが新たに形成される。この寄生容量Ｃpcを設けることで、隣接した画素電極２３４の間の寄生容量Ｃppが低減する。これにより、（Ｃpp／（Ｃm＋Ｃp＋Ｃpp））の値も十分に小さくなるので、一方の画素電極２３４の電圧変化に起因した他方の画素電極２３４の電圧変動が緩和される。つまり、突出部２１２ａは、寄生容量Ｃppに起因した画素電極の電圧変動を緩和する静電シールドとして機能する。その結果、駆動回路による補正を行わなくても、ブロック境界部における横筋むらの発生を有効に低減できる。
【０１７７】
＜第２の改良構造＞
図３４は、第２の改良構造に係る素子基板２００の上面図である。この素子基板２００の構造上の特徴は、データ線２１２の一部を略十字状に突出させることにより、データ線２１２に突出部２１２ｂ，２１２ｃが設けられている点にある。具体的には、右突出部２１２ｂは右側に向かって突出しており、左突出部２１２ｃは左側に向かって突出している。これらの突出部２１２ｂ，２１２ｃは、第１の改良構造と同様に、Ｙ方向に隣接した２つの画素電極２３４の間に介在しており、画素電極２３４と電気的に分離されている。また、突出部２１２ｂ，２１２ｃの少なくとも一方は、素子基板２００上に存在する全ての隣接画素電極間に介在している。あるデータ線２１２に設けられた右突出部２１２ｂの先端は、その直右のデータ線２１２に設けられた左突出部２１２ｃの先端と離間しているため、隣接した上下のデータ線２１２は、互いに電気的に分離されている。
【０１７８】
このような構成によれば、突出部２１２ｂ，２１２ｃと画素電極２３４と間に寄生容量Ｃpcが形成されるので、突出部２１２ａ，２１２ｂが静電シールドとして機能する。その結果、第１の改良構造と同様に、寄生容量Ｃppに起因した隣接する画素電極２３４の電圧変動が小さくなる。その結果、駆動回路による補正を行わなくても、ブロック境界部における横筋むらの発生を有効に低減できる。
【０１７９】
＜第３の改良構造＞
図３５は、第３の改良構造に係る素子基板２００の上面図である。この素子基板２００の構造上の特徴は、複数の導電線２８０がデータ線２１２とは別部材で設けられている点にある。具体的には、それぞれの導電線２８０は、データ線２１２とは異なる方向に延在しており、かつ、データ線２１２とは絶縁膜を介して電気的に分離されている。それぞれの導電線２８０は、Ｙ方向に隣接する２つの画素電極２３４の間に介在している。また、複数の導電線２８０は、図３５の左端で共通接続されている。導電線２８０の材料としては、酸化インジウムまたは酸化錫等の透明な導電材料を用いることが好ましい。これにより、表示が暗くなるのを防止する。
【０１８０】
このような構成によれば、導電線２８０と画素電極２３４と間に新たに寄生容量Ｃpcが形成される。したがって、それぞれの導電線２８０が静電シールドとして機能するため、駆動回路による補正を行わなくても、ブロック境界部における横筋むらの発生を有効に低減できる。なお、導電線２８０にはある電圧（一定電圧である必要はない）が常時印加されることが好ましいが、多数の導電線２８０が共通接続された構造（容量結合の影響を受け難い構造）では、導電線２８０はフローティングであってもよい。
【０１８１】
＜電子機器＞
次に、上述した実施形態に係る表示装置を電子機器に用いた例について説明する。
【０１８２】
＜その１：モバイル型パーソナルコンピュータ＞
まず、上述した表示装置１００を、パーソナルコンピュータの表示部に適用した例について説明する。図２５は、このパーソナルコンピュータの構成を示す斜視図である。
【０１８３】
図において、コンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示部として用いられる表示装置１００とを備えている。なお、表示装置１００として透過型液晶装置を用いる場合には、暗所での視認性を確保するため、背面にバックライト（図示省略）が設けられる。
【０１８４】
＜その２：携帯電話＞
さらに、上述した表示装置１００を、携帯電話の表示部に適用した例について説明する。図２６は、この携帯電話の構成を示す斜視図である。
【０１８５】
図において、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した表示装置１００を備えるものである。なお、表示装置１００として、液晶装置を用いる場合には、暗所での視認性を確保するため、透過型や半透過半反射型であれば、バックライトが、反射型であればフロントライト（いずれも図示省略）が、それぞれ設けられる。
【０１８６】
＜その３：ディジタルスチルカメラ＞
次に、上述した表示装置を、ファインダに用いたディジタルスチルカメラについて説明する。
【０１８７】
図２７は、このディジタルスチルカメラの背面を示す斜視図である。通常の銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成するものである。ここで、ディジタルスチルカメラ１３００におけるケース１３０２の背面には、上述した表示装置１００が設けられ、ＣＣＤによる撮像信号に基づいて、表示を行う構成となっている。このため、表示装置１００は、被写体を表示するファインダとして機能することになる。また、ケース１３０２の前面側（図２８においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット１３０４が設けられている。
【０１８８】
ここで、撮影者が表示装置１００に表示された被写体像を確認して、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１３０８のメモリに転送・格納される。
【０１８９】
また、このディジタルスチルカメラ１３００にあっては、ケース１３０２の側面には、外部表示を行うために、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。
【０１９０】
なお、電子機器としては、図２５のパーソナルコンピュータや、図２６の携帯電話、図２７のディジタルスチルカメラの他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述した表示装置が適用可能なのは言うまでもない。
【０１９１】
【発明の効果】
以上説明したように本発明によれば、表示示品位の低下を抑えつつ、低消費電力化を図ることが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施形態に係る表示装置の電気的な構成を示すブロック図である。
【図２】  同表示装置の構成を示す斜視図である。
【図３】  同表示装置をＸ方向で破断した場合の構成を示す部分断面図である。
【図４】  同表示装置の要部構成を示す部分破断斜視図である。
【図５】  同表示装置におけるＹドライバの構成を示すブロック図である。
【図６】  同Ｙドライバの動作を説明するためのタイミングチャートである。
【図７】  同Ｙドライバによる走査信号の電圧波形を説明するための図である。
【図８】  同表示装置において、各行に印加される選択電圧の極性を示すタイムテーブルである。
【図９】  同表示装置におけるＸドライバの構成を示すブロック図である。
【図１０】  同Ｘドライバの動作を説明するためのタイミングチャートである。
【図１１】  同Ｘドライバによるデータ信号の電圧波形を説明するためのタイミングチャートである。
【図１２】  同表示装置の画素に印加される電圧波形等を示す図である。
【図１３】  走査線を連続して選択する本数と電圧切替回数（消費電力）との関係を示す図である。
【図１４】  （ａ）および（ｂ）は、それぞれ実施形態に係る表示装置における画素の等価回路を示す図である。
【図１５】  ４値駆動法（１Ｈセレクト、１Ｈ反転）における走査信号Ｙｉ、Ｙｉ＋１およびデータ信号Ｘｊの波形例を示す図である。
【図１６】  表示の不具合を説明するための図である。
【図１７】  ４値駆動法（１／２Ｈセレクト、１Ｈ反転）における走査信号Ｙｉ、Ｙｉ＋１およびデータ信号Ｘｊの波形例を示す図である。
【図１８】  （ａ）、（ｂ）は、それぞれ非選択期間（保持期間）におけるデータ信号Ｘｊの電圧切り替わりによる電力消費を説明するための図である。
【図１９】  本発明の応用例に係る表示装置において、各行に印加される選択電圧の極性を示すタイムテーブルである。
【図２０】  本発明の応用例に係る表示装置において、各行に印加される選択電圧の極性を示すタイムテーブルである。
【図２１】  本発明の応用例に係る表示装置において、各行に印加される選択電圧の極性等を示すタイムテーブルである。
【図２２】  同表示装置において、制御信号ＩＮＨ等を示すタイミングチャートである。
【図２３】  同表示装置における走査信号の電圧波形を説明するための図である。
【図２４】  本発明の応用例に係る表示装置において、各行に印加される選択電圧の極性等を示すタイムテーブルである。
【図２５】  実施形態に係る表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２６】  同表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図２７】  同表示装置を適用した電子機器の一例たるディジタルスチルカメラの背面構成を示す斜視図である。
【図２８】  第１の改良構造に係る素子基板の上面図である。
【図２９】  突出部を設けない構造における画素間の寄生容量モデルの図である。
【図３０】  突出部を設けない構造における隣接した二画素の等価回路を示す図である。
【図３１】  画素電圧および保持電圧の電圧変化を示す図である。
【図３２】  画素電極および保持電圧の電圧変化を示す図である。
【図３３】  突出部を設けた構造における隣接した二画素の等価回路を示す図である。
【図３４】  第２の改良構造に係る素子基板の上面図である。
【図３５】  第３の改良構造に係る素子基板の上面図である。
【符号の説明】
１００  表示装置
１０５  液晶
１１６  画素
１１８  液晶
２００  素子基板
２１２  データ線
２１２ａ  突出部
２１２ｂ  上突出部
２１２ｃ  下突出部
２２０  ＴＦＤ
２３４  画素電極
２５０  Ｘドライバ（データ線駆動回路）
２８０  導電線
３００  対向基板
３１２  走査線
３５０  Ｙドライバ（走査線駆動回路）
１１００  パーソナルコンピュータ
１２００  携帯電話
１３００  ディジタルスチルカメラ
２５４０  カウンタ
２５５０  コンパレータ
【図１】
0003956748.tif 000002
【図２】
0003956748.tif 000003
【図３】
0003956748.tif 000004
【図４】
0003956748.tif 000005
【図５】
0003956748.tif 000006
【図６】
0003956748.tif 000007
【図７】
0003956748.tif 000008
【図８】
0003956748.tif 000009
【図９】
0003956748.tif 000010
【図１０】
0003956748.tif 000011
【図１１】
0003956748.tif 000012
【図１２】
0003956748.tif 000013
【図１３】
0003956748.tif 000014
【図１４】
0003956748.tif 000015
【図１５】
0003956748.tif 000016
【図１６】
0003956748.tif 000017
【図１７】
0003956748.tif 000018
【図１８】
0003956748.tif 000019
【図１９】
0003956748.tif 000020
【図２０】
0003956748.tif 000021
【図２１】
0003956748.tif 000022
【図２２】
0003956748.tif 000023
【図２３】
0003956748.tif 000024
【図２４】
0003956748.tif 000025
【図２５】
0003956748.tif 000026
【図２６】
0003956748.tif 000027
【図２７】
0003956748.tif 000028
【図２８】
0003956748.tif 000029
【図２９】
0003956748.tif 000030
【図３０】
0003956748.tif 000031
【図３１】
0003956748.tif 000032
【図３２】
0003956748.tif 000033
【図３３】
0003956748.tif 000034
【図３４】
0003956748.tif 000035
【図３５】
0003956748.tif 000036