(57)【特許請求の範囲】
【請求項１】
基板上に、第１の白金膜と酸素バリア層との積層膜よりなる下部電極と、前記下部電極上に形成された強誘電体膜よりなる容量絶縁膜と、第２の白金膜を有する上部電極とからなる容量素子を形成する工程と、
前記容量素子を覆うシリコン酸化膜を形成する工程と、
酸素を含む雰囲気中において、前記シリコン酸化膜により覆われた前記容量素子に対して前記強誘電体膜を結晶化させるための第２のアニールを行なう工程とを備えていることを特徴とする容量素子の製造方法。
【請求項２】
前記第２のアニール工程の後に、
前記シリコン酸化膜の上に水分侵入防止膜を形成する工程を備えていることを特徴とする請求項１記載の容量素子の製造方法。
【請求項３】
前記第２のアニール工程を行なってから前記水分侵入防止膜を形成する工程までの時間は、４８時間以内であることを特徴とする請求項２記載の容量素子の製造方法。
【請求項４】
前記容量素子を形成する工程は、
前記基板上に、前記下部電極を形成する工程と、
前記下部電極の上に前記強誘電体膜よりなる容量絶縁膜を形成する工程と、
前記強誘電体膜中の有機成分を除去するための第１のアニールを行なう工程と、
前記強誘電体膜の上に前記上部電極を形成する工程とを含むことを特徴とする請求項１から請求項３のいずれか１項に記載の容量素子の製造方法。
【請求項５】
前記第１のアニール工程は、前記強誘電体膜が結晶化しない温度で行なうことを特徴とする請求項４記載の容量素子の製造方法。
【請求項６】
前記水分侵入防止膜は、シリコン窒化膜、金属膜、金属窒化膜若しくは金属酸化膜よりなる単層膜又はこれらの膜の積層膜であることを特徴とする請求項２記載の容量素子の製造方法。
【請求項７】
前記強誘電体膜は、ＳＢＴ膜またはＰＺＴ膜からなることを特徴とする請求項１から請求項６のいずれか１項に記載の容量素子の製造方法。
【請求項８】
前記容量素子を形成する工程の後で前記シリコン酸化膜を形成する工程の前に、
前記容量素子を覆う水分侵入防止膜を形成する工程を備えていることを特徴とする請求項１記載の容量素子の製造方法。
【請求項９】
前記シリコン酸化膜を形成する工程の後で前記第２のアニールを行なう工程の前に、
前記シリコン酸化膜の上に水分侵入防止膜を形成する工程を備えていることを特徴とする請求項１記載の容量素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜よりなる容量絶縁膜を有する容量素子の製造方法に関し、特に、強誘電体膜の特性劣化を防止する技術に関する。
【０００２】
【従来の技術】
強誘電体膜よりなる容量絶縁膜を有する容量素子（以下、単に強誘電体メモリと称する）の従来の製造方法においては、半導体基板上に、下部電極、強誘電体膜よりなる容量絶縁膜及び上部電極を順次形成するが、これらを形成する工程の途中で強誘電体膜を結晶化させるのが一般的である。
【０００３】
以下、第１の従来例に係る強誘電体メモリの製造方法について、図７(a) 〜(d) を参照しながら説明する。
【０００４】
まず、図７(a)に示すように、ソース領域又はドレイン領域となる一対の不純物拡散層（図示は省略している）が形成されている半導体基板１の上に絶縁膜２を形成した後、該絶縁膜２に一対の不純物拡散層のうちの一方と接続するコンタクトプラグ３を形成し、その後、絶縁膜２の上に、例えばＰｔ膜とＩｒＯｘ膜（酸素バリア層）との積層膜よりなり下部電極となる第１の導電膜４、強誘電体膜５、及び例えばＰｔ膜よりなる第２の導電膜６を順次堆積する。
【０００５】
次に、酸素雰囲気中における第１回目のアニール処理を行なうことにより強誘電体膜５を結晶化させて、図７(b)に示すように、ペロブスカイト結晶構造を有する（結晶化した）強誘電体膜５Ａを形成する。
【０００６】
次に、第２の導電膜６、結晶化した強誘電体膜５Ａ及び第１の導電膜４を順次パターニングして、図７(c)に示すように、第２の導電膜６よりなる上部電極６Ａ、結晶化した強誘電体膜５Ａよりなる容量絶縁膜５Ｂ、及び第１の導電膜４よりなる下部電極４Ａを形成する。
【０００７】
次に、酸素雰囲気中における第２回目のアニール処理を行なうことにより、パターニングのためのプラズマエッチングによりダメージを受けた、結晶化した強誘電体膜５Ａよりなる容量絶縁膜５Ｂの結晶構造を回復する。
【０００８】
次に、図７(d)に示すように、上部電極６Ａ、容量絶縁膜５Ｂ及び下部電極４Ａよりなる容量素子を覆う層間絶縁膜７を堆積する。
【０００９】
第１の従来例によると、酸素雰囲気中における第１回目のアニール処理により、強誘電体膜５における第１の導電膜４及び第２の導電膜６とそれぞれ接する面からペロブスカイト結晶が成長する。
【００１０】
ところが、第２の導電膜６、結晶化した強誘電体膜５Ａ及び第１の導電膜４をパターニングする際のプラズマエッチングにより、結晶化した強誘電体膜５Ａよりなる容量絶縁膜５Ｂがダメージを受ける。
【００１１】
そこで、酸素雰囲気中における第２回目のアニール処理を行なうことにより、ダメージを受けた容量絶縁膜５Ｂの結晶構造の回復を図っている。
【００１２】
以下、例えば特開平１１−２９７９４６号公報に示されている第２の従来例に係る強誘電体メモリの製造方法について、図８(a)〜(d)を参照しながら説明する。
【００１３】
まず、図８(a)に示すように、ソース領域又はドレイン領域となる一対の不純物拡散層（図示は省略している）が形成されている半導体基板１の上に絶縁膜２を形成した後、該絶縁膜２に一対の不純物拡散層のうちの一方と接続するコンタクトプラグ３を形成し、その後、絶縁膜２の上に、例えばＰｔ膜とＩｒＯｘ膜（酸素バリア層）との積層膜よりなり下部電極となる第１の導電膜４、強誘電体膜５、及び例えばＰｔ膜よりなる第２の導電膜６を順次堆積する。
【００１４】
次に、第２の導電膜６、強誘電体膜５及び第１の導電膜４を順次パターニングして、図８(b)に示すように、第２の導電膜６よりなる上部電極６Ａ、パターン化された強誘電体膜５Ｃ及び第１の導電膜４よりなる下部電極４Ａを形成する。
【００１５】
次に、酸素雰囲気中におけるアニール処理を行なうことによりパターン化された強誘電体膜５Ｃを結晶化させて、図８(c)に示すように、ペロブスカイト結晶構造を有する（結晶化した）強誘電体膜５Ｄを形成する。
【００１６】
次に、図８(d)に示すように、上部電極６、結晶化した強誘電体膜５Ｄ及び下部電極４よりなる容量素子を覆う層間絶縁膜７を堆積する。
【００１７】
第２の従来例によると、第２の導電膜６、強誘電体膜５及び第１の導電膜４に対してパターニングを行なってから酸素雰囲気中におけるアニール処理を行なって、パターン化された強誘電体膜５Ｃを結晶化させる。このため、第１の従来例のようにプラズマエッチングにより結晶化した強誘電体膜５Ｄがダメージを受ける事態を回避できるので、良好な特性を有する強誘電体メモリが得られる。
【００１８】
【発明が解決しようとする課題】
しかしながら、第１又は第２の従来例により得られる容量素子を放置しておくと、時間の経過に伴って、強誘電体膜の分極状態が反転しなくなるインプリント現象が発生したり又は強誘電体膜の分極量が減少したりする等の強誘電体膜の特性劣化が起きるという問題に直面した。
【００１９】
そこで、容量素子を放置しておくと、強誘電体膜の特性が劣化する原因について種々の検討を加えた結果、容量素子が放置されているときに大気中の水分が強誘電体膜中に侵入して強誘電体膜の特性が劣化することを見出した。
【００２０】
また、強誘電体キャパシタを覆う層間絶縁膜を堆積する際に容量絶縁膜がダメージを受けて、強誘電体膜の特性が劣化するという問題があることも見出した。
【００２１】
前記に鑑み、本発明は、容量絶縁膜を構成する強誘電体膜の特性劣化を防止することを目的とする。
【００２２】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る容量素子の製造方法は、基板上に、第１の白金膜と酸素バリア層との積層膜よりなる下部電極と、下部電極上に形成された強誘電体膜よりなる容量絶縁膜と、第２の白金膜を有する上部電極とからなる容量素子を形成する工程と、容量素子を覆うシリコン酸化膜を形成する工程と、酸素を含む雰囲気中において、シリコン酸化膜により覆われた容量素子に対して強誘電体膜を結晶化させるための第２のアニールを行なう工程とを備えている。
【００２３】
本発明に係る容量素子の製造方法において、第２のアニール工程の後に、シリコン酸化膜の上に水分侵入防止膜を形成する工程を備えていることが好ましい。
【００２４】
本発明に係る容量素子の製造方法において、第２のアニール工程を行なってから水分侵入防止膜を形成する工程までの時間は、４８時間以内であることが好ましい。
【００２５】
本発明に係る容量素子の製造方法において、容量素子を形成する工程は、基板上に、下部電極を形成する工程と、下部電極の上に強誘電体膜よりなる容量絶縁膜を形成する工程と、強誘電体膜中の有機成分を除去するための第１のアニールを行なう工程と、強誘電体膜の上に上部電極を形成する工程とを含むことが好ましい。
【００２６】
本発明に係る容量素子の製造方法において、第１のアニール工程は、強誘電体膜が結晶化しない温度で行なうことが好ましい。
【００２７】
本発明に係る容量素子の製造方法において、水分侵入防止膜は、シリコン窒化膜、金属膜、金属窒化膜若しくは金属酸化膜よりなる単層膜又はこれらの膜の積層膜であることが好ましい。
【００２８】
本発明に係る容量素子の製造方法において、強誘電体膜は、ＳＢＴ膜またはＰＺＴ膜からなることが好ましい。
【００２９】
本発明に係る容量素子の製造方法において、容量素子を形成する工程の後でシリコン酸化膜を形成する工程の前に、容量素子を覆う水分侵入防止膜を形成する工程を備えていることが好ましい。
【００３０】
本発明に係る容量素子の製造方法において、シリコン酸化膜を形成する工程の後で第２のアニールを行なう工程の前に、シリコン酸化膜の上に水分侵入防止膜を形成する工程を備えていることが好ましい。
【００３１】
【発明の実施の形態】
（第１の実施形態）
以下、第１の実施形態に係る容量素子の製造方法について、図１(a)〜(d)を参照しながら説明する。
【００３２】
まず、図１(a)に示すように、ソース領域又はドレイン領域となる一対の不純物拡散層（図示は省略している）が形成されている半導体基板１０の上に絶縁膜１１を形成した後、該絶縁膜１１に一対の不純物拡散層のうちの一方と接続する例えばＷ膜よりなるコンタクトプラグ１２を形成し、その後、絶縁膜１１の上に、例えばＰｔ膜とＩｒＯｘ膜（酸素バリア層）との積層膜よりなり下部電極となる第１の導電膜（厚さは５０〜３００ｎｍである）１３、例えばＳＢＴ膜又はＰＺＴ膜よりなる強誘電体膜（厚さは５０〜３００ｎｍである）１４、及び例えばＰｔ膜よりなる第２の導電膜（厚さは５０〜２００ｎｍである）１５を順次堆積する。尚、強誘電体膜１４がＳＢＴ膜である場合には７００℃未満の温度のアニールが施され、強誘電体膜１４がＰＺＴ膜である場合には６００℃未満の温度のアニールが施されているが、これらのアニールは膜中の有機成分を除去するために行なわれている。従って、強誘電体膜１４には結晶化温度以上の温度のアニールが行なわれていないので、強誘電体膜１４はペロブスカイト構造を有していない。
【００３３】
次に、図１(b)に示すように、第２の導電膜１５、強誘電体膜１４及び第１の導電膜１３を順次パターニングして、第２の導電膜１５よりなる上部電極１５Ａ、強誘電体膜１４よりなる容量絶縁膜１４Ａ、及び第１の導電膜１３よりなる下部電極１３Ａを形成する。
【００３４】
次に、図１(c)に示すように、絶縁膜１１の上に、例えばＳｉＯ２膜よりなり、上部電極１５Ａ、容量絶縁膜１４Ａ及び下部電極１３Ａよりなる容量素子を覆う層間絶縁膜（厚さは５０〜５００ｎｍである）１６を堆積する。
【００３５】
次に、酸素雰囲気中において、層間絶縁膜１６に覆われている容量素子に対して、容量絶縁膜１４Ａを構成する強誘電体膜が結晶化する温度、つまり強誘電体膜がＳＢＴ膜である場合には７００℃以上で、強誘電体膜がＰＺＴ膜である場合には６００℃以上の温度のアニールを行なうことにより強誘電体膜を結晶化させて、図１(d)に示すように、ペロブスカイト結晶構造を有する（結晶化した）強誘電体膜１４Ｂを形成する。
【００３６】
第１の実施形態によると、層間絶縁膜１６に覆われている容量素子に対して、強誘電体膜を結晶化させるためのアニールを行なうため、結晶化した強誘電体膜は大気に曝されないので、大気中の水分が強誘電体膜中に侵入して強誘電体膜の特性が劣化する事態を防止することができる。
【００３７】
また、層間絶縁膜１６を堆積してから、容量素子に対して結晶化アニールを行なうため、層間絶縁膜１６の堆積時に、結晶化した強誘電体膜１４Ｂがダメージを受ける事態を防止することができる。
【００３８】
尚、第１の実施形態においては、第２の導電膜１５、強誘電体膜１４及び第１の導電膜１３を順次パターニングして、上部電極１５Ａ、容量絶縁膜１４Ａ及び下部電極１３Ａを形成したが、これに代えて、第１の導電膜１３をパターニングして下部電極１３Ａを形成した後に、強誘電体膜１４及び第２の導電膜１５を堆積してもよいし、第１の導電膜１３をパターニングして下部電極１３Ａを形成した後に、強誘電体膜１４を堆積し、その後、強誘電体膜１４をパターニングした後に、第２の導電膜１５を堆積してもよい。
【００３９】
（第１の実施形態の変形例）
以下、第１の実施形態の変形例に係る容量素子の製造方法について、図２及び図３を参照しながら説明する。
【００４０】
第１の実施形態と同様にして、図１(d)に示すように、上部電極１５Ａ、ペロブスカイト結晶構造を有する（結晶化した）強誘電体膜１４Ｂ、下部電極１３Ａ及び層間絶縁膜１６を形成した後、図２に示すように、層間絶縁膜１６の上に水分侵入防止膜１７を形成する。水分侵入防止膜１７としては、シリコン窒化膜、金属膜、金属窒化膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若しくは金属酸化膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又はＡｌ２Ｏ３）よりなる単層膜又はこれらの膜の積層膜を用いることができる。
【００４１】
尚、水分侵入防止膜１７は、層間絶縁膜１６の全面を覆っていなくてもよく、層間絶縁膜１６の上における容量素子の上側領域を覆っていてもよい。
【００４２】
ところで、第１の実施形態によると、容量素子の上に層間絶縁膜１６を形成したため、大気中の水分が強誘電体膜中に侵入することを防止できるが、第１の実施形態の変形例のように、層間絶縁膜１６の上に水分侵入防止膜１７を形成すると、大気中の水分が強誘電体膜中に侵入する事態を一層確実に防止することができる。
【００４３】
図３は、層間絶縁膜１６に覆われた容量素子に対して結晶化のためのアニールを行なってから該容量素子を大気中に放置したときの放置時間と、強誘電体膜の分極量との関係を示している。
【００４４】
図３から、時間の経過に伴って分極量が徐々に低下することが分かると共に、結晶化アニールを行なった後に４８時間以上が経過すると、強誘電体膜の分極量の減少が１０％を超えることが分かる。従って、結晶化アニールを行なってから４８時間以内に、層間絶縁膜１６の上に水分侵入防止膜１７を形成することが好ましい。
【００４５】
（第２の実施形態）
以下、第２の実施形態に係る容量素子の製造方法について、図４(a)〜(d)を参照しながら説明する。
【００４６】
まず、図４(a)に示すように、ソース領域又はドレイン領域となる一対の不純物拡散層（図示は省略している）が形成されている半導体基板２０の上に絶縁膜２１を形成した後、該絶縁膜２１に一対の不純物拡散層のうちの一方と接続する例えばＷ膜よりなるコンタクトプラグ２２を形成し、その後、絶縁膜２１の上に、例えばＰｔ膜とＩｒＯｘ膜（酸素バリア層）との積層膜よりなり５０〜３００ｎｍの厚さを持つ下部電極２３Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりなり５０〜３００ｎｍの厚さを持つ容量絶縁膜２４Ａ、及び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ上部電極２５Ａを形成する。
【００４７】
次に、図４(b)に示すように、絶縁膜２１の上に、下部電極２３Ａ、容量絶縁膜２４Ａ及び上部電極２５Ａよりなる容量素子を覆う水分侵入防止膜２６を形成する。水分侵入防止膜２６としては、シリコン窒化膜、金属膜、金属窒化膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若しくは金属酸化膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又はＡｌ２Ｏ３）よりなる単層膜又はこれらの膜の積層膜を用いることができる。尚、水分侵入防止膜２６は、絶縁膜２１の上に全面に亘って形成されていなくてもよく、少なくとも容量素子を覆っておればよい。
【００４８】
次に、図４(c)に示すように、水分侵入防止膜２６の上に、例えばＳｉＯ２膜よりなり、５０ｎｍ〜５００ｎｍの厚さを持つ層間絶縁膜２７を堆積する。
【００４９】
次に、酸素雰囲気中において、水分侵入防止膜２６及び層間絶縁膜２７に覆われている容量素子に対して、容量絶縁膜２４Ａを構成する強誘電体膜が結晶化する温度のアニールを行なうことにより強誘電体膜を結晶化させて、図４(d)に示すように、ペロブスカイト結晶構造を有する（結晶化した）強誘電体膜２４Ｂを形成する。
【００５０】
第２の実施形態によると、水分侵入防止膜２６及び層間絶縁膜２７に覆われている容量素子に対して、強誘電体膜を結晶化させるためのアニールを行なうため、結晶化した強誘電体膜２４Ｂは大気に曝されないので、大気中の水分が結晶化した強誘電体膜２４Ｂ中に侵入して容量絶縁膜の特性を劣化させる事態を確実に防止することができる。
【００５１】
また、層間絶縁膜２７を堆積してから、容量素子に対して結晶化アニールを行なうため、層間絶縁膜２７の堆積時に、結晶化した強誘電体膜２４Ｂがダメージを受ける事態を防止することができる。
【００５２】
（第３の実施形態）
以下、第３の実施形態に係る容量素子の製造方法について、図５(a)〜(d)を参照しながら説明する。
【００５３】
まず、図５(a)に示すように、ソース領域又はドレイン領域となる一対の不純物拡散層（図示は省略している）が形成されている半導体基板３０の上に絶縁膜３１を形成した後、該絶縁膜３１に一対の不純物拡散層のうちの一方と接続する例えばＷ膜よりなるコンタクトプラグ３２を形成し、その後、絶縁膜３１の上に、例えばＰｔ膜とＩｒＯｘ膜（酸素バリア層）との積層膜よりなり５０〜３００ｎｍの厚さを持つ下部電極３３Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりなり５０〜３００ｎｍの厚さを持つ容量絶縁膜３４Ａ、及び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ上部電極３５Ａを形成する。
【００５４】
次に、図５(b)に示すように、絶縁膜３１の上に、例えばＳｉＯ２膜よりなり、下部電極３３Ａ、容量絶縁膜３４Ａ及び上部電極３５Ａよりなる容量素子を覆う層間絶縁膜（厚さは５０〜５００ｎｍである）３６を堆積する。
【００５５】
次に、図５(c)に示すように、層間絶縁膜３６の上に水分侵入防止膜３７を形成する。水分侵入防止膜３７としては、シリコン窒化膜、金属膜、金属窒化膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若しくは金属酸化膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又はＡｌ２Ｏ３）よりなる単層膜又はこれらの膜の積層膜を用いることができる。尚、水分侵入防止膜３７は、層間絶縁膜３６の全面に形成されていなくてもよく、層間絶縁膜３６における容量素子の上側領域に形成されておればよい。
【００５６】
次に、酸素雰囲気中において、層間絶縁膜３６及び水分侵入防止膜３７に覆われている容量素子に対して、容量絶縁膜３４Ａを構成する強誘電体膜が結晶化する温度のアニールを行なうことにより強誘電体膜を結晶化させて、図５(d)に示すように、ペロブスカイト結晶構造を有する（結晶化した）強誘電体膜３４Ｂを形成する。
【００５７】
第３の実施形態によると、層間絶縁膜３６及び水分侵入防止膜３７に覆われている容量素子に対して、強誘電体膜を結晶化させるためのアニールを行なうため、結晶化した強誘電体膜３４Ｂは大気に曝されないので、大気中の水分が結晶化した強誘電体膜３４Ｂ中に侵入して容量絶縁膜の特性が劣化する事態をより確実に防止することができる。
【００５８】
また、層間絶縁膜３６を堆積してから、容量素子に対して結晶化アニールを行なうため、層間絶縁膜３６の堆積時に、結晶化した強誘電体膜３４Ｂがダメージを受ける事態を防止することができる。
【００５９】
（参考例）
以下、参考例に係る容量素子の製造方法について、図６(a)〜(d)を参照しながら説明する。
【００６０】
まず、図６(a)に示すように、ソース領域又はドレイン領域となる一対の不純物拡散層（図示は省略している）が形成されている半導体基板４０の上に絶縁膜４１を形成した後、該絶縁膜４１に一対の不純物拡散層のうちの一方と接続する例えばＷ膜よりなるコンタクトプラグ４２を形成し、その後、絶縁膜４１の上に、例えばＰｔ膜とＩｒＯｘ膜（酸素バリア層）との積層膜よりなり５０〜３００ｎｍの厚さを持つ下部電極４３Ａ、例えばＳＢＴ膜又はＰＺＴ膜等の強誘電体膜よりなり５０〜３００ｎｍの厚さを持つ容量絶縁膜４４Ａ、及び例えばＰｔ膜よりなり５０〜２００ｎｍの厚さを持つ上部電極４５Ａを形成する。
【００６１】
次に、酸素雰囲気中において、下部電極４３Ａ、容量絶縁膜４４Ａ及び上部電極４５Ａよりなる容量素子に対して、容量絶縁膜４４Ａを構成する強誘電体膜が結晶化する温度のアニールを行なうことにより強誘電体膜を結晶化させて、図６(b)に示すように、ペロブスカイト結晶構造を有する（結晶化した）強誘電体膜４４Ｂを形成する。その後、容量素子を大気に曝さない状態に保持する。すなわち、容量素子を真空中、酸素雰囲気中又は窒素雰囲気中等のように水分を実質的に含まない雰囲気中に保持する。
【００６２】
次に、容量素子を大気に曝さない状態に保持したまま、絶縁膜４１の上に、例えばＳｉＯ２膜よりなり、５０〜５００ｎｍの厚さを持つ層間絶縁膜４６を堆積する。具体的には、酸素雰囲気中でアニールされた容量素子を大気に曝すことなく、成膜用チャンバーに接続されている真空チャンバーに移送した後、該真空チャンバーから成膜用チャンバーに移送して層間絶縁膜４６を堆積する。このようにすると、結晶化した強誘電体膜４４Ｂを有する容量素子を大気に曝すことなく、容量素子を覆う層間絶縁膜４６を堆積することができる。
【００６３】
次に、図６(d)に示すように、層間絶縁膜４６の上に水分侵入防止膜４７を形成する。水分侵入防止膜４７としては、シリコン窒化膜、金属膜、金属窒化膜（例えば、ＴｉＮ又はＴｉＡｌＮ）若しくは金属酸化膜（例えば、ＴｉＯｘ、ＴｉＡｌＯ又はＡｌ２Ｏ３）よりなる単層膜又はこれらの膜の積層膜を用いることができる。尚、水分侵入防止膜４７は、層間絶縁膜４６の全面に形成されていなくてもよく、層間絶縁膜４６における容量素子の上側領域に形成されておればよい。この場合、結晶化アニールを行なってから４８時間以内に、層間絶縁膜４６の上に水分侵入防止膜４７を形成することが好ましい。このようにすると、強誘電体膜の分極量の減少を１０％以下に抑制することができる。
【００６４】
参考例によると、結晶化アニールが行なわれた容量素子を大気に曝すことなく、容量素子を覆う層間絶縁膜４６及び水分侵入防止膜４７を形成するため、結晶化した強誘電体膜４４Ｂは大気に曝されないので、大気中の水分が結晶化した強誘電体膜４４Ｂ中に侵入して容量絶縁膜の特性が劣化する事態をより確実に防止することができる。
【００６５】
【発明の効果】
本発明に係る第１又は第２の容量素子の製造方法によると、結晶化した強誘電体膜は大気に曝されないので、大気中の水分が強誘電体膜中に侵入して強誘電体膜の特性が劣化する事態を防止することができる。
【図面の簡単な説明】
【図１】  (a)〜(d)は、第１の実施形態に係る容量素子の製造方法の各工程を示す断面図である。
【図２】  第１の実施形態の変形例に係る容量素子の製造方法の工程を示す断面図である。
【図３】  第１の実施形態の変形例に係る容量素子の製造方法において、層間絶縁膜に覆われた容量素子に対して結晶化のためのアニールを行なってから該容量素子を大気中に放置したときの放置時間と、強誘電体膜の分極量との関係を示す図である。
【図４】  (a)〜(d)は、第２の実施形態に係る容量素子の製造方法の各工程を示す断面図である。
【図５】  (a)〜(d)は、第３の実施形態に係る容量素子の製造方法の各工程を示す断面図である。
【図６】  (a)〜(d)は、参考例に係る容量素子の製造方法の各工程を示す断面図である。
【図７】  (a)〜(d)は、第１の従来例に係る容量素子の製造方法の各工程を示す断面図である。
【図８】  (a)〜(d)は、第２の従来例に係る容量素子の製造方法の各工程を示す断面図である。
【符号の説明】
１０  半導体基板
１１  絶縁膜
１２  コンタクトプラグ
１３  第１の導電膜
１３Ａ  下部電極
１４  強誘電体膜
１４Ａ  容量絶縁膜
１４Ｂ  結晶化した強誘電体膜
１５  第２の導電膜
１５Ａ  上部電極
１６  層間絶縁膜
１７  水分防止膜
２０  半導体基板
２１  絶縁膜
２２  コンタクトプラグ
２３Ａ  下部電極
２４Ｂ  容量絶縁膜
２４Ｃ  結晶化した強誘電体膜
２５Ａ  上部電極
２６  水分侵入防止膜
２７  層間絶縁膜
３０  半導体基板
３１  絶縁膜
３２  コンタクトプラグ
３３Ａ  下部電極
３４Ａ  容量絶縁膜
３４Ｂ  結晶化した強誘電体膜
３５Ａ  上部電極
３６  層間絶縁膜
３７  水分侵入防止膜
４０  半導体基板
４１  絶縁膜
４２  コンタクトプラグ
４３Ａ  下部電極
４４Ａ  容量絶縁膜
４４Ｂ  結晶化した強誘電体膜
４５Ａ  上部電極
４６  層間絶縁膜
４７  水分侵入防止膜
【図１】
0003921401.tif 000002
【図２】
0003921401.tif 000003
【図３】
0003921401.tif 000004
【図４】
0003921401.tif 000005
【図５】
0003921401.tif 000006
【図６】
0003921401.tif 000007
【図７】
0003921401.tif 000008
【図８】
0003921401.tif 000009