(57)【特許請求の範囲】
【請求項１】
成膜室を規定する真空容器と、該真空容器に取り付けられたプラズマ源と、前記真空容器内に配置され、蒸発物質Ｃｕを収容している陽極と、該陽極の周囲に環状の永久磁石と電磁石コイルとから成る磁場発生機構とを備え、前記陽極に対向して配置した基板の溝あるいは穴にＣｕ膜を成膜するＣｕ成膜方法であって、前記基板に負極側を接続したバイアス電源を更に備え、
前記バイアス電源による電圧を、
成膜開始時には０あるいはＣｕのスパッタしきい値前後の値とする第１のステップと、
前記溝あるいは穴にＣｕ膜が数層以上成膜されたら前記スパッタしきい値前後の値よりも高くする第２のステップと、
前記溝あるいは穴がＣｕ膜により、バイアス無しでもＣｕ粒子が前記溝あるいは穴に入る高さまで埋められると、再び前記０あるいはＣｕのスパッタしきい値前後の値とする第３のステップと、
前記溝あるいは穴がＣｕ膜で埋められ、更に膜厚が前記溝あるいは穴の深さより大きくなると、再び前記スパッタしきい値前後の値よりも高くしてこれを成膜終了まで維持する第４のステップとを経るように変化させることを特徴とするＣｕ成膜方法。
【請求項２】
請求項１記載のＣｕ成膜方法において、成膜時の真空容器内の成膜圧力範囲が１０-4〜１０-2Ｔｏｒｒであることを特徴とするＣｕ成膜方法。
【請求項３】
請求項１あるいは２記載のＣｕ成膜方法において、成膜中の電子温度が２ｅＶ以上であることを特徴とするＣｕ成膜方法。
【請求項４】
請求項１〜３のいずれかに記載のＣｕ成膜方法において、成膜中の真空容器中の最大の電子密度が１０10個／ｃｍ3 以上であることを特徴とするＣｕ成膜方法。
【請求項５】
請求項１〜４のいずれかに記載のＣｕ成膜方法において、前記プラズマ源における放電を維持するためのガスとして、不活性ガス、あるいはＨ2 、Ｏ2 、Ｎ2 、ＣＨ4 、シランガスのいずれかを導入することを特徴とするＣｕ成膜方法。
【請求項６】
請求項１〜５のいずれかに記載のＣｕ成膜方法において、成膜時の放電電流が１０（Ａ）以上であることを特徴とするＣｕ成膜方法。
【請求項７】
請求項１〜５のいずれかに記載のＣｕ成膜方法において、成膜時の放電電流、電圧値がそれぞれ、１０（Ａ）以上、３０（Ｖ）以上であることを特徴とするＣｕ成膜方法。
【請求項８】
請求項１〜７のいずれかに記載のＣｕ成膜方法において、前記磁場発生機構の永久磁石上面から前記基板までの距離が１００（ｍｍ）〜１０００（ｍｍ）であることを特徴とするＣｕ成膜方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマ処理方法に関し、特に高アスペクト比の溝あるいは穴へＣｕによる配線膜の成膜を行うのに適したＣｕ成膜方法に関する。
【０００２】
【従来の技術】
現在のＶＬＳＩは高集積化が進み、配線幅は狭く、高アスペクト化が進んでいる。それに伴い、配線材、特にＣｕの成膜に関する要求が変化して来ている。
【０００３】
現在、Ｃｕ配線の手法としては、ロングスロースパッタリング、湿式メッキ、ＩＭＰ、ＣＶＤなど種々の方法が開発されている。それぞれの方法について簡単に説明する。
【０００４】
ロングスロースパッタリングとは、スパッタリングのＴ−Ｓ間距離を大きく取る手法である。本来、スパッタリングは、Ｔ−Ｓ間距離を極力短くし、ターゲットからの転写により膜厚分布・成膜速度を高くとることが望ましい。しかし、キャリア原子による叩き出しを利用しているため、スパッタされた物質の飛行方向はターゲットに対して垂直ではなく、斜め上方に飛行する。このことは、スパッタリングではＴ−Ｓ間距離が短いとボトムよりトップ部付近への成膜速度の方が遥かに高速になるということである。そのため、ホールの入口部が先に塞がり、ボトムへの成膜が途中より止まる。このために、Ｔ−Ｓ間距離を大きくとり、低速で均一に成膜する方法により、ボトムカバレージの良い成膜を行うことが必要となる。従って、ロングスロースパッタリング法は成膜速度が低いという問題点がある。
【０００５】
湿式メッキは、液層での電気分解作用を利用して膜を堆積させる方法である。
この方法は、装置コストとしては真空装置に比べ安価であり、プロセスとしては高速に成膜出来る（４００ｎｍ／ｍｉｎ以上）。しかし、他の工程が真空内部で行われるのに対し、大気中での工程となる煩わしさは否めない。また、製作される膜内部に異物の混入やボイドが出来やすいことや、ＳｉＯ2 、バリアメタル（ＴｉＮ，ＴａＮ等）への密着性が悪い等の問題がある。更に、液層の管理が複雑なことや廃液処理の環境的な問題も存在する。
【０００６】
【発明が解決しようとする課題】
ＩＭＰは、スパッタリングの成膜空間のプラズマにＲＦを重畳させて飛行物質のイオン化を促進し、バイアス電源により電界でイオン化された粒子を引込み、ボトムカバレージを良くする方法である。ＩＭＰは、ロングスロースパッタリングに比べて短いＴ−Ｓ間距離でボトムに対する高速成膜が実現出来る方法として注目を浴びている。
【０００７】
ＣＶＤは、現在のところＣｕ（ｔｍｓ）が有力視されている。この方法は、ボトム、ステップの両方に付き回り性が極めて良いとされている。しかし、基板を高温（６００℃以上）とする必要性がある。これは、基板上の他の素子を破壊するおそれのある温度であり、将来、ＬＳＩの遅延対策としてストッパー（キャパシター）の材料に有機材が用いられた場合に問題となると考えられる。また、プロセスに使用されるガスは人体に有害であり、その処理のコストや管理が問題となる。
【０００８】
以上のような現状に鑑み、本発明の課題は、高アスペクト比の溝あるいは穴へ従来に比べて高速でＣｕを成膜できるＣｕ成膜方法を提供することにある。
【０００９】
本発明の他の課題は、ボイドを発生させること無く、ドライプロセスだけで高アスペクト比の溝あるいは穴への成膜を行うことのできるＣｕ成膜方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、成膜室を規定する真空容器と、該真空容器に取り付けられたプラズマ源と、前記真空容器内に配置され、蒸発物質Ｃｕを収容している陽極と、該陽極の周囲に環状の永久磁石と電磁石コイルとから成る磁場発生機構とを備え、前記陽極に対向して配置した基板の溝あるいは穴にＣｕ膜を成膜するＣｕ成膜方法であって、前記基板に負極側を接続したバイアス電源を更に備え、前記バイアス電源による電圧を、成膜開始時には０あるいはＣｕのスパッタしきい値前後の値とする第１のステップと、前記溝あるいは穴にＣｕ膜が数層以上成膜されたら前記スパッタしきい値前後の値よりも高くする第２のステップと、前記溝あるいは穴がＣｕ膜により、バイアス無しでもＣｕ粒子が前記溝あるいは穴に入る高さまで埋められると、再び前記０あるいはＣｕのスパッタしきい値前後の値とする第３のステップと、前記溝あるいは穴がＣｕ膜で埋められ、更に膜厚が前記溝あるいは穴の深さより大きくなると、再び前記スパッタしきい値前後の値よりも高くしてこれを成膜終了まで維持する第４のステップとを経るように変化させることを特徴とするＣｕ成膜方法である。
【００１３】
上記発明において、成膜の条件としては、成膜時の真空容器内の成膜圧力範囲が１０-4〜１０-2Ｔｏｒｒであることを特徴とする。
【００１４】
また、成膜中の電子温度が２ｅＶ以上であることを特徴とする。
【００１５】
更に、成膜中の真空容器中の最大の電子密度が１０10個／ｃｍ3 以上であることを特徴とする。
【００１６】
更に、前記プラズマ源における放電を維持するためのガスとして、不活性ガス、あるいはＨ2 、Ｏ2 、Ｎ2 、ＣＨ4 、シランガスのいずれかを導入することを特徴とする。
【００１７】
更に、成膜時の放電電流が１０（Ａ）以上であることを特徴とする。
【００１８】
また、成膜時の放電電流、電圧値をそれぞれ、１０（Ａ）以上、３０（Ｖ）以上としても良い。
【００１９】
更に、前記磁場発生機構の永久磁石上面から前記基板までの距離が１００（ｍｍ）〜１０００（ｍｍ）であることを特徴とする。
【００２０】
【発明の実施の形態】
図１を参照して、本発明を実施するのに適した成膜装置について説明する。図１において、真空容器１１の側壁に設けられた筒状部１２には圧力勾配型のプラズマビーム発生器１３が装着されている。プラズマビーム発生器１３は、陰極１４により一端が閉塞されたガラス管１５を備えている。このガラス管１５内では、ＬａＢ6 による円盤１６、タンタルＴａによるパイプ１７を内蔵したモリブデンＭｏによる円筒１８が陰極１４に固定されている。パイプ１７は、キャリアガス１０をプラズマビーム発生器１３内に導入するためのものである。
【００２１】
ガラス管１５の陰極１４と反対側の端部と筒状部１２との間には、第１、第２の中間電極１９、２０が同心的に配置されている。第１の中間電極（第１のグリッド）１９内にはプラズマビームを収束するための環状永久磁石２１が内蔵されている。第２の中間電極２０（第２のグリッド）内にもプラズマビームを収束するための電磁石コイル２２が内蔵されている。この電磁石コイル２２は電源２３から給電される。
【００２２】
プラズマビーム発生器１３が装着された筒状部１２の周囲には、プラズマビームを真空容器１１内に導くステアリングコイル２４が設けられている。このステアリングコイル２４はステアリングコイル用の電源２５により励磁される。陰極１４と第１、第２の中間電極１９、２０との間にはそれぞれ、垂下抵抗器２６、２７を介して、可変電源型の主電源２８が接続されている。
【００２３】
真空容器１１の内側の底部に、主ハース３０とその周囲に配置された環状の補助陽極３１が設置されている。主ハース３０は、筒状のハース本体により構成され、プラズマビーム発生器１３からのプラズマビームが入射する凹部を有している。ハース本体の貫通孔には蒸発物質を収納している。補助陽極３１は、環状の容器により構成されている。環状の容器内には、フェライト等による環状の永久磁石３５と、これと同心的に積層されたコイル３６が収納されている。主ハース３０及び補助陽極３１はいずれも熱伝導率の良い導電性材料、例えば、銅が使用される。主ハース３０に対して補助陽極３１は、絶縁物を介して取り付けられている。また、主ハース３０と補助陽極３１は、抵抗４８を介して接続されている。主ハース３０は、主電源２８の正側に接続されている。従って、主ハース３０は、プラズマビーム発生器１３に対してそのプラズマビームが吸引される陽極を構成している。
【００２４】
補助陽極３１内のコイル３６は電磁石を構成し、コイル電源３８から給電される。この場合、励磁されたコイル３６における中心側の磁界の向きは、永久磁石３５により発生する中心側の磁界と同じ向きになるように構成される。コイル電源３８は可変電源であり、電圧を変化させることにより、コイル３６に供給する電流を変化できる。
【００２５】
真空容器１１の内部にはまた、主ハース３０の上部に基板４１を保持するための基板ホルダ４２が設けられている。基板ホルダ４２にはヒータ４３が設けられている。ヒータ４３はヒータ電源４４から給電されている。基板ホルダ４２は、真空容器１１に対しては電気的に絶縁支持されている。真空容器１１と基板ホルダ４２との間にはバイアス電源４５が接続されている。このことにより、基板ホルダ４２はゼロ電位に接続された真空容器１１に対して負電位にバイアスされている。補助陽極３１はハース切り替えスイッチ４６を介して主電源２８の正側に接続されている。主電源２８には、これと並列に垂下抵抗器２９と補助放電電源４７とがスイッチＳ１を介して接続されている。
【００２６】
この成膜装置においては、プラズマビーム発生器１３の陰極と真空容器１１内の主ハース３０との間で放電が生じ、これによりプラズマビーム（図示せず）が生成される。このプラズマビームはステアリングコイル２４と補助陽極３１内の永久磁石３５により決定される磁界に案内されて主ハース３０に到達する。主ハース３０に収納された蒸発物質はプラズマビームにより加熱されて蒸発する。この蒸発粒子はプラズマビームによりイオン化され、負電圧が印加された基板４１の表面に付着し、被膜が形成される。
【００２７】
この成膜装置自体は、特開平８−２３２０６０号に開示されており、補助陽極３１における永久磁石３５とコイル３６の極性の様々な態様、蒸発粒子の飛行分布について検討がなされている。
【００２８】
本発明の第１の実施の形態では、この成膜装置を使用してＣｕの成膜を可能にしたものであり、以下に、その手法の特徴について説明する。
【００２９】
▲１▼成膜時の真空容器１１内の成膜圧力範囲を１０-4〜１０-2Ｔｏｒｒとすること。
▲２▼成膜中の電子温度が２ｅＶ以上であること。
▲３▼成膜中の真空容器１１内の最大の電子密度が１０10個／ｃｍ3 以上であること。
▲４▼プラズマビーム発生器１３における放電を維持するためのキャリアガス１０として、アルゴンＡｒやヘリウムＨｅ等の不活性ガス、または水素ガスを導入すること。
▲５▼成膜時の放電電流が１０（Ａ）以上であること。
▲６▼成膜時の電圧値が３０（Ｖ）以上であること。
▲７▼補助陽極３１内の永久磁石３５上面から基板４１までの距離が１００（ｍｍ）〜１０００（ｍｍ）であること。
【００３０】
以上のような条件によるアーク放電プラズマを利用したＣｕ成膜方法により、以下の結果が確認されている。
【００３１】
一般に、アーク放電プラズマを利用した成膜方式は、高い電子温度Ｔｅ（２〜１００ｅＶ）と電子密度Ｎｅ（１０10〜１０13個／ｃｍ3 ）を発生させることが可能なプロセスであることが知られている。このことは、同時に真空（１０-4〜１０-2Ｔｏｒｒ程度）の成膜空間において高イオン化率の蒸発物質を得ることが可能であることを意味し、またバイアス電源を用いることにより、先述のＩＭＰ同様の効果を得ることが出来る。
【００３２】
本方式の蒸発方向性は、スパッタリングと違いｃｏｓ４乗則あるいはｃｏｓ５乗則に近く、Ｔ−Ｓ間距離の値によっては直線的に成膜を行うことが出来る。従って、高アスペクトの深溝あるいは穴に対しても対応可能である。本方式でのメリットは無バイアスでも溝あるいは穴のボトムに対しての成膜速度は、トップ部と同じであり、またバイスを印加することにより、ボトムへの成膜速度はトップ部より速くなる。
【００３３】
また、成膜速度は湿式メッキほどではないが、現状で２０〜３０（オングストローム／ｓ）程度と湿式メッキ以外の他のプロセスに比べ高速である。
【００３４】
尚、成膜速度に関しては、蒸発物質としてのＣｕを収容する主ハース３０の凹部の大きさを変える等の簡単な改造により、さらに改善の可能性がある。また、ＣＶＤと違い有害なガスを用いる必要性が全く無く、環境にやさしい方式である。生産時の材料コスト的には、スパッタリングでは純度が膜の比抵抗に大きく影響するため、高純度ターゲット（６Ｎ以上）が使用され、その形状は純金属の一体物であり、かなり大きなものとなる。ＣＶＤは、特殊ガスを使用するため非常に高額である。本発明の方式は、真空精練の工程を含むためあまり高純度のものを必要としない。現在の実験結果では、１．７〜２．２μΩ・ｃｍ（４Ｎ）と薄膜（≦５００オングストローム）としての最高値に近い値となっている。また、材料形状は、一旦溶融させるため、粉末からピレット状のものまで、ハースに入れればどの様な形状のものでも良いため、Ｃｕの材料コストは、先述の２方式に比べ極めて安価となる。
【００３５】
次に、本発明の第２の実施の形態について説明する。はじめに、本発明の対象となる半導体基板について説明する。図２において、シリコン基板５０上にＳｉＯ2 膜５１が形成される。次に、ＳｉＯ2 膜５１上にマスク５２を形成し、エッチングを行って所望の領域に溝あるいは穴（以下では、溝として説明する）５３が形成される。その後、マスク５２は除去される。なお、ＳｉＯ2 膜５１は、シリコン基板５０上に層間絶縁膜として生成されるものであり、最近のトレンドとしては、低誘電率化（ＣＲ遅延対策）としてポリイミド等の有機膜に置き換えようとする動きがある。
【００３６】
図３を参照して、溝５３内を含むＳｉＯ2 膜５１の全表面にＴｉＮあるいはＴａＮによるバリア膜５４が形成される。バリア膜５４は、５０〜２００オングストロームの薄膜である。次に、バリア膜５４で覆われている溝５３に、後で詳しく説明する本発明による方法でＣｕ膜５５が成膜され、溝５３内がＣｕ膜５５で埋め込まれる。この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理によりＳｉＯ2 膜５１上のバリア膜５４及びＣｕ膜５５が除去される。その結果、ＳｉＯ2 膜５１内にバリア膜５４を介してＣｕ膜５５による配線膜が残る。
【００３７】
上記のようにして、溝５３内にＣｕ膜５５を形成するに際し、第１の実施の形態では、バイアス電圧は、成膜開始時から終了時まで一定電圧で印加し続けて行っている。しかし、バイアス電圧を印加するということは、成膜されると同時にスパッタリングが行われるということであり、平坦な膜を生成することが可能であるが、逆に溝５３のトップ部付近では、穴を開ける効果が出ることとなる。従って、一定のバイアス電圧を印加したまま成膜を続けると、溝５３の上部での成膜速度は低くなり、最終的にはボイドが生成されるおそれがある。
【００３８】
以下に、このことを図４、図５を参照して詳しく説明する。
【００３９】
図４は、図１に示された成膜装置における成膜の過程を模式的に示した図である。なお、高密度プラズマの発生源は、図１で説明したアーク放電型のプラズマ源の他に、マイクロ波を用いたものやＲＦ放電を用いたものやヘリコン波を用いたものなど、プラズマを発生させるものなら何でも良い。また、Ａｒ+ イオンは、ここではキャリアガスとして導入しているもので、用途に合わせた反応ガスのイオン（反応ガスを導入する場合）でも、不活性ガスでも良い。反応ガスとしては、例えばＯ2 、Ｈ2 、Ｎ2 、ＣＨ4 、シランガス等が考えられ、不活性ガスとしては、例えばＡｒ、Ｈｅ、Ｘｅ、Ｎｅ等が考えられる。Ｃｕ+ イオンは、Ｃｕ蒸気がプラズマによりイオン化したもので、Ｃｕの蒸気化手段としては、図１で説明したアーク放電の他に、スパッタリング、抵抗加熱、レーザ加熱、また、ＣＶＤのように導入時よりガス化しているものでも良い。
【００４０】
バイアス電源４５は、ＤＣでもＲＦでもパルスでも良い。図４には容量を２５０Ｖ／５Ａと示しているが、装置、条件により異なり、特に重要では無い。バイアス電源４５の負極側をシリコン基板５０に接続し、陽極側はプラズマの接している場所、電源ならどこでも良い。一般的には、真空容器１１（図１）やアース、放電用の陽極（ＥＢの場合）に接続される。
【００４１】
図５を参照してバイアスによる効果を説明する。プラズマによりイオン化された粒子は、クーロン力によりシリコン基板５０に引き寄せられる。イオンはシリコン基板５０に衝突し、電気の流れる溝５３の底部では、その電荷を失い、薄膜化する。電流の流れない基板トップ表面では、イオンは膜化しない。また、イオン化しない中性のＣｕ粒子は、溝５３の底、表面に関係なく膜化する。
【００４２】
しかし、バイアス電圧を高くすると、イオンの打ち込みエネルギーは増大し、溝５３の底部での膜化速度は基板表面より高くなる。また、溝５３のアスペクト比が高い場合は、直線的に飛行してきた中性粒子、電界により引き出され直線的に飛行してきた粒子以外、溝５３底部にまで到達できない。また、基板底部で膜化したものも当然、スパッタされるものの直線的にスパッタ粒子が入射するため（アスペクト比が高い）、スパッタされた粒子の飛行方向は横方向にはじき出され、溝５３の外に出ることができず、結果的に溝５３内で膜化する。
【００４３】
しかし、溝５３がＣｕ膜５５によりある高さまで満たされると、横方向にスパッタされた粒子は、溝５３の外に飛び出し、その部分が穴埋めされず、最終的にボイドと呼ばれる欠陥になる可能性がある。また、スパッタされるため成膜速度が低くなる。
【００４４】
本第２の実施の形態は、このようなボイドの発生を解消する方法である。すなわち、本第２の実施の形態では、バイアス電圧を成膜開始時から終了時までの間で変化させ、成膜速度を低下させず、また、ボイドを生成させることなく溝埋めを完了するプロセスを提供する。なお、成膜の条件は、第１の実施の形態で述べた▲１▼〜▲７▼を採用するものとする。
【００４５】
本第２の実施の形態におけるバイアス電圧の印加方法の一例を図６（ａ）〜図６（ｄ）、図７を参照して説明する。
【００４６】
（Ａ）図６（ａ）において、成膜初期の第１のステップでは、バイアス電圧を高くすると、バリア膜５４及びシリコン基板５０を傷付ける可能性があるため、バイアス電圧は低めとする。目安としては、成膜金属のスパッタしきい値（スパッタされるかどうかの電圧値）前後であり、通常、金属では５０Ｖ以上である。
なお、直進性の良い成膜法（真空蒸着法、ＵＲＴ等）についてはバイアスを印加しない。
【００４７】
（Ｂ）図６（ｂ）において、溝５３の底部の膜が数層以上（１０オングストローム以上）になると、スパッタリングによりシリコン基板５０やバリア膜５４をエッチングする可能性が無くなるのでバイアス電圧を高くする（第２のステップ）。すると、溝５３内に、イオンを多量に引き込めるため、成膜速度は高くなる。一方、溝５３のトップ表面部ではスパッタリングが激しくなり、エッチングが起こり、成膜速度は低くなる。
【００４８】
（Ｃ）図６（ｃ）において、溝５３がＣｕ膜５５によりある程度（バイアス無しでもＣｕ粒子が溝５３に入る高さ、例えばアスペクト比が１前後）埋まると、再びバイアス電圧を低くするかあるいはカットする（第３のステップ）。すると、溝５３のトップ部付近でのスパッタリングが無くなるので、その分だけ早く溝埋めが可能となり、また、ボイドの発生を抑制することができる。
【００４９】
（Ｄ）図６（ｄ）において、溝埋めが終了し、Ｃｕ膜５５が溝５３より高くなった段階でバイアス電圧を再び高くして、エッチングと膜生成を同時に行い、図６（ｅ）に示すように、平坦なＣｕ膜５５を形成させる（第４のステップ）。これにより、余分なＣｕ膜５５の成長（厚さ方向）を抑制し、次のＣＭＰ処理（図３参照）ではぎ取るＣｕ膜量の削減を図り、後工程の短縮となる。
【００５０】
なお、図７では、バイアス電圧の変化を溝５３内へのＣｕ膜５５の充填率に関連させて示しているが、Ｃｕ膜５５の膜厚に応じてバイアス電圧の変化パターンを設定することもできる。また、あらかじめ試験を行って、時間の変化に関連付けてバイアス電圧の変化パターンを設定するようにしても良い。
【００５１】
以上のようにして、本第２の実施の形態によれば、バイアス電圧を成膜開始時から終了時までの間で変化させることによりい、成膜速度を低下させずに、かつボイドを生成させることなく溝あるいは穴埋めを完了することができる。
【００５２】
以上の点から、本発明によるＣｕ成膜方法は、次世代半導体装置の多層配線材料として注目されているＣｕの新しい成膜方法であり、ＶＬＳＩの高集積化に伴う配線の微細化、低抵抗化に適している。すなわち、高いアスペクト比の穴や溝へ高速かつボイドの生成なしに成膜を行うことができる。
【００５３】
【発明の効果】
以上説明してきたように、本発明によるプラズマを利用したＣｕ配線の成膜方法は、高アスペクトに対応可能、清浄な真空内部での工程、成膜速度が速く、環境にやさしく、材料コストが安価である等の多くのメリットが得られる。また、ボイドの生成も抑制して良好なＣｕ配線を形成することができる。
【図面の簡単な説明】
【図１】本発明が適用される成膜装置の構成を概略的に示す断面図である。
【図２】本発明の対象となる半導体基板の生成過程を説明するための図である。
【図３】本発明によるＣｕ配線の生成過程を説明するための図である。
【図４】本発明の第２の実施の形態によるＣｕ膜の生成を説明するための模式的に示した図である。
【図５】本発明の第２の実施の形態によるＣｕ膜の生成に際してバイアス電圧の作用を説明するための図である。
【図６】第２の実施の形態によるＣｕ膜の生成過程を説明するための図である。
【図７】本発明の第２の実施の形態によるＣｕ膜の生成過程におけるバイアス電圧の変化パターンの一例を示した図である。
【符号の説明】
１０    キャリアガス
１１    真空容器
１３    プラズマビーム発生器
１４    陰極
１９    第１の中間電極
２０    第２の中間電極
２１    環状永久磁石
２２    電磁石コイル
２３、２５    電源
２４    ステアリングコイル
２６、２７    垂下抵抗器
２８    主電源
３０    主ハース
３１    補助陽極
５０    シリコン基板
５１    ＳｉＯ2 膜
５３    溝
５４    バリア膜
５５    Ｃｕ膜
【図１】
0003944317.tif 000002
【図２】
0003944317.tif 000003
【図３】
0003944317.tif 000004
【図４】
0003944317.tif 000005
【図５】
0003944317.tif 000006
【図６】
0003944317.tif 000007
【図７】
0003944317.tif 000008