(57)【特許請求の範囲】
【請求項１】
基板上に結晶質性成分と非晶質性成分とを含んでなる混晶状態の半導体膜を堆積させる半導体装置の製造方法において、
プラズマ化学気相堆積装置内の下部平板電極上に前記基板を設置する工程と、
前記プラズマ化学気相堆積装置内に、前記半導体膜の構成元素を含む、濃度が６．２５％以下である原料気体と、アルゴンを含む追加気体とを導入し、前記装置内の圧力が１．６Ｔｏｒｒ以上２．７Ｔｏｒｒ以下とする工程と、
前記プラズマ化学気相堆積装置内の前記下部平板電極と上部平板電極との間が１７．８ｍｍ以上４５．７ｍｍ以下の状態で、前記上部平板電極に周波数１３．５６ＭＨｚの整数倍の高周波を印加し、前記下部電極と前記上部電極の間にプラズマを発生させ、前記基板上に前記半導体膜を堆積する工程と、
前記半導体膜を熔融し結晶化させる工程と、を有し、
前記半導体膜が、赤外吸収分光法測定において２０９８ｃｍ−１から２１０６ｃｍ−１の間に第１の吸収ピークを有し、２０８０ｃｍ−１から２０８８ｃｍ−１の間に第２の吸収ピークを有し、前記第１及び第２の吸収ピークにおける吸収度が１９８０ｃｍ−１から２０２０ｃｍ−１での吸収度より大きいことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
０．１５ｎｍ／ｓ以上の速度で前記半導体膜を堆積させることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記原料気体がＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８から選ばれるシランを含んでなることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置の製造方法において、
前記半導体膜にエネルギー照射を行う工程を更に含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１ないし３のいずれかに記載の半導体装置の製造方法において、
前記結晶化させる工程において前記半導体膜は短時間溶融状態にあることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１ないし５のいずれかに記載の半導体装置の製造方法を用いることを特徴とする表示装置の製造方法。
【請求項７】
請求項６に記載の表示装置の製造方法を用いることを特徴とする電子機器の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法に関する。
【０００２】
【従来技術】
近年、液晶ディスプレイ（ＬＣＤ）の大画面化、高解像度化に伴い、その駆動方式は単純マトリックス方式からアクティブマトリックス方式へ移行し、大容量の情報を表示出来るように成りつつ有る。アクティブマトリックス方式は数十万を越える画素を有する液晶ディスプレイが可能で有り、各画素毎にスイッチングトランジスタを形成するもので有る。各種液晶ディスプレイの基板としては透過型ディスプレイを可能ならしめる溶融石英板やガラスなどの透明絶縁基板が使用されている。薄膜トランジスタ（ＴＦＴ）の能動層としては通常アモルファスシリコンや多結晶シリコンなどの半導体膜が用いられるが、駆動回路まで一体化して薄膜トランジスタで形成しようとする場合には動作速度の速い多結晶シリコンが有利である。多結晶シリコン膜を能動層とする場合は溶融石英板を基板として用い、通常は工程最高温度が１０００℃を越える高温プロセスと呼ばれる製造方法にてＴＦＴが作成されている。此の場合多結晶シリコン膜の移動度は１０ｃｍ2・Ｖ-1・ｓ-1から１００ｃｍ2・Ｖ-1・ｓ-1程度の値となる。一方アモルファスシリコン膜を能動層とする場合には工程最高温度が４００℃程度と低い為、通常のガラス基板が用いられている。アモルファスシリコン膜の移動度は０．１ｃｍ2・Ｖ-1・ｓ-1から１ｃｍ2・Ｖ-1・ｓ-1程度の値で有る。
【０００３】
さてＬＣＤの表示画面の拡大化や低価格化を進める場合には絶縁基板として安価な通常ガラスを使用するのが必要不可欠で有る。しかしながら、前述の如くアモルファスシリコン膜は電気特性が多結晶シリコン膜に比べ著しく劣り動作速度が遅い等の問題を内有している。又、高温プロセスの多結晶シリコンＴＦＴは溶融石英板を用いて居る為、ＬＣＤの大型化や低価格化が困難との問題を有して居る。従って通常のガラス基板上に多結晶シリコン膜等の半導体膜を能動層とする薄膜半導体装置を作成する技術が現在強く求められているのである。然るに量産性に富む大型の通常ガラス基板を用いる際には、基板の変形を避けるべく工程最高温度を約４００℃程度以下とする大きな制約が有る。即ち斯様な制約下にて液晶ディスプレイを動作し得る薄膜トランジスタと、駆動回路を高速作動し得る薄膜トランジスタの能動層を形成する技術が望まれて居る。これらは現在低温プロセスｐｏｌｙ−Ｓｉ  ＴＦＴと称され、開発が進められて居る。
【０００４】
従来の低温プロセスｐｏｌｙ−Ｓｉ  ＴＦＴに相当する第一の従来技術はＳＩＤ（Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ）’９３ダイジェストＰ．３８７（１９９３）に示されている。それによると、まずＬＰＣＶＤ法で原料気体としてモノシラン（ＳｉＨ4）を用い、堆積温度５５０℃にて５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜を堆積し、このａ−Ｓｉ膜にレーザー照射を施し、ａ−Ｓｉ膜をｐｏｌｙ−Ｓｉ膜へと改質する。ｐｏｌｙ−Ｓi膜のパターニング後、ゲート絶縁膜で有るＳｉＯ2膜をＥＣＲ−ＰＥＣＶＤ法で基板温度を１００℃として堆積する。ゲート絶縁膜土にタンタル（Ｔａ）にてゲート電極を形成した後、ゲート電極をマスクとしてドナー又はアクセプター不純物をシリコン膜にイオン注入してトランジスタのソース・ドレインを自己整合的（セルフ・アライン）に形成する。この時イオン注入はイオン・ドーピング法と呼ばれる質量非分離型の注入装置を用い、水素希釈されたフォスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）を原料気体として用いている。注入イオンの活性化は３００℃で有る。その後層間絶縁膜を堆積し、インジウム錫酸化物（ＩＴＯ）やアルミニウム（Ａｌ）で電極や配線を作成し、薄膜半導体装置は完成する。従ってこの従来技術では工程最高温度はＬＰＣＶＤ法でａ−Ｓｉ膜（以後これをＬＰＣＶＤ  ａ−Ｓｉと略記する。）を堆積する５５０℃で有る。
【０００５】
低温プロセスｐｏｌｙ−Ｓｉ  ＴＦＴに相当する第二の従来技術は例えば特開平６−１６３４０１に代表される。この従来技術の特徴は先の第一の従来技術がＬＰＣＶＤ  ａ−Ｓｉを用いていたのに対し、ａ−Ｓｉ膜をプラズマＣＶＤ法（ＰＥＣＶＤ法）にて堆積した後、いわゆる水素抜きアニールと呼ばれる３００℃から４５０℃程度の温度で堆積膜を熱処理し、その後レーザー照射を施してｐｏｌｙ−Ｓｉ膜を形成する点に有る。実際同公報第
【０００６】
段には次の様に記載されている。「ガラス基板（コーニング７０５９）１上にプラズマＣＶＤ法により２００ｎｍ厚の酸化シリコンのパッシベーション膜２および１００ｎｍ厚の非晶質シリコン薄膜３を基板温度２００℃で形成した。３００℃で３０分間熱処理した後、１３Ｗのアルゴンイオンレーザー光を約５０μｍ径に集光し、約１１ｍ／秒の速度で走査照射し（ビームスポット径×２２００００／秒の走査速度）、非晶質シリコン薄膜３の多結晶化を行った。」この例が示す様にＰＥＣＶＤ法で成膜されたａ−Ｓｉ膜（以後これをＰＥＣＶＤ  ａ−Ｓｉと略記する。）を結晶化させるには結晶化工程前に熱処理を施す事が必須で有った。熱処理を施さなかったり、或いはその温度が低い状態でＰＥＣＶＤ  ａ−Ｓｉ膜にレーザー照射を施すと、照射レーザーエネルギー強度が弱い時には結晶化が全く進まず、逆に強ければＳｉ膜に損傷が入り、結局ＰＥＣＶＤ  ａ−Ｓｉ膜は全く結晶化しない自体に陥って仕舞う。この様子を出願人が行った実験結果を第１図に示して説明する。試料はガラス基板（日本電気硝子株式会社、ＯＡ−２）上に平行平板型ＰＥＣＶＤ装置でａ−Ｓｉ膜を２５００Åの膜厚に堆積した物で有る。成膜条件はモノシラン（ＳｉＨ4）流量が２２５ＳＣＣＭ、水素（Ｈ2）流量が１３００ＳＣＣＭ、ＲＦ出力が１５０Ｗ、圧力１．３ｔｏｒｒ、電極面積１６５６ｃｍ2、（従って印加電力密度は０．０９１Ｗ／ｃｍ2）電極間距離２４．４ｍｍ、基板温度３００℃で有り、この時のＰＥＣＶＤ  ａ−Ｓｉ膜の成膜速度は５４７Å／ｍｉｎで有った。この膜は従来技術に依る典型的なＰＥＣＶＤ  ａ−Ｓｉ膜で膜中には水素を約１０．３原子％含み、Ｓｉ原子の密度は４．３８×１０22ｃｍ-3で有った。更にこのａ−Ｓｉ膜の赤外吸収スペクトル（ＩＲ）を第５図に示し、ラマン分光測定結果を第６図に示す。第５図の赤外吸収スペクトルでは２０００ｃｍ-1付近にＳｉ−Ｈの伸縮モードが観測される。一方第６図のラマン分光法では４８０ｃｍ-1付近に非晶質シリコンからの光学的横波成分が認められ、両者の結果はａ−Ｓｉ膜が水素をシリコンと結合した状態で含む非晶質膜で有る事を示している。このＰＥＣＶＤ  ａ−Ｓｉ膜を所定の温度の窒素（Ｎ2）雰囲気中で一時間の熱処理を行った後、レーザー照射を施した結果が第１図に示されて居る。第１図の横軸は熱処理温度を示し、縦軸はレーザー照射エネルギーを表して居る。横軸のＡ．Ｄ．とはＡｓ−Ｄｅｐｏｓｉｔｅｄの略で、堆積直後の膜、即ち何も熱処理を施していないＰＥＣＶＤ  ａ−Sｉ膜を意味して居る。第１図中でＡは非晶質（ａｍｏｒｐｈｏｕｓ）状態を示し、Ｃは結晶化（Ｃｒｙｓｔａｌｌｉｚｅｄ）された状態で、Ｄは膜が損傷（Ｄａｍａｇｅｄ）を被って居る事を意味する。例えば横軸がＡ．Ｄ．で縦軸が１５０ｍＪ・ｃｍ-2の所のＡは何も熱処理を施していないＰＥＣＶＤ  ａ−Ｓｉ膜に１５０ｍＪ・ｃｍ-2のエネルギー密度でレーザー照射を施した所、レーザー照射後の膜は依然非晶質で有った事を意味して居る。この図が示す様に従来のＰＥＣＶＤ  ａ−Ｓｉ膜ではＡｓ−Ｄｅｐｏｓｉｔｅｄ状態ではエネルギー強度が弱ければ（１６０ｍＪ・ｃｍ-2程度以下では）全く結晶化は進まず、高ければ（１６０ｍＪ・ｃｍ-2程度以上では）膜��損傷が入って半導体として全く機能しなくなって仕舞う。ＰＥＣＶＤ  ａ−Ｓｉ膜に熱処理を施すと、結晶化する領域（第１図中のＣで示して有る領域）は処理温度の上昇に伴って広がって来る。例えば処理温度が３００℃の膜では結晶化するレーザーエネルギー強度は１８０ｍＪ・ｃｍ-2の一点のみで有るが、処理温度を３９０℃と上げれば結晶化エネルギー強度が１９０ｍＪ・ｃｍ-2から３１０ｍＪ・ｃｍ-2の広い範囲で結晶化する。第１図ではＳｉ膜の状態を分かり易くする為に単純に非晶質（Ａ）、結晶化（Ｃ）、損傷（Ｄ）との三領域に分類して居るが、結晶化するエネルギー領域（Ｃ）内にも結晶化が良く進んだ領域と、比較的非晶質に近い結晶化領域と、損傷の入りかけた結晶化領域に更に細かく分類される。第１図では結晶化が良く進んだ領域のＣは丸で囲んで有る。こうした領域の結晶化膜は波長分散型分光エリプソメトリーやラマン分光法で測定した結晶化率も７０％以上となり、比較的高い結晶化率を示す。結局レーザー照射法でＰＥＣＶＤ  ａ−Ｓｉ膜を結晶化するには、成膜された膜を４００℃程度以上の温度で熱処理する事が必須の条件となって居る。レーザー照射時のレーザー・ショット毎のエネルギー強度のばらつきと、結晶化された膜品質が高いレベルで均一である為には熱処理温度は事実上４５０℃程度以上とされて居る。低温プロセスｐｏｌｙ−Ｓｉ  ＴＦＴに相当する第二の従来技術では、この様な方法で得られた多結晶シリコン膜を用いて以後第一の従来技術と同じ製造方法にてｐｏｌｙ−Ｓｉ  ＴＦＴを作成する。従って第二の従来技術での工程最高温度はＰＥＣＶＤ  ａ−Ｓｉを結晶化工程前に熱処理する時の温度で凡４５０℃程度で有る。
【０００７】
低温プロセスｐｏｌｙ−Ｓｉ  ＴＦＴに相当する第三の従来技術は例えば特開平５−２７５３３６に代表される。この従来技術はＰＥＣＶＤ  ａ−Ｓｉ膜をレーザー結晶化させる際、レーザーの照射エネルギー強度を順次増す事で損傷が無く結晶化させる物で有る。同公報の請求項１には「水素化非晶質半導体薄膜をレーザ光の照射により多結晶化し製造する方法において、レーザ光の照射エネルギーを順次大きくして水素化非晶質半導体薄膜中の水素を段階的に放出させる事を特徴とする多結晶半導体薄膜の製造方法。」と記載されて居り、更に同公報第[００２２]段から第［００２６］段に掛けて以下の如く記述されて居る。
【０００８】
レーザ光をａ−Ｓｉ：Ｈ膜に照射する方法については、レーザ光の出力エネルギーを、ａ−Ｓｉ：Ｈ膜が多結晶化するに必要なエネルギー以下のエネルギーではじめは小さくしておいて、一定のエネルギーで例えば１６０ｍＪ（ただしビームサイズが０．９ｃｍ×０．９ｃｍ、全光学系の透過率が７０％であるから膜表面のエネルギー密度は１３８ｍＪ／ｃｍ2で有る。）で複数回走査照射すると共に、質量分析計で水素の量を監視し、水素の量が１回前の走査時における量とあまり変わらなくなった後、出力エネルギーを例えば２００ｍＪ（エネルギー密度は１７３ｍＪ／ｃｍ2で有る。）と少し大きくしてそのエネルギーで複数回走査照射して同様に水素の量を監視し、更にエネルギーを例えば２４０ｍＪ（エネルギー密度は２０７ｍＪ／ｃｍ2で有る。）とより大きくして同様の工程を行い、順次エネルギーを大きくしてこの様な工程を繰り返し、これによりａ−Ｓｉ：Ｈ膜中の水素を徐々に放出させ、その後レーザ光を多結晶化するに十分なエネルギーでａ−Ｓｉ：Ｈ膜に照射して当該ａ−Ｓｉ：Ｈ膜を多結晶化シリコン膜に変える。なおこの場合レーザ光の出力エネルギーを変えずにビームを絞ってレーザ光の照射エネルギー（被処理面の単位面積あたりのエネルギー）を変えてもよい。
【０００９】
第３図はこの様なレーザアニールの様子を模式的に示す模式図で有り、８１はガラス基板（ただしＴＦＴの一部が膜付けされている）、８２は画素部におけるＴＦＴを形成する為のａ−Ｓｉ：Ｈ膜、８３はドライバ部を形成する為のａ−Ｓｉ：Ｈ膜で有る。
【００１０】
この様な実施例によれば、先ずレーザ光により小さいエネルギーをａ−Ｓｉ：Ｈ膜に照射する事によりそのエネルギーに見合った水素が放出し、同じエネルギーのレーザ光により複数回走査照射する事により、当該エネルギーに見合った水素が走査回数に応じて段階的に少なくなっていき、やがてほとんどが放出されて仕舞う。そしてレーザ光のエネルギーを前回の照射エネルギーよりも少し高くして同様の工程を行う事により更に高いエネルギーに見合った水素が走査照射の回数に応じて段階的に発生すると共に少なくなっていき、こうしてレーザ光の照射エネルギーを大きくしていく事により、小さいエネルギーに対応した水素から大きいエネルギーに対応した水素へと順次放出されていく。
【００１１】
従ってａ−Ｓｉ：Ｈ膜中の水素が段階的に放出され、しかもその水素の量を監視しながら高いエネルギーの照射へと移っていくので、実質的に膜を損傷させる事がなく、含有水素の大部分を放出して仕舞いａ−Ｓｉ：Ｈ膜を多結晶化する為に大きなエネルギーを加えた時には既に膜中の水素の含有量は少ないので、これら水素が一気に放出されても膜を損傷させる事がない。これに対し、ａ−Ｓｉ：Ｈ膜を多結晶化するのに十分なエネルギーを持つａ−Ｓｉ：Ｈ膜に照射すると、一度に含有水素を放出し爆発してしまうので、これらが一気に噴き出す事により膜が損傷してしまう。
【００１２】
以上の工程においてレーザ光の照射エネルギーを大きくしても水素発生量が予め定められた量以下しかもはや発生しない段階に至るにあたり、始めて前記ａ−Ｓｉ：Ｈ膜を多結晶化するのに必要なエネルギーを持つレーザ光の照射を行う工程を実施する。」
この様にして多結晶シリコン膜を得た後、以後第一の従来技術と同じ製造方法にてｐｏｌｙ−Ｓｉ  ＴＦＴを作成する。
【００１３】
又従来枚葉式ＰＥＣＶＤ法にて薄膜を堆積する際には反応室とは別に予備加熱室を設け、この予備加熱室にて基板加熱を施した後に搬送室のロボットが基板を反応室に搬送し、基板を反応室に設置後更に数分の基板加熱を行ってから薄膜を堆積して居た。
【００１４】
【発明が解決しようとする課題】
しかしながら、前述の各従来技術に則る低温プロセスｐｏｌｙ−Ｓｉ  ＴＦＴには次の様な問題が内在しており、これらが量産化の阻害要因となっている。
【００１５】
第一の従来技術が抱える問題。
【００１６】
課題１−１）．工程温度が５５０℃と高い為、安価なガラスを使用できず、製品価格の高騰を招く。加えてガラス自身の自重によるゆがみが大型化と共に大きくなり、液晶表示装置（ＬＣＤ）を大型化し得ない。
【００１７】
課題１−２）．現在ＬＣＤ用のガラス基板は３６０ｍｍ×４６０ｍｍのサイズから５５０ｍｍ×６５０ｍｍのサイズへと大型化しようとして居るが、この大型化に対応し得るＬＰＣＶＤ装置が存在しない。
【００１８】
第二の従来技術が抱える問題。
【００１９】
課題２−１）．ＬＰＣＶＤ  ａ−Ｓｉに比べ基板全体に渡る均一なレーザー照射を行う適正照射条件が厳しく、前述の如くその適応範囲は熱処理温度が低い程狭くなる。その為、熱処理温度を４５０℃程度から５００℃程度へと高くせざるを得ない。それに伴い安価なガラスが使用出来無くなり、製品価格の高騰を招く。加えてガラス自身の自重によるゆがみが大型化と共に大きくなり、液晶表示装置（ＬＣＤ）を大型化し得ない。逆に熱処理温度が４５０℃程度以下と低い場合、レーザー照射による結晶化の度合いがロット毎に均一であったり、不均一であったりと変動し、安定的な生産ができず、又その結晶化度も低く良質の結晶性半導体膜が得られない。
【００２０】
課題２−２）．熱処理温度の高低に拘らず熱処理が必須で有る。従ってＰＥＣＶＤ装置の他に熱処理炉が必要となる。通常熱処理炉に真空装置を付加すればＬＰＣＶＤ装置となる為、熱処理炉の価格はＬＰＣＶＤ装置の価格と同程度で有る。こうした理由に依り第二の従来技術は第一の従来技術よりも割高となって仕舞う。又工程が長くなる分だけ製品歩留まりも低下する。加えて課題１−２）と同様にカラス基板の大型化に対応し得る熱処理炉が現存しない。
【００２１】
第三の従来技術が抱える問題。
【００２２】
課題３−１）、前述の引例が示す様に水素抜きの為に１３５ｍＪ／ｃｍ2で複数階走査照射し、次に１７３ｍＪ／ｃｍ2で複数回走査照射し、更に２０７ｍＪ／ｃｍ2で複数回走査照射し、順次エネルギーを大きくして同様の工程を繰り返す。そして含有水素の大部分を放出した後にａ−Ｓｉ膜を結晶化させる。こうしてＰＥＣＶＤ  ａ−Ｓｉ膜を結晶化させるまでに少なくとも十数回以上レーザー照射を繰り返さなければならない。この為生産性が著しく低下し、製品価格の高騰を招いて仕舞う。又同一箇所を数回以上レーザー照射する場合、基板周辺の雰囲気を注意深く制御せねばならない。大気雰囲気下でレーザー照射を施すと空気中の酸素がレーザー照射毎に半導体膜中に取り込まれる。水素抜きの場合は水素が抜けた後の不対結合対（ダングリング・ボンド）に酸素が捕獲され、結晶化の場合にはＳｉ原子の移動時に酸素が膜中に導入される。レーザー照射回数が数回で有れば、空気中からの酸素の取り込みも僅かとなり問題は無いが、十数回も繰り返してレーザー照射する場合には酸素の膜中への取り込みに充分な注意を払わねばならない。（言う迄も無くＳｉ、Ｇｅ、ＧａＡｓ等通常の半導体物質は半導体膜中に酸素が混入すると半導体特性は低下する。）従って第三の従来技術ではレーザー照射を真空中或いは非酸化性雰囲気下で行わねば酸素混入の無い半導体膜は得られない。この事は生産性の更なる低下と製品価格の更なる上昇を引き起こして仕舞う事を意味して居る。
【００２３】
課題３−２）  課題３−１で述べた様にこの従来技術ではエネルギー強度が小さい状態でレーザー照射した後に順次エネルギー強度を上げて居る。この様なレーザー照射による結晶化の方法では結晶粒は大きくならず、比較的小さい粒径の結晶粒から多結晶半導体膜が構成される事となる。従って良質な半導体膜は仮令酸素混入が無くとも得られず、為にそれを用いた薄膜半導体装置の特性も優れぬ物となる。
【００２４】
そこで本発明は上述の様な諸課題の解決を目指し、その目的は良好な薄膜半導体装置を現実的な簡便な手段で、通常の大型ガラス基板を使用し得る製造装置と工程温度で安定的に製造する方法を提供する事にある。
【００２９】
本発明にかかる半導体装置の製造方法は、基板上に結晶質性成分と非晶質性成分とを含んでなる混晶状態の半導体膜を堆積させる半導体装置の製造方法において、プラズマ化学気相堆積装置内の下部平板電極上に前記基板を設置する工程と、前記プラズマ化学気相堆積装置内に、前記半導体膜の構成元素を含む、濃度が６．２５％以下である原料気体と、アルゴンを含む追加気体とを導入し、前記装置内の圧力が１．６Ｔｏｒｒ以上２．７Ｔｏｒｒ以下とする工程と、前記プラズマ化学気相堆積装置内の前記下部平板電極と上部平板電極との間が１７．８ｍｍ以上４５．７ｍｍ以下の状態で、前記上部平板電極に周波数１３．５６ＭＨｚの整数倍の高周波を印加し、前記下部電極と前記上部電極の間にプラズマを発生させ、前記基板上に前記半導体膜を堆積する工程と、前記半導体膜を熔融し結晶化させる工程と、を有し、前記半導体膜が、赤外吸収分光法測定において２０９８ｃｍ−１から２１０６ｃｍ−１の間に第１の吸収ピークを有し、２０８０ｃｍ−１から２０８８ｃｍ−１の間に第２の吸収ピークを有し、前記第１及び第２の吸収ピークにおける吸収度が１９８０ｃｍ−１から２０２０ｃｍ−１での吸収度より大きいことを特徴とする。
【００３０】
これによれば、通常の非晶質の半導体膜を熔融し結晶化させる場合と比べ、この混晶状態の半導体膜を熔融し結晶化させると、膜の結晶性を向上させることができる。その結果、例えばこの半導体膜をトランジスタのチャネル領域に用いると、移動度を向上させることができる。
【００３１】
本発明にかかる半導体装置の製造方法は、０．１５ｎｍ／ｓ以上の速度で前記半導体膜を堆積させることが好ましい。
【００３２】
本発明にかかる半導体装置の製造方法は、前記原料気体がＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８から選ばれるシランを含んでなることが好ましい。
【００３３】
本発明にかかる半導体装置の製造方法は、前記半導体膜にエネルギー照射を行う工程を更に含むことが好ましい。
【００３４】
本発明にかかる半導体装置の製造方法は、前記結晶化させる工程において前記半導体膜は短時間溶融状態にあることが好ましい。
【００６７】
【発明の実施の形態】
以下図面を参照しながら本発明にかかる半導体装置の製造方法の基礎原理及び実施の形態を詳細に説明する。第３図（ａ）〜（ｄ）はＭＩＳ型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した大概図で有る。この図を用いて本願発明に係わるＴＦＴの製造方法の概略を述べた後に各工程の詳細を説明する。
【００６８】
（１、本願発明の薄膜半導体装置の製造方法の概略）
本発明では基板１０１の一例として汎用無アルカリガラスを用いる。まず基板１０１上に常圧化学気相堆積法（ＡＰＣＶＤ法）やＰＥＣＶＤ法或いはスパッター法などで絶縁性物質で有る下地保護膜１０２を形成する。次に後に薄膜半導体装置の能動層と化す真性シリコン膜等の半導体膜を堆積する。半導体膜はＰＥＣＶＤ法やＡＰＣＶＤ法等の化学気相堆積法（ＣＶＤ法）、或いはスパッター法や蒸着法等の物理気相堆積法（ＰＶＤ法）に依って形成される。こうして得られた半導体膜はその侭ａｓ−ｄｅｐｏｓｉｔｅｄ膜でＴＦＴのチャンネル部等の能動層として用いる事も可能で有るし、或いは更にこれらの半導体膜にレーザー光等の光学エネルギー又は電磁波エネルギーを短時間照射して結晶化を進めても良い。最初に堆積した半導体膜が非晶質で有ったり、非晶質と微結晶が混在する混晶質で有れば、この工程は結晶化と呼ばれる。一方、最初に堆積した半導体膜が多結晶質で有れば、この工程は再結晶化と呼ばれる。本明細書では特に断らない限り両者をまとめて単に結晶化或いは結晶性を高める工程と称する。レーザー光等のエネルギー強度が高ければ、結晶化の際に半導体膜は一度熔融し冷却固化過程を経て結晶化する。これを本願では熔融結晶化法と称する。これに対し半導体膜の結晶化を熔融せずに固相にて進める方法を固相成長法（ＳＰＣ法）と称する。固相成長法は５５０℃程度から６５０℃程度の温度で数時間から数十時間掛けて結晶化を進める熱処理法（Ｆｕｒｎａｃｅ−ＳＰＣ法）と、一秒未満から一分程度の短時間で７００℃から１０００℃との高温で結晶化を進める急速熱処理法（ＲＴＡ法）、及びレーザー光等のエネルギー強度が低い時に生ずる極短時間固相成長法（ＶＳＴ−ＳＰＣ法）の三者に主として分類される。本願発明はこれら何れの結晶化方法をも適応可能で有るが、大型基板を高い生産性で製造するとの視点に則ると熔融結晶化法やＲＴＡ法、ＶＳＴ−ＳＰＣ法が取り分け適して居る。これらの結晶化方法では照射時間が非常な短時間で有り且つ照射領域も基板全体に対して局所的で有る為、半導体膜の結晶化に際して基板全体が同時に高温に熱せられる事は無く、故に基板の熱に依る変形や割れ等も生じないからで有る。その後この半導体膜をパターニングし、後にトランジスタの能動層となる半導体膜１０３を作成する。（第３図（ａ））
半導体膜形成後、ＣＶＤ法やＰＶＤ法などでゲート絶縁膜１０４を形成する。（第３図（ｂ））絶縁膜形成に当たり様々な製造方法が考えられるが、絶縁膜形成温度は３５０℃程度以下が好ましい。これはＭＯＳ界面やグート絶縁膜の熱劣化を防ぐ為に重要で有る。同じ事は以下の総ての工程に対しても適用される。ゲート絶縁膜形成後の総ての工程温度は３５０℃程度以下に押さえられねばならない。こうする事により高性能な薄膜半導体装置を容易に、且つ安定的に製造出来るからで有る。さて一般にＣＶＤ法やＰＶＤ法で形成された酸化膜は半導体膜を１０００℃程度以上の温度で熱酸化して作成した酸化膜に比べると膜品質が劣っている。例えば赤外吸収分光法で酸化硅素膜を分析するとＯ−Ｓｉ−Ｏのストレッチングモードに基づく主吸収ピークが１０８０ｃｍ-1付近に出現する。膜品質に優れる熱酸化膜ではこの主吸収ピークが１０８６±１０ｃｍ-1付近に半値幅が８０±１０ｃｍ-1程度でその吸収係数が３３４００±４０００ｃｍ-1程度として出現する。これに対してＣＶＤ法やＰＶＤ法で形成された酸化膜では主吸収ピークは１０７０±１０ｃｍ-1付近に半値幅が１０８±１０ｃｍ-1程度でその吸収係数が２４０００±３０００ｃｍ-1程度として出現する。ＣＶＤ法やＰＶＤ法で形成された品質の劣る酸化膜は、それ故膜堆積後に膜質改善処理を行うのが望まれる。これは具体的には２００℃程度から４００℃程度の温度で、酸素を分圧で０．１気圧程度から３気圧程度含み、且つ酸化膜品質改善反応の触媒としての水蒸気を露点で２０℃程度から１００℃程度含んだ酸化性雰囲気中で１０分程度から５時間程度の時間に渡って酸化膜を熱処理する事で達成される。例えばモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）を原料としてＰＥＣＶＤ法で成膜した酸化膜はａｓ−ｄｅｐｏｓｉｔｅｄ状態では主吸収ピークが１０６８ｃｍ-1付近に半値幅が１１０ｃｍ-1程度でその吸収係数が２３６００ｃｍ-1程度として出現する。この酸化膜を３５０℃程度の温度で酸素を分圧で０．２気圧程度と水蒸気を露点で８０℃程度含んだ雰囲気下にて約３時間の熱処理を施すと、先の主吸収ピークは１０７７ｃｍ-1付近に半値幅が９５ｃｍ-1程度でその吸収係数が２７５００ｃｍ-1程度で有る物へと改善される。これは熱酸化膜よりは膜品質として若干劣るものの、３５０℃程度の低温工程で作成された酸化膜としては良質な物と云える。この様に低温プロセスで酸化膜を形成する場合、酸化膜堆積後の酸化性雰囲気下での熱処理は良好な半導体装置製造の上で窮めて有効で有る。尚薄膜半導体装置の半導体層が下地保護膜等の酸化膜上に作成される場合にはこの酸化膜に対しても水蒸気などを含有する酸化性雰囲気下での熱処理を行うのが好ましい。
【００６９】
引き続いてゲート電極１０５となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られる為、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定で有る事が望まれる。ゲート電極となる薄膜を堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入１０６を行ってソース・ドレイン領域１０７及びチャンネル領域１０８を形成する。（第３図（ｃ））この時ゲート電極がイオン注入のマスクと成って居るが故、チャンネルはゲート電極下のみに形成される自己整合構造と成る。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドービング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン（プロトンや水素分子イオン）を注入する。前述の如くＭＯＳ界面やゲート絶縁膜を安定に保つ為には、イオン・ドーピング法にしろイオン打ち込み法にしろイオン注入時の基板温度は３５０℃以下でなければならない。一方注入不純物の活性化を３５０℃以下の低温にて常に安定的に行うには（本願ではこれを低温活性化と称する）、イオン注入時の基板温度は２００℃以上で有る事が望ましい。トランジスタのしきい値電圧を調整する為にチャンネル・ドープ行うとか、或いはＬＤＤ構造を作成すると云った様に低濃度に注入された不純物イオンを低温で確実に活性化するには、イオン注入時の基板温度は２５０℃以上で有る事が必要と成る。この様に基板温度が高い状態でイオン注入を行うと、半導体膜のイオン注入に伴う結晶壊破の際に再結晶化も同時に生じ、結果としてイオン注入部の非晶質化を防ぐ事が出来るので有る。即ちイオン注入された領域は注入後も依然として結晶質として残り、その後の活性化温度が３５０℃程度以下と低温で有っても注入イオンの活性化が可能に成る訳で有る。ＣＭＯＳ  ＴＦＴを作成する時はポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。
【００７０】
次に層間絶縁膜１０９をＣＶＤ法或いはＰＶＤ法で形成する。イオン注入と層間絶縁膜形成後、３５０℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化及び層間絶縁膜の焼き締めを行う。この熱処理は先にゲート絶縁膜堆積後に行った水蒸気含有酸化性雰囲気下での熱処理と同じ条件で行う事も可能で有る。但し熱処理温度は注入イオンを確実に活性化する為にも２５０℃程度以上が好ましい。又層間絶縁膜を効能的に焼き締めるには３００℃程度以上の温度が好ましい。通常ゲート絶縁膜と層間絶縁膜とではその膜品質が異なって居る。その為に層間絶縁膜形成後二つの絶縁膜にコンタクトホールを開ける際、絶縁膜のエッチング速度が違って居るのが普通で有る。斯様な条件下ではコンタクトホールの形状が下方程広い逆テーパー状に成ったり或いは庇が発生して仕舞い、その後電極形成した時に電気的な導通がうまく取れない所謂接触不良の原因と成る。層間絶縁膜を効能的に焼き締めるとこうした接触不良の発生を最小限に止められるので有る。層間絶縁膜形成後ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極１１０と配線をＰＶＤ法やＣＶＤ法などで形成して薄膜半導体装置が完成する。（第３図（ｄ））
尚本章ではゲート電極が半導体膜に対して上側に有る型の薄膜半導体装置を例として説明して来たが、本願発明はゲート電極が半導体膜に対して下側に有る型の薄膜半導体装置にも適応可能で有る。
【００７１】
（２、本願発明の薄膜半導体装置の製造方法に関する工程毎の詳細説明）
（２−１、本発明が適応される基板と下地保護膜）
まず本発明が適応される基板と下地保護膜について説明する。本発明が適応し得る基板としては金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明絶縁性物質、シリコンウェハーなどの半導体基板及びそれらを加工したＬＳＩ、サファイア（三方晶系Ａｌ2Ｏ3結晶）などの結晶性絶縁物質等が用いられる。廉価な汎用ガラス基板としてはコーニングジャパン株式会社製＃７０５９ガラスや＃１７３７ガラス、或いは日本電気硝子株式会社製ＯＡ−２ガラス、（株）ＮＨテクノグラス製ＮＡ３５ガラス等が使用され得る。半導体膜は基板の種類に拘り無く、少なくとも基板の表面の一部が絶縁性物質で構成され、その絶縁性物質上に堆積される。この絶縁性物質を本願では下地保護膜と称する。例えば基板として溶融石英基板を用いた時は基板自身が絶縁性物質で有るから、溶融石英基板上に直接半導体膜を堆積しても良い。或いは酸化硅素膜（ＳｉＯx：０＜ｘ≦２）や窒化硅素膜（Ｓｉ3Ｎx：０＜ｘ≦４）などの絶縁性物質を溶融石英基板上に下地保護膜として形成した後に半導体膜を堆積しても良い。基板として通常ガラスを用いる場合、半導体膜を直接絶縁性物質で有る通常ガラス上に堆積しても良いが、ガラス中に含まれているナトリウム（Ｎａ）などの可動イオンが半導体膜中に混入せぬ様に酸化硅素膜や窒化硅素膜などの絶縁性物質にてガラス基板上に下地保護膜を形成した後に半導体膜を堆積するのが好ましい。こうする事で薄膜半導体装置は長時間に渡る使用や高電圧下での使用に対して動作特性が変化する事無く、安定性が増す訳で有る。本願ではこの安定性の事をトランジスタの信頼性と呼ぶ。サファイア等の結晶性絶縁物質を基板として用いる場合を除いて半導体膜は下地保護膜上に堆積されるのが好ましい。各種セラミック基板を基板として用いる場合、セラミック中に添加されて居る焼結助材原料が半導体部に拡散混入するのを防ぐ役割を下地保護膜が演じて居る。又金属材料を基板として用いる時には絶縁性を確保する為に下地保護膜は必要不可欠で有る。更に半導体基板やＬＳＩ素子ではトランジスタ間や配線間の層間絶縁膜等が下地保護膜の役割を担って居る。基板の大きさや形状にはそれが製造工程中の熱環境に対して伸縮や歪み等の変形が生じ無い限り全く何の制限も加えられない。即ち直径３インチ（７６．２ｍｍ）程度の円板から５６０ｍｍ×７２０ｍｍ程度以上の長方形基板に至る迄任意で有る。
【００７２】
下地保護膜はまず基板を純水にて洗浄した後、基板上にＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッター法などのＰＶＤ法で酸化硅素膜や酸化アルミニウム膜、酸化タンタル膜等の酸化膜、或いは窒化硅素膜などの窒化膜に依り形成される。ＡＰＣＶＤ法では基板温度２５０℃から４５０℃程度でモノシラン（ＳｉＨ4）や酸素を原料とすれば酸化硅素膜を堆積できる。
ＰＥＣＶＤ法やスパッター法では基板温度を室温から４００℃程度の間でこれら下地保護膜が形成される。下地保護膜の厚さは基板からの不純物イオンの拡散混入を防ぐのに十分の厚さが必要で、その値は最小で１００ｎｍ程度で有る。ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ有れば保護膜としての機能を十分に果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる時には通常４００ｎｍから６００ｎｍ程度の膜厚と成る。
【００７３】
（２−２、本発明の半導体膜とそれらを成膜する為の原料物質）
本発明では半導体膜を何らかの基板の上に堆積する。これは以下総ての発明に共通して居る。本発明が適応される半導体膜の種類としてはシリコン（Ｓｉ）やグルマニウム（Ｇｅ）などの単体の半導体膜の他にシリコン・ゲルマニウム（ＳｉxＧｅ1-x：０＜ｘ＜１）やシリコン・カーバイト（ＳｉxＣ1-x：０＜ｘ＜１）やゲルマニウム・カーバイト（ＧｅxＣ1-x：０＜ｘ＜１）等の四族元素複合体の半導体膜やガリウム・ヒ素（ＧａＡｓ）、インジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素の複合体化合物半導体膜、又はカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素の複合体化合物半導体膜も可能で有る。或いは、シリコン・ゲルマニウム・ガリウム・ヒ素（ＳｉxＧｅyＧａzＡｓz：ｘ＋ｙ＋ｚ＝１）と言った更なる複合化合物半導体膜やこれらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜にも本発明は適応可能で有る。
【００７４】
本発明では半導体膜をＣＶＤ法で堆積する場合、堆積される半導体膜の構成元素を含有する化学物質を原料気体として半導体膜を堆積する。例えば半導体膜がシリコン（Ｓｉ）で有る場合、原料気体としてはモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）、ジクロールシラン（ＳｉＨ2Ｃｌ2）等のシランを用いる。本明細書ではジシランやトリシランを高次シラン（ＳｉnＨ2n+2：ｎは２以上の整数）と称する。ゲルマニウム（Ｇｅ）が半導体膜で有る場合はゲルマン（ＧｅＨ4）等を用いるし、炭素（Ｃ）やガリウム（Ｇａ）、ヒ素（Ａｓ）を半導体とする時にはメタン（ＣＨ4）や、トリメチルガリウム（（ＣＨ3）3Ｇａ）、アルシン（ＡｓＨ３）などを用いる。又燐（Ｐ）やボロン（Ｂ）を半導体膜に添加する時にはフォスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）なども共に用いられる。原料気体としては前述の各種半導体膜を構成する元素を含有する化学物質が用いられるが、必ず原料気体の一部が半導体膜中に残留するが故、構成元素の水素化物がより好ましい。例えばジクロールシラン（ＳｉＨ2Ｃｌ2）から成膜されるシリコン膜には量の大小はともかく必ず塩素（Ｃｌ）が残留し、このシリコン膜を薄膜半導体装置の能動層に用いた場合残留塩素がトランジスタ特性の劣化要因となる。従ってジクロールシランよりは構成元素の水素化物で有るモノシラン（ＳｉＨ4）の方が好ましい。原料気体及び必要に応じて添加される追加気体の純度は高ければ高い程好ましいが、高純度気体を得る技術的な困難さの増大と、価格上昇を考慮すると、純度は９９．９９９９％以上が好ましい。通常半導体膜成膜装置は背景真空度が１０-6ｔｏｒｒ程度で有り、成膜圧力が０．１ｔorｒから数tｏｒｒで有る。それ故背景真空から成膜過程への不純物混入の割合は１０-5から１０-6程度となる。成膜に用いる原料気体や追加気体の純度はそれらの気体を利用する成膜装置の背景真空度に対する成膜圧力の比と同等で有れば十分で有る。従って本発明にて成膜装置に流す気体の純度は９９．９９９％以上（不純物の割合が１×１０-5以下）が好ましく、９９．９９９９％（不純物の割合が１×１０-6以下）で有れば原料としての使用に全く支障は無く、背景真空度と成膜圧力の比の十倍の純度（この例では純度が９９．９９９９９％で、不純物の割合が１×１０-7以下）となれば気体からの不純物混入は全く考慮する必要は無く理想的で有る。
【００７５】
（２−３、本発明で用いたＰＥＣＶＤ装置）
まず第２図を用いて本発明に用いたプラズマ化学気相堆積装置（ＰＥＣＶＤ装置）の概略構成を説明する。ＰＥＣＶＤ装置は枚葉式容量結合型でプラズマは工業用周波数（１３．５６ＭＨｚ）の高周波電源を用いて平行平板電極間に発生させる。第２図上図は反応室付近を上部より見た概略図で、図中のＡ−Ａ’の断面図が第２図下図で有る。反応室２０１は反応容器２０２に依り外気から隔絶され、成膜中で凡０．１ｔｏｒｒから１０ｔｏｒｒ程度の減圧状態とされる。反応容器２０２内には下部平板電極２０３と上部平板電極２０４が互いに平行に設置されて居り、これら二枚の電極が平行平板電極を形成する。この平行平板電極間が反応室２０１となる。本願発明では４７０ｍｍ×５６０ｍｍの平行平板電極を用い、電極間距離を１８．０ｍｍから３７．０ｍｍへと可変とした為反応室２０１の容積は電極間距離に応じ４７３８ｃｍ3から９７３８ｃｍ3となる。平行平板電極間距離は下部平板電極２０３の位置を上下させる事に依り、１０．０ｍｍから４０．０ｍｍの間で自由に設定し得る。又所定の電極間距離に設定した場合、４７０ｍｍ×５６０ｍｍの平板電極面内での電極間距離の偏差は僅か０．５ｍｍで有る。従って電極間に生ずる電界強度の偏差は平板電極面内で２％程度以下となり窮めて均質なプラズマが反応室２０１に発生する。下部平板電極２０３上には薄膜を堆積すべき基板２０５が置かれ、基板縁辺部２ｍｍがシャドー・フレーム２０６に依り押さえ付けられて居る。第２図上図ではＰＥＣＶＤ装置の概略を分かり易くする為にシャドー・フィレーム２０６を省略して有る。下部平板電極２０３内部にはヒーター２０７が設けられて居り、下部平板電極の温度を２５０℃から４００℃の間で任意に調整し得る。周辺２ｍｍを除いた下部平板電極２０３内の温度分布は設定温度に対して±５℃以内で有り、実質的に基板２０５の大きさを３６０ｍｍ×４６５ｍｍとしても基板内温度偏差を±２℃以内に保つ事が出来る。シャドー・フレーム２０６は例えば基板２０５として汎用ガラス基板（例えばコーニングジャパン株式会社製＃７０５９や日本電気硝子株式会社製ＯＡ−２、ＮＨテクノグラス株式会社製ＮＡ３５など）を用いた時に基板がヒーター２０７からの熱に依り凹型に変形するのを防ぐと共に、基板のエッヂ部及び裏面に不要な薄膜が成膜されぬ様に基板を押さえて居る。原料気体と追加気体から成る反応ガスは配管２０８を通じて上部平板電極２０４内に導入され、更に上部平板電極内に設けられたガス拡散板２０９の間を擦り抜けて上部平板電極全面より略均一な圧力で反応室２０１に流れ出る。成膜中で有れば反応ガスの一部は上部平板電極から出た所で電離し、平行平板電極間にプラズマを発生させる。反応ガスの一部乃至全部は成膜に関与し、成膜に関与しなかった残留反応ガス及び成膜の化学反応の結果として生じた生成ガスは排気ガスと成って反応容器２０２周辺上部に設けられた排気穴２１０を介して排気される。排気穴２１０のコンダクタンスは平行平板電極間のコンダクタンスに比べて十分に大きく、その値は平行平板電極間のコンダクタンスの１００倍以上が好ましい。更に平行平板電極間のコンダクタンスはガス拡散板２０９のコンダクタンスよりも十分に大きく、やはりその値はガス拡散板のコンダクタンスの１００倍以上が好ましい。こうした構成に依り４７０ｍｍ×５６０ｍｍとの大型上部平板電極全面より略均一な圧力で反応ガスが反応室に導入され、同時に排気ガスが反応室から総ての方向に均等な流量で排気されるので有る。各種反応ガスの流量は配管２０８に導入される前にマス・フロー・コントローラーに依り所定の値に調整される。又反応室２０１内の圧力は排気穴出口に設けられたコンダクタンス・バルブ２１１に依り所望の値に調整される。コンダクタンス・バルブ２１１の排気側にはターボ分子ポンプ等の真空排気装置が設けられて居る。本願発明ではオイル・フリーのドライ・ポンプが真空排気装置の一部として用いられ、反応室等の反応容器内の背景真空度を１０-5ｔｏｒｒ台として居る。第２図には矢印にてガスの流れの概略を示して有る。反応容器２０２及び下部平板電極２０３は接地電位に有り、これらと上部平板電極２０４は絶縁リング２１２に依り電気的に絶縁状態が保たれる。プラズマ発生時には高周波発振源２１３から出力された例えば１３．５６ＭＨｚの高周波がインピーダンス・マッチング回路２１４を介して上部平板電極２０４に印加される。
【００７６】
本発明に用いたＰＥＣＶＤ装置は上述の如く窮めて精巧たる電極間制御と均質なガス流を実現した事に依り３６０ｍｍ×４６５ｍｍとの大型基板に対応可能な薄膜形成装置となった。しかしながらこれらの基礎概念さえ踏襲すれば、更なる基板の大型化には寧ろ容易に対応出来、実際５５０ｍｍ×６５０ｍｍとのより大型な基板に対応し得る装置も実現可能で有る。又本願発明では最も汎用性の高い周波数１３．５６ＭＨｚの高周波を用いているが、この他にこの高周波の整数倍の高周波を利用しても良い。例えば２倍の２７．１２ＭＨｚや３倍の４０．６８ＭＨｚ、４倍の５４．２４ＭＨｚ等も有効で有る。更には１００ＭＨｚ〜１ＧＨｚ程度のＶＨＦ波を利用しても良い。周波数が１０ＭＨｚ程度のｒｆ波から数百ＭＨｚ程度のＶＨＦ波で有れば平行平板電極間にプラズマを発生させる事が可能で有る。従って本願発明に用いたＰＥＣＶＤ装置の高周波発振源２１３とインピーダンス・マッチング回路２１４を交換する事に依り容易に所望の周波数の高周波を用いてプラズマを発生出来る。一般に高周波プラズマでは周波数を上げるとプラズマ中の電子温度が上がりラジカルの発生が容易になる為、後述する本発明の薄膜形成方法に対しでは特に効果的で有る。
【００７７】
（２−４、本発明の半導体膜とそのＰＥＣＶＤ法での堆積）
本発明に依る薄膜半導体装置の半導体膜とそれをＰＥＣＶＤ法にて形成する方法を説明する。基板表面の少なくとも一部に酸化硅素膜等の絶縁性物質で有る下地保護膜を設けた後に、この下地保護膜上に半導体膜を形成し、最終的にはこの半導体膜をトランジスタの能動層として居る薄膜半導体装置を製造する。
【００７８】
基板は下部平板電極２０３の温度が３８０℃に保たれているＰＥＣＶＤ装置内に設置される。プラズマを立てる事を除いてＰＥＣＶＤ装置を成膜過程と同一とする。例えばモノシランを５０ＳＣＣＭ、アルゴンを３０００ＳＣＣＭ流し、反応室内の圧力を１．５Ｔｏｒｒに保つ。平行平板電極間距離は２４．４ｍｍで有る。設置基板がこうした系と平衡状態となった後の基板表面温度は３４９℃で有った。ＰＥＣＶＤ装置内に基板を設置してから平衡状態に達する迄の時間を平衡時間と名付けると、室温に保たれていた基板の場合、平衡時間は５分〜６分が最短でも必要となる。この平衡時間は基板の厚み、熱容量、熱伝導度、設置前の基板温度及び反応室に導入されている気体種やその流量、圧力等に依り無論異なる。基板の厚みが本願発明で用いた１．１ｍｍから例えば０．７ｍｍと薄くなれば平衡時間も厚みに略比例して３分〜４分と短縮される。基板を反応室内に設置する前に予備加熱しておけば矢張り平衡時間を短縮し得る。特に平衡状態に於ける基板表面温度より１０℃程度高い温度で予備加熱をしておけば、平衡時間を１分程度にする事も可能で有る。平衡時間の短縮は言う迄も無くスループットの向上と製品価格の低下を意味する。又反応室の圧力が低ければ平衡状態での基板表面温度は低下するのが一般で有る。従って基板設置後最初に数十秒から数分間、成膜時に反応室に導入する気体よりも熱伝導度の高い気体（水素やヘリウムなど）を反応室に導入したり、或いは反応室を成膜時よりも高い圧力に保ったり、又はこれら両者を組み合わせて成膜時に反応室に導入する気体よりも熱伝導度の高い気体を成膜時よりも高い圧力にて反応室に導入する事で基板の第一の予備加熱を行った後、更にその後数十秒から数分間に渡りプラズマを立てる事を除いて上述の諸条件（導入気体種、気体流量、反応室内圧力、平行平板電極間距離、下部平板電極温度）を成膜過程と同一として第二の予備加熱を行ってから成膜を試みても良い。反応室内が第一の予備加熱雰囲気から第二の予備加熱雰囲気に完全に置換される迄充分な時間を費やしてこの第二の予備加熱を行うのが好ましい。第二の予備加熱期間中の時刻ｔ（ｍｉｎ）に於ける第一の予備加熱雰囲気の残留気体成分比ｘは最も排気が遅い完全混合系を考えても、反応室体積をＶ（ｃｃ）、成膜時の圧力をＰ（Ｔｏｒｒ）、成膜時のガス流量をＱ（ｓｃｃｍ）で表すと、
ｔ＝−（Ｐ／７６０）・（Ｖ／Ｑ）・ｌｎ（ｘ）
と記述される。ｘ＝１０-6を完全置換と定義すると、この式は
ｔ＝（ｐ／７６０）・（Ｖ／Ｑ）×１３．８２
と書き直される。従って第二の予備加熱期間をこの式で計算される時間ｔ（ｍｉｎ）よりも長く取れば反応室内は第二の予備加熱雰囲気に完全に置換される。こうする事で第一の予備加熱時に導入した気体が半導体膜堆積時に残留する事無く、半導体膜堆積中は常に同一の雰囲気が維持される様に成る。更に第二の予備加熱に依り成膜中の基板温度が一定に保たれる様に成る。結局第二の予備加熱に依り雰囲気と温度が安定化され、斯くして膜厚方向に均一な膜が堆積されるに至り、しかも平衡時間の一層なる短縮が可能と化すので有る。
【００７９】
こうして平衡状態に達した後、上部平板電極２０４に高周波を印加してプラズマを発生させ、半導体膜の成膜を行う。高周波出力は例えば６００Ｗで有る。シリコン膜体積条件の一例は以下の通りとなる。
【００８０】
シラン流量：ＳｉＨ4＝５０ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ  （原料濃度１．６４％）
高周波出力：ＲＦ＝６００Ｗ（０．２２８Ｗ／ｃｍ2）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２４．４ｍｍ
下部平板電極温度：Ｔｓｕｓ：３８０℃
基板表面温度：Ｔｓｕｂ＝３４９℃
こうした条件下で半導体膜の堆積速度は０．３２７ｎｍ／ｓと成り、熱脱離ガススペクトロスコピー（ＴＤＳ）にて測定したシリコン膜中の水素濃度は９．１０原子％で有った。又透過型電子顕微鏡観察によるとこのシリコン膜は非晶質成分と結晶質成分の両者を含み、主として非晶質成分が柱状構造を成して居る。結晶成分は柱状の非晶質成分中に島状に点在して居る。一方第７図にこのシリコン膜のラマン分光測定結果を示す。第６図の従来技術のシリコン膜には観測されなかった５２０ｃｍ-1付近にピークが見られる。これはシリコン膜中に含有される結晶成分からのラマン・シフトで有る。即ち本願発明で得られたシリコン膜は非晶質と結晶質が混在する混晶質なので有る。第４図にはこのシリコン膜の赤外吸収分光法にて測定したスペクトルを示す。従来のａ−Ｓｉ膜（第５図）と比較すると２１０２ｃｍ-1付近（吸収ピーク位置が２０９８ｃｍ-1程度から２１０６ｃｍ-1程度の間に現れる物）の吸収ピークと２０８４ｃｍ-1付近（吸収ピーク位置が２０８０ｃｍ-1程度から２０８８ｃｍ-1程度の間に現れる物）の吸収ピークの二者が明瞭に分離して存在して居り、その内２１０２ｃｍ-1付近の吸収ピーク強度が２０００ｃｍ-1付近（吸収ピーク位置が１９８０ｃｍ-1程度から２０２０ｃｍ-1程度の間に現れる物）の吸収ピーク強度よりも強い事が分かる。２０００ｃｍ-1付近の吸収ピークはａ−Ｓｉに結合した水素（Ｓｉ−Ｈ）のストレッチング・モードで有る。従来２０９０ｃｍ-1付近に（ＳｉＨ2）又は（ＳｉＨ2）nとの形態で結合した水素のストレッチング・モードが現れるとされている（文献M．H．Brodskey，M．Cardona and J．J．Cuomo：Phys．Rev．B16（1977）3556やG．Lucovskey，R．J．Nemanich and J．C．Knights：Phys．Rev．B19（1979）2064）。
しかしながら本系の場合２０００ｃｍ-1付近のピークよりも２１０２ｃｍ-2付近や２０８４ｃｍ-1付近のピークの方が遥かに強い事や半導体膜中に結晶成分が多い事、成膜条件を変えて結晶成分の割合を多くすると２０００ｃｍ-1付近の吸収が弱く成ると同時に２１０２ｃｍ-2付近や２０８４ｃｍ-1付近の吸収が強くなる事、ＴＤＳで半導体試料温度を上げながら放出水素量を測定した所、通常の２０００ｃｍ-1付近にピークの有る試料からの水素の離脱放出は試料温度が３００℃程度の時に最大に成るのに対し、本系の試料でのそれは３７０℃程度と高い事などから、２１０２ｃｍ-2付近や２０８４ｃｍ-1付近に現れる二つの吸収ピークは本系に固有な物で、非晶質成分と結晶成分が混在する膜中の結晶成分に結合した水素の振動に依る物と考えられる。更に希釈気体に水素を用いてＰＥＣＶＤで成膜した従来の微結晶シリコン（水素系マイクロクリスタルシリコン）では２１０２ｃｍ-2付近と２０８４ｃｍ-1付近に明瞭に分離した二つの吸収ピークが現れない事からこの二つの吸収ピークはアルゴン系に特徴的で有ると言えよう。換言すると赤外吸収スペクトルの２１０２ｃｍ-2付近のピークと２０８４ｃｍ-1付近のピークはアルゴンを希釈気体として用いて混晶質膜を成膜した際に最も出現し易いので有る。結局半導体膜の構成元素で有るシリコンを含有する化字物質のシランを原料気体とし、更に追加気体としてアルゴンを用いてＰＥＣＶＤ法にて堆積されたシリコン膜は主として非晶質成分が柱状構造を取る混晶質で有る。更にこの半導体膜中には凡１％から１０％程度の水素が非晶質シリコンや結晶質シリコンと結合して含有されており、それらのＩＲピークは２１０２ｃｍ-1付近や２０８４ｃｍ-1付近に観測される様な膜で有る。又本系で得られた半導体膜はその成膜時にフッ化シラン（ＳｉＦ4）などのハロゲン化物を用いて居ない為、半導体膜中へのハロゲン元素等の混入が全く無く、純度が窮めて高い膜と成って居る。
以下簡単の為にこの半導体膜を（Ａｒ系）混晶質膜と略称する。
【００８１】
こうして得られた本発明の（Ａｒ系）混晶質半導体膜は特別な結晶化工程を施さずとも、そのままａｓ−ｄｅｐｏｓｉｔｅｄ膜で薄膜半導体装置の能動層（即ちソース領域やドレイン領域、チャンネル領域、或いはエミッター領域やコレクター領域、ベース領域）として利用出来る。本願発明の半導体膜は前述の如く高純度で非晶質中に結晶質を多く含み、しかも凡１０％程度未満の水素が非晶質や結晶質中の欠陥や不対結合対を終端している為、この半導体膜を用いて薄膜半導体装置を作成した場合には移動度が２ｃｍ2・Ｖ-1・Ｓ-1程度以上の良好な電気特性を示す様に成る。更に本願発明の半導体膜はこの良好な膜品質を反映して、先に（1、本願発明の薄膜半導体装置の製造方法の概略）で述べた方法にてＭＯＳ型ＴＦＴを作成出来る。即ち特別な結晶化工程を施さずともイオン注入法とそれに引き続く３５０℃程度の低温活性化が可能と化して第１章の製造方法が適応出来るので有る。この製造方法に則ると工程最高温度が３５０℃程度で有るが故、通常の大型ガラス等の耐熱性の低い基板土にも簡単に自己整合型薄膜半導体装置を作成出来る様に成る。本願発明の薄膜半導体装置はゲート電極とソース領域、又はドレイン領域の重なりが小さく成り、それに応じてゲート・ソース間やゲート・ドレイン間の寄生容量も小さくなっている。これに依り本願発明の薄膜半導体装置にて回路を構成すると回路の動作速度が早くなり、或いは又ＡＭＬＣＤのスゥッチング素子に用いると素子を微細化したり保持容量を減少させる事が出来、高画質で高開口率の表示が可能な液晶表示装置が出来上がる訳で有る。
【００８２】
さて斯様に良質の半導体膜をＰＥＣＶＤ法で堆積する時の重要なパラメーターは追加気体種とそのガス流量比（原料気体（モノシラン等）の総気体（追加気体（アルゴン等）と原料気体との和）に対する濃度）、及び圧力、電極間距離、基板表面温度の５つで有る。次にこの事に関して詳述する。
【００８３】
本願発明の特徴の一つは汎用性の高いＰＥＣＶＤ法にて堆積直後の膜（Ａｓ−ｄｅｐｏｓｉｔｅｄ膜）を比較的結晶性の高い混晶質として居る点に有る。通常ＰＥＣＶＤ法でＡｓ−ｄｅｐｏｓｉｔｅｄ膜を結晶性。高い混晶質とするのは非常に困難で有る。これは基板温度が４００℃程度未満と低い為、シラン等の原料物質の成長膜表面での移動度が減り、原料物質の非晶質状態に対する結晶状態への選択性が失われる為で有る。その為に従来は成膜中にフッ化シラン等を導入するなどの処置を施して居たが、同時にこれが半導体膜純度を下げる姦凶と化して居た。本願発明はＰＥＣＶＤ法に於けるこうした欠点をアルゴン（Ａｒ）等の追加気体を多量に導入し、更にこれら追加気体に依る原料物質の希釈で解決して居る。Ａｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶性の高い混晶質膜を成膜するには原料物質のラジカルやイオンを作らずに、アルゴン（Ａｒ）のラジカルやイオンを作り、これらに依りエネルギーを基板表面に運ぶ必要が有る。原料物質のラジカルやイオンは気相反応を引き起こしたり、或いは原料物質が基板表面に到着した瞬間に反応したりする為、選択性の喪失が生じて半導体膜表面に於ける結晶成長を阻害して仕舞う。それ故こうしたラジカルやイオンのプラズマ中での生成は極力避けられねばならない。原料物質は非活性状態で成長膜表面に迄運ばれ、そこに吸着した後に反応の為のエネルギーが希釈ガス等に依り供給されると、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶性の高い混晶質膜が形成されるので有る。この事から原料ガスの希釈が求められ、更に原料物質の基板表面での反応を促進する気体を希釈物質として選ぶ必要が生じて来る。アルゴンは言う迄も無く原子単体から成り、それ故イオン化ポテンシャルのスペクトルは非常に単純で有る。アルゴンの一価イオン化ポテンシャルは１５．７５９ｅＶで二価イオン化ポテンシャルは２７．６２９ｅＶ、三価イオン化ポテンシャルは４０．７４ｅＶで有る。従ってアルゴン中に少量の原料物質を希釈してプラズマを立てた場合、イオン化するアルゴンは一価イオンと二価イオンの両者が支配的と成り、イオン化エネルギーが比較的低い事に起因して効果的にアルゴンのラジカルやイオンが生成されるので有る。これに対し従来希釈ガスとして広く用いられて居る水素では、水素分子のイオン化ポテンシャルは１５ｅＶから１８ｅＶの間に十数個の異なったイオン化ポテンシャルが存在する。それ故アルゴンが一つ或いは二つのエネルギーの揃ったプラズマ状態を成すのに対し（光に例えるとレーザー光）、水素等の分子ガスは多数のエネルギーが混在するプラズマ状態（光に例えると白色光）と成る。白色光よりレーザー光の方が効果的にエネルギーを輸送する様に、イオン化エネルギーの低いアルゴンで原料ガスを希釈すると一段と効果的にエネルギーが基板表面に運ばれるので有る。半導体膜堆積時の希釈物質はアルゴンの他に、無論ヘリウム（Ｈｅ）やネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）と言った希ガス族元素で有っても良い。これらの気体も単純なイオン化ポテンシャルスペクトルを有して居るからで有る。
【００８４】
水素等に比べて希ガス族元素の優れたエネルギー輸送性に加え、アルゴンはエッチング性をも合わせ持って居る。この為非晶質成分の内でも不対結合対（ダングリングボンド）を２個乃至３個持って居る不安定な半導体原子はアルゴンに依り成膜中にエッチングされる確率が高く成るし、同様に結晶成分よりも非晶質成分の方がエッチングされる確率が高く成る。この結果アルゴンを希釈気体として堆積した半導体膜は水素やヘリウムなど他の気体を希釈気体として用いた半導体膜よりも不対結合対の数が減り、結晶化率（結晶成分の全体に対する割合）もより高く成る傾向に有る。又同じ原理で成膜中に不安定な原子はアルゴンに依り選択的に取り除かられるので、堆積膜は比較的安定な原子群から構成されるに至る。これはアルゴン系半導体膜は短時間に大きなエネルギー供給を受けても半導体膜からの原子飛散などが生じにくい事を意味して居る。換言すればＡｒ系半導体膜は水素系などの他の半導体膜に比べてレーザー照射や急速熱処理等の結晶化に際して損傷が入りにくく、結晶化により適して居ると言える。又先にＴＤＳ測定に関して述べた通り、本願発明のＡｒ系半導体膜と結合して居る水素は通常の半導体膜に結合して居る水素よりもその離脱に要する活性化エネルギーが大きく、より高い温度で脱離が始まる。これは結晶化に際しＡｒ系半導体膜が短時間に多量のエネルギー供給を受けても（半導体膜の温度上昇速度が１０℃／秒程度から１０11℃／秒程度）水素の放出は比較的ゆっくりと進み、故に結晶化時の膜損傷が生じない事を意味して居る。これに対して水素やヘリウムと云った軽元素を希釈気体として用いた場合、堆積膜中にはシリコン原子の有する４本の結合対の内３本が不対結合対と化し、残りの１本のみで他のシリコン原子と結合して居ると云った不安定原子が多数存在する。斯様な半導体膜は僅かなエネルギー供給でも不安定原子の結合が切れ、半導体原子の飛散やその巨視的現象として生ずる膜の損傷が容易に発生するので有る。又水素離脱の活性化エネルギーが低い為、緩やかな温度上昇（例えば１０℃／分程度）を半導体膜が被っただけでも爆発的に水素が放出され、これに依り膜の剥離や損傷が生じて結晶化を阻害するので有る。結局本願発明の希釈ガスとして最も適して居るのがアルゴンで、次いでヘリウム等の希ガスと結論付けられる。
【００８５】
ガス流量比は原料気体濃度（原料気体／（原料気体＋追加気体））で６．２５％程度以下が必須条件で有る。基板表面温度以外の他の二つのパラメーターにも必須条件が存在しており、三つのパラメーターが同時に必須条件を満たした時のみ、本願発明の（Ａｒ系）混晶質膜が堆積される。他の二つのパラメーターが必須条件値に近い時（必須条件を破りそうな時）でも確実に（Ａｒ系）混晶質が成膜されるのは原料気体濃度が３．２３％程度以下の時で有る。濃度が余りにも低過ぎると堆積速度が遅くなる為、背景真空度に起因する酸素や水、二酸化炭素等の不純物気体の影響を無視し得なくなり、半導体膜質は劣化してしまう。濃度が凡０．３６％程度以上で有ればこうした不純物の影響はなくなり、良質な半導体膜が得られる。圧力の必須条件は１．０Ｔｏｒｒ程度以上で有る。他の二つのパラメーターが必須条件値に近い時（必須条件を破りそうな時）でも確実に（Ａｒ系）混晶質が成膜されるのは圧力が１．６Ｔｏｒｒ程度以上の時で有る。圧力が余りにも高くなるとプラズマが安定せず、異常放電が発生する様になる。本願発明のガス流量比に於いて安定的に均一なプラズマを立てるには圧力は２．７Ｔｏｒｒ程度以下が好ましい。電極間距離の必須条件は１７．８ｍｍ程度以上で有る。他の二つのパラメーターが必須条件に近い時（必須条件を破りそうな時）でも確実に（Ａｒ系）混晶質が成膜されるのは電極間距離が２５．４ｍｍ程度以上の時で有る。電極間距離が広がり過ぎても矢張りプラズマは不安定となり異常放電が発生する様になる。本願発明で安定的に均一なプラズマが立つのは電極間距離が４５．７ｍｍ程度以下の時で有る。基板表面温度に対しては必須条件は存在しないが２００℃程度以上で比較的容易に混晶質膜が得られ、廉価な大型ガラス基板を問題無く使いこなす立場からは４００℃程度以下とする事が望まれる。（Ａｒ系）混晶質膜を成膜するにはこの様に原料気体濃度は低い方が好ましく、又圧力は高い方が好ましく、更には電極間距離が広い方が好ましいので有る。斯様に原料気体濃度を低くする、或いは圧力を高くする、又は電極間距離を広くするとａｓ−ｄｅｐｏｓｉｔｅｄ膜の膜質はより結晶化率が高く成り、より水素含有量が減少し、２１０２ｃｍ-1付近のピークと２０８４ｃｍ-1付近のピークがより強く成り、後述する様にレーザー照射や急速熱処理などで結晶化がより容易に行われる様に成るので有る。水素含有量に関しては例えば（２−３）章で説明したＰＥＣＶＤ装置を用い、モノシラン流量を１００ｓｃｃｍ、アルゴン流量を７０００ｓｃｃｍ、（モノシラン濃度１．４１％）、ｒｆ出力を６００Ｗ、（電力密度０．２２８Ｗ／ｃｍ2）、圧力を２．２５Ｔｏｒｒ、電極間距離を３５．５６ｍｍ、下部平板電極温度を３８０℃、堆積速度０．１７０３ｎｍ／ｓとした時にＴＤＳ測定で１．８３原子％程度とＬＰＣＶＤ法で形成した非晶質半導体膜並に低減出来る。
【００８６】
先に説明した通り本系では基板表面での成膜反応を促進するエネルギーが希釈気体のイオンやラジカルに依って輸送される。所がこれらイオンやラジカルの寿命は圧力や電極間距離に対して指数関数的減少を示す。圧力が高く成ったり、或いは距離が長く成る程イオンやラジカルの衝突確率が増すからで有る。その結果成膜速度ＤＲ（ｎｍ／ｓ）は次式の如く表現される。
【００８７】
ＤＲ＝ｄ0ｅｘｐ｛-(αＳ+βＰ)｝
ここでｄ0はプレイクスポネンシャルファクター（ｎｍ／ｓ）と呼ばれ、ガス流量や装置形状、ｒｆ電力密度、基板温度等に依って定まる係数で有る。この係数はシランなどの原料気体流量とは強い正の相関を有して居る。即ち原料気体流量が大きくなれば、ｄ0はそれに応じて大きくなる。ｓは電極間距離（ｍｍ）を表し、Ｐは圧力（Ｔｏｒｒ）で有る。ちなみに（２−３）章で説明したＰＥＣＶＤ装置を用い、モノシラン流量を１００ｓｃｃｍ、アルゴン流量を７０００ｓｃｃｍ、ｒｆ出力を６００Ｗ、下部平板電極温度を３８０℃とした時、ｄ0とα、βの値は其々次の様に成る。
【００８８】
ｄ0＝８．７０  （ｎｍ／ｓ）
α＝０．０５２２  （ｍｍ-1）
β＝０．９２５８  （Ｔｏｒｒ-1）
本願発明の（Ａｒ系）混晶質膜はＰＥＣＶＤ法で成膜速度が圧力と電極間距離に対して上述の指数関数の関係式を満たして居る時に形成される。
【００８９】
さて成膜速度のこうした関係は原料気体濃度と圧力、電極間距離と云った（Ａｒ系）半導体膜に重要な三つのパラメーターを好ましい方向に持って行くと成膜速度が低下する事を意味して居る。例えば、
シラン流量：ＳｉＨ4＝２５ＳＣＣＭ
アルゴン流量：Ａｒ＝７０００ＳＣＣＭ（原料濃度０．３６％）
圧力：Ｐ＝２．７Ｔｏｒｒ
電極間距離：Ｓ＝４５．７ｍｍ
高周波出力：ＲＦ＝６００Ｗ（０．２２８Ｗ／ｃｍ2）
下部平板電極温度：Ｔｓｕｓ＝３８０℃
基板表面温度：Ｔｓｕｂ＝３４９℃
との成膜条件下で３０分間堆積を試みても、堆積膜厚は３ｎｍ程度としかならない（堆積速度：ＤＲ＝０．００１７ｎｍ／ｓ）。後述する様に薄膜半導体装置では半導体膜厚は通常数＋ｎｍ程度から数百ｎｍ程度で有るから製造上の視点からはこの成膜速度は遅すぎて非実用的と言える。加えて（２−２）で述べた様に背景真空度に対する成膜圧力の比や気体中の不純物の割合が１０-5から１０-6程度の系に於いては成膜速度は０．１５ｎｍ／ｓ程度以上が望まれる。これはこの程度の背景真空度やガス純度の場合に半導体膜中に取り込まれる酸素や水、一酸化炭素、二酸化炭素等の不純物気体の悪影響をこの成膜速度以上で取り除けられる様になるが故で有る。０．１５ｎｍ／ｓ程度未満の成膜速度で膜を堆積すると、膜は密度が低く空隙を多量に含んだ低品質なものと化し、更に半導体膜純度も劣って仕舞う。従って前述の諸条件を満たすと同時に堆積速度も０．１５ｎｍ／ｓ程度以上として高純度・高品質（Ａｒ系）混晶質膜を堆積するのが好ましい。何故０．１５ｎｍ／ｓとの値が閾値となっているのかは定かでないが、先の圧力比や不純物の割合を１０-6から１０-7程度へと高真空化と高純度化を進めると、この成膜速度の下限を０．０１５ｎｍ／ｓ程度以上と下げる事が可能と成る。
【００９０】
前述の如く製造上の実用性を視点に加えると、望まれる成膜速度の下限は０．３ｎｍ／ｓ程度で有る。上記の各条件及び成膜速度に対する制限を同時に満たすには反応室に於ける排気速度を大きくする事で達成される。一般にガス流量Ｑと反応室内圧力Ｐ、及び反応室に於ける排気速度Ｓｐの間には、
Ｐ＝Ｑ／Ｓｐ…（１）
なる関係が認められる。上述の例では総ガス流量Ｑ＝７０２５ＳＣＣＭで圧力Ｐ＝２．７Ｔｏｒｒで有るから、反応室に於ける排気速度はＳｐ＝Ｑ／Ｐ＝２．６０ＳＣＣＭ／ｍＴｏｒｒで有る。（ＩＳＣＣＭ／ｍＴｏｒｒ＝１２．６７１／ｓ）この排気速度Ｓｐを大きくすると圧力Ｐを一定値に保ったままガス流量Ｑを大きくする事が出来る。成膜速度は原料気体流量と強い正の相関が有る為、ガス流量Ｑに依り成膜速度を調整し得る訳で有る。例えば排気速度をＳｐ＝２６．０ＳＣＣＭ／ｍＴｏｒｒと先の例の１０倍とすると、シラン流量をＳｉＨ4＝２５０ＳＣＣＭ、アルゴン流量をＡｒ＝７００００ＳＣＣＭとガス流量も１０倍とする事が出来、その結果原料濃度や圧力等の成膜条件を先の例と同じにしたまま、成膜速度を約１０倍（０．０１７ｎｍ／ｓ）へと増大し得るので有る。反応室に於ける排気速度Ｓｐを大きくすると背景真空度もより高真空化して、不純物気体の半導体膜中への取り込みも減少する。本例ではＳｐ＝２．６０ＳＣＣＭ／ｍＴｏｒｒで有ったが、高純度で結晶性が高く密度の大きい（Ａｒ系）混晶質膜を現実的な成膜速度（０．３ｎｍ／ｓ程度以上）で有るには、反応室に於ける排気速度Ｓｐは１０ＳＣＣＭ／ｍＴｏｒｒ程度以上で有る事が望まれる。
【００９１】
（２−５、ＴＦＴ型薄膜半導体装置のチャンネル膜厚とトランジスタ特性）
ここでＴＦＴ型薄膜半導体装置に於いてチャンネルが形成される能動層半導体膜の厚さ（これを本願ではチャンネル膜厚と略称する）とトランジスタ特性の関連を述べる。一般に薄膜半導体装置ではチャンネルとなる半導体膜の最適膜厚はその形成方法に強く依存する。これは半導体膜の膜質がその膜厚に応じて大きく変化するからで有る。例えばＳＯＳ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）やＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）の様に原則として半導体膜質がその膜厚に依存しない系で有れば、半導体膜が薄い程トランジスタの特性は良くなる。（ここでこの原理を動作理論に基づく薄膜効果と呼ぶ。）これは薄い半導体膜では空乏層が逸速く全半導体膜厚に広がり、半導体膜表面に反転層がすぐに形成されるが故で有る（閾値電圧Ｖｔｈが小さくなる）。一方多結晶膜等の非単結晶膜をチャネルに用いる薄膜半導体装置では半導体膜質が膜厚に依って大きく異なるのが普通であり、その為上述の機構はより複雑となる。通常は多結晶膜の膜質は膜が薄くなるほど悪化する。具体的には薄膜と厚膜を比較すると薄膜の方がそれを構成する結晶粒（グレイン）のサイズが小さくなり、又同時に結晶内の欠陥や結晶粒界のトラップ数も増大する。結晶粒のサイズが小さくなると、それを用いた薄膜半導体装置の移動度は小さくなる。更に結晶内欠陥や結晶粒界のトラップ数の増大は空乏層の広がりを遅くし、実質的に閾値電圧Ｖｔｈを大きくしてしまう。（ここでこの原理を薄膜劣化と呼ぶ。）結局先の動作理論に基づく薄膜効果は薄膜劣化と競争過程に有る訳で有る。薄膜化しても差程大きく膜質が変化しなければ（薄膜劣化が小さければ）、動作理論に基づく薄膜効果が効いてトランジスタ特性は薄膜程良くなる。逆に薄膜化で著しく膜質が悪化すれば（薄膜劣化が大きければ）、動作理論に基づく薄膜効果はキャンセルされ、薄膜化に伴い特性は悪化する。即ち膜質の膜厚依存性の大小に依り薄膜化した際のトランジスタ特性は良くもなり悪くもなる訳で有る。この膜質の膜厚依存性はその膜の形成方法に依って異なるし、又その膜厚に依っても異なる。従って半導体膜の最適膜厚は薄膜半導体装置の製造方法に依り全く異り、其々の製造方法に応じてその最適値が求められねばならない。
【００９２】
（２−６、Ａｓ−ｄｅｐｏｓｉｔｅｄ混晶質半導体膜の最適膜厚）
ここでは（２−４）章で述べた（Ａｒ系）混晶質半導体膜をＡｓ−ｄｅｐｏｓｉｔｅｄ状態で薄膜半導体装置の能動層半導体膜とする場合の最適膜厚に関して論ずる。膜厚が０から４０ｎｍ程度では膜質は通常の結晶化膜に比較すると非常に悪い。小さな結晶粒が非晶質の海の中に島状に点在する様な状態に有り、結晶化度も窮めて低く、且つ欠陥も非常に多い。従って最小膜厚は４０ｎｍ程度で有る。膜厚が６０ｎｍ程度以上と成ると、非晶質中に結晶成分が発生し始めその非晶質に対する割合は膜厚の増加と供に増大する。即ち結晶性は膜が厚く成る程改善されて行く。３００ｎｍ程度以上となると略同じ結晶状態で膜が成長する。こうした膜質の膜厚に対する変化に応じてトランジスタ特性の膜厚依存性も変化する。３００ｎｍ程度以上では膜質は殆ど変化しない為（薄膜劣化が殆ど無い為）、動作理論に基づく薄膜効果が支配的に働き、膜は薄い程トランジスタ特性は良くなる。膜厚が３００ｎｍ程度から２００ｎｍ程度では薄膜劣化が働き出すが、依然動作理論に基づく薄膜効果の方が支配的で、３００ｎｍ程度以上よりはゆるやかで有るが、矢張膜が薄い程トランジスタ特性は良くなる。膜厚が２００ｎｍ程度から６０ｎｍ程度の間では薄膜劣化と動作理論に基づく薄膜理論が拮抗しており、オン状態のトランジスタ特性は最大値を取る。膜厚が６０ｎｍ程度未満では薄膜劣化が動作理論に基づく薄膜効果に打ち勝ち、膜が薄くなる程トランジスタ特性は悪くなる。即ち本願発明の場合トランジスタ特性は半導体膜厚が６０ｎｍ程度から２００ｎｍ程度の間で最良となり、理想的には８０ｎｍ程度から１５０ｎｍ程度の間で有る。ここ迄トランジスタ特性とはオン状態の特性を述べてきたが、オフ状態のリーク電流も膜厚に依って異なる。薄膜半導体装置のオフ・リークの原理は良くは分かっていない。本願発明では原理は不明だが、膜厚が１３０ｎｍ程度以上では膜厚とオフリークは強い正の相関が有り、膜が厚い程オフリークも大きく成っている。膜厚が１３０ｎｍ程度以下では相関は弱くなり、オフリークは膜厚に対して独立と化す。即ち、膜厚が０から１３０ｎｍの間ではオフリーク電流値は最小値で略一定で有る。それ故オン状態のトランジスタ特性が最良となり、オフリークが最小となる膜厚は５０ｎｍ程度から１３０ｎｍ程度で理想的には８０ｎｍ程度から１３０ｎｍ程度で有る。本発明の薄膜半導体装置をＬＣＤに用いる場合、光リーク電流の影響を考慮する必要性が認められる。薄膜半導体装置は一般に光照射に依りオフリーク電流が増大する。これを光リーク電流と呼び、光リーク電流が充分小さい事が良好な薄膜半導体装置の条件で有る。本願発明の薄膜半導体装置では光リーク電流は膜厚に略比例して居る。安定的な製造と光リーク電流を両立させるには半導体膜厚は２０ｎｍ程度から１００ｎｍ程度が好ましい。オフリークや光リーク、更にオン電流を同時に考慮すると、総ての条件を満たす系は６０ｎｍ程度から１３０ｎｍ程度、理想的には８０ｎｍ程度から１００ｎｍ程度となる。又、本発明の様にソース・ドレイン領域に於ける注入イオンの活性化を３５０℃以下の低温で行う事は通常可成困難で有る。それ故活性化を安定的に行うには半導体膜厚に下限を設定せねば成らない。本願発明ではこの値は７０ｎｍ程度となる。又、ＬＤＤ構造を採用する場合にはＬＤＤ領域の活性化が困難で有る為、９０ｎｍ程度以上が望まれる。
【００９３】
（２−７、本願発明の半導体膜の結晶化及び熔融結晶化）
さて（２−４）で述べられた本願発明の半導体膜にレーザー照射等の結晶化を施すと結晶化工程前に熱処理を施さずとも熔融結晶化法やＳＰＣ法による結晶化が可能で有る事が判明した。この様子を第８図を用いて説明する。第８図は（２−４）で詳述した（Ａｒ系）混晶質ａｓ−ｄｅｐｏｓｉｔｅｄ膜のレーザー照射に依る結晶性の変化を示す物で有る。即ち、（Ａｒ系）混晶質膜は
シラン流量：ＳｉＨ4＝５０ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ  （原料濃度１．３４％）
高周波出力：ＲＦ＝６００Ｗ（０．２２８Ｗ／ｃｍ2）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２４．４ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
基板表面温度：Ｔｓｕｂ＝３４９℃
との条件にて５０ｎｍの膜厚に成膜され、この膜に何等熱処理を施す事無く（ａｓ−ｄｅｐｏｓｉｔｅｄ膜で）直接波長３０８ｎｍのＸｅＣｌエキシマレーザー光を照射して、その結晶性の変化を調べた物で有る。エキシマレーザー光はその半値幅が４５ｎｓ程度で有り、凡１ｃｍ×１ｃｍの四角形状にて各エネルギーで一度だけ照射を行った。第８図の横軸は各照射に於ける基板面上でのエネルギー密度で有り、縦軸はこの様なレーザー照射後の半導体膜の結晶化率を示している。結晶化率は多波長分散型エリプソメトリーにて測定された。又図中の黒丸はレーザー照射の結果半導体膜は損傷を被った事を示しており、第１図ではＤに相当する。エリプソメトリーの測定では結晶化率が７０％程度を超えると多結晶状態と言えるので、レーザー・エネルギー密度が１００ｍＪ・ｃｍ-2程度から１５０ｍＪ・ｃｍ-2程度の間で綺麗に結晶化が進む事が分かる。第８図ではエネルギー密度が１４５ｍＪ・ｃｍ-2の時に結晶化率は最大の９２％に達し、高品質の結晶性半導体膜が得られている。この例が示す様に本願発明の（Ａｒ系）混晶質半導体膜を用いると従来行われていた水素抜きの熱処理などを全く施さずとも、単純なレーザー照射で容易に高い結晶化率を有する高品質多結晶半導体膜を製造出来るので有る。
【００９４】
斯くなる製法にてｐｏｌｙ−Ｓｉ膜を得ると後は（１．本願発明の薄膜半導体装置の製造方法の概略）で述べた製造方法に従って低温プロセスでｐｏｌｙ−Ｓｉ  ＴＦＴを製造し得る。溶融結晶化膜の有する高い結晶性を反映して移動度が１００ｃｍ2・Ｖ-1・Ｓ-1程度の高性能薄膜半導体装置が簡単に作成されるので有る。
【００９５】
さて（２−４）章で述べた本願発明の半導体膜はラマン分光測定などでは僅かに結晶構造の存在が認められるものの、多結晶とは言いがたい。又密度も従来のＰＥＣＶＤ法で成膜された非晶質シリコンと同程度に低く、水素原子も多い場合にはシリコン原子の２０％弱程度含まれて居る。この様な膜が何故綺麗に熔融結晶化されるのかその詳細は分かって居ないが、恐らく微結晶領域よりも非晶質領域の方が容易に熔融し、熔融シリコン液中に浮かぶ微結晶がシリコン熔液の蒸発や飛散を抑える糊の様な役割を担って居り、更に冷却固化過程に於いては結晶成長核の役割を演じているが故と考えられる。この為（Ａｒ系）混晶質半導体膜を熔融結晶化させるレーザーエネルギー密度は従来よりも５０ｍＪ・ｃｍ-2程度低下するので有る。この事は同じレーザー照射装置を用いて同じレーザー出力にて半導体膜の熔融結晶化を行う場合、１回のレーザー照射で従来の非晶質膜よりも本願の（Ａｒ系）混晶質膜の方が広い面積領域を結晶化させる事を意味している。即ち（Ａｒ系）混晶質膜の方がレーザー照射装置への負担を軽減し、生産性を高めているのである。
【００９６】
（２−４）章で詳述した様に特別な成膜条件下では汎用ＰＥＣＶＤ法でもＡｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶性の高い混晶質膜が得られる。しかしながらこれらは結晶化された膜程膜質の優れた物では無い。一方、通常ＰＥＣＶＤ法で得られた膜は水素抜きや緻密化の熱処理を施さぬ限り、結晶化させる事が困難で有った。それに対して結晶性の高い（Ａｒ系）混晶質半導体膜はＲＴＡ法やＶＳＴ−ＳＰＣ法に依る結晶化、或いはレーザー照射等による熔融結晶化を窮めて容易に行い得るので有る。これは既にＡｓ−ｄｅｐｏｓｉｔｅｄ状態で多くが結晶化して居り残留非晶質成分が少ない為、比較的少ないエネルギー供給でも残留非晶質の結晶化が進むが故と考えられる。又、高いエネルギーで熔融結晶化を進める時にも多結晶成分が半導体原子の蒸発や飛散を防止する糊の役目を勤める為、半導体膜の損傷や面粗れ、消失等が生ずる事無く結晶化が進められるので有る。結局、本願発明の混晶質半導体膜はＡｓ−ｄｅｐｏｓｉｔｅｄ状態で薄膜半導体装置の能動部とするよりは、寧ろ熔融結晶化を利用して工程最高温度が３５０℃程度以下となる低温ｐｏｌｙ−Ｓｉ  ＴＦＴを製造する時の最初の半導体膜により適していると言えよう。即ち絶縁物質上にＰＥＣＶＤ法などで本願発明の結晶性の高い混晶質半導体膜を形成し、次にこの膜をＲＴＡ法やＶＳＴ−ＳＰＣ法等の固相結晶化法、或いはレーザー照射等の熔融結晶化法等で結晶化させ、それ以後の工程を３５０℃程度以下として進める事で高性能薄膜半導体装置が容易に製造されるので有る。
【００９７】
本願発明の（Ａｒ系）混晶質半導体膜はＰＥＣＶＤ法でアルゴン等の不活性気体とモノシラン等の半導体膜の構成元素を含有する化学物質で有るモノシランの流量比を１５：１程度以下（モノシラン濃度６．２５％程度以下）とすれば得られる。一般に混晶質シリコン膜はモノシランを水素に依り３％程度に希釈すれば矢張りＰＥＣＶＤ法で成膜される。しかしながら出願人の実験に依ると、水素−モノシラン系の混晶質膜では熱処理無しでの熔融結晶化は可成り困難で有る。時として熱処理無しで結晶化出来る場合も有るが、それは再現性が窮めて低くい上、熔融結晶化がうまく行くレーザーエネルギー範囲もせいぜい１０ｍＪ／ｃｍ2程度以下と可成り限定されている。又仮令結晶化しても微小なシリコン粉が発生し、トランジスタ特性の偏差を大きくしたり、欠陥密度を増大させたりして全く実用に適さない。微小シリコン粉の発生は（２−４）章で説明した様に希釈気体で有る水素の非エッチング性に最終的には起因して居る。これに対してアルゴン−モノシラン系の混晶質シリコン膜は半導体膜の膜厚や成膜条件を調整する事に依りレーザーエネルギーが５０ｍＪ／ｃｍ2程以上度から３５０ｍＪ／ｃｍ2程度への広いエネルギー範囲に渡って綺麗に結晶化させる事が可能で有る。（無論（Ａｒ系）混晶質膜では結晶化後に微小粉は発生しない。）この理由はこれ迄の議論から以下の如くまとめられる。
【００９８】
（１）混晶質で有る為供給エネルギーが低くても結晶化が進む。
【００９９】
（２）結晶成分がシリコン溶液の蒸発や飛散を抑える糊の役目を演じている。
【０１００】
（３）Ａｒのエッチング性よりａｓ−ｄｅｐｏｓｉｔｅｄ膜は飛散や微小粉発生の原因で有る不安定元素の含有量が減少して居る。
【０１０１】
（４）混晶質膜中の水素含有量が減少している。
【０１０２】
（５）Ａｒ系混晶質膜中の水素は結合の強い物だけが残っている。その為膜中の水素は比較的高温の時にのみ徐々に放出される。従って半導体膜に所定のエネルギーが供給されても水素系シリコン膜で生ずる爆発的な水素放出は無い。
【０１０３】
水素系混晶質半導体膜も低温プロセスで結晶性薄膜半導体装置を作成する際の最初の半導体膜として適して居らぬ事も無いが、上述の議論から（２−４）で詳述した本願発明の（Ａｒ系）混晶質半導体膜の方が更に好適と結論付けられる。
【０１０４】
次に本願発明の半導体膜にアニール処理を施して結晶化させる方法について説明する。本願発明で殊の外有用なアニール処理はレーザー光や高エネルギー光を照射して半導体膜の溶融結晶化やＶＳＴ−ＳＰＣを行う方法で有る。ここではまずキセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザー（波長３０８ｎｍ）を例としてレーザー照射方法を述べる。レーザーパルスの強度半値幅（即ちアニール処理時間）は１０ｎｓ程度から５００ｎｓ程度の短時間で有る。本例に於いてはレーザーパルスの強度半値幅は４５ｎｓで有る。照射時間が斯様に非常な短時間で有る為、混晶質等の半導体膜の結晶化に際して基板が熱せられる事は無く、故に基板の変形なども生じない。レーザー照射は基板を室温（２５℃）程度から４００℃程度の間とし、空気中乃至は背景真空度が１０-4Ｔｏｒｒ程度から１０-9Ｔｏｒｒ程度の真空中、或いは水素や微量のモノシラン等を含有している還元性雰囲気、ヘリウムやアルゴン等の不活性雰囲気下にて行う。レーザー照射の一回の照射面積は５ｍｍ□程度から２０ｍｍ□程度の正方形状で有り（例えば８ｍｍ□）、各照射毎に照射領域を１％程度から９９％程度ずらして行く（例えば５０％：先の例では４ｍｍ）。最初に水平方向（Ｙ方向）に走査した後、次に垂直方向（Ｘ方向）に適当量ずらせて、再び水平方向に所定量ずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は５０ｍＪ／ｃｍ2程度から３００ｍＪ／ｃｍ2程度の間が好ましい。第一回目のレーザー照射が終了した後、必要に応じて第二回目のレーザー照射を全面に施す。第二回目のレーザー照射を行う場合、そのエネルギー密度は一回目より高い値が好ましく、１００ｍＪ／ｃｍ2程度から１０００ｍＪ／ｃｍ2程度の間としても良い。走査方法は第一回目のレーザー照射と同じで正方形状の照射領域をＹ方向とＸ方向に適当量ずらせて走査する。更に必要に応じてエネルギー密度をより高くした第三回目或いは第四回目のレーザー照射を行う事も可能で有る。斯様に高エネルギーで数回のレーザー照射を施した後、再度段階的にエネルギー密度を下げて数回のレーザー照射を行うと結晶粒界が対称性を有する対応粒界と化し、トランジスタの閾値電圧の低下や移動度の上昇など結晶性半導体膜品質が向上する。加えてこうした多段階レーザー照射法を用いるとレーザー照射領域端部に起因するばらつきを完全に消失させる事が可能に成る。多段階レーザー照射の各回目の照射に限らず通常の一段階照射でも、レーザー照射は総て半導体膜に損傷が入らぬエネルギー密度で行う。これ以外にも照射領域形状を幅１００μｍ程度以上で長さが数１０ｃｍ程度のライン状とし、このライン状レーザー光を走査して結晶化を進めても良い。この場合各照射毎のビームの幅方向の重なりはビーム幅の５％程度から９５％程度とする。ビーム幅が１００μｍでビーム毎の重なり量が９０％で有れば、一回の照射毎にビームは１０μｍ進むので同一点は１０回のレーザー照射を受ける事と成る。通常半導体膜を基板全体で均一に結晶化させるには少なくとも５回程度以上のレーザー照射が望まれるので、照射毎のビームの重なり量は８０％程度以上が求められる。高���結晶性の多結晶膜を確実に得るには同一点が１０回程度から３０回程度の照射が行われる様に重なり量を９０％程度から９７％程度へと調整するのが好ましい。ここ迄レーザー光源としてＸｅＣｌエキシマ・レーザーを例として説明して来たが、半導体膜の同一地点に於けるレーザー照射時間が１０ｍｓ程度以内で有り、且つ基板の一部分のみを照射するので有れば、連続発振レーザーを含め、レーザー発振源には囚らわれない。例えばＡｒＦエキシマ・レーザーや、ＸｅＦエキシマ・レーザー、ＫｒＦエキシマ・レーザー、ＹＡＧレーザー、炭酸ガスレーザー、Ａｒレーザー、色素レーザー等の各種レーザーを用いても良い。
【０１０５】
次に高エネルギー光を照射して結晶化を進める方法を第１３図を参照して説明する。高エネルギー光はレーザーの様に位相が揃って居る光では無いが、光学系（レンズ）で集光する事で光のエネルギー密度を高くした物で有る。高エネルギー光が基板上に堆積された半導体膜を連続的又は非連続的に繰り返し走査して半導体膜を溶融結晶化或いはＶＳＴ−ＳＰＣ結晶化させるので有る。高エネルギー光照射装置５０はアークランプやタングステンランプ等の光源５１とその周辺に設けられた反射板５２、集光レンズや光成形レンズ及び光走査系などの光学系５３等から構成される。光源５１から発した光は反射板５２に依り一次成形され、エネルギー密度が高まった一次収束光５５と成る。この一次収束光は光学系５３に依って更に高エネルギー密度を有する様に成形され、又同時に走査機能をも有して走査集束光５６と化し、基板６０上に堆積されて居る半導体膜６１を照射する。半導体膜上の同一点の処理時間は走査方向の照射領域長と走査速度で定まる。例えば照射領域が長さ（Ｙ方向長）が５０ｍｍで幅（Ｘ方向長）が５ｍｍの長方形状をなして居り、走査速度がＸ方向に５００ｍｍ／ｓで有るならば、処理時間は１０ｍｓと成る。照射領域の温度は光源に投入する電力と光の成形具合、及び処理時間で定まる。半導体膜の材質や膜厚に応じてこれらの値は適宜調整された上で高エネルギー光照射がなされるので有る。生産性を高める為には処理面積が１００ｍｍ2程度以上で有る事が望まれるが、基板への熱影響を最小とする為には５００ｍｍ2程度以下が求められる。又処理時間も主として熱影響の点より１０ｍｓ程度未満が望まれる。こうした結果、半導体膜６１では走査収束光５６が照射された領域のみが部分的に結晶化し、これを繰り返して半導体膜の所望の領域を走査すれば結晶化が完了するので有る。
【０１０６】
次に急速熱処理（ＲＴＡ：ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）装置を用いた結晶化方法を説明する。第１４図（ａ）は本願発明で用いたＲＴＡ装置の概略断面図で有る。この装置には基板１１の搬送方向（矢印Ｘの方向）の上流側から下流側に向かって、長さが３５ｃｍの第１予備加熱ゾーン２、長さが３５ｃｍの第２予備加熱ゾーン３、長さが２５ｃｍの第３予備加熱ゾーン４、アニールゾーン５、及びクーリングゾーン６が設けられている。第１乃至第３予備加熱ゾーン２〜４、およびクーリングゾーン６には基板搬送面の下側にヒータが配置されて居り、基板を所望の温度に加熱して居る。アニールゾーン５は搬送されてくる基板１１にエネルギー光を照射する為のアークランプ５Ａ、５Ｂと、そのアークランプ光を収束させる反射板５Ｃ、５Ｄが夫々上下に配置されている。収束されたアークランプ光は細長い帯形状をなして居る（第１４図（ｂ）参照）。基板１１に対するエネルギー光の照射領域は基板の搬送方向に対して凡そ１０ｍｍの幅を有する。基板１１が一定速度で搬送されるが故、その搬送速度に応じてＲＴＡ処理時間が定まる。例えば基板１１を１５ｍｍ／秒で搬送した時にはＲＴＡ処理時間は０．６６６７秒となる。本願ではＲＴＡ処理時間とか結晶化アニール工程の処理時間との言葉をＲＴＡ光（エネルギー光）が照射されてる期間の時間との意味で用いて居る。ＲＴＡアニール温度は第１乃至第３予備加熱ゾーンの設定温度とアークランプ５Ａ、５Ｂの出力、及び基板搬送速度（即ちＲＴＡ処理時間）で定まる。本願でＲＴＡ処理温度或いは結晶化アニール工程の温度と言った時、それはエネルギー光照射領域５Ｅの長手方向に於ける終端５Ｆの温度を意味する。本願で用いたＲＴＡ装置ではこの温度を赤外線温度計で測定し、熱処理工程の管理を行って居る。この温度はＲＴＡ処理中の最高温度にも相当する。実際基板１１上の或一点の温度プロフィールは第１４図（ｃ）の様な変化を示す。被処理基板が第１乃至第３予備加熱ゾーン２〜４を通過した後アニールゾーン５に入ると急速に基板温度は上昇し、アニールゾーン５の出口付近で温度ピークＰに達する。この最高温度が本願でのＲＴＡ処理温度で有る。その後基板がクーリングゾーン６に入ると基板は徐々に冷えて行く。さて斯様なＲＴＡ装置を用いると結晶化アニール工程処理面積は基板面積に比べて十分小さくなる。例えば基板として３００ｍｍ×３００ｍｍの正方形を想定するとエネルギー光の照射領域が１０ｍｍ×３００ｍｍ（＝３０００ｍｍ2）で有る為、基板面積に対する熱処理面積の比は３．３％となる。又５５０ｍｍ×６５０ｍの基板では熱処理領域が１０ｍｍ×５５０ｍｍ（＝５５００ｍｍ2）で有り、その比は１．５％程度となる。この様にＲＴＡ法に依る結晶化でもエネルギー照射時間は短時間で有り、基板全体に対して局所的な熱処理と成るので基板の熱による変形や割れは生じないので有る。半導体膜の結晶化行なう時にはＲＴＡ装置（第１４図１）では第１予備加熱ゾーン２のヒーターを２５０℃から５５０℃の間の適当な温度に設定し、以下第２予備加熱ゾーン３のヒーターを３５０℃から６５０℃の間の適当な温度、第３予備加熱ゾーン４のヒーターを４５０℃から７５０℃の間の適当な温度に設定す���。基板１１の搬送速度は２ｍｍ／秒から５０ｍｍ／秒の間で調整され、それに応じてＲＴＡ処理時間は０．２秒から５秒の範囲で変化する。更に上側アークランプ５Ａと下側アークランプ５Ｂの出力を夫々３Ｗから２１Ｗの間で独立に調整する。この結果ＲＴＡ処理温度（赤外線温度計で計測したアニールゾーン５に於ける基板温度（ランプ光照射領域５Ｅの終端５Ｆでの温度））は４００℃程度から９００℃程度の間で自由に設定出来る。斯くしてこれら適当な処理条件下にて半導体膜にアニール処理を施すと半導体膜の結晶化は完了する。尚、光源としてはアークランプの他にタングステンランプ等のランプ光を利用しても良い。本願発明の（Ａｒ系）混晶質膜はａｓ−ｄｅｐｏｓｉｔｅｄ状態で既に結晶成分が多量に存在し、しかも短時間に多量のエネルギーを供給しても膜の損傷や剥離、飛散が生じない。それ故ＲＴＡ法でも容易に且つ安定的に結晶化が行われ、又そのエネルギー供給量（ＲＴＡ処理温度と処理時間の積に比例した量）も比較的少なくて済み、基板の変形や歪み、割れなどを回避出来るので有る。
【０１０７】
ＰＥＣＶＤ法で準備された従来のａ−Ｓｉ膜ではＦｕｒｎａｃｅ−ＳＰＣ法で有っても水素の急激な放出を避ける為に結晶化前に昇温速度を１０℃／ｍｉｎ程度以下として温度上昇させた後に４５０℃程度の熱処理が必要不可欠で有った。
然るに、本願発明の半導体膜では熔融結晶化法にのみならず、Ｆｕｒｎａｃｅ−ＳＰＣ法やＲＴＡ法、ＶＳＴ−ＳＰＣ法などのあらゆる結晶化に際して結晶化前の熱処理は不要と成るので有る。
【０１０８】
（２−８，（Ａｒ系）混晶質−結晶化膜の最適膜厚）
ここでは上述した本願発明の低温プロセス薄膜半導体装置の内、半導体膜が（Ａｒ系）混晶質膜として成膜された後に結晶化されて作成されたｐｏｌｙ−ＳｉＴＦＴの最適半導体膜厚に就いて説明する。ＰＥＣＶＤ法等で混晶質膜を成膜した時に膜が膜としてつながるのは膜厚が１０ｎｍ程度以上となった時で有る。
しかしながらＰＥＣＶＤ法で得られる半導体膜の密度はバルク膜密度の８５％程度から９５％程度で有る。それ故ＰＥＣＶＤ法に依る１０ｎｍの半導体膜を結晶化させると、その膜厚は結晶化後には９ｎｍ程度に減少する。従って（Ａｒ系）混晶質−結晶化膜の最低膜厚は９ｎｍ程度で有る。結晶化後の膜厚が１８ｎｍ程度以上になると熔融結晶化膜のトランジスタ特性が良くなり始める。即ち、（Ａｒ系）混晶質−熔融結晶化膜に於いては１８ｎｍ程度以下は薄膜劣化が優性で１８ｎｍ程度以上から薄膜劣化は小さくなり、動作理論に基付く薄膜効果が拮抗して来るので有る。これが続くのは膜厚が１８ｎｍ程度以上から９０ｎｍ程度の間で有り、この間の膜厚でトランジスタ特性は最良となる。膜厚が９０ｎｍ程度よりも厚いと動作理論に基付く薄膜効果が勝り、トランジスタ特性は膜厚の増大に伴い徐々に悪化して行く。半導体膜厚が３０ｎｍ程度以上有れば、微細加工を要する高集積薄膜半導体装置の安定的な生産が可能となる。即ちＲＩＥでコンタクト不良を生じさせる事無く安定的にコンタクト・ホールを開孔出来る様に成る。
堆積直後の膜厚が５０ｎｍ程度以上（結晶化後で４５ｎｍ程度以上）で有ればａｓ−ｄｅｐｏｓｉｔｅｄ膜内の結晶成分が増大し、熱処理無しで熔融結晶化が可能に成るレーザーエネルギー領域が広くなる。ＰＥＣＶＤ法等で堆積された直後の半導体膜厚が１２０ｎｍ程度以下（結晶化後で１０８ｎｍ程度以下）で有れば、レーザー照射等の熔融結晶化時に膜全体が均一に加熱され綺麗に結晶化が進行する。堆積直後の半導体膜が２００ｎｍ程度以上と厚いとレーザー光を上から照射した時膜の上層部しか熔融せず、下層部には非晶質部分が残る為、動作理論に基付く薄膜効果と合わせてトランジスタ特性は激しく低下して仕舞う。従って熔融結晶化膜の上限膜厚は１８０ｎｍ程度で有る。本発明の薄膜半導体装置をＬＣＤに用いる場合、オフリーク電流の影響と光リーク電流を考慮するのが好ましい。結晶化後の膜厚が１５０ｎｍ程度以下で有れば、トランジスタがオフした際のリーク電流は十分小さく成る。本願発明の薄膜半導体装置でも光リーク電流は膜厚に略比例して居る。安定的な製造と光リーク電流を両立させる立場から半導体膜厚は１０ｎｍ程度から１００ｎｍ程度が好ましい。１００ｎｍ程度よりも膜が厚くなると光リーク電流が無視し得なくなりＬＣＤ用としては好ましくない。ＬＣＤの画素スイッチング素子に薄膜半導体装置を用いる様にオフリークや光リークが重要となり更にオン電流をより強く考慮する必要がある場合、総ての条件を満たす系は３０ｎｍ程度から１５０ｎｍ程度、理想的には４５ｎｍ程度から１００ｎｍ程度となる。３５０℃程度の活性化温度でＬＤＤ構造を安定的に製造するには６０ｎｍ程度以上の膜厚が好ましい。
【０１０９】
以上述べてきた様に本願発明に依れば以下に記述する効果が得られる。
【０１１０】
効果１−１）．工程温度が３５０℃と低い為、安価なガラスの使用が可能となり、製品の低価格を進められる。又高性能アクティブマトリクス基板の大型化が容易で高品質液晶表示装置（ＬＣＤ）を容易に大型化し得る。
【０１１１】
効果１−２）．汎用のＰＥＣＶＤ装置が使用出来、現在の３６０ｍｍ×４６０ｍｍのガラス基板から容易に５５０ｍｍ×６５０ｍｍと言ったより大型の基板への移行可能で有る。
【０１１２】
効果１−３）．半導体膜の結晶化前の熱処理工程が不要と成り、簡素な工程で高品質の結晶性半導体膜が得られる。現存の装置のみで高性能薄膜半導体装置が容易に製造し得る。
【０１１３】
効果１−４）．基板全体に渡る均一なレーザー照射を行う適正照射条件が広い。それ故仮令レーザー照射エネルギーが多少変動しても基板全面に渡り安定的な結晶化が行われる。
【０１１４】
効果１−５）．熔融結晶化工程では結晶化過程を混晶質半導体膜内の結晶成分がコントロールする為、基板間やロット間の結晶性の変動が著しく小い。こうした結果、高性能薄膜半導体装置が容易に且つ安定的に製造し得る。
【０１１５】
第三の従来技術が抱える問題。
【０１１６】
効果１−６）．ａｓ−ｄｅｐｏｓｉｔｅｄ半導体膜をたった一回のレーザー照射で結晶化させる事が出来る。この為生産性が著しく向上する。又同一箇所を数回程度以下のレーザー照射する場合には基板周辺の雰囲気を特に制御しなくても良い。大気雰囲気下でレーザー照射を施す事も可能で有る。この事は生産性の更なる向上を意味する。
【０１１７】
効果１−７）．レーザーエネルギー密度を比較的自由に設定し得る為、その値の最適値を選ぶ事が出来、その結果レーザー照射後の結晶粒は大きくなる。従ってそれを用いた薄膜半導体装置の特性も優れた物となる。
【０１１８】
効果１−８）．半導体膜を熔融結晶化させるレーザーエネルギー密度を従来よりも５０ｍＪ・ｃｍ-2程度低くする事が出来る。従ってレーザー照射一回当たり、従来の非晶質膜よりも広い面積領域を結晶化させる事が可能と成り、レーザー照射装置への負担を軽減し、同時に生産性を高めて居る。
【０１１９】
こうした結果本願発明に依ると窮めて良好な薄膜半導体装置を現実的な簡便な手段で、通常の大型ガラス基板を使用し得る製造装置と工程温度で安定的に製造する事が可能と成った。
【０１２０】
又本願発明に依り以下に記述する別の効果が得られる。
【０１２１】
効果２−１）．従来のａ−Ｓｉ  ＴＦＴと同等な製造工程で特別な結晶化工程を経る事無く移動度が１ｃｍ2・Ｖ-1・ｓ-1以上となる良好な薄膜半導体装置を容易に製造出来る。
【０１２２】
又本願発明に依り以下に記述する更に別の効果が得られる。
【０１２３】
効果３−１）．枚葉式PＥＣＶＤ装置に依る薄膜堆積に於いて、特別な予備加熱室を設ける事無くして高い生産性で薄膜堆積が行われ得る。従ってＰＥＣＶＤ装置の大型化やその価格高騰を抑制出来る。更に予備加熱室を設けた場合には搬送室のロボット温度が室温程度で有っても、反応室に基板設置後の予備加熱期間を最短と出来、生産性を更に高める物で有る。斯くして枚葉式ＰＥＣＶＤ装置に依る薄膜堆積に於いても簡便で且つ高い生産性を有する薄膜堆積が可能と成った。
【０１２４】
添付の図面を参照しながら本発明をより詳細に説明する。
【０１２５】
（実施例１）
本発明に依るの半導体膜とそれをＰＥＣＶＤ法にて形成する一例を説明する。ＰＥＣＶＤ装置は（２−３）で詳述した物を用い、基板表面の少なくとも一部に酸化硅素膜等の絶縁性物質で有る下地保護膜を設けた後に、この下地保護膜上に半導体膜を形成する。
【０１２６】
室温で有る３６０ｍｍ×４７５ｍｍ×１．１ｍｍのガラス基板（ＯＡ−２）は下部平板電極２０３の温度が３８０℃に保たれているＰＥＣＶＤ装置内に設置される。ＰＥＣＶＤ装置反応炉内に基板設置後のレシピーは以下の通りで有る。
【０１２７】
（予備加熱１）
時間：ｔ＝９０ｓ
水素流量：Ｈ2＝１００ＳＣＣＭ
ヘリウム流量：Ｈｅ＝３０００ＳＣＣＭ
高周波出力：ＲＦ＝０Ｗ（プラズマを立てない）
圧力：Ｐ＝３．０Ｔｏｒｒ
電極間距離：Ｓ＝３７．１ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
（予備加熱２）
時間：ｔ＝６０ｓ
シラン流量：ＳｉＨ4＝１００ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ
高周波出力：ＲＦ＝０Ｗ（プラズマを立てない）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝３７．１ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
（成膜）
時間：ｔ＝１６４ｓ
シラン流量：ＳｉＨ4＝１００ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ  （原料濃度３．２３％）
高周波出力：ＲＦ＝６００Ｗ（０．２２８Ｗ／ｃｍ2）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝３７．１ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
基板表面温度：Ｔｓｕｂ＝３４９℃
予備加熱１では水素とヘリウムを反応室に導入し、圧力を３．０Ｔｏｒｒと高めに設定して有るので室温のガラス基板を直接反応室に設置しても総加熱時間を２分３０秒と短縮し得ている。電極間距離が３．７１ｃｍで有る為、反応室内体積Ｖは９７６５ｃｍ3と成り、この値とガス流量Ｑ＝３１００ｓｃｃｍ、圧力Ｐ＝１．５Ｔｏｒｒとの値を用いて第二の予備加熱期間中に雰囲気が完全に置換される時間を計算すると、
ｔ＝（Ｐ／７６０）・（Ｖ／Ｑ）×１３．８２＝０．０８６分＝５．２秒
と成る。第二の予備加熱は６０秒と充分に長いので第二の予備加熱期間中に雰囲気は完全に置換され、第一の予備加熱の影響が成膜時に残る事は有り得ない。この様な条件下に於ける半導体膜の堆積速度は０．３６５ｎｍ／ｓで有り、半導体膜の膜厚は６０ｎｍで有った。又熱脱離ガススペクトロスコピー（ＴＤＳ）にて測定したシリコン膜中の水素濃度は１０．３９原子％で有った。透過型電子顕微鏡観察によるとこのシリコン膜は主として非晶質成分が柱状構造と成っている。
第９図にはこのシリコン膜の赤外吸収分光法にて測定したスペクトルを示す。２０００ｃｍ-1付近の吸収ピーク強度よりも２１０２ｃｍ-1付近の吸収ピーク強度と２０８４ｃｍ-1付近の吸収ピーク強度の方が強い事が分かる。更に第１０図にこのシリコン膜のラマン分光測定結果を示す。５２０ｃｍ-1付近に結晶成分からのラマン・シフトが認められ、本例のシリコン膜が混晶質で有る事を示している。
【０１２８】
（実施例２）
実施例１に依り得られた半導体膜をａｓ−ｄｅｐｏｓｉｔｅｄ状態でＴＦＴの能動層とする薄膜半導体装置を作成した。
【０１２９】
まず基板１０１上にＰＥＣＶＤ法にて酸化硅素膜より成る下地保護膜１０２を形成し、真空を破る事無く連続してこの下地保護膜上に薄膜半導体装置の能動層と化す真性シリコン膜を実施例１の方法にて堆積する。下地保護膜の膜厚は３００ｎｍで有り、半導体膜厚は９０ｎｍで有る。従って半導体膜の成膜時間は２４７秒と成る。斯様に得られた半導体膜はその侭ａｓ−ｄｅｐｏｓｉｔｅｄ状態でＴＦＴのチャンネル部等を成す能動層として用いられる。基板をＰＥＣＶＤ装置から取りだした後半導体膜をパターニングし、後にトランジスタの能動層となる半導体膜１０３を作成する。（第３図（ａ））
次にＰＥＣＶＤ法でゲート絶縁膜１０４を形成する。（第３図（ｂ））酸化硅素膜から成るゲート絶縁膜はＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）と酸素（Ｏ2）、水（Ｈ2Ｏ）を原料気体とし、希釈気体としてアルゴンを用いて基板表面温度３５０℃で１００ｎｍの膜厚に成膜する。ゲート絶縁膜堆積後、酸化膜を３５０℃程度の温度で酸素を分圧で０．２気圧程度と水蒸気を露点で８０℃程度含んだ雰囲気下にて約３時間の熱処理を施して絶縁膜の品質改善を行った。
【０１３０】
次にゲート電極１０５となるタンタル（Ｔａ）薄膜をスパッター法で堆積する。スパッター時の基板温度は１５０℃で、膜厚は５００ｎｍで有る。ゲート電極となるタンタル薄膜を堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入１０６を行ってソース・ドレイン領域１０７及びチャンネル領域１０８を形成する。（第３図（ｃ））この時ゲート電極がイオン注入のマスクと成って居り、チャンネルはゲート電極下のみに形成される自己整合構造と成る。不純物イオン注入は質量非分離型イオン注入装置を用いて行われ、原料気体としては水素中に希釈された濃度５％程度のホスフィン（ＰＨ3）を用いる。ＰＨ3+やＨ2+を含む全イオンの打ち込み量は１×１０16ｃｍ-2でソース・ドレイン領域に於ける燐原子濃度は約３×１０20ｃｍ-3と成る。イオン注入時の基板温度は２５０℃で有った。
【０１３１】
次に酸化硅素膜より成る層間絶縁膜１０９をＴＥＯＳを用いたＰＥＣＶＤ法で形成する。層間絶縁膜成膜時の基板表面温度は３５０℃で、膜厚は５００ｎｍで有る。その後３５０℃の酸素雰囲気下にて１時間の熱処理を施して注入イオンの活性化及び層間絶縁膜の焼き締めを行う。続いてソース・ドレイン上にコンタクトホールを開孔し、アルミニウム（Ａｌ）をスパッター法で堆積する。スパッター時の基板温度は１５０℃で、膜厚は５００ｎｍで有る。ソース・ドレイン取り出し電極１１０と配線と成るアルミニウム薄膜のパターニングを行うと薄膜半導体装置は完成する。（第３図（ｄ））
この様にして試作した薄膜半導体装置のトランジスタ特性を測定したところ、ソース・ドレイン電圧Ｖｄｓ＝４Ｖ，ゲート電圧Ｖｇｓ＝１０Ｖでトランジスタをオンさせた時のソース・ドレイン電流Ｉｄｓをオン電流ＩONと定義して、９５％の信頼係数でＩON=（９．１０＋０．８７、−０．８０）×１０-7Ａで有った。又、Ｖｄｓ＝４Ｖ、Ｖｇｓ＝０Ｖでトランジスタをオフさせた時のオフ電流はＩOFF＝（６．５０＋３．２８，−２．１９）×１０-13Ａで有った。ここで測定は温度２５℃の元で、チャンネル部の長さＬ＝５μｍ、幅Ｗ＝２０μｍのトランジスタに対してなされた。飽和電流領域から求めた電子移動度は、μ＝３．５３±０．１７ｃｍ2・Ｖ-1・Ｓ-1で有り、閾値電圧はＶｔｈ＝９．１０±０．１１Ｖで有った。この様に本発明に依り従来のａ−Ｓｉ  ＴＦＴと同等の工程最高温度（３５０℃）でしかも同等の製造工程（結晶化工程不要）にて従来のａ−ＳｉＴＦＴの３倍以上の高移動度を有する窮めて優良な薄膜半導体装置を製造し得た。（実施例３）
実施例２で得られた薄膜半導体装置を７６８（行）×１０２４（列）×３（色）＝２３５９２９６（画素）から成る高精細カラーＬＣＤの画素用スイッチング素子としたアクティブマトリクス基板を製造した。本実施例３ではソース電極及びソース配線は実施例２と同様アルミニウムで有るが、ドレイン電極としてはインジウム錫酸化物（ＩＴＯ）を用いて居る。斯様にして得られたアクティブマトリクス基板を一対の基板の一方に用いて居る液晶パネルを製造した。得られた液晶パネルを外部の周辺駆動回路やバックライトユニットと供に組み立てて液晶表示装置を製造したところ、ＴＦＴが高性能で有り更にトランジスタの寄生容量が窮めて小さい為、高開口率で明るく表示品質の高い液晶表示装置が出来上がった。又アクティブマトリクス基板の製造工程も安定しているので液晶表示装置を安定的に、且つ低コストにて製造する事が可能と成った。
【０１３２】
この液晶表示装置をフルカラーの携帯型パーソナルコンピューター（ノートＰＣ）の筐体に組み込んだ。薄膜半導体装置が高性能で有る為、このノートＰＣは非常に美しい表示画面を有する良好な電子機器と成った。加えて液晶表示装置が高開口率を有する事実を反映してバックライトの使用電力を低減する事が可能と成り、故にバッテリーの小型軽量化と長時間使用を可能と成った。これにより長時間使用可能で、且つ綺麗な表示画面を有する小型軽量電子機器が実現された。
【０１３３】
（実施例４）
実施例１で得られた半導体膜を何等熱処理する事無く、ａｓ−ｄｅｐｏｓｉｔｅｄ状態にてレーザー照射を施し結晶化を試みた。その結果を第１１図に示す。第１１図の見方は第８図と同一で有る。照射レーザー光は波長３０８ｎｍのＸｅＣｌエキシマレーザーでその半値幅は４５ｎｓ程度で有る。ビーム形状は凡Ｉｃｍ×１ｃｍの四角形で、各エネルギー毎其々一度だけレーザー照射を行った。第１１図より実施例１にて得られた半導体膜はレーザーエネルギー密度が１１０ｍＪ・ｃｍ-2程度から１６０ｍＪ・ｃｍ-2程度の間で綺麗に結晶化が進む事が分かる。この半導体膜は一段階レーザー照射法を行った際にはエネルギー密度が１２５ｍＪ・ｃｍ-2の時に結晶化率は最大の８８％に達し、高品質の結晶性半導体膜が得られている。本実施例４か示す様に本願発明の半導体膜を用いると従来行われていた水素抜きの熱処理などを全く施さずとも、単純なレーザー照射で容易に高い結晶化率を有する高品質多結晶半導体膜を比較的低いレーザーエネルギー密度で製造出来るので有る。
【０１３４】
（実施例５）
実施例１に依り得られた半導体膜を何等熱処理する事無く、ａｓ−ｄｅｐｏｓｉｔｅｄ状態にてレーザー照射を施して結晶性半導体膜を形成し、それをＴＦＴの能動層とする薄膜半導体装置を作成した。
【０１３５】
まず３６０ｍｍ×４７５ｍｍの大型ガラス基板１０１上にＰＥＣＶＤ法にて酸化硅素膜より成る下地保護膜１０２を形成し、真空を破る事無く連続してこの下地保護膜上に真性シリコン膜を実施例１の方法にて堆積する。下地保護膜の膜厚は３００ｎｍで有り、半導体膜厚は６０ｎｍで有る。斯様にして得られた半導体膜は何等熱処理を施す事無くその侭ａｓ−ｄｅｐｏｓｉｔｅｄ状態でレーザー光照射に依る熔融結晶化を進める。照射レーザー光は波長２４８ｎｍのＫｒＦエキシマレーザーでその半値幅は約３３ｎｓで有る。レーザービーム形状は幅１２０μｍで長さが３８ｃｍのライン状と成って居る。各照射毎のビームの幅方向の重なり量はビーム幅の９０％で有る。従って一回の照射毎にビームは１２μｍ進み、半導体膜上の同一点は１０回のレーザー照射を受ける事と成る。レーザー光エネルギー密度は１５０ｍＪ・ｃｍ-2で有り、レーザー光照射は背景真空度が凡１×１０-6Ｔｏｒｒ程度の真空中にて行う。レーザー照射時の基板温度は２５℃程度の室温で有る。この様にして結晶化された半導体膜は多波長分散型エリプソメトリーの測定によると結晶化率が９５％で、膜厚は５５ｎｍで有った。ラマン分光測定では結晶成分からのラマンシフトを示す５１５．９ｃｍ-1付近に半値幅が凡４．５ｃｍ-1の鋭いピークが現れ、結晶性が窮めて高い高品質膜が作成された事を物語って居る。又透過型電子顕微鏡観察に依るとこの半導体膜は結晶粒径が約２００ｎｍから５００ｎｍの結晶粒依り構成されて居る。結晶化工程終了後この結晶性半導体膜をパターニングし、後にトランジスタの能動層となる半導体膜１０３を作成する。（第３図（ａ））
これ以後ゲート絶縁膜形成からソース・ドレイン取り出し電極と配線形成迄の総ての工程はイオン注入に依るソース・ドレイン形成工程を除いて実施例２と全く同じで、斯して薄膜半導体装置は完成される。（第３図（ｄ））本実施例５ではＣＭＯＳ  ＴＦＴを作成して居るのでＮＭＯＳ  ＴＦＴとＰＭＯＳ  ＴＦＴの両者を一枚の基板上に作成して有る。ＮＭＯＳ  ＴＦＴのソース・ドレイン形成時にはＰＭＯＳ  ＴＦＴ部をポリイミド樹脂で覆い、反対にＰＭＯＳ  ＴＦＴのソース・ドレイン形成時にはＮＭＯＳ  ＴＦＴ部をポリイミド樹脂で覆ってＣＭＯＳ  ＴＦＴを作成して居る。ＮＭＯＳ  ＴＦＴの不純物イオン注入は実施例２のそれと全く同一で有る。ＰＭＯＳ  ＴＦＴの不純物イオン注入も質量非分離型イオン注入装置を用いて行われる。原料気体としては水素中に希釈された濃度５％程度のジボラン（Ｂ2Ｈ6）を用いる。Ｂ2Ｈ6+やＨ2+を含む全イオンの打ち込み量は１×１０16ｃｍ-2でソース・ドレイン領域に於けるホウ素原子濃度は約３×１０20ｃｍ-3と成る。イオン注入時の基板温度は矢張り２５０℃で有った。
【０１３６】
こうして試作した薄膜半導体装置のトランジスタ特性を測定した。測定条件や定義は実施例２と同一で有る。（但しＰＭＯＳ  ＴＦＴのＶｇｓやＶｄｓはＮＭＯＳ  ＴＦＴと逆極性。）本実施例５ではトランジスタの性能とその基板内でのばらつきを調べる事を目的として、大型ガラス基板上に万偏無く作成されたチャンネル部の長さＬ＝５μｍ、幅Ｗ＝５μｍのトランジスタ５０個に対して測定が行われた。結果は以下の通りで有る。
【０１３７】
ＮＭＯＳ  ＴＦＴ
Ｉ0N＝（６１．９＋７．５、−５．７）×１０-6Ａ
ＩOFF＝（１．６６＋０．６３、−０．４４）×１０-12Ａ
μ＝１０３．４±１０．５ｃｍ2・Ｖ-1・Ｓ-1
Ｖｔｈ＝２．１７±０．１４Ｖ
ＰＭＯＳ  ＴＦＴ
ＩON＝（４３＋３．９、−３．４）×１０-6Ａ
ＩOFF＝（４．６４＋１．１９、−０．９６）×１０-13Ａ
μ＝５７．７５±５．０３ｃｍ2・Ｖ-1・Ｓ-1
Ｖｔｈ＝−１．１２±０．１１Ｖ
この様に本発明に依り従来のａ−Ｓｉ  ＴＦＴと同等の工程最高温度（３５０℃）でしかも大型汎用ガラス基板上に均一に高移動度を有する窮めて優良なＣＭＯＳ薄膜半導体装置を製造し得た。しかも本実施例５で得られたＴＦＴは良質な結晶性半導体膜とゲート酸化膜を有する事からトランジスタの信頼性も窮めて高く、長時間に渡り安定的な動作を行う。従来技術の低温プロセスではレーザー結晶化の均一性は基板内、ロット間を問わず大変に重要な課題であった。然るに本発明に依ると、オン電流もオフ電流もそれらのばらつきを大幅に低減出来ている。この均一性の著しい改善はレーザー発信源が比較的安定して居る事に加え、レーザー源の変動に対しても初期シリコン膜が安定で有る事を意味して居る。即ち多少レーザー発信エネルギーが変動しても第１１図に示す様に結晶化するエネルギー領域が広く、且つ熔融結晶化過程を混晶質膜中の結晶成分が調整して居るが故で有る。斯なる原理に則り本発明はロット間の変動に対しても著しい改善をしている事になる。この様に本発明によりレーザー照射等のエネルギー照射を利したシリコン等の半導体膜の結晶化を窮めて安定的に実施出来る様になった。従ってＬＣＤに本発明の薄膜半導体装置を適応した場合、ＬＣＤ画面全体に渡り均一な高画質が得られる事と成る。又本発明の薄膜半導体装置にて回路を形成する場合単なるシフト・レジスターやアナログスィッチと言った簡単な回路にのみならず、レベル・シフターやデジタル・アナログコンバーター回路、更にはクロック生成回路やガンマ補正回路、タイミングコントローラー回路と言ったより複雑な回路を容易に形成し得るので有る。
【０１３８】
（実施例６）
実施例５で得られたＮＭＯＳ薄膜半導体装置を２００（行）×３２０（列）×３（色）＝１９２０００（画素）から成るカラーＬＣＤの画素用スイッチング素子とし、６ビットデジダルデータドライバー（列側ドライバー）と走査ドライバー（行側ドライバー）を実施例５で得られたＣＭＯＳ薄膜半導体装置にて内蔵して居るアクティブマトリクス基板を製造した。第１２図には６ビットデジダルデータドライバーの回路図を示す。本実施例のデジダルデータドライバーはクロック信号線とクロック生成回路、シフトレジスター回路、ＮＯＲゲート、デジタル映像信号線、ラッチ回路１、ラッチパルス線、ラッチ回路２、リセット線１、ＡＮＤゲート、規準電位線、リセット線２、容量分割に依る６ビットＤ／Ａコンバーター、ＣＭＯＳアナログスウィッチ、共通電位線、及びソース線リセット・トランジスタより構成され、ＣＭＯＳアナログスウィッチからの出力が画素部のソース線へとつながって居る。Ｄ／Ａコンバーター部の容量はＣ0＝Ｃ1／２＝Ｃ2／４＝Ｃ3／８＝Ｃ4／１６＝Ｃ5／３２との関係を満たして居る。デジタル映像信号線にはコンピューターのヴィデオランダムアクセスメモリー（ＶＲＡＭ）から出力されるデジタル映像信号が直接入力され得る。本実施例のアクティブマトリクス基板の画素部ではソース電極及びソース配線、ドレイン電極（画素電極）はアルミニウムから構成されて居り、反射型ＬＣＤと成って居る。斯様にして得られたアクティブマトリクス基板を一対の基板の一方に用いて居る液晶パネルを製造した。一対の基板間に挟持する液晶には黒色顔料を分散させた高分子分散液晶（ＰＤＬＣ）を用い、ノーマリー黒モード（液晶に電圧を印加しない時に黒表示）の反射型の液晶パネルとした。得られた液晶パネルを外部配線と接続し液晶表示装置を製造した。その結果ＮＭＯＳとＰＭＯＳのオン抵抗とトランジスタ容量が其々同等で、しかもＴＦＴが高性能で有り、更にトランジスタの寄生容量が窮めて小さく、加えて基板全面で特性が均一で有る為、６ビットデジダルデータドライバーも走査ドライバーも広い動作領域で正常に動作し、且つ画素部に関しては開口率が高い為、黒顔料分散ＰＤＬＣを用いても表示品質の高い液晶表示装置が出来上がった。又アクティブマトリクス基板の製造工程も安定しているので液晶表示装置を安定的に、且つ低コストにて製造する事が可能と成った。
【０１３９】
この液晶表示装置をフルカラーの携帯型パーソナルコンピューター（ノートＰＣ）の筐体に組み込んだ。６ビットデジダルデータドライバーをアクティブマトリクス基板が内蔵して居り、コンピューターからのデジタル映像信号を直接液晶表示装置に入力する為、回路構成が簡素と化し、同時に消費電力も窮めて小さく成った。液晶薄膜半導体装置が高性能で有る為、このノートＰＣは非常に美しい表示画面を有する良好な電子機器で有る。加えて液晶表示装置が高開口率を有する反射型で有る事実を反映してバックライトが不要と化し、故にバッテリーの小型軽量化と長時間使用をも実現され得た。これにより長時間使用可能で、且つ綺麗な表示画面を有する超小型軽量電子機器が作成された。
【０１４０】
【発明の効果】
以上のように、本発明の薄膜半導体装置の製造方法によると、安価なガラス基板の使用が可能である低温プロセスを用いて高性能な薄膜半導体装置を製造することができる。従って、本発明をアクティブ・マトリックス液晶表示装置の製造に適用した場合には、大型で高品質な液晶表示装置を容易にかつ安定的に製造することができる。また、他の電子回路の製造に適用した場合にも高品質な電子回路を容易にかつ安定的に製造することができる。
【０１４１】
また、本発明の薄膜半導体装置は、安価でかつ高性能であるため、アクティブ・マトリックス液晶表示装置のアクティブマトリクス基板として最適なものとなっている。特に高い性能を要求されるドライバ内蔵のアクティブマトリクス基板として最適なものとなっている。
【０１４２】
また、本発明の液晶表示装置は、安価でかつ高性能であるため、フルカラーのノートＰＣをはじめ、各種ディスプレイとして最適なものとなっている。
【０１４３】
また、本発明の電子機器は、安価でかつ高性能であるため、一般に広く受け入れられるであろう。
【図面の簡単な説明】
【図１】従来のＰＥＣＶＤ  ａ−Ｓｉ膜のレーザー結晶化特性を示す図。
【図２】本発明に用いたＰＥＣＶＤ装置を示す図。
【図３】（ａ）〜（ｄ）は本発明の一実施例を示す薄膜半導体装置製造の各工程に於ける素子断面図。
【図４】本発明による半導体膜の赤外吸収スペクトルを示す図。
【図５】従来のａ−Ｓｉ膜の赤外吸収スペクトルを示す図。
【図６】従来のａ−Ｓｉ膜のラマン分光スペクトルを示す図。
【図７】発明による半導体膜のラマン分光スペクトルを示す図。
【図８】本発明による半導体膜のレーザー結晶化特性を示す図。
【図９】本発明による半導体膜の赤外吸収スペクトルを示す図。
【図１０】本発明による半導体膜のラマン分光スペクトルを示す図。
【図１１】本発明による半導体膜のレーザー結晶化特性を示す図。
【図１２】本発明で用いたデジダルデータドライバーを示す図。
【図１３】本発明に用いた高エネルギー光照射装置。
【図１４】本発明に用いたＲＴＡ装置。
【図１】
0003999138.tif 000002
【図２】
0003999138.tif 000003
【図３】
0003999138.tif 000004
【図４】
0003999138.tif 000005
【図５】
0003999138.tif 000006
【図６】
0003999138.tif 000007
【図７】
0003999138.tif 000008
【図８】
0003999138.tif 000009
【図９】
0003999138.tif 000010
【図１０】
0003999138.tif 000011
【図１１】
0003999138.tif 000012
【図１２】
0003999138.tif 000013
【図１３】
0003999138.tif 000014
【図１４】
0003999138.tif 000015