(57)【特許請求の範囲】
【請求項１】
ｎ×ｍ個（ｎ、ｍは正の整数）の発光素子と、
（ｎ＋１）×ｍビットの容量を有するＦＩＦＯ（First In First Out）記憶手段と、
各ビットが１つの前記発光素子に対応するｍビットのデータであって前記発光素子を１個だけ発光させることを表す第１の診断データを前記ＦＩＦＯ記憶手段に書き込んだのに続いて、各ビットが１つの前記発光素子に対応するｍビットのデータであって前記発光素子を発光させないことを表す第２の診断データを前記ＦＩＦＯ記憶手段にｎ回書き込む書込手段と、
前記ＦＩＦＯ記憶手段に書き込まれている第１または第２の診断データをｍビットずつ読み出す読出手段と、
前記読出手段が読み出した前記第１または第２の診断データを前記ＦＩＦＯ記憶手段に書き込む再書込手段と、
前記読出手段が読み出した前記第１または第２の診断データをｓビット（ｓは正の整数）だけシフトさせて発光データとして出力する手段であって、シフトしない状態を初期値として、前記読出手段が前記第１または第２の診断データをｍビットずつｎ×（ｎ＋１）回読み出す度に前記ｓに１ずつ加算するシフト手段と、
前記シフト手段が出力した発光データを出力順に格納する格納手段と、
前記格納手段がｎ×ｍビットの前記発光データの格納を終える度に、該発光データに従って前記発光素子を駆動する駆動手段と、
前記発光素子の発光を検出する発光検出手段と
を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
この発明は、プリンタなどの画像形成装置に関し、特にＬＥＤ等の発光素子を用いて画像を形成し、発光素子の診断機能を備えた画像形成装置に関する。
【０００２】
【従来の技術】
従来、プリンタなどの画像形成装置では、多数のＬＥＤ等の発光素子を一列に並べた印刷用の発光素子アレイを備え、描画メモリに記憶された印刷データに基づいて必要な発光素子のみを順次発光させて印刷を行っている。
また、画像形成装置の発光素子に不良がないか否かの判断は、実際に用紙に印刷された結果を作業者が目視による確認をすることによって行われている。
すなわち、発光素子を診断するための所定の印刷データを用意し、この印刷データを画像形成装置に転送して、実際に、すべての発光素子を点灯または消灯させて用紙に印刷を行い、実際の印刷結果と予め用意された基準となる印刷データとを目視によって比較して、発光素子の良・不良の診断を行っている。
【０００３】
【発明が解決しようとする課題】
しかし、一般に、多数のＬＥＤを配置した印刷装置では、２４０個／インチまたは、それ以上の非常に多数のＬＥＤが用いられており、実際の印刷結果を用いた目視による診断では、ＬＥＤの故障の有無を発見できない場合もあった。
また、ＬＥＤに不良があることが発見できても、多数のＬＥＤがあるために、どのＬＥＤが故障しているかを特定することが困難な場合もあった。
さらに、ＬＥＤの診断のために、その都度実際に用紙に印刷をしなければならず、用紙，トナー及び印刷時間が無駄となっていた。
この発明は、以上のような事情を考慮してなされたものであり、診断のために実際に印刷結果を用紙に印刷することなく、発光素子の診断が可能な画像形成装置を提供することを課題とする。
【０００４】
【課題を解決するための手段】
本発明は、ｎ×ｍ個（ｎ、ｍは正の整数）の発光素子と、（ｎ＋１）×ｍビットの容量を有するＦＩＦＯ（First In First Out）記憶手段と、各ビットが１つの前記発光素子に対応するｍビットのデータであって前記発光素子を１個だけ発光させることを表す第１の診断データを前記ＦＩＦＯ記憶手段に書き込んだのに続いて、各ビットが１つの前記発光素子に対応するｍビットのデータであって前記発光素子を発光させないことを表す第２の診断データを前記ＦＩＦＯ記憶手段にｎ回書き込む書込手段と、前記ＦＩＦＯ記憶手段に書き込まれている第１または第２の診断データをｍビットずつ読み出す読出手段と、前記読出手段が読み出した前記第１または第２の診断データを前記ＦＩＦＯ記憶手段に書き込む再書込手段と、前記読出手段が読み出した前記第１または第２の診断データをｓビット（ｓは正の整数）だけシフトさせて発光データとして出力する手段であって、シフトしない状態を初期値として、前記読出手段が前記第１または第２の診断データをｍビットずつｎ×（ｎ＋１）回読み出す度に前記ｓに１ずつ加算するシフト手段と、前記シフト手段が出力した発光データを出力順に格納する格納手段と、前記格納手段がｎ×ｍビットの前記発光データの格納を終える度に、該発光データに従って前記発光素子を駆動する駆動手段と、前記発光素子の発光を検出する発光検出手段と
を備えたことを特徴とする画像形成装置を提供する。
【０００５】
【発明の実施の形態】
また、この発明における前記データ生成手段は、所定の固定長の診断データを格納したデータ格納手段と、少なくとも発光素子数と１診断データ長を加えた容量を持ち、かつ診断データを先入れ先出し方式で格納するＦＩＦＯ記憶手段とを備え、前記制御手段が、データ格納手段から診断データを読み出し、発光素子数と１診断データ長を加えた量の診断データを前記ＦＩＦＯ記憶手段に書き込んだ後、発光素子数に相当する量の診断データをＦＩＦＯ記憶手段から前記シフト手段に読み出すと共にＦＩＦＯ記憶手段に再書き込みをすることを特徴とする画像形成装置を提供するものである。
ここで、前記データ格納手段に格納される診断データは、１つの発光素子のみを点灯させるのに用いる第１の診断データと、発光素子を消灯させるのに用いる第２の診断データの２種類を備えてもよい。
【０００６】
また、前記第１及び第２の診断データがｍビット長であり、かつ前記発光素子の数がｎ×ｍ個の場合に、前記制御手段が、ＦＩＦＯ記憶手段に第１の診断データを１回だけ書き込んだ後、第２の診断データをｎ回書き込み、その後、制御手段がＦＩＦＯ記憶手段からｍビット単位ごとに診断データをシフト手段にｎ回読み出してもよい。
さらに、前記シフト手段は、シフト手段に読み出された診断データを、前記制御手段によって与えられたシフト量に相当するビット数だけシフトさせて発光データに変換し、ｍビット単位でｎ個の発光データを順次発光手段に転送するようにしてもよい。
【０００７】
また、前記発光手段は、前記シフト手段から転送されたｎ個の発光データを格納する発光データ格納手段と、発光データ格納手段に格納された発光データに対応させて各発光素子の点灯または消灯を行わせる駆動手段を備えてもよい。
【０００８】
以下、図面に示す実施の形態に基づいてこの発明を詳述する。なお、これによってこの発明が限定されるものではない。以下の実施例では、画像形成装置のうち、印刷装置を対象として説明する。ただし、スキャナ，ファクシミリ，コピー等でも、この発明の発光素子の診断機能を備えることができる。
【０００９】
図１に、この発明の印刷装置に用いられる発光素子の診断をするための主要な構成要素のブロック図を示す。
図１において、データ選択回路１０は、印刷装置として動作させるための他の制御機器から送られてくる印刷データ１と、発光素子を診断するための診断データ２，３，パス４から送られてくるデータのいずれかを選択する回路であり、選択されたデータは、パス８を介してＦＩＦＯメモリ２０に与えられる。ＦＩＦＯメモリ２０は、パス８を介して入力されたデータを所定ビット分だけ格納するためのメモリであり、ＲＡＭ等で構成される。第１及び第２の診断データ２，３は、通常図示しないＲＯＭ，ＲＡＭまたはハードディスク、その他の半導体メモリに格納されている。
また、第一診断データ２と第二診断データ３は、シーケンス制御部７０のＲＯＭもしくはＲＡＭに格納しておき、必要に応じてここから読み出して直接ＦＩＦＯ２０に書き込む制御を行っても良い。
【００１０】
書き込みパルス制御回路４０は、ＦＩＦＯメモリ２０に対する書き込みタイミングを生成するものである。
ここで書き込みパルス４１は、通常の印刷データ１を書き込むための他の制御機器から書き込みパルス制御回路４０へ与えられるものである。
【００１１】
読み出しパルス発生回路５０は、ＦＩＦＯメモリ２０，ビットシフト回路３０発光素子アレイヘッド６０に対する読み出しタイミングを生成するものである。また、読み出しパルス発生回路５０は、ＦＩＦＯメモリの読み出しと書き込みのタイミングの同期をとるため、パス６を介して、読出しパルスを書き込みパルス制御回路４０に与える。
【００１２】
ビットシフト回路３０は、パス９を介してＦＩＦＯメモリ２０から読み出されたデータを所定のシフト量だけシフトして発光データを生成し、発光素子アレイヘッド６０に与えるものであり、発光させるべきＬＥＤの位置を設定するための回路である。ビットシフト回路３０は、後述するように、シフトレジスタ３１と、シフト量セレクト３２とから構成される。
【００１３】
発光素子アレイヘッド６０は、ビットシフト回路３０から送られてきた発光データをもとに、実際に各発光素子（ＬＥＤ）６４の点灯または消灯を行うものであり、また点灯したＬＥＤに流れる電流を検出して各ＬＥＤの発光状態をＣＰＵ７１等に通知するものである。
発光素子アレイヘッド６０は、ビットシフト回路３０からの発光データを格納する発光データレジスタ６１，アレイ状に形成された複数個の発光素子（ＬＥＤ）６４，発光素子に電流を流すドライブ回路６３，各ＬＥＤに電流が流れたか否かを検出する発光検出回路６２及びＣＰＵ７１へ通知するデータを格納するための発光通知レジスタ６５とからなる。
【００１４】
さらに、上記各構成ブロックの動作は、シーケンス制御部７０によって制御される。シーケンス制御部７０は、ＣＰＵ７１，ＲＯＭ７２，ＲＡＭ７３，Ｉ／Ｏコントローラ，タイマー等からなる、いわゆるマイクロコンピュータによって実現される。ＲＯＭ７２には、この発明の発光素子診断処理のプログラムが格納される。ＣＰＵ７１と、各構成ブロック１０，２０等とは、データバス及びアドレスバスによって接続され、ＣＰＵ７１から送られる制御データによって診断データ２，３の読み出しや書き込み処理が実行される。
【００１５】
図１のＣＰＵと接続されている破線は、制御データのパス（経路）を示している。
図１において、読み出しパルス発生回路５０，データ選択回路１０，発光通知レジスタ６５を備え、ＦＩＦＯメモリ２０に対する読み出しと書き込みのタイミングを調整するパス６と、ＦＩＦＯメモリ２０から読み出した診断データを再度ＦＩＦＯメモリ２０に書き込むためのパス４を設ける点が、この発明の構成の特徴点である。
【００１６】
この発明における発光素子の診断方法は、基本的には、ＦＩＦＯメモリ２０，ビットシフト回路３０等を用いて、１つのＬＥＤのみを点灯させるような発光データを作成し、この発光データを発光素子アレイヘッド６０に与えて発光動作をさせ、所定のＬＥＤが発光したか否かを検出するという処理を、全ＬＥＤに対して繰り返し行うものである。
【００１７】
以下、具体的な診断方法の実施例について説明する。
図２は、この発明の実施例における診断方法の説明図を示す。
ここで、ＣＰＵ７１に接続されたパスを流れるデータのうち、符号Ｃ１〜Ｃ５は、ＣＰＵ７１からそれぞれの構成ブロックに送られる制御データを示しており、符号Ｃ６は、発光素子アレイヘッド６０からＣＰＵ７１へ読み出されるデータを示している。
【００１８】
この実施例では、診断データ２，３は８ビットデータとし、パス４，８，９，１１も８ビット幅を持った経路であるとする。ただし実際には、８ビットに限定されるものではなく、４ビットあるいは１６ビット等としてもよい。
第１診断データ２は、最上位ビットのみが“１”で、その他のビットを“０”とした８ビットデータとし、第２診断データ３はすべてのビットが“０”である８ビットデータとする。
ここで、ビットが“０”である位置の発光素子は発光させないことを意味し、ビットが“１”である位置の発光素子は発光させることを意味する。
【００１９】
データ選択回路１０は、前記した４つのデータのうちいずれか一つを選択する回路であるが、ＣＰＵ７１からの制御データＣ１によって、選択されるデータ（８ビット長）が決められる。
【００２０】
データ選択回路１０で選択された８ビット長のデータは、パス８を介してＦＩＦＯメモリ２０へ転送される。
ＦＩＦＯメモリ２０は、発光素子アレイヘッド６０に取り付けられた発光素子の個数に１診断データ長、すなわち８ビットを加えた分だけのビット容量を持つものとする。
以下の実施例では、発光素子ＬＥＤの数を８０個とし、ＦＩＦＯメモリ２０のビット容量を８８ビットとして説明するがこれに限るものではない。なお、実際に印刷装置に利用されている発光素子アレイヘッド６０では、４０００〜７０００個程度のＬＥＤが設けられる。
【００２１】
また、パス８を介したＦＩＦＯメモリ２０への８ビットデータの書込みは書き込みパルス制御回路４０から、パス５を介して送られる書き込みパルスに基づいて行われる。
すなわち、１つの書き込みパルスがＦＩＦＯメモリ２０に入力されるごとに８ビットデータが一度に、ＦＩＦＯメモリ２０に書き込まれる。したがって、８０個の発光素子全体のデータをＦＩＦＯメモリ２０に書き込むためには、データ選択回路１０からＦＩＦＯメモリ２０に対して、１０回の８ビットデータの転送を必要とする。
ここで、書き込みパルス制御回路４０のパルス発生のタイミングは、ＣＰＵ７１からの制御データＣ２によって設定される。
【００２２】
ビットシフト回路３０は、シフトレジスタ３１を備えるが、ＦＩＦＯメモリ２０から転送されてくるデータが８ビット幅であるこの実施例の場合には、シフトレジスタ３１は１６ビット構成とする。  図８に、この発明のシフトレジスタ３１の実施例の構成図を示す。
【００２３】
シフトレジスタ３１は、２つの８ビットレジスタＳＲ１，ＳＲ２からなる１６ビット構成のレジスタとし、パス９を介して転送される８ビットデータは、ＳＲ２にまず書き込まれ、データの転送タイミング（パス７）が発生するたびごとに、パス９→ＳＲ２，ＳＲ２→ＳＲ１と８ビット単位にシフトされるものとする。
このシフトレジスタ３１へのデータの転送タイミングは、読み出しパルス発生回路５０からパス７を介してＦＩＦＯメモリ２０に与えられる読み出しパルスによって設定される。
【００２４】
また、ビットシフト回路３０は、シフト量セレクト３２を備えるが、シフト量セレクト３２は、シフトレジスタ３１に書き込まれたデータのうち、パス１１へ出力すべき８ビットを選択するものである。
シフト量セレクト３２には、ＣＰＵ７１からどれだけシフトすべきかを示す制御データ（シフト量）Ｃ４が与えられる。
【００２５】
たとえば制御データＣ４が“０”の場合は、シフト量＝０となり、ＳＲ１のビット８からビット１５に格納されている８ビットデータが選択され、パス１１へ出力される。また、制御データＣ４が“２”の場合は、シフト量＝２となり、ＳＲ１のビット８からビット１３と、ＳＲ２のビット６及び７から構成される８ビットデータが選択され、パス１１へ出力される。したがって、ＣＰＵ７１から与えられる制御データＣ４は、この実施例の場合は、０から７のうちいずれかの数値である。
【００２６】
また、読み出しパルス発生回路５０によって生成される読出しパルスの読出タイミングは、ＣＰＵ７１からの制御データＣ３によって制御される。
【００２７】
上記したようにビットシフト回路３０のシフト量セレクト３２によって選択された８ビットデータは、パス１１を介して、発光素子アレイヘッド６０の発光データレジスタ６１に与えられる。発光データレジスタ６１は、発光素子ＬＥＤ６４の個数分のビット容量を持つ。
発光素子ＬＥＤが８０個の場合は、８ビットデータが１０回発光データレジスタの所定の位置に書き込まれることにより、ＬＥＤ８０個分全体のデータがそろうことになる。
【００２８】
発光データレジスタ６１にＬＥＤ８０個分のデータが書き込まれた後、ＣＰＵ７１から発光素子アレイヘッド６０に対して制御データＣ５（発光信号）が与えられると、ドライブ回路６３を介して、発光データレジスタ６１に格納された各ビットごとのデータに対応するように発光素子ＬＥＤ６４の点灯または消灯が行われる。
【００２９】
発光検出回路６２は、すべての発光素子ＬＥＤに流れる電流を検出する回路であり、発光検出回路６２が電流を検出すると、発光通知レジスタ６５に発光したことをＣＰＵ７１に通知するためのデータが書き込まれる。
【００３０】
発光通知レジスタ６５は、たとえば１ビットのレジスタからなり、この値が“１”のとき発光素子のいずれかが発光したことを示し、この値が“０”のとき発光素子のいずれも発光していないことを示す。
ＣＰＵ７１は、発光信号Ｃ５を転送し、所定の時間（たとえば１秒）経過後、発光通知レジスタ６５を読み出すことにより、発光の有無を知ることができる。
【００３１】
また、発光検出回路６２に、各発光素子のアドレスをデコードできる回路を備え、発光した発光素子のアドレスを発光通知レジスタに書き込むようにしてもよい。これによれば、点灯した発光素子のアドレスをＣＰＵに通知することができ、点灯制御したにもかかわらず点灯していない不良ＬＥＤの位置を検出することができる。
【００３２】
以上が、各構成ブロックの主な動作であるが、次に、シーケンス制御部７０のＣＰＵ７１によって実行される発光素子の診断方法について説明する。
図３に、この発明の発光素子の診断方法の一実施例のフローチャートを示す。
【００３３】
まず、ステップＳ１において、第１診断データ２のＦＩＦＯメモリ２０への書き込みを１回だけ行う。
具体的には、ＣＰＵ７１は、制御データＣ１をデータ選択回路１０へ送り、第１診断データ２のパスを有効とした後、制御データＣ２を書き込みパルス制御回路４０へ送る。
【００３４】
書き込みパルス制御回路４０は、制御データＣ２を受信した後、書き込みパルス５をＦＩＦＯメモリ２０に与え、データ選択回路１０を介してパス８上に出力された第１診断データ２を、パス５に出力された書き込みパルスのタイミングでＦＩＦＯメモリ２０に書き込む。
【００３５】
図４に、この発明のＦＩＦＯメモリ２０の構造を示す。
図４（ａ）は、０〜８７の合計８８ビットの容量を持ったＦＩＦＯメモリ２０を示している。
発光素子６４が８０個のＬＥＤで構成される場合、ＦＩＦＯメモリ２０は、０〜７９に番号付けされかつ各ＬＥＤに対応する８０ビットのメモリと、８０〜８７に番号付けされた調整ビットとから構成される。
ここで、調整ビット（８０〜８７）のデータは、次回のＦＩＦＯメモリ２０の読み出しの際に、ＦＩＦＯメモリ２０への再書き込み用の最初のデータとなるものである。これについては後述する。
【００３６】
ＦＩＦＯメモリ２０への書き込みは、１回につき８ビットのデータが書き込まれ、全１０回の書き込みで、０〜７９の全８０個分データが書き込まれることになる。
また、ＦＩＦＯメモリ２０は、いわゆるファーストインファーストアウト（先出し先入れ）であるので、１回目に０〜７ビットに書き込まれた８ビット分のデータは、２回目の８ビット分のデータの書き込みの際に、８〜１５ビットの位置に順送りされる。
【００３７】
図４（ｂ）は、ステップＳ１において、第１診断データをＦＩＦＯメモリ２０のビット０〜７に書き込んだ後のＦＩＦＯメモリ２０の状態を示している。
ここで、ビット８〜８７は、初期状態で何も書かれていない状態、すなわち、“０”が書き込まれた状態であるとすると、ステップＳ１の実行後は、ビット０の位置のみが“１”となる。
【００３８】
次に、ステップＳ２において、第２診断データ３のＦＩＦＯメモリ２０への書き込みを１０回行う。
ここで、ＣＰＵ７１は、制御データＣ１をデータ選択回路１０へ送り、第２診断データ３のパスを有効とした後、制御データＣ２をパルス制御回路４０へ送る。これにより、第２診断データ３がＦＩＦＯメモリ２０に１回だけ書き込まれる。
【００３９】
図４（ｃ）は、１回だけ第２診断データをＦＩＦＯメモリ２０へ書き込んだ後の、ＦＩＦＯメモリ２０の状態を示している。
図４（ｃ）において、ビット０〜７には第２診断データが書き込まれ、ビット８〜１５に、ステップＳ１で書き込まれた第１診断データがシフトされている。
ＣＰＵは、上記のような制御データＣ１及びＣ２を送る処理を１０回繰り返せば、１０個の第２診断データがＦＩＦＯメモリ２０に書き込まれる。
【００４０】
図４（ｄ）は、第２診断データを１０回書き込んだ後のＦＩＦＯメモリ２０の状態を示している。ここで、ステップＳ１で書き込まれた第１診断データはビット８０〜８７の位置にシフトされている。
ステップＳ１及びＳ２の処理によって、発光素子の診断用のデータがＦＩＦＯメモリ２０に格納されたことになる。
【００４１】
次に、ステップＳ１０においてＦＩＦＯメモリ２０を読み出すためのパラメータの初期設定を行う。
ここで、ＣＰＵ７１は、ＦＩＦＯメモリ２０の読出回数ｔを初期値１に設定し、ビットシフト回路３０に対するシフト量Ｓを初期値０に設定する。
この後、ステップＳ３において、ＦＩＦＯメモリ２０の読み出しを行う。読み出されたＦＩＦＯメモリ２０の８ビット分のデータは、ビットシフト回路３０で設定されたシフト量だけビットシフトされて発光データレジスタ６１へ書き込まれると同時に、パス４及び８を介してＦＩＦＯメモリ２０へ再書き込みされる。
【００４２】
ステップＳ３での処理を具体的に説明すると、次のようになる。
〔Ｓ３−１〕まず、ＣＰＵ７１は、ビットシフト回路３０へ、シフト量Ｓを“０”に設定するための制御データＣ４を転送する。
〔Ｓ３−２〕ＣＰＵ７１は、データ選択回路１０へ、制御データＣ１を送り、ＦＩＦＯメモリ２０の出力パス４を有効とする。
【００４３】
〔Ｓ３−３〕ＣＰＵ７１は、ＦＩＦＯメモリ２０の読み出し処理を行う。すなわち書き込みパルス制御回路４０に対して制御データＣ２を送り、書き込みパルスの発生タイミングを、パス６を介して転送される信号に同期するように設定する。ここでパス６に流される信号は、パス７に流される信号と同一であり、これは、読み出しパルス発生回路５０から転送されるＦＩＦＯメモリ２０の読み出しパルスである。
【００４４】
この後、ＣＰＵ７１は、読み出しパルス発生回路５０に制御データＣ３を送り、読み出しパルスをパス６及び７上に転送させる。
読み出しパルスは、パス７を介してＦＩＦＯメモリ２０とビットシフト回路３０へ送られる。また、この読み出しパルスは、パス６を介して書き込みパルス制御回路４０にも送られ、書き込みパルス制御回路４０ではこのパルスに同期した書き込みパルスがパス５を介してＦＩＦＯメモリ２０へ送られる。
このときパス７による読み出しパルスのタイミングで、ＦＩＦＯメモリ２０から８ビットデータがパス９上に読み出され、シフトレジスタ３１に書き込まれる。シフトレジスタ３１に書き込まれた８ビットデータは、シフト量セレクト３２によって所定量だけシフトされた発光データに変換され、パス１１を介して発光データレジスタ６１に書き込まれる。
【００４５】
〔Ｓ３−４〕さらに同時にパス９上に読み出された８ビットデータはパス４を介してデータ選択回路１０へ送られ、データ選択回路１０が出力パス４を有効としているので、この８ビットデータは、さらにパス８を介して、書き込みパルスのタイミングでＦＩＦＯメモリ２０に書き込まれる。
【００４６】
このように、ステップＳ３において、〔Ｓ３−１〕から〔Ｓ３−４〕までの処理が読み出しパルスの１サイクル分実行されると、ＦＩＦＯメモリ２０に格納された先頭の８ビット分のデータ（ビット８０〜８７）が読み出されてシフトレジスタ３１に書き込まれ、かつ、この同じ８ビット分のデータ（ビット８０〜８７）が、ＦＩＦＯメモリ２０のビット０〜７の位置に書き込まれる。
なお、ＦＩＦＯメモリ内部では、読み出しに対応して各ビットのデータは８ビット分だけシフトされる。
【００４７】
たとえば、ＦＩＦＯメモリ２０が図４（ｄ）の状態のとき、ステップＳ３を１サイクル分実行すると、ビット８０〜８７にあった第１診断データがシフトレジスタ３１に書き込まれると同時にＦＩＦＯメモリ２０のビット０〜７に書き込まれ、ビット０〜７に格納されていた第２診断データはビット８〜１５にシフトされ、同様にしてビット７２〜７９に格納されていた第２診断データはビット８０〜８７にシフトされる。このとき、ＦＩＦＯメモリ２０の状態は図４（ｂ）と同じ状態となる。
【００４８】
〔Ｓ３−３〕において、シフトレジスタ３１に書き込まれた８ビットデータは、制御データＣ４によって設定されたシフト量Ｓだけシフトされた発光データに変換され、パス１１上に出力され、パス１２の読み出しパルスによって発光データレジスタ６１に８ビットデータとして書き込まれる。
今、設定されたシフト量Ｓは“０”であるので、図８のシフトレジスタ３１の中のＳＲ１に格納された８ビットの第１診断データが、そのままビットシフト回路３０からパス１１上に出力され、発光データレジスタ６１に書き込まれることになる。
【００４９】
さらに、このステップＳ３において、全発光素子分のデータを発光データレジスタ６１に書き込むため、〔Ｓ３−３〕と〔Ｓ３−４〕の処理を、全部で１０回繰り返す。
この１０サイクル分の処理をした後において、ステップＳ２で格納されたＦＩＦＯメモリ２０のデータのうち、図４（ｄ）のビット８０〜８７に位置する第１診断データと、ビット８〜１５に位置する第２診断データからビット７２〜７９に位置する第２診断データまで、合計１０個の８ビットデータが、発光データレジスタ６１に書き込まれたことになる。
【００５０】
また、このように〔Ｓ３−３〕と〔Ｓ３−４〕とを１０サイクル分繰り返した後、ＦＩＦＯメモリ２０は、図５（ｅ）に示すようになる。すなわち第１診断データが、ビット７２〜７９の位置にくる。
【００５１】
次に、ステップＳ４において、ＣＰＵ７１は、発光素子アレイヘッド６０に対して、発光信号Ｃ５を転送し、その後発光通知レジスタ６５を確認する。
発光素子アレイヘッド６０は、発光信号Ｃ５を受信すると、発光データレジスタ６１に格納されているデータに基づいてドライブ回路６３を駆動し、各発光素子６４を点灯または消灯させる。
【００５２】
図６にこの発明の発光素子アレイヘッド及び発光データレジスタの一実施例の構成図を示す。
図６（ａ）に示すように、発光素子アレイヘッド６０は、番号０〜７９の８０個の発光素子ＬＥＤから構成される。
また、発光データレジスタ６１は、この８０個の発光素子ＬＥＤと１対１に対応する８０ビット（０〜７９）のレジスタからなる。ステップＳ３において、１回目の書き込みでは８ビットのデータはビット０〜７の位置に格納される。以下順に８ビットごとに上位ビットに書き込まれ、１０回目の書き込みでは、８ビットデータがビット７２〜７９の位置に格納される。
【００５３】
前記した図４（ｄ）の状態のＦＩＦＯメモリ２０のデータが、ステップＳ３で１０回読み出された後では、発光データレジスタ６１の内容は図６（ｂ）に示すように、番号０のＬＥＤに相当するデータのみが“１”で、他のデータはすべて“０”となる。
この発光データレジスタ６１の状態で、ステップＳ４において発光信号Ｃ５がＣＰＵ７１から転送された場合、番号０のＬＥＤのみが点灯される。すなわち、番号０のＬＥＤの点灯診断が行われたことになる。
【００５４】
発光素子ＬＥＤの点・消灯の駆動後、発光検出回路６２は、点灯された発光素子に流れた電流を検出することにより、発光通知レジスタ６５に発光したことを示すデータ（たとえば“１”）を書き込む。
【００５５】
ステップＳ４において、ＣＰＵ７１は、前記した発光信号Ｃ５を転送して一定時間経過後、発光通知レジスタ６５の内容Ｃ６を確認する。この確認は、ＣＰＵ７１から発光通知レジスタ６５の内容Ｃ６を読み出し“１”であれば、発光素子のいずれかが点灯したと判断する。
一方、発光通知レジスタ６５の内容Ｃ６が“０”であれば、ＣＰＵ７１は発光素子はすべて消灯状態であると判断する。
【００５６】
たとえば、発光データレジスタ６１が図６（ｂ）の場合において、発光通知レジスタ６５の内容Ｃ６が“１”であれば、診断結果は正常であり、“０”であれば異常であると判断される。
【００５７】
次に、ステップＳ５において、再度ステップＳ３，Ｓ４の処理、すなわち、発光素子の点灯／消灯処理を合計１０回繰り返すために、読出回数ｔの値を確認する。読出回数ｔが１０以下のときは、ステップＳ９へ進み、ｔの値をインクリメントし、ステップＳ３へ戻る。
【００５８】
このステップＳ３，Ｓ４の処理を１０回繰り返すことにより、図６（ｂ）に示すような番号０の発光素子、および図６（ｃ）に示すような番号８の発光素子から、図６（ｄ）に示すような番号７２の発光素子までの点灯診断ができる。
すなわち、番号０，８，１６，２４，４３，４０，４８，５６，６４，７２の合計１０個の発光素子ＬＥＤの診断が実行されたことになる。
【００５９】
読出回数ｎが１１となっている場合は、１１回目の診断がステップＳ３，Ｓ４で行われたことになるが、このときは、図６（ａ）の状態、すなわちすべてのＬＥＤが未発光となる状態の診断が行われる。したがって、ステップＳ６において、ＣＰＵ７１は、発光通知レジスタ６５を読み出すことにより未発光であるか否かを確認する。このとき、ＦＩＦＯメモリ２０は、図４（ｄ）に示すように、第１診断データがビット８０から８７の位置にくる。
【００６０】
次に、ステップＳ７において、残りの発光素子の診断を行うために、シフト量Ｓをインクリメントする。そして、ステップＳ８において、シフト量Ｓが７以下である場合にはステップＳ３へ戻る。ステップＳ８において、シフト量Ｓが８になった場合は、８０個の発光素子すべての診断が終了したことになるので、診断処理を終了する。
【００６１】
シフト量Ｓが“１”となって、ステップＳ８からステップＳ３へ戻ってきた場合を考える。ステップＳ３に戻ったとき、ＦＩＦＯメモリ２０の状態は図４（ｄ）のようになっており、１回目の読み出し処理によってビット８０〜８７に位置する第１診断データがシフトレジスタ３１に書き込まれ、かつＦＩＦＯメモリ２０に再書き込みされる。この読み出し処理後、ＦＩＦＯメモリ２０は、図５（ｆ）のようになる。
【００６２】
第１診断データはビット０が“１”であり、他のビットがすべて“０”であるので、シフトレジスタ３１に第１診断データが書き込まれたとき、ＳＲ１のビット８とＳＲ２のビット０の値が“１”であり、他のビットの値は“０”である。
シフトレジスタ３１に書き込まれた第１診断データは、シフト量Ｓが“１”であるため、１ビットだけシフトされて、発光データとして取り出される。
【００６３】
すなわちシフト量Ｓが“１”のとき、シフト量セレクタ３２によってシフトレジスタ３１のＳＲ１，ＳＲ２のうち、ＳＲ１のビット８からビット１４と、ＳＲ２のビット７からなる８ビットのデータが発光データとして選択され、パス１１へ出力される。ここで、ＳＲ１のビット８のみが“１”であるデータであるので、取り出された発光データは“０１００００００”となる。
【００６４】
シフト量Ｓが“１”で、１回目のステップＳ３全体を実行したときは、図７（ｅ）に示すようなビット０〜７９のデータが発光データレジスタ６１に書き込まれることになる。この場合、ビット１のみが点灯を示す“１”となっている。
また、シフト量Ｓが“１”で、２回目のステップＳ３全体を実行したときは、図７（ｆ）に示すようなビット０〜７９のデータが発光データレジスタ６１に書き込まれることになる。この場合、ビット９のみが点灯を示す“１”となっている。
したがって、シフト量Ｓが“１”の場合、ステップＳ３，Ｓ４を１０回繰り返すことにより、番号１，９，１７，２５，３３，４１，４９，５７，６５，７３の発光素子の診断が行われる。
【００６５】
以下同様に、シフト量Ｓを２から７まで順次インクリメントすることにより、残りの発光素子ＬＥＤの診断が行われ、結局１０個を１組とする発光素子ＬＥＤの診断が合計８回実行され、８０個すべての発光素子の診断が完了する。
【００６６】
なお、ＣＰＵ７１は、図３の診断処理を完了した後、ステップＳ４及びＳ６で読み出した発光通知情報を確認した結果、診断異常となった場合には表示装置又は音等の報知手段を利用して、その異常を外部に知らせてもよい。
以上のような発光素子の診断方法を用いれば、診断用の大量の印刷データを準備する必要がなく、目視検査のために実際に診断結果を用紙に印刷することもないので、診断にかかる時間の短縮と用紙の無駄を防止できる。
また、目視検査のような誤認をすることもないので、診断の信頼性を向上できる。
【００６７】
【発明の効果】
この発明によれば、発光素子の診断結果を用紙に印刷することなく、診断時間の短縮と用紙の無駄の防止ができ、診断の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の発光素子の診断をするための構成要素を示したブロック図である。
【図２】この発明の発光素子診断方法の一実施例の説明図である。
【図３】この発明の発光素子診断方法の一実施例のフローチャートである。
【図４】この発明のＦＩＦＯメモリの一実施例の説明図である。
【図５】この発明のＦＩＦＯメモリの一実施例の説明図である。
【図６】この発明の発光素子アレイヘッドと発光データレジスタの説明図である。
【図７】この発明の発光素子アレイヘッドと発光データレジスタの説明図である。
【図８】この発明のシフトレジスタの一実施例の構成図である。
【符号の説明】
１  印刷データ
２  第１診断データ
３  第２診断データ
１０  データ選択回路
２０  ＦＩＦＯメモリ
３０  ビットシフト回路
３１  シフトレジスタ
３２  シフト量セレクト
４０  書き込みパルス制御回路
４１  書き込みパルス
５０  読み出しパルス制御回路
６０  発光素子アレイヘッド
６１  発光データレジスタ
６２  発光検出回路
６３  ドライブ回路
６４  発光素子
６５  発光通知レジスタ
７０  シーケンス制御部
７１  ＣＰＵ
７２  ＲＯＭ
７３  ＲＡＭ
【図１】
0003996311.tif 000002
【図２】
0003996311.tif 000003
【図３】
0003996311.tif 000004
【図４】
0003996311.tif 000005
【図５】
0003996311.tif 000006
【図６】
0003996311.tif 000007
【図７】
0003996311.tif 000008
【図８】
0003996311.tif 000009