(57)【特許請求の範囲】
【請求項１】
信号電力が増大し、位相ノイズが低減した周期的発振信号を発生するための発振器回路であって、
ゲート・ターミナルと、ソース・ターミナルと、ドレーン・ターミナルと、第一のスレッショルド電圧値とを有し、前記ゲート・ターミナルと前記ソース・ターミナルとの間の電圧の差が、前記第一のスレッショルド電圧値を超えた場合に、選択的に起動し得るトランジスタと、
前記回路にバイアスを供給するために、前記ソース・ターミナルに接続している直流電流源と、
インダクタと、第一および第二のコンデンサを有するタンク・セクションであって、前記インダクタが前記ドレーン・ターミナルおよび前記第一のコンデンサに接続され、前記第一および第二のコンデンサが、お互いに接続されるとともに、第一の制御信号を前記ソース・ターミナルに供給するために、前記ソース・ターミナルに対して接続されているタンク・セクションと、
前記ゲート・ターミナルに、第二の制御信号を供給するための供給手段であって、電力を前記タンク・セクションに注入するために、短時間前記トランジスタを起動させるために、前記第一の制御信号が低い値である場合、前記第二の制御信号を高い値にするように構成されている供給手段とを備える発振器回路。
【請求項２】
請求項１に記載の回路において、前記インダクタが、第一のインダクタを備え、前記供給手段が、前記トランジスタの前記ゲート・ターミナルに接続され、かつ電磁的に前記第一のインダクタに結合されている第二のインダクタを備える回路。
【請求項３】
請求項１に記載の回路において、前記第二のコンデンサが、前記第一のコンデンサより大きなキャパシタンスを持つ回路。
【請求項４】
請求項１に記載の回路において、前記周期的発振信号が最大振幅を持ち、前記第二の制御信号が、前記最大振幅が発生した場合、前記トランジスタを作動させる回路。
【請求項５】
請求項１に記載の回路において、さらに、前記ドレーン・ターミナルに印加される直流供給電圧と、前記回路にバイアスを提供するために、前記ゲート・ターミナルに印加される直流バイアス電圧を含む回路。
【請求項６】
請求項２に記載の回路において、前記周期的発振信号を発生するために、前記第一のインダクタが、ＤＣ供給電圧と前記ドレーン・ターミナルとの間に接続され、前記第二のインダクタがＤＣバイアス電圧と前記ゲート・ターミナルとの間に接続され、および前記第二のコンデンサが前記ソースと共通基準電圧との間に接続されている回路。
【請求項７】
請求項１に記載の回路において、前記トランジスタが、第一のトランジスタを備え、前記タンク・セクションが、第一タンク・セクションを備え、前記周期的発振信号が、第一の周期的発振信号と第二の周期的発振信号とを備え、前記回路が、さらに、
ゲート・ターミナルと、ソース・ターミナルと、ドレーン・ターミナルと、第二のスレッショルド電圧値とを有し、第二のトランジスタのゲート・ターミナルと前記ソース・ターミナルとの間の電圧の差が、前記第二のスレッショルド電圧値を超えた場合に、選択的に起動することができる第二のトランジスタと、
前記回路に、動作電流を供給するために、前記第二のトランジスタのソース・ターミナルに接続している第二の直流電流源と、
第二のインダクタと、第三および第四のコンデンサを有する第二のタンク・セクションであって、前記第二のインダクタが前記第二のトランジスタにおよび前記第三のコンデンサに接続され、前記第二のタンク・セクションの前記第三および第四のコンデンサが、相互に、そして第三の制御信号を前記第二のトランジスタのソース・ターミナルに供給するために、前記第二のトランジスタのソース・ターミナルに接続されている第二のタンク・セクションとを備え、
前記供給手段が、さらに、前記第二のトランジスタのゲート・ターミナルに、第四の制御信号を供給して、電力を前記第二のタンク・セクションに注入するために、短時間前記第二のトランジスタを作動させるために、前記第二の周期的発振信号が低い値である場合、前記第四の制御信号を高い値にするよう動作する回路。
【請求項８】
請求項７に記載の回路において、前記第四のコンデンサが、前記第三のコンデンサより大きな値を持つ回路。
【請求項９】
請求項７に記載の回路において、さらに、各前記ドレーン・ターミナルに印加される直流供給電圧と、前記回路にバイアスを提供するために、各前記ゲート・ターミナルに印加される直流バイアス電圧とを含む回路。
【請求項１０】
請求項９に記載の回路において、前記周期的発振信号を発生するために、各前記インダクタが、前記供給電圧とそれぞれの前記ドレーン・ターミナルとの間に接続している回路。
【請求項１１】
請求項１に記載の回路において、前記第一のタンク・セクションが出力ノードを持ち、前記回路が、さらに、前記出力ノードと共通のアースとの間に接続しているバラクタを備える回路。
【請求項１２】
請求項７に記載の回路において、前記第一のタンク・セクションが出力ノードを有し、前記第二のタンク・セクションが出力ノードを有し、前記回路が、さらに、前記第一および第二のタンク・セクションの前記出力ノードとの間に接続しているバラクタを備える回路。
【請求項１３】
周期的に発生する最大値と最小値との間を変化する周期的発振信号を発生するための、増大した信号電力と、低減した位相ノイズとを持つ発振器回路であって、
ゲート・ターミナルと、ソース・ターミナルと、ドレーン・ターミナルと、スレッショルド電圧値とを有し、前記ゲート・ターミナルと前記ソース・ターミナルとの間の電圧の差が、前記スレッショルド電圧値を超えた場合に、選択的に起動し得るトランジスタと、
前記回路に、バイアスを供給するために、前記ソース・ターミナルに接続している直流電流源と、
インダクタと、第一および第二のコンデンサを有するタンク・セクションであって、前記インダクタが前記ドレイン・ターミナルにおよび前記第一のコンデンサに接続され、前記第一および第二のコンデンサが、お互いに接続されるとともに、第一の制御信号を前記ソース・ターミナルに供給するために、前記ソース・ターミナルに対して接続されているタンク・セクションと、
前記トランジスタが起動した場合、周期的発振信号の電力を増加させるために、前記周期的発振信号の最大値が発生した時、同時に短時間前記トランジスタを起動させるための手段とを備える発振器回路。
【請求項１４】
請求項１３に記載の回路において、前記インダクタが、第一のインダクタを備え、前記起動させる手段が、前記ゲート・ターミナルに接続され、かつ電磁的に前記第一のインダクタに結合されている第二のインダクタを備える回路。
【請求項１５】
請求項１３に記載の回路において、前記トランジスタが、第一のトランジスタを備え、前記タンク・セクションが、第一タンク・セクションを備え、前記周期的発振信号が、第一の周期的発振信号と第二の周期的発振信号とを備え、前記回路が、さらに、
ゲート・ターミナルと、ソース・ターミナルと、ドレーン・ターミナルと、第二のスレッショルド電圧値とを有し、前記第二のトランジスタのゲート・ターミナルとソース・ターミナルとの間の電圧の差が、前記第二のスレッショルド電圧値を超えた場合に、選択的に起動することができる第二のトランジスタと、
前記回路に、バイアスを提供するために、前記第二のトランジスタのソース・ターミナルに接続している第二の直流電流源と、
第二のインダクタと、第三および第四のコンデンサを有する第二のタンク・セクションであって、前記第二のインダクタが前記第二のドレイン・ターミナルにおよび前記第三のコンデンサに接続され、前記第三および第四のコンデンサが、相互に、そして第三の制御信号を前記第二のトランジスタのソース・ターミナルに供給するために、前記第二のトランジスタのソース・ターミナルに接続している第二のタンク・セクションとを備え、
前記起動手段が、さらに、前記第二のトランジスタのゲート・ターミナルに、第四の制御信号を供給し、電力を前記第二のタンク・セクションに注入するために、短時間前記第二のトランジスタを起動させるために、前記第二の周期的発振信号が低い値である場合、前記第四の制御信号を高い値にするよう動作する回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号電力を増大させる改良形発振器回路に関する。
【０００２】
【従来の技術】
発振器回路は、信号発振を起こすための一つまたはそれ以上のインダクタンス素子、およびキャパシタンス素子を有するタンク・セクションを含む。すべてのタンク回路は、元来、例えば、インダクタンス素子の抵抗により損失を起こす。このような損失は、時間が経過するにつれて、発振出力信号を減衰させたり、低下させたりする。各発振器信号サイクル中の最大の損失は、発振出力信号の最大値、すなわち、発振信号の最大振幅と一致する。この問題を解決する目的で、発振器回路には、タンクにエネルギーを追加して、信号の減衰を補償するための能動段が設けられている。
【０００３】
【発明が解決しようとする課題】
しかし、この方法の場合には、回路が消費する直流電力は、通常、上記回路が発生する信号電力より遥かに大きいという問題がある。そして、本発明者が最近発見したように、所与の量の直流出力からもっと大きな信号電力を発生するには、できるだけ狭いパルスで、タンクにエネルギーを補充する必要がある。
【０００４】
上記欠点を持つ、周知で広く使用されている発振器回路としては、図１のコルピッツ発振器１０がある。この発振器は、特に、タンク内の損失が大きいか、性質係数が小さい場合に、シングルエンド発振を供給する。この発振器は、トランジスタＱ、および一定の電流Ｉを消費する直流電流源１２を含む電力補充段により駆動されるインダクタＬおよびコンデンサのペアＣ1、Ｃ2を持つタンク段を含む。図に示すように、コンデンサＣ1、Ｃ2は、電圧Ｖ1が掛かっているトランジスタＱのソース・ターミナルのところに位置するノードＮ1のところに接続している。コンデンサＣ1は、電圧Ｖ2が掛かっているノードＮ2のところで、インダクタＬと接続している。電源Ｖ、バイアス電圧ＶBおよび直流源１２は、トランジスタＱに対して適当なバイアス状態を供給する。電圧Ｖ2は、回路１０の発振出力信号を表わす。
【０００５】
タンク段が発振を開始すると、信号Ｖ2の値は、その静止点Ｖを中心にして周期的に増減する。信号Ｖ1は、基本的には、コンデンサＣ1およびＣ2の間の信号の電圧分割値である。それ故、静止点を中心にして変化する。信号Ｖ2およびＶ1が増大すると、オン電圧またはスレッショルド電圧ＶTHを持つトランジスタＱはオフになる。何故なら、ゲート・ターミナルおよびソース・ターミナルとの間の電圧（Ｖgs）が、ＶTH以下に減少するからである。その結果、またコンデンサＣ1は、直流電流の開回路状態に似ているので、電流源１２が必要とする電流Ｉが、コンデンサＣ2の放電により供給される。発振が継続して行われると、Ｖ1およびＶ2の値は、電圧ＶgsがＶTHを超えるまで減少する。この時点で、トランジスタＱはオンになり、電流を電流源１２に供給し、コンデンサＣ2を再充電する。従って、信号Ｖ1およびＶ2は、再び増大する。
【０００６】
図１の従来技術の回路１０の欠点は、トランジスタの導通時間が、Ｃ1およびＣ2の比率により、出力信号Ｖ2に関連する一つの制御信号、すなわち、Ｖ1により決まることである。それ故、Ｃ2の選択は、二重の直径方向の対向する関数を供給する。より詳細に説明すると、できるだけ短い時間の間にトランジスタをオン／オフする目的で、信号Ｖ1の変化を大きくするためには、Ｃ2は小さいものでなければならない。一方、できるだけ長い時間の間、電流源１２が消費する電流を供給するためには、Ｃ2は大きいものでなければならない。このジレンマによるトランジスタの導通時間に対する制限があるために、信号電力の増大、従って、周波数の安定の向上を達成するための従来技術の回路の能動が制限される。
【０００７】
【課題を解決するための手段】
本発明は、発振器の信号電力を増大し、周波数の安定を向上させるための発振器回路を提供する。本発明の回路は、発振信号を発生するためのインダクタおよび少なくとも一組のコンデンサを持つタンク段を含む。能動段は、タンク内で発生した損失を補償する目的で、タンク段に電力を注入するために、電気的にタンク段に接続している。能動段は、ゲート・ターミナル、ソース・ターミナルおよびドレイン・ターミナルを有するトランジスタを含む。供給電圧Ｖ、バイアス電圧ＶBおよび直流電流源は、適当なバイアス状態を供給するために能動段に接続している。コンデンサは、また、ゲート・ターミナルとソース・ターミナルとの間の電圧が、トランジスタのスレッショルド電圧値を超えた場合に、トランジスタを選択的に作動する目的で、ソース・ターミナルに第一の制御信号を供給するために、ソース・ターミナルに接続している。第二の制御信号を発生し、ゲート・ターミナルに、第二の制御信号を供給するための手段が、できるだけ短い時間の間、トランジスタを確実にオン／オフするために設置されている。
【０００８】
好適な実施形態の場合には、上記制御手段は、電流が第一のインダクタを通って流れた場合に、第二の制御信号を発生するために、第一のインダクタに電磁的に接続している第二のインダクタを含む。
【０００９】
他の実施形態の場合には、発振信号電力が増大している差動発振器回路が設置されている。差動回路は、二つの分岐回路を持ち、各分岐回路は、交差接続するように構成されているタンク段および能動段を含む。この場合、各タンク段が発生した発振信号は、他の能動段のトランジスタの各ゲート・ターミナルに供給される。このようにして、各タンク段からの各発振信号は、他の段のトランジスタに対して、第二の制御信号としての働きをする。
【００１０】
本発明の他の目的および特徴は、添付の図面を参照しながら、以下の詳細な説明を読めば明らかになるだろう。しかし、図面は説明のためのだけのものであって、本発明を制限するものでないことを理解されたい。図面については、添付の特許請求の範囲を参照してほしい。
全図面中、類似の参照番号は、類似の素子を示す。
【００１１】
【発明の実施の形態】
発振器回路設計の最終的な目標は、周波数をできるだけ安定させることである。周波数の安定は、多くの場合、特定の発振器回路で測定した位相ノイズで表わされる。位相ノイズを低減すれば、周波数の安定は向上する。信号電力に対するノイズ電力の比として定義される位相ノイズは、発振信号の信号電力を増大することにより低減することができる。本発明者は、従来技術の回路１０のような、所与の発振器回路においては、トランジスタＱが作動している時間の長さ、すなわち、持続時間が信号電力に影響することを発見した。より詳細に説明すると、本発明者は、トランジスタの導通の持続時間を最も短くすることにより、発振信号の信号電力を最大にすることができ、それにより、位相ノイズを低減でき、その結果、周波数の安定性を向上させることができることを発見した。
【００１２】
図２は、この原理を使用する、本発明の上記の好適な実施形態による、シングルエンド発振器回路１００の略図である。図１の従来技術の回路１０のように、回路１００は、インダクタＬおよび一組のコンデンサＣ1、Ｃ2を持つタンク段を含む。タンク段での損失を補償するために、ゲート・ターミナル、ドレーン・ターミナルおよびソース・ターミナルを有するトランジスタＱを含む能動段を使用する。直流供給電圧Ｖ、直流バイアス電圧ＶB、および直流電流源１２０が、トランジスタに対して、正しいバイアス状態を供給するために設置されている。回路１００は、トランジスタのドレーン・ターミナル、コンデンサＣ1およびインダクタＬ1の間に形成されたノードＮ2に掛かる発振出力信号Ｖ2を発生する。コンデンサＣ1およびＣ2は、図に示すように、相互に接続していて、また信号Ｖ1が存在するノードＮ1のところのトランジスタＱのソース・ターミナルに接続している。以下により詳細に説明するように、トランジスタＱを制御するための手段も設置されている。好適な実施形態の場合には、制御手段は、インダクタＬ1に電磁的に接続していて、トランジスタのゲート・ターミナルとバイアス電圧ＶBとの間に接続している第二のインダクタＬ2を含む。
【００１３】
例示としての回路１００の場合には、トランジスタＱは、好適には、スレッショルド電圧値ＶTHを持つｎチャネルＦＥＴであることが好ましい。当業者であれば周知のように、このようなデバイスは、ゲート・ターミナルとソース・ターミナルとの間の電圧（Ｖgs）が、スレッショルド電圧ＶTHを超えた場合に「オン」になる、すなわち、導通する。従来技術の回路１０のところですでに説明したように、発振中、例えば、図３ａに示す波形を持ち、直流電圧Ｖ付近を中心に持つ振幅で、周期的位相を持つ発振出力信号Ｖ2が、ノードＮ2のところに発生する。Ｖ2の値が減少するにつれて、トランジスタＱを制御する信号Ｖ1の値も減少する。図３ｂに示すように、信号Ｖ1は、信号Ｖ2を追随するが、低減した振幅の中心は、図３ｂにＶ1bで示す静止電圧のところにくる。
【００１４】
トランジスタを作動するために、Ｖ1の値が電圧Ｖgsをスレッショルド電圧ＶTHより高くする場合に、トランジスタＱが、信号Ｖ1の値だけにより制御される従来技術の回路１０とは異なり、回路１００内のトランジスタ１００は、さらに、トランジスタのゲート・ターミナルに供給される第二の制御信号Ｖ3によりさらに制御される。信号Ｖ3は、好適には、インダクタＬ1と電磁的な接続を通してインダクタＬ2で発生し、それ故、インダクタＬ1の導通に依存することが好ましい。それ故、発振サイクル中に信号Ｖ2が低減した場合には、信号Ｖ3の値は増大する。図３ｃはその様子を示しているが、この図の場合、信号Ｖ3は、信号Ｖ2の対向する極性を持っているが、共通の周期を共有している。図に示すように、信号Ｖ3の中心は、直流電圧ＶBのところに位置する。
【００１５】
上記の理由により信号Ｖ2が低減すると、信号Ｖ3が同時に増大し、その結果、例えば、第二のインダクタＬ2がないようなトランジスタ制御手段がない現在のＶgsの値以上に電圧Ｖgsの値が増大する。すなわち、トランジスタＱは、今では、従来技術の回路１０のようにソース・ターミナルに供給される制御信号（Ｖ1）だけに対向するようにゲート・ターミナルに掛けられる信号（Ｖ3）、およびソース・ターミナルに掛けられる信号（Ｖ1）により制御される。信号Ｖ2が増大すると、第二制御信号Ｖ3が減少し、第一の制御信号Ｖ1が増大する。そのため、電圧Ｖgs（Ｖ3とＶ1との間の差）が、スレッショルド電圧ＶTH以下に急速に下がり、トランジスタＱをオフにする。このようにして、トランジスタＱを急速にオン−オフするために、電圧Ｖgsは、スレッショルド電圧ＶTHを急速に超え、またしきい値ＶTH以下に急速に下がることができる。このため、ＶBを適当に設定することにより、最も短い時間内にタンク段に供給される電力の周期的な供給により、発振出力信号を最大にすることができる。すなわち、信号電力を最大にすることができる。すなわち、図３ｄに示すように、電圧Ｖgsだけのピークを発振信号の最大ピークと一致する各周期中の一瞬の間だけ、スレッショルド電圧ＶTHを超えるように調整することができる。
【００１６】
回路１００の原理である本発明のコンセプトは、他の好適な実施形態による、図４に示し、参照番号２００で示す差動発振器回路を組み立てる際にも使用することができる。差動発振器回路２００は、本質的には、二つの個々の同一の単一帯域発振器回路２２０、２４０から形成されている。各発振器回路の動作は、上記回路１００に類似している。下記の説明を分かりやすくするために、回路セクション２４０の構成部材およびパラメータは、「Ａ」を含む。差動出力信号は、信号Ｖ2およびＶ2Aと呼ばれ、これらの信号は、トランジスタＱおよびＱAを作動するために使用する二つの制御信号を発生する。より詳細に説明すると、トランジスタＱは、信号Ｖ1およびＶ3により制御され、トランジスタＱAは、信号Ｖ1ＡおよびＶ3Aにより制御される。各トランジスタは、各抵抗Ｒ1、Ｒ1Aを通して供給される直流電圧によりバイアスが掛けられる。制御信号Ｖ3およびＶ3Aの値を制御するための手段が、各回路セクションからの出力信号の交差接続により供給される。例えば、信号Ｖ3は、トランジスタＱのゲート・ターミナルへコンデンサＣ3Aを通して供給されるセクション２４０からの出力信号Ｖ2Aに接続していて、信号Ｖ3Aは、トランジスタＱAのゲート・ターミナルへ、コンデンサＣ3を通して供給されるセクション２２０からの出力信号Ｖ2に接続している。当業者であれば周知のように、コンデンサＣ3およびＣ3Aは、信号Ｖ2およびＶ2Aに対するもののような、交流状態に対する短絡を表わす。それ故、出力交流信号は、本質的には、トランジスタのゲート・ターミナルに直接供給される。
【００１７】
回路２００の差動設計のために、信号Ｖ2が低減すると、信号Ｖ2Aは増大し、その逆も起こる。動作中、信号Ｖ2が低減すると、コンデンサＣ1およびＣ2の配置による電圧分割装置構成のために、信号Ｖ1も低減する。同時に、信号２Ａは増大し、この増大により制御信号Ｖ3が増大し、トランジスタＱに対するＶgsの値が大きくなる。ＶBの値を適当に選択した場合には、Ｖgsの大きな値がトランジスタＱのスレッショルド電圧ＶTHを超え、そのため、トランジスタＱは、各周期中の非常に短い瞬間の間作動し、それにより、最大の出力信号Ｖ2および最小の位相ノイズが発生する。信号Ｖ2が増大すると、反対の結果が起こる。すなわち、トランジスタＱAが、短い時間作動し、一方、トランジスタＱAはオフになる。
【００１８】
各回路１００または２００の動作中の最終目標は、瞬間的に各トランジスタを作動することである。すでに説明したように、このトランジスタの作動は、電圧源ＶBの相対的電圧値およびトランジスタのスレッショルド電圧を正しく選択し、制御することにより行うことができる。その結果、出力信号のピークおよびトランジスタ（Ｖds）の両端間の電圧降下の最小値が、トランジスタが作動する瞬間と一致する。その結果、トランジスタ上の電力消費が最も少なくなり、エネルギー保存の法則により、信号電力が最大になる。
【００１９】
他の好適な実施形態の場合には、バラクタΔＣが、差動出力信号周波数に選択的に同調するために、（図４に示すように）出力ノードＮ2とノードＮ2Aとの間に設置される。バラクタは、また、バラクタをノードＮ2とアースとの間に接続することにより、出力信号周波数と選択的に同調するために、図２の回路に内蔵させることができる。
【００２０】
それ故、本発明の好適な実施形態に適用した本発明の基本的な新規な特徴を説明し、指摘してきたが、当業者であれば、本発明の精神から逸脱することなしに、例示としてのデバイスの形式および詳細な点およびその動作を、種々の省略、置換え、および変更することができることを理解することができるだろう。例えば、同じ結果を達成するために、ほぼ同じ方法で、ほぼ同じ機能を行うこれらの素子のすべての組合せは、本発明の範囲内に含まれる。さらに、本発明の開示の任意の形式または実施形態に関連して図示し、および／または説明してきた構造体および／または実施形態は、設計の選択の一般的事項として、任意の他の開示、または説明、または示唆した形式または実施形態で実行することができることを理解されたい。それ故、本発明の範囲は添付の特許請求の範囲によってのみ制限される。
【図面の簡単な説明】
【図１】従来技術の発振器回路の略図である。
【図２】本発明の好適な実施形態に従って組み立てられた発振器回路の略図である。
【図３】ａは、図２の回路が発生する電圧の波形のグラフを示す図である。
ｂは、図２の回路が発生する電圧の波形のグラフを示す図である。
ｃは、図２の回路が発生する電圧の波形のグラフを示す図である。
ｄは、図２の回路が発生する電圧の波形のグラフを示す図である。
【図４】
本発明の発振器回路の他の実施形態の略図である。
【図１】
0003981237.tif 000002
【図２】
0003981237.tif 000003
【図３】
0003981237.tif 000004
【図４】
0003981237.tif 000005