(57)【特許請求の範囲】
【請求項１】
半導体ウェーハ上の欠陥サイズ分布と前記半導体ウェーハ上に形成される半導体素子の設計データから確率欠陥数を求める第１の手段と、
前記半導体素子の電気不良パターンを分類することで推定欠陥数を求める第２の手段と、
前記確率欠陥数と前記推定欠陥数を比較し、前記確率欠陥数が前記推定欠陥数に一致するように前記欠陥サイズ分布を補正する第３の手段と、
前記欠陥サイズ分布の補正値をモニタリングする手段と
を少なくとも具備することを特徴とする半導体欠陥解析システム。
【請求項２】
前記第１の手段は、前記欠陥サイズ分布と前記設計データを統計的確率処理して前記確率欠陥数を求めることを特徴とする請求項１に記載の半導体欠陥解析システム。
【請求項３】
前記第３の手段は、前記欠陥サイズ分布の補正値を外部から入力する手段を具備することを特徴とする請求項１に記載の半導体欠陥解析システム。
【請求項４】
半導体ウェーハ上の欠陥サイズ分布と前記半導体ウェーハ上に形成される半導体素子の設計データから確率欠陥数を求める第１の工程と、
前記半導体素子の電気不良パターンを分類することで推定欠陥数を求める第２の工程と、
前記確率欠陥数と前記推定欠陥数を比較し、前記確率欠陥数が前記推定欠陥数に一致するように前記欠陥サイズ分布を補正する第３の工程と、
前記欠陥サイズ分布の補正値をモニタリングする工程と
を少なくとも具備することを特徴とする半導体欠陥解析方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェーハ上の欠陥を解析する半導体欠陥解析システムおよび方法に関する。特に、本発明は、半導体ウェーハ上の欠陥に基づく不良発生要因の推定を容易化する半導体欠陥解析システムおよび方法に関する。
【０００２】
【従来の技術】
半導体製造工程では、製品の歩留まり向上のため、工程途中で半導体ウェーハ表面の欠陥を検査し、半導体製造ラインの状況を解析することが行われている。ウェーハの欠陥解析方法として、工程途中でウェーハ表面の欠陥の位置、サイズ等の情報を収集し、それらの情報と設計データを比較することでその欠陥が製品の不良発生要因となり得るか否かを判定するものがある。ところが、半導体チップの設計データは膨大な量であり、工程途中にオンラインでそのデータを使用することはほとんど不可能である。
【０００３】
近年、欠陥のサイズ分布と半導体チップの設計データを統計的確率処理して製品が電気不良となる確率を求める欠陥解析方法が提案されている。以下、この方法を欠陥起因歩留まり解析方法と呼ぶ。この欠陥起因歩留まり解析方法は、欠陥サイズおよび不良の原因をパラメータとして不良の発生する面積を示す関数を予め設計データから計算し、その関数を用いて実際の欠陥に対する不良発生確率を求めるものである。この方法では、保持するデータ量が非常に少なく、工程途中のオンラインでの使用も可能である。しかし、欠陥の情報には未知数の部分が多く、欠陥の検出感度も十分ではない。また、欠陥サイズ分布の定義が不確定の上、その計測精度にも問題がある。したがって、この方法を有効なものとするには、欠陥のサイズ分布の妥当性を評価する必要がある。
【０００４】
【発明が解決しようとする課題】
本発明は、このような課題を解決し、欠陥起因歩留まり解析方法の有効性を保証し、ウェーハ上の欠陥に基づく不良発生要因推定を容易化する半導体欠陥解析システムおよび方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体ウェーハ上の欠陥サイズ分布とその半導体ウェーハ上に形成される半導体素子の設計データから確率欠陥数を求める第１の手段と、半導体素子の電気不良パターンを分類することで推定欠陥数を求める第２の手段と、確率欠陥数と推定欠陥数を比較し、確率欠陥数が推定欠陥数に一致するように欠陥サイズ分布を補正する第３の手段とを少なくとも具備することを特徴とする半導体欠陥解析システムを提供する。
【０００６】
本発明によれば、統計的確率処理により求められる確率欠陥数の信頼性を向上できる。したがって、工程途中で発生した欠陥に基づいて不良要因の特定を行なうことができる。その結果、工程途中の欠陥対策を効果的に支援し、早期に製品の歩留まり改善の対策を行うことが可能となる。
【０００７】
【発明の実施の形態】
図１は、本発明の実施の形態に係る半導体欠陥解析システムの構成を示す図である。本発明の実施の形態に係る半導体欠陥解析システムは、光学的手段等を用いて半導体ウェーハ上に発生した欠陥の欠陥データ（たとえば、欠陥の座標、サイズ、形状や色等の外観的特徴など）を検出する欠陥検査部１と、欠陥検査部１が検出した欠陥データを格納する第１のデータベース２と、第１のデータベース２に格納された欠陥データに基づいて欠陥を分類し、その分類結果を第１のデータベースに格納する欠陥分類部３と、半導体ウェーハ上の半導体装置を電気測定し、不良ビットを検出するテスタ４と、テスタ４が検出した不良ビットデータを格納する第２のデータベース５と、第２のデータベース５に格納された不良ビットデータから不良パターン（フェイル・ビット・マップ）を分類することで推定欠陥を求め、第２のデータベース５に格納する推定欠陥算出部６と、確率欠陥数と推定欠陥数を突き合わせる突き合わせ部７と、確率欠陥数を算出する確率欠陥算出部８とを有している。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体ウェーハ上の欠陥サイズ分布とその半導体ウェーハ上に形成される半導体素子の設計データから確率欠陥数を求める第１の手段と、半導体素子の電気不良パターンを分類することで推定欠陥数を求める第２の手段と、確率欠陥数と推定欠陥数を比較し、確率欠陥数が推定欠陥数に一致するように欠陥サイズ分布を補正する第３の手段と、欠陥サイズ分布の補正値をモニタリングする手段とを少なくとも具備することを特徴とする半導体欠陥解析システムを提供する。
【０００９】
突き合わせ部７は二つの役割を担っている。（１）突き合わせ部７は欠陥データから欠陥の種類ごとの欠陥のサイズ分布を求め、その欠陥のサイズ分布を確率欠陥算出部８に渡す。（２）突き合わせ部７は確率欠陥数の集計結果と推定欠陥数の集計結果を比較し、集計結果に差がある場合には欠陥のサイズ分布を補正する。また、突き合わせ部７は確率欠陥数の集計結果と推定欠陥数の集計結果を同時に表示する表示手段と、外部から欠陥のサイズ分布の補正値を入力する入力手段を備えている。また、欠陥のサイズ分布の補正は突き合わせ部７が自動的に行ってもよい。
【００１０】
確率欠陥算出部８は突き合わせ部７から与えられる欠陥のサイズ分布と予め用意された半導体チップの設計データを基に統計的確率手法を用いて電気不良となる確率欠陥数を求める。具体的には、半導体装置のチップ全体の設計データから短絡、開放、リークといった欠陥要因の不良が生じる面積がどの程度あるかを示す関数を作成し、その関数を用いて与えられた欠陥のサイズ分布に対する不良確率を算出する。そして、この不良確率から不良チップを判定することで確率欠陥数を求める。ここで、「確率欠陥数」とは一定の確率で電気不良となる欠陥の数をいう。
【００１１】
次に、本発明の実施の形態の動作について図１を参照して説明する。まず、欠陥検査部１は光学顕微鏡等の光学的手段を用いて半導体ウェーハ上に発生した欠陥の欠陥データを検出する。そして、欠陥検査部１は検出した欠陥データを第１のデータベース２に格納する。欠陥データは欠陥分類部３に送られ、欠陥の分類が行われる。たとえば欠陥座標によって欠陥の位置が決められ、欠陥の円形度、色等の外観的特徴によって欠陥の種類が決定される。また欠陥のサイズも光学的検査により決定される。分類終了後、欠陥分類部３はその欠陥分類結果を第１のデータベース２に登録する。図２は、第１のデータベース２に登録された欠陥分類結果の例を示す図である。なお、欠陥検査部１が検出した欠陥データは光学的手段によるものなので、実存する欠陥すべてが検出されるわけではない。
【００１２】
推定欠陥算出部６はテスタ４が検出した不良ビットデータから不良パターンを分類することで推定欠陥を求める。半導体製造工程途中のランダム欠陥は製品の電気不良を局部または全体に引き起こす。この電気不良は半導体装置の最終的な電気測定によって確認できる。特に、メモリ製品ではメモリセル単位で不良ビットを判定でき、その不良パターンはメモリの構造に起因する。したがって、不良パターンを分類すれば欠陥の発生工程および不良の原因を知ることができるのである。なお、推定欠陥算出部６が求めた欠陥のすべてが欠陥検査部１によって検出されているとは限らない。そのため、推定欠陥算出部６が求めた欠陥をここでは「推定欠陥」と呼ぶ。図３は、推定欠陥算出部６が求めた推定欠陥の例を示す図である。
【００１３】
突き合わせ部７は図２に示した欠陥分類結果に基づいて欠陥のサイズ分布を求める。欠陥のサイズ分布は欠陥の種類ごとに求められ、欠陥サイズ分布ごとの欠陥数が表示される。図４は、欠陥のサイズ分布の例を示す図である。確率欠陥算出部８は図４に示した欠陥のサイズ分布とチップ全体の設計データを基に統計的確率手法を用いて電気不良の要因となる確率欠陥数を求める。また、突き合わせ部７は図３に示した推定欠陥を集計し、推定欠陥数を求める。そして、突き合わせ部７は確率欠陥数と推定欠陥数を突き合わせる。図５は、確率欠陥数と推定欠陥数を突き合わせた図である。突き合わせの結果、確率欠陥数と推定欠陥数が大きく異なる場合には確率欠陥数が推定欠陥数に一致するように確率欠陥数を補正する。確率欠陥数は欠陥のサイズ分布に基づいて算出されるので、欠陥のサイズ分布を補正し、確率欠陥数を再度計算することになる。その補正は外部から指定してもよいし、突き合わせ部７が自動で行ってもよい。
【００１４】
また、補正係数ｒを
ｒ＝確率欠陥数／推定欠陥数
と定義し、その補正係数ｒを長期にわたりモニタリングすることで欠陥サイズ分布補正値の妥当性を評価できる。そして、信頼性のある補正値が得られれば、その値を用いて欠陥のサイズ分布を補正し、確率欠陥数を求めれば、高信頼性の不良要因推定を行なうことができる。図６は、補正係数ｒのトレンドグラフの例を示す図である。
【００１５】
本発明の実施の形態によれば、欠陥起因歩留まり解析方法の有効性を保証することが可能となる。したがって、この方法を用いて工程途中で発生した欠陥に基づいて不良要因の特定を行なうことができる。
【００１６】
【発明の効果】
本発明によれば、工程途中の欠陥対策を効果的に支援し、早期に製品の歩留まり改善の対策を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体欠陥解析システムの構成を示す図である。
【図２】欠陥分類結果の例を示す図である。
【図３】推定欠陥の例を示す図である。
【図４】欠陥のサイズ分布の例を示す図である。
【図５】確率欠陥数と推定欠陥数を突き合わせた図である。
【図６】補正係数ｒのトレンドグラフの例を示す図である。
【符号の説明】
１  欠陥検査部
２  第１のデータベース
３  欠陥分類部
４  テスタ
５  第２のデータベース
６  推定欠陥算出部
７  突き合わせ部
８  確率欠陥算出部
【図１】
0003913393.tif 000002
【図２】
0003913393.tif 000003
【図３】
0003913393.tif 000004
【図４】
0003913393.tif 000005
【図５】
0003913393.tif 000006
【図６】
0003913393.tif 000007