(57)【特許請求の範囲】
【請求項１】
液晶を介して対向配置される基板のうち一方の基板の液晶表示部外の領域に、該液晶表示領域内に形成された信号線と接続されて搭載される駆動回路を備え、
前記一方の基板の前記駆動回路が搭載される側に、第１の電極、当該第１の電極に重畳する第２の電極、および当該第１及び第２の電極間に積層された誘電体膜を備え、
当該第１の電極、第２の電極、及び誘電体膜は、バイパスコンデンサとして機能するものであり、
前記第１の電極は前記駆動回路の電源端子が接続される端子を被覆するように接続され、前記第２の電極は前記駆動回路の接地端子を被覆するように接続され、
前記第１の電極、第２の電極、及び誘電体膜は、前記駆動回路が搭載される領域内に形成されることを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記第１及び第２の電極は、前記電源端子及び接地端子に接続される部分を基幹部とし、この基幹部から複数の枝部が形成されたパターンをなしていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、たとえばアクティブ・マトリクス型と称される液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される透明基板のうち一方の透明基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線とが形成され、これら信号線によって囲まれた矩形状の領域を画素領域としている。
【０００３】
各画素領域には、片側のゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介して片側のドレイン信号線からの映像信号が供給される画素電極とが形成されている。
【０００４】
この画素電極は前記透明基板のいずれか一方に形成された対向電極との間に電界を発生せしめ、この電界によって液晶の光透過率を制御するように構成されている。
【０００５】
また、前記一方の透明基板には、ゲート信号線に接続される走査線駆動回路、ドレイン信号線に接続される映像信号駆動回路が搭載され、これら各駆動回路は、たとえばそれぞれ該透明基板にフェースダウンボンデングされた半導体装置によって構成されているものが知られている。
【０００６】
そして、前記各半導体装置に入力される信号は前記一方の透明基板の周辺に配置される配線基板（たとえばプリント基板）から入力されるようになっている。この配線基板には、たとえば、それに形成される電源供給線および接地パターンとの間に搭載されたバイパスコンデンサを備え、このバイパスコンデンサによって前記各駆動回路を動作させる際に必要な過度的な電流を供給するようになっている。
【０００７】
【発明が解決しようとする課題】
しかし、このような構成からなる液晶表示装置は、前記バイパスコンデンサと駆動回路との距離が離れるため、それらの配線のＬ（インダクタンス）分等によって瞬時に電流を供給できなくなり、往々にして該駆動回路の誤動作を起こす不都合が生じていた。
【０００８】
また、配線基板にコンデンサを搭載させることは該配線基板を小さくすることにおいて制限が付され、いわゆる液晶表示装置の額縁（液晶表示部の輪郭と液晶表示装置の輪郭との間の領域をいう）を小さくする妨げともなっていた。
【０００９】
さらに、近年、各駆動回路においてデータ転送するために隣接する駆動回路どうしを配線で接続させた構成のものが知られているが、この配線によるＥＭＩ対策が充分でないということが指摘されるに到っている。
【００１０】
本発明は、このような事情に基づいてなされたもので、その目的は、駆動回路の誤動作を防止できる液晶表示装置を提供することにある。
また、本発明の他の目的は、いわゆる額縁を小さくできる液晶表示装置を提供することにある。
さらに、本発明の他の目的は、ＥＭＩ対策が充分なされた液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
すなわち、本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶表示部外の領域に該液晶表示部内に形成された信号線と接続されて搭載される駆動回路を備え、前記一方の基板の該駆動回路の搭載領域内にコンデンサが形成され、該コンデンサの一方の電極および他方の電極はそれぞれ前記駆動回路の電源端子および接地端子に接続される各端子に接続されていることを特徴とするものである。
【００１３】
このように構成された液晶表示装置は、その駆動回路を動作させる際に過度的な電流を供給するバイパスコンデンサが該駆動回路の搭載領域内に形成されたものとなっている。
【００１４】
このことから、バイパスコンデンサは駆動回路と極めて近接した位置に形成され、配線によるＬ成分の影響を大幅に低減できるようになる。
したがって、駆動回路に瞬時に電流を供給でき、該駆動回路の誤動作を防止できるようになる。
【００１５】
【発明の実施の形態】
実施例１．
《等価回路》
図２は本発明による液晶表示装置の一実施例を示す等価回路図である。同図は回路図であるが、実際の幾何学的配置に対応して描かれている。
同図において、透明基板ＳＵＢ１があり、この透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵＢ２と対向して配置されている。
【００１６】
前記透明基板ＳＵＢ１の液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、このゲート信号線ＧＬと絶縁されてｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成され、これら各信号線で囲まれる矩形状の領域が画素領域となり、これら各画素領域の集合によって表示部ＡＲを構成するようになっている。
【００１７】
各画素領域には、一方のゲート信号線ＧＬからの走査信号（電圧）の供給によって駆動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して一方のドレイン信号線ＤＬからの映像信号（電圧）が供給される画素電極ＰＩＸが形成されている。
【００１８】
また、画素電極ＰＩＸと前記一方のゲート信号線ＧＬと隣接する他方のゲート信号線ＧＬとの間には容量素子Ｃａｄｄが形成され、この容量素子Ｃａｄｄによって、前記薄膜トランジスタＴＦＴがオフした際に、画素電極ＰＩＸに供給された映像信号を長く蓄積させるようになっている。
【００１９】
各画素領域における画素電極ＰＩＸは、液晶を介して対向配置される他方の透明基板ＳＵＢ２の液晶側の面にて各画素領域に共通に形成された対向電極ＣＴ（図示せず）との間に電界を発生せしめるようになっており、これにより各電極の間の液晶の光透過率を制御するようになっている。
【００２０】
各ゲート信号線ＧＬの一端は透明基板の一辺側（図中左側）に延在され、その延在部は該透明基板ＳＵＢ１に搭載される垂直走査回路からなる半導体集積回路ＧＤＲＣのバンプと接続される端子部ＧＴＭが形成され、また、各ドレイン信号線ＤＬの一端も透明基板ＳＵＢ１の一辺側（図中上側）に延在され、その延在部は該透明基板ＳＵＢ１に搭載される映像信号駆動回路からなる半導体集積回路ＤＤＲＣのバンプと接続される端子部ＤＴＭが形成されている。
【００２１】
半導体集積回路ＧＤＲＣ、ＤＤＲＣはそれぞれ、それ自体が透明基板ＳＵＢ１上に完全に搭載されたもので、いわゆるＣＯＧ（チップオングラス）方式と称されている。
【００２２】
半導体集積回路ＧＤＲＣ、ＤＤＲＣの入力側の各バンプも透明基板ＳＵＢ１に形成された端子部ＧＴＭ２、ＤＴＭ２にそれぞれ接続されるようになっており、これら各端子部ＧＴＭ２、ＤＴＭ２は各配線層を介して透明基板ＳＵＢ１の周辺のうち最も端面に近い部分にそれぞれ配置された端子部ＧＴＭ３、ＤＴＭ３に接続されるようになっている。
【００２３】
なお、図２のたとえばＶ−Ｖ線における断面図を図５に示している。図５において、半導体集積回路ＤＤＲＣの各バンプと端子部ＤＴＭおよびＤＴＭ２との接続は異方性導電膜ＡＣＦを介してなされるようになっている。
【００２４】
このようなＣＯＧ方式における特徴は、各半導体集積回路ＧＤＲＣ、ＤＤＲＣの各出力側の各バンプにおいて、隣接する他のバンプとの間の距離が極めて小さく形成され、したがって、ゲート信号線ＧＬの各端子部ＧＴＭ、ドレイン信号線ＤＬの各端子部ＤＴＭにおいても、隣接する他の端子部との間の距離も極めて小さく形成されている。
【００２５】
このため、各半導体集積回路ＧＤＲＣ、ＤＤＲＣの各出力側の各バンプはもちろんのこと、ゲート信号線ＧＬの各端子部ＧＴＭ、ドレイン信号線ＤＬの各端子部ＤＴＭにおいてその占有面積が極めて小さく、前記バンプと端子部ＧＴＭ、ＤＴＭとの接続抵抗の増大が無視できない状態となっている。
【００２６】
前記透明基板ＳＵＢ２は、前記半導体集積回路が搭載される領域を回避するようにして透明基板ＳＵＢ１と対向配置され、該透明基板ＳＵＢ１よりも小さな面積となっている。
【００２７】
そして、透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の固定は、該透明基板ＳＵＢ２の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは透明基板ＳＵＢ１、ＳＵＢ２の間の液晶ＬＣを封止する機能も兼ねている。
【００２８】
《画素の構成》
図３は透明基板ＳＵＢ１の一画素領域の構成を示す平面図であり、図２の点線枠Ａに示す部分に相当する図面である。
また、図４は図３のIV−IV線における断面図を示し、透明基板ＳＵＢ２の断面図をも示している。
【００２９】
図３において、まず、透明基板ＳＵＢ１の液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。
このゲート信号線ＧＬは、たとえばこの実施例の場合、２層構造となっており、その下層はＡｌとＮｄとの合金層（以下の説明ではこのような合金層をＡｌ−Ｎｄと記す場合がある）からなり、上層はＭｏとＺｒとの合金層（以下の説明ではこのような合金層をＮｏ−Ｚｒと記す場合がある）からなっている。
このような２層構造としたのは、抵抗値を大幅に下げることができ、選択エッチングで加工する際にその断面が順テーパ形状となる等の効果を奏するからである。
【００３０】
そして、これらゲート信号線ＧＬをも被って透明基板ＳＵＢ１の面にたとえばＳｉＮからなる絶縁膜ＧＩが形成されている。
この絶縁膜ＧＩは、後述のドイレン信号線ＤＬに対してはゲート信号線ＧＬとの層間絶縁膜としての機能、後述の薄膜トランジスタＴＦＴに対してはそのゲート絶縁膜としての機能、後述の容量素子Ｃａｄｄに対してはその誘電体膜としての機能を有するようになっている。
【００３１】
画素領域の左下においてゲート信号線ＧＬと重畳する部分において、たとえばａ−Ｓｉからなるｉ型（真性：導電型決定不純物がドープされていない）の半導体層ＡＳが形成されている。
【００３２】
この半導体層ＡＳは、その上面にソース電極およびドレイン電極を形成することによって、前記ゲート信号線ＧＬの一部をゲート電極とするＭＩＳ型の薄膜トランジスタＴＦＴの半導体層となるものである。
【００３３】
この薄膜トランジスタＴＦＴのソース電極ＳＤ１およびドレイン電極ＳＤ２は、前記絶縁膜ＧＩ上に形成されるドレイン信号線ＤＬと同時に形成されるようになっている。
【００３４】
すなわち、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬの一部を前記半導体層ＡＳの上面にまで延在させて形成することにより、その延在部は薄膜トランジスタＴＦＴのドレイン電極ＳＤ２として形成される。
【００３５】
また、この時、前記ドレイン電極ＳＤ２と離間させて形成された電極がソース電極ＳＤ１となる。このソース電極ＳＤ１は後述の画素電極ＰＩＸと接続されるもので、その接続部を確保するために、画素領域の中央側に若干延在させた延在部を有するパターンとなっている。
【００３６】
なお、ドレイン電極ＳＤ２、ソース電極ＳＤ１の半導体層ＡＳとの界面には不純物がドープされた半導体層が形成され、この半導体層はコンタクト層として機能するようになっている。
【００３７】
前記半導体層ＡＳを形成した後、その表面に不純物がドープされた膜厚の薄い半導体層を形成し、ドレイン電極ＳＤ２およびソース電極ＳＤ１を形成した後に、前記各電極をマスクとして、それから露出された不純物がドープされた半導体層をエッチングすることにより、上述した構成とすることができる。
【００３８】
そして、このようにドレイン信号線ＤＬ（ドレイン電極ＳＤ２、ソース電極ＳＤ１）が形成された透明基板ＳＵＢ１の表面には、該ドレイン信号線ＤＬ等をも被ってたとえばＳｉＮからなる保護膜ＰＳＶが形成されている。
【００３９】
この保護膜ＰＳＶは薄膜トランジスタＴＦＴの液晶ＬＣとの直接の接触を回避するため等に設けられるもので、前記薄膜トランジスタＴＦＴのソース電極ＳＤ１の延在部の一部を露出させるためのコンタクトホールＣＨが形成されている。
また、この保護膜ＰＳＶの上面には画素領域の大部分を被ってたとえばＩＴＯ（Indium-Tin-Oxide）膜からなる透明の画素電極ＰＩＸが形成されている。
【００４０】
この画素電極ＰＩＸは、保護膜ＰＳＶの前記コンタクトホールＣＨをも被うようにして形成され、これにより薄膜トランジスタＴＦＴのソース電極ＳＤ１と接続されるようになっている。
【００４１】
さらに、このように画素電極ＰＩＸが形成された透明基板ＳＵＢ１の表面には、該画素電極ＰＩＸをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１はたとえば樹脂からなり、その表面には一定方向にラビング処理がなされている。この配向膜ＯＲＩ１は液晶ＬＣと接触するようになっており、この配向膜ＯＲＩ１によって該液晶ＬＣの液晶分子の初期配向方向を決定するようになっている。
そして、透明基板ＳＵＢ１の液晶ＬＣと反対側の面には、偏光板ＰＯＬ１が被着されている。
【００４２】
一方、透明基板ＳＵＢ２の液晶側の面には、各画素領域を画するようにしてブラックマトリックスＢＭが形成されている。
このブラックマトリックスＢＭは、外来の光が薄膜トランジスタＴＦＴに照射するのを回避させるためと、表示のコントラストを良好にするために設けられている。
【００４３】
さらに、ブラックマトリックスＢＭの開口部（光が透過する領域となり、実質的な画素領域となる）には各画素領域に対応した色を有するカラーフィルタＦＩＬが形成されている。
【００４４】
このカラーフィルタＦＩＬは、たとえばｙ方向に並設される各画素領域において同色のフィルタが用いられ、ｘ方向の各画素領域毎にたとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタが順番に繰り返されて配列されている。
【００４５】
このようにブラックマトリックスＢＭおよびカラーフィルタＦＩＬが形成された透明基板ＳＵＢ２の表面には該ブラックマトリックスＢＭ等をも被ってたとえば塗布等により形成された樹脂からなる平坦化膜ＯＣが形成され、その表面に該ブラックマトリックスＢＭおよびカラーフィルタＦＩＬによる段差が顕在されないようになっている。
【００４６】
そして、この平坦化膜ＯＣの表面には各画素領域に共通にたとえばＩＴＯ膜からなる対向電極ＣＴが形成されている。
この対向電極ＣＴは各画素領域における画素電極ＰＩＸとの間に映像信号（電圧）に対応した電界を発生せしめ、これら各電極との間の液晶ＬＣの配向方向を制御し、前述した偏光板ＰＯＬ１と後述する偏光板ＰＯＬ２との適切な組合せによって光透過率を制御するようになっている。
【００４７】
さらに、このように対向電極ＣＴが形成された透明基板ＳＵＢ２の表面には、該対向電極ＣＴをも被って配向膜ＯＲＩ２が形成されている。この配向膜ＯＲＩ２はたとえば樹脂からなり、その表面には一定方向にラビング処理がなされている。この配向膜ＯＲＩ２は液晶と接触するようになっており、この配向膜ＯＲＩ２によって該液晶ＬＣの初期配向方向を決定するようになっている。
そして、透明基板ＳＵＢ１の液晶ＬＣと反対側の面には、偏光板ＰＯＬ２が被着されている。
【００４８】
《半導体集積回路ＤＤＲＣの搭載領域の構成》
図１は映像信号駆動回路からなる半導体集積回路ＤＤＲＣの搭載領域における詳細を示す構成図で、その（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線における断面図である。
【００４９】
まず、図１（ａ）に示すように、半導体集積回路ＤＤＲＣの搭載領域内において、その一辺側に該半導体集積回路ＤＤＲＣの入力バンプと接続されるべく端子ＤＴＭ２が、他の辺側に該半導体集積回路ＤＤＲＣの出力バンプと接続されるべく端子ＤＴＭが形成されている。
図において、端子ＤＴＭ２は、その数が端子ＤＴＭのそれよりも少なく、それに応じて面積も大きくなっている。
【００５０】
ここで、端子ＤＴＭはドレイン信号線ＤＬと同一の材料からなる延在端として形成されている。
また、半導体集積回路ＤＤＲＣの搭載領域内には、より正確には、前記端子ＤＴＭ２、ＤＴＭに囲まれた領域内には、バイパスコンデンサＢＣが形成されている。
【００５１】
このバイパスコンデンサＢＣの一方の電極ＣＴＭ１はドレイン信号線ＤＬと同一の材料で形成され（この実施例ではドレイン信号線ＤＬの形成の際に形成される）、液晶表示部ＡＲにおける絶縁膜ＧＩおよび保護膜ＰＳＶをそれぞれ延在された保護膜ＰＳＶ（誘電体膜）を介在させ、他方の電極ＣＴＭ２は液晶表示部における画素電極ＰＩＸと同一の材料で形成されている（この実施例では画素電極ＰＩＸの形成の際に形成される）。
【００５２】
ここで、バイパスコンデンサの一方の電極ＣＴＭ１は前記端子ＤＴＭ２のうち接地端子として選定された端子から延在されて形成され、他方の電極ＣＴＭ２はその一部が前記端子ＤＴＭ２のうち電源供給端子として選定された端子に重畳されて形成されている。
【００５３】
なお、ドレイン信号線ＤＬと同一の材料で形成される各端子ＤＴＭ２はそれを被う保護膜ＰＳＶを孔開けして該保護膜ＰＳＶから露出され、それぞれの露出面が画素ＰＩＸと同一の材料（ＩＴＯ）で被われた構成となっている。
各端子ＤＴＭ２、ＤＴＭをＩＴＯで被うのは該各端子ＤＴＭ２、ＤＴＭに電食が発生するのを防止するためである。
【００５４】
このように構成された液晶表示装置は、前記バイパスコンデンサＢＣと半導体集積回路ＤＤＲＣからなる映像信号駆動回路との距離が近接するため（映像信号駆動回路の直下に存在するため）、該バイパスコンデンサＢの配線のＬ（インダクタンス）が小さくなり瞬時に電流を供給できるようになる。このため該映像駆動回路に誤動作を生じさせるのを回避させることができる。
【００５５】
また、このように構成することによって、配線基板にバイパスコンデンサＢＣを搭載させる必要がなくなることから該配線基板を小さく形成でき、いわゆる液晶表示装置の額縁を小さくすることができる。
【００５６】
なお、上述した実施例では、複数の映像信号駆動回路のうち１つの映像信号駆動回路の搭載領域の構成について示したものであるが、他の映像信号駆動回路の搭載領域においても同様な構成となっている。
また、映像信号駆動回路に限定されることはなく、走査信号駆動回路側においても同様の構成となっていてもよいことはいうまでもない。
【００５７】
なお、このようにバイパスコンデンサＢＣの形成が映像信号駆動回路の形成領域あるいは／および走査信号駆動回路の形成領域にてなされることは、以下に説明する各実施例の場合においても同様に適用されるものである。
【００５８】
実施例２．
図６は、本発明による液晶表示装置の他の実施例を示す構成図で、図１に示したバイパスコンデンサＢＣの電極のパターンを示している。
下層の電極ＣＴＭ１と上層の電極ＣＴＭ２とがたとえばその間の誘電体膜に形成されたピンホール等によってショートが生じた場合に、該ショートが生じた部分を図６に示すようにたとえばレーザ光によって分割切り捨てることによって修復を図らんとするものである。
【００５９】
この趣旨からバイパスコンデンサのＢＣのパターンは端子部（映像信号駆動回路からなる半導体集積回路のバンプと接続される端子部）の部分を基幹とし、この基幹部から複数の枝部が形成されたパターンとして形成されることが望ましい（図６の場合もそのように形成されている）。
【００６０】
実施例３．
図７は、本発明による液晶表示装置の他の実施例を示す構成図である。
同図は、映像信号駆動回路からなる複数の半導体集積回路ＤＤＲＣのうちの１つの搭載領域を示したものである。
【００６１】
そして、これら各半導体集積回路ＤＤＲＣは透明基板ＳＵＢ１上にて隣接する他の半導体集積回路ＤＤＲＣと複数の配線層ＷＩＬによって互いに接続されている。これら各配線層ＷＩＬは一方の半導体集積装置ＤＤＲＣから他方の半導体集積回路ＤＤＲＣへデータ転送するための配線層である。
【００６２】
そして、各半導体集積回路ＤＤＲＣの入力バンプに接続されるべく各端子部ＤＴＭ２のうちアース（ＧＮＤ）端子からの延在部が、前記各配線層ＷＩＬの端子および該各配線層ＷＩＬの形成領域にまで及んで形成されている。
【００６３】
この場合、該アース（ＧＮＤ）端子からの延在部は前記各配線層ＷＩＬと異なる層で形成され、それらの間に絶縁膜ＧＩ、あるいは保護膜ＰＳＶ、あるいはそれらの積層体が誘電体膜として存在しておれば、前記各配線層ＷＩＬに対して下層あるいは上層に形成されていてもよい。
【００６４】
このように形成することによって、各配線層ＷＩＬから発せられる電磁波に対するＥＭＩ対策が特にスペースを確保しなくても実現させることができるようになる。
【００６５】
実施例４．
図８は、液晶表示装置の他の実施例を示す構成図で、図７と対応した図となっている。
図７と比較して異なる構成は、半導体集積回路ＤＤＲＣの搭載領域において、半導体集積回路ＤＤＲＣの入力バンプに接続されるべくアース（ＧＮＤ）端子からの延在部は比較的広い範囲で形成されておらず、各配線層ＷＩＬの形成領域に及ぼして形成される延在部への単なる引出し線的な役割りを果たしているに過ぎない。
しかし、このような場合でも、各配線層ＷＩＬから発せられる電磁波に対するＥＭＩ対策を良好になしえる。
【００６６】
上述した各実施例では、一方の透明基板に画素電極が他方の透明基板に対向電極が設けられ、これら各電極の間に透明基板とほぼ垂直方向に生じる電界によって液晶を駆動する方式のものについて説明したものである。
【００６７】
しかし、一方の透明基板側に画素電極と対向電極とが設けられ、これら各電極の間の電界のうち透明基板とほぼ平行な成分によって液晶を駆動する方式のものについても適用することができる。
映像信号駆動回路および走査信号駆動回路の部分における構成は何ら変わることがなく、同様の課題が発生していたからである。
【００６８】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、駆動回路の誤動作を防止できるようになる。また、いわゆる額縁を小さくできるようになる。さらに、ＥＭＩ対策が充分になされるようになる。
【図面の簡単な説明】
【図１】  本発明による液晶表示装置の一実施例を示す要部構成図である。
【図２】  本発明による液晶表示装置の一実施例を示す全体構成図である。
【図３】  本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図４】  図３のIV−IV線における断面図である。
【図５】  図２のＶ−Ｖ線における断面図である。
【図６】  本発明による液晶表示装置の他の実施例を示す要部構成図である。
【図７】  本発明による液晶表示装置の他の実施例を示す要部構成図である。
【図８】  本発明による液晶表示装置の他の実施例を示す要部構成図である。
【符号の説明】
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＴＦＴ…薄膜トランジスタ、ＰＩＸ…画素電極、ＤＤＲＣ…半導体集積回路（映像信号駆動回路）、ＧＤＲＣ…半導体集積回路（走査信号駆動回路）、ＢＣ…バイパスコンデンサ。
【図１】
0004007779.tif 000002
【図２】
0004007779.tif 000003
【図３】
0004007779.tif 000004
【図４】
0004007779.tif 000005
【図５】
0004007779.tif 000006
【図６】
0004007779.tif 000007
【図７】
0004007779.tif 000008
【図８】
0004007779.tif 000009