(57)【特許請求の範囲】
【請求項１】
発光素子（２３，２７）アレイのための制御回路において、該アレイは複数の列線路（２０）と行線路（２１，２２）とを有し、
各発光素子（２３，２７）の１つのターミナルは対応する列線路（２０）に接続されており、各発光素子（２３，２７）の別のターミナルは対応する行線路（２１，２２）に接続されており；
前記制御回路は、少なくとも第１の列線路を駆動する第１の列駆動回路を有しており、該第１の列駆動回路は、第１の電流源（１５）と第２の電流源（１４）と比較器（１６）と複数の第１のスイッチ（３３，３５）および複数の第２のスイッチ（３４，３６）を有しており：
前記第１の電流源（１５）は前記第１の列線路（２０）と接続されており、当該第１の電流源（１５）は、列サイクルの開始時に、特定の発光素子（２３，２７）のキャパシタを充電するために急速に電流を供給し；
前記第２の電流源（１４）は前記第１の列線路（２０）と接続されており、第１の列線路にピクセル電流を供給し；
前記比較器（１６）は前記第１の電流源（１５）に接続されており、当該比較器（１６）は、前記第１の列線路（２０）における電圧が所定の電圧と等しくなるまで、前記第１の電流源（１５）をターンオンし、次いで当該比較器（１６）は第１の電流源（１５）をターンオフし；
各行線路（２１，２２）は前記複数の第１のスイッチ（３３，３５）の１つを介して電源（１０）と接続されているか、または前記第２のスイッチ（３４，３６）の１つを介してアース（１１）と接続されている形式の制御回路において、
前記第１の列駆動回路はさらに第３のスイッチ（１７）を有しており、該第３のスイッチ（１７）は前記第２の電流源（１４）および前記第１の列線路（２０）と接続されており、当該第３のスイッチ（１７）は前記第２の電流源（１４）をパルス幅変調するために設けられており、これによって特定の発光素子（２３，２７）の第１の輝度レベルが発せられる持続時間を制御し、発光すべきでない場合には前記第１の列線路（２０）における電圧が放電されることを特徴とする、
発光素子アレイのための制御回路。
【請求項２】
第２の列線路（１２０）と第２の列駆動回路とを有し、
該第２の列駆動回路は、前記第２の列線路（１２０）に接続された第３の電流源（１１５）と、前記第２の列線路（１２０）に接続された第４の電流源（１１４）とを有しており、前記第３の電流源は前記第２の列線路に急速に電流を供給し、前記第４の電流源は前記第２の列線路にピクセル電流を供給する、請求項１記載の制御回路。
【請求項３】
キャパシタ（２２１）と、該キャパシタ（２２１）を充電する第５の電流源（２１５）と、基準電圧線（１２）における基準電圧とキャパシタ（２２１）の電圧とを比較する比較器（２１６）とを有し、
前記比較器（２１６）は、第１の電流源（１５）、第３の電流源（１１５）ならびに第５の電流源（２１５）を制御し、
前記比較器（２１６）は、キャパシタ（２２１）の電圧が基準電圧に等しい場合、前記第１の電流源（１５）をターンオフする、請求項２記載の制御回路。
【請求項４】
電源（１０）を有し、
前記電源は、発光素子（２３，２７）アレイの発光素子（２３，２７）をターンオンするのに十分に高い電圧を備えた信号を出力し；該電源（１０）は、各電流源に接続されている、請求項１から３までのいずれか１項記載の制御回路。
【請求項５】
発光素子（２３，２７）アレイの制御方法であって、以下のステップを有する：
（ａ）発光素子（２３，２７）列からの第１の発光素子（２３，２７）をターンオンすべき場合、第１の発光素子（２３，２７）のキャパシタ（２４，２８）を第１の電流源（１５）を使用して、列線路（２０）における電圧が所定の電圧に等しくなるまで充電するステップ；
（ｂ）列線路（２０）における電圧が所定の電圧に等しくなるとき、第１の電流源（１５）を遮断するステップ；
（ｃ）第２の電流源（１４）を使用して、第１の輝度レベルにまで前記第１の発光素子（２３，２７）を発光させるのに十分な電流を供給するステップ；を有している形式の方法において、
スイッチ（１７）を設け、該スイッチ（１７）は前記第２の電流源（１４）および前記列線路（２０）と接続されており、当該スイッチ（１７）は前記第２の電流源（１４）をパルス幅変調するために制御され、これによって前記発光素子（２３，２７）が第１の輝度レベルで発光する持続時間を制御し、発光すべきでない場合には前記第１の列線路（２０）における電圧が放電される、
ことを特徴とする発光素子アレイの制御方法。
【請求項６】
以下のステップを有する：
（ｄ）第１の発光素子（２３，２７）をターンオフすべき場合、第１の発光素子（２３，２７）のキャパシタ（２４，２８）を低電圧電源の出力キャパシタ（１８）にまで放電させるステップ；
を有する、請求項５記載の方法。
【請求項７】
前記のステップ（ａ）が、以下のサブステップを有する：
（ａ．１）前記第１の電流源（１５）を使用して第１の発光素子（２３，２７）のキャパシタ（２４，２８）を充電する際に、前記第３の電流源（２１５）を使用してミラーキャパシタ（２２１）を充電するステップ；
（ａ．２）基準電圧線（１２）における基準電圧とミラーキャパシタ（２２１）における電圧とを比較して、いつ前記第１の電流源（１５）を遮断するのか定めるステップ；
を有する、請求項５または６記載の方法。
【請求項８】
以下のステップを有する：
（ｄ）第１の発光素子（２３，２７）をターンオフする場合、発光素子（２３，２７）中に蓄えられた電荷が電圧供給部におけるキャパシタ（１８）に逆流するように、第１の発光素子（２３，２７）を逆バイアスするステップ；
を有する、請求項５、６または７記載の方法。
【請求項９】
発光素子（２３，２７）のアレイが有機発光ダイオードのアレイである、請求項５から８までのいずれか１項記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は発光素子を駆動させるための回路に関し、特に有機発光ダイオードの低電流ドライブに関する。
【０００２】
【従来の技術】
有機発光ダイオード（ＯＬＥＤ）技術は低電流放射ディスプレイ技術を提供する。しかしながら、ＯＬＥＤの大規模なアレイは大きな静電容量を有する。この静電容量はマルチプレキシ動作時に充電および放電する必要がある。
【０００３】
ＯＬＥＤピクセルの等価回路は発光ダイオードおよびこれと並列に接続されたキャパシタである。概して、各ＯＬＥＤのアノードは電流源によって駆動される。それというのもピクセルＶｆ（活性化電圧）はＯＬＥＤアレイ全体にわたって個々のＯＬＥＤごとに異なることがあるためである。
【０００４】
ＯＬＥＤのアレイを駆動させる回路の典型的な実現例は、電流源を使用してＯＬＥＤアレイのそれぞれの列線路を駆動させることである。各ＯＬＥＤのアノードは相応する列線路に接続されている。各ＯＬＥＤのカソードはＯＬＥＤマトリクスの相応する行線路に接続されている。それぞれの行線路はスイッチを有している。このスイッチは１つの行だけを同時にイネーブルにする。
【０００５】
ＯＬＥＤを駆動させる回路における背景情報に関しては、例えば１９９８年１０月２７日付けで、ディスプレイに使用される有機電界ルミネセンス素子のための駆動回路（DRIVING CIRCUIT FOR AN ORGANIC ELECTROLUMINESCENT ELEMENT USED IN A DISPLAY）に関してヨヒユキ オクダ（Yohiyuki Okuda）に発行された米国特許第５８２８１８１号明細書を参照のこと。
【０００６】
本発明の有利な実施例によれば、発光素子のアレイに対する制御回路は発光素子列において各発光素子に接続された第１の列線路を含む。第１の列回路は第１の電流源および第２の電流源を含む。第１の電流源は第１の列線路に接続されている。第２の電流源は第１の列線路に接続されている。発光素子列からの第１の発光素子をターンオンすべき場合には、第１の列線路における電圧が所定の電圧に等しくなるまで第１の電流源をターンオンする。次いで第１の電流源をターンオフし、かつ第２の電流源は第１の発光素子を第１の輝度レベルにまで発光させるのに十分な電流を供給する。
【０００７】
【発明が解決しようとする課題】
本発明の課題は発光素子行を低電力で動作する回路を提供することである。また本発明の課題は、複雑さを減らして発光素子行に対する制御回路を実現することである。
【０００８】
【課題を解決するための手段】
前記課題は、発光素子アレイのための制御回路において、該アレイは複数の列線路と行線路とを有し、
各発光素子の１つのターミナルは対応する列線路に接続されており、各発光素子の別のターミナルは対応する行線路に接続されており；
前記制御回路は、少なくとも第１の列線路を駆動する第１の列駆動回路を有しており、該第１の列駆動回路は、第１の電流源と第２の電流源と比較器と複数の第１のスイッチおよび複数の第２のスイッチを有しており：
前記第１の電流源は前記第１の列線路と接続されており、当該第１の電流源は、列サイクルの開始時に、特定の発光素子のキャパシタを充電するために急速に電流を供給し；
前記第２の電流源は前記第１の列線路と接続されており、第１の列線路にピクセル電流を供給し；
前記比較器は前記第１の電流源に接続されており、当該比較器は、前記第１の列線路における電圧が所定の電圧と等しくなるまで、前記第１の電流源をターンオンし、次いで当該比較器は第１の電流源をターンオフし；
各行線路は前記複数の第１のスイッチの１つを介して電源と接続されているか、または前記第２のスイッチの１つを介してアースと接続されている形式の制御回路において、
前記第１の列駆動回路はさらに第３のスイッチを有しており、該第３のスイッチは前記第２の電流源および前記第１の列線路と接続されており、当該第３のスイッチは前記第２の電流源をパルス幅変調するために設けられており、これによって特定の発光素子の第１の輝度レベルが発せられる持続時間を制御し、発光すべきでない場合には前記第１の列線路における電圧が放電されることを特徴とする、
発光素子アレイのための制御回路によって解決される。
【０００９】
図１は発光素子のアレイの駆動のために使用される回路を示す図である。例えば、各発光素子は有機発光ダイオード（ＯＬＥＤ）素子である。発光素子列は発光素子２３および発光素子２７によって表されている。発光素子２３は該列の第１の発光素子であり、かつ発光素子２７は該列の最後の発光素子である。発光素子２３と発光素子２７の間の列中に任意の数の発光素子が接続されていてもよい。発光素子の典型的なアレイは合計６４００個の発光素子のために１００個の列および６４個の行を有している。
【００１０】
各発光素子はキャパシタとこれに並列に接続されたダイオードによって表されている。例えば、発光素子２３はダイオード２５とキャパシタンス２４を含み、図示のように接続されている。発光素子２７はダイオード２９とキャパシタンス２８を含み、図示されるように接続されている。
【００１１】
駆動回路を使用してそれぞれの列に電流が供給される。発光素子２３と発光素子２７が接続されている列線路２０のための駆動回路は電流源１５、比較器１６、電流源１４およびトランジスタ１７から構成されている。例えば電流源１４は６０μＡの電流を発生する。電流源１５は、例えばターンオンするとピクセル高電圧線（high pixel voltage line）１０と列線路２０とを接続するスイッチとして実現できる。
【００１２】
行線路は各発光素子に１つの行で接続されている。このように行線路２１は同じ行の全ての発光素子に、発光素子２３のように接続されている。行線路２２は同じ行の全ての発光素子に、発光素子２７のように接続されている。それぞれの行に接続されているスイッチは、１つの行だけが同時にイネーブルとなることを保証する。行線路２１は、図示されるようなインバータ構成で接続されたトランジスタ３３およびトランジスタ３４からなるスイッチによって制御される。該スイッチはスイッチ入力３１によって制御される。行線路２２は、図示されるようなインバータ構成で接続されたトランジスタ３５およびトランジスタ３６からなるスイッチによって制御される。該スイッチはスイッチ入力３２によって制御される。
【００１３】
ピクセル高電圧線１０には、発光素子のＶｆに十分に適合する電圧が印加される。概して、該電圧は８〜１０Ｖである。論理高電圧線（high logic voltage line）１９には、デバイス上の他の論理回路に十分に適合する電圧が印加される。概して、該電圧は２．７〜５Ｖである。電圧はアース１１から測定する。キャパシタ１８は高い論理電圧を供給する論理電源（logic power supply）のキャパシタンスを表している。制御入力側１３はトランジスタ１７のスイッチングを制御する。制御入力側１３における信号はパルス幅変調されており、これは輝度の制御を可能にする。
【００１４】
それぞれの列に対して２つの電流源を使用することで、パルス幅変調を使用して広範な輝度の制御の実現が容易になる。特に、各発光素子のダイオードは発光のために少量の電流を必要とするに過ぎないが、発光素子内のキャパシタの充電のためには相対的に大量の電流が必要である。電流源１４を単一の電流源として使用して発光素子の発光に必要な少量の電流を発生させる場合には、電流源１４により発生されるピクセル電流は、それぞれの行をイネーブルにしてアクティブな発光素子の必要な活性化電圧（Ｖｆ）にまで列を充電するかなりの時間を費やすこととなる。制御入力側１３における信号のパルス幅変調によって、少量の電流であっても、これを列の充電のために利用することができる。
【００１５】
大電流源１５の付加により、それぞれの列サイクルの開始時に大量の電流が提供され、所定の電圧にまで列を充電する。充電期間の間に、所定の電圧に相当する基準電圧を基準電圧線１２に印加する。所定の電圧に一度到達すると、比較器１６は電流源１５を遮断する。次いで、電流源１５は“急速充電”電流を提供し、列においてアクティブな発光素子のキャパシタを充電させ、電流源１４への引継が可能になると、所望のピクセル電流が供給される。これにより、電流源１４は十分な電流を提供し、アクティブな発光素子は、列サイクルの大部分で発光する。これはパルス幅変調による初期の輝度の制御を可能にする。
【００１６】
典型的な低電力の適用例では２．７Ｖ〜５Ｖの論理電源を有する。しかしながら典型的に、発光素子は発光素子のＶｆに適合するために８Ｖ〜１０Ｖが必要である。このように、高電圧線１０に印加すべき高電圧を発生させるために、電圧倍増器を使用する。
【００１７】
図２は、示されるように接続された抵抗４１、抵抗４２、比較器４４、発振器４５、インバータ４６、トランジスタ４８、インダクタ４９、ダイオード５１およびキャパシタ５２を含む電圧倍増器を示している。
【００１８】
例えば、抵抗４１は６２ｋΩの値を有する。抵抗４２は４５５ｋΩの値を有する。インダクタ４９は２２μＨの値を有する。キャパシタ５２は１０μＦの値を有する。ダイオード５１はショットキダイオードである。比較器４４からの信号によってディスエーブルされてない場合、発振器４５は６０ｋＨｚの周波数を有する信号を発生する。１．２Ｖの基準電圧が基準電圧線４３に印加される。接地線１１は０Ｖである。論理高電圧線１９には、電圧２．７Ｖが印加される。電圧倍増器はピクセル高電圧線１０に１０ＶのＤＣ信号を印加する。ピクセル高電圧線１０のＤＣ信号はキャパシタ５２に蓄えられる。
【００１９】
図３は、図１に示した回路の動作を説明する簡易化したタイミング線図を示している。波形６１は“ｎ”行に対する行線路の信号を表す。例えば“ｎ”行は発光素子２３を有する行を表す。従って波形６１は行線路２１での信号を表す。波形６２は“ｎ＋１”行に対する行線路の信号を表す。波形６３は“ｎ＋２”行に対する行線路の信号を表す。波形６４は“ｎ＋３”行に対する行線路の信号を表す。波形６５は“ｎ＋４”行に対する行線路の信号を表す。
【００２０】
波形６６は列線路２０に印加される信号を表している。列データ６７はアクティブな行中の発光素子が特定の時間の間にオンであるか、またはオフであるかを示している。“ＯＮ”は列中の発光素子がターンオンすべきであることを示す。“ＯＦＦ”は列中の発光素子がターンオンすべきでないことを示す。
【００２１】
それぞれの列に対して同時には、多くても１つの発光素子だけがターンオンされる。発光素子をターンオンするために、発光素子に接続された列線路における電圧はＶｆ（例えば６〜８Ｖ）以上であるべきであり、かつ行線路における電圧が低電圧（例えば０Ｖ）であるべきである。従って発光素子２３をターンオンするために、列線路２０がＶｆ以上（例えば６〜８Ｖ）であるべきであり、かつ行線路２１が低電圧（例えば０Ｖ）であるべきである。発光素子２７をターンオンするためには、列線路２０がＶｆ以上（例えば６〜８Ｖ）であるべきであり、かつ行線路２２が低電圧（例えば０Ｖ）であるべきである。
【００２２】
行線路に低電圧をもたらす時間は、発光素子がそれぞれの列に対して多くても１つだけが一度にオンになるようにずらされている。このように、期間７１では、ｎ行に対する行線路（すなわち行線路２１）が低電圧である。全ての他の行は高い電圧に維持する。期間７２では、ｎ＋１行に対する行線路が低電圧である。全ての他の行は高電圧に維持する。期間７３では、ｎ＋２行に対する行線路が低電圧である。全ての他の行線路は高電圧に維持する。期間７４では、ｎ＋３行に対する行線路が低電圧である。全ての他の行は高電圧に維持する。期間７５では、ｎ＋４行に対する行線路が低電圧である。全ての他の行は高電圧に維持する。
【００２３】
列充電時間が発光素子アレイの先行状態と独立であるようにするために、それぞれの列サイクルの開始時では、全ての行線路は高電圧であり、かつ先行の列サイクルでターンオンされた線路を含む全ての列線路を列低電圧におく。この結果として、全ての発光素子は新たな列サイクルの開始時に逆バイアスされる。このことは図３に示されており、波形６６は期間７１と期間７２の間、期間７２と期間７３の間、期間７３と期間７４の間ならびに期間７４と期間７５の間で列低電圧（例えば２．７Ｖ）である。
【００２４】
それぞれの列に対して、それぞれの行線路を低電圧に導く期間の間に、この行線路に接続された列の発光素子をターンオンすべき場合、この列線路はＶｆ以上に導かれる。それ以外の場合には列線路を列低電圧に維持する。
【００２５】
例えば期間７１においては、ｎ行（すなわち行線路２１に接続されている）中の発光素子（すなわち発光素子２３）をターンオンすべきである。従って、期間７１において、列２０はＶｆ以上の電圧に駆動される。期間７２においては、ｎ＋１行中の発光素子をターンオンすべきである。従って、期間７２で、列２０がＶｆ以上の電圧に駆動される。期間７３においては、ｎ＋２行中の発光素子をターンオフすべきである。従って、期間７３では、列２０は列低電圧に維持される。期間７４においては、ｎ＋３行中の発光素子をターンオンすべきである。従って、期間７４で、列２０はＶｆ以上の電圧に駆動される。期間７５においては、ｎ＋４行中の発光素子をターンオフすべきである。従って、期間７５で、列２０は列低電圧に保持される。
【００２６】
列線路２０がＶｆ以上である場合、１つの行線路は低電圧に切り換えられ、かつ全ての他の行線路は高い電圧に切り換えられる。これによって、電源から実際に引き出される電流が低減される。例えば発光素子２３をターンオフする場合、トランジスタ３１は行線路２１を高電圧線１０に接続する。発光素子２１を流れる全ての電流は高電圧線１０に流れ、そして図２に示した高電圧倍増器のキャパシタ５２に逆流する。
【００２７】
発光素子２３をターンオンする場合、列線路２０はＶｆ以上であり、かつ行線路２１をアース１１に接続する。これによりキャパシタ２４が充電される。キャパシタ２４の電圧が一度Ｖｆ以上になればダイオード２５は発光する。列中の他の発光素子のキャパシタを流れる全ての電流は高電圧線１０に流れ、そして図２に示した高電圧倍増器のキャパシタ５２に逆流する。
【００２８】
有利な実施例において、列低電圧は２．７Ｖである。これは論理回路に対する論理高電圧に相当する。このようにする理由は、論理電源が供給する電圧２．７Ｖが発光素子をターンオンするのに必要な最低Ｖｆより低いからである。列をＶｆ以上から列低電圧に移行させる場合、“オン”であった発光素子に対するキャパシタ中に電荷が保持され、かつ電荷は他の発光素子に対するキャパシタ中ではより低い程度に保持される。この電荷を使用して論理電圧供給のキャパシタを充電する。
【００２９】
例えば期間７１において、発光素子２３がターンオンされる。期間７２の終了時に、トランジスタ１７をターンオンし、列線路２０を論理高電圧線１９を通して、論理電源のキャパシタ１８に電気的に接続する。従ってキャパシタ２４はキャパシタ１８に放電する。
【００３０】
一方、有利な実施例においては、それぞれの列サイクルの開始時に、列の先行のサイクルでオンであった列線路を低電流で駆動させる。本発明の択一的な実施例において、列の充電および放電電流の更なる減少は、１つの列線路が１つの行線路の活性化の間にオンであり、かつ次の行線路の活性化の間にもオンに保持されることを論理的に検出することによって達成される。これが検出される場合、列線路は放電されないで、Ｖｆに保持される。この実施例において、図３に示した波形６６は期間７１と期間７２との間でＶｆに保持される。但し波形６６は依然として、期間７２と期間７３との間、期間７３と期間７４との間ならびに期間７４と期間７５との間で列低電圧（例えば２．７Ｖ）である。
【００３１】
また、有利な実施例において、比較器はそれぞれの列に対する高電流供給部に接続されている。このように、列の数と同数の比較器が存在する。本発明の択一的な実施例において、アレイのそれぞれの列をモニタするのに別々の比較器を使用する代わりに１つの比較器だけを使用する。この単一の比較器を電流源ならびに急速充電電流および列静電容量を反映するキャパシタに接続させる。これを図４および図５に示す。
【００３２】
図４は有利な実施例を示している。この有利な実施例においては、比較器をそれぞれの列に対する高電流供給部に接続する。従って列線路２０に対する駆動回路はパルス幅変調される電流源１４、高電流源１５および比較器１６を含む。列線路１２０に対する駆動回路は、パルス幅変調される電流源１１４、高電流源１１５および比較器１１６を含む。
【００３３】
図５は択一的な実施例を示している。この択一的な実施例においては、１つだけの比較器２１６が使用される。比較器２１６は電流源２１５およびキャパシタ２２１に接続されている。電流源２１５およびキャパシタ２２１は急速充電電流および列静電容量を反映している。比較器２１６を使用して、列線路２０に接続された高電流源１５ならびに列線路１２０に接続された高電流源１１５を制御する。比較器１６および比較器１１６は最早必要ない。
【００３４】
有利な実施例の前記の説明においては、有機発光ダイオードのアレイを制御する回路が記載されている。しかしながら、当業者によって理解されるように、前記の回路を使用することは、発光素子をターンオンする前に充電される幾つかのキャパシタが存在する任意の型の発光素子のアレイを駆動させることにおいて非常に有利である。
【図面の簡単な説明】
【図１】図１は本発明の有利な実施例による発光素子アレイを駆動させるために使用する回路を示す図である。
【図２】図２は図１に示した発光素子アレイに高電圧を提供するために使用される電圧倍増器を示している。
【図３】図３は本発明の有利な実施例による図１に示した発光素子アレイ内の信号に関するタイミング線図を示している。
【図４】図４は本発明の有利な実施例による発光素子アレイの駆動のために使用される付加的な回路を示す図である。
【図５】図５は本発明の択一的な有利な実施例による発光素子アレイの駆動のために使用される付加的な回路を示している。
【符号の説明】
１０  ピクセル高電圧線、  １１  アース、  １２，４３  基準電圧線、  １３  制御入力、  １４，１５，１１４，１１５，２１５  電流源、  １６，４４，１１６，２１６  比較器、  １７，３３，３４，３５，３６，４８  トランジスタ、  １８，２４，２８，５２，２２１  キャパシタ、  １９  論理高電圧線、  ２０，１２０  列線路、  ２１，２２  行線路、  ２３，２７  発光素子、２５，２９，５１  ダイオード、  ３１，３２  スイッチ入力、  ４１，４２抵抗、  ４５  発振器、  ４６  インバータ、  ４９  インダクタ、  ６１，６２，６３，６４，６５，６６，６７  波形、  ７１，７２，７３，７４，７５期間
【図１】
0004012359.tif 000002
【図２】
0004012359.tif 000003
【図３】
0004012359.tif 000004
【図４】
0004012359.tif 000005
【図５】
0004012359.tif 000006