(57)【特許請求の範囲】
【請求項１】
主スイッチング素子と、同期整流用スイッチング素子と、前記同期整流用スイッチング素子に並列に接続された整流素子とを有し、同期整流方式によって直流−直流変換を行う直流電圧変換回路のための制御回路において、
前記同期整流用スイッチング素子を駆動するためのパルス幅変調手段と、
前記直流電圧変換回路の直流電圧変換結果の出力電圧から得られる第１の入力電圧と、予め定められた基準電圧としての第２の入力電圧と、電源投入時に電源電圧を緩やかに立ち上げるためのソフトスタート用信号としての第３の入力電圧とが入力され、前記第２及び第３の入力電圧のうち、低電圧の入力電圧と前記第１の入力電圧との差を検出して前記パルス幅変調手段に出力する誤差検出手段と、
前記第２の入力電圧と前記第３の入力電圧とを比較する電圧比較手段と、
前記電圧比較手段が、前記第３の入力電圧が前記第２の入力電圧より小さいことを示す場合に、前記同期整流用スイッチング素子をオフさせるためのオフ手段と、
を有することを特徴とする直流電圧変換回路の制御回路。
【請求項２】
主スイッチング素子と、同期整流用スイッチング素子と、前記同期整流用スイッチング素子に並列に接続された整流素子とを有し、同期整流方式によって直流−直流変換を行う直流電圧変換回路のための制御回路において、
前記同期整流用スイッチング素子を駆動するためのパルス幅変調手段と、
前記直流電圧変換回路の直流電圧変換結果の出力電圧から得られる第１の入力電圧と、予め定められた基準電圧としての第２の入力電圧と、電源投入時に電源電圧を緩やかに立ち上げるためのソフトスタート用信号としての第３の入力電圧とが入力され、前記第２又は第３の入力電圧のうち、低電圧の入力電圧と前記第１の入力電圧との差を検出して前記パルス幅変調手段に出力する誤差検出手段と、
前記予め定められた基準電圧と異なる第２の基準電圧と前記第３の入力電圧とを比較する電圧比較手段と、
前記電圧比較手段が、前記第３の入力電圧が前記第２の入力電圧より小さいことを示す場合に、前記同期整流用スイッチング素子をオフさせるためのオフ手段と、
を有することを特徴とする直流電圧変換回路の制御回路。
【請求項３】
前記ソフトスタート用信号としての第３の入力電圧が、定電流源によって一定の電流が流し込まれるコンデンサの両端の電圧として与えられることを特徴とする請求項１又は２記載の直流電圧変換回路の制御回路。
【請求項４】
主スイッチング素子と、同期整流用スイッチング素子と、前記同期整流用スイッチング素子に並列に接続された整流素子とを有し、同期整流方式によって直流−直流変換を行う直流電圧変換回路のための制御回路において、
前記直流電圧変換回路の起動時に計時を開始し、一定時間経過後に前記計時を停止するタイマ手段と、
前記タイマ手段の動作中は前記同期整流用スイッチング素子をオフさせるためのオフ手段と、
を有することを特徴とする直流電圧変換回路の制御回路。
【請求項５】
前記直流電圧変換回路の制御回路はさらに、
前記同期整流用スイッチング素子を駆動するためのパルス幅変調手段と、
前記直流電圧変換回路の直流電圧変換結果の出力電圧から得られる第１の入力電圧と、予め定められた基準電圧の値で飽和する直流電圧変換回路に対する電源投入時のソフトスタート用信号としての第２の入力電圧とが入力され、前記第２の入力電圧と前記第１の入力電圧との差を検出して、前記パルス幅変調手段に出力する誤差検出手段と、
を有することを特徴とする請求項４記載の直流電圧変換回路の制御回路。
【請求項６】
前記オフ手段は、前記直流電圧変換回路の起動時に前記同期整流用スイッチング素子を予め定められた一定期間、強制的にオフすることを特徴とする請求項１乃至５記載の直流電圧変換回路の制御回路。
【請求項７】
前記直流電圧変換回路の制御回路はさらに、
前記オフ手段の動作を、前記直流電圧変換回路の起動時のみに有効とさせる同期整流用スイッチング素子遮断動作有効化手段を有することを特徴とする請求項１乃至６記載の直流電圧変換回路の制御回路。
【請求項８】
主スイッチング素子と、
同期整流用スイッチング素子と、
前記同期整流用スイッチング素子に並列に接続された整流素子と、
前記同期整流用スイッチング素子を駆動するためのパルス幅変調手段と、
直流電圧変換回路の直流電圧変換結果の出力電圧から得られる第１の入力電圧と、予め定められた基準電圧としての第２の入力電圧と、電源投入時に電源電圧を緩やかに立ち上げるためのソフトスタート用信号としての第３の入力電圧とが入力され、前記第２及び第３の入力電圧のうち、低電圧の入力電圧と前記第１の入力電圧との差を検出して前記パルス幅変調手段に出力する誤差検出手段と、
前記第２の入力電圧と前記第３の入力電圧とを比較する電圧比較手段と、
前記電圧比較手段が、前記第３の入力電圧が前記第２の入力電圧より小さいことを示す場合に、前記同期整流用スイッチング素子をオフさせるためのオフ手段と、
を有することを特徴とする直流電圧変換回路。
【請求項９】
主スイッチング素子と、
同期整流用スイッチング素子と、
前記同期整流用スイッチング素子に並列に接続された整流素子と、
前記同期整流用スイッチング素子を駆動するためのパルス幅変調手段と、
直流電圧変換回路の直流電圧変換結果の出力電圧から得られる第１の入力電圧と、予め定められた基準電圧としての第２の入力電圧と、電源投入時に電源電圧を緩やかに立ち上げるためのソフトスタート用信号としての第３の入力電圧とが入力され、前記第２又は第３の入力電圧のうち、低電圧の入力電圧と前記第１の入力電圧との差を検出して前記パルス幅変調手段に出力する誤差検出手段と、
前記予め定められた基準電圧と異なる第２の基準電圧と前記第３の入力電圧とを比較する電圧比較手段と、
前記電圧比較手段が、前記第３の入力電圧が前記第２の入力電圧より小さいことを示す場合に、前記同期整流用スイッチング素子をオフさせるためのオフ手段と、
を有することを特徴とする直流電圧変換回路。
【請求項１０】
前記ソフトスタート用信号としての第３の入力電圧が、定電流源によって一定の電流が流し込まれるコンデンサの両端の電圧として与えられることを特徴とする請求項８又は９記載の直流電圧変換回路。
【請求項１１】
主スイッチング素子と、
同期整流用スイッチング素子と、
前記同期整流用スイッチング素子に並列に接続された整流素子と、
直流電圧変換回路の起動時に計時を開始し、一定時間経過後に前記計時を停止するタイマ手段と、
前記タイマ手段の動作中は前記同期整流用スイッチング素子をオフさせるためのオフ手段と、
を有することを特徴とする直流電圧変換回路。
【請求項１２】
前記直流電圧変換回路はさらに、
前記同期整流用スイッチング素子を駆動するためのパルス幅変調手段と、
前記直流電圧変換回路の直流電圧変換結果の出力電圧から得られる第１の入力電圧と、予め定められた基準電圧の値で飽和する直流電圧変換回路に対する電源投入時のソフトスタート用信号としての第２の入力電圧とが入力され、前記第２の入力電圧と前記第１の入力電圧との差を検出して、前記パルス幅変調手段に出力する誤差検出手段と、
を有することを特徴とする請求項１１記載の直流電圧変換回路。
【請求項１３】
前記オフ手段は、前記直流電圧変換回路の起動時に前記同期整流用スイッチング素子を予め定められた一定期間、強制的にオフすることを特徴とする請求項８乃至１２記載の直流電圧変換回路。
【請求項１４】
前記直流電圧変換回路はさらに、
前記オフ手段の動作を、前記直流電圧変換回路の起動時のみに有効とさせる同期整流用スイッチング素子遮断動作有効化手段を有することを特徴とする請求項８乃至１３記載の直流電圧変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器などの電源用に用いられるＤＣ−ＤＣコンバータの制御回路に係り、更に詳しくは例えばノートパソコンなどの携帯型電子機器において、装置の電源用に搭載されている電池の電圧が変動しても、装置に供給する電圧の値を一定に保つためのＤＣ−ＤＣコンバータの制御回路に関する。
【０００２】
【従来の技術】
ノートパソコンなどの携帯型電子機器においては、搭載されている電池の放電が進むに従って電池の出力電圧が低下しても、装置に供給する電圧を一定に保つために降圧型のＤＣ−ＤＣコンバータが使用される。
【０００３】
図１３はそのような降圧型ＤＣ−ＤＣコンバータとその制御回路の回路図である。同図において入力電源１から負荷５に与えられる電力がＤＣ−ＤＣコンバータによって制御される。コンデンサ２（Ｃ2 ）はＱ１のＯＮ／ＯＦＦ動作で発生する矩形波電流分を除去するためのものであるが、入力電源１の出力インピーダンスが充分小さければ必要ない。トランジスタ３（Ｑ1 ）はＤＣ−ＤＣコンバータにおけるスイッチング用のメイントランジスタであり、そのオン時間が例えばＰＷＭ制御によって制御されることにより、負荷５に与えられる電力が調整される。インダクタンス４（Ｌ1 ）は平滑リアクトルであり、コンデンサ６（Ｃ1 ）は平滑コンデンサである。ダイオード７（Ｄ1 ）は整流用のフライホイールダイオードである。
【０００４】
トランジスタ３のオン期間において、入力電源１からの電流は平滑リアクトル４を介して負荷５、およびコンデンサ６に供給される。トランジスタ３がオフの期間においては、平滑リアクトル４に蓄えられていたエネルギーがコンデンサ６、フライホイールダイオード７を介して流れることによって、負荷５に対して電力が供給される。
【０００５】
図１３においてＤＣ−ＤＣコンバータの制御回路は、基本的には電圧誤差を増幅するためのアンプ１０、コンパレータ１１、三角波発生器１２、およびドライバ１３によって構成される。
【０００６】
アンプ１０は、一定の基準電圧Ｖref とＤＣ−ＤＣコンバータの出力のフィードバック電圧との差を増幅するものである。
コンパレータ１１は３つの入力を持つコンパレータであり、そのうちの２つの非反転入力にはアンプ１０の出力とソフトスタート（ＳＳ）電圧（コンデンサＣの端子電圧）とがそれぞれ入力され、反転入力には三角波発生器１２の出力が入力される。そしてコンパレータ１１は、２つの非反転入力のうちで電圧値の低い入力と反転入力とを比較して、電圧値の低い非反転入力の方が反転入力より大きい時にはＨを、また逆の場合にはＬを出力する。
【０００７】
ＳＳ電圧としては、定電流源１４からの電流によって充電されるコンデンサ１５の端子電圧が与えられる。ＤＣ−ＤＣコンバータの起動にあたっては、図示しないスイッチ回路によってコンデンサ１５の両端はショートされ、コンバータの起動時にＳＳ電圧は零から、例えば一定の傾きで上昇する。
【０００８】
コンパレータ１１の出力は、ドライバ１３を介してＤＣ−ＤＣコンバータのメイントランジスタ３のゲート信号として与えられる。トランジスタ３はｎチャネル型ＦＥＴであるから、ドライバ１３の出力がＨ、すなわちコンパレータ１１がＨを出力している期間においてオンとなり、この期間において入力電源１から負荷５側に電流が供給される。
【０００９】
図１４は図１３におけるＤＣ−ＤＣコンバータ制御回路の動作を説明するタイムチャートである。同図において、ＤＣ−ＤＣコンバータ起動時における制御回路の動作を説明する。図１３においてコンパレータ１１にはソフトスタート用のＳＳ電圧が２つの非反転入力のうちの１つとして入力されているが、まずこのＳＳ電圧が入力されていないと仮定する。
【００１０】
図１４のｔ＝０でＤＣ−ＤＣコンバータが起動された瞬間には、コンバータの出力、すなわち負荷５に与えられる電圧は０であり、電圧誤差を増幅するアンプ（誤差増幅器）１０の反転入力端子への入力電圧は０となり、アンプ１０の出力は最大となっている。時間の経過につれてコンバータの出力電圧は上昇し、それに伴ってアンプ１０の出力も徐々に低下する。コンパレータ１１は、ＳＳ電圧の入力がない場合には、アンプ１０の出力と三角波発生器１２の出力とを比較して、アンプ１０の出力が大きい期間においてＨを出力し、その出力はドライバ１３を介してトランジスタ３をオンさせる信号となる。従ってＳＳ電圧の入力がない場合には、コンバータの起動直後にはトランジスタ３のオン時間は長くなり、オンデューティは１００％となる。従ってトランジスタ３および平滑リアクトル４に対して過大な突入電流が流れてしまうことになる。これを防止するためにコンパレータ１１に対してＳＳ電圧が入力される。
【００１１】
コンパレータ１１は、実際には２つの非反転入力端子に入力される信号のうち電圧値の低い信号と反転入力端子に加えられる三角波とを比較して、電圧値の低い非反転入力信号が三角波信号より大きな期間に限ってＨを出力する。ＳＳ電圧、すなわちコンデンサ１５の端子電圧は図１４に示すように時間と共に徐々に上昇し、その電圧が三角波電圧より大きくなる期間においてコンパレータ１１の出力、すなわちトランジスタ３のゲート制御信号はＨなる。そして時刻ｔc においてアンプ１０の出力電圧の方がコンデンサ１５の端子電圧より小さくなり、この時刻以降ではアンプ１０の出力が三角波の電圧より大きい期間においてコンパレータ１１の出力はＨとなる。このようにして一般的にコンパレータ１１の出力がＨとなる期間、すなわちトランジスタ３のオン時間はコンバータの起動時において徐々に長くなり、ソフトスタートが実現される。
【００１２】
しかしながら、図１３の回路では発明者がすでに次の先願において詳しく説明したように、電圧誤差増幅用のアンプの出力とソフトスタート用コンデンサの端子電圧とのクロスポイント、すなわち図１４の時刻ｔc はＤＣ−ＤＣコンバータの負荷の大きさに依存し、負荷が小さいほどその値は小さく、また負荷が大きいほど遅くなってしまい、ソフトスタート用コンデンサ１５の容量によってＤＣ−ＤＣコンバータの立ち上り特性自体を制御することは不可能であった。
【００１３】
先願：特開平９−１５４２７５号（特願平７−３０８８５６号）「直流−直流変換制御回路および直流−直流変換装置」
図１５はＤＣ−ＤＣコンバータとその制御回路の第２の従来例の回路図である。この回路の動作も上述の先願で詳細に説明されているため、ここでは簡単に説明する。
【００１４】
図１５において、図１３と比較すると、電圧誤差増幅用アンプ２０が３入力となっているのに対して、コンパレータ２１が逆に２入力となり、またＤＣ−ＤＣコンバータ側でフライホイールダイオード７と並列に同期整流用トランジスタ８（Ｑ2 、ｎチャネル型ＦＥＴ）が接続され、そのゲートに対してオン／オフの制御信号を与えるドライバ２４が追加されている点が基本的に異なっている。
【００１５】
図１５において電圧誤差増幅用アンプ２０に対しては非反転入力が２つ設けられており、そのうちの１つの入力として図１３ではコンパレータ１１に与えられていたソフトスタート電圧が入力されている。これに対してコンパレータ２１は、アンプ２０の出力と三角波発生器２２の出力とを比較して、アンプ２０の出力が三角波発生器１２の出力する三角波電圧より大きい期間において非反転出力をドライバ２３に与え、ドライバ２３の出力信号はトランジスタ３に対するゲート信号として与えられる。またコンパレータ２１の反転出力はドライバ２４を介してトランジスタ８のゲートに与えられ、この信号がＨの時にトランジスタ８はオンとなる。このトランジスタ８はトランジスタ３のオフの期間においてオンとされ、フライホイールダイオード７によるロスを防止することができるものであり、同期整流用トランジスタと呼ばれる。
【００１６】
図１５に示すように、ソフトスタート電圧を図１３のようにコンパレータ１１に対して入力させるのではなく電圧誤増幅用アンプ２０に入力させることによって、ＤＣ−ＤＣコンバータの起動時における出力電圧の立ち上り特性をソフトスタート用コンデンサ１５の定数変更だけでコンバータの負荷に依存することなく制御することが可能となったが、その詳細は前述の先願に充分に説明されており、また本発明の内容と直接に関連がないのでその説明は省略する。
【００１７】
【発明が解決しようとする課題】
前述のように図１３におけるコンパレータ１１への入力としてのソフトスタート電圧を図１５において電圧誤差増幅用アンプ２０の入力側に移すことよって、ＤＣ−ＤＣコンバータの立ち上り特性を負荷に依存することなく、ソフトスタート用コンデンサ１５の定数変更によって制御することが可能となったが、新たな問題点として図１５においてはコンバータの起動時に平滑リアクトル４、平滑コンデンサ６、および同期整流用トランジスタ８に振動（共振）電流が流れ、コンバータの出力電圧が瞬間的に過大となり、場合によっては負荷を破壊してしまうという問題が生じた。
【００１８】
図１６はこの問題点の説明図である。同図においてＤＣ−ＤＣコンバータの起動指示が与えられた後に、ソフトスタート用コンデンサ１５に対して定電流源１４からの充電が開始され、コンデンサ１５の（ＳＳ）端子電圧は直線的に上昇する。この時電圧誤差増幅用のアンプ２０の反転入力端子への入力電圧、すなわちＤＣ−ＤＣコンバータの出力電圧はアンプのゲインＲc ／ＲINに応じて上昇する。そして三角波発生器２２の発生する三角波と交差する所まで上昇するとコンパレータ２１の出力はＨとなり、ドライバ２３を介してメイントランジスタ３に対するオンの指示が出される。
【００１９】
メイントランジスタ（Ｑ1 ）３をオンさせるオン信号のパルス幅は、図１６に示すように最初のパルスより２つ目のパルスの方が幅が長くなる。ここでは２つだけしかパルスを示していないが、一般的には数個のパルスが発生し、そのパルス幅は段々と広がっていく。その結果ＤＣ−ＤＣコンバータの出力電圧も徐々に上昇し、遂にはソフトスタート用コンデンサの端子電圧と同じになった時点で入力側ではアンプ２０の出力を急激に減少させようとすることになるが、アンプ２０のゲインが大きく、応答が遅い、すなわち発振防止のためにＲc と直列のコンデンサＣc で位相を遅らせているために、アンプ２０の出力電圧はオーバシュートして、更に図１６のｔ2 の時間分だけ余分にオンしてしまうことになる。
【００２０】
その結果ＤＣ−ＤＣコンバータの出力電圧は更に上昇し、ソフトスタート用コンデンサ１５の端子電圧より大きくなるためアンプ２０の出力電圧は急激に減少し、その結果三角波発生器２２の出力する三角波より小さくなるため、コンパレータ２１の非反転出力はＬ、反転出力はＨとなり、それぞれドライバ２３，２４を介してメイントランジスタ３をオフ、同期整流用トランジスタ８をオンとさせる。
【００２１】
同期整流用トランジスタ８がオンとなるため、メイントランジスタ３が余分にオンした時間すなわちｔ2 の時間分において平滑リアクトル４に蓄えられたエネルギーは平滑コンデンサ６、同期整流用トランジスタ８を経由するルートに流れ、平滑リアクトルＬと平滑コンデンサＣとによる電流振動（共振）が発生し、コンバータ出力電圧は図１６に示すようにメイントランジスタ３がオフの期間において急激に上昇し、最悪の場合には負荷の最大定格を越えてしまい、負荷を破壊してしまうという問題点を生じることがある。
【００２２】
このような現象をなくすために、アンプ２０のゲインを小さくすることにより、アンプの出力電圧に図１６に示すようなオーバシュートを生じさせなくすることができ、ＤＣ−ＤＣコンバータの出力電圧の振動を防止することができるが、そのような場合にはアンプの応答特性が悪くなるため、急激な負荷変動時のコンバータの応答速度が悪くなるという問題点があった。
【００２３】
本発明は、ＤＣ−ＤＣコンバータの起動時に同期整流用トランジスタをある一定時間強制的にオフさせることによって、コンバータの出力電圧に大きな振動を生ずることなく、安定に立ち上げることができるＤＣ−ＤＣコンバータの制御回路を提供することを目的とする。
【００２４】
【課題を解決するための手段】
図１は本発明の原理構成ブロック図である。同図はフライホイールダイオード７と並列に同期整流用トランジスタ８が接続されたＤＣ−ＤＣコンバータの制御回路の原理構成ブロック図である。
【００２５】
図１において、ＤＣ−ＤＣコンバータの制御回路３０の内部には、同期整流用トランジスタ遮断手段３１が備えられる。この同期整流用トランジスタ遮断手段３１は、ＤＣ−ＤＣコンバータの起動時のある一定時間の間だけ、同期整流用トランジスタ８を強制的にオフとさせるものである。
【００２６】
本発明の実施形態におけるＤＣ−ＤＣコンバータ制御回路には、更にＤＣ−ＤＣコンバータのメイントランジスタ３のオン／オフをＰＷＭ制御するための誤差増幅手段が備えられる。この誤差増幅手段には、ＤＣ−ＤＣ変換結果の出力電圧から得られる第１の入力電圧と、あらかじめ定められた基準電圧としての第２の入力電圧と、ＤＣ−ＤＣコンバータに対する電源投入時のソフトスタート用信号としての第３の入力電圧とが入力され、第２，第３の入力電圧のうちで電位が低い入力電圧と第１の入力電圧との差が増幅されてＰＷＭ制御のために出力される。
【００２７】
本発明の同期整流用トランジスタ遮断手段３１は、例えば前述の誤差増幅手段への第２の入力電圧と第３の入力電圧とを比較する電圧比較手段と、第３の入力電圧の方が第２の入力電圧より小さい時に同期整流用トランジスタをオフさせるドライバ手段とを備えるように構成される。
【００２８】
また本発明のＤＣ−ＤＣコンバータ制御回路は、前述の３入力の誤差増幅手段に代えて２つの入力のみを持つ誤差増幅手段を備えることもできる。この誤差増幅手段には、ＤＣ−ＤＣ変換結果の出力電圧から得られる第１の入力電圧と、ＤＣ−ＤＣコンバータに対する電源投入時のソフトスタート用信号として、あらかじめ定められた基準電圧の値で飽和する第２の入力電圧とが入力され、第２の入力電圧と第１の入力電圧の差が増幅されてＰＷＭ制御のために出力される。
【００２９】
以上のように本発明によれば、ＤＣ−ＤＣコンバータの起動時においてある一定時間の間、同期整流用トランジスタを強制的にオフとさせることによって、平滑リアクトルおよび平滑コンデンサを通る共振ルートが遮断され、コンバータの出力電圧の振動を防止することが可能となる。
【００３０】
【発明の実施の形態】
図２は本発明におけるＤＣ−ＤＣコンバータとその制御回路の基本構成を示す回路図である。同図において図１５と同じ部分には同じ符号を付してある。図１５と異なる部分として起動時検出回路２５が新たに備えられ、また同期整流用トランジスタ８に対するゲート制御信号を出力するドライバ２６に、コンパレータ２１の反転出力が入力される非反転入力端子に加えて、起動時検出回路２５の出力が入力される反転入力端子が備えられている点が異なっている。なお図２においてアンプ２０に対するＲIN，Ｒc 、およびＣc （図１５に図示）は省略されている。後述する図４以下の実施形態回路図においても同様である。
【００３１】
図３は図２の制御回路の動作説明図である。同図において図２の起動時検出回路２５の出力は、例えばＤＣ−ＤＣコンバータの起動指示が与えられる以前にＨとされ、起動指示後も時間τだけＨとなっているものとする。そこで図１６で説明したようにアンプ２０の出力電圧にオーバシュートが生じても、コンバータに対する起動指示が与えられてから時間τの間だけはコンパレータ２１の反転出力Ｈを打ち消すための信号が起動時検出回路２５からドライバ２６の反転入力に与えられることによって、トランジスタ２６の出力はＬのままとなり、同期整流用トランジスタ８はこの期間においてオンとなることはない。従って平滑リアクトル４、平滑コンデンサ６、および同期整流用トランジスタ８を通る共振電流のループは遮断され、ＤＣ−ＤＣコンバータの出力電圧に図１６に示すような振動は生じないことになる。
【００３２】
図４は本発明のＤＣ−ＤＣコンバータの制御回路の第１の実施形態の回路図である。同図においては、図３の起動時検出回路２５がコンパレータ２７によって実現されている。コンパレータ２７には、アンプ２０の一方の非反転入力に接続されている基準電圧Ｖref と、他方の非反転入力に接続されているソフトスタート電圧Ｖssとが入力され、コンパレータ７はＤＣ−ＤＣコンバータの起動時、すなわち基準電圧Ｖref よりソフトスタート電圧が小さい間Ｈを出力し、ドライバ２６の出力をＬとさせて、同期整流用トランジスタ８をオフとさせる。
【００３３】
図５はＤＣ−ＤＣコンバータとその制御回路の第２の実施形態の回路図である。同図を図４の第１の実施形態と比較すると、コンパレータ２８の＋入力端子には図４の基準電圧Ｖref に代わって異なる基準電圧Ｖref ′が接続され、コンパレータ２８はコンバータの起動時においてソフトスタート電圧が基準電圧Ｖref ′の値に達するまでＨを出力し、ドライバ２６の出力をＬとさせ、同期整流用トランジスタ８をオフさせる動作を行う。
【００３４】
図６はＤＣ−ＤＣコンバータとその制御回路の第３の実施形態の回路図である。同図を図２の基本構成図と比較すると、起動時検出回路２５がＤＣ−ＤＣコンバータ起動信号によって定電流源１４と共に起動されるタイマ回路３５によって構成されている点が異なっている。
【００３５】
図７は図６の第３の実施形態におけるタイマ回路の構成例の回路図である。同図においてタイマ回路はコンパレータ３６、ＤＣ−ＤＣコンバータ起動信号によって起動される定電流源３７、定電流源の電流が流れ込むコンデンサ３８、コンパレータ３６に設定電圧Ｖref を与える電源３９から構成されている。コンパレータ３６はＤＣ−ＤＣコンバータの起動後、時間的に徐々に上昇するコンデンサ３８の端子電圧が設定電圧Ｖset に達するまでＨを出力し、トランジスタ２６の出力をＬとさせ、同期整流用トランジスタ８をオフとさせる。
【００３６】
図８は図６の第３の実施形態におけるタイマ回路の異なる構成例の回路図である。同図を図７の構成例と比較すると、定電流源３７に代わってＤＣ−ＤＣコンバータの起動信号の入力時にオンされるスイッチ４０と、抵抗４１が備えられている点が異なっている。その動作は図７と同様であり、コンデンサ３８の端子電圧が設定電圧Ｖset に達するまでコンパレータ３６はＨを出力し、同期整流用トランジスタ８をオフとさせる。
図９はＤＣ−ＤＣコンバータとその制御回路の第４の実施形態の回路図である。同図を図６に示した第３の実施形態と比較すると、タイマ回路３５の出力側に、ＤＣ−ＤＣコンバータ起動信号がＨである期間に限ってタイマ回路３５の出力を有効とするアンドゲート４２が備えられている点のみが異なっている。ＤＣ−ＤＣコンバータ起動信号が、図３で説明した起動時検出回路の出力と同様に、ＤＣ−ＤＣコンバータの起動指示の時点以後において時間τだけＨとなっている信号であるとすると、この期間においてタイマ回路３５の出力は有効とされ、アンドゲート４２を介してドライバ２６の出力をＬとさせ、同期整流用トランジスタ８をオフとさせる。
【００３７】
図１０は図４〜図６、および図９の各実施形態における誤差増幅用３入力アンプの回路図である。同図において２つの非反転入力端子からの入力信号は並列に接続された２つのＰＮＰトランジスタ４３ａ，４３ｂのベースに与えられ、２つの非反転入力のうち低電位の入力が有効となる形式でアンプが動作する。
【００３８】
図１１はＤＣ−ＤＣコンバータとその制御回路の第５の実施形態の回路図である。同図を図２の基本構成の回路図と比較すると、電圧誤差を増幅するアンプ２０、すなわち２つの非反転入力と１つの反転入力とを有する３入力のアンプに代わって、反転入力と非反転入力とがそれぞれ１つずつ２入力のアンプ４５が備えられている点が基本的に異なっている。このアンプ４５の反転入力に対しては、図２などと同様にＤＣ−ＤＣコンバータの出力電圧から得られる電圧が入力される。非反転入力に対しては、ソフトスタート用の電圧を与えるコンデンサ１５の端子電圧と並列にアンプ４６とダイオード４７とによって構成される回路が接続される。
【００３９】
アンプ４６の非反転入力端子に接続される基準電圧は、図２などにおけるアンプ２０の非反転入力の１つに接続される基準電圧と同じものである。ＤＣ−ＤＣコンバータの起動時において、定電流源１４からの電流によってコンデンサ１５の端子電圧が徐々に上昇する期間においては、アンプ４６は基準電圧Ｖref とソフトスタート電圧Ｖssとの差に比例する電圧を出力する動作のみを行い、ＤＣ−ＤＣコンバータの制御には何らの役割も果たさない。Ｖssが基準電圧Ｖref の値に達すると、アンプ４６の２つの入力端子に加えられる入力電圧の差は０となり、定電流源１４からの電流はダイオード４７を介してアンプ４６側に流れ込むのみとなり、ソフトスタート用コンデンサ１５の端子電圧はＶref の値で一定となる。
【００４０】
図１２はＤＣ−ＤＣコンバータとその制御回路の第６の実施形態の回路図である。同図を図１１の第５の実施形態と比較すると、アンプ４５の非反転入力端子にソフトスタート用コンデンサ１５と並列に接続されているアンプ４６、およびダイオード４７の回路に代わって、第２の定電流源４８と第２の定電流源４８の起動を制御するアンプ４９が接続されている点が異なっている
アンプ４９の反転入力端子には基準電圧Ｖref が接続されており、定電流源１４からの電流によってソフトスタート用コンデンサ１５の端子電圧が徐々に上昇し、基準電圧Ｖref の値に達した時点でアンプ４９の出力は０となり、この時点で第２の定電流源４８は起動される。この第２の定電流源４８の電流値を定電流源１４の電流値と同一とすることにより、コンデンサ１５の端子電圧が基準電圧Ｖref に達した時点以降は、定電流源１４からの電流は第２の定電流源４８にそのまま流れ込むことになり、コンデンサ１５の端子電圧はＶref の値で一定となる。
【００４１】
以上においては、例えば図２などにおいて誤差増幅用アンプ２０の入力端子への接続法として、アンプの−端子にＤＣ−ＤＣコンバータの出力、２つの＋端子のそれぞれにソフトスタート電圧Ｖss、基準電圧Ｖref を接続するものとしたが、これらの入力をそれぞれアンプの＋，−、および−端子に接続し、アンプの出力をコンパレータの入力端子のうちの−端子に接続しても、同様の機能が実現されることは当然である。
【００４２】
【発明の効果】
以上詳細に説明したように、本発明によればＤＣ−ＤＣコンバータの起動時に同期整流用トランジスタを強制的にオフとすることによって、ＤＣ−ＤＣコンバータの出力電圧に表れる振動を防止することができ、出力電圧の振動による負荷の破壊などを防止することが可能になる。この場合誤差増幅用のアンプのゲインを小さくする必要はなく、急激な負荷の変動時においてもＤＣ−ＤＣコンバータの応答速度を低下させることはなく、ＤＣ−ＤＣコンバータの実用的な性能の向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理構成ブロック図である。
【図２】本発明のＤＣ−ＤＣコンバータ制御回路の基本構成を示す回路図である。
【図３】図２の基本構成における動作を示すタイムチャートである。
【図４】ＤＣ−ＤＣコンバータとその制御回路の第１の実施形態の構成を示す回路図である。
【図５】ＤＣ−ＤＣコンバータとその制御回路の第２の実施形態の構成を示す回路図である。
【図６】ＤＣ−ＤＣコンバータとその制御回路の第３の実施形態の構成を示す回路図である。
【図７】図６の第３の実施形態におけるタイマ回路の構成例を示す図である。
【図８】図６の第３の実施形態におけるタイマ回路の異なる構成例を示す図である。
【図９】ＤＣ−ＤＣコンバータの第４の実施形態の構成を示す回路図である。
【図１０】誤差増幅用３入力アンプの回路図である。
【図１１】ＤＣ−ＤＣコンバータの第５の実施形態の構成を示す回路図である。
【図１２】ＤＣ−ＤＣコンバータの第６の実施形態の構成を示す回路図である。
【図１３】ＤＣ−ＤＣコンバータの制御回路の従来例を説明する図である。
【図１４】図１３の制御回路の動作を説明するタイムチャートである。
【図１５】ＤＣ−ＤＣコンバータ制御回路の第２の従来例を説明する図である。
【図１６】図１５の従来例における問題点を説明するタイムチャートである。
【符号の説明】
１  入力電源
２  リップル除去用コンデンサ
３  メイントランジスタ
４  平滑リアクトル
５  負荷
６  平滑コンデンサ
７  フライホイールダイオード
８  同期整流用トランジスタ
１２，２２  三角波発生器
２０  誤差増幅用アンプ
２１  コンパレータ
２３，２４，２６  ドライバ
２５  起動時検出回路
３０  ＤＣ−ＤＣコンバータ制御回路
３１  同期整流用トランジスタ遮断手段
３５  タイマ回路
【図１】
0003957019.tif 000002
【図２】
0003957019.tif 000003
【図３】
0003957019.tif 000004
【図４】
0003957019.tif 000005
【図５】
0003957019.tif 000006
【図６】
0003957019.tif 000007
【図７】
0003957019.tif 000008
【図８】
0003957019.tif 000009
【図９】
0003957019.tif 000010
【図１０】
0003957019.tif 000011
【図１１】
0003957019.tif 000012
【図１２】
0003957019.tif 000013
【図１３】
0003957019.tif 000014
【図１４】
0003957019.tif 000015
【図１５】
0003957019.tif 000016
【図１６】
0003957019.tif 000017