(57)【特許請求の範囲】
【請求項１】
ヘッダ・フィールドとデータ・フィールドと含むフレーム形式のデータを表す記号から成るデジタル信号である、最適な信号品質指標のための第１の成分ＰＣＳと、次善の信号品質指標のための第２の成分ＤＣＳを用いて、パルス変調によりエンコードされた信号のパルス位置を決定する装置１０１であって、
前記第１の成分ＰＣＳの少なくとも１記号と、前記第２の成分ＤＣＳの少なくとも１記号の受信に応答して、前記パルス位置を表す値ＤＤＳを提供する確率テーブル１１０を含む決定ユニット１１８を含む装置。
【請求項２】
前記第１の成分ＰＣＳの少なくとも１記号を記憶する第１の記憶ユニット１０２と、
前記第２の成分ＤＣＳの少なくとも１記号を記憶する第２の記憶ユニット１０４と
を含む、請求項１記載の装置。
【請求項３】
前記パルス位置ＤＤＳが最も起こり得るパルス位置である、請求項１記載の装置。
【請求項４】
前記確率テーブル１１０がベイズの確率にもとづく、請求項１記載の装置。
【請求項５】
前記確率テーブル１１０が、対角的に非対称なテーブルを含む非対称テーブルである、請求項１記載の装置。
【請求項６】
前記第１の成分ＰＣＳが正当な記号を示す場合、前記第２の成分ＤＣＳが前記値に影響を及ぼさない、請求項５記載の装置。
【請求項７】
前記第１の成分ＰＣＳの品質が、前記第２の成分ＤＣＳの品質よりも優れている、請求項１記載の装置。
【請求項８】
前記確率テーブル１１０が、対角的に対称なテーブルを含む対称テーブルである、請求項１記載の装置。
【請求項９】
前記確率テーブル１１０が３次元以上を有する、請求項１記載の装置。
【請求項１０】
前記確率テーブル１１０が、読出し専用メモリＲＯＭ及びランダム・アクセス・メモリＲＡＭなどのメモリ１１８内に記憶可能で、２つ以上の確率テーブル１１０が使用可能である、請求項１記載の装置。
【請求項１１】
前記決定ユニット１１８が、確率にもとづく公式である事前に記憶された公式により前記パルス位置ＤＤＳを導出し、前記第１の成分ＰＣＳの前記少なくとも１記号及び前記第２の成分ＤＣＳの前記少なくとも１記号が、前記公式の入力としての信号値を表す、請求項１記載の装置。
【請求項１２】
不当な記号を検出する手段１２２を含む、請求項１記載の装置。
【請求項１３】
不当な記号を検出する前記手段１２２が、論理回路１２２または前記確率テーブル１１０の拡張部分である、請求項１２記載の装置。
【請求項１４】
前記信号が赤外線信号を含む、請求項１記載の装置。
【請求項１５】
前記パルス変調が４−ＰＰＭ変調を含むパルス位置変調ＰＰＭである、請求項１記載の装置。
【請求項１６】
ヘッダ・フィールドとデータ・フィールドと含むフレーム形式のデータを表す記号から成るデジタル信号である、最適な信号品質指標のための第１の成分ＰＣＳと、次善の信号品質指標のための第２の成分ＤＣＳを用いて、パルス変調によりエンコードされた信号のパルス位置を決定する方法であって、
前記第１の成分ＰＣＳの少なくとも１記号と、前記第２の成分ＤＣＳの少なくとも１記号の受信に応答して、確率テーブル１１０を介して、前記パルス位置を表す値ＤＤＳを提供するステップを含む方法。
【請求項１７】
前記第１の成分ＰＣＳの少なくとも１記号を記憶するステップと、
前記第２の成分ＤＣＳの少なくとも１記号を記憶するステップと
を含む、請求項１６記載の方法。
【請求項１８】
ヘッダ・フィールドとデータ・フィールドと含むフレーム形式のデータを表す記号から成る、少なくとも２つのデジタル信号Ｓの品質を決定するステップを含む受信方法であって、
定義パルス幅につき、各デジタル信号Ｓのｎ個（ｎ≧１）のサンプルをサンプリングするステップと、
各サンプリングされた成分のパルスのエッジを検出するステップと、
検出された前記エッジ間のクロック・サイクルを計数するステップと、
計数された前記クロック・サイクルＥＥＣを記憶済みの基準値ＥＥＣ0と比較し、各デジタル信号Ｓの瞬間品質の指標として、偏差値ＲＪを出力するステップと、
前記偏差値ＲＪを、絶対偏差値ＬＰＪを提供する絶対値リミッタ・ユニット４２に供給し、前記絶対偏差値ＬＰＪを、前記絶対値偏差値ＰＪを出力する記憶ラッチ４３に供給するステップと、
前記絶対偏差値ＰＪを、信号品質指標Ｊを出力する漏洩積分器５０に供給するステップと、
前記少なくとも２つのデジタル信号から、最適な信号品質指標ＰＣＳ及び次善の品質指標ＤＣＳを有する信号を検出し、それぞれを第１成分ＰＣＳ及び第２成分ＤＣＳとして定義するステップと、
前記第１の成分ＰＣＳ及び前記第２の成分ＤＣＳを選択するステップと
を含む方法。
【請求項１９】
請求項１乃至請求項１５のいずれかに記載の装置１０１と、少なくとも２つの成分Ｓの品質を決定するチャネル・マルチプレクサ７０とを含む受信機システム８０であって、前記チャネル・マルチプレクサ７０が、
クロック・サイクルＣＬＫを用いて、定義パルス幅につき、少なくとも２つのデジタル信号Ｓの一方のｎ個（ｎ≧１）のサンプルをサンプリングするサンプラ１０と、
サンプリングされた各デジタル信号のパルスのエッジを検出するエッジ検出器２０と、
前記エッジ検出器により検出されたエッジ間の前記クロック・サイクルを計数するカウンタ３０と、
計数された前記クロック・サイクルＥＥＣを記憶済みの基準値ＥＥＣ0と比較し、前記デジタル信号Ｓの瞬間品質の指標として、偏差値ＲＪを提供する偏差検出器４０と、
前記少なくとも２つのデジタル信号から、最適な信号品質指標ＰＣＳ及び次善の品質指標ＤＣＳを有する信号を検出し、それぞれを第１成分ＰＣＳ及び第２成分ＤＣＳとして定義する最小−最大値検出器７２と、
前記装置１０１への入力として供給可能な前記第１の成分ＰＣＳ及び第２の成分ＤＣＳを選択するダイバーシティ・マルチプレクサ７４と
を含む受信機システム。
【請求項２０】
ヘッダ・フィールドとデータ・フィールドと含むフレーム形式のデータを表す記号から成るデジタル信号である、最適な信号品質指標のための第１の成分ＰＣＳと、次善の信号品質指標のための第２の成分ＤＣＳを用いて、パルス変調によりエンコードされた信号のパルス位置を決定するプログラムであって、該プログラムがコンピュータに、
前記第１の成分ＰＣＳの少なくとも１記号と、前記第２の成分ＤＣＳの少なくとも１記号の受信に応答して、確率テーブル１１０を介して、前記パルス位置を表す値ＤＤＳを提供する機能を実現させるプログラム。
【請求項２１】
請求項２０に記載の前記プログラムを記録したコンピュータ可読記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス変調によりエンコードされた信号のパルス位置を決定する装置及び方法に関する。
【０００２】
【従来の技術】
配線、ファイバ、無線周波（ＲＦ）または赤外線などの、チャネルまたは媒体を介するデータ信号の伝送に影響を及ぼす幾つかの要因が存在する。本発明は多様な信号処理アプリケーションにおいて適用可能であり、伝送チャネルには無関係であるが、無線光通信への適用に注目して述べられる。
【０００３】
今日、多くの装置及びほとんどのモバイル・コンピュータが、通信リンクのための無線赤外線機構を装備している。従来赤外線リンクは、それらが指向性または無指向性のいずれの送信機及び受信機を使用するか、及び受信機と送信機との間の妨害のない見通し線経路に頼るか否かに従い、分類されてきた。現在、有向見通し線リンク（line-of-sight link：以下ではＬＯＳと略記する）は、最も広範に使用されている。これらは指向性送信機及び受信機を使用するので、経路損失は最小化され、多重路歪みが通常無視できる。赤外線信号を送信及び受信できるユニットは、トランシーバまたはトランシーバ・モジュールと呼ばれる。実際の無線赤外線トランシーバ・モジュールは、しばしば１個の受光器（フォトダイオード（ＰＤ）など）及び１個の発光器（発光ダイオード（ＬＥＤ）など）の使用に制限される。
【０００４】
赤外線データ通信標準化団体（略してＩｒＤＡ）が、モバイル装置間のデータ通信のために、短距離２地点間無線赤外線リンクを形成する規格を開発した。更に、長い距離及び角度のある範囲でのマルチポイント接続性の可能性を導入する規格"拡張赤外線"（ＡＩｒ）が存在する。ＩｒＤＡ−ＡＩｒ規格の現状は、延長された伝送距離及び１２０度までの角度範囲（発光／受光特性）を有する単一のトランシーバ・モジュールと、物理層機能及び媒体アクセス制御を処理する標準の制御装置とを意味する。
【０００５】
しかしながら、こうした単一のトランシーバ・モジュールの感度は、ＬＯＳ条件の損失の下で動作するには不十分であり、限られた角度範囲は、数台のモバイル装置を有する会議用テーブルの状況において、完全なＬＯＳ接続性を提供するには不十分である。このことは、例えば"ブルートゥース"規格などにもとづく、近々登場する無線リンクを有するモバイル装置に比較して、赤外線通信を使用するモバイル装置の重大な欠点を表す。赤外線リンクを使用するネットワーク・アクセス装置は、同様の制約を被ることになる。
【０００６】
原理的には、異なる方向に向けられたフォトダイオード・アレイからの出力信号の重み付けアナログ結合を適用することにより（ダイバーシティ受信）、角度範囲及び信号品質を改善することが可能である。しかしながら、３６０度の視野を有するフォトダイオード・アレイを統合トランシーバ・モジュール内に一体化することは、コストを増加させ、また視野を妥協することなしには、モバイル装置内に配置することが困難な大きなコンポーネント・サイズを招いてしまう。更に、フォトダイオードをモバイル装置内の別々の位置に配置し、それらを伝送線路により接続すると、フォトダイオードにより生成された弱いアナログ信号に干渉する外部雑音を拾うことになり、これは実現可能でない。
【０００７】
米国特許第５５６６０２２号は、赤外線通信システムに関する。このシステムは、自由大気を通じて赤外線信号を送受信する複数の赤外線トランシーバを含む。回路が受信信号の到来方向を決定し、この情報を位置決め及びそれぞれの赤外線送信機を制御するために、専用論理制御装置（ＤＬＣ：dedicated logic controller）に提供する。
【０００８】
M. R. Pakravan及びM. Kavehardによる論文"Design Considerations for Broadband Indoor Infrared Wireless Communication Systems"、International Journal of Wireless Information Networks、Vol. 2、No. 4、1995は、受信機方向及び視野がチャネル・パラメータに及ぼす影響について述べている。
【０００９】
A. P. Tang、P. Tang、J. M. Kahn、Keang-Po Hoによる論文"Wireless Infrared Communication Links using Multi-Beam Transmitters and Imaging Receivers"、the IEEE International Conference on Communications、June 23-27、1996、Dallasでは、赤外線リンク内のイメージング受信機の使用が分析されている。
【００１０】
IEEE Transactions on Communicationsに提出されたJ. B. Carruthers及びJ. M. Kahn、University of California、Berkeleyによる研究報告書"Angle Diversity for Nondirected Wireless Infrared Communication"は、複数要素アングル・ダイバーシティ・システムの実際の問題点について述べている。残念ながら、この報告書は現問題に対する実用的な解決策を提供しない。なぜなら、これはアナログ高次信号選択／集中手法と組み合わされた、非常に複雑で高価な光受信機アレイにもとづくからである。
【００１１】
R. T. Valadas、A. R. Tavares、A. M. de Oliveira Duarteによる論文"Angle Diversity to Combat the Ambient Noise in Indoor optical Wireless Communication System"、International Journal of Wireless Information Networks、Vol. 4、No. 4、1997は、幾つかのフォトダイオードのアナログ電流にもとづき、幾つかの信号対雑音比を予測する理論的なアプローチを提案する。
【００１２】
幾つかの前述の文書は、幾つかの理論的なアプローチ及びシミュレーションについて述べているが、既知の技術的な問題に対する実用的な解決策を提供しない。
【００１３】
伝送媒体を介するデータ信号の伝送は、位相及び振幅歪みを引き起こし、更に雑音が追加されるので、デジタル信号の受信を確実且つ迅速な方式で改善する革新的な方法が求められている。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、従来技術の欠点を克服することである。
【００１５】
本発明の別の目的は、パルス変調によりエンコードされた信号のパルス位置を決定する装置及び方法を提供することである。
【００１６】
更に本発明の別の目的は、受信信号の信号対雑音比（ＳＮＲ）を向上させることである。
【００１７】
更に本発明の別の目的は、より確実な通信リンクを達成することである。
【００１８】
更に本発明の別の目的は、十分なまたは従来の構成に比較して優れた接続有効範囲を提供する、受信機システム及び方法を提供することである。
【００１９】
【課題を解決するための手段】
これらの目的を達成する本発明が、特許請求の範囲で定義される。そこでは、パルス変調によりエンコードされた信号のパルス位置を決定する装置及び方法が定義される。
【００２０】
信号は少なくとも２つの要素、すなわち、第１のデジタル信号及び第２のデジタル信号を有する。第１のデジタル信号は、最適な信号品質を有する信号と見なされ、第２のデジタル信号は次善の信号品質を有する信号と見なされる。これらのデジタル信号は、フレーム形式のデータを表す記号から成り、各フレームは少なくとも、プリアンブルを含むヘッダ・フィールドと、データ・フィールドとを含む。ここで各受信デジタル信号は、同一のデータを含むと仮定される。なぜなら、各信号は同一の発信源、すなわち同一の送信機から到来するからである。受信信号が異なる送信機から発信される場合には、全ての送信信号が同一の標準化フレーム形式に遵守すると仮定される。
【００２１】
本願は、本願と同日出願の別の特許出願"APPARATUS AND METHOD FOR DETERMING THE QUALITY OF A DEGITAL SIGNAL"に関連する。左記の出願では、デジタル信号の品質を決定する方法、並びに、少なくとも最適な信号品質を有する信号（１次チャネル信号（ＰＣＳ）とも呼ばれる）、及び次善の信号品質を有する信号（ダイバーシティ・チャネル信号（ＤＣＳ）とも呼ばれる）の選択方法について開示している。これらの信号は続く処理のために選択されるのに対して、３つの赤外線チャネルの場合には、最悪の信号が捨てられる。２つの信号だけの使用は、見通し線操作によるシステムでは、最大でも２つのトランシーバが有意な信号パワーを検出するという考えにもとづき、正当化される。選択された２つの信号の各々に対して、受信記号が一時的にレジスタまたは記憶ユニットに記憶される。正しくまたは不正に受信された記号の可能な組み合わせの各々に対して、すなわち、４−ＰＰＭ（４スロット・パルス位置変調）では、２8すなわち２５６の組み合わせの各々に対して、ベイズ（Bayes）の確率規則にもとづき、最も起こり得る正しい記号が決定し、確率テーブルの形式でメモリに記憶され、読出される。確率テーブルはまた、最も起こり得る正しい記号を計算する別個の論理回路により実現されてもよい。換言すると、最大の経験的確率を有する記号が導出され、これが実際に送信された最も起こり得る記号を表し、続く処理のために使用される。その際、各４−ＰＰＭ記号が固有のパルス位置を表す。パルス位置が少なくとも２つのデジタル記号から導出されるとき、少なくとも３ｄＢまでの信号対雑音比（ＳＮＲ）の有効増加が実現される。
【００２２】
確率テーブルが非対称テーブル、好適には対角的に非対称のテーブルとき、テーブルの内容が現実的な条件に適するという利点が生じ、最適なデジタル信号及び次善のデジタル信号を得ることができる。第１のデジタル信号が正当な記号を示す、すなわち、第１のデジタル信号が雑音により歪められたり、影響されたりしないか、雑音が送信信号を別の正当な信号に変更する場合、第２のデジタル信号（歪められているかもしれない）はパルス位置の決定結果に影響しない。第１のデジタル信号の品質が、第２のデジタル信号の品質よりも優れている場合、非対称テーブルが最適に使用される。デジタル信号が等品質の場合にも、非対称テーブルは大きな性能劣化を伴わずに、適用可能である。
【００２３】
２つの受信信号の品質がほぼ同一の場合、対称テーブルが有利に使用される。
【００２４】
従って、２つ以上の確率テーブルの組み合わせ、または非対称テーブルと対称テーブルの組み合わせが、様々なチャネル条件の下でパルス位置を決定する能力を改善する。
【００２５】
３次元以上を有する確率テーブルを使用することも可能である。こうしたケースでは、３つ以上の信号がパルス位置を決定するために使用される。
【００２６】
確率テーブルは、読出し専用メモリ（ＲＯＭ）またはランダム・アクセス・メモリ（ＲＡＭ）などの、単純なメモリ内に記憶され得る。
【００２７】
不当な記号が論理回路または確率テーブルの拡張部分により検出される場合、この情報を続く伝送において、例えばデータ転送速度をセットするために使用するなどの利点が生まれる。
【００２８】
パルス変調がパルス位置変調（ＰＰＭ）、好適には４−ＰＰＭ変調の場合、データがベースバンドにおいて伝送され、従って、複雑な変調技術が必要とされない利点が生じる。
【００２９】
【発明の実施の形態】
本発明は様々な信号処理アプリケーションに適用可能であるが、ここでは無線光通信、すなわち赤外線通信へのアプリケーションに注目して述べることにする。本発明の実施例について述べる前に、本発明に従う幾つかの基礎について述べることにする。
【００３０】
ＰＰＭ−パルス位置変調：
パルス位置変調方式（以下ＰＰＭと略記）が本発明に従い使用される。他の変調方式も使用可能であり、特に、例えばランレングス限定コード（ＲＬＬとも略記される）などのパルス変調が有利である。ＰＰＭは反復符号化を有する可変データ転送速度を提供する。Ｌ−スロット・パルス位置変調は、期間ＴD秒のデータ記号を定義し、続いて記号を期間ＴD／Ｌ秒のＬ個（例えばＬ＝２、４、８、１６）の等しいタイムスロット（"チップ"とも呼ばれる）に細分化することにより達成される。Ｌ−ＰＰＭ方式では、１記号当たり１タイムスロットまたはチップだけがパルスを含み、これは論理"１"を示す。他のチップはパルスを含まず、これは論理"０"を意味する。基礎がＬ＝４として定義される場合、結果の変調方式は４スロット・パルス位置変調または４−ＰＰＭと呼ばれる。各４−ＰＰＭ記号内には４つの固有の位置が存在するので、１つのチップだけが論理的に"１"であり、他の全てのチップが論理的に"０"である４つの独立な記号、すなわち、次の組み合わせ１０００、０１００、００１０、０００１が存在する。これらの４つの記号だけが、４−ＰＰＭ内で許可される正当なデータ記号である。各データ記号は、２ビットの単一のデータ・ビット対、すなわち００、０１、１０、１１をそれぞれ表す。論理"１"は、送信機が発光している期間を表し、論理"０"は発光の無いチップ期間を表す。
【００３１】
プリアンブル：
デジタル信号はフレームにより伝搬されるデータを表し、各フレームは少なくともデータ・フィールドと、プリアンブルを含むヘッダ・フィールドとを含む。プリアンブルは周期的な記号シーケンスを含み、初期キャリア・センシング、記号クロック同期、及びフェーズド・ロックド・ループ  （ＰＬＬとも呼ばれる）によるチップ・クロック位相獲得を可能にする。これは特に、周期的なパルス・シーケンスの伝送により、プリアンブルがデジタル受信及び処理ユニットの初期相対同期を獲得するために使用されることを意味する。受信ステーションは各記号が含むスロット数を把握し、しばらくの後、パルス・シーケンスの周期を検出できる。更に、受信ステーションはＰＬＬを用いて、そのスロットまたはチップ・クロック位相を調整する。プリアンブルは、続く正当な４−ＰＰＭ記号ＰすなわちＰ＝１０００の複数の（好適には１２８以上の）反復送信を含む。あらゆる他の組み合わせについても、それが例えば追加の情報伝送において有用または役立つのであれば、可能である。
【００３２】
以下では、添付の図面について述べていくが、図面を通じて、同一参照番号は同一のまたは同様のパーツを表す。図１乃至図８に従い、デジタル信号の品質を決定する方法について述べる。この部分は、２つの最適なデジタル信号が適用される本発明の理解を支援するものである。本発明の幾つかの実施例が、図９乃至図２３に関連して開示される。
【００３３】
図１は、３つのトランシーバＴＲ１、ＴＲ２、ＴＲ３と、それぞれの付随出力信号Ｓ１、Ｓ２、Ｓ３と、チャネル・セレクタ６０と、同期及び単一チャネル・データ検出のためのユニットそれぞれ６及び７とを有する構成の概略図である。３つのトランシーバの各々は、バイナリ量子化信号をチャネル・セレクタ６０に転送する。チャネル・セレクタ６０は、最適な信号品質指標を有する１デジタル信号を、同期ユニット６及び単一チャネル・データ検出器７に転送する。このデジタル信号は１次チャネル信号（primary channel signal）と呼ばれ、以下ではＰＣＳと略記される。同期ユニット６は、第１の制御信号（ＣＴＬ１）及び第１のクロック信号（ＣＬＫ１）をチャネル・セレクタ６０に供給する。同期ユニット６は更に、第２の制御信号（ＣＴＬ２）及び第２のクロック信号（ＣＬＫ２）を単一チャネル・データ検出器７に供給する。後者は受信データ信号（ＲＤ）及び第３のクロック信号（ＣＬＫ３）を出力する。単一チャネル・データ検出器７は、更に入力として、データ転送速度の低減率に関する情報を伝搬する制御信号（ＲＲ）を受信する。同期ユニット６及び単一チャネル・データ検出器７は、通常、制御装置モジュール８のパーツであり、制御装置モジュール８は更に、受信及び送信機能を有する。別の実施例では、チャネル・セレクタ６０、同期ユニット６、及び単一チャネル・データ検出器７が全て、こうした制御装置モジュール８内で結合される。次に、チャネル・セレクタ６０及び同期ユニット６について詳述する。
【００３４】
図２は、図１で導入された同期ユニット６がデータ同期検出器（ＤＳＤ）、フェーズ・ロックド・ループ（ＰＬＬ）、発振器（ＯＳＣ）、及びプリアンブル検出器（ＰＤ）を含むことを詳細に示す。同期ユニット６はＰＣＳを入力として有し、制御信号ＣＴＬ１、ＣＴＬ２及びクロック信号ＣＬＫ１、ＣＬＫ２を出力する。
【００３５】
図３は、チャネル・セレクタ６０（または単にセレクタ６０とも呼ばれる）が、３つのチャネルの各々に対するジッタ推定器２と、最小値検出器６２と、ＰＣＳの選択のための１次マルチプレクサ６４とを含むことを詳細に示す。３つのジッタ推定器２の各々は、１バイナリ入力信号Ｓ１、Ｓ２、Ｓ３をそれぞれ受信し、チャネル品質指標Ｊ１、Ｊ２、Ｊ３をそれぞれ出力する。これらのチャネル品質指標Ｊ１、Ｊ２、Ｊ３は、最小値検出器６２に供給されて、評価され、選択信号Ｍ１及びＭ２が生成される。そして、これらの選択信号が１次マルチプレクサ６４の出力において、ＰＣＳを選択する。３つのジッタ推定器２は全てクロック信号ＣＬＫ１により駆動され、最小値検出器６２は、制御信号ＣＴＬ１及びクロック信号ＣＬＫ１を使用する。次に、ジッタ推定器２及び最小値検出器６２について述べることにする。
【００３６】
図４は、サンプラ１０、エッジ検出器２０、カウンタ３０、偏差検出器４０、及び漏洩積分器５０を有するジッタ推定器２の基本ブロックを示す。サンプラ１０は、クロック信号ＣＬＫの毎サイクルに１度、バイナリ量子化入力信号であるデジタル信号Ｓを、一様にサンプリングする。それにより例えば、１２５ｎｓの公称４−ＰＰＭパルス幅のタイムスパン内に、６個のサンプルが得られることになる。
【００３７】
クロック信号ＣＬＫはエッジ検出器２０、カウンタ３０、偏差検出器４０及び漏洩積分器５０にも供給される。更に、クロック信号ＣＬＫはクロック信号ＣＬＫ１、すなわち図２に示される同期ユニット６により転送される第１のクロック信号と同一である。サンプラ１０はその出力をエッジ検出器２０に供給し、後者はクロック信号ＣＬＫの１サイクルの間に、その出力信号ＣＥの状態変化を提供する。ここでエッジ検出器２０は、サンプラ１０により提供されるサンプル内の定義されたエッジを識別する。エッジ検出器２０の出力信号ＣＥは、カウンタ３０及び漏洩積分器５０に供給される。定義されたエッジの識別に一致する、エッジ検出器２０の出力信号ＣＥのあらゆる状態変化が、カウンタ３０の出力ＥＥＣを値０にリセットする。それ以外では、クロック信号ＣＬＫの完了サイクル毎に、カウンタ３０はその出力を１増分する。偏差検出器４０はカウンタ３０の出力ＥＥＣを記憶済みの基準値ＥＥＣ0と比較し、瞬間偏差値ＲＪ＝ＥＥＣ−ＥＥＣ0を決定する。偏差検出器４０は更に、第１のステップにおいて、その絶対値｜ＲＪ｜だけを保存し、第２のステップにおいて、もし｜ＲＪ｜が｜ＲＪ｜MAXを越える場合、この絶対値を定義済み最大値｜ＲＪ｜MAXに制限することにより、瞬間偏差値ＲＪを処理する。従って、偏差検出器４０の出力ＰＪは、｜ＲＪ｜＜｜ＲＪ｜MAXの場合には、ＰＪ＝｜ＲＪ｜と決定され、｜ＲＪ｜≧｜ＲＪ｜MAXの場合には、ＰＪ＝｜ＲＪ｜MAXと決定される。偏差検出器４０により生成される出力ＰＪは、漏洩積分器５０の入力となり、その出力Ｊが、サンプラ１０に供給される入力信号Ｓの信号品質指標を提供する。漏洩積分器５０の出力はまた、定義済みエッジの検出条件を制御するために、エッジ検出器２０にフィードバックされる。次に、エッジ検出器２０、偏差検出器４０、及び漏洩積分器５０について詳述する。
【００３８】
図５は最小値検出器６２を詳細に示し、これは３つの入力値Ｊ１、Ｊ２、Ｊ３を３つの比較器ＣＰ１、ＣＰ２、ＣＰ３を用いて比較する。そしてこれらの比較器は、バイナリ値をそれらの出力Ｏ１、Ｏ２、Ｏ３にそれぞれ割当てる。これらの出力値から、デジタル論理回路を用いて、また記憶ラッチＰＬに記憶することにより、１次マルチプレクサ６４のための選択信号Ｍ１、Ｍ２が生成される。記憶ラッチは、前に定義されたクロック信号ＣＬＫ１及び制御信号ＣＴＬ１により駆動される。比較器ＣＰ１、ＣＰ２、ＣＰ３の出力は、比較器の正の入力値（＋とラベル付けされる）が、負の入力値（−とラベル付けされる）よりも大きい場合にだけ、アサートされる（すなわち、デジタル論理の真レベルを取る）。
【００３９】
図６はジッタ推定器２の構造を示し、これは図７で詳細に示されるジッタ検出器２２と、漏洩積分器５０とを有する。後者は２つの加算器５２、５３、漏洩率乗算器５４、正値リミッタ５５、クロック式記憶ラッチ５６とを含む。ジッタ推定器２はバイナリ量子化入力信号Ｓｎ／Ｓを、前に定義されたクロック信号ＣＬＫ１と一緒に受信し、出力信号ＰＪを漏洩積分器５０に供給する。ここでクロック信号ＣＬＫ１は、内部的にはＣＬＫとラベル付けされる。漏洩積分器５０は、次の基本式に従い動作する。すなわち、
【数１】
Ｊi+1＝（１−β）×Ｊi＋（β×ΔＪi）＝Ｊi＋β×（ΔＪi−Ｊi）
【００４０】
ここでＪiは時刻τiにおいて有効な値であり、Ｊi+1は時刻τi+1において有効な値である。βは０＜β≦１の範囲の漏洩率であり、好適には２の累乗の形式すなわち２-m（ｍ＝０、１、２、．．．）を有する。ΔＪiは時刻τiにおいて有効な増分値である。初期化時τ0における値Ｊ0及び値Ｊiは、一般には、正値リミッタ５５の最大出力として定義される値にセットされる。例えば、図６では、正値リミッタの出力ＬＮＪが４に制限されるように示されるので、Ｊ0＝４である。漏洩積分器５０の要素間の信号接続は、次の式を通じて定義される。すなわち、
【数２】
0003880339.tif 000002
【００４１】
ｆ（ＮＪ）は正値リミッタ５５の関数を表し、変数Ｊｎ、Ｊ、ＬＮＪ、ＮＪ及びＰＪＤは、図６に示される信号レベルである。前記の更新式で使用される左向き矢印←は、クロックにより誘導される記憶ラッチ５６の出力更新を示す。記憶ラッチ５６において、クロック信号ＣＬＫがアクティブになるか否かは、そのイネーブル入力ＥＮの状態に依存し、これはジッタ検出器２２の出力ＣＥに相当する。また、βの選択値、及びジッタ推定器２内でラベル付けされた信号変数を表すために使用される論理ビット数に依存して、正値リミッタ５５が必要ないかもしれない。この場合、ＬＮＪ＝ｆ（ＮＪ）＝ＮＪである。更に、初期化時τ0において、例えばＪｎ＝Ｊ←Ｊ0＝４のように、ジッタ推定器２の初期出力値が、記憶ラッチ５６にロードされるべきである。漏洩積分器５０の出力Ｊは、ジッタ推定器２の入力信号Ｓｎ／Ｓの信号品質指標を提供し、ジッタ検出器２２にもフィードバックされて、定義済みエッジの検出条件を制御するために使用される。次に、ジッタ検出器２２について詳述する。
【００４２】
図７は、図６で導入されたジッタ検出器２２の詳細を示し、その入力はバイナリ量子化信号Ｓ、信号品質指標Ｊ、及び前に定義されたクロック信号ＣＬＫ１と同じクロック信号ＣＬＫ、すなわち、図２に示される同期ユニット６により転送される第１のクロック信号である。ジッタ検出器２２の出力ＰＪ及びＣＥは、図６に示される漏洩積分器５０により使用される。ジッタ検出器２２はエッジ検出器２０（図８に詳細が示される）、カウンタ３０、及び偏差検出器４０から構成される。偏差検出器４０は更に、加算器４４、絶対値リミッタ４２、及び記憶ラッチ４３を含む。エッジ検出器２０は、クロック信号ＣＬＫの１サイクルの間に、その出力信号の状態変化ＣＥを提供し、それにより、入力信号Ｓから取得されたサンプル内の定義済みエッジを識別する。出力信号ＣＥはカウンタ３０及び記憶ラッチ４３にも供給される。クロック信号ＣＬＫは、カウンタ３０及び偏差検出器４０内の記憶ラッチ４３にも供給される。定義済みエッジの識別に一致する、エッジ検出器２０の出力信号のあらゆる状態変化が、カウンタ３０の出力ＥＥＣを値０にリセットする。それ以外では、カウンタ３０はクロック信号ＣＬＫの完了サイクル毎に、その出力を１増分する。加算器４４はカウンタ３０の出力すなわちカウントＥＥＣを、記憶済みの基準値ＥＥＣ0と比較し、瞬間偏差値ＲＪ＝ＥＥＣ−ＥＥＣ0を決定する。正値リミッタ４２は更に、第１のステップにおいて、その絶対値｜ＲＪ｜だけを保存し、第２のステップにおいて、もし絶対値｜ＲＪ｜が｜ＲＪ｜MAXを越える場合、この絶対値を定義済み最大値｜ＲＪ｜MAXに制限することにより、瞬間偏差値ＲＪを処理する。従って、正値リミッタ４２の出力ＬＰＪは、｜ＲＪ｜＜｜ＲＪ｜MAXの場合には、ＬＰＪ＝｜ＲＪ｜と決定され、｜ＲＪ｜≧｜ＲＪ｜MAXの場合には、ＬＰＪ＝｜ＲＪ｜MAXと決定される。偏差検出器４０により生成される出力ＰＪは、記憶ラッチ４３の出力に等しく、記憶ラッチの入力は、絶対値リミッタ４２により出力ＬＰＪの形式で提供される。記憶ラッチ４３において、クロック信号ＣＬＫがアクティブになるか否かは、そのイネーブル入力ＥＮの状態に依存し、これはエッジ検出器２０の出力ＣＥに相当する。次に、エッジ検出器２０について詳述する。
【００４３】
図８は、２モードで動作し、出力ＣＥを有するエッジ検出器２０の回路図を示す。エッジ検出器２０は出力ＥＤＣを有する比較器ＣＰを含み、これは記憶済みしきい値ＪＴに応じて、定義済みエッジの検出条件を制御する。エッジ検出器２０はまた４つの記憶ラッチＬ１、Ｌ２、Ｌ３、Ｌ４を含み、これらはバイナリ量子化入力信号Ｓの４つの最も最近のサンプルを保持するために使用される。ここで第１の記憶ラッチＬ１は、サンプラ１０として機能する。更に別の入力として、信号品質指標Ｊ及びクロック信号ＣＬＫがあり、ＣＬＫは記憶ラッチを駆動し、前に定義されたクロック信号ＣＬＫ１、すなわち、図２で示された同期ユニット６により転送される第１のクロック信号と同じである。記憶ラッチＬｎ（ｎ＝１、２、３、４）の記憶済みバイナリ内容が、バイナリ変数λｎ（ｎ＝１、２、３、４）によりそれぞれ表されるとし、記憶ベクトルΓ＝［λ１、λ２、λ３、λ４］を定義する。ここでλｎ  ｛０、１｝、ｎ＝１、２、３、４である。更に、エッジ検出器２０の出力ＣＥ、及び比較器ＣＰの出力ＥＤＣの両方が、セット｛０、１｝からのバイナリ値であるとする。次に、エッジ検出器２０は、ａ）Γ＝［１、１、１、０］且つＥＤＣ＝０のとき、またはｂ）Γ＝［ｘ、ｘ、１、０］且つＥＤＣ＝１のとき、定義済みエッジの検出を示すＣＥ＝１を出力する。ここでｘは無指定（don't care）値を意味する。それ以外の全てのケースでは、ＣＥ＝０であり、定義済みエッジが検出されなかったことを示す。ここで比較器ＣＰの入力がＪＴ＞Ｊのとき、ＥＤＣ＝１であり、それ以外では、ＥＤＣ＝０である。前述のように、２つの異なるエッジ検出モードの使用は、チャネル品質指標Ｊの分解能を向上させることが判明している。
【００４４】
図９は、３つのトランシーバＴＲ１、ＴＲ２、ＴＲ３、及び付随する出力信号それぞれＳ１、Ｓ２、Ｓ３を有する構成を示し、これらの信号が受信機システム８０に供給される。受信機システム８０は、チャネル・マルチプレクサ７０（ここでは単にセレクタ７０とも呼ばれる）と、同期のためのユニット６と、デュアル・チャネル・データ検出器１００とを有する。３つのトランシーバの各々は、バイナリ量子化信号をチャネル・マルチプレクサ７０に転送する。チャネル・マルチプレクサ７０は、最適な信号品質指標を有する受信信号として特徴付けられ、第１の成分信号または１次チャネル信号（以下ＰＣＳと略す）と呼ばれる第１のデジタル信号と、次善の信号品質指標を有する受信信号として特徴付けられ、第２の成分信号またはダイバーシティ・チャネル信号（以下ＤＣＳと略す）と呼ばれる第２のデジタル信号とを、デュアル・チャネル・データ検出器１００による続く処理のために受け渡す。単一チャネル・データ検出器７がＰＣＳだけを使用するのに対して、デュアル・チャネル・データ検出器１００は一般に、改善された誤り率性能を達成する。ＰＣＳはまた同期ユニット６にも接続される。ここで同期ユニット６は、図２に関連して述べた同期ユニット６と同一である。同期ユニット６は第１の制御信号（ＣＴＬ１）、及び第１のクロック信号（ＣＬＫ１）を、チャネル・マルチプレクサ７０に供給する。同期ユニット６は更に、第２の制御信号（ＣＴＬ２）及び第２のクロック信号（ＣＬＫ２）を、デュアル・チャネル・データ検出器１００に供給する。後者は更に、制御信号ＥＣＦをチャネル・マルチプレクサ７０から受信する。デュアル・チャネル・データ検出器１００は、受信データ信号ＲＤ及び第４のクロック信号ＣＬＫ４を出力する。デュアル・チャネル・データ検出器１００は更に入力として、データ転送速度の低減率に関する情報を伝搬する制御信号ＲＲを受信する。同期ユニット６及びデュアル・チャネル・データ検出器１００は、制御装置モジュールのパーツであり、制御装置モジュールは更に、受信及び送信機能を有する。図９に示される機構の別の実施例では、チャネル・マルチプレクサ７０、同期ユニット６、及びデュアル・チャネル・データ検出器１００が全て、こうした制御装置モジュール内で結合される。次に、チャネル・マルチプレクサ７０及びデュアル・チャネル・データ検出器１００について詳述する。
【００４５】
図１０は、チャネル・マルチプレクサ７０が、３つのチャネルの各々に対するジッタ推定器２と、最小−最大値検出器７２と、ＰＣＳ及びＤＣＳの選択のためのダイバーシティ・マルチプレクサ７４とを含むことを詳細に示す。３つのジッタ推定器２の各々は、１バイナリ入力信号Ｓ１、Ｓ２、Ｓ３をそれぞれ受信し、チャネル品質指標Ｊ１、Ｊ２、Ｊ３をそれぞれ出力する。バイナリ入力信号Ｓ１、Ｓ２、Ｓ３は、ダイバーシティ・マルチプレクサ７４にも接続される。チャネル品質指標Ｊ１、Ｊ２、Ｊ３は最小−最大値検出器７２により評価され、それにより、ダイバーシティ・マルチプレクサ７４の出力において、ＰＣＳを選択する選択信号Ｍ１及びＭ２と、ＤＣＳを選択する選択信号Ｍ３及びＭ４とが生成される。３つのジッタ推定器２は全てクロック信号ＣＬＫ１により駆動され、最小−最大値検出器７２は、制御信号ＣＴＬ１及びクロック信号ＣＬＫ１を使用する。この機構内で使用されるジッタ推定器２は、図６、図７及び図８に関連して述べたジッタ推定器２と同一である。チャネル・マルチプレクサ７０はチャネル品質比較器７３により強化され、これが制御信号ＥＣＦを出力し、クロック信号ＣＬＫ１、制御信号ＣＴＬ１、チャネル品質指標Ｊ１、Ｊ２、Ｊ３、及び選択信号Ｍ１、Ｍ２、Ｍ３、Ｍ４を受信する。制御信号ＥＣＦはデュアル・チャネル・データ検出器１００により使用される。次に、最小−最大値検出器７２、ダイバーシティ・マルチプレクサ７４、及び任意のチャネル品質比較器７３について詳述する。
【００４６】
図１１は、３つの比較器ＣＰ１、ＣＰ２、ＣＰ３を用いて、３つの入力値Ｊ１、Ｊ２、Ｊ３を比較する最小−最大値検出器７２を示す。これらの比較器は、バイナリ値をそれらの出力それぞれＯ１、Ｏ２、Ｏ３に割当てる。これらの出力値から、デジタル論理回路を用い、次に選択信号を記憶ラッチＰＬに記憶することにより、ダイバーシティ・マルチプレクサ７４のための選択信号Ｍ１、Ｍ２、Ｍ３、Ｍ４が生成される。ここで記憶ラッチは、前に定義されたクロック信号ＣＬＫ１及び制御信号ＣＴＬ１により駆動される。比較器ＣＰ１、ＣＰ２またはＣＰ３の出力は、比較器の正入力値（＋としてラベル付けされる）が、その負入力値（−としてラベル付けされる）よりも大きいときだけアサートされる（すなわちデジタル論理の真レベルを取る）。
【００４７】
図１２は、入力Ｓ１、Ｓ２、Ｓ３を入力とするダイバーシティ・マルチプレクサ７４を示し、これは選択信号Ｍ１及びＭ２にもとづきＰＣＳを選択する第１のマルチプレクサ回路ＭＵＸ１と、選択信号Ｍ３及びＭ４にもとづきＤＣＳを選択する第２のマルチプレクサ回路ＭＵＸ２とを含む。
【００４８】
図１３は、図９で導入されたデュアル・チャネル・データ検出器１００の基本ブロックを示し、これは入力として提供されるＰＣＳ及びＤＣＳの両方にもとづき、パルス位置ＤＤＳを決定するデュアル・チャネル記号検出器１０１（以下単にチャネル検出器１０１と呼ぶ）を含み、更に、パルス位置情報を処理するために設計された可変転送速度データ検出器１０３を含む。この実施例では、チャネル検出器１０１により決定されるパルス位置が、４−ＰＰＭ記号のパルス位置である。チャネル検出器１０１は、第３のクロック信号ＣＬＫ３を可変転送速度データ検出器１０３に供給し、またチャネル・マルチプレクサ７０により提供される更に別の入力ＥＣＦを、２つの異なる検出モードの選択のために受信する。チャネル検出器１０１及び可変転送速度データ検出器１０３の両方は、同期ユニット６により提供されるクロック信号ＣＬＫ２及び制御信号ＣＴＬ２を使用する。可変転送速度データ検出器１０３は、受信データ信号ＲＤ及び第４のクロック信号ＣＬＫ４を出力し、更に別の入力として、データ転送速度低減率に関する情報を伝搬する制御信号ＲＲを受信する。次に、デュアル・チャネル記号検出器１０１（または単にチャネル検出器１０１）について詳述する。
【００４９】
図１４は、チャネル品質比較器７３の要素を示し、ジッタ・マルチプレクサ７６、ジッタ範囲等価器７５、加算器ＡＤＤ、メモリＲＯＭ、比較器ＣＰ、及び記憶ラッチＬを含む。記憶ラッチはその出力信号ＥＣＦをチャネル検出器１０１に転送する。ジッタ・マルチプレクサ７６はその入力Ｊ１、Ｊ２、Ｊ３をジッタ推定器２から受信し、その選択信号Ｍ１、Ｍ２、Ｍ３、Ｍ４を最小−最大値検出器７２から受信する。ジッタ・マルチプレクサ７６は、ＰＣＳに含まれるジッタに対応する１次チャネル・ジッタＰＣＪと、ＤＣＳに含まれるジッタに対応するダイバーシティ・チャネル・ジッタＤＣＪとを出力する。ＰＣＪの値に依存して、ジッタ範囲等価器７５がメモリＲＯＭのアドレスＪＲを提供し、これに応じてＲＯＭがしきい値ＪＲＴを出力する。加算器ＡＤＤが差ＪＤ＝ＤＣＪ−ＰＣＪを計算し、比較器ＣＰがその入力がＪＲＴ＞ＪＤのとき、その出力をアサートする。制御信号ＣＴＬ１の値及びクロック信号ＣＬＫ１に応じて、記憶ラッチＬが比較器ＣＰのバイナリ出力値を記憶し、制御信号ＥＣＦを生成する。
【００５０】
図１５は、入力Ｊ１、Ｊ２、Ｊ３を有するジッタ・マルチプレクサ７６の概略図を示し、選択信号Ｍ１及びＭ２にもとづきＰＣＪを選択する第３のマルチプレクサ回路ＭＵＸ３と、選択信号Ｍ３及びＭ４にもとづきＤＣＪを選択する第４のマルチプレクサ回路ＭＵＸ４とを含む。
【００５１】
図１６は、ジッタ範囲等価器７５の詳細を示し、これは３つの比較器ＣＰ１、ＣＰ２、ＣＰ３を用いることにより、ＰＣＪ入力から、メモリＲＯＭの２つのアドレス・ビットＪＲ＝（ａ１、ａ２）を導出する。これらの比較器はバイナリ値をそれぞれの出力Ｏ１、Ｏ２、Ｏ３に割当てる。各比較器ＣＰ１、ＣＰ２、ＣＰ３の出力は、比較器の正入力値（＋とラベル付けされる）が、それぞれの負入力（−とラベル付けされる）に供給されるしきい値ＪＴ１、ＪＴ２、ＪＴ３よりも大きい場合にだけ、アサートされる（すなわちデジタル論理の真レベルを取る）。
【００５２】
図１７は、チャネル検出器１０１の概略図を示し、これは最適な信号品質指標ＰＣＳを有する第１のデジタル信号の入力と、次善の信号品質指標ＤＣＳを有する第２のデジタル信号の入力とにもとづき、その出力において、ＤＤＳ＝［ｃ１、ｃ２、ｃ３、ｃ４］として示されるパルス位置を決定する。チャネル検出器１０１は更に、ＰＣＳの少なくとも１記号を記憶する第１の記憶ユニット１０２と、ＤＣＳの少なくとも１記号を記憶する第２の記憶ユニット１０４とを含み、これらの両方の記憶ユニットは前に定義したクロック信号ＣＬＫ２により駆動される。チャネル検出器１０１は更に、少なくとも１つの確率テーブル１１０を含む決定ユニット１１８を含み、これはＰＣＳ及びＤＣＳが受信されるとき、ＰＣＳの少なくとも１記号と、ＤＣＳの少なくとも１記号とによりアドレス指定されて、決定ユニット１１８の出力において、ｄ１及びｄ２で示される２ビットを提供する。そして、これらが４−ＰＰＭ記号マッピング回路１１９に供給され、次のテーブルに従いパルス位置ＤＤＳを生成する。
【表１】
0003880339.tif 000003
【００５３】
パルス位置ＤＤＳを表す４ビットｃ１、ｃ２、ｃ３、ｃ４が、クロック信号ＣＬＫ３により駆動される記憶ラッチＰＬに記憶される。ここでＣＬＫ３は、４分周クロック分周器１０５により、前に定義されたクロック信号ＣＬＫ２と、前に定義された制御信号ＣＴＬ２とから導出される。具体的には、クロック信号ＣＬＫ３と４−ＰＰＭ記号境界との同期を取るために、制御信号ＣＴＬ２が４分周器１０５のリセット入力ＲＥＳに接続される。決定ユニット１１８への更に別の入力として、ＥＣＦがチャネル品質比較器７３により提供され、２つの異なる確率テーブル１１０すなわちＲＯＭ＿０及びＲＯＭ＿１の間の選択により、異なる検出モードを可能にする。ここではＥＣＦ＝０の時、検出モードＲＯＭ＿０がイネーブルされ、ＥＣＦ＝１の時、任意の検出モードＲＯＭ＿１がイネーブルされる。図示のチャネル検出器１０１は、一般的な単一チャネル・データ検出器７に比較して、信号対雑音比の点で有効利得を達成する。
【００５４】
確率テーブル１１０はソフトウェアとしても、或いは最も起こり得る正しい記号を計算する別個の論理回路によっても実現される。
【００５５】
図１８は、決定ユニット１１８の内容の例を、ＲＯＭ＿０として示される確率テーブル１１０の形式で表すものである。このテーブルは、制御信号ＥＣＦ＝０のときの、決定ユニット１１８のアドレス及び内容を定義する。アドレス・ビットが、図１７に示されるように、第１の記憶ユニット１０２のラッチＬ１ｐ、Ｌ２ｐ、Ｌ３ｐ、Ｌ４ｐにより保持されるＰＣＳの４つのサンプルと、第２の記憶ユニット１０４のラッチＬ１ｄ、Ｌ２ｄ、Ｌ３ｄ、Ｌ４ｄにより保持されるＤＣＳの４つのサンプルとから構成され、これらのアドレス・ビットが図１８のテーブルでは、１０進値で示される。図示のテーブルにおいて、最下位ビットが最右端の位置に示される。各アドレス・テーブル・エントリは４−ＰＰＭ記号を表し、エントリの番号は、前記テーブルにおいて定義された４−ＰＰＭ記号マッピング規則に従い、パルスを伝搬する記号チップの位置を定義する。この確率テーブルＲＯＭ＿０は、非対称デュアル・チャネル記号検出器１０１を表す非対称確率テーブル１１０であり、これはＰＣＳが常にＤＣＳよりも良品質であることを前提として設計されたものである。
【００５６】
図１９は、決定ユニット１１８の内容の別の例を、ＲＯＭ＿１として示される確率テーブル１１０の形式で表すものである。このテーブルは、制御信号ＥＣＦ＝１のときの、決定ユニット１１８のアドレス及び内容を定義する。アドレス・ビットが、図１７に示されるように、第１の記憶ユニット１０２のラッチＬ１ｐ、Ｌ２ｐ、Ｌ３ｐ、Ｌ４ｐにより保持されるＰＣＳの４つのサンプルと、第２の記憶ユニット１０４のラッチＬ１ｄ、Ｌ２ｄ、Ｌ３ｄ、Ｌ４ｄにより保持されるＤＣＳの４つのサンプルとから構成され、これらのアドレス・ビットが図１９のテーブルでは、１０進値で示される。図示のテーブルにおいて、最下位ビットが最右端の位置に示される。各アドレス・テーブル・エントリは４−ＰＰＭ記号を表し、エントリの番号は、前記テーブルにおいて定義された４−ＰＰＭ記号マッピング規則に従い、パルスを伝搬する記号チップの位置を定義する。この確率テーブルＲＯＭ＿１は、対称デュアル・チャネル・データ検出器１０１を表す対称確率テーブル１１０であり、これはＰＣＳ及びＤＣＳが等品質であることを前提として設計されたものである。
【００５７】
図２０は、図９に示した３つのトランシーバＴＲ１、ＴＲ２、ＴＲ３、及び付随する出力信号それぞれＳ１、Ｓ２、Ｓ３を有する構成と同じ概略図を示し、これらの信号が受信機システム８０に供給される。受信機システム８０は、チャネル・マルチプレクサ７０と、同期のためのユニット６と、デュアル・チャネル・データ検出器１００とを有する。但し、図９との違いは、図２０のデュアル・チャネル・データ検出器１００は、不当第１記号フラグＩＰＳＦとラベル付けされる第１の信号ビットと、不当ダイバーシティ記号フラグＩＤＳＦとラベル付けされる第２の信号ビットとを生成し、出力する点である。次に、これらの追加の信号を生成及び使用する方法について述べることにする。
【００５８】
図２１は、図１３に示したデュアル・チャネル・データ検出器１００と同一の基本ブロックを示し、これは入力として提供されるＰＣＳ及びＤＣＳの両方にもとづき、パルス位置ＤＤＳを決定するチャネル検出器１０１を含み、更に、パルス位置を処理するために設計された可変転送速度データ検出器１０３を含む。但し、図１３との違いは、図２１のデュアル・チャネル・データ検出器１００は、ＩＰＳＦとラベル付けされる第１の信号ビットと、ＩＤＳＦとラベル付けされる第２の信号ビットとを生成し、出力する点である。次に、これらの追加の信号を生成する方法について述べることにする。
【００５９】
図２２は、図１７に示したチャネル検出器１０１と同一の概略図を示し、これは最適な信号品質指標ＰＣＳを有する第１のデジタル信号の入力と、次善の信号品質指標ＤＣＳを有する第２のデジタル信号の入力とにもとづき、その出力において、ＤＤＳ＝［ｃ１、ｃ２、ｃ３、ｃ４］として示されるパルス位置を決定する。但し、図１７との違いは、決定ユニット１１８が、図１７に従い導入され、図１８で述べられた少なくとも１つの確率テーブル１１０を含むだけでなく、第１の指示ビットｆ１及び第２の指示ビットｆ２をそれぞれ出力する指示テーブルを含む点である。指示ビットｆ１及びｆ２は、それぞれＰＣＳ及びＤＣＳの誤り統計を導出するために使用され、導出された誤り統計は、４−ＰＰＭ／可変転送速度ユニットにおいて、適切なデータ転送速度低減率ＲＲを決定するために使用される。明瞭化のため、指示テーブル及び４−ＰＰＭ／可変転送速度ユニットは、図２２では示されていない。ＰＣＳ及びＤＣＳが受信される場合に、第１の記憶ユニット１０２内の４つのサンプルが不当な４−ＰＰＭ記号を表すとき、第１の指示ビットｆ１だけがアサートされ（すなわちデジタル論理の真レベルを取る）、他方、第２の記憶ユニット１０４内の４つのサンプルが不当な４−ＰＰＭ記号を表すとき、第２の指示ビットｆ２だけがアサートされる（すなわちデジタル論理の真レベルを取る）。指示ビットｆ１及びｆ２の両方は、クロック信号ＣＬＫ３により駆動される記憶ラッチＰＬに記憶される。ここでクロック信号ＣＬＫ３は、４分周クロック分周器１０５により、前に定義されたクロック信号ＣＬＫ２と、前に定義された制御信号ＣＴＬ２とから導出される。具体的には、クロック信号ＣＬＫ３と４−ＰＰＭ記号境界との同期を取るために、制御信号ＣＴＬ２が４分周器１０５のリセット入力ＲＥＳに接続される。
【００６０】
図２３は、図１７に示したチャネル検出器１０１と同一の概略図を示し、これは最適な信号品質指標ＰＣＳを有する第１のデジタル信号の入力と、次善の信号品質指標ＤＣＳを有する第２のデジタル信号の入力とにもとづき、その出力において、ＤＤＳ＝［ｃ１、ｃ２、ｃ３、ｃ４］として示されるパルス位置を決定する。但し、図１７との違いは、第１の指示ビットｆ１及び第２の指示ビットｆ２をそれぞれ生成し、出力する２つの不当記号検出器１２２を含むことである。ＰＣＳ及びＤＣＳが受信される場合に、第１の記憶ユニット１０２内の４つのサンプルが不当な４−ＰＰＭ記号を表すとき、第１の指示ビットｆ１だけがアサートされ（すなわちデジタル論理の真レベルを取る）、他方、第２の記憶ユニット１０４内の４つのサンプルが不当な４−ＰＰＭ記号を表すとき、第２の指示ビットｆ２だけがアサートされる（すなわちデジタル論理の真レベルを取る）。指示ビットｆ１及びｆ２の両方は、クロック信号ＣＬＫ３により駆動される記憶ラッチＰＬに記憶される。ここでクロック信号ＣＬＫ３は、４分周クロック分周器１０５により、前に定義されたクロック信号ＣＬＫ２と、前に定義された制御信号ＣＴＬ２とから導出される。具体的には、クロック信号ＣＬＫ３と４−ＰＰＭ記号境界との同期を取るために、制御信号ＣＴＬ２が４分周器１０５のリセット入力ＲＥＳに接続される。前述のように、指示ビットｆ１及びｆ２が、それぞれＰＣＳ及びＤＣＳの誤り統計を導出するために使用され、データ転送速度低減率ＲＲを決定することを可能にする。
【００６１】
本発明または少なくともその一部は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組み合わせにより実現され得る。任意のコンピュータ・システム、または前述の方法を実現するのに適した他の装置が、好適に使用される。ハードウェア及びソフトウェアの典型的な組み合わせは、コンピュータ・プログラムを有する汎用コンピュータ・システムであり、プログラムがロードされ実行されて、前述の方法を実現するように、コンピュータ・システムを制御する。本発明はまた、コンピュータ・プログラム製品内に組み込まれてもよく、この場合、プログラム製品が前述の方法の実現を可能にする全てのフィーチャを含み、コンピュータ・システムにロードされて、これらの方法を実現する。
【００６２】
本発明の状況において、コンピュータ・プログラムは、情報処理能力を有するシステムに、特定の機能を直接的に、またはａ）別の言語、コードまたは表記への変換の後に、またはｂ）異なるマテリアル形態による再生の後に、実行するように指示する、任意の言語、コードまたは記述による命令セットの任意の表現を意味する。
【００６３】
ここで開示された任意の実施例は、他の１つのまたは幾つかの前述の実施例と組み合わされてもよい。このことは、実施例の１つ以上のフィーチャについても可能である。またここで述べたステップは、所与の順序で実行される必要はない。これらのステップは、少なくともある程度までは、他の任意の順序で実行され得る。
【００６４】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００６５】
（１）第１の成分ＰＣＳ及び第２の成分ＤＣＳを含み、パルス変調によりエンコードされた信号のパルス位置を決定する装置１０１であって、
前記第１の成分ＰＣＳの少なくとも１記号と、前記第２の成分ＤＣＳの少なくとも１記号の受信に応答して、前記パルス位置を表す値ＤＤＳを提供する確率テーブル１１０を含む決定ユニット１１８を含む装置。
（２）前記第１の成分ＰＣＳの少なくとも１記号を記憶する第１の記憶ユニット１０２と、
前記第２の成分ＤＣＳの少なくとも１記号を記憶する第２の記憶ユニット１０４と
を含む、前記（１）記載の装置。
（３）前記パルス位置ＤＤＳが最も起こり得るパルス位置である、前記（１）記載の装置。
（４）前記確率テーブル１１０がベイズの確率にもとづく、前記（１）記載の装置。
（５）前記確率テーブル１１０が、対角的に非対称なテーブルを含む非対称テーブルである、前記（１）記載の装置。
（６）前記第１の成分ＰＣＳが正当な記号を示す場合、前記第２の成分ＤＣＳが前記値に影響を及ぼさない、前記（５）記載の装置。
（７）前記第１の成分ＰＣＳの品質が、前記第２の成分ＤＣＳの品質よりも優れている、前記（１）記載の装置。
（８）前記確率テーブル１１０が、対角的に対称なテーブルを含む対称テーブルである、前記（１）記載の装置。
（９）前記確率テーブル１１０が３次元以上を有する、前記（１）記載の装置。
（１０）前記確率テーブル１１０が、読出し専用メモリＲＯＭ及びランダム・アクセス・メモリＲＡＭなどのメモリ１１８内に記憶可能で、２つ以上の確率テーブル１１０が使用可能である、前記（１）記載の装置。
（１１）前記決定ユニット１１８が、確率にもとづく公式である事前に記憶された公式により前記パルス位置ＤＤＳを導出し、前記第１の成分ＰＣＳの前記少なくとも１記号及び前記第２の成分ＤＣＳの前記少なくとも１記号が、前記公式の入力としての信号値を表す、前記（１）記載の装置。
（１２）不当な記号を検出する手段１２２を含む、前記（１）記載の装置。
（１３）不当な記号を検出する前記手段１２２が、論理回路１２２または前記確率テーブル１１０の拡張部分である、前記（１２）記載の装置。
（１４）前記信号が赤外線信号を含む、前記（１）記載の装置。
（１５）前記パルス変調が４−ＰＰＭ変調を含むパルス位置変調ＰＰＭである、前記（１）記載の装置。
（１６）第１の成分ＰＣＳ及び第２の成分ＤＣＳを含み、パルス変調によりエンコードされた信号のパルス位置を決定する方法であって、
前記第１の成分ＰＣＳの少なくとも１記号と、前記第２の成分ＤＣＳの少なくとも１記号の受信に応答して、確率テーブル１１０を介して、前記パルス位置を表す値ＤＤＳを提供するステップを含む方法。
（１７）前記第１の成分ＰＣＳの少なくとも１記号を記憶するステップと、
前記第２の成分ＤＣＳの少なくとも１記号を記憶するステップと
を含む、前記（１６）記載の方法。
（１８）少なくとも２つのデジタル信号Ｓの品質を決定するステップを含む受信方法であって、
定義パルス幅につき、各デジタル信号Ｓのｎ個（ｎ≧１）のサンプルをサンプリングするステップと、
各サンプリングされた成分のパルスのエッジを検出するステップと、
検出された前記エッジ間のクロック・サイクルを計数するステップと、
計数された前記クロック・サイクルＥＥＣを記憶済みの基準値ＥＥＣ0と比較し、各デジタル信号Ｓの瞬間品質の指標として、偏差値ＲＪを出力するステップと、
前記偏差値ＲＪを、絶対偏差値ＬＰＪを提供する絶対値リミッタ・ユニット４２に供給し、前記絶対偏差値ＬＰＪを、前記絶対値偏差値ＰＪを出力する記憶ラッチ４３に供給するステップと、
前記絶対偏差値ＰＪを、信号品質指標Ｊを出力する漏洩積分器５０に供給するステップと、
前記少なくとも２つのデジタル信号から、最適な信号品質指標ＰＣＳ及び次善の品質指標ＤＣＳを有する信号を検出し、それぞれを第１成分ＰＣＳ及び第２成分ＤＣＳとして定義するステップと、
前記第１の成分ＰＣＳ及び前記第２の成分ＤＣＳを選択するステップと、
前記（１５）記載の前記パルス位置を決定するステップと
を含む方法。
（１９）前記（１）乃至（１５）のいずれかに記載の装置１０１と、少なくとも２つの成分Ｓの品質を決定するチャネル・マルチプレクサ７０とを含む受信機システム８０であって、前記チャネル・マルチプレクサ７０が、
クロック・サイクルＣＬＫを用いて、定義パルス幅につき、少なくとも２つのデジタル信号Ｓの一方のｎ個（ｎ≧１）のサンプルをサンプリングするサンプラ１０と、
サンプリングされた各デジタル信号のパルスのエッジを検出するエッジ検出器２０と、
前記エッジ検出器により検出されたエッジ間の前記クロック・サイクルを計数するカウンタ３０と、
計数された前記クロック・サイクルＥＥＣを記憶済みの基準値ＥＥＣ0と比較し、前記デジタル信号Ｓの瞬間品質の指標として、偏差値ＲＪを提供する偏差検出器４０と、
前記少なくとも２つのデジタル信号から、最適な信号品質指標ＰＣＳ及び次善の品質指標ＤＣＳを有する信号を検出し、それぞれを第１成分ＰＣＳ及び第２成分ＤＣＳとして定義する最小−最大値検出器７２と、
前記装置１０１への入力として供給可能な前記第１の成分ＰＣＳ及び第２の成分ＤＣＳを選択するダイバーシティ・マルチプレクサ７４と
を含む受信機システム。
（２０）第１の成分ＰＣＳ及び第２の成分ＤＣＳを含み、パルス変調によりエンコードされた信号のパルス位置を決定するプログラムであって、コンピュータに、前記第１の成分ＰＣＳの少なくとも１記号と、前記第２の成分ＤＣＳの少なくとも１記号の受信に応答して、確立テーブル１１０を介して、前記パルス位置を表す値ＤＤＳを提供する機能を実現させるためのプログラム。
（２１）第１の成分ＰＣＳ及び第２の成分ＤＣＳを含み、パルス変調によりエンコードされた信号のパルス位置を決定するプログラムを記録したコンピュータ読取り可能な記録媒体であって、該プログラムがコンピュータに、前記第１の成分ＰＣＳの少なくとも１記号と、前記第２の成分ＤＣＳの少なくとも１記号の受信に応答して、確立テーブル１１０を介して、前記パルス位置を表す値ＤＤＳを提供する機能を実現させる、記録媒体。
【図面の簡単な説明】
【図１】３つのトランシーバと、付随信号と、チャネル・セレクタと、同期及びデータ検出のためのユニットとを有する構成の概略図である。
【図２】データ同期検出器、フェーズ・ロックド・ループ、発振器、及びプリアンブル検出器を含む同期ユニットのブロック図である。
【図３】各チャネルに対するジッタ推定器と、最小値検出器と、最適な信号品質指標を有する１デジタル信号を選択する１次マルチプレクサとを含むチャネル・セレクタの概略図である。
【図４】サンプラ、エッジ検出器、カウンタ、偏差検出器、及び漏洩積分器を含むジッタ推定器の主要ブロック図である。
【図５】３つの値を比較し、１次マルチプレクサのために選択信号を生成し、それらを記憶ラッチに記憶する最小値検出器を示す図である。
【図６】ジッタ検出器と、２つの加算器、漏洩率乗算器、正値リミッタ、及びクロック式記憶ラッチから成る漏洩積分器とを含む、ジッタ推定器の要素を示す図である。
【図７】エッジ検出器及びカウンタと、加算器、絶対値リミッタ、及びクロック式記憶ラッチを含む偏差検出器とを含み、出力が漏洩積分器に供給されるジッタ検出器のブロック図である。
【図８】エッジ検出制御のための比較器と、入力信号の４つの最も最近のサンプルを保持する４つのクロック式記憶ラッチとを含む、デュアル・モード・エッジ検出器の回路図である。
【図９】３つのトランシーバと、付随信号と、第１のデジタル信号及び第２のデジタル信号を選択するチャネル・マルチプレクサと、同期のためのユニットと、本発明によるデュアル・チャネル・データ検出器とを有する構成の概略図である。
【図１０】各チャネルに対するジッタ推定器と、最小−最大値検出器と、ダイバーシティ・マルチプレクサと、チャネル品質比較器とを含むチャネル・マルチプレクサの詳細図である。
【図１１】３つの値を比較し、第１のマルチプレクサ回路及び第２のマルチプレクサ回路のために制御信号を生成し、それらを記憶ラッチに記憶する最小−最大値検出器の概略図である。
【図１２】第１のデジタル信号及び第２のデジタル信号を選択するダイバーシティ・マルチプレクサの概略図である。
【図１３】デュアル・チャネル記号検出器及び可変レート・データ検出器を有するデュアル・チャネル・データ検出器の基本ブロックを示す図である。
【図１４】ジッタ・マルチプレクサ、ジッタ範囲等価器、メモリ・ユニット、加算器、比較器、及びクロック式記憶ラッチを有するチャネル品質比較器のブロック図である。
【図１５】第１及び第２のジッタ値の選択のための第１及び第２のジッタ・マルチプレクサを示す図である。
【図１６】３つの比較器及びデジタル論理回路を有するジッタ範囲等価器の概略図である。
【図１７】第１のデジタル信号の最後の４つのサンプルを保持する第１の記憶ユニットと、第２のデジタル信号の最後の４つのサンプルを保持する第２の記憶ユニットと、確率テーブルを有する決定ユニットと、４除算回路と、検出パルス位置を保持する記憶ラッチに信号を供給する論理回路とを有するデュアル・チャネル記号検出器、または単にチャネル検出器とも呼ばれるユニットの概略図である。
【図１８】４ＰＰＭ記号値を保持する事前計算確率テーブルの例を示す図である。
【図１９】４ＰＰＭ記号値を保持する事前計算確率テーブルの別の例を示す図である。
【図２０】３つのトランシーバと、付随信号と、第１のデジタル信号及び第２のデジタル信号を選択するチャネル・マルチプレクサと、同期のためのユニットと、デュアル・チャネル・データ検出器とを有する構成の別の概略図である。
【図２１】デュアル・チャネル記号検出器及び可変レート・データ検出器を有するデュアル・チャネル・データ検出器の基本ブロックを示す図である。
【図２２】決定ユニットが、第１のデジタル信号の最後の４つのサンプルが不当な４ＰＰＭ記号を形成するか否か、及び第２のデジタル信号の最後の４つのサンプルが不当な４ＰＰＭ記号を形成するか否かを示す情報の追加のテーブルを含む、デュアル・チャネル記号検出器の別の実施例を示す図である。
【図２３】不当な記号検出器が、第１のデジタル信号の最後の４つのサンプルが不当な４ＰＰＭ記号を形成するか否か、及び第２のデジタル信号の最後の４つのサンプルが不当な４ＰＰＭ記号を形成するか否かを示す情報を生成する、デュアル・チャネル記号検出器の別の実施例を示す図である。
【符号の説明】
２  ジッタ推定器（ＪＥＣ）
６  同期ユニット（ＳＹＮＣ）
７  単一チャネル・データ検出（ＳＣＤＤ）
８  制御装置モジュール
１０  サンプラ
２０  エッジ検出器（ＥＤ）
２２  ジッタ検出器（ＪＤ）
３０  カウンタ（ＵＣ）
４０  偏差検出器（ＲＪ）
４２  絶対値（または正値）リミッタ（ＡＶＬ）
４３、５６  記憶ラッチ（Ｌ）
４４、５２、５３  加算器（ＡＤＤ）
５０  漏洩積分器（ＬＩ）
５４  漏洩率乗算器
５５  正値リミッタ（ＰＶＬ）
６０  チャネル・セレクタ（ＣＳ）
６２  最小値検出器（ＭＪＤ）
６４  １次マルチプレクサ（ＭＵＸ）
７０  チャネル・マルチプレクサ（ＣＭ）
７２  最小−最大値比較器（Ｍ／ＭＪＤ）
７３  チャネル品質比較器（ＣＱＣ）
７４  ダイバーシティ・マルチプレクサ（Ｐ／ＤＣＭ）
７５  ジッタ範囲等価器（ＪＲＱ）
７６  ジッタ・マルチプレクサ（Ｐ／ＤＪＭ）
８０  受信機システム
１００  デュアル・チャネル・データ検出器（ＤＣＤＤ）
１０１  デュアル・チャネル記号検出器（ＤＣＳＤ）
１０２  第１の記憶ユニット
１０３  可変転送速度データ検出器（ＶＲＳＤ）
１０４  第２の記憶ユニット
１０５  ４分周クロック分周器（Ｘ／４）
１１９  ４−ＰＰＭ記号マッピング回路
１２２  不当記号検出器（ＩＳＤ）
【図１】
0003880339.tif 000004
【図２】
0003880339.tif 000005
【図３】
0003880339.tif 000006
【図４】
0003880339.tif 000007
【図５】
0003880339.tif 000008
【図６】
0003880339.tif 000009
【図７】
0003880339.tif 000010
【図８】
0003880339.tif 000011
【図９】
0003880339.tif 000012
【図１０】
0003880339.tif 000013
【図１１】
0003880339.tif 000014
【図１２】
0003880339.tif 000015
【図１３】
0003880339.tif 000016
【図１４】
0003880339.tif 000017
【図１５】
0003880339.tif 000018
【図１６】
0003880339.tif 000019
【図１７】
0003880339.tif 000020
【図１８】
0003880339.tif 000021
【図１９】
0003880339.tif 000022
【図２０】
0003880339.tif 000023
【図２１】
0003880339.tif 000024
【図２２】
0003880339.tif 000025
【図２３】
0003880339.tif 000026