(57)【特許請求の範囲】
【請求項１】
信号導体およびこの両側に位置する接地メタルで構成されるコプレーナ線路によって、伝送線路の少なくとも一部が形成されているＭＭＩＣチップを有する半導体装置において、前記接地メタルが複数に分割され、かつ、分割された前記接地メタル間が導体および抵抗体で接続されていることを特徴とする半導体装置。
【請求項２】
信号導体およびこの両側に位置する接地メタルで構成されるコプレーナ線路によって、伝送線路の少なくとも一部が形成されているＭＭＩＣチップと、前記接地メタルと電気的に接続される接地導体が設けられた実装基板とを具備した半導体装置において、前記接地メタルが複数に分割され、かつ、分割された前記接地メタル間が導体および抵抗体で接続されていることを特徴とする半導体装置。
【請求項３】
信号導体から分岐して分割された接地メタル間を通る分岐導体が設けられ、その分割された接地メタル間で、導体の方が抵抗体よりも信号導体に近い位置で接続されている請求項１または請求項２記載の半導体装置。
【請求項４】
信号導体から分岐して分割された接地メタル間を通る分岐導体が設けられ、かつ、分割された前記接地メタル間を接続する抵抗体と前記分岐導体とが交差する部分では、前記分岐導体が前記抵抗体の上方を跨いでいる請求項１または請求項２記載の半導体装置。
【請求項５】
実装基板に貫通孔が設けられ、コプレーナ線路の接地メタルと実装基板の接地導体とが、前記貫通孔部分に形成された導電層を介して電気的に接続されている請求項２記載の半導体装置。
【請求項６】
コプレーナ線路の接地メタルと実装基板の接地導体とがバンプによって電気的に接続されている請求項２記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ミリ波やマイクロ波などの高周波信号を扱う半導体装置に関する。
【０００２】
【従来の技術】
通信分野の広がりから利用する周波数範囲が拡大し、通信分野においてミリ波（３０ＧＨｚ）以上の超高周波帯を利用する動きが出ている。
【０００３】
ここで、高周波信号を利用する従来の半導体装置について図５を参照して説明する。図５の半導体装置は、ＭＭＩＣ（Monolithic Microwave Integrated Circuit ）チップ２１０およびＭＭＩＣチップ２１０を実装する実装基板２２０などから構成されている。ＭＭＩＣチップ２１０の主表面上には、ＨＥＭＴなどの能動素子、および、キャパシタや抵抗を含む集中定数回路や分布定数回路などで構成された電気回路（図示省略）が形成されている。これら電気回路の周囲には、複数のボンディングパッド２３０が設けられている。
【０００４】
ＭＭＩＣチップ２１０が実装される実装基板２２０上には、線路導体２５０やボンディングパッド２６０が設けられ、ＭＭＩＣチップ２１０上のボンディングパッド２３０と実装基板２２０上のボンディングパッド２６０間は、ボンディングワイヤ２４０で電気的に接続されている。実装基板２２０上のボンディングパッド２６０の一部は、実装基板２２０に形成されたスルーホール２７０を介して、実装基板２２０裏面のほぼ全面に形成された接地電極２８０と電気的に接続されている。
【０００５】
上記した構成の半導体装置は、たとえば、実装基板２２０の一部にＭＭＩＣチップ２１０の大きさに見合った窪みを設け、その窪みの部分にＭＭＩＣチップ２１０を実装する方法がとられ、ＭＭＩＣチップ２１０の底面は接地電極２８０に接続されている。
【０００６】
次に、ＭＭＩＣチップ２１０の主表面に形成される電気回路の一例を図６を参照して説明する。ＩＮは入力端子、ＯＵＴは出力端子で、入力端子ＩＮと出力端子ＯＵＴ間に、ＨＥＭＴ２０１などの能動デバイスやキャパシタＣ１、Ｃ２、整合回路を構成する分布定数線路２０２ａ、２０２ｂが接続されている。ＨＥＭＴ２０１と分布定数線路２０２ａ間には、分布定数線路２０２ｃとキャパシタＣ３からなるバイアス回路が接続され、ＨＥＭＴ２０１と分布定数線路２０２ａ間には分布定数線路２０２ｄやキャパシタＣ４からなるバイアス回路が接続されている。
【０００７】
上記した構成のＭＭＩＣの場合、電気素子間を接続する伝送線路には、図８に示すようなコプレーナ線路が多く使用される。図の（ａ）はコプレーナ線路の上面図、図の（ｂ）（ｃ）は、図（ａ）のＡ−Ａ、Ｂ−Ｂにおける断面図で電界分布を矢印で示している。
【０００８】
図中３０１はコプレーナ線路を構成する信号導体、３０２ａ、３０２ｂはコプレーナ線路を構成する接地メタルで、接地メタル３０２ａ、３０２ｂ間は、電位を等しくするために、信号導体３０１を跨いでブリッジ３０３で接続されている。ブリッジ３０３は信号導体３０１と接触しないように形成される。
【０００９】
上記したコプレーナ線路は、信号導体３０１の両脇に等間隔に接地メタル３０２ａ、３０２ｂが配置されている。このため、図（ｂ）に示すように配線構造は左右対称となり、電界分布も左右対称となる。ブリッジ３０３の部分でも、図（ｃ）に示すように配線構造は左右対称となり、電界分布も左右対称になっている。
【００１０】
ＭＭＩＣにおいてコプレーナ線路を伝送線路として用いる場合、コプレーナ線路の接地メタルを利用して接地できる。このため、ＭＭＩＣチップの接地部分を接地する場合、実装基板に接地用の貫通孔を設けないですむという利点がある。
【００１１】
【発明が解決しようとする課題】
ＭＭＩＣチップを実装基板に実装する従来の半導体装置は、ＭＭＩＣの接地部分と実装基板の接地導体とを電気的に同一電位にするために、両者の間がボンディングワイヤなどを用いて接続される。この状態を図７の断面図を参照して説明する。図７では、図８に対応する部分には同一の符号を付し、重複する説明を一部省略する。
【００１２】
符号３１１がＭＭＩＣチップを構成するＭＭＩＣ基板で、ＭＭＩＣ基板３１１は、たとえば実装基板３１２に設けられた窪みに配置され、ＭＭＩＣ基板３１１の底面は実装基板３１２の裏面に設けられた接地導体３１６と接触している。
【００１３】
ＭＭＩＣ３１１基板上には信号導体３０１や接地メタル３０２ａ、３０２ｂが設けられ、接地メタル３０２ａ、３０２ｂは、ボンディングワイヤ３１５および実装基板３１２上のパッド３１３、実装基板３１２に形成されたスルーホール３１３ａなどを介して、実装基板３１２裏面の接地導体３１６と電気的に接続されている。
【００１４】
上記した構成の場合、ＭＭＩＣ基板３１１が、接地メタル３０２ａ、３０２ｂや接地導体３１６などの導体で囲まれた形になり、擬似的な空間が形成される。そのため、擬似的な空間の共振周波数においてＭＭＩＣ内の伝送線路と結合し、特性を劣化させる。
【００１５】
図７（ｂ）は、図７（ａ）の上面図で、コプレーナ配線を用いたＭＭＩＣチップを実装基板３１２に実装して共振が発生した場合に、コプレーナ線路の接地メタル３０２ａ、３０２ｂ部分に流れる電流分布を矢印Ｙで示している。この電流分布は、上記した擬似的空間を、導体に囲まれた空胴共振器とみなした場合のＴＥ１０１モードの電流分布と同じである。
【００１６】
ミリ波帯の場合は、ＭＭＩＣチップの大きさが動作周波数の波長に対して無視できなくなる。ＭＭＩＣ基板にＧａＡｓを用いた場合は、比誘電率が１３程度と高く共振周波数が低下する。そのため、擬似的空間の共振周波数でＭＭＩＣ上の伝送線路と結合が起り、ＭＭＩＣ内の電気回路の動作に障害となる。
【００１７】
図７（ｂ）は、コプレーナ線路の信号導体３０１をＭＭＩＣ３１１の中心線上に配置した場合を示している。しかし、擬似的空間の共振周波数における伝送線路との結合は、信号導体の位置に関係なく発生する。
【００１８】
本発明は、上記した欠点を解決し、不要な共振を抑え動作が安定な半導体装置を提供することを目的としている。
【００１９】
【課題を解決するための手段】
本発明は、信号導体およびこの両側に位置する接地メタルで構成されるコプレーナ線路によって、伝送線路の少なくとも一部が形成されているＭＭＩＣチップを有する半導体装置において、前記接地メタルが複数に分割され、かつ、分割された前記接地メタル間が導体および抵抗体で接続されていることを特徴としている。
【００２０】
【発明の実施の形態】
本発明の実施形態について図１を参照して説明する。図の（ａ）は、ＭＭＩＣチップを実装基板上にワイヤボンディング実装した場合の上面図、図の（ｂ）は、図（ａ）の点線で囲んだ円Ｒの部分を拡大した拡大図、図（ｃ）は、図（ａ）のＡ−Ａにおける断面図である。
【００２１】
符号１２は実装基板で、たとえば、実装基板１２の中央に窪み１２ａが設けられ、その窪み１２ａの部分にＭＭＩＣチップ１１が配置されている。実装基板１２上には、ＭＭＩＣチップ１１を囲んで複数のパッド１３が配置され、左右の両端部分に伝送線路１４が設けられている。
【００２２】
ＭＭＩＣチップ１１中央部分の横方向にコプレーナ線路を構成する信号線１ａが設けられ、信号線１ａが延長するその一方の側に、信号線１ａの延長方向に分割された接地メタル２ａ１〜２ａ３が設けられ、信号線１ａの他方の側にも、信号線１ａの延長方向に分割された接地メタル２ｂ１〜２ｂ３が設けられている。分割された接地メタル２ａ１〜２ａ３、２ｂ１〜２ｂ３のうち、信号線１ａの延長方向に隣接するどうしは、それぞれ導体のブリッジ５および複数の抵抗体３で接続されている。なお、信号線１ａを挟んで隣接する接地メタルどうし、たとえば２ａ１と２ｂ１、２ａ２と２ｂ２、２ａ３と２ｂ３は、信号線１ａを跨ぐブリッジ５によって接続されている。
【００２３】
上記した構成において、それぞれの接地メタル２ａ１〜２ａ３、２ｂ１〜２ｂ３と実装基板１２上のパッド１３がボンディングワイヤ１５で接続される。パッド１３は、図１（ｃ）に示すように、実装基板１２を貫通するスルーホール１３ａを通して実装基板１２裏面の接地導体１６と電気的に接続されている。このとき、ＭＭＩＣチップ１１部分には、ＭＭＩＣチップ１１上の接地メタル２ａ１〜２ａ３、２ｂ１〜２ｂ３および実装基板１６裏面の接地導体１６などの導体で囲まれた擬似的空間が形成される。
【００２４】
なお、図（ｂ）に示すように、信号導体１ａの同じ側で隣接する接地メタルどうし、たとえば２ａ１と２ａ２間は、ブリッジ５の方が抵抗体３よりも信号導体１ａに近い位置で電気的に接続されている。この場合、信号導体１ａの同じ側で隣接する接地メタルどうしが信号導体１ａに近い位置で電気的に接続されるため、コプレーナ線路自体に伝送特性の劣化が生じない。
【００２５】
ここで、ＭＭＩＣチップを実装基板にワイヤボンディング実装した場合の共振について、分割した接地メタルどおしを抵抗体で接続した場合と、抵抗体なしに直接接続した場合とで、三次元電磁界解析のシミュレーションを行った結果について図２を参照して説明する。
【００２６】
シミュレーションは、
ＭＭＩＣチップの大きさ：１．２ｍｍ×１．５ｍｍ×０．２ｍｍ、
ＭＭＩＣチップの基板の誘電率：１２．９
ＭＭＩＣチップの伝送線路を中央付近で開放
という条件で行った。
【００２７】
抵抗体ありの場合は、隣接する接地メタル間どうしを抵抗体によって３個所で接続し、抵抗体なしの場合は、抵抗体の抵抗値を０として比較した。
【００２８】
図２は、縦軸が挿入損失（Ｓ２１）（ｄＢ）、横軸が周波数（ＧＨｚ）で、特性Ｐが抵抗なしの場合で、特性Ｑが抵抗（抵抗値２０Ω）ありの場合である。図から分かるように、抵抗なしの場合（Ｐ）は、共振周波数（３６．２ＧＨｚ）でアイソレーションが劣化している。抵抗ありの場合（Ｑ）は、共振周波数におけるアイソレーションの極大値が減少している。
【００２９】
したがって、分割した接地メタル間を抵抗体で接続すれば、共振時に接地メタルに流れる電流を抵抗体で減衰できる。そのため、ＭＭＩＣにコプレーナ線路を用いても、不要な共振による特性の劣化が防止される。また、分割した接地メタルどうしをつなぐブリッジを信号導体に近接させているため、接地メタル間が抵抗体で接続されても伝送特性の劣化は防止される。
【００３０】
本発明の他の実施形態について図３を参照して説明する。図３では、図１に対応する部分には同一の符号を付し、重複する説明は一部省略する。
【００３１】
この実施形態は、コプレーナ線路の信号導体を一部で分岐し、分岐信号導体を設けた場合で、図３（ａ）は、その分岐部分を拡大して示した上面図、図３（ｂ）は、図（ａ）のＢ−Ｂにおける断面図である。
【００３２】
コプレーナ線路を構成する信号線路１ａの一部に、信号線路１ａから分岐する分岐信号線１ｂが設けられている。信号線路１ａの一方の側に接地メタル２ａが設けられ、分岐信号線１ｂは、たとえば信号線路１ａの他方の側に位置し分割された接地メタル２ｂ１と２ｂ２間に伸びている。分割された接地メタル２ｂ１と２ｂ２間は信号線路１ａに近い位置がブリッジ５で接続され、ブリッジ５よりも離れた位置に抵抗体３が接続されている。この場合、図（ｂ）に示すように、分岐信号線１ｂと抵抗体３が交差する部分は、分岐信号線１ｂの一部が抵抗体３の上方を跨ぐブリッジ状線路４に形成されている。
【００３３】
なお、コプレーナ線路を構成する接地メタル間を抵抗体で接続する場合、隣接する接地メタル間の中央と抵抗体の中心とが一致するすれば、左右対称の構造となる。このとき、抵抗体に電流が流れないため、抵抗体を接続したことによる伝送損失は生じない。
【００３４】
上記した構成によれば、不要な共振を防止するための抵抗体を含むＴ分岐部を設けても、Ｔ分岐自体に伝送損失を生じないように構成できる。
【００３５】
本発明の他の実施形態について図４を参照して説明する。図の（ａ）はＭＭＩＣチップ上に形成される回路構成、図（ｂ）は図（ａ）の回路構成をＭＭＩＣにレイアウトした際の信号導体や接地メタル、抵抗体などの配置図、図（ｃ）は、図（ｂ）の一部を拡大した拡大図である。
【００３６】
図（ａ）において、ＩＮが入力端子、ＯＵＴが出力端子で、入力端子ＩＮと出力端子ＯＵＴ間に、入力端子ＩＮの側から順に、整合回路４１、ＦＥＴ４２、整合回路４３、整合回路４４、ＦＥＴ４５、整合回路４６が接続されている。
【００３７】
２つのＦＥＴ４２、４５にはそれぞれ、スタブＬやキャパシタＣなどで構成されたバイアス回路が２個づつ設けられている。
【００３８】
図（ｂ）は、図（ａ）の回路構成の一部、たとえば、コプレーナ線路を構成する信号導体１０１、および、信号導体１０１の一方の側に分割して配置された接地メタル１０４ａ１、１０４ａ２、１０４ａ３、信号導体１０１の他方の側に分割して配置された接地メタル１０４ｂ１、１０４ｂ２、１０４ｂ３、隣接する接地メタル間を接続する抵抗体１０５、隣接する接地メタル間を接続する抵抗を装荷しないブリッジ１０６、信号導体１０１から分岐し、抵抗１０５と交差する部分がブリッジ状に形成されたスタブＬなどの配置を示している。
【００３９】
上記したＭＭＩＣチップは全体が矩形状に形成され、一方、たとえば図の左右方向の長さｌが、図の上下方向の長さｓよりも長くなっている。なお、矩形状の点線Ｓで囲った部分はスタブＬ部分のレイアウトを示している。
【００４０】
図４（ｃ）は、図４（ｂ）における円Ｒで囲まれた信号導体の分岐部分を拡大した図で、バイアス回路を構成するスタブＬの少なくとも一部がＭＭＩＣチップの短辺ｓに平行にレイアウトされている。
【００４１】
上記のスタブＬをコプレーナ線路で構成する場合、接地メタル間を接続するブリッジの一部、たとえばその中央に抵抗体を装荷すれば、不要な共振を減衰させる抵抗体をコプレーナ線路内に設けることができる。
【００４２】
上記の実施形態では、接地メタル間を抵抗体で接続しているが、この場合、接地メタル間を、一部が抵抗体で一部が導体で形成された抵抗片を用いて接続することもできる。
【００４３】
また、上記の実施形態では、接地メタルを分割する場合、接地メタルを信号導体の延長方向で分割している。しかし、接地メタルを分割する場所や方向は任意に設定することができる。また、上記の実施形態では、ＭＭＩＣチップをワイヤボンディング実装した場合で説明しているが、この発明は、ＭＭＩＣチップをバンプ実装した場合にも適用できる。
【００４４】
【発明の効果】
本発明によれば、不要な共振を抑え、動作が安定な半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための概略の構造図である。
【図２】本発明の特性を説明するための特性図である。
【図３】本発明の他の実施形態を説明するための概略の構造図である。
【図４】本発明の他の実施形態を説明するための概略の構造図である。
【図５】従来例を説明するための概略の斜視図である。
【図６】従来例を説明するための回路構成図である。
【図７】従来例を説明するための概略の構造図である。
【図８】従来例を説明するための概略の構造図である。
【符号の説明】
３…抵抗体
５…ブリッジ
１１…ＭＭＩＣチップ
１２…実装基板
１３…パッド
１３ａ…スルーホール
１４…伝送線路
１５…ボンディングワイヤ
１６…実装基板裏面の接地導体
１ａ…コプレーナ線路の信号導体
２ａ１〜２ａ３、２ｂ１〜２ｂ３…コプレーナ線路の接地メタル
【図１】
0003913937.tif 000002
【図２】
0003913937.tif 000003
【図３】
0003913937.tif 000004
【図４】
0003913937.tif 000005
【図５】
0003913937.tif 000006
【図６】
0003913937.tif 000007
【図７】
0003913937.tif 000008
【図８】
0003913937.tif 000009