(57)【特許請求の範囲】
【請求項１】
車両走行制御に係わる制御出力データを演算し、当該制御出力データを出力用メモリ領域を介してアクチュエータに出力する制御部と、該制御部から出力される制御出力データを監視する監視部とを備える車両用電子制御装置であって、
監視部は、制御部から出力される制御出力データが異常である旨判定した時、制御部に対して異常発生の旨通知し、制御部は、異常発生の通知を受けると先ずは出力用メモリ領域内の制御出力データの初期化を行い、その後、所定時間経過しても異常の状態が継続していると、次に制御出力データの演算に関わる別のメモリ領域も含めて初期化を行うことを特徴とする車両用電子制御装置。
【請求項２】
所定周期で反転するウオッチドッグパルスを前記制御部より入力し、その周期性が崩れると当該制御部にリセットをかけるウオッチドッグ監視回路を備え、前記制御部は、異常発生の通知を受けた後、所定時間経過しても異常の状態が継続していると、ウオッチドッグパルスの出力を停止する請求項１記載の車両用電子制御装置。
【請求項３】
前記監視部は、前記制御部と同じ手法にてこれとは別に制御出力データ若しくはそれ相当のデータを演算し、該演算データとの比較により制御部の制御出力データについて異常を判定する請求項１又は２記載の車両用電子制御装置。
【請求項４】
前記監視部を、前記制御部と同一のＣＰＵにて構成した請求項１乃至３の何れかに記載の車両用電子制御装置。
【請求項５】
前記制御部は、異常発生の通知を受けると、その時の制御出力データを初期化すると共に、別に演算した制御出力の代替データを、前記出力用メモリ領域とは異なるメモリ領域を介してアクチュエータに出力する請求項１乃至４の何れかに記載の車両用電子制御装置。
【請求項６】
制御部から出力される制御出力データが異常である旨判定され、その状態が所定時間継続した時、前記制御部は、異常発生の通知に従い制御出力データに関して初期化を行う請求項１乃至５の何れかに記載の車両用電子制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、車両用電子制御装置に係り、特に制御出力データを好適に監視するための技術に関するものである。
【０００２】
【従来の技術】
近年では、車両用電子制御装置（車載ＥＣＵ）の制御機能が益々高度化、複雑化する傾向にあり、制御を実現するためのソフトウエアも大規模化しつつある。例えば自動変速機の変速制御機能を備えるトランスミッションＥＣＵでは、トランスミッション構造の改良等に伴いリニアソレノイドの直接圧制御や多段化による複雑な多重変速制御を実現するものが提案されており、構造化やオブジェクト指向の手法によりソフトウェア設計されている。因みに、直接圧制御とは、自動変速機における摩擦係合装置の係合圧を制御しながら変速を行う制御を言い、多重変速制御とは、変速制御中にスロットル開度が変化して別の変速判断が成立する場合等において、既に開始された変速制御途中で新たな変速判断を行う制御を言う。
【０００３】
【発明が解決しようとする課題】
上記の如く制御ソフトウエアの大規模化が進む反面、開発期間短縮等が要望されている。こうした実状では、品質面で完全に確認できない項目や仕様上予期しない動作が生じたり、ＲＡＭ破壊等によるマイコン処理の暴走が生じたりすることが考えられる。マイコン自体が暴走した場合は、周知のウオッチドッグ監視機能等によりリセット等の処置がとられる。この場合、マイコンの処理は初期状態から動作することにより通常制御に復帰することができる。
【０００４】
しかしながら、トランスミッションＥＣＵにおいて、ＲＡＭ化け等に起因して変速出力データの固定や予期しない変速出力が生じた場合は、ウオッチドッグパルス（ＷＤパルス）は正しく出力されているため監視機能による復帰は期待できない。また、仮にＲＡＭ化けの異常が検出できた場合、当該マイコンにリセットをかけることが考えられるが、かかる場合、全ての制御が初期状態から行われることで正常動作していた他の制御にも影響が及ぶこととなる。つまり、それまで制御していた内容、例えば学習等のデータが全てリセットされてしまい、ドライバビリティや他の監視機能への悪影響が出る可能性が生じる。
【０００５】
本発明は、上記問題に着目してなされたものであって、その目的とするところは、制御出力データの異常時において、他の制御への影響なく通常制御への復帰を可能とすることができる車両用電子制御装置を提供することである。
【０００６】
【課題を解決するための手段】
請求項１に記載の車両用電子制御装置では、車両走行制御に係わる制御出力データを演算し、当該制御出力データを出力用メモリ領域を介してアクチュエータに出力する制御部と、該制御部から出力される制御出力データを監視する監視部とを備える。そして特に、監視部は、制御部から出力される制御出力データが異常である旨判定した時、制御部に対して異常発生の旨通知する。制御部は、異常発生の通知を受けると先ずは出力用メモリ領域内の制御出力データの初期化を行い、その後、所定時間経過しても異常の状態が継続していると、次に制御出力データの演算に関わる別のメモリ領域も含めて初期化を行う。本発明では、制御出力データの異常時において、制御出力データ関連のデータのみが初期化されるため、その他の正常部分までもが初期化されることはない。故に、他の制御への影響なく通常制御への復帰が可能となる。
【０００７】
特に本発明では、制御部によって、データの初期化が段階的に行われるため、初期化の対象とするメモリ領域を必要最小限で指定し、その初期化を最適に行うことができる。
【０００８】
請求項２に記載の発明では、制御部は、異常発生の通知を受けた後、所定時間経過しても異常の状態が継続していると、ウオッチドッグパルスの出力を停止する。ウオッチドッグパルスの出力停止に伴い、ウオッチドッグ監視回路により制御部がリセットされることとなる。つまり、異常発生後に制御出力データ等の初期化を行っても異常が継続する場合、そのままでは正常復帰が見込めないことが考えられる。かかる場合にはリセットによる正常復帰を図ることとする。
【０００９】
請求項３に記載の発明では、前記監視部は、前記制御部と同じ手法にてこれとは別に制御出力データ若しくはそれ相当のデータを演算し、該演算データとの比較により制御部の制御出力データについて異常を判定する。これにより、制御出力データの異常が容易に判定できる。
【００１０】
請求項４に記載の発明では、前記監視部を、前記制御部と同一のＣＰＵにて構成したため、監視部にてマップや制御処理の状態までも把握できる。従って、外部監視の構成とする場合に比べてより正確に制御出力データの異常を判定することが可能となる。
【００１１】
請求項５に記載の発明では、前記制御部は、異常発生の通知を受けると、その時の制御出力データを初期化すると共に、別に演算した制御出力の代替データを、前記出力用メモリ領域とは異なるメモリ領域を介してアクチュエータに出力する。仮に出力用メモリ領域での制御出力データが破壊された場合において、上記の如く制御出力の代替データが別途演算されて別のメモリ領域を介して出力されるため、その都度の車両制御が中断されることはない。従って、異常発生時にも好適な車両制御が継続できるようになる。
【００１２】
請求項６に記載の発明では、制御部から出力される制御出力データが異常である旨判定され、その状態が所定時間継続した時、前記制御部は、異常発生の通知に従い制御出力データに関して初期化を行う。この場合、異常が継続することを判断することで、正確な異常判定を行うことができる。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。本実施の形態では車両走行制御を実現するための車両用ＥＣＵに本発明を具体化し、特に本ＥＣＵは車載トランスミッションの変速を自動制御するための変速制御機能を具備する。車載トランスミッションは、複数のソレノイド（アクチュエータ）が選択的にＯＮ又はＯＦＦされ、それに伴い油圧経路が変更され変速段が自動に切り替えられるようになっている。
【００１４】
図１は本制御システムの概要を示す構成図である。図１において、ＥＣＵ１０は、自動変速制御の中枢をなす制御マイコン１１と、この制御マイコン１１を監視するための監視マイコン１２とを備える。各マイコン１１，１２は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を有する周知の論理演算回路からなり、本実施の形態では制御マイコン１１が「制御部」に相当し、監視マイコン１２が「監視部」に相当する。
【００１５】
制御マイコン１１は、自動変速制御、電子スロットル制御、クルーズ制御等の各種制御機能やその他に故障診断機能（ダイアグ機能）、通信機能等を具備する。特に自動変速制御に関して、制御マイコン１１は、スロットル開度、車速等の車両運転情報（センサ検出信号）を入力し、例えば図２の変速特性マップを用いてその時々のスロットル開度及び車速に応じて制御変速段（シフトギア段）を決定する。そして、その制御変速段に応じてソレノイド出力を決定し、そのソレノイド出力をＳ１，Ｓ２，Ｓ３として各々出力する。この場合、ソレノイド出力Ｓ１〜Ｓ３が「制御出力データ」に相当し、当該出力Ｓ１〜Ｓ３が制御マイコン１１内の図示しない出力用メモリ領域（ＲＡＭ）を介して各ソレノイドに出力される。なお、スロットル開度及び車速の検出信号は監視マイコン１２にも入力される。
【００１６】
監視マイコン１２は、制御マイコン１１と同じ手法にて制御変速段を演算する機能を有し、前記図２の変速特性マップを用いてその時々のスロットル開度及び車速に応じて制御変速段を決定する。また、監視マイコン１２は、制御マイコン１１から出力されるソレノイド出力Ｓ１〜Ｓ３を取り込み、当該ソレノイド出力Ｓ１〜Ｓ３の異常を随時監視する。制御マイコン１１側の異常が検出された時、当該制御マイコン１１における特定のＲＡＭデータを初期化すべく、監視マイコン１２は制御マイコン１１に対して初期化信号を出力する。
【００１７】
また、ＥＣＵ１０には「ウオッチドッグ監視回路」としてのＷＤ回路１３が設けられている。制御マイコン１１はＷＤ回路１３に対してＷＤパルスを出力し、ＷＤ回路１３は制御マイコン１１からのＷＤパルスが所定時間以上反転しなかった場合に制御マイコン１１に対してリセット信号を出力する。
【００１８】
次に、制御マイコン１１による初期化手順及び監視マイコン１２による監視手順について説明する。ここで、図３は、監視マイコン１２による出力異常判定処理を示すフローチャートであり、図４は、制御マイコン１１によるデータ初期化処理を示すフローチャートである。これら各処理は、各マイコン１１，１２によりそれぞれ所定時間周期（例えば１６ｍｓ周期）で実行される。
【００１９】
図３において、ステップ１０１では、現状の車速とスロットル開度とを読み込み、ステップ１０２では、これら車速とスロットル開度との関係により制御変速段を算出する。その後、ステップ１０３では、制御マイコン１１から出力されたソレノイド出力Ｓ１〜Ｓ３を読み込み、続くステップ１０４では、前記読み込んだソレノイド出力Ｓ１〜Ｓ３から実際の変速段（実変速段）を算出する。
【００２０】
その後、ステップ１０５では、制御変速段と実変速段とが一致するか否かを判別する。外部・内部要因におけるマイコン異常やＲＡＭ破壊等によりソレノイド出力Ｓ１〜Ｓ３が固定されていたり、当該出力Ｓ１〜Ｓ３が意図しないものであったりする場合、ステップ１０５がＮＯとなる。ステップ１０５がＮＯであればソレノイド出力異常とみなし、ステップ１０６に進む。ステップ１０６では、ソレノイド出力Ｓ１〜Ｓ３の初期化を要求する旨の初期化信号を制御マイコン１１に対して出力する。これに対し、ステップ１０５がＹＥＳであればソレノイド出力正常とみなし、そのまま本処理を終了する。
【００２１】
一方、図４において、ステップ２０１では監視マイコン１２からの初期化信号を取得し、続くステップ２０２では、初期化信号により初期化要求がなされているか否かを判別する。初期化要求有りの場合ステップ２０３に進み、ソレノイド出力Ｓ１〜Ｓ３に関して該当ＲＡＭ領域を初期化する。上記ステップ２０３では、ソレノイド出力Ｓ１〜Ｓ３のみを初期化する構成の他、これに代えて又はこれに加えて、ソレノイド出力Ｓ１〜Ｓ３の演算に関係する別のＲＡＭ領域、すなわち自動変速制御で使われる別の演算データを初期化する構成であっても良い。
【００２２】
以上詳述した本実施の形態によれば、制御マイコン１１から出力されるソレノイド出力Ｓ１〜Ｓ３が異常である場合に特定データ（ソレノイド出力Ｓ１〜Ｓ３）だけが初期化されるため、その他の正常部分までもが初期化されることはない。故に、他の制御への影響なく速やかに通常制御への復帰が可能となる。
【００２３】
監視マイコン１２による上記図３の処理において、制御変速段≠実変速段となりその状態が所定時間（数１００ｍｓ〜数ｓｅｃ程度）継続した時に、初期化要求を表す初期化信号出力（ステップ１０６）を実施する構成としても良い。また、所定時間経過の判断は、制御マイコン１１側（図４の処理）で実施する構成であっても良い。何れにしても、ソレノイド出力異常となりその状態で所定時間継続した時に、制御マイコン１１がソレノイド出力Ｓ１〜Ｓ３の初期化を実施すると良い。
【００２４】
（第２の実施の形態）
次に、本発明における第２の実施の形態について、上述した第１の実施の形態との相違点を中心に説明する。本実施の形態では、ソレノイド出力Ｓ１〜Ｓ３の異常時において代替データによるソレノイド駆動を実施するものである。
【００２５】
図５は、本実施の形態におけるデータ初期化処理を示すフローチャートであり、本処理は、前記図４に置き換えて制御マイコン１１により実施される。図５において、ステップ３０１では、監視マイコン１２からの初期化信号を取得し、続くステップ３０２では、初期化信号により初期化要求がなされているか否かを判別する。このとき、前述した通りソレノイド出力異常であれば初期化要求がなされることとなる。
【００２６】
初期化要求有りの場合、ステップ３０３では制御変速段の代替データを算出し、続くステップ３０４では、その制御変速段の代替データをＳＲＡＭ（スタンバイＲＡＭ）等に記憶する。その後、ステップ３０５では、その時のソレノイド出力Ｓ１〜Ｓ３に関して該当ＲＡＭ領域を初期化する。続くステップ３０６では、前記ＳＲＡＭ内の代替データをソレノイド出力Ｓ１〜Ｓ３として出力する。
【００２７】
ここで、代替データを格納するメモリ領域は、ステップ３０５で初期化の対象となるメモリ領域以外であれば良く、出力用メモリ領域以外のＲＡＭ領域、ＥＥＰＲＯＭ等であっても良い。
【００２８】
本実施の形態によれば、出力用メモリ領域でソレノイド出力Ｓ１〜Ｓ３が異常となる場合に、代替データが別途演算されて別のメモリ領域を介して出力されるため、その都度の自動変速制御が中断されることはない。従って、異常発生時にも好適な自動変速制御が継続できるようになる。
【００２９】
またこの場合、不要な変速制御を起こさせない構成が実現できる。例えば多重変速制御を実施する場合において、高速ギア段でのリセット後に、変速制御以外の制御が多重変速制御に入るのを防ぎ、通常の制御にいち早く復帰できる。
【００３０】
（第３の実施の形態）
次に、第３の実施の形態では、ソレノイド出力Ｓ１〜Ｓ３及びそれに関連するデータについて初期化を段階的に実施する構成について説明する。
【００３１】
図６は、本実施の形態におけるデータ初期化処理を示すフローチャートであり、本処理は、前記図４や図５に置き換えて制御マイコン１１により実施される。図６において、先ずステップ４０１，４０２では前記同様、監視マイコン１２からの初期化信号を取得し、その初期化信号により初期化要求がなされているか否かを判別する。初期化要求無しの場合にはステップ４０３に進み、初期化フラグＦ１をクリアする（Ｆ１＝０）。
【００３２】
初期化要求有りの場合ステップ４０４に進み、当初は初期化フラグＦ１がクリアされているため更にステップ４０５に進む。ステップ４０５では、ソレノイド出力Ｓ１〜Ｓ３に関する該当ＲＡＭ領域（出力用メモリ領域）を初期化し、続くステップ４０６では、初期化フラグＦ１をセットする（Ｆ１＝１）。
【００３３】
初期化フラグＦ１がセットされた後そのセット状態が継続する場合、すなわちソレノイド出力が初期化されても初期化フラグＦ１がクリアされない場合には、ステップ４０７で所定時間の経過が待たれる。そして、初期化フラグＦ１のセットから所定時間が経過した時点、すなわちソレノイド出力Ｓ１〜Ｓ３が初期化されてから所定時間が経過した時点でステップ４０８に進み、ソレノイド出力Ｓ１〜Ｓ３の演算に関連するデータも含み該当ＲＡＭ領域の初期化を行う。
【００３４】
以上第３の実施の形態によれば、データの初期化が段階的に行われるため、初期化の対象とするメモリ領域を必要最小限で指定し、その初期化を最適に行うことができる。
【００３５】
（第４の実施の形態）
次に、第４の実施の形態では、ソレノイド出力Ｓ１〜Ｓ３及びそれに関連するデータの初期化処理と、ＷＤ回路１３によるリセット処理とを組み合わせた構成について説明する。
【００３６】
図７は、本実施の形態におけるデータ初期化処理を示すフローチャートであり、本処理は、前記図４〜図６に置き換えて制御マイコン１１により実施される。図７において、先ずステップ５０１，５０２では前記同様、監視マイコン１２からの初期化信号を取得し、その初期化信号により初期化要求がなされているか否かを判別する。初期化要求無しの場合にはステップ５０３に進み、初期化フラグＦ１，Ｆ２をクリアする（Ｆ１＝０，Ｆ２＝０）。
【００３７】
初期化要求有りの場合ステップ５０４に進み、当初は初期化フラグＦ１，Ｆ２が共にクリアされているため更にステップ５０４→５０５→５０６に進む。ステップ５０６では、ソレノイド出力Ｓ１〜Ｓ３に関する該当ＲＡＭ領域（出力用メモリ領域）を初期化し、続くステップ５０７では、初期化フラグＦ１をセットする（Ｆ１＝１）。
【００３８】
初期化フラグＦ１がセットされた後そのセット状態が継続する場合、すなわちソレノイド出力が初期化されても初期化フラグＦ１がクリアされない場合には、ステップ５０８で所定時間の経過が待たれる。そして、初期化フラグＦ１のセットから所定時間が経過した時点、すなわちソレノイド出力Ｓ１〜Ｓ３が初期化されてから所定時間が経過した時点でステップ５０９に進み、ソレノイド出力Ｓ１〜Ｓ３の演算に関連するデータも含み該当ＲＡＭ領域の初期化を行う。更に、ステップ５１０では、初期化フラグＦ２をセットする（Ｆ２＝１）。
【００３９】
初期化フラグＦ２がセットされた後は、ステップ５１１で所定時間の経過が待たれる。そして、初期化フラグＦ２のセットから所定時間が経過した時点でステップ５１２に進み、ＷＤパルスの出力を停止する。このＷＤ出力停止に伴い、ＷＤ回路１３により制御マイコン１１がリセットされることとなる。
【００４０】
以上第４の実施の形態によれば、異常発生後にソレノイド出力等の初期化を行っても異常が継続し、そのままでは正常復帰が見込めない場合において、リセットによる正常復帰を図ることができる。
【００４１】
なお上記図７の処理では、ソレノイド出力Ｓ１〜Ｓ３及びそれに関連するデータについて初期化を段階的に実施する構成（ステップ５０６，５０９）を無くし、何れか一方の初期化のみを行い、その初期化後、所定時間が経過した時点でＷＤパルスの出力を停止する構成であっても良い。
【００４２】
本発明は、上記以外に次の形態にて具体化できる。
上記実施の形態では、制御部と監視部とを個別のマイコン（ＣＰＵ）にて実現する構成としたが、これら制御部と監視部とを同一のマイコン（ＣＰＵ）にて実現する構成であっても良い。この場合、監視部にてマップや制御処理の状態までも把握できる。従って、外部監視の構成とする場合に比べてより正確にソレノイド出力（制御出力データ）の異常を判定することが可能となる。
【００４３】
また、マイコン内部で自動変速制御の監視を行う場合においてＯＳ（オペレーティングシステム）を用いた構成では、自動変速制御と別タスクで行うことも可能となる。自動変速制御が行われているタスク自体のロック検出も監視可能となる。この場合、マップを共有でき、省資源での構成が可能となる。
【００４４】
上記実施の形態では、自動変速制御においてソレノイドに対する出力を「制御出力データ」とし、ソレノイド出力に関して初期化処理を実施する事例を説明したが、他の制御における制御出力データを想定し、同様の初期化処理を実施するものであっても良い。例えば、電子スロットル制御においてスロットル駆動モータに対する出力を「制御出力データ」とし、そのモータ出力に関して初期化処理を実施することも可能である。
【図面の簡単な説明】
【図１】発明の実施の形態における車両制御システムの概要を示す構成図。
【図２】変速特性マップを示す図。
【図３】出力異常判定処理を示すフローチャート。
【図４】データ初期化処理を示すフローチャート。
【図５】第２の実施の形態におけるデータ初期化処理を示すフローチャート。
【図６】第３の実施の形態におけるデータ初期化処理を示すフローチャート。
【図７】第４の実施の形態におけるデータ初期化処理を示すフローチャート。
【符号の説明】
１０…ＥＣＵ、１１…制御マイコン、１２…監視マイコン、１３…ＷＤ回路。
【図１】
0004007038.tif 000002
【図２】
0004007038.tif 000003
【図３】
0004007038.tif 000004
【図４】
0004007038.tif 000005
【図５】
0004007038.tif 000006
【図６】
0004007038.tif 000007
【図７】
0004007038.tif 000008