(57)【特許請求の範囲】
【請求項１】
各々光信号を電荷に変換しかつ蓄積する受光素子と該受光素子に蓄積された信号電荷を増幅する増幅素子と前記受光素子に蓄積された信号電荷を前記増幅素子の制御電極に転送する転送素子と前記増幅素子の制御電極の電荷をリセットするリセット素子とを具備し、行および列方向に２次元的に配置され、電流信号として信号読出しを行なう複数の画素と、
前記各列ごとに設けられ、それぞれ対応する列に配置された画素からの信号を読み出すための複数の垂直読出し線と、
それぞれ前記画素に対応して設けられ前記画素の増幅素子の出力と対応する前記垂直読出し線との間に接続された複数のスイッチ素子と、
前記複数の垂直読出し線からの信号を取り出すための水平読出し線と、
各々の前記垂直読出し線に対応して設けられ、各垂直読出し線からの信号を前記水平読出し線に供給する水平スイッチ素子と、
を具備することを特徴とする固体撮像素子。
【請求項２】
さらに、前記水平読出し線に接続された電流・電圧変換回路を備え、該電流・電圧変換回路を介して読出し電圧出力を得ることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
同じ垂直読出し線に接続された前記スイッチ素子は１個のみまたは２個以上同時にオンとすることが可能であり、２個以上同時にオンとした場合には２個以上の前記画素の出力が前記垂直読出し線上で合成されることを特徴とする請求項１または２のいずれか１項に記載の固体撮像素子。
【請求項４】
さらに、前記水平スイッチ素子は１個のみまたは複数個同時にオンとすることが可能であり、複数個同時にオンとした場合には前記複数の垂直読出し線からの信号が前記水平読出し線上で合成されることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項５】
前記水平読出し線に順次読み出される信号の差分を求める差分回路を設けたことを特徴とする請求項１〜４のいずれか１項に記載の固体撮像素子。
【請求項６】
少なくとも各行に配置された画素ごとに選択制御信号を供給する第１の垂直走査回路と、前記スイッチ素子を制御するための信号を供給する第２の垂直走査回路とを設けたことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像素子。
【請求項７】
所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、
前記スイッチ素子により行ごとに画素を選択し各列の信号をそれぞれの垂直読出し線に読み出し、かつ前記水平スイッチ素子によって順次各垂直読出し線の信号を水平読出し線に時系列的に出力することによりシャッタ機能を有する一括露光動作を行なうことを特徴とする請求項１〜６のいずれか１項に記載の固体撮像素子。
【請求項８】
所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、
複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すことを特徴とする請求項１〜６のいずれか１項に記載の固体撮像素子。
【請求項９】
前記引き続き読み出される各画素領域の一部は互いに重なり合っていることを特徴とする請求項８に記載の固体撮像素子。
【請求項１０】
前記引き続き読み出される画素領域は１画素分づつずれていることを特徴とする請求項８または９に記載の固体撮像素子。
【請求項１１】
前記引き続き読み出される画素領域は互いに隣接していることを特徴としている請求項８に記載の固体撮像素子。
【請求項１２】
所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、
ｎを正の整数として、ｎ行づつｎ行おきに、またはｎ列づつｎ列おきに、同時に読み出しを行い第１の総和を求め、次に前記読み出した各ｎ行づつの行の間のｎ行づつをｎ行おきに、または各ｎ列づつの列の間のｎ列づつをｎ列おきに、同時に読み出し第２の総和を得た後、前記差分回路により前記第１および第２の総和の差分を求めることにより所定の周波数成分の信号を検出することを特徴とする請求項５に記載の固体撮像素子。
【請求項１３】
種々のｎの値に対して、前記第１および第２の総和を得かつ両者の差分を求めて種々の周波数成分の信号を検出することにより、空間画像のフーリエ変換を行うことを特徴とする請求項１２に記載の固体撮像素子。
【請求項１４】
前記水平スイッチ素子で全列の信号を選択して各行ごとの画素の総和を得るとともに各行を順次選択して読出すことにより各行の射影を得るか、または前記スイッチ素子で全行の画素の信号を加算して前記垂直読出し線に各列ごとの信号の総和を得、前記水平スイッチ素子で各列の信号を順次読み出すことにより各列の射影を得ることを特徴とする請求項１に記載の固体撮像素子。
【請求項１５】
前記スイッチ素子および前記水平スイッチ素子により、画面の一部の画素についてのみ信号を読み出しおよび処理を行うことを特徴とする請求項７〜１４のいずれか１項に記載の固体撮像素子。
【請求項１６】
前記スイッチ素子を可変抵抗素子として使用し、画素からの信号の積和演算を行うことを特徴とする請求項１に記載の固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子に関し、例えば工業用ロボットや各種の検査装置に使用することができ、固体撮像素子の画像部に画像信号の積和演算などを行なう機能を持たせることにより、高性能の画像処理用のプロセッサを用いることなく、あるいは画像処理のために他のプロセッサに過大な負担をかけることなく、被写体の画像情報を撮像しかつ演算処理して出力できるようにする技術に関する。
【０００２】
【従来の技術】
従来、工業用ロボットや各種の検査装置に使用される画像処理装置においては、例えばＣＣＤなどの固体撮像素子で被測定物体の撮像を行ない、得られた画像信号または情報を高性能のプロセッサに送り、該プロセッサで逐次画像情報に対し各種の演算を行なうよう構成されていた。したがって、固体撮像素子は画像の取り込みを行なうのみであり、固体撮像素子によって得られた画像情報の演算処理は通常は別の処理装置で行なわれていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、固体撮像素子の画素数は数万〜数十万、さらには数百万画素／フレームにおよび、これらの画素から得られる画像情報の情報量は膨大なものとなる。したがって、このような膨大な量の画像情報をそのままリアルタイムで演算処理するためには、極めて高い処理能力が必要であり、ＣＣＤ、メモリおよびプロセッサの間の情報の通信速度やプロセッサの処理速度などを極めて大きくする必要がある。このため、プロセッサなどを含む各装置に過大な負荷がかかると共に、装置も大型化しかつ高価になるという不都合があった。
【０００４】
また、前記プロセッサとしては、画像処理と他の処理をともに行なうもののほか、画像処理専用のプロセッサが使用されることもあった。このような場合は、例えば微分演算のように演算対象が注目画素とその周辺に限られる場合には有効な手法であったが、例えば高速フーリエ変換（ＦＦＴ）のように画像領域全体を対象とする場合には、たとえ画像処理専用のプロセッサを使用したとしても十分な性能が得られずかつ装置の大型化およびコスト高を避けることは困難な場合が多かった。
【０００５】
また、近年では、固体撮像素子自身に画像処理のための演算回路を組み込むことも試みられているが、画素部での演算に多数の素子を使用するため、固体撮像装置のチップサイズが大きくなり、かつ開口率が低下してイメージセンサとしての性能が低下するなどの不都合があった。
【０００６】
したがって、本発明の目的は、前述の従来例の装置における問題点に鑑み、固体撮像素子において、簡単な回路構成により固体撮像素子自体の画素部での積和演算を可能にし、画像処理のためにプロセッサなどに過大な負荷を与えることなく、高速度で被写体画像の撮像および演算処理を行なうことができるようにすることにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため本発明の一態樣では、各々光信号を電荷に変換しかつ蓄積する受光素子と該受光素子に蓄積された信号電荷を増幅する増幅素子と前記受光素子に蓄積された信号電荷を前記増幅素子の制御電極に転送する転送素子と前記増幅素子の制御電極の電荷をリセットするリセット素子とを具備し、行および列方向に２次元的に配置され、電流信号として信号読出しを行なう複数の画素と、前記各列ごとに設けられ、それぞれ対応する列に配置された画素からの信号を読み出すための複数の垂直読出し線と、それぞれ前記画素に対応して設けられ前記画素の増幅素子の出力と対応する前記垂直読出し線との間に接続された複数のスイッチ素子と、前記複数の垂直読出し線からの信号を取り出すための水平読出し線と、各々の前記垂直読出し線に対応して設けられ、各垂直読出し線からの信号を前記水平読出し線に供給する水平スイッチ素子とを具備する固体撮像素子が提供される。
このような構成においても、従来の固体撮像素子のように各画素の信号を個別に順次垂直読出し線および水平読出し線を介して読出すことができるほかに、前記画素の増幅素子の出力と対応する垂直読出し線との間に接続されたスイッチ素子を制御することにより、複数の画素からの信号を垂直読出し線あるいは水平読出し線上で合成して取出すことができる。したがって、この場合は複数の画素の出力信号に対し積和演算などを固体撮像素子内部で行なうことができ、簡単な装置構成により高速度の画像処理が行なわれる。また、このような画像処理のために画像処理用のプロセッサに過大な負荷をかけることもない。また、従来の固体撮像素子の画素部にスイッチ素子を追加するのみの簡単な回路構成でよいから、チップサイズの大型化および開口率の低下などの不都合が防止できる。
【００１０】
この場合、さらに、前記水平読出し線に接続された電流・電圧変換回路を設け、該電流・電圧変換回路を介して読出し電圧出力を得ることができる。
電流・電圧変換回路を水平読出し線に接続することにより、画素から電流信号として読み出された出力信号を垂直読出し線および水平スイッチ素子を介して受入れ、対応する電圧出力を得ることができる。これにより、電流読出しモードの利点を生かしつつ出力信号として電圧信号を得ることができる。
【００１１】
また、同じ垂直読出し線に接続された前記スイッチ素子は１個のみまたは２個以上同時にオンとすることが可能であり、２個以上同時にオンとした場合には２個以上の前記画素の出力が前記垂直読出し線上で合成されるよう構成することができる。
同じ垂直読出し線に接続された前記スイッチ素子は同時に１個のみをオンとすれば、個々の画素からの出力信号を個別に垂直読出し線に出力することができる。また、前記スイッチ素子を同時に２個以上オンとした場合には、２個以上の画素の出力が垂直読出し線上で合成されることにより、２個以上の画素の出力の積和演算が行なわれる。
【００１２】
さらに、前記水平スイッチ素子は１個のみまたは複数個同時にオンとすることが可能であり、複数個同時にオンとした場合には前記複数の垂直読出し線からの信号が前記水平読出し線上で合成されるよう構成することもできる。
水平スイッチ素子を同時に１個のみオンとした場合には、それぞれの垂直読出し線からの出力を個別に出力することが可能になる。それぞれの垂直読出し線には、各行の画素の出力を順次出力してもよく、あるいは前記垂直読出し線に接続されたスイッチ素子を２個以上同時にオンとすることにより、２つ以上の行の画素の出力の積和演算を行なったものを出力するようにしてもよい。これにより、同じ行で異なる列の複数の画素からの信号を水平読出し線上で合成し、あるいは複数の異なる行にありかつ異なる列にある画素からの信号を水平読出し線上で合成することが可能になる。
【００１３】
さらに、前記水平読出し線に順次読み出される信号の差分を求める差分回路を設けると好都合である。
水平読出し線に差分回路を接続することにより、順次読出される信号の差分を求めることができ、かつ例えばそれぞれ複数の画素の出力を積和演算して得られた信号の間の差分を求めることも可能になる。
【００１４】
また、少なくとも各行に配置された画素ごとに選択制御信号を供給する第１の垂直走査回路と、前記スイッチ素子を制御するための信号を供給する第２の垂直走査回路とを設けることもできる。
各行に配置された画素毎に選択制御信号を供給する従来と同様の垂直走査回路である第１の垂直走査回路と、前記スイッチ素子を制御する第２の垂直走査回路を設けることにより、従来の固体撮像素子と同様の動作は主として第１の垂直走査回路で行ない、前記スイッチ素子を制御して行なう積和演算などの動作は主として第２の垂直走査回路を用いて行なうことができる。これにより、固体撮像素子の周辺回路の構成が簡略化され制御も容易になる。
【００１５】
さらに、所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、前記スイッチ素子により行ごとに画素を選択し各列の信号をそれぞれの垂直読出し線に読み出し、かつ前記水平スイッチ素子によって順次各垂直読出し線の信号を水平読出し線に時系列的に出力することによりシャッタ機能を有する一括露光動作を行なうこともできる。
このような構成により、全画素の電荷を同時に前記転送素子から増幅素子の制御電極に転送することができ、以後は前記スイッチ素子を使用して各画素の信号をそれぞれの垂直読出し線に読出し、かつ水平スイッチ素子によって各垂直読出し線の信号を時系列的に出力することができる。また、前記露光に先立ち、全画素の転送素子をオンにして受光素子の電荷を増幅素子の制御電極に転送しかつ前記リセット素子を介して吐き出させることができる。これにより、全画素の同時リセットおよびその後の全画素の電荷の同時転送を行なうことが可能になり、ＣＣＤ素子のようなシャッタ機能を有する一括露光のイメージセンサとして動作させることが可能になる。
【００１６】
さらに、所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すこともできる。
複数行×複数列分の画素領域毎の画素の電荷を合成して順次読出すことにより、複数画素分の信号を平均化してノイズ除去を行なうことができ、解像度は低下するが感度が上昇し、例えば、暗い被写体などについてノイズの軽減された画像を得ることができる。
【００１７】
また、この場合、前記引き続き読み出される各画素領域の一部は互いに重なり合うよう構成することもできる。
各画素領域の一部を互いに重なり合わせることにより、水平および／または垂直走査速度を所定の値に保ちながらノイズの軽減された画像を読出すことができる。
【００１８】
さらに、前記引き続き読み出される画素領域は１画素分づつずれるよう構成することもできる。
特に、引き続き読出される画素領域が１画素分ずつずれておれば１画素ずつ読出しを行なう場合と同じ水平および／または垂直走査速度とすることができ、画像表示、記録などを行なう場合に通常の装置を使用して容易に行なうことができる。
【００１９】
あるいは、前記引き続き読み出される画素領域は互いに隣接させてもよい。
引き続き読出される画素領域を互いに隣接したものとすることにより、フレーム速度を向上させ高速読出しを行なうことができると共に、このような高速読出しを行なう場合にも複数の画素の出力を合成して読出しているから総電荷量が増大し感度が低下することもなくなる。すなわち、高速度かつ高感度の読出しを行なうことが可能になる。
【００２０】
さらに、所定の露光時間の間全画素の前記転送素子をオフにして露光を行ない、かつ再び全画素の転送素子をオンとして受光素子の電荷を前記増幅素子の制御電極に転送した後、ｎを正の整数として、ｎ行づつｎ行おきに、またはｎ列づつｎ列おきに、同時に読み出しを行い第１の総和を求め、次に前記読み出した各ｎ行づつの行の間のｎ行づつをｎ行おきに、または各ｎ列づつの列の間のｎ列づつをｎ列おきに、同時に読み出し第２の総和を得た後、前記差分回路により前記第１および第２の総和の差分を求めることにより所定の周波数成分の信号を検出することができる。
このような構成により、画像の垂直方向または水平方向の各周波数成分の信号を検出することができる。例えばｎ＝１とすれば、垂直方向または水平方向の最高周波数が検出され、ｎ＝２とすれば該最高周波数の２分の１の周波数成分が検出でき、ｎ＝３とすれば前記最高周波数の３分の１の周波数成分の信号の検出ができる。すなわち、画像の所望の周波数成分の信号を別個のフィルタあるいは信号プロセッサなどを使用することなく容易に検出できる。
【００２１】
この場合、種々のｎの値に対して、前記第１および第２の総和を得かつ両者の差分を求めて種々の周波数成分の信号を検出することにより、空間画像のフーリエ変換を行うこともできる。
ｎを種々の値に設定して種々の周波数成分の信号を検出し加算することにより、空間画像のフーリエ変換を容易に行なうことができる。この場合も、余分な信号プロセッサあるいはフィルタなどを使用することなく簡単な装置構成でフーリエ変換を行なうことができる。
【００２２】
また、前記水平スイッチ素子で全列の信号を選択して各行ごとの画素の総和を得るとともに各行を順次選択して読出すことにより各行の射影を得るか、または前記スイッチ素子で全行の画素の信号を加算して前記垂直読出し線に各列ごとの信号の総和を得、前記水平スイッチ素子で各列の信号を順次読み出すことにより各列の射影を得ることもできる。
このような構成によって、画像の特徴量の一種である画像の各行または各列の成分の和である射影を得ることができる。この場合も、特別の画像処理装置は必要ではなく、撮像素子自体によって容易に各行または各列の射影を得ることができる。
【００２３】
さらに、前記スイッチ素子および前記水平スイッチ素子により、画面の一部の画素についてのみ信号を読み出しおよび処理を行うこともできる。
画素のリセットと信号の転送は全画素に対して実施し、読出しは前記スイッチ素子および前記水平スイッチ素子により画素の一部についてのみ行なうことができる。これにより、画像の一部だけについて演算および処理を行なうことができ、必要な画像情報のみを効率的に得ることができる。また、画素部のリセットは前記スイッチ素子による読出しとは独立に行なうことができ、部分走査時においても不要画素のリセットを非読出し時に行なうことにより、不使用画素の飽和による影響、いわゆるブルーミングやスメアを防止することができる。
【００２４】
また、前記スイッチ素子を可変抵抗素子として使用し、画素からの信号の積和演算を行うこともできる。
前記スイッチ素子はＭＯＳトランジスタなどで構成し、そのゲートに印加される制御信号の電圧を２値のデジタル信号ではなくアナログ信号とすることにより、前記スイッチ素子を可変抵抗素子として使用することができる。したがって、各画素からの信号に対してゲインを変えて取り出すことにより、重み付けを含む積和演算を容易に行なうことができる。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係わる固体撮像素子につき説明する。
図１は、本発明の一実施形態に係わる固体撮像素子の概略の構成を示す。また、図２は、図１の固体撮像素子の構成をさらに詳細に示すものである。
【００２６】
図１に示すように、本発明の一実施形態に係わる固体撮像素子は、非破壊読出しの増幅型画素が行および列方向に配列された画素マトリクス１と、画素マトリクス１の各画素の内行方向の画素ごとに制御信号を供給する第１の垂直走査回路（ＶＳＣ１）３および第２の垂直走査回路（ＶＳＣ２）５と、画素マトリクスの各画素の単数および複数列ごとの選択を行なう水平走査回路（ＨＳＣ）７と、電流・電圧変換回路９などを備えている。
【００２７】
図２は、図１の固体撮像素子の構成をさらに詳細に示すものである。図２では、説明の簡略化のため画素が３行×３列のマトリクス状に配列されたイメージセンサの例を示している。
【００２８】
各画素としては、受光素子であるフォトダイオードＰＤｉｊ、接合型電界効果トランジスタ（ＪＦＥＴ）からなる増幅素子ＱＡｉｊ、フォトダイオードＰＤｉｊの電荷を増幅素子ＱＡｉｊのゲートに転送するためのＭＯＳトランジスタからなる転送用スイッチＱＴｉｊ、および増幅素子ＱＡｉｊのゲート電極を所定の電圧に設定するためのＭＯＳトランジスタからなるリセットスイッチＱＲｉｊに加えて、ＭＯＳトランジスタからなる制御スイッチＱＧｉｊを備えて構成されている。なお、ここでｉ＝１，２，３、かつｊ＝１，２，３である。
【００２９】
各画素の増幅素子ＱＡｉｊの内、垂直方向すなわち列方向に配置された画素の増幅素子ＱＡｉｊのソースは制御スイッチ素子ＱＧｉｊの主電流回路（ドレインソース間回路）を介して各列の列ラインＶＬｊに共通に接続され、各列の列ラインＶＬｊはそれぞれ列ごとに設けられた定電流源ＣＳＶｊに接続されている。各定電流源ＣＳＶｊの他端は共通に所定の電源ＶＥＥに接続されている。なお、各増幅素子ＱＡｉｊのドレインは共通に所定の電源ＶＤＤに接続されている。
【００３０】
各画素のフォトダイオードＰＤｉｊのカソードは共通に前記各増幅素子ＱＡｉｊのドレインと同じ所定の電源ＶＤＤに接続され、アノードは対応する転送用スイッチＱＴｉｊのソースに接続されている。転送用スイッチＱＴｉｊのドレインは増幅素子ＱＡｉｊのゲートおよびリセットスイッチＱＲＳＴｉｊのソースに接続されている。各転送用スイッチＱＴｉｊのゲートは行ごとに共通に第１の垂直走査回路（ＶＳＣ１）３に接続され、第１の垂直走査信号φＴｉを受けるよう構成されている。
【００３１】
リセットスイッチＱＲｉｊのゲートは全画素共通に制御信号φＲＧに接続され、ドレインは各行ごとに共通に第１の垂直走査回路３に接続され、各行ごとに第２の垂直走査信号φＤｉが供給されるよう構成されている。
【００３２】
各制御スイッチＱＧｉｊのドレインは同じ画素内の増幅素子ＱＡｉｊのソースに接続され、ドレインは各列の垂直読み出し線ＶＬｊに接続されている。また、各制御スイッチＱＧｉｊのゲートは行ごとに共通に第２の垂直走査回路（ＶＳＣ２）５に接続され、第３の垂直走査信号φＹｉを受けるよう構成されている。
【００３３】
なお、第１の垂直走査回路（ＶＳＣ１）３および第２の垂直走査回路（ＶＳＣ２）５は、それぞれシフトレジスタとスイッチ素子を基本として構成されている。第１の垂直走査回路（ＶＳＣ１）３では、クロック信号ＣＫ２を加えるごとに制御信号ＣＮＴ２が内部のシフトレジスタ１段分ずつ順次転送され、前記第１の垂直走査信号φＴｉおよび第２の垂直走査信号φＤｉを出力する。また、第２の垂直走査回路（ＶＳＣ２）５は、クロックパルスＣＫ３を加えるごとに制御信号ＣＮＴ３が内部のシフトレジスタ１段分ずつ順次転送され、第３の垂直走査信号φＹｉを出力するよう構成されている。
【００３４】
また、図２において、各垂直読み出し線ＶＬｊの他端はそれぞれの列の水平読み出しスイッチ素子ＱＨｊ（ｊ＝１，２，３）のドレインに接続されている。各水平読み出しスイッチＱＨｊのソースは共通の水平読み出し線ＨＬに接続されている。水平読み出し線ＨＬは後に詳細に説明する電流・電圧変換回路９および差分回路１１の入力に接続されている。電流・電圧変換回路９および差分回路１１の出力はそれぞれ読み出し出力信号Ｖｏｕｔおよび差分出力信号Ｖｓｕｂである。
【００３５】
水平読み出しスイッチＱＨｊの各ゲートは水平走査回路（ＨＳＣ）７の各回路段の出力に接続されている。水平走査回路（ＨＳＣ）７も前記垂直走査回路３，５と同様にシフトレジスタとスイッチを基本として構成されている。水平走査回路７（ＨＳＣ）には、ロックパルスＣＫ１を加えるごとに制御信号ＣＮＴ１のデータが順次１段分ずつシフトされ、各水平読み出しスイッチ素子ＱＨｊを順次、あるいは後に説明するように複数個同時に、制御するための水平走査信号φＨｊを出力する。
【００３６】
次に、以上のような構成を有する固体撮像素子の動作を説明する。始めに、図１および図２に示される固体撮像素子を従来の固体撮像素子と同様の方法で読み出す場合につき説明する。この場合は、第２の垂直走査回路（ＶＳＣ２）５を全て選択状態として全ての制御スイッチ素子ＱＧｉｊを導通状態にしておく。
【００３７】
まず、第１の垂直走査回路３に供給される制御信号ＣＮＴ２をハイにすると共に、垂直クロック信号φＣＫ２を加えて第１の垂直走査回路３のシフト動作を行なわせる。そして、リセット制御信号φＲＧにより全画素のリセットスイッチＱＲｉｊをオンにする。また、選択された行に対しては第２の垂直走査信号φＤｉの電圧を各画素の増幅素子ＱＡｉｊがオンになって活性化する電圧ＶＧＨとし、非選択行の画素に対しては増幅素子ＱＡｉｊがカットオフする電圧ＶＧＬとする。これにより選択行の画素の増幅素子ＱＡｉｊのゲートは電圧ＶＧＨにバイアスされる。このような動作を増幅素子のリセットと称する。
【００３８】
この状態で、前記制御信号φＲＧをオフにする。これによってリセットスイッチ素子ＱＲｉｊはカットオフするが、増幅素子ＱＡｉｊのゲート寄生容量によって該増幅素子ＱＡｉｊのゲート電圧は同じ値ＶＧＨにバイアスされたリセット状態に保持される。
【００３９】
この状態で、第１の垂直走査回路３からの第１の垂直走査信号φＴｉにより選択された行の画素の転送素子ＱＴｉｊをオンにする。これによって、それまでフォトダイオードＰＤｉｊで光電変換されて蓄積されていた信号電荷が増幅素子ＱＡｉｊのゲートに転送され、該増幅素子ＱＡｉｊのゲート電圧が映像信号に対応した電圧になる。このようにして、転送された電荷は、増幅素子ＱＡｉｊのゲートの寄生容量によって保持される。
【００４０】
この状態で選択列の水平読み出しスイッチＱＨｊをオンにする。これにより、選択された画素の増幅素子ＱＡｉｊが動作し制御スイッチ素子ＱＧｉｊを介して垂直読み出し線ＶＬｊに映像信号に対応した信号電流が流れる。この信号電流は水平読み出し線ＨＬを介して電流・電圧変換回路９によって電圧信号に変換され映像出力電圧信号Ｖｏｕｔが得られる。したがって、水平読み出しスイッチＱＨｊを各列ごとに順次オンにすると、選択行の画素の映像信号が順次読み出される。
【００４１】
すなわち、以上のような従来の固体撮像素子と同様の動作においては、全ての制御スイッチ素子ＱＧｉｊをオンとした状態で、従来の固体撮像素子と同様に第１の垂直走査回路（ＶＳＣ１）３により各行ごとに順次画素の選択を行なって読み出しを行なう。また、水平読み出しスイッチＱＨｊも各列ごとに１つずつ順次オンとして各列の選択画素の映像信号を順次時系列的に出力する。なお、制御スイッチ素子は全てオンとするのではなく、選択行ごとに順次オンとしてもよい。
【００４２】
本発明に係わる固体撮像素子では、このような従来の固体撮像素子と同様の動作の他、制御スイッチ素子ＱＧｉｊを複数行分同時にオンとして垂直読み出し線ＶＬｊ上で複数画素からの読み出し信号を合成することができる。また、水平走査回路（ＨＳＣ）７は水平読み出し制御信号φＨｊを複数個同時にオンとすることができ、したがって複数の垂直読み出し線ＶＬｊからの信号を水平読み出し線ＨＬ上で合成することができる。すなわち、複数列の画素からの信号を水平読み出し線ＨＬ上で合成することができる。また、複数行かつ複数列の画素の信号を合成して水平読み出し線ＨＬに出力することもできる。
【００４３】
次に、図３を参照してこのような本発明に特有の動作につき説明する。図３は、本発明に係わる固体撮像素子において、２画素だけに着目した等価回路図である。図３においては、前記図１および図２と同じ部分は同じまたは対応する参照符号で示されている。図３は、第１行第ｊ列の画素、および第２行第ｊ列の画素を示しており、これらの画素を構成する各素子の列番号ｊは省略されている。
【００４４】
図３に示される各画素の出力、すなわち制御スイッチ素子ＱＧ１およびＱＧ２のソースは垂直読み出し線ＶＬｊに共通に接続されている。垂直読み出し線ＶＬｊは水平読み出しスイッチ素子ＱＨｊを介して水平読み出し線ＨＬに接続されている。水平読み出し線ＨＬには、他の垂直読み出し線ＶＬｊ＋１（図示せず）との間に接続された他の水平読み出しスイッチ素子ＱＨｊ＋１が示されている。
【００４５】
水平読み出し線ＨＬには電流・電圧変換回路９を構成する抵抗素子Ｒおよび増幅素子Ａ１が接続されている。増幅素子Ａ１の反転入力端子は水平読み出し線ＨＬに接続され、非反転入力端子は基準電圧Ｖｒｅｆに接続されている。抵抗素子Ｒは増幅素子Ａ１の反転入力端子と出力端子との間に接続されている。増幅素子Ａ１の出力は映像出力端子（Ｖｏｕｔ）に接続されている。
【００４６】
また、電流・電圧変換回路９の出力、すなわち増幅素子Ａ１の出力には差分回路１１が接続されている。差分回路１１は、ＭＯＳトランジスタで構成されるスイッチ素子Ｑｓｕｂと、第２の増幅素子Ａ２と、容量Ｃｓｕｂを備えている。容量Ｃｓｕｂは電流・電圧変換回路９の出力とスイッチ素子Ｑｓｕｂのドレインの間に接続され、スイッチ素子Ｑｓｕｂのソースはグランドに接続されている。スイッチ素子Ｑｓｕｂのゲートには差分動作を行なわせるための差分制御信号φＳＵＢｒｓｔが供給されている。スイッチ素子Ｑｓｕｂのドレインは増幅素子Ａ２を介して差分出力端子（Ｖｓｕｂ）に接続されている。
【００４７】
図３の回路の動作は以下のようになる。まず、図示しない制御回路より前述のように制御信号φＲＧを送り、リセット素子ＱＲｉ（ｉ＝１，２；以下同様）をオンにするが、そのとき垂直走査回路よりφＤｉを送りリセット素子ＱＲｉのドレイン電圧を増幅素子ＱＡｉがオンになって活性化する電圧ＶＧＨとすると、増幅素子ＱＡｉのゲートも同じ電圧ＶＧＨにバイアスされる。これによって増幅素子のリセットが行なわれる。この状態で、制御信号φＲＧをオフにしてリセット素子ＱＲｉをカットオフさせても、図示しないゲート寄生容量の影響で増幅素子ＱＡｉのゲートは電圧ＶＧＨにバイアスされたリセット状態に保持される。
【００４８】
この状態で、第１の垂直走査回路３より転送パルスφＴｉを送って転送素子ＱＴｉをオンにすると、それまでフォトダイオードＰＤｉで光電変換されて蓄積されていた電荷が増幅素子ＱＡｉのゲートに転送されて、増幅素子ＱＡｉのゲートは映像信号Ｐｘｉに対応した電圧になる。このようにして転送された電荷は次に述べる制御スイッチ素子ＱＧｉの動作に影響されず、増幅素子ＱＡｉの寄生容量に保持される。すなわち、制御スイッチ素子ＱＧｉの走査に影響されずに画素部のリセットと信号の転送が行なわれる。
【００４９】
次に、制御スイッチ素子ＱＧｉと、水平読み出しスイッチＱＨｊをオンにすると、映像信号Ｐｘｊに対応した読み出し電流が垂直読み出し線ＶＬｊから水平読み出しスイッチＱＨｊを通り水平読み出し線ＨＬに流れる。この電流を信号電流と言いＩｘｊとする。
【００５０】
この場合、増幅素子Ａ１の仮想接地により、該増幅素子Ａ１の反転入力端子の電圧は基準電圧Ｖｒｅｆに等しくなっている。さらに、各スイッチ素子のオン抵抗が充分に小さくその電圧降下を無視できるものとすると、水平読み出し線ＨＬと垂直読み出し線ＶＬｊの電圧および増幅素子ＱＡｉのソース電圧は全て基準電圧Ｖｒｅｆとなって、信号による各部の電位の変動がなくなる。このように電流信号の形で読み出すことにより、回路各部の寄生容量による動作速度の低下が少なく高速動作が可能になる。そして、水平読み出し線ＨＬに流れる電流信号は、増幅素子Ａ１と帰還抵抗Ｒとで構成される電流・電圧変換回路９により電圧信号に変換されて出力信号Ｖｏｕｔが電圧信号として得られる。
【００５１】
このような動作において、複数行の画素、図３では２画素、を同時に動作させ、複数の画素の電流信号を共に垂直読み出し線ＶＬｊに出力させても、増幅素子ＱＡｉのソース電圧は前記基準電圧Ｖｒｅｆと同じで変化しないので、個々の増幅素子ＱＡｉに流れる電流は互いに影響し合うことはない。このため、垂直読み出し線ＶＬｊから出力される出力電流Ｉｏｕｔは各画素を単独に動作させた場合の総和となり次式で表わされる。
【数１】
Ｉｏｕｔ＝ΣＩｘｊ
【００５２】
このような出力電流Ｉｏｕｔを前述のように電流・電圧変換回路９で電圧信号に変換して出力信号Ｖｏｕｔを得ることができる。
【００５３】
このように、本発明に係わる固体撮像素子では、複数行からの画素の出力を垂直読み出し線ＶＬｊ上で合成した出力を得ることができると共に、複数の垂直読み出し線からの信号を複数の水平スイッチ素子ＱＨｊを同時にオンとすることにより水平読み出し線ＨＬ上で合成することも可能になる。
【００５４】
さらに、前述の差分回路１１を用いることにより差動演算を行なうことができる。たとえば、まず負の係数を持つ画素を全て選択して総和（ΣＩｘｎ）を求め、電流・電圧変換回路９で電圧信号に変換し、スイッチ素子Ｑｓｕｂをオンにしてこの電圧信号を蓄積容量Ｃｓｕｂに充電する。次に、スイッチ素子Ｑｓｕｂをオフにした後に、正の係数を持つ全画素の総和（ΣＩｘｐ）を求めて電流電圧変換回路９から蓄積容量Ｃｓｕｂおよび増幅回路Ａ２を介して出力することにより次式で示される演算を行なうことが可能になる。
【数２】
Ｖｓｕｂ＝Ｋ＊（ΣＩｘｐ−ΣＩｘｎ）
【００５５】
すなわち、水平読み出し線ＨＬ上に順次読み出される信号の差分を求めることが可能になる。
【００５６】
次に、再び図２に戻り、以上のような機能を活用して固体撮像素子内部で行なうことができる種々の画像処理演算について以下順次説明する。
まず、通常のイメージセンサとして動作させる場合には、前述のように、第２の垂直走査回路（ＶＳＣ２）５を全て選択状態とし、全ての制御スイッチ素子ＱＧｉを導通状態とする。そして、第１の垂直走査回路（ＶＳＣ１）３により、従来の固体撮像素子と同様に、各行の画素を順次選択し、さらに水平走査回路（ＨＳＣ）７により各行に属する画素を一列ずつ順次選択すれば画像信号が順次時系列的に読み出される。
【００５７】
次に、従来ＣＣＤ素子では可能であったが、増幅型の固体撮像素子ではできなかった、シャッタ機能を有する一括露光のイメージセンサとして動作させる場合を説明する。この場合は、第１の垂直走査回路３で全画素を選択し前述のように画素部のリセットを行なう。すなわち、全画素の制御信号φＴｉｊを同時に選択状態として、全画素の転送素子ＱＴｉｊをオンにする。これによって、フォトダイオードＰＤｉｊの残存電荷を掃き出す。次に、転送素子ＱＴｉｊをオフにして、制御信号φＲＧによりリセット素子ＱＲｉｊをオンにする。この状態で、第１の垂直走査回路３からの制御信号φＤｉによって前述のリセット電圧ＶＧＨを与えて増幅素子ＱＡｉｊのゲートをリセットする。その後、制御信号φＲＧを高レベルにしてリセット素子ＱＲｉｊをオフにする。
【００５８】
このような動作において、転送素子ＱＴｉｊをオフにしている期間が露光時間であり、露光時間の経過後再び全画素の転送素子ＱＴｉｊを同時にオンにすると、露光時間中にフォトダイオードＰＤｉｊで光電変換され蓄積されていた電荷が増幅素子ＱＡｉｊのゲートに転送されて保持される。但し、このときはまだ制御スイッチ素子ＱＧｉｊはオフであり出力信号は発生しない。
【００５９】
このような状態では、増幅素子ＱＡｉｊのゲートには画像信号Ｐｘｉｊに対応した電荷が保持されている。したがって、第２の垂直走査回路（ＶＳＣ２）５を順次走査して各行の画素を選択し、かつ水平走査回路（ＨＳＣ）７を順次走査して各列の画素を選択すれば画像信号が時系列的に出力される。すなわち、この方法では、全画素の同時リセットを行ない、かつフォトダイオードＰＤｉｊの電荷を増幅素子ＱＡｉｊに同時に転送することができ、全画素の同時露光が可能になる。また、このようにして全画素の増幅素子ＱＡｉｊのゲートに転送されて保持された電荷の読み出しは、前記制御スイッチＱＧｉｊで各行を順次選択して読み出せば、時系列的に画像信号を出力することができる。
【００６０】
次に、本発明の固体撮像素子によって行なわれる画像演算の例として、平均化によるノイズ除去処理を行なう場合につき説明する。この場合には、画素の電荷は、たとえば上に述べたように同時露光および同時転送を行なうことによって、被写体像に対応する画像信号を画素部の各増幅素子ＱＡｉｊのゲートに転送して保持しておく。そして、第２の垂直走査回路（ＶＳＣ２）５によって、注目画素の行とその上下の行の計３行を同時に選択することにより、各垂直読み出し線ＶＬｊには注目画素とその上下の画素の信号の和が出力される。水平走査回路（ＨＳＣ）７でも同様に、注目画素とその左右の画素が含まれる計３列を選択すれば、注目画素とそれを囲む計９画素の画像信号の総和が出力される。このようにして当該画素とそれを囲む計９画素の画像信号の総和を順次読み出せばノイズの軽減された画像を得ることができる。すなわち、複数行×複数列分の画素領域ごとの画素の電荷を垂直読み出し線および水平読み出し線上で合成して順次引き続き読み出し、引き続き読み出される各画素領域の一部が互いに重なるようにすることにより、通常の読み出し速度を含む所望の読み出し速度でノイズの軽減された画像を得ることができる。
【００６１】
また、特に前記引き続き読み出される各画素領域が１画素分ずつずれているようにすれば、従来の固体撮像素子と同様の通常の読み出し速度でノイズの軽減された画像を得ることができる。
【００６２】
また、前記複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すと共に、引き続き読み出される画素領域が互いに隣接するよう構成することにより、感度を低下させずに高速読み出しを行なうことができる。
【００６３】
一般に、高速読み出しを行なうためには通常は間引き読み出しとして行および列を飛び飛び、たとえば１つおきに読み出す方法が使用される。これにより、フレーム速度を向上させることが可能であり、本発明の固体撮像素子でもこのような読み出し方法も可能であるが、この場合には露光時間が短くなるため感度が低下する。
【００６４】
このような感度の低下を防止するためには、前述のように複数行×複数列分の画素領域ごとの画素の電荷を合成して順次引き続き読み出すと共に、各画素領域が例えば互いに隣接するよう構成すればよい。一例として、まず第１行目と第２行目を同時に選択し、各垂直読み出し線ＶＬｊに１行目と２行目の画素の信号の和を出力する。この状態で、水平走査回路（ＨＳＣ）７により、１列目と２列目を同時に選択すると、４画素分の信号の和を読み出すことができる。続いて、第３列目と第４列目を同時に選択して読み出せば、次の４画素分の和を読み出すことができる。以下同様にして、２列ずつ読み出し、最後の列まで読み終ったら、次は第３行目と第４行目を同様に同時に読み出す。以上を繰り返して４倍のフレーム速度で読み出しを行なうことができる。この方法の場合には、フレーム速度が４倍になり、露光時間は４分の１になるが、同時に４画素分の信号を読み出しているので、総電荷量が４倍になり感度の劣化の影響を軽減できる。
【００６５】
次に、空間フィルタとしての動作の例を説明する。この場合は、たとえば、水平走査回路（ＨＳＣ）７では、全列を選択し、第２の垂直走査回路（ＶＳＣ２）５により１，３，５，７，…，２Ｎ＋１行目を同時に読み出して総和の信号を前記差分回路１１の蓄積容量Ｃｓｕｂに記憶させておく。次に、２，４，６，８，…，２Ｎ行目の画素の総和の信号を読み出し、前記差分回路１１によって差を取ると、差分出力電圧Ｖｓｕｂとして画像の垂直方向の高周波成分を検出できる。同様にして、１，２，５，６，…行目、すなわち２行ずつ２行おきに読み出して２分の１の周波数成分、３行ずつ３行おきに読み出して３分の１の空間周波数成分、４行ずつ４行おきに読み出して４分の１の空間周波数成分を得ることができ、一般にｎ行ずつｎ行おきに読み出してｎ分の１の空間周波数成分を得ることができる。
【００６６】
したがって、種々のｎの値に対して種々のｎに対するｎ分の１の空間周波数成分を求め、これらを加算すれば、空間画像の水平方向のフーリエ変換を極めて簡単かつ高速度で行なうことができる。
【００６７】
また、第２の垂直走査回路（ＶＳＣ２）５では、全画素を選択して同時に読み出し、水平走査回路（ＨＳＣ）７で上記と同様の動作を行なえば種々の空間周波数成分を得ることができ、かつ画像の垂直方向のフーリエ変換を極めて容易にかつ高速度で行なうことが可能になる。
【００６８】
次に、射影を得る例について説明する。ここで射影とは画像の特徴量の一種で画像の各行および各列の成分の和である。各行および各列の射影を求めることにより、たとえば、文字の認識などに使用することができる。本発明に係わる固体撮像素子でたとえば各行の射影を得るには、水平走査回路７では全列の信号を選択して総和を得るようにし、一方第２の垂直走査回路５で各行を順次選択すればよい。また、各列の射影を得るには、第２の垂直走査回路５は全行を選択し、垂直読み出し線ＶＬｊに各列の信号の総和を得て、水平走査回路７で各列の信号の総和を順次選択して出力すればよい。
【００６９】
なお、以上の説明では、画像の全画面について画像信号の演算処理を行なうものとして説明したが、画像信号の読み出しを全画面ではなく部分的に走査して読み出し、画像の一部だけについて演算処理を行なうことも可能である。すなわち、画素のリセットと信号の転送は第１の垂直走査回路（ＶＳＣ１）３によって全画素に対して実施し、一方、第２の垂直走査回路（ＶＳＣ２）５によって前記制御スイッチ素子ＱＧｉｊの一部を順次オンとして部分的に読み出しを行なえばよい。
【００７０】
特に、本発明に係わる固体撮像素子では、画素部のリセットは制御スイッチＱＧｉｊを含む読み出し部とは独立に行なうことができる。したがって、部分走査時においても、不要画素のリセットを非読み出し時に行なうことにより、不使用画素の飽和による影響、いわゆるブルーミングやスメアを防止できるという特徴がある。このような動作を行なうためには、前記実施形態で示したように、垂直走査回路を第１および第２の垂直走査回路３，５に分割し、第２の垂直走査回路５によって部分読み出しを行なうようにすると好都合である。このような構成によって、制御方式が簡単になり、各垂直走査回路の構成が単純化され設計も容易になる。もちろん単一の垂直走査回路から必要な制御信号を供給することも可能である。
【００７１】
また、上で述べた固体撮像素子の制御スイッチ素子ＱＧｉｊはＮＭＯＳトランジスタのようなＭＯＳトランジスタで構成されているので、制御スイッチ素子ＱＧｉｊを可変抵抗素子として使うこともできる。すなわち、第２の垂直走査回路５から制御スイッチ素子ＱＧｉｊに供給される制御信号φＹｉの電圧を２値のデジタル信号ではなくアナログ信号とすれば、制御スイッチ素子ＱＧｉｊを可変抵抗素子として使用することができる。このような構成によれば、同じ入力信号、すなわち画素からの読み出し信号、に対してゲインを変えた信号電流を得ることができる。この場合には、出力電流Ｉｏｕｔは、各行の信号の単純な総和の代わりに次式で示されるような値となる。
【数３】
Ｉｏｕｔ＝Σ（Ｇｉ×Ｐｘｉ）
【００７２】
この場合Ｇｉは制御スイッチ素子ＱＧｉｊによって与えられるゲインを示している。これによって、画像信号に対して多様な画像演算を行なうことができ、より複雑高度な演算も可能になる。
【００７３】
【発明の効果】
以上のように、本発明によれば、極めて簡単な回路構成により、固体撮像素子内部で、積和演算を含む種々の画像演算処理を高速度で行なうことが可能になり、従来の画像処理装置のように画像処理用のプロセッサの処理能力に過大な負担をかけることもなくなる。また、画像処理のために撮像素子、メモリ、プロセッサなどの間の高速かつ高容量の通信を行なう必要もなくなる。
【００７４】
また、従来の画像処理装置において画像処理専用のプロセッサを使用した場合は、たとえば微分演算のように演算対象が注目画素とその周辺部である場合などの限られた条件の下でのみ有効であったが、本発明によれば、このような場合に限られず、たとえば高速フーリエ変換（ＦＦＴ）のように全画像領域を対象とする場合にも極めて高速かつ効率よく演算処理を行なうことが可能になる。
【００７５】
さらに、固体撮像素子自身に演算処理装置を組み込む場合のように、チップサイズが大型化しかつ開口率が低下するという不都合はなくなり、チップサイズを大型化することなくかつ開口率の低下をも防止してイメージセンサとして高い性能を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる固体撮像素子の概略の構成を示すブロック図である。
【図２】図１の固体撮像素子の詳細な回路構成を示すブロック回路図である。
【図３】図２の固体撮像素子の一部のさらに詳細な構成を示す電気回路図である。
【符号の説明】
１  画素マトリクス
３  第１の垂直走査回路（ＶＳＣ１）
５  第２の垂直走査回路（ＶＳＣ２）
７  水平走査回路（ＨＳＣ）
９  電流・電圧変換回路
１１  差分回路
ＰＤｉｊ  フォトダイオード
ＱＴｉｊ  転送スイッチ素子
ＱＲｉｊ  リセット素子
ＱＡｉｊ  増幅素子
ＱＧｉｊ  制御スイッチ素子
ＱＨｊ  水平スイッチ素子
ＣＳＶｊ  電流源回路
Ｒ  抵抗素子
Ａ１，Ａ２  増幅素子
Ｃｓｕｂ  蓄積容量
Ｑｓｕｂ  スイッチ素子
【図１】
0004009761.tif 000002
【図２】
0004009761.tif 000003
【図３】
0004009761.tif 000004