(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された酸化珪素からなるゲイト絶縁膜上に、シリコンを主成分とする島状の導電性被膜を形成し、
前記島状の導電性被膜をマスクとしてＮ型の不純物イオンを注入して、前記半導体基板にＮ型の不純物領域を形成し、
前記ゲイト絶縁膜上及び前記島状の導電性被膜に接して、シリコンを主成分とする導電性被膜を形成し、
アルゴン及びフッ化ハロゲンを含む雰囲気において、前記ゲイト絶縁膜上及び前記島状の導電性被膜に接して形成された前記導電性被膜を異方性エッチングして、前記島状の導電性被膜に前記導電性被膜からなるサイドウォールを形成して、前記島状の導電性被膜及び前記サイドウォールからなるゲイト電極を形成し、
前記ゲイト電極をマスクとしてＮ型の不純物イオンを注入して、前記半導体基板にソース領域、ドレイン領域及びＬＤＤ領域を形成し、
前記ＬＤＤ領域は、前記ゲイト絶縁膜を介して前記サイドウォールと重なっているＭＩＳ型半導体装置の作製方法であって、
前記異方性エッチングでは、
アノード、カソード、前記アノードと前記カソードの間のグリッド及び前記グリッドと前記カソードの間のシャワー状のガス導入口、を有するエッチングチャンバーを用い、
前記半導体基板を前記カソード上に設置し、前記エッチングチャンバー内に前記アルゴンを導入して、前記アノードと前記グリッドの間にプラズマを発生させ、前記グリッドを通して、前記半導体基板に対して概略垂直にアルゴンイオンを入射させるとともに、
前記ガス導入口から前記フッ化ハロゲンを前記カソードに向けて噴射することによってエッチングしていることを特徴とするＭＩＳ型半導体装置の作製方法。
【請求項２】
請求項１において、前記フッ化ハロゲンはＣｌＦ、ＣｌＦ３、ＢｒＦ、ＢｒＦ３、ＩＦまたはＩＦ３であることを特徴とするＭＩＳ型半導体装置の作製方法。
【請求項３】
請求項１又は２において、ＲＦ電源によって、前記アノードと前記グリッドの間にプラズマを発生させることを特徴とするＭＩＳ型半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、前記ゲイト電極をマスクとしてＮ型の不純物イオンを注入して、前記半導体基板にソース領域、ドレイン領域及びＬＤＤ領域を形成した後、熱アニール処理を行って、前記ソース領域、前記ドレイン領域及び前記ＬＤＤ領域の再結晶化を行うことを特徴とするＭＩＳ型半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ（金属−絶縁膜−半導体）型半導体装置、例えば、ＭＯＳ型電界効果トランジスタおよびその作製方法に関する。本発明によるＭＩＳ型半導体装置は、各種半導体集積回路に使用されるものである。
【０００２】
【従来の技術】
ＭＩＳ型半導体デバイスのデザインルールが縮小するにしたがって、ドレイン−チャネル間の電界強度の急峻さにより、ホットキャリヤ注入現象が生じるようになった。このようなデザインルールの縮小（すなわち、チャネルが短くなること）による特性の劣化を一般に短チャネル効果という。このような短チャネル効果を抑制する方法として、図４に示すような低濃度不純物領域（低濃度ドレイン、ＬＤＤ）４０６、４０７を有するＭＩＳ型電界効果トランジスタが開発された。
【０００３】
この種のデバイスではソース４０４とチャネル形成領域、あるいはドレイン４０５とチャネル形成領域の間に、ソース／ドレインより低濃度のＬＤＤ４０６、４０７が設けられたために、電界を緩和する効果が生じ、ホットキャリヤの発生を抑制することができた。
図４に示すようなＬＤＤはまず、ゲイト電極４０１を形成した後に、ドーピングをおこない、低濃度不純物領域を形成し、その後、酸化珪素等の材料によってサイドウォール４０２を形成し、これをマスクとして自己整合的にドーピングをおこなって、ソース／ドレインを形成する方法が採用された。
【０００４】
そのため、ＬＤＤ上にはゲイト電極が存在せず、さらなる短チャネル化によって、ＬＤＤ上のゲイト絶縁膜にホットキャリヤがトラップされる現象が生じた。そして、このようなホットキャリヤ、特にホットエレクトロンのトラップによって、ＬＤＤの導電型が反転してしまい、しきい値の変動や、サブスレシュホールド係数の増加、パンチスルー耐圧の低下という短チャネル効果が避けられなくなった。
【０００５】
このような問題点を解決すべく、ＬＤＤ上をもゲイト電極で覆った、オーバーラップＬＤＤ構造（ＧＯＬＤ）構造が提唱された。この構造を採用すれば、上記のようなＬＤＤ上のゲイト絶縁膜にホットキャリヤがトラップされたことによる特性の劣化は避けることができる。しかしながら、ＧＯＬＤを作製することは容易ではなかった。
これまでに報告されているＧＯＬＤ構造のＭＩＳ型電界効果トランジスタとしては、ＩＴ−ＬＤＤ構造（Ｔ．Ｙ．Ｈｕａｎｇ：ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇｅｓｔ  ７４２（１９８６））がある。その作製方法の概略を図３に示す。
【０００６】
まず、半導体基板３０１上にフィールド絶縁物３０２とゲイト絶縁膜３０３を形成した後、多結晶シリコン等の導電性被膜３０４を成膜する。（図３（Ａ））そして、導電性被膜３０４を適度にエッチングし、ゲイト電極３０６を形成する。このとき注意しなければならないのは、導電性被膜３０４を全てエッチングしてしまうのではなく、適当な厚さ（１００〜１０００Å）だけ、残して薄い導電性被膜３０７とすることである。このため、このエッチング工程は極めて難しい。（点線で示される３０５は元の導電性被膜である。）
【０００７】
このようにして、薄い導電性被膜３０７とゲイト絶縁膜３０３を通して、スルードーピングにより、ＬＤＤ３０８、３０９を形成する。（図３（Ｂ））
その後、全面に酸化珪素等の材料で被膜３１０を成膜する。（図３（Ｃ））
そして、従来のＬＤＤ構造を作製する場合と同様に被膜３１０を異方性エッチング法によりエッチングすることにより、サイドウォール３１２を形成する。このエッチング工程では薄い導電性被膜３０７もエッチングする。そして、このようにして形成したサイドウォールをマスクとして、自己整合的にドーピングをおこない、ソース３１３、ドレイン３１４を形成する。（図３（Ｄ））
【０００８】
その後、層間絶縁物３１５、ソース電極・配線３１６、ドレイン電極・配線３１７を形成してＭＩＳ型電界効果トランジスタが完成する。（図３（Ｅ））
図から明らかなように、ゲイト電極の部分が逆Ｔ字（Ｉｎｖｅｒｓｅ−Ｔ）であるので、ＩＴ−ＬＤＤと呼ばれる。そして、ゲイト電極の薄い部分がＬＤＤ上に存在するため、ＬＤＤ表面のキャリヤ密度もゲイト電極によってある程度制御できる。その結果、ＬＤＤの不純物濃度をより小さくしてもＬＤＤの直列抵抗によって相互コンダクタンスが減少したり、ＬＤＤ上の絶縁膜中に注入されたホットキャリヤによってデバイス特性が変動することが少なくなる。
【０００９】
これらの利点はＩＴ−ＬＤＤ構造に固有のものではなく、全てのＧＯＬＤ構造に共通することである。そして、ＬＤＤの不純物濃度を低くできるので電界緩和効果も大きく、また、ＬＤＤの浅くできるので、短チャネル効果やパンチスルーも抑制できる。
【００１０】
【発明が解決しようとする課題】
しかしながら、ＧＯＬＤの作製方法としては、ＩＴ−ＬＤＤ構造以外には効果的な方法がなく、ＩＴ−ＬＤＤ構造は上記のような利点を多く有するものの、その作製方法が極めて難しいという問題があった。特に図３（Ｂ）の導電性被膜のエッチングの制御が極めて難しかった。もし、基板間、基板内で薄い導電性被膜３０７の厚さにバラツキがあると、ソース／ドレインの不純物濃度が変動してしまい、よって、トランジスタの特性がバラつくこととなる。本発明はこのような問題を鑑みてなされたものであり、より簡便に得られるＧＯＬＤ構造を提唱することを課題とする。
【００１１】
【課題を解決するための手段】
本発明では、サイドウォールをシリコンを主成分とする（純度９５％以上のシリコンよりなる）材料よりなる導電性のものとし、すなわち、サイドウォールをゲイト電極の一部とすることにより、ＧＯＬＤ構造を得る。このような構造を得るために、シリコンを主成分とする材料よりなる導電性被膜をゲイト電極の中央部となる部分を覆って成膜したのち、フッ化ハロゲン、すなわち、化学式ＸＦn（Ｘはフッ素以外のハロゲン、ｎは整数）で示される物質（例えば、ＣｌＦ、ＣｌＦ3、ＢｒＦ、ＢｒＦ3、ＩＦ、ＩＦ3等）を含む雰囲気で異方性もしくは準異方性エッチングをおこなうことによって得る。
【００１２】
本発明では、従来のＬＤＤ構造においてゲイト電極に相当する部分（図４の４０１）はゲイト電極であるが、それはゲイト電極の全てではないという意味で、ゲイト電極の中央部と称する。また、従来のＬＤＤ構造のサイドウォールに相当する部分（図４の４０２）は本発明ではシリコンを主成分とする材料によって構成された導電性材料でゲイト電極の一部であるので、サイドウォールという呼び名以外にゲイト電極の側部とも称することとする。
【００１３】
本発明のＭＩＳ型半導体装置の作製方法は、
（１）半導体表面上にゲイト絶縁膜を形成する工程
（２）ゲイト電極の中央部を形成する工程と
（３）前記ゲイト電極の中央部をマスクとして自己整合的に半導体に低濃度の不純物領域（ＬＤＤ）を形成する工程
（４）シリコンを主成分とする導電性被膜を形成する工程
（５）該被膜をフッ化ハロゲンを有する雰囲気において異方性もしくは準異方性エッチングし、ゲイト電極の中央部の側面にシリコンを主成分とするサイドウォールを形成する工程
（６）前記サイドウォールをマスクとして自己整合的にソース／ドレインを形成する工程
を有する。
【００１４】
また、この結果、得られるＭＩＳ型半導体装置は、
（Ａ）ゲイト絶縁膜上に形成されたゲイト電極の中央部と、
該ゲイト電極の中央部の側面に密着して形成されたシリコンを主成分とするゲイト電極の側部と、
前記ゲイト電極の側部の下方の半導体には、ドレイン（もしくはソース）およびチャネル形成領域に挟まれた低濃度不純物領域と
を有するという特徴を持っている。
【００１５】
ここで、ゲイト電極の中央部はシリコンを主成分とする（純度９５％以上のシリコンよりなる）材料とするとより好ましい。また、
（Ｂ）ドレイン、ソース、チャネル形成領域、低濃度不純物領域上には、同一の酸化珪素を主成分とする絶縁膜が形成されている
という特徴も有する。
【００１６】
【作用】
従来のＬＤＤ構造において、単にサイドウォールをシリコンを主成分とする導電性被膜で構成することは実用的でなかった。それは、サイドウォールを形成する際のエッチングが、酸化珪素を主成分とするゲイト絶縁膜でストップさせることが難しく、基板を大きくエッチングする可能性があったためである。これは、通常のドライエッチングプロセスでは、シリコンをエッチングする際の酸化珪素との選択比が十分に大きくないことと、ゲイト電極（＝サイドウォール）の厚さに比較してゲイト絶縁膜の厚さが１／１０程度と小さかったためである。
【００１７】
本発明人の研究では、このような問題点はフッ化ハロゲンを用いたエッチングによって解決できることが明らかになった。すなわち、フッ化ハロゲンはシリコンをエッチングする作用は強いが、酸化珪素膜をエッチングする作用は弱いためである。
本発明ではサイドウォールの形成のためのエッチングにおいて、サイドウォール材料とゲイト絶縁膜材料とのエッチングの選択比を十分に大きくすることが可能となる。その結果、半導体基板のオーバーエッチングが回避できるのみか、ゲイト絶縁膜のオーバーエッチングも無くなる。
【００１８】
ただし、ガス状のフッ化ハロゲンを用いた通常のガスエッチングでは、等方的なエッチングは容易であったが、異方性もしくは準異方性のエッチングをおこなうことは難しかった。本発明人は様々な条件で検討を試みた結果、微弱なＲＩＥ（反応性イオンエッチング）モードでのプラズマ励起を併用することでエッチングの異方性を向上させることが可能であることを見出した。これは、プラズマダメージを受けた部分がよりフッ化ハロゲンによってエッチングされやすいという特性に基づくものであり、プラズマによるイオンや電子を基板に対して垂直に照射することにより、エッチングの異方性を向上させることができる。典型的には、垂直方向のエッチング速度を水平方向のエッチング速度の２〜１０倍とすることができた。
【００１９】
このエッチングの目的には雰囲気にアルゴン等のプラズマを発生させるのに有利な気体を混入するとよい。さらには、イオンを加速・照射できる機構を設けるとなお好ましい。ただし、過剰なプラズマ励起をおこなうと、シリコンと酸化珪素のエッチングの選択比が低下することに注意しなければならない。
従来のドライエッチングにおけるプラズマの作用は、フッ素イオン等の活性種を発生させるものであったが、本発明で用いるエッチングにおけるプラズマの作用は、あくまでもエッチング表面の活性化（エッチングされやすくすること）であり、エッチング自体はフッ化ハロゲンが担うという特色を有する。
なお、本発明はフッ化ハロゲンを用いて異方性エッチングをおこなうことに特徴を有するのであり、異方性エッチングの詳細な方法は上記のプラズマを用いた方法以外であっても構わない。
【００２０】
【実施例】
〔実施例１〕  図１に本実施例を示す。まず、シリコン基板１０１上に公知のＬＯＣＯＳ形成法によって、厚さ３０００Å〜１μｍのフィールド絶縁物１０２を形成した。また、ゲイト絶縁膜として、厚さ１００〜５００Åの酸化珪素膜１０３を熱酸化法によって形成した。さらに、熱ＣＶＤ法によって燐をドーピングして導電率を高めた多結晶シリコン膜（厚さ２０００〜５０００Å）を堆積し、これをエッチングしてゲイト電極の中央部１０４を形成した。そして、ゲイト電極の中央部１０４をマスクとして自己整合的に燐のイオン注入をおこない、低濃度のＮ型不純物領域（＝ＬＤＤ）１０５、１０６を形成した。ＬＤＤの燐の濃度は１×１０16〜１×１０17原子／ｃｍ3、深さは３００〜１０００Åとすると好ましかった。（図１（Ａ））
【００２１】
そして、熱ＣＶＤ法によって燐をドーピングして導電率を高めた多結晶シリコン膜（厚さ２０００Å〜１μｍ）１０７を成膜した。（図１（Ｂ））
その後、ＣｌＦ3による異方性エッチングをおこなった。エッチングは以下のようにおこなった。基板をエッチングチャンバー（通常のドライエッチングで用いるものと同じ）に設置し、チャンバーにアルゴンとＣｌＦ3の混合気体を導入し、ＲＦ放電させた。アルゴンの流量は１００ｓｃｃｍ、ＣｌＦ3 の流量は５０ｓｃｃｍとし、圧力は０．１ｔｏｒｒとした。基板には−５０〜−２００Ｖの自己バイアスが印加されるようにした。エッチングはほとんどゲイト絶縁膜で停止し、以下のオーバーエッチングは観察されなかった。
【００２２】
この結果、多結晶シリコン膜１０７はエッチングされ（図の点線１０８は元の多結晶シリコン膜を示す）、ゲイト電極の中央部の側面にゲイト電極の側部（サイドウォール）１０９が形成された。本実施例の条件では、垂直方向のエッチング速度は水平方向の約２倍の準異方性エッチングであったので、ゲイト電極の側部の形状は完全な異方性エッチングの場合に比較して、やや幅が狭くなった。（図１（Ｃ））
【００２３】
その後、砒素のイオン注入によって、ゲイト電極をマスクとして自己整合的にドーピングをおこない、ソース１１０、ドレイン１１１を作製した。砒素の濃度は１×１０19〜５×１０20原子／ｃｍ3とした。そして、熱アニール処理により、ＬＤＤおよびソース／ドレインの再結晶化をおこなった。（図１（Ｄ））
その後、熱ＣＶＤ法によって、層間絶縁物として、厚さ３０００Å〜１μｍの酸化珪素膜１１２を堆積した。そして、これにコンタクトホールを形成し、ソース電極１１３、ドレイン電極１１４を形成した。このようにして、ＧＯＬＤ型トランジスタを作製することができた。（図１（Ｅ））
【００２４】
〔実施例２〕  図２に本実施例を示す。シリコン基板２０１上に厚さ３０００Å〜１μｍのフィールド絶縁物２０２と厚さ１００〜５００Åのゲイト絶縁膜（酸化珪素）２０３を熱酸化法によって形成した。さらに、燐をドーピングして導電率を高めた多結晶シリコン膜（厚さ２０００〜５０００Å）によって、ゲイト電極の中央部２０４を形成し、これをマスクとして自己整合的に燐のイオン注入をおこない、低濃度のＮ型不純物領域（＝ＬＤＤ）２０５、２０６を形成した。（図２（Ａ））
【００２５】
そして、熱ＣＶＤ法によって燐をドーピングして導電率を高めた多結晶シリコン膜（厚さ２０００Å〜１μｍ）２０７を成膜した。（図２（Ｂ））
その後、ＣｌＦ3による異方性エッチングをおこなった。エッチングは以下のようにおこなった。基板５０５を図５に示すような構造のエッチングチャンバー５０１のカソード５０４上に設置した。そして、チャンバー内にアルゴンを導入し、ＲＦ電源５０７によって、アノード５０２とグリッド５０３の間にプラズマを発生させた。一方、カソード５０４とグリッド５０７の間の電位はアノードが負（−１００〜−１０００Ｖ）となるように保った。この結果、グリッドを通して、カソード方向にアルゴンイオンが加速され、ほぼ基板に対して垂直に入射した。
【００２６】
一方、グリッドとカソードの中間に設けられたシャワー状のガス導入口５０６からはＣｌＦ3をカソードに向けて噴射した。この結果、基板状のイオンダメージを受けた部分が選択的にエッチングされるため、本実施例ではエッチングの異方性を１０：１（実施例１では２：１）にまで高めることができた。
この結果、多結晶シリコン膜２０７はエッチングされ（図の点線２０８は元の多結晶シリコン膜を示す）、ゲイト電極の中央部の側面にゲイト電極の側部（サイドウォール）２０９が形成された。（図２（Ｃ））
【００２７】
その後、砒素のイオン注入によって、ゲイト電極をマスクとして自己整合的にドーピングをおこない、ソース２１０、ドレイン２１１を作製し、熱アニール処理により、ＬＤＤおよびソース／ドレインの再結晶化をおこなった。（図２（Ｄ））
さらに、層間絶縁物（厚さ３０００Å〜１μｍの酸化珪素）２１２を堆積し、これにコンタクトホールを形成し、ソース電極２１３、ドレイン電極２１４を形成した。このようにして、ＧＯＬＤ型トランジスタを作製することができた。（図２（Ｅ））
【００２８】
【発明の効果】
本発明によって、ＧＯＬＤ構造のＭＩＳ型電界効果トランジスタを作製することができた。ＧＯＬＤ型トランジスタが優れている点については上述の通りであり、それらは本発明においても該当する。本発明の作製方法が量産に適していることは、図３に示された従来のＩＴ−ＬＤＤ構造を得る方法と比較すると明らかであろう。
【００２９】
上記実施例では、フッ化ハロゲンを用いた異方性エッチングの方法として、プラズマを用いた方法を示したが、本発明においては、異方性もしくは準異方性エッチングであるかぎり、その他の方法でも同様な効果が得られることは明らかであろう。また、半導体基板上に形成する例についてのみ述べたが、これ以外に、絶縁基板上に形成されるＴＦＴに本発明を適用しても同様な効果が得られることは言うまでもない。このように本発明は工業上、有益な発明である。
【図面の簡単な説明】
【図１】  実施例１によるＧＯＬＤ型トランジスタの作製方法を示す。
【図２】  実施例２によるＧＯＬＤ型トランジスタの作製方法を示す。
【図３】  従来法によるＩＴ−ＬＤＤ型トランジスタの作製方法を示す。
【図４】  従来法によるＬＤＤ構造のトランジスタを示す。
【図５】  実施例２に用いたエッチング装置の概要を示す。
【符号の説明】
１０１          半導体基板
１０２          フィールド絶縁物（酸化珪素）
１０３          ゲイト絶縁膜（酸化珪素）
１０４          ゲイト電極の中央部（多結晶シリコン）
１０５、１０６  ＬＤＤ
１０７          多結晶シリコン膜
１０８          多結晶シリコン膜のあった位置
１０９          サイドウォール（ゲイト電極の側部）（多結晶シリコン）
１１０、１１１  ソース／ドレイン
１１２          層間絶縁物（酸化珪素）
１１３、１１４  ソース／ドレイン電極
【図１】
0003866167.tif 000002
【図２】
0003866167.tif 000003
【図３】
0003866167.tif 000004
【図４】
0003866167.tif 000005
【図５】
0003866167.tif 000006