(57)【特許請求の範囲】
【請求項１】
シリコン半導体基板上にアルミニウム系の金属層を形成する半導体装置の製造方法において、
前記シリコン半導体基板上に所望の素子領域を形成する工程と、
水素吸蔵性を有するチタン系の金属によりバリアメタル層を形成後、前記基板表面に水素を導入し、第１の熱処理を行う工程と、
前記バリアメタル層上に前記金属層を形成する工程と、
前記金属層上に表面保護膜を形成後、減圧した窒素又は水素又は水素含有ガス雰囲気で、前記金属層の融点より低い３００℃〜５００℃の温度で第２の熱処理を行い、前記バリアメタル層に吸蔵された前記水素を放出させる工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２】
水素又は水素含有ガス雰囲気において、前記金属層の融点以上で前記シリコン半導体基板及び前記素子領域に存在する不純物濃度の不純物濃度プロファイルに影響を与えない８００℃以下の温度で前記第１の熱処理を行い、前記水素を前記基板に導入することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記水素の導入は、前記バリアメタル層を形成後、全面に水素をイオン注入して行い、前記金属層の融点以上で前記シリコン半導体基板及び前記素子領域に存在する不純物濃度の不純物濃度プロファイルに影響を与えない８００℃以下の温度で前記第１の熱処理を行い、前記水素を前記基板に拡散することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２の熱処理を０．０１Ｔｏｒｒ〜７６０Ｔｏｒｒの減圧雰囲気で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に水素吸蔵性を有する金属をバリアメタル層として用いる場合に、水素処理により基板表面の電荷を抑制し、特性の改善を図る半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン基板の半導体装置の配線としてはアルミニウム合金など、アルミニウム系の金属材料が一般的に用いられる。しかしこの場合、アルミニウム合金にはスパイクと呼ばれるアルミニウムとシリコンとの相互拡散を抑制するために、シリコンが混入されており、シリコンの粒（シリコンノジュール）によるコンタクト不良が増加してしまうなどの問題があった。このため、配線層形成前にチタン系の金属（例えば、Ｔｉ、ＴｉＮ、ＴｉＯＮ、ＴｉＷ等）からなるバリアメタル層を形成し、Ｓｉノジュールの抑制や、配線層と半導体基板表面とのコンタクト部分における相互拡散を防止している。
【０００３】
図８から図１０を参照して、従来の半導体装置の製造方法についてトレンチ構造のパワーＭＯＳＦＥＴを例に示す。
【０００４】
図８では、Ｎ+型シリコン半導体基板２１にＮ-型のエピタキシャル層を積層してドレイン領域２２を形成する。表面に酸化膜を形成した後、予定のチャネル層２４の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面にドーズ量１．０×１０13でボロンを注入した後、拡散してＰ型のチャネル層２４を形成する。
【０００５】
次に、トレンチを形成する。全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）のCVD酸化膜を生成し、レジスト膜によるマスクをトレンチ開口部となる部分を除いてかけて、CVD酸化膜をドライエッチングして部分的に除去し、チャネル領域２４が露出したトレンチ開口部を形成する。
【０００６】
更に、CVD酸化膜をマスクとしてトレンチ開口部のシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、チャネル層２４を貫通してドレイン領域２２まで達するトレンチ２７を形成する。
【０００７】
図９では、ゲート酸化膜３１およびゲート電極３３を形成する。まず、ダミー酸化をしてトレンチ２７内壁とチャネル層２４表面にダミー酸化膜を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とCVD酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ２７開口部に丸みをつけ、トレンチ２７開口部での電界集中を避ける効果もある。その後、ゲート酸化膜３１を形成する。すなわち、全面を熱酸化してゲート酸化膜３１を閾値に応じて例えば厚み約７００Åに形成する。
【０００８】
その後、全面にノンドープのポリシリコン層を堆積し、リンを高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ２７に埋設したゲート電極３３を残す。
【０００９】
また、基板の電位安定化のためのボディコンタクト領域３４と、ソース領域３５を形成する。まずレジスト膜によるマスクにより選択的にボロンをイオン注入し、Ｐ+型のボディコンタクト領域３４を形成した後、レジスト膜を除去する。更に、新たなレジスト膜で予定のソース領域３５およびゲート電極３３を露出する様にマスクして、砒素をイオン注入し、Ｎ+型のソース領域３５をトレンチ２７に隣接するチャネル層２４表面に形成した後、レジスト膜を除去する。その後、全面にＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）層をＣＶＤ法により堆積して、層間絶縁膜３６を形成し、レジスト膜をマスクにして少なくともゲート電極３３上に層間絶縁膜３６を残す。
【００１０】
図１０では、配線層を形成するためにまず、バリアメタル層３７を設ける。これは、層間絶縁膜３６以外の部分はシリコン基板が露出しており、配線層３８となるアルミニウム合金をスパッタするとアルミニウム合金中に含ませるシリコンの粒（シリコンノジュール）が、微細な領域であるボディコンタクト領域３４を塞いでしまう場合がある。このシリコンノジュールを抑制し、また、スパイクと呼ばれる金属とシリコン基板との相互拡散を防止するために、チタン系の材料（例えばＴｉ／ＴｉＮ等）によるバリアメタル層３７が設けられる。
【００１１】
全面にＴｉ／ＴｉＮ等をスパッタしてバリアメタル層３７を形成し、それに引き続いて、配線層３８となるアルミニウム合金を全面にスパッタする。その後、金属とシリコン表面を安定させるために、合金化熱処理を行う。この熱処理は、水素含有ガス中で、アルミニウム合金の融点を超えない３００〜５００℃（例えば４００℃程度）の温度で３０分程度行い、金属膜内の結晶ひずみを除去し、界面を安定化させる。
【００１２】
その後、表面保護膜として、ＳｉＮ等によるパッシベーション膜を形成する。その後更に、ダメージ除去のために３００〜５００℃（例えば４００℃）で３０分程度の熱処理を行い、前工程を終了する。
【００１３】
図１０を参照して、トレンチ型パワーＭＯＳＦＥＴの構造を示す。Ｎ+型のシリコン半導体基板２１の上にＮ-型のエピタキシャル層からなるドレイン領域２２を設け、その表面にＰ型のチャネル層２４を設ける。チャネル層２４を貫通し、ドレイン領域２２まで到達するトレンチ２７を設け、トレンチ２７の内壁をゲート酸化膜３１で被膜し、トレンチ２７に充填されたポリシリコンよりなるゲート電極３３を設ける。トレンチ２７に隣接したチャネル層２４表面にはＮ+型のソース領域３５が形成され、隣り合う２つのセルのソース領域３５間のチャネル層２４表面にはＰ+型のボディ領域３４を設ける。さらにゲート電極３３印加時にはソース領域３５からトレンチ２７に沿ってチャネル領域（図示せず）が形成される。ゲート電極３３上は層間絶縁膜３６で覆い、ソース領域３５およびボディ領域３４にコンタクトするバリアメタル層３７を形成し、アルミニウム合金などによる配線層３８を設ける。
【００１４】
【発明が解決しようとする課題】
かかる従来のＭＯＳＦＥＴでは、素子領域形成後、配線層の形成工程において、バリアメタル層３７と配線層３８を連続して形成し、その後水素含有ガス中で熱処理を施して合金化させ、表面を安定させていた。シリコン（Ｓｉ）にアルミニウム（Ａｌ）等のメタルを成膜するとその界面で理想的にはショットキ接合を形成する。しかし実際にはＳｉ上に自然酸化膜が存在するため、理想的な整流特性は示さないので、Ａｉ／Ｓｉ界面をオーミック特性にするために水素含有ガス中での熱処理（以下水素アロイと称する）によりＡｌ／Ｓｉ界面を合金化する必要がある。しかし、Ａｌ中のＳｉ拡散速度が速いため、ＡｌとＳｉが相互拡散し、ＡｌがＳｉに拡散してｐｎ接合を破壊するスパイクと呼ばれる現象が起こる。これを避けるためにＡｌにはあらかじめＳｉが含有されている。
【００１５】
しかし、この水素アロイにより、Ａｌに含有されるＳｉが拡散、粒成長し基板との接触界面にＳｉノジュールとして析出することがある。このＳｉノジュールが微細な領域であるボディコンタクト領域を塞いでコンタクト不良を起こしたり、Ｓｉノジュール自身が高抵抗であるので、接触抵抗を不安定にしたり上昇させたりする原因となってしまう。
【００１６】
このため、水素アロイ工程での相互拡散を防止したり、Ｓｉノジュールによるコンタクト不良を抑制するために、Ａｌ成膜前にチタン系金属によるバリアメタル層を形成している。
【００１７】
更に、素子領域形成工程の酸化などによりＳｉ表面はＳｉ結合子が切れた状態で存在する場合があり、この場合表面は、負の電荷が帯電していると考えられる。このため、電位が発生し、表面に電場を印加したのと同じ状態となっているため、閾値電圧にばらつきが生じる。このため、水素アロイ工程において、水素をＭＯＳＦＥＴ界面等に到達させることにより、Ｓｉと水素を結合させ、Ｓｉ界面の電荷を除去することにより、特性の向上（例えば暗電流の低減）や、特性の安定（例えば閾値電圧の安定）を図っている。
【００１８】
しかし従来の製造方法では、水素アロイを行っても、界面の電荷を十分に消滅させることが困難であり、ＶGSOFF（閾値電圧）がシフトすることが判明した。
【００１９】
図１１には、バリアメタル層がある場合（点線）とない場合（実線）のＶGS−ＩＤ曲線を示す。バリアメタル層を形成すると、バリアメタル層の吸蔵特性のため特にＮチャネル型ＭＯＳＦＥＴにおいてはＶGSが低い方へシフトする（閾値電圧が下がる）ので、閾値を合わせるためにチャネル層に注入する不純物濃度を高くする必要があり、このため、オン抵抗が上昇してしまう問題があった。
【００２０】
この原因としては、バリアメタル層であるチタン系の金属が水素吸蔵性を有するため、例えば水素アロイ工程で水素が半導体基板とゲート酸化膜との界面に到達する前に、バリアメタル層に吸蔵され、Ｓｉ界面に発生した電荷の消滅に寄与する水素が少なくためであることが判った。
【００２１】
また、実験に依れば、アルミニウム合金の配線層がなければ４００℃程度の水素アロイ条件でもＶGSOFFがシフトしないことが判っており、この場合は水素アロイにより基板表面に十分に水素が到達していると考えられる。一方、アルミニウム合金の配線層がある場合では、水素アロイの温度を上昇させれば、ＶGSOFFが所定の値となることが判明した。しかし、当然ではあるが、アルミニウムの融点を超える加熱処理は行えず、また水素アロイの温度を上げることにより、アルミニウム合金中のＳｉノジュールが基板表面に析出する量が増えるため、ワイヤボンド時のストレスにより、析出したＳｉノジュールで素子破壊を起こしてしまう問題もあった。
【００２２】
【課題を解決するための手段】
本発明はかかる課題に鑑みてなされ、第１には、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とを具備することにより、解決するものである。
【００２３】
第２には、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有するチタン系の金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とを具備することにより、解決するものである。
【００２４】
また、バリアメタル形成後、水素又は水素含有ガス雰囲気で３００〜８００℃で加熱することにより水素を基板に導入することを特徴とするものである。
【００２５】
また、バリアメタル層形成後、全面に水素をイオン注入し、３００〜８００℃で加熱、拡散して水素を基板に導入することを特徴とするものである。
【００２６】
また、熱処理は窒素又は水素又は水素含有ガスの減圧雰囲気で３００〜５００℃で加熱することを特徴とするものである。
【００２７】
更に、熱処理を０．２〜７６０Ｔｏｒｒの圧力下で行うことを特徴とするものである。
【００２８】
つまり、アルミニウム合金成膜前に水素を基板に導入し、高温で第１の熱処理を行うことでシリコン表面に水素を供給し、アルミニウム合金形成後に合金化熱処理を兼ねて減圧下で尚且つ通常の温度で第２の熱処理を行うことで、Ｓｉノジュールの析出を抑制しつつ、シリコン表面に効率的に水素を到達させる半導体装置の製造方法を提供できる。
【００２９】
【発明の実施の形態】
本発明の実施の形態をトレンチ型パワーＭＯＳＦＥＴを例に図１から図７を参照して詳細に説明する。
【００３０】
図１には、本発明のトレンチ型パワーＭＯＳＦＥＴの構造を示す。Ｎ+型のシリコン半導体基板１の上にＮ-型のエピタキシャル層からなるドレイン領域２を設け、その表面にＰ型のチャネル層４を設ける。チャネル層４を貫通し、ドレイン領域２まで到達するトレンチ７を設け、トレンチ７の内壁をゲート酸化膜１１で被膜し、トレンチ７に充填されたポリシリコンよりなるゲート電極１３を設ける。トレンチ７に隣接したチャネル層４表面にはＮ+型のソース領域１５が形成され、隣り合う２つのセルのソース領域１５間のチャネル層４表面にはＰ+型のボディコンタクト領域１４を設ける。さらにゲート電極１３印加時にはソース領域１５からトレンチ７に沿ってチャネル領域（図示せず）が形成される。ゲート電極１３上は層間絶縁膜１６で覆い、ソース領域１５およびボディコンタクト領域１４にコンタクトするバリアメタル層１７を形成し、アルミニウム合金などによる配線層１８を設ける。
【００３１】
図２から図５には、本発明のトレンチ型パワーＭＯＳＦＥＴの製造方法を示す。本発明のトレンチ型パワーＭＯＳＦＥＴの製造方法は、シリコン半導体基板上に所望の素子領域を形成する工程と、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入する工程と、バリアメタル層上に配線層を形成する工程と、配線層上に表面保護膜を形成後、熱処理を行う工程とから構成される。
【００３２】
本発明の第１の工程は、図２および図３に示す如く、シリコン半導体基板上に所望の素子領域を形成することにある。
【００３３】
図２では、Ｎ+型シリコン半導体基板１にＮ-型のエピタキシャル層を積層してドレイン領域２を形成する。表面に酸化膜を形成した後、予定のチャネル層４の部分の酸化膜をエッチングする。この酸化膜をマスクとして全面にドーズ量１．０×１０13でボロンを注入した後、拡散してＰ型のチャネル層４を形成する。
【００３４】
次にトレンチを形成する。全面にＣＶＤ法によりＮＳＧ（Ｎｏｎ−ｄｏｐｅｄＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）のCVD酸化膜を生成し、レジスト膜によるマスクをトレンチ開口部となる部分を除いてかけて、CVD酸化膜をドライエッチングして部分的に除去し、チャネル領域４が露出したトレンチ開口部を形成する。
【００３５】
更に、CVD酸化膜をマスクとしてトレンチ開口部のシリコン半導体基板をＣＦ系およびＨＢｒ系ガスによりドライエッチングし、チャネル層４を貫通してドレイン領域２まで達するトレンチ７を形成する。
【００３６】
図３では、ゲート酸化膜１１およびゲート電極１３を形成する。まず、ダミー酸化をしてトレンチ７内壁とチャネル層４表面にダミー酸化膜を形成してドライエッチングの際のエッチングダメージを除去する。このダミー酸化で形成されたダミー酸化膜とCVD酸化膜を同時にフッ酸などの酸化膜エッチャントにより除去することにより、安定したゲート酸化膜を形成することができる。また高温で熱酸化することによりトレンチ７開口部に丸みをつけ、トレンチ７開口部での電界集中を避ける効果もある。その後、ゲート酸化膜１１を形成する。すなわち、全面を熱酸化してゲート酸化膜１１を閾値に応じて例えば厚み約７００Åに形成する。
【００３７】
更に、全面にノンドープのポリシリコン層を堆積し、リンを高濃度に注入・拡散して高導電率化を図り、全面に堆積したポリシリコン層をマスクなしでドライエッチして、トレンチ７に埋設したゲート電極１３を残す。
【００３８】
また、基板の電位安定化のためのボディコンタクト領域１４と、ソース領域１５を形成する。まずレジスト膜によるマスクにより選択的にボロンをイオン注入し、Ｐ+型のボディコンタクト領域１４を形成した後、レジスト膜を除去する。更に、新たなレジスト膜で予定のソース領域１５およびゲート電極１３を露出する様にマスクして、砒素をイオン注入し、Ｎ+型のソース領域１５をトレンチ７に隣接するチャネル層４表面に形成した後、レジスト膜を除去する。その後、全面にＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）層をＣＶＤ法により堆積して、層間絶縁膜１６を形成し、レジスト膜をマスクにして少なくともゲート電極１３上に層間絶縁膜１６を残す。
【００３９】
本発明の第２の工程は、図４に示す如く、水素吸蔵性を有する金属によりバリアメタル層を形成後、基板表面に水素を導入することにある。
【００４０】
本工程は本発明の特徴となる工程であり、まず、バリアメタル層１７を設ける。層間絶縁膜１６以外の部分はシリコン基板が露出しており、配線層１８となるアルミニウム合金をスパッタするとアルミニウム合金中に含ませるシリコンの粒（シリコンノジュール）が、微細な領域であるボディコンタクト領域１４を塞いでしまう場合がある。このシリコンノジュールを抑制し、また、スパイクと呼ばれる金属とシリコン基板との相互拡散を防止するために、配線層１８形成前に、チタン系の材料（例えばＴｉ／ＴｉＮ等）によるバリアメタル層１７を形成する。
【００４１】
全面にＴｉ／ＴｉＮ等をスパッタしてバリアメタル層１７を形成し、それに引き続いて、炉に移し、水素アロイを行う。つまり、水素ガスまたは水素含有ガス中で３００〜８００℃（例えば７００℃）で３０分程度の熱処理を行う。
【００４２】
また、ここで、バリアメタル層１７形成後、全面に水素をイオン注入し、その後３００〜８００℃（例えば７００℃）で熱処理を行っても良い。
【００４３】
この工程により、シリコン基板表面には水素が導入される。従来のように、アルミニウム合金をスパッタ後に水素アロイを行うと、例えば４００℃程度の水素アロイでは、水素がシリコン表面に十分に到達できない。また、高温で熱処理をすれば水素のシリコン表面への到達量は増えるが、当然ながら、アルミニウム合金の融点（６００℃程度）を超える高温では加熱できない。また、高温にするとＳｉノジュールの析出量も増え、コンタクト不良やワイヤボンド時の素子破壊が増大してしまう問題もある。
【００４４】
しかし、本発明によればアルミニウム合金形成前にアルミニウム合金の融点を超える高温で水素アロイを行うことができる。これにより、水素が十分にバリアメタル層１７に供給され、また、高温にしてもアルミニウム合金層がないため、当然アルミニウム層に含まれるＳｉノジュールが析出する問題もなくなる。このとき、バリアメタル層１７は水素を吸蔵するが、その吸蔵量が飽和するとそれ以上の水素はシリコン基板表面に到達するので、その水素により電荷が抑制される。これは、前述の如く、アルミニウム合金がない状態であれば、４００℃程度の水素アロイで所定のＶGSOFFが得られることから言っても明らかである。
【００４５】
本発明の第３の工程は、図５に示す如く、バリアメタル層上に配線層を形成し、配線層上に表面保護膜を形成後、熱処理を行うことにある。
【００４６】
本工程も、本発明の特徴となる工程である。まず。配線層１８となるアルミニウム合金を全面にスパッタする。その後、図示はしないが、表面保護膜となるＳｉＮ等を設け、その後窒素ガス又は水素ガスまたは水素含有ガスの減圧雰囲気で熱処理を施す。具体的には、０．０１〜７６０Ｔｏｒｒの減圧雰囲気で、３００〜５００℃（例えば４００℃程度）で３０分程度の熱処理を行う。これにより、アルミニウムの合金化と表面保護膜形成後のダメージの除去ができ、更には、前の工程においてバリアメタル層１７に吸蔵された水素がシリコン表面に放出される。
【００４７】
ここで、図６を用いて、水素吸蔵特性について説明する。これは、Ｔｉ／ＴｉＮからなるバリアメタル層の置かれた圧力Ｐ、その水素濃度Ｃとの関係を温度Ｔをパラメータとして示したＰＣＴ曲線図である。この図から圧力Ｐが低いほどバリアメタル内に吸蔵された水素濃度が低くなることがわかる。具体的には温度４００℃の場合に着目すると常圧のときは水素濃度が１０１９ｃｍ−３程度であるが、１０−２〜１００Ｔｏｒｒ程度に圧力を下げると１０１５ｃｍ−３程度に低くなり、この傾向は温度が下がっても変わらない。つまり、このような減圧雰囲気で熱処理を行うと、バリアメタル層が水素を放出し、必然的に半導体基板とゲート酸化膜の界面に達し、シリコン表面の電荷を消滅させる水素が増加することになる。
【００４８】
つまり、本工程では、減圧雰囲気下で熱処理をすることにより、前の工程において、バリアメタル層に吸蔵された水素を放出させ、半導体基板表面に到達する水素量を更に増加させることができる。
【００４９】
図７には、バリアメタル層形成後に熱処理を行う場合（実線）と行わない場合（点線）のＶGS−ＩＤ曲線を示す。これによると、バリアメタル層形成後の熱処理により閾値電圧が更に改善され所定の値が得られていることがわかる。つまり、本発明の実施の形態の第２工程の水素アロイによってシリコン表面に到達する水素と、第３工程の減圧下での熱処理によりバリアメタル層から放出されてシリコン表面に到達する水素により、シリコン基板表面の電荷が十分に消滅でき、図に示す如く閾値電圧の安定化を図ることができるわけである。
【００５０】
【発明の効果】
本発明の製造方法に依れば、閾値電圧のばらつきがなく、更にオン抵抗が低減できる半導体装置の製造方法を提供できる。
【００５１】
すなわち、第１に、バリアメタル層形成後、アルミ合金膜形成前に、高温で水素アロイできるので、水素の通過量を増やし、半導体基板表面に達して電荷の消滅に寄与する水素量を増やすことができる。従来の製造方法では、アルミ合金があるために通常（４００℃程度）の水素アロイ条件では所定の閾値電圧が得られず、また高温で熱処理を行えば水素の基板表面への到達量が増え、所定の閾値電圧が得られるが、その場合はアルミニウム合金中のＳｉノジュールの析出量が増え、コンタクト不良やワイヤボンド時の素子破壊を招く問題がある上、当然アルミニウム合金の融点を超える加熱は行えない問題があった。本発明の製造方法では、アルミ合金成膜前であれば、４００℃程度の水素アロイで所定の閾値電圧を得られることに着目し、バリアメタル層形成後にアルミ合金の融点を超える高温で水素アロイを行うものであり、これにより、シリコン表面に到達する水素量を従来の製造方法より増加させることができる。
【００５２】
第２に、表面保護膜形成後の熱処理によっても、更にシリコン基板に達する水素量を増加させることができる。つまり、減圧下では、水素吸蔵合金であるバリアメタル層は水素を放出する特性があるため、減圧して熱処理することにより、アルミニウム合金の合金化熱処理工程において、バリアメタル層に吸蔵された水素を放出させることができ、Ｓｉ表面に達する水素量を更にふやすことができるので、基板表面の電荷が十分に消滅でき、安定した閾値電圧を得られるものである。
【００５３】
第３に、閾値電圧が安定すれば、チャネル層に注入する不純物濃度も必要以上に高くする必要がないので、オン抵抗の上昇を抑制することができる利点を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する断面図である。
【図２】本発明の半導体装置の製造方法を説明する断面図である。
【図３】本発明の半導体装置の製造方法を説明する断面図である。
【図４】本発明の半導体装置の製造方法を説明する断面図である。
【図５】本発明の半導体装置の製造方法を説明する断面図である。
【図６】水素吸蔵特性を説明する特性図である。
【図７】本発明の半導体装置を説明する特性図である。
【図８】従来の半導体装置の製造方法を説明する断面図である。
【図９】従来の半導体装置の製造方法を説明する断面図である。
【図１０】従来の半導体装置の製造方法を説明する断面図である。
【図１１】従来の半導体装置を説明する特性図である。
【図１】
0003913530.tif 000002
【図２】
0003913530.tif 000003
【図３】
0003913530.tif 000004
【図４】
0003913530.tif 000005
【図５】
0003913530.tif 000006
【図６】
0003913530.tif 000007
【図７】
0003913530.tif 000008
【図８】
0003913530.tif 000009
【図９】
0003913530.tif 000010
【図１０】
0003913530.tif 000011
【図１１】
0003913530.tif 000012