(57)【特許請求の範囲】
【請求項１】
シリコン基板上に形成されたボロンを含むＰ型ベース領域と、前記ベース領域に電気的に接続されたボロンを含むＰ型多結晶シリコンからなるベース電極と、前記ベース領域の表面に形成されたＮ型エミッタ領域と、前記エミッタ領域に電気的に接続されたヒ素を含む多結晶シリコンと前記多結晶シリコン上に形成されたリンを含む多結晶シリコンの積層膜からなるエミッタ電極とを有する半導体装置の製造方法であって、
（ａ）前記ベース領域の表面に絶縁膜を形成した後、前記エミッタ領域と前記エミッタ電極とを接続するためのエミッタ開口部を形成する工程と、
（ｂ）前記エミッタ開口部上の酸化膜を除去する工程と、
（ｃ）前記エミッタ領域上にヒ素を含む多結晶シリコン膜を形成する工程と、
（ｄ）前記ヒ素を含んだ多結晶シリコン膜上にリンを含む多結晶シリコン膜を形成する工程と、
（ｅ）熱処理により、前記多結晶シリコン膜中のヒ素およびリンを前記ベース領域内に拡散させて、前記ベース領域上部にエミッタ領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記積層膜からなるエミッタ電極として、前記工程（ｃ）及び前記工程（ｄ）では、多結晶シリコン膜に代えて非晶質シリコン膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｂ）では、フッ酸処理により前記酸化膜を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特にバイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】
近年、バイポーラトランジスタの高速化・低消費電力化の要請に伴い、トランジスタの微細化による寄生抵抗、寄生容量の低減が必要とされている。
【０００３】
特に、高速化に適した微細な構造を形成する方法として、２層ポリシリコン自己整合型バイポーラトランジスタを挙げることができる。自己整合構造バイポーラトランジスタでは、エミッタとベースを自己整合的に形成することができるため、エミッタ・ベースのマスク合わせずれを考慮したマージンが不要となり、その分トランジスタの微細化が可能となる。
【０００４】
２層ポリシリコン自己整合型バイポーラトランジスタでは、多結晶シリコン（ポリシリコン）を、浅い接合を形成するための拡散源として用いると同時に、ベース拡散層およびエミッタ拡散層の引き出し電極として用いることにより、トランジスタの活性領域の微細化を行っている。
【０００５】
以下、一例として図４及び図５を用いて、２層ポリシリコン自己整合型バイポーラトランジスタの製造方法について説明する。図４及び図５は、一連の製造工程を示す。
【０００６】
まず図４（ａ）に示すように、初めにＰ型シリコン基板２３上に、Ｎ＋埋め込み層２２、Ｎ−型エピタキシャル層２１を形成する。続いて図４（ｂ）に示すように、ＬＯＣＯＳ分離２４およびディープトレンチ分離２５を形成することにより、素子分離領域を形成する。次に図４（ｃ）に示すように、Ｎ−エピタキシャル層２１に選択的にＮ型不純物を導入して、Ｎ＋コレクタ引き出し層２６を形成する。ここで、Ｎ＋型埋め込み層２２及びＮ−型エピタキシャル層２１は、バイポーラトランジスタのＮ型コレクタ領域として働く。
【０００７】
次に図４（ｄ）に示すように、半導体基板２３の１主表面にポリシリコン膜２７をＣＶＤ法により堆積した後、ポリシリコン膜２７中にＰ型不純物として、Ｂ＋イオンもしくはＢＦ2＋イオンを、イオン注入法により導入する。続いて、このＰ型ポリシリコン膜２７表面に窒化シリコン膜２８を形成し、フォトリソグラフィーおよび反応性イオンエッチング法等の異方性ドライエッチング法により、この窒化シリコン膜２８とＰ型ポリシリコン膜２７のパターニングを行う。このＰ型ポリシリコン膜２７は、後に形成するＰ型外部ベース領域３２からのベース引出し電極（ベースポリシリコン電極）として働く。次に図５（ｅ）に示すように、フォトリソグラフィーによりレジストのパターニングを行い、Ｂ＋もしくはＢＦ2＋のイオン注入により選択的にＰ型不純物を導入することにより、真性ベース領域２９を形成する。
【０００８】
続いて図５（ｆ）に示すように、ＣＶＤ法により、酸化シリコン膜の堆積を行い、異方性ドライエッチング法によりエッチバックすることにより、ベースポリシリコン電極２７の側壁にサイドウォール絶縁膜（側壁絶縁膜）３０を形成する。ここで、窒化シリコン膜２８に対して十分に選択性のあるようにドライエッチング条件を設定することにより、ベースポリシリコン電極２７上部では、窒化シリコン膜２８が露出した時点でエッチングを終了することができる。
【０００９】
続いて図５（ｇ）に示すように、エミッタ引き出し電極として、ヒ素もしくはリンをドープしたポリシリコン膜（エミッタポリシリコン電極）３１をＣＶＤ法により堆積する。ここで不純物のドーピングは、ポリシリコン膜を成長させながらドーピングする（ｉｎ  ｓｉｔｕ  ｄｏｐｉｎｇ）方法、もしくはノンドープのポリシリコン膜を形成後、イオン注入等により不純物のドーピングを行う方法により実施する。ここで、エミッタポリシリコン電極３１とベースポリシリコン電極２７は、サイドウォール絶縁膜３０およびベースポリシリコン電極２７上に形成された窒化シリコン膜２８により電気的に絶縁されている。さらにＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）により、不純物の活性化を行うと同時に、エミッタポリシリコン電極３１からＮ型不純物（ヒ素もしくはリン）を、またベースポリシリコン電極２７からＰ型不純物（ボロン）を拡散させることにより、Ｎ＋エミッタ領域３３およびＰ＋外部ベース領域３２を形成する。続いて図５（ｈ）に示すように、フォトリソグラフィー技術およびドライエッチング技術によりエミッタポリシリコン電極３１のパターニングを行う。
【００１０】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されており、エミッタ拡散層３３の深さは、主に、エミッタポリシリコン電極３１中の不純物濃度およびエミッタポリシリコン電極３１から不純物を拡散させるための熱処理量（温度、時間）により決定される。エミッタ拡散層３３が深くなると、ベース幅３４が狭くなってしまい、パンチスルー現象によるコレクタ−エミッタ間耐圧の低下という問題が生じてしまう。このため、耐圧を確保するためには、浅いエミッタベース接合を実現しなければならない。
【００１１】
エミッタベース接合を浅接合化するためには、特に、熱処理量を低減することが効果的であるが、その一方で、熱処理量の低減により不純物の活性化率が低下するため、真性ベース領域２９、外部ベース領域３２、エミッタポリシリコン電極３１およびベースポリシリコン電極２７の抵抗が増大し、トランジスタの寄生抵抗が増加するという問題が生じる。また、ポリシリコン／シリコン基板間のコンタクト抵抗は、ポリシリコン／シリコン基板界面の自然酸化膜の存在により増加することが知られており、通常、コンタクト抵抗を低減させるために、例えば、１０００℃以上の高温のＲＴＡ処理を行うことによって、自然酸化膜を破壊（ボールアップ）させる技術が用いられる。このため、浅接合を実現するために熱処理量を低減すると、自然酸化膜の破壊（ボールアップ）が不十分になり、コンタクト抵抗の増大を招いてしまうという問題も生じる。
【００１２】
以上のことより、自己整合型バイポーラトランジスタの製造において、浅い接合の形成には、熱処理量を低減することが必要であり、一方、ポリシリコン電極の抵抗やポリシリコン／シリコン基板間コンタクト抵抗等のトランジスタの寄生抵抗を低減するためには、熱処理量の増加が必要であるという、トレードオフの関係にある両者を両立する技術が必要とされる。
【００１３】
本発明は斯かる点に鑑みてなされたものであり、その目的は、エミッタポリシリコン電極からの不純物拡散によってエミッタ拡散層を形成するバイポーラトランジスタの製造方法において、エミッタベースの浅接合を実現した状態で、トランジスタの寄生抵抗を低減させることが可能な製造方法を提供することである。
【００１４】
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明の第１の半導体装置の製造方法は、シリコン基板上に形成されたボロンを含むＰ型ベース領域と、前記ベース領域に電気的に接続されたボロンを含むＰ型多結晶シリコンからなるベース電極と、前記ベース領域の表面に形成されたＮ型エミッタ領域と、前記エミッタ領域に電気的に接続されたヒ素を含む多結晶シリコンと前記多結晶シリコン上に形成されたリンを含む多結晶シリコンの積層膜からなるエミッタ電極とを有する半導体装置の製造方法であって、（ａ）前記ベース領域の表面に絶縁膜を形成した後、前記エミッタ領域と前記エミッタ電極とを接続するためのエミッタ開口部を形成する工程と、（ｂ）前記エミッタ開口部上の酸化膜を除去する工程と、（ｃ）前記エミッタ領域上にヒ素を含む多結晶シリコン膜を形成する工程と、（ｄ）前記ヒ素を含んだ多結晶シリコン膜上にリンを含む多結晶シリコン膜を形成する工程と、（ｅ）熱処理により、前記多結晶シリコン膜中のヒ素およびリンを前記ベース領域内に拡散させて、前記ベース領域上部にエミッタ領域を形成する工程とを有する。
【００４２】
【発明の実施の形態】
以下に本発明の実施形態について図面を用いて具体的に説明する。
【００４３】
（第一の実施の形態）
図１は、本発明の第一の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した、要部の断面図である。ここで、図１（ａ）に示したようにエミッタ開口部７を形成するまでの製造工程は、図４（ａ）〜図５（ｆ）に示した従来技術と同一である。図１において、１は窒化シリコン膜、２はＰ＋ポリシリコン膜（ベースポリシリコン電極）、３はＬＯＣＯＳ、４は表面酸化膜、５はサイドウォール絶縁膜、６は真性ベース領域（真性ベース層）、７はエミッタ開口部を示す。
【００４４】
通常、エミッタ開口部７には、ドライエッチング後の洗浄等により、自然酸化膜である数十Å程度の薄い表面酸化膜４が形成されている。そこで、図１（ｂ）に示すように、フッ酸処理等により、表面酸化膜４の除去を行った後、図１（ｃ）に示すように、直ちにＣＶＤ法によりノンドープのポリシリコン８を堆積し、さらに図１（ｄ）に示すように、ｎ型不純物のリンあるいはヒ素をドーピングしたｎ型ポリシリコン膜９の堆積を行う。このノンドープポリシリコン膜８およびｎ型ポリシリコン膜９は、後に形成するｎ型エミッタ拡散層１１からのエミッタ引出し電極（エミッタポリシリコン電極）１２として働く。ここで、エミッタポリシリコン電極１２とベースポリシリコン電極２は、サイドウォール絶縁膜５およびベースポリシリコン電極２上の窒化シリコン膜１とにより電気的に絶縁されている。
【００４５】
続いて、ＲＴＡ等の熱処理により、図１（ｅ）に示すように、ｎ型ポリシリコン膜９からノンドープのポリシリコン膜８を通って、シリコン基板にｎ型不純物を拡散させることにより、エミッタ拡散層１１を形成し（エミッタドライブイン）、同時にベースポリシリコン電極２からシリコン基板にｐ型不純物を拡散させることにより外部ベース層１３を形成する。また、この熱処理により、外部ベース層１３およびエミッタ層１１の形成と同時に、エミッタポリシリコン電極１２、ベースポリシリコン電極２、および真性ベース領域６等の半導体領域の不純物の活性化を行う。さらに、この熱処理によりノンドープのポリシリコン膜８中にもｎ型不純物が導入される。
【００４６】
ここで、上述のとおり、エミッタ拡散層１１が深くなると、パンチスルー現象によるコレクタ−エミッタ間耐圧の低下という問題が生じてしまうため、耐圧を確保するためには、エミッタ拡散層１１を浅くしなければならない。つまり、熱処理量（温度、時間）の低減が必要とされる。一方、熱処理量の低減は、不純物の活性化率を低下させ、トランジスタの寄生抵抗を上昇させてしまう。そこで、浅いエミッタ拡散層１１を実現しつつ、トランジスタの寄生抵抗を低減させる技術が必要とされる。通常の製造方法では、エミッタポリシリコン電極１２とシリコン基板との界面に薄い酸化膜が存在しており、この熱処理により、酸化膜の凝集（ボールアップ現象）が起こると同時に、シリコン基板からエピタキシャル層が成長する（固相エピタキシャル成長）。
【００４７】
一方、本実施形態における製造方法では、エミッタポリシリコン電極１２を形成する際に、ノンドープのポリシリコン膜８の堆積前にフッ酸処理を行うことにより、エミッタ開口部７の表面酸化膜４が除去されている。このため固相エピタキシャル成長が促進され、酸化膜除去を行わない場合よりも、エミッタ拡散層形成領域上に、均一で厚いエピタキシャル層１０を形成することができる。一般に、不純物の拡散速度は、単結晶シリコン中の方が、ポリシリコン中より遅いことが知られている。このため、本実施形態では、エミッタ拡散層形成領域上に、フッ酸処理を行わない場合より均一で厚いエピタキシャル層１０が形成されている分、エミッタポリシリコン電極１２からシリコン基板へのｎ型不純物の拡散を抑えること、すなわち浅いエミッタ拡散層１１を形成することが可能となる。さらに、ｎ型ポリシリコン膜９とシリコン基板との間に、ノンドープ層（ノンドープポリシリコン膜）８を形成することにより、固相エピタキシャル成長が十分に起こる前に不純物がシリコン基板内へ拡散してしまうことが抑制され、エミッタ拡散層１１が深くなってしまうことを防ぐことができる。
【００４８】
以上のような工程により、本実施形態では、同一の熱処理量の場合、従来技術よりもエミッタ拡散層１１を浅くすることができ、また、不純物の活性化率を上げるために熱処理量を増加させても、従来技術と同じエミッタ拡散層深さを維持することができる。
【００４９】
ここで、エミッタ拡散層１１の深さは、エミッタポリシリコン電極１２の不純物濃度に依存するため、エミッタドライブインの熱処理温度および時間に合わせて、ノンドープポリシリコン膜８の膜厚およびｎ型ポリシリコン膜９のｎ型不純物濃度を設定することにより、所望の深さのエミッタ拡散層１１を得ることができる。
【００５０】
さらに、熱処理温度を上げるにともない、エピタキシャル化する傾向が強くなり、エミッタポリシリコン電極１２からシリコン基板へ不純物が入りにくくなることが考えられる。しかし、イオン注入によりベース不純物を導入する際に、熱処理温度を上げることによるエピタキシャル化の進行度合いを考慮して、加速電圧、およびドーズ量を最適に設定することにより、所望のベース幅を得ることができる。
【００５１】
また、エミッタポリシリコン電極１２とシリコン基板との界面に酸化膜が存在すると、固相エピタキシャル成長を阻害し、エミッタ抵抗の上昇を招くので、本発明のように、フッ酸処理により酸化膜の除去を行うことは、エミッタ抵抗の低減という観点からも効果的である。
【００５２】
また、不純物が存在すると、ボールアップ現象による界面酸化膜の破壊が促進されることが知られている。そのため、フッ酸処理後、ポリシリコンを堆積する前に、若干の自然酸化膜が形成されてしまった場合でも、ノンドープのポリシリコン膜８中に、低濃度のＡｓをドーピングすることにより、エミッタドライブインの熱処理により酸化膜を破壊し、十分な固相エピタキシャル成長を行うことができる。ここで、シリコン基板からの固相エピタキシャル成長が十分起こる前に、ｎ型不純物がシリコン基板へ拡散してしまうことをできるだけ防ぐために、ｎ型不純物としては、Ｐよりも拡散係数の小さいＡｓを低濃度ドーピングする。また、エミッタポリシリコン電極１２のシート抵抗の上昇を抑えるために、上部のポリシリコン膜９のドーピングは高濃度で行う。
【００５３】
また、ここでは、エミッタ電極の形成に関しては、多結晶状態で堆積させたシリコン膜を用いた場合について説明したが、非晶質状態で堆積したシリコン膜であっても同様である。
【００５４】
（第二の実施の形態）
一般に、ポリシリコン膜の結晶粒径は、多結晶状態で堆積した場合よりも、非晶質状態で堆積した後、熱処理して多結晶化することにより大粒径化する。
【００５５】
本発明の第二の実施形態は、この現象を積極的に利用するものであり、エミッタ電極をノンドープの非晶質シリコン膜およびｎ型不純物をドープしたシリコン膜の積層膜で構成し、かつ非晶質状態で堆積させた後、エミッタ拡散層形成前に低温アニール処理により大粒径化させることを特徴とする。
【００５６】
図２は、本発明の第二の実施形態におけるバイポーラトランジスタの製造方法を工程順に示す要部の断面図である。ここで、図２（ａ）及び（ｂ）に示した、エミッタ開口部７を異方性ドライエッチングにより形成した後、フッ酸処理等により、エミッタ開口部７上に存在する表面酸化膜４の除去を行うまでの工程は、第一の実施形態と同一である。
【００５７】
第二の実施形態では、エミッタ開口部７の表面酸化膜４を除去した後、図２（ｂ）に示すように、多結晶状態ではなく非晶質状態の、ノンドープ非晶質シリコン膜１４の堆積を行う。続いて、熱処理を行い、ノンドープ非晶質シリコン膜１４の結晶粒径を大粒径化させる。そして、図２（ｃ）に示すように、大粒径のノンドープポリシリコン膜１５とした後、図２（ｄ）に示すように、ｎ型不純物としてＡｓあるいはＰをドープしたシリコン膜９の堆積を行う。ここで、ドープしたシリコン膜９は、多結晶状態および非晶質状態のどちらであっても構わない。また、熱処理温度としては、エミッタ以外の他の半導体領域の不純物が不必要に拡散することを防ぐためにも、８００℃程度の比較的低温での熱処理が好ましい。続いて、ＲＴＡ等の熱処理により、図２（ｅ）に示すように、エミッタ拡散層１１および外部ベース層１３の形成を行う（エミッタドライブイン）。ノンドープポリシリコン膜１５およびｎ型ポリシリコン膜９は、エミッタ拡散層１１からのエミッタ引出し電極（エミッタポリシリコン電極）１６を形成する。
【００５８】
一般に、ポリシリコン膜中の不純物の拡散は、結晶の粒界にそった拡散と結晶粒中の拡散とに分けられるが、結晶粒中の拡散は拡散係数が小さいため、ポリシリコン中の不純物の拡散速度は、主に粒界拡散により支配される。そのため、ポリシリコン膜中の結晶粒径が大きくなると、相対的に粒界が少なくなるため、粒界拡散の寄与が小さくなり、不純物の拡散速度が低下する。
【００５９】
本実施形態では、エミッタ電極からシリコン基板に拡散するｎ型不純物は、結晶粒径の大きいノンドープポリシリコン層１５を経由して拡散するため、その分拡散速度が低下し、シリコン基板への不純物の拡散を抑えることができる。
【００６０】
また、ノンドープ非晶質シリコン膜１４の堆積前にフッ酸処理により表面酸化膜４を除去しているため、ポリシリコン膜／シリコン基板界面には均一なエピタキシャル層１０が形成されており、このエピタキシャル層１０によっても不純物の拡散が抑えられる。
【００６１】
以上のように、本実施形態では、エミッタ電極として、ｎ型不純物をドープしたシリコン層９の下部に結晶粒径の大きなノンドープシリコン層１５を導入すること、および表面酸化膜４を除去することにより、界面に均一なエピタキシャル層１０が形成されるので、同一の熱処理量では、従来技術よりもエミッタ拡散層１１を浅くすることができる。また、不純物の活性化率を上げるために熱処理量を増加させても、従来技術と同じ深さのエミッタ拡散層１１を形成することができる。
【００６２】
ここで、エミッタ拡散層１１の深さは、エミッタポリシリコン電極１６の不純物濃度に依存するため、エミッタドライブインの熱処理温度および時間に合わせて、ノンドープ非晶質シリコン膜１４の膜厚およびｎ型にドープしたシリコン膜９中のｎ型不純物濃度を設定することにより、所望の深さのエミッタ拡散層１１を得ることができる。
【００６３】
（第三の実施の形態）
第三の実施形態は、エミッタ電極としてノンドープのシリコン膜を非晶質状態で堆積させ、続いて熱処理により粒径の大きな多結晶状態にした後、シリコン膜の上部にのみｎ型不純物を導入することを特徴とする。
【００６４】
図３は、第三の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した要部の断面図である。ここで、図３（ａ）〜（ｃ）に示した、ノンドープ非晶質シリコン膜１７の堆積を行い、続いて熱処理を行うことにより、ノンドープ非晶質シリコン膜１７を多結晶化して、結晶粒径を大粒径化させたポリシリコン膜１８とするまでの工程は、第二の実施形態と同一である。
【００６５】
第三の実施形態では、図３（ｃ）に示すように、結晶粒径の大きなポリシリコン膜１８を形成した後、低加速エネルギーのイオン注入等を用いて、図３（ｄ）に示すように、ポリシリコン膜上部１９にのみｎ型不純物の導入を行う。続いて、ＲＴＡ等の熱処理により、図３（ｅ）に示すように、エミッタ領域１１および外部ベース領域１３の形成を行い（エミッタドライブイン）、同時に各半導体領域の不純物の活性化を行う。ポリシリコン膜１８およびポリシリコン膜上部１９は、エミッタ拡散層１１からのエミッタ引出し電極（エミッタポリシリコン電極）２０を形成する。
【００６６】
本実施形態では、ポリシリコン膜上部１９に導入されたｎ型不純物は、結晶粒径の大きいノンドープのポリシリコン層１８を経由してシリコン基板に拡散するため、その分拡散速度が低下し、シリコン基板への不純物の拡散を抑えることができる。
【００６７】
また、ノンドープ非晶質シリコン膜１７堆積前にフッ酸処理により表面酸化膜４を除去しているため、エミッタドライブインにより、エミッタシリコン電極／シリコン基板界面には均一なエピタキシャル膜１０が形成されるが、エミッタ電極の上部にのみｎ型不純物が導入されているため、エピタキシャル成長初期には、ｎ型不純物はエミッタ電極／シリコン基板界面に到達しておらず、シリコン基板への不純物の拡散は起こらない。不純物が界面付近に到達した時点では、十分にエピタキシャル膜１０が形成されているため、シリコン基板への不純物の拡散は抑えられる。
【００６８】
以上のように、本実施形態では、エミッタ電極として、結晶粒径の大きなノンドープポリシリコン層１８形成し、その上部にのみｎ型不純物を導入すること、および表面酸化膜４を除去することにより、界面に均一なエピタキシャル層１０が形成されるので、同一の熱処理量では、従来技術よりもエミッタ拡散層１１を浅くすることができる。また、不純物の活性化率を上げるために熱処理量を増加させても、従来技術と同じ深さのエミッタ拡散層１１を得ることができる。
【００６９】
ここで、エミッタ拡散層１１の深さは、イオン注入によりエミッタポリシリコン電極に導入する不純物濃度および導入される位置に依存するため、エミッタドライブインの熱処理温度および時間に合わせて、イオン注入の加速エネルギーおよびドーズ量を設定することにより、所望の深さのエミッタ拡散層１１を得ることができる。
【００７０】
なお、ノンドープ非晶質シリコン膜１８の上部に絶縁膜を形成した後、絶縁膜を貫通させてイオン注入を行うことにより、比較的容易にｎ型不純物をポリシリコン膜１８の最表面（絶縁膜／ポリシリコン膜界面付近）にのみ導入することができ、かつ同様の効果を得ることができる。
【００７１】
【発明の効果】
本発明によれば、エミッタポリシリコン電極からの不純物拡散によってエミッタ拡散層を形成するバイポーラトランジスタの製造方法において、浅い接合を形成するためには、熱処理量を低減することが必要であり、一方、ポリシリコン電極の抵抗やポリシリコン／シリコン基板間のコンタクト抵抗を低減するためには、熱処理量の増加が必要であるという、トレードオフの関係にある両者を両立すること、すなわちエミッタベースの浅接合を実現した状態で、トランジスタの寄生抵抗を低減させることが可能となる。
【図面の簡単な説明】
【図１】第一の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した要部の断面図
【図２】第二の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した要部の断面図
【図３】第三の実施形態におけるバイポーラトランジスタの製造方法を工程順に示した要部の断面図
【図４】従来例におけるバイポーラトランジスタの製造方法を工程順に示した断面図
【図５】図４に続く従来例の製造方法を工程順に示した断面図
【符号の説明】
１  窒化シリコン膜
２  Ｐ＋ポリシリコン膜（ベースポリシリコン電極）
３  ＬＯＣＯＳ
４  表面酸化膜
５  サイドウォール絶縁膜
６  真性ベース領域（真性ベース層）
７  エミッタ開口部
８  ノンドープポリシリコン膜
９  ｎ型ポリシリコン膜
１０  エピタキシャル層
１１  エミッタ拡散層（エミッタ領域）
１２  エミッタポリシリコン電極（９＋１０）
１３  外部ベース領域（外部ベース層）
１４  ノンドープ非晶質シリコン膜
１５  ノンドープポリシリコン膜（大粒径）
１６  エミッタポリシリコン電極（９＋１５）
１７  ノンドープ非晶質シリコン膜
１８  ノンドープポリシリコン膜（大粒径）
１９  ｎ型不純物導入領域
２０  エミッタポリシリコン電極（１８＋１９）
２１  Ｎ−エピタキシャル層
２２  Ｎ＋埋め込み層
２３  Ｐ型シリコン基板
２４  ＬＯＣＯＳ分離
２５  ディープトレンチ分離
２６  Ｎ＋コレクタ引き出し層
２７  Ｐ＋ポリシリコン膜（ベースポリシリコン電極）
２８  窒化シリコン膜
２９  真性ベース領域（真性ベース層）
３０  サイドウォール絶縁膜
３１  Ｎ＋ポリシリコン膜（エミッタポリシリコン電極）
３２  外部ベース領域（外部ベース層）
３３  エミッタ拡散層（エミッタ領域）
３４  ベース幅
【図１】
0003969932.tif 000002
【図２】
0003969932.tif 000003
【図３】
0003969932.tif 000004
【図４】
0003969932.tif 000005
【図５】
0003969932.tif 000006