(57)【特許請求の範囲】
【請求項１】
ゲート電極に供給された信号によりソース電極とドレイン電極との間をスイッチングするスイッチング素子と、前記ゲート電極に接続された走査線と、前記ソース電極に接続された信号線と、前記ドレイン電極に接続された画素電極と、前記ドレイン電極および画素電極に接続されたドレイン配線と、前記ドレイン配線との間で補助容量を形成するための補助容量配線とを基板上に備えたアクティブマトリクス基板において、
前記ゲート電極、走査線および補助容量配線を形成する第１層と、前記ソース電極、ドレイン電極およびドレイン配線を形成する第２層と、前記信号線を形成する第３層とが前記基板側からこの順に形成されており、
前記第１層と第２層との間には前記スイッチング素子のゲート絶縁膜が形成されているとともに、前記第２層と第３層との間には層間絶縁膜が形成されていることにより、前記走査線および補助容量配線と信号線とは前記ゲート絶縁膜および層間絶縁膜を介して互いに配置されている一方、前記補助容量配線とドレイン配線とは前記層間絶縁膜を介することなく前記ゲート絶縁膜を介して互いに配置されていることを特徴とするアクティブマトリクス基板。
【請求項２】
前記ゲート電極と前記ソース電極および前記ドレイン電極との間に、前記ソース電極および前記ドレイン電極と密着して前記スイッチング素子の半導体層が形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記半導体層と前記走査線および前記ゲート電極を形成する層との間に前記ゲート絶縁膜が形成されていることを特徴とする請求項２に記載のアクティブマトリクス基板。
【請求項４】
前記画素電極は前記第３層として形成されていることを特徴とする請求項１から３のいずれか１項に記載のアクティブマトリクス基板。
【請求項５】
前記信号線を覆う信号線保護膜が形成されていることを特徴とする請求項１から４のいずれか１項に記載のアクティブマトリクス基板。
【請求項６】
前記層間絶縁膜と前記第２層との間には、さらに前記スイッチング素子を保護する保護膜を含むことを特徴とする請求項１から５のいずれか１項に記載のアクティブマトリクス基板。
【請求項７】
前記層間絶縁膜は樹脂材料からなることを特徴とする請求項１から６のいずれか１項に記載のアクティブマトリクス基板。
【請求項８】
前記層間絶縁膜は感光性を有する樹脂材料からなることを特徴とする請求項７に記載のアクティブマトリクス基板。
【請求項９】
前記層間絶縁膜はアクリル樹脂からなることを特徴とする請求項７に記載のアクティブマトリクス基板。
【請求項１０】
請求項４に記載のアクティブマトリクス基板の製造方法において、
前記画素電極および前記信号線を同一の層のパターニングにより形成することを特徴とするアクティブマトリクス基板の製造方法。
【請求項１１】
ゲート電極に供給された信号によりソース電極とドレイン電極との間をスイッチングするスイッチング素子と、前記ゲート電極に接続された走査線と、前記ソース電極に接続された信号線と、前記ドレイン電極に接続された画素電極と、前記ドレイン電極および画素電極に接続されたドレイン配線と、前記ドレイン配線との間で補助容量を形成するための補助容量配線とを基板上に備えたアクティブマトリクス基板において、
前記信号線、ソース電極、ドレイン電極および補助容量配線を形成する第１層と、前記ゲート電極およびドレイン配線を形成する第２層と、前記走査線を形成する第３層とが前記基板側からこの順に形成されており、
前記第１層と第２層との間には前記スイッチング素子のゲート絶縁膜が形成されているとともに、前記第２層と第３層との間には層間絶縁膜が形成されていることにより、前記走査線と信号線とは前記ゲート絶縁膜および層間絶縁膜を介して互いに配置されている一方、前記補助容量配線とドレイン配線とは前記層間絶縁膜を介することなく前記ゲート絶縁膜を介して互いに配置されていることを特徴とするアクティブマトリクス基板。
【請求項１２】
前記画素電極は前記第３層として形成されていることを特徴とする請求項１１に記載のアクティブマトリクス基板。
【請求項１３】
請求項１から９、１１、１２のいずれか１項に記載のアクティブマトリクス基板と、該アクティブマトリクス基板における前記画素電極に電気的に接続された光電変換層とからなるフラットパネル型イメージセンサ。
【請求項１４】
前記光電変換層と前記画素電極とが、該画素電極に対応してパターニングされた導電接続材を介して電気的に接続されていることを特徴とする請求項１３に記載のフラットパネル型イメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に代表される画像表示装置、およびフラットパネル型イメージセンサなどの画像撮影装置、並びにこれらに用いられるアクティブマトリクス基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス基板は、大面積、薄型、軽量等の優れた特性を生かし、液晶表示装置に代表される画像表示装置のみならず、フラットパネル型Ｘ線イメージセンサなどの画像撮影装置にも用いることができる。
【０００３】
従来のアクティブマトリクス基板の構造を図６ないし図８に基づいて説明すれば以下の通りである。図６は従来のアクティブマトリクス基板の平面図であり、このアクティブマトリクス基板に形成された多数の画素の内の一つを示したものである。このアクティブマトリクス基板は、例えば特開昭５８−１７２６８５号公報に開示された液晶表示体装置において開口率向上の目的で用いられてきたものであり、その構成は以下の通りである。
【０００４】
ガラス基板５１（図７または図８参照）上に複数の走査線５２および複数の信号線５６が互いに格子状となるように配置され、それらの各交差部分に対応してスイッチング素子と画素電極５７が配置されている。スイッチング素子としては薄膜トランジスタ（以下、ＴＦＴと称す）６０が用いられており、ゲート電極５５は走査線５２に、ソース電極６１は信号線５６に、ドレイン電極６３はドレイン配線６３ａおよびコンタクトホール５７ａを介して画素電極５７にそれぞれ接続されている。また、コンタクトホール５７ａの下方には補助容量配線５３が形成されている。
【０００５】
図７および図８は上記アクティブマトリクス基板の、図６に示すＤ−Ｄ線およびＥ−Ｅ線矢視断面図である。絶縁性を有するガラス基板５１上に走査線５２（図６参照）、走査線５２の支線であるゲート電極５５および補助容量配線５３が配線されている。これらの表面全体には陽極酸化による酸化膜（ＡＯ（Anodic Oxidation）膜）５２ａ・５３ａが形成されている。そして走査線５２および補助容量配線５３上の酸化膜５２ａ・５３ａ並びにこれらが形成されていないガラス基板５１上にはゲート絶縁膜５４が形成されている。
【０００６】
ゲート電極５５の位置におけるゲート絶縁膜５４上には半導体領域６４およびコンタクト層６５からなるスイッチング素子としてのＴＦＴ６０が画素ごとに形成されている。ＴＦＴ６０のソース電極６１は、ゲート絶縁膜５４上に走査線５２と直交する方向に形成されている信号線５６と接続されている。また、ドレイン電極６３は、ゲート絶縁膜５４上に形成されているドレイン配線６３ａと接続されている。
【０００７】
その上にはＴＦＴ６０（ソース電極６１およびドレイン電極６３を含む）、信号線５６、ドレイン配線６３ａおよびゲート絶縁膜５４を覆うように保護膜５８が設けられている。さらにその上に層間絶縁膜５９および画素電極５７が設けられている。画素電極５７は層間絶縁膜５９および保護膜５８を貫くコンタクトホール５７ａによってドレイン配線６３ａと電気的に接続されている。また、ドレイン配線６３ａはゲート絶縁膜５４および酸化膜５３ａを介して補助容量配線５３と対向しており、補助容量６２を形成している。
【０００８】
このようなアクティブマトリクス基板を用いたフラットパネル型Ｘ線イメージセンサおよび液晶表示装置について説明する。
【０００９】
フラットパネル型Ｘ線イメージセンサとは、従来の感光性写真フィルムを用いたＸ線撮影装置の置き換えを目指した装置であり、イメージセンサのフラットパネルに入射したＸ線量の二次元的分布に基づき画像を形成する装置である。この装置を使用する際には、Ｘ線源が別途用意され、被撮影物体がＸ線源とイメージセンサとの間に配置される。
【００１０】
上記アクティブマトリクス基板をフラットパネル型Ｘ線イメージセンサに用いる場合には、例えば特開平４−２１２４５８号公報に開示されているように、各画素電極５７上にＸ線を電荷に変換するための光電変換層が設けられ、各画素電極５７は電荷収集用電極として用いられる。光電変換層は半導体素子からなり、この半導体素子は画素電極５７上に直接成膜により形成するか、あるいは別途作成した素子を張り付けることにより基板上に設けることができる。
【００１１】
その動作方法は以下の通りである。画素電極５７と光電変換層上に設置された対向電極との間に直流電圧を印加する。読み出し時以外においてはＴＦＴ６０をオフの状態とし、Ｘ線の入射により光電変換層において発生した電荷を画素電極５７を介して補助容量６２に収集する。電荷の読み出しは、該当する画素を走査線５２により選択し、補助容量６２に蓄積した電荷をＴＦＴ６０を介して信号線５６に流出させることにより行われる。読み出された電荷は信号線５６の端部に取り付けられたオペアンプ等の回路により増幅される。そして、全画素から読み出された電荷量の分布に基づいて画像が形成される。
【００１２】
上記アクティブマトリクス基板を液晶表示装置に用いる場合は、各画素電極５７上に液晶層を挟持して対向電極が設置される。各画素電極５７と対向電極との間に電位差を印可することにより、液晶層を透過する光は電位差に応じた偏光面の回転を受ける。この光の偏光面方向により外部に設置された偏光板を透過する光量が決定され、画素全体で光の強弱を生じて画像を形成する。
【００１３】
この場合のアクティブマトリクス基板では、走査線５２により選択された画素に対して、ＴＦＴ６０を介して信号線５６から各画素電極５７に電位が書きこまれる。これにより上記の通り各画素電極５７と対向電極との間に電圧が発生する。
【００１４】
【発明が解決しようとする課題】
上記アクティブマトリクス基板に設けられた各配線に寄生する静電容量は、そのアクティブマトリクス基板の性能に大きな影響を与える。この静電容量は各配線の端子部から入力した信号や各画素からのデータの伝達遅延を引き起こすのみならず、目的としない画素や配線などの電位変動を引き起こしたり、逆に目的とする配線の電位が他からの影響を受けやすくなるなどの影響をおよぼす。これら静電容量の影響により、アクティブマトリクス基板を用いた装置によって撮影あるいは表示される画像の品位が低下するという不具合を生じている。
【００１５】
フラットパネル型Ｘ線イメージセンサにおいては、画素電極５７に蓄積された電荷を信号線５６を介して読み出し、それに基づき画像データを形成する。そのため信号線５６が走査線５２や補助容量配線５３などとの間に有する静電容量（信号線容量）は電荷読み出し時間を増大させ、読み出し電荷のノイズ成分を増加させる。その結果として撮影画像の品位が低下する。
【００１６】
特にフラットパネル型Ｘ線イメージセンサにおいては、微弱なＸ線により画像を形成するため、画素電極５７によって蓄積された少量の電荷を読み出す必要があり、とりわけその影響は重大である。
【００１７】
しかしながら従来の技術のように信号線５６をゲート絶縁膜５４上に配置すると、構造上信号線５６と走査線５２との間および信号線５６と補助容量配線５３との間の間隔が狭くなりやすい。そのため、信号線容量値が大きくなりやすくなり、撮影画像の品位が低下しやすいという問題があった。
【００１８】
またフラットパネル型Ｘ線イメージセンサにおいては画素電極５７は電荷収集用として用いられるため、その電位の変動は液晶などの表示装置の場合よりも大きくなりやすい。画素電極の電位変動がＴＦＴ６０の誤動作を引き起こさないようにするために、この電位の変動はできるだけ抑えられなければならない。そのため画素電極５７には液晶表示装置と比べて容量値がずっと大きな補助容量６２を接続しておく必要がある。ところが補助容量配線５３の線幅や面積を大きくすることにより補助容量値を増やすことには限界があり、ゲート絶縁膜５４や酸化膜５３ａを薄くすることにより補助容量値を増やすことが有効な手段として考えられる。しかし従来の構造においてゲート絶縁膜５４や酸化膜５３ａを薄くすることは信号線容量値を大きく増大させるデメリットを伴い、単純にこれらを薄くすることは困難である。このように従来の構造では補助容量値を大きくすることが難しいという問題があった。
【００１９】
液晶表示装置においても、従来の構造では信号線容量値が大きくなりやすいことはフラットパネル型Ｘ線イメージセンサと同様に問題である。液晶表示装置は今後ますます高精細化すると思われるが、高精細化すると一般に各配線の容量値が増加し、表示品位が低下する。今後の大幅な高精細化のためには表示品位に大きな影響を与える信号線容量値を低減する新たなアクティブマトリクス基板の構造が求められている。
【００２０】
さらに液晶表示装置において明るい表示を得るためには、特に開口率を増加させることが重要となる。しかし、従来構造のアクティブマトリクス基板では遮光性を有した補助容量配線５３が画素全体の面積に対して大きな割合を占めるため、透過型として用いる場合の開口率低下の一つの原因となっている。補助容量配線５３を細くしゲート絶縁膜５４や酸化膜５３ａを薄くすることで、必要な補助容量値を確保しつつ開口率を向上させることも考えられるが、上記フラットパネル型Ｘ線イメージセンサの場合と同様、従来の構造では信号線容量値が増大しやすいという問題があった。
【００２１】
従来ではこのような問題に対して、例えば特開昭６０−１６０１７３号公報に開示されているように、ＴＦＴ６０の半導体領域６４およびガラス基板５１を覆う保護膜を形成しその上にソース電極６１、ドレイン電極６３、信号線５６、画素電極５７などを形成することにより、信号線容量値の低下を図る対策がとられていた。
【００２２】
しかしながら、このような構造ではソース電極６１およびドレイン電極６３と半導体領域６４との接触が不安定になりやすいため、前記保護膜を厚くすることが困難であり、信号線容量値の低下の点において不十分であった。また、この構造では補助容量６２が考慮されていないため、補助容量６２を形成するためには構造および製造工程が複雑になるという問題もあった。
【００２３】
以上のように、フラットパネル型Ｘ線イメージセンサにおいては撮影画像中のノイズを低減し信頼性を向上させるため、液晶表示装置においては高精細化した場合の表示品位と開口率の確保のため、一つ目には信号線容量値を低減化できる構造と、二つ目にはゲート絶縁膜５４や酸化膜５２ａ・５３ａを薄くしても（補助容量値を増大しても）信号線容量値が増加しにくい構造が求められている。
【００２４】
本発明の目的は、より品位の高い撮影画像または表示画像が得られる撮影装置または表示装置を実現するために、信号線容量値が小さいアクティブマトリクス基板を提供することにあり、さらには補助容量値を増加させた場合であっても信号線容量値の増加が小さいアクティブマトリクス基板を提供することにある。
【００２５】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、上記の課題を解決するために、ゲート電極に供給された信号によりソース電極とドレイン電極との間をスイッチングするスイッチング素子と、前記ゲート電極に接続された走査線と、前記ソース電極に接続された信号線と、前記ドレイン電極に接続された画素電極とを基板上に備えており、前記走査線を形成する層と、該走査線を形成する層の上方に位置し、前記ソース電極を形成する層と、該ソース電極を形成する層の上方に位置し、前記信号線を形成する層とが、前記基板上に形成されており、前記ソース電極を形成する層と前記信号線を形成する層との間に形成された絶縁体層を備えており、前記走査線と前記信号線とが、前記絶縁体層を介して互いに配置されていることを特徴としている。
【００２６】
上記の構成では、走査線を形成する層と、走査線を形成するの層の上方に位置するソース電極を形成する層と、ソース電極を形成する層の上方に位置する信号線を形成する層とが、基板上に形成されている。また、ソース電極を形成する層と信号線を形成する層との間に、絶縁体層が形成されている。そして、この絶縁体層を介して信号線と走査線とが、例えば互いに交差するなどして配置されている。
【００２７】
従来のアクティブマトリクス基板は、走査線およびゲート電極上に形成されるゲート絶縁膜を介して信号線と走査線とが配置されている構造であった。この構造では、ゲート絶縁膜の厚さがスイッチング素子の規格に応じて決定されており、この厚さに基づくゲート絶縁膜の静電容量値を小さく設定することは困難であった。そのため、信号線と走査線とがゲート絶縁膜を介して対向するような部分では、信号線と走査線との間に発生する信号線容量（寄生容量）の容量値が大きくなり、上述した問題が発生していた。
【００２８】
これに対して、上記の構成では、ソース電極を形成する層と信号線を形成する層との間に形成された絶縁体層を介して信号線と走査線とが配置されている。このため、この絶縁体層により離間される信号線と走査線との間隔を、上記ゲート絶縁膜の厚さより大きくなるように設定できるので、信号線と走査線との間に発生する信号線容量の容量値を、上記従来の場合より低減することができる。
【００２９】
この絶縁体層は、ソース電極を形成する層と信号線を形成する層との間に形成されており、上記ゲート絶縁膜などとは異なりスイッチング素子の規格とは独立したものである。したがって、この絶縁体層を、信号線容量の容量値が十分に小さくなるように形成することができる。
【００３０】
具体的には、絶縁体層の厚みを十分に大きくし、また、比誘電率の小さい材料を用いて絶縁体層を形成することにより信号線容量の容量値を十分に小さくすることができる。
【００３１】
また、従来のアクティブマトリクス基板には、スイッチング素子の半導体領域とソース電極との間に保護膜などの絶縁体の層を形成する構造のものがあった。この場合では、上述したようにソース電極と半導体領域との接触が不安定になりやすいため、上記絶縁体の層を十分に厚くすることが難しく、信号線容量の容量値の低減が困難であった。
【００３２】
これに対して、上記の構成では、ソース電極を形成する層と信号線を形成する層とが別々に形成されるため、ソース電極をスイッチング素子の本体（半導体層など）と密着して形成することが可能である。したがって、スイッチング素子の機能に悪影響をおよぼすことなく絶縁体層の厚みを十分に大きくすることができる。
【００３３】
また、ソース電極と信号線とは、例えば絶縁体層に形成したコンタクトホールなどを介して接続することができる。さらに、この接続部分は、スイッチング素子とは別の部分において、十分な領域を確保して形成することができるので、接続が不安定になることを回避することができる。
【００３４】
したがって、上記の構成では、スイッチング素子の機能が良好であり、信号線と走査線との間に発生する信号線容量の容量値が小さいアクティブマトリクス基板を提供することが可能になる。
【００３５】
本発明のアクティブマトリクス基板における前記走査線を形成する層には、前記ゲート電極が形成されており、前記ドレイン電極は、前記ソース電極を形成する層と同一の層から形成されており、前記ゲート電極と前記ソース電極および前記ドレイン電極との間に、前記ソース電極および前記ドレイン電極と密着して前記スイッチング素子の半導体層が形成されていることが好ましい。
【００３６】
上記の構成では、ゲート電極とソース電極およびドレイン電極との間に、ソース電極およびドレイン電極と密着してスイッチング素子の半導体層が形成されている。
【００３７】
したがって、ゲート電極とソース電極およびドレイン電極との間に絶縁体層を形成した従来の場合と異なり、ソース電極およびドレイン電極と半導体層との接触が確実であり、信頼性の高いスイッチング素子を形成することができる。
【００３８】
本発明のアクティブマトリクス基板は、上記半導体層を有するアクティブマトリクス基板において、さらに、前記半導体層と前記走査線および前記ゲート電極を形成する層との間に第１絶縁膜が形成されており、前記走査線と前記信号線とが、さらに前記第１絶縁膜を介して配置されていることが好ましい。
【００３９】
上記の構成では、半導体層と走査線およびゲート電極を形成する層との間に第１絶縁膜が形成されている。そして、信号線と走査線とが、上記絶縁体層に加えて第１絶縁膜を介して配置されている。
【００４０】
したがって、この第１絶縁膜の存在によって、さらに信号線と走査線との間に発生する信号線容量の容量値を低減することができる。なお、第１絶縁膜としては、ゲート電極上に形成されるゲート絶縁膜などを利用することができ、これにより製造工程の複雑化を回避することができる。
【００４１】
本発明のアクティブマトリクス基板は、さらに、前記ドレイン電極に接続された補助容量が前記絶縁体層と前記基板との間に形成されており、前記補助容量の一方の電極を形成する補助容量配線が、前記信号線に対して前記絶縁体層を介して配置されていることが好ましい。
【００４２】
上記の構成では、補助容量が、絶縁体層と基板との間に配置されており、この補助容量をドレイン電極との間で形成する補助容量配線が、信号線との間に絶縁体層を介して配置されている。
【００４３】
従来のアクティブマトリクス基板は、補助容量配線上に形成されるゲート絶縁膜を介して信号線と補助容量配線とが配置されている構造であった。
【００４４】
これに対して上記の構成では、信号線が、走査線および補助容量配線のいずれに対しても絶縁体層を介して配置されることになる。したがって、走査線および補助容量配線のいずれに起因する信号線容量に関しても、上述した容量値の低減効果を奏することができる。その結果、信号線容量の容量値を大幅に低減することが可能になる。
【００４５】
なお、補助容量配線は、上記走査線を形成する層と同一の層から形成されていることが好ましい。これにより、走査線を形成する際のパターニングにおいて、そのパターンを変更することによって補助容量配線を形成することができる。
【００４６】
本発明のアクティブマトリクス基板は、上記補助容量配線を有するアクティブマトリクス基板において、さらに、前記ドレイン電極を形成する層と前記補助容量配線を形成する層との間に第２絶縁膜が形成されており、前記補助容量配線と前記信号線とが、さらに前記第２絶縁膜を介して配置されていることが好ましい。
【００４７】
上記の構成では、ドレイン電極を形成する層と補助容量配線を形成する層との間に第２絶縁膜が形成されている。そして、信号線と補助容量配線とが、上記絶縁体層に加えてさらにこの第２絶縁膜を介して配置されている。
【００４８】
この第２絶縁膜の存在によって、さらに信号線と補助容量配線との間に発生する信号線容量の容量値を小さくすることができる。なお、第２絶縁膜としては、補助容量配線上において補助容量を形成している絶縁膜などを利用することができ、これにより製造工程の複雑化を回避することができる。
【００４９】
本発明のアクティブマトリクス基板は、さらに、前記ドレイン電極に接続された画素電極が、前記信号線を形成する層と同一の層から形成されていることが好ましい。
【００５０】
上記の構成では、ドレイン電極に接続された画素電極が、信号線を形成する層と同一の層から形成されている。したがって、信号線とソース電極とを別の層から形成する上記構成においても、信号線と画素電極とを同一の層から形成するため、製造工程における工程数の大幅な増加を回避することができる。
【００５１】
つまり、信号線および画素電極を、同じ材料からなる同一の導電膜に対してパターニングすることにより、同一のプロセスで形成することも可能である。したがって、従来のアクティブマトリクス基板の製造において画素電極を形成する際に用いられていたパターニングマスクのパターンを一部変更することにより、本アクティブマトリクス基板を製造することができる。
【００５２】
その結果、より少ない工程数によって上記アクティブマトリクス基板を製造することができ、歩留りの向上やコストダウンを図ることができる。
【００５３】
本発明のアクティブマトリクス基板は、さらに、前記信号線を覆う信号線保護膜が形成されていることが好ましい。
【００５４】
上記の構成では、上記絶縁体層上に形成された信号線が信号線保護膜によって覆われている。したがって、この信号線保護膜により信号線の露出を避けることができるため、信号線の腐食を防止することができる。
【００５５】
また、アクティブマトリクス基板上に、光電変換層（センサ材料）を直接設ける構造のフラットパネル型イメージセンサを形成する際などでは、信号線保護膜によって信号線と光電変換層の電気的な接触を防ぐことができる。このため、光やＸ線の吸収により光電変換層で発生した電荷が、ノイズとして信号線に重畳することを防止することができる。
【００５６】
その結果、信号線の信頼性が高く、信号線にノイズが重畳しにくいアクティブマトリクス基板を提供することができる。
【００５７】
さらに、絶縁体層上に信号線が形成されることにより生じる段差を、信号線保護膜によって埋めることができる。したがって、アクティブマトリクス基板の表面段差の存在率を低減することができる。
【００５８】
その結果、本アクティブマトリクス基板上にａ−Ｓｅなどの光電変換層を形成してフラットパネル型イメージセンサを形成する場合には、表面段差に起因するａ−Ｓｅの結晶化を防止して光電変換層の性能の劣化を防ぐことができる。
【００５９】
本発明のアクティブマトリクス基板は、さらに、前記絶縁体層が、樹脂材料からなる層間絶縁膜を含むことが好ましい。
【００６０】
上記の構成では、絶縁体層が樹脂材料からなる層間絶縁膜を含んでいるため、信号線と走査線または補助容量配線とが、樹脂材料からなる層間絶縁膜を介して配置されることになる。
【００６１】
樹脂材料は、スピン塗布法などの成膜方法を用いることで１〜５μｍ程度の比較的厚い膜を容易に形成することができる。また、樹脂材料は、一般的に無機材料などと比較して比誘電率が小さいため、比誘電率が小さい材料により層間絶縁膜を形成することができる。
【００６２】
したがって、絶縁体層に樹脂材料からなる層間絶縁膜を用いることで、無機材料のみから絶縁体層を形成する場合と比較して、容量値が小さい絶縁体層を形成することができる。その結果、信号線容量の容量値を大幅に低減することが可能になる。
【００６３】
また、樹脂材料をスピン塗布法などの成膜方法によって形成することで、スイッチング素子や信号線などが形成された部分に生じる表面段差を平坦化することができる。その結果、本アクティブマトリクス基板上にａ−Ｓｅなどの光電変換層を形成してフラットパネル型イメージセンサを形成する場合には、アクティブマトリクス基板の表面の平坦化によりａ−Ｓｅの結晶化を防止して光電変換層の性能の劣化を防ぐことができる。
【００６４】
本発明のアクティブマトリクス基板は、上記絶縁体層が層間絶縁膜を含むアクティブマトリクス基板において、さらに、前記絶縁体層が、さらに前記スイッチング素子を保護する保護膜を含むことが好ましい。
【００６５】
上記の構成では、絶縁体層が、上記層間絶縁膜に加えて、スイッチング素子を保護する保護膜を含んでいる。
【００６６】
このスイッチング素子を保護する保護膜としては、安定な無機材料などによって形成することができる。これにより、スイッチング素子をより確実に保護し、スイッチング素子が損傷を受けることを避けることができる。
【００６７】
また、この保護膜は、絶縁体層として形成されるため、信号線と走査線または補助容量配線とがゲート絶縁膜や層間絶縁膜などに加えて保護膜を介した位置関係になる。したがって、信号線容量の容量値がさらに低減されることになる。
【００６８】
あるいは、本発明のアクティブマトリクス基板は、前記絶縁体層が、前記スイッチング素子を保護する保護膜からなり、前記信号線および前記保護膜を覆う層間絶縁膜が形成されていることが好ましい。
【００６９】
上記の構成では、絶縁体層としての保護膜を介して、信号線と走査線または補助容量配線とが配置されていることになる。
【００７０】
この場合においても、保護膜は、スイッチング素子とは独立し、スイッチング素子を保護する機能を有するものであり、スイッチング素子の機能を損ねることなく保護膜を厚くすることができる。そして、保護膜を厚くすることによって信号線容量の容量値を低減することができる。
【００７１】
また、上記の構成では、絶縁体層としての保護膜と保護膜上に形成された信号線とが、層間絶縁膜によって覆われている。そのため、この層間絶縁膜によって、保護膜と保護膜上に形成された信号線との段差やスイッチング素子に起因する段差を埋めて平坦化することができる。その結果、本アクティブマトリクス基板上にａ−Ｓｅなどの光電変換層を設けてフラットパネル型イメージセンサを形成する場合には、信号線やスイッチング素子による表面段差に起因するａ−Ｓｅの結晶化を防止して光電変換層の性能の劣化を防ぐことができる。
【００７２】
本発明のアクティブマトリクス基板は、上記信号線および保護膜を覆う層間絶縁膜が形成されているアクティブマトリクス基板において、さらに、前記層間絶縁膜上には、前記ドレイン電極に接続された画素電極が形成されていることが好ましい。
【００７３】
上記の構成では、信号線と画素電極とが、層間絶縁膜を介して配置されることになる。したがって、信号線が形成されている部分の上方に、画素電極がオーバーラップした構造とすることができ、画素電極の面積を大きくして開口率を上げることができる。
【００７４】
また、層間絶縁膜によって、信号線と画素電極と間のに発生する静電容量の容量値を低減することができ、信号線容量の容量値さらに低減することが可能になる。
【００７５】
本発明のアクティブマトリクス基板は、上記信号線および保護膜を覆う層間絶縁膜が形成されているアクティブマトリクス基板において、さらに、前記層間絶縁膜が、樹脂材料からなることが好ましい。
【００７６】
樹脂材料は、スピン塗布法などの成膜方法を用いることで１〜５μｍ程度の比較的厚い膜を容易に形成することができる。
【００７７】
したがって、スイッチング素子や信号線などが形成された部分に生じる表面段差を平坦化することができる。その結果、本アクティブマトリクス基板上にａ−Ｓｅなどの光電変換層を形成してフラットパネル型イメージセンサを形成する場合には、ａ−Ｓｅの結晶化を防止して光電変換層の性能の劣化を防ぐことができる。
【００７８】
また、樹脂材料は、一般に無機材料などと比較して比誘電率が低いため、比誘電率が小さい材料により層間絶縁膜を形成することができる。
【００７９】
したがって、信号線が形成されている部分の上方に、画素電極がオーバーラップした構造とする場合などでは、比誘電率が小さい層間絶縁膜によって信号線と画素電極と間のに発生する静電容量の容量値を大幅に低減することができる。
【００８０】
本発明のアクティブマトリクス基板は、上記層間絶縁膜を有するアクティブマトリクス基板において、さらに、前記層間絶縁膜が、感光性を有する樹脂材料からなることが好ましい。
【００８１】
上記の構成では、層間絶縁膜が感光性を有する樹脂材料からなっているため、露光、現像などの工程によって層間絶縁膜を容易にパターニングすることができる。
【００８２】
本発明のアクティブマトリクス基板は、上記層間絶縁膜を有するアクティブマトリクス基板において、さらに、前記層間絶縁膜が、アクリル樹脂からなることが好ましい。
【００８３】
アクリル樹脂は、ポリイミドなど他の樹脂材料に比べて、比誘電率が約３と小さいため、静電容量値が小さい層間絶縁膜を形成することができる。したがって、上記信号線容量の容量値を大幅に低減することが可能になる。
【００８４】
特に、画素電極が信号線や走査線が形成されている部分の上方にオーバーラップした構造である場合は、上記層間絶縁膜によって画素電極と信号線や走査線との間に発生する静電容量の容量値を大幅に低減することができる。
【００８５】
本発明のアクティブマトリクス基板の製造方法は、上記画素電極を有するアクティブマトリクス基板の製造方法において、前記画素電極および前記信号線を同一の層のパターニングにより形成することを特徴としている。
【００８６】
上記の方法では、信号線および画素電極を同一の層（膜）のパターニングにより形成する、つまり、信号線および画素電極を同じ材料からなる同一の導電膜をパターニングすることにより、同一のプロセスで形成することも可能である。
【００８７】
したがって、従来のアクティブマトリクス基板の製造において画素電極を形成する際に用いられていたパターニングマスクのパターンを一部変更することにより、本アクティブマトリクス基板を製造することができる。そのため、本アクティブマトリクス基板の製造において、製造工程の複雑化や製造工程数の増加を回避することが可能である。
【００８８】
また、ソース電極およびドレイン電極を同一の層（膜）をパターニングすることにより形成することで、さらに製造工程の簡略化が可能である。
【００８９】
本発明のアクティブマトリクス基板は、上記の課題を解決するために、スイッチング素子に接続された信号線および走査線を有するアクティブマトリクス基板において、前記信号線と前記走査線とが、樹脂材料を介して互いに配置されていることを特徴としている。
【００９０】
上記の構成では、アクティブマトリクス基板上で、信号線と走査線とが樹脂材料を介して、例えば交差するなどして配置されている。
【００９１】
樹脂材料は、上述したように、一般に無機材料などと比較して比誘電率が低い。したがって、信号線と走査線とを樹脂材料を介して配置することにより、信号線と走査線との間に発生する静電容量の容量値を小さくすることができる。その結果、信号線容量の容量値を低減することができる。
【００９２】
なお、補助容量が備えられたアクティブマトリクス基板においては、補助容量を形成する補助容量配線と信号線との間にも樹脂材料が介在することが好ましい。これにより、さらに信号線容量の容量値を低減することができる。
【００９３】
本発明のアクティブマトリクス基板は、上記の課題を解決するために、ゲート電極に供給された信号によりソース電極とドレイン電極との間をスイッチングするスイッチング素子と、前記ゲート電極に接続された走査線と、前記ソース電極に接続された信号線と、前記ドレイン電極に接続された画素電極とを基板上に備えたアクティブマトリクス基板において、前記信号線を形成する層と、該信号線を形成する層の上方に位置し、前記ゲート電極を形成する層と、該ゲート電極を形成する層の上方に位置し、前記走査線を形成する層とが、前記基板上に形成されており、前記ゲート電極を形成する層と前記走査線を形成する層との間に形成された絶縁体層を備えており、前記走査線と前記信号線とが、前記絶縁体層を介して互いに配置されていることを特徴としている。
【００９４】
上記の構成では、信号線を形成する層と、信号線を形成するの層の上方に位置するゲート電極を形成する層と、ゲート電極を形成する層の上方に位置する走査線を形成する層とが、基板上に形成されている。また、ゲート電極を形成する層と走査線を形成する層との間に、絶縁体層が形成されている。そして、この絶縁体層を介して走査線と信号線とが、例えば互いに交差するなどして配置されている。
【００９５】
上記の構成では、上述した構成（走査線を形成する層と、ソース電極を形成する層と、信号線を形成する層とが、この順で基板上に形成されている構成）と同様に、ゲート電極を形成する層と走査線を形成する層との間に形成された絶縁体層を介して走査線と信号線とが配置されている。このため、走査線と信号線との間に発生する信号線容量の容量値を低減することができる。
【００９６】
また、ゲート電極と走査線とは、例えば絶縁体層に形成したコンタクトホールなどを介して接続することができる。さらに、この接続部分は、スイッチング素子とは別の部分において、十分な領域を確保して形成することができるので、接続が不安定になることを回避することができる。
【００９７】
したがって、上記の構成では、スイッチング素子の機能が良好であり、走査線と信号線との間に発生する信号線容量の容量値が小さいアクティブマトリクス基板を提供することが可能になる。
【００９８】
本発明のアクティブマトリクス基板は、さらに、前記ドレイン電極に接続された画素電極が、前記走査線を形成する層と同一の層から形成されていることが好ましい。
【００９９】
上記の構成では、ドレイン電極に接続された画素電極が、走査線を形成する層と同一の層から形成されている。したがって、走査線とゲート電極とを別の層から形成する上記構成においても、走査線と画素電極とを同一の層から形成するため、製造工程における工程数の大幅な増加を回避することができる。
【０１００】
その結果、より少ない工程数によって上記アクティブマトリクス基板を製造することができ、歩留りの向上やコストダウンを図ることができる。
【０１０１】
あるいは、本発明のアクティブマトリクス基板は、さらに、前記絶縁体層が、前記スイッチング素子を保護する保護膜からなり、前記走査線および前記保護膜を覆う層間絶縁膜が形成されていることが好ましい。
【０１０２】
上記の構成では、絶縁体層としての保護膜を介して、走査線と信号線とが配置されていることになる。
【０１０３】
この場合においても、スイッチング素子の機能を損ねることなく保護膜を厚くすることができ、信号線容量の容量値を低減することができる。
【０１０４】
また、上記の構成では、層間絶縁膜によって保護膜と保護膜上に形成された走査線との段差やスイッチング素子に起因する段差を埋めて平坦化することができる。その結果、本アクティブマトリクス基板上にａ−Ｓｅなどの光電変換層を設けてフラットパネル型イメージセンサを形成する場合には、走査線やスイッチング素子による表面段差に起因するａ−Ｓｅの結晶化を防止して光電変換層の性能の劣化を防ぐことができる。
【０１０５】
本発明のアクティブマトリクス基板は、上記走査線および保護膜を覆う層間絶縁膜が形成されているアクティブマトリクス基板において、さらに、前記層間絶縁膜上には、前記ドレイン電極に接続された画素電極が形成されていることが好ましい。
【０１０６】
上記の構成では、走査線と画素電極とが、層間絶縁膜を介して配置されることになる。したがって、走査線が形成されている部分の上方に、画素電極がオーバーラップした構造とすることができ、画素電極の面積を大きくして開口率を上げることができる。
【０１０７】
本発明のフラットパネル型イメージセンサは、上記の課題を解決するために、上記画素電極を有するアクティブマトリクス基板と、該アクティブマトリクス基板における前記画素電極に電気的に接続された光電変換層とからなることを特徴としている。
【０１０８】
上記の構成では、画素電極が電荷収集用電極として機能するフラットパネル型イメージセンサが形成される。そして、上述した信号線容量の容量値が小さいアクティブマトリクス基板を有するフラットパネル型イメージセンサを形成することができる。そのため、信号線容量が大きいことに起因して、電荷の読み出しに要する時間が増大することや、走査線、補助容量配線、画素電極などの影響により信号線の信号にノイズが重畳されることを抑制することができる。
【０１０９】
さらに、信号線保護膜や層間絶縁膜によって、表面段差の存在率が低減されている、または表面が平坦化されているアクティブマトリクス基板を用いてフラットパネル型イメージセンサを形成した場合では、アクティブマトリクス基板上に設けるａ−Ｓｅなどの光電変換層の結晶化を上記の平坦化によって抑制することができる。これにより、フラットパネル型イメージセンサにおける光電変換層の性能劣化を防ぐことができる。
【０１１０】
本発明のフラットパネル型イメージセンサは、さらに、前記光電変換層と前記画素電極とが、該画素電極に対応してパターニングされた導電接続材を介して電気的に接続されていることが好ましい。
【０１１１】
上記構成のフラットパネル型イメージセンサは、アクティブマトリクス基板と光電変換層を有する基板とを別々に形成した後、各基板を導電接続材を介して電気的に接続することにより作製することが可能である。このため、光電変換層の成膜温度がアクティブマトリクス基板の耐熱温度に制限されることを回避できる。したがって、光電変換層として、例えば成膜温度が比較的高いＣｄＴｅやＣｄＺｎＴｅなど種々の材料を選択することが可能になる。
【０１１２】
さらに、上記構成のフラットパネル型イメージセンサは、光電変換層がアクティブマトリクス基板上に直接形成されない構造をとることができる。したがって、表面段差の存在率が比較的大きいアクティブマトリクス基板を用いた場合であっても、アクティブマトリクス基板の表面段差に起因する光電変換層の成膜不良などが防止され、光電変換層の特性の劣化が抑制されることになる。
【０１１３】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態を図１ないし図５および図９ないし図１１に基づいて説明すれば、以下の通りである。
【０１１４】
図１は本実施の形態に係るアクティブマトリクス基板の平面図であり、その構造は以下の通りである。ガラス基板（基板）１（図２または図３参照）上に複数の走査線２と複数の信号線６が互いに格子状となるように配置され、それらの各交差部分に対応してスイッチング素子および画素電極７がそれぞれ配置されている。
【０１１５】
スイッチング素子としては、ゲート電極５、ソース電極１１およびドレイン電極１３をそれぞれ有する薄膜トランジスタ（以下、ＴＦＴと称す）１０が用いられている。ゲート電極５は走査線２に、ソース電極１１はソース配線１１ａおよびコンタクトホール６ａを介して信号線６に、ドレイン電極１３はドレイン配線１３ａおよびコンタクトホール７ａを介して画素電極７にそれぞれ接続されている。また、コンタクトホール７ａの下方には補助容量配線３が形成されており、ドレイン配線１３ａとの間で補助容量１２（図３参照）を形成している。
【０１１６】
図２および図３は上記アクティブマトリクス基板のＡ−Ａ線およびＢ−Ｂ線における矢視断面図である。絶縁性を有するガラス基板１上にゲート電極５、走査線２（図１参照）および補助容量配線３が配線されている（第１層、ゲート電極５および走査線２を形成する層）。これらの表面全体には陽極酸化による酸化膜（ＡＯ（Anodic Oxidation）膜、絶縁膜）２ａ・３ａが形成されている。そしてゲート電極５、走査線２、補助容量配線３およびこれらが形成されていないガラス基板１上にシリコン窒化膜（ＳｉＮX ）やシリコン酸化膜（ＳｉＯ2 ）のシリコン系化合物からなるゲート絶縁膜（第１絶縁膜、第２絶縁膜、絶縁膜）４が形成されている。
【０１１７】
なお、酸化膜（第１絶縁膜）２ａがゲート電極５および走査線２（図１参照）上に、酸化膜（第２絶縁膜）３ａが補助容量配線３上に形成されている。
【０１１８】
ゲート電極５は走査線２の支線として形成されており、ゲート電極５の位置のゲート絶縁膜４上に、半導体領域（アモルファスシリコンチャネル層、ｉ層、半導体層）１４およびコンタクト層（ｎ型シリコン層、ｎ+ 層）１５が形成されている。さらに、コンタクト層１５上にはソース電極１１およびドレイン電極１３が形成されている（第２層、ソース電極１１およびドレイン電極１３を形成する層）。これら（ゲート電極５、ゲート絶縁膜４、半導体領域１４、コンタクト層１５、ソース電極１１およびドレイン電極１３）から形成されるスイッチング素子としてのＴＦＴ１０が画素ごとに配置されている。
【０１１９】
ＴＦＴ１０のソース電極１１は、ゲート絶縁膜４上に引き出されておりソース配線１１ａを形成している。ソース配線１１ａは後述する信号線６と接続されている。ドレイン電極１３は、ゲート絶縁膜４上に引き出されておりドレイン配線１３ａを形成している。ドレイン配線１３ａは補助容量配線３に対面する位置まで延長されており、補助容量配線３上に形成されたゲート絶縁膜４上にも形成されている。ここで、補助容量配線３とドレイン配線１３ａとは酸化膜（誘電体層）３ａおよびゲート絶縁膜（誘電体層）４を介して部分的に対向しており、補助容量（静電容量）１２を形成している。また、ドレイン配線１３ａは後述する画素電極７と接続されている。
【０１２０】
これら全体を覆うようにシリコン系化合物からなる保護膜（絶縁体層）８が形成されており、さらに保護膜８上には層間絶縁膜（絶縁体層）９が形成されている。層間絶縁膜９上には信号線６および画素電極７が形成されている（第３層、信号線６および画素電極７を形成する層）。信号線６は層間絶縁膜９および保護膜８に形成されたコンタクトホール６ａによりソース配線１１ａと接続されており、信号線６−ソース電極１１間で信号が伝達されるように形成されている。同様に、画素電極７は層間絶縁膜９および保護膜８に形成されたコンタクトホール７ａによりドレイン配線１３ａと接続されており、ドレイン電極１３−画素電極７間で信号が伝達されるように形成されている。さらに、画素電極７はコンタクトホール７ａにより補助容量１２とも接続されている。
【０１２１】
なお、これらコンタクトホール６ａ・７ａは、ＴＦＴ１０以外の領域に形成することができ、十分な領域を確保して上記各接続部分を形成することができるので、接続が不安定になることを回避することができる。
【０１２２】
次に上記のような構成である本実施の形態におけるアクティブマトリクス基板の製造方法について図２および図３に基づいて説明する。
【０１２３】
絶縁性を有するガラス基板１上にアルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）などからなる単層膜またはこれらを重ねた多層膜をスパッタリング法を用いて堆積させる。そしてフォト・リソグラフィーにより所定の形状にパターニングして、走査線２（図１参照）、走査線２の支線としてのゲート電極５および補助容量配線３を形成した後、これらの表面全体を陽極酸化することにより酸化膜（ＡＯ膜）２ａ・３ａを形成する。ここで、走査線２と補助容量配線３は同じ膜をパターニングすることにより形成され、互いに平行で交互に並んで配置された多数の配線である。
【０１２４】
次に、プラズマＣＶＤ法によりゲート絶縁膜４となる窒化シリコン（ＳｉＮｘ）膜、半導体領域１４となるアモルファスシリコン膜、コンタクト層１５となるｎ型シリコン膜を順次堆積させる。半導体領域１４はＴＦＴ１０のチャネルを形成し、コンタクト層１５は半導体領域１４の各両端部とソース電極１１およびドレイン電極１３との電気的コンタクトをそれぞれ形成するための層となる。そしてアモルファスシリコン膜およびｎ型シリコン膜を同時にパターニングしてＴＦＴ１０となる領域を形成する。その後、ゲート絶縁膜４をパターニングすることにより、走査線２への信号入力端子（図示せず）や補助容量配線３を共通に接続する幹配線（図示せず）とのコンタクト部（図示せず）を形成する。
【０１２５】
さらに、スパッタリング法によりＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜、タンタル膜、アルミニウム膜などを堆積させ、所定の形状にパターニングすることによりソース電極１１、ソース配線１１ａ、ドレイン電極１３およびドレイン配線１３ａを形成する。このとき、ドレイン配線１３ａは補助容量配線３の位置にまで延長して形成される。ここで形成したソース電極１１およびドレイン電極１３をレジストの代わりとしてドライエッチング法によりエッチングを行い、ｎ型シリコン膜をソース側とドレイン側に分離し、スイッチング素子としてのＴＦＴ１０を完成させる。
【０１２６】
ＴＦＴ１０が形成されたガラス基板１上の表面全体に、保護膜８として窒化シリコン膜を堆積させた後これをパターニングし、後に上層に形成する信号線６をソース配線１１ａに電気的に接続するためのコンタクトホール６ａ、画素電極７をドレイン配線１３ａに電気的に接続するためのコンタクトホール７ａ、および駆動回路や読み出し回路などと接続される端子部分の保護膜８をそれぞれ取り除いておく。
【０１２７】
なお、保護膜８を、上記窒化シリコン膜などの安定な無機材料などによって形成することにより、ＴＦＴ１０を確実に保護し、ＴＦＴ１０が損傷を受けることを避けることができる。
【０１２８】
そして保護膜８上に層間絶縁膜９を形成する。層間絶縁膜９を形成するためには、感光性を有する樹脂（感光性樹脂、樹脂材料）を塗布し、露光、現像を経て樹脂を所定の形状に形成する。このとき、保護膜８の場合と同様にコンタクトホール６ａ・７ａなどに位置する層間絶縁膜９をそれぞれ取り除いて形成する。
【０１２９】
なお、層間絶縁膜９を形成する際の樹脂の塗布は、スピン塗布法などの成膜方法を利用することができる。このスピン塗布法では、例えば１〜５μｍ程度の比較的厚い樹脂の膜を容易に形成することができる。このようにして形成した層間絶縁膜９は、ＴＦＴ１０などが形成されている部分の表面段差を平坦化することができる。
【０１３０】
また、樹脂は、一般的に無機材料などと比較して比誘電率が小さいため、層間絶縁膜を形成する材料として好ましい。特に、アクリル樹脂は、ポリイミドなど他の樹脂に比べて、比誘電率が約３と小さいため好ましい。
【０１３１】
そして、この層間絶縁膜９上にスパッタリング法によりＩＴＯ膜、タンタル膜、アルミニウム膜などを堆積させて所定の形状にパターニングすることにより、信号線６と画素電極７を同時に形成する。
【０１３２】
なお、図１では、画素電極７を、ＴＦＴ１０にオーバーラップしないような形状にしたが、ＴＦＴ１０の上方にオーバーラップするように配置してもよい。
【０１３３】
この製造方法においては、信号線６と画素電極７とは同一の層をパターニングすることにより形成されるため、従来用いられていたフォトマスクを変更することのみで実施でき、従来と比較して製造プロセスが増加することがないため、コストアップすることなく実施することができる。
【０１３４】
なお、上記では信号線６と画素電極７とを同一の層から形成する場合について説明したが、信号線容量を低減するためには信号線６を層間絶縁膜９上に形成すればよく、信号線６と画素電極７が同一層から形成するのは製造工程の簡素化が主な理由である。
【０１３５】
したがって、透過型液晶表示装置のように画素電極７が透明電極である必要があり、かつ信号線６が透明電極より導電性のよい金属膜である必要がある場合などは、これらをそれぞれ別の層から形成するようにしてもよい。
【０１３６】
次に、上記のような構成である本実施の形態におけるアクティブマトリクス基板において、従来のアクティブマトリクス基板に対して信号線容量値が大幅に低減されることを示す。ここでは信号線容量値の大部分を占める信号線６と走査線２および補助容量配線３との間に形成される静電容量値について考える。
【０１３７】
典型的な例として、酸化膜２ａ・３ａが厚さ０．１５〔μｍ〕・比誘電率２４、ゲート絶縁膜４が厚さ０．３５〔μｍ〕・比誘電率６．９、保護膜８が厚さ０．５〔μｍ〕・比誘電率６．９、層間絶縁膜９が厚さ３〔μｍ〕・比誘電率３であるものとし、従来のアクティブマトリクス基板（図６ないし図８）および本実施の形態ではこれらの値は等しいものとする。
【０１３８】
従来のアクティブマトリクス基板では信号線５６と走査線５２または補助容量配線５３との間には、ゲート絶縁膜５４および酸化膜５２ａ・５３ａのみが存在し（図６ないし図８参照）、本実施の形態では信号線６と走査線２または補助容量配線３との間には、ゲート絶縁膜４、酸化膜２ａ・３ａ、保護膜８および層間絶縁膜９が存在する。
【０１３９】
信号線６との重なり部分１〔μｍ2 〕についての静電容量値を計算すると、従来のアクティブマトリクス基板では０．１６〔ｆＦ／μｍ2 〕、本実施の形態では０．００７８〔ｆＦ／μｍ2 〕となる。本実施の形態では、信号線６を層間絶縁膜９上に配置したことにより、信号線６と走査線２または補助容量配線３との間隔ｄが約４〔μｍ〕と大きくなる。これにより信号線６に寄生する静電容量値は従来の場合の約１／２０となり、大幅に低減される。
【０１４０】
なお、本実施の形態におけるアクティブマトリクス基板は、アクティブマトリクス型表示装置（例えば液晶表示装置）や、フラットパネル型イメージセンサ（例えばフラットパネル型Ｘ線イメージセンサ）に用いることができる。ただし、従来の技術の項においても説明したように、フラットパネル型イメージセンサに用いる場合は、アクティブマトリクス型表示装置に用いる場合に比べて補助容量値を大きく設定しなければならない場合がある。
【０１４１】
このような場合、図１に示したアクティブマトリクス基板をもとにして、図９ないし図１１に示すように補助容量３２のレイアウトを任意に変更するとよい。ここで、図９は、本実施の形態の一変形例としてのアクティブマトリクス基板の平面図である。また、図１０および図１１は、それぞれ上記アクティブマトリクス基板のＦ−Ｆ線およびＧ−Ｇ線における矢視断面図である。なお、図９ないし図１１において、図１ないし図３における構成要素と同等の機能を有する構成要素については、同一の符号を付記し、その説明を一部省略する。また、図１０に示す構造は、上述の図２の場合と同様である。
【０１４２】
このアクティブマトリクス基板では、図９および図１１に示すように、補助容量３２を形成する補助容量配線２３およびドレイン配線３３ａが、画素中の大部分の面積を占有するようにレイアウトされている。そして、これらによって補助容量３２が形成されている。
【０１４３】
上述の図１に示したアクティブマトリクス基板では、一定の幅を有する補助容量配線３が形成されていた。これに対し、図９に示すアクティブマトリクス基板に形成されている補助容量配線２３は、信号線６の下方では幅が狭く（例えば、図１の場合と同じ幅）、画素電極７の下方において幅が広くなるように形成されている。また、ドレイン配線３３ａに関しても、補助容量配線２３に対応して拡大されており、ほぼ補助容量配線２３の面積に近い面積を有している。
【０１４４】
このように、補助容量配線２３およびドレイン配線３３ａの面積を拡大することにより、補助容量３２の容量値の増大を図ることができる。また、さらなる補助容量値の増大が求められる場合には、ＴＦＴ１０のスイッチング特性が確保できる範囲内で、補助容量配線２３とドレイン配線３３ａの間に介在する酸化膜３ａおよびゲート絶縁膜４を薄くするとよい。
【０１４５】
なお本実施の形態ではゲート絶縁膜４および酸化膜２ａ・３ａを薄くした場合であっても、ｄは層間絶縁膜９および保護膜８の厚さの合計３．５〔μｍ〕以下になることはないので、信号線６と走査線２または補助容量配線２３との重なり部分に発生する容量値は０．００８３〔ｆＦ／μｍ2 〕以上になることはなく、ほとんど増加しない。
【０１４６】
このように本実施の形態におけるアクティブマトリクス基板では信号線容量値が大幅に低減され、かつゲート絶縁膜４や酸化膜２ａ・３ａを薄くした場合でも信号線容量値の増加量を非常に小さくできる。
【０１４７】
本実施の形態に係るアクティブマトリクス基板（図１ないし図３参照）においては、ドレイン配線１３ａとの間に補助容量１２を形成するための補助容量配線３を備えている。しかしながら本発明の実施に関しては、補助容量配線３は必ずしも必要とされるわけではなく、隣接する画素の走査線２を利用して補助容量１２を形成する構造をとることも可能である。
【０１４８】
この補助容量配線３を設けない構造は一般にＣｓオンゲート線構造として知られている。本実施の形態において、このＣｓオンゲート線構造をとった場合の一変形例に関して、図２、図４および図５に基づいて説明すれば以下の通りである。なお、図４および図５において、図１および図３における構成要素と同等の機能を有する構成要素については、同一の符号を付記し、その説明を省略する。また、図４におけるＡ−Ａ線矢視断面は図２に示されたＡ−Ａ線矢視断面図と同様であり、その説明を省略する。
【０１４９】
図４は本変形例に係るアクティブマトリクス基板の平面図である。ここで、図１のアクティブマトリクス基板と異なる点は、補助容量配線３が設けられておらず、ドレイン配線１３ａが隣接走査線２ｂの位置まで延長され、隣接走査線２ｂと一部重畳するように配置されていることである。
【０１５０】
図５は図４のアクティブマトリクス基板のＣ−Ｃ線矢視断面図である。ここで図３と異なる点は、図３における補助容量配線３が図４においては隣接走査線２ｂとなっている点である。したがって、補助容量１２はドレイン配線１３ａと隣接走査線２ｂとが対向している部分において形成されている。
【０１５１】
この場合においても、信号線６と走査線２との間に発生する静電容量値を同様に大幅に低減することができる。また、補助容量配線３が別途形成されていないため、別途形成された補助容量配線３による静電容量は発生しない。
【０１５２】
本変形例の場合は前述の実施の形態より、構造的には簡単である。ただし、隣接走査線２ｂを補助容量１２として使用すると、特にイメージセンサのように非常に大きな補助容量値が必要な場合には、走査線２の時定数増加につながり、走査線２で伝達される信号において遅延の問題が顕著になることや、隣接走査線２ｂの電位の立ち上がり、立ち下がり時に画素に加わるノイズ成分が増加し、Ｓ／Ｎ比に悪影響をおよぼすことがある。
【０１５３】
一方、走査線２とは別に補助容量配線３を設置した場合には、これに加える信号は直流でよいので、信号遅延の問題はなくなり、画素へのノイズの問題も生じない。
【０１５４】
また、従来のように薄いゲート絶縁膜４を挟んで信号線６が走査線２および補助容量配線３を横断していた場合は、各画素につき走査線２および補助容量配線３の２本の配線が信号線６と交差することになり、信号線容量値が増加するという不具合が懸念された。しかしながら前述の実施の形態によれば、このような副作用が生じないため、走査線２と補助容量配線３とを別に形成する場合において特に本発明のメリットは大きい。
【０１５５】
また本発明のアクティブマトリクス基板では、画素電極７上にＸ線などの光の入射により正孔および電子を発生させる構造（光電変換層）（図示せず）を設け、さらにその上に対向電極（図示せず）を設けて、上記両者間に電圧を印加することにより、光電変換層にＸ線などの光が入射することにより生じる電荷を画素電極７で収集することができる。ここで、光電変換層としては例えばａ−ＳｅやＣｄＴｅ、ＰｂＩ2 などが用いられる。
【０１５６】
このとき、画素電極７は電荷収集用電極として機能し、フラットパネル型イメージセンサを形成する。この場合においては、微弱な光により発生する少量の電荷を読み出す場合があり、信号線容量に起因するノイズを極力小さくする必要があるため特に本発明の効果が大きい。
【０１５７】
以上のように、本実施の形態におけるアクティブマトリクス基板は、図１ないし図５および図９ないし図１１に示したように、ガラス基板１に配置された走査線２と、該走査線２と接続されたゲート電極５を有し前記ガラス基板１上に配置されたＴＦＴ１０と、該ＴＦＴ１０のドレイン電極１３と接続された画素電極７と、前記ＴＦＴ１０のソース電極１１と接続された信号線６とを備えており、前記信号線６および前記画素電極７が同一の層から構成され、前記信号線６および前記画素電極７を構成する層と前記ドレイン電極１３および前記ソース電極１１を構成する層との間に絶縁体層（保護膜８や層間絶縁膜９）を有することを特徴としている。
【０１５８】
上記の構成では、画素電極７と同一の層から構成されている信号線６は、ガラス基板１上に形成されているＴＦＴ１０のソース電極１１およびドレイン電極１３を構成する層との間に、上記絶縁体層を介して配置されていることになる。したがって、ガラス基板１に配置されている走査線２は、信号線６との間に少なくとも上記絶縁体層を介した位置関係にあることになる。これにより、走査線２との間で形成される信号線容量の容量値は上記絶縁体層によって低減することができる。したがって、信号線容量に起因する信号線６や走査線２の時定数の増大を防止することができ、信号線６や走査線２が伝達する信号の伝達速度を向上させることができる。さらに、信号線容量に起因するノイズを低減することができる。
【０１５９】
一方、ソース電極１１およびドレイン電極１３と信号線６との間、つまりＴＦＴ１０と信号線６との間に上記絶縁体層を設けているため、信号線容量値を低減させる場合であっても、ソース電極１１およびドレイン電極１３とスイッチング素子本体（半導体領域１４）とは密着させることができる。したがって、ソース電極１１およびドレイン電極１３と半導体領域１４との間で接触が不安定になることを避けることができる。また、このことにより上記絶縁体層の厚みを十分大きくすることができ、さらに信号線容量値を低減することができる。
【０１６０】
その結果、信頼性が高く、高品位な画像を表示または撮影することができる画像表示装置または画像撮影装置を形成するアクティブマトリクス基板を提供することが可能になる。
【０１６１】
さらに、上記アクティブマトリクス基板は、前記絶縁体層と前記ガラス基板１との間に形成され、前記画素電極７に直列に接続された補助容量１２・３２と、該補助容量１２・３２の一方の電極を形成する補助容量配線３・２３とを備えていることが好ましい。
【０１６２】
上記の構成では、補助容量配線３・２３は走査線２の場合と同様に、信号線６との間に少なくとも上記絶縁体層を介した位置関係にあることになる。これにより、補助容量配線３・２３との間で形成される信号線容量の容量値を上記絶縁体層によって低減することができる。したがって、走査線２、補助容量配線３・２３の何れに起因する信号線容量値も低減することができ、信号線容量値を大幅に低減することができる。
【０１６３】
本実施の形態におけるアクティブマトリクス基板は、ガラス基板１上に、マトリクス状に配置された画素電極７と、該画素電極７と接続されたドレイン電極１３を有し、ゲート電極５およびソース電極１１を有するＴＦＴ１０と、前記ゲート電極５と接続された走査線２と、前記ソース電極１１と接続された信号線６とを有し、前記走査線２と前記信号線６とは互いに交差して前記ガラス基板１上に格子状にそれぞれ配置されており、前記走査線２および前記ＴＦＴ１０を覆う絶縁体層（保護膜８や層間絶縁膜９）が前記ガラス基板１上に設けられ、前記画素電極７は、前記絶縁体層上に設けられており、かつ、前記信号線６は、前記絶縁体層上に設けられていることを特徴としている。
【０１６４】
上記の構成では、走査線２と信号線６との間には、少なくとも上記絶縁体層が形成されているため、走査線２と信号線６とが対向することにより形成される信号線容量の容量値を、上記絶縁体層の介在によって低減することができる。
【０１６５】
つまり、上記の構成では、走査線２およびＴＦＴ１０と信号線６との間に上記絶縁体層を有している構造になり、半導体領域１４とＴＦＴ１０の電極とを密着させた構造で、走査線２との間に形成される信号線容量の容量値を低減することができる。その結果、信頼性が高く高品位の画像を表示または撮影できるアクティブマトリクス基板を提供することができる。
【０１６６】
また、画素電極７が上記絶縁体層上に設けられているため、画素電極７を露出して形成することができる。したがって、このアクティブマトリクス基板を用いて液晶表示装置またはイメージセンサを形成した場合、それぞれ液晶層または光電変換層と画素電極７とを近接させて形成することができ、それぞれの層と画素電極７との間でそれぞれ電位または電荷の伝達をスムーズに行うこと（迅速化）ができる。
【０１６７】
また、ＴＦＴ１０のソース電極１１およびドレイン電極１３とゲート電極５との間は、上記絶縁体層と特に関係がないため、上記絶縁体層の厚みを変更してもＴＦＴ１０の機能には影響をおよぼさない。したがって、信号線容量の容量値を十分小さくするように上記絶縁体層の厚みを十分大きくすることができる。
【０１６８】
さらに、上記アクティブマトリクス基板における前記信号線６および前記画素電極７は、同一の層から構成されていることが好ましい。
【０１６９】
上記の構成では、信号線６および画素電極７を同一の層をパターニングすることにより形成することができるため、従来の画素電極７を形成する際に用いられていたパターニングマスクを変更することによって、製造工程の増加を回避して本アクティブマトリクス基板を製造することができる。したがって、構造の変更におけるコストアップを抑制することができる。
【０１７０】
また、さらに、上記アクティブマトリクス基板は、前記ドレイン電極１３から延長されたドレイン配線１３ａ・３３ａと、前記走査線２と同一の層から構成され、前記ドレイン配線１３ａ・３３ａと一部対向して形成されている補助容量配線３・２３とを有しており、さらに、ゲート絶縁膜４が前記補助容量配線３・２３と前記ドレイン配線１３ａ・３３ａとの間に挟まれて設けられていることが好ましい。
【０１７１】
上記の構成では、補助容量配線３・２３とドレイン配線１３ａ・３３ａとの間にゲート絶縁膜４を挟むことにより、補助容量１２・３２を形成することができる。ここで、補助容量配線３・２３は走査線２と同一の層から構成されており（補助容量配線３・２３は走査線２の一部（隣接走査線２ｂ）を利用するものであってもよい）、ドレイン配線１３ａ・３３ａはドレイン電極１３から延長されて形成されているため、ゲート絶縁膜４の厚みは上記絶縁体層と独立して決定することができる。
【０１７２】
したがって、信号線容量値を低減しつつ補助容量値を増大させることができる。これにより、画素電極７の電位の変動を抑制することができ、安定した画像の表示または撮影が可能となる。また、ゲート絶縁膜４を薄くすることで補助容量値を増大させることができるので、補助容量配線３・２３の線幅を細くして透過型の表示装置を形成する場合の開口率を向上させることが可能である。つまり、補助容量値および開口率の両方を同時に確保することができる。
【０１７３】
その結果、信頼性が高く画像品位の高いアクティブマトリクス基板を提供することができる。
【０１７４】
本実施の形態におけるアクティブマトリクス基板は、ＴＦＴ１０に接続された信号線６および走査線２を有しており、前記信号線６と前記走査線２とが、樹脂材料を介して配置されていることを特徴としている。
【０１７５】
上記の構成では、信号線６と走査線２との間に発生する静電容量の容量値を小さくすることができ、信号線容量の容量値を低減することができる。
【０１７６】
なお、補助容量１２・３２が備えられたアクティブマトリクス基板においては、補助容量１２・３２を形成する補助容量配線３・２３と信号線６との間にも樹脂材料が介在することが好ましい。これにより、さらに信号線容量の容量値を低減することができる。
【０１７７】
本実施の形態におけるアクティブマトリクス基板の製造方法は、前記走査線２および前記補助容量配線３・２３を同一の膜をパターニングすることにより形成し、前記ソース電極１１および前記ドレイン電極１３を同一の膜をパターニングすることにより形成し、前記画素電極７および前記信号線６を同一の膜をパターニングすることにより形成することを特徴としている。
【０１７８】
上記の方法では、走査線２と補助容量配線３・２３、ソース電極１１とドレイン電極１３、および信号線６と画素電極７をそれぞれ同一の膜をパターニングすることにより形成する。したがって、層間絶縁膜９を有する従来のアクティブマトリクス基板の製造方法と比較して、工程を複雑にしたり工程数を増加させたりすることを回避しながらアクティブマトリクス基板を製造することができる。
【０１７９】
〔実施の形態２〕
次に、実施の形態１で説明したアクティブマトリクス基板の構造を応用した第２の実施の形態について、図１２ないし図１４に基づいて説明すれば以下の通りである。なお、実施の形態１において説明した構成要素と同等の機能を有する構成要素については、同一の符号を付記しその説明を省略する。
【０１８０】
図１２は、本実施の形態に係るアクティブマトリクス基板の平面図であり、図１３および図１４は、それぞれ図１２のアクティブマトリクス基板のＨ−Ｈ線およびＩ−Ｉ線における矢視断面図である。
【０１８１】
このアクティブマトリクス基板の基本的な構造は、実施の形態１において図９に基づいて説明したアクティブマトリクス基板の構造と同等であり、この構造に加えてさらに第２保護膜（信号線保護膜）８ａが形成されている点が異なっている。なお、図１２では、第２保護膜８ａを太い二点鎖線で表している。
【０１８２】
この第２保護膜８ａは、主に層間絶縁膜９の上層に露出している信号線６を覆うように設けられている。ここでは、第２保護膜８ａがさらに画素電極７を除いた全領域を覆うように設けられている（ただし、第２保護膜８ａは画素電極７の周辺部も覆っている）。この第２保護膜８ａは、絶縁性を有する材質によって形成されておればよい。なお、ここでは、第２保護膜８ａとして樹脂を用いている。
【０１８３】
この第２保護膜８ａを形成するには、実施の形態１において説明した製造工程に加えて次の工程を設ければよい。すなわち、上記製造工程において信号線６および画素電極７を形成した後に、アクティブマトリクス基板上に絶縁性および感光性を有する樹脂（感光性樹脂）を塗布する。そして、塗布された樹脂に対して、露光、現像を行うことにより樹脂を所定の形状にパターニングする。なお、樹脂の形状としては、上記したように信号線６を覆い、画素電極７が露出するものとする。
【０１８４】
ここで、第２保護膜８ａとしては、層間絶縁膜９と同じ材料を用いることにより、１〜３〔μｍ〕の厚みで形成することが好ましい。
【０１８５】
なお、第２保護膜８ａは、上記のものに限られるものではなく、信号線６を覆う絶縁性の保護膜であればよい。例えば、第２保護膜８ａが信号線６自身を陽極酸化することにより得られる酸化膜などであってもよい。
【０１８６】
このように、信号線６上に絶縁性の第２保護膜８ａを備えた本実施の形態のアクティブマトリクス基板は、実施の形態１で説明した効果に加えて、以下の特徴を備えている。
【０１８７】
すなわち、本アクティブマトリクス基板では、信号線６が絶縁性を有する第２保護膜８ａに覆われているため、アクティブマトリクス基板上に直接光電変換層（センサ材料）を設ける構造のフラットパネル型イメージセンサを形成する場合に有利である。具体的には、本アクティブマトリクス基板を用いると、第２保護膜８ａによって信号線６と光電変換層との電気的な接触を防ぐことができるため、光やＸ線などを吸収した光電変換層に発生する電荷が信号線６に重畳することを防止できる。
【０１８８】
さらに、信号線６が第２保護膜８ａに覆われているため、信号線６の露出を避けることができ、信号線６の腐食を防止することもできる。
【０１８９】
なお、本実施の形態で説明したアクティブマトリクス基板では、実施の形態１で示したアクティブマトリクス基板と同様に、補助容量１２を隣接走査線２ｂを用いて形成する、いわゆるＣｓオンゲート線構造（図４および図５参照）の採用も可能である。また、アクティブマトリクス型表示装置（例えば液晶表示装置）や、フラットパネル型イメージセンサ（例えばフラットパネル型Ｘ線イメージセンサ）などに広く用いることもできる。
【０１９０】
〔実施の形態３〕
次に、第３の実施の形態として、実施の形態１で説明したアクティブマトリクス基板の構造とは別の構造を有するアクティブマトリクス基板について、図１５ないし図１７に基づいて説明すれば以下の通りである。なお、実施の形態１および２において説明した構成要素と同等の機能を有する構成要素については、同一の符号を付記しその説明を省略する。
【０１９１】
図１５は、本実施の形態に係るアクティブマトリクス基板の平面図であり、図１６および図１７は、それぞれ上記アクティブマトリクス基板のＪ−Ｊ線およびＫ−Ｋ線における矢視断面図である。
【０１９２】
このアクティブマトリクス基板は、実施の形態１において図９に基づいて説明したアクティブマトリクス基板に対して、信号線２６の配置場所が異なっている。
【０１９３】
すなわち、実施の形態１のアクティブマトリクス基板（図９ないし図１１参照）では、信号線６が層間絶縁膜９の上面に配置されているが、本実施の形態のアクティブマトリクス基板では、信号線２６が保護膜８および層間絶縁膜９の各層の間に配置されている。したがって、信号線２６は、保護膜８に形成されたコンタクトホール２６ａによりソース配線１１ａと接続されることになる。
【０１９４】
なお、本アクティブマトリクス基板は、実施の形態１において説明したアクティブマトリクス基板の製造工程の順序を、以下のように一部変更することで製造することができる。
【０１９５】
本アクティブマトリクス基板の製造工程では、保護膜８の形成、および保護膜８に対するコンタクトホール２６ａ（実施の形態１におけるコンタクトホール６ａに相当）・コンタクトホール７ａの形成までの工程を、実施の形態１のアクティブマトリクス基板の製造工程と同様にして行う。
【０１９６】
次に、保護膜８上に層間絶縁膜９を形成する前に、信号線２６を形成する。この信号線２６は、実施の形態１と同様に、ＩＴＯ膜、タンタル膜、アルミニウム膜などをスパッタリング法などにより堆積させ、所定の形状にパターニングすることにより形成すればよい。
【０１９７】
そして、保護膜８および信号線２６が形成されたアクティブマトリクス基板上に、実施の形態１と同様にして層間絶縁膜９、画素電極７などを形成することにより、アクティブマトリクス基板を完成させる。なお、当然のことながらこの場合は、層間絶縁膜９に対しては信号線２６のためのコンタクトホール６ａを形成しなくてもよい。
【０１９８】
上記のような構成である本実施の形態のアクティブマトリクス基板は、実施の形態１および２で説明したアクティブマトリクス基板と同様に、静電容量値の低減効果を得ることができる。以下に、上記アクティブマトリクス基板において、従来のアクティブマトリクス基板に対して信号線容量値が低減されることを示す。ここでは信号線容量値の大部分を占める信号線２６と走査線２および補助容量線２３との間に形成される静電容量値について考える。
【０１９９】
典型的な例として、酸化膜２ａ・３ａが厚さ０．１５〔μｍ〕・比誘電率２４、ゲート絶縁膜４が厚さ０．３５〔μｍ〕・比誘電率６．９、保護膜８が厚さ０．５〔μｍ〕・比誘電率６．９であるものとし、従来のアクティブマトリクス基板（図６ないし図８）および本実施の形態のアクティブマトリクス基板ではこれらの値は等しいものとする。
【０２００】
従来のアクティブマトリクス基板では信号線５６と走査線５２または補助容量配線５３との間には、ゲート絶縁膜５４および酸化膜５２ａ・５３ａのみが存在し（図６ないし図８参照）、本実施の形態では信号線２６と走査線２または補助容量線２３との間には、ゲート絶縁膜４、酸化膜２ａ・３ａ、保護膜８が存在する。
【０２０１】
信号線２６との重なり部分１〔μｍ2 〕についての静電容量値を計算すると、従来のアクテイブマトリクス基板では、０．１６〔ｆＦ／μｍ2 〕、本実施の形態では０．０６８〔ｆＦ／μｍ2 〕となる。本実施の形態では、信号線２６を保護膜８上に配置したことにより、信号線２６と走査線２または補助容量線２３との間隙ｄが約１〔μｍ〕と、従来の場合と比較して大きくなる。これにより、信号線２６に寄生する静電容量値は従来の場合の約１／２．４となり、低減される。
【０２０２】
この静電容量値の低減率は、実施の形態１のアクティブマトリクス基板の場合における低減率約１／２０に比べて小さいものの、従来のアクティブマトリクス基板の場合と比べれば、信号線容量（寄生容量、静電容量）の容量値が大きいことに起因して信号線２６に発生するノイズの低減効果が大きい。
【０２０３】
上記アクティブマトリクス基板は、上述の静電容量値の低減効果に加えて、アクティブマトリクス基板の表面の段差（凹凸）（表面段差）の存在率が少ない、あるいは段差の値が小さいといった構造上の利点を備えている。このことについて、以下で具体的に説明する。
【０２０４】
実施の形態１で説明したアクティブマトリクス基板（例えば図１０および図１１参照）の場合、層間絶縁膜９上に、信号線６および画素電極７が露出している構造である。
【０２０５】
ここで、層間絶縁膜９は、上述したように例えば感光性樹脂を塗布することによって形成されているので、層間絶縁膜９より下層に存在する段差は層間絶縁膜９によって平坦化または緩衝されている。したがって、アクティブマトリクス基板の表面段差としては、信号線６および画素電極７の膜厚に相当する段差（膜厚段差）と、コンタクトホール６ａ・７ａの段差とが存在することになる。
【０２０６】
信号線６、画素電極７およびコンタクトホール６ａ・７ａは、各画素に設けられているものであるため、実施の形態１のアクティブマトリクス基板には、各画素にこれらに対応する段差が形成されていることになる。そのため、実施の形態１のアクティブマトリクス基板では、表面段差の存在率、すなわち単位面積当たりに存在する段差の数が比較的大きいことになる。
【０２０７】
一方、実施の形態２で説明したアクティブマトリクス基板（図１３および図１４参照）の場合、信号線６とコンタクトホール６ａは第２保護膜８ａで覆われた構造になっている。したがって、アクティブマトリクス基板の表面段差としては、主に第２保護膜８ａの膜厚段差、およびコンタクトホール７ａの段差だけが存在することになる。そのため、実施の形態１のアクティブマトリクス基板と比べると、表面段差の存在率は低減されることになる。
【０２０８】
しかし、第２保護膜８ａは、上述したように例えば感光性樹脂を塗布することによって形成されているので、第２保護膜８ａの膜厚段差がマイクロメータオーダと大きな値となる場合がある。
【０２０９】
これに対し、本実施の形態のアクティブマトリクス基板（図１６および図１７参照）では、信号線２６が層間絶縁膜９の下に埋設され、層間絶縁膜９上には、画素電極７のみが露出している構造である。したがって、本アクティブマトリクス基板の表面段差としては、主に画素電極７の膜厚段差、およびコンタクトホール７ａの段差だけが存在することになる。そのため、本実施の形態のアクティブマトリクス基板では、実施の形態１のアクティブマトリクス基板に比べて表面段差の存在率が小さくなる。
【０２１０】
また、画素電極７は、ＩＴＯや金属の薄膜（例えば厚さが０．１〜０．３μｍ）によって形成されているものである。したがって、画素電極７の膜厚段差は上述の第２保護膜８ａの膜厚段差に比べて遙かに小さい。そのため、本実施の形態のアクティブマトリクス基板では、実施の形態２のアクティブマトリクス基板に比べて、表面段差の値を小さくすることができる。
【０２１１】
ところで、アクティブマトリクス基板をフラットパネル型イメージセンサ、特に、光電変換層として代表的なａ−Ｓｅを用いるフラットパネル型イメージセンサに用いる場合には、アクティブマトリクス基板の表面段差をできるだけ小さく、少なく（表面段差の存在率を小さく）することが求められる（後述する図２０参照）。
【０２１２】
その理由は、アクティブマトリクス基板上にａ−Ｓｅを直接成膜する場合などでは、アクティブマトリクス基板に表面段差が存在すると、その表面段差部が特異点となってａ−Ｓｅの結晶化のトリガーとなることがあるためである。このように、ａ−Ｓｅの結晶化が進むと、光電変換層の暗電流が増加することになり、光電変換層としての特性が著しく劣化することになる。
【０２１３】
したがって、上述のように表面段差が小さく、表面段差の存在率が小さい本実施の形態のアクティブマトリクス基板は、フラットパネル型イメージセンサにも適した構造である。そして、本実施の形態のアクティブマトリクス基板をフラットパネル型イメージセンサに用いることにより、ａ−Ｓｅなどからなる光電変換層の結晶化を抑制し、光電変換層の特性の劣化を防止することができる。
【０２１４】
なお、本実施の形態で説明したアクティブマトリクス基板では、実施の形態１で示したアクティブマトリクス基板と同様に、補助容量１２を隣接走査線２ｂを用いて形成する、いわゆるＣｓオンゲート線構造（図４および図５参照）の採用も可能である。また、アクティブマトリクス型表示装置（例えば液晶表示装置）や、フラットパネル型イメージセンサ（例えばフラットパネル型Ｘ線イメージセンサ）などに広く用いることもできる。
【０２１５】
また、本実施の形態のアクティブマトリクス基板では、信号線２６と画素電極７との間に層間絶縁膜９が介在するため、信号線２６が形成されている部分の上方に画素電極７がオーバーラップする構造としてもよい。これにより、画素電極７の面積を大きくして開口率を上げることができる。
【０２１６】
〔実施の形態４〕
次に、第４の実施の形態として、実施の形態１で説明したアクティブマトリクス基板を用いたフラットパネル型イメージセンサについて、図１８に基づいて説明すれば以下の通りである。なお、実施の形態１において説明した構成要素と同等の機能を有する構成要素については、同一の符号を付記しその説明を省略する。
【０２１７】
本実施の形態のフラットパネル型イメージセンサとしてのフラットパネル型Ｘ線イメージセンサは、図１８に示すように、実施の形態１において図９ないし図１１に基づいて説明したアクティブマトリクス基板１００とセンサ基板１１２とが導電接続材１０８を介して組み合わされて形成されたものである。なお、このフラットパネル型Ｘ線イメージセンサにおけるアクティブマトリクス基板１００は、実施の形態１において図９ないし図１１に示したものであり、その説明は省略する。また、図１８は、上記フラットパネル型Ｘ線イメージセンサにおける、図９のＧ−Ｇ線に相当する部分の矢視断面図である。
【０２１８】
まず、センサ基板１１２について説明する。センサ基板１１２は、ガラス基板１０６を有しており、このガラス基板１０６のアクティブマトリクス基板１００側の面（Ｘ線が入射する面と対向する面）に、センサバイアス電極１０４、光電変換層（センサ膜、センサ層、センサ材料）１０２および電荷収集電極１１０が順次配置されている。
【０２１９】
上記光電変換層１０２は、Ｘ線が入射することにより正負の電荷を発生するものであり、ここではＣｄＴｅから形成されている。
【０２２０】
また、センサバイアス電極１０４および電荷収集電極１１０は、ＩＴＯ膜や金属膜から形成されており、光電変換層１０２を介して対向している。そして、センサバイアス電極１０４および電荷収集電極１１０間には、高電圧を印加できるようになっている。
【０２２１】
ここで、光電変換層１０２にＸ線が入射すると、入射したＸ線の強度に応じて上述のように正負の電荷が光電変換層１０２内に発生する。このとき、センサバイアス電極１０４および電荷収集電極１１０間に高電圧が印加されると、発生する電界により正負の各電荷がセンサバイアス電極１０４または電荷収集電極１１０に移動する。
【０２２２】
例えば、図１８は、センサバイアス電極１０４に対して電荷収集電極１１０が正となるように高電圧が印加されている状態を示しており、このとき、正の電荷がセンサバイアス電極１０４側に、負の電荷が電荷収集電極１１０側に移動する。
【０２２３】
このようにして電荷収集電極１１０側に移動し、電荷収集電極１１０に収集された電荷を、アクティブマトリクス基板１００によって画像信号として各画素ごとに読み出すことで、本フラットパネル型Ｘ線イメージセンサに入射したＸ線の二次元画像を得ることができる。
【０２２４】
なお、上述のように、電荷収集電極１１０に収集された電荷を各画素ごとに読み出すために、電荷収集電極１１０は各画素ごとに独立して形成されている。これにより、隣接する画素間における信号のクロストークを避けることができる。一方、センサバイアス電極１０４および光電変換層１０２に関しては、ガラス基板１０６のほぼ全面に形成されていてもよい。
【０２２５】
次に、上記センサ基板１１２とアクティブマトリクス基板１００との接続について説明する。上述のように、アクティブマトリクス基板１００は、センサ基板１１２において電荷収集電極１１０に収集された画像信号としての電荷を各画素に設けられたＴＦＴ１０（図９参照）を介して読み出すものである。そこで、センサ基板１１２の電荷収集電極１１０とアクティブマトリクス基板１００の画素電極７とを接続する導電接続材１０８が各画素ごとに設けられている。
【０２２６】
この導電接続材１０８としては、導電性を付与した感光性樹脂、パターン印刷が可能なハンダや導電接着剤などを用いることができる。これらを用いることにより、画素電極７ごとにパターニングされた導電接続材１０８を形成することが可能になる。
【０２２７】
ここで、上記の構造を有し、約２８００×２８００画素、画素ピッチ０．１５ｍｍであるフラットパネル型Ｘ線イメージセンサを作製した。そして、Ｘ線の画像取得を試みた結果、上述したアクティブマトリクス基板１００の信号線容量（寄生容量）の低減効果により、非常にＳ／Ｎの優れた画像信号を得ることが確認され、動画の撮影も可能であることが確認された。
【０２２８】
また、上記のような構造のフラットパネル型Ｘ線イメージセンサは、アクティブマトリクス基板１００とセンサ基板１１２とが別々に形成された後、アクティブマトリクス基板１００とセンサ基板１１２とを接続して作製することが可能な構造である。このため、センサ基板１１２の形成における光電変換層１０２の成膜温度が、アクティブマトリクス基板１００の耐熱温度に制限されない。したがって、光電変換層１０２として上記ＣｄＴｅ以外に、例えばＣｄＺｎＴｅなど種々の材料を選択することが可能になる。
【０２２９】
さらに、上記のような構造のフラットパネル型Ｘ線イメージセンサでは、光電変換層１０２がアクティブマトリクス基板１００上に直接形成されていない。したがって、表面段差の存在率が比較的大きいアクティブマトリクス基板１００を用いた場合でも、アクティブマトリクス基板１００の表面段差に起因する光電変換層１０２の成膜不良などが防止され、光電変換層１０２の特性の劣化が抑制されることになる。
【０２３０】
なお、上記では光電変換層１０２がＸ線を受光することにより電荷を発生するＸ線イメージセンサについて説明したが、これに限らず、光電変換層１０２を形成する材料を変更することにより、他の波長域の電磁波の画像を得るイメージセンサを構成することも可能である。
【０２３１】
〔実施の形態５〕
次に、第５の実施の形態として、実施の形態２で説明したアクティブマトリクス基板を用いたフラットパネル型イメージセンサについて、図１９に基づいて説明すれば以下の通りである。なお、実施の形態２において説明した構成要素と同等の機能を有する構成要素については、同一の符号を付記しその説明を省略する。
【０２３２】
本実施の形態のフラットパネル型イメージセンサとしてのフラットパネル型Ｘ線イメージセンサは、図１９に示すように、実施の形態２において図１２ないし図１４に基づいて説明したアクティブマトリクス基板２００、光電変換層２０２およびセンサバイアス電極２０４が組み合わされて形成されたものである。なお、このフラットパネル型Ｘ線イメージセンサにおけるアクティブマトリクス基板２００は、実施の形態２において図１２ないし図１４に示したものであり、その説明は省略する。また、図１９は、上記フラットパネル型Ｘ線イメージセンサにおける、図１２のＩ−Ｉ線に相当する部分の矢視断面図である。
【０２３３】
このフラットパネル型Ｘ線イメージセンサは、アクティブマトリクス基板２００のほぼ全面に光電変換層（センサ膜、センサ層）２０２が形成されている。さらに、光電変換層２０２上には、センサバイアス電極２０４がほぼ全面に形成されている。
【０２３４】
ここで、光電変換層２０２は、ａ−Ｓｅなどから形成されており、センサバイアス電極２０４は、Ａｕ（金）などの金属膜などから形成されている。
【０２３５】
本フラットパネル型Ｘ線イメージセンサも、実施の形態４におけるフラットパネル型Ｘ線イメージセンサと同様に、光電変換層２０２にＸ線が入射することにより、光電変換層２０２内に発生する正負の電荷を画像信号として読み出すものである。
【０２３６】
ここで、本フラットパネル型Ｘ線イメージセンサが実施の形態４におけるフラットパネル型Ｘ線イメージセンサと異なる点は、光電変換層２０２がアクティブマトリクス基板２００上に直接形成されている点である。これにより、フラットパネル型Ｘ線イメージセンサの製造が容易になり、製造工程を簡略化することができる。
【０２３７】
また、センサバイアス電極２０４および画素電極７間には、高電圧を印加できるようになっている。また、高電圧を印加することにより光電変換層２０２をアクティブマトリクス基板２００側に移動する電荷は、アクティブマトリクス基板２００の画素電極（電荷収集用電極）７によって直接収集され、ＴＦＴ１０（図１２参照）を介して読み出される。
【０２３８】
例えば、図１９の場合では、センサバイアス電極２０４に対して画素電極７が負となるように高電圧が印加されている状態を示しており、このとき、負の電荷がセンサバイアス電極２０４側に、正の電荷が画素電極７側に移動する。
【０２３９】
本フラットパネル型Ｘ線イメージセンサは、アクティブマトリクス基板２００上にａ−Ｓｅなどの光電変換層２０２を直接成膜する構造であるが、アクティブマトリクス基板２００として第２保護膜８ａにより表面段差の存在率が低減されたものを用いているため、ａ−Ｓｅなどの光電変換層２０２の結晶化を防止することができる。そのため、本フラットパネル型Ｘ線イメージセンサでは、光電変換層２０２の暗電流の増加を抑制することが可能になる。
【０２４０】
ここで、上記の構造を有し、約２８００×２８００画素、画素ピッチ０．１５ｍｍのフラットパネル型Ｘ線イメージセンサを作製した。そして、Ｘ線の画像取得を試みた結果、上述したアクティブマトリクス基板２００の信号線容量（寄生容量）の低減効果および暗電流増加抑制効果により、非常にＳ／Ｎの優れた画像信号を得ることが確認され、動画の撮影も可能であることが確認された。
【０２４１】
以上のように、本実施の形態におけるフラットパネル型イメージセンサは、前記画素電極７に光電変換層２０２を配置し、該画素電極７が電荷収集用電極として機能する構成である。
【０２４２】
上記の構成では、信号線容量値が小さいフラットパネル型イメージセンサを形成することができるため、信号線容量に起因する電荷読み出しに要する時間の増大化や、走査線２（図９参照）および補助容量配線２３からの影響により信号線６の信号に印加されるノイズの低減を図ることができる。その結果、特に医療用のＸ線イメージセンサなどにおいて、微弱な光による画像であっても正確な画像データを得るイメージセンサを提供することができる。
【０２４３】
〔実施の形態６〕
次に、第６の実施の形態として、実施の形態３で説明したアクティブマトリクス基板を用いたフラットパネル型イメージセンサについて、図２０に基づいて説明すれば以下の通りである。なお、実施の形態３において説明した構成要素と同等の機能を有する構成要素については、同一の符号を付記しその説明を省略する。
【０２４４】
本実施の形態のフラットパネル型イメージセンサとしてのフラットパネル型Ｘ線イメージセンサは、図２０に示すように、実施の形態３において図１５ないし図１７に基づいて説明したアクティブマトリクス基板３００、光電変換層３０２およびセンサバイアス電極３０４を組み合わされて形成されたものである。なお、このフラットパネル型Ｘ線イメージセンサにおけるアクティブマトリクス基板３００は、実施の形態３において図１５ないし図１７に示したものであり、その説明は省略する。また、図２０は、上記フラットパネル型Ｘ線イメージセンサにおける、図１５のＫ−Ｋ線に相当する部分の矢視断面図である。
【０２４５】
このフラットパネル型Ｘ線イメージセンサは、アクティブマトリクス基板３００のほぼ全面に光電変換層（センサ膜、センサ層）３０２が形成されている。さらに、光電変換層３０２上には、センサバイアス電極３０４がほぼ全面に形成されている。
【０２４６】
ここで、光電変換層３０２は、ａ−Ｓｅなどから形成されており、センサバイアス電極３０４は、Ａｕ（金）などの金属膜などから形成されている。
【０２４７】
そして、本フラットパネル型Ｘ線イメージセンサは、基本的には実施の形態５におけるフラットパネル型Ｘ線イメージセンサとほぼ同等の構成・機能を有している。本フラットパネル型Ｘ線イメージセンサが、実施の形態５におけるフラットパネル型Ｘ線イメージセンサと異なっている点は、アクティブマトリクス基板３００において、信号線が層間絶縁膜９と保護膜８との間に埋設され、層間絶縁膜９上には、画素電極７のみが露出している点である。したがって、上述のように、表面段差の存在率に加えて表面段差の値が実施の形態５の場合より小さくすることが可能である。そのため、さらに、ａ−Ｓｅなどの光電変換層３０２の結晶化を抑制することができ、光電変換層３０２の暗電流を低減することが可能になる。
【０２４８】
ここで、上記の構造を有し、約２８００×２８００画素、画素ピッチ０．１５ｍｍのフラットパネル型Ｘ線イメージセンサを作製した。そして、Ｘ線の画像取得を試みた結果、上述したアクティブマトリクス基板２００の信号線容量（寄生容量）の低減効果および暗電流増加抑制効果により、非常にＳ／Ｎの優れた画像信号を得ることが確認され、動画の撮影も可能であることが確認された。さらに、光電変換層３０２の結晶化による不良の発生率も非常に低いことが確認された。
【０２４９】
〔実施の形態７〕
実施の形態１ないし３で説明したアクティブマトリクス基板は、全てボトムゲート型（逆スタガ構造）のＴＦＴ１０（図２および図３参照）を用いたものである。本発明はこれに限定されるものではなく、トップゲート型（正スタガ構造）のＴＦＴ（スイッチング素子）８０を用いた場合においても当然ながら適用が可能である。
【０２５０】
そこで、第７の実施の形態として、トップゲート型のＴＦＴ８０を用いたアクティブマトリクス基板について、図２１ないし図２４に基づいて説明すれば以下の通りである。なお、実施の形態１ないし３において説明した構成要素と同等の機能を有する構成要素については、同一の符号を付記しその説明を省略する。
【０２５１】
図２１は、本実施の形態に係るアクティブマトリクス基板の平面図であり、図２２、図２３および図２４は、それぞれ図２１のアクティブマトリクス基板のＬ−Ｌ線、Ｍ−Ｍ線およびＮ−Ｎ線における矢視断面図である。
【０２５２】
実施の形態１で説明したアクティブマトリクス基板との本質的な相違は、ＴＦＴ８０の構造がトップゲート型である点と、それに伴って走査線７２および信号線７６のガラス基板１に対する上下関係が逆になっている点とである。このアクティブマトリクス基板の構造は、以下の通りである。
【０２５３】
ガラス基板１上に複数の走査線７２と複数の信号線７６とが互いに格子状となるように配置され、それらの各交差部分に対応してＴＦＴ８０および画素電極７がそれぞれ配置されている。
【０２５４】
ここで、トップゲート型のＴＦＴ８０とボトムゲート型のＴＦＴ１０（図２および図３参照）とは、ガラス基板１における上下関係が逆になっている。すなわち、ＴＦＴ８０では、ガラス基板１上にまずソース電極８１およびドレイン電極８３が形成されている。そして、ソース電極８１およびドレイン電極８３の上方に、コンタクト層（図示せず）、半導体領域（半導体層）８４、ゲート絶縁膜７４（絶縁膜）およびゲート電極７５が順次形成されている。
【０２５５】
このＴＦＴ８０やゲート絶縁膜７４を覆うように層間絶縁膜（絶縁体層）９が形成されている。この層間絶縁膜９は、アクリルなどの感光性の樹脂膜、ＳｉＮx などの無機膜、またはこれらの積層膜を用いることができる。
【０２５６】
そして、ゲート電極７５は、層間絶縁膜９に形成されたコンタクトホール７２ａを介して、層間絶縁膜９上に形成された走査線７２に接続されている。また、ソース電極８１は、同じ層からなる信号線７６に接続されている。そして、ドレイン電極８３は、ゲート絶縁膜７４に形成されたコンタクトホール８３ｂ、ゲート絶縁膜７４と層間絶縁膜９との間に形成されたドレイン配線８３ａ、および層間絶縁膜９に形成されたコンタクトホール７ａを介して、層間絶縁膜９上に形成された画素電極７に接続されている。
【０２５７】
また、コンタクトホール７ａの下方であり、ガラス基板１とゲート絶縁膜７４との間には補助容量配線７３が形成されており、ドレイン配線８３ａとの間で補助容量８２（図２４参照）を形成している。
【０２５８】
上記の構成では、ガラス基板１上に、信号線７６を形成する層と、信号線７６を形成する層の上方に位置するゲート電極７５を形成する層と、ゲート電極７５を形成する層の上方に位置する走査線７２を形成する層とが形成されている。また、信号線７６を形成する層とゲート電極７５を形成する層との間にはゲート絶縁膜７４が形成されており、ゲート電極７５を形成する層と走査線７２を形成する層との間には層間絶縁膜９が形成されている。
【０２５９】
また、上記の構成では、信号線７６、ソース電極８１、ドレイン電極８３および補助容量配線７３を同じ層から形成することが可能である。同様に、ゲート電極７５とドレイン配線８３ａ、または画素電極７と走査線７２をそれぞれ同じ層から形成することが可能である。
【０２６０】
なお、各構成要素の材質は実施の形態１などと同様であり、また製造方法も実施の形態１における工程の順序を適宜変更して適用することができるため、これらの説明を省略する。
【０２６１】
従来のアクティブマトリクス基板では、トップゲート型のＴＦＴが形成されたものにおいても、走査線と信号線とが主にゲート絶縁膜のみを介して配置される構造であった。この構造では、ゲート絶縁膜の厚さがＴＦＴの規格によって決定されており、この決定された厚さに基づくゲート絶縁膜の静電容量値を小さく設定することは困難であった。そのため、信号線と走査線とがゲート絶縁膜を介して対向するような部分では、信号線と走査線との間に発生する信号線容量（寄生容量）の容量値が大きくなるといった問題があった。
【０２６２】
これに対して、上記の構造では、ゲート電極７５を形成する層と走査線７２を形成する層との間に形成された層間絶縁膜９を介して走査線７２と信号線７６とが配置されている。このため、この層間絶縁膜９により離間される信号線７６と走査線７２との間隔を、上記ゲート絶縁膜７４の厚さより大きくなるように設定できるので、信号線７６と走査線７２との間に発生する信号線容量の容量値を、上記従来の場合より小さくできる。
【０２６３】
この層間絶縁膜９は、ゲート電極７５を形成する層と信号線７６を形成する層との間に形成されており、上記ゲート絶縁膜７４などとは異なりＴＦＴ８０の規格とは独立したものである。したがって、この層間絶縁膜９を、信号線容量の容量値が十分に小さくなるように形成することができる。
【０２６４】
なお、必要に応じて、実施の形態２と同様にアクティブマトリクス基板の最表面に露出している走査線７２を保護する保護膜（第２保護膜、走査線保護膜、上記の信号線保護膜８ａ（図１３および図１４参照）に相当）を設けた構成とすることもできる。
【０２６５】
また、本実施の形態のアクティブマトリクス基板は、実施の形態４および５においてそれぞれ図１８および図１９を用いて説明したフラットパネル型イメージセンサとほぼ同等のフラットパネル型イメージセンサを構成することができる。そして、本実施の形態のアクティブマトリクス基板により構成したフラットパネル型イメージセンサでは、実施の形態４および５のフラットパネル型イメージセンサの場合とほぼ同様の効果を得ることができる。
【０２６６】
〔実施の形態８〕
第８の実施の形態として、実施の形態７におけるアクティブマトリクス基板の構成に、さらに保護膜（絶縁体層）７８を加えた構成について、図２５ないし図２８に基づいて説明すれば以下の通りである。なお、実施の形態１ないし７において説明した構成要素と同等の機能を有する構成要素については、同一の符号を付記しその説明を省略する。
【０２６７】
図２５は、本実施の形態に係るアクティブマトリクス基板の平面図であり、図２６、図２７および図２８は、それぞれ図２５のアクティブマトリクス基板のＯ−Ｏ線、Ｐ−Ｐ線およびＱ−Ｑ線における矢視断面図である。
【０２６８】
このアクティブマトリクス基板では、実施の形態７におけるアクティブマトリクス基板のゲート電極７５およびドレイン配線８３ａを形成する層と画素電極７を形成する層との間の絶縁体層（図２６ないし図２８参照）が、保護膜７８および層間絶縁膜９の２層構造となっている。また、保護膜７８と層間絶縁膜９との間に走査線７２が形成されている。
【０２６９】
このアクティブマトリクス基板は、実施の形態３におけるアクティブマトリクス基板と同様に、静電容量値の低減効果に加えて、アクティブマトリクス基板の表面の段差（凹凸）（表面段差）の存在率が少ない、あるいは段差の値が小さいといった構造上の利点を備えている。
【０２７０】
したがって、このアクティブマトリクス基板は、フラットパネル型イメージセンサにも適した構造である。そして、このアクティブマトリクス基板をフラットパネル型イメージセンサに用いることにより、ａ−Ｓｅなどからなる光電変換層の結晶化を抑制し、光電変換層の特性の劣化を防止することができる。
【０２７１】
また、本実施の形態のアクティブマトリクス基板では、実施の形態３におけるアクティブマトリクス基板と同様に、走査線７２と画素電極７との間に層間絶縁膜９が介在するため、走査線７２が形成されている部分の上方に画素電極７がオーバーラップする構造としてもよい。これにより、画素電極７の面積を大きくして開口率を上げることができる。
【０２７２】
なお、本実施の形態のアクティブマトリクス基板は、実施の形態６において図２０を用いて説明したフラットパネル型イメージセンサとほぼ同等のフラットパネル型イメージセンサを構成することができる。そして、本実施の形態のアクティブマトリクス基板により構成したフラットパネル型イメージセンサでは、実施の形態６のフラットパネル型イメージセンサの場合とほぼ同様の効果を得ることができる。
【０２７３】
【発明の効果】
本発明のアクティブマトリクス基板は、以上のように、走査線を形成する層と、ソース電極を形成する層と、信号線を形成する層とが、基板上にこの順に形成されており、ソース電極を形成する層と信号線を形成する層との間に絶縁体層を備えている。そして、走査線と信号線とが、絶縁体層を介して配置されている構成である。
【０２７４】
上記の構成では、絶縁体層を介して信号線と走査線とが、例えば互いに交差するなどして配置される。このため、絶縁体層により信号線容量の容量値を低減することができる。
【０２７５】
また、絶縁体層は、ソース電極を形成する層と信号線を形成する層との間に形成されており、スイッチング素子の規格とは独立したものである。このため、絶縁体層に比誘電率の小さい材料を用いることができる。また、スイッチング素子の機能に悪影響をおよぼすことなく、絶縁体層の厚みを十分に大きくできる。したがって、信号線容量の容量値を十分に小さくすることができる。
【０２７６】
その結果、上記の構成では、スイッチング素子の機能が良好であり、信号線と走査線との間に発生する信号線容量の容量値が小さいアクティブマトリクス基板を提供することが可能になる。
【０２７７】
本発明のアクティブマトリクス基板は、さらに、ゲート電極とソース電極およびドレイン電極との間に、ソース電極およびドレイン電極と密着してスイッチング素子の半導体層が形成されていることが好ましい。
【０２７８】
上記の構成では、ソース電極およびドレイン電極と半導体層とが密着して形成されている。したがって、ソース電極およびドレイン電極と半導体層との接触が確実であり、信頼性の高いスイッチング素子を形成することができる。
【０２７９】
本発明のアクティブマトリクス基板は、上記半導体層を有するアクティブマトリクス基板において、走査線と信号線とが、さらに、半導体層と走査線およびゲート電極を形成する層との間に形成された第１絶縁膜を介して配置されていることが好ましい。
【０２８０】
上記の構成では、信号線と走査線とが、上記絶縁体層に加えて第１絶縁膜を介して配置されている。したがって、さらに信号線と走査線との間に発生する信号線容量の容量値を低減することができる。
【０２８１】
本発明のアクティブマトリクス基板は、さらに、ドレイン電極に接続された補助容量の一方の電極を形成する補助容量配線が、信号線に対して絶縁体層を介して配置されていることが好ましい。
【０２８２】
上記の構成では、補助容量配線が信号線との間に絶縁体層を介して配置されている。したがって、走査線および補助容量配線のいずれに起因する信号線容量に関しても、上述した容量値の低減効果を奏することができる。その結果、信号線容量の容量値を大幅に低減することが可能になる。
【０２８３】
本発明のアクティブマトリクス基板は、上記補助容量配線を有するアクティブマトリクス基板において、補助容量配線と信号線とが、さらに、ドレイン電極を形成する層と補助容量配線を形成する層との間に形成された第２絶縁膜を介して配置されていることが好ましい。
【０２８４】
上記の構成では、信号線と補助容量配線とが、上記絶縁体層に加えてさらにこの第２絶縁膜を介して配置されている。したがって、さらに信号線と補助容量配線との間に発生する信号線容量の容量値を小さくすることができる。
【０２８５】
本発明のアクティブマトリクス基板は、さらに、ドレイン電極に接続された画素電極が信号線を形成する層と同一の層から形成されていることが好ましい。
【０２８６】
上記の構成では、信号線と画素電極とを同一の層から形成するため、製造工程における工程数の大幅な増加を回避することができる。したがって、従来のアクティブマトリクス基板の製造において画素電極を形成する際に用いられていたパターニングマスクのパターンを一部変更することにより、本アクティブマトリクス基板を製造することができる。
【０２８７】
本発明のアクティブマトリクス基板は、さらに、信号線を覆う信号線保護膜が形成されていることが好ましい。
【０２８８】
上記の構成では、絶縁体層上に形成された信号線が信号線保護膜によって覆われている。したがって、信号線の腐食を防止することができる。また、アクティブマトリクス基板上に、光電変換層を直接設ける構造のフラットパネル型イメージセンサを形成する際などでは、光電変換層で発生した電荷が、ノイズとして信号線に重畳することを防止することができる。
【０２８９】
本発明のアクティブマトリクス基板は、さらに、絶縁体層が、樹脂材料からなる層間絶縁膜を含むことが好ましい。
【０２９０】
上記の構成では、信号線と走査線または補助容量配線とが、樹脂材料からなる層間絶縁膜を介して配置されることになる。したがって、容量値が小さい絶縁体層を形成することができる。その結果、信号線容量の容量値を大幅に低減することが可能になる。
【０２９１】
本発明のアクティブマトリクス基板は、上記絶縁体層が層間絶縁膜を含むアクティブマトリクス基板において、さらに、絶縁体層がスイッチング素子を保護する保護膜を含むことが好ましい。
【０２９２】
上記の構成では、絶縁体層が、上記層間絶縁膜に加えて、スイッチング素子を保護する保護膜を含んでいる。これにより、スイッチング素子をより確実に保護し、スイッチング素子が損傷を受けることを避けることができる。また、信号線容量の容量値がさらに低減されることになる。
【０２９３】
あるいは、本発明のアクティブマトリクス基板は、絶縁体層が、スイッチング素子を保護する保護膜からなり、信号線および保護膜を覆う層間絶縁膜が形成されていることが好ましい。
【０２９４】
上記の構成では、保護膜を介して信号線と走査線または補助容量配線とが配置されていることになる。この保護膜によって、信号線容量の容量値を低減することができる。
【０２９５】
また、保護膜および信号線が、層間絶縁膜によって覆われている。この層間絶縁膜によって、信号線やスイッチング素子に起因する段差を埋めて平坦化することができる。その結果、本アクティブマトリクス基板上にａ−Ｓｅなどの光電変換層を設けてフラットパネル型イメージセンサを形成する場合には、表面段差に起因するａ−Ｓｅの結晶化を防止して光電変換層の性能の劣化を防ぐことができる。
【０２９６】
本発明のアクティブマトリクス基板は、上記信号線および保護膜を覆う層間絶縁膜が形成されているアクティブマトリクス基板において、さらに、層間絶縁膜上にドレイン電極に接続された画素電極が形成されていることが好ましい。
【０２９７】
上記の構成では、信号線と画素電極とが、層間絶縁膜を介して配置されることになる。したがって、信号線の上方に、画素電極がオーバーラップした構造とすることができ、開口率を上げることができる。
【０２９８】
本発明のアクティブマトリクス基板は、上記信号線および保護膜を覆う層間絶縁膜が形成されているアクティブマトリクス基板において、さらに、層間絶縁膜が樹脂材料からなることが好ましい。
【０２９９】
上記の構成では、スイッチング素子や信号線などに起因する表面段差を平坦化することができる。その結果、本アクティブマトリクス基板上にａ−Ｓｅなどの光電変換層を形成してフラットパネル型イメージセンサを形成する場合には、ａ−Ｓｅの結晶化を防止して光電変換層の性能の劣化を防ぐことができる。
【０３００】
また、画素電極がオーバーラップした構造とする場合などでは、信号線と画素電極と間のに発生する静電容量の容量値を大幅に低減することができる。
【０３０１】
本発明のアクティブマトリクス基板は、上記層間絶縁膜を有するアクティブマトリクス基板において、さらに、層間絶縁膜が感光性を有する樹脂材料からなることが好ましい。
【０３０２】
上記の構成では、露光、現像などの工程によって層間絶縁膜を容易にパターニングすることができる。
【０３０３】
本発明のアクティブマトリクス基板は、上記層間絶縁膜を有するアクティブマトリクス基板において、さらに、層間絶縁膜がアクリル樹脂からなることが好ましい。
【０３０４】
アクリル樹脂は、ポリイミドなど他の樹脂材料に比べて、比誘電率が約３と小さいため、静電容量値が小さい層間絶縁膜を形成することができる。したがって、上記信号線容量の容量値を大幅に低減することが可能になる。
【０３０５】
本発明のアクティブマトリクス基板の製造方法は、上記画素電極を有するアクティブマトリクス基板の製造方法において、画素電極および信号線を同一の層をパターニングすることにより形成する方法である。
【０３０６】
上記の方法では、信号線および画素電極を同一の層をパターニングすることにより、同一のプロセスで形成することが可能である。したがって、製造工程の複雑化や製造工程数の増加を回避することが可能である。
【０３０７】
本発明のアクティブマトリクス基板は、上記の課題を解決するために、スイッチング素子に接続された信号線および走査線を有しており、信号線と走査線とが樹脂材料を介して配置されている構成である。
【０３０８】
上記の構成では、アクティブマトリクス基板上で、信号線と走査線とが樹脂材料を介して、例えば交差するなどして配置されている。樹脂材料は、上述したように、比誘電率が低いため、信号線と走査線との間に発生する静電容量の容量値を小さくすることができる。その結果、信号線容量の容量値を低減することができる。
【０３０９】
本発明のアクティブマトリクス基板は、以上のように、信号線を形成する層と、ゲート電極を形成する層と、走査線を形成する層とが、基板上にこの順に形成されており、ゲート電極を形成する層と走査線を形成する層との間に絶縁体層を備えている。そして、信号線と走査線とが、絶縁体層を介して配置されている構成である。
【０３１０】
上記の構成では、絶縁体層を介して走査線と信号線とが、例えば互いに交差するなどして配置される。このため、絶縁体層により信号線容量の容量値を低減することができる。したがって、信号線容量の容量値を十分に小さくすることができる。
【０３１１】
その結果、上記の構成では、スイッチング素子の機能が良好であり、走査線と信号線との間に発生する信号線容量の容量値が小さいアクティブマトリクス基板を提供することが可能になる。
【０３１２】
本発明のアクティブマトリクス基板は、さらに、ドレイン電極に接続された画素電極が走査線を形成する層と同一の層から形成されていることが好ましい。
【０３１３】
上記の構成では、走査線と画素電極とを同一の層から形成するため、製造工程における工程数の大幅な増加を回避することができる。
【０３１４】
あるいは、本発明のアクティブマトリクス基板は、絶縁体層が、スイッチング素子を保護する保護膜からなり、走査線および保護膜を覆う層間絶縁膜が形成されていることが好ましい。
【０３１５】
上記の構成では、保護膜を介して走査線と信号線とが配置されていることになる。この保護膜によって、信号線容量の容量値を低減することができる。
【０３１６】
また、保護膜および走査線が、層間絶縁膜によって覆われている。この層間絶縁膜によって、走査線やスイッチング素子に起因する段差を埋めて平坦化することができる。その結果、本アクティブマトリクス基板上にａ−Ｓｅなどの光電変換層を設けてフラットパネル型イメージセンサを形成する場合には、表面段差に起因するａ−Ｓｅの結晶化を防止して光電変換層の性能の劣化を防ぐことができる。
【０３１７】
本発明のアクティブマトリクス基板は、上記走査線および保護膜を覆う層間絶縁膜が形成されているアクティブマトリクス基板において、さらに、層間絶縁膜上にドレイン電極に接続された画素電極が形成されていることが好ましい。
【０３１８】
上記の構成では、走査線と画素電極とが、層間絶縁膜を介して配置されることになる。したがって、走査線の上方に、画素電極がオーバーラップした構造とすることができ、開口率を上げることができる。
【０３１９】
本発明のフラットパネル型イメージセンサは、上記の課題を解決するために、画素電極を有するアクティブマトリクス基板と、画素電極に電気的に接続された光電変換層とからなる構成である。
【０３２０】
上記の構成では、画素電極が電荷収集用電極として機能するフラットパネル型イメージセンサが形成される。そして、上述した信号線容量の容量値が小さいアクティブマトリクス基板を有するフラットパネル型イメージセンサを形成することができる。そのため、電荷の読み出しに要する時間が増大することや、信号線の信号にノイズが重畳されることを防止することができる。
【０３２１】
さらに、信号線保護膜や層間絶縁膜によって、表面が平坦化されているアクティブマトリクス基板を用いてフラットパネル型イメージセンサを形成した場合では、ａ−Ｓｅなどの光電変換層の結晶化を防止することができる。これにより、フラットパネル型イメージセンサにおける光電変換層の性能劣化を防ぐことができる。
【０３２２】
本発明のフラットパネル型イメージセンサは、さらに、光電変換層と画素電極とが、画素電極に対応してパターニングされた導電接続材を介して電気的に接続されていることが好ましい。
【０３２３】
上記構成のフラットパネル型イメージセンサは、アクティブマトリクス基板と光電変換層を有する基板とを別々に形成した後、各基板を導電接続材を介して電気的に接続することにより作製することが可能である。このため、光電変換層の成膜温度がアクティブマトリクス基板の耐熱温度に制限されることを回避できる。したがって、光電変換層として、例えば成膜温度が比較的高いＣｄＴｅやＣｄＺｎＴｅなど種々の材料を選択することが可能になる。
【０３２４】
さらに、上記構成のフラットパネル型イメージセンサは、光電変換層がアクティブマトリクス基板上に直接形成されない構造をとることができる。したがって、表面段差の存在率が比較的大きいアクティブマトリクス基板を用いた場合であっても、アクティブマトリクス基板の表面段差に起因する光電変換層の成膜不良などが防止され、光電変換層の特性の劣化が抑制されることになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るアクティブマトリクス基板の平面図である。
【図２】図１のＡ−Ａ線矢視断面図である。
【図３】図１のＢ−Ｂ線矢視断面図である。
【図４】本発明の第１の実施の形態の一変形例に係るアクティブマトリクス基板の平面図である。
【図５】図４のＣ−Ｃ線矢視断面図である。
【図６】従来のアクティブマトリクス基板の平面図である。
【図７】図６のＤ−Ｄ線矢視断面図である。
【図８】図６のＥ−Ｅ線矢視断面図である。
【図９】本発明の第１の実施の形態の別の変形例に係るアクティブマトリクス基板の平面図である。
【図１０】図９のＦ−Ｆ線矢視断面図である。
【図１１】図９のＧ−Ｇ線矢視断面図である。
【図１２】本発明の第２の実施の形態に係るアクティブマトリクス基板の平面図である。
【図１３】図１２のＨ−Ｈ線矢視断面図である。
【図１４】図１２のＩ−Ｉ線矢視断面図である。
【図１５】本発明の第３の実施の形態に係るアクティブマトリクス基板の平面図である。
【図１６】図１５のＪ−Ｊ線矢視断面図である。
【図１７】図１５のＫ−Ｋ線矢視断面図である。
【図１８】本発明の第４の実施の形態に係るフラットパネル型Ｘ線イメージセンサの断面図である。
【図１９】本発明の第５の実施の形態に係るフラットパネル型Ｘ線イメージセンサの断面図である。
【図２０】本発明の第６の実施の形態に係るフラットパネル型Ｘ線イメージセンサの断面図である。
【図２１】本発明の第７の実施の形態に係るアクティブマトリクス基板の平面図である。
【図２２】図２１のＬ−Ｌ線矢視断面図である。
【図２３】図２１のＭ−Ｍ線矢視断面図である。
【図２４】図２１のＮ−Ｎ線矢視断面図である。
【図２５】本発明の第８の実施の形態に係るアクティブマトリクス基板の平面図である。
【図２６】図２５のＯ−Ｏ線矢視断面図である。
【図２７】図２５のＰ−Ｐ線矢視断面図である。
【図２８】図２５のＱ−Ｑ線矢視断面図である。
【符号の説明】
１      ガラス基板（基板）
２      走査線
２ａ    酸化膜（第１絶縁膜）
２ｂ    隣接走査線
３      補助容量配線
３ａ    酸化膜（誘電体層、第２絶縁膜）
４      ゲート絶縁膜（誘電体層、第１絶縁膜、第２絶縁膜、絶縁膜）
５      ゲート電極
６      信号線
６ａ    コンタクトホール
７      画素電極
７ａ    コンタクトホール
８      保護膜（絶縁体層）
８ａ    第２保護膜（信号線保護膜）
９      層間絶縁膜（絶縁体層）
１０      ＴＦＴ（薄膜トランジスタ、スイッチング素子）
１１      ソース電極
１１ａ    ソース配線
１２      補助容量（静電容量）
１３      ドレイン電極
１３ａ    ドレイン配線
１４      半導体領域（半導体層）
１５      コンタクト層
２３      補助容量配線
２６      信号線
３２      補助容量
７２      走査線
７２ａ    コンタクトホール
７３      補助容量配線
７４      ゲート絶縁膜（絶縁膜）
７５      ゲート電極
７６      信号線
７８      保護膜（絶縁体層）
７９      層間絶縁膜（絶縁体層）
８０      ＴＦＴ（薄膜トランジスタ、スイッチング素子）
８１      ソース電極
８２      補助容量（静電容量）
８３      ドレイン電極
８３ａ    ドレイン配線
８４      半導体領域（半導体層）
１０２      光電変換層
２０２      光電変換層
３０２      光電変換層
【図１】
0003916823.tif 000002
【図２】
0003916823.tif 000003
【図３】
0003916823.tif 000004
【図４】
0003916823.tif 000005
【図５】
0003916823.tif 000006
【図６】
0003916823.tif 000007
【図７】
0003916823.tif 000008
【図８】
0003916823.tif 000009
【図９】
0003916823.tif 000010
【図１０】
0003916823.tif 000011
【図１１】
0003916823.tif 000012
【図１２】
0003916823.tif 000013
【図１３】
0003916823.tif 000014
【図１４】
0003916823.tif 000015
【図１５】
0003916823.tif 000016
【図１６】
0003916823.tif 000017
【図１７】
0003916823.tif 000018
【図１８】
0003916823.tif 000019
【図１９】
0003916823.tif 000020
【図２０】
0003916823.tif 000021
【図２１】
0003916823.tif 000022
【図２２】
0003916823.tif 000023
【図２３】
0003916823.tif 000024
【図２４】
0003916823.tif 000025
【図２５】
0003916823.tif 000026
【図２６】
0003916823.tif 000027
【図２７】
0003916823.tif 000028
【図２８】
0003916823.tif 000029