(57)【特許請求の範囲】
【請求項１】
メモリモジュールであって、
セルフィールド（１）内に配置された多数のメモリセル（７）が設けられており、
該メモリセル（７）はそれぞれビットライン（８）を介して前置増幅器（９）に接続されており、かつ該前置増幅器（９）からローカルデータライン（４）と、該ローカルデータライン（４）にスイッチ（１０）を通して接続されたメインデータライン（５）とを介して出力増幅器（６）に接続されており、
所定数のｎ個のビットが同期アクセスされる形式のものにおいて、
スイッチ（１０）は、ローカルデータライン（４）が、同期メモリアクセスにあたり同時に必要とされる他のローカルデータライン（４）に対して相対的に出力増幅器（６）から離れるほどローカルデータライン（４）におけるビットの最大伝播時間が短くなるように配置されており、全体として前記スイッチ（１０）のＶ字形配置構造が生じ、該配置構造は前記出力増幅器（６）から距離を離しつつ周期的に繰り返され、
前記セルフィールド（１）が複数のセルフィールドストライプ（２）から構成されており、該セルフィールドストライプ（２）は、セルフィールドストライプ（２）に対して平行な、両側に隣接するローカルデータラインストライプ（１４〜１８）によって相互に分離されており、前記メインデータライン（５）は、前記セルフィールドストライプ（２）に対して垂直に延在しており、かつそれぞれ２つのスイッチ（１０）が、同じローカルデータラインストライプ（１４〜１８）に位置しており、該２つのスイッチ（１０）は前記メインデータライン（５）に対して平行に延在し、かつ前記セルフィールドストライプ（２）に関して中央にセンタリングされている軸線（１９）に対して同じ間隔（２０）を有していることを特徴とする、メモリモジュール。
【請求項２】
前記ローカルデータラインストライプ（１４）が少なくとも４つのローカルデータライン（４）から構成されている、請求項１記載のメモリモジュール。
【請求項３】
同期アクセスされるビット数ｎが、８または１６または３２または６４である、請求項１または２記載のメモリモジュール。
【請求項４】
前記出力増幅器（６）の所定数が、８または１６または３２または６４である、請求項３記載のメモリモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリモジュールであって、セルフィールド内に配置された多数のメモリセルが設けられており、該メモリセルがそれぞれビットラインを介して前置増幅器に接続されており、かつ該前置増幅器からローカルデータラインと、該ローカルデータラインにスイッチを通して接続されたメインデータラインとを介して出力増幅器に接続されており、所定数のｎ個のビットが同期アクセスされる形式のものに関する。
【０００２】
【従来の技術】
同期的にクロック制御されるメモリモジュールの場合、記憶された所定数のビットを同時にアクセスしなければならない。これは一般的には８ビットまたは１６ビットまたは３２ビットである。このコンテキストで「同時に」とは、同期して読み出すべき全ビットが、予め規定された一定の期間内にメモリモジュール出力側に送られなければならないことを意味している。この出力側から全ビットが、「インフォメーションパケット」として全て一緒に転送される。典型的にはこの期間はナノ秒領域にある。
【０００３】
例えばコンピュータのような電子的なデータ処理装置では最高のクロック周波数は、１つの作業ステップを実行するために最大の時間を必要とするユニットによって制限されてしまうので、１つの作業ステップの実行のために残りのユニットよりも著しく多くの時間を必要とするユニットがあってはいけない。このことはとりわけ、メモリチップにおける所望の個数のビットへのアクセス時間が、１つのクロックサイクルの時間を越えてはいけないことを意味している。仮に越えた場合には、インフォメーションパケットを転送するまでクロックサイクルの時間はもっと必要とされるだろう。なぜならばメモリチップの出力側に待機しているインフォメーションパケットは所定のサイクルごとにしか転送できないからである。このような場合には、作業を実行するためにそのインフォメーションパケットを必要とする、メモリモジュールに接続された処理ユニットはそのつど１クロックサイクルの間、作業を中断させられてしまう。
【０００４】
ビットの読み出しの際にも書き込みの際にも必要とされるアクセス時間はすなわち可能な限り小さくしたい値である。
【０００５】
図３には従来技術によるメモリモジュールのセルフィールド１の概略的な構造が示されている。このセルフィールド１は複数のセルフィールドストライプ２から構成されている。これらのセルフィールドストライプ２はこれらに対して平行な、両側で隣接するローカルデータラインストライプ３によって互いに分離されている。これらのセルフィールドストライプ２は主として多数のメモリセル７から成っている。ローカルデータラインストライプ３は複数のデータライン４を有している。さらにセルフィールド１は出力増幅器６を有しており、この出力増幅器６にはそれぞれひとつのメインデータライン５が接続されている。このメインデータライン５はセルフィールドストライプ２に対してもローカルデータラインストライプ３に対しても垂直に延在している。
【０００６】
所定のメモリセル７にアクセスする場合に、メモリセル７をアクティブにしなければならない。このために複数のワードライン１１が設けられている。これらのワードライン１１はローカルデータラインストライプ３に対して平行にかつ所定のセルフィールドストライプ２内に延在している。さらに複数のメインデータライン５に対して平行に延在しかつワードライン１１と交差点１３で交差する列ライン１２が設けられている。各メモリセル７を一義的な形式で交差点１３の１つに対応配置することができる。交差点１３のアクティブ化は相応するワードライン１１および列ライン１２のアクティブ化によって行われる。交差点１３を各ティブにすると、対応配置されているメモリセル７にアクセスすることができる。
【０００７】
図５にはビットがメモリモジュールから読み出されたかもしくはメモリモジュールに書き込まれる際にこのビットが進む経路の概略図が示されている。メモリセル７に記憶されたビットが、ワードライン１１と列ライン１２（図４参照）とを介してアクティブにされた後、ビットライン８を介して前置増幅器９に送られる。この前置増幅器９はローカルデータラインストライプ３のローカルデータライン４に取り付けられおり、この前置増幅器９はビットライン８とローカルデータライン４との間の接続素子である。前置増幅器９によって増幅されたビットはローカルデータライン４を介してスイッチ１０にまで到達する。このスイッチ１０はメインデータライン５上に位置しており、このスイッチ１０はローカルデータライン４とメインデータライン５との間の接続素子である。このスイッチ１０は信号をメインデータライン５を介して出力増幅器６に転送する。この出力増幅器６は信号を所望の出力レベルにまで高め、最終的にメモリチップの出力側に転送する。
【０００８】
「シンクロナス−ダイナミック−ランダム−アクセス−メモリ（Synchronous-Dynamic-Random-Access-Memory) 」メモリチップ（同期アクセスによる書き込み・読み出しメモリ；略語ＳＤＲＡＭ）では１６ビットでの同期アクセスを行う。このようなメモリチップでは通常、それぞれ４つのメモリセル７が所定の交差点１３に対応配置されている（図４参照）。つまり交差点１３が、相応したワードライン１１と列ライン１２とのアクティブ化によって選択されると、所属の４つのメモリセル７がアクティブにされ、これらのメモリセル７内に記憶されたビットがビットライン８を介して各前置増幅器９に送られるか、もしくは記憶しようとするビットを前置増幅器９を介してメモリセル７に送り込む。
【０００９】
つまり所定の交差点１３をアクティブにすることによって４つのビットが読み出されるかまたは書き込まれる。これは１６ビットでのアクセスの際には４つの交差点１３、つまり２つのワードライン１１と２つの列ラインとがアクティブにされることを意味している。
【００１０】
ビットライン並びにローカルデータライン上でのデータ衝突を回避するために、隣接し合う２つのセルフィールドストライプ２もしくは同じセルフィールドストライプ２内の２つのワードライン１１が決して同時にアクティブにならないように注意しなければならない。これは図３において、アクティブにされたセルフィールドストライプ２の可能なコンビネーションの各１つを示した括弧状矢印Ａ，Ｂによって示唆されている。
【００１１】
【発明が解決しようとする課題】
本発明の課題は従来技術に基づくメモリモジュールを改良して、同期アクセスにおいて所望の量のビットへのアクセス時間が最小限に抑えられたメモリモジュールを提供することである。
【００１２】
この課題を解決するために本発明では、スイッチは、ローカルデータラインが、同期メモリアクセスにあたり同時に必要とされる他のローカルデータラインに対して相対的に出力増幅器から離れるほどローカルデータラインにおけるビットの最大伝播時間が短くなるように配置されており、全体としてスイッチのＶ字形配置構造が生じ、この配置構造は出力増幅器から距離を離しつつ周期的に繰り返され、セルフィールドが複数のセルフィールドストライプから構成されており、このセルフィールドストライプは、セルフィールドストライプに対して平行な、両側に隣接するローカルデータラインストライプによって相互に分離されており、メインデータラインは、セルフィールドストライプに対して垂直に延在しており、かつそれぞれ２つのスイッチが、同じローカルデータラインストライプに位置しており、この２つのスイッチはメインデータラインに対して平行に延在し、かつセルフィールドストライプに関して中央にセンタリングされている軸線に対して同じ間隔を有しているようにした。
【００１３】
有利な実施例は特に従属請求項から得られる。
【００１４】
メモリセルに記憶されている各ビットはアクティブにされると、個々の経路を通って、ビットに対応配置された出力増幅器に送られる。この経路は主に、ローカルデータラインストライプにおいてビットが辿る経路部分と、メインデータラインにおいてビットが辿る経路部分とから構成されている。これは個々のビットの独自の経路が、メモリセル、所属のスイッチ、ひいては所属の出力増幅器の位置に応じて種々異なる経路長を有していることを意味している。したがってメモリセルから出力増幅器までの個々のビットの伝播時間は種々異なっている。同期メモリアクセスでは、全ビットがあると初めてメモリモジュールの出力側に運ばれたビットを転送することができるので、最も長い伝播時間を有するビットがアクセス時間の基準となる。
【００１５】
本発明の中心思想は、長い伝播時間を有する個々の経路を回避するように個々のビットの個々の経路を形成することにある。補償調整のためには短い伝播時間を有する個々の経路の長さが増大される。つまり短い伝播時間および中間の伝播時間および長い伝播時間を有する個々の経路の個数の広範囲にわたる均等な配分を再配分して、短い伝播時間および長い伝播時間を有する個々の経路の個数を少なくしかつ中間の伝播時間を有する個々の経路の個数を多くする。
【００１６】
本発明の別の特徴は、個々のビットの個々の経路の形状構成が、有利には複数のローカルデータラインから成るローカルデータラインストライプ上へのスイッチの配置に関連して行われることにある。ローカルデータラインストライプにおいてビットが辿る個々の経路の長さをスイッチの位置に関連して所期のように変えることができる。同期メモリアクセスのために同時に必要とされる他のローカルデータラインストライプに対して相対的して出力増幅器から最も離れたローカルデータラインストライプ上へのスイッチの配置は、スイッチがローカルデータラインストライプのできるだけ中央に位置するように行われる。これによりそれらのローカルデータラインにおいて最大信号伝播区間ひいては最大伝播時間を生じさせないようにすることができる。なぜならばせいぜいローカルデータラインストライプの半分の長さを伝わればいいからである。
【００１７】
【発明の実施の形態】
次に本発明の実施形態を図面に示した実施例に基づき詳説する。
【００１８】
図３〜図５はすでに説明したとおりである。図面では互いに対応した構成部材には同じ部材番号を付与した。
【００１９】
図１には本発明によるメモリモジュールの特に有利な実施例が示されている。このメモリモジュールは１６ビットでの同期的なアクセスのために設計されている。各２つのスイッチ１０が同じローカルデータラインストライプ１４，１５，１６，１７，１８に位置しており、これらの各２つのスイッチ１０はメモリモジュールの軸線１９から同じ間隔２０を有している。このローカルデータラインストライプ１４，１５，１６，１７，１８が出力増幅器６から距離が離れるほど、このローカルデータラインストライプ１４，１５，１６，１７，１８上に位置する外側のスイッチ１０は軸線１９のより近くに位置するようになる。したがってスイッチ１０のＶ字形配置構造が得られる。
【００２０】
この配置構造を、例えば出力増幅器６から距離を離しつつ周期的に繰り返すことができる。この配置構造は１６ビットより多いまたは少ないビット、例えば３２ビットでの同期アクセスを行うメモリモジュールにも転用可能である。。
【００２１】
ローカルデータラインストライプ１４上に位置するこれらのスイッチ１０は、メインデータライン５に関して最長の信号伝播時間を有しているので、このローカルデータストライプ１４のために最大信号伝播区間２１をできるだけ小さく保持しなければならない。このことはローカルデータラインストライプ１４においてスイッチ１０をセルフィールドストライプ２に関して中央にセンタリングすることによって得られる。したがって、例えば図２に示したような、ローカルデータラインストライプの長さの半分よりも長い最大信号伝播区間２１は回避される。したがってビットの最大伝播時間が減少し、これによりメモリチップのクロックレートをさらに高めることができる。
【図面の簡単な説明】
【図１】本発明によるメモリモジュールの１実施例である。
【図２】従来技術によるメモリモジュールの１実施例である。
【図３】従来技術によるメモリモジュールの概略的な構造の図である。
【図４】図３のメモリセルの２つの交差点を概略的に示した図である。
【図５】メモリセルから出力増幅器へのビットの経路の概略図である。
【符号の説明】
１  セルフィールド、  ２  セルフィールドストライプ、  ３  データラインストライプ、  ４  データライン、  ５  メインデータライン、  ６  出力増幅器、  ７  メモリセル、  ８  ビットライン、  ９  前置増幅器、  １０  スイッチ、  １１  ワードライン、  １２  列ライン、  １３  交差点、  １４，１５，１６，１７，１８  データラインストライプ、  １９  軸線、  ２０  間隔、  ２１  信号伝播区間、  Ａ，Ｂ  矢印
【図１】
0003957977.tif 000002
【図２】
0003957977.tif 000003
【図３】
0003957977.tif 000004
【図４】
0003957977.tif 000005
【図５】
0003957977.tif 000006