(57)【特許請求の範囲】
【請求項１】
開口部を具備した第１層間絶縁膜と、
前記開口部内の表面に形成されて前記第１層間絶縁膜と接触する拡散防止膜と、
前記開口部内の拡散防止膜上に形成され、リセスを具備する下部プラグと、
前記第１層間絶縁膜上に形成され、少なくとも前記リセスを露出させるグルーブを具備した第２層間絶縁膜と、
前記グルーブ及び前記リセスの表面上に形成された接着層と、
前記接着層上に形成され、前記グルーブと前記リセスとを充填する導電層と、を含む半導体素子。
【請求項２】
前記接着層は前記リセスの表面の一部だけに形成される請求項１に記載の半導体素子。
【請求項３】
前記接着層は前記リセスの全表面に形成される請求項１に記載の半導体素子。
【請求項４】
前記リセスの直径は前記開口部直径の１／４から１／２である請求項１に記載の半導体素子。
【請求項５】
前記下部プラグはアルミニウム、銅及びタングステンのうちいずれか一つよりなる請求項１に記載の半導体素子。
【請求項６】
前記導電層はタングステン、銅、アルミニウム、高融点金属及び高融点金属シリサイドのうちいずれか一つよりなる請求項１に記載の半導体素子。
【請求項７】
前記拡散防止層はチタン窒化膜、タンタル窒化膜及びチタン／チタン窒化膜のうちいずれか一つよりなる請求項１に記載の半導体素子。
【請求項８】
前記接着層はチタン窒化膜、タンタル窒化膜及びチタン／チタン窒化膜のうちいずれか一つよりなる請求項１に記載の半導体素子。
【請求項９】
開口部を具備した第１層間絶縁膜を半導体基板上に形成する段階と、
前記開口部の内部表面に沿って拡散防止膜を形成する段階と、
前記開口部内の前記拡散防止膜の表面に、リセスを具備する下部プラグを形成する段階と、
前記第１層間絶縁膜上に、少なくとも前記リセスを露出させるグルーブを具備した第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜が形成された半導体基板の全面に前記第２層間絶縁膜との接合力を向上させる金属を蒸着し、前記グルーブ及び前記リセスの表面に接着層を形成する段階と、
前記接着層の上面に前記グルーブと前記リセスとを充填する導電層を形成する段階とを含む半導体素子の製造方法。
【請求項１０】
前記接着層は、前記金属層の蒸着条件によって前記リセスの表面の一部または全部に形成される請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記下部プラグを形成する段階は、前記拡散防止膜を含む前記第１層間絶縁膜の上面に前記開口部を部分的に充填するように導電性物質膜を形成する段階と、前記導電性物質膜を前記第１層間絶縁膜の上面が露出されるまで蝕刻する段階とを含む請求項９に記載の半導体素子の製造方法。
【請求項１２】
前記下部プラグを形成する段階は、前記拡散防止膜を含む前記第１層間絶縁膜の上面に前記開口部を部分的に充填するように導電性物質膜を形成する段階と、前記導電性物質膜を前記第１層間絶縁膜の上面が露出されるまで蝕刻する段階とを含む請求項１０に記載の半導体素子の製造方法。
【請求項１３】
前記導電性物質膜は化学機械的研磨により蝕刻される請求項１１に記載の半導体素子の製造方法。
【請求項１４】
前記導電層を形成する段階は、前記接着層を含む前記第２層間絶縁膜の上面に導電性物質膜を形成して前記グルーブ及び前記リセスを完全に充填する段階と、前記導電性物質膜を前記第２層間絶縁膜が露出されるまで蝕刻する段階とを含む請求項９に記載の半導体素子の製造方法。
【請求項１５】
前記導電層を形成する段階は、前記接着層を含む前記第２層間絶縁膜の上面に導電性物質膜を形成して前記グルーブ及び前記リセスを完全に充填する段階と、前記導電性物質膜を前記第２層間絶縁膜が露出されるまで蝕刻する段階とを含む請求項１０に記載の半導体素子の製造方法。
【請求項１６】
前記導電性物質膜は化学機械的研磨または乾式蝕刻を用いて蝕刻する請求項１４に記載の半導体素子の製造方法。
【請求項１７】
前記下部プラグはアルミニウム、銅及びタングステンのうちいずれか一つよりなる請求項９に記載の半導体素子の製造方法。
【請求項１８】
前記導電層はタングステン、銅、アルミニウム、高融点金属及び高融点金属シリサイドのうちいずれか一つよりなる請求項１１に記載の半導体素子の製造方法。
【請求項１９】
前記リセスの直径は前記開口部直径の１／４から１／２である請求項９に記載の半導体素子の製造方法。
【請求項２０】
前記リセスの直径は前記開口部直径の１／４から１／２である請求項１０に記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の下部プラグと上部配線とを連結させる導電層のランディングパッドに係り、特に下部プラグとランディングパッドとの接触面積を増加させてランディングパッドが下部プラグまたはウェーハから剥離されることを抑制できる半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子は、多層構造を有しており、上部に位置する配線が下部プラグとの間に介在された層間絶縁膜内に形成されたランディングパッドにより下部プラグと連結される。
【０００３】
一般にランディングパッドを形成するためには、低い比抵抗を有するタングステンを使用している。ところが、タングステンは引張力が強くて酸化シリコンのようなランディングパッドが形成された層間絶縁膜との接着性が良くなく、層間絶縁膜またはウェーハから剥離される場合もある。このような剥離現象は層間絶縁膜と接着力が良くない物質でランディングパッドを形成する場合には避けられない問題である。
【０００４】
従来のランディングパッドは、具体的には以下のように形成されている。まず、下部プラグの上部に層間絶縁膜を形成し、蝕刻工程を実施してランディングパッド用グルーブを形成する。そしてグルーブを完全に充填するように層間絶縁膜上に導電性物質、例えばタングステンを蒸着した後、タングステン膜を層間絶縁膜が露出されるまで化学機械的研磨（ＣＭＰ）を実施してランディングパッドを形成する。
【０００５】
ところが、化学機械的研磨に使われるスラリーはウェーハの回転により生じた熱により凝集されてウェーハから容易に除去されない。そして、そのまま化学機械的研磨を行い続ければ、ウェーハの表面にスクラッチが生じ、さらにタングステンより構成されたランディングパッドが層間絶縁膜及び下部プラグから剥離される現象が生じる。
【０００６】
一方、ランディングパッド形成後には、ウェーハの洗浄と水分除去工程が進行される。水分除去工程はスピンドライ工程を使用する場合が一般的であり、スピンドライ工程は、ウェーハを回転させて回転により生じた遠心力でウェーハ表面にある水分を除去する方法である。したがって、たとえ化学機械的研磨によりランディングパッドが剥離されずに層間絶縁膜に残っていても、前述した化学機械的研磨により接触力が弱くなったランディングパッドは、スピンドライ洗浄工程によりウェーハ表面から剥離される可能性が高い。このようなランディングパッドの剥離は半導体素子の電気的な連結状態を不良にする原因となる。
【０００７】
そして、このような剥離現象は、半導体素子の集積度の増加によりさらに深刻になる。
【０００８】
剥離現象を解消するための一つの方法として、層間絶縁膜に対して高い接着性を有するＴｉＮまたはＴａＮなどよりなる接着層を層間絶縁膜とタングステンよりなるランディングパッドとの間に形成する技術が提案された。
【０００９】
しかし、ランディングパッド用グルーブを含む層間絶縁膜の形成後に、ランディングパッドを形成するための化学機械的研磨工程、洗浄及び乾燥工程を実施し続けなければならないので、接着層だけでランディングパッドの剥離現象を効果的に防止するには限界がある。また、接着層を使用してランディングパッドと層間絶縁膜との充分の接着力を確保するためにはランディングパッドの大きさが一定値以上にならねばならないので、半導体素子の集積度増加を制限する要素になっている。
【００１０】
ランディングパッドの剥離現象を解消するための他の方法として、ランディングパッド用グルーブを形成する時、グルーブが形成される層間絶縁膜だけでなく下部プラグが形成される下部絶縁膜まで過度蝕刻してランディングパッドと下部プラグとの接触面積を増加させる技術が提案された。
【００１１】
しかし、このような過度蝕刻技術は深いグルーブを形成するための工程マージンを確保するために下部絶縁膜を厚くしなければならないので、下部絶縁膜内に形成される下部プラグを形成するための開口部のアスペクト比が増加する。また、グルーブは層間絶縁膜と下部絶縁膜とに形成されるので、グルーブのアスペクト比も増加する。したがって、このようなアスペクト比の増加は蝕刻工程に負担になる。また、下部プラグを形成するために開口部を導電性物質で充填する時とランディングパッドの形成のためにグルーブを導電性物質で充填する時、それらの内部にボイドが生じる可能性が増加する。
【００１２】
蝕刻工程の負担及びボイドの発生可能性は半導体素子の集積度の増加によってさらに深刻になる。
【００１３】
【発明が解決しようとする課題】
したがって、本発明が解決しようとする技術的課題は、集積度の増加によるパターン大きさの制限を受けず、層間絶縁膜または下部プラグから導電層の剥離を抑制できる下部プラグと導電層との結合体を具備した半導体素子及びその製造方法を提供することである。
【００１４】
本発明が解決しようとする他の技術的課題は、下部プラグ用開口部及び導電層用グルーブ形成時の蝕刻工程の負担を減らしつつ、ボイドがない下部プラグとボイドがない導電層との結合体を具備した半導体素子及びその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明が解決しようとする技術的課題を達成するための半導体素子は、開口部を具備した第１層間絶縁膜と、開口部の表面に形成されて第１層間絶縁膜と接触する拡散防止膜と、開口部内の拡散防止膜上に形成され、リセスを具備する下部プラグとを含む。また半導体素子は第１層間絶縁膜上に形成され、少なくともリセスを露出させるグルーブを具備した第２層間絶縁膜と、グルーブ及びリセスの表面上に形成された接着層と、接着層上に形成されるが、グルーブとリセスとを充填する導電層とを含む。
【００１６】
工程条件に従って、接着層はリセスの表面の一部または全部に形成されうる。また、リセスの直径は開口部直径の１／４から１／２であることが望ましい。
【００１７】
一方、下部プラグは金属よりなり、特にタングステン、アルミニウムまたは銅よりなることが望ましい。導電層は金属よりなり、タングステン、銅、アルミニウム、高融点金属及び高融点金属シリサイドよりなることが望ましい。
【００１８】
本発明が解決しようとする技術的課題を達成するための半導体素子を製造するために、半導体基板上に開口部を具備した第１層間絶縁膜を形成する。開口部の表面に沿って拡散防止膜を形成する。開口部内の拡散防止膜の表面に、リセスを具備する下部プラグを形成する。第１層間絶縁膜上に、少なくともリセスを露出させるグルーブを具備した第２層間絶縁膜を形成する。第２層間絶縁膜が形成された半導体基板の全面に第２層間絶縁膜との接合力を向上させる金属を蒸着して、グルーブ及びリセスの表面に沿って接着層を形成する。接着層の上面にグルーブとリセスとを充填する第２導電層を形成する。ここで、第１導電層は下部プラグであり、第２導電層はランディングパッドである。
【００１９】
また、本発明が解決しようとする技術的課題を達成するための半導体素子を製造するために、活性領域を含む基板を備える。活性領域を露出させる開口部を具備した第１層間絶縁膜を形成する。開口部を具備した第１層間絶縁膜の全面に拡散防止膜を形成する。拡散防止膜の上面を覆って開口部を部分的に充填する第１導電層を形成する。第１導電層及び拡散防止膜の積層構造体を第１層間絶縁膜が露出されるまで蝕刻し、リセスを具備した下部プラグを形成する。リセスを含む基板の全面に、少なくともリセスを露出させるグルーブを具備した第２層間絶縁膜を形成する。第２層間絶縁膜が形成された半導体基板の全面に第２層間絶縁膜との接着力を向上させる金属を蒸着して第２層間絶縁膜の上面、グルーブの表面、リセスの表面に接着層を形成する。接着層の上面を覆ってグルーブ及びリセスを充填する第２導電層を形成する。接着層及び第２導電層を第２層間絶縁膜の上面が露出されるまで蝕刻し、グルーブ及びリセスを占めるランディングパッドを形成する。
【００２０】
接着層は、その形成工程条件によってリセスの表面一部または全部に形成されうる。そしてリセスの直径は開口部直径の１／４から１／２であることが望ましい。
【００２１】
【発明の実施の形態】
以下、添付した図面を参考して本発明を適用した実施の形態を詳細に説明する。
【００２２】
図１は、本発明の思想を具現した半導体素子の第１の実施の形態を示す。
【００２３】
半導体基板３００上には、ゲート電極構造体Ｇ３が形成されており、基板３００にはソース領域３０８ａ及びドレーン領域３０８ｂが形成されている。
【００２４】
ゲート電極構造体Ｇ３は基板上に形成されたゲート絶縁膜３０２、導電性物質よりなるゲート電極３０４及びゲート電極３０４の側壁に形成されているスペーサ３０６を含む。
【００２５】
ゲート電極構造体Ｇ３が形成された半導体基板の全面には第１層間絶縁膜３１０が形成されている。
【００２６】
第１層間絶縁膜３１０にはソース領域３０８ａとドレーン領域３０８ｂとを露出させる開口部が提供される。開口部の内部、すなわち、内壁及び底には拡散防止膜３１４ａが形成されている。
【００２７】
拡散防止膜３１４ａは、たとえばチタン膜、チタン窒化膜、チタン／チタン窒化膜またはタンタル窒化膜より構成されうる。
【００２８】
拡散防止膜３１４ａの表面には第１導電層でリセスを含む下部プラグ３１６ａが形成されている。
【００２９】
リセスの直径Ｃは開口部の直径Ｒの１／４から１／２程度になるように形成されている。
【００３０】
前記第１導電層、すなわち下部プラグ３１６ａは金属よりなり、望ましくはタングステン、銅またはアルミニウムよりなりうる。
【００３１】
第１層間絶縁膜３１０の上には少なくともリセス（図３の３１７）を露出させるグルーブ３１９ａ、３１９ｂを具備した第２層間絶縁膜３１８が形成されている。
【００３２】
図面の左側に形成されたグルーブ３１９ａは、拡散防止膜３１４ａと下部プラグ３１６ａとだけを露出させる一方、図面の右側に形成されたグルーブ３１９ｂは拡散防止膜３１４ａ、下部プラグ３１６ａ及び第１層間絶縁膜３１０の一部も露出させる。
【００３３】
左側のグルーブ３１９ａの内壁、下部プラグ３１６ａの上面及びリセス（図３の３１７）の表面一部及び右側のグルーブ３１９ｂの内壁、下部プラグの上面３１６ａ、第１層間絶縁膜の上面及びリセス（図４の３１７）の表面一部には接着層３２０が形成されている。
【００３４】
接着層３２０は、酸化物の第２層間絶縁膜３１８と第２導電層のランディングパッド３２２ａ及び下部配線３２２ｂとの接着力を向上させるための層であり、チタン窒化膜またはタンタル窒化膜よりなる。
【００３５】
接着層３２０が形成されたグルーブ及びリセスの内部は導電性物質で充填され、下部プラグ３１６ａと連結される突出部３２１ａ、３２１ｂを具備するランディングパッド３２２ａ及び下部配線３２２ｂが形成される。
【００３６】
第２導電層３２２ａ、３２２ｂは金属よりなり、たとえばタングステン、銅、アルミニウム、高融点金属または高融点金属シリサイドよりなる。
【００３７】
ランディングパッド３２２ａ及び下部配線３２２ｂが形成された第２層間絶縁膜３１８上には、ランディングパッド３２２の上面を露出させる開口部を具備する第３層間絶縁膜３２４が形成されている。
【００３８】
開口部を充填して第３層間絶縁膜３２４の上部には上部配線３２８が形成されている。
【００３９】
図２は、本発明の思想を具現した半導体素子の第２の実施の形態を示す。
【００４０】
第２の実施の形態の半導体素子は、接着層４２０が下部プラグ４１６ａに備わるリセスの全面に形成された点を除いては、図１に示した第１実施の形態と同じ構造を有する。
【００４１】
第１の実施の形態の接着層３２０がリセス表面の一部に形成され、第２の実施の形態の接着層４２０がリセス表面の全部に形成されているが、これは、接着層として使用した物質の種類、形成工程によって決定される。なお、参照番号４００は半導体基板、Ｇ４はゲート電極４０４、ゲート絶縁膜４０２及びスペーサ４０６よりなるゲート電極構造体、４０８ａ及び４０８ｂはソース領域及びドレーン領域、４１０は第１層間絶縁膜、４１４ａは拡散防止膜、４１６ａはリセスを具備した第１導電層より形成された下部プラグ、４１８は第２層間絶縁膜、４１９ａ、４１９ｂはグルーブ、４２０は接着層、４２１ａ、４２１ｂはリセスと対応する突出部、４２２ａ、４４２ｂは第２導電層より形成された突出部を具備したランディングパッドと下部配線、４２４は第３層間絶縁膜、そして４２８は上部配線を示す。
【００４２】
次に、図３ないし図６を参考して本発明による第１の実施の形態に係る半導体素子の製造方法を説明する。
【００４３】
半導体基板３００上に絶縁膜（図示せず）と導電性物質膜（図示せず）とを順次に形成した後、パターニングしてゲート絶縁膜３０２とゲート電極３０４とを形成する。
【００４４】
ゲート電極３０４が形成された結果物の全面に絶縁膜を形成した後、エッチバック工程を実施してゲート電極３０４の側壁にスペーサ３０６を形成することによって、ゲート電極構造体Ｇ３を形成する。
【００４５】
次に、ソース領域３０８ａ及びドレーン領域３０８ｂを形成するためのイオン注入工程を実施する。
【００４６】
一方、ゲート電極３０４の形成後にスペーサ３０６の形成前に低濃度のイオン注入工程をさらに実施する場合もある。
【００４７】
ゲート電極構造体Ｇ３が形成された半導体基板３００の全面に第１層間絶縁膜３１０を形成する。
【００４８】
ＣＦ4及びＯ2ガスを使用して第１層間絶縁膜の一部を蝕刻してソース領域３０８ａ及びドレーン領域３０８ｂを露出させる開口部を形成する。
【００４９】
開口部を具備した第１層間絶縁膜３１０の上面に導電性物質よりなる拡散防止膜３１４を化学気相蒸着方法または物理的蒸着方法を用いて１００ないし１０００Åの厚さに形成する。
【００５０】
拡散防止膜３１４は、たとえばタンタル窒素膜、チタン窒化膜またはチタン／チタン窒化膜よりなりうる。
【００５１】
拡散防止膜３１４の上面には化学気相蒸着方法または物理的蒸着方法を用いて開口部の一部だけ充填させる第１導電層３１６を形成すると同時にリセス３１７を形成する。ここで、リセス３１７の直径Ｃは開口部の直径Ｒの１／４から１／２になるように形成することが望ましい。
【００５２】
第１導電層３１６は金属よりなり、タングステンアルミニウム、または銅を使用することが望ましい。
【００５３】
図４で、第１導電層３１６が形成された半導体基板には、第１層間絶縁膜３１０の表面が露出されるまで化学機械的研磨工程が行われる。
【００５４】
化学機械的研磨工程の完了後にリセス３１７が備わった下部プラグ３１６ａが完成される。
【００５５】
化学機械的研磨工程の代わりにエッチバックを使用する場合には、開口部の底面に形成された拡散防止膜３１４と第１導電層３１６とがエッチバック過程で除去され、後でリセス３１７に埋込まれる導電性物質、特に金属が半導体基板内に移動してソース領域３０８ａ及びドレーン領域３０８ｂとの接合部位でスパーキングを形成して漏れ電流が生じうる問題がある。
【００５６】
図５で、下部プラグ３１６ａを含む第１層間絶縁膜３１０上には第２層間絶縁膜３１８を形成する。第２層間絶縁膜３１８の所定部分を写真蝕刻工程を用いて除去してグルーブ３１９ａ、３１９ｂを形成する。
【００５７】
次に、グルーブ３１９ａ、３１９ｂを含む第２層間絶縁膜３１８上に、減圧化学気相蒸着方法またはイオン化物理的蒸着方法を用いて１００から７００Åの厚さの接着力向上層（図示せず）を形成する。
【００５８】
接着力向上層が形成された第２層間絶縁膜３１８と以後に形成される第２導電層との接着力を向上させるためのものとして、たとえばチタン／チタン窒化膜、チタン窒化膜またはタンタル窒化膜が使われうる。特にイオン化物理的蒸着方法は、ウェーハが載置された装置内において、プラズマによりイオン化されたチタンまたはタンタルなどの金属イオンが、ウェーハに印加された交流電源により形成された電界によりウェーハに引っ張られつつウェーハ表面と下部プラグのリセス表面とに積層される。
【００５９】
次に、接着力向上層が形成された第２層間絶縁膜３１８の上面に３０００から６０００Åの第２導電層を形成する。
【００６０】
第２導電層はグルーブ３１９ａ、３１９ｂ及びリセス３１７を充填するもので金属よりなり、たとえばタングステン、銅、アルミニウム、高融点金属または高融点金属シリサイドを使用できる。タングステンを用いる場合に４００ないし４５０℃で、反応ソースガスとしてＳｉＨ4とＷ6ガスとを用い、アルミニウムを用いる場合にシリコンが０．１から０．５重量％含まれていたアルミニウムを物理的に蒸着して４５０℃以上の熱処理を実施することによって、リセス内部及びグルーブ３１９ａ、３１９ｂをタングステンまたはアルミニウムで充填する。
【００６１】
次に、第２導電層と接着力向上層とを第２層間絶縁膜３１８の上面が露出されるまで乾式蝕刻したりまたは化学機械的に研磨し、接着層３２０及びランディングパッド３２２ａ及び下部配線３２２ｂを形成する。ランディングパッド３２２ａと下部配線３２２ｂとはリセスに対応する突出部３２１ａ、３２１ｂを含む。
【００６２】
以後、図６に示したように、第２層間絶縁膜３１８上に第３層間絶縁膜３２４を形成する。第３層間絶縁膜３２０の所定部分を蝕刻して上部配線形成用開口部を形成する。開口部を充填しつつ第３層間絶縁膜３２４上に導電性物質を形成してパターニングし、金属よりなる上部配線３２８を形成する。
【００６３】
次に、第２の実施の形態に係る半導体素子の製造方法を説明する。
【００６４】
図７及び図８は、本発明に係る半導体素子の第２実施の形態の製造過程を示す。
【００６５】
ゲート電極構造体Ｇ４、ソース領域４０８ａ及びドレーン領域４０８ｂ、拡散防止膜４１４ａ、下部プラグ４１６ａ、ランディングパッド４２２ａ、下部配線４２２ｂ、第１ないし第３層間絶縁膜４１０、４１８、４２４及び上部配線４２８の製造工程は、図３ないし図６で説明した工程と同じである。
【００６６】
本第２の実施の形態に係る半導体素子の製造方法では、図５で説明した接着層３２０の形成工程の工程条件と同一であっても、下部プラグ４１６ａが提供される開口部の大きさが、第１の実施の形態の下部プラグ３１６が形成される開口部の大きさより大きくデザインされる場合には、第１の実施の形態と異なる部分、すなわち、接着層４２０をリセスの全表面まで形成できることである。また、第１の実施の形態の接着層３２０の形成工程で工程条件を変化させてリセスの全表面にまで形成される接着層４２０を形成する場合もある。
【００６７】
本発明に係る第１実施の形態及び第２実施の形態によれば、下部プラグ３１６ａ、４１６ａがリセスを具備していてランディングパッド３２２、４２２または下部配線３２２ｂ、４２２ｂがリセスに対応する突出部を具備しているので、下部プラグ３１６ａ、４１６ａとランディングパッド３２２ａ、４２２ａまたは下部配線３２２ｂ、４２２ｂとの接触面積は増加し、ランディングパッド３２２、４２２または下部配線３２２ｂ、４２２ｂが下部プラグ３１６ａ、４１６ａにさらに固く結合される。したがって、ランディングパッド３２２、４２２または下部配線３２２ｂ、４２２ｂの形成のために第２層間絶縁膜内に形成される開口部及びリセスを充填しつつ、第２層間絶縁膜３１８、４１８上に形成された導電性物質を研磨またはエッチバックしたり、これら工程後のウェーハの洗浄及び乾燥工程を含む以後の集積回路工程から生じる物理的な力によりランディングパッド３２２、４２２または下部配線３２２ｂ、４２２ｂが剥離される現象を抑制できる。
【００６８】
また、下部プラグ３１６ａ、４１６ａがリセスを具備してもリセスは以後のランディングパッド３２２、４２２または下部配線３２２ｂ、４２２ｂの形成時に充填されるので、下部プラグ３１６ａ、４１６ａとランディングパッド３２２、４２２または下部配線３２２ｂ、４２２ｂ間の接触抵抗増加は生じない。
【００６９】
一方、第１層間絶縁膜３１０、４１０内に形成された開口部が下部プラグ３１６ａ、４１６ａの形成段階で一部充填された後、ランディングパッド３２２、４２２または下部配線３２２ｂ、４２２ｂの形成段階で完全に導電性物質で充填されるので、第１層間絶縁膜内に形成された開口部内のボイド形成をできるだけ抑制できる。
【００７０】
【発明の効果】
以上説明した本発明によれば、ランディングパッドまたは下部配線の形成のために第２層間絶縁膜内に形成される開口部及びリセスを充填しつつ、第２層間絶縁膜上に形成された導電性物質を研磨またはエッチバックしたり、これら工程後のウェーハの洗浄及び乾燥工程を含む以後の集積回路工程から生じる物理的な力によりランディングパッドまたは下部配線が剥離される現象を抑制することできる。
【００７１】
また、本発明によれば、下部プラグがリセスを具備しても、リセスは以後のランディングパッドまたは下部配線の形成時に充填されるので、下部プラグとランディングパッドまたは下部配線間の接触抵抗増加は生じない。一方、第１層間絶縁膜内に形成された開口部が下部プラグの形成段階で一部充填された後、ランディングパッドまたは下部配線の形成段階で完全に導電性物質で充填されるので、第１層間絶縁膜内に形成された開口部内のボイド形成をできるだけ抑制することができる。
【図面の簡単な説明】
【図１】  本発明の思想によって製造された下部プラグと上部配線とを連結するランディングパッドを含む半導体素子の第１実施の形態の断面図である。
【図２】  本発明の思想によって製造された下部プラグと上部配線とを連結するランディングパッドを含む半導体素子の第２実施の形態の断面図である。
【図３】  本発明の第１実施の形態に係る半導体素子のランディングパッドを形成する過程を示す工程断面図である。
【図４】  図３に続く半導体素子のランディングパッドを形成する過程を示す工程断面図である。
【図５】  図４に続く半導体素子のランディングパッドを形成する過程を示す工程断面図である。
【図６】  図５に続く半導体素子のランディングパッドを形成する過程を示す工程断面図である。
【図７】  本発明の第２実施の形態に係る半導体素子のランディングパッドを形成する過程を示す工程断面図である。
【図８】  図７に続く半導体素子のランディングパッドを形成する過程を示す工程断面図である。
【符号の説明】
３００  半導体基板
３０２  ゲート絶縁膜
３０４  ゲート電極
３０６  スペーサ
３０８ａ  ソース領域
３０８ｂ  ドレーン領域
３１０  第１層間絶縁膜
３１４ａ  拡散防止膜
３１６ａ  下部プラグ
３１８  第２層間絶縁膜
３１９ａ、３１９ｂ  グルーブ
３２０  接着層
３２１ａ、３２１ｂ  突出部
３２２ａ  ランディングパッド
３２２ｂ  下部配線
３２４  第３層間絶縁膜
３２８  上部配線
Ｇ３、Ｇ４  ゲート電極構造体
【図１】
0004012381.tif 000002
【図２】
0004012381.tif 000003
【図３】
0004012381.tif 000004
【図４】
0004012381.tif 000005
【図５】
0004012381.tif 000006
【図６】
0004012381.tif 000007
【図７】
0004012381.tif 000008
【図８】
0004012381.tif 000009