(57)【特許請求の範囲】
【請求項１】
第１導電型のドリフト領域と、
該ドリフト領域の表面に配置された第２導電型のベース領域と、
該ベース領域の表面にリング状に配置された第１導電型のエミッタ領域と、
前記ベース領域から前記ドリフト領域の一部を介して離間して前記ドリフト領域の表面に配置された第１導電型のコレクタ領域と、
前記エミッタ領域の平面パターンの外周側形状に対応した内周形状を有して前記エミッタ領域と前記コレクタ領域との間の、前記ベース領域の端部及び前記ドリフト領域の一部の上方に配置され、前記エミッタ領域と短絡された第１のポリシリコン層と、
前記エミッタ領域の平面パターンの内周側形状に対応した外周形状を有して前記ベース領域の上方にリング状に配置された第２のポリシリコン層
とを備えることを特徴とするバイポーラトランジスタ。
【請求項２】
前記第１のポリシリコン層は、前記エミッタ領域の外周と前記コレクタ領域の内周とに挟まれた帯状の前記ドリフト領域の一部のパターンに対応した平面パターンを有していることを特徴とする請求項１記載のバイポーラトランジスタ。
【請求項３】
前記ベース領域は、前記ドリフト領域表面に実質的に円形の平面パターンとなるように配置され、前記エミッタ領域は、前記ベース領域の表面に、前記ベース領域の外周に沿って、同心円環状に配置されていることを特徴とする請求項１又は２記載のバイポーラトランジスタ。
【請求項４】
前記第２のポリシリコン層は、前記ベース領域の上方に円環状の平面パターンで配置され、前記第１のポリシリコン層は、平面パターン上、前記第２のポリシリコン層の外側において、前記第２のポリシリコン層と同心円環状に配置されていることを特徴とする請求項３記載のバイポーラトランジスタ。
【請求項５】
前記ベース領域の表面の中央部に、前記第２のポリシリコン層の内周で定義された平面パターンに対応するベースコンタクト領域を具備することを特徴とする請求項４記載のバイポーラトランジスタ。
【請求項６】
前記ドリフト領域の下部において、前記ベース領域の下方に配置され、且つ前記ベース領域の下方から前記コレクタ領域の下方まで伸延する、不純物密度１×１０15ｃｍ-3〜３×１０16ｃｍ-3の埋込み層を有することを特徴とする請求項１〜５のいずれか１項に記載のバイポーラトランジスタ。
【請求項７】
前記ベース領域の外周と前記エミッタ領域の外周との間の領域で定義される一定の幅の環状のパターンが、前記第１のポリシリコン層の内周に沿って配置されていることを特徴とする請求項１〜６のいずれか１項に記載のバイポーラトランジスタ。
【請求項８】
第１導電型のドリフト領域と、
該ドリフト領域の表面に配置された第２導電型のベース領域と、
該ベース領域の表面の中央部に配置された第２導電型のベースコンタクト領域と、
該ベース領域の表面に、前記ベースコンタクト領域を周回するリング状に配置され、前記ベースコンタクト領域と短絡した第１導電型のエミッタ領域と、
前記ベース領域から前記ドリフト領域の一部を介して離間して前記ドリフト領域の表面に配置された第２導電型のコレクタ領域と、
前記エミッタ領域の平面パターンの外周側形状に対応した内周形状を有して前記エミッタ領域と前記コレクタ領域との間の、前記ベース領域の端部及び前記ドリフト領域の一部の上方に配置され、独立したゲート電圧が印加される第１のポリシリコン層と、
前記エミッタ領域の平面パターンの内周側形状に対応した外周形状を有して前記ベース領域の上方にリング状に配置された第２のポリシリコン層
とを備えることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタ（ＢＪＴ）及び絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体集積回路に用いられるｎｐｎ型のＢＪＴの一例を図１０及び図１１に示す。即ち、ｐ型シリコン基板１上に高不純物密度のｎ型埋込み層５０を介してｎ型エピタキシャル層３が形成され、このｎ型エピタキシャル成長層（以下において、単に「エピタキシャル層」と略記する。）３はｐ型分離領域５１で区切られている。ｎ型エピタキシャル層３の表面にｐ型ベース領域８、高不純物密度のｎ型コレクタ領域９が形成されている。更に、ベース領域８の表面に不純物密度２×１０17ｃｍ-3〜１×１０19ｃｍ-3程度のｎ型エミッタ領域１１が形成されている。エピタキシャル層３の表面には酸化膜１３が形成され、この酸化膜１３の開口部を介してエミッタ領域１１にエミッタ電極４が、ベース領域８にベース電極６が、コレクタ領域９にコレクタ電極５がそれぞれ接触している。あるいは、更にｎ型埋込み層５０には図示を省略したディープコレクタ拡散領域（シンカー）が接続され、このディープコレクタ拡散領域に対してコレクタ電極５が形成される。
【０００３】
このように、従来の半導体集積回路に用いるｎｐｎ型ＢＪＴは、コレクタ電流をｎ型埋込み層とディープコレクタ拡散領域を経由して縦方向に流すバーティカルタイプ構造が主流である。バーティカルタイプのＢＪＴの性能を向上させるには、エミッタ、ベース、エピタキシャル各領域を更に薄くし、縦方向のキャリア走行時間を短縮することが必要であった。一方、ラテラルタイプでは、活性領域以外の領域の面積を減少させ、寄生容量を低減することが必要である。
【０００４】
【発明が解決しようとする課題】
高耐圧化を目的として高不純物密度のｎ型埋込み層を使用しない場合、そのままバーティカルタイプを使用すると電流経路に高抵抗部分が多くを占めることとなる。このため、コレクタ部での電圧降下が発生し、ベース・コレクタ接合部にてコレクタ電位よりもベース電位が大きくなり、寄生素子が動作しやすくなる。
【０００５】
上記問題点を鑑み、本発明は、高不純物密度の埋込み層やディープコレクタ拡散領域を用いることなく、順方向電圧降下を小さくできるＢＪＴ及びＩＧＢＴの構造を提供することを目的とする。
【０００６】
本発明の他の目的は、フォトリソグラフィー工程におけるフォトマスク相互の位置合わせによる誤差を減少させることが可能なＢＪＴ及びＩＧＢＴの構造を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）第１導電型のドリフト領域；（ロ）このドリフト領域の表面に配置された第２導電型のベース領域；（ハ）このベース領域の表面にリング状に配置された第１導電型のエミッタ領域；（ニ）ベース領域からドリフト領域の一部を介して離間してドリフト領域の表面に配置された第１導電型のコレクタ領域；（ホ）エミッタ領域の平面パターンの外周側形状に対応した内周形状を有してエミッタ領域とコレクタ領域との間の、ベース領域の端部及びドリフト領域の一部の上方に配置され、エミッタ領域と短絡された第１のポリシリコン層；（ヘ）エミッタ領域の平面パターンの内周側形状に対応した外周形状を有してベース領域の上方にリング状に配置された第２のポリシリコン層とを備えるＢＪＴであることである。ここで「ドリフト領域」とは、キャリアがドリフト走行可能な比較的低不純物密度の半導体領域を意味する。
【０００８】
本発明の第１の特徴に係るＢＪＴの構造によれば、ＢＪＴの主動作に寄与しない寄生的な領域の面積を減少させることが出来る。又、キャリアの移動が効率良く起こる構造であるので、横方向に電流を流しやすい。更に、エミッタ領域の外周からコレクタ領域方向に測ったベース幅ＷBを薄く構成出来るので、エミッタ領域から注入されたキャリアは、ベース領域内で再結合して消滅することなくコレクタ領域に到達することが出来、エミッタ注入効率が増大する。このため、電流増幅率ｈFEが向上する。同時に、キャリアのベース領域内での走行時間を短縮することが出来、高速動作、高周波動作が可能である。
【０００９】
本発明の第１の特徴に係るＢＪＴにおいて、第１のポリシリコン層は、エミッタ領域の外周とコレクタ領域の内周とに挟まれた帯状の領域に対応した平面パターンを有していることが好ましい。第１のポリシリコン層をこのような平面パターンにすることにより、ＢＪＴの幾何学的形状の対称性が高くなり、主動作に寄与しない寄生領域の面積を減少させることが出来る。又、キャリアの移動が帯状の領域の幅方向（法線方向）に沿って、効率良く起こるので、横方向に電流を流しやすくなる。
【００１０】
特に、本発明の第１の特徴に係るＢＪＴにおいて、ベース領域は、円形、正方形、正６角形、正８角形、その他の多角形等の形状に形成出来る。特に、ベース領域をドリフト領域表面に実質的に円形の平面パターンとなるように配置し、エミッタ領域を、ベース領域の表面に、ベース領域の外周に沿って、同心円環状に配置することが好ましい。ベース領域を実質的に円形に構成することにより、平面パターンにおける対称性の高いＢＪＴが構成出来る。
【００１１】
この結果、第２のポリシリコン層を、ベース領域の上方に円環状の平面パターンで配置し、第１のポリシリコン層を、平面パターン上、第２のポリシリコン層の外側において、第２のポリシリコン層と同心円環状に配置することが出来る。ベース領域が多角形であれば、第１のポリシリコン層と第２のポリシリコン層とは、同心多角形のトポロジーで配置される。
【００１２】
第１及び第２のポリシリコン層の平面パターンを同心円環状に構成することにより、対称性の高いＢＪＴが構成出来る。そして、この場合、ベース領域の表面の中央部に、第２のポリシリコン層の円環状の平面パターンの内周で定義された平面パターンを有するベースコンタクト領域を具備することが出来る。
【００１３】
本発明の第１の特徴に係るＢＪＴでは、ドリフト領域の下部において、ベース領域の下方に配置され、且つベース領域の下方からコレクタ領域の下方まで伸延する不純物密度１×１０15ｃｍ-3〜３×１０16ｃｍ-3の埋込み層を有することが好ましい。即ち、高不純物密度の埋込み層を用いないので、高耐圧化が容易となり、更に、比較的低不純物密度の埋込み層を、ベース領域の下方からコレクタ領域真下まで伸ばして配置することにより、埋込み層を広範囲に形成し寄生素子の動作を防止出来る。又、ディープコレクタ拡散領域も不要となり、構造が簡略化される。
【００１４】
特に、本発明の第１の特徴に係るＢＪＴにおいて、ベース領域の外周とエミッタ領域の外周との間の領域で定義される一定の幅の環状のパターンが、第１のポリシリコン層の内周に沿って配置されていることが好ましい。この「一定の幅の環状のパターン」は、実効的なベース幅ＷBを定義する。このため、ベース幅ＷBを薄く構成することが容易であるので、エミッタ注入効率が向上し、電流増幅率ｈFEが増大する。更に、キャリアのベース領域内での走行時間を短縮することが出来、高速、高周波動作が可能になる。
【００１５】
本発明の第２の特徴は、（イ）第１導電型のドリフト領域と、（ロ）このドリフト領域の表面に配置された第２導電型のベース領域と、（ハ）このベース領域の表面の中央部に配置された第２導電型のベースコンタクト領域と、（ニ）このベース領域の表面に、ベースコンタクト領域を周回するリング状に配置され、ベースコンタクト領域と短絡した第１導電型のエミッタ領域と、（ホ）ベース領域からドリフト領域の一部を介して離間してドリフト領域の表面に配置された第２導電型のコレクタ領域と、（ヘ）エミッタ領域の平面パターンの外周側形状に対応した内周形状を有してエミッタ領域とコレクタ領域との間の、ベース領域の端部及びドリフト領域の一部の上方に配置され、独立したゲート電圧が印加される第１のポリシリコン層と、（ト）エミッタ領域の平面パターンの内周側形状に対応した外周形状を有してベース領域の上方にリング状に配置された第２のポリシリコン層とを備えるＩＧＢＴであることである。
【００１６】
【発明の実施の形態】
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１７】
（第１の実施の形態）
本発明の第１の実施の形態に係るＢＪＴは、図１に示すようにｎ型のドリフト領域３、ドリフト領域３の表面に配置されたｐ型のベース領域８、ベース領域８の表面に配置されたｎ型のエミッタ領域１１、ベース領域８から離間してドリフト領域３の表面上に配置されたｎ型のコレクタ領域９、エミッタ領域１１の平面パターンの外周側形状に対応した内周形状を有してエミッタ領域１１とコレクタ領域９との間の上方に配置された第１のポリシリコン層７３、及びエミッタ領域１１の平面パターンの内周側形状に対応した外周形状を有してベース領域８の上方に配置された第２のポリシリコン層７４とを備えるＢＪＴである。  図１では、ドリフト領域３は、ｐ型のシリコン基板１の表面に形成されたｎ型のエピタキシャル層３により構成されている。エミッタ領域１１及びコレクタ領域９は、共に不純物密度１×１０18ｃｍ-3〜８×１０20ｃｍ-3程度の半導体領域である。一方、ドリフト領域３は、不純物密度５×１０12ｃｍ-3〜１×１０15ｃｍ-3程度、ベース領域８は、不純物密度８×１０16ｃｍ-3〜８×１０18ｃｍ-3程度半導体領域である。
【００１８】
図２に示すように、第１のポリシリコン層７３は、エミッタ領域１１の外周とコレクタ領域９の内周とに挟まれた帯状の領域に対応した平面パターンを有している。そして、ベース領域８は、ドリフト領域３表面に実質的に円形の平面パターンとなるように配置され、エミッタ領域１１は、ベース領域８の表面に、ベース領域８の外周に沿って、同心円環状に配置されている。つまり、第２のポリシリコン層７４は、ベース領域８の中央部の上方に円環状の平面パターンで配置され、第１のポリシリコン層７３は、平面パターン上、第２のポリシリコン層７４の外側において、第２のポリシリコン層７４と同心円環状に配置されている。
【００１９】
更に、図１に示すように、ベース領域８の表面の中央部に、第２のポリシリコン層７４の円環状の平面パターンの内周で定義された平面パターンを有するベースコンタクト領域を具備する。そして、ドリフト領域３の下部、即ちエピタキシャル層３とシリコン基板１との界面に、比較的低不純物密度のｎ型埋込み層２が設けられている。ｎ型埋込み層２は、ベース領域８の下方に配置され、且つベース領域８の下方からコレクタ領域９の下方まで、横向きに伸延している。ｎ型埋込み層２の不純物密度は１×１０１５ｃｍ-3〜３×１０１６ｃｍ-3程度、好ましくは２〜４×１０１５ｃｍ-3程度である。
【００２０】
更に、ベース領域８の表面には、不純物密度６×１０１７ｃｍ-3〜８×１０１９ｃｍ-3程度のｐ型ベースコンタクト領域１０が形成されている。そして、全面にフィールド酸化膜（第１酸化膜）１２が形成され、その上に第１のポリシリコン層７３、第２のポリシリコン層７４、熱酸化膜（第２酸化膜）１３が形成され、ベースコンタクト領域上にベース電極６が、エミッタ領域１１上にエミッタ電極４が、コレクタ領域９上に、コレクタ電極５がそれぞれ形成される。
【００２１】
ベース領域８の外周とエミッタ領域１１の外周との間の領域で定義される一定の幅ＷＢの環状のパターンが、第１のポリシリコン層７３の内周に沿って配置されている。即ち、エミッタ領域１１から、コレクタ領域９方向に測ったベース領域８の幅ＷＢは、耐圧の許す範囲で狭く構成されている。又、第１のポリシリコン層７３はその下のｐ型ベース領域８の表面の反転層の形成を防止するためエミッタ電極４とショートしている。
【００２２】
この構造により、コレクタ電極５からコレクタ領域９を介してドリフト領域３の表面付近をベース領域８に向かって横方向に流れるコレクタ電流について、高不純物密度の埋込み層を用いることなく、コレクタ抵抗の削減や寄生動作低減などの効果を得ることが出来る。
【００２３】
図２は、図１に対応した上面略図である。図２においては図１に示した第２酸化膜（第２酸化膜）１３、エミッタ電極４、コレクタ電極５の図示を省略している。均一にラテラル的なトランジスタ動作をさせるため、表面の電極構造は図２に示すようにベース電極６を中心とした円形構造で構成されている。ベース電極６の外側には図示を省略したエミッタ電極４が形成され、更にその外側に図示を省略したコレクタ電極５が形成されている。一方、第２のポリシリコン層７４は、ベース領域８の表面上に円形に配置されたエミッタ領域１１の形状に対応した平面パターンを有して配置されている。第１のポリシリコン層７３は、平面パターン上、第２のポリシリコン層７４の外側において、エミッタ領域１１とコレクタ領域９の間の上に配置可能なように、円環状のパターンをなして配置されている。
【００２４】
この構造により、加工精度に左右されにくい対称性の高いＢＪＴを構成することが可能となる。更に、ベース電極６から外方向に向かう程、拡散領域の面積は大きくなる。特にコレクタ電極５下のコレクタ拡散領域９の面積が大きくなることにより、コレクタ抵抗が減少しコレクタ電流が横方向に流れやすくなる。
【００２５】
次に、本発明の第１の実施の形態に係るＢＪＴの製造方法について図３〜図６を用いて説明する。
【００２６】
（イ）先ず、ｐ型シリコン基板１の表面上に熱酸化により厚さ３００ｎｍ〜６００ｎｍで酸化膜７１を形成する。そして図３（ａ）に示すようにフォトリソグラフィー技術を用いて埋込み層に対応した開口部を有する酸化膜７１のパターンを設ける。次に、図３（ｂ）に示すように、この酸化膜７１をイオン注入マスクとして用い、ｎ型不純物イオン（例えば31Ｐ+）をイオン注入する。その後、活性化及びドライブインアニールをすることにより５×１０15ｃｍ-3〜１×１０16ｃｍ-3程度の比較的低不純物密度のｎ型拡散層を形成する。
【００２７】
（ロ）次いで表面の酸化膜を除去し、ｎ型拡散層の上に厚さ３μｍ〜８０μｍ程度、好ましくは５μｍ〜３０μｍ程度、より好ましくは５μｍ〜１０μｍ程度のｎ型のエピタキシャル層３をエピタキシャル成長する。図３（ｃ）に示すように、このエピタキシャル成長により、先に形成したｎ型拡散層は、エピタキシャル成長中のオートドーピング及び上方拡散により、不純物密度２×１０15〜５×１０15ｃｍ-3程度、例えば３．１１×１０15ｃｍ-3、厚さ２５μｍ程度のｎ型埋込み層２になる。次に、図３（ｄ）に示すようにＬＯＣＯＳ法を用いて、厚さ４００ｎｍ〜１．５μｍのフィールド酸化膜（第１酸化膜）１２を選択的に形成する。フィールド酸化膜（第１酸化膜）１２で囲まれたエピタキシャル層３の露出部が、活性領域になる。次に、この活性領域となるエピタキシャル層３の表面に厚さ８０ｎｍ〜１５０ｎｍのパッド酸化膜１５を熱酸化により形成する。更に、フォトリソグラフィー技術を用いて、べース領域形成予定部分に円形の開口部を有するようにレジスト膜３０を図４（ｅ）に示すようにパターニングする。
【００２８】
（ハ）そしてレジスト膜３０で囲まれたベース拡散窓を介して、ｐ型不純物イオン（例えば11Ｂ+）をイオン注入する。その後レジスト膜３０を除去して窒素（Ｎ２）雰囲気中で熱処理することにより、平面パターン上、円形で深さ約１μｍ〜５μｍのｐ型ベース領域８を形成する。更に、図４（ｆ）に示すようにＣＶＤ法によりポリシリコン層７５を堆積させる。そして、フォトリソグラフィー技術及びＲＩＥ法により、ポリシリコン層７５を選択的にエッチングし、図４（ｇ）に示すような第１のポリシリコン層７３と第２のポリシリコン層７４のパターンが形成される。この結果、第１のポリシリコン層７３に設けたベース拡散窓のパターンを外周、第２のポリシリコン層７４の島状の領域のパターンの外周を内周とする環状のエミッタ拡散窓が形成される。更に、全面にレジスト膜を塗布し、フォトリソグラフィー技術により、エミッタ拡散窓の外側にコレクタ拡散窓を開口するようにレジスト膜のパターンを形成する。そして、このレジスト膜を用いてＲＩＥ法により、露出した第１のポリシリコン層７３を選択的にエッチングし、外周側の第１のポリシリコン層７３をパターニングする。その後レジスト膜を除去すると図４（ｇ）に示すような円形の第２のポリシリコン層７４、第２のポリシリコン層７４の外側に第１のポリシリコン層７３が同心円環状にパターニングされる（平面図は図２に示した通りである）。
【００２９】
（ニ）次いで、図４（ｈ）に示すように第２のポリシリコン層７４、第１のポリシリコン層７３とフィールド酸化膜（第１酸化膜）１２をマスクとして、ｎ型不純物イオン（例えば31Ｐ+）をイオン注入する。即ち、エミッタ拡散窓を用いてｎ型エミッタ領域１１、を形成するための打ち込み領域１１ａを形成し、同時に、コレクタ拡散窓を用いてｎ型コレクタ領域９を形成するための打ち込み領域９ａを形成する。その後、活性化アニールすることにより、図５（ｉ）に示すように、ベース領域８の表面に、自己整合的（セルフアライン）にエミッタ領域１１を形成する。この自己整合的工程により、エミッタ領域１１とベース領域８の外周との間の距離で定義されるベース幅ＷBが、耐圧の許す範囲で薄く形成される。即ち、活性化アニールによりベース領域８の拡散深さは図４（ｆ）に示した状態より更に深く拡散（ドライブイン）されるが、ベース領域８を形成するｐ型不純物元素の拡散速度と、エミッタ領域１１を形成するｎ型不純物元素の拡散速度の差によりベース幅ＷBが決定されるのである。
【００３０】
（ホ）その後、フォトリソグラフィー技術により、円形の第２のポリシリコン層７４の中央部に開口部を有するレジスト膜３１のマスクを形成する。即ち、ベースコンタクト領域に対応した部分の上部を除去するようにレジスト膜３１をパターニングする。そして、ＲＩＥ法によりこのレジスト膜３１をマスクとして図５（ｊ）に示すように第２のポリシリコン層７４をパッド酸化膜１５が露出するまでエッチングし、円環状の第２のポリシリコン層７４のパターンを形成する。そしてレジスト膜３１及び第２のポリシリコン層７４をマスクとしてｐ型不純物イオンをイオン注入し、イオン打ち込み領域１０ａを形成する。そしてレジスト膜３１を除去後、アニールして高不純物密度のｐ型ベースコンタクト領域１０を形成する。
【００３１】
（ヘ）その後、ＣＶＤ法を利用して、図５（ｋ）に示すようにウェーハ全面上に厚さ３００ｎｍ〜１μｍの酸化膜（第２酸化膜）１３を堆積させる。更に、フォトリソグラフィー技術及びＲＩＥにより、図６（ｍ）に示すようにコンタクトホールを開口する。その後、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ等の金属膜を全面に堆積し、フォトリソグラフィー技術及びＲＩＥにより金属膜をパターニングし、エミッタ電極４、コレクタ電極５、ベース電極６を形成する。
以上のように、セルフアライン技術により、ベース幅ＷBを耐圧の許す範囲で薄く形成出来る。例えば、ベース幅ＷBを、２μｍ以下、更に１μｍ以下からディープサブミクロン若しくはナノメータレベルに制御出来る。つまり、従来のように、エミッタ領域１１の外周とベース領域８の外周との間のマスク合わせ（位置合わせ）による誤差が発生しないので、微細寸法の制御が容易である。よって、ＢＪＴ全体の寸法を小さく設計することが可能となる。又、コレクタ領域９及びベース領域８等を同心円状に形成することにより、分離領域を形成する工程を省くことが出来る。
【００３２】
次に本発明の第１の実施の形態に係るＢＪＴの変形例を図７を用いて説明する。図７に示すように、本発明の第１の実施の形態に係るＢＪＴの変形例は、ｎ型のドリフト領域３、このドリフト領域３の表面に配置されたｐ型のベース領域８、このベース領域８の表面に配置されたｎ型のエミッタ領域１１、ベース領域８からフィールド酸化膜１４のパターンのスペースを含むように離間してドリフト領域３の表面上に配置されたｎ型のコレクタ領域９とを備えるＢＪＴである。ベース領域８とコレクタ領域９の間のフィールド酸化膜１４は、電界緩和のための絶縁膜である。
【００３３】
図７に示すように、エミッタ領域１１とコレクタ領域９との間に配置されている第１のポリシリコン層７３は、エミッタ領域１１の平面パターンの外周側形状に対応した内周形状を有している。そして、第１のポリシリコン層７３はフィールド酸化膜１４を一部覆うようにして、環状（同心円状）のエミッタ領域１１の外周側の端部からフィールド酸化膜１４の上部まで伸延している。即ち、第１のポリシリコン層７３は、ベース領域８上からコレクタ領域９の方向に延びるように配置されている。図７では、第１のポリシリコン層７３は、エミッタ領域１１の外周とコレクタ領域９の内周とに挟まれた帯状の領域の一部を覆うように配置されているが、帯状の領域の全部を覆うように配置しても構わない。
【００３４】
更に、第１のポリシリコン層７３の内側に、エミッタ領域１１の平面パターンの内周側形状に対応した外周形状を有して、ベース領域８の上方に、第２のポリシリコン層７４が配置されている。
【００３５】
平面図の図示を省略しているが、この変形例においても、基本的に図２と同様な平面パターンである。したがって、ベース領域８は、図１と同様に、ドリフト領域３の表面に実質的に円形の平面パターンとなるように配置され、エミッタ領域１１は、ベース領域８の表面に、ベース領域８の外周に沿って、同心円環状に配置されている。平面図上で、第２のポリシリコン層７４は、円環状の平面パターンで配置され、第１のポリシリコン層７３は、第２のポリシリコン層７４の外側において、第２のポリシリコン層７４と同心円環状に配置されている点は図２と同様である。
【００３６】
更に、図７に示すように、ベース領域８の表面の中央部に、第２のポリシリコン層７４の円環状の平面パターンの内周で定義された平面パターンを有するベースコンタクト領域１０を具備する。ドリフト領域３の下部において、ベース領域８の下方に配置され、且つベース領域８の下方から、フィールド酸化膜１４の下方を経てコレクタ領域９の下方まで伸延する不純物密度１×１０15ｃｍ-3〜３×１０16ｃｍ-3の埋込み層を有する。このため、埋込み層は、図１よりも大面積に形成されている。
【００３７】
図７に示す変形例の場合も、ベース領域８の外周とエミッタ領域１１の外周との間の領域で定義されるベース幅ＷBの環状のパターンが、第１のポリシリコン層７３の下方において、その内周に沿って配置されることになる。ベース幅ＷBは、１μｍ以下からナノメータレベルの微細寸法に制御出来る。
【００３８】
図７に示す構造により、ベース・コレクタ間の距離を長くし、この間の電界強度を緩和することが出来るので、ベース・コレクタ間の耐圧を高めることが出来る。このため、電流増幅率ｈFEを高く維持したまま、電力用ＢＪＴとして、コレクタ電極に高電圧を用いる際に有効な構造となる。ベース幅ＷBを微細に制御出来るので、高周波動作が可能である。又、面積効率が向上しているので、単位面積当たりのオン電圧も低く出来る。
【００３９】
図７に示すＢＪＴの製造方法は、基本的に、図３〜図６で示した方法と同様な方法で製造可能である。但し、図３（ｄ）において、ＬＯＣＯＳ法を用いてフィールド酸化膜（第１酸化膜）１２を選択的に形成する際に、ＬＯＣＯＳ法に用いるマスクパターンを若干変形すればよい。即ち、ＬＯＣＯＳ法に用いる窒化膜の平面パターンを変形し、コレクタ領域９とベース領域９の間の環状部分にも、選択酸化されるようにして、図７に示すような厚さ４００ｎｍ〜１．５μｍ程度のフィールド酸化膜（第１酸化膜）１２，１４を形成すればよい。
【００４０】
（第２の実施の形態）
本発明の第２の実施の形態に係るＢＪＴは、図９（ｇ）に示すようにｎ型のドリフト領域（エピタキシャル層）３、ドリフト領域３の表面に配置されたｐ型のベース領域８、ベース領域８の表面に配置されたｎ型のエミッタ領域１１、ベース領域８から離間してドリフト領域３の表面上に配置されたｎ型のコレクタ領域９、エミッタ領域１１の平面パターンの外周側形状に対応した内周形状を有してエミッタ領域１１とコレクタ領域９との間の上方に配置された第１のポリシリコン層７３を有するＢＪＴである。ベース領域８の表面には、ｐ型ベースコンタクト領域１０が形成されている。エピタキシャル層３の表面において、コレクタ領域９を囲むように、周辺部にフィールド酸化膜（第１酸化膜）１２が形成されている。第１のポリシリコン層７３の上部には、層間絶縁膜（第２酸化膜）１３が形成され、この第２酸化膜１３の上部に、第２のポリシリコン層７４が形成されている。
【００４１】
本発明の第１の実施の形態に係るＢＪＴにおいては、第１のポリシリコン層７３と第２のポリシリコン層７４とが同一水平レベル（配線層レベル）に位置していたが、第２の実施の形態に係るＢＪＴにおいては、第１のポリシリコン層７３と第２のポリシリコン層７４とは層間絶縁膜（第２酸化膜）１３を挟んで、異なる配線層のレベルに位置している点が、第１の実施の形態と異なる点である。第２のポリシリコン層７４の上には第３酸化膜７５が形成されている。図示を省略しているが、第３酸化膜７５の上には、ベースコンタクト領域１０に接続されるベース電極が、エミッタ領域１１に接続されるエミッタ電極が、コレクタ領域９に接続されるコレクタ電極がそれぞれ形成される。したがって、第３酸化膜７５及び第２酸化膜１３を貫通するベースコンタクトホールが、エミッタコンタクトホール、及びコレクタコンタクトホールがそれぞれ形成されている（図示省略）。エミッタ領域１１、コレクタ領域９、ドリフト領域３、ｐ型ベースコンタクト領域１０等の不純物密度は第１の実施の形態と同様であり、重複した説明を省略する。
【００４２】
本発明の第２の実施の形態に係るＢＪＴの平面図は、図２と実質的に同様である。したがって、図２に示すように、第１のポリシリコン層７３は、エミッタ領域１１の外周とコレクタ領域９の内周とに挟まれた帯状の領域に対応した平面パターンを有している。そして、ベース領域８は、ドリフト領域３表面において、実質的に円形の平面パターンとなるように配置されている。更に、エミッタ領域１１は、ベース領域８の表面に、ベース領域８の外周に沿って、同心円環状に配置されている。つまり、第２のポリシリコン層７４は、層間絶縁膜（第２酸化膜）１３を挟んで、ベース領域８の中央部の上方に位置し、円環状の平面パターンで配置され、第１のポリシリコン層７３は、平面パターン上、第２のポリシリコン層７４の外側において、第２のポリシリコン層７４と同心円環状に配置されている。
【００４３】
図２に明らかなように、第１の実施の形態と同様に、ベース領域８の外周とエミッタ領域１１の外周との間の領域で定義される一定の幅ＷＢ（図５（ｉ）参照）で、環状のパターンが、第１のポリシリコン層７３の内周に沿って配置されている。即ち、エミッタ領域１１から、コレクタ領域９方向に測ったベース領域８の幅ＷＢは、耐圧の許す範囲で狭く構成されている。又、第１のポリシリコン層７３はその下のｐ型ベース領域８の表面の反転層の形成を防止するためエミッタ電極４とショートしている。第２の実施の形態においても、第１の実施の形態と同様に、コレクタ電極５からコレクタ領域９を介してドリフト領域３の表面付近をベース領域８に向かって横方向に流れるコレクタ電流について、高不純物密度の埋込み層を用いることなく、コレクタ抵抗の削減や寄生動作低減などの効果を得ることが出来る。この結果、加工精度に左右されにくい対称性の高いＢＪＴを構成することが可能となる。更に、ベース電極から外方向に向かう程、拡散領域の面積は大きくなる。特にコレクタ電極下のコレクタ拡散領域９の面積が大きくなることにより、コレクタ抵抗が減少しコレクタ電流が横方向に流れやすくなる。
【００４４】
次に、図８及び図９を用いて本発明の第２の実施の形態に係るＢＪＴの製造方法について説明する。第２の実施の形態に係るＢＪＴの製造方法は、図３〜図６を用いて説明した第１の実施の形態の製造方法の工程の内、図３（ｄ）に示す工程までは、共通である。即ち、図３（ｄ）に示すようにＬＯＣＯＳ法を用いてフィールド酸化膜（第１酸化膜）１２を選択的に形成し、フィールド酸化膜（第１酸化膜）１２で囲まれたエピタキシャル層３の露出部を活性領域とした状態の後から説明する。
【００４５】
（イ）次に、この活性領域となるエピタキシャル層３の表面に厚さ８０ｎｍ〜１５０ｎｍのパッド酸化膜１５を形成し、更に、パッド酸化膜１５の上に、第１のポリシリコン層７３を、３５０ｎｍ〜５００ｎｍ程度の厚さに堆積させる。そして、フォトリソグラフィー技術を用いて、レジスト膜からなるエッチングマスクを形成し、このエッチングマスクを用いて、第１のポリシリコン層７３をＲＩＥ法で、図８（ａ）に示すようにパターニングする。
【００４６】
（ロ）エッチングマスクを除去後、新たなレジスト膜を塗布し、フォトリソグラフィー技術により、ベース領域に対応した部分の上部を選択的に除去するようにレジスト膜をパターニングし、ベースイオン注入マスクを形成する。このとき、ベースイオン注入マスクの開口部（窓部）に第１のポリシリコン層７３の肩が露出するようにパターニングする。そしてレジスト膜からなるベースイオン注入マスク及び第１のポリシリコン層７３の端部（肩）をマスクとしてｐ型不純物イオンをイオン注入する。そしてベースイオン注入マスクとして用いたレジスト膜を除去後、アニールし、図８（ｂ）に示すように、円形で深さ約１μｍ〜５μｍのｐ型ベース領域８を形成する。第１のポリシリコン層７３の端部は、ｐ型ベース領域８のパターンをセルフアライメントする役割をなす。
【００４７】
（ハ）更に、新たなレジスト膜３１を塗布し、フォトリソグラフィー技術により、ベースコンタクト領域に対応した部分の上部を選択的に除去するように、ｐ型ベース領域８に対して位置合わせして、レジスト膜をパターニングし、ベースコンタクトイオン注入マスクを形成する。即ち、ベースコンタクト領域に対応した部分の上部を除去するようにレジスト膜３１をパターニングし、ベースコンタクトイオン注入マスクを形成する。そしてレジスト膜３１からなるベースコンタクトイオン注入マスクを用いて、図８（ｃ）に示すように、ｐ型不純物イオンをイオン注入し、イオン打ち込み領域１０ａを形成する。そしてレジスト膜３１を除去後、アニールして高不純物密度のｐ型ベースコンタクト領域１０を形成する。
【００４８】
（ニ）更に新たなレジスト膜を塗布し、フォトリソグラフィー技術により、コレクタ領域及び環状のエミッタに対応した部分の上部を選択的に除去するようにレジスト膜をパターニングし、エミッタ／コレクタイオン注入マスクを形成する。このとき、エミッタ／コレクタイオン注入マスクの開口部（窓部）に第１のポリシリコン層７３の露出するようにパターニングする。即ち、エミッタ拡散窓のパターンの内部に、レジスト膜からなる島状の領域が形成され、ｐ型ベースコンタクト領域１０を被覆する。エミッタ拡散窓には、第１のポリシリコン層７３の内壁部（肩）が露出する。エミッタ拡散窓を囲む環状の第１のポリシリコン層７３の外側にコレクタ拡散窓が開口される。コレクタ拡散窓には、第１のポリシリコン層７３の外壁部（肩）が露出する。そしてレジスト膜からなるエミッタ／コレクタイオン注入マスク及び第１のポリシリコン層７３をマスクとしてｎ型不純物
イオン（例えば31Ｐ+）をイオン注入する。その後、活性化アニールすることにより、図８（ｄ）に示すように、ベース領域８の表面に、自己整合的（セルフアライン）にエミッタ領域１１を形成する。この自己整合的工程により、エミッタ領域１１とベース領域８の外周との間の距離で定義されるベース幅ＷBが、耐圧の許す範囲で薄く形成される。即ち、活性化アニールによりベース領域８の拡散深さは図８（ｂ）に示した状態より更に深く拡散（ドライブイン）されるが、ベース領域８を形成するｐ型不純物元素の拡散速度と、エミッタ領域１１を形成するｎ型不純物元素の拡散速度の差によりベース幅ＷBが決定されるのである。同時第１のポリシリコン層７３の外壁部（肩）を利用した自己整合（セルフアライン）工程でコレクタ領域９が形成される。
【００４９】
（ホ）その後、ＣＶＤ法を利用して、図９（ｅ）に示すように、ウェーハ全面上に厚さ３００ｎｍ〜１μｍの層間絶縁膜（第２酸化膜）１３を堆積させる。そして、この第２酸化膜（層間絶縁膜）１３の上部の全面に、ＣＶＤ法により第２のポリシリコン層７４を３５０ｎｍ〜５００ｎｍ程度の厚さに堆積させる。そして、フォトリソグラフィー技術及びＲＩＥ法により、この第２のポリシリコン層７４を選択的にエッチングする。第２のポリシリコン層７４のパターニングに用いたレジスト膜を除去すれば、図９（ｆ）に示すように、平面パターン上、環状の第１のポリシリコン層７３の内部に位置する環状の第２のポリシリコン層７４が形成される。
【００５０】
（ヘ）更に、ＣＶＤ法を利用して、図９（ｇ）に示すように、ウェーハ全面上に厚さ３００ｎｍ〜１μｍの第３酸化膜７５を堆積させる。そして、図示を省略しているが、フォトリソグラフィー技術及びＲＩＥにより第３酸化膜７５にコンタクトホールを開口する。その後、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ等の金属膜を第３酸化膜７５の上全面に堆積し、フォトリソグラフィー技術及びＲＩＥにより金属膜をパターニングし、エミッタ電極４、コレクタ電極５、ベース電極６を形成する。
以上のように、セルフアライン技術により、ベース幅ＷBを耐圧の許す範囲で薄く形成出来る。例えば、ベース幅ＷBを、２μｍ以下、更に１μｍ以下からディープサブミクロン若しくはナノメータレベルに制御出来る。つまり、従来のように、エミッタ領域１１の外周とベース領域８の外周との間のマスク合わせ（位置合わせ）による誤差が発生しないので、微細寸法の制御が容易である。よって、ＢＪＴ全体の寸法を小さく設計することが可能となる。又、コレクタ領域９及びベース領域８等を同心円状に形成することにより、分離領域を形成する工程を省くことが出来る。
【００５１】
（その他の実施の形態）
本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５２】
既に述べた第１及び第２の実施の形態の説明においては、一例として、ｎｐｎ型ＢＪＴについて説明したが、導電型を全部逆にして、ｐｎｐ型ＢＪＴにおいても実施可能であることは勿論である。又、ＢＪＴ以外にＩＧＢＴにも適用出来る。ＩＧＢＴとして動作させるときは、図１及び図７において、エミッタ領域１１は、ベースコンタクト領域１０と短絡させて動作させる。更に、第１のポリシリコン層７３をエミッタ領域１１に接続しないように構成し、この第１のポリシリコン層７３に独立したゲート電圧を印加すればよい。
【００５３】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００５４】
【発明の効果】
本発明によれば、高不純物密度の埋込み層やディープコレクタ拡散領域を用いる必要がないので、簡単な構造で、生産コストの低いＢＪＴ及びＩＧＢＴを提供出来る。
【００５５】
又、本発明によれば、ベース領域とエミッタ領域との相対的位置関係は、ポリシリコン層によるセルフアライン工程によって決定されるので、微細寸法化が容易なＢＪＴ及びＩＧＢＴを提供出来る。
【００５６】
又、本発明によれば、コレクタ領域９及びベース領域８等を同心円状に形成することにより幾何学的対称性の優れ、電気的特性が加工精度に左右されにくいＢＪＴ及びＩＧＢＴを提供出来る。
【００５７】
更に、本発明によれば、第１のポリシリコン層の電位を制御することにより、ＤＭＯＳを同時に動作させるＢＪＴ及びＩＧＢＴや、電流増幅率ｈFE又はエミッタ・コレクタ間耐圧ＢＶCEOが可変なＢＪＴ及びＩＧＢＴ等の、種々の機能を付加したＢＪＴ及びＩＧＢＴを提供出来る。
【００５８】
更に、本発明によれば、単位面積当たりのオン電圧が低く、高速で動作し、且つ高耐圧のＢＪＴ及びＩＧＢＴを提供出来る。
【図面の簡単な説明】
【図１】    本発明の第１の実施の形態に係るＢＪＴの一部を示す模式的な断面図である。
【図２】  本発明の第１の実施の形態に係るＢＪＴの上面略図である。
【図３】  本発明の第１の実施の形態に係るＢＪＴの製造方法を示す工程断面図である（その１）。
【図４】  本発明の第１の実施の形態に係るＢＪＴの製造方法を示す工程断面図である（その２）。
【図５】  本発明の第１の実施の形態に係るＢＪＴの製造方法を示す工程断面図である（その３）。
【図６】  本発明の第１の実施の形態に係るＢＪＴの製造方法を示す工程断面図である（その４）。
【図７】  本発明の第１の実施の形態の変形例に係るＢＪＴの一部を示す模式的な断面図である。
【図８】  本発明の第２の実施の形態に係るＢＪＴの製造方法を示す工程断面図である（その１）。
【図９】  本発明の第２の実施の形態に係るＢＪＴの製造方法を示す工程断面図である（その２）。
【図１０】  従来のバーティカル・ＢＪＴの断面図である。
【図１１】  従来のバーティカル・ＢＪＴの平面図である。
【符号の説明】
１  ｐ型シリコン基板
２  ｎ型埋込み層
３  エピタキシャル層
４  エミッタ電極
５  コレクタ電極
６  ベース電極
８  ｐ型ベース領域
９  ｎ型コレクタ領域
１０  ｐ型ベースコンタクト拡散領域
１１  ｎ型エミッタ領域
１２、１４  フィールド酸化膜（第１酸化膜）
１５  パッド酸化膜
１６  層間絶縁膜
１３  酸化膜（第２酸化膜）
３０、３１  レジスト膜
５０  高不純物密度ｎ型埋込み層
５１  高不純物密度ｐ型分離領域
７１、７２  酸化膜
７３  第１のポリシリコン層
７４  第２のポリシリコン層
７５  酸化膜（第３酸化膜）
【図１】
0003899888.tif 000002
【図２】
0003899888.tif 000003
【図３】
0003899888.tif 000004
【図４】
0003899888.tif 000005
【図５】
0003899888.tif 000006
【図６】
0003899888.tif 000007
【図７】
0003899888.tif 000008
【図８】
0003899888.tif 000009
【図９】
0003899888.tif 000010
【図１０】
0003899888.tif 000011
【図１１】
0003899888.tif 000012