(57)【特許請求の範囲】
【請求項１】
加熱リフローにより、第１の接続対象物上に電子素子を半田付けすると同時に、当該電子素子に第２の接続対象物を半田付けする半田付け方法において、
前記電子素子を第１の接続対象物と接続する第１半田が、前記電子素子を第２の接続対象物と接続する第２半田よりも早く溶融するように、前記第１および第２半田の表面に活性材料を塗布し、
前記第１半田に塗布される活性材料の希釈度を前記第２半田に塗布される活性材料の希釈度よりも低くし、第１半田の活性度を第２半田の活性度よりも高くしたことを特徴とする半田付け方法。
【請求項２】
加熱リフローにより、電子素子を複数の接続対象物に対して同時に半田付けする半田付け方法において、
前記複数の接続対象物のうち、前記電子素子を質量の大きな第１の接続対象物と接続する第１半田が、前記電子素子を質量の小さな第２の接続対象物と接続する第２半田よりも早く溶融するように、前記第１および第２半田の表面に活性材料を塗布し、
前記第１半田に塗布される活性材料の希釈度を前記第２半田に塗布される活性材料の希釈度よりも低くし、第１半田の活性度を第２半田の活性度よりも高くしたことを特徴とする半田付け方法。
【請求項３】
前記第１の接続対象物がヒートシンクであり、第２の接続対象物が電極子であることを特徴とする請求項１または２に記載の半田付け方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サイリスタやダイオードなどの電子素子を半田付けする方法に係り、特に、加熱リフローを利用して電子素子に複数の接続対象物を同時に半田付けするのに好適な半田付け方法に関する。
【０００２】
【従来の技術】
図５は、車両用レギュレートレクチファイアの構成を示したブロック図であり、交流発電機５１から出力された交流電流を整流して負荷５２およびバッテリ５３へ供給するために、ダイオードＤ１〜Ｄ６、サイリスタＳ１〜Ｓ３および電圧検知回路５４等から構成される。
【０００３】
前記ダイオードＤおよびサイリスタＳ等の電子素子を基板に対して電気的および機械的に接続する方法として、スクリーン印刷またはディスペンサ法により回路基板表面の所定領域に半田ペーストを塗布したり、あるいは特開昭６２−１１８５９７号公報に記載された半田シートを用い、その上に電子素子を搭載して加熱リフロー炉に通す方法が知られている。
【０００４】
また、半田付けされる電子素子がパワートランジスタやサイリスタのように大きな発熱を伴う場合には、その熱を外部に放散させて素子が許容温度以上に達しないようにする必要がある。このような場合、回路基板上にヒートシンクを固定し、このヒートシンク上に電子素子が半田付けされる。
【０００５】
【発明が解決しようとする課題】
図６〜図９は、従来技術によりサイリスタをヒートシンクおよび電極子に半田付けする際の技術課題を説明するための図である。
【０００６】
図６において、サイリスタ１の上面に露出したカソードおよびゲート、ならびに下面に露出したアノードには、それぞれ予備半田２ｃ，２ｇ，２ａが予め被着されている。前記サイリスタ１は、ヒートシンク３の上面に半田ペレット４を介して載置される。サイリスタ１の上面では、カソードおよびゲートの各予備半田２ｃ，２ｇにカソード電極子５およびゲート電極子６の一端が載置される。
【０００７】
これを加熱リフロー路に通すと、ヒートシンク３の質量が各電極子５、６に比べて大きく、ヒートシンク３の熱容量に比べて各電極子５、６の熱容量が小さいので、図７に示したように、カソードおよびゲートの各予備半田２ｃ，２ｇが、アノードの予備半田２ａや半田ペレット４よりも早く溶融する。したがって、カソード電極子５およびゲート電極子６が、初めにサイリスタ１に対して、予備半田２ｃ，２ｇの表面張力により保持され、実質的に半固定される。
【０００８】
その後、ヒートシンク３の温度が上昇してアノードの予備半田２ａおよび半田ペレット４が溶融し始めると、図８に示したように、ヒートシンク３の姿勢が一時的に崩れる。このとき、カソード電極子５およびゲート電極子６とサイリスタ１とは半固定状態なので、ヒートシンク３の姿勢が崩れると、これに伴って各電極子５、６の姿勢も崩れて半田浮きの状態となる場合がある。あるいは図９に示したように、先に溶融している予備半田２ｃ，２ｇの表面張力によりサイリスタ１が上方に引き上げられ、サイリスタ１とヒートシンク３との接続が断たれてしまう可能性もある。
【０００９】
本発明の目的は、上記した従来技術の課題を解決し、電子素子を複数の接続対象物に対して同時に半田付けする際に、各接続対象物が電子素子に対して所望の姿勢で半田付けされるようにすることにある。
【００１０】
【課題を解決するための手段】
上記した目的を達成するために、本発明は、以下のような手段を講じた点に特徴がある。
【００１１】
(1) 加熱リフローにより、第１の接続対象物上に電子素子を半田付けすると同時に当該電子素子に第２の接続対象物を半田付けする半田付け方法において、電子素子を第１の接続対象物と接続する第１半田が、前記電子素子を第２の接続対象物と接続する第２半田よりも早く溶融するようにしたことを特徴とする。
【００１２】
(2) 加熱リフローにより、電子素子を複数の接続対象物に対して同時に半田付けする半田付け方法において、前記複数の接続対象物のうち、前記電子素子を質量の大きな第１の接続対象物と接続する第１半田が、質量の小さな第２の接続対象物と接続する第２半田よりも早く溶融するようにしたことを特徴とする。
【００１３】
上記した各特徴によれば、第１半田が初めに溶融し、電子素子が第１の接続対象物に対して正規の姿勢で安定的に半固定された後で第２半田が溶融し、第２の接続対象物が第２半田の表面張力により電子素子側へ引き寄せられて両者が所定の相対位置で半固定される。このとき、第１半田は既に溶融しており、電子素子と第１の接続対象物との相対位置が更に変位することがないので、第２の接続対象物と電子素子との相対位置が変位することもない。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明を詳細に説明する。図１は、本発明を適用した半田付け方法により製造されるレギュレートレクチファイアのサイリスタ部の断面図であり、前記と同一の符号は同一または同等部分を表している。
【００１５】
アルミニウム基板１０の表面には、絶縁膜９を介して銅箔の半田付け用パッド８（８ａ、８ｂ、８ｃ）が形成され、各パッド８はアルミニウム基板１０の表面に引き回された配線パターン（図示せず）と電気的に接続されている。パッド８ｂの表面にはヒートシンク３が半田付けにより固定されている。ヒートシンク３の上面には、サイリスタ１の下面に露出したアノードが半田付けされている。サイリスタ１の上面に露出したカソードおよびゲートには、それぞれカソード電極子５およびゲート電極子６の一端が半田付けされ、それぞれの他端は前記アルミニウム基板表面の半田付けパッド８ａ、８ｃに半田付けされている。当該アルミニウム基板１０は外部ケース１１に収容され、外部ケース内には絶縁性樹脂１２が充填されている。
【００１６】
図２は、前記サイリスタ１の半田付け手順を示した図であり、アルミニウム基板１０の半田付けパッド８ｂ上にはクリーム半田１３が塗布され、その上にヒートシンク３が載置される。サイリスタ１のアノード、カソードおよびゲートには、それぞれ予備半田２ａ，２ｃ，２ｇが予め被着されている。前記サイリスタ１は、半田ペレット４を介して前記ヒートシンク３上に搭載される。
【００１７】
半田ペレット４とヒートシンク３との接触面には高濃度フラックス７ｃが塗布され、アノードの予備半田２ａと半田ペレット４との接触面には低濃度フラックス７ｂが塗布される。カソード電極子５およびゲート電極子６は、その一端がそれぞれ予備半田２ｃ，２ｇに被さるように配置される。予備半田２ｃ，２ｇと電極子５、６との接触面には低濃度フラックス７ａが塗布される。
【００１８】
前記各フラックスは、半田表面の酸化膜を除去したり、半田の活性度を変化させて融点を制御する目的で、半田表面に予め塗布されるか、あるいは浸透付着されるよう霧状に散布される。各フラックスには塩素化合物等の活性剤が添加されており、活性剤の希釈度が、前記高濃度フラックス７ｃでは低く、低濃度フラックス７ｂ，７ａでは高くなっている。
【００１９】
図１０は、フラックスの希釈度および濃度と半田の活性度との関係を示した図であり、フラックスの希釈度が低いほど、換言すればフラックス濃度が高いほど、これを塗布される半田の活性度が高くなって融点が低くなる。
【００２０】
上記のようにしてサイリスタ１を搭載したヒートシンク３を加熱リフロー炉に導入して加熱すると、初めに、高濃度フラックス７ｃを塗布されて活性度の高くなったヒートシンク３側の半田ペレット４が溶融し、その表面張力によりサイリスタ１の予備半田２ａがヒートシンク３側へ引き寄せられる。さらに、溶融した半田ペレット４および予備半田２ａによる半田の“池”にサイリスタ１が引き寄せられるので、図３に示したように、サイリスタ１がヒートシンク３に対して高い粘度で半固定される。
【００２１】
さらに、サイリスタ１の上面に形成されている予備半田２ｃ，２ｇのフラックスが、時間経過を伴って遅れて活性化されると、図４に示したように、カソード電極子５およびゲート電極子６がサイリスタ１に対して半田付けされる。このとき、本実施形態では既にサイリスタ１がヒートシンク３に対して正規の姿勢で半固定されており、サイリスタ１とヒートシンク３との相対位置に変化が生じることはない。したがって、サイリスタ１に対するカソード電極子５およびゲート電極子６の姿勢が相対的に変位することもなく、両者は正規の姿勢で半田付けされることになる。
【００２２】
なお、上記した実施形態では、サイリスタの各予備半田２に塗布するフラックスの希釈度を制御することにより各予備半田２ｃ，２ａ，２ｇの実質的な融点を異ならせるものとして説明したが、本発明はこれのみに限定されるものではなく、各予備半田の組成や材質を異ならせることにより融点に差を持たせるようにしても良い。
【００２３】
【発明の効果】
本発明によれば、電子素子を載置する第１の接続対象物（ヒートシンク）と当該電子素子とを固定するための第１半田が先に溶融して両者が半固定され、その後、当該電子素子と第２の接続対象物（電極子）とを固定するための第２半田が溶融して両者が半固定される。第２半田が溶融し始めたとき第１半田は既に溶融しており、電子素子と第１の接続対象物との相対位置が更に変位することがないので、第２の接続対象物と電子素子との相対位置も変位することもない。したがって、第１の接続対象物への電子素子の半田付けと、当該電子素子への第２の接続対象物の半田付けとを確実に行えるようになる。
【図面の簡単な説明】
【図１】本発明を適用した半田付け方法により製造されるレギュレートレクチファイアのサイリスタ部の断面図である。
【図２】本発明を適用したサイリスタの半田付け手順を示した図である。
【図３】本発明による半田付け工程（その１）を示した図である。
【図４】本発明による半田付け工程（その２）を示した図である。
【図５】レギュレートレクチファイアの主要部のブロック図である。
【図６】従来技術によるサイリスタの半田付け方法を示した図である。
【図７】従来技術によるサイリスタの半田付け方法を示した図である。
【図８】従来技術の問題点を説明するための図である。
【図９】従来技術の問題点を説明するための図である。
【図１０】フラックスの希釈度および濃度と半田の活性度との関係を示した図である。
【符号の説明】
１…サイリスタ，２…予備半田，３…ヒートシンク，４…半田ペレット，５…カソード電極子，６…ゲート電極子，８…半田付け用パッド，９…絶縁膜，１０…アルミニウム基板，１１…外部ケース，１２…絶縁性樹脂，１３…クリーム半田
【図１】
0003973068.tif 000002
【図２】
0003973068.tif 000003
【図３】
0003973068.tif 000004
【図４】
0003973068.tif 000005
【図５】
0003973068.tif 000006
【図６】
0003973068.tif 000007
【図７】
0003973068.tif 000008
【図８】
0003973068.tif 000009
【図９】
0003973068.tif 000010
【図１０】
0003973068.tif 000011