(57)【特許請求の範囲】
【請求項１】
アルミニウムを主成分とする合金層と、前記合金層上に形成された反射防止膜と、を含む配線層を有する半導体集積回路装置の製造方法であって、
（ａ）前記配線層上に形成した層間絶縁膜に、そのアスペクト比が2.０以上となるようにビアホールを開孔する工程と、
（ｂ）前記層間絶縁膜上および前記ビアホール内に、接着層を、前記ビアホール底面部の膜厚を前記層間絶縁膜上の膜厚に対し２０％以上とするとともに３０ｎｍ以上となるように形成する工程と、
（ｃ）前記接着層上に、ＷＦ6 を含む原料ガスを用いてＣＶＤ法によりタングステン層を形成する工程と、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２】
アルミニウムを主成分とする合金層と、前記合金層上に形成された反射防止膜と、を含む配線層を有する半導体集積回路装置の製造方法であって、
（ａ）前記配線層上に形成した層間絶縁膜に、そのアスペクト比が2.０以上となるようにビアホールを開孔する工程と、
（ｂ）前記層間絶縁膜上および前記ビアホール内に、接着層を被形成表面の温度を室温以下に保持した状態でスパッタ法により形成する工程と、
（ｃ）前記接着層上に、ＷＦ6 を含む原料ガスを用いてＣＶＤ法によりタングステン層を形成する工程と、を含み、
前記（ａ）の工程において、前記ビアホールの底面部に位置する前記配線層の前記反射防止膜がオーバーエッチングされるに際して、前記（ｃ）の工程において使用する前記原料ガスの透過を防止するに十分な厚さとなるよう、前記反射防止膜のオーバーエッチングを停止することを特徴とする半導体集積回路装置の製造方法。
【請求項３】
前記（ｂ）工程を、コリメーションスパッタ法あるいはロングスロースパッタ法により行うことを特徴とする請求項１または２記載の半導体集積回路装置の製造方法。
【請求項４】
前記接着層として、タングステン、タンタル、モリブデン、またはクロムを用いることを特徴とする請求項１または２記載の半導体集積回路装置の製造方法。
【請求項５】
前記反射防止膜として、タングステン、ＴｉＮまたはＴｉＷを用いることを特徴とする請求項４記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造技術に関し、特に、多層配線を有する高性能な半導体集積回路に用いる金属薄膜の形成に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
現在、多層配線技術の分野においては、半導体集積回路装置の高集積化に伴って配線層数の増加が進んでおり、配線の構造は、低抵抗化、高信頼度化の観点からアルミニウム合金と高融点金属との積層構造が多く用いられている。一方、ビアホールの形成においては、良好なステップカバレジを確保する必要性からブランケットタングステンＣＶＤ（Chemical Vapor Deposition)法の技術が用いられている。
【０００３】
ブランケットタングステンＣＶＤ法を用いた多層配線技術は、たとえば、１９９３年１０月２６日、株式会社工業調査会発行、「やさしいＵＬＩＳ技術」、ｐ１６６〜ｐ１６７に記載されているとおり、スパッタタングステン膜／ブランケットタングステンＣＶＤ膜／スパッタアルミニウム膜の多層構造とすることができる。ここで、スパッタタングステン膜は下層、スパッタアルミニウム膜は上層である。
【０００４】
ブランケットＣＶＤ法によるタングステン膜はステップカバレッジが良好であるため、微細なビアホールであっても導通を確保でき、ビアホールを埋め込むことも可能となるため、配線を平坦化でき、多層配線技術として重要である。
【０００５】
しかし、ブランケットタングステンＣＶＤ膜は、シリコン酸化膜との接着性が悪いため、接着層としてスパッタタングステン膜を必要としている。
【０００６】
【発明が解決しようとする課題】
ところで、配線層を絶縁する層間絶縁膜へのビアホール開孔の際には、接続不良を避けるため、下層配線層に達するまでオーバーエッチングする必要があるが、一般にスパッタアルミニウム膜上に形成されている反射防止膜が削られて薄膜化され、さらにオーバーエッチング量が多い場合には反射防止膜は完全に除去され、その下層のアルミニウム膜が露出する。
【０００７】
また、その薄膜化された反射防止膜あるいは露出したアルミニウム膜上に堆積される上層配線層の接着層であるスパッタタングステン膜は、ビアホールの微細化、高アスペクト比化に伴い、ビアホール底面部で充分な膜厚が得られなくなる。すなわち、アスペクト比の増加に伴いスパッタ膜のステップカバレッジは低下し、アスペクト比が2.０を越えるあたりからステップカバレッジは極端に低下してビアホール底面部の膜厚が減少する。これは、ビアホール開口部への薄膜物質の堆積が、ホール内部への物質の輸送を阻害し、極端な場合には開口部を閉塞してしまうことによるものである。
【０００８】
これらの事態は、以下の問題点を生じる。すなわち、接着層であるスパッタタングステン膜の堆積の後に続けて形成されるブランケットタングステンＣＶＤ膜の成膜時に、原料ガスであるＷＦ6 ガスが、ビアホール底面部において、スパッタ膜および反射防止膜を透過し、下地のアルミニウム膜と反応して絶縁物であるＡｌＦ3 が形成され、非導通に至るという問題を生じる。
【０００９】
このＡｌＦ3 の形成は接続不良を生じ、また、接続不良に至らないにしても信頼性の低下、応答速度等の性能低下を招く原因となる可能性がある。
【００１０】
本発明の目的は、ビアホール底面部における絶縁物の形成を抑制して、半導体集積回路装置の不良の発生を防止し、性能を向上することにある。
【００１１】
本発明の他の目的は、ビアホール底面部における絶縁物の形成を抑制できる半導体集積回路装置の製造方法を提供することにある。
【００１２】
本発明のさらに他の目的は、アルミニウムの拡散を抑制して、前記絶縁物の形成を抑制する半導体集積回路装置の製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
（１）本発明の半導体集積回路装置は、アルミニウムを主成分とする合金層を含む複数の配線層と、前記配線層を互いに絶縁する層間絶縁層と、前記配線層を互いに接続するために前記層間絶縁層に開孔したアスペクト比が2.０以上のビアホールと、前記ビアホールの底面部および側面部ならびに前記絶縁層の上部に形成され、前記ビアホールの底面部において前記ビアホールの下層配線層と接触し、上層配線層の一部としてスパッタ法により形成されたタングステン薄膜の接着層と、前記接着層上に前記ビアホールの上層配線層の一部として形成されたＣＶＤ法により形成されたタングステン層と、を含む半導体集積回路装置であって、前記ビアホールの底面部に形成された前記接着層底面部の膜厚は、前記ＣＶＤ法により形成されたタングステン層を形成する際に使用する反応性ガスの透過を阻止するに十分な膜厚としたものである。
【００１６】
このような半導体集積回路装置によれば、ビアホールの底面部に形成された接着層底面部の膜厚を反応性ガスの透過を阻止するに十分な厚さにするため、反応性ガスはビアホール下層のアルミニウム層に到達せず、絶縁物を形成することがない。その結果、ビアホールの安定した導通を得ることができる。ここで反応性ガスとしてはＷＦ6 を例示することができる。
【００１７】
（２）本発明の半導体集積回路装置は、前記（１）記載の半導体集積回路装置であって、接着層をスパッタ法により形成されたタングステン薄膜としたもの、あるいは、接着層底面部の膜厚を３０ｎｍ以上としたものである。
【００１８】
このような半導体集積回路装置によれば、接着層をスパッタ法により形成されたタングステン薄膜とするため、あるいは、接着層底面部の膜厚を３０ｎｍ以上とするため、反応性ガスたとえばＷＦ6 の透過を効果的に阻止できる。すなわち、タングステンはＷＦ6 に侵されることがないため、ＷＦ6 の透過を阻止するに都合がよく、また、ＷＦ6 との反応により絶縁性の反応生成物を生成しないため、導通不良を発生することがない。さらに、タングステンは、ブランケットタングステンＣＶＤ膜の接着層として大変よい性能を示すものであることも効果的である。
【００１９】
なお、接着層底面部の膜厚を３０ｎｍ以上とすることは、本発明者らの検討により得られた知見に基づくものであり、この値は、反射防止膜がアルミニウム膜上に残存しない最悪の場合においても反応性ガスの透過を阻止するに十分な値である。
【００２０】
（３）本発明の半導体集積回路装置は、その下層部にスパッタ法によるタングステンの接着層およびブランケットＣＶＤによるタングステン層と、その中層部にアルミニウムを主成分とする合金層と、その上層部に反射防止膜と、を含む配線層を複数層有し、前記配線層間を絶縁する層間絶縁膜に開孔したアスペクト比が２．０以上のビアホールを介して前記配線層が互いに接続される半導体集積回路装置であって、前記反射防止膜は、タングステン、ＴｉＮまたはＴｉＷのいずれかからなり、前記ビアホールの底面部において上層配線層の前記接着層が下層配線層の前記反射防止膜と接触する配線接続領域における前記反射防止膜の膜厚は、前記ブランケットＣＶＤによるタングステン層を形成する際に使用する反応性ガスの透過を阻止するに十分な膜厚とするものである。
【００２１】
このような半導体集積回路装置によれば、反射防止膜として、タングステン、ＴｉＮまたはＴｉＷを用いるため、反射防止膜として作用すると同時に反応性ガスの透過を阻止することができる。
【００２２】
（４）本発明の半導体集積回路装置は、前記（３）記載の半導体集積回路装置であって、反射防止膜の膜厚を１００ｎｍ以上とするものである。
【００２３】
このような半導体集積回路装置によれば、ビアホール開孔の際の反射防止膜のオーバーエッチによりその膜厚が減少したとしても、反射防止膜の膜厚は１００ｎｍ以上存在するため、オーバーエッチのマージンを十分とることが可能であり、残存した反射防止膜により、ブランケットタングステンＣＶＤ層を形成する際に使用する反応性ガスの透過を阻止することができる。
【００２４】
（５）本発明の半導体集積回路装置の製造方法は、アルミニウムを主成分とする合金層と、前記合金層上に形成された反射防止膜と、を含む配線層を有する半導体集積回路装置の製造方法であって、
（ａ）前記配線層上に形成した層間絶縁膜に、そのアスペクト比が2.０以上となるようにビアホールを開孔する工程と、
（ｂ）前記層間絶縁膜上および前記ビアホール内に、接着層を、前記ビアホール底面部の膜厚を前記層間絶縁膜上の膜厚に対し２０％以上とするとともに３０ｎｍ以上となるように形成する工程と、
（ｃ）前記接着層上に、ＷＦ6 を含む原料ガスを用いてＣＶＤ法によりタングステン層を形成する工程と、
を含むものである。
【００２５】
このような半導体集積回路装置の製造方法によれば、（ｂ）の工程において接着層のビアホール底面部の膜厚を、（ｃ）の工程において使用する原料ガスの透過を接着層が阻止するに十分な厚さとするため、原料ガスであるＷＦ6 と下層配線層のアルミニウムとの反応を抑制し、導通不良のない半導体集積回路装置の製造が可能である。
【００２６】
（６）本発明の半導体集積回路装置の製造方法は、（５）記載の半導体集積回路装置の製造方法であって、ビアホール底面部の膜厚を、層間絶縁膜上の膜厚に対し２０％以上とするとともに３０ｎｍ以上とすることを特徴とするものである。
【００２７】
このような半導体集積回路装置の製造方法によれば、前記（２）で説明したとおり接着層がＷＦ6 の透過を抑制するに十分な膜厚である３０ｎｍ以上を有するとともに、ビアホール底面部の膜厚を層間絶縁膜上の膜厚に対し２０％以上、すなわち、接着層のボトムカバレッジ（被覆率）を２０％以上とするため、ビアホール開口部の膜厚が必要以上に厚くならず、接着層の上層に形成されるタングステン層の被覆性を良好に保つことができる。これは、ビアホールのアスペクト比が2.０以上である本発明の場合には特に有効である。すなわち、ブランケットＣＶＤ法を用いたタングステン膜はステップカバレッジに優れているとはいえ、ビアホール開口部が極端に塞がれる状況においては、アスペクト比の増加につれて、急激にステップカバレッジは悪化するからであり、発明者らの検討によりこのステップカバレッジの悪化は、アスペクト比2.０付近より顕著になると考えられるからである。
【００２８】
なお、このようなボトムカバレッジを２０％以上を達成する成膜方法としてコリメーションスパッタ法あるいはロングスロースパッタ法を例示することができる。
【００２９】
（７）本発明の半導体集積回路装置の製造方法は、アルミニウムを主成分とする合金層と、前記合金層上に形成された反射防止膜と、を含む配線層を有する半導体集積回路装置の製造方法であって、
（ａ）前記配線層上に形成した層間絶縁膜に、そのアスペクト比が2.０以上となるようにビアホールを開孔する工程と、
（ｂ）前記層間絶縁膜上および前記ビアホール内に、接着層を被形成表面の温度を室温以下に保持した状態でスパッタ法により形成する工程と、
（ｃ）前記接着層上に、ＷＦ6 を含む原料ガスを用いてＣＶＤ法によりタングステン層を形成する工程と、を含み、
前記（ａ）の工程において、前記ビアホールの底面部に位置する前記配線層の前記反射防止膜がオーバーエッチングされるに際して、前記（ｃ）の工程において使用する前記原料ガスの透過を防止するに十分な厚さとなるよう、前記反射防止膜のオーバーエッチングを停止するものである。
さらに、本発明の半導体集積回路装置の製造方法においては、
（イ）前記（ｂ）工程を、コリメーションスパッタ法あるいはロングスロースパッタ法により行うこと、
（ロ）前記接着層として、タングステン、タンタル、モリブデン、またはクロムを用いること、
（ハ）前記反射防止膜として、タングステン、ＴｉＮまたはＴｉＷを用いること
ができる。
【００３０】
このような半導体集積回路装置の製造方法によれば、ビアホール底面部に位置する下層配線層の反射防止膜がＷＦ6 の透過を防止するに十分な厚さとなるよう反射防止膜のオーバーエッチングを行うため、反射防止膜のオーバーエッチングによる確実な配線層間の接続を実現すると同時に、反射防止膜をＷＦ6 の透過を阻止する阻止膜として作用させることができる。
【００３１】
（８）本発明の半導体集積回路装置は、（５）〜（７）に記載の半導体集積回路装置の製造方法であって、接着層を、被形成表面の温度を室温以下に保持した状態でスパッタ法により成膜することを特徴とするものである。
【００３２】
このような半導体集積回路装置の製造方法によれば、被形成表面の温度を室温以下に保持するため、接着層形成時のスパッタリングによりプラズマ等の作用による基板温度の上昇を来たすことはなく、アルミニウムのビアホール底面部への拡散を抑制することができる。この結果、ブランケットタングステンＣＶＤ膜形成時に、ＷＦ6 と前記拡散したアルミニウムとの結合による絶縁物の形成がなく、導通マージンの向上を図ることができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３４】
（実施の形態１）
図１は、本発明の一実施の形態である半導体集積回路装置の一例を示した断面図である。
【００３５】
半導体基板１の主面にはウェル２およびＬＯＣＯＳ法により形成された厚いフィールド絶縁膜３が形成され、半導体基板１の主面上には、シリコン酸化膜のゲート絶縁膜４を介して不純物が導入された多結晶シリコンからなるゲート電極５が形成されている。
【００３６】
ゲート電極５の両側の半導体基板１の主面には低濃度不純物領域６および高濃度不純物領域７からなるソース・ドレインが形成され、ゲート電極５の上面にはシリコン酸化膜のキャップ絶縁膜８、ゲート電極５の側壁にはシリコン酸化物からなるサイドウォールスペーサ９が形成されている。
【００３７】
これらゲート電極５および半導体基板１の主面は、シリコン酸化物からなる絶縁膜１０で覆われ、その絶縁膜１０には、コンタクトホール１１が開孔されている。
【００３８】
コンタクトホール１１の内壁には、スパッタにより形成されたタングステン膜からなる接着層１２が形成され、また、コンタクトホール１１はブランケットタングステンＣＶＤ膜１３により埋め込まれている。ブランケットタングステンＣＶＤ膜１３上にはアルミニウム合金層１４が形成され、アルミニウム合金層１４の上層にはリソグラフィ時のパターニング不良を防止するための反射防止膜１５が形成されている。
【００３９】
なお、接着層１２、ブランケットタングステンＣＶＤ膜１３、アルミニウム合金層１４および反射防止膜１５により配線層１６が構成される。
【００４０】
配線層１６は、層間絶縁膜１７で覆われ、その層間絶縁膜１７に開口したビアホール１８には、前記した配線層１６と同様の構成の配線層１９が形成されている。
【００４１】
接着層１２は、接着性の良くないブランケットタングステンＣＶＤ膜１３を接着性良くコンタクトホール１１内に成膜するために形成するものであり、本実施の形態１ではコンタクトホール１１の底面部において３０ｎｍ以上の膜厚を有するものである。このように接着層１２の底面部膜厚を３０ｎｍ以上とすることにより、ブランケットタングステンＣＶＤ膜１３の成膜時に使用される原料ガスであるＷＦ6 の接着層底面部の透過を阻止することができ、透過の結果形成されるアルミニウムとＷＦ6 との化合物で、絶縁体であるＡｌＦ3 の形成を防止することができる。これによりコンタクトホール１１底面部での接続不良を防止し、導通マージンを確保して信頼性も向上することができる。
【００４２】
なお、接着層１２は、ブランケットタングステンＣＶＤ膜１３の接着不良を防止するために設けられているものであるため、図５に示すように、半導体基板１においてブランケットタングステンＣＶＤ膜１３の外側となるように形成されるものである。
【００４３】
配線層１９は、層間絶縁膜２０により覆われ、その層間絶縁膜２０に開口したビアホール１８上にはさらに同様の配線層２１が形成され、配線層２１を覆う層間絶縁膜２２が形成されている。つまり、本実施の形態１の半導体集積回路装置は、同様の配線構造を有する３層の配線層からなる多層配線構造を有するものである。
【００４４】
次に、上記半導体集積回路装置の製造方法を図２〜図４を用いて説明する。
【００４５】
まず、半導体基板１の主面にウェル２、フィールド絶縁膜３、ゲート絶縁膜４、ゲート電極５、ソース・ドレインを形成する低濃度不純物領域６および高濃度不純物領域７、キャップ絶縁膜８、サイドウォールスペーサ９、絶縁膜１０を形成する。これらの形成方法については、公知のイオン注入法、ＬＯＣＯＳ法、薄膜形成技術、フォトリソグラフィ技術、エッチング技術等を用いることができるので詳細は省略する。
【００４６】
次に、絶縁膜１０の所定の領域にアスペクト比2.０以上のコンタクトホール１１を公知の異方性エッチング技術を用いて形成し、第１層目の配線層である配線層１６を形成する。配線層１６の形成は、後に形成される配線層１９，２１と同様の方法により形成することができるため、説明の都合上後に説明する。
【００４７】
配線層１６は、アルミニウム合金層１４を主電導層とし、タングステン膜あるいはＴｉＮ膜あるいはＴｉＷ膜を反射防止膜１５としてアルミニウム合金層１４上に成膜した構造を少なくとも持つものである。
【００４８】
配線層１６をパターニング後、層間絶縁膜１７を形成し、そこに、配線層１６に達するアスペクト比2.０以上のビアホール１８を開孔する（図２）。このとき、ビアホール１８の底面部２３は、開孔のオーバーエッチングにより、反射防止膜１５は、無くなってしまうか薄膜化される（図２においては薄膜化された例を示す）。
【００４９】
次に、第２層目の配線層である配線層１９を形成する（図３）。
【００５０】
まず、ブランケットタングステンＣＶＤ膜１３の接着層１２をスパッタ膜法により成膜する。スパッタ法としては、例えばコリメーションスパッタ法を例示することができる。そのほかにロングスロースパッタ法等を用いることができる。
【００５１】
上記のスパッタ法を用いれば、ビアホール１８の底面部２３に基板平坦部の膜厚の２０％以上の膜厚となるよう成膜することができる。このように成膜することにより、ブランケットタングステンＣＶＤ膜１３の成膜前のビアホール１８の底面部２３では、下層アルミニウム合金層１４は、完全にスパッタ膜である接着層１２によって覆われており、続くブランケットタングステンＣＶＤ膜１３の成膜時においてもその反応ガスであるＷＦ6 ガスのバリア層とすることができる。
【００５２】
次に、ブランケットタングステンＣＶＤ膜１３を形成し、ビアホール１８を埋め込み、アルミニウム合金層１４を成膜して、さらに反射防止膜１５を形成し、第２層目の配線層である配線層１９を形成する（図４）。
【００５３】
次に、配線層１９をパターニングして、層間絶縁膜２０を形成し、上記度同様にビアホール２４を形成する。
【００５４】
次に、第２層目配線層１９と同様に第３層目の配線層２１を形成し、パターニングして層間絶縁膜２２を形成し、図１の半導体集積回路装置がほぼ完成する。
【００５５】
このような半導体集積回路装置およびその製造方法によれば、以下のような効果を得ることができる。
【００５６】
すなわち、接着層１２のビアホール１８，２４における膜厚をコリメーションスパッタ法、あるいはロングスロースパッタ法を用いて３０ｎｍ以上の膜厚とすることにより、ブランケットタングステンＣＶＤ膜１３の形成時に用いる原料ガスであるＷＦ6 の透過を防止し、下層配線層のアルミニウム合金層１４とＷＦ6 との反応により生成されるＡｌＦ3 の生成を防止することができる。これにより配線層間の接続信頼性を向上することができる。
【００５７】
（実施の形態２）
本実施の形態２の半導体集積回路装置は、前記した実施の形態１において、タングステン膜、ＴｉＮ膜あるいはＴｉＷ膜等からなる反射防止膜１５の膜厚が、たとえば１００ｎｍ以上と厚く成膜されたものである。反射防止膜１５の製造方法としてはたとえばスパッタ法を用いることができる。
【００５８】
このような半導体集積回路装置とすることにより、ビアホール１８，２４の開孔時のオーバーエッチングによって反射防止膜１５が完全に削られてしまうことはなくなり、ブランケットタングステンＣＶＤ膜１３の形成時に使用するＷＦ6 ガスのバリア層となるメタル膜を残すことができる。従って、ビアホール１８，２４の導通マージンを向上することができる。
【００５９】
（実施の形態３）
本実施の形態３の半導体集積回路装置の製造方法は、前記した実施の形態１において、ブランケットタングステンＣＶＤ膜１３の接着層１２として用いるスパッタ膜を常温以下で成膜するものである。
【００６０】
これにより、スパッタリング中のプラズマの基板加熱によるアルミニウム合金層１４からのビアホール１８，２４の底面部２３へのアルミニウム拡散を抑えることができ、導通マージンの向上を図ることができる。
【００６１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６２】
たとえば、接着層１２としてタングステンの例を示したが、タンタル、モリブデン、クロム等の他の高融点金属を用いてもよい。
【００６３】
また、上記実施の形態では３層配線の例を示したが、２層あるいは４層以上の多層配線であってもよい。
【００６４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００６５】
（１）微細かつ高アスペクト比のビアホールにおいて、導通マージンの向上および信頼性の向上を図ることができる半導体集積回路装置とその製造方法を提供することができる。
【００６６】
（２）ビアホールの底面部に形成された接着層底面部の膜厚を反応性ガスの透過を阻止するに十分な厚さにするため、反応性ガスと下層のアルミニウム層との反応による絶縁物を形成することがなく、安定した導通を得ることができる。
【００６７】
（３）接着層をスパッタ法により形成されたタングステン薄膜とするため、あるいは、接着層底面部の膜厚を３０ｎｍ以上とするため、反応性ガスたとえばＷＦ6 の透過を効果的に阻止できる。
【００６８】
（４）反射防止膜として、タングステン、ＴｉＮまたはＴｉＷを用いるため、反射防止膜として作用すると同時に反応性ガスの透過を阻止することができる。
【００６９】
（５）反射防止膜の膜厚は１００ｎｍ以上存在するため、ビアホール開孔の際の反射防止膜のオーバーエッチによりその膜厚が減少したとしても、オーバーエッチのマージンを十分とることが可能であり、残存した反射防止膜により、ブランケットタングステンＣＶＤ層を形成する際に使用する反応性ガスの透過を阻止することができる。
【００７０】
（６）接着層がＷＦ6 の透過を抑制するに十分な膜厚である３０ｎｍ以上を有するとともに、ビアホール底面部の接着層のボトムカバレッジを２０％以上とするため、ビアホール開口部の膜厚が必要以上に厚くならず、接着層の上層に形成されるタングステン層の被覆性を良好に保つことができる。
【００７１】
（７）接着層形成時のスパッタリングを、被形成表面の温度を室温以下に保持するため、プラズマ等の作用による基板温度の上昇を来たすことはなく、アルミニウムのビアホール底面部への拡散を抑制することができる。この結果、ブランケットタングステンＣＶＤ膜形成時に、ＷＦ6 と前記拡散したアルミニウムとの結合による絶縁物の形成がなく、導通マージンの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の一例を示した断面図である。
【図２】本発明の一実施の形態である半導体集積回路装置の製造方法の一例を示した断面図である。
【図３】本発明の一実施の形態である半導体集積回路装置の製造方法の一例を示した断面図である。
【図４】本発明の一実施の形態である半導体集積回路装置の製造方法の一例を示した断面図である。
【図５】半導体基板上に形成した接着層とブランケットタングステンＣＶＤ膜との関係を示す側面図である。
【符号の説明】
１  半導体基板
２  ウェル
３  フィールド絶縁膜
４  ゲート絶縁膜
５  ゲート電極
６  低濃度不純物領域
７  高濃度不純物領域
８  キャップ絶縁膜
９  サイドウォールスペーサ
１０  絶縁膜
１１  コンタクトホール
１２  接着層
１３  ブランケットタングステンＣＶＤ膜
１４  アルミニウム合金層
１５  反射防止膜
１６，１９，２１  配線層
１７，２０，２２  層間絶縁膜
１８，２４  ビアホール
２３  底面部
【図１】
0003914281.tif 000002
【図２】
0003914281.tif 000003
【図３】
0003914281.tif 000004
【図４】
0003914281.tif 000005
【図５】
0003914281.tif 000006