(57)【特許請求の範囲】
【請求項１】
個別のアドレスを有する複数の子機が信号線を介して親機に直接接続されるか、または信号線を伝送する通信信号を増幅する１または複数の中継増幅機を介して接続され、親機は、子機からの要求に応じて子機とのコネクションを確立して通信を行うとともに、親機と各子機との間でパルス幅変調によりデータを通信する通信システムにおいて、前記中継増幅器は、前記親機と当該中継増幅器との間に接続された中継増幅器の台数に応じて、前記データの少なくとも一部のパルスのパルス幅を所定の幅だけ短縮すると共に、パルス幅が短縮された前記パルスを参照して、前記台数を算出することを特徴とする通信システム。
【請求項２】
個別のアドレスを有する複数の子機が信号線を介して親機に直接接続されるか、または信号線を伝送する通信信号を増幅する１または複数の中継増幅機を介して接続され、親機は、子機からの要求に応じて子機とのコネクションを確立して通信を行うとともに、親機及び子機は送信しようとするデータの各ビットを第１のパルス幅又は第２のパルス幅にパルス幅変調して信号線に送出する通信システムにおいて、中継増幅器は、受信したデータの各ビットのパルス幅を計測すると共に、前記計測したパルス幅が第１のパルス幅又は第２のパルス幅に一致するビットのうち最も上位のビットに対し、そのパルス幅を第３のパルス幅だけ短縮させ上記第１又は第２のパルス幅と異なるようにしてから当該データを伝送線に送出することを特徴とする通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、１乃至複数の子機を信号線にて親機に直接あるいは中継増幅機を介してバス接続（マルチドロップ接続）してなり、親機と各子機との間で信号線を介して通信を行う通信システムに関するものである。
【０００２】
【従来の技術】
従来の通信システムの構成例を図７に示す。この従来システムでは、親機Ｍに対して信号線Ｌｓにより複数の子機Ｓをバス接続（マルチドロップ接続）している。また、親機Ｍから子機Ｓまでの距離に比例して信号線Ｌｓの長さが長くなり信号線Ｌｓを伝送する信号の波形が鈍ったり、あるいは信号が減衰して親機Ｍと子機Ｓの間の通信が困難になることを避けるため、信号を増幅する中継増幅機Ｔを信号線Ｌｓの途中に接続している。複数の子機Ｓには個別にアドレスが設定され、親機Ｍはそれらのアドレスを用いて各子機Ｓを個別に認識する。この通信システムは、例えば何れかの子機Ｓにて制御対象とモードデータを親機Ｍに送信し、親機Ｍがモードデータに沿って制御対象を制御する処理を実行するものである。
【０００３】
中継増幅機Ｔは、図８に示すように親機Ｍからの送信信号の受信と子機Ｓからの返信信号の増幅送出を行なう１次側信号送受信回路Ｔ１１と、子機Ｓからの返信信号の受信と親機Ｍからの送信信号の増幅送出を行なう２次側信号送受信回路Ｔ１２と、１次側信号送受信回路Ｔ１１で受信した親機Ｍからの送信信号のフォーマットが正当なものであるか否かを判断し、正当なものであれば２次側信号送受信回路Ｔ１２に送信信号を送出する送信信号フォーマット判断処理部Ｔ１０と、２次側信号送受信回路Ｔ１２で受信した子機Ｓからの返信信号のフォーマットが正当なものであるか否かを判断し、正当なものであれば１次側信号送受信回路Ｔ１１に返信信号を送出する返信信号フォーマット判断処理部Ｔ１３とを備えている。
【０００４】
子機Ｓは、図９に示すように親機Ｍからの送信信号の受信と返信信号の送出を行なう信号送受信回路Ｓ１と、使用者から制御内容と制御対象のアドレスの入力を受けるための制御内容入力回路Ｓ２と、制御内容入力回路Ｓ２からの入力内容に応じた親機Ｍへの返信信号を作成して信号送受信回路Ｓ１へ送出する信号変換処理部Ｓ３とを備える。
【０００５】
一方図示は省略しているが、親機ＭはＣＰＵや信号送受信回路等のハードウェアを具備し、上記ＣＰＵにおいては、子機Ｓから受信した返信信号のパルス幅を測定し、返信信号が正当であるか否かを判断する処理、返信信号が正当な場合に返信信号の内容を解釈する処理、返信信号の解釈結果に基づいて返信を行なった子機Ｓの探索ポーリングを行なう処理、返信信号の解釈結果に基づいてモードデタに応じた制御を行なう処理、返信信号が不当な場合に返信信号の再送信を要求する処理を実行するものである。
【０００６】
上記従来例の動作を簡単に説明する。親機Ｍは信号線Ｌｓに対して、所定のフォーマットの伝送信号を送出する。この伝送信号は、例えば、図１１に示すように信号送出開始を示すスタートパルス、子機Ｓを格別に呼び出すためのアドレスデータ、伝送信号の制御内容（モード）を示すモードデータ、親機Ｍによって子機Ｓを制御したりあるいは制御対象を制御するための制御データ、伝送誤りを検出するためのチェックサム、子機Ｓからの返信信号を受信するタイムスロットである返信信号待機期間、信号送出終了を示すエンドパルスよりなる双極性の時分割多重信号であり、パルス幅変調によってデータが伝送されるようになっている。各子機Ｓでは、信号線Ｌｓを介して受信した伝送信号により伝送されたアドレスデータが自己のアドレスに一致すると、伝送信号から制御データを取り込むとともに、伝送信号の返信信号待機期間に信号線Ｌｓを適当な低インピーダンスを介して短絡することによる電流モード信号として返信信号を親機Ｍに返信する。
【０００７】
親機Ｍから所望の子機Ｓにデータを伝送する場合には、モードデータを制御モードとし、子機Ｓのアドレスをアドレスデータとする伝送信号を信号線Ｌｓに送出すれば、アドレスデータに一致する子機Ｓが制御データを受け取り、返信信号待機期間に返信信号（返信データ）を返信する。親機Ｍでは送出した制御データと返信信号待機期間に受信した制御データとの関係によって制御データが所望の子機Ｓに伝送されたことを確認することができる。子機Ｓは受け取った制御データに従って制御内容入力回路Ｓ２で入力された制御内容と制御対象のアドレスのデータを親機Ｍに返信する。あるいは、図示しない子機においては受け取った制御データに従って制御対象をモードデータに応じて制御する。
【０００８】
一方、親機Ｍは常時はモードデータを常時ポーリングモードとしアドレスデータを周期的に変化させる伝送信号を一定時間間隔で送出する常時ポーリングを行っており、子機Ｓが制御内容入力回路Ｓ２により入力された制御内容と制御対象のアドレスのデータを親機Ｍに伝送しようとするときには、伝送信号の割込信号待機期間（スタートパルス）に同期させて割込信号を発生させる。このとき、子機Ｓでは割込フラグを設定して親機Ｍとの以後の通信に備える。親機Ｍは割込信号を受信すると、割込信号を発生した子機Ｓを探索する探索ポーリングを開始し、モードデータを探索ポーリングモードとした伝送信号を送出する。割込信号を発生した子機Ｓでは、伝送信号のモードデータが探索ポーリングモードとなっている場合、返信信号待機期間に自己のアドレス及び上記データを信号返送期間に親機Ｍに返送する。そして、親機Ｍは割込信号を発生した子機Ｓのアドレスとその制御内容（制御対象のアドレス及び制御内容）を受理すると、割込信号を発生した子機Ｓのアドレスを指定し且つ割込リセットを指示する伝送信号を送信し、子機Ｓの割込フラグをリセットする。
【０００９】
【発明が解決しようとする課題】
ところで、上記従来例ではパルス幅変調によってデータを伝送しており、親機Ｍでは子機Ｓからの返信内容を各パルスのパルス幅に基づいて解釈するため、パルス幅が規定範囲であればその伝送信号が正常である判断し、パルス幅が規定範囲を外れる場合に再度同一内容の伝送信号を返信するように子機Ｓに要求する。ここで、中継増幅機Ｔで行われる伝送信号の内部処理によって信号の伝達に遅延が生じる。例えば、親機Ｍからの返信要求に対する子機Ｓからの返信信号に２種類のパルス幅Ｔｓｈｏｒｔ（以下、ＴＳ），Ｔｌｏｎｇ（以下、ＴＬ）（ＴＳ＜ＴＬ）のパルスが含まれ、中継増幅機Ｔにおける遅延時間をＤｂとすると、図１１（ａ）に示すように中継増幅機Ｔを介さずに親機Ｍと直接接続されている子機Ｓからの返信信号に対して、中継増幅機Ｔを介して親機Ｍと接続されている子機Ｓからの返信信号には図１１（ｂ）に示すように遅延時間Ｄｂによる遅れが生じることになる。ここで、複数の子機Ｓ（例えば、親機Ｍに直接接続された子機Ｓと中継増幅機Ｔを介して親機Ｍに接続された子機Ｓの２つの子機Ｓ）が略同時に割込信号を発生した場合を考える。親機Ｍからの探索ポーリングに対して、割込信号を発生した２つの子機Ｓがそれぞれ自己のアドレスを含む返信信号を親機Ｍに返信したとき、中継増幅機Ｔを介して親機Ｍに接続された子機Ｓからの返信信号（図１１（ｂ）参照）は、親機Ｍに到達した時点で中継増幅機Ｔを経由することによる遅延時間Ｄｂを含んだまま、親機Ｍに直接接続された子機Ｓからの返信信号（図１１（ａ）参照）に重畳される。このため、親機Ｍでは、図１１（ｃ）に示すようにパルス幅がそれぞれＴＳ＋Ｄｂ，ＴＬ＋Ｄｂとなった返信信号を受信することとなり、これらのパルス幅が親機Ｍで認識する信号の規定範囲を超えている場合には伝送異常又は返信内容に対する誤った解釈を与えることになる。特に、このような傾向は信号線Ｌｓに接続される中継増幅機Ｔの数が増加するほどに顕著となる。
【００１０】
これに対しては従来では、子機Ｓからの返信信号の内容に応じた優先順位を設定することで同時に通信を行う子機Ｓを１つに限定し、上述のような不具合の発生を防いでいたが、複数の子機Ｓからの返信信号の内容が同一であった場合には優先順位も同一となり、親機Ｍと１つの子機Ｓとの間で通信のコネクションを確立することが困難となっていた。但し、複数の子機Ｓにおいて制御内容入力回路Ｓ２から同一の制御内容と制御対象のアドレスのデータが同時に入力されることは極めて希であり、そのような状況が発生した場合でも再度制御内容入力回路Ｓ２から入力することで親機Ｍと各子機Ｓとの通信を異なるタイミングで行わせることが可能であった。
【００１１】
しかしながら、伝送路の利用率が非常に高くなるような状況においては、同時に複数の子機Ｓから同一の返信信号が送信された場合には返信信号の重畳が発生する可能性が高くなるため、使用による再度の入力操作を必要とする頻度も高くなってしまう。
【００１２】
本発明は上記事情に鑑みて為されたものであり、その目的とするところは、複数の子機から親機へ同時に同一の返信信号が返信される場合に返信信号の誤認識を回避して不具合の発生を防ぐことができる通信システムを提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために本発明の通信システムは、以下の構成を備える。すなわち、請求項１の発明では、個別のアドレスを有する複数の子機が信号線を介して親機に直接接続されるか、または信号線を伝送する通信信号を増幅する１または複数の中継増幅機を介して接続され、親機は、子機からの要求に応じて子機とのコネクションを確立して通信を行うとともに、親機と各子機との間でパルス幅変調によりデータを通信する通信システムにおいて、前記中継増幅器は、前記親機と当該中継増幅器との間に接続された中継増幅器の台数に応じて、前記データの少なくとも一部のパルスのパルス幅を所定の幅だけ短縮すると共に、パルス幅が短縮された前記パルスを参照して、前記台数を算出する。
【００１４】
請求項２の発明では、個別のアドレスを有する複数の子機が信号線を介して親機に直接接続されるか、または信号線を伝送する通信信号を増幅する１または複数の中継増幅機を介して接続され、親機は、子機からの要求に応じて子機とのコネクションを確立して通信を行うとともに、親機及び子機は送信しようとするデータの各ビットを第１のパルス幅又は第２のパルス幅にパルス幅変調して信号線に送出する通信システムにおいて、中継増幅器は、受信したデータの各ビットのパルス幅を計測すると共に、前記計測したパルス幅が第１のパルス幅又は第２のパルス幅に一致するビットのうち最も上位のビットに対し、そのパルス幅を第３のパルス幅だけ短縮させ上記第１又は第２のパルス幅と異なるようにしてから当該データを伝送線に送出する。
【００１５】
【発明の実施の形態】
本発明に係わる通信システムの実施の形態を、以下に説明する。まず、図１に本実施形態のシステム構成図を示す。子機Ｓ１〜Ｓ４が信号線Ｌｓにより親機Ｍに直接接続され、親機Ｍから見て子機Ｓ１，Ｓ２の後段には中継増幅機Ｔ１を介して子機Ｓ５〜Ｓ８が接続され、さらに親機Ｍから見て子機Ｓ５〜Ｓ８の後段には中継増幅機Ｔ３を介して子機Ｓ１１，Ｓ１２が接続されている。一方、親機Ｍから見て子機Ｓ３，Ｓ４の後段には中継増幅機Ｔ２を介して子機Ｓ９，Ｓ１０が接続され、さらに親機Ｍから見て子機Ｓ９，Ｓ１０の後段には中継増幅機Ｔ４を介して子機Ｓ１３〜Ｓ１６が接続されている。なお、本実施形態における親機Ｍ及び中継増幅機Ｔ１〜Ｔ４の構成並びにシステム全体の基本的な動作は従来例と共通であり、共通する構成要素には同一の符号を付して図示並びに説明は省略する。なお、本実施の形態では、中継増幅器は通信システム内に４台まで直列接続を許されているものとする。
【００１６】
本実施形態における中継増幅機Ｔ１〜Ｔ４は図２に示すような構成を有しており、ＣＰＵ１０と、１次側に接続された信号線Ｌｓからの送信信号を変換してＣＰＵ１０へ送るとともにＣＰＵ１０からの返信信号をパルス幅変調された信号に変換して信号線Ｌｓに送出する１次側送受信回路１１と、２次側に接続された信号線Ｌｓからの返信信号を変換してＣＰＵ１０へ送るとともにＣＰＵ１０からの送信信号をパルス幅変調された信号に変換して信号線Ｌｓに送出する２次側送受信回路１２と、送信信号が経由してきた中継増幅器の台数である経由数、ＣＰＵ１０で算出したチェックサム、送信信号の正当性、並びに同一の送信信号伝送に対するリトライ回数を記憶するメモリ部１３とを備える。
【００１７】
ここで、ＣＰＵ１０はＲＯＭ又はＲＡＭに予め記憶しているプログラムを実行することにより、１次側送受信回路１１からの送信信号を解析する処理、送信信号からその信号のチェックサムを算出する処理、送信信号からその正当性を判断する処理、送信信号から親機Ｍと自身との間に存在する他の中継増幅器の個数を算出する処理、送信信号からその送信信号のリトライ回数をカウントする処理、送信信号解析結果と算出したチェックサムに基づいて送信信号を生成し２次側送受信回路１２に対して送出する処理、２次側送受信回路１２からの返信信号を解析する処理、メモリ部１３に記憶している送信信号の正当性に基づいて２次側からの返信信号を１次側に送出する処理、メモリ部１３に記憶している同一の送信信号伝送に対するリトライ回数に基づいて返信信号を生成し１次側送受信回路１１に対して送出する処理等を行うものである。ここで、本実施形態における親機Ｍから送信信号（伝送信号）のパルス幅、各子機Ｓ１〜Ｓ１６からの返信信号のパルス幅、並びに中継増幅機Ｔ１〜Ｔ４における遅延時間Ｄｂを図３のように定める。すなわち、親機Ｍからの送信信号で「０」パルスのパルス幅をＴｐ０、「１」パルスのパルス幅をＴｐ１、子機Ｓ１〜Ｓ１６からの返信信号で「０」パルスのパルス幅をＴｃ０、「１」パルスのパルス幅をＴｃ１、返信信号「０」パルスを親機Ｍが正しく認識できる、許容パルス幅は、Ｔｃ０−Ｗ０以上で、Ｔｃ０＋Ｗ０未満、返信信号「１」パルスを親機Ｍが正しく認識できる、許容パルス幅は、Ｔｃ１−Ｗ１以上で、Ｔｃ１−Ｗ１未満としている。また、中継増幅器Ｔ１〜Ｔ４で遅延される時間はＤｂとしている。
【００１８】
また、子機Ｓ１〜Ｓ１６は、図４に示すような構成を有しており、使用者から制御内容と制御対象のアドレスの入力を受けるための制御内容入力回路２と、自機の製造番号（ＩＤ）、制御対象のアドレスと制御内容、並びに通信のリトライ回数を記憶するメモリ部４と、ＣＰＵ５と、信号線Ｌｓを介して受信した送信信号を変換してＣＰＵ５へ送るとともにＣＰＵ５からの返信信号を変換して信号線Ｌｓに送出する信号送受信回路６とを備える。ここで、ＣＰＵ５はＲＯＭ又はＲＡＭに予め記憶しているプログラムを実行することにより、親機Ｍからの送信信号を解析する処理、制御内容入力回路２から入力された内容に応じて制御対象アドレスを判断する処理、上記内容に応じて親機Ｍに対する返信信号を作成する処理、メモリ部４に記憶されている自機の製造ＩＤに基づいて割込信号（親機Ｍとの通信のコネクション確立要求）の送信開始タイミングを算出する処理等を行うものである。
【００１９】
次に本実施形態の動作を簡単に説明する。詳細な説明は後述する。なお、図５に示すように、本実施の形態においては、親機Ｍからの送信信号は、その前後に同期用のパルスを含み、制御内容等を示したパルス列の最後に、送信信号の正当性を示すチェックサムを含む構成になっているものである。各子機Ｓ１〜Ｓ１６は、親機Ｍからの送信信号を直接、あるいは中継増幅器を介して間接的に受信した場合、アドレスデータ、モードデータ、制御データの各パルス幅を計測して送信信号のデータを解析する。チェックサムはアドレスデータ、モードデータ、制御データの各４ｂｉｔデータと加算することで、その和が一定の値、例えば、４ｂｉｔデータで「１１１１」になるように決定された決定されたデータである。各子機Ｓ１〜Ｓ１６は、受信した送信信号の正当性をチェックサムにより判断し、送信信号が正当であれば、その信号で示されたデータを採用し、送信信号が不当であれば、その信号で示されたデータは破棄するものである。
【００２０】
次に、本通信システムの動作を、中継増幅器を中心に詳細に説明する。図１に示す通信システムが起動されると、親機Ｍは、自身及び信号線Ｌｓに接続された各子機Ｓ１〜Ｓ１６に対して、中継増幅器の経由数を決定する等の初期状態を設定するために初期化処理を実施する。このとき、親機Ｍは、初期化処理を実施する処理時間を確保しつつ、各子機Ｓ１〜Ｓ１６との通信の同期を維持するために、無制御信号を送信する。無制御信号は、モードデータに無制御信号であることを示すデータが保持されており、アドレスデータ、制御データは固定値、例えば４ｂｉｔデータで「００００」とする。また、各子機Ｓ１〜Ｓ１６は、受信した信号が無制御信号であると判断した場合は、その信号に対して返信を行わないようにされている。
【００２１】
中継増幅器Ｔ１〜Ｔ４は、１次側から通信信号を受信すると、信号を２次側に送出するとともに、通信信号のうちモードデータを解析する。解析した結果、信号が無制御信号であることが判明すると、制御データのパルス幅を上位ビットから計測する。その結果、第１ビットのパルス幅がＴｐ０±ＳＥ（ＳＥは、送信信号において、予め決定された許容誤差値）の範囲内であった場合は、自身の１次側に中継増幅器が存在せず、直接親機Ｍに接続されていると判断し、経由数を０として、メモリ１３に記憶する。また制御データの第１ｂｉｔがＴｐ０−Ｄｂ±ＳＥの範囲内に収まっており、第２ｂｉｔがＴｐ０±ＳＥの範囲内であった場合は、自身の１次側に中継増幅器が１つだけ存在すると判断し、経由数を１とし、メモリ１３に記憶する。このようにして、経由数を判断していく。ここで、例えば、経由数が１である場合には、第１ｂｉｔのパルス幅をそのまま２次側に送出し、第２ｂｉｔを送出する際、開始エッジを検出したら２次側の送出信号レベルを変化させて、タイマカウントを開始し、Ｔｐ０−Ｄｂだけ経過した時点で２次側への送出信号レベルを再度変化させることで、第２ｂｉｔ目の短縮を行うものである。第３ｂｉｔ目以降については、そのままのパルス幅として送出する。これにより、中継増幅器を１台経由するごとに、制御データが上位ｂｉｔから順に短縮されるので、送信信号を受信した中継増幅器は、制御データのパルス幅を上位ｂｉｔから順に計測することで、自身の１次側に何台の中継増幅器が接続されているかが算出できるものである。このときの信号を、図５に示す。
このようにして、各中継増幅器で、制御データの各ｂｉｔのパルス幅の短縮を行うものである。
【００２２】
以上をまとめると、通信システム内で無制御信号が送信されているとき、その制御データ部の第ｎｂｉｔまでがＴｐ０−Ｄｂ±ＳＥの範囲内であり、第ｎ＋１ｂｉｔがＴｐ０±ＳＥの範囲内であった場合には、その信号を受信した中継増幅器の１次側には、ｎ台の中継増幅器が存在することになり、そのときの経由数はｎとなり、この値をメモリ１３に記憶するものである。以上が、経由数を決定するために無制御信号を送出した場合の中継増幅器の動作である。なお、上記の動作においては、中継増幅器Ｔ１〜Ｔ４が通信信号の制御データのパルス幅を計測することで、自身の１次側に接続された中継増幅器の台数、すなわち経由数を算出したが、これは、使用者が、それぞれの中継増幅器に、経由数を入力してもよい。
【００２３】
次に、通常動作時における通信システムについて、中継増幅器を中心に動作を説明する。親機Ｍは、起動時においては、初期化処理を完了するまで、無制御信号を送信していたが、初期化処理が完了すると、通常動作時のポーリング用信号を送信する。ポーリング用信号は、図５に示す無制御信号と構成は同じであるが、アドレスデータ、モードデータ、制御データが固定値ではなく、制御対象を制御するために必要なデータ値で構成されるものである。各増幅器Ｓ１〜Ｓ１６は、初期化処理により経由数が決定した状態で、ポーリング用信号を受信すると、アドレスデータ、モードデータ、制御データを解析し、制御データを受信した時点で、チェックサムの値を算出する。その結果、チェックサムの値が、受信した信号のチェックサムの値と同じあれば、その信号は正当な信号であると判断し、２次側へ送信するのであるが、ノイズ等により、信号が変わってしまった場合は、自ら算出したチェックサムの値と、受信したチェックサムの値が異なってしまうので、その信号は不当なものと判断する。
【００２４】
受信した信号が正当な信号である場合、中継増幅器Ｔ１〜Ｔ４は、アドレスデータ、モードデータ、制御データを、２次側へ送信するとともに、メモリ１３から、経由数を読み出し、式１で示す式により、チェックサムのパルス幅を決定する。ただし、０値に対応するパルス幅をＴｒＳ、１値に対応するパルス幅をＴｒＬとしている。
【００２５】
【式１】
0004013496.tif 000002
【００２６】
式１に基づいて、チェックサムのパルスを決定することで、各中継増幅器が自身の経由数に対応した遅延時間を相殺することができる。
【００２７】
このようにして、遅延時間の相殺された信号を２次側に接続された子機に送信するのであるが、次に、信号を受信した各子機Ｓ１〜Ｓ１６の説明を行う。各子機は、ポーリング用信号を受信したら、モードデータに応じて、返信の必要があれば、親機Ｍに返信する。ここで、返信信号の送信タイミングは、返信信号待機期間に入った時点から一定時間経過した時点であるように設定されている。各中継増幅器Ｔ１〜Ｔ４から２次側に増幅送信されたポーリング用信号の返信信号待機期間の開始時点は、一致しているので、通信システム全体において、各子機Ｓ１〜Ｓ１６は、略同時に返信信号を送信することになる。親機Ｍに直接接続されている子機Ｓ１〜Ｓ４において、もし、ノイズ等の原因で、親機Ｍから送信されたポーリング用信号が不当なものになっていた場合、チェックサムにより、そのポーリング用信号が不当なものであると判断されるので、信号の内容が子機からの返信を必要とするものであっても、返信を行わないで、その信号を破棄するものである。
【００２８】
中継増幅器Ｔ１〜Ｔ４は、２次側への増幅送信及び、１次側からの信号の受信を終えた時点で、２次側に接続されている子機あるいは中継増幅器からの返信信号を待つ。各中継中継器Ｔ１〜Ｔ４は、１次側からのポーリング用信号を正当なものと判断した場合は、２次側から受信した返信信号をそのまま１次側へ増幅送信する。不当な信号と判断した場合は、２次側から受信した返信信号を１次側へ送信せず、破棄する。これにより、中継増幅器Ｔ１〜Ｔ４を経由して接続されている子機が、本来は不当であるポーリング用信号を受信しているにも関わらず、返信を実施している場合であっても、中継増幅器Ｔ１〜Ｔ４により返信信号が親機Ｍに到達するのを防ぐことができる。
【００２９】
返信信号のパルス幅は、親機Ｍに到達した時点では、中継増幅器Ｔ１〜Ｔ４を経由したことによる遅延時間が、各中継増幅器Ｔ１〜Ｔ４で相殺されているため、親機Ｍが信号を認識できる範囲内に収まるものである。図６（ａ）は、親機Ｍが送信した通信信号、図６（ｂ）は、中継増幅器Ｔ３及び中継増幅器Ｔ４が、１次側から受信した信号、図６（ｃ）は、中継増幅器Ｔ３及び中継増幅器Ｔ４が、２次側へ送信する信号を示す。図６（ａ）に示す信号のスタートパルスに対し、図６（ｂ）に示す信号のスタートパルスは、Ｄｂだけ遅れており、図（ｃ）に示す信号のスタートパルスは、さらにＤｂだけ遅れている。しかし、これら３つの信号のエンドパルスの送信終了時刻は同じになっている。したがって、子機Ｓ１〜Ｓ１６からの返信信号を受信した親機は、信号を正しく受信することができる。
【００３０】
本実施の形態により、親機に直接もしくは、中継増幅器を経由して接続された子機が同時に返信する場合においても、返信信号が親機Ｍに到達する時点で、返信信号を正確に認識することができる。
【００３１】
以上、本発明の好適な実施の形態を説明したが、本発明はこの実施の形態に限らず、種々の形態で実施することができる。
【００３２】
【発明の効果】
上記のように本発明の請求項１に係る通信システムによれば、通信信号のパルス幅を計測することで、自身の１次側に中継増幅器が何台接続されているかを中継増幅器が判断することができる。
【００３３】
また、請求項２の発明によれば、中継増幅機から見て信号線の親機と反対側に接続されている子機が、信号線の親機側に接続されている子機よりも早いタイミングで通信信号を送信することが可能であり、親機に到達した時点における両子機からの通信信号が遅延時間を相殺した形で重複されるために親機においては子機からの通信信号のデータの内容を正しく識別することができる。
【図面の簡単な説明】
【図１】本発明に係わる通信システムの実施の形態を示す図である
【図２】上記通信システムに係わる中継増幅器の構成を示す図である
【図３】上記通信システムに係わる通信信号のパルス幅を示す図である
【図４】上記通信システムに係わる子機の構成を示す図である
【図５】上記通信システムに係わる短縮された通信信号を示す図である
【式１】上記通信システムに係わるチェックサムのパルス幅の算出式である
【図６】上記通信システムに係わる通信信号の伝達タイミングを示す図である
【図７】従来の通信システムを示す図である
【図８】上記通信システムに係わる中継増幅器の構成を示す図である
【図９】上記通信システムに係わる子機の構成を示す図である
【図１０】上記通信システムに係わる通信信号のフォーマットを示す図である
【図１１】上記通信システムに係わる通信信号の伝達タイミングを示す図である
【符号の説明】
Ｔ１    中継増幅器
Ｔ２    中継増幅器
Ｔ３    中継増幅器
Ｔ４    中継増幅器
Ｍ      親機
Ｓ１    子機
Ｓ２    子機
Ｓ３    子機
Ｓ４    子機
Ｓ５    子機
Ｓ６    子機
Ｓ７    子機
Ｓ８    子機
Ｓ９    子機
Ｓ１０    子機
Ｓ１１    子機
Ｓ１２    子機
Ｓ１３    子機
Ｓ１４    子機
Ｓ１５    子機
Ｓ１６    子機
Ｌｓ      信号線
１０      ＣＰＵ
【図１】
0004013496.tif 000003
【図２】
0004013496.tif 000004
【図３】
0004013496.tif 000005
【図４】
0004013496.tif 000006
【図５】
0004013496.tif 000007
【図６】
0004013496.tif 000008
【図７】
0004013496.tif 000009
【図８】
0004013496.tif 000010
【図９】
0004013496.tif 000011
【図１０】
0004013496.tif 000012
【図１１】
0004013496.tif 000013