(57)【特許請求の範囲】
【請求項１】
各々複数のバンクよりなり、リフレッシュ命令に応答して次にリフレッシュされるバンクのアドレス及びリフレッシュされるワードラインのアドレスを第１リフレッシュバンクアドレス及びリフレッシュローアドレスとして生成し、前記第１リフレッシュバンクアドレス及び前記リフレッシュローアドレスに対応するバンクのワードラインをリフレッシュする複数の半導体メモリ装置と、
前記複数の半導体メモリ装置にリフレッシュ命令を発生し、前記リフレッシュ命令に応答して前記第１リフレッシュバンクアドレスと同じアドレスの第２リフレッシュバンクアドレスを生成するメモリコントローラとを含むことを特徴とする半導体メモリシステム。
【請求項２】
前記メモリコントローラは前記第２リフレッシュバンクアドレスに基づいて、リフレッシュされないバンクの動作制御のための命令を前記複数の半導体メモリ装置に印加することを特徴とする請求項１に記載の半導体メモリシステム。
【請求項３】
前記複数の半導体メモリ装置の各々は、
前記リフレッシュ命令に応答して前記第１リフレッシュバンクアドレスを生成し、前記第１リフレッシュバンクアドレスが最終アドレスに到達した場合、前記リフレッシュ命令に応答して前記第１リフレッシュバンクアドレスを初期アドレスに初期化すると同時に前記リフレッシュローアドレスを生成することを特徴とする請求項１に記載の半導体メモリシステム。
【請求項４】
前記メモリコントローラは、
第１カウント信号に応答して前記第２リフレッシュバンクアドレスを発生する第１バンクアドレス発生部と、
前記リフレッシュ命令に応答してイネーブルされる前記第１カウント信号を発生するとともに、前記第２リフレッシュバンクアドレスを参照して前記多数の半導体メモリ装置に前記リフレッシュされないバンクの動作制御のための命令を印加する第１制御部とを含むことを特徴とする請求項１に記載の半導体メモリシステム。
【請求項５】
前記第１制御部は前記半導体メモリ装置にセルフリフレッシュ命令及びセルフリフレッシュ終了命令を発生し、前記セルフリフレッシュ終了命令に応答して前記第２リフレッシュバンクアドレスを初期アドレスに初期化する第１リセット信号を前記第１バンクアドレス発生部に発生し、
前記複数のメモリ装置の各々は、前記セルフリフレッシュ命令が印加されれば所定周期で前記第１リフレッシュバンクアドレスを発生し、前記第１リセット信号に応答して前記第１リフレッシュバンクアドレスを前記初期アドレスに初期化することを特徴とする請求項４に記載の半導体メモリシステム。
【請求項６】
前記複数の半導体メモリ装置の各々は、
第２カウント信号に応答して前記第１リフレッシュバンクアドレスを発生し、前記第２カウント信号に応答して前記第１リフレッシュバンクアドレスが前記最終アドレスから前記初期アドレスに初期化されればイネーブルされる第３カウント信号を発生する第２バンクアドレス発生部と、
前記第３カウント信号に応答して前記リフレッシュローアドレスを発生するローアドレス発生部と、
前記リフレッシュ命令に応答してイネーブルされる前記第２カウント信号を発生し、前記第１リフレッシュバンクアドレス及び前記リフレッシュローアドレスに該当するバンクのワードラインをリフレッシュし、前記メモリコントローラから印加される命令によってリフレッシュを遂行しない他のバンクの動作を制御する第２制御部とを含むことを特徴とする請求項１に記載の半導体メモリシステム。
【請求項７】
前記第２制御部は前記メモリコントローラから印加される前記セルフリフレッシュ命令に応答して所定の周期で前記第２カウント信号を提供し、前記セルフリフレッシュ終了命令が印加されれば前記第１リフレッシュバンクアドレスを前記初期アドレスに初期化させることを特徴とする請求項６に記載の半導体メモリシステム。
【請求項８】
前記複数のバンクは２つ以上のグループに分割され、前記第１及び第２リフレッシュバンクアドレスは前記グループのバンクをアクセスするためのアドレスであることを特徴とする請求項１に記載の半導体メモリシステム。
【請求項９】
各々複数のバンク及びメモリコントローラを具備する半導体メモリ装置のリフレッシュ方法において、
（ａ）前記メモリコントローラからリフレッシュ命令が発生すると、リフレッシュしようとするバンクのアドレスを前記メモリコントローラは第１リフレッシュバンクアドレスとして、前記半導体メモリ装置は第２リフレッシュバンクアドレスとして各々生成するステップと、
（ｂ）前記半導体メモリ装置は前記第２リフレッシュバンクアドレスに対応するバンクをリフレッシュするステップを有することを特徴とする半導体メモリ装置のリフレッシュ方法。
【請求項１０】
前記メモリコントローラは、前記第１リフレッシュバンクアドレスを参照して、現在リフレッシュが行われていないバンクに、リフレッシュ命令ではない制御命令を印加するステップをさらに含むことを特徴とする請求項９に記載の半導体メモリ装置のリフレッシュ方法。
【請求項１１】
前記メモリコントローラが前記半導体メモリ装置にセルフリフレッシュ命令を印加すると、前記半導体メモリ装置が前記第２リフレッシュバンクアドレスを所定周期で生成するステップと、
前記メモリコントローラが前記半導体メモリ装置にセルフリフレッシュ終了命令を印加すると、前記メモリコントローラは前記第１リフレッシュバンクアドレスを、前記半導体メモリ装置は前記第２リフレッシュバンクアドレスを各々初期化するステップとをさらに含むことを特徴とする請求項９に記載の半導体メモリ装置のリフレッシュ方法。
【請求項１２】
各々複数のバンクを具備する複数の半導体メモリ装置と前記半導体メモリ装置を制御するメモリコントローラとを具備し、前記メモリコントローラと前記半導体メモリ装置の各々は前記メモリコントローラで発生するリフレッシュ命令に応答してリフレッシュしようとするバンクのアドレスを示すリフレッシュバンクアドレスを生成するメモリシステムにおける、前記半導体メモリ装置のリフレッシュ方法において、
（ａ）前記リフレッシュバンクアドレスとリフレッシュしようとするリフレッシュローアドレスに該当するバンクのワードラインをリフレッシュするステップと、
（ｂ）最終アドレスに対応するバンクがリフレッシュされるかどうかを判断するステップと、
（ｃ）前記ステップ（ｂ）で前記最終アドレスのバンクがまだリフレッシュされていなければ、前記リフレッシュ命令に応答して次にリフレッシュするリフレッシュバンクアドレスを生成して前記ステップ（ａ）に進行するステップと、
（ｄ）前記ステップ（ｂ）で前記最終アドレスのバンクがリフレッシュされていれば、最終ローアドレスがリフレッシュされたかどうかを判断するステップと、
（ｅ）前記ステップ（ｄ）で前記最終ローアドレスがリフレッシュされていなければ、前記リフレッシュ命令に応答して前記リフレッシュバンクアドレスを前記初期アドレスに初期化して前記ステップ（ａ）に進行するステップと、
（ｆ）前記ステップ（ｄ）で前記最終ローアドレスがリフレッシュされたと判断されれば、前記リフレッシュ命令に応答して前記リフレッシュバンクアドレスを前記初期アドレスに、前記リフレッシュローアドレスを前記初期ローアドレスに初期化して前記ステップ（ａ）に進行するステップとよりなることを特徴とするリフレッシュ方法。
【請求項１３】
前記複数のバンクは２つ以上のグループに分割され、、前記リフレッシュバンクアドレスは前記グループのバンクをアクセスするためのアドレスであることを特徴とする請求項１２に記載のリフレッシュ方法。
【請求項１４】
前記メモリコントローラは前記リフレッシュバンクアドレスを参照して、リフレッシュが行われないバンクの動作制御命令を前記半導体メモリ装置に印加するステップをさらに含むことを特徴とする請求項１２に記載のリフレッシュ方法。
【請求項１５】
（ｇ）前記メモリコントローラからのセルフリフレッシュ命令によって、前記リフレッシュバンクアドレスと前記リフレッシュローアドレスとが示すバンクのワードラインをリフレッシュするステップと、
（ｈ）前記メモリコントローラから前記セルフリフレッシュ終了命令が印加されたかどうかを判断するステップと、
（ｉ）前記ステップ（ｈ）で前記セルフリフレッシュ終了命令が印加されていなければ、前記最終アドレスのバンクがリフレッシュされるかどうかを判断するステップと、
（ｊ）前記ステップ（ｉ）で前記最終アドレスのバンクがリフレッシュされていなければ、次にセルフリフレッシュするバンクのアドレスを前記リフレッシュバンクアドレスとして生成して前記ステップ（ｇ）に進行するステップと、
（ｋ）前記ステップ（ｉ）で前記最終アドレスのバンクがリフレッシュされたならば、最終ローアドレスがリフレッシュされたかどうかを判断するステップと、
（ｌ）前記ステップ（ｋ）で前記最終ローアドレスがリフレッシュされていなければ、前記リフレッシュバンクアドレスを前記初期アドレスに初期化し、セルフリフレッシュするローアドレスを前記リフレッシュローアドレスとして生成して前記ステップ（ｇ）に進行するステップと、
（ｍ）前記ステップ（ｋ）で前記最終ローアドレスがリフレッシュされたならば、前記リフレッシュバンクアドレスを前記初期アドレスに、前記リフレッシュローアドレスを前記初期ローアドレスに初期化して前記ステップ（ｇ）に進行するステップと、
（ｎ）前記ステップ（ｈ）で前記セルフリフレッシュ終了命令が発生したならば、前記リフレッシュバンクアドレスを前記初期アドレスに初期化するステップとをさらに含むことを特徴とする請求項１２に記載のリフレッシュ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体メモリシステムに係り、特に、半導体メモリ装置の利用効率を高めるメモリシステム及び前記半導体メモリ装置のリフレッシュ方法に関する。
【０００２】
【従来の技術】
及び
【発明が解決しようとする課題】
ＤＲＡＭはその特性上周期的にリフレッシュしなければならず、メモリ容量が大きくなるほどリフレッシュにかかる時間は延び、リフレッシュ中に半導体メモリ装置は他の動作を行えない。ここで、リフレッシュにかかる時間が延びるということは半導体メモリ装置が実行せねばならない全動作のうちリフレッシュが占める比重が大きくなるということである。すなわち、ＤＲＡＭの動作実行可能時間中にリフレッシュが占める時間の比重が大きくなり、したがってメモリの利用効率が落ちる。
【０００３】
例えば、１００ＭＨｚで動作し、ｔＲＦＣ＝７０ｎｓであり、リフレッシュ間隔が３２ｍｓであり、ページの大きさが１ＫＢｙｔｅである２５６ＭｂｉｔＳＤＲＡＭの場合、全体実行可能な時間のうちリフレッシュ命令が占める時間の比重は次の数式１のように求めうる。ここで、ｔＲＦＣはリフレッシュワードラインを活性化させ、プリチャージさせるのにかかる最小時間である。
数式１
２５６Ｍｂｉｔ／１ＫＢｙｔｅ＊（７０ｎｓ／３２ｍｓ）＊１００＝７.１６８％
【０００４】
また、１００ＭＨｚで動作し、ｔＲＦＣ＝７０ｎｓであり、リフレッシュ間隔が３２ｍｓであり、ページの大きさが４ＫＢｙｔｅである４Ｇｂｉｔ  ＳＤＲＡＭの場合、全体実行可能な時間のうちリフレッシュ命令が占める時間の比重は次の数式２のように求めうる。
数式２
４Ｇｂｉｔ／４ＫＢｙｔｅ＊（７０ｎｓ／３２ｍｓ）＊１００＝２８.６７２％数式１及び２を参照すれば、半導体メモリ装置のメモリ容量が大きくなるほどリフレッシュに割当てられる時間が延びることが分かる。
【０００５】
また、現在のＳＤＲＡＭの場合、リフレッシュのためにあらゆるバンクをプリチャージせねばならないために、リフレッシュ前にアクセスされたバンクをリフレッシュ後に再びアクセスするためにはｔＲＦＣ＋ｔＲＡＣだけの遅延時間が必ず必要になる。ここで、ｔＲＡＣ(access time from row active command)はローアクティブコマンドが発生した後に該当ワードラインのメモリセルをアクセスするのにかかる時間である。
【０００６】
このように、リフレッシュに割当てられる時間が延びる問題点を解決するには、あるバンクがリフレッシュ動作以外の動作を行っている間に、他のバンクでリフレッシュを行うように構成されたＳＤＲＡＭを提供することであってもよい。しかし、ある特定バンクを選択的にリフレッシュするためには、リフレッシュ命令とともにリフレッシュしようとする特定のバンクのアドレスを与えねばならない。すなわち、リフレッシュ命令に、リフレッシュを行うバンクのアドレスを指示するアドレスフィールドを定義されねばならないため、リフレッシュ命令のビット効率が落ちる。
【０００７】
本発明の目的は、半導体メモリ装置が、リフレッシュ命令の他にリフレッシュを行うバンクのアドレスを与えることなく、いくつかの、例えば１つのバンクを選択的にリフレッシュ可能とすることで、半導体メモリ装置の利用効率を向上可能とする半導体メモリシステムを提供することにある。それにより、選択されたバンクでリフレッシュ動作を行っている間に、リフレッシュ動作を行っていない他のバンクに実質的に同時にアクセス可能となる。
【０００８】
本発明の別の目的は、半導体メモリ装置が、リフレッシュ命令の他にリフレッシュを行うバンクのアドレスを与えることなく、いくつかの、例えば１つのバンクを選択的にリフレッシュ可能な、半導体メモリシステム内の半導体メモリ装置のリフレッシュ方法を提供することにある。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明による半導体メモリシステムは、各々複数のバンクよりなり、リフレッシュ命令に応答して次にリフレッシュされるバンクのアドレス及びリフレッシュされるワードラインのアドレスを第１リフレッシュバンクアドレス及びリフレッシュローアドレスとして生成し、生成された第１リフレッシュバンクアドレス及び前記リフレッシュローアドレスに対応するバンクのワードラインをリフレッシュする複数の半導体メモリ装置と、複数の半導体メモリ装置にリフレッシュ命令を発生し、リフレッシュ命令に応答して第１リフレッシュバンクアドレスと同じアドレスの第２リフレッシュバンクアドレスを生成するメモリコントローラとを含む。
【００１０】
前記他の課題を解決するために、各々複数のバンクを具備する複数の半導体メモリ装置と半導体メモリ装置を制御するメモリコントローラを具備する半導体メモリ装置とで、半導体メモリ装置の本発明によるリフレッシュ方法は、メモリコントローラからリフレッシュ命令が発生すればリフレッシュしようとするバンクのアドレスを前記メモリコントローラは第１リフレッシュバンクアドレスとして、半導体メモリ装置は第２リフレッシュバンクアドレスとして各々生成するステップ（ａ）と、半導体メモリ装置は第２リフレッシュバンクアドレスに該当するバンクをリフレッシュするステップ（ｂ）とよりなる。
【００１１】
前記他の課題を解決するために、各々複数のバンクを具備する複数の半導体メモリ装置と半導体メモリ装置を制御するメモリコントローラとを具備し、前記メモリコントローラと前記半導体メモリ装置の各々はメモリコントローラで発生するリフレッシュ命令に応答してリフレッシュしようとするバンクのアドレスを示すリフレッシュバンクアドレスを生成するメモリシステムで、半導体メモリ装置の本発明によるリフレッシュ方法は、複数の半導体メモリ装置の各々は、リフレッシュバンクアドレスとリフレッシュしようとするリフレッシュローアドレスに該当するバンクのワードラインをリフレッシュする（ａ）ステップ、最終アドレスに対応するバンクがリフレッシュされるかどうかを判断する（ｂ）ステップと、ステップ（ｂ）で最終アドレスのバンクがまだリフレッシュされていなければ、リフレッシュ命令に応答して次にリフレッシュするリフレッシュバンクアドレスを生成してステップ（ａ）に進行する（ｃ）ステップと、ステップ（ｂ）で最終アドレスのバンクがリフレッシュされていれば、最終ローアドレスがリフレッシュされたかどうかを判断する（ｄ）ステップと、ステップ（ｄ）で最終ローアドレスがリフレッシュされていなければ、リフレッシュ命令に応答してリフレッシュバンクアドレスを初期アドレスに初期化してステップ（ａ）に進行する（ｅ）ステップと、ステップ（ｄ）で最終ローアドレスがリフレッシュされたと判断されれば、リフレッシュ命令に応答してリフレッシュバンクアドレスを初期アドレスに、リフレッシュローアドレスを初期ローアドレスに初期化してステップ（ａ）に進行する（ｆ）ステップとよりなる。
【００１２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明による半導体メモリの利用効率を高めるメモリシステム及び前記半導体メモリのリフレッシュ方法を添付した図面を参照して次のように説明する。
図１は、本発明の第１の実施形態に係る、半導体メモリの利用効率を高めるメモリシステムを概略的に示すブロック図である。
【００１３】
まず、図１に示された半導体メモリシステムはメモリコントローラ１０と複数の半導体メモリ装置１２、１４とがメモリバス１６を通じて連結されている。そして、半導体メモリ装置１２、１４各々のメモリ領域（図示せず）はｎ個のバンク（バンク１〜バンクｎ）よりなる。説明の便宜上、バンク１は最小バンクアドレスによりアクセスされ、バンクｎは最大バンクアドレスによりアクセスされると仮定するが、他のアドレスマッピングを利用することもある。
【００１４】
メモリコントローラ１０はメモリバス１６を通じて半導体メモリ装置１２、１４に制御命令を印加してメモリバス１６に連結された半導体メモリ装置１２、１４の動作を制御する。メモリコントローラ１０は半導体メモリ装置１２、１４の動作を制御する命令のうち、リフレッシュ命令を周期的に印加して半導体メモリ装置１２、１４をリフレッシュさせる。メモリコントローラ１０はリフレッシュ命令に応答して、半導体メモリ装置で次にリフレッシュされるバンクアドレスを第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１として内部的に生成する。メモリコントローラ１０は第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１を参照して半導体メモリ装置で次にリフレッシュするバンクのアドレスが分かり、リフレッシュしないバンクのアドレスも分かる。したがって、メモリコントローラ１０はリフレッシュしないバンクにリフレッシュ以外の動作制御のための命令を印加できる。一方、第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１はリフレッシュ命令に応答して開始アドレスから最終アドレスまで所定の順序で順次に発生する。ここで、開始アドレス及び最終アドレスはバンクをリフレッシュする順序によって決定される。例えば、最小バンクアドレスから最大バンクアドレスまで順次にリフレッシュさせる場合、開始アドレスは最小バンクアドレスとなり、最終アドレスは最大バンクアドレスとなる。
【００１５】
また、メモリコントローラ１０はメモリシステムがパワーオンされる時またはセルフリフレッシュ終了命令を発生する時に第１リセット信号ＲＳＴ１を発生し、第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１は第１リセット信号ＲＳＴ１に応答して開始アドレスに初期化される。望ましくは、メモリコントローラ１０は第１制御部３０及び第１バンクアドレス発生部３２を含んで構成される。
【００１６】
第１制御部３０は第１バンクアドレス発生部３２を初期化するための第１リセット信号ＲＳＴ１を発生する。第１制御部３０は半導体メモリシステムがパワーオンされる時またはセルフリフレッシュ終了命令を発生する時に第１リセット信号ＲＳＴ１を発生する。そして、第１制御部３０はリフレッシュ命令に応答してイネーブルされる第１カウント信号ＣＮＴ１を第１バンクアドレス発生部３２に発生する。また、第１制御部３０は第１バンクアドレス発生部３２から第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１を提供される。第１制御部３０は第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１を通じて半導体メモリ装置１２、１４で次にリフレッシュされるバンクがどのバンクであるかが分かる。したがって、第１制御部３０は半導体メモリ装置１２、１４でリフレッシュされないバンクにリフレッシュ以外の動作制御のための命令を印加できる。
【００１７】
第１バンクアドレス発生部３２は第１カウント信号ＣＮＴ１に応答して、開始アドレスから最終アドレスまで反復的に第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１を発生する。また、第１バンクアドレス発生部３２は第１リセット信号ＲＳＴ１に応答して開始アドレスに初期化される。例えば、第１バンクアドレス発生部３２が第１カウント信号ＣＮＴ１に応答してアップカウントされる第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１を発生すれば、第１カウンタ信号ＣＮＴ１に応答してバンク１、バンク２、バンク３、．．．、バンクｎ、バンク１、バンク２、．．．を示すアドレスが第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１はとして順次生成される。
【００１８】
前述したように、半導体メモリ装置１２、１４の各々はｎ個のバンクよりなり、メモリバス１６を通じてメモリコントローラ１０から印加される命令によって動作が制御される。半導体メモリ装置１２、１４の各々はメモリコントローラ１０からリフレッシュ命令が印加されれば、リフレッシュ命令に応答してリフレッシュを行うために用いられる第２リフレッシュバンクアドレスを内部的に発生させる。この時、半導体メモリ装置１２、１４はメモリコントローラ１０に同期して第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２を生成するので、第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２は第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１と同じ値を有する。
【００１９】
一方、半導体メモリ装置１２、１４はメモリコントローラ１０で生成され、バス１６を介して供給される第１リセット信号ＲＳＴ１に応答して、第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２を開始アドレスに初期化する。また、半導体メモリ装置１２、１４の各々で生成される第２リフレッシュバンクアドレスが最終アドレスであれば、リフレッシュするローアドレスの新しい値をリフレッシュローアドレスＲＯＷ＿ＡＤＤとして生成する。リフレッシュローアドレスＲＯＷ＿ＡＤＤは第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２が最終アドレスに到達したことに応答して、開始ローアドレスから最終ローアドレスまでの範囲のアドレスを、所定の順序で順次発生する。ここで、開始ローアドレス及び最終ローアドレスはワードラインをリフレッシュしようとする順序によって決定される。例えば、開始ローアドレスから最終ローアドレスの範囲のアドレスが、リフレッシュローアドレスＲＯＷ＿ＡＤＤとして順次生成される場合、開始ローアドレスは最小ローアドレスとなり、最終ローアドレスは最大ローアドレスとなる。
【００２０】
半導体メモリ装置１２、１４は第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２に該当するバンクでリフレッシュローアドレスＲＯＷ＿ＡＤＤに該当するワードラインをリフレッシュする。同時に、リフレッシュしない他のバンクは、例えばメモリコントローラ１０の制御によって他の動作を行える。望ましくは、半導体メモリ装置１２、１４の各々は第２制御部４０、ローアドレス発生部４２及び第２バンクアドレス発生部４４を含んで構成される。以下、説明の便宜のために半導体メモリ装置１２の構成及び動作を説明し、残りの半導体メモリ装置１４の構成及び動作は半導体メモリ装置１２の構成と同一であるために、その詳細な説明を省略する。
【００２１】
第２制御部４０はメモリコントローラ１０から印加されるリフレッシュ命令に応答してイネーブルされる第２カウント信号ＣＮＴ２を生成して第２バンクアドレス発生部４４に出力する。そして、第２バンクアドレス発生部４４及びローアドレス発生部４２で発生する第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２及びリフレッシュローアドレスＲＯＷ＿ＡＤＤに対応するバンクのワードラインをリフレッシュする。また、第２制御部４０は第２バンクアドレス発生部４４を初期化するための第２リセット信号ＲＳＴ２を発生する。ここで、第２リセット信号ＲＳＴ２は半導体メモリシステムがパワーオンされる時またはメモリコントローラ１０からセルフリフレッシュ終了命令が印加される時に発生する。半導体メモリ装置１２はメモリコントローラ１０からセルフリフレッシュ命令が印加されれば、所定周期で第２カウント信号ＣＮＴ２をイネーブルさせる。メモリコントローラ１０の制御によって、第２制御部４０は現時点でリフレッシュ動作が行われていない他のバンクがリフレッシュ以外の他の動作を行うことを可能にする。
【００２２】
第２バンクアドレス発生部４４は第２カウント信号ＣＮＴ２に応答して、リフレッシュに用いられる第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２を発生し、第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２は第２リセット信号ＲＳＴ２に応答して初期値に初期化される。前述したように、リフレッシュ命令印加時に発生する第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２はメモリコントローラ１０内部で発生する第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１と同一であり、このために第２バンクアドレス発生部４４と第１バンクアドレス発生部３２とは同一特性を有することが可能である。また、第２バンクアドレス発生部４４は最終アドレスを発生していれば、次にイネーブルされる第２カウンタ信号ＣＮＴ２に応答して初期化され、同時に第３カウント信号ＣＮＴ３をローアドレス発生部４２に発生する。
【００２３】
ローアドレス発生部４２は第３カウント信号ＣＮＴ３に応答してリフレッシュしようとするローアドレスをリフレッシュローアドレスＲＯＷ＿ＡＤＤとして第２制御部４０に発生する。例えば、ローアドレス発生部４２がリフレッシュローアドレスを順次昇順に生成するならば、ローアドレス発生部４２は第３カウンタ信号ＣＮＴ３に応答してロー１、ロー２、．．．、ロー（Ｎ−１）、ローＮを示すリフレッシュローアドレスを順次に発生する。すなわち、１つのワードラインに対して割り当てられている全てのバンクを順次リフレッシュし、したがって、１つのバンクが長時間リフレッシュに割当てられることを防止できる。
【００２４】
以上のように、メモリコントローラ１０が半導体メモリ装置１２、１４にリフレッシュ命令を印加する時、メモリコントローラ１０は半導体メモリ装置１２、１４と同期され、半導体メモリ装置１２、１４はリフレッシュしようとするリフレッシュバンクアドレスを各々生成する。すなわち、第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１がメモリコントローラ１０で維持されるとともに、対応する第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２が半導体メモリ装置１２、１４の各々で維持されるため、メモリコントローラ１０は半導体メモリ装置１２、１４の特定バンクをリフレッシュするためにバンクアドレスを印加せずにリフレッシュ命令だけ印加できる。したがって、メモリコントローラ１０は第１リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１を参照して、リフレッシュされない他のバンクアドレスをアクセスしてリフレッシュ以外の他の動作を制御できる。そのため、半導体メモリ装置１２、１４の各々はメモリコントローラ１０の制御によりリフレッシュとリフレッシュ以外の動作とを同時に行え、メモリ装置の利用効率を高めることができる。
【００２５】
一方、図１を参照して、メモリコントローラ１０がセルフリフレッシュ命令を印加すれば、半導体メモリ装置１２、１４はセルフリフレッシュモードで動作する。そして、メモリコントローラ１０がセルフリフレッシュ終了命令を印加すれば、半導体メモリ装置１２、１４はセルフリフレッシュモードから抜け出る。このように、半導体メモリ装置１２がセルフリフレッシュモードで動作する間、第１制御部３０はリフレッシュ命令を発生しない。したがって、半導体メモリ装置１２がセルフリフレッシュモードにある間は第１カウント信号ＣＮＴ１はイネーブルされず、結局、第１バンクアドレス発生部３２はセルフリフレッシュ命令が発生する前のアドレス値をそのまま維持する。
【００２６】
一方、半導体メモリ装置１２の第２制御部４０はセルフリフレッシュ命令に応答して、周期的にイネーブルされる第２カウント信号ＣＮＴ２を発生する。すなわち、第２バンクアドレス発生部４４はセルフリフレッシュモードでも第２カウント信号ＣＮＴ２に応答して継続的に第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２を発生してセルフリフレッシュを行う。
【００２７】
図２は、本発明の実施形態に従い、図１に示した半導体メモリ装置で行われるセルフリフレッシュ方法の一例を示すフローチャートである。半導体メモリ装置１２、１４はメモリコントローラ１０で発生するセルフリフレッシュ命令に応答してセルフリフレッシュモードで動作し、セルフリフレッシュ終了命令に応答してセルフリフレッシュ動作を終了する。
【００２８】
以下、図１及び図２を参照して、図１に示した半導体メモリ装置のセルフリフレッシュ動作を詳細に説明する。まず、半導体メモリ装置１２、１４はメモリコントローラ１０からセルフリフレッシュ命令が印加されたかどうかを持続的に判断する（ステップ１５０）。
【００２９】
ステップ１５０で、メモリコントローラ１０の第１制御部３０でセルフリフレッシュ命令が発生すれば、半導体メモリ装置１２、１４の各々は第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２とリフレッシュローアドレスＲＯＷ＿ＡＤＤとが指示するバンクのワードラインをリフレッシュする（ステップ１５５）。
【００３０】
ステップ１５５の後に、メモリコントローラ１０からセルフリフレッシュ終了命令が印加されたかどうかを判断し（ステップ１６０）、セルフリフレッシュ終了命令が印加されていれば、メモリコントローラ１０は第１リセット信号ＲＳＴ１を発生して第１及び第２バンクアドレス発生部３２、４４を初期化し（ステップ１９０）、セルフリフレッシュ動作を終了する。
【００３１】
ステップ１６０でセルフリフレッシュ終了命令が印加されていなければ、半導体メモリ装置１２は最終アドレスに該当するバンクがリフレッシュされたかどうかを判断する（ステップ１６５）。ステップ１６５で、最終アドレスに該当するバンク、すなわち、最後のバンクｎがまだリフレッシュされていなければ、半導体メモリ装置１２は、所定周期でイネーブルされる第２カウント信号ＣＮＴ２に応答して、次にリフレッシュされる第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ２の新しい値を生成する（ステップ１７０）。一方、ステップ１６５で最終アドレスに該当するバンクがリフレッシュされたならば、第２バンクアドレス発生部４４は最終ローアドレスがリフレッシュされたかどうかを判断する（ステップ１７５）。
【００３２】
ステップ１７５で、最終ローアドレスがリフレッシュされていなければ、第２バンクアドレス発生部４４はリセットされると同時に第３カウント信号ＣＮＴ３を発生し、ローアドレス発生部４２は第３カウント信号ＣＮＴ３に応答してリフレッシュするリフレッシュローアドレスを生成する（ステップ１８０）。一方、ステップ１７５で最終ローアドレスがリフレッシュされたならば、第２バンクアドレス発生部４４とローアドレス発生部４２とは各々初期化されて初期アドレス及び初期ローアドレスを各々発生し（ステップ１８５）、ステップ１５５に戻る。
【００３３】
図３は、図１に示された半導体メモリ装置１２がセルフリフレッシュモードで動作する前後における、第１及び第２バンクアドレス発生部３２、４４の動作を説明するための図面である。図３を参照して、第１及び第３区間Ｔ１、Ｔ３はリフレッシュ命令に応答してリフレッシュする区間であり、第２区間Ｔ２はセルフリフレッシュ命令に応答してセルフリフレッシュする区間である。
【００３４】
図１及び図３を参照して、第１区間Ｔ１のリフレッシュ区間では第１及び第２バンクアドレス発生部３２、４４は互いに同期して動作し、したがって、図３に示すように第１及び第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１、ＢＡＮＫ＿ＡＤＤ２はいずれもバンク４のアドレスを示す。しかし、メモリコントローラ１０からセルフリフレッシュ命令が発生すれば、半導体メモリ装置１２はセルフリフレッシュモードになる。このように、半導体メモリ装置１２がセルフリフレッシュモードにある第２区間Ｔ２では、リフレッシュ命令が発生しないために、第１バンクアドレス発生部３２はセルフリフレッシュ命令が印加される前の第１リフレッシュバンクアドレスをそのまま維持する。一方、第２バンクアドレス発生部４４は第２制御部４０が所定周期で生成する第２カウンタ信号ＣＮＴ２に応答して第２リフレッシュバンクアドレスを発生し続ける。そして、メモリコントローラ１０でセルフリフレッシュ終了命令が発生すると、メモリコントローラ１０及び半導体メモリ装置１２はセルフリフレッシュ終了命令に応答して第１及び第２リセット信号ＲＳＴ１、ＲＳＴ２を発生し、第１及び第２バンクアドレス発生部３２、４４を初期化させる。図３に示すように、セルフリフレッシュモードから抜け出た第３区間Ｔ３で、第１及び第２バンクアドレス発生部３２、４４は初期化されて、初期アドレス（図３では例えば、バンク０を初期アドレスとする）を第１及び第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１、ＢＡＮＫ＿ＡＤＤ２として発生する。
【００３５】
すなわち、半導体メモリ装置１２がセルフリフレッシュモードで動作する間に第１及び第２バンクアドレス発生部３２、４４は同期されずに相異なるリフレッシュバンクアドレスを発生する。そして、セルフリフレッシュモードを抜け出ると、第１及び第２バンクアドレス発生部３２、４４が同時にリセットされることによって、マニュアル受動リフレッシュモードで第１及び第２バンクアドレス発生部３２、４４が同期される。
【００３６】
なお、上述した説明では、第１及び第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１、ＢＡＮＫ＿ＡＤＤ２は１つのバンクをアクセスするものとして説明したが、２つ以上のバンクにアクセスすることが可能である。すなわち、複数のバンクがいくつかのグループに分割された場合、第１及び第２リフレッシュバンクアドレスＢＡＮＫ＿ＡＤＤ１、ＢＡＮＫ＿ＡＤＤ２はこれらグループの各々をアクセスするためのアドレスとして使用できる。このようにして、各グループを構成する複数のバンクを同時にアクセスするとともにリフレッシュすることができる。
【００３７】
（第２の実施形態）
図４は、メモリコントローラ２０と複数の半導体メモリモジュール２２、２４とがメモリバス２６を通じて連結されている、本発明の第２の実施形態によるメモリシステムを概略的に示すブロック図である。ここで、メモリモジュール２２、２４は、複数の半導体メモリ装置（図示せず）を含んで構成され、半導体メモリ装置の各々は図１に示された半導体メモリ装置１２と同じ構成を有し、同じ動作を行う。したがって、その詳細な説明を省略する。
【００３８】
図４に示されたメモリシステムによれば、メモリコントローラ２０はバンクアドレスを印加することなく、リフレッシュ命令のみを印加して特定バンクを選択的にリフレッシュでき、リフレッシュされない他のバンクをアクセスしてリフレッシュ以外の他の動作を制御できる。その結果、複数のバンクを含む半導体メモリ装置において、リフレッシュ動作が実行されていないバンクがリフレッシュ以外の動作を実行することが可能であり、半導体メモリ装置の利用効率が向上する。
【００３９】
以上、本発明をその好適な実施形態に関して図示及び説明してきた。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって当業者であればこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。
【００４０】
【発明の効果】
前述したように、半導体メモリの利用効率を高める本発明によるメモリシステム及び前記半導体メモリのリフレッシュ方法によれば、メモリコントローラはバンクアドレスを印加せずにリフレッシュ命令だけ印加して特定バンクを選択的にリフレッシュでき、リフレッシュしない他のバンクをアクセスしてリフレッシュ以外の動作を制御できる。その結果、複数のバンクを含む半導体メモリ装置において、リフレッシュ動作が実行されていないバンクがリフレッシュ以外の動作を実行することが可能であり、半導体メモリ装置の利用効率が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るメモリシステムを概略的に示すブロック図である。
【図２】図１のメモリシステムで行われるセルフリフレッシュ方法の一例を示すフローチャートである。
【図３】図１に示す半導体メモリ装置１２がセルフリフレッシュモードで動作する前後における、リフレッシュバンクアドレスの発生を説明するための図面である。
【図４】本発明の第２の実施形態に係るメモリシステムを概略的に示すブロック図である。
【符号の説明】
１０  メモリコントローラ
１２、１４  半導体メモリ装置
１６  メモリバス
３０  第１制御部
３２  第１バンクアドレス発生部
４０  第２制御部
４２  ローアドレス発生部
４４  第２バンクアドレス発生部
【図１】
0003881289.tif 000002
【図２】
0003881289.tif 000003
【図３】
0003881289.tif 000004
【図４】
0003881289.tif 000005