(57)【特許請求の範囲】
【請求項１】
単一チップ上に、第１電力増幅器及び第２電力増幅器が形成されており、
前記第１及び第２電力増幅器はそれぞれ複数のバイポーラトランジスタによって構成されており、
前記第１電力増幅器は複数の第１の単位トランジスタを有し、
前記第２電力増幅器は複数の第２の単位トランジスタを有し、
前記複数の第１の単位トランジスタがある方向に並んで第１のトランジスタ列を作っており、
前記複数の前記第２の単位トランジスタが前記ある方向に並んで第２のトランジスタ列を作っており、
前記第１及び第２のトランジスタ列が、前記ある方向と直交する別の方向に沿って、交互に並んでいることを特徴とする、
半導体装置。
【請求項２】
前記第１及び第２電力増幅器のエミッタが電気的に共通に接続され、前記第１及び第２電力増幅器のベースとコレクタは別々に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１及び第２電力増幅器のエミッタ及びコレクタがそれぞれ電気的に共通に接続され、前記第１及び第２電力増幅器のベースは別々に接続されていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタを用いた電力増幅器に関する。
【０００２】
【従来の技術】
携帯端末のグローバル化に伴い、２種類の周波数で動作するデュアルバンド（Ｄｕａｌ  Ｂａｎｄ）端末の要求が強くなっている。このような端末では、通常、２種類の送信用電力増幅器が別々に組み込まれ、夫々の周波数で使い分けられている。しかし、最近の端末の小型化と低コスト化の要求で、電力増幅器に対しても同様に小型化と低コストが求められている。このような要求に対して、従来は、２種類の電力増幅器チップを１つのモジュールやモールドパッケージに集積化したり、更には、同一チップ上に２種類の電力増幅器を集積化したりして対応している。しかし、このような、電力増幅器は、モジュールの小型化や実装コストの削減には有効であるが、半導体チップのサイズは、図９（ａ）のように電力増幅器を別々にした場合でも、図９（ｂ）のように同一チップにした場合でも、総チップサイズが変わらないので、チップコストを下げることができない。即ち、図９（ａ）は、上段の８００ＭＨｚの電力増幅器と下段の１９００ＭＨｚの電力増幅器とが別々のチップとして構成されている例を示している。これらの図からも、各チップ上で大きな面積を占めているのは、最終段のトランジスタ部分であるのがわかる。これに対し、図９（ｂ）は、１つのチップ上に前記２つの電力増幅器を組み込んだ例を示している。しかしながら、この（ｂ）のものが（ａ）のものよりチップサイズが少なくなったとはいえない。
【０００３】
なお、従来における、最終段におけるトランジスタの配置について説明すれば、以下の通りである。８００及び１９００ＭＨｚのいずれの電力増幅器における最終段のトランジスタも図１０、図１１のように配置されていた。即ち、このトランジスタＴｒはバイポーラトランジスタであり、図１１に示すように、例えば横８０μｍ間隔、縦１００μｍ間隔で配置されている。これは発熱を抑えるという観点からである。つまり、トランジスタ間の熱干渉を抑え、全体の熱抵抗を下げるためである。これにより、各トランジスタＴｒのサイズに比し、全体の面積がかなり大きくなっている。これらのトランジスタＴｒのベースＢは横一列で共通に接続され、且つ、出力としてのコレクタＣは全て共通として出力Ｐｏｕｔに接続されている。これらのトランジスタＴｒのエミッタＥは図１０の如く共通に接続されて、グランドＧＮＤに接続されている。上述のように、この配置は、８００及び１９００ＭＨｚのものが、２つのチップに形成されているときも、１つのチップに形成されたときも、同じであり、よって、全体としての面積には変わりがないのである。特にＧａＡｓ等の化合物半導体を増幅器として使用する場合、チップコストを下げることが重要である。
【０００４】
【発明が解決しようとする課題】
以上に述べたように、２種類の周波数の電力増幅器の全体としてのチップの小形化を図って、チップコストを下げることが要求されるが、実際には達成されていなかった。
【０００５】
本発明は、上記に鑑みてなされたもので、その目的は、２種類の周波数で動作するＤｕａｌ  Ｂａｎｄ携帯端末用電力増幅器で、チップコストの削減を実現する方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、単一チップ上に、第１電力増幅器及び第２電力増幅器が形成されており、前記第１及び第２電力増幅器はそれぞれ複数のバイポーラトランジスタによって構成されており、前記第１電力増幅器は複数の第１の単位トランジスタを有し、前記第２電力増幅器は複数の第２の単位トランジスタを有し、前記複数の第１の単位トランジスタがある方向に並んで第１のトランジスタ列を作っており、前記複数の前記第２の単位トランジスタが前記ある方向に並んで第２のトランジスタ列を作っており、前記第１及び第２のトランジスタ列が、前記ある方向と直交する別の方向に沿って、交互に並んでいるものとして構成される。
【０００７】
【発明の実施の形態】
本発明の実施の形態は、簡単には、以下の通りものである。バイポーラトランジスタ高周波電力増幅器を同一半導体チップ内で２つ集積する。そして、その２種類の電力増幅器の個々の単位トランジスタを図１、２のように交互に配置し、互いのエミッタ電極を電気的に共通接続し、ベースとコレクタを別々に接続する。これにより、一方の電力増幅器が動作している時、もう一方の電力増幅器が、放熱を助ける。且つ、この構成によって、デュアルバンド電力増幅器のチップサイズの削減が達成された。
【０００８】
以下に、実施の形態についてより詳しく説明する。
【０００９】
図３にＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタを用いた１Ｗクラスの２段構成デュアルバンド電力増幅器の回路図を示す。
【００１０】
上段は、８００ＭＨｚ帯の電力増幅器を示し、下段は、１９００ＭＨｚ帯の電力増幅器を示す。下段の電力増幅器において、入力側は、入力整合回路１１を介してチップ上の回路につながっている。即ち、前段（初段）トランジスタ１２、段間整合回路１３、後段（最終段）トランジスタ１４につながっている。そして、段間トランジスタ１４は、チップ外の出力整合回路１５につながっている。上段の電力増幅回路も、下段のそれとほぼ同様の構成となっている。さらに、チップ１０上においては、外部電圧Ｖｐ（８００ＭＨｚ用）、Ｖｐ（１９００ＭＨｚ用）で動作するベース電圧バイアス回路１６から、上段、下段の両方において、それぞれの前段トランジスタ１２，１２、後段トランジスタ１４，１４がそれぞれバイアス電圧を供給されている。このバイアス回路は周知のものであるので、ここでは詳しい説明は省略する。つまり、このチップ１０上に、８００ＭＨｚ帯と１９００ＭＨｚ帯のそれぞれにおいて、前段トランジスタ１２，１２、段間整合回路１３，１３、後段トランジスタ１４，１４及びベース電圧バイアス回路１６が、集積化されている。入力整合回路１１，１１及び出力整合回路１５，１５は外付けにされている。図４は、図３の回路の一例である。
【００１１】
この図３の回路は、本発明の第１実施例では図５に示すものとして実現される。即ち、本実施例では、２つの帯域の電力増幅器における最終段のトランジスタの全体の面積が、図９に示す従来の最終段のトランジスタの一方の帯域の電力増幅器とほぼ同じ面積のものとして得られている。つまり、面積的には従来のものの約半分を達成している。
【００１３】
そして、図２からわかるように、同じ帯域のトランジスタ同士において、ベース同士及びコレクタ同士が共通に接続されている。図１からわかるように、エミッタに関しては、２つの帯域のいずれのトランジスタも区別する必要はないので、共通に接続してグランドＧＮＤにつないでいる。
【００１４】
図６は、本発明の第２実施例の電力増幅器の最終段トランジスタの平面パターン図である。この例においては、同一帯域の２つのトランジスタについてみると、図中横方向には４０μｍと近く設定してあるが、上下方向には２００μｍと大きく離してある。よって、最終段トランジスタ全体としては、第１実施例と同様に、大きな広がり面積があり、熱抵抗を下げることができる。この第２実施例では、第１実施例と比べて、配線のクロスオーバーを少なくできるという利点がある。
【００１５】
図７は、本発明の第３の実施例に対応する２段構成デュアルバンド電力増幅器の回路図である。この例では、最終段トランジスタのコレクタ出力を８００ＭＨｚと１９００ＭＨｚとで共通にしたものである。この場合、外付けの出力整合回路１５が両周波数帯で整合の取れたものとなっている。図８は、この最終段トランジスタの平面パターン図である。この例では、高電流が流れる出力配線が共通化できるので、出力の配線損失を少なくでき、出力パッドを半分の大きさにすることができる。
【００１６】
以上には、２つの帯域の電力増幅器の出力比が１：１の場合を説明したが、出力比が１：２、１：３、……又は２：１、３：１、……のようなものの場合には、単位トランジスタの数の比も１：１ではなくなる。これらの場合には、比の異なる数のトランジスタを適宜配置することにより、上記１：１の場合と同様の作用効果を得ることができるのは当然である。
【００１７】
なお、上記の例では、２種類の単位トランジスタＴｒ(1)，Ｔｒ(2)を、図２及び図７のように、一方向に交互に並べたり、図６のように、２種類のトランジスタの列を交互に並べた例を示した。しかしながら、２種類の単位トランジスタＴｒ(1)，Ｔｒ(2)の交互の配置はこれに限るものではなく、上述のように発熱を抑える等の要求を満足するように各種の態様で２種類のトランジスタＴｒ(1)，Ｔ ｒ(2)を配置することもできる。つまり、２種類の単位トランジスタＴｒ(1)，Ｔｒ(2)は実質的に交互に配置されていればよい。
【００１８】
【発明の効果】
以上説明したとおり、本発明によれば、デュアルバンド用電力増幅器のチップサイズを大幅に削減でき、チップコストを下げることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例の構造を使って実現した場合の電力増幅器の最終段トランジスタの断面図。
【図２】本発明の第一の実施例の構造を使って実現した場合の電力増幅器の最終段トランジスタの平面パターン図。
【図３】２段構成デュアルバンド電力増幅器の回路図。
【図４】図３の回路の一例。
【図５】本発明の最終段トランジスタを使用したデュアルバンド電力増幅器のチップ。
【図６】本発明の第２の実施例の電力増幅器の最終段トランジスタの平面パターン図。
【図７】本発明の第３の実施例に対応する２段構成デュアルバンド電力増幅器の回路図。
【図８】本発明の第３の実施例の最終段トランジスタの平面パターン図。
【図９】この回路を実現する従来例のデュアルバンド電力増幅器のチップ図面。
【図１０】従来例の電力増幅器の最終段のトランジスタの断面図。
【図１１】従来例の電力増幅器の最終段のトランジスタの平面パターン図。
【符号の説明】
Ｔｒ(1)  ８００ＭＨｚ用トランジスタ
Ｔｒ(2)  １９００ＭＨｚ用トランジスタ
【図１】
0003892630.tif 000002
【図２】
0003892630.tif 000003
【図３】
0003892630.tif 000004
【図４】
0003892630.tif 000005
【図５】
0003892630.tif 000006
【図６】
0003892630.tif 000007
【図７】
0003892630.tif 000008
【図８】
0003892630.tif 000009
【図９】
0003892630.tif 000010
【図１０】
0003892630.tif 000011
【図１１】
0003892630.tif 000012