(57)【特許請求の範囲】
【請求項１】
半導体材料の上に形成される能動画素画像センサーであって、半導体材料の表面に形成される少なくとも１個の画素を持ち、この画素は、入射光からの電荷を蓄積する光検出器と、光検出器から電荷を除去する転送ゲートと、増幅器入力のセンスノードとして機能する浮動拡散と、リセットドレーンと、を持つ能動画素センサーにおいて、
受光面に対して少なくとも光検出器の下方に埋設され、リセットドレーンに接続されるｎ−タイプの埋め込み層と、
浮動拡散とリセットドレーンの間のｐ−タイプの領域が空乏化されるように、浮動拡散それぞれに近接する各リセットドレーンに埋め込み層を介して電位を加えることにより画素をリセットする機構と、
を有し、
リセットドレーンは、浮動拡散の下方に埋め込まれ、
受光面の行を形成する各画素に含まれるリセットドレーンは、埋め込み層により相互に接続されることを特徴とする能動画素センサー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に固体センサーに関し、特に能動画素センサー（ＡＰＳ(Active Pixel Sensor)）に関する。
【０００２】
【従来の技術】
ＡＰＳは、固体画像化器であり、この各画素は、光検出手段、電荷電圧変換手段、リセット手段、増幅器の全部または一部を含む。ＡＰＳは、電荷結合素子(charge coupled device(CCD))画像化器に比べ、幾つかの利点を持つ。これには、単一５Ｖ供給による動作、ｘ−ｙアドレス可能性、チップ搭載信号処理の高集積化が含まれる。
【０００３】
ＡＰＳ素子は、各画素が繰り返しリセットされ、読み取られることにより、動作する。リセット動作は、光検出器、または電荷電圧変換手段に存在する信号電荷が除去され、それらがリセットされることにより実行される。このリセットは、各画素にリセットトランジスタが組み込まれ実行される。リセットトランジスタがオンになると、信号電荷はリセットトランジスタのドレーンに流れ、これにより、信号電荷は、光検出領域または電荷電圧変換領域から除去される。リセットトランジスタは、各画素に含まれるので、それが無ければ光検出器に使用される領域が占有され、従って、素子の集積度(fill factor)と感度が低減する。
【０００４】
図５に、従来のＡＰＳが示される。画素１０には、光検出器１２、転送ゲート１４、浮動拡散１６、リセットトランジスタ１７、行選択トランジスタ(row select transistor(ROWST))８が含まれる。光検出器１２としては、光ダイオードまたは光ゲートが考えらる。リセットトランジスタ１７は、リセットゲート１８とリセットドレーン１９を持つ。行選択トランジスタ８は、行選択ゲート(row select gate(RSG))９と、信号トランジスタ(signal transistor(SIG))６を持つ。画素は、配列（Ｘ列とＹ行）に配置され、画像センサーが形成される。素子の動作は、以下の方法により行われる。与えられた行は、転送ゲート１４と、リセットゲート１８がオンにされ、リセットされる。光検出器１２、または浮動拡散１６のいずれの電子も、リセットドレーン１９を通し除去される。次いで、転送ゲート１４とリセットゲート１８が、オフにされ、入射光は、所定の時間（積分時間）、光検出器１２に電子を生成する。次いで、リセットゲートが、オンにされ、浮動拡散領域に蓄積されたいずれの電子も除去される。次いで、リセットゲートがオフにされ、その行の、リセット信号レベルが、一度に一列づつ読み出される（この動作の詳細は、本発明には関係がない）。次いで、転送ゲート１４が、オンにされ、生成された電子は、ＳＩＧ６のゲートに接続される浮動拡散１６に転送される。次いで、この信号レベルは、その特定の行について、一度に一列ずつ読み取られる。各列のＣＤＳ増幅器が使用され、リセット雑音と画素オフセットによる雑音が除去される。この動作は、残りの行について繰り返される。これらの積分時間は、各行ごとに一定の長さであるが、積分は、異なる時間周期の間に行われる。先に述べたように、各画素にリセットトランジスタが組み込まれるので、素子の集積度と感度が低減する。加えて、行ごとのリセット、積分、読み取り動作により、画像アーティファクトが発生する。
【０００５】
電荷電圧変換手段には、二つの基本的な種類がある。浮動拡散と浮動ゲート(floating gate(FG))である。浮動拡散法は、極めて良い感度（すなわち、小さなキャパシタンス）を示すが、不完全なリセットになり、リセット雑音が生じる。ＦＧ法は、完全なリセットを与え、従って、リセット雑音は生じないが、感度が悪い。浮動拡散法は、主としてＡＰＳと電荷結合素子(charge coupled device(CCD))に使用され、良い感度が得られる。リセット雑音は、相関二重サンプリング(correlated double sampling(CDS))を行うことにより除去される。
【０００６】
【発明が解決しようとする課題】
しかし、ＣＤＳを実行し、リセット雑音を減らすため、リセット動作は、読み取り動作の前に行われる必要がある。読み取り信号レベルの前にリセット信号レベルが必要なため、ＡＰＳ素子の動作は、画像化器の各線または行が、残る各線または行とは異なる時間間隔で、リセットされ、積分され、読み取られるように行われる。従って、全画像化器を読み取る場合は、各線は、時間の異なる点の画像を捕捉することになる。照明条件は時間的に変わり、被写体の対象も動くので、この読み取り方法では、結果的に、画像の表示に線アーティファクトが生じる。これは、高品質の動画、または静止画が要求される応用でのＡＰＳ素子の効用を制限する。この問題は、信号レベルを読み、次いでリセットレベルを読むことにより解決されるが、上に述べたように、リセット雑音を除くことはできない。
【０００７】
上に述べたＡＰＳ素子の問題を解決するため、画素の集積度を減らさないリセット手段を含むＡＰＳを提供することを目的とする。また、リセット雑音を持ち込むことなく、ＡＰＳ素子が、読みとられ、リセットされるように動作する、完全なリセット手段を含むＡＰＳを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、前述の問題について、画素ごとのリセットトランジスタを不要とする新しい画素アーキテクチャとリセット方法を提供することにより、完全なリセットを提供し、これにより、リセット雑音を除き、相関二重サンプリング(CDS)を不要とする。複数の画素を持ち、各画素が、入射光から電荷を蓄積する光検出器と、光検出器から電荷を除去する転送ゲートと、増幅器のセンスノードとして機能する浮動拡散と、ドレーンと、を持つ能動画素センサーにおいて、受光面に対して少なくとも光検出器の下方に埋設され、リセットドレーンに接続されるｎ−タイプの埋め込み層と、浮動拡散とリセットドレーンの間のｐ−タイプの領域の少なくとも一部が空乏化されるように、浮動拡散それぞれに近接する各リセットドレーンに埋め込み層を介して電位を加えることにより画素をリセットする機構とを有し、リセットドレーンは、浮動拡散の下方に埋め込まれ、受光面の行を形成する各画素に含まれるリセットドレーンは、埋め込み層により相互に接続される。
【０００９】
本発明は、リセット動作に要求される素子を減らす手段を提供する。さらに、完全なリセットを提供する。これにより、リセット雑音に煩わされることなく、全画像化器が（一度に一行ではなく）同時に積分され、素子の動作が行われる。この新しいアーキテクチャは、パンチスルーリセット(punch-through reset)を持つＡＰＳと呼ばれる。リセットドレーンと浮動拡散の間の領域が完全に空乏化され、浮動拡散がリセットされ、これにより、リセットドレーンから浮動拡散への“パンチスルー”が得られる。このようにして、浮動拡散に記憶される全ての電荷は、リセットドレーンを通し除去される。新しい画素アーキテクチャの、二つの物理的実施形態が、図１と図２に示される（本発明に関連する部分のみ示される）。他の一定の物理的実施形態も実現可能であり、これら二つは、例として選ばれたものである。
【００１０】
第一の物理的実施形態（図２に示される）において、画素は、光検出器、転送ゲート、浮動拡散、ＳＩＧ、ＲＳＧ、ＲＯＷＳＴ、リセットドレーンを含む。独立のリセットゲート、またはリセットトランジスタは含まれない。このアーキテクチャにおいては、供給電圧ＶＤＤ、または他の適当な電圧が、望むリセットドレーンに加えられ（０Ｖ、または他の適当な電圧が残りのリセットドレーンに加えられ）、リセット動作が実行され、これにより、リセットドレーンと浮動拡散の間にあるｐ−タイプ領域(p-type region)が、空乏化される。ｐ−タイプ領域が空乏化されることにより、浮動拡散に記憶された全ての電子は、リセットドレーンに流れ込み、浮動拡散の完全なリセットが得られる。読み取りと、続くリセットクランプ、サンプリングにより、画素オフセット相殺(pixel offset cancellation)は、従来通り実行される。ＲＥＳとＲＧに従来使用された領域は、ここでは光検出器に使用され、これにより、画素の集積度と感度が改善される。
【００１１】
埋め込みリセットドレーンは、埋め込み層により、行の中で相互に接続される。埋め込み層と埋め込みリセットドレーンは、集積回路製造技術の中の知られている幾つかの手段（例えば高速ＢＩＣＭＯＳプロセス）により形成される。
【００１２】
図２の画素は、リセットドレーンが、埋め込みリセットドレーン２７ではなく、表面からの深いｎ−拡散(deep n-diffusion)により形成されるリセットドレーンである点を除き、図１と同一である。適当な正電圧（例えばＶＤＤ）が加えられ、ｐ−タイプ領域は、空乏化され、浮動拡散は完全にリセットされる。
【００１３】
これらおよび他の、本発明の観点、目的、利点は、続く詳細な好ましい実施形態と、付属の請求項の記述の検討により、また付随する図面の参照により、さらに明確に理解され、認識される。
【００１４】
【発明の実施の形態】
本発明は、ＡＰＳ素子のリセット動作に要求される素子と領域を減らし、従来技術の素子に比べ、高い集積度と感度を与える。また、完全なリセットが得られ、リセットノイズに煩わされることなく、全ての画像化器が、（一度に一行ではなく）同時に積分される。
【００１５】
この新しいアーキテクチャは、パンチスルーリセットを持つＡＰＳと呼ばれる。パンチスルーリセットは、光検出器部分のリセット、または浮動拡散のリセットのいずれかにより行われる。光検出器の場合には、ドレーンは、光検出器の近くに配置される。浮動拡散は、リセットドレーンと浮動拡散の間の領域が、完全に空乏化されることにより、リセットされ、これにより、リセットドレーンから浮動拡散までの“パンチスルー”が得られる。このようにして、浮動拡散に記憶される全ての電荷は、リセットドレーンを通し除去される。新しい画素アーキテクチャの物理的実施形態が、図１と図２に示される。これら二つは例として選ばれたものである。
【００１６】
第一の好ましい実施形態（図１に示される）において、画素２０は、光検出器２２、転送ゲート２４、浮動拡散２６、ＳＩＧ６、ＲＳＧ９、ＲＯＷＳＴ８、リセットドレーン２７を含む。独立したリセットゲート、またはリセットトランジスタは含まれない。このアーキテクチャにおいては、供給電圧ＶＤＤ、または他の適当な電圧が、望むリセットドレーンに加えられ（０Ｖまたは適当な電圧が残りのリセットドレーンに加えられ）、これにより、リセットドレーンと浮動拡散の間のｐ−タイプ領域が空乏化され、リセット動作が行われる。ｐ−タイプ領域の空乏化により、浮動拡散の上に記憶された全ての電子は、リセットドレーンに流し込まれ、浮動拡散の完全なリセットが得られる。読み取り信号とリセット信号の差をとることにより、画素オフセット相殺は、従来通り行われる。リセットドレーンは、ここでは浮動拡散の下に埋め込まれ、行のリセットドレーンは、ｎ−タイプの埋め込み層により、相互に接続され、どの画素表面領域もリセット動作に使用されることなく、これにより、画素の集積度と感度が改善される。
【００１７】
埋め込みリセットドレーンは、埋め込み層により、行の中において相互接続される。埋め込み層と埋め込みリセットドレーンは、幾つかの手段により形成される。一つは、埋め込み層と埋め込みドレーンの双方が、エピタキシャル蒸着の前に、２個の分離されたｎ−タイプの注入(implant) により、形成される。注入量(implant dose)は、素子の熱処理の静止中に、適当な上昇拡散が得られるよう設定される。埋め込み層のパターンは、少なくとも光検出器の部分の下に形成される。この形成は、クロストーク抑制を与えるが、なお適当な赤応答を持つ、適当な注入量、および／または種(species)により行われる。埋め込みリセットドレーンの注入のパターンは、少なくとも浮動拡散の部分の下に形成され、この形成は、適当な注入量、および／または種により行われ、浮動拡散とリセットドレーンの間に、望ましいリセット電位により完全に空乏化されるｐ−タイプ領域が残される。
【００１８】
これは、また、エピタキシャル蒸着の前に、ｎ−タイプの注入により埋め込み層を形成し、エピタキシャル蒸着の後に、高エネルギーの注入により、埋め込みリセットドレーンを形成することによっても得られる。
【００１９】
図２の画素は、リセットドレーン２９が、図１に使用されるｎ−タイプの埋め込み層を持つ埋め込みリセットドレーン２７ではなく、表面からの深いｎ−拡散により形成される点を除いては、同様な素子を含む図１と同様である。適当な正電圧（例えばＶＤＤ）が加えられると、いずれの場合も、リセットドレーンと浮動拡散の間のｐ−タイプ領域が空乏化され、浮動拡散は完全にリセットされる。この方法は、埋め込みリセットドレーンの方法に比べ、画素表面領域が要求される欠点があるが、従来技術に使用される独立トランジスタに比べれば、表面領域は小さい。
【００２０】
この場合には、埋め込み層は要求されなく、リセットドレーン領域は、分離された注入により形成される。この形成は、Ｎ−ウエル打ち込み(N-well drive)またはフィールド酸化(field oxidation)（最大熱処理ステップ）の前に行われる。しかし、埋め込み層は、相互接続層の中の別のリセットバスを不要とするため、リセットドレーン領域との接続に使用される。埋め込み層は、上に述べたように形成され、パターン化される。
【００２１】
図３は、図１に例示されるように画素の行を示し、ここでリセットドレーン２７は、パターン化された埋め込み層２８により、相互に接続される。図４は、図２に例示される画素の行を示し、ここでリセットドレーン２９は、パターン化された埋め込み層２８により相互に接続される。図３と図４の双方において、ＳＩＧ６、ＲＳＧ９、ＲＯＷＳＴ８は、図面を簡単にするため除かれている。
【００２２】
本発明では、好ましい実施形態が参照され、記述されている。しかし、この技術分野において通常の技術を持つ人によれば、本発明の範囲から離れることなく、変形と修正が可能であることを理解する必要がある。
【００２３】
【発明の効果】
画素表面領域を必要としないリセット手段により、集積度が改善される。高感度浮動拡散構造により、完全なリセットが得られ、リセット雑音が軽減され、画素クロストークが抑制される。
【図面の簡単な説明】
【図１】  本発明の第一の実施例の画素を示す図である。
【図２】  本発明の第二の実施例の画素を示す図である。
【図３】  リセットドレーンが、パターン化された埋め込み層により相互に接続される図１の画素の行を示す図である。
【図４】  リセットドレーンが、パターン化された埋め込み層により相互に接続される図２の画素の行を示す図である。
【図５】  従来技術の画素を示す図である。
【符号の説明】
６  信号トランジスタ、８  行選択トランジスタ、９  行選択ゲート、１０  画素、１２  光検出器、１４  転送ゲート、１６  浮動拡散、１７  リセットトランジスタ、１８  リセットゲート、１９  リセットドレーン、２０  画素、２２  光検出器、２４  転送ゲート、２６  浮動拡散、２７  埋め込みリセットドレーン、２８  埋め込み層、２９  リセットドレーン。
【図１】
0003892112.tif 000002
【図２】
0003892112.tif 000003
【図３】
0003892112.tif 000004
【図４】
0003892112.tif 000005
【図５】
0003892112.tif 000006