(57)【特許請求の範囲】
【請求項１】
一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、少なくとも前記スイッチング素子のドレイン領域上に設けられた層間絶縁膜と、前記層間絶縁膜に形成された画素コンタクトホールと、前記画素コンタクトホールを介して前記ドレイン領域と電気的に接続された画素電極とを具備し、前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線から該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする液晶装置。
【請求項２】
一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、少なくとも前記スイッチング素子のドレイン領域上に設けられた層間絶縁膜と、前記層間絶縁膜に形成された画素コンタクトホールと、前記画素コンタクトホールを介して前記ドレイン領域と電気的に接続された画素電極および該画素電極に付加された蓄積容量とを具備し、
前記蓄積容量は、前記ドレイン領域から延設されてなる一方の電極と、前記一方の電極上にゲート絶縁膜を介して配置されるとともに前記走査線と同一膜からなる他方の電極とからなり、
前記他方の電極は、前記走査線に沿って、前記走査線よりも前記画素電極の中央側に配置されてなり、前記ドレイン領域は、前記一方の電極よりも前記画素電極の中央側に配置されてなり、
前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする液晶装置。
【請求項３】
一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、少なくとも前記スイッチング素子のドレイン領域上に設けられた第１層間絶縁膜と、前記第１層間絶縁膜上に設けられた導電性のバリア層と、前記バリア層上に設けられた第２層間絶縁膜と、前記第２層間絶縁膜上に配置された画素電極と、前記画素電極と前記バリア層とを電気的に接続するための画素コンタクトホールと、前記バリア層と前記ドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、
前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする液晶装置。
【請求項４】
一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、前記スイッチング素子のドレイン領域および蓄積容量の一方の電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極および前記蓄積容量の他方の電極と、前記ゲート電極上および前記他方の電極上に設けられた第１層間絶縁膜と、前記第１層間絶縁膜上に設けられたバリア層と、前記バリア層上に設けられた第２層間絶縁膜と、前記第２層間絶縁膜上に設けられた画素電極と、前記画素電極と前記バリア層とを電気的に接続するための画素コンタクトホールと、前記バリア層と前記ドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、
前記他方の電極および前記バリア層は、前記走査線に沿って、前記走査線よりも前記画素電極の中央側に配置されてなり、
前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする液晶装置。
【請求項５】
前記画素電極の周縁部は、前記スイッチング素子に接続されたデータ線と、前記データ線に隣接するデータ線と、前記スイッチング素子に接続された走査線に隣接する走査線とに、平面視して重なるように配置されてなることを特徴とする請求項１ないし４のいずれかに記載の液晶装置。
【請求項６】
一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、少なくとも前記スイッチング素子のドレイン領域上に設けられた第１層間絶縁膜と、前記第１層間絶縁膜上に設けられたバリア層と、前記バリア層上に設けられた第２層間絶縁膜と、前記第２層間絶縁膜上に設けられた画素電極と、前記画素電極と前記バリア層とを電気的に接続するための画素コンタクトホールと、前記バリア層と前記ドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、
前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなり、
前記画素電極は四角形型であり、前記画素電極の３辺の周縁部は、それぞれ前記スイッチング素子に接続されるデータ線と、前記データ線に隣接するデータ線と、前記スイッチング素子に接続された走査線に隣接する走査線とに平面的に見て重なるように配置されてなり、前記画素電極の残りの１辺の周縁部は前記画素コンタクトホール上に配置されてなり、前記画素電極の３辺の周縁部が前記残りの１辺の周縁部よりも突出していることを特徴とする液晶装置。
【請求項７】
前記画素コンタクトホールのテーパ角を所望の液晶のプレチルト角とほぼ同じに設定したことを特徴とする請求項１ないし６のいずれかに記載の液晶装置。
【請求項８】
前記基板は、前記画素コンタクトホールの位置に対応して窪みが形成されてなることを特徴とする請求項１ないし７のいずれかに記載の液晶装置。
【請求項９】
前記スイッチング素子は、前記層間絶縁膜または前記第２層間絶縁膜に形成されたソースコンタクトホールを介して前記データ線に電気的に接続されてなり、前記データ線と同一膜からなる導電層が前記走査線上に設けられたことを特徴とする請求項１ないし８のいずれかに記載の液晶装置。
【請求項１０】
前記層間絶縁膜または前記第２層間絶縁膜の表面が平坦化されたことを特徴とする請求項９に記載の液晶装置。
【請求項１１】
前記基板上の前記スイッチング素子に対応する領域に遮光膜が設けられ、前記遮光膜上に下地絶縁膜が設けられ、前記下地絶縁膜上に前記スイッチング素子が配置され、
前記下地絶縁膜は、前記画素コンタクトホールの位置に対応する領域において薄くなるように窪みを有することを特徴とする請求項１ないし１０のいずれかに記載の液晶装置。
【請求項１２】
一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
後で形成する画素コンタクトホールの位置に合わせて基板の表面に窪みを形成する工程と、前記基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続された画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。
【請求項１３】
一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
後で形成する画素コンタクトホールの位置に合わせて基板の表面に窪みを形成する工程と、前記基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域上に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介してドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。
【請求項１４】
一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成するとともに前記走査線に沿って導電層を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線と前記導電層とを覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。
【請求項１５】
一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介して前記ドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成するとともに前記走査線に沿って導電層を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線と前記導電層とを覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。
【請求項１６】
前記第１層間絶縁膜または前記下層側第２層間絶縁膜の表面を平坦化した後、前記平坦化した第１層間絶縁膜または前記下層側第２層間絶縁膜上に導電層を形成することを特徴とする請求項１４または１５に記載の液晶装置の製造方法。
【請求項１７】
一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
後でスイッチング素子を形成する基板上の一部の領域に遮光膜を形成する工程と、前記基板上に前記遮光膜を覆う下地絶縁膜を形成する工程と、後で画素コンタクトホールを形成する領域の前記下地絶縁膜を薄くする工程と、前記下地絶縁膜上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。
【請求項１８】
一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
後でスイッチング素子を形成する基板上の一部の領域に遮光膜を形成する工程と、前記基板上に前記遮光膜を覆う下地絶縁膜を形成する工程と、後で画素コンタクトホールを形成する領域の前記下地絶縁膜を薄くする工程と、前記下地絶縁膜上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介して前記ドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。
【請求項１９】
請求項１ないし１１のいずれかに記載の液晶装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶装置およびその製造方法ならびに電子機器に関し、特に垂直配向モードの液晶装置の構成に関するものである。
【０００２】
【従来の技術】
液晶装置の配向モードには、電圧無印加状態で液晶分子が基板面に平行に配向した水平配向モードと、垂直に配向した垂直配向モードとがある。信頼性等の面から従来は水平配向モードが主流であったが、垂直配向モードがいくつかの優れた特性を持っていることから、近年、垂直配向型の液晶装置が注目されてきている。
【０００３】
例えば、垂直配向モードでは、液晶分子が基板面に対して垂直に配列された状態（法線方向から見た光学的リターデーションが無い）を黒表示として用いるため、黒表示の質が良く、高いコントラストが得られる。また、正面コントラストに優れる垂直配向型ＬＣＤでは、一定のコントラストが得られる視角範囲は水平配向モードのＴＮ（Twisted Nematic）液晶に比較して広くなる。さらに、画素内の液晶の配向状態を多分割化するマルチドメイン化の技術を採用すれば、極めて広い視野角を得ることができる。また、垂直配向型液晶装置においては、応答速度と配向制御とが他の液晶表示モードに比較してより密接な関係にあり、その配向状態により得られる応答速度が大きく異なるが、初期配向にバイアスを与えることにより応答速度が大幅に改善される、といった特性を有している。
【０００４】
【発明が解決しようとする課題】
垂直配向型液晶装置はこのような利点を有する反面、以下のような問題点を有している。一般に垂直配向モードは、水平配向モードに比較して配向規制力が弱いという特性を有している（上述したような垂直配向型液晶装置における応答速度の強い配向状態依存性も、この特性に起因していると考えられる）。配向規制力が弱いことで、電圧印加時の液晶は過渡的に数々の配向方向を容易にとり、不安定なドメイン構造が形成されやすくなる。特にプレチルト角が小さい場合、液晶に横電界が作用しなければ液晶分子が立った状態から全て一様な方向に倒れるが、駆動方法としてライン反転、ドット反転等を用いると液晶に横電界が印加されるために、例えばドット反転駆動の場合、液晶分子が矩形の画素の各辺の外周部から中心部に向けてそれぞれ倒れていき、ライン反転駆動の場合、隣り合う画素電極間で電気的に極性差のある側の辺から中心部に向けて倒れていく傾向にある。
【０００５】
液晶分子が画素の各辺の外周部から中心部に向けて倒れていった結果、矩形の画素の対角線に沿ってドメインの境界ができ、この部分が透過率の低い領域、いわゆるディスクリネーションラインとなる。つまり、画素の中央に対角線上の２本のディスクリネーションラインができるが、垂直配向型液晶装置では、もともと配向規制力が弱く、不安定なドメイン構造が形成されやすいため、例えば基板上の配向処理のわずかな乱れやその時々の電圧印加状態のバラツキなどによって、上述した画素中央のディスクリネーションラインがふらつくという現象が生じることがある。それ程大きくないディスクリネーションラインであれば、常に同じ箇所に発生している限りあまり大きな問題にならないが、ディスクリネーションラインの動きは、使用者の目には画像のちらつきとして視認される、という点で問題があった。
【０００６】
さらに、ディスクリネーションラインの領域が大きい場合には、画面のコントラストが大幅に低下するという問題もあった。従来から、様々な手法によりディスクリネーションによる画質の低下を回避する手段が提案されているが、遮光層等を用いてディスクリネーションの発生領域を隠す方法では、開口率が低下し、画面の明るさが低下してしまう。したがって、ある程度の開口率を確保した上でディスクリネーションによる画質の低下を抑制する手段の提供が望まれている。
【０００７】
本発明は、上記の課題を解決するためになされたものであって、垂直配向型の液晶装置においてディスクリネーションに起因する画質の低下を抑制し、高コントラスト比、高開口率の液晶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、スイッチング素子のドレイン領域上に設けられた層間絶縁膜と、層間絶縁膜に形成された画素コンタクトホールと、画素コンタクトホールを介してドレイン領域と電気的に接続された画素電極とを具備し、画素コンタクトホールは、走査線に沿って、スイッチング素子に接続されたデータ線から該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする。
【０００９】
上述したように、垂直配向モードでは液晶の配向規制力が弱いため、液晶は、例えば配向膜の凹凸や電界の印加方向によって種々の配向方向を容易にとる傾向にある。ところで、液晶装置における画素の構成を見ると、画素の中央は画素電極と層間絶縁膜のみが積層されているために比較的平坦であるが、周辺部は走査線、データ線などの各種配線が形成されているために土手状に盛り上がっている。また、画素コンタクトホールの部分は、上層にある画素電極が下層のスイッチング素子のドレイン領域と電気的な接続をとるために深く窪んだ形状となっている。つまり、従来一般の液晶装置の場合、画素コンタクトホールは画素領域の大きさに比べて充分に小さい矩形状に設計するのが普通であるから、画素コンタクトホールの部分の画素電極、ひいては配向膜が極めて局所的に落ち窪んだ形状となっている（実際に製造した素子では画素コンタクトホールは正方形ではなく、円形のすり鉢状に窪んだ形状となる）。よって、垂直方向に起立していた液晶分子は、電界印加時に円形の画素コンタクトホールを中心として様々な方向に向けて倒れるため、液晶分子が様々な方向に向いたドメイン構造が形成され、画素内にディスクリネーションが生じていた。
【００１０】
このように、本発明者は、従来の垂直配向型液晶装置においては画素コンタクトホールの形状に起因してディスクリネーションが発生することに着目した。そこで、画素コンタクトホールの形状を、走査線に沿って当該画素のスイッチング素子に接続されたデータ線の近傍から隣のデータ線の近傍まで延在する細長い形状に変更した。このような形状にすると、画素コンタクトホールの部分の配向膜は画素の一辺に沿って細長く窪んだ状態となるため、液晶分子の倒れ方が画素コンタクトホールの長手方向に延びる縁の部分の落ち込みに支配される。その結果、画素コンタクトホールの近傍に存在する液晶分子は、その大部分が画素コンタクトホールが形成された側の一辺から平坦な画素の中央に向けて倒れようとするので、従来のように液晶分子が様々な方向に向いたドメイン構造が形成されにくくなり、ディスクリネーションの発生を抑制することができる。これにより、画質の向上およびコントラスト比の向上が図れるとともに、余計なディスクリネーションを隠す遮光層を小さくできることで開口率の向上が図れる。
【００１１】
本発明の他の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、スイッチング素子のドレイン領域上に設けられた層間絶縁膜と、層間絶縁膜に形成された画素コンタクトホールと、画素コンタクトホールを介してドレイン領域と電気的に接続された画素電極および蓄積容量とを具備し、蓄積容量は、ドレイン領域から延設されてなる一方の電極と、一方の電極上にゲート絶縁膜を介して配置されるとともに走査線と同一膜からなる他方の電極とからなり、他方の電極は、走査線に沿って、走査線よりも画素電極の中央側に配置されてなり、画素コンタクトホールが形成される領域は、一方の電極よりも画素電極の中央側に配置されてなり、画素コンタクトホールは、走査線に沿って、スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする。
【００１２】
上記の本発明の他の液晶装置は、スイッチング素子のドレイン領域から延設された一方の電極と、一方の電極上にゲート絶縁膜を介して配置されるとともに走査線と同一膜からなる他方の電極（容量線）とからなる蓄積容量を有するものである。この構成においては、画素の周辺側から中央側に向けて走査線、蓄積容量の他方の電極、画素コンタクトホールが形成されるドレイン領域の順に配置されている。よって、画素の周辺部が高く、画素コンタクトホールの部分が走査線に沿って細長く窪んでいる構造を実現することができ、この構造により画素コンタクトホール近傍の液晶分子の倒れ方を制御してディスクリネーションを抑制することができる。
【００１３】
本発明の他の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、少なくともスイッチング素子のドレイン領域上に設けられた第１層間絶縁膜と、第１層間絶縁膜上に設けられた導電性のバリア層と、バリア層上に設けられた第２層間絶縁膜と、第２層間絶縁膜上に配置された画素電極と、画素電極とバリア層とを電気的に接続するための画素コンタクトホールと、バリア層とドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、画素コンタクトホールは、走査線に沿ってスイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする。
【００１４】
上述した液晶装置では画素電極がスイッチング素子のドレイン領域に直接接続されていたのに対し、上記の本発明の他の液晶装置は、画素電極とスイッチング素子のドレイン領域とが第１層間絶縁膜上に設けられたバリア層を介して電気的に接続されている。この構造であれば、積層構造の途中にバリア層が介在する分、画素電極をドレイン領域に直接接続する構造に比べて画素コンタクトホール部分の窪みが浅くなるが、それでも画素電極の他の部分に比べて画素コンタクトホールの部分が窪むことは確かである。よって、この構成においても、画素コンタクトホールを走査線に沿ってスイッチング素子に接続されたデータ線と隣接するデータ線の近傍まで延在させる形状とすることによって、上述の作用により、ディスクリネーションを抑制することができる。
【００１５】
本発明の他の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、スイッチング素子のドレイン領域および蓄積容量の一方の電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極および蓄積容量の他方の電極と、ゲート電極上および他方の電極上に設けられた第１層間絶縁膜と、第１層間絶縁膜上に設けられたバリア層と、バリア層上に設けられた第２層間絶縁膜と、第２層間絶縁膜上に設けられた画素電極と、画素電極とバリア層とを電気的に接続するための画素コンタクトホールと、バリア層とドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、他方の電極およびバリア層は、走査線に沿って、走査線よりも画素電極の中央側に配置されてなり、画素コンタクトホールは、走査線に沿って、スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする。
【００１６】
上記本発明の他の液晶装置は、画素電極とドレイン領域との間にバリア層を介在させた液晶装置において、ドレイン領域から延設された一方の電極と、走査線と同一膜からなる他方の電極（容量線）とからなる蓄積容量を有するものである。この構成においては、他方の電極およびバリア層が走査線に沿って走査線よりも画素電極の中央側に配置されており、画素の周辺部が高く、画素コンタクトホールの部分が走査線に沿って細長く窪んでいる構造を実現することができる。この構造により、画素コンタクトホール近傍の液晶分子の倒れ方を制御してディスクリネーションを抑制することができる。
【００１７】
上記本発明の液晶装置において、画素電極の周縁部は、一つの画素のスイッチング素子に接続されたデータ線と、このデータ線に隣接するデータ線と、当該画素のスイッチング素子に接続された走査線に隣接する走査線とに平面的に見て重なるように配置することが望ましい。
【００１８】
上述したように、データ線や走査線等の配線が形成された領域は画素電極の中央部に比べて高くなっているので、この構成においては、例えば画素電極が四角形型である場合、図２２に示すように、画素電極２の周縁を構成する４つの辺２ｂ，２ｃ，２ｄ，２ｅのうち、１つの辺２ｂを除く残り３つの辺２ｃ，２ｄ，２ｅに対応する画素電極２の周縁部に平面視コ字状の凸部２ａが形成されており、この部分が他の部分（画素電極２の辺２ｂ側と中央部）よりも高く突出した状態となる。
【００１９】
図２３は、このような形状を持つ画素電極２と対向基板１９の共通電極２９間に電界を印加したときの等電位線を示す。この図に示すように、画素電極２の凸部２ａを有する周縁部において等電位線は傾斜する。垂直配向モードの液晶の場合、このように等電位線が画素電極２の周縁部で傾斜していると、画素電極２の周縁部においては画素の外側から内側に向けて倒れようとする液晶分子の力が緩和される。これに対して、画素電極のうちの辺２ｂに沿った部分だけは凸部２ａが形成されていないので、傾斜していない等電位線に沿って他の部分よりも優先的に液晶分子が倒れようとする。その結果、まず辺２ｂに沿った周縁部分の液晶分子が優先的に配向し始め、その他の部分の液晶分子がそれに続いて配向するので、凸部を有していない従来の画素電極に比べて液晶の配向方向が揃いやすくなる。
【００２０】
その上、本発明の液晶装置においては、データ線間で走査線に沿って延びる細長の画素コンタクトホールが設けられているので、上述したように、この画素コンタクトホールの形状による配向制御効果と、画素電極周縁部の３辺に凸部を設けたことによる配向制御効果とが相俟って、画素コンタクトホール近傍の液晶分子が、画素の辺のうち、凸部のない１辺側からこの辺と対向する辺側に向けて倒れる傾向がより強まり、ディスクリネーションをより確実に抑制することができる。
【００２１】
本発明の他の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、スイッチング素子のドレイン領域上に設けられた第１層間絶縁膜と、第１層間絶縁膜上に設けられたバリア層と、バリア層上に設けられた第２層間絶縁膜と、第２層間絶縁膜上に設けられた画素電極と、画素電極とバリア層とを電気的に接続するための画素コンタクトホールと、バリア層とドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、画素コンタクトホールは、走査線に沿って、スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなり、画素電極は四角形型であり、画素電極の３辺の周縁部は、それぞれスイッチング素子に接続されるデータ線と、前記データ線に隣接するデータ線と、スイッチング素子に接続された走査線に隣接する走査線とに平面的に見て重なるように配置されてなり、画素電極の残りの１辺の周縁部は画素コンタクトホール上に配置されてなり、画素電極の３辺の周縁部が残りの１辺の周縁部よりも突出していることを特徴とする。
【００２２】
上記本発明の他の液晶装置は、上述した通り、画素コンタクトホールの形状による配向制御効果と、画素電極の３辺の周縁部が残りの１辺よりも突出していることによる配向制御効果が相俟って、画素コンタクトホール近傍の液晶分子が画素の周辺側から中央側に向けて倒れる傾向がより強まり、ディスクリネーションをより確実に抑制することができる。
【００２３】
上記本発明の液晶装置において、画素コンタクトホールのテーパ角を所望の液晶のプレチルト角とほぼ同じに設定することが望ましい。
【００２４】
画素コンタクトホールの断面形状に関しては、ドライエッチングなどの異方性の強いエッチング法を用いて画素コンタクトホールを形成すると、孔の内壁が基板面に対して垂直に近く切り立った形状となり、ウェットエッチング等の等方性を持つエッチング法を用いると、孔の内壁が上方側に開いたテーパ形状となる。通常、垂直配向モードの液晶においても、液晶分子を基板面に完全に垂直に起立させるのではなく、水平配向モードと同様、所定の角度でプレチルトさせている。よって、本発明においては、画素コンタクトホールのテーパ角（基板面に垂直な面に対する孔の内壁面の角度）を液晶のプレチルト角とほぼ同じに設定しておけば、孔の内壁の角度に沿って液晶分子を整列させることができ、所望のプレチルト角を得ることができる。
【００２５】
また上述したように、画素の周縁部は走査線、データ線などが形成されているために土手状に盛り上がっているが、それだけでは画素周縁部の４辺全てが中央部に対して突出してしまい、図２２に示したような画素周縁部の３辺だけが突出した凸部を形成することができない。そこで、画素の周縁部のうち、１辺側だけは画素中央部とともに平坦化するか、もしくは逆に画素中央部に対して窪ませる必要がある。それには以下の３つの手段が考えられる。
【００２６】
第１の手段は、基板に、画素コンタクトホールの位置に対応して窪みを形成しておく方法である。基板自体に予め窪みを形成しておくことによりその上に積層する配線等をその窪みの中に埋め込むことができ、画素周縁部の１辺側のみを平坦化した図２２のような構造を実現することができる。そして、その窪みの位置に画素コンタクトホールを配置すれば、平坦面上に細長い溝状の画素コンタクトホールを形成することができる。
【００２７】
第２の手段は、スイッチング素子を、層間絶縁膜または第２層間絶縁膜に形成したソースコンタクトホールを介してデータ線に電気的に接続した構成とした上で、データ線と同一膜からなる第２導電層を走査線の上方に設ける方法である。その場合、層間絶縁膜または第２層間絶縁膜の表面を予め平坦化しておくことが望ましい。すなわち、この方法は、第１の手段のように配線部分を埋め込むのではなく、データ線を構成する膜を用いてデータ線および導電層を形成し、土手となる部分を作るというものである。つまり、データ線により画素周縁部の凸部のうちの平行な２辺の部分を作ることができ、走査線上に設けた導電層により残りの１辺側の凸部を作ることができる。したがって、データ線の形成前に層間絶縁膜または第２層間絶縁膜の表面を一旦平坦化しておくと、データ線および導電層の部分が平坦面から確実に突出した形状となるため、好ましい。
【００２８】
第３の手段は、基板上のスイッチング素子に対応する領域に遮光膜を設け、遮光膜上に下地絶縁膜を設け、下地絶縁膜上にスイッチング素子を配置する構成とした上で、下地絶縁膜に、画素コンタクトホールの位置に対応する領域において薄くなるように窪みを設ける方法である。この場合においても、第１の手段と同様、下地絶縁膜に設けた窪みに配線等を埋め込むことができ、画素周縁部の１辺側のみを平坦化した図２２のような構造を実現することができる。
【００２９】
さらにこの第３の手段を採用した場合には、上記の本来の効果に付随して別の効果も得られる。すなわち、画素コンタクトホールの形成領域の下地絶縁膜が薄くなっているが、この部分はまたスイッチング素子のドレイン領域が配置される領域である。よって、この領域では遮光膜とドレイン領域とが薄い下地絶縁膜を介して対峙した状態となる。また、スイッチング素子の下方に位置する遮光膜を電位的に浮遊状態としておくとスイッチング素子の特性に悪影響を及ぼすため、遮光膜は通常定電位に固定しておく。したがって、本構成においては、薄い下地絶縁膜を介して対峙した遮光膜とドレイン領域とが一対の電極をなし、この部分に蓄積容量が形成されることになる。その結果、本来の蓄積容量に加えて、この部分で蓄積容量が稼げるため、蓄積容量全体の占有面積を小さくすることができる。
【００３０】
本発明の液晶装置の製造方法は、後で形成する画素コンタクトホールの位置に合わせて基板の表面に窪みを形成する工程と、前記基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続された画素電極を形成する工程とを有することを特徴とする。
【００３１】
本発明の液晶装置の製造方法は、画素電極に図２２に示した平面視コ字状の凸部を形成するための３つの手段のうち、第１の手段を実現するための方法である。この方法によれば、画素電極の３辺に対応する平面視コ字状の凸部と残りの１辺に対応する細長い溝状の画素コンタクトホールとを形成することができ、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００３２】
本発明の他の液晶装置の製造方法は、後で形成する画素コンタクトホールの位置に合わせて基板の表面に窪みを形成する工程と、前記基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域上に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介してドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００３３】
上記本発明の液晶装置の製造方法も、上記第１の手段を実現するための方法であり、特にスイッチング素子のドレイン領域と画素電極との間に介在するバリア層を有する液晶装置の製造方法である。本方法においても、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００３４】
本発明の他の液晶装置の製造方法は、基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成するとともに前記走査線に沿って導電層を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線および前記導電層を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００３５】
上記本発明の他の液晶装置の製造方法は、画素電極に図２２に示した平面視コ字状の凸部を形成するための３つの手段のうち、第２の手段を実現するための方法である。この方法によれば、画素電極の３辺に対応する平面視コ字状の凸部と残りの１辺に対応する細長い溝状の画素コンタクトホールとを形成することができ、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００３６】
本発明の他の液晶装置の製造方法は、基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介して前記ドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成するとともに前記走査線に沿って導電層を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線および前記導電層を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００３７】
上記本発明の液晶装置の製造方法も、上記第２の手段を実現するための方法であり、特にスイッチング素子のドレイン領域と画素電極との間に介在する導電層を有する液晶装置の製造方法である。本方法においても、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００３８】
上記本発明の液晶装置の製造方法において、前記第１層間絶縁膜または前記下層側第２層間絶縁膜の表面を平坦化した後、前記平坦化した第１層間絶縁膜または前記下層側第２層間絶縁膜上に導電層を形成することが望ましい。このようにすれば、データ線および第２導電層の部分が平坦面から確実に突出した形状を作ることができる。
【００３９】
本発明の他の液晶装置の製造方法は、後でスイッチング素子を形成する基板上の一部の領域に遮光膜を形成する工程と、前記基板上に前記遮光膜を覆う下地絶縁膜を形成する工程と、後で画素コンタクトホールを形成する領域の前記下地絶縁膜を薄くする工程と、前記下地絶縁膜上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００４０】
上記本発明の他の液晶装置の製造方法は、画素電極に図２２に示した平面視コ字状の凸部を形成するための３つの手段のうち、第３の手段を実現するための方法である。この方法によれば、画素電極の３辺に対応する平面視コ字状の凸部と残りの１辺に対応する細長い溝状の画素コンタクトホールとを形成することができ、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００４１】
本発明の他の液晶装置の製造方法は、後でスイッチング素子を形成する基板上の一部の領域に遮光膜を形成する工程と、前記基板上に前記遮光膜を覆う下地絶縁膜を形成する工程と、後で画素コンタクトホールを形成する領域の前記下地絶縁膜を薄くする工程と、前記下地絶縁膜上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介して前記ドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００４２】
上記本発明の液晶装置の製造方法も、上記第３の手段を実現するための方法であり、特にスイッチング素子のドレイン領域と画素電極との間に介在するバリア層を有する液晶装置の製造方法である。本方法においても、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００４３】
本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴とするものである。本発明の電子機器は、上記本発明の液晶装置を備えたことによって、ディスクリネーションに起因する画質の低下が少なく、高コントラスト比、高開口率の画像表示部を実現することができる。
【００４４】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の第１の実施の形態の液晶装置について図１〜図４を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。図２は、液晶装置を構成する一対の基板のうち、一方の基板をなすＴＦＴアレイ基板の隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。なお、図１の等価回路図は、以下の実施の形態全ての液晶装置に共通のものである。また、以下の全ての図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４５】
図１に示すように、本実施の形態の液晶装置において、画像表示領域を構成するマトリクス状に形成された複数の画素１は、画素電極２と当該画素電極２を制御するための薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する、スイッチング素子）３がマトリクス状に複数形成されており、画像信号を供給するデータ線４が当該ＴＦＴ３のソース領域に電気的に接続されている。データ線４に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線４同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３のゲートに走査線５が電気的に接続されており、所定のタイミングで、走査線５にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極２は、ＴＦＴ３のドレイン領域に電気的に接続されており、スイッチング素子であるＴＦＴ３を一定期間だけそのスイッチを閉じることにより、データ線４から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００４６】
画素電極２を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された共通電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極２と共通電極との間に形成される液晶容量と並列に蓄積容量６を付加する。例えば画素電極２の電圧は、蓄積容量６によりソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。本実施の形態では、蓄積容量６を形成するための配線である容量線７を設けている。また、容量線７を設ける代わりに、画素電極２と前段の走査線５との間で蓄積容量を形成しても良い。
【００４７】
図２は、本実施の形態の液晶装置を構成する一方の基板であるＴＦＴアレイ基板のパターンレイアウトを示す平面図である。この図に示すように、ＴＦＴアレイ基板上には、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる複数の画素電極２（輪郭を点線で示す）がマトリクス状に配置されており、画素電極２の紙面縦方向に延びる辺に沿ってデータ線４（輪郭を実線で示す）が設けられ、紙面横方向に延びる辺に沿って走査線５および容量線７（ともに輪郭を実線で示す）が設けられている。
【００４８】
本実施の形態において、ポリシリコン膜からなる半導体層９（輪郭を破線で示す）は、データ線４と走査線５の交差点の近傍に走査線５に跨って配置され、図２において走査線５の下側がＴＦＴ３のソース領域１０、上側がドレイン領域１１、走査線５の直下がチャネル領域１２（右下がりの斜線を施した部分）となっている。なお、本実施の形態のＴＦＴ３では走査線５がそのままゲート電極として機能する。そして、半導体層９は、ドレイン領域１１側の一端が当該画素１に隣接する画素１のデータ線４の方向（紙面右方向）と当該画素１のデータ線４に沿う方向（紙面上方向）とに分岐して延びている。
【００４９】
半導体層９のソース領域１０上には、データ線４とソース領域１０とを電気的に接続するためのソースコンタクトホール１３が形成されている。一方、半導体層９のドレイン領域１１上には、画素電極２とドレイン領域１１とを電気的に接続するための画素コンタクトホール１４（図２において網掛けの部分）が形成されている。この画素コンタクトホール１４の形状および形成位置が本発明の一つの特徴点であり、当該画素１の容量線７よりも画素１の中央寄りの位置に、当該画素１のＴＦＴ３に接続されたデータ線４の近傍から隣接するデータ線４の近傍まで走査線５および容量線７に沿って延在するように細長く形成されている。
【００５０】
さらに、図２に示すように、画素電極２の周縁部はデータ線４や走査線５、容量線７等の配線と平面的に少なくとも部分的に重なっている。すなわち、画素電極２の上側の紙面横方向に延びる辺は隣接する画素１の走査線５と重なり、画素電極２の左側の紙面縦方向に延びる辺は自身の画素１のデータ線４と重なり、画素電極２の右側の紙面縦方向に延びる辺は隣接する画素１のデータ線４と重なり、画素電極２の下側の紙面横方向に延びる辺は自身の画素１の容量線７と重なっている。したがって、本実施の形態の場合、図４に示すように、画素電極２の中央が平坦な光透過領域であり、画素電極２の４辺に沿う平面視ロ字状の周縁部が上記各配線の上に乗り上げて土手状に突出した凸部２ａとなっている。ただし、画素電極２の下側の辺に沿う容量線７の画素中央寄りには上述の画素コンタクトホール１４が形成されているので、この部分は深く窪んだ形状となっている。
【００５１】
また、容量線７は走査線５に沿って紙面横方向に並ぶ画素１を貫くように延びるとともに、分岐した一部７ａがデータ線４に沿って紙面縦方向に延びている。そこで、データ線４および走査線５に沿って長く延び、平面的に重なった位置にある半導体層９と容量線７とによって蓄積容量６が形成されている。
【００５２】
本実施の形態の液晶装置は、図３に示すように、一対の基板１６，１７を有しており、その一方の基板をなすＴＦＴアレイ基板１８と、これに対向配置される他方の基板をなす対向基板１９とを備え、これら基板１８，１９間に液晶２０が挟持されている。基板１６，１７は、例えばガラスや石英等の透明基板、もしくはシリコン基板等からなるものである。
【００５３】
図３に示すように、ＴＦＴアレイ基板１８上にＴＦＴ３の形成位置に対応して例えばクロム等の金属膜からなる第１遮光層２１が設けられ、その上にシリコン酸化膜等からなる下地絶縁膜２２が設けられている。第１遮光層２１は、液晶装置への入射光の戻り光がＴＦＴ３に入射されるのを防止するためのもの、下地絶縁膜２２は、第１遮光層２１とＴＦＴ３の半導体層９との電気的短絡を防止するためのもの、である。そして、下地絶縁膜２２上には各画素電極２をスイッチング制御するＴＦＴ３が設けられている。具体的には、下地絶縁膜２２上に例えば膜厚５０ｎｍ程度のポリシリコン膜からなる半導体層９が設けられ、この半導体層９を覆うように膜厚１０〜１５０ｎｍ程度のゲート絶縁膜２３が形成されている。
【００５４】
ＴＦＴ３は、例えばポリシリコン膜からなるゲート電極を含む走査線５、当該走査線５からの電界によりチャネルが形成される半導体層９のチャネル領域１２、走査線５と半導体層９とを絶縁するゲート絶縁膜２３、アルミニウム等の金属からなるデータ線４、半導体層９のソース領域１０をなす高濃度ソース領域１０ａおよびドレイン領域１１をなす高濃度ドレイン領域１１ａを備えている。さらに本実施の形態のＴＦＴ３は、ＬＤＤ（Lightly Doped Drain）構造を採用しており、ソース領域１０およびドレイン領域１１の高濃度領域１０ａ，１１ａとチャネル領域１２との間に低濃度領域１０ｂ，１１ｂが形成されている。
【００５５】
また、下地絶縁膜２２上には、ＴＦＴ３のドレイン領域１１と一体の蓄積容量電極２４（一方の電極）と、蓄積容量電極２４上にゲート絶縁膜２３を介して配置され、走査線５と同一膜で形成された容量線７（他方の電極）とからなる蓄積容量６が設けられている。そして、これらＴＦＴ３および蓄積容量６を覆うように第１層間絶縁膜２５が形成され、第１層間絶縁膜２５上には、第１層間絶縁膜２５およびゲート絶縁膜２３を貫通するソースコンタクトホール１３を通じてＴＦＴ３のソース領域１０と電気的に接続されたデータ線４が形成されている。
【００５６】
そして、第１層間絶縁膜２５上にデータ線４を覆うように第２層間絶縁膜２６が形成され、第２層間絶縁膜２６上には、第２層間絶縁膜２６、第１層間絶縁膜２５およびゲート絶縁膜２３を貫通する深さのある画素コンタクトホール１４を通じてＴＦＴ３のドレイン領域１１と電気的に接続された画素電極２が形成されている。さらに、ＴＦＴアレイ基板１８の最上層の全面には配向膜２７が形成されている。配向膜２７は、例えばポリイミド薄膜などの垂直配向モードを適用可能な有機薄膜、より具体的な配向膜材料の一例としてはＭＸ９６１２１０（商品名、メルクジャパン社製）等を用いることができ、この配向膜にラビング処理を施して用いれば良い。
【００５７】
他方、対向基板１９側は、基板１７上に、ＴＦＴアレイ基板１８上の第１遮光層２１の形成位置に対応して例えばクロム等の金属膜、樹脂ブラックレジスト等からなる第２遮光層２８が形成されている。第２遮光層２８は、液晶装置への入射光がＴＦＴ３に入射されるのを防止するためのものである。そして、基板１７全面に、画素電極２と同様のＩＴＯ等の透明導電膜からなる共通電極２９、配向膜３０が順次形成されている。この配向膜３０についても、ＴＦＴアレイ基板１９側と同様の材料を用いれば良い。
【００５８】
また、本実施の形態では、液晶２０は、電界を印加していない状態で各液晶分子がその長軸を基板１６，１７に対して垂直な向きに起立し、画素電極２−共通電極２９間に電界を印加した状態において基板１６，１７に対して平行になるように配向するタイプの垂直配向モードの液晶が選定される。ただし、液晶にプレチルト角を導入する場合は、基板に対して完全に垂直配向ではなく、基板面に垂直な線（法線）に対してある程度の傾斜をもって配向する。このような垂直配向モードの液晶の例としては、負の誘電異方性を有するネマチック液晶、コレステリック液晶等を挙げることができる。
【００５９】
本実施の形態の液晶装置においては、ＴＦＴアレイ基板１８における画素コンタクトホール１４の形状が、図２に示したように、走査線５および容量線７に沿って当該画素１のデータ線４の近傍から隣のデータ線４の近傍まで延在するように細長くなっているので、画素コンタクトホール１４の部分の配向膜２７が画素１の一辺に沿って細長く落ち窪んだ状態となっている。その結果、画素コンタクトホール１４の近傍に存在する液晶分子は、その大部分が画素コンタクトホール１４が形成された側の一辺からほぼ平坦な画素１の中央に向けて倒れようとするので、液晶分子が様々な方向に向いたドメイン構造が形成されにくくなり、従来に比べてディスクリネーションの発生を抑制することができる。これにより、画質の向上およびコントラスト比の向上が図れるとともに、余計なディスクリネーションを隠す遮光層を小さくできることで開口率の向上が図れる。
【００６０】
また、本実施の形態の液晶装置は、駆動方法として１Ｈ反転駆動を用いた際に好適である。１Ｈ反転とは、隣接する走査線５毎に逆極性の電圧を印加する駆動方法であり、この駆動方法を採用した場合、隣接する走査線５間に横方向に電界が発生する。本実施の形態の液晶装置においては、液晶分子がこの電界に沿って画素コンタクトホール１４が形成された画素の一辺側から中央側に向けて倒れようとするので、ドメイン構造がより形成されにくくなり、ディスクリネーションの発生を抑制することができる。
【００６１】
また、本実施の形態の構成は、画素コンタクトホール１４の位置と形状を変更しただけであるから、製造プロセスは従来と変える必要がないという利点を有している。
【００６２】
［第２の実施の形態］
以下、本発明の第２の実施の形態の液晶装置について図５〜図１３を参照して説明する。図５は、本実施の形態の液晶装置のＴＦＴアレイ基板の隣接する複数の画素群の平面図であり、図６は、図５のＢ−Ｂ’断面図である。
【００６３】
図５、図６に示すように、本実施の形態のＴＦＴアレイ基板１８の構成は、図２、図３に示した第１の実施の形態のＴＦＴアレイ基板１８と基本的には類似している。したがって、図５、図６において図２、図３と共通の構成要素については同一の符号を付し、その部分の詳細な説明は省略する。そして、本実施の形態のＴＦＴアレイ基板１８が第１の実施の形態のＴＦＴアレイ基板１８と異なる点は、第１の実施の形態ではＴＦＴのドレイン領域と画素電極とが直接接続されていたのに対し、本実施の形態ではＴＦＴのドレイン領域と画素電極とが他の導電層（バリア層）を介して電気的に接続されている点であり、それに伴ってコンタクトホールの構成も異なっている。
【００６４】
すなわち、図５に示すように、ＴＦＴ３の半導体層９のうち、ドレイン領域１１と平面的に重なり、さらに容量線７とも重なる部分に導電性のバリア層３２（導電層、右上がりの斜線で示す部分）が設けられている。バリア層３２は、ＴＦＴ３のドレイン領域１１と画素電極２とを電気的に接続する際の中継層となるものであり、バリア層３２の存在によって第１の実施の形態（図３）で示したような深い画素コンタクトホール１４を形成する必要がなくなり、深い画素コンタクトホール１４を形成する際のエッチングに伴う半導体層９の突き抜け等の問題を回避することができる。
【００６５】
図５における画素電極２の下側の辺に沿う周縁部の中央に、ＴＦＴ３のドレイン領域１１とバリア層３２とを電気的に接続するためのドレインコンタクトホール３３が形成されている。このドレインコンタクトホール３３は、走査線５と容量線７との間に配置されているが、これらの配線がドレイン領域１１やバリア層３２と短絡しないように容量線７の一部が切り欠かれ、この切欠部７ｂの中にドレインコンタクトホール３３が配置されている。そして、紙面横方向に延びるドレイン領域１１、容量線７、バリア層３２の全てに平面的に重なるように、画素コンタクトホール３４が設けられている。本実施の形態の場合も、画素コンタクトホール３４は、走査線５および容量線７に沿う方向に延びるとともに、互いに隣接する２本のデータ線４の近傍まで長く延びている。
【００６６】
本実施の形態の場合も第１の実施の形態と同様、図４に示したように、画素電極２の中央が平坦な光透過領域であり、画素電極２の４辺に沿う周縁部が土手状に高い凸部２ａとなっており、画素電極２の下側の辺に沿う画素コンタクトホール３４の部分が窪んだ形状となっている。
【００６７】
図６に示す断面構造も、図３に示す第１の実施の形態とほぼ同様である。異なる点は、ＴＦＴ３および蓄積容量６を覆うように第１層間絶縁膜２５が形成され、第１層間絶縁膜２５上には、第１層間絶縁膜２５およびゲート絶縁膜２３を貫通するドレインコンタクトホール３３を通じてＴＦＴ３のドレイン領域１１と電気的に接続されたバリア層３２が形成されている。さらに、第１層間絶縁膜２５上にバリア層３２を覆うように下層側第２層間絶縁膜２６ａが形成され、下層側第２層間絶縁膜２６ａ上には、下層側第２層間絶縁膜２６ａ、第１層間絶縁膜２５およびゲート絶縁膜２３を貫通するソースコンタクトホール１３を通じてＴＦＴ３のソース領域１０と電気的に接続されたデータ線４が形成されている。
【００６８】
そして、下層側第２層間絶縁膜２６ａ上にデータ線４を覆うように上層側第２層間絶縁膜２６ｂが形成され、上層側第２層間絶縁膜２６ｂ上には、上層側第２層間絶縁膜２６ｂおよび下層側第２層間絶縁膜２６ａを貫通する画素コンタクトホール３４を通じてバリア層３２と電気的に接続された画素電極２が形成されている。また、第２の実施の形態では、バリア層３２がデータ線と重ならない領域であれば、画素コンタクトホール３４を設けることができるので、画素コンタクトホール３４の幅は第１の実施の形態より大きく、画素コンタクトホール３４のテーパ角は、所望の液晶のプレチルト角とほぼ同じに設定されている。これにより、光透過領域を小さくすることなく、効率的に土手状に高い凸部２ａと画素コンタクトホール３４を形成することができ、有利である。
【００６９】
次に、本実施の形態の液晶装置の製造方法、特にＴＦＴアレイ基板の製造方法を図７〜図１３を用いて説明する。なお、図７〜図１３は各工程におけるＴＦＴアレイ基板３１側の各層を、図６と同様に図５のＢ−Ｂ’断面に対応させて示す工程図である。
【００７０】
まず図７の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等の基板１６を用意する。そして、基板１６の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜３６として形成する。なお、遮光膜３６上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００７１】
次に工程（２）に示すように、形成された遮光膜３６上にフォトリソグラフィーにより第１遮光層２１のパターンに対応するレジストマスク（図示せず）を形成し、レジストマスクを介して遮光膜３６に対しエッチングを行うことにより、第１遮光層２１を形成する。
【００７２】
次に工程（３）に示すように、第１遮光層２１の上に、例えば、常圧または減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、もしくは窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜２２を形成する。この下地絶縁膜２２の膜厚は、例えば約５００〜２０００ｎｍとする。なお、ＴＦＴアレイ基板３１裏面からの戻り光が問題にならない場合は、第１遮光層２１を形成する必要はない。
【００７３】
次に工程（４）に示すように、下地絶縁膜２２上に、減圧ＣＶＤ法等によりアモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間の熱処理を施すことにより、ポリシリコン膜３７を約５０〜２００ｎｍの膜厚となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使った熱処理でも良いし、エキシマレーザー等を用いても良い。なお、アモルファスシリコン膜を経ずに、減圧ＣＶＤ法等によりポリシリコン膜を直接形成しても良い。あるいは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後、熱処理等により再結晶化させてポリシリコン膜を形成しても良い。
【００７４】
次に工程（５）に示すように、フォトリソグラフィー工程、エッチング工程により上記ポリシリコン膜３７をパターニングすることにより、所定パターンを有する半導体層９を形成する。この時、同パターンにて半導体層９と一体の蓄積容量電極２４を同時に形成する。
【００７５】
次に図８の工程（６）に示すように、ＴＦＴ３を構成する半導体層９を約９００〜１３００℃の温度で熱酸化することにより、約３０ｎｍ程度の比較的薄い膜厚の熱酸化シリコン膜３８を形成し、さらに工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜３９を約５０ｎｍ程度の比較的薄い膜厚に堆積し、多層構造を持つＴＦＴ３のゲート絶縁膜２３を形成する。この結果、ゲート絶縁膜２３の膜厚は、約１０〜１５０ｎｍ程度となる。
【００７６】
次に工程（８）に示すように、フォトリソグラフィー工程、エッチング工程により蓄積容量電極２４となる部分を除く半導体層９上にレジストマスク４０を形成した後、例えばリン（Ｐ）イオンをドーズ量約３×１０１２／ｃｍ２でドープして、蓄積容量電極２４を低抵抗化しても良い。その場合、イオン注入後、レジストマスク４０は除去する。
【００７７】
次に工程（９）に示すように、減圧ＣＶＤ法等によりポリシリコン膜４１を堆積し、さらにリン（Ｐ）を熱拡散し、ポリシリコン膜４１を導電化する。または、Ｐイオンをポリシリコン膜の成膜と同時に導入しても良い。ポリシリコン膜４１の膜厚は、約１００〜５００ｎｍ、好ましくは約３００ｎｍに堆積する。
【００７８】
次に図９の工程（１０）に示すように、レジストマスク（図示せず）を用いたフォトリソグラフィー工程、エッチング工程等によりポリシリコン膜４１のパターニングを行い、所定パターンの走査線５および容量線７を形成する。走査線５および容量線７は、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００７９】
次に工程（１１）に示すように、ＴＦＴ３をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層９に、まず低濃度ソース領域１０ｂおよび低濃度ドレイン領域１１ｂを形成するために、走査線５の一部であるゲート電極をマスクとして、ＰなどのＶ族元素の不純物を低濃度で（例えば、Ｐイオンを１×１０１３〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線５下の半導体層９はチャネル領域１２となる。
【００８０】
次に工程（１２）に示すように、ＴＦＴ３を構成する高濃度ソース領域１０ａおよび高濃度ドレイン領域１１ａを形成するために、走査線５よりも幅の広いレジストマスク４２を走査線５上に形成した後、同じくＰなどのＶ族元素の不純物を高濃度で（例えば、Ｐイオンを１×１０１５〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。なお、例えば低濃度の不純物のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線５の一部であるゲート電極をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００８１】
次に図１０の工程（１３）に示すように、レジストマスク４２を除去した後、走査線５上、容量線７上およびゲート絶縁膜２３上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜２５を１０〜２００ｎｍ程度の比較的薄い膜厚に堆積する。ただし、第１層間絶縁膜２５は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜を形成可能である。
【００８２】
次に工程（１４）に示すように、後で形成するバリア層３２と高濃度ドレイン領域１１ａとを電気的に接続するためのドレインコンタクトホール３３を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホールを開孔可能である。あるいは、コンタクトホールが半導体層を突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホールに対し、より良好に電気的な接続をとるためのテーパを付与する観点からも有効である。
【００８３】
次に工程（１５）に示すように、第１層間絶縁膜２５およびドレインコンタクトホール３３を介して覗く高濃度ドレイン領域１１ａの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜をスパッタリングにより堆積して、５０〜５００ｎｍ程度の膜厚の導電膜４３を形成する。なお、この導電膜４３上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成して２層以上から構成しても良い。また、導電膜４３は応力緩和のためにポリシリコン膜等を用いても良いし、ポリシリコン膜と金属合金膜で２層以上の導電膜４３を形成してもよい。
【００８４】
次に図１１の工程（１６）に示すように、形成された導電膜４３上にフォトリソグラフィーによりバリア層３２のパターンに対応するレジストマスク（図示せず）を形成し、レジストマスクを介して導電膜４３のエッチングを行うことにより、バリア層３２を形成する。
【００８５】
次に工程（１７）に示すように、第１層間絶縁膜２５およびバリア層３２を覆うように、例えば常圧または減圧ＣＶＤ法等を用いて下層側第２層間絶縁膜２６ａを形成する。下層側第２層間絶縁膜２６ａの膜厚は、約５００〜１５００ｎｍが好ましい。下層側第２層間絶縁膜２６ａの膜厚が５００ｎｍ以上あれば、データ線４および走査線５間における寄生容量はあまり問題とならない。
【００８６】
次に工程（１８）に示すように、高濃度ソース領域１０ａおよび高濃度ドレイン領域１１ａを活性化するために約１０００℃の熱処理を２０分程度行った後、データ線４に対するソースコンタクトホール１３を開孔する。また、走査線５や容量線７を基板周辺領域において図示しない配線と接続するためのコンタクトホールも、ソースコンタクトホール１３と同一の工程により下層側第２層間絶縁膜２６ａに開孔することができる。
【００８７】
次に図１２の工程（１９）に示すように、下層側第２層間絶縁膜２６ａの上に、スパッタリング等により遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜４４として、約１００〜１０００ｎｍ程度の膜厚、好ましくは約５００ｎｍの厚さに堆積する。
【００８８】
次に工程（２０）に示すように、フォトリソグラフィー工程、エッチング工程等により金属膜４４をパターニングすることにより、データ線４を形成する。
【００８９】
次に工程（２１）に示すように、データ線４上を覆うように、例えば常圧または減圧ＣＶＤ法あるいはプラズマＣＶＤ法等を用いて上層側第２層間絶縁膜２６ｂを形成する。上層側第２層間絶縁膜２６ｂの膜厚は約５００〜１５００ｎｍが好ましい。
【００９０】
次に図１３の工程（２２）に示すように、上層側第２層間絶縁膜２６ｂおよび下層側第２層間絶縁膜２６ａを貫通して次に形成する画素電極２とバリア層３２とを電気的に接続するための画素コンタクトホール３４を、反応性イオンエッチング、反応性イオンビームエッチングなどのドライエッチングにより形成する。ここでは、コンタクトホールの形状をテーパ状にするためにウェットエッチングを併用する。
【００９１】
次に工程（２３）に示すように、上層側第２層間絶縁膜２６ｂ上に、スパッタリング等によりＩＴＯ膜等の透明導電膜４５を約５０〜２００ｎｍの膜厚に堆積し、さらに工程（２４）に示すように、フォトリソグラフィー工程、エッチング工程等により透明導電膜４５をパターニングし、画素電極２を形成する。なお、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極を形成してもよい。続いて、画素電極２の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレチルト角を持つように所定方向でラビング処理を施すこと等により、配向膜２７を形成する。以上の工程により、ＴＦＴアレイ基板１８が完成する。
【００９２】
他方、対向基板に関しては工程図の図示を省略するが、ガラス基板等の基板１７がまず用意され、第２遮光層２８を、例えば金属クロムをスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て形成する。なお、第２遮光層２８は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。次に、対向基板１９の全面に、スパッタリング等によりＩＴＯ等の透明導電膜を約５０〜２００ｎｍの膜厚に堆積することにより共通電極２９を形成する。さらに、共通電極２９の全面に配向膜３０を形成する。
【００９３】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１８と対向基板１９とを対向させて配置し、シール材により貼り合わせ、空セルを作製する。次いで、液晶２０を空セル内に封入すれば、本実施の形態の液晶装置が完成する。
【００９４】
比較例として図２４に示すように、画素コンタクトホール４７を隣接するデータ線４の間のほぼ中央に小さく形成した場合、この部分のみが局所的に窪んだ形状となっており、液晶分子が、電界印加時に画素コンタクトホール４７の位置を中心として様々な方向に向けて倒れるため、特に画素電極２の下側の辺に沿う周縁部の中央付近にディスクリネーションが生じていた。
【００９５】
これに対して、本実施の形態の液晶装置では、画素電極２とバリア層３２とを電気的に接続する画素コンタクトホール３４を、互いに隣接するデータ線４間で走査線５に沿って延在させた形状となっている。これにより、ディスクリネーションの発生を抑制することができ、画質の向上、コントラスト比の向上、開口率の向上が図れるという第１の実施の形態と同様の効果を得ることができる。
【００９６】
また、第１の実施の形態の場合は、図２に示したように、画素コンタクトホール１４の部分で画素電極２がＴＦＴ３のドレイン領域１１に直接接続されているため、画素コンタクトホール１４のパターンと容量線７のパターンとを平面的に重ねることができない。したがって、画素コンタクトホール１４のパターンが容量線７のパターンの制限を受け、画素コンタクトホール１４の面積を広くするとその分蓄積容量６の面積が小さくなるため、画素コンタクトホール１４の面積をむやみに広げることはできない。
【００９７】
これに対して、本実施の形態の場合、図５に示したように、画素コンタクトホール３４の部分は画素電極２とバリア層３２とを接続している部分であるから、画素コンタクトホール３４のパターンとバリア層３２の下方に位置する容量線７のパターンとを平面的に重ねることができる。したがって、蓄積容量６の面積を小さくすることなく、画素コンタクトホール３４の面積を充分に広げることができる。これにより、液晶の配向制御に与える画素コンタクトホール３４の影響を大きくすることができる。
【００９８】
［第３の実施の形態］
以下、本発明の第３の実施の形態の液晶装置について図１４を参照して説明する。図１４は、本実施の形態の液晶装置の断面構造を示す図であり、図５のＢ−Ｂ’断面に対応する断面図である。本実施の形態の液晶装置の平面的なパターン構成は第２の実施の形態の図５と全く同様であるため、ここでは第２の実施の形態の図６に相当する断面図のみを提示する。図１４において図６と共通の構成要素については同一の符号を付し、詳細な説明は省略する。
【００９９】
第１、第２の実施の形態では、画素電極２の４辺全てに沿う周縁部が平面視ロ字状の土手状に突出していた。これに対して、以下に説明する第３〜第５の実施の形態では、図５における画素電極２の下側の辺に沿う周縁部のみを画素電極２の中央部と同じレベルに平坦化するか、もしくは画素電極２の中央部よりも窪ませ、図２２に示したように、残りの３辺に沿う周縁部を平面視コ字状の土手状に突出させるための構成を例示する。
【０１００】
本実施の形態の液晶装置の場合も、積層構造そのものは図６に示した構造と全く同じであるが、図１４に示すように、基板１６の画素コンタクトホール３４に対応する位置に窪み１６ａが形成されており、その上に各層が積層されている。なお、窪み１６ａの深さは半導体層９、容量線７、バリア層３２の３層の膜厚分の合計にほぼ等しく設定されている。したがって、蓄積容量電極２４、容量線７、バリア層３２の一部などが窪み１６ａの中に埋め込まれたような状態となっており、図５における画素電極２の下側の辺の周縁部は画素電極２の中央部に対して平坦化され、その上で画素コンタクトホール３４の部分が窪んだ構造となっている。
【０１０１】
上記構成の液晶装置を製造する場合には、まず最初の工程で、基板１６の表面に画素コンタクトホール３４に対応する部分が開口したレジストマスクを形成し、ウェットエッチングなどの手法を用いて所定の深さの窪み１６ａを形成すれば良い。その後の工程は第２の実施の形態と全く同じで良い。
【０１０２】
本実施の形態の液晶装置においては、１つの画素電極２の１辺に沿う周縁部のみを画素電極２の中央部と同じレベルに平坦化したことによって、残りの３辺に沿う周縁部を平面視コ字状の土手状に突出させることができる。そのため、上述したように、画素電極２の周縁部の３辺に平面視コ字状の凸部を設けたことによる配向制御効果と、データ線４間で走査線５に沿って延びる画素コンタクトホール３４を設けたことによる配向制御効果とが相俟って、画素コンタクトホール近傍の液晶分子が、画素電極２の辺のうち、凸部のない１辺側（図５における画素電極の下側の辺側）からこの辺と対向する辺側に向けて揃って倒れる傾向がより強まり、ディスクリネーションをより確実に抑制することができる。
【０１０３】
［第４の実施の形態］
以下、本発明の第４の実施の形態の液晶装置について図１５〜図１７を参照して説明する。図１５および図１６は、本実施の形態の液晶装置の断面構造を示す図であり、図１５は図５のＢ−Ｂ’断面に対応する断面図、図１６は図５のＣ−Ｃ’断面に対応する断面図（ＴＦＴアレイ基板側のみを示す）である。図１５および図１６において図６と共通の構成要素については同一の符号を付し、詳細な説明は省略する。
【０１０４】
本実施の形態の液晶装置においては、図１４に示した第３の実施の形態のように基板１６に窪み１６ａは形成されておらず、基板１６の表面は平坦である。そして、図６に示した第２の実施の形態と異なる点は、図１５に示すように、下層側第２層間絶縁膜２６ａが厚く形成されて、その表面が平坦化されており、平坦化した下層側第２層間絶縁膜２６ａ上にデータ線４が形成されている。
【０１０５】
図１６は図５のＣ−Ｃ’断面、すなわち、画素電極２の下側の辺の周縁部を辺に直交する方向に切断した断面図を示している。下層側第２層間絶縁膜２６ａの表面が平坦化されている点を除いて、画素コンタクトホール３４の部分の構成自体は図６と変わりないが、下層側第２層間絶縁膜２６ａ上の走査線５の上方にあたる領域に、データ線４と同一の膜で形成された導電層４９が設けられている。
【０１０６】
本実施の形態の液晶装置を製造する際には、バリア層３２を形成するまでの工程は第２の実施の形態で説明した製造プロセスと同様に行い、その後、下層側第２層間絶縁膜２６ａを第２の実施の形態における膜厚よりも充分に厚い膜厚で成膜する。その後、エッチバック法、化学機械的研磨（ＣＭＰ）法等の周知の平坦化技術を用いて、下層側第２層間絶縁膜２６ａの表面を平坦化する。そして、下層側第２層間絶縁膜２６ａを貫通してＴＦＴ３のソース領域１０に達するソースコンタクトホール１３を開孔し、Ａｌ等の低抵抗金属や金属シリサイド等からなる金属膜を全面に成膜した後、フォトリソグラフィー、エッチング等を用いて金属膜をパターニングすることにより、データ線４を形成すると同時に、走査線５の上方にあたる領域に金属膜を残存させ、上記の導電層４９とする。ここでは、フォトリソグラフィー工程で使用するフォトマスクのパターンとして、データ線４のパターンに加えて、走査線５の上方にあたる領域に金属膜を残存させるためのパターンを作っておけば良い。
【０１０７】
この時点でのＴＦＴアレイ基板の１画素分の形状を模式的に表したものが図１７である。この図のように、表面が平坦な下層側第２層間絶縁膜２６ａ上に、互いに平行に延在するデータ線４と、これらデータ線４間にデータ線４と直交する方向に延在する導電層４９とが設けられている。この導電層４９は、データ線４同士を短絡させないようにデータ線４とは離間して形成されている。なお、図１７中の符号３４は、下層側第２層間絶縁膜２６ａ形成後に形成する画素コンタクトホールを示している。
【０１０８】
以降の工程は、上層側第２層間絶縁膜２６ｂの形成、画素コンタクトホール３４の形成、画素電極２の形成と続き、第２の実施の形態で説明した製造プロセスと同様である。
【０１０９】
第３の実施の形態は、配線の一部を基板１６に形成した窪み１６ａに埋め込むことによって、画素電極２の１辺に沿う周縁部のみを平坦化し、残りの３辺に沿う周縁部を平面視コ字状の土手状に突出させたものであった。これに対して、本実施の形態は、下層側第２層間絶縁膜２６ａ形成後の段階で基板１６の表面を一旦平坦化しておき、データ線４形成用の金属膜を用いて画素電極２の３辺に沿う土手の部分を突出させるというものである。したがって、本実施の形態によれば、図２２に示したような周縁部に平面視コ字状の凸部を有する画素電極２を確実に形成することができる。
【０１１０】
その結果、画素電極２周縁部の３辺に平面視コ字状の凸部を設けたことによる配向制御効果と、データ線４間で走査線５に沿って延びる画素コンタクトホール３４を設けたことによる配向制御効果とにより、ディスクリネーションをより確実に抑制でき、コントラスト比の向上が図れる、という第３の実施の形態と同様の効果を得ることができる。
【０１１１】
なお、本実施の形態においては、データ線４を構成する金属膜を用いて画素電極の３辺に沿う土手となる部分を形成したが、この部分を形成するにあたってはデータ線４を構成する金属膜に限ることなく、全く別の膜を用いても良い。しかしながら、液晶装置として実質的に必要でない他の膜を用いて土手の部分を形成したのでは、製造プロセス中の工程数が増えたり、積層構造が複雑化するという点で好ましくない。この点からすると、本実施の形態の方法は、液晶装置として本来必要な膜を利用して土手の部分を形成しているので、従来の製造プロセスを変更することなく、画素電極周縁部の３辺に平面視コ字状の凸部を形成することができる、という利点を有している。
【０１１２】
［第５の実施の形態］
以下、本発明の第５の実施の形態の液晶装置について図１８を参照して説明する。図１８は、本実施の形態の液晶装置の断面構造を示す図であり、図５のＢ−Ｂ’断面に対応する断面図である。本実施の形態の液晶装置の平面的なパターン構成は第２の実施の形態の図５と全く同様であるため、ここでは第２の実施の形態の図６に相当する断面図のみを提示する。図１８において図６と共通の構成要素については同一の符号を付し、詳細な説明は省略する。
【０１１３】
本実施の形態の液晶装置の場合も図１４に示した第３の実施の形態と同様、積層構造そのものは図６に示した構造と全く同じであるが、図１８に示すように、下地絶縁膜２２の画素コンタクトホール３４に対応する位置が他の部分に比べて薄くなるように窪み２２ａが形成されており、その上に各層が積層されている点が異なっている。なお、窪み２２ａの深さは半導体層９、容量線７、バリア層３２の３層の膜厚分の合計にほぼ等しく設定されている。したがって、蓄積容量電極２４、容量線７、バリア層３２などが窪み２２ａの中に埋め込まれたような状態となっており、図５における画素電極２の下側の辺の周縁部は画素電極２の中央部に対して平坦化され、その上で画素コンタクトホール３４の部分が窪んだ構造となっている。
【０１１４】
上記構成の液晶装置を製造する場合には、下地絶縁膜２２を形成するまでの初期の工程は第２の実施の形態で説明した製造プロセスと同様に行うが、下地絶縁膜２２の膜厚は薄くする分を見込んだ膜厚としておく。そして、下地絶縁膜２２の表面に画素コンタクトホール３４に対応する部分が開口したレジストマスクを形成し、ウェットエッチングなどの手法を用いて所定の深さの窪み２２ａを形成すれば良い。以降の工程は第２の実施の形態と全く同じで良い。
【０１１５】
本実施の形態の液晶装置も第３の実施の形態と同様、配線の一部を下地絶縁膜２２の窪み２２ａに埋め込んで画素電極２の１辺に沿う周縁部のみを平坦化したことにより、残りの３辺に沿う周縁部を平面視コ字状の土手状に突出させることができる。これにより、画素電極２周縁部の３辺に平面視コ字状の凸部を設けたことによる配向制御効果と、データ線４間で走査線５に沿って延びる画素コンタクトホール３４を設けたことによる配向制御効果とにより、ディスクリネーションをより確実に抑制でき、コントラスト比の向上が図れる、という第３、第４の実施の形態と同様の効果を得ることができる。
【０１１６】
また、特に本実施の形態の場合、画素コンタクトホール３４の形成領域の下地絶縁膜２２が薄くなった部分で第１遮光層２１と蓄積容量電極２４とが薄い下地絶縁膜２２を介して対峙しており、第１遮光層２１を定電位に固定しておけば、第１遮光層２１と蓄積容量電極２４とが一対の電極をなす蓄積容量が形成されることになる。その結果、本来の蓄積容量に加えて、この部分で蓄積容量が稼げるため、蓄積容量全体の占有面積を小さくすることができる。例えば、第１遮光層２１と容量線７の重なり部分にこれらを電気的に接続するコンタクトホールを形成しておけば、容量線７とともに第１遮光層２１を定電位に固定することができる。
【０１１７】
［電子機器］
上記実施の形態の液晶装置を備えた電子機器の例について説明する。
図１９は、携帯電話の一例を示した斜視図である。図１９において、符号１０００は携帯電話本体を示し、符号１００１は上記の液晶装置を用いた画像表示部を示している。
【０１１８】
図２０は、腕時計型電子機器の一例を示した斜視図である。図２０において、符号１１００は時計本体を示し、符号１１０１は上記の液晶装置を用いた画像表示部を示している。
【０１１９】
図２１は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２１において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は上記の液晶装置を用いた画像表示部を示している。
【０１２０】
図１９〜図２１に示す電子機器は、上記実施の形態の液晶装置を用いた画像表示部を備えているので、ディスクリネーションに起因する画質の低下が少なく、高コントラスト比、高開口率の画像表示部を有する電子機器を実現することができる。
【０１２１】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態で挙げた各層の構成材料、パターン形状、膜厚、製造工程中の各種処理条件等の具体的な数値などは上記の例に限るものではなく、適宜変更が可能なことは勿論である。また、第３〜第５の実施の形態では、画素電極の１辺に沿う周縁部を画素電極中央部とともに平坦化した例を挙げたが、窪みをより深くするなどして、画素電極の１辺に沿う周縁部を画素電極中央部よりも窪んだ構造としても良い。
【０１２２】
さらに、第３〜第５の実施の形態においては、バリア層を有する第２の実施の形態の液晶装置を基本として各実施の形態特有の構成を適用した例を示したが、この構成に代えて、バリア層を持たない第１の実施の形態の液晶装置に対して各実施の形態特有の構成を適用することもできる。また、第１の実施の形態では製造方法の説明を省略したが、第２の実施の形態に例示した製造方法においてバリア層形成周りの工程を除けば、後の工程は同様に実施することができる。
【０１２３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、隣接するデータ線間で走査線に沿って延在する画素コンタクトホールを設けたことにより、液晶分子が画素コンタクトホールが形成された側の一辺から画素の中央に向けて倒れようとするので、従来のように液晶分子が様々な方向に向いたドメイン構造が形成されにくくなり、ディスクリネーションの発生を抑制することができる。これにより、画質およびコントラスト比の向上が図れるとともに、余計なディスクリネーションを隠す遮光層を小さくできることで開口率の向上が図れる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態の液晶装置の等価回路図である。
【図２】  同、液晶装置を構成するＴＦＴアレイ基板の複数の画素群を示す平面図である。
【図３】  図２のＡ−Ａ’線に沿う断面図である。
【図４】  同、液晶装置の一画素における画素電極の凹凸の様子を示す模式図である。
【図５】  本発明の第２の実施の形態の液晶装置を構成するＴＦＴアレイ基板の複数の画素群を示す平面図である。
【図６】  図５のＢ−Ｂ’線に沿う断面図である。
【図７】  同、液晶装置の製造プロセスを順を追って示す工程断面図である。
【図８】  同、工程断面図の続きである。
【図９】  同、工程断面図の続きである。
【図１０】  同、工程断面図の続きである。
【図１１】  同、工程断面図の続きである。
【図１２】  同、工程断面図の続きである。
【図１３】  同、工程断面図の続きである。
【図１４】  本発明の第３の実施の形態の液晶装置の構成を示す図であって、図５のＢ−Ｂ’線に対応する断面図である。
【図１５】  本発明の第４の実施の形態の液晶装置の構成を示す図であって、図５のＢ−Ｂ’線に対応する断面図である。
【図１６】  同、液晶装置の構成を示す図であって、図５のＣ−Ｃ’線に対応する断面図である。
【図１７】  同、液晶装置の製造過程においてデータ線形成後の状態を模式的に示す図である。
【図１８】  本発明の第５の実施の形態の液晶装置の構成を示す図であって、図５のＢ−Ｂ’線に対応する断面図である。
【図１９】  本発明の液晶装置を備えた電子機器の一例を示す図である。
【図２０】  同、電子機器の他の例を示す図である。
【図２１】  同、電子機器のさらに他の例を示す図である。
【図２２】  本発明の液晶装置における画素電極を模式的に示す斜視図である。
【図２３】  同、画素電極により発生される等電位線を示す説明図である。
【図２４】  ディスクリネーション対策として本出願人が先に提案した液晶装置のＴＦＴアレイ基板の構成を示す平面図である。
【符号の説明】
１  画素
２  画素電極
２ａ  （画素電極周縁部の）凸部
３  薄膜トランジスタ（スイッチング素子、ＴＦＴ）
４  データ線
５  走査線
６  蓄積容量
７  容量線
９  半導体層
１０  ソース領域
１１  ドレイン領域
１２  チャネル領域
１３  ソースコンタクトホール
１４，３４  画素コンタクトホール
１６  基板
１６ａ  （基板の）窪み
１８  ＴＦＴアレイ基板
１９  対向基板
２０  液晶
２１  第１遮光層
２２  下地絶縁膜
２２ａ  （下地絶縁膜の）窪み
２３  ゲート絶縁膜
２４  蓄積容量電極
２５  第１層間絶縁膜
２６  第２層間絶縁膜
２６ａ  下層側第２層間絶縁膜
２６ｂ  上層側第２層間絶縁膜
３２  バリア層
３３  ドレインコンタクトホール
４９  導電層（第２導電層）
【図１】
0003888044.tif 000002
【図２】
0003888044.tif 000003
【図３】
0003888044.tif 000004
【図４】
0003888044.tif 000005
【図５】
0003888044.tif 000006
【図６】
0003888044.tif 000007
【図７】
0003888044.tif 000008
【図８】
0003888044.tif 000009
【図９】
0003888044.tif 000010
【図１０】
0003888044.tif 000011
【図１１】
0003888044.tif 000012
【図１２】
0003888044.tif 000013
【図１３】
0003888044.tif 000014
【図１４】
0003888044.tif 000015
【図１５】
0003888044.tif 000016
【図１６】
0003888044.tif 000017
【図１７】
0003888044.tif 000018
【図１８】
0003888044.tif 000019
【図１９】
0003888044.tif 000020
【図２０】
0003888044.tif 000021
【図２１】
0003888044.tif 000022
【図２２】
0003888044.tif 000023
【図２３】
0003888044.tif 000024
【図２４】
0003888044.tif 000025