(57)【特許請求の範囲】
【請求項１】
一側端に複数の出力端子が設けられ、他側端に複数の入力端子が設けられて１つの回路機能を形成する複数の半導体チップ部と、前記複数の半導体チップ部が１つのデバイスホール内に所定間隔を保持して配される保持部材と、該保持部材の前記一側端側の一側に整列して配され、前記各半導体チップ部の複数の出力端子と第１のリード線を介して電気的に接続される複数の出力電極と、前記保持部材の前記他側端側の他側に整列して配され、前記各半導体チップ部の複数の入力端子と第２のリード線を介して電気的に接続される複数の入力電極とを備え、該入力電極の数が前記出力電極のそれより小さい半導体装置であって、
隣接する一対の前記各半導体チップ部の対向する端部側の前記他側端に前記入力端子と共にそれぞれ設けられる共通端子と、
前記保持部材の他側の領域に前記第２のリード線と共に設けられ、前記一対の半導体チップ部の各共通端子を相互に電気的に接続する複数の結線とを含むことを特徴とする半導体装置。
【請求項２】
前記保持部材はＴＡＢテープである請求項１記載の半導体装置。
【請求項３】
前記半導体チップ部は全体に長方形の平面形状を有し、その長手方向を整列させかつほぼその長手方向寸法に等しい相互間隔をおいて配置されている請求項１記載の半導体装置。
【請求項４】
一方の半導体チップ部に設けられた入力端子が共通端子を兼ねる場合に、該入力端子に接続される第２のリード線に分岐路を設け、該分岐路を他方の半導体チップ部に設けられた共通端子に接続することを特徴とする請求項１記載の半導体装置。
【請求項５】
前記共通端子にチップ部内配線である分岐路を経て接続される分岐端子が設けられている請求項１記載の半導体装置。
【請求項６】
前記分岐路を経て相互に接続される一方の前記半導体チップ部の前記共通端子または前記分岐端子および他方の前記半導体チップ部の前記共通端子または前記分岐端子は、それぞれの半導体チップ部内を伸びる分割線を対称軸として、相互に対称的に配置されている請求項４または５記載の半導体装置。
【請求項７】
前記分岐端子と前記共通端子とを相互に接続する前記チップ部内配線は、多層配線技術により形成されている請求項５記載の半導体装置。
【請求項８】
分岐路には、信号の減衰を防止するためのバッファが挿入されている請求項５記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板に集積回路を組み込んで構成される半導体チップを備える半導体装置に関する。
【０００２】
【従来の技術】
半導体チップの製造では、一般的には、半導体ウエハ上の領域に同一の集積回路を多数組み込んだ後、各領域が分離され、この各領域部分により多数の半導体チップが、一括的かつ効率的に形成される。
一枚の半導体ウエハから、このような多数の半導体チップを得るとき、各半導体チップの面積が大きくなるほど、限られた面積の半導体ウエハから得られる半導体チップの数が少なくなる。また、欠陥部分が発見された半導体チップは廃棄されるが、廃棄される半導体チップの面積が大きいほど半導体ウエハの廃棄面積が増加し、生産性は低下する。そのため、半導体ウエハの有効利用および生産性の向上のためには、半導体ウエハから分離される半導体チップの小型化を図ることが望ましい。
【０００３】
しかしながら、この半導体チップの小型化の要望に反し、半導体チップを組み込んだ半導体装置のコンパクト化のために、半導体チップの大型化の傾向が見られる。
【０００４】
この種の半導体チップを利用した半導体装置に、例えば、特開平５−２３５０９２号公報に示される半導体装置がある。
この従来技術によれば、液晶駆動用の半導体装置として、１つの保持部材に多数の同一機能を有する液晶駆動用ＩＣチップを連続的に配置し、この保持部材上の同一機能を有する液晶駆動用ＩＣチップ間で該ＩＣチップの制御用信号を電気的に導通させることにより、保持部材上に設けられる外部接続端子数の低減を図ることができ、これにより、半導体装置の実装面積の低減によるコンパクト化が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、この種の半導体装置で、一層のコンパクト化を図るためには、各ＩＣチップに設けられる液晶への出力端子数の増大を図る必要があることから、各ＩＣチップの出力端子が配列される一辺の寸法が増大し、そのために各ＩＣチップが長大化し、よりスリム化する傾向が見られた。
また、コンパクト化の反面、保持部材上のＩＣチップに１つでも欠陥があれば、保持部材上の他のＩＣチップをも廃棄しなければならないという問題もあった。
【０００６】
各ＩＣチップのスリム化は、前記したような半導体ウエハの有効利用および生産性の向上を疎外する。なぜならば、ほぼ円型である半導体ウエハ上に矩形のＩＣチップを製造するため、半導体ウエハの周辺部には利用できない。領域が残るが、正方形のＩＣチップに比較して、これと同一面積の長方形のＩＣチップは、縦横比の値が１から離れるほど、すなわちスリム化が進むほど、この利用できない領域の面積が増加するためである。
【０００７】
そのため、半導体ウエハの有効利用および生産性の向上を可能とする半導体装置を提供し得る技術が望まれていた。
また、この半導体ウエハの有効利用および生産性の向上に関連して、半導体装置の大型化を招くことなくＩＣチップの出力端子と保持部材上に設けられる端子とを接続するリード回路の信頼性を高め、これにより歩留まりの向上を図り得る技術が望まれていた。
【０００８】
【課題を解決するための手段】
本発明は、以上の点を解決するために、次の構成を採用する。
〈構成１〉
本発明は、一側端に複数の出力端子が設けられ、他側端に複数の入力端子が設けられて１つの回路機能を形成する複数の半導体チップ部と、前記複数の半導体チップ部が１つのデバイスホール内に所定間隔を保持して配される保持部材と、該保持部材の前記一側端側の一側に整列して配され、前記各半導体チップ部の複数の出力端子と第１のリード線を介して電気的に接続される複数の出力電極と、前記保持部材の前記他側端側の他側に整列して配され、前記各半導体チップ部の複数の入力端子と第２のリード線を介して電気的に接続される複数の入力電極とを備え、該入力電極の数が前記出力電極のそれより小さい半導体装置であって、隣接する一対の前記各半導体チップ部の対向する端部側の前記他側端に前記入力端子と共にそれぞれ設けられる共通端子と、前記保持部材の他側の領域に前記第２のリード線と共に設けられ、前記一対の半導体チップ部の各共通端子を相互に電気的に接続する複数の結線とを含むことを特徴とする。
【０００９】
〈作用１〉
本発明によれば、所定の１つの機能を果たす電気回路が複数の半導体チップ部に分割されて形成され、この複数の半導体チップ部は、これを保持する単一の保持部材上で、所定の１つの機能を果たすべく電気的に接続されて構成される。
従って、各半導体チップ部の面積およびスリム化が従来に比較して著しく低減されることから、限られた面積の半導体ウエハから得られる半導体チップの数が増加し、これに伴い半導体チップ部分の生産性向上およびこれを保持部材上で相互に接続して構成される半導体装置の生産性の向上が図られる。
【００１０】
また、保持部材上のＩＣはもともと所定の１つの機能を果たす回路であるため、１つの半導体チップに欠陥があり、保持部材上のＩＣをすべて廃棄する場合でも、廃棄量は従来と変わらない。
【００１３】
一側に複数の出力端子が設けられた複数の半導体チップ部を一つの保持部材上に配置することにより、コンパクト化が可能となり、また保持部材上にそれぞれの出力端子に対応した出力電極が設けられる。
この保持部材上の出力電極と対応する半導体チップの出力端子とを接続する第１のリード回路部分については、このリード回路部分の信頼性の確保のために、前記第１の直線部分、傾斜伸長部および第２の直線部におけるそれぞれの間隔を均等に保持する必要がある。
また、半導体装置の大型化の防止のために、前記出力電極の整列方向に沿った保持部材の長さ寸法およびその幅寸法の増大を防止する必要がある。
しかも、出力電極に接続される例えば液晶パネルのような電気素子との確実な電気的に接続を得るために、各出力電極間の間隔を大きくする必要がある。
【００１４】
複数の半導体チップの出力端子数の和と同一数の出力端子数を有する単一の半導体チップ部について、半導体装置の大型化を防止すべく半導体チップ部の各出力端子列と保持部材の各出力電極列間の間隔を保持した状態で、例えば出力電極の間隔を大きく設定しようとすると、第１のリード回路部分における各傾斜伸長部の傾斜角が大きくなり、この傾斜角の増大に伴って傾斜伸長部の相互間隔が小さくなることから、当該リード回路部分における信頼性の低下を招く結果となる。
そのため、単一の半導体チップでは、前記した３つの要件の全てを満足させることはできない。
【００１５】
これに対し、必要とする出力端子を複数の半導体チップ部に分割し、かつ整列して配置される半導体チップ部間に適正な間隔を保持させることにより、前記した３つの要件を満足させることができ、これにより、大型化を招くことなく、コンパクトでありかつ信頼性に優れた半導体装置を提供することが可能となる。
【００１６】
各半導体チップ部を例えば液晶駆動用ＩＣチップのような同一の機能を有するＩＣチップで構成することができる。また、各ＩＣチップを長方形として、それぞれの出力端子が直線状に整列するように、各ＩＣチップをその長手方向に整列して配置することができ、これにより、実装効率の向上を図ることができる。
【００１７】
各半導体チップ部に、半導体チップ部間で相互に接続される共通端子が設けられるとき、それらを保持部材上の第２のリード回路部分と共に設けた結線で相互に接続することができ、これにより、分割する前の１つの電気回路機能を持つ半導体装置と信号入力端子数、信号出力端子数、電源入力端子数を同一にすることができる。
また、この第２のリード回路部分で共通端子を相互に接続するための分岐端子を、各半導体チップ部に設けることができる。
【００１８】
各半導体チップ部の共通端子とこれに接続される分岐端子とを多層配線技術により、結線することができる。
また、各半導体チップ部の相互に接続される共通端子および分岐端子を半導体内の仮想分割を対称軸として、相互に対称的に配置することができ、これにより、第２のリード回路部分に交差部を形成することなく該第２のリード回路部分の複雑化を防止して、その簡素化を図ることができる。
【００１９】
各分岐端子に関連して、半導体チップ内に信号の減衰を防止するためのバッファを組み込むことができる。
【００２０】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
〈具体例１〉
図１は、本発明に係る半導体装置の具体例１を示す。
本発明に係る半導体装置１０は、保持部材１１と、該保持部材上に保持される複数のチップ部分１２とを備える。本具体例では、両チップ部分１２の長手方向寸法は等しくＬである。
半導体装置１０は、図示の例では、保持部材１１としてＴＡＢ（Tape automated bonding）テープが用いられた液晶パネル駆動用ドライバである。
ＴＡＢテープ１１は、その両側部に設けられたスプロケットホール１３間に、ＴＡＢテープ１１の幅方向に伸長する単一の細長いデバイスホール１４を備える。
デバイスホール１４内には、全体に長方形の平面形状を有する細長い一対のチップ部分１２が配置されている。
【００２１】
両チップ部分１２は、例えば、所定の間隔Ｄをおいて、その長手方向を一致させて相互に整列するように、配置されている。
両チップ１２内には、従来よく知られた液晶パネル駆動用ドライバ回路を構成する集積回路が２分割されてなる集積回路部分（図示せず）が、それぞれに形成されている。
【００２２】
各チップ部分１２の一側には、前記集積回路部分のための出力端子１６が互いに等間隔で整列して形成されている。また、各チップ部分１２の他側には、前記集積回路部分のための入力端子１７が互いに等間隔で整列して形成されている。
両チップ部分１２は、相互に近接する端部に設けられた共通端子１８を備え、両チップ部分１２の互いに対向する共通端子１８は、接続回路として作用する結線１９により、相互に接続されている。
【００２３】
共通端子１８を液晶パネル駆動用ドライバの外部で電気接続することにより、両チップ部分１２は、電気的に一体的となり、１つのドライバ回路として機能する。また、この１つのドライバ回路として機能する集積回路部分が組み込まれた各チップ部分１２は、従来のドライバ回路が組み込まれた約２Ｌの長さ寸法の半導体基板をその長手方向へ半分に分離したものに相当する。
【００２４】
ＴＡＢテープ１１の一側には、各出力端子１６に対応する出力電極２０が、チップ部分１２から所定の間隔Ｗをおいて、出力端子１６の列と平行に配列されている。出力電極２０は相互に等間隔をおいて配置されている。
また、ＴＡＢテープ１１の他側には、各入力端子１７に対応する入力電極２１が入力端子１７の列と平行に配列されている。入力電極２１は相互に等間隔をおいて配置されており、この入力電極２１の一部が電源用として利用され、残部が入力信号および入出力信号用電極として利用される。
【００２５】
出力端子１６とこれに対応する出力電極２０はＴＡＢテープ１１上に形成される第１のリード回路部分２２により、相互に接続され、入力端子１７とこれに対応する第２のリード回路部分２３により、相互に接続されている。
図１に示す例では、第２のリード回路部分２３は、半導体基板１５の縁部から直角に半導体基板１５の外方へ伸長するリード部分（２３）からなる。
他方、第１のリード回路部分２２は、それぞれ出力端子１６から半導体基板１５の縁部と直角に半導体基板１５の外方へ伸長する第１の直線部２２ａと、該直線部の外端から角度的に伸長する傾斜伸長部２２ｂと、該傾斜伸長部の外端から対応する出力電極２０に伸びる第２の直線部２２ｃとを備える。
【００２６】
第１のリード回路部分２２は、各チップ部分１２ごとで、それぞれの傾斜伸長部２２ｂが各チップ部分１２の中間部を横切る仮想線ｌ1 を対称軸として対称的に配置されている。各傾斜伸長部２２ｂは、第１の直線部２２ａと傾斜角θをなすように、それぞれが外方へ向けて仮想線ｌ1 から離れるように、伸長する。
これにより、第１のリード回路部分２２は、それぞれの部分２２ａ、２２ｂおよび２２ｃが相互に等間隔をおいて形成されている。
【００２７】
デバイスホール１４内には、チップ部分１２を埋め込む従来よく知られた樹脂材料が充填され、これにより両チップ部分１２が確実に保持される。
【００２８】
従来の半導体装置では、長手方向寸法が約２Ｌのチップが用いられており、出力電極とチップとの間隔（Ｗ）を所定値に保持した状態で出力電極相互の間隔を増大させるべく傾斜伸長部（２２ｂ）の傾斜角（θ）を増大させようとすると、この傾斜伸長部（２２ｂ）相互の間隔が小さくなるため、第１のリード回路部分（２２）での信頼性の低下を招くおそれが生じる。
【００２９】
これに対し、本願発明に係る半導体装置１０では、両チップ部分１２に分割されしかも両チップ部分１２が間隔Ｄをおいて配置されていることから、この間隔Ｄを出力電極２０の間隔分として利用することができる。そのため、出力電極２０とチップ部分１２との間隔Ｗを所定値に保持した状態で、傾斜伸長部２２ｂの相互間隔を減少させることなく両部２２ａと２２ｃを接続することができ、これにより、ＴＡＢテープ１１の大型化を招くことなくＴＡＢテープ１１上での出力電極２０の相互間隔の増大を図ることができる。
【００３０】
この出力電極２０の相互間隔の増大は、該電極に接続される液晶パネルの接続端子との接続を確実かつ容易とし、この接続部の信頼性の向上に大きく寄与する。
また、ＴＡＢテープ１１の大型化を防止して第１のリード回路部分２２における各部（２２ａ、２２ｂおよび２２ｃ）での相互間隔を保持することができることから、半導体装置１０の大型化を招くことなく、しかも第１のリード回路部分２２での信頼性の低下を招くことなく、出力電極２０の相互間隔の増大を図ることができる。
また、出力電極２０の相互間隔と第１のリード回路部分２２における各部（２２ａ、２２ｂおよび２２ｃ）での相互間隔を減少させることなく、ＴＡＢテープ１１の小型化を図ることも可能である。
【００３１】
しかも、従来のほぼ半分の長さ寸法Ｌの半導体チップ１２を用い、両半導体基板１５に組み込まれた集積回路部分の相互結線により、単一のドライバ回路機能が組み込まれた従来のドライバ回路チップと同等の機能を達成することができ、したがって、１枚の半導体ウエハから得られる半導体チップ１４の数を増加させることができるため生産性が向上し、安価な半導体装置１０を得ることができる。
【００３２】
〈具体例２〉
図２は、本発明に係る具体例２を示す。
具体例１では、両チップ部分１２の共通端子１８を接続する結線１９がデバイスホール１４内に配置された。この例に代えて、図２に示すように、デバイスホール１４を各チップ部分１２ごとの小寸のデバイスホール１４ａとし、ＴＡＢテープ１１における両デバイスホール１４ａ間のブリッジ部１１ａで、結線１９を確実に保持することができ、これにより結線１９の耐久性および信頼性を高めることができる。
【００３３】
〈具体例３〉
また、共通端子１８のための接続回路である結線１９に関し、図３の具体例３で示すように、共通端子１８をチップ部分１２の他側に配置される入力端子１７の一部として配列し、接続回路である結線１９を第２のリード回路部分２３の一部としてＴＡＢテープ１１上の配線により実現することができる。
【００３４】
〈具体例４〉
さらに、共通端子の接続回路に関し、図４の具体例４で示すように、一方のチップ部分１２の共通端子１８及び共通端子として機能する入力端子１７に分岐路１９ａの一端を接続し、分岐路１９ａの他端を他方のチップ部分１２の対応する共通端子（１７および１８）に接続することができる。
【００３５】
〈具体例５〉
具体例１〜４では、液晶パネル駆動用の１つのドライバを２つのチップ部分１２に分割して形成した例について説明した。これに代えて、図５の具体例に示すように、３つのチップ部分１２（１２ａ、１２ｂおよび１２ｃ）に分割し、これらチップ部分１２の各共通端子１８を接続回路である結線１９を経て相互に接続することができる。
【００３６】
この具体例５では、１つのドライバを３つのチップ部分１２に分割して形成することができ、各チップ部分１２を結線すなわち接続回路１９により相互に接続することにより、１つのドライバとして機能させることができる。
従って、具体例５の半導体装置１０によれば、具体例１〜４に示した例に比較して、より大型のドライバに有利であり、あるいは、より小さな寸法の半導体チップ１４の適用が可能となる。
【００３７】
〈具体例６〉
また、複数のチップ部分１２の電気的接続によりドライバのような１つの回路機能を達成することに代えて、図６の具体例６に示すように、１つのＴＡＢテープ１１に保持される各チップ１２′ごとに、それぞれの独立した同一のドライバ回路機能を付与することができる。
それぞれがドライバ回路として機能するチップ１２′間には、前記したような共通結線を不要とすることができる。しかしながら、必要に応じて、各チップ１２′間に共通の制御信号あるいは電源等のための結線を保持部材１１または保持部材１１の外部に施すことができる。
【００３８】
各チップ１２′にそれぞれ異なる機能を有する集積回路を組み込むことができるが、前記したように、１つのＴＡＢテープ１１に保持される各チップ１２′に同一規格の同一機能および同一サイズチップを採用することにより、実装設計および生産工程の簡素化を図ることができ、これにより実装設計の効率を高め生産性の向上を図ることができる。
【００３９】
〈具体例７〉
共通端子として機能する入力端子の第２のリード回路部分２３での相互接続の簡素化を図るために、チップ部分１２（またはチップ１２′）内での多層配線技術を利用することが望ましい。
図７は、本発明の具体例７を部分的に拡大して示す平面図である。
各チップ部分１２には、カスケードデータ信号用入出力端子１７と、入力端子の一部として、共通端子１８およびこの共通端子１８に接続される分岐端子１８′とが整列して配置されている。
各チップ部分１２の各入出力端子１７、入力端子１８および１８′のうち、両チップ部分１２間で相互に接続される共通端子１８および分岐端子１８′は、両チップ部分１２内を伸びる分割線ｌ2 を対称軸として、相互に対称的に配置されており、共通端子１８から伸びる内部結線２４ａの分岐路２４ｂを介して、対応する共通端子１８と分岐端子１８′とが接続されている。
【００４０】
チップ部分１２内の結線（２４ａおよび２４ｂ）は、集積回路の形成に不可欠な従来よく知られた多層配線技術を用いて電気的短絡をもたらすことなく容易に交差配置することができる。
このチップ部分１２内での結線（２４ａおよび２４ｂ）の交差配置により、ＴＡＢテープ１１上の単層配線で構成される第２のリード回路部分２３の複雑化を招くことなく、チップ部分１２間の所望の配線が可能となる。
【００４１】
図７に示す具体例７の半導体装置１０では、複数のチップ部分１２により１つの液晶パネル駆動用ドライバとして機能させる例を示したが、図７に示す各チップ部分１２に代えて、それぞれが単一の液晶パネル駆動用ドライバとして機能するチップ１２′を適用することができる。
【００４２】
〈具体例８〉
また、図８に示すように、内部結線２４ａの分岐路２４ｂに、該分岐路を経る電気信号の減衰防止用として、従来よく知られたバッファ２５を挿入することができる。このバッファ２５の挿入により、分岐によるファンアウトの影響を無くすことができる。
【００４３】
前記したところでは、本発明を液晶パネル駆動用ドライバに適用した例について説明したが、これに限らず、本発明を種々の集積回路チップを含む半導体装置に適用することができる。
【００４４】
【発明の効果】
本発明によれば、前記したように、所定の１つの機能を果たす電気回路が分割されて形成される各半導体チップ部分の面積およびスリム化は従来に比較して著しく低減されることから、一枚の半導体ウエハから得られる半導体チップの数が増加し、これに伴い半導体チップ部分の生産性の向上およびこれを保持部材上で相互に接続して構成される半導体装置の生産性の向上が図られる。
【００４５】
また、本発明によれば、前記したように、必要とする出力端子を複数の半導体チップに分割し、かつ整列して配置される半導体チップ間に適正な間隔を保持させることにより、歩留まりの向上に加えて、リード回路部分の信頼性を確保し、半導体装置の全体的な大型化を防止し、しかも、各出力電極間の間隔を大きくすることができ、これにより、大型化を招くことなく、コンパクトでありかつ信頼性に優れた比較的安価な半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の具体例１を示す平面図である。
【図２】本発明に係る半導体装置の具体例２を示す平面図である。
【図３】本発明に係る半導体装置の具体例３を示す平面図である。
【図４】本発明に係る半導体装置の具体例４を示す平面図である。
【図５】本発明に係る半導体装置の具体例５を示す平面図である。
【図６】本発明に係る半導体装置の具体例６を示す平面図である。
【図７】本発明に係る半導体装置の具体例７をその一部を拡大して示す平面図である。
【図８】本発明に係る半導体装置の具体例８をその一部を拡大して示す平面図である。
【符号の説明】
１０  半導体装置
１１  （保持部材）ＴＡＢテープ
１２  チップ部分
１２′  チップ
１５  半導体基板
１６  出力端子
１７  入力端子
１８  共通端子
１８′  分岐端子
１９  （接続回路）結線
２０  出力電極
２１  入力電極
２２  第１のリード回路部分
２２ａ  第１の直線部
２２ｂ  傾斜伸長部
２２ｃ  第２の直線部
２３  第２のリード回路部分
２４ｂ  分岐路
【図１】
0003985016.tif 000002
【図２】
0003985016.tif 000003
【図３】
0003985016.tif 000004
【図４】
0003985016.tif 000005
【図５】
0003985016.tif 000006
【図６】
0003985016.tif 000007
【図７】
0003985016.tif 000008
【図８】
0003985016.tif 000009