(57)【特許請求の範囲】
【請求項１】
第１のアンテナ端子と第２のアンテナ端子に整流機能を有する内部電源生成機能部を接続し、前記第１のアンテナ端子と第１の接続点の間に第１のダイオードを順方向に接続し、前記第２のアンテナ端子と前記第１の接続点の間に第２のダイオードを順方向に接続し、前記第１の接続点とグランド端子の間に第１の容量と第１の電流源を並列に接続し、前記第１の接続点と第２の接続点の間に第２の容量を接続し、電源電圧端子と前記第２の接続点の間に第２の電流源と第１のディジタル信号によって制御される第１のスイッチを直列に接続し、前記第２の接続点と前記グランド端子の間に第３の電流源と第２のディジタル信号によって制御される第２のスイッチを直列に接続し、前記第２の接続点を第１の電圧比較器の負側入力端子に接続し、第１の基準電圧端子を該第１の電圧比較器の正側入力端子にし、該第１の電圧比較器の出力端子を第１のＤタイプフリップ・フロップ回路のデータ入力端子に接続し、第１のクロック端子を該第１のＤタイプフリップ・フロップ回路のクロック入力端子に接続し、該第１のＤタイプフリップ・フロップ回路のデータ出力端子を前記第１のディジタル信号とし、前記第１のディジタル信号の極性を反転させた信号を前記第２のディジタル信号とし、入力端子が所望の時間以上、所望のレベルを維持したことを検出する第１の検出機能部の入力端子に前記第１のディジタル信号を接続し、入力端子が所望の時間以上、所望のレベルを維持したことを検出する第２の検出機能部の入力端子に前記第１のディジタル信号を接続し、該第１の検出機能部の出力端子を第１のデータ復調機能部の第１の入力端子に接続し、該第２の検出機能部の出力端子を該第１のデータ復調機能部の第２の入力端子に接続し、第１の電位制御回路の第３の入力端子に前記第１の検出機能部の出力端子を接続し、該第１の電位制御回路の第４の入力端子に前記第２の検出機能部の出力端子を接続し、該第１の電位制御回路により、前記第２の接続点の電位を制御し、該第１のデータ復調機能部の出力端子を第１の出力端子に接続したことを特徴とする半導体集積回路装置。
【請求項２】
前記電位制御回路は、電源電圧端子と第３の接続点の間に第４の電流源を接続し、前記第３の接続点と第４の接続点の間にドレイン端子とゲート端子を接続した第１のＮＭＯＳ電界効果トランジスタを接続し、前記第４の接続点と第５の接続点の間にドレイン端子とゲート端子を接続した第１のＰＭＯＳ電界効果トランジスタを接続し、前記第５の接続点とグランド端子の間に第２のＮＭＯＳ電界効果トランジスタを接続し、正側入力端子に前記第４の接続点に接続し、負側入力端子に第２の基準電圧を接続した第１の差動増幅回路の出力端子を該第２のＮＭＯＳ電界効果トランジスタのゲート端子に接続し、電源電圧端子と第６の接続点の間に、前記第２の入力端子により制御される第３のスイッチを接続し、前記第６の接続点と前記第２の接続点の間に、ゲート端子を前記第３の接続点に接続した第３のＮＭＯＳ電界効果トランジスタを接続し、前記第２の接続点と第７の接続点の間に、ゲート端子を前記第５の接続点に接続した第２のＰＭＯＳ電界効果トランジスタを接続し、前記第７の接続点とグランド端子の間に、前記第１の入力端子により制御される第４のスイッチを接続することにより構成される請求項１記載の半導体集積回路装置。
【請求項３】
請求項１及至２のいずれか１項に記載の半導体集積回路装置を搭載したことを特徴とするＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に係り、特に、非接触型ＩＣカード用半導体集積回路装置がリーダ・ライタから受信したデータを復調する回路に関するものである。
【０００２】
【従来の技術】
カード内に半導体集積回路装置及びアンテナを搭載した、いわゆる非接触型ＩＣカードは、リーダ・ライタ装置と半導体集積回路装置との間で情報の交換を行い、非接触型ＩＣカードが保持しているデータの送信、リーダ・ライタから送信されたデータの保持など様々な機能を実現する。
【０００３】
非接触型ＩＣカードに搭載された半導体集積回路装置は、リーダ・ライタ装置から供給された高周波信号を、非接触型ＩＣカードに搭載されたアンテナで受信し、アンテナの両端に発生した電圧を整流する。更に、電源電圧端子とグランド端子に接続された容量によって平滑化された電圧を内部回路に電源電圧として供給する。
【０００４】
一方、非接触型ＩＣカードに搭載された半導体集積回路装置に搭載される論理回路は、リーダ・ライタ装置から供給された高周波信号からクロックを生成し、動作するものが多い。
【０００５】
また、リーダ・ライタ装置から非接触型ＩＣカードへのデータの送信は、上記高周波信号の振幅を変化させる、いわゆるＡＳＫ変調方式が用いられる。
【０００６】
この種の従来例として、特開平１１−２１４９６０号公報に開示されているように、受信信号の包絡線の変化点を微分回路で検出し、ヒステリシス特性を持ったコンパレータにより正方向及び負方向への変化点を判定することでデータを復調する回路が知られている。
【０００７】
【発明が解決しようとする課題】
前述した従来例のように、後段に接続される論理回路の動作クロックに同期せずにデータを復調した場合の問題点について説明する。
【０００８】
特開平１１−２１４９６０号公報に開示されているデータ復調回路は、抵抗と容量による微分回路を利用したものである。この回路は、ＡＳＫ変調された入力信号をローパスフィルタを通すことで高周波成分を低減し、そのローパスフィルタの出力の変化点を検出しきい値にヒステリシスを持たせた微分回路で検出することでノイズによる誤動作を低減させるものである。
【０００９】
上記回路では、ローパスフィルタも抵抗と容量で構成されているため、抵抗及び容量がばらついた場合、その遮断周波数もばらついてしまう。例えば、抵抗及び容量が小さくなる方向にばらついた場合、ローパスフィルタの遮断周波数は高い方向にばらつくことになる。この条件下においてローパスフィルタで除去できない高周波ノイズが載った場合、微分回路は本来のデータ以外の変化点で検出してしまい、その結果データの誤検出になる。
【００１０】
ここで、誤検出されたデータを信号処理することで受信データを補正することが考えられるが、クロックに同期せずに復調回路が動作するため、何らかの手段を用いて、クロックに同期させる必要がある。
【００１１】
その手段の１つとして、フリップ・フロップのセット端子及びリセット端子をクロックに同期させることが考えれらるが、抵抗及び容量のばらつきを考慮すると、なるべく高周波クロックで同期させることが望ましく、消費電力が大きくなることが容易に予想される。
【００１２】
もう１つの手段として、フリップ・フロップの出力端子をクロックに同期させる方法も考えられるが、上述のように微分回路が本来のデータ以外の変化点で検出してしまった場合のデータを補正する為には、なるべく高周波クロックで同期させることが望ましくなる。また、後段に位相同期化ループ（以下、ＰＬＬ）を搭載することで同期クロックを低周波にすることも考えられるが、受信信号の先頭にＰＬＬを同期させるための信号が必要になる為、使用用途に制限が出てくる。
【００１３】
したがって、本発明の目的は、後段に接続される論理回路に適した周波数のクロックに同期したデータを出力することで、ディジタルフィルタの機能を有することを容易にした復調回路を搭載した半導体集積回路装置を提供することにある。
【００１４】
また、上記半導体集積回路装置を用いたＩＣカードを提供することも本発明の目的の一つである。
【００１５】
【課題を解決するための手段】
本願発明の代表的な手段の一例を示せば以下の通りである。
即ち、本発明の半導体集積回路装置は、第１のアンテナ端子と第２のアンテナ端子に整流機能を有する内部電源生成機能部を接続し、前記第１のアンテナ端子と第１の接続点の間に第１のダイオードを順方向に接続し、前記第２のアンテナ端子と前記第１の接続点の間に第２のダイオードを順方向に接続し、前記第１の接続点とグランド端子の間に第１の容量と第１の電流源を並列に接続し、前記第１の接続点と第２の接続点の間に第２の容量を接続し、電源電圧端子と前記第２の接続点の間に第２の電流源と第１のディジタル信号によって制御される第１のスイッチを直列に接続し、前記第２の接続点と前記グランド端子の間に第３の電流源と第２のディジタル信号によって制御される第２のスイッチを直列に接続し、前記第２の接続点を第１の電圧比較器の負側入力端子に接続し、第１の基準電圧端子を該第１の電圧比較器の正側入力端子にし、該第１の電圧比較器の出力端子を第１のＤタイプフリップ・フロップ回路のデータ入力端子に接続し、第１のクロック端子を該第１のＤタイプフリップ・フロップ回路のクロック入力端子に接続し、該第１のＤタイプフリップ・フロップ回路のデータ出力端子を前記第１のディジタル信号とし、前記第１のディジタル信号の極性を反転させた信号を前記第２のディジタル信号とし、入力端子が所望の時間以上、所望のレベルを維持したことを検出する第１の検出機能部の入力端子に前記第１のディジタル信号を接続し、入力端子が所望の時間以上、所望のレベルを維持したことを検出する第２の検出機能部の入力端子に前記第１のディジタル信号を接続し、該第１の検出機能部の出力端子を第１のデータ復調機能部の第１の入力端子に接続し、該第２の検出機能部の出力端子を該第１のデータ復調機能部の第２の入力端子に接続し、第１の電位制御回路の第３の入力端子に前記第１の検出機能部の出力端子を接続し、該第１の電位制御回路の第４の入力端子に前記第２の検出機能部の出力端子を接続し、該第１の電位制御回路により、前記第２の接続点の電位を制御し、該第１のデータ復調機能部の出力端子を第１の出力端子に接続したものである。
また、本発明の半導体集積回路装置においては、前記電位制御回路は、電源電圧端子と第３の接続点の間に第４の電流源を接続し、前記第３の接続点と第４の接続点の間にドレイン端子とゲート端子を接続した第１のＮＭＯＳ電界効果トランジスタを接続し、前記第４の接続点と第５の接続点の間にドレイン端子とゲート端子を接続した第１のＰＭＯＳ電界効果トランジスタを接続し、前記第５の接続点とグランド端子の間に第２のＮＭＯＳ電界効果トランジスタを接続し、正側入力端子に前記第４の接続点に接続し、負側入力端子に第２の基準電圧を接続した第１の差動増幅回路の出力端子を該第２のＮＭＯＳ電界効果トランジスタのゲート端子に接続し、電源電圧端子と第６の接続点の間に、前記第２の入力端子により制御される第３のスイッチを接続し、前記第６の接続点と前記第２の接続点の間に、ゲート端子を前記第３の接続点に接続した第３のＮＭＯＳ電界効果トランジスタを接続し、前記第２の接続点と第７の接続点の間に、ゲート端子を前記第５の接続点に接続した第２のＰＭＯＳ電界効果トランジスタを接続し、前記第７の接続点とグランド端子の間に、前記第１の入力端子により制御される第４のスイッチを接続することにより構成されるものである。
さらに、本願発明の半導体集積回路を搭載したＩＣカードは、リーダ・ライタからの送信データを復調させる際、後段に接続される論理回路の動作クロックに同期させるフリップ・フロップ回路を用いて、復調動作を制御する機能を設けるようにすることができる。
【００１６】
このような構成にすることにより、リーダ・ライタ装置から送信されたデータを復調すると同時に、後段に接続される論理回路の動作クロックに同期させることができる。これにより、復調回路にディジタルフィルタの機能を有することが可能になると共に、後段に接続される論理回路での信号処理が容易になる。
【００１７】
【発明の実施の形態】
以下、本発明に係る半導体集積回路装置及びＩＣカードの好適な実施の形態について、添付図面を参照しながら説明する。
【００１８】
本発明の半導体集積回路装置を適用する非接触型ＩＣカードシステムの構成を図１に示す。参照符号ＣＤ１は、非接触型ＩＣカードを示し、この非接触型ＩＣカードＣＤ１に搭載された半導体集積回路装置は、リーダ・ライタ装置ＲＷ１のアンテナＬ２から供給された電磁波Ｓ１１を非接触型ＩＣカードＣＤ１に搭載されたアンテナＬ１で受信し、アンテナＬ１の両端に発生した電圧を通信機能を有する内部電源生成機能部Ｂ０で整流・平滑・抑制し、論理回路とメモリ回路と変調信号発生回路を含む信号処理機能部Ｂ１に電源電圧ＶＤＤとして供給する。また、通信機能を有する内部電源生成機能部Ｂ０は、信号処理機能部Ｂ１に供給するクロック信号Ｓ０１及びデータ信号Ｓ０２を電磁波Ｓ１１から復調するクロック復調回路及びデータ復調回路と、非接触型ＩＣカードＣＤ１からリーダ・ライタ装置ＲＷ１への通信を行うための信号Ｓ１２を発生する変調回路を有している。変調回路は、信号処理機能部Ｂ１の変調信号発生回路で発生される変調信号Ｓ０３により駆動され、リーダ・ライタ装置ＲＷ１との通信を行う。
【００１９】
以下、予備検討した非接触型ＩＣカードに搭載される半導体集積回路装置に形成する受信データ復調回路の回路構成及び問題点を示す。
【００２０】
図２に示す回路は、アンテナ端子ＬＡとＬＢに整流回路を有する内部電源生成機能部Ｂ２を接続し、これにより生成された電源電圧ＶＤＤによりＩＣに搭載される回路が動作する。
【００２１】
アンテナ端子ＬＡと接続点Ｎ１の間にダイオードＤ１を順方向に接続し、アンテナ端子ＬＢと接続点Ｎ１の間にダイオードＤ２を順方向に接続し、接続点Ｎ１とグランド端子の間に容量Ｃ１及び電流源Ｉ１を並列に接続する。
【００２２】
また、接続点Ｎ１と接続点Ｎ２の間に容量Ｃ２を接続し、電源電圧端子ＶＤＤと接続点Ｎ２の間に電流源Ｉ２とディジタル信号Ｓ１によって制御されるスイッチＳＷ１を直列に接続し、接続点Ｎ２とグランド端子の間に電流源Ｉ３とディジタル信号Ｓ２によって制御されるスイッチＳＷ２を直列に接続する。
【００２３】
接続点Ｎ２を電圧比較器ＣＭＰ１の負側入力端子に接続し、基準電圧ＶＲＥＦを電圧比較器ＣＭＰ１の正側入力端子に接続する。
【００２４】
この電圧比較器ＣＭＰ１の出力端子をＤタイプフリップ・フロップ回路ＤＦＦ１のデータ入力端子に接続し、クロック端子ＣＬＫをＤタイプフリップ・フロップ回路ＤＦＦ１のクロック入力端子に接続する。
【００２５】
Ｄタイプフリップ・フロップ端子ＤＦＦ１のデータ出力端子をディジタル信号Ｓ１とし、ディジタル信号Ｓ１の極性を反転させた信号をディジタル信号Ｓ２とする。図２では、ディジタル信号Ｓ１の極性をインバータ回路ＩＮＶ１によって反転させた信号をディジタル信号Ｓ２としている。
【００２６】
このディジタル信号Ｓ１をデータ復調機能部Ｂ３の入力端子に接続することで、受信データを出力端子ＯＵＴに得る。データ復調機能部Ｂ３はクロック端子ＣＬＫに入力されるクロックに同期した信号で動作させることが望ましい。
【００２７】
上述の図２に示した回路の動作について、図３を参照しながら説明する。図３は、振幅変調された信号に対する主要な接続点の電圧波形を示したものである。また、図２の電流源Ｉ２と電流源Ｉ３の電流値は等しいと仮定する。
【００２８】
図３は、データＡをマンチェスタ信号に変換し、振幅変調した信号Ｂをアンテナ端子ＬＡ及びアンテナ端子ＬＢに入力した場合の、グランド端子の電位ＧＮＤを基準に接続点Ｎ１及び接続点Ｎ２の電圧変化をＣに、クロック信号をＤに、ＤＦＦの出力信号Ｓ１をＥに表したものである。
【００２９】
この場合、接続点Ｎ１の波形Ｃにおいて、負方向の変化は、容量Ｃ１の容量値と電流源Ｉ１の電流値により決定され、正方向の変化は、容量Ｃ１の容量値と電流源Ｉ１の電流値、そしてダイオードＤ１及びＤ２のインピーダンスにより決定される。
【００３０】
この接続点Ｎ１の電圧変化が、容量Ｃ２により接続点Ｎ２に伝達されることにより、電圧比較器ＣＭＰ１は、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より高くなれば、"Ｌ"を出力し、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より低ければ、"Ｈ"を出力する。Ｄタイプフリップ・フロップＤＦＦ１により、電圧比較器ＣＭＰ１の出力信号をクロック信号ＣＬＫに同期させ、その出力信号Ｓ１が"Ｈ"となった場合、スイッチＳＷ１はＯＮし、スイッチＳＷ２はＯＦＦする。逆に、出力信号Ｓ２が"Ｌ"となった場合、スイッチＳＷ１はＯＦＦし、スイッチＳＷ２はＯＮする。
【００３１】
上述の動作により、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より高くなった場合は、接続点Ｎ２の電位を下げるように制御し、基準電圧ＶＲＥＦの電位より低くなった場合は、接続点Ｎ２の電位を上げるように制御され、その結果、図３のＣに示されるように、接続点Ｎ２の電位は基準電圧ＶＲＥＦに追従するように変化する。
【００３２】
このとき、接続点Ｎ２の電位を上げるときの接続点Ｎ２の電圧変化量Ｖ１は、容量Ｃ２と電流源Ｉ２により決定される。同様に、接続点Ｎ２の電位を下げるときの接続点Ｎ２の電圧変化量Ｖ２は、容量Ｃ２と電流源Ｉ３により決定される。ここでは、電流源Ｉ２と電流源Ｉ３の電流値が等しいと仮定しているため、電圧変化量Ｖ１と電圧変化量Ｖ２は等しくなる。
【００３３】
また、容量Ｃ２と電流源Ｉ２による接続点Ｎ２の電圧変化量が、容量Ｃ１と電流源Ｉ１による接続点Ｎ１の電圧変化量より十分小さくなるように、かつ、容量Ｃ２と電流源Ｉ３による接続点Ｎ２の電圧変化量が、容量Ｃ１と電流源Ｉ１及びダイオードＤ１、Ｄ２のインピーダンスによる電圧変化量より十分小さくなるように設定することで、接続点Ｎ１の電圧変化を接続点Ｎ２に十分に伝達することが可能になる。
【００３４】
上述のようにクロックに同期した信号Ｓ１及びＳ２により、接続点Ｎ２の電位を制御することで、アンテナ端子に振幅変調されていない信号が入力された場合は、ディジタル信号Ｓ１には、クロック信号ＣＬＫの半分以下の周波数の信号が出力される。また、アンテナ端子に振幅変調された信号が入力された場合は、ディジタル信号Ｓ１には、ＡＳＫ変調されたデータの変化点をクロック信号ＣＬＫに同期した低周波信号として出力する。
【００３５】
続いて、図４に示す信号処理回路を図２のデータ復調機能部Ｂ３に適用した場合を例として説明する。
【００３６】
図４のＢ４及びＢ５は、入力端子が所望の時間以上、所望の電圧レベルを維持したことを検出する検出機能部を表す。特に図示はしないが、シフトレジスタを適用することも可能である。ここでは、Ｂ４は入力信号ＩＮの"Ｈ"期間がＴＨ以上になったことを検出して"Ｈ"を出力する機能を有し、以下、マイナスエッジ検出部と呼ぶ。Ｂ５は、入力信号ＩＮの"Ｌ"期間がＴＬ以上になったこを検出して"Ｈ"を出力する機能を有し、以下、プラスエッジ検出部と呼ぶ。
【００３７】
また、図４のＢ６は、データ復調機能部を示す。ここでは、マイナスエッジ検出部Ｂ４の出力信号をセット信号、プラスエッジ検出部Ｂ５の出力信号をリセット信号とするＲＳフリップ・フロップ回路とし、ＲＳフリップ・フロップ回路Ｂ６の反転出力信号ＱＢを出力信号ＯＵＴとする。
【００３８】
マイナスエッジ検出部Ｂ４及びプラスエッジ検出部Ｂ５は、図３のＥを入力信号とするため、マイナスエッジ検出部Ｂ４の出力信号は図３のＦ、プラスエッジ検出部Ｂ５の出力信号は図３のＧのようになり、図３のＨに示される復調信号を図３のＤに同期した信号として得ることができる。これは、図３のＩに示される受信データを表している。
【００３９】
このように、クロックに同期して検出動作するため、高周波ノイズが載ったとしても、上記復調回路の出力がクロックに同期しているため、後段に接続される論理回路にディジタルフィルタの機能を有することが可能になり、ノイズを除去することも容易になる。
【００４０】
これまで、図２について、電流源Ｉ２と電流源Ｉ３の電流値が等しい場合の主要な接続点の電圧波形を基に回路動作を説明した。しかし、半導体集積回路装置を製造する上で発生する素子のばらつきによる電流値のばらつきや、接続点Ｎ２の電位変動による電流値の誤差により、図２の電流源Ｉ２及び電流源Ｉ３を等しくすることは困難である。
【００４１】
ここで、例として、図２の電流源Ｉ２が電流源Ｉ３より小さくなった場合の主要な接続点の電圧波形を図５に示し、その動作について説明する。
【００４２】
図５は図３と同様に、データＡをマンチェスタ信号に変換し、振幅変調した信号Ｂをアンテナ端子ＬＡ、ＬＢに入力した場合の、グランド端子の電位ＧＮＤを基準に接続点Ｎ１及び接続点Ｎ２の電圧変化をＣに、クロック信号をＤに、ＤＦＦの出力信号Ｓ１をＥに表したものである。
【００４３】
図３と同様に、接続点Ｎ１の波形Ｃにおいて、負方向の変化は、容量Ｃ１の容量値と電流源Ｉ１の電流値により決定され、正方向の変化は、容量Ｃ１の容量値と電流源Ｉ１の電流値、そしてダイオードＤ１及びＤ２のインピーダンスにより決定される。
【００４４】
この接続点Ｎ１の電圧変化が、容量Ｃ２により接続点Ｎ２に伝達されることにより、電圧比較器ＣＭＰ１は、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より高くなれば、"Ｌ"を出力し、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より低ければ、"Ｈ"を出力する。Ｄタイプフリップ・フロップＤＦＦ１により、電圧比較器ＣＭＰ１の出力信号をクロック信号ＣＬＫに同期させ、その出力信号Ｓ１が"Ｈ"となった場合、スイッチＳＷ１はＯＮし、スイッチＳＷ２はＯＦＦする。逆に、出力信号Ｓ２が"Ｌ"となった場合、スイッチＳＷ１はＯＦＦし、スイッチＳＷ２はＯＮする。
【００４５】
上述の動作により、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より高くなった場合は、接続点Ｎ２の電位を下げるように制御し、基準電圧ＶＲＥＦの電位より低くなった場合は、接続点Ｎ２の電位を上げるように制御され、その結果、図５のＣに示されるように、接続点Ｎ２の電位は基準電圧ＶＲＥＦに追従するように変化する。
【００４６】
このとき、接続点Ｎ２の電位を上げるときの接続点Ｎ２の電圧変化量Ｖ１は、容量Ｃ２と電流源Ｉ２により決定される。更に、接続点Ｎ２の電位を下げるときの接続点Ｎ２の電圧変化量Ｖ２は、容量Ｃ２と電流源Ｉ３により決定される。ここでは、電流源Ｉ２は電流源Ｉ３より小さいと仮定しているため、電圧変化量Ｖ１は電圧変化量Ｖ２より小さくなる。したがって、図５のＥの"Ｌ"期間は、"Ｈ"期間に比べて短くなる。
【００４７】
マイナスエッジ検出部Ｂ４及びプラスエッジ検出部Ｂ５は、この図５のＥを入力信号とするため、マイナスエッジ検出部Ｂ４の出力信号は図５のＦ、プラスエッジ検出部Ｂ５の出力信号は図５のＧのようになり、復調信号は図５のＨに示されるようになり、図５のＩに示すように受信データは、図５のＡと異なったものになる。
【００４８】
これは、図２の電流源Ｉ２と電流源Ｉ３の電流値が異なることによって、データのデューティずれ、データの抜けが発生し、正しいデータが復調できなくなることを表している。
【００４９】
この対策として、図５のＴＬをＴＨより短くすることで改善されることが考えられるが、図５で示した電圧波形は、電流源Ｉ２が電流源Ｉ３より小さくなった場合の例であり、電流源Ｉ２が電流源Ｉ３より大きくなる場合もあるため、ＴＬ及びＴＨの設定では改善できない場合もある。
【００５０】
この電流値のばらつきによる特性の劣化を改善するための回路構成を図６に示す。
【００５１】
図６に示す回路は、図２に示した回路のデータ復調機能部Ｂ３に、図４に示した信号処理回路を適用し、マイナスエッジ検出部Ｂ４の出力信号Ｓ３を電位制御回路Ｂ７の入力端子ＩＮ２に接続し、プラスエッジ検出部Ｂ５の出力信号Ｓ４を電位制御回路Ｂ７の入力端子ＩＮ１に接続する。また、基準電圧ＶＲＥＦを電位制御回路Ｂ７の基準電圧端子ＶＲ１に接続し、電位制御回路Ｂ７の出力端子ＣＮＴを接続点Ｎ２に接続する。これらの信号により、電位制御回路Ｂ７が接続点Ｎ２の電位を制御する。Ｂ６は、データ復調機能部を表しており、ここでは、マイナスエッジ検出部Ｂ４の出力信号をセット信号、プラスエッジ検出部Ｂ５の出力信号をリセット信号とするＲＳフリップ・フロップ回路を表しており、ＲＳフリップ・フロップ回路Ｂ６の反転出力信号ＱＢを出力信号ＯＵＴとし、受信データを出力端子ＯＵＴに得る。マイナスエッジ検出部Ｂ４、プラスエッジ検出部Ｂ５、データ復調機能部Ｂ６はクロック端子ＣＬＫに入力されるクロックに同期した信号で動作させることが望ましい。
【００５２】
上述の図６に示した回路の動作について、図７を参照しながら説明する。ここで、図７は、図３と同様に振幅変調された信号に対する主要な接続点の電圧波形を示したものである。
【００５３】
図７は、データＡをマンチェスタ信号に変換し、振幅変調した信号Ｂをアンテナ端子ＬＡ、ＬＢに入力した場合の、グランド端子の電位ＧＮＤを基準に接続点Ｎ１及び接続点Ｎ２の電圧変化をＣに、クロック信号をＤに、ＤＦＦの出力信号Ｓ１をＥに、マイナスエッジ検出部Ｂ４の出力信号Ｓ３をＦに、プラスエッジ検出部Ｂ５の出力信号Ｓ４をＧに、データ復調機能部Ｂ６の出力信号をＨに、受信データをＩに表したものである。
【００５４】
この場合、接続点Ｎ１の波形Ｃにおいて、負方向の変化は、容量Ｃ１の容量値と電流源Ｉ１の電流値により決定され、正方向の変化は、容量Ｃ１の容量値と電流源Ｉ１の電流値、そしてダイオードＤ１及びＤ２のインピーダンスにより決定される。
【００５５】
この接続点Ｎ１の電圧変化が、容量Ｃ２により接続点Ｎ２に伝達されることにより、電圧比較器ＣＭＰ１は、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より高くなれば、"Ｌ"を出力し、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より低ければ、"Ｈ"を出力する。Ｄタイプフリップ・フロップＤＦＦ１により、電圧比較器ＣＭＰ１の出力信号をクロック信号ＣＬＫに同期させ、その出力信号Ｓ１が"Ｈ"となった場合、スイッチＳＷ１はＯＮし、スイッチＳＷ２はＯＦＦする。逆に、出力信号Ｓ２が"Ｌ"となった場合、スイッチＳＷ１はＯＦＦし、スイッチＳＷ２はＯＮする。
【００５６】
上述の動作により、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位より高くなった場合、接続点Ｎ２の電位を下げるように制御し、基準電圧ＶＲＥＦの電位より低くなった場合、接続点Ｎ２の電位を上げるように制御され、その結果、図３中のＣに示されるように、接続点Ｎ２の電位は基準電圧ＶＲＥＦに追従するように変化する。このとき、接続点Ｎ２の電圧変化量は、容量Ｃ２と電流源Ｉ２及びＩ３により決定される。
【００５７】
また、電位制御回路Ｂ７は、マイナスエッジ検出部Ｂ４の出力信号が"Ｈ"、またはプラスエッジ検出部Ｂ５の出力信号が"Ｈ"になったときのみ、接続点Ｎ２の電位を基準電圧ＶＲＥＦの電位に近づけるように制御する。
【００５８】
但し、電位制御回路Ｂ７の機能だけでは、マイナスエッジ検出部Ｂ４の出力信号が"Ｈ"のときは、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位を超えないように電位を制御し、プラスエッジ検出部Ｂ５の出力信号が"Ｈ"のときは、接続点Ｎ２の電位が基準電圧ＶＲＥＦの電位を下回らないように電位を制御する。
【００５９】
このように、マイナスエッジ検出部Ｂ４の出力信号及びプラスエッジ検出部Ｂ５の出力信号によって接続点Ｎ２の電位を制御することで、データを受信しているときの、コンパレータＣＭＰ１の入力電位差を大きくすることが可能にため、電流源Ｉ２と電流源Ｉ３の電流値がばらついても特性を劣化させることがなくなる。
【００６０】
ここで、本発明の半導体集積回路装置の実施例について説明する。
【００６１】
特に図示はしないが、例えば、電源電圧端子ＶＤＤとグランド端子の間にドレイン端子とゲート端子を接続したＭＯＳトランジスタと抵抗を直列接続した電流源回路と、カレントミラー回路を用いることで、図６の電流源Ｉ１、電流源Ｉ２、電流源Ｉ３は実現できる。
【００６２】
また、図６のスイッチＳＷ１及びスイッチＳＷ２は、ＭＯＳトランジスタを用いることで、図６のダイオードＤ１及びダイオードＤ２は、ゲート端子とドレイン端子を接続したＭＯＳトランジスタを用いることで容易に実現できる。
【００６３】
図８は電位制御回路Ｂ７の一実施の形態例を示す図である。電源電圧ＶＤＤと接続点Ｎ１１の間に電流源Ｉ４を接続し、接続点Ｎ１１と接続点Ｎ１２の間にドレイン端子とゲート端子を接続したＮＭＯＳトランジスタＭ１を接続し、接続点Ｎ１２と接続点Ｎ１３の間にドレイン端子とゲート端子を接続したＰＭＯＳトランジスタＭ２を接続し、接続点Ｎ１３とグランド端子の間にＮＭＯＳトランジスタＭ３を接続する。正側入力端子に接続点Ｎ１２に接続し、負側入力端子に基準電圧ＶＲ１を接続した差動増幅回路ＡＭＰ１の出力端子をＮＭＯＳトランジスタＭ３のゲート端子に接続する。電源電圧ＶＤＤと接続点Ｎ１４の間に、入力端子ＩＮ２が"Ｈ"になったときにＯＮするスイッチＳＷ３を接続し、接続点Ｎ１４と出力端子ＣＮＴの間に、ゲート端子を接続点Ｎ１１に接続したＮＭＯＳトランジスタＭ４を接続し、出力端子ＣＮＴと接続点Ｎ１５の間に、ゲート端子を接続点Ｎ１３に接続したＰＭＯＳトランジスタＭ５を接続し、接続点Ｎ１５とグランド端子の間に、入力端子ＩＮ１が"Ｈ"になったときにＯＮするスイッチＳＷ４を接続する。
【００６４】
このような構成にすることで、差動増幅回路ＡＭＰ１により基準電圧ＶＲＥＦの電位と接続点Ｎ１２の電位を比較し、基準電圧ＶＲＥＦの電位と接続点Ｎ１２の電位が同電位になるように、ＮＭＯＳトランジスタＭ３のゲート端子を制御することで、接続点Ｎ１２の電位は基準電圧ＶＲＥＦの電位と等しくなる。
【００６５】
ここで、ＮＭＯＳトランジスタＭ４のしきい値の絶対値をＮＭＯＳトランジスタＭ１のしきい値の絶対値より大きくすることで、スイッチＳＷ３がＯＮ状態になっても、出力端子ＣＮＴの電位は接続点Ｎ１２の電位を超えることはなくなる。ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ１のしきい値の設定は、トランジスタのサイズの調整することで可能になる。また、しきい値の違うトランジスタを利用することでも可能である。
【００６６】
同様に、ＰＭＯＳトランジスタＭ５とＰＭＯＳトランジスタＭ２のしきい値を調整することで、スイッチＳＷ４がＯＮ状態になっても、出力端子ＣＮＴの電位は接続点Ｎ１２の電位を下回らないようになる。
【００６７】
補足であるが、図８の電流源Ｉ４、スイッチＳＷ３及びスイッチＳＷ４は、上述の電流源Ｉ１、電流源Ｉ２、電流源Ｉ３、スイッチＳＷ１、スイッチＳＷ２と同様の手段で実現できることは勿論である。
【００６８】
また、図６及び図８において、基準電圧ＶＲ１は、基準電圧ＶＲＥＦに接続されることになる。しかし、接続点Ｎ１２は上述にもあるように、ＶＲ１と電位が等しくなるため、接続点Ｎ１２の電位を図６の基準電圧ＶＲＥＦとして利用することも可能である。
【００６９】
以上、本発明の好適な実施の形態例について説明したが、本発明は上記実施の形態例に限定されるものではなく、本発明の精神に逸脱しない範囲内において、種々の設計変更をなし得ることは勿論である。例えば、図２では、接続点Ｎ２を電圧比較器ＣＭＰ１の負側入力端子に接続したが、正側入力端子に接続することで制御信号Ｓ１、Ｓ２の極性を反転し、ＳＷ１、ＳＷ２に図２と極性の反転したスイッチを用いることも可能である。
【００７０】
【発明の効果】
前述した説明から明らかなように、本発明によれば、リーダ・ライタ装置から送信されたデータを復調する際、後段に接続される論理回路の動作クロックに同期させることが可能になる。これにより、後段にディジタルフィルタの機能を有することが容易になり、ノイズ等によるデータの誤検出を最小限に抑えることが可能になると共に、後段に接続される論理回路におけるデータ処理が容易になる。
【図面の簡単な説明】
【図１】本発明を適用するＩＣカードシステムの構成図である。
【図２】図１のＩＣカードに搭載される本発明の半導体集積回路装置に形成するデータ復調回路を示す図である。
【図３】図２の回路構成における各接続点の電圧波形である。
【図４】図２のデータ復調機能部に適用される信号処理回路の例である。
【図５】図２の回路構成において、電流源Ｉ２が電流源Ｉ３より小さくなった場合の各接続点の電圧波形である。
【図６】図１のＩＣカードに搭載される本発明の半導体集積回路装置に形成するデータ復調回路を示す図である。
【図７】図６の回路構成における各接続点の電圧波形である。
【図８】図６の電位制御回路Ｂ７の一実施例である。
【符号の説明】
ＡＭＰ１…差動増幅回路
Ｂ０…通信機能を有する内部電源生成機能部
Ｂ１…信号処理機能部
Ｂ２…内部電源生成機能部
Ｂ３、Ｂ６…データ復調機能部
Ｂ４、Ｂ５…検出機能部
Ｂ６…信号処理回路
Ｂ７…電位制御回路
Ｃ１、Ｃ２…容量
ＣＤ１…ＩＣカード
ＣＬＫ…クロック
ＣＭＰ１…電圧比較器
Ｄ１、Ｄ２…ダイオード
ＤＦＦ１…Ｄタイプフリップ・フロップ
Ｉ１、Ｉ２、Ｉ３、Ｉ４…電流源
ＩＮＶ…インバータ
Ｌ１、Ｌ２…アンテナ
ＬＡ、ＬＢ…アンテナ端子
Ｍ１、Ｍ３、Ｍ４…ＮＭＯＳ電界効果トランジスタ
Ｍ２、Ｍ５…ＰＭＯＳ電界効果トランジスタ
ＲＷ１…リーダ・ライタ装置
Ｓ０１…復調クロック信号
Ｓ０２…復調データ信号
Ｓ０３…変調信号
Ｓ１１、Ｓ１２…リーダ・ライタ装置とＩＣカード間の通信信号
Ｓ１、Ｓ２、Ｓ３、Ｓ４…ディジタル信号
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４…スイッチ
ＶＤＤ…電源電圧
ＶＲＥＦ、ＶＲ１…基準電圧。
【図１】
0003899388.tif 000002
【図２】
0003899388.tif 000003
【図３】
0003899388.tif 000004
【図４】
0003899388.tif 000005
【図５】
0003899388.tif 000006
【図６】
0003899388.tif 000007
【図７】
0003899388.tif 000008
【図８】
0003899388.tif 000009