(57)【特許請求の範囲】
【請求項１】
垂直一体化センサ素子であって：
第１主面と、該第１主面と対向する第２主面とを有するベース基板（７１）；
前記第２主面から延び、ダイアフラムを形成する空洞（７６）；
前記ダイアフラム上に形成された変換器（７８）；
第３主面と、該第３主面と対向する第４主面とを有するキャップ基板（１７２）であって、前記第３主面は接合層（８７）を使用して前記第１主面と結合され、前記変換器上に密閉チャンバ（１９６）を形成し、かつ前記接合層（８７）は前記密閉チャンバ（１９６）を提供するためのスペーサとして機能する前記キャップ基板（１７２）；および
前記第４主面に形成された電子素子（９２）であって、前記変換器に結合された前記電子素子（９２）；
を具備することを特徴とする垂直一体化センサ素子。
【請求項２】
垂直一体化絶対圧力センサ構造であって：
第１主面から延びる第１空洞を有し、ダイアフラムを形成する第１基板（７１）；
前記第１基板の第２表面上に形成された変換器（７８）であって、前記第１空洞が環境的条件に晒されたとき、出力信号を与える前記変換器（７８）；
第３表面と、該第３表面と対向する第４表面とを有する第２基板（１７２）であって、前記第３表面は前記第２表面に接合層（８７）を使用して接着され、前記ダイアフラム上に密閉チャンバ（１９６）を形成し、かつ前記接合層（８７）は前記密閉チャンバ（１９６）を提供するためのスペーサとして機能する前記第２基板（１７２）；
前記第４表面上に形成された集積回路素子（９２）であって、前記変換器からの前記出力信号を受信するために、前記第１基板に結合された前記集積回路素子（９２）；および
圧力ポート（９８）を有するチップ・キャリア（６１）であって、前記第１空洞が前記圧力ポートと離間関係を有するように、前記第１基板が結合された前記チップ・キャリア（６１）；
を具備することを特徴とする垂直一体化絶対圧力センサ構造。
【請求項３】
垂直一体化センサ素子の形成方法であって：
ベース基板（７１）に第１空洞を形成する段階であって、前記ベース基板（７１）は第１主面と第２主面とを含み、前記第１空洞が前記第１主面から延びてダイアフラムを形成する段階；
前記ダイアフラム上に変換器（７８）を形成する段階；
キャップ基板（１７２）上に電子素子（９２）を形成する段階であって、前記キャップ基板（１７２）は第３主面と第４主面とを含み、前記第４主面上に前記電子素子（９２）を形成する段階；
前記ベース基板（７１）に接合層（８７）を使用して前記キャップ基板（１７２）を取り付けて、前記変換器（７８）上に密閉チャンバ（１９６）を形成し、かつ前記接合層（８７）は前記密閉チャンバ（１９６）を提供するためのスペーサとして機能する段階；
前記ベース基板（７１）をチップ・キャリア（６１）に取り付ける段階であって、前記チップ・キャリア（６１）は開口（９８）を含み、前記第１空洞を前記開口（９８）と離間関係に置く段階；および
前記変換器（７８）を前記電子素子（９２）に結合する段階；
を具備することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に、電子素子に関し、更に特定すれば、固体センサ素子に関するものである。
【０００２】
【従来の技術】
シリコンを基礎とする圧力センサ素子を含む固体センサ素子は、既知であり、例えば、自動車、工業、および生物医学等の用途において用いられている。かなりの数の用途では、圧力センサ素子が有害な環境に晒されるため、重要となりつつある。かかる環境は、溶剤混合物（例えば、燃料）、水、塩水、酸、およびアルカリを含む。ユーザは、かかる環境では標準型の圧力センサ素子は破損することを発見した。例えば、溶剤はポリマ製パッケージング材料の膨張および／または溶解の原因となり、塩水、酸またはアルカリは金属表面を腐食し、水、酸およびアルカリはシリコン表面を溶食する可能性がある。
【０００３】
製造者は、媒体共存性(compatibility) を達成する試みにおいて、いくつかの手法を用いてきた。一手法では、フッ化シリコーン・ゲル(fluorosilicone gel)を用いて、センサ素子、ワイヤ・ボンド、パッケージ部分、およびリードを保護する。フッ化シリコーン・ゲルは、燃料との共存が不可能であること（例えば、膨張）を含む、いくつかの欠点を有する。
【０００４】
他の手法では、製造者は、有機物質の被膜（例えば、パリレン(parylene)）を用いて、有害な媒体に晒されるセンサの表面を保護する。有機物質の被膜は、単一で、またはフッ化シリコン・ゲルと共に用いられる。有機物質の被膜には、プロセス・スループットが低いこと（即ち、低単位／時間）、電気的パラメータには悪影響を与えること、および剥離すること等の欠点があり、腐食による障害に至る可能性がある。加えて、有機物質の被膜の剥離を防止するには、複雑な接着促進プロセス技法が必要となり、このためにプロセス・サイクル・タイムおよびコストが更に加わることになる。
【０００５】
更に他の手法には、背面側、即ち、電子素子を全く含まない側を、有害媒体に晒される唯一の側とするものがある。この手法は、有害媒体がダイアフラムの背面側のみにある差圧センサ素子には最適であるが、玄側抑制(topside constraint)が用いられなければ、絶対圧力センサ素子には適していない。玄側抑制技法では、抑制基板(constraint substrate)をセンサ素子に取り付けて、密閉チャンバ(hermetically sealed chamber) を形成し、センサの下側が有害媒体に晒されるようにする。この手法の欠点の１つは、一旦抑制基板をセンサ素子に取り付けると、センサ素子上にある抵抗のレーザ・トリミングが実施不可能となることである。
【０００６】
【発明が解決しようとする課題】
容易に理解されようが、従来技術の欠点を克服する、媒体共存可能なセンサ構造および方法が必要とされている。また、証明済の処理技法を利用する費用効果の高い構造を有することも有利であろう。
【０００７】
【課題を解決するための手段】
概略的に、本発明は、媒体共存可能な垂直一体化センサ素子に関するものである。特に、垂直一体化センサ素子は、変換器と、環境条件を測定するダイアフラムとを有するベース基板と、ベース基板に取り付けられたキャップ基板とを含む。キャップ基板は、その一表面上に電子素子（例えば、受動素子および／または能動素子）が形成されており、変換器からの出力信号を受信するように結合されている。電子素子は、特に、信号増幅、信号調整、温度補償、スパン補償、データ格納、データ処理、負荷制御、またはそれらの組み合わせを提供する。
【０００８】
【発明の実施の形態】
図１は、従来技術の絶対圧力センサ構造の一例を示す。センサ構造１０は、パッケージ１１と、接合層１３によってパッケージ１１に接合された圧力センサ素子１２とを含む。センサ構造１０は、更に、パッケージ１１と一体化されたリード１６、圧力センサ素子１２をリード１６の一本に接続するワイヤ・ボンド１７、パッケージ１１に取り付けられた蓋１８、ならびに圧力センサ素子１２、ワイヤ・ボンド１７、およびリード１６の一部を覆う保護被膜１９（例えば、フッ化シリコン・ゲル）を含む。蓋１８は、孔即ち開口２１を含み、圧力センサ素子１２を環境条件（概略的に矢印２２で表わす）に晒す開口を設けている。
【０００９】
圧力センサ素子１２は、半導体ダイ２６および抑制ダイ２７から成る。半導体ダイ２６は空洞２８を含み、例えば、ガラス・フリット層(glass frit layer)１４を用いて、真空状態で抑制ダイ２７に取り付けられ、ゼロ圧力基準を与える。半導体ダイ２６は、更に、ダイアフラム２９、変換器３１、および電子素子３２を含む。変換器３１は、例えば、ダイアフラム２９の上面に圧力が加えられたときに出力信号を発生する、ピエゾ抵抗素子から成る。変換器３１は電子素子３２に結合され、例えば、信号調整および／または信号増幅が行われる。電子素子３２は、通常、パッケージ・レベルにおいて、（例えば、レーザ・トリム技法を用いて）調整される可調整抵抗素子（例えば、トリマブル抵抗(trimmable resistor)）を含み、所望仕様範囲内の電気的パラメータを有する圧力センサ素子が得られる。
【００１０】
圧力センサ構造１０は、燃料のような有害環境に晒される場合に、いくつかの欠点がある。例えば、保護被膜１９は、通常、燃料との共存が不可能である（即ち、保護被膜１９は、燃料があると、膨張する傾向がある）。保護被膜１９が大きく収縮すると、その初期体積を超えて収縮する傾向があるため、ワイヤ・ボンド１７および／または圧力センサ素子１２を露出させることになる。また、保護被膜１９は、有害物質に対して透過性があるため、有害物質が保護被膜１９を通過して、ワイヤ・ボンド１７および圧力センサ素子１２に到達する可能性がある。一旦有害物質がワイヤ・ボンド１７および圧力センサ素子１２に到達すると、腐食が生じ、とりわけ、信頼性に関する問題の原因となる。
【００１１】
図２は、他の従来技術の絶対圧力センサ構造の拡大断面図を示す。センサ構造４０は、パッケージ構造４２に取り付けられた圧力センサ素子４１を含む。パッケージ構造４２は、概略的に矢印４４で表わした測定対象圧力状態に圧力センサ素子４１を晒す開口４３を有する。圧力センサ素子４１は、ダイアフラム４６と、センサ構造４０が圧力状態に晒されたときに出力信号を発生する変換器４７とを含む。ワイヤ・ボンド５２が圧力センサ素子４１をリード５３に結合する。
【００１２】
抑制ダイ４９が、真空状態の下で、圧力センサ素子４１の上面に取り付けられ、真空空洞５１を形成する。これは、ゼロ圧力基準を与える。抑制ダイ４９を圧力センサ素子４１に取り付けるには、通常ガラス（例えば、硼珪酸ガラス）から成る接合層５７を用いる。
【００１３】
センサ構造４０は、変換器４７およびワイヤ・ボンド５２が有害媒体から分離されているという点で、センサ構造１０に対して利点を有する（即ち、圧力センサ素子４１の下側だけが、開口４３を通じて有害媒体に晒される）。しかしながら、センサ構造４０は、抑制ダイ４９が圧力センサ素子４１上での信号処理および／または増幅回路の一体化を複雑にするという欠点がある。
【００１４】
抑制ダイ４９のため、製造者には、圧力センサ素子４１のパッケージングに続く、チップ上のトリマブル抵抗を用いた素子の較正が困難になる。これは、抑制ダイ４９を介して抵抗をトリムできないからである。抑制ダイ４９の圧力センサ素子４１への取り付けは、製造上の制約のために、両方共ウエハ形状である間に行われる。抵抗のトリミングは、圧力センサ素子が種々の温度および圧力状態を受けている間にパッケージ・レベルで行われ、製造および組み立て双方のばらつきに対する較正が行われる。言い換えれば、抑制ダイ４９が圧力センサ素子４１に取り付けられる前に、トリミングがウエハ・レベルで行われるのでは、素子全体の較正にはさほど効果的ではない。
製造者は、より大きなパッケージの中に、第２チップをセンサ構造４０の外部、あるいは圧力センサ素子４１に隣接して（即ち、平置構造）接続し、あらゆる信号調整および／または信号増幅を与えることによって、この問題を回避している。これらの手法にはいくつかの欠点があり、素子全体のフット・プリントの大型化（多くの用途には、パッケージが大き過ぎる）、基板の追加（即ち、絶対圧力センサは第３基板を必要とする）、組み立てコストの追加、および業界全体の一体化への傾向からの逸脱が上げられる。
【００１５】
図３は、本発明による、媒体共存可能な垂直一体化圧力センサ構造の一実施例の拡大断面図を示す。図３に示す実施例は、絶対圧力センサの実施例である。圧力センサ構造即ちセンサ構造６０は、パッケージ即ちチップ・キャリア構造６１、センサ素子６２、蓋即ち遮蔽６３、導電性リード６６（リード１本のみを示す）、およびワイヤ・ボンド６７，６８から成る。センサ素子６２は、ベース基板即ち部分７１、およびベース基板７１の主面７３に取り付けられたキャップ基板即ち部分７２から成る。
【００１６】
ベース基板７１は、半導体物質（例えば、シリコン、砒化ガリウム等）から成り、主面７４から延びる空洞７６を含む。空洞７６はダイアフラム７７を形成するように終端する。空洞７６を形成する技法は既知である。空洞７６は、テーパ状側壁を有するものとして、図示されている。あるいは、空洞７６は直線状の側壁を有してもよく、この場合ベース基板７１の小型化が図られる。直線状の側壁を形成する技法は既知である。
【００１７】
ベース基板７１は、更に、主面７３上に形成され、そこから延びる変換器７８（例えば、ピエゾ抵抗素子）を含む。導電層７９（１枚の導電層のみを示す）が変換器７８をボンディング・パッド８１（１つのボンディング・パッドのみを示す）に接続する。導電層７９は、金属、金属窒化物、高濃度ドープ・シリコン、シリサイド、ドープ多結晶半導体物質（例えば、ドープ・ポリシリコン）、これらの組み合わせ等から成る。導電層７９が高濃度ドープ・シリコンを含む場合、導電層７９は主面７３からベース基板７１内に向かって延びることが好ましい。
ボンディング・パッド８１は、好ましくは、アルミニウムまたはアルミニウム合金のような金属から成る。導電層７９およびボンディング・パッド８１を形成する技法は既知である。オプションとして、導電層７９上に保護層１１１（図５に示す）を形成する。保護層１１１は、例えば、窒化シリコン、酸化シリコン、これらの組み合わせ等から成る。  キャップ基板７２は、半導体物質（シリコン、ガリウム砒素等）、絶縁物上半導体（ＳＯＩ:semiconductor-on-insulator)等から成り、主面８３と主面８４とを含む。キャップ基板７２は、オプションとして、主面８３から延びる空洞９１（図４に示す）を含む。空洞９１は、主面８３から、約１０ないし約２００ミクロンの距離にわたって延びる。空洞９１の形成には、既知の技法が用いられる。好ましくは、空洞９１は、ウエハ処理の最後（即ち、電子素子がキャップ基板７２上に形成された後）に形成され、空洞９１が形成される間、主面８４上に形成された保護層によって電子素子を保護する。プラズマ堆積窒化シリコン膜のような低温無機膜が最適である。あるいは、キャップ基板７２は、空洞を有さない場合もある（この代替実施例を図５に示す）。
【００１８】
キャップ基板７２は、更に、主面８４上に形成され、および／またはこれから延びる電子素子、即ち、集積回路素子９２を含む。電子素子９２は、とりわけ、信号調整、温度補償、スパン補償、信号増幅、データ格納、データ処理、負荷制御、および／またはこれらの組み合わせを与えるように集積された、受動および能動素子を含む。例えば、電子素子９２は、コンデンサ、薄膜抵抗（例えば、可調整抵抗または抵抗素子）、拡散抵抗、ダイオード、ＣＭＯＳおよびバイポーラ論理素子、またはこれらの組み合わせ、絶縁ゲート電界効果トランジスタ素子（ＩＧＦＥＴ）増幅器、および／またはスイッチング素子、バイポーラ・トランジスタ増幅器および／またはスイッチング素子、ＪＦＥＴ素子等を含む。
【００１９】
上述の素子を組み込んだ一体化センサの回路設計は、当技術では既知である。その例は、L.Ristic ed., Sencor Technology and Devices, Artech House, (1994) 、Sensor Device Data, Motorola Inc., 3rd edition, 1995、I.Baskett およびH.Tanigawa et al. に特許された、"MOS Integrated Silicon Pressure Sensor"と題する米国特許第５，１３２，５５９号、IEEE Trans. Electron Devices, vol. ED-32, no.7, pp. 1191-1195, July 1985に示されている。電子素子９２を形成する技法は既知であり、酸化、堆積、イオン注入、拡散、フォトリソグラフ、エッチング、およびメタライゼーション技法が含まれる。
【００２０】
接合層８７を用いて、主面８３の一部を主面７３に接着する。接合層８７は、陽極接合層(anodic bonding layer)、共晶接合層（例えば、金／錫）、ガラス・フリット接合層等から成る。好ましくは、接合層８７は、低融点（約４５０℃ないし約５５０℃）無機酸化物ガラス（例えば、硼珪酸鉛、チタン化鉛、および／またはバナジン酸鉛の混合物）のような、ガラス・フリット物質から成る。かかるガラスは、カリフォルニア州、サンタ・バーバラのＦｅｒｒｏから入手可能である（例えば、ＦｅｒｒｏＦＸ１１−１０）。
【００２１】
主面８３を主面７３に接合する際、例えば、主面８３にペースト状のガラス・フリットを塗布する。このペーストは、ガラス・フリットと有機固着剤との混合物から成る。このガラス・ペーストを、従来のシルク・スクリーン・プロセスを用いて堆積する。あるいは、ガラス・ペーストを主面７３上に堆積してもよい。ガラスの厚さは約２０ミクロンが最適である。シルク・スクリーン工程に続いて、キャップ基板７２を乾燥させ、次いで高温で火入れして、有機固着剤を消滅させ、粉状ガラスを焼結する。
【００２２】
次に、主面８３と主面７３との位置合わせを行い、互いに密着状態とする。次いで、このアセンブリを真空状態でガラスの軟化点を超える温度に加熱し、主面８３を主面７３に接合する。ガラス・フリット接合器のような機器は、キャップ基板７２をベース基板７１に接合するのに最適である。かかる機器は、アリゾナ州フェニックスに主工場を有するオーストリア、セント・フロリアンのＥｌｅｃｔｒｏｎｉｃ  Ｖｉｓｉｏｎｓ  Ｃｏ．から入手可能である。
【００２３】
通常、低ほうろう引き粉状ガラス(low enameling powdered glass)を用いる場合、約４９０℃未満のプロセス温度を用いて、アルミニウム／シリコンによる変換器７８や電子素子９２の突入(spiking) および／または損傷を回避する。一旦接合が完了したなら、密閉空洞即ちチャンバ９６が得られる。これは、概略的に矢印９７で表わすように、開口即ち圧力ポート９８を通じてダイアフラム７７を環境条件に晒すときに、ゼロ圧力基準として機能する。
【００２４】
好ましくは、キャップ基板７２のベース基板７１への接合は、双方がウエハ形状の間に行う。即ち、いずれかのウエハを個々のチップに切断する前に、多くのキャップ基板７２を含むウエハを、多くのベース基板７１を含むウエハに接合する。あるいは、多くのキャップ基板７２を含むウエハおよび多くのベース基板７１を含むウエハを、最初に切断しておき、次に個々のキャップ基板７２を個々のベース基板７１に接合してもよい。
【００２５】
好ましくは、キャップ基板７２は斜縁(beveled edge)１０１を含むことにより、ベース基板７１をキャップ基板７２に電気的に結合するワイヤ・ボンド６８の収容性を向上する。好ましくは、ワイヤ・ボンド６７，６８は、金またはアルミニウムから成る。図３には、ワイヤ・ボンド６７，６８は各１つしか示されていないが、多数のワイヤ・ボンドを用いて、キャップ基板７２をベース基板７１に、ベース基板７１をリード６６に、および／またはキャップ基板７２をリード６６に接続することは理解されよう。ベース基板７１をキャップ基板７２に電気的に結合するには、埋め込み接点(buried contacts) 、拡散接点、導電性クリップ、および／またはこれらの組み合わせを含む、他の技法を用いることも可能である。
【００２６】
主面８４は、ワイヤ・ボンド６８をキャップ基板７２に結合するためのボンド・パッド１０２（１つのみを示す）を含む。電子素子９２は、従来の導電線（図示せず）を用いて、ボンド・パッド１０２に結合される。更に別のボンド・パッド１０２およびワイヤ・ボンド６８（図示せず）を用いて、電子素子９２からの出力信号をリード６６に電気的に結合する。
【００２７】
図４は、斜縁１０１を形成するための好適な方法を示すための、キャップ基板７２の拡大断面図を示す。まず、キャップ基板７２がウエハ形状であり、ベース基板７１に未だ接合されない間に、保護層１０３をキャップ基板７２の主面８４上、およびウエハ部分１０４上に形成する。このウエハ部分１０４は、キャップ基板７２がウエハ形状である間、キャップ基板７２に隣接する部分である。通常、保護層１０３は、ウエハ部分１０４とキャップ基板７２との間の物質がエッチングされる間、エッチングされない物質から成る。好ましくは、保護層１０３は、窒化シリコンまたは酸化シリコンのような誘電体層から成る。保護層１０３を形成した後、開口１０６をエッチングする。キャップ基板７２がシリコンから成る場合、開口１０６をエッチングするには、従来のシリコンエッチング技法（例えば、水酸化カリウム(KOH) 、水酸化テトラメチル・アンモニウム(TMAH)）、またはドライ・エッチング技法（例えば、深反応性イオン・エッチング技法）を用いる。
【００２８】
再び図３を参照する。主面７４が開口９８の上となるように、即ち、開口９８と離間関係となるように、接合層１０７を用いてセンサ素子６２をチップ・キャリア６１に取り付ける。接合層１０７は、例えば、鉛ガラス、金／シリコン共晶、鉛／錫はんだ、エポキシ、エラストマ・ダイ接着物質（例えば、ジメジル・シリコーンまたはフッ化シリコーン）等から成る。一旦センサ素子６２をチップ・キャリア６１に取り付けたなら、センサ構造６０を種々の温度および圧力条件に晒しながら、既知のレーザ・トリミング技法を用いて、チップ基板７２上にある可調節抵抗を調節する。
【００２９】
オプションとして、センサ構造６０は保護ゲル層１０８（例えば、フッ化シリコーン・ゲル等）を含み、例えば、水分から素子を保護する。媒体への露出は開口９８を介して媒体に晒される主面７４にのみ起こるので、保護ゲル１０８は、センサ構造１０におけるように、有害媒体には晒されない。したがって、先に論じた膨張および腐食という問題は回避される。別の実施例では、窒化シリコン、酸化シリコン、パリレン等のような蒸着膜で主面７４を被覆し、媒体共存性を更に高めている。
【００３０】
図５は、本発明による媒体共存可能な垂直一体化圧力センサ構造の他の実施例の一部を示す拡大断面図である。センサ構造１６０は、キャップ基板１７２に空洞がないことを除いて、センサ構造６０と同様である。更に、キャップ基板１７２は多数の斜縁２０１，２０２を有する。これらは、例えば、図４に示すような一方側からではなく、キャップ基板１７２の両側からエッチングすることによって形成される。加えて、センサ構造１６０は、導電層７９の一方上に保護層１１１を含む。
【００３１】
センサ構造１６０において、接合層８７は、真空空洞即ちチャンバ１９６を設けるためのスタンド・オフ（stand-off）すなわちスペーサとして機能する。好ましくは、接合層８７は、ダイアフラム７７の縁１１３から、約５０ミクロンより大きく約２５０ミクロンまでの距離１１２だけ離間され、接合層８７がダイアフラム７７および変換器７８の機能性に影響を与えないようにする。
【００３２】
センサ構造６０，１６０は、従来技術に対して、いくつかの重要な利点がある。第１に、有害環境に晒されるのは下面（即ち、主面７４）、即ち、ベース基板７１の不活性側のみであるので、媒体共存性が高められる。即ち、変換器、電子素子、ワイヤ・ボンド、およびリードは、有害媒体から分離される訳である。また、電子素子をキャップ基板７２上に配置したことにより、可調節抵抗素子をパッケージ・レベルでトリムして、とりわけ、正確なスパンおよび温度補償を提供することができる。加えて、電子素子をキャップ基板７２上に配置することによって、外部一体化や平置一体化が回避されるので、ダイ全体のサイズおよびパッケージのフット・プリントの小型化が図られる。これによって、非常に小さいパッケージにおいて、非常に高い集積レベルが得られる。更にまた、本発明は、既存の（即ち、信頼性が証明されている）処理技法を利用するので、コスト効果が高い。
【００３３】
以上の説明から、従来技術に対して重要な利点を有する、媒体共存可能な垂直一体化センサ素子が提供されたことは明白であろう。特許請求の範囲に記載された本発明の精神および範囲から逸脱することなく、当業者による種々の他の同様な実施例や変更が可能であろう。
【図面の簡単な説明】
【図１】従来技術のセンサ構造を示す拡大断面図。
【図２】他の従来技術のセンサ構造を示す拡大断面図。
【図３】本発明による、垂直一体化センサ構造を示す拡大断面図。
【図４】本発明によるキャップ基板を示す拡大断面図。
【図５】本発明による他の垂直一体化センサ構造の一部を示す拡大断面図。
【符号の説明】
６０    センサ構造
６１    チップ・キャリア構造
６２    センサ素子
６３    遮蔽
６６    導電性リード
６７，６８    ワイヤ・ボンド
７１    ベース基板
７２    キャップ基板
７６    空洞
７９    導電層
７８    変換器
８１    ボンディング・パッド
８７    接合層
９１    空洞
９２    集積回路素子
９６    密閉空洞
９８    圧力ポート
１０１    斜縁
１０２    ボンド・パッド
１０３    保護層
１０４    ウエハ部分
１０６    開口
１０７    接合層
１０８    保護ゲル層
１１１    保護層
１１３    縁
１６０    センサ構造
１７２    キャップ基板
１９６    真空空洞
２０１，２０２    斜縁
【図１】
0003881409.tif 000002
【図２】
0003881409.tif 000003
【図４】
0003881409.tif 000004
【図３】
0003881409.tif 000005
【図５】
0003881409.tif 000006