(57)【特許請求の範囲】
【請求項１】
基板上に形成された長方形状を有するバックゲートと、
前記基板上に、前記バックゲートを覆うように形成された第１の外側半導体構造体と、
前記第１の外側半導体構造体上に形成され、長辺が前記バックゲートの長辺と直交するように配置された長方形状を有するサイドゲート層と、
前記サイドゲート層の長辺を挟むように形成されたソース・ドレインと、
前記第１の外側半導体構造体と前記サイドゲート層の一部を除去することによって前記サイドゲート層を分離して１対のサイドゲートを形成するように前記ソース・ドレイン間に形成された凹部と、
前記凹部と前記第１の外側半導体構造体と前記１対のサイドゲート上に形成された半導体活性層と、
前記半導体活性層上に形成された第２の外側半導体構造体と、
前記第２の外側半導体構造体上に形成されたフロントゲートと、を備え、
前記半導体活性層と前記第２の外側半導体構造体との前記凹部に形成された界面と、前記１対のサイドゲートとが、略同一平面上にあり、
前記活性層と前記第２の外側半導体構造体との界面側の前記活性層表面であって、かつ、前記ソース及びドレイン間に、二次元電子ガス又は二次元ホールガスが誘起される伝導チャネルが形成され、
前記伝導チャネルは、前記１対のサイドゲートにより挟まれ、その幅が前記１対のサイドゲートにより規定される狭窄領域を有し、前記狭窄領域では、一次元電子ガス又は一次元ホールガスが誘起されるまで前記伝導チャネルの幅が狭いことを特徴とする量子効果素子を有する半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関わり、特に量子効果素子を有する半導体装置に関する。
【０００２】
【従来の技術】
バンドギャップの異なる半導体層を重ねることにより、量子効果素子を製造できることは公知である。ソース領域とドレイン領域との間を流れる電流を、その上にあるゲート電極に印加する電圧によって変調できるように、キャリヤを閉じ込めるための量子井戸を界面に隣接して形成することが可能である。
【０００３】
このようなキャリアは通常移動度が高く二次元的に存在して「二次元電子ガス」（２ＤＥＧ）として振る舞うか、あるいは印加電圧により実質的に一次元的に存在するように、つまり、しばしば「量子細線」とも呼ばれる「一次元ガス」（１ＤＥＧ）として存在するようにできる。
【０００４】
もちろん、多数キャリアをホールとして、二次元ホールガス（２ＤＨＧ）または一次元ホールガス（１ＤＨＧ）を利用する素子を作ることもできる。ただし、話を単純にするために、ここでは、２ＤＥＧ、１ＤＥＧを広義な意味で用い、特に指摘の無い限り、２ＤＥＧ、１ＤＥＧは電子、ホールの両者の二次元ガス、一次元ガスを包含しているものとする。
【０００５】
実際の装置では、十分な量の電流が流れるように、上述した量子細線を複数使用するのが普通である。これは、通常、ゲート電極の「アレー」を形成するために超格子を用いて行なわれていた。
【０００６】
ある種の量子効果素子には一次元バリスティック輸送によるものがある。これらは数年前から案出されている。これにより伝導領域の長さ及び幅をサブミクロン長にまで短縮できるようになった。
【０００７】
この量子効果素子の新規な特徴は、伝導領域がｅ2 ／ｈの単位で量子化されることにあり（Wharam et al. 物理学  C21 L209 1988 ）、その伝導は狭搾部（constriction）中を伝播する一次元（１Ｄ）チャネルの数に比例する。原則として、この挙動はマルチステートのデバイスの進歩に繋がる。また、この量子効果素子の固有のキャパシタンスは非常に小さく、これはデバイスを高速回路に使用できることを示している（Fedichkin et al.Appl. Phys. Lett. 64 2535, 1994 ）。
【０００８】
しかしながら、上述した量子効果素子には多くの欠点があった。すなわち、これらを製造するには、高分解能の電子ビーム・リソグラフィーを使用する必要があり、歩留りが低い。
【０００９】
さらに、これらは極低温（４Ｋのオーダー）でしか動作できず、バイアス電圧は低くなければならない。動作温度及び電圧範囲を向上する努力が成されたが（これには１Ｄサブバンドのエネルギーを上げる必要がある）、サブバンドエネルギーは僅か数ｍｅＶであり、動作温度は液体窒素の温度７７Ｋより遥かに低い（Sinder et al. Appl. Phys. Lett. 59 2727, 1991 ）。
【００１０】
これらの量子効果素子の多くは、表面に「スプリットゲート」を使用して、一次元領域を形成している（Thornton et al. Phys. Rev. Lett. 56 1198 1986 ）。ゲート電圧に基づく静電電位を使用して、ポテンシャルのプロファイル及びチャネル幅を制御して、コンダクタンスを決定している。しかしながら、閉じ込めの程度の制御と、それ故にサブバンドエネルギーのスペーシングの制御が難しい。
【００１１】
最近、別のデバイスが提案されている。これは表面ゲートを修正して、閉じ込めポテンシャルの制限性を改善しているが（Chou et al. Appl. Phys. Lett. 63 788 1993 ）、動作温度は依然として低い。
【００１２】
【発明が解決しようとする課題】
上述の如く、従来より種々の量子効果素子が提案されていたが、動作温度が低いという問題があった。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、従来よりも高い温度でも動作できる量子効果素子を備えた半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を講じた。
本発明装置は、再成長段階（regrowth stage）を使って、伝導領域と同一平面上にあるサイドゲートを規定している。
【００１４】
上記の目的を達成するために、本発明の第１局面に係る半導体装置は、基板上に形成された長方形状を有するバックゲートと、前記基板上に、前記バックゲートを覆うように形成された第１の外側半導体構造体と、前記第１の外側半導体構造体上に形成され、長辺が前記バックゲートの長辺と直交するように配置された長方形状を有するサイドゲート層と、前記サイドゲート層の長辺を挟むように形成されたソース・ドレインと、前記第１の外側半導体構造体と前記サイドゲート層の一部を除去することによって前記サイドゲート層を分離して１対のサイドゲートを形成するように前記ソース・ドレイン間に形成された凹部と、前記凹部と前記第１の外側半導体構造体と前記１対のサイドゲート上に形成された半導体活性層と、前記半導体活性層上に形成された第２の外側半導体構造体と、前記第２の外側半導体構造体上に形成されたフロントゲートと、を備え、前記半導体活性層と前記第２の外側半導体構造体との前記凹部に形成された界面と、前記１対のサイドゲートとが、略同一平面上にあり、前記活性層と前記第２の外側半導体構造体との界面側の前記活性層表面であって、かつ、前記ソース及びドレイン間に、二次元電子ガス又は二次元ホールガスが誘起される伝導チャネルが形成され、前記伝導チャネルは、前記１対のサイドゲートにより挟まれ、その幅が前記１対のサイドゲートにより規定される狭窄領域を有し、前記狭窄領域では、一次元電子ガス又は一次元ホールガスが誘起されるまで前記伝導チャネルの幅が狭いことを特徴とする量子効果素子を有する半導体装置である。
【００１５】
本発明の第１形状（例えば、トランジスタの形状）において、少なくとも１つの第１のゲートが制限された伝導領域上の前記ヘテロ構造体の上部に配置されている。
【００１６】
本発明の装置によれば、フロントゲート及びバックゲートの追加使用をすることができる。異なる電圧を各ゲートに印加することによって、チャネル領域の電位のより良い制御が達成できる。平面内のゲートはチャネル幅においてより大きな制御性を有するので、より広いチャネルを使用することができ、光学リソグラフィで規定された装置が使用されても構わない。このことは、低コストの全ウェファ処理が容易に達成できることを意味する。
【００１７】
通常、伝導チャネルは、キャリアがソース及びドレインの間のアクティブ層内に流れるように配置され、ソース及びドレインはそれぞれサイドゲートのいずれかの側方に配置される。好ましくは、第２のゲート（すなわち、バックゲート）は、ヘテロ構造体の反対側に配置される。ヘテロ構造体は、前記第１のゲートに関連し、制限された伝導領域の上部に（又は、直下に。装置が観察される方向に依存する）配置される。このことは、制限された領域を通じてより良い伝導の制御を許容する。
【００１８】
ところで、障壁ポテンシャルを三次元に形成すれば、１００個ぐらいの電子を１パッドルとして閉じ込めることができるものと推定される。この電子のパッドルは一般に「量子ドット」または「量子箱」と呼ばれる。このような構成では、電子は三次元のどの次元に関しても閉じ込められる。しかし、ここでは、これら用語（量子ドット、量子箱）は、三次元的に粒子が閉じ込まれているが、粒子を閉じ込める体積の線形寸法に比べて、粒子の波動関数が空間的に非常に小さいために、三次元的な量子作用が生じない場合も含むものとする。
【００１９】
この種の量子ドットによる電子の閉じ込めは従来では次のようにして実現している。すなわち、２ＤＥＧを有しているヘテロ接合半導体構造の表面に４個以上のデプレッション型ショットキーゲートを、例えば、回り木戸のように構成することにより実現している。ショットキーゲートにより電子ガスが押し潰されるので、残った二つの自由度はなくなる。この付け加えられた押し潰しまたは閉じ込めにより量子ドットの周囲にトンネル障壁が生じ、このトンネル障壁を介して電子が量子ドットを出入りするようになる。このような量子ドットを介した電子の移動は、外部から量子ドットに電流や電圧を加えると影響を受ける。この外部のバイアスは電子のエネルギーを上昇させるので、電子はトンネル障壁を飛び越えたり、透過したりすることができるようになる。
【００２０】
閉じ込め長が十分に短くて（＜３００ｎｍ）、電子の数が十分に少ない（数百以下）場合であれば、一般にクーロンブロケード（Coulomb Blockade）と呼ばれている１電子帯電（single electron charging）が量子ドットの電流電圧特性の変化として現れる。１電子帯電によるエネルギーであるクーロンエネルギーは、量子ドットとその周囲の電子の貯蔵部との間に電気的中性状態を形成するのにわずかの電荷しか必要ない場合に、量子ドットに全電子を加えることにより生じるエネルギーペナルティ（energy penalty）である。この帯電エネルギーは、Ｃを量子ドットのキャパシタンスとすると、ｅ2 ／２Ｃである。
【００２１】
この帯電エネルギーの結果、量子ドットを介してコンダクタンスや抵抗を量子ドットに印加される電圧の関数として測定すると、ｅ／Ｃの周期でコンダクタンスや抵抗の値が「揺動する」ことが分かる。あるいは、コンダクタンスや抵抗を閉じ込め幅の関数として測定すると、同様に揺動することが分かる。閉じ込め幅の変化により揺動が生じるのは、閉じ込め幅に応じてキャパシタンスが変化するため、電子を量子ドットに入れたり、そこから出したりするのに必要な放電エネルギーｅ２／２Ｃも変化するからである。デプレッション型ショットキーゲートにより形成した量子ドットの場合、閉じ込め幅は、ゲートに印加する電圧（ゲートバイアス）Ｖｆｇにより変化する。従って、コンダクタンスや抵抗の揺動はゲートバイアスＶｆｇの関数となる。
【００２２】
原理的に、クーロンブロケードを用いた量子効果素子の用途範囲は広く、例えば、超小型トランジスタやメモリなどに用いることができる。しかし、ショットキーゲートを回り木戸のように構成した従来の構造のクーロンブロケードは、非常に低い温度、例えば、絶対温度４Ｋ以下でなければ機能しない。従って、この種のクーロンブロケードを用いた量子効果素子の動作温度も低い。
【００２３】
クーロンブロケードの原理で動作する本発明装置は、２以上、例えば４又は６、のサイドゲートを有し、２ＤＥＧ平面内のキャリアのパッドルを閉じこめる。また、フロントゲートやバックゲートは、任意に用意しても良い。そのような装置では、トンネルによって、又は、その寸法を変えるような量子箱内でのエネルギーレベルの間隔を変えることによって、量子箱「パッドル」内外の単一キャリアの移動を制御するように動作させることもでき、キャリアを入れたり出したりしたり、キャリアをトラップしたりすることができる。このことは、サイドゲートの電位や、いずれのフロントゲート又はバックゲートに印加される電位を変えることによって行われる。一方、ソース・ドレイン電位は可変としても良い。
【００２４】
とにかく、本発明に係るすべての装置に対して、量子化されたコンダクタンスを可能にするのに必要なバリスティック輸送が起きるようにするために、制限された伝導領域は１０μｍよりも小さく、ほぼ１μｍであることが最も好ましい。しかしながら、いくつかのシステム、例えばＩｎＡｓ／ＧａＳｂ／ＡｌＧａＳｂ、においては、この長さは短すぎ、ほぼ１００μｍ以下の長さが適当であろう。制限された伝導領域の幅は、典型的には、０．５μｍ以下である。
【００２５】
本発明の第１局面の好ましい実施態様は以下の通りである。
（１）  ソース領域及びドレイン領域を前記サイドゲートの両側にそれぞれ配置し、前記ソース領域、前記ドレイン領域及び前記制限伝導領域が前記伝導チャネルに接触するようにしたこと。
【００２６】
（２）  前記ヘテロ構造体上の、制限された伝導領域の上部に配置された少なくとも第１のゲートを更に具備すること。
（３）  前記第１のゲートに対して反対側の前記制限伝導領域下の前記ヘテロ構造体上に第２のゲートが配置されていることを特徴とする。
【００２７】
（４）  少なくとも１つの追加サイドゲートを更に具備すること。この場合において、追加サイドゲートは、２つ又は４つであること。
（５）  前記制限伝導領域の長さが１００μｍより短いこと。この場合において、前記制限伝導領域の長さが１０μｍより短いことがより好ましい。
【００２８】
なお、活性層と第１及び第２の外側半導体層の少なくとも一方との間に１つ以上の別の層を設けても良い。
【００３０】
本発明は、量子化されたコンダクタンスを示す半導体装置を製造する方法を含む。従って、本発明の半導体装置は、凹部を露光するために、サイドゲート層が配置された上部の隠れた半導体構造体を選択的にエッチングすることによってつくられる。活性層と上部半導体構造体は、ここで、凹部上の再成長構造体によって形成できる。この方法によって、装置の制限された伝導領域は、サイドゲート層を通過する選択エッチング後に残される２つのサイドゲートのほぼ間に配置されることになる。
【００３４】
本発明装置は、メモリセルとして使用することもできる。ある状況において、伝導領域に印加される電位が除去される時に伝導が復帰するのではなく、サイドゲートに印加される電位が伝導領域内のキャリアを空にする時に、装置を通過するコンダクタンスが減少する。しかし、この伝導は熱／赤外線又は光学エネルギーの印加で復帰させることもできる。このことは、サイドゲートの再成長面上の不純物を有する装置でも起きることがある。
【００３５】
実際的なメモリ装置はもちろんそのような装置のアレイを具備し、各装置はメモリセルとして動作する。しかし、本発明は、本発明の第１及び第２の局面に係る装置のアレイを具備する単一の装置を含んでいる。
【００３６】
上記のように、本発明によれば、伝導チャネルのキャリアが流れる領域が制限されるので、制限されない場合に比べて、活性層のサブバンド間の準位が大きくなる。サブバンド間の準位が大きくなると、その分、温度が上昇しても基底準位のキャリアは励起され難くなる。従って、従来よりも高い温度でも正常に動作できるようになる。
【００３７】
【発明の実施の形態】
図面を参照して本発明の実施の形態を説明する。
図１は、本発明の第１の実施例に係る量子効果トランジスタを上から見た図である。また、図２は、図１の量子効果トランジスタのＡ−Ａ´断面図である。
【００３８】
図１、図２に示すように、本実施例の量子効果トランジスタは、高移動度の２ＤＥＧ（又は２ＤＨＧ）２９が誘起されるチャネル領域７（伝導チャネル）によって互いに結合されたソース領域３及びドレイン領域５を含む。２ＤＥＧ２９は、その下に位置するバックゲート９及びその上に位置するフロントゲート１１に印加される電圧の影響を受ける。各ゲート９、１１に異なった電圧を印加することによって、チャネル領域７のポテンシャルを非常に精度良く制御できる。
【００３９】
チャネル領域７はサイドゲート１５、１７により規定される狭搾領域１３（制限伝導領域）を有している。
本実施例の量子効果トランジスタの動作に望ましい機構である量子化コンダクタンスを可能とするためには、バリスティック輸送が必ず起きるようにすることが重要である。
【００４０】
すなわち、狭搾領域１３のソース・ドレイン方向の長さは、十分に短くなければならず、例えば、好ましくは１０μｍ以下であり、最も好ましくは約１μｍである。しかし、システムによっては、例えばＩｎＡｓ／ＧａＳｂ／ＡｌＧａＳｂの場合には、これでは短かすぎ、約１００μｍ以下の長さが適当である。また、狭搾領域１３の幅は、代表的には、０．５μｍ以下である。
【００４１】
図２は、いかにして凹部１９が規定されるかを示す図であって、この凹部１９はサイドゲート層２１が形成される下部半導体構造体２３内に部分的にサイドゲート層２１を通過してエッチングされている。図２に示すように、バックゲート９は、下部半導体構造体２３の下部、つまり、サイドゲート１５、１７に対して反対側の下部半導体構造体２３の表面上に形成されている。
【００４２】
活性層２５は、凹部１９を有する下部半導体構造体２３上に図示されていない後述する化合物半導体層を介して形成されている。活性層２５上には上部半導体構造体２７が形成されている。凹部１９の断面形状は上辺が下辺よりも長い台形であるがこのような形状に限定されるものではない。上部半導体構造体２７上にはフロントゲート１１が形成されている。
【００４３】
上部半導体構造体２３及び下部半導体構造体２７は、使用時に、高移動度の２ＤＥＧが活性層２５中に誘起され、チャネル領域７として有効に作用するように構成されている。
【００４４】
上述したように、活性層が凹部１９内の下の方で変形されるので、２ＤＥＧ２９の制限された伝導領域１３はサイドゲート１５、１７と実質的に同一の平面上にある。
【００４５】
使用にあたっては、ソース領域３、ドレイン領域５、バックゲート９及びフロントゲート１１に電圧を印加して、ソース領域３とドレイン領域５との間に流れるキャリアにより、ＨＥＭＴの場合と同様に、電流のオン・オフの切り替えが可能となる２ＤＥＧ２９を誘起する。
【００４６】
ここで、サイドゲート１５、１７に負電圧を印加すると、凹部９の狭搾領域１３以外の領域の２ＤＥＧが無くなり、狭搾領域１３の２ＤＥＧの幅が狭くなり、狭搾領域１３には１ＤＥＧが形成される。
【００４７】
このように伝導チャネルの幅が狭くなり、キャリアが流れる領域が制限されると、伝導チャネルが形成されるところの活性層２５のサブバンド間の準位が大きくなるので、その分、温度が上昇しても基底準位のキャリアは励起され難くなる。従って、従来よりも高い温度でも動作できるようになる。
【００４８】
また、サイドゲートが、制限領域内の伝導チャネルの幅を制御して、フロントゲート及びバックゲートがポテンシャルプロファイルを変えるように使われる。また、一次元の短い（約１μｍ）チャネル領域が狭搾領域１３内に形成されるので、コンダクタンスは量子化される。
【００４９】
サイドゲート１５、１７により狭搾領域１３の２ＤＥＧの幅（チャネル幅）が制御され、フロントゲート９及びバックゲート１１により２ＤＥＧのポテンシャルのプロファイルが制御される。
【００５０】
次に図３の断面図を用いて本実施例の量子効果トランジスタの製造方法について説明する。各化合物半導体層は例えばＭＯＣＶＤ法により成長形成する。
まず、成膜室内で半絶縁性ＧａＡｓバッファ層３１上にｎ+ 型ＧａＡｓからなる厚さ２００ｎｍのｎ+ ドープトパターン層としてバックゲート９を形成する。
【００５１】
次にバックゲート９上に下部半導体構造体２３を形成する。この下部半導体構造体２３は、ＧａＡｓ／ＡｌＡｓ超格子からなる厚さ１２０ｎｍの超格子層３３と、厚さ１２０ｎｍのＡｌＧａＡｓ層３５と、厚さ２００ｎｍのアンドープＧａＡｓ層３７とをこの順で形成したものである。
【００５２】
次に成膜室から試料を取り出して下部半導体構造体２３上にサイドゲートとなるｎ+ 型ＧａＡｓ層２１を形成した後、このｎ+ 型ＧａＡｓ層２１及び下部半導体構造体２３を選択的にエッチングして、サイドゲート及び凹部１９を形成する。
【００５３】
次に再成長によって、つまり、成膜室内に試料を戻して、凹部１９が形成された領域上にＧａＡｓ／ＡｌＡｓ超格子からなる厚さ１２０ｎｍの超格子層３９を形成した後、この超格子層３９上にＡｌＧａＡｓからなる厚さ１２０ｎｍの第１のバリヤー層４１を形成する。超格子層３９、バリヤー層４１は前述した図示されていない化合物半導体層である。なお、この化合物半導体層は無くても良い。
【００５４】
次にバリヤー層４１上にＧａＡｓからなる厚さ４０ｎｍの活性層２５を形成した後、この活性層２５上に上部半導体構造体２７を形成する。
この上部半導体構造体２７は、厚さ２０ｎｍのアンドープＡｌＧａＡｓ層４３と、ドープＡｌＧａＡｓからなる厚さ４０ｎｍの第２のバリヤー層４５と、ＧａＡｓからなる厚さ１０ｎｍのキャップ層４７をこの順で形成したものである。
【００５５】
このような上部半導体構造体２７によれば、２ＤＥＧ２９は活性層２５とアンドープＡｌＧａＡｓ層４３との界面近傍の活性層２５の表面に誘起される。
最後に、フロントゲート１１、ソース領域３、ドレイン領域５を形成して基本構造が完成する。
【００５６】
図４は、２ＤＥＧ内に量子ドット５３を閉じこめることができるような装置５１における他の実施形態（参考例）の平面図である。本装置の断面はフロントゲート１１とバックゲート９を省略していることを除いて、図２と同様である。しかし、同様の実施形態において、フロントゲートや、バックゲートを採用することができる。
【００５７】
２ＤＥＧ平面内のソース５５とドレイン５７との間には、エンドサイドゲート５９及び６１が配置されていて、その間には、ミドルサイドゲート６３が配置されている。これらのゲートは、すべて間隔をおいて配置されており、ソース・ドレイン軸の片方に沿って並べられている。
【００５８】
更に、ソース・ドレイン軸の別の片方には、エンドサイドゲート６５、６７がソースとドレインの間に間隔をおいて配置されていて、他のミドルサイドゲート６９が、エンドサイドゲート６５、６７の間に配置されている。
【００５９】
エンドサイドゲート５９、６１、６５、６７は、ソース５５及びドレイン５７と量子ドット領域５３との間のバリア層を規定している。ミドルサイドゲート６３、６９は、量子ドットのサイズ、すなわち、図５にみられるように、ドット内のエネルギーレベル７１、７３、７５のエネルギー間隔を変化させる。図５の断面図における領域７７は構造体ではないが、様々なサイドゲートに対する適当な電位の印加から得られる「量子箱」を表している。
【００６０】
印加されたゲート電位は、望み通りにキャリアを箱から出したりトラップしたりするようなエネルギーレベルを変更するために、量子箱の障壁を「圧搾」又は「緩和」する。ソース・ドレイン間電圧の変動は同様に同一の端部で使用される。
【００６１】
なお、本発明は上述した実施例に限定されるものではない。例えば、２ＤＥＧを誘起するためのヘテロ構造は本実施例のものに限定されるものではなく、２ＤＥＧを誘起できればどのようなヘテロ構造でも良い。また、上記実施例ではｎ型のサイドゲートを用いたが、ｐ型のサイドゲートでも良い。
【００６２】
上記のように、図１及び図２に示すような装置がサイドゲートの再成長面上における不純物で作られるのであれば、図６に示すような振る舞いを生じさせることができる。
【００６３】
サイドゲート電位Ｖｇが増加すると、制限領域１３の下にある伝導領域内のキャリアは、トランスコンダクタンスＧ（ソース・ドレイン）が小さくなるようになくなる。しかし、電位Ｖｇが取り除かれる時に、トランスコンダクタンスは回復しない（破線）。しかし、０Ｖｇでの、例えば上記装置におけるＬＥＤからの熱・赤外線又は光学エネルギーの印加において、トランスコンダクタンスは元のレベルに復帰する（矢印）。
【００６４】
上記のような構成であれば、不揮発性メモリセルとして動作させることができる。装置を切る（論理１から論理０への切換えに等しい）ような値の電位Ｖｇを印加すると、ＬＥＤの活性化は、伝導（論理０から論理１への切換えに等しい）を再活性化する。もちろん、実際の構成では、そのような装置のアレイを含むと思われる。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００６５】
【発明の効果】
本発明によれば次のような効果が得られる。
以上詳述したように本発明によれば、伝導チャネルのキャリアが流れる領域が制限されるので、活性層のサブバンド間の準位が大きくなり、これにより、その分、温度が上昇しても基底準位のキャリアは励起され難くなるので、従来よりも高温動作の量子効果素子を有する半導体装置を実現できるようになる。
【図面の簡単な説明】
【図１】  本発明に係るトランジスタの一般的な構成を示す平面図。
【図２】  図１の量子効果トランジスタのＡ−Ａ´断面図。
【図３】  図１の量子効果トランジスタの製造方法を説明するための断面図。
【図４】  他の実施形態（参考例）の平面図。
【図５】  図４の装置の動作を説明するための図。
【図６】  本発明装置がどのようにして半導体メモリのセルとして機能するかを説明するためのトランスコンダクタンスとサイドゲート電圧との関係を示す図。
【符号の説明】
３…ソース領域
５…ドレイン領域
７…チャネル領域（伝導チャネル）
９…バックゲート
１１…フロントゲート
１３…狭搾領域（制限伝導領域）
１５…サイドゲート
１７…サイドゲート
１９…凹部
２１…ｎ+ 型ＧａＡｓ層
２３…下部半導体構造体
２５…活性層
２７…上部半導体構造体
２９…２ＤＥＧ
【図１】
0004007560.tif 000002
【図２】
0004007560.tif 000003
【図３】
0004007560.tif 000004
【図４】
0004007560.tif 000005
【図５】
0004007560.tif 000006
【図６】
0004007560.tif 000007