(57)【特許請求の範囲】
【請求項１】
固体表面に接合され、上記固体表面に対向する表面に上記固体との電気接続のための電気接続部および上記固体との電気接続に寄与しないダミー接続部を有する半導体チップの製造方法であって、
当該半導体チップの基体をなす半導体基板上に内部配線を配設する工程と、
上記内部配線上に表面保護膜を積層する工程と、
上記表面保護膜を平坦化する工程と、
上記表面保護膜に上記内部配線の一部を露出させるための開口部を形成する工程と、
上記表面保護膜の平坦化工程および上記開口部の形成工程の後に、上記開口部を介して露出した内部配線および平坦化された表面保護膜上に選択的にメッキを施すことにより、上記開口部を介して上記内部配線に接続された電気接続部および上記内部配線から絶縁されたダミー接続部を形成する工程と
を含むことを特徴とする半導体チップの製造方法。
【請求項２】
固体表面に接合され、上記固体表面に対向する表面に上記固体との電気接続のための電気接続部および上記固体との電気接続に寄与しないダミー接続部を有する半導体チップの製造方法であって、
半導体基板上に内部配線を配設する工程と、
上記内部配線上に表面保護膜を積層する工程と、
上記表面保護膜を研磨して平坦化することにより、上記内部配線の表面を上記表面保護膜から露出させる工程と、
上記表面保護膜から露出した内部配線および平坦化された上記表面保護膜上に選択的にメッキを施すことにより、上記表面保護膜から露出した内部配線の表面に接続された電気接続部および上記内部配線から絶縁されたダミー接続部を形成する工程と
を含むことを特徴とする半導体チップの製造方法。
【請求項３】
固体表面に接合され、上記固体表面に対向する表面に上記固体との電気接続のための電気接続部および上記固体との電気接続に寄与しないダミー接続部を有する半導体チップの製造方法であって、
半導体基板上に内部配線を配設する工程と、
上記内部配線上に表面保護膜を積層する工程と、
上記表面保護膜を平坦化する工程と、
平坦化された表面保護膜に凹部および上記内部配線の一部を露出させるための開口部を形成する工程と、
上記凹部および開口部が形成された表面保護膜上に金属膜を積層する工程と、上記凹部および開口部外に積層された金属膜を除去することにより、上記凹部および開口部内に、それぞれ上記内部配線から絶縁されたダミー接続部および上記内部配線に接続された電気接続部を形成する工程と
を含むことを特徴とする半導体チップの製造方法。
【請求項４】
上記ダミー接続部および電気接続部を形成する工程は、上記金属膜の表面を化学的機械的研磨法により研磨する工程を含み、
上記化学的機械的研磨法により研磨する工程は、上記表面保護膜の表面と上記開口部および凹部内の金属膜の表面とがほぼ面一になるまで続けられることを特徴とする請求項３記載の半導体チップの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、たとえば、半導体チップの表面に他の半導体チップを重ね合わせて接合するチップ・オン・チップ構造や半導体チップの表面をプリント配線基板に対向させて接合するフリップ・チップ・ボンディング構造に適用される半導体チップの製造方法に関する。
【０００２】
【従来の技術】
一対の半導体チップを対向させ、これらをバンプによって互いに電気接続するチップ・オン・チップ構造の半導体装置が従来から提案されているが、実現に際して解決すべき問題が多く残されている。
【０００３】
【発明が解決しようとする課題】
解決すべき問題の１つに、半導体チップの表面に他の半導体チップを重ね合わせて接合したチップ・オン・チップ構造の半導体装置を樹脂封止すると、封止樹脂からの圧力により、バンプによって支持されていない部分において、半導体チップが変形し、半導体チップに形成された素子の特性が劣化するといった問題がある。
【０００４】
そこで、本願発明者は、半導体チップの表面に、対向配置される他の半導体チップとの間の電気接続に寄与しないダミーバンプを設け、このダミーバンプによって封止樹脂から受ける圧力を緩和することにより、半導体チップの変形を防止できると考えた。
半導体チップの表面にダミーバンプを設ける場合、このダミーバンプは、対向配置される他の半導体チップとの間を電気接続するためのバンプ（以下、「機能バンプ」という。）と同じ材料で構成されるのが好ましい。こうすることにより、ダミーバンプと機能バンプとを同じ工程で形成することができ、半導体チップの製造工程数が増加するのを防止できる。
【０００５】
ところが、図８に示すように、配線９１の一部を露出させるための開口部９２が形成された表面保護膜９３上に、バンプ材料を用いたメッキを選択的に施すことにより、開口部９２および表面保護膜９３上にそれぞれ機能バンプ９４およびダミーバンプ９５を形成すると、開口部９２の周縁部分の表面保護膜９３が他の部分よりも盛り上がっているために、機能バンプ９４がダミーバンプ９５よりもΔｈだけ高く形成されてしまう。機能バンプ９４がダミーバンプ９５よりも高く形成されていると、この半導体チップを他の半導体チップに接合させた時に、ダミーバンプ９５と他の半導体チップとが良好に接合されないため、ダミーバンプの機能を十分に発揮できない。
【０００６】
そこで、この発明の目的は、上述の技術的課題を解決し、電気接続部（機能バンプ）の高さとダミー接続部（ダミーバンプ）の高さとをほぼ一致させることができる半導体チップの製造方法を提供することである。
【０００７】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、固体表面に接合され、上記固体表面に対向する表面に上記固体との電気接続のための電気接続部および上記固体との電気接続に寄与しないダミー接続部を有する半導体チップの製造方法であって、当該半導体チップの基体をなす半導体基板上に内部配線を配設する工程と、上記内部配線上に表面保護膜を積層する工程と、上記表面保護膜を平坦化する工程と、上記表面保護膜に上記内部配線の一部を露出させるための開口部を形成する工程と、上記表面保護膜の平坦化工程および上記開口部の形成工程の後に、上記開口部を介して露出した内部配線および平坦化された表面保護膜上に選択的にメッキを施して、上記開口部を介して上記内部配線に接続された電気接続部および上記内部配線から絶縁されたダミー接続部を形成する工程とを含むことを特徴とする半導体チップの製造方法である。
【０００８】
なお、上記固体表面は、他の半導体チップの表面であってもよいし、配線基板の表面であってもよい。
この発明のように、表面保護膜の表面を平坦化した後に、電気接続部およびダミー接続部を形成するための選択的なメッキを行うことにより、電気接続部とダミー接続部とをほぼ同じ高さに形成することができる。
【０００９】
したがって、電気接続部およびダミー接続部を固体表面に良好に接続させることができる。これにより、固体表面との電気接続を良好に行うことができるうえ、当該半導体チップおよび固体表面に生じる応力を、ダミー接続部によって良好に緩和することができる。
請求項２記載の発明は、固体表面に接合され、上記固体表面に対向する表面に上記固体との電気接続のための電気接続部および上記固体との電気接続に寄与しないダミー接続部を有する半導体チップの製造方法であって、半導体基板上に内部配線を配設する工程と、上記内部配線上に表面保護膜を積層する工程と、上記表面保護膜を研磨して平坦化することにより、上記内部配線の表面を上記表面保護膜から露出させる工程と、上記表面保護膜から露出した内部配線および平坦化された上記表面保護膜上に選択的にメッキを施して、上記表面保護膜から露出した内部配線の表面に接続された電気接続部および上記内部配線から絶縁されたダミー接続部を形成する工程とを含むことを特徴とする半導体チップの製造方法である。
【００１０】
この発明のように、表面保護膜を研磨することにより内部配線を露出させた後に、電気接続部およびダミー接続部を形成するための選択的なメッキを行うことにより、電気接続部とダミー接続部とをほぼ同じ高さに形成することができる。したがって、請求項１の発明と同様に、電気接続部およびダミー接続部を固体表面に良好に接続させることができる。これにより、固体表面との電気接続を良好に行うことができるうえ、当該半導体チップおよび固体表面に生じる応力を、ダミー接続部によって良好に緩和することができる。
【００１１】
なお、上記表面保護膜を研磨して平坦化する工程は、上記表面保護膜の表面と上記表面保護膜から露出した内部配線の表面とがほぼ面一になるまで続けられることが好ましい。
請求項３記載の発明は、固体表面に接合され、上記固体表面に対向する表面に上記固体との電気接続のための電気接続部および上記固体との電気接続に寄与しないダミー接続部を有する半導体チップの製造方法であって、半導体基板上に内部配線を配設する工程と、上記内部配線上に表面保護膜を積層する工程と、上記表面保護膜を平坦化する工程と、平坦化された表面保護膜に凹部および上記内部配線の一部を露出させるための開口部を形成する工程と、上記凹部および開口部が形成された表面保護膜上に金属膜を積層する工程と、上記凹部および開口部外に積層された金属膜を除去して、上記凹部および開口部内に、それぞれ上記内部配線から絶縁されたダミー接続部および上記内部配線に接続された電気接続部を形成する工程とを含むことを特徴とする半導体チップの製造方法である。
【００１２】
なお、請求項４のように、上記ダミー接続部および電気接続部を形成する工程は、上記金属膜の表面を化学的機械的研磨法により研磨する工程を含み、上記化学的機械的研磨法により研磨する工程は、上記表面保護膜の表面と上記開口部および凹部内の金属膜の表面とがほぼ面一になるまで続けられることが好ましい。
この発明のように、平坦化された表面保護膜に凹部および開口部を形成し、この凹部および開口部が形成された表面保護膜上に金属膜を積層した後、凹部および開口部外に積層された金属膜を除去して、凹部および開口部内にそれぞれダミー接続部および電気接続部を形成することにより、電気接続部およびダミー接続部の表面を、表面保護膜の表面とほぼ面一に形成することができる。
【００１３】
したがって、この半導体チップを、たとえば機能バンプおよびダミーバンプを有する固体に接合させたときに、この半導体チップの電気接続部およびダミー接続部に、それぞれ固体に設けられた機能バンプおよびダミーバンプを良好に接合させることができる。これにより、この半導体チップと固体との電気接続を良好に行うことができるうえ、この半導体チップおよび固体に生じる応力を良好に緩和することができる。
【００１４】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体チップが適用された半導体装置の概略構成を示す図解的な断面図である。この半導体装置は、いわゆるチップ・オン・チップ構造を有しており、親チップ１の表面１１に子チップ２を重ね合わせて接合した後、これらを樹脂封止してパッケージ３に納めることによって構成されている。
【００１５】
親チップ１は、たとえばシリコンチップからなっている。親チップ１の表面１１は、半導体基板においてトランジスタなどの機能素子が形成された活性表層領域側の表面であり、最表面は、たとえば窒化シリコンで構成される表面保護膜で覆われている。この表面保護膜上には、外部接続用の複数のパッド１２が、ほぼ矩形の平面形状を有する親チップ１の表面１１の周縁付近に露出して配置されている。外部接続用パッド１２は、ボンディングワイヤ１３によってリードフレーム１４に接続されている。
【００１６】
子チップ２は、たとえばシリコンチップからなっている。子チップ２の表面２１は、半導体基板においてトランジスタなどの機能素子が形成された活性表層領域側の表面であり、最表面は、たとえば窒化シリコンで構成される表面保護膜で覆われている。子チップ２は、表面２１を親チップ１の表面１１に対向させた、いわゆるフェースダウン方式で親チップ１に接合されており、親チップ１との間に設けられた複数のバンプによって支持されている。具体的に説明すると、子チップ２の表面２１には、複数の子側バンプＢ２が隆起して形成されており、親チップ１の表面１１には、子側バンプＢ２に対応した位置にそれぞれ親側バンプＢ１が隆起して形成されている。そして、子チップ２は、子側バンプＢ２がそれぞれ対応する親側バンプＢ１に接続されることにより、親チップ１の上方に支持されている。
【００１７】
子側バンプＢ２には、子チップ２の内部配線に接続された機能バンプＢＦと、子チップ２の内部回路から絶縁されたダミーバンプＢＤとが含まれている。一方、親側バンプＢ１にも、親チップ１の内部配線に接続された機能バンプＢＦと、親チップ１の内部回路から絶縁されたダミーバンプＢＤとが含まれている。親チップ１の機能バンプＢＦと子チップ２の機能バンプＢＦとは、互いに対向して設けられており、この機能バンプＢＦ同士が接続されることにより、親チップ１の内部配線と子チップ２の内部配線とが電気接続されている。これに対し、親チップ１のダミーバンプＢＤと子チップ２のダミーバンプＢＤとは、互いに対向して設けられており、このダミーバンプＢＤ同士の接続は、親チップ１および子チップ２の内部回路間の電気接続には寄与していない。
【００１８】
図２は、親チップ１の要部の構成および製造工程を示す断面図である。親チップ１の基体をなす半導体基板（図示せず）上には、たとえば酸化シリコンで構成される層間絶縁膜１５が形成されており、この層間絶縁膜１５上に内部配線１６が配設されている。層間絶縁膜１５および内部配線１６の表面は、表面保護膜１７で覆われており、この表面保護膜１７に形成された開口部１８上に、耐酸化性の金属（たとえば金、プラチナ、銀、パラジウムまたはイリジウムなど）からなる電気接続部としての機能バンプＢＦが形成されている。一方、ダミー接続部としてのダミーバンプＢＤは、表面保護膜１７上に、機能バンプＢＦと同じ材料を用いて形成されている。
【００１９】
機能バンプＢＦとダミーバンプＢＤとは、ほぼ同じ高さに形成されており、その製造工程において同時に形成することができる。すなわち、機能バンプＢＦおよびダミーバンプＢＤの形成時には、まず、図２(a) に示すように、内部配線１６が配設された層間絶縁膜１５上に、たとえば窒化シリコンで構成される表面保護膜１７が積層される。この表面保護膜１７の膜厚は、内部配線１６の厚みよりも大きく設定されている。
【００２０】
次に、平坦化処理が行われることにより、図２(b) に示すように、表面保護膜１７の表面が平坦化される。その後、図２(c) に示すように、フォトリソグラフィ技術により、表面保護膜１７において内部配線１６に対向する領域に、内部配線１６の表面の一部を露出させるための開口部１８が形成される。
つづいて、開口部１８が形成された表面保護膜１７上に、図示しないシード膜が形成される。このシード膜は、たとえば、機能バンプＢＦおよびダミーバンプＢＤをＡｕ（金）で構成する場合には、表面保護膜１７上にスパッタ法でＴｉＷ（チタンタングステン）膜を形成し、そのＴｉＷ膜上にスパッタ法でＡｕを堆積させることにより形成されるとよい。
【００２１】
次いで、図２(d) に示すように、フォトリソグラフィ技術によって、シード膜上にレジストパターン１９が選択的に形成された後、機能バンプＢＦおよびダミーバンプＢＤの材料を用いたメッキが行われることにより、開口部１８上およびダミーバンプＢＤを形成すべき領域上にメッキ材料が堆積される。このとき、メッキ材料は開口部１８およびダミーバンプＢＤを形成すべき領域上でほぼ一様に成長し、また、表面保護膜１７の表面はＨＤＰ処理によって平坦化されているので、メッキ終了時には、開口部１８上およびダミーバンプＢＤを形成すべき領域上に、ほぼ同じ高さにメッキ材料が堆積することになる。
【００２２】
そして、メッキ終了後に、シード膜上のレジストパターン１９が除去され、さらにレジストパターン１９の除去によって露出したシード膜が除去されることにより、図２(e) に示すように、表面保護膜１７の表面から上端面までの高さがほぼ等しい機能バンプＢＦおよびダミーバンプＢＤが得られる。
この実施形態によれば、表面保護膜１７を内部配線１６よりも厚く積層し、この表面保護膜１７の表面を平坦化した後に、機能バンプＢＦおよびダミーバンプＢＤのための選択メッキを行うことにより、ほぼ同じ高さを有する機能バンプＢＦおよびダミーバンプＢＤを得ることができる。したがって、子チップ２についても親チップ１と同様な方法で製造されていれば、親チップ１と子チップ２とを接合させたときに、親チップ１の機能バンプＢＦおよびダミーバンプＢＤに、それぞれ子チップ２の機能バンプＢＦおよびダミーバンプＢＤを良好に接合させることができる。これにより、親チップ１と子チップ２とを確実に電気接続することができるうえ、親チップ１および子チップ２に生じる応力を良好に緩和することができる。
【００２３】
また、表面保護膜１７の表面が平坦化されているから、フォトリソグラフィ技術によるレジストパターン１９のパターニングを良好に行うことができ、これにより、機能バンプＢＦおよびダミーバンプＢＤを所望の位置に精度良く形成することができる。
なお、この実施形態では、表面保護膜１７の表面を平坦化処理により平坦化しているが、たとえば、高密度プラズマＣＶＤ(Chemical Vapor Deposition) 法により表面保護膜１７の材料を堆積させることにより、ほぼ平坦な表面を有する表面保護膜１７が層間絶縁膜１５上に形成されてもよい。
【００２４】
図３は、この発明の第２の実施形態に係る半導体チップの要部の構成および製造工程を示す断面図である。なお、この図３において、図２の各部に対応する部分には、図２の場合と同一の参照符号を付して示すこととし、以下では、第１の実施形態との相違点を中心に説明する。
この第２の実施形態に係る半導体チップ４は、たとえば、上述した第１の実施形態の親チップ１に代えて用いることができるものであり、表面保護膜１７上に、内部配線１６に接続された電気接続部としての表面配線４１とダミー接続部としてのダミーバンプＢＤとが設けられている。そして、この実施形態では、表面保護膜１７上に設けられた表面配線４１およびダミーバンプＢＤに、それぞれ子チップ２の機能バンプＢＦおよびダミーバンプＢＤを接合させることによって、この半導体チップ４と子チップ２とのチップ・オン・チップ接合が達成される。
【００２５】
表面配線４１は、ダミーバンプＢＤと同じ材料で構成されており、その製造工程においては、ダミーバンプＢＤと同時に形成される。すなわち、図３(a) に示すように、内部配線１６が施された層間絶縁膜１５上に表面保護膜１７が積層された後、ＣＭＰ（Chemical Mechanical Polishing ：化学的機械的研磨法) 処理によって、表面保護膜１７の表面が平坦化される。このＣＭＰ処理は、図３(b) に示すように、内部配線１６の表面（上面）のほぼ全域が露出し、さらに露出した内部配線１６の表面が平坦になるまで続けられる。これにより、内部配線１６の表面と表面保護膜１７の表面とはほぼ面一になる。
【００２６】
その後、平坦化された内部配線１６および表面保護膜１７の表面上にシード膜（図示せず）が形成され、このシード膜上の内部配線１６に対向する領域およびダミーバンプＢＤを形成すべき領域以外の部分に、図３(c) に示すように、フォトリソグラフィ技術によってレジストパターン１９が形成された後、表面配線４１およびダミーバンプＢＤの材料を用いたメッキが行われる。
【００２７】
これにより、内部配線１６に対向する領域およびダミーバンプＢＤを形成すべき領域上に、ほぼ同じ高さにメッキ材料が堆積する。したがって、このメッキ終了後に、シード膜上のレジストパターン１９を除去し、さらにレジストパターン１９の除去によって露出したシード膜を除去することにより、図３(d) に示すように、ほぼ同じ高さを有する表面配線４１およびダミーバンプＢＤを得ることができる。
【００２８】
この実施形態によれば、表面保護膜１７を研磨することにより内部配線１６を露出させ、さらに露出した内部配線１６の表面と表面保護膜１７の表面とがほぼ面一にされた後に、表面配線４１およびダミーバンプＢＤのための選択メッキが行われる。これにより、ほぼ同じ高さＨを有する表面配線４１およびダミーバンプＢＤを得ることができ、上述した第１の実施形態と同様な効果を得ることができる。
【００２９】
また、内部配線１６の表面と表面保護膜１７との表面がほぼ面一になっているから、表面配線４１の上面に内部配線１６と表面保護膜１７との段差に起因した凹凸（図２(e) 参照）を生じることがなく、表面配線４１の上面を平坦に形成することができる。これにより、表面配線４１と子チップ２の機能バンプＢＦとの接合をより良好に行わせることができる。
【００３０】
図４は、この発明のさらに他の実施形態に係る半導体チップの要部の構成および製造工程を示す断面図である。なお、この図４において、図２の各部に対応する部分には、図２の場合と同一の参照符号を付して示すこととし、以下では、第１の実施形態との相違点を中心に説明する。
この第３の実施形態に係る半導体チップ５は、たとえば、上述した第１の実施形態の親チップ１に代えて用いることができるものであり、内部配線１６に接続された電気接続部としての機能パッド５１と内部回路から絶縁されたダミー接続部としてのダミーパッド５２とが、表面保護膜１７に埋め込まれた状態に設けられている。そして、この第３の実施形態では、表面保護膜１７上に設けられた機能パッド５１およびダミーパッド５２に、それぞれ子チップ２の機能バンプＢＦおよびダミーバンプＢＤを接合させることによって、この半導体チップ５と子チップ２とのチップ・オン・チップ接合が達成される。
【００３１】
機能パッド５１とダミーパッド５２とは、耐酸化性を有する同一金属（たとえば金、プラチナ、銀、パラジウムまたはイリジウムなど）で構成されており、製造工程においては同時に形成される。
機能パッド５１およびダミーパッド５２の形成時には、まず、図４(a) に示すように、内部配線１６が配設された層間絶縁膜１５上に、たとえば窒化シリコンで構成される表面保護膜１７が積層される。この表面保護膜１７の膜厚は、内部配線１６の厚みよりも大きく設定されている。
【００３２】
次に、図４(b) に示すように、ＨＤＰ処理が行われることにより、表面保護膜１７の表面が平坦化される。その後、図４(c) に示すように、フォトリソグラフィ技術により、表面保護膜１７において内部配線１６に対向する領域およびダミーパッド５２を形成すべき領域に、それぞれ内部配線１６の表面の一部を露出させるための開口部１８および凹部５３が形成される。
【００３３】
つづいて、開口部１８および凹部５３が形成された表面保護膜１７上にシード膜（図示せず）が形成された後、このシード膜の表面に、機能パッド５１およびダミーパッド５２の材料を用いた電気メッキが施される。この電気メッキは、図４(d) に示すように、開口部１８および凹部５３内がメッキ材料で満たされるまで続けられ、これにより、表面保護膜１７上には、開口部１８および凹部５３の深さよりも大きい膜厚を有する金属膜５４が形成される。
【００３４】
その後、ＣＭＰ処理を行うことにより、表面保護膜１７上に形成された金属膜５４が化学的および物理的に研磨される。そして、図４(e) に示すように、開口部１８および凹部５３外の金属膜５４がすべて除去されて、表面保護膜１７の表面１７ａが露出し、この表面１７ａと開口部１８および凹部５３内に堆積したメッキ材料（金属膜５４）の表面とがほぼ面一になると、このＣＭＰ処理が終了される。これにより、表面保護膜１７の開口部１８および凹部５３内に、それぞれ、表面保護膜１７の表面とほぼ面一な表面を有する機能パッド５１およびダミーパッド５２を得ることができる。
【００３５】
したがって、この親チップ１に機能バンプＢＦおよびダミーバンプＢＤを有する子チップを接合させたときに、機能パッド５１およびダミーパッド５２に、それぞれ子チップの機能バンプＢＦおよびダミーバンプＢＤを良好に接合させることができる。これにより、親チップ１と子チップとを確実に電気接続することができるうえ、親チップ１および子チップに生じる応力を良好に緩和することができる。
【００３６】
以上、この発明の３つの実施形態について説明したが、この発明は、上述の各実施形態に限定されるものではない。たとえば、この発明は、図５または図６に示すように、複数の内部配線６１，６２が層間絶縁膜６３を介して上下に積層された状態に配設された、いわゆる多層配線構造の半導体チップにも適用することができる。この場合、最表面に積層された表面保護膜６４のみが平坦化されてもよいし、表面保護膜６４と表面保護膜６４の下方に設けられた層間絶縁膜６３との両方が平坦化されてもよい。
【００３７】
また、第１の実施形態では、親チップの機能バンプに子チップの機能バンプを接合させることにより、親チップと子チップとの電気接続が達成されるとしたが、たとえば、親チップまたは子チップの表面保護膜上に、表面保護膜に形成された開口部を介して内部配線に接続された電気接続部としての表面配線を配設し、この表面配線と子チップまたは親チップの機能バンプとを接合することにより、親チップと子チップとの電気接続が達成されてもよい。また、親チップおよび子チップの両方に上記表面配線を配設し、表面配線同士を接合することにより、親チップと子チップとの電気接続が達成されてもよい。
【００３８】
なお、表面保護膜上に電気接続部としての表面配線を設ける場合には、内部配線が配設された層間絶縁膜上に、内部配線の厚みよりも大きい膜厚を有する表面保護膜を形成して、この表面保護膜の表面を平坦化した後、平坦化された表面保護膜に開口部を形成する。そして、開口部が形成された表面保護膜の表面に、たとえばスパッタ法によってシード膜を蒸着させ、このシード膜上の開口部に対向する部分および表面配線を形成すべき部分に選択的にメッキを行うことにより、開口部から表面保護膜上に引き出された表面配線を形成することが好ましい。これにより、以下のような効果を奏することができる。
【００３９】
図７に示すように、内部配線７１，７２，７３上に形成された表面保護膜７４がマッシュルーム状の断面を有している場合、表面保護膜７４の表面にスパッタ法でシード膜を付着させ、このシード膜上に選択メッキを行うことにより表面配線７５を形成すると、スパッタ法では内部配線７１，７２間および内部配線７２，７３間の表面保護膜７４上にシード膜が上手く付着しないために、この部分でメッキが成長せず、表面保護膜７４と表面配線７５との間に隙間を生じるボイドや、表面配線７５の断線を生じるおそれがある。これに対し、表面保護膜を平坦化してから表面配線を形成する場合には、表面保護膜の表面全域にシード膜を良好に蒸着させることができるから、上記のようなボイドや表面配線の断線を生じるおそれがない。
【００４０】
さらに、上述の第２および第３の実施形態では、それぞれの実施形態に係る半導体チップの製造方法が親チップの製造に適用された場合を例にとったが、第２および第３の実施形態に係る製造方法は、子チップの製造に適用することも可能である。
また、上述の実施形態では、親チップおよび子チップは、いずれもシリコンからなるチップであるとしたが、シリコンの他にも、ガリウム砒素半導体やゲルマニウム半導体などの他の任意の半導体材料を用いた半導体チップであってもよい。この場合に、親チップの半導体材料と子チップの半導体材料は、同じでもよいし異なっていてもよい。
【００４１】
さらに、上述の実施形態では、チップ・オン・チップ構造を取り上げたが、この発明に係る半導体チップは、半導体チップの表面をプリント配線基板に対向させて接合するフリップ・チップ・ボンディング構造にも適用できる。
その他、特許請求の範囲に記載された事項の範囲内で、種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体チップが適用された半導体装置の概略構成を示す図解的な断面図である。
【図２】親チップの要部の構成および製造工程を示す断面図である。
【図３】この発明の第２の実施形態に係る半導体チップの要部の構成および製造工程を示す断面図である。
【図４】この発明の第３の実施形態に係る半導体チップの要部の構成および製造工程を示す断面図である。
【図５】この発明が適用された多層配線構造の半導体チップの構成例について説明するための断面図である。
【図６】この発明が適用された多層配線構造の半導体チップの他の構成例について説明するための断面図である。
【図７】第１の実施形態に係る半導体チップの製造方法が表面配線の形成に適用された場合の効果について説明するための断面図である。
【図８】ダミーバンプを機能バンプと同一工程で形成した場合に生じる問題点を説明するための断面図である。
【符号の説明】
１      親チップ（半導体チップ）
１１    表面（固体表面に対向する表面）
１６    内部配線
１７    表面保護膜
１８    開口部
ＢＦ    機能バンプ（電気接続部）
ＢＤ    ダミーバンプ（ダミー接続部）
２      子チップ（固体）
２１    表面（固体表面）
４      半導体チップ
４１    表面配線（電気接続部）
５      半導体チップ
５１    機能パッド（電気接続部）
５２    ダミーパッド（ダミー接続部）
５３    凹部
５４    金属膜
６１，６２  内部配線（電気接続部）
６４    表面保護膜
６５    表面配線（電気接続部）
【図１】
0004009380.tif 000002
【図２】
0004009380.tif 000003
【図３】
0004009380.tif 000004
【図４】
0004009380.tif 000005
【図５】
0004009380.tif 000006
【図６】
0004009380.tif 000007
【図７】
0004009380.tif 000008
【図８】
0004009380.tif 000009