(57)【特許請求の範囲】
【請求項１】
主面と主面の縁を区画する光電性チップであって、
主面上に区画され、周囲を区画する光検出器と、
拡散層を含み、少なくとも一部分が光検出器と縁の間に配置された保護環と、
光検出器と縁の間に配置された光遮蔽領域とを含み、
光検出器が、幅を区画する収集領域を含み、
保護環が、光検出器と縁との間の寸法方向に沿って収集領域の幅の１／２〜１／３の幅を区画し、かつ保護環の幅は３マイクロメートルを超えておらず、
保護環にバイアスをかける手段をさらに含み、
保護環上のバイアスは光電性チップ上の任意の場所の最高バイアスの半分以下である光電性チップ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル・スキャナやファクシミリ装置などに見られるような、原画像から電気信号を作成するための光電性チップに関する。具体的には、本発明は、ＣＭＯＳベースの光検出器チップに特に有用な保護環に関する。
【０００２】
【従来の技術】
文書処理の状況において、ラスタ入力スキャナまたは単に「スキャナ」は、用紙などのハードコピー原稿上の画像をディジタル・データに変換する装置である。スキャナの一般の設計は、光検出器を構成する光電性素子の直線状アレイを含む。アレイのそれぞれの光検出器は、光検出器に入射する光の強さに比例あるいは関連した大きさの信号を、通常は電荷または電圧の形で出力するように適応される。このような光検出器の直線状アレイを設け、このアレイをハード・コピー原稿に対して走査させることによって、各光検出器が、個々の光検出器が画像に対する経路を通過するときに、画像の明暗の様々な程度に起因する一連の電荷信号を出力する。
【０００３】
現在安価なファクシミリ装置に見られるうようなほとんどの低コストのスキャナにおいて、そのようなスキャナを作成するための最も代表的な技術は、電荷結合素子すなわちＣＣＤである。より高品質の用途での新しい技術はＣＭＯＳである。スキャナに使用されているような光検出器チップにおけるＣＭＯＳ技術の使用に関連する様々な特許が本明細書の譲受人に譲渡されている。
【０００４】
「保護環(guardring)」の概念は、ＣＭＯＳ回路の技術分野ではかなり一般的である。基本的にこの概念は、チップ上のある回路の活動が別の回路の活動と干渉しないように、単一チップ内の異なる回路素子を分離する構造を作り出すものである。しかしながら、光検出器チップの場合は、チップの特定領域の固有の光電性のために、さらに別の設計問題が生じる。光検出器として働くように意図されたチップの領域は、光にさらされたときに当然ながら電子−正孔対を生成するが、チップ内の他の領域は、同様に光検出器の特性を示し、光検出器として働くように意図されていないチップ部分でも電子−正孔対を生成する。全幅アレイ・イメージ・スキャナの場合には、光検出器のアレイが事実上単一で長い光検出器の直線状アレイを構成するようにいくつかの光検出器チップが突き合わされるように意図され、各チップの直線状アレイにおける最後の光検出器とチップの縁との間の狭い領域のまわりに大きな問題が起こる。チップの「クリティカル・エッジ」は、チップが別のチップと突き合わされ、隣り合ったチップ上のすべての光検出器を一律の間隔に維持することが望ましい領域であるため、所望の「保護環」効果を提供する構造を配置するのはチップ上の比較的小さな領域である。
【０００５】
【従来技術の説明】
従来技術において、米国特許第４，５４８，６７１号と第４，６８７，５３７号は、ＣＣＤチップ内の回路を分離するために保護環状構造を使用する例を示している。
【０００６】
本出願の譲受人に譲渡され、本発明と共通の共同発明者を有する米国特許第５，６９６，６２６号は、光検出器チップの光検出器のアレイにおける最後の光検出位置とチップの縁の間の領域に好ましい構造を開示している。この特許の教示は、主に、硬化した半透明の液体で形成したフィルタをチップの表面に正確に保持するように縁の近くに適切な寸法のリッジを設けることを指示している。
【０００７】
【課題を解決するための手段】
本発明の１つの態様によれば、主面と主面の縁を区画する光電性チップが提供される。主面上に光検出器が区画される。保護環が提供され、保護環の少なくとも一部分が光検出器と縁の間に配置される。保護環は、拡散層を含む。
【０００８】
【発明の実施の形態】
図１は、たとえばフルカラー光検出器スキャナに見られる、全体を１０で示した一般的な設計の単一の光検出器チップの平面図である。ページ全幅スキャナの通常の設計は、複数のチップ１０を含み、各チップの長さは、約０．５〜１インチ（１２．７〜２５．４センチメートル）であり、チップは、端と端が突き合わされ、走査するページ画像を横切って延びる有効な同一線上の光検出器のアレイを構成する。各チップ１０は、その主面１１に区画され、１２で示されたような任意の数の接点パッドの他に、この図では各光検出器が１４として示された独立に機能する光検出器の３本の直線状アレイを有するシリコン・ベースの集積回路チップである。光検出器は、チップ１０の長い寸法方向に延びる平行な３つの列(row)に配置され、これらの個々の列は、１６ａ、１６ｂおよび１６ｃとして示される。チップ１０上のそれぞれ個々の光検出器の列は、特定の列１６ａ、１６ｂおよび１６ｃに、特定の列の光検出器だけを覆うスペクトル的に半透明なフィルタ層（図示せず）を付着させることによって、特定の色に反応するように作成することができる。一般に、それぞれ個々の光検出器１４は、その光検出器に入射するある一定のタイプの光の強さを示す電荷または電圧信号を出力するように適応され、光検出器１４に対応する様々な光検出器によって出力される信号を処理するための転送回路や電荷結合素子などの様々な構造は、当技術分野では周知である。
【０００９】
図２は、２本の列１６ａおよび１６ｂの代表的な光検出器１４を示す平面図であり、付加的な回路を概略的に示す。それぞれの光検出器１４は、外周を区画するほぼ長方形の形状であり、各検出器の外周は、隣りの光検出器の外周からある間隔距離だけ離間されている。３列フルカラー光電性チップの１つの好ましい設計により、画像解像度が直線１インチ当たり４００スポットの場合、それぞれの光検出器１４の平面上の寸法は、直線アレイの延びる方向に４７．５マイクロメートルと、直線アレイの方向と垂直な方向に６３．５マイクロメートルである。さらに、隣り合った光検出器１４の縁の望ましい間隔は、列１６ａの光検出器１４の１つの縁から隣り合った列１６ｂの光検出器の縁まで約７マイクロメートルである。特定の列１６内の隣り合った光検出器の縁の間隔は、直線アレイの長さ方向に約１４〜１６マイクロメートルであるが、光電性チップの設計によっては、光学的な目的のために様々な隣り合った光検出器の間の距離が様々である。
【００１０】
本発明の１つの実施形態において、図２に示したように、チップの主面から突出し、特定のチップ１０の端に配置された端部光検出器１４の外周とチップの縁２２の間に延びるように配置されたリッジ２０が提供される。このリッジ２０は、チップの主面１１から大きな距離、通常は、端部光検出器１４によって形成された面から約０．８〜１．２マイクロメートル突出する。また、図２から分かるように、各光検出器１４内には、７０で示された環状収集領域があり、その機能については後で詳細に説明する。
【００１１】
図３は、チップ１０の端部光検出器１４とチップの縁２２との間の部分の詳細な断面図である。チップは、単結晶のＰ＋ドープ・シリコンの基板４２の上に単結晶Ｐ−ドープ・エピタキシャル・シリコンのベース層４０を含む。一般に、チップ１０上のすべての相互接続層は、５０として示されたフィールド酸化物上に形成される。このフィールド酸化物５０上には、５２として示されたホウ素リン珪酸ガラス(borophosphosilicon)の層がある。また、通常はアルミニウムからなる金属構造５４、「金属間酸化物」の第１層５６および第２層５８、さらに好ましくはアルミニウムからなる６０として示された光遮蔽領域がある。チップ上のリッジ２０と隣り合った構造の両方の最上層は、この図では６２として示された酸化物層である。
【００１２】
光遮蔽領域６０の１つの重要な機能は、均一な導電性を提供しさらに光検出器１４に光を遮蔽する境界を設けることによって、光検出器１４の光電領域を区画することである。また、光遮蔽領域６０を使用して、リード５４と関連付けた所定量のキャパシタンスを加えることができ、それにより、リード５４と関連する寄生容量を、アレイに沿った隣り合った光検出器間に配置されたリードと関連する容量とほぼ等しくすることができる。
【００１３】
さらに、図３の断面図には、上に７０として示した環状収集領域の一部が示されている。図２を一時的に参照すると、本発明の好ましい実施形態において、環状収集領域７０は、シリコン４０内の空乏領域における光検出器１４内で生成された電荷の収集領域として働く、Ｐ−ドープ・エピタキシャル・シリコン４０の表面のＮ＋フォトダイオード拡散領域の形であることが好ましいことが分かる。環状収集領域は、光検出器１４が光にさらされたときにシリコン層４０に生成される電荷の収集領域として働く。簡単に言うと、環状収集領域は、所定の時間に光検出器領域に生成された電荷を光検出器１４上の光強度と関連した信号に変換する回路（図に示していない）に接続される。環状収集領域７０が、図２の平面図に示したような特徴的な「方形ドーナツ」の形状である理由は、環状収集領域７０の形状が、光検出器１４内部の容量を最小にするためである。図のように、環状収集領域７０は、７２として示された内縁（すなわちドーナツ内部）と外縁７４を区画する。併記の特許請求の範囲のため、この内縁７２と外縁７４の間の距離は、環状収集領域の「幅」を表わす。この幅の寸法は、本発明の保護環と重要な関係を有する。（環状の収集領域を示すが、この領域は、図２に示したように完全に閉じられる必要はなく、実際にストライプやＸ形などの他の構造が収集拡散の等価物として可能であり、そのような等価な構造も、通常、関連した有効な「幅」を有する。）
【００１４】
前述のように、ＣＭＯＳベースの光検出器チップでは、チップ内の多くの構造が、光電効果を有することがあり、光検出器として働くように意図されていない場合でも、光にさらされたときに電荷を生成する。電荷が間違って発生してしまう１つの重要な領域は、チップのリッジ２０とクリティカル・エッジ２２の間のチップ領域である。この領域に光遮蔽領域がないと、端部光検出器１４の信号と混同する可能性がある望ましくない電荷が生成され、すなわち、縁２２とリッジ２０の間の領域において基板４０内の光によって生成される電荷は、電荷を生成した光が端部光検出器１４を通過せず、すなわちその光がチップによって検出されるように意図されていない場合でも、収集領域７０によって間違って収集され、端部光検出器１４の信号と見なされることがある。これが、本発明の保護環を提供する理由である。
【００１５】
図３を参照すると、８０で示された保護環は、リッジ２０とチップ１０の縁２２のほぼ間に配置されたＮ＋拡散領域の形である。（「保護環」という言葉は、保護環８０がチップ領域のまわりに完全に延びていることを暗示しているが、本発明の目的では、保護環拡散領域８０は、端部光検出器１４の一方の縁に沿って延びるだけでもよいことを理解されたい。）保護環８０は、環状収集領域７０を構成する拡散領域と実質上類似の拡散領域の形であるが、保護環８０は、光検出器１４内に生成される電荷を収集するのではなく、リッジ２０と縁２２の間の領域に生成された電荷を収集し、それにより、この縁領域で生成された電荷が、端部光検出器１４の領域に漏れることがなく、収集領域７０によって集められる。
【００１６】
ＣＭＯＳベースの光検出器チップの技術分野において周知のように、光検出器１４の環状収集領域７０は、読出しプロセスの一部として、所定の始動電位または「ファット・ゼロ」電位によって定期的にバイアスされ、光検出器１４によって生成される信号に基準バイアスを確立する。通常、環状収集領域７０が、光検出器１４上の電荷を信号に変換するための選択的にバイアスされた転送回路（図示せず）に接続されると、保護環８０は、図示していないが当業者には明らかな手段によって、保護環８０がシリコン４０内に生成された電荷を引き寄せるようにバイアスされる。包括的な目的は、保護環８０が、端部光検出器１４と、リッジ２０と縁２２の間の領域との間の電流が正味ゼロになるように寸法が決められバイアスされることである。そのように電流が正味ゼロの最適な状態を達成するため、重要な２つのパラメータは、環状収集領域７０の幅に対する保護環８０の幅（図３に示したような）と、環状収集領域７０と保護環８０の相対的なバイアスである。
【００１７】
収集領域７０の幅に対する保護環８０の幅に関しては、保護環８０の幅は、環状収集領域７０の幅の１／２〜１／３でなければならない。光検出器１４が４００ｓｐｉで配置されている場合、各光検出器１４は、図３に示したように幅が４８ミクロンであり、環状拡散領域７０の代表的な幅は約３マイクロメートル、縁２２とリッジ２０の間の領域は約８マイクロメートルであり、したがって、保護環の幅は、約１マイクロメートルであり、３マイクロメートルを超えてはならない。
【００１８】
保護環８０のバイアスは、端部光検出器１４内の電荷を収集している間は環状収集領域７０の通常のバイアスよりも低くなければならず、より好ましくは、環状収集領域７０のバイアスよりも１ボルト未満分だけ低くなければならない。さらに、保護環８０上のバイアスは、チップ１０上の任意の場所の最高電位よりもかなり低く（たとえば、半分以下）なければならず、たとえば、チップ１０の任意の場所に印加された最高電圧が５ボルトの場合は、保護環８０のバイアスは、１〜２ボルトでなければならない。（併記の特許請求の範囲を参照すると、保護環８０または環状収集領域７０に「バイアスをかける手段」は、図２において接続９０または９２として概略的に示したように、保護環８０または収集領域７０を、たとえば接触パッド１２のうちの１つを介してオフ・チップ電源に最終的に接続する導体の構造を単に含むように理解される。）
【００１９】
端部光検出器１４と、リッジ２０と縁２の間の領域との間の電流の制限に役立つもう１つの構造は、図３に８２として示した障壁層である。この障壁層は、Ｐ−ドープ・エピタキシャル・シリコン層４０内に示したように配置された単なるＰ＋ドープ領域である。この障壁層８２は、さらに、縁２２と端部光検出器１４の間の電子の移動を防ぐ。
【００２０】
さらに、本発明の８０などの保護環は、光検出器１４の直線状アレイの方向と平行に配置されてもよく、それによりアレイ内の多数の光検出器の保護環として機能することができることに注意されたい。
【００２１】
本発明を、開示した構造を参照して説明したが、本発明は、説明した詳細に制限されず、併記の特許請求の範囲内にあるような修正または変更を含むものである。
【図面の簡単な説明】
【図１】  たとえばフルカラー光検出器スキャナに見られる一般的な設計の単一の光電性チップの平面図である。
【図２】  付加的な回路を概略的に示した詳細な平面図であり、チップ上の代表的な端部の光検出器を示す。
【図３】  図２の線３−３で切断した詳細な横断面図であり、本発明による光検出器チップ上のクリティカル・エッジ領域の好ましい実施形態の内部構造を示す。
【符号の説明】
１０  光検出器チップ、１１  主面、１２  接点パッド、１４  直線状アレイ、１６ａ，１６ｂ，１６ｃ  列、２０  リッジ、２２  チップの縁、４０  単結晶Ｐ−ドープ・エピタキシャル・シリコンのベース層、５０  フィールド酸化物、５２  ホウ素リン珪酸ガラスの層、５４  金属構造、５６  金属間酸化物の第１層、５８  第２層、６０  光遮蔽領域、６２  酸化物層、７０  環状収集領域、７２  内縁、７４  外縁、８０  保護環、８２  障壁層、９０，９２  接続
【図１】
0003996719.tif 000002
【図２】
0003996719.tif 000003
【図３】
0003996719.tif 000004