(57)【特許請求の範囲】
【請求項１】
多数個のメモリセルを有するセルストリングを備えた半導体メモリセル装置において、
前記多数個のセルストリングに対応し、多数個のセルストリング中、該当する１つのセルストリングを選択するための信号を出力する選択ラインデコーダーと、
前記選択ラインデコーダーの出力信号により、前記多数個のセルストリング中から選択されたセルストリングの各メモリセルの中、該当するメモリセルのワードラインのみを選択するためのワードライン選択信号を出力するワードラインデコーダーと、
前記多数個のセルストリングに対応し、前記ワードラインデコーダーから出力されるワードライン選択信号を、前記選択ラインデコーダーの出力信号により選択されたセルストリング内の該当するメモリセルに転送するための、スイッチング回路を含み、
前記スイッチング回路は、前記選択ラインデコーダーから出力信号を入力し制御信号を出力するコントロール手段と、
前記コントロール手段の制御信号によりイネーブルされ、前記ワードラインデコーダーから出力されるワードライン選択信号を、前記選択されたセルストリングに転送するためのスイッチング手段と、から構成され、
前記コントロール手段は、選択ラインデコーダーからの出力信号を論理和演算した信号を、第１制御信号として前記多数のスイッチング手段に出力するノアゲートと、
前記ノアゲートの出力信号を反転させた信号を、第２制御信号として前記多数のスイッチング手段に出力するインバーターと、から構成されることを特徴とする、半導体メモリ装置のデコーダー回路。
【請求項２】
前記スイッチング手段は、前記コントロール手段の前記第１制御信号と、前記第２制御信号とによりイネーブルされ、ワードラインデコーダーから出力されるワードライン選択信号を、セルストリングの該当するメモリセルに転送するための、多数個のトランスミッションゲートからなることを特徴とする、請求項１記載の半導体メモリ装置のデコーダー回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリ装置のＸ−デコーダー回路（Ｘ−ＤＥＣＯＤＥＲ）に関する。より具体的には、消費電力を減少させ速度を向上させ得る、高効率の半導体メモリ装置のデコーダー回路に関する。
【０００２】
【従来の技術】
一般的に、Ｘ−デコーダー(Row Decoder) 回路は、メモリ回路等多様な分野に使用している。従って、Ｘ−デコーダー回路は、低い消費電力と早い動作速度を持たねばならない。
【０００３】
従来のＸ−デコーダー回路を図１を参照して説明する。
【０００４】
従来のＸ−デコーダー回路は、それぞれ２個づつの４入力ナンドゲート（ＮＡＮＤ１１、ＮＡＮＤ１２）、……、（ＮＡＮＤ８１、ＮＡＮＤ８２）を備えた第１〜第８選択ラインデコーダー（１〜８）と；１６個の４入力ナンドゲート（ＮＡＮＤ９−１〜ＮＡＮＤ９−１６）を備えたワードラインデコーダー９と；第１〜第８選択デコーダー（１〜８）内のナンドゲート（ＮＡＮＤ１１、ＮＡＮＤ１２）、……、（ＮＡＮＤ８１、ＮＡＮＤ８２）からの出力信号（ＳＬ０、ＳＬ１）、……、（ＳＬ１４、ＳＬ１５）とワードラインデコーダー９内のナンドゲート（ＮＡＮＤ９−１〜ＮＡＮＤ９−１６）からの出力信号等のワードライン選択信号（ＷＬ０〜ＷＬ１５）をそれぞれ入力とする８個のストリング（ＳＴ１〜ＳＴ８）から構成される。
【０００５】
前記第１〜第８選択ラインデコーダーの出力信号（ＳＬ０、ＳＬ１）、……、（ＳＬ１４、ＳＬ１５）は、多数のセルストリング（ＳＴ１〜ＳＴ８）中の、該当する１つのセルストリング（ＳＴ１〜ＳＴ８）のみを選択するための信号である。また、前記のワードライン選択信号（ＷＬ０〜ＷＬ１５）は、セルストリング（ＳＴ１〜ＳＴ８）内の各メモリセルの中から、該当するメモリセルのワードラインを選択し駆動させるための信号等である。尚、ここで「セルストリング」とは、不揮発性メモリセル等において、ドレインが対応ビット線に接続されたストリング選択トランジスタのソースと、接地線にソースが接続された接地選択トランジスタのドレインとの間に、各ソース及びドレインを共有させて直列接続した複数個（８個、１６個等ワードライン構成に対応した個数）のフローティングゲート型（ＮＡＮＤ配列の場合）のセルトランジスタの配列から構成されたものをいう。
【０００６】
すなわち、第１〜第８選択ラインデコーダー（１−８）内の４入力ナンドゲート（ＮＡＮＤ１１、ＮＡＮＤ１２）、……、（ＮＡＮＤ８１、ＮＡＮＤ８２）は、第１〜第８セルストリング（ＳＴ１〜ＳＴ８）に出力信号を印加し、第１〜第８セルストリング（ＳＴ１〜ＳＴ８）中のただ１つのセルストリングを選択する。しかし、ワードラインデコーダー９内のナンドゲート（ＮＡＮＤ９−１〜ＮＡＮＤ９−１６）の出力端は、全てのセルストリング等（ＳＴ１〜ＳＴ８）の対応するワードライン選択信号（ＷＬ０〜ＷＬ１５）の入力端にそれぞれ対応し印加される。
【０００７】
上述の構成により、ワードラインデコーダー９内の１６個のナンドゲート（ＮＡＮＤ９−１〜ＮＡＮＤ９−１６）の出力において、全てのセルストリング（ＳＴ１〜ＳＴ８）のワードラインを駆動させるようになる。
【０００８】
上述のごとく、ワードラインデコーダーから出力される１つの信号が８個のセルストリングワードラインを駆動させることにより、Ｘ−デコーダーに多い負荷がかかるようになる。従って、Ｘ−デコーダーの動作速度が遅くなるようになる。
【０００９】
また、ファンアウト（ＦＡＮ−ＯＵＴ）を増加させるためすなわち、Ｘ−デコーダー回路が大きい駆動能力を持つように、大きい面積を有するバッファを使用せねばならない。それにより、大電流を消耗するという問題が発生する。
【００１０】
【発明が解決しようとする課題】
前記のような従来の問題点を解決するために、Ｘ−デコーダーにかかる負荷を減少させることにより消費電力を減らし、動作速度を向上させ得る、高効率の半導体メモリ装置のＸ−デコーダーを提供することに本発明の目的がある。
【００１１】
【課題を解決するための手段】
それぞれ多数個のメモリセルを有する、多数個のセルストリングを備えた半導体メモリ装置において、前記の目的を達成するための本発明は、多数個のセルストリングにそれぞれ対応し、多数個のセルストリング中の、該当する１つのセルストリングを選択するための信号を出力する選択ラインデコーダーと；選択ラインデコーダーの出力信号により選択された、セルストリングの各メモリセルの中、該当するメモリセルのワードラインに選択信号を出力するワードラインデコーダーと；多数個のセルストリングに対応し、ワードラインデコーダーから出力されるワードライン選択信号を、選択ラインデコーダーの出力信号により、選択されたセルストリングに転送するための、多数のスイッチング回路を含む。
【００１２】
上述の半導体メモリ装置のＸ−デコーダー回路において、各スイッチング回路は、選択ラインデコーダーの出力信号により、該当するセルストリングの選択可否に対応する状態の制御信号を出力するコントロール手段と、コントロール手段の制御信号によりイネーブルされる時、ワードラインデコーダーから出力されるワードライン選択信号を、選択されたセルストリングに印加するためのスイッチング手段と、から構成されることを特徴とする。
【００１３】
前記の本発明によると、選択ラインデコーダーの出力信号を利用し、スイッチング手段の動作が制御され、所望のセルストリングのワードラインが駆動され得る。
【００１４】
【発明の実施の形態】
添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
【００１５】
図２の図示の、本発明のＸ−デコーダー回路は、多数のセルストリング（ＳＴ１０〜ＳＴ８０）に対応する２個づつの４入力ナンドゲート（ＮＡＮＤ１０１、ＮＡＮＤ１０２）、……、（ＮＡＮＤ８０１、ＮＡＮＤ８０２）を備えた、多数個の各セルストリングの中から、該当する１つのセルストリング（ＳＴ１０〜ＳＴ８０）を選択するための信号を出力する選択ラインデコーダー（１０〜８０）を含む。
【００１６】
また、Ｘ−デコーダー回路は、すべてのセルストリング（ＳＴ１０〜ＳＴ８０）内の、多数個のメモリセルに対応する１６個の４入力ナンドゲート（ＮＡＮＤ９０１〜ＮＡＮＤ９１６）を備えたメモリセルの中から、該当するメモリセルのワードラインのみを選択し駆動させるための、ワードライン選択信号（ＷＬ０〜ＷＬ１５）を出力するワードラインデコーダー９０を含む。
【００１７】
そして、本発明のＸ−デコーダー回路は、各セルストリング（ＳＴ１０〜ＳＴ８０）に対応し、選択ラインデコーダー（１０〜８０）の出力信号により選択されたセルストリングに、ワードラインデコーダー９０から出力されるワードライン選択信号（ＷＬ０〜ＷＬ１５）を転送するための、多数のスイッチング回路（１００〜８００）を含む。
【００１８】
各スイッチング回路（１００〜８００）は、それぞれのスイッチング回路（１００〜８００）に対応する選択ラインデコーダー（１０〜８０）から出力信号を入力し制御信号を出力するコントロール手段（ＣＯＮＴ１〜ＣＯＮＴ８０）と、コントロール手段（ＣＯＮＴ１〜ＣＯＮＴ８）によりイネーブルされ、ワードラインデコーダー９０から出力されるワードライン選択信号（ＷＬ０〜ＷＬ１５）を、多数のセルストリング等（ＳＴ１０〜ＳＴ８０）中、選択されたセルストリングのみに転送するためのスイッチング手段（ＳＷＭ１〜ＳＷＭ８）から構成される。
【００１９】
各スイッチング回路（１００〜８００）内の各コントロール手段（ＣＯＮＴ１〜ＣＯＮＴ８）は、選択ラインデコーダー（１０〜８０）からの出力信号を論理和演算し、論理和演算された信号を第１制御信号として出力する第１〜第８ノアゲート（ＮＯＲ１〜ＮＯＲ８）と、ノアゲート（ＮＯＲ１〜ＮＯＲ８）の出力信号を反転させ、反転された信号を第２制御信号として出力するための第１〜第８インバーター（ＩＮＶ１〜ＩＮＶ８）などから構成される。
【００２０】
各スイッチング回路（１００〜８００）内の各スイッチング手段（ＳＷＭ１〜ＳＷＭ８）は、前記のコントロール手段（ＣＯＮＴ１〜ＣＯＮＴ８）の第１及び第２制御信号によりイネーブルされ、ワードラインデコーダー９０から出力されるワードライン選択信号（ＷＬ０〜ＷＬ１５）を、セルストリング（ＳＴ１０〜ＳＴ８０）の該当するメモリセルに印加するための手段である。そして、各スイッチング手段（ＳＷＭ１〜ＳＷＭ８）は、ノアゲート（ＮＯＲ１〜ＮＯＲ８）からの第１制御信号と、インバーター（ＩＮＶ１〜ＩＮＶ８）からの第２制御信号が、それぞれゲート入力信号として印加される１６のトランスミッションゲート（ＰＭ１０１〜ＰＭ１１６）〜（ＰＭ８０１〜ＰＭ８１６）から構成される。
【００２１】
前記のような構成を有する本発明のＸ−デコーダー回路の動作に関して説明する。
【００２２】
多数のセルストリング（ＳＴ１０〜ＳＴ８０）中のいずれか１つのセルストリングを選択するための、選択ラインデコーダー（１０〜８０）の出力信号の、スイッチング回路（１００〜８００）の入力信号（Ａ、Ｂ）において、二入力信号（Ａ、Ｂ）は同時にハイ状態となることはできない。しかし、すべてが同時にロー状態となり得、また２個の中のいずれか１つがハイ状態であれば、他の１つはロー状態をなり得るという特性を有する。
【００２３】
まず、第１セルストリング（ＳＴ１０）を選択した場合を考えて見る。
【００２４】
第１セルストリング（ＳＴ１０）に対応した第１選択ラインデコーダー１０内の４入力ナンドゲート（ＮＡＮＤ１０１、ＮＡＮＤ１０２）は、第１セルストリング（ＳＴ１０）を選択するための信号を、第１スイッチング回路１００に印加する。
【００２５】
先ず、第１ノアゲート（ＮＯＲ１）の入力信号（Ａ、Ｂ）が相互に反対状態の場合、第１ノアゲート（ＮＯＲ１）のロー状態の出力信号は、１６個のＰＭＯＳトランジスタＰのゲートに入力される。同時にインバーター（ＩＮＶ１〜ＩＮＶ８）により反転されてから、ハイ状態の信号に１６個のＮＭＯＳトランジスタＮのゲートに入力される。これによって、１６個のＰＭＯＳトランジスタＰがターンオン（ＯＮ）され、１６個のＮＭＯＳトランジスタＮがターンオンされる。従って、１６個のトランスミッションゲート（ＰＭ１〜ＰＭ１６）の入力端が出力端に連結されるので、セルストリング（ＳＴ１０）に入力されるワードラインデコーダー９０の出力端（Ｃ〜Ｒ）の出力が、セルストリング（ＳＴ１０）のワードライン選択信号（ＷＬ０〜ＷＬ１５）の入力端に転送される。
【００２６】
第１ノアゲート（ＮＯＲ１）の入力信号（Ａ、Ｂ）のすべてがロー状態であると仮定すると、第１ノアゲート（ＮＯＲ１）のハイ状態の出力信号は、１６個トランスミッションゲート（ＰＭ１〜ＰＭ１６）の１６個のＰＭＯＳトランジスタＰのゲートに入力される。同時にインバーター（ＩＮＶ１〜ＩＮＶ８）により反転されてから、ロー状態の信号として１６個のＮＭＯＳトランジスタＮのゲートに入力される。これによって、１６個のＰＭＯＳトランジスタＰがターンオフ（ＯＦＦ）され、１６個のＮＭＯＳトランジスタＮがターンオフされる。従って、１６個のトランスミッションゲート（ＰＭ１〜ＰＭ８）の入力端と出力端が切れるので、セルストリング（ＳＴ１０）に入力されるワードラインデコーダー９０の出力端（Ｃ〜Ｒ）が、セルストリング（ＳＴ１０）のワードライン選択信号（ＷＬ０〜ＷＬ１５）の入力端と切り替えられる。
【００２７】
前記では、選択された第１セルストリング（ＳＴ１０）に対応した第１スイッチング回路１００に関して説明した。しかし、スイッチング回路のすべて（１００〜８００）は同一な構造を有するので、残りのセルストリング中、任意の他１つのセルストリングが選択された場合は、選択されたセルストリングに対応する他のスイッチング回路等（１００〜８００）、また第１スイッチング回路１００と同一に動作する。従って、上述の例と同一方式で、ワードラインデコーダー９０の出力（Ｃ〜Ｒ）がセルストリング（ＳＴ１０〜ＳＴ８０）のワードライン選択信号（ＷＬ０〜ＷＬ１５）の入力端に印加されることを制御する。
【００２８】
一方、多数個のセルストリング（ＳＴ１０〜ＳＴ８０）中のただ１つのセルストリングのみを選択するため、多数のスイッチング回路（１００〜８００）の中から選択される、セルストリングに接続された１つのスイッチング回路内のノアゲートの入力信号（Ａ、Ｂ）が相互に反対状態である場合、残りのスイッチング回路等に入力される入力信号（Ａ、Ｂ）は、必ずロー状態となる。
【００２９】
従って、上述のごとく、選択されたセルストリングに対応する１つのスイッチング回路を通し、ワードラインデコーダー９０の出力端（Ｃ〜Ｒ）の出力信号が、選択された１つのセルストリングのみに転送される。しかし、他のスイッチング回路内においては、ワードラインデコーダー９０の出力信号は、選択されないセルストリングのワードライン選択信号（ＷＬ０〜ＷＬ１５）の入力端に転送されない。それによって、１つのワードラインデコーダー９０の出力端（Ｃ〜Ｒ）による負荷数が減少される。
【００３０】
【発明の効果】
前記の実施例によると、不必要な７個のワードラインが選択されないセルストリングに入力されることが防止される。従って、Ｘ−デコーダー回路の出力端にかかる負荷が減少されるので、不必要な電流の消耗を防止できると共に、動作速度が増加される。
【００３１】
それによって、Ｘ−デコーダーの駆動能力の向上だけでなく、電力の消耗が減少される効果を得る。そして、負荷数が少なくなるので、バッファの大きさも小さくすることが出来る。
【００３２】
また、本発明は前記の実施例に限定されず、本発明の技術的な要旨を外れず範囲以内で、多様に変形させて実施することができる。
【００３３】
以上の説明のとおり、本発明によると、消費電力を減らし、速度を向上させ得る高効率のＸ−デコーダーを実現することができる。
【図面の簡単な説明】
【図１】従来のＸ−デコーダーの回路を図示する。
【図２】本発明の一実施例によるＸ−デコーダーの回路を図示する。
【符号の説明】
１０〜８０  選択ラインデコーダー
９０  ワードラインデコーダー
１００〜８００  スイッチング回路
【図１】
0003899387.tif 000002
【図２】
0003899387.tif 000003