(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素の各々に、画素電極と、内部容量と、前記画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量とを備える電気光学パネルの駆動方法であって、
前記内部容量と前記画素電極とを電気的に接続する第１状態と、前記内部容量と前記画素電極とを電気的に切り離した第２状態とすることが可能であり、
前記第１状態とした後、前記電気光学容量及び前記内部容量にリセット電圧を充電し、
前記第２状態とした後、前記内部容量にセット電圧を充電し、
前記第１状態とすることにより、前記内部容量と前記電気光学容量との間で電荷の移動を行い、
前記内部容量にセット電圧を充電する工程、及び前記電荷を移動する工程を、画像データの値に応じた回数だけ繰り返す
ことを特徴とする電気光学パネルの駆動方法。
【請求項２】
マトリクス状に配置された複数の画素の各々に、画素電極と、内部容量と、前記画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量とを備える電気光学パネルの駆動方法であって、
画像データの最上位ビットのデジットに応じて、黒側レベルに対応する第１リセット電圧または白側レベルに対応する第２リセット電圧のうちいずれか一方を選択して、選択された電圧を前記電気光学容量に給電し、
前記最上位ビットのデジットに応じて、黒側レベルに対応する第１セット電圧または白側レベルに対応する第２セット電圧のうちいずれか一方を選択して、選択された電圧を前記内部容量に給電し、
前記電気光学容量と前記内部容量との間で電荷の移動を行い、
前記内部容量への給電工程及び前記電荷移動の工程を、前記画像データのうち前記最上位ビットを除いた下位ビット値に応じた回数だけ繰り返す
ことを特徴とする電気光学パネルの駆動方法。
【請求項３】
前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど暗い階調を指示するものであり、
前記液晶がノーマリホワイトモードで動作する場合には、前記第１リセット電圧と前記第１セット電圧との間の第１差電圧を、前記第２リセット電圧と前記第２セット電圧との間の第２差電圧より大きくなるように設定する
ことを特徴とする請求項２に記載の電気光学パネルの駆動方法。
【請求項４】
前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど明るい階調を指示するものであり、
前記液晶がノーマリブラックモードで動作する場合には、前記第１リセット電圧と前記第１セット電圧との間の第１差電圧を、前記第２リセット電圧と前記第２セット電圧との間の第２差電圧より小さくなるように設定することを特徴とする請求項２に記載の電気光学パネルの駆動方法。
【請求項５】
クロック信号を供給する第１走査線、反転クロック信号を供給する第２走査線、黒側レベルに対する第１リセット電圧値または第１セット電圧値のうちいずれか一方の電圧値となる黒レベル電圧を供給する第３走査線、および白側レベルに対する第２リセット電圧値または第２セット電圧値のうちいずれか一方の電圧値となる白レベル電圧を供給する第４走査線を一組とする複数の走査線組と、
黒レベル選択信号を供給する第１データ線、および白レベル選択信号を供給する第２データ線を一組とする複数のデータ線組と、
前記走査線組と前記データ線組との交差に対応してマトリックス状に配置された各画素とを備え、
前記画素は、
画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量と、
前記画素電極と内部容量との間に設けられ前記反転クロック信号に基づいてオン・オフが制御される第１スイッチ素子と、
前記内部容量と一方の端子が接続され前記クロック信号に基づいてオン・オフが制御される第２スイッチ素子と、
一方の端子が前記第２スイッチ素子の他方の端子に、他方の端子が前記第３走査線に各々接続されるとともに、前記黒レベル選択信号に基づいてオン・オフが制御される第３スイッチ素子と、
一方の端子が前記第２スイッチ素子の他方の端子に、他方の端子が前記第４走査線に各々接続されるとともに、前記白レベル選択信号に基づいてオン・オフが制御される第４スイッチ素子と
を備えることを特徴とする電気光学パネル。
【請求項６】
請求項５に記載の電気光学パネルに用いられ、複数の走査線組を駆動する走査線駆動回路であって、
垂直走査周期の転送パルスを順次シフトして各走査線組を選択する複数の走査線組選択信号を順次出力するシフトレジスタと、
前記各走査線組毎に設けられ、前記各走査線組選択信号に基づいて、対応する各走査線組に、前記クロック信号、前記反転クロック信号、前記黒レベル電圧、および前記白レベル電圧を供給する複数の選択回路と
を備えることを特徴とする走査線駆動回路。
【請求項７】
請求項５に記載の電気光学パネルに用いられ、複数のデータ線組を駆動するデータ線駆動回路であって、
水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、
前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第１ラッチ部と、
前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第２ラッチ部と、
前記各データ線組に各々対応し設けられた複数の制御ユニットを有する制御部とを備え、
１つの制御ユニットは、
前記線順次画像データのうち最上位ビットを除いた下位ビットのデータ値に応じてパルス幅変調されたパルス幅変調信号を生成するパルス幅変調信号生成部と、
前記線順次画像データのうち最上位ビットのデジットに応じて、前記パルス幅変調信号を前記黒レベル選択信号として前記第１データ線に供給するか、前記白レベル選択信号として前記第２データ線に供給するかを選択する選択部と
を備えることを特徴とするデータ線駆動回路。
【請求項８】
前記パルス幅変調信号生成部は、
水平走査周期で計数値がリセットされ、マスタクロック信号をカウントして得たカウントデータと前記線順次画像データのうち最上位ビットを除いた下位ビットデータとを比較して、比較結果に基づいて前記パルス幅変調信号を生成する比較回路を備える
ことを特徴とする請求項７に記載のデータ線駆動回路。
【請求項９】
請求項５に記載の電気光学パネルと、
請求項６に記載の走査線駆動回路と、
請求項７に記載のデータ線駆動回路と、
前記クロック信号、前記反転クロック信号、前記黒レベル電圧、および前記白レベル電圧を生成して、前記走査線駆動回路に供給するタイミング信号生成回路と
を備えることを特徴とする電気光学装置。
【請求項１０】
前記タイミング生成回路は、
水平走査期間の始まりの予め定められたリセット期間において、前記黒レベル電圧の値を第１リセット電圧値とする一方、その他の期間において黒レベル電圧の値を第１セット電圧値とするように前記黒レベル電圧を生成する黒レベル電圧生成部と、
前記リセット期間において、前記白レベル電圧の値を第２リセット電圧値とする一方、その他の期間において白レベル電圧の値を第２セット電圧値とするように前記白レベル電圧を生成する白レベル電圧生成部と
を備えることを特徴とする請求項９に記載の電気光学装置。
【請求項１１】
前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど暗い階調を指示するものであり、
前記液晶がノーマリホワイトモードで動作する場合には、前記第１リセット電圧と前記第１セット電圧との間の第１差電圧を、前記第２リセット電圧と前記第２セット電圧との間の第２差電圧より大きくなるように設定する
ことを特徴とする請求項９に記載の電気光学装置。
【請求項１２】
前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど明るい階調を指示するものであり、
前記液晶がノーマリブラックモードで動作する場合には、前記第１リセット電圧と前記第１セット電圧との間の第１差電圧を、前記第２リセット電圧と前記第２セット電圧との間の第２差電圧より小さくなるように設定することを特徴とする請求項９に記載の電気光学装置。
【請求項１３】
請求項９に記載の電気光学装置であって、
前記走査線駆動回路と前記データ線駆動回路とは電気光学パネルに内蔵され、当該電気光学パネルを構成する能動素子は薄膜トランジスタであることを特徴とする電気光学装置。
【請求項１４】
請求項９に記載の電気光学装置を備え、前記電気光学パネルに画像を表示させることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学パネル、その駆動方法、走査線駆動回路及びデータ線駆動回路、電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置の画像表示部は、素子基板と、対向基板と、それらの基板間の間隙に封入された液晶によって構成される。素子基板には、複数の走査線、複数のデータ線、走査線とデータ線との交差に対応して設けられた複数のトランジスタ及び画素電極等が形成される。一方、対向基板には共通電極が形成される。また、トランジスタとして薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）が用いられる。
【０００３】
ＴＦＴのゲートは１本の走査線と接続されており、そのソースは１本のデータ線と接続されており、そのドレインは画素電極に接続されている。
【０００４】
この画像表示部の駆動方法としては、所定のタイミングで走査線を選択することによって、当該走査線に接続される複数のＴＦＴを同時にオン状態にし、各データ線の電圧を同時に画素電極に印加する方法が一般的である。この場合には、各データ線に画像データに応じた電圧を給電し、画素電極と共通電極との間に印加される電圧に応じて、液晶の透過率を制御する。これにより、画像データの値に応じた階調表示が可能となる。
【０００５】
ところで、液晶に印加される電圧と液晶の透過率の関係は、直線的な関係ではく、非線形の関係となる。このため、画像データの１階調毎に、液晶の透過率変化量を均一化する処理が必要となる。本願においては、この処理のことをγ補正という。
【０００６】
図１５は、１本のデータ線を駆動するデータ線駆動回路とその周辺回路とを示したブロック図である。この図において、データ線駆動回路は、第１ラッチ回路９２１、第２ラッチ回路９２２、及びＤＡコンバータ９３から構成されている。また、このデータ線駆動回路の前段には、コントローラ６とγ補正回路９１とが設けられている。
【０００７】
コントローラ６は、６ビットの画像データＤＡを生成する。γ補正回路９１は画像データＤＡにγ補正を施して、８ビットの画像データＤＢ（Ｄγ１，Ｄγ２，…，Ｄγ８）を生成する。ここで、γ補正回路９１は、ＲＡＭあるいはＲＯＭから構成されており、それらにはγ補正を施すためのテーブルが格納されている。このテーブルの内容は、ＤＡコンバータ９３の入出力特性、及び印加電圧に対する液晶の透過率特性に基づいて定められている。
【０００８】
ＤＡコンバータ９３は、スイッチと容量とを用いた容量分割型ＤＡコンバータである。ＤＡコンバータ９３は、並列に配置された８個の容量素子９４１〜９４８を有している。容量素子９４１の容量値をＣとすると、容量素子９４２，９４３，…，９４８の各容量値は、２Ｃ，４Ｃ，…，１２８Ｃとなるように選ばれている。
【０００９】
また、データ線９９には、データ線容量９４０が寄生している。図１５では、この寄生容量値をＣｓで示してある。データ線容量９４０の他端の電圧Ｖｃｏｍは、対向基板に配置される共通電極に印加される電圧である。
【００１０】
ＤＡコンバータ９３には、２つの基準電圧Ｖａ及びＶｂが供給されている。容量素子９４１〜９４８の一方の各端子は、基準電圧Ｖａの供給端子Ｔａに接続されている。一方、容量素子９４１〜９４８の他方の各端子は、それぞれリセット用スイッチ９５１〜９５８を介して、供給端子Ｔａに接続されている。このスイッチ９５１〜９５８がオンすることで、各容量素子９４１〜９４８の両端子は短絡され、それぞれの充電電荷が放電される。また、他方の基準電圧Ｖｂの供給端子Ｔｂと、データ線９９との間には、リセット用スイッチ９１０が接続されている。このスイッチ９１０がオンすることで、データ線９９の電位は電圧Ｖｂにリセットされる。
【００１１】
くわえて、データ線９９と、各容量素子９４１〜９４８との間には、画像データＤγ１〜Ｄγ８の値に応じてオン・オフするスイッチ９６１〜９６８が設けられている。各スイッチ９６１〜９６８を選択的にオン状態とすることで、当該オン状態となったスイッチに接続されている容量素子は互いに並列接続される。これにより、データ線９９に、画像データＤＢ に応じた電圧が印加される。
【００１２】
図１６（Ａ）は、画像データＤＡの１０進値とＤＡコンバータ９３の出力電圧Ｖｃとの関係を示すグラフであり、図１６（Ｂ）は、液晶の透過率ＳＬＰと、データ線を介して画素電極に印加される電圧ＶＬＰの関係を示すグラフである。
【００１３】
図１６（Ａ）及び（Ｂ）を参照しつつ、駆動回路の動作原理を簡単に説明する。まず、γ補正回路９１に、コントローラ６から６ビットの画像データＤＡが入力されると、γ補正回路９１は、画像データＤＡを８ビットの画像データＤＢに変換する。ここで、上述したテーブルは、以下のようにして作成される。まず、２５６個の８ビットデータの中から、液晶画素の透過率特性にあわせて階調を均等に刻むことができる６４個の８ビットデータを選び出しておく。そして、選ばれた６４個の８ビットデータを画像データＤＢとして、６ビットの画像データＤＡと対応付けてテーブルに格納するのである。
【００１４】
これにより、６ビットの画像データＤＡ がγ補正回路９１に入力されると、γ補正回路９１は、画像データＤＡの値に対応するデータをテーブルから読み出し、これを画像データＤＢとして出力する。つまり、画像データＤＡの１階調毎に、液晶透過率の変化量ΔＳＬＰが等しくなるように、画像データＤＢを８ビットで構成している。
【００１５】
【発明が解決しようとする課題】
ところで、図１５に示した駆動回路では、上述したようにγ補正を行っているため、γ補正回路９１が必要となる。さらに、液晶パネルは大型化・高精細化する傾向にあるが、パネル規模が大きくなるほどまた画素数が多くなるほど、データ線９９の長さが長くなる。このため、液晶パネルは大型化・高精細化に伴い、寄生容量値Ｃｓが大きくなる傾向にある。一方、ＤＡコンバータ９３は、寄生容量９４０と容量素子９４１〜９４８との間で、電荷の移動を行うことによって、データ線９９に所望の電圧を印加する。したがって、寄生容量値Ｃｓが大きくなると、各容量素子９４１〜９４８の容量値を大きくする必要がある。一般に、容量素子は、集積回路の中で大きな面積を占める。このため、駆動回路の小型化の障害となる。
【００１６】
また、データ線の寄生容量が大きくなった場合、ＤＡコンバータ９３を構成する容量素子９４１〜９４８のサイズを大きくする替わりに、各容量素子９４１〜９４８に供給する電圧を高くすることも考えられる。しかし、駆動回路を構成する素子としてＴＦＴを使用する場合には、耐圧等の関係で電源電圧をそれほど高くすることはできずせいぜい２０Ｖが限界である。
【００１７】
一方、ＤＡコンバータ９３を用いずに、アンプを用いてデータ線の駆動回路を構成し、これにγ補正機能を持たすことも考えられる。しかし、アンプは消費電力が極めて大きいので、本来低消費電力を特長とする液晶表示装置の駆動回路に適さない。くわえてガラス基板にＴＦＴからなるオペアンプを形成すると、オペアンプの動作特性にバラツキが生じ易くなる。
【００１８】
本発明は上述した事情に鑑みてなされたものであり、回路の占有面積が小さく、しかも低消費電力で駆動可能な電気光学パネル及びその駆動方法を提供することにある。本発明の他の目的は、データ線駆動回路と走査線駆動回路を電気光学パネルに形成した場合であっても、駆動回路の出力特性にバラツキが少なくかつ信頼性が高いものを提供することにある。本発明の他の目的は、低電圧で駆動可能な電気光学パネルの駆動回路を提供することにある。本発明の他の目的は、そのような電気光学パネルを用いた電気光学装置及び電子機器を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る電気光学パネルの駆動方法は、マトリクス状に配置された複数の画素の各々に、画素電極と、内部容量と、前記画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量とを備える電気光学パネルの駆動方法であって、前記内部容量と前記画素電極とを電気的に接続する第１状態と、前記内部容量と前記画素電極とを電気的に切り離した第２状態とすることが可能であり、前記第１状態とした後、前記電気光学容量及び前記内部容量にリセット電圧を充電し、前記第２状態とした後、前記内部容量にセット電圧を充電し、前記第１状態とすることにより、前記内部容量と前記電気光学容量との間で電荷の移動を行い、前記内部容量にセット電圧を充電する工程、及び前記電荷を移動する工程を、画像データの値に応じた回数だけ繰り返すことを特徴とする。
【００２０】
この発明によれば、まず、電気光学容量にリセット電圧を充電することができる。リセット電圧として黒レベルまたは白レベルに相当する電圧を選んでおけば、電気光学容量に黒レベルまたは白レベルに相当する電圧まで急速に充電することができる。次に、内部容量にリセット電圧を充電し、内部容量と電気光学容量との間で電荷の移動を行うことによって、電気光学容量の充電電圧を調整することができる。充電及び電荷移動の回数は画像データの値に応じた回数だけ行われるから、画像データの値に応じた階調表示が可能となる。
【００２１】
また、本発明に係る電気光学パネルの駆動方法は、マトリクス状に配置された複数の画素の各々に、画素電極と、内部容量と、前記画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量とを備える電気光学パネルの駆動方法であって、画像データの最上位ビットのデジットに応じて、黒側レベルに対応する第１リセット電圧または白側レベルに対応する第２リセット電圧のうちいずれか一方を選択して、選択された電圧を前記電気光学容量に給電し、前記最上位ビットのデジットに応じて、黒側レベルに対応する第１セット電圧または白側レベルに対応する第２セット電圧のうちいずれか一方を選択して、選択された電圧を前記内部容量に給電し、前記電気光学容量と前記内部容量との間で電荷の移動を行い、前記内部容量への給電工程及び前記電荷移動の工程を、前記画像データのうち前記最上位ビットを除いた下位ビット値に応じた回数だけ繰り返すことを特徴とする。
【００２２】
電気光学装置に用いられる電気光学材料が、例えば、液晶である場合、印加電圧に対する液晶の透過率を表す透過率特性曲線は、印加電圧の増大に応じて特性曲線の勾配が大きくなり、また印加電圧が大きく透過率が低い領域では、印加電圧の減少に応じて特性曲線の勾配が大きくなる。そして、透過率特性曲線の勾配の変化は、透過率が高い領域と低い領域とで逆転する。すなわち、透過率特性曲線は、透過率５０％の点を中心としてほぼ点対称である。したがって、γ補正特性も画像データ値の中心値の前後で点対称とする必要がある。このためには、画像データ値が中心値より大きいか小さいかを判別して、判別結果に応じて、リセット電圧とセット電圧の大小関係を逆転させる必要がある。この発明によれば、画像データの最上位ビットに応じて、リセット電圧とセット電圧とを選択するとともに下位ビット値に応じた回数だけ電荷の移動を実行するから、画像データにγ補正を施しつつＤＡ変換を行うことができる。
【００２３】
ここで、前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど暗い階調を指示するものであるならば、前記液晶がノーマリホワイトモードで動作する場合には、前記第１リセット電圧と前記第１セット電圧との間の第１差電圧を、前記第２リセット電圧と前記第２セット電圧との間の第２差電圧より大きくなるように設定することが好ましい。
【００２４】
また、前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど明るい階調を指示するものであるならば、前記液晶がノーマリブラックモードで動作する場合には、前記第１リセット電圧と前記第１セット電圧との間の第１差電圧を、前記第２リセット電圧と前記第２セット電圧との間の第２差電圧より小さくなるように設定することが好ましい。
【００２５】
液晶（特にＴＮ液晶）の誘電率は、印加電圧が高くなるにつれて大きくなるといった性質がある。このため、印加電圧が高くなるに従って電気光学容量値は大きくなる。上述した２つの方法によれば、この容量値の変化を補償することができる。
【００２６】
次に、本発明に係る電気光学パネルにあっては、クロック信号を供給する第１走査線、反転クロック信号を供給する第２走査線、黒側レベルに対する第１リセット電圧値または第１セット電圧値うちいずれか一方の電圧値となる黒レベル電圧を供給する第３走査線、および白側レベルに対する第２リセット電圧値または第２セット電圧値うちいずれか一方の電圧値となる白レベル電圧を供給する第４走査線を一組とする複数の走査線組と、黒レベル選択信号を供給する第１データ線、および白レベル選択信号を供給する第２データ線を一組とする複数のデータ線組と、前記走査線組と前記データ線組との交差に対応してマトリックス状に配置された各画素とを備え、前記画素は、画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量と、前記画素電極と内部容量との間に設けられ前記反転クロック信号に基づいてオン・オフが制御される第１スイッチ素子と、前記内部容量と一方の端子が接続され前記クロック信号に基づいてオン・オフが制御される第２スイッチ素子と、一方の端子が前記第２スイッチ素子の他方の端子に、他方の端子が前記第３走査線に各々接続されるとともに、前記黒レベル選択信号に基づいてオン・オフが制御される第３スイッチ素子と、一方の端子が前記第２スイッチ素子の他方の端子に、他方の端子が前記第４走査線に各々接続されるとともに、前記白レベル選択信号に基づいてオン・オフが制御される第４スイッチ素子とを備えることを特徴とする。
【００２７】
この発明によれば、第１に、第３および第４スイッチ素子によって、黒レベル電圧または白レベル電圧のうちいずれか一方が選択される。第２に、選択された電圧が第２スイッチ素子及び第１スイッチ素子によって、内部容量および電気光学容量に印加される。このため、第３および第４スイッチ素子のオン・オフを制御するクロック信号及び反転クロック信号によって、内部容量と電気光学容量との間の電荷移動を制御することができる。また、第１及び第２スイッチ素子のオン・オフを制御する黒レベル選択信号と白レベル選択信号によって、内部容量に供給する電圧を制限することができる。したがって、黒レベル選択信号と白レベル選択信号のパルス幅を画像データのデータ値に応じたものにすれば、階調を表示することが可能となる。
【００２８】
次に、本発明の走査線駆動回路は、上述した電気光学パネルに用いられ、複数の走査線組を駆動するものであって、垂直走査周期の転送パルスを順次シフトして各走査線組を選択する複数の走査線組選択信号を順次出力するシフトレジスタと、前記各走査線組毎に設けられ、前記各走査線組選択信号に基づいて、対応する各走査線組に、前記クロック信号、前記反転クロック信号、前記黒レベル電圧、および前記白レベル電圧を供給する複数の選択回路とを備えることを特徴とする。
【００２９】
各走査線には寄生容量が付随するので、特に、高周波領域での負荷は重くなる。これらの信号を駆動する駆動回路の消費電力および回路規模は、負荷に応じて定まる。この発明によれば、クロック信号、反転クロック信号、黒レベル電圧、および白レベル電圧を選択的に走査線組に供給するので、総ての走査線組に各信号を供給する場合と比較して、駆動回路の消費電流を大幅に削減でき、さらに回路規模を小さくすることが可能となる。
【００３０】
次に、本発明のデータ線駆動回路は、上述した電気光学パネルに用いられ、複数のデータ線組を駆動するものであって、水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第１ラッチ部と、前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第２ラッチ部と、前記各データ線組に各々対応した設けられた複数の制御ユニットを有する制御部とを備え、１つの制御ユニットは、前記線順次画像データのうち最上位ビットを除いた下位ビットのデータ値に応じてパルス幅変調されたパルス幅変調信号を生成するパルス幅変調信号生成部と、前記線順次画像データのうち最上位ビットのデジットに応じて、前記パルス幅変調信号を前記黒レベル選択信号として前記第１データ線に供給するか、前記白レベル選択信号として前記第２データ線に供給するかを選択する選択部とを備えることを特徴とする。
【００３１】
この発明によれば、画像データの下位ビット値に応じた黒レベル選択信号または白レベル選択信号を各データ線に供給することができる。したがって、上述した電気光学パネルに画像データのデータ値に応じた階調表示をさせることができる。
【００３２】
ここで、前記パルス幅変調信号生成部は、水平走査周期で計数値がリセットされ、マスタクロック信号をカウントして得たカウントデータと前記線順次画像データのうち最上位ビットを除いた下位ビットデータとを比較して、比較結果に基づいて前記パルス幅変調信号を生成する比較回路を備えることが望ましい。
【００３３】
次に、本発明に係る電気光学装置は、上述した電気光学パネルと、上述そた走査線駆動回路と、上述したデータ線駆動回路と、前記クロック信号、前記反転クロック信号、前記黒レベル電圧、および前記白レベル電圧を生成して、前記走査線駆動回路に供給するタイミング信号生成回路とを備えることを特徴とする。
【００３４】
ここで、前記タイミング生成回路は、水平走査期間の始まりの予め定められたリセット期間において、前記黒レベル電圧の値を第１リセット電圧値とする一方、その他の期間において黒レベル電圧の値を第１セット電圧値とするように前記黒レベル電圧を生成する黒レベル電圧生成部と、前記リセット期間において、前記白レベル電圧の値を第２リセット電圧値とする一方、その他の期間において白レベル電圧の値を第２セット電圧値とするように前記白レベル電圧を生成する白レベル電圧生成部とを備えることを特徴とする。
【００３５】
この発明によれば、リセット期間において、第１リセット電圧値または第２リセット電圧値となる電圧を画素に供給するので、垂直走査期間の始まりで、電気光学容量をリセット電圧に充電することができる。そして、その他の期間にあっては、第１セット電圧値または第２セット電圧値となる電圧を画素に供給するので、内部容量にセット電圧を充電することができる。くわえて、クロック信号および反転クロック信号に基づいて第１及び第２スイッチ素子が動作するから、内部容量と電気光学容量との間で電荷の移動が行われる。これにより、γ補正を施しつつ、画像データのデータ値に応じた画像表示が可能となる。
【００３６】
ここで、前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど暗い階調を指示するものであるならば、前記液晶がノーマリホワイトモードで動作する場合には、前記第１リセット電圧と前記第１セット電圧との間の第１差電圧を、前記第２リセット電圧と前記第２セット電圧との間の第２差電圧より大きくなるように設定することが好ましい。
【００３７】
また、前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど明るい階調を指示するものであるならば、前記液晶がノーマリブラックモードで動作する場合には、前記第１リセット電圧と前記第１セット電圧との間の第１差電圧を、前記第２リセット電圧と前記第２セット電圧との間の第２差電圧より小さくなるように設定することが好ましい。
【００３８】
液晶（特にＴＮ液晶）の誘電率は、印加電圧が高くなるにつれて大きくなるといった性質があるので、印加電圧が高くなるに従って電気光学容量値は大きくなる。上述した２つの方法によれば、この容量値の変化を補償して、良好なγ補正を施すことができる。
【００３９】
また、本発明の電気光学装置は、前記走査線駆動回路と前記データ線駆動回路とは電気光学パネルに内蔵され、当該電気光学パネルを構成する能動素子は薄膜トランジスタであることが望ましい。この場合には、各画素と走査線駆動回路及びデータ線駆動回路とを同一のプロセスで形成することができる。一般に、薄膜トランジスタの動作特性にバラツキが出る。しかし、各画素は、内部容量と電気光学容量との間で電荷の移動を行うことにより、電気光学容量に所望の電圧を印加することができるから、薄膜トランジスタを用いて画素やデータ線駆動回路を構成しても、正確にＤＡ変換を行うことができる。
【００４０】
次に、本発明の電子機器は、上述した電気光学装置を備え、前記電気光学パネルに画像を表示させることを特徴とする。これにより、低消費電力であるとともに、コンパクトな表示装置付き電子機器を提供できる。また、電子機器としては、例えば、エンジニアリング・ワークステーション、ページャ、携帯電話機、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、カーナビゲーション装置等が該当する。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００４２】
＜１．液晶表示装置の構成＞
＜１−１．液晶表示装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶表示装置を一例にとって説明する。液晶表示装置の主要部は、素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルＡＡから構成されている。ここで、素子基板には、スイッチング素子としてＴＦＴが形成されている。なお、この例では、素子基板としてガラス基板を用いるが、それに半導体基板やプラスッチク基板を用いてもよいことは勿論である。
【００４３】
図１は本実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネルＡＡと外部処理回路とから構成される。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、及びデータ線駆動回路２００が形成されている。これらのうち、データ線駆動回路２００は画像データＤのデータ値に応じてパルス幅が変調された黒レベル選択信号CMPBKおよび白レベル選択信号CMPBKを生成する。なお、素子基板上の各回路を構成する能動素子は、ＴＦＴによって構成されている。
【００４４】
また、液晶表示装置は、外部処理回路として、タイミング発生回路３００、電源回路４００、及び画像データ変換回路５００を備えて構成されている。
【００４５】
この液晶表示装置に供給される入力画像データＤinは、例えば、パラレル形式であり、そのビット数は任意である。なお、シリアル形式であってもよいことは勿論であが、この例では、入力画像データＤinを４ビット若しくは６ビットのパラレル形式として説明する。また、以下の説明を簡略化するため、入力画像データＤinは１色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、ＲＧＢの３原色に対応するものであっても良いことは勿論である。
【００４６】
まず、画像データ変換回路５００は、入力画像データＤinの最上位ビットのデジットに基づいて、最上位ビットを除く他の下位ビットを反転するか否かを制御する。具体的には、最上位ビットのデジットが“１”のとき他の下位ビットを反転して画像データＤとして出力する一方、最上位ビットのデジットが“０”のとき入力画像データＤinをそのまま画像データＤとして出力する。画像データ変換回路５００は、排他的倫理和回路を、最上位ビットを除いた他の下位ビットに対応して各々設け、各排他的論理和回路において最上位ビットと対応する各ビットの排他的論理和を算出するようにすればよい。このため、入力画像データＤinのビット数が４ビットであるとすれば、画像データ変換回路５００は３個の排他的論理和回路で構成することができる。画像データ変換回路５００で入力画像データＤinの変換を行うのは、後述するように画素ＤＡＣ７において、最上位ビットのデジットに応じてリセット電圧Ｖｒ及びセット電圧Ｖａを切り換えて、γ補正を施しつつＤＡ変換を行うためである。
【００４７】
次に、タイミング発生回路３００は、入力画像データＤに同期してＹクロックＹＣＫ、ＸクロックＸＣＫ、Ｙ転送開始信号ＤＹ、Ｘ転送開始信号ＤＸ、ラッチパルスＴＲＳ等を生成する。また、タイミング発生回路３００は、これらの信号を走査線駆動回路１００及びデータ線駆動回路２００に各々供給する。
【００４８】
また、電源回路４００は、定電圧回路から構成されており、液晶パネルＡＡの素子基板上に形成される各回路の電源電圧を生成する他、黒レベル電圧ＶＢＫ、白レベル電圧ＶＷＴを生成する。なお、後述するように黒レベル電圧ＶＢＫは、黒側リセット電圧値Ｖｒ１と黒側セット電圧値Ｖａ１の２値のうちいずれか一方の電圧値となる。また、白レベル電圧ＶＷＴは白側リセット電圧値Ｖｒ２と白側セット電圧値Ｖａ２の２値のうちいずれか一方の電圧値となる。
【００４９】
＜１−２．画像表示領域＞
画像表示領域Ａには、図１に示されるように、４本の走査線３ａ１〜３ａ４を一組とし、これらがＸ方向に沿って平行に配列して形成されている。また、そこには、２本のデータ線６ａ１、６ａ２を一組とし、これらがＹ方向に沿って平行に配列して形成されている。ここで、走査線３ａ１はクロック信号CLKを、走査線３ａ２はクロック信号CLKを反転した反転クロック信号CLKBを、走査線３ａ３は黒レベル電圧ＶＢＫを、走査線３ａ４は白レベル電圧ＶＷＴを各々供給する。また、データ線６ａ１は黒レベル選択信号CMPBKを、データ線６ａ２は白レベル選択信号CMPBKを各々供給する。なお、これらの信号については後述するが、いずれもＤＡ変換に用いられるものである。
【００５０】
次に、走査線３ａ１〜３ａ４とデータ線６ａ１、６ａ２との交点付近においては、画素ＤＡＣ７とこれに接続される画素電極９ａが設けられている。
【００５１】
そして、各画素は、画素ＤＡＣ７および画素電極９ａと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、各画素は、走査線３ａ１〜３ａ４とデータ線６ａ１、６ａ２との各交差に対応して、マトリクス状に配列することとなる。
【００５２】
ここで、画素電極９ａに印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和される。それゆえ液晶表示装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射され、所定の表示が可能となっているのである。なお、この例の画像表示領域Ａはノーマリーホワイトモードで動作するよう構成されている。
【００５３】
＜１−３．画素ＤＡＣ＞
画素ＤＡＣ７は、画像データＤのデータ値に応じてパルス幅が変調された黒レベル選択信号CMPBKおよび白レベル選択信号CMPBKに、γ補正を施しつつ、これらの信号をデジタル信号からアナログ信号に変換する機能を有する。
【００５４】
図２は、画素ＤＡＣとその周辺構成を示す回路図である。この図に示すように画素ＤＡＣ７は、スイッチ素子７１〜７４とＤＡＣ容量ＣＤとを備えている。各スイッチ素子７１〜７４はＴＦＴによって構成されており、各制御入力端子に供給される信号がハイレベル（アクティブ）のときオン状態となり、ローレベルのときオフ状態となる。また、ＤＡＣ容量ＣＤの一方の端子は、スイッチ素子７３とスイッチ素子７４との接続点に接続される一方、他方の端子は固定電位に接続されている。くわえて、スイッチ素子７４の出力端子には画素電極９ａが接続されている。この例では、画素電極９ａと対向電極とが液晶を挟持して対向することにより発生する容量を液晶容量ＣＸと称し、その容量値をＣｘで表すことにする。なお、保持された画像信号がリークするのを防ぐために、蓄積容量を、液晶容量ＣＸとスイッチ素子７４との間に液晶容量ＣＸと並列に設けてもよい。この場合には、蓄積容量によって保持特性が改善される結果、液晶表示装置における高コントラスト比を実現することができる。
【００５５】
図３は、ＤＡ変換の原理を説明するための概念図である。画素ＤＡＣ７におけるＤＡ変換においては、まずスイッチ素子７４をオン状態として、ＤＡＣ容量ＣＤおよび液晶容量ＣＸにリセット電圧Ｖｒを充電する（第１工程）。このリセット電圧Ｖｒは、液晶容量ＣＸの電圧を初期化するために用いられる。
【００５６】
次に、スイッチ素子７４をオン状態からオフ状態にして、ＤＡＣ容量ＣＤにセット電圧Ｖａを充電する（第２工程）。
【００５７】
ここで、走査線３ａ３を介して供給される黒レベル電圧ＶＢＫの電圧値も同様に、黒側リセット電圧値Ｖｒ１から黒側セット電圧値Ｖａ１に所定のタイミングで切り替わるようになっている。また、走査線３ａ４を介して供給される白レベル電圧ＶＷＴの電圧値も同様に、白側リセット電圧値Ｖｒ２から白側セット電圧値Ｖａ２に所定のタイミングで切り替わるようになっている。くわえて、第１工程および第２工程では、白レベル電圧ＶＷＴおよび黒レベル電圧ＶＢＫのいずれか一方が、スイッチ素子７１および７２によって選択され、選択された電圧がスイッチ素子７３を介して与えられるようになっている。したがって、上述した第１工程のリセット電圧Ｖｒの値はＶｒ１またはＶｒ２であり、第２工程のセット電圧Ｖａの値はＶａ１またはＶａ２である。リセット電圧Ｖｒおよびセット電圧Ｖａを切り替えるのは、ＤＡ変換を行いつつγ補正を実行するためである。この点については後述する。
【００５８】
次に、スイッチ素子７３をオフ状態にする一方、スイッチ素子７４をオン状態にする（第３工程）。すると、ＤＡＣ容量ＣＤと液晶容量ＣＸとの間で電荷が移動する。図に示す例では、ＤＡＣ容量ＣＤから液晶容量ＣＸに電荷が流れ込み、最終的にＤＡＣ容量ＣＤの電圧値と液晶容量ＣＸの電圧値とが等しくなる。次に、スイッチ素子７４をオフ状態にする一方、スイッチ素子７３をオン状態にして、再度、ＤＡＣ容量ＣＤにセット電圧Ｖａを充電する（第４工程）。これ以降、第３工程と第４工程とを繰り返すことによって、液晶容量ＣＸの電圧値を所望の値にすることができる。
【００５９】
ここで、スイッチ素子７４がＮ回オン状態となった時の液晶容量ＣＸの充電電圧をＶｃ(Ｎ)とすると、Ｖｃ(Ｎ)は以下のようになる。
【００６０】
Ｎ＝０の場合、即ち、第１工程のみで液晶容量ＣＸに対する充電を終了する場合には、Ｖｃ(Ｎ)＝Ｖｒとなる。
【００６１】
Ｎが１以上の場合には、Ｖｃ(Ｎ)は以下に示す式で与えられる。
【００６２】
Ｎ＝１：  Vc(1)＝{Cd／(Cd+Cx)}(Va-Vr)＋Vr
Ｎ＝２：  Vc(2)＝{Cd／(Cd+Cx)}(Va- Vc(1))＋Vc(1)
・・・
Ｎ＝ｎ：  Vc(n)＝{Cd／(Cd+Cx)}(Va- Vc(n-1))＋Vc(n-1)
ここで、液晶容量値Ｃｘに対するＤＡＣ容量値Ｃｄの容量比を、α（＝Ｃｄ／Ｃｘ）とおくと、Ｖｃ(Ｎ)は、以下に示す式（１）で与えられる。
【００６３】
Ｖｃ(ｎ)＝{１／(１＋1/α)}(Ｖａ−Ｖｃ(ｎ−１))＋Ｖｃ(ｎ−１)…式（１）
式（１）より、Ｖｃ(Ｎ)はＶａ、Ｖｒ及びαによって定まり、特に、αが大きくなると、充電電圧Ｖｃ(Ｎ)の変化率が増加する。
【００６４】
図４は、縦軸にＶｃ(Ｎ)を横軸に充放電回数Ｎをとったグラフを示している。この図から明らかなように液晶容量ＣＸの充電電圧Ｖｃ(Ｎ)は、リセット電圧Ｖｒから始まって充放電回数Ｎが大きくなるつれ単調に増加し、やがてセット電圧Ｖａに漸近することが分かる。図４に示す例は、Ｖａ＞Ｖｒであったが、逆に、Ｖｒ＞Ｖａの場合には、充電電圧Ｖｃ(Ｎ)と充放電回数Ｎの関係は、図５に示すものとなる。この場合には、充電電圧Ｖｃ(Ｎ)は、リセット電圧Ｖｒから始まって充放電回数Ｎが大きくなるつれ単調に減少し、やがてセット電圧Ｖａに漸近することが分かる。また、式（１）よりαが大きくなる程、充電電圧Ｖｃ(Ｎ)は少ない充放電回数でセット電圧Ｖａに漸近する。したがって、Ｖａ、Ｖｒ、及びαを調整することによって、図４および図５に示す曲線形状を変更することができる。
【００６５】
図６（Ｂ）は、入力画像データＤinのビット数を６ビットととして横軸に液晶の透過率を縦軸に液晶の印加電圧ＶＬＰを示したグラフである。この図に示すように透過率特性曲線Ｙは、Ｓ字状の形状となる。一方、図６（Ａ）は、透過率特性曲線Ｙを得るために必要な入力画像データＤinと液晶の印加電圧ＶＬＰの関係を示したものである。すなわち、図６（Ｂ）示す透過率特性を有する液晶を用いて、画像データ値に応じた階調を表示させるためには、図６（Ａ）に示す出力特性曲線にしたがって画像データ値に対応する電圧を液晶に印加する必要がある。これが可能であれば、理想的なγ補正を施すことができる。
【００６６】
図６（Ａ）に示す出力特性曲線を得るためには、図４に示す曲線と図５に示す曲線とを連結すればよい。また、図５に示す曲線と図６に示す曲線とを連結するためには、以下の条件が必要となる。第１に、図６（Ａ）に示す範囲Ａ１と範囲Ａ２とで、Ｖｒ及びＶａを切り替える必要がある。範囲Ａ１に対応するセット電圧Ｖａとリセット電圧Ｖｒの組がＶａ２，Ｖｒ２であり、範囲Ａ２に対応するセット電圧Ｖａとリセット電圧Ｖｒの組がＶａ１，Ｖｒ１である。第２に、範囲Ａ１においては、画像データ値と充放電回数Ｎを一致させる一方、範囲Ａ２においては、画像データ値を図６（Ａ）に示すように変換して、充放電回数Ｎを定める必要がある。入力された入力画像データＤinの値が、範囲Ａ１にあるか範囲Ａ２にあるかは、入力画像データＤinの最上位ビットＭＳＢのデジットによって区別することができる。
【００６７】
前述した画像データ変換回路５００は、最上位ビットＭＳＢのデジットが“１”の場合に下位ビットを反転して画像データＤを生成する一方、最上位ビットＭＳＢが“０”の場合には入力画像データＤinを画像データＤとして出力する。したがって、画像データＤのうち最上位ビットを除いた下位ビットデータの値は、充放電回数Ｎと一致する。本実施形態にあっては、後述するデータ線駆動回路２００において、下位ビットデータ値に応じてパルス幅変調された信号を生成し、この信号を用いてスイッチ素子７３及び７４をオン・オフするように制御して、所望の充放電回数Ｎが得られるようにしている。
【００６８】
ところで、液晶には印加電圧ＶＬＰが高くなるに従って誘電率が大きくなるという性質がある。すなわち、液晶の印加電圧ＶＬＰが高くなるほど、液晶容量値Ｃｘが大きくなる。一方、ＤＡＣ容量値Ｃｄは一定である。したがって、液晶の印加電圧ＶＬＰが高くなるほど、容量比α（＝Ｃｄ／Ｃｘ）が小さくなる。このことは、図６（Ａ）に示す範囲Ａ１と範囲Ａ２において、範囲Ａ２の方が容量比αが小さくなることを意味する。上述したように容量比αが小さくなると、充電電圧Ｖｃ(Ｎ)の変化率が減少するから、範囲Ａ２の方が充電電圧Ｖｃ(Ｎ)の変化率が小さくなる。
【００６９】
本実施形態にあっては、容量比αの変化を補償できるようにＶａ１，Ｖｒ１とＶａ２，Ｖｒ２を決定する。この点について、図７を参照しつつ具体的に説明する。図７は、Ｖａ１，Ｖｒ１とＶａ２，Ｖｒ２との関係を示すグラフである。なお、同図において縦軸は画素電極の電圧であり、横軸は画像データＤのデータ値（階調）を示している。
【００７０】
この図に示すように、黒側セット電圧値Ｖａ１と黒側リセット電圧値Ｖｒ１との差電圧値をＶ１、白側リセット電圧値Ｖｒ２と白側セット電圧値Ｖａ２との差電圧値をＶ２とすると、Ｖ１＞Ｖ２となるようにＶａ１，Ｖｒ１の組とＶｒ２，Ｖａ２の組を設定する。これにより、黒レベル側の範囲Ａ２の方が充電電圧Ｖｃ(Ｎ)の変化率が小さくても、範囲Ａ１と同等の透過率の変化範囲を得ることができる。
【００７１】
＜１−４．走査線駆動回路＞
次に、走査線駆動回路１００の構成を説明する。図８は、走査線駆動回路１００の詳細な構成を示す回路図である。この図に示すように走査線駆動回路１００は、Ｙシフトレジスタ１１０、クロック信号CLKを供給するクロック信号供給線CLKL、反転クロック信号CLKBを供給する反転クロック信号供給線CLKBL、黒レベル電圧ＶＢＫを供給する黒レベル電圧供給線VBKL、白レベル電圧ＶＷＴを供給する白レベル電圧供給線VWTL、および選択回路SWG1〜SWGmから構成されている。
【００７２】
まず、Ｙシフトレジスタ１１０は、垂直走査期間の開始を示すＹ転送開始信号ＤＹを水平走査期間毎に反転するＹクロックＹＣＫを用いてＹ方向に順次シフトして、走査信号Ｙ１、Ｙ２、…、Ｙｍとして出力する。このため、各走査信号Ｙ１、Ｙ２、…、Ｙｍは、水平走査期間毎にアクティブとなる信号が順次切り替わるようになっている。
【００７３】
次に、各選択回路SWG1〜SWGmは、４個のスイッチSW1〜SW4を備えている。スイッチSW1の入出力端子はクロック信号供給線CLKLと走査線３ａ１とに接続され、スイッチSW2の入出力端子は反転クロック信号供給線CLKBLと走査線３ａ２とに接続され、スイッチSW3の入出力端子は黒レベル電圧供給線VBKLと走査線３ａ３とに接続され、スイッチSW4の入出力端子は白レベル電圧供給線VWTLと走査線３ａ４とに接続されている。くわえて、スイッチSW1〜SW4は、各選択回路SWG1〜SWGmに供給される各走査信号Ｙ１、Ｙ２、…、Ｙｍがアクティブとなるときにオン状態となり、非アクティブとなるときオフ状態となるように構成されている。したがって、クロック信号CLK、反転クロック信号CLKB、黒レベル電圧ＶＢＫおよび白レベル電圧ＶＷＴは、ある１水平走査期間にある１行の各画素に供給され、次の水平走査期間に次行の各画素に供給される。
【００７４】
ここで、これらの信号を常に総ての画素に供給し、走査信号Ｙ１、Ｙ２、…、Ｙｍによってオン・オフが制御されるスイッチ素子を各画素に設けて、各信号を画素に取り込むことも可能である。しかしながら、本実施形態では、これらの信号を常に総ての画素に供給するのではなく、水平走査期間毎に選択された各行毎の画素に供給している。このようにしたのは以下の理由による。
【００７５】
まず、各走査線３ａ１〜３ａ４は、素子基板上にＸ方向に沿って形成されている。各走査線３ａ１〜３ａ４には、データ線６ａ１および６ａ２との交差や液晶を介して対向電極と対向することに起因して、寄生容量が付随している。仮に、走査線３ａ１〜３ａ４をｍ組用いて、総ての画素にクロック信号CLK等を供給するものとすれば、大きな寄生容量が負荷として作用するため、クロック信号CLK等の供給回路の消費電力が大きくなってしまう。一方、各画素内の液晶へ印加する電圧の更新は各行毎に行えばよい。換言すれば、クロック信号CLK等を常に総ての画素に供給する必要はなく１行毎に供給すれば足りる。そこで、本実施形態にあっては、選択回路SW1〜SWmを用いてクロック信号CLK等を各行の画素に順次供給している。これにより、クロック信号CLK等を総ての画素に供給する場合と比較して、供給回路の消費電力を約１／ｍに削減することができる。
【００７６】
＜１−５．データ線駆動回路＞
次に、データ線駆動回路２００について説明する。図９は、データ線駆動回路２００の構成を示すブロック図である。図に示すようにデータ線駆動回路２００は、Ｘシフトレジスタ２１０、画像データＤ０〜Ｄ３が供給される画像データ供給線Ｌｄ０〜Ｌｄ３、スイッチＳＷ１０〜ＳＷｎ３、第１ラッチ部２２０、第２ラッチ部２３０、およびＰＷＭ信号発生部２４０を備えている。
【００７７】
画像データ供給線Ｌｄ０〜Ｌｄ３には、画像データＤの各ビット値を示すデータＤ０〜Ｄ３が供給されるようになっている。
【００７８】
Ｘシフトレジスタ２１０は、ラッチ回路を多段接続して構成されている。このＸシフトレジスタ２１０は、ＸクロックＸＣＫにしたがって、Ｘ転送開始信号ＤＸを順次シフトしてサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを順次生成する。
【００７９】
次に、スイッチＳＷ１０〜ＳＷｎ３はＴＦＴにより構成されている。また、スイッチＳＷ１０〜ＳＷｎ３は、スイッチＳＷ１０〜ＳＷ１３、ＳＷ２０〜ＳＷ２３、…、ＳＷｎ０〜ＳＷｎ３といったように４個で１組の構成となっている。スイッチの組をスイッチ群と呼ぶことにする。スイッチ群の数は、画像表示領域Ａの画素列の数に対応しており、“ｎ”個ある。そして、各スイッチ群を構成する各スイッチは、画像データ供給線Ｌｄ０〜Ｌｄ３に各々接続されている。また、ｎ個のサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎが各スイッチ群に供給されるようになっている。したがって、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎに同期して、画像データＤ０〜Ｄ３が第１ラッチ部２２０に取り込まれる。
【００８０】
次に、第１ラッチ部２２０は、ｎ個のラッチユニットＵＡ１〜ＵＡｎから構成されている。各ラッチユニットＵＡ１〜ＵＡｎは、各スイッチ群から供給される画像データＤ０〜Ｄ３をラッチする。これにより、点順次で走査される画像データＤが得られる。また、第２ラッチ部２３０は、ｎ個のラッチユニットＵＢ１〜ＵＢｎから構成されている。各ラッチユニットＵＢ１〜ＵＢｎ  は、第１ラッチ部２２０の各出力データをラッチパルスＴＲＳに同期してラッチするように構成されている。ラッチパルスＴＲＳは１水平走査期間毎にアクティブとなる信号である。したがって、この第２ラッチ部２３０によって、点順次で出力される第１ラッチ部２２０の各データが、線順次の各データに変換される。換言すれば、スイッチＳＷ１０〜ＳＷｎ３、第１ラッチ部２２０及び第２ラッチ部２３０を用いることによって、画像データＤ０〜Ｄ３を線順次データに変換している。
【００８１】
次に、ＰＷＭ信号発生部２４０は、カウンタ２４１と２ｎ本のデータ線６ａに対応したｎ個のＰＷＭ信号発生ユニットＵＣ１〜ＵＣｎとを備えている。図１０はＰＷＭ信号発生部とその周辺回路の構成を示すブロック図である。なお、クロック信号発生部３１０は、タイミング発生回路３００に内蔵されており、白・黒レベル電圧発生部４１０は電源回路４００に内蔵されているが、これらについてはＰＷＭ信号発生部２４０と併せて説明する。
【００８２】
まず、カウンタ２４１は、３ビットのカウンタであって、マスタクロック信号CLKMをカウントしてカウントデータCNT0〜CNT2を生成する。カウントデータCNT0〜CNT2は、カウント結果を示す第１ビットから第３ビットの各ビットデータである。さらに、カウンタ２４１は、リセット信号ＲＳＴがアクティブになるとカウント値がリセットされるようになっている。リセット信号ＲＳＴは垂直走査期間を１周期とする信号で、タイミング発生回路３００から供給される。
【００８３】
次に、各ＰＷＭ信号発生ユニットＵＣ１〜ＵＣｎは、比較器ＣＭＰ、インバータ２４２、およびアンド回路２４３，２４４を備えており、いずれも同一の構成である。ここでは、ＰＷＭ信号発生ユニットＵＣ１について説明する。
【００８４】
まず、ＰＷＭ信号発生ユニットＵＣ１の比較器ＣＭＰは、カウントデータCNT0〜CNT2とラッチユニットＵＢ１の出力データのうち下位３ビットのデータＤ０〜Ｄ２を比較して、前者の値が後者の値を上回る場合にアクティブ（ローレベル）となる比較結果信号CMPoutを生成する。
【００８５】
次に、ＰＷＭ信号発生ユニットＵＣ１のアンド回路２４３は、比較結果信号CMPoutとラッチユニットＵＢ１の出力データのうち最上位ビットＭＳＢのデータＤ３との論理積を算出して、算出結果を黒レベル選択信号CMPBKとして出力する。このため、黒レベル選択信号CMPBKは、最上位ビットＭＳＢのデータＤ３が“１”、かつ、カウントデータCNT0〜CNT2の値がデータＤ０〜Ｄ２の値以下である場合にハイレベル（アクティブ）となる。
【００８６】
一方、アンド回路２４４は、比較結果信号CMPoutとインバータ２４２を介して反転したデータＤ３との論理積を算出して、算出結果を白レベル選択信号CMPWTとして出力する。このため、白レベル選択信号CMPWTは、最上位ビットＭＳＢのデータＤ３が“０”、かつ、カウントデータCNT0〜CNT2の値がデータＤ０〜Ｄ２の値以下である場合にハイレベル（アクティブ）となる。したがって、白レベル選択信号CMPWTおよび黒レベル選択信号CMPBKのパルス幅は、画像データＤの下位３ビット値に応じて定まる。
【００８７】
次に、クロック信号発生部３１０は、インバータ３１１とナンド回路３１２,３１３から構成されている。ナンド回路３１２は、リセット信号ＲＳＴとマスタクロック信号CLKMの論理積を反転したものを反転クロック信号CLKBとして出力する。一方、ナンド回路３１３は、インバータ３１１を介して得たマスタクロック信号CLKMを反転したものとリセット信号ＲＳＴとの論理積を算出し、さらにこれを反転してクロック信号CLKとして出力する。
【００８８】
次に、白・黒レベル電圧発生部４１０は、定電圧回路４１１及びスイッチＳＷａ、ＳＷｂから構成されている。定電圧回路４１１は、電圧値が黒側リセット電圧値Ｖｒ１、黒側セット電圧値Ｖａ１、白側リセット電圧値Ｖｒ２、白側セット電圧値Ｖａ２となる各電圧を発生する。スイッチＳＷａ，ＳＷｂはともにリセット信号ＲＳＴによって制御される。ここで、スイッチＳＷａはリセット信号ＲＳＴがアクティブのときＶｒ１を選択する一方、非アクティブのときＶａ１を選択するように構成されている。また、スイッチＳＷｂはリセット信号ＲＳＴがアクティブのときＶｒ２を選択する一方、非アクティブのときＶａ２を選択するように構成されている。
【００８９】
＜２．液晶表示装置の動作＞
次に、液晶表示装置の動作について説明する。図１１は、液晶表示装置の動作を示すタイミングチャートである。
【００９０】
まず、データ線駆動回路２００の動作を説明する。画像データＤがデータ線駆動回路２００に供給されると、入力された画像データＤは、第１ラッチ部２２０によって点順次データに変換され、さらに第２ラッチ部２３０によって点順次データが先順次データに変換される。図に示す例では、第２ラッチ部２３０のラッチユニットＵＣ１から、第１フィールドでデータ値が（０１０１）2となる画像データＤが出力され、第２フィールドでデータ値が（１０１０）2となる画像データＤが出力される。
【００９１】
この後、ＰＷＭ信号発生部２４０は、第２ラッチ部２３０から供給される先順次の画像データＤに基づいて、パルス幅変調された黒レベル選択信号CMPBKおよび白レベル選択信号CMPBKを生成する。まず、時刻ｔ１から時刻ｔ２までの期間において、リセット信号ＲＳＴがローレベルになると、ＰＷＭ信号発生部２４０のカウンタ２４１（図１０参照）はリセットされる。このため、同期間においてカウントデータCNT0〜CNT2は、いずれも“０”となる。第２フィールドの時刻ｔ４から時刻ｔ５までの期間についても同様にリセット信号ＲＳＴがローレベルとなり、カウントデータCNT0〜CNT2はいずれも“０”となる。以下、これらの期間をリセット期間Ｔrstと称することにする。
【００９２】
この後、マスタクロック信号CLKMがカウンタ２４１に供給されると、カウンタ２４１はマスタクロック信号CLKMの立ち上がりエッジをカウントして、カウンタデータCNT0〜CNT2を出力する。カウントデータCNT0〜CNT2は、ＰＷＭ信号発生ユニットＵＣ１の比較器ＣＭＰによって、第１フィールドの画像データＤの下位ビット（データ値（１０１）2）と比較される。比較器ＣＭＰは、上述したようにカウントデータCNT0〜CNT2の値が画像データＤの下位３ビット値を上回ると、比較結果信号CMPoutの論理レベルをローレベルにする。したがって、フィールドの開始からカウントデータCNT0〜CNT2の値が画像データＤの下位３ビット値と一致するまでの期間において、比較結果信号CMPoutはハイレベルとなる。
【００９３】
この例では、第１フィールドの画像データＤの下位３ビット値は十進法で“５”であるから、カウントデータCNT0〜CNT2の値が、十進法で“０”（時刻ｔ１）から“５”（時刻ｔ３）までの期間においてハイレベルとなる。一方、第２フィールドにおいては、画像データＤの下位３ビット値は十進法で“３”であるから、カウントデータCNT0〜CNT2の値が、十進法で“０”となる時刻ｔ１から“３”となる時刻ｔ３までの期間においてハイレベルとなる。
【００９４】
また、この例では、第１フィールドにおいて画像データＤの最上位ビットのビットデータＤ３は“１”であり、第２フィールドにあっては“０”である。このため、第１フィールドにあっては黒レベル選択信号CMPBKがアクティブ（ハイレベル）となる一方、第２フィールドにあっては白レベル選択信号CMPBKがアクティブとなる。
【００９５】
次に、画素表示領域Ａに設けられた各画素ＤＡＣ７うち、１行，１列目の画素ＤＡＣ７の動作について説明する。走査線３ａ３を介して画素ＤＡＣ７に供給される黒レベル電圧ＶＢＫ（実線で図示）の電圧値は、図１１に示すように各フィールドのリセット期間Ｔrstにおいて黒側リセット電圧値Ｖｒ１となり、それ以外の期間にあっては黒側セット電圧値Ｖａ１となる。一方、走査線３ａ４を介して画素ＤＡＣ７に供給される白レベル電圧ＶＷＴ（点線で図示）の電圧値は、リセット期間Ｔrstにおいて白側リセット電圧値Ｖｒ２となり、それ以外の期間にあっては白側セット電圧値Ｖａ２となる。なお、図面上では作図の都合上、Ｖｒ１とＶａ２が近接し、またＶｒ２とＶａ１が近接しているが、実際には離れている。
【００９６】
この例では、第１フィールドのリセット期間Ｔrstにおいて、黒レベル選択信号CMPBKがハイレベルとなる一方、白レベル選択信号CMPWTがローレベルとなるので、画素ＤＡＣ７のスイッチ素子７１はオフ状態となる一方、スイッチ素子７２はオン状態となる。くわえて、当該期間において、クロック信号CLKと反転クロック信号CLKBとはハイレベルとなるから、スイッチ素子７３とスイッチ素子７４が同時にオン状態となる。この結果、ＤＡＣ容量ＣＤと液晶容量ＣＸには黒側リセット電圧Ｖｒ１が充電される。
【００９７】
この後、スイッチ素子７３と７４は、クロック信号CLKと反転クロック信号CLKBに基づいて、相補的にオン・オフを繰り返す。このとき、黒レベル電圧ＶＢＫの電圧値は黒側セット電圧値Ｖａ１となっているから、画素電極９ａに印加される電圧Ｖｃは黒側セット電圧値Ｖａ１に向けて次第に減少していく。そして、時刻ｔ３に至ると、黒レベル選択信号CMPBKがハイレベルからローレベルに遷移して、スイッチ素子７２がオフ状態となる。したがって、時刻ｔ３から時刻ｔ４までの期間においては、スイッチ素子７３がオン状態になったとしてもＤＡＣ容量ＣＤには黒側セット電圧Ｖａ１が給電されない。このため、画素電極９ａに印加される電圧Ｖｃは時刻ｔ３から時刻ｔ４までの期間変化しなくなる。ここで、時刻ｔ１から時刻ｔ３までの期間と時刻ｔ３から時刻ｔ４までの期間を比較すると、後者の期間の方が前者の期間よりも遙かに長い。したがって、第１フィールドにおける画素電極９ａに印加される電圧Ｖｃの平均値は、後者の期間における電圧Ｖｃの値とほぼ一致する。この結果、液晶に印加される電圧は、画像データＤの階調値に応じたものとなる。
【００９８】
また、第２フィールドにあっては、そのリセット期間Ｔrstにおいて、黒レベル選択信号CMPBKがローレベルとなる一方、白レベル選択信号CMPWTがハイレベルとなるので、ＤＡＣ容量ＣＤと液晶容量ＣＸには白側リセット電圧Ｖｒ２が充電される。この後、スイッチ素子７３と７４は、第１フィールドの場合と同様に相補的にオン・オフを繰り返す。このとき、白レベル電圧ＶＷＴの電圧値は白側セット電圧値Ｖａ２となっているから、画素電極９ａに印加される電圧Ｖｃは白側セット電圧値Ｖａ２に向けて次第に上昇していく。そして、時刻ｔ５に至ると、白レベル選択信号CMPWTがハイレベルからローレベルに遷移して、スイッチ素子７２がオフ状態となる。画素電極９ａに印加される電圧Ｖｃは時刻ｔ５から時刻ｔ６までの期間変化しなくなるので、第２フィールドにおける画素電極９ａに印加される電圧Ｖｃの平均値は、時刻ｔ５における電圧Ｖｃの値とほぼ一致する。これにより、画像データＤの階調値に応じた電圧を液晶に印加することができる。
【００９９】
以上のように、本実施形態にあっては、各画素毎にＤＡＣ容量ＣＤを設け、ＤＡＣ容量ＣＤと液晶容量ＣＸとの間で電荷の移動を行うことにより、ＤＡ変換を行ったので、複数個の内部容量を用いてＤＡ変換を行う容量配分型ＤＡ変換回路と比較して、ＤＡＣ容量ＣＤの値を大幅に減少させることができる。
【０１００】
ところで、１行毎の画素に対して１個のＤＡＣ容量ＣＤを設け、データ線の寄生容量との間で電荷の移動を行うことによって、液晶容量に印加すべき電圧を寄生容量に充電しておき、所定のタイミングでこの電圧を液晶容量に取り込むことも考えられる。しかしながら、液晶容量値Ｃｘに対して、データ線の寄生容量値は遙かに大きい。このため、所望のγ特性を得ようとすると、ＤＡＣ容量ＣＤの値を大きくせざる得ない。
【０１０１】
しかしながら、本実施形態にあっては、各画素にＤＡＣ容量ＣＤを設けたので、容量値の小さい液晶容量ＣＸとの間で電荷移動を行えばよい。このため、ＤＡＣ容量値Ｃｘを小さくすることができる。この結果、液晶パネルＡＡの面積を縮小することができ、小型化及びコスト削減を図ることができる。
【０１０２】
また、ＤＡＣ容量ＣＤと液晶容量ＣＸとの間で充放電動作を行うことにより、液晶容量ＣＸの印加電圧を指数的に増加・減少させることができる。リセット電圧Ｖｒを画像データの最上位ビットＭＳＢのデータＤ３に応じて選択するとともに、他のビット値に応じて充放電回数Ｎを定めるようにした。このため、液晶の透過率特性に応じたγ補正を施しつつ、ＤＡ変換を行うことができる。したがって、データ線駆動回路の前段にγ補正回路を別個設ける必要が無くなるので、液晶表示装置全体の回路構成を大幅に削減することができる。この結果、データ線駆動回路の占有面積を、従来の容量配分型ＤＡ変換回路やオペアンプを使用したＤＡ変換回路を使用したデータ線駆動回路に比べて大幅に減少させることができる。
【０１０３】
＜３．実施形態の変形例＞
＜３−１：リセット電圧Ｖｒ1，Ｖｒ2の変更＞
上述した実施形態における黒側リセット電圧値Ｖｒ1及び白側リセット電圧値Ｖｒ2を、それぞれ同一の値だけ正の側にシフトさせれば、画素における輝度（透過率）を高い方にシフトすることができる。一方、負の側にシフトさせれば、画素における輝度を低い方にシフトすることができる。また、予め、Ｖｒ1−Ｖｒ2の電圧差を大きく設定しておけば、コントラスト比を大きくできるし、小さくすればコントラスト比を小さくできる。そこで、電源回路４００の内部に可変電圧発生回路を設け、これにより、リセット電圧Ｖｒ1，Ｖｒ2を調整できるようにすることが望ましい。
【０１０４】
＜３−２：交流駆動＞
上述した実施形態においては黒側リセット電圧値Ｖｒ1及び白側リセット電圧値Ｖｒ2、並びに黒側セット電圧値Ｖａ1及び白側セット電圧値Ｖａ2を対向電極の電圧を基準電圧としたとき正極性となる場合について説明したが、実際の液晶パネルでは液晶の劣化を防止するため画素の液晶を交流駆動することが行われる。したがって、黒レベル電圧ＶＢＫ及び白レベル電圧ＶＷＴは、対向電極の電圧を基準として負極性の電圧を出力し、画素液晶に対して負極性の電圧を印加する必要がある。このため、白レベル・黒レベル電圧発生部４１０は、交流駆動の周期に応じて、正極性の電圧と負極性の電圧とを切り替えて黒レベル電圧ＶＢＫ及び白レベル電圧ＶＷＴを生成する必要がある。
【０１０５】
そこで、電源回路４００は、正極性用の各電圧を発生する正極性電源回路、負極性用の各電圧を発生する負極性電源回路、正極性電源回路及び負極性電源回路の各出力電圧を交流駆動の周期に応じて選択する選択回路を備えることが望ましい。
【０１０６】
セット電圧Ｖａ1，Ｖａ２、リセット電圧Ｖｒ１，Ｖｒ２の切り替え周期には、例えば、以下の態様がある。第１の態様は、印加電圧の極性を１垂直走査期間毎に切り替える。これは、液晶印加電圧を１垂直走査期間（１フィールド又は１フレーム）毎に極性反転する駆動方法である。第２の態様は、印加電圧の極性を水平走査期間毎に切り替える。さらに、第３の態様として、液晶印加電圧の極性を列ライン毎に反転（いわゆるソースライン反転）する場合や、液晶印加電圧の極性を画素毎に極性反転（いわゆるドット反転駆動）する場合がある。
【０１０７】
これらの場合には、隣接するＤＡユニット毎にＶａ1，Ｖａ２，Ｖｒ1，Ｖｒ2として与えられる電圧の極性が交互に異なっている必要がある。このため、電源回路４００は、負極性電源回路及び正極性電源回路を備え、それらの出力電圧を走査線駆動回路１００に供給する。
【０１０８】
＜３−３：画像データと白・黒レベルとの関係＞
上述した実施形態では、入力画像データＤinが「１１１１」を黒レベル、「００００」を白レベルとして説明しているが、逆に「１１１１」が白レベル、「００００」が黒レベルであってもよい。また、実施形態は、液晶分子の配向方向と偏光軸の設定を変更して（ノーマリーブラックモードとして）、ＤＡコンバータの出力電圧が低いときに低透過率、出力電圧が高いときに高透過率とする場合でも、同様に適用できる。
【０１０９】
＜４．応用例＞
次に、上述した実施形態及び変形例で説明した液晶表示装置の応用例について説明する。
【０１１０】
＜４−１：プロジェクタ＞
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１２は、プロジェクタの構成例を示す平面図である。
【０１１１】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１１２】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１３】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１１４】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１５】
＜４−２：モバイル型コンピュータ＞
次に、この液晶パネルＡＡを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１３は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１１６】
＜４−３：携帯電話＞
さらに、この液晶パネルＡＡを、携帯電話に適用した例について説明する。図１４は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１７】
なお、図１２〜図１４を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１８】
【発明の効果】
以上説明したように本発明よれば、画像データの最上位ビットに応じて、リセット電圧とセット電圧とを選択するとともに下位ビット値に応じた回数だけ電荷の移動を実行するから、回路の占有面積が小さくしかも低消費電力で画像データにγ補正を施しつつＤＡ変換を行うことができる。
【図面の簡単な説明】
【図１】  本発明の一本実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】  同実施形態に用いられる画素ＤＡＣとその周辺構成を示す回路図である。
【図３】  本発明のＤＡ変換の原理を説明するための概念図である。
【図４】  Ｖａ＞Ｖｒとした場合における充電電圧値と充放電回数の関係を示すグラフである。
【図５】  Ｖｒ＞Ｖａとした場合における充電電圧値と充放電回数の関係を示すグラフである。
【図６】  （Ａ）は、透過率特性曲線Ｙを得るために必要な画像データＤと液晶の印加電圧ＶＬＰの関係を示したグラフ、（Ｂ）は、画像データのビット数を６ビットととして横軸に液晶の透過率を縦軸に液晶の印加電圧ＶＬＰを示したグラフである。
【図７】  Ｖａ１，Ｖｒ１とＶａ２，Ｖｒ２との関係を示すグラフである。
【図８】  同実施形態に用いられる走査線駆動回路の詳細な構成を示す回路図である。
【図９】  同実施形態に用いられるデータ線駆動回路の構成を示すブロック図である。
【図１０】  同実施形態に用いられるＰＷＭ信号発生部とその周辺回路の構成を示すブロック図である。
【図１１】  同実施形態の液晶表示装置の動作を示すタイミングチャートである。
【図１２】  液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１３】  液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１４】  液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１５】  １本のデータ線を駆動するデータ線駆動回路とその周辺回路とを示したブロック図である。
【図１６】  （Ａ）は、画像データＤＡの１０進値とＤＡコンバータ９３の出力電圧Ｖｃとの関係を示すグラフである。（Ｂ）は、液晶の透過率ＳＬＰと、信号線を介して画素電極に印加される電圧ＶＬＰの関係を示すグラフである。
【符号の説明】
ＡＡ……電気光学パネル
ＣＸ……液晶容量（電気光学容量）
ＣＤ……ＤＡＣ容量（内部容量）
Ｄ、Ｄ０〜Ｄ３……画像データ
９ａ……画素電極
３ａ１〜３ａ４……走査線（第１〜第４走査線）
６ａ１，６ａ２……データ線（第１データ線、第２データ線）
７１〜７４……スイッチ素子（第４〜第１スイッチ素子）
１００……走査線駆動回路
１１０……Ｙシフトレジスタ
CMPBK，CNPWT……黒レベル選択信号，白レベル選択信号
CLK，CLKB……クロック信号，反転クロック信号
ＳＷ１〜ＳＷｍ……選択回路
Ｙ１〜Ｙｍ……走査信号（走査線組選択信号）
２００……データ線駆動回路
２１０……Ｘシフトレジスタ
２２０……第１ラッチ部
２３０……第２ラッチ部
ＵＣ１〜ＵＣｎ……ＰＷＭ信号発生ユニット（制御ユニット）
CMPout……比較結果信号
CMP……比較器（比較回路）
３００……タイミング信号生成回路
４１０……白・黒レベル電圧発生部（黒レベル電圧生成部、白レベル電圧生成部）
【図１】
0003882443.tif 000002
【図２】
0003882443.tif 000003
【図３】
0003882443.tif 000004
【図４】
0003882443.tif 000005
【図５】
0003882443.tif 000006
【図６】
0003882443.tif 000007
【図７】
0003882443.tif 000008
【図８】
0003882443.tif 000009
【図９】
0003882443.tif 000010
【図１０】
0003882443.tif 000011
【図１１】
0003882443.tif 000012
【図１２】
0003882443.tif 000013
【図１３】
0003882443.tif 000014
【図１４】
0003882443.tif 000015
【図１５】
0003882443.tif 000016
【図１６】
0003882443.tif 000017