(57)【特許請求の範囲】
【請求項１】
半導体基板上にコレクタ層、ベース層、III−Ｖ族化合物半導体からなる第１エミッタ層、III−Ｖ族化合物半導体からなるエッチング停止層、第２エミッタ層およびエミッタコンタクト層が順次形成され、
上記エッチング停止層は、上記第２エミッタ層に対してエッチング停止層としての機能を奏し、
上記ベース層上に上記第１エミッタ層、エッチング停止層および第２エミッタ層の一部、エミッタコンタクト層からなるエミッタメサ部が形成され、第２エミッタ層はエミッタコンタクト層界面においてエミッタコンタクト層よりも外側に突出しており、
上記第１エミッタ層、エッチング停止層および第２エミッタ層は、エミッタコンタクト層よりも幅広く形成され、
上記エミッタメサ部の全側面に絶縁膜が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、上記ベース層に電気的に接続されたベース電極が、上記第１エミッタ層上に形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項３】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、上記ベース層に電気的に接続されたベース電極が、上記エッチング停止層上に形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項４】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、上記エッチング停止層と上記ベース層は、同じIII−Ｖ族化合物半導体からなることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項５】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、上記エッチング停止層は、ＧaＡsからなることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項６】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、上記第１エミッタ層および第２エミッタ層は、同じIII−Ｖ族化合物半導体からなることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項７】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、上記第１エミッタ層および第２エミッタ層は、ＧaＩnＰ、ＡlＧaＩnＰ、ＧaＩnＡsＰまたはＡlＧaＩnＡsＰのいずれかでなることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項８】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、上記第１エミッタ層は、ｎ型不純物濃度が３×１０17／cm3〜５×１０17／cm3の範囲であり、膜厚が２０nm〜５０nmであることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項９】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、上記エミッタエッチング停止層は、ｎ型不純物濃度が３×１０17／cm3〜１×１０18／cm3の範囲であり、膜厚が１０nm以上であることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項１０】
請求項１に記載のヘテロ接合バイポーラトランジスタを用いた無線通信モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速動作可能で、電流駆動能力が高いためマイクロ波デバイス等への応用が期待されるヘテロ接合バイポーラトランジスタ(ＨＢＴ)に関する。
【０００２】
【従来の技術】
従来、ＧaＩnＰ／ＧaＡs系のヘテロ接合バイポーラトランジスタとして、例えば特開平５‐３６７１３に記載のものがある。しかし、このヘテロ接合バイポーラトランジスタは、通電などによってデバイス内部の温度が長時間に亘って上昇すると、エミッタ抵抗が高くなって、通電前の抵抗値に戻らないという問題がある。その理由は、ＡlＧaＡs／ＧaＩnＰエミッタ構造では、ＧaＩnＰ層とその直上のＡlＧaＡs層との界面がエミッタメサの側面に露出すると、絶縁膜の不純物、または絶縁膜を経る不純物が上記界面付近に蓄積され、この不純物が、高温に長時間曝されて活性化し、界面付近の抵抗、ひいてはエミッタ抵抗が高くなるからである。その結果、トランジスタの高周波特性が劣化し、信頼性が低下する。
【０００３】
上記問題を解決すべく、(Ａl)ＧaＡs／ＧaＩnＰ界面をエミッタメサ側面に露出させない図１１に示すようなＧaＩnＰ／(Ａl)ＧaＡs／ＧaＩnＰの３層エミッタ構造をもつヘテロ接合バイポーラトランジスタが提案されている(特開平１０‐１７８０２１号)。
このトランジスタは、半絶縁性ＧaＡs基板101の上に、ＧaＡsバッファ層102、ｎ型ＧaＡsサブコレクタ層103、ｎ型ＡlＧaＡsコレクタエッチング停止層104、ｎ型ＧaＡsコレクタ層105、ｐ型ＧaＡsベース層106、ｎ型ＧaＩnＰ第１エミッタ層107(不純物濃度４×１０17／cm3,25nm厚)、ｎ型ＧaＡsエミッタエッチング停止層108(不純物濃度４×１０17／cm3,10nm厚)、ｎ型ＧaＩnＰ第２エミッタ層109、ｎ型ＧaＡsエミッタキャップ層110、ｎ型ＧaＩnＡsエミッタコンタクト層111、ＷＳiエミッタ電極112が順次形成されている。
【０００４】
上記エミッタキャップ層110とエミッタコンタクト層111とエミッタ電極112の３層でエミッタメサが形成され、後二者111,112の両側面は、前者110の両側面から庇状に張り出していて、これらの両側面は、サイドウォール絶縁膜115で覆われている。サイドウォール絶縁膜115の下端は、外側に向かって張り出した張出部分115aになっており、エミッタキャップ層110の直下の第２エミッタ層109の外側には、空洞114をあけて張出部分115aの先端に内縁が接するようにベース電極116を形成している。一方、サブコレクタ層103上にコレクタ電極117を形成し、その外側に、イオン注入された素子分離領域118を形成している。
このように、第２エミッタ層109とベース電極116の間に空洞114を設けることによって、ガードリング層が空乏化し易くなり、その結果、エミッタ・ベース間のリーク電流を抑制し、低電流動作時の電流利得の低下を抑制している。
【０００５】
【発明が解決しようとする課題】
ここで、上記エミッタ・ベース間のリーク電流を抑制するための空洞114は、第２エミッタ層109をサイドエッチングして形成され、空洞114の幅は、第２エミッタ層109の膜厚の５倍以上が好ましいと開示されている。
しかしながら、発明者らの詳細な検討の結果、従来のオーバーエッチによるサイドエッチングは、制御性に乏しく、開示されている通りの寸法の空洞を作製するのが難しいことが判明した。特に、サイドエッチング量が少ない場合、ベース電極116を形成する際、電極材料が空洞１１４内のエミッタエッチング停止層108上に僅かに蒸着され、エミッタ・ベース間の電流経路となって、エミッタ・ベース間リーク電流の発生原因になる。
この問題は、量産工程などで同時に多数枚の電極蒸着を行なう場合、電極材料が半導体基板に対して斜め方向から蒸着されるため一層顕著化し、また、エミッタエッチング停止層108をＧaＡsまたはＡlＧaＡsで形成する場合、ヘテロ接合バイポーラトランジスタの製造プロセス中の熱処理工程などによって、ベース電極材料が半導体層内を拡散しやすくなるため一層顕著化することが判明した。
【０００６】
さらに、空洞114を作る際のサイドエッチング量が多い場合には、エミッタの実効面積が縮小されて、エミッタ抵抗が増大し、その結果、ヘテロ接合バイポーラトランジスタの高周波特性が劣化する。
また、空洞114を形成した後に、第２エミッタ層109の側面やエミッタエッチング停止層108の上面には直接保護絶縁膜を形成することができないため、ヘテロ接合バイポーラトランジスタの耐湿性が良くないという問題がある。
【０００７】
【課題を解決するための手段】
そこで、本発明の目的は、エミッタ・ベース間のリーク電流を抑制し、高周波デバイスとして優れた動作特性を有し、チップ面積および製造コストを削減できる量産性に優れたヘテロ接合バイポーラトランジスタとその製造方法を提供することにある。
【０００８】
上記目的を達成するため、本発明のヘテロ接合バイポーラトランジスタは、半導体基板上にコレクタ層、ベース層、III−Ｖ族化合物半導体からなる第１エミッタ層、III−Ｖ族化合物半導体からなるエッチング停止層、第２エミッタ層およびエミッタコンタクト層が順次形成され、上記エッチング停止層は、上記第２エミッタ層に対してエッチング停止層としての機能を奏し、上記ベース層上に上記第１エミッタ層、エッチング停止層および第２エミッタ層の一部、エミッタコンタクト層からなるエミッタメサ部が形成され、第２エミッタ層はエミッタコンタクト層界面においてエミッタコンタクト層よりも外側に突出しており、上記第１エミッタ層、エッチング停止層および第２エミッタ層は、エミッタコンタクト層よりも幅広く形成され、上記エミッタメサ部の全側面に絶縁膜が形成されていることを特徴とする。
【０００９】
上記構成によれば、エミッタメサ部の全側面に絶縁膜が形成されているので、この絶縁膜によって、エミッタメサ部とベース電極が空間的に分離される。つまり、エミッタメサ部の両側に蒸着によってベース電極を形成する際、エミッタメサ部の側壁が絶縁膜で覆われているので、ベース電極材料がエミッタメサ部の側壁に蒸着されることがない。従って、エミッタ・ベース間のリーク電流を抑制することができる。
この構成によって、従来のように第２エミッタ層の一部を寸法制御性に劣るサイドエッチングで除去して空洞を作らなくとも、上記絶縁膜によってエミッタメサ部とベース電極を空間的に分離して、エミッタ・ベース間のリーク電流を確実に抑制できるのである。
また、エミッタメサ部の側壁が全て絶縁膜で覆われているので、素子の耐湿性が向上する。
さらに、第１エミッタ層、エッチング停止層および第２エミッタ層が、エミッタコンタクト層よりも幅広く形成され、第２エミッタ層がエミッタコンタクト層界面においてエミッタコンタクト層よりも外側に突出しているので、エミッタ電流が広がり、結果的にエミッタ抵抗とベース抵抗を低減することができる。
【００１０】
本発明の一実施形態では、上記ベース層に電気的に接続されたベース電極が、上記第１エミッタ層上に形成されている。
【００１１】
この実施形態によれば、ベース電極が、第１エミッタ層上に形成されているので、ベース電極近傍が空乏化しやすく、その結果、リーク電流が一層低減する。
【００１２】
本発明の一実施形態では、上記ベース層に電気的に接続されたベース電極が、上記エッチング停止層上に形成されている。
【００１３】
この実施形態によれば、ベース電極が、エッチング停止層上に形成されているので、第１エミッタ層上にベース電極を形成した場合に比較して、エッチング工程が減り、製造コストが低減する。
【００１４】
本発明の一実施形態では、上記エッチング停止層と上記ベース層は、同じIII−Ｖ族化合物半導体からなる。
【００１５】
この実施形態によれば、エッチング停止層とベース層が同じIII‐Ｖ族化合物半導体からなるので、１種類のウェットエッチング液、または１組のドライエッチングガス種で上記両層の第１エミッタ層に対するエッチング選択性を保持することができ、製造コストを低減することができる。
【００１６】
本発明の一実施形態では、上記エッチング停止層は、ＧaＡsからなる。
【００１７】
この実施形態によれば、エッチング停止層がＧaＡsからなるので、エッチング停止層の幅を良好に制御することができ、エミッタ・ベース間のリーク電流の増大およびエミッタ抵抗値の増大を抑制することができる。
【００１８】
本発明の一実施形態では、上記第１エミッタ層および第２エミッタ層は、同じIII−Ｖ族化合物半導体からなる。
【００１９】
この実施形態によれば、第１エミッタ層および第２エミッタ層が、同じIII−Ｖ族化合物半導体からなるので、１種類のウェットエッチング液または１組のドライエッチングガス種で両層のエミッタエッチング停止層に対するエッチング選択性を保持することができ、素子特性を劣化させることなく製造コストを低減することができる。
【００２０】
本発明の一実施形態では、上記第１エミッタ層および第２エミッタ層は、ＧaＩnＰ、ＡlＧaＩnＰ、ＧaＩnＡsＰまたはＡlＧaＩnＡsＰのいずれかでなる。
【００２１】
この実施形態によれば、第１エミッタ層および第２エミッタ層が、ＧaＩnＰ層、ＡｌＧaＩnＰ層、ＧaＩnＡsＰ層、ＡlＧaＩnＡsＰ層のいずれかでなるので、両層のＧaＡs層に対する選択エッチングが容易になり、Ｖ族にＰ系材料を用いることによって、電極材料の異常な熱拡散を防止できる。
【００２２】
本発明の一実施形態では、上記第１エミッタ層は、ｎ型不純物濃度が３×１０17／cm3〜５×１０17／cm3の範囲であり、膜厚が２０nm〜５０nmである。
【００２３】
この実施形態によれば、上記第１エミッタ層は、ｎ型不純物濃度が３×１０17／cm3〜５×１０17／cm3の範囲で、膜厚が２０nm〜５０nmであるので、ベース電極直下の第１エミッタ層はその厚さ方向に対して空乏化しており、第１エミッタ層上の導電層の導電性を抑制することができる。
【００２４】
本発明の一実施形態では、上記エミッタエッチング停止層は、ｎ型不純物濃度が３×１０17／cm3〜１×１０18／cm3の範囲であり、膜厚が１０nm以上である。
【００２５】
この実施形態によれば、エミッタエッチング停止層のｎ型不純物濃度が、３×１０17／cm3以上なので、エミッタからベースヘ十分な電子を供給することができ、エミッタ抵抗値を抑制できる。また、エミッタエッチング停止層のｎ型不純物濃度が、１×１０18／cm3以下であるので、エミッタエッチング停止層を堆積する際のドーパントの拡散を無視できる程度に抑制でき、ドーパントの拡散による電流増幅率の劣化を抑制できる。さらに、エミッタエッチング停止層の膜厚が、１０nm以上なので、第２エミッタ層との選択エッチングを安定して行なうことができ、歩留りなどを改善することができる。
【００２６】
また、本発明の無線通信モジュールは、上記ヘテロ接合バイポーラトランジスタを用いている。
【００２７】
本発明の無線通信モジュールでは、出力段のパワーアンプ素子として上述のヘテロ接合バイポーラトランジスタを用いているので、エミッタ・ベース間のリーク電流を低減でき、低エミッタ抵抗の高性能かつ量産性に優れたトランジスタが実現し、無線通信モジュールの低消費電力化および製造コスト低減を図れる。
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【発明の実施の形態】
以下、本発明を図示の実施形態により詳細に説明する。
図１は、本発明の第１の実施形態であるヘテロ接合バイポーラトランジスタの断面図である。図１において、１は半絶縁性のＧaＡs基板、２はｎ型ＧaＡsサブコレクタ層(不純物濃度ｎ＝５×１０18／cm3,500nm厚)、３はｎ型ＧaＡsコレクタ層(不純物濃度ｎ＝３×１０16／cm3,700nm厚)、４はｐ型ＧaＡsベース層(不純物濃度ｐ＝４×１０19／cm3,80nm厚)、５はｎ型ＧaＩnＰ第１エミッタ層(不純物濃度ｎ＝５×１０17／cm3,30nm厚)、６はｎ型ＧaＡsエミッタエッチング停止層(不純物濃度ｎ＝５×１０17／cm3,30nm厚)、７はｎ型ＧaＩnＰ第２エミッタ層(不純物濃度ｎ＝５×１０17／cm3,100nm厚)、８はｎ型ＧaＡs層(不純物濃度ｎ＝５×１０18／cm3,100nm厚)とｎ型ＧaＩnＡs層(不純物濃度ｎ＝２×１０19／cm3,100nm厚)とからなるエミッタコンタクト層であり、これら各層は、ガスソースＭＢＥ(分子線エピタキシ)法あるいはＭＯＣＶＤ(有機金属化学気相成長)法などで形成される。
また、９は窒化タングステンからなる100nm厚のエミッタ電極、１０はエミッタメサ、１１は内側のサイドウォール、１２はエミッタメサ、１３は外側のサイドウォール、１４はベース電極、１５はコレクタ電極である。
【００３３】
図２〜図５は、図１のヘテロ接合バイポーラトランジスタの製造方法を順に示すもので、図２はエミッタ電極を、図３はエミッタメサを、図４はサイドウォール絶縁膜を、図５はベース電極を夫々形成する工程を示している。
まず、ＧaＡs基板１上に、図１のサブコレタ層２,コレクタ層３,ベース層４,第１エミッタ層５,エッチング停止層としてのエミッタエッチング停止層６,第２エミッタ層７,エミッタコンタクト層８,エミッタ電極９を順次堆積した後、エミッタ電極９となる部分以外をフォトリソグラフィによって除去する。
次に、エミッタ電極９をマスクとして、エミッタコンタクト層８をエッチングしてＧaＩnＰ第２エミッタ層７の表面を露出させ、ここにＣＶＤ法などによってＳiＯ2膜１１を堆積させて、図２に示す状態とする。
【００３４】
図３に示すエミッタメサの形成工程では、図２で堆積させたＳiＯ2膜１１を異方性のリアクティブエッチング法等を用いてエッチングし、エミッタ電極メサ１０(図３参照)の側面にＳiＯ2膜からなるサイドウォール絶縁膜１１を形成する。さらに、このサイドウォール絶縁膜１１をマスクとして、塩酸とリン酸と純水の混合液で第２エミッタ層７を、ｎ型ＧaＡsエミッタエッチング停止層６に達するまでエッチングする。
塩酸とリン酸と純水の混合液は、ｎ型ＧaＩnＰ第２エミッタ層７のＧaＡs層６に対するエッチングの選択比が１０：１程度であり、この程度の選択比であれば、エッチングはＧaＡsエミッタエッチング停止層６中で十分停止させることができる。また、Ａrなどのガスによるイオンミリング法でも同様のエッチング速度の違いがあり、エッチングをＧaＡsエミッタエッチング停止層６中で停止させることができる。
【００３５】
ここで、ＧaＩnＰ第２エミッタ層７のエッチングに塩酸とリン酸と純水の混合液を用いた理由は、ＧaＩnＰ層とＧaＡs層の界面には、ＧaＩnＡsＰからなる中間生成物が生じている場合があり、従来用いられている塩酸と純水の混合液ではこの中間生成物を完全に除去できないからである。この中間生成物は、次工程のリン酸系のエッチング液でも除去できない場合があり、製品の歩留りを著しく低下させる。そこで、エッチング速度に差があり、ＧaＩnＰ層とＧaＡs層の双方をエッチングできるエッチング液またはエッチング混合ガスを用いなければならない。
【００３６】
また、上記中間生成物を、塩酸の割合の高い塩酸と純水のエッチング混合液を用いて除去することも可能であるが、ＧaＩnＰ層と中間生成物のエッチング速度に差があるため、第２エミッタ層７とエミッタエッチング停止層６の界面の中間生成物を完全に除去するためには、オーバーエッチングが必要となる。そうすると、ＧaＩnＰ第２エミッタ層７は、塩酸の割合が高いこのエッチング混合液で急速にエッチングされるため、サイドエッチング量を制御することが難しく、しばしば過剰にサイドエッチングされ、その結果、エミッタ領域が狭くなって、エミッタ抵抗が増加し、素子の高周波特性が劣化するという問題がある。
なお、ここで使用した塩酸系のエッチング液は、エミッタコンタクト層８を構成するｎ型ＧaＩnＡs層をエッチングし、エミッタ抵抗を増加させるので、サイドウォール絶縁膜１１は、このエミッタコンタクト層のメサ側面をエッチングから保護する役割も果たしている。
さらに、リン酸(Ｈ3ＰＯ4)、過酸化水素水(Ｈ2Ｏ2)、純水の混合液でＧaＡsエミッタエッチング停止層６をエッチングする。このエッチング液は、ＧaＩnＰ層をエッチングしないので、ＧaＩnＰ第１エミッタ層５の表面でエッチングは停止する。
【００３７】
図４に示すサイドウォール絶縁膜の再形成工程では、図３の工程で作製した基板にＣＶＤ法などによってＳiＯ2を堆積させ、異方性のリアクテイブエッチング法等を用いてエミッタメサ１２の側面にＳiＯ2からなるサイドウォール絶縁膜１３を形成する。
【００３８】
図５に示すベース電極の蒸着工程では、図４の工程で作製した基板に、Ｐt／Ｔi／Ｐt／Ａuをこの順番に１０nm／１０nm／２０nm／８０nmの厚さで真空蒸着する。これによって、エミッタ電極９から第１エミッタ層５にかけて表面がＰt／Ｔi／Ｐt／Ａu膜で覆われる。次に、斜め方向からアルゴンイオンミリングを行ない、サイドウォール絶縁膜１３側面に堆積した余分なＰt／Ｔi／Ｐt／Ａu膜をエッチングで除去することによって、図５に示すようにエミッタ電極９とベース電極１４とを分離する。
こうして、ベース電極１４をエミッタ電極９に対してセルフアラインで形成することができる。図５から明らかなように、ベース電極１４は、エミッタメサ１２に対してサイドウォール絶縁膜１３を隔てて形成され、エミッタ電極９の側面およびエミッタメサ１２の側面はサイドウォール絶縁膜１１,１３が全面に形成されているので、ベース電極をそれ以外の所望の部分、あるいはその後のミリングによるエッチングが可能な部分にのみ蒸着することができるから、従来の多数枚基板の同時蒸着などで生じていたエミッタ・ベース間のリーク電流の原因になる蒸着材の周り込みをなくせることが判る。
【００３９】
最後に、エミッタおよびベース領域をフォトレジストなどで保護し、余分なＰt／Ｔi／Ｐt／Ａu膜をイオンミリングなどによって除去した後、リン酸、過酸化水素水、純水の混合液によってメサエッチングを行ない、図１に示すＧaＡsサブコレクタ層２を露出させる。次いで、リソグラフィによってレジストマスクを形成し、ＡuＧe／Ｎi／Ａuを夫々150nm／15nm／150nm蒸着し、リフトオフ法でコレクタ電極１５を形成する。その後、400℃程度の熱処理を行ない、ベースおよびコレクタのオーミック接触を得る。
【００４０】
こうして作製された図１に示すヘテロ接合バイポーラトランジスタは、エミッタメサ１２が、サイドウォール絶縁膜１３で全て覆われており、ベース電極１４が、サイドウォール絶縁膜１３によってエミッタメサ１２から隔てられている。つまり、エミッタメサ１２の側壁はサイドウォール絶縁膜１３で覆われているので、ベース電極１４の蒸着材がエミッタメサ側壁に周り込んで蒸着されることがないから、半導体表面を流れるエミッタ・ベース間のリーク電流は、殆どなくなる。上記サイドウォール絶縁膜１３のお陰で、図１１の従来例で述べたように、エミッタメサ部とベース電極116を分離してリーク電流をなくすべく、第２エミッタ層109の一部を寸法制御性に劣るサイドエッチングで除去して空洞114(図１１参照)を作る必要がないから、ウエハ間のエミッタ抵抗のバラツキを非常に小さくでき、素子の高周波特性が損なわれない。本実施形態では、ＧaＩnＰ／ＧaＡs／ＧaＩnＰの層５,６,７からなる３層エミッタ構造を採用したので、非常に高い信頼性のヘテロ接合バイポーラトランジスタが得られたのである。
【００４１】
また、本実施形態では、ＧaＡs／ＧaＩnＰ界面がエミッタメサ側面に露出するが、信頼性試験においてエミッタ抵抗の増加は認められなかった。その理由は、半導体のうちでドーピング濃度の比較的小さい第２エミッタ層７、エミッタエッチング停止層６、第１エミッタ層５を、エミッタコンタクト層８つまりエミッタ電極メサに対して幅広く形成することができた結果と考えられる。
このように、本実施形態のＧaＩnＰ／ＧaＡs／ＧaＩnＰの３層エミッタ構造を採用することにより、ベース電極１４をエミッタエッチング停止層６または第１エミッタ層５上に形成しても、エミッタ抵抗が小さく、エミッタ・ベース間リーク電流が少なく、低電流密度から高い電流増幅率を示すヘテロ接合バイポーラトランジスタ素子を再現性良く大量に提供することが可能となる。
加えて、本実施形態のエミッタ・ベース間リーク電流の少ない高性能ヘテロ接合バイポーラトランジスタを、無線通信モジュールの出力段のパワーアンプ素子に用いることによって、低消費電力で低価格の電力無線通信モジュールを提供することができる。
【００４２】
本実施形態では、ＧaＩnＰ／ＧaＡs／ＧaＩnＰのエミッタ構造で説明したが、ＡlＧaＩnＰ／ＧaＡs／ＡlＧaＩnＰのエミッタ構造のヘテロ接合バイポーラトランジスタに関しても同様の工程で作製することができる。
異なるＶ族元素であるリン系とヒ素系の化合物半導体も、夫々選択的にエッチングするのが容易なので、夫々の適切な化合物の半導体を組み合わせることもできる。
また、エミッタエッチング停止層６とベース層４を同じIII−Ｖ族化合物半導体で形成することによって、１種類のウェットエッチング液または１組のドライエッチングガス種で上記両層を第１エミッタ層５に対して選択的にエッチングできるので、コスト削減に有効である。
さらに、エミッタエッチング停止層６を、ＧaＡsで形成することによって、エッチング停止層６の幅を良好に制御することができ、エミッタ・ベース間のリーク電流およびエミッタ抵抗値の増大を抑制することができる。
【００４３】
第１エミッタ層７および第２エミッタ層５は、同じIII−Ｖ族化合物半導体から形成することにより、１種類のウェットエッチング液または１組のドライエッチングガス種で上記両層をエミッタエッチング停止層に対して選択的にエッチングでき、コスト削減に有効である。
また、第１エミッタ層５および第２エミッタ層７を、ＧaＩnＰ、ＡlＧaＩnＰ、ＧaＩnＡsＰ、ＡlＧaＩnＡsＰのいずれかで形成することによって、ベース電極形成時にベース電極材料の周り込みにより、エミッタメサ１２の側壁に導電層が形成された場合でも、上記化合物半導体は半導体中での拡散係数が小さいことが発明者らの実験で確かめられていて、熱処理工程における導電層の拡散を防止する効果がある。
【００４４】
第１エミッタ層５のｎ型不純物濃度は、３×１０17／cm3〜７×１０17／cm3の範囲であり、なかでも５×１０17／cm3程度が、エミッタ抵抗を小さくし、かつベース層への不純物拡散を抑制し、素子の電流増幅率を安定させるのに好適である。第１エミッタ層５の膜厚は、２０nm〜５０nmの範囲にすることによって、ベース電極１４直下の第１エミッタ層５が、厚さ方向に対して空乏化するので、第１エミッタ層５中の導電層の導電性を抑制することができる。なかでも２５nm〜４０nmが好ましい。
【００４５】
エミッタエッチング停止層６のｎ型不純物濃度を、３×１０17／cm3以上にすることにより、エミッタからベースヘ十分な電子を供給することができ、エミッタ抵抗値を抑制できる。一方、エミッタエッチング停止層６のｎ型不純物濃度を、１×１０18／cm3以下にすることにより、エミッタエッチング停止層を堆積する際のドーパントの拡散を無視できる程度に抑制でき、ドーパントの拡散による電流増幅率の劣化を抑制できる。また、エミッタエッチング停止層６のドーピング濃度を、下層の第１エミッタ層５近傍から上層の第２エミッタ層７に向けて上記濃度範囲内で徐々に増加させると効果的である。
エミッタエッチング停止層６の膜厚は、１０nm以上とすることにより、第２エミッタ層７に対する選択エッチングが安定して可能となり、歩留りなどを改善できる。なかでも、１０nm〜５０nmがより好ましい。
【００４６】
図６は、本発明の第２の実施形態であるヘテロ接合バイポーラトランジスタの断面図である。図６において、２１は半絶縁性のＧaＡs基板、２２はｎ型ＧaＡsサブコレクタ層、２３はｎ型ＧaＡsコレクタ層、２４はｐ型ＧaＡsベース層、２５はｎ型ＡlＧaＩnＰ第１エミッタ層(不純物濃度ｎ＝３×１０17／cm3,５０nm厚)、２６はｎ型ＧaＡsエミッタエッチング停止層(不純物濃度ｎ＝３×１０17／cm3,100nm厚)、２７はｎ型ＧaＩnＰ第２エミッタ層(ｎ＝５×１０17／cm3,100nm厚)、２８はエミッタコンタクト層、２９はエミッタ電極、３０はエミッタ電極メサ、３１は内側のサイドウォール、３２はエミッタメサ、３３は外側のサイドウォール、３４はベース電極、３５はコレクタ電極である。
【００４７】
上記第２の実施形態は、エミッタ構造がｎ型ＡlＧaＩnＰ第１エミッタ層２５、ｎ型ＧaＡsエミッタエッチング停止層２６、ｎ型ＧaＩnＰ第２エミッタ層２７の３層からなる点を除いて、上述の第１の実施形態と略同じである。
【００４８】
図７〜図１０は、図６のヘテロ接合バイポーラトランジスタの製造方法を順に示して示している。
まず、ＧaＡs基板２１上に、図６のサブコレタ層２２,コレクタ層２３,ベース層２４,第１エミッタ層２５,エッチング停止層としてのエミッタエッチング停止層２６,第２エミッタ層２７,エミッタコンタクト層２８,エミッタ電極２９を順次堆積した後、エミッタ電極２９となる部分以外をフォトリソグラフィによって除去する。
次に、エミッタ電極２９をマスクとして、エミッタコンタクト層２８をエッチングしてＡlＧaＩnＰ第２エミッタ層２７の表面を露出させ、ここにＣＶＤ法などによってＳiＮx膜３１を堆積させて、図７に示す状態とする。
【００４９】
図８に示すエミッタメサの形成工程では、図７で堆積させたＳiＮx膜３１を異方性のリアクティブエッチング法等を用いてエッチングし、エミッタ電極メサ３０(図８参照)の側面にＳiＮx膜からなるサイドウォール絶縁膜３１を形成する。さらに、このサイドウォール絶縁膜３１をマスクとして、塩酸とリン酸と純水の混合液で第２エミッタ層２７を、ｎ型ＧaＡsエミッタエッチング停止層２６に達するまでエッチングする。
塩酸とリン酸と純水の混合液は、ｎ型ＧaＩnＰ第２エミッタ層２７のＧaＡs層２６に対するエッチングの選択比が１０：１程度であり、この程度の選択比であれば、エッチングはＧaＡsエミッタエッチング停止層２６中で十分停止させることができる。また、Ａrなどのガスによるイオンミリング法でも同様のエッチング速度の違いがあり、エッチングをＧaＡsエミッタエッチング停止層２６中で停止させることができる。
【００５０】
ここで、ＧaＩnＰ第２エミッタ層７のエッチングに塩酸とリン酸と純水の混合液を用いた理由は、ＧaＩnＰ層とＧaＡs層の界面には、ＧaＩnＡsＰからなる中間生成物が生じている場合があり、従来用いられている塩酸と純水の混合液ではこの中間生成物を完全に除去できないからである。この中間生成物は、次工程のリン酸系のエッチング液でも除去できない場合があり、製品の歩留りを著しく低下させる。そこで、エッチング速度に差があり、ＧaＩnＰ層とＧaＡs層の双方をエッチングできるエッチング液またはエッチング混合ガスを用いなければならない。
【００５１】
また、上記中間生成物を、塩酸の割合の高い塩酸と純水のエッチング混合液を用いて除去することも可能であるが、ＧaＩnＰ層と中間生成物のエッチング速度に差があるため、第２エミッタ層２７とエミッタエッチング停止層２６の界面の中間生成物を完全に除去するためには、オーバーエッチングが必要となる。そうすると、ＧaＩnＰ第２エミッタ層２７は、塩酸の割合が高いこのエッチング混合液で急速にエッチングされるため、サイドエッチング量を制御することが難しく、しばしば過剰にサイドエッチングされ、その結果、エミッタ領域が狭くなって、エミッタ抵抗が増加し、素子の高周波特性が劣化するという問題がある。
なお、ここで使用した塩酸系のエッチング液は、エミッタコンタクト層２８を構成するｎ型ＧaＩnＡs層をエッチングし、エミッタ抵抗を増加させるので、サイドウォール絶縁膜３１は、このエミッタコンタクト層のメサ側面をエッチングから保護する役割も果たしている。
【００５２】
図９に示すサイドウォール絶縁膜の再形成工程では、図８の工程で作製した基板にＳiＮxを堆積させ、異方性のリアクテイブエッチング法等を用いてエミッタメサ３２の側面にＳiＮxからなるサイドウォール絶縁膜３３を形成する。
【００５３】
図５に示すベース電極の蒸着工程では、図９の工程で作製した基板に、Ｐt／Ｔi／Ｐt／Ａuをこの順番に１０nm／１０nm／２０nm／８０nmの厚さで真空蒸着する。これによって、エミッタ電極２９からエミッタエッチング停止層２６にかけて表面がＰt／Ｔi／Ｐt／Ａu膜で覆われる。次に、斜め方向からアルゴンイオンミリングを行ない、サイドウォール絶縁膜３３側面に堆積した余分なＰt／Ｔi／Ｐt／Ａu膜をエッチングで除去することによって、図１０に示すようにエミッタ電極２９とベース電極３４とを分離する。
こうして、ベース電極３４をエミッタ電極２９に対してセルフアラインで形成することができる。図１０から明らかなように、ベース電極３４は、エミッタメサ３２に対してサイドウォール絶縁膜３３を隔てて形成され、エミッタ電極２９の側面およびエミッタメサ３２の側面はサイドウォール絶縁膜３１,３３が全面に形成されているので、ベース電極をそれ以外の所望の部分にのみ蒸着することができるから、従来の多数枚基板の同時蒸着などで生じていたエミッタ・ベース間のリーク電流の原因になる蒸着材の周り込みをなくせることが判る。
【００５４】
最後に、エミッタおよびベース領域をフォトレジストなどで保護し、余分なＰt／Ｔi／Ｐt／Ａu膜をイオンミリングなどによって除去した後、リン酸、過酸化水素水、純水の混合液によってメサエッチングを行ない、図６に示すＧaＡsサブコレクタ層２２を露出させる。次いで、リソグラフィによってレジストマスクを形成し、ＡuＧe／Ｎi／Ａuを夫々150nm／15nm／150nm蒸着し、リフトオフ法でコレクタ電極３５を形成する。その後、400℃程度の熱処理を行ない、ベースおよびコレクタのオーミック接触を得る。
【００５５】
こうして作製された図６に示すヘテロ接合バイポーラトランジスタは、エミッタメサ３２が、サイドウォール絶縁膜３３で全て覆われており、ベース電極３４が、サイドウォール絶縁膜３３によってエミッタメサ３２から隔てられている。つまり、エミッタメサ３２の側壁はサイドウォール絶縁膜３３で覆われているので、ベース電極３４の蒸着材がエミッタメサ側壁に周り込んで蒸着されることがないから、半導体表面を流れるエミッタ・ベース間のリーク電流は、殆どなくなる。上記サイドウォール絶縁膜３３のお陰で、図１１の従来例で述べたように、エミッタメサ部とベース電極116を分離してリーク電流をなくすべく、第２エミッタ層109の一部を寸法制御性に劣るサイドエッチングで除去して空洞114(図１１参照)を作る必要がないから、ウエハ間のエミッタ抵抗のバラツキを非常に小さくでき、素子の高周波特性が損なわれない。
本実施形態ではＡlＧaＩnＰ／ＧaＡs／ＧaＩnＰの層２５,２６,２７からなる３層エミッタ構造を採用したので、信頼性試験におけるエミッタ抵抗の増加は認められなかった。その理由は、半導体のうちでドーピング濃度の比較的小さい第２エミッタ層２７、エミッタエッチング停止層２６、第１エミッタ層２５を、エミッタコンタクト層２８に対して幅広く形成することができた結果と考えられる。
【００５６】
加えて、本実施形態のエミッタ・ベース間リーク電流の少ない高性能ヘテロ接合バイポーラトランジスタを、無線通信モジュールの出力段のパワーアンプ素子に用いることによって、低消費電力で低価格の電力無線通信モジュールを提供することができる。
【００５７】
本実施形態では、ＡlＧaＩnＰ／ＧaＡs／ＧaＩnＰのエミッタ構造で説明したが、ＡlＧaＩnＰ／ＧaＡs／ＡlＧaＩnＰのエミッタ構造のヘテロ接合バイポーラトランジスタに関しても同様の工程で作製することができる。
異なるＶ族元素であるリン系とヒ素系の化合物半導体も、夫々選択的にエッチングするのが容易なので、夫々の適切な化合物の半導体を組み合わせることもできる。
また、エミッタエッチング停止層２６とベース層２４を同じIII−Ｖ族化合物半導体で形成することによって、１種類のウェットエッチング液または１組のドライエッチングガス種で上記両層を第１エミッタ層２５に対して選択的にエッチングできるので、コスト削減に有効である。
さらに、エミッタエッチング停止層２６を、ＧaＡsで形成することによって、エッチング停止層２６の幅を良好に制御することができ、エミッタ・ベース間のリーク電流およびエミッタ抵抗値の増大を抑制することができる。
【００５８】
第１エミッタ層２５のｎ型不純物濃度は、３×１０17／cm3〜７×１０17／cm3の範囲であり、なかでも５×１０17／cm3程度が、エミッタ抵抗を小さくし、かつベース層への不純物拡散を抑制し、素子の電流増幅率を安定させるのに好適である。第１エミッタ層２５の膜厚は、２０nm〜５０nmの範囲にすることによって、ベース電極３４直下の第１エミッタ層２５が、厚さ方向に対して空乏化するので、第１エミッタ層２５中の導電層の導電性を抑制することができる。なかでも２０nm〜５０nmが好ましい。
【００５９】
エミッタエッチング停止層２６のｎ型不純物濃度を、３×１０17／cm3以上にすることにより、エミッタからベースヘ十分な電子を供給することができ、エミッタ抵抗値を抑制できる。一方、エミッタエッチング停止層２６のｎ型不純物濃度を、１×１０18／cm3以下にすることにより、エミッタエッチング停止層を堆積する際のドーパントの拡散を無視できる程度に抑制でき、ドーパントの拡散による電流増幅率の劣化を抑制できる。また、エミッタエッチング停止層２６のドーピング濃度を、下層の第１エミッタ層２５近傍から上層の第２エミッタ層２７に向けて上記濃度範囲内で徐々に増加させると効果的である。
エミッタエッチング停止層２６の膜厚は、１０nm以上とすることにより、第２エミッタ層２７に対する選択エッチングが安定して可能となり、歩留りなどを改善できる。なかでも、１０nm〜２０nmがより好ましい。
【００６０】
また、副次的な効果として、半導体中でのドーピング濃度の比較的小さい第２エミッタ層２７、エミッタエッチング停止層２６、第１エミッタ層２５を、エミッタコンタクト層２８に比べて幅広く形成することができるので、エミッタ電流が広がり、結果的にエミッタ抵抗とベース抵抗を従来技術と比較して小さくすることができる。
【００６１】
以上の実施形態では、ベース電極とエミッタメサ間をサイドエッチングによる空間分離で電気的に分離していた従来技術と異なり、サイドウォール絶縁膜によって電気的に分離している。従って、エミッタから所定膜厚のサイドウォール絶縁膜を隔ててベース電極が形成されので、ヘテロ接合バイポーラトランジスタの真性部からベース電極までの距離が、サイドウォール絶縁膜の膜厚で画定され、その結果、トランジスタ製造の再現性と量産性に優れる。また、上記距離を比較的短くできるので、ヘテロ接合バイポーラトランジスタ素子のエミッタ抵抗値を極力小さくできるうえ、ベース電極蒸着時の蒸着材のエミッタへの周り込みを防止できるので、エミッタ・ベース間のリーク電流を無視できるほど小さくすることができる。
エミッタ抵抗の低減は、ヘテロ接合バイポーラトランジスタの高速動作特性の改善に寄与するところが大きく、この効果は、ＧＨz以上、特に１０ＧＨz程度の高周波デバイスに用いた場合顕著であることが判明した。さらに、トランジスタ面積を縮小してもエミッタ抵抗の上昇を抑制できることから、トランジスタ面積を削減することができ、マイクロ波モノリシック集積回路のチップ面積、ひいてはそのパッケージを含めた容積を小さくできるとともに、量産性に優れ、製造コストの低減を図ることができる。
【００６２】
【発明の効果】
以上の説明で明らかなように、本発明のヘテロ接合バイポーラトランジスタは、エミッタメサ部の全側面に絶縁膜を形成しているので、この絶縁膜によって、エミッタメサ部とベース電極が空間的に分離され、エミッタメサ部の両側にベース電極を蒸着で形成する際、ベース電極材料がエミッタメサ部の側壁に蒸着されることがないから、エミッタ・ベース間のリーク電流を抑制することができるとともに、素子の耐湿性を向上させることができる。さらに、第１エミッタ層、エッチング停止層および第２エミッタ層が、エミッタコンタクト層よりも幅広く形成され、第２エミッタ層がエミッタコンタクト層界面においてエミッタコンタクト層よりも外側に突出しているので、エミッタ電流が広がり、結果的にエミッタ抵抗とベース抵抗を低減することができる。
【００６３】
本発明の一実施形態では、上記ベース層に電気的に接続されたベース電極が、上記第１エミッタ層上に形成されているので、ベース電極近傍が空乏化しやすく、その結果、リーク電流を一層低減させることができる。
【００６４】
本発明の一実施形態では、上記ベース層に電気的に接続されたベース電極が、エッチング停止層上に形成されているので、第１エミッタ層上にベース電極を形成した場合に比較して、エッチング工程が減り、製造コストを低減できる。
【００６５】
本発明の一実施形態では、上記エッチング停止層と上記ベース層は、同じIII−Ｖ族化合物半導体からなるので、１種類のウェットエッチング液、または１組のドライエッチングガス種で上記両層の第１エミッタ層に対するエッチング選択性を保持することができ、製造コストを低減することができる。
【００６６】
本発明の一実施形態では、上記エッチング停止層がＧaＡsからなるので、エッチング停止層の幅を良好に制御することができ、エミッタ・ベース間のリーク電流の増大およびエミッタ抵抗値の増大を抑制することができる。
【００６７】
本発明の一実施形態では、上記第１エミッタ層および第２エミッタ層が、同じIII−Ｖ族化合物半導体からなるので、１種類のウェットエッチング液または１組のドライエッチングガス種で両層のエミッタエッチング停止層に対するエッチング選択性を保持することができ、素子特性を劣化させることなく製造コストを低減することができる。
【００６８】
本発明の一実施形態では、上記第１エミッタ層および第２エミッタ層が、ＧaＩnＰ、ＡlＧaＩnＰ、ＧaＩnＡsＰまたはＡlＧaＩnＡsＰのいずれかでなるので、両層のＧaＡs層に対する選択エッチングが容易になり、Ｖ族にＰ系材料を用いることによって、電極材料の異常な熱拡散を防止できる。
【００６９】
本発明の一実施形態では、上記第１エミッタ層は、ｎ型不純物濃度が３×１０17／cm3〜５×１０17／cm3の範囲であり、膜厚が２０nm〜５０nmであるので、ベース電極直下の第１エミッタ層はその厚さ方向に対して空乏化しており、第１エミッタ層上の導電層の導電性を抑制することができる。
【００７０】
本発明の一実施形態では、上記エミッタエッチング停止層は、ｎ型不純物濃度が３×１０17／cm3〜１×１０18／cm3の範囲であり、膜厚が１０nm以上であるので、エミッタからベースヘ十分な電子を供給することができ、エミッタ抵抗値を抑制でき、エミッタエッチング停止層を堆積する際のドーパントの拡散、ドーパントの拡散による電流増幅率の劣化を抑制できるとともに、第２エミッタ層との選択エッチングを安定して行なうことができ、歩留りを改善することができる。
【００７１】
また、本発明の無線通信モジュールは、上記ヘテロ接合バイポーラトランジスタを用いているので、エミッタ・ベース間のリーク電流を低減でき、低エミッタ抵抗の高性能かつ量産性に優れたトランジスタが実現し、無線通信モジュールの低消費電力化および製造コスト低減を図れる。
【００７２】
【００７３】
【図面の簡単な説明】
【図１】  本発明の第１実施形態であるヘテロ接合バイポーラトランジスタの断面図である。
【図２】  上記トランジスタのエミッタ電極形成時の断面図である。
【図３】  上記トランジスタのエミッタメサ形成時の断面図である。
【図４】  上記トランジスタのサイドウォール形成時の断面図である。
【図５】  上記トランジスタのベース電極形成時の断面図である。
【図６】  本発明の第２実施形態であるヘテロ接合バイポーラトランジスタの断面図である。
【図７】  上記トランジスタのエミッタ電極形成時の断面図である。
【図８】  上記トランジスタのエミッタメサ形成時の断面図である。
【図９】  上記トランジスタのサイドウォール形成時の断面図である。
【図１０】  上記トランジスタのベース電極形成時の断面図である。
【図１１】  従来のヘテロ接合バイポーラトランジスタの断面図である。
【符号の説明】
１,２１  ＧaＡs基板
２,２２  ｎ型ＧaＡsサブコレクタ層
３,２３  ｎ型ＧaＡsコレクタ層
４,２４  ｐ型ＧaＡsベース層
５  ｎ型ＧaＩnＰ第１エミッタ層
６,２６  ｎ型ＧaＡsエミッタエッチング停止層
７,２７  ｎ型ＧaＩnＰ第２エミッタ層
８,２８  エミッタコンタクト層
９,２９  エミッタ電極
１０,３０  エミッタ電極メサ側壁
１１,３１  サイドウォール絶縁膜
１２,３２  エミッタメサ
１３,３３  サイドウォール絶縁膜
１４,３４  ベース電極
１５,３５  コレクタ電極
２５  ｎ型ＡlＧaＩnＰ第１エミッタ層
【図１】
0003866936.tif 000002
【図２】
0003866936.tif 000003
【図３】
0003866936.tif 000004
【図４】
0003866936.tif 000005
【図５】
0003866936.tif 000006
【図６】
0003866936.tif 000007
【図７】
0003866936.tif 000008
【図８】
0003866936.tif 000009
【図９】
0003866936.tif 000010
【図１０】
0003866936.tif 000011
【図１１】
0003866936.tif 000012