(57)【特許請求の範囲】
【請求項１】
内部で生成される第１の基準時刻信号を出力する第１の基準時刻信号出力手段と、
外部より入力される第２の基準時刻信号を保持する第２の基準時刻信号保持手段と、
前記第１の基準時刻信号および前記第２の基準時刻信号の前後関係を比較し、該比較結果を出力する比較手段とを有する時刻情報評価装置であって、該装置は、
前記第１の基準時刻信号と前記第２の基準時刻信号を比較する際に、該比較結果を誤って評価する条件が成立していることを検出する条件検出手段を有し、
前記条件検出手段の検出結果に基づいて時刻情報を評価することを特徴とする時刻情報評価装置。
【請求項２】
請求項１に記載の装置において、前記条件検出手段は、前記第１の基準時刻信号が所定のビット数を越えたことを検出することで、前記比較結果を誤って評価する条件が成立していることを検出する検出信号を出力し、前記第２の基準時刻信号が所定のビット数を越えたことを検出することで該検出信号の出力を停止する手段であることを特徴とする時刻情報評価装置。
【請求項３】
請求項１または２に記載の装置において、前記条件検出手段は、前記第１の基準時刻信号が所定のビット数を越えたことを検出する第１の検出手段と、
前記第２の基準時刻信号が所定のビット数を越えたことを検出する第２の検出手段とを有することを特徴とする時刻情報評価装置。
【請求項４】
請求項１に記載の装置において、前記条件検出手段は、前記第２の基準時刻信号が第１の所定値に達したことを検出することで前記比較結果を誤って評価する条件が成立していることを検出する検出信号を出力し、前記第２の基準時刻信号が第２の所定値に達したことを検出することで該検出信号の出力を停止する手段であることを特徴とする時刻情報評価装置。
【請求項５】
請求項１に記載の装置において、前記条件検出手段は、前記第１の基準時刻信号と前記第２の基準時刻信号との差分をとり、該差分に応じて所定ビット数の差分データを出力する差分出力手段を有することを特徴とする時刻情報評価装置。
【請求項６】
請求項１に記載の装置において、前記条件検出手段は、前記第１の基準時刻信号のフルカウント状態からの変化を検出する第１のキャリーアップ検出手段と、
前記第２の基準時刻信号のフルカウント状態からの変化を検出する第２のキャリーアップ検出手段と、
前記第１のキャリーアップ検出手段と前記第２のキャリーアップ検出手段の出力がともに同じ状態にあることを検出する状態検出手段とを有し、前記状態検出手段は、オーバーフロー状態が検出された際に前記第１および前記第２のキャリーアップ検出手段の値をクリアすることを特徴とする時刻情報評価装置。
【請求項７】
内部で生成される第１の基準時刻信号と、外部より入力される第２の基準時刻信号との前後関係を比較する時刻情報評価方法において、該方法は、
前記第１の基準時刻信号と前記第２の基準時刻信号との比較結果を誤って評価する条件が成立していることを検出し該検出に伴って検出信号を出力する条件検出工程と、
前記検出信号に基づいて前記第１の基準時刻信号と前記第２の基準時刻信号との前後関係の比較に基づいてマスクする工程とを有することを特徴とする時刻情報評価方法。
【請求項８】
請求項７に記載の方法において、前記条件検出工程は、前記第１の基準時刻信号が所定のビット数を越えたことを検出することで、前記比較結果を誤って評価する条件が成立していることを検出する検出信号を出力し、前記第２の基準時刻信号が所定のビット数を越えたことを検出することで該検出信号の出力を停止する工程であることを特徴とする時刻情報評価方法。
【請求項９】
請求項７に記載の方法において、前記条件検出工程は、前記第２の基準時刻信号が第１の所定値に達したことを検出することで前記比較結果を誤って評価する条件が成立していることを検出する検出信号を出力し、前記第２の基準時刻信号が第２の所定値に達したことを検出することで該検出信号の出力を停止する工程であることを特徴とする時刻情報評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、符号化された複数種類のパケットが多重化されたビットストリームに含まれる時刻管理情報および復号処理に用いる時刻基準参照値をそれぞれビットストリームから分離し、得られた時刻基準参照値を基準に時刻基準となる同期情報と時刻管理情報とを比較により時刻評価するとともに、この時刻評価を復号処理における同期に対する時間調整の信号を出力する時刻情報評価装置に関し、特に、たとえばビデオ信号とオーディオ信号の同期を確保しながら、これらの信号を符号化したパケットの多重化・分離を行う伝送システムの一つであるMPEGシステム等に用いて好適なものである。
【０００２】
【従来の技術】
各種の形態の情報としてたとえば文字、音声、静止画像、動画像等を同時に扱ってこれらの情報を表現したり、情報処理や記録を行うマルチメディアに対する要求を満たすように国際標準のMPEG（Moving Picture Experts Group）システム規格が検討された。このシステム規格がISO/IEC 13818-1 である。このシステム規格には、画像、音声等を符号化圧縮して得られるビットストリームを多重化して１つのビットストリームにする。このシステム規格は、ビデオデータ、オーディオデータのそれぞれがパケットと呼ぶビットストリームに分割し、各パケットにヘッダ等の付加情報を付けて伝送するパケット多重を規定している。また、ビットストリームの途中からの復号再生を行うためMPEGシステムは複数のパケットを束ねたパックと呼ぶ構成単位を用いる。このシステムでは、ビットストリームの構造を階層にして上位レイヤと下位レイヤの階層構造にしている。この階層の内、下位レイヤには、多重化されたビデオ／オーディオデータの同期をとるためにタイムスタンプと呼ぶ情報が埋め込まれている。
【０００３】
ここで、タイムスタンプとは、復号・表示・出力等をいつ行うかを規定した時刻情報で、エンコード側でパケット化された圧縮データの先頭のパケットヘッダ中に多重させている。システム規格では、圧縮されたパケットデータ同士、たとえばビデオデータとオーディオデータの同時再生のようなタイミングの精度を確保するため再生出力の時刻を規定するプレゼンテーションタイムスタンプ(Presentation Time Stamp: 以下PTS という) とそのデータの復号開始時刻を規定するデコーディングタイムスタンプ(Decoding Time Stamp: 以下DTS という) を規定している。
【０００４】
また、システム規格には、システム時刻基準参照値(System Clock Reference:以下SCR という)とプログラム時刻基準参照値(Program Clock Reference: 以下PCR という)が規定されている。SCR とPCR は、エンコーダ側の設定した時間関係をデコーダ側で再現する際の設定や較正をするために用いられる。このような設定や較正等を行う際の基準時刻としてシステムタイムクロック（System Time Clock:以下STC という）が設定されている。デコーダのSTC を生成するPLL （Phase Locked Loop ）回路を安定に動作させるためにエンコーダは、SCR とPCR の送信間隔をそれぞれ700ms 以下と100ms 以下で送出している。
【０００５】
MPEGシステムは、同期精度の観点からデータ再生時のタイミングずれを起こさないように1/90kHz の精度でエンコーダ側においてビットストリームにPTS, DTSを付与している。このようなシステム規格により、デコーダはSCR またはPCR を利用する際にSCR またはPCR の最終バイトが到着した時刻とSTC の差の時間調整を行っている。時間調整は到着した瞬間にデコーダのSTC を出力するカウンタがSCR またはPCR の示す値をセットして同期関係を確保している。
【０００６】
このようなシステム規格にすることによってデコーダは、多重化されたビットストリームから符号化圧縮されたオーディオデータ、およびビデオデータを分離するとともに、両データのPTS も分離する。デコーダでは、この分離によって得られたPTS 間の差を埋めるように、たとえばいずれか一方側のデータを遅延させて調整することにより、データ伝送におけるオーディオデータとビデオデータ間との同期をとって画像および音声の再生が行われている。
【０００７】
【発明が解決しようとする課題】
ところで、具体的にNTSC（National Television System Committee）方式のビデオデータを表示させる場合を検討してみると、１秒間に30枚のフレーム画像を表示させる規格から、時間調整の単位は1/30[s](=33ms)となる。たとえばフレーム単位を示すアクセスユニットを復号しようとしてPTS とSTC を比較するとき、PTS の値がSTC の値より大きい場合（STC ＜PTS)、まだ再生出力時刻になっていないと判断されるので、このPTS 値を有するパケットにより再生画面は出力されず、画面には前の再生出力時刻に供給されたパケットデータで再生された画面が表示される。したがって、STC の値が次の再生出力の時刻PTS になるまで、同じ画面が表示され続け、画面がフリーズ状態になる（フリーズ処理）。
【０００８】
また、デコーダは、到着するアクセスユニットのPTS の値を前回の時間調整時のSTC 値、すなわち1/30[s] 前のSTC(STC-1/30) の値で大小判定を行う（スキップ判定）。デコーダは、このときPTS の値がSTC の値より次回の判定で大きな値になるようにアクセスユニットを１つ飛ばす調整処理を行う（スキップ処理）。結果的に、次回からはアクセスユニットから1/30[s] 早くPTS の値が得られる。この場合、少なくとも１枚画面がスキップして表示されることになる。
【０００９】
このようにシステム規格を満たすようにデコーダがフリーズ／スキップ処理によって画面表示の時間調整を行う。
【００１０】
しかしながら、MPEGシステムにてDTS およびPTS のビット長が33ビットと規定されているから、単純にオーディオのパケットとビデオのパケットのPTS 同士の比較もしくはこれらのパケットにおけるPTS とSTC の比較を単純に行うと、一方の値が33ビットを越えてゼロに値が戻ってしまう場合があった。この比較により、時間調整の判定に誤りが生じ表示画面にフリーズやスキップが生じてしまう。
【００１１】
本発明はこのような従来技術の欠点を解消し、PTS とSTC の比較時に生じる誤った時間調整を防止する時刻情報評価装置およびその評価方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の時刻情報評価装置は上述の課題を解決するために、第１の基準時刻信号を出力する第１の基準時刻信号出力手段と、外部より入力される第２の基準時刻信号を保持する第２の基準時刻信号保持手段と、第１の基準時刻信号および第２の基準時刻信号の前後関係を比較し、この比較結果を出力する比較手段とを有する時刻情報評価装置であって、第１の基準時刻信号と第２の基準時刻信号を比較する際に、この比較結果を誤って評価する条件が成立していることを検出する条件検出手段を有し、条件検出手段の検出結果に基づいて時刻情報を評価することを特徴とする。
【００１３】
ここで、条件検出手段は、第１の基準時刻信号が所定のビット数を越えたことを検出することで、比較結果を誤って評価する条件が成立していることを検出する検出信号を出力し、第２の基準時刻信号が所定のビット数を越えたことを検出することでこの検出信号の出力を停止する手段であると有利である。
【００１４】
条件検出手段は、第１の基準時刻信号が所定のビット数を越えたことを検出する第１の検出手段と、第２の基準時刻信号が所定のビット数を越えたことを検出する第２の検出手段とを有することが望ましい。
【００１５】
また、条件検出手段は、第２の基準時刻信号が第１の所定値に達したことを検出することで比較結果を誤って評価する条件が成立していることを検出する検出信号を出力し、第２の基準時刻信号が第２の所定値に達したことを検出することでこの検出信号の出力を停止する手段であることがより一層好ましい。
【００１６】
この他に、条件検出手段は、第１の基準時刻信号と第２の基準時刻信号との差分をとり、この差分に応じて所定ビット数の差分データを出力する差分出力手段を有することも有利である。
【００１７】
条件検出手段は、第１の基準時刻信号のフルカウント状態からの変化を検出する第１のキャリーアップ検出手段と、第２の基準時刻信号のフルカウント状態からの変化を検出する第１のキャリーアップ検出手段と、第１のキャリーアップ検出手段と第２のキャリーアップ検出手段の出力がともに同じ状態にあることを検出する状態検出手段とを有し、状態検出手段は、オーバーフロー状態が検出された際に第１および第２のキャリーアップ検出手段の値をクリアすることが好ましい。
【００１８】
本発明の時間情報評価装置は、第１の基準時刻信号と第２の基準時刻信号の比較結果の誤りを条件検出手段で検出することにより、この誤りに伴って行われていた処理を回避して誤動作を防いでいる。
【００１９】
また、本発明の時刻情報評価方法は、第１の基準時刻信号と、外部より入力される第２の基準時刻信号との前後関係を比較する時刻情報評価方法において、第１の基準時刻信号と第２の基準時刻信号との比較結果を誤って評価する条件が成立していることを検出しこの検出に伴って検出信号を出力する条件検出工程と、検出信号に基づいて第１の基準時刻信号と第２の基準時刻信号との前後関係の比較に基づいてマスクする工程とを有することを特徴とする。
【００２０】
ここで、条件検出工程は、第１の基準時刻信号が所定のビット数を越えたことを検出することで、比較結果を誤って評価する条件が成立していることを検出する検出信号を出力し、第２の基準時刻信号が所定のビット数を越えたことを検出することでこの検出信号の出力を停止する工程であることが好ましい。
【００２１】
また、条件検出工程は、第２の基準時刻信号が第１の所定値に達したことを検出することで比較結果を誤って評価する条件が成立していることを検出する検出信号を出力し、第２の基準時刻信号が第２の所定値に達したことを検出することでこの検出信号の出力を停止する工程であることがより望ましい。
【００２２】
本発明の時刻情報の評価方法は、第１の基準時刻信号と第２の基準時刻信号の比較結果の誤りを条件検出工程で検出し、この検出信号が発生した際に、第１の基準時刻信号と第２の基準時刻信号の前後関係をマスクする工程で処理することにより、この誤りに伴って行われていた処理を回避して誤動作を防いでいる。
【００２３】
【発明の実施の形態】
次に添付図面を参照して本発明による時刻情報評価装置の実施例を詳細に説明する。
【００２４】
本発明の時刻情報評価装置は、ビデオ信号とオーディオ信号の同期を確保しながら、これらの信号を符号化したパケットの多重化・分離を行って情報の伝送を行う伝送システムの一つであるMPEGシステム等のたとえばタイムスタンプ評価回路に適用して、図１〜図12を参照しながら、いくつかの具体的な実施例を挙げて説明する。タイムスタンプ評価回路は、送受信系の中で受信系（あるいは復調側）に用いて、供給されるビットストリームに対して送信系（あるいは符号化側）で行った処理の時間関係を正確に受信系で再現する同期再生の評価を行う回路である。本発明には、MPEGシステムにおいてタイムスタンプ評価回路の誤動作によって生じるフリーズ、ストップ現象を防止する特徴がある。
【００２５】
図１は、本発明を適用したタイムスタンプ評価回路10の第１の実施例である。タイムスタンプ評価回路10は、基本的に、STC カウンタ11、PTS レジスタ12、条件検出部13、比較部14、評価格納部15、およびタイミング調整部16を有している。ここで、タイムスタンプ評価回路10には、符号化された複数種類のパケットが多重化されたビットストリームに含まれる、たとえばPTS および復号処理に用いる、たとえばSCR をそれぞれビットストリームから分離して供給されている。
【００２６】
STC カウンタ11は、供給されるSCR でカウンタをセットし、テレビジョン信号との同期を保つために設定された90kHz のクロックCLK90 で動作するカウンタである。このSTC カウンタ11は、システムタイムクロック（System Time Clock:以下、STC という）を出力する。すなわち、供給されたSCR を基準に時刻基準となるSTC （同期情報）を出力している。STC カウンタ11は、PTS の精度を確保するため90kHz のクロックで計測した値を33ビット長で表すことが規定されている。カウンタのセットには、外部からロード信号CRLOADN が供給されている。STC カウンタ11は、負論理でロード信号CRLOADN がレベル”L ”のときSCR を取り込んでいる。
【００２７】
PTS レジスタ12は、供給されるPTS を格納する記憶部である。上述したようにPTS が、33ビット長で表されるので、レジスタとしては33ビット幅が備えられている。PTS レジスタ12もクロックCLK90 で動作する。PTS レジスタ12は、供給されるロード信号TSLOADN がレベル”L ”で、かつクロックCLK90 の立上りのときレジスタ内にPTS をデータとして取り込んでいる。
【００２８】
条件検出部13は、PTS とSTC を用いる際に生じる誤った評価をする条件が成立しているかを検出している。この検出に伴って、条件検出部13は、PTS およびSTC の調整、または条件成立の回避を行っている。この実施例で条件検出部13は、条件成立を表す信号を比較部14に供給している。後述するように比較部14は、条件成立を示すビットが立っているかどうかで供給されるデータをそのまま判定するか判定している。
【００２９】
条件検出部13は、比較部14の前に配される。条件検出部13は、本実施例においてSTC カウンタ11とPTS レジスタ12の出力に規定する33ビット長を越えた34ビット目の値に生じる変化の検出を行っている。換言すると、条件検出部13は、STC カウンタ11とPTS レジスタ12のいずれかが33ビットを越えてゼロに戻る（不連続値を伴う境界）状態にあるかどうかをオーバーフロー状態によって検出している。
【００３０】
条件検出部13は、オーバーフロー検出を行う構成の一例としてSTC カウンタ11のカウント出力のフルカウント状態からの変化を検出するキャリーアップ検出部13a と、PTS レジスタ12が出力するPTS の値を基にこのPTS の最上位ビットのフルカウント状態からの変化を検出するキャリーアップ検出部13b と、キャリーアップ検出部13a, 13bがともにキャリー信号検出状態にあることを検出する状態検出部13c とを備えている。キャリーアップ検出部13a, 13bは、キャリー信号が供給されたら、直ちに出力レベルを”H ”にして34ビット目として比較部14に供給する。状態検出部13c には、AND 回路を用い、状態検出部13c は、キャリーアップ検出部13a, 13bともにキャリーアップしてオーバーフロー状態が検出された際にクリア信号CLEAR をキャリーアップ検出部13a, 13bに供給する。キャリーアップ検出部13a, 13bは、格納中の値をともにクリアする。キャリーアップ検出部13a には、たとえばカウンタや算術演算レジスタ等を用い、キャリーアップ検出部13b には、たとえば算術演算レジスタ等を用いて構成するとよい。キャリーアップ検出部13b は、PTS レジスタ12に格納されている値と順次入力ポートC を介して供給されるデータを比較してオーバーフロー状態の有無を検出している。
【００３１】
比較部14は、供給されるSTC とPTS を比較して同期のずれを判定する。この場合の同期ずれとは、STC に対して供給されたPTS が大きいとき、早くPTS が供給されており、STC に対して供給されたPTS が小さいとき、遅くPTS が供給されたことを意味する。この比較に対応した信号PTSBIG, STCBIGを評価格納部15に出力する。ただし、STC-1/30≦PTS ≦STC の間にある場合、信号PTSBIG, STCBIGは時間調整を行わないようにレベル”L ”で出力される。また、カウンタのリセットによる比較結果を排除するため比較部14は、33ビットを越えてゼロに戻る状態での大小比較をSTC とPTS の34ビット目を加えて行う。比較部14は、34ビット長の比較が可能な構成になっている。
【００３２】
評価格納部15は、比較部14から供給される比較結果を評価情報とみなして格納する。評価格納部15は、得られる２つの比較結果をそれぞれ格納するためレジスタ15a, 15bを備えている。レジスタ15a, 15bは、クロックCLK90 で動作する。評価格納部15は、レジスタ15a, 15bからそれぞれ、出力信号PTSFAST, PTSSLOWを出力している。
【００３３】
タイミング調整部16は、クロックCLK90 で供給される信号を格納、出力を行うレジスタである。供給されるロード信号TSLOADN をタイミング調整部16にクロックCLK90 の立上りタイミングで一時格納し、次のクロックCLK90 の立上り時に格納したデータを信号として出力する処理により、タイミング調整部16が遅延素子の機能をもつ。ロード信号TSLOADN は、クロックCLK90 の１クロック分遅れたタイミング信号となりロード信号TSLOAD1DN として評価格納部15に出力される。
【００３４】
次にタイムスタンプ評価回路10の動作について図３および図４のタイミングチャートを参照しながら説明する。ここで、図２にはタイミングT4で分割したタイミングチャートの配置が示されている。タイムスタンプ評価回路10で用いる信号および出力信号について簡単に説明する。タイムスタンプ評価回路10には、入力側の入力ポートA からクロックリファレンスとしてたとえばSCR がSTC カウンタ11に供給される（図3(b)を参照）。供給されるSCR の値をここでは、CR[32:0]で表す。入力ポートB から供給されるロード信号CRLOADN は、STC カウンタ11にCR[32:0]を取り込む際のタイミング信号である（図3(c)を参照）。入力ポートC から供給されるタイムスタンプには、たとえばPTS を用い、都合上TS[32:0]で表す（図3(d)を参照）。入力ポートD から供給されるロード信号TSLOADN は、PTS レジスタ12にTS[32:0]を取り込む際のタイミング信号である（図3(e)を参照）。入力ポートE からは、タイムスタンプ評価装置10を動作させる、基本クロックとしてクロックCLK90 を入力させている（図3(a)を参照）。入力ポートA, Cから供給されるCR[32:0]とTS[32:0]が0 〜32ビットまでの33ビット長であることを記号[32:0]で表している。この表記を用いて信号STC[33], PTS[33]は34ビット目であることを示している。
【００３５】
STC カウンタ11は、ロード信号CRLOADN がレベル”L ”で、かつクロックCLK90 の立上り時のタイミングT1でCR[32:0]=0x1fffffffcをSTC カウンタ11にセットする。これにより、STC カウンタ11は、タイミングT1以降の出力、すなわちSTC[32:0] の値が0x1fffffff8 から0x1fffffffc に変わる（図3(f)を参照）。
【００３６】
次にロード信号TSLOADN がレベル”L ”で、かつクロックCLK90 の立上り時のタイミングT2でPTS[32:0]=0x1fffffffb をPTS レジスタ12にセットする。これにより、PTS レジスタ12は、タイミングT2以降、次にPTS レジスタ12へのデータのロードがイネーブル状態になるまでの間、出力PTS[32:0] が0x1fffffffb になる（図3(h)を参照）。
【００３７】
タイミングT2でSTC カウンタ11とPTS レジスタ12にそれぞれセットされたデータが条件検出部13を介して比較部14に供給される。条件検出部13は、この場合条件が不成立の状態にあるので、STC カウンタ11とPTS レジスタ12の出力がそのまま比較部14に供給されることになる。比較部14は、タイミングT2で得られたそれぞれの値を基に大小比較を行う。STC とPTS の値を比較すると、STC の値の方が大きい。しかしながら、比較部14は、STC-1/30≦PTS ≦STC の間にある場合は時間調整を行わないようにこの期間中レベル”L ”を出力する設定がされている。このため、比較部14からこの比較結果として出力信号PTSBIG, STCBIGがレベル”L ”で出力される（図3(l)および図3(n)を参照）。
【００３８】
評価格納部15のレジスタ15a, 15bは、タイミング調整部16でロード信号TSLOADN を１クロック分遅延させたタイミング信号TSLOAD1DN がレベル”L ”になり（図3(k)を参照）、かつクロックCLK90 の立上り時のタイミングT3で出力信号PTSBIGを取り込む。レジスタ15a, 15bは、クロックCLK90 の次の立上り（すなわち、タイミングT4）で評価信号PTSFAST, PTSSLOWをそれぞれレベル”L ”で出力する。
【００３９】
ところで、タイミングT1から４クロック分時間が経過したタイミングT4でSTC カウンタ11は、図4(f)に示すように33ビット長の全ビットが立った状態からゼロに変化する。比較部14はタイミングT4以降に供給される33ビット長のSTC とPTS の値だけにより比較を行うと、STC[32:0]=0x000000000 とPTS[32:0]=0x1fffffffb であるから、前述した比較を禁止する時間領域とする規則から外れているので通常の比較が行われる。比較部14はPTS の値の方が大きいと比較結果を出力する（図4(l)の斜線部を参照）。このような比較禁止期間に比較判定を行ってしまい、出力がレベル”H ”となるのは、PTS とSTC の値の関係がPTS ＜STC となるタイミングT7（すなわち、データPTS[32:0] が0x000000001 としてPTS レジスタ12に取り込まれる）まで続くことになる。この出力は、図4(k)のロード信号TSLOAD1DN がレベル”L ”で、かつクロックCLK90 の立上り（タイミングT6）時にレジスタ15a から出力される。このレベルの出力は、ロード信号TSLOAD1DN の次のレベル”L ”となるタイミングT8まで続く。本来、タイムスタンプ評価回路は、このタイミングT4〜T7までの期間中では比較を禁止してレベル”L ”を出力しなければならない。
【００４０】
ここで、本発明が適用されたタイムスタンプ評価回路10では、タイミングT4でSTC カウンタ11がキャリー信号STC[33] を発生させる（図4(g)を参照）。このキャリー信号STC[33] は、条件検出部13のキャリーアップ検出部13a に供給される。キャリーアップ検出部13a は、キャリー信号STC[33] が供給されるとほぼ同時に34ビット目のデータとして状態検出部13c と比較部14にそれぞれ出力する。キャリーアップ検出部13a は、カウント値がゼロに変化することにより比較を誤ってしまい易い一定期間、このキャリー状態のままにしておき、正常な動作が確保された時点でキャリー状態を解除する。解除については後段で説明する。
【００４１】
また、PTS レジスタ12は、供給されるロード信号TSLOADN がイネーブル状態にあり（図4(e)を参照）、かつタイミングT5でのクロックCLK90 の立上り時にPTS の値を取り込む。このときPTS レジスタ12に読み込まれるPTS の値は、タイミングT1から４クロック進んだ値、すなわち0x1fffffffe になっている（図4(h)を参照）。PTS レジスタ12の値は、図4(e)のロード信号TSLOADN がレベル”L ”になるタイミングT7までデータ更新されないので（図4(h)を参照）、図4(d)に示されるデータPTS[32:0] がタイミングT6で0x000000001 になってもこの値を取り込む状態にないのでキャリーアップ検出部13b からキャリー信号PTS[33] は出力されない（図4(i)を参照）。キャリーアップ検出部13b は、PTS レジスタ12の33ビット目PTS[32] と入力ポートC から供給されるデータTS[32:0]の33ビット目、すなわちTS[33]を比較してキャリー信号PTS[33] が発生するかを行っている。キャリー信号PTS[33] が発生するとほぼ同時に34ビット目のデータとして比較部14に供給されるとともに、状態検出部13c の一端側にも出力される。
【００４２】
ここで、状態検出部13は、タイミングT7でSTC, PTSの値がいずれも不連続境界を越えたことが検出されるので、誤動作を起こす範囲を過ぎたと判断しキャリーアップ検出部15a, 15bにそれぞれクリア信号を供給する（図4(J)を参照）。これによって、キャリーアップ検出部15a, 15bは、ともに検出状態が解除される。
【００４３】
一方、比較部14では、従来と同じく33ビットで比較した場合、保護時間領域から外れていることになるが、本実施例のようにSTC[33] とSTC[32:0] を合わせた34ビットで表される値とPTS の値の比較を行うことにより、比較部14は、PTS の値の方が小さいと判定される（PTS ＜STC ）。また、このとき比較部14は、保護時間領域（STC-1/30≦PTS ≦STC ）の間にある場合は時間調整を行わないという機能を発揮させて出力信号PTSBIG, STCBIGをレベル”L ”で出力する。したがって、評価格納レジスタ15a, 15bは、出力信号PTSFAST, PTSSLOWをレベル”L ”で出力する。
【００４４】
また、タイミングT7でのタイムスタンプ評価を説明すると、PTS レジスタ12が値を取り込む。ここで、タイミングT7でSTC[33] はレベル”H ”でSTC カウンタ11のSTC[32:0]=0x000000004 であるから、比較部14に供給される値STC[33:0] は0x200000004 である。キャリーアップ検出部13b は、タイミングT6でキャリー信号PTS[33] を発生させている。したがって、比較部14に供給される値PTS[33:0] は0x200000001 である。値STC[33:0] と値PTS[33:0] を比較すると、比較部14はPTS ＜STC の関係にあり、保護時間領域とみなしてレベル”L ”を出力する。比較部14は、不連続境界近傍でSTC>PTS という誤りを起こすことなく、正常に動作させることができる。
【００４５】
このように動作させると、カウンタをリセットすることでカウントが不連続になる境界近傍で生じる誤りを回避することができる。タイムスタンプ評価回路10が再生同期に用いる時刻関係に対して正確な評価を下すことにより、不必要なフリーズやスキップが現れて見ずらい表示を回避させることができるようになる。
【００４６】
次に本発明を適用したタイムスタンプ評価回路10の第２の実施例について説明する。基本構成は第１の実施例と同じである。このため、共通する部分に同じ参照番号を付している。
【００４７】
この中で条件検出部13は、図５に示すように、誤った評価をする条件が成立する期間中を検出する判定禁止検出部13d と、判定禁止検出部13d とタイミング調整部16の出力の論理和をとるマスク部13e とを具備している。
【００４８】
ここで、MPEG規格において再生は、アクセスユニット単位で行われる。アクセスユニット単位とは、ビデオ信号においてフレーム単位を意味するから、NTSC方式のテレビジョン方式を用いた場合、伝送システムには、時間調整が1/30[s] 、すなわち33[ms]毎に行われ、STC とPTS の値は1/30[s] 以内に存在する。この間にSTC カウンタ11は、3000カウント（0xbb8 ）することになる。換言すれば、ビデオの場合カウント値で表すと、不連続境界前で、かつその1/30[s] 以内の期間中（0x1fffff448 ≦PTS ≦0x1ffffffff の範囲）にPTS の値があって、かつSTC の値がゼロにされるとき、比較部14は、規則のSTC-1/30≦PTS ≦STC の期間から外れてしまう。比較部14は、通常の大小比較を行ってしまうので信号PTSBIG, STCBIGは時間調整を行わないようにレベル”L ”を出力しないで不正確な判定を行ってしまう。
【００４９】
判定禁止検出部13d には、PTS レジスタ12からの出力PTS[32:0] が供給される。判定禁止検出部13d は、33ビット長の内、上位21ビットで判定する。この上位21ビットがすべてレベル”H ”であれば、1/30[s] 以内の期間中に達したことを意味する。判定禁止検出部13d で、この1/30[s] 以内の期間中という時間領域が検出されたとき、比較結果の送出の禁止信号MASKがレベル”H ”でマスク部13e に送出され、それ以外の時間領域ではレベル”L ”が送出される。
【００５０】
マスク部13e は２入力のOR回路である。OR回路の一端側にはタイミング調整部16からの出力TSLOAD1DN が供給され、他端側には判定禁止検出部13d からの出力（禁止信号MASK）が供給されている。マスク部13e は、評価格納部15の各レジスタにデータ格納動作をイネーブル状態にするロード信号ENABLEN を出力する。ただし、ロード信号ENABLEN は前述した条件成立期間中に動作禁止とするタイミング信号になる。
【００５１】
このタイムスタンプ評価回路10の動作について図７および図８のタイミングチャートを参照しながら説明する。図６には、図７および図８のタイミングチャートをタイミングT13 の前で分割した際の配置図が示されている。図７および図８のタイミングチャートでは、図３や図４で用いた信号に加えてタイムスタンプ評価回路10の評価を一時的に禁止する禁止信号MASKと評価格納部15のイネーブル状態を示す信号ENABLEN が用いられている。
【００５２】
入力ポートB を介して供給されるロード信号CRLOADN がレベル”L ”になり、かつクロックCLK90 の立上りのタイミングT10 でSTC カウンタ11に入力ポートA を介して供給されるCR[32:0]=0x1ffffeffeをセットしている。また、ロード信号TSLOADN がレベル”L ”になり、かつクロックCLK90 の立上りのタイミングT11 では、PTS レジスタ12が入力ポートC を介して供給されるTS[32:0]=0x1ffffeffcを格納している。このロード信号TSLOADN は、タイミング調整部16で１クロック分遅延させられている（図3(i)のロード信号TSLOAD1DN を参照）。PTS レジスタ12が出力する13ビット目より上位ビットの21ビット幅のデータが判定禁止検出部13d に供給される。タイミングT11 で判定禁止検出部13d は供給されたデータが0x1ffffcと0x1fffffより小さい値なので、判定禁止の1/30[s] 以内の期間内にまだ達していないと判定する。この判定により、判定禁止検出部13d は、レベル”L ”の信号をマスク部13e に出力する（図7(h)を参照）。マスク部13e はロード信号TSLOAD1DN と判定禁止検出部13d からの出力との論理和をとってロード信号ENABLEN を評価格納部15に出力する。
【００５３】
一方、比較部14は、タイミングT11 で供給されるデータSTC[32:0] とPTS[32:0] の値の大小比較を行っている。このとき比較部14は、データSTC[32:0] の値の方がPTS[32:0] の値より大きいが、STC-1/30≦PTS ≦STC の期間にあるので、出力信号PTSBIGと出力信号STCBIGをレベル”L ”で出力する（図7(k)と図7(m)を参照）。この信号がタイミングT12 でレジスタ15a, 15bに格納される。この結果、さらに１クロック後にレジスタ15a, 15bは、図7(l)の出力信号PTSFAST と図7(n)の出力信号PTSSLOW が出力される。
【００５４】
さらに時間が経過して、たとえば図７のタイミングチャートが示すタイミングT13 でロード信号TSLOADN がレベル”L ”になると、PTS レジスタ12には0x1fffffffe がセットされる。このとき、STC カウンタ11は、たとえばタイミングT10 以降セットした値に基づいたカウント値を出力している。比較部14は、供給されているデータSTC[32:0]=0x000000000 とデータPTS[32:0]=0x1fffffffe とを比較する。データPTS[32:0] の値の方が大きいから比較部14は出力信号PTSBIGがレベル”H ”になる。このレベル”H ”は次のPTS[32:0] がセットされるタイミングT16 まで続く。タイミングT13 でロード信号TSLOADN がレベル”L ”になると、タイミングT14 でこのデータPTS[32:0]=0x1fffffffe がPTS レジスタ12にセットされる。
【００５５】
判定禁止検出部13d には、PTS レジスタ12に供給されるデータの上位21ビットが供給されている。判定禁止検出部13d は、タイミングT14 で供給されるビットに「1 」がすべて立っていることから、判定に誤りを生じさせてしまう危険な時間領域に入ったと判定して直ちにマスク信号MASKをレベル”H ”にする（図8(g)を参照）。このマスク信号がマスク部13e の一端側に出力される。
【００５６】
マスク部13e はタイミング調整部16からの出力（図8(i)に示す信号TSLOAD1DN ）にかかわらず、判定禁止検出部13d の出力に応じた信号との論理和を直ちに取って出力するので、ロード信号ENABLEN がこれまでと変わらずにレベル”H ”のまま出力される（図8(j)を参照）。このロード信号ENABLEN が評価格納部15に供給される。
【００５７】
従来と同様に比較部14で比較して評価を行うと、タイミングT15 で比較部14からの出力は、図8(k)の信号PTSBIGはレベル”H ”のため破線で示すように評価格納部15のレジスタ15a に取り込まれる。このレベルで出力するのは、前述したようにタイミングT13 以降の比較部14では供給されるデータSTC[32:0] がリセットされたことより、STC-1/30≦PTS ≦STC の間にあるときは時間調整を行わないという条件から外れて通常の比較を行ってしまうことにほかならない。比較部14はもう一つの出力信号STCBIGをレベル”L ”で出力する（図8(m)を参照）。比較部14からの出力を評価格納部15に格納した後、タイミングT16 で格納した信号レベルを評価格納部15から出力した場合、タイムスタンプ評価回路10は時刻情報評価を誤って下してしまう。したがって、タイムスタンプ評価回路10には、図8(i)のロード信号TSLOAD1Nが示すようにレベル”L ”が供給される期間、すなわちタイミングT15 〜T17 までの期間、時刻情報評価の誤りが生じる。
【００５８】
ここで、本実施例のように、このとき評価格納部15に供給されるロード信号ENABLEN が判定禁止によりレベル”H ”になっていると、比較部14が出力されているにもかかわらずレジスタ15a, 15bには格納されず、タイミングT15 以降も判定禁止期間と判定されてレベル”L ”が依然出力される。したがって、この期間中に生じる時刻情報評価の誤りを回避させることができる。
【００５９】
次にタイミングT16 でPTS レジスタ12は、図8(g)のデータ（0x000000001 ）を取り込んでセットする。判定禁止検出部13d には、PTS レジスタ12から格納されているデータ（0x000000001 ）が供給される。判定禁止検出部13d は、このデータから判定禁止期間から外れていると判断して図8(h)のマスク信号MASKのレベルを直ちにレベル”L ”にする。タイミングT16 で比較部14はSTC カウンタ11からのデータ（0x000000004 ）とPTS レジスタ12からのデータ（0x000000001 ）を基に比較すると、データ関係が（STC-1/30≦）PTS ≦STC の間にあるので、時間調整を行わないようにして出力信号PTSBIGと出力信号STCBIGがともにレベル”L ”で出力される。
【００６０】
さらに、本発明を適用した第３の実施例を説明する。第STC カウンタ11, PTS レジスタ12, 比較部14, 評価格納部15、およびタイミング調整部16は１の実施例で説明した構成と全く同じである。本実施例において、図９に示すように条件検出部13には差分器13f が用いられている。差分器13f は、供給されるPTS[32:0] とSTC[32:0] の33ビット長のデータの差（STC[32:0] - PTS[32:0] ）から得られるデータの下位13ビットを比較部14に出力する。ただし、13ビット目はサインフラグとしている。この差分器13f からの出力が出力信号SUB[12:0] である。出力信号SUB[12:0] が1/30[s] の期間を表しているから、この13ビット目の値は不連続境界を越えたか否かを意味する。
【００６１】
比較部14は、出力信号SUB[12:0] が正負の値によって出力信号PTSBUG, STCBIGを出力する。すなわち、出力信号SUB[12:0] が負の値のとき、出力信号PTSBIGがレベル”H ”を出力する。出力信号SUB[12:0] が正の値のとき、出力信号STCBIGがレベル”H ”を出力する。また、比較部14は、前述した第１、および第２の実施例の場合と同様に、STC-1/30≦PTS ≦STC の間にあるとき、時間調整を行わないように出力信号PTSBUG, STCBIGのレベルを”L ”にして出力する規則を有している。
【００６２】
次に本実施例の構成における動作について図11および図12のタイミングチャートを参照しながら簡単に説明する。ここで、図10は図11および図12に示されるタイミングチャートをタイミングT24 で分割した際の配置図を示している。図11(a) のクロックCLK90 の立上りに図11(c) のロード信号CRLOADN がレベル”L ”にあるので、STC カウンタ11には図11(b) のロード時のデータ0x1fffffffc がセットされる（図11(f) のタイミングT21 を参照）。タイミングT22 でロード信号TSLOADN がレベル”L ”になる。これにより、PTS レジスタ12には入力ポートC から供給されるデータTS[32:0]=0x1fffffffbが格納される。このとき、差分器13f は、STC[32:0]-PTS[32:0]=0x0003を出力する。
【００６３】
比較部14は、差分器13f の出力の内、13ビット目（=SUB[12]）がゼロなので、正の値が供給されたものであり、出力信号PTSBIGをレベル”L ”にして出力する（図11(j) を参照）。また、供給された差分データSUB[12:0] が1/30[s] の時間領域を表す0xbb8 の値より小さいのでSTC-1/30≦PTS ≦STC の範囲内にあるものと判断して出力信号STCBIGもレベル”L ”にして出力する（図11(l) を参照）。タイミングT23 でロード信号TSLOAD1DN がレベル”L ”にあるので、評価格納部15のレジスタ15a, 15bは、それぞれ出力信号PTSBIG, STCBIGを格納する。レジスタ15a, 15bに格納された信号レベルがタイムスタンプの時刻評価として出力ポートF, Gから出力される。
【００６４】
次にタイミングT24 はSTC カウンタ11が有する33ビットがすべて立った状態（0x1ffffffff ）からリセット状態（0x000000000 ）の不連続境界の位置にある。このときタイミングT24 からタイミングT25 の間でロード信号TSLOADN がレベル”L ”になっている（図12(e) を参照）。したがって、タイミングT25 でPTS レジスタ12にデータTS[32:0]=0x1fffffffeが格納される。差分器13f は、STC[32:0] がゼロのため演算結果が負になる。しかしながら、差分器13f は、下位13ビット（=SUB[12:0]）だけを出力しているので、比較部14は正の値(0x0005 ）と判断する。タイミングT25 で新たなロード信号TSLOADN がレベル”L ”になるが、差分器13f からはSUB[12:0]=0x0003が比較部14に出力される（図12(h) を参照）。比較部14は、供給されるデータから出力信号PTSBIG, STCBIGがともにレベル”L ”でレジスタ15a, 15bに出力する（図12(j),(l) を参照）。この場合も出力ポートF, Gからそれぞれレベル”L ”が出力される（図12(k),(m) を参照）。図12のタイミングT26 でPTS,レジスタ12に格納しタイミングT28 で比較結果を取り込む場合も前述と同様に比較結果を誤らないようにデータが供給されているので、不連続境界近傍に生じる誤った判定を防止することができる。
【００６５】
タイムスタンプ評価装置10は、不連続境界近傍に生じる誤った判定を複雑な制御を行うことなく、正確な判定を行わせることができる。本実施例では具体的に回路構成を示し本発明を説明したが、第１に、ロード信号TSLOADN のイネーブル状態にともないPTS の値を取り込み現時点でのSTC の値と差分をとり、その後、第２に下位13ビットだけで正負の判定を行い、最終的に時間領域の規則も考慮してタイムスタンプを誤りなく評価することができる。このように簡単なアルゴリズムのため少ないプログラムステップ数で誤りなく評価を下すことができ、ソフトウェアによっても容易に実現させることができる。
【００６６】
このように構成することにより、タイムスタンプ評価装置10は、不連続境界近傍での誤動作を回避できるので、この評価結果を用いて伝送されたデータを再生すると、従来時々生じていた誤動作による不要なフリーズ状態やスキップ状態の発生を抑えることができる。
【００６７】
なお、本発明に係る実施例はMPEG規格を適用したシステムについて説明してきたが、本実施例に限定されるものでなく、たとえばビデオのPTS とオーディオのPTS 等の有限長のデータ同士を比較する回路等に適用することができる。また、第２の実施例では判定禁止検出手段への入力ビットをPTS の上位ビットだけに限定したが、全ビットを用いたり、STC カウンタの出力値を用いて細かく演算し判定するようにしてもよい。また、第３の実施例では差分器13f の出力を下位13ビットに限定したが任意のビット数を用いる構成にしてもよい。
【００６８】
【発明の効果】
このように本発明の時刻情報評価装置によれば、第１の基準時刻信号と第２の基準時刻信号の比較結果の誤りを条件検出手段で検出して、この誤りに伴って行われていた処理を回避して誤動作を防ぐことにより、所定の保護時間領域内での不要な、たとえば、画像のフリーズやスキップの発生を完全になくすことができる。
【００６９】
また、本発明の時刻情報の評価方法によれば、第１の基準時刻信号と第２の基準時刻信号の比較結果の誤りを条件検出工程で検出し、この検出信号が発生した際に、第１の基準時刻信号と第２の基準時刻信号の前後関係をマスクする工程で処理して、この誤りに伴って行われていた処理を回避して誤動作を防ぐことにより、所定の保護時間領域内での不要な、たとえば、画像のフリーズやスキップの発生を完全になくして見やすい画像を提供することができる。
【図面の簡単な説明】
【図１】本発明の時刻評価装置をタイムスタンプ評価回路に適用した第１の実施例のブロック構成を示すブロック図である。
【図２】図１に示したタイムスタンプ評価回路の動作を説明するタイミングチャートの配置図である。
【図３】図１に示したタイムスタンプ評価回路の動作を説明するタイミングチャートである。
【図４】図３に示したタイムスタンプ評価回路の動作の続きを説明するタイミングチャートである。
【図５】本発明の時刻評価装置をタイムスタンプ評価回路に適用した第２の実施例のブロック構成を示すブロック図である。
【図６】図５に示したタイムスタンプ評価回路の動作を説明するタイミングチャートの配置図である。
【図７】図５に示したタイムスタンプ評価回路の動作を説明するタイミングチャートである。
【図８】図７に示したタイムスタンプ評価回路の動作の続きを説明するタイミングチャートである。
【図９】本発明の時刻評価装置をタイムスタンプ評価回路に適用した第３の実施例のブロック構成を示すブロック図である。
【図１  ０】図９に示したタイムスタンプ評価回路の動作を説明するタイミングチャートの配置図である。
【図１１】図９に示したタイムスタンプ評価回路の動作を説明するタイミングチャートである。
【図１２】図11に示したタイムスタンプ評価回路の動作の続きを説明するタイミングチャートである。
【符号の説明】
10  タイムスタンプ評価回路
11  STC カウンタ
12  PTS レジスタ
13  条件検出部
14  比較部
15  評価格納部
16  タイミング調整部
【図１】
0003881441.tif 000002
【図２】
0003881441.tif 000003
【図３】
0003881441.tif 000004
【図４】
0003881441.tif 000005
【図５】
0003881441.tif 000006
【図６】
0003881441.tif 000007
【図７】
0003881441.tif 000008
【図８】
0003881441.tif 000009
【図９】
0003881441.tif 000010
【図１０】
0003881441.tif 000011
【図１１】
0003881441.tif 000012
【図１２】
0003881441.tif 000013