(57)【特許請求の範囲】
【請求項１】
表示画面において決められた個々の区画それぞれの画面に先頭表示すべきデ−タが格納されたフレ−ムメモリのアドレスを格納するアドレス格納手段と、
前記区画それぞれの１ラインに表示すべきデ−タの前記フレ−ムメモリ内のワ−ド数を格納するワード数格納手段と、
前記区画それぞれの１ラインの最後から次のラインの先頭までに相当する前記フレ−ムメモリ内のワ−ド数を格納する第二のワード数格納手段と、
前記アドレス格納手段の内容が出発アドレスとされ前記ワ−ド数格納手段の内容分アドレスが更新されるごとに前記第二のワ−ド数格納手段の内容分飛ばされ発生されるアドレスにより前記フレ−ムメモリをアクセスするアクセス手段と、
拡大表示の横倍率を格納する横倍率格納手段と、
拡大表示の縦倍率を格納する縦倍率格納手段と、
前記アクセス手段により読み出される前記フレ−ムメモリの内容を横方向縦方向それぞれに前記横倍率格納手段の内容と前記縦倍率格納手段の内容に基づき複数回繰り返し出力する手段と、
前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報を格納する第二の位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第二の位置指示格納手段の内容に基づき該ワ−ドを下位にシフトする手段と
を有することを特徴とする画像表示装置。
【請求項２】
前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置を指示する情報を格納する位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記位置指示格納手段の内容に基づき該ワ−ドの一部を切り捨てる手段と
をさらに有することを特徴とする請求項１記載の画像表示装置。
【請求項３】
表示画面において決められた個々の区画それぞれの画面に先頭表示すべきデ−タが格納されたフレ−ムメモリのアドレスを格納するアドレス格納手段と、
前記区画それぞれの１ラインに表示すべきデ−タの前記フレ−ムメモリ内のワ−ド数を格納するワード数格納手段と、
前記区画それぞれの１ラインの最後から次のラインの先頭までに相当する前記フレ−ムメモリ内のワ−ド数を格納する第二のワード数格納手段と、
前記アドレス格納手段の内容が出発アドレスとされ前記ワ−ド数格納手段の内容分アドレスが更新されるごとに前記第二のワ−ド数格納手段の内容分飛ばされ発生されるアドレスにより前記フレ−ムメモリをアクセスするアクセス手段と、
拡大表示の横倍率を格納する横倍率格納手段と、
拡大表示の縦倍率を格納する縦倍率格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合でも各前記区画の各画面の先頭ラインの表示に用いられる場合でもない場合には前記アクセス手段により読み出される前記フレ−ムメモリの内容を横方向縦方向それぞれに前記横倍率格納手段の内容と前記縦倍率格納手段の内容に基づき複数回繰り返し出力する手段と、
前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報を格納する第二の位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第二の位置指示格納手段の内容に基づき該ワ−ドを下位にシフトする手段と、
前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位未満相当で指示する情報を格納する第三の位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第三の位置指示格納手段の内容に基づき横方向に複数回繰り返し出力する手段と、
前記区画それぞれの各画面の先頭ライン表示とすべき前記フレ−ムメモリのラインデ−タの位置をライン単位未満相当で指示する情報を格納するライン位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるラインデ−タが各前記区画の各画面の先頭ラインの表示に用いられる場合には前記ライン位置指示格納手段の内容に基づき縦方向に複数回繰り返し出力する手段と
を有することを特徴とする画像表示装置。
【請求項４】
前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置を指示する情報を格納する位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記位置指示格納手段の内容に基づき該ワ−ドの一部を切り捨てる手段と
をさらに有することを特徴とする請求項３記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、単一のフレ−ムメモリから、一つの表示画面において決められた個々の区画それぞれに分割表示することによって画像表示する画像表示装置に関する。
【０００２】
【従来の技術】
近年、多画素数のデ−タの画面表示が必要とされる場合が生じている。例えば、細密な画像を必要とするデザイン分野用途や大きな表示を必要とするスクリーン的な用途の場合などである。
【０００３】
これらの場合の表示を実現する方法として、一つの表示画面を複数の区画に分割し、それぞれの区画に対応して表示制御回路を設け、別々に表示制御する構成したものがある。
【０００４】
このような方法がとられる理由としては、多画素数対応のディスプレイ自体が製造可能であるとしても、画素数の多いため、表示周波数が高くなり一つの表示制御回路では対応できなくなったためである。
【０００５】
ここで、かかる一つの表示画面を複数の区画に分割し、それぞれの区画の表示制御を別々に行う表示装置の場合、それぞれの表示回路ごとにフレ−ムメモリを設けるのが一般的である。
【０００６】
このような一つの表示画面を複数の区画に分割して、それぞれ別々に表示制御を行う表示装置の場合、表示する情報が画面のどの位置に表示されるかを算出しつつ、複数の区画の対応するフレ−ムメモリに表示情報を書き込むことが必要となる。
【０００７】
したがって、どのフレ−ムメモリに書き込むかは、表示制御を行うソフトウェアの負担となり、複雑な制御を必要とする。
【０００８】
【発明が解決しようとする課題】
本発明は、上記したソフトウェアの負担や複雑な制御を軽減・解消するためのもので、単一のフレ−ムメモリから、一つの表示画面において決められた個々の区画それぞれに分割表示することによって画像表示する画像表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題解決のため、本発明の一態様は、表示画面において決められた個々の区画それぞれの画面に先頭表示すべきデ−タが格納されたフレ−ムメモリのアドレスを格納するアドレス格納手段と、前記区画それぞれの１ラインに表示すべきデ−タの前記フレ−ムメモリ内のワ−ド数を格納するワード数格納手段と、前記区画それぞれの１ラインの最後から次のラインの先頭までに相当する前記フレ−ムメモリ内のワ−ド数を格納する第二のワード数格納手段と、前記アドレス格納手段の内容が出発アドレスとされ前記ワ−ド数格納手段の内容分アドレスが更新されるごとに前記第二のワ−ド数格納手段の内容分飛ばされ発生されるアドレスにより前記フレ−ムメモリをアクセスするアクセス手段と、拡大表示の横倍率を格納する横倍率格納手段と、拡大表示の縦倍率を格納する縦倍率格納手段と、前記アクセス手段により読み出される前記フレ−ムメモリの内容を横方向縦方向それぞれに前記横倍率格納手段の内容と前記縦倍率格納手段の内容に基づき複数回繰り返し出力する手段と、前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報を格納する第二の位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第二の位置指示格納手段の内容に基づき該ワ−ドを下位にシフトする手段とを有することを特徴とする。
【００１０】
また、本発明の別の態様は、表示画面において決められた個々の区画それぞれの画面に先頭表示すべきデ−タが格納されたフレ−ムメモリのアドレスを格納するアドレス格納手段と、前記区画それぞれの１ラインに表示すべきデ−タの前記フレ−ムメモリ内のワ−ド数を格納するワード数格納手段と、前記区画それぞれの１ラインの最後から次のラインの先頭までに相当する前記フレ−ムメモリ内のワ−ド数を格納する第二のワード数格納手段と、前記アドレス格納手段の内容が出発アドレスとされ前記ワ−ド数格納手段の内容分アドレスが更新されるごとに前記第二のワ−ド数格納手段の内容分飛ばされ発生されるアドレスにより前記フレ−ムメモリをアクセスするアクセス手段と、拡大表示の横倍率を格納する横倍率格納手段と、拡大表示の縦倍率を格納する縦倍率格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合でも各前記区画の各画面の先頭ラインの表示に用いられる場合でもない場合には前記アクセス手段により読み出される前記フレ−ムメモリの内容を横方向縦方向それぞれに前記横倍率格納手段の内容と前記縦倍率格納手段の内容に基づき複数回繰り返し出力する手段と、前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報を格納する第二の位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第二の位置指示格納手段の内容に基づき該ワ−ドを下位にシフトする手段と、前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位未満相当で指示する情報を格納する第三の位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第三の位置指示格納手段の内容に基づき横方向に複数回繰り返し出力する手段と、前記区画それぞれの各画面の先頭ライン表示とすべき前記フレ−ムメモリのラインデ−タの位置をライン単位未満相当で指示する情報を格納するライン位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるラインデ−タが各前記区画の各画面の先頭ラインの表示に用いられる場合には前記ライン位置指示格納手段の内容に基づき縦方向に複数回繰り返し出力する手段とを有することを特徴とする。
【００１２】
これらにより、読み出しアドレスを各区画に対応して設定・発生し、ソフトウェアのフレ−ムメモリへの書き込み制御を表示区画が複数あることを全く意識することなく単一のフレ−ムメモリへの書き込みとして実行できる。また、フレ−ムメモリに書き込まれたデ−タを元デ−タとして複数の区画を有する表示部に拡大表示することに対応し、各区画画面左端に生ずる端数となるデ−タを正確に破棄する。さらに、拡大により生ずるデ−タの各区画画面へのまたがりを処理しそれら表示のつながりを補正する。
【００１３】
また、上記に加え、さらに、前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置を指示する情報を格納する位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記位置指示格納手段の内容に基づき該ワ−ドの一部を切り捨てる手段とを有することを特徴とする。
【００１４】
これは、読み出されるフレ−ムメモリの１ワ−ド幅が区画の１表示デ−タビット数より大きい場合に各区画画面左端に生ずる本来必要のない端数となるデ−タを切り捨てるためである。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。
【００２０】
図１は、本発明の実施形態である画像表示装置の構成を示す図である。
【００２１】
本実施形態は、ディスプレイ構成を２×２の４画面とし、そのそれぞれを一つの表示画面の決められた区画とする場合に本発明を適用したものである。
【００２２】
同図に示すように、この画像表示装置は、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）１、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ）コントロ−ラ２、表示アドレス指定回路３、フレ−ムメモリ４、表示デ−タ切捨て回路５、一つの表示画面を例えば４つの区画に分割し、それぞれの区画を表示領域Ａ、Ｂ、Ｃ、Ｄ（以後この表示領域Ａ、Ｂ、Ｃ、Ｄのことをディスプレイ６、７、８、９と呼ぶ。）とした表示装置とを有する。
【００２３】
ＣＰＵ１は、表示デ−タのフレ−ムメモリ４への書き込み制御を実行する他、図示を省略したその他の制御を行うものである。
【００２４】
ＣＲＴコントロ−ラ２は、上記の書き込み制御に際しフレ−ムメモリ４をハ−ドウェア的に制御するものである。
【００２５】
表示アドレス指定回路３は、各ディスプレイ６、７、８、９に表示させるべきデ−タを読み出すためのフレ−ムメモリ４のアドレスを発生するものである。
【００２６】
フレームメモリ４は、一つの表示画面に対応する２次元対応のメモリであり、ＣＰＵ１により、ＣＲＴコントロ−ラ２を介してデータが書き込まれ、表示アドレス指定回路３により読み出しアドレスを指定され表示デ−タ切捨て回路５を介し、ディスプレイ６、７、８、９にデータ表示するものである。
【００２７】
フレ−ムメモリ４へのデ−タ書き込みについて、説明する。
【００２８】
フレ−ムメモリ４へのデ−タ書き込みは、ディスプレイすなわち決められた区画がいくつあろうとも関係なく、それらは単一であり、単純に縦横の画素数関係を維持したままのものとしてなされる。
【００２９】
これは、本発明の目的とするところの、ソフトウェアの負担や複雑な制御を軽減・解消して、単一のフレ−ムメモリから、一つの表示画面において決められた個々の区画それぞれに分割表示するのを実現するためである。
【００３０】
例えば、書き込まれるデ−タは、一画素あたり３２ビットで横３２００画素×縦２４００ライン、一画素あたり８ビットで横８００画素×縦６００ライン、また、一画素あたり８ビットで横１０６６画素×縦３４３ラインなど、一画素あたりのビット数や縦横の画素数、縦横の画素数比など様々な場合があり得る。
【００３１】
これらのデ−タがフレームメモリ４に書き込まれると、画面左上に対応する格納領域から右へ横画素デ−タ分、下へラインデ−タ分詰められ格納される。
【００３２】
いずれの場合も、単純な縦横の書き込みであるから複数のディスプレイ６、７、８、９があることを考慮する必要なく格納することができる。
【００３３】
次に、表示アドレス指定回路３の動作を説明する。
【００３４】
ここでは、例として、ディスプレイ６、７、８、９の表示対応が図２に示されたような縦横の画素数及びライン数で、また一画素あたり３２ビットのデ−タ量で表示される場合について説明する。同図のように横は３２００画素で、縦は２４００ラインであり、これらの表示に用いられるべきデータがフレ−ムメモリ４に一画面として書き込まれている。
【００３５】
また、例として、フレ−ムメモリ４の容量も上記と同じ横３２００画素で縦２４００ライン、一画素あたり３２ビットのデ−タがちょうど収まる大きさであるとして説明する。
【００３６】
同図を見てわかるようにディスプレイ６、７、８、９はそれぞれ表示のため必要とするフレ−ムメモリ内の領域すなわちアドレスが異なる。
【００３７】
そこで、これらのディスプレイ６、７、８、９への表示のためそれぞれ適切なアドレスを発生させようとするのが表示アドレス指定回路３の機能である。
【００３８】
アドレスの発生について、図３を参照して説明する。
【００３９】
同図は表示アドレス指定回路３の詳細を説明する図である。Ａ先頭アドレス設定３１Ａは、ディスプレイ６の画面先頭表示とすべきフレ−ムメモリ４のデ−タを格納するそのアドレスを格納するレジスタである。
【００４０】
同様に、それぞれ、Ｂ先頭アドレス設定３１Ｂは、ディスプレイ７の画面先頭表示とすべきフレ−ムメモリ４のデ−タを格納するそのアドレスを格納するレジスタ、Ｃ先頭アドレス設定３１Ｃは、ディスプレイ７の画面先頭表示とすべきフレ−ムメモリ４のデ−タを格納するそのアドレスを格納するレジスタ、Ｄ先頭アドレス設定３１Ｄは、ディスプレイ７の画面先頭表示とすべきフレ−ムメモリ４のデ−タを格納するそのアドレスを格納するレジスタである。
【００４１】
例えば、フレ−ムメモリ４から一つのアドレス指定により読み出されるデ−タすなわちワ−ド幅およびその転送のためのメモリバス幅がともに２５６ビットである場合を例にとると、上記設定３１Ａの内容は、０００００（１６進表示）、上記設定３１Ｂの内容は、０００Ｃ８（設定３１Ａ内容に、１６００画素×３２ビット／２５６ビット、を加え１６進表示にしたもの）であり、上記設定３１Ｃの内容は、７５３００（設定３１Ａ内容に、３２００画素×１２００ライン×３２ビット／２５６ビット、を加え１６進表示にしたもの）、設定３１Ｄの内容は、７５３Ｃ８（設定３１Ｃ内容に設定３１Ｂ内容を加えたもの）である。
【００４２】
これらの、各ディスプレイ先頭アドレスを参照して最初の表示アドレスがアドレス更新部３２Ａ内の表示アドレス出力ステップ３４により出力され、フレ−ムメモリ４の中のメモリアクセス優先順序回路３３に導かれる。
【００４３】
なお、ここで、アドレス更新部３２Ａ、同３２Ｂ、同３２Ｃ、同３２Ｄは同一の機能を果たすものである。
【００４４】
発生アドレスの更新は、次のようになされる。
【００４５】
表示アドレス出力ステップ３４により最初のアドレスが発生されたあと、カウンタ更新ステップ３５によりカウンタが更新される。このカウンタはアドレス発生によりディスプレイそれぞれの１ライン表示が終了したか否かを判定するためのものである。
【００４６】
したがって、次の１／２ライン判定ステップ３６で、これが判定できる。ここで、１／２ライン判定となっているのは、フレ−ムメモリ４の格納状態を基準として記載したからであり、より一般的には、ディスプレイそれぞれの１ライン表示とすべきフレ−ムメモリ４内のワード数に達したかを判定する。この例では、このワ−ド数は、２００（１６００画素×３２ビット／２５６ビット）である。
１／２ラインに達しなければ１アドレス分加算ステップ３８ですぐ隣のアドレスを発生すべく更新され、表示アドレス出力ステップ３４に戻る。
【００４７】
１／２ラインに達した場合は、１／２ライン分加算ステップ３７により、ディスプレイそれぞれでいえば１ライン分飛ばされたアドレスを発生すべく更新され、表示アドレス表示ステップ３４へ戻る。
【００４８】
ここで、１／２ライン分加算となっているのは、フレ−ムメモリ４の格納状態を基準としまたフレ−ムメモリ４の容量がちょうど４つのディスプレイの表示可能量と同一だからであり、より一般的には、ディスプレイそれぞれの１ライン表示の最後から次のラインの先頭までに相当するフレ−ムメモリ４内のワ−ド数分の加算である。この例では、このワ−ド数は２００（１６００画素×３２ビット／２５６）である。
【００４９】
メモリアクセス優先順序回路３３は各ディスプレイに対応して発生された表示アドレスを優先順にフレ−ムメモリ４本体にアクセスするためのものである。
【００５０】
これにより、複数のディスプレイの中の適切なディスプレイに表示するためのデ−タを出力することができる。
【００５１】
以上、説明したように、この実施形態は、一つの表示画面のおいて決められた個々の区画それぞれの画面に相当するディスプレイ６、７、８、９それぞれの画面先頭表示とすべきフレ−ムメモリ４のデ−タを格納する該フレ−ムメモリのアドレスを格納するレジスタと、前記ディスプレイ６、７、８、９それぞれの１ライン表示とすべき前記フレ−ムメモリ４内のワ−ド数を格納するレジスタと、前記ディスプレイそれぞれの１ライン表示の最後から次のラインの先頭までに相当する前記フレ−ムメモリ４内のワ−ド数を格納する第二のレジスタとを設けることによって、読み出しアドレスを個々の区画に対応する各ディスプレイ６、７、８、９に対応して設定・発生することができる。
【００５２】
次に、表示デ−タ切捨て回路５の動作を説明する。
【００５３】
ここでは、例として、ディスプレイ６、７、８、９の表示対応が図２に示されたような縦横の画素数及びライン数で、また一画素あたりは上記と異なり８ビットのデ−タ量で表示される場合について説明する。同図のように横は３２００画素で、縦は２４００ラインであり、これらの表示に用いられるべきデータがフレ−ムメモリ４に一画面として書き込まれている。
【００５４】
ここで、フレ−ムメモリに書き込まれたデータはまた上記と異なり８００画素×６００ライン分である場合を例にとる。
【００５５】
また、フレ−ムメモリ４の容量は上記で詳述した場合と同じ横３２００画素で縦２４００ライン、一画素あたり３２ビットのデ−タがちょうど収まる大きさであるとする。
【００５６】
また、フレ−ムメモリ４から一つのアドレス指定により読み出されるデ−タすなわちワ−ド幅およびその転送のためのメモリバス幅は上記と同様ともに２５６ビットである場合を例示する。
【００５７】
これらを踏まえ、この場合は、もとのデ−タが８００画素×６００ラインであるから、前提として、４つのディスプレイに表示するために縦横ともに４倍に拡大する必要がある。
【００５８】
この倍率処理は倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄでなされるがこれについては後述する。
【００５９】
ここでは、表示デ−タ切捨て回路５の中の表示デ−タ切捨て部４１Ａ、４１Ｂ、４１Ｃ、４１Ｄの機能を説明する。
【００６０】
フレ−ムメモリ４から読み出された各ディスプレイへの表示デ−タは、メモリバス幅のワード単位すなわち２５６ビットで出力される。つまり、この例では３２（＝２５８ビット／８ビット）画素分が同一ワ−ドとして出力される。
【００６１】
このため、そのまま出力すると各ディスプレイの左端で必要のない画素が表示される場合があり得る。この不都合を取り除くのがこの表示デ−タ切捨て部４１Ａ、４１Ｂ、４１Ｃ、４１Ｄの機能である。
【００６２】
この例では、ディスプレイ６への画面先頭表示とすべきフレ−ムメモリ４のアドレスは０００００（１６進表示）、ディスプレイ７への画面先頭表示とすべきフレ−ムメモリ４のアドレスは００００Ｃ（４００画素×８ビット／２５６ビット＝１２．５、を０００００番地からの順として整数に切り捨て１６進表示にしたもの）である。
【００６３】
この様子を図６に示す。すなわち、メモリバス幅２５６ビットでディスプレイ６（Ａ画面）に表示するため読み出すと、読み出し０から読み出し１２の途中までがその１ラインとなり、ディスプレイ７（Ｂ画面）に表示するため読み出すと、最初の読み出しワ−ドの途中からがその１ラインの始まりとなる。
【００６４】
そこで、この場合であれば、ディスプレイ７の表示のためのデ−タで水平表示の最初のデータが含まれるワ−ドについて必要のない部分を切り捨てる。必要のない部分のビット数は、図６を参照すると、２５６ビット−（４００画素×８ビット−２５６ビット×１２ワ−ド）で算出され、１２８ビットとなる。
【００６５】
これらの機能を図４に示す判定ステップ４２、切捨てビット数の選択ステップ４３、各ビット数切捨てステップ４４、４５、４６、４７に基づき説明する。
【００６６】
フレ−ムメモリ４から読み出される各ディスプレイ６、７、８、９への表示デ−タは、まず、水平表示の最初かどうかステップ４２で判定される。最初でない場合は２５６ビットのまま倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄに送られる。すべてのビットを表示に使用するためである。
【００６７】
水平表示の最初であれば、切捨てビット数の選択ステップ４３に導き、レジスタに書き込まれた数値（０、１、２、３のいずれか）を参照し、”０”の場合は切り捨てず、”１”の場合は０〜６３ビット切捨て、”２”の場合は０〜１２７ビット切捨て、”３”の場合は０〜１９１ビット切捨ての処理を実行する。なおこの実行の様子を図示すると図５のようになる。
【００６８】
つまり、ここで、この０、１、２、３のいずれかを格納するレジスタは、ディスプレイ６、７、８、９それぞれの各ラインの先頭表示とすべきフレ−ムメモリ４のデ−タを含むワ−ド内の該デ−タの位置をおおまかに指示する情報を格納するレジスタとなっている。
【００６９】
この例では、ディスプレイ６、８では”０”が選択され、ディスプレイ７、９では”２”が選択される。
【００７０】
なお、この例では４つの選択肢としたがさらに細かく選択肢を設けてもよい。これにより、さらにいろいろな元デ−タがフレ−ムメモリ４に書き込まれる場合に対応できる。
【００７１】
以上説明したように、表示デ−タ切捨て部４１Ａ、４１Ｂ、４１Ｃ、４１Ｄのはたらきにより、ディスプレイ６、７、８、９それぞれの各ラインの先頭表示とすべきフレ−ムメモリ４のデ−タを含むワ−ド内の該デ−タの位置を指示する情報を格納するレジスタと、フレ−ムメモリ４から読み出されるワ−ドが各ディスプレイ６、７、８、９の各ラインの先頭の表示に用いられる場合には前記指示する情報を格納するレジスタの内容に基づき該ワ−ドの一部を切り捨てる手段を設けたので、読み出されるフレ−ムメモリの１ワ−ド幅がディスプレイの１表示デ−タビット数より大きい場合に各ディスプレイ画面左端に生ずる本来必要のない端数となる表示デ−タを切り捨てることができる。
【００７２】
次に、表示デ−タ切捨て回路５の倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄの動作を説明する。
【００７３】
ここでは、例として、ディスプレイ６、７、８、９の表示対応が図２に示されたような縦横の画素数及びライン数で、また一画素あたりは上記と同じ８ビットのデ−タ量で表示される場合について説明する。同図のように横は３２００画素で、縦は２４００ラインであり、これらの表示に用いられるべきデータがフレ−ムメモリ４に一画面として書き込まれている。
【００７４】
ここで、フレ−ムメモリに書き込まれたデータはまた上記と異なり１０６６画素×３４３ライン分である場合を例にとる。
【００７５】
また、、フレ−ムメモリ４の容量は上記で詳述した場合と同じ横３２００画素で縦２４００ライン、一画素あたり３２ビットのデ−タがちょうど収まる大きさであるとして説明する。
【００７６】
また、切捨てビット数の選択ステップ４３の選択肢も上記と同様４つの場合を例にとる。
【００７７】
また、フレ−ムメモリ４から一つのアドレス指定により読み出されるデ−タすなわちワ−ド幅およびその転送のためのメモリバス幅は上記と同様ともに２５６ビットである場合を例示する。
【００７８】
これらを踏まえ、この場合は、もとのデ−タが１０６６画素×３４３ラインであるから、前提として、４つのディスプレイに表示するために横３倍、縦７倍に拡大する必要がある。
【００７９】
この拡大処理と、上記の手段に増して各ディスプレイ画面左端に生ずる端数となるデ−タを正確に破棄するするとともに、拡大により生ずるデ−タの各ディスプレイ画面へのまたがりを処理しそれら表示のつながりを補正するのが倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄの機能である。
【００８０】
この例では、ディスプレイ６への画面先頭表示とすべきフレ−ムメモリ４のアドレスは０００００（１６進表示）、ディスプレイ７への画面先頭表示とすべきフレ−ムメモリ４のアドレスは０００１０（５３３画素×８ビット／２５６ビット＝１６．６５６２５、を０００００番地からの順として整数に切り捨て１６進表示にしたもの）である。
【００８１】
この様子を図示すると図７（ａ）のようになる。この図示された同図（ａ）内のディスプレイ７（Ｂ画面）への読み出し０を詳細に示すと同図（ｂ）のようになる。
【００８２】
すなわち、この読み出し０は、フレ−ムメモリ４の第０ワ−ドから数えて第１６ワ−ドであるから、もとの画素番号でいうと第０画素から数えて５１２〜５４３までの３２画素、各８ビットで計２５６ビットである。
【００８３】
この内、前述した表示デ−タ切捨て部４１Ａのはたらきにより、ここでは、もとの画素でいう５１２から５２７までの１６画素、１２８ビットは切り捨てられる。切り捨てられるビットにディスプレイ６（Ｂ画面）に表示すべきデ−タは全くないからである。
【００８４】
ここで、デスプレイ６、７（Ａ画面、Ｂ画面）の境界となるべき切換え位置を正確に割り出すと、横に３倍に拡大された場合に各ディスプレイの１ライン、１６００画素に対応させる必要があることから、１６００／３で（５３３＋１／３）画素の位置である。
【００８５】
この位置を図７（ｂ）の第５３３画素上の縦線で示す。
【００８６】
この位置は、同図（ｂ）を見てわかるように、切り捨てられた第５２７画素からさらに画素デ−タ単位で５画素、加えること画素デ−タ単位未満で１／３画素後方となる。ここで５画素は同図（ｂ）の端数７１で示される。
【００８７】
第５３３画素をさらに表示に用いられる横に３倍に拡大したものとして図示したのが同図（ｃ）である。すなわち、これら３回続けて同一のデ−タが出力されるうち、最初の１がディスプレイ６（Ａ画面）に、残りの２がディスプレイ７  （Ｂ画面）に表示されるべきものである。ここで、同図（ｃ）のＨ境界またがり数７２が上記の画素デ−タ単位未満の１／３という数値から導ける。
【００８８】
ここまでの説明から、水平方向に関して、各ディスプレイの画面左端に生ずる端数となるデ−タを正確に破棄し、また、拡大により生ずるデ−タの各ディスプレイ画面へのまたがりを処理しそれら表示のつながりを補正するためには、上記した切り捨てビット数の選択ステップ４３の他に、横倍率数（この場合は３）、端数７１（この場合は５）、Ｈ境界またがり数７２（この場合は２）が必要となることが示された。
【００８９】
次に倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄの垂直処理に関する説明をする。
【００９０】
この例では、ディスプレイ６への画面先頭ラインとすべきフレ−ムメモリ４のもとのラインはライン０、ディスプレイ８への画面先頭ラインとすべきフレ−ムメモリ４のもとのラインはライン１７１かライン１７２（１２００／７の小数点以下をを切り上げるか切り捨てるかによる）である。
【００９１】
この様子を図示すると図８（ａ）のようになる。
【００９２】
ここで、デスプレイ６、８（Ａ画面、Ｃ画面）の境界となるべき切換え位置を正確に割り出すと、縦に７倍に拡大された場合に各ディスプレイのライン数、１２００ラインに対応させる必要があることから、１２００／７で（１７１＋３／７）ラインの位置である。
【００９３】
この位置を図８（ａ）の第１７１ライン上の横線で示す。
【００９４】
この位置は、同図（ａ）を見てわかるように、ライン境界からラインデ−タ単位未満の３／７ライン後方となる。
【００９５】
第１７１ラインを表示に用いられる縦に７倍に拡大したものとして図示したのが同図（ｂ）である。すなわち、これら７回続けて同一のラインデ−タが出力されるうち、最初の３がディスプレイ６（Ａ画面）に、残りの４がディスプレイ８（Ｃ画面）に表示されるべきものである。ここで、同図（ｂ）のＶ境界またがり数８２が上記のラインデ−タ単位未満の３／７という数値から導ける。
【００９６】
ここまでの説明から、垂直方向に関して、拡大により生ずるデ−タの各ディスプレイ画面へのまたがりを処理しそれら表示のつながりを補正するためには、縦倍率数（この場合は７）、Ｖ境界またがり数８２（この場合は４）が必要となることが示された。
【００９７】
以上で説明した、横倍率数、端数７１、Ｈ境界またがり数７２、縦倍率数、Ｖ境界またがり数８２、を踏まえ、倍率処理部４８Ａ，４８Ｂ，４８Ｃ，４８Ｄの動作手順を図９を参照して説明する。
【００９８】
表示デ−タ切捨て部４１Ａ、４１Ｂ、４１Ｃ、４１Ｄの出力は、通常はワ−ド幅２５６ビットであるが、これらは表示デ−タ切捨て部の処理により、６４ビット、１２８ビット、１９２ビットの場合もある。
【００９９】
これらのデ−タが倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄに入力されると、まず垂直表示の初めであるかが判定ステップ９１で判定される。
【０１００】
したがって、ここで最初の表示ラインデ−タの場合、そうでない場合により、次のステップ９２の処理が異なる。つまり、最初の表示ラインのみ、Ｖ境界またがり数分表示し、それ以降は縦倍率数分表示する。ここで、Ｖ境界またがり数８２、縦倍率数はレジスタに格納されているものである。
【０１０１】
次に、水平表示の初めであるかが判定ステップ９３で判定される。
【０１０２】
水平表示の初めであれば、ステップ９４により端数分だけ表示デ−タを下位にシフトする。これは、表示に不要なデ−タをもとの画素単位で正確に破棄するためである。
【０１０３】
また、次に、ステップ９５で最初表示画素のみ、Ｈ境界またがり数分表示し、それ以降は横倍率数分表示する。ここで、端数７１、Ｈ境界またがり数、横倍率数はレジスタに格納されているものである。
【０１０４】
これらの手順により、表示デ−タの出力ステップ９６により表示データは、対応する各ディスプレイ６、７、８、９に出力される。
【０１０５】
以上説明したように、倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄのはたらきにより、拡大表示の横倍率を格納するレジスタと、拡大表示の縦倍率を格納するレジスタと、フレ−ムメモリ４から読み出されるワ−ドが各ディスプレイ６、７、８、９の各ラインの先頭の表示に用いられる場合でも各ディスプレイ６、７、８、９の各画面の先頭ラインの表示に用いられる場合でもない場合には読み出されるフレ−ムメモリ４の内容を横方向縦方向それぞれに横倍率を格納するレジスタの内容と縦倍率を格納するレジスタの内容に基づき複数回繰り返し出力する手段と、ディスプレイ６、７、８、９それぞれの各ラインの先頭表示とすべきフレ−ムメモリ４のデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報すなわち端数７１を格納する第二のレジスタと、フレ−ムメモリ４から読み出されるワ−ドが各ディスプレイ６、７、８、９の各ラインの先頭の表示に用いられる場合には第二のレジスタの内容に基づき該ワ−ドを下位にシフトする手段と、ディスプレイ６、７、８、９それぞれの各ラインの先頭表示とすべきフレ−ムメモリ４のデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位未満相当で指示する情報すなわちＨ境界またがり数を格納する第三のレジスタと、フレ−ムメモリ４から読み出されるワ−ドが各ディスプレイ６、７、８、９の各ラインの先頭の表示に用いられる場合には第三のレジスタの内容に基づき横方向に複数回繰り返し出力する手段と、ディスプレイ６、７、８、９それぞれの各画面の先頭ライン表示とすべきフレ−ムメモリ４のラインデ−タの位置をライン単位未満相当で指示する情報すなわちＶ境界またがり数を格納するレジスタと、フレ−ムメモリ４から読み出されるラインデ−タが各ディスプレイ６、７、８、９の各画面の先頭ラインの表示に用いられる場合にはＶ境界またがり数を格納する上記のレジスタの内容に基づき縦方向に複数回繰り返し出力する手段を設けたので、フレ−ムメモリ４に書き込まれたデ−タを元デ−タとして縦横に複数配されるディスプレイに拡大表示することに対応し、また、前述した表示デ−タ切捨て部４１Ａ、４１Ｂ、４１Ｃ、４１Ｄのみのはたらき増して各ディスプレイ６、７、８、９画面左端に生ずる端数となるデ−タを正確に破棄するするとともに、さらに、拡大により生ずるデ−タの各ディスプレイ６、７、８、９画面へのまたがりを処理しそれら表示のつながりを補正することができる。
【０１０６】
また、複数のディスプレイの中の適切なディスプレイに表示することができる。  なお、この場合で、より簡易な処理としては、Ｈ境界またがり数７２、Ｖ境界またがり数８２を用いる処理だけは行わず、各ディスプレイの表示境界については、多少雑な表示とすることもできる。場合によって、Ｈ境界またがり数７２、Ｖ境界またがり数８２がともにゼロとなる場合もあるし、また、ディスプレイの特性として周辺の表示歪みの影響の方が大きい場合もあるからである。
【０１０７】
以上の例では、一つの表示画面において決められる区画に相当するディスプレイは縦２台、横２台の場合を説明したが、区画に応じてこれらの台数を増加させればさらに精細または巨大な画像表示を実現できる。
【０１０８】
例えば、本発明を用い、６４０画素×４８０ラインの液晶ディスプレイを縦横ともに５台、合計２５台備えることで３２００画素×２４００ラインのモニタ−も簡便に一つのフレ−スメモリへの書き込みとして実現できる。
【０１０９】
【発明の効果】
以上説明したように、本発明によれば、読み出しアドレスを各区画に対応して設定・発生し、ソフトウェアのフレ−ムメモリへの書き込み制御を表示区画が複数あることを全く意識することなく単一のフレ−ムメモリへの書き込みとして実行できる。また、フレ−ムメモリに書き込まれたデ−タを元デ−タとして複数の区画を有する表示部に拡大表示することに対応し、各区画画面左端に生ずる端数となるデ−タを正確に破棄する。さらに、拡大により生ずるデ−タの各区画画面へのまたがりを処理しそれら表示のつながりを補正する。
【図面の簡単な説明】
【図１】本発明の一実施形態の構成を示すブロック図。
【図２】各区画に相当するディスプレイの構成例を示す図。
【図３】表示アドレス指定回路３の詳細を示す図。
【図４】表示デ−タ切り捨て回路５の詳細を示す図。
【図５】表示回路切り捨て部４１Ａ、４１Ｂ、４１Ｃ、４１Ｄの機能の説明図。
【図６】フレ−ムメモリ４からの読み出しの説明図。
【図７】各区画に相当するディスプレイの水平方向の境界における表示の説明図。
【図８】各区画に相当するディスプレイの垂直方向の境界における表示の説明図。
【図９】倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄの詳細を示す図。
【符号の説明】
３    表示アドレス指定回路
４    フレ−ムメモリ
５    表示デ−タ切捨て回路
６、７、８、９    ディスプレイ
３１Ａ、３１Ｂ、３１Ｃ、３１Ｄ    先頭アドレス設定
３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ    アドレス更新部
４１Ａ、４１Ｂ、４１Ｃ、４１Ｄ    表示デ−タ切り捨て部
４８Ａ、４８Ｂ、４８Ｃ、４８Ｄ    倍率処理部
７１    端数
７２    Ｈ境界またがり数
８２    Ｖ境界またがり数
【図１】
0003881475.tif 000002
【図２】
0003881475.tif 000003
【図３】
0003881475.tif 000004
【図４】
0003881475.tif 000005
【図５】
0003881475.tif 000006
【図６】
0003881475.tif 000007
【図７】
0003881475.tif 000008
【図８】
0003881475.tif 000009
【図９】
0003881475.tif 000010