(57)【特許請求の範囲】
【請求項１】
金属ベースの上面に絶縁層を介して銅回路を形成し該銅回路上に直列接続された２つのＩＧＢＴ又はＦＥＴの電力用半導体チップを２組並列接続して電気回路を構成し、該電気回路の電力を外部へ接続するための電力端子金具を具備し、銅回路と該電力用半導体チップ及び先端を除く電力端子金具を覆う充填材によって充填され該電力端子金具を導出するとともに上記金属ベースの下面を露出して形成される電力用半導体モジュールにおいて、温度が高くなるにつれて抵抗値が小さくなるサーミスタを備え、該サーミスタを上記電力用半導体チップに略同等の温度となるように該電力用半導体チップに近い位置の銅回路に配置し、該半導体チップの各ゲートに該サーミスタをそれぞれ直列接続して制御用端子として導出されたことを特徴とするサーミスタ内臓電力用半導体モジュール
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，サーミスタを内蔵した電力用半導体モジュールに関するものである。
【０００２】
【従来の技術】
ＩＧＢＴまたはＦＥＴの電力用半導体チップを複数個，銅回路に固着して電気回路たとえばインバータを形成し，放熱用金属ベース下面及び端子金具の先端を除く全体を樹脂モールドした電力用半導体モジュールでは，通電する電流が大きくなりＩＧＢＴ又はＦＥＴの温度が高くなるほどスイッチング損失が大きくなって，この損失が熱となって益々高温になり遂に半導体チップを焼損することがあった。このため上記半導体チップに通電する電流が制限値を越えるときはこれを検出するための電流検出手段と電流を停止する為の電流遮断手段を必要とした。使用環境の温度が高い場合には，負荷電流の変化が起こったとき使用中突然に電流が停止する事態も発生した。
【０００３】
【発明が解決しようとする課題】
上記のようなＩＧＢＴ又はＦＥＴなど半導体チップの温度が高くなるほどスイッチング損失が大きくなって，遂に半導体チップを焼損する従来の欠点を排除し，温度が高くなっても，これに伴ってスイッチング損失が大きくならない電力用半導体モジュールに改良することが本発明の目的である。
【０００４】
【課題を解決するための手段】
上記の目的を達成するため、半導体チップの接合温度とスイッチング損失の関係を究明した。一方でＩＧＢＴまたはＦＥＴのゲート抵抗値とスイッチング損失の関係を究明し、スイッチング損失はゲート抵抗値の減少と共に小さくなる特性を見出したので、この特性を応用して以下に述べる構成とした。金属ベース上面に絶縁層を介して銅回路を形成し、該銅回路上には直列接続された２つのＩＧＢＴ又はＦＥＴの電力用半導体チップを２組並列接続して、インバータ等の電気回路を形成した電力用半導体モジュールに於いて、電気回路を構成する要素である複数のＩＧＢＴまたはＦＥＴの各ゲートにそれぞれ直列に温度が高くなるにつれて抵抗値が小さくなるサーミスタを接続し、該サーミスタはＩＧＢＴまたはＦＥＴの電力用半導体チップに略同等の温度となるように電力用半導体チップに近い位置の銅回路に配置した。該半導体チップのゲートに該サーミスタが直列に接続されて制御端子金具に接続されて外部に導出される。該半導体チップの電力を外部へ接続するための電力端子金具を具備し、銅回路と該半導体チップとサーミスタ及び、電力端子金具と制御端子金具の先端を除く部分とを覆う充填材によって充填され、上記金属ベースの下面を露出して電力用半導体モジュールが形成される。
【０００５】
上記半導体チップの近傍にサーミスタを配置し，該半導体チップのゲートに該サーミスタを直列接続して該サーミスタに直列に抵抗器を接続したり，更に該サーミスタと直列抵抗を接続したものに並列に抵抗器を接続して制御用端子に接続し導出されることも有効である。
【０００６】
上記ＩＧＢＴ又はＦＥＴのゲートに直列にサーミスタが接続されると温度が高くなるにつれて抵抗値が小さくなるサーミスタの特性の影響を受けて，全合成抵抗のゲート抵抗値は高温になればなるほど小さくなる方向に作用する。従って上記のようにゲート抵抗が小であるとき，スイッチング損失が小であるから，高温になるにつれてスイッチング損失が小さくなる。
【０００７】
【発明の実施の形態】
本発明による実施の形態を図１と図２によって説明する。図２おいて，５，６，７，８はＩＧＢＴまたはＦＥＴの電力用半導体素子で，電力用半導体素子５と６は直列に接続され，電力用半導体素子７と８は直列に接続されている。この電力用半導体素子の直列回路は並列に接続されてインバータの機能を持つ電気回路が構成されている。それぞれの電力用半導体素子５，６，７，８のゲートには，直列にサーミスタ９が接続され，このサーミスタ９と直列に抵抗１０が接続され，さらにサーミスタ９と抵抗１０との直列回路と並列に抵抗１１が接続されて，電力用半導体素子のスイッチング損失が大きくならないにしている。
【０００８】
図１はインバータの機能を持つ電気回路を構成した場合の電力用半導体モジュールの構造図を示す。金属ベース１の表面に絶縁層２を介して銅回路３が形成されている回路基板に電力用半導体チップ５，６，７，８やサーミスタ９，抵抗器１０、１１などのチップ部品が固着され，半導体チップ間は金属片１２で電気接続されたり銅回路３で電気接続されている。サーミスタ９は該半導体チップに近い位置の銅回路３に配置され，半導体チップ温度に略同等になるように固着されている。該半導体チップのゲートはボンディングワイヤ１５で電気接続されて，抵抗器１０を介して制御端子金具１３に接続されて導出される。抵抗器１０を省いて制御端子金具１３に直接接続される場合も有効であり，抵抗器１１がゲートと制御端子金具１３との中間に接続されることも有効である。金属ベース１の部品搭載側全体を図示しない充填材で覆って電力用半導体モジュールが形成される。充填材は例えばエポキシ樹脂などの充填用絶縁物である。
【０００９】
電力用半導体チップ５，６，７，８は銅回路３にそれぞれ固着されていて該銅回路に接続された電力端子金具１４によって外部に導出されている。制御端子金具１３と電力用半導体チップ５，６，７，８のゲートの中間に接続されたサーミスタ９に直列接続の抵抗器１０は抵抗値ゼロの場合もある，すなわちサーミスタ単体で要求される抵抗値が得られる場合には抵抗器１０も抵抗器１１も不要でありサーミスタ９から制御端子金具に直接接続される銅回路を形成することも有効である。以上に述べた実施例は基本回路に対してのみ図示しているが，半導体の保護回路部品を組み込んで一体化してしまう場合や，交流を直流に整流する回路などの周辺回路を構成する回路部品を組み込んで総合的な機能を持つ電力用半導体モジュールとして形成されることも実施例の範囲に含むものとする。
【００１０】
【発明の効果】
本発明によれば，ＩＧＢＴまたはＦＥＴなど電力用半導体チップの温度が高くなるほどスイッチング損失が大きくなって，益々高温になり遂に半導体チップを焼損するという従来の欠点を排除することが出来たので，電流検出手段や電流遮断手段を必要とした従来の電力半導体モジュールより小型に形成することが可能となり製作工数が低減出来たほか材料の削減により安価に提供でき，そのうえ省資源，省エネルギーにも寄与できたので工業的価値が大きい。
【図面の簡単な説明】
【図１】  本発明による一実施形態を示すサーミスタ内蔵電力用半導体モジュールの構造斜視図。
【図２】  本発明による一実施形態を示すサーミスタ内蔵電力用半導体モジュールの回路図。
【符号の説明】
１      金属ベース
２      絶縁層
３      銅回路
４      回路基板
５，６，７，８  電力用半導体チップ
９      サーミスタ
１０，１１  抵抗器
１２      金属片
１３      制御端子金具
１４      電力端子金具
１５      ボンディングワイヤ
１６      充填材
【図１】
0004024531.tif 000002
【図２】
0004024531.tif 000003