(57)【特許請求の範囲】
【請求項１】
複数の画素によって構成されるとともに、前記各画素が、入射した光量に応じた電気信号を発生する感光素子と、所定のバイアス電圧が印加され該感光素子から出力される電気信号を入射光量の対数値に比例した電気信号に変換する対数変換部と、前記光電変換素子と前記対数変換部とを電気的に接離するスイッチとを備え、前記各画素の感度バラツキに関連する補正データを出力する際には前記スイッチをＯＦＦとし、又、前記各画素が撮像動作を行って映像データを出力する際には前記スイッチをＯＮとする固体撮像装置において、
各画素の感度バラツキに関連する補正データの出力後、前記スイッチをＯＮとし、前記対数変換部に与えるバイアス電圧を変化させて感光素子に蓄積された電荷を放電させる放電動作を行った後、撮像動作を開始するようにしたことを特徴とする固体撮像装置。
【請求項２】
入射した光量に応じた電気信号を発生する感光素子と、該感光素子に第１電極が電気的に接続されるとともにサブスレッショルド領域で動作するようにバイアス電圧が印加される第1のトランジスタと、前記感光素子と前記第1のトランジスタの第１電極とを電気的に接離するスイッチと、前記スイッチを介して前記感光素子の入射光量に対応する電流を出力する第２のトランジスタと、を備えた複数の画素を有し、前記スイッチをＯＦＦとするとともに前記第１のトランジスタに撮像時と異なるバイアス電圧を与えた後、前記第１のトランジスタに撮像時と同じバイアス電圧を与え、さらに前記第２のトランジスタをＯＮすることによって前記各画素の感度バラツキを検出する固体撮像装置において、
各画素の感度バラツキが検出された後、前記スイッチをＯＮとし、前記第１のトランジスタに与える前記バイアス電圧を変化させて感光素子に蓄積された電荷を放電させる放電動作を行った後、撮像動作を開始するようにしたことを特徴とする固体撮像装置。
【請求項３】
前記第１のトランジスタの第２電極に与える電圧を変化させることによって、前記第１のトランジスタに与える前記バイアス電圧を変化させることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記放電動作を行う際に与えられる前記バイアス電圧の値が、前記感度バラツキを検出する際に与えられる前記バイアス電圧の値と異なることを特徴とする請求項２又は請求項３に記載の固体撮像装置。
【請求項５】
前記放電動作を行う際に与えられる前記バイアス電圧の値を、前記感度バラツキを検出する際に与えられる前記バイアス電圧の値と撮像動作時に与えられる前記バイアス電圧の値との間の値とすることを特徴とする請求項２又は請求項３に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入射光量の対数値に比例した信号を出力する光電変換手段を有する固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置は、小型、軽量で低消費電力であるのみならず、画像歪や焼き付きが無く、振動や磁界などの環境条件に強い。又、ＬＳＩ（Large Scale Integrated circuit）と共通の工程又は類似の工程で製造できるので、信頼性が高く、量産にも適している。このため、ライン状に画素が配された固体撮像装置がファクシミリやフラットベッドスキャナに、マトリクス状に画素が配された固体撮像装置がビデオカメラやデジタルカメラなどに幅広く使用されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。
【０００３】
このようなＭＯＳ型固体撮像装置のダイナミックレンジを広くするために、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特開平３−１９２７６４号公報参照）。
【０００４】
このような固体撮像装置は、広いダイナミックレンジを有しているものの、画素毎に設けられたＭＯＳトランジスタの閾値特性が異なることがあり、画素毎に感度が異なる場合がある。よって、予め輝度が一様な明るい光（一様光）を照射することによって得られた出力を、被写体の撮像時の各画素の出力を補正する補正データとして保持するなどの対策が必要がある。
【０００５】
しかしながら、操作者が外部光源を用いて各画素を照射するのは煩雑であったり、又、うまく一様に露光できないなどの問題がある。又、一様光の照射機構を撮像装置に設けると撮像装置の構成が煩雑になるという問題があった。そこで、本出願人は、予め一様光を照射することなく各画素の感度バラツキをうち消すことができる固体撮像装置の提案を行った（特開２００１−０９４８７８号公報参照）。
【０００６】
この固体撮像装置に設けられた画素の構成を図１に示す。図１の画素は、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードはＭＯＳトランジスタＴ１のドレインに接続され、このＭＯＳトランジスタＴ１のソースは、ＭＯＳトランジスタＴ２のドレインとゲート及びＭＯＳトランジスタＴ３のゲートに接続されている。ＭＯＳトランジスタＴ３のソースは行選択用のＭＯＳトランジスタＴ４のドレインに接続されている。ＭＯＳトランジスタＴ４のソースは出力信号線６へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ４は、それぞれ、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【０００７】
又、フォトダイオードＰＤのカソード及びＭＯＳトランジスタＴ３のドレインには直流電圧ＶPDが印加されるようになっている。一方、ＭＯＳトランジスタＴ２のソースには、信号φＶPSが入力される。又、ＭＯＳトランジスタＴ１のゲートに信号φＳが入力され、ＭＯＳトランジスタＴ４のゲートには信号φＶが入力される。
【０００８】
このような構成の画素に対して、各信号が図１５に示すタイミングチャートに従って与えられる。即ち、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＮとするとともに、信号φＶPSをハイレベルにしてＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるようにＭＯＳトランジスタＴ２に与えるバイアス電圧を設定した上で、パルス信号φＶを与えて撮像時の信号が画像データとして出力される。
【０００９】
そして、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＦＦとして、信号φＶPSをローレベルにしてＭＯＳトランジスタＴ２に与えるバイアス電圧を撮像時とは異ならせることによりリセットした後、信号φＶPSをハイレベルにする。この状態でパルス信号φＶを与えることにより、ＭＯＳトランジスタＴ２の閾値電圧を反映した信号が出力される。この信号は各画素間の感度バラツキを表しており、感度バラツキを補正するための補正データとして用いられる。その後、信号φＳをハイレベルにして撮像動作を行う。このようにして得られた画像データを、補正データによって補正することによって各画素間の感度バラツキをうち消すことができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような感度バラツキをうち消す機能を有する固体撮像装置では、残像現象を生じる恐れのあることが判明した。本発明者らの検討によれば、次の理由によるものと推測される。
【００１１】
感度バラツキをうち消す機能を有する固体撮像装置が、上記のようにリセット動作をする際において、ＭＯＳトランジスタＴ１をＯＦＦとすることによって、フォトダイオードＰＤのアノードとＭＯＳトランジスタＴ２のドレインとの電気的な接続が切断された状態となる。よって、ＭＯＳトランジスタＴ２はリセットされるが、ＭＯＳトランジスタＴ１のドレインとフォトダイオードＰＤのアノードに蓄積された電荷が残留する。このように電荷が残留した状態で撮像動作が行われるため、残像現象が生じてしまうものと考えられる。この残像現象は、低輝度時において顕著に現れる。
【００１２】
このような問題を鑑みて、本発明は、各画素の感度バラツキを防ぐとともに残像現象を防ぐことのできる固体撮像装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の固体撮像装置は、複数の画素によって構成されるとともに、前記各画素が、入射した光量に応じた電気信号を発生する感光素子と、所定のバイアス電圧が印加され該感光素子から出力される電気信号を入射光量の対数値に比例した電気信号に変換する対数変換部と、前記光電変換素子と前記対数変換部とを電気的に接離するスイッチとを備え、前記各画素の感度バラツキに関連する補正データを出力する際には前記スイッチをＯＦＦとし、又、前記各画素が撮像動作を行って映像データを出力する際には前記スイッチをＯＮとする固体撮像装置において、各画素の感度バラツキに関連する補正データの出力後、前記スイッチをＯＮとし、前記対数変換部に与えるバイアス電圧を変化させて感光素子に蓄積された電荷を放電させる放電動作を行った後、撮像動作を開始するようにしたことを特徴とする。
【００１４】
即ち、前記スイッチをＯＦＦとして前記対数変換部をリセットして、感度バラツキの原因となる前記対数変換部の特性検出を行った後、前記スイッチをＯＮとする。このように、前記対数変換部と前記感光素子とが電気的に接続された状態において、前記対数変換部に与えるバイアス電圧を変化させることによって、前記対数変換部と前記感光素子とをリセットする前記放電動作を行う。このようにすることで、前記感光素子などに蓄積されている残留電荷が放電されて、残像現象を抑制することができる。
【００１５】
又、本発明の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子と、該感光素子に第１電極が電気的に接続されるとともにサブスレッショルド領域で動作するようにバイアス電圧が印加される第１のトランジスタと、前記感光素子と前記第１のトランジスタの第１電極とを電気的に接離するスイッチと、前記スイッチを介して前記感光素子の入射光量に対応する電流を出力する第２のトランジスタと、を備えた複数の画素を有し、前記スイッチをＯＦＦとするとともに前記第１のトランジスタに撮像時と異なるバイアス電圧を与えた後、前記第１のトランジスタに撮像時と同じバイアス電圧を与え、さらに前記第２のトランジスタをＯＮすることによって前記各画素の感度バラツキを検出する固体撮像装置において、各画素の感度バラツキが検出された後、前記スイッチをＯＮとし、前記第１のトランジスタに与える前記バイアス電圧を変化させて感光素子に蓄積された電荷を放電させる放電動作を行った後、撮像動作を開始するようにしたことを特徴とする。
【００１６】
このような固体撮像装置において、前記第１のトランジスタの第２電極に与える電圧を変化させることによって、前記第１のトランジスタに与える前記バイアス電圧を変化させるようにしても構わない。このとき、前記第１のトランジスタの第１電極と制御電極とが前記スイッチを介して前記感光素子に接続されるようにしても構わない。
【００１７】
又、前記各画素が、前記第１のトランジスタの第１電極に制御電極が接続されるとともに入射光量に対して対数変換された電気信号を増幅して第２電極から出力する増幅用トランジスタを有するようにしても構わない。このとき、前記各画素が、前記増幅用のトランジスタの第２電極に第１電極が接続されるとともに第２電極が出力信号線に接続された選択用トランジスタを有するようにしても構わない。
【００１８】
又、前記各画素が、前記第１のトランジスタの第１電極に制御電極が接続されるとともに入射光量に対して対数変換された電気信号を増幅して第２電極から出力する第１の増幅用トランジスタと、該第１の増幅用トランジスタの第２電極に一端が接続された積分用キャパシタと、を有するようにしても構わない。このとき、前記各画素が、前記第１の増幅用トランジスタの第２電極と前記積分用キャパシタとの接続ノードに制御電極が接続されるとともに入射光量に対して対数変換された電気信号を増幅して第２電極から出力する第２の増幅用トランジスタを有するようにしても構わない。更に、前記各画素が、前記第２の増幅用のトランジスタの第２電極に第１電極が接続されるとともに第２電極が出力信号線に接続された選択用トランジスタを有するようにしても構わない。
【００１９】
このような固体撮像装置において、前記放電動作を行う際に与えられる前記バイアス電圧の値が、前記感度バラツキを検出する際に与えられる前記バイアス電圧の値と異なるようにし、更に、前記放電動作を行う際に与えられる前記バイアス電圧の値を、前記感度バラツキを検出する際に与えられる前記バイアス電圧の値と撮像動作時に与えられる前記バイアス電圧の値との間の値とする。
【００２０】
又、上述の固体撮像装置において、前記スイッチをトランジスタで構成するようにしても構わない。
【００２１】
【発明の実施の形態】
＜固体撮像装置の構成＞
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図２は、本発明の二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図２ではこれらについて省略する。
【００２２】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。出力信号線６−１を例にとって説明すると、ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００２３】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＭＯＳトランジスタＴ３が設けられている。ＭＯＳトランジスタＴ３と上記ＭＯＳトランジスタＱ１との接続関係は図３（ａ）のようになる。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴ３のドレインに接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴ３のゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図３（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴ３から増幅出力されるのは電流であると考えてよい。
【００２４】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように第１及び第２の実施形態の画素内にはスイッチ用のＭＯＳトランジスタＴ４も設けられている。このＭＯＳトランジスタＴ４も含めて表わすと、図３（ａ）の回路は正確には図３（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ４がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴ３との間に挿入されている。ここで、ＭＯＳトランジスタＴ４は行の選択を行うものであり、ＭＯＳトランジスタＱ２は列の選択を行うものである。尚、図２及び図３に示す構成は以下に説明する第１及び第２の実施形態に共通の構成である。
【００２５】
図３のように構成することにより信号を大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するＭＯＳトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００２６】
＜第１の実施形態＞
図２に示した固体撮像装置の各画素に適用される第１の実施形態について、図面を参照して説明する。本実施形態に使用する固体撮像装置に設けられた画素の構成は、図１のようになる。よって、本実施形態の画素の構成については、【従来の技術】での説明を参照するものとして、その説明については省略する。
【００２７】
図１のように構成される画素は、図４のタイミングチャートに従って、撮像動作及びリセット動作を行う。尚、信号φＶPSは、３値の電圧信号で、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧をハイレベルとし、又、この電圧よりも低くＭＯＳトランジスタＴ２にハイレベルの電圧を与えたときよりも大きい電流が流れ得るようにする電圧をローレベルとし、このハイレベルの電圧とローレベルの電圧とのほぼ中間に値する電圧を中間レベルとする。
【００２８】
後述する一連のリセット動作が成された後、信号φＳをハイレベルとしてＭＯＳトランジスタＴ１をＯＮとするとともに、信号φＶPSをハイレベルとしてＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させる。このような状態にあるとき、フォトダイオードＰＤにおいて光が入射されると、その入射光量に応じた光電流が発生する。そして、サブスレッショルド領域で動作するようにバイアス電圧の印加されたＭＯＳトランジスタＴ２，Ｔ３のゲートに、入射光量に対して自然対数的に比例した電圧が現れる。
【００２９】
このとき、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられることによって、ＭＯＳトランジスタＴ４がＯＮとなり、ＭＯＳトランジスタＴ３のゲート電圧によって増幅されたドレイン電流がＭＯＳトランジスタＴ３，Ｔ４を通じて出力電流として出力信号線６に流れる。この出力信号線６に出力される出力電流は入射光量の対数値に比例した値となる。このとき、ＭＯＳトランジスタＴ３及びＭＯＳトランジスタＱ１（図１）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。このようにして画像データが出力される。
【００３０】
このようにして、画像データが出力された後、信号φＶをローレベルとしてＭＯＳトランジスタＴ４をＯＦＦし、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＦＦとしてリセット動作を開始する。このように、ＭＯＳトランジスタＴ１をＯＦＦとして、フォトダイオードＰＤのアノードとＭＯＳトランジスタＴ２のドレインとの電気的な接続を切断する。このとき、ＭＯＳトランジスタＴ２のソース側より負の電荷が流れ込み、ＭＯＳトランジスタＴ２のゲート及びドレインとＭＯＳトランジスタＴ３のゲートに蓄積された正の電荷が再結合される。
【００３１】
その後、信号φＶPSをローレベルにしてＭＯＳトランジスタＴ２に与えるバイアス電圧を撮像時とは異ならせることによって、ＭＯＳトランジスタＴ２のソースから流入する負の電荷の量が増加し、ＭＯＳトランジスタＴ２のゲート及びドレインとＭＯＳトランジスタＴ３のゲートとに蓄積された正の電荷が速やかに再結合される。このようにして、ＭＯＳトランジスタＴ２のゲート及びドレインとＭＯＳトランジスタＴ３のゲートとをリセットすると、信号φＶPSをハイレベルにする。
【００３２】
そして、パルス信号φＶを与えることによって、ＭＯＳトランジスタＴ４をＯＮとすると、リセットされたＭＯＳトランジスタＴ３のゲート電圧によって増幅されたドレイン電流が、ＭＯＳトランジスタＴ３，Ｔ４を通じて出力信号線６に出力電流として出力される。この出力信号線６に出力される出力電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。この信号はＭＯＳトランジスタＴ２の閾値電圧を反映しており、各画素についてこの信号を得ることで画素間の感度バラツキを検出することができる。この信号は、感度バラツキを補正するための補正データとして用いられる。このようにして補正データが出力される。
【００３３】
このようにして、補正データが出力された後、信号φＶをローレベルとしてＭＯＳトランジスタＴ４をＯＦＦとすると、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＮとする。その後、信号φＶPSを中間レベルにする。このようにすることで、フォトダイオードＰＤ及びフォトダイオードＰＤとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷が再結合される。このようにして、フォトダイオードＰＤ及びＭＯＳトランジスタＴ２をリセットすると、信号φＶPSをハイレベルとして、次の撮像動作に備える。
【００３４】
このように、ＭＯＳトランジスタＴ１をＯＦＦとしてリセットした後、ＭＯＳトランジスタＴ１をＯＮとして、ＭＯＳトランジスタＴ２のソースに与える信号φＶPSを中間レベルにすることで、フォトダイオードＰＤのアノードとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷をうち消すことができる。よって、残像の発生を防止して良好な撮像が可能となる。
【００３５】
尚、信号φＶPSの中間レベルとなる電圧値が低く、ローレベルの電圧値に近いと、ＭＯＳトランジスタＴ２のゲート下領域のポテンシャルが低くなる。よって、このとき、被写体が低輝度の場合、ＭＯＳトランジスタＴ２がサブスレッショルド領域で動作するのに十分な光量を得ることができず、その感度が悪くなりやすい。又、逆に、信号φＶPSの中間レベルとなる電圧値が高く、ハイレベルの電圧値に近いと、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ２が十分にリセットされなくなる恐れがある。従って、各画素の感度バラツキに関する補正データを出力した後、撮像開始前に信号φＶPSを中間レベルに設定することが好ましい。
【００３６】
比較のため、図１の画素構成の固体撮像装置を用いて、従来の方法で動作させた場合と、本実施形態の方法で動作させた場合とのそれぞれにおいて、残像となる電気信号の測定を行った。このとき、固体撮像装置での面照度が２１９４．５Ｌｘとなる光を照射させた後、光の照射を停止して３フレーム分の撮像動作を行った後に出力された映像データを測定し、面照度が２１９４．５Ｌｘとなる光を照射したときに出力される映像データと比較することによって、残像の測定を行った。
【００３７】
このような測定を行ったとき、図５のように、従来の場合は、残像として現れる出力が光が照射されたときの１５％となり、又、本実施形態の場合は、残像として現れる出力が光が照射されたときの８％となる。よって、残像として現れる出力が、従来と比べて低減したことがわかる。
【００３８】
＜第２の実施形態＞
図２に示した固体撮像装置の各画素に適用される第２の実施形態について、図面を参照して説明する。図６は、本実施形態における固体撮像装置に備えられた画素の構成を示す回路図である。尚、図６に示す画素において、図１の画素と同一の部分については同一の符号を付すとともに、その詳細な説明は省略する。
【００３９】
図６に示すように、本実施形態の画素は、第１の実施形態の画素（図１）に、ゲートがＭＯＳトランジスタＴ２のゲートとドレインに接続されるとともにソースがＭＯＳトランジスタＴ３のゲートに接続されたＭＯＳトランジスタＴ５と、ＭＯＳトランジスタＴ５のソースに一端が接続されるとともに他端に直流電圧ＶPSが印加されたキャパシタＣとが加えられた構成となる。このとき、ＭＯＳトランジスタＴ５のドレインには信号φＤが入力される。尚、ＭＯＳトランジスタＴ５は、ＭＯＳトランジスタＴ１〜Ｔ４と同様に、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００４０】
図６のように構成される画素は、図７のタイミングチャートに従って、撮像動作及びリセット動作を行う。後述する一連のリセット動作が成された後、信号φＳをハイレベルとしてＭＯＳトランジスタＴ１をＯＮとするとともに、信号φＶPSをハイレベルとしてＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させる。又、このとき、信号φＤをハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位）とする。
【００４１】
このような状態にあるとき、フォトダイオードＰＤより光電流が発生すると、ＭＯＳトランジスタＴ２のサブスレッショルド特性により、ＭＯＳトランジスタＴ２，Ｔ５のゲートに、入射光量に対して対数的に変化する電圧が現れる。この電圧により、ＭＯＳトランジスタＴ５に電流が流れ、キャパシタＣには光電流の積分値を対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ５のソースとの接続ノードａに、光電流の積分値を対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ４はＯＦＦの状態であるとする。
【００４２】
次に、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ４をＯＮにすると、ＭＯＳトランジスタＴ３のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ３，Ｔ４を通って出力信号線６に導出される。今、ＭＯＳトランジスタＴ３のゲートにかかる電圧は、接続ノードａにかかる電圧であるので、出力信号線６に導出される電流は光電流の積分値を対数的に変換した値となる。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、信号読み出し後、信号φＶをローレベルとして、ＭＯＳトランジスタＴ４をＯＦＦする。
【００４３】
このようにして、画像データが出力された後、信号φＶをローレベルとしてＭＯＳトランジスタＴ４をＯＦＦとすると、信号φＤをローレベルにして、キャパシタＣに蓄積された電荷を信号φＤが与えられる信号線路に放電してＭＯＳトランジスタＴ３のゲートに印加される接続ノードａの電圧をリセットする。そして、第１の実施形態と同様に、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＦＦとしてリセット動作を開始することで、ＭＯＳトランジスタＴ２のソース側より負の電荷が流れ込み、ＭＯＳトランジスタＴ２のゲート及びドレインとＭＯＳトランジスタＴ５のゲートに蓄積された正の電荷が再結合される。
【００４４】
その後、信号φＶPSをローレベルにすることによって、ＭＯＳトランジスタＴ２のゲート及びドレインとＭＯＳトランジスタＴ５のゲートとに蓄積された正の電荷を速やかに再結合させる。このようにして、ＭＯＳトランジスタＴ２のゲート及びドレインとＭＯＳトランジスタＴ５のゲートとをリセットすると、信号φＶPSをハイレベルにした後、信号φＤをハイレベルにする。
【００４５】
このように信号φＤがハイレベルとなると、リセットされたＭＯＳトランジスタＴ２，Ｔ５のゲート電圧がＭＯＳトランジスタＴ５で電流増幅されて、リセットされたＭＯＳトランジスタＴ２の閾値電圧に応じた電荷がキャパシタＣに蓄積される。そして、パルス信号φＶを与えることによって、ＭＯＳトランジスタＴ４をＯＮとすると、ＭＯＳトランジスタＴ３のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ３，Ｔ４を通って出力信号線６に導出される。この出力信号線６に導出された出力電流によって、補正データが出力される。
【００４６】
このようにして、補正データが出力された後、信号φＶをローレベルとしてＭＯＳトランジスタＴ４をＯＦＦとすると、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＮとする。その後、信号φＤを再度ローレベルとした後、信号φＶPSを中間レベルにする。このようにすることで、キャパシタＣ及び接続ノードａをリセットするとともに、フォトダイオードＰＤ及びＭＯＳトランジスタＴ２の間に蓄積されている残留電荷が再結合される。このようにして、フォトダイオードＰＤ及びＭＯＳトランジスタＴ２をリセットすると、信号φＶPSをハイレベルとした後、信号φＤをハイレベルとして、次の撮像動作に備える。
【００４７】
このように、ＭＯＳトランジスタＴ１をＯＦＦとしてリセットした後、ＭＯＳトランジスタＴ１をＯＮとして、ＭＯＳトランジスタＴ２のソースに与える信号φＶPSを中間レベルにすることで、フォトダイオードＰＤのアノードとＭＯＳトランジスタＴ２のドレインとの間に蓄積されている残留電荷をうち消すことができる。よって、残像の発生を防止して良好な撮像が可能となる。
【００４８】
上述の第１及び第２の実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ５を全てＮチャネルのＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ５を全てＰチャネルのＭＯＳトランジスタで構成してもよい。このように、固体撮像装置を構成する能動素子をＰチャネルのＭＯＳトランジスタで構成したときの実施形態を以下に説明する。
【００４９】
＜固体撮像装置の構成＞
このときの固体撮像装置の構成について簡単に説明する。図８は、本発明の二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。尚、図２の固体撮像装置と同一部分については同一の符号を付して、その詳細な説明は省略する。図８の固体撮像装置において、列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してＰチャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。
【００５０】
一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、ＭＯＳトランジスタＱ１は画素内のＰチャネルのＭＯＳトランジスタＴ３と共に図９（ａ）に示すような増幅回路を構成している。この場合、ＭＯＳトランジスタＱ１はＭＯＳトランジスタＴ３の負荷抵抗又は定電流源となっている。従って、このＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴ３のドレインに接続される直流電圧ＶPD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド電圧（接地）である。
【００５１】
ＭＯＳトランジスタＱ１のドレインはＭＯＳトランジスタＴ３に接続され、ゲートには直流電圧が印加されている。ＰチャネルのＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。第３及び第４の実施形態のように、画素内に設けられたＭＯＳトランジスタＴ４を考慮すると、図９（ａ）の回路は図９（ｂ）のように表わされる。
【００５２】
＜第３の実施形態＞
図８に示した固体撮像装置の各画素に適用される第３の実施形態について、図面を参照して説明する。図１０は、本実施形態における固体撮像装置に備えられた画素の構成を示す回路図である。尚、図１０に示す画素において、図１の画素と同一の部分については同一の符号を付すとともに、その詳細な説明は省略する。
【００５３】
本実施形態において、ＭＯＳトランジスタＴ１〜Ｔ４は、全て、ＰチャネルのＭＯＳトランジスタとなるとともに、そのバックゲートに直流電圧が印加される。よって、フォトダイオードＰＤはアノードに直流電圧ＶPDに接続され、カソードがＭＯＳトランジスタＴ１のドレインに接続される。又、ＭＯＳトランジスタＴ１のソースがＭＯＳトランジスタＴ２のドレイン及びゲートとＭＯＳトランジスタＴ３のゲートとに接続されている。ＭＯＳトランジスタＴ２のソースには信号φＶPSが与えられる。
【００５４】
そして、ＭＯＳトランジスタＴ３のドレインに直流電圧ＶPDが印加され、このＭＯＳトランジスタＴ３のソースにドレインが接続されたＭＯＳトランジスタＴ４のソースが出力信号線６に接続される。又、ＭＯＳトランジスタＴ４のゲートには、信号φＶが与えられる。
【００５５】
このように構成される画素は、図１１に示すタイミングチャートに従って動作する。図１１のタイミングチャートにおける各信号は、図４に示すタイミングチャートにおける各信号を反転したものとなる。よって、図４においてハイレベルとなるとき、図１１においてはローレベルとなる。このように、第１の実施形態のときと同様のタイミングで、反転した信号φＳ，φＶ，φＶPSを与えることによって、第１の実施形態と同様の撮像動作及びリセット動作を行うことができる。
【００５６】
＜第４の実施形態＞
図８に示した固体撮像装置の各画素に適用される第４の実施形態について、図面を参照して説明する。図１２は、本実施形態における固体撮像装置に備えられた画素の構成を示す回路図である。
【００５７】
本実施形態における画素構成は、図１２に示すように、第３の実施形態（図１０）と同様、第２の実施形態（図６）における画素構成において、ＭＯＳトランジスタＴ１〜Ｔ５を、全て、ＰチャネルのＭＯＳトランジスタとしたものである。よって、本実施形態の接続関係は、フォトダイオードＰＤとＭＯＳトランジスタＴ１については、第３の実施形態と同様であるとともに、それ以外については、第２の実施形態と同様となる。
【００５８】
このように構成される画素に与えられる各信号は、図１３のタイミングチャートに示すように、図７に示すタイミングチャートにおける各信号を反転したものとなる。よって、図７においてハイレベルとなるとき、図１３においてはローレベルとなる。このように、第２の実施形態のときと同様のタイミングで、反転した信号φＳ，φＶ，φＶPS，φＤを与えることによって、第１の実施形態と同様の撮像動作及びリセット動作を行うことができる。
【００５９】
以上説明した第１〜第４の実施形態それぞれにおいて、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、ＭＯＳトランジスタＴ４に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。又、画素構成についても、例えば、第２及び第４の実施形態において、キャパシタＣをリセットするためのＭＯＳトランジスタが設けられるなど、別の構成としても構わない。
【００６０】
＜画像データの補正方法＞
上述した第１〜第４の実施形態のような回路構成の画素が設けられた固体撮像装置がデジタルカメラなどの画像入力装置に使用されたときの実施例を、図面を参照して説明する。
【００６１】
図１４に示す画像入力装置は、対物レンズ５１と、該対物レンズ５１を通して入射される光の光量に応じて電気信号を出力する固体撮像装置５２と、撮像時の固体撮像装置５２の電気信号である画像データが入力されて一時記憶されるメモリ５３と、リセット時の固体撮像装置５２の電気信号である補正データが入力されて一時記憶されるためのメモリ５４と、メモリ５３から送出される画像データからメモリ５４から記憶される補正データを補正演算する補正演算回路５５と、補正演算回路５５で補正データにより補正の施された画像データを演算処理して外部に出力する処理部５６とを有する。尚、固体撮像装置５２は、第１〜第４の実施形態のような回路構成の画素が設けられた固体撮像装置である。
【００６２】
このような構成の画像入力装置は、まず、撮像動作を行って、固体撮像装置５２から各画素毎に画像データがメモリ５３に出力される。そして、各画素が撮像動作を終えて、リセット動作を行ったときに、上記で説明したように、各画素の感度のバラツキを調べて、補正データをメモリ５４に出力する。そして、メモリ５３内の各画素の画像データとメモリ５４内の各画素の補正データを、補正演算回路５５にこの画像データを各画素毎に送出する。
【００６３】
補正演算回路５５では、メモリ５３から送出された画像データからこの画像データを出力した同一画素のメモリ５４から送出された補正データが各画素毎に補正演算される。この補正演算された画像データが処理部５６に送出されて、演算処理された後、外部に出力される。又、このような画像入力装置において、メモリ５３，５４は、それぞれ、固体撮像装置５２からライン毎に送出されるデータが記録されるラインメモリなどが用いられる。従って、メモリ５３，５４を固体撮像装置内に組み込むことも容易である。
【００６４】
尚、他の実施形態においては、リセットを行うことによって、ほぼ各画素の感度のバラツキがキャンセルされるが、これをより正確に行うために図１４で説明したようなメモリや補正演算回路などを含む補正回路を設けるようにしても構わない。
【００６５】
【発明の効果】
本発明によると、スイッチをＯＮにして対数変換部と感光素子とを電気的に接続した状態で、対数変換部のバイアス電圧を変化させて感光素子に蓄積された撮像時の残留電荷を放電することができる。よって、従来のように、リセットしてもなお感光素子などに残留している電荷を、本発明によって放電させることができるため、残像現象を低減させることができる。
【図面の簡単な説明】
【図１】固体撮像装置に設けられる画素の構成の一例を示す回路図。
【図２】固体撮像装置の構成を示すブロック回路図。
【図３】図２の固体撮像装置の一部を示す図。
【図４】第１の実施形態の固体撮像装置における各画素の動作を示すタイミングチャート。
【図５】従来の固体撮像装置と本発明の固体撮像装置とにおける残像として出力される信号の量を示すグラフ。
【図６】固体撮像装置に設けられる画素の構成の一例を示す回路図。
【図７】第２の実施形態の固体撮像装置における各画素の動作を示すタイミングチャート。
【図８】固体撮像装置の構成を示すブロック回路図。
【図９】図８の固体撮像装置の一部を示す図。
【図１０】固体撮像装置に設けられる画素の構成の一例を示す回路図。
【図１１】第３の実施形態の固体撮像装置における各画素の動作を示すタイミングチャート。
【図１２】固体撮像装置に設けられる画素の構成の一例を示す回路図。
【図１３】第４の実施形態の固体撮像装置における各画素の動作を示すタイミングチャート。
【図１４】各実施形態の画素を用いた個体撮像装置を備えた画像入力装置の内部構造を示すブロック図。
【図１５】従来の固体撮像装置における各画素の動作を示すタイミングチャート。
【符号の説明】
Ｇ11〜Ｇｍｎ    画素
２    垂直走査回路
３    水平走査回路
４−１〜４−ｎ    行選択線
６−１〜６−ｍ    出力信号線
７    直流電圧線
８    ライン
９    信号線
５１    対物レンズ
５２    固体撮像装置
５３，５４    メモリ
５５    補正演算回路
５６    処理部
ＰＤ    フォトダイオード
Ｔ１〜Ｔ５    ＭＯＳトランジスタ
Ｃ    キャパシタ
【図１】
0003882594.tif 000002
【図２】
0003882594.tif 000003
【図３】
0003882594.tif 000004
【図４】
0003882594.tif 000005
【図５】
0003882594.tif 000006
【図６】
0003882594.tif 000007
【図７】
0003882594.tif 000008
【図８】
0003882594.tif 000009
【図９】
0003882594.tif 000010
【図１０】
0003882594.tif 000011
【図１１】
0003882594.tif 000012
【図１２】
0003882594.tif 000013
【図１３】
0003882594.tif 000014
【図１４】
0003882594.tif 000015
【図１５】
0003882594.tif 000016