(57)【特許請求の範囲】
【請求項１】
電力の受信、データの送受信を兼ねるアンテナコイルと、半導体メモリおよび制御回路が形成された集積回路チップとを内蔵する非接触型のＩＣカードにおいて、前記集積回路チップには、
前記アンテナコイルから入力する高周波信号から内部電源電圧を生成する内部電源生成回路と、
前記アンテナコイルから入力する高周波信号から受信データ信号を復元するデータ復調回路と、
前記アンテナコイルから入力する高周波信号に基づいてシステムクロック信号を生成するクロック生成回路と、
電気的消去・再書込可能なメモリと、
前記内部電源電圧を受けて前記メモリに供給するための昇圧電圧を生成する電源昇圧回路と、
前記内部電源電圧が一定値以下へ低下した時を検出して検出フラグ信号を出力する内部電源電圧低下検出回路と、
前記内部電源電圧を受けて動作し、前記検出フラグ信号を受けない期間は前記メモリに対するデータの書き替えが可能となるように制御し、前記検出フラグ信号を受けた時には前記メモリに対するデータの書き替えが不可能となるように制御する制御回路とを具備し、
前記内部電源電圧低下検出回路は、
前記高周波信号が入力する端子と前記内部電源生成回路との間の信号経路に挿入された抵抗と、
前記内部電源電圧を受けてバンドギャップ基準電圧を生成するバンドギャップ基準電源と、
前記抵抗に生じた降下電圧を前記バンドギャップ基準電圧と比較し、内部電源電圧がバンドギャップ基準電圧以下へ低下した時を検出して前記検出フラグ信号を出力する電圧比較回路
とを備えていることを特徴とするＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣカードに係り、特に内部電源電圧低下検出回路、電源昇圧回路、乱数発生回路に関するもので、例えば電波を用いて電力の受信およびデータの送受信を行う非接触型のカードとか接触型のＩＣカードなどに使用されるものである。
【０００２】
【従来の技術】
図７（ａ）は、電波を用いてデータを送受信する非接触型のタグ識別（Radio Frequency Identification；ＲＦＩＤ）システムの全体の構成の一例を示す。
【０００３】
このＲＦＩＤシステムは、パーソナルコンピュータ、コントローラ、アンテナ等で構成されるホストと、トランスポンダあるいはデータ・キャリアと称される非接触型タグで構成される。
【０００４】
非接触型タグは、図７（ｂ）、（ｃ）に示すように、電力受信、データ受信／送信を兼ねるアンテナコイルと、メモリおよびＡＳＩＣが１チップ化されたモノリシックＲＦＩＤチップを内蔵するシンプルな構成であり、以下、無線カードと記す。
【０００５】
上記したようなＲＦＩＤシステムによれば、ホスト側から必要に応じてコマンドおよびデータを電波の搬送波信号に乗せて送信し、無線カード側ではその搬送波信号により必要な電力を発生させ、データの書き込みおよび読み出しと送信に利用してホスト側に情報を返すので、電池が不要である。
【０００６】
したがって、ホスト側は、無線カードのメモリの記憶内容を電波を使って非接触で読み取り、メモリの内容を書き換えることにより、ＲＦＩＤシステムを人の入退出などの管理に活用することが可能である。
【０００７】
例えば服のポケットに定期券用の無線カードを入れたまま改札したり、無線カードを自動車につけて走り、高速道路の料金所でいちいち精算するために止まらなくて済むようにするとか、人との介在なしに駐車場の出入りを監視・管理するなどの用途が考えられる。また、家畜や回遊魚の行動を管理するために使用することが可能である。
【０００８】
図８は、図７中の無線カードの従来例を具体的に示す。
【０００９】
即ち、アンテナコイルは、外部から入力する電波（例えばデータ信号により振幅変調されたＡＳＫ信号）を検知してＲＦ信号を生成するＬＣ回路（Ｌはインダクタンス、Ｃはキャパシタンス）として作用する。
【００１０】
前記チップは、前記アンテナコイルからＲＦ信号入力端子８１に入力するＲＦ信号を整流・平滑・定電圧化して無線カードの内部電源（直流電圧）を生成する内部電源生成回路８２と、この内部電源生成回路で生成された電源電圧の立ち上がりを検出してパワーオン信号を出力するパワーオン回路８３と、前記ＲＦ信号入力を波形整形し、必要に応じて分周してシステムクロック信号を生成するクロック生成回路８４と、前記ＲＦ信号入力をフィルタ処理してコマンド信号、データ信号を復元するデータ復調回路８５と、送信パルス生成回路８６と、半導体メモリ部８７と、制御回路８８とを具備する。
【００１１】
前記制御回路８８は、ＣＰＵ（中央処理装置）（あるいは制御ロジック回路）を有し、前記内部電源およびシステムクロック信号が入力する。
【００１２】
前記送信パルス生成回路８６は、前記ＲＦ信号入力端子８１と接地電位端との間に接続された例えばＮＭＯＳトランジスタが接続されてなり、そのゲートに前記ＣＰＵ８８の送信データ出力ポートから送信データが与えられる。
【００１３】
前記半導体メモリ部８７には、プログラムや固定データを格納したＲＯＭ（読み出し専用メモリ）８７ａ、データを一時的に格納するためのＲＡＭ（ランダムアクセスメモリ）８７ｂ、データを長期間格納可能な不揮発性メモリおよびメモリアドレス選択回路８７ｄを含む。
【００１４】
上記不揮発性メモリとして、例えばＥＥＰＲＯＭ（電気的消去・再書込可能なメモリ）あるいはＦＲＡＭ（強誘電体メモリ）が使用されるが、本例ではデータの書き替え（消去および書き込み）に昇圧電圧を必要とするＥＥＰＲＯＭ８７ｃが使用されている。これに対応して、前記内部電源を受けて前記昇圧電圧を生成するための電源昇圧回路８９が設けられている。
【００１５】
ところで、前述したように、無線カードを使用する際、電波を送信するホスト（リード／ライト側）に接近させてエネルギーの供給を受けると共にデータの授受を行い、必要に応じて前記ＥＥＰＲＯＭ８７ｃにデータの書き込みを行う。
【００１６】
この際、無線カードがホストに接近している場合には、供給される電界が強力であり、ＥＥＰＲＯＭ８７ｃに対するデータ書き込みの途中で電源エネルギーが不足するおそれはないが、無線カードがホストから離れていくと、供給される電界が弱くなり、データ書き込みの途中で電源エネルギーが不足し、書き込み動作を中止しなければならないという不具合が発生することがあった。
【００１７】
この対策の一例として、従来、前記ＥＥＰＲＯＭ８７ｃに対して実際にはデータを記憶させないが擬似書き込み動作を行わせ、無線カードの電源電圧が低下しないか否かの確認を行う機能を正規の書き込み動作の前に追加することによって、無線カードの安定な動作を維持する方法がある。
【００１８】
しかし、このような方法は、無線カードに対するデータ書き込みの処理時間が余分にかかるという問題がある。
【００１９】
また、前記対策の他の例として、前記内部電源生成回路８２で生成された電源電圧を検出し、ある程度以下に低下した場合に前記ＥＥＰＲＯＭ８７ｃに対するデータ書き込み動作を停止する方法がある。
【００２０】
しかし、このような方法は、内部電源生成回路８２が有する応答遅れに起因して電源電圧低下への対応動作が遅れがちになるという問題がある。
【００２１】
一方、前記ＥＥＰＲＯＭ８７ｃに対してパルス状の昇圧電圧を供給するための電源昇圧回路８９の昇圧特性は、例えば図９に示すように、立ち上がりおよび立ち下がりの傾斜が比較的緩やかであることが重要である。この理由は、パルス状の昇圧電圧の立ち上がりが急峻であると、ＥＥＰＲＯＭ８７ｃのメモリセルにエネルギーの衝撃が加わり、メモリセルにダメージが与えられ、ＥＥＰＲＯＭ８７ｃの書き替え回数が大幅に低下（例えば１０5 オーダーから１０4 オーダーに低下）してしまうことにある。
【００２２】
そこで、従来は、図９に示した昇圧特性のように、パルス状の昇圧電圧の立ち上がりおよび立ち下がりの傾斜が比較的緩やかになるように設定しているが、その分だけデータ書き込み時間が余分にかかり、データ処理時間が余分にかかるという不具合があった。
【００２３】
なお、このような不具合は、接触型のＩＣカードに内蔵するＥＥＰＲＯＭに対して昇圧電圧を供給するための電源昇圧回路の昇圧特性が図９に示したような場合にも、同様に生じる。
【００２４】
一方、例えば識別番号データの発生タイミングを制御するために乱数信号を生成する際、従来は、ＣＰＵ８８を用いてソフトウエア的な処理により乱数信号を生成しているので、乱数が常に必ずしも不規則に生成されるわけではない。即ち、乱数生成開始時の初期値を一致させると、同じ乱数が生成されるという不具合があった。
【００２５】
なお、一般に、ＩＣカードにおいて乱数信号は様々の用途が知られており、接触型のＩＣカードに、例えば暗号鍵のデータの書き込みを制御するためにＣＰＵを用いて乱数信号を生成する場合には、やはり上記したような不具合がある。
【００２６】
【発明が解決しようとする課題】
上記したように、無線カードがホストから離れていくと供給される電界が弱くなり、データ書き込みの途中で電源エネルギーが不足し、書き込み動作を中止しなければならないという不具合を防止する従来の対策は、無線カードに対するデータ書き込みの処理時間が余分にかかるという問題、あるいは内部電源生成回路が有する応答遅れに起因して電源電圧低下への対応動作が遅れがちになるという問題があった。
【００２９】
本発明は上記の問題点を解決すべくなされたもので、ホストから離れていくにつれてデータ書き込みの途中で電源エネルギーが不足した場合でも、内蔵するＥＥＰＲＯＭに対する安定したデータ書き込み動作を保証し得る非接触型のＩＣカードを提供することを目的とする。
【００３２】
【課題を解決するための手段】
本発明のＩＣカードは、電力の受信、データの送受信を兼ねるアンテナコイルと、半導体メモリおよび制御回路が形成された集積回路チップとを内蔵する非接触型のＩＣカードにおいて、前記集積回路チップには、前記アンテナコイルから入力する高周波信号から内部電源電圧を生成する内部電源生成回路と、前記アンテナコイルから入力する高周波信号から受信データ信号を復元するデータ復調回路と、前記アンテナコイルから入力する高周波信号に基づいてシステムクロック信号を生成するクロック生成回路と、電気的消去・再書込可能なメモリと、前記内部電源電圧を受けて前記メモリに供給するための昇圧電圧を生成する電源昇圧回路と、前記内部電源電圧が一定値以下へ低下した時を検出して検出フラグ信号を出力する内部電源電圧低下検出回路と、前記内部電源電圧を受けて動作し、前記検出フラグ信号を受けない期間は前記メモリに対するデータの書き替えが可能となるように制御し、前記検出フラグ信号を受けた時には前記メモリに対するデータの書き替えが不可能となるように制御する制御回路とを具備し、前記内部電源電圧低下検出回路は、前記高周波信号が入力する端子と前記内部電源生成回路との間の信号経路に挿入された抵抗と、前記内部電源電圧を受けてバンドギャップ基準電圧を生成するバンドギャップ基準電源と、前記抵抗に生じた降下電圧を前記バンドギャップ基準電圧と比較し、内部電源電圧がバンドギャップ基準電圧以下へ低下した時を検出して前記検出フラグ信号を出力する電圧比較回路とを備えていることを特徴とする。
【００３９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００４０】
図１は、本発明の第１の実施の形態に係る無線カードのＩＣチップの一例を示す回路図である。
【００４１】
図１に示す無線カードは、図７を参照して前述したＲＦＩＤシステムの非接触型タグとして用いられるものであり、図８を参照して前述した従来例の無線カードと比べて、（１）内部電源電圧低下検出回路１１が付加されている点、（２）電源昇圧回路１２にクロック信号を供給するための昇圧クロック生成回路１３の構成および昇圧特性、（３）乱数信号発生回路１４の構成が異なり、その他はほぼ同じである。
【００４２】
即ち、図１に示す無線カードは、メモリとＡＳＩＣが１チップ化されたモノリシックＲＦＩＤチップおよび電力受信、データ受信／送信を兼ねるアンテナコイル（外部から入力する例えば１３．５７ＭＨｚの電波を検知してＲＦ信号を生成するＬＣ回路として作用する）を内蔵する。
【００４３】
前記モノリシックＲＦＩＤチップは、前記アンテナコイルからＲＦ信号入力端子８１に入力するＲＦ信号を整流・平滑・定電圧化して無線カードの内部電源（直流電圧）を生成する内部電源生成回路８２と、この内部電源生成回路で生成された電源電圧の立ち上がりを検出してパワーオン信号を出力するパワーオン回路８３と、前記ＲＦ信号入力を波形整形し、必要に応じて分周してシステムクロック信号（本例では１３．５７ＭＨｚ）を生成するクロック生成回路８４と、前記ＲＦ信号入力をフィルタ処理してコマンド信号、データ信号を復元するデータ復調回路８５と、送信パルス生成回路８６と、半導体メモリ部８７、乱数信号発生回路１４、制御回路１５とを具備する。
【００４４】
前記制御回路１５は、ＣＰＵあるいは制御ロジック回路を有し、前記内部電源およびシステムクロック信号が入力する。
【００４５】
前記送信パルス生成回路８６は、前記ＲＦ信号入力端子８１と接地電位端との間に接続された例えばＮＭＯＳトランジスタが接続されてなり、そのゲートに前記制御回路１５の送信データ出力ポートから送信データが与えられる。
【００４６】
前記半導体メモリ部８７は、プログラムや固定データを格納したＲＯＭ（読み出し専用メモリ）８７ａ、データを一時的に格納するためのＲＡＭ（ランダムアクセスメモリ）８７ｂ、データを長期間格納可能な不揮発性メモリ（ＥＥＰＲＯＭあるいはＦＲＡＭ）およびメモリアドレス選択回路８７ｄを含む。
【００４７】
本例では、上記不揮発性メモリとして、データの書き替え（消去および書き込み）に昇圧電圧を必要とするＥＥＰＲＯＭ８７ｃが使用されている。これに対応して、前記内部電源を受けて前記昇圧電圧を生成するための電源昇圧回路１２が設けられている。
【００４８】
さらに、上記電源昇圧回路１２にクロック信号を供給するための昇圧クロック生成回路１３と、外部入力レベルの低下につれて内部電源電圧が一定値以下へ低下した時を検出して検出フラグ信号を出力し、この検出フラグを前記制御回路１５のフラグ入力ポートに入力させるための内部電源電圧低下検出回路（外部入力レベル低下検出回路）１１が設けられている。
【００４９】
前記内部電源電圧低下検出回路１１は、前記ＲＦ信号入力端子８１と内部電源生成回路８２との間の信号経路に挿入された抵抗１１１と、前記内部電源を受けてバンドギャップ基準電圧を生成するバンドギャップ基準電源１１２と、前記内部電源を動作電源とし、前記抵抗１１１に生じた電圧降下（電流検出電圧）をバンドギャップ基準電圧と比較し、内部電源電圧がバンドギャップ基準電圧以下へ低下した時を検出して検出フラグ信号を出力する電圧比較回路１１３とを有する。
【００５０】
前記制御回路１５は、上記検出フラグ信号が入力しない間はＥＥＰＲＯＭ８７ｃへのデータ書き込みを許容し、検出フラグ信号が入力すると、ＥＥＰＲＯＭ８７ｃへのデータ書き込みに必要な電源エネルギーが不足する程度に無線カードがホストから離れてホストから供給される電界が弱くなったと判定し、ＥＥＰＲＯＭ８７ｃへのデータ書き込み動作を停止させる制御機能を有する。
【００５１】
一方、前記電源昇圧回路１２は、例えば図２に示すようにスイッチ素子ＳＷ群とキャパシタＣ群とからなり、スイッチ素子ＳＷ群が相補的なクロック信号φ、／φによりスイッチ制御される。この構成および動作はよく知られているので説明を省略するが、クロック信号の周期に対応して昇圧電圧が制御される。
【００５２】
そして、前記昇圧クロック生成回路１３は、例えば図３に示すように構成されており、内部電源電圧を動作電源とし、前記システムクロック信号に基づいてクロック信号を生成する。
【００５３】
即ち、図３に示した昇圧クロック生成回路１３は、前記システムクロック信号入力を所定数カウントした後に論理レベルが反転する切換タイミング信号を生成するタイミングカウンタ１３１と、前記システムクロック信号入力をカウントするバイナリカウンタ１３２と、セレクタ１３３とからなる。
【００５４】
このセレクタ１３３は、前記バイナリカウンタ１３２の２つの相異なる回路段から出力する第１の周期を有する相補信号および第２の周期を有する相補信号を前記タイミングカウンタ１３１の切換タイミング信号の論理レベルに応じて切換え選択し、第１のクロック信号φ１、／φ１あるいは第２のクロック信号φ２、／φ２として出力する。
【００５５】
即ち、図４に示すように、昇圧クロック生成回路１３は、内部電源電圧の立上がり時の初期には第１の周期を有する第１のクロック信号φ１、／φ１を生成し、その後は第２の周期（前記第１の周期より長い）を有する第２のクロック信号φ２、／φ２を生成する。
【００５６】
このように周期が制御されたクロック信号φ１、／φ１あるいはφ２、／φ２が電源昇圧回路１２に前記クロック信号φ、／φとして供給されると、電源昇圧回路１２から出力する昇圧電圧は、図５に示すように、立上がり時の初期には傾斜が急俊になり、それ以降（昇圧がほぼ完了する付近を含む）は傾斜が緩やかになる昇圧特性を持つようになる。
【００５７】
したがって、ＥＥＰＲＯＭ８７ｃへのデータ書き込みに際して、昇圧電圧が高くなる付近では緩やかに変化するのでＥＥＰＲＯＭ８７ｃへの衝撃を抑制することができ、しかも、昇圧電圧の立上がり自体は急俊であるので全体の処理時間を短縮することが可能になる。
【００５８】
なお、昇圧クロック生成回路１３から出力するクロック信号の周期を制御する手段は上記実施例に限られるものではなく、また、電源昇圧回路１２から出力する昇圧電圧の昇圧特性を制御する手段は上記実施例に限られるものではない。
【００５９】
一方、前記乱数信号発生回路１４は、例えば識別番号データの発生タイミングを制御するために用いられる乱数信号をハードウエア的に生成するように、例えば図６に示すように構成されている。
【００６０】
即ち、図６において、第１のクロック発生回路６１は第１の周波数（例えば１〜１０数ＭＨｚの範囲内の周波数）を有する第１のクロック信号ＣＫ１を発生し、第２のクロック発生回路６２は前記第１の周波数よりも十分に低い第２の周波数を有する第２のクロック信号ＣＫ２を発生する。
【００６１】
この場合、各クロック発生回路６１、６２は、無線カード内の他の部分で使用されている別の目的を有するクロック発生回路を兼用したり、各クロック信号の少なくとも一方として外部からのクロック信号入力を利用することにより、チップの回路規模を抑えるようにしてもよい。
【００６２】
例えば前記システムクロック信号入力を第１のクロック信号ＣＫ１として用いる場合には、第１のクロック発生回路６１を省略し、前記第２のクロック発生回路６２として、システムクロック信号入力を分周して第２のクロック信号ＣＫ２を発生する分周回路（図示せず）を用いるようにしてもよい。
【００６３】
あるいは、前記システムクロック信号入力を第２のクロック信号ＣＫ２として用いる場合には、第２のクロック発生回路６２を省略し、前記第１のクロック発生回路６１として、システムクロック信号入力を逓倍して第１のクロック信号ＣＫ１を発生する逓倍回路を用いるようにしてもよい。
【００６４】
前記第１のクロック信号ＣＫ１は、複数（ｎ）段のシフト回路からなるシフトレジスタ６３（段数ｎは、発生させたい乱数の桁数により決まる）の初段のデータ入力端Ｄに入力され、各段のシフトクロック入力端ＣＫには前記第２のクロック信号ＣＫ２が入力される。
【００６５】
この場合、第１のクロック信号ＣＫ１よりも周波数が十分に低く、第１のクロック信号とは周波数の相関がない（位相が異なる）第２のクロック信号ＣＫ２によって第１のクロック信号ＣＫ１を取り込むタイミングを制御するので、上記シフトレジスタ６３の各段出力には乱数信号（無相関データ）が生成されるようになる。
【００６６】
なお、第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２の周波数の高低関係が上記とは逆であると、上記シフトレジスタ６３の各段出力は、全て“Ｈ”あるいは“Ｌ”になるおそれがあり、乱数信号が生成されない。
【００６７】
上記シフトレジスタ６３の各段出力は、ｎ個のラッチ回路からなるデータレジスタ６４に入力し、前記制御回路１５から所定のタイミングで供給されるラッチ信号によりラッチされる。このデータレジスタ６４の出力（乱数信号）は、前記制御回路１５から所定のタイミングで供給される出力イネーブル信号により制御される出力ゲート回路６５を経てデータバスに出力されて利用される。
【００６８】
上記のような図６に示した乱数信号発生回路によれば、非常に簡単なハードウエア構成でありながら、乱数信号を不規則に生成し、識別番号データの発生タイミングを制御したり、ビット数が多い暗号鍵データを発生させることが可能になる。
【００６９】
なお、前記実施例では、ホストとの間で送受信する電波は、データ信号により振幅変調されたＡＳＫ信号である場合を示したが、これに限らず、データ信号により周波数変調されたＦＳＫ信号である場合にも本発明を適用可能である。
【００７０】
また、前記実施例にける内部電源電圧低下回路１１の適用は非接触型のＩＣカードに限定されるが、電源昇圧回路１２、昇圧クロック生成回路１３、乱数信号発生回路１４は、非接触型のＩＣカードに限らず、接触型のＩＣカードにも適用可能である。
【００７１】
【発明の効果】
上述したように本発明によれば、ホスト側から離れていくにつれてデータ書き込みの途中で電源エネルギーが不足した場合でも、内蔵するＥＥＰＲＯＭに対する安定したデータ書き込み動作を保証し得る非接触型のＩＣカードを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る無線カードのＩＣチップの一例を示す回路図。
【図２】図１中の電源昇圧回路の一例を示す回路図。
【図３】図１中の昇圧クロック生成回路の一例を示す回路図。
【図４】図３の昇圧クロック生成回路の出力信号の一例を示す波形図。
【図５】図４のクロック信号が図２の電源昇圧回路に供給された場合の昇圧電圧の一例を示す波形図。
【図６】図１中の乱数信号発生回路の一例を示す回路図。
【図７】非接触型のタグ識別システム（ＲＦＩＤシステム）の構成の一例を示すブロック図。
【図８】図７中の無線カードの内部回路の従来例を具体的に示す回路図。
【図９】図８中の電源昇圧回路の昇圧特性を示す波形図。
【符号の説明】
１１…内部電源電圧低下検出回路、
１２…電源昇圧回路、
１３…昇圧クロック生成回路、
１４…乱数信号発生回路、
１５…制御回路、
８１…ＲＦ信号入力端子、
８２…内部電源生成回路、
８３…パワーオン回路、
８４…クロック生成回路、
８５…データ復調回路、
８６…送信パルス生成回路、
８７…半導体メモリ部、
８７ｃ…ＥＥＰＲＯＭ。
【図１】
0003967487.tif 000002
【図２】
0003967487.tif 000003
【図３】
0003967487.tif 000004
【図４】
0003967487.tif 000005
【図５】
0003967487.tif 000006
【図６】
0003967487.tif 000007
【図７】
0003967487.tif 000008
【図８】
0003967487.tif 000009
【図９】
0003967487.tif 000010