(57)【特許請求の範囲】
【請求項１】
下層二酸化シリコン膜と上層二酸化シリコン酸化膜との間に窒化シリコン膜を挟んでなる絶縁膜を基板上あるいは下層ゲート電極上に形成する方法であって、
前記基板上あるいは前記ゲート電極上に前記下層二酸化シリコン酸化膜を形成する工程と、
前記下層二酸化シリコン酸化膜上に前記窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上に気相成長法により第１の上層二酸化シリコン膜を形成する工程と、
前記第１の上層二酸化シリコン膜上に熱酸化工程における酸化種のバリア層となるシリコン膜を形成する工程と、
前記シリコン膜を形成した後に熱酸化処理を行い、該シリコン膜を完全に酸化して第２の上層二酸化シリコン膜を形成する工程と、
前記熱酸化処理を行った後、前記第２の上層二酸化シリコン膜上に上層ゲート電極を形成する工程とを備え、
前記上層二酸化シリコン膜は、前記第１の上層二酸化シリコン膜と前記第２の上層二酸化シリコン膜とからなる積層膜で構成され、
前記シリコン膜は、前記熱酸化処理終了時点において前記窒化シリコン膜が酸化されてオキシナイトライド膜が形成されない膜厚を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記上層二酸化シリコン膜の膜厚を前記下層二酸化シリコン膜の膜厚の５０％から１００％で形成することを特徴とする半導体装置の製造方法。
【請求項３】
下層二酸化シリコン膜と上層二酸化シリコン酸化膜との間に窒化シリコン膜を挟んでなる絶縁膜を基板上あるいは下層ゲート電極上に形成する方法であって、
前記基板上あるいは前記ゲート電極上に前記下層二酸化シリコン酸化膜を形成する工程と、
前記下層二酸化シリコン酸化膜上に前記窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上に気相成長法により上層二酸化シリコン膜を形成する工程と、
前記上層二酸化シリコン膜上に熱酸化工程における酸化種のバリア層となるシリコン膜を形成する工程と、
前記シリコン膜を形成した後に熱酸化処理を行い、該シリコン膜の上部領域を酸化してシリコン膜上の二酸化シリコン膜を形成するとともに、前記気相成長法で形成された上層二酸化シリコン膜の欠陥を低減する工程と、
前記熱酸化処理を行った後、前記シリコン膜上の二酸化シリコン膜を除去して前記シリコン膜の下部領域を露出する工程と、
前記露出したシリコン膜の下部領域上に上層ゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１または３記載の半導体装置の製造方法において、
前記下層二酸化シリコン膜を気相成長法により形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１または３記載の半導体装置の製造方法において、
前記下層二酸化シリコン膜を前記基板あるいは前記下層ゲート電極の熱酸化により形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１または３記載の半導体装置の製造方法において、
前記シリコン膜が、多結晶シリコン膜または非結晶シリコン膜であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１または３記載の半導体装置の製造方法において、
前記絶縁膜は、ＭＯＳトランジスタのゲート絶縁膜として形成されることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１または３記載の半導体装置の製造方法において、
前記絶縁膜は、フローティングゲート型の記憶素子の層間絶縁膜として形成されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に浮遊ゲート電極上に絶縁膜を介して制御ゲートが積層された構造を有する不揮発性半導体記憶装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、浮遊ゲート電極上に絶縁膜を介して制御ゲート電極が積層された構造を有する不揮発性半導体記憶装置においては、その絶縁膜として、二酸化シリコン（ＳｉＯ2）膜と窒化シリコン（Ｓｉ3Ｎ4）膜とＳｉＯ2膜とからなる三層構造の絶縁膜、すなわちいわゆるＯＮＯ絶縁膜が多く用いられている。
【０００３】
このような従来の不揮発性半導体記憶装置は、図４に示すような構造を有する。この図４は、一つのメモリセルを構成するメモリトランジスタのチャネル幅方向の断面図を示す。以下、図４に示す不揮発性半導体記憶装置の製造方法について説明する。
【０００４】
この従来の不揮発性半導体記憶装置の製造方法においては、まず、ｐ型の半導体基板１０１の表面に熱酸化法によりＳｉＯ2膜からなるフィールド絶縁膜１０２を選択的に形成して素子間分離を行うとともに、このフィールド絶縁膜１０２の下部領域の半導体基板１０１中にｐ+型チャネルストップ領域１０３を形成する。
【０００５】
次に、フィールド絶縁膜１０２で囲まれた活性領域の表面に熱酸化法によりＳｉＯ2膜からなるゲート酸化膜（トンネル膜）１０４を形成する。このトンネル膜１０４の厚さは、例えば１０ｎｍ程度である。次に、気相成長法により全面に多結晶シリコン膜を形成し、さらにこの多結晶シリコン膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶シリコン膜を例えば反応性イオンエッチング（ＲＩＥ）法により所望の形状にパターンニングして浮遊ゲート電極１０５を形成する。
【０００６】
次に、熱酸化法により浮遊ゲート電極１０５を酸化し、浮遊ゲート電極１０５の表面にＳｉＯ2膜１０６を形成する。このＳｉＯ2膜１０６の膜厚は、例えば１０〜２０ｎｍである。次に、気相成長法により全面にＳｉ3Ｎ4膜１０７を形成する。このＳｉ3Ｎ4膜１０７の膜厚は、例えば１０ｎｍ程度である。
【０００７】
次に、ＳｉＯ2膜１０８を形成するが、従来の形成方法としては、例えば下記の四種類の方法がある。まず第一の方法として、熱酸化法によりＳｉ3Ｎ4膜１０７を酸化し、Ｓｉ3Ｎ4膜１０７の表面にＳｉＯ2膜１０８を形成する方法である。このＳｉＯ2膜１０８の膜厚は、例えば１〜４ｎｍ程度である。第二の方法として、Ｓｉ3Ｎ4膜１０７上に気相成長法によりＳｉＯ2膜１０８を形成する方法である。このＳｉＯ2膜１０８の膜厚は、例えば１０〜２０ｎｍ程度である。第三の方法として、Ｓｉ3Ｎ4膜１０７上に気相成長法と熱酸化工程によりＳｉＯ2膜１０８を形成する方法である。このＳｉＯ2膜１０８の膜厚は、例えば１０〜２０ｎｍ程度である。第四の方法として、Ｓｉ3Ｎ4膜１０７上に気相成長法によりシリコン膜を形成し、このシリコン膜を熱酸化することによりＳｉＯ2膜１０８を形成する方法である。このＳｉＯ2膜１０８の膜厚は、例えば１０〜２０ｎｍ程度である。以上のようにして、ＳｉＯ2膜１０６とＳｉ3Ｎ4膜１０７と上記第一から第四のいずれかの方法によるＳｉＯ2膜１０８とからなるＯＮＯ絶縁膜が形成される。
【０００８】
次に、気相成長法により全面に多結晶シリコン膜を形成し、さらにこの多結晶シリコン膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶シリコン膜を例えばＲＩＥ法により所望の形状にパターンニングして制御ゲート電極１０９を形成する。次に制御ゲート電極１０９および浮遊ゲート電極１０５をマスクとして活性領域中にｎ型不純物をイオン注入し、必要に応じてさらに注入不純物の電気的活性化のための熱処理を行って、ソース領域およびドレイン領域を形成する。この後、必要な工程として、例えば層間絶縁膜、コンタクトホール、金属配線、パッシベーション膜などの形成工程を経て、目的とする不揮発性半導体記憶装置を完成させる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のような従来の不揮発性半導体記憶装置の製造方法においては、浮遊ゲート電極１０５と制御ゲート電極１０９との間のＯＮＯ絶縁膜の最上層のＳｉＯ2膜１０８を前記第一の形成方法で形成した場合、もともと酸化されにくいＳｉ3Ｎ4膜１０７を熱酸化することにより形成するため、形成できる膜厚は通常４ｎｍ程度が限界であり、より厚く形成するためには現実的でないほどの長時間の酸化を行う必要がある。ＯＮＯ絶縁膜の最上層のＳｉＯ2膜１０８の膜厚が薄い場合、ＯＮＯ絶縁膜のリーク特性、メモリセルトランジスタの電荷保持特性が悪いことが知られており、前記第一の形成方法では、ＳｉＯ2膜１０８の厚膜化が現実的に不可能であるという課題を有していた。
【００１０】
一方、前記第二の形成方法でＳｉＯ2膜１０８を形成した場合、気相成長法により形成しているため厚膜化が可能であるが、気相成長法のみにより形成されたＳｉＯ2膜１０８は熱酸化法により形成されたＳｉＯ2膜に比べて欠陥が多く膜質が悪いという課題を有していた。
【００１１】
一方、前記第三の形成方法でＳｉＯ2膜１０８を形成した場合、気相成長法により形成しているため厚膜化が可能であり、その後の熱酸化工程により多少欠陥を減少させることができるが、熱酸化工程によりＳｉ3Ｎ4膜１０７が酸化されることにより、Ｓｉ3Ｎ4膜１０７とＳｉＯ2膜１０８間に遷移層であるオキシナイトライド膜が形成されるため、そのオキシナイトライド膜への電荷捕獲により層間絶縁膜寿命の悪化、信頼性の低下を招くという課題を有していた。
【００１２】
一方、前記第四の形成方法でＳｉＯ2膜１０８を形成した場合、Ｓｉ3Ｎ4膜１０７上に気相成長法によりシリコン膜を形成し、このシリコン膜を熱酸化することによりＳｉＯ2膜１０８を形成する方法であるため、厚膜化が可能であり、また気相成長法のみにより形成されたＳｉＯ2膜に比べて欠陥が少ないが、その熱酸化が長いと、シリコン膜が完全に酸化され酸化種がＳｉ3Ｎ4膜１０７に到達しＳｉ3Ｎ4膜１０７表面が酸化され、Ｓｉ3Ｎ4膜１０７とＳｉＯ2膜１０８間に遷移層であるオキシナイトライド膜が形成されるため、そのオキシナイトライド膜への電荷捕獲により層間絶縁膜寿命の悪化、信頼性の低下を招くという課題を有していた。またその熱酸化が短い場合、Ｓｉ3Ｎ4膜１０７とＳｉＯ2膜１０８間にシリコン膜が浮遊状態で残存し、そのシリコン膜が電荷捕獲準位となり、層間絶縁膜寿命の悪化、信頼性の低下を招くという課題を有していた。
【００１３】
本発明は、上記ＳｉＯ2膜１０８の厚膜化と膜欠陥の低下、および層間絶縁膜寿命の悪化といった従来の問題点を解決するものであり、ＯＮＯ絶縁膜リーク特性の向上を図り、層間絶縁膜寿命を大幅に向上させた半導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の半導体装置の製造方法は、下層二酸化シリコン膜と上層二酸化シリコン酸化膜との間に窒化シリコン膜を挟んでなる絶縁膜を基板上あるいは下層ゲート電極上に形成する方法において、基板上あるいはゲート電極上に下層二酸化シリコン酸化膜を形成する工程と、下層二酸化シリコン酸化膜上に窒化シリコン膜を形成する工程と、窒化シリコン膜上に気相成長法により第１の上層二酸化シリコン膜を形成する工程と、第１の上層二酸化シリコン膜上に熱酸化工程における酸化種のバリア層となるシリコン膜を形成する工程と、シリコン膜を形成した後に熱酸化処理を行い、該シリコン膜を完全に酸化して第２の上層二酸化シリコン膜を形成する工程と、熱酸化処理を行った後、第２の上層二酸化シリコン膜上に上層ゲート電極を形成する工程とを備え、上層二酸化シリコン膜は、第１の上層二酸化シリコン膜と第２の上層二酸化シリコン膜とからなる積層膜で構成され、シリコン膜は、熱酸化処理終了時点において窒化シリコン膜が酸化されてオキシナイトライド膜が形成されない膜厚を有することを特徴とする。
【００１５】
本発明の第１の半導体装置の製造方法において、上層二酸化シリコン膜の膜厚を下層二酸化シリコン膜の膜厚の５０％から１００％で形成することが好ましい。
【００１６】
本発明の第２の半導体装置の製造方法は、下層二酸化シリコン膜と上層二酸化シリコン酸化膜との間に窒化シリコン膜を挟んでなる絶縁膜を基板上あるいは下層ゲート電極上に形成する方法において、基板上あるいはゲート電極上に下層二酸化シリコン酸化膜を形成する工程と、下層二酸化シリコン酸化膜上に窒化シリコン膜を形成する工程と、窒化シリコン膜上に気相成長法により上層二酸化シリコン膜を形成する工程と、上層二酸化シリコン膜上に熱酸化工程における酸化種のバリア層となるシリコン膜を形成する工程と、シリコン膜を形成した後に熱酸化処理を行い、該シリコン膜の上部領域を酸化してシリコン膜上の二酸化シリコン膜を形成するとともに、気相成長法で形成された上層二酸化シリコン膜の欠陥を低減する工程と、熱酸化処理を行った後、シリコン膜上の二酸化シリコン膜を除去してシリコン膜の下部領域を露出する工程と、露出したシリコン膜の下部領域上に上層ゲート電極を形成する工程とを備えることを特徴とする。
【００１７】
本発明の第１および第２の半導体装置の製造方法において、下層二酸化シリコン膜を気相成長法か、基板あるいは下層ゲート電極の熱酸化により形成することが好ましい。また、シリコン膜が、多結晶シリコン膜または非結晶シリコン膜であることが好ましい。また、絶縁膜は、ＭＯＳトランジスタのゲート絶縁膜か、フローティングゲート型の記憶素子の層間絶縁膜として形成されることが好ましい。
【００１８】
このように構成された本発明の半導体装置の製造方法によれば、ＳｉＯ2膜１０８の厚膜化と膜欠陥の低下、および層間絶縁膜寿命の悪化といった従来の問題点を解決するものであり、ＯＮＯ絶縁膜リーク特性の向上を図り、層間絶縁膜寿命を大幅に向上させることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、実施の形態の全図において、同一または対応する部分には同一の符号を記す。
【００２０】
図１、図２は、本発明の第１及び第２の実施形態による半導体装置の製造方法を示す断面図である。ここで、図１、図２は、一つのメモリセルを構成するメモリトランジスタのチャネル幅方向の断面図を示す。
【００２１】
第１の実施形態の不揮発性半導体記憶装置の製造方法においては、まず、図１に示すように、ｐ型の半導体基板１の表面に熱酸化法によりＳｉＯ2膜からなるフィールド絶縁膜２を選択的に形成して素子間分離を行うとともに、このフィールド絶縁膜２の下部領域の半導体基板１中にｐ+型チャネルストップ領域３を形成する。次に、フィールド絶縁膜２で囲まれた活性領域の表面に熱酸化法によりＳｉＯ2膜からなるトンネル膜４を形成する。このトンネル膜４の厚さは、例えば１０ｎｍ程度である。次に気相成長法により全面に多結晶シリコン膜を形成し、さらにこの多結晶シリコン膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶シリコン膜を例えばＲＩＥ法により所望の形状にパターンニングして浮遊ゲート電極５を形成する。
【００２２】
次に気相成長法により浮遊ゲート電極５の表面にＳｉＯ2膜６を形成する。ここで形成するＳｉＯ2膜６は、熱酸化法により浮遊ゲート電極５を酸化して形成してもよい。このＳｉＯ2膜６の膜厚は、例えば８ｎｍとする。次に、気相成長法により全面にＳｉ3Ｎ4膜７を形成する。このＳｉ3Ｎ4膜７の膜厚は、例えば８ｎｍ程度とする。次に気相成長法によりＳｉＯ2膜８を例えば４ｎｍ形成する。次に気相成長法により非結晶シリコン膜９を２ｎｍ形成する。ここでシリコン膜９としては、多結晶シリコンを用いてもよい。
【００２３】
次に、図２に示すように、シリコン膜９形成後の熱酸化工程、例えば周辺トランジスタのゲート酸化や酸化雰囲気による熱処理等によりシリコン膜９の膜厚全体を熱酸化することにより、ＳｉＯ2膜１０を形成する。ここでＳｉＯ2膜１０は、気相成長法により形成した４ｎｍのＳｉＯ2膜８とシリコン膜９が酸化されて形成された約３ｎｍのＳｉＯ2膜との積層膜となる。このとき、積層膜の膜厚が下地酸化膜であるＳｉＯ2膜６の膜厚の５０〜１００％になるように、ＳｉＯ2膜８とシリコン膜９を設定すれば、良好な特性を得ることができる。なお、シリコン膜９の膜厚は、その後の熱酸化工程において完全に酸化膜となり、且つ、酸化種がＳｉＯ2膜８を透過してＳｉ3Ｎ4膜７が酸化されない程度の膜厚に設定する。この工程によって、ＳｉＯ2膜６とＳｉ3Ｎ4膜７とＳｉＯ2膜１０とからなるＯＮＯ絶縁膜が形成される。
【００２４】
次に、気相成長法により全面に多結晶シリコン膜を形成し、さらにこの多結晶シリコン膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶シリコン膜を例えばＲＩＥ法により所望の形状にパターンニングして制御ゲート電極１１を形成する。次に制御ゲート電極１１および浮遊ゲート電極５をマスクとして活性領域中にｎ型不純物をイオン注入し、必要に応じてさらに注入不純物の電気的活性化のための熱処理を行って、ソース領域およびドレイン領域を形成する。この後、必要な工程として、例えば層間絶縁膜、コンタクトホール、金属配線、パッシベーション膜などの形成工程を経て、目的とする不揮発性半導体記憶装置を完成させる。
【００２５】
以上のように、第１の実施形態によれば、ＳｉＯ2膜８上に後の熱酸化工程における酸化種のバリア層となるシリコン膜９を形成するため、熱酸化工程の酸化種のＳｉ3Ｎ4膜７への透過を阻止することができる。しかも、熱酸化工程終了間際にシリコン膜９が完全に酸化膜になってもＳｉＯ2膜８がバリアとなるため、すぐにはＳｉ3Ｎ4膜７の酸化が開始されることはない。従って、熱酸化工程によってＳｉ3Ｎ4膜７が酸化されてオキシナイトライド膜が形成されることはなく、しかも、その膜質を向上することができる。これによって、ＳｉＯ2膜１０の厚膜化と膜欠陥の低下、および層間絶縁膜寿命の悪化といった従来の問題点を解決し、ＯＮＯ絶縁膜リーク特性の向上を図り、層間絶縁膜寿命を大幅に向上させることができる。
【００２６】
次に、本発明の第２の実施形態による不揮発性半導体記憶装置の製造方法について説明する。第１の実施形態による不揮発性半導体記憶装置の製造方法においては、酸化種のバリア層であるシリコン膜９を完全に酸化してＳｉＯ2膜としなければならないのに対して、この第２の実施形態による不揮発性半導体記憶装置の製造方法においては、酸化種のバリア層であるシリコン膜９を完全に酸化する必要はないことを特徴とする。
【００２７】
熱酸化工程は、シリコン膜を酸化するためではなく、気相成長法により形成したＳｉＯ2膜８の欠陥低減、あるいは周辺トランジスタゲート酸化等のその他の理由による熱酸化が入るため、第１の実施形態ではシリコン膜の膜厚制御が非常に重要である。これに対して、第２の実施形態では、熱酸化工程で酸化される膜厚より厚いシリコン膜９を形成した後、熱酸化工程を行うことによって、ＳｉＯ2膜８とシリコン膜９が酸化されて形成されるＳｉＯ2膜との間に未酸化のシリコン膜９を残存させる。その後、シリコン膜９が酸化されて形成されたＳｉＯ2膜を酸化膜除去工程により除去し、シリコン膜９上に制御ゲート電極となる多結晶シリコン膜を形成する。その後の工程は、第１の実施形態による半導体装置の製造方法と同様であるため、説明を省略する。
【００２８】
また、この第２の実施形態による不揮発性半導体記憶装置の製造方法においては、気相成長法により形成したＳｉＯ2膜８に熱酸化工程等の熱処理がなされて、そのままＳｉＯ2膜１０となる。しかも、シリコン膜９をその後の熱酸化工程によって完全に酸化する必要がなく、未酸化のシリコン膜９を残存させても問題が生じないため、シリコン膜９の膜厚制御が非常に容易となる。従って、熱酸化工程終了時点にシリコン膜９が残存するため、Ｓｉ3Ｎ4膜７が酸化されてオキシナイトライド膜が形成されることは全くなく、第１の実施形態と同様な効果を得ることができる。
【００２９】
上記第１及び第２の実施形態における本発明のＯＮＯ絶縁膜の信頼性評価結果を図３に示す。
【００３０】
図３において、横軸はリニアスケールでＯＮＯ絶縁膜の各構成絶縁膜の膜厚である。縦軸はログスケールで定電圧ＴＤＤＢ評価における寿命である。白抜きでプロットされた点は制御ゲートに正電圧を印加したときのものであり、黒塗りでプロットされた点は制御ゲートに負電圧を印加したときのものである。図において、丸印はＯＮＯ絶縁膜の上層酸化膜、四角印は下層酸化膜、菱形印はＳｉ3Ｎ4膜をそれぞれ示している。層間絶縁膜の各構成膜厚中心条件は下層酸化膜７ｎｍ、Ｓｉ3Ｎ4膜７ｎｍ、上層酸化膜６ｎｍである。上記第１の実施形態および第２の実施形態による不揮発性半導体記憶装置の製造方法に記載の膜厚は、上記データをもとに記述している。
【００３１】
以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の第１の実施形態および第２の実施形態におけるｐ型半導体基板１の部分は、半導体基板中に形成されたｐウエルであってもよい。
【００３２】
【発明の効果】
以上のように本発明によれば、ＯＮＯ絶縁膜の膜構成を最適化することや、ＯＮＯ絶縁膜に酸化種透過を防止する膜を形成することにより、層間絶縁膜の信頼性を大幅に向上させた優れた半導体装置を実現できるものである。
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施形態における不揮発性半導体記憶装置の製造方法を示す断面図
【図２】本発明の第１及び第２の実施形態における不揮発性半導体記憶装置の製造方法を示す断面図
【図３】本発明の第１及び第２の実施形態における不揮発性半導体記憶装置のＴＤＤＢ寿命評価の結果図
【図４】従来不揮発性半導体記憶装置の断面図
【符号の説明】
１  半導体基板
２  フィールド酸化膜
３  チャネルストップ領域
４  トンネル酸化膜
５  浮遊ゲート電極
６  下層酸化膜
７  Ｓｉ3Ｎ4膜
８  酸化膜
９  シリコン膜
１０  上層酸化膜
１１  制御ゲート電極
１０１  半導体基板
１０２  フィールド酸化膜
１０３  チャネルストップ領域
１０４  トンネル酸化膜
１０５  浮遊ゲート電極
１０６  下層酸化膜
１０７  Ｓｉ3Ｎ4膜
１０８  上層酸化膜
１０９  制御ゲート電極
【図１】
0003899667.tif 000002
【図２】
0003899667.tif 000003
【図３】
0003899667.tif 000004
【図４】
0003899667.tif 000005