(57)【特許請求の範囲】
【請求項１】
第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜上に設けられ、容量下部電極、容量絶縁膜及び容量上部電極からなる容量素子と、
前記第１の層間絶縁膜及び前記容量素子の上に設けられた第２の層間絶縁膜と、
前記第２の層間絶縁膜上に設けられた配線層と、
前記第１の層間絶縁膜に設けられ、前記第１の不純物拡散層と前記容量素子とを接続する第１のプラグと、
前記第１の層間絶縁膜に設けられ、下端が前記第２の不純物拡散層に接続された第２のプラグと、
前記第２の層間絶縁膜に設けられ、上端が前記配線層に接続された第３のプラグと、
前記第２のプラグと前記第３のプラグとの間に設けられた第１の導電性水素透過防止膜と、
前記第１のプラグと前記容量下部電極との間に設けられた第２の導電性水素透過防止膜とを備え、
前記第１の導電性水素透過防止膜は、前記第３のプラグが形成される開口部から侵入してくる水素の前記半導体能動素子への到達を一部許容する膜厚を有し、前記第１の導電性水素透過防止膜の膜厚と前記第２の導電性水素透過防止膜の膜厚とは、協同して前記第３のプラグが形成される開口部から侵入してくる水素が前記容量絶縁膜に至ることを防止するように設定されていることを特徴とする半導体装置。
【請求項２】
前記容量素子を覆う容量素子被覆水素透過防止膜をさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に、少なくとも前記第１の導電性水素透過防止膜又は前記第２の導電性水素透過防止膜で覆われていない前記第１の層間絶縁膜を覆うように設けられた層間膜被覆水素透過防止膜をさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記容量素子を覆う容量素子被覆水素透過防止膜と、
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に、少なくとも前記第１の導電性水素透過防止膜又は前記第２の導電性水素透過防止膜で覆われていない前記第１の層間絶縁膜を覆うように設けられた層間膜被覆水素透過防止膜とをさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように第１の層間絶縁膜を堆積する第１の工程と、
前記第１の層間絶縁膜に、下端が前記第１の不純物拡散層に接続された第１のプラグと、下端が前記第２の不純物拡散層に接続された第２のプラグとを形成する第２の工程と、
前記第１のプラグの上に第２の導電性水素透過防止膜を形成し、さらに前記第２の導電性水素透過防止膜の上に容量下部電極、容量絶縁膜及び容量上部電極を順次形成して、前記容量下部電極、前記容量絶縁膜及び前記容量上部電極からなる容量素子を形成すると共に、前記第１の層間絶縁膜の上に、前記第２のプラグの上端と接続された第１の導電性水素透過防止膜を前記第２の導電性水素透過防止膜と同じ工程で形成し、さらに、前記第１の導電性水素透過防止膜の上に金属膜を前記容量下部電極と同じ工程で形成する第３の工程と、
前記第１の層間絶縁膜の上に、前記容量素子及び前記金属膜を覆う第２の層間絶縁膜を堆積する第４の工程と、
前記第２の層間絶縁膜に、下端が前記金属膜と接続された第３のプラグを形成する第５の工程と、
前記第２の層間絶縁膜の上に、前記第３のプラグの上端と接続された配線層を形成する第６の工程とを備え、
前記第１の導電性水素透過防止膜は、前記第３のプラグが形成される開口部から侵入してくる水素の前記半導体能動素子への到達を一部許容する膜厚を有し、前記第１の導電性水素透過防止膜の膜厚と前記第２の導電性水素透過防止膜の膜厚とは、協同して前記第３のプラグが形成される開口部から侵入してくる水素が前記容量絶縁膜に至ることを防止するように設定されていることを特徴とする半導体装置の製造方法。
【請求項６】
前記第３の工程と前記第４の工程との間に、前記容量素子を覆う容量素子被覆水素透過防止膜を形成する工程をさらに備え、
前記第４の工程は、前記第２の層間絶縁膜を前記金属膜及び前記容量素子被覆水素透過防止膜を覆うように堆積する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第３の工程と前記第４の工程との間に、前記容量素子、前記金属膜及び前記第１の層間絶縁膜を覆う絶縁性水素透過防止膜を形成する工程をさらに備え、
前記第４の工程は、前記第２の層間絶縁膜を前記絶縁性水素透過防止膜の上に堆積する工程を含み、
前記第５の工程は、前記第２の層間絶縁膜及び前記絶縁性水素透過防止膜に、下端が前記金属膜と接続された第３のプラグを形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように第１の層間絶縁膜を堆積する第１の工程と、
前記第１の層間絶縁膜に、下端が前記第１の不純物拡散層に接続された第１のプラグと、下端が前記第２の不純物拡散層に接続された第２のプラグとを形成する第２の工程と、
前記第１のプラグの上に第２の導電性水素透過防止膜を形成し、さらに前記第２の導電性水素透過防止膜の上に容量下部電極を形成すると共に、前記第２のプラグの上に第１の導電性水素透過防止膜を前記第２の導電性水素透過防止膜と同じ工程で形成し、さらに、前記第１の導電性水素透過防止膜の上に金属膜を前記容量下部電極と同じ工程で形成する第３の工程と、
前記金属膜、前記容量下部電極及び前記第１の層間絶縁膜の上に全面に亘って層間膜被覆水素透過防止膜を堆積する第４の工程と、
前記層間膜被覆水素透過防止膜を平坦化して、前記容量下部電極及び前記金属膜を露出させる第５の工程と、
前記容量下部電極の上に容量絶縁膜及び容量上部電極を形成して、前記容量下部電極、前記容量絶縁膜及び前記容量上部電極よりなる容量素子を形成する第６の工程と、
前記金属膜、前記容量素子及び前記層間膜被覆水素透過防止膜の上に第２の層間絶縁膜を堆積する第７の工程と、
前記第２の層間絶縁膜に、下端が前記金属膜と接続された第３のプラグを形成する第８の工程と、
前記第２の層間絶縁膜の上に、前記第３のプラグの上端と接続された配線層を形成する第９の工程とを備え、
前記第１の導電性水素透過防止膜は、前記第３のプラグが形成される開口部から侵入してくる水素の前記半導体能動素子への到達を一部許容する膜厚を有し、前記第１の導電性水素透過防止膜の膜厚と前記第２の導電性水素透過防止膜の膜厚とは、協同して前記第３のプラグが形成される開口部から侵入してくる水素が前記容量絶縁膜に至ることを防止するように設定されていることを特徴とする半導体装置の製造方法。
【請求項９】
前記第６の工程と前記第７の工程との間に、前記容量素子を覆う容量素子被覆水素透過防止膜を形成する工程をさらに備え、
前記第７の工程は、前記第２の層間絶縁膜を、前記金属膜、前記容量素子被覆水素透過防止膜及び前記層間膜被覆水素透過防止膜の上に堆積する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように第１の層間絶縁膜を堆積し、前記第１の層間絶縁膜の上に全面に亘って層間膜被覆水素透過防止膜を堆積する第１の工程と、
前記第１の層間絶縁膜及び前記層間膜被覆水素透過防止膜に、下端が前記第１の不純物拡散層に接続された第１のプラグと、下端が前記第２の不純物拡散層に接続された第２のプラグとを形成する第２の工程と、
前記第１のプラグの上に第２の導電性水素透過防止膜を形成し、さらに前記第２の導電性水素透過防止膜の上に容量下部電極、容量絶縁膜及び容量上部電極を順次形成して前記容量下部電極、前記容量絶縁膜及び前記容量上部電極からなる容量素子を形成すると共に、前記第２のプラグの上に第１の導電性水素透過防止膜を前記第２の導電性水素透過防止膜と同じ工程で形成し、さらに、前記第１の導電性水素透過防止膜の上に金属膜を前記容量下部電極と同じ工程で形成する第３の工程と、
前記層間膜被覆水素透過防止膜、容量素子及び前記金属膜の上に第２の層間絶縁膜を堆積する第４の工程と、
前記第２の層間絶縁膜に、下端が前記金属膜と接続された第３のプラグを形成する第５の工程と、
前記第２の層間絶縁膜の上に、前記第３のプラグの上端と接続された配線層を形成する第６の工程とを備え、
前記第１の導電性水素透過防止膜は、前記第３のプラグが形成される開口部から侵入してくる水素の前記半導体能動素子への到達を一部許容する膜厚を有し、前記第１の導電性水素透過防止膜の膜厚と前記第２の導電性水素透過防止膜の膜厚とは、協同して前記第３のプラグが形成される開口部から侵入してくる水素が前記容量絶縁膜に至ることを防止するように設定されていることを特徴とする半導体装置の製造方法。
【請求項１１】
前記第３の工程と前記第４の工程との間に、前記容量素子を覆う容量素子被覆水素透過防止膜を形成する工程をさらに備え、
前記第４の工程は、前記第２の層間絶縁膜を、前記金属膜、前記容量素子被覆水素透過防止膜及び前記層間膜被覆水素透過防止膜の上に堆積する工程を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタ等の半導体能動素子と、強誘電体材料又は高誘電率材料からなる容量絶縁膜を有する容量素子とを備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、デジタル技術の進展に伴って、大容量のデータを高速に処理したり又は保存したりする傾向が高まっているので、電子機器に使用される半導体装置の高集積化及び高性能化が要求されている。
【０００３】
そこで、半導体記憶装置（ＤＲＡＭ）の高集積化を実現するために、これを構成する容量素子の容量絶縁膜としては、従来のシリコン酸化膜又はシリコン窒化膜に代えて、高誘電率膜を用いる技術が広く研究開発されている。また、従来にない低電圧で且つ高速での書き込み動作及び読み出し動作が可能な不揮発性ＲＡＭを実現するために、容量絶縁膜として、自発分極特性を有する強誘電体膜を用いる技術も盛んに研究開発されている。
【０００４】
一般に、高誘電率膜又は強誘電体膜の材料としては、チタン酸バリウムストロンチウム、五酸化タンタル、チタン酸ジルコン酸鉛又はタンタル酸ビスマスストロンチウム等の絶縁性金属酸化物が広く用いられる。
【０００５】
しかしながら、これらの絶縁性金属酸化物は、水素を含む雰囲気中における熱処理により容易に還元されて、リーク電流の増加、比誘電率の減少又は残留分極値の減少等の容量素子特性の劣化を引き起こす。
【０００６】
従って、絶縁性金属酸化物を用いる容量素子を半導体集積回路上に集積化する場合には、半導体集積回路の製造工程において必須である、水素を含む雰囲気中での熱処理を行なう際に、水素が絶縁性金属酸化物よりなる容量絶縁膜に至る事態を防止する必要がある。そこで、容量素子を水素透過防止層によって被覆する技術が知られている。
【０００７】
以下、従来の半導体装置について図２１を参照しながら説明する。図２１は従来の半導体装置の断面構造を示している。
【０００８】
図２１に示すように、半導体基板１０の上にゲート絶縁膜１１を介してゲート電極１２が形成されていると共に、半導体基板１０の表面部に第１の不純物拡散層１３及び第２の不純物拡散層１４が形成されており、これらゲート絶縁膜１１、ゲート電極１２、第１の不純物拡散層１３及び第２の不純物拡散層１４は半導体能動素子としての電界効果型トランジスタ１５を構成している。
【０００９】
半導体基板１０の上には、電界効果型トランジスタ１５を覆うように第１の層間絶縁膜１６が形成されており、該第１の層間絶縁膜１６には、下端が第１の不純物拡散層１３に接続された第１の導電性プラグ１７と、下端が第２の不純物拡散層１４に接続された第２の導電性プラグ１８の下部とが埋め込まれている。
【００１０】
第１の層間絶縁膜１６の上には、第１の導電性プラグ１７の上端に接続された容量下部電極２１と、容量絶縁膜２２と、容量上部電極２３とが順次形成されており、これら容量下部電極２１、容量絶縁膜２２及び容量上部電極２３は容量素子２４を構成している。また、容量素子２４を覆うように水素透過防止膜２６が形成されている。
【００１１】
第１の層間絶縁膜１６及び絶縁性水素透過防止膜２６の上には第２の層間絶縁膜２８が形成されており、該第２の層間絶縁膜２８には第２の導電性プラグ１８の上部が埋め込まれている。
【００１２】
第２の層間絶縁膜２８の上には、第２の導電性プラグ１８の上端に接続された配線層２９が形成されている。
【００１３】
以下、従来の半導体装置の製造方法について、図２２(a) 〜(d) 及び図２３(a) 〜(c) を参照しながら説明する。
【００１４】
まず、図２２(a) に示すように、半導体基板１０に、電界効果型トランジスタ１５を構成する、ゲート絶縁膜１１、ゲート電極１２、第１の不純物拡散層１３及び第２の不純物拡散層１０を形成した後、半導体基板１０の上に電界効果型トランジスタ１５を覆うように第１の層間絶縁膜１６を堆積する。
【００１５】
次に、図２２(b) に示すように、第１の層間絶縁膜１６の所定領域に、下端が第１の不純物拡散層１３に至る開口部を形成した後、該開口部にタングステン膜を埋め込んで第１の導電性プラグ１７を形成する。
【００１６】
次に、図２２(c) に示すように、第１の導電性プラグ１７の上に、容量下部電極２１、容量絶縁膜２２及び容量上部電極２３を順次形成した後、酸素雰囲気中において熱処理を行なうことにより、容量絶縁膜２２を結晶化させて容量素子２４を形成する。
【００１７】
次に、図２２(d) に示すように、容量素子２４を覆う水素透過防止膜２６を形成した後、第１の層間絶縁膜１６及び水素透過防止膜２６の上に第２の層間絶縁膜２８を形成する。
【００１８】
次に、図２３(a) に示すように、第２の層間絶縁膜２８及び第１の層間絶縁膜１６の所定領域に、下端が第２の不純物拡散層１４に至る開口部１８ａを形成した後、図２３(b) に示すように、開口部１８ａにタングステン膜を埋め込んで第２の導電性プラグ１８を形成する。
【００１９】
次に、図２３(c) に示すように、第２の層間絶縁膜２８の上に、第２の導電性プラグ１８の上端に接続された配線層２９を形成すると、従来の半導体装置が得られる。
【００２０】
ところで、通常、第１の導電性プラグ１７又は第２の導電性プラグ１８が埋め込まれる開口部は、開口サイズに比べて深さが大きい形状、つまりアスペクト比の高い形状を有している。そして、アスペクト比が高い開口部に導電性プラグを埋め込む場合、通常、ＣＶＤ法によりタングステン膜を開口部に充填するが、ＣＶＤ法によるタングステン膜の堆積工程は、六フッ化タングステンを水素によって還元しながら堆積する方法、つまり高濃度の水素雰囲気中での処理を必要とする。
【００２１】
このため、第２の導電性プラグ１８を形成するための水素雰囲気中での処理工程において、雰囲気中の水素は第２の層間絶縁膜２８の内部に侵入する。しかし、容量素子２４を覆うように水素透過防止層２６が形成されているため、第２の層間絶縁膜２８の内部に侵入した水素は水素透過防止層２６によって容量素子２４への到達が防止される。
【００２２】
【発明が解決しようとする課題】
ところで、開口部１８ａにタングステン膜を埋め込んで第２の導電性プラグ１８を形成するための水素雰囲気中の処理工程において、水素が容量素子２４に向かう経路は、第２の層間絶縁膜２８の内部を拡散するものに限られない。
【００２３】
以下、水素が容量素子２４に向かう経路について図２４を参照しながら説明する。
【００２４】
図２４は、図２３(a) 及び(b) に示す工程、つまり、容量素子２４を形成した後に開口部１８ａにタングステン膜を埋め込むための水素雰囲気中での処理工程における水素の主たる侵入経路及び拡散経路を示している。
【００２５】
まず、水素の侵入経路としては、第２の層間絶縁膜２８の上面から第２の層間絶縁膜２８の内部に侵入する経路Ａと、第２の導電性プラグ１８が形成される開口部１８ａから第２の層間絶縁膜２８の内部に侵入する経路Ｂと、第２の導電性プラグ１８が形成される開口部１８ａから第１の層間絶縁膜１６の内部に侵入する経路Ｃとの３つの経路が存在する。
【００２６】
次に、第１又は第２の層間絶縁膜の内部に侵入した水素の拡散経路としては、経路Ａ又は経路Ｂを経て第２の層間絶縁膜２８に侵入した水素が、そのまま第２の層間絶縁膜２８の内部を拡散して容量素子２４の上方に至る経路Ｄと、同じく経路Ａ又は経路Ｂを経て第２の層間絶縁膜２８に侵入した水素が、第１の層間絶縁膜１６に拡散した後、第１の層間絶縁膜１６の内部を拡散して容量素子２４の下方に至る経路Ｅと、経路Ｃを経て第１の層間絶縁膜１６に侵入した水素が、そのまま第１の層間絶縁膜１６の内部を拡散して容量素子２４の下方に至る経路Ｆとの３つの経路がある。
【００２７】
前述の３つの水素拡散経路のうち、経路Ｄを経て容量素子２４の上方に至る水素については、容量素子２４の上に水素透過防止層２６が形成されているため、容量素子２４の内部に至ることは防止される。
【００２８】
しかしながら、経路Ｅ又は経路Ｆを経て容量素子２４の下方に至る水素については、容量素子２４の下方には水素透過防止層が形成されていないため、容量素子２４の内部に容易に至る。
【００２９】
その結果、容量絶縁膜２２が還元されてしまって、容量素子２４の特性が劣化するという問題点を有している。
【００３０】
前記に鑑み、本発明は、水素が第１及び第２の層間絶縁膜に形成される導電性プラグ用開口部から第１の層間絶縁膜の内部を拡散して容量素子の下方に至る事態を防止して、容量素子の特性の劣化を防止することを目的とする。
【００３１】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置は、第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に設けられ、容量下部電極、容量絶縁膜及び容量上部電極からなる容量素子と、第１の層間絶縁膜及び容量素子の上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に設けられた配線層と、第１の層間絶縁膜に設けられ、第１の不純物拡散層と容量素子とを接続する第１のプラグと、  第１の層間絶縁膜に設けられ、下端が第２の不純物拡散層に接続された第２のプラグと、第２の層間絶縁膜に設けられ、上端が配線層に接続された第３のプラグと、第２のプラグと第３のプラグとの間に設けられた導電性水素透過防止膜とを備えている。
【００３２】
第１の半導体装置によると、第２のプラグと第３のプラグとの間に導電性水素透過防止膜が設けられているため、第３のプラグが形成される開口部から第２のプラグの内部に向かう水素の侵入経路が遮断される。このため、水素が、第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態を防止できるので、容量素子の特性の劣化を防止することができる。
【００３３】
第１の半導体装置は、容量素子を覆う容量素子被覆水素透過防止膜をさらに備えていることが好ましい。
【００３４】
このようにすると、水素が、第３のプラグが形成される開口部から第２の層間絶縁膜の内部を拡散して容量素子の上方に至り、その後、容量素子の内部に至る事態を防止することができる。
【００３５】
第１の半導体装置は、容量素子を覆う容量素子被覆水素透過防止膜と共に、第１の層間絶縁膜と第２の層間絶縁膜との間に設けられた層間膜被覆水素透過防止膜を備えていることが好ましい。
【００３６】
このようにすると、水素が容量素子の上方から容量素子の内部に至る事態を防止できると共に、水素が、第３のプラグが形成される開口部から、第２の層間絶縁膜の内部及び第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態をも防止することができる。従って、水素が容量素子の内部に至る事態をほぼ完全に防止することができる。
【００３７】
第１の半導体装置が、容量素子被覆水素透過防止膜及び層間膜被覆水素透過防止膜を備えている場合、容量素子被覆水素透過防止膜と層間膜被覆水素透過防止膜とは同じ工程で形成してもよい。
【００３８】
第１の半導体装置が、容量素子被覆水素透過防止膜及び層間膜被覆水素透過防止膜を備えている場合、容量素子被覆水素透過防止膜と層間膜被覆水素透過防止膜とは異なる工程で形成してもよい。この場合には、容量素子被覆水素透過防止膜の周縁部は層間膜被覆水素透過防止膜の上に位置していることが好ましい。
【００３９】
第１の半導体装置は、第１の層間絶縁膜と第２の層間絶縁膜との間に設けられた層間膜被覆水素透過防止膜をさらに備えていることが好ましい。
【００４０】
このようにすると、水素が、第３のプラグが形成される開口部から、第２の層間絶縁膜の内部及び第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態を防止することができる。
【００４１】
第１の半導体装置は、導電性水素透過防止膜の上に設けられ、容量下部電極と同じ工程で形成された金属膜と、第１の層間絶縁膜と容量下部電極との間に設けられ、導電性の水素透過防止膜と同じ工程で形成された導電膜とをさらに備えていることが好ましい。
【００４２】
このようにすると、上層の金属膜と下層の導電性水素透過防止膜とからなる積層膜と、上層の容量下部電極と下層の導電膜とからなる積層膜とを、同じ工程で形成することができるので、工程数の低減を図ることができる。
【００４３】
本発明に係る第２の半導体装置は、第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に設けられ、容量下部電極、容量絶縁膜及び容量上部電極からなる容量素子と、第１の層間絶縁膜及び容量素子の上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に設けられた配線層と、第１の層間絶縁膜に設けられ、第１の不純物拡散層と容量素子とを接続する第１のプラグと、第１の層間絶縁膜に設けられ、下端が第２の不純物拡散層に接続された第２のプラグと、第２の層間絶縁膜に設けられ、上端が配線層に接続された第３のプラグと、第２のプラグと第３のプラグとの間に設けられた第１の導電性水素透過防止膜と、第１の層間絶縁膜と容量素子との間に設けられた第２の導電性水素透過防止膜とを備え、第１の導電性水素透過防止膜と第２の導電性水素透過防止膜とは、協同して第３のプラグが形成される開口部から進入している水素が容量絶縁膜に至ることを防止する。
【００４４】
第２の半導体装置によると、第１の導電性水素透過防止膜が、水素が第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散して容量素子の下方に至る事態を許容したとしても、第２の導電性水素透過防止膜は、容量素子の下方に至った水素が容量素子の内部に侵入する事態を防止する。
【００４５】
第２の半導体装置において、第１の導電性水素透過防止膜は、第３のプラグが形成される開口部から進入してくる水素の半導体能動素子への到達を許容することが好ましい。
【００４６】
このようにすると、第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散する水素により、半導体能動素子の特性を回復することができる。
【００４７】
本発明に係る第１の半導体装置の製造方法は、第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように第１の層間絶縁膜を堆積する第１の工程と、第１の層間絶縁膜に、下端が第１の不純物拡散層に接続された第１のプラグと、下端が第２の不純物拡散層に接続された第２のプラグとを形成する第２の工程と、第１のプラグの上に容量下部電極、容量絶縁膜及び容量上部電極を順次形成して、容量下部電極、容量絶縁膜及び容量上部電極からなる容量素子を形成すると共に、第１の層間絶縁膜の上に、第２のプラグの上端と接続された第１の導電性水素透過防止膜を形成する第３の工程と、第１の層間絶縁膜の上に、容量素子及び第１の導電性水素透過防止膜を覆う第２の層間絶縁膜を堆積する第４の工程と、第２の層間絶縁膜に、下端が第１の導電性水素透過防止膜と接続された第３のプラグを形成する第５の工程と、第２の層間絶縁膜の上に、第３のプラグの上端と接続された配線層を形成する第６の工程とを備えている。
【００４８】
第１の半導体装置の製造方法によると、水素が、第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態を防止できるので、容量素子の特性の劣化を防止することができる。
【００４９】
第１の半導体装置の製造方法は、第３の工程と第４の工程との間に、容量素子を覆う容量素子被覆水素透過防止膜を形成する工程をさらに備え、第４の工程は、第２の層間絶縁膜を第１の導電性水素透過防止膜及び容量素子被覆水素透過防止膜を覆うように堆積する工程を含むことが好ましい。
【００５０】
このようにすると、水素が、第３のプラグが形成される開口部から第２の層間絶縁膜の内部を拡散して容量素子の上方に至り、その後、容量素子の内部に至る事態を防止することができる。
【００５１】
第１の半導体装置の製造方法は、第３の工程と第４の工程との間に、容量素子、第１の導電性水素透過防止膜及び第１の層間絶縁膜を覆う絶縁性水素透過防止膜を形成する工程をさらに備え、第４の工程は、第２の層間絶縁膜を絶縁性水素透過防止膜の上に堆積する工程を含むことが好ましい。
【００５２】
このようにすると、水素が、第３のプラグが形成される開口部から第２の層間絶縁膜の内部を拡散して容量素子の上方に至り、その後、容量素子の内部に至る事態と、水素が、第３のプラグが形成される開口部から、第２の層間絶縁膜の内部及び第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態とを防止することができる。従って、水素が容量素子の内部に至る事態をほぼ完全に防止することができる。
【００５３】
本発明に係る第２の半導体装置の製造方法は、第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように第１の層間絶縁膜を堆積する第１の工程と、第１の層間絶縁膜に、下端が第１の不純物拡散層に接続された第１のプラグと、下端が第２の不純物拡散層に接続された第２のプラグとを形成する第２の工程と、第１のプラグの上に容量下部電極を形成すると共に、第２のプラグの上に第１の導電性水素透過防止膜を形成する第３の工程と、第１の層間絶縁膜の上に全面に亘って層間膜被覆水素透過防止膜を堆積する第４の工程と、層間膜被覆水素透過防止膜を平坦化して、容量下部電極及び第１の導電性水素透過防止膜を露出させる第５の工程と、容量下部電極の上に容量絶縁膜及び容量上部電極を形成して、容量下部電極、容量絶縁膜及び容量上部電極よりなる容量素子を形成する第６の工程と、第１の導電性水素透過防止膜、容量素子及び層間膜被覆水素透過防止膜の上に第２の層間絶縁膜を堆積する第７の工程と、第２の層間絶縁膜に、下端が第１の導電性水素透過防止膜と接続された第３のプラグを形成する第８の工程と、第２の層間絶縁膜の上に、第３のプラグの上端と接続された配線層を形成する第９の工程とを備えている。
【００５４】
第２の半導体装置の製造方法によると、水素が、第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態と、水素が、第３のプラグが形成される開口部から第２の層間絶縁膜の内部及び第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態とを防止できるので、容量素子の特性の劣化を防止することができる。
【００５５】
第２の半導体装置の製造方法は、第６の工程と第７の工程との間に、容量素子を覆う容量素子被覆水素透過防止膜を形成する工程をさらに備え、第７の工程は、第２の層間絶縁膜を、第１の導電性水素透過防止膜、容量素子被覆水素透過防止膜及び層間膜被覆水素透過防止膜の上に堆積する工程を含むことが好ましい。
【００５６】
このようにすると、水素が、第３のプラグが形成される開口部から第２の層間絶縁膜の内部を拡散して容量素子の上方に至り、その後、容量素子の内部に至る事態をも防止することができるので、水素が容量素子の内部に至る事態をほぼ完全に防止することができる。
【００５７】
本発明に係る第３の半導体装置の製造方法は、第１の不純物拡散層及び第２の不純物拡散層を有する半導体能動素子を覆うように第１の層間絶縁膜を堆積する第１の工程と、第１の層間絶縁膜の上に全面に亘って層間膜被覆水素透過防止膜を堆積する工程と、第１の層間絶縁膜及び層間膜被覆水素透過防止膜に、下端が第１の不純物拡散層に接続された第１のプラグと、下端が第２の不純物拡散層に接続された第２のプラグとを形成する第２の工程と、第１のプラグの上に容量下部電極、容量絶縁膜及び容量上部電極を順次形成して容量下部電極、容量絶縁膜及び容量上部電極からなる容量素子を形成すると共に、第２のプラグの上に第１の導電性水素透過防止膜を形成する第３の工程と、層間膜被覆水素透過防止膜、容量素子及び第１の導電性水素透過防止膜の上に第２の層間絶縁膜を堆積する第４の工程と、第２の層間絶縁膜に、下端が第１の導電性水素透過防止膜と接続された第３のプラグを形成する第５の工程と、第２の層間絶縁膜の上に、第３のプラグの上端と接続された配線層を形成する第６の工程とを備えている。
【００５８】
第３の半導体装置の製造方法によると、水素が、第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態と、水素が、第３のプラグが形成される開口部から第２の層間絶縁膜の内部及び第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態とを防止できるので、容量素子の特性の劣化を防止することができる。
【００５９】
第３の半導体装置の製造方法は、第３の工程と第４の工程との間に、容量素子を覆う容量素子被覆水素透過防止膜を形成する工程をさらに備え、第４の工程は、第２の層間絶縁膜を、第１の導電性水素透過防止膜、容量素子被覆水素透過防止膜及び層間膜被覆水素透過防止膜の上に堆積する工程を含むことが好ましい。
【００６０】
このようにすると、水素が、第３のプラグが形成される開口部から第２の層間絶縁膜の内部を拡散して容量素子の上方に至り、その後、容量素子の内部に至る事態をも防止することができるので、水素が容量素子の内部に至る事態をほぼ完全に防止することができる。
【００６１】
第１、第２又は第３の半導体装置の製造方法において、第１の導電性水素透過防止膜を形成する工程は、第１の導電性水素透過防止膜の上に金属膜を容量下部電極と同じ工程で形成する工程を含み、容量下部電極を形成する工程は、第１のプラグと容量下部電極との間に第２の導電性水素透過防止膜を第１の導電性水素透過防止膜と同じ工程で形成する工程を含むことが好ましい。
【００６２】
このようにすると、上層の金属膜と下層の導電性水素透過防止膜とからなる積層膜と、上層の容量下部電極と下層の導電膜とからなる積層膜とを、同じ工程で形成することができるので、工程数の低減を図ることができる。
【００６３】
第１、第２又は第３の半導体装置の製造方法において、第１の導電性水素透過防止膜の上に金属膜を形成すると共に、第１のプラグと容量下部電極との間に第２の導電性水素透過防止膜を形成する場合には、第１の導電性水素透過防止膜と第２の導電性水素透過防止膜とは、協同して第３のプラグが形成される開口部から進入している水素が容量絶縁膜に至ることを防止することが好ましい。
【００６４】
このようにすると、第１の導電性水素透過防止膜が、水素が第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散して容量素子の下方に至る事態を許容したとしても、第２の導電性水素透過防止膜は、容量素子の下方に至った水素が容量素子の内部に侵入する事態を防止する。
【００６５】
この場合、第１の導電性水素透過防止膜は、第３のプラグが形成される開口部から進入してくる水素の半導体能動素子への到達を許容することが好ましい。
【００６６】
このようにすると、第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散する水素により、半導体能動素子の特性を回復することができる。
【００６７】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について図１を参照しながら説明する。図１は第１の実施形態に係る半導体装置の断面構造を示している。
【００６８】
図１に示すように、半導体基板１００の上にゲート絶縁膜１０１を介してゲート電極１０２が形成されていると共に、半導体基板１００の表面部に第１の不純物拡散層１０３及び第２の不純物拡散層１０４が形成されており、これらゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４は半導体能動素子としての電界効果型トランジスタ１０５を構成している。
【００６９】
半導体基板１００の上には、電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６が形成されており、該第１の層間絶縁膜１０６には、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とが埋め込まれている。
【００７０】
第１の層間絶縁膜１０６の上における第１の導電性プラグ１０７の上側部分には、白金よりなる容量下部電極１１１と、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9（２≧Ｘ≧０）よりなる容量絶縁膜１１２と、白金よりなる容量上部電極１１３とが順次形成されており、これら容量下部電極１１１、容量絶縁膜１１２及び容量上部電極１１３は容量素子１１４を構成している。また、第１の層間絶縁膜１０６の上における第２の導電性プラグ１０８の上側部分には、窒化チタンアルミニウムよりなる導電性水素透過防止膜１１５が形成されている。
【００７１】
容量素子１１４、導電性水素透過防止膜１１５及び第１の層間絶縁膜１０６を覆うように酸化アルミニウムよりなる絶縁性水素透過防止膜１１６が形成されている。尚、絶縁性水素透過防止膜１１６における容量素子１１４を覆っている部分は容量素子被覆水素透過防止膜を構成していると共に、絶縁性水素透過防止膜１１６における第１の層間絶縁膜１０６を覆っている部分は層間膜被覆水素透過防止膜を構成している。
【００７２】
絶縁性水素透過防止膜１１６の上にはシリコン酸化膜よりなる第２の層間絶縁膜１１８が形成されており、第２の層間絶縁膜１１８には、下端が導電性水素透過防止膜１１５に接続された第３の導電性プラグ１１９が埋め込まれている。尚、第３の導電性プラグ１１９の下端部は絶縁性水素透過防止膜１１６を貫通して導電性水素透過防止膜１１５に接続されている。
【００７３】
第２の層間絶縁膜１１８の上には、第３の導電性プラグ１１９の上端に接続された配線層１２０が形成されている。
【００７４】
以下、第１の実施形態に係る半導体装置の製造方法について、図２(a) 〜(d) 及び図３(a) 〜(d) を参照しながら説明する。
【００７５】
まず、図２(a) に示すように、周知の方法により、半導体基板１００に、電界効果型トランジスタ１０５を構成する、ゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４を形成した後、例えばＣＶＤ法により、半導体基板１００の上に電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６を堆積する。
【００７６】
次に、例えばＲＩＥ（Reactive Ion Etching）法により、第１の層間絶縁膜１０６の所定領域に、下端が第１の不純物拡散層１０３に至る開口部と、下端が第２の不純物拡散層１０４に至る開口部とを形成した後、例えばＣＶＤ法及びＣＭＰ法により、これらの開口部にタングステン膜を埋め込むことにより、図２(b) に示すように、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とを形成する。
【００７７】
次に、図２(c) に示すように、第１の導電性プラグ１０７の上に、白金よりなる容量下部電極１１１、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9 （２≧Ｘ≧０）よりなる容量絶縁膜１１２、及び白金よりなる容量上部電極１１３を順次形成する。
【００７８】
次に、例えばスパッタリング法により、第１の層間絶縁膜１０６、容量上部電極１１３及び第２の導電性プラグ１０８の上に全面に亘って窒化チタンアルミニウム膜を堆積した後、例えばＲＩＥ法により窒化チタンアルミニウム膜をパターニングして、図２(d) に示すように、第２の導電性プラグ１０８の上に導電性水素透過防止膜１１５を形成する。その後、酸素雰囲気中において熱処理を行なうことにより、容量絶縁膜１１２を結晶化させて容量素子１１４を形成する。
【００７９】
次に、図３(a) に示すように、例えばスパッタリング法又はＣＶＤ法により、第１の層間絶縁膜１０６、容量素子１１４及び導電性水素透過防止膜１１５の上に全面に亘って、酸化アルミニウムよりなる絶縁性水素透過防止膜１１６とシリコン酸化膜よりなる第２の層間絶縁膜１１８とを順次堆積する。
【００８０】
次に、図３(b) に示すように、例えばＲＩＥ法により、絶縁性水素透過防止膜１１６及び第２の層間絶縁膜１１８の所定領域に、下端が導電性水素透過防止膜１１５に至る開口部１１９ａを形成する。
【００８１】
次に、例えばＣＶＤ法により、第２の層間絶縁膜１１８の上にタングステン膜を開口部１１９ａが充填されるように堆積した後、例えばＣＭＰ法により、タングステン膜における第２の層間絶縁膜１１８の上に露出している部分を除去して、図３(c) に示すように、下端が導電性水素透過防止膜１１５に接続する第３の導電性プラグ１１９を形成する。
【００８２】
次に、図３(d) に示すように、第２の層間絶縁膜１１８の上に、第３の導電性プラグ１１９の上端に接続する配線層１２０を形成すると、第１の実施形態に係る半導体装置が得られる。
【００８３】
以下、第１の実施形態に係る半導体装置及びその製造方法の効果について、図４を参照しながら説明する。
【００８４】
図４は、図３(b) 及び(c) に示す工程、つまり、容量素子１１４を形成した後に開口部１１９ａにタングステン膜を埋め込むための水素雰囲気中での処理工程における水素の主たる侵入経路及び拡散経路を示している。
【００８５】
まず、水素の侵入経路としては、従来の半導体装置及びその製造方法と同様、第２の層間絶縁膜１１８の上面から第２の層間絶縁膜１１８の内部に侵入する経路Ａと、第３の導電性プラグ１１９が形成される開口部１１９ａから第２の層間絶縁膜１１８の内部に侵入する経路Ｂとが存在する。
【００８６】
従来においては、経路Ａ及び経路Ｂに加えて、第２の導電性プラグ１０８が形成される開口部から第１の層間絶縁膜１０６の内部に侵入する経路Ｃ（図２４を参照）が存在していた。
【００８７】
しかしながら、第１の実施形態においては、第２の導電性プラグ１０８の上に導電性水素透過防止膜１１５が形成されているため、第３の導電性プラグ１１９が形成される開口部１１９ａから第２の導電性プラグ１０８の内部への水素の侵入経路Ｇは遮断される。
【００８８】
従って、第１の実施形態によると、第２の導電性プラグ１０８が形成されている開口部から第１の層間絶縁膜１０６に水素が侵入する経路Ｃ（図２４を参照）は存在しない。
【００８９】
次に、第２の層間絶縁膜１１８の内部に侵入した水素の拡散経路としては、従来と同様、経路Ａ又は経路Ｂを経て第２の層間絶縁膜１１８に侵入した水素が、そのまま第２の層間絶縁膜１１８の内部を拡散して容量素子１１４の上方に至る経路Ｄが存在する。
【００９０】
しかしながら、容量素子１１４の上方には、絶縁性水素透過防止膜（容量素子被覆水素透過防止膜）１１６が形成されているため、経路Ｄを通って拡散する水素が容量素子１１４の内部に至ることはない。
【００９１】
従来においては、経路Ｄに加えて、第２の層間絶縁膜１１８に侵入した水素が第１の層間絶縁膜１０６に拡散した後、第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｅ（図２４を参照）と、第１の層間絶縁膜１０６に侵入した水素がそのまま第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｆ（図２４を参照）とが存在していたため、水素が容量素子１１４の下方から容量素子１１４の内部に到達して、容量素子特性が劣化するという問題を有していた。
【００９２】
しかしながら、第１の実施形態においては、第１の層間絶縁膜１０６の上に絶縁性水素透過防止膜（層間膜被覆水素透過防止膜）１１６が形成されているため、第２の層間絶縁膜１１８に侵入した水素が第１の層間絶縁膜１０６に拡散する経路Ｈは遮断されると共に、第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｅ（図２４を参照）は存在しない。
【００９３】
また、第２の導電性プラグ１０８が形成されている開口部から第１の層間絶縁膜１０６へ水素が侵入しないため、第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｆ（図２４を参照）も存在しない。
【００９４】
従って、水素が容量素子１１４の下方から容量素子１１４の内部に至る事態が防止されるので、水素による容量素子の特性劣化が防止されて、優れた特性を有する半導体装置が得られる。
【００９５】
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例に係る半導体装置について図５を参照しながら説明する。図５は第１の実施形態の第１変形例に係る半導体装置の断面構造を示している。
【００９６】
図５に示すように、半導体基板１００の上にゲート絶縁膜１０１を介してゲート電極１０２が形成されていると共に、半導体基板１００の表面部に第１の不純物拡散層１０３及び第２の不純物拡散層１０４が形成されており、これらゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４は半導体能動素子としての電界効果型トランジスタ１０５を構成している。
【００９７】
半導体基板１００の上には、電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６が形成されており、該第１の層間絶縁膜１０６には、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とが埋め込まれている。
【００９８】
第１の層間絶縁膜１０６の上における第１の導電性プラグ１０７の上側部分には、白金よりなる容量下部電極１１１と、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9（２≧Ｘ≧０）よりなる容量絶縁膜１１２と、白金よりなる容量上部電極１１３とが順次形成されており、これら容量下部電極１１１、容量絶縁膜１１２及び容量上部電極１１３は容量素子１１４を構成している。また、第１の層間絶縁膜１０６の上における第２の導電性プラグ１０８の上側部分には、窒化チタンアルミニウムよりなる導電性水素透過防止膜１１５が形成されている。
【００９９】
そして、第１の層間絶縁膜１０６の上における導電性水素透過防止膜１１５及び容量下部電極１１１により覆われていない領域の上にはシリコン窒化膜よりなる層間膜被覆水素透過防止膜１１６Ａが形成されていると共に、第１の層間絶縁膜１０６の上には容量素子１１４を覆うように酸化アルミニウムよりなる容量素子被覆水素透過防止膜１１７が形成されている。
【０１００】
導電性水素透過防止膜１１５及び容量素子被覆水素透過防止膜１１７の上にはシリコン酸化膜よりなる第２の層間絶縁膜１１８が形成されており、第２の層間絶縁膜１１８には、下端が導電性水素透過防止膜１１５に接続された第３の導電性プラグ１１９が埋め込まれている。
【０１０１】
第２の層間絶縁膜１１８の上には、第３の導電性プラグ１１９の上端に接続された配線層１２０が形成されている。
【０１０２】
以下、第１の実施形態の第１変形例に係る半導体装置の製造方法について、図６(a) 〜(d) 、図７(a) 〜(d) 及び図８(a) 〜(d) を参照しながら説明する。
【０１０３】
まず、図６(a) に示すように、周知の方法により、半導体基板１００に、電界効果型トランジスタ１０５を構成する、ゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４を形成した後、例えばＣＶＤ法により、半導体基板１００の上に電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６を堆積する。
【０１０４】
次に、例えばＲＩＥ法により、第１の層間絶縁膜１０６の所定領域に、下端が第１の不純物拡散層１０３に至る開口部と、下端が第２の不純物拡散層１０４に至る開口部とを形成した後、これらの開口部にタングステン膜を埋め込むことにより、図６(b) に示すように、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とを形成する。
【０１０５】
次に、図６(c) に示すように、例えばスパッタリング法及びＲＩＥ法により、第１の導電性プラグ１０７の上に白金よりなる容量下部電極１１１を形成する。
【０１０６】
次に、例えばスパッタリング法により、第１の層間絶縁膜１０６、容量下部電極１１１及び第２の導電性プラグ１０８の上に全面に亘って窒化チタンアルミニウム膜を堆積した後、例えばＲＩＥ法により窒化チタンアルミニウム膜をパターニングして、図６(d) に示すように、第２の導電性プラグ１０８の上に導電性水素透過防止膜１１５を形成する。尚、容量下部電極１１１と導電性水素透過防止膜１１５とはいずれを先に形成してもよい。
【０１０７】
次に、図７(a) に示すように、例えばＣＶＤ法により、第１の層間絶縁膜１０６、容量下部電極１１１及び導電性水素透過防止膜１１５の上に全面に亘って、シリコン窒化膜よりなる層間膜被覆水素透過防止膜１１６Ａを堆積した後、図７(b) に示すように、例えばＣＭＰ法又はＲＩＥ法により、層間膜被覆水素透過防止膜１１６Ａを平坦化して、容量下部電極１１１及び導電性水素透過防止膜１１５を露出させる。
【０１０８】
次に、図７(c) に示すように、容量下部電極１１１の上にＳｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9 （２≧Ｘ≧０）よりなる容量絶縁膜１１２及び白金よりなる容量上部電極１１３を順次形成した後、酸素雰囲気中において熱処理を行なうことにより、容量絶縁膜１１２を結晶化させ容量素子１１４を形成する。
【０１０９】
次に、図７(d) に示すように、導電性水素透過防止膜１１５、層間膜被覆水素透過防止膜１１６Ａ及び容量素子１１４の上に全面に亘って酸化アルミニウム膜を堆積した後、例えばＲＩＥ法により、酸化アルミニウム膜をパターニングして、容量素子１１４を覆う容量素子被覆水素透過防止膜１１７を形成する。
【０１１０】
次に、図８(a) に示すように、例えばＣＶＤ法により、導電性水素透過防止膜１１５、層間膜被覆水素透過防止膜１１６Ａ及び容量素子被覆水素透過防止膜１１７の上に全面に亘って、シリコン酸化膜よりなる第２の層間絶縁膜１１８を堆積する。
【０１１１】
次に、図８(b) に示すように、例えばＲＩＥ法により、第２の層間絶縁膜１１８の所定領域に、下端が導電性水素透過防止膜１１５に至る開口部１１９ａを形成する。
【０１１２】
次に、例えばＣＶＤ法により、第２の層間絶縁膜１１８の上にタングステン膜を開口部１１９ａが充填されるように堆積した後、例えばＣＭＰ法により、タングステン膜における第２の層間絶縁膜１１８の上に露出している部分を除去して、図８(c) に示すように、下端が導電性水素透過防止膜１１５に接続する第３の導電性プラグ１１９を形成する。
【０１１３】
次に、図８(d) に示すように、第２の層間絶縁膜１１８の上に、第３の導電性プラグ１１９の上端に接続する配線層１２０を形成すると、第１の実施形態の第１変形例に係る半導体装置が得られる。
【０１１４】
第１の実施形態においては、絶縁性水素透過防止膜１１６が層間膜被覆水素透過防止膜及び容量素子被覆水素透過防止膜を兼ねていたが、つまり層間膜被覆水素透過防止膜と容量素子被覆水素透過防止膜とが同一の工程により形成されていたが、第１の実施形態の第１変形例においては、層間膜被覆水素透過防止膜１１６Ａと容量素子被覆水素透過防止膜１１７とは異なる工程により形成されている。
【０１１５】
第１の実施形態の第１変形例においては、第２の導電性プラグ１０８と第３の導電性プラグ１１９との間に導電性水素透過防止膜１１５が設けられ、第１の層間絶縁膜１０６の上に層間膜被覆水素透過防止膜１１６Ａが設けられ、容量素子を覆うように容量素子被覆水素透過防止膜１１７が設けられているため、第１の実施形態と同様、水素が容量素子１１４の下方から容量素子１１４の内部に至る事態が防止されるので、水素による容量素子の特性劣化が防止されて、優れた特性を有する半導体装置が得られる。
【０１１６】
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例に係る半導体装置について図９を参照しながら説明する。図９は第１の実施形態の第２変形例に係る半導体装置の断面構造を示している。
【０１１７】
図９に示すように、半導体基板１００の上にゲート絶縁膜１０１を介してゲート電極１０２が形成されていると共に、半導体基板１００の表面部に第１の不純物拡散層１０３及び第２の不純物拡散層１０４が形成されており、これらゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４は半導体能動素子としての電界効果型トランジスタ１０５を構成している。
【０１１８】
半導体基板１００の上には、電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６が形成されていると共に、第１の層間絶縁膜の上にはシリコン窒化膜よりなる層間膜被覆水素透過防止膜１１６Ａが形成されている。
【０１１９】
第１の層間絶縁膜１０６及び層間膜被覆水素透過防止膜１１６Ａには、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とが埋め込まれている。
【０１２０】
層間膜被覆水素透過防止膜１１６Ａの上における第１の導電性プラグ１０７の上側部分には、白金よりなる容量下部電極１１１と、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9（２≧Ｘ≧０）よりなる容量絶縁膜１１２と、白金よりなる容量上部電極１１３とが順次形成されており、これら容量下部電極１１１、容量絶縁膜１１２及び容量上部電極１１３は容量素子１１４を構成している。また、層間膜被覆水素透過防止膜１１６Ａの上における第２の導電性プラグ１０８の上側部分には、窒化チタンアルミニウムよりなる導電性水素透過防止膜１１５が形成されている。
【０１２１】
そして、層間膜被覆水素透過防止膜１１６Ａの上には容量素子１１４を覆うように酸化アルミニウムよりなる容量素子被覆水素透過防止膜１１７が形成されている。
【０１２２】
導電性水素透過防止膜１１５、層間膜被覆水素透過防止膜１１６Ａ及び容量素子被覆水素透過防止膜１１７の上にはシリコン酸化膜よりなる第２の層間絶縁膜１１８が形成されており、第２の層間絶縁膜１１８には、下端が導電性水素透過防止膜１１５に接続された第３の導電性プラグ１１９が埋め込まれている。
【０１２３】
第２の層間絶縁膜１１８の上には、第３の導電性プラグ１１９の上端に接続された配線層１２０が形成されている。
【０１２４】
以下、第１の実施形態の第２変形例に係る半導体装置の製造方法について、図１０(a) 〜(d) 及び図１１(a) 〜(d) を参照しながら説明する。
【０１２５】
まず、図１０(a) に示すように、周知の方法により、半導体基板１００に、電界効果型トランジスタ１０５を構成する、ゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４を形成した後、例えばＣＶＤ法により、半導体基板１００の上に電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６を堆積し、その後、例えばＣＶＤ法により、第１の層間絶縁膜１０６の上にシリコン窒化膜よりなる層間膜被覆水素透過防止膜１１６Ａを堆積する。
【０１２６】
次に、例えばＲＩＥ法により、層間膜被覆水素透過防止膜１１６Ａ及び第１の層間絶縁膜１０６の所定領域に、下端が第１の不純物拡散層１０３に至る開口部と、下端が第２の不純物拡散層１０４に至る開口部とを形成した後、これらの開口部にタングステン膜を埋め込むことにより、図１０(b) に示すように、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とを形成する。
【０１２７】
次に、図１０(c) に示すように、層間膜被覆水素透過防止膜１１６Ａの上における第１の導電性プラグ１０７の上側部分に、白金よりなる容量下部電極１１１、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9 （２≧Ｘ≧０）よりなる容量絶縁膜１１２及び白金よりなる容量上部電極１１３を形成する。
【０１２８】
次に、例えばスパッタリング法により、層間膜被覆水素透過防止膜１１６Ａ、容量上部電極１１３及び第２の導電性プラグ１０８の上に全面に亘って窒化チタンアルミニウム膜を堆積した後、例えばＲＩＥ法により窒化チタンアルミニウム膜をパターニングして、第２の導電性プラグ１０８の上に導電性水素透過防止膜１１５を形成する。その後、酸素雰囲気中において熱処理を行なうことにより、容量絶縁膜１１２を結晶化させ容量素子１１４を形成する。尚、容量下部電極１１１、容量絶縁膜１１２及び容量上部電極１１３と、導電性水素透過防止膜１１５とは、いずれを先に形成してもよい。
【０１２９】
次に、図１０(d) に示すように、導電性水素透過防止膜１１５、層間膜被覆水素透過防止膜１１６Ａ及び容量素子１１４の上に全面に亘って酸化アルミニウム膜を堆積した後、例えばＲＩＥ法により、酸化アルミニウム膜をパターニングして、容量素子１１４を覆う容量素子被覆水素透過防止膜１１７を形成する。
【０１３０】
次に、図１１(a) に示すように、例えばＣＶＤ法により、導電性水素透過防止膜１１５、層間膜被覆水素透過防止膜１１６Ａ及び容量素子被覆水素透過防止膜１１７の上に全面に亘って、シリコン酸化膜よりなる第２の層間絶縁膜１１８を堆積する。
【０１３１】
次に、図１１(b) に示すように、例えばＲＩＥ法により、第２の層間絶縁膜１１８の所定領域に、下端が導電性水素透過防止膜１１５に至る開口部１１９ａを形成する。
【０１３２】
次に、例えばＣＶＤ法により、第２の層間絶縁膜１１８の上にタングステン膜を開口部１１９ａが充填されるように堆積した後、例えばＣＭＰ法により、タングステン膜における第２の層間絶縁膜１１８の上に露出している部分を除去して、図１１(c) に示すように、下端が導電性水素透過防止膜１１５に接続する第３の導電性プラグ１１９を形成する。
【０１３３】
次に、図１１(d) に示すように、第２の層間絶縁膜１１８の上に、第３の導電性プラグ１１９の上端に接続する配線層１２０を形成すると、第１の実施形態の第２変形例に係る半導体装置が得られる。
【０１３４】
第１の実施形態においては、絶縁性水素透過防止膜１１６が層間膜被覆水素透過防止膜及び容量素子被覆水素透過防止膜を兼ねていたが、つまり層間膜被覆水素透過防止膜と容量素子被覆水素透過防止膜とが同一の工程により形成されていたが、第１の実施形態の第２変形例においては、層間膜被覆水素透過防止膜１１６Ａと容量素子被覆水素透過防止膜１１７とは異なる工程により形成されている。
【０１３５】
第１の実施形態の第２変形例においては、第２の導電性プラグ１０８と第３の導電性プラグ１１９との間に導電性水素透過防止膜１１５が設けられ、第１の層間絶縁膜１０６の上に層間膜被覆水素透過防止膜１１６Ａが設けられ、容量素子を覆うように容量素子被覆水素透過防止膜１１７が設けられているため、第１の実施形態と同様、水素が容量素子１１４の下方から容量素子１１４の内部に至る事態が防止されるので、水素による容量素子の特性劣化が防止されて、優れた特性を有する半導体装置が得られる。
【０１３６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図１２を参照しながら説明する。図１２は第２の実施形態に係る半導体装置の断面構造を示している。
【０１３７】
図１２に示すように、半導体基板１００の上にゲート絶縁膜１０１を介してゲート電極１０２が形成されていると共に、半導体基板１００の表面部に第１の不純物拡散層１０３及び第２の不純物拡散層１０４が形成されており、これらゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４は半導体能動素子としての電界効果型トランジスタ１０５を構成している。
【０１３８】
半導体基板１００の上には、電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６が形成されており、該第１の層間絶縁膜１０６には、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とが埋め込まれている。
【０１３９】
第１の層間絶縁膜１０６の上における第１の導電性プラグ１０７の上側部分には、窒化チタンアルミニウムよりなる導電膜１０９と、白金よりなる容量下部電極１１１と、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9（２≧Ｘ≧０）よりなる容量絶縁膜１１２と、白金よりなる容量上部電極１１３とが順次形成されており、これら容量下部電極１１１、容量絶縁膜１１２及び容量上部電極１１３は容量素子１１４を構成している。また、第１の層間絶縁膜１０６の上における第２の導電性プラグ１０８の上側部分には、窒化チタンアルミニウムよりなる導電性水素透過防止膜１１５と、白金よりなる金属膜１１０とが順次形成されている。
【０１４０】
容量素子１１４、金属膜１１０及び第１の層間絶縁膜１０６を覆うように酸化アルミニウムよりなる絶縁性水素透過防止膜１１６が形成されている。尚、絶縁性水素透過防止膜１１６における容量素子１１４を覆っている部分は容量素子被覆水素透過防止膜を構成していると共に、絶縁性水素透過防止膜１１６における第１の層間絶縁膜１０６を覆っている部分は層間膜被覆水素透過防止膜を構成している。
【０１４１】
絶縁性水素透過防止膜１１６の上にはシリコン酸化膜よりなる第２の層間絶縁膜１１８が形成されており、第２の層間絶縁膜１１８には、下端が金属膜１１０に接続された第３の導電性プラグ１１９が埋め込まれている。尚、第３の導電性プラグ１１９の下端部は絶縁性水素透過防止膜１１６を貫通して金属膜１１０に接続されている。
【０１４２】
第２の層間絶縁膜１１８の上には、第３の導電性プラグ１１９の上端に接続された配線層１２０が形成されている。
【０１４３】
以下、第２の実施形態に係る半導体装置の製造方法について、図１３(a) 〜(d) 及び図１４(a) 〜(d) を参照しながら説明する。
【０１４４】
まず、図１３(a) に示すように、周知の方法により、半導体基板１００に、電界効果型トランジスタ１０５を構成する、ゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４を形成した後、例えばＣＶＤ法により、半導体基板１００の上に電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６を堆積する。
【０１４５】
次に、例えばＲＩＥ法により、第１の層間絶縁膜１０６の所定領域に、下端が第１の不純物拡散層１０３に至る開口部と、下端が第２の不純物拡散層１０４に至る開口部とを形成した後、例えばＣＶＤ法及びＣＭＰ法により、これらの開口部にタングステン膜を埋め込むことにより、図１３(b) に示すように、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とを形成する。
【０１４６】
次に、図１３(c) に示すように、例えばスパッタリング法により、第１の層間絶縁膜１０６、第１の導電性プラグ１０７及び第２の導電性プラグ１０８の上に全面に亘って窒化チタンアルミニウム及び白金膜を順次堆積した後、例えばＲＩＥ法により、これら窒化チタンアルミニウム及び白金膜をパターニングして、第１の導電性プラグ１０７の上に、窒化チタンアルミニウム膜よりなる導電膜１０９及び白金膜よりなる容量下部電極１１１を形成すると共に、第２の導電性プラグ１０８の上に、窒化チタンアルミニウム膜よりなる導電性水素透過防止膜１１５及び白金膜よりなる金属膜１１０を形成する。
【０１４７】
次に、図１３(d) に示すように、容量下部電極１１１の上に、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9 （２≧Ｘ≧０）よりなる容量絶縁膜１１２及び白金よりなる容量上部電極１１３を順次形成した後、酸素雰囲気中において熱処理を行なうことにより、容量絶縁膜１１２を結晶化させて容量素子１１４を形成する。
【０１４８】
次に、図１４(a) に示すように、例えばスパッタリング法又はＣＶＤ法により、第１の層間絶縁膜１０６、容量素子１１４及び金属膜１１０の上に全面に亘って、酸化アルミニウムよりなる絶縁性水素透過防止膜１１６とシリコン酸化膜よりなる第２の層間絶縁膜１１８とを順次堆積する。
【０１４９】
次に、図１４(b) に示すように、例えばＲＩＥ法により、絶縁性水素透過防止膜１１６及び第２の層間絶縁膜１１８の所定領域に、下端が金属膜１１０に至る開口部１１９ａを形成する。
【０１５０】
次に、例えばＣＶＤ法により、第２の層間絶縁膜１１８の上にタングステン膜を開口部１１９ａが充填されるように堆積した後、例えばＣＭＰ法により、タングステン膜における第２の層間絶縁膜１１８の上に露出している部分を除去して、図１４(c) に示すように、下端が金属膜１１０に接続する第３の導電性プラグ１１９を形成する。
【０１５１】
次に、図１４(d) に示すように、第２の層間絶縁膜１１８の上に、第３の導電性プラグ１１９の上端に接続する配線層１２０を形成すると、第２の実施形態に係る半導体装置が得られる。
【０１５２】
以下、第２の実施形態に係る半導体装置及びその製造方法の効果について、図１５を参照しながら説明する。
【０１５３】
図１５は、図１４(b) 及び(c) に示す工程、つまり、容量素子１１４を形成した後に開口部１１９ａにタングステン膜を埋め込むための水素雰囲気中での処理工程における水素の主たる侵入経路及び拡散経路を示している。
【０１５４】
まず、水素の侵入経路としては、従来の半導体装置及びその製造方法と同様、第２の層間絶縁膜１１８の上面から第２の層間絶縁膜１１８の内部に侵入する経路Ａと、第３の導電性プラグ１１９が形成される開口部１１９ａから第２の層間絶縁膜１１８の内部に侵入する経路Ｂとが存在する。
【０１５５】
従来においては、経路Ａ及び経路Ｂに加えて、第２の導電性プラグ１０８が形成される開口部から第１の層間絶縁膜１０６の内部に侵入する経路Ｃ（図２４を参照）が存在していた。
【０１５６】
しかしながら、第２の実施形態においては、第２の導電性プラグ１０８の上に導電性水素透過防止膜１１５が形成されているため、第３の導電性プラグ１１９が形成される開口部１１９ａから第２の導電性プラグ１０８の内部への水素の侵入経路Ｇは遮断される。
【０１５７】
従って、第２の実施形態によると、第２の導電性プラグ１０８が形成されている開口部から第１の層間絶縁膜１０６に水素が侵入する経路Ｃ（図２４を参照）は存在しない。
【０１５８】
次に、第２の層間絶縁膜１１８の内部に侵入した水素の拡散経路としては、従来と同様、経路Ａ又は経路Ｂを経て第２の層間絶縁膜１１８に侵入した水素が、そのまま第２の層間絶縁膜１１８の内部を拡散して容量素子１１４の上方に至る経路Ｄが存在する。
【０１５９】
しかしながら、容量素子１１４の上方には、絶縁性水素透過防止膜（容量素子被覆水素透過防止膜）１１６が形成されているため、経路Ｄを通って拡散する水素が容量素子１１４の内部に至ることはない。
【０１６０】
また、従来においては、経路Ｄに加えて、第２の層間絶縁膜１１８に侵入した水素が第１の層間絶縁膜１０６に拡散した後、第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｅ（図２４を参照）と、第１の層間絶縁膜１０６に侵入した水素がそのまま第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｆ（図２４を参照）とが存在していたため、水素が容量素子１１４の下方から容量素子１１４の内部に到達して、容量素子特性が劣化するという問題を有していた。
【０１６１】
しかしながら、第２の実施形態においては、第１の層間絶縁膜１０６の上に絶縁性水素透過防止膜（層間膜被覆水素透過防止膜）１１６が形成されているため、第２の層間絶縁膜１１８に侵入した水素が第１の層間絶縁膜１０６に拡散する経路Ｈは遮断されると共に、第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｅ（図２４を参照）は存在しない。
【０１６２】
また、第２の導電性プラグ１０８が形成されている開口部から第１の層間絶縁膜１０６へ水素が侵入しないため、第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｆ（図２４を参照）も存在しない。
【０１６３】
従って、水素が容量素子１１４の下方から容量素子１１４の内部に至る事態が防止されるので、水素による容量素子の特性劣化が防止されて、優れた特性を有する半導体装置が得られる。
【０１６４】
ところで、第１の実施形態においては、容量下部電極１１１と導電性水素透過防止膜１１５とを別個にパターニングする必要があったが、第２の実施形態においては、第１の層間絶縁膜１０６、第１の導電性プラグ１０７及び第２の導電性プラグ１０８の上に堆積されている、窒化チタンアルミニウム（下層）及び白金膜（上層）よりなる積層膜をパターニングして、窒化チタンアルミニウム膜よりなる導電膜１０９及び白金膜よりなる容量下部電極１１１と、窒化チタンアルミニウム膜よりなる導電性水素透過防止膜１１５及び白金膜よりなる金属膜１１０を形成することができるので、製造工程を簡略化することができる。
【０１６５】
尚、第２の実施形態においては、第１の実施形態における容量下部電極１１１の下に導電膜１０９を形成すると共に、第１の実施形態における導電性水素透過防止膜１１５の上に金属膜１１０を形成したが、第１の実施形態の第１又は第２の変形例における容量下部電極１１１の下に導電膜１０９を形成すると共に、第１の実施形態の第１又は第２の変形例における導電性水素透過防止膜１１５の上に金属膜１１０を形成してもよい。
【０１６６】
また、第２の実施形態においては、導電性水素透過防止膜１１５の膜厚は、水素の透過をほぼ完全に防止できる最小の膜厚よりも厚いが、これに代えて、導電性水素透過防止膜１１５の膜厚を、水素の透過をほぼ完全に防止できる最小の膜厚よりも薄く、且つ水素の透過をほぼ完全に防止できる最小の膜厚の２分の１以上に設定してもよい。
【０１６７】
このようにすると、容量下部電極１１１の下には、導電性水素透過防止膜１１５と同じ工程で形成され水素透過防止機能を有する導電膜１０９が設けられているため、導電性水素透過防止膜（第１の導電性水素透過防止膜）１１５と導電膜１０９（第２の導電性水素透過防止膜）とは、協同して第３の導電性プラグ１１９が形成される開口部１１９ａから進入している水素が容量素子１１４に至ることを防止する。
【０１６８】
また、導電性水素透過防止膜（第１の導電性水素透過防止膜）１１５は、第３の導電性プラグ１１９が形成される開口部１１９ａから進入してくる水素が電界効果型トランジスタ１０５に至ることを許容する。
【０１６９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について図１６を参照しながら説明する。図１６は第３の実施形態に係る半導体装置の断面構造を示している。
【０１７０】
図１６に示すように、半導体基板１００の上にゲート絶縁膜１０１を介してゲート電極１０２が形成されていると共に、半導体基板１００の表面部に第１の不純物拡散層１０３及び第２の不純物拡散層１０４が形成されており、これらゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４は半導体能動素子としての電界効果型トランジスタ１０５を構成している。
【０１７１】
半導体基板１００の上には、電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６が形成されており、該第１の層間絶縁膜１０６には、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とが埋め込まれている。
【０１７２】
第１の層間絶縁膜１０６の上における第１の導電性プラグ１０７の上側部分には、窒化チタンアルミニウムよりなる導電膜（第２の導電性水素透過防止膜）１０９と、白金よりなる容量下部電極１１１と、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9（２≧Ｘ≧０）よりなる容量絶縁膜１１２と、白金よりなる容量上部電極１１３とが順次形成されており、これら容量下部電極１１１、容量絶縁膜１１２及び容量上部電極１１３は容量素子１１４を構成している。また、第１の層間絶縁膜１０６の上における第２の導電性プラグ１０８の上側部分には、窒化チタンアルミニウムよりなる導電性水素透過防止膜（第１の導電性水素透過防止膜）１１５と、白金よりなる金属膜１１０とが順次形成されている。
【０１７３】
そして、第１の層間絶縁膜１０６の上における導電性水素透過防止膜１１５及び導電膜１０９により覆われていない領域の上にはシリコン窒化膜よりなる層間膜被覆水素透過防止膜１１６Ａが形成されていると共に、層間膜被覆水素透過防止膜１１６Ａの上には容量素子１１４を覆うように酸化アルミニウムよりなる容量素子被覆水素透過防止膜１１７が形成されている。
【０１７４】
金属膜１１０及び容量素子被覆水素透過防止膜１１７の上にはシリコン酸化膜よりなる第２の層間絶縁膜１１８が形成されており、第２の層間絶縁膜１１８には、下端が金属膜１１０に接続された第３の導電性プラグ１１９が埋め込まれている。
【０１７５】
第２の層間絶縁膜１１８の上には、第３の導電性プラグ１１９の上端に接続された配線層１２０が形成されている。
【０１７６】
第３の実施形態においては、導電性水素透過防止膜１１５の膜厚は、水素の透過をほぼ完全に防止できる最小の膜厚よりも薄く、且つ水素の透過をほぼ完全に防止できる最小の膜厚の２分の１以上に設定されていると共に、容量下部電極１１１の下には水素透過防止機能を有する窒化チタンアルミニウムよりなる導電膜１０９が設けられている。
【０１７７】
従って、導電性水素透過防止膜（第１の導電性水素透過防止膜）１１５と導電膜１０９（第２の導電性水素透過防止膜）とは、協同して第３の導電性プラグ１１９が形成される開口部１１９ａから進入している水素が容量素子１１４に至ることを防止する。
【０１７８】
また、導電性水素透過防止膜（第１の導電性水素透過防止膜）１１５は、第３の導電性プラグ１１９が形成される開口部１１９ａから進入してくる水素が電界効果型トランジスタ１０５に至ることを許容する。
【０１７９】
以下、第３の実施形態に係る半導体装置の製造方法について、図１７(a) 〜(d) 、図１８(a) 〜(d) 及び図１９(a) 〜(c) を参照しながら説明する。
【０１８０】
まず、図１７(a) に示すように、周知の方法により、半導体基板１００に、電界効果型トランジスタ１０５を構成する、ゲート絶縁膜１０１、ゲート電極１０２、第１の不純物拡散層１０３及び第２の不純物拡散層１０４を形成した後、例えばＣＶＤ法により、半導体基板１００の上に電界効果型トランジスタ１０５を覆うようにシリコン酸化膜よりなる第１の層間絶縁膜１０６を堆積する。
【０１８１】
次に、例えばＲＩＥ法により、第１の層間絶縁膜１０６の所定領域に、下端が第１の不純物拡散層１０３に至る開口部と、下端が第２の不純物拡散層１０４に至る開口部とを形成した後、これらの開口部にタングステン膜を埋め込むことにより、図１７(b) に示すように、下端が第１の不純物拡散層１０３に接続されたタングステンよりなる第１の導電性プラグ１０７と、下端が第２の不純物拡散層１０４に接続されたタングステンよりなる第２の導電性プラグ１０８とを形成する。
【０１８２】
次に、図１７(c) に示すように、例えばスパッタリング法により、第１の導電性プラグ１０７、第２の導電性プラグ１０８及び第１の層間絶縁膜１０６の上に全面に亘って、窒化チタンアルミニウム膜及び白金膜を順次堆積した後、例えばＲＩＥ法により、白金膜及び窒化チタンアルミニウム膜をパターニングして、第１の導電性プラグ１０７の上に、窒化チタンアルミニウム膜よりなる導電膜１０９及び白金膜よりなる容量下部電極１１１を形成すると共に、第２の導電性プラグ１０８の上に、窒化チタンアルミニウム膜よりなる導電性水素透過防止膜１１５及び白金膜よりなる金属膜１１０を形成する。尚、導電性水素透過防止膜１１５及び導電膜１０９となる窒化チタンアルミニウム膜の膜厚は、水素の透過をほぼ完全に防止できる最小の膜厚よりも薄く、且つ水素の透過をほぼ完全に防止できる最小の膜厚の２分の１以上に設定されている。
【０１８３】
次に、図１７(d) に示すように、例えばＣＶＤ法により、第１の層間絶縁膜１０６、容量下部電極１１１及び金属膜１１０の上に全面に亘って、シリコン窒化膜よりなる層間膜被覆水素透過防止膜１１６Ａを堆積した後、図１８(a) に示すように、例えばＣＭＰ法又はＲＩＥ法により、層間膜被覆水素透過防止膜１１６Ａを平坦化して、容量下部電極１１１及び金属膜１１０を露出させる。
【０１８４】
次に、図１８(b) に示すように、容量下部電極１１１の上にＳｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9 （２≧Ｘ≧０）よりなる容量絶縁膜１１２及び白金よりなる容量上部電極１１３を順次形成した後、酸素雰囲気中において熱処理を行なうことにより、容量絶縁膜１１２を結晶化させ容量素子１１４を形成する。
【０１８５】
次に、図１８(c) に示すように、金属膜１１０、層間膜被覆水素透過防止膜１１６Ａ及び容量素子１１４の上に全面に亘って酸化アルミニウム膜を堆積した後、例えばＲＩＥ法により、酸化アルミニウム膜をパターニングして、容量素子１１４を覆う容量素子被覆水素透過防止膜１１７を形成する。
【０１８６】
次に、図１８(d) に示すように、例えばＣＶＤ法により、金属膜１１０、層間膜被覆水素透過防止膜１１６Ａ及び容量素子被覆水素透過防止膜１１７の上に全面に亘って、シリコン酸化膜よりなる第２の層間絶縁膜１１８を堆積する。
【０１８７】
次に、図１９(a) に示すように、例えばＲＩＥ法により、第２の層間絶縁膜１１８の所定領域に、下端が金属膜１１０に至る開口部１１９ａを形成する。
【０１８８】
次に、例えばＣＶＤ法により、第２の層間絶縁膜１１８の上にタングステン膜を開口部１１９ａが充填されるように堆積した後、例えばＣＭＰ法により、タングステン膜における第２の層間絶縁膜１１８の上に露出している部分を除去して、図１９(b) に示すように、下端が金属膜１１０に接続する第３の導電性プラグ１１９を形成する。
【０１８９】
次に、図１９(c) に示すように、第２の層間絶縁膜１１８の上に、第３の導電性プラグ１１９の上端に接続する配線層１２０を形成すると、第２の実施形態に係る半導体装置が得られる。
【０１９０】
以下、第３の実施形態に係る半導体装置及びその製造方法の効果について、図２０を参照しながら説明する。
【０１９１】
図２０は、図１９(a) 及び(b) に示す工程、つまり、容量素子１１４を形成した後に開口部１１９ａにタングステン膜を埋め込むための水素雰囲気中での処理工程における水素の主たる侵入経路及び拡散経路を示している。
【０１９２】
まず、水素の侵入経路としては、従来の半導体装置及びその製造方法と同様、第２の層間絶縁膜１１８の上面から第２の層間絶縁膜１１８の内部に侵入する経路Ａと、第３の導電性プラグ１１９が形成される開口部１１９ａから第２の層間絶縁膜１１８の内部に侵入する経路Ｂとが存在する。
【０１９３】
第３の実施形態においては、第２の導電性プラグ１０８の上に形成されている導電性水素透過防止膜１１５の膜厚は、水素の透過をほぼ完全に防止できる最小の膜厚よりも薄いため、水素は、第３の導電性プラグ１１９が形成される開口部１１９ａから導電性水素透過防止膜１１５を通過して第２の導電性プラグ１０８の内部に侵入するので、水素が第２の導電性プラグ１０８を通過して第１の層間絶縁膜１０６に侵入する経路Ｃが存在する。
【０１９４】
次に、第２の層間絶縁膜１１８の内部に侵入した水素の拡散経路としては、従来と同様、経路Ａ又は経路Ｂを経て第２の層間絶縁膜１１８に侵入した水素が、そのまま第２の層間絶縁膜１１８の内部を拡散して容量素子１１４の上方に至る経路Ｄが存在する。
【０１９５】
しかしながら、容量素子１１４の上方には、容量素子被覆水素透過防止膜１１７が形成されているため、経路Ｄを通って拡散する水素が容量素子１１４の内部に至ることはない。
【０１９６】
従来においては、経路Ｄに加えて、第２の層間絶縁膜１１８に侵入した水素が第１の層間絶縁膜１０６に拡散した後、第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｅ（図２４を参照）と、第１の層間絶縁膜１０６に侵入した水素がそのまま第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｆ（図２４を参照）とが存在していたため、水素が容量素子１１４の下方から容量素子１１４の内部に到達して、容量素子特性が劣化するという問題を有していた。
【０１９７】
しかしながら、第３の実施形態においては、第１の層間絶縁膜１０６の上に層間膜被覆水素透過防止膜１１６Ａが形成されているため、第２の層間絶縁膜１１８に侵入した水素が第１の層間絶縁膜１０６に拡散する経路Ｈは遮断されると共に、第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｅ（図２４を参照）は存在しない。
【０１９８】
ところで、前述のように、水素が第２の導電性プラグ１０８を通過して第１の層間絶縁膜１０６に侵入する経路Ｃが存在するので、該水素が第１の層間絶縁膜１０６の内部を拡散して容量素子１１４の下方に至る経路Ｆが存在する。
【０１９９】
しかしながら、導電性水素透過防止膜１１５及び導電膜１０９の膜厚は、水素の透過をほぼ完全に防止できる最小の膜厚の２分の１以上に設定されているため、導電性水素透過防止膜１１５と導電膜１０９とは協同して水素の透過をほぼ完全に防止できるので、経路Ｆを通って容量素子１１４の下方に到達した水素は、導電膜１０９によりほぼ完全に阻止されて、容量素子１１４の内部に至ることはない。
【０２００】
従って、水素が容量素子１１４の下方から容量素子１１４の内部に至る事態が防止されるので、水素による容量素子１１４の特性劣化が防止されて、優れた特性を有する半導体装置が得られる。
【０２０１】
ところで、導電性水素透過防止膜１１５の膜厚が、水素の透過をほぼ完全に防止できる最小の膜厚以上である場合には、配線層１２０を形成した後に電界効果トランジスタ１０５の特性回復を目的として水素雰囲気中での熱処理を行なった際に、水素が導電性水素透過防止膜１１５に遮断されて第１の層間絶縁膜１０６の内部に侵入しないため、水素が電界効果トランジスタ１０５に供給されないので、電界効果型トランジスタ１０５の特性の回復が困難になる。
【０２０２】
しかしながら、第３の実施形態においては、前述のように、導電性水素透過防止膜１１５の膜厚が、水素の透過をほぼ完全に防止できる最小の膜厚よりも薄いため、水素が第２の導電性プラグ１０８を通過して第１の層間絶縁膜１０６に侵入する経路Ｃが存在するので、電界効果トランジスタ１０５の特性回復を目的として水素雰囲気中での熱処理を行なった際に、水素が電界効果トランジスタ１０５に供給されて、電界効果型トランジスタ１０５の特性を回復させることができる。
【０２０３】
尚、第１〜第３の実施形態においては、容量絶縁膜１１２を結晶化するための熱処理工程において、第１の導電性プラグ１０７又は第２の導電性プラグ１０８が酸化することを防止するため、第１の導電性プラグ１０７と容量下部電極１１１（若しくは導電膜１０９）との間、又は第２の導電性プラグ１０８と導電性水素透過防止膜１１５との間に、導電性の酸素透過防止層が設けられていてもよい。
【０２０４】
また、導電性水素透過防止膜１１５としては、窒化チタンアルミニウム膜を用いたが、これに代えて、窒化チタン膜等のように水素透過防止能を有する導電性膜を用いてもよい。
【０２０５】
また、絶縁性水素透過防止膜１１６、層間膜被覆水素透過防止膜１１６Ａ又は容量素子被覆水素透過防止膜１１７としては、酸化アルミニウム膜又はシリコン窒化膜を用いたが、これに代えて、水素透過防止機能能を有する他の材料を用いてもよい。
【０２０６】
また、容量絶縁膜１１２の材料としては、Ｓｒ2Ｂｉ2(Ｔａ2-XＮｂX)Ｏ9 （２≧Ｘ≧０）を用いたが、これに代えて、ビスマス層状ペロブスカイト構造を有する他の化合物、チタン酸ジルコン酸鉛、チタン酸バリウムストロンチウム又は酸化タンタル等を用いてもよい。
【０２０７】
さらに、容量素子１１４を構成する、容量下部電極１１１、容量絶縁膜１１２及び容量上部電極１１３の各大きさ又は互いの配置関係については、単なる一例を示しているに過ぎず、適宜変更可能である。
【０２０８】
【発明の効果】
本発明に係る半導体装置又はその製造方法によると、第２のプラグと第３のプラグとの間に導電性水素透過防止膜が設けられているため、水素が、第３のプラグが形成される開口部から第２のプラグの内部を通過した後、第１の層間絶縁膜の内部を拡散して容量素子の下方に至り、その後、容量素子の内部に至る事態を防止できるので、容量素子の特性の劣化を防止することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の断面図である。
【図２】  (a) 〜(d) は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】  (a) 〜(d) は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】第１の実施形態に係る半導体装置の効果を説明する図である。
【図５】第１の実施形態の第１変形例に係る半導体装置の断面図である。
【図６】  (a) 〜(d) は、第１の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】  (a) 〜(d) は、第１の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】  (a) 〜(d) は、第１の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】第１の実施形態の第２変形例に係る半導体装置の断面図である。
【図１０】  (a) 〜(d) は、第１の実施形態の第２変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】  (a) 〜(d) は、第１の実施形態の第２変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】第２の実施形態に係る半導体装置の断面図である。
【図１３】  (a) 〜(d) は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１４】  (a) 〜(d) は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１５】第２の実施形態に係る半導体装置の効果を説明する図である。
【図１６】第３の実施形態に係る半導体装置の断面図である。
【図１７】  (a) 〜(d) は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１８】  (a) 〜(d) は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１９】  (a) 〜(c) は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２０】第３の実施形態に係る半導体装置の効果を説明する図である。
【図２１】従来の半導体装置の断面図である。
【図２２】  (a) 〜(d) は、従来の半導体装置の製造方法の各工程を示す断面図である。
【図２３】  (a) 〜(c) は、従来の半導体装置の製造方法の各工程を示す断面図である。
【図２４】従来の半導体装置の問題点を説明する図である。
【符号の説明】
１００  半導体基板
１０１  ゲート絶縁膜
１０２  ゲート電極
１０３  第１の不純物拡散層
１０４  第２の不純物拡散層
１０５  電界効果型トランジスタ
１０６  第１の層間絶縁膜
１０７  第１の導電性プラグ
１０８  第２の導電性プラグ
１０９  導電膜
１１０  金属膜
１１１  容量下部電極
１１２  容量絶縁膜
１１３  容量上部電極
１１４  容量素子
１１５  導電性水素透過防止膜
１１６  絶縁性水素透過防止膜
１１６Ａ  層間膜被覆水素透過防止膜
１１７  容量素子被覆水素透過防止膜
１１８  第２の層間絶縁膜
１１９  第３の導電性プラグ
１１９ａ  開口部
１２０    配線層
【図１】
0003967143.tif 000002
【図２】
0003967143.tif 000003
【図３】
0003967143.tif 000004
【図４】
0003967143.tif 000005
【図５】
0003967143.tif 000006
【図６】
0003967143.tif 000007
【図７】
0003967143.tif 000008
【図８】
0003967143.tif 000009
【図９】
0003967143.tif 000010
【図１０】
0003967143.tif 000011
【図１１】
0003967143.tif 000012
【図１２】
0003967143.tif 000013
【図１３】
0003967143.tif 000014
【図１４】
0003967143.tif 000015
【図１５】
0003967143.tif 000016
【図１６】
0003967143.tif 000017
【図１７】
0003967143.tif 000018
【図１８】
0003967143.tif 000019
【図１９】
0003967143.tif 000020
【図２０】
0003967143.tif 000021
【図２１】
0003967143.tif 000022
【図２２】
0003967143.tif 000023
【図２３】
0003967143.tif 000024
【図２４】
0003967143.tif 000025