(57)【特許請求の範囲】
【請求項１】
第１のプレート（2）がリファレンス電位（Vr）に接続され第２のプレート（3）が光りによって発生した電荷を受ける可変電位″A″点に接続された積分キャパシタ（c1）と、一方では可変電位″A″点に接続され他方では供給電位（V＋）に接続され積分キャパシタ（c1）と並列な漂遊容量（cp1）を有する第１のタイプ（p）のリセットMOSトランジスタ（t1）とを有する光りによって発生した電荷の積分回路であって、可変電位″A″点に接続されそれぞれが積分キャパシタ
（c1）と並列に漂遊容量（cp2、cp3）を有し、積分キャパシタ（c1）の端子間の電圧の変化がそれぞれの漂遊容量（cp1、cp2、cp3）の変化を生じさせ第２のタイプ（N）のMOSトランジスタ（t2、t3）の漂遊容量（cp2、cp3）の変化が第１のタイプのMOSトランジスタ（t1）の漂遊容量（cp1）の変化を相殺する傾向である第１のタイプ（P）とは逆の第２のタイプ（N）の１つ以上のMOSトランジスタ（t2、t3）を有することを特徴とする積分回路。
【請求項２】
前記第１のタイプ（P）のMOSトランジスタ（t1）のドレン（D1）が可変電位の″A″点に接続されており、ソース（S1）が供給電位（V+）に接続されていることを特徴とする請求項１に記載の積分回路。
【請求項３】
第１のタイプ（P）のMOSトランジスタ（t1）のゲート（G）がリセット制御回路（6）に接続されてスイッチ機能を有することを特徴とする請求項１または２に記載の積分回路。
【請求項４】
第２のタイプ（N）のMOSトランジスタ（t2）として、ドレン（D2）を介して可変電位の″A″点に接続され、ソース（S2）から光りによって生起された電荷を受けるMOSトランジスタを有することを特徴とする請求項１ないし３のいずれかに記載の積分回路。
【請求項５】
第２のタイプ（N）のMOSトランジスタ（t2）は、ゲート（G）が制御回路（7）に接続され、閉状態で電荷を流すスイッチ機能を有することを特徴とする請求項４に記載の積分回路。
【請求項６】
第２のタイプ（N）のMOSトランジスタ（t3）として、ソース（S3）を介して可変電位の″A″点に接続され、ドレン（D3）が供給電位（V+）に接続されたMOSトランジスタ（t3）を有することを特徴とする請求項１ないし５のいずれかに記載の積分回路。
【請求項７】
第２のタイプ（N）のMOSトランジスタ（t3）はゲート（G）によって制御され、開状態では光飽和に対する保護の為に″A″点の電位を固定するスイッチ機能を有することを特徴とする請求項６に記載の積分回路。
【請求項８】
第２のタイプ（N）のMOSトランジスタ（t1、t3）のゲート（G）はそれぞれ同じ制御回路（7）に接続されていることを特徴とする請求項４または６に記載の積分回路。
【請求項９】
第１のタイプ（P）のMOSトランジスタ（t1）はＰ型トランジスタで、第２のタイプのMOSトランジスタ（t2、t3）はＮ型トランジスタであることを特徴とする請求項１ないし８のいずれかに記載の積分回路。
【発明の詳細な説明】
技術分野
本発明は、光によって発生した電荷の積分回路に関する。本発明の目的は、特に漂遊容量に起因する線形性の阻害を減縮することである。
この種の回路は、積分時間にわたって累積した電流または電荷の量を電圧に変換する機能を有する。この種の積分回路は、たとえばデジタル画像の検出パネル、特に放射線デジタル画像の検出パネルなど多くの領域で一般に用いられている。
デジタル画像の検出パネルを例に取れば、パネルは一般的にマトリックス配置された感光性のポイントを有する。それぞれの感光性のポイントは、照射を受けた光信号の強さに比例する量の電荷を発生させる。それぞれの感光性ポイントにおいて光によって発生した電荷は電圧に変換され、この電圧が読み出されてデジタル画像の基本点を構成すべく記憶される。
電圧への変換の最も一般的な方法は、図１に示すようにキャパシタに電荷の蓄積を行うことである。
図１にこの種の回路の従来例を示す。積分回路１は、この例の場合には、一方のプレート２が回路の一般的な接地電位に対して正側の供給電位V+であるリファレンス電位Vrに接続された、いわゆる積分キャパシタc1を有する。リファレンス電位は供給電位V+と接地電位との間の上記以外の値をとることも可能である。積分キャパシタc1の第２のプレート３は、電荷Ｑを運ぶ導体４が接続された″A″点に接続される。積分キャパシタc1が積分するこの電荷は、たとえば、マトリックス配置された感光性の点からなる電荷発生器５が発生させる。
積分キャパシタc1の第２のプレート３の″A″点の電位は、積分キャパシタc1に累積した電荷の量の関数として、リファレンス電位V+に対して、V=Q/c1の関係で変化する。ここにおいて、Ｖは増加しつつある電位、Ｑは電荷の量、c1は積分容量である。
キャパシタを製作する最も簡単な方法は、たとえば、MOS型（金属酸化物半導体）トランジスタのゲートを用いることである。しかしながら、この種のキャパシタは非線型性を有し、その大きさは端子に印加された電圧に依存する。したがって、測定の線形性を確保するために、電圧依存性を有しないMIM（金属絶縁金属）型のキャパシタを用いて積分キャパシタc1を構成するのが一般には好ましいとされている。
積分キャパシタc1は、連続して行われる測定に対応する電荷Ｑの量を順次積分するために使用される、したがって、測定を行う前に、電圧のドリフトを排除するために、積分キャパシタに蓄積された電荷を開放して、常に、積分キャパシタc1の端子間の電位が安定した既知の値となる状態から測定を開始する必要がある。これは、スイッチ機能を有する装置によって積分キャパシタc1を短絡させることを内容とする、いわゆるリセット操作によって行われる。
リセット操作を行うには、図１においてリセットトランジスタt1と表示したオールオアナッシングモードで制御されたMOS型のトランジスタのような半導体素子を使用することが一般的である。トランジスタt1は″P″チャンネルMOS型であり、ソースS1は積分キャパシタc1の第１のプレート２に、したがってリファレンス電位V+に接続されている。トランジスタt1のドレンD1は電位が変化する″A″点、つまり、積分キャパシタc1の第２のプレート３に接続され、ゲートＧはリセット制御回路６に接続されてリセット制御信号を受ける。
上述の従来型回路の欠点は、リセットトランジスタt1のドレンD1が第２のプレート３に接続されているために、積分キャパシタc1と並列に、ドレンD1の接合部によって構成される（図１においては線で示した）漂遊容量cp1が発生することである。この種のトランジスタt1のドレンD1とソースS1はそれぞれ半導体基板に埋め込まれた接合部をなす領域によって構成される。
ドレンとソースはそれぞれ、基板とは逆の導電特性を有するようドーピングが行われた半導体領域から構成される。つまり、Ｐ型あるいはＰチャンネルトランジスタは、Ｎ型にドープされた基板を有し、（トランジスタt1の基板B1が正の電位V+に接続された図１に示すように）この基板に回路に印加された正の供給電圧が印加される。このトランジスタのドレンとソースはこの基板に″N″型のドープを行った領域からなる。Ｎ型のトランジスタの場合は、反対に、基板が供給電圧の負の電位の側に接続される。
この状態では、ドレンD1は″オフ″の方向にバイアスがかかった接合、つまり、逆バイアスがかかったダイオードになり、このダイオードが（図において破線で示す）積分キャパシタと並列接続された漂遊容量cp1を構成する。
電荷の累積によって積分キャパシタc1の端子間の電位が変化するために、またすでに述べた理由により、漂遊容量cp1の値は端子間の電圧に強く依存し、結果として現れる静電容量は強い非線型成分を含む。静電容量のこの非線型成分は、積分回路c1の静電容量が小さいために顕著に表われることになる。
トランジスタt1によって実現されるスイッチ素子に起因する問題は積分回路の感度を向上させるために静電容量を小さくすると一層大きな問題になることに注意する必要がある。
たとえば、感光性マトリックスから電荷を受け取る積分回路の場合は、積分キャパシタの静電容量は、普通０．３ないし０．５ｐＦ程度である。漂遊容量、換言すればトランジスタt1からなるスイッチの存在に起因する非線型性は、3V程度の動作電圧時に１％程度、あるいは５％に達する。
漂遊容量cp1の影響を小さくする方法のひとつは、スイッチに接合面積の小さなMOSトランジスタを使用することである。しかし、技術的な理由からトランジスタの構成要素を十分小さくすることができないために、この解決方法には限界がある。積分回路から特に上述のトランジスタを構成する半導体の接合部に起因する漂遊容量の致命的な影響を小さくするか、或いは排除するために、本発明は漂遊容量によって反対方向に生じる種々の変化を補償することを提案する。
上述したような使用する半導体の接合に起因する漂遊容量の致命的な影響を減少させ、あるいは除去する為に、本発明は、他の少なくとも１つの半導体接合による反対方向の漂遊容量の変化によって上記の浮遊容量の変化の影響を相殺することを提案するものである。
本発明は、光によって発生する電荷の積分回路であって、第１のプレートがリファレンス電位に接続され、第２のプレートが光に起因する可変電荷に接続され、第１のタイプのリセットMOSトランジスタが一方では可変電位に接続され他方では供給電位に接続され、この第１のタイプのトランジスタは積分キャパシタと並列な漂遊容量を有する回路を提案する。この積分回路は、可変電位に接続され、それぞれが積分キャパシタと並列な漂遊容量を有する１つまたは１つ以上のMOSトランジスタを有し、積分キャパシタの端子間の電位変化が漂遊容量の値を変化させ、第２のタイプのMOSトランジスタの漂遊容量の変化が第１のタイプのMOSトランジスタの漂遊容量の変化を補償することを特徴とする積分回路である。
この回路の場合、第１のタイプのMOSトランジスタのドレンは可変電位に接続され、ソースは供給電位に接続されてもよい。このトランジスタはスイッチ機能を有し、ゲートはリセット制御回路に接続される。
この回路は、第２のタイプのMOSトランジスタとして、ドレンが電子源から電荷を受ける可変電位に接続されたMOSトランジスタを有するものでもよい。トランジスタのゲートは、閉の状態で電荷が流れるよう可動回路に接続されていてもよい。
この回路は、第２のタイプのMOSトランジスタとして、ソースが可変電位に接続されドレンが供給電位に接続されたものでもよい。この第２のタイプのMOSトランジスタはゲートで制御され、開状態では可変電位に接続された点の電位を固定することで、光の飽和状態から保護する。
回路に上述の第２のタイプのMOSトランジスタが２つ含まれている場合は、それらのゲートを共通の可動回路に接続することができる。
第１のタイプのトランジスタはＰ型であれば、第２のタイプのトランジスタはＮ型である。
第１の半導体装置、電荷発生器が発生する電荷を受ける可変電位に接続されたいわゆる積分キャパシタ、第１の導電タイプの第１の領域が可変電位に接続され（第１のタイプとは反対の）第２の導電タイプの第２の領域が第１の供給電位に接続されて接合部が逆バイアスを受ける半導体素子とを有する積分回路は、さらに、第２のタイプの導電特性を有する第１の領域が可変電位に接続され、第１のタイプの導電特性を有する第２のタイプの接合部が可変電位に接続され第１の導電タイプを有する第２の領域第２の供給電位に接続されて第２のタイプの接合部が逆バイアスを受ける少なくとも１つの半導体素子とを有する。
本発明は、非限定的な例として記載する実施例と参照する図面によって一層明瞭に理解されるはずである。
【図面の簡単な説明】
図１は、上述のように従来技術に基づく積分回路を示す。
図２は、本発明に基づく積分回路の概念図である。
図３は、本発明を実現する半導体構造を示す図である。
図２は、本発明に基づく積分回路10を示す。
積分回路10は、図１を参照して説明したものと同じ積分キャパシタc1を有する。積分キャパシタc1の第１のプレート２は、非限定的な意味で説明する本例の場合には供給電位の正の電位であるリファレンス電位Vrに接続されている。第２のプレート３は導体４を介して、電荷発生器５が発生させる光に基づく電荷を受ける。この接続は、積分キャパシタc1に累積した電荷の関数として電位が変化する「可変電位」と称する″A″点との接続である。
図１を参照して説明した例と同様、リセット操作を行うために、積分キャパシタc1と並列にスイッチ素子が設けられている。このスイッチ機能は、図１に示したMOS型のトランジスタt1と同じトランジスタt1によって、つまり本例の場合にはＰ型のトランジスタで実現される。トランジスタt1のドレンD1は、可変電位の″A″点に接続され、ソースS1は積分キャパシタc1の第１のプレート２に対応する供給電位V+に接続され、ゲートはリセット制御回路６に接続される。
すでに述べたように、トランジスタt1は少なくとも１つの（図示しない）接合jB1を有する、接合のバイアスが積分キャパシタc1に並列に追加される漂遊容量cp1を形成する、半導体素子からなる。
前述の第１のタイプの第１の接合の影響を補償するために、本発明の１つの特徴に従えば、積分回路はさらに少なくとも１つの（図示しない）第２のタイプの接合部jB2を有する半導体素子を有する。当該半導体素子は、
-a）第２のタイプの接合jB2が、所定の導電タイプを有し、可変電位の″A″点に接続されており、
-b）第２のタイプの接合jB2は、第１の半導体装置t1の一部である第１のタイプの接合jB1とは、第１の領域が接合jB1の接合の導電タイプとは反対で、したがって、接合jB1の第１の領域がＰ型にドープされたものであれば、第２のタイプの接合jB2の第１の領域はＮ型にドープされている点で異なり、
-c）第２のタイプの接合jB2は第１の領域の導電タイプと反対の導電タイプを有し、第２の領域は、可変電位の″A″点に対する極性が、第２のタイプの接合jB2が逆バイアスを受けるような関係であることを特徴とする。
この結果、第２のタイプの接合jB2は、積分キャパシタc1と並列に接続される漂遊容量cp2を有する。
しかし、第２の漂遊容量cp2は、第１の漂遊容量cp1と同種の容量であるが、第１の漂遊容量cp1の原因となる接合とは反対の導電タイプの、異なる接合の逆バイアスによって生じる点が異なる。したがって、積分キャパシタc1の端子間の電位の変化が、漂遊容量cp1、cp2互いに反対向きの変化を生じさせる。この漂遊容量の変化が互いに打ち消しあう。
非限定的な例としてあげた前出の例では、前述の第２のタイプの接合のために、他方の或いは第２の半導体装置が、″N″チャンネルであったMOSトランジスタt1とは逆のタイプの第２のMOS型のトランジスタを有する。
第２のトランジスタt2はドレンD2が可変電位の″A″点に接続され、基板Bpが、極性が可変電位の″A″点とは逆の前述の第２の供給電位V-に接続されている。ドレンD2に対応する接合を行って、逆バイアスを与え、第２の漂遊容量cp2を構成することで所期の目的が達成される。同様の効果が別の半導体装置、たとえばダイオード、を用いても実現できることは明らかである。さらに、MOSトランジスタの場合には、ドレンでなくソースを可変電位の″A″点に接続することによっても同様に、漂遊容量cp2が得られることに注意を要する。したがって、図２には、積分キャパシタンスc1と平行な漂遊容量cp3を有する、MOSトランジスタとは反対の、第２のタイプのMOSトランジスタt3を破線で示す。この場合にはＮ型であるMOSトランジスタt3は、ソースS3が可変電位の″A″点に接続され、ドレンD3が、Vr=V+であるために、この例では積分キャパシタc1の第１のプレート２に対応する第１の供給電位V+に接続されている。基板Bpもまた、上述の第２の供給電位V-に接続されている。
第２のトランジスタのドレンD2は可変電位の″A″点にすでに接続されているので、このトランジスタには、図２に非限定的な例として示したように、電荷の流れとその累積を行なわせるか或いは行わせないかを制御する機能を持たせることができる。特に、図２では、第２のトランジスタt2は可変電位の″A″点と電荷発生器５の中間に位置し、ソースS2が電荷発生器５に接続されている。トランジスタは、ゲートＧが接続された制御回路７によってオールオアナッシング制御され、閉状態では電荷が流れるスイッチを構成する。
もちろん、第２のトランジスタはその他の機能を有することができ、その重要なものは、ドレンD2またはソースS2を可変電位の″A″点に接続してこの点に第２の漂遊容量cp2を接続することである。
第２のタイプのMOSトランジスタt3は、ゲートＧを介して制御することができ、開状態では″A″点の電位を固定して、″A″点の電位が電位V+に対して極端に負の側になる光飽和に対する保護を行うことができる。
何れも可変電位″A″点に接続されたトランジスタ及び／またはダイオードに属する第２のタイプの複数の接合によって形成される並列な漂遊容量cp2、cp3によって補償を行うことも可能なことに留意すべきである。例えば、積分回路10は第２のタイプのMOSトランジスタt2と第２のタイプのトランジスタt3とを、第１のトランジスタt1と並列に、ソースS3が″A″点に接続され、ドレンD3が積分キャパシタc1の第１のプレート２に接続され、接続が第２のトランジスタt2の漂遊容量cp2と並列な漂遊容量cp3を形成し、この第３のトランジスタが例えば光飽和に対する保護機能等の他の機能を有する第３のトランジスタを有する。積分回路10に２つのMOSトランジスタt2、t3が有るとき、ゲートＧは何れも制御回路７に接続されていてもよい。
図３は、漂遊容量cp1、cp2を生じさせる２つのトランジスタt1、t2を有する半導体基板11を単純化して示すものである。構造体11をトランジスタのチャンネルと平行に切った断面で示す。基本基板Bpと称する第１の導電タイプであるＰ型のドープを行って、第１のトランジスタt1の基板を成す広い領域B1を有する基板が有る。この基板B1は（第１のタイプとは反対の）第２の導電タイプ、つまり、Ｎ型でドープされている。
第１のトランジスタのドレンD1とソースS1はそれぞれ通常の方法で、基板B1に設けたＰ型ドープ領域によって形成される。これらの間の距離は、トランジスタのチャンネル12に相当する距離L1だけ離れて形成され、このチャンネルの上にゲートＧが形成される。ドレンD1とソースS1は基板B1の（Ｎ型）とは反対のＰ型導電特性を有するので、このドレンとソースは基板B1と共に破線で示したダイオード13の半導体接合jB1を構成する。ダイオード13のカソードは基板に相当し、アノードはドレンとソースつまりＰ型のドープされた領域に相当する。ドレンD1とソースS1は第１のタイプの接合jB1の第１の領域を構成し、基板B1が第２の領域に当たる。
図１及び図２に従えば、第１のトランジスタt1の基板B1は、第１の供給電位V+に接続され、ドレンD1は第１の電位V+に比較して負の電位である可変電位である″A″点に接続されている。この結果、ダイオード13には逆のバイアスが加わり、この条件では、これらはそれぞれドレンD1に相当するものが図１と２に示した漂遊容量cp1を構成するキャパシタとして機能する。
第２のトランジスタt2のドレンD2とソースS2は、（Ｐ型のドープがされた）基本の基板Bpに埋め込まれた第２の導電特性、つまりＮ型でドープされた領域によって構成される。それらは互いに、トランジスタのチャンネル14に相当する距離L2だけ離れて注入され、そのチャンネルの上にゲートＧが形成される。ドレンD2とソースS2は基板Bpとは反対の導電特性Ｙを有するので、ドレンD2とソースS2は基板Bpとの間に破線で示したダイオード15の半導体接合jB2を構成する。ダイオード15のアノードは基本基板Bpに相当し、カソードはドレンD2とソースS2、つまりＮ型にドープした領域に相当する。ドレンD2とソースS2はそれぞれに前述の第２のタイプの接合jB2の第１の領域を構成し、基本基板Bpは第２の領域を構成する。
第２のトランジスタt2の基本基板Bpは、第２の供給電位V-に接続され、ドレンD2は第２の電位V-に比較して正の側に有る可変電位の″A″点に接続されている。その結果、ダイオード15には逆バイアスが加わり、この条件では、これらはそれぞれ、ドレンD2に相当するものが図２に示す第２の漂遊容量cp2をなすキャパシタを形成する。
第１の漂遊容量cp1が複数の半導体装置によって構成された場合には、それぞれが第１のタイプのjB1のような接合を有する。此の点は第２の漂遊容量cp2に関しても同様であり、複数の半導体装置によって構成された場合には、それぞれが第２のタイプjB2のような接合を有する。
以上の記載においては、補償しなければならない漂遊容量は第１のタイプの接合jB1によって生じるものと仮定して、第２のタイプの接合jB2によって補償したが、本発明はまったく逆の場合にも当然適用可能である。
１つ以上の第１のタイプの接合によって生じる第１の漂遊容量cp1と、１つ以上の第２のタイプの接合によって生じる第２の漂遊容量cp2とは、いずれも接合に加わるバイアス電圧と接合面積に依存する。容量の値は逆バイアス電圧が減少すると増加し、接合面積が増加すると増大する。
積分キャパシタc1による電荷の積分は、可変電位点″A″に、第1V+と第2V-の供給電位の間で変化する作動電圧範囲VCを表す電圧の変化を生じさせる。
さらに、第１と第２の漂遊容量cp1、cp2による補償を最適化する為に、積分回路が機能する所望の作動電圧または記載電圧VCの範囲で、本発明は、第１と第２の供給電圧V+,V-の範囲内で形成された電位差の間に占める書き込み範囲の位置の関数として接合jB1,jB2のディメンジョンを定めることを提案する。
可変電位の″A″点に接続された（そして第１の漂遊容量を形成する）第１のタイプjB1のすべての接合の面積である第１のSj1と、同様に前記の″A″点に接続された（そして第２の漂遊容量を形成する）すべての第２のタイプjB2の面積である第２のSj2の間に、本発明は、記載範囲VCが最も離れた供給電位V+とV-とが供給される接合jB1とjB2に対応するSj1,Sj2よりも大きな距離を置くことを提案する。
例えば、記載範囲が３ボルトであれば、
-a）第１と第２の供給電位V+とV-がそれぞれ接地電位に対して+5Vと-5Vであり、積分キャパシタc1の第１のプレート２が接続されたリファレンス電位Vrが接地電位に対して＋1.5Vであるとすると、記載範囲の中心電位Vcは接地電位である、つまり、供給電位V+とV-の平均値に中心がきており、接続面積Sj1とSj2は実質的に等しい。
-b）上記同様に、供給電位V+とV-がそれぞれ＋5Vと−5Vであるが、第１の供給電位V+（＋5V）と同じリファレンス電位Vr（これに対して積分キャパシタc1の第１のプレート２が接続される）を仮定すると、3Vの記載範囲に対して、範囲の中心電位は3.5Vとなり、第２の供給電位よりも第１の供給電位あるいは正の供給電位V+に近い。この状況では、（第２のタイプの接合jB2に対応する）第２の接合面積Sj2は第１の接合面積Sj1よりも大きい。
-c）最後に、測定範囲の中心地が負の供給電位つまり第２の供給電位V-に近い場合は、第１の接合面積Sj1は第２の接合面積Sj2よりも大きい。
画像検出装置のような特定の分野では、測定すべき電荷を供給する前に積分回路に「駆動」電圧と称する一定の電圧を加えることが一般に行われている。この駆動電圧を積分すると積分キャパシタの端子間の電位がばらつき、結果として測定範囲を変更することになる。
上記の構成を有する本発明の場合には、本発明による補償が無ければ0.5％程度である線形性からの偏差が本発明に依った場合には0.05％程度にまで改善されるので、きわめて良好な結果を得ることができる。この結果は、（チャンネル長）２μｍの技術によって得られたものである。１つの漂遊容量を他の漂遊容量で補償することは、中心電位を2Vとする3Vの記録範囲、＋5Vと-5Vの第１および第２の供給電位V+,V-、第１の供給電位V＋に相当するリファレンス電位Vrに対して最適化された。ＰチャンネルMOSトランジスタで構成される第１の漂遊容量cp1は第１のトランジスタt1と同じ方法で設け、ＮチャンネルMOSトランジスタに起因する第２の漂遊容量cp2は第２のトランジスタt2と同じ方法で設ける。Ｎチャンネルトランジスタの接合面積は70μｍ2であり、Ｐチャンネルトランジスタの接合面積は、25μｍ2である。これらの数値は参考までに記載したものであり、それぞれの技術的要請に応じて適宜定める必要が有ることは当然である。
特に、「接点を製作する」観点から、ある種の半導体の寸法を低減することが困難な場合が有るが、その寸法を拡大しても何ら問題は生じない。
非限定的な例として下図３の半導体構造では、接合jB1、jB2の面積はチャンネル12、14の長さ、L1、L2やチャンネルの幅を変更せずに、ゲートＧの幅L3で規定される面積を変更することが可能である。そのためには、例えば、チャンネル12、14の長さ方向と平行に、ドレンD1,D2とソースS1,S2の長さL5,L6を長くすることで十分である。この例の場合は、チャンネル12、14の周辺部に面した側の長さL5,L6を増加させるべきであることは言うまでもない。上記の方法と組み合わせて、あるいは、単独で、（チャンネル12、14のチャンネルは場L3と平行に）ドレンとソースを形成する注入領域の幅L7,L8を増加させることで長さL5、L6を増加させることも可能である。
上記の記述においては、補償すべき漂遊容量は第１のタイプの１つまたは１つ以上の接合jB1によってもたらされ、これを第２のタイプの１つまたは１つ以上の接合jB2によって補償することを前提としたが、この関係が逆であっても本発明を適用することが可能である。
本発明に基づく積分回路10は、ほとんどの荷電増幅器において好適に使用することができる。この種の電荷増幅器は、一般に通常光検出装置のマトリックスからなる光センサと組み合わせて用いられる。
【図１】
0004024869.tif 000002
【図２】
0004024869.tif 000003
【図３】
0004024869.tif 000004