(57)【特許請求の範囲】
【請求項１】
Ｐ型の炭化珪素４Ｈ−ＳｉＣからなる領域が形成された半導体基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に形成された構成と、該ゲート絶縁膜の下の半導体層に埋め込みチャネル領域を形成するのに十分な不純物濃度のＮ型不純物領域が形成された構成と、上記のゲート絶縁膜とゲート電極に隣接してトランジスタを構成するソースとドレイン領域がＮ型不純物領域からなる構成とを有し、
埋め込みチャネル領域は、多段イオン注入によって窒素、燐あるいは砒素が拡散され、その最大不純物濃度が５×１０15ｃｍ-3〜１×１０18ｃｍ-3であり、
ソース・ドレイン部は、接合部の深さが０．５ミクロンであり、
ゲート電極は、ボロンあるいはアルミニウムが拡散され、その不純物濃度が１×１０16ｃｍ-3〜１×１０21ｃｍ-3の範囲にある多結晶シリコンがゲート絶縁膜と接し、
ゲート絶縁膜と炭化珪素との界面からの埋め込みチャネル領域の接合深さ（Ｌbc）と、ゲート絶縁膜と炭化珪素との界面からの上記のソースとドレイン領域の接合部の深さ（Ｘj）との比（Ｌbc÷Ｘj）が０．４以上、１．０以下の範囲にあって、
埋め込みチャネル領域とソース・ドレイン部の形成プロセスの後にゲート電極を形成することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、上記のゲート電極は、ポリシリコンの上にタングステンあるいはモリブデンあるいはチタンのシリサイド層を備えることを特徴とする半導体装置。
【請求項３】
請求項１あるいは２に記載の半導体装置において、埋め込みチャネル領域の形成される領域と、ソース領域あるいはドレイン領域との間に、埋め込みチャネル領域を形成するための不純物拡散層領域の最大不純物濃度以上でソース領域あるいはドレイン領域の不純物濃度以下の不純物濃度をもつＮ型不純物領域、を有することを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、埋め込みチャネル領域の形成される領域とソース領域あるいはドレイン領域との間に形成されるＮ型不純物領域は、最大不純物濃度が５×１０16ｃｍ-3〜５×１０19ｃｍ-3の窒素、燐あるいは砒素の拡散層であることを特徴とする半導体装置。
【請求項５】
請求項１、２、３あるいは４に記載の半導体装置において、埋め込みチャネル領域の形成される領域に隣接する直下に上記の半導体基板の不純物濃度よりも高いＰ型の不純物拡散領域があることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、埋め込みチャネル領域の形成される領域に隣接する直下の高濃度Ｐ型不純物拡散領域の最大不純物濃度が１×１０17ｃｍ-3〜１×１０19ｃｍ-3のアルミニウムあるいはボロンの拡散層を含むことを特徴とする半導体装置。
【請求項７】
請求項１、２、３、４、５、あるいは６に記載の半導体装置が、六方晶炭化珪素単結晶の（１，１，−２，０）面の上に形成されたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、炭化珪素基板上に作製した、金属−絶縁膜−半導体（ＭＩＳ）電界効果型トランジスタである半導体装置に関し、特に、基板の結晶面方位を規定し、不純物拡散層を最適化した半導体装置に関している。
【０００２】
【従来の技術】
埋め込みチャネル領域を有するＭＩＳ電界効果型トランジスタについては、既にいくつかの発明が開示されている。
【０００３】
例えば、アメリカ合衆国特許（ＵＳＡ．ＰＡＴ．Ｎｏ．ＵＳ５８６４１５７号公報）に、２重ゲートを有するフラッシュメモリーの下側のゲートにＰ型電極を用い、埋め込みチャネル領域にＮ型不純物を用いた構造が記載されている。しかし、この記載は、２重ゲートを有するフラッシュメモリーについてであり、本発明とは構造が異なる。また、Ｐ型ポリシリコン電極の濃度と埋め込みチャネル領域の不純物濃度及びソース領域あるいはドレイン領域の深さとチャネル領域の深さの関係については記載されていない。
【０００４】
また、日本国特許（特開平８−１８６１７９号公報）には、ＬＤＤ構造を有するＮチャネルトランジスタにおいて、ゲート電極にＰ型電極を用い、埋め込みチャネル領域にＮ型不純物を用いた構造が記載されている。しかし、この公報においては、Ｐ型ポリシリコン電極の不純物濃度及びソース領域あるいはドレイン領域の深さとチャネル領域の深さの関係については記載されていない。
【０００５】
また、日本国特許（特開平７−１３１０１６号公報）には、トランジスタのチャネル形成面が六方晶炭化珪素単結晶基板の（１，１，−２，０）面に対して平行であることを特徴とするＭＩＳ電界効果トランジスタ構造が記載されている。しかし、この公報においては、ゲート電極にＰ型電極を用いた埋め込みチャネル領域型のＭＩＳ電界効果型トランジスタについては記載されていない。
【０００６】
【発明が解決しようとする課題】
一般に、炭化珪素基板を用いた酸化膜−炭化珪素界面は、界面準位密度がシリコンＭＩＳトランジスタに比べて、約一桁高く、それにより、炭化珪素基板を用いたＭＩＳ電界効果型トランジスタは、シリコン基板をもちいたＭＩＳ電界効果型トランジスタよりもチャネル移動度が約１桁低いという問題があった。シリコンＭＩＳトランジスタの場合は、電子がソースからドレインに流れるときに、上記の酸化膜と炭化珪素との界面の影響を受けにくくするため、埋め込みチャネル領域型のＭＩＳ電界効果型トランジスタが優れていることが知られている。しかし、炭化珪素基板上のシリコンＭＩＳトランジスタを埋め込みチャネル領域型にする場合の構造は最適化されておらず、ノーマリーオン（ゲート電圧がゼロでもソースとドレイン間に電流が流れる現象）になりやすい。また、最適化が図られていない場合には、ホットキャリア耐性が悪く、十分なパンチスルー耐性も得られない。
【０００７】
この発明は上記に鑑み提案されたもので、炭化珪素基板を用いた半導体装置において、埋め込みチャネル領域型ＭＩＳトランジスタの構造や炭化珪素基板の面方位を最適化することによりノーマリーオンにならず、しかも高いホットキャリア耐性や、高パンスルー耐性、あるいは、高チャネル移動度を有する埋め込みチャネル領域型のトランジスタである半導体装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、デバイス構造に関係しており、Ｐ型の炭化珪素４Ｈ−ＳｉＣからなる領域が形成された半導体基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に形成された構成と、該ゲート絶縁膜の下の半導体層に埋め込みチャネル領域を形成するのに十分な不純物濃度のＮ型不純物領域が形成された構成と、上記のゲート絶縁膜とゲート電極に隣接してトランジスタを構成するソースとドレイン領域がＮ型不純物領域からなる構成とを有し、埋め込みチャネル領域は、多段イオン注入によって窒素、燐あるいは砒素が拡散され、その最大不純物濃度が５×１０15ｃｍ-3〜１×１０18ｃｍ-3であり、ソース・ドレイン部は、接合部の深さが０．５ミクロンであり、ゲート電極は、ボロンあるいはアルミニウムが拡散され、その不純物濃度が１×１０16ｃｍ-3〜１×１０21ｃｍ-3の範囲にある多結晶シリコンがゲート絶縁膜と接し、ゲート絶縁膜と炭化珪素との界面からの埋め込みチャネル領域の接合深さ（Ｌbc）と、ゲート絶縁膜と炭化珪素との界面からの上記のソースとドレイン領域の接合部の深さ（Ｘj）との比（Ｌbc÷Ｘj）が０．４以上、１．０以下の範囲にあって、埋め込みチャネル領域とソース・ドレイン部の形成プロセスの後にゲート電極を形成することを特徴としている。
【０００９】
請求項２に記載の発明は、ゲート電極の低抵抗化に関するものであり、上記のゲート電極は、ポリシリコンの上にタングステンあるいはモリブデンあるいはチタンのシリサイド層を含むことを特徴としている。
【００１０】
請求項３に記載の発明は、ホットキャリア耐性を向上させる技術に関するものであり、請求項１ないし２のいずれかに記載の発明に加えて、埋め込みチャネル領域の形成される領域と、ソース領域あるいはドレイン領域との間に埋め込みチャネル領域を形成するための不純物拡散層領域の最大不純物濃度以上でソース領域あるいはドレイン領域の不純物濃度以下の不純物濃度をもつＮ型不純物領域を有することを特徴としている。
【００１１】
請求項４に記載の発明は、ホットキャリア耐性を向上させる技術に関するものであり、請求項３に記載の発明に加えて、埋め込みチャネル領域の形成される領域とソース領域あるいはドレイン領域との間に形成されるＮ型不純物領域は、最大不純物濃度が５×１０16ｃｍ-3〜５×１０19ｃｍ-3の窒素、燐あるいは砒素の拡散層であることを特徴としている。
【００１２】
請求項５に記載の発明は、パンチスルー耐性の向上に関するものであり、請求項１乃至４のいずれかに記載の発明に加えて、埋め込みチャネル領域の形成される領域に隣接する直下に上記の半導体基板の不純物濃度よりも高いＰ型の不純物拡散領域があることを特徴としている。
【００１３】
請求項６に記載の発明は、請求項５に記載の発明に加えて、埋め込みチャネル領域の形成される領域に隣接する直下の高濃度Ｐ型不純物拡散領域の最大不純物濃度が１×１０17ｃｍ-3〜１×１０19ｃｍ-3のアルミニウムあるいはボロンの拡散層を含むことを特徴としている。
【００１４】
請求項７に記載の発明は、チャネル移動度の向上に関するものであり、請求項１乃至６のいずれかに記載の半導体装置が、六方晶炭化珪素の（１，１，−２，０）面の上に形成されたことを特徴としている。
【００１５】
【発明の実施の形態】
以下にこの発明の実施の形態を図を用いて詳細に説明する。先ず、実施例１として半導体装置の具体的な製造プロセスを図１（ａ）から図１（ｃ）を用いて説明する。その後、効果について説明する。次いで、実施例２として半導体装置の具体的な製造プロセスを図１（ａ）から図１（ｄ）を用いて説明する。その後に効果について説明する。最後に、実施例３として、（０，０，０，１）面と（１，１，−２，０）面上にＭＩＳ電界効果型トランジスタのチャネル移動度を比較した結果について説明する。
【００１６】
【実施例】
［実施例1］
図１（ａ）のＰ型炭化珪素基板１（４Ｈ−ＳｉＣ、不純物濃度：５×１０15ｃｍ-3）を通常のＲＣＡ洗浄をした後に、Ｐ型炭化珪素基板１にフォトリソグラフィー用のアライメントマークをＲＩＥ（Reactive ion etching）で形成した。次いで、いくつかの試料はパンチスルー耐性の向上に対する効果を調べるために、埋め込みチャネル領域の直下に相当する深さに、アルミニウムをイオン注入することにより、Ｐ型炭化珪素基板１よりも高濃度の１×１０16ｃｍ-3〜１×１０19ｃｍ-3になるパンチスルー防止領域３を形成した。
【００１７】
次いで、埋め込みチャネル領域２を形成するが、これには窒素、燐、砒素などのＮ型不純物のイオン注入を行い形成する。例えば、燐で接合深さ（Ｌbc）０．３μｍの埋め込みチャネル領域を形成する場合は、４０ｋｅＶ〜２５０ｋｅＶで総ドーズ量が７×１０15ｃｍ-2となるように多段注入し、所望のプロファイルを形成する。本実施例では、図１（ｂ）に示すソース５、ドレイン６の深さ（Ｘj）とＬbcの比とチャネル移度の関係を調べるために、Ｌbc＝０．１、０．２、０．３、０．４、０．５μｍの深さの埋め込みチャネル領域２を形成した。チャネル移動度に対する埋め込みチャネル領域２の濃度依存性を調べるために、Ｌbc＝０．３μｍにおいて、５×１０15ｃｍ-3〜５×１０17ｃｍ-3のイオン注入をした試料を作製した。
【００１８】
次いで、図１（ｂ）に示すようにソース領域あるいはドレイン領域のイオン注入用マスク４を熱酸化膜やＣＶＤ（Chemical Vapor Deposition）によるＳｉＯ2膜で形成する。本実施例では、図１（ｂ）に示すようにイオン注入マスクとして、ＬＴＯ(Low temperature oxide)膜を用いた。ＬＴＯ膜は、シランと酸素を４００℃〜８００℃で反応させて二酸化珪素をＰ型炭化珪素基板１に堆積することにより形成した。次いで、フォトリソグラフィーでソース・ドレイン領域を形成した後に、ＨＦ（フッ酸）でＬＴＯをエッチングしてイオン注入されるソース領域あるいはドレイン領域を開口した。次いで、図１（ｂ）に示したソース５あるいはドレイン６を形成するために５００℃で、窒素、燐あるいは砒素を深さ（Ｘj）０．５μｍになるようにイオン注入する。本実施例では、埋め込みチャネル領域２の形成と同じように多段注入により、燐を用いて不純物濃度が５×１０19ｃｍ-3になるように形成した。その後、アルゴン雰囲気中で１５００℃で３０分間にわたる活性化アニールを行った。次いで、図１（ｃ）に示すように１２００℃で１５０分間酸化して、約５０ｎｍのゲート絶縁膜７を形成した。次いで、アルゴン中で３０分間アニールした後に室温までアルゴン中で冷却した。
【００１９】
その後にＰ型ゲート電極８を形成するが、その方法としては、次のようにいくつかの方法が知られている。
１）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンやフッ化ボロンをイオン注入することによりＰ型多結晶シリコンを形成する。
２）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンを含んだＳｉＯ2膜をＣＶＤ法やスピン塗布により形成し、８００℃〜１１００℃で熱処理して拡散することにより、Ｐ型多結晶シリコンを形成する。
３）シランとジボランを一緒に流して６００℃で熱処理することにより多結晶シリコンをボロンを拡散しながら成長させてＰ型多結晶シリコンを形成する。
以上の方法などがあるが、本実施例では、２）の方法を用いて、９００℃で拡散時間を変えることにより不純物濃度１×１０15ｃｍ-3〜１×１０21ｃｍ-3のＰ型多結晶シリコンを形成して、Ｐ型ゲート電極の不純物濃度とチャネル移動度の関係を調べた。いくつかの試料は、シリサイド膜の効果を調べるためにＰ型多結晶シリコン上にＷＳｉ2膜、ＭｏＳｉ2膜及びＴｉＳｉ2膜の高融点金属シリサイド膜９を形成した。次いで、Ｐ型多結晶シリコンあるいは、シリサイド膜とＰ型ポリシリコン膜の複合膜とゲート絶縁膜をエッチングすることによりゲート電極を形成した。引き続いて、ソース領域あるいはドレイン領域上の酸化膜をエッチングしてコンタクト孔を開口する。次いで、ニッケル、チタン、アルミニウムを含有した金属あるいはこれらの積層膜を蒸着あるいは、スパッタ法で形成した後に、ＲＩＥあるいは、ウエットエッチングにより金属配線１０を形成する。本実施例ではニッケルを蒸着した後にウエットエッチングした。次いで、良好なオーミックコンタクトを形成するために１０００℃のアルゴン中で５分間の熱処理を行い、ＭＩＳ電界効果型トランジスタを完成させた。
【００２０】
図２にゲート電極がＰ型多結晶シリコン、Ｎ型多結晶シリコン、アルミニウムを用いたＭＩＳ電界効果型トランジスタの閾値電圧とチャネル移動度の測定によって得られた関係を示す。ゲート電極にＰ型多結晶シリコンを用いることにより同じ閾値電圧で比較するとＰ型多結晶シリコンを用いた場合には、Ｎ型多結晶シリコン、アルミニウムをゲート電極に用いた場合よりもチャネル移動度が大きくなる。これは、ゲート電極の極性により、同じ閾値にする場合に必要な、チャンネル部へのイオン注入量の違いによるものであり、以下のように考えられる。Ｎ型不純物を埋め込みチャネル領域２に注入するとゲート絶縁膜とＰ型炭化珪素基板１との界面からはなれた深い位置にチャネルの中心が形成されるので、界面近傍の高電界の影響を受けにくくなるキャリアの数が増えるのでチャネル移動度が増加する。同様に、チャネル領域に注入するＰ型不純物濃度が小さければ、移動度が増加する。しかし、チャネル移動度を増加しようとして、埋め込みチャネル領域２のＮ型不純物を増加すると、閾値電圧が低下して負電圧になってしまい、電圧がゼロでも電流が流れる状態、つまり、ノーマリーオンの状態になってしまうので実際の使用は困難になる。一般に、ＭＩＳ電界効果型トランジスタの閾値電圧は、ゲート電極と半導体の仕事関数差が大きいほど、閾値電圧は大きくなることが知られている。また、ゲート電極と半導体の仕事関数差は、ゲート電極にアルミニウムとＮ型多結晶シリコンを用いた場合は、ほとんど変わらないが、Ｐ型ポリシリコンを用いると、それに比べて、約１Ｖ大きくなることも知られている。したがって、Ｐ型ポリシリコンを用いることにより、Ｎ型不純物をチャンネル部へ注入しても閾値電圧が負になってノーマリーオンの状態になることを抑制することができ、同じ閾値電圧でも、埋め込みチャネル領域２に、より高濃度の不純物を注入できるのでチャネル移動度を増加することができる。
【００２１】
図３にソース・ドレイン拡散層の接合深さＸj＝０．５μｍでの、Ｌbc÷Ｘj依存性を示す。図３の縦軸は、チャネル移動度を埋め込みチャネル領域がない試料のチャネル移動度で規格化した場合を示している。この評価はＬbcが０．２以上で行い、０．２でも効果があることを確認した。よって、横軸の下限は０．２に制限される。一方、横軸が１より大きくなるとチャネル移動度は大きくなるが、閾値が負になりノーマリーオンになり実際に使うのは困難である。したがって、横軸（Ｌbc÷Ｘj）は、０．２〜１．０に限定される。特に、０．４〜１．０の範囲で有効である。
【００２２】
図４にＰ型ポリシリコンゲートの不純物濃度と閾値電圧の測定によって得られた関係を示す。Ｐ型ポリシリコンゲート電極中の不純物濃度が高いほど、ゲート電極と半導体の仕事関数差が大きくなるので、閾値が大きくなる。反対に、不純物濃度が小さいほど、閾値電圧は小さくなり、１×１０16ｃｍ-3でゼロになるので、不純物濃度の下限は１×１０16ｃｍ-3である。多結晶シリコンに注入可能なボロンの濃度は、１×１０21ｃｍ-3なので、上限は、１×１０21ｃｍ-3になる。
【００２３】
図５に埋め込みチャネル領域２の不純物濃度とチャネル移動度（不純物濃度ゼロの時の値での規格値）の測定によって得られた関係を示す。評価した不純物濃度の下限値は５×１０15ｃｍ-3であるが、この値で十分に効果がでているので下限値は５×１０15ｃｍ-3になる。一方、１×１０18ｃｍ-3以上で閾値電圧が負になり実際の使用が難しくなるので上限値は、１×１０18ｃｍ-3となる。
【００２４】
パンチスルーを抑制するために埋め込みチャネル領域２の直下に設けたＰ+領域であるパンチスルー防止領域の不純物濃度が、１×１０17ｃｍ-3より低濃度ではパンチスルーを起こすゲート電圧は、Ｐ+領域がない場合と同じであり効果はない。１×１０17ｃｍ-3以上でパンチスルーを起こすゲート電圧が増加するので、不純物濃度の下限は１×１０17ｃｍ-3である。
【００２５】
一方、不純物濃度が１×１０19ｃｍ-3以上では、活性化アニール時に不純物が拡散して、その上にある埋め込みチャネル領域中のＮ型不純物を相殺してしまい、埋め込みチャネル領域としての機能を果たさなくなるので、上限は、１×１０19ｃｍ-3に制限される。
【００２６】
また、ボロンが高濃度に注入された多結晶シリコンの抵抗値は、数ｍΩｃｍであるが、高融点金属のシリサイド、例えばＭｏＳｉ2，ＷＳｉ2とＴｉＳｉ2の比抵抗値は、各々、６０μΩｃｍ、５０μΩｃｍ、１５μΩｃｍなので不純物が注入された多結晶シリコンよりも多結晶シリコンとシリサイドの複合膜の方がゲート電極の抵抗値が下がるので細長いゲート電極の抵抗やこのゲート電極形成層による配線の低抵抗化を図ることができるので、この配線の抵抗による時定数を小さくでき、動作速度を向上することができる。
【００２７】
［実施例２］
図１（ａ）のＰ型炭化珪素基板１（不純物濃度：５×１０15ｃｍ-3）を通常のＲＣＡ洗浄をした後にＰ型炭化珪素基板１にフォトリソグラフィー用のアライメントマークをＲＩＥ（Reactive ion etching）で形成した。次いで、５００℃で４０ｋｅＶ〜２５０ｋｅＶで総ドーズ量が７×１０15ｃｍ-2の燐の多段イオン注入により接合深さＬbc＝０．３μｍの埋め込みチャネル領域２を形成した。次いで、図１（ｄ）に示すようにイオン注入用のマスクとしてＬＴＯで全面を覆い、フォトリソグラフィーでゲート電極部分のレジストを残してフッ酸でＬＴＯ膜をエッチングした。次いで、ホットキャリア耐性に対する埋め込みチャネル領域２とソース５あるいはドレイン６の間の不純物濃度の効果を調べるために埋め込みチャネル領域２とソース５あるいはドレイン６の間の不純物濃度が５×１０16ｃｍ-3〜５×１０20ｃｍ-3になるように燐を５００℃でイオン注入し低不純物濃度領域１１を形成した。次いで、ソース領域５あるいはドレイン領域６を形成するために全面をＬＴＯで全面を覆い、フォトリソグラフィーによりソース領域あるいはドレイン領域をフォトレジストで規定した後に、ＨＦ（フッ酸）でＬＴＯをエッチングして、イオン注入されるソース領域あるいはドレイン領域を開口した。次いで、５００℃で、燐の多段イオン注入により、不純物濃度が５×１０19ｃｍ-3になるようにソース５あるいはドレイン６を形成した。その後、アルゴン雰囲気中で１５００℃で３０分間にわたる活性化アニールを行った。次いで、１２００℃で１５０分間酸化して、図１（ｃ）に示すように約５０ｎｍのゲート絶縁膜７を形成した。次いで、アルゴン中で３０分間アニールした後に、室温までアルゴン中で冷却した。また、Ｐ型ゲート電極８は、ＣＶＤ法で多結晶ポリシリコンを形成した後に、その上にボロンを含んだ酸化物膜をスピン塗布により形成して後、９００℃で３０分の熱処理を行い、ボロンを含んだ酸化物からポリシリコンへボロンを拡散することにより形成した。次いで、Ｐ型多結晶シリコンとゲート絶縁膜をエッチングすることによりゲート電極を形成した。引き続いて、ＬＴＯを酸化膜全面に堆積した後に、ソース５あるいはドレイン６上の酸化膜６をエッチングしてコンタクト孔を開口した。次いで、その上にニッケル膜を電子ビーム蒸着法で形成した後に、ウエットエッチングにより金属配線１０を形成した。次いで、良好なオーミックコンタクトを形成するために１０００℃のアルゴン中で５分間の熱処理を行い、ＭＩＳ電界効果型トランジスタを完成させた。
【００２８】
ここで、ホットキャリア耐性は、ＭＩＳ電界効果型トランジスタに、一定時間、以下に記述する電気的なストレスを印加して、閾値電圧の変化量で評価した。閾値電圧の変動量が小さいほど、ホットキャリア耐性は良好である。ここで、閾値電圧は、ドレインに０．１Ｖを印加した状態で、０Ｖから３０Ｖまでのゲート電圧をついて、ドレイン電流の２分の１乗のプロット電圧軸と交差する電圧として求めた。電気的なストレスとしては、ドレインに５Ｖ、ゲートに２．５Ｖが５分間印加された。また、埋め込みチャネル領域とソース領域あるいはドレイン領域との間の不純物濃度が５×１０16ｃｍ-3〜５×１０19ｃｍ-3になるように燐をイオン注入した。この部分の不純物濃度が低いと、ドレイン近傍での電界が小さくなり、この部分を通過する電子が高エネルギー状態になるのを抑制できるので、散乱されて基板からゲート絶縁膜へ注入される電子数は減少してホットキャリア耐性が向上する。しかし、この部分の不純物濃度が低すぎると、この部分の抵抗値が大きくなりトランジスタの駆動力が低下するので、下限は、５×１０16ｃｍ-3となる。一方、濃度が高過ぎると、ドレイン近傍での電界を緩和する効果がなく、充分なホットキャリア耐性が得られない。測定の結果、５×１０19ｃｍ-3以上だと閾値電圧の変化量が、１０％を超えることが分かった。これは、実際に使用されない値に相当する。したがって、上限は、５×１０19ｃｍ-3になる。
【００２９】
［実施例３］
六方晶炭化珪素（０，０，０，１）面と（１，１，−２，０）面（不純物濃度：５×１０15ｃｍ-3）のそれぞれのＰ型炭化珪素基板１を通常のＲＣＡ洗浄をした後にＰ型炭化珪素基板１にフォトリソグラフィー用のアライメントマークをＲＩＥ（Reactive ion etching）で形成した。次いで、注入エネルギー４０ｋｅＶ〜２５０ｋｅＶで総ドーズ量が７×１０15ｃｍ-2の燐の多段イオン注入により接合深さＬbc＝０．３μｍの埋め込みチャネル領域２を形成した。次いで、図１（ｂ）に示すようにソース領域あるいはドレイン領域のイオン注入用マスク４を熱酸化膜やＣＶＤ（Chemical Vapor Deposition）によるＳｉＯ2膜で形成する。本実施例では、図１（ｂ）に示すようにイオン注入マスクとして、ＬＴＯ(Low temperature oxide)膜を用いた。ＬＴＯ膜は、シランと酸素を４００℃〜８００℃で反応させて二酸化珪素をＰ型炭化珪素基板１上に堆積することにより形成した。次いで、フォトリソグラフィーによりレジストでソース領域あるいはドレイン領域を規定した後に、ＨＦ（フッ酸）でＬＴＯをエッチングしてイオン注入されるソース領域あるいはドレイン領域を開口した。次いで、５００℃で、燐の多段イオン注入により、不純物濃度が５×１０19ｃｍ-3になるように図１（ｂ）に示すソース５あるいはドレイン６を形成した。その後、アルゴン雰囲気中で１５００℃で３０分間にわたる活性化アニールを行った。次いで、図１（ｃ）に示すように１２００℃で１５０分間酸化して、約５０ｎｍのゲート絶縁膜７を形成した。次いで、アルゴン中で３０分間アニールした後に室温までアルゴン中で冷却した。その後にＰ型ゲート電極８は、ＣＶＤ法で多結晶ポリシリコンを形成した後に、その上にボロンを含んだ酸化膜をスピン塗布により形成した後、９００℃で３０分の熱処理を行い、ボロンを含んだ酸化膜からポリシリコンへボロンを拡散することにより形成した。次いで、Ｐ型多結晶シリコンとゲート絶縁膜をエッチングすることによりゲート電極を形成した。引き続いて、ソース領域あるいはドレイン領域上の酸化膜をエッチングしてコンタクト孔を開口した。次いで、ニッケルを電子ビーム蒸着法で形成した後に、ウエットエッチングにより金属配線１０を形成した。次いで、良好なオーミックコンタクトを形成するために１０００℃のアルゴン中で５分間の熱処理を行い、ＭＩＳ電界効果型トランジスタを完成させた。
【００３０】
このように（０，０，０，１）面上に作製されたＭＩＳ電界効果型トランジスタのチャネル移動度は、７０ｃｍ2／Ｖｓであるが、（１，１，−２，０）面に作製されたＭＩＳ電界効果型トランジスタのチャネル移動度は、１００ｃｍ2／Ｖｓであり、（１，１，−２，０）面にＭＩＳ電界効果型トランジスタを作製することにより、チャネル移動度が向上した。
【００３１】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
【００３２】
本発明では、Ｐ型ゲート電極を用いることにより、ノーマリーオンにすることなくＮ-領域を比較的高濃度にすることが可能になり、チャネル移動度を向上することができた。
【００３３】
また、本発明では、ソース・ドレイン領域の接合深さＸjと埋めこみチャンネル形成用の接合深さＬbcの比を最適化することによりチャネル移動度を向上することができた。
【００３４】
また、本発明では、Ｐ型多結晶シリコンの濃度を最適化することによりチャネル移動度を向上することができた。
【００３５】
また、本発明では、埋め込みチャネル領域の濃度を最適化することによりチャネル移動度を向上することができた。
【００３６】
また、本発明では、Ｐ型多結晶シリコンゲート電極の上に高融点金属のシリサイド膜を積層することによりゲート電極の抵抗値を下げて駆動力を向上することができた。
【００３７】
また、本発明では、タングステンあるいはモリブデンあるいはチタンのシリサイド膜を用いることにより半導体装置の動作速度を向上することができた。
【００３８】
また、本発明では、埋め込みチャネル領域とソース領域あるいはドレイン領域の間に埋め込みチャネル領域の不純物濃度以上でソース領域あるいはドレイン領域の不純物濃度以下の不純物濃度の領域を設けることによりホットキャリア耐性を向上することができた。
【００３９】
また、本発明では、埋め込みチャネル領域直下にＰ型炭化珪素基板１の不純物濃度領域を設けることにより、あるいは、その濃度を最適化することによりパンチスルー耐性を向上することができた。
【００４０】
また、本発明では、六方晶炭化珪素単結晶の（１，１，−２，０）面の上に形成された構成とすることにより、チャネル移動度を向上することができた。
【００４１】
以上の説明では炭化珪素の場合について取り扱ったが、半導体基板としては、ダイヤモンド、シリコン、窒化ガリウムなどの半導体でも上記と同様な効果があることは容易に理解できる。
【図面の簡単な説明】
【図１】Ｐ型ゲート電極と埋め込みチャネル領域を有するＭＩＳ電界効果型トランジスタの作製手順を示す模式図である。
【図２】ゲート電極がＰ型多結晶シリコン、Ｎ型多結晶シリコン、アルミニウムを用いたＭＩＳ電界効果型トランジスタのチャネル移動度と閾値電圧の関係を示す図で、Ｌbc＝０．３μｍ、Ｘｊ＝０．５μｍ、埋め込みチャネル領域の不純物濃度は２×１０16ｃｍ-3、Ｐ型多結晶シリコンの不純物濃度は５×１０20ｃｍ-3である。
【図３】不純物濃度５×１０20ｃｍ-3のＰ型多結晶シリコンのゲート電極においてＬbc＝０．３μｍ、Ｘｊ＝０．５μｍ、埋め込みチャネル領域の不純物濃度が２×１０16ｃｍ-3の場合のチャネル移動度のＬbc÷Ｘj依存性を示す図である。
【図４】Ｐ型多結晶シリコンゲートの不純物濃度と閾値電圧の関係を示す図で、Ｌbc＝０．３μｍ、Ｘj＝０．５μｍで埋め込みチャネル領域の不純物濃度は２×１０16ｃｍ-3である。
【図５】チャネル移動度と埋め込みチャネル領域の不純物濃度の関係を示す図で、Ｌbc＝０．３μｍ、Ｘj＝０．５μｍでＰ型多結晶シリコンの不純物濃度は５×１０20ｃｍ-3である。
【符号の説明】
１  Ｐ型炭化珪素基板
２  埋め込みチャネル領域
３  パンチスルー防止領域
４  イオン注入用マスク
５  ソース
６  ドレイン
７  ゲート絶縁膜
８  Ｐ型ゲート電極
９  高融点金属シリサイド膜
１０  金属配線
【図１】
0003881840.tif 000002
【図２】
0003881840.tif 000003
【図３】
0003881840.tif 000004
【図４】
0003881840.tif 000005
【図５】
0003881840.tif 000006