(57)【特許請求の範囲】
【請求項１】
電源の後段に電源安定化手段と、前記電源安定化手段の後段に開閉手段と、前記開閉手段の後段にＣＰＵと、を設け、
所定時間毎にスリープモードから動作モードへ移行する前記ＣＰＵは、自身の節電モード解除の制御においては、前記ＣＰＵに入力する節電モードの解除を指示する信号の予定入力時刻に基づき、前記入力時刻の所定時間前に、前記電源安定化手段を予めｏｎ制御する構成であり、また前記節電モードの解除を指示する信号に基づき、前記開閉手段をｏｎ制御する構成であり、
前記節電モードの解除を指示する信号は、前記ＣＰＵのシステムクロックが出力する信号であり、
前記ＣＰＵは、画像撮像装置の制御手段であり、
前記撮像装置は、前記ＣＰＵが動作モードのとき、撮像及びその撮像データの記録を行い、前記ＣＰＵが節電モードのとき、撮像及び撮像データの記録を行わないものであることを特徴とする、電源投入方式。
【請求項２】
前記開閉手段は、ＦＥＴである、請求項１記載の電源投入方式。
【請求項３】
前記電源安定化手段は、直流電圧変換手段を含む、請求項１記載または請求項２記載の電源投入方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力消費が少なくて済む、ＣＰＵのスリープモード（節電モード）から動作モードへの移行方式に係り、ＣＰＵへの電源投入方式に関する。
【０００２】
【従来の技術】
一般に、ＣＰＵシステム（マイクロコンピュータシステム）のＣＰＵへの電源ラインは、次のように構成する。
交流電源の後段にスイッチング電源もしくは整流回路を設け、そのスイッチング電源もしくは整流回路の後段に、３端子レギュレータなどの電源安定化手段（以後、電源安定化手段のことを電源ＩＣとも称する）を設ける。
または、電池の後段に、電源安定化手段、すなわち電源ＩＣを設ける。
また、スイッチング電源、整流回路もしくは電池の出力ＤＣ電圧を、降圧したり昇圧したりする必要があるときは、電源ＩＣすなわち電源安定化手段は、直流電圧変換手段を構成要素として含む。つまり、このようなときは、電源ＩＣは、いわゆるＤＣ−ＤＣコンバータを構成要素として含む。
【０００３】
一方、標準的な（性能の）ＣＰＵには、電力消費が少ない節電モード（スリープモード）と通常の電力を消費する動作モードとがあるように設計されている。
図２は、従来の電源投入方式のブロックである。
上記の従来構成のＣＰＵシステムの電源ラインにおいて、節電モードから動作モードにＣＰＵ３を移行させるには、次のように電源を投入する。
当然、ＣＰＵ３が節電モードのときは、電源ＩＣ１はｏｆｆ状態、すなわち閉止状態であるものとする。
先ず第１に、クロック４などの外部要因から、モード切り換えのトリガとなる信号がＣＰＵ３に入力する（▲１▼）。
次に第２に、ＣＰＵ３は、入力してきたクロック信号に同期して節電モードから動作モードへの移行を開始するとともに、電源ＩＣ１にｏｎ指令を出力して（▲２▼）、電源ＩＣ１をｏｎ制御して立上らせる。
電源ラインにおいて、電源ＩＣ１とＣＰＵ３との間にＦＥＴ（電界効果型トランジスタ）２などの開閉手段を設けるときは、ＣＰＵ３は、第３の手順として、ＦＥＴ２をｏｎ制御する（▲３▼）。なお、ＣＰＵ３は、ＦＥＴ２をｏｎ制御してから、電源ＩＣ１に対してｏｎ指令を出しても良い。
この従来の電源投入方式の問題点は、次のようである。
クロック４からの信号に同期して、ＣＰＵ３が電源ＩＣ１に対してｏｎ指令を出すと、電源ＩＣ１は、低消費電力のｏｆｆ状態から高消費電力のｏｎ状態へ、ある程度の時間（具体的には例えば２５０ｍｓｅｃ程度の時間）を掛けて移行する。言い換えれば、電源ＩＣ１がｏｎ指令を受信してからから立上って安定化し、ＣＰＵ３に対して安定的に電力を供給する態勢にまでなるのに、約２５０ｍｓｅｃ掛かるということである。当然、この約２５０ｍｓｅｃの不安定期間は、電源ＩＣ１からＣＰＵ３に充分な電力が供給されてこないので、ＣＰＵ３は、動作モードに移行し切れない。スリープモードから動作モードへの遷移状態にある。つまり、この約２５０ｍｓｅｃの間、電源ＩＣ１及びＣＰＵ３の双方の側において電力が無駄に消費されていることになる。
【０００４】
【発明が解決しようとする課題】
本発明に係る電源投入方式は、上記した従来の技術が有する問題点に鑑み、なされたもので、次の課題を解決することを目的とする。
外部要因によるモード切り換えを指示する信号がＣＰＵへ入力してくることをトリガとして、節電モード（スリープモード）から動作モードへＣＰＵが移行する際、電源ＩＣが充分に立上って安定的にＣＰＵに電力を供給し得るようになる間、電源ＩＣ及びＣＰＵの無駄な消費電力を極力押さえる。
【０００５】
【課題を解決するための手段】
上記課題を解決するための本発明の第１発明は、請求項１に記載されたとおりの電源投入方式であり、次のようなものである。
電源の後段に電源ＩＣと、前記電源ＩＣの後段に開閉手段と、前記開閉手段の後段にＣＰＵと、を設ける。
前記ＣＰＵは、自身の節電モード解除の制御においては、前記ＣＰＵに入力する節電モードの解除を指示する信号の予定入力時刻に基づき、前記入力時刻の所定時間前に、前記電源ＩＣを予めｏｎ制御する構成とする。
また、前記ＣＰＵは、前記節電モードの解除を指示する信号に基づき、前記開閉手段をｏｎ制御（開放制御）する構成とする。
【０００６】
上記課題を解決するための本発明の第２発明は、請求項２に記載されたとおりの電源投入方式であり、次のようなものである。
請求項１記載の電源投入方式において、前記開閉手段は、ＦＥＴであるものである。
【０００７】
上記課題を解決するための本発明の第３発明は、請求項３に記載されたとおりの電源投入方式であり、次のようなものである。
請求項１記載または請求項２記載の電源投入方式において、前記電源ＩＣは、直流電圧変換手段（ＤＣ−ＤＣコンバータ）を含むものである。
【０００８】
なお、上記第１発明において、前記節電モードの解除を指示する信号は、前記ＣＰＵのシステムクロックが出力する信号である。
【０００９】
また、上記第１発明において、前記ＣＰＵは、画像撮像装置の制御手段であり、前記撮像装置は、前記ＣＰＵが動作モードのとき、撮像及びその撮像データの記録を行い、前記ＣＰＵが節電モードのとき、撮像及び撮像データの記録を行わない構成である。
【００１０】
【発明の実施の形態】
図１は、本発明に係る電源投入方式のブロック図である。
電源ＩＣ１に電力を供給するための電源５は、ここでは交流電源５ｂとスイッチング電源５ｃである。スイッチング電源５ｃから電源ＩＣ１には、直流が供給される。
電源ＩＣ１は、ＣＰＵ３に流す電流を安定化させるため、または電圧変換のために設けられなければならない。ＦＥＴ２は、電源ラインの開閉手段であり、ここでは、Ｓ（ソース）、Ｇ（ゲート）及びＤ（ドレイン）を持つ電界効果型トランジスタである。もちろん、電源ラインの開閉手段としては、バイポーラ型のトランジスタ、半導体スイッチ、またはフォトカプラなどのＦＥＴ２以外の開閉手段を使用してもよい。しかし、待機時の漏れ電流の小ささなどから、一般的にはＦＥＴを使うことが推奨できる。
ＣＰＵ３は、いわゆるシステムクロックとして、クロック４を具備している。ＣＰＵ３は、このクロック４からの信号に同期して、かつ、所定時間毎に、スリープモードから動作モードへ移行する。
ＣＰＵ３が動作モードからスリープモードに戻るときは、何をトリガとするかという点は、当業者の設計上の選択事項である。クロック４からの信号に同期してでも良いし、動作モードにてＣＰＵ３が所定の動作を実行したら、自分でスリープモードへ移行するようにしてもよい。
【００１１】
本発明に係る電源投入方式は、次のように実施する。
電源ＩＣ１は、ｏｎ指令を受けてから安定化するまでに約２５０ｍｓｅｃ掛かるものとする。また、ＦＥＴ２の初期状態は、電流が流れないｏｆｆ状態（閉止状態）であるとする。
ＣＰＵ３は、自分がスリープモードから動作モードへ移行するべき時刻、すなわちクロック４からモード移行を意味する信号が入力してくる時刻が、予め分かっている。この時刻をｔ１とする。
ＣＰＵ３は、このｔ１の所定時間前（例えば２５０ｍｓｅｃ前）である時刻ｔ０に、電源ＩＣ１に対してｏｎ指令を出す（手順▲１▼）。すると、電源ＩＣ１は、立上り始める。時刻ｔ０から２５０ｍｓｅｃが経過し、時刻ｔ１になると、ＣＰＵ３は、クロック４からモード移行を意味する信号が入力してきたことを検出する。すると、ＣＰＵ３は、その直後にＦＥＴ２をｏｆｆ状態から開放制御してｏｎ状態とする。
クロック４からＣＰＵ３へモード切り換えを意味する信号が入力する時刻である時刻ｔ１には、電源ＩＣ１は充分に立上って既に安定な状態となっている。よって、ｏｎ状態となったＦＥＴ２を介して、電源ＩＣ１からＣＰＵ３へ充分な電力が供給され、ＣＰＵ３は、ごく短時間でスリープモードから動作モードへの移行を完了する。
時刻ｔ０から時刻ｔ１までの電源ＩＣ１が立上っている最中である２５０ｍｓｅｃの間においては、ＦＥＴ２は、ｏｆｆ状態であるので、ＣＰＵ３への電源ラインの漏れ電流はほとんどない。そして、時刻ｔ１において、ＣＰＵ３がＦＥＴ２をｏｎ制御すると同時に、ＣＰＵ３は、ほぼ瞬時にスリープモードから動作モードに移行するので、ＣＰＵ３側においても電源ＩＣ１側においても、前記時刻ｔ０から前記時刻ｔ１までの間、無駄な電力を消費することをほとんど押え込むことができる。
【００１２】
図３は、本発明に係る電源投入方式の実施の一形態を示すブロック図である。電源ＩＣ１の前段に位置する電源５は、電池５ｄであってもよい。もちろん、この電池５ｄは、太陽電池であっても、乾電池ｄ年地であっても、または蓄電池であってもよい。本発明に係る電源投入方式は、電源５が電池５ｄであり、クロック４に同期して、ＣＰＵ３がスリープモードと動作モードに切り替わり続けるような実施の形態のときに特に有効である。ＣＰＵ３への電源ラインの電源投入が頻繁に行われるので、本発明の実施によって節約できる電力が大きくなるからである。
【００１３】
図４は、本発明に係る電源投入方式の別の実施の一形態を示すブロック図である。
ここでは、ＣＰＵ３は、交通状況などの監視対象を撮像し記録する撮像装置８の制御手段（制御中枢）である。撮像装置８は、カメラ７を具備しており、ＣＰＵ３の制御のもと、撮像を行い、ＣＰＵ３の方へ画像データを出力する。ＣＰＵ３は、該画像データを画像メモリ６（例、ＤＲＡＭ、フラッシュメモリ）に記録する。
ＣＰＵ３は、動作モードのときにカメラ７に撮像を指示するとともに、画像データの画像メモリ６への記録を行い、スリープモードのときは、カメラ７に撮像をさせず、当然、画像データの記録も行わない。
電源５−電源ＩＣ１−ＦＥＴ２−ＣＰＵ３とつらなる電源ラインの、クロック４の出力信号をトリガとする電源投入動作により、ＣＰＵ３がスリープモードから動作モードに瞬時に移行することは、図１の説明のときと同様である。
【００１４】
【発明の効果】
本発明に係る電源投入方式は、以上説明してきたような構成であり、以下に記載する効果を奏する。
ＣＰＵシステムが具備するクロックなどの外部要因によるモード切り換えを指示する信号がＣＰＵへ入力してくることをトリガとして、節電モード（スリープモード）から動作モードへＣＰＵを移行させるについて、前記トリガがＣＰＵへ入力する時刻ｔ１の所定時間前（時刻ｔ０）に、ＣＰＵは、自身への電源供給元である電源ＩＣに対してｏｎ指令を発し、ＣＰＵのモード移行に先立ち予め電源ＩＣをｏｎして安定状態にする構成である。
よって、電源ＩＣが充分に立上って安定的にＣＰＵに電力を供給し得るようになる時刻ｔ１以後、ＣＰＵは、スリープモードから動作モードへ瞬時に移行できる。従って、電源投入時の電源ＩＣ及びＣＰＵの無駄な消費電力を極力押さえることが可能である。
また、特に、ＣＰＵが撮像装置の制御手段であり、撮像装置が電池駆動のような場合、ＣＰＵへの電源ラインの電源投入伴う電力消費を低減するので、有用である。
【図面の簡単な説明】
【図１】本発明に係る電源投入方式のブロック図
【図２】従来の電源投入方式のブロック
【図３】本発明に係る電源投入方式の実施の一形態を示すブロック図
【図４】本発明に係る電源投入方式の別の実施の一形態を示すブロック図
【符号の説明】
１  電源ＩＣ
２  ＦＥＴ
３  ＣＰＵ
４  クロック
５  電源
５ｂ  交流電源
５ｃ  スイッチング電源
５ｄ  電池
６  画像メモリ
７  カメラ
８  撮像装置
【図１】
0003981943.tif 000002
【図２】
0003981943.tif 000003
【図３】
0003981943.tif 000004
【図４】
0003981943.tif 000005