(57)【特許請求の範囲】
【請求項１】
ＯＦＤＭ伝送フレームにおいて周波数軸に沿ってパイロット信号に基づいてＹ個のサンプルを含むグループ単位でフィルタリング係数を更新させながらＯＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化器において、一つのシンボル内においてはＸ番目サンプル毎にパイロット信号が載せられ、隣接するシンボルにおいて各パイロット信号の位置がＹ個のサンプル差を生ずるＯＦＤＭ伝送フレーム構造を有するＯＦＤＭ信号のフィルタリング係数を貯蔵する係数メモリのアドレスを発生させるアドレス発生方法であって、
（ａ）前記ＯＦＤＭ伝送フレームをなすシンボル番号に対するモデューロ（Ｙ＋１）演算によりシンボル識別信号を発生するステップと、
（ｂ）前記（ａ）ステップのシンボル識別信号に対応する各シンボル内においてパイロット信号の位置を検出するステップと、
（ｃ）前記（ｂ）ステップにおける検出結果によりサンプルクロックに同期した第１パルス信号を発生するステップと、
（ｄ）前記（ｃ）ステップの第１パルス信号をカウントして得られるカウントビットと前記シンボル識別信号のビットを利用して前記係数メモリの書込アドレスを発生するステップと、
（ｅ）前記サンプルクロックをＹだけ周波数分周して第２パルス信号を生ずるステップと、
（ｆ）前記（ｅ）ステップの第２パルス信号をカウントすることにより前記係数メモリの読出アドレスを発生するステップとを含むＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生方法。
【請求項２】
前記（ｄ）ステップは、
（ｄ１）前記カウントビットを前記書込アドレスの上位ビットへ割り当てるステップと、
（ｄ２）前記シンボル識別信号のビットを前記書込アドレスの下位ビットへ割り当てるステップとを含む請求項１に記載のＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生方法。
【請求項３】
前記パイロット信号は、ＳＰＣ信号であることを特徴とする請求項１に記載のＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生方法。
【請求項４】
ＯＦＤＭ伝送フレームにおいて周波数軸に沿ってパイロット信号に基づいてＹ個のサンプルを含むグループ単位でフィルタリング係数を更新させながらＯＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化器において、一つのシンボル内においては、Ｘ番目のサンプル毎にパイロット信号が載せられ、隣接するシンボルにおいて各パイロット信号の位置がＹ個のサンプル差を生ずるＯＦＤＭ伝送フレーム構造を有するＯＦＤＭ信号のフィルタリング係数を貯蔵する係数メモリのアドレスを発生させるためのアドレス発生装置であって、
前記ＯＦＤＭ伝送フレームをなすシンボル番号に対するモデューロ（Ｙ＋１）演算によりシンボル識別信号を発生するための手段と、
前記シンボル識別信号に対応する各シンボル内においてパイロット信号の位置により、サンプルクロックに同期した第１パルス信号を発生するための第１パルス発生部と、
前記シンボル識別信号と前記第１パルス信号により前記係数メモリの書込アドレスを発生させるための書込アドレス発生部と、
前記サンプルクロックをＹだけ周波数分周して第２パルス信号を発生するための第２パルス発生部と、
前記第２パルス信号により前記係数メモリの読出アドレスを発生するための読出アドレス発生部とを備えるＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生装置。
【請求項５】
前記書込アドレス発生部は、
シンボル同期信号によりリセットされた後、前記第１パルス信号をカウントするカウンタと、
前記カウンタのカウントビットを前記書込アドレスの上位ビットへ割り当て、前記シンンボル識別信号のビットを前記書込アドレスの下位ビットへ割り当てるビット割当機とを備えることを特徴とする請求項４に記載のＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生装置。
【請求項６】
前記読出アドレス発生部は、
シンボル同期信号によりリセットされた後、前記第２パルス信号をカウントするカウンタを備えることを特徴とする請求項４に記載のＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生装置。
【請求項７】
前記第１パルス信号は、書込イネーブル信号として前記係数メモリへ入力されることを特徴とする請求項４に記載のＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生装置。
【請求項８】
前記サンプルクロックは、読出イネーブル信号として前記係数メモリへ入力されることを特徴とする請求項４に記載のＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生装置。
【請求項９】
前記パイロット信号は、ＳＰＣ信号であることを特徴とする請求項４に記載のＯＦＤＭ適応チャンネル等化器における係数メモリのアドレス発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重化（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ；以下ＯＦＤＭ と称す）適応チャンネル等化器に関し、特に係数メモリをアクセスするためのアドレスを発生させる方法及び装置に関するものである。
【０００２】
【従来の技術】
ＯＦＤＭ方式においては、直列形態に入力されるシンボル列が、単位ブロックに分割された後、分割された各ブロックのシンボル列がＮ個の並列シンボルに変換される。このＮ個の並列のシンボルは、逆高速フーリエ変換されることによって各々互いに異なる周波数を有する副搬送波を利用して多重化された後、加えられて所定の変調過程を経てチャンネルを通じて伝送される。即ち、Ｎ個の並列シンボルを一つの単位ブロックに定義し、単位ブロックの各副搬送波は相互直交性を有するようになし、副チャンネル間の影響が互いにないようにする。したがって、単一搬送波伝送方式と同一なシンボル伝送率を保ちながらもシンボル周期を副チャンネル数（Ｎ）に比例して増加させることができるため、多重経路フェージングによるシンボル間の干渉を減らすことができる。特に、伝送されるシンボル間に保護区間を挿入する場合には、シンボル間の干渉をさらに減少させることができるため、チャンネル等化器の構造が甚だ簡単になる利点もある。
【０００３】
しかし、ＯＦＤＭ方式においては、保護区間を伝送シンボル間に挿入することによって、シンボル間の干渉は容易に取り除くことができるが、シンボル内のサンプル間の干渉を取り除くことは容易なることではない。したがって、ＯＦＤＭ受信機においては、シンボル内のサンプル間の干渉を除去することのできる別途のチャンネル等化器を必要とする。このチャンネル等化器においては、シンボル内の各サンプルが互いに異なる副搬送波を有するため、変化するチャンネル状況により歪みの程度を探し出してそれを除去すべきである。
【０００４】
ＯＦＤＭ受信機において用いられる効率的なチャンネル等化技法によりパイロット信号挿入（Ｐｉｌｏｔ  Ｓｉｇｎａｌ  Ｉｎｓｅｒｔｉｏｎ）技法を挙げることができる。パイロット信号挿入技法においては、送信機から周期的にパイロット信号を伝送すれば、パイロット信号の伝送間隔を知っている受信機では、伝送を受けたパイロット信号を復号化してチャンネルにより歪んだ程度を推定する。そして、チャンネルにより歪んだ有効データのシンボルを推定値を用いて補償するのである。
【０００５】
そこで、従来のパイロット挿入技法においては、シンボル別に何個かのサンプル（副チャンネル）にパイロット信号を周期的に挿入し、パイロット信号を利用してそのチャンネルの伝達関数の逆関数を求めた後、補間技法を用いて残りのチャンネル伝達関数の逆関数を推定した。しかし、ＯＦＤＭ信号についての補間による推定技法は、チャンネルの急激な変化に適応的に対処し得ない問題点があった。
【０００６】
【発明が解決しようとする課題】
本発明は、前記の問題点を解決するために案出されたものであり、パイロット信号によりフィルタリング係数を更新させながらＯＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化器において、係数メモリを効率的にアクセスするためのアドレス発生方法及び装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明によるアドレス発生方法は、パイロット信号によりフィルタリング係数を更新させながら受信したＯＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化器において、一つのシンボル内においてはＸ番目サンプル毎にパイロット信号が載せられ、隣接するシンボルにおいて各パイロット信号の位置がＹ個のサンプル差を生ずるＯＦＤＭ伝送フレーム構造を有するＯＦＤＭ信号のフィルタリング係数を貯蔵する係数メモリのアドレスを発生させるアドレス発生方法であって、（ａ）前記ＯＦＤＭ伝送フレームをなすシンボル番号に対するモデューロ（Ｙ＋１）演算によりシンボル識別信号を発生するステップと、（ｂ）前記（ａ）ステップのシンボル識別信号に対応する各シンボル内においてパイロット信号の位置を検出するステップと、（ｃ）前記（ｂ）ステップにおける検出結果によりサンプルクロックに同期した第１パルス信号を発生するステップと、（ｄ）前記（ｃ）ステップの第１パルス信号をカウントして得られるカウントビットを用いて前記係数メモリの書込アドレスを発生するステップと、（ｅ）前記サンプルクロックをＹだけ周波数分周して第２パルス信号を生ずるステップと、（ｆ）前記（ｅ）ステップの第２パルス信号をカウントすることにより前記係数メモリの読出アドレスを発生するステップとを含む。
【０００８】
前記目的を達成するため、本発明によるアドレス発生装置は、パイロット信号によりフィルタリング係数を更新させながら受信したＯＦＤＭ信号を等化させるＯＦＤＭ適応チャンネル等化器において、一つのシンボル内において、Ｘ番目サンプル毎にパイロット信号が載せられ、隣接するシンボルにおいて各パイロット信号の位置がＹ個のサンプル差を生ずるＯＦＤＭ伝送フレーム構造を有するＯＦＤＭ信号フィルタリング係数を貯蔵する係数メモリのアドレスを発生させるためのアドレス発生装置であって、前記ＯＦＤＭ伝送フレームをなすシンボル番号に対するモデューロ（Ｙ＋１）演算によりシンボル識別信号を発生するための手段と、前記シンボル識別信号に対応する各シンボル内においてパイロット信号の位置により、サンプルクロックに同期した第１パルス信号を発生するための第１パルス発生部と、前記第１パルス信号により前記係数メモリの書込アドレスを発生させるための書込アドレス発生部と、前記サンプルクロックをＹだけ周波数分周して第２パルス信号を発生するための第２パルス発生部と、前記第２パルス信号により前記係数メモリの読出アドレスを発生するための読出アドレス発生部からなる。
【０００９】
【発明の実施の形態】
以下、添付の図面を参照し、本発明の好ましい実施の形態について詳細に説明することにする。
【００１０】
まず、チャンネル等化時の基準信号として利用されるパイロットセルとしては、分散パイロットセル（ＳＰＣ：Ｓｃａｔｔｅｒｅｄ  ｐｉｌｏｔ  ｃｅｌｌ）、連続パイロット搬送波（ＣＰＣ：Ｃｏｎｔｉｎｕａｌ  ｐｉｌｏｔ  ｃａｒｒｉｅｒ）、伝送パラメータ信号パイロット（ＴＲＳ：Ｔｒａｎｓｍｉｓｓｉｏｎｐａｒａｍｅｔｅｒ  ｓｉｇｎａｌｌｉｎｇ  ｐｉｌｏｔ）等がある。このようなパイロットセルは、フレーム同期（ｆｒａｍｅ  ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）、周波数同期（ｆｒｅｑｕｅｎｃｙ  ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）、時間同期（ｔｉｍｅ  ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）、チャンネル推定（ｃｈａｎｎｅｌ  ｅｓｔｉｍａｔｉｏｎ）、伝送モード識別（ｔｒａｎｓｍｉｓｓｉｏｎ  ｍｏｄｅ  ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）に用いられ、位相雑音（ｐｈａｓｅ  ｎｏｉｓｅ）等を追跡する時にも用いられる。これらのパイロットセルは、伝送されるデータと共にＯＦＤＭフレームに含まれるが、この際、受信側に伝送された基準情報は、既に知られた値である。前記基準情報が含まれたセルは、“ブースト（ｂｏｏｓｔｅｄ）”電力レベル即ち、伝送データレベルの約１．４倍程度の電力レベルを有して伝送される。本発明の好ましい実施の形態においては、いろいろなパイロットセル中の分散パイロットセルを基準信号として決めて用いるようにする。
【００１１】
図１は、分散パイロットセルを基準信号として使用したＯＦＤＭ伝送フレームを示す。図１において、ｋｍｉｎ＝０、…、ｋｍａｘ＝１７０４は、２ＫＦＦＴモードからの１７０５個の副搬送波を示し、Ｓ０〜Ｓ６７は、一つのＯＦＤＭ伝送フレームを構成するシンボルを示す。そして、“データ”は、実際の情報を載せた有効データを、“ＳＰＣ”は、分散パイロットセルを各々示す。一つのシンボル内の分散パイロットセルは、１２サンプル毎に繰り返され、一つのシンボル内の分散パイロットセルと隣接したシンボル内の分散パイロットセルとは互いに３サンプルずつ異なるように分布している。且つ、シンボル番号に対する“モデューロ４”の演算の結果、その値が“０”になるシンボル、即ち４番目のシンボル（Ｓ６４，Ｓ０，Ｓ４，…）の最初のサンプル（ｋｍｉｎ）と最後のサンプル（ｋｍａｘ）毎に分散パイロットセル（ＳＰＣ）が分布している。
【００１２】
図１のＯＦＤＭ伝送フレームを利用した適応チャンネル等化方法は、図２に図示のように行われる。図２において、まず周波数軸に沿って３個のサンプル単位でグループ（Ｇｉ）を形成し、グループ内で一つのパイロットセルを中心として１２個のサンプルから構成された一つのブロックＢＬｉ，ｊを設定する。ここで、ＢＬｉ，ｊはｉ番目グループのｊ番目ブロックを示す。
【００１３】
即ち、周波数軸に沿って副搬送波ｋ＝０〜２に載せられるサンプルをグループＧ０、副搬送波ｋ＝３〜５に載せられるサンプルをグループＧ１、副搬送波ｋ＝６〜８に載せられるサンプルをグループＧ２、副搬送波ｋ＝９〜１１に載せられるサンプルをグループＧ３に設定する。かつ、シンボルＳ０の一番目のパイロットセル（ｋ＝０）を含むブロックＢＬ０、０、シンボルＳ１の一番目のパイロットセル（ｋ＝３）を含むブロックＢＬ１、０、シンボルＳ２の一番目のパイロットセル（ｋ＝６）を含むブロックＢＬ２、０、及び、シンボルＳ３の一番目のパイロットセル（ｋ＝９）を含むブロックＢＬ３、０は、各グロープ別に一つのパイロットセルを含んで設定された最初のブロック（ＢＬｉ，０）で設定することができる。
【００１４】
一方、ブロックＢＬｉ，ｊのチャンネル逆関数をＷｉ，ｊとおく場合、第一に、グループＧ０の最初のチャンネル逆関数Ｗ０，０は、Ｓ６４の一番目のサンプル（ｋ＝０）のパイロットセル（Ｐ０）を利用して求め、グループＧ１の最初のチャンネル逆関数Ｗ１，０は、Ｓ６５の四番目のサンプル（ｋ＝３）のパイロットセル（Ｐ１）を利用して求める。即ち、四つのグループ、Ｇ０〜Ｇ３の最初のチャンネル逆関数が、４シンボル（Ｓ６４〜Ｓ６７）が伝送される間に求められる。このように、最初の逆関数が求められる間、入力されるシンボルＳ６４〜Ｓ６７は、等化課程を経ずにそのまま伝送される。
【００１５】
第二に、各グループの最初の逆関数を利用して次のブロックの各サンプルに対するチャンネル等化を行う。即ち、グループＧ０のブロックＢＬ０、０では、最初のチャンネル逆関数Ｗ０，０を利用して１２サンプルを各々等化させ、グループＧ１のブロックＢＬ１，０では、チャンネル逆関数Ｗ１，０を利用して１２サンプルを各々等化させる。
【００１６】
第三に、現在のブロックの元のパイロットセルと現在のブロックの等化のパイロットセルとを比較してエラーを計算し、計算したエラーを利用して次のブロックのためのチャンネル逆関数の係数値を更新させる。例えば、グループＧ０で次のブロックＢＬ０，１のためのチャンネル逆関数Ｗ０，１の係数値の更新は、現在のブロックＢＬ０，０に属しているパイロットセル即ち、シンボルＳ０の一番目のサンプル（ｋ＝０）を利用する。
【００１７】
以上の課程を繰り返しながら、各グループ別に現在ブロック内のパイロットセルを利用して次のブロックに適用する新しい係数値を更新しながら等化を行う。
【００１８】
結果的に、シンボルＳ０において、グループ別に副搬送波ｋ＝０〜２に載ったサンプルはチャンネル逆関数Ｗ０，０が適用され、副搬送波ｋ＝３〜５に載ったサンプルはチャンネル逆関数Ｗ１，０が適用され 、副搬送波ｋ＝６〜８に載ったサンプルはチャンネル逆関数Ｗ２，０が適用され、副搬送波ｋ＝９〜１１に載ったサンプルはチャンネル逆関数Ｗ３，０が適用される。即ち、一つのシンボル内で各シンボルに適切なチャンネル逆関数を適用させることによってシンボル内のサンプル間の干渉を除くことができる。
【００１９】
図２の適応チャンネル等化方法を採択する適応チャンネル等化器の一例が、図３に図示される。図３に示したＯＦＤＭ適応チャンネル等化器は、第１複素乗算部３０１、基準信号発生部３０３、エラー計算部３０５、遅延部３０７、利得制御部３０９、第２複素乗算部３１１、加算部３１３、アドレス発生部３１５、係数メモリ３１７、選択信号発生部３１９、初期係数値発生部３２１及び多重化部３２３から構成される。
【００２０】
本等化器は、最小平均自乗アルゴリズムと図２の適応等化方法を適用し、ブロック別パイロット信号を基準としてチャンネル逆関数のエラー値を計算し、チャンネル逆関数を更新する。
【００２１】
図３において、第１複素乗算部３０１は、受信した同位相チャンネル信号（ＸＩ）及び直角位相チャンネル信号（ＸＱ）を入力され、フィードバックされた同位相チャンネル信号のフィルタリング係数値（ＷＩ）及び直角位相チャンネル信号のフィルタリング係数値（ＷＱ）を入力されて複素乗算を行った後、第１同位相複素乗算信号（Ｃ1ＸＩ＝ＸＩＷＩ＋ＸＱＷＱ）と第１直角位相複素乗算信号（Ｃ1ＸＱ＝ＸＱＷＩ−ＸＩＷＱ）を出力する。第１複素乗算部３０１の出力信号は、同期回路（図示せず）と、エラー計算部３０５とに入力される。
【００２２】
基準信号発生部３０３は、基準信号（ＲＩ）であるパイロット信号、ここでは分散パイロットセル（ＳＰＣ）信号を発生させてエラー計算部（３０５）へ出力する。
【００２３】
エラー計算部３０５は、第１複素乗算部３０１から出力される第１同位相複素乗算信号（Ｃ1ＸＩ＝ＸＩＷＩ＋ＸＱＷＱ）と第１直角位相複素乗算信号（Ｃ1ＸＱ＝ＸＱＷＩ−ＸＩＷＱ）を入力されて、基準信号発生部３０３から出力される基準信号（ＲＩ）を入力されてエラーを計算した後、同位相エラー信号（ＥＩ＝ＣＲＩ−ＲＩ）と直角位相エラー信号（ＥＱ＝ＣＲＱ）を出力する。ここで、基準信号として利用されるパイロット信号は、送信側でＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調技法で変調された信号であり、“±１（実数）”と“０（虚数）”値で表現される。即ち、同位相のエラー信号（ＥＩ）は、チャンネルを通過した基準信号（ＣＲＩ）から基準信号発生部３０３から出力された基準信号（ＲＩ）を減算した結果であり、直角位相のエラー信号（ＥＱ）は、虚数値が“０”なのでチャンネルを通過した値（ＣＲＱ）それ自体になる。
【００２４】
遅延部３０７は、受信された同位相チャンネル信号（ＸＩ）及び直角位相チャンネル信号（ＸＱ）を入力されて所定時間だけ遅延させた後、同位相遅延信号（ＤＸＩ）と直角位相遅延信号（ＤＸＱ）とを出力する。
【００２５】
利得制御部３０９は、同位相遅延信号（ＤＸＩ）と直角位相遅延信号（ＤＸＱ）を入力されて同位相利得制御信号（μＤＸＩ）と直角位相利得制御信号（μＤＸＱ）を出力する。ここで、利得に該当する等化収束常数（μ）は、等化器の安定的な収束のために必要であり、一般的に等化収束常数（μ）が大きければ等化器の速い収束を補い得るが発散する可能性が高く、等化収束常数（μ）が小さければ収束度が遅くなる。従って、等化収束常数（μ）の適当な選択は重要な問題で、本発明の一実施の形態では、ハードウェアを易しく具現するために、２nの近似値で表現することができる。
【００２６】
第２複素乗算部３１１は、同位相と直角位相のエラー信号（ＥＩ＝ＣＲＩ−ＲＩ，ＥＱ＝ＣＲＱ）及び同位相と直角位相の利得制御信号（μＤＸＩ，μＤＸＱ）を入力されて複素乗算を行った後、第２同位相複素乗算信号（Ｃ2ＥＩ＝μ（ＥＩ・ＤＸＩ＋ＥＱ・ＤＸＱ））と第２直角位相複素乗算信号（Ｃ2ＥＱ＝μ（ＥＱ・ＤＸＩ−ＥＩ・ＤＸＱ））を出力する。
【００２７】
加算部３１３は、第２複素乗算部３１１からの第２同位相複素乗算信号（Ｃ2ＥＩ＝μ（ＥＩ・ＤＸＩ＋ＥＱ・ＤＸＱ））と第２直角位相複素乗算信号（Ｃ2ＥＱ＝μ（ＥＱ・ＤＸＩ−ＥＩ・ＤＸＱ））及び多重化部３２３から出力されるフィルタリング係数値を入力されて、加算した後、更新された同位相フィルタリング係数値（ＷＩ（ｎ＋１）＝ＷＩ（ｎ）＋Ｃ2ＥＩ＝ＷＩ（ｎ）＋μ（ＥＩ・ＤＸＩ＋ＥＱ・ＤＸＱ））と更新された直角位相フィルタリング係数値（ＷＱ（ｎ＋１）＝ＷＱ（ｎ）＋Ｃ2ＥＱ＝ＷＱ（ｎ）＋μ（ＥＱ・ＤＸＩ−ＥＩ・ＤＸＱ））を出力する。
【００２８】
アドレス発生部３１５は、書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）と読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）を生成する。
【００２９】
係数メモリ３１７は、書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）に応じて更新された係数値（ＷＩ（ｎ＋１）、ＷＱ（ｎ＋１））を貯蔵し、貯蔵されている更新された係数値（ＷＩ（ｎ＋１）、ＷＱ（ｎ＋１））は、読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）によって読み出される。
【００３０】
選択信号発生部３１９は、シンボル同期信号（ＳＹＭＢＯＬ＿ＳＹＮＣ）に応じて選択信号を発生するが、即ち等化器を初期に動作させると、係数値が存在しないので、最初の４個のシンボルが通過する前までは初期係数値（“１”と“０”）を選択できるように選択信号を“ロー（０）”で出力し、最初の４個のシンボルが全て通過されれば、更新された係数値を選択できるように選択信号を“ハイ（１）”で出力する。
【００３１】
初期係数値発生部３２１は、初期係数値“１（実数）”と“０（虚数）”を発生する。
【００３２】
多重化部３２３は、選択信号発生部３１９からの選択信号に応じて初期係数値発生部３２１からの初期係数値（“１”と“０”）と係数メモリ３１７からの更新された係数値中の一つの係数値を選択して、第１複素乗算部３０１と加算部３１３にフィードバックする。この際、最初の４個のシンボル値は、チャンネルを通じて伝送された信号をそのまま通過させたものとなる。
【００３３】
一方、本発明のアドレス発生部（図３の３１５）は、図４に図示したように、シンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）からシンボル内に挿入されたパイロット信号（ＳＰＣ）の位置を感知して、各シンボルによる第１パルス（ＳＰＣ（ｔ））を発生させる第１パルス発生部４１と、シンボル同期信号（ＳＹＭＢＯＬ＿ＳＹＮＣ）によりリセットされ、第１パルス発生部４１から提供される第１パルス（ＳＰＣ（ｔ））をクロック信号（ＣＬＫ）として入力され、クロック信号をカウントしてカウントビットを発生させる第１カウンタ４３と、第１カウンタ４３のカウントビットを書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）の上位ビットに割り当て、下位ビットにシンボル識別信号（ＳＹＭＢＯＬ＿ＡＤＤＲ）を割り当てさせるビット割当機４５と、サンプルクロック（ＳＡＭＰＬＥ＿ＣＬＫ）を入力され、分周させて３サンプル間隔毎に第２パルスを発生させる第２パルス発生部４７と、シンボル同期信号（ＳＹＭＢＯＬ＿ＳＹＮＣ）によりリセットされ、第２パルス発生部４７から提供される第２パルスをクロック信号（ＣＬＫ）として入力され、クロック信号をカウントして読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）を発生させる第２カウンタ４９とからなる。
【００３４】
図５は、図４で使用された各信号に対するタイミング図として、図５の（Ａ）はサンプルクロック、図５の（Ｂ）はシンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）“００(2)”の時の生じた第１パルス（ＳＰＣ（０））波形、図５の（Ｃ）は図５の（Ｂ）に示されるパルスを有するシンボルの係数値に対する書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）である。図５の（Ｄ）はシンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）”０１(2)”の時に発生された第１パルス（ＳＰＣ（１））で、図５の（Ｅ）は図５の（Ｄ）に示されるパルスを有するシンボルの係数値に対する書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）である。図５の（Ｆ）はシンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）“１０(2)”の時に発生される第１パルス（ＳＰＣ（２））で、図５の（Ｇ）は図５の（Ｆ）に示されるパルスを有するシンボルの係数値に対する書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）である。図５の（Ｈ）はシンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）“１１(2)”の時に発生される第１パルス（ＳＰＣ（３））で、図５の（Ｉ）は図５の（Ｈ）に示されるパルスを有するシンボルの係数値に対する書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）である。図５の（Ｊ）はサンプルクロックを３分周させたパルスで、図５の（Ｋ）は図５の（Ｊ）のパルスをカウントして発生させた各シンボルの係数値に対する読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）である。
【００３５】
次に、本発明の一実施の形態の動作について図１乃至図５を参照して説明する。
【００３６】
本発明のチャンネル等化器では、ＳＰＣ信号を基準信号として係数値を更新させるので、更新された係数値を貯蔵する係数メモリ（図３の３１７）の書込及び読出アドレスもまたこれに基づいて発生すべきである。
【００３７】
図１のＯＦＤＭ伝送フレーム構造において、パイロット信号が挿入された位置は、モデューロ−４演算により知られる。従って、シンボルのパイロット挿入規則によりシンボルを識別するシンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）とシンボル内のパイロット信号のアドレス（ｋ）は、次の表１のように表すことができる。
【００３８】
【表１】
0003882099.tif 000002
【００３９】
前記表１でシンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）は、二進数で示し、パイロット信号のアドレス（ｋ）はグループの番号である。図１を参照すると、シンボル識別信号００(2)を有するシンボルは、ＳＯ，Ｓ４，Ｓ８，…，Ｓ６４であり、シンボル識別信号０１(2)を有するシンボルは、Ｓ１，Ｓ５，Ｓ９，…，Ｓ６５であり、シンボル識別信号１０(2)を有するシンボルは、Ｓ２，Ｓ６，Ｓ１０，…，Ｓ６６であり、シンボル識別信号１１(2)を有するシンボルは、Ｓ３，Ｓ７，Ｓ１１，…，Ｓ６７である。
【００４０】
グループ別にブロック内のパイロット信号によって係数値が更新されるので、係数メモリ（図３の３１７）の容量はグループの数即ち、パイロット信号の個数により決まる。前記表１のようにパイロット信号を決めると、係数メモリ３１７は５６９個の係数値を貯蔵すべきである。係数メモリ３１７のアドレス範囲を０〜５６８に設定すると、係数値を貯蔵するためのアドレスは、グループの番号位置（Ｋ）と同一な値で設定することができる。
【００４１】
まず、係数メモリ３１７の係数値の書込動作のための書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）及び書込イネーブル信号（ＷＲＩＴＥ＿ＥＮＡ）の生成について説明することにする。
【００４２】
第１パルス発生部４１から出力される第１パルス（ＳＰＣ（ｔ））は、図５の（Ｂ）、（Ｄ）、（Ｆ）及び（Ｈ）のいずれかの一つに該当し、シンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）により決定される各シンボルの識別信号（ＳＹＭＢＯＬ＿ＩＤ）によりパイロット信号が入力されるサンプルクロックでは、‘ハイ’論理レベルパルスが発生され、発生される第１パルス（ＳＰＣ（ｔ））は、１２サンプル毎に‘ハイ’論理を有し、以前のシンボルにおける第１パルス（ＳＰＣ（ｔ−１））より３サンプルずつ遅延されて発生される。
【００４３】
第１カウンタ４３は、８ビットカウンタ（０〜１４３までカウント）から構成され、シンボル同期信号（ＳＹＭＢＯＬ＿ＳＹＮＣ）によってリセットされ、クロック信号（ＣＬＫ）として入力された第１パルス発生部４１の第１パルス（ＳＰＣ（ｔ））をカウントする。ビット割当機４５は、書込アドレス信号（ＷＲＩＴＥ＿ＡＤＤＲ）の上位ビットに第１カウンタ４３の８ビットのカウント値を割り当て、下位ビットにシンボル識別信号（ＳＹＭＢＯＬ＿ＩＤ）の２ビットを割り当てる。
【００４４】
書込アドレスビットを“カウントビット＋シンボル識別信号ビット”で表現する時、シンボルにより発生する書込アドレスは、以下のようになる。例えば、シンボル識別信号が“００(2)”であるシンボルにおける係数値の書込アドレスは、第１パルス（ＳＰＣ（０））がアクティブハイの状態である場合、０ｘ００＋００（＝０）、０ｘ０１＋００（＝４）、０ｘ１０＋００（＝８）、…、１０００１１１１＋００（＝５６８）の順番で発生される（図５の（Ｃ））。シンボル識別番号が“０１(2)”のシンボルに対する係数値の書込アドレスは、第１パルス（ＳＰＣ（１））がアクティブハイである場合、０ｘ００＋０１（＝１）、０ｘ０１＋０１（＝５）、０ｘ１０＋０１（＝９）、…、１０００１１１０＋０１（＝５６５）の順番で発生される（図５の（Ｅ））。シンボル識別信号が“１０(2)”であるシンボルに対する係数値の書込アドレスは、第１パルス（ＳＰＣ（２））がアクティブハイの状態の場合、０ｘ００＋１０（＝２）、０ｘ０１＋１０（＝６）、０ｘ１０＋１０（＝１０）、…、１０００１１１０＋１０（＝５６６）の順番で発生される（図５の（Ｇ））。シンボル識別信号が“１１(2)”であるシンボルにおける係数値の書込アドレスは、第１パルス（ＳＰＣ（３））がアクティブハイの状態の場合、０ｘ００＋１１（＝３）、０ｘ０１＋１１（＝７）、０ｘ１０＋１１（＝１１）、…、１０００１１１０＋１１（＝５６７）の順番で発生される（図５の（Ｉ））。
【００４５】
ここで、第１パルス発生部４１の第１パルス（ＳＰＣ（ｔ））を係数メモリ３１７の書込イネーブル信号（ＷＲＩＴＥ＿ＥＮＡ）として利用して第１パルス（ＳＰＣ（ｔ））の’アクティブハイ’で書込動作が可能になるように制御する。
【００４６】
ついで、係数メモリ３１７の係数値読出動作のための読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）及び読出イネーブル信号（ＲＥＡＤ＿ＥＮＡ）の生成について説明することにする。
【００４７】
第２パルス発生部４７は、サンプルクロック（ＳＡＭＰＬＥ＿ＣＬＫ）を入力されて３分周させて第２パルスを出力し（図５の（Ｊ））、第２カウンタ４９では、第２パルスをカウントして読出アドレス信号（ＲＥＡＤ＿ＡＤＤＲ）を発生させる（図５（Ｋ））。この時、各シンボルでは、３サンプル間隔で１ずつ増加する読出アドレスを有する。
【００４８】
そして、サンプルクロック（ＳＡＭＰＬＥ＿ＣＬＫ）は、係数メモリ（図３の３１７）の読出イネーブル信号（ＲＥＡＤ＿ＥＡＮ）として利用され、サンプルクロック（ＳＡＭＰＬＥ＿ＣＬＫ）の‘アクティブハイ’の状態で読出動作が可能になるように制御する。このように、３サンプル期間の間、連続して読まれた係数値は、加算部（図３の３１３）へ入力されて更新係数を計算することに利用され、かつ第１複素乗算部（図３の３０１）へ入力されて受信データ（ＸＩ，ＸＱ）に適用される。
【００４９】
言い換えば、図２を参照すると、グループＧ０のチャンネル逆関数係数値は、０番地の係数メモリに貯蔵され、グループＧ１のチャンネル逆関数係数値は、１番地の係数メモリに貯蔵され、グループＧ５６７のチャンネル逆関数係数値は、５６７番地の係数メモリに貯蔵される。そして、各ブロック別に自身のグループに割り当てのメモリ内容（更新された係数値）を参照して、ブロックに属する全てのサンプルを等化させ、グループ内の各ブロック毎にパイロット信号を利用して係数を更新させて係数メモリに貯蔵する。
【００５０】
前述したように、本発明によれば、係数メモリのアドレスとイネーブル信号をカウンタと同様のシーケンシャルな回路を用いて簡単に発生させることにより、パイロット挿入規則によって更新された係数値に効率的にアクセスすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に適用されるＯＦＤＭ伝送フレーム構造図である。
【図２】図１に示したＯＦＤＭ伝送フレームを利用した適応チャンネル等化方法を説明する概念図である。
【図３】図２の適応チャンネル等化方法を適用したＯＦＤＭ適応チャンネル等化器の全体構成図である。
【図４】図３に示したアドレス発生部の細部ブロック図である。
【図５】図４に示すアドレス発生部で用いられる各信号のタイミング図である。
【符号の説明】
４１  第１パルス発生部
４３  第１カウンタ
４５  ビット割当機
４７  第２パルス発生部
４９  第２カウンタ
３０１  第１複素乗算部
３０３  基準信号発生部
３０５  エラー計算部
３０７  遅延部
３０９  利得制御部
３１１  第２複素乗算部
３１３  加算部
３１５  アドレス発生部
３１７  係数メモリ
３１９  選択信号発生部
３２１  初期係数値発生部
３２３  多重化部
【図１】
0003882099.tif 000003
【図２】
0003882099.tif 000004
【図３】
0003882099.tif 000005
【図４】
0003882099.tif 000006
【図５】
0003882099.tif 000007