(57)【特許請求の範囲】
【請求項１】
ｍ行ｎ列の非破壊読み出し型の２次元アレイ状固体撮像素子と、固体撮像素子の第ｊ（１≦ｊ≦ｎ）列を選択する水平走査回路とを少なくとも具えた固体撮像装置において、
前記水平走査回路は、映像フレーム期間内にｋ（２≦ｋ≦ｍ）回繰り返しての水平走査を行う水平走査回路であるとともに、前記装置はさらに：前記水平走査回路によって選択された第ｊ列の固体撮像素子の各画素電荷を同時並列に読み出して出力するｍ本の出力線と；該出力線のそれぞれに接続されるｍ個の比較器であって、読み出された画素電荷の値と固体撮像素子を構成する単位光電変換素子の飽和レベルに対応して予め定められた閾値とを比較する比較器と；該比較器での比較結果に応じ、各水平走査で読み出された画素電荷毎に、当該画素に対応した書き込み／読み出しモードに基づいて、当該画素電荷の値が閾値を超えた場合にのみ当該画素に対応したアドレス位置のメモリ空間に飽和ビットを加算して記憶するメモリと；該メモリに飽和ビットを加算した場合のみ当該画素に対応する光電変換素子をリセットするリセット手段と；前記固体撮像素子の各画素位置に対応した１フレーム時間を周期としたリセット信号により当該画素に対応した光電変換素子および当該画素に対応したアドレス位置の前記メモリ内容のリセットを行うフレームリセット手段と；映像フレーム期間内のいずれかの水平走査時において読み出された各画素電荷と、当該画素に対応した書き込み／読み出しモードに基づいて当該画素に対応したアドレス位置のメモリ空間から読み出した飽和ビットに応じて予め定められた定数を、固体撮像素子の種別に応じて加算または減算して出力する加算器または減算器と；を具えたことを特徴とする固体撮像装置。
【請求項２】
請求項１記載の装置において、前記水平走査回路は映像フレーム期間内にｍ回繰り返しての水平走査を行う水平走査回路であり、当該装置は、さらに前記水平走査回路による第ｉ（１≦ｉ≦ｍ）回目の水平走査時に、前記固体撮像素子の第ｉ行を選択する垂直走査回路を具え、水平走査および垂直走査により前記固体撮像素子の第ｉ行第ｊ列の画素が選択されている場合に、第ｉ行を除く第ｊ列の並列読み出し出力に対しては、書き込み／読み出しモードを書き込みモードとして各画素に対応したアドレス位置のメモリ空間への記憶を行い、第ｉ行の読み出し出力に対しては、読み出された画素電荷と書き込み／読み出しモードを読み出しモードとして当該画素に対応したアドレス位置のメモリ空間から読み出した飽和ビットに応じて予め定められた定数とを、固体撮像素子の種別に応じて加算または減算して出力するとともに、１フレーム時間を周期としたリセット信号により当該画素に対応した光電変換素子および当該画素に対応したアドレス位置の前記メモリ内容のフレームリセットを行うことを特徴とする固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は２次元固体撮像装置に係り、特にダイナミックレンジを拡大した固体撮像装置に関するものである。
【０００２】
【従来の技術】
固体撮像素子は、一般に光電変換した信号（画素電荷）の蓄積部を持つ。信号蓄積部は素子の製造上、微細化の面から大きさに限界があり、この大きさの制限に基づいて定まる信号蓄積容量が撮像素子を構成する単位光電変換素子の飽和レベルとなる。従って、一般的な固体撮像素子では、光電変換後に飽和レベル以上の信号蓄積容量を必要とするような輝度の高い入力光に対しては対応できず、画面上でいわゆる白つぶれ現象が発生してしまう。
【０００３】
そこで、その解決を図った従来技術として特開平７−５０７８６号公報記載の「撮像素子のダイナミックレンジ拡大方法」がある。
この従来技術では、図５に示すように、Ａ／Ｄ変換５３した各画素信号出力を蓄積できるフレーム（フィールド）メモリ５５を設けた上で、撮像素子５１の駆動周波数を上げ１フレーム期間内に複数回の画面走査を行うとともに、各回の画面走査毎に撮像素子５１をリセットし、各回の画面走査で読み出した信号電荷を各画素毎にＡ／Ｄ変換５３してから前回の走査までで信号電荷として蓄積されたメモリ内容と加算５４してメモリ５５の内容を更新し、最後にメモリ５５に蓄積された信号電荷をＤ／Ａ変換５７して読み出して出力５８することにより高ダイナミックレンジ化を図っている。
【０００４】
【発明が解決しようとする課題】
前述の従来技術では、撮像素子を常に読み出し回数に応じた高い周波数で駆動させる必要があり、発熱、消費電力の増大という問題が発生する。
また、走査回数を増やすほどダイナミックレンジの拡大が期待できるが、Ａ／Ｄ変換された信号電荷そのものをメモリに蓄えることから、大きなフレームメモリを必要とする。
【０００５】
そこで本発明の目的は、撮像素子を常に読み出し回数に応じた高い周波数で駆動させることなく映像フレーム期間内に所定回数だけ全画素を読み出して、高ダイナミックレンジ化を図れるよう構成した固体撮像装置を提供せんとするものである。
【０００６】
【課題を解決するための手段】
この目的を達成するため、本発明固体撮像装置は、ｍ行ｎ列の非破壊読み出し型の２次元アレイ状固体撮像素子と、固体撮像素子の第ｊ（１≦ｊ≦ｎ）列を選択する水平走査回路とを少なくとも具えた固体撮像装置において、前記水平走査回路が、映像フレーム期間内にｋ（２≦ｋ≦ｍ）回繰り返しての水平走査を行う水平走査回路であるとともに、前記装置がさらに：前記水平走査回路によって選択された第ｊ列の固体撮像素子の各画素電荷を同時並列に読み出して出力するｍ本の出力線と；該出力線のそれぞれに接続されるｍ個の比較器であって、読み出された画素電荷の値と固体撮像素子を構成する単位光電変換素子の飽和レベルに対応して予め定められた閾値とを比較する比較器と；該比較器での比較結果に応じ、各水平走査で読み出された画素電荷毎に、当該画素に対応した書き込み／読み出しモードに基づいて、当該画素電荷の値が閾値を超えた場合にのみ当該画素に対応したアドレス位置のメモリ空間に飽和ビットを加算して記憶するメモリと；該メモリに飽和ビットを加算した場合のみ当該画素に対応する光電変換素子をリセットするリセット手段と；前記固体撮像素子の各画素位置に対応した１フレーム時間を周期としたリセット信号により当該画素に対応した光電変換素子および当該画素に対応したアドレス位置の前記メモリ内容のリセットを行うフレームリセット手段と；映像フレーム期間内のいずれかの水平走査時において読み出された各画素電荷と、当該画素に対応した書き込み／読み出しモードに基づいて当該画素に対応したアドレス位置のメモリ空間から読み出した飽和ビットに応じて予め定められた定数を、固体撮像素子の種別に応じて加算または減算して出力する加算器または減算器と；を具えたことを特徴とするものである。
【０００７】
また、好適な実施態様は、前記水平走査回路が映像フレーム期間内にｍ回繰り返しての水平走査を行う水平走査回路であり、当該装置が、さらに前記水平走査回路による第ｉ（１≦ｉ≦ｍ）回目の水平走査時に、前記固体撮像素子の第ｉ行を選択する垂直走査回路を具え、水平走査および垂直走査により前記固体撮像素子の第ｉ行第ｊ列の画素が選択されている場合に、第ｉ行を除く第ｊ列の並列読み出し出力に対しては、書き込み／読み出しモードを書き込みモードとして各画素に対応したアドレス位置のメモリ空間への記憶を行い、第ｉ行の読み出し出力に対しては、読み出された画素電荷と書き込み／読み出しモードを読み出しモードとして当該画素に対応したアドレス位置のメモリ空間から読み出した飽和ビットに応じて予め定められた定数とを、固体撮像素子の種別に応じて加算または減算して出力するとともに、１フレーム時間を周期としたリセット信号により当該画素に対応した光電変換素子および当該画素に対応したアドレス位置の前記メモリ内容のフレームリセットを行うことを特徴とするものである。
【０００８】
【発明の実施の形態】
本発明では、撮像素子を常に読み出し回数に応じた高い周波数で駆動させることなく、映像フレーム期間内に所定回数だけ全画素の読み出しを行えるようにするために、非破壊読み出し型２次元アレイ状固体撮像素子に垂直方向１列分の画素電荷を同時並列に出力できる全ライン数と同数の並列出力端子を設け、１列分の画素電荷の同時並列読み出しを水平方向に全列分走査して行うことにより全画素の信号電荷を読み出せるようにし、映像フレーム期間内にこれを所定回数だけ繰り返して全画素読み出しを所定回数行なえるようにしている。
【０００９】
また、撮像素子のダイナミックレンジを拡大するに際して必要とされるフレームメモリを従来技術に比較して小さくできるようにするために、各画素の出力タイミングが到来するまで、列単位の並列読み出し毎に読み出し出力のそれぞれと単位光電変換素子の飽和レベルに対応して予め定められた閾値とを比較し、閾値を超える画素出力については別に設けた全画素分のメモリの該当アドレスに１ビットを加算すると共に撮像素子の該当画素をリセットし、各画素の出力タイミングが到来したときには、読み出し出力とメモリの該当アドレスに記憶された飽和回数に応じた定数とを加算または減算して出力するようにしている。
【００１０】
映像フレーム期間内に全ライン数に等しい回数だけ水平走査を繰り返すようにし、さらに、映像フレーム期間内で全ライン分の並列出力端子の垂直走査を完了する垂直走査回路を設け、全画素読み出し毎に並列出力端子の１つをモニタ上で最上段のラインから垂直下方に順次に選択するようにして、水平および垂直走査の双方で選択さたタイミングで当該画素の出力を行うようにすれば、最終的な出力信号としてシリアルな映像信号が得られる。
なお、説明では、画素構成単位としてフレーム概念を用いているが、これはいわゆるフィールド概念を含むものと理解されたい。
【００１１】
以下添付図面を参照し実施例により本発明の実施の形態を詳細に説明する。
図１に本発明固体撮像装置の概略構成を模式図として示した。
図１を用いて本発明の固体撮像装置の動作を説明する。
図１中、参照番号１は垂直方向ｍ画素、水平方向ｎ画素からなる非破壊読み出し型の２次元アレイ状固体撮像素子であり、参照番号２はｍ行×ｎ列×ｑビットの２次元メモリである。
【００１２】
ここで、２次元アレイ状固体撮像素子１のｍ本の水平読み出し線は、垂直走査回路４に接続されるとともに、それぞれに対応した比較器３を介して２次元メモリ２の対応する水平データラインに接続されている。水平読み出し線を介して読み出された２次元アレイ状固体撮像素子の各列の画素電荷は、比較器３で単位光電変換素子の飽和レベルに対応して予め定められた閾値と比較され、閾値を超える画素出力についてのみ比較器３から１ビットが出力される。
【００１３】
２次元アレイ状固体撮像素子１は、水平走査回路５により映像フレーム期間内に複数回にわたって水平方向に走査されて各列の画素電荷が水平読み出し線を介して同時並列に読み出される。２次元メモリ２も２次元アレイ状固体撮像素子１と同期して水平走査回路５により映像フレーム期間内に複数回にわたって水平方向にアドレス制御され、出力タイミングが到来した画素を除いて、比較器３からの出力が２次元メモリ２の該当メモリ空間に加算される。それと同時に撮像素子の該当画素がリセットされる。各画素の出力タイミングが到来したときには、読み出し出力とメモリの該当アドレスに記憶された飽和回数に応じた定数とが加算または減算されて出力される。
【００１４】
水平走査回路５による複数回の同時並列読み出しを映像フレーム期間内に全ライン数に等しい回数だけ繰り返し、さらに、映像フレーム期間内で全ライン分の並列出力端子の垂直走査を完了する垂直走査回路４により、全画素読み出し毎に並列出力端子の１つをモニタ上で最上段のラインから垂直下方に順次に選択するようにして、水平および垂直走査の双方で選択されたタイミングで当該画素の出力を行うようにすれば、最終的な出力信号としてシリアルな映像信号を得ることができる。
【００１５】
水平走査回路５による映像フレーム期間内の複数回の同時並列読み出しが全ライン数未満の場合は、最終的な出力信号としてシリアルな映像信号を得ることができないため、最終的な出力信号はパラレルな映像信号を含むものとなる。
次に、水平走査回路５による複数回の同時並列読み出しを映像フレーム期間内に全ライン数に等しい回数だけ繰り返して、最終的な出力信号としてシリアルな映像信号を得る場合を例に、本発明を詳細に説明する。
【００１６】
まず、撮像装置に電源を入れた最初の１フレーム目は撮像素子への蓄積時間とする。
２フレーム目以降は読み出しと蓄積を順次行っていく。 ２フレーム目以降に垂直走査回路４で選択されたラインの画素の信号電荷は水平走査に伴って順次に読み出されることになる。読み出されたシリアルの信号電荷は、出力タイミングが到来した画素電荷として、 Ａ／Ｄ変換器６を介して加（減）算器８に入力される。垂直走査回路４で選択されていないラインの画素電荷は比較器３で単位光電変換素子の飽和レベルに対応して予め定められた閾値と比較され、 ２次元メモリ２を書き込みモードとして閾値を超える画素について１ビットを２次元メモリ２の該当メモリ空間に加算し、撮像素子の該当画素の信号電荷をリセットする。閾値を超えない画素については信号電荷のリセットを行わず、そのまま信号電荷の蓄積を続行する。
【００１７】
一方、２次元メモリ２に注目すれば、 ２フレーム目からは垂直走査回路４で選択されたラインについては、 ２次元メモリ２の該当メモリ空間への加算は行わず（ゼロの加算を行ってもよい) 、２次元メモリ２を読み出しモ−ドにして、 ２次元アレイ状固体撮像素子１の水平走査と同期して水平走査回路５により読み出しアドレス制御して、 ２次元アレイ状固体撮像素子１のシリアル出力信号の読み出し画素位置に対応したメモリ内容（飽和回数）をシリアル信号として読み出す。２次元メモリ２からシリアル出力として読み出された飽和回数は、変換器７により飽和回数に応じた定数（但し飽和回数がゼロの時は定数もゼロ）に変換された上で、加（減）算器８で、 ２次元アレイ状固体撮像素子１の読み出し信号であるシリアルのデジタル信号と加（減）算され、最終的なデジタル映像信号として出力される。
【００１８】
２次元アレイ状固体撮像素子１の各画素は、読み出された信号電荷がＡ／Ｄ変換器６に入力された後のタイミングでリセットされる。このリセットタイミングは各画素ごとに異なるが、 １フレーム時間を周期としたリセットタイミングである。２次元メモリ２もこのリセットタイミングで同時にフレームリセットされる。なお、最終的な出力信号としてパラレルな映像信号を含む場合、 パラレルに出力される画素のリセットタイミングは一致する。
【００１９】
次に本発明における２次元アレイ状固体撮像素子１の一例として、 ＭＯＳ型固体撮像素子について、 １画素を構成する回路を図２に示してその動作をさらに詳しく説明する。
フォトダイオード（以下ＰＤという）に蓄えられた電荷は増幅トランジスタ (Ｔ１）で増幅された後、水平走査回路５の選択信号線に接続された水平読み出しトランジスタ（Ｔ２）を介して水平走査回路５の選択信号に従い水平読み出し線ｂに出力される。水平読み出し線ｂに出力された信号電荷は、 ２次元アレイ状固体撮像素子の次段に設けられた比較器３により、単位光電変換素子であるＰＤの飽和レベルに対応して予め定められた閾値と比較され、閾値を超える場合には、比較器の出力信号に基づき２次元メモリ２の該当アドレスに飽和ビットとして１ビットが加算され、さらに比較器の出力信号がリセット信号として垂直リセット線a に出力される。
【００２０】
ここで、 ２次元アレイ状固体撮像素子１の２フレーム目以降では、垂直走査回路４で選択されたラインの垂直リセット線ａには、前述のリセットタイミングでフレームリセットパルスが出力される。従って、垂直リセットトランジスタ（Ｔ３）は、水平読み出し線ｂに出力された信号電荷が閾値を超えた場合と、 垂直走査回路４により選択され信号読み出し動作に伴いフレームリセットされる場合に閉成（ＯＮ）する。
【００２１】
一方、水平リセットトランジスタ（Ｔ４）のリセットパルスは、図２に示すように、次に水平走査により選択される列に対応する水平走査回路５の選択信号と共通としてあるので、水平走査回路５の水平走査が次の列に移ったときに閉成（ＯＮ）する。従って、 ＰＤは、水平読み出し線ｂに出力された信号電荷が閾値を超えた場合と、垂直走査回路４により選択され信号読み出し動作に伴いフレームリセットされる場合に、水平走査回路５の水平走査が次の列に移ったタイミングでリセットされる。
また、水平読み出し線ｂに出力された信号電荷が閾値未満の場合であって垂直走査回路４により選択されていない場合には、 ＰＤはリセットされずに電荷はＰＤに蓄積され続ける。
【００２２】
次に以上説明した動作の具体例を、映像フレーム期間内に各画素に付きｍ回ずつ走査する場合を例にとり、 ２次元アレイ状固体撮像素子１のｘ列ｙ行に位置する画素内のＰＤの電荷蓄積量に注目して図３および図４により説明する。この場合、 ２次元メモリ２の記憶容量パラメータであるｑは、飽和回数の最大値（ｍ−１）を記憶できるビット数だけあれば足りる。
なお、前述したようにフレームリセットタイミングは各画素ごとに異なるため、ここでは、フレームリセットされてから次にフレームリセットされるまでの期間として１フレーム期間を定義する。従って、ここでいう１フレーム期間は、映像フレーム期間と同じ長さの期間であるが、各画素ごとに少しずつ位相がずれた期間である。
【００２３】
ここで、図３は低輝度撮影の一例としてＰＤの信号電荷が１フレーム期間内に一度も閾値を超えない場合を示し、図４は高輝度撮影の一例としてＰＤの信号電荷が１フレーム期間内の（ｍ−１）回目の走査まで毎回閾値を超える場合を示している。
【００２４】
図３の場合では、 （ｍ−１）回目の走査まで電荷はリセットされることなくＰＤに蓄積され続け、 １フレーム期間内の最終回の走査に相当するｍ回目の走査時には垂直走査回路４により選択され、信号読み出し動作に伴いフレームリセットされるので、水平走査が次の列に移ったタイミングでＰＤがリセットされる。
従って、図３の場合には、 ２次元メモリ２に記憶された飽和回数はゼロなので変換器７（図１参照）からもゼロが出力され、 ＰＤに蓄積された画素電荷（Ａ／Ｄ変換器６の出力信号）が最終的なデジタル映像信号として出力されることになる。
【００２５】
図４の場合では、 （ｍ−１）回目の走査まで毎回ＰＤの信号電荷が閾値を超えるため、 （ｍ−１）回目の走査まで毎回水平走査が次の列に移ったタイミングで画素電荷がリセットされ、その都度２次元メモリ２に飽和ビット１が加算される。そして、１フレーム期間内の最終回の走査に相当するｍ回目の走査時には垂直走査回路４により選択され、信号読み出し動作に伴いフレームリセットされるので、水平走査が次の列に移ったタイミングでＰＤがリセットされる。従って、図４の場合には、 ２次元メモリに記憶された飽和回数は（ｍ−１）なので、ＰＤに蓄積された画素電荷（Ａ／Ｄ変換器６の出力信号）と、変換器７から出力される飽和回数（ｍ−１）に応じた定数を加（減）算して得られる結果が最終的なデジタル映像信号として出力されることになる。
【００２６】
ここで、飽和回数（ｍ−１）に応じた定数を加算するか減算するかは、単位光電変換素子としてｐ型ＰＤを用いるか、 ｎ型ＰＤを用いるかにより定める。
単位光電変換素子としてｐ型ＰＤを用いた場合には、入射光量が増加するに従い電位が上昇するため、 １回の飽和回数に応じて定められた正の定数を飽和回数分だけ加算することが必要であり、 ｎ型ＰＤを用いた場合には、入射光量が増加するに従い電位が下降するため、 １回の飽和回数に応じて定められた正の定数を飽和回数分だけ減算することが必要であるからである。
上記の例からわかるように、各画素につき１フレーム期間内にｋ(2≦ｋ≦ｍ）回ずつ走査を行えば、 ｋ倍のダイナミックレンジの拡大が可能となる。
【００２７】
なお、上記の実施の形態では、最終的なデジタル映像信号としてシリアルの映像信号を得るために、映像フレーム期間内に全ライン数に等しい回数だけ水平走査を繰り返すようにし、さらに、映像フレーム期間内で全ライン分の並列出力端子の垂直走査を完了する垂直走査回路を設け、全画素読み出し毎に並列出力端子の１つをモニタ上で最上段のラインから垂直下方に順次に選択するようにして、水平および垂直走査の双方で選択された各タイミングで当該画素の信号電荷をシリアルに順次に読み出し、 Ａ／Ｄ変換器６を介して加（減）算器８に入力するようにしているが、最終的なデジタル映像信号としてパラレルの映像信号出力が許される場合には、映像フレーム期間内に全ライン数より少ない回数の水平走査を行い、いずれかの水平走査のタイミングで読み出した撮像素子の同時並列読み出し出力に、同じタイミングで同時並列的に読み出した2 次元メモリの内容を変換後に同時並列的に加算して最終的なデジタル映像信号 (各列ごとのパラレルの映像信号）として出力することができる。
【００２８】
また、上記の実施の形態では、飽和ビットを加算して記憶するために２次元メモリ２を用いたが、これは２次元のカウンタアレイでも代用できるし、 ２次元アレイ状固体撮像素子１の画素位置とメモリアドレスの対応がとれる限り、メモリとして１次元メモリを用いることもできる。従って１次元のカウンタアレイもメモリとして用いることができる。
【００２９】
さらに、上記の実施の形態では、 ２次元アレイ状固体撮像素子１の１列の画素電荷を同時並列に出力できる全ライン数と同数の並列出力端子を設け、 １列分の画素電荷の同時並列読み出しを水平方向に全列分走査して行うことにより全画素の信号電荷を読み出す例を説明したが、水平方向と垂直方向を入れ替えて、 １ラインの画素電荷を同時並列に出力できる全列数と同数の並列出力端子を設け、 １ライン分の画素電荷の同時並列読み出しを垂直方向に全ライン分走査して行うことにより、全画素の信号電荷を読み出すようにすることは、本発明と本質的に異なるところはない。
【００３０】
また、上記の実施の形態では、最終的な信号形態としてデジタル映像信号を想定し、出力タイミングで読み出された信号電荷はＡ／Ｄ変換器６を介して加 (減）算器８に入力され、変換器７から出力される飽和回数に応じた定数を加（減）算して最終的なデジタル映像信号を得る例を説明したが、最終的な信号形態としてアナログ映像信号を想定する場合には、出力タイミングで読み出された信号電荷と変換器７から出力される飽和回数に応じたアナログレベルを加（減）算して最終的なアナログ映像信号を得ればよい。
【００３１】
以上いくつかの実施例により本発明の実施の形態を説明してきたが、本発明はこれに限定されることなく、特許請求の範囲に規定された発明の要旨内で各種の変形、変更の可能なことは自明であろう。
【００３２】
【発明の効果】
上記手段を施すことにより、撮像素子を常に読み出し回数に応じた高い周波数で駆動させることなく、映像フレーム期間内に所定回数だけ全画素を読み出しての高ダイナミックレンジ化を図ることができる。
また、撮像素子のダイナミックレンジを拡大するに際して必要とされるフレームメモリを従来技術に比較して小さくすることができる。
【図面の簡単な説明】
【図１】  本発明固体撮像装置の概略構成の模式図である。
【図２】  本発明における２次元アレイ状固体撮像素子の一例として、ＭＯＳ型固体撮像素子について、１画素を構成する回路例の線図である。
【図３】  低輝度撮影の一例としてＰＤの信号電荷が１フレーム期間内に一度も閾値を超えない場合の時間チャートを、横軸を時間、縦軸を信号レベルとして示し、（ａ）は１回目の水平走査、（ｂ）は２回目の水平走査、（ｃ）はｍ回目の水平走査のそれぞれの場合で、（ａ−１），（ｂ−１），（ｃ−１）はそれぞれｘ列ｙ行目の読み出しパルス（Ｈ１）、（ａ−２），（ｂ−２），（ｃ−２）はそれぞれ（ｘ＋１）列ｙ行目の読み出しパルス（Ｈ２）、（ａ−３），（ｂ−３），（ｃ−３）はそれぞれｘ列ｙ行目のＰＤの電荷量、（ａ−４），（ｂ−４），（ｃ−４）はそれぞれ飽和ビット出力、（ａ−５），（ｂ−５），（ｃ−５）はそれぞれｘ列ｙ行目のＰＤのリセットパルスである。
【図４】  高輝度撮影の一例としてＰＤの信号電荷が１フレーム期間内で（ｍ−１）回目の走査まで毎回閾値を超える場合の時間チャートを、横軸を時間、縦軸を信号レベルとして示し、（ａ）は１回目の水平走査、（ｂ）は２回目の水平走査、（ｃ）はｍ回目の水平走査のそれぞれの場合で、（ａ−１），（ｂ−１），（ｃ−１）はそれぞれｘ列ｙ行目の読み出しパルス（Ｈ１）、（ａ−２），（ｂ−２），（ｃ−２）はそれぞれ（ｘ＋１）列ｙ行目の読み出しパルス（Ｈ２）、（ａ−３），（ｂ−３），（ｃ−３）はそれぞれｘ列ｙ行目のＰＤの電荷量、（ａ−４），（ｂ−４），（ｃ−４）はそれぞれ飽和ビット出力、（ａ−５），（ｂ−５），（ｃ−５）  はそれぞれｘ列ｙ行目のＰＤのリセットパルスである。
【図５】  図５は、撮像素子の高ダイナミックレンジ化を図った従来技術のブロック図である。
【符号の説明】
１  ２次元アレイ状固体撮像素子
２  ２次元メモリ
３  比較器
４  垂直走査回路
５  水平走査回路
６  Ａ／Ｄ変換器
７  変換器
８  加（減）算器
５１  撮像素子
５２  サンプルホールド回路
５３  Ａ／Ｄ変換部
５４  加算器
５５  フレームメモリ
５６  信号処理部
５７  Ｄ／Ａ変換部
５８  出力部
【図１】
0003914655.tif 000002
【図２】
0003914655.tif 000003
【図３】
0003914655.tif 000004
【図４】
0003914655.tif 000005
【図５】
0003914655.tif 000006