(57)【特許請求の範囲】
【請求項１】
入力側及び出力側に整合回路が接続されたトランジスタと、上記トランジスタと入力側の整合回路間に挿入されたプリマッチ回路とを備えたマイクロ波増幅器において、上記プリマッチ回路の特性インピーダンスと線路長が下記の関係を満足するように、その特性インピーダンスと線路長を設定することを特徴とするマイクロ波増幅器。
ｔａｎ（βｌ）＝Ｚ0 ／（ωＬg −１／ωＣgs−Ｒi ）
ただし、
βは伝搬定数
ｌはプリマッチ回路の線路長
Ｚ0 はプリマッチ回路の特性インピーダンス
ωは角周波数
Ｌg はプリマッチ回路とトランジスタを接続するワイヤのインダクタンス
Ｃgsはトランジスタのゲート・ソース間容量
Ｒi はトランジスタの内部抵抗
【請求項２】
伝送線路のみでプリマッチ回路を構成することを特徴とする請求項１記載のマイクロ波増幅器。
【請求項３】
入力側及び出力側に整合回路が接続されたトランジスタと、上記トランジスタと入力側の整合回路間に挿入されたプリマッチ回路とを備えたマイクロ波増幅器において、上記プリマッチ回路の特性インピーダンスが下記の条件を満足するように、その特性インピーダンスを設定するとともに、上記プリマッチ回路の線路長が下記の条件を満足するように、その線路長を設定することを特徴とするマイクロ波増幅器。
Ｚ0 ＝（Ｆ・Ｇ）1/2 
ｌ＝［ｔａｎ-1（−Ｆ1/2 ／Ｇ1/2 ）］／β
Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs）
Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs）
ただし、
Ｚ0 はプリマッチ回路の特性インピーダンス
ｌはプリマッチ回路の線路長
βは伝搬定数
Ｒi はトランジスタの内部抵抗
ωは角周波数
Ｌg はプリマッチ回路とトランジスタを接続するワイヤのインダクタンス
Ｃgsはトランジスタのゲート・ソース間容量
【請求項４】
伝送線路のみでプリマッチ回路を構成することを特徴とする請求項３記載のマイクロ波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波やミリ波で使用されるマイクロ波増幅器に関するものである。
【０００２】
【従来の技術】
図４は例えば「“ＭＭＩＣ技術の基礎と応用”第１４２頁  １９９６年  ＲＥＡＬＩＺＥ  ＩＮＣ社発行」に示された従来のマイクロ波増幅器を示す構成図であり、図において、１はマイクロ波増幅器の入力端子、２はマイクロ波増幅器の出力端子、３はトランジスタであるＦＥＴ、４は入力側整合回路、５はインダクタで構成されたプリマッチ回路、６は出力側整合回路である。
なお、図４では出力側のプリマッチ回路が省略されている。また、プリマッチ回路５とＦＥＴ３を接続するワイヤのインダクタンスはプリマッチ回路５のインダクタンスの中に含まれているものとする。
【０００３】
次に動作について説明する。
ＦＥＴ３の入力インピーダンスは通常容量性であるため、インダクタで構成されたプリマッチ回路５が用いられ、インダクタの値は増幅する周波数でプリマッチ回路５からＦＥＴ３を見た入力インピーダンスが純抵抗に近くなるように決められる。上記の構成をとることにより、入力側整合回路４及び出力側整合回路６の設計が容易になるという利点が生まれる。
【０００４】
しかし、上記の構成においては、プリマッチ回路５とＦＥＴ３を接続するワイヤ長にばらつきがある場合、プリマッチ回路５からＦＥＴ３を見た入力インピーダンスのリアクタンス成分にばらつきが生じ、純抵抗からはずれてくるという問題がある。
【０００５】
例えば、図５はＦＥＴ３の入力側等価回路をゲート・ソース間容量Ｃgs，内部抵抗Ｒi で表し、インダクタンスＬg で入力インピーダンスを純抵抗にした場合について、インダクタンスＬg をばらつかせたときの計算結果である。
これから、入力インピーダンスのリアクタンス成分にばらつきが生じていることが分かる。
【０００６】
【発明が解決しようとする課題】
従来のマイクロ波増幅器は以上のように構成されているので、ワイヤ長にばらつきがある場合、プリマッチ回路５からＦＥＴ３を見た入力インピーダンスのリアクタンス成分にばらつきが生じ、純抵抗からはずれるなどの課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、ワイヤ長にばらつきがある場合でも、プリマッチ回路からトランジスタを見た入力インピーダンスのリアクタンス成分のばらつきを抑制することができるマイクロ波増幅器を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るマイクロ波増幅器は、プリマッチ回路の特性インピーダンスと線路長が下記の関係を満足するように、その特性インピーダンスと線路長を設定するようにしたものである。
ｔａｎ（βｌ）＝Ｚ0 ／（ωＬg −１／ωＣgs−Ｒi ）
ただし、
βは伝搬定数
ｌはプリマッチ回路の線路長
Ｚ0 はプリマッチ回路の特性インピーダンス
ωは角周波数
Ｌg はプリマッチ回路とトランジスタを接続するワイヤのインダクタンス
Ｃgsはトランジスタのゲート・ソース間容量
Ｒi はトランジスタの内部抵抗
【００１０】
この発明に係るマイクロ波増幅器は、伝送線路のみでプリマッチ回路を構成するようにしたものである。
【００１１】
この発明に係るマイクロ波増幅器は、プリマッチ回路の特性インピーダンスが下記の条件を満足するように、その特性インピーダンスを設定するとともに、プリマッチ回路の線路長が下記の条件を満足するように、その線路長を設定するようにしたものである。
Ｚ0 ＝（Ｆ・Ｇ）1/2 
ｌ＝［ｔａｎ-1（−Ｆ1/2 ／Ｇ1/2 ）］／β
Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs）
Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs）
ただし、
Ｚ0 はプリマッチ回路の特性インピーダンス
ｌはプリマッチ回路の線路長
βは伝搬定数
Ｒi はトランジスタの内部抵抗
ωは角周波数
Ｌg はプリマッチ回路とトランジスタを接続するワイヤのインダクタンス
Ｃgsはトランジスタのゲート・ソース間容量
【００１３】
この発明に係るマイクロ波増幅器は、伝送線路のみでプリマッチ回路を構成するようにしたものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるマイクロ波増幅器を示す構成図であり、図において、１１はマイクロ波増幅器の入力端子、１２はマイクロ波増幅器の出力端子、１３はトランジスタであるＦＥＴ、１４は入力側整合回路、１５は特性インピーダンスと線路長が所定の関係を満足するように設定された伝送線路（プリマッチ回路）、１６は伝送線路１５とＦＥＴ１３を接続するワイヤ、１７は出力側整合回路である。
【００１５】
次に動作について説明する。
図２は伝送線路１５とワイヤ１６で接続されたＦＥＴ１３の入力側等価回路を示す回路図である。ここでは、ＦＥＴ１３の入力側等価回路を、ゲート・ソース間容量Ｃgsと内部抵抗Ｒi で表している。
【００１６】
このＦＥＴ１３にインダクタンスＬg のワイヤ１６が接続されているとすると、ワイヤ１６の端面からＦＥＴ１３側を見込んだ入力インピーダンスＺg は次のようになる。
Ｚg ＝Ｒi ＋ｊωＬg ＋１／ｊωＣgs                    （１）
ただし、ωは角周波数である。
【００１７】
また、伝送線路１５の端面からＦＥＴ１３側を見込んだ入力インピーダンスＺinは、伝送線路１５の特性インピーダンスをＺ0 ，伝播定数をβ，線路長をｌとすると次のようになる。
0003892216.tif 000002
【００１８】
そこで、ワイヤ１６のインダクタンスＬg にばらつきがあっても、入力インピーダンスＺinのリアクタンス成分Ｉｍ（Ｚin）の変動が小さくなるようにすればよい。このような条件は次式で与えられる。
∂Ｉｍ（Ｚin）／∂Ｌg ＝０                              （３）
【００１９】
式（１）（２）（３）からｔａｎ（βｌ）について解くことにより、下記の関係式が得られる。
ｔａｎ（βｌ）＝Ｚ0 ／（ωＬg −１／ωＣgs−Ｒi ）      （４）
【００２０】
従って、伝送線路１５の幅および長さを、式（４）の関係を満足するＺ0 ，ｔａｎ（βｌ）に設定することにより、ワイヤ１６のインダクタンスＬg のばらつきに対して、入力インピーダンスＺinのリアクタンス成分Ｉｍ（Ｚin）の変動を小さくすることができる。また、プリマッチ回路を伝送線路１５のみで構成しているため、線路パターンの加工および設計が容易になる。
【００２１】
実施の形態２．
上記実施の形態１では、プリマッチ回路の特性インピーダンスＺ0 と線路長ｌが式（４）の関係を満足するように、その特性インピーダンスＺ0 と線路長ｌを設定するものについて示したが、プリマッチ回路の特性インピーダンスＺ0 が下記の条件式を満足し、プリマッチ回路の線路長ｌが下記の条件式を満足するように設定してもよい。ただし、回路構成は図１と同一である。
Ｚ0 ＝（Ｆ・Ｇ）1/2
ｌ＝［ｔａｎ-1（−Ｆ1/2 ／Ｇ1/2 ）］／β
Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs）
Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs）
【００２２】
即ち、入力インピーダンスＺinがリアクタンス成分を持たない条件を与えると、入力側整合回路１４の設計はさらに容易になる。このような条件は次の通りである。
Ｉｍ（Ｚin）＝０                                          （５）
【００２３】
式（５）をＺ0 ，ｔａｎ（βｌ）について解くことにより、下記の関係式が得られる。
Ｚ0 ＝−２Ｒi ｔａｎ（βｌ）／（ｔａｎ（βｌ）2 ＋１）    （６）
【００２４】
式（４）と式（６）を同時に満足するＺ0 とｔａｎ（βｌ）は以下のようになる。
Ｚ0 ＝（Ｆ・Ｇ）1/2                                       （７）
ｔａｎ（βｌ）＝−（Ｆ／Ｇ）1/2                           （８）
Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs）
Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs）
（−Ｒi ＋１／ωＣgs）／ω≦Ｌg ≦（Ｒi ＋１／ωＣgs）／ω  （９）
【００２５】
従って、伝送線路１５の幅および長さを、式（７）（８）の関係を満足するＺ0 ，ｔａｎ（βｌ）に設定することにより、上記実施の形態１と同様の効果を奏することができる。また、入力インピーダンスＺinがリアクタンス成分を待たないようにすることができ、入力側整合回路１４の設計がさらに容易になるという利点も有する。
【００２６】
図３は上記の関係式を用いて入力インピーダンスＺinを求め、ワイヤ１６のインダクタンスＬg をばらつかせたときの計算結果の一例を示す説明図である。
入力インピーダンスＺinはほぼリアクタンス成分を持たず、かつ、インダクタンスＬg のばらつきに対し、入力インピーダンスＺg のリアクタンス成分の変動が小さいことが分かる。
【００２７】
【発明の効果】
以上のように、この発明によれば、プリマッチ回路の特性インピーダンスと線路長が下記の関係を満足するように、その特性インピーダンスと線路長を設定するように構成したので、ワイヤ長にばらつきがある場合でも、プリマッチ回路からトランジスタを見た入力インピーダンスのリアクタンス成分の変動を小さくすることができる効果がある。
ｔａｎ（βｌ）＝Ｚ0 ／（ωＬg −１／ωＣgs−Ｒi ）
ただし、
βは伝搬定数
ｌはプリマッチ回路の線路長
Ｚ0 はプリマッチ回路の特性インピーダンス
ωは角周波数
Ｌg はプリマッチ回路とトランジスタを接続するワイヤのインダクタンス
Ｃgsはトランジスタのゲート・ソース間容量
Ｒi はトランジスタの内部抵抗
【００２９】
この発明によれば、伝送線路のみでプリマッチ回路を構成するように構成したので、線路パターンの加工および設計が容易になる効果がある。
【００３０】
この発明によれば、プリマッチ回路の特性インピーダンスが下記の条件を満足するように、その特性インピーダンスを設定するとともに、プリマッチ回路の線路長が下記の条件を満足するように、その線路長を設定するように構成したので、プリマッチ回路からトランジスタを見た入力インピーダンスのリアクタンス成分の変動を小さくすることができる効果がある。また、入力側の整合回路の設計が容易になる効果がある。
Ｚ0 ＝（Ｆ・Ｇ）1/2 
ｌ＝［ｔａｎ-1（−Ｆ1/2 ／Ｇ1/2 ）］／β
Ｆ＝（Ｒi ＋ωＬg −１／ωＣgs）
Ｇ＝（Ｒi −ωＬg ＋１／ωＣgs）
ただし、
Ｚ0 はプリマッチ回路の特性インピーダンス
ｌはプリマッチ回路の線路長
βは伝搬定数
Ｒi はトランジスタの内部抵抗
ωは角周波数
Ｌg はプリマッチ回路とトランジスタを接続するワイヤのインダクタンス
Ｃgsはトランジスタのゲート・ソース間容量
【００３２】
この発明によれば、伝送線路のみでプリマッチ回路を構成するように構成したので、線路パターンの加工および設計が容易になる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるマイクロ波増幅器を示す構成図である。
【図２】  伝送線路１５とワイヤ１６で接続されたＦＥＴ１３の入力側等価回路を示す回路図である。
【図３】  ワイヤ１６のインダクタンスＬg をばらつかせたときの計算結果の一例を示す説明図である。
【図４】  従来のマイクロ波増幅器を示す構成図である。
【図５】  インダクタンスＬg をばらつかせたときの計算結果の一例を示す説明図である。
【符号の説明】
１１  入力端子、１２  出力端子、１３  ＦＥＴ（トランジスタ）、１４  入力側整合回路、１５  伝送線路（プリマッチ回路）、１６  ワイヤ、１７  出力側整合回路。
【図１】
0003892216.tif 000003
【図２】
0003892216.tif 000004
【図３】
0003892216.tif 000005
【図４】
0003892216.tif 000006
【図５】
0003892216.tif 000007