(57)【特許請求の範囲】
【請求項１】
一導電型の半導体基板に、前記半導体基板の濃度よりも低濃度のエピタキシャル層を形成し、前記エピタキシャル層表面から拡散によって逆導電型の高濃度領域を形成する工程と、
前記エピタキシャル層表面に酸化シリコン膜を、前記酸化シリコン膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜上にレジストマスクを形成し、その後エッチングして、前記高濃度領域間の上方にホールを形成する工程と、
プラズマエッチングにおいて、前記ホールにシリコンエッチングをして、前記高濃度領域と一部重複するように、または離間するようにトレンチ部を形成する工程と、
前記プラズマエッチングによるシリコンエッチングが、ポリシリコン膜をエッチングし終えると同時に、前記トレンチ部内のシリコンエッチングを終了する工程と、
エッチングによって前記半導体基板表面上の前記酸化シリコン膜のうち、所定の箇所をエッチングし、前記トレンチ部内部、及び前記高濃度領域を露出する工程と、
露出した前記トレンチ部内部、及び前記高濃度領域上にショットキー金属を被覆する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
一導電型の半導体基板に、前記半導体基板の濃度よりも低濃度のエピタキシャル層を形成し、前記エピタキシャル層表面から拡散によって逆導電型の高濃度領域を形成する工程と、
前記エピタキシャル層表面に第１の酸化シリコン膜を、前記第１の酸化シリコン膜上にポリシリコン膜を形成し、前記ポリシリコン膜上にレジストマスクを形成し、その後エッチングして、前記高濃度領域間の上方にホールを形成する工程と、
プラズマエッチングにおいて、前記ホールにシリコンエッチングをして、前記高濃度領域と一部重複するように、または離間するようにトレンチ部を形成する工程と、
前記プラズマエッチングによるシリコンエッチングが、ポリシリコン膜をエッチングし終えると同時に、前記トレンチ部内のシリコンエッチングを終了する工程と、
前記トレンチ部内及び前記半導体基板表面に第２の酸化シリコン膜を形成し、その後エッチングによって前記トレンチ部内の第２の酸化シリコン膜を及び前記半導体基板表面上の第１乃至第２の酸化シリコン膜のうち、所定の箇所を、エッチングし、前記トレンチ部内部、及び前記高濃度領域を露出する工程と、
露出した前記トレンチ部内部、及び前記高濃度領域上にショットキー金属を被覆する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項３】
前記ポリシリコン膜のスペクトル出力が減少したら、前記エッチングを終了するように設定したことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の耐圧性向上、及びシリコンエッチングを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図５は、従来のショットキーバリアダイオードを表す断面図である。（１０１）は半導体基板、（１０２）はエピタキシャル層、（１０３）は高濃度領域、（１０４）はアニュラリング、（１０５）は酸化ポリシリコン膜（１０６）はショットキー金属、（１０７）はメタル、（１０８）はシリコン窒化膜、をそれぞれ表す。
【０００３】
図中、N＋型の半導体基板（１０１）表面上にエピタキシャル成長法によって、半導体基板（１０１）よりも低濃度のN型のエピタキシャル層（１０２）が形成されている。P＋型の高濃度領域（１０３）はエピタキシャル層（１０２）表面から、逆耐圧性を向上させるために拡散方法にて形成している。アニュラリング（１０４）は、エピタキシャル層（１０２）内のチャネルストッパーとして、半導体基板（１０１）の終端に高濃度領域（１０３）と離間して形成している。酸化シリコン膜（１０５）はエピタキシャル層（１０２）表面上に、高濃度領域（１０３）及びアニュラリング（１０４）の一部と重複するように形成している。ショットキー金属（１０６）はモリブデンやチタン等から為り、一方の酸化シリコン膜（１０５）の表面の一部と、その酸化シリコン膜（１０５）に近傍する、一方の高濃度領域（１０３）の表面と、高濃度領域（１０３）が形成する円内のエピタキシャル層（１０２）表面と、他方の高濃度領域（１０３）の表面と、他方の酸化シリコン膜（１０５）の表面の一部と、を被覆するように形成している。メタル（１０７）は主にアルミニウム等から為り電極を形成し、ショットキー金属（１０６）の全表面、及びその両端に配置されている酸化シリコン膜（１０５）の一部とを被覆するように形成している。シリコン窒化膜（１０８）は、上記全体を被覆するように形成するが、高濃度領域（１０３）が形成する円内の上方においては、パッドを形成している。
【０００４】
【発明が解決しようとする課題】
図５に示すような従来の半導体装置は、耐圧性を向上させることが課題の１つであった。これまでは、耐圧性を向上させる方法として、高濃度領域（１０３）の拡散深さを深くしてその曲率（高濃度領域（１０３）の最深部の曲がり具合）を緩やかにすることが挙げられる。仮に高濃度領域（１０３）がエピタキシャル層（１０２）の表面から浅く形成した場合を考えると、高濃度領域（１０３）の最深部の曲率は大きくなり、その曲がり具合は急峻となる。その結果、逆バイアス時の空乏層の広がりも曲がり具合が急峻なものとなり、十分な耐圧性を保持することが困難となる。従って、高濃度領域（１０３）の曲率を小さく、緩やかなカーブを形成するためには、高濃度領域（１０３）の最深部をエピタキシャル層（１０２）の表面から深く形成しなければならない。しかし、高濃度領域（１０３）を深く形成すると、自ずとエピタキシャル層（１０２）の層厚を厚く形成しなければならない。
【０００５】
また一方で、耐圧性を追求する余り、エピタキシャル層（１０２）の層厚を厚くした場合、エピタキシャル層（１０２）の抵抗分が増加し、印加時のフォワードの立ち上がり電圧（以下、ＶＦと称す）が高くなる。このＶＦは、金属とシリコンとの接合のφＢと直列抵抗成分で決まり、エピタキシャル層（１０２）の表面から半導体基板（１０１）までの距離が大きいほど、直列抵抗成分が大きくなり、ＶＦは高くなるからである。ＶＦが高くなると、本発明の半導体装置が正常な動作に至るまでに時刻がかかるというデメリットがある。また、低ＶＦを実現するために、ショットキー金属（１０６）を変えるという方法もあるが、リーク電流増加等への影響もあり、バリア金属の選定が難しい。
【０００６】
そこで、本願は低ＶＦを得るためにエピタキシャル層（１０２）表面からトレンチを形成することで、エピタキシャル層（１０２）の抵抗分を減じ、且つ従来技術の半導体装置に劣ることのない耐圧性を有する半導体装置を実現した。
【０００７】
そこで上記考えに基き、半導体基板（１０１）にシリコンエッチングしてトレンチを形成するが、今までのシリコントレンチエッチングは主にプラズマドライエッチングを利用してきた。このプラズマエッチングは、主に２層以上の膜を堆積した膜のうち、１層目をエッチングすることに適している。１層目の膜がエッチングされ、すべてエッチングされた後に、その下方にある２層目の異種の膜が露出する。そこで、１層目の膜のシリコンが無くなることで、シリコンエッチングを終了するように設定してある。しかし、半導体基板（１０１）のシリコンエッチングでは半導体基板（１０１）自体がシリコンのみで形成されているため、上記のような異種生成物が露出することはない。従って、所望のトレンチ深さを形成するためには、時間制御による方法しかなかった。時間制御による方法とは、エッチング時間を計り所定の時間が経過したらエッチングを終了するというものである。この場合、毎回のシリコンエッチングのたびに施設環境を常に一定状態にすることが必要である。特にチャンバー内の状態が一定でないと、トレンチ深さがまばらになる。トレンチ深さがまばらであると、この半導体装置を再利用することが出来ず全て廃棄処分になり、コスト面においても多大な負担が生じていた。
【０００８】
そこで、本願は上記欠点に鑑み、本発明の製造方法において、一定のトレンチ深さを形成するようなシリコンエッチング方法を実現したものである。
【０００９】
【課題を解決するための手段】
本願は、半導体基板と、前記半導体基板上に形成したエピタキシャル層と、前記エピタキシャル層表面から拡散によって形成した高濃度領域と、前記高濃度領域で囲まれた領域に形成したトレンチ部と、前記トレンチ部内部、前記酸化シリコン膜、及び前記高濃度領域、に被覆したバリア金属としてのショットキー金属と、を有した半導体装置において、前記トレンチ部が前記高濃度領域とが一部重複するように形成することを特徴とする半導体装置を提供する。
【００１０】
更に、一導電型の半導体基板に、前記半導体基板の濃度よりも低濃度のエピタキシャル層を形成し、前記エピタキシャル層表面から拡散によって逆導電型の高濃度領域を形成する工程と、前記エピタキシャル層表面に酸化シリコン膜を、前記酸化シリコン膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜上にレジストマスクを形成し、その後エッチングして、前記高濃度領域間の上方にホールを形成する工程と、プラズマエッチングにおいて、前記ホールにシリコンエッチングをして、前記高濃度領域と一部重複するように、または離間するようにトレンチ部を形成する工程と、前記プラズマエッチングによるシリコンエッチングが、ポリシリコン膜をエッチングし終えると同時に、前記トレンチ部内のシリコンエッチングを終了する工程と、エッチングによって前記半導体基板表面上の前記酸化シリコン膜のうち、所定の箇所をエッチングし、前記トレンチ部内部、及び前記高濃度領域を露出する工程と、露出した前記トレンチ部内部、及び前記高濃度領域上にショットキー金属を被覆する工程と、を具備することを特徴とする半導体装置の製造方法を提供する。
【００１１】
【発明の実施の形態】
図１は本発明の実施の形態を表すショットキーバリアダイオードの断面図である。（１）は半導体基板、（２）はエピタキシャル層、（３）は高濃度領域、（４）はアニュラリング、（５）は酸化シリコン膜、（６）はショットキー金属、（７）はメタル、（８）はシリコン窒化膜、（９）はトレンチ部、をそれぞれ表す。
【００１２】
図中、N＋型の半導体基板（１）表面上にエピタキシャル成長法によって形成した、半導体基板（１）よりも低濃度のN型のエピタキシャル層（２）を形成する。P＋型の高濃度領域（３）はエピタキシャル層（２）表面から逆耐圧性を向上させるために拡散方法にて形成する。アニュラリング（４）は、エピタキシャル層（２）内のチャネルストッパーとして、半導体基板（１）の終端に高濃度領域（３）と離間して形成する。酸化シリコン膜（５）はエピタキシャル層（２）表面上に、高濃度領域（３）及びアニュラリング（４）の一部と重複するように形成する。ショットキー金属（６）はモリブデンやチタン等から為り、図１に示すように酸化シリコン膜（５）、高濃度領域（３）及び後述するトレンチ部（９）内部を被覆するように形成する。メタル（７）は主にアルミニウム等から為り、ショットキー金属（６）の上部、及びその両端に配置されている酸化シリコン膜（５）の一部とを被覆するように形成する。シリコン窒化膜（８）は、酸化シリコン膜（５）及びメタル（７）の表面の一部を被覆するように形成する。
【００１３】
本願の特徴は、環状の高濃度領域（３）が形成する領域のうち、その中央に位置するエピタキシャル層（２）表面からトレンチ部（９）を形成することである。トレンチ部（９）は、そのトレンチ部（９）の周囲に位置する高濃度領域（３）とその一部が重複するように、即ちトレンチ部（９）の側壁が高濃度領域（３）に接するように形成する。パターンサイズに余裕があるならば、トレンチ部（９）の側壁が高濃度領域（３）から離間するようなパターンだけでも良い。また、そのトレンチ深さは、高濃度領域（３）の拡散深さと同じであるか、あるいは浅くすることが望ましいが、Ｐ＋高濃度領域（３）が本来備えている耐圧向上の機能を損なわない範囲で、高濃度領域（３）より深く形成することも可能である。図１は、トレンチ部（９）を高濃度領域（３）と一部重複するように、且つトレンチ部（９）よりも高濃度領域（３）を深く形成した断面図である。トレンチ部（９）の内部の側面には、ショットキー金属（６）を形成し、その表面にはメタル（７）を形成する。
【００１４】
本願のトレンチ部（９）の深さは、所望する半導体装置の耐圧等により一概に決定はできないが、一例を以下に示す。本願のエピタキシャル層（２）の層厚は３μｍ程度に対し、高濃度領域（３）の深さは２μｍ程度である。このとき、トレンチ部（９）は浅く形成した場合では１〜１．４μｍ程度（高濃度領域（３）の深さの５０〜７０％程度に相当する）、また深く形成した場合では、２〜２．４μｍ程度（高濃度領域（３）の深さの１００〜１２０％程度に相当する）である。
【００１５】
以上より、本願の半導体装置はエピタキシャル層（２）表面からトレンチ部（９）を形成することで、トレンチ部（９）の底部の下方に位置するエピタキシャル層（２）の層厚を薄くできる。これによって、エピタキシャル層（２）の抵抗分が減じて低ＶＦを実現した。その一方で、高濃度領域（３）が空乏層の曲率緩和の機能を達成するので、エピタキシャル層（２）の濃度、厚さ及び高濃度領域（３）においては、従来技術と同じ設計とすることにより、本願は優れた耐圧性を有する半導体装置を実現した。
【００１６】
次に本願の半導体装置の製造方法について、図２乃至図４を用いて説明する。図２（Ａ）乃至図４（Ｃ）は、本願半導体装置を製造する一連の過程を示した断面図である。
【００１７】
図２（Ａ）に示す装置は、以下の工程で形成した半導体基板（１）である。N＋型の半導体基板（１）を準備し、半導体基板（１）の表面上にエピタキシャル成長法によって、半導体基板（１）よりも低濃度のN型のエピタキシャル層（２）を形成する。次に、P＋型の高濃度領域（３）をエピタキシャル層（２）内に逆耐圧性を向上させるために、拡散方法にて平面上に環状を為すように形成する。アニュラリング（４）は、エピタキシャル層（２）内のチャネルストッパーとして、半導体基板（１）の終端に高濃度領域（３）と離間して形成する。上記の準備を経て、図２（Ａ）に示す半導体基板（１）が完成する。
【００１８】
次に図２（Ｂ）は、図２（Ａ）に示す半導体基板（１）上に酸化シリコン膜（５）及びポリシリコン膜（１０）を形成した断面図である。酸化シリコン膜（５）は、厚く形成される部分とそれ以外の薄く形成される部分から成る。厚く形成する部分とは、高濃度領域（３）とアニュラリング（４）との間のエピタキシャル層（２）の表面上であり、その膜厚は８０００Å程度である。一方、それ以外の薄く形成する形成する部分の膜厚は５０００Å程度である。ポリシリコン膜（１０）は酸化シリコン膜（５）表面全面に、同一の膜厚となるように形成する。このとき、その膜厚は後述するトレンチ部（９）のトレンチ深さと同じ値となるようにする。
【００１９】
図２（Ｃ）は、図２（Ｂ）の半導体装置にレジストマスクを塗布した後に露光、現像、エッチングしてポリシリコン膜（１０）と酸化シリコン膜（５）の所望の位置にホール（１１）を設けた断面図である。このホール（１１）は、トレンチ部（９）を形成する位置に設けたものであり、高濃度領域（３）が形成する環状の領域の略中央に位置するように形成する。このとき、ホール（１１）の終端は、高濃度領域（３）と一部が重なるように形成する。ホール（１１）形成後、前記レジストマスクを除去する。
【００２０】
図３は図２（Ｃ）の半導体装置において、ドライエッチング（プラズマエッチング）している途中の状態を表す拡大断面図である。図中はプラズマエッチングの開始から終了までの間の、ある一定時刻における状態を表している。ここで、（２ａ）は除去されたエピタキシャル層（２）を、（１０ａ）は除去されたポリシリコン膜（１０）をそれぞれ表す。ｄ１はポリシリコン膜（１０ａ）のエッチングされた膜厚を表す。ｄ２はエピタキシャル層（２ａ）のエッチングされた膜厚を表す。ｄ３は半導体基板（１）の深さ方向に対して生じた、基板横方向のエッチングされた幅を表す。本願では、等方性エッチング及び異方性エッチングの違いを問わないが、以後は等方性エッチングについて説明する。エッチングの際、主にエッチングガスとしてＣＦ4等を使用する。従ってｄ２とｄ３は略同じ値になる。
【００２１】
プラズマエッチングが開始されると、ホール（１１）直下のエピタキシャル層（２）内部のシリコン層がエッチングされると同時に、半導体基板（１）の最表面に形成したポリシリコン膜（１０）も同様にエッチングされる。このとき、エピタキシャル層（２）のシリコン層とポリシリコン膜（１０）とは、同程度のレートでエッチングされるため、ポリシリコン膜（１０）厚と略同じ値だけ、エピタキシャル層（２）はエッチングされる。従ってｄ１とｄ２は略同じ値になり、結果的に図中のｄ１、ｄ２、ｄ３は略同じ値になる。従って、エッチングされたエピタキシャル層（２ａ）の深さと、同じ時間エッチングされたポリシリコン膜（１０ａ）の膜厚とは略等しくなる。
【００２２】
本願の製造方法の特徴は、半導体基板（１）の表面に、所望のトレンチ深さと同じ厚みのポリシリコン膜（１０）を形成し、ポリシリコン膜（１０）が全てエッチングされたことで、シリコンエッチングを終了する。
【００２３】
次に、ポリシリコン膜（１０）のエッチングが終了することを検知する方法を説明する。プラズマエッチングによって、正や負のイオン、中性の活性種のラジカル、電子、及びこれらのスペクトル等がプラズマ中に飛散、混在する。プラズマエッチングのチャンバー内に、発光分析法（特定のスペクトル波長を読み取り、それを電圧に変換して検出する方法）によるフォトディテクター装置（図示せず）を設置して、フィルターを通して多種のスペクトルを検知する。そこで、ポリシリコン膜（１０）のスペクトルが減少したら、プラズマエッチングを終了するように設定することで、シリコンエッチングの終点とするものである。
【００２４】
この結果、プラズマエッチング終了時には、半導体基板（１）の最表面にあるポリシリコン膜（１０）は全てエッチングされる。また同時に、ホール（１１）直下は、ポリシリコン膜（１０）と同じ厚さ（深さ）のトレンチ部（９）が形成される。
【００２５】
図４（Ａ）は図３のプラズマエッチングが完了して、トレンチ部（９）が完成したときの断面図である。等方性エッチングを用いた場合、トレンチ部（９）の開口部において、酸化シリコン膜（５）の裏側にまでエッチングが生じる（図４（Ａ）の破線円内参照）。
【００２６】
図４（Ｂ）は図４（Ａ）を酸化させたときの状態を表す断面図である。このときの酸化は熱酸化法である。酸化シリコン膜（５ａ）は、トレンチ部（９）内の表面（底面及び側面）に形成した酸化シリコン膜を表し、その層厚はおよそ５０００Å程度である。また、半導体基板（１）表面上の酸化シリコン膜（５）の層厚は８０００〜１２０００Å程度になる。図中、トレンチ部（９）内部に酸化シリコン膜（５ａ）を形成した理由は、プラズマエッチングによってトレンチ部（９）内部の表面に生じたダメージ（結晶欠陥）を除去するためである。これらのダメージを取り除くことで、動作時の支障を防ぐことができる。その後、酸化シリコン膜（５）の表面上にレジストマスクを塗布し、所望の酸化シリコン膜（５）だけが残るように露光、現像、エッチングを行う。尚、本願の製造方法においては、トレンチ部（９）形成後の酸化を行わず、トレンチ部（９）内部に酸化シリコン膜（５ａ）を形成しない場合も含む。
【００２７】
図４（Ｃ）は図４（Ｂ）によって、トレンチ部（９）内部の酸化シリコン膜（５ａ）やその他不必要な酸化シリコン膜（５）が除去された状態を表す断面図である。図４（Ｂ）の酸化シリコン膜（５ａ）除去により、トレンチ部（９）内部の表面は、清浄なシリコンが露出することになる。その後、半導体基板（１）上のトレンチ部（９）内部、及び高濃度領域（３）上にショットキー金属（６）を形成し、メタル（７）、シリコン窒化膜（８）を形成して、本願の図１のショットキーバリアダイオードが完成する。
【００２８】
以上より、本願の半導体装置の製造方法は、半導体基板（１）表面にトレンチ部（９）の深さに相当するポリシリコン膜（１０）を形成し、そのポリシリコン膜（１０）から生じるスペクトル等が減少したことを検出することで、エピタキシャル層（２）のシリコンエッチングの終点であることを検知するものである。これにより、均一のトレンチ深さを有するトレンチ部（９）を形成できる。加えて、トレンチ部（９）内の表面に酸化シリコン膜（５ａ）を形成することで、プラズマエッチングの際に生じた、トレンチ部（９）内のダメージを取り込み、酸化シリコン膜（５ａ）を除去することで、トレンチ部（９）内の表面に洗浄なシリコンを露出することが可能となる。
【００２９】
【発明の効果】
以上より、本願の半導体装置は低ＶＦを得るためにエピタキシャル層（２）表面からトレンチを形成することで、エピタキシャル層（２）の抵抗分を減じつつ、従来技術の半導体装置に劣ることのない耐圧性を有する半導体装置を実現できる。これにより、従来技術と同一のチップサイズの場合、エピタキシャル層（２）の濃度、層厚を変えることがないため、従来構造よりも低いＶＦ特性のエピタキシャル層（２）を有する半導体装置を実現できる。
【００３０】
また，本願の半導体装置の製造方法は、半導体基板（１）表面にトレンチ部（９）の深さに相当するポリシリコン膜（１０）を形成し、そのポリシリコン膜（１０）がすべてエッチングされたことで、エピタキシャル層（２）のシリコンエッチングの終点であることを検知するものである。これにより、均一のトレンチ深さを有するトレンチ部（９）を形成できる。加えて、トレンチ部（９）内の表面に酸化シリコン膜（５ａ）を形成することで、プラズマエッチングの際に生じた、トレンチ部（９）内のダメージを取り込み、酸化シリコン膜（５ａ）を除去することで、トレンチ部（９）内の表面に洗浄なシリコンを露出することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態を表す半導体装置の断面図。
【図２】本発明の実施の形態を表す半導体装置の製造方法の断面図。
【図３】本発明の実施の形態を表す半導体装置の製造方法の拡大断面図。
【図４】本発明の実施の形態を表す半導体装置の製造方法の断面図。
【図５】従来の半導体装置を表す断面図。
【図１】
0003913512.tif 000002
【図２】
0003913512.tif 000003
【図３】
0003913512.tif 000004
【図４】
0003913512.tif 000005
【図５】
0003913512.tif 000006