(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、この半導体基板の受光側の第１の表面に形成された第１の半導体層と、この第１の半導体層の表面から前記半導体基板に達するとともに、互いに離間して形成された複数の第１導電型の第２の半導体層と、前記第１の半導体層の表面に選択的に形成されるとともに、前記第２の半導体層の各々を前記第１の半導体層を間に介して囲んで形成された第２導電型の第３の半導体層と、この第３の半導体層に設けられた第１の電極と、前記半導体基板の前記第１の表面に対して反対側の第２の表面に設けられた第２の電極とを備え、前記第２の半導体層と前記第３の半導体層間の前記第１の半導体層の領域は当該第２及び第３の半導体層各々より高抵抗であることを特徴とする半導体受光素子。
【請求項２】
前記第３の半導体層は、格子状若しくは網目状に形成されていることを特徴とする請求項１記載の半導体受光素子。
【請求項３】
前記第１の電極は、前記第３の半導体層上に格子状若しくは網目状に形成されていることを特徴とする請求項２記載の半導体受光素子。
【請求項４】
前記複数の第２の半導体層は、島状若しくはストライプ状に形成されていることを特徴とする請求項１乃至３のいずれかに記載の半導体受光素子。
【請求項５】
前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第３の半導体層と前記複数の第２の半導体層との間は各々完全に空乏化することを特徴とする請求項１乃至請求項４のいずれかに記載の半導体受光素子。
【請求項６】
第１導電型の半導体基板と、この半導体基板の受光側の第１の表面に選択的に形成されるとともに、前記第１導電型の半導体基板の複数の表面部分を互いに離間して露出させてなる前記半導体基板より高抵抗の第１の半導体層と、この第１の半導体層の表面に選択的に形成されるとともに、前記半導体基板の複数の表面部分の各々を前記第１の半導体層を間に介して囲んで形成された第２導電型の第２の半導体層と、この第２の半導体層に設けられた第１の電極と、前記半導体基板の前記第１の表面に対して反対側の第２の表面に設けられた第２の電極とを具備することを特徴とする半導体受光素子。
【請求項７】
前記第２の半導体層は、格子状若しくは網目状に形成されていることを特徴とする請求項６記載の半導体受光素子。
【請求項８】
前記第１の電極は、前記第２の半導体層上に格子状若しくは網目状に形成されていることを特徴とする請求項７記載の半導体受光素子。
【請求項９】
前記半導体基板の複数の表面部分は、島状若しくはストライプ状に形成されていることを特徴とする請求項６乃至請求項８のいずれかに記載の半導体受光素子。
【請求項１０】
前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第２の半導体層と前記半導体基板の複数の表面部分との間は各々完全に空乏化することを特徴とする請求項６乃至請求項９のいずれかに記載の半導体受光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体受光素子に係わり、特に光通信や光伝送技術における半導体受光素子に関する。
【０００２】
【従来の技術】
半導体を利用した機器、例えばコンピュータや通信機器において、機器に搭載されるＩＣ等の半導体素子は年々大容量化してきている。それに伴い、信号伝送手段の大容量化が求められている。その傾向は通信の端末コンピュータの周辺機器にも及んでおり、ますます大容量の記憶装置が必要とされてきている。特に、可搬性がある光ディスクはますます需要が増え、ますますその大容量性が求められており、さまざまな方式が研究開発されている。
【０００３】
その中でも実用化が進んできているのが、光源の波長を短波長化することにより記録スポットの面積を小さくする方式である。この方式には、青色の半導体レーザを用いたシステムが有望である。これまでは、赤色の半導体レーザを用いるＤＶＤが市販されており、その際には受光素子としてシリコンのフォトダイオードが用いられてきた。このフォトダイオードは赤色で感度がよく信頼性も高い。また、大量生産の利点を生かし、プロセスの改善などにより非常に安価に製造することが可能となっている。
【０００４】
光ディスク信号を再生するために用いるフォトダイオードとして、例えば、特開平１０−２７０７４４に示す例が知られている。この例を図７に示す。図７において、８１はＰ型高比抵抗半導体基板、７２及び７５はＰ型分離拡散領域、７３はＰ型埋め込み拡散領域、７４はＮ型エピタキシャル層、７６はＮ型拡散領域、８２は酸化膜、８３は基板電位を取出す電極である。Ｐ型分離拡散領域７２及び７５は、Ｎ型エピタキシャル層７４を複数の領域に電気的に分離し、かつその両端の領域の外側も電気的に分離するように配設されている。分離されたそれぞれの領域はフォトダイオード（光検出部）として機能する。
【０００５】
しかしながら、各フォトダイオードのＮ型拡散領域７６が受光領域のほぼ全面に形成されているため、波長が短かくなる場合にはこのＮ型拡散領域７６における吸収が大きくなる。図８は、シリコンに４００ｎｍの青色光が入射した場合におけるＮ型拡散領域の入射表面からの深さと透過光強度との関係を示す特性図である。図８に示されるように、深さが深くなるにつれて透過光強度は著しく減少する。したがって、図７に示す従来のフォトダイオードの構造では短波長である青色の光に対して十分な感度を得ることができない。
【０００６】
そこで、Ｎ型拡散領域７６の厚さを例えば０．１μｍ程度と極端に薄くすることにより、光吸収による過剰損失を減らすことも考えられるが、高いプロセス制御性が要求されるため、コストの上昇を招くという問題があった。
【０００７】
【発明が解決しようとする課題】
以上で述べたように、半導体受光素子の表面拡散層における光吸収が大きくなる場合には、透過光強度が減少し、受光素子の感度特性が劣化するという問題がある。表面拡散層の厚さを極端に薄くすることにより、光吸収による過剰損失を減らすことも考えられるが、高いプロセス制御性が要求されるため、コストの上昇を招くという問題がある。
【０００８】
本発明は、かかる実情に鑑みてなされたものであり、感度が優れ、低コストの製造プロセスによって作製可能な半導体受光素子を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
（構成）
前述した課題を解決するため、本発明の第１は、第１導電型の半導体基板と、この半導体基板の受光側の第１の表面に形成された第１の半導体層と、この第１の半導体層の表面から前記半導体基板に達するとともに、互いに離間して形成された複数の第１導電型の第２の半導体層と、前記第１の半導体層の表面に選択的に形成されるとともに、前記第２の半導体層の各々を前記第１の半導体層を間に介して囲んで形成された第２導電型の第３の半導体層と、この第３の半導体層に設けられた第１の電極と、前記半導体基板の前記第１の表面に対して反対側の第２の表面に設けられた第２の電極とを備え、前記第２の半導体層と前記第３の半導体層間の前記第１の半導体層の領域は当該第２及び第３の半導体層各々よりも高抵抗であることを特徴とする半導体受光素子を提供する。
【００１０】
かかる本発明の第１において以下の構成要件を具備することが望ましい。
【００１１】
（１）前記第３の半導体層は、格子状若しくは網目状に形成されていること。
【００１２】
（２）前記第１の電極は、前記第３の半導体層上に格子状若しくは網目状に形成されていること。
【００１３】
（３）前記複数の第２の半導体層は、島状若しくはストライプ状に形成されていること。
【００１４】
（４）前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第３の半導体層と前記複数の第２の半導体層との間は各々完全に空乏化すること。
【００１５】
（５）前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第３の半導体層と前記半導体基板との間も完全に空乏化すること。
【００１６】
また、本発明の第２は、第１導電型の半導体基板と、この半導体基板の受光側の第１の表面に選択的に形成されるとともに、前記第１導電型の半導体基板の複数の表面部分を互いに離間して露出させてなる前記半導体基板より高抵抗の第１の半導体層と、この第１の半導体層の表面に選択的に形成されるとともに、前記半導体基板の複数の表面部分の各々を前記第１の半導体層を間に介して囲んで形成された第２導電型の第２の半導体層と、この第２の半導体層に設けられた第１の電極と、前記半導体基板の前記第１の表面に対して反対側の第２の表面に設けられた第２の電極とを具備することを特徴とする半導体受光素子を提供する。
【００１７】
かかる本発明の第２において以下の構成要件を具備することが望ましい。
【００１８】
（１）前記第２の半導体層は、格子状若しくは網目状に形成されていること。
【００１９】
（２）前記第１の電極は、前記第２の半導体層上に格子状若しくは網目状に形成されていること。
【００２０】
（３）前記半導体基板の複数の表面部分は、島状若しくはストライプ状に形成されていること。
【００２１】
（４）前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第２の半導体層と前記半導体基板の複数の表面部分との間は各々完全に空乏化すること。
【００２２】
（５）前記第１の電極と前記第２の電極間に逆バイアスが印加された状態で、前記第２の半導体層と前記半導体基板との間も完全に空乏化すること。
【００２３】
なお、上述した本発明の第１及び第２において、前記半導体基板より低不純物濃度の第１の半導体層は、第１導電型の半導体層、第２導電型の半導体層のいずれであっても良い。その濃度は、上記したように完全な空乏化を図る観点から、１×１０14／ｃｍ-3程度以下が好ましい。
【００２４】
（作用）
本発明の第１の半導体受光素子は、複数の第１導電型の第２の半導体層が互いに離間して第１導電型の半導体基板の第１の表面に形成され、これらの第１導電型の第２の半導体層の各々を、当該第２の半導体層より低不純物濃度の第１の半導体層を間に介して第２導電型の第３の半導体層が囲んだ構成となっている。即ち、第２の半導体層が受光面のほぼ全面に形成されるのではなく、第１の表面の一部分にのみ形成されている。さらに、複数の第２の半導体層は、上記半導体基板の第１の表面に対して反対側の第２の表面に設けられた第２の電極に対して当該半導体基板を介して電気的に接続されているので、受光素子を構成する一対の電極のうち片方のみ（第１の電極）を受光面内に設けることとなる。以上の構成により、低不純物濃度の第１の半導体層が受光面に対して占める面積を増加させることができる。
【００２５】
さらに、第２の半導体層と第３の半導体層との間に電界が印加された場合、その電界は上記半導体基板の表面に対して平行な成分を多く含むこととなる。したがって、空乏層は低不純物濃度の第１の半導体層内で基板表面に沿って横方向に広がり、受光面内に現れる第１の半導体層を、第２の半導体層と第３の半導体層との間において容易に完全に空乏化させることが可能である。
【００２６】
したがって、受光面内に占める面積が大きな第１の半導体層を完全に空乏化させることにより、第２の半導体層における光吸収を少なくさせながら、受光面に入射した光が光電流に寄与するようにさせて、これにより半導体受光素子の感度特性を優れたものとすることができる。上述した半導体受光素子の構成要素は、通常の半導体プロセスによって形成可能であり、製造プロセスの低コスト化も可能である。
【００２７】
本発明の第２の半導体受光素子においても、第１の半導体受光素子と同様に、受光面内に占める面積が大きな第１の半導体層を完全に空乏化させることにより、第１導電型の半導体基板の複数の表面部における光吸収を少なくさせながら、受光面に入射した光が光電流に寄与するようにさせて、これにより半導体受光素子の感度特性を優れたものとすることができる。かかる半導体受光素子の構成要素も、通常の半導体プロセスによって形成可能であり、製造プロセスの低コスト化が可能である。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。
【００２９】
（第１の実施形態）
図１は、本発明の半導体受光素子に係る第１の実施形態の構成を示す平面図及び断面図である。図１（ａ）は本実施形態の素子の平面図、図１（ｂ）は図１（ａ）の線分Ａ−Ａ´における断面図を示す。図１に示すように、ｎ+型シリコン基板１（不純物濃度１×１０19／ｃｍ-3）の一方の表面上には高抵抗のｎ-型シリコン層２（不純物濃度１×１０14／ｃｍ-3。以下、ｉ層に相当。）が形成されている。このｎ-型シリコン層２はｎ+型シリコン基板１上にエピタキシャル成長により形成された層である。
【００３０】
上記ｎ-型シリコン層２の複数の領域において、ｎ-型シリコン層２の表面からｎ+型シリコン基板１に達するようにｎ+型シリコン領域４（不純物濃度１×１０19／ｃｍ-3）が拡散により形成されている。このｎ+型シリコン領域４は柱状に形成されており、その各々は図１（ａ）に示すように島状に形成されるとともに、二次元的にマトリックス状に配列されている。
【００３１】
ｎ-型シリコン層２の表面には、ｎ+型シリコン領域４の周囲を取り囲むようにｐ+型シリコン領域３（不純物濃度１×１０19／ｃｍ-3）が拡散により形成されている。この例では図１（ａ）に示されるように、ｐ+型シリコン領域３は格子状に形成されている。ｐ+型シリコン領域３の深さはｎ+型シリコン基板１に到達しない深さとなっており、ｐ+型シリコン領域３とｎ+型シリコン基板１との間にはｎ-型シリコン層２が介在する構成となっている。
【００３２】
ｐ+型シリコン領域３の表面にはｐ側電極５が設けられており、図１（ａ）に示されるようにｐ側電極５はｐ+型シリコン領域３とほぼ重なるように格子状に形成されている。なお、これらは必ずしも重なる必要は無く、ｐ側電極５の形成される領域がｐ+型シリコン領域３内に含まれても良いし、ｐ側電極５がｎ+型シリコン基板１、ｎ-型シリコン層２、ｎ+型シリコン層４のいずれとも電気的に絶縁されていれば、その逆であっても良い。ただし、受光量を多く確保する要求から前者の方がより好ましい。ｐ側電極５は引出し電極５´に電気的に接続されている。
【００３３】
一方、ｎ+型シリコン基板１の反対側の表面にはｎ側電極６が設けられている。図１（ｂ）において、７は絶縁膜であり、ｐ側電極５をｎ+型シリコン基板１、ｎ-型シリコン層２、ｎ+型シリコン層４のいずれとも電気的に絶縁するとともに、ｎ+型シリコン基板１表面を保護して、ｎ+型シリコン領域４とｐ+型シリコン領域３間のリークを防止する働きをする。
【００３４】
本実施形態の半導体受光素子によれば、複数のｎ+型シリコン領域４が互いに離間してｎ+型シリコン基板１の第１の表面に形成され、これらのｎ+型シリコン領域４の各々を、ｎ-型シリコン層２を間に介してｐ+型シリコン領域３が囲んだ構成となっている。即ち、ｎ+型シリコン領域４は受光面のほぼ全面に形成されるのではなく、上記第１の表面の一部分にのみ形成されている。さらに、複数のｎ+型シリコン領域４は、ｎ+型シリコン基板１の第１の表面に対して反対側の第２の表面に設けられたｎ側電極６に電気的に接続されているので、受光素子を構成する一対の電極のうち片方のみ（ｐ側電極５）を受光面内に設けることとなる。以上の構成により、ｎ-型シリコン層２が受光面に対して占める面積を増加させることができる。
【００３５】
さらに、ｎ+型シリコン領域４とｐ+型シリコン領域３との間に電界が印加された場合、その電界はｎ+型シリコン基板１の表面に対して平行な成分を多く含むこととなる。したがって、空乏層はｎ-型シリコン層２内で基板表面に沿って横方向に広がり、一定のバイアス電界以上では、受光面内に現れるｎ-型シリコン層２を、ｎ+型シリコン領域４とｐ+型シリコン領域３との間において容易に完全に空乏化させることが可能である。
【００３６】
したがって、受光面内に占める面積が大きなｎ-型シリコン層２を完全に空乏化させることにより、ｎ+型シリコン領域４における光吸収を少なくさせながら、受光面に入射した光が光電流に寄与するようにさせて、これにより半導体受光素子の感度特性を優れたものとすることができる。上述した半導体受光素子の構成要素は、通常の半導体プロセスによって形成可能であり、製造プロセスの低コスト化も可能である。
【００３７】
ｎ-型シリコン層２の完全な空乏化に必要とされるバイアス電圧値はブレーク電圧やドライバＩＣなどの性能によって制限を受けるが、バイアス電圧を低く保つためには、メッシュを細かく構成すれば良い。例えば、逆バイアスが−２．５Ｖの場合、平行平板近似で計算したとき、ｐ+型シリコン領域３の不純物濃度を１×１０19ｃｍ-3、ｎ-型シリコン層２の不純物濃度を１×１０14ｃｍ-3とすると、空乏層は約２０μｍ程度にまで達することが可能である。この場合には、ｐ+型シリコン領域３とｎ+型シリコン領域４間におけるｎ-型シリコン層２の横方向の幅は約２０μｍ程度とすれば良い。
【００３８】
ｎ-型シリコン層２内の空乏層に入射した光は、一部が吸収されて電子正孔対を生成する。ｐ+型シリコン領域３とｎ+型シリコン領域４間に印加される電圧により電子と正孔はドリフトするが、これらは空乏層内ではほとんど再結合せず、それぞれｎ+型シリコン領域４及びｐ+型シリコン領域３に入り光電流が生ずる。受光面内付近でｎ-型シリコン層２がすべて空乏化されている場合、格子状のｐ+型シリコン領域３の幅を５μｍ、格子のピッチを３０μｍ、円状のｎ+型シリコン領域４の直径を５μｍとすると、受光面に対してｎ-型シリコン層２が占める面積は受光面の約６７％となり、ほぼ同等の割合の入射光がｎ+型シリコン領域４を透過せずに空乏層に到達できる。４００ｎｍの青色光では、シリコンの場合、図８でも示したように０．３μｍの拡散層を透過できる割合は１０％足らずであり、この構造の素子によれば、感度を非常に高くすることが可能である。
【００３９】
次に上述した本実施形態の半導体受光素子を製造する方法について説明する。図２はその製造方法を示す工程断面図である。まず、図２（ａ）に示すように、ｎ+型シリコン基板１上に約１〜２μｍのｎ-型シリコン層２ａをエピタキシャル成長で形成する。
【００４０】
次に、図２（ｂ）に示すように図示しないマスクを用いてｎ-型シリコン層２ａの表面からｎ型不純物（例えばＰやＳｂなど）のイオンを部分的に注入する。この時、その後行うアニールの後には上記の如くイオン注入した不純物がｎ+型シリコン基板１に到達できる深さまでイオン注入しておく。さらにアニールを行うことにより、ｎ-型シリコン層２ａの表面からｎ+型シリコン基板１に達するようにｎ+型シリコン領域４ａを形成する。
【００４１】
次に、図２（ｃ）に示すように再びｎ-型シリコン層２ｂをエピタキシャル成長で約１〜２μｍ形成する。ｎ-型シリコン層２ｂはｎ-型シリコン層２ａと同濃度で形成され、これらは一体となってｎ-型シリコン層２が形成される。
【００４２】
その後、図２（ｄ）に示すように、ｎ-型シリコン層２ｂの表面から再度ｎ型不純物（例えばＰやＳｂなど）のイオンを注入し、さらにアニールを行うことにより、ｎ+型シリコン領域４ｂを形成する。この時、かかるアニールの後にはｎ+型シリコン領域４ｂがｎ+型シリコン領域４ａにつながるようにマスク合わせをしてイオン注入を行う。アニール後にはｎ+型シリコン領域４ｂがｎ+型シリコン領域４ａと同濃度で形成され、これらは一体となってｎ+型シリコン領域４が形成される。
【００４３】
次に、図示しないマスクを用いてｎ-型シリコン層２ｂの表面からｐ型不純物（例えばＢなど）のイオンを注入する。この時、その後行うアニールの後には上記の如くイオン注入した不純物がｎ+型シリコン基板１に到達しない深さまでイオン注入しておく。さらにアニールを行うことにより、ｎ-型シリコン層２ｂの表面にｐ+型シリコン領域３を形成する。ｐ+型シリコン領域３はｎ-型シリコン層２ａに到達するように形成されている。
【００４４】
以下、図２（ｃ）及び図２（ｄ）に示した工程を繰り返すことにより、深さの深いｎ-型シリコン層２を形成することが可能となる。この場合は、エピタキシャル成長ごとに高温のプロセスが入るため、不純物の過剰拡散には注意する。
【００４５】
なお、ｎ+型シリコン領域４ｂの形成とｐ+型シリコン領域３の形成の順番はいずれか先であっても良い。
【００４６】
さらに、図２（ｅ）に示すように、全面に絶縁膜７を形成し、絶縁膜７にコンタクトホールを開口してこのコンタクトホールを埋め込むようにｐ側電極５を形成する。この後、ｎ+型シリコン基板１の反対側の表面にｎ側電極６を形成する。ｐ側電極５の形成とｎ側電極６の形成の順番もいずれか先であっても良い。
【００４７】
以上の工程により、本実施形態の半導体受光素子が完成する。なお、以上述べたプロセスは特に精度を必要とせず、通常の半導体プロセスを用いてによって本実施形態の半導体受光素子を製造することが可能である。
【００４８】
（第２の実施形態）
第１の実施形態ではｐ+型シリコン領域３及びｐ側電極５のパターン形状を格子状とした例を示したが、本実施形態では異なるパターン形状について説明する。
【００４９】
図３は、本発明の半導体受光素子に係る第２の実施形態の構成を示す平面図及び断面図である。図３（ａ）は本実施形態の素子の平面図、図３（ｂ）は図３（ａ）の線分Ａ−Ａ´における断面図を示す。図１と同一部分には同一の符号を付して示し説明は省略する。
【００５０】
図３に示すように、ｎ+型シリコン基板１の一方の表面上には高抵抗のｎ-型シリコン層３２（不純物濃度１×１０14／ｃｍ-3。以下、ｉ層に相当。）が形成されている。このｎ-型シリコン層３２はｎ+型シリコン基板１上にエピタキシャル成長により形成された層である。
【００５１】
上記ｎ-型シリコン層３２の複数の領域において、ｎ-型シリコン層３２の表面からｎ+型シリコン基板１に達するようにｎ+型シリコン領域３４（不純物濃度１×１０19／ｃｍ-3）が拡散により形成されている。このｎ+型シリコン領域４は柱状に形成されており、その各々は図３（ａ）に示すようにストライプ状に形成されるとともに一方向に配列されている。
【００５２】
ｎ-型シリコン層３２の表面には、ｎ+型シリコン領域３４の周囲を取り囲むようにｐ+型シリコン領域３３（不純物濃度１×１０19／ｃｍ-3）が拡散により形成されている。この例では図３（ａ）に示されるように、ｐ+型シリコン領域３３の各々は網目状に形成されている。ｐ+型シリコン領域３３の深さはｎ+型シリコン基板１に到達しない深さとなっており、ｐ+型シリコン領域３３とｎ+型シリコン基板１との間にはｎ-型シリコン層３２が介在する構成となっている。
【００５３】
ｐ+型シリコン領域３３の表面にはｐ側電極３５が設けられており、図３（ａ）に示されるようにｐ側電極３５はｐ+型シリコン領域３３とほぼ重なるように網目状に形成されている。なお、これらは必ずしも重なる必要は無く、ｐ側電極３５の形成される領域がｐ+型シリコン領域３３内に含まれても良いし、ｐ側電極３５がｎ+型シリコン基板１、ｎ-型シリコン層３２、ｎ+型シリコン層３４のいずれとも電気的に絶縁されていれば、その逆であっても良い。ただし、受光量を多く確保する要求から前者の方がより好ましい。ｐ側電極５は引出し電極５´に電気的に接続されている。
【００５４】
本実施形態の半導体受光素子も第１の実施形態の素子と同様に、受光面内に占める面積が大きなｎ-型シリコン層３２を完全に空乏化させることにより、ｎ+型シリコン領域３４における光吸収を少なくさせながら、受光面に入射した光が光電流に寄与するようにさせて、これにより半導体受光素子の感度特性を優れたものとすることができる。上述した半導体受光素子の構成要素は、通常の半導体プロセスによって形成可能であり、製造プロセスの低コスト化も可能である。
【００５５】
なお、本発明は上述した実施形態に限定されることはない。例えば、第１の実施形態ではｐ+型シリコン領域及びｐ側電極の形状を方形のメッシュを有する格子状のパターンとしたが、図４（ａ）の平面図に示すように角部が丸まった形状のメッシュを有する格子状のパターン（ｐ+型シリコン領域４３、ｐ側電極４５。）を用いることも可能である。図４（ｂ）は図４（ａ）の線分Ａ−Ａ´における断面図である。この場合、ｐ+型シリコン領域４３及びｐ側電極４５に急峻なエッジをなくすことにより、不要な電界集中を抑制できるので、より高耐圧の素子を得ることが可能である。
【００５６】
また、第２の実施形態に示される網目状のパターン以外に、図５（ａ）の平面図に示すような網目状のパターン（ｐ+型シリコン領域５３、ｐ側電極５５。）を用いることも可能である。図５（ｂ）は図５（ａ）の線分Ａ−Ａ´における断面図である。この場合は、ｐ+型シリコン領域４３及びｐ側電極４５の角部の角度を鈍角に形成することにより、図４に示す実施形態と同様に素子の高耐圧化を図りつつ、角度を大きくするための余分な領域を必要とせずに密に素子を分布させることができる。このため、ｐ側電極４５で遮光される受光表面部分の面積を減らすことができ、入射光の利用効率を上げることが可能である。なお、図５において、５２はｎ-型シリコン層、５４はｎ+型シリコン領域である。
【００５７】
また、ｐ側電極はｐ+型シリコン領域と同じ形状である必要はなく、ｐ側電極のパターン形状はｐ+型シリコン領域の一部の領域を覆うパターン形状であっても良い。例えば、図６（ａ）の平面図に示すようにｐ側電極６５がｐ+型シリコン領域３の一部の領域を覆うパターン形状とすることが可能である。図６（ｂ）は図６（ａ）の線分Ａ−Ａ´における断面図である。この場合は、ｐ側電極の直列抵抗が大きくなりすぎない程度とすることは必要であるが、ｐ側電極４５で遮光される受光表面部分の面積を減らすことができ、入射光の利用効率を上げることが可能である。即ち、ｐ+シリコン領域３上にｐ側電極６５が無い受光表面部分では、入射光はｐ+シリコン領域３で吸収を受けながらも一部透過し光電流に寄与することが可能である。なお、図４、図５、及び図６において図１と同一部分には同一の符号を付して示し説明は省略する。
【００５８】
また、ｎ+型シリコン基板１とｎ+型シリコン領域４ａとは一体構造として形成されても良く、この場合には低不純物濃度の半導体基板を用いて半導体受光素子を作製することができる。即ち、低不純物濃度のｎ-型半導体基板の片側の面からｎ型不純物をイオン注入したり拡散させたりすること等により、ｎ+型シリコン基板１に相当する部分を形成し、もう片側の面には第１の実施形態と同様にｎ+型シリコン領域４ａに相当する部分を形成する。ｎ+型シリコン基板１に相当する部分とｎ+型シリコン領域４ａに相当する部分とが互いに接触することにより、これらは一体化して上述した構造を作製することが可能である。ここで、ｎ+型シリコン領域４ａに相当する部分は、本発明の第２において、互いに離間した状態で露出された第１導電型の半導体基板の複数の表面部分に対応する。
【００５９】
さらにまた、設計の要求により素子構造の寸法、イオン種、導電型などを変えることは可能であり、上記実施形態に限定されるものではない。特に、シリコンに対する青色光などのように吸収係数が大きい場合には、光吸収層の厚さが薄くても高い吸収率を得ることができるため、素子を構成する各層の厚さを薄くすることが可能である。さらに、シリコン以外の材料を用いる場合にも、用いる材料の吸収係数及び波長に応じて本発明の素子構造を用いることによって、上記実施形態と同様の効果が得られる。
【００６０】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００６１】
【発明の効果】
本発明によれば、半導体受光素子の感度特性を優れたものとすることができ、その製造プロセスの低コスト化も可能である。
【図面の簡単な説明】
【図１】  本発明の半導体受光素子に係る第１の実施形態の構成を示す平面図及び断面図。
【図２】  第１の実施形態に係る半導体受光素子を製造する方法を示す工程断面図。
【図３】  本発明の半導体受光素子に係る第２の実施形態の構成を示す平面図及び断面図。
【図４】  本発明の半導体受光素子に係る他の実施形態の構成を示す平面図。
【図５】  本発明の半導体受光素子に係るさらに他の実施形態の構成を示す平面図。
【図６】  本発明の半導体受光素子に係るさらに他の実施形態の構成を示す平面図。
【図７】  従来の半導体受光素子の構成を示す断面図。
【図８】  シリコンに４００ｎｍの青色光が入射した場合におけるＮ型拡散領域の入射表面からの深さと透過光強度との関係を示す特性図。
【符号の説明】
１…ｎ+型シリコン基板
２…ｎ-型シリコン層（ｉ層）
３…ｐ+型シリコン領域
４…ｎ+型シリコン領域
５…ｐ側電極
５´…引出し電極
６…ｎ側電極
７…絶縁膜
【図１】
0003967083.tif 000002
【図２】
0003967083.tif 000003
【図３】
0003967083.tif 000004
【図４】
0003967083.tif 000005
【図５】
0003967083.tif 000006
【図６】
0003967083.tif 000007
【図７】
0003967083.tif 000008
【図８】
0003967083.tif 000009