(57)【特許請求の範囲】
【請求項１】
１または複数の差動増幅回路からなる差動増幅手段と、
前記差動増幅手段の出力電圧のピーク値および中間値を検出するとともに、該中間値の電圧に所定の外部電圧を加えた第１の基準電圧を生成する検出手段と、
前記検出手段が検出した前記ピーク値および前記第１の基準電圧に基づいてオフセット補償用のオフセット補償電圧を生成する生成手段と、
前記生成手段が生成したオフセット補償電圧を所定の範囲内に制限して該差動増幅手段に帰還させる制限手段と、
を具備することを特徴とする増幅回路。
【請求項２】
前記制限手段は、前記差動増幅手段のバイアス電圧を生成することを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記生成手段は、
前記制限手段に第２の基準電圧を出力する第２基準電圧出力手段と、
前記制限手段のオフセット補償電圧の入力端子に出力端子を接続したオペアンプと、
前記オペアンプの逆相入力端子と前記検出手段のピーク値の出力端子との間に設けた第１の抵抗と、
前記オペアンプの正相入力端子と前記検出手段の第１の基準電圧の出力端子との間に設けた第２の抵抗と、
前記オペアンプの逆相入力端子と出力端子との間に設けた第３の抵抗と、
前記第２基準電圧出力手段の出力端子と前記オペアンプの正相入力端子との間に設けた第４の抵抗と、
を具備することを特徴とする請求項１または２に記載の増幅回路。
【請求項４】
前記制限手段は、
前記生成手段のオフセット補償電圧の出力端子にベースを接続し、前記差動増幅手段の逆相入力端子にコレクタを接続した第１のトランジスタと、
前記第１のトランジスタのエミッタにエミッタを接続し、前記差動増幅手段の正相入力端子にコレクタを接続し、前記第２の基準電圧をベースに入力する第２のトランジスタと、
前記第１のトランジスタおよび前記第２のトランジスタのエミッタにコレクタを接続し、ベースに調整用の電圧を入力する第３のトランジスタと、
前記第３のトランジスタのエミッタと電源の低電位側との間に設けた第５の抵抗と、
前記第１のトランジスタのコレクタに一端を接続した第６の抵抗と、
前記第２のトランジスタのコレクタと前記第６の抵抗の他端との間に設けた第７の抵抗と、
前記第６の抵抗の他端と電源の高電位側との間に設けた第８の抵抗と、
を具備することを特徴とする請求項１〜３のいずれか一つに記載の増幅回路。
【請求項５】
前記制限手段は、
前記生成手段のオフセット補償電圧の出力端子にベースを接続し、前記差動増幅手段の逆相入力端子にコレクタを接続した第１のトランジスタと、
前記第１のトランジスタのエミッタにエミッタを接続し、前記差動増幅手段の正相入力端子にコレクタを接続し、前記第２の基準電圧をベースに入力する第２のトランジスタと、
前記第１のトランジスタおよび前記第２のトランジスタのエミッタにコレクタを接続し、ベースに調整用の電圧を入力する第３のトランジスタと、
前記第３のトランジスタのエミッタと電源の低電位側との間に設けた第５の抵抗と、
前記第１のトランジスタのコレクタと電源の高電位側との間に設けた第６の抵抗と、
前記第２のトランジスタのコレクタと電源の高電位側との間に設けた第７の抵抗と、
前記第１のトランジスタのコレクタと電源の低電位側との間に設けた第８の抵抗と、
前記第２のトランジスタのコレクタと電源の低電位側との間に設けた第９の抵抗と、
を具備することを特徴とする請求項１〜３のいずれか一つに記載の増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、１または複数段の差動増幅回路によって増幅を行う増幅回路に関し、特に、トランジスタ特性のばらつき等によって発生するオフセット電圧を補償する増幅回路に関するものである。
【０００２】
【従来の技術】
光通信システムで用いられる増幅回路は、低周波から高周波にかけての広域な信号を増幅するために、多段接続した差動増幅回路を備えている。これらの差動増幅回路は、小型化，低コスト化のために集積化されている。このような集積回路では、トランジスタのばらつきが無視できず、温度や電源電圧の変動によって、差動増幅回路の正相入力端子に入力される電圧の直流成分と逆相入力端子に入力される電圧の直流成分とがずれてオフセット電圧が発生する。このオフセット電圧は、高利得が得られる多段差動増幅回路で増幅され、正相・逆相間のデューティー変動を引き起こす。これにより、所望の出力振幅が得られなくなるという問題点がある。
【０００３】
この問題を解決する増幅回路として、たとえば、特開平１１−４２６５号公報に開示された「増幅器」が知られている。図５は、この従来の増幅器の構成を示す図である。この増幅器は、入力端子８１からの入力信号を正相入力とし、正相信号および逆相信号を出力端子８５，８６にそれぞれ出力する差動増幅回路８３と、差動増幅回路８３の逆相出力を入力とするピーク検出回路８７と、ピーク検出回路８７からの出力信号を逆相入力とし、差動増幅回路８３の出力信号の線形動作上限電圧である基準電圧９０を正相入力とし、出力を差動増幅回路８３の逆相入力とした差動増幅回路８９と、を備えている。差動増幅回路８３は、オフセット補償電圧生成回路８８を構成する。入力端子８１からの入力信号は「１」「０」の矩形信号であるとする。
【０００４】
差動増幅回路８３は入力端子８１からの入力信号を増幅し、正相信号，逆相信号を出力端子８５，８６にそれぞれ出力する。ピーク検出回路８７は、差動増幅回路８３からの逆相出力信号を入力し、入力信号の「０」に相当する逆相出力信号のピーク電圧を検出する。差動増幅回路８９は、出力信号の線形動作上限電圧である基準電圧９０およびピーク検出回路８７が検出したピーク電圧に基づいてオフセット電圧を検出し、検出したオフセット電圧の極性を反転してオフセット補償電圧を生成し、生成したオフセット補償電圧を差動増幅回路８３に帰還させる。これにより、オフセット電圧を自動的に補償することができる。
【０００５】
オフセット補償電圧生成回路８８に利得を持たせることで、さらにオフセット電圧を低減することができる。差動増幅回路８３の出力に発生するオフセット電圧をＶOFFOUT、差動増幅回路８３の入力信号に含まれるオフセット電圧をＶOFFIN、差動増幅回路８３に帰還されるオフセット補償電圧をΔＶ、差動増幅回路８３の利得をＧ１とすると、オフセット電圧ＶOFFOUTは次式（１）で表される。
ＶOFFOUT＝（ＶOFFIN−ΔＶ）・Ｇ１  （１）
【０００６】
ピーク検出回路８７の検波効率をη、オフセット補償電圧生成回路８８の利得を「Ｇ２」とすると、オフセット補償電圧ΔＶは次式（２）で表される。
ΔＶ＝ＶOFFOUT・η・Ｇ２  （２）
式（１）に式（２）を代入して変形すると、オフセット電圧ＶOFFOUTは次式（３）で表される。
ＶOFFOUT＝（Ｇ１／（１＋Ｇ１・η・Ｇ２））・ＶOFFIN （３）
ここで、（Ｇ１・η・Ｇ２）≫１とすると、式（３）は式（４）として表すことができる。
ＶOFFOUT≒（１／（η・Ｇ２））・ＶOFFIN （４）
たとえば、η＝０．５，Ｇ２＝３０ｄＢの場合、ＶOFFOUT≒（１／１６）・ＶOFFINとなり、差動増幅回路８３の出力に発生するオフセット電圧が低減される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の技術によれば、オフセット補償電圧生成回路が生成したオフセット補償電圧がそのまま差動増幅回路に帰還されるため、過度なオフセット補償電圧が帰還され、安定したオフセット補償を行うことができない場合があるという問題点があった。たとえば、入力信号の振幅が差動増幅回路の線形動作範囲を超えた場合は、ピーク検波値が飽和し、正確なオフセット補償電圧を生成することができなくなり、不安定なフィードバック動作を引き起こすという不具合があった。
【０００８】
特に、オフセット補償電圧生成回路にオフセット電圧低減のための利得を持たせてある場合、出力に実際に発生したオフセット電圧に対して過度なオフセット補償電圧が帰還されるという不具合があった。また、差動増幅回路が等化増幅回路である場合、大振幅の信号が入力されると等化増幅回路の利得が下がり、オフセット補償電圧生成回路の利得がフィードバックループ内で支配的になり、出力に実際に発生したオフセット電圧に対して過度なオフセット補償電圧が帰還されるという不具合があった。
【０００９】
この発明は、上記に鑑みてなされたものであって、過度なオフセット補償電圧を制限し、安定したオフセット補償を行うことを可能とする増幅回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、この発明にかかる増幅回路にあっては、１または複数の差動増幅回路からなる差動増幅手段と、前記差動増幅手段の出力電圧のピーク値および中間値を検出するとともに、該中間値の電圧に所定の外部電圧を加えた第１の基準電圧を生成する検出手段と、前記検出手段が検出した前記ピーク値および前記第１の基準電圧に基づいてオフセット補償用のオフセット補償電圧を生成する生成手段と、前記生成手段が生成したオフセット補償電圧を所定の範囲内に制限して該差動増幅手段に帰還させる制限手段と、を具備することを特徴とする。
【００１１】
この発明によれば、差動増幅手段が、増幅を行い、検出手段が、差動増幅手段の出力電圧のピーク値および中間値を検出するとともに、この中間値の電圧に所定の外部電圧を加えた第１の基準電圧を生成し、生成手段が、検出手段が検出したピーク値および第１の基準電圧に基づいてオフセット補償用のオフセット補償電圧を生成し、制限手段が、生成手段が生成したオフセット補償電圧を所定の範囲内に制限して差動増幅手段に帰還させる。これにより、出力信号のオフセットがずれた場合も一定値を保つ中間値を基準とし、所定の外部電圧を調整して適切な第１の基準電圧を生成することができ、この第１の基準電圧に基づいて所定の範囲内に制限されたオフセット補償電圧を生成することができる。
【００１２】
つぎの発明にかかる増幅回路にあっては、前記制限手段が、前記差動増幅手段のバイアス電圧を生成することを特徴とする。
【００１３】
この発明によれば、制限手段が、差動増幅手段のバイアス電圧を生成する。これにより、増幅回路内で差動増幅手段のバイアス電圧を生成することが可能となり、外部から差動増幅手段のバイアス電圧を入力する必要がなくなる。
【００１６】
つぎの発明にかかる増幅回路にあっては、前記生成手段が、前記制限手段に第２の基準電圧を出力する第２基準電圧出力手段と、前記制限手段のオフセット補償電圧の入力端子に出力端子を接続したオペアンプと、前記オペアンプの逆相入力端子と前記検出手段のピーク値の出力端子との間に設けた第１の抵抗と、前記オペアンプの正相入力端子と前記検出手段の第１の基準電圧の出力端子との間に設けた第２の抵抗と、前記オペアンプの逆相入力端子と出力端子との間に設けた第３の抵抗と、前記第２基準電圧出力手段の出力端子と前記オペアンプの正相入力端子との間に設けた第４の抵抗と、を具備することを特徴とする。
【００１７】
この発明によれば、生成手段が、制限手段に第２の基準電圧を出力する第２基準電圧出力手段と、制限手段のオフセット補償電圧の入力端子に出力端子を接続したオペアンプと、オペアンプの逆相入力端子と検出手段のピーク値の出力端子との間に設けた第１の抵抗と、オペアンプの正相入力端子と検出手段の第１の基準電圧の出力端子との間に設けた第２の抵抗と、オペアンプの逆相入力端子と出力端子との間に設けた第３の抵抗と、第２基準電圧出力手段の出力端子とオペアンプの正相入力端子との間に設けた第４の抵抗とを備え、第１の抵抗と第３の抵抗との比（第２の抵抗と第４の抵抗との比）によって利得を決定することができる。
【００１８】
つぎの発明にかかる増幅回路にあっては、前記制限手段が、前記生成手段のオフセット補償電圧の出力端子にベースを接続し、前記差動増幅手段の逆相入力端子にコレクタを接続した第１のトランジスタと、前記第１のトランジスタのエミッタにエミッタを接続し、前記差動増幅手段の正相入力端子にコレクタを接続し、前記第２の基準電圧をベースに入力する第２のトランジスタと、前記第１のトランジスタおよび前記第２のトランジスタのエミッタにコレクタを接続し、ベースに調整用の電圧を入力する第３のトランジスタと、前記第３のトランジスタのエミッタと電源の低電位側との間に設けた第５の抵抗と、前記第１のトランジスタのコレクタに一端を接続した第６の抵抗と、前記第２のトランジスタのコレクタと前記第６の抵抗の他端との間に設けた第７の抵抗と、前記第６の抵抗の他端と電源の高電位側との間に設けた第８の抵抗と、を具備することを特徴とする。
【００１９】
この発明によれば、制限手段が、生成手段のオフセット補償電圧の出力端子にベースを接続し、差動増幅手段の逆相入力端子にコレクタを接続した第１のトランジスタと、第１のトランジスタのエミッタにエミッタを接続し、差動増幅手段の正相入力端子にコレクタを接続し、第２の基準電圧をベースに入力する第２のトランジスタと、第１のトランジスタおよび第２のトランジスタのエミッタにコレクタを接続し、ベースに調整用の電圧を入力する第３のトランジスタと、第３のトランジスタのエミッタと電源の低電位側との間に設けた第５の抵抗と、第１のトランジスタのコレクタに一端を接続した第６の抵抗と、第２のトランジスタのコレクタと第６の抵抗の他端との間に設けた第７の抵抗と、第６の抵抗の他端と電源の高電位側との間に設けた第８の抵抗とを備え、これにより、オフセット補償電圧を所定の範囲内に制限することができる。
【００２０】
つぎの発明にかかる増幅回路にあっては、前記制限手段が、前記生成手段のオフセット補償電圧の出力端子にベースを接続し、前記差動増幅手段の逆相入力端子にコレクタを接続した第１のトランジスタと、前記第１のトランジスタのエミッタにエミッタを接続し、前記差動増幅手段の正相入力端子にコレクタを接続し、前記第２の基準電圧をベースに入力する第２のトランジスタと、前記第１のトランジスタおよび前記第２のトランジスタのエミッタにコレクタを接続し、ベースに調整用の電圧を入力する第３のトランジスタと、前記第３のトランジスタのエミッタと電源の低電位側との間に設けた第５の抵抗と、前記第１のトランジスタのコレクタと電源の高電位側との間に設けた第６の抵抗と、前記第２のトランジスタのコレクタと電源の高電位側との間に設けた第７の抵抗と、前記第１のトランジスタのコレクタと電源の低電位側との間に設けた第８の抵抗と、前記第２のトランジスタのコレクタと電源の低電位側との間に設けた第９の抵抗と、を具備することを特徴とする。
【００２１】
この発明によれば、制限手段が、生成手段のオフセット補償電圧の出力端子にベースを接続し、差動増幅手段の逆相入力端子にコレクタを接続した第１のトランジスタと、第１のトランジスタのエミッタにエミッタを接続し、差動増幅手段の正相入力端子にコレクタを接続し、第２の基準電圧をベースに入力する第２のトランジスタと、第１のトランジスタおよび第２のトランジスタのエミッタにコレクタを接続し、ベースに調整用の電圧を入力する第３のトランジスタと、第３のトランジスタのエミッタと電源の低電位側との間に設けた第５の抵抗と、第１のトランジスタのコレクタと電源の高電位側との間に設けた第６の抵抗と、第２のトランジスタのコレクタと電源の高電位側との間に設けた第７の抵抗と、第１のトランジスタのコレクタと電源の低電位側との間に設けた第８の抵抗と、第２のトランジスタのコレクタと電源の低電位側との間に設けた第９の抵抗とを備え、これにより、オフセット補償電圧を所定の範囲内に制限することができる。
【００２２】
【発明の実施の形態】
以下、この発明にかかる増幅回路の実施の形態を、図面を参照して詳細に説明する。なお、この実施の形態により、この発明が限定されるものではない。
【００２３】
実施の形態１．
この発明の実施の形態１にかかる増幅回路として、光通信システムで用いられる、多段接続した差動増幅回路を備えた増幅回路（半導体集積回路）を例に挙げて説明する。図１は、この発明の実施の形態１にかかる増幅回路の構成を示す図である。この増幅回路は、次段の差動増幅回路の正相入力端子，逆相入力端子に正相出力信号，逆相出力信号を出力するように多段接続された複数の差動増幅回路３〜４と、外部からの正相入力信号，逆相入力信号を入力する初段の差動増幅回路３の正相入力端子１，逆相入力端子２と、外部に正相出力信号，逆相出力信号をそれぞれ出力する最終段の差動増幅回路４の正相出力端子５，逆相出力端子６とを備えている。
【００２４】
また、この増幅回路は、リファレンス電圧（第１の基準電圧）生成に用いるリファレンス電圧調整用電圧を外部に入力するリファレンス電圧調整用端子１１と、最終段の差動増幅回路４からの正相出力信号および逆相出力信号を入力し、入力した信号のピーク値および中間値を検出し、リファレンス電圧調整用端子１１からのリファレンス電圧調整用電圧を入力し、リファレンス電圧ならびに正相出力信号または逆相出力信号のピーク値を出力するピーク検波回路７とを備えている。
【００２５】
また、この増幅回路は、ピーク検波回路７からのピーク値およびリファレンス電圧を入力し、オフセット補償電圧を生成し、生成したオフセット補償電圧およびオフセット補償電圧の基準電圧（第２の基準電圧）を出力するオフセット補償電圧生成回路８と、オフセット補償電圧の制限値の調整に用いるオフセット制限値調整用電圧を入力するオフセット制限値調整用端子１２と、オフセット補償電圧生成回路８からのオフセット補償電圧およびオフセット補償電圧の基準電圧を入力し、オフセット制限値調整用端子１２からのオフセット制限値調整用電圧を入力し、初段の差動増幅回路３の正相入力端子１および逆相入力端子２に制限したオフセット補償電圧を帰還させるオフセット出力制限回路９とを備えている。
【００２６】
差動増幅回路３〜４は、複数の差動増幅回路が多段接続されたものであって、初段の差動増幅回路３が、外部から正相入力端子１，逆相入力端子２を介して正相入力信号，逆相入力信号を入力し、次段の差動増幅回路の正相入力端子，逆相入力端子に正相出力信号，逆相出力信号を出力する。以下同様に、各差動増幅回路が、次段の差動増幅回路の正相入力端子，逆相入力端子に正相出力信号，逆相出力信号をそれぞれ出力する。最終段の差動増幅回路４は、正相出力端子５，逆相出力端子６を介して外部に正相出力信号，逆相出力信号をそれぞれ出力する。
【００２７】
ピーク検波回路７は、最終段の差動増幅回路４からの正相出力信号および逆相出力信号を入力し、入力した正相出力信号および逆相出力信号のピーク値および中間値を検出する。この中間値は、オフセットがずれた場合も一定の値となる。また、リファレンス電圧調整用端子１１を介して外部からリファレンス電圧調整用電圧を入力し、入力したリファレンス電圧調整用電圧および検出した中間値に基づいてリファレンス電圧を生成する。ピーク検波回路７の構成は特に限定されず、たとえば、前述した従来のピーク検出回路８７と同様のものを用いてもよい。
【００２８】
リファレンス電圧調整用電圧は、中間値との和が、オフセット電圧が０ボルトの場合の出力信号のピーク値（初期ピーク検波値）になるように調整された電圧である。換言すれば、初期ピーク検波値と中間値との差になるように調整された電圧である。このリファレンス電圧調整用電圧を中間値の電圧に加えることによって初期ピーク検波値に調整されたリファレンス電圧を生成する。そして、このリファレンス電圧ならびに正相出力信号または逆相出力信号のピーク値をオフセット補償電圧生成回路８に出力する。
【００２９】
オフセット補償電圧生成回路８は、ピーク検波回路７からのピーク値およびリファレンス電圧を入力し、ピーク値とリファレンス電圧との差を０にする、すなわちオフセット電圧を０ボルトにするオフセット補償に用いるオフセット補償電圧を生成し、生成したオフセット補償電圧およびオフセット補償電圧の基準電圧（第２の基準電圧）をオフセット出力制限回路９に出力する。オフセット補償電圧生成回路８の構成は、特に限定されず、たとえば、前述したオフセット補償電圧生成回路８８と同様のものを用いてもよい。
【００３０】
オフセット出力制限回路９は、オフセット補償電圧生成回路８からのオフセット補償電圧およびオフセット補償電圧の基準電圧を入力し、オフセット制限値調整用端子１２からオフセット制限値調整用電圧を入力し、オフセット補償電圧を所定の範囲の電圧に制限し、初段の差動増幅回路３の正相入力端子１および逆相入力端子２に制限したオフセット補償電圧を帰還させる。すなわち、オフセット出力制限回路９は，オフセット制限値調整用端子１２によって定めたオフセット出力上限から下限の範囲内にオフセット補償電圧を制限して出力する。
【００３１】
ここで、制限されたオフセット補償電圧は、初段の差動増幅回路３の正相入力端子１と逆相入力端子２とのＤＣバイアス条件に合わせるように設定される。すなわち、初段の差動増幅回路３のバイアスを、外部から与えるのではなく、オフセット出力制限回路９で生成して与える。なお、差動増幅回路３〜４は、この発明の差動増幅手段に対応し、ピーク検波回路７は、この発明の検出手段に対応し、オフセット補償電圧生成回路８は、この発明の生成手段に対応し、オフセット出力制限回路９は、この発明の制限手段に対応する。
【００３２】
以上の構成において、実施の形態１の動作について説明する。実施の形態１の動作においては、まず、初段の差動増幅回路３の正相入力端子１，逆相入力端子２を介して正相入力信号，逆相入力信号がそれぞれ入力される。入力された正相入力信号，逆相入力信号は、初段の差動増幅回路３から最終段の差動増幅回路４に至るまで、各差動増幅回路のトータルの利得分増幅される。そして、最終段の差動増幅回路４から正相出力信号，逆相出力信号が正相出力端子５，逆相出力端子６にそれぞれ出力される。最終段の差動増幅回路４からの正相出力信号，逆相出力信号には、温度，電源電圧，トランジスタ特性等のばらつきから生じたオフセット電圧が含まれることとなる。
【００３３】
最終段の差動増幅回路４からの正相出力信号，逆相出力信号は、ピーク検波回路７に入力される。ピーク検波回路７では、正相出力信号，逆相出力信号のピーク値と、正相出力信号と逆相相出力信号との中間値とが検出される。そして、この中間値の電圧にリファレンス電圧調整用電圧が加算され、初期ピーク検波値と同じ値のリファレンス電圧が生成される。ピーク検波回路７は、生成したリファレンス電圧ならびに検出した正相出力信号または逆相出力信号のピーク値をオフセット補償電圧生成回路８に出力する。
【００３４】
オフセット補償電圧生成回路８は、ピーク値とリファレンス電圧との差の電圧を反転増幅してオフセット補償電圧を生成する。また、オフセット補償電圧の基準電圧を生成する。オフセット補償電圧生成回路８の利得は、最終段の差動増幅回路４の出力におけるオフセット電圧を低減させるうえで有効に作用する。
【００３５】
たとえば、オフセット補償電圧生成回路８の利得を３０ｄＢ、ピーク検波回路７の検波効率を０．５、最終段の差動増幅回路４の出力におけるオフセット電圧をＶOFFOUT、正相入力端子１，逆相入力端子２を介して入力される正相入力信号，逆相入力信号のオフセット電圧をＶOFFINとすると、Ｖoffout≒（１／１６）・Ｖoffinの関係が成り立ち、オフセット電圧ＶOFFINに対し、オフセット電圧Ｖoffoutを低減することができる。生成されたオフセット補償電圧は、オフセット出力制限回路９で制限されて初段の差動増幅回路３の正相入力端子１および逆相入力端子２に出力される。
【００３６】
（オフセット補償電圧生成回路）
つぎに、オフセット補償電圧生成回路８について、図２を参照してさらに具体的に説明する。図２は、図１に示したオフセット補償電圧生成回路８の一構成例を示す図である。オフセット補償電圧生成回路８は、オフセット出力制限回路９にオフセット補償電圧の基準電圧を出力するオフセット補償電圧基準電圧源２６と、オフセット出力制限回路９のオフセット補償電圧の入力端子に出力端子を接続したオペアンプ２５と、オペアンプ２５の逆相入力端子とピーク検波回路７のピーク値の出力端子との間に設けた抵抗２１と、オペアンプ２５の正相入力端子とピーク検波回路７のリファレンス電圧の出力端子との間に設けた抵抗２２と、オペアンプ２５の逆相入力端子と出力端子との間に設けた抵抗２３と、オフセット補償電圧基準電圧源２６とオペアンプ２５の正相入力端子との間に設けた抵抗２４とを備えている。
【００３７】
このオフセット補償電圧生成回路８においては、抵抗２１〜２４によって利得が決定される。抵抗２１，２２，２３，２４の抵抗値をそれぞれＲ１，Ｒ２，Ｒ３，Ｒ４とし、オフセット補償電圧生成回路８の利得をＧ３とすると、Ｒ１＝Ｒ２，Ｒ３＝Ｒ４の場合、Ｇ３＝Ｒ３／Ｒ１＝Ｒ４／Ｒ２が成り立つ。最終段の差動増幅回路４の出力で発生したオフセット電圧をＶoffout、初段の差動増幅回路３の入力信号に含まれる初期オフセット電圧をＶoffin、ピーク検波回路７の検波効率をηとすると、以下の式が成り立つ。
Ｖoffout≒（１／（Ｇ３×η））×Ｖoffin （５）
抵抗値Ｒ１〜Ｒ４を調整することにより、オフセット補償電圧生成回路８の利得Ｇ３を任意の値に設定できる。
【００３８】
（オフセット出力制限回路）
つぎに、オフセット出力制限回路９について、図３を参照してさらに具体的に説明する。図３は、図１に示したオフセット出力制限回路９の一構成例を示す図である。オフセット出力制限回路９は、オフセット補償電圧生成回路８のオフセット補償電圧の出力端子（オペアンプ２５の出力端子）にベースを接続し、逆相入力端子２にコレクタを接続したＮＰＮ型トランジスタ３２と、ＮＰＮ型トランジスタ３２のエミッタにエミッタを接続し、正相入力端子１にコレクタを接続し、オフセット補償電圧基準電圧源２６にベースを接続したＮＰＮ型トランジスタ３１とを備えている。
【００３９】
また、オフセット出力制限回路９は、ＮＰＮ型トランジスタ３１およびＮＰＮ型トランジスタ３２のエミッタにコレクタを接続し、オフセット制限値調整用端子１２にベースを接続したＮＰＮ型トランジスタ３３と、ＮＰＮ型トランジスタ３３のエミッタと電源の低電位側３８との間に設けた抵抗４０と、ＮＰＮ型トランジスタ３２のコレクタに一端を接続した抵抗３５と、ＮＰＮ型トランジスタ３１のコレクタと抵抗３５の他端との間に設けた抵抗３４と、抵抗３５の他端と電源の高電位側３７との間に設けた抵抗３６とを備えている。
【００４０】
ＮＰＮ型トランジスタ３１，３２および抵抗３４，３５，３６は、差動増幅回路を構成する。この差動増幅回路に流れる電流Ｉは、ＮＰＮ型トランジスタ３３（オフセット制限値調整用端子１２のオフセット制限値調整用電圧）および抵抗３８によって決定される。ここで、抵抗３４，３５，３６の抵抗値をそれぞれＲ５，Ｒ６，Ｒ７とし、電源の高電位側３７の電圧値をＶREGとすると、オフセット出力制限回路９から初段の差動増幅回路３の入力部に出力される出力電圧Ｖdccontは以下の式（６）で表される。
Ｖdccont＝（ＶREG−（Ｒ７×Ｉ））＋（Ｒ５×Ｉ）  （６）
このように、出力電圧Ｖdccontは、（Ｒ７×Ｉ）を中心に，（Ｒ５×Ｉ）または（Ｒ６×Ｉ）［Ｖｐｐ］の範囲内のものとなる。
【００４１】
ＮＰＮ型トランジスタ３３のベース電圧を外部から調整可能とし、電流Ｉを調整することにより、オフセット補償電圧の上限値，下限値を設定することができる。特に、多段に接続された差動増幅回路３〜４の線形動作範囲内に（Ｒ５×Ｉ）値を設定することにより、差動増幅回路３〜４の線形動作範囲からオフセット補償電圧がずれることを防ぐことができる。たとえば、差動増幅回路３〜４が線形動作可能な入力範囲が１００ｍＶｐｐである場合、（Ｒ５×Ｉ）≦１００ｍＶｐｐとなるように電流Ｉを調整することにより、差動増幅回路３〜４の線形動作範囲内で確実にオフセット補償を行うことができる。
【００４２】
前述したように、実施の形態１によれば、オフセット出力制限回路９がオフセット補償電圧を所定の範囲内に制限するため、増幅回路で実際に発生したオフセット電圧に対して過度なオフセット補償電圧が生成され、帰還されることを防ぐことができる。また、過度なオフセット補償電圧が制限されるため、オフセット補償電圧生成回路８の利得設定値の許容範囲を広げることができる。また、実施の形態１によれば、多段接続された差動増幅回路が線形動作するしないにかかわらず、過度なオフセット補償電圧を制限することができ、安定したオフセット自動調整を行うことができる。
【００４３】
特に，多段差動増幅回路が等化増幅回路であった場合、大入力振幅が入力されると等化増幅回路の利得が下がり、オフセット補償電圧生成回路８の利得がフィードバックループ内で支配的になり、増幅回路で実際に発生したオフセット電圧に対して過度なオフセット補償電圧が生成される可能性が高まるが、オフセット出力制限回路９がオフセット補償電圧を所定の範囲内に制限するため、過度なオフセット補償電圧が帰還されることを防ぐことができる。なお、差動増幅回路を一つまたは少数とした場合も同様の効果が得られる。
【００４４】
また、オフセット補償電圧生成回路８が、オフセット出力制限回路９にオフセット補償電圧の基準電圧を出力するオフセット補償電圧基準電圧源２６と、オフセット出力制限回路９のオフセット補償電圧の入力端子に出力端子を接続したオペアンプ２５と、オペアンプ２５の逆相入力端子とピーク検波回路７のピーク値の出力端子との間に設けた抵抗２１と、オペアンプ２５の正相入力端子とピーク検波回路７のリファレンス電圧の出力端子との間に設けた抵抗２２と、オペアンプ２５の逆相入力端子と出力端子との間に設けた抵抗２３と、オフセット補償電圧基準電圧源２６とオペアンプ２５の正相入力端子との間に設けた抵抗２４とを備え、これにより、抵抗値Ｒ１とＲ３との比（Ｒ２とＲ４との比）によって利得を決定することができるため、オフセット補償電圧生成回路８の利得Ｇ３を任意の値に容易に設定することができる。
【００４５】
また、オフセット出力制限回路９が、オフセット補償電圧生成回路８のオフセット補償電圧の出力端子（オペアンプ２５の出力端子）にベースを接続し、逆相入力端子２にコレクタを接続したＮＰＮ型トランジスタ３２と、ＮＰＮ型トランジスタ３２のエミッタにエミッタを接続し、正相入力端子１にコレクタを接続し、オフセット補償電圧基準電圧源２６にベースを接続したＮＰＮ型トランジスタ３１と、ＮＰＮ型トランジスタ３１およびＮＰＮ型トランジスタ３２のエミッタにコレクタを接続し、オフセット制限値調整用端子１２にベースを接続したＮＰＮ型トランジスタ３３と、ＮＰＮ型トランジスタ３３のエミッタと電源の低電位側３８との間に設けた抵抗４０と、ＮＰＮ型トランジスタ３２のコレクタに一端を接続した抵抗３５と、ＮＰＮ型トランジスタ３１のコレクタと抵抗３５の他端との間に設けた抵抗３４と、抵抗３５の他端と電源の高電位側３７との間に設けた抵抗３６とを備えているため、差動増幅回路３〜４の線形動作範囲内に（Ｒ５×Ｉ）値を設定することにより、差動増幅回路３〜４の線形動作範囲内で確実にオフセット補償を行うことができる。
【００４６】
実施の形態２．
この発明にかかる実施の形態２は、前述した実施の形態１において、オフセット出力制限回路の構成を変更したものである。基本的な構成，動作は実施の形態１と同様につき、ここでは異なる部分であるオフセット出力制限回路についてのみ説明する。図４は、この発明の実施の形態２にかかる増幅回路の構成を示す図である。なお、図３と同一の部分については同一の符号を付している。この増幅回路は、オフセット出力制限回路５０を備えている。
【００４７】
オフセット出力制限回路５０は、オフセット補償電圧生成回路８のオフセット補償電圧の出力端子（オペアンプ２５の出力端子）にベースを接続し、逆相入力端子２にコレクタを接続したＮＰＮ型トランジスタ３２と、ＮＰＮ型トランジスタ３２のエミッタにエミッタを接続し、正相入力端子１にコレクタを接続し、オフセット補償電圧基準電圧源２６にベースを接続したＮＰＮ型トランジスタ３１と、ＮＰＮ型トランジスタ３１およびＮＰＮ型トランジスタ３２のエミッタにコレクタを接続し、オフセット制限値調整用端子１２にベースを接続したＮＰＮ型トランジスタ３３と、ＮＰＮ型トランジスタ３３のエミッタと電源の低電位側３８との間に設けた抵抗４０と、ＮＰＮ型トランジスタ３２のコレクタと電源の高電位側３７との間に設けた抵抗５１と、ＮＰＮ型トランジスタ３２のコレクタと電源の低電位側３８との間に設けた抵抗５２と、ＮＰＮ型トランジスタ３１のコレクタと電源の高電位側３７との間に設けた抵抗５３と、ＮＰＮ型トランジスタ３１のコレクタと電源の低電位側３８との間に設けた抵抗５４とを有している。
【００４８】
ＮＰＮ型トランジスタ３１，３２および抵抗５１，５２，５３，５４は差動増幅回路を構成する。この差動増幅回路を流れる電流Ｉは、ＮＰＮ型トランジスタ３３（オフセット制限値調整用端子１２のオフセット制限値調整用電圧）および抵抗３８によって決定される。ここで、抵抗５１，５２，５３，５４の抵抗値をそれぞれＲ８，Ｒ９，Ｒ１０，Ｒ１１とし、電源の高電位側３７の電圧値をＶREGとすると、初段の差動増幅回路３の正相入力端子１のオフセット電圧＋Ｖoff、逆相入力端子２のオフセット電圧−Ｖoffは、それぞれ以下の式（７），式（８）で表される。
【００４９】
＋Ｖoff＝（（Ｒ８・Ｒ９）／（Ｒ８＋Ｒ９））・Ｉ          （７）
−Ｖoff＝（（Ｒ１０・Ｒ１１）／（Ｒ１０＋Ｒ１１））・Ｉ  （８）
トランジスタ３３のベース電圧を外部から調整可能とし、電流Ｉを調整することにより，オフセット補償電圧の上限値，下限値を設定することができる。特に、多段に接続された差動増幅回路３〜４の線形動作範囲内に＋Ｖoff，−Ｖoffの値を設定することにより、差動増幅回路３〜４の線形動作範囲からオフセット補償電圧がずれることを防ぐことができる。たとえば、差動増幅回路３〜４が線形動作可能な入力範囲が１００ｍＶｐｐである場合、＋Ｖｏｆｆ，−Ｖｏｆｆ≦１００ｍＶｐｐに設定することにより、差動増幅回路３〜４の線形動作範囲内で確実にオフセット補償を行うことができる。
【００５０】
前述したように、実施の形態２によれば、オフセット出力制限回路５０が、オフセット補償電圧生成回路８のオフセット補償電圧の出力端子（オペアンプ２５の出力端子）にベースを接続し、逆相入力端子２にコレクタを接続したＮＰＮ型トランジスタ３２と、ＮＰＮ型トランジスタ３２のエミッタにエミッタを接続し、正相入力端子１にコレクタを接続し、オフセット補償電圧基準電圧源２６にベースを接続したＮＰＮ型トランジスタ３１と、ＮＰＮ型トランジスタ３１およびＮＰＮ型トランジスタ３２のエミッタにコレクタを接続し、オフセット制限値調整用端子１２にベースを接続したＮＰＮ型トランジスタ３３と、ＮＰＮ型トランジスタ３３のエミッタと電源の低電位側３８との間に設けた抵抗４０と、ＮＰＮ型トランジスタ３２のコレクタと電源の高電位側３７との間に設けた抵抗５１と、ＮＰＮ型トランジスタ３２のコレクタと電源の低電位側３８との間に設けた抵抗５２と、ＮＰＮ型トランジスタ３１のコレクタと電源の高電位側３７との間に設けた抵抗５３と、ＮＰＮ型トランジスタ３１のコレクタと電源の低電位側３８との間に設けた抵抗５４とを有しているため、＋Ｖｏｆｆ，−Ｖｏｆｆ≦１００ｍＶｐｐに設定することにより、差動増幅回路３〜４の線形動作範囲内で確実にオフセット補償を行うことができる。
【００５１】
【発明の効果】
以上説明したとおり、この発明によれば、差動増幅手段が、増幅を行い、検出手段が、差動増幅手段の出力電圧のピーク値および中間値を検出するとともに、この中間値の電圧に所定の外部電圧を加えた第１の基準電圧を生成し、生成手段が、検出手段が検出したピーク値および第１の基準電圧に基づいてオフセット補償用のオフセット補償電圧を生成し、制限手段が、差動増幅手段のバイアス電圧を生成するとともに、生成手段が生成したオフセット補償電圧を所定の範囲内に制限して差動増幅手段に帰還させる。これにより、出力信号のオフセットがずれた場合も一定値を保つ中間値を基準とし、所定の外部電圧を調整して適切な第１の基準電圧を生成することができ、この第１の基準電圧に基づいて所定の範囲内に制限されたオフセット補償電圧を生成することができるので、過度なオフセット補償電圧を制限し、安定したオフセット補償を行うことができる、という効果を奏する。
【００５２】
つぎの発明によれば、制限手段が、差動増幅手段のバイアス電圧を生成する。これにより、増幅回路内で差動増幅手段のバイアス電圧を生成することが可能となり、外部から差動増幅手段のバイアス電圧を入力する必要がなくなるため、外部回路を簡略化することができる、という効果を奏する。
【００５４】
つぎの発明によれば、生成手段が、制限手段に第２の基準電圧を出力する第２基準電圧出力手段と、制限手段のオフセット補償電圧の入力端子に出力端子を接続したオペアンプと、オペアンプの逆相入力端子と検出手段のピーク値の出力端子との間に設けた第１の抵抗と、オペアンプの正相入力端子と検出手段の第１の基準電圧の出力端子との間に設けた第２の抵抗と、オペアンプの逆相入力端子と出力端子との間に設けた第３の抵抗と、第２基準電圧出力手段の出力端子とオペアンプの正相入力端子との間に設けた第４の抵抗とを備え、第１の抵抗と第３の抵抗との比（第２の抵抗と第４の抵抗との比）によって利得を決定することができるため、生成手段の利得設定を容易に行うことができる、という効果を奏する。
【００５５】
つぎの発明によれば、制限手段が、生成手段のオフセット補償電圧の出力端子にベースを接続し、差動増幅手段の逆相入力端子にコレクタを接続した第１のトランジスタと、第１のトランジスタのエミッタにエミッタを接続し、差動増幅手段の正相入力端子にコレクタを接続し、第２の基準電圧をベースに入力する第２のトランジスタと、第１のトランジスタおよび第２のトランジスタのエミッタにコレクタを接続し、ベースに調整用の電圧を入力する第３のトランジスタと、第３のトランジスタのエミッタと電源の低電位側との間に設けた第５の抵抗と、第１のトランジスタのコレクタに一端を接続した第６の抵抗と、第２のトランジスタのコレクタと第６の抵抗の他端との間に設けた第７の抵抗と、第６の抵抗の他端と電源の高電位側との間に設けた第８の抵抗とを備えるため、オフセット補償電圧を所定の範囲内に制限することができる、という効果を奏する。
【００５６】
つぎの発明によれば、制限手段が、生成手段のオフセット補償電圧の出力端子にベースを接続し、差動増幅手段の逆相入力端子にコレクタを接続した第１のトランジスタと、第１のトランジスタのエミッタにエミッタを接続し、差動増幅手段の正相入力端子にコレクタを接続し、第２の基準電圧をベースに入力する第２のトランジスタと、第１のトランジスタおよび第２のトランジスタのエミッタにコレクタを接続し、ベースに調整用の電圧を入力する第３のトランジスタと、第３のトランジスタのエミッタと電源の低電位側との間に設けた第５の抵抗と、第１のトランジスタのコレクタと電源の高電位側との間に設けた第６の抵抗と、第２のトランジスタのコレクタと電源の高電位側との間に設けた第７の抵抗と、第１のトランジスタのコレクタと電源の低電位側との間に設けた第８の抵抗と、第２のトランジスタのコレクタと電源の低電位側との間に設けた第９の抵抗とを備えるため、オフセット補償電圧を所定の範囲内に制限することができる、という効果を奏する。
【図面の簡単な説明】
【図１】  この発明の実施の形態１にかかる増幅回路の構成を示す図である。
【図２】  図１に示したオフセット補償電圧生成回路の一構成例を示す図である。
【図３】  図１に示したオフセット出力制限回路の一構成例を示す図である。
【図４】  この発明の実施の形態２にかかる増幅回路の構成を示す図である。
【図５】  従来における増幅回路の構成を示す図である。
【符号の説明】
１  初段の差動増幅回路の正相入力端子、２  初段の差動増幅回路の逆相入力端子、３  初段の差動増幅回路、４  最終段の差動増幅回路、５  最終段の差動増幅回路の正相出力端子、６  最終段の差動増幅回路の逆相出力端子、７  ピーク検波回路、８  オフセット補償電圧生成回路、９  オフセット出力制限回路、１１  リファレンス電圧調整用端子、１２  オフセット制限値調整用端子、２１〜２４，３４〜３６，４０，５１〜５４  抵抗、２５  オペアンプ、２６  オフセット補償電圧基準電圧源、３１，３２，３３  ＮＰＮ型トランジスタ、３７  電源の高電位側、３８  電源の低電位側。
【図１】
0003967065.tif 000002
【図２】
0003967065.tif 000003
【図３】
0003967065.tif 000004
【図４】
0003967065.tif 000005
【図５】
0003967065.tif 000006