(57)【特許請求の範囲】
【請求項１】
電話機から送出される直流インパルス信号がHigh時にイネーブルになり、所定のサンプリングクロックで直流インパルス信号をカウントするHighパルスカウンタと、
前記直流インパルス信号がLow時にイネーブルになり、所定のサンプリングクロックで直流インパルス信号をカウントしてQAおよびQB出力を生成するLowパルスカウンタと、
前記Highパルスカウンタの出力に基づいてフック状態を検出する第１のフリップフロップ回路と、
前記Highパルスカウンタの出力に基づいてダイヤル間を検出し、リセット信号を生成する第２のフリップフロップ回路と、
前記Lowパルスカウンタの前記QA出力に基づいて前記直流インパルス信号のLowパルス領域終了を検出するセット・リセットフリップフロップ回路と、
前記第１のフリップフロップ回路と前記Lowパルスカウンタの前記QB出力に基づいてオフフックからオンフックまでの通話中を検出するANDゲートと、
前記セット・リセットフリップフロップ回路の出力がクロック端子に入力され、前記ANDゲートの出力に基づいてダイヤルをカウントするカウンタと、
前記カウンタにより検出したダイヤルを前記リセット信号が生成されるまで保持するラッチと、
を備えてなることを特徴とするダイヤルパルス検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電話機から送出される直流インパルス信号からダイヤルパルスを検出するダイヤルパルス検出回路に関する。
【０００２】
【従来の技術】
電話機から送出される直流インパルス信号からダイヤルパルスを検出するダイヤルパルス検出回路の例が、特開昭 ５９−５００８４２号公報と特開昭 ５９−２８７９０号公報に開示されている。
【０００３】
特開昭５９−５００８４２号公報に開示されているダイヤルパルス検出回路は、１加入者当たり16Bitsのディジタルデータで構成される入力信号からDTMFまたはダイヤルパルスのいずれかを検出するディジタル信号処理装置と、検出結果を直列並列変換するレジスタと、検出されるタイミングが合っているかどうか判定するタイミング有効性検査機能を行うマイクロコンピュータとで構成される。
【０００４】
入力信号は、1加入者当たり16Bitsのディジタルデータで構成され、前半8BitsはDTMF情報を含んだPCMビット、後半8Bitsはダイヤルパルスのライン信号になっており、これを所定のクロックでバッファに取り込む。バッファからデータを取り出しDTMF信号処理部で前半8Bitsを処理し、ダイヤルパルス検出部で広範のライン信号を処理するとともに、いずれか一方からダイヤル情報を検出できる。
【０００５】
DTMF信号に関しては本発明とは直接的な関係がないため説明を省くが、ダイヤルパルス検出部では、入力されるライン信号のオフフックからオンフックへの遷移とオンフックからオフフックへの遷移とからなるパルスの数と、パルスが検出されない時間によって決まる空きの状態と、オンフック状態が続く時間によって決まる呼の放棄を検出する。
【０００６】
上記の検出結果を8Bitsの符号ワードに変換し、パラレル信号としてマイクロコンピュータに送り、符号が入力されるタイミングが有効であるかどうかマイクロコンピュータによって判断し、読み出しレジスタを通してモジュール処理装置にダイヤル情報を送出する。
【０００７】
特開昭５９−２８７９０号公報に開示されているダイヤルパルス検出回路は、電話機からのライン信号を所定のタイミングでサンプリングするシフトレジスタと、ダイヤルパルスのパルス数を計数するカウンタと、カウンタのカウント値を読み込みパルス数を決定しカウンタをリセットする処理装置で構成される。
【０００８】
電話機からのライン信号を所定のクロックでサンプリングし、オフフックからオンフック変化した後さらにオンフックからオフフックへの変化が検出された回数をカウンタでカウントし、そのカウント結果を約100msの所定の周期で処置装置に読み込む。
【０００９】
【発明が解決しようとする課題】
ところで、国内にあるダイヤル式電話機には、基本的に10pps式と20pps式の2種類のダイヤルパルス形式が存在する。
【００１０】
したがって、上述の従来のダイヤルパルス検出回路では、ダイヤルパルスのパルス幅を特定し、そのパルス幅に合っているか否かで、ダイヤルパルスを判定、検出しているため、上記２種類のダイヤルパルスの検出を１つの回路で共用できないという問題がある。
【００１１】
例えば、特開昭５９−５００８４２号公報に開示されているダイヤルパルス検出回路では、入力信号を4.096MHzでサンプリングして、1BitずつHighかLowか検出し、High→Low→Highという変化を検出できたときにパルス数を1カウントしている。しかし、この検出回路の入力部には、ごく短い継続期間のパルスを除くようにフィルタが設けられているため、Lowが1Bit検出されてもすぐにLowになったと判断せず、フィルタカウンタの最大値として定めたBit数分だけLowが検出されて、はじめてLowになったと判断する。従って、パルス幅の異なる10ppsと20ppsでは、フィルタカウンタ最大値が異なるため、2種類のダイヤルパルスを1つの回路で共用することができない。
【００１２】
また、従来の技術においては、ダイヤルパルスの検出をソフトウェアで行っているため処理が複雑で、さらにその処理を行うための制御回路も必要となり、回路規模が大きくなるという問題がある。
【００１３】
例えば、特開昭５９−５００８４２号公報に開示されているダイヤルパルス検出回路では、入力信号をサンプリングする周波数とサンプリング結果をディジタル処理するクロック周波数とが異なるため、ディジタル信号処理部にバッファを設けなければならない、らに、その処理結果を、マイクロコンピュータを設けて符号処理を行っている。マイクロコンピュータには符号処理に必要なROMや、動作制御回路も必要となり、回路規模が非常に大きくなる。このダイヤルパルスの検出回路は、１加入者に対し１つ必要であり、回路規模が大きいことは多加入者を扱う局では非常に大きな問題となる。
【００１４】
更に、従来の技術においては、ダイヤルパルス検出をソフトウェアで行っているため処理が非常に複雑になっているため、処理部のソフトウェアの負担が非常に重くなるという問題がある。
【００１５】
例えば、特開昭５９−５００８４２号公報に開示されているダイヤルパルス検出回路では、ダイヤルパルスの検出結果を符号ワードに表し、さらにその符号が出力されるタイミングをマイクロコンピュータで判定するという複雑な処理構成になっている。また、これらの処理を行うためにROMやマイクロコンピュータの動作制御もしなければならずソフトウェアの負担が大きくなる。
【００１６】
また、特開昭５９−２８７９０号公報に開示されているダイヤルパルス検出回路では、ハードウェアでは、ライン信号のHigh→Low→Highというフックの変化のみを検出しダイヤルをカウントしている。しかし、この回路構成では、ダイヤル間の検出を行えず、どこで、1つのダイヤルが終了したか判断できない。そこで、ソフトウェアでは、正常なダイヤル情報を得るために、カウント値を読み込んだ後、加算処理を行わなければならず、ソフトウェアの負担が大きくなる。
【００１７】
そこで、本発明の目的は、1つの回路で、10pps式と20pps式のどちらのダイヤルパルス式でも検出可能とする電話機から電話回線へ送出される直流インパルス信号からダイヤルパルスを検出するダイヤルパルス検出回路を提供することにある。
【００１８】
本発明の更に他の目的は、前記の両ダイヤルパルス式において、インパルスメーク率の検出範囲を拡大するとともに通信規格の異なる国でも対応できる海外向け装置に使用可能なダイヤルパルス検出回路を提供することにある。
【００１９】
本発明の他の目的は、ダイヤルパルス検出回路が1加入者当たりに1回路の割合で必要とされることを考慮し、簡易的で小規模なハードウェア回路で実現するダイヤルパルス検出回路を提供することにある。
【００２０】
本発明の更に他の目的は、ダイヤルパルスの計数をソフトウェアの負担を軽減して実現するダイヤルパルス検出回路を提供することにある。
【００２１】
【課題を解決するための手段】
前述の課題を解決するために、本発明によるダイヤルパルス検出回路は、次のような特徴的な構成を備えている。
【００２２】
電話機から送出される直流インパルス信号がHigh時にイネーブルになり、所定のサンプリングクロックで直流インパルス信号をカウントするHighパルスカウンタと、
前記直流インパルス信号がLow時にイネーブルになり、所定のサンプリングクロックで直流インパルス信号をカウントしてQAおよびQB出力を生成するLowパルスカウンタと、
前記Highパルスカウンタの出力に基づいてフック状態を検出する第１のフリップフロップ回路と、
前記Highパルスカウンタの出力に基づいてダイヤル間を検出し、リセット信号を生成する第２のフリップフロップ回路と、
前記Lowパルスカウンタの前記QA出力に基づいて前記直流インパルス信号のLowパルス領域終了を検出するセット・リセットフリップフロップ回路と、
前記第１のフリップフロップ回路と前記Lowパルスカウンタの前記QB出力に基づいてオフフックからオンフックまでの通話中を検出するANDゲートと、
前記セット・リセットフリップフロップ回路の出力がクロック端子に入力され、前記ANDゲートの出力に基づいてダイヤルをカウントするカウンタと、
前記カウンタにより検出したダイヤルを前記リセット信号が生成されるまで保持するラッチと、
を備えてなるダイヤルパルス検出回路。
【００２９】
このように、本発明のダイヤルパルス検出回路は、電話機から送出されてくる直流インパルス信号をサンプリングした結果から、定められたパルス速度とメーク率を満たすダイヤルパルスのLow領域をサンプリングクロックでカウントし、計数することによりダイヤルを検出する。さらに、一定のHigh領域を検出することにより、ダイヤル間を検出でき、ソフトウェアでカウント値の加算処理する負担を軽減してダイヤルを検出する。
【００３０】
ダイヤルパルスのLow領域の時間をサンプリングクロックでカウントすることによってダイヤルパルスを検出している。このため、10pps式と20pps式と両方のダイヤルパルスの検出を１つの回路で共用できる。
【００３１】
電話機からの直流インパルス信号をサンプリングし、ダイヤルパルスを検出するまでの処理をすべて簡単なハードウェア回路によって実現している。このため回路規模が小さく、処理部のソフトウェアの負担も非常に軽くなっている。
【００３２】
【発明の実施の形態】
以下、図面を参照して、本発明によるダイヤルパルス検出回路の好適実施形態を詳細に説明する。
【００３３】
図１を参照すると、本発明の一実施形態は、電話機から送出される直流インパルス信号がHigh時にイネーブルになり、サンプリングクロックで直流インパルス信号をカウントするHighパルスカウンタ１と、直流インパルス信号がLow時にイネーブルになり、サンプリングクロックで直流インパルス信号をカウントするLowパルスカウンタ２と、フック状態を検出するフリップフロップ回路F/F３と、ダイヤル間を検出し、ダイヤルカウンタをリセットするフリップフロップ回路F/F５と、Lowパルス領域終了を検出するセット・リセットフリップフロップ回路F/F６と、オフフックからオンフックまでの通話中を検出するANDゲート４と、Lowパルス数をカウントするダイヤルカウンタ７と、検出したダイヤルをCPUがクリアするまで保持するラッチ８とで構成される。
【００３４】
まず、入力される直流インパルス信号について、図２、図３及び図４を参照して説明する。
【００３５】
直流インパルス信号は、加入者がダイヤル式電話機を使用して電話をかけた場合に電話機から送出される信号で、図２にその例を示す。加入者が受話器を上げた（オフフック）時、信号はHighとなり、ついで、ダイヤルをまわしたときに、そのダイヤルの数だけLowパルスが送出、次のダイヤルが発生するまでのダイヤル間の時間（ミニマムポーズ）がHighとなり、ダイヤル終了後の通話中はHigh、受話器を置いたとき（オンフック）がLowとなる。
【００３６】
この直流インパルス信号には、様々な規格があり、受話器を上げた後のプレポーズとして100ms以上のHighが続く、受話器を置いた後のポストポーズとして110ms以上Lowが続くという規格がある。
【００３７】
また、ダイヤルの数だけ送出されるパルス（以降ダイヤルパルスと記載）にも規格があり、ダイヤルパルスの速度を表すインパルス速度、および、そのHigh領域とLow領域との割合を示すメーク率（High領域をメークタイム、Low領域をブレイクタイムと言い、High領域の割合をメーク率と言う）、ダイヤル間の時間を表すミニマムポーズ時間は、図４に示されるように電話機のダイヤルパルス形式により規格が異なる。
【００３８】
ここで、ダイヤルパルスのLow領域についてのみ考えると、Low領域が最大となるのは、9.2pps（10pps−0.8pps式）／メーク率30％（33％−3％）の時で、76.1ms 幅となり、最小となるのは、21.6pps（20pps−1.6pps）／メーク率54％（44％＋10％）の時で、21.3ms 幅となる。
【００３９】
従って、入力される直流インパルス信号のダイヤルパルスのLow領域幅は、21.3ms〜76.1msの範囲内で変化することとなる。
【００４０】
次に、本発明の実施形態の動作について図１及び図４〜図１１を参照して詳細に説明する。
【００４１】
まず、オフフック、オンフックの検出動作について説明する。
図５のタイミングチャートを参照すると、Highパルスカウンタ１は、直流インパルス信号がHigh時にイネーブルとなり、カウントを開始する。カウントするクロックは、5ms周期のサンプリングクロックで行い、100msカウントしたら、1ビット幅のHighパルスを出力する。また、直流インパルス信号がLow時にはリセット状態になり、出力はLowを出力する。
【００４２】
図６のタイミングチャートを参照すると、Lowパルスカウンタ２は、直流インパルス信号がLow時にイネーブルとなり、カウントを開始する。カウントするクロックは、5ms周期のサンプリングクロックで行い、QA出力には、110msカウント後に1ビット幅のHighパルスを出力し、QB出力には、15msカウント後に1ビット幅のHighパルスを出力する。また、直流インパルス信号がHigh時にはリセット状態になり、QA、QB出力は共にLowを出力する。
【００４３】
F/F３は、Highパルスカウンタ１の出力をイネーブルに、Lowパルスカウンタ２のQA出力をリセットに、5ms周期のサンプリングクロックをクロックにもつF/Fで、出力のHOOK信号は、CPU処理部に送出される。送出されるHOOK信号の論理は、High：オフフック、Low：オンフック状態を示すとする。
【００４４】
F/F３は、図７タイミングチャートのごとく動作する。初期状態は、Highパルスカウンタ１がLow出力のためHOOK信号もLow：オンフック状態を出力している。直流インパルス信号がHighとなり、Highパルスカウンタ１で100msカウントされたとき、F/F３は初めてイネーブルとなり、サンプリングクロックの立ち上がりで、High：オフフック状態を出力する。このとき、Lowパルスカウンタ２はリセット状態のため出力はLowを出力している。次に、直流インパルス信号がLowとなり、Lowパルスカウンタ２で110msカウントされたとき、F/F３のリセットにHighが入力され、F/F３はリセット状態になりLow：オンフック状態を出力する。
【００４５】
直流インパルス信号の規格からHigh領域は、プレポーズ時とダイヤルパルス送出時とミニマムポーズ時および加入者の通話中のときである。プレポーズ時のHigh領域が100ms以上であるという規格からHighパルスカウンタ１のカウント値を100msとした。
【００４６】
従って、直流インパルス信号がミニマムポーズおよび通話中は、Highパルスカウンタ１の出力がHighとなり、F/F３がイネーブルとなることがあるが、このときF/F３はサンプリングクロックの立ち上がりで、High：オフフック状態を出力する。また、ダイヤルパルスが送出されているときは、Highパルスカウンタ１の出力はLowとなり、前の状態であるHigh：オフフック状態の出力を保持する。
【００４７】
直流インパルス信号の規格からLow領域は、ダイヤルパルス送出時とポストポーズ時しかなく、ダイヤルパルス送出時は、前述したように、10pps式、20pps式の両方式を考慮に入れても、21.3ms〜76.1msの範囲内のLowパルスであり、110ms以上のLowが続くのは、ポストポーズ時しかないため、Lowパルスカウンタ２のQA出力では、110msをカウント値とした。
【００４８】
従って、Lowパルスカウンタ２のQA出力で110msカウントされたときのみ、F/F３のリセットにHighが入力され、Low：オンフック状態を出力する。このように、Highパルスカウンタ１とLowパルスカウンタ２とF/F３の動作、つまり、オフフック、オンフック検出動作は、プレポーズによるオフフックを検出した後、ダイヤルパルス、ミニマムポーズ、通話中でもオフフック状態を保持し、ポストポーズによるオンフック検出によりオンフック状態となり、ダイヤルパルス形式が10ppsでも20ppsでも、正しく検出できる。
【００４９】
次に、ダイヤルパルスのカウント動作について説明する。
セット・リセットF/F６は、Lowパルスカウンタ出力QBをリセット（以降Rと記載）に、直流インパルス信号をセット（以降Sと記載）に、5ms周期のサンプリングクロックをクロックに、出力Qをデータにもつセット・リセットF/Fで、出力のQは、自F/Fのデータ入力と後段のダイヤルカウンタ７のクロックに出力される。
【００５０】
セット・リセットF/F６の動作は、図８のタイミングチャートのごとくになる。初期状態として、S：High、R：Lowの時、クロックに関係なくQ出力は、Highを出力している。ダイヤルパルスが送出されてきたとき、S：Low、R：Lowとなり、データは、前のQ出力のままHighのため、クロックの立ち上がりがあっても、Q出力はHighのままである。その後、直流インパルス信号が、15ms以上Low状態が続いたときに、Lowパルスカウント２のQB出力にHighが出力され、セット・リセットF/F６は、S：Low、R：Highの状態になり、Q出力はLowとなる。次に、直流インパルス信号がHighになるまでは、セット・リセットF/F６は、S：Low、R：HighかS：Low、R：Lowの状態が繰り返され、常に、Q出力はLowを出力する。直流インパルス信号がHighになったとき、Lowパルスカウント２は、リセット状態になりQB出力はLowとなり、セット・リセットF/F６は、S：High、R：Lowの初期状態に戻り、Q出力はHighとなる。
【００５１】
従って、セット・リセットF/F６のQ出力がLowからHighとなるのは、直流インパルス信号が、15ms以上のLow後にHighとなったときになるわけで、つまり、直流インパルス信号の変化のうち、15ms以上Lowの続くLowパルスの立ち上がりを検出していることになる。
【００５２】
F/F５は、Highパルスカウンタ１のQ出力を５ms周期のサンプリングクロックで１ビットシフトして出力するF/Fである。
【００５３】
ダイヤルカウンタ７は、F/F３のQ出力とLowパルスカウンタ２のQA出力の反転をANDゲート４でANDされた信号をイネーブルに、セット・リセットF/F６のQ出力をクロックに、F/F５の出力Qをリセットにもつ0〜10をカウントするカウンタで、出力はカウントした0〜10を4ビットで出力する。
【００５４】
ラッチ８は、ダイヤルカウンタ７のQ0〜Q3出力の４ビットをHighパルスカウンタ１のQ出力でラッチし、４ビット出力をCPU処理部に送出するラッチ回路である。送出される４ビットデータは、図１１のごとくダイヤル数と対応している。
F/F５、ダイヤルカウンタ７、ラッチ８、ANDゲート４の動作は、図９のごとくになる。ダイヤルカウンタ７がカウントを開始するのは、ANDゲート４がHighを出力した時、つまり、直流インパルス信号のHighが100ms以上続いたときである。
【００５５】
また、カウントを終了するのは、ANDゲート４がLowを出力したとき、つまり、直流インパルス信号のLowが110ms以上続いたときである。カウントは、セット・リセットF/F６のQ出力をクロックとしているため、直流インパルス信号の15ms以上Lowの続くLowパルスの立ち上がりでカウントし、カウント値をQ0〜Q3出力に出力する。また、F/F５のQ出力がHighのときにリセットされ、Q0〜Q3出力は、すべてLowを出力する。
【００５６】
ダイヤルカウンタ７から出力されたQ0〜Q3のデータはラッチ８で、ダイヤルカウンタ７がリセットされる１ビット前にラッチされ、CPU処理部に送出される。尚、CPU処理部では、本回路の動作とは非同期にラッチ８出力を読み込んでいて、ラッチ８出力がall Low以外の時、ラッチ８をクリアするクリア信号を出力する。  このとき、CPU処理部の読み込み時間には制限があり、ダイヤルカウンタ７でダイヤルが確定して一度リセットがかかるが、この後に再度リセットがかかるまでの100ms以内に読み込まなければならない。従って、CPU処理部は100ms未満の周期でラッチ８出力を読み込んでいれば、正常なダイヤル情報を読み込めることとなる。
【００５７】
直流インパルス信号の規格からHigh領域は、プレポーズ時とダイヤルパルス送出時とミニマムポーズ時および加入者の通話中のときである。Highパルスカウンタ１のカウント値を100msとしたのは前述のオンフックとオフフックの動作で説明した通りであるが、このHighパルスカウンタ１の出力をダイヤルカウンタ７のリセットとしたのは以下の理由からである。
【００５８】
本来パルスカウンタ７のリセットは、ミニマムポーズを検出しダイヤルが終了したことを検出しリセットすればよいのだが、ミニマムポーズの規格が、10pps式で600ms以上のHigh、20pps式で450ms以上のHighとなっており、いずれのダイヤルパルス形式でも100msより長いため、Highパルスカウンタ１出力をダイヤルカウンタ７のリセットに共用使用しても、ミニマムポーズいわゆるダイヤル間の検出が可能となる。
【００５９】
また、ダイヤルパルス送出時のHigh領域は、インパルスの種類が9.2ppsでメーク率が54％の時が最大で58.7msであるため、ダイヤルパルス送出中では、ミニマムパルスが送出されなければダイヤルカウンタ７にリセットがかかることはなく、正しくダイヤル間の検出ができる。
【００６０】
直流インパルス信号の規格から、Lowパルスカウンタ２のQA出力のカウンタ値を110msにしたのは、前述のオンフックとオフフックの動作で説明した通りであるが、Lowパルスカウンタ２のQB出力のカウンタ値を15msにしたのは以下の通りである。
【００６１】
Lowパルスカウンタ２のQB出力は、前述動作説明のごとく、直流インパルス信号のLowパルスを検出するためのものである。また、直流インパルス信号のLow領域で最小領域のものは、前述直流インパルス信号の説明で説明したように、ダイヤルパルスの21.3msである。しかし、直流インパルス信号と5ms周期のサンプリングクロックは非同期の信号であるため、どのようなタイミングでLowパルスをカウントするかは全くわからない。そこで、5ms周期のサンプリングクロックに対しどのようなタイミングで直流インパルス信号が入力されても、最小値である21.3msのLowをカウントできるように、カウンタ値を21.3msよりも小さい15msとした。（図１０参照）
【００６２】
従って、本実施例のごとく5ms周期のクロックでサンプリングした場合、実際には、直流インパルス信号のLow領域が20ms以上から検出できることとなる。
【００６３】
サンプリングクロックの周期に関し、周期は5msとは限らない。先に説明した実施例では、サンプリングクロックを5msとして説明したが、このサンプリングクロックは、5ms周期に限らない。別に10msでも可能であり、21.3msのLowパルスを検出できる周期であれば問題ない。ただし、直流インパルス信号は変わらないわけであるから、サンプリングを細かくすればするほど、各カウンタのカウント数が増えカウンタの構成が大きくなり、しいては回路規模が大きくなる。例えば、100msをカウントするHighパルスカウンタ１で考えてみると、5ms周期のサンプリングクロックで行った場合は、100/5=20カウントですんだカウンタ構成が1msサンプリングクロックで行うと100/1=100カウントする必要があり、カウンタ構成が大きくなる。
【００６４】
以上、本発明のダイヤルパルス検出回路の好適実施形態例を詳述したが、本発明は斯る実施形態例のみに限定されるべきではなく、特定用途に応じて種々の変形変更が可能であること勿論である。
【００６５】
【発明の効果】
以上説明したように、本発明のダイヤルパルス検出回路によれば、次のような顕著な効果が得られる。
【００６６】
第１の効果は、両ダイヤルパルス形式を考慮したLow領域の最小値を検出できるようカウンタを設けているため、10pps式と20pps式の2種類のダイヤルパルス形式のダイヤルパルス検出を1つの回路で共用できる。
【００６７】
第２の効果は、直流インパルス信号をサンプリングクロックを使用しカウンタを構成しロジカルに検出しているため、検出部をすべてハードウェア回路によって実現でき、ソフトウェアで処理する場合に必要なROMやマイクロコンピュータ等の制御回路も必要としないため、回路規模が小さい。
【００６８】
第３の効果は、直流インパルス信号のLowパルスを検出しカウントした後、High領域をカウンタで検出し1ダイヤルの終了をもって、ダイヤル情報を処理部に送出しているため、処理部では、送出されてくる情報に対し加算処理等をせずに済み、ソフトウェアの負担を軽減できる。
【図面の簡単な説明】
【図１】本発明によるダイヤルパルス検出回路の一実施形態の構成を示すブロック図である。
【図２】電話機から送出されてくる直流インパルス信号を示す図である。
【図３】規格内のダイヤルパルスのLow領域の図であり、（ａ）がLow領域が最大となる場合のダイヤルパルス、（ｂ）Low領域が最小となる場合のダイヤルパルスをそれぞれ示す図である。
【図４】ダイヤルパルスの規格を示す図である。
【図５】図１に示す実施形態におけるHighパルスカウンタ１のタイミングチャートである。
【図６】図１に示す実施形態におけるLowパルスカウンタ２のタイミングチャートである。
【図７】図１に示す実施形態におけるF/F３およびオフフック、オンフック検出動作のタイミングチャートである。
【図８】図１に示す実施形態におけるF/F６およびLowパルス検出動作のタイミングチャートである。
【図９】ダイヤルカウント動作のタイミングチャートである。
【図１０】サンプリングクロックと直流インパルス信号のタイミングチャートである。
【図１１】ダイヤルの対応関係を示す図である。
【符号の説明】
１        Highパルスカウンタ
２        Lowパルスカウンタ
３、５    フリップフロップ回路（F/F）
４        ANDゲート
６        セット・リセットフリップフロップ回路（F/F）
７        ダイヤルカウンタ
８        ラッチ
９、１０  インバータ
【図１】
0003880230.tif 000002
【図２】
0003880230.tif 000003
【図３】
0003880230.tif 000004
【図４】
0003880230.tif 000005
【図５】
0003880230.tif 000006
【図６】
0003880230.tif 000007
【図７】
0003880230.tif 000008
【図８】
0003880230.tif 000009
【図９】
0003880230.tif 000010
【図１０】
0003880230.tif 000011
【図１１】
0003880230.tif 000012