(57)【特許請求の範囲】
【請求項１】
第１導電型のドレイン層と、
前記ドレイン層内に配置され、前記ドレイン層とＰＮ接合を形成する第２導電型のボディ領域と、
前記ボディ領域内に配置され、前記ボディ領域とＰＮ接合を形成する第１導電型のソース領域と、
前記ボディ領域の一部であって、前記ボディ領域の縁と前記ソース領域の縁との間に位置するチャネル領域と、
前記チャネル領域の表面に配置されたゲート絶縁膜と、
前記ドレイン層内の前記ボディ領域を取り囲む位置に配置され、前記ドレイン層とＰＮ接合を形成する第２導電型のリング状のリング拡散領域と、
前記ドレイン層内の前記リング拡散領域の底面と接触する位置に配置され、前記リング拡散領域とＰＮ接合を形成する第１導電型の第１の埋め込み領域と、
前記ソース拡散領域と前記リング拡散領域に電気的に接続されたソース電極膜とを有し、
前記第１の埋め込み領域は前記ドレイン層よりも高濃度にされ、前記リング拡散領域と前記ドレイン層とが形成するＰＮ接合よりも、前記リング拡散領域と前記第１の埋め込み領域とが形成するＰＮ接合の方が低耐圧にされた電界効果トランジスタ。
【請求項２】
前記ドレイン層の表面に配置されたフィールド絶縁膜と、
前記フィールド絶縁膜上に配置され、ボンディングワイヤが固定されるパッド電極膜と、
前記パッド電極膜の下方の前記ドレイン層内に配置され、前記ドレイン層とＰＮ接合を形成する第２導電型のパッド拡散領域と、
前記パッド拡散領域の底面と接触して前記パッド拡散領域とＰＮ接合を形成する第１導電型の第２の埋め込み領域とを有し、
前記第２の埋め込み領域は前記ドレイン層よりも高濃度にされ、前記パッド拡散領域と前記ドレイン層とが形成するＰＮ接合よりも、前記パッド拡散領域と前記第２の埋め込み領域とが形成するＰＮ接合の方が低耐圧にされた請求項１記載の電界効果トランジスタ。
【請求項３】
前記パッド拡散領域は、前記リング拡散領域の外側に配置された請求項２記載の電界効果トランジスタ。
【請求項４】
前記ドレイン層内の前記パッド拡散領域を取り囲む位置に配置され、前記ドレイン層とＰＮ接合を形成し、前記リング拡散領域に電気的に接続されたリング状の小リング拡散領域とを有する請求項３記載の電界効果トランジスタ。
【請求項５】
前記ドレイン層の裏面側に配置された第１導電型の半導体基板と、
前記半導体基板の前記ドレイン層とは反対側の面に配置され、前記半導体基板とオーミック接続されたドレイン電極とを有する請求項１乃至４のいずれか１項記載の電界効果トランジスタ。
【請求項６】
前記ドレイン層の裏面側に配置された第２導電型のコレクタ層と、
前記コレクタ層の前記ドレイン層とは反対側の面に配置され、前記コレクタ層とオーミック接続されたコレクタ電極とを有する請求項１乃至４のいずれか１項記載の電界効果トランジスタ。
【請求項７】
前記ドレイン層の裏面側に配置され、前記ドレイン層とショットキー接合を形成するショットキー電極を有する請求項１乃至４のいずれか１項記載の電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電界効果トランジスタに関し、特に、高耐圧低抵抗の電界効果トランジスタに関する。
【０００２】
【従来の技術】
従来より、電流を基板の厚み方向に流す電界効果トランジスタが電力制御素子として用いられている。
【０００３】
図４６を参照し、符号１０５は、従来型の電界効果トランジスタの一例であり、シリコン単結晶基板１１１を有している。単結晶基板１１１の表面に、エピタキシャル成長によって形成されたドレイン層１１２が配置されている。
【０００４】
シリコン単結晶基板１１１内には、Ｎ型の不純物が高濃度にドープされており、その裏面には、ドレイン電極膜１４８が形成されている。また、ドレイン層１１２内には、Ｎ型の不純物が低濃度にドープされており、その表面近傍には、Ｐ型のベース領域１５４が形成されている。
ベース領域１５４内には、更に、その表面からＮ型の不純物が拡散され、ソース領域１６１が形成されている。
【０００５】
符号１１０は、ソース領域１６１の縁部分とベース領域１５４の縁部分との間に位置するチャネル領域である。このチャネル領域１１０の上部には、ゲート絶縁膜１２６とゲート電極膜１２７とがこの順序で配置されている。
ゲート電極膜１２７の表面及び側面には、層間絶縁膜１４１が形成されており、その表面には、ソース電極膜１４４が配置されている。
【０００６】
上記のようなベース領域１５４は、ドレイン領域１１２表面近傍に島状に配置されており、１個のベース領域１５４と、そのベース領域１５４内に配置されたソース領域１６１及びチャネル領域１１０とで、１個のセル１０１が形成されている。
【０００７】
図４７は、ドレイン領域１１２の表面を示す平面図であり、矩形形状のセル１０１が複数個行列状に配置されている。
この電界効果トランジスタ１０５を使用する場合、ソース電極膜１４４を接地電位に置き、ドレイン電極膜１４８に正電圧を印加し、ゲート電極膜１２７にスレッショルド電圧以上のゲート電圧(正電圧)を印加すると、Ｐ型のチャネル領域１１０表面にＮ型の反転層が形成され、ソース領域１６１と導電領域１１１とがその反転層によって接続され、電界効果トランジスタ１０５は導通する。
その状態からゲート電極膜１２７にスレッショルド電圧以下の電圧(例えば接地電位)を印加すると、反転層は消滅し、電界効果トランジスタ１０５は遮断する。
【０００８】
上記のような構造の電界効果トランジスタ１０５では、ドレイン電極膜１４８に印加した電圧を上げると、ベース領域１５４とドレイン領域１１２のＰＮ接合界面でアバランシェブレークダウンが起こる。この場合、電流は、一個の素子の周辺部分に配置されたセル１０１の側部に流れ、面積が小さい部分に電流が集中しやすくなるので素子が破壊しやすくなってしまうという問題が生じていた。
【０００９】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高耐圧低抵抗の電界効果トランジスタを提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、第１導電型のドレイン層と、前記ドレイン層内に配置され、前記ドレイン層とＰＮ接合を形成する第２導電型のボディ領域と、前記ボディ領域内に配置され、前記ボディ領域とＰＮ接合を形成する第１導電型のソース領域と、前記ボディ領域の一部であって、前記ボディ領域の縁と前記ソース領域の縁との間に位置するチャネル領域と、前記チャネル領域の表面に配置されたゲート絶縁膜と、前記ドレイン層内の前記ボディ領域を取り囲む位置に配置され、前記ドレイン層とＰＮ接合を形成する第２導電型のリング状のリング拡散領域と、前記ドレイン層内の前記リング拡散領域の底面と接触する位置に配置され、前記リング拡散領域とＰＮ接合を形成する第１導電型の第１の埋め込み領域と、前記ソース拡散領域と前記リング拡散領域に電気的に接続されたソース電極膜とを有し、前記第１の埋め込み領域は前記ドレイン層よりも高濃度にされ、前記リング拡散領域と前記ドレイン層とが形成するＰＮ接合よりも、前記リング拡散領域と前記第１の埋め込み領域とが形成するＰＮ接合の方が低耐圧にされた電界効果トランジスタである。
請求項２記載の発明は、請求項１記載の電界効果トランジスタであって、前記ドレイン層の表面に配置されたフィールド絶縁膜と、前記フィールド絶縁膜上に配置され、ボンディングワイヤが固定されるパッド電極膜と、前記パッド電極膜の下方の前記ドレイン層内に配置され、前記ドレイン層とＰＮ接合を形成する第２導電型のパッド拡散領域と、前記パッド拡散領域の底面と接触して前記パッド拡散領域とＰＮ接合を形成する第１導電型の第２の埋め込み領域とを有し、前記第２の埋め込み領域は前記ドレイン層よりも高濃度にされ、前記パッド拡散領域と前記ドレイン層とが形成するＰＮ接合よりも、前記パッド拡散領域と前記第２の埋め込み領域とが形成するＰＮ接合の方が低耐圧にされた電界効果トランジスタである。
請求項３記載の発明は、請求項２記載の電界効果トランジスタであって、前記パッド拡散領域は、前記リング拡散領域の外側に配置された電界効果トランジスタである。
請求項４記載の発明は、請求項３記載の電界効果トランジスタであって、前記ドレイン層内の前記パッド拡散領域を取り囲む位置に配置され、前記ドレイン層とＰＮ接合を形成し、前記リング拡散領域に電気的に接続されたリング状の小リング拡散領域とを有する電界効果トランジスタである。
請求項５記載の発明は、請求項１乃至４のいずれか１項記載の電界効果トランジスタであって、前記ドレイン層の裏面側に配置された第１導電型の半導体基板と、前記半導体基板の前記ドレイン層とは反対側の面に配置され、前記半導体基板とオーミック接続されたドレイン電極とを有する電界効果トランジスタである。
請求項６記載の発明は、請求項１乃至４のいずれか１項記載の電界効果トランジスタであって、前記ドレイン層の裏面側に配置された第２導電型のコレクタ層と、前記コレクタ層の前記ドレイン層とは反対側の面に配置され、前記コレクタ層とオーミック接続されたコレクタ電極とを有する電界効果トランジスタである。
請求項７記載の発明は、請求項１乃至４のいずれか１項記載の電界効果トランジスタであって、前記ドレイン層の裏面側に配置され、前記ドレイン層とショットキー接合を形成するショットキー電極を有する電界効果トランジスタである。
【００１１】
本発明の電界効果トランジスタは、第１導電型の埋め込み領域を有しており、埋め込み領域は、ボンディングワイヤが固定されるパッド電極膜の下方の第２導電型のパッド拡散領域の底面よりも深い位置のドレイン層内部に位置し、パッド拡散領域の底面と接している。このため、埋め込み領域とパッド拡散領域との間にはＰＮ接合が形成される。
【００１２】
パッド拡散領域近傍の、平面形状がリング状で第２導電型のリング拡散領域が設けられ、そのリング拡散領域の底部に、第１導電型の埋め込み領域が配置された場合には、パッド拡散領域と同様、リング拡散領域と埋め込み領域との間にＰＮ接合が形成される。
【００１３】
このような構成の電界効果トランジスタに高電圧が印加されると、ソース電極膜と接続されたリング拡散領域と埋め込み領域との間のＰＮ接合に高電圧が印加され、リング拡散領域と埋め込み領域との間でアバランシェブレークダウンが生じ、この間のＰＮ接合に電流が流れる。
【００１４】
このように埋め込み領域とリング拡散領域とで形成されるＰＮ接合の面積を大きくすると、そのＰＮ接合にアバランシェブレークダウンが生じて電流が流れても、その電流は大面積のＰＮ接合全体に広がるので、電流は一箇所に集中しにくくなり、電流集中が原因となる素子破壊は生じにくくなる。従って、ベース領域の周辺でアバランシェブレークダウンすることで電流集中が生じやすく、破壊しがちであった従来素子に比して、素子破壊が生じにくくなる。
【００１５】
なお、本発明において、セルのボディ領域の底部に、ボディ領域とともにＰＮ接合を構成する高濃度の埋め込み領域が設けられた場合には、このボディ領域と埋め込み領域の間のＰＮ接合においてもアバランシェブレークダウンが生じ、ボディ領域と埋め込み領域の間のＰＮ接合と、埋め込み領域とリング拡散領域の間のＰＮ接合との両方に電流が流れる。
【００１６】
この場合、埋め込み領域とパッド拡散領域の間のＰＮ接合の面積を、セル内のボディ領域と埋め込み領域の間のＰＮ接合の面積より大きくすると、アバランシェブレークダウンにより流れる電流は、その大部分が、埋め込み領域とパッド拡散領域の間のＰＮ接合に流れるので、セル内のＰＮ接合に流れる電流を小さくすることができる。従って、セルに集中的に大電流が流れて素子が破壊することもない。
【００１７】
なお、パッド拡散領域は、他の拡散層との配置関係により、その周囲の電界分布に影響を与え、その結果耐圧が低下してしまう場合がある。例えば、パッド拡散領域を避けるためにリング拡散領域が素子の内側に入り込んでいると、リング拡散領域とその外側に配置されたガードリング領域との距離が一定でなくなるため、リング拡散領域とその外側に配置されたガードリング領域との間の電界分布が不均一になり、耐圧が低下してしまう。
【００１８】
そこで、本発明において、リング拡散領域に接続され、第２導電型の不純物が拡散されて成る矩形リング状の小リング拡散領域を形成し、小リング拡散領域で囲まれた領域内に、パッド拡散領域を配置し、その小リング拡散領域での底面に沿って配置され、平面形状がリング状になるように第１導電型の不純物が拡散されて成る小リング埋め込み領域を配置してもよい。
【００１９】
このように構成すると、小リング拡散領域はリング拡散領域に囲まれ、その存在が周囲の電界分布にほとんど影響を及ぼさないため、その影響により素子の耐圧が低下しない。例えば、上述したようにパッド拡散領域を避けるためにリング拡散領域が素子の内側に入り込んでいた場合でも、内側に入り込んだ部分を接続して、パッド拡散領域を囲う小リング拡散領域を形成し、リング拡散領域及び小リング拡散領域の外縁部分と、その外側に配置されたガードリング領域との距離が一定になるようにすると、互いに電位が等しいリング拡散領域及び小リング拡散領域の外縁部分と、ガードリング領域との間の電界分布が均一になるので、素子の耐圧は低下しない。
【００２０】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
以下では、本発明の一実施形態に係る電界効果トランジスタであるＭＯＳＦＥＴの製造方法について説明する。以下では、第１導電型不純物をＮ型不純物とし、第２導電型不純物をＰ型不純物としている。
【００２１】
まず、シリコンからなるＮ+型の基板本体と、その表面に形成されたＮ-型のエピタキシャル層とを備えた基板を用意する。その基板には、後述する複数の素子が形成できるようになっている。これら複数の素子のうち、一個の素子の製造工程を説明する断面図を図１(ａ)乃至図３７(ａ)及び図１(ｂ)乃至図３７(ｂ)に示す。なお、図１(ａ)乃至図３７(ａ)は、後述するパッド領域における断面図を示し、図１(ｂ)乃至図３７(ｂ)は、後述するセル領域及び周辺領域における断面図を示している。また、図１(ａ)、(ｂ)中符号１０は基板を示し、符号１１は基板本体を示し、符号１２はエピタキシャル層を示している。
【００２２】
次に、基板１０を熱酸化処理すると、図２(ａ)、(ｂ)に示すように、エピタキシャル層１２の表面にシリコン酸化膜からなる熱酸化膜１３が形成される。
【００２３】
次いで、熱酸化膜１３表面にレジスト液を塗布してレジスト膜を形成した後、パターニングする。図３(ａ)、(ｂ)の符号６１にパターニングされたレジスト膜を示す。
【００２４】
図３(ａ)、(ｂ)の状態における素子の平面図を図３８に示す。図３(ａ)は図３８のＡ−Ａ線断面図を示し、図３(ｂ)は図３８のＢ−Ｂ線断面図を示している。
図３８にその平面形状を示すように、パターニングされたレジスト膜６１は開口５１を複数有しており、各開口５１は四角リング状に形成され、互いが同心状に配置されている。ここでは四本の開口５１が形成されている。このうち最外周の開口５１は、その外縁部が一個の素子を画定する縁の近傍に位置するように配置され、最内周の開口５１は、一個の素子の中央部分を取り囲むように配置されている。
【００２５】
次いで、そのレジスト膜６１をマスクにして、レジスト膜６１の開口５１の底面に露出する熱酸化膜１３をエッチングし、レジスト膜６１を除去する。その状態を図４(ａ)、(ｂ)に示す。図中符号５２は、熱酸化膜１３のエッチングにより形成された熱酸化膜１３の開口を示しており、開口５２の底部からはエピタキシャル層１２が露出している。
【００２６】
次に、ボロン(Ｂ)等のＰ型不純物を熱酸化膜１３の表面に照射すると、熱酸化膜１３の開口５２の底面にＰ型不純物が打ち込まれ、図５(ａ)、(ｂ)に示すように開口５２の底部にＰ型の高濃度層１４が形成される。
【００２７】
次いで、基板１０を熱処理すると、図６(ａ)、(ｂ)に示すように、Ｐ型の高濃度層１４が拡散して、Ｐ型の拡散領域からなる四本の四角リング状のガードリング領域１５が形成されるとともに、ガードリング領域１５表面が熱酸化膜で覆われる。これらのガードリング領域１５の平面形状は、上述した、レジスト膜６１の開口５１と同じにされている。
【００２８】
次に、図７(ａ)、(ｂ)に示すように、パターニングしたレジスト膜６６を熱酸化膜１３表面に形成する。このレジスト膜６６は、ガードリング領域１５上に配置されており、ガードリング領域１５を被覆している。
【００２９】
このレジスト膜６６をマスクにして、熱酸化膜１３をエッチングすると、ガードリング領域１５上の熱酸化膜１３はレジスト膜６６により被覆されており、エッチングされない。他方、ガードリング領域１５が形成されていない他の領域では、熱酸化膜１３が除去され、エピタキシャル層１２の表面が露出する。その後レジスト膜６６を除去する。その状態を図８(ａ)、(ｂ)に示す。
【００３０】
次いで、基板１０を熱酸化処理すると、図９(ａ)、(ｂ)に示すように露出したエピタキシャル層１２の表面に、シリコン酸化膜からなる熱酸化膜１６が形成される。
【００３１】
次に、図１０(ａ)、(ｂ)に示すように、熱酸化膜１６、１３の表面にレジスト膜を形成し、パターニングして、レジスト膜に溝と、後述する開口とを形成する。レジスト膜の平面形状を図３９に示す。なお、図１０(ａ)、(ｂ)は図３９のＣ−Ｃ線断面図、Ｄ−Ｄ線断面図にそれぞれ対応している。
【００３２】
この溝は、四角リング状に形成された幅が一定の溝であり、その外側端部が、最も内側に配置されたガードリング領域１５の内側端部よりも一定距離だけ内側に位置しており、溝の一部は内側に入り込んでいる。その溝を図１０(ａ)、図３９の符号２５１に示す。
【００３３】
この溝２５１により、レジスト膜は二個に分離される。このうち溝２５１より内側に位置するレジスト膜(以下で内側レジスト膜と称する。)を符号６２に示し、外側に位置するレジスト膜(以下で外側レジスト膜と称する。)を符号２６２に示す。
【００３４】
内側レジスト膜６２は、その外側端部が溝２５１の内側端部と一致している。他方、外側レジスト膜２６２は、その内側端部が溝２５１の外側端部と一致し、外側端部が、一個の素子を画定する縁より内側に位置しており、その結果、一個の素子を画定する縁と、外側レジスト膜２６２の外縁部との間では、熱酸化膜１３の表面が露出している。
【００３５】
外側レジスト膜２６２は、内側に膨出した部分の一部に矩形の開口２５２を有している。なお、溝２５１と開口２５２とは、図１０(ａ)、(ｂ)ではほぼ同じ大きさになっているが、実際には、開口２５２の方が大きい。
【００３６】
他方、内側のレジスト膜６２は、その内部に櫛状の開口５３を有している。この開口５３は、それぞれ細長に形成された二本の幹状開口部７３1、７３2と、一本の接続開口部７５と複数本の枝状開口部７４とを有している。
【００３７】
二本の幹状開口部７３1、７３2には、複数の枝状開口部７４の端部が接続されている。接続開口部７５と各枝状開口部７４とは、幹状開口部７３1、７３2に対して垂直になっている。かかる開口５３の底部には熱酸化膜１６の表面が露出している。
【００３８】
次いで、かかる内側レジスト膜６２と外側レジスト膜２６２をマスクにして、熱酸化膜１６、１３をエッチングする。
すると、図１１(ａ)に示すように、溝２５１が形成された箇所の熱酸化膜１６が除去されて四角リング状の溝２５１と同じ位置に四角リング状の溝２５３が形成されるとともに、外側レジスト膜２６２の矩形の開口２５２が形成された箇所の熱酸化膜１６が除去されて開口２５２と同じ位置に矩形の開口２５４が形成される。
【００３９】
以下で溝２５３の外側端部よりも外側の領域を周辺領域７２とし、溝２５１の内側端部よりも内側の領域をセル領域７１とする。また、上述したように溝２５１の一部は内側に入り込んでいるので、外側レジスト膜２６２の一部は内側に膨出している。この膨出した部分を、以下でパッド領域７７とする。
【００４０】
セル領域７１では、図１１(ｂ)に示すように、内側レジスト膜６２の櫛状の開口５３と同じパターンの開口５４が形成され、周辺領域７２では、一個の素子を画定する縁付近の部分の熱酸化膜１３が除去される。
【００４１】
これらの櫛状の開口５４と、矩形の開口２５４と、四角リング状の溝２５３との各底部と、一個の素子を画定する縁付近の部分には、ともにエピタキシャル層１２が露出している。
【００４２】
次いで、レジスト膜６２、２６２を除去し、熱酸化膜１６、１３をマスクにして、Ｎ型不純物を素子形成面に照射する。ここではＮ型不純物としてリンを用いており、ドーズ量を２×１０13cm-2としている。
【００４３】
すると、そのＮ型不純物は、櫛状の開口５４と、矩形の開口２５４と、四角リング状の溝２５３との各底部と、一個の素子を画定する縁付近の部分で露出するエピタキシャル層１２の内部にそれぞれ打ち込まれ、図１２(ａ)、(ｂ)に示すように、櫛状の開口５４と、矩形の開口２５４と、四角リング状の溝２５３との各底部に、それぞれＮ型不純物からなる櫛状の第１の注入領域１８と、矩形の第１の注入領域２６４と、四角リング状の第１の注入領域２６３とが形成される。
【００４４】
次に、基板１０を熱処理する。ここでは、温度１１００℃で、２００分間熱処理している。すると、図１３(ａ)、(ｂ)に示すように、各第１の注入領域２６３、２６４、１８の不純物がそれぞれ拡散し、矩形の第１の注入領域２６４、四角リング状の第１の注入領域２６３、櫛状の第１の注入領域１８の形成された部分に、それぞれ矩形の低抵抗領域２２１、四角リング状の低抵抗領域２２０、櫛状の低抵抗領域２０が形成されるとともに、熱酸化膜が形成され、これらの低抵抗領域２２１、２２０、２０がともに熱酸化膜で被覆される。
【００４５】
その後、図１４(ａ)、(ｂ)に示すようにパターニングされたレジスト膜６７を熱酸化膜１６、１３の表面に形成する。
レジスト膜６７の平面形状を図４０に示す。図１４(ａ)、(ｂ)は、それぞれ図４０のＥ−Ｅ線断面図とＦ−Ｆ線断面図に対応している。このレジスト膜６７は開口５９を有している。開口５９は、セル領域７１の内部に位置し、その外側端部が、四角リング状の低抵抗層２２０の内側端部より一定距離だけ内側に位置するように配置されている。
【００４６】
このレジスト膜６７をマスクにして、熱酸化膜１６をエッチングすると、開口５９の底面と溝４３の底面とにそれぞれ位置する熱酸化膜１６、１３が除去され、周辺領域７２では最外周導電領域５の表面が露出し、セル領域７１では、エピタキシャル層１２及び櫛状の低抵抗領域２０が露出する。その後レジスト膜６７を除去する。レジスト膜６７が除去された状態の断面図を図１５(ａ)、(ｂ)に示す。
【００４７】
次いで、Ｎ型不純物を素子形成面に照射する。ここではＮ型不純物としてリンを用いており、ドーズ量を２×１０12cm-2としている。図１６(ａ)、(ｂ)に示すようにパッド領域７７、周辺領域７２のガードリング領域１５はそれぞれ厚い熱酸化膜１６、１３で被覆されているので、照射されたＮ型不純物は注入されない。他方、セル領域７１では、露出した櫛状の低抵抗領域２０とエピタキシャル層１２の内部にＮ型不純物が注入され、櫛状の低抵抗領域２０とその周辺の領域のエピタキシャル層１２に、Ｎ型不純物が注入されて成る櫛状の第２の注入領域２３が形成される。
【００４８】
次に、熱酸化膜を形成しない条件で基板１０を熱処理する。ここでは、窒素雰囲気中温度１１００℃の条件で５００分間熱処理している。すると、第２の注入領域２３中に含まれる不純物がエピタキシャル層１２及び櫛状の低抵抗領域２０に拡散する。
【００４９】
ところで、第２の注入領域２３中に含まれる不純物はＮ型であり、エピタキシャル層１２及び櫛状の低抵抗領域２０もＮ型であるから、拡散される不純物と拡散される対象物の不純物とは同じ導電型である。また、櫛状の低抵抗領域２０が形成される際でも、櫛状の第１の注入領域１８から拡散される不純物はＮ型であり、エピタキシャル層１２もＮ型であるから、この場合にも拡散される不純物と拡散される対象物の不純物とは同じ導電型になっている。
【００５０】
これらの場合には、拡散された不純物によって形成された拡散領域と、拡散される対象物との間にはＰＮ接合が形成されないので、拡散される不純物と拡散領域とが同じ導電型である場合は、その拡散深さを本来規定することができない。
そこでこの場合、拡散領域の不純物濃度が、拡散される対象物の不純物濃度の二倍となる深さの位置を、拡散領域の拡散深さとして規定するものとする。
【００５１】
このとき、第２の注入領域２３が拡散されると、図１７(ｂ)に示すように櫛状の低抵抗領域２０上には第１の高濃度領域２４が形成され、エピタキシャル層１２の表面側には第２の高濃度領域２５が形成される。
【００５２】
櫛状の低抵抗領域２０の不純物濃度がエピタキシャル層１２の二倍の不純物濃度になる位置で、櫛状の低抵抗領域２０の拡散深さが規定されるものとすると、その拡散深さは、エピタキシャル層１２の表面から、エピタキシャル層１２と基板本体１１との境界面までの深さよりも浅く、低抵抗領域２０の底面はエピタキシャル層１２の底面より上方に位置している。
【００５３】
また、第２の高濃度領域２５の不純物濃度がエピタキシャル層１２の二倍の不純物濃度になる位置で、第２の高濃度領域２５の拡散深さが規定されるものとすると、その拡散深さは低抵抗領域２０の拡散深さよりも浅くなっており、第２の高濃度領域２５の底面は低抵抗領域２０の底面よりも上方に位置している。
【００５４】
第１の高濃度領域２４の拡散深さが、第２の高濃度領域２５の拡散深さと同じ深さであるものとすると、第１の高濃度領域２４は、既にＮ型不純物が拡散された櫛状の低抵抗領域２０内に、第２の注入領域２３から更にＮ型不純物が拡散されることで構成されるので、第１の高濃度領域２４の不純物濃度は、第２の高濃度領域２５よりも高濃度になっている。
【００５５】
次いで、基板１０を熱酸化処理すると、図１８(ａ)、(ｂ)に示すように、第１、第２の高濃度領域２４、２５の表面に熱酸化膜からなるゲート絶縁膜２７が形成されるとともに、パッド領域７７と周辺領域７２にそれぞれ配置された熱酸化膜１６、１３の膜厚がともに厚くなる。
【００５６】
次に、ＣＶＤ法により、不純物が予めドープされたポリシリコンを堆積させる。すると、図１９(ａ)、(ｂ)に示すように、セル領域７１のゲート絶縁膜２７と、周辺領域７２と、パッド領域７７にそれぞれ配置された熱酸化膜１３、１６との表面に、ゲート電極膜２８が形成される。
【００５７】
次いで、ゲート電極膜２８の表面にレジスト膜を形成した後、パターニングして、レジスト膜に溝と、後述する開口とを形成する。この状態のレジスト膜の平面形状を図４１に示す。図２０(ａ)、(ｂ)は図４１のＧ−Ｇ線断面図、Ｈ−Ｈ線断面図にそれぞれ対応している。
【００５８】
この溝は、四角リング状に形成された幅が一定の溝であり、その外側端部が、上述した四角リング状の低抵抗層２２１の外側端部より一定距離だけ外側に位置するように配置されている。その溝を図２０(ａ)、図４１の符号２５５に示す。
【００５９】
この溝２５５により、レジスト膜は二個に分離される。このうち溝２５５より内側に位置する内側レジスト膜を符号６３に示し、外側に位置する外側レジスト膜を符号２６３に示す。
【００６０】
外側レジスト膜２６３は、その内側端部が溝２５５の外側端部と一致し、内側レジスト膜６３は、その外側端部が溝２５５の内側端部と一致しており、ガードリング領域１５を含む周辺領域７２と、外側レジスト膜２６３の外縁部との間では、ゲート電極膜２８の表面が露出している。外側レジスト膜２６３は、その一部が内側に膨出しており、その膨出した部分の一部に矩形の開口２５６が設けられ、開口２５６の表面からもゲート電極膜２８の表面が露出している。
【００６１】
他方、内側レジスト膜６３は、開口５５を有している。この開口５５は、平面形状が上述した第１の高濃度領域２４と同じく櫛状であって、その端部が、櫛状の第１の高濃度領域２４の外縁部よりも一定距離だけ外側に位置するように配置されている。そして、この櫛状の開口５５の底部にも、ともにゲート電極膜２８が露出している。
【００６２】
かかるレジスト膜６３、２６３をマスクにして、ゲート電極膜２８をエッチングすると、図２１(ａ)、(ｂ)に示すように、矩形の開口２５６と、櫛状の開口５５と四角リング状の溝２５５の底部のゲート電極膜２８が除去されてゲート絶縁膜２７と熱酸化膜１６が露出する。次いでレジスト膜６３、２６３を剥離した後に、ゲート電極膜２８をマスクにしてゲート絶縁膜２７をエッチングすると、矩形の開口２５６と、櫛状の開口５５と四角リング状の溝２５５の底部で露出するゲート絶縁膜２７と熱酸化膜１６が除去される。
【００６３】
次いで、ゲート電極膜２８及びゲート絶縁膜２７をマスクにしてＰ型不純物を素子形成面に照射する。ここではＰ型不純物としてボロンを用いており、ドーズ量を２×１０13cm-2としている。図２２(ａ)、(ｂ)に示すように、セル領域７１では、照射されたＰ型不純物は、矩形の開口２５６、櫛状の開口５５と四角リング状の溝２５５の底部に露出する第１の高濃度領域２４と、その周囲の第２の高濃度領域２５とに注入され、第１、第２の高濃度領域２４、２５の両方の表面側に、Ｐ型不純物からなる櫛状の第３の注入領域３１が形成される。またパッド領域７７では、矩形の開口２５６と溝２５５の底部に露出する第１の高濃度領域２２０、２２１と、その周囲のエピタキシャル層１２とに注入され、矩形の開口２５６と四角リング状の溝２５５の底部にそれぞれＰ型不純物からなり、平面形状がそれぞれ四角リング状、矩形の第３の注入領域２３１1、２３１2が形成される。
他方、周辺領域７２は、厚い熱酸化膜１３で被覆されているので、最外周導電領域５と、ガードリング領域１５にはＰ型不純物は注入されない。
【００６４】
次いで、熱酸化膜が形成されない条件で基板１０を熱処理する。ここでは、１１３５℃の温度で、４００分間熱処理している。すると、各第３の注入領域３１、２３１1、２３１2のＰ型不純物がそれぞれ拡散し、図２３(ａ)、(ｂ)に示すように、セル領域７１では櫛状の第３の注入領域３１の位置に、櫛状のボディ領域３２が形成され、他方、パッド領域７７では、四角リング状、矩形の第３の注入領域２３１1、２３１2の位置に、それぞれ四角リング状のリング拡散領域２３２1と、矩形状のパッド拡散領域２３２2が形成される。
【００６５】
このうち、セル領域７１の第３の注入領域３１中のＰ型不純物は、第１、第２の高濃度領域２４、２５の両方に拡散するが、第２の高濃度領域２５におけるボディ領域３２の拡散深さは、第２の高濃度領域２５の拡散深さよりも浅くなっている。また、第１の高濃度領域２４のＮ型不純物濃度は、第２の高濃度領域２５のＮ型不純物濃度よりも大きいので、ボディ領域３２では、第１の高濃度領域２４における拡散深さが第２の高濃度領域２５における拡散深さよりも浅くなる。
【００６６】
このため第１の高濃度領域２４では、Ｐ型不純物が拡散されてボディ領域３２が形成されても、そのボディ領域３２の下方には、第１の高濃度領域が残っている。ボディ領域３２の縁部分は横方向拡散により、ゲート絶縁膜２７の下方位置まで潜り込んでいる。このボディ領域３２は、平面形状が上述したレジスト膜６３の開口５５と同じく櫛状にされ、一個の素子に一個だけ配置されている。このためボディ領域３２が一個の素子内部で占める面積は大きくなっている。
【００６７】
図２３(ｂ)中、符号２２は、第１の高濃度領域２４のうち残った部分である埋め込み領域を示しており、この埋め込み領域２２は、その縁がボディ領域３２の縁よりも内側に位置し、ボディ領域３２の下に埋め込まれた状態になっている。
かかる埋め込み領域２２は、平面形状が櫛状のボディ領域３２の底部に沿って配置され、平面形状がボディ領域３２と同様に櫛状にされている。
【００６８】
他方、四角リング状のリング拡散領域２３２1と、矩形状のパッド拡散領域２３２2の下方にも、第１の高濃度領域が残る。符号２２２、２２３はそれぞれ第１の高濃度領域２０のうち残った部分である埋め込み領域を示しており、これらの埋め込み領域２２２、２２３は、その縁がリング拡散領域２３２1と、パッド拡散領域２３２2の縁よりも内側に位置し、それぞれリング拡散領域２３２1と、パッド拡散領域２３２2の下に埋め込まれた状態になっている。
【００６９】
かかる埋め込み領域２２２、２２３は、それぞれリング拡散領域２３２1と、パッド拡散領域２３２2の底部に沿って配置されており、平面形状が、それぞれ矩形状、四角リング状のリング拡散領域２３２1、パッド拡散領域２３２2と同じになっている。
【００７０】
この状態では、ボディ領域３２と、リング拡散領域２３２1と、パッド拡散領域２３２2の表面が露出しており、図２４(ａ)、(ｂ)に示すように、露出したボディ領域３２とリング拡散領域２３２1と、パッド拡散領域２３２2の表面に、パターニングされたレジスト膜６４、２６４をそれぞれ形成する。レジスト膜６４、２６４の平面形状を図４２に示す。図２４(ａ)、(ｂ)は、図４２のＫ−Ｋ線断面図とＬ−Ｌ線断面図にそれぞれ相当している。
【００７１】
これらのレジスト膜６４、２６４のうち、ボディ領域３２表面に配置されたレジスト膜６４は、その平面図を図４２に示すように、平面形状がボディ領域３２と同様に櫛状であって、その外縁部がボディ領域３２の外縁部よりも一定距離だけ内側に位置するように配置されている。
【００７２】
櫛状のレジスト膜６４の外縁部と、ゲート電極膜２８の内側端部との間には、間隙５７が形成されている。この間隙５７は、平面形状がリング状であって、外側の周縁部がゲート電極膜２８の縁部分と一致し、内側の周縁部がレジスト膜６４の縁と一致している。セル領域７１では間隙５７の底面にボディ領域３２が露出している。これに対し、パッド拡散領域２３２2に配置されたレジスト膜２６４は、熱酸化膜１３と最外周導電領域５との上に配置されており、熱酸化膜１３と最外周導電領域５とを被覆している。
【００７３】
次に、各レジスト膜６４、２６４をマスクにして、素子形成面にＮ型不純物を照射すると、図２５(ａ)、(ｂ)に示すように、セル領域７１ではＮ型不純物が、間隙５７の底面に露出するボディ領域３２の表面側に注入され、Ｎ型の不純物注入領域３５が形成される。ここではＮ型不純物としてＡｓを用いて、ドーズ量を５×１０15cm-2としている。
【００７４】
次に、各レジスト膜６４、２６４を除去した後、熱酸化膜が形成されない条件下で基板１０を熱処理する。ここでは、窒素雰囲気中で温度１０００℃の条件で１０分間熱処理している。すると、不純物注入領域３５のＮ型不純物が拡散し、図２６(ａ)、(ｂ)に示すように、Ｎ型のソース領域３６がボディ領域３２の表面側に形成される。
【００７５】
ボディ領域３２とソース領域３６は、上述したように横方向拡散により、それぞれの縁がゲート絶縁膜２７の下方位置まで潜り込んでいる。ボディ領域３２の横方向拡散量は、ソース領域３６の横方向拡散量に比して大きく、ソース領域３６の縁がボディ領域３２の縁からはみ出すことはないので、ソース領域３６の縁とボディ領域３２の縁との間にはボディ領域３２が残っている。符号８０は、このソース領域３６の縁とボディ領域３２の縁との間に位置するボディ領域であるチャネル領域を示している。チャネル領域８０はゲート絶縁膜２７の下方位置まで潜り込んでおり、チャネル領域８０の上方には、ゲート絶縁膜２７及びゲート電極膜２８が配置されている。
次いで、図２７(ａ)、(ｂ)に示すように、ゲート電極膜２８と、ソース領域３６と、ボディ領域３２と、リング拡散領域２３２1と、パッド拡散領域２３２2のの表面にＣＶＤ法で絶縁膜３８を成膜する。ここでは、絶縁膜３８としてシリコン酸化膜を成膜している。
【００７６】
次に、図２８(ａ)、(ｂ)に示すように、絶縁膜３８の表面にパターニングされたレジスト膜６５を形成する。このレジスト膜６５は、セル領域７１とパッド領域７７にそれぞれ開口５８、２５８を有している。
【００７７】
このうちセル領域７１に配置された開口５８は、ソース領域３６と、その内側に位置するボディ領域３２の表面の上に設けられている。また、パッド領域７７に配置された開口２５８は、リング拡散領域２３２1の上に設けられており、開口５８、２５８の底部には、それぞれ絶縁膜３８が露出している。
【００７８】
次いで、かかるレジスト膜６５をマスクにして絶縁膜３８をエッチングすると、図２９(ａ)、(ｂ)に示すように、開口５８、２５８の底面に露出する絶縁膜３８が除去され、開口５８の底面にソース領域３６とボディ領域３２とが露出し、開口２５８の底面には、リング拡散領域２３２1が露出する。
次に、レジスト膜６５を除去し、図３０(ａ)、(ｂ)に示すように素子形成面の全面に金属膜４６を形成する。
【００７９】
次いで、図３１(ａ)、(ｂ)に示すように金属膜４６上に、パターニングされたレジスト膜６６を形成する。このレジスト膜６６は、周辺領域７２と、パッド領域７７にそれぞれ開口２５９、２６０を有している。このうち周辺領域７２の開口２６０は、最外周導電領域５が形成されていない領域に配置されており、パッド領域７７の開口２５９は、リング拡散領域２３２1と、パッド拡散領域２３２2の間の領域に配置されている。
【００８０】
このレジスト膜６６をマスクにして、金属膜４６をエッチングすると、開口２５９、２６０の底部の金属膜４６が除去され、図３２(ａ)、(ｂ)に示すように、パッド領域７７で金属膜４６がソース電極膜４５ａとゲート電極膜４５ｂとの二個に分離され、他方、周辺領域７２では、最外周導電領域５上に、ソース電極膜４５ａ及びゲート電極膜４５ｂと分離された最外周導電膜９８が形成される。
【００８１】
次いで、図３３(ａ)、(ｂ)に示すようにレジスト膜６６を剥離した後、図３４(ａ)、(ｂ)に示すように、ソース電極膜４５ａと、ゲート電極膜４５ｂと、最外周導電膜９８との表面に、ＣＶＤ法によりシリコン酸化膜からなる保護膜９９を成膜する。
【００８２】
次いで、図３５(ａ)、(ｂ)に示すように、保護膜９９の表面に、パターニングされたレジスト膜６７を形成する。このレジスト膜６７は、矩形の開口６８1、６８2を有しており、これらの開口６８1、６８2は、ソース電極膜４５ａ及びゲート電極膜４５ｂの上にそれぞれ配置されている。
【００８３】
このレジスト膜６７をマスクにして、保護膜９９をエッチングすると、開口６８の底部の保護膜９９が除去され、開口６８1、６８2の底部に、それぞれソース電極膜４５ａ及びゲート電極膜４５ｂが露出する。このうち開口６８2から露出するゲート電極膜４５ｂを、パッド電極膜４５ｃと称する。その後レジスト膜６７を剥離する。その状態を図３６(ａ)、(ｂ)に示す。
【００８４】
次いで、基板１０の素子形成面と反対側の面に金属膜を成膜し、ドレイン電極膜９１とすると、図３７(ａ)、(ｂ)の符号１に示すようなＭＯＳＦＥＴが形成される。
【００８５】
このＭＯＳＦＥＴ１は、ソース電極膜４５ａを接地電位に接続し、ドレイン電極膜９１に正電圧を印加した状態で、ゲート電極膜２８に、スレッショルド電圧以上の正電圧を印加すると、上述したチャネル領域８０の表面にＮ型の反転層が形成され、ドレイン領域となる第２の高濃度領域２５の表面部分と、ソース領域３９とが反転層で接続され、ＭＯＳＦＥＴ１が導通する。
【００８６】
すると、ソース領域３９から反転層を通ってドレイン領域となる第２の高濃度領域２５へと電流が流れる。このとき、上述したように埋め込み領域２２の縁はボディ領域３２の縁よりも内側に位置しており、埋め込み領域２２はボディ領域３２の底部に位置しているから、ソース領域３９は埋め込み領域２２には接続されない。
その導通した状態からゲート電極膜２８を接地電位に接続すると、反転層は消滅し、ＭＯＳＦＥＴ１は遮断する。
【００８７】
以上説明した本実施形態のＭＯＳＦＥＴ１では、上述したように、パッド領域７７においては、リング拡散領域２３２1、パッド拡散領域２３２2の底部に、それぞれ埋め込み領域２２２、２２３が配置されており、リング拡散領域２３２1と埋め込み領域２２２の間には、平面形状がリング状のＰＮ接合２８５1が形成され、他方、パッド拡散領域２３２2と埋め込み領域２２３の間には、平面形状が矩形のＰＮ接合２８５2が形成されている。
【００８８】
埋め込み領域２２２、２２３の不純物濃度はエピタキシャル層１２よりも高濃度であり、リング状のＰＮ接合２８５1や、矩形のＰＮ接合２８５2の耐圧は、リング拡散領域２３１1とエピタキシャル層１２との間や、パッド拡散領域２３１2とエピタキシャル層１２との間に形成されるＰＮ接合２８６の耐圧より低くなっている。
【００８９】
また、セル領域７１においても同様に、櫛状に配置された一個のボディ領域３２と、その底面に沿って配置された一個の埋め込み領域２２との間に、平面形状が櫛状のＰＮ接合８５が形成されている。上述したように埋め込み領域２２の不純物濃度は第２の高濃度領域２５よりも高濃度であり、埋め込み領域２２とボディ領域３２との間の櫛状のＰＮ接合８５の耐圧は、第２の高濃度領域２５とボディ領域３２との間に形成されるＰＮ接合８６の耐圧よりも低くなっている。
【００９０】
かかるＭＯＳＦＥＴ１に高電圧が印加されると、リング拡散領域２３２1と埋め込み領域２２２の間に形成されたリング状のＰＮ接合２８５1と、ボディ領域３２と埋め込み領域２２との間に形成された櫛状のＰＮ接合８５とがともにアバランシェブレークダウンする。
【００９１】
このときパッド拡散領域２３２2は、どの電極にも接続されておらず、浮遊電位に置かれているので、パッド拡散領域２３２2と埋め込み領域２２１の間の矩形のＰＮ接合２８５2には電圧が印加されず、アバランシェブレークダウンは生じない。また、リング拡散領域２３２1とエピタキシャル層１２との間や、パッド拡散領域２３２2とエピタキシャル層１２との間に形成されるＰＮ接合２８６1、２８６2や、第２の高濃度領域２５とボディ領域３２との間に形成されるＰＮ接合８６の耐圧は高いので、これらのＰＮ接合２８６1、２８６2、８６にもアバランシェブレークダウンは生じない。
【００９２】
こうしてリング状と櫛状に形成されたＰＮ接合２８５1、８５がアバランシェブレークダウンすると、櫛状のＰＮ接合２８５1、８５に電流が流れる。
このうち、リング状のＰＮ接合２８５1は、セル領域７１中で櫛状のボディ領域の全体を取り囲むように配置されており、リング状のＰＮ接合２８５1の全周は、セル領域７１中の櫛状のＰＮ接合８５に比して長く、また、幅も大きくされている。従って、リング状のＰＮ接合２８５1の面積は、櫛状のＰＮ接合８５の面積よりも大きくなる。このため、アバランシェブレークダウンにより流れる電流の大部分は、リング状のＰＮ接合２８５1に流れる。
【００９３】
リング状のＰＮ接合２８５1には面積が大きいので、アバランシェブレークダウンにより大電流が流れても、その電流はリング状のＰＮ接合２８５1全体に均一に流れ、集中的に大電流が流れることはない。このためアバランシェブレークダウンにより電流集中が生じていた従来の素子に比して、素子の破壊が生じにくくなる。
【００９４】
なお、上述した実施形態では、一個のリング状の埋め込み領域２２２をリング拡散領域２３２1のほぼ全域に配置し、その平面形状がリング拡散領域２３２1の平面形状と同様にリング状になるようにしたが、本発明はこれに限られるものではなく、例えば複数個の埋め込み領域を設け、各埋め込み領域が、リング拡散領域２３２1の底面に所定間隔をおいて点在するように配置してもよい。このように構成すると、リング拡散領域の底面に沿って、平面形状がリング状になるように埋め込み領域を配置した場合に比して、リング拡散領域と埋め込み領域との間のＰＮ接合の面積が小さくなるので、埋め込み領域をリング状に配置することが好ましい。
【００９５】
ところで、一般に素子の耐圧は、リング拡散領域２３２2と埋め込み領域２２２とにより定まるが、特に高耐圧の素子の場合には、ガードリング領域１５近傍の電界分布が耐圧に与える影響が大きく、無視できない程度になる。
【００９６】
上述した実施形態では、リング拡散領域２３２1の一部が内側に入り込んでいるが、このように配置すると、リング拡散領域２３２1と、最も内側に配置されたガードリング領域１５の内側端部との間隔が一定でないため、リング拡散領域２３２1とガードリング領域１５との間での電界分布が不均一になって耐圧が低下し、破壊耐量の改善効果も少なくなる。
【００９７】
そこで、図５０に平面図を示し、図４９(ａ)、(ｂ)に断面図を示すようなＭＯＳＦＥＴ８を構成してもよい。図４９(ａ)、(ｂ)は図５０のＰ−Ｐ線断面図とＱ−Ｑ線断面図とにそれぞれ対応している。
【００９８】
このＭＯＳＦＥＴ８は、図５０に示すように、リング拡散領域２３２1の内側に入り込んだ部分が、Ｐ型不純物が拡散されてなる直線状の接続領域２７０で接続され、その結果、接続領域２７０とリング拡散領域２３２1の外周部分とは一直線上に配置され、リング拡散領域２３２1の外周部分と接続領域２７０とで構成された大きな矩形リング状のＰ型拡散領域が形成され、この矩形リング状のＰ型拡散領域の外縁部分と、最も内側に配置されたガードリング領域１５の内側端部との間隔が一定になる。このため、リング拡散領域２３２1とガードリング領域１５との間での電界分布が均一になり、耐圧が高くなり、破壊耐量が向上する。
【００９９】
しかも、上述した接続領域２７０と、リング拡散領域２３２1の内側に入り込んだ部分とで、平面形状が小さい矩形リング状にされた小リング拡散領域２７５が形成され、小リング拡散領域２７５の内側端部は、パッド拡散領域２３２2の縁部分より一定距離だけ内側に位置しており、接続領域２７０の底面に沿って、Ｎ型不純物が拡散されてなる埋め込み領域２７１が配置されている。
【０１００】
このようにパッド拡散領域２３２2はリング拡散領域２３２1と同電位の小リング拡散領域２７０に囲まれているので、パッド拡散領域２３２2の存在が、その周囲の電界分布等に影響を及ぼすことはなく、従ってリング拡散領域２３２1とガードリング領域１５との間での電界分布は均一であり、耐圧も低下しない。
【０１０１】
このように構成したＭＯＳＦＥＴ８に高電圧が印加されると、リング拡散領域２３２1と同電位の小リング拡散領域２７５と、埋め込み領域２７１との間に形成されたリング状のＰＮ接合２８５3や、リング拡散領域２３２1がアバランシェブレークダウンし、パッド拡散領域２３２2の周囲の小リング拡散領域２７０と小リング埋め込み領域２７１とにも電流が流れる。
【０１０２】
また、上述した実施形態では、ボディ領域３２の下方に埋め込み領域２２を設け、ボディ領域３２と埋め込み領域２２との間のＰＮ接合８５でアバランシェブレークダウンを生じさせ、電流が流れるように構成したが、本発明はこれに限られるものではなく、ボディ領域３２の下方に埋め込み領域２２を設けなくともよい。この場合には、リング拡散領域２３２1と埋め込み領域２２２の間に形成されたリング状のＰＮ接合２８５1のみがアバランシェブレークダウンし、リング状のＰＮ接合２８５1のみに電流が流れるが、電流は集中することなくリング状のＰＮ接合２８５1に均一に流れるので、リング状のＰＮ接合２８５1の面積が大きければ、電流集中による素子破壊は生じない。
【０１０３】
以上では、電界効果トランジスタとしてＭＯＳＦＥＴを製造する場合について説明したが、図４３(ａ)、(ｂ)の符号２に示すように、Ｎ+型のシリコンからなる基板本体１１に替え、Ｐ型のシリコン単結晶基板を用いてコレクタ層９５とし、コレクタ層９５に、コレクタ層９５とオーミック接続するコレクタ電極９６を形成すると、ＰＮ接合を用いたＩＧＢＴ(Insulated gate bipolar transistor )型の電界効果トランジスタが得られる。この電界効果トランジスタ２も本発明に含まれる。
【０１０４】
また、図４４(ａ)、(ｂ)の符号３に示すようなショットキー接合型ＩＧＢＴ素子も本発明に含まれる。
このショットキー接合型ＩＧＢＴ素子３は、基板本体１１が設けられておらず、エピタキシャル層１２の裏面側にショットキー電極膜９７が配置されている。
【０１０５】
このショットキー電極膜９７は、エピタキシャル層１２との間でショットキー接合を形成しており、ショットキー電極膜９７がアノードとなり、エピタキシャル層１２側がカソードとなるショットキーダイオードが形成されている。
【０１０６】
ソース電極膜４５ａを接地電位に接続し、ショットキー電極膜９７に正電圧を印加した状態で、ゲート電極膜２８にスレッショルド電圧以上の正電圧を印加すると、チャネル領域８０の表面に近い部分がＮ型に反転する。
【０１０７】
第２の高濃度領域２５はエピタキシャル層１２と接触しており、チャネル領域の表面部分がＮ型に反転すると、その反転層によって、ソース領域３６とエピタキシャル層１２とが接続される。この状態ではショットキー接合は順バイアスされるから、エピタキシャル層１２側からソース領域３６に向けて電流が流れ、ショットキー接合型ＩＧＢＴ素子３が導通状態になる。
【０１０８】
また、上述した実施形態では、ソース電極膜４５ａに接続されたリング拡散領域２３２1と、浮遊電位に置かれていたパッド拡散領域２３２2とを有し、各拡散領域２３２1、２３２2の底部にそれぞれ埋め込み領域２２２、２２３が配置されていたが、本発明はこれに限られるものではなく、大面積のリング拡散領域２３２のみを設け、浮遊電位に置かれるパッド拡散領域を形成しなくともよい。
【０１０９】
図４８に、基板表面に成膜された薄膜を全て取り去った状態における基板表面の平面図を示す。この場合には、パッド拡散領域を設けた場合に比して、リング拡散領域２３２の幅を広くとることができ、リング拡散領域２３２の面積を大きく取ることができる。この大きなリング拡散領域２３２の底部に沿って埋め込み領域２２０ａを配置すれば、リング拡散領域２３２と埋め込み領域２２０ａとの間に形成されるリング状のＰＮ接合２８５の面積も大きくなり、アバランシェブレークダウンにより相当に大きな電流が流れても、素子破壊が生じなくなる。
【０１１０】
また、上述した実施形態では、セル領域７１には、櫛状のボディ領域３２及び埋め込み領域２２を形成したが、本発明はこれに限られるものではなく、例えば、図４５にセル領域の平面図を示すように、ドレイン領域２５の表面近傍に、複数のセル２０５を互いに離間するように配置して、一個の素子７を構成してもよい。
【０１１１】
各セル２０５は、それぞれ、ボディ領域３２と、ソース領域３６と、チャネル領域８０と、埋め込み領域２２を有している。各セル２０５において、ボディ領域３２と、ソース領域３６と、チャネル領域８０と、埋め込み領域２２の拡散深さや不純物濃度は、平面形状が櫛状のボディ領域を有する素子と同じである。
【０１１２】
ソース領域３６はリング状に形成され、その外縁がボディ領域３２の縁と離間して配置されており、チャネル領域８０は、ソース領域３６の外縁とボディ領域３２の縁との間に位置している。埋め込み領域２２はボディ領域３２と同じ形状にされ、ボディ領域３２の内側に配置されている。
【０１１３】
また図４５にはボディ領域３２及び埋め込み領域２２の平面形状が矩形の場合を示したが、複数のセル２０５を配置する場合のボディ領域３２及び埋め込み領域２２の平面形状はこれに限らず、例えば円形や三角形や六角形に形成してもよい。
【０１１４】
また、上記実施形態では、本発明における第１導電型をＮ型とし、第２導電型をＰ型としたが、本発明の第１、第２導電型はこれに限られるものではなく、逆に第１導電型をＰ型とし、第２導電型をＮ型としてもよい。
【０１１５】
【発明の効果】
アバランシェブレークダウンによる素子破壊が生じにくくなる。
【図面の簡単な説明】
【図１】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１の断面図
【図２】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２の断面図
【図３】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第３の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第３の断面図
【図４】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第４の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第４の断面図
【図５】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第５の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第５の断面図
【図６】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第６の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第６の断面図
【図７】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第７の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第７の断面図
【図８】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第８の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第８の断面図
【図９】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第９の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第９の断面図
【図１０】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１０の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１０の断面図
【図１１】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１１の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１１の断面図
【図１２】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１２の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１２の断面図
【図１３】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１３の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１３の断面図
【図１４】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１４の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１４の断面図
【図１５】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１５の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１５の断面図
【図１６】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１６の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１６の断面図
【図１７】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１７の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１７の断面図
【図１８】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１８の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１８の断面図
【図１９】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第１９の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第１９の断面図
【図２０】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２０の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２０の断面図
【図２１】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２１の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２１の断面図
【図２２】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２２の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２２の断面図
【図２３】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２３の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２３の断面図
【図２４】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２４の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２４の断面図
【図２５】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２５の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２５の断面図
【図２６】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２６の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２６の断面図
【図２７】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２７の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２７の断面図
【図２８】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２８の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２８の断面図
【図２９】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第２９の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第２９の断面図
【図３０】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第３０の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第３０の断面図
【図３１】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第３１の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第３１の断面図
【図３２】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第３２の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第３２の断面図
【図３３】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第３３の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第３３の断面図
【図３４】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第３４の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第３４の断面図
【図３５】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第３５の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第３５の断面図
【図３６】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における製造工程を説明する第３６の断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における製造工程を説明する第３６の断面図
【図３７】(ａ)：本発明の一例の電界効果トランジスタのパッド領域における構造を示す断面図
(ｂ)：本発明の一例の電界効果トランジスタのセル領域及び周辺領域における構造を示す断面図
【図３８】本発明の一例の電界効果トランジスタの製造工程を説明する第１の平面図
【図３９】本発明の一例の電界効果トランジスタの製造工程を説明する第２の平面図
【図４０】本発明の一例の電界効果トランジスタの製造工程を説明する第３の平面図
【図４１】本発明の一例の電界効果トランジスタの製造工程を説明する第４の平面図
【図４２】本発明の一例の電界効果トランジスタの製造工程を説明する第５の平面図
【図４３】(ａ)：本発明の他の例であるＩＧＢＴ型の電界効果トランジスタのパッド領域における構造を説明する断面図
(ｂ)：本発明の他の例であるＩＧＢＴ型の電界効果トランジスタのセル領域及び周辺領域における構造を説明する断面図
【図４４】(ａ)：本発明の他の例であり、ショットキー接合を用いたＩＧＢＴ型の電界効果トランジスタのパッド領域における構造を説明する断面図
(ｂ)：本発明の他の例であり、ショットキー接合を用いたＩＧＢＴ型の電界効果トランジスタのセル領域及び周辺領域における構造を説明する断面図
【図４５】本発明の他の例であり、複数個のセルが行列状に配置された電界効果トランジスタを説明するための図
【図４６】従来の電界効果トランジスタの構造を説明する断面図
【図４７】従来の電界効果トランジスタの配置状態を説明する平面図
【図４８】本発明の他の例であり、リング拡散領域のみが設けられた構造の電界効果トランジスタの基板表面の状態を説明する平面図
【図４９】(ａ)：本発明の他の例であり、小リング拡散領域によりパッド拡散領域が囲まれた構造の電界効果トランジスタのパッド領域における構造を説明する断面図
(ｂ)：本発明の他の例であり、小リング拡散領域によりパッド拡散領域が囲まれた構造の電界効果トランジスタのセル領域及び周辺領域における構造を説明する断面図
【図５０】本発明の他の例であり、小リング拡散領域によりパッド拡散領域が囲まれた構造の電界効果トランジスタを説明するための平面図
【符号の説明】
１１……基板本体
１２……エピタキシャル層
２２、２２２、２２３……埋め込み領域
２７……ゲート絶縁膜
２８……ゲート電極膜
３２……ボディ領域
４５……ソース電極膜
８０……チャネル領域
９１……ドレイン電極膜
２３２1……リング拡散領域
２３２2……パッド拡散領域
１５０……表面保護膜
【図１】
0003913043.tif 000002
【図２】
0003913043.tif 000003
【図３】
0003913043.tif 000004
【図４】
0003913043.tif 000005
【図５】
0003913043.tif 000006
【図６】
0003913043.tif 000007
【図７】
0003913043.tif 000008
【図８】
0003913043.tif 000009
【図９】
0003913043.tif 000010
【図１０】
0003913043.tif 000011
【図１１】
0003913043.tif 000012
【図１２】
0003913043.tif 000013
【図１３】
0003913043.tif 000014
【図１４】
0003913043.tif 000015
【図１５】
0003913043.tif 000016
【図１６】
0003913043.tif 000017
【図１７】
0003913043.tif 000018
【図１８】
0003913043.tif 000019
【図１９】
0003913043.tif 000020
【図２０】
0003913043.tif 000021
【図２１】
0003913043.tif 000022
【図２２】
0003913043.tif 000023
【図２３】
0003913043.tif 000024
【図２４】
0003913043.tif 000025
【図２５】
0003913043.tif 000026
【図２６】
0003913043.tif 000027
【図２７】
0003913043.tif 000028
【図２８】
0003913043.tif 000029
【図２９】
0003913043.tif 000030
【図３０】
0003913043.tif 000031
【図３１】
0003913043.tif 000032
【図３２】
0003913043.tif 000033
【図３３】
0003913043.tif 000034
【図３４】
0003913043.tif 000035
【図３５】
0003913043.tif 000036
【図３６】
0003913043.tif 000037
【図３７】
0003913043.tif 000038
【図３８】
0003913043.tif 000039
【図３９】
0003913043.tif 000040
【図４０】
0003913043.tif 000041
【図４１】
0003913043.tif 000042
【図４２】
0003913043.tif 000043
【図４３】
0003913043.tif 000044
【図４４】
0003913043.tif 000045
【図４５】
0003913043.tif 000046
【図４６】
0003913043.tif 000047
【図４７】
0003913043.tif 000048
【図４８】
0003913043.tif 000049
【図４９】
0003913043.tif 000050
【図５０】
0003913043.tif 000051