(57)【特許請求の範囲】
【請求項１】
スイッチング電源で発生する電源が供給されて動作するランプロード機構を備えたディスク装置に於いて、
ヘッドがランプ上を移動するときにサンプリング期間内の速度検出期間で得た速度検出情報に基づいて速度検出期間以外のサンプリング期間内でＶＣＭ電流の更新を行い前記ヘッドを速度制御するロード制御部と、
前記速度検出期間の間、前記スイッチング電源のスイッチング動作を停止させる縮退処理部と、
を備えたことを特徴とするディスク装置。
【請求項２】
ランプロード機構を備えたディスク装置に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御するロード速度制御部と、
前記ヘッドを速度制御している間、周辺回路部を動作するクロックの周波数を低くして動作を遅くする縮退処理部と、
を備えたことを特徴とするディスク装置。
【請求項３】
請求項２に記載のディスク装置に於いて、
前記周辺回路部は、クロックにより動作するＭＰＵとメモリを含む主制御部を備え、
前縮退処理部は、前記ヘッドを速度制御している間、前記主制御部のクロック周波を低下させることを特徴とするディスク装置。
【請求項４】
ランプロード機構を備えたディスク装置に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御するロード速度制御部と、
前記ヘッドを速度制御している間、周辺回路部の動作によるノイズの混入を抑止するノイズ抑止部とを備え、
前記周辺回路部は、中央制御ユニットからの制御信号によりスルーレート、ダイナミックレンジ（無歪信号増幅周波数帯域）及び又は電流フィードバックの停止が可能なボイスコイルモータを駆動するパワーアンプを備え、
前記ノイズ抑止部は、ヘッド速度信号を検出している間、前記スルーレートの低下、前記ダイナミックレンジの低下及び電流フィードバックの停止による出力更新の停止の少なくともいずれかを行うことを特徴とする磁気ディスク装置。
【請求項５】
ランプロード機構を備えたディスク装置に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御するロード速度制御部と、
前記ヘッドを速度制御している間、周辺回路部の動作によるノイズの混入を抑止するノイズ抑止部とを備え、
前記周辺回路部は、リニア駆動モードとＰＷＭ駆動モードを切替え可能なボイスコイルモータのパワーアンプを備え、前記ノイズ抑止部は、ヘッド速度信号を検出している間、パワーアンプの動作をリニア駆動モードの動作とすることを特徴とする磁気ディスク装置。
【請求項６】
ランプロード機構を備えたディスク装置に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御するロード速度制御部と、
前記ヘッドを速度制御している間、周辺回路部の動作によるノイズの混入を抑止するノイズ抑止部とを備え、
前記周辺回路部は、動作周波数を可変可能なＰＷＭ駆動で動作する前記ボイスコイルモータのパワーアンプを備え、前記ノイズ抑止部は、前記ヘッド速度信号を検出している間、前記パワーアンプの駆動周波数を前記ヘッド速度信号に干渉しない周波数に変更することを特徴とする磁気ディスク装置。
【請求項７】
ランプロード機構を備えたディスク装置に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御するロード速度制御部と、
前記ヘッドを速度制御している間、周辺回路部の動作によるノイズの混入を抑止するノイズ抑止部とを備え、
前記ノイズ抑止部は、更に、ヘッド速度検出信号から前記パワーアンプのＰＷＭ動作周波数の基本波及びその高調波を含む周波数成分を除去するフィルタを設けたことを特徴とする磁気ディスク装置。
【請求項８】
請求項６記載のランプロード機構を備えたディスク装置に於いて、
前記フィルタは、ＰＷＭ動作周波数の基本波及びその高調波の周波数成分を抑圧するノッチフィルタ又は、ＰＷＭ動作周波数の基本波及びその所定次数までの高調波の周波数成分を含む周波数帯域を除去するローパスフィルタであることを特徴とする磁気ディスク装置。
【請求項９】
スイッチング電源で発生する電源が供給されて動作するランプロード機構を備えたディスク装置の制御方法に於いて、
ヘッドがランプ上を移動するときにサンプリング期間内の速度検出期間で得た速度検出情報に基づいて速度検出期間以外のサンプリング期間内でＶＣＭ電流の更新を行い前記ヘッドを速度制御し、
前記速度検出期間Ｔ１の間、前記スイッチング電源のスイッチング動作を停止させる縮退動作させることを特徴とするディスク装置の制御方法。
【請求項１０】
ランプロード機構を備えたディスク装置の制御方法に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御し、
前記ヘッドを速度制御している間、周辺回路部を動作するクロックの周波数を低くして動作を遅くする縮退処理動作をさせることを特徴とするディスク装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ランプロード機構を備えたディスク装置及び制御方法に関し、特に、ヘッドをランプから媒体上のランディング領域に移動するロード時や、逆にヘッドをランプに退避させるアンロード時に、ＶＣＭの逆起電圧からヘッド速度を検出してヘッドの移動速度を制御するディスク装置及び制御方法に関する。
【０００２】
【従来の技術】
近年、２．５インチＨＤＤ等の磁気ディスク装置にあっては、ランプロード機構を設けることで、ホストからアクセス待ち状態でヘッドをランプに移動してボイスコイルモータ（以下「ＶＣＭ」という）の駆動電流を切ってアクセス待ち状態とし、これによってアクセス待ち状態でのＶＣＭ消費電流を抑え、ＨＤＤを搭載したノートパソコン等の電池寿命を高めるようにしている。
【０００３】
このようなランプロード機構を備えたディスク装置は、ランプロードの際に媒体のランディング領域に移動した際のヘッドタッチを避けるために、一般的に通常のシーク動作と比較して１／１０以下のランディング速度となるように速度制御を行っている。
【０００４】
このランプロード中は媒体上の位置決め情報を使用できないため、位置決め情報からヘッドの移動速度を検出することができない。そのため、ＶＣＭのコイルに発生する逆起電圧からランプロード中のヘッド速度信号を検出している。
【０００５】
【発明が解決しようとする課題】
しかしながら、ランプロード中の速度制御に使用するヘッド速度信号をＶＣＭの逆起電圧から検出する場合、ＶＣＭ逆起電圧は、通常、高くても数１０ｍＶ程度と微弱なものである。
【０００６】
一方、ＨＤＤの小型化、軽量化、コストダウン等の理由から、回路の集積化が進んできており、比較的大きな電力を扱う回路と、ＶＣＭ逆起電圧からのベッド速度の検出のような小振幅の信号を扱う回路が、非常に接近して、もしくは同一の集積回路上に実装されることも一般的となってきている。
【０００７】
このため、ランプロード速度制御に使用するＶＣＭ逆起電圧から検出したヘッド速度信号に含まれる周辺回路部からの相互干渉ノイズが深刻となってきており、ランプロードの速度制御を悪化させる要因となってきている。
【０００８】
本発明は、周辺回路部からの相互干渉ノイズのＶＣＭ逆起電圧から検出したヘッド速度信号への影響を低減して正確で安定したランプロードの速度制御を行うディスク装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
図１は本発明の原理説明図である。本発明は、ランプロード機構を備えたディスク装置であって、ロード又はアンロードによりヘッドがランプ上を移動する際に、ヘッドを速度制御するロード速度制御部６０と、ヘッドを速度制御している間、周辺回路部を縮退動作させる縮退処理部６１とを備えたことを特徴とする。
【００１０】
このようにＶＣＭ逆起電圧から微弱なヘッド速度信号を検出してロード速度制御を行っている間、周辺回路部を停止したり動作を遅くして縮退することで、周辺回路からの速度信号に混入する相互干渉ノイズを抑圧除去し、ＶＣＭ逆起電圧によるランプロード速度制御を正確に安定して行い、ディスク装置の信頼性を確保する。
【００１１】
縮退処理部６１は、ヘッドを速度制御している間、スイッチングレギュレータの動作を停止する。スイッチングレギュレータはスイッチングノイズ源と見做すことができ、ＶＣＭ逆起電圧から検出した微弱なヘッド速度信号に最も強いノイズ干渉を起す。このため速度検出時にスイッチングレギュレータを停止すれば、そのノイズ抑止効果は極めて大きい。
【００１２】
縮退処理部６１は、ヘッドを速度制御している間、周辺回路部５６を動作するクロックの周波数を低くして動作を遅くする。このようにクロックで動作する周辺回路部もノイズ源となるが、動作を停止することはできないので、ＶＣＭ逆起電圧からヘッド速度信号を検出している間、クロック周波数を下げることで動作を遅くし、クロックに起因したノイズの混入を可能な限り抑制する。
【００１３】
具体的には、周辺回路部５６がクロックにより動作するメイン制御ユニット（以下「ＭＣＵ」という）とメモリを含む主制御部を備える場合、縮退処理部６１は、ヘッドを速度制御している間、主制御部のクロック周波数を低下させる。
【００１４】
本発明のディスク装置は、ディスクの回転停止時にヘッドが対比するランプと、ヘッドがランプ上を移動する間、スイッチがオフ状態となるスイッチングレギュレータを備える。即ち、本発明はヘッドをランプからロードするときだけではなく、ヘッドをランプにアンロードするときにも適用できる。
【００１５】
本発明の別の形態にあっては、ランプロード機構を備えたディスク装置について、ヘッドがランプ上を移動する際に、ヘッドを速度制御するロード速度制御部６０と、ヘッドを速度制御している間、周辺回路部５６の動作によるノイズの混入を抑止するノイズ抑止部６２とを備えたことを特徴とする。
【００１６】
例えば周辺回路部５６に、ＭＣＵからの制御信号によりスルーレート、ダイナミックレンジ（無歪信号増幅周波数帯域）及び又は電流フィードバックの停止が可能なＶＣＭのパワーアンプを備えている場合には、ノイズ抑止部６２は、ヘッドを速度制御している間、スルーレートの低下、ダイナミックレンジの低下、又は電流フィードバックの停止による出力更新の停止の少なくともいずれかを行い、結果として動作を遅くすることで、ノイズの影響を低減する。
【００１７】
また周辺回路部５６に、リニア駆動モードとＰＷＭ駆動モードを切替え可能なＶＣＭのパワーアンプを備えている場合、ノイズ抑止部６２は、ヘッドを速度制御している間、パワーアンプの動作をリニア駆動モードの動作とし、速度検出時以外はＰＷＭ駆動モードもしくはリニア駆動モードの動作とする。ＶＣＭを駆動するパワーアンプをＰＷＭ駆動していると、ＰＷＭ動作がパルス的なノイズの発生源となって微弱な速度信号に悪影響を及すので、速度信号を検出している間はリニアモードに切替えてＰＷＭ駆動を停止し、ノイズを抑圧する。
【００１８】
この場合、ノイズ抑止部６２は、ヘッド速度信号の検出時に、パワーアンプの駆動周波数をヘッド速度信号に干渉しない周波数に変更するようにしてもよい。
【００１９】
またノイズ抑止部６２は、更に、ヘッド速度検出信号からパワーアンプのＰＷＭ動作周波数の基本波及びその高調波を含む周波数成分を除去するフィルタを設ける。このフィルタは、ヘッドを速度制御している間、ヘッド速度検出信号からパワーアンプのＰＷＭ動作周波数の基本波及びその高調波を含む周波数成分を除去するフィルタである。
【００２０】
具体的には、ＰＷＭ動作周波数の基本波及びその高調波の周波数成分を抑圧するノッチフィルタ又は、ＰＷＭ動作周波数の基本波及びその所定次数までの高調波の周波数成分を含む周波数帯域を抑圧するローパスフィルタを使用する。
【００２１】
【発明の実施の形態】
図２は、本発明が起用されるハードディスクドライブのブロック図である。図２において、ハードディスクドライブは、ＳＣＳＩコントローラ１０、ドライブコントロール１２、ディスクエンクロージャ１４で構成される。なお、ホストとのインタフェースはＳＣＳＩコントローラ１０に限定されず、適宜のインタフェースコントローラが使用できる。
【００２２】
ＳＣＳＩコントローラ１０には、ＭＣＵ（メインコントロールユニット）１６、制御記憶として使用されるＤＲＡＭもしくはＳＲＡＭを用いたメモリ１８、制御プログラムを格納するフラッシュメモリ等の不揮発メモリを使用したプログラムメモリ２０、ハードディスクコントローラ（ＨＤＣ）２２、及びデータバッファ２４が設けられる。ドライブコントロール１２にはドライブインタフェースロジック２６、ＤＳＰ２８、リード／ライトＬＳＩ３０、サーボ復調部３２及びサーボドライバ３４が設けられる。
【００２３】
ディスクエンクロージャ１４にはヘッドＩＣ３６が設けられ、これに対しライトヘッドとリードヘッドを備えた複合ヘッド３８−１〜３８−６を接続している。複合ヘッド３８−１〜３８−６は磁気ディスク４０−１〜４０−３の各記録面に対して設けられ、ＶＣＭ４４によるロータリアクチュエータの駆動で、磁気ディスク４０−１〜４０−３の任意のトラック位置に移動される。磁気ディスク４０−１〜４０−３はスピンドルモータ４２により一定速度で回転する。
【００２４】
このようなハードディスクドライブの動作は次のようになる。例えばホストから書込コマンドが発行された場合を例にとると、この書込コマンドはハードディスクコントローラ２２を介してメモリ１８のコマンドキューに格納される。
【００２５】
ＭＣＵ１６はメモリ１８のコマンドキューの先頭位置から書込コマンドを取り出し、ハードディスクコントローラ２２を使用して、ホストに対し書込データの転送を要求する。ホストから転送された書込コマンドはデータバッファ２４に格納される。ＭＣＵ１６はデータバッファ２４に対する書込みデータの格納が終了すると、ハードディスクコントローラ２２を起動して磁気ディスク４０−１〜４０−３に対する書込みを行う。
【００２６】
この書込みは、データバッファ２４に格納されていた書込データをハードディスクコントローラ２２、ドライブインタフェースロジック２６、リード／ライトＬＳＩ３０のライト系、ヘッドＩＣ３６を通して、例えば複合ヘッド３８−１に設けているライトヘッドにより、書込コマンドで指定されたトラックのセクタ位置に書き込まれる。
【００２７】
同時にＤＳＰ２８は、書込コマンドで与えられたトラック位置に対するＶＣＭ４４によるヘッドの位置付けを、サーボ復調部３２を介して得られたサーボ復調信号によりサーボドライバ３４を制御し、複合ヘッド３８−１が書込コマンドで指定された目的セクタに位置付けられた時に書込データのディスク書込みを実行する。
【００２８】
このような書込みが終了すると、ＭＣＵ１６はハードディスクコントローラ２２を介してホストに書込データが正常終了したことを示すステータスを報告する。
【００２９】
またホストから読出コマンドが発行された場合は、ＭＣＵ１６が読出コマンドを取り出し、ハードディスクコントローラ２２、ドライブインタフェースロジック２６、リード／ライトＬＳＩ３０のリード系、ヘッドＩＣ３６を通り、例えば複合ヘッド３８−１に設けているリードヘッドにより、読出コマンドで指定されたトラックのセクタ位置に書き込まれているデータを再生し、ホストに対し読出データを転送する。
【００３０】
更にＭＣＵ１６は、ホストからのライトコマンドのないアクセス待ちの状態にあっては、ＤＳＰ２８に対するランプロード機構に対するヘッドの退避処理を指示する。このためＤＳＰ２８はドライブインタフェースロジック２６及びサーボドライバ３４によりＶＣＭ４４を動作し、ヘッド３８−１〜３８−６を磁気ディスク４０−１〜４０−３のアウタ側の外周部に近接して配置されたランプロード機構のランプ上に退避させ、ランプ上のアウタ押付け位置に停止した状態でＶＣＭ４４の駆動電流をオフする。
【００３１】
このようにランプロード機構にヘッドを位置決め停止したコマンドの退避状態でホストからコマンドを受信すると、ＭＣＵ１６のシーク指示に基づきＤＳＰ２８は、まずランプからヘッドを磁気ディスク上に移動するランプロード制御を行い、ディスク上にランプロードした後に、コマンドで指示された目的セクタへのシーク制御を行って、オントラックした後にセクタ位置への位置決めを行う。
【００３２】
このランプ上からディスク媒体にＶＣＭ４４の駆動で複合ヘッド３８−１〜３８−６を移動するランプロードの際に、サーボ復調部３２により磁気ディスク４０−１〜４０−３のサーボ情報からヘッド位置を検出できないことから、この実施形態にあってはＶＣＭ４４の逆起電圧からヘッド速度信号を検出し、例えばシーク制御時のヘッド速度に対し１０分の１以下となる速度のランプロード速度制御を行っている。
【００３３】
このランプロード速度制御の際に、ＶＣＭ４４の逆起電圧から検出される速度信号が高くても数十ミリボルト程度の微弱な信号であり、ＶＣＭ４４の逆起電圧による速度検出はサーボドライバ３４に設けている速度検出回路で行われるものであるが、この速度検出回路の周囲に設けている周辺回路部からの相互干渉ノイズによる影響でＶＣＭ逆起電圧による速度検出信号が影響される。
【００３４】
そこで本発明にあっては、ランプから媒体上にヘッドを移動している速度検出が必要な間、ＶＣＭ逆起電圧に基づく速度検出回路の周辺回路の動作を停止したり、その速度を遅くすることで、相互干渉ノイズによる速度検出信号に対する影響を抑制している。
【００３５】
またディスク回転を停止するためにディスクからランプにヘッドを退避させるアンロードの際にも、ヘッドを移動している速度検出が必要な間、同様にして相互干渉ノイズによる速度検出信号に対する影響を抑制している。尚、以下の説明では、ロードを例にとって説明するが、アンロードの場合も同じになる。
【００３６】
図３は、ランプロード速度制御時にノイズの影響を抑止する本発明の機能構成のブロック図である。
【００３７】
図３において、ランプロードのための速度制御は、ＭＣＵ１６に設けたロード速度制御部６０と、図２のサーボドライバ３４に使用されているパワーアンプ集積回路４６で行われる。パワーアンプ集積回路４６にはＶＣＭ４４を駆動するドライバ５０とＶＣＭ４４の逆起電圧に基づいてヘッドの速度を検出する速度検出回路５４が設けられる。
【００３８】
ＭＣＵ１６のロード速度制御部６０は、速度検出回路５４からの速度信号をデジタルデータに変換するＡＤコンバータ６４、ランプロードの際の速度目標値を設定する設定器６８、設定器６８からの速度目標値とＡＤコンバータ６４から得られた検出速度との速度偏差を取り出すノード６６、速度偏差から操作量を算出する補償器７０、補償器７０からの電流指示値となるデジタルデータをアナログ電流指示信
号に変換するＤＡコンバータ７２で構成される。
【００３９】
このようなランプロード制御のための機能構成に対し、本発明にあっては更にＭＣＵ１６に縮退処理部６１とノイズ抑止部６２を設けている。縮退処理部６１は、ロード速度制御部６０でランプロード速度制御のために速度検出回路５４でＶＣＭ逆起電圧から速度信号を検出している間、即ちヘッドを速度制御している間、パワーアンプ集積回路４６に実装されている速度検出回路５４に対する周辺回路部５６の動作を縮退してノイズの混入を抑止する。
【００４０】
具体的にはノイズ抑止部６２は、周辺回路部５６の動作を停止したり、あるいは周辺回路部５６がクロックで動作している場合にはクロックを遅くして動作を低下させる。
【００４１】
ノイズ抑止部６２は、ロード速度制御部６０でランプロード速度制御のために速度検出回路５４でＶＣＭ逆起電圧から速度信号を検出している間、パワーアンプ集積回路４６に実装されている速度検出回路５４に対する周辺回路部５６の動作によるノイズの混入を抑止する。
【００４２】
例えば周辺回路部５６に、ＭＣＵからの制御信号によりスルーレート、ダイナミックレンジ（無歪信号増幅周波数帯域）及び又は電流フィードバックの停止が可能なＶＣＭのパワーアンプを備えている場合、ノイズ抑止部６２は、ヘッドを速度制御している間、スルーレートの低下、ダイナミックレンジの低下、又は電流フィードバックの停止による出力更新の停止の少なくともいずれかを行い、結果として動作を遅くすることで、ノイズの影響を低減する。更に、周辺回路部５６は、必要に応じて速度検出回路５４の出力段にノイズ除去のためのフィルタを設けるようにする。
【００４３】
縮退処理部６１とノイズ抑止部６２は、いずれか一方を設けてもよいし、両方を設けてもよい。
【００４４】
図４は、本発明で使用されているランプロード機構の説明図である。図４において、磁気ディスク４０のロータリアクチュエータにより移動するヘッドの半径方向の軌跡上の外側に対応してランプ７４が設けられている。ランプ７４は磁気ディスク４０の外周部のランディング領域７６に対し傾斜路７４−３を形成し、続いてアウタ側に水平路７４−２を持ち、その外側にヘッドを停止保持する停止部７４−１を設けている。
【００４５】
ヘッドは停止状態で停止部７４−１のアウタ側に押し付けられた位置に停止している。ホストからのコマンドを受信して磁気ディスク４０に位置決めする場合には、ＶＣＭにインナ突き出し電流を流すことで停止部７４−１から磁気ディスク４０側にヘッドの移動を開始し、水平路７４−２から傾斜路７４−３を通って磁気ディスク４０のランディング領域７６にロードし、ランディング領域７６でＡＧＣ調整とＰＬＬ調整による引き込みを完了して任意のトラックにオントラックするまでの間、ＶＣＭ逆起電圧から検出した速度信号に基づいたヘッドの速度制御を行う。
【００４６】
この速度制御は磁気ディスク４０上でのシーク速度に比べ十分に遅い１０分の１以下のゆっくりした速度であり、したがってランプ７４の傾斜路７４−３から磁気ディスク４０のアウタのランディング領域７６にヘッドがロードする際に、ディスク面に衝突することなく滑らかにランディング領域７６にヘッドが浮上状態で位置し、ランディング領域７６の任意のトラックにオントラックし、このオントラックにより磁気ディスク４０のサーボ情報からヘッド位置信号が得られることから、コマンドに基づく目的セクタへのシーク制御に入ることができる。
【００４７】
図５は、ＶＣＭ逆起電圧に基づく速度検出の間、周辺回路に設けているスイッチングレギュレータの動作を停止する本発明の第１実施形態の回路ブロック図である。
【００４８】
図５において、パワーアンプ集積回路４６のドライバ５０は、ノード７８、比例積分補償を行う補償器（ＰＩ補償器）８０、パワーアンプ８２及びセンスアンプ８４で構成される。ＶＣＭ１６はコイル８６と等価的な抵抗８８で表わすことができ、パワーアンプ８２によりＶＣＭ１６に駆動電流を流し、またＶＣＭ１６と直列に電流検出用のセンス抵抗９０を接続している。
【００４９】
センス抵抗９０の両端にはＶＣＭ１６の駆動電流に比例した電圧が発生し、これをセンスアンプ８４で検出してノード７８に電流フィードバック信号として加えている。ノード７８にはＭＣＵ１６のロード速度制御部６０から電流指示信号Ｅ４が入力される。
【００５０】
この電流指示信号Ｅ４は、図３のＭＣＵ１６に示したように、速度目標値とＶＣＭ逆起電圧に基づく速度信号との速度偏差に対応した信号である。このためドライバ５０は、ロード速度制御部６０から電流指示信号Ｅ４をＶＣＭ１６に駆動電流として流すようにフィードバック制御を行っている。
【００５１】
速度検出回路５４は差動増幅器９６，９８，１００を備える。コイル８６と抵抗８８の直列回路で表わされるＶＣＭ１６と、そのセンス抵抗９０に対し、これと並列に抵抗９２と９４の直列回路が接続される。抵抗９２はＶＣＭ１６の等価抵抗８８に対応した抵抗値を持ち、また抵抗９４はセンス抵抗９０と同じ抵抗値を持っている。ＶＣＭ１６を直流的に見ると、コイル８６は無視されることから、抵抗８８、センス抵抗９０、抵抗９２，９４によってブリッジ回路が形成されている。
【００５２】
パワーアンプ８２でＶＣＭ１６を駆動した場合、ＶＣＭ１６の両端にはパワーアンプ８２の駆動電圧ＥａにＶＣＭ１６の動きに伴う逆起電圧Ｅｂを加えた電圧Ｅ１、即ちＥ１＝Ｅａ＋Ｅｂが発生する。これに対し抵抗９２にはパワーアンプ８２からの駆動電圧Ｅａのみが加わる。
【００５３】
そこで差動増幅器９６によってＶＣＭ１６の両端に発生するＥ１＝Ｅａ＋Ｅｂを検出し、同時に差動増幅器９８によって抵抗９２の両端に発生する電圧Ｅ２＝Ｅａを検出する。そして差動増幅器１００で両者の差をとって速度信号Ｅ３を検出する。この速度信号Ｅ３は
Ｅ３＝Ｅ１−Ｅ２＝（Ｅａ＋Ｅｂ）−Ｅｂ＝Ｅｂ
となり、ＶＣＭ１６の逆起電圧Ｅｂのみを速度信号として検出することができる。
【００５４】
このようなドライバ５０及び速度検出回路５４を備えたパワーアンプ集積回路４６には、スイッチングレギュレータ１０２，１０４が同時に実装されている。スイッチングレギュレータ１０２は回路外部からの電源供給を受けて＋Ｖｃｃの正電源の安定済み電源出力を行う。
【００５５】
またスイッチングレギュレータ１０４は回路外部から電源供給を受けて−Ｖｃｃの負電源の安定済み電源出力を行う。スイッチングレギュレータ１０２，１０４は、所定のスイッチング周波数で動作するＤＣ−ＤＣコンバータを内蔵しており、そのスイッチング動作によるスイッチングノイズを外部に放射しており、スイッチングレギュレータ１０２，１０４と同じパワーアンプ集積回路４６に実装しているＶＣＭ逆起電圧から速度信号Ｅ３を検出する速度検出回路５４は、スイッチングレギュレータ１０２，１０４からのスイッチングノイズの干渉を大きく受ける。
【００５６】
そこで、この第１実施形態にあっては、ＭＣＵ１６のロード速度制御部６０で速度制御を行うために、速度検出回路５４でＶＣＭ逆起電圧による速度信号Ｅ３を検出している間、縮退処理部６１がスイッチングレギュレータ１０２，１０４のそれぞれに制御信号Ｅ５，Ｅ６を出力して動作を停止させている。
【００５７】
このため、速度検出回路５４でＶＣＭ１６の逆起電圧から速度信号Ｅ３を検出している間、スイッチングレギュレータ１０２，１０４はスイッチング動作を停止しているためにスイッチングノイズを放射せず、速度検出回路５４から出力される速度信号Ｅ３はスイッチングノイズの影響を受けることなく、正確なＶＣＭ逆起電圧に基づいたヘッドの移動速度を表わすことができる。
【００５８】
図６は、図５の第１実施形態におけるランプロード制御の際のＶＣＭ電流を図６（Ａ）に示し、またこれに伴うスイッチングレギュレータ１０２，１０４の制御を図６（Ｂ）に示している。
【００５９】
図６（Ａ）のＶＣＭ電流は、縦軸の０ボルトで停止、プラス側の電流でインナ側への駆動、マイナス側の電流でアウタ側への駆動を表わしている。まず時刻ｔ１は、図４のようにヘッドがランプ７４のアウタ側の停止部７４−１に位置している状態であり、時刻ｔ２からｔ３の間、所定のアウタ押付け電流１０２を流すことで、ヘッドを図４の停止部７４−１の最もアウタ側に示す位置に押し付けている。
【００６０】
続いて時刻ｔ３でランプからヘッドを磁気ディスク側にロードするため、テーブル情報から読み取った所定のインナ打出し電流１０４を時刻ｔ４までの間、流す。この時刻ｔ３〜ｔ４のインナ打出し電流１０４は、ランプ７４から磁気ディスク４０側にヘッドを移動するためのフィードフォワード制御による加速電流となる。
【００６１】
続いて時刻ｔ３からＶＣＭ逆起電圧に基づいて検出した速度信号によるヘッドをランプから媒体上にロードするための速度制御を時刻ｔ５まで行う。この時刻ｔ４〜ｔ５の速度制御区間におけるＶＣＭ電流は、ヘッド速度がシーク速度の１０分の１以下となる速度目標値に基づいて制御され、図３に示したロード速度制御部６０のフィードバック系及び図５に示したパワーアンプ集積回路４６のドライバ５０により、目標速度を維持する電流フィードバック制御が行われている。
【００６２】
特に破線１０６で囲んだ部分のＶＣＭ電流は、図４のランプ７４の傾斜路７４−３を通って磁気ディスク４０のランディング領域７６にヘッドがロードしていく部分での電流波形を表わしている。
【００６３】
時刻ｔ５でランディング領域へのロードが終了すると、磁気ディスクのサーボ情報からヘッド位置信号の検出が得られることでオントラック状態となり、このオントラック後にシーク電流１０８を流すことでヘッドを目標セクタ位置に移動している。
【００６４】
このようなランプロードのためのＶＣＭ電流の時間変化において、時刻ｔ４までが速度検出していない期間１１０であり、次の時刻ｔ４からｔ５が速度検出期間１１２となり、更にｔ５以降が速度検出していない期間１１４となる。そこで図５のＭＣＵ１６に設けたノイズ抑止部６２にあっては、図６（Ｂ）のように時刻ｔ４からｔ５の速度検出期間１１２の間、スイッチングレギュレータ１０２，１０４の動作を停止するように制御する。
【００６５】
図７は、図６の速度検出期間１１２における図５のＭＣＵ１６に設けたロード速度制御部６０による速度検出と、この速度検出に基づくパワーアンプ集積回路４６のドライバ５０におけるＶＣＭ電流の更新のタイムチャートである。
【００６６】
図７（Ａ）は速度検出のタイミングであり、ＭＣＵ１６にあっては、予め定めたサンプリング周期Ｔごとに速度検出期間Ｔ１に亘り速度検出回路５４から出力された速度信号Ｅ３をサンプリングしてデジタルデータに変換することで速度検出を行っている。即ち図７（Ａ）の速度検出は、図３のＭＣＵ１６のロード速度制御部６０に設けたＡＤコンバータ６４の動作となる。
【００６７】
この図７（Ａ）のサンプリング周期Ｔごとの速度検出に対応して、図７（Ｂ）のように、サンプリング周期Ｔの後半でＶＣＭ電流指示値の更新が行われる。この図７（Ａ）及び（Ｂ）に示す速度検出を行っている間、図６（Ｂ）のようにスイッチングレギュレータ１０２，１０４の動作は停止しており、スイッチングノイズによる影響を完全に防止できる。
【００６８】
図８は図５の第１実施形態におけるノイズ抑止部６２によるスイッチングレギュレータ１０２，１０４の停止制御の他の実施形態である。図８（Ａ）の速度検出及び図８（Ｂ）のＶＣＭ電流の更新は、図７（Ａ）（Ｂ）と同様、サンプリング周期Ｔごとの速度検出期間Ｔ１に亘り繰り返し行われ、サンプリング周期Ｔの後半でＶＣＭ電流値の演算結果を更新している。
【００６９】
これに対し図８（Ｃ）のスイッチングレギュレータ１０２，１０４については、図８（Ａ）のサンプリング周期Ｔの最初の速度検出期間Ｔ１の間、スイッチングレギュレータを停止しており、速度検出を行っていない残りの期間Ｔ２の間、スイッチングレギュレータを動作するようにしている。
【００７０】
このため図８（Ａ）のサンプリング周期Ｔごとの速度検出期間Ｔ１の間はスイッチングレギュレータ１０２，１０４の動作は停止しているため、スイッチングノイズが速度検出信号に混入せず、ノイズの影響を確実に防止できる。
【００７１】
スイッチングレギュレータの停止制御として、図６（Ｂ）のように速度検出期間１１２の間停止するか、あるいは図８のように速度停止期間１１０の中の速度検出期間Ｔ１に同期して停止するかは、パワーアンプ集積回路４６に表示しているスイッチングレギュレータ１０２，１０４の動作停止時の出力電圧の維持能力に対応して決めればよい。
【００７２】
スイッチングレギュレータの停止期間は、例えば図６（Ａ）から１８０ｍｓ程度であり、この程度の動作停止で安定出力が維持できるものであれば、図６（Ｂ）のように、速度検出の期間の間、動作を停止してもよい。動作停止時の安定出力の維持がこれより短いような場合には、図８（Ｃ）のように速度検出期間Ｔ１に同期してスイッチングレギュレータの動作を停止するようにすればよい。
【００７３】
図９は、ＶＣＭ逆起電圧による速度検出の間、ＭＣＵやメモリのクロック周波数を低下させる本発明の第２実施形態の回路図である。この第２実施形態において、ＭＣＵ１６に設けた縮退処理部６１は、ロード速度制御部６０によるランプから媒体にヘッドをロードする速度制御のために速度検出回路５４からの速度信号Ｅ３をサンプリングして速度検出を行っている間、ＭＣＵ１６及びメモリ１８にクロックを供給しているクロック発生器１５に対し周波数指示信号Ｅ６を出力し、例えば通常時のクロック周波数をその半分のクロック周波数に低下させ、ＭＣＵ１６及びメモリ１８の動作を遅くする。
【００７４】
このようにＭＣＵ１６及びメモリ１８を動作するクロック周波数を低下させることで、クロックそのものの影響によるノイズ、またクロックで動作するＭＰＵ１６やメモリ１８からのノイズの速度検出のタイミングに含まれる割合を、クロック周波数を低下させた分だけ減らすことができ、その結果、ＶＣＭ逆起電圧に基づく速度信号に含まれるノイズを低減することができる。
【００７５】
もちろん図９の第２実施形態のクロック周波数を低下させる縮退処理は、図５の第１実施形態のスイッチングレギュレータ１０２，１０４の停止と組み合わせて使用すれば更にノイズ抑止効果が大きい。また図９の第２実施形態におけるパワーアンプ集積回路４６の構成は図５の第１実施形態と同じであり、スイッチングレギュレータ１０２，１０４を外部からの信号でオンオフ制御しない点が相違している。
【００７６】
図１０は、ＶＣＭ逆起電圧による速度信号の検出を行っている間、パワーアンプのスルーレートを低下させる本発明の第３実施形態の回路ブロック図である。この第３実施形態にあっては、パワーアンプ集積回路４６のドライバ５０に設けているパワーアンプ１１６は外部からの信号によりスルーレート（無歪信号増幅周波数帯域）を変更可能なパワーアンプである。
【００７７】
ＭＣＵ１６に設けたノイズ抑止部６２は、ロード速度制御部６０により速度検出回路５４から出力された速度信号Ｅ３のサンプリングで速度検出を行っている間、パワーアンプ１１６にスルーレート指定信号Ｅ７を出力し、速度検出を行っていない時のスルーレートに対し、速度検出を行っている間、スルーレートを下げるように制御する。
【００７８】
このように速度検出を行っている間、パワーアンプ１１６のスルーレートを下げることで、パワーアンプ１１６は高域の無歪信号増幅が制限され、この結果、パワーアンプ１１６の出力電流の高域成分が抑圧され、速度信号Ｅ３に対するパワーアンプ１１６の出力信号の高域ノイズを低減することができる。それ以外の構成は図５の第１実施形態と同じになる。また、この第３実施形態についても、図５の第１実施形態及び図９の第２実施形態と組み合わせれば、よりノイズ抑止の効果が高くなる。
【００７９】
図１１は、ＶＣＭ逆起電圧に基づく速度検出の間、パワーアンプをホールドして出力更新を停止する本発明の第４実施形態の回路ブロック図である。この第４実施形態において、パワーアンプ集積回路４６のドライバ５０に設けているパワーアンプ１１８は外部からの出力ホールド信号Ｅ８により、その時の出力を一定に維持する出力ホールド機能を備えたパワーアンプを使用している。
【００８０】
出力ホールド機能を備えたパワーアンプ１８に対しＭＣＵ１６のノイズ抑止部６２は、ロード速度制御部６０で速度検出回路５４からの速度信号Ｅ３のサンプリングで速度検出を行っている間、パワーアンプ１１８に出力ホールド信号Ｅ８を出力し、パワーアンプ１１８のフィードバック制御を解除し、フィードバック制御による出力電流の変動による速度信号Ｅ３へのノイズの混入を抑止するようにしている。
【００８１】
ここでノイズ抑止部６２からパワーアンプ１１８に出力する出力ホールド信号Ｅ８としては、図６（Ａ）の速度検出期間１１２の間ホールド出力したのでは速度制御が不能になることから、図８のタイミングチャートに示すスイッチングレギュレータの場合と同様、図８（Ａ）の速度検出におけるサンプリング周期Ｔの最初の速度検出期間Ｔ１の間、出力ホールド信号Ｅ８を出力してパワーアンプ１１８の出力ホールドを行い、残りの期間Ｔ２については出力ホールド信号Ｅ８を解除してパワーアンプ１１８のＶＣＭ１６に対する駆動電流のフィードバック制御を行わせる。
【００８２】
これ以外の構成は図５の第１実施形態と同じである。また図１１の第４実施形態を、図５の第１実施形態、図９の第２実施形態、図１０の第３実施形態と組み合わせれば、更に大きなノイズ抑止効果が得られる。
【００８３】
図１２は、速度を検出している間、パワーアンプのＰＷＭ駆動を停止してリニア駆動とする本発明の第５実施形態の回路ブロック図である。この第５実施形態において、パワーアンプ集積回路４６のドライバ５０に設けているパワーアンプ１２０は、ＰＷＭ駆動モードとリニア駆動モードを持っており、この駆動モードを外部からの切替信号Ｅ９により切り替えることのできるパワーアンプである。
【００８４】
パワーアンプ１２０のリニア駆動モードは、入力信号に比例してＶＣＭ１６に駆動電流を流すモードである。またパワーアンプ１２０のＰＷＭ駆動モードは、入力信号に応じて駆動パルスをオンするデューティ比を変化させることでＶＣＭ１６の電流量を制御するモードである。
【００８５】
このようにリニア駆動モードとＰＷＭ駆動モードを切替可能なパワーアンプ１２０に対し、この第５実施形態にあってはＭＣＵ１６のノイズ抑止部６２により、ロード速度制御部６０で速度検出回路５４からの速度信号Ｅ３から速度をサンプリング検出している間、切替信号Ｅ９を出力してパワーアンプ１２０をリニア駆動モードに切り替えてリニア駆動させ、速度検出している間、ＰＷＭ駆動は行わないようにしている。
【００８６】
このため速度検出を行っていないロード速度制御以外の期間にあっては、パワーアンプ１２０は基本的にＰＷＭ駆動モードによるＰＷＭ駆動であるが、この速度検出を行っていない期間についてＰＷＭ駆動以外にリニア駆動としてもよい。それ以外の構成は図５の第１実施形態と同じである。また、この第５実施形態も前述した第１乃至第４実施形態と組み合わせることで、更にノイズ抑止効果を得ることができる。
【００８７】
図１３は、ヘッドの速度を検出している間、パワーアンプのＰＷＭ駆動の周波数を速度検出に対し干渉しにくい周波数に変更するようにした本発明の第６実施形態の回路ブロック図である。この第６実施形態において、パワーアンプ集積回路４６のドライバ５０に設けているパワーアンプ１２２は、ＰＷＭ駆動を行うパワーアンプであり、ＰＷＭクロック発生器１２４を備えており、ＰＷＭクロック発生器１２４のクロック周波数は外部からのＰＷＭクロック指示値Ｅ１０により変更することができる。
【００８８】
このようなＰＷＭクロック周波数を変更可能なＰＷＭ駆動のパワーアンプ１２２に対し、ＭＣＵ１６に設けたノイズ抑止部６２は、ロード速度制御部６０で速度検出回路５４からの速度信号Ｅ３のサンプリングによる速度検出を行っている間、ＰＷＭクロック指示信号Ｅ１０を出力して、ＰＷＭクロック発生器１２４からのＰＷＭクロックを速度信号Ｅ３に干渉しにくい周波数に変更する。
【００８９】
例えば速度検出を行っている間、ＰＷＭクロック発生器１２４からのＰＷＭクロックを低い周波数に下げ、パワーアンプ１２２によるＶＣＭ１６に流す電流の電流変動を少なくし、これによって速度信号Ｅ３に混入する高周波ノイズを低減する。これ以外の点は図５の第１実施形態と同じである。また、図１３の第６実施形態を前述した第１〜第５実施形態と組み合わせることで更にノイズ抑止効果を高めることができる。
【００９０】
図１４は、フィルタによって速度信号に含まれているパワーアンプのＰＷＭ駆動によるノイズを除去する本発明の第７実施形態の回路ブロック図である。この第７実施形態にあっては、パワーアンプ集積回路４６のドライバ５０にはＰＷＭクロック発生器１２４からのＰＷＭクロックで動作するＰＷＭ駆動モードのパワーアンプ１２２を使用している。
【００９１】
ＰＷＭ駆動のパワーアンプ１２２によるパルスノイズが速度検出回路５４から出力される速度信号Ｅ３に混入することを防止するため、速度検出回路５４の出力にノイズ抑圧フィルタ１３０を設けている。このノイズ抑圧フィルタ１３０としては、パワーアンプ１２２のＰＷＭ駆動における基本波成分を少なくとも抑圧するローパスフィルタか、ＰＷＭ駆動の基本波成分及びその高調波成分を抑圧するノッチフィルタを使用する。
【００９２】
図１５は図１４のパワーアンプ１２２によるＰＷＭ駆動の際のノイズスペクトラムである。即ち図１５（Ａ）がパワーアンプ１２２のＰＷＭ駆動で発生するノイズスペクトラムであり、基本周波数ｆ０の基本波成分１３２−１に対し２ｆｏ，３ｆｏ，・・・８ｆｏのように、高調波成分１３２−２，１３２−３，・・・１３２−８が現われ、これらのノイズ成分は高域に行くほど減衰している。
【００９３】
図５（Ｂ）は、図１４のノイズ抑圧フィルタ１３０にローパスフィルタを使用した場合の周波数特性である。ローパスフィルタは低域通過特性１３４を持ち、ＰＷＭ駆動の基本波成分１３２−１の基本周波数ｆ０をローパスフィルタのカットオフ周波数付近もしくはそれ以上とするフィルタ特性により、速度信号に含まれるＰＷＭ駆動による基本波成分１３２−１及びその高調波成分１３２−２，・・・を除去することができる。
【００９４】
図１５（Ｃ）は、図１４のノイズ抑圧フィルタ１３０にノッチフィルタを使用した場合の周波数特性である。この場合、ノッチフィルタはＰＷＭ駆動の基本波成分１３２−１及びその高調波成分１３２−２〜１３２−８でカットオフ特性を持つようにフィルタ特性１３６−１〜１３６−９を設定し、これによってＰＷＭ駆動による基本波成分及び高調波成分を速度信号から除去することができる。
【００９５】
このような図１４の第７実施形態におけるノイズ抑圧フィルタ１３０は、機能的には静的なノイズ抑止部そのものであり、この場合にはＭＣＵ１６のノイズ抑止部６２は不要となる。
【００９６】
しかしながら、パワーアンプ集積回路４６にスイッチングレギュレータ１０２，１０４が設けられているような場合には、このスイッチングレギュレータ１０２，１０４からのスイッチングノイズの除去はノイズ抑圧フィルタ１３０では不十分になることから、破線のようにＭＣＵ１６のノイズ抑止部６２からの制御信号Ｅ５，Ｅ６によって速度検出を行っている間、スイッチングレギュレータ１０２，１０４の動作を停止することが望ましい。
【００９７】
もちろん図１４の第７実施形態についても、スイッチングレギュレータ１０２，１０４の動作を速度を検出している間、停止する図５の第１実施形態と組み合わせる以外に、更に前述した第２実施形態乃至第６実施形態と組み合わせることで、より一層、ノイズ抑止効果が得られる。
【００９８】
図１６は、パワーアンプのＰＷＭ駆動の周波数に応じてフィルタ特性を変化させる本発明の第８実施形態の回路ブロック図である。この第８実施形態にあっては、パワーアンプ集積回路４６のドライバ５０として、図１３の第６実施形態と同様、外部からのＰＷＭクロック指示値Ｅ１０によりクロック周波数を変更可能なＰＷＭクロック発生器１２４とＰＷＭ駆動のパワーアンプ１２２を備えており、ＭＣＵ１６に設けたノイズ抑止部６２がロード速度制御部６０で速度検出回路５４からの速度信号Ｅ３をサンプリングする速度検出の間、ＰＷＭクロック指示値Ｅ１０をＰＷＭクロック発生器１２４に出力し、ＰＷＭクロックの周波数を下げるようにしている。
【００９９】
また、この第８実施形態にあっては、速度検出回路５４の出力にノイズ抑圧フィルタ３０２を設けており、このノイズ抑圧フィルタ３０２は外部からのフィルタ特性指示値Ｅ１１によりフィルタ特性を変更することができる。ノイズ抑圧フィルタ３０２は例えば図１５（Ｂ）の周波数特性１３４を持つローパスフィルタであり、このローパスフィルタの周波数特性１３４がフィルタ特性指示値Ｅ１１により例えばカットオフ周波数を変更することができる。
【０１００】
またノイズ抑圧フィルタ３０２は例えば図１５（Ｃ）のフィルタ特性１３６−１〜１３６−９を持ったノッチフィルタであり、このノッチフィルタのトラップ周波数を外部からのフィルタ特性指示値Ｅ１１により周波数軸上でシフトすることができる。
【０１０１】
このノイズ抑圧フィルタ３０２に対しＭＣＵ１６に設けたノイズ抑止部６２は、ロード速度制御部６０で速度信号Ｅ３からサンプリングして速度検出を行う際に、ＰＷＭクロック指示値Ｅ１０の出力でＰＷＭクロックの周波数を下げると同時に、低下させたＰＷＭクロックの周波数に対応したフィルタ特性指示値Ｅ１１をノイズ抑圧フィルタ３０２に出力し、クロック周波数を下げたＰＷＭ駆動の基本波及びその高調波成分を抑圧するノイズ抑圧フィルタ３０２の周波数特性に切り替える。
【０１０２】
この第８実施形態についても、前述した第１実施形態乃至第５実施形態と組み合わせることで、より一層、ノイズ抑圧効果が得られる。
【０１０３】
尚、上記の実施形態は、ＶＣＭ逆起電圧からヘッドの速度を検出している間、動作を停止したり動作を遅くしたりする縮退処理やノイズ抑止を行う回路として、スイッチングレギュレータ、クロックにより駆動されるＭＣＵやメモリ、またＶＣＭ駆動に使用しているＰＷＭ駆動のパワーアンプなどを例にとるものであったが、これ以外のＶＣＭ逆起電圧から検出された速度信号にノイズを混入させるノイズ源となる他の回路部についても、必要に応じて、その動作を停止するか動作速度を遅くするノイズ抑止処理を行うようにしてもよい。
【０１０４】
また本発明は上記の実施形態に限定されず、その目的と利点を損なわない適宜の変形を含む。更に、本発明は上記の実施形態に示した数値による限定は受けない。
（付記）
（付記１）
ランプロード機構を備えたディスク装置に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御するロード速度制御部と、
前記ヘッドを速度制御している間、周辺回路部を縮退動作させる縮退処理部と、を備えたことを特徴とするディスク装置。
【０１０５】
（付記２）
付記１記載のディスク装置に於いて、前記縮退処理部は、前記ヘッドを速度制御している間、スイッチングレギュレータの動作を停止することを特徴とするディスク装置。
【０１０６】
（付記３）
付記１記載のディスク装置に於いて、前記縮退処理部は、前記ヘッドを速度制御している間、周辺回路部を動作するクロックの周波数を低くして動作を遅くすることを特徴とするディスク装置。
【０１０７】
（付記４）
付記１記載のディスク装置に於いて、前記周辺回路部は、クロックにより動作するＭＰＵとメモリを含む主制御部を備え、前記縮退処理部は、前記ヘッドを速度制御している間、前記主制御部のクロック周波数を低下させることを特徴とするディスク装置。
【０１０８】
（付記５）
付記１記載のディスク装置に於いて、
ディスクの回転停止時にヘッドが対比するランプと、
ヘッドがランプ上を移動する間、スイッチがオフ状態となるスイッチングレギュレータと、
を備えたことを特徴とするディスク装置。
【０１０９】
（付記６）
ランプロード機構を備えたディスク装置に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御するロード速度制御部と、
前記ヘッドを速度制御している間、周辺回路部の動作によるノイズの混入を抑止するノイズ抑止部と、
を備えたことを特徴とするディスク装置。
【０１１０】
（付記７）
付記６記載の磁気ディスク装置に於いて、前記周辺回路部は、中央制御ユニットからの制御信号によりスルーレート、ダイナミックレンジ（無歪信号増幅周波数帯域）及び又は電流フィードバックの停止が可能な前記ボイスコイルモータを駆動するパワーアンプを備え、前記ノイズ抑止部は、前記ヘッド速度信号を検出している間、前記スルーレートの低下、前記ダイナミックレンジの低下及び電流フィードバックの停止による出力更新の停止の少なくともいずれかを行うことを特徴とする磁気ディスク装置。
【０１１１】
（付記８）
付記６記載の磁気ディスク装置に於いて、前記周辺回路部は、リニア駆動モードとＰＷＭ駆動モードを切替え可能な前記ボイスコイルモータのパワーアンプを備え、前記ノイズ抑止部は、前記ヘッド速度信号を検出している間、前記パワーアンプの動作をリニア駆動モードの動作とすることを特徴とする磁気ディスク装置。
【０１１２】
（付記９）
付記６記載の磁気ディスク装置に於いて、前記周辺回路部は、動作周波数を可変可能なＰＷＭ駆動で動作する前記ボイスコイルモータのパワーアンプを備え、前記ノイズ抑止部は、前記ヘッド速度信号を検出している間、前記パワーアンプの駆動周波数を前記ヘッド速度信号に干渉しない周波数に変更することを特徴とする磁気ディスク装置。
【０１１３】
（付記１０）
付記６記載のヘッドの磁気ディスク装置に於いて、前記ノイズ抑止部は、更に、前記ヘッド速度検出信号から前記パワーアンプのＰＷＭ動作周波数の基本波及びその高調波を含む周波数成分を除去するフィルタを設けたことを特徴とする磁気ディスク装置。
【０１１４】
（付記１１）
付記６記載のヘッドの磁気ディスク装置に於いて、前記周辺回路部は、ＰＷＭ駆動で動作するＶＣＭのパワーアンプを備え、前記ノイズ抑止部は、前記ヘッド速度信号を検出している間、前記ヘッド速度信号から前記パワーアンプのＰＷＭ動作周波数の基本波及びその高調波を含む周波数成分を除去するフィルタであることを特徴とするヘッド速度検出方式。
【０１１５】
（付記１２）
付記１１記載のヘッドの磁気ディスク装置に於いて、前記フィルタは、ＰＷＭ動作周波数の基本波及びその高調波の周波数成分を抑圧するノッチフィルタ又は、ＰＷＭ動作周波数の基本波及びその所定次数までの高調波の周波数成分を含む周波数帯域を除去するローパスフィルタであることを特徴とする磁気ディスク装置。
【０１１６】
（付記１３）
ランプロード機構を備えたディスク装置の制御方法に於いて、
ヘッドがランプ上を移動する際に、前記ヘッドを速度制御し、
前記ヘッドを速度制御している間、周辺回路部を縮退動作させることを特徴とするディスク装置の制御方法。
【０１１７】
（付記１４）
付記１３記載のディスク装置の制御方法に於いて、前記縮退処理は、前記ヘッドを速度制御している間、スイッチングレギュレータの動作を停止することを特徴とするディスク装置の制御方法。
【０１１８】
（付記１５）
付記１３記載のディスク装置の制御方法に於いて、前記縮退処理は、前記ヘッドを速度制御している間、周辺回路部を動作するクロックの周波数を低くして動作を遅くすることを特徴とするディスク装置の制御方法。
【０１１９】
（付記１６）
付記１３記載のディスク装置の制御方法に於いて、前記縮退処理は、前記ヘッドを速度制御している間、クロックにより動作するＭＰＵとメモリを含む前記主制御部のクロック周波数を低下させることを特徴とするディスク装置の制御方法。
【０１２０】
【発明の効果】
以上説明してきたように本発明によれば、ランプロード機構を備えたディスク装置において、ランプからヘッドを磁気ディスク媒体にロードする際にＶＣＭ逆起電圧からヘッドの速度信号を検出している間、速度信号に対するノイズを混入する周辺回路部の動作を停止するかまたはクロック周波数を下げて動作を遅くすることで、周辺回路部からの速度信号に混入するノイズを抑圧除去し、微弱なＶＣＭ逆起電圧に基づいて検出された速度信号によるランプロード速度制御を正確且つ安定に行い、ランプロードの際の異常なヘッドの動きによる誤作動を防ぐことで装置の信頼性を確保することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明が適用されるハードディスクドライブのブロック図
【図３】ランプロード速度制御時にノイズを抑止する本発明の機能構成のブロック図
【図４】ランプロード機構によるヘッドのランプロードの説明図
【図５】スイッチングレギュレータを停止する本発明の第１実施形態の回路ブロック図
【図６】図４のランプロード速度制御のＶＣＭ電流とスイッチングレギュレータの停止制御のタイムチャート
【図７】図４のサンプリングによる速度検出とＶＣＭ電流更新のタイムチャート
【図８】サンプリングによる速度検出に同期してスイッチングレギュレータの動作を停止する場合のタイムチャート
【図９】ＭＰＵやメモリのクロック周波数を低下させる本発明の第２実施形態の回路ブロック図
【図１０】パワーアンプのスルーレートを低下させる本発明の第３実施形態の回路ブロック図
【図１１】パワーアンプをホールドして出力更新を停止する本発明の第４実施形態の回路ブロック図
【図１２】パワーアンプのＰＷＭ駆動を停止してリニア駆動する本発明の第５実施形態の回路ブロック図
【図１３】ＰＷＭ駆動の周波数を干渉しにくいように変更する本発明の第６実施形態の回路ブロック図
【図１４】フィルタによって速度検出信号に含まれているＰＷＭ駆動のノイズを除去する本発明の第７実施形態の回路ブロック図
【図１５】図１４のＰＷＭ駆動によるノイズとフィルタの周波数特性の説明図
【図１６】ＰＷＭ駆動の周波数に応じてフィルタの特性を変化させる本発明の第８実施形態の回路ブロック図
【符号の説明】
１０：ＳＣＳＩコントローラ
１２：ドライブコントロール
１４：ディスクエンクロージャ
１５：クロック発生器
１６：ＭＣＵ（メイン制御ユニット）
１８：メモリ
２０：プログラムメモリ
２２：ハードディスクコントローラ（ＨＤＣ）
２４：データバッファ
２６：ドライブインタフェースロジック
２８：ＤＳＰ
３０：リード／ライトＬＳＩ
３２：サーボ復調部
３４：サーボドライバ
３６：ヘッドＩＣ
３８−１〜３８−６：ヘッド
４０，４０−１〜４０−３：磁気ディスク（媒体）
４２：スピンドルモータ（ＳＰＭ）
４４：ボイスコイルモータ（ＶＣＭ）
４６：パワーアンプ集積回路
４８：ドライバ
５４：速度検出回路
５６：周辺回路部
６０：ロード速度制御部
６１：縮退処理部
６２：ノイズ抑止部
６４：ＤＡコンバータ
６６：ノード
６８：設定器
７８：補償器
７２：ＤＡコンバータ
７４：ランプ
７６：ランディング領域
８０：補償器
８２，１１６，１１８，１２０，１２２：パワーアンプ
８４：センスアンプ
８６：ＶＣＭコイル
８８：コイル抵抗
９０：センス抵抗
９２，９４：抵抗
９６，９８，１００：差動増幅器
１２４：ＰＷＭクロック発生器
１３０：ノイズ抑圧フィルタ
【図１】
0003866487.tif 000002
【図２】
0003866487.tif 000003
【図３】
0003866487.tif 000004
【図４】
0003866487.tif 000005
【図５】
0003866487.tif 000006
【図６】
0003866487.tif 000007
【図７】
0003866487.tif 000008
【図８】
0003866487.tif 000009
【図９】
0003866487.tif 000010
【図１０】
0003866487.tif 000011
【図１１】
0003866487.tif 000012
【図１２】
0003866487.tif 000013
【図１３】
0003866487.tif 000014
【図１４】
0003866487.tif 000015
【図１５】
0003866487.tif 000016
【図１６】
0003866487.tif 000017