(57)【特許請求の範囲】
【請求項１】
２つの電界効果トランジスタが半導体基板上において、所定間隔を隔てて隣接配置されて、互いのドレイン電極が接続される一方、それぞれの電界効果トランジスタのゲート電圧の制御により、前記ドレイン電極と一方の電界効果トランジスタのソース電極または他方の電界効果トランジスタのソース電極間の導通状態が選択されて、信号通過が可能となるよう構成されてなる単極双投型半導体スイッチ集積回路において、
前記２つの電界効果トランジスタの間に、遮蔽用配線を配し、
前記一方の電界効果トランジスタのドレイン及びソース電極と前記遮蔽用配線とは、互いに平行するよう配設され、
前記他方の電界効果トランジスタのドレイン及びソース電極は、前記一方の電界効果トランジスタのドレイン及びソース電極の配設方向と直交する方向に配設されてなることを特徴とする単極双投型半導体スイッチ集積回路。
【請求項２】
前記遮蔽用配線は、基板上に設けられた接地用端子を介して接地状態に保持されるものであることを特徴とする請求項１記載の単極双投型半導体スイッチ集積回路。
【請求項３】
前記２つの電界効果トランジスタは、ガリウム砒素を用いてなるものであることを特徴とする請求項１又は２に記載の単極双投型半導体スイッチ集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子によるスイッチ回路に係り、特に、高周波信号の遮断、切り替え等を行うための半導体スイッチ集積回路であって、その動作特性の向上を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の半導体スイッチとしては、例えば、電界効果トランジスタ（ＦＥＴ）に代表される半導体素子を用いて、高周波信号の遮断、切り替え等を行えるようにして集積回路化されたものが公知・周知となっている。
図３には、このような半導体スイッチ集積回路の内、特に、いわゆる単極双投型と称されるものの回路図が示されており、以下、同図を参照しつつ、その構成、動作について概括的に説明すれば、この単極双投型半導体スイッチ集積回路は、２つの電界効果トランジスタ１,２を用いてなり、外部から入力される高周波信号を、制御信号により選択されたいずれか一方の電界効果トランジスタ１,２を介して出力するようになっているものである。
【０００３】
すなわち、この単極双投型半導体スイッチ集積回路は、第１の電界効果トランジスタ１のドレインと第２の電界効果トランジスタ２のドレインとが共に、第１の入出力端子５に接続されている。
そして、第１の電界効果トランジスタ１のゲートに論理値Ｈｉｇｈに対応する所定の電圧が、第２の電界効果トランジスタ２のゲートに論理値Ｌｏｗに対応する所定の電圧が、それぞれ印加されると、第１の電界効果トランジスタ１が導通状態、第２の電界効果トランジスタ２が非導通状態となり、第１の入出力端子５と、この第１の電界効果トランジスタ１のソースに接続された第２の入出力端子６との間で高周波信号が通過可能とされるようになっている。
【０００４】
また、第１の電界効果トランジスタ１のゲートに論理値Ｌｏｗに対応する所定の電圧が、第２の電界効果トランジスタ２のゲートに論理値Ｈｉｇｈに対応する所定の電圧が、それぞれ印加されると、第１の電界効果トランジスタ１に代わって第２の電界効果トランジスタ２が導通状態となり、第２の電界効果トランジスタ２のソースに接続された第３の入出力端子７と第１の入出力端子５との間で高周波信号が通過可能とされるようになっている。
【０００５】
【発明が解決しようとする課題】
ところで、このような機能を有する半導体スイッチ集積回路の各電極等の配置構成としては、例えば、図４に示されたような構成を典型例として挙げることができる。すなわち、第１及び第２の電界効果トランジスタ１,２は、実装上の制約から半導体基板１０上に、隣り合わせて配置されている。特に、それぞれのドレイン電極１５ａ,１５ｂ及びソース電極１６ａ,１６ｂは、共に櫛形状に形成されたものとなっており、この櫛形状に形成されたドレイン電極１５ａ,１５ｂ及びソース電極１６ａ,１６ｂは、共に、その分岐電極１７が平行に配設されたものとなっている。
【０００６】
かかる配置構成に起因して、第１の電界効果トランジスタ１と第２の電界効果トランジスタ２との間には、電磁的な結合が生じ、第１の電界効果トランジスタ１が導通状態とされると、非導通状態にある第２の電界効果トランジスタ２のソース側に高周波信号が漏洩し、また、逆に、第２の電界効果トランジスタ２が導通状態となり、第１の電界効果トランジスタ１が非導通状態となった場合には、第１の電界効果トランジスタ１のソース側に高周波信号が漏洩し、結果として、いわゆる入出力間アイソレーション特性が低下するという問題があった。
【０００７】
本発明は、上記実状に鑑みてなされたもので、同一半導体基板上に配置される２つの電界効果トランジスタの電磁的結合の無い単極双投型半導体スイッチ集積回路を提供するものである。
本発明の他の目的は、半導体基板上における実装上の制約を無視することなく、２つの電界効果トランジスタ間の電磁的結合を無くし、入出力間アイソレーション特性の良好な単極双投型半導体スイッチ集積回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願発明にかかる単極双投型半導体スイッチ集積回路は、２つの電界効果トランジスタが半導体基板上において、所定間隔を隔てて隣接配置されて、互いのドレイン電極が接続される一方、それぞれの電界効果トランジスタのゲート電圧の制御により、前記ドレイン電極と一方の電界効果トランジスタのソース電極または他方の電界効果トランジスタのソース電極間の導通状態が選択されて、信号通過が可能となるよう構成されてなる単極双投型半導体スイッチ集積回路において、
前記２つの電界効果トランジスタの間に、遮蔽用配線を配し、前記一方の電界効果トランジスタのドレイン及びソース電極と前記遮蔽用配線とは、互いに平行するよう配設され、前記他方の電界効果トランジスタのドレイン及びソース電極は、前記一方の電界効果トランジスタのドレイン及びソース電極の配設方向と直交する方向に配設されてなることを特徴とするものである。
【０００９】
かかる構成において、前記遮蔽用配線は、基板上に設けられた接地用端子を介して接地状態に保持されるものが好適である。また、前記２つの電界効果トランジスタは、ガリウム砒素を用いてなるものも好適である。
【００１０】
かかる構成においては、一方の電界効果トランジスタのドレイン及びソース電極の配置と、他方の電界効果トランジスタのドレイン及びソース電極の配置に起因して、一方の電界効果トランジスタのドレイン及びソース電極と他方の電界効果トランジスタのドレイン及びソース電極との静電結合が抑圧され、静電結合を介しての高周波信号の漏洩がより抑圧され、アイソレーションのさらなる改善がなされるようになっている。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。また、以下の説明において、従来の構成要素と同一の構成要素については、同一の符号を付すこととする。最初に、この発明の実施の形態における単極双投型半導体スイッチ集積回路の電気的な接続について図３を参照しつつ説明すれば、この単極双投型半導体スイッチ集積回路は、基本的には、従来と同一のものである。
【００１２】
すなわち、単極双投型半導体スイッチ集積回路は、第１及び第２の電界効果トランジスタ１,２を有してなり、第１及び第２の電界効果トランジスタ１,２のドレインが共に第１の入出力端子５に接続される一方、第１の電界効果トランジスタ１のソースが第２の入出力端子６へ、第２の電界効果トランジスタ２のソースが第３の入出力端子７へ、それぞれ接続されたものとなっている。
また、第１の電界効果トランジスタ１のゲートは、第１の制御入力端子８へ、第２の電界効果トランジスタ２のゲートは、第２の制御入力端子９へ、それぞれ接続されたものとなっている。
【００１３】
そして、第１の制御入力端子８に論理値Ｈｉｇｈに対応する所定の電圧が、第２の制御入力端子９に論理値Ｌｏｗに対応する所定の電圧が、それぞれ印加されると、第１の電界効果トランジスタ１が導通状態とされ、第１及び第２の入出力端子５,６間で高周波信号の通過が可能となる。
また、上述とは逆に、第１の制御入力端子８に論理値Ｌｏｗに対応する所定の電圧が、第２の制御入力端子９に論理値Ｈｉｇｈに対応する所定の電圧が印加されると、第２の電界効果トランジスタ２が導通状態とされ、第１及び第３の入出力端子５,７間で高周波信号の通過が可能となる。
なお、第１及び第２の電界効果トランジスタ１,２は、より具体的には、例えば、ガリウム砒素（ＧａＡｓ）を用いてなるものが高周波特性等の観点から好適である。
【００１４】
次に、上述のような回路構成、機能を有する、本発明の前提となる単極双投型半導体スイッチ集積回路の配置構成例について、図１を参照しつつ説明する。この単極双投型半導体スイッチ集積回路は、半導体基板１０上に、第１及び第２の電界効果トランジスタ１,２が隣接して設けられている点は、従来と同様である。すなわち、図１において点線で示された第１の電界効果トランジスタ領域１１と第２の電界効果トランジスタ領域１２とが、半導体基板１０上において、それぞれ所定の間隔を隔てて形成されており、それぞれの領域１１,１２には、それぞれのドレイン電極１５ａ,１５ｂ及びソース電極１６ａ,１６ｂが配設されている。
【００１５】
ドレイン電極１５ａ,１５ｂ及びソース電極１６ａ,１６ｂは、いずれも櫛形状に形成されたものとなっており、複数の分岐電極１７を有するものとなっている。そして、ドレイン電極１５ａ,１５ｂの分岐電極１７と分岐電極１７との間の略中間位置には、ソース電極１６ａ,１６ｂの分岐電極１７が位置するような配置となっている。
また、第１の電界効果トランジスタ１のドレイン及びソース電極１５ａ,１６ａの分岐電極１７と、第２の電界効果トランジスタ２のドレイン及びソース電極１５ｂ,１６ｂの分岐電極１７とは、互いに平行する状態となっている。
【００１６】
そして、第１及び第２の電界効果トランジスタ領域１１,１２の周囲には、図１で言えば第１及び第２の電界効果トランジスタ領域１１,１２の左側近傍において、矩形状に形成された第１の制御入力端子８、第１の入出力端子５及び第２の制御入力端子９が、所定間隔を隔てて、図１において紙面左上から順に配設されている。
また、図１において第１及び第２の電界効果トランジスタ領域１１,１２の右側近傍において、矩形状に形成された第２の入出力端子６、後述する接地用端子２０及び第３の入出力端子７が同様に所定間隔を隔てて配設されている。
【００１７】
一方、第１の電界効果トランジスタ領域１１と第２の電界効果トランジスタ領域１２との間には、その略中間位置において、導電性部材からなる短冊状に形成された遮蔽用配線２１が、第１及び第２の電界効果トランジスタ１,２の分岐電極１７と平行するように配設されており、その一端側は、先の接地用端子２０に接続されている。そして、この接地用端子２０は、図示されない接続線によって接地されるため、遮蔽用配線２１も接地された状態に保持されるようになっている。
【００１８】
次に、上記構成における動作について説明すれば、まず、第１及び第２の制御入力端子８,９に印加される制御信号のレベルに応じて第１または第２の電界効果トランジスタ１,２のいずれかが導通状態となり、第１の入出力端子５と、第２または第３の入出力端子６,７の何れかとの間での高周波信号の通過が可能となるのは、従来と基本的に変わるところはなく、ここでの再度の詳細な説明は省略する。
【００１９】
従来と異なるのは、例えば、第１の電界効果トランジスタ１が導通状態にあり、高周波信号が第１の入出力端子５と第２の入出力端子６間を通過する際、従来であれば、第２の電界効果トランジスタ２のドレイン電極１５ｂ及びソース電極１６ｂへ電磁的な結合により高周波信号が生じたが、この発明の実施の形態においては、第１の電界効果トランジスタ１と第２の電界効果トランジスタ２との間に接地状態にある遮蔽用配線２１があるため、第１の電界効果トランジスタ１から漏洩した高周波信号は、この遮蔽用配線２１によりいわば捕捉され、アースされる状態、換言すれば電磁遮蔽された状態となる点にある。したがって、第１の電界効果トランジスタ１から漏洩した高周波信号が第２の電界効果トランジスタ２に到達することはなく、第１の入出力端子５と第３の入出力端子７とのいわゆるアイソレーションが充分に確保されることとなる。
【００２０】
そして、上述とは逆に、第１の電界効果トランジスタ１に代えて第２の電界効果トランジスタ２が導通状態となった場合も、基本的に全く同様であり、この場合には、第１の入出力端子５と第２の入出力端子６との間のアイソレーションが充分確保されることとなる。
【００２１】
次に、本発明の配置構成例について、図２を参照しつつ説明する。なお、図１に示された配置構成例と同一の構成要素については、同一の符号を付し、その詳細な説明は省略することとし、以下、異なる点を中心に説明することとする。この本発明の配置構成例は、第１の電界効果トランジスタ１と第２の電界効果トランジスタ２との間に遮蔽用配線２１が配置される点は、先の配置構成例と同様であるが、第２の電界効果トランジスタ２のドレイン及びソース電極１５ｂ,１６ｂの配列が図１に示されたものと次述するように異なるものである。
【００２２】
すなわち、第１及び第２の電界効果トランジスタ１,２のドレイン及びソース電極１５ａ,１５ｂ、１６ａ,１６ｂが櫛形状に形成されたものであり、第１の電界効果トランジスタ１のドレイン及びソース電極１５ａ,１６ａのそれぞれの分岐電極１７と遮蔽用配線２１とが平行するように配設されるのは、先の図１に示された例と同様である。一方、第２の電界効果トランジスタ２のドレイン及びソース電極１５ｂ,１６ｂは、それぞれの分岐電極１７の配設方向が、第１の電界効果トランジスタ１のドレイン及びソース電極１５ａ,１６ａのそれぞれの分岐電極１７の配設方向に対して直交する方向になっている点が図１の例と異なるものである。
【００２３】
すなわち、換言すれば、第１の電界効果トランジスタ１のドレイン及びソース電極１５ａ,１６ａは、それぞれの分岐電極１７が遮蔽用配線２１と平行となるように、図２の例で言えば、紙面左右方向へ配設されているのに対して、第２の電界効果トランジスタ２のドレイン及びソース電極１５ｂ,１６ｂは、それぞれの分岐電極１７が図２において紙面上下方向となるように配設されたものとなっている。
【００２４】
かかる構成における動作について説明すれば、まず、第１及び第２の制御入力端子８,９に印加される制御信号のレベルに応じて第１または第２の電界効果トランジスタ１,２のいずれかが導通状態となり、第１の入出力端子５と、第２または第３の入出力端子６,７の何れかとの間での高周波信号の通過が可能となるのは、先の第１の例と全く同様である。
【００２５】
また、遮蔽用配線２１により第１及び第２の電界効果トランジスタ１,２相互間において、高周波信号の遮蔽がなされる点についても、先の第１の例と全く同様であるが、この第２の例においては、上述したような第１及び第２の電界効果トランジスタ１,２のドレイン及びソース電極１５ａ,１５ｂ、１６ａ,１６ｂの配置により、第１の電界効果トランジスタ１のドレイン及びソース電極１５ａ,１６ａの分岐電極１７と、第２の電界効果トランジスタ２のドレイン及びソース電極１５ｂ,１６ｂの分岐電極１７との間のいわゆる静電結合、また、第２の電界効果トランジスタ２のドレイン及びソース電極１５ｂ,１６ｂの分岐電極１７と遮蔽用配線２１とのいわゆる静電結合が殆ど生じないため、この静電結合を介しての高周波信号の漏洩が生じないようになっており、第１の例に比して第１の入出力端子５と第２及び第３の入出力端子６,７間のいわゆるアイソレーションがより改善されたものとなっている。
【００２７】
なお、上述した本発明の配置構成例では、第２の電界効果トランジスタ２の分岐電極１７を、第１の電界効果トランジスタ１の分岐電極１７及び遮蔽用配線２１の配設方向と直交する方向へ配設するようにしたが、これとは逆に、第１の電界効果トランジスタ１の分岐電極１７を、図２において紙面上下方向へ配設するようにしてもよいものである。
【００２８】
【発明の効果】
以上、述べたように、本発明によれば、２つの電界効果トランジスタ相互の相対的な位置を変えることなく、この２つの電界効果トランジスタ間に生ずる高周波信号の漏洩を極力抑圧できるような構成とすることにより、一方の電界効果トランジスタから輻射された高周波信号が、接地状態とされる遮断用配線によって電磁的に遮断され、一方の電界効果トランジスタから輻射された高周波信号が他方の電界効果トランジスタに入射するようなことがなくなり、入出力間アイソレーション特性の改善を図ることができる。また、遮断用配線は、２つの電界効果トランジスタの間に設けたので、半導体基板上における実装上の制約を無視することなく、２つの電界効果トランジスタ間の電磁的結合を無くし、入出力間アイソレーション特性の良好な単極双投型半導体スイッチ集積回路を提供することができる。加えて、一方の電界効果トランジスタのドレイン及びソース電極と、他方の電界効果トランジスタのドレイン及びソース電極との静電結合をなくすことができるので、入出力間アイソレーション特性のさらなる改善を図ることができる。
【図面の簡単な説明】
【図１】本発明の前提となる単極双投型半導体スイッチ集積回路の配置構成例を模式的に示す模式図である。
【図２】本発明の実施の形態における単極双投型半導体スイッチ集積回路の配置構成例を模式的に示す模式図である。
【図３】従来及び本発明の実施の形態の双方に共通する単極双投型半導体スイッチ集積回路の回路図である。
【図４】従来の単極双投型半導体スイッチ集積回路の配置構成例を模式的に示す模式図である。
【符号の説明】
１…第１の電界効果トランジスタ
２…第２の電界効果トランジスタ
５…第１の入出力端子
６…第２の入出力端子
７…第３の入出力端子
８…第１の制御入力端子
９…第２の制御入力端子
１０…半導体基板
１５ａ…第１の電界効果トランジスタのドレイン電極
１５ｂ…第２の電界効果トランジスタのドレイン電極
１６ａ…第１の電界効果トランジスタのソース電極
１６ｂ…第２の電界効果トランジスタのソース電極
１７…分岐電極
２０…接地用端子
２１…遮蔽用配線
【図１】
0003913326.tif 000002
【図２】
0003913326.tif 000003
【図３】
0003913326.tif 000004
【図４】
0003913326.tif 000005