(57)【特許請求の範囲】
【請求項１】
光電変換で発生した電荷蓄積電圧が一方の駆動端子に、リセット制御電圧が制御端子に、リセット電圧が他方の駆動端子にそれぞれ印加されて、該電荷蓄積電圧をリセット可能とするリセットトランジスタと、該電荷蓄積電圧が制御端子に、第１基準電圧が一方の駆動端子にそれぞれ印加されて、該電荷蓄積電圧に応じた信号電圧を他方の駆動端子から出力する増幅用トランジスタとを有する複数の画素セルが２次元的に配列されており、
該リセットトランジスタの他方の駆動端子に対して、該リセット電圧および該リセット電圧よりも低い第２基準電圧の何れかに切換可能とする電圧切換手段が設けられ、該増幅用トランジスタの一方の駆動端子に、該増幅用トランジスタの一方の駆動端子とその制御端子間を短絡可能とするトランジスタ定格以上の高電圧を印加可能に構成する固体撮像装置。
【請求項２】
前記複数の画素セルが行方向および列方向にマトリクス状に配列されており、前記電圧切換手段は、列毎に共通に接続された前記リセットトランジスタの他方の駆動端子に対して、前記リセット電圧と該リセット電圧よりも低い所定電圧または該第２基準電圧として接地電圧との何れかに切換可能とする請求項１記載の固体撮像装置。
【請求項３】
請求項１または２記載の固体撮像装置の画素セルに対して、ウェハ状態でテストを行って画素不良が検出された画素セルのうち、光が入射しているときに入射光に対して反応しないか、または不完全に反応する所定不良画素セルを、前記増幅用トランジスタの一方の駆動端子とその制御端子とが短絡した画素セルに変換する固体撮像装置の画素不良変換方法。
【請求項４】
前記所定不良画素セルに対して、前記リセットトランジスタの他方の駆動端子に第２基準電圧を印加すると共に該リセットトランジスタの制御端子にリセット制御電圧を印加し、かつ 前記増幅用トランジスタの一方の駆動端子に前記トランジスタ定格以上の高電圧を印加する請求項３記載の固体撮像装置の画素不良変換方法。
【請求項５】
請求項３または４記載の固体撮像装置の画素不良変換方法を用いて前記増幅用トランジスタの一方の駆動端子とその制御端子とを短絡した画素セルを含む固体撮像装置。
【請求項６】
請求項５記載の固体撮像装置の変換画素セルのアドレスをメモリに記憶させ、該変換画素セル出力を該アドレスの隣接画素セル出力に置き換える傷補正を行う固体撮像装置の傷補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばビデオカメラ、監視カメラ、ドアホンカメラ、車載用カメラ、ＴＶ電話用カメラおよび携帯電話用カメラなどの各種カメラ、これらを用いたカメラシステムなどに用いられる固体撮像装置、その画素不良変換方法およびこれを用いた傷補正方法に関する。
【０００２】
【従来の技術】
現在、一般に使用されるＣＭＯＳ型固体撮像素子においては、半導体基板上にフローティングダイオードと称される電位的にフローティングな拡散層が形成されており、その拡散層により入射光を光電変換すると共に、その拡散層のＰＮ接合による容量成分にて、光電変換により発生した電荷を電圧に変換した後、その電荷電圧に応じた信号成分を出力回路に出力するようになっている。また、その後、リセットトランジスタのゲートにリセットパルス（リセット制御信号）を印加することによって、フローティングダイオード部に蓄積された不要電荷をリセットドレイン部側に掃き出して、フローティングダイオード部の電荷蓄積電位を所定のリセット電圧にリセットするようになっている。
【０００３】
図５は、従来のＣＭＯＳ型固体撮像装置の要部構成を示す回路図である。
【０００４】
図５において、ＣＭＯＳ型固体撮像素子は、（ｘ，ｙ）アドレスが（ｉ，ｊ）である複数の画素セル２０が半導体基板２１上に行方向および列方向にマトリクス状で２次元的に配置されている。画素セル２０は、セレクトスイッチ用トランジスタ１と、リセットトランジスタ２と、フローティングダイオード３と、増幅用トランジスタ４とを備えている。なお、ｉ，ｊは自然数である。
【０００５】
セレクトスイッチ用トランジスタ１は、そのソースが列信号線５と接続され、そのドレインが増幅用トランジスタ４のソースと接続され、そのゲートが、複数の画素セル２０の各行毎に互いに平行に設けられたセレクトパルス信号線６と接続されている。セレクトパルス信号線６には、垂直セレクトスイッチ用デコーダ８からセレクトパルスが供給されるようになっている。セレクトスイッチ用トランジスタ１のゲートにセレクトパルスが印加されると、２次元的に配列された行方向の複数の画素セル２０が選択され、その画素セル２０からの出力信号成分が列信号線５に供給される。
【０００６】
リセットトランジスタ２は、そのソースが電荷蓄積領域Ｎ１に接続され、そのドレインがリセットドレイン電圧ＶＲＤの印加部に接続され、そのゲートがリセットパルス信号線７に接続されいる。このリセットパルス信号線７は、２次元的に配列された行毎の複数の画素セル２０のリセットトランジスタ２のゲートに接続されており、垂直リセット用デコーダ９からリセットパルス信号線７にリセットパルスが選択的に供給される。リセットトランジスタ２のゲートにリセットパルスが印加されると、電荷蓄積領域Ｎ１とリセットトランジスタ２のドレインとの間が導通（短絡）して、電荷蓄積領域Ｎ１に蓄積された電荷がドレイン側に排出される。
【０００７】
フローティングダイオード３はＰＮ接合により構成され、入射光から光電変換された電荷が電位的にフローティングな電荷蓄積領域Ｎ１に蓄積されるようになっている。
【０００８】
増幅用トランジスタ４は、そのソースがセレクトスイッチ用トランジスタ１のドレインに接続され、そのドレインが電源電圧（ＶＤＤ）端子に接続され、そのゲートが電荷蓄積領域Ｎ１に接続されており、フローティングダイオード３にて光電変換された、入射光量に応じた電荷蓄積電圧に応じた信号電圧に増幅されるようになっている。
【０００９】
列信号線５は、複数の画素セル２０の各列毎に互いに平行に設けられており、その一方端がそれぞれ水平選択用トランジスタ１０のドレインに接続され、その他方端がそれぞれ定電流源１４を介して接地されている。この水平選択用トランジスタ１０のゲートは、水平選択スイッチ用デコーダ１１に接続されており、水平選択用トランジスタ１０のゲートには、水平選択スイッチ用デコーダ１１から列選択パルスが入力されて、各列信号線５が順次選択されるようになっている。列信号線５が選択されることによって、２次元的に配列された複数の画素セル２０のうち、列方向の複数の画素セル２０が選択され、前述した選択行方向の画素セル２０から出力信号成分が水平選択用トランジスタ１０を介して出力水平信号線１２に出力されて、出力回路１３から信号電圧として出力される。
【００１０】
図６は、図５のＣＭＯＳ型固体撮像装置の動作を説明するためのタイミングチャートである。
【００１１】
まず、図６に示すように、１フレーム期間の開始時に、リセットパルスがハイレベルとなってｊ行目のリセットトランジスタ２のゲートに正電圧が印加されると、リセットドレイン電圧（ＶＲＤ）の印加部と電荷蓄積領域Ｎ１との間が電位的に導通（短絡）され、電荷蓄積領域Ｎ１はリセットドレイン電圧（ＶＲＤ）に固定される。
【００１２】
次に、リセットパルスがローレベルとなると、リセットドレイン電圧（ＶＲＤ）と電荷蓄積領域Ｎ１との間は電位的に遮断され、フローティングダイオード３はリセットパルスのフィードスルー成分（Δ）だけ電圧が下がって一旦固定される。このフィードスルー成分（Δ）は、一般に、１００ｍＶ〜４００ｍＶ程度である。このリセットドレイン電圧（ＶＲＤ）の印加部とフローティングダイオード３と間の遮断時に、光がフローティングダイオード３に入射すると、その光の入射量に比例した電荷が発生し、それが負方向の電圧に変換される。これによって、リセットドレイン電圧にリセットされていた電荷蓄積領域Ｎ１の電位が順次低くなっていく。
【００１３】
このようにして、リセット動作が完了し、一定時間（１フレーム期間）経過後、セレクトパルスがハイレベルとなってｊ行目のセレクトスイッチ用トランジスタ１にて行毎に画素セル２０が選択されると、選択された画素セル２０から各列信号線５に、光電変換された電荷の電圧値ＳＩＧに応じた信号成分が出力される。
【００１４】
このように、ｊ行目の画素セル２０が選択されている間、水平選択スイッチ用デコーダ１１から列選択パルスが順次出力されることで、水平方向に複数設けられたｉ列目の水平選択用トランジスタ１０（水平選択スイッチ）が順次選択されてオン状態になり、アドレス（ｉ，ｊ）の画素セル２０から信号成分が出力水平信号線１２に時系列に出力される。
【００１５】
このとき、ｉ列目の水平選択用トランジスタ１０がオン状態からオフ状態になった直後に、再びｊ行目のリセットパルスがハイレベルとなると、ｊ行目のリセットトランジスタ２のゲート電圧に正電圧が印加され、電荷蓄積領域Ｎ１は再びリセットドレイン電圧にリセットされる。このような動作が各フレーム期間（例えば３０ｍＳ）毎に行われる。
【００１６】
一般に、上記リセットパルスおよびセレクトパルスのハイレベルは電源電圧、ローレベルは０Ｖであり、ここでは電源電圧を３Ｖとする。
【００１７】
次に、このように構成された固体撮像装置の画素セル２０のテスト方法について説明する。
【００１８】
固体撮像装置の歩留まりは、動作不良画素セルの有無によって大きく左右される。このような画素セル２０の動作不良としては、画像光がフローティングダイオード３であるフォトダイオードに全く入射されていない遮光時にも画素セル２０からの信号成分が発生する、いわゆる暗時白傷、または、画像光がフォトダイオードに入射している撮像時に画素セル２０が画像光に対して反応せずに信号成分を発生しないか、または不完全にしか信号成分を発生しない、いわゆる明時黒傷の２通りに大きく分類される。
【００１９】
このような暗時白傷が生じる原因としては、主として画素セル内部の欠陥が考えられ、また、明時黒傷が生じる原因としては、固体撮像素子表面へのダスト付着、配線金属の形状異常、フォトダイオードに画像光を集光するために設けられるマイクロレンズの変形などが考えられる。なお、この明時黒傷はフォトダイオードへの画像光の入射が何らかの原因により阻害されているために生じる現象であり、これは遮光時には確認することができない。
【００２０】
フォトダイオードに画像光を入射しない遮光状態で、全ての画素セル２０からの信号出力を測定し、規定レベル以上の出力を有する画素セル２０が規定数以上存在する場合には、その固体撮像素子は暗時白傷不良であると判定される。また、フォトダイオードに対してある一定の光を入射した状態で、全ての画素セル２０からの信号出力を測定し、規定レベル以下しか出力しない画素セル２０が規定数以上存在する場合には、その固体撮像素子は明時黒傷不良であると判定される。したがって、明時黒傷不良は遮光時にはテストすることができない。
【００２１】
このような暗時白傷や明時黒傷は、一般に、単位面積内で一定数だけ発生するため、単位面積当たりの画素セル数が多い固体撮像素子ほど暗時白傷や明時黒傷等の動作不良画素セル２０が発生する確率が高く、歩留まり低下の大きな要因となっている。したがって、暗時白傷や明時黒傷を減らすことは、歩留まり向上、ひいては製造コスト低下のために大いに寄与することになる。
【００２２】
このような不良画素セル２０を減らすために、例えば特開平１０−３２２６０３号公報「電子カメラ」には、電子カメラの組み立ての際に傷補正を行うことが開示されている。
【００２３】
この傷補正では、ある条件下で撮像テストを行い、信号出力が規定レベル以上または規定レベル以下である画素セルに対して、その画素セルのアドレスをカメラシステムに備わった不揮発性メモリに記憶させて、その不揮発性メモリに記憶されたアドレスの画素セルの出力を、隣接するアドレスの画素セルの出力と置き換えるものである。
【００２４】
このような傷補正によれば、不揮発性メモリにそのメモリ容量分だけ不良画素セルのアドレスを記憶させることができる。このため、不揮発性メモリに記憶可能な所定数以上の不良画素セルが一つの固体撮像素子に対するテストによって検出されない限り、固体撮像素子が不良であると判定されることはなく、固体撮像素子の歩留まりを大きく向上させることができる。
【００２５】
【発明が解決しようとする課題】
しかしながら、上述したカメラシステムの組み立ての際に行われる傷補正には、以下のような制約がある。暗時白傷の補正では、フォトダイオードの遮光時に白傷を検出することによって行うことができるが、明時黒傷の補正では、フォトダイオードに規定の光量を入射させる必要がある。ところが、カメラシステムの組み立て工程において、フォトダイオードに規定の光量を入射させるために特別な光源を用意することは、非常に煩雑であり、工程が複雑になるため、製造コストが高くなる。このため、カメラシステムの組み立て工程では、一般に、特別な光源が必要な明時黒傷の傷補正は行われず、光源が不要な暗時白傷の傷補正のみが行われる。したがって、カメラシステムの組み立て段階では明時黒傷による傷補正が行われないことから、固体撮像装置の歩留まり低下は、依然として大きな問題であり、固体撮像装置の製造コスト高につながっている。
【００２６】
さらに、上記明時黒傷による傷補正を行うためには、各固体撮像装置に不良画素セルのアドレスを記憶させるための不揮発性メモリが設けられていることが好ましいが、同一チップ内に不揮発性メモリを内蔵させるためには、例えばフラッシュメモリ内蔵プロセス等、特別な製造プロセスが必要になるため、固体撮像素子の製造コストが高くなる。したがって、カメラシステムに備わった不揮発性メモリを用いる必要があることから、カメラシステムの組み立て段階で明時黒傷による傷補正を行う必要がある。
【００２７】
本発明は、上記事情に鑑みて為されたもので、製造工程で容易に明時黒傷による傷補正を行うことができる固体撮像装置、その画素不良変換方法およびこれを用いた傷補正方法を提供することを目的とする。
【００２８】
【課題を解決するための手段】
本発明の固体撮像装置は、光電変換で発生した電荷蓄積電圧が一方の駆動端子に、リセット制御電圧が制御端子に、リセット電圧が他方の駆動端子にそれぞれ印加されて、電荷蓄積電圧をリセット可能とするリセットトランジスタと、電荷蓄積電圧が制御端子に、第１基準電圧が一方の駆動端子にそれぞれ印加されて、電荷蓄積電圧に応じた信号電圧を他方の駆動端子から出力する増幅用トランジスタとを有する複数の画素セルが２次元的に配列されており、このリセットトランジスタの他方の駆動端子に対して、リセット電圧およびこのリセット電圧よりも低い第２基準電圧の何れかに切換可能とする電圧切換手段が設けられ、増幅用トランジスタの一方の駆動端子に、増幅用トランジスタの一方の駆動端子とその制御端子間を短絡可能とするトランジスタ定格以上の高電圧を印加可能に構成したものであり、そのことにより上記目的が達成される。
【００２９】
また、好ましくは、本発明の固体撮像装置において、複数の画素セルが行方向および列方向にマトリクス状に配列されており、電圧切換手段は、列毎に共通に接続されたリセットトランジスタの他方の駆動端子に対して、リセット電圧とこのリセット電圧よりも低い所定電圧または第２基準電圧として接地電圧との何れかに切換可能とする。
【００３０】
さらに、好ましくは、本発明の固体撮像装置において、請求項３または４記載の固体撮像装置の画素不良変換方法を用いて前記増幅用トランジスタの一方の駆動端子とその制御端子とを短絡した画素セルを含む。
【００３１】
本発明の固体撮像装置の画素不良変換方法は、請求項１または２記載の固体撮像装置の一または複数の画素セルに対して、ウェハ状態でテストを行って画素不良が検出された画素セルのうち、光が入射しているときに入射光に対して反応しないか、または不完全に反応する所定不良画素セルを、増幅用トランジスタの一方の駆動端子とその制御端子とが短絡した画素セルに変換するものであり、そのことにより上記目的が達成される。
【００３２】
また、好ましくは、本発明の固体撮像装置の画素不良変換方法において、不良画素セルに対して、リセットトランジスタの他方の駆動端子に第２基準電圧を印加すると共にリセットトランジスタの制御端子にリセット制御電圧を印加し、かつ増幅用トランジスタの一方の駆動端子にトランジスタ定格以上の高電圧を印加する。
【００３３】
本発明の固体撮像装置の傷補正方法は、請求項５記載の固体撮像装置の変換画素セルのアドレスをメモリに記憶させ、該変換画素セル出力を該アドレスの隣接画素セル出力に置き換える傷補正を行うものであり、そのことにより上記目的が達成される。
【００３４】
以下に、本発明の作用について説明する。
【００３５】
本発明にあっては、画素セルを構成するリセットトランジスタの駆動端子（ドレイン）が、リセット電圧への接続または第２基準電圧（接地電圧）への接続を切り替え可能となっており、また、増幅用トランジスタの駆動端子（ドレイン）にトランジスタ定格以上の高電圧を印加可能となっている。
【００３６】
固体撮像装置を製造する際に、ウェハ状態でテストを行って、光が入射しているときに入射光に対して反応しないか、または不完全に反応する、いわゆる明時黒傷が検出された場合には、その不良画素セルに対して、リセットトランジスタの制御端子（ゲート）にリセット制御電圧（リセットパルスのハイレベル）を印加し、リセットトランジスタのドレインを第２基準電圧（接地電圧）に接続することによって、その画素セルの増幅用トランジスタに印加されるゲート電圧をローレベルにする。この状態で、増幅用トランジスタの駆動端子（ドレイン）にトランジスタ定格以上の高電圧を印加することによって、増幅用トランジスタの一方の駆動端子（ドレイン）と制御端子（ゲート）とを短絡させる。これによって、明時黒傷の不良画素セルを、電荷蓄積領域Ｎ１が増幅用トランジスタの一方の駆動端子（ドレイン；例えば電源電圧端子）に接続されると、電荷蓄積領域Ｎ１が入射光によらず、常に一定電位（＝電源電位）に固定された画素セルに変換される。
【００３７】
通常、明時黒傷はフォトダイオードの遮光時には検出することができないが、本発明の構成により、電荷蓄積領域が常に電源電位に固定された明時黒傷の不良画素セルは、遮光時であっても、正常な画素セルでは出力されない、リセットパルスのフィードスルー分のマイナス方向の信号が出力されるため、容易に検出することができる。したがって、カメラなど製品組み立て工程において、特別な光源を用意することなく、電荷蓄積領域が常に一定電位に固定された画素セルの明時黒傷を暗時白傷と共に容易に検出することができて、暗時白傷と共に明時黒傷の傷補正を容易に行うことができる。
【００３８】
また、リセットトランジスタのドレインに印加されるリセット電圧は、電源電圧であってもよいが、電圧発生回路などから供給される電源電圧よりも低い電圧を用いることにより、信号がリセットパルスのフィードスルー分、およびリセット電圧（例えば電源電圧）と第２基準電圧（電源電圧よりも低い電圧）との差分を加えたマイナス方向の信号が出力される。このため、電荷蓄積領域が常に一定電位に固定された画素セルを検出することが更に容易になる。
【００３９】
【発明の実施の形態】
以下に、本発明の固体撮像装置、その画素不良変換方法およびこの方法を用いた傷補正方法の各実施形態１，２について図面に基づいて説明する。
（実施形態１）
図１は、本発明の実施形態１のＣＭＯＳ型固体撮像装置の要部構成を示す回路図である。なお、図５の部材と同様の作用効果を奏する部材には同様の符号を付している。
【００４０】
図１において、ＣＭＯＳ型固体撮像装置は、（ｘ，ｙ）アドレスが（ｉ，ｊ）である複数の画素セル２０Ａが半導体基板２１Ａ上に行方向および列方向にマトリクス状に配置されている。画素セル２０Ａは、セレクトスイッチ用トランジスタ１と、リセットトランジスタ２と、フローティングダイオード３と、増幅用トランジスタ４とを備え、増幅用トランジスタ４のドレイン端子に対して、ドレイン／ゲート短絡用のトランジスタ定格以上の高電圧を印加可能とされ、リセットトランジスタ２のドレイン端子が列毎に電圧切換手段としてのドレイン電源線１５に共通接続されて、複数の画素セル２０Ａの列毎に選択スイッチ１６によりリセットトランジスタ２のドレイン端子の基準電位部または接地（ＧＮＤ）電位部への接続を切り替え可能としている。
【００４１】
フローティングダイオード３はＰＮ接合により構成され、光電変換された電荷が電位的にフローティングな電荷蓄積領域Ｎ１に蓄積されるようになっている。
【００４２】
増幅用トランジスタ４は、その一方の駆動端子であるドレインが電源電圧（ＶＤＤ）端子と接続され、他方の駆動端子であるソースがセレクトスイッチ用トランジスタ１の他方の駆動端子であるドレインと接続され、その制御端子であるゲートが電荷蓄積領域Ｎ１と接続されており、フローティングダイオード３にて光電変換された、入射光に応じた電荷蓄積電圧に基づいて信号電圧として増幅する。
【００４３】
セレクトスイッチ用トランジスタ１は、そのソースが列信号線５と接続され、そのドレインが増幅用トランジスタ４のソースと接続されている。また、行方向の複数の画素セル２０Ａ毎のセレクトトランジスタ１のゲートには、セレクトパルス信号線６が接続されており、垂直セレクトスイッチ用デコーダ８からセレクトトランジスタ１のゲートにセレクトパルスが供給されるようになっている。セレクトスイッチ用トランジスタ１のゲートにセレクトパルスが印加されることによって、行方向の複数の画素セル２０Ａが選択され、その画素セル２０Ａからの出力信号が列信号線５に供給されるようになっている。
【００４４】
各列信号線５は、複数の画素セル２０Ａの列毎に互いに平行に設けられており、その各一方端がそれぞれ水平選択用トランジスタ１０のドレインに接続され、その各他方端がそれぞれ定電流源１４を介してＧＮＤ電位部と接続されている。
【００４５】
水平選択用トランジスタ１０のゲートには、水平選択スイッチ用デコーダ１１が接続されており、水平選択用トランジスタ１０のゲートに水平選択スイッチ用デコーダ１１から選択パルスが入力されて列信号線５が順次選択される。これによって、選択列の列信号線５からの信号電圧が、水平選択用トランジスタ１０のソースに接続された水平信号線１２に出力されて出力回路１３から信号出力される。
【００４６】
本実施形態１において、リセットトランジスタ２は、そのソースが電荷蓄積領域Ｎ１と接続され、そのドレインが互いに平行に設けられた複数列のドレイン電源線１５に列毎に共通に接続され、そのゲートにリセットパルス（リセット制御信号）が印加されるようになっている。２次元的に配列された複数の画素セル２０Ａのうち各行方向の複数の画素セル２０Ａ毎に互いに平行にリセットパルス信号線７が設けられており、各リセットトランジスタ２のゲートにはリセットパルス信号線７が接続されている。
【００４７】
リセットパルス信号線７には、垂直リセット用デコーダ９からリセットパルスが供給されるようになっており、リセットトランジスタ２のゲートにリセットパルスが印加される。これによって、電荷蓄積領域Ｎ１とリセットトランジスタ２のドレインとの間が導通（短絡）して、電荷蓄積領域Ｎ１に蓄積された電荷がドレイン側に排出される。
【００４８】
ドレイン電源線１５は、選択スイッチ１６を介して水平選択スイッチ用デコーダ１１と接続されている。選択スイッチ１６は、水平選択スイッチ用デコーダ１１からの選択信号によって、ドレイン電源線１５と電源電圧ＶＤＤとの接続または、ドレイン電源線１５とＧＮＤ電位との接続を切り替えることができる。なお、通常の駆動状態では、ドレイン電源線１５は電源電圧ＶＤＤに接続されており、画素セル２０Ａの不良状態を変換するときにのみ、ドレイン電源線１５はＧＮＤ電位部と接続される。
【００４９】
ここで、このように構成された本実施形態１の固体撮像装置について、画素セルの不良状態を変換する方法について説明する。
【００５０】
本実施形態１では、固体撮像装置の製造において、ウェハ状態で、フローティングダイオード３であるフォトダイオードに対してある一定の光を入射して、全ての画素セルからの信号出力を測定し、規定レベル以下しか出力しない、いわゆる明時黒傷の不良画素セルを検出した場合に、検出された明時黒傷の不良画素セルに対して、電荷蓄積領域Ｎ１が入射光によらず一定電位を有する画素セルになるように変換する。
【００５１】
即ち、まず、例えばｊ行目のリセットトランジスタ２のゲートにリセットパルスのハイレベルを印加し、ｉ列目の選択スイッチ１６を切り替えてドレイン電源線１５とＧＮＤ電位を接続し、リセットトランジスタ２のドレインにＧＮＤ電位を供給する。これによって、アドレス（ｉ，ｊ）の画素セル２０Ａの増幅用トランジスタ４のゲート電圧のみがローレベル（＝０Ｖ）になっている。この状態で、電源端子から増幅用トランジスタ４のドレインにトランジスタ定格以上の高電圧を一定時間印加する。
【００５２】
これによって、図１に点線で示すように、増幅用トランジスタ４のドレインとゲートとを短絡させてソースフォロワ回路を構成する。このとき、印加される電圧および印加時間（あるいは繰り返し間隔、回数等）は、固体撮像素子の製造プロセスによって異なるが、例えば電源電圧が３Ｖの場合、増幅用トランジスタ４のドレインにその３倍程度の例えば８Ｖの電圧を５秒間程度印加することによって、ドレインとゲートとを短絡させることができる。これによって、明時黒傷の画素セル２０Ａは、電荷蓄積領域Ｎ１が入射光によらず、常に一定電位（＝電源電位）に固定された画素セル２０Ａに変換される。
【００５３】
図２は、本実施形態１のＣＭＯＳ型固体撮像装置の動作を説明するためのタイミングチャートである。
【００５４】
図２に示すように、まず、動作不良が起こっていない通常の画素セル２０Ａでは、リセットパルスがハイレベルとなってｊ行目のリセットトランジスタ２のゲートに正電圧が印加されることによって、リセットドレイン電圧（ＶＤＤ）とフローティングダイオード３との間が電位的に導通（短絡）される。これによって、通常フローティングダイオード３はリセットドレイン電圧（ＶＤＤ）に固定される。
【００５５】
次に、リセットパルスがローレベルとなると、リセットドレイン電圧（ＶＤＤ）の印加部と電荷蓄積領域Ｎ１との間は電位的に遮断され、電荷蓄積領域Ｎ１はリセットパルスのフィードスルー成分だけ電圧が下がって一旦固定される。このリセットドレイン電圧（ＶＤＤ）の電圧印加部とフローティングダイオード３との間の遮断時に、光がフローティングダイオード３に入射すると、光の入射量に比例した電荷が発生し、負方向の電圧に変換される。これによって、リセットドレイン電圧にリセットされていた電荷蓄積領域Ｎ１の電位が順次低くなっていく。
【００５６】
このようにしてリセット動作が完了し、一定時間（１フレーム期間）経過後、セレクトパルスがハイレベルとなってｊ行目のセレクトスイッチ用トランジスタ１にて行方向の複数の画素セル２０Ａが選択され、かつｉ列目の列信号線５が順次選択されると、選択された画素セル２０Ａから、ｉ列目の列信号線５さらに水平信号線１２を介して、光電変換された電荷の電圧値ＳＩＧが信号成分として時系列に順次出力される。即ち、ｊ行目の画素セル２０Ａが選択されている間、水平方向に複数設けられたｉ列目の水平選択スイッチ１０が順次選択されてオン状態になり、アドレス（ｉ，ｊ）の画素セル２０Ａからの信号成分が順次出力される。
【００５７】
ｉ列目の水平選択スイッチ１０がオン状態からオフ状態になった直後、再びｊ行目のリセットパルスがハイレベルとなると、ｊ行目のリセットトランジスタ２のゲート電圧に正電圧が印加され、フローティングダイオード３は再びリセットドレイン電圧にリセットされる。このような動作が各フレーム期間（例えば３０ｍＳ）毎に行われる。
【００５８】
一方、明時黒傷の不良画素セル２０Ａに対して、増幅用トランジスタ４のゲートとドレインとを短絡させた不良状態変換（明時黒傷から暗示白傷に変換）後の画素セル２０Ａは、電荷蓄積領域Ｎ１が常に一定電位に固定されている。このため、図２に示すように、入射光の有無に関わらず、リセットパルスのフィードスルー（Δ）分のマイナス方向の信号が出力される。
【００５９】
したがって、本実施形態１では、遮光時に検出することができなかった明時黒傷の画素セル２０Ａを、電荷蓄積領域Ｎ１が入射光によらず、常に一定電位に固定された画素セル２０Ａに変換することによって、遮光時でもフィードスルー（Δ）だけ負方向に信号が出力される暗示白傷の不良画素セル２０Ａとして検出することができる。その結果、カメラシステムの組み立て工程において、特別な光源を用意することなく、電荷蓄積領域Ｎ１が常に一定電位に固定された画素セル２０Ａを検出して、その画素セル２０Ａのアドレスをカメラシステムに備わった不揮発性メモリに記憶させて、不揮発性メモリに記憶されたアドレスの画素セルの出力を隣接するアドレスの画素セルの出力と置き換えることなどによって、傷補正を行うことができる。
【００６０】
例えば、カメラシステムにおいて、不揮発性メモリに記憶可能な不良画素セル２０Ａのアドレスの数が１０である場合、従来の固体撮像素子では暗時白傷が１０画素以内、明時黒傷が０画素セル以内であったのに対して、本実施形態１によれば、暗時白傷と明時黒傷との合計が１０画素セル以内であれば、傷補正を行うことができる。なお、不良画素セル２０Ａは、動作不良の程度が大きなものから順次補正対象とすればよく、暗時白傷と明時黒傷とを同数とする必要はない。
【００６１】
（実施形態２）
図３は、本発明のＣＭＯＳ型固体撮像装置の実施形態２における要部構成を示す回路図である。なお、図３において、上記実施形態１と同一の機能を有する構成部材については、同一の番号を付してその説明を省略する。
【００６２】
図３において、選択スイッチ１６は、水平選択スイッチ用デコーダ１１からの選択信号によって、ドレイン電源線１５と電圧発生回路１７からの電圧ＶＤ１との接続、またはドレイン電源線１５とＧＮＤ電位との接続を切り替えることができる。
【００６３】
電圧発生回路１７は、その非反転入力端子（＋）が電源電圧ＶＤＤとＧＮＤ電位との間に設けられた分圧抵抗Ｒに接続され、その出力端が反転入力端子（−）に接続されて、電源電圧ＶＤＤよりも低い電圧ＶＤ１を発生するようになっている。
【００６４】
図４は、図３のＣＭＯＳ型固体撮像装置の動作を説明するためのタイミングチャートである。
【００６５】
上記実施形態１の固体撮像素子では、不良状態変換後の画素セル２０Ａは、電荷蓄積領域Ｎ１が常に電源電圧ＶＤＤに固定されているため、図２に示すように、入射光の有無に関わらず、リセットパルスのフィードスルー（Δ）分のマイナス方向の信号（Δ）が出力される。しかしながら、Δが小さい場合には、不良画素セル２０Ａが誤検出される場合がある。
【００６６】
これに対して、本実施形態２では、リセットトランジスタ２のドレインに印加される基準電位として、電圧発生回路１７から供給される、電源電圧よりも低い電圧ＶＤ１を用いることにより、信号がリセットパルスのフィードスルー（Δ）分、および電源電圧ＶＤＤと電圧ＶＤ１との差（Δ２）分を加えたマイナス方向の信号（Δ＋Δ２）が出力されるため、傷補正時に不良画素セル２０Ａを検出することがさらに容易になる。
【００６７】
以上により、本実施形態１，２によれば、固体撮像素子を製造する際に、ウェハ状態でテストを行って、光が入射しているときに入射光に対して反応しないか、または不完全に反応する、いわゆる明時黒傷が検出された場合には、その不良画素セル２０Ａを、電荷蓄積領域Ｎ１が入射光によらず、常に一定電位に固定された画素セル２０Ａに変換することができる。この明時黒傷は、従来は、フォトダイオードの遮光時には検出することができないが、本発明では、電荷蓄積領域Ｎ１が常に一定電位に固定された明時黒傷の画素セルは、遮光時であってもマイナス方向の信号が出力されるため、容易に検出することができる。したがって、カメラシステムの組み立て工程において、特別な光源を用意することなく、電荷蓄積領域Ｎ１が常に一定電位に固定された画素セル２０Ａを検出して、暗時白傷と同様な傷補正を行うことができる。その結果、固体撮像素子の製造工程が複雑になることを防ぐと共に、ウェハ段階でのテスト時の歩留まりを向上させて、製造コストの低価格化を図ることができる。
【００６８】
【発明の効果】
以上により、本発明によれば、ウェハテスト時に明時黒傷の不良画素セルを暗時白傷不良画素セルに変換して、組立て時に明時黒傷も暗時白傷と同様な傷補正を行うことができるため、その製造工程が複雑化せず、同時に、ウェハテスト時の歩留まりを向上させることができて、製造コストの低価格化を図ることができる。
【図面の簡単な説明】
【図１】本発明のＣＭＯＳ型固体撮像装置における実施形態１の要部構成を示す回路図である。
【図２】図１のＣＭＯＳ型固体撮像装置の動作を説明するためのタイミングチャートである。
【図３】本発明のＣＭＯＳ型固体撮像装置における実施形態２の要部構成を示す回路図である。
【図４】図３のＣＭＯＳ型固体撮像装置の動作を説明するためのタイミングチャートである。
【図５】従来のＣＭＯＳ型固体撮像装置の要部構成を示す回路図である。
【図６】図５のＣＭＯＳ固体撮像装置の動作を説明するためのタイミングチャートである。
【符号の説明】
１    セレクトスイッチ用トランジスタ
２    リセットトランジスタ
３    フローティングダイオード
４    増幅用トランジスタ
５    垂直信号線
６    セレクトパルス用信号線
７    リセットパルス用信号線
８    垂直セレクトスイッチ用デコーダ
９    垂直リセット用デコーダ
１０    水平選択用スイッチ
１１    水平選択スイッチ用デコーダ
１２    水平信号線
１３    出力回路
１４    定電流源
１５    ドレイン電源線
１６    選択スイッチ
１７    電圧発生回路
２０Ａ    画素セル
２１Ａ    半導体基板
【図１】
0003973083.tif 000002
【図２】
0003973083.tif 000003
【図３】
0003973083.tif 000004
【図４】
0003973083.tif 000005
【図５】
0003973083.tif 000006
【図６】
0003973083.tif 000007