(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に非晶質ケイ素膜を形成し、上記非晶質ケイ素膜にその結晶化を促進する触媒元素を導入する触媒元素導入工程と、
加熱処理を施し、上記触媒元素が導入された非晶質ケイ素膜の結晶成長を行わせる結晶成長工程と、
上記結晶成長させたケイ素膜の一部に、選択的に５族Ｂから選ばれた元素を導入する５族元素導入工程と、
高速熱アニール処理を行い、上記５族Ｂから選ばれた元素が導入された領域に、上記触媒元素を移動させる触媒元素移動工程と、
上記５族Ｂから選ばれた元素が導入された領域以外の領域のケイ素膜を用いて、半導体装置の能動領域を形成する能動領域形成工程とを少なくとも有し、
上記５族元素導入工程では、５族Ｂから選ばれた元素が導入された領域のケイ素膜が非晶質化され、
上記触媒元素移動工程では、上記５族Ｂから選ばれた元素が導入され非晶質化された領域が少なくとも結晶化しないような予熱温度から、高速熱アニール処理を施す温度までの昇温期間中において、上記非晶質化された領域が完全に結晶化されないような昇温速度にて高速熱アニールが行われ、
上記高速熱アニールでは、炉内に熱勾配を持たせた抵抗性加熱炉に上記基板を一枚ずつ挿入し、この挿入の速度をコントロールすることで、昇降温速度を制御し、
上記触媒元素移動工程は、
６００℃以下の予熱温度から、高速熱アニール温度まで、３０℃/分を上回る昇温速度で昇温させることを特徴とする半導体装置の製造方法。
【請求項２】
絶縁表面を有する基板上に非晶質ケイ素膜を形成し、上記非晶質ケイ素膜の一部にその結晶化を促進する触媒元素を選択的に導入する触媒元素導入工程と、
加熱処理を施し、上記触媒元素が選択的に導入された領域からその周辺領域へと、基板と平行に上記非晶質ケイ素膜の結晶成長を行わせる結晶成長工程と、
上記結晶成長させたケイ素膜の一部に、選択的に５族Ｂから選ばれた元素を導入する５族元素導入工程と、
高速熱アニール処理を行い、上記５族Ｂから選ばれた元素が導入された領域に、上記触媒元素を移動させる触媒元素移動工程と、
上記５族Ｂから選ばれた元素が導入された領域外の、横方向に結晶成長したケイ素膜を用いて、半導体装置の能動領域を形成する能動領域形成工程とを少なくとも有し、
上記５族元素導入工程では、５族Ｂから選ばれた元素が導入された領域のケイ素膜が非晶質化され、
上記触媒元素移動工程では、上記５族Ｂから選ばれた元素が導入され非晶質化された領域が少なくとも結晶化しないような予熱温度から、高速熱アニール処理を施す温度までの昇温期間中において、上記非晶質化された領域が完全に結晶化されないような昇温速度にて高速熱アニールが行われ、
上記高速熱アニールでは、炉内に熱勾配を持たせた抵抗性加熱炉に上記基板を一枚ずつ挿入し、この挿入の速度をコントロールすることで、昇降温速度を制御し、
上記触媒元素移動工程は、
６００℃以下の予熱温度から、高速熱アニール温度まで、３０℃/分を上回る昇温速度で昇温させることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
上記触媒元素移動工程は、
６００℃以下の予熱温度から、高速熱アニール温度まで、１００℃/分を上回る昇温速度で昇温させることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１つに記載の半導体装置の製造方法において、
上記触媒元素移動工程は、
６５０〜８００℃の範囲の平均温度で、１秒〜１５分の持続時間の高速熱アニールプロセスによって行われることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
上記触媒元素移動工程は、
７００〜７５０℃の範囲の平均温度で、１分〜１０分の持続時間の高速熱アニールプロセスによって行われることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれか１つに記載の半導体装置の製造方法において、
上記触媒元素移動工程は、
基板としてガラス基板を用いる場合には、この工程前後での上記ガラス基板のシュリンケージが２５ｐｐｍ以下となるように、高速熱アニール温度からの降温速度を制御することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１乃至６のいずれか１つに記載の半導体装置の製造方法において、
上記５族元素導入工程は、イオンドーピング法によって行われることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１乃至７のいずれか１つに記載の半導体装置の製造方法において、
上記５族元素導入工程では、
最終的に形成される半導体装置の能動領域上を少なくともマスクした状態で、上記能動領域を取り囲むように、上記能動領域の周辺部に５族Ｂから選ばれた元素を導入することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１乃至７のいずれか１つに記載の半導体装置の製造方法において、
上記５族元素導入工程では、
半導体装置の素子領域における不純物領域に対して元素の導入が行われ、そのまま不純物領域として使用することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項２乃至７のいずれか１つに記載の半導体装置の製造方法において、
上記触媒元素導入工程と５族元素導入工程は、同一の導入マスクを用いて行われることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１乃至１０のいずれか１つに記載の半導体装置の製造方法において、
上記非晶質ケイ素膜の結晶化を促進する触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１乃至１０のいずれか１つに記載の半導体装置の製造方法において、
上記５族Ｂから選ばれた元素として、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１乃至１２のいずれか１つに記載の半導体装置の製造方法において、
最終的に得られる半導体装置の活性領域における触媒元素の濃度は、１×１０１６〜２×１０１７ｃｍ−３の範囲内であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする半導体装置の製造方法に関する。特に、本発明は、絶縁表面を有する基板上に設けられた薄膜トランジスタ(ＴＦＴ)を用いた半導体装置の製造に有効であり、アクティブマトリクス型の液晶表示装置、密着型イメージセンサー、三次元ＩＣなどの製造に利用できる。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣなどへの実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。これらの装置に用いられる半導体素子には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状のケイ素半導体としては、非晶質ケイ素半導体(ａ−Ｓｉ)からなるものと結晶性を有するケイ素半導体からなるものの２つに大別される。
【０００３】
非晶質ケイ素半導体は、作製温度が低く、気相法で比較的容易に作製することが可能で量産性が優れているので、最も一般的に用いられているが、導電性等の物性が結晶性を有するケイ素半導体に比べて劣る。このため、今後、より高速特性を得るためには、結晶性を有するケイ素半導体からなる半導体装置の作製方法の確立が強く求められていた。尚、結晶性を有するケイ素半導体としては、多結晶ケイ素、微結晶ケイ素等が知られている。
【０００４】
これら結晶性を有する薄膜状のケイ素半導体を得る方法としては、
(１) 成膜時に結晶性を有する膜を直接成膜する。
【０００５】
(２) 非晶質の半導体膜を成膜しておき、レーザー光のエネルギーによって結晶性を有せしめる。
【０００６】
(３) 非晶質の半導体膜を成膜しておき、熱エネルギーを加えることによって、結晶性を有せしめる。
【０００７】
といった方法が知られている。
【０００８】
しかしながら、上記(１)の方法では、成膜工程と同時に結晶化が進行するので、大粒径の結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であり、良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難である。
【０００９】
また、上記(２)の方法では、溶融固化過程の結晶化現象を利用するので、小粒径ながら粒界が良好に処理され、高品質な結晶性ケイ素膜が得られるが、現在最も一般的に使用されているエキシマレーザーを例にとると、未だ十分な安定性のものが得られていない。したがって、大面積基板の全面を均一に処理するのは困難であり、ハード面でのさらなる技術向上が望まれる。
【００１０】
一方、上記(３)の方法は、上記(１)、(２)の方法と比較すると、基板内の均一性および安定性においては有利であるが、６００℃で３０時間程の長時間にわたる加熱処理が必要であり、処理時間が長く、スループットが低いという問題点がある。また、この方法では、結晶構造が双晶構造となるので、一つの結晶粒は数μｍと比較的大きいが、結晶粒内に多数の双晶欠陥を含み、上記(２)の方法に比べて結晶性は劣る。この結晶性を向上させる手段としては、さらに１０００℃程度で酸素雰囲気にて加熱処理を施すような手法も用いられているが、この場合には安価なガラス基板が使用できるプロセスでは無く、それでも素子特性としてもＴＦＴにおいて電界効果移動度１００ｃｍ２/Ｖｓ程度の低い特性しか得られていない。
【００１１】
これらの方法に対して、上記(３)の方法を改善し、高品質な結晶性ケイ素膜を得る方法が特開平１０−２２３５３４公報および特開平１０−２２９０４８公報で提案されている。これらの方法では、非晶質ケイ素膜の結晶化を助長する触媒元素を利用することで、加熱温度の低温化および処理時間の短縮と結晶性の向上を図っている。具体的には、非晶質ケイ素膜の表面にニッケルやパラジウム等の金属元素を微量に導入させ、しかる後に加熱を行うものである。
【００１２】
この低温結晶化のメカニズムは、まず金属元素を核とした結晶核発生が早期に起こり、その後その金属元素が触媒となって結晶成長を助長し、結晶化が急激に進行することで理解される。そういった意味で以後これらの金属元素を触媒元素と呼ぶ。これらの触媒元素によって結晶化が助長されて結晶成長した結晶性ケイ素膜は、通常の固相成長法(上記(３)の方法)で結晶化した結晶性ケイ素膜の一つの粒内が双晶構造であり、多数の結晶欠陥を有しているのに対して、その粒内は何本もの柱状結晶ネットワークで構成されており、それぞれの柱状結晶内部はほぼ理想的な単結晶状態となっている。
【００１３】
さらに、上記公報では、非晶質ケイ素膜の一部に選択的に触媒元素を導入して加熱することで、他の部分を非晶質ケイ素膜の状態として残したまま、選択的に触媒元素が導入された領域のみを結晶化する。そして、さらに、加熱時間を延長することで、その導入領域から横方向(基板と平行な方向)に結晶成長を行わせる方法も示している。この横方向結晶成長領域の内部では、成長方向がほぼ一方向に揃った柱状結晶がひしめき合っており、触媒元素が直接導入されてランダムに結晶核の発生が起こった領域に比べて、結晶性がさらに良好な領域となっている。よって、この横方向結晶成長領域の結晶性ケイ素膜を半導体装置の活性領域に用いることによって、半導体装置のより高性能化が行える。
【００１４】
ここで、上記特開平１０−２２３５３４公報および特開平１０−２２９０４８公報では、触媒元素によって結晶化されたケイ素に対して、その一部にリンなど５族Ｂの元素を選択的に導入して、加熱処理を行うことで、５族Ｂの元素が導入された領域に、触媒元素を移動(ゲッタリング)させようとしている。さらに、これらの公報では、上記ゲッタリング工程の加熱処理を強光照射によって行っている。そして、この強光照射の際の光の加熱効率を高めるために、使用する強光に対して吸収効率の高い膜を、さらに積層している。このときの強光に対する吸収効率の高い膜を、特開平１０−２２３５３４公報では、５族Ｂの元素を導入する際の導入マスクと兼用して選択的に設けている。一方、特開平１０−２２９０４８公報では、上記強光吸収効率の高い膜を、５族Ｂの元素を導入後に新たに基板全面に対して設けている。
【００１５】
【発明が解決しようとする課題】
触媒元素を導入することによって非晶質ケイ素膜を結晶化する方法は、加熱温度の低温化や加熱時間の短縮化を図れ、さらに、結晶化後に得られるケイ素膜の結晶性が他の結晶化方法に比べて明らかに優れている。
【００１６】
しかしながら、これらの金属類を主とする触媒元素が半導体中に多量に存在していることは、これら半導体を用いた装置の信頼性や電気的安定性を阻害するものであり、決して好ましいことでない。
【００１７】
すなわち、上記のニッケル等の結晶化を助長する触媒元素は、非晶質ケイ素を結晶化させる際には必要であるが、結晶化したケイ素中には極力含まれないようにすることが望ましい。この目的を達成するためには、第１に結晶化に必要な触媒元素の量を極力少なくし、最低限の量で結晶化を行う必要がある。しかしながら、触媒元素の導入量を少なくしていくと、成長状態が非常に不安定化する。このような状態で作成した結晶性ケイ素膜は、基板内での結晶性のばらつきが非常に大きくなり、半導体装置の活性領域を構成する膜としては、到底使用できない。
【００１８】
そのため、上記公報のように、触媒元素を用いて結晶成長させた後、触媒元素を移動(ゲッタリング)させることによって、素子領域内の触媒元素を除去あるいは低減するような方法が第２の方法として考えられる。しかし、本発明者らが実際に特開平１０−２２３５３４公報および特開平１０−２２９０４８公報のような方法を用いて実験を行い、薄膜トランジスタ(ＴＦＴ)素子を試作したところ、十分な効果が得られていないことがわかった。具体的には、ゲッタリングと称される工程の後にも、触媒元素はまだ多量に存在しており、ＴＦＴ素子に明らかな悪影響を及ぼしていた。特に、ゲッタリング工程後、導入領域を除去して、さらに高温での熱処理を行うと、素子領域内に残存している触媒元素が再凝集してシリサイド状態となって現れる。これは、これらのゲッタリング方法ではまだ不十分であることの証明である。そして、これらの触媒元素がＴＦＴの接合部に存在すると、リーク源となり、オフ動作時のリーク電流が非常に増大する。実際にＴＦＴを試作すると、上記の特開平１０−２２３５３４公報および特開平１０−２２９０４８公報の方法では、３％程度の確率でオフ時のリーク電流が非常に大きい不良ＴＦＴが出現した。そして、その不良ＴＦＴにおける原因を解析すると、チャネル部とドレイン部との接合部に、触媒元素によるシリサイドが存在していることが確認された。
【００１９】
以上述べたように、上記２つの公報の方法では、素子領域中の触媒元素量を十分に低減できない。その結果、高性能な半導体装置は一部確率的に作製できても、不良率が高く、また信頼性が非常に悪く、とても量産できるような技術ではなかった。
【００２０】
そこで、この発明の目的は、これらの問題を解決することにある。つまり、この発明の目的は、触媒元素を用いて結晶化したケイ素膜を半導体装置の活性領域として利用し、結晶化後の素子領域内の触媒元素を十分に低減でき、高性能で高信頼性の半導体装置を量産化できる製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明者らは、触媒元素を用い結晶化された高品質な結晶性ケイ素膜に注目し、それを現状の実験室レベルから何とか量産に耐え得るプロセスヘと進化させられないかと考え、日夜研究を重ねた。そして、上記問題点を解決する方法をついに見出した。
【００２２】
この発明は、上述の問題点を全て解決し、上記の目的を満足する手段を提供するものであり、ガラスなどの絶縁表面を有する基板上に、均一性よく安定した特性を有する高性能かつ高信頼性の半導体装置を、良品率良く提供するものである。より具体的には、本発明は以下の特徴を有する。
【００２３】
すなわち、この発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成し、上記非晶質ケイ素膜にその結晶化を促進する触媒元素を導入する触媒元素導入工程と、
加熱処理を施し、上記触媒元素が導入された非晶質ケイ素膜の結晶成長を行わせる結晶成長工程と、
上記結晶成長させたケイ素膜の一部に、選択的に５族Ｂから選ばれた元素を導入する５族元素導入工程と、
高速熱アニール処理を行い、上記５族Ｂから選ばれた元素が導入された領域に、上記触媒元素を移動させる触媒元素移動工程と、
上記５族Ｂから選ばれた元素が導入された領域以外の領域のケイ素膜を用いて、半導体装置の能動(チャネル)領域を形成する能動領域形成工程とを少なくとも有し、
上記５族元素導入工程では、５族Ｂから選ばれた元素が導入された領域のケイ素膜が非晶質化され、
上記触媒元素移動工程では、上記５族Ｂから選ばれた元素が導入され非晶質化された領域が少なくとも結晶化しないような予熱温度から、高速熱アニール処理を施す温度までの昇温期間中において、上記非晶質化された領域が完全に結晶化されないような昇温速度にて高速熱アニールが行われ、
上記高速熱アニールでは、炉内に熱勾配を持たせた抵抗性加熱炉に上記基板を一枚ずつ挿入し、この挿入の速度をコントロールすることで、昇降温速度を制御し、
上記触媒元素移動工程は、
６００℃以下の予熱温度から、高速熱アニール温度まで、３０℃/分を上回る昇温速度で昇温させることを特徴としている。
【００２４】
この発明は、絶縁基板上に形成された非晶質ケイ素膜にその結晶化を促進する触媒元素を導入し、加熱処理によって結晶成長させた後、上記ケイ素膜の―部に、選択的に５族Ｂから選ばれた元素を導入し、高速熱アニール処理を行い、上記５族Ｂから選ばれた元素が導入された領域に、上記触媒元素を移動させるものである。そして、その５族Ｂから選ばれた元素が導入された領域以外の領域のケイ素膜を用いて、半導体装置の能動(チャネル)領域を形成する訳である。このようにすることで、従来法に比べて、半導体装置の能動領域における残留触媒元素量を大きく低減することが可能となる。
【００２５】
また、一実施形態の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成し、上記非晶質ケイ素膜の一部にその結晶化を促進する触媒元素を選択的に導入する触媒元素導入工程と、
加熱処理を施し、上記触媒元素が選択的に導入された領域からその周辺領域へと、横方向(基板と平行)に上記非晶質ケイ素膜の結晶成長を行わせる結晶成長工程と、
上記結晶成長させたケイ素膜の一部に、選択的に５族Ｂから選ばれた元素を導入する５族元素導入工程と、
高速熱アニール処理を行い、上記５族Ｂから選ばれた元素が導入された領域に、上記触媒元素を移動させる触媒元素移動工程と、
上記５族Ｂから選ばれた元素が導入された領域外の、横方向に結晶成長したケイ素膜を用いて、半導体装置の能動(チャネル)領域を形成する能動領域形成工程とを少なくとも有し、
上記５族元素導入工程では、５族Ｂから選ばれた元素が導入された領域のケイ素膜が非晶質化され、
上記触媒元素移動工程では、上記５族Ｂから選ばれた元素が導入され非晶質化された領域が少なくとも結晶化しないような予熱温度から、高速熱アニール処理を施す温度までの昇温期間中において、上記非晶質化された領域が完全に結晶化されないような昇温速度にて高速熱アニールが行われ、
上記高速熱アニールでは、炉内に熱勾配を持たせた抵抗性加熱炉に上記基板を一枚ずつ挿入し、この挿入の速度をコントロールすることで、昇降温速度を制御し、
上記触媒元素移動工程は、
６００℃以下の予熱温度から、高速熱アニール温度まで、３０℃/分を上回る昇温速度で昇温させる。
【００２６】
この実施形態では、さらに、絶縁基板上に形成された非晶質ケイ素膜の一部分に、触媒元素を選択的に導入し、加熱することで、触媒元素が選択的に導入された領域からその周辺領域へと、横方向(基板と平行)に上記非晶質ケイ素膜の結晶成長を行わせる。さらに、結晶成長させたケイ素膜の一部に、選択的に５族Ｂから選ばれた元素を導入して、高速熱アニール処理を行い、上記５族Ｂから選ばれた元素が導入された領域に、上記触媒元素を移動させる。この場合、上記５族Ｂから選ばれた元素が導入された領域外の、横方向に結晶成長したケイ素膜を用いて、半導体装置の能動(チャネル)領域を形成すると、より高い電流駆動能力をもつ高性能半導体装置が得られる。勿論、半導体装置の能動領域における残留触媒元素量も、従来法に比べて大きく低減できており、問題となるオフ動作時のリーク電流の異常も見られず、高い信頼性も同時に確保することができた。
【００２７】
さて、この実施形態が上記特開平１０−２２３５３４公報および特開平１０−２２９０４８公報と異なるのは、上記公報では、強光を照射してケイ素膜を選択的に加熱するような熱処理のため、強光を熱吸収するためのマスク膜を用いているのに対して、本実施形態では、高速熱アニールによって、基板全体を均一にアニールする。そのため、上記公報のような余分なマスク膜は必要にはならない。この基板全体を均一に熱処理することがポイントで、例えば、上記特開平１０−２２３５３４公報では、強光吸収マスクに覆われた領域が集中的にアニールされるが、５族Ｂ元素が導入された領域は、十分に温度が上がらない。このような場合、十分なゲッタリングが得られないことが判明している。よって、上記公報の発明者らは、引き続き、次の特開平１０−２２９０４８公報のような発明を成している。この公報では、強光を熱吸収するための膜を基板全面に形成し、５族Ｂ元素が導入された領域も含めて、基板全体を均一にアニールしようとするものである。この方法の方がよりゲッタリング効果は高いが、強光を熱吸収するためのマスク膜の形成が全く余分な工程となってしまう。また、この方法だけでは、まだゲッタリング効果は十分ではなく、さらにプラスαが必要である。この理由については、次に述べる。
【００２８】
また、この発明および上記実施形態の大きなポイントは、５族Ｂ元素導入後におけるその導入領域の状態と、その後の高速熱アニール処理におけるその昇温速度にある。すなわち、この実施形態では、結晶成長させたケイ素膜に選択的に５族Ｂから選ばれた元素を導入する工程において、５族Ｂから選ばれた元素が導入された領域のケイ素膜は非晶質化されることが重要である。
【００２９】
さらには、引き続き行われる高速熱アニール処理において、５族Ｂの元素が導入され、非晶質化された領域が少なくとも結晶化しないような予熱温度から、高速熱アニール処理を施す温度までの昇温期間中において、上記非晶質化された領域が完全に結晶化されないような昇温速度にて行われることが非常に重要である。これによって、得られる触媒元素を５族Ｂ元素の導入領域へと移動させる(ゲッタリングする)効果は大きく異なる。５族Ｂ元素導入後における熱処理の温度を上げると、一般的にゲッタリング効果は向上する。これは、ケイ素膜中における触媒元素の拡散速度が向上し、固溶限は上がるためである。しかしながら、このときのゲッタリング効果は、６５０℃程度で頭打ちとなり、それ以上温度を上げても効果が得られないことがわかっている。この実験結果を、図８に示す。縦軸が、５族Ｂ元素を導入し熱処理を行う前後でのケイ素膜中における触媒元素の残存率である。横軸は熱処理の温度を示す。図８において、破線が、従来の方法でのデーターである。前述のように、６５０℃程度で低減効果は頭打ちしており、そのときの残存率は約０.２、すなわち、ケイ素膜の結晶化後に存在していた触媒元素の内、約２割の触媒元素が未だ残っており、これ以上温度を上げても除去できないでいた。
【００３０】
本発明者らがこの理由を詳しく調べて行ったところ、この熱処理において、５族Ｂ元素の導入領域が結晶化されているかどうかが、このゲッタリング効率の面で大きなポイントになっていることがわかった。そして、５族Ｂ元素を導入した領域がその導入工程において非晶質化され、その非晶質状態を保持したまま、より高い温度に昇温し、熱処理を行うと、従来法での限界温度６５０℃以上において、今まで見られなかった、より高いゲッタリング効果が得られることがわかった。このときの本実施形態を用いた際のデーターを図８に実線で示している。特に、６５０℃以上の温度で、従来法とは明らかに差が見られ、触媒元素の残存率が大きく低下している。したがって、従来のゲッタリング効果を制限していた理由は、５族Ｂ元素が導入された領域が、ゲッタリングの熱処理の際に、再結晶化することにあると考えられる。しかしながら、このとき、５族Ｂ元素が導入された領域も同様に均一に高温に保持しないと、ゲッタリング効果は得られないため、その昇温過程において、どうしても結晶成長が起こってしまう。
【００３１】
すなわち、従来法では、５族Ｂ元素が導入された領域が、昇温過程において結晶化されてしまった時点、その温度でゲッタリング効果が得られなくなってしまうため、このときの熱処理温度に対して効果の限界が生じていると考えられる。
【００３２】
これに対して、この実施形態では、このときの熱処理として、高速熱アニール処理を用い、５族Ｂの元素が導入され非晶質化された領域が少なくとも結晶化しないような予熱温度から、高速熱アニール処理を施す温度までの昇温期間中において、上記非晶質化された領域が完全に結晶化されないような昇温速度にて行うことが、非常に重要なポイントとなる。このようにすることで、初めて、意図したアニール温度で、５族Ｂ元素が導入された領域を非晶質状態としてアニールを行うことができ、本来、このときの熱処理の温度が持っている高いゲッタリング効果を得ることができる。
【００３３】
本実施形態によって、このようにして得られた結晶性ケイ素膜は、従来、触媒元素の残留を簡易的に確認する方法として用いている、フッ酸系のエッチャントによるライトエッチング処理を行い、残留している触媒元素を顕在化させる評価を行っても、従来見られていたエッチピットは全く見られない。また、よりシビアな評価としては、さらに高温での熱処理を行うと、素子領域内に残存している触媒元素が再凝集してシリサイド状態となって現れるが、このような評価を行っても、特開平１０−２２３５３４公報および特開平１０−２２９０４８公報の技術で見られたような触媒元素の再凝集は全く見られなかった。そして、実際に本実施形態を用いて薄膜トランジスタ(ＴＦＴ)を作成したところ、上記公報および従来技術で同様にＴＦＴを作成したときには３％以上の確率で見られたＴＦＴオフ時のリーク電流の異常な増大現象が、本実施形態の方法では全く見られず正に０％であった。さらに、このＴＦＴを用い作成した液晶表示装置では、従来法で頻発していた線状の表示むら(ドライバー部のサンプリングＴＦＴ起因)やオフ時のリーク電流による画素欠陥も全く無く、表示品位を大きく向上できた上に、良品率を飛躍的に高めることができた。
【００３４】
また、この発明および上記実施形態は、上記記載の半導体装置の製造方法において、上記触媒元素移動工程は、６００℃以下の予熱温度から、高速熱アニール温度まで、３０℃/分を上回る昇温速度で昇温させる。
【００３５】
また、他の実施形態は、上記記載の半導体装置の製造方法において、上記触媒元素移動工程は、６００℃以下の予熱温度から、高速熱アニール温度まで、１００℃/分を上回る昇温速度で昇温させる。
【００３６】
この発明および上記実施形態のように、５族Ｂの元素の導入領域に触媒元素を移動させるための高速熱アニール処理は、６００℃以下の予熱温度から、高速熱アニール温度まで、少なくとも３０℃/分を上回る昇温速度で昇温させることが望ましい。さらに好適には、１００℃/分を上回る昇温速度で昇温させることがより望ましい。予熱温度が６００℃以下であれば、５族Ｂの元素が導入され非晶質化された領域において、全く結晶成長は生じない。そして、このときの昇温速度が３０℃/分以上であれば、その昇温過程において、５族Ｂ元素が導入された領域での結晶化は完全には終了せず、非晶質成分を残した状態で高速熱アニール処理に入ることができる。さらに、このときの昇温速度が１００℃/分以上であれば、その昇温過程において、５族Ｂ元素が導入された領域では結晶化がほとんど生じず、ほぼ非晶質状態のままで高速熱アニール処理に入ることができる。本発明者らが行った、このときの昇温速度に関する実験データーを図７に示す。図７は、高速熱アニール温度を７２０℃として行った実験結果である。図７(Ａ)は、高速熱アニール処理前後でのケイ素膜中の触媒元素の残存率を表している。測定は微小領域ＳＩＭＳ(二次イオン質量分析法)によって行った。図７(Ａ)から、昇温速度は、ほぼ３０℃/分を境にして、この値以上になると、触媒元素の残存率のさらなる低下が起こり出すことがわかる。すなわち、この値以下では、高速熱アニール処理の温度を上げても、その効果は見られず、３０℃/分という昇温速度が、本実施形態の効果を得るためには最低減必要な昇温速度であることがわかる。触媒元素の残存率は、３０℃/分から昇温速度が上がるにしたがって、さらに低下し、約１００℃/分以上で飽和する。よって、昇温速度を１００℃/分以上とすることで、高速熱アニール処理の温度における触媒元素のゲッタリング効果を最大限に引き出すことができる。そして、このメカニズムを解明するために行った実験結果が図７(Ｂ)である。図７(Ｂ)は、５族Ｂ元素導入領域における、この昇温過程での非晶質領域の割合を調べたものである。実験は、石英基板を用い、アニール温度が７２０℃に達した地点で急冷し、１μｍφのスポットのラマン分光法によって結晶シリコンと非晶質シリコンのラマンピーク比を調べることによって行った。図７(Ｂ)からわかるように、触媒元素の低減率に対して同様の結果が得られ、昇温速度が３０℃/分から非晶質のピークが現れ始め、昇温速度に伴ってそのピーク比が大きくなり、約１００℃/分で飽和している。よって、その原因としては、５族Ｂ元素導入領域の結晶状態がポイントになっていることがはっきりとわかる。
【００３７】
また、一実施形態は、上記記載の半導体装置の製造方法において、上記触媒元素移動工程は、６５０〜８００℃の範囲の平均温度で、１秒〜１５分の持続時間の高速熱アニールプロセスによって行われる。
【００３８】
この実施形態では、５族Ｂの元素が導入された領域に触媒元素を移動させる工程において、その高速熱アニール処理における処理中の平均温度は６５０〜８００℃の範囲であり、１秒〜１５分の時間、行われる。すなわち、図７においてわかるように、６５０℃以上において初めて、本実施形態による触媒元素濃度の大きな低減効果が現れ出す。図８のデーターでは、昇温速度を１２０℃/分として実験を行ったものである。図８に破線で示す従来法では、前述のように、６５０℃程度で低減効果は頭打ちしているが、本実施形態では、実線で示してあるように、この温度以上で、今まで見られなかった、より高いゲッタリング効果が得られる。しかしながら、このときのアニール温度は高ければ高いほど良いという訳ではなく、上限が存在する。すなわち、より高温になると、触媒元素のランダムな拡散が起こるようになり、５族元素の導入領域から外部へも触媒元素が動くようになる。この結果、触媒元素の濃度は逆に上がり出す。特に８００℃以上になると急激に触媒元素の残存率が上昇し、また、このとき少しでも酸素が存在すると、触媒元素のシリサイドが選択的に酸化され、ケイ素膜に穴が空くようになってしまう。よって、上限はこの２点で制約され、８００℃となっている。アニール時間は、上記範囲で十分な効果が見られる。
【００３９】
また、他の実施形態は、上記記載の半導体装置の製造方法において、上記触媒元素移動工程は、７００〜７５０℃の範囲の平均温度で、１分〜１０分の持続時間の高速熱アニールプロセスによって行われる。
【００４０】
この実施形態では、さらに好適に、この際の高速熱アニール処理の平均処理温度として、７００〜７５０℃の範囲であり、１分〜１０分の持続時間で処理される。図８からわかるように、およそ７００℃で触媒元素の低減効果はほぼ飽和し、それから約７５０℃にかけてさらに緩やかに低下するが、７５０℃で極値をとり、それ以上では逆に上がり出す。これは、前述の理由による。よって、７００℃から７５０℃が、本実施形態における最適な温度範囲である。さらに、このときの処理時間としては、１分〜１０分の範囲であれば、本実施形態における十分な触媒元素の低減効果が得られ、また、基板としてガラスを用いた場合の熱的損傷(反りやシュリンケージ)も最低減に抑えることができる。
【００４１】
また、一実施形態は、上記記載の半導体装置の製造方法において、上記触媒元素移動工程は、基板としてガラス基板を用いる場合には、この工程前後での上記ガラス基板のシュリンケージ(熱収縮率あるいは熱膨張率)が２５ｐｐｍ以下となるように、高速熱アニール温度からの降温速度を制御する。
【００４２】
この実施形態では、５族Ｂ元素が導入された領域に触媒元素を移動させる工程において、高速熱アニール処煙を行う。その高速熱アニール処理は、上記温度範囲のような比較的高温で、均一に基板全体を加熱することによって、本実施形態の効果を得ている。ここで一つ問題が生じる。基板として石英基板のような耐熱基板を用いた際には関係ないが、通常のガラス基板では、この高速熱アニール工程において、基板自体の反りと、シュリンケージ(熱収縮率あるいは熱膨張率)が問題となる。本実施形態では、この際の高速熱アニール処理温度からの降温速度を制御することで、この問題を解決している。この実施形態では、基板としてガラス基板を用いる場合には、この工程前後での上記ガラス基板のシュリンケージ(熱収縮率あるいは熱膨張率)が２５ｐｐｍ以下となるように、高速熱アニール温度からの降温速度を制御する。このようなシュリンケージ値以下であれば、実際に基板の反りは発生せず、またフォトリソグラフィ工程でのマスクアライメントも対応可能である。
【００４３】
また、一実施形態では、上記記載の半導体装置の製造方法において、上記５族元素導入工程は、イオンドーピング法によって行われる。
【００４４】
この実施形態では、５族Ｂから選ばれた元素を上記ケイ素膜に選択的に導入する工程としては、イオンドーピング法によって行われる。その他の方法でもある程度の効果は得られるが、イオンドーピング方を用いたときの効果が特に顕著である。この理由は、イオンドーピングによって、５族Ｂ元素の導入領域においてケイ素膜の結晶が強く破壊され、非晶質化することが原因と考えられる。本実施形態では、５族Ｂ元素の導入領域を非晶質化させることが一つのポイントであり、その非晶質化が強いほど、より効果的であるからである。触媒元素は、その結晶成長過程から考えても、結晶性ケイ素膜から非晶質ケイ素膜へと移動する傾向がある。すなわち、触媒元素は、非晶質ケイ素中の方がエネルギー的に存在し易いのだと考えられる。すなわち、イオンドーピングによって非晶質化した成分が、相乗効果をもたらし、５族Ｂ元素のゲッタリング効果をさらに高めていると考えられる。
【００４５】
また、上記記載の半導体装置の製造方法において、上記触媒元素移動工程では、抵抗性加熱炉を用いて、高速熱アニール処理が行われる。
【００４６】
この半導体装置の製造方法では、５族Ｂ元素が導入された領域に触媒元素を移動させるための高速熱アニール処理の具体的な手法として、抵抗性加熱炉を用いる。抵抗性加熱炉を用いる場合は、炉内に熱勾配を持たせ、基板の熱容量を小さくするために、基板を一枚ずつ炉内に挿入する。その際の挿入速度をコントロールすることで、昇温速度のコントロールを行えばよい。この場合には、基板全体をより均一に瞬時に加熱することが可能であり、その昇温速度および降温速度が精度良く制御可能となるので、本実施形態に適している。
【００４７】
また、一実施形態は、上記記載の半導体装置の製造方法において、上記５族元素導入工程では、最終的に形成される半導体装置の能動(チャネル)領域上を少なくともマスクした状態で、上記能動(チャネル)領域を取り囲むように、上記能動領域の周辺部に５族Ｂから選ばれた元素を導入する。
【００４８】
この実施形態は、ケイ素膜への５族Ｂ元素選択導入工程での導入パターンに関し、パターン形成された導入マスクを用い、最終的に形成される半導体装置の能動(チャネル)領域上を少なくともマスクした状態で、上記能動(チャネル)領域を取り囲むように、その周辺部に５族Ｂ元素を導入する。このとき、さらに、半導体装置の活性(素子)領域全体をマスクした状態で、活性領域を取り囲むように、その周辺部に５族Ｂ元素を導入すると、チャネル領域だけでなく、活性領域(チャネル＋ソース・ドレイン領域)全体に、触媒元素がほとんど含まれない状態が得られる。このようにすることで、触媒元素による後の工程汚染を防ぐことができる。このように、チャネル領域、さらには活性領域を取り囲むように、５族Ｂ元素を導入すると、チャネルおよび活性領域中の触媒元素は、回りの全方向に向かって四方八方に外側に移動することができる。このため、活性領域内の触媒元素を非常に効率的に外部へ移動させることができ、優れたゲッタリング効果が得られる。
【００４９】
また、他の実施形態は、上記記載の半導体装置の製造方法において、上記５族元素導入工程では、半導体装置の素子領域(チャネルおよびソース・ドレイン領域)における不純物(ソース・ドレイン)領域に対して元素の導入が行われ、そのまま不純物(ソース・ドレイン)領域として使用する。
【００５０】
この実施形態では、ケイ素膜へ５族Ｂ元素を選択導入する工程の際の導入方法として、特に専用の導入マスクを用いず、半導体装置の素子領域(チャネルおよびソース・ドレイン領域)における不純物(ソース・ドレイン)領域に対して５族Ｂ元素を導入する。そして、そのまま、不純物(ソース・ドレイン)領域として使用する。この場合には、専用の導入マスクを用いず、ゲッタリングのための５族Ｂ元素導入工程と不純物(ソース・ドレイン)領域の不純物導入工程とを兼ねる上に、その高速熱アニール工程において、不純物(ソース・ドレイン)領域の活性化も兼ね。これにより、工程を大巾に簡略化でき、その結果、生産性を最も高めることができる。
【００５１】
また、一実施形態は、上記記載の半導体装置の製造方法において、上記触媒元素導入工程と５族元素導入工程は、同一の導入マスクを用いて行われる。
【００５２】
この実施形態では、非晶質ケイ素膜の一部に触媒元素を選択的に導入し横方向に結晶成長させる場合において、その際の触媒元素の選択導入工程を、パターン形成された導入マスクを用いて行い、その後の５族Ｂ元素の選択導入工程も同一の導入マスクを用いて行う。このようにすることで、それぞれの導入工程に対して、導入マスクを別々に作成する必要が無く、プロセスの簡略化が図れる。同時に、後の半導体装置のチャネル領域を構成するケイ素膜領域は、上記触媒元素と５族Ｂ元素との導入工程にわたって、常にマスク膜にカバーされている状態を保つことができ、露出することが無くなる。その結果、チャネル領域に対するプロセス起因の汚染を最低限に抑えることができる。そして、これら２点の作用によって、良品率の向上と低コスト化を達成できる。
【００５３】
また、他の実施形態は、上記記載の半導体装置の製造方法において、上記非晶質ケイ素膜の結晶化を促進する触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくとも一つの元素が用いられる。
【００５４】
この実施形態では、触媒元素の種類として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕを利用できる。これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果がある。それらの中でも、特に、Ｎｉを用いた場合に最も顕著な効果を得ることができる。この理由については、次のようなモデルが考えられる。触媒元素は単独では作用せず、ケイ素膜と結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促すといったモデルである。Ｎｉは２つのＳｉと、ＮｉＳｉ２のシリサイドを形成する。ＮｉＳｉ２は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ２はその格子定数が５.４０６Åであり、結晶シリコンのダイヤモンド構造での格子定数５.４３０Åに非常に近い値をもつ。よって、ＮｉＳｉ２は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであり、本実施形態における触媒元素としては、特にＮｉを用いるのが最も望ましい。
【００５５】
また、一実施形態は、上記記載の半導体装置の製造方法において、上記５族Ｂから選ばれた元素として、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉから選ばれた少なくとも一つの元素が用いられる。
【００５６】
この実施形態では、５族Ｂから選ばれた元素として、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉから選ばれた少なくとも一つの元素を用いる。これらから選ばれた一種または複数種類の元素であれば、上記の触媒元素を効率的に移動させることができ、十分なゲッタリング効果が得られる。このゲッタリングのメカニズムに関しては、未だ詳しい知見は得られていないが、これらの元素の中でも、最も効果が高いのはＰであることがわかっている。
【００５７】
また、他の実施形態は、上記記載の半導体装置の製造方法において、最終的に得られる半導体装置の活性(素子)領域における触媒元素の濃度は、１×１０１６〜２×１０１７ｃｍ−３の範囲内である。
【００５８】
この実施形態では、半導体装置の活性領域内に残留する触媒元素量をできる限り低減し、高性能で高信頼性、高安定性の半導体装置を実現することを目的としている。このためには、最終的に得られる半導体装置の能動(チャネル)領域における触媒元素の濃度が、１×１０１６〜２×１０１７ｃｍ−３の範囲内であれば良い。チャネル領域中の触媒元素濃度を２×１０１７ｃｍ−３以下にすることで、触媒元素が半導体素子特性に及ぼす電気的な悪影響は全く見られなくなる。そして、この発明を用いた結果、このような低濃度を実現することができる。また、触媒元素を用いて結晶化を行う限り、最低限１×１０１６ｃｍ−３の濃度の触媒元素はチャネル領域内に残り、これ以下に低減することは、現状考えられるどのような方法をもってしても不可能である。したがって、触媒元素によって結晶化を行った結果として、少なくとも１×１０１６ｃｍ−３以上の濃度の触媒元素がチャネル領域内に残存する。
【００５９】
なお、この発明において、触媒元素によって結晶化されたケイ素膜の結晶性をより向上させ、半導体装置の性能、特に、電流駆動能力をより向上させる方法として、触媒元素によって結晶化されたケイ素膜に対して、さらに高温の酸化雰囲気中にて熱処理を行う工程や、レーザー光を照射する工程を追加することも有効である。
【００６０】
前者の高温で酸化雰囲気中にて熱処理を行い、その結晶性をさらに向上させる方法では、触媒元素によって結晶化されたケイ素膜に対して、さらに高温(８００℃〜１１００℃)で酸化処理を行う。すると、酸化作用によって生じる過飽和Ｓｉ原子がケイ素膜中へ供給され、これらが、ケイ素膜中の結晶欠陥(特に不対結合手；ダングリングボンド)に入り込み、欠陥を消滅させることができる。これにより、触媒元素によって結晶化されたケイ素膜中の欠陥密度は、大きく低減され、移動度が大幅に向上する。その結果、半導体装置の性能が飛躍的に向上する。
【００６１】
また、後者のレーザー光を照射する工程においては、結晶性ケイ素膜にレーザーなどの強光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違から、結晶粒界部や微小な残留非晶質領域(未結晶化領域)が集中的に処理される。ここで、通常の固相成長法で形成した結晶性ケイ素膜では、結晶構造が双晶状態であるので、強光照射後も結晶粒内部は双晶欠陥として残る。
【００６２】
これに対して、触媒元素を導入し、結晶化した結晶性ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるから、強光の照射によって結晶粒界部が処理されると基板全面にわたって単結晶状態に近い良質の結晶性ケイ素膜が得られる。これは、結晶性の観点から、その有効性が非常に高い。また、元々結晶性を有するケイ素膜に対してレーザー照射を行うのであるから、非晶質ケイ素膜に直接レーザー照射し結晶化する方法とは異なり、レーザー照射のばらつきが大きく緩和され、均一性上の問題も生じなくなる。
【００６３】
【発明の実施の形態】
以下、この発明を図示の実施の形態に基いて詳細に説明する。
【００６４】
〔第１の実施の形態〕
図１を参照して、この発明の半導体装置の製造方法の第１実施形態を説明する。この第１実施形態は、ガラス基板上にＮ型ＴＦＴを作製する際の工程に、本発明を採用した方法である。
【００６５】
この第１実施形態で作製するＴＦＴは、アクティブマトリクス型の液晶表示装置のドライバー回路や画素部分はもちろん、薄膜集積回路を構成する素子としても利用できる。この実施形態では、それらの代表として、基板上に数十万から数百万のＮ型ＴＦＴを、特に均一に作製する必要がある液晶表示装置用アクティブマトリクス基板の画素駆動用ＴＦＴを例にとって説明を行う。
【００６６】
図１の平面図に、この実施形態として説明するアクティブマトリクス基板上の画素ＴＦＴの作製工程の概要を示す。前述のように、実際には、上記アクティブマトリクス基板は、数十万個以上のＴＦＴによって構成されるが、この実施形態では、３行×３列の９個のＴＦＴに簡略化して説明する。
【００６７】
図２は、図１における任意の一つのＴＦＴを、Ａ−Ａ'線で切った断面を示し、順次、図２(Ａ)→図２(Ｂ)→図２(Ｃ)→図２(Ｄ)→図２(Ｅ)→図２(Ｆ)→図２(Ｇ)の順にしたがって作製工程が進行する。
【００６８】
まず、図２(Ａ)に示すように、ガラス基板１０１上に、例えば、スパッタリング法によって、厚さ３００〜５００ｎｍ程度の酸化ケイ素からなる下地膜１０２を形成する。この酸化ケイ素膜１０２は、ガラス基板１０１からの不純物の拡散を防ぐために設けられる。次に、プラズマＣＶＤ法あるいは減圧ＣＶＤ法によって、厚さ２０〜８０ｎｍ，例えば、厚さ４０ｎｍの真性(Ｉ型)の非晶質ケイ素膜(ａ−Ｓｉ膜)１０３を成膜する。この実施形態では、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃とし、ＳｉＨ４ガスとＨ２ガスを材料ガスに用いた。そして、ＲＦパワーのパワー密度を１０〜２００ｍＷ/ｃｍ２、例えば、８０ｍＷ/ｃｍ２とした。
【００６９】
次に、ａ−Ｓｉ膜１０３表面上にニッケル１０４を微量添加する。このニッケル１０４の微量添加は、ニッケルを溶かした溶液を、ａ−Ｓｉ膜１０３上に保持し、この溶液をスピナーによって基板１０１上に均一に延ばして乾燥させることによって行った。この第１実施形態では、溶質としては酢酸ニッケルを用い、溶媒としてはエタノールを用い、溶液中のニッケル濃度は２ｐｐｍとなるようにした。この状態を。図２(Ａ)に示す。このようにして添加された図２(Ａ)の状態におけるａ−Ｓｉ膜１０３表面上のニッケル濃度を全反射蛍光Ｘ線分析(ＴＲＸＲＦ)法によって測定すると、８×１０１２ａｔｏｍｓ/ｃｍ２程度であった。
【００７０】
そして、これを不活性雰囲気下、例えば、窒素雰囲気にて加熱処理を行う。この加熱処理においては、昇温途中に、まず、ａ−Ｓｉ膜１０３中の水素離脱処理を行い、その後さらに、高温で、ａ−Ｓｉ膜１０３を結晶化した。具体的には、第１ステップの加熱処理として、４５０〜５２０℃で、１〜２時間のアニール処理を行い、第２ステップの加熱処理として、５２０〜５７０℃で２〜８時間のアニール処理を行う。この実施形態では、一例として、５００℃にて１時間のアニール処理を行った後、５５０℃で４時間の加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜１０３の表面に添加されたニッケル１０４がａ−Ｓｉ膜１０３中に拡散すると共に、シリサイド化が起こり、それを核として、ａ−Ｓｉ膜１０３の結晶化が進行する。その結果、図２(Ｂ)に示すように、ａ−Ｓｉ膜１０３が結晶化されて、結晶性ケイ素膜１０３ａとなる。
【００７１】
次に、図２(Ｃ)に示すように、結晶性ケイ素膜１０３ａ上に酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積し、パターニングしてマスク１０６を形成する。マスク１０６の形成は、この実施形態においては、酸化ケイ素膜を用い、ＴＥＯＳ(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともにＲＦプラズマＣＶＤ法で分解・堆積した。マスクの厚さは、１００ｎｍ〜４００ｎｍであることが望ましく、この実施形態では、この酸化ケイ素膜の厚さを１５０ｎｍとした。このときの状態を基板上方より見ると、図１(Ａ)に示すように、結晶性ケイ素膜の一部１０３ａが、マスク１０６によって島状にマスクされた状態となっている。
【００７２】
次に、この状態で、図２(Ｃ)に示すように、ガラス基板１０１の上方からリン１０８を全面にイオンドーピングする。このときのリン１０８のドーピング条件としては、加速電圧を５〜１０ｋＶとし、ドーズ量を５×１０１５〜１×１０１６ｃｍ−２とした。この工程によって、露呈している領域の結晶性ケイ素膜１０３ａにリンが注入され、リンドープされた結晶性ケイ素領域１０３ｄが形成される。マスク１０６によって覆われている領域の結晶性ケイ素膜１０３ａには、リンはドーピングされない。このときの状態を、ガラス基板１０１の上方より見ると、図１(Ａ)に示すような状態になっている。後に形成されるＴＦＴ活性(素子)領域は、この段階ではマスク１０６に完全に覆われた状態となっている。
【００７３】
そして、この状態で、これを不活性雰囲気下、例えば、窒素雰囲気にて高速熱アニール処理を施す。このときの高速熱アニール処理温度までの昇温速度としては、６００℃以下の余熱温度から、少なくとも３０℃/分以上、好ましくは１００℃/分以上で、昇温させることが望ましい。
【００７４】
また、このときのアニール温度および処理時間としては、６５０〜８００℃の温度で１秒〜１５分、より好ましくは７００〜７５０℃の温度で１分〜１０分であることが望ましい。また、この第１実施形態では、ガラス基板１０１を用いているので、この高速熱アニール処理温度から少なくとも６００℃までの降温速度は、２０℃/分以下であることが望ましい。
【００７５】
この第１実施形態では、上記熱処理において、室温から、昇温速度１００℃/分で、高速熱アニール処理温度７００℃まで昇温させ、８分の処理を行った後、５８０℃まで１５℃/分で降温させ、さらに５８０℃から１００℃までは８０℃/分で降温させた。このときの温度プロファイルを、図９(Ａ)に示す。この第１実施形態においては、抵抗性加熱炉を用いて、炉内で温度勾配を持たせ、基板１０１を炉内に挿入する速度をコントロールすることで、上記の温度プロファイルの高速熱アニール処理を実現した。
【００７６】
このとき、基板１０１は一枚ずつ処理し、炉内に挿入する際の熱容量をできる限り小さくすることがポイントである。このような温度勾配をもつ抵抗性加熱炉を用いる一つのメリットとして、特に、降温速度を制御よくコンロトールすることが可能であり、ガラス基板を使用する場合に対して、他のランプ照射法に比べてより適している。
【００７７】
この高速熱アニール処理によって、領域１０３ｄにドーピングされたリンがその領域１０３ｄに存在するニッケルをまずトラップする。そして、図１(Ｂ)および図２(Ｄ)に示すように、さらにマスク１０６下の結晶性ケイ素膜１０３ａ中に存在しているニッケル１０４を矢印１０９に示すような外方向に、すなわち、周囲の領域１０３ｄの領域へと全方向に向かって引き出させる。その結果、マスク１０６下の結晶性ケイ素膜１０３ａ領域におけるニッケル濃度は大幅に低減する。このときの結晶性ケイ素膜１０３ａ中の実際のニッケル濃度を、二次イオン質量分析法(ＳＩＭＳ)によって測定したところ、５×１０１６ａｔｏｍｓ/ｃｍ３程度にまで低減されていた。ちなみに、本発明のような高速熱アニール処理を用いない従来法の場合には、ニッケル濃度は、２×１０１７ａｔｏｍｓ/ｃｍ３程度である。
【００７８】
この工程前の結晶性ケイ素膜１０３ａの膜中ニッケル濃度は、１×１０１８ａｔｏｍｓ/ｃｍ３程度であり、この第１実施形態での高速熱アニール処理によって、約１/２０まで、残留ニッケル濃度を低減できた。また、この第１実施形態において、上記高速熱アニール処理後のガラス基板１０１のシュリンケージは約２０ｐｐｍであり、反りも問題なく、後の工程におけるフォトリソグラフィ工程でのマスクアライメントも問題なく行えた。
【００７９】
次に、マスクとして用いた酸化ケイ素膜１０６をエッチング除去する。エッチャントとしては、下層のケイ素膜１０３ａに対して十分に選択性のある１：１０バッファードフッ酸(ＢＨＦ)を用い、ウェットエッチングを行った。
【００８０】
その後、マスク１０６に覆われていた領域のケイ素膜１０３ａを用い、その他の不要な部分のケイ素膜を除去して素子間分離を行う。すなわち、この工程によって、図１(Ｃ)に示すような配置で、少なくとも上記領域のケイ素膜１０３ａを用いて、後に、ＴＦＴの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の結晶性ケイ素膜１１０が形成され、図２(Ｅ)の状態が得られる。
【００８１】
次に、図２(Ｅ)に示すように、レーザー光１０５を照射することで、活性領域の結晶性ケイ素膜１１０の結晶性を助長する。このときのレーザー光としては、ＸｅＣlエキシマレーザー(波長３０８ｎｍ、パルス幅４０ｎ(ナノ)秒)を用いた。また、レーザー光の照射条件は、照射時に、基板１０１を２００〜４５０℃、例えば、４００℃に加熱し、エネルギー密度２５０〜４５０ｍＪ/ｃｍ２、例えば、３５０ｍＪ/ｃｍ２で照射した。また、ビームサイズは、基板１０１の表面で１５０ｍｍ×１ｍｍの長尺形状となるように成型されており、長尺方向に対して垂直方向に０.０５ｍｍのステップ幅で順次走査を行った。すなわち、結晶性ケイ素膜１１０の任意の一点において、計２０回のレーザー照射が行われることになる。
【００８２】
次に、上記の活性領域となる結晶性ケイ素膜１１０を覆うように、厚さ２０〜１５０ｎｍ、ここでは、１００ｎｍの酸化ケイ素膜をゲート絶縁膜１１１として成膜する。酸化ケイ素膜の形成には、ここでは、ＴＥＯＳ(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともに基板温度１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。もしくは、ＴＥＯＳを原料として、オゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、好ましくは４００〜５５０℃として形成してもよい。
【００８３】
成膜後、ゲート絶縁膜１１１自身のバルク特性および結晶性ケイ素膜/ゲート絶縁膜の界面特性を向上させるために、不活性ガス雰囲気下で５００〜６００℃で１〜４時間のアニールを行った。
【００８４】
引き続いて、スパッタリング法によって、厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニウムを成膜する。そして、そのアルミニウム膜をパターニングして、ゲート電極１１３を形成する。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層１１４を形成する。この状態が図２(Ｆ)に相当する。ゲート電極１１３は、平面的にはゲートバスラインを同時構成しており、この状態を平面的に見ると図１(Ｄ)のような状態となっている。上記陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行い、最初、一定電流で２２０Ｖまで電圧を上げ、その状態で１時間保持して終了させる。得られた酸化物層１１４の厚さは２００ｎｍである。なお、この酸化物層１１４は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。
【００８５】
次に、イオンドーピング法によって、ゲート電極１１３とその周囲の酸化物層１１４をマスクとして、活性領域(結晶性ケイ素膜)１１０に不純物(リン)を注入する。ドーピングガスとして、フォスフィン(ＰＨ３)を用い、加速電圧を６０〜９０ｋＶ(例えば、８０ｋＶ)とし、ドーズ量を１×１０１５〜８×１０１５ｃｍ−２(例えば、２×１０１５ｃｍ−２)とする。
【００８６】
この工程によって、不純物が注入された領域１１６と１１７は、後にＴＦＴのソース/ドレイン領域となり、ゲート電極１１３およびその周囲の酸化層１１４にマスクされ不純物が注入されない領域１１５は、後にＴＦＴのチャネル領域となる。
【００８７】
その後、図２(Ｆ)に示すように、レーザー光１２０の照射によって、アニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際、使用するレーザーとしては、ＸｅＣｌエキシマレーザー(波長３０８ｎｍ、パルス幅４０ナノ秒)を用い、エネルギー密度１５０〜４００ｍＪ/ｃｍ２(好ましくは２００〜２５０ｍＪ/ｃｍ２)で照射を行った。こうして形成されたＮ型不純物(リン)領域１１６、１１７のシート抵抗は、２００〜８００Ω/□であった。
【００８８】
続いて、図２(Ｇ)に示すように、厚さ６００ｎｍ程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜１２１として形成する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜１２１が得られる。また、ＳｉＨ４とＮＨ３を原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ素膜を用いれば、活性領域/ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【００８９】
次に、層間絶縁膜１２１にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってＴＦＴのソース電極配線(ソースバスライン)１２２を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。図１(Ｅ)、図２(Ｇ)に示すＴＦＴ１２５は、画素電極をスイッチングする素子であるので、もう一方のドレイン電極には、ＩＴＯなど透明導電膜からなる画素電極１２３を設ける。すなわち、図１(Ｅ)において、ソースバスライン１２２を介してビデオ信号が供給され、ゲートバスライン(ゲート電極)１１３のゲート信号に基づいて画素電極１２３に必要な電荷が書き込まれる。そして最後に、１気圧の水素雰囲気で３５０℃、１時間のアニールを行い、図１(Ｅ)，図２(Ｇ)に示す画素ＴＦＴ１２５を完成させる。さらに、必要に応じて、画素ＴＦＴ１２５を保護する目的で、画素ＴＦＴ１２５上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００９０】
この第１実施形態にしたがって作製したＴＦＴ１２５は、電界効果移動度が１５０ｃｍ２/Ｖｓ程度、閾値電圧が２Ｖ程度と非常に高性能であるにもかかわらず、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、単位Ｗ当たり１ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作成した従来のＴＦＴと比べても全く差が無いものであり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。そして、この第１実施形態に基づいて作製された液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、従来法によって作成したものに比べて表示むらが明らかに少なく、ＴＦＴリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。なお、この第１実施形態によるＴＦＴ製造工程は、アクティブマトリクス基板の画素電極を対象にして説明を行ったが、この製造工程で作製されるＴＦＴは、薄膜集積回路などにも簡単に応用できる。その場合には、ゲート電極１１３上にもコンタクトホールを形成し、必要とする配線を施せばよい。
【００９１】
〔第２の実施の形態〕
次に、この発明の半導体装置の製造方法の第２実施形態を説明する。この第２実施形態では、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を形成するＮ型ＴＦＴとＰ型ＴＦＴを相補型に構成したＣＭＯＳ構造の回路をガラス基板上に作製する工程について、説明を行う。
【００９２】
図３(Ａ)〜(Ｇ)に、この第２実施形態で説明するＴＦＴの作製工程を順に示す。図３(Ａ)〜(Ｇ)は、上記作製工程の断面を順に示している。
【００９３】
まず、図３(Ａ)に示すように、ガラス基板２０１上に、例えばスパッタリング法によって、厚さ３００〜５００ｎｍ程度の酸化ケイ素からなる下地膜２０２を形成する。この酸化ケイ素膜２０２は、ガラス基板２０１からの不純物の拡散を防ぐために設けられる。次に、プラズマＣＶＤ法によって、厚さ２０〜８０ｎｍ、例えば４０ｎｍの真性(Ｉ型)の非晶質ケイ素膜(ａ−Ｓｉ膜)２０３を成膜する。この第２実施形態では、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃とし、ＳｉＨ４ガスとＨ２ガスを材料ガスに用いた。そして、ＲＦパワーのパワー密度を１０〜２００ｍＷ/ｃｍ２、例えば８０ｍＷ/ｃｍ２とした。
【００９４】
次に、ａ−Ｓｉ膜２０３表面上に、ニッケル２０４の微量添加を行う。このニッケル２０４の微量添加は、ニッケルを溶かした溶液を、ａ−Ｓｉ膜２０３上に保持し、スピナーによって溶液をガラス基板２０１上に均一に延ばし、乾燥させることによって行った。この第２実施形態では、溶質としては酢酸ニッケルを用い、溶媒としてはエタノールを用い、溶液中のニッケル濃度は１ｐｐｍとした。このようにして添加されたａ−Ｓｉ膜２０３の表面上のニッケル濃度を全反射蛍光Ｘ線分析(ＴＲＸＲＦ)法によって測定すると、５×１０１２ａｔｏｍｓ/ｃｍ２程度であった。そして、このａ−Ｓｉ膜２０３に対し、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。このときの加熱処理としては、５２０〜５７０℃で２〜８時間のアニール処理を行うことが望ましく、この第２実施形態では、一例として、５５０℃で４時間の加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜２０３の表面に添加されたニッケル２０４のシリサイド化が起こり、それを核としてａ−Ｓｉ膜２０３の結晶化が進行する。しかし、上記ニッケルの添加量では、ａ−Ｓｉ膜２０３を全て結晶化するためには、触媒元素の量が不十分であり、一部微小な(数μｍ程度の)非晶質領域が残存し、結晶成長が停止する。また、アニール処理において、５７０℃以下の温度では、ケイ素膜自体の結晶成長が起こらないので、結晶成長が及ばない未結晶化領域はａ−Ｓｉのまま残る。その結果、この第２実施形態による５５０℃，４時間の加熱処理の後に得られるケイ素膜２０３は、結晶化領域の中に微小な非晶質領域が混在した状態となっている。
【００９５】
次に、図３(Ｂ)に示すように、レーザー光２０５を照射することで、ケイ素膜２０３をさらに結晶化させ、結晶性ケイ素膜２０３ａを得る。このときのレーザー光としては、ＸｅＣｌエキシマレーザー(波長３０８ｎｍ、パルス幅４０ナノ秒)を用いた。レーザー光の照射条件は、照射時に、基板２０１を２００〜４５０℃、例えば４００℃に加熱し、エネルギー密度２００〜４５０ｍＪ/ｃｍ２、例えば３５０ｍＪ/ｃｍ２で照射した。ビームサイズは、基板２０１表面で１５０ｍｍ×１ｍｍの長尺形状となるように成形されており、長尺方向に対して垂直方向に０.０５ｍｍのステップ幅で順次走査を行った。すなわち、ケイ素膜２０３の任意の一点において、計２０回のレーザー照射が行われることになる。このレーザー照射によって、ケイ素膜２０３中に残存している非晶質領域が優先的に溶融し、結晶化領域の良好な結晶成分のみを反映して膜全体が結晶化される。
【００９６】
その後、図３(Ｃ)に示すように、全面的に結晶化された結晶性ケイ素膜２０３ａを用いて、後にＴＦＴの活性領域(素子領域)２１０ｎ、２１０ｐとなる領域を残し、それ以外の領域をエッチング除去して素子間分離を行う。
【００９７】
次に、上記の活性領域となる結晶性ケイ素膜２１０ｎ、２１０ｐを覆うように、厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶縁膜２１１として成膜する。ここでは、ＴＥＯＳ(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともに基板温度１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積して、酸化ケイ素膜を形成した。
【００９８】
引き続いて、図３(Ｄ)に示すように、スパッタリング法によって高融点メタルを堆積し、これをパターニング形成して、ゲート電極２１３ｎ、２１３ｐとする。このときの高融点メタルとしては、タンタル(Ｔａ)あるいはタングステン(Ｗ)が望ましい。この第２実施形態では、窒素が微量に添加されたＴａを用い、厚さが３００〜６００ｎｍ、例えば４５０ｎｍとした。
【００９９】
次に、この状態で、図３(Ｄ)に示すように、イオンドーピング法によって、活性領域２１０ｎ、２１０ｐに、ゲート電極２１３ｎ、２１３ｐをマスクとして、リン２０８を注入する。このときのドーピングは、ゲート絶縁膜２１１越しに行う、いわゆるスルードーピングを適用した。ドーピングガスとしてフォスフィン(ＰＨ３)を用い、ドーピング条件としては、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量を２×１０１５〜８×１０１５ｃｍ−２、例えば５×１０１５ｃｍ−２とした。このイオンドーピング工程によって、ゲート電極２１３ｎ、２１３ｐにマスクされ、リンが注入されない領域は、後にＴＦＴのチャネル領域２１５ｎ、２１５ｐとなる。また、このイオンドーピング工程によって、Ｎチャネル型ＴＦＴにおけるＮ型の不純物領域２１６ｎと２１７ｎが形成される。しかし、Ｐチャネル型ＴＦＴにおいては、そのソース・ドレイン領域２１６ｐ'、２１７ｐ'は、この段階では、リンがドーピングされた結果、Ｎ型の不純物領域となっている。
【０１００】
次に、フォトリソグラフィ工程によって、図３(Ｅ)に示すように、Ｎ型ＴＦＴ上に、フォトレジストによって、選択ドーピングのためのマスク２１８を形成する。そして、この状態で、イオンドーピング法によって、Ｐ型ＴＦＴにおいてのみ選択的に、活性領域２１０ｐにゲート電極２１３ｐをマスクとしてホウ素２１９を注入する。このとき、ドーピングガスとして、ジボラン(Ｂ２Ｈ６)を用い、４０ｋＶ〜８０ｋＶ、例えば６５ｋＶの加速電圧で、１×１０１６〜５×１０１６ｃｍ−２、例えば２×１０１６ｃｍ−２の高ドーズ量にて、ドーピングを行った。この工程において、後のＰ型ＴＦＴのチャネル領域２１５ｐは、ゲート電極２１３ｐにマスクされ、ホウ素は注入されない。
【０１０１】
ゲート絶縁膜２１１越しにホウ素２１９がドーピングされたソース・ドレイン領域２１６ｐ'、２１７ｐ'は、この結果、先にドーピングされたＮ型不純物であるリンをキャンセルし、過剰なホウ素によって反転して、Ｐ型の不純物領域２１６ｐと２１７ｐが形成される。これは、いわゆるカウンタードーピングである。このようして、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとをそれぞれ形成することができる。
【０１０２】
そして、選択ドーピングのためのマスクとして用いたフォトレジストマスク２１８を除去した後、これを不活性雰囲気下、例えば窒素雰囲気にて高速熱アニール処理を施す。このときの高速熱アニール処理温度までの昇温速度としては、６００℃以下の余熱温度から、少なくとも３０℃/分以上、好ましくは１００℃/分以上の昇温速度であることが望ましい。
【０１０３】
また、このときのアニール温度および処理時間としては、６５０〜８００℃の温度で１秒〜１５分、より好ましくは７００〜７５０℃の温度で１分〜１０分であることが望ましい。また、この第２実施形態では、ガラス基板を用いているので、この高速熱アニール処理温度から少なくとも６００℃までの降温速度は２０℃/分以下であることが望ましい。この第２実施形態では、第１実施形態と同様に、図９(Ａ)に示すような温度プロファイルによって高速熱アニール処理を行った。具体的には、室温から、昇温速度１００℃/分で高速熱アニール処理温度７００℃まで昇温し、８分の熱処理を行った後、５８０℃まで１５℃/分で降温し、さらに５８０℃から１００℃まで８０℃/分で降温した。この第２実施形態においては、抵抗性加熱炉を用いて炉内で温度勾配を持たせ、基板を炉内に挿入する速度をコントロールすることで、上記の温度プロファイルの高速熱アニール処理を実現した。このとき、基板は一枚ずつ処理し、炉内に挿入する際の熱容量をできる限り小さくすることがポイントである。このような温度勾配をもつ抵抗性加熱炉を用いる一つのメリットとして、特に降温速度を制御よくコンロトールすることが可能であり、他のランプ照射法に比べ、ガラス基板の使用に対してより適している。
【０１０４】
この高速熱アニール処理によって、ＴＦＴ活性領域中において、ソース・ドレイン領域２１６ｎ、２１７ｎ、２１６ｐ、２１７ｐにドーピングされているリンがその領域に存在するニッケルをまずトラップする。そして、図３(Ｆ)に示すように、チャネル領域２１５ｎ、２１５ｐ中に存在しているニッケルを矢印２０９に示すような方向に、すなわち隣接するソース・ドレイン領域２１６ｎ、２１７ｎ、２１６ｐ、２１７ｐへと移動させる。その結果、チャネル領域２１５ｎ、２１５ｐ中のニッケル濃度は大幅に低減する。このときのチャネル領域２１５ｎ、２１５ｐ中のニッケル濃度を、二次イオン質量分析法(ＳＩＭＳ)によって測定したところ、３×１０１６ａｔｏｍｓ/ｃｍ３程度にまで低減されていた。また、この第２実施形態において、上記高速熱アニール処理後のガラス基板２０１のシュリンケージは約２０ｐｐｍであり、反りも問題なく、後の工程におけるフォトリソグラフィ工程でのマスクアライメントも問題なく行えた。また、この高速熱アニール処理によって、ソース・ドレイン領域２１６ｎ、２１７ｎ、２１６ｐ、２１７ｐの活性化も同時に行われる。この工程によって得られたＮ型不純物領域２１６ｎ、２１７ｎのシート抵抗値は、０.５〜１ｋΩ/□であり、Ｐ型不純物領域２１６ｐ、２１７ｐのシート抵抗値は、２〜３ｋΩ/□であった。さらには、ゲート絶縁膜２１１の焼成処理も同時に行われ、ゲート絶縁膜自身のバルク特性および結晶性ケイ素膜/ゲート絶縁膜の界面特性の向上が図れる。
【０１０５】
続いて、図３(Ｇ)に示すように、厚さ９００ｎｍの酸化ケイ素膜を層間絶縁膜２２１としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってＴＦＴの電極配線２２４を形成する。そして最後に、１気圧の水素雰囲気下で３５０℃，１時間のアニールを行い、Ｎチャネル型ＴＦＴ２２６とＰチャネル型ＴＦＴ２２７とを完成させる。さらに必要に応じて、ＴＦＴ２２６，２２７のゲート電極２１３上にもコンタクトホールを設け、配線２２４を施せばよい。また、これらのＴＦＴを保護する目的で、ＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１０６】
以上の第２実施形態にしたがって作製したＣＭＯＳ構造回路において、それぞれのＴＦＴの電界効果移動度は、Ｎ型ＴＦＴで２００〜２５０ｃｍ２/Ｖｓ、Ｐ型ＴＦＴで１００〜１３０ｃｍ２/Ｖｓと高く、閾値電圧はＮ型ＴＦＴで１.５Ｖ程度、Ｐ型ＴＦＴで−２Ｖ程度と非常に良好な特性を示す。しかも、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、リーク電流値自体も単位Ｗ当たり１ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作製した従来のＴＦＴと比べても全く差が無いものであり、製造歩留まりを大きく向上させることができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０１０７】
〔第３の実施の形態〕
次に、この発明の半導体装置の製造方法の第３実施形態を説明する。この第３実施形態は、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を形成するＮ型ＴＦＴとＰ型ＴＦＴを相補型に構成したＣＭＯＳ構造の回路を石英基板上に作製する工程である。
【０１０８】
図４は、この第３実施形態で作製するＴＦＴの作製工程の概要を示す平面図である。図５、図６は、図４のＢ−Ｂ'線で切った断面図であり、順次、図５(Ａ)→図５(Ｂ)→図５(Ｃ)→図５(Ｄ)→図６(Ｅ)→図６(Ｆ)→図６(Ｇ)→図６(Ｈ)の順にしたがって工程が進行する。
【０１０９】
まず、石英ガラス基板３０１の表面を低濃度のフッ化水素酸で洗浄した後、石英ガラス基板３０１上に、減圧ＣＶＤ法によって、厚さ４０〜１００ｎｍ(例えば、５５ｎｍ)の真性(Ｉ型)の非晶質ケイ素膜(ａ−Ｓｉ膜)３０３を成膜する。
【０１１０】
次に、ａ−Ｓｉ膜３０３上に、酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積し、パターニングしてマスク３０６を形成する。この第３実施形態では、マスク３０６を酸化ケイ素膜とし、ＴＥＯＳ(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともにＲＦプラズマＣＶＤ法で分解、堆積して形成した。このマスク３０６の厚さは、１００ｎｍ〜４００ｎｍであることが望ましく、この第３実施形態では、この酸化ケイ素膜の厚さを１５０ｎｍとした。マスク３０６のスルーホールによって、領域３００において、ａ−Ｓｉ膜３０３がスリット状に露呈される。すなわち、図５(Ａ)の状態を上面から見ると、図４のように領域３００で、ａ−Ｓｉ膜３０３が露呈しており、他の部分は酸化ケイ素膜３０６によってマスクされている状態となっている。このときのライン状領域３００のライン幅は、２〜１５μｍであることが望ましく、この第３実施形態では１０μｍとした。
【０１１１】
上記マスク３０６を設けた後、この上からニッケル３０４の微量添加を行う。このニッケル３０４の微量添加は、純ニッケル(９９.９％以上)のターゲットを用い、ＤＣスパッタリングによって行った。具体的には、ＤＣパワーが５０Ｗ程度という極低パワーにて、基板搬送速度を２０００ｍｍ/分にまで高めて、スパッタリング処理を行った。スパッタリングガスとしては、アルゴンを用いて、純ニッケルターゲットに対して、スパッタリング時のガス圧力を１０Ｐａ以上に上げることで、ニッケルの極低濃度スパッタリングが可能となる。このようにしてスパッタリングされたニッケル３０４は、図５(Ａ)では、薄膜のように表示してはいるが、実際には単原子層程度かそれ以下の状態で、とても膜と呼べる状態ではない。具体的にＤＣパワー６０Ｗ、アルゴンガス圧１８Ｐａの条件でスパッタリングを行ったところ、基板表面上(マスク３０６と領域３００で露呈しているａ−Ｓｉ膜３０３)のニッケル濃度は６×１０１３ａｔｏｍｓ/ｃｍ２程度(ＴＲＸＲＦ測定値)であった。
【０１１２】
そして、この状態で、これを不活性雰囲気下(例えば、窒素雰囲気下)で、加熱温度５３０〜６００℃(例えば、５８０℃)で、１１時間アニールして結晶化させる。この際、領域３００においては、ａ−Ｓｉ膜３０３表面に存在する微量のニッケル３０４を核として、ａ−Ｓｉ膜３０３の結晶化が起こり、結晶性ケイ素膜３０３ａがまず形成される。そして、引き続いて、領域３００の周辺領域では、図４、図５(Ｂ)において、矢印３０７で示すように、領域３００から横方向(基板と平行な方向)に結晶成長が行われ、マスク３０６下で、横方向結晶成長した結晶性ケイ素膜３０３ｂが形成される。それ以外の領域は、そのまま非晶質ケイ素膜領域として残る訳であるが、実際には、ライン状の導入領域が隣接しており、その領域からの別の横方向結晶成長が進行し、それぞれの横方向結晶成長領域がぶつかり合って結晶成長が終了する。その横方向結晶成長の成長境界部が３０３ｃである。このとき、マスク３０６上に存在するニッケル３０４は、マスク膜３０６に阻まれ、下層のａ−Ｓｉ膜３０３へは到達せず、領域３００において導入されたニッケル３０４のみによってａ−Ｓｉ膜３０３の結晶化が行われる。この横方向結晶成長した結晶性ケイ素膜３０３ｂ中のニッケル濃度は、５×１０１７〜１×１０１８ａｔｏｍｓ/ｃｍ３程度であり、直接、ニッケルを添加して結晶成長した結晶性ケイ素膜３０３ａ中のニッケル濃度は、１×１０１９ａｔｏｍｓ/ｃｍ３程度であった。
【０１１３】
なお、上記結晶成長に際し、矢印３０７で示される基板と平行な方向の結晶成長の距離は、周囲が全て非晶質領域で横方向の結晶成長のぶつかり合いが生じない場合には、１３０μｍ程度になる。
【０１１４】
次に、この状態で、図５(Ｃ)に示すように、ニッケルの選択導入に使用したマスク３０６をそのまま用いて、リン３０８を基板３０１上方より全面にイオンドーピングする。このときのリン３０８のドーピング条件としては、加速電圧を５〜１０ｋＶとし、ドーズ量を５×１０１５〜１×１０１６ｃｍ２とした。この工程によって、露呈している領域の結晶性ケイ素膜３０３ａにリンが注入され、リンドープされた結晶性ケイ素領域３０３ｄが形成される。マスク３０６によって覆われている領域の結晶性ケイ素膜３０３ｂには、リン３０８はドーピングされない。
【０１１５】
そして、この結晶性ケイ素膜３０３ｂに、不活性雰囲気下(例えば、窒素雰囲気)にて、高速熱アニール処理を施す。このときの高速熱アニール処理温度までの昇温速度としては、６００℃以下の余熱温度から、少なくとも３０℃/分以上(好ましくは、１００℃/分以上)であることが望ましい。また、このときのアニール温度および処理時間としては、６５０〜８００℃の温度で１秒〜１５分(より好ましくは、７００〜７５０℃の温度で１分〜１０分)であることが望ましい。
【０１１６】
この第３実施形態では、耐熱性に優れる石英基板３０１を用いているので、前述の第１および第２実施形態のように、降温速度を特に気にする必要は無い。この第３実施形態における高速熱アニール処理の温度プロファイルの一例を、図９(Ｂ)に示す。具体的に、室温より昇温速度１５０℃/分で高速熱アニール処理温度７３０℃まで昇温して、５分間の熱処理を行った後、１００℃まで１５０℃/分で降温した。この第３実施形態においては、抵抗性加熱炉を用いて炉内で温度勾配を持たせ、基板３０１を炉内に挿入する速度をコントロールすることで、上記の温度プロファイルによる高速熱アニール処理を実現した。
【０１１７】
この高速熱アニール処理によって、ケイ素膜３０３中において、領域３０３ｄにドーピングされているリンがその領域に存在するニッケルをまずトラップする。そして、図４および図５(Ｄ)に示すように、横方向に結晶成長した領域３０３ｂ中に存在しているニッケルを矢印３０９に示すような方向に、すなわち結晶成長の方向とは全く逆方向に、領域３０３ｄへと移動させる。その結果、横方向結晶成長領域３０３ｂ中のニッケル濃度は大幅に低減する。このときの横方向結晶成長領域３０３ｂ中のニッケル濃度を二次イオン質量分析法(ＳＩＭＳ)によって測定したところ、３×１０１６ａｔｏｍｓ/ｃｍ３程度にまで低減されていた。
【０１１８】
次に、マスクとして用いた酸化ケイ素膜３０６をエッチング除去する。エッチャントとしては、下層のケイ素膜３０３に対して十分に選択性のある１：１０バッファードフッ酸(ＢＨＦ)を用い、ウェットエッチングによってエッチング除去を行った。
【０１１９】
その後、図６(Ｅ)に示すように、後にＴＦＴの活性領域(素子領域)３１０ｎ、３１０ｐとなる横方向に結晶成長させたケイ素膜３０３ｂを残し、それ以外の領域をエッチング除去して素子間分離を行う。このときのニッケルおよびリンの導入領域３００と活性領域３１０ｎ、３１０ｐとの位置関係は、平面的には図４に示すような状態となる。
【０１２０】
次に、図６(Ｆ)に示すように、上記の活性領域となる結晶性ケイ素膜３１０ｎおよび３１０ｐを覆うように、厚さ６０ｎｍの酸化ケイ素膜をゲート絶縁膜３１１として成膜する。この第３実施形態では、ゲート絶縁膜３１１の成膜方法として、ＳｉＨ４ガスとＮ２Ｏガスを原料として８５０℃の温度において減圧ＣＶＤ法を採用した。このゲート絶縁膜３１１は、いわゆる、ＨＴＯ膜(Ｈigh Ｔemperature Ｏxide)である。
【０１２１】
次に、このような状態で、ケイ素膜からなる活性領域３１０ｎ、３１０ｐに対して、酸化雰囲気中での熱処理を行う。この酸化雰囲気は、酸素や水蒸気、ＨＣｌなどの酸化雰囲気であり、この第３実施形態では、１気圧の酸素雰囲気中にて、熱処理を行った。この熱処理の温度は、８５０〜１１００℃が好ましく、この第３実施形態では、９５０℃で熱処理を行った。このような条件下、２時間３０分のアニールを行うことで、ゲート絶縁膜３１１中を酸素が拡散移動し、下層の活性領域３１０ｎ、３１０ｐの表面が酸化される。上記条件での酸化処理を行うことで、島状ケイ素膜からなる活性領域３１０ｎ、３１０ｐの表面に、約５０ｎｍの酸化膜３１２ｎ、３１２ｐが形成される。その結果、ケイ素膜からなる活性領域３１０ｎ、３１０ｐの膜厚は、初期の５５ｎｍから３０ｎｍに減少する。また、ＴＦＴのゲート絶縁膜は、ＣＶＤによって形成された酸化膜３１１とケイ素膜からなる活性領域３１０ｎ、３１０ｐの熱酸化によって形成された酸化膜３１２との二層で構成され、トータル膜厚は１１０ｎｍになる。また、チャネル界面は、ケイ素膜からなる活性領域３１０ｎ、３１０ｐとこのケイ素膜の酸化による酸化膜３１２ｎ、３１２ｐとで構成され、良好な界面特性が得られる。さらに、この酸化工程によって、島状ケイ素膜からなる活性領域３１０ｎ、３１０ｐの膜中不対結合(ダングリングボンド)が大幅に低減され、その結晶性が大きく改善される。その結果、３０ｎｍに薄膜化された高品質結晶性ケイ素膜からなる活性領域３１０ｎ'、３１０ｐ'が生成される。
【０１２２】
引き続いて、図６(Ｇ)に示すように、スパッタリング法によって厚さ４００〜８００ｎｍ(例えば、５００ｎｍのアルミニウム(０.１〜２％のシリコンを含む))を成膜し、アルミニウム膜をパターニングして、ゲート電極３１３ｎ、３１３ｐを形成する。
【０１２３】
次に、イオンドーピング法によって、活性領域３１０ｎ'、３１０ｐ'に、ゲート電極３１３ｎ、３１３ｐをマスクとして、不純物(リンおよびホウ素)を注入する。ドーピングガスとして、フォスフィン(ＰＨ３)およびジボラン(Ｂ２Ｈ６)を用い、前者の場合は、加速電庄を６０〜９０ｋＶ(例えば、８０ｋＶ)、後者の場合は、４０ｋＶ〜８０ｋＶ(例えば、６５ｋＶ)とし、ドーズ量は１×１０１５〜８×１０１５ｃｍ−２(例えば、リンを２×１０１５ｃｍ−２，ホウ素を５×１０１５ｃｍ−２)とする。このイオンドーピング工程で、ゲート電極３１３ｎ、３１３ｐにマスクされ、不純物が注入されない領域は、後にＴＦＴのチャネル領域３１５ｎ、３１５ｐとなる。
【０１２４】
上記イオンドーピングに際しては、ドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングする。この結果、Ｎ型の不純物領域３１６ｎと３１７ｎ、Ｐ型の不純物領域３１６ｐと３１７ｐが形成され、図４に示すように、Ｎチャネル型ＴＦＴ３２６とＰチャネル型ＴＦＴ３２７とを形成できる。
【０１２５】
その後、図６(Ｇ)に示すように、レーザー３２０の照射によってアニールを行い、イオン注入した不純物の活性化を行う。レーザー光としては、ＸｅＣｌエキシマレーザー(波長３０８ｎｍ、パルス幅４０ナノ秒)を用い、レーザー光の照射条件としては、エネルギー密度２５０ｍＪ/ｃｍ２で、一か所につき２０ショット照射した。
【０１２６】
続いて、図６(Ｈ)に示すように、厚さ９００ｎｍの酸化ケイ素膜を層間絶縁膜３２１としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料(例えば、窒化チタンとアルミニウムの二層膜)によって、ＴＦＴの電極配線３２４を形成する。そして最後に、１気圧の水素雰囲気下で３５０℃、１時間のアニールを行い、Ｎチャネル型ＴＦＴ３２６とＰチャネル型ＴＦＴ３２７とを完成させる。
【０１２７】
さらに必要に応じて、ゲート電極３１３ｎ(ｐ)の上にもコンタクトホールを設けて、配線３２４によって必要な電極間を接続する。また、ＴＦＴ３２６、３２７を保護する目的で、ＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１２８】
以上の第３実施形態にしたがって作製したＣＭＯＳ構造回路において、それぞれのＴＦＴの電界効果移動度は、Ｎ型ＴＦＴで２５０〜３００ｃｍ２/Ｖｓ、Ｐ型ＴＦＴで１２０〜１５０ｃｍ２/Ｖｓと高く、閾値電圧はＮ型ＴＦＴで１Ｖ程度、Ｐ型ＴＦＴで−１.５Ｖ程度と非常に良好な特性を示す。しかも、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、リーク電流値自体も単位Ｗ当たり１ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作成した従来のＴＦＴと比べても全く差が無いものであり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０１２９】
以上、本発明に基づく第１〜第３の３例の実施形態を、具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１３０】
また、上記実施形態では、ニッケルを導入する方法として、非晶質ケイ素膜表面をニッケル塩を溶かしたエタノール溶液を塗布する方法、あるいはスパッタリング法によってニッケル薄膜を形成する方法によって、ニッケルの微量添加を行い、結晶成長を行わせる方法を採用した。これに対して、非晶質ケイ素膜成膜前に、下地膜表面にニッケルを導入し、非晶質ケイ素膜下層からニッケルを拡散させて結晶成長させる方法を採用してもよい。すなわち、結晶成長は、非晶質ケイ素膜の上面側から行ってもよいし、下面側から行ってもよい。また、ニッケルの導入方法としても、その他、様々な手法を用いることができる。例えば、ニッケル塩を溶かす溶媒として、単純に水を用いてもよいし、ＳＯＧ(スピンオングラス)材料を溶媒としてＳｉＯ２膜から拡散させる方法もある。また、蒸着法やメッキ法によって薄膜形成する方法や、イオンドーピング法によって直接、ニッケルを導入する方法なども利用できる。さらに、結晶化を助長する不純物金属元素としては、ニッケル以外にコバルト、鉄、パラジウム、白金、銅、金を用いても同様の効果が得られる。
【０１３１】
また、上記実施形態では、ニッケルをゲッタリングするための５族Ｂ元素としてリンを用いたが、リン以外に窒素、ヒ素、アンチモン、ビスマスを利用しても良い。５族Ｂ元素を導入するパターンとしては、上記３つの実施形態以外のパターンでも、ＴＦＴチャネル領域内にリンがドーピングされた領域が含まれない限り、特に問題なく採用できる。
【０１３２】
また、第１および第２実施形態では、ニッケルによって結晶化された結晶性ケイ素膜の結晶性をさらに助長する手段として、パルスレーザーであるエキシマレーザー照射による加熱法を用いたが、それ以外のレーザー(例えば連続発振Ａｒレーザーなど)でも同様の処理が可能である。
【０１３３】
さらに、本発明の応用としては、液晶表示用のアクティブマトリクス型基板以外に、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機系ＥＬ等を発光素子としたドライバー内蔵型の光書き込み素子や表示素子、三次元ＩＣ等が考えられる。本発明を用いることで、これらの素子の高速、高解像度化等の高性能化が実現される。さらに本発明は、上述の実施形態で説明したＭＯＳ型トランジスタに限らず、結晶性半導体を素子材としたバイポーラトランジスタや静電誘導トランジスタをはじめとして幅広く半導体プロセス全般に応用することができる。
【０１３４】
【発明の効果】
以上より明らかなように、この発明の半導体装置の製造方法は、絶縁基板上に形成された非晶質ケイ素膜にその結晶化を促進する触媒元素を導入し、加熱処理によって結晶成長させた後、上記ケイ素膜の―部に、選択的に５族Ｂから選ばれた元素を導入し、高速熱アニール処理を行い、上記５族Ｂから選ばれた元素が導入された領域に、上記触媒元素を移動させるものである。そして、その５族Ｂから選ばれた元素が導入された領域以外の領域のケイ素膜を用いて、半導体装置の能動(チャネル)領域を形成する訳である。このようにすることで、従来法に比べて、半導体装置の能動領域における残留触媒元素量を大きく低減することが可能となる。
【０１３５】
また、一実施形態の半導体装置の製造方法は、さらに、絶縁基板上に形成された非晶質ケイ素膜の一部分に、触媒元素を選択的に導入し、加熱することで、触媒元素が選択的に導入された領域からその周辺領域へと、横方向(基板と平行)に上記非晶質ケイ素膜の結晶成長を行わせる。さらに、結晶成長させたケイ素膜の一部に、選択的に５族Ｂから選ばれた元素を導入して、高速熱アニール処理を行い、上記５族Ｂから選ばれた元素が導入された領域に、上記触媒元素を移動させる。この場合、上記５族Ｂから選ばれた元素が導入された領域外の、横方向に結晶成長したケイ素膜を用いて、半導体装置の能動(チャネル)領域を形成すると、より高い電流駆動能力をもつ高性能半導体装置が得られる。勿論、半導体装置の能動領域における残留触媒元素量も、従来法に比べて大きく低減できており、問題となるオフ動作時のリーク電流の異常も見られず、高い信頼性も同時に確保できた。
【０１３６】
また、この発明および上記実施形態では、５族Ｂ元素導入後におけるその導入領域の状態と、その後の高速熱アニール処理におけるその昇温速度にポイントがある。すなわち、この発明では、結晶成長させたケイ素膜に選択的に５族Ｂから選ばれた元素を導入する工程において、５族Ｂから選ばれた元素が導入された領域のケイ素膜は非晶質化されることが重要である。
【０１３７】
さらには、引き続き行われる高速熱アニール処理において、５族Ｂの元素が導入され、非晶質化された領域が少なくとも結晶化しないような予熱温度から、高速熱アニール処理を施す温度までの昇温期間中において、上記非晶質化された領域が完全に結晶化されないような昇温速度にて行われることが非常に重要である。これによって、得られる触媒元素を５族Ｂ元素の導入領域へと移動させる(ゲッタリングする)効果は大きく異なる。５族Ｂ元素導入後における熱処理の温度を上げると、一般的にゲッタリング効果は向上する。これは、ケイ素膜中における触媒元素の拡散速度が向上し、固溶限は上がるためである。しかしながら、このときのゲッタリング効果は、６５０℃程度で頭打ちとなり、それ以上温度を上げても効果が得られないことがわかっている。
【０１３８】
この発明および上記実施形態では、このときの熱処理として、高速熱アニール処理を用い、５族Ｂの元素が導入され非晶質化された領域が少なくとも結晶化しないような予熱温度から、高速熱アニール処理を施す温度までの昇温期間中において、上記非晶質化された領域が完全に結晶化されないような昇温速度にて行うことが、非常に重要なポイントとなる。このようにすることで、初めて、意図したアニール温度で、５族Ｂ元素が導入された領域を非晶質状態としてアニールを行うことができ、本来、このときの熱処理の温度が持っている高いゲッタリング効果を得ることができる。
【０１３９】
本発明および実施形態によって、薄膜トランジスタ(ＴＦＴ)を作成したところ、上記公報および従来技術で同様にＴＦＴを作成したときには３％以上の確率で見られたＴＦＴオフ時のリーク電流の異常な増大現象が、本発明の方法では全く見られず正に０％であった。さらに、このＴＦＴを用い作成した液晶表示装置では、従来法で頻発していた線状の表示むら(ドライバー部のサンプリングＴＦＴ起因)やオフ時のリーク電流による画素欠陥も全く無く、表示品位を大きく向上できた上に、良品率を飛躍的に高めることができた。
【０１４０】
また、この発明および実施形態のように、５族Ｂの元素の導入領域に触媒元素を移動させるための高速熱アニール処理は、６００℃以下の予熱温度から、高速熱アニール温度まで、少なくとも３０℃/分を上回る昇温速度で昇温させることが望ましい。さらに好適には、１００℃/分を上回る昇温速度で昇温させることがより望ましい。予熱温度が６００℃以下であれば、５族Ｂの元素が導入され非晶質化された領域において、全く結晶成長は生じない。そして、このときの昇温速度が３０℃/分以上であれば、その昇温過程において、５族Ｂ元素が導入された領域での結晶化は完全には終了せず、非晶質成分を残した状態で高速熱アニール処理に入ることができる。さらに、このときの昇温速度が１００℃/分以上であれば、その昇温過程において、５族Ｂ元素が導入された領域では結晶化がほとんど生じず、ほぼ非晶質状態のままで高速熱アニール処理に入ることができる。
【０１４１】
また、一実施形態では、５族Ｂの元素が導入された領域に触媒元素を移動させる工程において、その高速熱アニール処理における処理中の平均温度は６５０〜８００℃の範囲であり、１秒〜１５分の時間だけ行われる。すなわち、図８においてわかるように、６５０℃以上において初めて、本実施形態による触媒元素濃度の大きな低減効果が現れ出す。図８のデーターでは、昇温速度を１２０℃/分として実験を行ったものである。図８に破線で示す従来法では、前述のように、６５０℃程度で低減効果は頭打ちしているが、本実施形態では、実線で示してあるように、この温度以上で、今まで見られなかった、より高いゲッタリング効果が得られる。しかしながら、このときのアニール温度は高ければ高いほど良いという訳ではなく、上限が存在する。すなわち、より高温になると、触媒元素のランダムな拡散が起こるようになり、５族元素の導入領域から外部へも触媒元素が動くようになる。この結果、触媒元素の濃度は逆に上がり出す。特に８００℃以上になると急激に触媒元素の残存率が上昇し、また、このとき少しでも酸素が存在すると、触媒元素のシリサイドが選択的に酸化され、ケイ素膜に穴が空くようになってしまう。よって、上限はこの２点で制約され、８００℃となっている。アニール時間は、上記範囲で十分な効果が見られる。
【０１４２】
また、他の実施形態は、さらに好適に、この際の高速熱アニール処理の平均処理温度として、７００〜７５０℃の範囲であり、１分〜１０分の持続時間で処理される。図８からわかるように、およそ７００℃で触媒元素の低減効果はほぼ飽和し、それから約７５０℃にかけてさらに緩やかに低下するが、７５０℃で極値をとり、それ以上では逆に上がり出す。よって、７００℃から７５０℃が、本実施形態における最適な温度範囲である。さらに、このときの処理時間としては、１分〜１０分の範囲であれば、本実施形態における十分な触媒元素の低減効果が得られ、また、基板としてガラスを用いた場合の熱的損傷(反りやシュリンケージ)も最低減に抑えることができる。
【０１４３】
また、一実施形態は、上記記載の半導体装置の製造方法において、上記触媒元素移動工程は、基板としてガラス基板を用いる場合には、この工程前後での上記ガラス基板のシュリンケージ(熱収縮率あるいは熱膨張率)が２５ｐｐｍ以下となるように、高速熱アニール温度からの降温速度を制御する。この実施形態では、上記温度範囲のような比較的高温で、均一に基板全体を加熱することによって、本実施形態の効果を得ている。本実施形態では、上記ガラス基板のシュリンケージ(熱収縮率あるいは熱膨張率)が２５ｐｐｍ以下となるように、高速熱アニール温度からの降温速度を制御する。このようなシュリンケージ値以下であれば、実際に基板の反りは発生せず、またフォトリソグラフィ工程でのマスクアライメントも対応可能である。
【０１４４】
また、一実施形態では、上記記載の半導体装置の製造方法において、上記５族元素導入工程は、イオンドーピング法によって行われる。イオンドーピングによって５族Ｂ元素を導入する領域において、ケイ素膜の結晶が強く破壊され、非晶質化する。本実施形態では、５族Ｂ元素の導入領域を非晶質化させることが一つのポイントであり、その非晶質化が強いほど、より効果的である。触媒元素は、その結晶成長過程から考えても、結晶性ケイ素膜から非晶質ケイ素膜へと移動する傾向がある。すなわち、触媒元素は、非晶質ケイ素中の方がエネルギー的に存在し易いのだと考えられる。すなわち、イオンドーピングによって非晶質化した成分が、相乗効果をもたらし、５族Ｂ元素のゲッタリング効果をさらに高めている。
【０１４５】
また、上記記載の半導体装置の製造方法において、上記触媒元素移動工程では、抵抗性加熱炉を用いて、高速熱アニール処理が行われる。抵抗性加熱炉を用いる場合は、炉内に熱勾配を持たせ、基板の熱容量を小さくするために、基板を一枚ずつ炉内に挿入する。その際の挿入速度をコントロールすることで、昇温速度のコントロールを行えばよい。この場合には、基板全体をより均一に瞬時に加熱することが可能であり、その昇温速度および降温速度が精度良く制御可能となるので、本実施形態に適している。
【０１４６】
また、一実施形態は、ケイ素膜への５族Ｂ元素選択導入工程での導入パターンに関し、パターン形成された導入マスクを用い、最終的に形成される半導体装置の能動(チャネル)領域上を少なくともマスクした状態で、上記能動(チャネル)領域を取り囲むように、その周辺部に５族Ｂ元素を導入する。このとき、さらに、半導体装置の活性(素子)領域全体をマスクした状態で、活性領域を取り囲むように、その周辺部に５族Ｂ元素を導入すると、チャネル領域だけでなく、活性領域(チャネル＋ソース・ドレイン領域)全体に、触媒元素がほとんど含まれない状態が得られる。このようにすることで、触媒元素による後の工程汚染を防ぐことができる。このように、チャネル領域、さらには活性領域を取り囲むように、５族Ｂ元素を導入すると、チャネルおよび活性領域中の触媒元素は、回りの全方向に向かって四方八方に外側に移動することができる。このため、活性領域内の触媒元素を非常に効率的に外部へ移動させることができ、優れたゲッタリング効果が得られる。
【０１４７】
また、他の実施形態は、ケイ素膜へ５族Ｂ元素を選択導入する工程の際の導入方法として、特に専用の導入マスクを用いず、半導体装置の素子領域(チャネルおよびソース・ドレイン領域)における不純物(ソース・ドレイン)領域に対して５族Ｂ元素を導入する。そして、そのまま、不純物(ソース・ドレイン)領域として使用する。この場合には、専用の導入マスクを用いず、ゲッタリングのための５族Ｂ元素導入工程と不純物(ソース・ドレイン)領域の不純物導入工程とを兼ねる上に、その高速熱アニール工程において、不純物(ソース・ドレイン)領域の活性化も兼ね。これにより、工程を大巾に簡略化でき、その結果、生産性を最も高めることができる。
【０１４８】
また、一実施形態は、非晶質ケイ素膜の一部に触媒元素を選択的に導入し横方向に結晶成長させる場合において、その際の触媒元素の選択導入工程を、パターン形成された導入マスクを用いて行い、その後の５族Ｂ元素の選択導入工程も同一の導入マスクを用いて行う。このようにすることで、それぞれの導入工程に対して、導入マスクを別々に作成する必要が無く、プロセスの簡略化が図れる。同時に、後の半導体装置のチャネル領域を構成するケイ素膜領域は、上記触媒元素と５族Ｂ元素との導入工程にわたって、常にマスク膜にカバーされている状態を保つことができ、露出することが無くなる。その結果、チャネル領域に対するプロセス起因の汚染を最低限に抑えることができる。そして、これら２点の作用によって、良品率の向上と低コスト化を達成できる。
【０１４９】
また、他の実施形態では、触媒元素の種類として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕを利用できる。これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果がある。それらの中でも、特に、Ｎｉを用いた場合に最も顕著な効果を得ることができる。Ｎｉは２つのＳｉと、ＮｉＳｉ２のシリサイドを形成する。ＮｉＳｉ２は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ２はその格子定数が５.４０６Åであり、結晶シリコンのダイヤモンド構造での格子定数５.４３０Åに非常に近い値をもつ。よって、ＮｉＳｉ２は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであり、本実施形態における触媒元素としては、特にＮｉを用いるのが最も望ましい。
【０１５０】
また、一実施形態では、５族Ｂから選ばれた元素として、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉから選ばれた少なくとも一つの元素を用いる。これらから選ばれた一種または複数種類の元素であれば、上記の触媒元素を効率的に移動させることができ、十分なゲッタリング効果が得られる。
【０１５１】
また、他の実施形態は、上記記載の半導体装置の製造方法において、最終的に得られる半導体装置の活性(素子)領域における触媒元素の濃度は、１×１０１６〜２×１０１７ｃｍ−３の範囲内である。
【０１５２】
この実施形態では、チャネル領域中の触媒元素濃度を２×１０１７ｃｍ−３以下にすることで、触媒元素が半導体素子特性に及ぼす電気的な悪影響は全く見られなくなる。そして、この実施形態を用いた結果、このような低濃度を実現することができる。
【０１５３】
なお、この発明において、触媒元素によって結晶化されたケイ素膜の結晶性をより向上させ、半導体装置の性能、特に、電流駆動能力をより向上させる方法として、触媒元素によって結晶化されたケイ素膜に対して、さらに高温の酸化雰囲気中にて熱処理を行う工程や、レーザー光を照射する工程を追加することも有効である。
【０１５４】
前者の高温で酸化雰囲気中にて熱処理を行い、その結晶性をさらに向上させる方法では、触媒元素によって結晶化されたケイ素膜に対して、さらに高温(８００℃〜１１００℃)で酸化処理を行う。すると、酸化作用によって生じる過飽和Ｓｉ原子がケイ素膜中へ供給され、これらが、ケイ素膜中の結晶欠陥(特に不対結合手；ダングリングボンド)に入り込み、欠陥を消滅させることができる。これにより、触媒元素によって結晶化されたケイ素膜中の欠陥密度は、大きく低減され、移動度が大幅に向上する。その結果、半導体装置の性能が飛躍的に向上する。
【０１５５】
また、後者のレーザー光を照射する工程においては、結晶性ケイ素膜にレーザーなどの強光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違から、結晶粒界部や微小な残留非晶質領域(未結晶化領域)が集中的に処理される。ここで、通常の固相成長法で形成した結晶性ケイ素膜では、結晶構造が双晶状態であるので、強光照射後も結晶粒内部は双晶欠陥として残る。
【０１５６】
これに対して、触媒元素を導入し、結晶化した結晶性ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるから、強光の照射によって結晶粒界部が処理されると基板全面にわたって単結晶状態に近い良質の結晶性ケイ素膜が得られる。これは、結晶性の観点から、その有効性が非常に高い。また、元々結晶性を有するケイ素膜に対してレーザー照射を行うのであるから、非晶質ケイ素膜に直接レーザー照射し結晶化する方法とは異なり、レーザー照射のばらつきが大きく緩和され、均一性上の問題も生じなくなる。
【０１５７】
したがって、本発明を用いることによって、リーク電流の異常な増大など特性ばらつきの少ない安定した特性の高性能半導体素子を実現でき、さらに、集積度の高い高性能半導体装置を、簡便な製造プロセスにて得られる。また、その製造工程において良品率を大きく向上でき、商品の低コスト化が図れる。特に、液晶表示装置においては、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化と高集積化を同時に満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板を実現でき、モジュールのコンパクト化、高性能化、低コスト化を図れる。
【図面の簡単な説明】
【図１】  図１(Ａ)〜図１(Ｅ)は、この発明の半導体装置の製造方法の第１実施形態の作製工程を順に示す平面図である。
【図２】  図２(Ａ)〜図２(Ｇ)は、上記第１実施形態の作製工程を順に示す断面図である。
【図３】  図３(Ａ)〜図３(Ｇ)は、この発明の半導体装置の製造方法の第２実施形態の作製工程を順に示す断面図である。
【図４】  上記第２実施形態の作製工程を説明する平面図である。
【図５】  図５(Ａ)〜図５(Ｄ)は、この発明の第３実施形態の工程の前半を順に示す断面図である。
【図６】  図６(Ｅ)〜図６(Ｈ)は、上記第３実施形態の工程の後半を順に示す断面図である。
【図７】  図７(Ａ)、(Ｂ)は、本発明の実施形態での高速熱アニール処理における昇温速度と触媒元素の残存率、昇温速度とラマンピーク強度比の関係を示す実験データーによる特性図である。
【図８】  本発明の実施形態での高速熱アニール処理における処理温度に対する触媒元素残存率を示す実験データーによる特性図である。
【図９】  図９(Ａ)、(Ｂ)は、本発明の第２、第３実施形態での高速熱アニール処理における温度プロファイルの実例を示すグラフである。
【符号の説明】
１０１,２０１…ガラス基板、３０１…石英基板、
１０２,２０２…下地膜、
１０３,２０３,３０３…非晶質ケイ素膜、
１０３ａ,２０３ａ,３０３ａ…結晶性ケイ素膜、
１０４,２０４,３０４…ニッケル、１０５,２０５…レーザー光、
１０６,３０６…マスク、３０７…結晶成長方向を示す矢印、
１０８,２０８,３０８…リン、
１０９,２０９,３０９…ニッケルのゲッタリング方向を示す矢印、
１１０,２１０,３１０…ＴＦＴ活性領域となる島状結晶性ケイ素膜、
１１１,２１１,３１１…ゲート絶縁膜、
３１２…Ｓｉ酸化膜(ゲート絶縁膜)、
１１３,２１３,３１３…ゲート電極(ゲート電極バスライン)、
１１４…酸化物層、
１１５,２１５,３１５…チャネルとなる領域、
１１６,２１６,３１６…ソースとなる領域、
１１７,２１７,３１７…ドレインとなる領域、
２１８…フォトレジストマスク、
２１９…ホウ素、１２０,３２０…レーザー光、
１２１,２２１,３２１…層間絶縁膜、
１２２…ソース電極配線(ソースバスライン)、
１２３…画素電極、２２４,３２４…電極配線、
１２５…画素ＴＦＴ、
２２６,３２６…Ｎチャネル型ＴＦＴ、
２２７,３２７…Ｐチャネル型ＴＦＴ。
【図１】
0003981517.tif 000002
【図２】
0003981517.tif 000003
【図３】
0003981517.tif 000004
【図４】
0003981517.tif 000005
【図５】
0003981517.tif 000006
【図６】
0003981517.tif 000007
【図７】
0003981517.tif 000008
【図８】
0003981517.tif 000009
【図９】
0003981517.tif 000010