(57)【特許請求の範囲】
【請求項１】
メモリがＤＭＡコントローラによりアクセスされると共に、当該メモリのバックアップが前記ＤＭＡコントローラからの信号に基づき実行されるメモリバックアップ方式において、
前記ＤＭＡコントローラが、システム電源の電圧信号を監視し、当該電源信号が予め設定された判断電圧より低くなると共に、前記メモリにバックアップすべきデータがある旨の信号を受信した際には、他のＤＭＡ要求より優先してセルフリフレッシュを行うようにしたことを特徴とするＤＭＡコントローラによるメモリバックアップ方式。
【請求項２】
前記ＤＭＡコントローラが、セルフリフレッシュを行う際に、当該セルフリフレッシュを行うためのセルフリフレッシュ要求を発行し、かつ、当該セルフリフレッシュ要求が全ての要求のなかで最も優先順位が高くなるように設定することを特徴とする請求項１記載のＤＭＡコントローラによるメモリバックアップ方式。
【請求項３】
前記ＤＭＡコントローラが、前記セルフリフレッシュ要求を発行した際には、その後の全ての要求をマスクすることを特徴とする請求項１又は２記載のＤＭＡコントローラによるメモリバックアップ方式。
【請求項４】
前記判断電圧が、メモリの動作電圧より高い電圧に設定されていることを特徴とする請求項１乃至３いずれか１項記載のＤＭＡコントローラによるメモリバックアップ方式。
【請求項５】
前記セルフリフレッシュを行う際には、バックアップを行うメモリの全てのＢＡＮＫをプリチャージするようにしたことを特徴とする請求項１乃至４いずれか１項記載のＤＭＡコントローラによるメモリバックアップ方式。
【請求項６】
前記ＤＭＡコントローラが、セルフリフレッシュしてバックアップを行う際のバックアップ電圧を監視して当該バックアップの有効性を示す情報を保持するようにしたことを特徴とする請求項１乃至５いずれか１項記載のＤＭＡコントローラによるメモリバックアップ方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＭＡコントローラにより制御されるＳＤＲＡＭ等のメモリを適正にバックアップできるようにしたＤＭＡコントローラによるメモリバックアップ方式に関する。
【０００２】
【従来の技術】
近年、電子機器等においては付加価値の向上から種々の機能が搭載され、これらの機能は内蔵されているＣＰＵがメモリ等に記憶されたデータに基づき演算処理を行い入出力装置を制御することにより行われる。
【０００３】
このような状況にあって、ＣＰＵとこれに接続されている入出力装置との間で高速にデータ転送を行う必要性が高まり、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ
Ａｃｃｅｓｓ）方式が開発されている。
【０００４】
即ち、従前はＣＰＵが制御プログラムに従って入出力装置との間でデータ転送を行っていたが、例えば磁気ディスクからメモリに大量のデータ転送を行う際には、ＣＰＵが転送処理を行うために占有されて当該ＣＰＵの処理効率が低下してしまう。
【０００５】
そこで、ＤＭＡ方式ではＣＰＵによる制御を入出力の開始と終了のみとし、一度データの転送が開始されれば、その後はＣＰＵに関係なくメモリと入出力装置との間で直接データ転送を行うようにして、当該ＣＰＵの処理効率の低下を抑制するようにしている。
【０００６】
このような、ＤＭＡ方式の制御はＤＭＡコントローラにより行われ、当該ＤＭＡコントローラには複数のチャネルが設けられて各チャネルに入力装置が接続されている。
【０００７】
ところで、かかる電子機器に用いられるメモリとしてはＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が一般的であるが、近年このＤＲＡＭより高速にアクセスできるメモリとしてＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が注目を集めている。
【０００８】
このＳＤＲＡＭでは、従来のＤＲＡＭに用いられていたＲＡＳ、ＣＡＳ、ＣＳ及びＷＥの４つの信号をコマンド信号として扱われて、データの読出／書込を外部からのクロック信号に同期して行われるようになっている。
【０００９】
しかし、ＤＲＡＭ及びＳＤＲＡＭは、素子内等で生じるリーク電流により時間の経過と共にデータが失われてしまうので定期的なリフレッシュが必要になると共に、電源電圧が低下した際にはデータを保持するためにバックアップが必要となる。
【００１０】
そこで、特開平７−３０２２３２号公報においては、ＤＲＡＭにデータを読み書きする際の終了信号と、電源電圧の低下を検出する手段とを設け、終了信号と電源電圧低下の検出信号との論理条件に従ってバックアップ時のリフレッシュ処理を起動するようにしてデータを破壊すること無くバックアップできるようにした構成が開示されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述したようにＤＭＡコントローラには複数の入出力装置が接続されているために、例えばＳＤＲＡＭからデータの読出／書込みを行っている際等に電源電圧が低下しても、他のチャネルとの兼ね合いから適正にバックアップが行えず、データを破壊してしまうことがあった。
【００１２】
そこで、本発明は、かかるＤＭＡコントローラで制御されるメモリであっても、確実にバックアップが行えるようにしたメモリバックアップ制御装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、請求項１にかかる発明は、メモリがＤＭＡコントローラによりアクセスされると共に、当該メモリのバックアップがＤＭＡコントローラからの信号に基づき実行されるメモリバックアップ方式において、ＤＭＡコントローラが、システム電源の電圧信号を監視し、当該電源信号が予め設定された判断電圧より低くなると共に、メモリにバックアップすべきデータがある旨の信号を受信した際には、他のＤＭＡ要求より優先してセルフリフレッシュを行うようにして、確実にバックアップが行えるようにしたことを特徴とする。
【００１４】
請求項２にかかる発明は、ＤＭＡコントローラがセルフリフレッシュを行う際に、当該セルフリフレッシュを行うためのセルフリフレッシュ要求を発行し、かつ、当該セルフリフレッシュ要求が全ての要求のなかで最も優先順位が高くなるように設定されて、確実にバックアップが行えるようにしたことを特徴とする。
【００１５】
請求項３にかかる発明は、ＤＭＡコントローラが、セルフリフレッシュ要求を発行した際には、その後の全ての要求をマスクするようにして、ＤＭＡコントローラに複数の機器が接続されていても、確実にバックアップが行えるようにしたことを特徴とする。
【００１６】
請求項４にかかる発明は、判断電圧が、メモリの動作電圧より高い電圧に設定されて、確実にバックアップが行えるようにしたことを特徴とする。
【００１７】
請求項５にかかる発明は、セルフリフレッシュを行う際には、バックアップを行うメモリの全てのＢＡＮＫをプリチャージするようにして、確実にバックアップが行えるようにしたことを特徴とする。
【００１８】
請求項６にかかる発明は、ＤＭＡコントローラが、セルフリフレッシュしてバックアップを行う際のバックアップ電圧を監視して当該バックアップの有効性を示す情報を保持するようにして、システムの再起動時におけるバックアップの有効性が判断できるようにしたことを特徴とする。
【００１９】
【発明の実施の形態】
本発明の実施の形態の説明を図を参照して説明する。図１は、本発明の実施の説明に適用されるメモリバックアップ制御装置を備えたシステムの概略ブロック図である。
【００２０】
同図において、１はＤＭＡを行うＤＭＡコントローラ、２はシステムのワークエリアとして作用すると共にバックアップデータを格納するＳＤＲＡＭ、３はシステム電源、４はバックアップ時の電源となるバッテリ電源、５はシステム電源３とバッテリ電源４とを切替える電源切替回路、６はバッテリ電源４の使用時等にＳＤＲＡＭの電源電圧まで昇圧するＤＣ／ＤＣコンバータ、７はプログラムも含んでシステム全体の制御を行うＣＰＵ、８はシステムの電圧降下を検出する電圧検出部である。
【００２１】
なお、以下の説明ではＤＭＡコントローラ１で制御するメモリをＳＤＲＡＭとして説明するが、本発明はこれに限定されるものではないことを敢えて付言する。
【００２２】
また、９はＤＭＡ転送要求でありＤＭＡコントローラ１に入力される。
【００２３】
１０は電圧検出部８の検出結果を示す電圧信号であり、この信号の状態によってＤＭＡコントローラ１はシステム電源３が落ちたか否かを判断する。
【００２４】
１１はＣＰＵ７を初期化するシステムリセットであり、１２はＣＰＵ７がバックアップを要求する際に切替回路５に出力するバックアップ要求信号（ＢＡＣＫＯＮ）である。
【００２５】
このような構成において、バックアップ処理の手順を図２〜図４を参照して説明する。なお、図２はかかるフローにおける信号状態を示している。図３はセルフリフレッシュサイクルを示している。また図４は、バックアップ処理のフローチャートを示している。
【００２６】
電圧検出部８がシステム電源３の電圧を検出し、その電圧が電圧信号１０としてＤＭＡコントローラ１に送られる。そして、電圧信号１０が予め設定された値（判断電圧）より低くなったか否かの判断が当該ＤＭＡコントローラ１で行われる（ステップＳ１）。
【００２７】
なお、このときの判断電圧は、ＳＤＲＡＭの動作電圧より高い電圧であり、これにより動作電圧と判断電圧との差を大きくして、電圧降下からセルフリフレッシュサイクル発行までの時間を多くとることができるようになっている。
【００２８】
そして、電圧信号１０が判断電圧より低くなっていないと判断したときは、通常の動作処理が行われる（ステップＳ２）。
【００２９】
一方、電圧信号１０が判断電圧より低くなったと判断したときは、ＣＰＵ７からＢＡＣＫＯＮ信号が切替回路５及びＤＭＡコントローラ１に出力されるようになる（ステップＳ３）。
【００３０】
これにより、システム電源３がバッテリ電源４に切り替えられる。一方、ＤＭＡコントローラ１はかかるバックアップを要求する信号（例えば、「Ｈ」レベルとなっている）が出力されているか否かの判断を行なう（ステップＳ３）。
【００３１】
そして、バックアップ要求信号が出力されている場合には、セルフリフレッシュ要求を生成されると共に、当該セルフリフレッシュ要求以外のＤＭＡ転送要求がマスクされる（ステップＳ５）。
【００３２】
その後、他のＤＭＡチャネルが動作中か否かの判断が行われる（ステップＳ６）。この判断により、他のＤＭＡチャネルが動作中と判断した場合には、当該他のチャネルの動作終了を待つ（ステップＳ７）。
【００３３】
一方、他のＤＭＡチャネルが動作中でない場合は、ＤＭＡ要求の有無を判断し（ステップＳ８）、セルフリフレッシュサイクルの要求を受付け（ステップＳ９）、全てのＤＭＡ要求をマスクして（ステップＳ１０）、スタンバイ状態となる（ステップＳ１１）。
【００３４】
かかるスタンバイ状態は、セルフリフレッシュも含めて全てのＤＭＡ転送要求を受け付けない状態となる。即ち、リフレッシュ完了時の状態が保持されるようになる。
【００３５】
なお、メモリにおける全てのＢＡＮＫ（例えば、ＳＤＲＭＡはメモリ領域が２つのバンクに分かれて、これら２つのバックを交互にアクセスすることで高速アクセスを可能にしている）のプリチャージは図３に示すタイミングＴ２のＰＡＬＬで行う。
【００３６】
また、図３に示すＴ４では、セルフリフレッシュエントリーコマンドを発行し、Ｔ６からセルフリフレッシュも含めて全てのＤＭＡ要求ををマスクするＡＬＬＭＡＳＫ信号をアクティブにする。
【００３７】
このように、電源が落ちる際には、セルフリフレッシュサイクル要求の優先順位を全てのＤＭＡ要求の中で一番高いようにし、かつ、当該要求によるセルフリフレッシュサイクル実行をＤＭＡの１サイクルとして管理するようにしたので、簡単な構成で要求からリフレッシュサイクル実行までの時間を短くすることができ、システム電圧が降下するまでに確実にリフレッシュを行うことが可能になる。
【００３８】
なお、バックアップ中の電源電圧を監視することで、そのバックアップデータの有効性がバックアップ終了後にＣＰＵ７によって判断することが可能になる。
【００３９】
【発明の効果】
以上説明したように請求項１にかかる発明によれば、ＤＭＡコントローラが、システム電源の電圧が予め設定された判断電圧より低くなると共に、メモリにバックアップすべきデータがあると判断した場合には、他のＤＭＡ要求より優先してセルフリフレッシュを行うようにしたので、簡単な構成でＤＭＡの１サイクルを用いてセルフリフレッシュサイクルを発行して、他のＤＭＡチャネルと同様に扱うことができて、確実にバックアップが行えるようになる。
【００４０】
請求項２にかかる発明によれば、ＤＭＡコントローラがセルフリフレッシュを行う際に、当該セルフリフレッシュを行うためのセルフリフレッシュ要求を発行し、かつ、当該セルフリフレッシュ要求が全ての要求のなかで最も優先順位が高くなるように設定して、当該要求からリフレッシュが行われるまでの時間を短くし、システム電圧が降下するまでに確実にバックアップが行えるようになる。
【００４１】
請求項３にかかる発明によれば、ＤＭＡコントローラが、セルフリフレッシュ要求を発行した際には、その後の全ての要求をマスクしてメモリへのアクセスを禁止し、システム電圧が降下する過程での誤書き込みを防止することにより、確実にバックアップが行えるようになる。
【００４２】
請求項４にかかる発明によれば、判断電圧をメモリの動作電圧より高い電圧に設定したので、システム電圧の降下検出からセルフリフレッシュサイクルを発行までの時間をより多く確保することができるようになり、確実にバックアップが行えるようになる。
【００４３】
請求項５にかかる発明によれば、セルフリフレッシュを行う際には、バックアップを行うメモリの全てのＢＡＮＫをプリチャージするようにしたので、１サイクル発行のみでバックアップモードに移行することができるようになり、確実にバックアップが行えるようにしたことを特徴とする。
【００４４】
請求項６にかかる発明によれば、ＤＭＡコントローラが、セルフリフレッシュしてバックアップを行う際のバックアップ電圧を監視して当該バックアップの有効性を示す情報を保持するようにしたので、システムの再起動時におけるバックアップの有効性が判断できるようになる。
【図面の簡単な説明】
【図１】本発明の実施の形態の説明に適用されるメモリバックアップシステムの構成図である。
【図２】バックアップ移行シーケンスを示す図である。
【図３】セルフリフレッシュサイクルのタイミングチャートである。
【図４】バックアップ処理のフローチャートである。
【符号の説明】
１  ＤＭＡコントローラ
２  ＳＤＲＡＭ
３  システム電源
４  バッテリ電源
５  切替回路
７  ＣＰＵ
８  電圧検出部
【図１】
0003913432.tif 000002
【図２】
0003913432.tif 000003
【図３】
0003913432.tif 000004
【図４】
0003913432.tif 000005