(57)【特許請求の範囲】
【請求項１】
増倍型フォトン検出器であって、
外側に窓を含む真空外囲器、
前記真空外囲器の内部に面する前記窓の側に形成され、前記真空外囲器の外部に電気的に接続される電気配線、
前記電気配線に鑞接された実質的に長方形状を有し、前記窓に面するその第一の側から光を受け、それに向き合った第二の側から電子を放出する遷移電子カソードセル、及び
前記真空外囲器の前記内部に面する受信側を有し、前記放出した電子を受けるように配置される電子検出器、
を含む増倍型フォトン検出器。
【請求項２】
請求の範囲第１項に記載の増倍型フォトン検出器であって、前記電子検出器が、フォトダイオードからなる、ところの増倍型フォトン検出器。
【請求項３】
請求の範囲第１項に記載の増倍型フォトン検出器であって、
前記真空外囲器の外側に電気的に接続され、前記カソードセルの前記第二の側に形成され、そこを通じて前記電子検出器に向かって前記電子を放出させるための開口部を含む伝導グリッド、をさらに含む増倍型フォトン検出器。
【請求項４】
請求の範囲第１項に記載の増倍型フォトン検出器であって、長方形状の凹所が前記窓に形成され、前記カソードセルを受け且つ整列させる、ところの増倍型フォトン検出器。
【請求項５】
増倍型フォトン検出器を製造する方法であって、
遷移電子フォトカソードを作り出す垂直構造を含む複数の実質的に長方形状のフォトカソードセルを基板に同時に形成する工程であって、前記フォトカソードセルの各々はその後側に形成した光通過開口部、後部電極、及びその前側に形成した伝導グリッドを含む、ところの工程、
その後、前記複数のフォトカソードセルを相互に分割する工程、
前記フォトカソードセルが感知する光が通過する窓の一方の側に電気配線を形成する工程、
前記フォトカソードセルの一つの外側の前記窓の周縁部分を真空外囲器に結合させる工程、及び
前記フォトカソードセルの前記前部側から放出された電子を検出するために位置した電子検出器を前記真空外囲器の内部に含める工程、
を含む方法。
【請求項６】
請求の範囲第５項に記載の方法であって、
前記フォトカソードセルと前記電気配線とを整合させるために、前記フォトカソードの一つの大きさをもつ方形状の凹所を前記窓に刻印する工程、をさらに含む方法。
【請求項７】
請求の範囲第５項に記載の方法であって、
前記の同時に形成する工程が、
金属層を前記前側に形成する工程、
その後、前記後側電極及び前記光通過開口部を前記後側に形成する工程、及び
その後、前記グリッドを前記前側の前記金属層に形成する工程、
を含む、ところの方法。
【請求項８】
光電子デバイスであって、
光を感知する部分を含む第一の主要側、及びその上に形成した電子構造を有する第二の主要側を有する実質的に長方形状の光電子チップ、及び
前記電子チップの形状及びサイズをもつ第一の凹所を表面に有するガラス窓部材、
を含み、
前記第一の主要側が前記ガラス窓部材に面して前記光電子チップが前記第一の凹所に適合され、前記チップの前記の光を感知する部分が、前記ガラス窓を通して送られた光で動作する、ところの光電子デバイス。
【請求項９】
請求の範囲第８項に記載の光電子デバイスであって、
前記光電子チップが、フォトカソードを含み、
前記フォトカソードの光を感知する部分が、前記の光を感知する部分に含まれ、
前記フォトカソードの電子を放出する部分が、前記電子構造に含まれる、
ところの光電子デバイス。
【請求項１０】
請求の範囲第９項に記載の光電子デバイスであって、
前記フォトカソードが、遷移電子フォトカソードである、
ところの光電子デバイス。
【請求項１１】
請求の範囲第８項に記載の光電子デバイスであって、
前記第一の凹所が、前記光電子チップの四辺を係合するための四つの辺を有する、
ところの光電子デバイス。
【請求項１２】
請求の範囲第１１項に記載の光電子デバイスであって、
前記ガラス窓部材に形成され、前記第一の凹所に連結した第二の凹所、及び
前記第１及び第二の凹所の底部に形成され、前記光電子チップの前記第一の主要側に接続した伝導層、
をさらに含む光電子デバイス。
【請求項１３】
請求の範囲第８項に記載の光電子デバイスであって、
前記ガラス窓部材が、真空外囲器の封入外部壁の端部を含み、
前記真空外囲器が、そのアノードの出力スクリーンを含み、電子を集束して、前記出力スクリーンに前記チップからの電子を集束させる、
ところの光電子デバイス。
【発明の詳細な説明】
発明の分野
本発明は一般的に、半導体デバイス及びその製造方法に関する。特に、本発明は光電子増倍管等に使用できる半導体フォトカソード及び実用装置への組立製造に関する。
発明の背景
光検出器が、光フォトン束を電流（変換電子手段により測定される）に変換することにより光検出器での光の衝突強度を検出するために広く使用されている。光検出器の、二つの主要なオペレーショナル・パラメータは、所望のスペクトルバンド内の光の感度、すなわち光検出器に入射するフォトンの数に対する光検出器による電流出力のサイズ、及び光検出器又は関連回路によるノイズ出力である。高光感度が望ましいが、十分に高い信号-ノイズ比が維持されなければならず、ランダムノイズ信号が光誘導信号をマスクすることになる。
多くのタイプの光検出器が、赤外線から紫外線の範囲の光スペクトルに対して使用可能である。特に、半導体フォトダイオードが手軽に使用でき、ほどほどの価格であり、広範囲に使用されている。しかし、感度は、光が約1μm以上、すなわち1.24eV以下のエネルギーをもつ広い範囲の領域における先進的な応用例において十分でない。この範囲は、光ファイバー通信に対して使用される1.3及び1.55μmバンドを含む。III-V半導体により作られた、極端に高価でない値段で、しっかりしたフォトカソードが、かなりの応用例において使用できると期待されている。しかし、低光束をもち、より高い信号-ノイズ比及び高いバンド幅のより洗練された検出器が必要となってきた。長い波長の領域における、一つの効果的な光検出器が、遷移電子（TE）フォトカソードに基づいた像倍型フォトダイオード（IPD）である。この光検出器は、TE-IPDとして参照される。一般的な用語において、光検出器への長波長のフォトンの入射により、カソードは電子を放出する。そして、電子検出器はフォトカソードから放出される束になった電子の数を測定する。
Bellの米国特許第3,958,143号は、この波長のバンドで非常に効果的なフォトカソード機構を開示する。この構造は、例えば、ｐ型のInP基板と高度にドープされたInP表面層との間にサンドイッチされたｐ型のInGaAsP活性層を含む遷移電子デバイスに関する。Bell特許に説明されているように、最終的な半導体構造が正となった表面層でバイアスされると、電子がInP表面層の伝導帯へと入り込む。
入り込んだ電子はInP表面層の高質量伝導バレーへと進み、より高いエネルギーで、電子のかなりの部分が、最小のエネルギー損失でInP表面層と電極との間の半導体/金属表面で生じたショックレーバリアを通過して輸送される。したがって、電子真空レベルのエネルギーを、高質量バレーのものよりも下げるために、Csx-Oyの表面層で活性化されたカソードが非常に高い光放出率を示し得る。
Costello等の米国特許第5,047,821号は、ショックレーバレーの薄い金属化層をより効果的にバイアスする、格子をもつ電極構造の詳細を説明している。
Aebi等の米国特許第5,326,978号及びLa Rue等の米国特許第2,374,826号はCostello等の遷移電子（TE）フォトカソードに使用できる集束電子ビーム（FEB）管構造を説明する。これらの特許はまた、フォトカソードを使用する実施例の説明とともに、（平坦な光電子増倍管である）マルチチャネルプレートを代わりに使用する実施例を説明するが、この実施例は本発明に関係ない。フォトカソードを使用するこれらの特許の構造では、相当に大きなフォトカソードが管の一端に配置され、他端にある電子検出器に関して負にバイアスされている。フォトカソードは低波長のフォトンを電子に非常に効率的に変換する。環状電極のセットが、検出器上に集束するように、フォトカソードと電子検出器との間の軸線のまわりに配置されている。この技術は、Costello等の“１ミクロンを越える、５％以上の量子効率をもつ遷移電子フォトカソード”（SPIE Proceedings,vol.1449,1991,pp.40-50）と題する文献、La Rue等の“高速応答の、高量子効率光増倍管”（SPIE Proceedings,vol.2022, 1993,pp.64-73）と題する文献、Costello等の“１ミクロンを越える、20％以上の量子効率をもつ遷移電子フォトカソード”（SPIE Proceedings,vol.2550, 1995,pp. 177-187）と題する文献に説明されている。
従来技術として説明したこのようなTEB-TEは非常の高性能ではあるが、ここで述べたようなかずかずの欠点がそのフォトカソードの製造にある。BellとCostelloの遷移電子フォトカソードは、（本発明時には、典型的に、２インチ（50mm）の直径をもつものに適用できる）InP基板上に成長したIII-Vヘテロ構造に基づいている。従前の製造工程を、付着したInP構造をフォトカソードセルに変換するために説明する。
第一工程として、２インチのInPウェハーが、互いに分離した三つの0.855インチ（18.6mm）の直径をもつ円形のカット部を形成するために、グリットブラスト加工される。平均して、処理及び実装の終わりで、二つのみのカット部が動作可能なデバイスを形成する。すなわち、平均して、この処理は、２インチのウェハーから二つだけ有用なカット部を形成する。グリットプラスト工程は典型的に二時間を必要とする。
第二の工程として、個々のカット部がその後部面において機械的にマスクされ、オーム接触層がマスク越しに電子ビーム付着される。機械的マスクが、機械削りにより形成された所望のパターンをもつ自立型金属製シートで、付着のビームが、機械的マスク越しに基板へと向けられる。機械的マスクは、付着がないように基板の一部を覆う。このマスクは典型的に３時間を要する。
第三の工程として、各カット部の後部面は、プラズマ強化化学蒸着（PECVD）により反射防止コーティングの付着を行うために、再度機械的にマスクされる。この工程は１時間を要する。
第四の工程として、カット部の表面には接触金属が付着される。この工程は典型的に３時間を要する。
第五の工程において、個々のカット部は、接触グリッドパターンをカソードの所望の活性活性領域のわたって接触金属にエッチングする工程のために、写真リソグラフ的にマスクした正面を有する。この工程は典型的に４時間を要する。
これらの工程及び所要時間は表１に要約されている。
0003973687.tif 000002
これら工程は、個々のフォトカソードセルの製造を完了し、これらセルは、手動で管に組み立てられる。しかし、表は、２インチのウェーハからの二つのフォトカソードの平均した製造を完了するための処理が一つのフォトカソードにつき約6.5時間要することを示している。このことから、従来技術の製造は、労働集約的であり、このため、得られた光検出器管が高価になる。
所望のTEヘテロ構造でもって成長したInPのウェーハが高価である。上記の従来技術の処理では、典型的に、２インチのウェーハにつき二つのフォトカソードしか製造されない。また、TE光検出器の性能は、フォトカソードが冷却されないと、暗電流ノイズにより制限される。長時間冷却することは高価且つ厄介であるが、その代わり、フォトカソードのサイズを低減することによって、暗電流を低減することができる。この低減は、暗電流によって制限されるノイズ有効電力NEPdcが、下記の式で表されることから示される。
NEPdc=hν/η√（2f Jd A Δf/e）
ここで、ｈνはフォトンエネルギー、ηは量子効率、ｆは過剰ノイズ係数、Jdは単位面積当たりの暗電流、Ａは検出器の面積、Δfはバンド幅（ヘルツ）、ｅは電荷である。このことから、NEPdcは、フォトカソードの面積の二乗根に比例し、その面積を低減することによって低減できる。レンズが、所望の波長で適用可能であり、これにより、サイズの低減が、殆どの応用での全体の性能を損ねることがない。これらは両方ともフォトカソードのサイズを低減することを示唆しているが、従来技術の機械的なマスキングの工程や、またフォトリソグラフィのような工程のカット部をハンドリングすることでさえも、カソードのサイズが0.8インチ（2cm）よりもかなり小さく低減されると、難しくなる。
最後に、Costelloのフォトカソードを製造することに含まれる従来技術の処理は、多数の手動の工程を含み、エラーが発生し易く、生産ラインへの組み入れが難しい。
発明の概要
したがって、本発明の目的は、フォトカソード及び他の半導体光学デバイスをより経済的に製造するための方法を提供することである。
本発明の他の目的は、小さい面積を有する上記のデバイスを容易に製造できる上記の方法を提供することである。
本発明のその他の目的は、手動操作を最小にする上記の方法を提供することである。
本発明は、フォトカソード又は他の光学電子デバイスを量産市販のウェーハから光検出器システムの一部に組立製造する方法に要約される。
本発明の一つの態様に従って、多数の工程が、多数のデバイスを形成することになるウェーハのレベルで行われる。多数のこれら工程が完了した後、ウェーハは、多数の光電子デバイスにダイシングされる。重要な点は、厚みのある金属層が保護のため一方の側に付着され、他の側が処理されることである。この保護した側は、フォトカソードの電子放出側である。他の側が処理された後、金属層は、電極パターンのため、エッチングされる。
本発明の他の態様に従って、光電子チップは、光感知側を有し、このチップは、窓の凹所内に配列され結合され、その光感知側は、この窓に面している。好適に、凹所は、鍛造処理によりガラス窓に形成され、ここで、この窓材は、加熱されて軟化し、二つの型の間で押型される。
【図面の簡単な説明】
図１は、本発明で使用可能な電子変換型フォトカソードのヘテロ構造の断面図であり、本発明に従って処理した表面要素の一部分を示す。
図２は、本発明によって提供されるような、多数の長方形状のフォトカソードの配列したウェーハの平面図である。
図３は、多数のフォトカソードの多数の製造工程を同時に行うための本発明の処理順序のフローダイアグラムである。
図４は、本発明のフォトカソードセルの平面図である。
図５は、図５の活性領域の拡大平面図である。
図６は、図３の処理と同一の結果をほぼ達成する、本発明の第二の処理順番のフローダイアグラムである。
図７は、本発明の混成光電子増倍管の第一の実施例の断面図である。
図８は、図９の8-8線に沿って切った窓及びカソードセルの本発明による組立体の断面図である。
図９は、図８の組立体の平面図である。
図１０は、図８の組立体で使用できるカソード接触ディスクの第一の実施例の平面図である。
図１１は、窓、カソード及び側壁を含む光電子増倍管の部分拡大断面図である。
図１２は、カソード接触ディスクの第二の実施例の平面図である。
図１３は、13-13線に沿って切った図１２の接触ディスクのフィンガーの断面図である。
図１４は、図１２の接触ディスクを使用する本発明の混成光電子増倍管の第二の実施例の断面図である。
図１５は、本発明の実験的に達成される実施例のスペクトル依存の量子効率のグラフである。
図１６は、図１５と同一のデバイスの温度依存の量子効率の第二のグラフである。
好適実施例の詳細な説明
本発明は、フォトカソード又は光電子検出器を形成する殆どの工程のためのウェーハのレベルの処理、及び管への組立体での様々な新規な特徴について述べる。
本発明の第一の利点は、集積回路製造に使用されるものに関連した技術により、単一のウェーハ上に多数のフォトカソードを同時に処理することの経済性にある。
本発明の第一に説明する実施例に従った処理は、図１の断面図に示す典型的な遷移ヘテロ構造10を含むように予め処理されたInPウェーハとともに開始する。このヘテロ構造は、Bell、Costelloら、LaRueらのそれぞれの特許のいずれかに開示されるものに従う。例えば、面方向（100）のInP基板12が、その底部側への長い波長の入射光を本質的に透過するように、少量のZnでドーピングをしたp-型である。多数の層が、有機金属CVD（OMCVD）又は分子線エピタキシャル（MBE）のいずれかによってエピタキシャルで基板12上に付着される。第一の層は、1.65μmのバンドギャップ波長を有し、十分にドーピングしたｐ型の厚さ約1.5μmのInGaAsの吸収層14であり、入射するバンドギャップよりも短い波長の全ての光を実質的に吸収する。勾配層16が、吸収層14上に付着される。これは約0.2μmの厚さを有し、Znでドーピングされたｐ型であり、その成分は、吸収層14のInGaAsからInPへと線形的に変化する。勾配層16は、InGaAsとInPとの間のヘテロ接合のエッジにある伝導バンドでの電子トラップの成長を防止する。軽くp-ドーピングしたInPのエミッタ層18が、勾配層16上に付着され、量産市販のウェーハ構造10を構成する。ヘテロ構造は、例としてだけ選択されたもので、1.65μm及びそれ以下にある特定の波長で使用される。他の波長も選択でき、他の半導体材料システムが本発明で使用できる。
ヘテロ構造10を有するウェーハ20の平面図が図２に示される。ウェーハ20は、InP結晶構造の（001）面で整列したフラット22を含む。本発明の設計例では、２インチ（50mm）のInPウェーハ20の表面が、32個の略長方形状のカソードセル24に分割され、各々は5mm×10mmの領域を有し、これら各々が2mm×2mmの活性領域を含む。数個のカソードセル24が、切断されたコーナーを有し、これにより、ウェーハから得られるセルの総数が増加され、これは、活性領域がこれによって影響を受けず、切断されたセルの残りのコーナーが、後述するように、凹所内にセルを適切に整列させることができるからである。
次に、ウェーハ20全体の統合処理について説明する。
図３の処理フローダイアグラムに示す第一の工程110では、SiO2の薄い層30（図１を参照）が、ウェーハ20の前部面上に30nm以下、例えば25nmの厚さに付着される。第一の工程110は、典型的に１時間を要する。第二の工程112では、クロムのようなグリッド金属のプラナー層32が、例えば電子ビーム加熱真空蒸着により、薄いSiO2層上に厚さ約50nmに付着される。Costelloらは、グリッドの使用を説明したが、下層の薄いシリカ層の使用について説明していない。詳細は後述するが、この工程の他の改良は、厚さ約20nmのチタンを同一の電子ビーム加熱真空蒸着チャンバでクロム層上に付着させることを含む。チタンは、以下で説明するリソグラフィを容易にする。例えばCr又はCr/Tiの、パターン形成していないハードグリッド層32を最初に付着させることの利点は、次に説明するその後のウェーハの後側の処理中に、薄い下層の半導体層を保護することである。第二の工程は、典型的に、３時間を要する。
第三の工程114では、マスクが、後側接触のために、ウェーハ20の後側にフォトリソグラフィで付着及びパターン形成される。マスクは、活性領域26と向き合った後側を被覆するが、カソードセル24の周囲の前側の反対側の後部面の実質的な部分は、露出したままである。次に、接触金属が、パターン形成したマスク上に電子ビーム付着される。接触金属は、Au、Zn及びAuの層を含むサンドイッチ構造である。次に、フォトレジストが取り去られ、不要の金属を取り除き、パターン形成した底部接触部34を残す。第三の工程は、典型的に、4.5時間を要する。
第四の工程116では、他のマスクが、非反射コーティングのために、ウェーハ20の後部面上にフォトリソグラフィで付着され、パターン形成される。マスクは、既に付着した底部接触部34を被覆するが、活性領域26の反対側のウェーハの後部面の部分は露出したままである。次に、非反射コーティングの層が、低温プラズマ強化CVD（PECVD）の処理により、付着される。非反射コーティング層は、約1.8の高い屈折率を有するように、好適に、高濃度シリコンのシリコンオキシニトライドからなる。シリコンは、屈折率を低下させ得る水素の組み入れを阻止し、その短波長吸収部は、長波長検出器のためのものではない。非反射コーティング層の光学的厚さは、1300-1500nmバンドで有効的に光を結合するように、シリコンオキシナイトライド内の波長の四分の一である。好適に、通常的な300℃ではなく、約80℃で付着される。第四の工程は、典型的に、２時間を要する。
フォトリソグラフィ前に、チタン層がクロム上に付着されると、チタンは、1:2の体積比にあるNH4OH:H2O2のエッチング溶液により、下層のクロムに関して選択的に取り除かれる。
第五の工程118では、ウェーハ20の前側の面上に既に付着したグリッド層32は、前部接触パッド及びグリッドパターンのため、フォトリソグラフィで形成される。
次に、前側のパターンについて、2mm×2mmの活性領域26を有する図４に示す5mm×10mmのカソードセル24の一つを参照して説明する。前側の接触パッド40は、活性領域26上のグリッド領域と、セルを分割するための所定のスクライビングラインの周囲の無金属線形トレースとを除く、本質的にカソードセル24の全てを含む。活性領域26は、グリッド金属層32及び下層の薄いSiO2層30を通じて開口部42によって形成される伝導面のメッシュパターンを含む。図５の拡大図に示すように、開口部42は長方形状のパターンで配列される。各々の開口部42は、幅5μm及び長さ50μmを有する。開口部42は、前部接触パッド40に直接に連結される幅1.5μmの垂直及び水平のグリッドラインによって分離される。
第五の工程118では、ウェーハの前側に既に付着した金属層32が、前側接触パッド及びグリッドパターンのため、フォトリソグラフィで形成される。フォトリソグラフィのためのマスクは、所定の開口部42及び分割トレースの領域を除いた全ての前部面を被覆するためにパターン形成される。次に、ウェーハは、二つの工程の処理でエッチングされる。最初の工程では、露出されたクロムが、Cyantekから人手可能のCR-7エッチング液でエッチングされ、次の工程では、下層のシリカが、Transene社から入手可能の、主にフッ化水素酸と重フッ化アンモニウムとから構成される、緩衝剤で処理したオキシドエッチでエッチングされ、図１に示すように、開口部42の領域で、下層のInPを露出する。InP半導体ヘテロ構造は、露出されなければならず，これは、電子が開口部42を通じてInPから放射されなければならないからである。第五の工程は、典型的に、４時間を要する。
第六の工程では、上記の五つの工程110-118で同時に形成した32個のカソードセル24が、分割処理により、単一のウェーハ20からダイシングされ、ここで、ダイアモンド針が、上述した無金属スクライビングトレース内にある所定のチップボンド領域に沿った二つの垂直の面方向（001）に沿ってウェーハの表面をスクライビングし、次に、チップは、スクライビングラインの下の鋭角なエッジ上で分割される。ここで、従来技術の丸みのあるカソードは、ディスクを分離するためにグリットブラストを要し、ディスクとディスクとの間にある非常に高価なInPを無駄にしていた。言い換えると、ウェーハ20は、無駄を除くために、面方向（100）の結晶学的な面に沿って第六の工程120できれいに分割される。より大きいInP領域が使用されても、活性領域26外の接触パッド40が、これ以上、サイズを低減されない。ダイシングの工程は、典型的に、1.5時間を要する。
本発明の処理工程110-120を表２に要約する。
0003973687.tif 000003
合計16時間という作業処理時間を要することがわかる。平均的な工程では、32個の可能なカソードセルのうち22個が得られる。したがって、約44分の作業時間が、エッチングを終了し、良好なカソードセルのために要求される。これは、表１で要約した従来技術における作業を1/9に低減した。また、２インチのウェーハから得られる本発明のフォトカソードの典型的な収率は22個であり、これは、従来技術の二つの丸みのあるカソードディスクの10倍の収率であり、このことから、高価なエピタキシャル成長カソードヘテロ構造の固定したコストが顕著に低減された。
フォトカソード内の接触ディスクを製造するための変形的な方法が図６の処理フローダイアグラムに示される。
第一の工程110では、SiO2の薄い層がウェーハの前側に付着される。次に、ウェーハは裏返しにされ、工程130で、パターン形成されていないSiNxOyの非反射コーティング層が、ウェーハの後側に300℃でPECVD付着される。次に、ウェーハは、電子ビーム加熱真空蒸着チャンバへ移動され、ここで、工程132で、50nmのCrの層を前側に付着し、次いで、20nmｎのTiの層を付着する。
工程134では、後側接触のための領域を露出したままであるが、所定のSiNxOyの非反射コーティングの領域を被覆するために、後側のSiNxOyの層は、フォトリソグラフィ的に画成される。チタン層は、フォトリソグラフィを非常に容易にする。工程136では、露出したSiNxOyが、重フッ化アンモニウム及びフッ化水素酸の干渉剤で処理したエッチ酸化物でエッチングされる。工程138では、AuZnAuの前側接触層が、形成されたパターンに付着され、次に、工程140で、残りのフォトレジスト及び重複するAuZnAuが取り去られる。工程136及び140で二重に使用されるフォトレジストマスクは、後部上の非反射コーティングと電極との間の自己配列を与え、一つのフォトリソグラフィ工程を節約し、約１時間の作業を節約する。
次に、処理が前側に戻される。工程142において、チタンがNH4OH+H2O2（水酸化アンモニウム及びパーオキシド）で剥離され、工程118では、クロムがCR-7エッチング液を使用してグリッドパターンにフォトリソグラフィで形成される。
工程120のダイシングの後、ダイシングしたフォトカソードセルの各々が、図７に断面図で示す混成光電子増倍管200に組み立てられる。この構造は、参照文献として上記したLaRueらの特許に開示したものに関連する。カソードセル24は、ガラス窓204の内面に形成した凹所202に配置される。カソードセルの開口部42を有する活性領域26は、中央軸線206と整列し、真空外囲器212によって画成される真空領域210内に配置したフォトダイオード208と向き合う。窓ディスク204に面するカソードセル24の側部は、対象の光学的波長で本質的に透過する窓を通じて光を受ける。
真空領域210は、典型的に、10-10torrの圧力に維持され、カソードセル24の活性領域26から放射される電子が、真空領域210を横切って、フォトダイオード208に収集される。真空外囲器212は、ディスク状の窓204と、セラミック製の管状の側部壁214と、近似的に接地した電極の働きもする金属製のディスク状の後部壁216とを主要構成要素とする。側部壁214と窓204との間の連結部218については後述する。
二つの環状の電極220、222が、中央軸線206に関して対称な形状に、フォトカソードセル24とフォトダイオード208との間に配置される。これら二つの電極220、222及びフォトカソードのための電気的リード線（図示せず）が、真空外囲器212を通じて伸びており、カソードセル24の活性領域26が、フォトダイオード208へ向けて電子を放出し、電極220、222が、放出した電子をフォトダイオード上に集束するようにバイアスされる。
LaRueらにより説明された理由のため、セラミック製の側部壁214の外側の二つの環状の伝導シールド224、226が、フォトカソードセル24への前側接触部と、第一の電極220とにそれぞれ連結される。
フォトダイオード208は、中央軸線206上に配置したコネクタ組立体230に支持される。このコネクタ組立体230は、フォトダイオード208と同軸線上にRFコネクタ232を有し、フォトダイオード208が、取り付けられる電子機器によって計測される。一般に、同軸ケーブルの外装が、後部の電極216及びフォトダイオード208のエミッタに電気的に接続されるとともに、中央コンダクタが、フォトダイオード208のアノードに電気的に接続される。このように既知の半導体デバイスが、フォトンと同様、電子を検出できることから、用語「フォトダイオード」が使用されることが理解されるべきことである。上記のLaRueらの特許で説明されるように、光電子の最初のストライクで高いゲインが得られれば、他の電子検出器も効果的に使用できる。
詳細に後述するように、電気配線240が、フォトカソードセル24の底部接触部34に電気的に接続するように窓204上に配置される。また、カソードセル24の活性領域26上に中央開口部246を有する略ディスク状のカソード接触244がフォトカソードセル24の上部プラナー層32の接触領域に向かって窪み、この接触領域に電気的に接続する凹状の領域248を有する。カソード接触244は、環状の伝導シールド224に連結され且つ側部壁214を通じて拡張した、例えばKovarの環状の接触リング250によってフォトカソードセル24に向けて押し付けられ、カソードセル24に電気的に接続される。
図８及び９は、それぞれ、窓ディスク24の拡大断面図及び内部平面図である。ここで、「内部」は、真空領域210に面する側を意味する。Coming 7056のボロシリケート・ガラス（BSG）から、平坦な外部面250及びやや小さい平坦な内部面252を有する円筒状の窓ディスク24を形成するために、研削、機械削り及び火造りが使用される。この形状は、環状の肩部254と、内部周縁の環状の溝部256とをさらに含む。次に、カソードセル24のための凹所202と、肩部254の領域に接続する凹所258とを形成するために、以下で説明する圧印処理が使用される。カソード凹所202は、カソードセル24の厚さよりもやや小さい深さに形成され、そこに挿入したセル24が内部の平坦面252から上にやや突き出すようになっている。その長さ及び幅は、カソードセル24のものよりもやや大きくなっている。例えば、カソード凹所202は、5mm×10mmのカソードセルに対して、0.200インチ×0.400インチ（5.08mm×10.16mm）であり、この凹所は、カソードセルよりも数十ミクロンだけ大きくなっている。接続凹所258は、カソード凹所202と同一の深さ、且つこの凹所202よりも狭い幅に形成され、カソード凹所202内に配置されるカソードセル24が、カソード凹所202の平行及び直角をなす辺262、264、265、266により配列、保持されるようになっている。カソード凹所202は、カソードセル24の活性領域26が窓ディスク204の対称の中心に整列するように位置される。
圧印処理は、貨幣の鋳造に使用されるものと同様である。グラファイト製の一対の型が、例えば、所望の形状の裏返しで形成され、この場合、下型は、インデックスを位置させる以外は平坦であり、上型は、カソード凹所202及び接続凹所258の逆のパターンで形成される。グラファイト製の上型及びガラスディスクの圧印処理中の揺れを防止するために、上型には、活性領域26の底部に関して約60°だけ傾けた二つのボスフラットが付加的に形成される。回転対称の窓ディスク204は、これら型の間に配置され、ガラス材がその融点以上でいくらか軟化する温度に加熱される。好適な温度範囲は、ガラス軟化温度の±20℃であり、より好適には、軟化温度以下である。7056 BSGガラスの場合、最も好適な鋳造温度は、約690℃である。次に、これら型は、両方とも約20ポンド（8.3kgf）の力で加圧され、型のパターンを窓ディスク204上に刻印する。
次に、電気配線240は、機械的なマスキング及び金属の真空蒸着により、窓ディスク204の内面に形成される。図８には、その薄さ及びこの図の寸法精度により、電気配線は図示されない。電気配線240の一部分は、カソード凹所202内に伸長し、カソードセル24の後部オーム接触部34に電気的に接続する。それは、接続凹所240を通じて肩部254及び溝256へと外方向に伸長する。電気配線240の垂直方向の構造は、BSGガラスに対する結合層としての下方チタン層と、インジウムに対して電気的に伝導し且つ濡れる金の上部層とを含むサンドイッチ構造である。
窓ディスク240上の電気配線240は、カソードセル24の後部オーム接触部の下にある領域でインジウムで擦られる。カソードが電子を輸送することを意図としているので、最小の表面散乱が望ましい。したがって、カソードセル24の電子放出表面は、原子的にクリーンでなければならず、図６の光電子増倍管への組立前に、最後の真空処理を要する。このことから、カソードセル24の全体は、H2SO4:H2O2:H2Oで最後のエッチングがなされ、窓ディスク204の内部でインジウムに直ちに押し付けられ、その組立体が真空チャンバ内で400から500℃で加熱により清浄化される。加熱により、カソードセル24と窓ディスク204との間が真空鑞接され、この結果、インジウムが溶融し、カソードセル24の後部オーム接触部34が電気配線240に接合する。この鑞接は、カソードセル24を窓ディスク204にインジウムを介して機械的に結合し、カソードセル24の後部オーム接触部34を電気配線240のインジウムに電気的に接続する。CsOの層が、活性領域を有するカソードセル24の側に付着され、その表面で有効電子表面電位を低下させ、電子放出を起させる。金属の薄い層が、CsOの付着物の前に選択的に付着され、ショックレーバリアにわたる電気抵抗を低下させることができる。
接触ディスク244の平面図が図１０に示される。例えば、0.88インチ（2.24cm）の直径を有するものが、例えば、5mil（125m）のKovarの量産市販のシートから形成され、その周縁にある多数のタブ260が、図７の環状の電極250に接触する。略矩形の開口部264が、その中央に形成され、この中央矩形開口部264により、下にあるカソードセル24の活性領域26が、露出されたままにされる。フィンガー266が、比較的大きい開口部262の内側に伸長し、その端部付近に凹部248（参考のため、図７の断面図には、この構造を精密に描いていない）を有し、これは、カソードセル24の内部のパッド領域32に接触する。フィンガー266は、パッド領域32に凹部248を押し付けるようにして保持し、電気的に接続し、カソードセル24と環状の電極250との間が接触ディスク244で押される。円形状の開口部268が、凹部248と反対側の活性領域開口部264の側の接触ディスク244に形成され、下にあるカソードセル24に接触ディスク244を鑞接させることを目的としている。
図１１は、カソード凹所202及び接続凹所258を有する側の窓ディスク204の拡大断面図である。電気配線240の上部に少なくとも部分的に環状の溝256に満たしたインジウム274も図示する。図７の右側の組立体は、図１１の断面図に示すように、環状の電極250と、上方向の調節をするリップ282を有するフランジ280と、下方向に突き出した環状のナイフエッジ286を有する環状のベース284とに銅で鑞接された、例えばアルミニウム製の二つの環状のスペーサ276、278を含む。これら後者の構成要素280、284は、Kovarにより形成できる。リップ282は、インジウムの外方向への押し出しを防止する。
カソードセル24が窓ディスク204に結合された直後、カソード接触部244は、その中央開口部246が活性領域266上に整列されるように、カソードセル24上に配置され、カソードセル24の上部接触パッド32の上に凹部248が位置される。次に、カソードセル24は、熱によりクリーンにされ、CsOの層で表面が活性化される。次に、組立体は、下方ぶ押し付けられ、ナイフエッジ297が、窓ディスク204の溝256にあるインジウム274内に差し込まれ、部分的に機械的に結合され、管内部210を真空シールし、インジウム274と環状のベース284のナイフブレード286を通じて、電気的なリード線に接続され得る伸長タブ287を有するフランジ280へと電気配線240からの電気的経路を与える。組立体を下方向に押し付けると、カソード接触ディスク244が、環状の電極250と係合し、さらに、カソードセル24の上部接触パッド32に対して凹部248がスプリング的に荷重を加える。
変形的及び好適な接触ディスク300の平面図が図１２に示される。これは、10mil（0.25mm）の厚さのKovarのシートから形成され、管の真空外囲器212の直径にほぼ等しい直径の略円形状を有する。外部タブ302が、略環状の固状のフラットリング304の円形状の外周から突き出している。外部タブ302は、真空外囲器212の外側に電気的接触を与える。
中央開口部306が、Kovarのシートに形成され、遮蔽物のない直径0.404インチ（1.026cm）の円形状の中央部を有し、これにより、フォトカソードセル24の活性領域26を見通すことができる。28個のフィンガー状の内部タブ308が中央開口部306付近に等間隔にあり、フラットリング304の内周から伸長する。図１３の断面図に示すように、各々の内部タブ38は、Kovarのシートを半分に薄くし、各々の内部タブ308を下方向に約10°だけ傾ける（つまり、フォトカソードに向ける）ことによって形成され、タブチップ310が、リング304の平面よりも下側にある。内部タブ308の個数及びタブチップ310の位置は、接触ディスク300の方位角に関係なく、少なくとも一つのタブチップ310が管に取り付けたフォトカソードセル24の接触パッドに圧接するように、選択される。弧状のホールセグメント312が、フラットリング304から取り除かれ、後述するように、ゲッタの取り付けを許容する。
変更した接触ディスク300は、図１４に示す変更した管200に組み入れられる。この接触ディスク300は、電気的ワイヤにはんだ付けするための外部302を有し、変更した真空外囲器212'の外部に伸長する。接触ディスク300が図１３の右側にあるセラミック製のスタック上に配置されると、内部タブ308が、後で付加されるカソードセル202に向かって、他の方向に向けられる。
この集積の前に、非蒸着性のゲッタ320の一つのリード線が、中間の環状の電極322に溶接される。接触ディスク300が真空外囲器212'とともに組み立てられると、ゲッタ320の他のリード線が接触ディスク300の弧状のホールセグメント312を通じて止め付けられる。一旦、接触ディスク300がセラミック性のスタックに鑞接されると、ゲッタの第二のリード線が、接触ディスク300の外面に溶接可能となる。ゲッタ320は、組立及び気密後の真空外囲器212の内部の最後の真空吸引を行うために使用される。ゲッタは、コロラド州コロラド・スプリングのSAES Getters/USA社から入手可能であり、真空外囲器212'の外部で、中間の電極322及び接触ディスク300を接続するリード線とともに吸引中に電気的にバイアスされる。
窓ディスク204が真空外囲器212'の他の部分に組み立てられると、接触ディスク300の少なくとも一つの内部タブ208がカソードセル202の接触パッドに接触する。それ以外のタブ208は、浮上しているか、又は窓ディスク204に害を与えないように接触している。
上述の違い以外に、図１４の変更した管200'及びその組立体は、図７の管200及びその組立体と実質的な違いはない。
LaRueらの処理と著しく異なった処理の部分について説明した。
様々なTE-IPDデバイスが作られ、試験された。最も良好なものの一つは、室温で、管にわたって印加した電圧が300Vであるとき、1300nmにおいて、約24％の実験的に決定された外部量子効率である。100と1650nmとの間の波長でIPD管の外部で操作するTEカソードからの量子効率曲線15を示す。図１６の曲線294で示すように、量子効率は、低温で上昇するが、-30℃以下で下降し始める。
短波長の応答は、InP基板のバンドギャップによって制限される。これが除かれ、応答が500nm以下に拡張し、カソードのヘテロ構造が反対の順序で成長されると、ヘテロ構造が基板側部のガラス窓に結合され、基板がエッチングされる。
前述のように、ノイズが、応答と同様に、重要なパラメータである。ノイズは、意図としない通常のランダム信号の多くのタイプを含む。ノイズが信号応答を大きく越えると、つまり、信号対ノイズ比が低すぎると、信号は、計測できない。ノイズが、ノイズ有効電力（NEP）で表される。表３は、二つの比較例のために計算したNEPを示す。第一のものは、InGaAsのp-I-nダイオードであり、第二のものは、InGaAsアバランチ光検出器（APD）である。
0003973687.tif 000004
表は、また、本発明の二つの実施例のためのNEPを示し、一つは、上記の組立製造した例の2mm×2mmの面積を有するTE-IPDであり、小さい方は、1mm2の面積を有する。値は、実験値から計算され、小さいデバイスに外挿された。暗電流は、室温及び-30℃で、本発明のデバイスに与えられる。このことから、本発明が、特に冷却された場合、他の光検出器よりも良好の性能を与えることがわかる。
本発明が、主に遷移電子像倍型光ダイオード（TE-IPD）に関係して説明されたが、本発明は、それに制限されない。遷移電子フォトカソードは、例えば、広画面映像機やストリーク（streak）カメラといった他の応用例に適用できる。
よって、本発明は、高性能光電子デバイス、特に、多数のフォトカソードが並行に処理されて検出器デバイスに組み立てられるところの遷移電子フォトカソードIII-V半導体のコスト低減と簡素化を行う多数の方法を提供する。
本発明は、多数の方法を拡張し改良できる。例えば、TE-IPDのマイナー変更や、カソードが取り付けられ接触され、様々なものが単一のTE-IPD真空外囲器に組み入れられるところの方法である。例えば、三つのカソードが、一つの真空外囲器に組み入れられ、例えば1.65μm、1.4μm及び1.2μmの長波長カットオフで個々にバイアスされる。
また、長波長カットオフが短くされると、TEカソードの暗電流が低減される。したがって、対象の波長を丁度越える長波長カットオフを有するカソードが使用されると、最も低いNEP全体が得られる。
本発明はTE-IPDを参照して説明されたが、それに制限されない。本発明は、多数の光電子デバイス、特に、より大きい組立体に結合されるが可能な限り並行に処理されるものと使用され得る。特に、光電子回路の光感知部分は、光検出器の光受信部分だけでなく、光エミッタの光放出部分でもあり得る。また、光電子チップの上方部分は、電子エミッタに制限されず、単に、それに形成される電子又は光電子回路であり得る。
【図１】
0003973687.tif 000005
【図２】
0003973687.tif 000006
【図３】
0003973687.tif 000007
【図４】
0003973687.tif 000008
【図５】
0003973687.tif 000009
【図６】
0003973687.tif 000010
【図７】
0003973687.tif 000011
【図８】
0003973687.tif 000012
【図９】
0003973687.tif 000013
【図１０】
0003973687.tif 000014
【図１１】
0003973687.tif 000015
【図１２】
0003973687.tif 000016
【図１３】
0003973687.tif 000017
【図１４】
0003973687.tif 000018
【図１５】
0003973687.tif 000019
【図１６】
0003973687.tif 000020