(57)【特許請求の範囲】
【請求項１】
ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、
ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、該複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、前記白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、
前記フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、
前記フィルタ部から前記特性係数に対応した周波数特性の雑音信号が出力されている状態における前記ディジタルフィルタの各記憶素子の記憶内容と同等の雑音信号列を、少なくとも装置の動作初期時に前記ディジタルフィルタの各記憶素子に初期設定する初期設定手段とを備えた雑音発生装置。
【請求項２】
ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、
ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、該複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、前記白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、
前記フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、
前記フィルタ部から出力される雑音信号に予め設定された振幅係数を乗算する乗算器と、
前記乗算器に任意の振幅係数を設定する振幅設定手段と、
前記特性係数設定手段から前記フィルタ部に設定された特性係数および振幅設定手段の振幅係数とに基づいて、前記乗算器から出力される雑音信号の特性を求める特性算出手段と、
前記特性算出手段によって求められた雑音信号の特性を表示する特性表示手段とを備えた雑音発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、所望特性の雑音信号を速やかに発生し、また、発生する信号の特性を事前に確認できるようにするための技術に関する。
【０００２】
【従来の技術】
例えば、ディジタル信号を通信するシステムでは、ディジタル信号の位相の揺らぎ（ジッタやワンダ）による通信品質の低下が問題となる。
【０００３】
このため、従来では、通信システムあるいはこのシステムを構成する機器のディジタル信号の位相揺らぎに対する耐力等を測定している。
【０００４】
このような測定を実際の動作状態に近い状態で行うために、従来では、雑音発生装置から出力された雑音信号でクロック信号を位相変調し、このクロック信号に同期したディジタル信号を測定対象の通信システムや機器に入力して、通信システムや機器の符号誤り率等を測定していた。
【０００５】
このような目的で使用される雑音発生装置として近年ではアナログ方式のものに代わってディジタル式のものが用いられている。
【０００６】
ディジタル式の雑音発生装置として、従来では、予めメモリに記憶されている雑音信号の波形データを読み出して出力する構成のものや、複数段のシフトレジスタの所定段の出力の排他的論理和を初段に帰還することで擬似ランダム信号を発生する複数の擬似ランダム発生器の出力を合成して出力する構成のものがあった。
【０００７】
ところが、メモリに記憶されている雑音信号の波形データを読み出して出力する構成のものでは、波形の最大周期がメモリの容量に依存し、出力できる雑音信号の低周波成分がメモリの容量で制限されてしまい、例えば、１０Ｈｚ以下の位相揺らぎ（ワンダ）を生成するためには膨大な容量のメモリが必要になってしまう。
【０００８】
また、複数の擬似ランダム信号発生器から出力される擬似ランダム信号を合成するものでは、各擬似ランダム信号発生器の段数を大きくすることで低い周波数成分の雑音信号を発生できるが、この構成のものでは振幅がガウス分布にしたがう白色雑音に近似した特性の雑音しか発生できず、所望の位相揺らぎ特性を与えることができない。
【０００９】
これを解決するために、図１０に示すように、雑音発生器１１から出力される白色性の雑音信号をディジタルフィルタ１２に入力し、このディジタルフィルタ１２のフィルタ係数をフィルタ係数設定手段１３によって可変制御して、任意の周波数特性の雑音信号をディジタルフィルタ１２から出力させることが考えられる。
【００１０】
なお、ディジタルフィルタ１２は、一般に、入力信号を内部の複数の記憶素子に順次シフトしながら記憶するとともに、各記憶素子の内容と各記憶素子に対応したフィルタ係数との積和演算を行い、その演算結果を順次出力する構成を有しており、フィルタ係数を可変することで、フィルタの周波数特性を可変できるようになっている。
【００１１】
【発明が解決しようとする課題】
しかしながら、ディジタルフィルタ１２に任意の周波数特性をもたせるためには、設定できる周波数分解能を高くする必要があり、そのためには、フィルタの次数を大きくする、即ち、ディジタルフィルタ内の記憶素子の数を多くしなければならない。
【００１２】
ところが、このようにディジタルフィルタ内の記憶素子の数を多くした場合、動作初期時や特性の切り換え時に、所望特性の雑音信号が出力されるまでの時間が非常に長くなるという問題があった。
【００１３】
例えば、動作初期時には、ディジタルフィルタ１２内の各記憶素子の記憶値が０にリセットされており、雑音信号がこれらの記憶素子の数だけ入力されるまでの間、ディジタルフィルタ１２からは所望特性と全く異なる特性の雑音信号が出力されることになり、前記のように内部の記憶素子の数が多いと、この待ち時間が非常に長くなってしまう。
【００１４】
一方、このように出力する雑音信号の特性を任意に可変できるようにした場合、雑音発生装置から実際に出力される雑音信号や、この雑音発生装置を用いてジッタやワンダを発生する装置から実際に生成されるクロック信号の特性がどのような特性であるかを確認できないと不便である。
【００１５】
これを解決するために、ディジタルフィルタ１２から出力される雑音信号や、その雑音信号に基づいて生成されるクロック信号の特性を測定し、その測定結果を表示することも考えられるが、このように雑音信号やクロック信号を実際に測定する方法では、雑音発生装置やこれを用いたジッタ・ワンダ発生装置の構成が複雑化するとともに、測定する特性の内容によっては測定が完了するまで非常に時間（数時間〜数十日）がかかってしまい、実現が困難である。
【００１６】
本発明は、このような問題を解決した雑音発生装置を提供することを目的としている。
【００１７】
【課題を解決するための手段】
前記目的を達成するために、本発明の請求項１の雑音発生装置は、
ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、
ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、該複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、前記白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、
前記フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、
前記フィルタ部から前記特性係数に対応した周波数特性の雑音信号が出力されている状態における前記ディジタルフィルタの各記憶素子の記憶内容と同等の雑音信号列を、少なくとも装置の動作初期時に前記ディジタルフィルタの各記憶素子に初期設定する初期設定手段とを備えている。
【００１８】
また、本発明の請求項２の雑音発生装置は、
ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、
ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、該複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、前記白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、
前記フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、
前記フィルタ部から出力される雑音信号に予め設定された振幅係数を乗算する乗算器と、
前記乗算器に任意の振幅係数を設定する振幅設定手段と、
前記特性係数設定手段から前記フィルタ部に設定された特性係数および振幅設定手段の振幅係数とに基づいて、前記乗算器から出力される雑音信号の特性を求める特性算出手段と、
前記特性算出手段によって求められた雑音信号の特性を表示する特性表示手段とを備えている。
【００１９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
図１は、本発明を適用した雑音発生装置２０の構成を示している。
【００２０】
雑音発生装置２０の白色雑音発生手段２１は、ディジタルの白色性の雑音信号ｎ（ｋ）を所定レートで出力する。この白色雑音発生手段２１は、例えば図２に示すように、複数Ｎ（例えばＮ＝１２）の擬似ランダム信号発生器２２（１）〜２２（Ｎ）からクロック信号ＣＫｎに同期してシリアル出力される各Ｋビットののランダム信号を加算回路２４で加算してＫ＋〔ｌｏｇ２Ｎ〕ビットとした白色雑音信号ｎ（ｋ）を出力する。ここで、上記の括弧記号〔  〕は、小数を切り上げた整数値を表す。
【００２１】
これら複数Ｎの擬似ランダム信号発生器２２（１）〜２２（Ｎ）は、同一のＳ段シフトレジスタから生成される符号周期（２Ｓ−１）の擬似ランダム信号を発生するものであるが、その出力の相関ピークが離間するように、制御回路２３によって出力符号の位相が大きく異なるように初期設定され、ｎ（１）、ｎ（２）、…、ｎ（２Ｓ−２）、ｎ（２Ｓ−１）までの雑音信号を１周期として、これを繰り返し出力する。
【００２２】
このように、複数の擬似ランダム信号を加算して生成される白色雑音信号の瞬時値はガウス分布特性に近似する。
【００２３】
制御回路２３は、後述の初期設定手段３１からの雑音信号出力指示を受けて、擬似ランダム信号発生器２２（１）〜２２（Ｎ）を初期化してクロック信号ＣＫｎを出力する。
【００２４】
白色雑音発生手段２１から出力された雑音信号ｎ（ｋ）は、フィルタ部２５に入力される。フィルタ部２５は、ディジタル信号列を内部の複数の記憶素子に順次シフトしながら記憶し、その複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有しており、白色雑音発生手段２１から出力された雑音信号ｎ（ｋ）を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力する。
【００２５】
ここで、例えばフィルタ部２５が、図３に示すようなＦＩＲ型のディジタルフィルタ２６によって構成されている場合について説明する。
【００２６】
このディジタルフィルタ２６は、入力データを順次後段へシフトしながら記憶する複数Ｍ段直列の記憶素子（遅延素子ともいう）２７（１）〜２７（Ｍ）と、初段の記憶素子２７（１）の入力データおよび各記憶素子２７（１）〜２７（Ｍ）の出力データに対してフィルタ係数（この実施形態の特性係数）ｈ０〜ｈＭをそれぞれ乗算する乗算器２８（１）〜２８（Ｍ＋１）と、乗算器２８（１）〜２８（Ｍ＋１）の出力の総和を求める加算器２９とによって構成されている。
【００２７】
各記憶素子２７（１）〜２７（Ｍ）は雑音信号ｎ（ｋ）をそのクロック信号ＣＫｎに同期して順次シフトさせる。また、各記憶素子２７（１）〜２７（Ｍ）は、後述の初期設定手段３１から任意の値Ｄ（１）〜Ｄ（Ｍ）をセットできるようになっている。
【００２８】
また、乗算器２８（１）〜２８（Ｍ＋１）に入力されるフィルタ係数ｈ０〜ｈＭは、後述の特性係数設定手段３０によって設定される。
【００２９】
このように構成されたＦＩＲ型のディジタルフィルタ２６は、入力される雑音信号ｎ（ｋ）をフィルタ係数ｈ０〜ｈＭに応じた周波数特性の雑音信号に変換して出力する。
【００３０】
特性係数設定手段３０は、フィルタ部２５から出力される雑音信号ｕ（ｋ）の特性を決定するための特性係数（上記のようにフィルタ部２５がディジタルフィルタ２６のみで構成されている場合にはそのフィルタ係数）を設定するためのものであり、図示しない操作部等の操作によって任意の特性係数を設定できるようになっている。
【００３１】
初期設定手段３１は、メモリ（ＲＯＭ）３１ａを有し、フィルタ部２５から特性係数に対応した周波数特性の雑音信号が出力されている状態におけるディジタルフィルタ内の各記憶素子の記憶内容と同等の雑音信号列を、メモリ３１ａの内容に基づいて求めて、少なくとも装置の動作初期時にディジタルフィルタ内の各記憶素子に初期設定する。
【００３２】
即ち、前記のようにフィルタ部２５がディジタルフィルタ２６のみによって構成されているような場合には、ディジタルフィルタ２６からフィルタ係数ｈ０〜ｈＭに対応した周波数特性の雑音信号が出力されている状態における各記憶素子２７（１）〜２７（Ｍ）の記憶内容と同等の雑音信号列を初期設定する。
【００３３】
ここで、白色雑音発生手段２１が動作初期時に発生する雑音信号ｎ（１）を既知とすれば、その雑音信号ｎ（１）より前のＭ個の雑音信号ｎ（２Ｎ−１）、ｎ（２Ｎ−２）、…、ｎ（２Ｎ−Ｍ）をそれぞれ初期値Ｄ（１）〜Ｄ（Ｍ）としてメモリ３１ａに予め記憶しておき、電源投入等の動作初期時に、図４に示すように、ディジタルフィルタ２６の各記憶素子２７（１）〜２７（Ｍ）にそれぞれ初期設定してから、白色雑音発生手段２１へ雑音信号の出力を指示する。
【００３４】
このため、動作初期時に、フィルタ部２５の内部の状態は直ちに定常状態と同一の状態に設定されるため、フィルタ部２５からは、特性係数設定手段３０から設定されたフィルタ係数ｈ０〜ｈＭに応じた周波数特性の雑音信号が直ちに出力される。
【００３５】
フィルタ部２５から出力される雑音信号ｕ（ｋ）は、乗算器３２に入力される。乗算器３２は振幅設定手段３３によって設定された振幅係数Ａを雑音信号ｕ（ｋ）に乗算し、その乗算結果を所望特性の雑音信号ｙ（ｋ）として出力する。
【００３６】
また、特性算出手段３４は、フィルタ部２５に設定された特性係数および乗算器３２に設定された振幅係数Ａとに基づいて、乗算器３２から出力される雑音信号ｙ（ｋ）の周波数特性や振幅等を求める。
【００３７】
特性表示手段３５は、表示器３６に特性算出手段３４によって求められた雑音信号の特性をグラフや数値で表示する。
【００３８】
このように構成された雑音発生装置２０では、初期設定手段３１によってフィルタ部２５から特性係数に対応した周波数特性の雑音信号が出力されている状態におけるディジタルフィルタ２６内の各記憶素子２７（１）〜２７（Ｍ）の記憶内容と同等の雑音信号を、少なくとも装置の動作初期時に各記憶素子２７（１）〜２７（Ｍ）に初期設定している。
【００３９】
このため、白色雑音発生手段２１からＭ個の雑音信号がフィルタ部２５に取り込まれるまで待たなくても、直ちに特性係数に対応した周波数特性の雑音信号をフィルタ部２５から出力させることができ、この特性に合わない雑音信号の出力による測定等の影響をなくすことができる。
【００４０】
また、特性算出手段３４によって、特性係数設定手段３０からフィルタ部２５に設定された特性係数および振幅設定手段３３の振幅係数Ａに基づいて、出力される雑音信号ｙ（ｋ）の特性を求め、その特性を特性表示手段３５によって表示しているので、出力する雑音信号ｙ（ｋ）の特性を事前に且つ速やかに確認することができて便利である。
【００４１】
前記説明では、フィルタ部２５がディジタルフィルタ２６のみで構成されている場合について説明したが、これは本発明を限定するものではない。
【００４２】
例えば、フィルタ部２５を図５に示すように、分波回路４１と、重み付け回路４３と、ディジタルフィルタを含む合成回路４５とで構成することも可能である。
【００４３】
分波回路４１は、複数Ｐの１／２デシメート回路４２（１）〜４２（Ｐ）がカスケード接続されて構成されている。
【００４４】
各１／２デシメート回路４２（１）〜４２（Ｐ）は、入力データされるデータを２つの出力経路に交互に振り分けて、入力レートの１／２のレートで出力する回路である。
【００４５】
初段の１／２デシメート回路４２（Ｐ）は、図６の（ａ）の雑音信号ｎ（１）、ｎ（２）、ｎ（３）、…が入力されると、その一方の出力端子から、図６の（ｂ）のように、奇数番目の雑音信号ｎ（１）、ｎ（３）、ｎ（５）、…を出力し、他方の出力端子から偶数番目の雑音信号ｎ（２）、ｎ（４）、ｎ（６）、…を出力する。この他方の出力端子から出力される雑音信号は、２段目の１／２デシメート回路４２（Ｐ−１）に入力される。
【００４６】
２段目の１／２デシメート回路４２（Ｐ−１）も同様に、入力された雑音信号ｎ（２）、ｎ（４）、ｎ（６）、…のうち、一方の出力端子から図６の（ｃ）のように、雑音信号ｎ（２）、ｎ（６）、ｎ（１０）、…を出力し、他方の出力端子から雑音信号ｎ（４）、ｎ（８）、ｎ（１２）、…を出力する。この他方の出力端子から出力された雑音信号は、３段目の１／２デシメート回路４２（Ｐ−２）に入力される。
【００４７】
同様に、３段目の１／２デシメート回路４２（Ｐ−２）の一方の出力端子からは、図６の（ｄ）のように、雑音信号ｎ（４）、ｎ（１２）、ｎ（２０）、…が出力され、他方の出力端子からは雑音信号ｎ（８）、ｎ（１６）、ｎ（２４）、…が出力され、４段目の１／２デシメート回路４２（Ｐ−３）の一方の出力端子からは、図６の（ｅ）のように、雑音信号ｎ（８）、ｎ（２４）、ｎ（４０）、…が出力され、他方の出力端子からは雑音信号ｎ（１６）、ｎ（３２）、ｎ（５６）、…が出力され、さらに各１／２デシメート回路４２（Ｐ−４）〜４２（１）からは、出力レートが１／２ずつ低くなるように雑音信号が出力される。
【００４８】
このように、各１／２デシメート回路４２（１）〜４２（Ｐ）の一方の出力端子から異なるレートで出力される雑音信号ｎ１、ｎ２、ｎ３、…、ｎＰ＋１は、重み付け回路４３の乗算器４４（１）〜４４（Ｐ＋１）にそれぞれ入力される。
【００４９】
乗算器４４（１）〜４４（Ｐ＋１）は、入力される雑音信号ｎ１、ｎ２、ｎ３、…、ｎＰ＋１に対して、それそれ重み付け係数（特性係数）σ１、σ２、σ３…、σＰ＋１を乗算して出力する。
【００５０】
このように各レートの雑音信号ｎ１、ｎ２、ｎ３、…、ｎＰ＋１に対して重み付けを行うことで、このフィルタ部２５から出力される雑音信号ｕ（ｋ）の周波数特性を任意に設定することができる。
【００５１】
例えば、図７に示すような重み付け（この図ではＰが１２）を行うことで、ワンダの評価に用いる特定のＴＤＥＶマスク特性に対応した電力スペクトル密度分布の位相揺らぎをもつクロック信号を生成することができる。この際、電力スペクトル密度分布は、σの２乗値の分布に従う。
【００５２】
重み付けされた各レートの雑音信号ｎ１′、ｎ２′、ｎ３′、…、ｎＰ＋１′は、合成回路４５のサブバンド合成器４６（１）〜４６（Ｐ）にそれぞれ入力される。
【００５３】
各サブバンド合成器４６（１）〜４６（Ｐ）は、前記したＦＩＲ型で遮断周波数が共通のＬＰＦ（ローパスフィルタ）とＨＰＦ（ハイパスフィルタ）とを内部に備えており、入力される２つのディジタル信号に対してインターポーレーション処理を行い、その一方（周波数が高い方）の入力に対してＨＰＦで低域を遮断し、他方（周波数が低い方）の入力に対してはＬＰＦで高域を遮断して、両フィルタの出力を合成して出力するように構成されている。
【００５４】
サブバンド合成器４６（１）〜４６（Ｐ）の内部のフィルタの遮断周波数は、最も周波数が低いサブバンド合成器４６（１）の遮断周波数をｆａとすると、２ｆａ、４ｆａ、８ｆａ、…、２Ｐ−１ｆａの順に、入力する雑音信号のレートに対応して２倍ずつ高くなるように設定されており、レートの低い雑音信号から順に合成するように接続されている。
【００５５】
即ち、図８に示すように、最もレートの２つの低い雑音信号ｎ１′、ｎ２′はサブバンド合成器４６（１）において遮断周波数ｆａで合成され、その合成出力と雑音信号ｎ３′とがサブバンド合成器４６（２）において遮断周波数２ｆａで合成され、その合成出力と雑音信号ｎ４′とがサブバンド合成器４６（３）において遮断周波数４ｆａで合成される。
【００５６】
以下同様にレートに低い雑音信号から順に合成されるため、サブバンド合成器４６（Ｐ）からは、図８に示しているように、オクターブ幅の各帯域のレベルが重み付け係数に応じて変化する周波数特性の雑音信号ｕ（ｋ）が出力されることになる。
【００５７】
このように分波回路４１、重み付け回路４３および合成回路４５によって構成されたフィルタ部２５の場合、合成回路４５の各サブバンド合成器４６のフィルタの遮断周波数は固定であるのでフィルタ係数を可変制御する必要はなく、フィルタの特性を決定する重み付け係数σ１、σ２、σ３、…、σＰ＋１を特性係数設定手段３０から設定する。
【００５８】
また、合成回路４６のフィルタ（ディジタルフィルタ）内部の記憶素子に対して、初期設定手段３１は、フィルタ部２５から特性係数（この場合重み付け係数）に対応した周波数特性の雑音信号が出力されている状態における各記憶素子の記憶内容と同一特性の雑音信号列を、装置の動作初期時および重み付け係数変更時に初期設定する。
【００５９】
ただし、この場合には、前記のように白色雑音発生手段２１から出力される信号列を単純に代入できないので、白色雑音信号と特性係数設定手段３０からの重み付け係数等の情報に基づいて、各フィルタの記憶素子に設定すべき初期値を算出して設定する。
【００６０】
即ち、前記したように、白色雑音発生手段２１が動作初期時に発生する雑音信号ｎ（１）を既知とすれば、定常状態で白色雑音発生手段２１が雑音信号ｎ（１）を発生するときに、分波回路４１から出力されている各雑音信号ｎ１〜ｎＰ＋１も既知であり、また、合成回路４５の各サブバンド合成器４６のフィルタの特性（伝達関数）も既知である。
【００６１】
また、合成回路４５の各サブバンド合成器４６（１）〜４６（Ｐ）の内部のＬＰＦとＨＰＦの記憶素子を前記同様にともにＭ段とすると、最終段のサブバンド合成器４６（Ｐ）のフィルタの各記憶素子に正規のＭ個の雑音信号が入力されるのは、初段のサブバンド合成器４６（１）に２Ｐ・Ｍ個の雑音信号が入力されたときであり、このときのｉ番目（ｉは１〜Ｐのいずれか）のサブバンド合成器４６（ｉ）のＬＰＦのｍ段目（ｍは１〜Ｍのいずれか）記憶素子の記憶値Ｌｉ（ｍ）とＨＰＦのｍ段目の記憶素子の記憶値Ｈｉ（ｍ）は、
Ｌｉ（ｍ）＝ｊ＝１Σｉ＋１σｊ・ｘｊ（ｍ）
Ｈｉ（ｍ）＝ｊ＝１Σｉ＋１σｊ・ｙｊ（ｍ）
と表される。
【００６２】
ここで、ｘｊ（ｍ）、ｙｊ（ｍ）は、ＬＰＦとＨＰＦの伝達関数と白色雑音発生手段２１から出力される雑音信号から求まる定数列（重み付け係数を１としたときの定数列）であり、前記したように、ＬＰＦとＨＰＦの伝達関数と白色雑音発生手段２１から出力される雑音信号は既知である。
【００６３】
したがって、定数列ｘｊ（ｍ）、ｙｊ（ｍ）を予め求めてメモリ３１ａに記憶しておき、動作初期時や重み付け係数の変更時に、上記演算によってフィルタの初期値を求めて合成回路４５の各サブバンド合成器４６（１）〜４６（Ｐ）に設定すれば、直ちに所望の特性の雑音信号ｕ（ｋ）を出力することができる。
【００６４】
上記の積和演算の総演算回数は、Ｍ〔（Ｐ＋１）２＋（Ｐ＋１）−２〕となり、Ｍ＝２４、Ｐ＋１＝２０の場合１００３２回となり、この積和演算は短時間に終了することができる。
【００６５】
初期設定手段３１は、この演算によって得られた初期値Ｌ１（１）〜Ｌ１（Ｍ）、Ｌ２（１）〜Ｌ２（Ｍ）、…、ＬＰ（１）〜ＬＰ（Ｍ）、Ｈ１（１）〜Ｈ１（Ｍ）、Ｈ２（１）〜Ｈ２（Ｍ）、…、ＨＰ（１）〜ＨＰ（Ｍ）を、合成回路４５の各サブバンド合成器４６（１）〜４６（Ｐ）の内部のＬＰＦとＨＰＦの記憶素子に設定してから、白色雑音発生手段２１に雑音信号出力を指示する。
【００６６】
なお、この初期設定を実際に白色雑音発生手段２１からの雑音信号の入力で行うとすれば、前記のように２Ｐ・Ｍ個の雑音信号を入力する必要があり、その入力レートを５０Ｈｚとすると約７０時間もかかってしまう。また、仮に初期設定中のみ入力レートを上げたとしても、合成回路４５が２Ｐ・Ｍ個の雑音信号を計算するのに必要な総積和演算回数が２Ｍ２（２Ｐ−１）であるため、前述と同様にＭ＝２４、Ｐ＋１＝２０とした場合には、６０２０５倍の積和演算を必要とし、長時間を要する。
【００６７】
このように、動作初期時や特性係数変更時にフィルタ部２５のディジタルフィルタの各記憶素子に初期設定をすることにより、フィルタ部２５の内部の状態は直ちに定常状態と同一の状態に設定されるため、フィルタ部２５からは、特性係数設定手段３０から設定された特性係数（この場合重み付け係数）に応じた周波数特性の雑音信号を速やかに出力させることができる。
【００６８】
上記雑音発生装置２１は単独で用いたり、位相揺らぎのあるクロック信号を発生する信号発生装置等の変調信号発生部として用いることができる。
【００６９】
図９は、上記雑音発生装置とほぼ同一構成を用いて位相揺らぎ（ジッタまたはワンダ）のあるクロック信号を発生するジッタ・ワンダ発生装置５０の構成を示している。
【００７０】
この図において、白色雑音発生手段２１、フィルタ部２５、特性係数設定手段３０、初期設定手段３１、乗算器３２および振幅設定手段３３は、前記雑音発生装置２０のものと同一構成なので、同一符号を付している。
【００７１】
このジッタ・ワンダ発生装置５０は、乗算器３２の出力ｙ（ｋ）を周波数シンセサイザ５１に入力している。
【００７２】
周波数シンセサイザ５１は、例えばＤＤＳ（ダイレクトディジタルシンセサイザ）やＰＬＬ発振器等で構成されており、所定の中心周波数をもち、乗算器３２の出力ｙ（ｋ）に応じて位相が変調されたクロック信号ＣＫを出力する。
【００７３】
一方、特性算出手段３４′は、特性係数設定手段３０からの特性係数、振幅設定手段３３の振幅係数Ａおよび図示しない操作部等から設定されたパラメータに基づいて、雑音信号ｙ（ｋ）あるいはクロック信号ＣＫの特性を求める。
【００７４】
例えば、１０Ｈｚ以下の位相揺らぎであるワンダの評価量として、ＴＩＥｒｍｓ（τ）（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ  Ｔｉｍｅ  Ｉｎｔｅｒｖａｌ  Ｅｒｒｏｒ）、ＡＤＥＶ（τ）（Ａｌｌａｎ  Ｄｅｖｉａｔｉｏｎ）、ＭＡＤＥＶ（ｎτ０）（Ｍｏｄｉｆｉｅｄ  Ａｌｌａｎ  Ｄｅｖｉａｔｉｏｎ）、ＴＤＥＶ（ｎτ０）（Ｔｉｍｅ  Ｄｅｖｉａｔｉｏｎ）等があるが、これらを実際にクロック信号ＣＫに対して測定して得ようとすれば、前記したように非常に長い時間（数時間以上）かかってしまう。
【００７５】
そこで、このジッタ・ワンダ発生装置５０では、特性算出手段３４′において上記特性を以下の演算を行って選択的に求めている。
【００７６】
ＴＩＥｒｍｓ（τ）
＝〔８∫Ｓｘ（ｆ）ｓｉｎ２（πｆτ）ｄｆ〕１／２
【００７７】
ＡＤＥＶ（τ）
＝〔（１６／τ２）∫Ｓｘ（ｆ）ｓｉｎ４（πｆτ）ｄｆ〕１／２
【００７８】
ＭＡＤＥＶ（ｎτ０）
＝｛〔１６／（ｎ２τ０）２〕∫〔ｓｉｎ６（πｆτ０）／ｓｉｎ２（πｆτ０）〕    ・Ｓｘ（ｆ）ｄｆ｝１／２          （ｎ＝０，１，２，…，Ｎ）
【００７９】
ＴＤＥＶ（ｎτ０）
＝｛（１６／３ｎ２）∫〔ｓｉｎ６（πｆτ０）／ｓｉｎ２（πｆτ０）〕Ｓｘ（ｆ    ）ｄｆ｝１／２                  （ｎ＝０，１，２，…，Ｎ）
【００８０】
ここで、
Ｓｘ（ｆ）
＝ｆｃ〔（σａ・ｕ・Ａ）ｓｉｎ（πｆ／ｆｓ）／２πｆｓｉｎ（πｆ／ｆｃ）〕２・｜Ｈ（ｅｊπｆ／ｆｓ）｜２
【００８１】
また、記号∫はｆ＝０〜ｆ＝ｆｈまでの積分をとるものとし、パラメータｆｈは雑音最大周波数、τは測定時間、τ０は測定サンプリング時間、σａは白色雑音の標準偏差、ｆｓは白色雑音発生手段２１のサンプリング周波数、ｕは周波数シンセサイザ５１をＤＤＳで構成した場合のＤＤＳの量子化ステップ、ｆｃは同Ｄ／Ａコンバータのクロック周波数である。
【００８２】
Ａは振幅設定手段３３からの振幅係数、｜Ｈ（ｅｊπｆ／ｆｓ）｜は、特性係数設定手段３１から設定された特性係数に基づいて算出される周波数特性、Ｓｘ（ｆ）は特性係数設定手段３１から設定された特性係数に基づいて算出される時間誤差のパワースペクトルである。
【００８３】
このような演算によって得られた特性は、特性表示手段３５によって表示器３６に数値あるいはグラフで表示されるが、上記演算は、実際のクロック信号を測定せずに、特性係数、振幅係数および前記パラメータに基づいて算出しているので、短時間に求めることができ、信号を出力させるときに事前に雑音特性やその位相揺らぎ特性等を確認することができる。
【００８４】
なお、前記実施形態では、フィルタ部２５に含まれるディジタルフィルタがＦＩＲ型の場合について説明したが、これは本発明を限定するものでなく、入力データを内部の複数の記憶素子にシフトしながら記憶して演算を行う構造のディジタルフィルタであればよく、例えばＩＩＲ型の場合でも同様に適用することができる。
【００８５】
【発明の効果】
以上説明したように、本発明の請求項１の雑音発生装置は、ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、その複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、フィルタ部から特性係数に対応した周波数特性の雑音信号が出力されている状態におけるディジタルフィルタの各記憶素子の記憶内容と同等の雑音信号列を、少なくとも装置の動作初期時にディジタルフィルタの各記憶素子に初期設定する初期設定手段とを備えている。
【００８６】
このため、動作初期時等に、フィルタ部の内部状態は直ちに定常状態と同一の状態に設定されるため、特性係数設定手段から設定された特性係数に応じた周波数特性の雑音信号を速やかに出力させることができる。
【００８７】
また、本発明の請求項２の雑音発生装置は、ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、その複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、フィルタ部から出力される雑音信号に予め設定された振幅係数を乗算する乗算器と、乗算器に任意の振幅係数を設定する振幅設定手段と、特性係数設定手段からフィルタ部に設定された特性係数および振幅設定手段の振幅係数とに基づいて、乗算器から出力される雑音信号の特性を求める特性算出手段と、特性算出手段によって求められた雑音信号の特性を表示する特性表示手段とを備えている。
【００８８】
このため、出力される雑音を測定することなく、事前にその雑音特性が分かり、便利である。
【図面の簡単な説明】
【図１】本発明の実施形態の雑音発生装置の構成を示すブロック図
【図２】実施形態の要部の構成を示すブロック図
【図３】実施形態の要部の構成を示すブロック図
【図４】実施形態の動作を説明するためのブロック図
【図５】実施形態の要部の変形例を示すブロック図
【図６】図５の変形例の動作を説明するためのタイミング図
【図７】図５の変形例の動作を説明するための図
【図８】図５の変形例の動作を説明するための図
【図９】本発明の実施形態の雑音発生装置を含むジッタ・ワンダ発生装置の構成を示すブロック図
【図１０】ディジタル方式の雑音発生装置の概略構成を示すブロック図
【符号の説明】
２０  雑音発生装置
２１  白色雑音発生手段
２２（１）〜２１（Ｎ）  擬似ランダム信号発生器
２３  制御回路
２５  フィルタ部
２６  ディジタルフィルタ
２７（１）〜２７（Ｍ）  記憶素子
２８（１）〜２８（Ｍ＋１）  乗算器
２９  加算器
３０  特性係数設定手段
３１  初期設定手段
３２  乗算器
３３  振幅設定手段
３４、３４′  特性算出手段
３５  特性表示手段
３６  表示器
４１  分波回路
４２（１）〜４２（Ｐ）  １／２デシメート回路
４３  重み付け回路
４４（１）〜４４（Ｐ＋１）  乗算器
４５  合成回路
４６（１）〜４６（Ｐ）  サブバンド合成器
５０  ジッタ・ワンダ発生装置
５１  周波数シンセサイザ
【図１】
0003916856.tif 000002
【図２】
0003916856.tif 000003
【図３】
0003916856.tif 000004
【図４】
0003916856.tif 000005
【図５】
0003916856.tif 000006
【図６】
0003916856.tif 000007
【図７】
0003916856.tif 000008
【図８】
0003916856.tif 000009
【図９】
0003916856.tif 000010
【図１０】
0003916856.tif 000011