(57)【特許請求の範囲】
【請求項１】
半導体デバイスの電気特性に関するシミュレーションを行うシミュレーション装置であって、
前記半導体デバイスのシミュレーション構造に対するシミュレーション条件を入力する条件入力手段と、
前記シミュレーション構造の簡易形状を入力する簡易形状入力手段と、
予め指定された手法に基づいて、前記シミュレーション構造の目標形状を生成する目標形状設定手段と、
シミュレーション構造の簡易形状をメッシュ状に分割するメッシュ分割手段と、
メッシュ状に分割された前記簡易形状に前記目標構造を重ねる重ね合わせ手段と、
メッシュ状に分割された各領域の格子点同士の中点を境界として囲まれる基準範囲内に含まれる前記目標形状の絶縁体と非絶縁体との割合を計算する割合計算手段と、
計算された前記割合をｒ、ボルツマン係数をｋBおよび素子温度をＴとして、伝導キャリア量を調整するための補正ポテンシャルΔφ＝ｋBＴｌｎ（ｒ）を計算する補正ポテンシャル生成手段と、
前記シミュレーション構造内に存在する物理量の初期値を設定する初期値設定手段と、
前記シミュレーション構造に対するシミュレーション条件を設定する条件設定手段と、
設定された前記シミュレーション条件に従って前記物理量の保存を記述する方程式系の境界条件を設定した状態で、前記補正ポテンシャルに基づいて前記方程式系を解いてシミュレーションを行う解法手段と、を備えることを特徴とするシミュレーション装置。
【請求項２】
半導体デバイスの電気特性に関するシミュレーションを行うシミュレーション装置であって、
前記半導体デバイスのシミュレーション構造に対するシミュレーション条件を入力する条件入力手段と、
前記シミュレーション構造の目標形状を入力する目標形状入力手段と、
前記目標形状を簡単化した簡易形状を生成する簡易形状生成手段と、
前記簡易形状をメッシュ状に分割するメッシュ分割手段と、
メッシュ状に分割された前記簡易形状に前記目標構造を重ねる重ね合わせ手段と、
メッシュ状に分割された各領域の格子点同士の中点を境界として囲まれる基準範囲内に含まれる前記目標形状の絶縁体と非絶縁体との割合を計算する割合計算手段と、
計算された前記割合をｒ、ボルツマン係数をｋBおよび素子温度をＴとして、伝導キャリア量を調整するための補正ポテンシャルΔφ＝ｋBＴｌｎ（ｒ）を計算する補正ポテンシャル生成手段と、
前記シミュレーション構造内に存在する物理量の初期値を設定する初期値設定手段と、
前記シミュレーション構造に対するシミュレーション条件を設定する条件設定手段と、
設定された前記シミュレーション条件に従って前記物理量の保存を記述する方程式系の境界条件を設定した状態で、前記補正ポテンシャルに基づいて前記方程式系を解いてシミュレーションを行う解法手段と、を備えることを特徴とするシミュレーション装置。
【請求項３】
半導体デバイスの電気特性に関するシミュレーションを行うシミュレーション装置であって、
前記半導体デバイスのシミュレーション構造に対するシミュレーション条件を入力する条件入力手段と、
前記シミュレーション構造の初期形状を入力する初期形状入力手段と、
目標特性を入力する目標特性入力手段と、
前記初期形状をメッシュ状に分割するメッシュ分割手段と、
メッシュ状に分割された前記初期形状に前記目標構造を重ねる重ね合わせ手段と、
メッシュ状に分割された各領域の格子点同士の中点を境界として囲まれる基準範囲内に含まれる前記目標形状の絶縁体と非絶縁体との割合を計算する割合計算手段と、
計算された前記割合をｒ、ボルツマン係数をｋBおよび素子温度をＴとして、伝導キャリア量を調整するための補正ポテンシャルΔφ＝ｋBＴｌｎ（ｒ）を計算する補正ポテンシャル生成手段と、
前記シミュレーション構造内に存在する物理量の初期値を設定する初期値設定手段と、
前記シミュレーション構造に対するシミュレーション条件を設定する条件設定手段と、
設定された前記シミュレーション条件に従って前記物理量の保存を記述する方程式系の境界条件を設定した状態で、前記補正ポテンシャルに基づいて前記方程式系を解いてシミュレーションを行う解法手段と、
前記解法手段によるシミュレーション結果と前記目標特性とを比較する比較手段と、
前記解法手段によるシミュレーション結果が前記目標特性に近づくように前記補正ポテンシャルを修正する補正ポテンシャル修正手段と、を備えることを特徴とするシミュレーション装置。
【請求項４】
前記目標形状設定手段は、測定データ、所定の関数、乱数および擬似乱数の少なくとも一つを用いて前記目標形状を設定することを特徴とする請求項１に記載のシミュレーション装置。
【請求項５】
前記補正ポテンシャル修正手段は、
各格子点ごとに、前記補正ポテンシャルの目標特性に対する微係数を計算する微係数計算手段と、
前記微係数の絶対値を昇順に並べ、絶対値の大きい所定数の前記微係数に基づいて前記補正ポテンシャルを修正する微係数選択修正手段と、を有することを特徴とする請求項３に記載のシミュレーション装置。
【請求項６】
前記解法手段は、生成された前記補正ポテンシャルに基づいて電流密度を表す式の電界加速の項を補正することを特徴とする請求項１〜５のいずれかに記載のシミュレーション装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス等の解析対象の形状をメッシュ状に分割してシミュレーションを行うシミュレーション装置およびシミュレーション方法に関する。
【０００２】
【従来の技術】
最近では、半導体デバイスの設計にシミュレーション技術が欠かせなくなってきている。例えば、デバイス・シミュレーションを用いてMOSFETの電気的特性を調べる場合、図１３のようなメッシュを発生させ、各格子点上で、離散化した方程式系、例えばポアソン方程式と電流連続式を解く。
【０００３】
図１３で例示したMOSFETは、ＬＳＩを構成するデバイスとしては典型的なものである。MOSFETの電気的特性をシミュレーションによって解析する場合、半導体基板とゲート絶縁膜との界面の取り扱いには注意が必要な場合がある。
【０００４】
すなわち、界面には、物質の違いや製造工程に伴って、ラフネスと呼ばれる凹凸が発生する。図６は界面ラフネスの鳥瞰図の一例を示している。この凹凸の形状は、デバイス・サイズが大きい場合には、無視して平坦な界面と見なしても問題無い。しかしながら、デバイス・サイズが縮小すると、ラフネスの凹凸の形状は無視できなくなる。
【０００５】
このような複雑なラフネスの界面に沿ってメッシュを生成するのは困難である。これまで実際に行われた計算例としては、ラフネスの平均的な高さと距離を用いて周期的なラフネスをシミュレーション構造として入力する（例えば、A.Asenov、SISPAD、p.135、2000）。この方法は、簡便ではあるが、あるラフネスの平均的な高さの組み合わせに対しては、単一のラフネス形状しか生成しないので、例えば、ウェハ面内におけるトランジスタ間の特性ばらつきの統計解析等を行うことはできない。
【０００６】
また、仮に図７に示すような界面ラフネスの形状を、乱数などを用いて生成して、その複雑なラフネスの形状に沿ってメッシュを発生できたとしても、ラフネスの形状によってデバイス全体のメッシュ形状が影響を受ける。このことは、異なる乱数のシードや系列を用いて、異なる界面ラフネスの形状を生成した場合に、デバイス全体のメッシュ形状が変化してしまう。すると、シミュレーション結果が変動するメッシュ・ノイズが発生するおそれがある。
【０００７】
一方、最近、実存する特定の半導体デバイスの電気特性をシミュレーションしたいという要請が多くなってきた。ところが、実存する半導体デバイスには形状が複雑なものが多いため、複雑な形状をなるべく再現してシミュレーションを行おうとすると、膨大な計算時間がかかるおそれがある。
【０００８】
【発明が解決しようとする課題】
本発明は、このような点に鑑みてなされたものであり、その目的は、メッシュを細かく設定しなくても、実用上問題のない程度に界面ラフネスの形状を考慮に入れてデバイス・シミュレーションを行うことができるシミュレーション装置およびシミュレーション方法を提供することにある。
【０００９】
また、本発明の他の目的は、半導体デバイスの形状を忠実に再現しなくても精度よくデバイス・シミュレーションを行うことができるシミュレーション装置およびシミュレーション方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の一態様によれば、半導体デバイスの電気特性に関するシミュレーションを行うシミュレーション装置であって、前記半導体デバイスのシミュレーション構造に対するシミュレーション条件を入力する条件入力手段と、前記シミュレーション構造の簡易形状を入力する簡易形状入力手段と、予め指定された手法に基づいて、前記シミュレーション構造の目標形状を生成する目標形状設定手段と、シミュレーション構造の簡易形状をメッシュ状に分割するメッシュ分割手段と、メッシュ状に分割された前記簡易形状に前記目標構造を重ねる重ね合わせ手段と、メッシュ状に分割された各領域の格子点同士の中点を境界として囲まれる基準範囲内に含まれる前記目標形状の絶縁体と非絶縁体との割合を計算する割合計算手段と、計算された前記割合をｒ、ボルツマン係数をｋBおよび素子温度をＴとして、伝導キャリア量を調整するための補正ポテンシャルΔφ＝ｋBＴｌｎ（ｒ）を計算する補正ポテンシャル生成手段と、前記シミュレーション構造内に存在する物理量の初期値を設定する初期値設定手段と、前記シミュレーション構造に対するシミュレーション条件を設定する条件設定手段と、設定された前記シミュレーション条件に従って前記物理量の保存を記述する方程式系の境界条件を設定した状態で、前記補正ポテンシャルに基づいて前記方程式系を解いてシミュレーションを行う解法手段と、を備えることを特徴とするシミュレーション装置が提供される。
【００１１】
また、本発明の一態様によれば、半導体デバイスの電気特性に関するシミュレーションを行うシミュレーション装置であって、前記半導体デバイスのシミュレーション構造に対するシミュレーション条件を入力する条件入力手段と、前記シミュレーション構造の目標形状を入力する目標形状入力手段と、前記目標形状を簡単化した簡易形状を生成する簡易形状生成手段と、前記簡易形状をメッシュ状に分割するメッシュ分割手段と、メッシュ状に分割された前記簡易形状に前記目標構造を重ねる重ね合わせ手段と、メッシュ状に分割された各領域の格子点同士の中点を境界として囲まれる基準範囲内に含まれる前記目標形状の絶縁体と非絶縁体との割合を計算する割合計算手段と、計算された前記割合をｒ、ボルツマン係数をｋBおよび素子温度をＴとして、伝導キャリア量を調整するための補正ポテンシャルΔφ＝ｋBＴｌｎ（ｒ）を計算する補正ポテンシャル生成手段と、前記シミュレーション構造内に存在する物理量の初期値を設定する初期値設定手段と、前記シミュレーション構造に対するシミュレーション条件を設定する条件設定手段と、設定された前記シミュレーション条件に従って前記物理量の保存を記述する方程式系の境界条件を設定した状態で、前記補正ポテンシャルに基づいて前記方程式系を解いてシミュレーションを行う解法手段と、を備えることを特徴とするシミュレーション装置が提供される。
【００１２】
また、本発明の一態様によれば、半導体デバイスの電気特性に関するシミュレーションを行うシミュレーション装置であって、前記半導体デバイスのシミュレーション構造に対するシミュレーション条件を入力する条件入力手段と、前記シミュレーション構造の初期形状を入力する初期形状入力手段と、目標特性を入力する目標特性入力手段と、前記初期形状をメッシュ状に分割するメッシュ分割手段と、メッシュ状に分割された前記初期形状に前記目標構造を重ねる重ね合わせ手段と、メッシュ状に分割された各領域の格子点同士の中点を境界として囲まれる基準範囲内に含まれる前記目標形状の絶縁体と非絶縁体との割合を計算する割合計算手段と、計算された前記割合をｒ、ボルツマン係数をｋBおよび素子温度をＴとして、伝導キャリア量を調整するための補正ポテンシャルΔφ＝ｋBＴｌｎ（ｒ）を計算する補正ポテンシャル生成手段と、前記シミュレーション構造内に存在する物理量の初期値を設定する初期値設定手段と、前記シミュレーション構造に対するシミュレーション条件を設定する条件設定手段と、設定された前記シミュレーション条件に従って前記物理量の保存を記述する方程式系の境界条件を設定した状態で、前記補正ポテンシャルに基づいて前記方程式系を解いてシミュレーションを行う解法手段と、前記解法手段によるシミュレーション結果と前記目標特性とを比較する比較手段と、前記解法手段によるシミュレーション結果が前記目標特性に近づくように前記補正ポテンシャルを修正する補正ポテンシャル修正手段と、を備えることを特徴とするシミュレーション装置が提供される。
【００１５】
【発明の実施の形態】
以下、本発明に係るシミュレーション装置およびシミュレーション方法について、図面を参照しながら具体的に説明する。
【００１６】
図１は本発明に係るシミュレーション装置の一実施形態の概略構成を示すブロック図である。図１のシミュレーション装置は、シミュレーション構造やシミュレーション条件を入力する入力部１と、後述する補正ポテンシャルを生成する前処理部２と、シミュレーションを実行するシミュレーション実行部３と、シミュレーション結果を出力する出力部４とを備えている。
【００１７】
図２は前処理部２の内部構成を示すブロック図である。図２の前処理部２は、シミュレーション構造をメッシュ状に分割するメッシュ生成部１１と、後述する（基準範囲）に含まれる絶縁体の割合を計算する体積比計算部１２と、絶縁体と非絶縁体の割合に従って補正ポテンシャルを生成する補正ポテンシャル生成部１３とを有する。
【００１８】
図３はシミュレーション実行部３の内部構成を示すブロック図である。シミュレーション実行部３は、シミュレーション構造内に存在する物理量の初期値を設定する初期値設定部２１と、シミュレーション構造に対するシミュレーション条件を設定するシミュレーション条件設定部２２と、補正ポテンシャルに基づいて物理量の保存式を記述するための方程式系を解く解法部２３とを有する。
【００１９】
図４は図１のシミュレーション装置の処理動作を示すフローチャートである。以下、このフローチャートに基づいて本実施形態の動作を説明する。まず、ユーザは入力部１によりシミュレーション条件を入力するとともに（ステップＳ１）シミュレーション構造の簡易形状を入力する（ステップＳ２）。
【００２０】
ここで、簡易形状とは、シミュレーション形状を離散化した際に生成されるメッシュの最大の大きさと最小の大きさとの比が所定の値以下のものである。所定の比とは、例えば100:1である。例えば、図６の鳥瞰図に示されるような界面ラフネスの複雑な形状を忠実に再現するためには、直方体メッシュを用いるにしろ、四角形メッシュを用いるにしろ、細かいメッシュを数多く必要とする。その結果、シミュレーション構造のうち、形状が均一である領域では大きなメッシュが生成され、図６に示されるような複雑な領域では細かいメッシュが生成され、その大きさの比は例えば100:1以上になる。
【００２１】
入力部１での処理が終了すると、次に前処理部２での処理が行われる。まず、前処理部２内のメッシュ生成部１１は、指定された手法により目標形状を生成する（ステップＳ３）。ここでは、例えば、MOSFETのゲート絶縁膜と基板との界面を記述するガウス型の関数などを用いて目標形状を生成する。あるいは、波数空間での任意の関数を逆フーリエ変換して目標形状を生成してもよい。あるいは、界面の形状を記述する関数をフーリエ変換し、波数空間で位相差を乱数により揺らがせた後、逆フーリエ変換して目標形状を生成してもよい。
【００２２】
図５の曲線は、上述した計算により得られる界面のラフネスの二次元断面図を示している。なお、計算により目標形状を生成する代わりに、ＡＦＭ(Atomic Force Microscopy)等の分析装置で実測された形状を目標形状として利用してもよい。これにより、図６の鳥瞰図に示すような界面ラフネスを含む目標形状が生成される。
【００２３】
目標形状が生成されると、メッシュ生成部１１は、図３のステップＳ２で入力された簡易形状をメッシュ状に分割し、各メッシュの格子点に物理量を割り付ける（ステップＳ２）。割り付ける物理量は、例えば誘電率、不純物濃度、仕事関数および有効質量などである。（ステップＳ４）。
【００２４】
次に、メッシュ生成部１１は、目標形状を簡易形状に重ねる処理、すなわち目標形状と簡易形状との位置あわせを行う（ステップＳ５）。
【００２５】
次に、体積比計算部１２は、絶縁体と非絶縁体との界面近傍において一つの格子点のコントロールボリュームに含まれる絶縁体の割合ｒを計算する（ステップＳ６）。ここで、コントロールボリュームとは、図７の点線で示すように、隣り合う格子点同士の中点を境界として囲まれる空間範囲を示す。コントロールボリューム全体が絶縁体領域に含まれている場合には、ｒ＝０である。また、コントロールボリューム全体が非絶縁体領域に含まれている場合には、ｒ＝１である。また、コントロールボリュームの半分が非絶縁体領域に含まれている場合には、ｒ＝０．５である。
【００２６】
次に、補正ポテンシャル生成部１３は、ステップＳ２で計算した絶縁体の割合ｒを用いて、ボルツマン統計の確率の考えに従って、Δφ＝ｋBＴln(ｒ)で定義される補正ポテンシャルΔφを計算する（ステップＳ７）。この補正ポテンシャルは、伝導キャリア量を調整するためのものであり、電子については負、正孔については正に設定される。このΔφは、解法部２３において電流連続式の補助方程式である電流密度式の電界加速の項に加えられる。例えば、電子であれば、（１）式の右辺第１項に補正ポテンシャルΔφが加算される。
【数１】
0003914715.tif 000002
【００２７】
ここで、ｎは電子濃度、ベクトルνは電子速度ベクトル、μは電子移動度、▽は空間微分演算子、φはポテンシャル、ｋBはボルツマン定数、ｑは単位素電荷、Ｔは素子温度である。
【００２８】
コントロールボリュームの半分が非絶縁体領域に含まれている場合、Δφによって５０％の電子がコントロールボリュームから排除されるため、実質的に界面ラフネスの形状が反映される。
【００２９】
補正ポテンシャルが生成されると、シミュレーション実行部での処理が行われる。まず、初期値設定部２１は、シミュレーション構造内に存在する物理量の初期値を設定する（ステップＳ８）。例えば、電荷中性条件と質量保存則からキャリア濃度の初期値を設定する。
【００３０】
次に、シミュレーション条件設定部２２は、ユーザが入力した条件に従い、バイアス条件、時刻および境界条件等のシミュレーション条件を設定する（ステップＳ９）。このステップＳ４の処理を初めて実行するときは、バイアスも時刻もゼロである。
【００３１】
次に、解法部２３は、方程式系を解いてシミュレーションを実行する（ステップＳ１０）。例えば、ポアソン方程式と電流連続式を連立させて、ポテンシャル分布とキャリア濃度分布を求める。
【００３２】
次に、すべてのシミュレーション条件についてのシミュレーションが終了したか否かを判定し（ステップＳ１１）、まだ終了していないシミュレーション条件があれば、ステップＳ９以降の処理を繰り返し、すべてのシミュレーション条件についてのシミュレーションが終了した場合には、シミュレーション結果を出力部４を介して出力する（ステップＳ１２）。
【００３３】
このように、本実施形態では、メッシュ状に分割されたシミュレーション構造の絶縁体と非絶縁体との界面近傍に界面ラフネスを発生させた状態で、メッシュの隣接する格子点の中点を境界とするコントロールボリューム内の絶縁体の割合ｒを計算し、この割合ｒに基づいて補正ポテンシャルΔφを計算するため、界面近傍に細かいメッシュを設定しなくても、界面ラフネスを考慮に入れた精度の高いシミュレーションを短時間で行うことができる。
【００３４】
（第２の実施形態）
実際の半導体デバイスの構造に対してデバイス・シミュレーションを行いたいという要求がある。ところが、実際の半導体デバイスは複雑な形状をしており、実際の形状を模してシミュレーションを行おうとすると、膨大な計算時間を要するおそれがある。
【００３５】
そこで、以下に説明する第２の実施形態では、半導体デバイスの実形状を認識した後、認識した実形状を簡易化した構造をメッシュ状に分割して補正ポテンシャルの計算を行うものである。
【００３６】
第２の実施形態のシミュレーション装置は、図１と同様に、入力部１、前処理部２、シミュレーション実行部３、および出力部４を備えている。前処理部２は図２と同様に構成され、シミュレーション実行部３も図３と同様に構成されている。
【００３７】
第２の実施形態は、前処理部２の処理動作が一部異なる他は、第１の実施形態とほぼ同様の処理を行う。
【００３８】
図８は第２の実施形態のシミュレーション装置の処理動作を示すフローチャートである。ユーザが入力部１でシミュレーション条件と目標形状を入力すると（ステップＳ２１，Ｓ２２）、次に、前処理部２内のメッシュ生成部１１は、目標形状を簡単化した簡易形状を生成する（ステップＳ２３）。ここでは、例えば形状変化のしきい値を５オングストロームとし、それ以下の形状の変化があっても、その変化を無視して、平面あるいは滑らかな曲面とみなすことにより実現できる。
【００３９】
次に、メッシュ生成部１１は、簡易形状をメッシュ状に分割した（ステップＳ２４）後、目標形状を簡易形状に重ねる処理を行う（ステップＳ２５）。
【００４０】
次に、補正ポテンシャル生成部１３は、メッシュの基準範囲であるコントロールボリュームに含まれる目標形状の絶縁体と非絶縁体との割合を計算した（ステップＳ２６）後、その割合に基づいて補正ポテンシャルを生成する（ステップＳ２７）。
【００４１】
次に、シミュレーション実行部内の初期設定部は、シミュレーション構造内に存在する物理量の初期値を設定する（ステップＳ２８）とともに、シミュレーション条件を設定する（ステップＳ２９）。次に、解法部２３は、生成された補正ポテンシャルに基づいて、物理量の保存式を記述する方程式系を解いてシミュレーションを行う（ステップＳ３０）。
【００４２】
次に、すべてのシミュレーション条件についてのシミュレーションが終了したか否かを判定し（ステップＳ３１）、すべてのシミュレーション条件についてのシミュレーションが終了すると、出力部はシミュレーション結果を出力する（ステップＳ３２）。
【００４３】
このように、第２の実施形態では、実際の半導体デバイスについてデバイス・シミュレーションを行う場合に、その半導体デバイスの形状が複雑であっても、メッシュを細かく設定しなくても精度のよいシミュレーションを行うことができるため、シミュレーションに要する時間を大幅に短縮できる。
【００４４】
（第３の実施形態）
第３の実施形態は、第２の実施形態の変形例であり、目標特性が得られるまで補正ポテンシャルの合わせ込みを行うものである。
【００４５】
第３の実施形態のシミュレーション装置は、図１と同様に、入力部１、前処理部２、シミュレーション実行部３、および出力部４を備えている。図９は第３の実施形態におけるシミュレーション実行部３の内部構成を示すブロック図である。図９のシミュレーション実行部３は、図３の構成に加えて、解法部２３で求めた解により目標特性が得られたか否かを判定する判定部３１と、目標特性が得られなかった場合に補正ポテンシャルを修正する補正ポテンシャル修正部３２とを有する。なお、前処理部２の内部構成は、図２と同様である。
【００４６】
図１０は第３の実施形態のシミュレーション装置の処理動作を示すフローチャートである。シミュレーション条件を入力した（ステップＳ４１）後、シミュレーション構造の初期形状を入力し（ステップＳ４２）、次に、目標特性を入力する（ステップＳ４３）。
【００４７】
その後、図４のステップＳ４〜Ｓ１０と同様の処理を行う（ステップＳ４３〜Ｓ５０）。
【００４８】
ステップＳ５０にて、解法部２３で方程式系を解いて解が得られると、次に、この解により目標とする特性が得られたか否かを判定する（ステップＳ５１）。目標とする特性が得られなければ、補正ポテンシャル修正部３２にて補正ポテンシャルの修正を行った（ステップＳ５２）後、再度ステップＳ５０およびＳ５１の処理を行う。
【００４９】
図１１は補正ポテンシャル修正部３２が行う処理の詳細手順を示すフローチャートである。まず、目標特性に対する各格子点で補正ポテンシャルの微係数を計算する（ステップＳ５５）。補正ポテンシャルの微係数は（２）式で表される。
【数２】
0003914715.tif 000003
【００５０】
ここで、Ｙは目標特性、δＹは目標特性に対する誤差、∂Ｙ／∂ΔφiはＹに対する各格子点の補正ポテンシャルΔφiに対する目標値の微係数である。
【００５１】
次に、この微係数の絶対値を昇順に並べ、そのうちの上位Ｎ個について、補正ポテンシャルΔφiを補正ポテンシャル修正部３２で修正する（ステップＳ５６）。修正方法としては、例えばその格子点における微係数の逆数にδＹを掛けた値にさらに１以下の制動係数を掛けた分だけΔφiを変化させる。
【００５２】
図１０のフローチャートは、図４の処理に目標特性との比較処理を追加したものであるが、図８の処理に目標特性との比較処理を追加してもよい。この場合のフローチャートは、図１２のようになる。
【００５３】
このように、第３の実施形態では、シミュレーションのキャリブレーションや解析構造の逆抽出といった作業の際に、形状を微妙に変化させるためにメッシュを新たに生成しなおす必要がなくなるため、シミュレーションに要する時間を短縮できる。また、目標特性が得られるまで補正ポテンシャルを修正するため、メッシュを細かく設定しなくても、精度の高いシミュレーションを行える。
【００５４】
上述した各実施形態におけるシミュレーション装置は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、シミュレーション装置の機能を実現するプログラムをフロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させればよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００５５】
また、本実施形態のシミュレーション装置を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００５６】
【発明の効果】
以上詳細に説明したように、本発明によれば、シミュレーション構造を簡易化してメッシュ状に分割し、分割された各領域の格子点のうち、絶縁体と非絶縁体との界面近傍の格子点ごとに補正ポテンシャルを生成して方程式系を解くため、細かいメッシュを設定しなくても、複雑な形状のシミュレーション構造を精度よく、かつ短時間で解析することができる。したがって、シミュレーションの利用効率を向上でき、シミュレーションを用いた製品開発のコスト削減が図れる。
【図面の簡単な説明】
【図１】本発明に係るシミュレーション装置の一実施形態の概略構成を示すブロック図。
【図２】シミュレーション実行部の内部構成を示すブロック図。
【図３】補正ポテンシャル生成部の内部構成を示すブロック図。
【図４】第１の実施形態のシミュレーション装置の処理動作を示すフローチャート。
【図５】界面ラフネスの２次元断面図。
【図６】界面ラフネスの２次元断面図。
【図７】コントロールボリュームを説明する図。
【図８】第２の実施形態のシミュレーション装置の処理動作を示すフローチャート。
【図９】第３の実施形態のシミュレーション実行部の内部構成を示すブロック図。
【図１０】第３の実施形態のシミュレーション装置の処理動作を示すフローチャート。
【図１１】補正ポテンシャル修正部が行う処理の詳細手順を示すフローチャート。
【図１２】第３の実施形態のシミュレーション装置の処理動作を示すフローチャート。
【図１３】シミュレーション構造をメッシュ状に分割する手法を説明する図。
【符号の説明】
１  入力部
２  前処理部
３  シミュレーション実行部
４  出力部
１１  メッシュ生成部
１２  体積比計算部
１３  補正ポテンシャル生成部
２１  初期値設定部
２２  シミュレーション条件設定部
２３  解法部
【図１】
0003914715.tif 000004
【図２】
0003914715.tif 000005
【図３】
0003914715.tif 000006
【図４】
0003914715.tif 000007
【図５】
0003914715.tif 000008
【図６】
0003914715.tif 000009
【図７】
0003914715.tif 000010
【図８】
0003914715.tif 000011
【図９】
0003914715.tif 000012
【図１０】
0003914715.tif 000013
【図１１】
0003914715.tif 000014
【図１２】
0003914715.tif 000015
【図１３】
0003914715.tif 000016