(57)【特許請求の範囲】
【請求項１】
列設された信号線および走査線と、
信号線および走査線の交点付近に配設された表示素子と、
信号線のそれぞれを駆動する信号線駆動回路と、
走査線のそれぞれを駆動する走査線駆動回路と、を備え、
前記信号線駆動回路は、
縦続接続された複数のレジスタ回路を有し、これらレジスタ回路間で双方向にクロック信号をシフトさせることが可能で、各レジスタ回路からクロック信号をシフトさせたシフトパルスを順に出力するシフトレジスタと、
前記シフトパルスのパルス幅を調整するパルス幅調整回路と、
前記パルス幅調整回路の出力に基づいてオン・オフし、オン期間に対応する信号線に画素電圧を供給する切替回路と、を有し、
前記複数のレジスタ回路それぞれは同一の回路で構成され、
前記パルス幅調整回路は、複数の前記切替回路が同時にオンしないように前記シフトパルスのパルス幅を調整し、
前記レジスタ回路はそれぞれ、
縦続接続された第１および第２のラッチ回路と、
シフト方向制御信号が第１の論理のときに、前記第２のラッチ回路の出力を次段の前記第１のラッチ回路に供給する第１のクロックトインバータと、
前記シフト方向制御信号が第２の論理のときに、前記第２のラッチ回路の出力を前段の前記第１のラッチ回路に供給する第２のクロックトインバータと、を有し、
前記パルス幅調整回路は、
前記シフト方向制御信号が前記第１の論理のときは、自段の前記シフトパルスと前段の前記切替回路の切替制御信号とに基づいて、自段の前記切替回路の切替制御信号を生成し、前記シフト方向制御信号が前記第２の論理のときは、自段の前記シフトパルスと次段の前記切替回路の切替制御信号とに基づいて、自段の前記切替回路の切替制御信号を生成することを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シフトレジスタから出力されたシフトパルスに基づいて、切替回路をオン・オフさせて信号線を駆動する表示装置に関する。
【０００２】
【従来の技術】
携帯電話、ノート型コンピュータおよび携帯テレビなどの携帯電子機器では、薄型で軽量の表示装置が広く用いられている。特に、液晶表示装置は、薄型、軽量および低消費電力化が容易なことから、盛んに開発が行われており、高解像度で大画面サイズの液晶表示装置が比較的低価格で手に入るようになってきた。
【０００３】
液晶表示装置の中でも、信号線と走査線の各交点付近に、ＴＦＴ(Thin Film Transistor)を配置したアクティブ・マトリクス型の液晶表示装置は、発色性に優れ、残像が少ないことから、今後の主流になると考えられている。
【０００４】
従来のアクティブマトリクス型の液晶表示装置は、信号線や走査線が配置された画素アレイ基板とは異なる基板上に、信号線や走査線を駆動する駆動回路を形成していたため、液晶表示装置全体を小型化できなかった。このため、画素アレイ基板上に、駆動回路を一体に形成する製造プロセスの開発が盛んに行われている。
【０００５】
液晶表示装置がさまざまな用途に用いられるようになったこともあり、信号線の駆動方向を、画面の左から右、あるいは右から左のどちらでも切替可能にするという要求が高まってきている。このような切り替えが可能になると、例えばデジタルカメラにおいて、カメラを向ける方向と、カメラのモニターを見る方向とが一致していなくても、カメラを違和感なく操作できるようになり、操作性が向上して商品価値を高めることができる。
【０００６】
また、パーソナルコンピュータ用の液晶表示装置で上記のような切り替えができるようになると、ある一定の走査方向のときに生じる表示ムラを、走査方向の切り替えにより相殺でき、表示品質の向上が図れる。
【０００７】
信号線の駆動方向を切替可能にするには、双方向にシフト可能なシフトレジスタを信号線駆動回路内に設ける必要がある。
【０００８】
図８は従来の双方向シフトレジスタ４０の構成を示す回路図である。図８のシフトレジスタ４０は、複数のレジスタ回路２を縦続接続した構成になっており、各レジスタ回路２は、クロックトインバータ４１，４２およびインバータ４３からなるラッチ回路４４と、シフトレジスタ４０のシフト方向を切り替えるクロックトインバータ４５，４６とで構成される。また、各レジスタ回路２ごとにNANDゲート４７が設けられている。
【０００９】
NANDゲート４７は、対応するレジスタ回路２から出力されたシフトパルスと、その前段のレジスタ回路２から出力されたシフトパルスとの間でNAND演算を行う。各NANDゲート４７の出力は、図８において不図示のアナログスイッチのオン・オフを制御するために用いられる。アナログスイッチがオンすると、ビデオバス上のアナログ画素電圧が、対応する信号線に供給される。
【００１０】
図９は図８のシフトレジスタ４０の入出力信号の動作タイミング図である。図示のように、シフト方向制御信号の論理により、シフトレジスタ４０のシフト方向が切替制御される。図９は、シフト方向制御信号ＬＲ１がローレベルで、ＬＲ２がハイレベルのときに順方向シフト、ＬＲ１がハイレベルで、ＬＲ２がローレベルのときに逆方向シフトする例を示している。
【００１１】
図８のシフトレジスタ４０は、クロック信号の半周期ごとにシフトパルスをシフトさせる、いわゆる半クロック型のシフトレジスタであるため、奇数段および偶数段の回路構成が互いに異なっている。このため、シフトレジスタ４０を構成する各レジスタ回路２の出力信号を、NANDゲート４７を用いてタイミング調整しなければならない。この結果、シフトレジスタ４０にスタート信号が入力されてから、このスタート信号をシフトさせたシフトパルスが図８の回路を通過してアナログスイッチに入力されるまでのゲート段数が多くなり、クロック信号に対するシフトパルスの遅延が大きくなる。
【００１２】
これにより、信号線駆動回路を構成するＴＦＴの特性変動の影響を受けやすくなり、画質が劣化するおそれがある。具体的には、隣接する複数のアナログスイッチが同時にオンして、ビデオバスの負荷が変動し、ビデオバス上の電位がオーバーシュートやアンダーシュートを起こしてしまう。ビデオバス上の電位が変動すると、その電位が元の電位に戻る前に、本来オンになるべきアナログスイッチがオフになり、このアナログスイッチに接続された信号線に誤電位が保持されて、ブロックむらが発生する。
【００１３】
【発明が解決しようとする課題】
このような問題を回避するため、図８のNANDゲート４７の後段にパルスカット回路を配置することが多い。図１０は従来のパルスカット回路５０の内部構成を示す回路図、図１１は図１０の回路の動作タイミング図である。
【００１４】
図１０のパルスカット回路５０は、各シフトパルスごとに、インバータ５１〜５３と三入力のNANDゲート５４とを有する。各NANDゲート５４は、自段のシフトパルスと、前段および次段のシフトパルスの反転信号とに基づいて論理演算を行う。
【００１５】
図１０のNANDゲート５４は、図１１の動作タイミング図に示すように、自段のシフトパルスの立ち上がりエッジ位置と立ち下がりエッジ位置とをともに変更し、自段のシフトパルスよりもパルス幅の狭いパルスを出力する。
【００１６】
図１０のパルスカット回路５０によれば、シフトレジスタ４０のシフト方向にかかわらず、自段のシフトパルスのパルス幅を常に一定量だけ狭めることができる。
【００１７】
ところが、図１０のパルスカット回路５０でアナログスイッチがオンからオフになるタイミングを制御すると、前段または次段のシフトパルスのパルス幅とＴＦＴの特性により、アナログスイッチがオンからオフになるタイミングが変動し、その結果、複数のアナログスイッチが同時にオンするおそれがある。
【００１８】
このように、アナログスイッチがオンからオフになるタイミングがずれると、オフからオンになるタイミングがずれた場合に比べて、視認することが容易な表示むらになり、タイミング的なマージンも小さくなる。
【００１９】
本発明は、このような点に鑑みてなされたものであり、その目的は、表示品質に優れ、かつタイミング的なマージンの大きい表示装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の一態様によれば、列設された信号線および走査線と、信号線および走査線の交点付近に配設された表示素子と、信号線のそれぞれを駆動する信号線駆動回路と、走査線のそれぞれを駆動する走査線駆動回路と、を備え、前記信号線駆動回路は、縦続接続された複数のレジスタ回路を有し、これらレジスタ回路間で双方向にクロック信号をシフトさせることが可能で、各レジスタ回路からクロック信号をシフトさせたシフトパルスを順に出力するシフトレジスタと、前記シフトパルスのパルス幅を調整するパルス幅調整回路と、前記パルス幅調整回路の出力に基づいてオン・オフし、オン期間に対応する信号線に画素電圧を供給する切替回路と、を有し、前記複数のレジスタ回路それぞれは同一の回路で構成され、前記パルス幅調整回路は、複数の前記切替回路が同時にオンしないように前記シフトパルスのパルス幅を調整し、前記レジスタ回路はそれぞれ、縦続接続された第１および第２のラッチ回路と、シフト方向制御信号が第１の論理のときに、前記第２のラッチ回路の出力を次段の前記第１のラッチ回路に供給する第１のクロックトインバータと、前記シフト方向制御信号が第２の論理のときに、前記第２のラッチ回路の出力を前段の前記第１のラッチ回路に供給する第２のクロックトインバータと、を有し、前記パルス幅調整回路は、前記シフト方向制御信号が前記第１の論理のときは、自段の前記シフトパルスと前段の前記切替回路の切替制御信号とに基づいて、自段の前記切替回路の切替制御信号を生成し、前記シフト方向制御信号が前記第２の論理のときは、自段の前記シフトパルスと次段の前記切替回路の切替制御信号とに基づいて、自段の前記切替回路の切替制御信号を生成することを特徴とする表示装置が提供される。
【００２２】
【発明の実施の形態】
以下、本発明に係る表示装置について、図面を参照しながら具体的に説明する。以下では、アクティブマトリクス型の液晶表示装置に用いられる信号線駆動回路について説明する。
【００２３】
図１は液晶表示装置の一実施形態の概略構成を示すブロック図である。図１の液晶表示装置は、列設された信号線および走査線の交点付近に画素ＴＦＴを形成した画素アレイ部６１と、各信号線を駆動する信号線駆動回路６２と、各走査線を駆動する走査線駆動回路６４とを備えている。
【００２４】
信号線駆動回路６２は、外部から供給されたスタートパルスをクロック信号に同期させてシフトさせたシフトパルスを出力するシフトレジスタ１と、シフトパルスのパルス幅を調整するパルスカット回路５０と、ビデオバス上の画素電圧を対応する信号線に供給するか否かを切替制御するアナログスイッチ６３とを備えている。
【００２５】
走査線駆動回路６４は、各走査線に供給される走査パルスを生成するシフトレジスタを有する。
【００２６】
本実施形態の信号線駆動回路６２は、スタートパルスをシフトさせたシフトパルスを順に出力するシフトレジスタと、シフトパルスに基づいてオン・オフ制御されるアナログスイッチ６３（切替回路）とを有し、アナログスイッチ６３がオンになると、ビデオバス上の画素電圧が対応する信号線に供給されて液晶表示が行われる。
【００２７】
図２はシフトレジスタ１の第１の実施形態の回路図である。図２のシフトレジスタ１は複数のレジスタ回路２を縦続接続して構成され、各レジスタ回路２はスタートパルスをクロック信号に同期させて順にシフトさせたシフトパルスを出力する。
【００２８】
シフトレジスタ１内の各レジスタ回路２は、縦続接続された２段のラッチ回路（第１および第２のラッチ回路）３，４と、後段のラッチ回路４の出力端子に接続されたインバータ５と、インバータ５の出力端子に接続されたクロックトインバータ（第２および第１のクロックトインバータ）６，７とを有する。シフトレジスタ１内のレジスタ回路２はすべて同じ回路で構成されている。
【００２９】
各ラッチ回路３は、前段のレジスタ回路２内のクロックトインバータ７の出力をラッチするクロックトインバータ（第３のクロックトインバータ）８と、このクロックトインバータ８の出力を反転出力するインバータ９と、インバータ９の出力をラッチするクロックトインバータ（第４のクロックトインバータ）１０とを有する。クロックトインバータ１０の出力端子は、クロックトインバータ８の出力端子とインバータ９の入力端子に接続されている。
【００３０】
同様に、各ラッチ回路４は、ラッチ回路３の出力をラッチするクロックトインバータ１１と、このクロックトインバータ１１の出力を反転出力するインバータ１２と、インバータ１２の出力をラッチするクロックトインバータ１３とを有する。クロックトインバータ１３の出力端子は、クロックトインバータ１１の出力端子とインバータ１２の入力端子に接続されている。
【００３１】
図２中の各クロックトインバータの制御端子には、クロック信号XCLK1と、その反転信号XCLK2とが入力される。これら信号XCLK1，XCLK2は、互いに論理が逆のクロック信号である。
【００３２】
ラッチ回路３はクロック信号XCLK1の立ち上がりエッジでラッチ動作を行い、ラッチ回路４はクロック信号XCLK1の立ち下がりエッジでラッチ動作を行う。
【００３３】
クロックトインバータ６，７の制御端子には、シフト方向を制御するためのシフト方向制御信号ＬＲ１，ＬＲ２が入力される。シフト方向制御信号ＬＲ１がハイレベルで、ＬＲ２がローレベルのときは、各レジスタ回路２の出力は前段のレジスタ回路２の入力端子に供給される。一方、シフト方向制御信号ＬＲ１がローレベルで、ＬＲ２がハイレベルのときは、各レジスタ回路２の出力は次段のレジスタ回路２の入力端子に供給される。
【００３４】
図３は図２のシフトレジスタ１の詳細構成を示す回路図である。図示のように、シフトレジスタ１はＴＦＴを用いて構成されている。例えば、図２のラッチ回路３内のクロックトインバータ８は図３のトランジスタＱ１〜Ｑ４で構成され、図２のクロックトインバータ１０は図３のトランジスタＱ５〜Ｑ８で構成され、図２のインバータ９は図３のトランジスタＱ９，Ｑ10で構成されている。また、図２のクロックトインバータ１１は図３のトランジスタＱ11〜Ｑ14で構成され、図２のクロックトインバータ１３は図３のトランジスタＱ15〜Ｑ18で構成され、図２のインバータ１２はトランジスタＱ19，Ｑ20で構成されている。さらに、図２のインバータ５は図３のトランジスタＱ21，Ｑ22で構成され、図２のクロックトインバータ６は図３のトランジスタＱ23〜Ｑ26で構成され、図２のクロックトインバータ７は図３のトランジスタＱ27〜Ｑ30で構成されている。
【００３５】
図４は図２のシフトレジスタ１の動作タイミング図であり、図４（ａ）はシフトパルスを後段側にシフトする例、図４（ｂ）はシフトパルスを前段側にシフトする例を示している。図示のように、シフト方向制御信号ＬＲ１，ＬＲ２の論理により、シフト方向を切り替えることができる。
【００３６】
図８に示す従来の半クロック型シフトレジスタ１では、奇数段と偶数段のレジスタ回路２の構成が異なっていたが、図２のシフトレジスタ１は、すべて共通である。したがって、各段のシフトパルスの出力タイミングのばらつきを抑制できる。
【００３７】
図２において、前段のレジスタ回路２の出力は、自段のレジスタ回路２内のラッチ回路３に入力される。このラッチ回路３は、前段のレジスタ回路２の出力をクロック信号XCLK1の立ち上がりエッジでラッチする。このラッチ出力は、ラッチ回路４に入力される。このラッチ回路４は、ラッチ回路３の出力をクロック信号XCLK1の立ち下がりエッジでラッチする。ラッチ回路４の出力はインバータ５で反転された後、シフトパルスＯＵＴ（Ｎ）として出力される。
【００３８】
また、インバータ５の出力は、シフト方向制御信号ＬＲ１がハイレベルでＬＲ２がローレベルのときは、クロックトインバータ６を介して前段のレジスタ回路２内のラッチ回路３の入力側に帰還され、シフト方向制御信号ＬＲ１がローレベルでＬＲ２がハイレベルのときは、クロックインバータ７を介して次段のレジスタ回路２内のラッチ回路３の入力側に伝達される。
【００３９】
図２のシフトレジスタ１は、クロック信号XCLK1の一周期ごとにシフト動作を行う、いわゆる全クロック型の双方向シフトレジスタ１であり、シフトレジスタ１にスタート信号が入力されてから、図１に示すアナログスイッチ６３を構成するＴＦＴのゲート端子に制御信号が入力されるまでのゲート段数を最小限にしている。これにより、クロック信号の遅延を小さくでき、ＴＦＴ特性のばらつきの影響を受けにくくなり、従来に比べて動作マージンを広げることができる。
【００４０】
また、図８のような半クロックシフト型のシフトレジスタは、クロック信号XCLK1の両エッジでシフトパルスを出力するため、クロック信号XCLK1のデューティ比のばらつきの影響を受けやすかったが、本実施形態では、クロック信号XCLK1のデューティ比のばらつきの影響を受けることがなく、正確なタイミングでシフトパルスを出力できる。
【００４１】
図５は図２のシフトレジスタ１の後段に配置されるパルスカット回路（パルス幅調整回路）２１の内部構成を示す回路図である。図５のパルスカット回路２１は、信号線のそれぞれごとに、負論理のＡＮＤゲート２２と、ＡＮＤゲート２２の出力段に直列接続されたインバータ２３，２４と、インバータ２３の出力端子に接続されたクロックトインバータ２５，２６とを有する。インバータ２４の出力は、アナログスイッチ６３の制御端子に入力される。
【００４２】
図６は図５のパルスカット回路２１の詳細構成を示す回路図である。図示のように、図５のＡＮＤゲート２２は図６のトランジスタＱ41〜Ｑ44で構成され、図５のインバータ２３は図６のトランジスタＱ45，Ｑ46で構成され、図５のインバータ２４は図６のトランジスタＱ47，Ｑ48で構成され、図５のクロックトインバータ２６は図６のトランジスタＱ49〜Ｑ52で構成され、図５のクロックトインバータ２５は図６のトランジスタＱ53〜Ｑ56で構成されている。
【００４３】
図７は図５のパルスカット回路２１の動作タイミング図であり、図７（ａ）は後段側にシフトパルスをシフトさせる場合の動作タイミング図、図７（ｂ）は前段側にシフトパルスをシフトさせる場合の動作タイミング図である。
【００４４】
図７では、自段のレジスタ回路２の出力をｉｎ１、前段のクロックトインバータ２６の出力をｉｎ２、自段のインバータ２４の出力をＱ、自段のクロックトインバータ２６の出力をＱ１、自段のクロックトインバータ２５の出力をＱ２としている。
【００４５】
図５のＡＮＤゲート２２は、前段のクロックトインバータ２６の出力と自段のシフトパルスとの論理積を演算する。これにより、図７に示すように、自段のシフトパルスの先頭側、すなわちアナログスイッチ６３がオフからオンに変化するタイミングが前段のクロックトインバータ２６の出力ｉｎ２により遅らせられ、自段のシフトパルスよりも幅狭なパルス信号がインバータから出力される。
【００４６】
シフト方向制御信号ＬＲ１がローレベルで、ＬＲ２がハイレベルのときは、インバータ２３の出力は次段のＡＮＤゲート２２に入力される。一方、シフト方向制御信号ＬＲ１がハイレベルで、ＬＲ２がローレベルのときは、インバータ２３の出力は前段のＡＮＤゲート２２に入力される。
【００４７】
このように、図６のパルスカット回路２１は、アナログスイッチ６３がオフからオンになるタイミングをずらすことにより、アナログスイッチ６３のオン時間を短くするため、隣接するアナログスイッチ６３が同時にオンするおそれがなくなり、従来に比べてクロック信号とビデオ信号のタイミングマージンを広げることができる。
【００４８】
上述した実施形態では、本発明を信号線駆動回路６２内のシフトレジスタ１に適用する例を説明したが、本発明は走査線駆動回路６４内のシフトレジスタにも適用可能である。
【００４９】
【発明の効果】
以上詳細に説明したように、本発明によれば、クロック信号のエッジ位置からシフトパルスが出力されるまでの遅延時間をできる限り短くするため、回路を構成するＴＦＴの特性変動の影響を受けにくくなり、表示むらの発生を抑制できるとともに、回路の動作マージンを広げることができる。また、本発明は、１クロックシフト型のシフトレジスタを実現するため、クロック信号のデューティ比のばらつきの影響を受けなくなり、クロック信号の周波数も低く設定できる。
【００５０】
さらに、切替回路を制御するための切替制御信号を生成する際、切替回路がオフからオンになるタイミングをずらしてタイミング調整を行うため、隣接する切替回路が同時にオンするおそれがなくなり、表示むらを抑制できる。
【図面の簡単な説明】
【図１】液晶表示装置の一実施形態の概略構成を示すブロック図。
【図２】シフトレジスタの第１の実施形態の回路図。
【図３】図１のシフトレジスタの詳細構成を示す回路図。
【図４】図１のシフトレジスタの動作タイミング図。
【図５】図１のシフトレジスタの後段に配置されるパルスカット回路（パルス幅調整回路）の内部構成を示す回路図。
【図６】図５のパルスカット回路の詳細構成を示す回路図。
【図７】図５のパルスカット回路の動作タイミング図。
【図８】従来の双方向シフトレジスタの構成を示す回路図。
【図９】図８のシフトレジスタの入出力信号の動作タイミング図。
【図１０】従来のパルスカット回路の内部構成を示す回路図。
【図１１】図１０の回路の動作タイミング図。
【符号の説明】
１  シフトレジスタ
２  レジスタ回路
３，４  ラッチ回路
５  インバータ
６〜８，１１，１３  クロックトインバータ
【図１】
0003914756.tif 000002
【図２】
0003914756.tif 000003
【図３】
0003914756.tif 000004
【図４】
0003914756.tif 000005
【図５】
0003914756.tif 000006
【図６】
0003914756.tif 000007
【図７】
0003914756.tif 000008
【図８】
0003914756.tif 000009
【図９】
0003914756.tif 000010
【図１０】
0003914756.tif 000011
【図１１】
0003914756.tif 000012