(57)【特許請求の範囲】
【請求項１】
半絶縁性基板上に、複数個の半導体素子が並列接続された半導体素子列を有する半導体装置において、
半導体素子列の配列方向の両側の半絶縁性基板を一部除去し、各半導体素子の熱抵抗値が均一になるように半絶縁性基板を貫通して形成される空隙領域を設けることを特徴とする半導体装置。
【請求項２】
半絶縁性基板上に、複数個の半導体素子が並列接続された半導体素子列を有する半導体装置において、
半導体素子間の半絶縁性基板を一部除去し、各半導体素子の熱抵抗値が均一になるように半絶縁性基板を貫通して形成される空隙領域を設けることを特徴とする半導体装置。
【請求項３】
半絶縁性基板上に、複数個の半導体素子が並列接続された半導体素子列を有する半導体装置において、
半導体素子の周囲の半絶縁性基板を除去し、各半導体素子の熱抵抗値が均一になるように半絶縁性基板を貫通して形成される空隙領域を設けることを特徴とする半導体装置。
【請求項４】
前記空隙領域が、前記半絶縁性基板より熱伝導率の小さい材料で埋め込まれていることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記空隙領域に埋め込まれる材料が、無機絶縁膜または有機絶縁膜であることを特徴とする請求項４記載の半導体装置。
【請求項６】
通信用の送受信装置の増幅器に用いられることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば移動体通信機に搭載される増幅器を構成する高出力用半導体装置に関する。
【０００２】
【従来の技術】
典型的な高出力用半導体装置は、複数の半導体素子が並列接続された半導体素子列を有する構成をしており、これによって大きな電流を扱えるようになっている。
【０００３】
従来、この分野において高出力用半導体装置は、大電力条件下で動作させたときに、特性の劣化および破局的な故障を起こすことが知られている。この原因として、半導体素子の１つにおいてホットスポットと呼ばれる局部的な加熱部分が形成され、ホットスポット近傍の温度が上昇することによって半導体素子に流れる電流が増加することにある。半導体素子に流れる電流が増加することによって、半導体素子の温度はさらに上昇し、さらに大きな電流が流れるようになり、最終的に各半導体素子を流れる全電流は、単一の加熱された半導体素子を流れようとし、熱暴走のような破局的な故障が発生する。ホットスポットは、高出力用半導体装置を構成する半導体素子の中でも、熱抵抗の大きい半導体素子列の中央付近の半導体素子に発生しやすい。ホットスポットの発生を防止するには、各半導体素子の温度の均一化を図る必要がある。
【０００４】
従来技術として、各半導体素子の温度の均一化を行う方法が、特開平６−３４２８０３号公報に開示されている。図１５、図１６および図１７は、従来技術である温度の均一化を図ったヘテロ接合バイポーラトランジスタ（略称：ＨＢＴ）を並列接続させた半導体装置１Ａ，１Ｂ，１Ｃを示す平面図および断面図である。半導体装置１Ａ，１Ｂ，１Ｃは、半絶縁性基板５の上にエミッタ電極２、ベース電極３およびコレクタ電極４を形成することによって、複数の半導体素子であるヘテロ結合バイポーラトランジスタを並列接続して半導体素子列が形成される。
【０００５】
図１５に示す半導体装置１Ａにおいて、エミッタフィンガ２ａは、半導体装置１Ａの半導体素子列の中央から端部に向かうにつれて、エミッタフィンガ２ａの間隔が小さくなるように配置される。図１６に示す半導体装置１Ｂにおいて、エミッタフィンガ２ｂ，２ｃ，２ｄ，２ｅ，２ｆは、半導体装置１Ｂの半導体素子列の中央部にあるフィンガ２ｄの幅が最も小さく形成される。フィンガ２ｄよりも両端側にあるフィンガ２ｃ，２ｅはフィンガ２ｄより幅が広く形成され、フィンガ２ｃ，２ｅよりも両端側にあるフィンガ２ｂ，２ｆはフィンガ２ｃ，２ｅより幅が広く形成される。図１７に示す半導体装置１Ｃにおいて、エミッタフィンガ２ｇ，２ｈ，２ｉ，２ｊ，２ｋは、半導体装置１Ｃの半導体素子列の中央部にあるフィンガ２ｉの長さが最も短く形成される。フィンガ２ｉよりも両端側にあるフィンガ２ｈ，２ｊはフィンガ２ｉより長く形成され、フィンガ２ｈ，２ｊよりも両端側にあるフィンガ２ｇ，２ｋはフィンガ２ｈ，２ｊより長く形成される。
【０００６】
以上のようにエミッタフィンガの間隔、幅および長さを調節して配置することによって、各半導体素子が隣接半導体素子から受ける熱の影響を調節して、半導体素子列全体にわたって熱の均一化を行なっている。
【０００７】
【発明が解決しようとする課題】
このような従来技術のエミッタフィンガの間隔を調節して配置する方法では、各半導体素子の間隔が限定されてしまい、半導体装置の小型化に問題がある。また、エミッタフィンガの幅および長さを調節して配置する方法では、各半導体素子についてエミッタフィンガの寸法の設計が必要なため、半導体装置の設計が複雑になったり、エミッタフィンガの寸法が限定されてしまい、半導体装置の小型化に問題がある。
【０００８】
したがって本発明の目的は、半導体素子の形状、間隔および寸法を調整することなく、各半導体素子の熱を平均化することができる半導体装置を提供することである。
【０００９】
【課題を解決するための手段】
本発明は、半絶縁性基板上に、複数個の半導体素子が並列接続された半導体素子列を有する半導体装置において、
半導体素子列の配列方向の両側の半絶縁性基板を一部除去し、各半導体素子の熱抵抗値が均一になるように半絶縁性基板を貫通して形成される空隙領域を設けることを特徴とする半導体装置である。
【００１０】
本発明に従えば、半導体素子列の各半導体素子が発熱すると、その熱は半絶縁性基板を伝わって広がろうとするが、本発明では、半導体素子列の配列方向の両側の半絶縁性基板に、各半導体素子の熱抵抗値が均一になるように空隙領域が形成されるので、半導体素子列の中央部のみ高温になることがなく、半導体素子列全体にわたって温度を等しくできるので、半導体装置の破局的な故障を防ぐことができ、半導体装置を安定して動作させることができる。また、個々の半導体装置の形状、間隔および寸法を調整する必要がないので、半導体装置の設計が容易となる。
また空隙領域が半絶縁性基板を貫通することによって、半導体素子で発生した熱が広がることを防ぐことができるとともに、半絶縁性基板の半導体素子列を形成している面の裏面にパターン作成を行うときに、空隙領域をアライメントマークとして用いることができ、半導体装置の製造を容易にすることができる。
【００１１】
また本発明は、半絶縁性基板上に、複数個の半導体素子が並列接続された半導体素子列を有する半導体装置において、
半導体素子間の半絶縁性基板を一部除去し、各半導体素子の熱抵抗値が均一になるように半絶縁性基板を貫通して形成される空隙領域を設けることを特徴とする半導体装置である。
【００１２】
本発明に従えば、各半導体素子間に、各半導体素子の熱抵抗値が均一になるように空隙領域を設けることによって、半導体素子列内の個々の半導体素子の温度を均一にできるので、半導体装置の破局的な故障を防ぐことができ、半導体装置を安定して動作させることができる。また、個々の半導体装置の形状、間隔および寸法を調整する必要がないので、半導体装置の設計が容易となる。
また空隙領域が半絶縁性基板を貫通することによって、半導体素子で発生した熱が広がることを防ぐことができるとともに、半絶縁性基板の半導体素子列を形成している面の裏面にパターン作成を行うときに、空隙領域をアライメントマークとして用いることができ、半導体装置の製造を容易にすることができる。
【００１３】
また本発明は、半絶縁性基板上に、複数個の半導体素子が並列接続された半導体素子列を有する半導体装置において、
半導体素子の周囲の半絶縁性基板を除去し、各半導体素子の熱抵抗値が均一になるように半絶縁性基板を貫通して形成される空隙領域を設けることを特徴とする半導体装置である。
【００１４】
本発明に従えば、各半導体素子の周囲に、各半導体素子の熱抵抗値が均一になるように空隙領域を設けることによって、半導体素子列内の個々の半導体素子の温度を均一にできるので、半導体装置の破局的な故障を防ぐことができ、半導体装置を安定して動作させることができる。また、個々の半導体装置の形状、間隔および寸法を調整する必要がないので、半導体装置の設計が容易となる。
【００１６】
また空隙領域が半絶縁性基板を貫通することによって、半導体素子で発生した熱が広がることを防ぐことができるとともに、半絶縁性基板の半導体素子列を形成している面の裏面にパターン作成を行うときに、空隙領域をアライメントマークとして用いることができ、半導体装置の製造を容易にすることができる。
【００１７】
また本発明は、前記空隙領域が、半絶縁性基板より熱伝導率の小さい材料で埋め込まれていることを特徴とする。
【００１８】
また本発明は、前記空隙領域に埋め込まれる材料が、無機絶縁膜または有機絶縁膜であることを特徴とする。
【００１９】
本発明に従えば、空隙領域に半絶縁性基板よりも熱伝導率の小さい材料を埋め込むことによって、半導体素子で発生した熱が広がることを防ぐことができるとともに、半絶縁性基板の表面を平滑化することができるので、後の半導体プロセスを容易に行うことができる。
【００２０】
また本発明は、通信用の送受信装置の増幅器に用いられることを特徴とする。
本発明に従えば、半導体素子の形状、間隔および寸法に関して制限されないので、半導体装置を小型化することができ、この半導体装置を搭載する通信用の送受信装置も小型化することができる。
【００２１】
【発明の実施の形態】
図１は、本発明の第１の実施形態である半導体装置１１を示す平面図である。図２は図１の切断面線Ｓ２−Ｓ２から見た断面図である。図３は、図１のセクションＩＩＩを拡大した図である。図４は、図２のセクションＩＶを拡大した図である。半導体装置１１は、半導体素子であるヘテロ接合バイポーラトランジスタ（略称：ＨＢＴ）を並列接続させた半導体素子列から構成される。ＨＢＴを並列接続させることによって、大きな電流を扱うことができ、増幅器として役割を果たす。
【００２２】
図１に示すように、くし歯状のベース電極１８と、くし歯状のコレクタ電極１９が互いに対向してベースフィンガ１８ａおよびコレクタフィンガ１９ａを噛み合わせ、一対のベースフィンガ１８ａ間にエミッタ電極１７が配置されて、複数のＨＢＴ（図１では８個のＨＢＴ７１〜７８）が一列に配置される。この一列の各ＨＢＴが並列に接続される。
【００２３】
半導体装置１１は、図３および図４に示すように、半絶縁性基板１２の上にコレクタコンタクト層１３が形成され、コレクタコンタクト層１３の上にコレクタ層１４が形成され、コレクタ層１４の上にベース層１５が形成され、ベース層１５の上にエミッタ層１６が形成される階段状の縦型構造である。エミッタ層１６の上に矩形状のエミッタ電極１７が形成され、ベース層１５の上にくし歯状のベース電極１８が形成され、コレクタ層１４の上にくし歯状のコレクタ電極１９が形成される。ＨＢＴ７１は、エミッタ電極１７と、一対のベースフィンガ１８ａと、一対のコレクタフィンガ１９ａとによって構成される。隣り合うＨＢＴはコレクタフィンガ１９ａを共有して互いのエミッタ電極１７の中心の間隔をＦとして並列に配置される。
【００２４】
ＨＢＴ列の両側には、ドライエッチング法によって、半絶縁性基板１２を一部除去して空隙領域２１，２２が形成される。この空隙領域２１，２２によって、ＨＢＴから発生した熱が空隙領域２１，２２を越えて広がることが防ぐことができ、これによって、ＨＢＴ列の下の半絶縁性基板１２で熱を均一に分布させる効果が得られ、ホットスポットの発生を防ぐことができる。
【００２５】
半導体装置１１内の熱が均等になるような、空隙領域２１，２２の形状および位置について説明する。ＨＢＴ列の一端側にある空隙領域２１と、ＨＢＴ列一端のＨＢＴ７１との間隔、およびＨＢＴ列の他端側にある空隙領域２２と、ＨＢＴ列他端のＨＢＴ７８との間隔はともにＡであり、前記間隔Ａは、各ＨＢＴの間隔Ｆの１／１０〜３倍の範囲で効果が得られる。空隙領域２１，２２の深さＤは、Ｄ＞Ａ／３の範囲で効果が得られる。図４に示すように、ＨＢＴ７１の中央部２５において発せられる熱は、中央部２５の中心から角度θ＝４５度をなして矢符２６の方向に放射状に伝わり、均一に広がると想定すると、実際の状態に良く近似することができる。したがって、間隔Ａは各ＨＢＴの間隔Ｆの１／２以下で、空隙領域２１の深さＤはＤ≧Ａであることが望ましい。また、図３に示すように、空隙領域２１の幅Ｃは、ＨＢＴ７１のエミッタ層１６の幅Ｅの１／５以上で効果が得られる。空隙領域２１は、矢符２６方向に広がる熱の遮断を目的とするので、空隙領域２１の幅Ｃは大きいほど効果があるが、Ｃ≧Ｅとしてもほとんど効果は変わらなくなる。したがって、空隙領域２１は、幅ＣがＣ≧Ｅであればよい。空隙領域２１の長さＢは、Ｂ≧０であれば効果が得られる。長さＢは大きいほど効果が得られるが、空隙領域２１のが大きくなると半導体装置１１が大きくなるので、Ｂ≦５０μｍが望ましい。空隙領域２２についても同様である。
【００２６】
本実施の形態において、半導体装置１１における半絶縁性基板１２は、半絶縁性ＧａＡｓ基板であり、厚さは１００μｍである。ＨＢＴ７１〜７８は、エミッタ層１６の長さを６μｍ、幅Ｅを８０μｍとして形成される。８個のＨＢＴ７１〜７８は、Ｆ＝７０μｍの間隔で一列に配列されている。空隙領域２１とＨＢＴ７１との間隔Ａは２５μｍ、空隙領域２１の長さＢは２０μｍ、空隙領域２１の幅Ｃは８０μｍ、空隙領域２１の深さＤは５０μｍとして、空隙領域２１を作成する。
【００２７】
図５は、各ＨＢＴ７１〜７８の熱抵抗のシミュレーション結果を表すグラフである。空隙領域２１，２２がないときのシミュレーション結果（△印）に比べると、空隙領域２１，２２があるときのシミュレーション結果（●印）は熱抵抗値が均一になっている。このように、空隙領域２１，２２をつくることによって、半導体装置１１の温度分布を均一にすることができる。
【００２８】
図６は、本発明の第２の実施形態である半導体装置１１Ａを示す平面図である。図７は図６の切断面線Ｓ７−Ｓ７から見た断面図である。半導体装置１１Ａは、半導体装置１１とほぼ同様の構成であり、同様の寸法である。半導体装置１１Ａの空隙領域２１Ａ，２２Ａは、半絶縁性基板１２を貫通している。
【００２９】
半導体装置１１Ａにおいても、半導体装置１１と同様に、空隙領域２１Ａ，２２Ａをつくることによって、半導体装置１１の温度分布を均一にすることができる。さらに、半絶縁性基板１２のＨＢＴを形成している面の裏面にパターン作成を行うときに、空隙領域２１Ａ，２２Ａをアライメントマークとして用いることができ、半導体装置の製造を容易に行うことができる。
【００３０】
図８は、本発明の第３の実施形態である半導体装置１１Ｂを示す平面図である。図９は図８の切断面線Ｓ９−Ｓ９から見た断面図である。半導体装置１１Ｂは、半導体装置１１とほぼ同様の構成であり、同様の寸法である。半導体装置１１Ｂの空隙領域２１，２２には、半絶縁性基板１２よりも熱伝導率の小さい材料が埋め込まれている。本実施の形態において、半導体装置１１Ｂにおける半絶縁性基板１２は半絶縁性ＧａＡｓ基板である。ＧａＡｓより熱伝導率の小さい材料としてＳｉＮを用いて、ＳｉＮ絶縁膜２３を空隙領域２１，２２に埋め込む。
【００３１】
半導体装置１１Ｂにおいても、半導体装置１１と同様に、空隙領域２１，２２に半絶縁性基板１２よりも熱伝導率の小さい材料を埋め込むことによって、半導体装置１１Ｂの温度分布を均一にすることができる。さらに、半絶縁性基板１２の表面を平滑化することができるので、後の半導体装置の製造を容易に行うことができる。
【００３２】
本実施の形態において、半絶縁性ＧａＡｓ基板より熱伝導率の小さい材料としてＳｉＮを用いたが、半絶縁性ＧａＡｓ基板より熱伝導率の小さい無機絶縁膜であるＳｉ０２およびＳｉＯＮの絶縁膜、ならびに有機絶縁膜であるポリイミドなどの誘電体膜を用いても同様の効果が得られる。
【００３３】
図１０は、本発明の第４の実施形態である半導体装置１１Ｃを示す平面図である。図１１は図１０の切断面線Ｓ１１−Ｓ１１から見た断面図である。半導体装置１１Ｃは、半導体装置１１とほぼ同様の構成をしている。半導体装置１１において、隣り合うＨＢＴはコレクタフィンガ１９ａを共有していたが、半導体装置１１Ｃにおいては、各ＨＢＴ７１Ｃ〜７８Ｃが一対のコレクタフィンガ１９ｃを有する構成となっている。半導体装置１１Ｃにおいて空隙領域２４は、ＨＢＴ７１ＣとＨＢＴ７２Ｃとの間、ＨＢＴ７２ＣとＨＢＴ７３Ｃとの間、ＨＢＴ７３ＣとＨＢＴ７４Ｃとの間、ＨＢＴ７４ＣとＨＢＴ７５Ｃとの間、ＨＢＴ７５ＣとＨＢＴ７６Ｃとの間、ＨＢＴ７６ＣとＨＢＴ７７Ｃとの間およびＨＢＴ７７ＣとＨＢＴ７８Ｃとの間に形成される。各ＨＢＴ７１Ｃ〜７８Ｃと空隙領域２４との位置関係は、半導体装置１１で説明したことと同様である。空隙領域２４の寸法は、空隙領域２１と同様に、長さＢは２０μｍ、幅Ｃは８０μｍ、深さＤは５０μｍである。
【００３４】
これによって、半導体装置１１Ｃは半導体装置１１と比較して、ＨＢＴ７１Ｃ〜７８Ｃの熱抵抗の差が小さくなり、ＨＢＴ７１Ｃ〜７８Ｃはより均一な温度分布となる。
【００３５】
図１２は、半導体装置１１Ｃにおける各ＨＢＴ間の空隙領域２４の代わりに、空隙領域２４より幅Ｂを小さくした２つの空隙領域２５を並列に配置した半導体装置１１Ｄを示す断面図である。空隙領域２５の寸法は、長さＢ１は５μｍ、幅Ｃは８０μｍ、深さＤは５０μｍである。半導体装置１１Ｄにおいても、半導体装置１１Ｃと同様に、均一な温度分布となる。
【００３６】
半導体装置１１Ｃ，１１Ｄにおける空隙領域２１，２２，２４，２５を、半導体装置１１Ａのように半絶縁性基板１２を貫通するように形成してもよい。この場合も同様の効果を得ることができる。また、半導体装置１１Ｃ，１１Ｄにおける空隙領域２１，２２，２４，２５に、半導体装置１１Ｂのように絶縁膜２３を埋め込んでもよい。この場合も同様に、均一な温度分布となる。
【００３７】
図１３は、本発明の第５の実施形態である半導体装置１１Ｅを示す平面図である。図１４は図１３の切断面線Ｓ１４−Ｓ１４から見た断面図である。半導体装置１１Ｅは、半導体装置１１Ｃとほぼ同様の構成をしている。半導体装置１１Ｅの半絶縁性基板１２に、各ＨＢＴ７１Ｃ〜７８Ｃの周囲を囲むようにして空隙領域２６が形成される。さらに詳しくは、空隙領域２６は、ＨＢＴ列の幅方向両側で、ＨＢＴ列に沿って延びる空隙領域２６ａ，２６ｂと、各ＨＢＴ７１Ｃ〜７８Ｃ間で、空隙領域２６ａ，２６ｂ間を連結する空隙領域２６ｃ〜２６ｋから構成される。空隙領域２６ａ，２６ｂの、ＨＢＴ列の中心線Ｌ１との間隔Ｗ１は６０μｍである。ＨＢＴ列の両端のＨＢＴ７１Ｃ，７８Ｃと、空隙領域２６の両端の空隙領域２６ｃ，２６ｋとの間隔Ｗ２は２５μｍである。各ＨＢＴ７１Ｃ〜７８Ｃと、各ＨＢＴ７１Ｃ〜７８Ｃに隣り合う空隙領域２６ｃ〜２６ｋとの間隔は、すべて２５μｍである。空隙領域２６の深さは、５０μｍである。
【００３８】
これによって、半導体装置１１Ｅは半導体装置１１Ｃと比較して、ＨＢＴ７１Ｃ〜７８Ｃの熱抵抗の差が小さくなり、ＨＢＴ７１Ｃ〜７８Ｃはより均一な温度分布となる。
【００３９】
半導体装置１１Ｅにおける空隙領域２６を、半導体装置１１Ａのように半絶縁性基板１２を貫通するように形成してもよい。この場合も同様の効果を得ることができる。また、半導体装置１１Ｅにおける空隙領域２６に、半導体装置１１Ｂのように絶縁膜２３を埋め込んでもよい。この場合も同様の効果を得ることができる。
【００４０】
半導体装置１，１Ａ〜１Ｅは、共通のコレクタ電極１９を設けたヘテロ接合バイポーラトランジスタを複数個を並列したものであるが、各ＨＢＴが注入またはメサエッチングによる半導体素子間分離を行ったもので構成されていても、同様に半導体装置内の温度分布が均一になる。また、半導体装置はＨＢＴを１列に配置したものに限られるものではなく、複数列に配置したものであっても、同様の効果が得られる。
【００４１】
本発明の半導体装置１，１Ａ〜１Ｅの具体的な構成は、上記の実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲における設計の範囲であっても本発明に含まれるものとする。本実施の形態において、半導体装置は半導体素子として、ヘテロ接合バイポーラトランジスタ（略称：ＨＢＴ）を用いたが、シリコンバイポーラトランジスタ、ＳｉＧｅヘテロ接合バイポーラトランジスタなどの他のバイポーラトランジスタであってもよく、ＧａＡｓＭＥＳＦＥＴおよびＨＥＭＴなどの電界効果半導体素子であってもよい。半絶縁性基板１２は、ＧａＡｓに限られるものではなく、ＩｎＰ基板、Ｓｉ基板、ＳｉＣ基板、サファイア基板および石英基板であってもよい。本実施の形態において、半絶縁性基板１２の厚さは１００μｍとしたが、この厚さに限定されるものではない。半導体装置を構成する半導体素子の数も、８個に限定されるものではない。
【００４２】
本発明の半導体装置１，１Ａ〜１Ｅを用いることによって、電力制御用の高出力半導体装置および高周波用のパワー半導体装置などの小型化が可能になり、これを用いた増幅装置の小型化も可能になる。この増幅装置を用いることによって、小型移動体通信端末などの通信用送受信装置に搭載される増幅器の小型化も可能になる。
【００４３】
【発明の効果】
以上のように本発明によれば、半導体装置内の中央部のみ高温をなることがなく、半導体素子列全体にわたって温度を等しくできるので、半導体装置の破局的な故障を防ぐことができ、半導体装置を安定して動作させることができる。また、個々の半導体装置の形状、間隔および寸法を調整する必要がないので、半導体装置の設計が容易となり、半導体装置の小型化も可能になる。
【００４４】
また本発明によれば、各半導体素子間に、各半導体素子の熱抵抗値が均一になるように空隙領域を設けることによって、半導体素子列内の個々の半導体素子の温度を均一にできるので、半導体装置の破局的な故障を防ぐことができ、半導体装置を安定して動作させることができる。また、個々の半導体装置の形状、間隔および寸法を調整する必要がないので、半導体装置の設計が容易となり、半導体装置の小型化も可能になる。
【００４５】
また本発明によれば、各半導体素子の周囲に、各半導体素子の熱抵抗値が均一になるように空隙領域を設けることによって、半導体素子列内の個々の半導体素子の温度を均一にできるので、半導体装置の破局的な故障を防ぐことができ、半導体装置を安定して動作させることができる。また、個々の半導体装置の形状、間隔および寸法を調整する必要がないので、半導体装置の設計が容易となる。
【００４６】
また本発明によれば、空隙領域が半絶縁性基板を貫通することによって、半導体素子で発生した熱が広がることを防ぐことができるとともに、半絶縁性基板の半導体素子列を形成している面の裏面にパターン作成を行うときに、空隙領域をアライメントマークとして用いることができ、半導体装置の製造を容易にすることができる。
【００４７】
また本発明によれば、空隙領域に半絶縁性基板よりも熱伝導率の小さい材料を埋め込むことによって、半導体素子で発生した熱が広がることを防ぐことができるとともに、半絶縁性基板の表面を平滑化することができるので、後の半導体プロセスを容易に行うことができる。
【００４８】
また本発明によれば、半導体素子の形状、間隔および寸法に関して制限されないので、半導体装置を小型化することができ、この半導体装置を搭載する通信用の送受信装置も小型化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である半導体装置１１を示す平面図である。
【図２】図１の切断面線Ｓ２−Ｓ２から見た断面図である。
【図３】図１のセクションＩＩＩを拡大した図である。
【図４】図２のセクションＩＶを拡大した図である。
【図５】各ＨＢＴ７１〜７８の熱抵抗のシミュレーションの結果を表すグラフである。
【図６】本発明の第２の実施形態である半導体装置１１Ａを示す平面図である。
【図７】図６の切断面線Ｓ７−Ｓ７から見た断面図である。
【図８】本発明の第３の実施形態である半導体装置１１Ｂを示す平面図である。
【図９】図８の切断面線Ｓ９−Ｓ９から見た断面図である。
【図１０】本発明の第４の実施形態である半導体装置１１Ｃを示す平面図である。
【図１１】図１０の切断面線Ｓ１１−Ｓ１１から見た断面図である。
【図１２】半導体装置１１Ｄを示す断面図である。
【図１３】本発明の第５の実施形態である半導体装置１１Ｅを示す平面図である。
【図１４】図１３の切断面線Ｓ１４−Ｓ１４から見た断面図である。
【図１５】従来技術である半導体装置１Ａを示す平面図および断面図である。
【図１６】従来技術である半導体装置１Ｂを示す平面図および断面図である。
【図１７】従来技術である半導体装置１Ｃを示す平面図および断面図である。
【符号の説明】
１１，１１Ａ〜１１Ｅ  半導体装置
１２  半絶縁性基板
２１，２２，２４，２５，２６  空隙領域
２３  絶縁膜
７１〜７８，７１Ｃ〜７８Ｃ  ヘテロ結合バイポーラトランジスタ
【図１】
0003888604.tif 000002
【図２】
0003888604.tif 000003
【図３】
0003888604.tif 000004
【図４】
0003888604.tif 000005
【図５】
0003888604.tif 000006
【図６】
0003888604.tif 000007
【図７】
0003888604.tif 000008
【図８】
0003888604.tif 000009
【図９】
0003888604.tif 000010
【図１０】
0003888604.tif 000011
【図１１】
0003888604.tif 000012
【図１２】
0003888604.tif 000013
【図１３】
0003888604.tif 000014
【図１４】
0003888604.tif 000015
【図１５】
0003888604.tif 000016
【図１６】
0003888604.tif 000017
【図１７】
0003888604.tif 000018