(57)【特許請求の範囲】
【請求項１】
入力する高周波信号を分配した後、一方の高周波信号は検波して検波波形に、他方の高周波信号は直交するベースバンド帯のデジタル信号にそれぞれ、変換して出力する入力側処理手段と、外部からの書込指示、読出モード及び検波波形を用いて、書込制御信号／読出制御信号を生成して出力する制御回路と、該書込制御信号／読出制御信号を用いて、入力信号を記憶部分に書き込んだ後、読み出して高周波信号に変換して出力する出力側記憶・処理手段とを有する電波妨害装置用レピータ変調器において、
外部からの周波数情報を用いて、対応するフィルタ係数を出力するフィルタ制御回路と、
該入力側処理手段からの出力信号のうち、設定されたフィルタ係数に対応する所望周波数の信号のみを通過させるチューニングフィルタとで構成したフィルタ手段とを設け、
入力した高周波信号から所望周波数の信号のみを記憶し、再生する様にしたことを特徴とする電波妨害装置用レピータ変調器。
【請求項２】
上記制御回路に、
チューニングフィルタを通過した直交するベースバンド帯の信号から振幅を求める演算／レベル検出部分を設け、
演算／レベル検出手段が求めた信号の振幅がしきい値を越えた時間に、書込制御信号を用いて、該入力した高周波信号から所望周波数の信号のみを記憶し、
次の書込制御信号が入力する迄の間、所望周波数の信号を連続して再生する様にしたことを特徴とする請求項１の電波妨害装置用レピータ変調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号の波形記憶装置を使用した、電波妨害装置用レピータ変調器に関するものである。
【０００２】
デジタル高周波メモリを使用した電波妨害装置用レピータ変調器が提供されている。
しかし、上記のレピータ変調器は入力した高周波信号が妨害波であっても、なくても記憶／再生して相手側に送り返している為、
▲１▼  妨害対象としていない機器に電磁干渉を与えたり、
▲２▼  妨害電力が、妨害波と妨害波でない波に分散され、妨害効率が低下する場合がある。
【０００３】
そこで、入力する高周波信号の中から妨害波のみを記憶／再生することにより、電磁干渉がなく、妨害効率が低下せず、連続妨害が可能な電波妨害装置用のレピータ変調器の提供を図ることが必要である。
【０００４】
【従来の技術】
図１２は従来例の要部構成図、図１３は図１２の動作説明図である。
なお、図１２中の１はローカル発振器、２はデバイダ、３は入力ミキサ、４ａ，４ｂはＡ／Ｄ変換器、５ａ，５ｂは波形メモリ、６ａ，６ｂはＤ／Ａ変換器、７は出力ミキサ、８は制御回路、９は検波器である。
【０００５】
以下、図１３を用いて図１２の動作を説明する。
図１２において、入力した周波数ｆ０，ｆ１，ｆ２の高周波信号はデバイダ２で二分配され、一方は検波器９に、他方は入力ミキサ３に加えられる。
【０００６】
ここで、周波数ｆ０，ｆ２の高周波信号は妨害を与えない波、周波数ｆ１の高周波信号は所望波（以下、妨害波）とする（図１３−▲２▼参照）。
さて、入力ミキサ３には、ローカル発振器１からのローカル信号が印加しているので、入力高周波信号から位相が９０度ずれたＩチャネル，Ｑチャネルのアナログ信号が取り出され、対応するＡ／Ｄ変換器４ａ，４ｂでＩチャネル，Ｑチャネルのデジタル信号に変換される。
【０００７】
また、検波器９は、入力した周波数ｆ０，ｆ１，ｆ２の高周波信号を検波し、検波波形を制御回路８に送出する。
制御回路８は、外部から書込指示が入力している時間と、上記の検波波形が内部に設定したしきい値を越えている時間との共通時間に、書込ゲート信号及び書込アドレスを波形メモリ５ａ，５ｂに出力する（図１３−▲１▼, ▲３▼〜▲５▼参照）。
【０００８】
そこで、Ａ／Ｄ変換器４ａ，４ｂからのＩチャネル，Ｑチャネルのデジタル信号が、それぞれ、対応する波形メモリ５ａ，５ｂ内の指定アドレスに書き込まれる。
【０００９】
なお、書込アドレスは、Ａ／Ｄ変換器４ａ，４ｂのサンプリング時間と同じ時間で変化する。
波形メモリ５ａ，５ｂに書き込まれたＩチャネル，Ｑチャネルのデジタル信号は、制御回路８からの読出ゲート信号及び読出アドレスを用いて、順次、読み出され、Ｄ／Ａ変換器６ａ，６ｂにより、それぞれ、Ｉチャネル，Ｑチャネルのアナログ信号に再生される（図１３−▲６▼，▲７▼参照）。
【００１０】
そして、再生されたＩチャネル，Ｑチャネルのアナログ信号は、出力ミキサ７で、印加しているローカル発振器の出力と混合され、周波数ｆ０，ｆ１，ｆ２の高周波信号に再生される（図１３−▲８▼参照）。
【００１１】
なお、読出ゲート信号は、外部からの読出モード信号で決定される規定時間（含む０）を経過した後に制御回路８から送出されるが、１回の書き込みに対して１回の読み出しが行われる（図１３−▲５▼，▲６▼参照）。
【００１２】
また、読み出し時のアドレスは、書き込み時と同じアドレスｆ０，ｆ１，ｆ２が連続して変化する（図１３−▲７▼参照）。
従って、波形メモリ５ａ，５ｂに書き込む時間に入力する高周波信号は、
周波数ｆ１の妨害波であっても、周波数ｆ０，ｆ２の妨害波でない波であっても、検波波形がしきい値を越えれば、記憶／再生されて、妨害波として送信される（図１３−▲４▼，▲８▼参照）。
【００１３】
【発明が解決しようとする課題】
ここで、電波妨害装置の運用環境としては、味方のレーダ、通信装置等が近くで作動しており、妨害の対象とする敵レーダの電波と味方のレーダ等の電波が混在するのが一般的である。この為、
（ａ）レピータ変調器に入力され、しきい値を越えた高周波信号は、全て記憶／再生され、妨害波として送信される為、妨害対象としない機器（例えば、味方のレーダ）に電磁干渉を与える。
（ｂ）複数の高周波信号が同時に入力した場合、妨害電力が妨害対象機器向けと非妨害対象機器向けとに分散される為、妨害対象機器に対するエネルギーが小さくなって妨害効率の低下となる。
（ｃ）妨害波が連続波形にならない為に連続した妨害が与えられない。
【００１４】
この為、連続した妨害を与えるには、別に置換発振器（外部から指定した周波数を連続して出力する発振器）が必要である。
と云う課題があった。
【００１５】
本発明は、入力する高周波信号の中から、所望周波数の信号のみを記憶して再生することにより、電磁干渉がなく、妨害効率が低下せず、連続妨害が可能な電波妨害装置用レピータ変調器の提供を図ることを目的とする。
【００１６】
【課題を解決するための手段】
図１は第１の本発明の要部構成説明図で、（ａ）は要部構成図、（ｂ）チューニングフィルタ特性説明図、図２は第２、第３の本発明の要部構成図、図３は第４の本発明の要部構成説明図で（ａ）は要部構成図、（ｂ）はチューニングフィルタ特性説明図である。
【００１７】
なお、図１〜図３中の符号１〜９は、図１２に示す従来例の要部構成図と同じ符号であり、同じ動作をする。
更に、書込制御信号は書込ゲート信号と書込アドレスを含み、読出制御信号は読出ゲート信号と読出アドレスを含むものとする。
【００１８】
また、図１〜図３の動作説明図としては、図５、図７、図８、図１０が対応している。
第１の本発明は、入力する高周波信号を分配した後、一方の高周波信号は検波して検波波形に、他方の高周波信号は直交するベースバンド帯のデジタル信号にそれぞれ、変換して出力する入力側処理手段と、
外部からの書込指示、読出モード及び検波波形を用いて、書込制御信号／読出制御信号を生成して出力する制御回路と、
該書込制御信号／読出制御信号を用いて、入力信号を記憶部分に書き込んだ後、読み出して高周波信号に変換して出力する出力側記憶・処理手段とを有する電波妨害装置用レピータ変調器において、
外部からの周波数情報を用いて、対応するフィルタ係数を出力するフィルタ制御回路と、該入力側処理手段からの出力信号のうち、設定されたフィルタ係数に対応する所望周波数の信号のみを通過させるチューニングフィルタとで構成したフィルタ手段を設ける。
【００１９】
そして、入力した高周波信号から所望周波数の信号のみを記憶し、再生する様にした。
第２の本発明は、
外部に、入力した高周波信号の周波数を分析し、分析結果を出力する瞬時周波数分析器を、
制御回路に、周波数比較部分をそれぞれ設ける。
【００２０】
そして、制御回路が、外部からの周波数情報と該瞬時周波数分析器からの分析結果とを比較した比較結果と、入力した上記検波波形とを用いて、所望周波数の信号が書き込める書込時間を設定する。
【００２１】
そして、設定した書込時間に、入力した高周波信号から所望周波数の信号のみを出力側記憶・処理手段に記憶し、再生する様にした。
第３の本発明は、上記出力側記憶・処理手段に記憶した所望周波数の信号を再生する際、次の書込制御信号が入力する迄、所望周波数の信号を連続して再生する様にした。
【００２２】
第４の本発明は、上記制御回路に、
チューニングフィルタを通過した直交するベースバンド帯の信号から振幅を求める演算／レベル検出部分を設ける。
【００２３】
そして、演算／レベル検出手段が求めた信号の振幅がしきい値を越えた時間に、書込制御信号を用いて該入力した高周波信号から所望周波数の信号のみを記憶し、
次の書込制御信号が入力する迄の間、所望周波数の信号を連続して再生する様にした。
【００２４】
さて、図１に示す第１の本発明は、新たにチューニングフィルタ１０ａ，１０ｂと、フィルタ制御回路１１を追加している。
チューニングフィルタ１０ａ，１０ｂは、図１（ｂ）に示す様に、通過帯域が狭く、周波数が連続したフィルタパターンを複数（図面では５個）持っており、フィルタ制御回路１１の制御（チューニングフィルタに対するフィルタ係数の設定）により、１つのフィルタパターンを設定することができる。
【００２５】
これにより、チューニングフィルタは所望周波数の信号のみを通過させることができる。
なお、図１（ｂ）中のｆ０／ｆ１／ｆ２／ｆ３／ｆ４は５つのフィルタパターンの通過帯域の中心周波数である。
【００２６】
一方、電波妨害装置は送信する妨害周波数が予め判っているので、フィルタ制御回路１１は外部から入力した周波数情報を用いて、チューニングフィルタ１０ａ、１０ｂにどのフィルタパターンを設定させるかを決定し、決定したフィルタ係数をチューニングフィルタ１０ａ，１０ｂに出力する。
【００２７】
この動作を行なうことにより、波形メモリ５ａ，５ｂに記憶されるデジタルデータは所望周波数の妨害波のみとなる。
これにより、電波妨害装置から再生した妨害波を送信しても、妨害対象としない機器には電磁干渉を与えることはない。
【００２８】
また、複数の高周波信号が同時に入力しても妨害電力は分散されず、妨害効率は低下しない。
図２に示す第２、第３の本発明は、瞬時周波数分析器（ＩＦＭ）１２の追加により、デバイダ２で入力高周波信号を３分配させると共に、制御回路８の機能を変更した。
【００２９】
なお、瞬時周波数分析器１２は分析した周波数をデジタル信号で出力するが、この技術は従来技術である。
本発明では、制御回路８が、
外部より入力した周波数情報と、瞬時周波数分析器（ＩＦＭ）１２の周波数分析結果とが一致している時間と、入力した検波波形が設定したしきい値を越えている時間との共通する時間を、
書き込みゲート信号としてアドレスと共に、波形メモリ５ａ，５ｂに出力する。
【００３０】
この動作を行なうことにより、波形メモリ５ａ，５ｂに書き込まれる信号は、所望周波数（例えば、周波数ｆ１）の信号（即ち、妨害波）のみとなる。
そこで、再生した高周波信号が電波妨害装置より送信されても、妨害対象としない機器に対しては電磁干渉を与えることはない。
【００３１】
なお、再生した高周波信号の送出回数は、第２の本発明の場合は第１の本発明の場合と同じく１回のみである。
しかし、第３の本発明の場合は、同じ読出アドレスを何回も繰り返してアクセスする様になっているので、記憶した波形を連続して再生することができる（図７、図８参照）。
【００３２】
第４の本発明の場合は、チューニングフィルタ１０ａ，１０ｂとフィルタ制御回路１１の追加により、制御回路８の機能を変更した。
本発明の制御回路８は、チューニングフィルタ１０ａ，１０ｂを通過したＩチャネル，Ｑチャネルのデジタル信号を入力させ、Ｉ2 ＋Ｑ2 の演算を行う。
【００３３】
この演算によりチューニングフィルタ１０ａ，１０ｂを通過した所望周波数のデジタル信号の振幅が判る。
そして、この振幅が設定したしきい値を越えた時間に、書き込みゲート信号をアドレスと共に波形メモリ５ａ，５ｂに出力する。これにより、波形メモリ５ａ，５ｂには所望周波数（例えば、周波数ｆ１）の信号のみが記憶される。
【００３４】
読出ゲート信号は、外部からの書込指示が終了すると発生し、次の書込指示が入力するまで継続する。この時のアドレスは、書込時のアドレスを何回も繰り返して波形メモリ５ａ，５ｂに出力する。
【００３５】
以上の動作により、入力した高周波信号のうち、所望周波数の信号のみを記憶し、連続して再生することが可能となる（図９、図１０参照）。
従って、再生した高周波信号が電波妨害装置より送信されても、妨害対象としない機器に対しては電磁干渉を与えることはなく、複数の高周波信号が同時に入力しても妨害電力は分散されず、妨害効率は低下しない。
【００３６】
また、出力する波形は連続波となる為、別に置換発振器を設ける必要はなく、広いエリアに妨害が可能となる。
【００３７】
【発明の実施の形態】
図４は第１の本発明の実施例の要部構成図、図５は図４の動作説明図、図６は第２、第３の本発明の実施例の要部構成図、図７は図６の動作説明図（第２の本発明の場合）、図８は図６の動作説明図（第３の本発明の場合）、図９は第４の本発明の実施例の要部構成図、図１０は図９の動作説明図、図１１妨害を受けた場合のレーダスコープの一例を示す図である。
【００３８】
以下、図４〜図１１の説明を行なうが、上記で詳細説明した部分については概略説明し、本発明の部分について詳細説明する。なお、全図を通じて同一符号は同一対象物を示す。
【００３９】
以下、本発明の実施例の動作説明を行なう。
なお、請求項に記載した構成要素のうち、フィルタ制御回路、チューニングフィルタ、波形メモリを、実施例ではそれぞれ、フィルタ係数設定テーブル（例えば、設定データを書き込んだＲＯＭ）、デジタルフイルタ（例えば、複素ＦＩＲフィルタ）、半導体メモリ（例えば、ＲＡＭ）を一例として使用している。
（１）図５を用いた図４の動作説明
図５−▲２▼に示す様に、周波数ｆ０，ｆ２の高周波信号は妨害を与えない波、周波数ｆ１の高周波信号は妨害を与える所望波とする。
【００４０】
さて、図４において、入力した周波数ｆ０，ｆ１，ｆ２の高周波信号はデバイダ２で二分配され、一方は検波器９に、他方は入力ミキサ３に加えられる。
検波器９は入力した高周波信号を検波して検波波形を取り出し、制御回路８に出力する。
【００４１】
また、入力ミキサ３はローカル発振器１からのローカル信号が印加しているので、位相が９０度ずれたＩチャネル，Ｑチャネルのアナログ信号を取り出した後、対応するＡ／Ｄ変換器４ａ，４ｂに送出する。
【００４２】
そこで、Ａ／Ｄ変換器４ａ，４ｂはＩチャネル，Ｑチャネルのデジタル信号に変換し、共通のデジタルフィルタ１０ｃに送出する。
一方、フィルタ係数設定テーブル１１ａには、外部から入力するさまざまな周波数情報に対するフィルタ係数が格納されているが、入力した周波数情報Ｆ１に対応するフィルタ係数を読み出し、デジタルフィルタ１０ｃに出力する（図５−▲５▼参照）。
【００４３】
これにより、デジタルフィルタ１０ｃは、フィルタ係数テーブル１１ａにより設定されたフィルタ係数により、周波数ｆ１の所望波のみを通過させることが可能となる。
【００４４】
ここで、制御回路８は、
入力した検波波形が設定したしきい値を越えたか、越えないかを判定するレベル検出部８ａ、半導体メモリ５ｃ，５ｄのアドレスを発生するアドレスカウンタ８ｂ、書込ゲート信号／読出ゲート信号を発生するゲート発生部８ｃで構成されている。
【００４５】
そして、ゲート発生部８ｃは、外部より書込指示が印加している間に、レベル検出部８ａからの入力信号（入力検波波形がしきい値を越えたことを示す信号）を検出すると、
書込ゲート信号を発生すると共に、アドレスカウンタ８ｂに対してカウントスタートを指示する（図５−▲１▼1 ，▲３▼，▲４▼参照）。
【００４６】
アドレスカウンタ８ｂは、半導体メモリ５c ，５d に書込アドレスを出力すると共に、書込時のスタートアドレスとストップアドレスを記憶しておく（図５−▲６▼参照）。
【００４７】
これにより、上記のデジタルフィルタ１０ｃを通過した周波数ｆ１のＩチャネル、Ｑチャネルのデジタル信号が半導体メモリ５ｃ，５ｄ内の指定されたアドレスに順次、書き込まれる。
【００４８】
そして、書込の制御動作が終了すると、
ゲート発生部８ｃは、外部からの読出モードで設定する規定時間後に読出ゲート信号を発生すると共に、
書込時と同じアドレスを半導体メモリ５ｃ，５ｄに出力するようにアドレスカウンタ８ｂに指示する（図４−▲１▼2 ，図５−▲７▼，▲８▼参照）。
【００４９】
アドレスカウンタ８ｂは、書込時に記憶したスタートアドレスからストップアドレスまでを半導体メモリ５ｃ，５ｄに出力する。
そこで、半導体メモリ５ｃ，５ｄのスタートアドレスに書き込まれた周波数ｆ１のＩチャネル，Ｑチャネルのデジタル信号から順次、読み出され、
Ｄ／Ａ変換器６ａ，６ｂでＩチャネル，Ｑチャネルのアナログ信号に変換されて出力ミキサ７に加えられる。
【００５０】
ここには、ローカル発振器１からのローカル信号が印加しているので、Ｉチャネル，Ｑチャネルのアナログ信号は合成，周波数変換されて、１回だけ、高周波信号として出力される（図５−▲９▼参照）。
（２−１）図７を用いた図６の動作説明
上記と同様に、周波数ｆ１の高周波信号を所望波とする。
【００５１】
さて、図６において、入力した周波数ｆ０，ｆ１，ｆ２の高周波信号はデバイダ２で三分配され、瞬時周波数分析器（以下、ＩＦＭと省略する）１２、検波器９、入力ミキサ３にそれぞれ加えられる。
【００５２】
ＩＦＭ１２は分析した入力高周波信号の周波数をデジタル信号に変換したＩＦＭ出力を、検波器９は入力高周波信号を検波した検波波形を、それぞれ、制御回路８に出力する（図７−▲２▼〜▲４▼参照）。
【００５３】
また、入力ミキサ３はローカル発振器１の出力を用いて、Ｉチャネル，Ｑチャネルのアナログ信号に変換してＡ／Ｄ変換器４ａ，４ｂに出力する。
ここで、制御回路８は、上記と同じレベル検出部８ａ、アドレスカウンタ８ｂ、ゲート発生部８ｃの他に、周波数比較部８ｄが新しく設けられたが、
この周波数比較部は外部からの周波数情報とＩＦＭの分析結果を比較し比較結果を出力する機能を持っている。
【００５４】
さて、ゲート発生部８ｃは、外部より書込指示が印加している間に、
レベル検出部８ａからの入力信号を検出し、更に、周波数比較部８ｄが外部からの周波数情報とＩＦＭの分析結果の一致を通知してきた時間に、
書込ゲート信号を発生すると共に、アドレスカウンタ８ｂに対して、カウント開始を指示する（図７−▲１▼1，▲５▼，▲６▼参照）。
【００５５】
アドレスカウンタ８ｂは、半導体メモリ５ｃ，５ｄに書込アドレスを出力すると共に、書込時のスタート・ストップアドレスを記憶しておく（図７−▲６▼参照）。  これにより、上記のデジタルフィルタを通過した周波数ｆ１のＩチャネル、Ｑチャネルのデジタル信号が、半導体メモリ５ｃ，５ｄ内の指定アドレスに書き込まれる。
【００５６】
そして、書込の制御動作が終了するとゲート発生部８ｃは、外部からの読出モードで設定する規定時間後に読出ゲート信号を１回だけ発生すると共に、
書込時と同じ読出アドレスを半導体メモリ５ｃ，５ｄに出力するようにアドレスカウンタ８ｂに指示する（図７−▲７▼，▲８▼，▲９▼1 参照）。
【００５７】
アドレスカウンタ８ｂは、書込時に記憶したスタートアドレスからストップアドレスまでを半導体メモリ５ｃ，５ｄに出力するが、
指定アドレスに書き込まれた周波数ｆ１のＩチャネル，Ｑチャネルのデジタル信号のみが読み出され、アナログ信号に変換された後、合成、周波数変換されて所望周波数の高周波信号として１回だけ出力される（図７−▲９▼2 参照）。
（２−２）図８を用いた図６の動作説明
（２−１）項では、書込の制御動作が終了すると、ゲート発生部８ｃは、外部からの読出モードで設定する規定時間後に、読出ゲート信号を１回しか発生しない為、所望周波数の高周波信号が１回しか出力できない。
【００５８】
この為、第３の本発明では、読出ゲート信号は外部からの書込指示が終了すると発生し、次の書込指示が入力するまで継続させることにより、書込時のアドレスと同じアドレスを何回も繰り返して半導体メモリ５ｃ，５ｄに出力できる様にした。
【００５９】
これにより、図８−▲８▼，▲９▼1,▲９▼2 に示す様に、入力した高周波信号より、所望周波数の信号のみを記憶し、連続して再生することが可能となった。
この為、再生した高周波信号が電波妨害装置より送信されても妨害対象としない機器に電磁干渉を与えることはなく、複数の高周波信号が同時に入力されても、妨害電力は分散されず妨害効率は低下しない。
【００６０】
また、出力する波形は連続波となる為、別に置換発振器を設ける必要はなく、図１１に示す様に、広いエリアに妨害が可能となる。
（３）図１０を用いた図９の動作説明
図３中のフィルタ制御回路１１をフィルタ係数設定テーブル（例えば、設定データを書き込んだＲＯＭ）１１ａで、チューニングフィルタ１０ａ，１０ｂをデジタルフィルタ１０ｃで、波形メモリ５ａ，５ｂを半導体メモリ（例えば、ＲＡＭ）５ｃ，５ｄで構成している。
【００６１】
さて、制御回路８は、
入力したＩチャネル，Ｑチャネルの信号に対して、Ｉ2 ＋Ｑ2 の演算を行い、振幅が設定したしきい値を越えたかどうかを判定する演算／レベル検出部８ａ、
半導体メモリ５ｃ，５ｄのアドレスを発生するアドレスカウンタ８ｂ、
書込／読出ゲートを発生するゲート発生部８ｃで構成されている。
【００６２】
ゲート発生部８ｃは、外部より書込が指示されている間に、演算／レベル検出部８ａからの所望周波数の信号の入力を検出すると、書込ゲート信号を発生すると共に、アドレスカウンタ８ｂにカウンタスタートを指示する。
【００６３】
アドレスカウンタ８ｂは半導体メモリ５ｃにアドレスを出力すると共に、書込時のスタートアドレスとストップアドレスを記憶しておく。
書込の制御動作が終了すると、ゲート発生部８ｃは読出ゲート信号を発生すると共に、アドレスカウンタ８ｂに繰り返し読出であることを通知する。
【００６４】
そこで、アドレスカウンタ８ｂは書込時に記憶したスタートアドレスからストップアドレスまでを繰り返して半導体メモリ５ｃ，５ｄに出力する。
これにより、半導体メモリ５ｃ，５ｄに書き込まれた周波数ｆ１のＩチャネル，Ｑチャネルのデジタル信号が読み出され、Ｄ／Ａ変換器６ａ，６ｂでＩチャネル，Ｑチャネルのアナログ信号に変換されて出力ミキサに加えられる。
【００６５】
ここには、ローカル発振器からのローカル信号が印加しているので、Ｉチャネル，Ｑチャネルのアナログ信号は合成，周波数変換されて高周波信号として出力される。
【００６６】
つまり、（３）項も（２−２）項と同様に、外部からの書込指示が終了すると読出ゲート信号を発生させる。
そして、発生した読出ゲート信号を次の書込指示が入力するまで継続させることにより、書込時のアドレスと同じアドレスを何回も繰り返して半導体メモリ５ｃ，５ｄに出力できる様にした（図１０−▲７▼〜▲９▼2参照）。
【００６７】
これにより、再生した高周波信号が電波妨害装置より送信されても、妨害対象としない機器に対しては電磁干渉を与えることはなく、複数の高周波信号が同時に入力しても妨害電力は分散されず、妨害効率は低下しない。
【００６８】
また、出力する波形は連続波となる為、別に置換発振器を設ける必要はなく、広いエリアに妨害が可能となる（図１１参照）。
【００６９】
【発明の効果】
以上説明した様に、本発明によれば、入力した複数の高周波信号の中から所望周波数の信号のみを記憶し、連続して再生することができる為、
妨害対象としない機器に電磁干渉を与えず、複数の高周波信号が同時に入力しても妨害効率が低下しない。
【００７０】
また、連続した妨害波を送信できるため、別に置換発振器をし設けることなく、広いエリアに妨害できるなど、電波妨害装置の性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】第１の本発明の要部構成説明図で、（ａ）は要部構成図、（ｂ）チューニングフィルタ特性説明図である。
【図２】第２、第３の本発明の要部構成図である。
【図３】第４の本発明の要部構成説明図で（ａ）は要部構図、（ｂ）はチューニングフィルタ特性説明図である。
【図４】第１の本発明の実施例の要部構成図である。
【図５】図４の動作説明図である。
【図６】第２、第３の本発明の実施例の要部構成図である。
【図７】図６の動作説明図（第２の本発明の場合）である。
【図８】図６の動作説明図（第３の本発明の場合）である。
【図９】図４の本発明の実施例の要部構成図である。
【図１０】図９の動作説明図である。
【図１１】妨害を受けた場合のレーダスコープの一例を示す図である。
【図１２】従来例の要部構成図である。
【図１３】図１２の動作説明図である。
【符号の説明】
１  ローカル発振器
２  デバイダ
３  入力ミキサ
４ａ，４ｂ  Ａ／Ｄ変換器
５ａ，５ｂ  波形メモリ
５ｃ，５ｄ  半導体メモリ
６ａ，６ｂ  Ｄ／Ａ変換器
７  出力ミキサ
８  制御回路
８ａ  レベル検出部
８ｂ  アドレスカウンタ
８ｃ  ゲート発生部
８ｄ  周波数比較部
９  検波器
１０ａ，１０ｂ  チューニングフィルタ
１０ｃ  デジタルフィルタ
１１  フィルタ制御回路
１１ａ  フィルタ係数設定テーブル
１２  瞬時周波数分析器
【図１】
0003978896.tif 000002
【図２】
0003978896.tif 000003
【図３】
0003978896.tif 000004
【図４】
0003978896.tif 000005
【図５】
0003978896.tif 000006
【図６】
0003978896.tif 000007
【図７】
0003978896.tif 000008
【図８】
0003978896.tif 000009
【図９】
0003978896.tif 000010
【図１０】
0003978896.tif 000011
【図１１】
0003978896.tif 000012
【図１２】
0003978896.tif 000013
【図１３】
0003978896.tif 000014