(57)【特許請求の範囲】
【請求項１】
電源電圧から電源供給対象へ至る電源供給経路に直列に設けられた電源供給用トランジスタと、
該電源供給用トランジスタを駆動信号に応じてオン／オフさせるスイッチング駆動回路と、
前記電源供給用トランジスタと前記電源供給対象との間の経路に設けられ、前記電源供給用トランジスタの出力電圧を平滑して前記電源供給対象へ供給する平滑回路と、
該平滑回路により平滑された電圧が予め定められた設定電圧となるように、前記スイッチング駆動回路へ前記駆動信号を出力する駆動信号出力回路と、
を備えたスイッチング電源回路において、
前記電源供給用トランジスタは、前記電源供給経路にてソースが前記電源電圧側に接続され、ドレインが前記平滑回路側に接続されたＰチャネル電界効果トランジスタであり、
前記スイッチング駆動回路は、前記Ｐチャネル電界効果トランジスタをオンさせるためのオン駆動部として、
前記電源電圧を受けて接地電圧よりも低い負電圧を生成し、該負電圧を出力端子から出力する負側チャージポンプ回路と、
前記Ｐチャネル電界効果トランジスタのゲートを、前記駆動信号に応じて前記負側チャージポンプ回路の出力端子に接続させる第１のスイッチング素子と、
前記Ｐチャネル電界効果トランジスタのゲートを、前記駆動信号に応じて前記接地電圧に接続させる第２のスイッチング素子と、
を備えていることを特徴とするスイッチング電源回路。
【請求項２】
請求項１に記載のスイッチング電源回路において、
前記Ｐチャネル電界効果トランジスタのゲートと、前記第２のスイッチング素子との間の経路に、ダイオードが順方向に設けられていること、
を特徴とするスイッチング電源回路。
【請求項３】
請求項１又は請求項２に記載のスイッチング電源回路において、
前記負側チャージポンプ回路は、
前記電源電圧が予め定められたしきい値電圧以上の場合に、前記負電圧の生成動作を停止するように構成されていること、
を特徴とするスイッチング電源回路。
【請求項４】
請求項１ないし請求項３の何れかに記載のスイッチング電源回路において、
少なくとも前記負側チャージポンプ回路は、ＩＣとして半導体基板に形成されていると共に、該負側チャージポンプ回路を構成する各素子は、絶縁物で分離されていること、
を特徴とするスイッチング電源回路。
【請求項５】
請求項１ないし請求項３の何れかに記載のスイッチング電源回路において、
少なくとも前記スイッチング駆動回路及び前記駆動信号出力回路は、ＩＣとして半導体基板に形成されていると共に、該スイッチング駆動回路及び駆動信号出力回路を構成する各素子は、絶縁物で分離されていること、
を特徴とするスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源電圧を予め定められた設定電圧に変換して、マイクロコンピュータ等の電源供給対象へ供給するスイッチング電源回路に関する。
【０００２】
【従来の技術】
近年、電子制御装置等に搭載されるマイクロコンピュータ（以下、ＣＰＵという）の動作可能電圧は、従来の５Ｖ前後から３．３Ｖ或いは２．５Ｖといった具合に下がる傾向にある。
【０００３】
このため、ＣＰＵに動作用電圧を供給する電源回路においては、電力源としての電源電圧（バッテリ電圧など）が低い場合でも、安定して動作用電圧を供給可能なことが望まれている。
また、ＣＰＵの消費電流は、動作クロックの高周波数化に伴って増加する傾向にあるため、電源回路のタイプとしては、シリーズ型電源回路（シリーズ型レギュレータ）に代わって、スイッチング電源回路（スイッチングレギュレータ）が主流になってきている。
【０００４】
つまり、シリーズ型電源回路では、電源電圧から電源供給対象へ至る電源供給経路に直列に設けられた電源供給用トランジスタを、電源供給対象に供給される電圧が所定電圧となるようにリニアに動作させるため、その電源供給用トランジスタの熱損失（消費電力）が大きくなってしまう。
【０００５】
これに対して、スイッチング電源回路は、一般に、電源電圧から電源供給対象へ至る電源供給経路に直列に設けられた電源供給用トランジスタと、その電源供給用トランジスタを駆動信号に応じてオン／オフさせるスイッチング駆動回路と、電源供給用トランジスタと電源供給対象との間の経路に設けられ、電源供給用トランジスタの出力電圧を平滑して電源供給対象へ供給するコイルやコンデンサ等からなる平滑回路と、その平滑回路によって平滑された電圧が予め定められた設定電圧となるように、上記スイッチング駆動回路へ駆動信号を出力する駆動信号出力回路とから構成される。そして、この種のスイッチング電源回路では、電源供給用トランジスタを繰り返しオン／オフさせることで電源供給対象へ所定の動作用電圧を供給することとなるため、電源供給対象の消費電流が大きくても、電源供給用トランジスタの熱損失を小さく抑えることができる。
【０００６】
【発明が解決しようとする課題】
ここで、上記のようなスイッチング電源回路において、電源電圧が低い時にでも動作させようとした場合、電源供給用トランジスタとしては、ＰＮＰ形のバイポーラトランジスタ（ＰＮＰトランジスタ）を用いることが考えられる。
【０００７】
ところが、バイポーラトランジスタは、スイッチング動作時の過渡損失が大きいという欠点があり、また、大きな電流を流すことのできるバイポーラトランジスタは、非常に高い周波数でスイッチング動作させることができない。
このため、電源供給用トランジスタとしては、電界効果トランジスタ（以下、ＦＥＴという）が有効である。
【０００８】
しかしながら、電源供給用トランジスタとして、ただ単にＰＮＰトランジスタに代えてＰチャネルＦＥＴを用いると、電源電圧が低い時に、そのＦＥＴのゲート−ソース間電圧を十分に確保することができず、動作しなくなるか、或いは、ＦＥＴのオン抵抗が非常に大きくなってしまう。
【０００９】
つまり、この場合、ＰチャネルＦＥＴは、上記電源供給経路にてソースが電源電圧側に接続され、ドレインが平滑回路側に接続されることとなる。そして、電源電圧が、そのＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) よりも低くなると、上記ＰチャネルＦＥＴは、ゲート電圧がスイッチング駆動回路によって接地電圧（０Ｖ）にまで下げられたとしても、オンしなくなるからである。
【００１０】
また、電源供給用トランジスタとして、ＮチャネルＦＥＴを用いた場合には、そのドレインが上記電源供給経路の電源電圧側に接続され、ソースが平滑回路側に接続されることとなるため、電源電圧を昇圧してＮチャネルＦＥＴのゲートに供給する必要があり、特に電源電圧が低い時にでも動作させようとすると、電源電圧を昇圧するためのチャージポンプ回路を構成するコンデンサやインバータ等の接続段数が増えて、回路の大型化やコストアップが顕著になる。
【００１１】
例えば、ＮチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Nth) が５Ｖであり、電源電圧が３Ｖであるとすると、ＮチャネルＦＥＴをオンさせるためには、そのゲートに、少なくとも電源電圧より上記ゲート−ソース間しきい値電圧ＶGS(Nth) だけ高い電圧（＝８Ｖ＝３Ｖ＋５Ｖ）を生成して与えなければならない。
【００１２】
本発明は、こうした問題に鑑みなされたものであり、電源電圧がより低い場合でも動作可能で且つ小回路規模のスイッチング電源回路を提供することを目的としている。
【００１３】
【課題を解決するための手段、及び発明の効果】
上記目的を達成するためになされた請求項１に記載の本発明のスイッチング電源回路においては、スイッチング駆動回路が、電源電圧から電源供給対象へ至る電源供給経路に直列に設けられた電源供給用トランジスタを、駆動信号出力回路からの駆動信号に応じてオン／オフさせ（スイッチング動作させ）、その電源供給用トランジスタと電源供給対象との間の経路に設けられた平滑回路が、電源供給用トランジスタの出力電圧（即ち、電源供給用トランジスタのスイッチング動作に伴うパルス状の電圧）を平滑して電源供給対象へ供給する。そして、上記駆動信号出力回路は、平滑回路により平滑されて電源供給対象へ供給される電圧が予め定められた設定電圧となるように、スイッチング駆動回路へ駆動信号を出力する。
【００１４】
ここで特に、本発明のスイッチング電源回路では、電源供給用トランジスタとして、ＰチャネルＦＥＴ（Ｐチャネル電界効果トランジスタ）を用いており、そのＰチャネルＦＥＴは、上記電源供給経路にてソースが電源電圧側に接続され、ドレインが平滑回路側に接続されている。
【００１５】
そして更に、スイッチング駆動回路は、上記ＰチャネルＦＥＴをオンさせるためのオン駆動部として、電源電圧を受けて接地電圧よりも低い負電圧を生成し、その負電圧を出力端子から出力する負側チャージポンプ回路と、上記ＰチャネルＦＥＴのゲートを、駆動信号出力回路からの駆動信号に応じて負側チャージポンプ回路の出力端子に接続させる第１のスイッチング素子（以下単に、スイッチング素子ともいう）とを備えている。
【００１６】
つまり、負側チャージポンプ回路によって接地電圧（＝０Ｖ）よりも低い負電圧を生成し、電源供給用トランジスタとしてのＰチャネルＦＥＴのゲートを、スイッチング素子を介して、負側チャージポンプ回路で生成される負電圧に接続することにより、そのＰチャネルＦＥＴをオンさせるようにしている。
【００１７】
このため、本発明のスイッチング電源回路によれば、電源電圧が、ＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) より低くなっても、そのＰチャネルＦＥＴのゲート−ソース間電圧を十分に確保して、該ＰチャネルＦＥＴを確実にオンさせることができ、電源電圧がより低い場合でも動作可能となる。
【００１８】
そして特に、本発明のスイッチング電源回路では、電源供給用トランジスタとしてＰチャネルＦＥＴを用いているため、負側チャージポンプ回路は、接地電圧を基準にして、ＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) の値よりも小さい負側の電圧を生成すれば良いため、その負側チャージポンプ回路を構成するコンデンサやインバータ等の接続段数を少なくすることができ、回路の大型化やコストアップを最小限に抑えることができる。
【００１９】
つまり、前述したように、電源供給用トランジスタとしてＮチャネルＦＥＴを用いた場合には、電源電圧を基準にして、そのＮチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Nth) の分だけ正側に昇圧した電圧を生成し、その電圧をＮチャネルＦＥＴのゲートに供給しなければならないが、本発明のスイッチング電源回路によれば、動作可能な電源電圧の最低値をＶmin （＜ＶGS(Pth) ）とすると、接地電圧を基準にして、ゲート−ソース間しきい値電圧ＶGS(Pth) と上記電源電圧の最低値Ｖmin との差分（＝ＶGS(Pth) −Ｖmin ）だけ負側に昇圧した電圧を生成し、その電圧をＰチャネルＦＥＴのゲートに供給すれば、電源供給用トランジスタとしてのＰチャネルＦＥＴを確実にオンさせることができ、接地電圧から負側への昇圧分が小さくて済むのである。
【００２０】
具体例を挙げて説明すると、例えば、ＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) と、ＮチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Nth) とが、両方共に５Ｖであるとすると、電源電圧が３Ｖの時にでも動作させようとした場合、ＮチャネルＦＥＴでは、電源電圧を基準にして５Ｖ昇圧した電圧（＝８Ｖ）を、ゲートに与えなければオンしない。これに対して、ＰチャネルＦＥＴでは、接地電圧（＝０）を基準にして、ゲート−ソース間しきい値電圧ＶGS(Pth) と電源電圧との差分（２Ｖ＝５Ｖ−３Ｖ）だけ負側に昇圧した−２Ｖの電圧を、ゲートに与えればオンさせることができる。
【００２１】
よって、本発明のスイッチング電源回路によれば、小規模な回路構成にも拘わらず、電源電圧がより低い場合でも動作可能となる。
そして更に、本発明のスイッチング電源回路では、スイッチング駆動回路のオン駆動部は、ＰチャネルＦＥＴのゲートを、駆動信号出力回路からの駆動信号に応じて接地電圧に接続させる第２のスイッチング素子を備えている。そして、このスイッチング電源回路によれば、負側チャージポンプ回路の電流引き込み能力が小さくても、ＰチャネルＦＥＴのターンオン時間（オフ状態からオン状態になるまでの時間）を短くすることができ、延いては、ＰチャネルＦＥＴのスイッチング速度を向上させることができる。
【００２２】
つまり、第２のスイッチング素子が設けられていないとすると、ＰチャネルＦＥＴをオフ状態からオンさせる時には、オン駆動部の第１のスイッチング素子をオンさせて、ＰチャネルＦＥＴのゲートから負側チャージポンプ回路の出力端子側へ電流（電荷）を引き込むことにより、ＰチャネルＦＥＴのゲート−ソース間容量ＣGSを充電することとなるが、この場合、負側チャージポンプ回路の電流引き込み能力が小さいと、ゲート−ソース間容量ＣGSを十分に且つ素早く充電することができず、ＰチャネルＦＥＴのターンオン時間が長くなってしまう。
【００２３】
これに対して、第２のスイッチング素子を設ければ、ＰチャネルＦＥＴをオフ状態からオンさせる時に、その第２のスイッチング素子と第１のスイッチング素子とが共にオンすることとなり、ＰチャネルＦＥＴのゲート電圧が接地電圧付近の所定電圧となるまでは、ゲート−ソース間容量ＣGSが第２のスイッチング素子を介して急速に充電され（つまり、ＰチャネルＦＥＴのゲートから第２のスイッチング素子を介して接地電圧へゲート−ソース間容量ＣGSの充電電流が流れ）、ゲート電圧が上記所定電圧に達してからは、ゲート−ソース間容量ＣGSが第１のスイッチング素子を介して充電される（つまり、ＰチャネルＦＥＴのゲートから第１のスイッチング素子を介して負側チャージポンプ回路の出力端子へ充電電流が流れる）こととなる。そして、上記のように、ＰチャネルＦＥＴのゲート−ソース間容量ＣGSを第２のスイッチング素子を介して急速に充電できることから、負側チャージポンプ回路の電流引き込み能力が小さくても、ＰチャネルＦＥＴのターンオン時間を短くすることができるのである。
【００２４】
ところで、第２のスイッチング素子としては、ＮＰＮ形のバイポーラトランジスタ（ＮＰＮトランジスタ）やＮチャネルＦＥＴ、或いは、アナログスイッチ等を用いることができる。尚、このことは、第１のスイッチング素子についても同様である。
【００２５】
そして、例えば、第２のスイッチング素子として、ＮＰＮトランジスタを用いた場合には、そのコレクタをＰチャネルＦＥＴのゲートに接続し、エミッタを接地電圧に接続することとなり、また、第２のスイッチング素子として、ＮチャネルＦＥＴを用いた場合には、そのドレインをＰチャネルＦＥＴのゲートに接続し、ソースを接地電圧に接続することとなる。
【００２６】
但し、第２のスイッチング素子として、エミッタとコレクタとの間に順方向に寄生ダイオードを有しているＮＰＮトランジスタや、ソースとドレインとの間に順方向に寄生ダイオードを有しているＮチャネルＦＥＴを用いた場合には、以下の問題が生じる。
【００２７】
即ち、前述したように、電源供給用トランジスタとしてのＰチャネルＦＥＴをオンさせる時には、第１のスイッチング素子と第２のスイッチング素子とが共にオンし、ＰチャネルＦＥＴのゲート電圧は最終的には第１のスイッチング素子を介して負側チャージポンプ回路による負電圧になろうとするが、第２のスイッチング素子が上記のような寄生ダイオードを有していると、接地電圧から第２のスイッチング素子の寄生ダイオード及び第１のスイッチング素子を経由して、負側チャージポンプ回路の出力端子へ回り込み電流が流れてしまい、その結果、ＰチャネルＦＥＴのゲート電圧は、接地電圧よりも上記寄生ダイオードの順方向降下電圧ＶF （約０．６Ｖ）だけ低い電圧（−ＶF ）までしか下がらなくなってしまう。しかも、接地電圧から第２のスイッチング素子の寄生ダイオード及び第１のスイッチング素子を経由して、負側チャージポンプ回路の出力端子へ余分な電流が流れるため、負側チャージポンプ回路における負電圧の出力能力が低下してしまう。そして、このような問題は、第２のスイッチング素子としてアナログスイッチを用いた場合も同様である。
【００２８】
そこで、請求項２に記載の如く、ＰチャネルＦＥＴのゲートと、前記第２のスイッチング素子との間の経路に、ダイオードを順方向に設けるようにすれば、第２のスイッチング素子として、どのような構成のものを用いたとしても、第１のスイッチング素子と第２のスイッチング素子とが共にオンした際に、接地電圧から第２のスイッチング素子及び第１のスイッチング素子を経由して負側チャージポンプ回路の出力端子へ回り込み電流が流れてしまうことを確実に防止することができ、上記問題を解決することができる。
【００２９】
尚、こうした回り込み電流の防止は、基本的には、ＰチャネルＦＥＴのゲートと第２のスイッチング素子との間の経路だけにダイオードを設ければ実現できるが、第２のスイッチング素子側だけにダイオードを設けたのでは、ＰチャネルＦＥＴをオンさせるべく第１のスイッチング素子と第２のスイッチング素子とをオンさせた時に、上記追加したダイオードにおける順方向降下電圧の影響で、第２のスイッチング素子がＰチャネルＦＥＴのゲートから十分に電流を引き込むことができなくなる可能性がある。そこで、請求項２に記載のスイッチング電源回路に対し、ＰチャネルＦＥＴのゲートと第１のスイッチング素子との間の経路にもダイオードを設けることにより、第２のスイッチング素子側の経路と第１のスイッチング素子側の経路とのバランスを取り、前述した作用及び効果をより確実なものにできる。即ち、ＰチャネルＦＥＴのゲート電圧が概ねダイオードの順方向降下電圧ＶF となるまでは、ＰチャネルＦＥＴのゲートから第２のスイッチング素子を介して接地電圧へ、ＰチャネルＦＥＴのゲート−ソース間容量ＣGSの充電電流が流れて、そのゲート−ソース間容量ＣGSが急速に充電され、その結果、負側チャージポンプ回路の電流引き込み能力が小さくても、ＰチャネルＦＥＴのターンオン時間を短くすることができるのである。
【００３０】
一方、負側チャージポンプ回路は、電源電圧を受けて所定周波数の発振信号を出力する発振回路を備え、その発振回路から出力される発振信号の電圧から負電圧を生成すると共に、その負電圧を複数段のコンデンサに順次累積して蓄積するように構成されるが、負電圧を生成するための発振信号に起因して、外部への放射ノイズが発生する虞がある。
【００３１】
そこで、請求項３に記載のスイッチング電源回路では、請求項１又は請求項２に記載のスイッチング電源回路において、負側チャージポンプ回路は、電源電圧が予め定められたしきい値電圧ＶTH以上の場合に、負電圧の生成動作を停止するように構成されている。
【００３２】
つまり、電源電圧がＰチャネルＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) よりも高く、ＰチャネルＦＥＴのゲートを第２のスイッチング素子を介して接地電圧に接続するだけでＰチャネルＦＥＴをオンさせることができる状態であれば、負側チャージポンプ回路は不要であるため、その様な状態の場合は、負側チャージポンプ回路の動作を停止させているのである。そして、請求項３に記載のスイッチング電源回路によれば、当該スイッチング電源回路からの放射ノイズを低減するのに非常に有利である。
【００３３】
尚、上記しきい値電圧ＶTHは、ＰチャネルＦＥＴのゲート−ソース間しきい値電圧ＶGS(Pth) よりも、ある程度の余裕分αだけ高い電圧（＝ＶGS(Pth) ＋α）に設定しておけば良い。
次に、請求項４に記載のスイッチング電源回路では、請求項１〜請求項３に記載のスイッチング電源回路において、少なくとも負側チャージポンプ回路が、ＩＣとして半導体基板に形成されていると共に、その負側チャージポンプ回路を構成する各素子は、絶縁物で分離されている。つまり、請求項４に記載のスイッチング電源回路では、負側チャージポンプ回路を、各素子が絶縁物で分離される絶縁分離工程によってＩＣ化している。
【００３４】
この理由を以下に説明する。
まず、前述したように、負側チャージポンプ回路は、発振回路から出力される発振信号の電圧から負電圧を生成すると共に、その負電圧を複数段のコンデンサに蓄積するように構成されるが、例えば接合分離工程で形成されたコンデンサの断面構造を表す図７に示すように、負側チャージポンプ回路を接合分離工程で形成すると、接地電圧に接続されるアイソレーションとしてのＰ+ 部と、コンデンサのマイナス側アルミ電極に接続されるＮ+ 部（エミッタ拡散層）との間に、寄生ダイオードＤk1が生じてしまう。
【００３５】
このため、コンデンサのマイナス側アルミ電極の電位が−ＶF （但し、ＶF は、上記寄生ダイオードＤk1の順方向降下電圧）までしか下がらなくなり、ＰチャネルＦＥＴをオンさせるのに必要な負電圧を生成することができなくなってしまう。
【００３６】
これに対して、負側チャージポンプ回路を絶縁分離工程で形成すれば、各素子が絶縁物（所謂トレンチ）で分離されることとなり、接合分離工程を用いた場合のような寄生ダイオードＤk1は自動的に形成されないため、所望の負電圧を生成可能な負側チャージポンプ回路を得ることができる。
【００３７】
また、請求項５に記載のように、請求項１〜請求項３に記載のスイッチング電源回路において、少なくともスイッチング駆動回路及び駆動信号出力回路を、ＩＣとして半導体基板に形成する場合に、そのスイッチング駆動回路及び駆動信号出力回路を、各素子が絶縁物で分離されるように、絶縁分離工程で形成すれば、請求項４に記載のスイッチング電源回路と同様に、所望の負電圧を生成可能な負側チャージポンプ回路を得ることができ、しかも、負側チャージポンプ回路以外の各部についても、負電圧が発生すべき部分に不要な寄生ダイオードが形成されることがないため、当該スイッチング電源回路を確実にＩＣ化することができる。
【００３８】
【発明の実施の形態】
以下、本発明の一実施形態について、図面を用いて説明する。
まず図１は、本発明が適用された実施形態のスイッチング電源回路の構成を表す回路図である。
【００３９】
尚、本実施形態のスイッチング電源回路は、自動車のエンジンやトランスミッション等を制御する電子制御装置に設けられ、自動車に搭載されたバッテリのプラス端子の電圧（電源電圧に相当し、以下「バッテリ電圧」という）ＶB を予め定められた設定電圧に変換して、その変換後の電圧を、上記電子制御装置に設けられた電源供給対象としての図示しないＣＰＵ（マイクロコンピュータ）へ動作用電圧ＶO として供給するものである。
【００４０】
図１に示すように、本実施形態のスイッチング電源回路は、電源電圧としてのバッテリ電圧ＶB に接続される電源入力端子ＪINと、その電源入力端子ＪINに一端が接続されたコイル３と、一端がコイル３のバッテリ電圧ＶB 側とは反対側の端部に接続され、他端が接地電圧（バッテリのマイナス端子の電圧である０Ｖ）に接続されたコンデンサ５と、ソースがコイル３のバッテリ電圧ＶB 側とは反対側の端部に接続された電源供給用トランジスタとしてのＰチャネルＭＯＳＦＥＴ（ＰチャネルＭＯＳ電界効果トランジスタ）７と、カソードがＰチャネルＭＯＳＦＥＴ７のドレインに接続され、アノードが接地電圧に接続されたフライホイールダイオード９と、一端がＰチャネルＭＯＳＦＥＴ７のドレインに接続され、他端がＣＰＵへ動作用電圧ＶO を出力するための電源出力端子ＪOUT に接続されたコイル１１と、一端がコイル１１のＰチャネルＭＯＳＦＥＴ７側とは反対側の端部に接続され、他端が接地電圧に接続されたコンデンサ１３とを備えている。
【００４１】
つまり、本実施形態のスイッチング電源回路では、電源入力端子ＪINから電源出力端子ＪOUT までの電気的経路が、バッテリ電圧ＶB からＣＰＵへ至る電源供給経路になっており、その電源供給経路に、ＰチャネルＭＯＳＦＥＴ７のソースとドレインとが、ソースをバッテリ電圧ＶB 側にして直列に接続されている。そして、ＰチャネルＭＯＳＦＥＴ７とＣＰＵとの間の経路（詳しくは、ＰチャネルＭＯＳＦＥＴ７のドレインと電源出力端子ＪOUT との間の経路）には、ＰチャネルＭＯＳＦＥＴ７の出力電圧（ドレインの電圧）を平滑してＣＰＵへ供給するための、コイル１１及びコンデンサ１３からなる平滑回路１５が設けられている。
【００４２】
また、本実施形態のスイッチング電源回路は、ＰチャネルＭＯＳＦＥＴ７を駆動信号に応じてオン／オフさせるスイッチング駆動回路１６として、エミッタが電源入力端子ＪINに接続され、コレクタがＰチャネルＭＯＳＦＥＴ７のゲートに接続されたＰＮＰトランジスタ１７と、アノードがＰチャネルＭＯＳトＦＥＴ７のゲートに夫々接続された２つのダイオード１９，２１と、電源入力端子ＪINからのバッテリ電圧ＶB を受けて接地電圧よりも低い負電圧を生成し、その負電圧を出力端子ＪPO（図２参照）から出力する負側チャージポンプ回路２３と、コレクタがダイオード１９のカソードに接続され、エミッタが負側チャージポンプ回路２３の出力端子ＪPOに接続された第１のスイッチング素子としてのＮＰＮトランジスタ２５と、コレクタがダイオード２１のカソードに接続され、エミッタが接地電圧に接続された第２のスイッチング素子としてのＮＰＮトランジスタ２７と、を備えている。
【００４３】
尚、本実施形態では、上記スイッチング駆動回路１６を構成する各素子のうち、２つのダイオード１９，２１と、負側チャージポンプ回路２３と、２つのＮＰＮトランジスタ２５，２７とが、ＰチャネルＭＯＳＦＥＴ７をオンさせるためのオン駆動部に相当し、ＰＮＰトランジスタ１７が、ＰチャネルＭＯＳＦＥＴ７をオフさせるためのオフ駆動部に相当している。
【００４４】
そして更に、本実施形態のスイッチング電源回路は、平滑回路１５（コイル１１及びコンデンサ１３）により平滑されてＣＰＵへ供給される動作用電圧ＶO （即ち、電源出力端子ＪOUT の電圧）が予め定められた設定電圧となるように、上記スイッチング駆動回路１６の各トランジスタ１７，２５，２７のベースへ駆動信号を出力する駆動信号出力回路３０として、電源出力端子ＪOUT と接地電圧との間に直列に設けられた２つの分圧用抵抗３１，３３と、その２つの分圧用抵抗３１，３３の接続点の電圧と所定の基準電圧ＶREF との差に比例した電圧信号を出力するエラーアンプ３５と、ＰチャネルＭＯＳＦＥＴ７をオン／オフさせるスイッチング周期と同じ周期の三角波を出力する三角波発生回路３７と、三角波発生回路３７からの三角波とエラーアンプ３５からの電圧信号とを大小比較して、三角波のレベルがエラーアンプ３５からの電圧信号以上の時に、Highレベルの駆動信号を上記各トランジスタ１７，２５，２７のベースへ出力し、三角波のレベルがエラーアンプ３５からの電圧信号よりも低い時に、Low レベルの駆動信号を上記各トランジスタ１７，２５，２７のベースへ出力するＰＷＭコンパレータ３９と、を備えている。
【００４５】
次に、負側チャージポンプ回路２３は、図２に示すように、バッテリ電圧ＶB と接地電圧との間に直列に設けられた２つの分圧用抵抗４１，４２と、定電圧源（例えば５Ｖ）ＶCCと接地電圧との間に直列に設けられた２つの分圧用抵抗４３，４４と、上記分圧用抵抗４１，４２の接続点の電圧Ｖ1 が上記分圧用抵抗４３，４４の接続点の電圧Ｖ2 以上の場合に、Highレベルの信号を出力し、上記分圧用抵抗４１，４２の接続点の電圧Ｖ1 が上記分圧用抵抗４３，４４の接続点の電圧Ｖ2 よりも低い場合に、Low レベルの信号を出力するコンパレータ４５と、そのコンパレータ４５の出力端子にベースが接続され、エミッタが接地電圧に接続されたＮＰＮトランジスタ４６と、を備えている。
【００４６】
更に、負側チャージポンプ回路２３は、一端がバッテリ電圧ＶB に接続され、他端が上記ＮＰＮトランジスタ４６のコレクタに接続された定電流源４７と、コレクタ及びベースがＮＰＮトランジスタ４６のコレクタに接続され、エミッタが接地電圧に接続されたＮＰＮトランジスタ４８と、ベースがＮＰＮトランジスタ４８のコレクタ及びベースに接続され、エミッタが接地電圧に接続されて、ＮＰＮトランジスタ４８と共にカレントミラー回路を形成するＮＰＮトランジスタ４９と、一端がバッテリ電圧ＶB に接続され、他端がＮＰＮトランジスタ４９のコレクタに接続された定電流源５０ａと、一端がバッテリ電圧に接続されて、上記定電流源５０ａに流れる電流と同じ電流を流す定電流源５０ｂと、その定電流源５０ｂと接地電圧との間に設けられ、バッテリ電圧ＶB から上記定電流源５０ｂを介して供給される電力を受けて、所定周波数の発振信号を出力する発振回路５２と、を備えている。
【００４７】
そして更に、負側チャージポンプ回路２３は、発振回路５２からの発振信号を順次レベル反転して出力する複数（本実施形態では２つ）のインバータＩＮＶ１，ＩＮＶ２と、その各インバータＩＮＶ１，ＩＮＶ２の出力端子に一端が夫々接続されたコンデンサＣ１，Ｃ２と、カソードが接地電圧に接続され、アノードがコンデンサＣ１のインバータＩＮＶ１側とは反対側の端部に接続されたダイオードＤ１と、カソードがダイオードＤ１のアノードに接続され、アノードがコンデンサＣ２のインバータＩＮＶ２側とは反対側の端部に接続されたダイオードＤ２と、カソードがダイオードＤ２のアノードに接続され、アノードが当該負側チャージポンプ回路２３の出力端子ＪPOに接続されたダイオード５４と、一端が出力端子ＪPO及びダイオード５４のアノードに接続され、他端が接地電圧に接続されたコンデンサ５６と、を備えている。
【００４８】
一方、本実施形態のスイッチング電源回路において、図１の一点鎖線で囲んだ回路部分（即ち、スイッチング駆動回路１６及び駆動信号出力回路３０）は、図３に例示するように各素子がトレンチと呼ばれる絶縁物で分離される絶縁分離工程によって、ＩＣ化されている。
【００４９】
尚、図３は、絶縁分離工程で形成されたコンデンサの断面構造を示している。そして、この絶縁分離工程で形成されたＩＣにおいて、各素子の外周となるDeepＮ+ 部は電位を安定させるために接地電圧に接続されるが、各素子は絶縁物からなるトレンチによって互いに絶縁分離されるため、図７に示した接合分離工程の場合の様な寄生ダイオードＤk1が自動的に形成されることはない。
【００５０】
次に、以上のように構成された本実施形態のスイッチング電源回路の動作について説明する。
まず、図２に示した負側チャージポンプ回路２３では、バッテリ電圧ＶB が予め定められたしきい値電圧ＶTH以上の場合に、２つの分圧用抵抗４１，４２の接続点の電圧Ｖ1 が、２つの分圧用抵抗４３，４４の接続点の電圧Ｖ2 以上となって、コンパレータ４５からＮＰＮトランジスタ４６のベースへHighレベルの信号が出力され、その結果、ＮＰＮトランジスタ４６がオンして、カレントミラー回路を成す２つのＮＰＮトランジスタ４８，４９が共にオフされる。
【００５１】
このため、バッテリ電圧ＶB がしきい値電圧ＶTH以上の場合には、ＮＰＮトランジスタ４９を介して定電流源５０ａに電流が流れなくなるため、定電流源５０ｂから発振回路５２へも電流が流れなくなり、その結果、発振回路５２の動作が停止する。
【００５２】
尚、本実施形態において、上記しきい値電圧ＶTHは、ＰチャネルＭＯＳＦＥＴ７のオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) （＝本実施形態では５Ｖ）に、ダイオード２１の順方向降下電圧ＶF （＝約０．６Ｖ）と、ＮＰＮトランジスタ２７のオン時のコレクタ−エミッタ間電圧ＶCE(T27) （＝約０．１Ｖ）と、所定の余裕分とを加えた値であって、例えば６Ｖに設定されている。つまり、分圧用抵抗４１，４２の各抵抗値と分圧用抵抗４３，４４の各抵抗値は、バッテリ電圧ＶB が６Ｖ以上の場合に、コンパレータ４５からHighレベルの信号が出力されるように設定されている。
【００５３】
一方、負側チャージポンプ回路２３において、バッテリ電圧ＶB が上記しきい値電圧ＶTHよりも低い場合には、２つの分圧用抵抗４１，４２の接続点の電圧Ｖ1 が、２つの分圧用抵抗４３，４４の接続点の電圧Ｖ2 よりも低くなって、コンパレータ４５からＮＰＮトランジスタ４６のベースへ出力される信号がLow レベルとなり、その結果、ＮＰＮトランジスタ４６がオフして、２つのＮＰＮトランジスタ４８，４９がカレントミラー回路として動作する。
【００５４】
このため、バッテリ電圧ＶB がしきい値電圧ＶTHよりも低い場合には、ＮＰＮトランジスタ４８を介して定電流源４７に一定電流が流れると共に、その一定電流に比例した一定電流が、ＮＰＮトランジスタ４９を介して定電流源５０ａに流れ、更に、その定電流源５０ａに流れる電流と同じ電流が、定電流源５０ｂから発振回路５２へ供給されることとなり、発振回路５２は、バッテリ電圧ＶB から上記定電流源５０ｂを介して供給される電力を受けて、所定周波数の発振信号を出力する。
【００５５】
そして、発振回路５２から発振信号が出力されると、インバータＩＮＶ１，ＩＮＶ２、コンデンサＣ１，Ｃ２、及びダイオードＤ１，Ｄ２により、上記発振信号の電圧から負電圧が生成され、その負電圧が最終的に出力端子ＪPOに接続されたコンデンサ５６にて保持される。
【００５６】
具体的に説明すると、初め、発振回路５２からの発振信号がLow レベル（＝０Ｖ）で、インバータＩＮＶ１の出力がHighレベル（＝ＶB ）、インバータＩＮＶ２の出力がLow レベル（＝０Ｖ）の時に、コンデンサＣ１が充電され、該コンデンサＣ１の両端電位差が［ＶB −ＶF ］となる。但し、ＶF は、ダイオードＤ１を始めとするダイオードの一般的な順方向降下電圧（約０．６Ｖ）である。
【００５７】
そして次に、発振回路５２からの発振信号がHighレベル（＝ＶB ）に反転して、インバータＩＮＶ１の出力がLow レベル（＝０Ｖ）、インバータＩＮＶ２の出力がHighレベル（＝ＶB ）になると、コンデンサＣ１の放電はダイオードＤ１によって防止されているため、ダイオードＤ１のアノードの電圧及びダイオードＤ２のカソードの電圧が［−ＶB ＋ＶF ］にまで低下すると共に、コンデンサＣ２が充電され、該コンデンサＣ２の両端電位差が［２×ＶB −２×ＶF ］となる。
【００５８】
そして再び、発振回路５２からの発振信号がLow レベル（＝０Ｖ）に反転して、インバータＩＮＶ１の出力がHighレベル（＝ＶB ）、インバータＩＮＶ２の出力がLow レベル（＝０Ｖ）になると、コンデンサＣ２の放電はダイオードＤ２によって防止されているため、ダイオードＤ２のアノードの電圧及びダイオード５４のカソードの電圧が［−２×ＶB ＋２×ＶF ］にまで低下し、その負電圧によりコンデンサ５６がダイオード５４を介して充電されて、出力端子ＪPOの電圧が［−２×ＶB ＋３×ＶF ］となる。
【００５９】
尚、上記説明は、コンデンサＣ１，Ｃ２，５６の充電遅れや充電の際のロス分等が無いと仮定した場合のものであり、出力端子ＪPOから出力される負電圧（コンデンサ５６に蓄積される負電圧）は、実際には、上記［−２×ＶB ＋３×ＶF ］よりも若干高い負電圧となる。
【００６０】
また、本実施形態においては、バッテリ電圧ＶB が３Ｖにまで低下した場合でも、負側チャージポンプ回路２３の出力端子ＪPOから出力される負電圧が−３Ｖ以下となるように（即ち、バッテリ電圧ＶB と負側チャージポンプ回路２３の出力電圧との差圧が６Ｖ以上となるように）、コンデンサＣ１，Ｃ２，５６の容量や、コンデンサＣ１，Ｃ２、インバータＩＮＶ１，ＩＮＶ２、及びダイオードＤ１，Ｄ２の接続段数を設定している。つまり、図２では、コンデンサＣ１，Ｃ２、インバータＩＮＶ１，ＩＮＶ２、及びダイオードＤ１，Ｄ２が２段構成になっているが、それらの素子の接続段数は適宜設定することができる。
【００６１】
次に、図１に示したスイッチング電源回路全体での動作について説明する。
まず、本実施形態のスイッチング電源回路では、後で詳述するように、駆動信号出力回路３０のＰＷＭコンパレータ３９からHighレベルの駆動信号が出力されると、スイッチング駆動回路１６によってＰチャネルＭＯＳＦＥＴ７がオンされ、逆に、上記ＰＷＭコンパレータ３９からLow レベルの駆動信号が出力されると、スイッチング駆動回路１６によってＰチャネルＭＯＳＦＥＴ７がオフされる。
【００６２】
そして、ＰチャネルＭＯＳＦＥＴ７がオン／オフされることにより、該ＰチャネルＭＯＳＦＥＴ７のドレインからパルス状の電圧が出力されることとなるが、そのパルス状の電圧は、コイル１１及びコンデンサ１３からなる平滑回路１５（ローパスフィルタ）によって平滑され、その平滑後の電圧が電源出力端子ＪOUT からＣＰＵへ動作用電圧ＶO として供給される。
【００６３】
尚、ＰチャネルＭＯＳＦＥＴ７がオフされた時には、フライホイールダイオード９により、コイル１１に環流電流が流れる。また、電源入力端子ＪINとＰチャネルＭＯＳＦＥＴ７との間に設けられたコイル３及びコンデンサ５からなるローパスフィルタにより、ＰチャネルＭＯＳＦＥＴ７のオン／オフ動作（スイッチング動作）に伴い発生するノイズがバッテリ電圧ＶB に混入したり、ラジオノイズとなってしまうことが防止される。
【００６４】
ここで、駆動信号出力回路３０のＰＷＭコンパレータ３９からスイッチング駆動回路１６へは、三角波発生回路３７から出力される三角波の周期を１周期としたパルス幅変調信号（以下、ＰＷＭ信号という）が駆動信号として出力される。そして、そのＰＷＭ信号のデューティ比（ＰＷＭ信号１周期当たりのHighレベルの時間）は、電源出力端子ＪOUT の電圧が高くなって分圧用抵抗３１，３３の接続点の電圧が基準電圧ＶREF よりも大きくなるほど、小さくなる。つまり、分圧用抵抗３１，３３の接続点の電圧が基準電圧ＶREF よりも大きくなるほど、エラーアンプ３５から出力される電圧信号のレベルが高くなって、三角波発生回路３７から出力される三角波のレベルがエラーアンプ３５からの電圧信号以上になる時間が短くなるからである。
【００６５】
また逆に、上記ＰＷＭ信号のデューティ比は、電源出力端子ＪOUT の電圧が低くなって分圧用抵抗３１，３３の接続点の電圧が基準電圧ＶREF よりも小さくなるほど、大きくなる。つまり、分圧用抵抗３１，３３の接続点の電圧が基準電圧ＶREF よりも小さくなるほど、エラーアンプ３５から出力される電圧信号のレベルが低くなって、三角波発生回路３７から出力される三角波のレベルがエラーアンプ３５からの電圧信号以上になる時間が長くなるからである。
【００６６】
そして、こうした駆動信号出力回路３０の動作により、スイッチング駆動回路１６（詳しくは、トランジスタ１７，２５，２７のベース）へ出力される駆動信号のデューティ比は、ＣＰＵへ供給される動作用電圧ＶO （電源出力端子ＪOUT の電圧）が、分圧用抵抗３１，３３の抵抗比と基準電圧ＶREF の値とで決まる設定電圧となるように、フィードバック制御されることとなる。
【００６７】
次に、スイッチング駆動回路１６では、駆動信号出力回路３０のＰＷＭコンパレータ３９からLow レベルの駆動信号が出力されると、ＰＮＰトランジスタ１７がオンすると共に、ＮＰＮトランジスタ２５，２７がオフして、ＰチャネルＭＯＳＦＥＴ７のゲートがＰＮＰトランジスタ１７によりバッテリ電圧ＶB に接続されるため、ＰチャネルＭＯＳＦＥＴ７がオフすることとなる。
【００６８】
また逆に、駆動信号出力回路３０のＰＷＭコンパレータ３９からHighレベルの駆動信号が出力されると、ＰＮＰトランジスタ１７がオフすると共に、ＮＰＮトランジスタ２５，２７がオンする。このため、ＰチャネルＭＯＳＦＥＴ７のゲートは、ダイオード２１及びＮＰＮトランジスタ２７を介して接地電圧に接続されると共に、ダイオード１９及びＮＰＮトランジスタ２５を介して負側チャージポンプ回路２３の出力端子ＪPOに接続される。
【００６９】
ここで、バッテリ電圧ＶB が前述したしきい値電圧ＶTH（＝６Ｖ）以上であって、負側チャージポンプ回路２３に備えられた発振回路５２の動作が停止している場合（即ち、負側チャージポンプ回路２３における負電圧の生成動作が停止している場合）には、ＰチャネルＭＯＳＦＥＴ７のゲートからダイオード２１及びＮＰＮトランジスタ２７を介して接地電圧へ電流（電荷）が引き込まれることにより、ＰチャネルＭＯＳＦＥＴ７のゲート−ソース間容量ＣGSが急速に充電されて、該ＰチャネルＭＯＳＦＥＴ７がオンする。
【００７０】
一方、バッテリ電圧ＶB が上記しきい値電圧ＶTH（＝６Ｖ）よりも低く、負側チャージポンプ回路２３に備えられた発振回路５２が動作している場合（即ち、負側チャージポンプ回路２３における負電圧の生成動作が行われている場合）には、図４に示すように、ＰチャネルＭＯＳＦＥＴ７のゲート電圧が概ねダイオード２１の順方向降下電圧ＶF となるまでは、ＰチャネルＭＯＳＦＥＴ７のゲートからダイオード２１及びＮＰＮトランジスタ２７を介して接地電圧へゲート−ソース間容量ＣGSの充電電流が流れて、そのゲート−ソース間容量ＣGSが急速に充電され、ＰチャネルＭＯＳＦＥＴ７のゲート電圧がダイオード２１の順方向降下電圧ＶF 付近に達してからは、ＰチャネルＭＯＳＦＥＴ７のゲートからダイオード１９及びＮＰＮトランジスタ２５を介して負側チャージポンプ回路２３の出力端子ＪPO（詳しくは、コンデンサ５６）へ充電電流が流れて、そのゲート−ソース間容量ＣGSが更に充電されることとなり、ＰチャネルＭＯＳＦＥＴ７のゲート電圧は、最終的に、［ＶF −３Ｖ］程度にまで低下する。
【００７１】
このため、本実施形態のスイッチング電源回路によれば、バッテリ電圧ＶB が、ＰチャネルＭＯＳＦＥＴ７のオン可能なゲート−ソース間しきい値電圧ＶGS(Pth) （＝５Ｖ）より低い３Ｖ程度になっても、ＰチャネルＭＯＳＦＥＴ７のゲート−ソース間電圧を上記ゲート−ソース間しきい値電圧ＶGS(Pth) 以上にして、ＰチャネルＭＯＳＦＥＴ７を確実にオンさせることができ、電源電圧がより低い場合でも動作可能となる。
【００７２】
そして特に、本実施形態のスイッチング電源回路では、電源供給用トランジスタとしてＰチャネルＭＯＳＦＥＴ７を用いているため、負側チャージポンプ回路２３は、接地電圧を基準にして、ＰチャネルＭＯＳＦＥＴ７のゲート−ソース間しきい値電圧ＶGS(Pth) の値よりも小さい負側の電圧を生成すれば良いため、負側チャージポンプ回路２３を構成するコンデンサＣ１，Ｃ２、インバータＩＮＶ１，ＩＮＶ２、及びダイオードＤ１，Ｄ２の接続段数を少なくすることができ、回路の大型化やコストアップを最小限に抑えることができる。
【００７３】
つまり、電源供給用トランジスタとして、仮にＮチャネルＭＯＳＦＥＴを用いた場合、そのＮチャネルＭＯＳＦＥＴのオン可能なゲート−ソース間しきい値電圧ＶGS(Nth) がＰチャネルＭＯＳＦＥＴ７と同じ５Ｖであるとすると、バッテリ電圧ＶB が３Ｖの時にでも動作させようとすると、バッテリ電圧ＶB を５Ｖ以上昇圧して、８Ｖ以上の電圧をＮチャネルＭＯＳＦＥＴのゲートに与えなければならない。これに対して、本実施形態のスイッチング電源回路では、負側チャージポンプ回路２３により接地電圧を基準にして−３Ｖ程度の負電圧を生成すれば良く、その負側チャージポンプ回路２３を構成するコンデンサＣ１，Ｃ２、インバータＩＮＶ１，ＩＮＶ２、及びダイオードＤ１，Ｄ２の接続段数が少なくて済むのである。
【００７４】
よって、本実施形態のスイッチング電源回路によれば、小規模な回路構成にも拘わらず、バッテリ電圧ＶB がより低い場合でも動作可能となる。
しかも、本実施形態のスイッチング電源回路では、スイッチング駆動回路１６のオン駆動部に、ＰチャネルＭＯＳＦＥＴ７のゲートを駆動信号出力回路３０からの駆動信号に応じて接地電圧に接続させるＮＰＮトランジスタ２７（第２のスイッチング素子）を設けているため、負側チャージポンプ回路２３の電流引き込み能力（即ち、コンデンサ５６の容量及びコンデンサ５６に充電される負電圧の絶対値）が小さくても、ＰチャネルＭＯＳＦＥＴ７のターンオン時間を短くすることができる。
【００７５】
つまり、ＮＰＮトランジスタ２７を設けない場合には、ＰチャネルＭＯＳＦＥＴ７のゲートからＮＰＮトランジスタ２５のみを介して負側チャージポンプ回路２３の出力端子ＪPO側へゲート−ソース間容量ＣGSの電荷を引き込むことにより、ＰチャネルＭＯＳＦＥＴ７をオンさせることとなるが、この場合、負側チャージポンプ回路２３の電流引き込み能力には限度があるため、図４における点線に例示するように、ＰチャネルＭＯＳＦＥＴ７のゲート電圧を素早く低下させることができず、ＰチャネルＭＯＳＦＥＴ７のターンオン時間が長くなってしまう。
【００７６】
これに対して、本実施形態の如くＮＰＮトランジスタ２５と並列に、エミッタ接地のＮＰＮトランジスタ２７を設ければ、前述したように、ＰチャネルＭＯＳＦＥＴ７のゲート電圧が概ねダイオード２１の順方向降下電圧ＶF となるまでは、ＰチャネルＭＯＳＦＥＴ７のゲートから接地電圧へゲート−ソース間容量ＣGSの充電電流を流して、そのゲート−ソース間容量ＣGSを急速に充電することができ、負側チャージポンプ回路２３の電流引き込み能力が小さくても、ＰチャネルＭＯＳＦＥＴ７のターンオン時間を短くすることができるのである。
【００７７】
また更に、本実施形態のスイッチング電源回路では、バッテリ電圧ＶB が予め定められたしきい値電圧ＶTH（＝６Ｖ）以上の場合に、負側チャージポンプ回路２３における発振回路５２の動作を停止させるようにしている。つまり、バッテリ電圧ＶB がＰチャネルＭＯＳＦＥＴ７のゲート−ソース間しきい値電圧ＶGS(Pth) よりも高く、ＰチャネルＭＯＳＦＥＴ７のゲートをダイオード２１及びＮＰＮトランジスタ２７を介して接地電圧に接続するだけでＰチャネルＭＯＳＦＥＴ７をオンさせることができる状態であれば、負側チャージポンプ回路２３は不要であるため、その様な状態の場合は、負側チャージポンプ回路２３の負電圧生成動作を停止させているのである。
【００７８】
このため、例えば、自動車のエンジン始動時にスタータモータが動作してバッテリ電圧ＶB が低下した場合にのみ、負側チャージポンプ回路２３の負電圧生成動作が行われることとなり、負電圧を生成するための発振信号に起因して外部への放射ノイズ（ラジオノイズ等）が発生してしまう可能性を極めて低くすることができる。
【００７９】
ところで、本実施形態のスイッチング電源回路において、ＰチャネルＭＯＳＦＥＴ７のゲートと２つのＮＰＮトランジスタ２５，２７との間の各経路に、ダイオード１９，２１を順方向に夫々設けているのは、以下の理由による。
まず、本実施形態のスイッチング電源回路では、前述したように、スイッチング駆動回路１６と駆動信号出力回路３０が、絶縁分離工程によってＩＣ化されているが、ＮＰＮトランジスタ２７の断面構造を表す図５（Ａ）に示すように、そのＮＰＮトランジスタ２７の素子領域には、コレクタ（Ｃ）としてのＮ+ 部、ベース（Ｂ）としてのＰ+ 部、及びエミッタ（Ｅ）としてのＮ+ 部の他に、当該ＮＰＮトランジスタ２７のスイッチング速度を低下させないことを目的として、エミッタ（Ｅ）とショートされて接地電圧に接続されるＰ+ 部（以下、グランド用Ｐ+ 部という）Ｇが形成されている。
【００８０】
つまり、こうしたグランド用Ｐ+ 部Ｇを設けることにより、本来のベース（Ｂ）がエミッタとなり、本来のコレクタ（Ｃ）がベースとなり、上記グランド用Ｐ+ 部ＧがコレクタとなるＰＮＰトランジスタが形成されるため、ＮＰＮトランジスタ２７がオフする時に、本来のベース（Ｂ）に蓄積されていた電荷を、上記形成されたＰＮＰトランジスタのエミッタ（本来のベース）からコレクタ（接地電圧に接続されたグランド用Ｐ+ 部Ｇ）へ速やかに抜いて、本来のＮＰＮトランジスタ２７のターンオフ時間（オン状態からオフ状態になるまでの時間）が長くならないようにしている。
【００８１】
ところが、上記グランド用Ｐ+ 部Ｇを設けると、図５（Ａ）及び図５（Ｂ）に示すように、ＮＰＮトランジスタ２７のエミッタ（Ｅ）とコレクタ（Ｃ）との間に、順方向に寄生ダイオードＤk2が形成されてしまい、次の問題が生じる。
即ち、前述したように、ＰチャネルＭＯＳＦＥＴ７をオンさせる時には、２つのＮＰＮトランジスタ２５，２７が共にオンし、ＰチャネルＭＯＳＦＥＴ７のゲート電圧は最終的にはＮＰＮトランジスタ２５を介して負側チャージポンプ回路２３による負電圧になろうとするが、ＮＰＮトランジスタ２７が上記寄生ダイオードＤk2を有していると、接地電圧からＮＰＮトランジスタ２７の寄生ダイオードＤk2及びＮＰＮトランジスタ２５を経由して、負側チャージポンプ回路２３の出力端子ＪPOへ回り込み電流が流れてしまい、その結果、ＰチャネルＭＯＳＦＥＴ７のゲート電圧は、接地電圧よりも上記寄生ダイオードＤk2の順方向降下電圧ＶF （約０．６Ｖ）だけ低い電圧（−ＶF ）までしか下がらなくなってしまう。しかも、接地電圧から上記寄生ダイオードＤk2及びＮＰＮトランジスタ２５を経由して、負側チャージポンプ回路２３の出力端子ＪPO（詳しくは、コンデンサ５６）へ余分な電流が流れ込むため、負側チャージポンプ回路２３における負電圧の出力能力が低下してしまう。
【００８２】
そこで、本実施形態のスイッチング電源回路では、ＰチャネルＭＯＳＦＥＴ７のゲートと２つのＮＰＮトランジスタ２５，２７との間の各経路に、ダイオード１９，２１を順方向に夫々設けることにより、２つのＮＰＮトランジスタ２５，２７をオンした際に、接地電圧からＮＰＮトランジスタ２７の寄生ダイオードＤk2及びＮＰＮトランジスタ２５を経由して負側チャージポンプ回路２３の出力端子ＪPOへ回り込み電流が流れてしまうことを防止し、上記問題を解決している。
【００８３】
但し、こうした回り込み電流の防止は、基本的にはダイオード２１だけを設ければ実現できるが、ＮＰＮトランジスタ２７側だけにダイオード２１を設けたのでは、ＰチャネルＭＯＳＦＥＴ７をオンさせるべく２つのＮＰＮトランジスタ２５，２７をオンさせた時に、上記ダイオード２１における順方向降下電圧の影響で、ＮＰＮトランジスタ２７がＰチャネルＭＯＳＦＥＴ７のゲートから十分に電荷を引き込むことができなくなる可能性がある。
【００８４】
そこで、本実施形態では、ＰチャネルＭＯＳＦＥＴ７のゲートとＮＰＮトランジスタ２５との間の経路にもダイオード１９を設けることにより、ＮＰＮトランジスタ２７側の経路とＮＰＮトランジスタ２５側の経路とのバランスを取っている。
【００８５】
そして、本実施形態のスイッチング電源回路では、２つの各ＮＰＮトランジスタ２５，２７側に、夫々、ダイオード１９，２１を設けることにより、ＮＰＮトランジスタ２７のスイッチング速度の低下防止と、負側チャージポンプ回路２３の電流引き込み能力が小さくてもＰチャネルＭＯＳＦＥＴ７のターンオン時間を短くすることができるという効果とを、十分に両立させているのである。
【００８６】
一方更に、本実施形態のスイッチング電源回路では、スイッチング駆動回路１６及び駆動信号出力回路３０を絶縁分離工程によって形成しているため、その回路１６，３０を構成する各素子は絶縁物で分離されることとなる。
よって、図７を用いて説明したように、接合分離工程を用いた場合のような寄生ダイオードＤk1が負側チャージポンプ回路２３のコンデンサＣ１，Ｃ２，５６に形成されず、所望の負電圧を生成可能な負側チャージポンプ回路２３を得ることができる。また、負側チャージポンプ回路２３以外の各部についても、負電圧が発生すべき部分に不要な寄生ダイオードが形成されることがないため、当該スイッチング電源回路を確実にＩＣ化することができる。
【００８７】
以上、本発明の一実施形態について説明したが、本発明は、前述した実施形態に限定されるものではなく、種々の形態を採り得ることは言うまでもない。
例えば、負側チャージポンプ回路２３は、図６のように構成しても良い。
図６に示す負側チャージポンプ回路２３では、図２に示した負側チャージポンプ回路２３と同様の、発振回路５２、インバータＩＮＶ１，ＩＮＶ２，コンデンサＣ１，Ｃ２，５６、及びダイオードＤ１，Ｄ２，５４を備えているが、それ以外の部分が異なる。
【００８８】
即ち、図６に示す負側チャージポンプ回路２３は、カソードがバッテリ電圧ＶB に接続されたツェナーダイオード６０と、ツェナーダイオード６０のアノードと接地電圧との間に直列に接続された２つの抵抗６１，６２と、その２つの抵抗６１，６２の接続点にベースが接続され、エミッタが接地電圧に接続されたＮＰＮトランジスタ６３と、一端がバッテリ電圧ＶB に接続され、他端がＮＰＮトランジスタのコレクタに接続された抵抗６４と、ベースがＮＰＮトランジスタ６３のコレクタに接続され、エミッタが接地電圧に接続されたＮＰＮトランジスタ６５と、を備えている。また、この負側チャージポンプ回路２３では、発振回路５２のプラス側電源端子がバッテリ電圧ＶB に接続され、発振回路５２のマイナス側電源端子がＮＰＮトランジスタ６５のコレクタに接続されている。
【００８９】
そして、図６の負側チャージポンプ回路２３では、バッテリ電圧ＶB が予め定められたしきい値電圧ＶTH以上の場合に、ＮＰＮトランジスタ６３のベースへ、バッテリ電圧ＶB からツェナーダイオード６０及び抵抗６１を経由してベース電流が流れて、ＮＰＮトランジスタ６３がオンすると共に、ＮＰＮトランジスタ６５がオフし、その結果、発振回路５２への電力供給が停止される。これに対し、バッテリ電圧ＶB が上記しきい値電圧ＶTHよりも低い場合には、ＮＰＮトランジスタ６３がオフすると共に、ＮＰＮトランジスタ６５のベースへ、バッテリ電圧ＶB から抵抗６４を経由してベース電流が流れて、該ＮＰＮトランジスタ６５がオンし、発振回路５２へ電力が供給される。そして、発振回路５２から発振信号が出力されて、図２に示した負側チャージポンプ回路２３と全く同様に、負電圧が生成されることとなる。
【００９０】
このため、図６の負側チャージポンプ回路２３を用いても、前述した実施形態のスイッチング電源回路と同様の効果を得ることができる。
また、上記実施形態のスイッチング電源回路では、スイッチング駆動回路１６と駆動信号出力回路３０との回路部分を絶縁分離工程によりＩＣ化したが、例えばＰチャネルＭＯＳＦＥＴ７やフライホイールダイオード９をも含めてＩＣ化しても良い。
【００９１】
一方、前述した実施形態のスイッチング電源回路において、例えば、ＮＰＮトランジスタ２５，２７に代えてＮチャネルＭＯＳＦＥＴを用いたり、ＰＮＰトランジスタ１７に代えてＰチャネルＭＯＳＦＥＴを用いても良い。
また、上記実施形態のスイッチング電源回路は、自動車用の電子制御装置に設けられるものであったが、外部から供給される電源電圧が変動するような他の電子制御装置に対しても全く同様に用いることができる。
【００９２】
また更に、電源供給対象としては、ＣＰＵに限るものではなく、他の論理回路等、所定の動作用電圧を受けて動作する様々な回路が考えられる。
また、図２に示した負側チャージポンプ回路２３では、動作開始するしきい値電圧ＶTHを分圧用抵抗４３，４４にて発生させ、分圧用抵抗４１，４２及び４３，４４ならびにコンパレータ４５を用いてチャージポンプ動作を制御しているが、このような回路は、別途配置される例えば電源電圧監視回路にて、代用するようにしても良い。
【００９３】
また、しきい値電圧ＶTHは、６Ｖに限らず、例えば８Ｖ程度でも良い。
【図面の簡単な説明】
【図１】  実施形態のスイッチング電源回路の構成を表す回路図である。
【図２】  図１の負側チャージポンプ回路の構成を表す回路図である。
【図３】  絶縁分離工程で形成されたコンデンサの構造を表す断面図である。
【図４】  スイッチング駆動回路のオン駆動部の作用を説明する説明図である。
【図５】  スイッチング駆動回路のオン駆動部に設けられたダイオードの作用を説明する説明図である。
【図６】  負側チャージポンプ回路の他の構成例を表す回路図である。
【図７】  接合分離工程で形成されたコンデンサの構造を表す断面図である。
【符号の説明】
ＪIN…電源入力端子、ＪOUT …電源出力端子、３，１１…コイル、５，１３，５６，Ｃ１，Ｃ２…コンデンサ、７…ＰチャネルＭＯＳＦＥＴ、９…フライホイールダイオード、１５…平滑回路、１６…スイッチング駆動回路、１７…ＰＮＰトランジスタ、１９，２１，５４，Ｄ１，Ｄ２…ダイオード、２３…負側チャージポンプ回路、２５，２７…ＮＰＮトランジスタ、３０…駆動信号出力回路、３５…エラーアンプ、３７…三角波発生回路、３９…ＰＷＭコンパレータ、５２…発振回路、ＩＮＶ１，ＩＮＶ２…インバータ、ＪPO…出力端子
【図１】
0004013011.tif 000002
【図２】
0004013011.tif 000003
【図３】
0004013011.tif 000004
【図４】
0004013011.tif 000005
【図５】
0004013011.tif 000006
【図６】
0004013011.tif 000007
【図７】
0004013011.tif 000008