(57)【特許請求の範囲】
【請求項１】
音声を入力する音声入力手段と、CMOSロジックと音声検出用の低速クロック発振器を有し、前記音声入力手段に音声が入力されたことを検出する音声検出手段と、A/Dコンバータと前記低速クロック発振器よりも高い周波数を発振する高速クロック発振器を有し、前記音声検出手段において前記音声が検出された後に前記A/Dコンバータと前記高速クロック発振器を起動し、前記音声入力手段に入力される音声の認識を開始する音声認識手段と、を有し、前記音声検出手段は、前記音声入力手段からのアナログ入力信号を前記CMOSロジックに入力し、前記CMOSロジックからの出力信号が所定時間内においてCMOSロジックの電圧の閾値レベルを挟んで変化した回数に基づいて、前記音声入力手段に音声が入力されたことを検出することを特徴とする音声認識装置。
【請求項２】
前記音声入力手段を間欠的に駆動するようになっている請求項１に記載の音声認識装置。
【請求項３】
前記音声検出手段は、所定時間内において前記アナログ入力信号が前記CMOSロジックの電圧の閾値レベルを挟んで変化した回数をカウントするカウント手段と、前記カウント手段のカウント回数が所定数以上であるときは前記音声入力手段に音声が入力されたと判定する判定手段と、を有することを特徴とする請求項１または２に記載の音声認識装置。
【請求項４】
前記音声検出手段は、所定時間内において前記アナログ入力信号が前記CMOSロジックの電圧の閾値レベルを挟んで変化した回数をカウントするカウント手段と、前記カウント手段のカウント回数が所定の範囲内であるときは前記音声入力手段に音声が入力されたと判定する判定手段と、を有することを特徴とする請求項１ないし３のいずれかに記載の音声認識装置。
【請求項５】
前記音声検出手段は、さらに、前記アナログ入力信号が前記CMOSロジックの電圧の閾値レベルよりもハイレベルとなっている時間又はローレベルとなっている時間に基づいて、前記音声入力手段に音声が入力されたことを検出するようになっていることを特徴とする１ないし４のいずれかに記載の音声認識装置。
【請求項６】
前記音声検出手段は、前記アナログ入力信号が前記CMOSロジックの電圧の閾値レベルよりもハイレベルであるか又はローレベルであるかを所定周期で検出する検出手段と、所定時間内において前記検出手段がハイレベルであると検出した回数又はローレベルであると検出した回数をカウントする第２のカウント手段と、前記第２のカウント手段のカウント回数が所定数以上であるときは前記音声入力手段に音声が入力されていないと判定する第２の判定手段と、を有することを特徴とする請求項５に記載の音声認識装置。
【請求項７】
前記音声検出手段の検出結果に基づいて、前記演算増幅器の特性を変更するようになっていることを特徴とする請求項１ないし６のいずれかに記載の音声認識装置。
【請求項８】
前記音声検出手段の検出結果に基づいて、前記演算増幅器の動作点を変更するようになっていることを特徴とする請求項７に記載の音声認識装置。
【請求項９】
前記音声検出手段の検出結果に基づいて、前記演算増幅器の増幅率を変更するようになっていることを特徴とする請求項７または８に記載の音声認識装置。
【請求項１０】
前記音声検出手段の検出結果に基づいて、前記演算増幅器の時定数を変更するようになっていることを特徴とする請求項７ないし９のいずれかに記載の音声認識装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音声を認識する音声認識装置に係り、特に、消費電流の低減化を図るとともに、音声検出精度または音声認識精度の向上を図るのに好適な音声認識装置に関する。
【０００２】
【従来の技術】
最近、音声認識を用いた機器が様々な分野で実用化されてきている。この種の機器は、スイッチを入れて初めて認識動作を開始することで十分な機能を果たすものがあるが、音声が入力されると、直ちに音声認識を開始してその認識結果に基づいた動作を行うというように、常に、音声入力を待ち状態としておく必要のあるものもある。
【０００３】
後者の例としては、例えば、ユーザが時刻を問い合わせると現在時刻を応答する時計などがある。この種の機器は、電池で動作するものがほとんどであり、また、機器の小型化、軽量化を考えたとき、電池は小容量のものを使用することが望ましく、かつ、長時間、電池交換をしないで済むことが望まれる。
【０００４】
しかし、この種の機器は、常に音声入力を待ち状態としておく必要があるため、待ち状態においても、常に電流が消費されることになり、その消費電流をいかに小さく抑えるかが大きな課題である。
【０００５】
こうした課題を解決するために、従来、いくつかの音声認識装置が提案されている。例えば、従来の音声認識装置としては、特開昭58-55990号公報に開示されたもの（以下、第１の従来例という。）がある。これは、入力音声をアンプにより増幅して出力する音声入力回路と、音声入力回路に音声が入力されたことを検出する音声検出回路と、音声入力回路からの入力音声を認識する音声認識回路と、を備え、音声検出回路により、音声入力回路に音声が入力されたと検出されたときは、音声認識回路に電力を供給するようになっているものである。この音声検出回路では、音声入力回路からの入力信号が所定レベル以上か否かを判定し、入力信号が所定レベル以上であると判定したときに、音声入力回路に音声が入力されたと検出する。
【０００６】
したがって、所定レベル以上の音声信号が入力されない間は、音声認識回路に電力が供給されないので、音声入力待ち状態における消費電流を低減することができる。
【０００７】
また、従来他の音声認識装置としては、特開平1-93794 号公報に開示されたもの（以下、第２の従来例という。）がある。これは、入力音声をアンプにより増幅して出力する音声入力回路と、音声入力回路からの入力信号が所定レベル以上であるときに信号を出力する音声検出回路と、音声検出回路からの信号が入力されてから所定時間が経過するまでの間信号を出力するタイマと、タイマからの信号の発生中オンとなる電源と、電源からの電力により駆動しかつ音声入力回路からの入力音声を認識する音声認識回路と、を備えたものである。
【０００８】
したがって、所定レベル以上の音声信号が入力されてから所定時間が経過するまでの間でしか、音声認識回路に電力が供給されないので、音声入力待ち状態における消費電流を低減することができる。
【０００９】
また、従来他の音声認識装置としては、特開平7-244494号公報に開示されたもの（以下、第３の従来例という。）がある。これは、音声認識回路に供給するクロック信号の周波数が高いほど消費電流が大きくなるという点に着目してなされたものであって、入力音声をアンプにより増幅して出力する音声入力回路と、音声入力回路からの入力信号における音声区間の特徴量を含む特徴パターンデータを送出する前処理回路と、送出された特徴パターンデータと複数の音声に対するあらかじめ格納済の基準パターンデータとの類似度の比較判定動作をクロック信号に基づき行う音声認識回路と、音声入力回路からの入力信号が所定レベル以上であることを検出する音声検出回路と、音声認識回路の比較結果が所定の音声候補でない場合もしくは音声検出回路の検出結果から入力信号が一定時間以上所定レベル以下である場合にはクロック信号の周波数を基準値よりも低下させるクロック制御回路と、を備えたものである。
【００１０】
したがって、音声認識回路の比較結果が所定の音声候補でない場合や、所定レベル以上の音声信号が一定時間以上入力されない場合は、音声認識回路に高い周波数のクロック信号が供給されないので、音声入力待ち状態における消費電流を低減することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記第１、第２および第３の従来例にあっては、いずれも次のような共通の問題点があった。すなわち、第１、第２および第３の従来例において、音声検出回路では、単に、音声入力回路からの入力信号が所定レベル以上であるか否かを判定することによって、音声入力回路に音声が入力されたことを検出するようになっているため、例えば、単発的なノイズや低周波ノイズ、回路ドリフト等のハイレベルノイズの影響により、入力信号が所定レベル以上になったときは、音声以外のものが入力されたにもかかわらず、音声が入力されたと検出してしまう。したがって、このような場合は、音声を認識する必要がないのに認識動作が開始されてしまい、無駄な電流が消費されることになる。
【００１２】
また、音声入力回路では、音声入力待ち状態と音声認識時とによらず、同一特性のアンプを用いているため、こうしたことも、消費電流の増加を招く要因となっていた。すなわち、音声認識時では、基準音声パターンデータと入力信号とのマッチング処理を行うため、入力信号のすべての成分が必要となるのに対し、音声入力待ち状態では、入力信号が所定レベル以上であるか否かを検出すれば足りるため、例えば、動作点よりもハイレベルの信号成分だけあればよく、必ずしも入力信号のすべての成分を必要としない。したがって、音声認識時に合わせて入力信号のすべての成分を得ようとして、例えば、動作点を電源電圧の１／２に設定してしまうと、音声入力待ち状態では、不要な電流を消費することになる。
【００１３】
さらに、音声入力待ち状態と音声認識時とでは、入力信号における必要な周波数帯域が異なる。すなわち、音声認識時では、上記マッチング処理を行うことから、音声に含まれるすべての周波数成分が必要であるのに対し、音声入力待ち状態では、音声が入力されたことを単に検出すればよいので、音声に含まれる周波数成分うち基本周波数成分だけがあればよい。したがって、音声入力回路において、同一特性のアンプを用いていることは、音声入力待ち状態および音声認識時のいずれかにおいて処理に最適な入力信号を得ることができず、検出精度または認識精度の低下を招く要因ともなっていた。
【００１４】
そこで、本発明は、このような従来の問題を解決することを課題としており、消費電流の低減化を図るとともに、音声検出精度および音声認識精度の向上を図るのに好適な音声認識装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
本発明に係る音声認識装置は、音声認識時には高速のクロックを用い、音声検出時には低速のクロックのみを用いる音声認識装置であり、音声信号の処理に、音声認識時にはＡ／Ｄコンバータを用い、音声検出時にはＣ−ＭＯＳロジックを用いることを特徴とする。このような構成により、音声認識時以外はＣ−ＭＯＳロジックを用いるので、さらに消費電力を低減することができる。
【００１６】
また、本発明に係る音声認識装置は、音声認識時には高速のクロックを用い、音声検出時には低速のクロックのみを用いる音声認識装置であり、音声認識時には連続的にマイクと増幅回路を動作させ、音声検出時には間欠的にマイクと増幅回路を動作させることを特徴とする。このような構成により、音声認識時以外は間欠的にしか電力が消費されないので、消費電力を一層低減することができる。
【００１７】
本発明者等は、鋭意検討を重ねた結果、音声がある程度決まった帯域の周波数を有していること、およびハイレベルノイズが比較的音声帯域外の周波数を有していることに着目し、音声帯域にある音のみを音声認識の対象とすれば、音声とハイレベルノイズとをある程度区別することができることを見いだした。
【００１８】
したがって、上記目的を達成するために、本発明に係る音声認識装置は、音声を入力する音声入力手段と、前記音声入力手段に音声が入力されたことを検出する音声検出手段と、前記音声検出手段の検出結果に基づいて前記音声入力手段に入力される音声の認識を開始する音声認識手段と、を備えた音声認識装置において、前記音声検出手段は、前記音声入力手段からの入力信号が所定レベルを挟んで変化した回数に基づいて、前記音声入力手段に音声が入力されたことを検出するようになっている。
【００１９】
このような構成であれば、音声入力手段に何らかの音が入力されると、音声検出手段により、音声入力手段からの入力信号が所定レベルを挟んで変化した回数に基づいて、音声入力手段に音声が入力されたことが検出され、音声認識手段により、音声検出手段の検出結果に基づいて、音声入力手段に入力される音に対して音声認識が開始される。
【００２０】
ここで、所定レベルは、正または負の実数値をもつレベルに限らず、零レベルまたは音声入力手段の動作点であってもよい。また、「所定レベルを挟んで変化した」とは、所定レベル以下から所定レベル以上への変化、または所定レベル以上から所定レベル以下への変化をいう。
【００２１】
さらに、本発明に係る音声認識装置は、上記の音声認識装置において、前記音声検出手段は、所定時間内において前記入力信号が前記所定レベルを挟んで変化した回数をカウントするカウント手段と、前記カウント手段のカウント回数が所定数以上であるときは前記音声入力手段に音声が入力されたと判定する判定手段と、を有する。
【００２２】
このような構成であれば、音声入力手段に何らかの音が入力されると、カウント手段により、所定時間内において音声入力手段からの入力信号が所定レベルを挟んで変化した回数がカウントされる。カウントの結果、判定手段により、カウント手段のカウント回数が所定数以上であるときは、音声入力手段に音声が入力されたと判定される。
【００２３】
したがって、音声帯域よりも低い周波数を除去するように、所定時間および所定数を設定すれば、音声入力手段に音声が入力されると、カウント手段により、所定時間内において入力信号が所定レベルを挟んで変化した回数がカウントされるが、入力されたものが音声帯域にある音であるので、カウント手段のカウント回数が所定数以上となって、判定手段により、音声入力手段に音声が入力されたと判定される。これに対して、音声入力手段に音声帯域よりも低い周波数の音が入力されると、カウント手段により、所定時間内において入力信号が所定レベルを挟んで変化した回数がカウントされるが、入力されたものが音声帯域よりも低い周波数の音であるので、カウント手段のカウント回数が所定数以上とならず、判定手段により、音声入力手段に音声が入力されたと判定されない。
【００２４】
さらに、本発明に係る音声認識装置は、上記の音声認識装置において、前記音声検出手段は、所定時間内において前記入力信号が前記所定レベルを挟んで変化した回数をカウントするカウント手段と、前記カウント手段のカウント回数が所定の範囲内であるときは前記音声入力手段に音声が入力されたと判定する判定手段と、を有する。
【００２５】
このような構成であれば、音声入力手段に何らかの音が入力されると、カウント手段により、所定時間内において音声入力手段からの入力信号が所定レベルを挟んで変化した回数がカウントされる。カウントの結果、判定手段により、カウント手段のカウント回数が所定の範囲内であるときは、音声入力手段に音声が入力されたと判定される。
【００２６】
したがって、音声帯域外の周波数を除去するように、所定時間および所定の範囲を設定すれば、音声入力手段に音声が入力されると、カウント手段により、所定時間内において入力信号が所定レベルを挟んで変化した回数がカウントされるが、入力されたものが音声帯域にある音であるので、カウント手段のカウント回数が所定の範囲内となって、判定手段により、音声入力手段に音声が入力されたと判定される。これに対して、音声入力手段に音声帯域外の周波数の音が入力されると、カウント手段により、所定時間内において入力信号が所定レベルを挟んで変化した回数がカウントされるが、入力されたものが音声帯域外の周波数の音であるので、カウント手段のカウント回数が所定の範囲内とならず、判定手段により、音声入力手段に音声が入力されたと判定されない。
【００２７】
ところで、音声認識装置では、音声入力手段からの入力信号が動作点を離れて電源電圧または接地電圧に張りついたままの状態となることが稀に発生する。上記の発明では、音声入力手段からの入力信号が所定レベルを挟んで何回変化したかによって、音声入力手段に入力される音の周波数を擬似的に検出するようにしているが、例えば、音声入力手段に高周波のハイレベルノイズが入力され、その入力信号が所定時間内の途中で動作点を離れて電源電圧または接地電圧に張りついたままの状態となった場合であって、しかもその入力信号が所定レベルを挟んで変化した回数が所定の範囲内となった場合は、音声認識手段が音声認識を開始してしまうことになる。したがって、こうした場合においては、音声以外の入力信号であることが明らかなので、音声認識手段が音声認識を開始してしまうのを避けたい。
【００２８】
上記のような場合における入力信号は、電源電圧または接地電圧に張りついているために、音声の入力信号に比較して、所定レベルよりもハイレベルになっている時間、または所定レベルよりもローレベルとなっている時間が長くなるということができる。
【００２９】
そこで、かかる点に着目し、上記問題を解決するために、本発明に係る音声認識装置は、上記の音声認識装置において、前記音声検出手段は、さらに、前記入力信号が前記所定レベルよりもハイレベルとなっている時間またはローレベルとなっている時間に基づいて、前記音声入力手段に音声が入力されたことを検出するようになっている。
【００３０】
このような構成であれば、音声入力手段に何らかの音が入力されると、音声検出手段により、音声入力手段からの入力信号が所定レベルよりもハイレベルになっている時間、または所定レベルよりもローレベルになっている時間に基づいて、音声入力手段に音声が入力されたことが検出される。
【００３１】
さらに、本発明に係る音声認識装置は、請求項６記載の音声認識装置において、前記音声検出手段は、前記入力信号が前記所定レベルよりもハイレベルであるかまたはローレベルであるかを所定周期で検出する検出手段と、所定時間内において前記検出手段がハイレベルであると検出した回数またはローレベルであると検出した回数をカウントする第２のカウント手段と、前記第２のカウント手段のカウント回数が所定数以上であるときは前記音声入力手段に音声が入力されていないと判定する第２の判定手段と、を有する。
【００３２】
このような構成であれば、音声入力手段に何らかの音が入力されると、検出手段により、音声入力手段からの入力信号が所定レベルよりもハイレベルであるかまたはローレベルであるかが所定周期で検出されるとともに、第２のカウント手段により、所定時間内において検出手段がハイレベルであると検出した回数またはローレベルであると検出した回数がカウントされる。カウントの結果、第２の判定手段により、第２のカウント手段のカウント回数が所定数以上であるときは、音声入力手段に音声が入力されていないと判定される。
【００３３】
したがって、上記のような状態が生じると、第２のカウント手段により、所定時間内においてハイレベルの回数またはローレベルの回数がカウントされるが、入力信号が電源電圧または接地電圧に張りついているので、第２のカウント手段のカウント回数が所定数以上となって、第２の判定手段により、音声入力手段に音声が入力されていないと判定される。なお、音声入力手段に音声が入力されると、第１のカウント手段により、所定時間内においてハイレベルの回数またはローレベルの回数がカウントされるが、入力信号が動作点を基準として振動するので、第２のカウント手段のカウント回数が所定数以上とならず、第２の判定手段により、音声入力手段に音声が入力されていないと判定されない。
【００３４】
一方、本発明に係る音声認識装置は、入力した音声を演算増幅器により増幅して出力する音声入力手段と、前記演算増幅器からの入力信号に基づいて前記音声入力手段に音声が入力されたことを検出する音声検出手段と、前記音声検出手段の検出結果に基づいて前記入力信号に対する音声認識を開始する音声認識手段と、を備えた音声認識装置において、前記音声検出手段の検出結果に基づいて、前記演算増幅器の特性を変更するようになっている。
【００３５】
このような構成であれば、音声入力手段に何らかの音が入力されると、演算増幅器により、入力された音が増幅されて出力される。そして、音声検出手段により、演算増幅器の特性に基づき増幅された入力信号に基づいて、音声入力手段に音声が入力されたことが検出され、音声検出手段の検出結果に基づいて、演算増幅器の特性が変更されるとともに、変更された演算増幅器の特性に基づき増幅された入力信号に対する音声認識が開始される。したがって、音声検出時と音声認識時とでは、演算増幅器に対して異なる特性が設定される。
【００３６】
この発明において、「特性」とは、動作点、増幅率、時定数等をいう。
【００３７】
さらに、本発明に係る音声認識装置は、上記の音声認識装置において、前記音声検出手段の検出結果に基づいて、前記演算増幅器の動作点を変更するようになっている。
【００３８】
このような構成であれば、音声検出手段の検出結果に基づいて、演算増幅器の動作点が変更される。したがって、音声検出時と音声認識時とでは、演算増幅器に対して異なる動作点が設定される。
【００３９】
さらに、本発明に係る音声認識装置は、上記の音声認識装置において、前記音声検出手段の検出結果に基づいて、前記演算増幅器の増幅率を変更するようになっている。
【００４０】
このような構成であれば、音声検出手段の検出結果に基づいて、演算増幅器の増幅率が変更される。したがって、音声検出時と音声認識時とでは、演算増幅器に対して異なる増幅率が設定される。
【００４１】
さらに、本発明に係る音声認識装置は、上記の音声認識装置において、前記音声検出手段の検出結果に基づいて、前記音声検出手段の検出結果に基づいて、前記演算増幅器の時定数を変更するようになっている。
【００４２】
このような構成であれば、音声検出手段の検出結果に基づいて、演算増幅器の時定数が変更される。したがって、音声検出時と音声認識時とでは、演算増幅器に対して異なる時定数が設定される。
【００４３】
さらに、本発明に係る音声認識装置は、上記の音声認識装置において、前記音声入力手段を間欠的に駆動するようになっている。
【００４４】
このような構成であれば、音声入力手段が間欠的に駆動させられる。例えば、０．１秒間を動作状態として音声入力を可能とし、その後の０．５秒間を非動作状態とするというように、動作状態と非動作状態とを繰り返す間欠的な音声入力動作が行われる。このような間欠駆動を行うことにより、音声入力待ち状態における消費電流が低減される。
【００４５】
【発明の実施の形態】
以下、本発明の第１の実施の形態を図面を参照しながら説明する。図１は、本発明に係る音声認識装置の実施の形態を示す概略構成図である。
【００４６】
この第１の実施の形態は、本発明に係る音声認識装置を、図１に示すように、常に音声入力待ち状態とし、音声が入力されると、直ちに音声認識を開始してその認識結果に基づいた動作を行う常時駆動型の音声認識装置に適用したものである。
【００４７】
まず、構成の概略を説明すると、図１中、音声認識装置１００は、マイクロホン１１０と、マイクロホン１１０が入力した音声をアンプにより増幅して出力する音声入力回路１２０と、制御プログラムに基づいて音声入力回路１２０からの入力信号を用いた所定の音声認識処理を実行するＣＰＵ１３０と、所定領域にあらかじめＣＰＵ１３０の制御プログラム等を格納しているＲＯＭ１４０と、ＲＯＭ１４０等から読み出したデータやＣＰＵ１３０の演算過程で必要な演算結果を格納するためのＲＡＭ１５０と、ＣＰＵ１３０からの音声信号をアンプにより増幅してスピーカ１７０に出力する音声出力回路１６０と、で構成されている。ここで、ＣＰＵ１３０と、ＲＯＭ１４０と、ＲＡＭ１５０とは、データを転送するためのデータバス１９９によりデータ授受可能に相互に接続されている。
【００４８】
ＣＰＵ１３０には、音声入力回路１２０に音声が入力されたことを検出するＣＭＯＳロジック１３２と、音声入力回路１２０からのアナログの入力信号をディジタル信号に変換するＡ／Ｄコンバータ１３４と、音声入力回路１２０をＣＭＯＳロジック１３２とＡ／Ｄコンバータ１３４とに接続切換するスイッチＳＷと、ＣＰＵ１３０の処理結果であるディジタル信号をアナログ信号に変換して音声出力回路１６０に出力するＤ／Ａコンバータ１３６と、高速（例えば、２０ＭＨｚ）のクロックを発振する高速クロック発振器１３８と、低速（例えば、３２ＫＨｚ）のクロックを発振する低速クロック発振器１３９と、ＣＰＵ１３０の制御により電源電圧ＶDD、接地電圧（ＧＮＤ）、オープン電圧（フローティング）への接続切換を行う制御ポートＰ1 ，Ｐ2 ，Ｐ3 ，MIC-GND と、が設けられている。各制御ポートＰ1 〜Ｐ3 ，MIC-GND には、後段で詳述するが、音声入力回路１２０における回路素子の一端が接続されている。
【００４９】
ＣＰＵ１３０では、まず、音声入力回路１２０をＣＭＯＳロジック１３２に接続するようにスイッチＳＷが切り換えられる。この状態で、ＣＭＯＳロジック１３２により音声が入力されたと検出されると、音声入力回路１２０をＡ／Ｄコンバータ１３４に接続するようにスイッチＳＷが切り換えられる。そして、Ａ／Ｄコンバータ１３４により、音声入力回路１２０からのアナログの入力信号がディジタル信号に変換されてＲＡＭ１５０に格納され、格納されたディジタル信号に基づいて所定の音声認識処理が実行される。なお、音声認識処理の結果、その認識結果に基づいた所定の動作として、ＣＰＵ１３０からディジタルの音声信号が出力されると、Ｄ／Ａコンバータ１３６によりこれがアナログ信号に変換されて音声出力回路１６０に出力される。
【００５０】
全体の動作を図２のフローチャートに基づいて説明する。まず、通常は音声検出動作をしており、マイクロフォン１１０および音声入力回路１２０の後述するオペアンプＡp は間欠動作をしている。そして、マイクロフォン１１０に音が入力されると、オペアンプＡp の出力が、一定期間内にＣ−ＭＯＳロジック１３２の閾値を超えた回数が、規定の回数の範囲内かどうかを調べ、規定の範囲内なら音声が入力されたと判定し、音声認識動作を起動する。規定の範囲外なら音声は入力されなかったと判定し、音声検出動作に戻る。音声認識動作を起動するには、高速クロックを起動し、制御ポートを音声認識動作に切り換える。音声認識動作中に、一定期間内に音声の入力があれば、その音声を用いて音声認識を行い、必要な動作をした後、さらに音声の入力を待つ。音声認識動作中に、一定期間内に音声の入力がなければ、制御ポートを音声検出動作に切り換え、高速クロックを停止し、音声検出動作に戻る。
【００５１】
次に、音声入力回路１２０の詳細な構成を図面を参照しながら説明する。図３は、音声入力回路１２０の構成を示す回路図である。
【００５２】
音声入力回路１２０は、図３に示すように、マイクロホン１１０からの音声信号を増幅するオペアンプＡP と、マイクロホン１１０の一端および電源電圧ＶDDに両端を接続した抵抗Ｒ1 と、オペアンプＡP の非反転入力端子とマイクロホン１１０の一端との間に介挿されたコンデンサＣ1 と、オペアンプＡP の非反転入力端子に一端を接続した抵抗Ｒ3 ，Ｒ2 と、オペアンプＡP の反転端子に一端を接続したコンデンサＣ2 ，Ｃ3 および抵抗Ｒ4 と、コンデンサＣ2 の他端に一端を接続した抵抗Ｒ5 と、コンデンサＣ3 の他端に一端を接続した抵抗Ｒ6 と、オペアンプＡP の負帰還ループに介挿された抵抗Ｒ7 と、で構成されている。
【００５３】
ここで、マイクロホン１１０の他端および抵抗Ｒ3 ，Ｒ6 の他端は、制御ポートMIC-GND に、抵抗Ｒ2 の他端は、制御ポートＰ1 に、抵抗Ｒ4 の他端は、制御ポートＰ2 に、抵抗Ｒ5 の他端は、制御ポートＰ3 に、それぞれ接続されている。なお、オペアンプＡP の電源入力端子は、それぞれ電源ＶDDおよび制御ポートMIC-GND に接続されている。また、抵抗Ｒ2 ，Ｒ3 は、いずれも同抵抗値である。
【００５４】
次に、制御ポートＰ1 〜Ｐ3 ，MIC-GND の詳細な構成を図面を参照しながら説明する。図４は、制御ポートＰ1 〜Ｐ3 ，MIC-GND の切換制御の状態を示すタイムチャートである。
【００５５】
各制御ポートＰ1 〜Ｐ3 ，MIC-GND は、音声入力回路１２０がＣＭＯＳロジック１３２に接続されている音声検出時と、音声入力回路１２０がＡ／Ｄコンバータ１３４に接続されている音声認識時とに応じて、電源電圧ＶDD、ＧＮＤ、フローティングへの接続切換を行うようになっている。音声検出時では、後段で詳述するが、音声入力回路１２０を間欠的に駆動するため、音声入力回路１２０をオンにする音声入力回路オン時と、音声入力回路１２０をオフにする音声入力回路オフ時と、が存在する。したがって、各制御ポートＰ1 〜Ｐ3 ，MIC-GND は、音声検出時において、さらに、音声入力回路オン時と、音声入力回路オフ時とに応じて、上記接続切換を行うようになっている。
【００５６】
具体的に、制御ポートMIC-GND は、図４に示すように、音声入力回路オフ時では電源電圧ＶDDに、音声入力回路オン時および音声認識時ではＧＮＤに、それぞれ接続切換するようになっており、制御ポートＰ1 は、音声入力回路オフ時および音声認識時では電源電圧ＶDDに、音声入力回路オン時ではＧＮＤに、それぞれ接続切換するようになっている。また、制御ポートＰ2 ，Ｐ3 は、音声入力回路オフ時では電源電圧ＶDDに、音声入力回路オン時ではＧＮＤに、音声認識時ではフローティングに、それぞれ接続切換するようになっている。
【００５７】
このように接続切換が行われるため、音声入力回路１２０は、音声入力回路オン時では図５に示すように、また音声認識時では図６に示すようになる。
【００５８】
すなわち、音声入力回路オン時では、音声入力回路１２０は、図５に示すように、オペアンプＡP と、抵抗Ｒ1 ，Ｒ7 と、コンデンサＣ1 〜Ｃ3 と、ＧＮＤに他端を接続した抵抗Ｒ2 〜Ｒ6 と、で構成される。なお、マイクロホン１１０の他端は、ＧＮＤに接続されている。このとき、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk は、下式（１）〜（３）で示される。なお、下式で、Ｒm ‖Ｒn は、Ｒm とＲn の並列抵抗値を意味する。
【００５９】
ＶQ ＝  ０                                                    （１）
Ａf ≒  （Ｒ4 ‖Ｒ5 ‖Ｒ6 ＋Ｒ7 ）／Ｒ4 ‖Ｒ5 ‖Ｒ6           （２）
Ｔk ＝  Ｃ2 Ｒ5   または  Ｃ3 Ｒ6                             （３）
（３）式の右辺は、 Ｃ2 Ｒ5とＣ3 Ｒ6の値の小さいほうが時定数として支配的になるという意味である。
【００６０】
一方、音声認識時では、音声入力回路１２０は、図６に示すように、オペアンプＡP と、抵抗Ｒ1 ，Ｒ7 と、コンデンサＣ1 ，Ｃ3 と、ＧＮＤに他端を接続した抵抗Ｒ3 ，Ｒ6 と、電源電圧ＶDDに他端を接続した抵抗Ｒ2 と、で構成される。なお、マイクロホン１１０の他端は、ＧＮＤに接続されている。このとき、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk は、下式（４）〜（６）で示される。
ＶQ ＝  ＶDDＲ3 ／（Ｒ2 ＋Ｒ3 ）  ＝  ＶDD／２    ∵Ｒ2 ＝Ｒ3 （４）
Ａf ≒  （Ｒ6 ＋Ｒ7 ）／Ｒ6                                   （５）
Ｔk ＝  Ｃ3 Ｒ6                                               （６）
このように、音声検出時と音声認識時とでは、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk がそれぞれ異なる値で設定可能となるので、抵抗Ｒ1 〜Ｒ7 およびコンデンサＣ1 〜Ｃ3 の値は、音声検出時および音声認識時の両方において最適な入力信号が得られるような値に設定しておく。なお、音声認識時でも、場面によって増幅率Ａf や時定数Ｔk を変えたい場合は、Ｃ3 ＋Ｒ6 にＣ2 ＋Ｒ5 を並列に接続することにより、それぞれの場面で最適な特性を得ることができる。また、音声検出時でも、いくつかのＣＲの組み合わせが考えられ、Ｃ2 ＋Ｒ5 は使用せず、Ｃ3 ＋Ｒ6 にＲ4 を並列に接続するだけでもよいし、Ｒ4 は使用せず、Ｃ3 ＋Ｒ6 にＣ2 ＋Ｒ5 を並列に接続するだけでもよい。
【００６１】
図７は、音声検出（間欠動作）時の動作のタイムチャートである。この間欠動作では、一定の期間ごとに各制御ポートＰ1 〜Ｐ3 ，MIC-GND は、電源電圧ＶDD（プルアップ）、ＧＮＤ（プルダウン）への接続を繰り返す。オペアンプＡP 出力の基準動作点は０Ｖであるため、マイクロホン１１０がＯＮのときのオペアンプＡP の出力は０Ｖになる。オペアンプＡP の出力は、回路内の時定数Ｔk のため若干応答が遅れる。
【００６２】
図８は、音声検出動作（間欠動作）から音声認識動作への切り換えを示すタイムチャートである。間欠動作でマイクロフォン１１０がＯＮのときに、規定の音声入力があると、音声認識動作に切り換わる。そのとき、制御ポートMIC-GND はＧＮＤ、制御ポートＰ1 は電源電圧ＶDDに接続され、制御ポートＰ2 ，Ｐ3 は切り離されるため、音声入力回路１２０は、図５に示すような回路になる。オペアンプＡP 出力の基準動作点は、電源電圧ＶDDの１／２となる。
【００６３】
図９は、オペアンプＡP の出力波形を示す図である。音声認識時では、電源電圧ＶDDの１／２を中心に、入力波形を歪みなく増幅した波形を出力する。この波形をＡ／Ｄコンバータ１３４でＡ／Ｄ変換し、音声認識に用いる。音声検出時では、０Ｖを基準に、入力波形が半波整流された波形を出力する。この波形が、一定期間内にＣ−ＭＯＳロジック１３２の閾値を越えた回数を調べ、有効な音声かどうか判定する。
【００６４】
次に、ＣＰＵ１３０の詳細な構成を図面を参照しながら説明する。図１０および図１１は、ＣＰＵ１３０で実行される処理を示すフローチャートである。
【００６５】
ＣＰＵ１３０は、マイクロプロセッシングユニットＭＰＵ等からなり、音声入力回路１２０に音声が入力されたことを検出するときは、ＲＯＭ１４０の所定領域に格納されている所定のプログラムを起動させ、図１０のフローチャートに示す音声検出処理を実行する一方、図１１のフローチャートに示す間欠駆動処理を所定周期で実行し、音声入力回路１２０を、所定時間（例えば７０ｍｓ）オンにし、所定時間（例えば、３００ｍｓ）オフにする動作を周期的に繰り返すことにより、間欠的に駆動させるようになっている。
【００６６】
図１０に基づいて、音声検出処理について説明する。まず、ＣＰＵ１３０において音声入力回路オン時になると、ステップＳ１００に移行して、低速クロック発振器１３９を起動させることによりＣＰＵ１３０を低速のクロックで動作させ、ステップＳ１０２に移行して、音声入力回路１２０をＣＭＯＳロジック１３２に接続するようにスイッチＳＷを切り換え、ステップＳ１０４に移行して、整数型の変数COUNT ，HIGH，LOW に“０”を設定し、ステップＳ１０６に移行するようになっている。
【００６７】
ステップＳ１０６では、音声入力回路１２０からの入力信号が所定レベルを挟んで変化したか否かを判定し、所定レベルを挟んで変化したと判定されたとき(Yes) は、ステップＳ１０８に移行して、変数COUNT の値に“１”を加算し、ステップＳ１１０に移行するが、そうでないと判定されたとき（No) は、そのままステップＳ１１０に移行する。このステップＳ１０６では、音声入力回路１２０からの入力信号を所定周期（例えば、７０ｍｓ中２５６点をとる周期、すなわち３６５７Ｈｚ）でサンプリングし、１サンプリング前の値と現在の値とを比較して、１サンプリング前の値が所定レベル以上でありかつ現在の値が所定レベル以下であるとき、または１サンプリング前の値が所定レベル以下でありかつ現在の値が所定レベル以上であるときは、音声入力回路１２０からの入力信号が所定レベルを挟んで変化したと判定するようになっている。
【００６８】
次いで、ステップＳ１１０では、音声入力回路１２０からの入力信号が所定レベルよりもハイレベルであるか否かを判定し、所定レベルよりもハイレベルであると判定されたとき(Yes) は、ステップＳ１１２に移行して、変数HIGHに“１”を加算するが、そうでないと判定されたとき（No) は、ステップＳ１１４に移行して、変数LOW に“１”を加算し、その後はいずれもステップＳ１１６に移行するようになっている。このステップＳ１１０では、ステップＳ１０６と同様に、音声入力回路１２０からの入力信号を所定周期でサンプリングし、現在の値が所定レベルよりもハイレベルであるか否かを判定するようになっている。
【００６９】
次いで、ステップＳ１１６では、音声入力回路１２０をオンにする所定時間（上記、７０ｍｓ）が経過したか否か、所定時間が経過したと判定されたとき(Yes) は、ステップＳ１１８に移行して、変数COUNT の値が所定数（例えば、３２）以上であるか否かを判定し、所定数以上であると判定されたとき(Yes) は、ステップＳ１２０に移行するようになっている。このステップＳ１１８では、例えば、音声入力回路１２０に音声が入力されたときの変数COUNT の値を、所定数として設定しておく。
【００７０】
ステップＳ１２０では、変数HIGHの値が所定数以下であるか否かを判定し、所定数以下であると判定されたとき(Yes) は、ステップＳ１２２に移行して、変数LOW の値が所定数以下であるか否かを判定し、所定数以下であると判定されたとき(Yes) は、ステップＳ１２４に移行するようになっている。このステップＳ１２０，Ｓ１２２では、例えば、音声入力回路１２０に音声が入力されたときの変数HIGHまたは変数LOW の値を、所定数として設定しておく。
【００７１】
ステップＳ１２４では、高速クロック発振器１３８を起動させることによりＣＰＵ１３０を高速のクロックで動作させ、ステップＳ１２６に移行して、音声入力回路１２０をＡ／Ｄコンバータ１３４に接続するようにスイッチＳＷを切り換え、ステップＳ１２８に移行して、音声認識時の切換パターンとなるように各制御ポートＰ1 〜Ｐ3 ，MIC-GND を接続切換し、ステップＳ１３０に移行するようになっている。
【００７２】
ステップＳ１３０では、音声入力回路１２０からの入力信号が所定時間内に少なくとも１回は所定レベルよりもハイレベルとなったか否かを判定し、所定時間内に所定レベルよりもハイレベルとなったと判定されたとき(Yes) は、ステップＳ１３２に移行して、音声入力回路１２０からの入力信号を用いた所定の音声認識処理を実行し、一連の処理を終了して元の処理に復帰させるが、そうでないと判定されたとき（No) は、そのまま一連の処理を終了して元の処理に復帰させるようになっている。このステップＳ１３０は、音声入力回路１２０からの入力信号が所定時間内に１回も所定レベルよりもハイレベルとならないときは、音声入力回路１２０に音声が入力されていないものと判定するための処理である。
【００７３】
一方、ステップＳ１１８の判定の結果、変数COUNT の値が所定数以上でないと判定されたとき（No) 、ステップＳ１２０の判定の結果、変数HIGHの値が所定数以下でないと判定されたとき（No) 、ステップＳ１２２の判定の結果、変数LOW の値が所定数以下でないと判定されたとき（No) はいずれも、ステップＳ１０４に戻るようになっている。
【００７４】
また一方、ステップＳ１１６の判定の結果、音声入力回路１２０をオンにする所定時間が経過していないと判定されたとき（No) は、ステップＳ１０６に戻るようになっている。
【００７５】
次に、図１１に基づいて、間欠駆動処理について説明する。まず、ＣＰＵ１３０において間欠駆動処理が実行されると、ステップＳ２００に移行して、スイッチＳＷの状態に基づいて現在が音声検出時であるか否かを判定し、音声検出時であると判定されたとき(Yes) は、ステップＳ２０２に移行して、音声入力回路１２０をオンにする切換パターンとなるように各制御ポートＰ1 〜Ｐ3 ，MIC-GND を接続切換し、ステップＳ２０４に移行するようになっている。
【００７６】
ステップＳ２０４では、音声入力回路１２０をオンにする所定時間（上記、７０ｍｓ）が経過したか否かを判定し、所定時間が経過したと判定されたとき(Yes) は、ステップＳ２０６に移行して、音声入力回路１２０をオフにする切換パターンとなるように各制御ポートＰ1 〜Ｐ3 ，MIC-GND を接続切換し、ステップＳ２０８に移行するようになっている。しかし、ステップＳ２０４の判定の結果、所定時間が経過していないと判定されたとき（No) は、ステップＳ２０４で所定時間が経過するまで待機するようになっている。
【００７７】
ステップＳ２０８では、音声入力回路１２０をオフにする所定時間（上記、３００ｍｓ）が経過したか否かを判定し、所定時間が経過したと判定されたとき(Yes) は、一連の処理を終了して元の処理に復帰させるが、所定時間が経過していないと判定されたとき（No) は、ステップＳ２０８で所定時間が経過するまで待機するようになっている。
【００７８】
一方、ステップＳ２００の判定の結果、音声検出時でないと判定されたとき（No) は、一連の処理を終了して元の処理に復帰させるようになっている。
【００７９】
次に、上記第１の実施の形態の動作を図面を参照しながら説明する。図１２は、音声入力回路１２０からの入力信号を示すタイムチャートである。
【００８０】
まず、音声認識装置１００に電源が投入されると、ステップＳ１００において、低速のクロックでＣＰＵ１３０が駆動させられ、ステップＳ１０２において、音声入力回路１２０がＣＭＯＳロジック１３２に接続されるとともに、ステップＳ２００〜Ｓ２０８において、音声入力回路１２０が間欠的に駆動させられる。この間欠駆動中に音声入力回路オン時となると、制御ポートＰ1 〜Ｐ3 ，MIC-GND がいずれもＧＮＤに接続切換される。
【００８１】
このため、音声入力回路オン時においてマイクロホン１１０に音声が入力されると、オペアンプＡP により、マイクロホン１１０からの音声信号が、音声検出時用に設定された動作点ＶQ 、増幅率Ａf 、時定数ＴK に基づいて増幅され、ＣＭＯＳロジック１３２に入力される。例えば、動作点ＶQ についていえば、マイクロホン１１０からの音声信号は、動作点０Ｖを基準として増幅される。なお、音声入力回路オン時と音声入力回路オフ時とが切り換わる際は、抵抗Ｒ4 により、コンデンサＣ2 ，Ｃ3 に充電された電荷が放電させられるので、高い応答性をもって動作点ＶQ が切り換わる。
【００８２】
ＣＭＯＳロジック１３２では、音声入力回路１２０がオンにされている所定時間内において、音声入力回路１２０からの入力信号が所定レベルを挟んで変化した回数（COUNT 値）、入力信号が所定レベルよりもハイレベルとなった回数（HIGH値）、および入力信号が所定レベルよりもローレベルとなった回数（LOW 値）がそれぞれカウントされるが、マイクロホン１１０に音声が入力されたことにより入力信号が音声帯域にあるので、図１２（ａ）に示すように、入力信号が所定レベルを挟んで変化した回数が所定数以上となり、かつ、入力信号が所定レベルよりもハイレベルとなった回数および所定レベルよりもローレベルとなった回数も所定数以下となる。
【００８３】
したがって、音声入力回路１２０に音声が入力されたと判定され、音声認識時となるので、ステップＳ１２４において、高速のクロックでＣＰＵ１３０が駆動させられ、ステップＳ１２６において、音声入力回路１２０がＡ／Ｄコンバータ１３４に接続されるとともに、制御ポートＰ1 が電源電圧ＶDDに、制御ポートＰ2 ，Ｐ3 がフローティングに、制御ポートMIC-GND がＧＮＤに、それぞれ接続される。
【００８４】
このため、音声入力回路１２０では、オペアンプＡP により、マイクロホン１１０からの音声信号が、音声認識時用に設定された動作点ＶQ 、増幅率Ａf 、時定数ＴK に基づいて増幅され、Ａ／Ｄコンバータ１３４に入力される。例えば、動作点ＶQ についていえば、マイクロホン１１０からの音声信号は、動作点ＶDD／２を基準として増幅される。なお、音声入力回路オン時と音声認識時とが切り換わる際は、抵抗Ｒ4 により、コンデンサＣ2 ，Ｃ3 に充電された電荷が放電させられるので、高い応答性をもって動作点ＶQ が切り換わる。
【００８５】
Ａ／Ｄコンバータ１３４では、音声入力回路１２０からのアナログの入力信号がディジタル信号に変換され、ＲＡＭ１５０に格納される。ＣＰＵ１３０では、ステップＳ１３２において、ＲＡＭ１５０に格納されたディジタル信号に基づいて所定の音声認識処理が実行される。音声認識処理の結果、その認識結果に基づいた所定の動作として、ＣＰＵ１３０からディジタルの音声信号が出力されると、Ｄ／Ａコンバータ１３６によりこれがアナログ信号に変換され、音声出力回路１６０を介してスピーカ１７０から出力される。
【００８６】
次に、音声入力回路オン時において、例えば、マイクロホン１１０に低周波のハイレベルノイズが入力されると、ＣＭＯＳロジック１３２では、入力信号が音声帯域よりも低い周波数帯域にあるので、図１２（ｂ）に示すように、入力信号が所定レベルを挟んで変化した回数が所定数以下となる。したがって、音声入力回路１２０に音声が入力されていないと判定され、音声認識時とならず、音声検出時が継続される。
【００８７】
次に、音声入力回路オン時において、例えば、マイクロホン１１０に低レベルのノイズが入力されると、ＣＭＯＳロジック１３２では、入力信号が音声帯域であっても所定レベル以下であるので、図１２（ｃ）に示すように、入力信号が所定レベルを挟んで変化した回数が所定数以下となる。したがって、音声入力回路１２０に音声が入力されていないと判定され、音声認識時とならず、音声検出時が継続される。
【００８８】
次に、例えば、マイクロホン１１０に高周波のハイレベルノイズが入力され、その入力信号が音声入力回路１２０がオンにされている所定時間内の途中で動作点ＶQ を離れて電源電圧ＶDDに張りついたままの状態となった場合であって、しかもその入力信号が所定レベルを挟んで変化した回数が所定数以上となった場合について説明する。音声入力回路オン時において、マイクロホン１１０にこのような入力があると、ＣＭＯＳロジック１３２では、図１２（ｄ）に示すように、入力信号が所定レベルを挟んで変化した回数が所定数以上となるが、入力信号が所定レベルよりもハイレベルとなった回数が所定数以上となる。したがって、音声入力回路１２０に音声が入力されていないと判定され、音声認識時とならず、音声検出時が継続される。なお、入力信号が所定時間内の途中で動作点ＶQ を離れてＧＮＤに張りついたままの状態となった場合は、ＣＭＯＳロジック１３２において、入力信号が所定レベルよりもローレベルとなった回数が所定数以上となるので、同様に、音声認識時とならず、音声検出時が継続される。
【００８９】
このようにして、音声を入力する音声入力回路１２０と、音声入力回路１２０に音声が入力されたことを検出するＣＭＯＳロジック１３２と、ＣＭＯＳロジック１３２の検出結果に基づいて音声入力回路１２０に入力される音声の認識を開始するＣＰＵ１３０と、を備え、ＣＭＯＳロジック１３２は、音声入力回路１２０からの入力信号が所定レベルを挟んで変化した回数をカウントし、そのカウント回数が所定数以上であるときは、音声入力回路１２０に音声が入力されたと判定するようにしたから、入力信号が所定レベル以下となるときはもとより、低周波のハイレベルノイズの影響により入力信号が所定レベル以上となっても、音声入力回路１２０に音声が入力されていないと判定される。したがって、このような場合に、音声認識動作が開始されてしまうのを防止することができるので、従来に比して、無駄な電流の消費を抑制することにより、消費電流を低減することができる。
【００９０】
特に、音声入力回路１２０からの入力信号が所定レベルを挟んで変化したか否かを検出することにより、音声入力回路１２０からの入力信号の周波数を擬似的に検出するようにしたから、ＣＭＯＳロジック１３２を用いた簡易な構成とすることができ、音声検出精度を向上しながらもコストの上昇を比較的抑えることができる。
【００９１】
また、ＣＰＵ１３０は、入力信号が所定レベルよりもハイレベルであるかまたは所定レベルよりもローレベルであるかを所定周期で検出し、所定時間内において所定レベルよりもハイレベルであると検出した回数および所定レベルよりもローレベルであると検出した回数をカウントし、そのカウント回数が所定数以上であるときは、音声入力回路１２０に音声が入力されていないと判定するようにしたから、音声入力回路１２０からの入力信号が動作点ＶQ を離れて電源電圧ＶDDまたはＧＮＤに張りついたままの状態となっても、音声入力回路１２０に音声が入力されていないと判定される。したがって、このような場合に、音声認識動作が開始されてしまうのを防止することができるので、従来に比して、無駄な電流の消費を抑制することにより、消費電流を低減することができる。
【００９２】
さらに、音声認識時では、入力された音声をディジタル的に処理するために、Ａ／Ｄコンバータ１３４が必要だが、Ａ／Ｄコンバータ１３４は消費電流が大きい。音声検出動作では、入力された信号が規定のレベル以上かどうかを判定すればよいので、Ａ／Ｄコンバータ１３４の代わりに、Ｃ−ＭＯＳロジック１３２を用いることにより、消費電力を減らすことができる。
【００９３】
さらに、音声検出時で、マイクロフォン１１０とオペアンプＡP をＯＦＦにするには、マイクロフォン１１０のグランド側（MIC-GND)および各制御ポートＰ1 〜Ｐ3 を電源電圧ＶDDにプルアップすることにより、消費電力を減らすことができる。
【００９４】
さらに、オペアンプＡP の特性を変えるには、オペアンプＡP の抵抗とコンデンサを、ＣＰＵ１３０の制御ポートＰ1 〜Ｐ3 により制御することにより行う。この制御は、ＣＰＵ１３０の制御ポートＰ1 〜Ｐ3 で直接制御しないくても、アナログスイッチ等で制御することもできる。ＣＰＵ１３０の制御ポートＰ1 〜Ｐ3 で直接制御する場合は、アナログスイッチ等が不要になるので、コストを安くすることができる。
【００９５】
さらに、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の特性を変更するようにしたから、音声検出時および音声認識時の両方において最適な入力信号が得られるので、消費電流をさらに低減することができるとともに、従来に比して、音声検出精度および音声認識精度を向上することができる。
【００９６】
さらに、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の動作点ＶQ を変更するようにしたから、消費電流をさらに低減することができる。さらに、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の増幅率Ａf および時定数Ｔk を変更するようにしたから、音声検出精度および音声認識精度をさらに向上することができる。
【００９７】
さらに、ＣＰＵ１３０は、音声検出時において音声入力回路１２０を間欠的に駆動するようにしたから、従来に比して、音声入力待ち状態における消費電流を低減することができる。
【００９８】
さらに、音声検出時では、低速クロック発振器１３９を起動させ、音声認識時では、高速クロック発振器１３８を起動させるようにしたから、音声入力待ち状態における消費電流を低減することができる。
【００９９】
さらに、オペアンプＡP の負帰還ループのコンデンサＣ2 ，Ｃ3 に、抵抗Ｒ4 を並列接続して設けたから、音声入力回路オン時と音声入力回路オフ時とを切り換える際、または音声入力回路オン時と音声認識時とを切り換える際に、高い応答性をもって動作点ＶQ を切り換えることができる。
【０１００】
次に、本発明の第２の実施の形態を図面を参照しながら説明する。図１３は、本発明の第２の実施の形態である音声入力回路１２０の構成を示す回路図である。なお、上記第１の実施の形態と同一の部分については、同一の符号を付して説明を省略する。
【０１０１】
この第２の実施の形態は、本発明に係る音声認識装置を、音声入力回路１２０におけるオペアンプＡP の動作点ＶQ を上記第１の実施の形態とは異なる値に設定する場合について適用したものである。
【０１０２】
まず、構成を説明すると、音声入力回路１２０は、図１３に示すように、オペアンプＡP と、マイクロホン１１０の一端および電源電圧ＶDDに両端を接続した抵抗Ｒ1 と、オペアンプＡP の非反転入力端子とマイクロホン１１０の一端との間に介挿されたコンデンサＣ1 と、オペアンプＡP の非反転入力端子に一端を接続した抵抗Ｒ2 ，Ｒ3 と、オペアンプＡP の反転端子に一端を接続したコンデンサＣ2 ，Ｃ3 および抵抗Ｒ4 と、コンデンサＣ2 の他端に一端を接続した抵抗Ｒ5 と、コンデンサＣ3 の他端に一端を接続した抵抗Ｒ6 と、オペアンプＡP の負帰還ループに介挿された抵抗Ｒ7 と、で構成されている。
【０１０３】
ここで、抵抗Ｒ3 の他端は、電源電圧ＶDDに、マイクロホン１１０の他端および抵抗Ｒ6 の他端は、制御ポートMIC-GND に、抵抗Ｒ2 の他端は、制御ポートＰ1 に、抵抗Ｒ4 の他端は、制御ポートＰ2 に、抵抗Ｒ5 の他端は、制御ポートＰ3 に、それぞれ接続されている。なお、抵抗Ｒ2 ，Ｒ3 は、いずれも同抵抗値である。
【０１０４】
次に、制御ポートＰ1 〜Ｐ3 ，MIC-GND の詳細な構成を図面を参照しながら説明する。図１４は、制御ポートＰ1 〜Ｐ3 ，MIC-GND の切換制御の状態を示すタイムチャートである。
【０１０５】
制御ポートMIC-GND は、図１４に示すように、音声入力回路オフ時では電源電圧ＶDDに、音声入力回路オン時および音声認識時ではＧＮＤに、それぞれ接続切換するようになっており、制御ポートＰ1 は、音声入力回路オフ時および音声入力回路オン時では電源電圧ＶDDに、音声認識時ではＧＮＤに、それぞれ接続切換するようになっている。また、制御ポートＰ2 は、音声入力回路オフ時および音声入力回路オン時では電源電圧ＶDDに、音声認識時ではフローティングに、それぞれ接続切換するようになっており、制御ポートＰ3 は、音声入力回路オフ時では電源電圧ＶDDに、音声入力回路オン時ではＧＮＤに、音声認識時ではフローティングに、それぞれ接続切換するようになっている。
【０１０６】
このように接続切換が行われるため、音声入力回路オン時では、音声入力回路１２０は、オペアンプＡP と、抵抗Ｒ1 ，Ｒ3 ，Ｒ7 と、コンデンサＣ1 〜Ｃ3 と、ＧＮＤに他端を接続した抵抗Ｒ5 ，Ｒ6 と、電源電圧ＶDDに他端を接続した抵抗Ｒ2 ，Ｒ4 と、で構成される。なお、マイクロホン１１０の他端は、ＧＮＤに接続されている。このとき、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk は、下式（７）〜（９）で示される。
【０１０７】
ＶQ ＝  ＶDD                                                  （７）
Ａf ≒  （Ｒ4 ‖Ｒ5 ‖Ｒ6 ＋Ｒ7 ）／Ｒ4 ‖Ｒ5 ‖Ｒ6           （８）
Ｔk ＝  Ｃ2 Ｒ5   または  Ｃ3 Ｒ6                             （９）
一方、音声認識時では、音声入力回路１２０は、オペアンプＡP と、抵抗Ｒ1 ，Ｒ3 ，Ｒ7 と、コンデンサＣ1 ，Ｃ3 と、ＧＮＤに他端を接続した抵抗Ｒ2 ，Ｒ6 と、で構成される。なお、マイクロホン１１０の他端は、ＧＮＤに接続されている。このとき、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk は、下式（10）〜（12）で示される。
【０１０８】
ＶQ ＝  ＶDDＲ2 ／（Ｒ2 ＋Ｒ3 ）  ＝  １／２    ∵Ｒ2 ＝Ｒ3   （10）
Ａf ≒  （Ｒ6 ＋Ｒ7 ）／Ｒ6                                   （11）
Ｔk ＝  Ｃ3 Ｒ6                                               （12）
このように、音声検出時と音声認識時とでは、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk がそれぞれ異なる値で設定可能となるので、抵抗Ｒ1 〜Ｒ7 およびコンデンサＣ1 〜Ｃ3 の値は、音声検出時および音声認識時の両方において最適な入力信号が得られるような値に設定しておく。
【０１０９】
次に、上記第２の実施の形態の動作を説明する。
【０１１０】
図１５は、音声検出（間欠動作）時の動作のタイムチャートである。第１の実施の形態のポート制御（図７）とは、制御ポートＰ1 ，Ｐ2 が常に電源電圧ＶDDに接続されている点が異なる。オペアンプＡp 出力の基準動作点は、電源電圧ＶDDと等しくなるため、マイクロフォン１１０がＯＮの時もオペアンプＡp の出力は、電源電圧ＶDDと等しくなる。したがって、見かけ上、オペアンプＡp の出力は、常に電源電圧ＶDDのように見える。
【０１１１】
図１６は、音声検出動作（間欠動作）から音声認識動作への切り換えを示すタイムチャートである。間欠動作でマイクロフォン１１０がＯＮのときに、規定の音声入力があると、音声認識動作に切り換わる。そのとき、制御ポートMIC-GND はＧＮＤ、制御ポートＰ1 はＧＮＤに接続され、制御ポートＰ2 ，Ｐ3 は切り離されるため、オペアンプＡp 出力の基準動作点は、電源電圧ＶDDの１／２となる。
【０１１２】
図１７は、オペアンプＡp の出力波形を示す図である。音声認識時は、第１の実施の形態と同様である。音声検出時では、電源電圧ＶDDを基準に、入力波形が半波整流された波形を出力する。この波形が、一定期間内にＣ−ＭＯＳロジック１３２の閾値を超えた回数を調べ、有効な音声かどうか判定する。
【０１１３】
まず、音声認識装置１００に電源が投入されると、ステップＳ２００〜Ｓ２０８において、音声入力回路１２０が間欠的に駆動させられる。この間欠駆動中に音声入力回路オン時となると、制御ポートＰ1 ，Ｐ2 が電源電圧ＶDDに、制御ポートＰ3 ，MIC-GND がＧＮＤに、それぞれ接続切換される。
【０１１４】
このため、音声入力回路オン時においてマイクロホン１１０に音声が入力されると、オペアンプＡP により、マイクロホン１１０からの音声信号が、音声検出時用に設定された動作点ＶQ 、増幅率Ａf 、時定数ＴK に基づいて増幅され、ＣＭＯＳロジック１３２に入力される。例えば、動作点ＶQ についていえば、マイクロホン１１０からの音声信号は、動作点ＶDDを基準として増幅される。なお、音声入力回路オン時と音声入力回路オフ時とが切り換わる際は、抵抗Ｒ4 により、コンデンサＣ2 ，Ｃ3 に充電された電荷が放電させられるので、高い応答性をもって動作点ＶQ が切り換わる。
【０１１５】
ＣＭＯＳロジック１３２では、マイクロホン１１０に音声が入力されたことにより入力信号が音声帯域にあるので、入力信号が所定レベルを挟んで変化した回数が所定数以上となり、かつ、入力信号が所定レベルよりもハイレベルとなった回数および所定レベルよりもローレベルとなった回数も所定数以下となる。したがって、音声入力回路１２０に音声が入力されたと判定され、音声認識時となるので、制御ポートＰ1 ，MIC-GND がＧＮＤに、制御ポートＰ2 ，Ｐ3 がフローティングに、それぞれ接続される。
【０１１６】
このため、音声入力回路１２０では、オペアンプＡP により、マイクロホン１１０からの音声信号が、音声認識時用に設定された動作点ＶQ 、増幅率Ａf 、時定数ＴK に基づいて増幅され、Ａ／Ｄコンバータ１３４に入力される。例えば、動作点ＶQ についていえば、マイクロホン１１０からの音声信号は、動作点ＶDD／２を基準として増幅される。なお、音声入力回路オン時と音声認識時とが切り換わる際は、抵抗Ｒ4 により、コンデンサＣ2 ，Ｃ3 に充電された電荷が放電させられるので、高い応答性をもって動作点ＶQ が切り換わる。
【０１１７】
このようにして、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の特性を変更するようにしたから、音声検出時および音声認識時の両方において最適な入力信号が得られるので、消費電流をさらに低減することができるとともに、従来に比して、音声検出精度および音声認識精度を向上することができる。
【０１１８】
また、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の動作点ＶQ を変更するようにしたから、消費電流をさらに低減することができる。
【０１１９】
さらに、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の増幅率Ａf および時定数Ｔk を変更するようにしたから、音声検出精度および音声認識精度をさらに向上することができる。
【０１２０】
さらに、オペアンプＡP の負帰還ループのコンデンサＣ2 ，Ｃ3 に、抵抗Ｒ4 を並列接続して設けたから、音声入力回路オン時と音声入力回路オフ時とを切り換える際、または音声入力回路オン時と音声認識時とを切り換える際に、高い応答性をもって動作点ＶQ を切り換えることができる。
【０１２１】
次に、本発明の第３の実施の形態を図面を参照しながら説明する。図１８は、本発明の第３の実施の形態である音声入力回路１２０の構成を示す回路図である。なお、上記第１の実施の形態と同一の部分については、同一の符号を付して説明を省略する。
【０１２２】
この第３の実施の形態は、本発明に係る音声認識装置を、音声入力回路１２０におけるオペアンプＡP の動作点ＶQ を上記第１および第２の実施の形態とは異なる値に設定する場合について適用したものである。
【０１２３】
まず、構成を説明すると、音声入力回路１２０は、図１８に示すように、オペアンプＡP と、マイクロホン１１０の一端および電源電圧ＶDDに両端を接続した抵抗Ｒ1 と、オペアンプＡP の非反転入力端子とマイクロホン１１０の一端との間に介挿されたコンデンサＣ1 と、オペアンプＡP の非反転入力端子に一端を接続した抵抗Ｒ2 ，Ｒ3 ，Ｒ8 と、オペアンプＡP の反転端子に一端を接続したコンデンサＣ2 ，Ｃ3 と、コンデンサＣ2 の他端に一端を接続した抵抗Ｒ5 と、コンデンサＣ3 の他端に一端を接続した抵抗Ｒ6 と、オペアンプＡP の負帰還ループに介挿された抵抗Ｒ7 と、で構成されている。
【０１２４】
ここで、抵抗Ｒ8 の他端は、電源電圧ＶDDに、マイクロホン１１０の他端および抵抗Ｒ3 ，Ｒ6 の他端は、制御ポートMIC-GND に、抵抗Ｒ2 の他端は、制御ポートＰ1 に、抵抗Ｒ5 の他端は、制御ポートＰ3 に、それぞれ接続されている。なお、抵抗Ｒ2 ，Ｒ8 は、いずれも抵抗Ｒ3 の２倍の抵抗値を有している。
【０１２５】
次に、制御ポートＰ1 〜Ｐ3 ，MIC-GND の詳細な構成を図面を参照しながら説明する。図１９は、制御ポートＰ1 〜Ｐ3 ，MIC-GND の切換制御の状態を示すタイムチャートである。
【０１２６】
制御ポートMIC-GND は、図１９に示すように、音声入力回路オフ時では電源電圧ＶDDに、音声入力回路オン時および音声認識時ではＧＮＤに、それぞれ接続切換するようになっており、制御ポートＰ1 は、音声入力回路オフ時および音声認識時では電源電圧ＶDDに、音声入力回路オン時ではＧＮＤに、それぞれ接続切換するようになっている。また、制御ポートＰ3 は、音声入力回路オフ時では電源電圧ＶDDに、音声入力回路オン時ではＧＮＤに、音声認識時ではフローティングに、それぞれ接続切換するようになっている。
【０１２７】
このように接続切換が行われるため、音声入力回路オン時では、音声入力回路１２０は、オペアンプＡP と、抵抗Ｒ1 ，Ｒ7 ，Ｒ8 と、コンデンサＣ1 〜Ｃ3 と、ＧＮＤに他端を接続した抵抗Ｒ2 ，Ｒ3 ，Ｒ5 ，Ｒ6 と、で構成される。なお、マイクロホン１１０の他端は、ＧＮＤに接続されている。このとき、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk は、下式（13）〜（15）で示される。
【０１２８】
ＶQ ＝  ＶDD（Ｒ2 ‖Ｒ3 ）／（Ｒ2 ‖Ｒ3 ＋Ｒ8 ）＝  ＶDD／４  （13）
Ａf ≒  （Ｒ5 ‖Ｒ6 ＋Ｒ7 ）／Ｒ5 ‖Ｒ6                       （14）
Ｔk ＝  Ｃ2 Ｒ5   または  Ｃ3 Ｒ6                             （15）
抵抗Ｒ2 ，Ｒ3 ，Ｒ8 を変更することにより、音声検出時の基準動作点と、音声認識時の基準動作点とを任意の値に設定することができる。Ｒ2 ＝Ｒ3 ×２、Ｒ8 ＝Ｒ3 ×２とすると、音声検出時は、制御ポートＰ1 がＧＮＤに接続されるので、抵抗Ｒ2 と抵抗Ｒ3 とは並列に接続され、Ｒ8 ＝（Ｒ2 ‖Ｒ3 ）×３となり、オペアンプＡp 出力の基準動作点は、電源電圧ＶDDの１／４となる。また、音声認識時は、制御ポートＰ1 が電源電圧ＶDDに接続されるので、抵抗Ｒ2 と抵抗Ｒ8 とは並列に接続され、Ｒ3 ＝Ｒ2 ‖Ｒ8 となり、オペアンプＡp 出力の基準動作点は、電源電圧ＶDDの１／２となる。
【０１２９】
一方、音声認識時では、音声入力回路１２０は、オペアンプＡP と、抵抗Ｒ1 ，Ｒ7 ，Ｒ8 と、コンデンサＣ1 ，Ｃ3 と、ＧＮＤに他端を接続した抵抗Ｒ3 ，Ｒ6 と、電源電圧ＶDDに他端を接続した抵抗Ｒ2 と、で構成される。なお、マイクロホン１１０の他端は、ＧＮＤに接続されている。このとき、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk は、下式（16）〜（18）で示される。
【０１３０】
ＶQ ＝  ＶDDＲ3 ／（Ｒ2 ‖Ｒ8 ＋Ｒ3 ）＝  ＶDD／２            （16）
Ａf ≒  （Ｒ6 ＋Ｒ7 ）／Ｒ6                                   （17）
Ｔk ＝  Ｃ3 Ｒ6                                               （18）
このように、音声検出時と音声認識時とでは、動作点ＶQ 、増幅率Ａf 、および時定数Ｔk がそれぞれ異なる値で設定可能となるので、抵抗Ｒ1 〜Ｒ8 およびコンデンサＣ1 〜Ｃ3 の値は、音声検出時および音声認識時の両方において最適な入力信号が得られるような値に設定しておく。
【０１３１】
次に、上記第３の実施の形態の動作を説明する。
【０１３２】
音声検出時のオペアンプＡP 出力の基準動作点は、必ずしも電源電圧ＶDDと等しいかまたは０Ｖである必要はない。基準動作点が電源電圧ＶDDの１／２付近にあると、Ｃ−ＭＯＳロジック１３２に大きな電流が流れたり、微小な入力で音声認識動作が起動したりするので、基準動作点は電源電圧ＶDDの１／２付近を避ければよい。基準動作点がＣ−ＭＯＳロジック１３２の閾値に近ければ、小さな入力でＣ−ＭＯＳロジック１３２の閾値を超えるので、音声検出時の感度が高くなり、これに対し、基準動作点がＣ−ＭＯＳロジック１３２の閾値から離れていれば、大きな入力がないとＣ−ＭＯＳロジック１３２の閾値を超えないので、音声検出時の感度が低くなる。したがって、基準動作点を変えることにより、増幅率Ａf を変えることなく、音声検出時の感度を変えることができる。
【０１３３】
図２０は、音声検出（間欠動作）時の動作のタイムチャートである。第１の実施の形態のポート制御（図７）とは、制御ポートＰ2 が使用されない点が異なる。オペアンプＡp 出力の基準動作点は、電源電圧ＶDDの１／４であるため、マイクロフォン１１０がＯＮのときのオペアンプＡp の出力は、電源電圧ＶDDの１／４となる。
【０１３４】
図２１は、音声検出動作（間欠動作）から音声認識動作への切り換えを示すタイムチャートである。間欠動作でマイクロフォン１１０がＯＮのときに、規定の音声入力があると、音声認識動作に切り換わる。第１の実施の形態のポート制御（図８）とは、制御ポートＰ2 が使用されない点が異なる。オペアンプＡp 出力の基準動作点は、電源電圧ＶDDの１／４から１／２へ移動する。
【０１３５】
図２２は、オペアンプＡp の出力波形を示す図である。音声認識時は、第１の実施の形態と同様である。音声検出時では、電源電圧ＶDDの１／４を基準に、入力波形のマイナス側が一部欠けた波形を出力する。この波形が、一定期間内にＣ−ＭＯＳロジック１３２の閾値を超えた回数を調べ、有効な音声かどうか判定する。第１および第２の実施の形態よりも、基準動作点とＣ−ＭＯＳロジック１３２の閾値との差が小さいので、小さな入力でもＣ−ＭＯＳロジック１３２の閾値を超えるので、音声検出時の感度が高くなる。
【０１３６】
まず、音声認識装置１００に電源が投入されると、ステップＳ２００〜Ｓ２０８において、音声入力回路１２０が間欠的に駆動させられる。この間欠駆動中に音声入力回路オン時となると、制御ポートＰ1 ，Ｐ2 ，MIC-GND がいずれもＧＮＤに接続切換される。
【０１３７】
このため、音声入力回路オン時においてマイクロホン１１０に音声が入力されると、オペアンプＡP により、マイクロホン１１０からの音声信号が、音声検出時用に設定された動作点ＶQ 、増幅率Ａf 、時定数ＴK に基づいて増幅され、ＣＭＯＳロジック１３２に入力される。例えば、動作点ＶQ についていえば、マイクロホン１１０からの音声信号は、動作点ＶDD／４を基準として増幅される。
【０１３８】
ＣＭＯＳロジック１３２では、マイクロホン１１０に音声が入力されたことにより入力信号が音声帯域にあるので、入力信号が所定レベルを挟んで変化した回数が所定数以上となり、かつ、入力信号が所定レベルよりもハイレベルとなった回数および所定レベルよりもローレベルとなった回数も所定数以下となる。したがって、音声入力回路１２０に音声が入力されたと判定され、音声認識時となるので、制御ポートＰ1 が電源電圧ＶDDに、制御ポートMIC-GND がＧＮＤに、制御ポートＰ3 がフローティングに、それぞれ接続される。
【０１３９】
このため、音声入力回路１２０では、オペアンプＡP により、マイクロホン１１０からの音声信号が、音声認識時用に設定された動作点ＶQ 、増幅率Ａf 、時定数ＴK に基づいて増幅され、Ａ／Ｄコンバータ１３４に入力される。例えば、動作点ＶQ についていえば、マイクロホン１１０からの音声信号は、動作点ＶDD／２を基準として増幅される。
【０１４０】
このようにして、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の特性を変更するようにしたから、音声検出時および音声認識時の両方において最適な入力信号が得られるので、消費電流をさらに低減することができるとともに、従来に比して、音声検出精度および音声認識精度を向上することができる。
【０１４１】
また、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の動作点ＶQ を変更するようにしたから、消費電流をさらに低減することができる。
【０１４２】
さらに、ＣＭＯＳロジック１３２の検出結果に基づいて、オペアンプＡP の増幅率Ａf および時定数Ｔk を変更するようにしたから、音声検出精度および音声認識精度をさらに向上することができる。
【０１４３】
次に、本発明の第４の実施の形態を図面を参照しながら説明する。図２３は、本発明に係る音声認識装置の第４の実施の形態を示す概略構成図である。なお、上記第１の実施の形態と同一の部分については、同一の符号を付して説明を省略する。
【０１４４】
この第４の実施の形態は、本発明に係る音声認識装置を、図２３に示すように、音声入力回路１２０とＣＰＵ１３０とで異なる電源電圧を用いる場合について適用したものである。
【０１４５】
まず、構成の概略を説明すると、図２３中、音声認識装置１００は、上記第１の実施の形態における音声認識装置１００において、ＣＰＵ１３０に電源電圧ＶDD1 を供給し、音声入力回路１２０に電源電圧ＶDD2 を供給するようになっている。
【０１４６】
また、音声入力回路１２０は、図２４に示すように、上記第１の実施の形態における音声入力回路１２０の構成に加えて、抵抗Ｒ2 と制御端子Ｐ1 との間に介挿されたバッファ１２２を有している。
【０１４７】
このような構成であるため、音声認識装置１００に電源が投入されると、ＣＰＵ１３０が電源電圧ＶDD1 で駆動させられるとともに、音声入力回路１２０が電源電圧ＶDD2 で駆動させられる。そして、音声認識時では、制御ポートＰ1 に接続した抵抗Ｒ2 がバッファ１２２を介して電源電圧ＶDD2 に接続される。
【０１４８】
このようにして、音声入力回路１２０とＣＰＵ１３０とで異なる電源電圧ＶDD1 ，ＶDD2 を用いる構成において、音声入力回路１２０の抵抗Ｒ2 をバッファ１２２を介してＣＰＵ１３０の電源電圧ＶDD1 に接続するようにしたから、電源電圧ＶDD1 の電源ノイズが音声入力回路１２０に与える影響を低減することができる。
【０１４９】
なお、上記第１、第２、および第４の実施の形態において、音声入力回路１２０は、抵抗Ｒ4 を設けた構成としたが、これに限らず、抵抗Ｒ4 を設けない構成としてもよい。
【０１５０】
また、上記第３の実施の形態において、音声入力回路１２０は、抵抗Ｒ4 を設けない構成としたが、これに限らず、抵抗Ｒ4 を設けた構成としてもよい。このような構成であれば、音声入力回路オン時と音声入力回路オフ時とを切り換える際、または音声入力回路オン時と音声認識時とを切り換える際に、高い応答性をもって動作点ＶQ を切り換えることができる。
【０１５１】
さらに、上記第１、第２、第３、および第４の実施の形態においては、ステップＳ１１８を、変数COUNT の値が所定数以上であるか否かを判定するように構成したが、これに限らず、請求項５記載の判定手段として、変数COUNT の値が所定の範囲内であるか否かを判定するように構成してもよい。このような構成であれば、低周波または高周波のハイレベルノイズの影響により入力信号が所定レベル以上となっても、音声入力回路１２０に音声が入力されていないと判定される。したがって、このような場合に、音声認識動作が開始されてしまうのを防止することができるので、従来に比して、無駄な電流の消費を抑制することにより、消費電流を低減することができる。
【０１５２】
上記実施の形態において、音声入力回路１２０は、請求項１ないし７記載の音声入力手段に対応し、ＣＭＯＳロジック１３２は、請求項１、４ないし１１記載の音声検出手段に対応し、オペアンプＡP は、請求項８ないし１１記載の演算増幅器に対応し、ＣＰＵ１３０は、請求項１または２記載の音声認識手段に対応している。
【０１５３】
また、ステップＳ１０４からＳ１０８まで、およびＳ１１６は、請求項４または５記載のカウント手段に対応し、ステップＳ１１８は、請求項４記載の判定手段に対応し、ステップＳ１１０は、請求項７記載の検出手段に対応し、ステップＳ１０４、およびステップＳ１１０からステップＳ１１６までは、請求項７記載の第２のカウント手段に対応し、ステップＳ１２０またはＳ１２２は、請求項７記載の第２の判定手段に対応している。
【０１５４】
以上説明したように、本発明に係る音声認識装置によれば、従来に比して、簡易な構成で消費電流を低減することができるという効果が得られる。
【０１５５】
また、本発明に係る音声認識装置によれば、音声入力手段からの入力信号が所定レベル以下となるときはもとより、低周波のハイレベルノイズの影響により入力信号が所定レベル以上となっても、音声認識動作が開始されてしまうのを防止することができるので、無駄な電流の消費を抑制することにより、さらに消費電流を低減することができるという効果も得られる。
【０１５６】
さらに、本発明に係る音声認識装置によれば、低周波または高周波のハイレベルノイズの影響により音声入力手段からの入力信号が所定レベル以上となっても、音声認識動作が開始されてしまうのを防止することができるので、無駄な電流の消費を抑制することにより、さらに消費電流を低減することができるという効果も得られる。
【０１５７】
さらに、本発明に係る音声認識装置によれば、音声入力手段からの入力信号が動作点を離れて電源電圧または接地電圧に張りついたままの状態となっても、音声認識動作が開始されてしまうのを防止することができるので、無駄な電流の消費を抑制することにより、さらに消費電流を低減することができるという効果も得られる。
【０１５８】
さらに、本発明に係る音声認識装置によれば、音声検出時および音声認識時の両方において最適な入力信号が得られるので、消費電流をさらに低減することができるとともに、従来に比して、音声検出精度および音声認識精度を向上することができるという効果も得られる。
【０１５９】
さらに、本発明に係る音声認識装置によれば、消費電流をさらに低減することができるという効果も得られる。
【０１６０】
さらに、本発明に係る音声認識装置によれば、音声検出精度および音声認識精度をさらに向上することができるという効果も得られる。
【０１６１】
さらに、本発明に係る音声認識装置によれば、従来に比して、音声入力待ち状態における消費電流を低減することができるという効果も得られる。
【図面の簡単な説明】
【図１】本発明に係る音声認識装置の実施の形態を示す概略構成図である。
【図２】音声認識装置全体の動作を示すフローチャートである。
【図３】本発明の第１の実施の形態である音声入力回路１２０の構成を示す回路図である。
【図４】制御ポートＰ1 〜Ｐ3 ，MIC-GND の切換制御の状態を示すタイムチャートである。
【図５】音声入力回路オン時における音声入力回路１２０の構成を示す回路図である。
【図６】音声認識時における音声入力回路１２０の構成を示す回路図である。
【図７】音声検出時の動作のタイムチャートである。
【図８】音声検出動作から音声認識動作への切り換えを示すタイムチャートである。
【図９】オペアンプＡp の出力波形を示す図である。
【図１０】ＣＰＵ１３０で実行される音声検出処理を示すフローチャートである。
【図１１】ＣＰＵ１３０で実行される間欠駆動処理を示すフローチャートである。
【図１２】音声入力回路１２０からの入力信号を示すタイムチャートである。
【図１３】本発明の第２の実施の形態である音声入力回路１２０の構成を示す回路図である。
【図１４】制御ポートＰ1 〜Ｐ3 ，MIC-GND の切換制御の状態を示すタイムチャートである。
【図１５】音声検出時の動作のタイムチャートである。
【図１６】音声検出動作から音声認識動作への切り換えを示すタイムチャートである。
【図１７】オペアンプＡp の出力波形を示す図である。
【図１８】本発明の第３の実施の形態である音声入力回路１２０の構成を示す回路図である。
【図１９】制御ポートＰ1 〜Ｐ3 ，MIC-GND の切換制御の状態を示すタイムチャートである。
【図２０】音声検出時の動作のタイムチャートである。
【図２１】音声検出動作から音声認識動作への切り換えを示すタイムチャートである。
【図２２】オペアンプＡp の出力波形を示す図である。
【図２３】本発明に係る音声認識装置の第４の実施の形態を示す概略構成図である。
【図２４】本発明の第４の実施の形態である音声入力回路１２０の構成を示す回路図である。
【符号の説明】
１００                    音声認識装置
１１０                    マイクロホン
１２０                    音声入力回路
Ｒ1 〜Ｒ8                 抵抗
Ｃ1 〜Ｃ3                 コンデンサ
ＡP                       オペアンプ
ＶDD，ＶDD1 ，ＶDD2       電源電圧
１３０                    ＣＰＵ
１３２                    ＣＭＯＳロジック
１３４                    Ａ／Ｄコンバータ
１３６                    Ｄ／Ａコンバータ
１３８                    高速クロック発振器
１３９                    低速クロック発振器
Ｐ1 〜Ｐ3 ，MIC-GND       制御ポート
１４０                    ＲＯＭ
１５０                    ＲＡＭ
１６０                    音声出力回路
１７０                    スピーカ
１９９                    データバス
【図１】
0003911865.tif 000002
【図２】
0003911865.tif 000003
【図３】
0003911865.tif 000004
【図４】
0003911865.tif 000005
【図５】
0003911865.tif 000006
【図６】
0003911865.tif 000007
【図７】
0003911865.tif 000008
【図８】
0003911865.tif 000009
【図９】
0003911865.tif 000010
【図１０】
0003911865.tif 000011
【図１１】
0003911865.tif 000012
【図１２】
0003911865.tif 000013
【図１３】
0003911865.tif 000014
【図１４】
0003911865.tif 000015
【図１５】
0003911865.tif 000016
【図１６】
0003911865.tif 000017
【図１７】
0003911865.tif 000018
【図１８】
0003911865.tif 000019
【図１９】
0003911865.tif 000020
【図２０】
0003911865.tif 000021
【図２１】
0003911865.tif 000022
【図２２】
0003911865.tif 000023
【図２３】
0003911865.tif 000024
【図２４】
0003911865.tif 000025