(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、該画素を順次選択するための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる配線とを有し、
前記画素は、前記走査線を介して前記走査信号が供給される導通制御回路、および該導通制御回路を介して前記配線に接続する、発光及び受光が可能な第１の薄膜光電変換素子を備える第１の画素部と、該導通制御回路を介して前記配線に接続する発光及び受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備え、
前記第１の薄膜光電変換素子と前記第２の薄膜光電変換素子とは少なくとも有機半導体膜を有し、
前記走査信号により選択された画素において、前記第１の薄膜光電変換素子の発光または受光と、前記第２の薄膜光電変換素子の発光または受光とを前記導通制御回路によりそれぞれ独立に制御する
ことを特徴とする表示装置兼用型イメージセンサ装置。
【請求項２】
マトリクス状に配置された複数の画素と、該画素を順次選択するための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１乃至第３の配線とを有し、
前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する、発光及び受光が可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光及び受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備え、
前記第１の薄膜光電変換素子と前記第２の薄膜光電変換素子とは少なくとも有機半導体膜を有し、
前記走査信号により選択された画素において、前記第１の薄膜光電変換素子の発光または受光を前記第１の導通制御回路により制御するとともに、前記第２の薄膜光電変換素子の発光または受光を前記第２の導通制御回路により制御する
ことを特徴とする表示装置兼用型イメージセンサ装置。
【請求項３】
請求項２記載の表示装置兼用型イメージセンサ装置であって、
前記第１および第２の導通制御回路は、前記走査信号がゲート電極に供給される薄膜トランジスタからそれぞれ構成され、
前記第１の導通制御回路の前記薄膜トランジスタは、ソース・ドレイン領域の一方が前記第２の配線に接続しているとともに、他方が前記第１の薄膜光電変換素子の画素電極に接続し、
前記第２の導通制御回路の前記薄膜トランジスタは、ソース・ドレイン領域の一方が前記第３の配線に接続しているとともに、他方が前記第２の薄膜光電変換素子の画素電極に接続していることを特徴とする表示装置兼用型イメージセンサ装置。
【請求項４】
請求項２記載の表示装置兼用型イメージセンサ装置であって、
前記第１および第２の導通制御回路は、前記走査信号がゲート電極に供給される第１の薄膜トランジスタ、および該第１の薄膜トランジスタを介してゲート電極が前記第１の配線に接続する第２の薄膜トランジスタからそれぞれ構成され、
前記第１の導通制御回路の前記第２の薄膜トランジスタは、ソース・ドレイン領域の一方が前記第２の配線に接続しているとともに、他方が前記第１の薄膜光電変換素子の画素電極に接続し、前記第２の導通制御回路の前記第２の薄膜トランジスタは、ソース・ドレイン領域の一方が前記第３の配線に接続しているとともに、他方が前記第２の薄膜光電変換素子の画素電極に接続していることを特徴とする表示装置兼用型イメージセンサ装置。
【請求項５】
請求項２乃至４のいずれか記載の表示装置兼用型イメージセンサ装置であって、
前記第１の薄膜光電変換素子の画素電極の形成領域、および前記第２の薄膜光電変換素子の画素電極の形成領域は、相互に入り組んでいることを特徴とする表示装置兼用型イメージセンサ装置。
【請求項６】
請求項２乃至４のいずれか記載の表示装置兼用型イメージセンサ装置であって、
前記第１の薄膜光電変換素子の画素電極の形成領域と、前記第２の薄膜光電変換素子の画素電極の形成領域とは、該画素電極の外枠を直線的に仕切った構造に比して双方の重心位置が近接していることを特徴とする表示装置兼用型イメージセンサ装置。
【請求項７】
請求項２乃至４のいずれか記載の表示装置兼用型イメージセンサ装置において、前記第１の薄膜光電変換素子の画素電極の形成領域は、前記第２の薄膜光電変換素子の画素電極の形成領域によって囲まれていることを特徴とする表示装置兼用型イメージセンサ装置。
【請求項８】
マトリクス状に配置された複数の画素と、該画素を順次選択していくための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１ないし第３の配線とを有し、
前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する発光及び受光が可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光及び受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備え、
前記第１の薄膜光電変換素子の画素電極の形成領域の重心と前記第２の薄膜光電変換素子の画素電極の形成領域の重心とが、該画素電極の大きさに比して十分接近していることを特徴とする表示装置兼用型イメージセンサ装置。
【請求項９】
請求項２乃至８のいずれか記載の表示装置兼用型イメージセンサ装置であって、
前記第１の薄膜光電変換素子の画素電極と、前記第２の薄膜光電変換素子の画素電極との間には遮光層が形成されていることを特徴とする表示装置兼用型イメージセンサ装置。
【請求項１０】
マトリクス状に配置された複数の画素と、該画素を順次選択していくための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１乃至第３の配線とを有するアクティブマトリクス型表示装置において、
前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する、発光及び受光が可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光及び受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備え、
前記第１の薄膜光電変換素子と前記第２の薄膜光電変換素子とは少なくとも有機半導体膜を有し、
前記走査信号により選択された画素において、前記第１の薄膜光電変換素子の発光または受光を前記第１の導通制御回路により制御するとともに、前記第２の薄膜光電変換素子の発光または受光を前記第２の導通制御回路により制御する
ことを特徴とするアクティブマトリクス型表示装置。
【請求項１１】
請求項１０記載のアクティブマトリクス型表示装置であって、
前記第１および第２の導通制御回路は、前記走査信号がゲート電極に供給される薄膜トランジスタからそれぞれ構成され、
前記第１の導通制御回路の前記薄膜トランジスタは、ソース・ドレイン領域の一方が前記第２の配線に接続しているとともに、他方が前記第１の薄膜光電変換素子の画素電極に接続し、
前記第２の導通制御回路の前記薄膜トランジスタは、ソース・ドレイン領域の一方が前記第３の配線に接続しているとともに、他方が前記第２の薄膜光電変換素子の画素電極に接続していることを特徴とするアクティブマトリクス型表示装置。
【請求項１２】
請求項１０記載のアクティブマトリクス型表示装置であって、
前記第１および第２の導通制御回路は、前記走査信号がゲート電極に供給される第１の薄膜トランジスタ、および該第１の薄膜トランジスタを介してゲート電極が前記第１の配線に接続する第２の薄膜トランジスタからそれぞれ構成され、
前記第１の導通制御回路の前記第２の薄膜トランジスタは、ソース・ドレイン領域の一方が前記第２の配線に接続しているとともに、他方が前記第１の薄膜光電変換素子の画素電極に接続し、前記第２の導通制御回路の前記第２の薄膜トランジスタは、ソース・ドレイン領域の一方が前記第３の配線に接続しているとともに、他方が前記第２の薄膜光電変換素子の画素電極に接続していることを特徴とするアクティブマトリクス型表示装置。
【請求項１３】
請求項１０乃至１２のいずれか記載のアクティブマトリクス型表示装置であって、
前記第１の薄膜光電変換素子の画素電極の形成領域、および前記第２の薄膜光電変換素子の画素電極の形成領域は、相互に入り組んでいることを特徴とするアクティブマトリクス型表示装置。
【請求項１４】
請求項１０乃至１２のいずれか記載のアクティブマトリクス型表示装置であって、
前記第１の薄膜光電変換素子の画素電極の形成領域と、前記第２の薄膜光電変換素子の画素電極の形成領域とは、該画素電極の外枠を直線的に仕切った構造に比して双方の重心位置が近接していることを特徴とするアクティブマトリクス型表示装置。
【請求項１５】
請求項１０乃至１２のいずれか記載のアクティブマトリクス型表示装置において、
前記第１の薄膜光電変換素子の画素電極の形成領域は、前記第２の薄膜光電変換素子の画素電極の形成領域によって囲まれていることを特徴とするアクティブマトリクス型表示装置。
【請求項１６】
マトリクス状に配置された複数の画素と、該画素を順次選択していくための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１乃至第３の配線とを有し、
前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する発光及び受光が可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光及び受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備え、
前記第１の薄膜光電変換素子の画素電極の形成領域の重心と前記第２の薄膜光電変換素子の画素電極の形成領域の重心とが、該画素電極の大きさに比して十分接近していることを特徴とするアクティブマトリクス型表示装置。
【請求項１７】
請求項１０乃至１６のいずれか記載のアクティブマトリクス型表示装置であって、
前記第１の薄膜光電変換素子の画素電極と、前記第２の薄膜光電変換素子の画素電極との間には遮光層が形成されていることを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の表示装置としての使用、およびイメージセンサとしての使用の双方が可能な新たな装置（表示装置兼用型イメージセンサ装置）に関するものである。
【０００２】
【従来の技術】
ＥＬ（エレクトロルミネッセンス）素子またはＬＥＤ（発光ダイオード）素子等の電流制御型発光素子を用いたアクティブマトリクス型の表示装置が特開平８−５４８３６号や特開平８−１２９３５８号等に開示されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ない等の利点もある。一方、ファクシミリ等においては一般家庭への普及が進む中、家電製品としてより安価なものが求められている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のファクシミリ等で使用されているイメージセンサには、高価な光学系、機械系、センサ、照明系等が必要であるため、ファクシミリ等の低価格化を図ることが困難である。
【０００４】
ここに、本願発明者は、駆動条件によっては前記の電流制御型発光素子がＰＤ（フォトダイオード）素子としても機能することに着目し、アクティブマトリクス型の表示装置としての使用、およびイメージセンサとしての使用の双方が可能な新たな装置を提案するものである。
【０００５】
すなわち、本発明の課題は、発光素子および受光素子として機能する薄膜光電変換素子を用いてアクティブマトリクス型の表示装置としての使用、およびイメージセンサとしての使用の双方が可能な表示装置兼用型イメージセンサ装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決すべく、本発明に係る表示装置兼用型イメージセンサ装置は、マトリクス状に配置された複数の画素と、該画素を順次選択するための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる配線とを有し、前記画素は、前記走査線を介して前記走査信号が供給される導通制御回路、および該導通制御回路を介して前記配線に接続する、発光及び受光が可能な第１の薄膜光電変換素子を備える第１の画素部と、該導通制御回路を介して前記配線に接続する発光及び受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備えていることを特徴とする。
また、本発明に係る表示装置兼用型イメージセンサ装置は、マトリクス状に配置された複数の画素と、該画素を順次選択するための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる配線とを有し、前記画素は、前記走査線を介して前記走査信号が供給される導通制御回路、および該導通制御回路を介して前記配線に接続する、発光が可能な第１の薄膜光電変換素子を備える第１の画素部と、該導通制御回路を介して前記配線に接続する受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備えていることを特徴とする。
また、本発明に係る表示装置兼用型イメージセンサ装置は、マトリクス状に配置された複数の画素と、該画素を順次選択するための走査信号が供給される走査線と、前記走査信号により選択された画素で発光を行うときに用いられる第１の配線と、前記走査信号により選択された画素で受光を行うときに用いられる第２の配線とを有し、前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線に接続する、発光が可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第２の配線に接続する受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備えていることを特徴とする。
また、本発明に係る表示装置兼用型イメージセンサ装置は、マトリクス状に配置された複数の画素と、該画素を順次選択するための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１ないし第３の配線とを有し、前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する、発光及び受光が可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光及び受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備えていることを特徴とする。
【０００７】
本発明に係る表示装置兼用型イメージセンサ装置では、各画素に発光素子および受光素子として機能する第１および第２の薄膜光電変換素子がそれぞれ構成されているため、これらの薄膜光電変換素子の駆動方法を変えるだけで、イメージセンサ装置および表示装置として用いることができる。また、本発明の表示装置兼用型イメージセンサ装置では、各光電変換素子を薄膜光電変換素子で構成しているため、液晶表示装置のアクティブマトリクス基板と同様、半導体プロセスで製造できる。しかも、高価な光学系、機械系、センサ、照明等が不要であるため、ファクシミリのリードアウト部分等の低価格化を図ることができる。
【０００８】
本発明において、第１および第２の画素部の各々において前記導通制御回路を１つの薄膜トランジスタ（以下、ＴＦＴという。）で構成する場合と、２段の薄膜トランジスタで構成する場合とがある。
【０００９】
本発明に係る表示装置兼用型イメージセンサ装置は、上記の表示装置兼用型イメージセンサ装置において、マトリクス状に配置された複数の画素と、該画素を順次選択していくための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１ないし第３の配線とを有し、前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する発光・受光可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光・受光可能な第２の薄膜光電変換素子を備える第２の画素部とを備え、前記第１の薄膜光電変換素子の画素電極の形成領域の重心と前記第２の薄膜光電変換素子の画素電極の形成領域の重心とが、該画素電極の大きさに比して十分接近していることを特徴とする。
また、本発明に係る表示装置兼用型イメージセンサ装置は、上記の表示装置兼用型イメージセンサ装置において、導通制御回路を１つのＴＦＴで構成する場合には、まず、前記第１の導通制御回路および前記第２の導通制御回路には前記走査信号がゲート電極に供給されるＴＦＴをそれぞれ１つずつ構成する。これらのＴＦＴのうち、前記第１の導通制御回路の前記ＴＦＴは、ソース・ドレイン領域の一方を前記第２の配線に接続し、他方を前記第１の薄膜光電変換素子の画素電極に接続する。また、前記第２の導通制御回路の前記ＴＦＴは、ソース・ドレイン領域の一方を前記第３の配線に接続し、他方を前記第２の薄膜光電変換素子の画素電極に接続する。
【００１０】
このような構成を有する場合には、前記薄膜光電変換素子を発光素子として用いるときは、前記第２および第３の配線のうち当該薄膜光電変換素子が接続する配線と点灯・消灯制御用信号の出力回路とを接続し、前記薄膜光電変換素子を受光素子として用いるときは、前記第２および第３の配線のうち当該薄膜光電変換素子が接続する配線と光電流検出回路とを接続する切換回路を設け、前記第１の配線については定電圧電源に接続することが好ましい。このように構成すると、第２および第３の配線の接続状態を切換回路で切り換えるだけで、第１および第２の画素部については双方を発光部または受光部として機能させることができるとともに、一方を発光部として機能させ、他方を受光部として機能させることができる。
【００１１】
本発明に係る表示装置兼用型イメージセンサ装置は、上記の表示装置兼用型イメージセンサ装置において、前記第１および第２の導通制御回路は、前記走査信号がゲート電極に供給される第１の薄膜トランジスタ、および該第１の薄膜トランジスタを介してゲート電極が前記第１の配線に接続する第２の薄膜トランジスタからそれぞれ構成され、前記第１の導通制御回路の前記第２の薄膜トランジスタは、ソース・ドレイン領域の一方が前記第２の配線に接続しているとともに、他方が前記第１の薄膜光電変換素子の画素電極に接続し、  前記第２の導通制御回路の前記第２の薄膜トランジスタは、ソース・ドレイン領域の一方が前記第３の配線に接続しているとともに、他方が前記第２の薄膜光電変換素子の画素電極に接続していることを特徴とする。
本発明において、導通制御回路を２段のＴＦＴで構成する場合は、まず、前記第１の導通制御回路および前記第２の導通制御回路には、前記走査信号がゲート電極に供給される第１のＴＦＴと、該第１のＴＦＴを介してゲート電極が前記第１の配線に接続する第２のＴＦＴとをそれぞれ構成する。これらのＴＦＴのうち、前記第１の導通制御回路の前記第２のＴＦＴは、ソース・ドレイン領域の一方を前記第２の配線に接続し、他方を前記第１の薄膜光電変換素子の画素電極に接続する。また、前記第２の導通制御回路の前記第２のＴＦＴは、ソース・ドレイン領域の一方を前記第３の配線に接続し、他方を前記第２の薄膜光電変換素子の画素電極に接続する。
【００１２】
このような構成を有する場合には、前記薄膜光電変換素子を発光素子として用いるときは、前記第２および第３の配線のうち当該薄膜光電変換素子が接続する配線と定電圧電源とを接続し、前記薄膜光電変換素子を受光素子として用いるときは、前記第２および第３の配線のうち当該薄膜光電変換素子が接続する配線と光電流検出回路とを接続する切換回路を設け、前記第１の配線については、前記第２のＴＦＴの導通状態を制御する信号の出力回路に接続しておく。このように構成すると、第２および第３の配線の接続状態を切換回路で切り換えるだけで、第１および第２の画素部については双方を発光部または受光部として機能させることができるとともに、一方を発光部として機能させ、他方を受光部として機能させることができる。
【００１３】
また、本発明に係る表示装置兼用型イメージセンサ装置は、上記の表示装置兼用型イメージセンサ装置において、前記第１の薄膜光電変換素子の画素電極の形成領域、および前記第２の薄膜光電変換素子の画素電極の形成領域は、相互に入り組んでいることを特徴とする。このように構成すると、表示装置兼用型イメージセンサ装置をイメージセンサ装置として用いた際に、発光部として機能する画素部の側から出射した光が書面、図面、写真等のリードアウト対象物で反射して受光部として機能する画素部の側に効率よく届く。
【００１４】
また、本発明に係る表示装置兼用型イメージセンサ装置は、上記の表示装置兼用型イメージセンサ装置において、前記第１の薄膜光電変換素子の画素電極の形成領域と、前記第２の薄膜光電変換素子の画素電極の形成領域とは、該画素電極の外枠を直線的に仕切った構造に比して双方の重心位置が近接していることを特徴とする。
また、本発明に係る表示装置兼用型イメージセンサ装置は、上記の表示装置兼用型イメージセンサ装置において、前記第１の薄膜光電変換素子の画素電極の形成領域は、前記第２の薄膜光電変換素子の画素電極の形成領域によって囲まれていることを特徴とする。この場合には、前記第１の薄膜光電変換素子の画素電極の形成領域は、前記第２の薄膜光電変換素子の画素電極の形成領域の中央部分にあることが好ましい。このように構成した場合には、表示装置兼用型イメージセンサ装置をイメージセンサ装置として用いた際に、発光部として機能する画素部の側から射出した光が書面、図面、写真等のリードアウト対象物で反射して受光部として機能する画素部の側に効率よく届く。
【００１５】
また、本発明に係る表示装置兼用型イメージセンサ装置は、マトリクス状に配置された複数の画素と、該画素を順次選択していくための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１ないし第３の配線とを有し、前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する発光・受光可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光・受光可能な第２の薄膜光電変換素子を備える第２の画素部とを備え、前記第１の薄膜光電変換素子の画素電極の形成領域の重心と前記第２の薄膜光電変換素子の画素電極の形成領域の重心とが、該画素電極の大きさに比して十分接近していることを特徴とする。
また、本発明に係る表示装置兼用型イメージセンサ装置は、上記の表示装置兼用型イメージセンサ装置において、前記第１の薄膜光電変換素子の画素電極と、前記第２の薄膜光電変換素子の画素電極との間には遮光層が形成されていることを特徴とする。このように構成すると、発光部として機能する画素部の側から全方向に光が出射されても、この光が受光部として機能する画素部の方に漏れてしまうことを遮光層によって防止することができる。それ故、高いＳ／Ｎ比でリードアウト対象物から画像を読み取ることができる。
また、本発明に係るアクティブマトリクス型表示装置は、マトリクス状に配置された複数の画素と、該画素を順次選択していくための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１ないし第３の配線とを有するアクティブマトリクス型表示装置において、前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する、発光及び受光が可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光及び受光が可能な第２の薄膜光電変換素子を備える第２の画素部とを備えていることを特徴とする。
また、本発明に係るアクティブマトリクス型表示装置は、上記のアクティブマトリクス型表示装置であって、前記第１および第２の導通制御回路は、前記走査信号がゲート電極に供給される薄膜トランジスタからそれぞれ構成され、前記第１の導通制御回路の前記薄膜トランジスタは、ソース・ドレイン領域の一方が前記第２の配線に接続しているとともに、他方が前記第１の薄膜光電変換素子の画素電極に接続し、前記第２の導通制御回路の前記薄膜トランジスタは、ソース・ドレイン領域の一方が前記第３の配線に接続しているとともに、他方が前記第２の薄膜光電変換素子の画素電極に接続していることを特徴とする。
また、本発明に係るアクティブマトリクス型表示装置は、上記のアクティブマトリクス型表示装置であって、前記第１および第２の導通制御回路は、前記走査信号がゲート電極に供給される第１の薄膜トランジスタ、および該第１の薄膜トランジスタを介してゲート電極が前記第１の配線に接続する第２の薄膜トランジスタからそれぞれ構成され、前記第１の導通制御回路の前記第２の薄膜トランジスタは、ソース・ドレイン領域の一方が前記第２の配線に接続しているとともに、他方が前記第１の薄膜光電変換素子の画素電極に接続し、前記第２の導通制御回路の前記第２の薄膜トランジスタは、ソース・ドレイン領域の一方が前記第３の配線に接続しているとともに、他方が前記第２の薄膜光電変換素子の画素電極に接続していることを特徴とする。
また、本発明に係るアクティブマトリクス型表示装置は、上記のアクティブマトリクス型表示装置であって、前記第１の薄膜光電変換素子の画素電極の形成領域、および前記第２の薄膜光電変換素子の画素電極の形成領域は、相互に入り組んでいることを特徴とする。
また、本発明に係るアクティブマトリクス型表示装置は、上記のアクティブマトリクス型表示装置であって、前記第１の薄膜光電変換素子の画素電極の形成領域と、前記第２の薄膜光電変換素子の画素電極の形成領域とは、該画素電極の外枠を直線的に仕切った構造に比して双方の重心位置が近接していることを特徴とする。
また、本発明に係るアクティブマトリクス型表示装置は、上記のアクティブマトリクス型表示装置において、前記第１の薄膜光電変換素子の画素電極の形成領域は、前記第２の薄膜光電変換素子の画素電極の形成領域によって囲まれていることを特徴とする。
また、本発明に係るアクティブマトリクス型表示装置は、マトリクス状に配置された複数の画素と、該画素を順次選択していくための走査信号が供給される走査線と、前記走査信号により選択された画素で発光または受光を行うときに用いられる第１ないし第３の配線とを有し、前記画素は、前記走査線を介して前記走査信号が供給される第１の導通制御回路、および該第１の導通制御回路を介して前記第１の配線と前記第２の配線とに接続する発光・受光可能な第１の薄膜光電変換素子を備える第１の画素部と、前記走査線を介して前記走査信号が供給される第２の導通制御回路、および該第２の導通制御回路を介して前記第１の配線と前記第３の配線とに接続する発光・受光可能な第２の薄膜光電変換素子を備える第２の画素部とを備え、前記第１の薄膜光電変換素子の画素電極の形成領域の重心と前記第２の薄膜光電変換素子の画素電極の形成領域の重心とが、該画素電極の大きさに比して十分接近していることを特徴とする。
また、本発明に係るアクティブマトリクス型表示装置は、上記のアクティブマトリクス型表示装置であって、前記第１の薄膜光電変換素子の画素電極と、前記第２の薄膜光電変換素子の画素電極との間には遮光層が形成されていることを特徴とする。
【００１６】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００１７】
［実施の形態１］
（アクティブマトリクス基板の全体構成）
図１ないし図４のそれぞれは、表示装置兼用型イメージセンサ装置に用いたアクティブマトリクスの等価回路図、このアクティブマトリクスに構成されている複数の画素のうちの１つを拡大して示す平面図、この画素に構成されている各素子の構造を示す断面図、および２つの画素での電位変化を示す波形図である。
【００１８】
本形態の表示装置兼用型イメージセンサ装置に用いたアクティブマトリクス基板は、液晶表示装置のアクティブマトリクス基板と同様、半導体プロセスにより製造されたものである。図１および図２に示すように、本形態の表示装置兼用型イメージセンサ装置１では、透明基板２上に複数本の走査線ｇａｔｅが構成されている。これらの走査線ｇａｔｅの延設方向に対して交差する方向には、電圧供給のための共通配線として機能する第１の配線Ｄ１１、および信号線として機能する第２および第３の配線Ｄ１２、Ｄ１３が構成され、第２の配線Ｄ１２（または第３の配線Ｄ１３）と走査線ｇａｔｅとの交差部分に対応するように各画素ＰＸ（画素ＰＸ11、ＰＸ12・・・ＰＸ21、ＰＸ22・・・）がマトリクス状に構成されている。走査線ｇａｔｅの端部には、この走査線ｇａｔｅに対して画素選択用のパルスを走査信号として出力する走査側駆動回路２０が構成されている。
【００１９】
（画素の構成）
図１ないし図３に示すように、本形態では、それぞれの画素ＰＸは、走査線ｇａｔｅを介して画素選択用の走査信号が供給される第１の導通制御回路ＳＷＡ、およびこの第１の導通制御回路ＳＷＡを介して第１の配線Ｄ１１と第２の配線Ｄ１２とに回路的に接続する第１の薄膜光電変換素子１１Ａを備える第１の画素部ＰＸＡと、この第１の画素部ＰＸＡと共通の走査線ｇａｔｅを介して前記の走査信号が供給される第２の導通制御回路ＳＷＢ、およびこの第２の導通制御回路ＳＷＢを介して第１の配線Ｄ１１と第３の配線Ｄ１３とに回路的に接続する第２の薄膜光電変換素子１１Ｂを備える第２の画素部ＰＸＢとが構成されている。図２および図３には図示を省略するが、第１および第２の画素部ＰＸＡ、ＰＸＢのいずれにおいても、第１および第２の薄膜光電変換素子１１Ａ、１１Ｂに対して並列に接続するように保持容量１３Ａ、１３Ｂが形成されている。
【００２０】
第１および第２の導通制御回路ＳＷＡ、ＳＷＢは、走査線ｇａｔｅから走査信号が供給されるゲート電極を備えるＰチャネル型のＴＦＴ１０Ａ、ＴＦＴ１０Ｂからそれぞれ構成されている。第１の導通制御回路ＳＷＡの側のＴＦＴ１０Ａは、ソース・ドレイン領域Ｓ／Ｄの一方が第２の配線Ｄ１２に接続し、他方が第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡに接続している。第２の導通制御回路ＳＷＢの側のＴＦＴ１０Ｂは、ソース・ドレイン領域Ｓ／Ｄの一方が第３の配線Ｄ１３に接続し、他方が第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢに接続している。
【００２１】
図３（Ａ）、（Ｂ）は図２のＡ−Ａ′線における断面、および図２のＢ−Ｂ′線における断面をそれぞれ示す。図３（Ａ）、（Ｂ）に示されるように、第１および第２の画素部ＰＸＡ、ＰＸＢは、基本的な構成が同一であり、第１および第２の導通制御回路ＳＷＡ、ＳＷＢを構成するＴＦＴ１０Ａ、１０Ｂは、いずれも、チャネル領域６１、チャネル領域６１の両側に形成されたソース・ドレイン領域Ｓ／Ｄ、少なくともチャネル領域６１の表面に形成されたゲート絶縁膜６２、このゲート絶縁膜６２の表面に形成されたゲート電極６３とを有しており、ゲート電極６３の表面側には層間絶縁膜６４が形成されている。この層間絶縁膜６４のコンタクトホールを介して、第２および第３の配線Ｄ１２、Ｄ１３が一方のソース・ドレイン領域Ｓ／Ｄにそれぞれ電気的に接続している。他方のソース・ドレイン領域Ｓ／Ｄには第１および第２の薄膜光電変換素子１１Ａ、１１Ｂの画素電極ＰＥＡ、ＰＥＢがそれぞれ電気的に接続している。なお、図３には図示を省略してあるが、第１および第２の画素部ＰＸＡ、ＰＸＢのいずれにも、図１を参照して説明したように、第１および第２の薄膜光電変換素子１１Ａ、１１Ｂに対して並列に電気的に接続する保持容量１３Ａ、１３Ｂが構成されている。これらの保持容量１３Ａ、１３Ｂは、たとえば画素電極ＰＥＡ、ＰＥＢ、あるいは画素電極ＰＥＡ、ＰＥＢに電気的に接続する方のソース・ドレイン領域Ｓ／Ｄを延設し、絶縁膜を介して対向電極ＯＰに対向させることにより形成できる。また、第１および第２の画素部ＰＸＡ、ＰＸＢを通るように容量線を形成し、この容量線を前記のソース・ドレイン領域Ｓ／Ｄの延設部分あるいは画素電極ＰＥＡ、ＰＥＢに絶縁膜を介して対向させることにより保持容量１３Ａ、１３Ｂを形成してもよい。この場合には容量線は固定電位とする。
【００２２】
（薄膜光電変換素子）
第１および第２の薄膜光電変換素子１１Ａ、１１Ｂはいずれも同一の構成を有し、発光素子および受光素子のいずれの素子としても機能する。すなわち、第１の薄膜光電変換素子１１Ａは、ＩＴＯ膜からなる透明な画素電極ＰＥＡ、正孔注入層ＶＡ、有機半導体膜ＳＡ、およびリチウム含有アルミニウム、カルシウム等の金属膜からなる対向電極ＯＰがこの順に積層されている。第２の薄膜光電変換素子１１Ｂも、同様に、ＩＴＯ膜からなる透明な画素電極ＰＥＢ、正孔注入層ＶＢ、有機半導体膜ＳＢ、およびリチウム含有アルミニウム、カルシウム等の金属膜からなる対向電極ＯＰがこの順に積層され、これらの各層は第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡ、正孔注入層ＶＡ、有機半導体膜ＳＡ、および対向電極ＯＰとそれぞれ同時形成された層である。
【００２３】
まず、薄膜光電変換素子が発光素子として機能する場合を説明する。第１および第２の薄膜光電変換素子１１Ａ、１１Ｂでは、それらを発光素子（電流制御型発光素子）として用いるために対向電極ＯＰと画素電極ＰＥＡ、ＰＥＢとをそれぞれ負極および正極として電圧を印加すると、印加電圧が薄膜光電変換素子のしきい値電圧を越えた状態で有機半導体膜ＳＡ、ＳＢに流れる電流（駆動電流）が急激に増大し、第１および第２の薄膜光電変換素子１１Ａ、１１Ｂは、ＥＬ素子あるいはＬＥＤ素子として発光する。この光は、対向電極ＯＰで反射され、透明な画素電極ＰＥＡ、ＰＥＢ、および透明基板２を透過して射出される。
【００２４】
次に、薄膜光電変換素子が受光素子として機能する場合を説明する。第１および第２の薄膜光電変換素子１１Ａ、１１Ｂに透明基板２および透明な画素電極ＰＥＡ、ＰＥＢを通して光が届いたときには、有機半導体膜ＳＡ、ＳＢに光電流が発生する。この際、薄膜光電変換素子は、対向電極ＯＰと画素電極ＰＥＡ、ＰＥＢとの間に電位差を発生する受光素子として機能する。
【００２５】
このような構造の第１および第２の薄膜光電変換素子１１Ａ、１１Ｂを製造するにあたって、本形態では、層間絶縁膜６４の表面側に黒色のレジスト層を形成した後、正孔注入層ＶＡ、ＶＢおよび有機半導体膜ＳＡ、ＳＢを形成して発光領域あるいは受光領域とすべき領域を囲むように前記レジストを残し、バンク層ｂａｎｋを形成する。バンク層ｂａｎｋを形成した後は、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドから、正孔注入層ＶＡ、ＶＢを構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に正孔注入層ＶＡ、ＶＢを形成する。同様に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドから、有機半導体膜ＳＡ、ＳＢを構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に有機半導体膜ＳＡ、ＳＢを形成する。ここで、バンク層ｂａｎｋはレジストから構成されているため、撥水性である。これに対して、正孔注入層ＶＡ、ＶＢや有機半導体膜ＳＡ、ＳＢの前駆体は親水性の溶媒を主溶媒として用いているため、正孔注入層ＶＡ、ＶＢや有機半導体膜ＳＡ、ＳＢの塗布領域はバンク層ｂａｎｋによって確実に規定され、隣接する画素部にはみ出ることがない。それ故、正孔注入層ＶＡ、ＶＢや有機半導体膜ＳＡ、ＳＢを所定領域内だけに形成できる。また、第１の画素部ＰＸＡの画素電極ＰＥＡと第２の画素部ＰＸＢの画素電極ＰＥＢとの間には、遮光性のバンク層ｂａｎｋ（遮光層）が形成されることになる。但し、予めバンク層ｂａｎｋからなる隔壁が１μｍほどの高さであれば、バンク層ｂａｎｋが撥水性でなくても、バンク層ｂａｎｋは隔壁として十分に機能する。なお、バンク層ｂａｎｋを形成しておけば、インクジェット法に代えて、塗布法で正孔注入層ＶＡ、ＶＢや有機半導体膜ＳＡ、ＳＢを形成する場合でもその形成領域を規定できる。
【００２６】
なお、薄膜光電変換素子１１Ａ、１１Ｂでは、発光効率がやや低下するが、正孔注入層ＶＡ、ＶＢを省略する場合がある。また、正孔注入層ＶＡ、ＶＢに代えて、有機半導体膜ＳＡ、ＳＢの反対側に電子注入層を構成する場合、電子注入層および正孔注入層ＶＡ、ＶＢの双方を構成する場合もある。
【００２７】
（駆動回路）
図２からわかるように、対向電極ＯＰは、少なくとも画素領域上に形成され、本形態では、各画素ＰＸ間で共通の電極として、複数の画素ＰＸに跨がるようにストライプ状に形成されている。図１に示すように、この対向電極ＯＰ自身を第１の配線Ｄ１１として用い、それを定電圧電源ｃｃに接続しておく。
【００２８】
本形態では、すべての画素ＰＸにおいて第１の薄膜光電変換素子１１Ａおよび第２の薄膜光電変換素子１１Ｂを発光素子または受光素子として使用でき、かつ、第１の薄膜光電変換素子１１Ｂおよび第２の薄膜光電変換素子のうちの一方を発光素子として、他方を受光素子として使用することもできるように、以下のように構成してある。
【００２９】
再び図１において、透明基板２上には、第２の配線Ｄ１２に点灯・消灯状態を制御する信号を出力する第１のデータ側駆動回路３０１と、第３の配線Ｄ１３に点灯・消灯状態を制御する信号を出力する第２のデータ側駆動回路３０２とが構成されている。また、透明基板２上には、第１の薄膜光電変換素子１１Ａが受光した際に流れる光電流を第２の配線Ｄ１２から検出する第１の光電流検出回路５０１と、第２の薄膜光電変換素子１１Ｂが受光した際に流れる光電流を第３の配線Ｄ１３から検出する第２の光電流検出回路５０２とが構成されている。ここで、第１の光電流検出回路５０１および第２の光電流検出回路５０２は、微少電流増幅回路、電圧増幅回路等を内蔵し、各配線の微少な変化をとらえる。
【００３０】
（切換回路）
また、図１に示すように、透明基板２上には、第１の薄膜光電変換素子１１Ａを発光素子として用いるとき第２の配線Ｄ１２と第１のデータ側駆動回路３０１とを接続し、第１の薄膜光電変換素子１１Ａを受光素子として用いるとき第２の配線Ｄ１２と第１の光電流検出回路５０１とを接続する第１の切換回路４０１と、第２の薄膜光電変換素子１１Ｂを発光素子として用いるとき第３の配線Ｄ１３と第２のデータ側駆動回路３０２とを接続し、第２の薄膜光電変換素子１１Ｂを受光素子として用いるとき第３の配線Ｄ１３と第２の光電流検出回路５０２とを接続する第２の切換回路４０２とが構成されている。
【００３１】
この例では、第１の切換回路４０１には、極性が反転した信号がそれぞれ供給される信号線ｃｇ１、ｓｇ１が構成され、第２の切換回路４０２には、極性が反転した信号が供給される信号線ｃｇ２、ｓｇ２が構成されている。これらの信号線ｃｇ１、ｓｇ１、ｃｇ２、ｓｇ２は、Ｎチャネル型のＴＦＴ４１、４２、４３、４４のゲート電極にそれぞれ接続している。ＴＦＴ４１は第１の光電流検出回路５０１と第２の配線Ｄ１２との接続状態を制御するように構成され、ＴＦＴ４２は第１のデータ側駆動回路３０１と第２の配線Ｄ１２との接続状態を制御するように構成されている。同様にＴＦＴ４３は第２の光電流検出回路５０２と第３の配線Ｄ１３との接続状態を制御するように構成され、ＴＦＴ４４は第２のデータ側駆動回路３０２と第３の配線Ｄ１３との接続状態を制御するように構成されている。
【００３２】
（使用方法）
このように構成した表示装置兼用型イメージセンサ装置１を密着型イメージセンサ装置として用いる場合には、画像を読み取るべき写真等のリードアウト対象物を透明基板２の裏面側に密着させる。ここで、各画素ＰＸにおいて、第１の薄膜光電変換素子１１Ａを発光素子として用い、第２の薄膜光電変換素子１１Ｂを受光素子として用いる場合には、第１の切換回路４０１においてＴＦＴ４１をオフ状態とし、ＴＦＴ４２をオン状態とする。これに対して、第２の切換回路４０２ではＴＦＴ４３をオン状態とし、ＴＦＴ４４をオフ状態とする。
【００３３】
この状態で、走査線ｇａｔｅおよび第２の配線Ｄ１２には、図４（Ａ）、（Ｂ）に示す波形の信号が出力される。
【００３４】
図４（Ａ）、（Ｂ）には、第１ないし第３の配線Ｄ１１、Ｄ１２、Ｄ１３の延設方向（走査線ｇａｔｅに対して交差する方向）で隣接する２つの画素ＰＸ（前段側の画素ＰＸ11、およびその後段側のＰＸ21）における各走査線ｇａｔｅに供給される走査信号Ｖｇａｔｅ、第１の配線Ｄ１１の電位レベル、第２の配線Ｄ１２に供給される点灯・消灯制御用の信号ＶＤ１２、第３の配線Ｄ１３の電位変化、および発光素子として使用される第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡの電位変化をそれぞれ示してある。
【００３５】
図４からわかるように、走査線ｇａｔｅには、各画素においてＴＦＴ１０Ａ、１０Ｂをオン・オフさせ各画素を順次選択していくための走査信号Ｖｇａｔｅが供給される一方、第２の配線Ｄ１２には、第１の画素部ＰＸＡにおいて第１の薄膜光電変換素子１１Ａを点灯・消灯状態に切り換えるための点灯・消灯制御用の信号ＶＤ１２が供給される。従って、走査信号Ｖｇａｔｅによって選択された画素ＰＸでは、第１の画素部ＰＸＡにおいて、点灯・消灯制御用の信号ＶＤ１２に基づいて第１の薄膜光電変換素子１１Ａが消灯状態から、所定の期間、点灯状態に切り換わり、再び、消灯状態に戻る。この間、第２の画素部ＰＸＢでは、第１の画素部ＰＸＡから写真等のリードアウト対象物に照射された光が反射してくるのを第２の薄膜光電変換素子１１Ｂが受光する。その結果、第２の薄膜光電変換素子１１Ｂでは光電流が流れ、それに応じて、第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢと対向電極ＯＰとの間には所定の電位差が発生する。この電位差は、第３の配線Ｄ１３に現れてくるので、それを第２の光電流検出回路５０２で順次検出していくことができる。このような動作は走査側駆動回路２０から走査線ｇａｔｅに出力される走査信号によって順次選択された各画素で行われる。それ故、表示装置兼用型イメージセンサ装置１は、密着型イメージセンサ装置として写真などのリードアウト対象物から画像情報を読み取ることができる。
【００３６】
このようにして読み取った画像情報等は、表示装置兼用型イメージセンサ装置１で表示させることができる。すなわち、写真等のリードアウト対象物から今回読み取った画像情報をＲＡＭ等の情報記録装置に記録し、それを表示する際には、該画像情報に応じた変調画像信号を第１のデータ側駆動回路３０１から第２の配線Ｄ１２に送出する。その結果、走査線ｇａｔｅから供給されてくる走査信号によって順次選択される画素ＰＸでは、第１の画素部ＰＸＡの第１の薄膜光電変換素子１１Ａが変調画像信号に基づいて点灯・消灯状態が制御され、所望の画像が表示される。
【００３７】
このような表示動作を行う際に、第２の切換回路４０２においてＴＦＴ４３をオフ状態とし、ＴＦＴ４４をオン状態とし、かつ、前記の変調画像信号を第２のデータ側駆動回路３０２から第３の配線Ｄ１３に送出すれば、第２の画素部ＰＸＢの第２の薄膜光電変換素子１１Ｂも変調画像信号に基づいて点灯・消灯状態を制御できる。このように第１および第２の画素部ＰＸＡ、ＰＸＢの双方で表示動作を行うと、より輝度の高い表示を行うことができる。
【００３８】
なお、上記例とは反対に、第１および第２の切換回路４０１、４０２においてＴＦＴ４１、４３をオン状態とし、ＴＦＴ４２、４４をオフ状態とすれば、第１および第２の画素部ＰＸＡ、ＰＸＢの双方において各薄膜光電変換素子１１Ａ、１１Ｂを受光素子として用いることができる。こうすると、より感度の高い読み取り動作が可能となる。
【００３９】
（本形態の効果）
以上説明したように、本形態の表示装置兼用型イメージセンサ装置１では、各画素ＰＸには、発光素子および受光素子として機能する第１および第２の薄膜光電変換素子１１Ａ、１１Ｂが構成されているため、これら薄膜光電変換素子の駆動方法を変えるだけで、イメージセンサ装置および表示装置として用いることができる。また、本形態の表示装置兼用型イメージセンサ装置１では、各素子を半導体プロセスで製造でき、かつ、高価な光学系、機械系、センサ、照明等が不要であるため、ファクシミリ等のリードアウト部分の低価格化を図ることができる。
【００４０】
しかも、第２および第３の配線Ｄ１２、Ｄ１３の接続状態を切換回路４０１、４０２で切り換えるだけで、第１および第２の画素部ＰＸＡ、ＰＸＢについては双方を発光部または受光部として機能させることができるとともに、一方を発光部として機能させ、他方を受光部として機能させることができる。
【００４１】
また、第１の画素部ＰＸＡの画素電極ＰＥＡと第２の画素部ＰＸＢの画素電極ＰＥＢとの間には遮光性のバンク層ｂａｎｋが形成されているので、発光部として機能する第１の画素部ＰＸＡの側から全方向に光が出射されても、この光が受光部として機能する第２の画素部ＰＸＢに漏れてしまうことをバンク層ｂａｎｋによって防止することができる。それ故、高いＳ／Ｎ比でリードアウト対象物から画像を読み取ることができる。
【００４２】
［実施の形態２］
（アクティブマトリクス基板の全体構成）
図５ないし図８のそれぞれは、表示装置兼用型イメージセンサ装置に用いたアクティブマトリクスの等価回路図、このアクティブマトリクスに構成されている複数の画素のうちの１つを拡大して示す平面図、この画素に構成されている各素子の構造を示す断面図、および２つの画素での電位変化を示す波形図である。なお、以下の説明において、実施の形態１と共通する機能を有する部分には同一の符合を付してその詳細な説明を省略する。
【００４３】
本形態の表示装置兼用型イメージセンサ装置に用いたアクティブマトリクス基板も、液晶表示装置のアクティブマトリクス基板と同様、半導体プロセスにより製造されたものである。図５および図６に示すように、本形態の表示装置兼用型イメージセンサ装置１でも、透明基板２上には、走査線ｇａｔｅの延設方向に対して交差する方向に、第１の配線Ｄ２１、第２の配線Ｄ２２、および第３の配線Ｄ２３が構成され、第１ないし第３の配線Ｄ２１、Ｄ２２、Ｄ２３と走査線ｇａｔｅとの交差によってマトリクス状に各画素ＰＸ（画素ＰＸ11、ＰＸ12・・・ＰＸ21、ＰＸ22・・・）が構成されている。また、対向電極ＯＰは、少なくとも画素領域上に形成され、本形態でも、各画素ＰＸ間で共通の電極として、複数の画素ＰＸに跨がるようにストライプ状に形成されている。
【００４４】
（画素の構成）
図５ないし図８に示すように、いずれの画素ＰＸにも第１および第２の画素部ＰＸＡ、ＰＸＢがそれぞれ形成されている。第１の画素部ＰＸＡには、走査線ｇａｔｅを介して画素選択用の走査信号が供給される第１の導通制御回路ＳＷＡと、この第１の導通制御回路ＳＷＡを介して一方の電極（画素電極ＰＥＡ）が第１の配線Ｄ２１および第２の配線Ｄ２２の双方に回路的に接続する第１の薄膜光電変換素子１１Ａとが構成されている。また、第２の画素部ＰＸＢには、この画素部と１つの画素ＰＸを構成する第１の画素部ＰＸＡと共通の走査線ｇａｔｅを介して前記の走査信号が供給される第２の導通制御回路ＳＷＢと、この第２の導通制御回路ＳＷＢを介して一方の電極（画素電極ＰＥＢ）が第１の配線Ｄ２１および第３の配線Ｄ２３の双方に回路的に接続する第２の薄膜光電変換素子１１Ｂとが構成されている。ここで、第１および第２の薄膜光電変換素子１１Ａ、１１Ｂは、他方の電極が共通の対向電極ＯＰとして構成されている。
【００４５】
第１および第２の導通制御回路ＳＷＡ、ＳＷＢは、走査信号がゲート電極に供給されるＴＦＴ１０Ｃ、１０Ｅ、およびこの第１のＴＦＴ１０Ｃ、１０Ｅを介して第１の配線Ｄ２１にゲート電極が接続する第２のＴＦＴ１０Ｄ、１０Ｆをそれぞれ有する。この例では、ＴＦＴ１０Ｃ、１０ＥはＮチャネル型であり、ＴＦＴ１０Ｄ、１０ＦはＰチャネル型である。第１の導通制御回路ＳＷＡの第２のＴＦＴ１０Ｄは、ソース・ドレイン領域Ｓ／Ｄの一方が第２の配線Ｄ２２に接続し、他方が第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡに接続している。第２の導通制御回路ＳＷＢの第２のＴＦＴ１０Ｆは、ソース・ドレイン領域Ｓ／Ｄの一方が第３の配線Ｄ２３に接続し、他方が第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢに接続している。なお、図６および図７には図示を省略するが、第１および第２の画素部ＰＸＡ、ＰＸＢのいずれにも、第２のＴＦＴ１０Ｄ、１０Ｆのゲート電極に対しては保持容量１３Ａ、１３Ｂの一方の電極が接続しており、該ゲート電極に印加された電位を保持する役割を担う。
【００４６】
図７（Ａ）、（Ｂ）に図６のＣ−Ｃ′線、Ｄ−Ｄ′線における各断面、および図６のＥ−Ｅ′線、Ｆ−Ｆ′線における各断面をそれぞれ示すように、第１および第２の画素部ＰＸＡ、ＰＸＢは、基本的な構成が同一であり、第１および第２の導通制御回路ＳＷＡ、ＳＷＢを構成する第１のＴＦＴ１０Ｃ、１０Ｅ、および第２のＴＦＴ１０Ｄ、１０Ｆは、いずれも、チャネル領域６１、このチャネル領域６１の両側に形成されたソース・ドレイン領域Ｓ／Ｄ、少なくともチャネル領域６１の表面に形成されたゲート絶縁膜６２、このゲート絶縁膜６２の表面に形成されたゲート電極６３、このゲート電極６３の表面側に形成された第１の層間絶縁膜６４が形成されている。
【００４７】
第１および第２の導通制御回路ＳＷＡ、ＳＷＢを構成する第１のＴＦＴ１０Ｃ、１０Ｅにおいては、層間絶縁膜６４のコンタクトホールを介して第１の配線Ｄ２１がソース・ドレイン領域Ｓ／Ｄの一方に対してそれぞれ電気的に接続している。ＴＦＴ１０Ｃ、１０Ｅの他方のソース・ドレイン領域Ｓ／Ｄには層間絶縁膜６４のコンタクトホールを介して電位保持電極６５が電気的に接続し、この電位保持電極６５は、第２のＴＦＴ１０Ｄ、１０Ｆのゲート電極６３の延設部分６３０に対して電気的に接続している。
【００４８】
電位保持電極６５および第１の配線Ｄ２１の表面側には第２の層間絶縁膜６６が形成されている。
【００４９】
第１の導通制御回路ＳＷＡを構成する第２のＴＦＴ１０Ｄにおいては、層間絶縁膜６４のコンタクトホールを介して第２の配線Ｄ２２がソース・ドレイン領域Ｓ／Ｄの一方に対してそれぞれ電気的に接続している。第２の導通制御回路ＳＷＢを構成する第２のＴＦＴ１０Ｆにおいては、層間絶縁膜６４のコンタクトホールを介して第３の配線Ｄ２３がソース・ドレイン領域Ｓ／Ｄの一方に対してそれぞれ電気的に接続している。第２のＴＦＴ１０Ｄ、１０Ｆの他方のソース・ドレイン領域Ｓ／Ｄには層間絶縁膜６４のコンタクトホールを介して中継電極６７が電気的に接続し、この中継電極６７には、層間絶縁膜６６のコンタクトホールを介して画素電極ＰＥＡ、ＰＥＢが電気的に接続している。
【００５０】
なお、図７には図示を省略してあるが、図４を参照して説明したように、第１および第２の画素部ＰＸＡ、ＰＸＢのいずれにも、第１のＴＦＴ１０Ｃ、１０Ｅのゲート電極６３に対しては保持容量１３Ａ、１３Ｂの一方の電極が接続している。例えば、第２のＴＦＴ１０Ｄ、１０Ｆのゲート電極６３を第２の配線Ｄ２２または第３の配線Ｄ２３の下にまで延設し、層間絶縁膜６４を介して対向させる。これらの保持容量１３Ａ、１３Ｂは、たとえば第１および第２の画素部ＰＸＡ、ＰＸＢを通るように容量線を形成し、この容量線を前記の電位保持電極６５に層間絶縁膜６４を介して対向させることでも形成できる。この場合には容量線を固定電位に保持する。
【００５１】
（薄膜光電変換素子）
第１および第２の薄膜光電変換素子１１Ａ、１１Ｂは、実施の形態１において説明したように、いずれも同一の構成を有し、発光素子および受光素子のいずれの素子としても機能する。すなわち、第１および第２の薄膜光電変換素子１１Ａは、ＩＴＯ膜からなる透明な画素電極ＰＥＡ、ＰＥＢ、正孔注入層ＶＡ、ＶＢ、有機半導体膜ＳＡ、ＳＢ、およびリチウム含有アルミニウム、カルシウム等の金属膜からなる対向電極ＯＰがこの順に積層され、これらの各層は第１の薄膜光電変換素子１１Ａの側と第２の薄膜光電変換素子１１Ｂの側とで同時形成された層である。
【００５２】
まず、薄膜光電変換素子が発光素子として機能する場合を説明する。第１および第２の薄膜光電変換素子１１Ａ、１１Ｂでは、それらを発光素子として用いるために対向電極ＯＰおよび画素電極ＰＥＡ、ＰＥＢをそれぞれ負極および正極として電圧を印加すると、印加電圧が薄膜光電変換素子のしきい値電圧を越えた状態で有機半導体膜ＳＡ、ＳＢに流れる電流（駆動電流）が急激に増大し、第１および第２の薄膜光電変換素子１１Ａ、１１Ｂは、ＬＥ素子あるいはＬＥＤ素子として発光する。この光は、対向電極ＯＰで反射され、透明な画素電極ＰＥＡ、ＰＥＢ、および透明基板２を通して射出される。
【００５３】
まず、薄膜光電変換素子が受光素子として機能する場合を説明する。第１および第２の薄膜光電変換素子１１Ａ、１１Ｂに透明基板２および透明な画素電極ＰＥＡ、ＰＥＢを通して光が届いたときには、有機半導体膜ＳＡ、ＳＢに光電流が発生する。この際、薄膜光電変換素子は、対向電極ＯＰと画素電極ＰＥＡ、ＰＥＢとの間に電位差を発生する受光素子として機能する。
【００５４】
このような構造の第１および第２の薄膜光電変換素子１１Ａ、１１Ｂを製造するにあたっても、第１の実施の形態と同様、層間絶縁膜６５の表面側に黒色のレジスト層を形成した後、正孔注入層ＶＡ、ＶＢおよび有機半導体膜ＳＡ、ＳＢを形成して発光領域あるいは受光領域とすべき領域を囲むように前記レジストを残し、バンク層ｂａｎｋを形成する。バンク層ｂａｎｋを形成した後は、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドから、正孔注入層ＶＡ、ＶＢを構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に正孔注入層ＶＡ、ＶＢを形成する。同様に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドから、有機半導体膜ＳＡ、ＳＢを構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に有機半導体膜ＳＡ、ＳＢを形成する。その結果、第１の画素部ＰＸＡの画素電極ＰＥＡと第２の画素部ＰＸＢの画素電極ＰＥＢとの間には、遮光性のバンク層ｂａｎｋが形成されることになる。
【００５５】
また、第１及び第２の薄膜光電変換素子１１Ａ、１１ＢはＩＴＯからなる透明な画素電極ＰＥＡあるいはＰＥＢ、正孔注入層ＶＡ、発光薄膜として有機半導体膜ＳＡが積層され、さらに有機半導体膜ＳＡの表面には、リチウム含有アルミニウムまたはカルシウムなどの金属膜からなる対向電極ＯＰがこの順に形成されている。これに対して、第１及び第２の薄膜光電変換素子に逆の方向に駆動電流を流す場合には、下層側から上層側に向かって、ＩＴＯ膜からなる画素電極ＰＥＡあるいはＰＥＢ、透光性をもつほど薄いリチウム含有アルミニウム電極からなる対向電極ＯＰ、有機半導体層ＳＡ、正孔注入層ＶＡ、リチウム含有アルミニウムまたはカルシウムなどの金属膜からなる対向電極ＯＰ（正極）をこの順に積層して、発光素子４０を構成する場合もある。
【００５６】
（駆動回路）
図６からわかるように、対向電極ＯＰは、少なくとも画素領域上に形成され、各画素ＰＸ間で共通の電極として、たとえば複数の画素ＰＸに跨がるようにストライプ状に形成される。対向電極ＯＰは定電位に保持される。
【００５７】
本形態では、すべての画素ＰＸにおいて第１および第２の薄膜光電変換素子１１Ａ、１１Ｂを発光素子または受光素子として使用でき、かつ、第１および第２の薄膜光電変換素子１１Ａ、１１Ｂのうちの一方を発光素子として、他方を受光素子として使用することもできるように、以下のように構成してある。
【００５８】
再び図５において、透明基板２上には、第１の配線Ｄ２１に点灯・消灯状態を制御する信号、及び受光・非受光状態を制御する信号を出力するデータ側駆動回路３０が構成されている。また、透明基板２上には、第１の薄膜光電変換素子１１Ａが受光した際に流れる光電流を第２の配線Ｄ２２から検出する第１の光電流検出回路５０１と、第２の薄膜光電変換素子１１Ｂが受光した際に流れる光電流を第３の配線Ｄ２３から検出する第２の光電流検出回路５０２とが構成されている。ここで、第１の光電流検出回路５０１および第２の光電流検出回路５０２は、微少電流増幅回路、電圧増幅回路等を内蔵し、各配線の微少な変化をとらえる。
【００５９】
（切換回路）
図５に示すように、透明基板２上には、第１の薄膜光電変換素子１１Ａを発光素子として用いるとき第２の配線Ｄ２２と、定電圧電源ｃｃに接続された共通給電線ｃｏｍとを接続し、第１の薄膜光電変換素子１１Ａを受光素子として用いるとき第２の配線Ｄ２２と第１の光電流検出回路５０１とを接続する第１の切換回路４０１と、第２の薄膜光電変換素子１１Ｂを発光素子として用いるとき第３の配線Ｄ２３と前記の共通給電線ｃｏｍとを接続し、第２の薄膜光電変換素子１１Ｂを受光素子として用いるとき第３の配線Ｄ２３と第２の光電流検出回路５０２とを接続する第２の切換回路４０２とが構成されている。
【００６０】
この例では、第１の切換回路４０１には、互いにハイレベル、ローレベルが逆になる２つの信号が各々供給される信号線ｃｇ１、ｓｇ１が構成され、第２の切換回路４０２には、互いにハイレベル、ローレベルが逆になる２つの信号が各々供給される信号線ｃｇ２、ｓｇ２が構成されている。これらの信号線ｃｇ１、ｓｇ１、ｃｇ２、ｓｇ２は、Ｎチャネル型のＴＦＴ４５、４６、４７、４８のゲート電極にそれぞれ接続している。ここで、ＴＦＴ４５は共通給電線ｃｏｍと第２の配線Ｄ２２との接続状態を制御するように構成され、ＴＦＴ４６は第１の光電流検出回路５０１と第２の配線Ｄ２２との接続状態を制御するように構成されている。同様に、ＴＦＴ４７は共通給電線ｃｏｍと第３の配線Ｄ２３との接続状態を制御するように構成され、ＴＦＴ４８は第２の光電流検出回路５０２と第３の配線Ｄ２３との接続状態を制御するように構成されている。
【００６１】
（使用方法）
このように構成した表示装置兼用型イメージセンサ装置１を密着型イメージセンサ装置として用いる場合には、画像を読み取るべき写真等のリードアウト対象物を透明基板２の裏面側に密着させる。ここで、各画素ＰＸにおいて、第１の薄膜光電変換素子１１Ａを発光素子として用い、第２の薄膜光電変換素子１１Ｂを受光素子として用いる場合には、第１の切換回路４０１ではＴＦＴ４５をオン状態とし、ＴＦＴ４６をオフ状態とする。これに対して、第２の切換回路４０２ではＴＦＴ４７をオフ状態とし、ＴＦＴ４８をオン状態とする。
【００６２】
この状態で、走査線ｇａｔｅおよび第１の配線Ｄ２１には、図８（Ａ）、（Ｂ）に示す波形の信号が出力される。
【００６３】
図８（Ａ）、（Ｂ）には、第１ないし第３の配線Ｄ２１、Ｄ２２、Ｄ２３の延設方向（走査線ｇａｔｅに対して直交する方向）で隣接する２つの画素ＰＸ（前段側の画素ＰＸ11、および後段側のＰＸ21）において、各走査線ｇａｔｅに供給される走査信号Ｖｇａｔｅ、第１の配線Ｄ２１に供給される点灯・消灯制御用（受光・非受光制御用）の信号ＶＤ２１、第２の配線Ｄ２２の電位レベル（共通給電線ｃｏｍの電位レベル）、第３の配線Ｄ２３の電位変化、第１および第２の薄膜光電変換素子１１Ａ、１１Ｂの電位保持電極６５の電位変化、対向電極ＯＰの電位レベルをそれぞれ示してある。
【００６４】
図８からわかるように、走査線ｇａｔｅには、第１のＴＦＴ１０Ｃ、１０Ｅをオン・オフさせることにより各画素を順次選択していく走査信号Ｖｇａｔｅが供給される。また、第１の配線Ｄ２１には、第２のＴＦＴ１０Ｄをオン・オフさせることにより、第１の薄膜光電変換素子１１Ａと第２の配線Ｄ２２との間を導通状態と絶縁状態に切り換える点灯・消灯制御用の信号ＶＤ２１が供給される。同時に、信号ＶＤ２１は、第２のＴＦＴ１０Ｆをオン・オフさせることにより、第２の薄膜光電変換素子１１Ｂと第３の配線Ｄ２３との間を導通状態と絶縁状態に切り換えている。
【００６５】
従って、走査信号Ｖｇａｔｅによって選択された画素ＰＸでは、第１の画素部ＰＸＡにおいて、点灯・消灯制御用の信号ＶＤ２１に基づいて第１の薄膜光電変換素子１１Ａが消灯状態から点灯状態になり、この点灯状態が維持される。この間、第２の画素部ＰＸＢでは、第１の画素部ＰＸＡから写真等のリードアウト対象物に照射された光が反射し、反射した光を第２の薄膜光電変換素子１１Ｂが受光する。その結果、第２の薄膜光電変換素子１１Ｂでは光電流が流れ、それに応じて、第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢと対向電極ＯＰとの間には所定の電位差が発生する。この電位差は、第３の配線Ｄ２３を介して第２の光電流検出回路５０２で順次検出していくことができる。このような動作は走査側駆動回路２０から走査線ｇａｔｅに出力される走査信号によって各画素で順次行われる。それ故、表示装置兼用型イメージセンサ装置１は、密着型イメージセンサ装置として写真等のリードアウト対象物から画像情報を読み取ることができる。
【００６６】
このようにして読み取った画像情報等は、表示装置兼用型イメージセンサ装置１で表示させることができる。すなわち、写真等から今回読み取った画像情報をＲＡＭ等の情報記録装置に記録し、それを表示する際には、該画像情報に応じた変調画像信号をデータ側駆動回路３０から第１の配線Ｄ２１に送出する。その結果、走査線ｇａｔｅから供給されてくる走査信号によって順次選択される画素ＰＸでは、第１の画素部ＰＸＡの第１の薄膜光電変換素子１１Ａが変調画像信号に基づいて点灯・消灯状態が制御され、所望の画像が表示される。
【００６７】
このような表示動作を行う際には、第２の切換回路４０２においてＴＦＴ４８をオフ状態とし、ＴＦＴ４７をオン状態として、第３の配線２３を共通給電線ｃｏｍに接続しておけば、走査線ｇａｔｅから供給されてくる走査信号によって順次選択される画素ＰＸでは、データ側駆動回路３０から第１の配線Ｄ２１に送出された変調画像信号に基づいて、第２の画素部ＰＸＢの第１の薄膜光電変換素子１１Ｂも点灯・消灯状態を制御できる。このように第１および第２の画素部ＰＸＡ、ＰＸＢの双方で表示動作を行うと、より輝度の高い表示を行うことができる。
【００６８】
なお、第１および第２の切換回路４０１、４０２においてＴＦＴ４６、４８をオン状態とし、ＴＦＴ４５、４７をオフ状態とすれば、第１および第２の画素部ＰＸＡ、ＰＸＢの双方において各薄膜光電変換素子１１Ａ、１１Ｂを受光素子として用いることができる。こうすると、より感度の高い読み取り動作が可能となる。
【００６９】
（本形態の効果）
以上説明したように、本形態の表示装置兼用型イメージセンサ装置１では、各画素ＰＸには、発光素子および受光素子として機能する第１および第２の薄膜光電変換素子１１Ａ、１１Ｂが構成されているため、これら薄膜光電変換素子の駆動方法を変えるだけで、イメージセンサ装置および表示装置として用いることができる。また、本形態の表示装置兼用型イメージセンサ装置１では、各素子を半導体プロセスで製造でき、かつ、高価な光学系、機械系、センサ、照明等が不要であるため、ファクシミリ等のリードアウト部分の低価格化を図ることができる。
【００７０】
しかも、第２および第３の配線Ｄ２２、Ｄ２３の接続状態を切換回路４０１、４０２で切り換えるだけで、第１および第２の画素部ＰＸＡ、ＰＸＢについては双方を発光部または受光部として機能させることができるとともに、一方を発光部として機能させ、他方を受光部として機能させることができる。
【００７１】
さらに、第１の画素部ＰＸＡの画素電極ＰＥＡと第２の画素部ＰＸＢの画素電極ＰＥＢとの間には遮光性のバンク層ｂａｎｋが形成されているので、発光部として機能する第１の画素部ＰＸＡの側から全方向に光が出射されても、バンク層ｂａｎｋによってこの光が受光部として機能する第２の画素部ＰＸＢに漏れてしまのを防止することができる。それ故、高いＳ／Ｎ比でリードアウト対象物から画像を読み取ることができる。
【００７２】
［実施の形態３］
本実施の形態は、実施の形態１と同様な構成であり、異なる点について記載する。上記の実施の形態１、２では、第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡの形成領域と、第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＡの形成領域との間の境界部分は直線的であったが、本実施の形態では、図９（Ａ）、（Ｂ）に示すように、第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡの形成領域と、第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＡの形成領域とが相互に入り組んでいる構成としている点で異なる。このように構成すると、表示装置兼用型イメージセンサ装置１をイメージセンサ装置として用いる際に、第１の画素部ＰＸＡから出射した光は、写真等のリードアウト対象物に反射して第２の画素部ＰＸＢに効率よく届く。このように構成する場合でも、第１の画素部ＰＸＡの画素電極ＰＥＡと第２の画素部ＰＸＢの画素電極ＰＥＢとの間に遮光性のバンク層ｂａｎｋを形成しておけば、第１の画素部ＰＸＡの側から全方向に光が射出されても、バンク層ｂａｎｋによってこの光が受光部として機能する第２の画素部ＰＸＢに漏れてしまうのを防止することができる。
【００７３】
［実施の形態４］
本実施の形態も、実施の形態１と同様であり、異なる点について記載する。本実施の形態では、例えば図１０に示すように、第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡの形成領域が第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢの形成領域で周囲が囲まれているように構成すれば、画素電極同士を画素電極の外枠を直線的に仕切った構造に比して、画素電極ＰＥＢの形成領域が広いわりには、第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡの形成領域の重心位置と、第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢの形成領域の重心位置とを近接させることができる。
【００７４】
このように構成すると、表示装置兼用型イメージセンサ装置１をイメージセンサ装置として用いた際に、画素電極ＰＥＡ、ＰＥＢ同士の重心位置（発光・受光の中心位置）が近接しているので、第１の画素部ＰＸＡから出射した光が写真等に反射して第２の画素部ＰＸＢに効率よく届く。
【００７５】
このように構成する場合も、第１の画素部ＰＸＡの画素電極ＰＥＡと第２の画素部ＰＸＢの画素電極ＰＥＢとの間には遮光性のバンク層ｂａｎｋが形成しておけば、第１の画素部ＰＸＡの側から全方向に光が出射されても、この光が受光部として機能する第２の画素部ＰＸＢに漏れてしまうことをバンク層ｂａｎｋによって防止することができる。
【００７６】
［実施の形態５］
本実施の形態も実施の形態１と同様であり、異なる点について記載する。本実施の形態では、図１１（Ａ）に示すように、第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡの形成領域が第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢの形成領域の中央部分にあるように構成することが好ましい。このように構成すると、第１の薄膜光電変換素子１１Ａの画素電極ＰＥＡの形成領域と、第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢの形成領域とは、双方の重心位置が完全に重なることになる。従って、図１１（Ｂ）に示すように、第１の画素部ＰＸＡから出射した光ｈνが写真や書面等のリードアウト対象物等に反射して第２の画素部ＰＸＢに届く際に、リードアウト対象物への照射光の強度分布、およびリードアウト対象物からの反射光の強度分布において、そのピークが画素ＰＸの中央部分にあるため、第２の画素部ＰＸＢでは第２の薄膜光電変換素子１１Ｂの画素電極ＰＥＢの全面で高い効率で受光することになる。
【００７７】
【発明の効果】
以上説明したように、本発明に係る表示装置兼用型イメージセンサ装置では、各画素には、発光素子および受光素子として機能する第１および第２の薄膜光電変換素子が構成されているため、これら薄膜光電変換素子の駆動方法を変えるだけで、イメージセンサ装置および表示装置のいずれとしても用いることができる。また、本形態の表示装置兼用型イメージセンサ装置では、各素子を半導体プロセスで製造でき、高価な光学系、機械系、センサ、照明等が不要であるため、ファクシミリ等のリードアウト部分の低価格化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る表示装置兼用型イメージセンサ装置に用いたアクティブマトリクスの等価回路図である。
【図２】図１に示す表示装置兼用型イメージセンサ装置のアクティブマトリクスに構成されている複数の画素のうちの１つを拡大して示す平面図である。
【図３】（Ａ）、（Ｂ）はそれぞれ、図２に示す画素に構成されている各素子の構造を示す断面図である。
【図４】（Ａ）、（Ｂ）はそれぞれ、図１に示す表示装置兼用型イメージセンサ装置のアクティブマトリクスにおいて、隣接する２つの画素に対して供給される走査信号等の波形図である。
【図５】本発明の実施の形態２に係る表示装置兼用型イメージセンサ装置に用いたアクティブマトリクスの等価回路図である。
【図６】図５に示す表示装置兼用型イメージセンサ装置のアクティブマトリクスに構成されている複数の画素のうちの１つを拡大して示す平面図である。
【図７】（Ａ）、（Ｂ）はそれぞれ、図６に示す画素に構成されている各素子の構造を示す断面図である。
【図８】（Ａ）、（Ｂ）はそれぞれ、図５に示す表示装置兼用型イメージセンサ装置のアクティブマトリクスにおいて、隣接する２つの画素に対して供給される走査信号等の波形図である。
【図９】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態３に係る表示装置兼用型イメージセンサ装置において、アクティブマトリクスの各画素に形成した２つの画素電極の形成領域を示す説明図である。
【図１０】本発明の実施の形態４に係る表示装置兼用型イメージセンサ装置において、アクティブマトリクスの各画素に形成した２つの画素電極の形成領域を示す説明図である。
【図１１】（Ａ）は、本発明の実施の形態５に係る表示装置兼用型イメージセンサ装置において、アクティブマトリクスの各画素に形成した２つの画素電極の形成領域を示す説明図、（Ｂ）はこのように構成したときの作用、効果を示す説明図である。
【符号の説明】
１          表示装置兼用型イメージセンサ装置
２          透明基板
１１Ａ      第１の薄膜光電変換素子
１１Ｂ      第２の薄膜光電変換素子
１０Ａ〜１０Ｆ    画素スッチング用ＴＦＴ
１３Ａ、１３Ｂ    保持容量
３０、３０１、３０２  データ側駆動回路
５０１、５０２    光電流検出回路
４０１、４０２    切換回路
Ｄ１１、Ｄ２１    第１の配線
Ｄ１２、Ｄ２２    第２の配線
Ｄ１３、Ｄ２３    第３の配線
ＯＰ        対向電極
ＰＸ、ＰＸ11、ＰＸ12、ＰＸ21、ＰＸ22      画素
ＰＸＡ      第１の画素部
ＰＸＢ      第２の画素部
ＳＡ、ＳＢ  有機半導体膜
ＳＷＡ      第１の導通制御回路
ＳＷＢ      第２の導通制御回路
Ｓ／Ｄ      ＴＦＴのソース・ドレイン領域
ＶＡ、ＸＢ  正孔注入層
ｂａｎｋ    バンク層
ｃｃ        定電圧電源
ｃｏｍ      共通給電線
ｇａｔｅ    走査線
【図１】
0004013293.tif 000002
【図２】
0004013293.tif 000003
【図３】
0004013293.tif 000004
【図４】
0004013293.tif 000005
【図５】
0004013293.tif 000006
【図６】
0004013293.tif 000007
【図７】
0004013293.tif 000008
【図８】
0004013293.tif 000009
【図９】
0004013293.tif 000010
【図１０】
0004013293.tif 000011
【図１１】
0004013293.tif 000012