(57)【特許請求の範囲】
【請求項１】
第１の主電極と第２の主電極を有する半導体素子（Ｔ１１）を、電源と負荷との間に設置し、前記第１の主電極を前記電源側に接続し、前記第２の主電極を負荷側に接続し、更に、前記負荷の前記半導体素子とは反対側となる端子を接地電位側に接続した回路の、前記半導体素子に流れる過電流を防止する過電流検出・保護装置において、
前記半導体素子（Ｔ１１）の第１の主電極と接地電位レベル間に設けられ、前記負荷に流れる電流と比例した大きさとなる第１の電圧（Ｖ１５）を生成する第１の電圧生成手段と、
前記半導体素子（Ｔ１１）の第２の主電極と接地電位レベル間の電圧を分圧して第２の電圧（Ｖ１４）を生成する第２の電圧生成手段と、
前記第１の電圧と前記第２の電圧を比較する比較手段（ＣＭＰ１２）と、
前記比較手段にて、前記第１の電圧（Ｖ１５）が前記第２の電圧（Ｖ１４）以上となったと判定された際に、前記半導体素子（Ｔ１１）を遮断する制御手段と、
を備えたことを特徴とする半導体素子の過電流検出・保護装置。
【請求項２】
第１の主電極と第２の主電極を有する半導体素子（Ｔ１１）を、電源と負荷との間に設置し、前記第１の主電極を前記電源側に接続し、前記第２の主電極を負荷側に接続し、更に、前記負荷の前記半導体素子とは反対側となる端子を接地電位側に接続した回路の、前記半導体素子に流れる過電流を防止する過電流検出・保護装置において、
抵抗成分（Ｒｗ），及びインダクタンス成分（Ｌ）を有し、前記半導体素子（Ｔ１１）の第１主電極と前記電源とを接続する電源接続用電線と、
前記半導体素子（Ｔ１１）の第１の主電極と接地電位レベル間に設けられ、前記負荷に流れる電流と比例した大きさとなる第１の電圧（Ｖ１５）を生成する第１の電圧生成手段と、
前記電源接続用電線が有する抵抗成分、及びインダクタンス成分に前記半導体素子（Ｔ１１）を流れる電流が通電すること、或いは前記半導体素子（Ｔ１１）に流れる電流が変化することにより生じる第３の電圧が発生した際には、電源電圧から前記第３の電圧を差し引いた電圧を分圧して、第２の電圧（Ｖ１４）を生成する第２の電圧生成手段と、
前記第１の電圧と前記第２の電圧を比較する比較手段（ＣＭＰ１２）と、
前記比較手段にて、前記第１の電圧（Ｖ１５）が前記第２の電圧（Ｖ１４）以上となったと判定された際に、該半導体素子（Ｔ１１）を遮断する制御手段と、
を備えたことを特徴とする半導体素子の過電流検出・保護装置。
【請求項３】
前記第１の電圧生成手段は、第１の抵抗（Ｒ２３）と、第１のスイッチング手段（Ｔ１２）と、前記第１の抵抗（Ｒ２３）の抵抗値に対して１よりも大きい所定倍率（ｎ倍）の抵抗値を備えた第２の抵抗（Ｒ２５）と、の直列接続回路を有し、
更に、前記第１の抵抗（Ｒ２３）と前記第１のスイッチング手段（Ｔ１２）との接続点の電圧と、前記半導体素子（Ｔ１１）の第２の主電極の電圧とが等しくなるように、前記第１のスイッチング手段（Ｔ１２）を制御する第１のスイッチング手段制御回路（ＣＭＰ１１）とを備え、
前記第２の抵抗（Ｒ２５）に生じる電圧を、前記第１の電圧（Ｖ１５）とすることを特徴とする請求項１または請求項２のいずれかに記載の半導体素子の過電流検出・保護装置。
【請求項４】
前記第１の電圧生成手段は、前記第２の抵抗（Ｒ２５）に対して並列的に接続される、第３の抵抗（Ｒ２６）と第２のスイッチング手段（Ｔ１３）との直列接続回路を有し、
前記制御手段は、前記第２のスイッチング手段（Ｔ１３）のオン、オフを切り換える機能を備え、該制御手段は、前記第２のスイッチング手段（Ｔ１３）をオフとすることにより、前記第１の電圧（Ｖ１５）を前記第１の抵抗（Ｒ２３）に生じる電圧の前記所定倍率（ｎ倍）である第２の増幅率とし、前記第２のスイッチング手段（Ｔ１３）をオンとすることにより、前記第１の電圧（Ｖ１５）を前記第１の抵抗（Ｒ２３）に生じる電圧に対して前記第２の増幅率よりも小さい第１の増幅率とすることを特徴とする請求項３に記載の半導体素子の過電流検出・保護装置。
【請求項５】
前記比較手段は、第２の比較器（ＣＭＰ１２）で構成され、前記第２の比較器のプラス側入力端子に前記第２の電圧（Ｖ１４）が供給され、マイナス側入力端子に前記第１の電圧（Ｖ１５）が供給され、且つ、前記制御手段は、前記第２の電圧（Ｖ１４）が前記第１の電圧（Ｖ１５）未満であるときに前記半導体素子（Ｔ１１）を遮断すると共に、前記第２の電圧（Ｖ１４）が前記第１の電圧（Ｖ１５）以上であるときに、前記半導体素子（Ｔ１１）を駆動可能に設定する機能を有し、
前記半導体素子（Ｔ１１）がオフのときに、前記第２の比較器（ＣＭＰ１２）のプラス側入力端子を一定電圧以上に保持するクランプ回路を更に備え、前記半導体素子（Ｔ１１）がオフとされているときに、前記半導体素子（Ｔ１１）を駆動可能とすることを特徴とする請求項１〜請求項４のいずれか１項に記載の過電流検出・保護装置。
【請求項６】
前記クランプ回路は、前記半導体素子（Ｔ１１）の第２の主電極と、前記第２の比較器（ＣＭＰ１２）のプラス側入力端子との間に設けられる第４の抵抗（Ｒ２４）と、第１のダイオード（Ｄ１１）との直列接続回路、及び、前記第２の比較器（ＣＭＰ１２）のプラス側入力端子と前記半導体素子（Ｔ１１）の第１の主電源との間に設けられる第６の抵抗（Ｒ２１）、及び、前記第２の比較器（ＣＭＰ１２）のプラス側入力端子とグランドとの間に設けられる第５の抵抗（Ｒ２２）と、を有し、
前記第２の主電極と前記第４の抵抗（Ｒ２４）の一端が接続され、該第４の抵抗（Ｒ２４）の他端と前記第１のダイオード（Ｄ１１）のアノードが接続され、該第１のダイオード（Ｄ１１）のカソードが前記第２の比較器のプラス側入力端子に接続されることを特徴とする請求項５に記載の半導体素子の過電流検出・保護装置。
【請求項７】
前記制御手段は、前記半導体素子（Ｔ１１）を起動したとき、起動後の所定時間（τ１）だけ、前記第２のスイッチング手段（Ｔ１３）をオンとすることを特徴とする請求項４に記載の半導体素子の過電流検出・保護装置。
【請求項８】
前記制御手段は、前記第２のスイッチング手段（Ｔ１３）がオンとされて前記第１の電圧（Ｖ１５）が第１の増幅率に設定されているときに、前記半導体素子（Ｔ１１）に過電流が流れて前記第１の電圧が前記第２の電圧を超えた場合には、即時に前記半導体素子（Ｔ１１）を遮断し、そのまま遮断状態を保持する制御を行うことを特徴とする請求項４または請求項７のいずれかに記載の半導体素子の過電流検出・保護装置。
【請求項９】
前記制御手段は、前記第２のスイッチング手段（Ｔ１３）がオンとされて前記第１の電圧（Ｖ１５）が第１の増幅率に設定された後、前記所定の時間（τ１）経過したときに前記第２のスイッチング手段（Ｔ１３）をオフとして前記第１の電圧（Ｖ１５）を前記第２の増幅率に変化させ、該第１の電圧（Ｖ１５）が前記第２の増幅率に設定されている状態で前記第１の電圧（Ｖ１５）が前記第２の電圧（Ｖ１４）以上となった場合には、再度前記第２のスイッチング手段（Ｔ１３）をオンとして前記所定の時間（τ１）だけ前記第１の電圧（Ｖ１５）を前記第１の増幅率に戻し、
上記第１の増幅率と第２の増幅率を変更する操作を所定の回数（Ｎ１回）繰り返した後に、前記第２の増幅率に設定された第１の電圧（Ｖ１５）が未だ前記第２の電圧（Ｖ１４）以上である場合には、前記半導体素子（Ｔ１１）を遮断状態に保持する制御を行うことを特徴とする請求項７または請求項８のいずれかに記載の半導体素子の過電流検出・保護装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷に電源電圧を供給する際に、該負荷と電源との間に介置される半導体スイッチ及び配線に流れる過電流の発生を検出する過電流検出装置に関する。
【０００２】
【従来の技術】
例えば、車両に搭載される各種ランプ、モータ等の負荷は、バッテリより供給される直流電圧が印加されて動作する。このような各負荷は、回路の故障や動作不良等に起因して過電流が流れる場合がある。過電流が流れた場合には、半導体スイッチが過熱され、且つ、負荷と電源とを連結するハーネスが加熱され、焼損するというトラブルが発生する。
【０００３】
そこで、過電流が発生した際に、いち早くこれを検知し、回路を遮断する過電流検出回路が種々提案されている。過電流検出回路の従来例として、例えば、負荷と電源との間を連結する電線にシャント抵抗を介置し、該シャント抵抗の両端に発生する電圧を検出し、検出された電圧値が所定値を越えたときに回路を遮断する方法が知られている。
【０００４】
即ち、負荷に過電流が流れた場合には、シャント抵抗の両端に発生する電圧値が上昇するので、該電圧値を検出し、所定レベルを超えた際に、例えば負荷と電源とを接続するリレーの自己保持回路を遮断することにより、負荷に流れる過電流を防止することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来における過電流検出回路では、シャント抵抗の両端に発生する電圧値を検出する回路が必要であり、回路規模が大きくなる。従って、広い設置スペースが必要となり、且つ、コストアップにつながるという欠点がある。また、シャント抵抗に電流が流れると、シャント抵抗の発熱によるエネルギー損失が発生するという問題があった。
【０００６】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、回路規模が小さく、且つ、低コストで構成することが可能な過電流検出装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に記載の発明は、第１の主電極と第２の主電極を有する半導体素子（Ｔ１１）を、電源と負荷との間に設置し、前記第１の主電極を前記電源側に接続し、前記第２の主電極を負荷側に接続し、更に、前記負荷の前記半導体素子とは反対側となる端子を接地電位側に接続した回路の、前記半導体素子に流れる過電流を防止する過電流検出・保護装置において、前記半導体素子（Ｔ１１）の第１の主電極と接地電位レベル間に設けられ、前記負荷に流れる電流と比例した大きさとなる第１の電圧（Ｖ１５）を生成する第１の電圧生成手段と、前記半導体素子（Ｔ１１）の第２の主電極と接地電位レベル間の電圧を分圧して第２の電圧（Ｖ１４）を生成する第２の電圧生成手段と、前記第１の電圧と前記第２の電圧を比較する比較手段（ＣＭＰ１２）と、前記比較手段にて、前記第１の電圧（Ｖ１５）が前記第２の電圧（Ｖ１４）以上となったと判定された際に、前記半導体素子（Ｔ１１）を遮断する制御手段と、を備えたことが特徴である。
【０００８】
請求項２に記載の発明は、第１の主電極と第２の主電極を有する半導体素子（Ｔ１１）を、電源と負荷との間に設置し、前記第１の主電極を前記電源側に接続し、前記第２の主電極を負荷側に接続し、更に、前記負荷の前記半導体素子とは反対側となる端子を接地電位側に接続した回路の、前記半導体素子に流れる過電流を防止する過電流検出・保護装置において、抵抗成分（Ｒｗ），及びインダクタンス成分（Ｌ）を有し、前記半導体素子（Ｔ１１）の第１主電極と前記電源とを接続する電源接続用電線と、前記半導体素子（Ｔ１１）の第１の主電極と接地電位レベル間に設けられ、前記負荷に流れる電流と比例した大きさとなる第１の電圧（Ｖ１５）を生成する第１の電圧生成手段と、前記電源接続用電線が有する抵抗成分、及びインダクタンス成分に前記半導体素子（Ｔ１１）を流れる電流が通電すること、或いは前記半導体素子（Ｔ１１）に流れる電流が変化することにより生じる第３の電圧が発生した際には、電源電圧から前記第３の電圧を差し引いた電圧を分圧して、第２の電圧（Ｖ１４）を生成する第２の電圧生成手段と、前記第１の電圧と前記第２の電圧を比較する比較手段（ＣＭＰ１２）と、前記比較手段にて、前記第１の電圧（Ｖ１５）が前記第２の電圧（Ｖ１４）以上となったと判定された際に、該半導体素子（Ｔ１１）を遮断する制御手段と、を備えたことを特徴とする。
【０００９】
請求項３に記載の発明は、前記第１の電圧生成手段は、第１の抵抗（Ｒ２３）と、第１のスイッチング手段（Ｔ１２）と、前記第１の抵抗（Ｒ２３）の抵抗値に対して１よりも大きい所定倍率（ｎ倍）の抵抗値を備えた第２の抵抗（Ｒ２５）と、の直列接続回路を有し、更に、前記第１の抵抗（Ｒ２３）と前記第１のスイッチング手段（Ｔ１２）との接続点の電圧と、前記半導体素子（Ｔ１１）の第２の主電極の電圧とが等しくなるように、前記第１のスイッチング手段（Ｔ１２）を制御する第１のスイッチング手段制御回路（ＣＭＰ１１）とを備え、前記第２の抵抗（Ｒ２５）に生じる電圧を、前記第１の電圧（Ｖ１５）とすることを特徴とする。
【００１０】
請求項４に記載の発明は、前記第１の電圧生成手段は、前記第２の抵抗（Ｒ２５）に対して並列的に接続される、第３の抵抗（Ｒ２６）と第２のスイッチング手段（Ｔ１３）との直列接続回路を有し、前記制御手段は、前記第２のスイッチング手段（Ｔ１３）のオン、オフを切り換える機能を備え、該制御手段は、前記第２のスイッチング手段（Ｔ１３）をオフとすることにより、前記第１の電圧（Ｖ１５）を前記第１の抵抗（Ｒ２３）に生じる電圧の前記所定倍率（ｎ倍）である第２の増幅率とし、前記第２のスイッチング手段（Ｔ１３）をオンとすることにより、前記第１の電圧（Ｖ１５）を前記第１の抵抗（Ｒ２３）に生じる電圧に対して前記第２の増幅率よりも小さい第１の増幅率とすることを特徴とする。
【００１１】
請求項５に記載の発明は、前記比較手段は、第２の比較器（ＣＭＰ１２）で構成され、前記第２の比較器のプラス側入力端子に前記第２の電圧（Ｖ１４）が供給され、マイナス側入力端子に前記第１の電圧（Ｖ１５）が供給され、且つ、前記制御手段は、前記第２の電圧（Ｖ１４）が前記第１の電圧（Ｖ１５）未満であるときに前記半導体素子（Ｔ１１）を遮断すると共に、前記第２の電圧（Ｖ１４）が前記第１の電圧（Ｖ１５）以上であるときに、前記半導体素子（Ｔ１１）を駆動可能に設定する機能を有し、前記半導体素子（Ｔ１１）がオフのときに、前記第２の比較器（ＣＭＰ１２）のプラス側入力端子を一定電圧以上に保持するクランプ回路を更に備え、前記半導体素子（Ｔ１１）がオフとされているときに、前記半導体素子（Ｔ１１）を駆動可能とすることを特徴とする。
【００１２】
請求項６に記載の発明は、前記クランプ回路は、前記半導体素子（Ｔ１１）の第２の主電極と、前記第２の比較器（ＣＭＰ１２）のプラス側入力端子との間に設けられる第４の抵抗（Ｒ２４）と、第１のダイオード（Ｄ１１）との直列接続回路、及び、前記第２の比較器（ＣＭＰ１２）のプラス側入力端子と前記半導体素子（Ｔ１１）の第１の主電源との間に設けられる第６の抵抗（Ｒ２１）、及び、前記第２の比較器（ＣＭＰ１２）のプラス側入力端子とグランドとの間に設けられる第５の抵抗（Ｒ２２）と、を有し、前記第２の主電極と前記第４の抵抗（Ｒ２４）の一端が接続され、該第４の抵抗（Ｒ２４）の他端と前記第１のダイオード（Ｄ１１）のアノードが接続され、該第１のダイオード（Ｄ１１）のカソードが前記第２の比較器のプラス側入力端子に接続されることを特徴とする。
【００１４】
請求項７に記載の発明は、前記制御手段は、前記半導体素子（Ｔ１１）を起動したとき、起動後の所定時間（τ１）だけ、前記第２のスイッチング手段（Ｔ１３）をオンとすることを特徴とする。
【００１５】
請求項８に記載の発明は、前記制御手段は、前記第２のスイッチング手段（Ｔ１３）がオンとされて前記第１の電圧（Ｖ１５）が第１の増幅率に設定されているときに、前記半導体素子（Ｔ１１）に過電流が流れて前記第１の電圧が前記第２の電圧を超えた場合には、即時に前記半導体素子（Ｔ１１）を遮断し、そのまま遮断状態を保持する制御を行うことを特徴とする。
【００１６】
請求項９に記載の発明は、前記制御手段は、前記第２のスイッチング手段（Ｔ１３）がオンとされて前記第１の電圧（Ｖ１５）が第１の増幅率に設定された後、前記所定の時間（τ１）経過したときに前記第２のスイッチング手段（Ｔ１３）をオフとして前記第１の電圧（Ｖ１５）を前記第２の増幅率に変化させ、該第１の電圧（Ｖ１５）が前記第２の増幅率に設定されている状態で前記第１の電圧（Ｖ１５）が前記第２の電圧（Ｖ１４）以上となった場合には、再度前記第２のスイッチング手段（Ｔ１３）をオンとして前記所定の時間（τ１）だけ前記第１の電圧（Ｖ１５）を前記第１の増幅率に戻し、上記第１の増幅率と第２の増幅率を変更する操作を所定の回数（Ｎ１回）繰り返した後に、前記第２の増幅率に設定された第１の電圧（Ｖ１５）が未だ前記第２の電圧（Ｖ１４）以上である場合には、前記半導体素子（Ｔ１１）を遮断状態に保持する制御を行うことを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を、図面を参照しながら説明する。図１は、本発明の第１の実施形態に係る半導体素子の過電流検出・保護装置の構成を示す回路図、図２、図３は、第１の実施形態の動作原理を示す説明図である。まず、本実施形態の動作原理を、図２、図３を参照して説明する。
【００１８】
図２は、負荷に過電流が流れた際に、スイッチング用の半導体素子を遮断する原理を示す回路図である。図示のように、電源ＶBと負荷Ｌ１との間には、スイッチング用のパワートランジスタ（半導体素子）Ｔ１１が介置されており、該パワートランジスタＴ１１をオン、オフ動作させることにより、負荷Ｌ１への電源電圧の供給、停止を切り換えることができる。なお、パワートランジスタＴ１１は、ＭＯＳ−ＦＥＴ、ＩＧＢＴ等、各種の半導体素子を用いることができる。
【００１９】
また、電源ＶBのプラス側出力端と、パワートランジスタＴ１１との間には、配線抵抗Ｒw、及び配線インダクタンスＬが存在しており、配線抵抗ＲwとパワートランジスタＴ１１との接続点ｐ１１（半導体素子の第１の主電極）は、抵抗Ｒ２３（第１の抵抗）、トランジスタＴ１２（第１のスイッチング手段；Ｎ型ＭＯＳ−ＦＥＴ）、及び抵抗Ｒ２５（第２の抵抗）を介して接地されている。即ち、接地電位レベルに接続されている。ここで、トランジスタＴ１２の、抵抗Ｒ２３側の接続点が第１の主電極、抵抗Ｒ２５側の接続点が第２の主電極である。また、抵抗Ｒ２３、トランジスタＴ１２、抵抗Ｒ２５、及び後述する抵抗Ｒ２６（図３参照）で電圧増幅手段が構成される。
【００２０】
トランジスタＴ１２と抵抗Ｒ２５との接続点ｐ１５は、コンパレータＣＭＰ１２（第２の比較器）のマイナス側（反転側）入力端子に接続されている。更に、抵抗Ｒ２３とトランジスタＴ１２との接続点は、コンパレータＣＭＰ１１（第１の比較器）のプラス側（非反転側）入力端子（点ｐ１３）に接続され、該コンパレータＣＭＰ１１の出力端は、抵抗Ｒ２９を介してトランジスタＴ１２のゲート（制御端子）に接続されている。
【００２１】
パワートランジスタＴ１１と負荷Ｌ１との接続点ｐ１２は、コンパレータＣＭＰ１１のマイナス側入力端子に接続され、更に、該接続点ｐ１２は、抵抗Ｒ２４（第４の抵抗）、Ｒ２２（第５の抵抗）を介して接地されている。また、抵抗Ｒ２２とＲ２４との接続点ｐ１４は、コンパレータＣＭＰ１２のプラス側入力端子に接続されている。該コンパレータＣＭＰ１２の出力端は、抵抗Ｒ３１を介して電圧５ボルトの電源に接続されている。また、パワートランジスタＴ１１のゲートは、抵抗Ｒ３０を介してドライバ１２に接続されている。
【００２２】
次に、図２に示す回路の動作について説明する。まず、同図に示す各符号を下記のように設定する。
【００２３】
ＶB：電源電圧
I  ：回路電流（過電流状態を含む）
Ｒw：配線抵抗であり、回路電流が流れる回路抵抗（電源内部抵抗も含む）からパワートランジスタＴ１１の電源側端子と接地電位レベル間の抵抗（Ｒon＋負荷抵抗＋配線抵抗）を差し引いたもの。
【００２４】
Ｌ：配線抵抗Ｒwに付随するインダクタンス（配線インダクタンス）
Ｒon：パワートランジスタＴ１１のオン抵抗
Ｖ１１：点ｐ１１の電圧値
Ｖ１２：点ｐ１２の電圧値
Ｖ１３：点ｐ１３の電圧値
Ｖ１４：点ｐ１４の電圧値（第２の電圧）
Ｖ１５：点ｐ１５の電圧値（第１の電圧）
（ａＩ）回路電流の電圧変換と増幅
パワートランジスタＴ１１がオンとなり、パワートランジスタＴ１１に回路電流Ｉが流れると、Ｖ１１−Ｖ１２（＝Ｒon＊Ｉ）の電圧降下（第１の主電極と第２の主電極との間に電流が流れることにより発生する電圧降下）が発生する。また、点ｐ１２の電圧Ｖ１２がコンパレータＣＭＰ１１のマイナス側入力端子に供給され、且つ、プラス入力端子には点ｐ１３の電圧Ｖ１３が供給されるので、電圧Ｖ１３が電圧Ｖ１２よりも大きい場合には、コンパレータＣＭＰ１１の出力はＨレベルとなる。
【００２５】
これにより、トランジスタＴ１２のゲート電圧が上昇し、抵抗Ｒ２３、トランジスタＴ１２、抵抗Ｒ１５で構成された直列回路を流れる電流が増加する。よって、抵抗Ｒ２３の電圧降下が増大し、電圧Ｖ１３が減少するので、電圧Ｖ１３は電圧Ｖ１２に等しくなる。
【００２６】
また、電圧Ｖ１３がＶ１２より小さい場合には、コンパレータＣＭＰ１１の出力はＬレベルになり、トランジスタＴ１２のゲート電圧が低下して、抵抗Ｒ２３を流れる電流が減少し、電圧Ｖ１３は増加して電圧Ｖ１２に等しくなる。即ち、常に、Ｖ１３＝Ｖ１２となるように動作することがわかる。
【００２７】
ここで、抵抗Ｒ２３、およびＲ２５を流れる電流は同一であるから、ｎ＝Ｒ２５／Ｒ２３とすると、点ｐ１５に発生する電圧Ｖ１５は、以下の（１）式で示すことができる。
【００２８】
0003914004.tif 000002
即ち、回路電流Ｉは、パワートランジスタＴ１１のオン抵抗Ｒonにより電圧ＲRon＊Ｉに変換され、更にこの電圧がｎ倍に増幅されて、抵抗Ｒ２５の両端に発生する。この電圧Ｖ１５を第１の電圧とする。いま、抵抗Ｒ２３を２００Ω、抵抗Ｒ２５を６．２ＫΩとすると、増幅率ｎは、ｎ＝３１となる。
【００２９】
（ａII）過電流の判定
パワートランジスタＴ１１に過電流が流れたかどうかの判定は、コンパレータＣＭＰ１２により行われる。図２に示すように、コンパレータＣＭＰ１２のマイナス側入力端子には回路電流Ｉに比例した大きさの電圧Ｖ１５が入力され、プラス側端子には、電圧Ｖ１２を抵抗Ｒ２２とＲ２４で分圧した電圧Ｖ１４（第２の電圧）が入力される。そして、第２の電圧Ｖ１４が基準電圧であり、電流値Ｉに伴って変化する第１の電圧Ｖ１５が、第２の電圧Ｖ１４を上回ったかどうかにより、過電流であるかどうかを判定する。ここで、ｍ＝Ｒ２２／（Ｒ２４＋Ｒ２２）とすると、Ｖ１４＝ｍ＊Ｖ１２となる。
【００３０】
電圧Ｖ１２は、電源電圧ＶB、配線抵抗Ｒw、配線インダクタンスＬ、パワートランジスタＴ１１のオン抵抗Ｒon、および回路電流Ｉを用いて、以下の（２）式で示すことができる。
【００３１】
0003914004.tif 000003
（２）式から理解されるように、過電流発生の判定基準となる電圧Ｖ１４は一定値ではなく、回路電流Ｉが大きくなるほど小さくなり、回路電流の増加速度が速くなるほど小さくなる。以下これを、過電流判定基準電圧の圧縮効果と称する。
【００３２】
そして、電圧Ｖ１５（第１の電圧）が電圧Ｖ１４（第２の電圧）を上回るとコンパレータＣＭＰ１２の出力はＬレベルに反転し、ドライバ１２の出力は接地レベルになり、パワートランジスタＴ１１はオフとなる。
【００３３】
図２に示す回路で、パワートランジスタＴ１１がオフとなると、電圧Ｖ１２が接地電位レベル（ＧＮＤ）となり（半導体素子の第２の主電極の電圧が所定値以下となり）、コンパレータＣＭＰ１２のプラス側端子（点ｐ１４）の電圧が略ゼロとなる。よって、コンパレータＣＭＰ１２の出力はＬレベルとなる。この状態ではドライバ１２が動作しないので（ドライバ１２が動作しないことについては後述する）、このままではパワートランジスタＴ１１を起動させることができない。従って、これを再起動させる必要があり、以下、この点について説明する。
【００３４】
（ａIII）パワートランジスタＴ１１を起動するための回路
図３は、図２に示した回路に、更に、オフ状態にあるパワートランジスタＴ１１を起動させるための素子を付加した回路図であり、トランジスタＴ１３、ダイオードＤ１１〜Ｄ１３、抵抗Ｒ２１，Ｒ２６〜Ｒ２８が加えられている。
【００３５】
即ち、抵抗Ｒ２５に対して並列となるように、抵抗Ｒ２６（第３の抵抗）とトランジスタＴ１３（第２のスイッチング手段）とが設けられ、点ｐ１３と点ｐ１２との間にダイオードＤ１３（第２のダイオード）が設けられている。更に、点ｐ１４と抵抗Ｒ２４との間にダイオードＤ１１（第１のダイオード）が設けられ、点ｐ１４とコンパレータＣＭＰ１１のマイナス側端子との間にダイオードＤ１２（第３のダイオード）が設けられている。
【００３６】
また、抵抗Ｒ２２と点ｐ１１との間に、抵抗Ｒ２１（第６の抵抗）が設けられ、コンパレータＣＭＰ１１の２つの入力端子には、抵抗Ｒ２７（第７の抵抗）、Ｒ２８（第８の抵抗）が設けられている。
【００３７】
そして、図３に示す回路の動作について説明すると、パワートランジスタＴ１１がオフのときには、ダイオードＤ１３によりコンパレータＣＭＰ１１のプラス側端子の電圧Ｖ１３は、負荷Ｌ１を経由して接地電位レベルにクランプされる。
【００３８】
ここで、抵抗Ｒ２７に対して負荷抵抗は小さいから（後述するように、抵抗Ｒ２７の抵抗値は１５ＫΩに設定される）、電圧Ｖ１３はダイオードＤ１３の順方向電圧降下分（約０．７ボルト）まで引き下げられる。一方、コンパレータＣＭＰ１１のマイナス側端子の電圧は、ダイオードＤ１１、Ｄ１２、および抵抗Ｒ２１、Ｒ２８が存在することにより、電圧Ｖ１２が接地電圧レベルになっても、以下の（３）式で示す電圧以下にはならない。
【００３９】
0003914004.tif 000004
ここで、Ｖｄは各ダイオードの順方向電圧を表わす。また、（３）式において、Ｒ２１＝Ｒ２２＝Ｒ２８＝１０ＫΩ、Ｒ２４＝２ＫΩ、Ｖｄ＝０．７Ｖ、ＶB＝１２．５Ｖとすると、（３）式の値は３．７ボルトとなる。
【００４０】
従って、パワートランジスタＴ１１がオフ状態で、負荷側端子電圧Ｖ１２が接地電位レベルにあるときは、コンパレータＣＭＰ１１のマイナス側端子の電圧はプラス側端子の電圧より高くなり、コンパレータＣＭＰ１１の出力はＬレベルとなる。このため、コンパレータＣＭＰ１２のマイナス側端子の電圧Ｖ１５は、接地電位レベル近くまで低下する。
【００４１】
一方、コンパレータＣＭＰ１２のプラス側端子の電圧Ｖ１４は上述の（３）式で示される電圧よりも、ダイオードＤ１２の順方向電圧降下分だけ高い電圧となり、この回路例では約４．４ボルトとなる。このため、コンパレータＣＭＰ１２の出力はＨレベルとなり、起動可能な状態になる（後述するようにコンパレータＣＭＰ１２の出力がＨレベルのときに、パワートランジスタＴ１１は起動可能となる）。
【００４２】
これは、パワートランジスタＴ１１がオン状態からオフ状態に遷移して、電圧Ｖ１２が低下し、コンパレータＣＭＰ１１のプラス側端子（点ｐ１３）の電圧Ｖ１３（＝Ｖ１２＋０．７Ｖ）が上記の（３）式で示される電圧以下になると、パワートランジスタＴ１１の駆動信号が出力されているとき（後述する図１の、スイッチＳＷ１１がオンのとき）は必ずパワートランジスタＴ１１はオン状態に復帰することを意味する。
【００４３】
（ａIV）増幅率の変更
また、本発明では、上述した（１）式で用いた増幅率ｎを２段階に変更することができるように構成している。増幅率ｎを変更する目的は、回路電流Ｉの過電流を２段階に設定するためである。詳しくは後述する。以下、この動作について説明する。
【００４４】
図３に示す回路では、増幅率ｎを変化させるために、抵抗Ｒ２６とトランジスタＴ１３との直列接続回路を、抵抗Ｒ２５に対して並列に配置している。この構成でトランジスタＴ１３をオンさせると、点ｐ１５とグランドとの間の抵抗値は、該トランジスタＴ１３がオフのときの抵抗値Ｒ２５から合成抵抗値Ｒ２５＊Ｒ２６／（Ｒ２５＋Ｒ２６）に変化して、抵抗値が小さくなる。
【００４５】
そのため、増幅率ｎはＲ２５／Ｒ２３から、Ｒ２５＊Ｒ２６／（Ｒ２５＋Ｒ２６）／Ｒ２３に変化し、結果として増幅率ｎは小さくなる。
【００４６】
ここで、トランジスタＴ１３がオンのときの増幅率を第１の増幅率（小さい値）、オフのときの増幅率を第２の増幅率（大きい値）とする。また、抵抗Ｒ２６の値を調整することにより、第１の増幅率を任意の値に設定することができる。
【００４７】
（ａＶ）過電流判定基準電圧について
次に、過電流判定基準電圧について説明する。図３に示す回路において、パワートランジスタＴ１１がオンしているときの過電流判定基準電圧Ｖ１４は、次の（４）式で示すことができる。
【００４８】
0003914004.tif 000005
Ｖ１１＝１２．５Ｖ、Ｖ２＝１２Ｖとすると、（４）式の値は９．９Ｖとなる。
【００４９】
（４）式におけるＶ１１、Ｖ１２は、次の（５）、（６）式ように示される。
【００５０】
Ｖ１１＝ＶB−Ｒｗ＊Ｉ−Ｌ＊ｄＩ／ｄｔ    ・・・（５）
Ｖ１２＝ＶB−（Ｒｗ＋Ｒｏｎ）＊Ｉ−Ｌ＊ｄＩ／ｄｔ  ・・・（６）
（４）式より、電圧Ｖ１４は電圧Ｖ１１、及び電圧Ｖ１２の増加に伴って増加することが理解できる。そして、本実施形態では、電圧Ｖ１２の係数Ｒ２１＊Ｒ２２が電圧Ｖ１１の係数Ｒ２２＊Ｒ２４より大きくなるように設定する。図３に示す回路例では、Ｒ２１＝１０ＫΩ、Ｒ２４＝２ＫΩであるから、電圧Ｖ１２の係数は電圧Ｖ１１の係数の５倍である。このため、過電流判定電圧Ｖ１４は電圧Ｖ１１より電圧Ｖ１２の影響を強く受けることが分かる。
【００５１】
トランジスタＴ１３がオフの状態、即ち、第２の増幅率で第１の電圧（Ｖ１５）を生成しているときは、電圧Ｖ１５が（４）式に示した値を超えたときに、過電流と判定される。上記回路例では第１の電圧が９．９Ｖを超えた場合に過電流と判定される。第１の電圧が９．９Ｖとなる回路電流値Ｉ１１は、Ｒon＝４０ｍΩとすると、以下の（７）式で示される。
【００５２】
0003914004.tif 000006
即ち、上記回路例で、第１の電圧Ｖ１５が第２の増幅率に設定されているときには、８Ａを超える回路電流が流れたときに過電流と判定される。
【００５３】
ここで、Ｒw＝５０ｍΩと仮定すると、（Ｒw＋Ｒon）＊Ｉ＝（５０ｍΩ＋４０ｍΩ）＊８Ａ＝０．７Ｖとなる。また、過電流と判定されているとき回路電流は変化しないので、Ｌ＊ｄＩ／ｄｔ＝０である。即ち、第１の電圧（Ｖ１５）が第２の増幅率（トランジスタＴ１３がオフの状態）で生成されているときの過電流判定においては、判定基準電圧に圧縮効果（配線インダクタンスＬによる基準電圧Ｖ１４の低下）はほとんど発生しない。このときの過電流判定精度はパワートランジスタＴ１１のオン抵抗Ｒonの精度で決定される。
【００５４】
（ａVI）過電流判定基準電圧の圧縮効果
第１の増幅率（即ち、トランジスタＴ１３がオンとされているときの増幅率）で第１の電圧（Ｖ１５）が生成されているときに、過電流と判定された場合には、判定基準電圧に圧縮効果が発生する。
【００５５】
上記回路例において、仮に判定基準電圧が圧縮されず、Ｖ４＝９．９Ｖのままであったとすると、このとき過電流と判定される回路電流Ｉ１２は、以下の（８）式で示される。
【００５６】
0003914004.tif 000007
ここで、第１の増幅率で第１の電圧（Ｖ１５）が生成されているときに、過電流と判定されるときは、回路電流が急激に立ち上がる。上記回路例においては、Ｌ≒２．５μＨ、ｄＩ／ｄｔ≒１．２５Ａ／μｓとしており、Ｌ＊ｄＩ／ｄｔ＝３．１Ｖとなる。電圧Ｖ１１、Ｖ１２共に、この逆起電力により押し下げられるので、ｍ＝９．９Ｖ／１２Ｖ＝０．８３とすると回路インダクタンスＬによる判定基準電圧の圧縮量（回路電流の増加速度に応じた第２の電圧Ｖ１４の減少分）は、以下の（９）式で示される。
【００５７】
ｍ＊Ｌ＊ｄＩ／ｄｔ＝０．８３＊３．１Ｖ＝２．５７Ｖ    ・・・（９）
ここで、２．５７Ｖは回路電流１５Ａに相当する電圧値である。
【００５８】
配線抵抗Ｒwに回路電流が流れることにより電圧Ｖ１１、Ｖ１２の双方を低下する。また、パワートランジスタＴ１１のオン抵抗Ｒonに回路電流が流れることにより、電圧Ｖ１２のみが低下する。
【００５９】
また、上述したように、判定基準電圧Ｖ１４（第２の電圧）は、電圧Ｖ１２の影響がＶ１１よりも約５倍大きくなるように設定されているので、過電流と判定される回路電流Ｉ１は、おおよそ次の（１０）式で示される。
【００６０】
0003914004.tif 000008
上述の回路定数を用いて（１０）式よりＩ１を計算すると、Ｉ１＝２９．７Ａとなる。即ち、過電流判定基準電圧（第２の電圧Ｖ１４）に圧縮効果がなかった場合に比べて、過電流判定値が５７．５Ａ−２９．７Ａ＝２７．８Ａ引き下げられ、約４８％判定基準電圧を圧縮している。この引き下げ分に対応する電圧が、第３の電圧である。
【００６１】
これにより、デッドショートのように大過電流が流れる可能性のある配線異常が発生した場合でも、早めにパワートランジスタＴ１１（半導体素子）を遮断することができ、大きな過電流が流れて配線、及びパワートランジスタＴ１１が破壊されることを防止できることが理解される。
【００６２】
次に、上記した内容に基づき、本実施形態に係る過電流検出装置の基本的な考え方を（ｂＩ）〜（ｂVI）に示す。
【００６３】
（ｂＩ）パワートランジスタＴ１１（半導体素子）の両端に発生する電圧（電圧降下分）を増幅した第１の電圧（Ｖ１５）と、パワートランジスタＴ１１の負荷側端子と接地レベル（ＧＮＤ）間の電圧（Ｖ１２）を一定割合で分圧した第２の電圧（Ｖ１４）とを比較し、第１の電圧Ｖ１５が第２の電圧Ｖ１４を上回った場合には、過電流と判定してパワートランジスタＴ１１を遮断する。
【００６４】
（ｂII）パワートランジスタＴ１１の起動直後は負荷Ｌ１に正常な過渡電流（突入電流）が流れることがあるので、起動後一定期間（τ１）だけ、第１の電圧Ｖ１５の増幅率を低い値に設定して、正常な過渡電流を過電流と判定しないようする。このときの増幅率が第１の増幅率である。
【００６５】
（ｂIII）起動後、時間τ１が経過すると、第１の電圧Ｖ１５の増幅率が第２の増幅率に変更される。第２の増幅率は、第１の増幅率より大きい。
【００６６】
また、正常な過渡電流が継続する時間は負荷によって異なるので、時間τ１を数回だけ延長する操作を加える。時間τ１が経過して第２の増幅率になったとき、未だ過渡電流状態が残っていて過電流と判定されると、パワートランジスタＴ１１を一旦オフし、即時にオンとする。その後時間τ１だけ、第１の電圧Ｖ１５を第１の増幅率に戻す（１回目の延長）。第１の増幅率に戻す操作を所定の回数（Ｎ１回）行い、その後（Ｎ１回目の延長後）第２の増幅率としたとき、なお過電流と判定された場合には、その時点でパワートランジスタＴ１１を遮断し、遮断状態を保持する。即ち、過渡電流がτ１＊Ｎ１時間内に治まれば、過電流と判定しない。これにより、電源起動時に発生する突入電流により、回路が遮断することを防止することができる。
【００６７】
（ｂIV）負荷に正常な電流が流れているときに、パワートランジスタＴ１１と負荷Ｌ１との間で配線異常が発生し、過電流が流れたとする。このときの回路電流が、第２の増幅率で判定すると過電流となり、第１の増幅率で判定すると正常電流となる場合（即ち、レアショートの場合）には、（τ１＊Ｎ１）時間後にパワートランジスタＴ１１が遮断され、遮断状態が保持される。この場合には、過電流判定時に回路電流がほとんど変化しないので、配線インダクタンスＬによる逆起電力は発生せず、また、回路電流の値も比較的小さいので、第２の電圧（Ｖ１４）は電源電圧ＶBに依存し、過電流に対してはほぼ固定した値となる（つまり、過電流判定基準電圧の圧縮効果は発生しない）。
【００６８】
従って、第１の電圧Ｖ１５の大小関係により過電流が判定される。第１の電圧Ｖ１５は、パワートランジスタＴ１１のオン抵抗Ｒonの増加に伴って増加するので、過電流の判定精度はオン抵抗Ｒonの変動による影響を受ける。一般に、パワートランジスタ等の半導体素子のオン抵抗は素子毎にばらつき、また温度により変化するので、オン抵抗Ｒonを用いる方法では正常電流の３〜４倍以上の回路電流でないと確実に過電流と判定するのは難しい。
【００６９】
（ｂＶ）回路電流が第１の増幅率に設定されているときに、過電流と判定された場合はパワートランジスタＴ１１を連続的に（τ１時間待つことなく）オフ、オン動作させる。そして、所定の回数（Ｎ１回）過電流と判定された場合には、パワートランジスタＴ１１を遮断し、遮断状態に保持する。このケースでは１回の過電流判定で即時にパワートランジスタＴ１１を遮断状態に保持する方法も採用可能である（第２の実施形態で説明する）。第１の増幅率で過電流となった場合は正常状態からの隔たりが大きいので、１回の判定で過電流と判定しても誤判定の可能性は少ない。
【００７０】
（ｂVI）過電流が流れる回路には配線等によるインダクタンスＬがあるため、電流値が急増すると判定基準となる第２の電圧（Ｖ１４）は、配線インダクタンスＬに発生する逆起電力により圧縮される。配線短絡抵抗が小さくなればなるほど過電流の立ち上がりは速くなり、第２の電圧Ｖ１４の圧縮度合いは増すことになる。また、大きな回路電流が流れると配線抵抗Ｒw及びパワートランジスタＴ１１のオン抵抗Ｒonによっても第２の電圧Ｖ１４は圧縮される。これらの圧縮効果により回路電流の大きい領域では過電流と判定する電流値が収斂してくる。
【００７１】
即ち、短絡抵抗が比較的大きい場合（レアショートの場合）にて確実に過電流判定を行うと同時に、デッドショートのように短絡抵抗が小さい場合でも大きな過電流が流れることを防止することが可能となる。これは過電流保護としては理想的な特性である。圧縮効果によりパワートランジスタＴ１１（半導体素子）のオン抵抗Ｒonの変動があっても確実に過電流の検出および保護が可能となる。
【００７２】
以上の述べたように、正常電流の３〜４倍の過電流（レアショート時の過電流）から、デッドショートに至るまで、過電流の確実な検出と配線および半導体素子の保護が可能となる。
【００７３】
以下、具体的な装置例について説明する。図１は、本発明の第１の実施形態に係る過電流検出装置１１、及びその周辺機器の構成を示す回路図である。過電流検出装置１１は、図２，図３に示した動作原理により動作するものである。まず、構成を説明する。
【００７４】
該過電流検出装置１１は、パワートランジスタＴ１１をオン、オフ操作することにより、負荷Ｌ１へ電源電圧ＶBの供給、停止を切り換える構成を有する回路の、回路電流が過電流となったときに、即時のこれを検出し、更には、過電流の大きさに応じて回路を遮断することにより、パワートランジスタＴ１１及び該パワートランジスタＴ１１と電源ＶBとを接続する電線を保護する。
【００７５】
図１に示す過電流検出装置１１は、負荷Ｌ１への電源投入用のスイッチＳＷ１１がオンとされたときに発生する電圧のチャタリングを防止するチャタリング防止回路１６と、該チャタリング防止回路１６の出力側に接続されるアンド回路ＡＮＤ１１，ＡＮＤ１２と、ラッチＤＦ１１と、チャージポンプ１３と、タイマ１４と、パルスカウンタ１５と、を具備している。また、スイッチＳＷ１１とグランドとの間には、抵抗Ｒ３２が設置されている。
【００７６】
タイマ１４は、２０ｍｓ（τ１）タイマ部と、２００ｍｓタイマ部とを有している。パルスカウンタ１５は、カウント値を所定回数（Ｎ１回）に設定することができ、カウント値が該所定回数に達したときに、ラッチＤＦ１１をオフとする信号を出力する。本実施形態では、カウント値を４回に設定している。また、その他の構成要素は、図３に示した回路と同様であるので、その構成説明を省略する。
【００７７】
次に、第１の実施形態に係る過電流検出装置１１の作用について説明する。まず、電源投入時の動作について説明する。図１に示すスイッチＳＷ１１がオフとされているときには、ラッチＤＦ１１の出力はＨレベルとなっており、また、上述したようにコンパレータＣＭＰ１２の出力はＨレベルとなっている。
【００７８】
この状態で、スイッチＳＷ１１をオンとすると、２つのアンド回路ＡＮＤ１、ＡＮＤ２の出力がＨレベルとなり、ドライバ１２よりＨレベルの信号が出力される。これにより、パワートランジスタＴ１１がオンとなる。
【００７９】
また、アンド回路ＡＮＤ１２の出力がＨレベルとなるので、タイマ１４の２０ｍｓタイマ部が作動し、２０ｍｓ（時間τ１）間だけトランジスタＴ１３に駆動信号が出力される。
【００８０】
パワートランジスタＴ１１がオンとなると、該パワートランジスタＴ１１を介して電源電圧ＶBが負荷Ｌ１に供給される。この際、負荷Ｌ１には、電源投入時の突入電流が流れる。また、トランジスタＴ１３は駆動信号によりオン状態となっているので、点ｐ１５における第２の電圧Ｖ１５は、第１の増幅率（小さい値）に設定される。よって、たとえ突入電流が流れた場合でも、増幅率が小さいことにより、該第２の電圧Ｖ１５は、低い値に抑えられ、基準電圧（第２の電圧）Ｖ１４を上回らない。その結果、コンパレータＣＭＰ１２の出力はＨレベルとなり、アンド回路ＡＮＤ１２の出力がＨレベルに保持され、パワートランジスタＴ１１のオン状態を継続する。
【００８１】
その後、２０ｍｓの時間が経過すると、タイマ１４の動作により、トランジスタＴ１３のゲートに供給されている駆動信号が停止されるので、点ｐ１５の電圧Ｖ１５は、第２の増幅率（第１の増幅率よりも大きい値）に切り換えられる。これにより、電圧Ｖ１５は上昇する。このとき、電圧Ｖ１５が第２の電圧Ｖ１４を超えなければ、ＣＭＰ１２の出力はＨレベルに保持され、パワートランジスタＴ１１はオンを続ける。もし、電圧Ｖ１５が第２の電圧Ｖ１４を上回れば、コンパレータＣＭＰ１２の出力はＬレベルに切り換えられ、アンド回路ＡＮＤ１２の出力がＬレベルとなり、ドライバ１２からの駆動信号が停止され、パワートランジスタＴ１１はオフとなる。
【００８２】
パワートランジスタＴ１１がオフとなると、前述したように、ダイオードＤ１３により点ｐ１３の電圧Ｖ１３が約０．７Ｖにクランプされる。また、点ｐ１２における電圧Ｖ１２は接地レベルとなるが、前述した（３）式に示したように、コンパレータＣＭＰ１１のマイナス側入力端子に発生する電圧は、３．７Ｖ以下にはならない。よって、パワートランジスタＴ１１がオフとなると、コンパレータＣＭＰ１１の出力はＬレベルとなる。
【００８３】
これにより、点ｐ１５における第１の電圧Ｖ１５は、接地レベル近くまで低下する。よって、第１の電圧Ｖ１５は、第２の電圧Ｖ１４よりも小さくなり、コンパレータＣＭＰ１２の出力は再びＨレベルに切り換えられる。その結果、ドライバ１２が作動して、パワートランジスタＴ１１がオンとされ、更に、タイマ１４の２０ｍｓタイマ部が作動する。これにより、再度２０ｍｓ間だけ、トランジスタＴ１３がオンとなる。
【００８４】
そして、上記の動作（２０ｍｓオンとなった後オフする動作）が４回（Ｎ１回）繰り返されると、パルスカウンタ１５の動作により、ラッチＤＦ１１をオフとする。従って、電源投入時には、２０ｍｓが４回繰り返されるまでは、回路に突入電流が流れた場合でも、パワートランジスタＴ１１のオン状態を維持することができる。なお、時間２０ｍｓ、及び繰り返しの回数４回は、適宜変更することができるので、通常時に流れる突入電流の発生時間に応じて好適な数値に設定することが望ましい。
【００８５】
次に、回路にレアショート（通常電流の数倍程度の軽微な短絡事故等）が発生した場合について説明すると、レアショートが発生した場合には、上記の突入電流程度の電流が長時間に亘って流れ続ける。従って、２０ｍｓが４回繰り返された場合でも、なお、過電流が流れ続ける。この場合には、上記したようにラッチＤＦ１１がオフとなるので、パワートランジスタＴ１１は再起動しない。つまり、レアショートが発生したときには、８０ｍｓ（２０ｍｓ＊４回）の時間が経過してもなお継続された場合に、パワートランジスタＴ１１が遮断され、回路を保護する。
【００８６】
なお、タイマ１４の、２００ｍｓタイマ部の動作により、パルスカウンタ１５が２００ｍｓ間アンド回路ＡＮＤ１２の立ち上がり（Ｈレベルへの切り替わり）を検出しなかった場合には、該パルスカウンタ１５のカウント値をリセットする。
【００８７】
図５は、スイッチＳＷ１１をオンとしたときの、電圧Ｖ１２（曲線ｓ１）、Ｖ１４（曲線ｓ２）、Ｖ１５（曲線ｓ３）、及びパワートランジスタＴ１１に流れる電流Ｉ（曲線ｓ４）の変化の様子を示す特性図である。
【００８８】
同図に示す時刻ｔ０にてスイッチＳＷ１１をオンとすると、パワートランジスタＴ１１、及び負荷Ｌ１に過渡電流（突入電流）が流れる。このとき、トランジスタＴ１３がオンとされ、電圧Ｖ１５は、第１の増幅率とされているので、電圧Ｖ１５（曲線ｓ３）は、電圧Ｖ１４（曲線ｓ２）を上回らない。また、スイッチＳＷ１１を投入してから２０ｍｓが経過すると、電圧Ｖ１５が第２の増幅率とされるので、図５に示す時刻ｔ１にて一旦電圧Ｖ１５が電圧Ｖ１４を上回るが、即時に戻される。なお、図５において、時刻ｔ０から２０ｍｓ経過後の時刻ｔ１、及び更に２０ｍｓ経過後のｔ２にて、一旦曲線ｓ３（電圧Ｖ１５）が曲線ｓ２（電圧Ｖ１４）を上回るが、瞬時に戻されるので、この変化は図示されていない。
【００８９】
その後、時刻ｔ３にて、第２の増幅率とされた電圧Ｖ１５が、電圧Ｖ１４よりも下回ると、コンパレータＣＭＰ１２はＬレベルに切り換えられないので、そのままパワートランジスタＴ１１のオン状態が継続される。即ち、電源投入時に発生する突入電流により、パワートランジスタＴ１１が遮断されることはなく、通常動作を継続することができる。
【００９０】
次に、回路にデッドショートが発生した場合について説明する。電源ＶBとグランドが直接短絡した場合のように、極めて大きい過電流が発生した場合には、回路に流れる電流値が急激に変化するので、配線インダクタンスＬの影響を受ける。即ち、前述したように、判定基準電圧の圧縮効果が生じ、第２の電圧Ｖ１４の値が低下する。
【００９１】
また、過電流の発生により、点ｐ１５における電圧Ｖ１５が上昇するので、コンパレータＣＭＰ１２の出力がＬレベルとなり、パワートランジスタＴ１１をオフとする。これと同時に、コンパレータＣＭＰ１１の出力が反転してＬレベルとなり、その後、再度パワートランジスタＴ１１がオンとなるので、トランジスタＴ１３がオンとなり、電圧Ｖ１５は低い値（第１の増幅率で増幅された電圧）となる。
【００９２】
しかし、前述の圧縮効果により、電圧Ｖ１４が低下しており、また、回路電流が過大であるので、電圧Ｖ１５の方が電圧Ｖ１４よりも大きくなる。つまり、トランジスタＴ１３をオンとして電圧増幅率を低下させたにも関わらず、電圧Ｖ１５は電圧Ｖ１４よりも小さくならない。よって、パルスカウンタ１５は、瞬時に（２０ｍｓ待つことなく）４回のカウント値を計測して、ラッチＤＦ１１をオフとし、パワートランジスタＴ１１をオフとする。こうして、デッドショート発生時には、パワートランジスタＴ１１を瞬時的にオフとし、回路を保護することができるのである。
【００９３】
このようにして、本実施形態に係る過電流検出装置１１では、レアショート発生時には、暫く過電流が継続された後に回路を遮断し、デッドショート発生時には、回路電流Ｉの増加、及び回路電流Ｉの増加速度の増大に起因して生じる基準電圧の圧縮効果を利用して、回路を瞬時に遮断している。従って、回路を確実に保護することができる。
【００９４】
また、基準電圧が圧縮されるので、パワートランジスタＴ１１のオン抵抗Ｒonにバラツキがある場合でも、これに影響されることなく、確実且つ即時に回路を遮断することができる。
【００９５】
更に、電源投入時には、８０ｍｓ（２０ｍｓ＊４回（τ１＊Ｎ１回））だけ、第１の電圧Ｖ１５の増幅率が低い値に設定されるので、通常の突入電流が発生した場合においても、該突入電流によりパワートランジスタＴ１１がオフするというトラブルの発生を回避することができる。
【００９６】
次に、本発明の第２の実施形態について説明する。図４は、第２の実施形態に係る過電流検出器２１及びその周辺機器の構成を示す回路図である。そして、本実施形態では、図１に示した第１の実施形態の回路と比較し、インバータ回路ＮＯＴ１１、アンド回路ＡＮＤ１３、及びオア回路１１が追加して配設されている。その他の構成は、図１に示した回路と同様である。
【００９７】
本実施形態では、コンパレータＣＭＰ１２の出力がＬレベルであり、且つタイマ１４の２０ｍｓタイマ部が動作しているときには、ラッチＤＦ１１をオフとし、強制的にパワートランジスタＴ１１をオフするように動作する。即ち、コンパレータＣＭＰ１２の出力がＬレベルで、且つ、２０ｍｓタイマ部が作動しているということは、回路にデッドショート時の電流が流れたということであるから、パルスカウンタ１５により、４回カウントせずに、即時にパワートランジスタＴ１１をオフとして回路を保護する。これにより、第１の実施形態と比較し、デッドショート発生時には、より早く回路を遮断し、回路を保護することができる。
【００９８】
図６は、図４に示す過電流検出・保護装置２１を用いた場合で、２１Ｗのランプバルブを２個並列点灯しているとき、時刻ｔ１０にてデッドショート（負荷と電源が直接短絡するような大規模な短絡事故）が発生した際の、電圧Ｖ１２（曲線ｓ１１）、Ｖ１４（曲線ｓ１２）、Ｖ１５（曲線ｓ１３）、及びパワートランジスタＴ１１に流れる電流Ｉ（曲線ｓ１４）の変化の様子を示す特性図である。なお、図５に示した特性図と比較して、横軸に示す時間の単位が［μｓ］である点で相違している。
【００９９】
時刻ｔ１０にてデッドショートが発生すると、電圧Ｖ１５が急激に増大する。また、同図に示す符号「Ａ」は、配線インダクタンスＬの逆起電力により発生する電圧分（請求項２に記載した第３の電圧）であり、該逆起電力により前述した電圧の圧縮効果が発生し、電圧Ｖ１４が低下する。そして、時刻ｔ１１にて電圧Ｖ１５が電圧Ｖ１４を上回ると、コンパレータＣＭＰ１２の出力がＬレベルとなり、時刻ｔ１２でＨレベルに復帰する。
【０１００】
その後、時刻ｔ１３で再度Ｌレベルとなり、ラッチＤＦ１１の出力がＬレベルとなって、回路が遮断される。即ち、デッドショート発生時には、瞬時的に回路を遮断し、パワートランジスタＴ１１を保護することができる。
【０１０１】
【発明の効果】
以上説明したように、本発明に係る半導体素子の過電流検出・保護装置では、半導体素子に電流が流れることにより発生する電圧降下を増幅して第１の電圧を生成し、これを基準電圧となる第２の電圧と比較し、第１の電圧が第２の電圧を上回ったときに、過電流と判定して半導体素子を遮断するので、半導体素子を損傷することなく、確実に回路を遮断することができる。
【０１０２】
また、半導体素子に流れる電流が、急激に変化した場合には、半導体素子と電源とを接続する配線が有するインダクタンスにより、逆起電力が発生し、該逆起電力により第２の電圧が減少し、更に、半導体素子に流れる電流が増大すると、これに起因してやはり第２の電圧が減少する。よって、デッドショートのような過度の短絡事故が発生した場合には、第１の電圧が上昇し、且つ第２の電圧が減少する方向に変化するので、第１の電圧が即時に第２の電圧を上回るように動作させることができ、デッドショート時において迅速に半導体素子を遮断することができる。
【０１０３】
更に、第１の電圧は、第１の増幅率、及び第２の増幅率（第１の増幅率よりも大きい値）の２段階の増幅率で設定可能であり、第２の増幅率では過電流と判定され、且つ、第１の増幅率では過電流と判定されない場合のような軽度な過電流（レアショート）発生時には、時間τ１をＮ１回繰り返してもなお過電流が治まらない場合に、半導体素子を遮断させる。従って、レアショート時においても確実に、回路を遮断することができる。
【０１０４】
また、電源投入時に突入電流が発生した場合には、時間τ１をＮ１回繰り返すまでの時間内に、該突入電流が治まるので、突入電流により半導体素子が遮断されるというトラブルを回避することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体素子の過電流検出・保護回路の構成を示す回路図である。
【図２】本発明の動作原理に係り、過電流発生時にパワートランジスタに流れる電流を遮断する回路図を示す。
【図３】本発明の動作原理に係り、電流遮断後、再度パワートランジスタを駆動させる回路図を示す。
【図４】本発明の第２の実施形態に係る半導体素子の過電流検出・保護回路の構成を示す回路図である。
【図５】電源投入時の突入電流発生時における、各部位の電圧、及び電流の変化を示す特性図である。
【図６】デッドショート発生時における、各部位の電圧、及び電流の変化を示す特性図である。
【符号の説明】
１１、２１  過電流検出・保護装置
１２  ドライバ
１３  チャージポンプ
１４  タイマ
１５  パルスカウンタ
１６  チャタリング防止回路
Ｔ１１  パワートランジスタ（半導体素子）
Ｔ１２  トランジスタ（第１のスイッチング手段）
Ｔ１３  トランジスタ（第２のスイッチング手段）
ＣＭＰ１１，ＣＭＰ１２  コンパレータ
Ｌ１  負荷
Ｌ  配線インダクタンス
Ｒw  配線抵抗
【図１】
0003914004.tif 000009
【図２】
0003914004.tif 000010
【図３】
0003914004.tif 000011
【図４】
0003914004.tif 000012
【図５】
0003914004.tif 000013
【図６】
0003914004.tif 000014