(57)【特許請求の範囲】
【請求項１】
長い電荷蓄積時間と該電荷蓄積時間よりも十分に短い遷移時間からなる逆方向回復特性を呈する電荷蓄積ダイオードにおいて、
低不純物濃度のＰ型シリコン半導体基板に、５０μｍ以上の設定深さをもつ高不純物濃度のＰ型領域と、高不純物濃度のＮ型領域とを拡散により形成し、
前記Ｐ型領域は前記Ｎ型領域よりも深く形成され、
前記Ｐ型領域と前記Ｎ型領域とが、順方向通電時に前記低不純物濃度のＰ型シリコン半導体基板と前記高不純物濃度のＰ型領域とにより形成されるＰ−Ｐ＋接合近傍に蓄積される電荷ＱＰと、前記低不純物濃度のＰ型シリコン半導体基板と前記高不純物濃度のＮ型領域とにより形成されるＰ−Ｎ＋接合近傍に蓄積される電荷ＱＮとが、逆方向回復過程において同時に消失されるように形成されていることを特徴とする電荷蓄積ダイオード。
【請求項２】
前記高不純物濃度のＰ型領域と前記高不純物濃度のＮ型領域との間に挟まれた前記低不純物濃度のＰ型シリコン半導体基板の一部分であるＰ−型ベース領域を、所望の耐圧が得られる厚み（深さ）にしたことを特徴とする請求項１に記載の電荷蓄積ダイオード。
【請求項３】
前記Ｐ型シリコン半導体基板が２００〜５００μｍの厚みをもつことを特徴とする請求項１又は請求項２に記載の電荷蓄積ダイオード。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は，長い電荷蓄積時間とその電荷蓄積時間よりも十分に短い遷移時間からなる逆方向回復特性を呈する高耐圧電荷蓄積ダイオードに関する。
【０００２】
【従来の技術】
電荷蓄積ダイオード、あるいはステップリカバリダイオードは１９６０年に、「A New and High-Speed Effect in Solid State Diode, International Solid- State Circuits Conference-Digest of Technical Papers,pp.50-51」で発表されている。このダイオードは、図１に示すように、薄いシリコン半導体基板１を用い、高不純物濃度のＰ型領域と高不純物濃度のＮ型領域の不純物プロファイルがほぼ対称で、ＰＮ接合近傍で急峻な不純物濃度勾配となるように形成された構造を有する。
【０００３】
このダイオードが、電荷蓄積ダイオードあるいはステップリカバリダイオードと言われる理由は、図２に示すように、逆方向回復過程におけるダイオードのＰＮ接合領域及びその近傍領域における電荷が消滅するまでの時間、つまり電荷蓄積時間Ｔｓと、遷移時間Ｔｑを有し、電荷蓄積時間Ｔｓが遷移時間Ｔｑに比べて十分に大きいからである。
【０００４】
この特性は、ＰＮ接合近傍の不純物の濃度勾配を大きくし、高いドリフト電界を形成することによって達成されている。
【０００５】
【発明が解決しようとする課題】
しかし、このような半導体構造の電荷蓄積のダイオードは、逆方向耐圧を高くするためには十分に広い低不純物濃度層（Ｉ層）を設け、不純物濃度勾配を小さくして、ＰＮ接合の電界を弱めることが必要である。このことは、電荷蓄積特性を得るためにＰＮ接合近傍の不純物の濃度勾配を大きくしなければならないという条件と相反することになり、双方を満足することは非常に困難である。
【０００６】
このような理由から、従来の電荷蓄積ダイオードは原理的に１００Ｖ程度の逆耐圧が限界となっており、過去において高周波発振器やパルス波形成形器などに使用されていたが、他の半導体素子などの進歩により需要が減り、近年市場で見かけることもほとんどない。また、電荷蓄積ダイオードの逆耐圧は１００Ｖ程度が限界であり、製品化された素子も用途上からの理由もあるが、２０から３０Ｖの逆耐圧が主である。
【０００７】
したがって本発明の第１の目的は、電荷蓄積ダイオードの用途を拡大したり、新しいコンセプトの回路の実現を可能にするために、逆耐圧の範囲を拡げることが可能な半導体構造を提供することにある。
【０００８】
第２の目的は数１００Ｖから１０００Ｖを越える逆耐圧を有する高耐圧の電荷蓄積ダイオードを提供することにある。
【０００９】
第３の目的は前記遷移時間を小さくして、電荷蓄積ダイオードの電力損失を小さくすることにある。
【００１０】
【課題を解決するための手段】  前記課題を解決するために、この第１の発明は、長い電荷蓄積時間と該電荷蓄積時間よりも十分に短い遷移時間からなる逆方向回復特性を呈する電荷蓄積ダイオードにおいて、低不純物濃度のＰ型シリコン半導体基板に、５０μｍ以上の設定深さをもつ高不純物濃度のＰ型領域と、高不純物濃度のＮ型領域とを拡散により形成し、前記Ｐ型領域は前記Ｎ型領域よりも深く形成され、前記Ｐ型領域と前記Ｎ型領域とが、順方向通電時に前記低不純物濃度のＰ型シリコン半導体基板と前記高不純物濃度のＰ型領域とにより形成されるＰ−Ｐ＋接合近傍に蓄積される電荷ＱＰと、前記低不純濃度のＰ型シリコン半導体基板と前記高不純物濃度のＮ型領域とにより形成されるＰ−Ｎ＋接合近傍に蓄積される電荷ＱＮとが、逆方向回復過程において同時に消失されるように形成されていることを特徴とする電荷蓄積ダイオードを提供する。
【００１１】
また、この第２の発明は、前記高不純物濃度のＰ型領域と前記高不純物濃度のＮ型領域との間に挟まれた前記低不純物濃度のＰ型シリコン半導体基板の一部分であるＰ−型ベース領域を、所望の耐圧が得られる厚み（深さ）にしたことを特徴とする請求項１に記載の電荷蓄積ダイオードを提供する。
【００１２】
また、この第３の発明は、前記Ｐ型シリコン半導体基板が２００〜５００μｍの厚みをもつことを特徴とする請求項１又は請求項２に記載の電荷蓄積ダイオードを提供する。
【００１７】
【発明を実施するための形態】
以下図面により本発明の各実施例について説明する。この電荷蓄積ダイオードが従来のものと異なる主な点は、基本的にはＰＩＮダイオードであるが、一般に高耐圧の素子に使用される低不純物濃度のＮ型半導体基板（Ｎベース）を用いずに、図３に示すように低不純物濃度のＰ型半導体基板１（Ｐベース）を採用していること、高不純物濃度のＰ型領域２（以下、Ｐ+ 領域という）が低不純物濃度のＰ型半導体基板１内に深く形成され、少なくとも高不純物濃度のＮ型領域３（以下、Ｎ+ 領域という）よりも深く形成されていること、及び順方向通電時に前記低不純物濃度のＰ型半導体基板１と前記高不純物濃度のＰ型領域２とにより形成されるＰ- Ｐ+ 接合近傍に蓄積される電荷と、前記低不純物濃度のＰ型半導体基板１と前記高不純物濃度のＮ型領域３とにより形成されるＰ- Ｎ+ 接合近傍に蓄積される電荷とが逆方向回復過程においてほぼ同時に消失されるように、前記高不純物濃度のＰ型領域と前記高不純物濃度のＮ型領域の不純物プロファイルを形成していることの三点である。
【００１８】
図４に示す実施例は、１０００Ｖクラスの高耐圧電荷蓄積ダイオードの一例であり、メサ型構造を有する。図４（Ａ）に示すように、Ｐ型半導体基板１は１×１０14/cm3程度の低不純物濃度を有する半導体基板であり、ほぼ２００μｍの厚みを有する。
【００１９】
次に図４（Ｂ）に示すように、Ｐ型半導体基板１の両方の主面から通常の拡散方法でＰ型不純物を拡散して、表面不純物濃度が１×１０18/cm3以上のＰ+ 領域２とＰ+ 領域２’を形成する。Ｐ+ 領域２は、所望の電荷蓄積時間を得るためにＰ型半導体基板１内へ深く形成する必要があり、ほぼ１００μｍの深さに形成されている。
【００２０】
しかる後、図４（Ｃ）に示すように、Ｐ+ 領域２’と、Ｐ型半導体基板領域１’の一部を研磨により削除して、基板領域１''とする。
【００２１】
次に図４（Ｄ）に示すように、Ｐ+ 領域２側と反対の主面よりＮ型不純物を拡散して、表面不純物濃度が１×１０18/cm3以上のＮ+ 領域３を形成する。ここで，Ｐ+ 領域２とＮ+ 領域３との間に挟まれたＰ型半導体基板１の一部分であるＰ- 型ベース領域４は、１０００Ｖの耐圧が得られる厚みであり、また、Ｎ+ 領域３は少なくともＰ型半導体基板１の反対面側に形成されたＰ+ 領域２よりも浅く形成され、ほぼ２０μｍの深さである。
【００２２】
次に図４（Ｅ）に示すように、アノード電極７およびカソード電極８を形成した後、図４（Ｆ）に示すようなメサ型構造のチップを得る。
【００２３】
Ｐベースの採用により、図５に示すように、Ｎベースのダイオードに比べ電荷蓄積時間Ｔｓが長くかつ遷移時間Ｔｑが短い逆方向回復特性を得ることができる。
【００２４】
また図６に示すように、Ｐ- 型ベース領域の幅をある一定値ｂに固定し、Ｐ+ 領域２の深さ（幅）をａ，２ａ，５ａ，１０ａと深く形成して行くことにより、遷移時間Ｔｑに影響を与えることなく、電荷蓄積時間Ｔｓを長くすることができ、所望の電荷蓄積時間を得ることができる。
【００２５】
図４に示した半導体構造をもつこの実施例の電荷蓄積ダイオードは、前述のような不純物プロファイルを有するので、順方向通電時にＰ- Ｐ+ 接合５近傍に蓄積される電荷ＱＰとＰ- Ｎ+ 接合６近傍に蓄積される電荷ＱＮとの逆方向回復過程での消失時間の差、つまり時間Tqsub が実質的にゼロ乃至は十分に小さくなる。時間Tqsub では、逆電圧が電荷蓄積ダイオードに印加された状態で逆方向電流が流れるので、図７（Ｂ）の網かけ部分で示すように、時間Tqsub が長ければ電力損失が大きくなり、また同図（Ｃ）に示すように時間Tqsub が短ければ電力損失は小さくなる。したがって、時間Tqsub が短いほど逆方向電流による電力損失を小さくできる。
【００２６】
図８に本発明の別の一実施例であるグラッシベーション型ダイオードの構造を示す。同図において、９はガラス膜であり、ここで使用されるガラスは、Ｎベースの高耐圧ダイオードで通常使用されるＡｌ2 Ｏ3 の添加量の高いＰｂ系の高耐圧パッシベーション用ガラスではなく、表面電荷密度の低い低耐圧用ガラスが望ましい。この実施例の半導体構造のものでは、メサ構造のものに比べてアセンブリが容易である。
【００２７】
図９に本発明の別の一実施例であるプレーナ型ダイオードの構造を示す。同図において、１０はＳｉＯ2 のような絶縁膜であり、１１はガードリング領域である。この実施例の半導体構造のものも、メサ構造のものに比べてアセンブリが容易である。
【００２８】
つまり、以上述べた実施例などから、本発明の電荷蓄積ダイオードは、所望の耐圧と電荷蓄積時間を得るために、２００〜５００μｍ程度の厚みの低不純物濃度のＰ- 半導体基板を用い、その基板に５０μｍ以上、好ましくは１００μｍ以上の深さにＰ+ 領域を形成することにより得られる。また、電力損失を所望のレベル以下に抑えるため、電荷蓄積ダイオードの順方向通電時にＰ- Ｐ+ 接合５近傍に蓄積される電荷ＱＰとＰ- Ｎ+ 接合６近傍に蓄積される電荷ＱＮとの逆方向回復過程での消失時間の差がある範囲内に存在するように、不純物プロファイルが設定される。
【００２９】
次に本発明の電荷蓄積ダイオードＣＳＤの適用例として、図１０にＤＣ−ＤＣコンバータの１例を示す。図１０において、電荷蓄積ダイオードＣＳＤは、そのキャリアがインダクタンスを有するトランスＴの１次巻線に直列接続されたＭＯＳＦＥＴのような半導体スイッチＳＷのスイッチング周期以上の長いライフタイムを有するダイオードである。ライフタイムの長いキャリアをもつ電荷蓄積のダイオ−ドは、短いものに比べて本質的に逆方向導通を長時間保持する特性を有するが、蓄積キャリアと等しいキャリアが逆方向から注入されれば、ダイオ−ドの逆方向阻止能力が回復する。この実施例は、このような新たな知見に基づくものである。
【００３０】
互いに直列接続された電荷蓄積ダイオードＣＳＤと電圧クランプ手段ＶＣは、半導体スイッチＳＷの両端に並列に接続されう。電圧クランプ手段ＶＣはコンデンサ又は蓄電池であり、半導体スイッチＳＷの両端に印加される電圧をクランプする作用を行う。ここではコンデンサとする。半導体スイッチＳＷのゲ−トには、実質的に電荷蓄積ダイオ−ドＣＳＤの逆方向が回復した後、又は半導体スイッチＳＷの電圧がほぼゼロボルトになったとき、半導体スイッチＳＷにオン信号を出力する制御回路ＣＣが接続される。
【００３１】
次にこの回路における電荷蓄積ダイオ−ドＣＳＤに関連する動作について簡単に説明する。半導体スイッチＳＷがオフすると、それまで半導体スイッチＳＷを流れていた電流が半導体スイッチＳＷと並列のコンデンサＦＣに流れ込み、半導体スイッチＳＷの両端の電圧を急速に上昇させ、直流電源Ｅの電圧と等しくなった時点で、変圧器Ｔの巻線に印加されていた電圧がゼロとなる。そして、変圧器Ｔのリ−ケイジインダクタンスと配線のインダクタンスなどにより、半導体スイッチＳＷの電圧はほぼ直線的に上昇し、電圧クランプコンデンサＶＣの電圧に達すると、電荷蓄積ダイオ−ドＣＳＤが導通を始め、スナバ動作を開始する。
【００３２】
電荷蓄積ダイオ−ドＣＳＤの導通により電圧クランプコンデンサＶＣが充電され、その充電電流がゼロになると、電荷蓄積ダイオードＣＳＤの順方向導通が終了する。次に電荷蓄積ダイオードＣＳＤは、順方向導通時に接合部に蓄えられて再結合せずに残留している電荷により逆方向導通となり、電圧クランプコンデンサＶＣの放電電流が、半導体スイッチＳＷのスイッチング周期以上の長いライフタイムのキャリアをもつ電荷蓄積ダイオ−ドＣＳＤ、変圧器Ｔ、直流電源Ｅ、及び電圧クランプコンデンサＶＣからなるル−プを流れ、電荷蓄積ダイオードＣＳＤの順方向導通時に電圧クランプコンデンサＶＣに蓄えられたエネルギを直流電源Ｅに回収する。
【００３３】
そして電荷蓄積ダイオ−ドＣＳＤは、その順方向導通時に蓄積された蓄積キャリアと等しい量のキャリアが逆方向から注入されれば、ダイオ−ドの逆方向阻止能力が回復するから、電荷蓄積ダイオ−ドＣＳＤの接合部に残留する電荷がゼロになるとき逆方向導通を終了する。したがって、電荷蓄積ダイオ−ドＣＳＤ内のキャリアが十分に長いライフタイムを有していれば、ほぼ１００％近いエネルギが直流電源Ｅに回収されるので、無損失のスナバ回路を形成きるのであるが、実際にはキャリアが十分に長い、例えば４０〜５０μｓのライフタイムを有するような電荷蓄積ダイオ−ドＣＳＤを得るのは難しいので、放電回路ＤＣが必要となる。この放電回路ＤＣは、電荷蓄積ダイオ−ドＣＳＤの順方向導通時と逆方向導通時における電圧クランプコンデンサＶＣの充電電荷と放電電荷との差などにより、電圧クランプコンデンサＶＣの電圧が上昇するのを防ぐためにその放電を行う。
【００３４】
しかし、電荷蓄積ダイオードＣＳＤ内のキャリアのライフタイムがスイッチング周期に相当する時間と同じくらいの場合、電圧クランプコンデンサＶＣの未回収電力を放電回路ＤＣにより放電しても、その電力損失は出力電力に対して非常に小さく、変換効率をほとんど悪化させずに前記のような動作をさせることができる。なお、Ｄ１は半導体スイッチＳＷと並列接続関係にあるダイオード、Ｄ２は整流用ダイオード、Ｄ３はフリ−ホイリングダイオ−ド、Ｌはインダクタ、Ｃ０は出力平滑用コンデンサ、及びＺは負荷である。
【００３５】
【発明の効果】
以上述べたように本発明によれば，高耐圧でロスの少ない電荷蓄積ダイオードを提供することができ、また、電荷蓄積ダイオードの用途を拡大したり、新しいコンセプトの回路の実現を可能にすることができる。
【００３６】
また、互いに直列接続関係にある電荷蓄積ダイオードと電圧クランプ手段をＭＯＳＦＥＴ，ＩＧＢＴのような半導体スイッチと並列に接続することにより、簡単な回路構成で電力損失の小さなスナバ回路を提供することができる。
【図面の簡単な説明】
【図１】  電荷蓄積ダイオードの構造を説明するための図である。
【図２】  電荷蓄積ダイオードの逆方向回復特性を説明するための図である。
【図３】  本発明の一実施例を示す図である。
【図４】  本発明の製造方法の例を示す工程図である。
【図５】  Ｐベースの効果を説明するための図である。
【図６】  逆方向回復特性に対するＰ+ 領域の厚さ（深さ）の影響を示す図である。
【図７】  逆方向回復時の電力損失を説明するための図である。
【図８】  本発明の他の一実施例を示す図である。
【図９】  本発明の他の一実施例を示す図である。
【図１０】  本発明に係る電荷蓄積ダイオードを適用した電源回路の一例を示す図である。
【符号の説明】
１, １',１''・・Ｐ- シリコン基板      ＣＳＤ・・・電荷蓄積ダイオード
２・・・Ｐ+ 型領域                    Ｅ・・・直流入力電源
３・・・Ｎ+ 型領域                    ＶＣ・・・電圧クランプコンデンサ
４・・・Ｐ- ベース領域                ＤＣ・・・放電回路
５・・・Ｐ- Ｐ+ 接合                  ＳＷ・・・半導体スイッチ
６・・・Ｐ- Ｎ+ 接合                  Ｔ・・・トランス
７・・・アノード電極                  ＣＣ・・・制御回路
８・・・カソード電極
９・・・ガラス
１０・・・ＳｉＯ2 膜
１１・・・ガードリング領域
【図２】
0003981181.tif 000002
【図８】
0003981181.tif 000003
【図４】
0003981181.tif 000004
【図５】
0003981181.tif 000005
【図６】
0003981181.tif 000006
【図７】
0003981181.tif 000007
【図９】
0003981181.tif 000008
【図１０】
0003981181.tif 000009
【図１】
0003981181.tif 000010
【図３】
0003981181.tif 000011