(57)【特許請求の範囲】
【請求項１】
支持基板上に、下部電極層、誘電体層及び上部電極層を順次積層した薄膜素子と、前記電極層と電気的に接続する端子電極と、前記薄膜素子を被覆するとともに前記端子電極を露出する貫通孔を有する第１保護層と、前記端子電極を露出させた状態で前記貫通孔の内壁を覆うように前記第１保護層を被覆する第２保護層とから成る薄膜電子部品であって、
前記第２保護層の熱膨張係数が前記第１保護層の熱膨張係数よりも大きいことを特徴とする薄膜電子部品。
【請求項２】
前記第２保護層は、前記貫通孔の前記内壁の周囲に、前記貫通孔の径方向に１０μｍ以上の幅で形成されていることを特徴とする請求項１記載の薄膜電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜電子部品に関し、例えば、薄膜コンデンサ、薄膜フィルタ等に好適に用いられる高周波用途の薄膜電子部品に関するものである。
【０００２】
【従来技術】
近年、電子機器の小型化、高機能化に伴い、電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。
【０００３】
例えば、大量の情報を高速に処理するコンピュータでは、ＣＰＵチップをドライブするクロック周波数が１ＧＨｚを超え、チップ間バスのクロック周波数も１３３ＭＨｚから更なる高速化が追求されている。
【０００４】
また、ＬＳＩの集積度が高まるとともにチップからの発熱を抑えるために電源電圧を低くし、消費電力の低減を図る傾向にある。これら集積回路の高速化、高密度化、低電圧化に伴い、コンデンサ等の受動部品も小型大容量化と併せて、高周波もしくは高速パルスに対して優れた特性を示すものが要求されてきている。
【０００５】
動作周波数が高くなるにつれ、素子の持つ抵抗やインダクタンスがロジック回路側の電源電圧の瞬時低下や新たな電圧ノイズを発生させ、このノイズはロジック回路にエラーを引き起こす原因となる。加えて、最近のＬＳＩは総素子数の増大による消費電力増大を低減し、発熱を抑えるために電源電圧を低くしているので、電源電圧の許容変動幅も小さくなっている。今後、さらに素子数の増大と動作周波数の増加を行うためには、実装部分の抵抗、インダクタンス成分の影響を少なくする対策が必要となる。
【０００６】
また、素子数の増大に伴う実装精度の向上や、部品実装に伴うリフロー耐性の向上等、前述した受動素子自身の電気的な特性だけではなく、実装に関する特性（実装精度、実装信頼性）や耐湿信頼性など高いレベルで要求されるようになってきている。
【０００７】
このような要求に対して、ＵＳＰ４，４３９，８１３には、支持基板上に、下部電極、誘電体層、上部電極及び保護層を順次設け、Ｔｉ／Ｗ、ＴａまたはＡｌ、Ｃｕからなる下部電極からの電気信号を最短距離で得るため、誘電体層、上部電極及び保護層に貫通孔を設け、この貫通孔内壁にＣｒ／Ｃｕ／ＡｕからなるＢＬＭ層を形成した後、このＢＬＭ層上に半田バンプを形成してなる薄膜デカップリングコンデンサが開示されている。
【０００８】
この薄膜デカップリングコンデンサは、実装基体の表面に形成された所定配線に薄膜デカップリングコンデンサの半田バンプを位置合わせし、リフロー（加熱）処理することにより実装される。
【０００９】
また、この薄膜デカップリングコンデンサは低インダクタンス構造としており、配置もＬＳＩチップ近辺に配置できるようにし、全体のインダクタンスを低くしてＬＳＩチップの高周波動作に伴う問題を解決しようとするものである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来技術の薄膜コンデンサでは、保護層に設けられた貫通孔内に半田バンプが形成されているため、半田バンプ形成時または実装基板への実装時に熱の印加により、半田バンプが収縮して、半田バンプが形成される貫通孔を持つ保護層に負荷がかかる。そのため、保護層と保護層と接する薄膜コンデンサの層の界面(上部電極層)が剥離したり、保護層自体にクラックが入り、耐湿性を劣化してしまうという問題があった。
本発明は、上述の問題点に鑑み案出されたものであり、その目的は保護膜がもつ耐湿性を十分に発揮することができる薄膜電子部品を提供することである。
【００１１】
【課題を解決するための手段】
本発明の薄膜電子部品は、支持基板上に、下部電極層、誘電体層及び上部電極層を順次積層した薄膜素子と、前記電極層と電気的に接続する端子電極と、前記薄膜素子を被覆するとともに前記端子電極を露出する貫通孔を有する第１保護層と、前記端子電極を露出させた状態で前記貫通孔の内壁を覆うように前記第１保護層を被覆する第２保護層とから成る薄膜電子部品であって、前記第２保護層の熱膨張係数が前記第１保護層の熱膨張係数よりも大きくなるように設定したものである。特に、第１保護層の熱膨張係数が１．０×１０−７℃−１以上  １．０×１０−５℃−１未満であり、第２保護層の熱膨張係数が１．０×１０−５℃−１以上  １．０×１０−３℃−１未満に設定したものである。
【００１２】
このような構成を採用することにより、端子電極上に半田バンプなどの外部端子を形成する際、若しくは薄膜電子部品を実装基板に実装したときのように外部端子を介して端子電極に熱が加わった場合、仮に外部端子電極に熱収縮が起きても、第２保護層の方が第１保護層よりも熱膨張係数が大きいため、外部端子または端子電極の熱収縮の影響は第２保護層に留まり、第１保護層は外部端子の熱収縮の影響を受けにくく、第１保護層と第１保護層と接する薄膜素子との界面が剥離したり、第１保護層にクラックが入ったりすることが無く、第１保護層は本来の機能すなわち耐湿性向上の機能を果たすことができ、もって薄膜電子部品の耐湿性を向上させることができる。
【００１３】
さらに、端子電極の周囲には１０μｍ以上の間隙をもって第１保護層が形成されている。前記第２保護層は、前記貫通孔の前記内壁の周囲に、前記貫通孔の径方向に１０μｍ以上の幅で形成されている。これによって外部端子の熱収縮の影響による、第１保護層への影響を少なくでき、第１保護層の本来の機能を果たすことができる。
【００１４】
【発明の実施の形態】
以下本発明の薄膜電子部品を図面に基づいて詳説する。
【００１５】
図１は、薄膜電子部品の一例である薄膜コンデンサの断面図である。図１に示す薄膜コンデンサは、支持基板１上に下部電極層５ａおよびその延出部５ｂからなる下側電極層５と、前記下部電極層５ａ上に形成された誘電体層３と、該誘電体層３上に形成された上部電極層７ａおよびその延出部７ｂからなる上側電極層７とが順次被着形成されている。尚、下部電極層５ａ、誘電体層３、上部電極層７ａで所定容量が発生する薄膜素子Ａが構成されている。また、必要に応じて支持基板１上に複数の薄膜素子Ａを併設しても良い。
【００１６】
下側電極層５は、上部電極層７ａの延出部７ｂが形成される領域に応じて環状にエッチングされている。また、下部電極層５は、容量を形成する下部電極層５ａと容量を形成しない延出部５ｂ(端子電極が形成される領域)とに区分されている。
【００１７】
また、上側電極層７は、下部電極層５ａを露出するようにエッチングされ、容量を形成する上部電極層７ａと容量を形成しないその延出部７ｂとに区分されている。
【００１８】
また少なくとも上部電極層７ａの延出部７ｂおよび下部電極層５ａの延出部５ｂには、半田拡散防止層１７が形成されており、この半田拡散防止層１７上には、端子電極となる半田密着層１８が形成されている。この半田密着層１８を介して半田ボールなどの外部端子１１ａ、１１ｂが設けられている。
【００１９】
支持基板１としては、アルミナ、サファイア、窒化アルミ、酸化マグネシウム単結晶、チタン酸ストロンチウム単結晶、表面酸化シリコン、ガラス、石英等から選択されるもので特に限定されない。
電極層５、７の材質は、薄膜電子部品の用途、及び各部位の使用目的によって限定され、例えば高速信号回路に用いられる場合は、電気抵抗の低いものが良く、Ｃｕ、Ａｕ、Ａｇ、Ｐｔなどが例示できる。
【００２０】
誘電体層３の材料には、チタン酸ベリリウム、チタン酸ストロンチウム、チタン酸ストロンチウムベリリウムなどが用いられるが、比誘電率がある程度高く、電荷を大量に蓄積できる、具体的には比誘電率が７０以上の材料で構成される。
【００２１】
半田拡散防止層１７は、Ｔｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、またはこれらの金属から選ばれる２種以上からなる合金のうちいずれかからなり、スパッタ、蒸着、メッキ等で形成可能であれば良い。半田拡散防止層１７の厚みは、半田バリアとしての機能を発現するためには０．３μｍ以上の厚みであれば良い。
【００２２】
また、半田密着層１８は半田濡れ性の良好な材料であることが望ましく、前記材料として、Ｎｉ−Ｃｒ、Ａｕ等があり、特にＡｕが望ましい。更に、半田拡散防止層１７と例えばからなる電極層５、７との密着性を向上させるため、これらの間に公知の密着材料であるＴｉやＣｒを介在させても良い。
【００２３】
そして、本発明の薄膜コンデンサは、第１保護層１３により少なくとも薄膜素子Ａが被覆され、誘電体層非形成領域Bにおける第１保護層１３には貫通孔２３a、２３ｂが形成され、貫通孔２３a、２３ｂの底面には半田密着層１８が露出している。また、第１保護層１３および貫通孔２３ａ、２３ｂの内壁を覆うように第２保護層１４が形成されている。すなわち誘電体層非形成領域Bにおける第２保護層１４には、第１保護層１３に形成した貫通孔２３a、２３ｂよりも小さな貫通孔２５a、２５ｂが形成され、貫通孔２５a、２５ｂの底面には半田密着層１８が露出して端子電極となる。つまり、第１保護層１３の形成領域よりも第２保護層１４の方が広く形成されている。
【００２４】
図２は、第１保護層１３の形成領域と第２保護層１４の形成領域の関係を示した平面図である。実線は第１保護層１３の形成領域を示しており、点線は第２保護層１４の形成領域を示している。貫通孔２３、２５においては、第１保護層１３の貫通孔２３a、２３ｂよりも、第２保護層１４の貫通孔２５a、２５ｂを小さくすることで、第１保護層１３の形成領域よりも第２保護層１４の形成領域を広くしている。更に言えば、この貫通孔２５ａ、２５ｂの周囲には１０μｍ以上の第１保護層の非形成領域(間隙ｄ)が形成され、この間隙ｄが第２保護層１４によって被覆されている。尚、図２に示すように、外周部においても第１保護層１３よりも第２保護層１４の方を広く形成しても良い。
【００２５】
第１保護層１３は耐湿性の高い材料からなることが望ましく、例えば、窒化珪素やシリカなどの無機材料が特に望ましい。また、これらの材料を２種以上用いた積層構造であっても良い。これらの無機材料で構成した第１保護層１３は、その熱膨張係数は１．０×１０-7℃―1以上  １．０×１０-5℃―1未満となる。
【００２６】
また、第２保護層１４の材料は特に限定されるものではなく、前記に述べたような無機材料であっても良いし、ポリイミドやベンゾシクロブテン（ＢＣＢ）などの有機材料であっても良い。また、これらの材料を２種以上用いた積層構造であっても良い。これら材料はその熱膨張係数が第１保護層の熱膨張係数よりも大きく、例えば１．０×１０-5℃―1以上  １．０×１０-3℃―1未満としている。
【００２７】
従って、保護層全体でみると、保護層の外部側から第２および第１保護層１４、１３の熱膨張係数が、薄膜素子に向かって暫時小さくなるように設定されている。
【００２８】
そして、第２保護層１４の貫通孔２５a、２５ｂ内には、外部端子１１a、１１ｂが形成される。
【００２９】
外部端子１１ａ、１１ｂは、形状的には、ボール状、バンプ状、箔状、板状、線状、ペースト状などがあり、特に限定されるものではなく、複数の形状を組み合わせても良い。また、材質はＰｂ、Ｓｎ、Ａｕ、Ｐｔ、Ｐｄ、Ａｌ、Ｎｉ、Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎなどがあり、導電性のものであれば良く、複数の材料を組み合わせても良い。
【００３０】
上記のような薄膜コンデンサ４３は、図３に示すように、実装基板４０の表面に形成された所定配線４１ａ、４１ｂに、外部端子１１ａ、１１ｂを位置決めした後、リフロー処理することにより接合して実装される。
【００３１】
図１に示す薄膜電子部品の場合には、例えば、外部端子１１ａ、１１ｂを半田ボールより構成する場合、公知の技術であるスクリーン印刷やボールマウンターを用いて、半田密着層１８上に外部端子１１ａ、１１ｂを設けた後、リフロー処理することにより実装基板４０の所定配線４１ａ、４１ｂに接合され、実装される。
【００３２】
以上のように構成された薄膜コンデンサでは、第１保護層１３の形成領域よりも、第２保護層１４の形成領域のほうが広いため、第２保護層１４の貫通孔２５a、２５ｂ内に外部端子１１a、１１ｂを形成したり、薄膜コンデンサを実装基板４０に実装する際の、外部端子１１a、１１ｂの熱収縮の影響、具体的には外部端子１１ａ、１１ｂから直接または間接的に半田密着層１８である端子電極に熱応力の影響がかかろうとしても、第２保護層１４の熱膨張係数が、第１保護層１３の熱膨張係数よりも大きいため、その応力を第２保護層１４で吸収しやすくなる。これにより、第１保護層１３と第１保護層１３と接する層の界面や第１保護層１３と上部電極層７ａとの界面が剥離したり、第１保護層１３にクラックが入ることが無く、第１保護層１３の持つ本来の機能を果たすことができる。そのため、薄膜コンデンサの耐湿性を向上させることができる。
【００３３】
尚、本発明の薄膜電子部品として薄膜コンデンサを例に説明したが、本発明では上記例に限定されるものではなく、例えば、薄膜ＬＣフィルタ、あるいは薄膜ＲＣ部品などの薄膜複合部品に本発明を適用しても良いことは勿論である。
【００３４】
【実施例】
下側電極層５、上側電極層７および半田拡散防止層１７および半田密着層１８の形成はＤＣスパッタ法を、誘電体層３（誘電体薄膜）はRFスパッタ法にて作製した。
【００３５】
先ず、サファイアからなる支持基板１上にＴｉＯ2からなる３０ｎｍの密着層を形成し、この密着層の上面に、３０ｎｍのＡｕ層を形成し、下側電極層５とした。
【００３６】
フォトリソグラフィ技術を用いて、下側電極層５をパターン加工した。加工された下側電極層５に、ＲＦスパッタ法にて膜厚０．５μｍのＢａ（Ｓｒ1/3Ｔｉ2/3）Ｏ3からなる誘電体層３を形成した。その後フォトリソグラフィ技術を用いて、誘電体層３をパターン加工した。
【００３７】
次に、誘電体層３および誘電体層３から露出する下側電極層５上に、膜厚３０ｎｍのＡｕからなる上側電極層と、膜厚１．０μｍのＮｉからなる半田拡散防止層１７と、膜厚０．１ｕｍのＡｕからなる半田密着層１８を順次形成した。その後、フォトリソグラフィ技術を用いて、先ず、半田密着層１８を直径１００μｍの形状に加工し、その後半田拡散防止層１７を直径２００μｍの形状に加工し、その後、上側電極７をパターン加工した。
【００３８】
この後、ＣＶＤ法を用いて、厚さ５．０μｍのＳｉＯ2を形成し、Ａｕからなる半田密着層１８が露出するように、直径１２０μｍ、深さ５．０μｍの貫通孔２３ａ、２３ｂを有する第１保護層を形成した。このとき、ＳｉＯ2からなる第１保護層の形成領域は、縦２．０ｍｍ横１．８ｍｍであり、その熱膨張係数は１．０×１０-6℃―1であった。
【００３９】
この後、光感光性ＢＣＢを塗布し、露光、現像を行い、Ａｕからなる半田密着層１８が露出するように、直径８０μｍ、深さ１μｍの貫通孔２５ａ、２５ｂを有する第２保護層１４を形成した。このときのＢＣＢからなる第２保護層１４の形成領域は、縦２．０４ｍｍ横２．０２ｍｍであった。この時、第２保護層１４の熱膨張係数は１．０×１０-6℃―1よりも下回るように樹脂成分を調整して１．０×１０-4℃―1とした。
【００４０】
また、第１保護層の貫通孔と、第２保護層の貫通孔の差、即ち、間隙(以下、貫通孔の差Ｄと言う)を、２０μｍとした。
【００４１】
最後に、スクリーン印刷を用いて、貫通孔内２５ａ、２５ｂの半田密着層１８の上にＰｂが６３重量％、Ｓｎが３７重量％からなる共晶半田ペーストを転写し、リフローを行い、半田バンプを形成し、図１に示したような薄膜コンデンサを得た。
【００４２】
得られた薄膜コンデンサの有効電極面積は１．８ｍｍ2であり、周波数１ＭＨｚでの静電容量は約３０ｎＦであり、実装基板４０に実装しても一切、第１保護層１３の剥離および第１保護層１３のクラックが皆無となった。
【００４３】
また、第１保護層１３の形成領域のみを変更することで、上述の貫通孔の差Ｄのみを変更し、その他は上記と同様に作製した数種の薄膜コンデンサを得た。そしてこれらの薄膜コンデンサを槽内温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験槽内にて、印加電圧２．０Ｖを連続負荷したときの絶縁抵抗値の時間変化を観測した。図４にその結果を示す。図４をみると、上述の貫通孔の差Ｄが１０μｍ以上では、５００時間以上経過しても絶縁抵抗値が初期値に対して変化していない。一方で、貫通孔の差Ｄが１０μｍを下回ると、時間経過とともに絶縁抵抗値が初期値に対して劣化しており、その差Ｄが小さいほど劣化するのが早くなっているのが分かる。
【００４４】
尚、本発明者は、第１保護層１３の材料を種々変更して、その熱膨張係数を１．０×１０-7℃-1以上  １．０×１０-5℃-1未満に設定し、第２保護層の材料を種々変更して、その熱膨張係数を、第１の熱膨張係数よりも下回るように１．０×１０-5℃-1以上  １.０×１０-3℃-1未満の範囲に設定しても、同様の効果を確認した。逆、熱膨張係数を第１保護層と第２保護層とで逆転させると、第１保護層と第２保護層との界面に熱処理による応力が集中し、界面での隔離や第１保護層、第２保護層にクラックが発生してしまい、保護層本来の機能を発揮できなくなり、薄膜コンデンサの耐湿性が大きく劣化してしまう。
【００４５】
【発明の効果】
以上に詳述したように、本発明によれば、薄膜電子部品を実装する際若しくは薄膜電子部品の外部端子を形成する際に生じる外部端子の熱収縮の影響、応力が、第２保護層に留まり、第１保護層自体にクラックが入ったり、第１保護層と、第１保護層と接する薄膜電子部品の層の界面が剥離することが無いため、第１保護層の持つ本来の機能を十分に果たすことができ、薄膜電子部品の耐湿性が向上する。
【図面の簡単な説明】
【図１】本発明の薄膜電子部品の一例である薄膜コンデンサの断面図である。
【図２】第１保護層と第２保護層の形成領域の関係を示す平面図である。
【図３】本発明の薄膜電子部品の一例である薄膜コンデンサの実装状態を示す断面図である。
【図４】試験槽温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験環境における２．０Ｖ連続負荷したときの、初期値に対する絶縁抵抗値の時間変化を示した特性図である。
【符号の説明】
１・・・支持基板
３・・・絶縁体層
５  ・・・下側電極層
５ａ・・・下部電極層
７  ・・・上側電極層
７ａ・・・上部電極層
１１ａ、１１ｂ・・・外部端子
１８・・・半田密着層（端子電極）
１３・・・第１保護層
１４・・・第２保護層
２３ａ、２３ｂ・・・第１保護層に形成した貫通孔
２５ａ、２５ｂ・・・第２保護層に形成した貫通孔
Ａ・・・薄膜素子
【図１】
0003967964.tif 000002
【図２】
0003967964.tif 000003
【図３】
0003967964.tif 000004
【図４】
0003967964.tif 000005