(57)【特許請求の範囲】
【請求項１】
広いダイナミック出力を有する演算増幅器（１０）であって：
（ａ）第１入力、第２入力および出力を有する増幅段（１２）；
（ｂ）前記出力に動作可能に結合された反転引下げ出力段（１６）であって、前記出力に現れる信号を反転して被反転出力ノードに被反転出力を生成し、前記被反転出力を帰路電圧まで引き下げる反転引下げ出力段（１６）であり：
（ｉ）前記出力と第１ノードと基準接地に動作可能に結合された第１トランジスタ、
（ｉｉ）基準電圧と前記第１ノードとに動作可能に結合された第１電流源、
（ｉｉｉ）前記第１ノードと前記基準電圧と前記被反転出力ノードとに動作可能に結合された第２トランジスタ、および
（ｉｖ）前記出力と前記被反転出力ノードと前記基準接地とに動作可能に結合された第３トランジスタ、
を含む反転引下げ出力段（１６）；
（ｃ）前記反転引下げ出力段（１６）に動作可能に結合された引上げ出力段（１８）であって、
（ｉ）第２ノードと前記基準電圧とに動作可能に結合された第４トランジスタ、
（ｉｉ）前記第２ノードと前記基準電圧と前記被反転出力ノードとに動作可能に結合された第５トランジスタ、および
（ｉｉｉ）前記第２ノードと前記基準接地とに動作可能に結合された第２電流源、
を含む引上げ出力段（１８）；および
（ｄ）前記反転引下げ出力段（１６）および前記引上げ出力段（１８）に動作可能に結合された出力段コントローラ（１７）であって、前記出力に現れる前記信号に基づいて前記引上げ出力段（１８）を動作可能にして、前記演算増幅器（１０）が広いダイナミック・レンジを有するようにする出力段コントローラ（１７）；
を具備することを特徴とする演算増幅器（１０）。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般にアナログ信号の増幅に関し、さらに詳しくは、広いダイナミック・レンジ出力を有する低電力増幅器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
演算増幅器は、多年にわたって知られており、回路設計において多くの種々の必要性を満たしている。たとえば、演算増幅器は、多くのバッテリで動作する回路で用いられる。このようなバッテリ駆動回路のバッテリ寿命を延ばすために、バッテリ駆動回路は、より低い電源電圧から動作するよう設計されている。周知のように、電源電圧を下げることにより、バッテリ駆動回路のバッテリ寿命を長くすることができる。
【０００３】
バッテリの寿命を延ばすための努力により、電源電圧が低くなるにつれて、演算増幅器のダイナミック出力レンジが重大な設計上の問題となる。周知のように、演算増幅器の出力は、線路毎に、すなわち電源電圧から帰路電圧（ｒｅｔｕｒｎ  ｖｏｌｔａｇｅ）に向かって小さくなるダイナミック・レンジを有する。ダイナミック出力レンジが線路から線路へと小さくなる機能をもつと、増幅器の出力は回路内の次段を駆動するのに充分でなくなる。たとえば、電源電圧が２．７ボルトの場合、通常のダイナミック出力レンジは０．１ないし２．１ボルトになる。（従来技術を示す図１ないし図３について、種々の出力レンジとその理由とが説明される。）演算増幅器がその出力をデジタル回路に供給しているとき、多くの用途では２．１ボルトでは論理「１」を提供するには不充分である。論理「１」を確保するためには通常２．５ボルトの電圧が必要である。
【０００４】
図１ないし図３は、種々の演算増幅器とその対応するダイナミック出力レンジとを示す。図１は、当技術で以前は周知のものであり、第１入力信号と第２入力信号との差の増幅を行う基本的な演算増幅器を示す。しかし、出力のダイナミック・レンジは、基準接地電位、ここではゼロから（VDD - (VGS + VDS))の電圧レベルまでの範囲を持つ。そのため、従来技術の演算増幅器は、その出力を電源電圧VDD まで引き上げることができず、電源電圧−（マイナス）電界効果トランジスタの１つのゲート−ソース電圧（０．６ボルト）＋（プラス）電流源の電界効果トランジスタのドレイン−ソース電圧（０．２ボルト）までしか引き上げることができなかった。２．７ボルトの電源については、この演算増幅器の最大出力電圧は１．９ボルト（２．７−（０．６＋０．２））である。
【０００５】
図２は、図１の演算増幅器よりダイナミック・レンジが改善された別の従来技術による演算増幅器を示す。この実施例には、基本的な演算増幅器と、この演算増幅器の出力に結合された追加の回路とが含まれる。追加の回路により、出力電圧は、ゼロの基準接地電圧まで引き下げ、VDD - VGS まで引き上げることができる。そのため、追加の回路は、VLDSの項を排除することにより図１の増幅器のダイナミック・レンジを改善することができるが、ゲート−ソース電圧VGS により、出力の上限の電圧レベルが制限される。２．７ボルトの電源については、この演算増幅器の最大出力電圧は２．１ボルト（２．７−０．６）になる。
【０００６】
図３も、さらに別の従来技術による演算増幅器を示す。図３の構造には、その出力を追加の回路に結合させた基本の演算増幅器が含まれる。追加の回路には、電流源とｎチャネル電界効果トランジスタ（ＦＥＴ）が含まれる。増幅器の出力は、図１および図２に図示される増幅器の出力のいずれかよりも高いレベルである（VDD - VDS)まで引き上げることができるが、ｎチャネルＦＥＴのために出力はVDS のレベルまでしか引き下げることができない。２．７ボルトの電源に関しては、演算増幅器の出力レンジは０．２ボルトないし２．５ボルトである。
【０００７】
このように、これらの従来技術による増幅器は、低電圧回路構成で用いることのできるだけの充分に広いダイナミック・レンジを提供することができない。そのため、広いダイナミック・レンジを有し、低電圧レベルの用途で用いることのできる演算増幅器が必要である。
【０００８】
【実施例】
一般に、本発明は、広いダイナミック・レンジを有し、低電力の用途に採用することができる演算増幅器を提供する。さらに詳しくは、本発明は、増幅段と、低電圧レベルから線路電圧までの完全なダイナミック・レンジを提供するために引下げ段と引上げ段の両方を提供する線形出力インバータとを有する演算増幅器を提供する。
【０００９】
図４は、本発明の教義を実現する演算増幅器１０を示す。演算増幅器１０は、増幅段１２と線形出力インバータ１４とによって構成される。線形出力インバータ１４には、反転引下げ段１６，出力段コントローラ１７および引上げ出力段１８が含まれる。
【００１０】
増幅段１２は、第１入力２２および第２入力２４を受信し、被増幅出力２６を生成する。増幅段は、好ましくは、図１に図示される構造のような当技術で周知の演算増幅器によって構成される。しかし、当業者には、任意の種類の演算増幅器でも充分であり、本発明から恩恵を受けるであろう。
【００１１】
反転引下げ段１６は、第１トランジスタ２８，第２トランジスタ３０，第３トランジスタ３２および電流源３４によって構成される。図４に示される実施例においては、トランジスタ２８，３０，３２は、ＮチャネルＦＥＴにより構成される。しかし、バイポーラ・トランジスタまたは任意の種類のゲート可能装置も同様に演算反転引下げ段１６の構造に用いることができることは、当業者には容易に理解頂けよう。第１トランジスタ２８は、そのゲートを出力２６に結合させ、ドレインを第１ノード２９に結合させ、ソースを基準接地３１に結合させている。第２トランジスタは、そのゲートを第１ノード２９に、ドレインを基準電圧VDD ３３に、ソースを被反転出力ノード２０に結合させている。第３トランジスタ３２は、そのゲートを出力２６に、ドレインを被反転出力ノード２０に、ソースを基準接地３１に結合させている。電流源は、基準電圧VDD ３３と第１ノード２９との間を、第１ノード２９に向かってバイアスされる電流により接続する。
【００１２】
引上げ出力段１８は、第４トランジスタ３８，第５トランジスタ４０および電流源４２によって構成される。好ましくは、第４トランジスタ３８と第５トランジスタ４０は両方ともｐチャネルＦＥＴによって構成される。しかし、バイポーラ・トランジスタまたは任意の種類のゲート可能装置も同様に、演算増幅器１０の構造に用いることができることは、当業者には容易に理解頂けよう。好ましくはｐチャネルＦＥＴである第４トランジスタ３８は、そのゲートおよびドレインを第２ノード３７に結合させ、ソースを基準電圧または線路電圧VDD ３３に結合させている。第５トランジスタ４０は、ゲートを第２ノード３７に、ソースをソース電圧VDD ３３に、ドレインを被反転出力ノード２０に結合させている。電流源４２は、第２ノード３７と基準接地３１との間を、基準接地または帰還電圧３１に向かってバイアスされた電流により接続する。
【００１３】
出力段コントローラ１７は、好ましくはｐチャネルＦＥＴである第６トランジスタ３６によって構成される。第６トランジスタ３６は、そのゲートを第１ノード２９に、ソースを基準電圧VDD ３３に、ドレインを第２ノード３７に結合させている。出力段コントローラ１７は、線形にあるいは漸次的に引上げ出力段１８を起動して、引上げ出力段１８に被反転出力ノード２０の電圧レベルをVDD - VDS のレベルまで引き上げさせる。ただし、VDS は、第５トランジスタ４０のドレインからソースへの電圧を表す。
【００１４】
動作中は、線形出力インバータ１４は、出力２６信号を反転して、好ましくは基準接地３１のレベルである帰路電圧レベルから、線路電源電圧レベルまでのダイナミック・レンジを有する被反転出力２０を生成する。線路電源電圧レベルは、（ＶＤＤ−ＶＤＳ）のレベルにある。ただしＶＤＳは、ｐチャネルＦＥＴ４０の両端の電圧であり、ＶＤＤ３３は、もちろん基準電圧のレベルである。出力２６が高レベルにあるとき、第１トランジスタ２８および第２トランジスタ３２がオンになり、それによって被反転出力２０は帰路電圧レベルまで引き下げられる。そのため、ノード２９の電圧は低レベルとなり、出力段コントローラ１７に関わる第６トランジスタ３６がオンになる。その結果、出力段コントローラ１７は、第２ノード３７の電圧を高レベルまで引き上げ、そのために第４トランジスタ３８および第５トランジスタ４０がオフになる。この場合、引上げ出力段１８が停止され、被反転出力２０には影響を及ぼさない。
【００１５】
出力２６の値が小さくなると、第１トランジスタ２８および第３トランジスタ３２は漸次的にオフになり、第１ノード２９の電圧を漸次的に上げる。その結果、出力段コントローラ１７が漸次的に状態を変化させるので、第６トランジスタ３６が漸次的にオフになる。第６トランジスタ３６がオフになると、第２ノード３７の電圧は第２電流源４２により引き下げられる。その結果、第４トランジスタ３８および第５トランジスタ４０が、漸次的にオンになる。第４トランジスタ３８および第５トランジスタ４０がオンになると、引上げ出力段１８は、被反転出力２０を、VDD - VDS のレベルまで引き上げる。最終的に、出力段コントローラ１７の第６トランジスタ３６は、完全にオフとなり、引上げ出力段１８が被反転出力２０信号を全面的に制御する。
【００１６】
動作の全範囲を通じて、反転引下げ段１６は、被反転出力が第１閾値より低い場合は、被反転出力２０をそれだけで提供する。このとき第１閾値は、概ね、トランジスタ２８および／またはトランジスタ３２のゲート−ソース電圧である。被反転出力２０のレベルが第１閾値より高くなると、反転引下げ段１６および引上げ出力段１８の両方が被反転出力２０に寄与する。被反転出力２０が第２閾値より高くなると、反転引下げ段１６は、もはや被反転出力２０信号に寄与せず、引上げ出力段１８だけが被反転出力２０信号を生成する。そのため、本発明の演算増幅器は広いダイナミック・レンジにわたり、すなわち０ないしVDD - VDS まで線形増幅機能を提供する。２．７ボルトの電源については、図４の増幅器の出力範囲は０ないし２．５ボルトになり、これはデジタル回路構成にとっては充分な電圧となる。
【００１７】
図５は、本発明の原則を具現する代替の演算増幅器５０を示す。演算増幅器５０は、演算増幅器１０と同様の方法で構築されるが、対称部品が対称に接続されている点が異なる。そのために、共通の部品には共通の数値識別子が付される。演算増幅器５０は、共同して機能してVDS ないしVDD までのダイナミック・レンジを有する被反転出力５８を生成する、増幅段１２と線形出力インバータ５２とによって構成される。線形出力インバータ５２は、反転引上げ出力段５４，引下げ出力段５７および出力段コントローラ５６によって構成され、被反転出力５８を提供する。
【００１８】
増幅段１２は、第１入力２２および第２入力２４を受信して、被増幅出力２６を提供する。好ましくは、増幅段は当技術では周知の演算増幅器によって構成され、ここでは更なる説明は行わない。
【００１９】
反転引上げ出力段５４は、第１トランジスタ６０，第２トランジスタ６２，第３トランジスタ６４および電流源６６によって構成される。好ましくは、第１トランジスタ６０，第２トランジスタ６２および第３トランジスタ６４は、ｐチャネルＦＥＴによって構成される。しかし、バイポーラ・トランジスタも同様に演算増幅器５０の構造に用いることができることは、当業者には容易に理解頂けよう。第１トランジスタ６０は、そのゲートが出力２６に結合し、ソースが基準電圧VDD ６１に結合し、ドレインが第１ノード６３に結合するように接続する。第２トランジスタ６２は、そのゲートが出力２６に、ソースが基準電圧VDD ６１に、ドレインが被反転出力５８に結合するように接続する。第３トランジスタ６４は、そのゲートが第１ノード６３に、ソースが被反転出力ノード５８に、ドレインが基準接地６５に結合するように接続する。電流源６６は、第１ノード６３と基準接地６５との間を、基準接地６５に向かってバイアスされる電流により接続する。
【００２０】
引下げ出力段５７は、第４トランジスタ７０，第５トランジスタ７２および電流源７４によって構成される。好ましくは、第４トランジスタ７０も第５トランジスタ７２もｎチャネルＦＥＴである。しかし、バイポーラ・トランジスタも同様に演算増幅器５０の構造に用いることができることは、当業者には容易に理解頂けよう。第４トランジスタ７０は、そのゲートおよびドレインが第２ノードに結合し、ソースが基準接地６５に結合するように接続する。第５トランジスタ７２は、そのゲートが第２ノード７１に、ドレインが被反転出力ノード５８に、ソースが基準接地６５に結合するように接続する。電流源７４は、基準ソース電圧VDD ６１と第２ノード７１との間を、第２ノード７１に向かってバイアスされる電流により接続する。
【００２１】
出力段コントローラ５６は、好ましくはｎチャネルＦＥＴであり、ゲートが第１ノード６３に、ドレインが第２ノード７１に、ソースが基準接地６５に結合されている第６トランジスタ６８によって構成される。出力段コントローラ５６は、引下げ出力段５７を線形に動作可能にして、引下げ出力段５７に被反転出力５８をVDS まで引き下げさせる。
【００２２】
動作中は、反転引上げ出力段５４は、被反転出力５８が第１閾値より高いときには、それだけで被反転出力５８を提供するよう動作する。引下げ出力段５７は、被反転出力５８が第２閾値より低いときには、それだけで被反転出力５８を提供するように動作する。被反転出力５８が、第１閾値と第２閾値との間のレベルにあるときには、引上げ出力段５４と引下げ出力段５７の両方が、被反転出力５８の生成に寄与する。
【００２３】
通常の動作中は、出力２６が低レベルにあるときには、第１トランジスタ６０および第２トランジスタ６２はオンになる。その結果、被反転出力は、VDD まで引き上げられる。この状態で、第１ノード６３は高電圧レベルにある。そのため、出力段コントローラ５６の第６トランジスタ６８がオンになり、第２ノード７１の電圧が低となり、第４トランジスタ７０および第５トランジスタ７２がオフになる。このために、引下げ出力段５７は、被反転出力５８には寄与せず、反転引上げ出力段５４が完全な被反転出力５８の信号を提供する。そのため、被反転出力５８は、第１閾値より高くなる。
【００２４】
出力２６の電圧が上がると、第１トランジスタ６０および第２トランジスタ６２は、漸次的にオフになる。その結果、第１ノードの電圧は漸次的に下がり、第３トランジスタが漸次的にオンになり、第６トランジスタ６８は漸次的にオフになる。第２ノード７１の電圧が次第に高レベルに移動して、第４トランジスタ７０および第５トランジスタ７２が漸次的にオンになり、引下げ出力段５７が被反転出力５８に寄与するようになる。引上げ出力段５４と引下げ出力段５７の両方が、被反転出力５８に寄与するとき、被反転出力５８は第１閾値と第２閾値との間にある。
【００２５】
最終的には、出力２６のレベルが上がると、反転引上げ出力段５４がオフになり、被反転出力５８を提供しない。この時点で、被反転出力５８は第２閾値より低く、引下げ出力段５７は、被反転出力５８を全面的に、レベルVDS にある基準電圧より少し高い電圧レベルまで引き下げる。
【００２６】
このように本発明の演算増幅器１０，５０は、従来の演算増幅器に比べて重要な利点をもたらす。演算増幅器１０，５０は、増幅回路構成の複雑性をあまり増大させることなく広いダイナミック・レンジを提供する。この方法で、実質的に複雑性を加えずに広いダイナミック・レンジの利益をもたらす低電圧集積回路内に、演算増幅器を容易に集積することができる。
【００２７】
図６は、広いダイナミック・レンジにわたり被増幅出力を提供する本発明の方法の論理図である。本方法は、ブロック１００で開始され、ここで出力２６が第１入力２２および第２入力２４から生成される。方法はブロック１０２に進み、ここで出力２６が反転されて、被反転出力５８が生成される。ブロック１０２から、方法は意志決定ブロック１０４に進む。ここで、被反転出力が第１閾値と比較される。被反転出力が第１閾値を越えている場合は、方法はブロック１０６に進み、ここで被反転出力の第１線形表現が線路電源電圧まで引き上げられる。意志決定ブロック１０４で、被反転出力が第１閾値を越えない場合は、方法は意志決定ブロック１０８に進む。ブロック１０６からも、方法は意志決定ブロック１０８に進む。意志決定ブロック１０８で、被反転出力は第２閾値と比較される。被反転出力が第２閾値より低い場合は、方法はブロック１１０に進み、ここで被反転出力の第２線形表現は帰還電圧まで引き下げられる。意志決定ブロック１０８で、被反転出力が第２閾値より低くない場合は、方法はブロック１００に進む。ブロック１１０から方法はブロック１００に進む。このようにして、本発明の方法は、帰還電圧の低レベルから線路電源電圧までの被反転出力の線形表現を提供し、この方法は本発明の装置の動作に対応する。
【００２８】
上述の好適な実施例は、本発明の原則を説明するためのものであり、本発明の範囲を制限するものではない。以下の請求項の範囲から逸脱せずに、種々のその他の実施例およびこれらの好適な実施例に対する修正が当業者には可能であろう。
【図面の簡単な説明】
【図１】第１の従来技術の演算増幅器構造のブロック図である。
【図２】第２の従来技術の演算増幅器構造のブロック図である。
【図３】第３の従来技術の演算増幅器構造のブロック図である。
【図４】本発明の教義を具現する第１演算増幅器のブロック図である。
【図５】本発明の教義を具現する第２演算増幅器のブロック図である。
【図６】広いダイナミック・レンジを有する被増幅出力を提供する本発明の方法の論理図である。
【符号の説明】
１０  演算増幅器
１２  増幅段
１４  線形出力インバータ
１６  反転引下げ段
１７  出力段コントローラ
１８  引上げ出力段
２０  被反転出力０〜（VDD - VDS ）
２２  第１入力
２４  第２入力
２６  出力
２８，３０（*1），３２，３６，３８，４０  トランジスタ
３１  基準接地
３３  基準電圧
３４，４２  電流源
【図１】
0003881401.tif 000002
【図２】
0003881401.tif 000003
【図３】
0003881401.tif 000004
【図４】
0003881401.tif 000005
【図５】
0003881401.tif 000006
【図６】
0003881401.tif 000007