(57)【特許請求の範囲】
【請求項１】
低抵抗電子装置の良否を判定する抵抗値判定装置において、
前記電子装置に所定値の測定電流を通電する通電手段と、
前記電子装置に並列に接続されたチョッパ手段と、
前記チョッパ手段からの出力信号の変化を交流増幅する交流増幅手段とを具備し、
前記チョッパ手段は、
直列に接続された、抵抗器と、ＯＮ・ＯＦＦ信号が入力されるトランジスタと、を備え、
前記交流増幅手段は、前記出力信号として、前記抵抗器と前記トランジスタとの接続点から出力される信号の変化を交流増幅し、
前記交流増幅手段によって増幅された交流変化成分の値に基づいて前記電子装置の良否を判定することを特徴とする低抵抗電子装置の抵抗値判定装置。
【請求項２】
前記電子装置は自動車用エアバッグ装置に用いられるインフレータであることを特徴とする請求項１に記載の低抵抗電子装置の抵抗値判定装置。
【請求項３】
前記通電手段は、所定の定電圧回路と、前記電子装置の夫々の端子において直列接続された既知の値の第１と第２の通電用抵抗器を有することを特徴とする請求項１乃至２のいずれかに記載の低抵抗電子装置の抵抗値判定装置。
【請求項４】
前記交流増幅手段は、
コンデンサと、
出力端子から入力端子に帰還抵抗を有するインバータゲートと、
を有することを特徴とする請求項１乃至３のいずれか１項に記載の低抵抗電子装置の抵抗値判定装置。
【請求項５】
前記トランジスタはMOSトランジスタであることを特徴とする請求項１に記載の低抵抗電子装置の抵抗値判定装置。
【請求項６】
前記インバータゲートはCMOS素子により構成されることを特徴とする請求項４に記載の低抵抗電子装置の抵抗値判定装置。
【請求項７】
前記抵抗器の抵抗値は、前記電子装置の抵抗値よりも大きく設定されていることを特徴とする請求項１に記載の低抵抗電子装置の抵抗値判定装置。
【請求項８】
前記抵抗器の抵抗値は、前記トランジスタのＯＮ抵抗値よりも大きく設定されていることを特徴とする請求項１に記載の低抵抗電子装置の抵抗値判定装置。
【請求項９】
前記交流増幅手段の出力信号をA/D変換するA/D変換器を内蔵し、前記ＯＮ・ＯＦＦ信号を発生するMOSCPUを具備したことを特徴とする請求項２に記載の低抵抗電子装置の抵抗値判定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば自動車用SRSエアバックシステムの起爆装置であるインフレータ等の低抵抗の電子装置の良否を判定する抵抗値判定装置に関する。
本発明は、また、集積回路化に好適な抵抗値判定装置に関する。
【０００２】
【従来の技術】
SRSエアバックシステムは、Ｇセンサ（加速度センサ）等の衝撃検出手段を用いて車両の衝突を検出し、衝突時に乗員を保護するエアバックを展開するシステムである。かかるエアバックの展開に、火薬と、点火用のインフレータとが使用されている。
【０００３】
このエアバッグシステムが完全に動作する事は重要であるので、システムの異常を検出し、ユーザに故障を告知するが通常行われている。
そこで、このエアバックシステムは、インフレータの断線、ショート、抵抗値異常を検出するための導通チェック回路が備えられている。
従来この種の回路方式には、図１、図２の具体例で示す構成が一般的である。
【０００４】
まず、図１は一般的なSRSエアバック制御装置の概念図である。波線で示す１５は起爆剤としてのインフレータであり、車載されたバッテリ１０、１２は本制御装置を制御するCPUである。主に、バッテリ１０に接続されたMOSトランジスタ１３と、このインフレータ１５と、インフレータ１５の他端に接続された同じMOSトランジスタ１４とにより、起爆回路が構成される。なお、図中１１は、前記バッテリの電圧を安定化して各部に供給する定電圧回路である。
【０００５】
エアバッグを爆発させるときは、CPU１２がトランジスタ１３，１４を同時にＯＮする事により、インフレータ１５に電流を流すことによりなされる。
トランジスタ１３，１４が同時にＯＮしていないときでも、インフレータ１５には、定電圧回路１１からの電流が、抵抗１０２，１０６を介して流れ、このときの、インフレータ１５の両端（端子１５-1と１５-2）の電位差の変化から、インフレータ１５の劣化、即ち、インフレータ１５の抵抗値変化を知ることとなる。
【０００６】
即ち、エアバッグ装置では、常時、微少電流がインフレータ１５Ｏを流れることとなり、抵抗１０３，１０４，１０６，１０７とオペアンプ１０１とからなる差動増幅回路によって、該インフレータ１５の両端の電圧降下量を増幅せしめる。この増幅された両端電位差はインフレータ１５の抵抗値に比例した電圧であり、CPU１２に内蔵されたA/Dコンバータにより読みとられる。
【０００７】
CPU１２には、インフレータ１５が適正抵抗値を有するときのその両端電位差の増幅値を閾値として記憶しており、A/Dコンバータによる読取値と前記閾値との比較によりインフレータの故障を判定する。
【０００８】
【発明が解決しようとする課題】
ところで、インフレータ１５の抵抗値は一般的に極めて小さいが（通常、２Ω程度）、抵抗１０２，１０６の値を適当に設定することにより、インフレータ１５に流れる電流値を数十ｍＡ程度に抑えてインフレータ１５の誤動作を防止する。インフレータ１５に流れる電流を数十ｍＡ程度に抑えることにより、その両端に発生する電圧は数十mVとなる。
【０００９】
しかしながら、図１のオペアンプ１０１を通常のオペアンプを用いると、その入力オフセット電圧や、このオフセット電圧の温度ドリフトは２０mV程度である。従って、インフレータ１５の両端に発生する電圧が数十mVであれば、上記のような通常の増幅器を用いてインフレータの抵抗値を正確に測定することは困難である。オフセット電圧やドリフトの少ない増幅器は高価であり、コスト的に好ましいものではない。
【００１０】
また、オペアンプを使用して信号処理しなければならないためにコストアップにつながる事も問題となる。
さらに、図１の回路方式はワンチップ化に好ましいものではない。
即ち、CPU１２と、導通チェック回路１００とをワンチップ回路化するためには、通常使用される各々のデバイスの製造プロセスとして、CPU１２はC-MOSプロセスを採用するのが一般的であり、またオペアンプ１０１はバイポーラプロセスを採用するのが好適であるが、異なるプロセスを採用すること自体が高コスト化につながる。
【００１１】
尚、オペアンプ１０１をCPU１２と同じC-MOSプロセスで構成する事も可能ではあるが、かかるC-MOSプロセスによって形成したオペアンプ回路は、前述の入力オフセット電圧等のDC特性が比較的悪く、高精度化するために、ＩＣチップ上でのレーザトリミング等の調整工程が必要で、これも高価格化につながる。
高コストにつながる増幅器を具備しないエアバッグ制御システムも、図２のように提案されている。図２において、定電圧回路１１から、抵抗１１１と抵抗１１２とを介してインフレータ１５に微少電流を供給せしめ、端子Ｔ１２-1とＴ１２-2における端子電圧を、２つのA/D変換器を内蔵するCPU１２で直接A/D変換して、各々の電圧の差と所定値とを比較せしめて、インフレータ１５の断線・短絡を検出する。
【００１２】
この図２のシステムは図１の例に比較して、増幅手段を使用しない事から安価なシステムとなっている。
しかしながらこの構成によると、前述の如くインフレータ１５に流し得る測定電流は極小さく、そのために、該インフレータ１５の抵抗値が例えば２Ωから３Ωに変化した場合、端子Ｔ１２-1とＴ１２-2での電圧差の変化量は数mVであるので、この差をA/D変換によって検知するためには、上記内蔵のA/D変換器は１０ビット以上の分解能を備えたものであることが必要であり、従って、図２の従来システムは、CPU１２の品種選択の範囲を狭め、逆にコストアップとなる。
【００１３】
さらに図１及び図２の従来例の大きな問題として、インフレータ１５の端子Ｔ１５-1或いはＴ１５-2がバッテリ１０の＋側、又は接地側の何れかにショートする場合がある事を考慮した対策を施さなければならないことである。即ち、ショートが発生してもインフレータ１５に過大な電流を流さないようにするためには、図１の抵抗１０２、１０６の値を、図２の抵抗１１０，１１２の値を、それぞれ比較的大きな値に設定せざるを得ないことになる。
【００１４】
しかしながら、これによって、インフレータの導通チェック時の電流は益々小さな値となってしまうから、図１の従来例での増幅手段のDCオフセットの問題や、図２の従来例でのA/Dコンバータの分解能の問題は、益々顕著になってくるのである。
そこで、本発明は、上記従来技術の問題に鑑みてなされたものであり、その目的は、低抵抗の電子装置の良否を判定する装置であって、低DCオフセットの増幅器を必要とせず、また、低分解能のA/Dコンバータを許容する抵抗値判定装置を提案するものである。
【００１５】
【課題を解決するための手段】
上記問題点を解決するための、本発明の、低抵抗電子装置の良否を判定する抵抗値判定装置は、前記電子装置に所定値の測定電流を通電する通電手段と、前記電子装置に並列に接続されたチョッパ手段と、前記チョッパ手段からの出力信号の変化を交流増幅する交流増幅手段とを具備し、前記チョッパ手段は、直列に接続された、抵抗器と、ＯＮ・ＯＦＦ信号が入力されるトランジスタと、を備え、前記交流増幅手段は、前記出力信号として、前記抵抗器と前記トランジスタとの接続点から出力される信号の変化を交流増幅し、前記交流増幅手段によって増幅された交流変化成分の値に基づいて前記電子装置の良否を判定することを特徴とする。
【００１６】
本発明の判定装置は、このように、交流増幅手段によって増幅された交流変化成分の値に基づいて前記電子装置の良否を判定するので、DCオフセットの影響から免れ、それ故に、低DCオフセットの増幅器を必要とせず、また、交流増幅手段による増幅により高分解能のA/Dコンバータを不要とする。
【００１７】
本発明は、請求項２に示すように、特に自動車用エアバッグ装置に用いられるインフレータの抵抗値の判定に好適である。本発明の好適な一態様である請求項３に拠れば、前記通電手段は、所定の定電圧回路と、前記電子装置の夫々の端子において直列接続された既知の値の第１と第２の通電用抵抗器を有する。電子装置に常時流れる電流値の制御が容易となる。また、電子装置がショートした場合にも、電子装置の誤動作の防止を最低限確保した回路定数を設定できる。
【００１９】
交流増幅手段は簡易かつ低コストであることが望ましい。而して、本発明の好適な一態様である請求項４に拠れば、前記交流増幅手段は、コンデンサと、出力端子から入力端子に帰還抵抗を有するインバータゲートとを有する。前記トランジスタ回路は集積度等の点からＭＯＳプロセスが好ましい。而して、本発明の好適な一態様である請求項５に拠れば、前記トランジスタはMOSトランジスタである。
【００２０】
さらに、本発明の好適な一態様である請求項６に拠れば、前記インバータゲートはCMOS素子により構成される。
【００２１】
また、本発明の好適な一態様である請求項７のように、前記抵抗器の抵抗値は、前記電子装置の抵抗値よりも大きく設定されていることが好ましい。また、、本発明の好適な一態様である請求項８のように、前記抵抗器の抵抗値は、前記トランジスタのＯＮ抵抗値よりも大きく設定されていることが好ましい。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。
図３は、本発明を適用したインフレータ導通チェック回路を内蔵したSRSエアバック制御装置の概念図である。
〈全体構成〉
図中、１０は車載されたバッテリで略１２Ｖの直流電源を供給する。１１はバッテリ１０の供給電圧を受けて、５Ｖに安定化した電源を各部に供給する公知のシリーズレギュレータ回路からなる定電圧回路である。また、１２は、公知のシングルチップ・マイクロ・コンピュータ（以下、CPUと略す）であって、定電圧回路１１の供給する電源によって動作する。即ち、Ｇセンサ（加速度センサ）１６の出力信号をA/D変換することより、車体に加わる衝撃を判断し、エアバックの展開が必要と判断した時には、端子Ｔ１２-1、Ｔ１２-2から所定の起爆信号を送出する。
【００２４】
１３はパワーMOSFETよりなるスイッチング手段で、前記バッテリ１０の＋側とインフレータ１５の一端（Ｔ１５-1）を電気的に接続するように形成してある。インフレータ１５の他方の端子（Ｔ１５-2）と前記バッテリ１０の接地側との間には、スイッチング手段１４を配設し、かかるスイッチング手段１４は１３と同様にパワーMOSFETより成り、該FETのゲート端子はＴ１２-2を介して前記CPU１２と接続してある。即ち、CPU１２は、エアバックの展開が必要と判断した時には、パワーMOSFET１３，１４を同時にＯＮしてインフレータ１５を爆発させる。
【００２５】
次に、１２０は本実施形態のインフレータ導通チェック回路である。このインフレータ導通チェック回路は、定電流の通電回路と、チョッパ技術を用いたチェック回路とからなる。
〈通電回路の構成〉
インフレータ１５の導通をチェックするために、インフレータ１５に常時電流を流す回路（通電回路）は、前記定電圧回路１１と、抵抗器１２４（１４５Ω）と抵抗器１２９（４７０Ω）とにより構成される。好適には、抵抗器１２４は１４５Ω、抵抗器１２９は４７０Ωが好ましい。
【００２６】
即ち、トランジスタ１３，１４がＯＮしていない状態でも、定電圧回路１１からの電流は、図４に示すように、抵抗器１２４→インフレータ１５→抵抗器１２９→アースと流れる。インフレータ１５の直流抵抗値は２Ω程度であるので、インフレータ１５に流れる電流は約８ｍＡとなり、端子Ｔ１５-1と端子Ｔ１５-2との間電位差は通常時で約１６mVである。
【００２７】
〈チェック回路〉
図３のインフレータ導通チェック回路は、さらにチェック回路も含む。このチェック回路は、チョッパ回路（その詳細は図５）と、交流成分のみを増幅するリニアアンプ（その詳細は図７）とからなる。
図３において、チョッパ回路は、抵抗器１２５、MOSトランジスタ１３０、コンデンサ１２７、抵抗器１２８とから構成される。また、リニアアンプは、抵抗器１２３と、コンデンサ１２２と、ＣMOSインバータゲート１２１と、抵抗器１２６とからなる。
【００２８】
即ち、インフレータ１５の端子Ｔ１５-1での電圧は、抵抗器１２５を介して降圧され、チョッパ回路を構成するトランジスタ１３０のドレインと、リニアアンプを構成する抵抗器１２３とに入力される。また、トランジスタ１３０のソースはインフレータ１５の端子Ｔ１５-2に接続されている。
図５は図３から抽出されたチョッパ回路を示す。チョッパ回路は、インフレータ１５の両端子の電位を、ゲートに加わるパルス信号CTLのハイレベルの期間とローレベルの期間とにおいて互いに異なる抵抗値によりそれぞれチョップして結合する。ここで、パルス信号CTLは、CPU１２から送られてくるものであり、図６に示すように、ハイレベル（＋５Ｖ）とローレベル（０Ｖ）とが所定周期で繰り返される。
【００２９】
信号CTLがハイレベルであるときは、MOSトランジスタ１３０のゲートにハイレベルが加わり、MOSトランジスタ１３０の抵抗が低下してドレイン電流が増加して、端子ａにおける電位は低下する。一方、信号CTLがローレベルであるときは、MOSトランジスタ１３０のゲートにローレベルが加わり、MOSトランジスタ１３０の抵抗が増加してドレイン電流が減少して、端子ａにおける電位は上昇する。図６に、信号CTLに対する端子ａにおける信号電位の変化を示す。尚、インフレータ１５の両端子間での電圧降下量は、図６に示すように、標準状態（インフレータ１５が正常抵抗値を有する状態）で約１６mVとなる。
【００３０】
〈リニアアンプ〉
図７は、図３から抜き出されたリニアアンプ部分の構成を示す。
本リニアアンプは、抵抗１２３とコンデンサ１２２とを直列にして公知のC-MOSインバータゲート１２１（例えば東芝製ＴＣ４０６９ＵＢＰ）の入力端子と接続せしめ、該C-MOSインバータゲート１２１の出力端子Ｔ１２-4からCPU１２のA/D変換器入力ポートに接続している。さらに、C-MOSインバータゲート１２１の出力端子からその入力端子の間には抵抗１２６を接続して負帰還回路を形成し公知のC-MOSリニア増幅回路を形成してある。
【００３１】
このリニアアンプは、コンデンサ１２２を有することにより交流増幅器を構成し、抵抗１２５とMOSトランジスタ１３０との間のａ点の電位の交流成分を約２０倍に増幅する。前述したように、ａ点の電位は、信号CTLがハイレベル（５Ｖ）とローレベル（０Ｖ）の範囲で振動すると、１６mVの範囲で変動するから、本リニアアンプの出力（ゲート１２１の出力）はピーク−ピークで約３２０mVとなる。
【００３２】
かくして、図６に示すように、ａ点における信号と端子Ｔ１２-4の信号とは、信号CTLと同期した信号となる。
ＣＰＵ１２は、前述の制御信号CTLを生成すると共に、A/D変換器を内蔵する。ＣＰＵ１２は、信号CTLのレベルの各変化点（ハイ→ローおよびロー→ハイ）から一定の時間後（例えば、パルス信号CTLの各期間の中央位置の時刻）において、端子Ｔ１２-4の信号（リニアアンプ出力）をサンプリングしてA/D変換する。
【００３３】
図６は、インフレータ１５の抵抗値が正常な値である場合における、信号CTLと、端子ａにおける電位変化と、端子Ｔ１２-4の信号の変化を示す。図６に於いて、CPU１２の内蔵のA/D変換器は、CTLがハイレベルである期間には約2.66Vの電圧をサンプルし、ローレベルの期間には約2.34Vの電圧をサンプルする。従って、ピーク間で約３２０mVの変化となる。
【００３４】
〈回路定数の設定〉
チョッパ回路は、２つのレベルを有する信号CTLを入力し、MOSトランジスタ１３０を互いに異なる抵抗値を有する２つの導通状態におく。即ち、チョッパ回路は、インフレータ１５の両端子間の電位差を２段階においてチョップすることにより、即ち、インフレータの導通状態を２通りの環境設定により、リニアアンプによよりモニタさせることを可能にする。
【００３５】
インフレータ１５の正常な状態は抵抗値が１Ω以上３Ω未満とされている。
１Ω＜抵抗値＜３Ω
従って、１Ω以下、あるいは３Ω以上の抵抗値を示す、
抵抗値≦１Ω、或いは、
抵抗値≧３Ω
である場合には、インフレータ１５は不良と判定されるべきである。１Ω以下の抵抗値を示す状態と、３Ω以上の抵抗値を示す状態とを、同じ１つの回路によって測定することは、前述したように、オフセット電圧の問題、或いはA/D変換器の分解能の問題で困難である。しかしながら、本実施形態のチョッパ回路は、制御信号CTLにより２つの定数状態を現出させるから、回路定数の決定に大きな自由度を与える。
【００３６】
本実施形態では、インフレータ１５の抵抗値の故障診断範囲（約１Ω以下、３Ω以上でＮＧ）において、ａ点の電位が、さらには、ゲート１２１の出力（Ｔ１２-4）が、インフレータ１５の直流抵抗値に比例するように、特に、抵抗器１２５の抵抗値と、MOSトランジスタ１３０とを選択した。即ち、この特性を実現する為に、
抵抗１２５の値  ≫  インフレータ１５の抵抗値
抵抗１２５の値  ≫  MOSトランシスタ１３０のＯＮ抵抗値
とした。即ち、抵抗１２５の値が、インフレータ１５の測定抵抗値に比較して十分に大きく、かつMOSトランジスタ１３０のＯＮ抵抗値が抵抗１２５の値に対して充分に小さい事が測定精度を向上する為に重要となる。
【００３７】
〈実施形態の効果〉
上記設定により、信号Ｔ1２-4の振幅値はインフレータ１５の直流抵抗値に比例する事になる。図８は、インフレータ１５の抵抗値が小さくなりすぎた場合における、端子ａにおける信号と、端子Ｔ１２-4における信号（測定信号）の変化を示し、図９は、インフレータ１５の抵抗値が大きくなりすぎた場合における、端子ａにおける信号と、端子Ｔ１２-4における信号の変化を示す。
【００３８】
いずれの場合に於いても、CTLがハイの時にサンプリングした測定信号値と、ローの時にサンプリングした測定信号値とのレベル変化により、インフレータ１５の抵抗値が正常であるか、異常であるかを判断することができる。
また、コンデンサ１２２を含むリニアアンプは交流増幅を行うので、信号Ｔ１２-4のDCオフセット値は測定に影響しなくなり、従って、前記C-MOSリニアアンプの例で示されるようなDC特性が悪い、即ち入力オフセット電圧が大きく、その温度変動も大きいタイプの増幅手段を採用しても測定精度に影響を与えない点で高精度の故障診断を低コストで実現可能になったのである。
【００３９】
加えて、インフレータ１５の抵抗値に比例した振幅を持つ矩形波信号（Ｔ１２-4）を出力するから、例えばCPU１２に内蔵するA/Dコンバータは８ビット分解能でも充分な計測が可能となり、高分解能のA/Dコンバータが不要であることからもシステムのコストを低く抑えることができるのである。
本実施形態で使用するインフレータの誤動作しない最大連続通電電流は、一例として３５ｍＡとされている。ここで比較のために、図２の従来技術では、１０ビットA/Dコンバータを用いてA/D値を例えば２０カウント以上とする為には、所望の測定電流を流す必要がある事から、図２の抵抗１０１、１０２の値は合計で１３０Ω程度で無ければならない（電源電圧は５Ｖとする）。このような条件下で、仮にインフレータの端子Ｔ１５-1がバッテリ１０の＋側端子とショートするか、或いは端子Ｔ１５-2がバッテリ１０の接地とショートしたと仮定すると、従来例の抵抗１０２が９０Ω、抵抗１０１が４０Ωの時には、
0004024915.tif 000002
となり、誤爆の危険は避ける事か出来ない。
【００４０】
これに対して、本実施形態のチェック回路は、インフレータ１５から定電圧回路に接続せしめた抵抗１２４の値を１４５Ω、またインフレータ１５から接地側に接続せしめた抵抗１２９を４７０Ωに設定可能であるから
0004024915.tif 000003
となり、インフレータの端子と電源、或いは接地の間でショート故障を起こしたとしても誤爆の危険の無い安全なシステムを構成できる点でも優れた特徴がある。
【００４１】
以上の様に本発明のインフレータ導通チェック回路は該インフレータに微少な測定電流を流した状態でかかるインフレータの両端に発生する電圧降下を、インフレータの両端子間の電位を、互いに異なる抵抗値状態を介して接続することにより、両端子電位差を、異なる２つの状態に於いて現出せしめたことにより、回路設定の自由度をまして、上記種々の効果を得ることができた。
【００４２】
〈変形例〉
本発明は、この主旨を逸脱しない範囲であれば、種々に変形が可能である。
例えば、チョッパ回路における切換は公知のアナログスイッチ等でも良い。また、切換は上記実施形態では２段階であったが、３段階以上であってもよい。図１０に、アナログスイッチを３つ用いたチョッパ回路の変形例を示す。
【００４３】
他の変形例として、増幅手段は、トランジスタ増幅回路、オペアンプ回路、トランス回路等でも良い事は言うまでもない。
また、本実施例では説明を省略したが、前記増幅手段には公知のローバスフィルタ処理か必要となる場合があり、さらに該増幅手段の出力信号をA/D変換して信号処理するCPUには公知のソフトウエアフィルタ処理が必要になる場合がある事はノイズ除去の点で、当該分野の技術者であれば容易に類推できる範囲である。
【００４４】
【発明の効果】
以上説明した様に、本発明の抵抗値判定装置によれば、前述のようなチョッパ手段と交流増幅器を具備することにより、低DCオフセット電圧特性を必要とせず、また、高分解能のＡ／Ｄ変換器を不要とすることができる。
また、ＭＯＳプロセスを全体的に採用した安価な抵抗値判定装置を提供することができる。
【図面の簡単な説明】
【図１】  従来例にかかる抵抗値判定装置の構成を説明する図。
【図２】  従来例にかかる他の構成の抵抗値判定装置の構成を説明する図。
【図３】  本発明の抵抗値判定装置が適用されたエアバッグ制御装置の回路構成を示す図。
【図４】  図３の回路に於いて、抵抗値測定のための通電回路を説明する図。
【図５】  図３の回路から抽出されたチョッパ回路の構成を示す図。
【図６】  抵抗値が適正であるときにおける、図３回路の動作を説明するタイミングチャート。
【図７】  図３の回路から抽出されたリニアアンプ回路の構成を示す図。
【図８】  抵抗値が過小であるときにおける、図３回路の動作を説明するタイミングチャート。
【図９】  抵抗値が過大であるときにおける、図３回路の動作を説明するタイミングチャート。
【図１０】  チョッパ回路の変形例の構成を説明する図。
【図１】
0004024915.tif 000004
【図２】
0004024915.tif 000005
【図３】
0004024915.tif 000006
【図４】
0004024915.tif 000007
【図５】
0004024915.tif 000008
【図６】
0004024915.tif 000009
【図７】
0004024915.tif 000010
【図８】
0004024915.tif 000011
【図９】
0004024915.tif 000012
【図１０】
0004024915.tif 000013