(57)【特許請求の範囲】
【請求項１】
エンハンスメント型で完全空乏型の第１のトランジスタ（ＭＰ１）と、
第１のトランジスタ（ＭＰ１）と導電型が同じであり、かつ第１のトランジスタ（ＭＰ１）よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタ（ＭＰ２）と、
第１のトランジスタ（ＭＰ１）及び第２のトランジスタ（ＭＰ２）のソース電極に入力が接続され、第２のトランジスタ（ＭＰ２）のゲート電極に出力が接続される演算増幅器（ＯＰ１）と、
第１のトランジスタ（ＭＰ１）のソース電極及び第２のトランジスタ（ＭＰ２）のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第１のトランジスタ（ＭＰ１）のゲートおよびドレイン電極と第２のトランジスタ（ＭＰ２）のドレイン電極が接続され、
第２のトランジスタ（ＭＰ２）のゲート／ドレイン間電圧をリファレンス電圧出力（ＶＲＥＦ）として取り出す、
ことを特徴とするボルテージリファレンス回路。
【請求項２】
エンハンスメント型で完全空乏型の第１のトランジスタ（ＭＮ１）と、
第１のトランジスタ（ＭＮ１）と導電型が反対であり、かつ第１のトランジスタ（ＭＮ１）よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタ（ＭＰ２）と、
第１のトランジスタ（ＭＮ１）のドレイン電極及び第２のトランジスタ（ＭＰ２）のソース電極に入力が接続され、第２のトランジスタ（ＭＰ２）のゲート電極に出力が接続される演算増幅器（ＯＰ１）と、
第１のトランジスタ（ＭＮ１）のドレイン電極及び第２のトランジスタ（ＭＰ２）のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第１のトランジスタ（ＭＮ１）のゲート電極と第２のトランジスタ（ＭＰ２）のソース電極が接続され、
第１のトランジスタ（ＭＮ１）のソース電極と第２のトランジスタ（ＭＰ２）のドレイン電極が接続され、
第２のトランジスタ（ＭＰ２）のゲート／ドレイン間電圧をリファレンス電圧出力（ＶＲＥＦ）として取り出す、
ことを特徴とするボルテージリファレンス回路。
【請求項３】
エンハンスメント型で完全空乏型の第１のトランジスタ（ＭＰ１）と、
第１のトランジスタ（ＭＰ１）と導電型が同じであり、かつ第１のトランジスタ（ＭＰ１）よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタ（ＭＰ２）と、
第１のトランジスタ（ＭＰ１）のドレイン電極及び第２のトランジスタ（ＭＰ２）のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第１のトランジスタ（ＭＰ１）のドレイン電極と第１のトランジスタ（ＭＰ１）のゲート電極が接続され、
第２のトランジスタ（ＭＰ２）のゲート電極と第１のトランジスタ（ＭＰ１）のドレイン電極が接続され、
第１のトランジスタ（ＭＰ１）と第２のトランジスタ（ＭＰ２）のソース電極間の電圧をリファレンス電圧出力（ＶＲＥＦ）として取り出す、
ことを特徴とするボルテージリファレンス回路。
【請求項４】
エンハンスメント型で完全空乏型の第１のトランジスタ（ＭＮ１）と、
第１のトランジスタ（ＭＮ１）と導電型が反対であり、かつ第１のトランジスタ（ＭＮ１）よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタ（ＭＰ２）と、
第１のトランジスタ（ＭＮ１）のドレイン電極及び第２のトランジスタ（ＭＰ２）のソース電極に入力が接続され、第２のトランジスタ（ＭＰ２）のゲート電極に出力が接続される演算増幅器（ＯＰ１）と、
第１のトランジスタ（ＭＮ１）のドレイン電極及び第２のトランジスタ（ＭＰ２）のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第１のトランジスタ（ＭＮ１）のドレイン電極と第１のトランジスタ（ＭＮ１）のゲート電極が接続され、
第１のトランジスタ（ＭＮ１）のソース電極と第２のトランジスタ（ＭＰ２）のドレイン電極が接続され、
第２のトランジスタ（ＭＰ２）のゲート／ドレイン間電圧をリファレンス電圧出力（ＶＲＥＦ）として取り出す、
ことを特徴とするボルテージリファレンス回路。
【請求項５】
エンハンスメント型で完全空乏型の第１のトランジスタ（ＭＮ１）と、
第１のトランジスタ（ＭＮ１）と導電型が反対であり、かつ第１のトランジスタ（ＭＮ１）よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタ（ＭＰ２）と、
第１のトランジスタ（ＭＮ１）のドレイン電極及び第２のトランジスタ（ＭＰ２）のソース電極に入力が接続され、第２のトランジスタ（ＭＰ２）のゲート電極に出力が接続される差動アンプ（ＡＭＰ１）と、
第１のトランジスタ（ＭＮ１）のドレイン電極及び第２のトランジスタ（ＭＰ２）のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路と、
位相補償用の抵抗（Ｒｃ）及び容量（Ｃｃ）とを具備し、
第１のトランジスタ（ＭＮ１）のゲート電極と第２のトランジスタ（ＭＰ２）のソース電極が接続され、
第１のトランジスタ（ＭＮ１）のソース電極と第２のトランジスタ（ＭＰ２）のドレイン電極が接続され、
第１のトランジスタ（ＭＮ１）のゲート／ドレイン間が抵抗（Ｒｃ）及び容量（Ｃｃ）を通して接続され、
第２のトランジスタ（ＭＰ２）のゲート／ドレイン間電圧をリファレンス電圧出力（ＶＲＥＦ）として取り出す、
ことを特徴とするボルテージリファレンス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ信号処理ＬＳＩ等において、温度変動及び電源電圧変動に依存せず一定のリファレンス電圧を供給するためのボルテージリファレンス回路に関するものである。
【０００２】
【従来の技術】
（１）従来技術その１
図９（ａ）にＭＯＳＦＥＴを使用した従来技術における第１のボルテージリファレンス回路の構成を示す。図９（ｂ）は、上側図示のものがデプレッション型トランジスタ、下側のものがエンハンスメント型トランジスタの記号を示す。図９（ａ）中、ＭＰ１，ＭＰ２はそれぞれ第１、第２のトランジスタであって、それぞれエンハンスメント型およびデプレッション型ＰｃｈＭＯＳトランジスタからなり、各トランジスタＭＰ１，ＭＰ２はチャネル不純物の導電型が同じであり、他の構造が同一であるトランジスタを使用したものである。ＭＰ３，ＭＰ４はデプレッション型ＰｃｈＭＯＳトランジスタであり、第1、第２のトランジスタＭＰ１，ＭＰ２に等しい電流を供給する電流供給回路を構成している。本構成におけるリファレンス電圧出力ＶＲＥＦは、第１、第２のトランジスタＭＰ１とＭＰ２の閾値電圧の差となり、その温度特性は
ｄＶＲＥＦ／ｄＴ≒（ｋ／ｑ）・Ｉｎ（ＮＭＰ１／ＮＭＰ２）
と第１、第２のトランジスタＭＰ１とＭＰ２のチャネル濃度の比に依存する。
【０００３】
（２）従来技術その２
図１０に特願平１１−０９９８７４号（特開平２０００−２９３２４７号）に記載の従来技術によるボルテージリファレンス回路を示す。ＭＮ１，ＭＰ２はそれぞれ第１、第２のトランジスタであって、それぞれエンハンスメント型ＮｃｈＭＯＳトランジスタ及びデプレッション型ＰｃｈＭＯＳトランジスタであり、この２つのトランジスタＭＮ１，ＭＰ２はチャネル不純物の導電型が反対であり、かつゲートポリ電極の不純物の導電型が反対である。ＭＰ３，ＭＰ４はデプレッション型ＰｃｈＭＯＳトランジスタであり、第１、第２のトランジスタＭＮ１，ＭＰ２に等しい電流を供給する電流供給回路を構成している。この時、リファレンス電圧出力ＶＲＥＦはトランジスタＭＮ１とＭＰ２の閾値電圧の和となり、その温度特性は
ｄＶＲＥＦ／ｄＴ≒（ｋ／ｑ）・Ｉｎ（ＮＭＮ１／ＮＭＰ２）
と第１、第２のトランジスタＭＮ１とＭＰ２のチャネル濃度の比に依存する。
【０００４】
【発明が解決しようとする課題】
ところでアナログ信号処理ＬＳＩは今後、携帯無線端末等に用いられ、端末の小型軽量化のために低電圧動作が望まれている。しかしながら、従来技術その１ではリファレンス電圧出力の温度特性が第１、第２のトランジスタＭＰ１とＭＰ２のチャネル濃度の比に依存し、従来技術その２では第１、第２のトランジスタＭＮ１とＭＰ２のチャネル濃度の比に依存する。
【０００５】
上記のように従来技術では、通常のバルクＣＭＯＳ技術あるいは部分空乏型ＳＯＩ／ＣＭＯＳ技術を用いている。このため、良好な温度特性を得るには、ボルテージリファレンス回路を構成するデプレッション型トランジスタとエンハンスメント型トランジスタのチャネル濃度をほぼ等しくする必要がある。したがって、通常のデジタルＬＳＩに用いるエンハンスメント型ＭＯＳトランジスタを用いてボルテージリファレンス回路を構成すると、デプレッション型トランジスタの閾値が大きくなりすぎて低電圧動作ができないという問題があった。
【０００６】
また、１Ｖ程度の低い電源電圧のもとで動作させるためには、ボルテージリファレンス回路に用いるトランジスタのチャネル濃度を他のデジタル回路等で用いられるトランジスタのチャネル濃度よりも低く設定する必要があり、新たなチャネル不純物添加工程が追加されるため、プロセスコストを増大させるという問題があった。
【０００７】
本発明では以上のような点に鑑みてなされたものであり、その目的とするところは、１Ｖ程度の低い電源電圧のもとで温度特性のよいボルテージリファレンス回路を安価に提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、
エンハンスメント型で完全空乏型の第１のトランジスタＭＰ１と、
第１のトランジスタＭＰ１と導電型が同じであり、かつ第１のトランジスタＭＰ１よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタＭＰ２と、
第１のトランジスタＭＰ１及び第２のトランジスタＭＰ２のソース電極に入力が接続され、第２のトランジスタＭＰ２のゲート電極に出力が接続される演算増幅器ＯＰ１と、
第１のトランジスタＭＰ１のソース電極及び第２のトランジスタＭＰ２のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第１のトランジスタＭＰ１のゲートおよびドレイン電極と第２のトランジスタＭＰ２のドレイン電極が接続され、
第２のトランジスタＭＰ２のゲート／ドレイン間電圧をリファレンス電圧出力ＶＲＥＦとして取り出すように構成した。
【０００９】
また上記目的を達成するための第２の発明は、
エンハンスメント型で完全空乏型の第１のトランジスタＭＮ１と、
第１のトランジスタＭＮ１と導電型が反対であり、かつ第１のトランジスタＭＮ１よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタＭＰ２と、
第１のトランジスタＭＮ１のドレイン電極及び第２のトランジスタＭＰ２のソース電極に入力が接続され、第２のトランジスタＭＰ２のゲート電極に出力が接続される演算増幅器ＯＰ１と、
第１のトランジスタＭＮ１のドレイン電極及び第２のトランジスタＭＰ２のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第１のトランジスタＭＮ１のゲート電極と第２のトランジスタＭＰ２のソース電極が接続され、
第１のトランジスタＭＮ１のソース電極と第２のトランジスタＭＰ２のドレイン電極が接続され、
第２のトランジスタＭＰ２のゲート／ドレイン間電圧をリファレンス電圧出力ＶＲＥＦとして取り出すように構成した。
【００１０】
また上記目的を達成するための第３の発明は、
エンハンスメント型で完全空乏型の第１のトランジスタＭＰ１と、
第１のトランジスタＭＰ１と導電型が同じであり、かつ第１のトランジスタＭＰ１よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタＭＰ２と、
第１のトランジスタＭＰ１のドレイン電極及び第２のトランジスタＭＰ２のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第１のトランジスタＭＰ１のドレイン電極と第１のトランジスタＭＰ１のゲート電極が接続され、
第２のトランジスタＭＰ２のゲート電極と第１のトランジスタＭＰ１のドレイン電極が接続され、
第１のトランジスタＭＰ１と第２のトランジスタＭＰ２のソース電極間の電圧をリファレンス電圧出力ＶＲＥＦとして取り出すように構成した。
【００１１】
また上記目的を達成するための第４の発明は、
エンハンスメント型で完全空乏型の第１のトランジスタＭＮ１と、
第１のトランジスタＭＮ１と導電型が反対であり、かつ第１のトランジスタＭＮ１よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタＭＰ２と、
第１のトランジスタＭＮ１のドレイン電極及び第２のトランジスタＭＰ２のソース電極に入力が接続され、第２のトランジスタＭＰ２のゲート電極に出力が接続される演算増幅器ＯＰ１と、
第１のトランジスタＭＮ１のドレイン電極及び第２のトランジスタＭＰ２のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路とを具備し、
第１のトランジスタＭＮ１のドレイン電極と第１のトランジスタＭＮ１のゲート電極が接続され、
第１のトランジスタＭＮ１のソース電極と第２のトランジスタＭＰ２のドレイン電極が接続され、
第２のトランジスタＭＰ２のゲート／ドレイン間電圧をリファレンス電圧出力ＶＲＥＦとして取り出すように構成した。
【００１２】
また上記目的を達成するための第５の発明は、
エンハンスメント型で完全空乏型の第１のトランジスタＭＮ１と、
第１のトランジスタＭＮ１と導電型が反対であり、かつ第１のトランジスタＭＮ１よりもチャネル不純物濃度を１桁以上小さくしたデプレッション型で完全空乏型の第２のトランジスタＭＰ２と、
第１のトランジスタＭＮ１のドレイン電極及び第２のトランジスタＭＰ２のソース電極に入力が接続され、第２のトランジスタＭＰ２のゲート電極に出力が接続される差動アンプＡＭＰ１と、
第１のトランジスタＭＮ１のドレイン電極及び第２のトランジスタＭＰ２のソース電極に接続され、それぞれに同じ電流値の電流を供給する電流供給回路と、
位相補償用の抵抗Ｒｃ及び容量Ｃｃとを具備し、
第１のトランジスタＭＮ１のゲート電極と第２のトランジスタＭＰ２のソース電極が接続され、
第１のトランジスタＭＮ１のソース電極と第２のトランジスタＭＰ２のドレイン電極が接続され、
第１のトランジスタＭＮ１のゲート／ドレイン間が抵抗Ｒｃ及び容量Ｃｃを通して接続され、
第２のトランジスタＭＰ２のゲート／ドレイン間電圧をリファレンス電圧出力ＶＲＥＦとして取り出すように構成した。
【００１３】
【発明の実施の形態】
〔第１の実施の形態〕
本発明では、リファレンス電圧出力を得るために用いられるエンハンスメント型トランジスタと、デプレッション型トランジスタを共に完全空乏型のトランジスタとし、かつデプレッション型トランジスタのチャネル不純物濃度をエンハンスメント型トランジスタより１桁以上小さい構成とし、閾値が大きくなることを防止し、このため、これらのトランジスタの閾値の濃度特性はチャネル濃度に依存せず、１Ｖ程度での低い電源電圧のもとで温度特性の良いボルテージリファレンス回路を実現した。
【００１４】
図１は本発明の第１の実施の形態のボルテージリファレンス回路を示す回路であり、本発明では完全空乏型の第１、第２のトランジスタＭＰ１，ＭＰ２を用いてボルテージリファレンス回路を構成したことに特徴を有している。他の回路構成は従来技術１と同じである。
【００１５】
図２（ａ）、（ｂ）に完全空乏型からなる第１、第２のトランジスタＭＰ１及びＭＰ２の構造を示す。
（ａ）に示す第１のトランジスタＭＰ１は、シリコン基板上にシリコン酸化膜を介し、Ｐ＋型シリコン、ｎ型シリコン、Ｐ＋型シリコンが設けられ、かつｎ型シリコン上にシリコン酸化膜を介し、Ｐ＋型ポリシリコンゲートが設けられた構造となっている。
【００１６】
（ｂ）に示す第２のトランジスタＭＰ２は、シリコン基板上にシリコン酸化膜を介しＰ＋型シリコン、ｉ型シリコン，Ｐ＋型シリコンが設けられ、かつｉ型シリコン上にシリコン酸化膜を介しＰ＋型ポリシリコンゲートが設けられ、かつこの第２のトランジスタＭＰ２ではチャネルに不純物がほとんど添加されていない構造となっている。
【００１７】
図１において、第１のトランジスタＭＰ１は通常のエンハンスメント型ＰｃｈＭＯＳトランジスタからなり、かつ動作的にチャネル領域が完全に空乏化するよう、ｎ型シリコン領域の厚みと不純物添加量が設定されている。第２のトランジスタＭＰ２は第１のトランジスタＭＰ１と導電型が等しく、かつチャネルに不純物がほとんど添加されていないＰｃｈＭＯＳトランジスタであり、第１のトランジスタＭＰ１よりもチャネル濃度が１桁以上小さい。このため、第２のトランジスタＭＰ２はゲート／ソース間電圧が０Ｖの場合にも反転チャネルが形成され、デプレッション型トランジスタの特性を示す。
【００１８】
また、図１において、ＯＰ１は演算増幅器で、この演算増幅器ＯＰ１の＋側入力端子は第１のトランジスタＭＰ１のソース電極に接続され、かつ−側入力端子は第２のトランジスタＭＰ２のソース電極に接続されている。
【００１９】
ＭＰ３，ＭＰ４は電流供給回路を形成するデプレッション型ＰｃｈＭＯＳトランジスタからなる第３、第４のトランジスタで、ゲート／ソース間は短絡され、かつ電源電圧ＶＤＤが接続され、第３、第４のトランジスタのドレイン電極は第１、第２のトランジスタＭＰ１，ＭＰ２のソース電極に接続され、同じ電流値の電流が供給される。
【００２０】
また、第１のトランジスタＭＰ１のゲート電極およびドレイン電極と第２のトランジスタＭＰ２のドレイン電極が接続され、かつ第２のトランジスタＭＰ２のゲート電極からリファレンス電圧出力ＶＲＥＦを出力して取り出すように構成されている。
【００２１】
本実施形態の場合、回路動作時に第１のトランジスタＭＰ１および第２のトランジスタＭＰ２のチャネル領域が完全に空乏化するため、その閾値の温度特性はチャネル濃度に依存しない。このため、本実施の形態のボルテージリファレンス回路は非常に良好な温度特性を持つ。なお、本実施の形態では、デプレッション型の第３、第４のトランジスタＭＰ３およびＭＰ４のゲート／ソース間を短絡して電流供給回路を形成したが、図３に示すように、エンハンスメント型の第５トランジスタＭＰ５を追加し、第３〜第５のトランジスタＭＰ３〜ＭＰ５のゲート電極を接続し、第５のトランジスタＭＰ５のゲート／ドレイン間を接続した構成の通常のカレントミラー回路を用いて電流供給回路を形成してもよいことは言うまでもない。なお、図中ＩＲＥＦは第５のトランジスタＭＰ５のドレイン／接地間に流れるリファレンス電流である。
【００２２】
〔第２の実施の形態〕
図４は本発明の第２の実施の形態のボルテージリファレンス回路を示す回路であり、図１０に示した従来技術２の回路構成と同じである。図４中、ＭＮ１、ＭＰ２は共に完全空乏型の第１、第２のトランジスタであり、第２のトランジスタＭＰ２は第１のトランジスタＭＮ１と導電型が反対になっている。ＭＰ３、ＭＰ４はゲート電極が電源電圧ＶＤＤに接続された電流供給回路を形成する第３，第４のトランジスタである。演算増幅器ＯＰ１の＋側入力端子は第１のトランジスタＭＮ１のドレイン電極に、−側入力端子は第１のトランジスタＭＮ１とは反対の導電型の第２のトランジスタＭＰ２のソース電極に接続され、第１、第２のトランジスタＭＮ１、ＭＰ２のソース電極、ドレイン電極が接続され、第２のトランジスタＭＰ２のゲート電極からリファレンス電圧ＶＲＥＦを出力として取り出される。
【００２３】
この実施の形態においても第１のトランジスタＭＮ１は通常のエンハンスメント型ＮｃｈＭＯＳトランジスタである。第２のトランジスタＭＰ２はチャネルに不純物がほとんど添加されていないＰｃｈＭＯＳトランジスタであり、第１のトランジスタＭＮ１よりもチャネル濃度が１桁以上小さい。本実施の形態においても、第１、第２のトランジスタＭＮ１，ＭＰ２は共に完全空乏型のトランジスタであり、デプレッション型およびエンハンスメント型トランジスタのチャネル領域が完全に空乏化するため、その閾値の温度特性はチャネル濃度に依存しない。このため、本実施の形態のボルテージリファレンス回路は非常に良好な温度特性を持つ。
【００２４】
〔第３の実施の形態〕
図５は本発明の第３の実施の形態のボルテージリファレンス回路を示す回路である。本実施の形態は、演算増幅器を用いない構成のボルテージリファレンス回路である。
【００２５】
このボルテージリファレンス回路は、第１、第２のトランジスタＭＰ１，ＭＰ２は共に完全空乏型のトランジスタからなり、第１のトランジスタＭＰ１はエンハンスメント型トランジスタ、第２のトランジスタＭＰ２は第１のトランジスタＭＰ１と導電型が同じであり、かつ第１のトランジスタＭＰ１よりもチャネル不純物の濃度が１桁以上小さく形成され、第１のトランジスタＭＰ１のドレイン電極と第２のトランジスタＭＰ２のソース電極に接続され、それぞれに同じ電流値の電流を供給する第３、第４のトランジスタＭＰ３，ＭＰ４等からなる電流供給回路を有し、第１のトランジスタＭＰ１のドレイン電極と第１のトランジスタＭＰ１のゲート電極が接続され、第２のトランジスタＭＰ２のゲート電極と第１のトランジスタＭＰ１のドレイン電極が接続され、第１のトランジスタＭＰ１と第２のトランジスタＭＰ２のソース電極間の電圧をリファレンス電圧出力ＶＲＥＦとして取り出す構成となっている。
【００２６】
この場合におけるデプレッション型の第２のトランジスタＭＰ２もチャネルに不純物がほとんど添加されていない。本実施の形態においても、デプレッション型およびエンハンスメント型トランジスタのチャネル領域が完全に空乏化するため、温度特性の優れたボルテージリファレンス回路を製造プロセスの追加なく形成できる。
【００２７】
なお、実施の形態では、デプレッション型の第３、第４のトランジスタＭＰ３およびＭＰ４のゲート/ソース間を短絡して電流供給回路を形成したが、図６に示すように通常のカレントミラー回路を用いて電流供給回路を形成してもよいことは言うまでもない。
この回路では、第３のトランジスタとしてエンハンスメント型ＮｃｈＭＯＳトランジスタＭＮ３を用い、第４のトランジスタとしてエンハンスメント型ＰｃｈＭＯＳトランジスタＭＰ４を用いている。
【００２８】
また、電源電圧ＶＤＤがソース電極に接続されたエンハンスメント
型ＭＯＳＰｃｈトランジスタからなる第５、第６のトランジスタＭＰ５、ＭＰ６が設けられている。
【００２９】
この第５、第６のトランジスタＭＰ５，ＭＰ６のゲート電極および第４のトランジスタＭＰ４のゲート電極は接続され、かつ第５のトランジスタＭＰ５のゲート／ドレイン間は短絡され、ドレイン側にリファレンス電流ＩＲＥＦ
が流れる。
【００３０】
第６のトランジスタＭＰ６のドレイン電極は、エンハンスメント型Ｎｃｈトランジスタからなる第７のトランジスタＭＮ７のドレイン電極と接続され、この第７のトランジスタＭＮ７のドレイン／ゲート電極は短絡されているとともに、ゲート電極は第３のトランジスタＭＮ３のゲート電極と接続されている。
【００３１】
また、第７のトランジスタＭＮ７のソース電極、第３のトランジスタＭＮ３のソース電極、第２のトランジスタＭＰ２のドレイン電極は接続された構成となっている。
【００３２】
〔第４の実施の形態〕
図７は本発明の第４の実施の形態のボルテージリファレンス回路を示す回路である。本実施の形態は、特願２０００−１８１０５３号に記載の第１の従来技術による演算増幅器ＯＰ１を用いたボルテージリファレンス回路におけるエンハンスメント型ＮｃｈＭＯＳトランジスタからなる第１のトランジスタＭＮ１，導電型が反対であってデプレション型ＰｃｈＭＯＳトランジスタからなる第２のトランジスタＭＰ２を完全空乏型のトランジスタにて構成している。本実施形態におけるデプレッション型トランジスタもチャネルに不純物がほとんど添加されていない。本実施の形態においても、デプレッション型およびエンハンスメント型トランジスタのチャネル領域が完全に空乏化するため、温度特性の優れたボルテージリファレンス回路を製造プロセスの追加なく形成できる。
【００３３】
なお、この回路では、第３、第４のトランジスタＭＰ３、ＭＰ４にデプレション型ＰｃｈＭＯＳトランジスタを用いて電流供給回路を形成している。
【００３４】
〔第５の実施の形態〕
図８は本発明の第５の実施のボルテージリファレンス回路である。本実施の形態は、特願２０００−１８１０５３号に記載の第２の従来技術であって、演算増幅器に代え、差動アンプＡＭＰ１を用いたリファレンス回路である。本実施形態におけるデプレッション型の第２のトランジスタＭＰ２は第１のトランジスタＭＰ１と導電型が反対であり、かつチャネルに不純物がほとんど添加されていない。本実施の形態においても、デプレッション型およびエンハンスメント型トランジスタのチャネル領域が完全に空乏化するため、温度特性の優れたボルテージリファレンス回路を製造プロセスの追加なく形成できる。
【００３５】
〔その他の実施形態〕
なお、以上説明した実施形態では、接地電位からの正のリファレンス電圧を出力する回路を示したが、電源電位からの負のリファレンス電圧を出力する回路も同様に実現することができる。この場合、すべてのＭＯＳＦＥＴの導電型を反転させ、すべてのＭＯＳＦＥＴのチャネル領域の不純物の導電型を反転させ、すべてのゲートポリシリコンの導電型を反転させ、かつ電源と接地への接続を入れ替えれば良い。
【００３６】
【発明の効果】
以上のように、本発明によれば、第１、第２のトランジスタが完全空乏型のトランジスタからなり、これらのトランジスタのチャネル領域が動作時に完全に空乏化し、これらのトランジスタの閾値の温度特性がチャネル濃度に依存しないため、温度特性が良く、１Ｖ以下の低電圧動作が可能なリファレンス電圧出力を安価に提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のボルテージリファレンス回路図である。
【図２】本発明の第１の実施の形態のボルテージリファレンス回路に用いられるトランジスタ構造例である。（ａ）はＭＰ１、（ｂ）はＭＰ２の構造図である。
【図３】本発明の第１の実施の形態のボルテージリファレンス回路をカレントミラー回路を用いて構成した回路図である。
【図４】本発明の第２の実施の形態のボルテージリファレンス回路図である。
【図５】本発明の第３の実施の形態のボルテージリファレンス回路図である。
【図６】本発明の第３の実施の形態のボルテージリファレンス回路図をカレントミラー回路を用いて構成した回路図である。
【図７】本発明の第４の実施の形態のボルテージリファレンス回路図である。
【図８】本発明の第５の実施の形態のボルテージリファレンス回路図である。
【図９】従来の第１の形態のボルテージリファレンス回路図である。
【図１０】従来の第２の形態のボルテージリファレンス回路図である。
【符号の説明】
ＭＰ１  第１のトランジスタ
ＭＰ２  第２のトランジスタ
ＭＰ３  第３のトランジスタ
ＭＰ４  第４のトランジスタ
ＭＮ１  第１のトランジスタ
ＭＰ５  第５のトランジスタ
ＭＰ６  第６のトランジスタ
ＭＮ７  第７のトランジスタ
ＯＰ１  演算増幅器
ＶＤＤ  電源電圧
ＶＲＥＦ  リファレンス電圧出力
ＩＲＥＦ  リファレンス電流
ＡＭＰ１  差動増幅器
【図１】
0004007441.tif 000002
【図２】
0004007441.tif 000003
【図３】
0004007441.tif 000004
【図４】
0004007441.tif 000005
【図５】
0004007441.tif 000006
【図６】
0004007441.tif 000007
【図７】
0004007441.tif 000008
【図８】
0004007441.tif 000009
【図９】
0004007441.tif 000010
【図１０】
0004007441.tif 000011