(57)【特許請求の範囲】
【請求項１】
単電源から正負電源を発生する正負電源発生装置において、
インダクタと、
前記インダクタの一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオードと、
前記インダクタの他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオードと、
前記インダクタの前記一方の端子を接地するための第１のスイッチと、
前記インダクタの前記他方の端子を前記単電源に接続するための第２のスイッチと、
前記第１のスイッチおよび前記第２のスイッチを制御する制御回路と、を有し、
前記制御回路は、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチをＯＦＦの状態として正電源を発生する第１の状態と、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチをＯＦＦの状態として負電源を発生する第２の状態と、
を繰り返すことにより正負電源を発生し、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第２のスイッチをＯＦＦにし、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第１のスイッチをＯＦＦにすることを特徴とする正負電源発生装置。
【請求項２】
単電源から正負電源を発生する正負電源発生装置において、
インダクタと、
前記インダクタの一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオードと、
前記インダクタの他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオードと、
前記インダクタの前記一方の端子を接地するための第１のスイッチと、
前記インダクタの前記他方の端子を前記単電源に接続するための第２のスイッチと、
前記第１のスイッチおよび前記第２のスイッチを制御する制御回路と、を有し、
前記制御回路は、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチをＯＦＦの状態として正電源を発生する第１の状態と、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチをＯＦＦの状態として負電源を発生する第２の状態と、
を繰り返すことにより正負電源を発生し、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第２のスイッチをＯＦＦにし、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第１のスイッチをＯＦＦにすることを特徴とする正負電源発生装置。
【請求項３】
前記制御回路は、前記所定の時間を一定に設定し、前記第１または前記第２の状態のそれぞれの繰り返し周期を変更することにより、正電源および負電源の出力電圧を制御することを特徴とする請求項１または２記載の正負電源発生装置。
【請求項４】
前記制御回路は、前記第１または前記第２の状態のそれぞれの繰り返し周期を一定とし、前記所定の時間を変更することにより、正電源および負電源の出力電圧を制御することを特徴とする請求項１または２記載の正負電源発生装置。
【請求項５】
単電源から正負電源を発生し、対象となる回路に電源を供給する半導体装置において、
外部に接続されたインダクタの一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオードと、
前記インダクタの他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオードと、
前記インダクタの前記一方の端子を接地するための第１のスイッチと、
前記インダクタの前記他方の端子を前記単電源に接続するための第２のスイッチと、
前記第１のスイッチおよび前記第２のスイッチを制御する制御回路と、を有し、
前記制御回路は、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチをＯＦＦの状態として正電源を発生する第１の状態と、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチをＯＦＦの状態として負電源を発生する第２の状態と、
を繰り返すことにより正負電源を発生し、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第２のスイッチをＯＦＦにし、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第１のスイッチをＯＦＦにすることを特徴とする半導体装置。
【請求項６】
単電源から正負電源を発生し、対象となる回路に電源を供給する半導体装置において、
外部に接続されたインダクタの一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオードと、
前記インダクタの他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオードと、
前記インダクタの前記一方の端子を接地するための第１のスイッチと、
前記インダクタの前記他方の端子を前記単電源に接続するための第２のスイッチと、
前記第１および前記第２のスイッチを制御する制御回路と、を有し、
前記制御回路は、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチをＯＦＦの状態として正電源を発生する第１の状態と、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチをＯＦＦの状態として負電源を発生する第２の状態と、
を繰り返すことにより正負電源を発生し、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第２のスイッチをＯＦＦにし、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第１のスイッチをＯＦＦにすることを特徴とする半導体装置。
【請求項７】
前記制御回路は、前記所定の時間を一定に設定し、前記第１または前記第２の状態のそれぞれの繰り返し周期を変更することにより、正電源および負電源の出力電圧を制御することを特徴とする請求項５または６記載の半導体装置。
【請求項８】
前記制御回路は、前記第１または前記第２の状態のそれぞれの繰り返し周期を一定とし、前記所定の時間を変更することにより、正電源および負電源の出力電圧を制御することを特徴とする請求項５または６記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は正負電源発生装置および半導体装置に関し、特に、単電源から正負電源を発生する正負電源発生装置および半導体装置に関する。
【０００２】
【従来の技術】
携帯電話やＰＤＡ（Personal Digital(Data) Assistants）等の可搬型情報処理装置では、液晶表示装置を駆動するために、二次電池等の単電源からプラスおよびマイナスの２種類の電圧を有する正負電源を発生する必要がある。
【０００３】
図１２は、従来における正負電源発生装置の構成例を示す図である。この図に示すように、従来の正負電源発生装置は、入力電圧Ｖｉｎ、入力キャパシタＣｉｎ、パルスジェネレータＰ１，Ｐ２、インダクタＬ１，Ｌ２、スイッチングトランジスタＴ１，Ｔ２、ダイオードＤ１，Ｄ２、出力キャパシタＣ１，Ｃ２によって構成されている。
【０００４】
ここで、入力電圧Ｖｉｎは、例えば、二次電池であるリチウム電池から出力される３Ｖの電源電圧である。
入力キャパシタＣｉｎは、入力電圧Ｖｉｎに並列に接続されており、電源の高周波域での内部インピーダンスを低下させる機能を有する。
【０００５】
インダクタＬ１は、数十〜数百μＨのインダクタンス値を有するコイルによって構成されており、電気エネルギーを磁気エネルギーに変換して蓄積するとともに、蓄積された磁気エネルギーを電気エネルギーに変換して出力する。
【０００６】
インダクタＬ２も同様に、数十〜数百μＨのインダクタンス値を有するコイルによって構成されている。
パルスジェネレータＰ１は、スイッチングトランジスタＴ１を駆動するためのパルス信号を発生して出力する。
【０００７】
パルスジェネレータＰ２も同様に、スイッチングトランジスタＴ２を駆動するためのパルス信号を発生して出力する。
スイッチングトランジスタＴ１は、ＮチャネルＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）によって構成され、パルスジェネレータＰ１から供給されるパルス信号が“Ｈ”の状態になった場合にはＯＮの状態になり、それ以外の場合にはＯＦＦの状態になる。
【０００８】
スイッチングトランジスタＴ２は、ＰチャネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレータＰ２から供給されるパルス信号が“Ｌ”の状態になった場合にはＯＮの状態になり、それ以外の場合にはＯＦＦの状態になる。
【０００９】
ダイオードＤ１は、順バイアスが印加された状態になった場合には、インダクタＬ１に発生した電圧を出力し、それ以外の場合には遮断状態となる。
ダイオードＤ２も同様に、順バイアスが印加された状態になった場合には、インダクタＬ２に発生した電圧を出力し、それ以外の場合には遮断状態となる。
【００１０】
キャパシタＣ１は、ダイオードＤ１からの出力を整流し、正電源電圧Ｖｏ１として出力する。
キャパシタＣ２も同様に、ダイオードＤ２からの出力を整流し、負電源電圧Ｖｏ２として出力する。
【００１１】
次に、以上の従来例の動作について説明する。
図１３は、図１２に示す従来例の動作を説明するためのタイミングチャートである。パルスジェネレータＰ１から出力される信号（以下、パルス信号Ｐ１と称する）は、図１３（Ａ）に示すように、所定の周期毎に、時間Ｔ１だけ“Ｈ”の状態になる信号である。一方、パルスジェネレータＰ２から出力される信号（以下、パルス信号Ｐ２と称する）は、図１３（Ｄ）に示すように、所定の周期毎に、時間Ｔ２だけ“Ｌ”の状態になる信号である。
【００１２】
このようなパルス信号Ｐ１がスイッチングトランジスタＴ１に供給されると、パルス信号Ｐ１が“Ｈ”の状態になった時点でＯＮの状態になる。スイッチングトランジスタＴ１がＯＮの状態になると、インダクタＬ１が接地されるので、入力電圧ＶｉｎがインダクタＬ１に印加され、図１３（Ｃ）に示すように、電流がインダクタＬ１に流入する。その結果、インダクタＬ１が磁化され、電気エネルギーが磁気エネルギーに転換されて蓄積される。なお、このとき、ダイオードＤ１は、アノード側が接地されるので逆バイアス状態になって遮断され、出力側には電流は流れない。
【００１３】
パルス信号Ｐ１が“Ｈ”の状態になってから所定の時間Ｔ１が経過すると、パルス信号Ｐ１は“Ｌ”の状態に変遷する。すると、スイッチングトランジスタＴ１がＯＦＦの状態になるので、インダクタＬ１に流入する電流が減少し始める。インダクタＬ１に流入する電流が減少し始めると、自己誘導により、それを抑制する方向に起電力が発生する。その結果、図１３（Ｂ）に示すように、インダクタＬ１に流入する電流の減少に対応して、正電源電圧Ｖｏ１が増加することになる。このとき、ダイオードＤ１は、インダクタＬ１側が高電位となるので順バイアス状態になってＯＮの状態になり、インダクタＬ１に発生した起電力が、ダイオードＤ１を経由して出力されることになる。
【００１４】
一方、パルス信号Ｐ２がスイッチングトランジスタＴ２に供給されると、パルス信号Ｐ２が“Ｌ”の状態になった時点でＯＮの状態になる。スイッチングトランジスタＴ２がＯＮの状態になると、インダクタＬ２に入力電圧Ｖｉｎが印加され、図１３（Ｆ）に示すように、電流がインダクタＬ２に流入する。その結果、インダクタＬ２が磁化され、電気エネルギーが磁気エネルギーに転換されて蓄積される。なお、このとき、ダイオードＤ２は、カソード側が高電位となり、逆バイアス状態になって遮断されるので、出力側には電流は流れない。
【００１５】
パルス信号Ｐ２が“Ｌ”の状態になってから所定の時間Ｔ２が経過すると、パルス信号は“Ｈ”の状態に変遷する。すると、スイッチングトランジスタＴ２がＯＦＦの状態になるので、インダクタＬ２に流入する電流が減少し始める。インダクタＬ２に流入する電流が減少し始めると、自己誘導により、それを抑制する方向に起電力が発生する。その結果、図１３（Ｅ）に示すように、インダクタＬ２に流入する電流の減少に対応して、負電源電圧Ｖｏ２が増加することになる。このとき、ダイオードＤ２は、インダクタＬ２側が低電位となるので順バイアス状態になってＯＮの状態になり、インダクタＬ２に発生した起電力が、ダイオードＤ２を経由して出力されることになる。
【００１６】
以上の動作により、３Ｖ程度の入力電圧Ｖｉｎを、＋１５Ｖおよび−１５Ｖ程度の正負電源に変換することができる。
なお、出力電圧を一定に保つ場合には、正電源電圧Ｖｏ１については、この電圧が高い場合には、パルスジェネレータＰ１の発生するパルス信号の周期を長くし、電圧が低い場合には、パルスジェネレータＰ１の発生するパルス信号の周期を短くするように制御すればよい。一方、負電源電圧Ｖｏ２についても同様に、電圧が高い場合には、パルスジェネレータＰ２の発生するパルス信号の周期を長くし、電圧が低い場合には、パルスジェネレータＰ２の発生するパルス信号の周期を短くするように制御すればよい。
【００１７】
なお、パルスの幅（Ｔ１，Ｔ２）を一定とし、その周期を変化させることにより、出力電圧を制御する方式をＰＦＭ（Pulse Frequency Modulation）と呼ぶ。
【００１８】
【発明が解決しようとする課題】
ところで、従来の正負電源発生装置では、インダクタＬ１およびインダクタＬ２の二つのインダクタを使用する必要があった。インダクタは、基本的に、磁性体にエネルギーを蓄積するので、磁性体の体積がある程度ないと十分なエネルギーを蓄積できないことから、キャパシタとは異なり、小型化することが非常に困難である。従って、従来の正負電源発生装置は、このようなインダクタを二つ使用することから、小型化が困難であるという問題点があった。
【００１９】
本発明はこのような点に鑑みてなされたものであり、小型化が可能な正負電源発生装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すように、単電源１６から正負電源を発生する正負電源発生装置において、インダクタ１０と、前記インダクタ１０の一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオード１１と、前記インダクタ１０の他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオード１２と、前記インダクタ１０の前記一方の端子を接地するための第１のスイッチ１３と、前記インダクタ１０の前記他方の端子を前記単電源１６に接続するための第２のスイッチ１４と、前記第１のスイッチ１３および第２のスイッチ１４を制御する制御回路１５と、を有し、前記制御回路１５は、前記第１のスイッチ１３および前記第２のスイッチ１４の双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチ１３をＯＦＦの状態として正電源を発生する第１の状態と、前記第１のスイッチ１３および前記第２のスイッチ１４の双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチ１４をＯＦＦの状態として負電源を発生する第２の状態とを、繰り返すことにより正負電源を発生し、前記第１の状態において、前記第１のスイッチ１３をＯＦＦの状態にした後、前記インダクタ１０からの電流の流入が終了した際に、前記第２のスイッチ１４をＯＦＦにし、前記第２の状態において、前記第２のスイッチ１４をＯＦＦの状態にした後、前記インダクタ１０からの電流の流入が終了した際に、前記第１のスイッチ１３をＯＦＦにすることを特徴とする正負電源発生装置が提供される。
【００２１】
ここで、インダクタ１０は、単電源１６から流入する電気エネルギーを磁気エネルギーに変換して蓄積するとともに、電気エネルギーに再度変換して正電源または負電源として出力する。第１のダイオード１１は、インダクタ１０の一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されており、第１のスイッチ１３がＯＦＦの状態になった場合には、インダクタ１０から出力される電力を正電源に対して供給する。第２のダイオード１２は、インダクタ１０の他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されており、第２のスイッチ１４がＯＦＦの状態になった場合には、インダクタ１０から出力される電力を負電源に対して供給する。第１のスイッチ１３は、制御回路１５の制御に応じて、インダクタ１０の一方の端子を接地する。第２のスイッチ１４は、制御回路１５の制御に応じて、インダクタ１０の他方の端子を単電源１６に接続する。制御回路１５は、第１のおよび第２のスイッチ１３，１４を双方同時にＯＮの状態にした後、負電源に電力を供給する場合には、第２のスイッチ１４のみをＯＦＦの状態にし、正電源に電力を供給する場合には、第１のスイッチ１３のみをＯＦＦの状態にし、インダクタ１０に蓄積されている磁気エネルギーを正電源または負電源に対して出力する。さらに、制御回路１５は、正電源を発生する第１の状態において、第１のスイッチ１３をＯＦＦの状態にした後、インダクタ１０からの電流の流入が終了した際に、第２のスイッチ１４をＯＦＦにし、負電源を発生する第２の状態において、第２のスイッチ１４をＯＦＦの状態にした後、インダクタ１０からの電流の流入が終了した際に、第１のスイッチ１３をＯＦＦにする。
また、本発明では、制御回路１５は、前記第１の状態において、前記第１のスイッチ１３をＯＦＦの状態にした後、前記インダクタ１０からの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第２のスイッチ１４をＯＦＦにし、前記第２の状態において、前記第２のスイッチ１４をＯＦＦの状態にした後、前記インダクタ１０からの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第１のスイッチ１３をＯＦＦにすることを特徴とする正負電源発生装置が提供される。
上記の構成では、制御回路１５は、第１の状態において、第１のスイッチ１３をＯＦＦの状態にした後、インダクタ１０からの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、第２のスイッチ１４をＯＦＦにし、第２の状態において、第２のスイッチ１４をＯＦＦの状態にした後、インダクタ１０からの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、第１のスイッチ１３をＯＦＦにする。
【００２２】
また、本発明では、図１に示す、単電源１６から正負電源を発生し、対象となる回路（不図示）に電源を供給する半導体装置において、外部に接続されたインダクタ１０の一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオード１１と、前記インダクタ１０の他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオード１２と、前記インダクタ１０の前記一方の端子を接地するための第１のスイッチ１３と、前記インダクタ１０の前記他方の端子を前記単電源１６に接続するための第２のスイッチ１４と、前記第１のスイッチ１３および第２のスイッチ１４を制御する制御回路１５と、を有し、前記制御回路１５は、前記第１のスイッチ１３および前記第２のスイッチ１４の双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチ１３をＯＦＦの状態として正電源を発生する第１の状態と、前記第１のスイッチ１３および前記第２のスイッチ１４の双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチ１４をＯＦＦの状態として負電源を発生する第２の状態とを、繰り返すことにより正負電源を発生し、前記第１の状態において、前記第１のスイッチ１３をＯＦＦの状態にした後、前記インダクタ１０からの電流の流入が終了した際に、前記第２のスイッチ１４をＯＦＦにし、前記第２の状態において、前記第２のスイッチ１４をＯＦＦの状態にした後、前記インダクタ１０からの電流の流入が終了した際に、前記第１のスイッチ１３をＯＦＦにすることを特徴とする半導体装置が提供される。
【００２３】
ここで、インダクタ１０は、単電源１６から流入する電気エネルギーを磁気エネルギーに変換して蓄積するとともに、電気エネルギーに再度変換して正電源または負電源として出力する。第１のダイオード１１は、インダクタ１０の一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されており、第１のスイッチ１３がＯＦＦの状態になった場合には、インダクタ１０から出力される電力を対象となる回路に対して供給する。第２のダイオード１２は、インダクタ１０の他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されており、第２のスイッチ１４がＯＦＦの状態になった場合には、インダクタ１０から出力される電力を対象となる回路に対して供給する。第１のスイッチ１３は、制御回路１５の制御に応じて、インダクタ１０の一方の端子を接地する。第２のスイッチ１４は、制御回路１５の制御に応じて、インダクタ１０の他方の端子を単電源１６に接続する。制御回路１５は、第１および第２のスイッチ１３，１４を双方同時にＯＮの状態にした後、負電源に電力を供給する場合には、第２のスイッチ１４のみをＯＦＦの状態にし、正電源に電力を供給する場合には、第１のスイッチ１３のみをＯＦＦの状態にし、インダクタ１０に蓄積されている磁気エネルギーを正電源または負電源に対して出力する。さらに、制御回路１５は、正電源を発生する第１の状態において、第１のスイッチ１３をＯＦＦの状態にした後、インダクタ１０からの電流の流入が終了した際に、第２のスイッチ１４をＯＦＦにし、負電源を発生する第２の状態において、第２のスイッチ１４をＯＦＦの状態にした後、インダクタ１０からの電流の流入が終了した際に、第１のスイッチ１３をＯＦＦにする。
また、本発明では、制御回路１５は、前記第１の状態において、前記第１のスイッチ１３をＯＦＦの状態にした後、前記インダクタ１０からの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第２のスイッチ１４をＯＦＦにし、前記第２の状態において、前記第２のスイッチ１４をＯＦＦの状態にした後、前記インダクタ１０からの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第１のスイッチ１３をＯＦＦにすることを特徴とする半導体装置が提供される。
上記の構成では、制御回路１５は、第１の状態において、第１のスイッチ１３をＯＦＦの状態にした後、インダクタ１０からの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、第２のスイッチ１４をＯＦＦにし、第２の状態において、第２のスイッチ１４をＯＦＦの状態にした後、インダクタ１０からの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、第１のスイッチ１３をＯＦＦにする。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の正負電源発生装置は、インダクタ１０、ダイオード１１、ダイオード１２、スイッチ１３、スイッチ１４、制御回路１５、単電源１６によって構成されている。
【００２５】
ここで、インダクタ１０は、数十μＨ〜数百μＨのインダクタンス値を有し、単電源１６からスイッチ１３，１４を介して供給された電気エネルギーを磁気エネルギーに変換して蓄積するとともに、蓄積された磁気エネルギーを電気エネルギーに再度変換して出力する。
【００２６】
第１のダイオード１１は、アノードがインダクタ１０の一方の端子に接続され、カソードが正電源の出力端子に接続されている。
第２のダイオード１２は、カソードがインダクタ１０の他方の端子に接続され、アノードが負電源の出力端子に接続されている。
【００２７】
第１のスイッチ１３は、制御回路１５の制御に応じてインダクタ１０の一方の端子を接地する。
第２のスイッチ１４は、制御回路１５の制御に応じてインダクタ１０の他方の端子を単電源１６に接続する。
【００２８】
制御回路１５は、第１のスイッチ１３および第２のスイッチ１４を制御する。
次に、以上の原理図の動作について説明する。
正負電源発生装置が動作を開始すると、先ず、制御回路１５は、第１のスイッチ１３および第２のスイッチ１４の双方をＯＮの状態にする。その結果、単電源１６からインダクタ１０に対して電流が流入し、流入した電気エネルギーが磁気エネルギーに変換されて蓄積される。
【００２９】
そして、第１のスイッチ１３および第２のスイッチ１４がＯＮの状態にされてから一定の時間（インダクタ１０に蓄積される磁気エネルギーが飽和しない範囲の時間）が経過すると、制御回路１５は、先ず、第１のスイッチ１３をＯＦＦの状態にする。
【００３０】
すると、接地とインダクタ１０との接続が遮断されるので、インダクタ１０に流入する電流が減少することになる。インダクタ１０に流入する電流が減少し始めると、インダクタ１０には自己誘導により、逆起電力が発生する。
【００３１】
このとき、第２のダイオード１２のカソードには単電源１６の電圧が印加されているので逆バイアス状態となり、遮断状態になる。一方、第１のダイオード１１のカソードには単電源１６の電圧と、逆起電力とを加算した電圧が印加されるので順バイアス状態となり、導通状態になる。
【００３２】
その結果、正電源の出力端子には、単電源１６の電圧と、逆起電力とを加算した電圧が正電源Ｖ＋として出力されることになる。
そして、インダクタ１０に蓄積された磁気エネルギーが全て放出されると、第２のスイッチもＯＦＦの状態にされ、正電源を生成するための状態である「第１の状態」を終了する。
【００３３】
続いて、制御回路１５は、第１のスイッチ１３および第２のスイッチ１４の双方をＯＮの状態にする。その結果、単電源１６からインダクタ１０に対して電流が流入し、流入した電気エネルギーが磁気エネルギーに変換されて蓄積される。
【００３４】
そして、第１のスイッチ１３および第２のスイッチ１４がＯＮの状態にされてから一定の時間が経過すると、制御回路１５は、先ず、第２のスイッチ１４をＯＦＦの状態にする。
【００３５】
すると、単電源１６とインダクタ１０との接続が遮断されるので、インダクタ１０に流入する電流が減少することになる。インダクタ１０に流入する電流が減少し始めると、インダクタ１０には自己誘導により、逆起電力が発生する。
【００３６】
このとき、第１のダイオード１１のアノードは接地された状態になるので逆バイアス状態となり、遮断状態になる。一方、第２のダイオード１２のカソードには逆起電力が印加されるので順バイアス状態となり、導通状態になる。
【００３７】
その結果、負電源の出力端子には、逆起電力が負電源Ｖ−として出力されることになる。
そして、インダクタ１０に蓄積された磁気エネルギーが全て放出されると、第１のスイッチもＯＦＦの状態にされ、負電源を生成するための状態である「第２の状態」を終了する。
【００３８】
このようにして、第１の状態と第２の状態とをそれぞれ繰り返すことにより、単電源１６から正負電源を生成することができる。
なお、正電源または負電源の電圧を検出し、その結果に応じて、第１の状態または第２の状態をそれぞれ繰り返す周期を変化させることにより、正電源および負電源をそれぞれ制御することができる。
【００３９】
以上に説明したように、本発明によれば、インダクタ１０を正電源側と負電源側で共用するようにしたので、インダクタの数を減少させることができ、その結果、回路規模を縮小することが可能になる。
【００４０】
次に、本発明の実施の形態の基本的な構成例について説明する。
図２は、本発明の実施の形態の基本的な構成例を示す図である。この図に示すように、本発明の正負電源発生装置は、入力電圧Ｖｉｎ、入力キャパシタＣｉｎ、スイッチングトランジスタＴ１，Ｔ２、パルスジェネレータＰ１，Ｐ２、インダクタＬ０、ダイオードＤ１，Ｄ２、出力キャパシタＣ１，Ｃ２によって構成されている。
【００４１】
ここで、入力電圧Ｖｉｎは、例えば、二次電池であるリチウム電池から出力される３Ｖの電源電圧である。
入力キャパシタＣｉｎは、入力電圧Ｖｉｎに並列に接続されており、電源の高周波域での内部インピーダンスを低下させる機能を有する。
【００４２】
インダクタＬ０は、数十〜数百μＨのインダクタンス値を有するコイルによって構成されており、電気エネルギーを磁気エネルギーに変換して蓄積するとともに、蓄積された磁気エネルギーを電気エネルギーに変換して出力する。
【００４３】
パルスジェネレータＰ１は、スイッチングトランジスタＴ１を駆動するためのパルス信号を発生して出力する。
パルスジェネレータＰ２も同様に、スイッチングトランジスタＴ２を駆動するためのパルス信号を発生して出力する。
【００４４】
スイッチングトランジスタＴ１は、ＮチャネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレータＰ１から供給されるパルス信号が“Ｈ”の状態になった場合にはＯＮの状態になり、それ以外の場合にはＯＦＦの状態になる。
【００４５】
スイッチングトランジスタＴ２は、ＰチャネルＭＯＳ−ＦＥＴによって構成され、パルスジェネレータＰ２から供給されるパルス信号が“Ｌ”の状態になった場合にはＯＮの状態になり、それ以外の場合にはＯＦＦの状態になる。
【００４６】
ダイオードＤ１は、順バイアス状態になった場合には、インダクタＬ０に発生した電圧を出力し、それ以外の場合には遮断状態となる。
ダイオードＤ２も同様に、順バイアス状態になった場合には、インダクタＬ０に発生した電圧を出力し、それ以外の場合には遮断状態となる。
【００４７】
キャパシタＣ１は、ダイオードＤ１からの出力に含まれている脈流成分を除去し、正電源電圧Ｖｏ１として出力する。
キャパシタＣ２も同様に、ダイオードＤ２からの出力に含まれている脈流成分を除去し、負電源電圧Ｖｏ２として出力する。
【００４８】
次に、本発明の実施の形態の動作について説明する。
図３は、図２に示す実施の形態の動作について説明するタイミングチャートである。パルスジェネレータＰ１から出力される信号は、図３（Ａ）に示すように、時間Ｔ１の間だけ“Ｈ”の状態になることを繰り返すとともに、時間Ｔ２だけ“Ｈ”の状態になることを繰り返す信号である。一方、パルスジェネレータＰ２から出力される信号は、図３（Ｄ）に示すように、時間Ｔ１の間だけ“Ｌ”の状態になることを繰り返すとともに、時間Ｔ２の時間だけ“Ｌ”の状態になることを繰り返す信号である。なお、パルスジェネレータＰ１からの信号（以下、パルス信号Ｐ１と称する）が時間Ｔ１だけ“Ｈ”の状態になっている場合には、パルスジェネレータＰ２から出力される信号は時間Ｔ２だけ“Ｌ”の状態になり、パルスジェネレータＰ２からの信号（以下、パルス信号Ｐ２と称する）が時間Ｔ１だけ“Ｌ”の状態になっている場合には、パルスジェネレータＰ１から出力される信号は時間Ｔ２だけ“Ｈ”の状態になるように設定されている。
【００４９】
このようなパルス信号Ｐ１がスイッチングトランジスタＴ１に供給され、パルス信号Ｐ１が時間Ｔ１だけ“Ｈ”の状態になると、パルス信号Ｐ２も同様に“Ｌ”の状態になる。すると、スイッチングトランジスタＴ１とスイッチングトランジスタＴ２の双方がＯＮの状態になり、入力電圧ＶｉｎがインダクタＬ０に接続されるので、図３（Ｃ）に示すように、インダクタＬ０に対して電流が流入することになる。その結果、インダクタＬ０が磁化され、電気エネルギーが磁気エネルギーに転換されて蓄積される。なお、このとき、ダイオードＤ１は、アノード側が接地され逆バイアス状態になって遮断されるので、出力側には電流は流れない。一方、ダイオードＤ２もカソード側に正の電圧が印加されるので逆バイアス状態となって遮断され、出力側には電流は流れない。
【００５０】
パルス信号Ｐ１が“Ｈ”の状態になり、また、パルス信号Ｐ２が“Ｌ”の状態になってから一定の時間Ｔ１が経過すると、パルス信号Ｐ１は“Ｌ”の状態に変化し、パルス信号Ｐ２は“Ｌ”の状態を保持する。すると、スイッチングトランジスタＴ１がＯＦＦの状態になるので、インダクタＬ０に流入する電流が減少し始める。インダクタＬ０に流入する電流が減少し始めると、自己誘導により、それを抑制する方向の起電力が発生する。このとき、スイッチングトランジスタＴ２はＯＮの状態になっているので、ダイオードＤ１には、入力電圧Ｖｉｎと逆起電力を加算した電圧が印加され、順バイアス状態となってＯＮの状態になる。その結果、図３（Ｂ）に示すように、インダクタＬ０に発生した起電力と、入力電圧Ｖｉｎを加算した電圧が、ダイオードＤ１を経由して正電源電圧Ｖｏ１として出力されることになる。そして、パルス信号Ｐ１が“Ｈ”の状態になってから時間Ｔ２が経過すると、パルス信号Ｐ２も“Ｈ”の状態に変化するので、インダクタＬ０からの出力が終了する。
【００５１】
一方、パルス信号Ｐ１が時間Ｔ２だけ“Ｈ”の状態になる際には、パルス信号Ｐ２も同様に“Ｌ”の状態になる。すると、スイッチングトランジスタＴ１とスイッチングトランジスタＴ２の双方がＯＮの状態になり、入力電圧ＶｉｎがインダクタＬ０に接続されるので、図３（Ｃ）に示すように、インダクタＬ０に対して電流が流入することになる。その結果、インダクタＬ０が磁化され、電気エネルギーが磁気エネルギーに転換されて蓄積される。なお、このとき、ダイオードＤ１は、前述の場合と同様に、アノード側が接地され逆バイアス状態になって遮断されるので、出力側には電流は流れない。一方、ダイオードＤ２もカソード側に正の電圧が印加されるので逆バイアス状態となって遮断され、出力側には電流は流れない。
【００５２】
パルス信号Ｐ１が“Ｈ”の状態になり、また、パルス信号Ｐ２が“Ｌ”の状態になってから一定の時間Ｔ１が経過すると、パルス信号Ｐ２は“Ｈ”の状態に変化し、パルス信号Ｐ１は“Ｈ”の状態を保持する。すると、スイッチングトランジスタＴ２がＯＦＦの状態になるので、インダクタＬ０に流入する電流が減少し始める。インダクタＬ０に流入する電流が減少し始めると、自己誘導により、それを抑制する方向の起電力が発生する。このとき、スイッチングトランジスタＴ１はＯＮの状態になっているので、ダイオードＤ２には、逆起電力が印加され、順バイアス状態となってＯＮの状態になる。その結果、図３（Ｅ）に示すように、インダクタＬ０に発生した逆起電力が、ダイオードＤ２を経由して負電源電圧Ｖｏ２として出力されることになる。そして、パルス信号Ｐ１が“Ｈ”の状態になってから時間Ｔ２が経過すると、パルス信号Ｐ１も“Ｌ”の状態に変化するので、インダクタＬ０からの出力が終了する。
【００５３】
以上の動作により、３Ｖ程度の入力電圧Ｖｉｎを、＋１５Ｖおよび−１５Ｖ程度の正負電源に変換することができる。
図４は、本発明の実施の形態のより詳細な構成例を示す図である。
【００５４】
この図に示すように、本実施の形態は、半導体装置によって構成される半導体装置構成部分５０、ならびに、半導体装置構成部分５０の外部に接続される入力電圧Ｖｉｎ、入力キャパシタ６０、出力キャパシタ６１、インダクタ６２、および、出力キャパシタ６３によって構成されている。
【００５５】
半導体装置構成部分５０は、コンパレータ５１，５２、抵抗４０〜４３、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２、ＰＦＭ制御回路５５、スイッチングトランジスタ５６，５７、および、ダイオード５８，５９によって構成されている。
【００５６】
ここで、コンパレータ５１は、正電源電圧Ｖｏ１を抵抗４０，４１で分圧して得られた電圧と、基準電圧Ｖｒｅｆ１とを比較し、比較結果をＰＦＭ制御回路５５に対して出力する。
【００５７】
コンパレータ５２は、負電源電圧Ｖｏ２を抵抗４２，４３で分圧して得られた電圧と、基準電圧Ｖｒｅｆ２を抵抗４２，４３で分圧して得られた電圧との差分を接地電圧と比較し、比較結果をＰＦＭ制御回路５５に対して出力する。
【００５８】
ＰＦＭ制御回路５５は、コンパレータ５１，５２からの出力に応じて、スイッチングトランジスタ５６，５７を制御する。
図５は、ＰＦＭ制御回路５５の詳細な構成例を示す図である。この図に示すように、ＰＦＭ制御回路５５は、スイッチングトランジスタ７０，７１、キャパシタ７２，７３、定電流源Ｉ１，Ｉ２、コンパレータ７４，７５、基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４、インバータ７６，７７，８１，８２，８８，９１，９４、ＮＡＮＤゲート７８〜８０，８３〜８６、ＡＮＤゲート８７，８９、ＯＲゲート９０，９２，９３によって構成されている。
【００５９】
ここで、スイッチングトランジスタ７０、定電流源Ｉ１、キャパシタ７２、基準電圧Ｖｒｅｆ３、および、コンパレータ７４は、スイッチングトランジスタ５６，５７のＯＮになっている時間（以下、ＯＮ時間と称する）を決定するための回路であり、ＮＡＮＤゲート８０の出力信号であるｄｃｈｇ−ｏｎ信号が“Ｈ”から“Ｌ”に変化することにより、スイッチングトランジスタ７０がＯＮからＯＦＦに変化すると、定電流源Ｉ１からの電流によってキャパシタ７２がチャージされ、電圧が上昇する。そして、キャパシタ７２の端子電圧が基準電圧Ｖｒｅｆ３を越えた場合には、コンパレータ７４の出力が“Ｈ”の状態になる。
【００６０】
一方、スイッチングトランジスタ７１、定電流源Ｉ２、キャパシタ７３、基準電圧Ｖｒｅｆ４、および、コンパレータ７５は、スイッチングトランジスタ５６，５７のＯＦＦになっている時間（以下、ＯＦＦ時間と称する）を決定するための回路であり、ＮＡＮＤゲート７９の出力信号であるｄｃｈｇ−ｏｆｆ信号が“Ｈ”から“Ｌ”に変化することにより、スイッチングトランジスタ７１がＯＮからＯＦＦに変化すると、定電流源Ｉ２からの電流によってキャパシタ７３がチャージされ、電圧が上昇する。そして、キャパシタ７３の端子電圧が基準電圧Ｖｒｅｆ４を越えた場合には、コンパレータ７５の出力が“Ｈ”の状態になる。
【００６１】
インバータ７６，７７およびＮＡＮＤゲート７８，７９は、ＲＳフリップフロップ回路を構成しており、コンパレータ７５の出力によりセットされ、コンパレータ７４の出力によりリセットされる。以下では、これらの素子によって構成されるＲＳフリップフロップ回路をＲＳ３と称する。
【００６２】
インバータ７７，８１およびＮＡＮＤゲート８３，８４は、ＲＳフリップフロップ回路を構成しており、コンパレータ５１の出力によりセットされ、コンパレータ７５の出力によりリセットされる。以下では、これらの素子によって構成されるＲＳフリップフロップ回路をＲＳ１と称する。
【００６３】
インバータ７７，８２およびＮＡＮＤゲート８５，８６は、ＲＳフリップフロップ回路を構成しており、コンパレータ５２の出力によりセットされ、コンパレータ７５の出力によりリセットされる。以下では、これらの素子によって構成されるＲＳフリップフロップ回路をＲＳ２と称する。
【００６４】
ＡＮＤゲート８７は、ＮＡＮＤゲート８４の出力とＮＡＮＤゲート８５の出力の論理積を演算して出力する。即ち、ＡＮＤゲート８７は、ＲＳ１の正転出力端子からの出力と、ＲＳ２の反転出力端子からの出力との論理積を演算して出力するので、ＲＳ１がセット状態かつＲＳ２がリセット状態の場合にその出力が“Ｈ”の状態になる。
【００６５】
インバータ８８は、ＡＮＤゲート８７の出力を反転した結果を出力する。ＡＮＤゲート８９は、インバータ８８の出力と、ＮＡＮＤゲート８６の論理積を演算して出力する。即ち、ＡＮＤゲート８９は、ＲＳ２の正転出力端子からの出力と、インバータ８８からの出力との論理積を演算して出力するので、ＲＳ２がセット状態かつＡＮＤゲート８７の出力が“Ｌ”の場合にその出力が“Ｈ”の状態になる。
【００６６】
ＯＲゲート９０は、ＡＮＤゲート８７からの出力およびＡＮＤゲート８９からの出力の論理和を演算して出力する。
ＮＡＮＤゲート８０は、ＮＡＮＤゲート７９の出力（ＲＳ３の正転出力）と、ＯＲゲート９０からの出力の論理積を反転した結果を出力する。
【００６７】
インバータ９１は、ＮＡＮＤゲート８０の出力を反転した結果を出力する。
ＯＲゲート９３は、ＡＮＤゲート８９の出力と、インバータ９１の出力の論理和を演算した結果に応じて、スイッチングトランジスタ５７を制御する。
【００６８】
ＯＲゲート９２は、ＡＮＤゲート８７の出力と、インバータ９１の出力の論理和を演算して出力する。インバータ９４は、ＯＲゲート９２の出力を反転した結果に応じてスイッチングトランジスタ５６を制御する。
【００６９】
次に、以上の実施の形態の動作について説明する。
図４に示す回路が動作を開始すると、正電源電圧Ｖｏ１および負電源電圧Ｖｏ２は、規定の電圧に達していないので、コンパレータ５１およびコンパレータ５２の出力は双方ともに“Ｈ”の状態になる。すると、ＲＳ１およびＲＳ２は双方ともにセットされるので、ＮＡＮＤゲート８４，８６の出力は双方ともに“Ｈ”の状態になる。その結果、ＡＮＤゲート８７の出力は“Ｌ”の状態になり、また、ＡＮＤゲート８９の出力は“Ｈ”の状態になる。
【００７０】
ＡＮＤゲート８９の出力が“Ｈ”の状態になると、ＯＲゲート９０の出力が“Ｈ”の状態になる。このとき、キャパシタ７２，７３はチャージされていない状態であるので、コンパレータ７４，７５の出力は“Ｌ”の状態になり、ＲＳ３の出力が“Ｈ”の状態となるので、ＮＡＮＤゲート８０の出力は“Ｌ”の状態になる。その結果、インバータ９１の出力は“Ｈ”の状態になるので、スイッチングトランジスタ５６，５７は双方ともにＯＮの状態になる。
【００７１】
スイッチングトランジスタ５６，５７の双方が“ＯＮ”の状態になると、インダクタ６２が入力電圧Ｖｉｎに接続された状態になり、インダクタ６２に電流が流入し、磁気エネルギーが蓄積される。
【００７２】
このとき、ＲＳ３の出力が“Ｈ”の状態であるので、ｄｃｈｇ−ｏｆｆ信号は“Ｈ”の状態となり、スイッチングトランジスタ７１がＯＮの状態になる。その結果、キャパシタ７３は短絡された状態になるので、コンパレータ７５の出力は“Ｌ”の状態を保持する。
【００７３】
一方、ＮＡＮＤゲート８０の出力は、“Ｌ”の状態であるので、ｄｃｈｇ−ｏｎ信号は“Ｌ”の状態となり、スイッチングトランジスタ７０がＯＦＦの状態になる。その結果、キャパシタ７２は定電流源Ｉ１から流入する電流によってチャージされ、その端子電圧が基準電圧Ｖｒｅｆ３を越えた場合には、コンパレータ７４の出力は“Ｌ”から“Ｈ”の状態に変化する。
【００７４】
コンパレータ７４の出力が“Ｈ”の状態になると、ＲＳ３がリセットされるので、ＮＡＮＤゲート７９の出力は“Ｌ”の状態になる。すると、インバータ９１の出力が“Ｌ”の状態になるので、ＯＲゲート９２の出力は“Ｌ”の状態になり、スイッチングトランジスタ５６がＯＦＦの状態になり、スイッチングトランジスタ５７はＯＮの状態を保つ。その結果、ダイオード５８が順バイアス状態になるので、インダクタ６２に蓄積された磁気エネルギーが負電源電圧Ｖｏ２として放出されることになる。インダクタ６２からエネルギーが出力されると、出力キャパシタ６１がチャージされるので、コンパレータ５２の出力は“Ｌ”の状態になる。
【００７５】
このとき、ＮＡＮＤゲート７９の出力は“Ｌ”の状態になっているので、ｄｃｈｇ−ｏｆｆ信号は“Ｌ”の状態になる。その結果、スイッチングトランジスタ７１がＯＦＦの状態になり、キャパシタ７３が定電流源Ｉ２によってチャージされる。キャパシタ７３の端子電圧が基準電圧Ｖｒｅｆ４を越えると、コンパレータ７５の出力が“Ｈ”の状態に変化するので、ＲＳ１，ＲＳ２がリセットされ、ＯＲゲート９３の出力が“Ｌ”の状態になり、スイッチングトランジスタ５７がＯＦＦの状態になる。
【００７６】
負電源電圧Ｖｏ２の出力が完了すると、前述のようにコンパレータ５２の出力は“Ｌ”の状態になるが、コンパレータ５１の出力は依然として“Ｈ”の状態であるので、ＲＳ１がセットされる。このとき、ＲＳ２はリセットされた状態であるので、ＡＮＤゲート８７の出力が“Ｈ”の状態になり、ＮＡＮＤゲート８０の出力が“Ｌ”の状態になる。
【００７７】
ＮＡＮＤゲート８０の出力が“Ｌ”の状態になると、インバータ９１の出力が“Ｈ”の状態になるので、ＯＲゲート９２，９３の出力が“Ｈ”の状態になり、スイッチングトランジスタ５６，５７がＯＮの状態になって、インダクタ６２が磁化される。
【００７８】
このとき、ｄｃｈｇ−ｏｎ信号が“Ｌ”の状態になっているので、キャパシタ７２が定電流源Ｉ１により充電され、その端子電圧が基準電圧Ｖｒｅｆ３を越えると、コンパレータ７４の出力が“Ｈ”の状態になり、ＲＳ３がリセットされるので、ＮＡＮＤゲート７９の出力は“Ｌ”の状態になる。
【００７９】
ＮＡＮＤゲート７９の出力は“Ｌ”の状態になると、ｄｃｈｇ−ｏｆｆが“Ｌ”になり、ｄｃｈｇ−ｏｎが“Ｈ”になるので、キャパシタ７２がリセットされ、また、キャパシタ７３のチャージが開始される。このとき、インバータ９１の出力が“Ｌ”であり、また、ＡＮＤゲート８７の出力は“Ｈ”であり、ＡＮＤゲート８９の出力は“Ｌ”であるので、ＯＲゲート９２の出力は“Ｈ”に、また、ＯＲゲート９３の出力は“Ｌ”の状態になる。その結果、スイッチングトランジスタ５７がＯＦＦの状態に変化し、スイッチングトランジスタ５６はＯＮの状態を保持するので、インダクタ６２からダイオード５９を介して正電源電圧Ｖｏ１側へ電力が供給される。そして、キャパシタ７３のチャージが完了すると、コンパレータ７５の出力が“Ｈ”の状態になり、ＲＳ３がセットされるので、ｄｃｈｇ−ｏｆｆが“Ｈ”の状態になり、キャパシタ７３がリセットされる。
【００８０】
また、ＲＳ１，ＲＳ２がリセットされるので、ＯＲゲート９０の出力が“Ｌ”の状態になるため、ｄｃｈｇ−ｏｎ信号も同様に“Ｈ”の状態になり、キャパシタ７２がリセットされた状態になる。
【００８１】
以上の動作によりＶｏ１およびＶｏ２双方への電力の出力が完了する。
このような状態において、負荷電流が流れることにより、例えば、負電源電圧Ｖｏ２側の電圧が低下した場合には、コンパレータ５２の出力が“Ｈ”の状態になるので、ＲＳ２がセットされ、ＯＲゲート９０の出力が“Ｈ”の状態になる。すると、ＮＡＮＤゲート８０の出力が“Ｌ”の状態になるので、スイッチングトランジスタ５６，５７の双方がＯＮの状態になり、インダクタ６２へ電流が流入する。
【００８２】
このとき、ｄｃｈｇ−ｏｎ信号は“Ｌ”の状態であるので、キャパシタ７２のチャージが開始され、その端子電圧が基準電圧Ｖｒｅｆ３を越えると、コンパレータ７４の出力が“Ｈ”の状態になり、ＲＳ３がリセットされる。ＲＳ３がリセットされると、ＮＡＮＤゲート８０の出力が“Ｈ”の状態になるので、ＯＲゲート９２の出力は“Ｌ”に、また、ＯＲゲート９３の出力は“Ｈ”になり、スイッチングトランジスタ５６はＯＦＦの状態に変化し、スイッチングトランジスタ５７はＯＮの状態を保持するので、負電源電圧Ｖｏ２側へ電力が供給されることになる。
【００８３】
このとき、ｄｃｈｇ−ｏｆｆ信号は“Ｌ”であり、ｄｃｈｇ−ｏｎ信号は“Ｈ”の状態であるので、キャパシタ７２がリセットされ、また、キャパシタ７３のチャージが開始される。そして、キャパシタ７３の端子電圧が基準電圧Ｖｒｅｆ４を越えると、コンパレータ７５の出力が“Ｈ”の状態になるので、ＲＳ３がセットされ、ＲＳ１およびＲＳ２がリセットされる。
【００８４】
その結果、ｄｃｈｇ−ｏｆｆ信号およびｄｃｈｇ−ｏｎ信号の双方が“Ｈ”の状態になるので、キャパシタ７２，７３双方がリセットされた状態になる。
その後は、出力電圧Ｖｏ１，Ｖｏ２の電圧が低下すると、以上に説明したのと同様の動作により、該当する側に電力が供給される動作が繰り返されるので、正電源電圧Ｖｏ１および負電源電圧Ｖｏ２は一定の電圧に保持される。
【００８５】
図６は、以上の実施の形態の動作を説明するためのタイミングチャートである。この図に示すように、図４に示す実施の形態では、正電源側への電力の放出は時間ＴｉＬ１が必要であり、一方、負電源側への電力の放出は時間ＴｉＬ２が必要であるので、これら双方の時間を上回る時間Ｔだけスイッチングトランジスタ５６，５７がＯＮの状態を保持するようにキャパシタ７３および定電流源Ｉ２の値を設定することにより、図６（Ｃ）に示すＬ０電流が終了したことを検出する必要がなくなる。その結果、ＴｉＬ１およびＴｉＬ２をそれぞれ検出するための回路を省略することが可能になるので、回路を簡略化することが可能になる。
【００８６】
以上に説明したように、本発明の実施の形態では、インダクタ６２を正電源側および負電源側の双方で共用するようにしたので、サイズの小型化が困難なインダクタを１つ省略することにより、装置全体の小型化を図ることが可能になる。
【００８７】
また、従来では、別系統とされていた正電源側と負電源側の制御装置を共通化することができるので、装置を更に小型化することが可能になる。
更に、ＡＮＤゲート８７，８９およびインバータ８８を設けることにより、装置の動作が開始した際には、スイッチングトランジスタ５６が先にＯＦＦの状態になって負電源側に先に電力が供給されるようにしたので、例えば、液晶表示装置のように、負電源側が先に立ち上がる必要がある装置の場合には、適切な順序で電力の供給がなされる。
【００８８】
次に、図７を参照して、図４に示すＰＦＭ制御回路５５の他の構成例について説明する。
図７の構成例では、図５の場合と比較して、Ｄ−フリップフロップ回路１００，１０１が追加されている。なお、その他の構成は、図５の場合と同様である。
【００８９】
Ｄ−フリップフロップ回路１００は、ＡＮＤゲート８７の出力を、インバータ７６の出力が“Ｌ”になるタイミング（ＯＮ時間検出終了時のタイミング）でラッチし、次のＯＮ時間検出終了時まで保持する。
【００９０】
一方、Ｄ−フリップフロップ回路１０１も同様に、ＡＮＤゲート８９の出力を、インバータ７６の出力が“Ｌ”になるタイミングでラッチし、次のＯＮ時間検出終了時まで保持する。
【００９１】
次に、以上の実施の形態の動作について、図８を参照して説明する。
図７の回路は、図８（Ａ）に示すように、Ｐ１波形が“Ｈ”の状態になると、Ｄ−フリップフロップ回路１０１の働きにより、次に“Ｌ”の状態になるまでは“Ｈ”の状態を保持する。
【００９２】
また、図８（Ｄ）に示すように、Ｐ２波形が“Ｌ”の状態になると、Ｄ−フリップフロップ回路１００の働きにより、次に“Ｈ”の状態になるまでは“Ｌ”の状態を保持する。
【００９３】
従って、図７に示す実施の形態では、図５に示す回路に比較して、スイッチングトランジスタ５６，５７のスイッチング回数を減少させることができるので、ノイズの発生を減少させることができるとともに、消費電力を削減することが可能になる。
【００９４】
次に、本発明の第２の実施の形態について説明する。
図９は、本発明の第２の実施の形態の構成例を示す図である。本発明の第２の実施の形態では、ＰＷＭ（Pulse Width Modulation）制御によって電圧の制御を行う。なお、この図において、図４に示す場合と対応する部分には同一の符号を付してあるので、その詳細な説明は省略する。
【００９５】
この図に示すように、本発明の第２の実施の形態は、図４の場合と比較して、コンパレータ５１，５２がオペアンプ１１０，１１１に置換され、抵抗１１２，１１３が新たに付加されている。
【００９６】
また、ＰＷＭ制御用コンパレータ１１４，１１５、基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４、出力制御回路１１６、および、三角波ジェネレータ１１７が新たに追加されている。
【００９７】
ここで、オペアンプ１１０は、抵抗４２，４３，１１２とともに反転増幅回路を構成しており、基準電圧Ｖｒｅｆ２および負電源電圧Ｖｏ２を所定のゲインで増幅して出力する。
【００９８】
オペアンプ１１１は、抵抗４０，４１，１１３とともに反転増幅回路を構成しており、正電源電圧Ｖｏ１と基準電圧Ｖｒｅｆ１との差分を所定のゲインで増幅して出力する。
【００９９】
ＰＷＭ制御用コンパレータ１１４は、オペアンプ１１０の出力および基準電圧Ｖｒｅｆ４と、三角波とを比較し、三角波の電圧が前二者の双方の電圧を下回った場合には“Ｌ”を出力し、それ以外の場合には“Ｈ”を出力する。
【０１００】
ＰＷＭ制御用コンパレータ１１５は、オペアンプ１１１の出力および基準電圧Ｖｒｅｆ３と、三角波とを比較し、三角波の電圧が前二者の双方の電圧を上回った場合には“Ｌ”を出力し、それ以外の場合には“Ｈ”を出力する。
【０１０１】
基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４は、スイッチングトランジスタ５６，５７の最大ＯＮ時間を設定するための基準電圧である。
出力制御回路１１６は、ＰＷＭ制御用コンパレータ１１４，１１５からの出力に応じてスイッチングトランジスタ５６，５７を制御する回路である。
【０１０２】
次に、以上の実施の形態の動作を説明する。
図１０は、図９に示す実施の形態の動作を説明するためのタイミングチャートである。装置の動作が開始されると、三角波ジェネレータ１１７からは図１０（Ａ）に示すような三角波が発生されてＰＷＭ制御用コンパレータ１１４，１１５にそれぞれ供給される。装置が動作を開始した直後には、正電源側および負電源側の双方の電圧は０Ｖであるので、オペアンプ１１０からは負の電圧が、オペアンプ１１１からは正の電圧が出力され、ＰＷＭ制御用コンパレータ１１４，１１５にそれぞれ供給される。
【０１０３】
ＰＷＭ制御用コンパレータ１１４は、基準電圧Ｖｒｅｆ４およびオペアンプ１１０からの出力と、三角波の電圧とを比較し、三角波の電圧が基準電圧Ｖｒｅｆ４およびオペアンプ１１０からの出力の双方を下回った場合には、出力を“Ｌ”の状態にし、それ以外の場合には“Ｈ”の状態にする。なお、基準電圧Ｖｒｅｆ４は、前述のように最大ＯＮ時間を設定するためのものであり、スイッチングトランジスタ５６，５７が長時間ＯＮの状態になり、インダクタ６２の磁気エネルギーが飽和して電力の浪費になることを防止する。
【０１０４】
一方、ＰＷＭ制御用コンパレータ１１５は、基準電圧Ｖｒｅｆ３およびオペアンプ１１１からの出力と、三角波の電圧とを比較し、三角波の電圧が基準電圧Ｖｒｅｆ３およびオペアンプ１１１からの出力の双方を上回った場合には、出力を“Ｌ”の状態にし、それ以外の場合には“Ｈ”の状態にする。なお、基準電圧Ｖｒｅｆ３は、前述の場合と同様に最大ＯＮ時間を設定するためのものであり、スイッチングトランジスタ５６，５７が長時間ＯＮの状態になり、インダクタ６２の磁気エネルギーが飽和して電力の浪費になることを防止する。
【０１０５】
出力制御回路１１６は、ＰＷＭ制御用コンパレータ１１４，１１５の出力に応じてスイッチングトランジスタ５６，５７を制御する。例えば、図１０の場合では、三角波の電圧がオペアンプ１１１の出力であるＯＰ−ＡＭＰ１１１（破線で示す信号）を上回った場合には、出力制御回路１１６は、スイッチングトランジスタ５６，５７の双方をＯＮの状態にする。その結果、インダクタ６２に対して電流が流入し（図１０（Ｄ）参照）、電気エネルギーが磁気エネルギーに転換されて蓄積される。
【０１０６】
そして、三角波の電圧がオペアンプ１１１の出力であるＯＰ−ＡＭＰ１１１を下回ると、図１０（Ｂ）に示すように、スイッチングトランジスタ５７に供給されるＰ１信号が“Ｌ”の状態になるので、スイッチングトランジスタ５７がＯＦＦの状態になり、インダクタ６２に蓄積されている磁気エネルギーは、電気エネルギーに再度転換されて、正電源側に出力される（図１０（Ｃ）参照）。なお、インダクタ６２に蓄積される磁気エネルギーは、スイッチングトランジスタ５６，５７の双方がＯＮの状態となる時間に比例し、この時間はオペアンプ１１１からの出力電圧が低い程長くなるので、正電源電圧Ｖｏ１が低いほど大きな磁気エネルギーがインダクタ６２に蓄積される。
【０１０７】
スイッチングトランジスタ５６，５７がＯＮの状態になってから所定の時間Ｔ２が経過すると、出力制御回路１１６は、スイッチングトランジスタ５６を制御するＰ２信号を“Ｈ”の状態にするので（図１０（Ｅ）参照）、スイッチングトランジスタ５６がＯＦＦの状態になる。
【０１０８】
次に、三角波の電圧が、オペアンプ１１０からの出力であるＯＰ−ＡＭＰ１１０を下回ると、出力制御回路１１６は、スイッチングトランジスタ５６，５７の双方をＯＮの状態にする。その結果、インダクタ６２に電流が流入し、磁気エネルギーに転換されて蓄積される。そして、三角波の電圧が、オペアンプ１１０からの出力であるＯＰ−ＡＭＰ１１０を上回ると、出力制御回路１１６は、スイッチングトランジスタ５６をＯＦＦの状態にする。その結果、インダクタ６２に蓄積されている磁気エネルギーは、電気エネルギーに再度転換されて、負電源側に出力される。なお、このときにインダクタ６２に蓄積される磁気エネルギーは、オペアンプ１１０からの出力電圧が高い程大きくなるので、負電源の電圧Ｖｏ２が高いほど大きな磁気エネルギーがインダクタ６２に蓄積され、負電源側に出力されることになる。
【０１０９】
以上のような動作は、所定の周期（三角波によって決定される周期）で繰り返され、正電源と負電源の電圧に応じて、スイッチングトランジスタ５６，５７がＯＮになる時間（パルス幅）が制御され、最適な電圧が出力されることになる。
【０１１０】
なお、以上の実施の形態では、スイッチングトランジスタ５６，５７の双方がＯＮの状態になってから一定の時間が経過すると、双方のスイッチングトランジスタ５６，５７がＯＦＦの状態になるようにしたが、図７および図８に示す場合と同様に、一方のスイッチングトランジスタはＯＮの状態を保持するようにしてもよい。
【０１１１】
図１１は、そのような場合の動作を説明するためのタイミングチャートである。この図の例では、図１０の場合と比較して、Ｐ１波形またはＰ２波形がＯＮの状態に一旦なると、次にＯＦＦの状態になるまでＯＮの状態を保持する。例えば、Ｐ１波形（図１１（Ｂ）参照）に注目すると、図１０では、三角波（図１０（Ａ）参照）の最初のボトムにおいて、ＯＮ（“Ｈ”の状態）になってから時間τ２が経過するとＯＦＦの状態に変遷するが、図１１の例では、そのままＯＮの状態を保持し、三角波の次のピークが訪れるまでＯＮの状態を保持している。
【０１１２】
一方、Ｐ２波形（図１１（Ｅ）参照）に注目すると、図１０では、三角波（図１０（Ａ）参照）の最初のピークにおいて、ＯＮ（“Ｌ”の状態）になってから時間τ１が経過するとＯＦＦの状態に変遷するが、図１１の例では、そのままＯＮの状態を保持し、次の三角波の次のボトムが訪れるまでＯＮの状態を保持している。
【０１１３】
このように、スイッチングトランジスタ５６，５７が一旦ＯＮの状態になった場合には、その状態を保持するように制御することにより、スイッチングの回数を減少させることができるので、ノイズの発生を減少させるとともに、スイッチングによって失われる電力を削減することが可能になる。
【０１１４】
以上に説明したように、本発明の第２の実施の形態によれば、第１の実施の形態の場合と同様に、従来の場合と比較してインダクタの数を１つ減らすことが可能になるので、装置のサイズを小型化することが可能になる。
【０１１５】
また、第２の実施の形態のＰＷＭ方式では、Ｖｏ１の制御期間とＶｏ２の制御期間は交互に繰り返されることになるので、第１の実施の形態のＰＦＭ方式と比較すると、Ｔ１，Ｔ２のタイミング制御回路を簡略化することが可能になることから、回路構成を簡略化することにより、装置のサイズを更に小型化することが可能になる。
【０１１６】
なお、図４、図５、図７、および、図９等に示した実施の形態は、ほんの一例であり、本発明がこのような場合のみに限定されるものではないことはいうまでもない。
【０１１７】
（付記１）  単電源から正負電源を発生する正負電源発生装置において、
インダクタと、
前記インダクタの一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオードと、
前記インダクタの他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオードと、
前記インダクタの前記一方の端子を接地するための第１のスイッチと、
前記インダクタの前記他方の端子を前記単電源に接続するための第２のスイッチと、
前記第１および第２のスイッチを制御する制御回路と、
を有することを特徴とする正負電源発生装置。
【０１１８】
（付記２）  前記制御回路は、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチをＯＦＦの状態として正電源を発生する第１の状態と、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチをＯＦＦの状態として負電源を発生する第２の状態と、
を繰り返すことにより正負電源を発生することを特徴とする付記１記載の正負電源発生装置。
【０１１９】
（付記３）  前記制御回路は、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第２のスイッチをＯＦＦにし、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第１のスイッチをＯＦＦにする、
ことを特徴とする付記２記載の正負電源発生装置。
【０１２０】
（付記４）  前記制御回路は、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第２のスイッチをＯＦＦにし、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第１のスイッチをＯＦＦにする、
ことを特徴とする付記２記載の正負電源発生装置。
【０１２１】
（付記５）  前記制御回路は、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後は、前記第２の状態となるまで前記第２のスイッチをＯＮの状態に保持し、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後は、前記第２の状態となるまで前記第１のスイッチをＯＮの状態に保持する、
ことを特徴とする付記２記載の正負電源発生装置。
【０１２２】
（付記６）  前記制御回路は、前記所定の時間を一定に設定し、前記第１または前記第２の状態のそれぞれの繰り返し周期を変更することにより、正電源および負電源の出力電圧を制御することを特徴とする付記２記載の正負電源発生装置。
【０１２３】
（付記７）  前記制御回路は、前記所定の時間を、前記第１および前記第２の状態において同一に設定することを特徴とする付記２記載の正負電源発生装置。（付記８）  前記制御回路は、前記第１または前記第２の状態のそれぞれの繰り返し周期を一定とし、前記所定の時間を変更することにより、正電源および負電源の出力電圧を制御することを特徴とする付記２記載の正負電源発生装置。
【０１２４】
（付記９）  前記制御回路は、動作開始時においては、前記第１または前記第２の状態の何れか一方を優先することを特徴とする付記２記載の正負電源発生装置。
【０１２５】
（付記１０）  前記制御回路は、動作開始時においては、前記第２の状態を優先することを特徴とする付記２記載の正負電源発生装置。
（付記１１）  単電源から正負電源を発生し、対象となる回路に電源を供給する半導体装置において、
外部に接続されたインダクタの一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオードと、
前記インダクタの他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオードと、
前記インダクタの前記一方の端子を接地するための第１のスイッチと、
前記インダクタの前記他方の端子を前記単電源に接続するための第２のスイッチと、
前記第１および前記第２のスイッチを制御する制御回路と、
を有することを特徴とする半導体装置。
【０１２６】
（付記１２）  前記制御回路は、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチをＯＦＦの状態として正電源を発生する第１の状態と、
前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチをＯＦＦの状態として負電源を発生する第２の状態と、
を繰り返すことにより正負電源を発生することを特徴とする付記１１記載の半導体装置。
【０１２７】
（付記１３）  前記制御回路は、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第２のスイッチをＯＦＦにし、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第１のスイッチをＯＦＦにする、
ことを特徴とする付記１２記載の半導体装置。
【０１２８】
（付記１４）  前記制御回路は、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第２のスイッチをＯＦＦにし、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第１のスイッチをＯＦＦにする、
ことを特徴とする付記１２記載の半導体装置。
【０１２９】
（付記１５）  前記制御回路は、
前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後は、前記第２の状態となるまで前記第２のスイッチをＯＮの状態に保持し、
前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後は、前記第２の状態となるまで前記第１のスイッチをＯＮの状態に保持する、
ことを特徴とする付記１２記載の半導体装置。
【０１３０】
（付記１６）  前記制御回路は、前記所定の時間を一定に設定し、前記第１または前記第２の状態のそれぞれの繰り返し周期を変更することにより、正電源および負電源の出力電圧を制御することを特徴とする付記１２記載の半導体装置。
【０１３１】
（付記１７）  前記制御回路は、前記所定の時間を、前記第１および前記第２の状態において同一に設定することを特徴とする付記１２記載の半導体装置。
（付記１８）  前記制御回路は、前記第１または前記第２の状態のそれぞれの繰り返し周期を一定とし、前記所定の時間を変更することにより、正電源および負電源の出力電圧を制御することを特徴とする付記１２記載の半導体装置。
【０１３２】
【発明の効果】
以上説明したように本発明では、単電源から正負電源を発生する正負電源発生装置において、インダクタと、前記インダクタの一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオードと、前記インダクタの他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオードと、前記インダクタの前記一方の端子を接地するための第１のスイッチと、前記インダクタの前記他方の端子を前記単電源に接続するための第２のスイッチと、前記第１のスイッチおよび第２のスイッチを制御する制御回路と、を設けるようにしたので、従来に比較してインダクタを１つ省略することが可能になるので、装置のサイズを小型化することが可能になる。
また、前記制御回路は、前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチをＯＦＦの状態として正電源を発生する第１の状態と、前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチをＯＦＦの状態として負電源を発生する第２の状態と、を繰り返すことにより正負電源を発生し、前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第２のスイッチをＯＦＦにし、前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第１のスイッチをＯＦＦにするようにしたので、第１のスイッチ、第２のスイッチ共にＯＦＦとなる期間が生じ、ダイオードに低電圧で効率のよいショットキーバリアダイオードを使う場合には、逆リーク電流による効率低下を防止できる。
また、前記制御回路は、前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第２のスイッチをＯＦＦにし、前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第１のスイッチをＯＦＦにすることで、上記と同様の効果が得られる。
【０１３３】
また、本発明では、単電源から正負電源を発生し、対象となる回路に電源を供給する半導体装置において、外部に接続されたインダクタと、前記インダクタの一方の端子にアノードが接続され、カソードが正電源の出力端子に接続されている第１のダイオードと、前記インダクタの他方の端子にカソードが接続され、アノードが負電源の出力端子に接続されている第２のダイオードと、前記インダクタの前記一方の端子を接地するための第１のスイッチと、前記インダクタの前記他方の端子を前記単電源に接続するための第２のスイッチと、前記第１および第２のスイッチを制御する制御回路と、を設けるようにしたので、従来は、独立した２つのインダクタのそれぞれに対する制御系を設ける必要があったが、本発明ではこれらを１つに統合することにより、装置の簡略化と信頼性を向上させることが可能になる。
また、前記制御回路は、前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第１のスイッチをＯＦＦの状態として正電源を発生する第１の状態と、前記第１のスイッチおよび前記第２のスイッチの双方をＯＮの状態にし、所定の時間が経過した後に、前記第２のスイッチをＯＦＦの状態として負電源を発生する第２の状態と、を繰り返すことにより正負電源を発生し、前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第２のスイッチをＯＦＦにし、前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了した際に、前記第１のスイッチをＯＦＦにするようにしたので、第１のスイッチ、第２のスイッチ共にＯＦＦとなる期間が生じ、ダイオードに低電圧で効率のよいショットキーバリアダイオードを使う場合には、逆リーク電流による効率低下を防止できる。
また、前記制御回路は、前記第１の状態において、前記第１のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第２のスイッチをＯＦＦにし、前記第２の状態において、前記第２のスイッチをＯＦＦの状態にした後、前記インダクタからの電流の流入が終了すると想定される時間に、所定のマージン値を加えた時間が経過した際に、前記第１のスイッチをＯＦＦにすることで、上記と同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の実施の形態の基本的な構成例を示す図である。
【図３】図２に示す実施の形態の動作を説明するためのタイミングチャートである。
【図４】本発明の実施の形態の詳細な構成例を示す図である。
【図５】図４に示すＰＦＭ制御回路の詳細な構成例を示す図である。
【図６】図５に示す実施の形態の動作を説明するためのタイミングチャートである。
【図７】図４に示すＰＦＭ制御回路の他の詳細な構成例を示す図である。
【図８】図７に示す実施の形態の動作を説明するためのタイミングチャートである。
【図９】本発明の第２の実施の形態の詳細な構成例を示す図である。
【図１０】図９に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１１】図９に示す実施の形態の他の動作を説明するためのタイミングチャートである。
【図１２】従来の正負電源装置の構成例を示す図である。
【図１３】図１２に示す従来例の動作を説明するためのタイミングチャートである。
【符号の説明】
１０  インダクタ
１１，１２  ダイオード
１３，１４  スイッチ
１５  制御回路
１６  単電源
４０〜４３  抵抗
５０  半導体装置構成部分
５１，５２  コンパレータ
５５  ＰＦＭ制御回路
５６，５７  スイッチングトランジスタ
５８，５９  ダイオード
６０  入力キャパシタ
６１  出力キャパシタ
６２  インダクタ
６３  出力キャパシタ
７０，７１  スイッチングトランジスタ
７２，７３  キャパシタ
７４，７５  コンパレータ
７６，７７，８１，８２，８８，９１，９４  インバータ
７８〜８０，８３〜８６  ＮＡＮＤゲート
８７，８９  ＡＮＤゲート
９０，９２，９３  ＯＲゲート
１００，１０１  Ｄ−フリップフロップ回路
１１０，１１１  オペアンプ
１１２，１１３  抵抗
１１４，１１５  ＰＷＭ制御用コンパレータ
１１６  出力制御回路
１１７  三角波ジェネレータ
【図１】
0003888895.tif 000002
【図２】
0003888895.tif 000003
【図３】
0003888895.tif 000004
【図４】
0003888895.tif 000005
【図５】
0003888895.tif 000006
【図６】
0003888895.tif 000007
【図７】
0003888895.tif 000008
【図８】
0003888895.tif 000009
【図９】
0003888895.tif 000010
【図１０】
0003888895.tif 000011
【図１１】
0003888895.tif 000012
【図１２】
0003888895.tif 000013
【図１３】
0003888895.tif 000014