(57)【特許請求の範囲】
【請求項１】
ワイヤレスネットワークを通じてアナログモードで信号を送信する装置（４１、３０、３１、３２）において、
ワイヤレスネットワークを通じて送信される信号を表すディジタル信号を受け取り、該ディジタル信号を表すディジタルの同相（Ｉ）値および直交（Ｑ）値を生成するように構成された第１ロジック（４０）と、
前記第１ロジックに接続され、ディジタルのＩ値およびＱ値をアナログのＩ値およびＱ値に変換するように構成された第２ロジック（３１）と、
前記第２ロジックに接続され、アナログのＩ値およびＱ値を、互いにほぼ９０°位相がずれた２つの余弦波に変換するように構成されるとともに、ワイヤレスネットワークを通じて送信するために余弦波を加算するように構成された第３ロジック（３２）とを有し、ｎは、特定のサンプルレートでインクリメントされるサンプルインデックスであり、ｐ（ｎ）は、前記第１ロジックにより受け取られるディジタル信号の現在のサンプルの位相であり、ｐ（ｎ−１）は、前記第１ロジックにより受け取られるディジタル信号の直前のサンプルの位相であるとして、前記ディジタルのＩ値およびＱ値は、式
Ｉ（ｎ）＝ｃｏｓ（ｐ（ｎ））
Ｑ（ｎ）＝ｃｏｓ（ｐ（ｎ）−９０°）
から得られる単位円上のＩ値およびＱ値を表し、
ａ（ｎ）は、現在のサンプルの振幅であり、ｋは、ａ（ｎ）と、加算される余弦波のピーク周波数偏差との間の所望の関係を得るように選択される比例定数であるとして、現在のサンプルの振幅と、現在のサンプルの位相ｐ（ｎ）との間の関係は、式
ｐ（ｎ）＝ｐ（ｎ−１）＋ｋ×ａ（ｎ）
により表されることを特徴とする装置。
【請求項２】
前記第１ロジック（４０）は、ディジタル信号プロセッサ（ＤＳＰ）であり、
前記ディジタル信号は、ディジタルオーディオ信号であり、
前記ＤＳＰは、ディジタルオーディオ信号を、前記ディジタルのＩ値およびＱ値に変換するようにプログラムされることを特徴とする請求項１記載の装置（４１、３０、３１、３２）。
【請求項３】
ワイヤレスネットワークを通じてアナログモードで送信された信号を受信する装置（３５、３３、４０、４１）において、
前記送信された互いにほぼ９０°位相がずれた第１及び第２の余弦波からなる信号を受信し、受信信号を、アナログの同相（Ｉ）値および直交（Ｑ）値に変換するように構成された第１ロジック（３５）と、
前記第１ロジック（３５）に接続され、アナログのＩ値およびＱ値を受け取り、アナログのＩ値およびＱ値をディジタルのＩ値およびＱ値に変換するように構成された第２ロジック（３３）と、
前記第２ロジック（３３）に接続され、ディジタルのＩ値およびＱ値を処理して該ディジタルのＩ値およびＱ値を復号するように構成された第３ロジック（４０）とを有することを特徴とする信号受信装置。
【請求項４】
前記第３ロジック（４０）は、ディジタル信号プロセッサ（ＤＳＰ）であり、
前記ディジタルのＩ値およびＱ値は、ディジタルオーディオ信号を表し、
前記ＤＳＰは、ディジタルのＩ値およびＱ値を、ディジタルオーディオ信号に復号するようにプログラムされることを特徴とする請求項３記載の装置（３５、３３、４０、４１）。
【請求項５】
前記装置は、ワイヤレスネットワークの基地局に含まれ、
前記デジタル信号はデジタルデータ信号であり、該ディジタルデータ信号は、前記基地局から、ワイヤレスネットワークの少なくとも１つの移動機へ送信されるメッセージに対応することを特徴とする請求項１記載の装置。
【請求項６】
ワイヤレスネットワークを通じてアナログモードで信号を送信する方法において、
ワイヤレスネットワークを通じて送信される信号を表すディジタル信号を生成するステップと、
ディジタル信号を表すディジタルの同相（Ｉ）値および直交（Ｑ）値を生成するステップと、
ディジタルのＩ値およびＱ値をアナログのＩ値およびＱ値に変換するステップと、
アナログのＩ値およびＱ値を、互いにほぼ９０°位相がずれた２つの余弦波に変換するステップと、
ワイヤレスネットワークを通じて送信するために余弦波を加算するステップとを含み、ｎは、特定のサンプルレートでインクリメントされるサンプルインデックスであり、ｐ（ｎ）は、前記ディジタル信号の現在のサンプルの位相であり、ｐ（ｎ−１）は、前記ディジタル信号の直前のサンプルの位相であるとして、前記ディジタルのＩ値およびＱ値は、式
Ｉ（ｎ）＝ｃｏｓ（ｐ（ｎ）
Ｑ（ｎ）＝ｃｏｓ（ｐ（ｎ）−９０°）
から得られる単位円上のＩ値およびＱ値を表し、
ａ（ｎ）は、現在のサンプルの振幅であり、ｋは、ａ（ｎ）と、加算される余弦波のピーク周波数偏差との間の所望の関係を得るように選択される比例定数であるとして、現在のサンプルの振幅と、現在のサンプルの位相ｐ（ｎ）との間の関係は、式
ｐ（ｎ）＝ｐ（ｎ−１）＋ｋ×ａ（ｎ）
により表されることを特徴とする方法。
【請求項７】
前記Ｉ値およびＱ値を生成するステップは、ディジタル信号プロセッサ（ＤＳＰ）（４０）で実行され、
前記ＤＳＰ（４０）は、ワイヤレスネットワークを通じて送信される信号を表すディジタル信号を、前記ディジタルのＩ値およびＱ値に変換するようにプログラムされることを特徴とする請求項６記載の方法。
【請求項８】
前記ディジタル信号は、ディジタルオーディオ信号であり、
前記Ｉ値およびＱ値を生成するステップにより生成されるディジタルのＩ値およびＱ値は、ディジタルオーディオ信号を表し、
前記ＤＳＰ（４０）は、ディジタルオーディオ信号を、前記ディジタルのＩ値およびＱ値に変換するようにプログラムされることを特徴とする請求項６記載の方法。
【請求項９】
前記ディジタル信号は、ディジタルデータ信号であり、
前記第１ロジックによりＩ値およびＱ値を生成するステップにより生成されるディジタルのＩ値およびＱ値は、ディジタルデータ信号を表し、
前記ＤＳＰ（４０）は、ディジタルデータ信号を、前記ディジタルのＩ値およびＱ値に変換するようにプログラムされることを特徴とする請求項６記載の方法。
【請求項１０】
ワイヤレスネットワークを通じてアナログモードで送信された信号を受信する方法において、
前記送信された互いにほぼ９０°位相がずれた第１及び第２の余弦波からなる信号を受信するステップと、
受信信号を、アナログの同相（Ｉ）値および直交（Ｑ）値に変換するステップと、
アナログのＩ値およびＱ値をディジタルのＩ値およびＱ値に変換するステップと、
ディジタルのＩ値およびＱ値を処理して該ディジタルのＩ値およびＱ値を復号するステップとを有することを特徴とする信号受信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ワイヤレスシステムに関し、特に、同相（Ｉ）および直交（Ｑ）値を用いてアナログ動作モードにおけるオーディオ情報およびデータを表すようなワイヤレスＴＤＭＡシステムにおいてアナログモード動作を実行する方法および装置に関する。
【０００２】
【従来の技術】
図１にワイヤレスシステム１を示す。ワイヤレスシステム１は、複数のセル２を有し、各セルは、アンテナ４に電気的に接続されたトランシーバ３を有する。各トランシーバ３およびそのアンテナ４はともに基地局を構成する。周知の時分割多元接続（ＴＤＭＡ）通信プロトコルを利用するワイヤレスシステムでは、ディジタル音声およびデータはＩ−Ｑ対を用いて伝送される。Ｉ−Ｑ対は、直交位相シフトキーイング（ＱＰＳＫ）として知られる変復調方式を用いて変復調される。これは通常、ＴＤＭＡ動作モードとみなされる。その理由は、Ｉ−Ｑ対を用いて、音声およびデータを表すビット遷移を生成するからである。そこで、このタイプの動作を以下ＴＤＭＡ動作モードということにする。
【０００３】
今日用いられている多くのＴＤＭＡシステムは、一般にアナログ動作モードと呼ばれるもので動作することが可能である。アナログモードでは、オーディオおよびデータ信号は、信号を表すディジタルサンプルをアナログ信号に変換し、無線送信のためにそのアナログ信号をＦＭ変調することによって送信される。したがって、アナログモードは、ＴＤＭＡモードで利用されるＱＰＳＫ変調方式ではなく、ＦＭ変調を利用する。ＴＤＭＡシステムでアナログモードおよびＴＤＭＡモードを実装する標準は、Air Interface Standard（無線インタフェース標準）、ＩＳ−１３８に記載されている。
【０００４】
ＴＤＭＡシステムでは、トランシーバフロントエンド内のあるハードウェアコンポーネントのセットををＴＤＭＡモード動作用に利用し、別のハードウェアコンポーネントのセットをアナログモード動作用に利用することが知られている。この理由は、データおよび音声は通常、ＴＤＭＡモードではＩ−Ｑ対によって表され、アナログモードではアナログ波形のディジタルサンプルによって表されるからである。また、ＱＰＳＫ変調とＦＭ変調を実行するために別々のハードウェアが利用されている。もちろん、別個のハードウェアコンポーネントのセットを利用することは、トランシーバの複雑さを増大させるとともに、これらのコンポーネントに伴うコストも増大させる。ＴＤＭＡモードおよびアナログモードの動作に単一のハードウェアコンポーネントのセットを利用するトランシーバを提供することできれば好ましい。両方のモードで単一のハードウェアコンポーネントのセットを利用すれば、トランシーバのコストおよび複雑さを低減することができる。
【０００５】
図２に、アナログモードで動作するワイヤレスＴＤＭＡシステムの公知のトランシーバのコンポーネントを示す。説明を簡単にするため、トランシーバ内でＴＤＭＡモード動作のために利用されるハードウェアコンポーネントは、図２には示さない。アナログモードのために利用されるハードウェアコンポーネントは、符号器１２、復号器１３、ディジタル−アナログコンバータ（ＤＡＣ）１４、アナログ−ディジタルコンバータ（ＡＤＣ）１５、ＡＤＣ１８、ＤＡＣ１９、ＦＭ復調ハードウェア２０およびＦＭ変調ハードウェア２１を含む。
【０００６】
アナログモードでオーディオ信号を送信するために、ディジタル信号プロセッサ（ＤＳＰ）２２は、アナログ音声信号のディジタル表現をＤＡＣ１９に出力し、ＤＡＣ１９は、このディジタル表現をアナログ波形に変換し、このアナログ波形をＦＭ変調ハードウェア２１に出力する。ＦＭ変調ハードウェア２１は、無線送信するためにアナログ波形を周波数変調する。ＦＭ変調オーディオ信号がトランシーバ１０によって受信されると、ＦＭ復調ハードウェア２０は、アナログオーディオ信号を復調し、復調された信号をＡＤＣ１８に送り、ＡＤＣ１８は、アナログオーディオ信号を、そのアナログオーディオ信号のディジタル表現に変換する。その後、アナログオーディオ信号のディジタル表現はＤＳＰ２２に送られ、ＤＳＰ２２は、処理したディジタル信号を、移動電話交換局（ＭＴＳＯ）へ転送するために、基地局の他のコンポーネントに送る。
【０００７】
データ信号が基地局によってアナログモードを用いて移動機（図示せず）に送信されるとき、メインコントローラ２３は、データ信号のディジタル表現を符号器１２に送り、符号器１２は、ディジタルデータの各ビットを、対応するアナログ波形のディジタル表現に符号化する。その後、符号化された信号は、ＤＡＣ１４に送られる。ＤＡＣ１４は、符号化された信号をアナログデータ信号に変換した後、ＦＭ変調ハードウェア２１に送る。ＦＭ変調ハードウェア２１は、無線送信のために、信号をＦＭ変調する。
【０００８】
トランシーバ１０がアナログモードで動作しているとき、データ信号がトランシーバ１０によって受信されると、ＦＭ復調ハードウェア２０は、ＲＦ信号を復調し、復調された信号は、ＡＤＣ１５によってディジタル信号に変換される。そのディジタル信号は復号器１３に送られ、復号器１３は、ディジタル信号を、メインコントローラ２３により使用可能なディジタルメッセージに復号する。復号器１３は、そのディジタルメッセージをメインコントローラ２３に送り、メインコントローラ２３は、ディジタルメッセージを処理して内容を抽出する。基地局のメインコントローラ２３は、信号をＭＴＳＯへ転送する。
【０００９】
【発明が解決しようとする課題】
上記のように、図２に部分的に示したＴＤＭＡシステムでＴＤＭＡモードおよびアナログモードの動作を実行するために、別々のハードウェアコンポーネントが使用される。別々のハードウェアコンポーネントを必要とせずにこれらのすべての機能を実行可能なトランシーバを提供することができれば有利である。いくつかのハードウェアコンポーネントを省略することは、トランシーバの複雑さと、トランシーバに関わるコストを低減する可能性がある。このように、ＴＤＭＡモードおよびアナログモードの動作のために同じハードウェアコンポーネントを使用することを可能にするような、トランシーバで用いられる方法および装置が必要とされている。
【００１０】
【課題を解決するための手段】
本発明は、同相（Ｉ）値および直交（Ｑ）値を用いてアナログモード動作を実行することを可能にするような、ワイヤレスシステムのトランシーバで用いられる方法および装置を提供する。ＴＤＭＡモード動作は通常、ＩおよびＱの値を用いて実行されるため、本発明の方法および装置は、ＴＤＭＡモードおよびアナログモードの動作で同じハードウェアコンポーネントを利用することを可能にする（必ずしも同じハードウェアコンポーネントを利用しなければならないというわけではない）。本発明の装置は、トランシーバがアナログモードで動作しているときにＦＭ変調を実行してＩ−Ｑ対を生成する、例えばディジタル信号プロセッサ（ＤＳＰ）のようなプロセッサを有する。また、プロセッサは、ＴＤＭＡモードで動作するトランシーバ内のハードウェアで通常実行されるＩ−Ｑ符号化・復号動作を実行する。
【００１１】
アナログモードで送信するとき、プロセッサは、送信すべき信号のディジタル表現を符号化しＩ−Ｑ対へとＦＭ変調して、このＩ−Ｑ対を装置内のディジタル−アナログコンバータ（ＤＡＣ）に出力する。ＤＡＣは、ディジタルＩ−Ｑ対をアナログ信号に変換し、このアナログ信号をＩ−Ｑ余弦波生成器に出力する。余弦波生成器は、ＩおよびＱの値にそれぞれ比例する振幅を有する同相余弦波および直交余弦波を生成する。これらの余弦波は、無線送信するために、加算される。
【００１２】
アナログモードで受信するとき、周波数コンバータが、受信した無線周波数（ＲＦ）信号を中間周波数（ＩＦ）にダウンコンバートする。ディジタルダウンコンバータが、受信信号をディジタルのＩ値およびＱ値に変換し、それらをプロセッサに出力する。その後、プロセッサは、ＩおよびＱの値を、受信信号のディジタル表現に復号して、信号内容を抽出する。
【００１３】
【発明の実施の形態】
図３は、本発明のトランシーバ３０のコンポーネントを示すブロック図である。本発明によれば、ハードウェアコンポーネントの単一のセットを利用して、図１に示したワイヤレスシステム１のようなワイヤレスシステムを通じて、ＴＤＭＡモードおよびアナログモードの両方で通信することが可能となる。図２の周知のトランシーバ１０を図３に示した本発明のトランシーバ３０と比較すればわかるように、図２に示したハードウェアコンポーネントのうちのいくつかは省略されている。本発明によれば、アナログモードにおいてデータおよびオーディオ信号を表現するために、Ｉ−Ｑ対を利用する。したがって、ＴＤＭＡモードでオーディオおよびデータ信号を処理し変復調するために利用されるのと同じハードウェアを、アナログモード動作で利用することが可能となる。しかし、注意すべき点であるが、アナログモードおよびＴＤＭＡモードの動作で同じハードウェアを利用することは本発明の必要条件ではない。
【００１４】
好ましい実施例によれば、Ｉ−Ｑ対の生成およびＦＭ変調は、例えばディジタル信号プロセッサ（ＤＳＰ）のようなプロセッサ上で実行されるファームウェアで実行される。ＴＤＭＡモード動作のために利用されるコンポーネントはアナログモード動作でも利用可能であるため、図２に示したＦＭ変復調ハードウェアコンポーネントはもはや不要となる。本発明のトランシーバ３０がアナログモードで送受信機能を実行する方法については以下で詳細に説明する。また、本発明は、ＴＤＭＡシステムにおけるアナログモード動作を実行することに関して説明されているが、本発明の原理および考え方は、他のタイプのワイヤレスシステムにおいてアナログモード動作を実行することにも適用可能である点にも注意すべきである。
【００１５】
アナログモードでオーディオ信号を送信するために、ＤＳＰ４０は、ディジタルＩ−Ｑ対をＤＡＣ３１に送り、ＤＡＣ３１は、ディジタルのＩ値およびＱ値をアナログのＩ値およびＱ値に変換する。これらのアナログのＩ値およびＱ値は、Ｉ／Ｑ余弦波生成器３２に送られる。Ｉ／Ｑ余弦波生成器３２は、アナログ信号を同相（Ｉ）余弦波および異相(out-of-phase)余弦波に変換する。直交相余弦波は、同相余弦波から９０°位相がずれている。同相余弦波は、アナログＩ値に比例する振幅を有し、異相余弦波は、アナログＱ値に比例する振幅を有する。Ｉ／Ｑ余弦波生成器３２は、無線送信するために、これらの余弦波を加算する。
【００１６】
トランシーバ３０がアナログモードで動作しているとき、オーディオ信号を受信すると、周波数コンバータ３５は、受信ＲＦ信号を中間周波数（ＩＦ）にダウンコンバートする。通常、ＲＦ周波数は、８００〜９００メガヘルツ（ＭＨｚ）の範囲にある。この場合、中間周波数は通常、約８０ＭＨｚとなる。しかし、当業者には理解されるように、本発明のトランシーバ３０は、ＲＦあるいはＩＦ周波数に関して限定されない。
【００１７】
ディジタルダウンコンバータ３３は、ＩＦ信号をディジタルＩ−Ｑ対に変換し、このディジタルＩ−Ｑ対はＤＳＰ４０に送られる。ＤＳＰ４０は、ディジタル信号を、以下で詳細に説明するさまざまなルーチンに従って処理する。一般に、ＤＳＰ４０は、Ｉ−Ｑ対を復号してオーディオ情報を抽出する。ＤＳＰ４０は、抽出されたオーディオ情報を、最終的にその情報をＭＴＳＯへ送るセルサイトの他のコンポーネントに送信する。
【００１８】
アナログモードでデータを送受信するときにＤＡＣ３１、余弦波生成器３２、ディジタルダウンコンバータ３３によって実行される作業（タスク）は、アナログモードでオーディオ信号を送受信することに関して、上記と同一である。しかし、ＤＳＰ４０は、それが実行している作業がオーディオ信号に関連するものかデータ信号に関連するものかに応じて異なる機能を実行する。ワイヤレスシステムを通じて送信するためにオーディオ信号がＤＳＰ４０に送られると、ＤＳＰ４０は、それに応じてオーディオ信号を処理する。基地局がデータをＤＳＰ４０に送ると、その信号は、データに対応すると識別され、ＤＳＰ４０は、それに従ってデータ信号を処理する。
【００１９】
本発明によれば、ＤＳＰ４０は、オーディオ送信ルーチン、データ送信ルーチン、オーディオ受信ルーチンおよびデータ受信ルーチンを実装する。ＤＳＰ４０でこれらのルーチンを実行することにより、これらの異なる機能を実行するためのハードウェアコンポーネントの必要がなくなる。オーディオ送信ルーチンは、オーディオ信号を送信することに関連する作業を実行する。データ送信ルーチンは、データ信号を送信することに関連する作業を実行する。オーディオ受信ルーチンは、オーディオ信号を受信することに関連する作業を実行する。データ受信ルーチンは、データ信号を受信することに関連する作業を実行する。したがって、ＤＳＰ４０は、これらの作業を実行するソフトウェアルーチンを実行するようにプログラムされる。
【００２０】
本発明で用いるのに適したオーディオ受信ルーチンは、米国特許第５，６９４，０７９号に記載されている。したがって、簡単のため、オーディオ情報を表すＩ−Ｑ対を復調し処理することに関連する作業についてはここでは詳細に説明しない。
【００２１】
ＦＭ変調において、ＦＭ変調（された）信号は、入力信号の振幅に比例するように位相が変化する。Ｉ−Ｑ対を利用してＦＭ変調信号を生成するとき、Ｉ−Ｑ対の位相は、ＦＭ変調信号の適当な位相変化を生成するように変化しなければならない。Ｉ−Ｑ対のＩ値およびＱ値を変えることにより、ＦＭ変調信号の位相は、入力信号の振幅に比例するように変化する。オーディオ信号に関して、ＦＭ信号の瞬間周波数は、オーディオ入力の現在の振幅に比例する。ディジタル領域では、これは、次のＦＭ出力（これは、次のＩ−Ｑ対により表される）の位相変化が、次のオーディオ入力レベルに比例するようにすることと等価である。オーディオ入力サンプルの振幅を表すのに必要な位相変化を求める方法は周知である。したがって、簡単のため、オーディオ入力サンプルを表す位相変化を決定する方法についてはここでは詳細に説明しない。
【００２２】
本発明によれば、Ｉ−Ｑ対は次のようにして生成される。変調されているオーディオ信号のサンプルをａ（ｎ）で表す。変数ｎはサンプルインデックスに対応する。１つの実装では（これは単なる例として言及するものである）、ｎは、１６０キロヘルツ（ｋＨｚ）のレートでインクリメントされる。これは、毎秒１６０，０００対のＩ−Ｑ対がＤＳＰ４０により生成されることを意味する。式１は、現在のサンプルｎのａ（ｎ）と位相ｐ（ｎ）の間の所望の関係を定義する。
ｐ（ｎ）＝ｐ（ｎ−１）＋ｋ×ａ（ｎ）    （式１）
ただし、ｐ（ｎ−１）は、直前のオーディオサンプルｎ−１の位相であり、ｋは、ａ（ｎ）と、変調信号のピーク周波数偏差との間の所望の関係を得るように選択される任意スケーリング（比例）定数である。式１を次のように書き直す。
ｐ（ｎ）−ｐ（ｎ−１）＝ｋ×ａ（ｎ）
理解されるように、位相の変化は、現在のオーディオサンプルの振幅に比例する。Ｉの値Ｉ（ｎ）およびＱの値Ｑ（ｎ）はそれぞれ、図４に示す単位円５０上の値であり、次のように式２から得られる。
Ｉ（ｎ）＝ｃｏｓ（ｐ（ｎ））
Ｑ（ｎ）＝ｃｏｓ（ｐ（ｎ）−９０°）    （式２）
オーディオ信号ａ（ｎ）の振幅は、Ｉの値Ｉ（ｎ）およびＱの値Ｑ（ｎ）を決定するために、ＤＳＰ４０により実行されるオーディオ送信ルーチンによって、式１および２に従って利用される。当業者には理解されるように、式１および２によって表されるアルゴリズムは、さまざまな方法で実行可能である。例えば、このアルゴリズムは、計算の実行の必要に応じてオンザフライで実行することも可能である。あるいは、ＩおよびＱの値を記憶するためにルックアップテーブルを用いて、オーディオ入力サンプルの振幅に対応するインデックスにより、適当なＩおよびＱの値にアクセスすることができるようにすることも可能である。
【００２３】
図４の横軸はＩ値に対応し、縦軸はＱ値に対応する。それぞれのＩ−Ｑ対Ｉ（ｎ），Ｑ（ｎ）は、図４に示す単位円５０上の一点に対応する。単位円５０上でその点のある象限は、ＩおよびＱの値に依存する。オーディオ信号の１フレームに関連するＩ−Ｑ対が、式１および２によって表されるアルゴリズムを用いて得られると、それらのＩ−Ｑ対はＤＡＣ３１に送られ、ＤＡＣ３１は、それらをアナログ値に変換する。その後、これらのアナログ値は、余弦波生成器３２に送られる。Ｉ／Ｑ余弦波生成器３２は、Ｉ値に比例する振幅を有する同相余弦波と、Ｑ値に比例する振幅を有する異相余弦波とを生成する。位相余弦波は、同相余弦波とほぼ９０°位相がずれている。これらの余弦波は、無線送信のために、Ｉ／Ｑ余弦波生成器３２によって加算される。
【００２４】
好ましい実施例によれば、単位円５０上のＩおよびＱの値（以下、これらをそれぞれＩ＿ｕｎｉｔ＿ｃｉｒｃｌｅおよびＱ＿ｕｎｉｔ＿ｃｉｒｃｌｅという）は、直接にはＤＡＣ３１に送られない。むしろ、ＤＡＣ３１が正しい電圧値を生成することを保証するとともに余弦波生成器３２が正しい直交波を生成することを保証するように、ＤＡＣ３１に出力される必要のある実際のＩおよびＱの値を得るために、これらのＩおよびＱの値はまず補償ルーチンによって処理される。ＤＳＰ４０によって実行される補償ルーチンは、単位円（Ｉ，Ｑ）対を、ＤＡＣ３１が正しい結果を生成する（Ｉ，Ｑ）対に変換する。ＤＡＣ３１および余弦波生成器３２は、補償ルーチンによって補正される次のような標準的な劣化を受ける。
【００２５】
（１）ＤＡＣ３１から結果として出力される電圧が０に等しくなるためには一般に、ＩおよびＱに対して０でない相異なる値が必要とされる。これらの０でないＩおよびＱの値（オフセット誤差）をそれぞれＩｏｆｆおよびＱｏｆｆという。
【００２６】
（２）ＤＡＣ３１から結果として出力される電圧において同じ変化を得るには、一般に、ＩおよびＱの値において相異なる変化が必要とされる。このため、ＩおよびＱの値は、このファクタを補償するために別個にスケールされる。以下、これらのスケーリングファクタをそれぞれＩａｍｐおよびＱａｍｐという。
【００２７】
（３）余弦波生成器３２のＩおよびＱ生成器から結果として出力されるＩおよびＱ信号は正確に９０°だけ離れているわけではない。この位相誤差は、ｐｈａｓｅ（Ｑ）−ｐｈａｓｅ（Ｉ）−９０°として定義される。理想的には、この位相誤差は０である。これは、ｐｈａｓｅ（Ｑ）が正確に９０°だけｐｈａｓｅ（Ｉ）から離れている場合である。
【００２８】
これらの劣化を補償するために用いられる補償パラメータは、好ましくは、メインコントローラ４１がＤＳＰ４０に送る補償メッセージを通じて、メインコントローラ４１によって指定される。このメッセージがＤＳＰ４０に到着すると、ＤＳＰ４０内のメモリ（図示せず）にこれらのパラメータを記憶するように、補償ルーチンが呼び出される。補償公式は、以下のように導出される。ＤＳＰ４０がＩｇｅｎおよびＱｇｅｎを生成すると、オフセット誤差を無視して、以下のＩおよびＱの値（ＩｏｕｔおよびＱｏｕｔ）が、ＤＡＣ４２から出力される。これらのＩｇｅｎおよびＱｇｅｎの値は、ＤＡＣ３１が正しい電圧を生成することを保証するために、ＤＳＰ４０によって生成されＤＡＣ３１に出力されなければならないＩおよびＱの値に対応する。
【００２９】
Ｉｇｅｎ、Ｑｇｅｎ、Ｉａｍｐ、Ｑａｍｐおよび位相誤差（ｐｈａｓｅ＿ｅｒｒｏｒ）の間の関係を図５に示す。この関係は、式３および４で表される。
【数１】
0003916875.tif 000002
ＩｇｅｎおよびＱｇｅｎは、次のように表される。
【数２】
0003916875.tif 000003
項ＩｄｅｓおよびＱｄｅｓは、所望のＩおよびＱの値、すなわち、ＤＡＣ３１から出力されるべきＩおよびＱの値である。その後、これらの値ＩｄｅｓおよびＱｄｅｓを、Ｉｄｅｓ＝Ｉ＿ｕｎｉｔ＿ｃｉｒｃｌｅおよびＱｄｅｓ＝Ｑ＿ｕｎｉｔ＿ｃｉｒｃｌｅに等しいとおく。すると、ＩｇｅｎおよびＱｇｅｎは、オフセット誤差も補償して、次のように表すことができる。
【数３】
0003916875.tif 000004
メインコントローラ４１によって補償メッセージを通じてＤＳＰ４０に送られる補償パラメータは次の通りである。
ｔｘ＿ｉ＿ａｍｐ＝Ｉａｍｐ、
ｔｘ＿ｑｓｅｃ＝Ｑａｍｐ／ｃｏｓ（ｐｈａｓｅ＿ｅｒｒｏｒ）、
ｔｘ＿ｉｔａｎ＝Ｉａｍｐ×ｓｉｎ（ｐｈａｓｅ＿ｅｒｒｏｒ）／ｃｏｓ（ｐｈａｓｅ＿ｅｒｒｏｒ）、
Ｉｏｆｆ、およびＱｏｆｆ
これらのパラメータを式５に代入すると、ＩｇｅｎおよびＱｇｅｎは次のように表される。
Ｉｇｅｎ＝（Ｉ＿ｕｎｉｔ＿ｃｉｒｃｌｅ×ｔｘ＿ｉ＿ａｍｐ）＋（Ｑ＿ｕｎｉｔ＿ｃｉｒｃｌｅ×ｔｘ＿ｉｔａｎ）＋Ｉｏｆｆ
Ｑｇｅｎ＝（Ｑ＿ｕｎｉｔ＿ｃｉｒｃｌｅ×ｔｘ＿ｑｓｅｃ）＋Ｑｏｆｆ
（式６）
このようにして、ＩｇｅｎおよびＱｇｅｎの値（これらは、ＤＳＰ４０からＤＡＣ３１に送られる必要のあるＩおよびＱの値である）は、式６から得ることができる。
【００３０】
補償ルーチンを用いてＩおよびＱに対する補償された値を得ることによる利点の１つは、比較的安価なハードウェア（これは、上記の劣化を引き起こす可能性が高い）を、ＤＡＣ３１および余弦波生成器ハードウェア３２に利用することができることである。しかし、注意すべき点であるが、必ずしも補償ルーチンを利用しなければならないわけではない。本発明の補償ルーチンを利用するのではなく、これらの劣化を生じないハードウェアコンポーネントを利用することも可能である。
【００３１】
補償パラメータの一部または全部は、トランシーバを現場に実装する前に工場で決定することが可能である。環境条件を考慮に入れるため、一部のパラメータを現場で決定することも可能である。通常、それぞれのトランシーバで、相異なる補償パラメータを用いることが必要となる。したがって、余弦波生成器３２によって正しいＦＭ変調信号が出力されるために必要とされる補償パラメータの値を決定するために、何らかの試験を実行することが必要となる。この試験は、例えば、スペクトラムアナライザのようなツールを用いて実行可能である。補償パラメータに対する適当な値を得るためにこのような試験を実行する方法は、当業者には理解されるところである。
【００３２】
次に、図６を参照して、データ送信ルーチンについて説明する。パワーレベル変更やハンドオフを示すメッセージのようなさまざまなタイプのメッセージを基地局が移動機へ送ることを可能にするため、本発明のデータ送信ルーチンは、１および０の適当な列（シーケンス）を生成することによって周波数シフトキーイングを実行する。上記のように、Ｉ−Ｑ対の適当なシーケンスを生成することにより、ＦＭ変調信号の位相を変えることができる。ＦＳＫでは、１および０は、ＦＭ変調信号におけるある位相遷移によって表される。したがって、上記の式１および２を用いることにより、１および０の適当なシーケンスを生成するのに必要なＩ−Ｑ対が得られる。ここでも注意すべき点であるが、データ送信ルーチンについて、基地局から移動機へ送信されるメッセージに関して記載しているが、データ送信ルーチンは、移動機から基地局へメッセージを送信するために移動機において利用することも可能である。このことは、本明細書に記載のオーディオ送信、オーディオ受信およびデータ受信ルーチンについても当てはまる。
【００３３】
ＦＳＫを実行する際に、４つの異なるビット遷移が起こり得る。すなわち、０から０への遷移（０−０遷移）、０から１への遷移（０−１遷移）、１から０への遷移（１−０遷移）および１から１への遷移（１−１遷移）である。本発明の好ましい実施例によれば、４つのルックアップテーブルを用いて、それぞれの遷移に対するＩおよびＱの値を記憶する。２進数０である第１ビットから２進数０である第２ビットに遷移するには、第２ビットを表す最初のＩ−Ｑ対の位相は０°でなければならない。２進数０である第１ビットから２進数１である第２ビットに遷移するには、同じく、第２ビットを表す最初のＩ−Ｑ対の位相は０°でなければならない。２進数１である第１ビットから２進数０である第２ビットに遷移するには、第２ビットを表す最初のＩ−Ｑ対の位相オフセット（位相のずれ）は、第１ビットを表す最後のＩ−Ｑ対の位相に等しくなければならない。２進数１である第１ビットから２進数１である第２ビットに遷移するには、第２ビットを表す最初のＩ−Ｑ対の位相オフセットは、第１ビットを表す最後のＩ−Ｑ対の位相に等しくなければならない。
【００３４】
したがって、現在のビットの最初のＩ−Ｑ対の位相は、前のビットの最後のＩ−Ｑ対の位相に依存する。その結果、現在のビットに対して適当なＩ−Ｑ対を選択することにより、所望のビット値を生成することができる。例えば、前のビットが０である場合、０−１遷移は、次のビットに対して位相０°を生成する最初のＩ−Ｑ対を選択することによって、生成することができる。各ルックアップテーブルをインデックスづけるために用いられるアドレスは、これらの４つの遷移のうちのいずれが生じているかと、その遷移を生成するためにすでに出力されているＩ−Ｑ対の数（すなわち、ルーチンがその遷移においてどこにいるか）とに基づく。
【００３５】
本発明のトランシーバ３０が、オーディオの送信からデータの送信へ、またはその逆へ遷移するとき、位相の突然の変化を避けなければならない。したがって、これらの遷移が大きい突然の位相変化を伴わないことを保証するような処置を講じなければならない。本発明によれば、オーディオからデータに遷移するとき、データ送信ルーチンは、データのストリームを表すすべてのＩ−Ｑ対の位相オフセットが、最後のオーディオサンプルを表すＩ−Ｑ対の位相に等しくなることを保証する。上記のオーディオ送信ルーチン中に、ブロック６１に示すように、ＤＳＰ４０は、現在のオーディオサンプルを表すＩ−Ｑ対の位相のインジケータを記憶する。データ送信ルーチンは、ブロック６３に示すように、この記憶されたインジケータを用いて、最初のデータサンプルの位相を何にすべきかを決定する。データ送信ルーチンは、データの最初のサンプルに関連するＩ−Ｑ対が、オーディオの最後のサンプルに関連するＩ−Ｑ対と同じ位相を有することを保証する。
【００３６】
好ましい実施例によれば、データ送信ルーチンは、最後のオーディオビットに続く最初のデータビットに対して、０−０遷移または０−１遷移のいずれかを表すＩ−Ｑ対を出力する。すなわち、最初のデータビットに対して、ルーチンは、それが０からの遷移であると仮定する。これらのいずれのルックアップテーブルにおける最初のＩ−Ｑ対も、位相は０°である。その後、データ送信ルーチンは、ルックアップテーブルから、適当な位相変化を与えるＩ−Ｑ対を選択する。ブロック６５に示すように、データサンプルを表すすべてのＩ−Ｑ対に対して、Ｉ−Ｑ対の位相を、最後のオーディオサンプルを表すＩ−Ｑ対の位相だけずらすように複素乗算を実行する。Ｉ−Ｑ対に関連する位相を所望の位相だけ変化させるように複素乗算を実行する方法は、当業者には理解されるところである。
【００３７】
最初のデータサンプルに関連する最初のＩ−Ｑ対の位相が０°になることを保証することにより、ルーチンは最後のオーディオサンプルを表すＩ−Ｑ対の位相を確かめるだけでよいという点で、複素乗算が容易になる。換言すれば、最初のデータビットに関連する最初のＩ−Ｑ対に対して常に位相０°から開始することにより、ルーチンは、データビットに関連するそれぞれのＩ−Ｑ対の位相を、最後のオーディオサンプルの位相だけずらせばよいことになる。そうでなければ、ルーチンは、データビットの位相をずらすための複素乗算プロセスを実行するために、最後のオーディオサンプルの位相と、テーブルから用いられる最初のＩ−Ｑ対の位相とを決定しなければならないことになる。したがって、最初のデータビットに関連するＩ−Ｑ対の位相を０°に強制することにより、位相ずらしプロセスが簡単化される。当業者には理解されるように、本発明は、位相ずらしプロセスを実行するこの好ましい実施例に限定されるものではない。
【００３８】
データの送信からオーディオの送信に遷移すると、オーディオ送信ルーチンは、データに続く最初のオーディオサンプルを表すＩ−Ｑ対が、データの前に出力された最後のオーディオＩ−Ｑ対の位相に等しい位相オフセットを有することを保証する。これは、データに続く最初のオーディオサンプルを表すＩ−Ｑ対に対する複素乗算を実行することによって実現される。しかし、オーディオからデータへの遷移の際に実行される複素乗算とは異なり、データストリームに続く最初のオーディオサンプルに関連するＩ−Ｑ対のみを乗算すればよい。最初のオーディオサンプルに対して実行される位相変化は、後続のオーディオサンプルを表すＩ−Ｑ対に対して暗黙的に繰り越されることになる。
【００３９】
本発明によれば、データに続くオーディオを表す最初のＩ−Ｑ対の位相は、データの最後のビットが１であった場合にだけずらせばよいことがわかる。データの最後のビットが０であった場合、位相オフセットを実行する必要はない。オーディオ送信ルーチンは、単に、データの前の最後のオーディオサンプルを表す最後のＩ−Ｑ対の位相と同じ位相を有するＩ−Ｑ対から開始するだけである。上記のように、現在のオーディオサンプルの位相は、オーディオ送信ルーチンによって記憶されている。オーディオ送信ルーチンは、単に、この位相を用いて、データに続く最初のオーディオサンプルを表す最初のＩ−Ｑ対の位相オフセットをどうすべきかを決定する。オーディオ送信ルーチンは、ブロック６７に示すように、最後のデータビットが０であったかそれとも１であったかを判断する。０であった場合、ブロック６９に示すように、オーディオ送信ルーチンは、位相オフセットを実行せずに、実行される。
【００４０】
また、位相オフセットを実行する必要がないとき（すなわち、最後のデータビットが１であったとき）、位相オフセットは常に同一であることもわかる。上記のように、この位相オフセットは、データに続くオーディオ送信ルーチンの開始位相が、データの前の最後のオーディオサンプルを表す最後のＩ−Ｑ対の位相に等しくなるようにしなければならない。この位相は、好ましくは、オーディオ送信ルーチンが使用するために、あらかじめ決定され、ＤＳＰ４０に記憶される（すなわち、ハードコードされる）。したがって、オーディオ送信ルーチンは、単に、このあらかじめ記憶された位相オフセットを利用して、データの最後のビットが１であるときの複素乗算を実行するだけである。オーディオ送信ルーチンは、最後のデータビットが１であったと判定した場合（ブロック６７）、ブロック７１に示すように、このあらかじめ記憶された位相オフセットを用いて、最初のオーディオサンプルに関連する最初のＩ−Ｑ対に対する複素乗算を実行する。
【００４１】
次に、好ましい実施例によるデータ受信ルーチンについて、図７および図８を参照して説明する。データ信号が、図３に示すディジタルダウンコンバータ３３によって受信されるとき、データは、図７に示すダイヤグラムによって表される（あるいはこれと類似の）フォーマット（がフェージングおよびノイズにより変形されたもの）である。データ信号は、物理的には、（Ｉ，Ｑ）の値の列（シーケンス）として表される。データメッセージは、６４ビットの初期ドッティングシーケンス(dotting sequence)８１から開始した後、無線リンクワード（ＲＬＷ：radio link word）８２が続く。各ＲＬＷ８２は、３７ビットのドッティングシーケンス８３と、これに続く１１ビットのバーカー(Barker)シーケンスと、これに続く４８ビットのデータおよびＢＣＨ８５とを含む。ＢＣＨビットは、チェックサムを表す。各ＲＬＷ８２は、５回繰り返される。したがって、ＤＳＰ４０は、各ＲＬＷ８２を復号する機会が５回ある。ドッティングシーケンス８３は、クロック回復のために用いられ、バーカーシーケンスは、データ８５の最初のビットがどこから始まるかを判定するために用いられる。
【００４２】
上記の無線インタフェース標準(Air Interface Standard)に記載されているように、データは、移動機から、図３のボックス３３により出力される（Ｉ，Ｑ）値の形ではなく、周波数変調（ＦＭ）フォーマットで受信される。このため、最初のステップで、データは、（Ｉ，Ｑ）フォーマットからＦＭに変換される。
【００４３】
ＩおよびＱの値の基本的な形は上記の式２に記載されている。素朴なアプローチでは、例えば、（ｄ／ｄｔ）ａｒｃｔａｎ［Ｑ（ｔ）／Ｉ（ｔ）］をとることにより電圧Ｖ（ｎ）＝（ｄ／ｄｔ）ｐ（ｎ）を求める直接変換を実行することも可能である。しかし、以下の代替手続きによって、数値ノイズを低減し、計算効率を向上させることができる。まず、ΔＩ（ｎ）＝Ｉ（ｎ）−Ｉ（ｎ−１）、ΔＱ（ｎ）＝Ｑ（ｎ）−Ｑ（ｎ−１）、および、信号強度推定値γ（ｎ）＝Ｉ２（ｎ）＋Ｑ２（ｎ）を求める。次に、Ｖ（ｎ）＝ｃ［Ｉ（ｎ）ΔＱ（ｎ）−Ｑ（ｎ）ΔＩ（ｎ）］／γ（ｎ）から電圧を求める。ただし、ｃは比例定数である。セルラシステムに典型的なノイズの多い環境では、Ｖ（ｎ）の個々のサンプルは非常に信頼性が低い。
【００４４】
米国特許第４，５９６，０２４号に記載されている手続きの変形例により、各ビットセル期間中にとったＶ（ｎ）のいくつかのサンプルを組み合わせる。米国特許第４，５９６，０２４号の図３のボックス２７を参照。このボックス２７は、尤度比ＤＬ（ｔ，ｖ）に対する値のテーブルを含む。現在のところ好ましい手続きによれば、例えば、J. J. Dongarra et al., LINPACK Users' Guide, SIAM, Philadelphia (1979)、に記載されているように、ＤＬ（ｔ，ｖ）を、特異値分解（ＳＶＤ）により分解する。すなわち、
【数４】
0003916875.tif 000005
である。ただし、Ｕ（ｔ）は、１個のビットセル内の相異なるサンプルに対する重みづけであり、Ｚ（ｖ）、電圧推定値の非線形重みづけである。和
【数５】
0003916875.tif 000006
は、ビットの初期推定値を与える。上記のDongarra et al.の文献に記載されているように、ＵおよびＺの詳細は、ドッティングを検出するとき（クロックを判定しなければならないとき）と、ビットを復号するときとではわずかに異なる。
【００４５】
後者の場合、さらに追加の重みづけを用いる。各ワードが繰り返される（本願の図７を参照）ため、相異なる反復に対して得られるＢの値にさらに重みづけを行う。これは、式
【数６】
0003916875.tif 000007
で表すことができる。ただし、ＷＡは、Ｂｊに対して、その公称値からの距離により重みづけを行い、ＷＢは、反復ｊに対するビット期間中の平均信号強度により重みづけを行う。
【００４６】
ドッティングシーケンス８１、８３は、上記の上記の無線インタフェース標準(Air Interface Standard)によって要求されるように、５ｋＨｚの波形を生成する１と０のシーケンスである。図７に示す特定のフォーマットの場合、ＤＳＰ４０は、初期ドッティングシーケンス８１を利用して、データメッセージが受信されていることを判定し、その後、各ＲＬＷ８２のドッティングシーケンス８３を利用して、各ＲＬＷ８２に役立てる。ＤＳＰ４０は、受信される５ｋＨｚエネルギーのレベルおよび信号の純度を測定することにより、ドッティングシーケンス８１、８３を検出する。５ｋＨｚエネルギーの純度は、信号のうちどのくらいの部分が５ｋＨｚの周波数以外の周波数を含むかに関連する。純度条件は、信号対ノイズ・歪み（ＳＩＮＡＤ）比を求めることにより評価される。５ｋＨｚエネルギーのレベルがあるしきい値レベルを超え、かつ、ＳＩＮＡＤ比があるしきい値を超える場合、ＤＳＰ４０は、ドッティングシーケンスが検出され、データメッセージが受信されていると判断する。これらのステップは、図８の流れ図のブロック９２により表されている。
【００４７】
ドッティングシーケンスが検出された後、ＤＳＰ４０は、５ｋＨｚ信号の位相を判定する。この位相は、ＤＳＰ４０を、各データビットの開始に同期させる。これは本質的にクロック回復であり、これにより、ＤＳＰ４０はビットセルと揃う（整合する）ことが可能となる。ドッティングシーケンスを用いてクロック回復を実行する方法については、当業者には理解されるところである。現在のところ好ましい実施例では、これは、フーリエ変換の位相を用いてなされる。これについては、ドッティングの検出に関してすでに言及した。このステップは、図８のブロック９４により表されている。次に、ＤＳＰ４０は、バーカーシーケンスの探索を開始する。ＤＳＰ４０が、ドッティングシーケンスを検出し、クロック回復を実行した後では、ＤＳＰ４０は、ドッティングシーケンスを発見したが、ドッティングシーケンス内のどこにいるかはまだ判定していない。ＤＳＰ４０は、バーカーシーケンスを検出し、これを用いて、データ８５がどこから始まるかを判定する。バーカーシーケンスを検出するステップは、図７のブロック９６により表されている。バーカーシーケンス８４は、１と０の特定のシーケンスである。ＤＳＰ４０は、この特定のシーケンスを探索し、それが検出されると、その次のビットがデータ８５の最初のビットであると判断する。こうして、ＤＳＰ４０は、バーカーシーケンスを利用して、データ８５に整合する。すなわち、データ８５の最初のビットがどこから始まるかを判定する。このステップは、図８のブロック９８により表されている。
【００４８】
データ８５が発見された後、ＤＳＰ４０は、そのデータを復号する。データを復号するために、プロセッサは、ビットが２進数１を表すかそれとも２進数０を表すかを判定する前に、特定回数反復されたＲＬＷのビットを評価する。各反復に対して、プロセッサは、それぞれのビットを評価して、それが２進数１である可能性が高いかそれとも２進数０である可能性が高いかを判断する。特定回数の反復に対してビットを評価した後、プロセッサは、すべての評価の結果を用いて、それぞれのビットが２進数１であるかそれとも２進数０であるかを判定する。好ましい実施例では、ＤＳＰ４０は、５回の反復のそれぞれのＲＬＷ８２に対してデータ８５の各ビットを探索し、各ビットに対応する信頼係数を生成し記憶する。このステップはブロック１００により表されている。
【００４９】
信頼係数は、波形がどのくらい忠実に０または１を表しているかと、信号の信号強度とに基づく。波形が、相対的にノイズが多い場合、あるいは、ＲＦ信号強度が低い場合、ＤＳＰ４０は、その波形が１または０のいずれであるかに関する判定に低い重みを割り当てる。波形が、相対的にノイズが少なく、かつ、ＲＦ信号強度が相対的に高い場合、ＤＳＰ４０は、その波形が１または０のいずれであるかに関する判定に高い重みを割り当てる。このプロセスを、現在のＲＬＷ８２のそれぞれの反復について実行した後、ＤＳＰ４０は、全５回の反復の各ＲＬＷ８２の各ビットに対する信頼係数の和をとり、その和を、あるしきい値レベル（好ましくは、０）と比較する。和がしきい値レベルより大きい場合、ＤＳＰ４０は、そのビットが１であると判定する。和がしきい値レベルより小さい場合、ＤＳＰ４０は、そのビットが０であると判定する。
【００５０】
５回のそれぞれの反復の各ビットについて信頼係数を割り当てるこのプロセスは、ドッティングシーケンスおよびバーカーシーケンスについても実行される。５回のそれぞれの反復に対して、ＤＳＰ４０は、上記のようにして、ドッティングシーケンスとバーカーシーケンスを結合したシーケンスの各ビットに対する信頼係数を求める。したがって、５回の反復の終了までに、ＤＳＰ４０は、結合シーケンスの各ビットが１であるかそれとも０であるかを判定する。信頼係数を利用してビットが１であるかそれとも０であるかを判定することに関連するステップは、図８のブロック１０１により表されている。上記のように、ドッティングシーケンスおよびバーカーシーケンスは、特定の既知シーケンスである。ＤＳＰ４０は、判定の結果を、既知の結合シーケンスと比較し、生じたビット誤りの数を判定する。このステップは、図８のブロック１０３により表されている。ビット誤りの数が所定のしきい値を超える場合、ＤＳＰ４０は、メッセージ処理を中断する。このステップは、図８のブロック１０４により表されている。その代わりに、ＤＳＰ４０は、この目的のためにバーカーシーケンスのみを用いることも可能であるが、バーカーシーケンスおよびドッティングシーケンスの両方を用いるほうが結果が良くなる。
【００５１】
基地局および移動機はいずれも１０ｋＨｚのクロック周波数を用いているが、クロックは理想的ではないため、ドリフトすることになる。これにより、ＤＳＰ４０は、データとの整合を失う可能性がある。したがって、データ受信ルーチンは、ＤＳＰ４０が周期的にビットセルの最初に再整合することを可能にするクロック追従ルーチンを実行する。好ましい実施例によれば、位相は５ｍｓごとに調整される。ビットセルあたり１２サンプルがある。１ｍｓあたり１０ビットセルがある。したがって、１ｍｓあたり１２０サンプルがあり、これは、５ｍｓごとに６００サンプルに相当する。１ｍｓあたり１０個のビットセルのそれぞれに対応する１２０サンプルのそれぞれに対して内積をとる。これを、５ｍｓ期間に関連する６００サンプルすべてについて行う。各内積（ドット積）の結果を用いて、「全位相シフト」変数を更新する。それぞれの５ｍｓ期間の終わりに、「全位相シフト」変数の値に従って位相を調整する。こうして、５ｍｓごとに、データ受信ルーチンは、ＤＳＰ４０をビットセルの最初に再整合させる。
【００５２】
また、本発明は、シグナリングトーン検出ルーチンを提供する。このルーチンは、データ８５が受信されているときと、シグナリングトーンが受信されているときとを区別するために用いられる。さまざまなタイプの情報を基地局へ通信するために、さまざまな期間のシグナリングトーンが、移動機から基地局に送信される。
【００５３】
シグナリングトーンは、すべて０のシーケンスまたはすべて１のシーケンスによって表される。これは、１０ｋＨｚの正弦波に対応する。所定のしきい値レベルの１０ｋＨｚエネルギーが所定時間検出されると、シグナリングトーン検出ルーチンは、シグナリングトーンが検出されたと判定する。ＲＬＷに含まれるデータビットのシーケンス８５が、０の長いシーケンスまたは１の長いシーケンスである場合、このシーケンスは、プロセッサがシグナリングトーンのシーケンスと混同するのに十分な１０ｋＨｚエネルギーを有する可能性がある。この問題点を避けるために、各ＲＬＷの後にドッティングおよびバーカーシーケンス内のビット誤りの数を検査し、データが受信されているかどうか判定する。
【００５４】
一般に、ドッティング／バーカーシーケンスで発見されるビット誤りの数が比較的少数である場合、シグナリングトーン検出器状態は、最後のＲＬＷの受信中にシグナリングトーンエネルギーは到着していないということを反映するように修正される。逆に、ドッティング／バーカーシーケンスで発見されるビット誤りがあまりに多い場合、シグナリングトーン検出器状態は、最後のＲＬＷの受信中に到着したシグナリングトーンエネルギーを反映するように修正される。シグナリングトーン検出ルーチンがこれらの作業を実行する方法について、以下で図９を参照して説明する。
【００５５】
シグナリングトーン検出ルーチンは、常に動作しており、前述のデータ受信ルーチンとは独立である。しかし、データ受信ルーチンによって用いられるいくつかの状態変数と判定（決定）が、シグナリングトーン検出ルーチンによって利用される。ブロック１１０に示すように、シグナリングトーン検出ルーチンは、データメッセージが処理されているか否かについての、データ受信ルーチンによる判定を利用する。上記のように、データ受信ルーチンは、これらのシーケンスが何であるはずかを知っており、各ＲＬＷについて、これらのシーケンスが検出されたかどうかを判定している。図９のブロック１１０は、最初のＲＬＷについてなされるこの判定に対応する。
【００５６】
この判定がなされた後、１０ｋＨｚエネルギーのレベルが、所定時間、所定しきい値レベルより高くなったかどうかを判定する。１０ｋＨｚエネルギーのレベルは、フーリエ変換を実行し、その結果を、所定しきい値レベルと比較することによって決定される。このエネルギーのレベルは、エネルギーレベル変数に記憶される。次に、ブロック１１３に示すように、シグナリングトーン検出ルーチンは、エネルギーレベルが、所定時間、所定しきい値レベルをちょうど超えたところであるかどうかを判定する。ちょうど超えたところである場合、ブロック１１４に示すように、インジケータが記憶される。一方、エネルギーレベルがすでに所定時間所定しきい値レベルより高くなっていると判定された場合、シグナリングトーンが検出されたことを示すインジケータは変更されない。
【００５７】
ブロック１１５で、５０ｍｓの期間が経過したかどうかを判定する。この期間は、ＲＬＷの５回の反復に必要な時間に相当する。５０ｍｓ経過した場合、ブロック１１６で、最後のＲＬＷに関連するドッティングおよびバーカーシーケンスが検出されたかどうかの判定を行う。上記のように、データ受信ルーチンは、ＲＬＷの全５回の反復に対する各ビットに関連する上記の信頼係数を用いることにより、ドッティングおよびバーカーシーケンス内にあるビット誤りの数を判定する。ドッティングおよびバーカーシーケンスに関連するビット誤りの数が、これらのシーケンスが検出されたと判定されるのに十分なほど小さい場合、ブロック１１６で、シグナリングトーン検出ルーチンは、データメッセージが受信されているかどうかを判定する。その後、ブロック１１８に示すように、必要なアクションがＤＳＰ４０によって実行されてから、プロセスは、ルーチンの最初に進むことになる。
【００５８】
ブロック１１６で、ビット誤りの数が、ドッティングおよびバーカーシーケンスが検出されていないことを示していると判定された場合、プロセスはブロック１１７に進み、ＤＳＰ４０は、シグナリングトーンの検出に関連する必要なアクションを実行する際に、上記の記憶されたインジケータを用いる。
【００５９】
注意すべき点であるが、図８および図９の流れ図は、データ受信ルーチンおよびシグナリングトーン検出ルーチンが実行される方法の単なる機能的表現である。これらの流れ図は、ここで説明した機能を実装するために利用される実際のコードを表現することを意図するものではない。図８および図９の流れ図に表現された機能を実装する方法や、それらがさまざまな方法で実装可能であることは、当業者には理解されるところである。したがって、理解されるように、本発明は、これらの機能を実行するための特定のコンピュータプログラムに限定されない。
【００６０】
次に、ＤＳＰ４０とメインコントローラ４１が通信する方法について説明する。ＤＳＰ４０は、メインコントローラ４１がＤＳＰ４０をあたかも３つの独立のプロセッサであるかのごとく扱うような方法で、メインコントローラ４１と通信するようにプログラムすることが可能である。これにより、これらのプロセッサとともに動作するようにあらかじめ設定されたメインコントローラとともにＤＳＰ４０を利用することが可能となる。例えば、メインコントローラが、別の符号器コンポーネント、別の復号器コンポーネントおよび別のベースバンドコンポーネントと通信するように設定されている場合、メインコントローラが実際にはＤＳＰ４０と通信しているだけであるときに、これらの別々のコンポーネントと通信しているかのごとくメインコントローラが動作するような方法で、メインコントローラをだますようにＤＳＰ４０をプログラムすることが可能である。符号器および復号器のコンポーネントに関連する機能についてはすでに説明した。ベースバンドコンポーネントは通常、順方向および逆方向の両方でオーディオ信号を処理する。ベースバンドコンポーネントが動作する方法は、ワイヤレス通信の分野では公知である。したがって、ベースバンドコンポーネントによって実行される動作の詳細な説明はここではしない。
【００６１】
この実施例によれば、これらの別々のコンポーネントのそれぞれに対して、ＤＳＰ４０内に別々のキューを設ける。１つのキューは、メインコントローラ４１から符号器コンポーネント宛のメッセージを受け取る。もう１つのキューは、メインコントローラ４１から復号器コンポーネント宛のメッセージを受け取る。もう１つのキューは、メインコントローラ４１からベースバンドコンポーネント宛のメッセージを受け取る。メインコントローラ４１からの各メッセージは、そのメッセージが符号器関連のメッセージか、復号器関連のメッセージか、それともベースバンド関連のメッセージかを判定するためにＤＳＰ４０が利用するフィールドを含む。ＤＳＰ４０は、これらのパケットを検出し、そのメッセージを、ＤＳＰ４０内の適当なキューに割り当てる。ＤＳＰ４０は、同時に、かつ、独立に、復号器、符号器およびベースバンドのメッセージを先入れ先出し（ＦＩＦＯ）方式で処理する。メインコントローラ４１を個々のコンポーネントに接続するために用いられていたバスラインは、代わりに、ＤＳＰ４０に接続されるか、または、ＤＳＰ４０に接続されるインタフェースコンポーネントに接続されることになる。
【００６２】
もちろん、このようにあらかじめ設定されたメインコントローラ４１を、本発明のトランシーバ３０とともに利用することは必ずしも必要なことではない。本発明のこの特徴は単に、本発明が実施される方法に関してフレキシビリティを提供するものである。
【００６３】
以上、本発明の実施例について説明したが、本発明は、これらの実施例に限定されない。当業者には理解されるように、本発明の技術思想および技術的範囲を逸脱することなく、上記の実施例に変更を加えることが可能である。例えば、本発明は、特定の周波数には限定されない。また、ＤＳＰ４０がすべての復号および符号化の作業を実行するとして説明したが、他のタイプのプロセッサを、それが十分な処理能力を有する限り、この目的のために用いることも可能である。また、ＤＳＰ４０は、符号化および復号の作業を実行するために使用するテーブルおよびその他の情報の少なくとも一部を記憶することが好ましいが、ＤＳＰ４０の外部のメモリをこの目的のために用いることも可能である。この目的のためには、読出し専用メモリ（ＲＯＭ）およびランダムアクセスメモリ（ＲＡＭ）のような固体メモリデバイスや、コンパクトディスク読出し専用メモリ（ＣＤ−ＲＯＭ）や磁気メモリデバイスなどの、どのようなタイプのコンピュータ可読メモリデバイスでもよい。
【００６４】
さらに、ＤＳＰ４０によって実行される機能は、適当な処理能力を有する限り、他のタイプの処理デバイスあるいは回路によって実行されることも可能である。例えば、特定用途向け集積回路（ＡＳＩＣ）をこの目的のために用いることも可能である。ディスクリートハードウェアコンポーネントのみからなる回路も、これらのタスクを実行するように構成することが可能である。したがって、本発明は、任意のタイプのハードウェア、あるいは、ソフトウェアとハードウェアの任意の組合せを用いて実装可能である。これらの可能なすべての実装をここで一般に「ロジック」と呼ぶ。すなわち、「ロジック」という用語は、本明細書では、これらのタスクを実行するように構成可能な任意のタイプのハードウェアおよび任意のタイプのハードウェア／ソフトウェア実装を指すものである。
【００６５】
なお、本発明は、図７に示したメッセージのフォーマットには限定されない。当業者には理解されるように、データメッセージフォーマットは、実質的に無限通りの方法で変更可能であり、データ受信ルーチンは、それに応じてメッセージを復号するように変更可能である。
【００６６】
【発明の効果】
以上述べたごとく、本発明によれば、ＴＤＭＡモードおよびアナログモードの動作で同じハードウェアコンポーネントを利用することが可能となる。
【図面の簡単な説明】
【図１】通常のワイヤレスシステムの図である。
【図２】図１に示したワイヤレスシステムを通じて通信するアナログモード動作のために利用可能な周知のトランシーバのブロック図である。
【図３】好ましい実施例による本発明のトランシーバのブロック図である。
【図４】Ｉ−Ｑ対が生成される方法を例示する単位円の図である。
【図５】図４に示した単位円に従ってハードウェアによって生成されるＩ・Ｑ余弦波における不正確さを補償する補償アルゴリズムで利用される項どうしの関係を示す図である。
【図６】好ましい実施例によるデータ送信とオーディオ送信の間の遷移のための、本発明の方法を示す流れ図である。
【図７】図３に示したトランシーバのＤＳＰにより受信され復号されたデータメッセージの内容を示す図である。
【図８】データ受信ルーチンを実行するための、本発明の方法を示す流れ図である。
【図９】シグナリングトーン検出ルーチンを実行するための、本発明の方法を示す流れ図である。
【符号の説明】
１  ワイヤレスシステム
２  セル
３  トランシーバ
４  アンテナ
１０  トランシーバ
１２  符号器
１３  復号器
１４  ディジタル−アナログコンバータ（ＤＡＣ）
１５  アナログ−ディジタルコンバータ（ＡＤＣ）
１８  ＡＤＣ
１９  ＤＡＣ
２０  ＦＭ復調ハードウェア
２１  ＦＭ変調ハードウェア
２２  ディジタル信号プロセッサ（ＤＳＰ）
２３  メインコントローラ
３０  トランシーバ
３１  ＤＡＣ
３２  Ｉ／Ｑ余弦波生成器
３３  ディジタルダウンコンバータ
３５  周波数コンバータ
４０  ＤＳＰ
５０  単位円
８１  初期ドッティングシーケンス
８２  無線リンクワード（ＲＬＷ）
８３  ドッティングシーケンス
８４  バーカーシーケンス
８５  データおよびＢＣＨ
【図１】
0003916875.tif 000008
【図２】
0003916875.tif 000009
【図３】
0003916875.tif 000010
【図４】
0003916875.tif 000011
【図５】
0003916875.tif 000012
【図６】
0003916875.tif 000013
【図７】
0003916875.tif 000014
【図８】
0003916875.tif 000015
【図９】
0003916875.tif 000016