(57)【特許請求の範囲】
【請求項１】
ドップラー訂正を持つスペクトラム拡散整合フィルタを実装する方法であって、
（ａ）「ドップラー・シフト訂正」と「符号信号に対する相関」がなされるべき複素信号の入力サンプルを受信するステップと、
（ｂ）「入力サンプルの少なくとも一部」を「ドップラー・シフト訂正値」と複素混合するステップと、
（ｃ）「入力サンプルの混合された部分」と「符号信号の現在の符号位相」との複素積を計算するステップと、
（ｄ）計算された複素積を「現在の複素積分値」として合算するステップと、
（ｅ）「現在の複素積分値」の二乗の和の平方根値を計算するステップであって、各平方根値が「大きさ」と「関連する符号位相」を有するステップと、
（ｆ）符号信号を次の「現在の符号位相」にシフトするステップと、
（ｇ）符号信号の現在の符号位相に対してステップ（ｃ）〜ステップ（ｆ）を繰り返すステップと、
（ｈ）最大の「大きさ」を有する計算された平方根値の「符号位相」と「大きさ」を、ドップラー・シフトについて訂正された、入力サンプルと符号信号の間の相関の指標として出力するステップとを含む方法。
【請求項２】
さらに、受信された複素信号の値域を制限するステップを含む請求項１に記載の方法。
【請求項３】
さらに、受信された複素信号に対してサンプリング周波数を制限するステップを含む請求項１に記載の方法。
【請求項４】
さらに、受信された複素信号に対してサンプリング周波数を制限するステップの前に、帯域制限フィルタリングを適用するステップを含む請求項３に記載の方法。
【請求項５】
計算された各平方根値が格納される請求項１に記載の方法。
【請求項６】
ドップラー訂正を持つスペクトラム拡散整合フィルタを実装する回路であって、
（ａ）「ドップラー・シフト訂正」と「符号信号に対する相関」がなされるべき複素信号の入力サンプルを受信し、格納するように構成された格納回路と、
（ｂ）ドップラー・シフト訂正値を生成するドップラー・シフト発生器と、
（ｃ）「入力サンプルの少なくとも一部」を「ドップラー・シフト発生器からのドップラー・シフト訂正値」と混合する、格納回路とドップラー・シフト発生器に接続された複素ミキサと、
（ｄ）「入力サンプルの混合された部分」と「符号信号の現在の符号位相」との複素積を計算する、複素ミキサと符号信号入力に接続された複素積生成回路と、
（ｅ）計算された複素積を「現在の複素積分値」として合算する、複素積生成回路に接続された合算回路と、
（ｆ）「現在の複素積分値」の二乗の和の平方根値を計算する、合算回路に接続された平方根回路であって、各平方根値が「大きさ」と「関連する符号位相」を有する平方根回路と、
（ｇ）複数の計算された平方根値を処理する、平方根回路に接続された出力処理回路であって、最大の「大きさ」を有する計算された平方根値の「符号位相」と「大きさ」が、ドップラー・シフトについて訂正された、入力サンプルと符号信号の間の相関を示す出力処理回路を含む回路。
【請求項７】
さらに、受信された複素信号の値域を制限する制限回路を含む請求項６に記載の回路。
【請求項８】
さらに、受信された複素信号に対してサンプリング周波数を制限する制限回路を含む請求項６に記載の回路。
【請求項９】
さらに、制限回路の前に接続された帯域制限フィルタを含む請求項８に記載の回路。
【請求項１０】
ドップラー訂正を持つスペクトラム拡散整合フィルタを実装するための、コンピュータ読み出し可能媒体上に存在するコンピュータ・プログラムであって、コンピュータに対して、
（ａ）「ドップラー・シフト訂正」と「符号信号に対する相関」がなされるべき複素信号の入力サンプルを受信させる命令と、
（ｂ）「入力サンプルの少なくとも一部」を「ドップラー・シフト訂正値」と複素混合させる命令と、
（ｃ）「入力サンプルの混合された部分」と「符号信号の現在の符号位相」との複素積を計算させる命令と、
（ｄ）計算された複素積を「現在の複素積分値」として合算させる命令と、
（ｅ）「現在の複素積分値」の二乗の和の平方根値を計算させる命令であって、各平方根値が「大きさ」と「関連する符号位相」を有する命令と、
（ｆ）符号信号を次の「現在の符号位相」にシフトさせる命令と、
（ｇ）符号信号の現在の符号位相に対して命令（ｃ）〜命令（ｆ）を繰り返させる命令と、
（ｈ）最大の「大きさ」を有する計算された平方根値の「符号位相」と「大きさ」を、ドップラー・シフトについて訂正された、入力サンプルと符号信号の間の相関の指標として出力させる命令とを有するコンピュータ・プログラム。
【請求項１１】
さらに、コンピュータに対して、受信された複素信号の値域を制限させる命令を含む請求項１０に記載のコンピュータ・プログラム。
【請求項１２】
さらに、コンピュータに対して、受信された複素信号に対してサンプリング周波数を制限させる命令を含む請求項１０に記載のコンピュータ・プログラム。
【請求項１３】
さらに、コンピュータに対して、受信された複素信号に対してサンプリング周波数を制限する前に、帯域制限フィルタリングを適用させる命令を含む請求項１２に記載のコンピュータ・プログラム。
【請求項１４】
計算された各平方根値が格納される請求項１０に記載のコンピュータ・プログラム。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、電子通信システム、より詳細には、無線周波数受信機において使用するのに適したドップラー訂正を持つスペクトラム拡散整合フィルタに関する。
【０００２】
（背景）
従来、データ通信システムは、振幅変調、周波数変調および二相シフト・キーイングのような狭帯域変調技術を使用してきた。そうしたシステムを使用することで、受信機での復調が比較的少量の回路で実現できる可能性がある。しかし、そうしたシステムは、マルチパス・フェージングおよび狭帯域雑音を含むいくつかの問題に苦しんでいる。
【０００３】
対照的に、スペクトラム拡散通信システムにおいては、データ・スペクトルは送信機で疑似雑音符号（ＰＮ符号）により拡散され、ＰＮ符号とデータは、マルチパス・フェージングおよび狭帯域雑音の悪影響が低減されるように、受信機で同期させられる。スペクトラム拡散通信システムの特徴は、無線および衛星通信リンクの国際的妨害と戦ったり、そうした送信された信号の検出を難しくするために、軍隊によって使用されてきた。したがって、スペクトラム拡散通信システムは二相データの無線周波数送信の有望な技術として、注目を集めてきた。
【０００４】
通常、ＰＮ符号は二相シーケンスで定義され、しばしば「チップ・シーケンス」と呼ばれる。チップ・シーケンスの二相記号はチップと呼ばれる。また、送信機と意図された受信機が共に同じチップ・シーケンスを利用できると仮定している。
【０００５】
周波数ホッピングと呼ばれる２つの最も普通の拡散スペクトル技術の１つは、広帯域にわたって、従来の狭帯域送信信号の搬送波周波数をシフトするために、チップを使用する。通常、チップ・レートがデータ・レートより相当高いような、直接シーケンス拡散と呼ばれる、別の普通の技術は、チップ・シーケンスによって従来の狭帯域信号を直接に乗け算する。これら普通のスペクトル拡散技術の両方において、従来の狭帯域通信信号は周波数変調されるか、または、チップ・シーケンスにより直接に乗け算される搬送波と見なされる。１つのシステムの中でこれら２つのベース型を組み合わせたものを含む他の型のスペクトル拡散システムが存在する。
【０００６】
それぞれの信号が異なるチップ・シーケンスを使用するような、スペクトラム拡散信号は、同じ周波数および時間間隔において１つ以上の送信信号を可能にすることもあり得る。この技術は、符号分割多重アクセス（ＣＤＭＡ）と呼ばれる。直接シーケンスＣＤＭＡ（ＤＳ−ＣＤＭＡ）の１つの適用例は、受信機に時間と位置データを放送するために、ＤＳ−ＣＤＭＡを使用する全世界測位システム（ＧＰＳ）で、受信機はそうした信号を位置および航行情報を決定するために使用する。
【０００７】
スペクトラム拡散通信の主題は、Ｍａｒｖｉｎ  Ｋ．Ｓｉｍｏｎ、Ｊｉｍ  Ｋ．Ｏｍｕｒａ、Ｒｏｂｅｒｔ  Ａ．ＳｃｈｏｌｚおよびＢａｒｒｙ  Ｋ．Ｌｅｖｉｔｔ著「Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」、Ｖｏｌｕｍｅ  Ｉ、ＩＩおよびＩＩＩ、Ｒｏｃｋｖｉｌｌｅ、Ｍｄ．：Ｃｏｍｐｕｔｅｒ  Ｓｃｉｅｎｃｅ  Ｐｒｅｓｓ、１９８５において示されている。以下の文献、Ｒｏｂｅｒｔ  Ａ．Ｓｃｈｏｌｔｚ著「Ｔｈｅ  Ｏｒｉｇｉｎｓ  ｏｆ  Ｓｐｒｅａｄ−ｓｐｅｃｔｒｕｍ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、ＣＯＭ−３０、ｐｐ．８２２−８５４、Ｍａｙ  １９８２、Ｒｏｂｅｒｔ  Ａ．Ｓｃｈｏｌｔｚ著「Ｎｏｔｅｓ  ｏｎ  Ｓｐｒｅａｄ−ｓｐｅｃｔｒｕｍ  Ｈｉｓｔｏｒｙ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、ＣＯＭ−３１、ｐｐ．８２−８４、Ｊａｎｕａｒｙ  １９８３およびＲｏｂｅｒｔ  Ｐｒｉｃｅ著「Ｆｕｒｔｈｅｒ  Ｎｏｔｅｓ  ａｎｄ  Ａｎｅｃｄｏｔｅｓ  ｏｎ  Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｏｒｉｇｉｎｓ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ、ＣＯＭ−３１、ｐｐ．８５−９７、Ｊａｎｕａｒｙ  １９８３も参照されたい。
【０００８】
スペクトラム拡散システムの情報信号のスペクトルは、正確に情報信号を復元するために、広いスペクトル幅を持つＰＮ符号により拡散されるため、受信側で生成された復調ＰＮ符号を送信側で生成された変調ＰＮ符号と同期させる必要がある。適切な位相同期は、通常、受信されたスペクトル拡散信号が、その拡散するＰＮ符号パターン位置とチップ生成のそのレートの両方に正確に時間合わせされる時、達成される。位相同期工程は、通常、同期位相を見つける初期同期化工程と検出された位相を追跡する工程の２つの段階で実現される。初期同期を得る公知の技術は、アナログとディジタル両方の移動相関器、整合フィルタおよび他のデバイスに依存する。
【０００９】
従来の整合フィルタ・スペクトラム拡散受信機において、受信機は、変調されたＰＮ符号を持つスペクトラム拡散信号を受信する無線周波数（ＲＦ）部を含む。受信機は、受信されたスペクトラム拡散信号を中間周波数（ＩＦ）信号に変換する。同位相変換器および直交位相変換器は、ＩＦ信号を同位相（Ｉ−チャンネル）拡散信号と直交位相（Ｑ−チャンネル）拡散信号に変換する。ＰＮ符号同期デバイスは、参照ＰＮ符号を、受信されたＰＮ符号と同期させ、たとえば、整合フィルタに基づいて一対の相関器または追跡ループを用いて、２つの符号を精密な同期状態に維持することによって、スペクトラム拡散信号から変調された受信ＰＮ符号を逆拡散する。データ復調器は、スペクトラム拡散信号を元のベースバンド信号に復調する。整合フィルタの使用は、局所的に生成されたＰＮ符号と受信されたＰＮ符号の間に比較的大きな初期誤差があっても、送信された符号化信号が比較的に速く収集される点に利点がある。
【００１０】
ＧＰＳ受信機のようなＤＳ−ＣＤＭＡシステムにおいて、整合フィルタは、受信サンプルの１つのセットを用いて、複数送信機からの信号を受信するために使用される。しかし、各信号は、異なるＰＮ符号および異なるドップラー・シフト量を持つ。受信機サンプルが整合フィルタに格納される前にドップラー訂正されれば、新たな信号サンプルまたは新たなドップラー訂正サンプルのいずれかが、受信される各所望信号に対して生成され、また、使用されなければならない。これにより、整合フィルタが使用されるレートが低減され、また、フィルタ負荷工程により、受信機の電力消費が増加する。
【００１１】
したがって、本発明者は、従来技術の制限を回避するドップラー訂正されたスペクトラム拡散受信機、特に、低電力で高速な受信機を有することが有益であろうということを判断した。本発明はこのようなシステムを提供する。
【００１２】
（概要）
本発明は、無線周波数受信機において使用するのに適したドップラー訂正を持つスペクトラム拡散整合フィルタを含む。一態様において、本発明は、ドップラー訂正を持つスペクトラム拡散整合フィルタを実装する回路を含み、その回路は、符号信号に対してドップラー・シフト訂正され、相関される複素信号の入力サンプルを受信し、格納するように構成された格納回路と、ドップラー・シフト訂正値を生成するドップラー・シフト発生器と、格納回路とドップラー・シフト発生器に接続され、入力サンプルの少なくとも一部とドップラー・シフト発生器からのドップラー・シフト訂正値を混合する複素ミキサと、複素ミキサと符号信号入力に接続され、入力サンプルの混合された部分と符号信号の現在の符号位相との複素積を計算する複素積生成回路と、複素積生成回路に接続され、計算された複素積を現在の複素積分値として合計する合算回路と、合算回路に接続され、現在の複素積分値の二乗の和の平方根の値を計算する平方根回路とを含み、各平方根の値がある大きさおよび関連する符号位相を有し、平方根回路に接続され、複数の計算された平方根の値を処理する出力処理回路とを含み、最大の大きさを持つ計算された平方根の値の符号位相と大きさが、入力サンプルとドップラー・シフトに対して訂正された符号信号の間の相関を示す。
【００１３】
本発明の主要な意図は、ドップラー訂正値を表す波形を、単純に波形を表し、整合フィルタにおける処理に組み込める、単純なブール結合に帰着させることである。利点は、（１）整合フィルタのより高速な使用とその結果としての速い信号の収集および（２）ロード信号および／またはドップラー訂正値に対するクロックが減ぜられることによる低電力消費である。特に、受信されたサンプルは、格納されながら、公称または平均ドップラー・シフトに局所発信誤差を加えたものに対してドップラー訂正される。残りのドップラー・シフトはかなり小さく、各整合フィルタ・タップに対して、比較的少数のドップラー・オフセットを処理ロジックに組み込むことにより、除去できる。このことにより、ドップラー・シフトがほとんど瞬時に変更されるため、時間の節約になる。このことにより、新たな信号またはドップラー信号が整合フィルタにシフトされたり、または、走査されたりする必要がないため、電力の節約になる。
【００１４】
本発明の１つまたは複数の実施形態の詳細は、以下で、付随する図および説明の中で述べられる。本発明の他の特徴、目的および利点は、説明および図および請求項から明らかになるであろう。
【００１５】
種々の図における、同じ参照番号および名称は、同じ要素を示す。
【００１６】
（詳細な説明）
本発明は、無線周波数受信機において使用するのに適したドップラー訂正を持つスペクトラム拡散整合フィルタ（ＭＦ）を含む。本発明の好ましい実施形態は、特に、ＧＰＳ無線周波数受信機に使用されるのに適している。ＭＦサブシステムは２つの主要な用途に役立つ。通常の航行の用途において、以下で述べられるＭＦサブシステムは、信号処理追跡ループが、ＧＰＳ衛星に対して事前位置決めデータを直接に収集できるように符号位相情報を出力できる。したがって、ＭＦサブシステムは、再収集および反マルチパス動作を維持する必要がある時に使用されてもよい。単一固定用途において、ＭＦサブシステムは、信号処理チャネルが使用されない要求されたデータのみを提供できる。本発明は、また、他のスペクトラム拡散無線受信機とともに使用されてもよい。
【００１７】
システム・アーキテクチャ
図１は、本発明によるドップラー訂正された整合フィルタを用いた一実施形態の概略アーキテクチャを示す。こうしたシステムは、通信または航行用途のような種々の情況で利用されてもよい。説明される実施形態において、ドップラー訂正された整合フィルタ・サブシステム１は、従来のスペクトラム拡散無線周波数（ＲＦ）受信機部２および信号プロセッサ３に接続される。説明される整合フィルタ・サブシステム１は、命令を受信する外部バス４に対するインタフェース（たとえば、搬送命令レジスタ・セット５ａまたは／および符号命令レジスタ・セット５ｂにおいて）を有し、出力結果を提供する。説明される整合フィルタ・サブシステム１は、受信機システムに集積されるか、または、別個のデバイスを構成してもよい。
【００１８】
ＲＦ受信機部２は、受信されたスペクトラム拡散信号を中間周波数（ＩＦ）信号に変換し、そして、ＩＦ信号を同位相Ｉ信号と直交位相Ｑ信号６に変換する。説明される実施形態において、ＩおよびＱ信号は、それぞれ−１、０、＋１の範囲の２ｂｉｔの２値を表す。ＲＦ受信機部２は、整合フィルタ・サブシステム１に対してクロック信号８を提供する。ＧＰＳ  ＤＳ−ＣＤＭＡシステムにおいて、基本周波数Ｆ0は、１０．２３ＭＨｚである。この基本周波数は、整合フィルタ・サブシステム１に接続される、周波数Ｆ0＊１３７／１２８（約１１ＭＨｚ）を持つクロック信号８に変換される。信号プロセッサ３は、ＲＦ受信機部２からＩおよびＱ信号６とクロック信号８を受信し、公知の方法で、制御信号をＲＦ受信機部２へ結合させる。
【００１９】
ＲＦ受信機部２は、たとえば、Ｒｏｃｋｗｅｌｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｓｙｓｔｅｍｓから利用できる「Ｇｅｍｉｎｉ／Ｐｉｓｃｅｓ  Ｍｏｎｏｐａｃｋ」Ｒ６７３２１３集積回路であってもよい。信号プロセッサ３は、たとえば、Ｒｏｃｋｗｅｌｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｓｙｓｔｅｍｓから利用できる「Ｓｃｏｒｐｉｏ」１１５７７−１１集積回路であってもよい。
【００２０】
整合フィルタ・サブシステム１の好ましい実施形態において、入力処理は、入力サンプル・ストリームを受信し、サンプリング・レートを低減し、２０ｍｓ分の結果のサンプルを格納する。説明される仕組みは、データ・サンプリング・レートを約２．０４６ＭＨｚに低減し、３レベルのＩサンプルと３レベルのＱサンプルで表される複素サンプルを格納する。サンプリング・レート低減の一部として、受信されたサンプルは、Ｆ0／８  ＩＦ周波数と周波数標準で評価された誤差またはドップラー・シフトによる任意の所望オフセット周波数とを加えた周波数を除去するために、複素混合工程に送られる。サンプルが収集される２０ｍｓの期間は、Ｔ２０エポックで始まるため、整合フィルタ・サブシステム１により出力される相関値は種々の信号処理チャンネルの符号位相設定とタイミング良く関連させられる。特に、整合フィルタ・サブシステム１は、格納されたサンプルを複数回使用して、ＰＮ符号とドップラー・シフトのいくつかの結合と受信されたサンプルとの間の相互相関値を計算する。これらの操作の結果は、外部バス４を介して、（信号プロセッサ３の一部である）マイクロプロセッサ制御器へ供給される。
【００２１】
説明される整合フィルタ・サブシステム１において、クロック乗算器１２は、入力された１１ＭＨｚクロック信号８から４４ＭＨｚクロック信号１４を生成する。４４ＭＨｚクロック信号１４は、ＩおよびＱ信号６を再サンプリングするために、第一ラッチ１６に印加される。再サンプリングされた４４ＭＨｚデータは第二ラッチ１８に印加される。４４ＭＨｚクロック信号１４は、２Ｆ0（２０．４６ＭＨｚ）、Ｆ0／８（１．２８ＭＨｚ）および局所２０ｍｓエポック・マーカ・クロックＴ２０の出力周波数を生成する周波数発生器２０に印加される。
【００２２】
局所Ｔ２０エポックは信号プロセッサ３のＴ２０エポックに同期させられる。別法としては、局所Ｔ２０クロックと入力同期参照Ｔ２０＿Ｓｙｎｃの間のオフセットは、４４ＭＨｚクロック信号１４に対して、比較器２２で計測される。比較器２２はバス４上にＴ２０オフセット計測出力信号を供給する。
【００２３】
第二ラッチ１８で受信されたサンプルは、通常のＤＳ−ＣＤＭＡ信号処理チャンネルと同様な方法で、符号周波数の数値制御発信器（ＮＣＯ）および発生器２４から生成された２Ｆ0（２０．４６ＭＨｚ）で再サンプリングされる。搬送波周波数ＮＣＯおよび発生器２６は、乗算器２８を通して、ＩＦ周波数Ｆ0／８と評価された周波数誤差とを加えた周波数で第二ラッチ１８の出力を複素乗算するために使用される。説明される複素乗算は、従来の信号処理チャンネルで使用されるのと同じ７レベル・混合を使用するのが好ましい。その結果、−３〜＋３のＩおよびＱ信号のそれぞれに対する出力範囲は、６ｂｉｔで表される。混合段の出力は、信号の帯域をフィルタ３０の下流の第三ラッチ３４のサンプリング・レートのせいぜい２倍に制限するために、随意選択のアンチエリアシング・フィルタ３０に印加できる。好ましい実施形態において、フィルタ３０は、フィルタ３０への２０入力サンプルの移動平均を提供する。
【００２４】
処理された信号は、信号サンプルの２０ｍｓに対して格納される必要のあるデータ量を低減するために、２値の範囲を、−１、０、＋１に制限し、それぞれＩおよびＱ信号を２ｂｉｔで表す制限器３２に印加される。制限され、混合された信号は、信号サンプルの２０ｍｓに対して格納される必要のあるデータ量を低減するために、第三ラッチ３４を通して符号周波数ＮＣＯおよび発生器２４からのＦ0／５（２．０４６ＭＨｚ）クロックで再サンプリングされる。符号周波数ＮＣＯおよび発生器２４は、（以下で詳細に述べられる）整合フィルタ・プロセッサ４０へ所望のＰＮ符号（チップ）を提供するために使用される。
【００２５】
搬送波  ＮＣＯ／ミキサおよび符号  ＮＣＯ／サンプラの両方を備えることにより、ＮＣＯ／ミキサにおける正味の周波数シフトとＮＣＯ／サンプラにおける搬送波と符号の両方に対するドップラー・シフトの独立した訂正が可能になる。
【００２６】
格納領域を節約するための混合された信号の制限およびダウンサンプリングは性能の低下となる。別法の実施形態において、そうした処理は、必要でないかもしれないし、望ましくないかもしれない。
【００２７】
図２は、本発明による別法のドップラー訂正された整合フィルタ・サブシステムのブロック図である。この実施形態において、入力のＩおよびＱ信号６は、第一ラッチ１６を通してＦ0で再サンプリングされ、５レベル混合が行われる。制限が第三ラッチ３４後に起こるものとして示されている。別の方法が破線輪郭で示されており、第三ラッチ３４により再サンプリングするよりむしろ、２つの合算レジスタ３６ａ、３６ｂによるフィルタリング操作の使用により、サンプリング・レートが１０分の１に減ぜられる。このフィルタリング機構は、比較的実装が簡単だが、半チップ期間（２０よりむしろ１０サンプル）にマッチするのみであるため、次善の策であると考えられる。
【００２８】
図１および図２の両方において、サンプリングレート低減および振幅制限操作の前に示されるフィルタリングは最高の性能を出すためにかなり重要である。それがないと、３〜４ｄＢオーダーの性能損失が存在する。提案されたフィルタリングの代替方法はこの損失のほとんどを回避する。図１の議論で提案されたチップ整合フィルタは、チップ波形により良くマッチしているため、最適フィルタにより近い。そして、フィルタリングの正味の効果は、前もって適切な帯域幅制限を行うことのないサンプリング・レート低減による損失を避けながら、サンプリング・レートの低減、同様に、より小さなサンプル格納ＲＡＭを可能にすることである。
【００２９】
整合フィルタ処理
受信されたサンプルは、再サンプリングされ、制限されて、繰り返し処理のために、整合フィルタ・プロセッサ４０に格納される。図３は、本発明によるドップラー訂正された整合フィルタ・プロセッサ４０の一実施形態のブロック図である。説明される例において、サンプルは、直列−並列変換器４２により変換され、サンプルＲＡＭ４４に格納されるものとして示される。妥当な選択は、１６ｂｉｔ幅ＲＡＭであろう。４ｂｉｔ（複素）入力サンプルの時、データは、各１６ｂｉｔワードに対して４サンプルとして格納される。
【００３０】
前述したように、好ましい実施形態において、データ・サンプルの２０ｍｓはＲＡＭ４４に格納される。しかし、好ましい実施形態において、データは、ＧＰＳ  ＰＮ符号の期間に対応して、１ｍｓ区分で処理される。各１ｍｓ期間は、２０４６  ４ｂｉｔ（複素）信号サンプルと１０２３  ＰＮ符号チップまたはＰＮ符号チップ当たり２受信サンプルを持つであろう。ＰＮチップは、ＰＮ符号レジスタ４６に直列にロードされてもよい。ローディング工程は、新たなＰＮ符号が要求される時点で要求されるだけである。ＲＡＭ４４からの各１ｍｓ区分は、処理されようとする時、ドップラー・シフト回路により事前に乗算され、信号サンプル・レジスタ４８に格納される。ドップラー・シフト回路は、ドップラー発生器５０と複素ミキサ５２から成る。
【００３１】
図４ａは、本発明で使用されるドップラー発生器５０の概念的な実施態様のブロック図である。ドップラー発生器５０は、加算器５０−２に結合されたレジスタ５０−１、累算レジスタ５０−２および状態機械５０−４を含む。図４ｂは、図４ａに示される状態機械５０−４の状態機械図である。発生器の出力は、複数レベル（たとえば、３レベル）量子化複素位相子（ｃｏｓｉｎｅ＋ｊ*ｓｉｎｅ）である。位相は、４５°に量子化される。動作時、所望のドップラー値がバスを通ってレジスタ５０−１に書き込まれる。その大きさは、４複素サンプルを含むワードがサンプルＲＡＭ４４から読み出されるのと同じレートで、アキュムレータ５０−３に加算される。アキュムレータ５０−３がオーバーフロー状態を持つ時はいつでも、状態機械５０−４は、サインｂｉｔの値に依存して、ひとつの状態だけ、進むか、または、戻される。オーバーフロー状態は、蓄積されたドップラーの４５°を表す。代替の実施形態において、ドップラー発生器５０は、事前に計算されて格納されたドップラー・シフト訂正値を持つルックアップ・テーブル（たとえば、ＲＯＭに）であってもよい。
【００３２】
複素混合操作は、図１に示される入力処理における混合と同様である。入力工程混合は符号スペクトラムをゼロ周波数オフセットにシフトさせる。図３において、混合は、比較的小さな量、大雑把に８０００Ｈｚの範囲にわたってスペクトラムをシフトさせる。こうして、１０２３サンプルの１ｍｓ区分において、せいぜい８周期の複素局所発振誤差が存在する。
【００３３】
詳細ドプラー訂正である８０００Ｈｚの値は、厳しい制限ではない。特定の周波数範囲は、入力サンプルの基本的な信号対雑音比およびこの値に関してどれほどの余裕があるかに依存する。特に、整合フィルタにおいて許されるドップラー訂正上の制限は、ＰＮ符号のドップラー・シフトによって許容される実装損失量によって設定される。整合フィルタ・ドップラー訂正は、格納されたサンプルの複素位相に印加されるのみである。この位相の包絡線上のＰＮ符号のドップラーは、整合フィルタでは訂正されない。そのドップラーは、ＮＣＯ周波数設定によって制御される、１３７＊Ｆ0／３２（４４ＭＨｚ）から２Ｆ0（２０．４６ＭＨｚ）への再サンプリングによって、サンプルが格納される前に実行される処理において訂正される。この理由は以下のとおりである。
（１）簡単のために、ＰＮチップが整合フィルタＰＮ符号格納シフト・レジスタにシフトされる時に、可変ＰＮ符号レートを持たねばならないことは望ましくない。ＰＮチップ当たり固定された２サンプルを持つのがより単純である。
（２）格納されたサンプルにおけるＰＮ符号上のドップラーは、全てのＰＮチップに対して１５４０  ＲＦ周期があるため、複素位相ドップラーの１／１５４０である。このことは、ＰＮ符号の位相誤差が、複素搬送波位相誤差よりずっとゆっくり蓄積することを意味する。整合フィルタにおける位相誤差は訂正されなければならないが、一般に、ＰＮドップラーを訂正する必要はない。しかし、ＰＮドップラーは、再サンプリングにおける初期訂正がずれ過ぎているならば、無視できない。８０００Ｈｚ誤差で、損失は約１ｄＢである。この損失は、２０ｍｓ積分時間にわたって、参照ＰＮチップに関してシフトする、格納されたサンプルにおけるＰＮの位相から生ずる。すなわち、参照およびサンプルＰＮチップは、２０ｍｓの始まりで完全に位置合わせされているならば、２０ｍｓの終わりまでに、位置ずれを起こし、位置ずれは、ずれの割合が公称１．０２３ＭＨｚＰＮチップ・レートから８０００Ｈｚの時、１ｄＢ損失を生ずるのに十分である。同様に、１６０００Ｈｚ  ドップラーにて、損失は約２ｄＢである。用途によっては、多くの信号余裕があり、より大きなオフセットが許容される。より大きなオフセットと信号余裕が不十分であるならば、適当に小さな損失で詳細ドプラー訂正の新たな範囲が利用できるようにするために、サンプルの新たなセットが、異なる基本オフセットに設定された初期ＮＣＯ再サンプリング訂正で収集されなければならないだろう。
【００３４】
好ましい実施形態において、符号レジスタ４６へのＰＮ符号のローディングとミキサ５２でのドップラーの混合の両方が「リアルタイム」より速い速度で起こると仮定される。好ましくは２Ｆ0のようなクロックが使用されるであろう。この特徴は、本発明の主要な利点の１つである。すなわち、１データ・サンプルがリアルタイムでローディングされ、後続の処理はリアルタイムより速い可能性がある。
【００３５】
ＰＮ符号およびドップラー・シフトされた信号サンプルがＰＮ符号レジスタ４６およびサンプル・レジスタ４８にそれぞれローディングされると、相関処理が始まる。各複素信号サンプルは、対応するＰＮ符号チップによって乗算される。各符号チップに対して２サンプルが存在するか、または、全ての２サンプルに対して半チップ離れた相関の対が存在する。工程は符号反転のみのため、全２０４６の「乗算」はただちに行われる。結果の積は、１ｍｓの複素同調積分として合算および出力するために、加算木に入力される。積／加算回路５４は、これら機能を実行する。
【００３６】
好ましい実施形態において、この出力は、１ｍｓ波形の包絡線を決定するために、従来の包絡線発生器５６に印加され、包絡線発生器５６は、二乗和の平方根を計算する。この後者の計算により、ＧＰＳ信号上の５０Ｈｚデータ変調による信号反転により生ずる問題が除去される。
【００３７】
好ましい実施形態において、以前にＲＡＭストア６０に格納された、この同じＰＮ符号位相に対して、加算器５８を通して、これらの包絡線を前の１ｍｓの相関と非同調的に結合することにより、ＩおよびＱ出力はさらに処理される。こうした合算の２０の全周期が、各２０ｍｓＰＮ符号周期に対して、ＲＡＭストア６０に格納される。
【００３８】
半チップ離れた相関の各対が生成された後、ＰＮ符号レジスタ４６は１チップだけ循環してシフトされ、上述の工程が繰り返される。１０２３のシフト後、全２０４６の相関は、現在の１ｍｓ区分に対して計算されるであろう。その時点で、サンプルＲＡＭ４４からの次の１ｍｓ区分がドップラー乗算され、サンプル・レジスタ４８にローディングされる。こうして、サンプルＲＡＭ４４に格納された２０の１ｍｓ区分のそれぞれに対して、上述の工程が繰り返される。２０ｍｓが処理された後、出力ＲＡＭストア６０は２０４６の相関値を含む。
【００３９】
この全手順は所望されるＰＮ符号とドップラー・シフトの所望数の組み合わせに対して繰り返される。究極の相関探索レートがクロック・レートに依存する。クロック・レートとして、２Ｆ0が使用されると、１ＰＮ符号／ドップラー探索は２＊２０４６／２Ｆ0＝０．２ｍｓかかり、１秒当たり５０００探索が実行されることになる。新たなＰＮ符号がローディングされる時はいつも、追加時間がかかる。電力を節約するために、多少低いクロック速度を使用することができる。単一ＧＰＳ位置固定を得るために整合フィルタ・サブシステム１を使用する時、整合フィルタ・サブシステム１は連続して使用されないため、平均電力が低い。
【００４０】
さらに他のシステムで処理するために、ＲＡＭストア６０の最終相関値は外部バス４上で利用可能になってもよい。整合フィルタ・サブシステム１は、相関処理の結果を読み出す外部信号プロセッサへ割り込みを生成してもよい。最も単純な場合、所望の結果はまさしく最大値でその符合位相（ＲＡＭストア６０内の位置）であってもよい。しかし、他の場合、種々の用途によって異なる付加情報が要求されてもよい。たとえば、最大値に隣接するサンプルは、ピークが相互相関信号である可能性についての情報を提供するために使用されるてもよい。より早い位相のより小さなピークは部分的にブロックされた視線パスを示してもよい。最大ピークの３または４の隣接ピークが真の相関ピークの最適位置をより良く定めるために使用されてもよい。こうして、ＲＡＭストア６０の相関アレイが外部バス４によりアクセスできるようになると、出力インタフェースは一般化され、ハードウェア上でのより複雑な分類または他のアルゴリズムの必要がなくなる。
【００４１】
別法の実施形態において、整合フィルタ・サブシステム１は、全２０区分が処理された後、２０４６の非同調合算値のアレイにおける、たとえば、最大相関値または複数の最大相関値（たとえば、８最大ピーク）および対応する位置（コード位相）を自動的に提供する特別な探索機能６２を提供してもよい。
【００４２】
整合フィルタの基本素子
図５は、図３に示される整合フィルタのレジスタおよび合算回路の一実施形態の論理図である。基本素子７０は、−１、０、＋１の値をとるだけの２ｂｉｔ量としてそれぞれ表される、入力ＩおよびＱデータ・サンプルを格納するＩおよびＱラッチの２対７２−１、７２−２と、−１および＋１の値をとる１ｂｉｔ量としてＰＮチップを適用する、対応する１ｂｉｔ乗算器７３とを含み、「乗算器」がＩおよびＱデータ値の符号ｂｉｔを変える効果を有し、対応する１ｂｉｔシフト・レジスタＰＮチップ段７４と、各ＰＮチップ段７４を、その都度ＰＮ符号をシフトすることなく、連続するＩおよびＱラッチに印加されるようにして、電力を節約する（すなわち、この特徴は、１０２３シフト・レジスタ段および余分なシフトを行うことに関連する電力を節約する）、素子７０の間の奇偶スイッチ７５を含むものとして定義されてもよい。
【００４３】
乗算器７３の出力は、最後のＩおよびＱの合算値が出力されるまで、２０４６段の全てを階層的に加算する加算木５４’に結合される。図５に示される加算木５４’は、最終段として、１２ｂｉｔ加算器を持つ。しかし、加算器の幅が数段後に縮小される可能性があり場合によっては、飽和加算が実装できなくなることがある。
【００４４】
基本素子７０に含まれるデータ幅は小さいために、レジスタおよび合算回路は、比較的少ないゲートで実現できる。
【００４５】
プログラミングおよび制御
好ましい実施形態において、整合フィルタ・サブシステム１は、マイクロプロセッサにより制御された独立したサブシステムと考えられる。整合フィルタ・サブシステム１に要求される自立制御の程度は、主にその動作速度に依存する。一符号／ドップラー・ビンを探索するのに必要とされる時間が１０〜２０ｍｓのオーダーの場合、最も可能性のある動作モードは、マイクロプロセッサが、ロードまたは探索をする命令を発行し、整合フィルタ・サブシステム１にその命令を実行させ、マイクロプロセッサにその結果を収集させ、もしあれば、次の動作の命令を発行することである。別法において、整合フィルタ・サブシステム１が、上述したように、１秒当たり５０００の１ｍｓ区分探索をするように、非常に高速で動作する場合、命令シーケンスが発行され、整合フィルタ・サブシステム１が、直接メモリ・アクセス（ＤＭＡ）機能のような、マイクロプロセッサに結果を送達する自動化方法を持つことが必要となるであろう。
【００４６】
マイクロプロセッサが、整合フィルタ・サブシステム１に関して実行する、特定動作に必要な全てのデータを読み出した後、マイクロプロセッサは、もしあれば、次の命令を発行できる。こうして、整合フィルタ・サブシステム１は、マイクロプロセッサが出力結果を処理できる可能な限りの高速で、非同期に動作できる。
【００４７】
本発明が、ＧＰＳ衛星の位置を得るために使用される時、初期収集の期間の整合フィルタ・サブシステム１の目的は、軌道上の十分な衛星に１秒以内で航行を支援させることである。使用される低価格な周波数標準技術により、第一衛星が得られるまでに、この要求によって、１０〜２０ドップラー・ビンを探索する必要が起こる。コールド・スタート状態において、目視可能な衛星が拾われるまでに、２〜３の衛星を探す必要があるであろう。したがって、この目的を果たすために、１秒当たり５０〜１００ドップラー・ビンを探索する必要がある。この探索レートは、現在の技術のマイクロプロセッサが整合フィルタ・サブシステム１を一度に１命令だけ制御させることを可能にすることとに符号する。
【００４８】
したがって、これらの仮定のもとで、整合フィルタ・サブシステム１に対して設定された命令は、比較的単純であってもよい。以下の命令は、容易に実施できるであろう。
・LOAD SIGNAL SAMPLES：次のＴ２０間隔の初めに、整合フィルタ・サブシステム１は信号サンプルの２０ｍｓをローディングし始める。
・INPUT FREQUENCY：レジスタは、使用する公称周波数シフトを指定するように要求され、一方、信号サンプルがローディングされる。搬送波および符号ＮＣＯおよび生成回路２４、２６の再利用を仮定して、このインタフェースは、これらの設計に基づく。
・EXECUTE SEARCH：整合フィルタ・サブシステム１は、プログラムされた探索パラメータに基づいて、相関探索を即座に実行する。探索パラメータ・レジスタは、以下の値を格納するためにプログラムされる。
・Doppler SHIFT：これは、各１ｍｓ区分がサンプル・レジスタ４８にローディングされる時に、格納された信号に印加されるドップラー・シフトである。たとえば、ｎ＝０．．．１５で、７５０＊ｎＨｚのシフトを表す、１６程度のドップラー値のオーダーである。
・PN CODE：このレジスタは、現行の符号ＮＣＯおよび発生器２４と関連して使用される可能性がある。新たな機能は、次の、そして、続いて起こる相関探索に使用するために、符号が生成され、符号レジスタ４６にローディングされるように、整合フィルタ・サブシステム１に新たなＰＮ符号が必要とされることを知らせる。
【００４９】
プログラム実装
目的を現在の技術で実行するために、本発明の好ましい実施形態は、主に、専用回路に実装される。しかし、本発明により実行される機能は、以下のステップを生成することができる一般化されたプログラム可能回路に実装されてもよい。
（１）ドップラー・シフト訂正され、符号信号に相関させられる複素信号の入力サンプルを受信し、格納するステップ。任意選択で、受信された複素信号の値域および／またはサンプリング周波数を制限する。
（２）格納された入力サンプルの少なくとも一部とドップラー・シフト訂正値とを複素混合するステップ。
（３）格納された入力サンプルの混合部分と符号信号の現在符号位相の複素積を計算するステップ。
（４）計算された複素積を現在複素積分値として合算するステップ。
（５）現在の複素積分値の二乗の和の平方根を計算（および、通常、格納する）するステップ。
（６）符号信号を次の現在符号位相にシフトするステップ。
（７）符号信号の現在符号位相に対して、ステップ（３）〜ステップ（６）を繰り返すステップ。
（８）最大の大きさを持つ、計算され、格納された平方根の値の符号位相と大きさを、ドップラー・シフトに対して訂正された、入力サンプルと符号信号の間の相関の指標として、出力するステップ。
【００５０】
以下は、本発明による整合フィルタ・プロセッサの一実施形態の疑似符号バージョンである。
0003880316.tif 000002
0003880316.tif 000003
0003880316.tif 000004
0003880316.tif 000005
0003880316.tif 000006
0003880316.tif 000007
0003880316.tif 000008
【００５１】
本発明のいくつかの実施形態が説明された。しかし、本発明の精神および範囲から逸脱しないで種々の修正がなされることが理解されるであろう。したがって、他の実施形態は以下の特許請求の範囲に含まれる。
【図面の簡単な説明】
【図１】  本発明によるドップラー訂正された整合フィルタ・サブシステムを用いた一実施形態の概略アーキテクチャを示すブロック図である。
【図２】  本発明による別のドップラー訂正された整合フィルタ・サブシステムのブロック図である。
【図３】  本発明によるドップラー訂正された整合フィルタ・サブシステムの一実施形態のブロック図である。
【図４】  本発明に関して使用されるドップラー発生器の概念的な実施態様のブロック図（ａ）と図４ａに示される状態機械の状態機械図（ｂ）である。
【図５】  図３に示される整合フィルタのレジスタおよび合算回路の一実施形態の論理図である。
【図１】
0003880316.tif 000009
【図２】
0003880316.tif 000010
【図３】
0003880316.tif 000011
【図４】
0003880316.tif 000012
【図５】
0003880316.tif 000013