(57)【特許請求の範囲】
【請求項１】
デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、
コンデンサの出力が入力されるフィードバック用コンデンサ、
フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、
デジタル映像処理回路の出力データからＡＤ変換器の出力データを減算する減算器、および
デジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、
加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする映像出力回路。
【請求項２】
デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、
コンデンサの出力が入力されるフィードバック用コンデンサ、
フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、
ＡＤ変換器の出力データから低域信号成分を抽出する第１のＬＰＦ、
第１のＬＰＦの出力データに係数を乗算する乗算器、
デジタル映像処理回路の出力データから低域信号成分を抽出する第２のＬＰＦ、
第２のＬＰＦの出力データから乗算器の出力データを減算する減算器、およびデジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、
加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする映像出力回路。
【請求項３】
減算器の後段に減算器の出力データに係数を乗算する第２の乗算器が設けられており、加算器は第２の乗算器の出力データをデジタル映像処理回路の出力データに加算することを特徴とする請求項２に記載の映像出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタル映像処理回路を内蔵したＩＣにおける映像出力回路に関する。
【０００２】
【従来の技術】
図３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）における従来の映像出力回路を示している。
【０００３】
映像出力回路は、ＤＡ変換器１１、第１のコンデンサ１２、出力バッファ１３、７５Ωの抵抗１４、第２のコンデンサ１５および映像出力端子１６を備えている。ＤＡ変換器１１および出力バッファ１３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【０００４】
デジタル映像処理回路から出力されるデジタルの映像データａは、ＤＡ変換器１１によってアナログの映像信号に変換される。得られたアナログの映像信号は、第１のコンデンサ１２を介して出力バッファ１３に送られ、増幅される。出力バッファ１３から出力される映像信号は、７５Ωの抵抗１４および第２のコンデンサ１５を介して、映像出力端子１６に与えられる。
【０００５】
従来の映像出力回路では、第２のコンデンサ１５の容量を小さくすると、映像出力端子１６を同軸ケーブルを介して他の機器の映像入力端子に接続した場合、図４に示すように、第２コンデンサ１５から出力される映像信号ｂにサグが生じるという問題がある。このため、第２コンデンサの容量を大きくする必要があるので、映像出力回路を小型化できないという問題があった。
【０００６】
【発明が解決しようとする課題】
この発明は、サグの低減化を図ることができるとともに小型化が図れる映像出力回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明による第１の映像出力回路は、デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、コンデンサの出力が入力されるフィードバック用コンデンサ、フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、デジタル映像処理回路の出力データからＡＤ変換器の出力データを減算する減算器、およびデジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする。
【０００８】
この発明による第２の映像出力回路は、デジタル映像処理回路からのデジタル映像データをアナログ映像信号に変換するためのＤＡ変換器、ＤＡ変換器の出力を増幅する出力バッファおよび出力バッファと映像出力端子との間に設けられたコンデンサを備えた映像出力回路において、コンデンサの出力が入力されるフィードバック用コンデンサ、フィードバック用コンデンサの出力をデジタルデータに変換するＡＤ変換器、ＡＤ変換器の出力データから低域信号成分を抽出する第１のＬＰＦ、第１のＬＰＦの出力データに係数を乗算する乗算器、デジタル映像処理回路の出力データから低域信号成分を抽出する第２のＬＰＦ、第２のＬＰＦの出力データから乗算器の出力データを減算する減算器、およびデジタル映像処理回路の出力データに減算器の出力データを加算する加算器を備えており、加算器の出力データを上記ＤＡ変換器に入力するようにしたことを特徴とする。
【０００９】
減算器の後段に減算器の出力データに係数を乗算する第２の乗算器を設けておき、加算器に、第２の乗算器の出力データをデジタル映像処理回路の出力データに加算させるようにしてもよい。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
【００１１】
図１は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）における従来の映像出力回路を示している。
【００１２】
映像出力回路は、従来と同様に、ＤＡ変換器１１、第１のコンデンサ１２、出力バッファ１３、７５Ωの抵抗１４、第２のコンデンサ１５および映像出力端子１６を備えている。ＤＡ変換器１１および出力バッファ１３は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【００１３】
この実施の形態では、映像出力回路は、さらに、サグ補正回路を備えている。サグ補正回路は、第２コンデンサ１５と映像出力端子１６側端子に接続された第３のコンデンサ２１、ＡＤ変換回路２２、第１のＬＰＦ２３、第１の乗算器２４、減算器２５、第２の乗算器２６、加算器２７および第２のＬＰＦ２８を備えている。ＡＤ変換器２２、第１のＬＰＦ２３、第１の乗算器２４、減算器２５、第２の乗算器２６、加算器２７および第２のＬＰＦ２８は、デジタル映像処理回路を内蔵したＩＣ（ＣＭＯＳ−ＬＳＩ）２００内に設けられている。
【００１４】
デジタル映像処理回路から出力されるデジタルの映像データは、加算器２７を介してＤＡ変換器１１によってアナログの映像信号に変換される。得られたアナログの映像信号は、第１コンデンサ１２を介して出力バッファ１３に送られ、増幅される。出力バッファ１３から出力される映像信号は、７５Ωの抵抗１４を介して第２のコンデンサ１５に送られる。
【００１５】
第２のコンデンサ１５から出力される映像信号は、映像出力端子１６に送られるとともに第３のコンデンサ２１を介してＡＤ変換器２２にも送られる。ＡＤ変換器２２は、第３のコンデンサ２１から送られてきたアナログの映像信号をデジタルの映像データに変換する。
【００１６】
ＡＤ変換器２２によって得られたデジタルの映像データは、第１のＬＰＦ２３に送られる。第１のＬＰＦ２３は、ＡＤ変換器２２から出力される映像データから低域信号成分を抽出する。
【００１７】
第１のＬＰＦ２３から出力される映像データは、第１の乗算器２４に送られて第１の係数が乗算された後、減算器２５に送られる。第１の乗算器２４は、ＩＣ（ＣＭＯＳ−ＬＳＩ）２００に接続される外部の部品のばらつきにより発生する信号振幅の誤差を、補正するために設けられている。
【００１８】
減算器２５には、第２のＬＰＦ２８の出力も入力されている。第２のＬＰＦ２８は、デジタル映像処理回路から出力される映像データから低域信号成分を抽出する。第２のＬＰＦ２８と第１のＬＰＦ２３としては、特性が同じものが用いられている。減算器２５では、デジタル映像処理回路から出力される映像データの低域信号成分から、第１の乗算器２４から出力されたデータが減算される。
【００１９】
減算器２５の出力データは、第２の乗算器２６に送られて第２の係数が乗算された後、加算器２７に送られる。第２の乗算器２６は、サグ量を補正したり、サグ補正量の強弱を調整するために設けられている。
【００２０】
加算器２７は、デジタル映像処理回路から出力されるデジタルの映像データに、第２の乗算器２６の出力データが加算される。
【００２１】
つまり、サグ補正回路では、第２のコンデンサ１５の出力に現れるサグを検出する。検出されたサグをデジタル映像処理回路から出力される映像データから減算する。得られた減算結果をデジタル映像処理回路から出力される映像データに加算する。この加算結果をＤＡ変換器１１に入力させる。
【００２２】
デジタル映像処理回路から出力される映像データをａとし、第２のコンデンサ１５から出力される映像信号をｂとして、図２に示すように、第２のコンデンサ１５から出力される映像信号ｂにサグが発生した場合には、減算器２５からは、信号ｃが出力されるので、加算器２７の出力はｄとなる。この結果、第２のコンデンサ１５から出力される映像信号ｂにサグが発生しなくなる。
【００２３】
この実施の形態によれば、第２のコンデンサ１５の出力に現れるサグが低減されるので、第２のコンデンサ１５として容量の小さいものを用いることが可能となり、小型化が図れる。
【００２４】
第１のＬＰＦ２３と第２のＬＰＦ２８の特性を等しくすることにより、サグをほぼ完全に補正できる。また、ＩＣ（ＣＭＯＳ−ＬＳＩ）２００に接続される外部の部品のばらつきにより発生する信号振幅の誤差を、第１の乗算器２４により、正確に補正できる。また、第２の乗算器２６によって、サグ量を補正できる。また、第２の乗算器２６によって、サグ補正量の強弱を調整することができる。
【００２５】
【発明の効果】
この発明によれば、サグの低減化を図ることができるとともに小型化が図れるようになる。
【図面の簡単な説明】
【図１】映像出力回路の構成を示す電気回路図である。
【図２】図１の各部の信号を示すタイムチャートである。
【図３】従来の映像出力回路の構成を示す電気回路図である。
【図４】図３の各部の信号を示すタイムチャートである。
【符号の説明】
１１  ＤＡ変換器
１２  第１のコンデンサ
１３  出力バッファ
１４  抵抗
１５  第２のコンデンサ
１６  映像出力端子
２１  第３のコンデンサ
２２  ＡＤ変換器
２３  第１のＬＰＦ
２４  第１の乗算器
２５  減算器
２６  第２の乗算器
２７  加算器
２８  第２のＬＰＦ
２００  ＩＣ（ＣＭＯＳ−ＬＳＩ）
【図１】
0003969960.tif 000002
【図２】
0003969960.tif 000003
【図３】
0003969960.tif 000004
【図４】
0003969960.tif 000005