(57)【特許請求の範囲】
【請求項１】
一対の基板装置間に電気光学物質が挟持されてなる電気光学装置における該一対の基板装置の一方として用いられる素子基板装置と、前記一対の基板装置のうちの他方として前記素子基板装置に対向配置された対向基板と、該対向基板と前記素子基板装置との間に挟持された電気光学物質とを備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記素子基板装置は、
マザー基板上に複数形成されると共に切断線に沿って分断されるものであり、
基板上の中央側に位置する画像表示領域に配置された複数の画素電極と、
前記基板上の周辺側に位置する周辺領域に前記基板の四辺のうち一辺に沿って並ぶように配置され、前記複数の画素電極を駆動するための信号配線又は電子素子と電気的に接続される複数の外部回路接続端子と、
前記各外部回路接続端子群が形成される辺を除く三辺に沿って所定の幅で延在して形成され、前記外部回路接続端子群が形成される辺の端面に前記所定の幅分だけ露出する第１の配線と、
前記各外部回路接続端子から、前記複数の外部回路接続端子が沿って並ぶ前記基板の一辺に達するまで形成される第２の配線とを備え、
前記マザー基板上で前記複数の外部回路接続端子間が前記第１の配線及び前記第２の配線を介して接続されており、
前記マザー基板に前記素子基板装置が複数形成されている時点で、前記外部回路接続端子に所定の検査信号を印加することで前記素子基板装置における電気的な特性の検査を行う検査工程と、
該検査工程後に前記素子基板装置と前記対向基板とを貼り合せる工程と、
該貼り合せ工程後に前記電気光学物質を注入する工程と、
該注入工程後に前記素子基板装置及び前記対向基板を一対の偏光板で挟持した状態で、観察される光学状態の変化に基いて封止する工程と、
該封止する工程後に、前記外部回路接続端子群が形成される辺において、前記外部回路接続端子群と前記第１の配線との間の前記第２の配線上で前記第１の配線の延在方向の前記切断線に沿って前記マザー基板を分断する分断工程とを備え、
前記分断工程の後に、前記第１の配線が、前記各素子基板装置の前記外部回路接続端子群が形成される辺を除く三辺に形成されてなることを特徴とする電気光学装置の製造方法。
【請求項２】
前記第１及び第２の配線は、前記マザー基板上で当該素子基板装置における前記複数の外部回路接続端子から前記第２の配線と交差する前記切断線を介して隣接する他の素子基板装置の周辺領域に設けられた前記第１の配線を経由して、当該素子基板装置における前記複数の外部回路接続端子間を高抵抗で接続することを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第１の配線は、前記信号配線及び前記電子素子のうち少なくとも一方を構成する膜と同一膜からなる部分を含むことを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記第２の配線は、前記電子素子を構成する半導体層と同一膜からなる部分を含むことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置の製造方法。
【請求項５】
前記第２の配線は、平面的に見て蛇行する形状を有する蛇行配線部を含むことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記電子素子は、前記複数の画素電極毎に設けられた複数の薄膜トランジスタを含み、
前記信号配線は、前記複数の薄膜トランジスタに接続されると共に相交差する複数の走査線及び複数のデータ線とを含むことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置の製造方法。
【請求項７】
前記周辺領域に配置され且つ前記複数の走査線及び前記複数のデータ線を駆動する周辺回路を更に備えており、
前記複数の外部回路接続端子は、前記周辺回路に接続された端子を含むことを特徴とする請求項６に記載の電気光学装置の製造方法。
【請求項８】
一対の基板装置間に電気光学物質が挟持されてなる電気光学装置の製造方法であって、
マザー基板上において、複数の電気光学装置に対応する領域の中央側に位置する画像表示領域毎にそれぞれ画素電極群を複数形成する工程と、
前記マザー基板上において、前記複数の電気光学装置に対応する領域の周辺側に位置する周辺領域のうち少なくとも一辺に沿った領域毎に、前記画素電極群を駆動するための信号配線又は電子素子と電気的に接続される外部回路接続端子群を前記一辺に沿って並ぶようにそれぞれ複数形成する工程と、
前記マザー基板上において、前記各電気光学装置に対応する前記画素電極群及び前記外部回路接続端子群の周囲を取り囲むように前記各電気光学装置の四辺に沿って第１の配線を格子状に形成する工程と、
前記マザー基板上において、前記第１の配線のうちの前記外部回路接続端子群と隣接する部分と前記外部回路接続端子群の個々の端子とを接続する第２の配線を形成する工程と、
前記各電気光学装置に対応する領域毎の、前記外部回路接続端子群が形成される辺においては、前記外部回路接続端子群と前記第１の配線との間の前記第２の配線上で前記第１の配線の延在方向に沿って前記マザー基板を切断し、前記外部回路接続端子群が形成されない辺においては、前記第１の配線の外側で前記第１の配線の延在方向に沿って前記マザー基板を切断する工程とを備え、
前記切断する工程の後に、前記第１の配線が、前記各電気光学装置の前記外部回路接続端子群が形成される辺を除く三辺に形成されてなることを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マザー基板上に複数形成され電気的な特性の検査（以下適宜、電気特性検査と称す）後に分断されるアクティブマトリクス基板装置等の素子基板装置、そのような素子基板装置を一対の基板の一方として備えた液晶装置等の電気光学装置、及びそのような電気光学装置の製造方法の技術分野に属する。
【０００２】
【背景技術】
液晶装置等の電気光学装置は、複数の画素電極、これらを夫々スイッチング駆動するための薄膜トランジスタ（以下適宜、ＴＦＴと称す）、薄膜ダイオード（以下適宜、ＴＦＤと称す）等の複数のスイッチング素子、走査線、データ線、容量線等の複数の各種配線などが形成されたアクティブマトリクス基板装置等の素子基板装置と、対向電極等が形成された対向基板とを備える。そして、その周囲に沿ってシール材により貼り合わされた両基板間の空間に液晶等の電気光学物質が注入されて構成されている。
【０００３】
このような素子基板装置と対向基板とは、別々に製造される。特に小型の素子基板装置については、半導体装置の場合と同様に、例えば直径８インチ程度のマザー基板で多数個の素子基板装置が形成され、各素子基板装置に対する電気特性検査が行われる。
【０００４】
電気特性検査としては、複数の各種配線、スイッチング素子における断線検査、短絡検査、動作検査等が行われる。より具体的には、各素子基板装置の各種配線の端部に設けられた外部回路接続端子或いは検査用端子などにプローブが当てられて所定の電気信号が印加された際の電圧或いは電流測定等によりこれらの検査が行われる。そして、電気特性検査により不良品とされた素子基板装置については不良品として認識されて、その後の工程では良品と区別して扱われる（例えば、ダミーの対向基板が貼り合わされて、コスト増加が阻止される）。
【０００５】
この後、対向基板を貼り合わし、液晶を注入して封止した後、切断せんに沿ってマザー基板が各基板装置の周囲で分断し、個々の電気光学装置とされる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した素子基板装置によれば、分断前の電気特性検査は、仮にプローブの当てられる複数の端子間が短絡状態にあっては行うことができない。このため、この電気特性検査を行う時点では、複数の外部回路接続端子間は相互から絶縁された状態とされる。従って、その後の各種工程を行う時点でも、やはり複数の外部回路接続端子間は相互から絶縁された状態にある。よって、複数の外部回路接続端子に接続された各種配線、各種スイッチング素子及び各画素電極は、ラビング工程等で発生する静電気の蓄積により、上述した電気光学物質の注入工程の時点では、一般に相互に異なる不定電位を持つことになる。このため、前述の如く偏光板を介して観察される画像表示領域の色変化を観察することにより電気光学装置の電気光学物質注入口を封止する技術によれば、係る静電気の蓄積により各画素電極に対向する電気光学物質の配向状態は電圧無印加時と比べて不規則に変化しているため、実際には適時に封止することはできないという問題点がある。このため、基板間のセルギャップの均一性は一般に低下しており、これにより、明るさやコントラスト比といった当該電気光学装置に要求される基本的な光学特性が低下してしまう。以上の結果、この種の素子基板装置を用いて電気光学装置を製造したのでは、最終的に不良品率の増大や表示画像の品位低下を招くという問題点がある。
【０００７】
因みに、仮に全ての画素電極や配線を短絡しておけば、このような静電気の蓄積による各画素電極における不定電位を除去することは可能である。しかしながら、このような短絡を行うための短絡用配線の形成や完成前又は検査前におけるその切断除去は、製造工程の複雑化と工程数の増大を招いてしまう。特に、このような短絡用配線が電気特性検査を行う時点で存在していたのでは、係る電気特性検査を行うことができない。従って、このような短絡用配線は、本問題に対する実践的な意味での解決策とはならない。
【０００８】
本発明は上記問題点に鑑みなされたものであり、マザー基板に複数形成された状態で電気的特性検査を良好に行うことも可能であり、しかも電気光学物質の注入後の封止を適確に行えることを可能ならしめる素子基板装置、そのような素子基板装置を備えた電気光学装置、及びそのような電気光学装置の製造方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置の製造方法は上記課題を解決するために、一対の基板装置間に電気光学物質が挟持されてなる電気光学装置における該一対の基板装置の一方として用いられる素子基板装置と、前記一対の基板装置のうちの他方として前記素子基板装置に対向配置された対向基板と、該対向基板と前記素子基板装置との間に挟持された電気光学物質とを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記素子基板装置は、マザー基板上に複数形成されると共に切断線に沿って分断されるものであり、基板上の中央側に位置する画像表示領域に配置された複数の画素電極と、前記基板上の周辺側に位置する周辺領域に前記基板の四辺のうち一辺に沿って並ぶように配置され、前記複数の画素電極を駆動するための信号配線又は電子素子と電気的に接続される複数の外部回路接続端子と、前記各外部回路接続端子群が形成される辺を除く三辺に沿って所定の幅で延在して形成され、前記外部回路接続端子群が形成される辺の端面に前記所定の幅分だけ露出する第１の配線と、前記各外部回路接続端子から、前記複数の外部回路接続端子が沿って並ぶ前記基板の一辺に達するまで形成される第２の配線とを備え、前記マザー基板上で前記複数の外部回路接続端子間が前記第１の配線及び前記第２の配線を介して接続されており、前記マザー基板に前記素子基板装置が複数形成されている時点で、前記外部回路接続端子に所定の検査信号を印加することで前記素子基板装置における電気的な特性の検査を行う検査工程と、該検査工程後に前記素子基板装置と前記対向基板とを貼り合せる工程と、該貼り合せ工程後に前記電気光学物質を注入する工程と、該注入工程後に前記素子基板装置及び前記対向基板を一対の偏光板で挟持した状態で、観察される光学状態の変化に基いて封止する工程と、該封止する工程後に、前記外部回路接続端子群が形成される辺において、前記外部回路接続端子群と前記第１の配線との間の前記第２の配線上で前記第１の配線の延在方向の前記切断線に沿って前記マザー基板を分断する分断工程とを備え、前記分断工程の後に、前記第１の配線が、前記各素子基板装置の前記外部回路接続端子群が形成される辺を除く三辺に形成されてなることを特徴とする。
【００１０】
本発明の電気光学装置の製造方法によれば、マザー基板に素子基板装置が複数形成されている時点で、検査工程が行われる。この際特に、複数の外部回路接続端子間が配線により接続されているため、外部回路接続端子に所定の検査信号を印加することで、素子基板装置における電気特性の検査を行える。次に、貼り合せ工程を経て、注入工程が行われる。そして、素子基板装置及び対向基板を一対の偏光板で挟持した状態で、この一対の偏光板を介して観察される光学状態の変化に基づいて封止が行われる。この際特に、複数の外部回路接続端子間が配線により接続されているため、各外部回路接続端子に夫々接続された信号配線や電子素子には、ラビング工程等で発生する静電気が局所的に蓄積することがなく、どの外部回路接続端子も例えば接地電位等の同電位に固定されている。このため、一対の偏光板を介して観察される光学状態の変化に基づいて、基板間のセルギャップを均一に保った状態で封止を行うことができる。次に、分断工程において、素子基板装置が切断線に沿って分断され、個々の電気光学装置とされる。
【００１３】
また、前記第１及び第２の配線は、前記マザー基板上で当該素子基板装置における前記複数の外部回路接続端子から前記第２の配線と交差する前記切断線を介して隣接する他の素子基板装置の周辺領域に設けられた前記第１の配線を経由して、当該素子基板装置における前記複数の外部回路接続端子間を高抵抗で接続することを特徴とする。
【００１４】
この態様によれば、その製造プロセスにおいて、マザー基板上に当該素子基板装置が複数形成された状態で、高抵抗配線により複数の外部回路接続端子間は高抵抗で接続されている。このため、マザー基板上に複数形成された状態で、各素子基板装置に対する電気特性検査を行うことができる。その後も、複数の外部回路接続端子間は高抵抗配線により接続されているため、各外部回路接続端子は同電位に固定される。従って、マザー基板上に当該素子基板装置が複数形成された状態で、上述の如く電気光学物質の封止を適確に行うことができる。
【００１５】
その後、切断線に沿ってマザー基板が各素子基板装置の周囲で分断されて、個々の素子基板装置とされる。この分断の際に、高抵抗配線による複数の外部回路接続端子間の相互接続を切断除去すれば、その後製造される各電気光学装置における動作が、高抵抗配線により妨害されることはなく、製造中における静電破壊を防止する効果も得られる。或いは、分断後も、高抵抗配線による接続を残す構成を採用すれば、製造後における静電破壊を防止することも可能となる。
【００１６】
このマザー基板上に複数形成される態様では、前記高抵抗配線は、前記マザー基板上で当該素子基板装置における前記複数の外部回路接続端子に前記切断線を介して隣接する他の素子基板装置の周辺領域を経由して、当該素子基板装置における前記複数の外部回路接続端子間を高抵抗で接続するように構成してもよい。
【００１７】
このように構成すれば、マザー基板上で切断線を介して隣接する他の素子基板装置の周辺領域を経由して、当該素子基板装置における複数の外部回路接続端子間を高抵抗配線で接続するので、分断の際に、高抵抗配線による複数の外部回路接続端子間の相互接続は、切断除去される。これにより、電気光学装置における動作が、高抵抗配線により妨害されることはない。また分断までの工程における静電破壊を防止する効果も得られる。
【００１８】
このように構成する場合には更に、前記高抵抗配線は、前記他の素子基板装置の周辺領域に前記切断線に沿って配線された短絡配線部と、前記複数の外部回路接続端子毎に設けられており、前記複数の外部回路接続端子を前記切断線を跨って前記短絡配線部に夫々接続する高抵抗配線部とを含むように構成してもよい。
【００１９】
このように構成すれば、マザー基板上で切断線を介して隣接する他の素子基板装置の周辺領域に配線された短絡配線部と外部回路接続端子毎に設けられた切断線を跨る高抵抗配線部とで、当該素子基板装置における複数の外部回路接続端子間は接続される。そして、分断の際に、複数の外部回路接続端子間の相互接続は、切断線を跨る高抵抗配線部において切断除去される。
【００２０】
或いは上述のマザー基板上に複数形成される態様では、前記高抵抗配線は、当該素子基板装置の周辺領域に前記切断線に沿って配線された短絡配線部と、前記複数の外部回路接続端子毎に設けられており、前記複数の外部回路接続端子を前記短絡配線部に夫々接続する高抵抗配線部とを含むように構成してもよい。
【００２１】
このように構成すれば、当該素子基板装置の周辺領域に配線された短絡配線部と外部回路接続端子毎に設けられた高抵抗配線部とで、当該素子基板装置における複数の外部回路接続端子間は接続される。そして、分断後も、複数の外部回路接続端子間の相互接続は、切断除去されない。このため、製造中にも製造後にも、複数の外部回路接続端子間が高抵抗配線により接続されているので、信号配線や電子素子、更には周辺回路等における静電破壊を防止する効果も得られる。尚、この場合には、電気光学装置における通常表示動作に影響を及ぼさない程度に高抵抗の配線で接続しておく。
【００２２】
また、前記第１の配線は、前記信号配線及び前記電子素子のうち少なくとも一方を構成する膜と同一膜からなる部分を含む。
【００２３】
この態様によれば、高抵抗配線の少なくとも一部は、ポリシリコン膜等の信号配線を構成する膜と同一膜や、半導体層等の電子素子を構成する膜と同一膜からなる。従って、素子基板装置の製造プロセスにおいて、高抵抗配線を形成するために付加的な工程を必要としない。即ち、積層構造及び製造工程の簡略化を図る上で大変有利である。尚、このように他の膜と同一膜から高抵抗配線の少なくとも一部を形成する場合には、その膜厚や比抵抗における選択の余地が狭められる。しかしながら、高抵抗配線の配線幅及び配線長さを調節することにより、所望の高抵抗を得るようにすれば実用上問題はない。
【００２４】
また、前記第２の配線は、前記電子素子を構成する半導体層と同一膜からなる部分を含むように構成してもよい。
【００２５】
このように構成すれば、例えば、ＴＦＴ等の半導体素子を製造する際に用いられる半導体層を用いることにより数百ｋΩ（キロオーム）から数ＭΩ（メガオーム）程度の高抵抗の高抵抗配線を小さい領域で形成できる。
【００２６】
また、前記第２の配線は、平面的に見て蛇行する形状を有する蛇行配線部を含む。
【００２７】
この態様によれば、高抵抗配線に含まれる蛇行配線部における平面的に蛇行する形状を利用して、その配線幅及び配線長さを調節することにより、限られた基板上領域で比較的容易に所望の高抵抗を得ることが可能となる。
【００２８】
また、前記電子素子は、前記複数の画素電極毎に設けられた複数の薄膜トランジスタを含み、前記信号配線は、前記複数の薄膜トランジスタに接続されると共に相交差する複数の走査線及び複数のデータ線とを含む。
【００２９】
この態様によれば、当該素子基板装置を、ＴＦＴアクティブマトリクス駆動方式の電気光学装置を構成する際に用いられるＴＦＴアレイ基板として構築できる。
【００３０】
この態様では、前記周辺領域に配置され且つ前記複数の走査線及び前記複数のデータ線を駆動する周辺回路を更に備えており、前記複数の外部回路接続端子は、前記周辺回路に接続された端子を含むように構成してもよい。
【００３１】
このように構成すれば、当該素子基板装置を、周辺回路内蔵型のＴＦＴアクティブマトリクス駆動方式の電気光学装置を構成する際に用いられる周辺回路内蔵型のＴＦＴアレイ基板として構築できる。
【００３４】
また本発明の電気光学装置の製造方法は、一対の基板装置間に電気光学物質が挟持されてなる電気光学装置の製造方法であって、マザー基板上において、複数の電気光学装置に対応する領域の中央側に位置する画像表示領域毎にそれぞれ画素電極群を複数形成する工程と、前記マザー基板上において、前記複数の電気光学装置に対応する領域の周辺側に位置する周辺領域のうち少なくとも一辺に沿った領域毎に、前記画素電極群を駆動するための信号配線又は電子素子と電気的に接続される外部回路接続端子群を前記一辺に沿って並ぶようにそれぞれ複数形成する工程と、前記マザー基板上において、前記各電気光学装置に対応する前記画素電極群及び前記外部回路接続端子群の周囲を取り囲むように前記各電気光学装置の四辺に沿って第１の配線を格子状に形成する工程と、前記マザー基板上において、前記第１の配線のうちの前記外部回路接続端子群と隣接する部分と前記外部回路接続端子群の個々の端子とを接続する第２の配線を形成する工程と、前記各電気光学装置に対応する領域毎の、前記外部回路接続端子群が形成される辺においては、前記外部回路接続端子群と前記第１の配線との間の前記第２の配線上で前記第１の配線の延在方向に沿って前記マザー基板を切断し、前記外部回路接続端子群が形成されない辺においては、前記第１の配線の外側で前記第１の配線の延在方向に沿って前記マザー基板を切断する工程とを備え、前記切断する工程の後に、前記第１の配線が、前記各電気光学装置の前記外部回路接続端子群が形成される辺を除く三辺に形成されてなることを特徴とする。
【００３５】
本発明の電気光学装置の製造方法によれば、マザー基板に素子基板装置が複数形成されている時点で、検査工程が行われる。この際特に、複数の外部回路接続端子間が高抵抗配線により高抵抗で接続されているため、外部回路接続端子に所定の検査信号を印加することで、素子基板装置における電気特性の検査を行える。次に、貼り合せ工程を経て、注入工程が行われる。そして、素子基板装置及び対向基板を一対の偏光板で挟持した状態で、この一対の偏光板を介して観察される光学状態の変化に基づいて封止が行われる。この際特に、複数の外部回路接続端子間が高抵抗配線により接続されているため、各外部回路接続端子に夫々接続された信号配線や電子素子には、ラビング工程等で発生する静電気が局所的に蓄積することがなく、どの外部回路接続端子も例えば接地電位等の同電位に固定されている。このため、一対の偏光板を介して観察される光学状態の変化に基づいて、基板間のセルギャップを均一に保った状態で封止を行うことができる。次に、分断工程において、素子基板装置が切断線に沿って分断され、個々の電気光学装置とされる。
【００３６】
加えて分断工程の前は、複数の外部回路接続端子間が高抵抗配線により接続されているため、信号配線や電子素子、更には周辺回路等における静電破壊を防止することも可能となる。また電気光学装置における通常表示動作に影響を及ぼさない程度に高抵抗の配線で接続しておけば、分断工程の前のみならずその後に信号配線や電子素子、更には周辺回路等における静電破壊を防止することも可能となる。即ち、製造途中の電気特性検査前に高抵抗配線を切断除去しないで済むため静電破壊が電気特性検査以降で起こることを防止でき、更に最終的に製品にまで高抵抗配線を残す構成を採用すれば、その切断除去工程を省略することが可能となると共に製品段階における静電破壊を防止することも可能となる。
【００３７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３９】
（素子基板装置の実施の形態）
先ず、本発明の素子基板装置の実施の形態として、液晶装置用のアクティブマトリクス基板装置について図１及び図２を参照して説明する。ここに図１は、マザー基板上に複数形成された切断前におけるアクティブマトリクス基板装置の平面図である。図２は、その上に設けられた外部回路接続端子、高抵抗配線及び短絡配線を示す、図１のＣ１部の拡大平面図である。
【００４０】
図１において、マザー基板上には、複数のアクティブマトリクス基板装置１がマトリクス状に形成されている。各アクティブマトリクス基板装置１に対しては、後に、図中破線で示された切断線９０に沿って切り離す基板切断工程が施され、更に必要に応じてパネル面取り工程が施されて、個々のアクティブマトリクス基板装置１とされる。８インチのマザー基板上に、複数個のアクティブマトリクス基板装置１が作り込まれる。そして、各アクティブマトリクス基板装置１には、例えば数個から数十個程度の外部回路接続端子１０２が設けられる。
【００４１】
各アクティブマトリクス基板装置１は、ガラス基板、石英基板、半導体基板等からなるＴＦＴアレイ基板１０を備えており、ＴＦＴアレイ基板１０上において中央側に位置する画像表示領域１０ａに、液晶等の電気光学物質を制御するための画素電極及びＴＦＴを夫々含む複数の画素部がマトリクス状に形成されている。アクティブマトリクス基板装置１は、後述のように複数の画素部におけるＴＦＴのゲートに接続されており図中Ｘ方向に夫々伸びる複数の走査線と、各ＴＦＴのソースに接続されており図中Ｙ方向に夫々伸びる複数のデータ線とを備える。アクティブマトリクス基板装置１は更に、画像表示領域１０ａの周囲に、走査線に走査信号を供給するための走査線駆動回路１０４と、データ線にデータ信号を供給するためのデータ線駆動回路１０１とを備える。走査線駆動回路１０４は、画像表示領域１０ａの両側に設けられている。尚、後述のように、画像信号をサンプリングしてデータ線に供給するサンプリング回路がデータ線駆動回路１０１と画像表示領域１０ａとの間の額縁領域に設けられている。
【００４２】
外部回路接続端子１０２には、アクティブマトリクス基板装置１が分断され更に電気光学装置に組み立てられた後に、外部ＩＣ回路から各駆動回路に至る信号配線や電源線、対向電極に至る電位を供給する配線等が接続される。
【００４３】
図１及び図２に示すように、アクティブマトリクス基板装置１は更に、製造工程の所定期間に亘って外部回路接続端子１０２を高抵抗で相互に接続するための、外部回路接続端子１０２毎に設けられた高抵抗配線部８０と、Ｘ方向に配列された全ての高抵抗配線部８０の端が接続されており切断線９０に沿って伸びる短絡配線９１（図中、斜線で示す）とを備える。これらの高抵抗配線部８０と短絡配線９１とにより、外部回路接続端子１０２は相互間で例えば５００ｋΩ〜５ＭΩの高抵抗を持つように接続される。従ってここでは、高抵抗配線部８０と短絡配線９１とを合わせて高抵抗配線８１と称する。
【００４４】
本実施形態では特に、高抵抗配線８１が例えば５００ｋΩ〜５ＭΩの高抵抗を持つように、高抵抗配線部８０及び短絡配線９１夫々についての、膜質、膜厚、配線幅及び配線長が設定される。このため、高抵抗配線部８０は、後述のように画素スイッチング用のＴＦＴや駆動回路用のＴＦＴを構成するＴＦＴの半導体層等の高抵抗膜と同一膜から形成される。他方、短絡配線９１は、データ線、画像信号線等を構成するＡｌ膜、導電性ポリシリコン膜等の導電膜と同一膜から形成される。
【００４５】
尚、短絡配線９１は、図１に示すように、マザー基板上に形成された複数のアクティブマトリクス基板装置１間の周囲に格子状に配置され、互いに接続されることで、静電気破壊を防ぐためのガードリングとして機能している。この短絡配線９１も、基板切断時に切断される。
【００４６】
以上の如く複数の外部回路接続端子１０２間が高抵抗配線８１により高抵抗で接続されているため、その製造プロセスにおいて対向基板と対向配置される前の段階で、各外部回路接続端子１０２に検査用プローブを当てて所定の電気信号を印加した際の電圧或いは電流測定等により、各外部回路接続端子１０２に接続された信号配線１１２（図２参照）における断線検査、短絡検査などの電気特性検査を行える。信号配線１１２としては、例えば、駆動方式に応じた画像信号線、その引き出し配線、電源配線、制御信号線、クロック信号線、走査線、データ線、対向電極に至る配線等がある。更に、各信号配線１１２に接続された電子素子（例えば、駆動方式に応じたデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路等の周辺回路又は各画素部を構成するＴＦＴ、ＴＦＤ、容量、電極等）における断線検査、短絡検査、動作検査などの電気特性検査を行える。
【００４７】
更に、複数の外部回路接続端子１０２間が高抵抗配線８１により接続されているため、相互に高抵抗配線８１を介して接続されている各外部回路接続端子１０２に夫々接続された信号配線１１２や該信号配線１１２に接続された各電子素子には、ラビング工程等で発生する静電気が局所的に蓄積することがない即ち、各外部回路接続端子１０２間には電圧は殆ど生じない。このため、その後、他方の対向基板装置と対向配置された後における液晶注入後に、透過軸が直交配置された一対の偏光板間に空セルを挟持した状態で画像表示領域１０ａの色変化を観察することにより、セルギャップを均一に保った状態で封止を行うことができる。
【００４８】
仮に複数の外部回路接続端子１０２間がこのように高抵抗配線８１を介して接続されているのではなく、短絡されていたのでは、信号配線１１２や該信号配線１１２に接続された電子素子に対する電気特性検査を行うことはできない。逆に、仮に複数の外部回路接続端子１０２間が接続されていないのでは、液晶注入後の封止を適確に行うことができない。
【００４９】
加えて、複数の外部回路接続端子１０２間が高抵抗配線８１により接続されているため、切断線９０でアクティブマトリクス基板装置１を分断する工程に至るまでの間、信号配線１１２や該信号配線１１２に接続された電子素子、更には周辺回路等における静電破壊を防止することができる。
【００５０】
更に、本実施形態では、高抵抗配線８１は、マザー基板上でアクティブマトリクス基板装置１における複数の外部回路接続端子１０２に切断線９０を介して隣接する他のアクティブマトリクス基板装置の周辺領域を経由して、当該アクティブマトリクス基板装置１における複数の外部回路接続端子１０２間を高抵抗で接続している。このため、分断の際に、高抵抗配線８１による複数の外部回路接続端子１０２間の相互接続は、自動的に切断除去される。これにより、当該アクティブマトリクス基板装置１を備えた電気光学装置における動作が、高抵抗配線８１により妨害されることはない。しかも、分断までの工程における静電破壊は、高抵抗配線８１により防止可能である。
【００５１】
本実施形態では特に、高抵抗配線部８０は、画素部或いは駆動回路中に設けられるＴＦＴを構成する半導体層と同一膜からなる。従って、その製造プロセスにおいて、数百ｋΩから数ＭΩ程度の高抵抗の高抵抗配線部８０を比較的容易に形成できる。この際、高抵抗配線部８０を形成するために付加的な工程を必要としないので、積層構造及び製造工程の簡略化を図る上で大変有利である。
【００５２】
このように他の膜と同一膜から高抵抗配線部８０や短絡配線９１を形成する場合には、その膜厚や比抵抗における選択の余地が狭められる。しかしながら、高抵抗配線部８０や短絡配線９１の配線幅及び配線長さを調節することにより、所望の高抵抗が得られる。このため、図２に示した例では、高抵抗配線部８０は、配線幅の比較的細い配線が蛇行するように構成されている。尚、このような半導体層に対してＴＦＴの形成時に行われる複数種類の不純物ドープ（例えば、チャネル領域形成用のドープ、ソースドレイン領域形成用のドープ、Lightly Doped Drain領域形成用のドープ、ウエル領域形成用のドープなど）のうち、所望の高抵抗を得るのに最も適したものを、当該高抵抗配線部８０を形成する半導体層に対しても併せて行うようにすれば、製造工程上一層有利となる。
【００５３】
以上説明した実施形態では、切断線９０での分断後には、各アクティブマトリクス基板装置１から短絡配線９１が切り離される結果、高抵抗配線８１による外部回路接続端子１０２間の接続はなくなる。しかしながら、このような短絡配線９１を切断線９０よりも外部回路接続端子１０２に近い側に配線してもよい。このように構成すれば、切断線９０での分断後も、複数の外部回路接続端子１０２間の相互接続は、切断除去されない。このため、製造中のみならず、製造後にも、信号配線１１２や該信号配線１１２に接続された電子素子、更には周辺回路等における静電破壊を防止することも可能となる。但し、この場合には、電気光学装置における通常表示動作に影響を及ぼさない程度に高抵抗の高抵抗配線８１で接続しておく。
【００５４】
（電気光学装置の構成）
次に、以上の如き構成を持つアクティブマトリクス基板装置を備えて構成される電気光学装置の実施形態の構成について、図３から図５を参照して説明する。ここでは、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。尚、図３は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図４は、図３のＨ−Ｈ’断面図である。また図５は、電気光学装置の全体的な回路構成を示すブロック図である。
【００５５】
図３及び図４において、電気光学装置は、分断後における１個のアクティブマトリクス基板装置１が作り込まれたＴＦＴアレイ基板１０を備えて構成されている。即ち、本実施形態の電気光学装置は、一対の基板であるＴＦＴアレイ基板１０と対向基板２０の間に液晶層５０が封入されてなり、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５６】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、後述の製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、当該電気光学装置がプロジェクタ用途のように小型で拡大表示を行う電気光学装置であれば、両基板間のセルギャップを所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されてもよい。或いは、当該電気光学装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う電気光学装置であれば、このようなギャップ材は、液晶層５０中に含まれてよい。
【００５７】
液晶層５０は、液晶注入口６０の部分が欠落したシール材５２及びこの液晶注入口６０を後述する液晶の真空注入工程の後に封止する封止材５４により基板間に封入されている。
【００５８】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁５３が対向基板２０側に設けられている。但し、このような額縁５３を、ＴＦＴアレイ基板１０側に設けてもよい。
【００５９】
シール材５２が配置されたシール領域の外側の周辺領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも一個所において、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための上下導通材１０６が設けられている。
【００６０】
図４において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや走査線、データ線、容量線等の配線が形成された後に形成される画素電極９ａ上に、ポリイミド系材料からなる配向膜１６が形成されている。他方、対向基板２０上には、対向電極２１の他、各画素毎に非開口領域を規定する遮光膜２３、カラーフィルタ等が形成された最上層部分に、ポリイミド系材料からなる配向膜２２が形成されている。これらの一対の配向膜１６及び２２は夫々、後述の製造プロセスにおいて、ポリイミド系材料を塗布し、焼成した後、液晶層５０中の液晶を所定方向に配向させると共に液晶に所定のプレチルト角を付与するように配向処理が施されている。尚、遮光膜２３は、表示画像におけるコントラストの向上、カラーフィルタを形成した場合の色材の混色防止などの機能を有する。このような遮光膜２３を対向基板２０の側ではなく、ＴＦＴアレイ基板１０上に形成してもよい。
【００６１】
また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、一対の配向膜１６及び２２の間で、所定の配向状態をとる。
【００６２】
次に、本実施形態の電気光学装置の回路構成について図５を参照して説明する。
【００６３】
図５において、本実施形態による電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、画像信号Ｓ１、Ｓ２、…、Ｓｎを、Ｎ（但し、Ｎは２以上の自然数）個の信号にシリアル−パラレル変換し、信号配線１１２の一例を構成するＮ本の画像信号線１１５から相隣接するＮ本のデータ線６ａ同士に対してグループ毎に供給するようにしてもかまわない。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極（図４参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００６４】
図５において、電気光学装置は、画像表示領域の周囲に、データ線６ａを駆動するデータ線駆動回路１０１及び走査線３ａを駆動する走査線駆動回路１０４の他に、画像信号線１１５から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎをサンプリングするサンプリング回路１０３を備えている。データ線駆動回路１０１は、走査線駆動回路１０４がパルス的に走査線３ａに順番にゲート電圧を送るのに合わせて、サンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号をサンプリング回路１０３を構成する各サンプリングスイッチ１０３ａの制御端子に供給する。サンプリング回路１０３は、このサンプリング回路駆動信号に応じて、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎをサンプリングして、データ線６ａに供給する。
【００６５】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路１０３等に加えて、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００６６】
本実施形態の電気光学装置は特に、上述したアクティブマトリクス基板装置１を備えて構成されている。このため、図３及び図４に示した外部回路接続端子１０２は、ＴＦＴアレイ基板１０の分断前には高抵抗配線８１によって高抵抗で接続されているので、両基板の貼り合わせ前における走査線３ａ、データ線６ａ、容量線３ｂ、画素電極９ａ、ＴＦＴ３０、蓄積容量７０、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路１０３、画像信号線１１５等の各種信号配線や電子素子における電気特性検査が良好に行われている。更に、外部回路接続端子１０２は、ＴＦＴアレイ基板１０の分断前には高抵抗配線８１によって接続されているため、両基板の貼り合わせ後であり且つ両基板の分断前における液晶注入及び封止が適確に行われており、基板間のセルギャップが精度良く制御されている。しかも製造中における各種信号配線や電子素子における静電破壊についても低減されている。
【００６７】
以上の結果、本実施形態の電気光学装置は、装置信頼性及び製造歩留まりが高く、基板間のセルギャップの均一性向上により高品位の画像表示を行える。
【００６８】
（電気光学装置の製造プロセス）
次に、本実施形態の電気光学装置の製造プロセスについて図６を参照して説明する。ここに、図６は、製造プロセスを順を追って示すプロセスフローチャートである。
【００６９】
一方で、ＴＦＴアレイ基板１０側のプロセスとしては、図１に示したようにマザー基板上にアクティブマトリクス基板装置として複数形成されており所定種類の電気特性検査が済まされたＴＦＴアレイ基板１０に対して、先ず、これに付着した汚れやゴミ、埃を除去するための受け入れ洗浄を行う（ステップＳ１）。次に、配向膜１６の形成を行う（ステップＳ２）。具体的には、例えばポリイミド系材料を基板の全面に塗布した後に焼成を行う。次に、形成された配向膜１６に対する配向処理を、その表面を一定方向に擦るラビング処理により行う（ステップＳ３）。次に、シール領域に対して、ギャップ材を添加・分散した後にシール材５２を印刷するか或いはギャップ材を混入したシール材５２を印刷し（ステップＳ４）、更に、上下導通材１０６をシール材５２より外側に塗布する（ステップＳ５）。
【００７０】
他方で、対向基板２０側のプロセスとしては、対向電極が形成されており所定種類の受入検査が済まされた対向基板２０に対して、先ず、これに付着した汚れやゴミ、埃を除去するための受け入れ洗浄を行う（ステップＳ６）。次に、配向膜２２の形成を行う（ステップＳ７）。具体的には、ポリイミド系材料を基板の全面に塗布した後に焼成を行う。次に、形成された配向膜２２に対する配向処理を、その表面を一定方向に擦るラビング処理により行う（ステップＳ８）。
【００７１】
ステップＳ１からＳ５を経たＴＦＴアレイ基板１０とステップＳ６からＳ８を経た対向基板２０とを、シール材５２により貼り合わせ（ステップＳ９）、精度良くアラインメントした後（ステップＳ１０）、基板間ギャップを所望の液晶セルギャップとなるまで加圧下で締め付けて圧着する（ステップＳ１１）。シール材５２中に添加・分散されたギャップ材により、このような所望の基板間ギャップが得られる。
【００７２】
次に、シール材５２に対して、紫外線照射、加熱或いはそれらの両者により、シール材５２を硬化させる（ステップＳ１２）。
【００７３】
次に、真空雰囲気下で液晶注入口６０付近の滴下領域に液晶を滴下することにより真空注入工程が行われる（ステップＳ１３）。
【００７４】
次に、封止材５４により液晶注入口を封止する（ステップＳ１４）。この際、本実施形態では特に、複数の外部回路接続端子１０２間が高抵抗配線８１により接続されているため、相互に高抵抗配線８１を介して接続されている各外部回路接続端子１０２に夫々接続された信号配線１１２や該信号配線１１２に接続された各電子素子には、ラビング工程等で発生する静電気が局所的に蓄積することがない。このため、当該封止工程を、透過軸が直交配置された一対の偏光板間に空セルを挟持した状態で行えば、画像表示領域１０ａにある複数の画素電極は同電位（好ましくは電圧無印加状態）に固定されているので、偏光板を介して画像表示領域の色変化を観察することにより、基板間のセルギャップを均一に保ったまま封止することができる。
【００７５】
次に、液晶を一旦等方相転移温度以上の高温度にして等方処理する（ステップＳ１５）。
【００７６】
次に、図１のようにマザー基板上に複数形成されているＴＦＴアレイ基板１０を図３及び図４に示したような電気光学装置に分断した後（ステップＳ１６）、再び洗浄し（ステップＳ１７）、更に、所定の配線や素子の導通・絶縁検査や表示むらの検査等を行った後（ステップＳ１８）、外部配線の接続、偏光板、位相差フィルム等の貼り付けなどの実装処理が行われて（ステップＳ１９）、電気光学装置が完成する。
【００７７】
以上、詳細に説明した本実施形態の製造方法によれば、特に電気特性検査が良好に行われた後に、ステップＳ９において両基板の貼り合わせを行うことができ、しかも、ステップＳ１３において液晶注入の封止を適確に行うことができるので、装置信頼性及び製造歩留まりが高く、基板間のセルギャップの均一性向上により高品位の画像表示を行える電気光学装置を比較的容易に製造できる。加えてステップＳ１６における分断工程の前は、複数の外部回路接続端子１０２間が高抵抗配線８１により接続されているため、ステップＳ３のラビング工程等で発生する静電気等による信号配線１１２等の静電破壊を防止することも可能となる。更に、このような高抵抗配線８１は、図２に示したように高抵抗配線部８０及び短絡配線９１からなるため、ステップＳ１６における分断工程で自動的に切断削除可能であり、専用の切断削除工程を要しないので有利である。
【００７８】
尚、本願発明を、ＴＦＴアクティブマトリクス駆動方式以外の、ＴＦＤアクティブマトリクス駆動方式、パッシブマトリクス駆動方式などいずれの方式の電気光学装置に適用しても、電気特性検査及び液晶注入及び封止が良好に行われ、更に静電破壊が有効に防止される結果、装置信頼性及び製造歩留まりを向上でき、基板間のセルギャップの均一性も向上できる。
【００７９】
以上説明した実施形態における電気光学装置では、対向基板２０の外面及びＴＦＴアレイ基板１０の外面には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８０】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう素子基板装置、電気光学装置或いはその製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態におけるアクティブマトリクス基板装置の構成を示す平面図である。
【図２】図１のＣ１部分を拡大して示す拡大平面図である。
【図３】本発明の実施形態における電気光学装置の全体構成を示す平面図である。
【図４】図３のＨ−Ｈ’断面図である。
【図５】本発明の実施形態における電気光学装置の回路図である。
【図６】本実施形態の製造方法のプロセスフローチャートである。
【符号の説明】
１…アクティブマトリクス基板装置
１０…ＴＦＴアレイ基板
２０…対向基板
１６…配向膜
２２…配向膜
２３…遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…額縁
５４…封止材
６０…液晶注入口
８０…高抵抗配線部
８１…高抵抗配線
９０…切断線
９１…短絡配線
１０１…データ線駆動回路
１０４…走査線駆動回路
１１２…信号配線
【図１】
0003888013.tif 000002
【図２】
0003888013.tif 000003
【図３】
0003888013.tif 000004
【図４】
0003888013.tif 000005
【図５】
0003888013.tif 000006
【図６】
0003888013.tif 000007