(57)【特許請求の範囲】
【請求項１】
原稿を所定の周波数で主走査・副走査して当該原稿の画像を読み取って画像データとして出力する画像入力手段と、前記画像入力手段からの画像データに基づいて所定の周波数で主走査・副走査して用紙に画像を記録出力する画像出力手段とを備え、前記画像出力手段の動作周波数・主走査同期信号周波数が前記画像入力手段の動作周波数・主走査同期信号周波数より高いデジタル複写装置であって、前記画像入力手段からの画像データが入力され、該画像データの周波数を前記画像入力手段の動作周波数・主走査同期信号周波数から前記画像出力手段の動作周波数・主走査同期信号周波数に変換し、該周波数変換した画像データのラインメモリに対する書き込み及び読み出しを同じ複数ライン単位で行う周波数変換部と、前記画像入力手段からの画像データを蓄積し、該画像データを読み出して前記画像出力手段へ出力するページメモリとを有し、前記ラインメモリの出力から、前記画像出力手段の主走査同期信号に同期出力することで生ずる、有効データのないラインである無効ラインのデータをマスクして前記ページメモリに書き込む無効ラインデータマスク手段を設けたことを特徴とするデジタル複写装置。
【請求項２】
前記ラインメモリは、デュアルポートＦＩＦＯと、読出開始許可信号として、前記デュアルポートＦＩＦＯのライトアドレスが任意の設定値まで達するとアクティブとなるフルフラグ信号を生成するフルフラグ生成手段からなることを特徴とする請求項１記載のデジタル複写装置。
【請求項３】
前記ラインメモリは、前記フルフラグ信号がアクティブになってから最初の出力動機信号で前記デュアルポートＦＩＦＯの画像データ読み出しを開始することを特徴とする請求項２記載のデジタル複写装置。
【請求項４】
前記ページメモリは、ポートを１つのみ有し、当該１つのポートを使用して前記画像データの読み出し動作と前記画像データの書き込み動作がライン単位で時分割して行われることを特徴とする請求項１〜３のいずれか１つに記載のデジタル複写装置。
【請求項５】
前記ページメモリへの前記画像データの書き込み開始から前記画像入力手段の動作周波数と前記画像出力手段の動作周波数との周波数差比分以上の時間の経過した任意のタイミングで、前記ページメモリへの前記画像データの読み出しを開始することを特徴とする請求項１〜３のいずれか１つに記載のデジタル複写装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル複写装置に関し、詳細には、スキャナとプリンタの動作周波数・主走査同期信号周波数の相違を吸収して高速に処理するデジタル複写装置に関する。
【０００２】
【従来の技術】
複写装置においても、近時、処理速度の向上が望まれているが、複写装置においては、原稿の画像をスキャナで読み取って、プリンタで用紙に記録出力しており、プリンタ速度は速くできても、スキャナの速度がＣＣＤユニットの処理速度の限界で追従できない場合がある。
【０００３】
そこで、複写装置の処理速度を少しでも高速化するために、プリンタの線速度をスキャナの線速度より大きくして、紙間の時間をスキャナの読み取りに当てるように制御することが従来行われている。
【０００４】
この場合、まず、入出力の周波数の違いを吸収するために、従来では、ページメモリにスキャナの遅い周波数でスキャナの読み取った画像データを書き込んだ後、プリンタの速い周波数でページメモリから画像データを読み出すように制御している。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来の複写装置にあっては、ページメモリへの書込と読出の周波数を制御して、プリンタの線速度とスキャナの線速度の相違を吸収しているため、ファーストコピープリント性能に影響がでるだけでなく、ＡＤＦ（自動原稿送り装置）を装着した複写装置で１ｔｏ１コピー動作をさせたときのコピー速度にも大きな影響をうけてしまう。すなわち、図１０に示すように、スキャン開始→終了→プリント開始→終了→スキャン開始のシーケンシャル処理を繰り返すこととなり、ファーストコピーやＡＤＦを使用して１枚のみコピーを行う場合に処理速度が遅くなるという問題があった。
【０００６】
そこで、本発明は、画像入力側と画像出力側との動作周波数・主走査同期信号周波数の変換をリアルタイムに行い、ファーストコピー及び連続コピーの処理速度を向上させて、利用性の良好なデジタル複写装置を提供することを目的としている。
【０００７】
本発明は、ページメモリの構成を単純化するとともに、メモリリードとメモリライトを同一の周波数で動作させてメモリ制御回路を簡素化し、安価にかつファーストコピー及び連続コピーの処理速度を向上させて利用性の良好なデジタル複写装置を提供することを目的としている。
【０００８】
本発明は、ソフトウェアでページメモリの読み出し開始位置を自由に設定可能とし、入出力の周波数が変わった場合にも柔軟に対応して、より一層利用性の良好なデジタル複写装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１に係る発明は、原稿を所定の周波数で主走査・副走査して当該原稿の画像を読み取って画像データとして出力する画像入力手段と、前記画像入力手段からの画像データに基づいて所定の周波数で主走査・副走査して用紙に画像を記録出力する画像出力手段とを備え、前記画像出力手段の動作周波数・主走査同期信号周波数が前記画像入力手段の動作周波数・主走査同期信号周波数より高いデジタル複写装置であって、前記画像入力手段からの画像データが入力され、該画像データの周波数を前記画像入力手段の動作周波数・主走査同期信号周波数から前記画像出力手段の動作周波数・主走査同期信号周波数に変換し、該周波数変換した画像データのラインメモリに対する書き込み及び読み出しを同じ複数ライン単位で行う周波数変換部と、前記画像入力手段からの画像データを蓄積し、該画像データを読み出して前記画像出力手段へ出力するページメモリとを有し、前記ラインメモリの出力から、前記画像出力手段の主走査同期信号に同期出力することで生ずる、有効データのないラインである無効ラインのデータをマスクして前記ページメモリに書き込む無効ラインデータマスク手段を設けたものである。
【００１０】
上記構成によれば、画像入力側と画像出力側との動作周波数・主走査同期信号周波数の変換をリアルタイムに行うことができ、ファーストコピー及び連続コピーの処理速度を向上させて、利用性を向上させることができる。
【００１１】
請求項２に係る発明は、前記ラインメモリは、デュアルポートＦＩＦＯと、読出開始許可信号として、前記デュアルポートＦＩＦＯのライトアドレスが任意の設定値まで達するとアクティブとなるフルフラグ信号を生成するフルフラグ生成手段からなることを特徴とする請求項１記載のデジタル複写装置である。
請求項３に係る発明は、前記ラインメモリは、前記フルフラグ信号がアクティブになってから最初の出力動機信号で前記デュアルポートＦＩＦＯの画像データ読み出しを開始することを特徴とする請求項２記載のデジタル複写装置である。
請求項２、３に係る発明によれば、画像入力側と画像出力側との動作周波数・主走査同期信号周波数の変換をリアルタイムに行うことができ、ファーストコピー及び連続コピーの処理速度を向上させて、利用性を向上させることができる。
請求項４に係る発明は、前記ページメモリは、ポートを１つのみ有し、当該１つのポートを使用して前記画像データの読み出し動作と前記画像データの書き込み動作がライン単位で時分割して行われることを特徴とする請求項１〜３のいずれか１つに記載のデジタル複写装置である。
【００１２】
上記構成によれば、ページメモリの構成を単純化することができるとともに、メモリリードとメモリライトを同一の周波数で動作させてメモリ制御回路を簡素化することができ、安価なものとすることができるとともに、ファーストコピー及び連続コピーの処理速度を向上させて利用性を向上させることができる。
【００１３】
請求項５に係る発明は、前記ページメモリへの前記画像データの書き込み開始から前記画像入力手段の動作周波数と前記画像出力手段の動作周波数との周波数差比分以上の時間の経過した任意のタイミングで、前記ページメモリへの前記画像データの読み出しを開始することを特徴とする請求項１〜３のいずれか１つに記載のデジタル複写装置ものである。
【００１４】
上記構成によれば、ソフトウェアでページメモリの読み出し開始位置を自由に設定することができ、入出力の周波数が変わった場合にも柔軟に対応して、利用性をより一層向上させることができる。
【００１５】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００１６】
図１〜図９は、本発明のデジタル複写装置の一実施の形態を示す図であり、図１は、本発明のデジタル複写装置の一実施の形態を適用したデジタル複写装置１の要部ブロック構成図である。
【００１７】
図１において、デジタル複写装置１は、画像入力部２、画像処理部３、周波数変換部４、３個のラインメモリ５〜７、圧縮部８、ＭＵＸ（multiplexer ）９、メモリ制御部１０、ページメモリ１１、伸張部１２、ＭＵＸ１３、３個のラインメモリ１４〜１６ＭＵＸ１７及び画像出力部１８等を備えている。
【００１８】
画像入力部（画像入力手段）２は、例えば、コンタクトガラス上にセットされた原稿に光源から光を照射し、原稿からの反射光を固体撮像素子（ＣＣＤ：Charge Coupled Device ）で電気信号に変換して、必要な画像処理を行って、ＲＧＢ画像データとして画像処理部３に出力する。すなわち、画像入力部２は、原稿を所定の線速度で主走査・副走査して当該原稿の画像を読み取って画像データとして出力する。画像入力部２は、この必要な画像処理として、ＣＣＤで電気信号に変換されたアナログデータを２値または多値データに変換する量子化、原稿を照射する光源の照射ムラやＣＣＤの感度ばらつきを補正するシェーディング補正、光学系によるボケを補正するＭＴＦ補正、画像の読み取り密度を変化させ、読み取った画像データを用いてデータ補間する変倍処理等の処理を行う。また、画像入力部２には、一般に、原稿を自動送りするＡＤＦ（自動原稿送り装置）が設けられており、ＡＤＦは、複数枚の原稿を束ねて原稿束としてセットが可能で、セットされた原稿束から原稿を１枚ずつ分離して、コンタクトガラス上に搬送してセットする。画像入力部２は、ＡＤＦからコンタクトガラス上に搬送されてきた原稿の画像を読み取る。
【００１９】
画像処理部３は、画像入力部２から入力されるＲＧＢ画像データを取り込んで画像の平滑化及びエッジ強調等を行い、ＹＭＣＫの面順次データに変換して、周波数変換部４に出力する。
【００２０】
周波数変換部４は、画像処理部３から入力されるＹＭＣＫの画像データをラインメモリ（デュアルポートＦＩＦＯ２５、２６（図２参照））を用いてプリンタである画像出力部１８側の動作周波数に変換して、これを画像出力部１８側の主走査同期信号に同期させて出力し、また、画像出力部１８側の主走査同期信号に同期出力することで生ずる無効ラインを示す信号を出力する。
【００２１】
ラインメモリ５〜７は、周波数変換部４から出力される画像データを３ライン分蓄えて、圧縮部８及びＭＵＸ９に出力する。
【００２２】
圧縮部８は、ラインメモリ５〜７にデータが３ライン分蓄えられると、４ライン目で４ライン分のデータを圧縮して、あるいは、圧縮しないで、ＭＵＸ９に出力する。
【００２３】
ＭＵＸ９は、圧縮部８で圧縮された画像データと圧縮部８で圧縮されずに入力される画像データの一方を選択して、メモリ制御部１０に出力する。
【００２４】
メモリ制御部１０は、ＭＵＸ９から入力される４ライン分の画像データをページメモリ１１に書き込みつつ、ページメモリ１１から画像データを同時に読み出して伸張部１２とＭＵＸ１３に出力して、線速度変換（副走査速度変換）をリアルタイムに行う。
【００２５】
伸張部１２は、メモリ制御部１０がページメモリ１１から読み出した４ライン分の画像データが符号化されていると、この符号化された画像データを伸張してＭＵＸ１３に出力する。
【００２６】
ＭＵＸ１３は、伸張部１２の出力する画像データとメモリ制御部１０から出力される画像データのいずれかを選択して、ラインメモリ１４〜１６またはＭＵＸ１７に出力する。
【００２７】
ラインメモリ１４〜１６は、ＭＵＸ１３からの画像データ、すなわち、伸張部１２の出力及びページメモリ１１の出力データを３ライン分格納してＭＵＸ１７に出力する。
【００２８】
ＭＵＸ１７は、ＭＵＸ１３からの画像データ及びラインメモリ１４〜１６からの画像データの１つを選択して、画像出力部１８に出力する。
【００２９】
画像出力部（画像出力手段）１８は、例えば、電子写真方式で、入力されるライン毎の画像データに基づいて、所定の線速度で主走査・副走査して用紙に画像を用紙に記録出力する。
【００３０】
上記周波数変換部４は、図２に示すように、ＧＡＴＥ生成回路２１、ＷＲＥＮ等生成回路２２、余白データメモリ２３、ＭＵＸ（multiplexer ）２４、デュアルポートＦＩＦＯ２５、２６、ＳＹＮＣ等生成回路２７及びＭＵＸ２８等を備えている。なお、図２で、太実線は、画像データの流れを示している。
【００３１】
ＧＡＴＥ生成回路２１には、フレームゲート信号fgate 、ライン同期信号lsync 及びクロックＣＬＫが入力され、ＧＡＴＥ生成回路２１は、内部フレームゲート信号FGATE 及び内部ラインゲート信号LGATE を生成して、ＷＲＥＮ等生成回路２２及びＭＵＸ２４に出力する。
【００３２】
ＷＲＥＮ等生成回路２２には、さらに、クロックＣＬＫが入力され、ＷＲＥＮ等生成回路２２は、WREN信号及びRST 信号を生成して、デュアルポートＦＩＦＯ２５及びデュアルポートＦＩＦＯ２６に出力する。
【００３３】
ＭＵＸ２４には、さらに、画像データ及び余白データメモリ２３からの余白データが入力され、ＭＵＸ２４は、画像データと余白データをマルチプレクスして、デュアルポートＦＩＦＯ２５及びデュアルポートＦＩＦＯ２６に出力する。
【００３４】
上記周波数変換部４、特に、周波数変換部４のデュアルポートＦＩＦＯ２５、２６とページメモリ１１は、全体として速度変換手段として機能している
次に、本実施の形態の作用を説明する。本実施の形態のデジタル複写装置１は、遅い線速度の画像入力部２に対して、速い線速度の画像出力部１８でリアルタイムに画像出力を行って、ファーストプリントの速度を向上させるところにその特徴がある。
【００３５】
すなわち、デジタル複写装置１は、画像入力部２が、所定の線速度で主走査及ぶ副走査して読み取った原稿の画像データを、量子化するとともに、シェーディング補正、ＭＴＦ補正等の必要な画像処理を行った後、ＲＧＢの画像データとして画像処理部３に出力し、画像処理部３でこのＲＧＢの画像データに対して画像の平滑化及びエッジ強調等を行い、ＹＭＣＫの面順次データに変換して、周波数変換部４に出力する。
【００３６】
周波数変換部４は、画像処理部３から入力されるＹＭＣＫデータをラインメモリ（デュアルポートＦＩＦＯ２５、２６）を用いてプリンタである画像出力部１８側の動作周波数に変換して、これを画像出力部１８側の主走査同期信号に同期させて出力し、また、画像出力部１８側の主走査同期信号に同期出力することで生ずる無効ラインを示す信号を出力する。
【００３７】
すなわち、周波数変換部４のデュアルポートＦＩＦＯ２５及びデュアルポートＦＩＦＯ２６は、出力ＣＬＫ周波数が入力ＣＬＫ周波数よりも大きい場合、デュアルポートＦＩＦＯ２５、２６の読出開始を書込開始に比べて少なくとも周波数比差分遅らせないと、読出アドレスが書込アドレスを逆転してしまうため、読出開始許可信号として、デュアルポートＦＩＦＯ２５、２６のライトアドレスが任意のライトアドレス（ソフトウェア設定値）まで達するとアクティブとなるＦＵＬＬフラグ信号を生成する。
【００３８】
これにより、図３にデュアルポートＦＩＦＯ２５、２６の読出制御のタイミングチャートに示すように、入出力周波数比差分以降でＦＵＬＬフラグがアクティブになるようにソフトウェアで制御することができる。
【００３９】
そして、周波数変換部４は、主走査同期信号（入力ＬＳＹＮＣ→出力ＰＭＳＹＮＣ）の周波数変換を、ＦＵＬＬフラグがアクティブになってから最初の出力側ＰＭＳＹＮＣでデュアルポートＦＩＦＯ２５、２６の読み出しを開始することで実現することができる。
【００４０】
このデュアルポートＦＩＦＯ２５、２６の読出データをページメモリ１１へ書き込む際には、ページメモリ１１を読み出す際のクロック及び出力側主走査同期信号PMSYNCと同じとなり、ページメモリ１１へのライト動作とリード動作を同一ポートで時分割で行う場合に、ライン単位で切り換えることができ、非常に簡単な回路構成で実現することができる。
【００４１】
ただし、デュアルポートＦＩＦＯ２５、２６の読み出しを行わない条件となるラインにおいては、フルフラグがアサートしてから最初の出力側主走査同期信号PMSYNC以外のラインにおいて、無効ライン（有効データのないライン）が発生する。このため、デジタル複写装置１は、周波数変換部４の後段のページメモリ１１への書き込みまでの処理においては、無効ラインのデータについては、マスクするような回路構成としている。
【００４２】
この周波数変換後の無効ラインについては、周波数変換部４は、以下のように、ＳＹＮＣ等生成回路２７から圧縮部８に入力する主走査同期信号PMSYNC_COMPを、図４に示すように、無効ライン時はアサートしないものとしている。
【００４３】
すなわち、メモリ制御部１０に入力する主走査同期信号PMSYNC_MEMは、メモリライトだけでなくメモリリードと共通使用する場合、出力側主走査同期信号PMSYNCを単に遅延させたPMSYNC_RAM信号を入力させて、無効ラインについては、メモリライトの対象としないことを認識するためのPMYNC_MASK信号を、図４のタイミングチャートに示すように、別途入力する。
【００４４】
次に、メモリ制御部１０は、ページメモリ１１へのアクセスをリード動作及びライト動作をライン単位で時分割に行うことで実現しており、以下の説明では、ページメモリ１１のライト動作もリード動作も４ライン単位で行う、すなわち、４ライン分のデータをまとめてページメモリ１１に格納するものとする。
【００４５】
メモリリード動作は、４ラインに１回定期的に行う必要があり、また、メモリライト動作は、圧縮部８より４ライン＋αライン（無効ライン分を示す）単位で発生する。
【００４６】
したがって、メモリ制御部１０は、メモリ動作のアービトレーションを行うにあたり、図５に示すように、メモリリード要求を、２ビットのラインカウンタcount_memrd の値によりアクセス要求を定期に発生させ、メモリライト要求についても２ビットのラインカウンタcount_memwr の値及びPMSYNC_MASK 信号の状態によりアクセス要求を発生させるようにする。
【００４７】
例えば、メモリリード要求は、図５に示すように、count_memrd ＝０の場合に発生する。また、メモリライト要求は、図６に示すように、count_memwr ＝３の場合に発生する。ただし、メモリ制御部１０は、ライト要求カウンタcount_memwr を、PMSYNC_MASK 信号がアサート時のPMSYNC_RAMを無視して、４ラインをカウントし、また、PMSYNC_MASK 信号がアサート時には、メモリライト要求しないように制御する。
【００４８】
次に、メモリ制御部１０は、メモリアクセスのアービトレーションを、毎ラインの先頭（PMSYNC_RAM信号アクティブ時）で行う。すなわち、メモリ制御部１０は、図７に示すように、複数のメモリリードとメモリライト要求が同時に発生するときには、メモリリードを優先し、次ラインでメモリライトを行うように制御する。すなわち、デジタル複写装置１では、画像出力部１８側への出力を遅らせることができないため、メモリリードを優先し、メモリライトを１ライン遅らせることについては、ラインメモリ５〜７を１本用意して、図７に示すように、メモリライト時にはラインメモリ５〜７に退避したデータをメモリライトし、このメモリ読み出しデータを画像出力部１８側に出力することで対応する。
【００４９】
また、４ラインに１回のメモリリードと（４＋α）ラインに１回のメモリライトでは、メモリライトした領域を読み出していく場合、メモリに対してのリードアドレスがライトアドレスを逆転しないために、メモリ読み出し開始副走査位置をメモリライト開始より速度差比分遅らせる制御を必要とする。
【００５０】
そこで、デジタル複写装置１は、メモリライト開始からのライン数をカウントし、ソフトウェアで設定した値になると、デジタル複写装置１の制御を行うＣＰＵ（図示略）に対して割り込み出力を発生させる。ＣＰＵは、この割り込みを受け付けると、画像出力部１８からのメモリリード要求を受け付けられる状態となる。
【００５１】
すなわち、例えば、デジタル複写装置１のコピーボタンが押されると、ＣＰＵに対して割込が発生して、ＣＰＵが各機能ブロックに対して各種レジスタの設定を行い、その後、FGATE 信号及びLSYNC 信号が発行されると、各種ブロックが、設定値を基に、FGATE 信号やLSYNC 信号に同期して、前段からの画像データを後段に対して伝達処理する。この各種レジスタの設定は、例えば、ページメモリ１１に格納する画像データのサイズ（何画素、何ライン）画像データを圧縮するか否か等である。ＣＰＵは、割込が発生するたびに、各種ブロックに対してレジスタの設定を行う。
【００５２】
そして、メモリライト開始からのライン数をカウントし、ソフトウェアで設定した値になると発生する割込信号自体は、単なるラインカウンタのカウンタ値をＣＰＵが設定した任意のレジスタ値とコンパレートして、結果が一致すると、FGATE 信号をアクティブにしてＣＰＵに通知するものであり、ＣＰＵは、これによって、ページメモリ１１の読み出し開始のためのRFGATE信号を発行するようにレジスタの設定を行う。RFGATE信号が発行されると、メモリ制御部１０がページメモリ１１の読み出しを開始する。
【００５３】
すなわち、図８及び図９に示すように、画像処理部３から副走査画像有効範囲を示す信号であるIPUFGATE信号、メモリリード開始イネーブル割り込みであるMRE_INT信号及びプリンタ側からのデータ転送要求であるMFGATE信号に基づいて、以下のように制御する。
【００５４】
▲１▼IPUFGATEアサート⇒メモリライトが開始、同時にメモリリード開始タイミング検出用ラインカウント動作開始。
【００５５】
▲２▼MRSTAレジスタ設定ライン分カウント後、メモリリード開始イネーブル割り込み（MRE_INT）発生。
【００５６】
▲３▼MRE_INT発生後、プリンタ側からのデータ転送要求MFGATE信号が発生。
【００５７】
▲４▼メモリの読み出しを開始する。
【００５８】
なお、メモリへのライトアクセス、または、リードアクセスは、例えば、安価なＳＤＲＡＭを使用する場合などは、ページアクセスで簡単に実現することができる。
【００５９】
このように、本実施の形態のデジタル複写装置１は、原稿を所定の線速度で主走査・副走査して当該原稿の画像を読み取る画像入力部２から入力される画像データに画像処理部３で各種画像処理を施した後、画像出力部１８で、画像データに基づいて所定の線速度で主走査・副走査して用紙に画像を記録出力するに際して、画像データの周波数を画像入力部２の動作周波数から画像出力部１８の動作周波数に変換するラインメモリであるデュアルポートＦＩＦＯ２５、２６と、画像入力側の遅い線速度での画像データの書き込み及び画像出力側の速い線速度での画像データの読み出しが可能なページメモリ１１とを有する速度変換手段を設け、当該ページメモリ１１に画像入力側の線速度で画像データの書き込みを行いつつ、画像出力側の線速度でページメモリ１１からの画像データの読み出しを行って、画像データの線速度を変換している。
【００６０】
したがって、画像入力側と画像出力側との速度変換をリアルタイムに行うことができ、ファーストコピー及び連続コピーの処理速度を向上させて、利用性を向上させることができる。
【００６１】
また、本実施の形態のデジタル複写装置１は、ページメモリ１１を、ポートを１つのみ有したものとし、当該１つのポートを使用して画像データの読み出し動作と画像データの書き込み動作をライン単位で時分割して行っている。
【００６２】
したがって、ページメモリ１１の構成を単純化することができるとともに、メモリリードとメモリライトを同一の周波数で動作させてメモリ制御回路を簡素化することができ、安価なものとすることができるとともに、ファーストコピー及び連続コピーの処理速度を向上させて利用性を向上させることができる。
【００６３】
さらに、本実施の形態のデジタル複写装置１は、ページメモリ１１への画像データの書き込み開始から画像入力部２の線速度と画像出力部１８の線速度との線速度差比分以上の時間の経過した任意のタイミングで、ページメモリ１１への画像データの読み出しを開始している。
【００６４】
したがって、ソフトウェアでページメモリ１１の読み出し開始位置を自由に設定することができ、入出力の周波数が変わった場合にも柔軟に対応して、利用性をより一層向上させることができる。
【００６５】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６６】
【発明の効果】
請求項１〜３に係る発明によれば、画像入力側と画像出力側との動作周波数・主走査同期信号周波数の変換をリアルタイムに行うことができ、ファーストコピー及び連続コピーの処理速度を向上させて、利用性を向上させることができる。
【００６７】
請求項４に係る発明によれば、ページメモリの構成を単純化することができるとともに、メモリリードとメモリライトを同一の周波数で動作させてメモリ制御回路を簡素化することができ、安価なものとすることができるとともに、ファーストコピー及び連続コピーの処理速度を向上させて利用性を向上させることができる。
【００６８】
請求項５に係る発明によれば、ソフトウェアでページメモリの読み出し開始位置を自由に設定することができ、入出力の周波数が変わった場合にも柔軟に対応して、利用性をより一層向上させることができる。
【図面の簡単な説明】
【図１】本発明のデジタル複写装置の一実施の形態を適用したデジタル複写装置の要部回路ブロック図。
【図２】図１のデジタル複写装置の周波数変換部の詳細な回路ブロック図。
【図３】図２の周波数変換部のデュアルポートＦＩＦＯの読出制御のタイミングチャート。
【図４】図２の周波数変換部のＳＹＮＣ等生成回路から圧縮部に入力する主走査同期信号PMSYNC_COMP等のタイミングチャート。
【図５】図１のメモリ制御部のメモリリード要求のタイミングチャート。
【図６】図１のメモリ制御部のメモリライト要求のタイミングチャート。
【図７】図１のメモリ制御部のメモリリードとメモリライト要求が同時に発生する場合のタイミングチャート。
【図８】図１のページメモリへのメモリリードを開始させる割り込み発生タイミングを示すタイミングチャート。
【図９】図１のページメモリのメモリリードとメモリライト及びプリント出力のタイミングを示すタイミングチャート。
【図１０】従来のページメモリのメモリリードとメモリライト及びプリント出力のタイミングを示すタイミングチャート。
【符号の説明】
１  デジタル複写装置
２  画像入力部
３  画像処理部
４  周波数変換部
５〜７  ラインメモリ
８  圧縮部
９  マルチプレクサ（ＭＵＸ）
１０  メモリ制御部
１１  ページメモリ
１２  伸張部
１３マルチプレクサ（ＭＵＸ）
１４〜１６  ラインメモリ
１７  マルチプレクサ（ＭＵＸ）
１８  画像出力部
２１  ＧＡＴＥ生成回路
２２  ＷＲＥＮ等生成回路
２３  余白データメモリ
２４  マルチプレクサ（ＭＵＸ）
２５、２６  デュアルポートＦＩＦＯ
２７  ＳＹＮＣ等生成回路
２８  マルチプレクサ（ＭＵＸ）
【図１】
0003913533.tif 000002
【図２】
0003913533.tif 000003
【図３】
0003913533.tif 000004
【図４】
0003913533.tif 000005
【図５】
0003913533.tif 000006
【図６】
0003913533.tif 000007
【図７】
0003913533.tif 000008
【図８】
0003913533.tif 000009
【図９】
0003913533.tif 000010
【図１０】
0003913533.tif 000011