(57)【特許請求の範囲】
【請求項１】
ｎ行ｍ列（ｎ及びｍは自然数）のマトリクス状に形成された画素を持つ表示パネルと、
前記ｎ行の画素行に対応するように設けられた、第１、第２、及び第３の走査制御線からなるｎ組の走査制御線組と、
前記ｍ列の画素列に対応するように設けられた、第１の電流源に接続された第１の信号線及び第２の電流源に接続された第２の信号線からなるｍ組の信号線組と、
前記画素毎に設けられた第１の駆動トランジスタ及び前記第１の駆動トランジスタのゲートに一端が接続され他端が一定電位に保たれる第１の保持コンデンサを有する第１の電流記憶手段と、
前記画素毎に設けられ電流を供給されて発光する発光素子と、
前記画素毎に設けられた、電源に接続されそのゲート電圧に応じたドレイン電流を前記発光素子に供給する第２の駆動トランジスタ及び前記第２の駆動トランジスタのゲートに一端が接続され他端が一定電位に保たれる第２の保持コンデンサを有する第２の電流記憶手段と、
そのオン及びオフにより、前記第１の駆動トランジスタのソース及びドレインの一方を該第１の駆動トランジスタのゲート及び前記第１の信号線に対し接続及び遮断するよう、前記第１の走査制御線を通じて制御される第１のスイッチング手段と、
そのオン及びオフにより、前記第２の駆動トランジスタのソース及びドレインの一方を該第２の駆動トランジスタのゲート及び前記第１の駆動トランジスタのソース及びドレインの前記一方に対し接続及び遮断しかつ前記第１の駆動トランジスタのソース及びドレインの前記一方を前記第２の信号線に対し接続及び遮断するよう、前記第２の走査制御線を通じて制御される第２のスイッチング手段と、
そのオン及びオフにより、前記第１の駆動トランジスタから前記発光素子への電流の供給経路を導通及び遮断するよう、前記第３の走査制御線を通じて制御される第３のスイッチング手段と、を備え、
前記第１、第２、及び第３のスイッチング手段を、それぞれ、オン、オフ、及びオフさせた状態で、前記第１の電流源により、前記第１の信号線を通じて前記第１の駆動トランジスタに、所定のバイアス電流値に画像信号相当の電流値を足し合わせた電流を流すと、この電流に応じた第１の駆動トランジスタのゲート電圧が前記第１の保持コンデンサによって保持され、
その後、前記第１、第２、及び第３のスイッチング手段を、それぞれ、オフ、オン、及びオフさせた状態で、前記第２の電流源により、前記第２の信号線を通じて前記第１の駆動トランジスタに前記所定のバイアス電流値の電流を供給すると、前記電源から前記第２の駆動トランジスタを通って前記第１の駆動トランジスタへ前記画像信号相当の電流値の電流が供給されて前記第１の駆動トランジスタに前記第１の保持コンデンサによって保持されたゲート電圧に応じた電流である前記所定のバイアス電流値に画像信号相当の電流値を足し合わせた電流が流れ、かつ前記画像信号相当の電流値の電流に応じた第２の駆動トランジスタのゲート電圧が前記第２の保持コンデンサによって保持され、
その後、前記第１、第２、及び第３のスイッチング手段を、それぞれ、オフ、オフ、及びオンさせると、前記第２の保持コンデンサによって保持されたゲート電圧に応じた電流である前記画像信号相当の電流値の電流が前記電源から前記第２の駆動トランジスタを通じて前記発光素子に供給されて該発光素子が発光することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記発光素子として有機ＥＬを用いたことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項３】
ｎ行ｍ列（ｎ及びｍは自然数）のマトリクス状に形成された画素を持つ表示パネルと、
前記ｎ行の画素行に対応するように設けられた、第１、第２、第３、及び第４の走査制御線からなるｎ組の走査制御線組と、
前記ｍ列の画素列に対応するように設けられ電流源に接続されたｍ本の信号線と、
前記画素毎に設けられた第１の駆動トランジスタ及び前記第１の駆動トランジスタのゲートに一端が接続され他端が一定電位に保たれる第１の保持コンデンサを有する第１の電流記憶手段と、
前記画素毎に設けられ電流を供給されて発光する発光素子と、
前記画素毎に設けられた、電源に接続されそのゲート電圧に応じたドレイン電流を前記発光素子に供給する第２の駆動トランジスタ及び前記第２の駆動トランジスタのゲートに一端が接続され他端が一定電位に保たれる第２の保持コンデンサを有する第２の電流記憶手段と、
そのオン及びオフにより、前記第１の駆動トランジスタのソース及びドレインの一方を該第１の駆動トランジスタのゲートに対し接続及び遮断するよう、前記第１の走査制御線を通じて制御される第１のスイッチング手段と、
そのオン及びオフにより、前記第１の駆動トランジスタのソース及びドレインの前記一方を前記信号線に対し接続及び遮断するよう、前記第４の走査制御線を通じて制御される第４のスイッチング手段と、
そのオン及びオフにより、前記第２の駆動トランジスタのソース及びドレインの一方を該第２の駆動トランジスタのゲート及び前記第４のスイッチング手段の前記信号線に接続された端子に対し接続及び遮断するよう、前記第２の走査制御線を通じて制御される第２のスイッチング手段と、
そのオン及びオフにより、前記第１の駆動トランジスタから前記発光素子への電流の供給経路を導通及び遮断するよう、前記第３の走査制御線を通じて制御される第３のスイッチング手段と、を備え、
前記第１、第２、第３、及び第４のスイッチング手段を、それぞれ、オン、オフ、オフ、及びオンさせた状態で、前記電流源により、前記信号線を通じて前記第１の駆動トランジスタに、所定のバイアス電流値に画像信号相当の電流値を足し合わせた電流を流すと、この電流に応じた第１の駆動トランジスタのゲート電圧が前記第１の保持コンデンサによって保持され、
その後、前記第１、第２、第３、及び第４のスイッチング手段を、それぞれ、オフ、オン、オフ、及びオンさせた状態で、前記電流源により、前記信号線を通じて前記第１の駆動トランジスタに前記所定のバイアス電流値の電流を供給すると、前記電源から前記第２の駆動トランジスタを通って前記第１の駆動トランジスタへ前記画像信号相当の電流値の電流が供給されて前記第１の駆動トランジスタに前記第１の保持コンデンサによって保持されたゲート電圧に応じた電流である前記所定のバイアス電流値に画像信号相当の電流値を足し合わせた電流が流れ、かつ前記画像信号相当の電流値の電流に応じた第２の駆動トランジスタのゲート電圧が前記第２の保持コンデンサによって保持され、
その後、前記第１、第２、第３、及び第４のスイッチング手段を、それぞれ、オフ、オフ、オン、及びオフさせると、前記第２の保持コンデンサによって保持されたゲート電圧に応じた電流である前記画像信号相当の電流値の電流が前記電源から前記第２の駆動トランジスタを通じて前記発光素子に供給されて該発光素子が発光することを特徴とするアクティブマトリクス型表示装置。
【請求項４】
前記発光素子として有機ＥＬを用いたことを特徴とする請求項３記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号線駆動回路から電流書き込みで発光輝度を制御する画素構造を持つアクティブマトリクス型表示装置に関し、低電流の画素書き込み時の充放電不足を解決するものである。
【０００２】
【従来の技術】
電流書き込み型のアクティブマトリクス型表示装置の全体構成の一例を図１０に示す。図１０において、５１は表示パネル、５２は制御回路、５３は信号線駆動回路、５４は走査線駆動回路、８は一画素を示す。基本的に制御回路５２に入力された映像信号から、信号線駆動回路５３へ映像データを供給し、信号線駆動回路５３は映像データ信号を電流量に変換して、線順次で信号線を駆動する。走査線駆動回路５４は垂直方向の走査データ信号を受けて、水平走査周期で走査線を順次に駆動する。そして信号線と走査線の交点には薄膜トランジスタで構成された駆動回路と発光素子からなる画素が形成されている。
【０００３】
次に各画素の構成例を図１１に示し、図と共に説明する。破線で囲まれた８は一画素を示し、図１０の一個に相当する。１は駆動トランジスタＴｒ１、２はスイッチトランジスタＴｒ２、３はスイッチトランジスタＴｒ３、４はスイッチトランジスタＴｒ４を示す。６は発光素子で、有機ＥＬ、ＬＥＤに代表され等価回路としてはダイオードになる。７はＴｒ１の保持コンデンサであり、このコンデンサに蓄えられた電圧でＴｒ１を継続的に動作させる働きをする。９は信号線、１０は信号線駆動回路内の電流源、１１は信号線の浮遊容量であり、主に制御線とのクロスオーバー部の容量からなる。
【０００４】
動作タイミングを図１２に、動作原理図を図１３（ａ）、図１３（ｂ）に示し、図と共に説明する。図１２は走査線（各画素にφとφバーの２本がある）の動作タイミングを示し、該当する画素に水平走査期間単位で、φバーをＬ（＝スイッチトランジスタのオン）にし、スイッチトランジスタ３；Ｔｒ３とスイッチトランジスタ４；Ｔｒ４がオン、同時にφはＨ（＝スイッチトランジスタのオフ）となるのでも２；Ｔｒ２はオフとなる。この時の等価回路が図１３（ａ）であり、この時駆動トランジスタ１：Ｔｒ１はゲート・ドレイン間が短絡されたＭＯＳダイオードとして動作し、その導通電流ｉは電流源１０と等しい。保持コンデンサ７の端子電圧は駆動トランジスタ１：Ｔｒ１の導通電流ｉに相当するソース・ゲート間電圧に充電される。次にφバーがＨとなりスイッチトランジスタ３；Ｔｒ３とスイッチトランジスタ４；Ｔｒ４がオフ、φがＬとなりスイッチトランジスタ２；Ｔｒ２がオンとなると保持コンデンサ７でソース・ゲート間電圧が保たれているので駆動トランジスタ１；Ｔｒ１は電流ｉを発光素子６に流す。そして次のアクセスがあるまでその発光を保持することで画像を表示する。つまり、この画素構成は電流源１０で決められた電流値を発光素子６にコピーすることから、カレントコピア回路とも呼ばれている。
【０００５】
なぜ、電流書き込みを行うかを簡単に説明すると、有機ＥＬやＬＥＤは本質的に電流と発光する輝度の比例する素子である点、有機ＥＬの端子電圧は製造条件、温度などにより変動しやすい点、駆動トランジスタのスレッショルド電圧（以下Ｖｔと略す）は薄膜製造条件で本質的にゆらぎが避けがたい点があり、電流で電圧のばらつきを吸収し均一な画像特性が得られるからである。
【０００６】
【発明が解決しようとする課題】
以上述べたように、電流書き込み型の画素構成では正確に書き込み電流と発光電流を一致させる必要があるが、低電流での書き込み時に充放電不足が発生し、画像を著しく損なうという課題があった。この現象について図１４と共に説明する。図１４は図１３（ａ）の電流書き込み時の駆動トランジスタ１；Ｔｒ１のドレイン電圧の端子電圧と電流ｉの関係を図示したもので、ＶｄｄからＭＯＳの２乗特性にそった特性となる。ここで、明部（電圧はＶｂｒｉｇｈｔ）から暗部（電圧はＶｄａｒｋ）へと画像が変化した時、その電圧差を暗部の電流で浮遊容量１１を充放電してＶｄａｒｋにしないと正確に電流をコピーできない。代表数値を挙げると明部１μＡゆえ、暗部は１／２５６の４ｎＡ、浮遊容量３０ｐＦ、電位差１Ｖであり、これでは充放電に７．５ｍｓもかかり、到底水平走査期間６０μｓ内で充放電できない。結局、明部から暗部へは約１２ライン相当の時間がかかり、縦方向に尾引き状の画像が発生し、実用上大きな課題となっていた。
【０００７】
【課題を解決するための手段】
本発明は、基本的に第１の所定期間に充放電に十分な大きさの固定バイアス値に信号電流を加えた第１の所定値の電流を与へ、第２の所定期間に固定バイアス値の第２の所定値の電流を与へ、画素内で第１と第２の所定値の電流の差分、つまり信号電流を表示素子に与える駆動方法により充放電不足を解決する。
【０００８】
別な本発明は、充放電に十分な大きさの固定バイアス値に信号電流を加えた第１の電流を与える第１の信号線と、その第１の電流値を記憶する手段と、固定バイアス値の第２の電流を与える第２の信号線と、画素内で、第１と第２の電流の差分、信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設けたものである。
【０００９】
別な本発明は、信号線は１本であるが、時間的に第１と第２の電流値をずらして、同様に画素内で、第１と第２の電流の差分、信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設けたものである。
【００１０】
別な本発明は、駆動トランジスタの電流飽和特性が十分でない場合に対処したもので、充放電に十分な大きさの固定バイアス値に信号電流を加えた第１の電流を与える第１の信号線と、その第１の電流値を記憶する手段と、固定バイアス値の第２の電流を与える第２の信号線と、その第２の電流値を記憶する手段と、画素内で、第１と第２の記憶された電流の差分である信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設けたものである。
【００１１】
【発明の実施の形態】
第１の本発明の画素構成例を図１に示し、図と共に説明する。図１において、６は有機ＥＬに代表される発光素子、７は保持コンデンサ、８は一画素全体を示す。９は第１の信号線、１０は信号線９の電流源（図１０の信号線駆動回路５３に含まれる）、１１は信号線９の浮遊容量である。１２は第２の信号線、１３はを信号線１２の電流源（電流源１０と同様、図１０の信号線駆動回路５３に含まれる）、１４は信号線１２の浮遊容量である。第１組の電流記憶手段として構成されるは２１の駆動用トランジスタＴｒ１、２２のスイッチングＴｒ２、２３のスイッチングＴｒ３、２４のスイッチングＴｒ４と前述の保持コンデンサ７である。第２組の電流記憶手段として構成されるのは２５の駆動用トランジスタＴｒ５、２６のスイッチングＴｒ６、２７のスイッチングＴｒ７、２８はのスイッチングＴｒ８と保持コンデンサ１５である。
【００１２】
次に図２に各スイッチングトランジスタの動作タイミング、各タイミング時の等価回路を図３（ａ）、図３（ｂ）、図３（ｃ）示し、動作を説明する。まずφ３に接続されたスイッチトランジスタ２２；Ｔｒ２をオフする。同時に図３（ａ）に示すようにφ１をＬにし、接続されたスイッチトランジスタ２６；Ｔｒ７とスイッチトランジスタ２７；Ｔｒ７をオンし、駆動トランジスタ２５；Ｔｒ５と保持コンデンサ１５による第２組の電流記憶手段に、電流源１０で設定されたバイアス電流Ｉｂに信号電流Ｉｓを加えた電流を記憶する。
【００１３】
そして図３（ｂ）に示すように一水平走査期間後、φ１をＨにしてトランジスタ２６；Ｔｒ６、トランジスタ２７；Ｔｒ７をオフにする。同時にφ２をＬにしてスイッチトランジスタ２３；Ｔｒ３とスイッチトランジスタ２４；Ｔｒ４をオンにし、駆動トランジスタ２１；Ｔｒ１と保持コンデンサ７からなる第１組の電流記憶手段を動作させる。この時、スイッチトランジスタ２８；Ｔｒ８が導通し、この経路から電流源１３に設定されたバイアス電流Ｉｂが流れるが、第２組の電流記憶手段である駆動トランジスタ２５；Ｔｒ５は前に記憶したＩｂ＋Ｉｓなる電流を流すので、駆動トランジスタ２１；Ｔｒ１には差分である信号電流Ｉｓが流れ、この値を記憶することとなる。
【００１４】
その後φ２はＨ、φ３がＬとなると図３（ｃ）で示すように、スイッチトランジスタ２２；Ｔｒ２がオンし、駆動トランジスタ２１；Ｔｒ１と発光素子６が接続され信号電流Ｉｓにて発光素子が光る。以下垂直期間毎にこの動作を繰り返す。
【００１５】
ここで、パネル外部の電流源１０と１３に共通するバイアス電流Ｉｂを、浮遊容量１１並びに１４と水平走査周期の関係に対して十分大きな値にしておけば、従来の課題である低電流領域の充放電不足は発生しない。例えば浮遊容量３０ｐＦに対して１μＡ程度としておけば電圧振幅１Ｖを３０μｓで充電でき、水平走査周期６０μｓに対し十分に短い。第１組の電流記憶手段である駆動トランジスタ２１；Ｔｒ１の信号電流Ｉｓの書き込み時の浮遊容量は画素内部の配線だけであり通常は１ｐＦよりも少なく、この書き込み時の充放電不足は問題にならない。
【００１６】
図１において、駆動トランジスタ２１；Ｔｒ１と駆動トランジスタ２５；Ｔｒ５を極性の異なるトランジスタとしたが、この組み合わせにより各駆動トランジスタの書き込み時のドレイン電圧（＝信号線電圧）の変化を吸収できる。具体的には図３（ａ）時の信号線１０の電圧はＧＮＤより駆動トランジスタ２５；５のスレッショルド電圧（１Ｖ〜２Ｖ）程度上がった電位になる。次に図３（ｂ）の信号線１３の電圧はＶｄｄより駆動トランジスタ２１；１のスレッショルド電圧（１Ｖ〜２Ｖ）程度下がった電位になるが、駆動トランジスタ２５；Ｔｒ５が飽和領域で動作しているならば、前に記憶したＩｂ＋Ｉｓの電流がそのまま保たれることとなる。
【００１７】
図１では走査側を３本（φ１〜φ３）としているが、φ１とφ２は同じ期間幅であり、位相がずれているだなので、前の段のφ２をφ１として使用しても良い。この場合、実際パネル外に接続されるのは各段に２本で良い。
【００１８】
なお、図１の駆動トランジスタの極性を反対にして、発光素子の接続も逆にしても動作としては変わらないことは言うまでもない。また、スイッチトランジスタの極性も一部ないし全てｎ型としてもよいことは無論である。
【００１９】
別な本発明として信号線を１本とした構成を図４に示し、図と共に説明する。図４において、６は有機ＥＬに代表される発光素子、７は保持コンデンサ、８は一画素全体を示す。９は信号線、１０は信号線９の電流源（図１０の信号線駆動回路５３に含まれる）、１１は信号線９の浮遊容量である。第１組の電流記憶手段として構成されるは３１の駆動用トランジスタＴｒ１、３２のスイッチングＴｒ２、３３のスイッチングＴｒ３、３４のスイッチングＴｒ４と前述の保持コンデンサである。第２組の電流記憶手段として構成されるのは３５の駆動用トランジスタＴｒ５、３６のスイッチングＴｒ６、３７のスイッチングＴｒ７と保持コンデンサ１５である。
【００２０】
次に動作タイミングを図５に示し、図と共に説明する。図５のφ４とφ５で示すように、まず信号源１０からバイアス電流Ｉｂと信号電流Ｉｓを加えた電流を水平走査期間の前半に第２の電流記憶手段に記憶（φ４）する。次に水平走査期間の後半に、電流源からバイアス電流Ｉｂを加え、記憶されたＩｂ＋ＩｓからＩｂを差し引き（φ５）、第１の記憶手段に信号電流Ｉｓを記憶させ、この電流で発光素子６を発光させる（φ７）。
【００２１】
等価回路を図６（ａ）、図６（ｂ）、図６（ｃ）に示し、図と共に説明する。図６（ａ）はφ４とφ６がＬでスイッチトランジスタ３６；Ｔｒ６と、スイッチトランジスタ３７；Ｔｒ７がオンして駆動トランジスタ３５；Ｔｒ５と保持コンデンサ１５からなる第２の画素記憶手段に電流源１０からのとバイアス電流Ｉｂ＋信号電流Ｉｓを記憶する。次にφ４がＨ、φ５がＬとなりスイッチトランジスタ３６；Ｔｒ６はオフ、スイッチトランジスタ３３；Ｔｒ３とスイッチトランジスタ３４；Ｔｒ４がオンとなり、駆動トランジスタ３１；Ｔｒ１と保持コンデンサ７からなる第１の画素記憶手段が動作するが、図６（ｂ）に示すようにこの電流は信号電流Ｉｓとなる。そして、φ７のみＬで他はＨとなる発光期間はスイッチトランジスタ３２；Ｔｒ２のみオンとなり、記憶された信号電流Ｉｓで発光素子６を発光することになる。
【００２２】
最初の発明例と同様に、信号線にはバイアス電流Ｉｂ＋信号電流Ｉｓ、ないしバイアス電流Ｉｂという信号よりも大きな電流を流すので、微小電流による充放電不足は発生しない。  なお、図５のφ６とφ７は排他的論理であるので、例えばスイッチトランジスタ３２；Ｔｒ２をｎ型トランジスタとし、φ６だけで済ますことも可能であり苟枕x台ｅ各段３本構成とすることができる。
【００２３】
さて、駆動トランジスタにはキンク効果と呼ばれる、飽和領域でもドレイン電流がドレイン電圧の増加に伴って増大してまう現象が知られている。これは図１の駆動トランジスタ２５；Ｔｒ２ないし図４の駆動トランジスタ３５；Ｔｒ５にとり、大きな問題となる。何故なら外部の電流源より決められた電流値よりも大きな電流を流そうとするので、信号電流Ｉｓを記憶しようとするさいに、信号電流Ｉｓより大きな電流としてしまい、書き込みエラーとなってしまうからである。この対策としてはキンク効果を低減するために駆動トランジスタのチャンネル長を大きくする、キンクの程度が一定であるならば電流源からバイアス電流Ｉｂを書き込むさいその分電流値を大きくすることで避けらる場合が多い。しかし、トランジスタのデバイス特性によっては避けられない場合もある。この問題に対処した別な発明の構成例を図７に示し、図と共に説明する。
【００２４】
図７において、６は有機ＥＬに代表される発光素子、７は保持コンデンサ、８は一画素全体を示す。９は第１の信号線、１０は信号線９の電流源（図１０の信号線駆動回路５３に含まれる）、１１は信号線９の浮遊容量である。１２は第２の信号線、１３はを信号線１２の電流源（電流源１０と同様、図１０の信号線駆動回路５３に含まれる）、１４は信号線１２の浮遊容量である。第１の憶手段として構成されるは４１の駆動用トランジスタＴｒ１、４２のスイッチングＴｒ２、４３のスイッチングＴｒ３、前述の保持コンデンサ７である。第２の電流記憶手段として構成されるのは４５の駆動用トランジスタＴｒ５、４６のスイッチングＴｒ６と保持コンデンサ１５である。本発明は更に第３の電流記憶手段として駆動トランジスタ４８；Ｔｒ８とスイッチングトランジスタ４９；Ｔｒ９と保持コンデンサ１６がある。そして各電流記憶手段を切換えるスイッチングトランジスタ４４；Ｔｒ４、スイッチングトランジスタ４７；Ｔｒ７、スイッチングトランジスタ５０；Ｔｒ１０とスイッチングトランジスタ５１；Ｔｒ１１からなる。
【００２５】
動作タイミングを図８、等価回路を図９（ａ）、図９（ｂ）、図９（ｃ）に示し、図と共に説明する。タイミングとしては図２と同様であるが、まずφ８をＬとし、第２の電流記憶手段関係であるスイッチングトランジスタ４７；Ｔｒ７とスイッチングトランジスタ４６；Ｔｒ６をオンして駆動トランジスタ４５；Ｔｒ５にバイアス電流Ｉｂ＋信号電流Ｉｓを記憶する。同時に第３の電流記憶手段関係であるスイッチングトランジスタ５０；Ｔｒ１０とスイッチングトランジスタ４９；Ｔｒ９をオンして駆動トランジスタ４８；Ｔｒ８にバイアス電流Ｉｂを記憶する。次の水平走査期間にφ８をＨ、φ９をＬとし、第１の電流記憶手段関係であるスイッチングトランジスタ４３；Ｔｒ３をオンして駆動トランジスタ４１；Ｔｒ１を動作させるのであるが、この時の電流は駆動トランジスタ４５；Ｔｒ５のバイアス電流Ｉｂ＋信号電流Ｉｓから、駆動トランジスタ４８；Ｔｒ８のバイアス電流Ｉｂを引いたもの、すなわち信号電流Ｉｓとなるが、このさいキンク効果による増大分があったも、それは駆動トランジスタ４５；Ｔｒ５と駆動トランジスタ４８；Ｔｒ８双方にあるので差し引きゼロとなる。その後、φ１０をＬとしてスイッチトランジスタ４２；Ｔｒ２をオンして発光素子６に正確な信号電流を流す。
【００２６】
なお、最初の発明時に述べたように図８のφ８を前段のφ９と同位相であることを利用して走査側配線を２本とすることも可能である。
【００２７】
【発明の効果】
本発明による共通的な効果は、低電流書き込み時における信号線浮遊容量の充放電不足に伴う画質劣化、縦方向の尾引き状の画像を回避することが可能となる。最初の構成例では信号線が各列２本であるが、走査線を各段２本の構成とすることができる。次の構成例では信号線を各列１本とすることができ、信号線駆動回路の構成が簡単となる利点がある。第３の構成例ではトランジスタにキンク効果があったしても、回避する手段を提供している。
【図面の簡単な説明】
【図１】第１の発明の画素構成図
【図２】第１の発明の走査線タイミング動作図
【図３】第１の発明の動作時の等価回路図
【図４】第２の発明の画素構成図
【図５】第２の発明の走査線タイミング動作図
【図６】第２の発明の動作時の等価回路図
【図７】第３の発明の画素構成図
【図８】第３の発明の走査線タイミング動作図
【図９】第２の発明の動作時の等価回路図
【図１０】一般的なパネルの周辺構成図
【図１１】従来の画素構成図
【図１２】従来の走査線タイミング動作図
【図１３】従来の動作時の等価回路図
【図１４】従来の電流書き込み時の駆動トランジスタ１；Ｔｒ１のドレイン電圧の端子電圧と電流ｉの関係を示した図
【符号の説明】
６  発光素子
７  保持コンデンサ
８  一画素
９  第１の信号線
１０  第１の電流源
１１  第１の信号線浮遊容量
１２  第２の信号線
１３  第２の電流源
１４  第２の信号線浮遊容量
１５  保持コンデンサ
２１  駆動トランジスタ；Ｔｒ１
２２  スイッチトランジスタ；Ｔｒ２
２３  スイッチトランジスタ；Ｔｒ３
２４  スイッチトランジスタ；Ｔｒ４
２５  駆動トランジスタ；Ｔｒ５
２６  スイッチトランジスタ；Ｔｒ６
２７  スイッチトランジスタ；Ｔｒ７
２８  スイッチトランジスタ；Ｔｒ８
【図１】
0003866084.tif 000002
【図２】
0003866084.tif 000003
【図３】
0003866084.tif 000004
【図４】
0003866084.tif 000005
【図５】
0003866084.tif 000006
【図６】
0003866084.tif 000007
【図７】
0003866084.tif 000008
【図８】
0003866084.tif 000009
【図９】
0003866084.tif 000010
【図１０】
0003866084.tif 000011
【図１１】
0003866084.tif 000012
【図１２】
0003866084.tif 000013
【図１３】
0003866084.tif 000014
【図１４】
0003866084.tif 000015