(57)【特許請求の範囲】
【請求項１】
所定の熱磁気記録媒体に所定の変調方式により変調された変調信号波形に基づいて変調された変調磁界を印加する磁気ヘッドに対して、上記変調磁界を生成するための駆動電流を供給する共振転流型Ｈブリッジ回路を備えた磁気ヘッド駆動回路として、
上記共振転流型Ｈブリッジ回路において、電源側に接続されるスイッチング手段、又はグラウンド側に接続されるスイッチング手段のうち、何れか一方のスイッチング手段については、上記変調信号波形に基づいて生成された第１のスイッチング信号でオン／オフを行うようにすると共に、他方のスイッチング手段については、上記変調信号波形が所定長以下であった場合には上記変調信号波形に基づいて生成された第２のスイッチング信号でオン／オフし、上記変調信号波形が所定長を超える場合には上記変調信号波形と、上記変調信号波形に同期したクロック信号とに基づいて上記一方のスイッチング手段がオンとされるタイミングから第１の所定期間及び上記一方のスイッチング手段がオフとなるタイミングの直前となる第２の所定期間はオンとされ、前記第１の所定期間と前記第２の所定期間の間の期間は上記クロック信号の１周期に相当する各期間においてオン／オフが切り換えられるように生成された第２のスイッチング信号でオン／オフを行うスイッチング制御手段が備えられていること
を特徴とする磁気ヘッド駆動回路。
【請求項２】
上記電源側に接続されるスイッチング手段をそれぞれＰチャンネルＭＯＳ型電界効果トランジスタにより形成し、上記グラウンド側に接続されるスイッチング手段をそれぞれＮチャンネルＭＯＳ型電界効果トランジスタにより形成したことを特徴とする請求項１に記載の磁気ヘッド駆動回路。
【請求項３】
上記電源側に接続されるスイッチング手段、及び上記グラウンド側に接続されるスイッチング手段を、それぞれＮチャンネルＭＯＳ型電界効果トランジスタにより形成したことを特徴とする請求項１に記載の磁気ヘッド駆動回路。
【請求項４】
上記電源側に接続されるスイッチング手段をそれぞれＰＮＰトランジスタにより形成し、上記グラウンド側に接続されるスイッチング手段をそれぞれＮＰＮトランジスタにより形成したことを特徴とする請求項１に記載の磁気ヘッド駆動回路。
【請求項５】
上記電源側に接続されるスイッチング手段、及び上記グラウンド側に接続されるスイッチング手段を、それぞれＮＰＮトランジスタにより形成したことを特徴とする請求項１に記載の磁気ヘッド駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば光磁気ディスクなどに対して熱磁気記録の手法によりデータ記録を行う際に記録媒体に磁界を印加する磁気ヘッドを駆動するための磁気ヘッド駆動回路に関するものである。
【０００２】
【従来の技術】
近年、音楽やデータの記録媒体として光磁気ディスクが実用化され、特に再生専用だけでなく、ユーザーが光磁気ディスクに音楽やデータを記録することができるようにしたシステムが知られている。
光磁気ディスクに対する光磁気記録方式としてはいわゆる磁界変調方式が広く採用されている。
【０００３】
磁界変調方式の場合、図１４に示すように、ディスク９１に対する記録ヘッドとしては、光学ヘッド９２と磁気ヘッド９３がディスク９１を挟んで対向する状態に配置される。９１ａはディスク９１に形成される垂直磁化膜である。
記録動作時には垂直磁化膜９１ａに対して光学ヘッド９２からレーザ光を照射し、垂直磁化膜９１ａにおける記録部位をキュリー温度以上に高める。このとき磁気ヘッド９３から記録データ波形の反転に対応してＮ又はＳの極性となるように変調した磁界を与えることで、その磁気パターンが垂直磁化膜９１ａに記録されることになる。つまり、ディスクに対するデータ記録としては熱磁気記録の手法により行われることになる。
このため、磁界変調方式を採用するディスクドライブ装置においては、記録データ波形に応じた磁界が磁気ヘッドにおいて発生されるように、図１４に示す磁気ヘッド９３のコイル９３ａに対して、記録データ波形に応じて極性の切り換わる駆動電流を供給する磁気ヘッド駆動回路が備えられる。
【０００４】
図１５は、磁界変調方式に採用される磁気ヘッド駆動回路の一構成例を示している。
この図に示す磁気ヘッド駆動回路１００においては、４本のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４が備えられている。ここでは、これら４本のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のうち、スイッチング素子Ｑ１，Ｑ３には、エンハンスメント型のＰチャンネルＭＯＳ−ＦＥＴ(Field Effect Transistor) が用いられ、スイッチング素子Ｑ２，Ｑ４には、エンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴが用いられている。
【０００５】
スイッチング素子Ｑ１、Ｑ２は、図に示す方向により挿入される逆流阻止用ダイオードＤ１を介して直列接続されて電源Ｖｃｃに対して接続され、スイッチング素子Ｑ３、Ｑ４は、逆流阻止用ダイオードＤ３を介して直列接続されて電源Ｖｃｃに対して接続される。また、フライホイールダイオードＤ２，Ｄ４は、それぞれ図に示す方向によってスイッチング素子Ｑ２、Ｑ４のドレイン−ソース間に対して並列に接続される。
【０００６】
コイルＬは図１４に示した磁気ヘッド９３のコイル９３ａに相当するものであり、コンデンサＣと並列接続されることにより所定の共振周波数を有する共振回路（Ｌ，Ｃ）を形成する。この共振回路（Ｌ，Ｃ）は、図のように、逆流阻止用ダイオードＤ１（カソード）とスイッチング素子Ｑ２（ドレイン）の接続点と、逆流阻止用ダイオードＤ２（カソード）とスイッチング素子Ｑ４（ドレイン）の接続点との間を結合するようにして挿入される。
【０００７】
制御信号生成回路１０１は、所定の変調方式により変調された記録データＤＲに基づいて、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々を所定パターンでスイッチングするためのスイッチング制御信号（ゲート信号）ｖ１，ｖ２，ｖ３，ｖ４を出力する。
【０００８】
図１６は、上記図１５に示す構成による磁気ヘッド駆動回路の動作を示すタイミングチャートである。
例えば、制御信号生成回路１０１には、図１６（ａ）に示す波形による記録データＤＲが供給されているものとする。この場合、記録データＤＲは例えば最小ランｄ＝１，最大ランｋ＝７として規定されている（１，７）ＲＬＬ符号とされる。そして期間ｔ１〜ｔ３、及び期間ｔ３〜ｔ５はそれぞれＨレベルとＬレベルによる２Ｔの最小反転区間とされており、時点ｔ５以降は、最大反転間隔８Ｔ以内の２Ｔより大きい反転区間とされているものとする。
制御信号生成回路１０１では、入力された図１６（ａ）に示す記録データＤＲを利用して、それぞれ図１６（ｂ）〜（ｅ）に示す波形によるスイッチング制御信号ｖ１，ｖ２，ｖ３，ｖ４を発生して出力する。つまり、スイッチング制御信号ｖ１，ｖ２は記録データＤＲを反転させることにより矩形波を形成し、スイッチング制御信号ｖ３，ｖ４は記録データＤＲと同一の極性の矩形波による信号を出力するようにされる。なお、Ｈレベル時のスイッチング制御信号ｖ１〜ｖ４の電圧レベルは５Ｖ程度とされる。
【０００９】
このようなスイッチング制御信号ｖ１，ｖ２，ｖ３，ｖ４がスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各ゲートに印加されることにより、時点ｔ１以前においては、スイッチング素子Ｑ１，Ｑ４がオフで、スイッチング素子Ｑ２，Ｑ３がオンとなるように制御される。この状態では、電源Ｖｃｃ→スイッチング素子Ｑ３→逆流阻止用ダイオードＤ３→コイルＬ→スイッチング素子Ｑ２→アースの電流経路が形成されている。
そして、時点ｔ１において、スイッチング素子Ｑ１，Ｑ４がオン、スイッチング素子Ｑ２，Ｑ３がオフとなるようにそのスイッチング動作が切り替わると、時点ｔ１以前においてコイルＬを流れていたコイル電流ｉＬが急激にオフとされるために、コイルＬのインダクタンス作用によって、ａ点（コイルＬと逆流阻止用ダイオードＤ１（カソード）との接続点）においては、図１６（ｆ）に示すように非常に高いレベル（約１００Ｖ）のフライバック電圧ｖａが発生する。このフライバック電圧ｖａが発生する期間ｔ１〜ｔ２は、共振回路（Ｌ，Ｃ）の共振周波数の半周期に相当する。
【００１０】
ここで、逆流阻止用ダイオードＤ１は、上記期間ｔ１〜ｔ２において発生するフライバック電圧ｖａが、スイッチング素子Ｑ１のドレイン→ソースの方向により存在する寄生ダイオードを介して電源Ｖｃｃに吸収されないようにするために設けられる。また、ｂ点（コイルＬと逆流阻止用ダイオードＤ３（カソード）との接続点）に発生し得るフライバック電圧ｖｂは、フライホイールダイオードＤ４によりクランプされるために、期間ｔ１〜ｔ２においては、図１６（ｇ）に示すようにｂ点には発生しない。
逆流阻止用ダイオードＤ３及びフライホイールダイオードＤ２も同様であり、それぞれ後述する期間ｔ３〜ｔ４においてｂ点にフライバック電圧ｖｂを発生させると共に、フライバック電圧ｖａをクランプするために設けられている。
【００１１】
このようにして期間ｔ１〜ｔ２においてフライバック電圧ｖａが発生することで、共振回路（Ｌ，Ｃ）の電流共振作用によって発生する高レベルで正極性（ａ点→ｂ点）のフライバック電流がコイルＬに流れることになる。これにより、期間ｔ１〜ｔ２の短期間において、図１６（ｈ）に示すようにコイル電流ｉＬが反転し、かつ、記録条件に適合するほぼ必要充分なレベル（即ち、最小印加磁界強度を満足するレベル）にまで到達するようにされる。
そして、時点ｔ２においてフライバック電圧ｖａがほぼ０Ｖとなることで逆流阻止用ダイオードＤ１が導通して、スイッチング素子Ｑ１→逆流阻止用ダイオードＤ１→コイルＬ→スイッチング素子Ｑ４→アースの電流経路が形成されることにより、期間ｔ２〜ｔ３においては、電源Ｖｃｃからスイッチング素子Ｑ１→逆流阻止用ダイオードＤ１を介してコイルＬに電流ｉＤ１が流れることになる。この電流ｉＤ１は、その上限値が
【数１】
0003978838.tif 000002
により表されると共に、
【数２】
0003978838.tif 000003
で表されるようにして時間経過に従ってレベルが変化する（増加する）ものであり、結果的に
【数３】
0003978838.tif 000004
により表される積分波形となる。
コイルＬにおいては、前述したフライバック電流に対して上記（数３）で示される電流ｉＤ１が合成するようにして流れる結果、期間ｔ１〜ｔ３にかけては、図１６（ｈ）に示す傾きを有する波形によるコイル電流ｉＬが得られることになる。
【００１２】
続いて時点ｔ３において、再度、スイッチング素子Ｑ１，Ｑ４がオフで、スイッチング素子Ｑ２，Ｑ３がオンに切り替わるように制御されると、期間ｔ１〜ｔ２にて説明したのと同様の作用によって、期間ｔ３〜ｔ４において、図１６（ｇ）に示すようにして、ｂ点にフライバック電圧ｖｂが発生し、続く期間ｔ４〜ｔ５においては、電源Ｖｃｃ→スイッチング素子Ｑ３→逆流阻止用ダイオードＤ３→コイルＬ→スイッチング素子Ｑ２→アースの電流経路が形成され、電流ｉＤ３が電源Ｖｃｃからスイッチング素子Ｑ３→逆流阻止用ダイオードＤ３を介してコイルＬに流れるようにされる。
この電流ｉＤ３は、電流ｉＤ１と同様に、
【数４】
0003978838.tif 000005
により上限値が表され、また、
【数５】
0003978838.tif 000006
により表されるようにしてそのレベルが変化するものであり、
【数６】
0003978838.tif 000007
として表されることになる。
このようにして、図１６（ｈ）の期間ｔ３〜ｔ５に示すように、期間ｔ１〜ｔ３とはほぼ逆極性の波形によるコイル電流ｉＬが得られることになる。
【００１３】
更に続いて、時点ｔ５において、スイッチング素子Ｑ１，Ｑ４がオン、スイッチング素子Ｑ２，Ｑ３がオフとなるように切り替えられると、期間ｔ１〜ｔ２の場合と同様にして、期間ｔ５〜ｔ６において発生するフライバック電圧ｖａ（図１６（ｆ））により、コイル電流ｉＬは、負極性から正極性に急激に反転し、時点ｔ６以降は（数１）で表される電流ｉＤ１の作用によって、図１６（ｈ）に示すようにして、（数１）で表される上限値に至るまで、（数２）で表すようにして徐々に上昇していく波形が得られることになる。
【００１４】
このように、図１５に示す磁気ヘッド駆動回路では、主として第１から第４のスイッチング手段（スイッチング素子Ｑ１〜Ｑ４）及びＬＣ共振回路を備え、第１と第２のスイッチング手段からなる直列接続と、第３と第４のスイッチング手段からなる直列接続とをそれぞれ電源に対して接続すると共に、第１スイッチング手段と第２のスイッチング手段の接続点と、第３のスイッチング手段と第４のスイッチング手段の接続点間をＬＣ共振回路により結合することで、回路図的に図１５に示すように略Ｈ字型のブリッジ形式の回路を形成している。
そして、図１６により説明したように、記録データ波形の反転に応じて、第１と第４のスイッチング手段から成る組と、第２と第３のスイッチング手段からなる組とで交互にオン／オフするように制御して、電流経路を切り替えることで磁気ヘッドを形成するコイルＬに流れる駆動電流の極性を反転させるものである。そして、駆動電流の極性を反転させるときには、ＬＣ共振回路に発生するフライバック電圧を利用して強制的に反転時の電流レベルを立ち上げるようにしている。
なお、以降本明細書においては、上記のような構成に基づく磁気ヘッド駆動回路について、「共振転流型Ｈブリッジ回路」ということにする。
【００１５】
【発明が解決しようとする課題】
ところで、光磁気ディスク等のディスクメディアに対して記録される記録データ、即ち、図１５及び図１６における記録データＤＲは、通常、ディスクへの記録に適合させるために所定方式による変調が施された変調符号とされている。このような変調符号として、例えば最小ランｄ及び最大ランｋが制限される（ｄ，ｋ）ランレングスリミテッド（ＲＬＬ：Run Length Rimited) 符号が知られており、特にオーディオデータであればＥＦＭ(Eight to Fourteen Modulation)等によるランレングスリミテッド符号が知られている。
【００１６】
上記のような（ｄ，ｋ）ＲＬＬ符号、やＥＦＭ等の変調方式では、データ符号列の最小反転区間Ｔｍｉｎと、最大反転区間Ｔｍａｘがそれぞれ規定されている。具体例として、最小ランｄ＝１，最大ランｋ＝７として規定されている（１，７）ＲＬＬ符号であれば、最小反転区間Ｔｍｉｎ＝２Ｔ、最大反転区間Ｔｍａｘ＝８Ｔとなる。また、ＥＦＭであれば、最小反転区間Ｔｍｉｎ＝３Ｔ、最大反転区間Ｔｍａｘ＝１１Ｔとなる。
【００１７】
先に図１５及び図１６により説明した構成により動作する磁気ヘッド駆動回路１００においても、記録データＤＲとしては変調後の符号波形が入力されることになるのであるが、前述のように、図１６による駆動方式では、磁気ヘッドに対する駆動電流であるコイル電流ｉＬは、極性反転時の直後において磁気記録に必要とされる最小磁界強度を満足するだけのレベルが得られるようにフライバック電圧ｖａにより強制的に立ち上げられるようにされており、この後、（数２）或いは（数５）により表されるようにして徐々に上昇していくようにされている。
これにより、例えば図１６（ａ）の記録データＤＲとして示すように、最小反転間隔２Ｔの短い区間に相当する期間ｔ１〜ｔ３、ｔ３〜ｔ５であっても、充分に高い絶対値レベルのコイル電流ｉＬを得ることができるようにしているが、逆に最小反転間隔よりも長い反転区間となった場合には、例えば図１６（ｈ）の時点ｔ６以降に示すようにして、コイル電流ｉＬは時点ｔ６に得られたレベルから、以降の時間経過に従って上限値に至るまで増加していくことになる。即ち、コイル電流（駆動電流）ｉＬは、記録データの反転区間が長くなるのに従ってレベルが増加していく傾向となる。
【００１８】
ここで、コイル電流ｉＬが、極性反転直後において既に最小印加磁界強度が得られる程度のレベルを有しているものとすると、上記時点ｔ６以降に得られるコイル電流ｉＬのレベルの増加分は余剰であり、それだけ電力消費が大きくなって低消費電力化の妨げになる。
例えば、コイルＬの損失抵抗、及び各スイッチング素子Ｑ１〜Ｑ４のオン抵抗が小さくなるように図１５に示す回路を構成すれば、回路に流れる電流に対する抵抗が小さくなって低消費電力化を図ることが可能になるが、この場合には、コイル電流ｉＬのサグ（反転区間ごとの波形の傾き）が増加するため有効でない。
【００１９】
また、機器によっては記録時におけるディスクに対する印加磁界強度が所定範囲内でないと適正な記録が行われないものがあり、このような機器に対して図１５及び図１６に示したような磁気ヘッド駆動回路を採用すると、場合によっては、記録データの反転区間が長くなってコイル電流ｉＬのレベルが増加したときに適正な磁気記録が行われなくなる可能性がある。
【００２０】
【課題を解決するための手段】
そこで本発明は上記した課題を考慮して、磁気ヘッドのコイルに供給する駆動電流（コイル電流）が反転区間ごとに所定の適正レベルでほぼ保たれるようにすることで、低消費電力化を促進すると共に、安定的な熱磁気記録動作が得られるようにすることを目的とする。
【００２１】
このため、所定の熱磁気記録媒体に所定の変調方式により変調された変調信号波形に基づいて変調された変調磁界を印加する磁気ヘッドに対して、上記変調磁界を生成するための駆動電流を供給する共振転流型Ｈブリッジ回路を備えた磁気ヘッド駆動回路として、上記共振転流型Ｈブリッジ回路において、電源側に接続されるスイッチング手段、又はグラウンド側に接続されるスイッチング手段のうち、何れか一方のスイッチング手段については、上記変調信号波形に基づいて生成された第１のスイッチング信号でオン／オフを行うようにすると共に、他方のスイッチング手段については、上記変調信号波形が所定長以下であった場合には上記変調信号波形に基づいて生成された第２のスイッチング信号でオン／オフし、上記変調信号波形が所定長を超える場合には上記変調信号波形と、上記変調信号波形に同期したクロック信号とに基づいて、上記一方のスイッチング手段がオンとされるタイミングから第１の所定期間及び上記一方のスイッチング手段がオフとなるタイミングの直前となる第２の所定期間はオンとされ、前記第１の所定期間と前記第２の所定期間の間の期間は上記クロック信号の１周期に相当する各期間においてオン／オフが切り換えられるように生成された第２のスイッチング信号でオン／オフを行うスイッチング制御手段が備えられているようにする。
【００２２】
上記構成によれば、共振転流型Ｈブリッジ回路において駆動電流を生成するための電流経路を形成するために導通制御される２組の各一対のスイッチング手段のうち（一対とは、上記一方のスイッチング手段と、上記他方のスイッチング手段）、一方のスイッチング手段の導通期間として規定される期間に、他方のスイッチング手段をクロック信号を用いて設定した所定タイミングでオン／オフさせることができる。そして、この他方のスイッチング手段がオフとされる期間は、磁気ヘッドのコイルに供給する電流のレベルを上記コイルの特性により決定される時定数により減衰させるように動作させることが可能となる。従って、上記他方のスイッチング手段の断続タイミングの設定によって、＋又は−の電流発生期間内における駆動電流のレベルをほぼ一定に保つことが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を次の順序で説明していく。
（１．記録再生装置の構成）
（２．第１の実施の形態）
（３．第２の実施の形態）
（４．第３の実施の形態）
（５．第４の実施の形態）
（６．第５の実施の形態）
【００２６】
（１．記録再生装置の構成）
図１のブロック図は、後述する第１〜第５の各実施の形態としての磁気ヘッド駆動回路が搭載される記録再生装置の一構成例を示している。なお、本実施の形態としての記録再生装置では、最小ランｄ＝１，最大ランｋ＝７として規定されている（１，７）ＲＬＬ符号による変調方式に対応していることを前提として以降の説明を行うこととする。
【００２７】
この図において、光磁気ディスク１（以降単にディスクという）は、当該記録再生装置に装填されることでスピンドルモータ２により回転駆動される。光学ヘッド３はディスク１に対して記録／再生時にレーザ光を照射する部位とされ、記録時には記録トラックをキュリー温度まで加熱するための高レベルのレーザ光を出力し、再生時には磁気カー効果により反射光からデータを検出するための比較的低レベルのレーザ光を出力する。
【００２８】
このため、光学ヘッド３はレーザ出力手段としてのレーザダイオードや、偏光ビームスプリッタや対物レンズ等からなる光学系、及び反射光を検出するためのディテクタが搭載されている。対物レンズ３ａは二軸機構４によってディスク半径方向及びディスクに接離する方向に変位可能に保持されており、また、光学ヘッド３全体はスレッド機構５によりディスク半径方向に移動可能とされている。また、磁気ヘッド６は、供給された情報によって変調された磁界を光磁気ディスクに印加するために設けられ、ディスク１を挟んで光学ヘッド３と対向する位置に配置されている。
【００２９】
再生動作によって、光学ヘッド３によりディスク１から検出された情報はＲＦアンプ７に供給される。ＲＦアンプ７は供給された情報の演算処理により、再生ＲＦ信号、トラッキングエラー信号、フォーカスエラー信号、グルーブ情報（ディスク１にプリグルーブ（ウォブリンググルーブ）として記録されている絶対位置情報）等を抽出する。そして、抽出された再生ＲＦ信号はデコーダ部８に供給される。また、トラッキングエラー信号、フォーカスエラー信号はサーボ回路１０に供給される。
また、アドレスデコーダ９ではグルーブ情報をデコードして絶対位置情報を得る。さらにデータとして記録されたアドレス情報はデコーダ部８で抽出される。これらのアドレス情報はシステムコントローラ１１に供給され、各種の制御動作に用いられる。
【００３０】
サーボ回路１０は供給されたトラッキングエラー信号、フォーカスエラー信号や、システムコントローラ１１からのトラックジャンプ指令、アクセス指令、回転速度検出情報等により各種サーボ駆動信号を発生させ、二軸機構４及びスレッド機構５を制御してフォーカス及びトラッキング制御をなし、またスピンドルモータ２を一定線速度（ＣＬＶ）あるいは角速度一定（ＣＡＶ）に制御する。
【００３１】
再生ＲＦ信号はデコーダ部８で２値化された後、（１，７）ＲＬＬ符号列に対応する復調処理、及び所定の方式に対応するエラー訂正処理等が施され、システムコントローラ１１を介して出力端子１２から図示ない所要の処理部に再生データとして供給される。
【００３２】
また、記録動作の際にディスク１に記録すべき情報として入力端子１３からシステムコントローラ１１に供給された情報はエンコーダ部１４において所定方式によるエラー訂正符号の付加、及び（１，７）ＲＬＬ符号化等のエンコード処理が施され、記録データＤＲとして磁気ヘッド駆動回路１５に供給される。なお、本実施の形態では、エンコーダ部１４から上記記録データＤＲと共に、この記録データＤＲに同期したクロック信号ＣＬＫも供給される。この場合、クロック信号ＣＬＫは、記録データＤＲの反転区間１Ｔ（なお、実際の（１，７）ＲＬＬ符号列には、規則上１Ｔの反転区間は存在しない）を１周期とする周波数を有するものとされている。
【００３３】
磁気ヘッド駆動回路１５は、上記記録データＤＲ及びこの記録データＤＲに同期したクロック信号ＣＬＫを利用して変調した駆動電流を生成して磁気ヘッド６のコイルに供給する。これにより、磁気ヘッド６において変調磁界を発生させ、光磁気ディスク１に対して記録データＤＲの波形に応じたＮ極又はＳ極の磁界印加を行う。また、このときシステムコントローラ１１は光学ヘッド３に対して、記録時に適合して設定されたレベルのレーザ光を出力するように光学ヘッド３に対する制御を行う。なお、磁気ヘッド駆動回路１５の内部構成及びその動作については、後に第１から第４の実施の形態として詳述する。
システムコントローラ１１は、例えばマイクロコンピュータ等を備えて構成され、当該記録再生装置の各種動作を制御する。
【００３４】
（２．第１の実施の形態）
図２は、本発明の第１の実施の形態としての磁気ヘッド駆動回路１５の内部構成を示す回路図である。本実施の形態の磁気ヘッド駆動回路１５は、エンコーダ部１４から供給された記録データＤＲ及びクロック信号ＣＬＫを入力してスイッチング素子Ｑ１〜Ｑ４をスイッチング駆動するためのゲート電圧であるスイッチング制御信号ｖ１〜ｖ４を生成する制御信号生成回路１６と、主として４本のスイッチング素子Ｑ１〜Ｑ４、及び磁気ヘッド６のコイルＬ及びコンデンサＣの並列接続により形成されるＬＣ共振回路から成る「共振転流型Ｈブリッジ回路」を備えて構成される。
【００３５】
この図に示す共振転流型Ｈブリッジ回路は、先に図１５に示した構成と同様であるが、ここで再度詳しく説明する。先ず、共振転流型Ｈブリッジ回路を形成する４本のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のうち、スイッチング素子Ｑ１，Ｑ３には、エンハンスメント型のＰチャンネルＭＯＳ−ＦＥＴを用い、スイッチング素子Ｑ２，Ｑ４には、エンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴを用いている。
【００３６】
スイッチング素子Ｑ１のソースは電源Ｖｃｃのラインに対して接続され、ドレインは逆流阻止用ダイオードＤ１（アノード→カソード）を介してスイッチング素子Ｑ２のドレインと接続される。スイッチング素子Ｑ２のソースはアースに接地される。
同様にして、スイッチング素子Ｑ３は、そのソースが電源Ｖｃｃのラインに対して接続され、ドレインは逆流阻止用ダイオードＤ３（アノード→カソード）を介してスイッチング素子Ｑ４のドレインと接続され、スイッチング素子Ｑ４のソースはアースに接地される。
即ち、スイッチング素子Ｑ１，Ｑ２の組は逆流阻止用ダイオードＤ１を介して直列接続されて電源Ｖｃｃに対して接続され、スイッチング素子Ｑ３，Ｑ４の組は逆流阻止用ダイオードＤ３を介して直列接続されて電源Ｖｃｃに対して接続されることになる。
【００３７】
また、フライホイールダイオードＤ２は、アノード側がスイッチング素子Ｑ２のドレインと接続され、カソード側がアースに接地されるようにして挿入される。同様にして、フライホイールダイオードＤ４は、アノード側がスイッチング素子Ｑ４のドレインと接続され、カソード側がアースに接地されるようにして挿入される。
【００３８】
また、磁気ヘッドを形成する所定のインダクタンスを有するコイルＬと、所定のキャパシタンスを有するコンデンサＣが並列接続されることにより、共振回路（Ｌ，Ｃ）が形成され、この共振回路（Ｌ，Ｃ）の一端（ａ点）は、逆流阻止用ダイオードＤ１（カソード）とスイッチング素子Ｑ２（ドレイン）の接続点に対して接続され、他端（ｂ点）は逆流阻止用ダイオードＤ３（カソード）とスイッチング素子Ｑ４（ドレイン）の接続点に対して接続される。つまり、各々直列接続されたスイッチング素子Ｑ１，Ｑ２の組と、スイッチング素子Ｑ３，Ｑ４の組との各中点との間を結合するようにして設けられる。
【００３９】
制御信号生成回路１６は例えば所要の論理回路等を備えて構成され、前述のようにして入力される（１，７）ＲＬＬ符号列の記録データＤＲ及びクロック信号ＣＬＫを利用して、後述する波形パターンのスイッチング制御信号ｖ１〜ｖ４を生成して出力する。スイッチング制御信号ｖ１〜ｖ４は、それぞれスイッチング素子Ｑ１〜Ｑ４のゲートに対して供給される。
【００４０】
このように、本実施の形態としての共振転流型Ｈブリッジ回路の構成は、先に従来例として図１５に示した構成と同様とされるが、スイッチング素子Ｑ１〜Ｑ４のスイッチング動作が異なり、この結果、コイル電流ｉＬの振幅レベルが略同一レベルに保たれるようにされる。そこで、第１の実施の形態としての共振転流型Ｈブリッジ回路の動作について、図３のタイミングチャートを参照して説明する。
【００４１】
図３（ａ）及び図３（ｂ）には、それぞれ制御信号生成回路１６に入力される（１，７）ＲＬＬ符号列としての記録データＤＲ及びクロック信号ＣＬＫが示されている。図３（ａ）に示す記録データＤＲは、期間ｔ１〜ｔ６及びこれに続く期間ｔ６〜ｔ１１がそれぞれ‘１’（Ｈレベル）、‘０’（Ｌレベル）を示す２Ｔの最小反転間隔による反転区間とされており、時点ｔ１１以降は最小反転間隔２Ｔより大きく最大反転間隔８Ｔ以内とされるある反転間隔を有する‘１’（Ｈレベル）による波形とされているものとする。
また、クロック信号ＣＬＫは、記録データＤＲに同期していると共に、記録データＤＲの１Ｔを１周期とする周波数による信号とされている。また、この図では説明の簡単のために、１周期内のＨレベルとＬレベルとのデューティ比は５０％ではなく、ある偏りをもった所定のデューティ比が設定されている。このデューティ比は、後述するようにしてスイッチング制御電圧ｖ１及びｖ３を反転区間内においてチョップ（断続）するためのタイミングを決定する要素であり、コイル電流ｉＬの反転区間ごとにそのレベルを略一定に保つことを目的として設定されるものである。
【００４２】
制御信号生成回路１６では、上記図３（ａ）及び図３（ｂ）に示す波形の記録データＤＲ及びクロック信号ＣＬＫが入力されると、図３（ｃ）〜（ｆ）に示す波形パターンのスイッチング制御信号ｖ１〜ｖ４を出力する。これらスイッチング制御信号のうち、スイッチング制御信号ｖ２及びｖ４は、記録データＤＲに基づいて生成することができる。即ち、スイッチング制御信号ｖ２は記録データＤＲの波形を反転させることにより生成され、スイッチング制御信号ｖ４は記録データＤＲの波形パターンをそのまま利用するようにされる。
また、スイッチング制御信号ｖ１及びｖ３は、記録データＤＲ及びクロック信号ＣＬＫを利用して生成されるものであり、スイッチング制御信号ｖ１は、記録データＤＲがＨレベル、かつクロック信号ＣＬＫがＬレベルの状態時にのみＬレベルとされて、それ以外の論理の組み合わせ状態では常にＨレベルとして出力される信号となる。スイッチング制御信号ｖ３は、記録データＤＲ及びクロック信号ＣＬＫが共にＬレベルの状態時にのみＬレベルとされて、それ以外の論理の組み合わせ状態では常にＨレベルとして出力される信号となる。
なお、これらスイッチング制御信号ｖ１〜ｖ４のＨレベル時の電圧レベルは例えば５Ｖ程度とされる。
【００４３】
このようなスイッチング制御信号ｖ１，ｖ２，ｖ３，ｖ４がスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各ゲートに印加される場合の動作について説明する。
図３に示す時点ｔ１以前においては、図３（ｉ）に示すようにして負極性（点ｂ→点ａの方向）によりコイルＬに対してコイル電流ｉＬが流れているものとされる。このとき、時点ｔ１の直前のタイミングにおいては、スイッチング素子Ｑ２，Ｑ３が共にオンとされ、スイッチング素子Ｑ１，Ｑ４は共にオフの状態とされていることにより、電源Ｖｃｃ→スイッチング素子Ｑ３→逆流阻止用ダイオードＤ３→コイルＬ→スイッチング素子Ｑ２→アースによる電流経路（以降「第２の電流経路」ともいうことにする）が形成されている。
【００４４】
そして、時点ｔ１に至ると、これまでオンとされていたスイッチング素子Ｑ２，Ｑ３が時点ｔ６（記録データＤＲの次の反転時点）に至るまで共にオフとなるようにされる。また、スイッチング素子Ｑ１，Ｑ４の組についてはスイッチング素子Ｑ４は時点ｔ６まで継続的にオンとされるのに対して、スイッチング素子Ｑ１は時点ｔ３までオフとなるようにされる。
このとき、時点ｔ１以前までコイルＬを流れていたコイル電流ｉＬは、スイッチング素子Ｑ２，Ｑ３が共にオフとなるのに従って急激に遮断されることで、コイルＬのインダクタンス作用によって、ａ点においては、図３（ｇ）に示すように約１００Ｖ程度の非常に高いレベルのフライバック電圧ｖａを発生させる。このフライバック電圧ｖａは共振回路（Ｌ，Ｃ）の共振波形の半周期分に相当し、従ってフライバック電圧ｖａが現れる期間ｔ１〜ｔ２は、共振回路（Ｌ，Ｃ）の共振周波数の半周期分の時間となる。
【００４５】
ここで、逆流阻止用ダイオードＤ１は、上記期間ｔ１〜ｔ２において発生するフライバック電圧ｖａが、スイッチング素子Ｑ１のドレイン→ソースの方向により存在する寄生ダイオードを介して電源Ｖｃｃに吸収されないようにするために設けられる。また、期間ｔ１〜ｔ２においてｂ点（コイルＬと逆流阻止用ダイオードＤ３（カソード）との接続点）に同時に発生し得るフライバック電圧ｖｂは、フライホイールダイオードＤ４によりクランプされるために、期間ｔ１〜ｔ２においては、図３（ｈ）に示すようにフライバック電圧ｖｂは発生しないようにされている。
また、逆流阻止用ダイオードＤ３及びフライホイールダイオードＤ２も上記と同様の作用を有するものである。即ち、逆流阻止用ダイオードＤ３は、後述する時点ｔ６において、スイッチング素子Ｑ１，Ｑ４の組がオンからオフに切り替わって、コイルＬに正方向（点ａ→点ｂ）に流れるコイル電流が遮断されたときに、期間ｔ３〜ｔ４においてｂ点に発生するフライバック電圧ｖｂが電源Ｖｃｃに吸収されることを阻止し、フライホイールダイオードＤ２は、期間ｔ３〜ｔ４においてａ点に発生しうるフライバック電圧ｖａをクランプするために設けらるものである。
【００４６】
上述のようにして、期間ｔ１〜ｔ２においてフライバック電圧ｖａが発生することで、共振回路（Ｌ，Ｃ）の電流共振動作によって発生する正方向（ａ点→ｂ点）の高レベルなフライバック電流がコイルＬに流れることになる。これにより、期間ｔ１〜ｔ２の短時間（例えば約２０ｎｓｅｃ）において、図３（ｉ）に示すようにコイル電流ｉＬが負極側から正極側に反転し、かつ、時点ｔ２においてはディスクに対する熱磁気記録が適正に行われるために磁気ヘッド６にて発生される最小印加磁界強度を越える程度にまで、その電流レベルが引き上げられるようにされる。
【００４７】
続く期間ｔ２〜ｔ３においては、スイッチング素子Ｑ４はオンであるのに対してスイッチング素子Ｑ１はオフの状態が継続されていることから、電源Ｖｃｃ→スイッチング素子Ｑ１→逆流阻止用ダイオードＤ１→コイルＬ→スイッチング素子Ｑ４→アースの電流経路（以降「第１の電流経路」ともいうことにする）に電流は依然流れないようにされる。これにより、期間ｔ２〜ｔ３におけるコイル電流ｉＬとしては、図３（ｉ）に示すように、先に発生したフライバック電流が、コイルＬのインダクタンス及びその損失抵抗により決定する時定数に従って減衰する傾向となる。
続く期間ｔ３〜ｔ４においては、スイッチング素子Ｑ１，Ｑ４が共にオンとなることから、上記第１の電流経路が形成されて、電源Ｖｃｃからスイッチング素子Ｑ１、及び逆流阻止用ダイオードＤ１を介してコイルＬに電流ｉＤ１が流れるようにされる。この電流ｉＤ１は、先に説明した（数３）により表されるものであり、この（数３）に示す式に従って時間経過と共に正方向に増加する電流である。これにより、期間ｔ３〜ｔ４のコイル電流ｉＬとしては、図３（ｉ）に示すように（数３）に従ってそのレベルが増加する傾向を見せることになる。
【００４８】
更に期間ｔ４〜ｔ５においては、スイッチング素子Ｑ４がオンであるのに対してスイッチング素子Ｑ１はオフに切り替わって第１の電流経路は再度遮断されることになる。このときには、コイルＬのインダクタンスによりｂ点に発生するフライバック電圧、及びフライホイールダイオードＤ２によるａ点に発生しうるフライバック電圧の抑制が行われることによる作用と、コイルＬのインダクタンス及びその損失抵抗により決定する時定数との作用により得られる傾きによって、コイル電流ｉＬが減衰することになる。
これに続く期間ｔ５〜ｔ６においては、スイッチング素子Ｑ１，Ｑ４が共にオンとなることから、先の期間ｔ３〜ｔ４のときと同様にして、コイル電流ｉＬは（数３）に示す式に従ってそのレベルが増加することになる。
【００４９】
このように、記録データＤＲがある反転間隔を有して‘１’（Ｈレベル）となるような場合には、第１の電流経路（電流ｉＤ１）をクロック周期ごとに所定のデューティに従ったタイミングで断続するようにされる。これにより、第１の電流経路の断続に応じてコイル電流ｉＬのレベルが短い周期で増減を交互に行うようにされる結果、例えば期間ｔ１〜ｔ６の反転区間内においては、コイル電流ｉＬのレベルが略一定に保たれるように制御されることになる。
従って、第１の電流経路（電流ｉＤ１）の断続タイミングを決定するクロック信号ＣＬＫの１周期内（記録データＤＲの１Ｔに相当）におけるＨレベルとＬレベルとのデューティ比は、電流ｉＤ１の増加時と減衰時の各傾きのバランスを考慮したうえで、コイル電流ｉＬのレベルを略一定に保つための値が設定されることになる。
【００５０】
続いて、記録データＤＲが‘０’（Ｌレベル）により２Ｔの反転区間となる期間ｔ６〜ｔ１１においては、スイッチング素子Ｑ１，Ｑ４の組が共にオフとなるように制御される（図３（ｃ）（ｆ））一方で、電源Ｖｃｃ側のスイッチング素子Ｑ２を定常的にオン（図３（ｄ）），アース側のスイッチング素子Ｑ３はクロック信号ＣＬＫの１周期ごとのデューティに従って、図３（ｅ）に示すタイミングでオン／オフを行うようにされる。
【００５１】
これにより、期間ｔ６〜ｔ７においては、スイッチング素子Ｑ１，Ｑ４がオフに切り替わって第１の電流経路が急峻に遮断されることによって、図３（ｈ）のようにｂ点にフライバック電圧ｖｂが発生し、（この際、フライバック電圧ｖａはフライホイールダイオードＤ２により抑制される（図３（ｇ））、これにより、逆方向のフライバック電流を利用してコイル電流ｉＬを正方向から逆方向に急峻に反転させたうえで、最小印加磁界強度を充分に超えるとされる所要のレベルにまで到達するようにされる。
そして、期間ｔ７〜ｔ８においては、スイッチング素子Ｑ２はオンであるのに対してスイッチング素子Ｑ３はオフの状態が継続されていることで第２の電流経路による電流は流れないようにされるので、期間ｔ７〜ｔ８においてｂ点→ａ点の方向（逆方向）に流れるコイル電流ｉＬとしては、図３（ｉ）に示すようにコイルＬのインダクタンス及びその損失抵抗により決定する時定数に従ってその絶対値レベルが減衰する。そして、続く期間ｔ８〜ｔ９においては、スイッチング素子Ｑ２，Ｑ３が共にオンとなって第２の電流経路が形成され、電源Ｖｃｃからスイッチング素子Ｑ３、及び逆流阻止用ダイオードＤ３を介してコイルＬに電流ｉＤ３が流れるようにされる。
この電流ｉＤ３も、先に説明した（数６）に示す式に従って時間経過と共に負方向において増加する電流である。これにより、期間ｔ３〜ｔ４のコイル電流ｉＬとしては、図３（ｉ）に示すように（数３）に従ってその絶対値レベルが増加する。
【００５２】
続く期間ｔ９〜ｔ１０においては、スイッチング素子Ｑ２がオン状態の元で、スイッチング素子Ｑ３はオフに切り替わって第２の電流経路は再度遮断されるので、時点ｔ９においてコイルＬのインダクタンスによりａ点に発生するフライバック電圧、及びｂ点に発生しうるフライバック電圧に対するフライホイールダイオードＤ４による抑制が行われることによる作用と、コイルＬのインダクタンス及びその損失抵抗により決定する時定数との作用により得られる傾きによって、コイル電流ｉＬの絶対値レベルが減衰することになる。更に、続く期間ｔ１０〜ｔ１１においては、スイッチング素子Ｑ２，Ｑ３が共にオンとなることから、期間ｔ８〜ｔ９のときと同様にして、コイル電流ｉＬは（数３）に示す式に従ってその絶対値レベルが増加することになる。
【００５３】
このようにして、記録データＤＲが２Ｔの反転区間により‘０’（Ｌレベル）となるような場合においても、第２の電流経路（電流ｉＤ３）をクロック周期ごとに所定のデューティに従ったタイミングで断続するようにスイッチング制御を行うようにされる。これにより、第２の電流経路として逆方向に流れるコイル電流ｉＬのレベルがクロック周期ごとに交互に増減を行う動作が得られることで、負極側の反転区間のコイル電流ｉＬとしても、所定の適正レベルにより略一定に保たれることになる。
【００５４】
時点ｔ１１以降は、図３（ａ）に示すように記録データＤＲは、‘１’（Ｈレベル）により、最小反転間隔２Ｔより大きく最大反転間隔８Ｔ以内とされるある反転間隔による波形となる。
この時点ｔ１１以降においては、図３（ｃ）〜（ｆ）に示すように、スイッチング素子Ｑ２，Ｑ３は共にオフ状態となるように切り替わる一方で、スイッチング素子Ｑ４は継続的にオン、スイッチング素子Ｑ１はクロック信号ＣＬＫの１周期ごとのＨ／Ｌレベルのデューティ比に従ったタイミングでオフ／オンを交互に繰り返すようにされる。
これにより、時点ｔ１１から開始される反転間隔１Ｔに相当する期間においては先に説明した期間ｔ１〜ｔ４と同様の動作が得られ、以降は、期間ｔ４〜ｔ５として説明した動作が繰り返されることになる。これにより、時点ｔ１１以降のコイル電流ｉＬは、図３（ｉ）に示すようにして正極性により所定の適正レベルが維持された波形が得られることになる。
【００５５】
このような動作が行われることより、（１，７）ＲＬＬ符号として変調された記録データＤＲの波形に応じて変調される磁気ヘッド６の駆動電流（コイル電流ｉＬ）は、（１，７）ＲＬＬ符号の最小反転間隔２Ｔから最大反転間隔８Ｔまでの反転間隔ごとにおいて、ほぼ一定の振幅レベルが得られることになる。これにより、駆動電流（コイル電流ｉＬ）により磁気ヘッド６において発生される磁界強度も、Ｎ極とＳ極とで、それぞれ時間経過に関わらず所要の適正値がほぼ一定に保たれることになる。
【００５６】
なお、説明の便宜上、図３（ｂ）に示すクロック信号ＣＬＫは、コイル電流ｉＬを略一定に保つべく設定された１周期内のＨ／Ｌレベルのパルスのデューティ比を既に有して、制御信号生成回路１６に入力されているものとして説明したが、例えば制御信号生成回路１６に入力される段階では、クロック信号ＣＬＫのＨ／Ｌレベルのパルスのデューティ比は１：１とされていても構わない。そして、制御信号生成回路１６において所要の論理回路等を利用することにより、所定のデューティ比に基づいたタイミングにより第１及び第２の電流経路を流れる電流をチョップするためのスイッチング制御信号（ｖ２，ｖ４）を生成するように構成することも当然可能であり、これについては、以降説明する各実施の形態についても同様である。
【００５７】
（３．第２の実施の形態）
図４は、本発明の第２の実施の形態としての磁気ヘッド駆動回路１５の内部構成を示す回路図であり、図２と同一部分については同一符号を付して説明を省略する。
図２に示す共振転流型Ｈブリッジ回路においては、スイッチング素子Ｑ１，Ｑ３はエンハンスメント型のＰチャンネルＭＯＳ−ＦＥＴとされていたが、図４においては、これらスイッチング素子Ｑ１，Ｑ３は、エンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴとされている。即ち、本実施の形態においてはスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４には全てエンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴが採用されることになる。これにより、例えば磁気ヘッド駆動回路を生成するスイッチング素子の部品管理等がより容易になり得る。
【００５８】
図５は、上記図４に示す構成による本実施の形態の磁気ヘッド駆動回路１５の動作を示すタイミングチャートであり、図３と同一部分については同一符号を付している。
この場合には、スイッチング素子Ｑ１，Ｑ３が、エンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴとされたのに対応して、スイッチング素子Ｑ１，Ｑ３をスイッチング駆動するためのスイッチング制御信号ｖ１（図５（ｃ）），ｖ３（図５（ｅ））は、それぞれ図３（ｃ）（ｅ）に示すスイッチング制御信号ｖ１，ｖ３に対して反転した波形となるようにされる。これら図５（ｃ）（ｅ）に示すスイッチング制御信号ｖ１，ｖ３は、制御信号生成回路１６において、入力された記録データＤＲ、及びクロック信号ＣＬＫを所定の論理回路等に供給することで発生させることができる。
【００５９】
このようなスイッチング制御信号によって駆動されることで、磁気ヘッド駆動回路１５の動作としては、図３にて説明したのと同様の動作が得られることになり、結果的に、図５（ｉ）に示すコイル電流ｉＬも、図３（ｉ）と同様の波形が得られることになる。
なお、本実施の形態においては、スイッチング素子Ｑ１，Ｑ３をオンとするように制御するには、例えば電源Ｖｃｃが５Ｖ程度に設定されているとすると、スイッチング素子Ｑ１，Ｑ３に印加すべきゲート電圧（スイッチング制御信号ｖ１，ｖ３）として１０Ｖ程度が必要とされる。ただし、このときスイッチング素子Ｑ２，Ｑ４に印加すべきゲート電圧（スイッチング制御信号ｖ２，ｖ４）としては、５Ｖ程度でよいものとされる。
【００６０】
（４．第３の実施の形態）
図６は、本発明の第３の実施の形態としての磁気ヘッド駆動回路１５の内部構成を示す回路図であり、図２と同一部分については同一符号を付して説明を省略する。
この場合、共振転流型Ｈブリッジ回路を形成する４本のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のうち、スイッチング素子Ｑ１，Ｑ３にはエンハンスメント型のＰチャンネルＭＯＳ−ＦＥＴを用い、スイッチング素子Ｑ２，Ｑ４にはエンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴを用いている点と、スイッチング素子Ｑ１，Ｑ４の組とスイッチング素子Ｑ２，Ｑ３の組がそれぞれ記録データの反転区間ごとのタイミングで交互に所定の動作を行うようにされている点では、図２に示した第１の実施の形態と同様とされるが、この第３の実施の形態では、後述するように、電源Ｖｃｃ側に接続されるスイッチング素子Ｑ２，Ｑ４が第１、第２の電流経路をチョップ（断続）するためのスイッチング素子として機能し、スイッチング素子Ｑ１，Ｑ３が、記録データＤＲの反転区間ごとに応じたタイミングでオン／オフすべきスイッチング素子として機能する。
【００６１】
従って、図６においてはダイオードＤ１，Ｄ３がフライホイールダイオードとされる。これらフライホイールダイオードＤ１，Ｄ３は、それぞれアノードがａ点、ｂ点に対して接続されると共に、カソードが電源Ｖｃｃに対して接続されるようにして挿入される。
また、ダイオードＤ２，Ｄ４が逆流阻止用とされて、逆流阻止用ダイオードＤ２は、アノードがａ点（スイッチング素子Ｑ１のドレイン）と接続され、カソードがスイッチング素子Ｑ２のドレインと接続されるようにして挿入される。逆流阻止用ダイオードＤ４は、アノードがｂ点（スイッチング素子Ｑ３のドレイン）と接続され、カソードがスイッチング素子Ｑ４のドレインと接続されるようにして挿入されることになる。
【００６２】
図７は、図６に示す第３の実施の形態としての磁気ヘッド駆動回路１５の動作を示すタイミングチャートであり図３と同一部分には同一符号を付して説明を省略する。なお、図７（ａ）において記録データＤＲは、説明の便宜上、図３（ａ）に示す波形と逆相の波形が示されている。即ち、期間ｔ１〜ｔ６が‘０’（Ｌレベル）による２Ｔの反転間隔、続く期間ｔ６〜ｔ１１が‘１’（Ｈレベル）による２Ｔの反転間隔、時点ｔ１１以降が‘０’（Ｌレベル）とされる最小反転間隔２Ｔより大きく、かつ最大反転間隔８Ｔ以内とされる所定の反転間隔とされている。
【００６３】
この場合には、スイッチング素子Ｑ２，Ｑ４が第１、第３の電流経路をチョップ（断続）するためのスイッチング素子とされ、スイッチング素子Ｑ１，Ｑ３が、記録データＤＲの反転区間ごとに応じたタイミングでオン／オフするように動作することから、各スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のゲートに印加されるべきスイッチング制御信号ｖ１，ｖ２，ｖ３，ｖ４は、制御信号生成回路１６において次のような波形により生成される。
スイッチング制御信号ｖ１は、記録データＤＲを反転することにより得られる波形となり、スイッチング制御信号ｖ１と動作的に対となるスイッチング制御信号ｖ４は、記録データＤＲが‘１’（Ｈレベル）で、かつクロック信号ＣＬＫがＬレベルの時にのみＨレベルとなる信号として出力される。
また、スイッチング制御信号ｖ３は、記録データＤＲと同一の波形として出力するようにされ、このスイッチング制御信号ｖ３と動作的に対となるスイッチング制御信号ｖ２は、記録データＤＲ及びクロック信号ＣＬＫが共に‘０’（Ｌレベル）の時にのみＨレベルとなる信号として出力される。
【００６４】
記録データＤＲが‘１’（Ｈレベル）とされている時点ｔ１以前においては、、図７（ｉ）に示すようにして正方向（点ａ→点ｂの方向）によりコイルＬにコイル電流ｉＬが流れており、特に時点ｔ１の直前のタイミングにおいては、スイッチング素子Ｑ１，Ｑ４が共にオン、スイッチング素子Ｑ２，Ｑ３は共にオフの状態とされていることにより、第１の電流経路が形成されている。
【００６５】
時点ｔ１に至ると、これまでオンとされていたスイッチング素子Ｑ１，Ｑ４が時点ｔ６（記録データＤＲの次の反転時点）に至るまで共にオフとなるようにされる。また、スイッチング素子Ｑ２，Ｑ３の組のうち、スイッチング素子Ｑ３は時点ｔ６まで継続的にオンとされるのに対して、スイッチング素子Ｑ１は時点ｔ３まで継続してオフの状態が保たれる。
この時点ｔ１では、スイッチング素子Ｑ１，Ｑ４が共にオフとなって第２の電流経路が遮断される、つまり、時点ｔ１以前までコイルＬを流れていたコイル電流ｉＬが急激に遮断されることで、コイルＬのインダクタンス作用によって、この場合にはａ点において、図７（ｇ）に示すように約−１００Ｖ程度の非常に高いレベルのフライバック電圧ｖａが発生する。
【００６６】
このときには、逆流阻止用ダイオードＤ２が挿入されていることで、期間ｔ１〜ｔ２において発生するフライバック電圧ｖａが、スイッチング素子Ｑ２のソース→ドレインの方向により存在する寄生ダイオードを介してアースに吸収されないようにされる。また、期間ｔ１〜ｔ２においてｂ点（コイルＬと逆流阻止用ダイオードＤ３（カソード）との接続点）に同時に発生し得るフライバック電圧ｖｂは、フライホイールダイオードＤ３によりクランプされるために、期間ｔ１〜ｔ２においては、図７（ｈ）に示すようにフライバック電圧ｖｂは発生しないようにされている。
【００６７】
上記期間ｔ１〜ｔ２において発生したフライバック電圧ｖａに基づき、共振回路（Ｌ，Ｃ）の電流共振動作によって発生する逆方向（ｂ点→ａ点）のフライバック電流がコイルＬには流れることになり、図７（ｉ）に示すようにコイル電流ｉＬが正極側から負極側に反転し、かつ、時点ｔ２ではディスクに対する最小印加磁界強度を越える程度にまで、その電流レベルが引き上げられているものとされる。
【００６８】
続く期間ｔ２〜ｔ３においては、スイッチング素子Ｑ３はオンであるのに対してスイッチング素子Ｑ２はオフの状態が継続されていることから、第２の電流経路を介して電流は依然流れないようにされる。これにより、期間ｔ２〜ｔ３におけるコイル電流ｉＬとしては、図７（ｉ）に示すようにコイルＬのインダクタンス及びその損失抵抗により決定する時定数に従ってその絶対値レベルが減衰する傾向となる。
続く期間ｔ３〜ｔ４においては、スイッチング素子Ｑ２，Ｑ３が共にオン状態となることから、上記第２の電流経路が形成されて、電源Ｖｃｃからスイッチング素子Ｑ３、及び逆流阻止用ダイオードＤ２を介してコイルＬに電流ｉＤ２が流れるようにされる。この電流ｉＤ２は、
【数７】
0003978838.tif 000008
に従って時間経過と共に逆方向（ｂ点→ａ点）において増加するように流れる電流であり、従って、期間ｔ３〜ｔ４のコイル電流ｉＬとしては、図７（ｉ）に示すように（数７）に基づく傾きによってその絶対値レベルが増加する。
【００６９】
更に期間ｔ４〜ｔ５においては、スイッチング素子Ｑ３がオンであるのに対してスイッチング素子Ｑ２はオフに切り替わって第２の電流経路は再度遮断されることになる。このときには、コイルＬのインダクタンスによりａ点に発生するフライバック電圧、及びフライホイールダイオードＤ３によるｂ点に発生しうるフライバック電圧の抑制が行われることによる作用と、コイルＬのインダクタンス及びその損失抵抗により決定する時定数との作用により得られる傾きによって、逆方向（ｂ点→ａ点）に流れるコイル電流ｉＬが減衰する、つまり、コイル電流ｉＬの絶対値レベルが減少することになる。
これに続く期間ｔ５〜ｔ６においては、スイッチング素子Ｑ２，Ｑ３が共にオン状態となる。これにより、先の期間ｔ３〜ｔ４のときと同様にして、コイル電流ｉＬは（数７）に示す式に従ってその絶対値レベルが増加する変化を示す。
【００７０】
続いて、記録データＤＲが‘１’（Ｈレベル）により２Ｔの反転区間となる期間ｔ６〜ｔ１１においては、スイッチング素子Ｑ２，Ｑ３の組が共にオフとなるように制御される（図７（ｄ）（ｅ））一方で、電源Ｖｃｃ側のスイッチング素子Ｑ１は定常的にオン（図７（ｃ）），アース側のスイッチング素子Ｑ４はクロック信号ＣＬＫの１周期ごとのデューティに従って、図７（ｆ）に示すタイミングでオン／オフを行うようにされる。
この場合、先ず期間ｔ６〜ｔ７においては、スイッチング素子Ｑ２，Ｑ３がオフに切り替わって第２の電流経路が急峻に遮断されるので、図７（ｈ）のようにｂ点にフライバック電圧ｖｂが発生し、（この際、フライバック電圧ｖａはフライホイールダイオードＤ１により抑制される（図７（ｉ））、これにより、コイル電流ｉＬを負方向から正方向に急峻に反転させたうえで、最小印加磁界強度を充分に超えるとされる所要の絶対値レベルにまで到達するようにされる。
そして、期間ｔ７〜ｔ８においては、スイッチング素子Ｑ１はオンであるのに対してスイッチング素子Ｑ４はオフの状態が継続されていることで第１の電流経路による電流は流れないようにされる。このため、期間ｔ７〜ｔ８においてａ点→ｂ点の方向（正方向）に流れるコイル電流ｉＬは、図７（ｉ）に示すようにコイルＬのインダクタンス及びその損失抵抗により決定する時定数に従って、時点ｔ７にて得られたフライバック電流のレベルが減衰する。そして、続く期間ｔ８〜ｔ９においては、スイッチング素子Ｑ１，Ｑ４が共にオンとなって第１の電流経路が形成され、電源Ｖｃｃからスイッチング素子Ｑ１を介してコイルＬに電流ｉＤ４が流れるようにされる。
この電流ｉＤ４は、
【数８】
0003978838.tif 000009
に示す式に従って時間経過と共に正方向において増加する電流である。従って、期間ｔ７〜ｔ８のコイル電流ｉＬ（図７（ｉ））は、（数８）に従ってそのレベルが増加する。
続く期間ｔ９〜ｔ１０においては、スイッチング素子Ｑ１がオン状態で、スイッチング素子Ｑ４はオフに切り替わって第２の電流経路は再度遮断されるので、時点ｔ９においてコイルＬのインダクタンスによりａ点に発生するフライバック電圧、及びｂ点に発生し得るフライバック電圧に対するフライホイールダイオードＤ３による抑制が行われることによる作用と、コイルＬのインダクタンス及びその損失抵抗により決定する時定数との作用により得られる傾きによって、コイル電流ｉＬのレベルが減衰する。更に、続く期間ｔ１０〜ｔ１１においては、スイッチング素子Ｑ１，Ｑ４が共にオンに変化するので、期間ｔ８〜ｔ９のときと同様に、コイル電流ｉＬのレベルは（数８）に示す式に従って増加する。
【００７１】
図７（ａ）に示す記録データＤＲが‘０’（Ｌレベル）に反転する時点ｔ１１以降、図７（ｃ）〜（ｆ）に示すように、スイッチング素子Ｑ１，Ｑ４は共にオフ状態となるように切り替わる一方で、スイッチング素子Ｑ３は継続的にオン、スイッチング素子Ｑ２はクロック信号ＣＬＫの１周期ごとのＨ／Ｌレベルのデューティ比に従ったタイミングでオフ／オンを交互に繰り返すようにされる。
これにより、時点ｔ１１から開始される反転間隔１Ｔに相当する期間においては先に説明した期間ｔ１〜ｔ４と同様の動作となり、更にこれより以降は、期間ｔ４〜ｔ５として説明した動作が繰り返されることになる。
【００７２】
このような動作とすることで、第３の実施の形態における磁気ヘッド６の駆動電流（コイル電流ｉＬ）も、（１，７）ＲＬＬ符号の最小反転間隔２Ｔから最大反転間隔８Ｔまでの反転間隔ごとにおいて、ほぼ一定の振幅レベルが得られるようにされることになる。
【００７３】
（５．第４の実施の形態）
図８は、本発明の第４の実施の形態としての磁気ヘッド駆動回路１５の内部構成を示す回路図であり、第３の実施の形態である図６と同一部分については同一符号を付して説明を省略する。
図８に示す磁気ヘッド駆動回路１５の共振転流型Ｈブリッジ回路では、図６においてはエンハンスメント型のＰチャンネルＭＯＳ−ＦＥＴとされていたスイッチング素子Ｑ１，Ｑ３が、エンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴとされている構成が示されている。従って、本実施の形態においてはスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４には全てエンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴが用いられることになる。
【００７４】
図９は、上記図４に示す構成による本実施の形態の磁気ヘッド駆動回路１５の動作を示すタイミングチャートであり、図７と同一部分については同一符号を付している。
図９においては、スイッチング素子Ｑ１，Ｑ３が、エンハンスメント型のＮチャンネルＭＯＳ−ＦＥＴとされたことに対応して、スイッチング素子Ｑ１，Ｑ３をスイッチング駆動するためのスイッチング制御信号ｖ１（図９（ｃ）），ｖ３（図９（ｅ））は、それぞれ図７（ｃ）（ｅ）に示すスイッチング制御信号ｖ１，ｖ３に対して反転した波形が発生するように構成されている。
このようなスイッチング制御信号ｖ１〜ｖ４によってスイッチング素子Ｑ１〜Ｑ４を駆動する磁気ヘッド駆動回路１５では、図７にて説明したのと同様の動作が得られることになる。従って図９（ｉ）に示すコイル電流ｉＬも、図７（ｉ）と同様の波形が得られることになる。
【００７５】
（６．第５の実施の形態）
以上の第１〜第４の実施の形態では、第１の電流経路及び第２の電流経路での動作期間において、それぞれクロックタイミングに基づいてチョップすることで、コイルに発生する駆動電流の安定化をはかってきた。
ところが、例えば記録動作としての転送レートの高速化などの要望により、記録装置として、より周波数の高いクロック信号ＣＬＫを用いるようになることを考えると、それに応じてパルス期間（スイッチング素子のオン期間）が短くなることから、電流切換タイミングの直前及び／又は直後に、コイルＬに十分な電流を流すことが難しくなる。
一方、上述してきたチョッパ動作のためのパルスデューティを変え、スイッチング素子がオンとなる期間を長くすれば、電流量を増加させることはできるが、この場合チョッパ動作の効果が小さくなる。
【００７６】
第５の実施の形態としては、このような事情に鑑みて、特にクロック信号ＣＬＫの高周波数化にも好適に対応できる例を説明する。
磁気ヘッド駆動回路１５の構成例としては、上記第２の実施の形態として例示した図４の構成を用いることとし、共振転流型Ｈブリッジ回路についての説明は省略する。
そして、この第５の実施の形態として特徴的となる、スイッチング制御信号ｖ１〜ｖ４の生成動作について説明していく。
【００７７】
第５の実施の形態としては、図４に示したように、共振転流型Ｈブリッジ回路のスイッチング素子Ｑ１〜Ｑ４に対してスイッチング制御信号を供給する制御信号生成回路１６が、図１０、図１１のように構成され、図１２、図１３で示す動作でスイッチング制御信号ｖ１〜ｖ４を生成する。
【００７８】
例えば制御信号生成回路１６は、図１０に示すようにフリップフロップＦＦ１、信号生成部１６ａ、１６ｂから構成される。
フリップフロップＦＦ１はクロック信号ＣＬＫをラッチクロックとし、入力される記録データＤＲのラッチを行う。
【００７９】
フリップフロップＦＦ１のＱ出力は信号ｖ１０とされて信号生成部１６ａに供給される。信号生成部１６ａについては図１１で述べるが、信号ｖ１０を用いてスイッチング素子Ｑ４に対するスイッチング制御信号ｖ４を生成し、また信号ｖ１０とクロック信号ＣＬＫを用いてスイッチング素子Ｑ１に対するスイッチング制御信号ｖ１を生成する。ここでクロック信号ＣＬＫを用いるというのは、単に例えばラッチクロックなどとして用いることではなく、上述した各実施の形態の場合と同様に、チョップ動作のためのパルスの論理生成にクロック信号ＣＬＫのパルス成分を利用するという意味である。
またフリップフロップＦＦ１の反転Ｑ出力は信号ｖ３０とされて信号生成部１６ｂに供給される。信号生成部１６ｂでは、信号ｖ３０を用いてスイッチング素子Ｑ２に対するスイッチング制御信号ｖ２を生成し、また信号ｖ３０とクロック信号ＣＬＫを用いてスイッチング素子Ｑ３に対するスイッチング制御信号ｖ３を生成する。つまりクロック信号ＣＬＫをチョップ動作のためのスイッチング制御信号ｖ３としてのパルスの論理生成に利用する。
【００８０】
信号生成部１６ａ、１６ｂの内部構成及び動作は同様となるため、信号生成部１６ａを例にあげて、その内部構成を図１１に示し、スイッチング制御信号ｖ１、ｖ４の生成動作波形を図１２に示す。
図１１に示すように、信号生成部１６ａは、フリップフロップＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５、アンドゲートＡ１，Ａ２、ノアゲートＮＯＲ１、インバータＩＶ１、オアゲートＯＲ１による論理で、入力される信号ｖ１０及びクロック信号ＣＬＫからスイッチング制御信号ｖ１，ｖ４を生成する。
各フリップフロップＦＦ２，ＦＦ３，ＦＦ４，ＦＦ５には、クロック信号ＣＬＫがラッチクロックとして供給されている。
【００８１】
図１２（ａ）（ｂ）には入力されるクロック信号ＣＬＫ、及び信号ｖ１０の例を示している。ここでは信号ｖ１０（即ち記録データＤＲと同等の波形）として３Ｔ期間と６Ｔ期間を示している。
信号ｖ１０がフリップフロップＦＦ２でクロックタイミングでラッチ出力されることで、図１２（ｃ）のようなＱ出力、及び図１２（ｄ）の反転Ｑ出力が得られる。
ここで、図１２（ｃ）のＱ出力は、そのままスイッチング制御信号ｖ４として出力されることになる。つまりスイッチング制御信号ｖ４は信号ｖ１０から１クロックタイミングだけ遅延された信号として生成される。
【００８２】
また図１２（ｃ）のＱ出力は、フリップフロップＦＦ３においてラッチされ、その反転Ｑ出力として図１２（ｅ）に示す信号が得られる。
この図１２（ｅ）の反転Ｑ出力と、信号ｖ１０は、アンドゲートＡ１で論理積がとられることで、図１２（ｆ）の信号▲１▼が得られる。
この信号▲１▼がフリップフロップＦＦ５でラッチされることで、そのＱ出力として図１２（ｇ）に示す信号が得られ、これがオアゲートＯＲ１に供給される。
【００８３】
一方、ノアゲートＮＯＲ１には、図１２（ｄ）に示すフリップフロップＦＦ２の反転Ｑ出力と、信号ｖ１０が入力され、これによってノアゲートＮＯＲ１からは反転論理和として図１２（ｉ）に示す信号▲３▼が出力される。この信号▲３▼はオアゲートＯＲ１に供給される。
また、クロック信号ＣＬＫはインバータＩＶ１で反転され、図１２（ｈ）の信号▲２▼とされてオアゲートＯＲ１に供給される。
【００８４】
オアゲートでは信号▲２▼、信号▲３▼、フリップフロップＦＦ５のＱ出力、即ち図１２（ｇ）（ｈ）（ｉ）の論理和がとられることになり、この結果オアゲートＯＲ１からは図１２（ｊ）に示す信号▲４▼が出力される。
フリップフロップＦＦ４では、信号ｖ１０をラッチしてＱ出力とすることで、図１２（ｃ）と同等の波形をアンドゲートＡ２に供給することになり、この信号と信号▲４▼の論理積により、アンドゲートＡ２からは図１２（ｋ）に示す信号が得られる。これがスイッチング制御信号ｖ１とされる。
【００８５】
この図１２（ｋ）のスイッチング制御信号は、上述してきたチョップ動作を行うためにクロック周期内でスイッチング素子Ｑ１をオン／オフさせる波形要素を備えるとともに、スイッチング制御信号ｖ４のエッジタイミングの前後では、それぞれ所定期間スイッチング素子Ｑ１をオンとさせる波形要素を備えるものである。
スイッチング制御信号ｖ４のエッジタイミングとは、上述してきた各実施の形態の説明からわかるように、コイルＬに流れる電流の方向を切り換えるタイミングである。詳しくいえば、スイッチング制御信号ｖ４によりスイッチング素子Ｑ４がオンとなるタイミングは、第２の電流経路を構成するスイッチング素子Ｑ２、Ｑ３がオフとなって図４のａ点にフライバック電圧が発生するタイミングであり、また、スイッチング制御信号ｖ４によりスイッチング素子Ｑ４がオフとなるタイミングは、第１の電流経路を構成するスイッチング素子Ｑ１、Ｑ４がオフとなって図４のｂ点にフライバック電圧が発生するタイミングである。
【００８６】
図１２（ｋ）からわかるように、本例では、スイッチング制御信号ｖ４によりスイッチング素子Ｑ４がオンとなるタイミングから２Ｔの期間は、スイッチング素子Ｑ１が必ずオンとなるようにスイッチング制御信号ｖ１が生成され、またスイッチング制御信号ｖ４によりスイッチング素子Ｑ４がオフとなるタイミングの直前の１．５Ｔの期間も、スイッチング素子Ｑ１が必ずオンとなるようにスイッチング制御信号ｖ１が生成されている。
そして、この２Ｔ期間と１．５Ｔ期間の中間の期間は、クロック信号ＣＬＫに基づくパルスデューティでスイッチング素子Ｑ１がオン／オフされる。つまりチョップ動作が行われるものとなる。
【００８７】
なお、この２Ｔ期間と１．５Ｔ期間は必ずスイッチング素子Ｑ１がオンとされるようにするためのスイッチング制御信号ｖ１の生成論理が形成されていることにより、記録データＤＲとしてのパルス幅が４Ｔ（＞２Ｔ＋１．５Ｔ）以上の場合のみ、チョップ動作が行われることになる。つまり図１２（ｋ）において信号ｖ１０（＝記録データＤＲ）の６Ｔ期間に相当する期間では、クロック信号ＣＬＫのパルス幅に応じたチョップ動作が行われていることが理解されるが、信号ｖ１０の３Ｔ期間に相当する期間は、図からわかるようにクロック信号ＣＬＫのパルス幅に応じたチョップ動作は行われないことになる。
【００８８】
図１３では、図１３（ａ）のような記録データＤＲに応じて信号生成部１６ａで生成されるスイッチング制御信号ｖ１、ｖ４を図１３（ｅ）（ｆ）に示し、また図１１と同様の構成の信号生成部１６ｂで生成されるスイッチング制御信号ｖ３、ｖ２を図１３（ｇ）（ｈ）に示している。
なお図１３（ｂ）（ｃ）（ｄ）はクロック信号ＣＬＫ、信号ｖ１０、信号ｖ３０を示している。
【００８９】
この図１３からわかるように、第１の電流経路を構成するスイッチング素子Ｑ１はスイッチング制御信号ｖ１によって、スイッチング素子Ｑ４がオンとなっている期間の始端から２Ｔ期間及び終端直前の１．５Ｔ期間は必ずオンとされるとともに、記録データＤＲが４Ｔ以上のパルス幅となっている際においては、始端から２Ｔ期間及び終端直前の１．５Ｔ期間に含まれない中間の期間には、チョップ動作としてオフとされる期間が発生することになる。
同様に第２の電流経路を構成するスイッチング素子Ｑ３はスイッチング制御信号ｖ３によって、スイッチング素子Ｑ２がオンとなっている期間の始端から２Ｔ期間及び終端直前の１．５Ｔ期間は必ずオンとされるとともに、記録データＤＲが４Ｔ以上のパルス幅となっている際においては、始端から２Ｔ期間及び終端直前の１．５Ｔ期間に含まれない中間の期間には、チョップ動作としてオフとされる期間が発生することになる。
【００９０】
このような本例の動作によれば、まず、スイッチング直後の２Ｔ期間においてチョップを行わないことで、スイッチング直後のコイルＬに流れる電流量を十分確保することができる。
またスイッチング直前の１．５Ｔ期間においてチョップを行わないことで、スイッチング直前のコイルＬに流れる電流量を十分確保することができる。
これによってクロック信号ＣＬＫの周波数が高くなったとしても、電流反転前後のコイル電流量（及びフライバック電圧）を十分確保することができ、好適な電流反転動作を実現できる。
さらに、この２Ｔ期間及び１．５Ｔ期間の中間期間は上述してきた実施の形態と同様にチョップを行うことになるため、コイルＬに流れる電流ｉＬの振幅をほぼ一定に保つことができる。
【００９１】
なお、この第５の実施の形態を、上記第２の実施の形態の磁気ヘッド駆動回路１５の構成に当てはめて説明したが、第１、第３、第４の実施の形態の磁気ヘッド駆動回路の構成を採用する場合でも、この第５の実施の形態のようなスイッチング動作を採用することは当然可能である。
【００９２】
また第５の実施の形態においては、上記２Ｔ期間、１．５Ｔ期間としての期間長は一例であり、チョップを行わない期間としてこれ以外の期間長を採用することもできる。さらに、チョップを行わないのはスイッチング直後の所定期間もしくはスイッチング直前の所定期間のいずれか一方とすることも考えられる。
【００９３】
以上第１〜第５の実施の形態について説明してきたが、各例において、チョップ動作として特定のスイッチング素子をオン／オフとする期間は、クロック信号ＣＬＫに基づくデューティとした（デューティ５０％）。しかしながらこれは一例であり、例えば電流ｉＬの振幅が略一定にならないような場合は、チョップ動作としてのオフ期間を規定するデューティを変えることで調整することができる。すなわち、チョップ期間を規定するパルスデューティは必ずしも５０％とは限られない。さらに、連続して行うチョップ期間長を必ず同一の期間長とする必要はない。例えば、図１３の８Ｔ期間には、図１３（ｇ）からわかるように、第２の電流経路が５回チョップされているが、この各チョップ期間に相当するスイッチング制御信号ｖ３のパルスデューティの全部又は一部が異なるように変化させることも考えられる。
【００９４】
また、上記第１の実施の形態から第５の実施の形態に示した共振転流型Ｈブリッジ回路においては、スイッチング素子Ｑ１〜Ｑ４について、エンハンスメント型によるＮチャンネル又はＰチャンネルのＭＯＳ−ＦＥＴが用いられていたが、これに代えて、バイポーラトランジスタを用いることも可能とされる。この場合、ＮチャンネルのＭＯＳ−ＦＥＴに代えてＮＰＮトランジスタを用い、ＰチャンネルのＭＯＳ−ＦＥＴに代えてＰＮＰトランジスタを用いるようにすればよいことになる。
この場合、スイッチング素子Ｑ１〜Ｑ４を駆動するために制御信号生成回路１６で生成されるスイッチング制御信号は、例えば各実施の形態におけるタイミングチャート（図３（ｃ）〜（ｆ），図５（ｃ）〜（ｆ），図７（ｃ）〜（ｆ），図９（ｃ）〜（ｆ），図１３（ｅ）〜（ｈ））に示したのと同様の波形による電流とされる。即ち、電流駆動となる。
そして、これらスイッチング制御信号（ベース電流）は、例えば所定抵抗値を有するベース電流制限抵抗を介して、各スイッチング素子を形成するバイポーラトランジスタのベースに供給するようにされることになる。
本発明においては更に他の種類の半導体素子等をスイッチング素子として採用することも考えられる。
【００９５】
また、これまでの説明においては、記録データＤＲが（１，７）ＲＬＬ符号による変調方式に対応していることを前提としていたが、これに限定されるものではなく、例えば他の（ｄ，ｋ）ＲＬＬ符号による変調方式やＥＦＭ変調方式などをはじめ、他の変調方式が採用されている場合にも当然のこととして本発明の適用が可能である。
更に、上記各実施の形態として各図に示した共振転流型Ｈブリッジ回路の構成の細部は、実際の適用条件等に応じて適宜変更されて構わない。
【００９６】
【発明の効果】
以上説明したように本発明は、共振転流型Ｈブリッジ回路を備えた磁気ヘッド駆動回路として、電源側に接続されるスイッチング手段、又はグラウンド側に接続されるスイッチング手段のうち、何れか一方のスイッチング手段については、上記変調信号波形に基づいて生成したスイッチング信号でオン／オフを行うようにすると共に、他方のスイッチング手段については、上記変調信号波形と、この変調信号波形に同期したクロック信号を用いて生成したスイッチング信号でオン／オフを行うようにしている。これにより、一方のスイッチング手段の導通期間に、他方のスイッチング手段をクロック信号を用いて設定した所定タイミングでオン／オフさせることができ、この他方のスイッチング手段がオフとされる期間としてチョップ動作が実現されるため、磁気ヘッドを駆動する駆動電流についてほぼ一定の振幅レベルを保つことが可能となる。
【００９７】
これにより、従来のように磁気ヘッドを駆動する駆動電流が時間経過と共に上昇することが無くなるため、本発明では、適切な印加磁界強度に対応する駆動電流の振幅レベルを設定すれば、それだけ低消費電力化を促進することが可能になるという効果を有している。
また、低消費電力化が実現されることで磁気ヘッド駆動回路を形成する部品素子や回路基板等の小型化も図ることが可能になる。また、駆動電流が一定に保たれることで、適正な印加磁界強度も一定に保つようにされることから、それだけ安定的な記録動作が得られることにもなる。
更に、従来程度の消費電力が許容される使用条件の下であれば、駆動電流レベルの設定によっては、従来より強い磁界をディスクに印加させるように構成することも可能である。このため、例えばディスクや記録装置の記録特性や性能等によって印加磁界強度が比較的強い方が安定的な記録が行われるとされるような条件の下では、より記録装置としての信頼性が高められることになる。
【００９８】
また本発明では、上記他方のスイッチング手段に対するスイッチング信号は、上記一方のスイッチング手段がオンとされるタイミングから所定期間は、上記他方のスイッチング手段がオンとされる信号とする。又は上記他方のスイッチング手段に対するスイッチング信号は、上記一方のスイッチング手段がオフとなるタイミングの直前となる所定期間は、上記他方のスイッチング手段がオンとされる信号とする。
即ち、スイッチング直後及び／又はスイッチング直前の各所定期間はチョップを行わないようにしていることで、例えクロック信号ＣＬＫの周波数を高くすることが必要となったとしても、スイッチング直前、直後にコイルＬに流れる電流量を十分確保することができ、好適な電流反転動作を実現できる。即ち安定した記録動作を実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態の磁気ヘッド駆動回路が備えられる記録再生装置の構成例を示すブロック図である。
【図２】第１の実施の形態としての磁気ヘッド駆動回路の構成を示す回路図である。
【図３】第１の実施の形態の磁気ヘッド駆動回路の動作を示すタイミングチャートである。
【図４】第２の実施の形態としての磁気ヘッド駆動回路の構成を示す回路図である。
【図５】第２の実施の形態の磁気ヘッド駆動回路の動作を示すタイミングチャートである。
【図６】第３の実施の形態としての磁気ヘッド駆動回路の構成を示す回路図である。
【図７】第３の実施の形態の磁気ヘッド駆動回路の動作を示すタイミングチャートである。
【図８】第４の実施の形態としての磁気ヘッド駆動回路の構成を示す回路図である。
【図９】第４の実施の形態の磁気ヘッド駆動回路の動作を示すタイミングチャートである。
【図１０】第５の実施の形態の制御信号生成回路のブロック図である。
【図１１】第５の実施の形態の制御信号生成回路の信号生成部の回路図である。
【図１２】第５の実施の形態の信号生成部の動作を示す波形図である。
【図１３】第５の実施の形態におけるスイッチング制御信号の説明図である。
【図１４】磁界変調方式における記録動作を説明するための概念図である。
【図１５】従来例としての磁気ヘッド駆動回路の構成を示す回路図である。
【図１６】従来例の磁気ヘッド駆動回路の動作を示すタイミングチャートである。
【符号の説明】
１  光磁気ディスク、２  スピンドルモータ、３  光学ヘッド、３ａ  対物レンズ、４  二軸機構、５  スレッド機構、６  磁気ヘッド、７  ＲＦアンプ、８デコーダ部、９  アドレスデコーダ、１０  サーボ回路、１１  システムコントローラ、１２  出力端子、１３  入力端子、１４  エンコーダ部、１５  磁気ヘッド駆動回路、１６  制御信号生成回路、１６ａ，１６ｂ  信号生成部、ｖ１，ｖ２，ｖ３，ｖ４  スイッチング制御信号、Ｄ１，Ｄ３  逆流阻止用ダイオード（フライホイールダイオード）、Ｄ２，Ｄ４  フライホイールダイオード（逆流阻止用ダイオード）、Ｒ  記録データ、Ｌ  コイル、Ｑ１，Ｑ２，Ｑ３，Ｑ４スイッチング素子、Ｖｃｃ  電源、ＦＦ１〜ＦＦ５  フリップフロップ、Ａ１，Ａ２  アンドゲート、ＮＯＲ１  ノアゲート、ＯＲ１  オアゲート、ＩＶ１  インバータ
【図１】
0003978838.tif 000010
【図２】
0003978838.tif 000011
【図３】
0003978838.tif 000012
【図４】
0003978838.tif 000013
【図５】
0003978838.tif 000014
【図６】
0003978838.tif 000015
【図７】
0003978838.tif 000016
【図８】
0003978838.tif 000017
【図９】
0003978838.tif 000018
【図１０】
0003978838.tif 000019
【図１１】
0003978838.tif 000020
【図１２】
0003978838.tif 000021
【図１３】
0003978838.tif 000022
【図１４】
0003978838.tif 000023
【図１５】
0003978838.tif 000024
【図１６】
0003978838.tif 000025