(57)【特許請求の範囲】
【請求項１】
基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、
前記第１容量電極または前記第２容量電極は、ロジウム、オスミウムからなる群から選ばれる少なくとも一種類の元素を主構成元素とし、添加元素としてパラジウム、ニッケル、コバルト、チタンからなる群から選ばれる少なくとも一種類の元素を含有することを特徴とする半導体装置。
【請求項２】
基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、
前記第１容量電極または前記第２容量電極は、ロジウム、ルテニウム、イリジウム、オスミウムからなる群から選ばれる少なくとも一種類の元素を主構成元素とし、添加元素としてニッケルを含有することを特徴とする半導体装置。
【請求項３】
基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、
前記第１容量電極または前記第２容量電極は、酸化ルテニウム、酸化イリジウムからなる群から選ばれる少なくとも一種類の材料を主構成材料とし、添加元素としてニッケルを含有することを特徴とする半導体装置。
【請求項４】
添加元素の含有濃度が１０at. ％以上２５at. ％以下である請求項１〜請求項３の何れか１項に記載の半導体装置。
【請求項５】
第１容量電極と第２容量電極との間に誘電体用の酸化物膜が形成されるとともに、シリコンを含有する絶縁膜が前記第１容量電極や第２容量電極の絶縁用に形成されている情報蓄積用容量素子を備えた半導体装置において、
前記第１容量電極または前記第２容量電極と前記絶縁膜との間に、パラジウム、ニッケル、コバルトからなる群から選ばれる少なくとも一種類の元素を主構成元素とする導電性膜が形成され、また前記第１容量電極または前記第２容量電極は、ロジウム、ルテニウム、イリジウム、オスミウム、白金からなる群から選ばれる少なくとも一種類の元素を主構成元素として形成されていることを特徴とする半導体装置。
【請求項６】
第１容量電極と第２容量電極との間に誘電体用の酸化物膜が形成されるとともに、シリコンを含有する絶縁膜が前記第１容量電極や第２容量電極の絶縁用に形成されている情報蓄積用容量素子を備えた半導体装置において、
前記第１容量電極または前記第２容量電極と前記絶縁膜との間に、パラジウム、ニッケル、コバルトからなる群から選ばれる少なくとも一種類の元素を主構成元素とする導電性膜が形成され、また前記第１容量電極または前記第２容量電極は、酸化ルテニウム、酸化イリジウムからなる群から選ばれる少なくとも一種類の材料を主構成材料として形成されていることを特徴とする半導体装置。
【請求項７】
基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、
前記第１容量電極または前記第２容量電極は複数層の電極膜で形成され、前記複数層の電極膜の内、前記絶縁膜に接触する側の電極膜は、ロジウム、ルテニウム、イリジウム、オスミウムからなる群から選ばれる少なくとも一種類の元素を主構成元素とし、添加元素としてパラジウム、ニッケル、コバルト、チタンからなる群から選ばれる少なくとも一種類の元素を含有していることを特徴とする半導体装置。
【請求項８】
基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、
前記第１容量電極または前記第２容量電極は複数層の電極膜で形成され、前記複数層の電極膜の内、前記絶縁膜に接触する側の電極膜は、酸化ルテニウム、酸化イリジウムからなる群から選ばれる少なくとも一種類の材料を主構成材料とし、添加元素としてニッケルを含有していることを特徴とする半導体装置。
【請求項９】
添加元素の含有濃度が１０at. ％以上２５at. ％以下である請求項７または請求項８に記載の半導体装置。
【請求項１０】
基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置の製造方法において、
ロジウム、ルテニウム、イリジウム、オスミウムからなる群から選ばれる少なくとも一種類の元素を主構成元素とするか、または酸化ルテニウム、酸化イリジウムからなる群から選ばれる少なくとも一種類の材料を主構成材料とし、添加元素としてニッケルを含有する材料を用いて、前記第１容量電極または第２容量電極の何れか一つ、または両方を形成する工程を含んでいることを特徴とする製造方法。
【請求項１１】
第１容量電極と第２容量電極との間に誘電体用の酸化物膜が形成されるとともに、シリコンを含有する絶縁膜が前記第１容量電極や第２容量電極の絶縁用に形成されている情報蓄積用容量素子を備えた半導体装置の製造方法において、
パラジウム、ニッケル、コバルトからなる群から選ばれる少なくとも一種類の元素を主構成元素とする導電性膜を前記第１容量電極または前記第２容量電極と前記絶縁膜との間に形成する工程を含んでいることを特徴とする製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特に、容量電極膜と絶縁膜との密着性に優れた情報蓄積用容量素子を備えた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化にともない、情報蓄積用容量素子の面積が減少し、容量の絶対値も減少する傾向にある。容量Ｃは、例えば平行平板電極構造の場合は式：Ｃ＝ε・Ｓ／ｄで決定される。なお式中のεは誘電体の誘電率、Ｓは電極の面積、ｄは誘電体の膜厚（電極間の距離）である。情報蓄積用容量素子に使用される電極の面積Ｓを増大することなく、容量を確保するためには、誘電率εの高い誘電体を使用するか、誘電体の膜厚ｄを薄くすることが必要である。現在、誘電体用の酸化物膜（容量絶縁膜）の膜厚は１０nm程度まで薄膜化されており、６４Ｍビット以上の高集積メモリにおいては、容量絶縁膜の薄膜化は限界に達しつつある。このため、より誘電率εの高い容量絶縁膜材料の開発が進められている。例えば６４〜２５６Ｍビットでは酸化タンタル（Ta2O5 ）、１ＧビットのＤＲＡＭにおいては、例えば特開平９−１８６２９９号公報に記載されているようなチタン酸バリウムストロンチウム（ＢａxＳｒＴｉsＯt ：ＢＳＴ）等の使用が検討されている。また、不揮発性メモリとしては、例えば特開平特開平１０−１８９８８１号公報に記載されているようなチタン酸ジルコン酸鉛（ＰｂxＺｒyＴｉsＯt ：ＰＺＴ）等の使用が検討されている。
【０００３】
これらＢＳＴやＰＺＴ等による酸化物膜は、高温処理を受けないと良好な特性を発揮しないことが知られており、製造工程において約６００℃以上の高温処理が必要となる。そこで、ＢＳＴやＰＺＴ等による酸化物膜に接触する容量電極材料には、高温下においても酸化されにくい材料を用いる必要がある。これは、容量電極が酸化されやすい材料である場合には、高温下において電極と酸化物膜との接触界面で酸化還元反応が起こり、酸化物膜の特性が劣化してしまうためである。このような背景から、酸化されにくい容量電極材料として、例えばロジウム（Rh）、ルテニウム（Ru）、イリジウム（Ir）、オスミウム（Os）、白金（Pt）等の貴金属材料と酸化ルテニウム（RuxOY) や酸化イリジウム（IrxOY) 等の導電性酸化物が検討されている。
【０００４】
【発明が解決しようとする課題】
上述のように、ＢＳＴやＰＺＴ等による酸化物膜は、高温処理を受けないと良好な特性を発揮しないことが知られているが、さらに１Ｇビット以上のＤＲＡＭに用いるためには、高温処理を酸素雰囲気中で受けないと十分な特性を発揮しないことがわかってきた。そこで、１Ｇビット以上のＤＲＡＭ製造工程においては、酸素雰囲気中での約６００℃以上の高温処理が新たに必要となる。しかるに、電極材料として検討されているルテニウム等の貴金属は、絶縁膜として使用される酸化シリコン（SiO2）等との密着性が低く、特に酸素雰囲気中での高温処理においてはく離しやすいという問題がある。
【０００５】
したがって本発明の一つの目的は、ルテニウムや白金等の貴金属材料あるいは酸化ルテニウムや酸化イリジウム等の導電性酸化物を主要な材料として形成される容量電極とシリコンを主要な材料として形成される絶縁膜との密着性を向上させることにある。本発明の他の一つの目的は、より高い信頼性を有する半導体装置を提供することにある。本発明のさらに他の一つの目的は、製造工程における歩留りを高めることのできる半導体装置を提供することにある。本発明はさらに、これらの半導体装置を製造する方法を提供することも目的としている。
【０００６】
【課題を解決するための手段】
本願発明者等は、容量電極と絶縁膜との密着性の改善について鋭意研究を行い、その結果、以下のことを見出すことができた。まず例えばルテニウム等の貴金属元素や酸化ルテニウム等の導電性酸化物（以下では、これらを仮に容量電極材と称する）で形成した容量電極と酸化シリコン膜（絶縁膜）との密着性が低い原因として、容量電極材とシリコンの結合が弱いこと、つまり容量電極材とシリコンとの結合エネルギが小さ過ぎることを見出した。そして密着性を向上させるためには、シリコンとの結合エネルギが容量電極材よりも大きい元素を容量電極材に添加することが有効であることがわかった。またこの添加元素は以下のような要件を有することが重要であることが見出された。一つの要件は、添加元素とシリコンとの結合エネルギが容量電極材とシリコンとの結合エネルギに対しほぼ２倍以上であれば必要な密着性を確保することが可能であること。つまり添加元素は、シリコンに対して容量電極材とシリコンの結合エネルギの２倍以上の結合エネルギを有するものであるということである。
【０００７】
他の要件は、本願発明者等の研究により明らかにされた以下のようなことに関連している。本願発明者等の研究によると、添加元素を含有する容量電極材で形成した容量電極膜中で添加元素に起因して容量電極材の原子配列に望ましくない乱れを生じることのないようにすることが重要である。そしてそのためには、添加元素の原子半径が容量電極材のそれに近いほど好ましく、実際的には添加元素の原子半径が容量電極材のそれと１０％以上異ならないことが求められる。すなわち添加元素には、その原子半径が容量電極材のそれと１０％以上異ならないことが要件とされる。
【０００８】
これらの要件を何れも満足させる添加用の元素としては、本願発明者等の研究によると、パラジウム（Pd）、ニッケル（Ni）、コバルト（Co）およびチタン（Ti）を最も主要なものとして挙げることができる。そして特に容量電極の主構成元素として、より好ましいものであるルテニウムを用いる場合には、チタンとニッケルが最も好ましい添加元素であることがわかった。
【０００９】
さらに本願発明者等の研究では、これらの添加元素の容量電極に対する添加量に関して、以下のことが明らかにされた。すなわち添加量が約１０at. ％（アトミックパーセント）を越えると急激に容量電極と酸化シリコン膜のはく離エネルギが増加し、添加量が約１５at. ％になると、それ以後はほぼ一定のはく離エネルギとなる。その一方で、添加元素の添加量については、それが一定以上、具体的には約２５at. ％が臨界的な量であり、それを越えると容量電極材の原子配列に望ましくない乱れを生じることもわかった。このことから、添加元素は約１０at. ％以上の濃度で添加することが必要であり、添加量の上限は約２５at. ％にあると言える。
【００１０】
本発明は、以上のような知見に基づいており、基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、前記第１容量電極または前記第２容量電極は、ロジウム、オスミウムからなる群から選ばれる少なくとも一種類の元素を主構成元素とし、添加元素としてパラジウム、ニッケル、コバルト、チタンからなる群から選ばれる少なくとも一種類の元素を含有することを特徴としている。
【００１１】
また本発明は、基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、前記第１容量電極または前記第２容量電極は、ロジウム、ルテニウム、イリジウム、オスミウムからなる群から選ばれる少なくとも一種類の元素を主構成元素とし、添加元素としてニッケルを含有することを特徴としている。
【００１４】
また本発明は、基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、前記第１容量電極または前記第２容量電極は、酸化ルテニウム、酸化イリジウムからなる群から選ばれる少なくとも一種類の材料を主構成材料とし、添加元素としてニッケルを含有することを特徴としている。
【００１５】
また本発明は、上記各半導体装置において、添加元素の含有濃度が１０at. ％以上２５at. ％以下であることを特徴としている。
【００１６】
また本発明は、第１容量電極と第２容量電極との間に誘電体用の酸化物膜が形成されるとともに、シリコンを含有する絶縁膜が前記第１容量電極や第２容量電極の絶縁用に形成されている情報蓄積用容量素子を備えた半導体装置において、前記第１容量電極または前記第２容量電極と前記絶縁膜との間に、パラジウム、ニッケル、コバルトからなる群から選ばれる少なくとも一種類の元素を主構成元素とする導電性膜が形成され、また前記第１容量電極または前記第２容量電極は、ロジウム、ルテニウム、イリジウム、オスミウム、白金からなる群から選ばれる少なくとも一種類の元素を主構成元素として形成されていることを特徴としている。
【００１９】
また本発明は、第１容量電極と第２容量電極との間に誘電体用の酸化物膜が形成されるとともに、シリコンを含有する絶縁膜が前記第１容量電極や第２容量電極の絶縁用に形成されている情報蓄積用容量素子を備えた半導体装置において、前記第１容量電極または前記第２容量電極と前記絶縁膜との間に、パラジウム、ニッケル、コバルトからなる群から選ばれる少なくとも一種類の元素を主構成元素とする導電性膜が形成され、また前記第１容量電極または前記第２容量電極は、酸化ルテニウム、酸化イリジウムからなる群から選ばれる少なくとも一種類の材料を主構成材料として形成されていることを特徴としている。
【００２０】
また本発明は、基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、前記第１容量電極または前記第２容量電極は複数層の電極膜で形成され、前記複数層の電極膜の内、前記絶縁膜に接触する側の電極膜は、ロジウム、ルテニウム、イリジウム、オスミウムからなる群から選ばれる少なくとも一種類の元素を主構成元素とし、添加元素としてパラジウム、ニッケル、コバルト、チタンからなる群から選ばれる少なくとも一種類の元素を含有していることを特徴としている。
【００２１】
また本発明は、基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置において、前記第１容量電極または前記第２容量電極は複数層の電極膜で形成され、前記複数層の電極膜の内、前記絶縁膜に接触する側の電極膜は、酸化ルテニウム、酸化イリジウムからなる群から選ばれる少なくとも一種類の材料を主構成材料とし、添加元素としてニッケルを含有していることを特徴としている。
【００２２】
また本発明は、上記各半導体装置において、添加元素の含有濃度が１０at. ％以上２５at. ％以下であることを特徴としている。
【００２３】
また本発明は、基板上に形成された第１容量電極と、該第１容量電極に接触して形成された誘電体用の酸化物膜と、該酸化物膜に接触して形成された第２容量電極と、前記第１容量電極や第２容量電極に接触して形成された、シリコンを含有する絶縁膜とを有する情報蓄積用容量素子を備えた半導体装置の製造方法において、ロジウム、ルテニウム、イリジウム、オスミウムからなる群から選ばれる少なくとも一種類の元素を主構成元素とするか、または酸化ルテニウム、酸化イリジウムからなる群から選ばれる少なくとも一種類の材料を主構成材料とし、添加元素としてニッケルを含有する材料を用いて、前記第１容量電極または第２容量電極の何れか一つ、または両方を形成する工程を含んでいることを特徴としている。
【００２４】
また本発明は、第１容量電極と第２容量電極との間に誘電体用の酸化物膜が形成されるとともに、シリコンを含有する絶縁膜が前記第１容量電極や第２容量電極の絶縁用に形成されている情報蓄積用容量素子を備えた半導体装置の製造方法において、パラジウム、ニッケル、コバルトからなる群から選ばれる少なくとも一種類の元素を主構成元素とする導電性膜を前記第１容量電極または前記第２容量電極と前記絶縁膜との間に形成する工程を含んでいることを特徴としている。
【００２５】
【発明の実施の形態】
以下、本発明をその実施の形態に関連させて詳細に説明する。本発明の第１の実施形態によれば、半導体装置はＤＲＡＭ（Dynamic Random Access Memory）の形態をとる。本実施形態におけるＤＲＡＭのメモリセルの断面構造を図１に示し、その平面レイアウトの一部を図２に示す。なお図１は図２におけるＡ−Ｂ線あるいはＣ−Ｄ線で切断した断面図である。図１に示すように、本実施形態による半導体装置（ＤＲＡＭ）は、シリコン基板１の主面のアクティブ領域に形成されたＭＯＳ（Metal Oxide Semiconductor ）型のトランジスタ２と、その上部に配置された情報蓄積用容量素子３とを備えている。これらの素子は平面方向に並列しており、絶縁膜４により各素子間の分離がなされている。
【００２６】
メモリセル選択用であるＭＯＳトランジスタ２は、ゲ−ト電極５、ゲ−ト絶縁膜６および拡散層７、８で構成されている。ゲ−ト絶縁膜６は、例えばシリコン酸化膜、窒化シリコン膜あるいは強誘電体膜、あるいはこれらの積層構造からなる。また、ゲ−ト電極５は、例えば多結晶シリコン膜や金属薄膜あるいは金属シリサイド膜、あるいはこれらの積層構造からなる。このゲ−ト電極５の上部および側壁には例えばシリコン酸化膜からなる絶縁膜９が形成されている。ＭＯＳトランジスタ２の一方の拡散層７には、プラグ１０を介してビット線１１が接続されている。ＭＯＳトランジスタ２の上部にはこれを覆うようにして、例えばＢＰＳＧ（Boron-doped  Phospho Silicate Glass ）膜やＳＯＧ（Spin On Glass ）膜、あるいはＣＶＤ（Chemical Vapor Deposition ）法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる層間絶縁用の絶縁膜１２a が形成されている。
【００２７】
ＭＯＳトランジスタ２を覆う絶縁膜１２a の上部には、情報蓄積用容量素子３が形成され、また例えばシリコン酸化膜からなる絶縁膜１２ｂが同じく層間絶縁用として形成されている。情報蓄積用容量素子３は、ＭＯＳトランジスタ２の他方の拡散層８に、例えば多結晶シリコンからなるプラグ１３を介して接続されている。情報蓄積用容量素子３は、下層から順に、導電性のバリア膜１４、第１容量電極１５、高誘電率あるいは強誘電性を有する誘電体用の酸化物膜１６および第２容量電極１７を積層した構造で構成され、その上部は同じく層間絶縁用でありシリコン酸化膜からなる絶縁膜１８で覆われている。
【００２８】
以上のような装置構造において、本発明が特徴とするところは、第１容量電極１５または第２容量電極１７あるいはこれらの何れをも以下のような組成で形成していることである。すなわち第１容量電極１５や第２容量電極１７は、少なくともロジウム（Rh）、ルテニウム（Ru）、イリジウム（Ir）、オスミウム（Os）、白金（Pt）からなる群から選ばれる一種類の元素を主構成元素とするか、または酸化ルテニウム（Rux O y ) 、酸化イリジウム（Irx O y ) からなる群から選ばれる一種類の材料を主構成材料とし、添加元素として少なくともパラジウム（Pd）、ニッケル（Ni）、コバルト（Co）、チタン（Ti）からなる群から選ばれる一種類の元素を１０at. ％以上２５at. ％以下の濃度で含有している。ここで、主構成元素とは最も多く含まれている元素を意味し、主構成材料とは最も多く含まれている材料を意味している。
【００２９】
このように特定の元素を主構成元素とするか特定の材料を主構成材料とし、これに特定の添加元素を所定量含有させることにより、第１容量電極１５や第２容量電極１７の絶縁膜１２ｂや絶縁膜１８に対する密着性を大幅に高めることができる。以下この点について説明する。
【００３０】
本願発明者等は、容量電極膜と絶縁膜の間のはく離エネルギが容量電極膜に含まれる添加元素によってどのように変化するかを分子動力学シミュレーションにより調べた。分子動力学シミュレーションとは、例えばジャーナルオブアプライドフィジックス（Journal of Applied Physics）の第５４巻（１９８３年発行）の４８６４ページから４８７８ページまでに記述されているように、原子間ポテンシャルを通して各原子に働く力を計算し、この力を基にニュートンの運動方程式を解くことによって各時刻における各原子の位置を算出する方法である。はく離エネルギＵは、容量電極膜と絶縁膜の間ではく離を起こさせるために必要なエネルギを表し、例えばインターナショナルジャーナルオブフラクチャー（International Journal of Fracture ）の第６６巻（１９９４年発行）の４５ページから７０ページまでに説明されている。本シミュレーションでは、容量電極膜内部の原子間ポテンシャルの総和に層間絶縁膜内部の原子間ポテンシャルの総和を加えた量から、容量電極膜と層間絶縁膜の両方からなる系の内部における原子間ポテンシャルの総和を減じることによってＵを計算した。
【００３１】
図３は、一例として、ロジウム、ルテニウム、白金のそれぞれを主要構成元素とし、これにパラジウムを含有させて形成した膜（容量電極膜）をＳｉＯ2 膜の上に９００Ｋで成膜し、３００Ｋまで冷却するシミュレーションを行った場合の、パラジウムの濃度に対するはく離エネルギの変化を示した図である。グラフの縦軸は添加元素を含まないルテニウム膜とルテニウム膜との剥離エネルギＵRuで規格化してある。膜厚は容量電極膜もＳｉＯ2 膜も３ｎｍとした。ここでのはく離エネルギは、容量電極膜とシリコン酸化膜（ＳｉＯ2 膜）の間にはく離を起こさせるために必要なエネルギである。この図から、パラジウムの濃度が約１０at. ％以上になると、はく離エネルギが急激に増加し、容量電極膜とシリコン酸化膜（ＳｉＯ2 膜）の間の密着性が格段に向上することがわかる。同様にして、ロジウム、ルテニウム、白金それぞれを主要構成元素とし、これにチタンを含有させて形成した容量電極膜の場合の、チタンの濃度に対するはく離エネルギの変化を図４に示す。この図から、添加元素がチタンの場合にも、濃度が約１０at. ％以上になると、はく離エネルギが急激に増加し、容量電極膜とシリコン酸化膜の間の密着性が格段に向上することがわかる。これら図３や図４から、添加元素の濃度が約１０at. ％になると、はく離エネルギが急激に増加して密着性が格段に向上するものの、添加元素の濃度が約１５at. ％を越えると、それ以後はほぼ一定のはく離エネルギとなり、密着性向上の効果が飽和することがわかる。
【００３２】
次にどのような添加元素がシリコン酸化膜との密着性を向上させるかを分析した。これは、添加濃度を２０at. ％に固定した条件で、パラジウム、コバルト、ニッケル、チタン、ハフニウム（Hf）、ジルコニウム（Zr）およびリン（P ）の各添加元素を含有させたルテニウム電極膜と白金電極膜それぞれのシリコン酸化膜に対するはく離エネルギを調べるとともに、これらと各添加元素のシリコンに対する結合エネルギとの関係を調べることで行なった。その結果を図５に示す。図の横軸は、電極膜の主構成元素（ルテニウムまたは白金）とシリコンの結合エネルギ（ＥB-Si）を分母とし、各添加元素とシリコンの結合エネルギ（Ｅ）を分子とする比であり、縦軸は、電極膜のシリコン酸化膜に対するはく離エネルギである。図５から、添加元素は、そのシリコンとの結合エネルギが容量電極膜の主構成元素とシリコンとの結合エネルギの約２倍以上である場合に、これを含有する容量電極膜のシリコン酸化膜に対する密着性を特に向上させることが理解できる。具体的には、パラジウム、コバルト、ニッケル、チタン、ハフニウムおよびジルコニウムが密着性向上に有効である。
【００３３】
以上により密着性向上に有効である添加元素種が明らかになたが、ここでこれらの添加元素を電極膜に含有させることによって電極膜の原子配列に乱を生じて電極膜上でＢＳＴやＰＺＴなどの誘電体用酸化物膜材のペロブスカイト結晶構造を形成出来なくなると、ＢＳＴやＰＺＴなどが強誘電体ないし高誘電体としての機能を発揮しないという問題が考えられる。そこで、電極膜の原子配列を乱ださない添加元素を特定するため分子動力学シミュレーションを行った。
【００３４】
図６は、ルテニウムを主構成元素とし、添加元素としてチタンを２５ at.％含有する容量電極膜を酸化シリコン膜上に９００Ｋで成膜し、３００Ｋまで冷却するシミュレーションを行った場合の、平衡状態における原子配列を示す図である。膜厚は容量電極膜も酸化シリコン膜も３ｎｍとした。図に見られるように界面近傍においては容量電極膜の原子配列は不規則に乱れているが上層は規則的に配列しており、この様な原子配列からなる電極膜上に酸化物膜材のペロブスカイト結晶構造を形成する際には何らの問題もないことがわかる。
【００３５】
一方、同様にルテニウムを主構成元素とし、添加元素としてジルコニウムを２５ at.％含有する容量電極膜を酸化シリコン膜上に９００Ｋで成膜し、３００Ｋまで冷却するシミュレーションを行った場合の結果は図７のようになる。この場合もそれぞれの膜厚は３ｎｍとした。この図７から、ジルコニウムを添加した場合には容量電極膜の原子配列が膜全体で不規則的となり、このように原子配列が乱れた電極膜上ではペロブスカイト結晶構造を形成することは困難であることがわかる。さらに同様に、ルテニウムを主構成元素とし、添加元素としてハフニウムを２５ at.％含有する容量電極膜を酸化シリコン膜上に９００Ｋで成膜し、３００Ｋまで冷却するシミュレーションを行ったが、その結果でも添加元素がジルコニウムの場合と同様に、電極膜の原子配置に不規則な乱れ生じた。このように電極膜への添加元素がジルコニウムやハフニウムであると電極膜の原子配列に乱れを生じる理由としては、電極膜の主構成元素の原子半径と添加元素の原子半径との差が大きいことが挙げられる。実際、ルテニウムの原子半径とチタンの原子半径の差は約５％であり、それに対してルテニウムの原子半径に対するジルコニウムやハフニウムの原子半径の差はそれぞれ約１９％と約１８％というように大きい。これらのことを踏まえて本願発明者等が研究した結果によると、電極膜の主構成元素の原子半径と添加元素の原子半径の差が１０％を超えると、電極膜上で酸化物膜材のペロブスカイト結晶構造を形成するのを阻害するような原子配列の乱れを電極膜に生じやすいことがわかった。以上のような本願発明者等による研究から次のことが明らかになる。すなわち密着性向上に有効であるパラジウム、コバルト、ニッケル、チタン、ハフニウムおよびジルコニウムの内、ハフニウムとジルコニウムは、これを含有させた場合に容量電極膜に望ましくない原子配列の乱れを生じることになり、したがって添加元素としてはパラジウム、コバルト、ニッケルおよびチタンが有効である。
【００３６】
また、容量電極膜における添加元素の含有量が過剰になっても、原子配列に望ましくない乱れを生じることが考えられる。そこで、電極膜の原子配列を乱ださない添加元素の含有量を特定するため分子動力学シミュレーションも行った。ルテニウムを主構成元素とし、添加元素としてチタンを２５ at.％含有させた容量電極膜を酸化シリコン膜上に形成した場合は、図６に示したとおり、界面近傍においては容量電極膜の原子配列は不規則に乱れているものの上層は規則的に配列している。この様な原子配列からなる電極膜上に誘電体材のペロブスカイト結晶構造を形成するのに何ら問題がないことは上記の通りである。これに対し、ルテニウムを主構成元素とし、添加元素としてチタンを２６ at.％含有する容量電極膜（膜厚３ｎｍ）を酸化シリコン膜（膜厚３ｎｍ）上に９００Ｋで成膜し、３００Ｋまで冷却するシミュレーションを行った場合の結果は図８のようである。図に見られるように、容量電極膜の原子配列は膜全体で不規則的であり、この様な原子配列からなる電極膜上に酸化物膜材のペロブスカイト結晶構造を形成することは困難となる。
【００３７】
同様に、添加元素を変えてパラジウム、コバルトおよびニッケルのそれぞれに対してもシミュレーションを行なった。その結果、添加元素の含有量が２５ at.％以下であれば、電極膜の原子配列の結晶構造に望ましくない乱れを生じることがなく、酸化物膜材のペロブスカイト結晶構造を電極膜上に安定的に形成出来ることがわかった。また、添加元素として複数の元素を電極膜に含有させても同様の結果が得られた。また、電極膜の主構成元素をルテニウム以外のロジウム、イリジウム、オスミウムそれに白金としても同様の結果が得られた。これらの結果から、添加元素の含有量には、２５ at.％という臨界的な値のあるこが理解できる。
【００３８】
以上のことをまとめると、容量電極のシリコン酸化膜に対する密着性を改善するための添加元素に関しては次のような要件が求められる。まず密着性の向上のための要件として、添加元素のシリコンに対する結合エネルギと添加元素の含有量がある。添加元素のシリコンに対する結合エネルギについては、これが容量電極の主構成元素とシリコンとの結合エネルギの２倍以上であることが求められる。一方、添加元素の含有量については、約１０at. ％以上であることが求められる。次ぎに、容量電極膜における結晶構造に望ましくない乱れを生じないようにする要件として、添加元素の原子半径と添加元素の含有量がある。添加元素の原子半径については、それが容量電極膜の主構成元素における原子半径との差が１０％を越えないことが求められる。一方、添加元素の含有量については、約２５at. ％を越えないことが求められる。すなわち添加元素には、そのシリコンに対する結合エネルギが主構成元素とシリコンとの結合エネルギの２倍以上であること、およびその原子半径が主構成元素の原子半径に対して１０％以上異ならないことが要件とされ、そのような要件を満足させる元素としては、パラジウム、ニッケル、コバルトおよびチタンが挙げられる。そしてこれらの添加元素の添加量は約１０at. ％以上約２５at. ％以下であることが要件とされる。
【００３９】
ここで、以上で説明した例は容量電極をロジウム、ルテニウム、イリジウム、オスミウム、白金の何れか一種類の元素を主構成元素として形成する場合についてであったが、本発明者等の研究によると、酸化ルテニウムや酸化イリジウムのような導電性酸化物の何れか一種を主構成材料とする場合にも同様な結果が得られている。
【００４０】
以下では図１に示したＤＲＡＭの主要部の製造工程について図９から図１２を用いて説明する。まず図９に示すように従来と同様の方法によりシリコン基板１上に素子分離膜４、トランジスタ２、絶縁膜９、プラグ１０、プラグ１３、ビット線１１、絶縁膜１２ａ、導電性膜１４を形成し、絶縁膜１２ａと導電性膜１４の表面は化学的機械研磨（Chemical Mechanical Polishing ：ＣＭＰ）法等で平坦化する。次に、ＣＶＤ法等を用いて絶縁膜１２ａと導電性膜１４の上面にＳｉＯ2 等の膜を堆積し、そこに容量セル形成用の溝をエッチング等により形成して絶縁膜１２ｂを形成する（図１０）。続いて、絶縁膜１２ａと導電性膜１４と絶縁膜１２ｂの表面に、添加元素としてチタンを１０at. ％以上２５at. ％以下の濃度で含有するルテニウムまたはルテニウム合金で、例えばスパッタ法やＣＶＤ法、あるいはめっき法や蒸着法等により第１容量電極膜１５用の膜１５ａを成膜する（図１１）。この場合、スパッタ法には、それで成膜した膜１５ａの絶縁膜との密着性がより優れるという利点がある。一方、ＣＶＤ法には、それで成膜した膜１５ａの膜厚が上記容量セル形成用の溝の側面と底面（最終的に第１容量電極膜１５となる部分）において、より均一になるという利点がある。ここで、膜１５ａの添加元素は、チタン以外にパラジウム、ニッケル、コバルトの何れでもよい。また膜１５ａの主構成元素ないし主構成材料には、ルテニウムやルテニウム合金の他に、ロジウム、イリジウム、オスミウム、白金の何れを用いてもよく、さらに酸化ルテニウムか酸化イリジウムの何れを用いてもよい。
【００４１】
次いで、膜１５ａから溝以外に形成された余分な部分を例えばＣＭＰ法等により除いて下部電極膜（第１容量電極膜１５）を形成する（図１２）。この工程において膜１５ａの絶縁膜１２ｂに対する密着性が低いと、膜１５ａが絶縁膜１２ｂから剥がれるというトラブルを生じる可能性がある。しかし本発明では膜１５ａに添加元素としてチタンを１０at. ％以上２５at. ％以下の濃度で含有させるか、あるいはチタンの他にパラジウム、ニッケル、コバルトの何れかを１０at. ％以上２５at. ％以下の濃度で含有させるようにしているので、膜１５ａと絶縁膜１２ｂの密着性を大幅に向上させることができる。このためＣＭＰ法等による膜１５ａの部分除去工程において残すべき膜１５ａ（第１容量電極膜１５）が絶縁膜１２ｂから剥がれるという問題を効果的に防ぐことができる。またこれ以後の工程においても、第１容量電極膜１５の絶縁膜１２ｂに対する密着性が優れるという本発明の効果は有効に働く。
【００４２】
続いて第１容量電極膜１５と層間絶縁用の絶縁膜１２ｂの上に例えばチタン酸バリウムストロンチウム（（Ｂａ、Ｓｒ）ＴｉＯ3 ：ＢＳＴ）やチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ  ）Ｏ3 ：ＰＺＴ）等の誘電体材で容量誘電体膜（酸化物膜）１６をスパッタ法やＣＶＤ法あるいはレーザアブレーション法等により成膜する。それから酸化物膜１６の上に、例えば添加元素としてチタンを１０at. ％以上２５at. ％以下の濃度で含有するルテニウムまたはルテニウム合金を用いて例えばスパッタ法やＣＶＤ法あるいは蒸着法等により成膜し、上部電極膜（第２容量電極膜１７）を形成する。この第２容量電極膜１７についても、添加元素は、チタン以外にパラジウム、ニッケル、コバルトの何れでもよい。またその主構成元素ないし主構成材料には、ルテニウムやルテニウム合金の他に、ロジウム、イリジウム、オスミウム、白金の何れを用いてもよく、さらに酸化ルテニウムか酸化イリジウムの何れを用いてもよい。そして最後に上部電極膜の上面にＳｉＯ2 等の絶縁膜を堆積し、図１に示したＤＲＡＭの主要部の構造を得る。これ以後は通常のＤＲＡＭの製造方法と同様にしてその工程を完了する。
【００４３】
図１３に第２の実施形態による半導体装置であるＤＲＡＭの主要部の構造を図１と同様な断面で示す。図中で図１におけると同一の符号を付してある部位は図１に関して説明したのと同一またはそれに相当する要素である。本実施形態による半導体装置は、第１の実施形態のそれと同様に、シリコン基板１の主面のアクティブ領域に形成されたＭＯＳ型のトランジスタ２と、その上部に配置された情報蓄積用容量素子３とを備えている。
【００４４】
メモリセル選択用であるＭＯＳトランジスタ２は、ゲ−ト電極５、ゲ−ト絶縁膜６および拡散層７、８で構成されている。ゲ−ト絶縁膜６は、例えばシリコン酸化膜、窒化シリコン膜あるいは強誘電体膜、あるいはこれらの積層構造からなる。また、ゲ−ト電極５は、例えば多結晶シリコン膜や金属薄膜あるいは金属シリサイド膜、あるいはこれらの積層構造からなる。このゲ−ト電極５の上部および側壁には例えばシリコン酸化膜からなる絶縁膜９が形成されている。ＭＯＳトランジスタ２の一方の拡散層７には、プラグ１０を介してビット線１１が接続されている。ＭＯＳトランジスタ２の上部にはこれを覆うようにして、例えばＢＰＳＧ膜やＳＯＧ膜、あるいはＣＶＤ法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる層間絶縁用の絶縁膜１２a が形成されている。
【００４５】
ＭＯＳトランジスタ２を覆う絶縁膜１２a の上部には情報蓄積用容量素子３が形成されている。情報蓄積用容量素子３は、ＭＯＳトランジスタ２の他方の拡散層８に、例えば多結晶シリコンからなるプラグ１３を介して接続されている。情報蓄積用容量素子３は、導電性のバリア膜１４、例えばシリコン酸化膜からなる層間絶縁用の絶縁膜２０、第１容量電極２１、高誘電率あるいは強誘電性を有する誘電体用の酸化物膜２２および第２容量電極２３を積層した構造で構成され、その上部は層間絶縁用であるシリコン酸化膜からなる絶縁膜２４で覆われている。
【００４６】
本実施形態においても、第１容量電極２１または第２容量電極２３あるいはこれらの何れもが以下のような組成で形成されている。すなわち第１容量電極２１や第２容量電極２３は、少なくともロジウム、ルテニウム、イリジウム、オスミウム、白金からなる群から選ばれる一種類の元素を主構成元素とするか、または酸化ルテニウム、酸化イリジウムからなる群から選ばれる一種類の材料を主構成材料とし、添加元素として少なくともパラジウム、ニッケル、コバルト、チタンからなる群から選ばれる一種類の元素を１０at. ％以上２５at. ％以下の濃度で含有している。
【００４７】
以下に、図１３に示したＤＲＡＭの主要部の製造工程について図１４から図１７を用いて説明する。まず図１４に示すように従来と同様の方法によりシリコン基板１上に素子分離膜４、トランジスタ２、絶縁膜９、プラグ１０、プラグ１３、ビット線１１、絶縁膜１２ａ、導電性膜１４を形成し、絶縁膜１２ａと導電性膜１４の表面はＣＭＰ法等で平坦化する。次に、ＣＶＤ法等を用いて絶縁膜１２ａと導電性膜１４の上面にＳｉＮ4 等による絶縁膜２０を成膜し、さらにその上にＳｉＯ2 等による絶縁膜２５を堆積する（図１４）。続いて、絶縁膜２０と絶縁膜２５にエッチング等により容量セル形成用の溝２６を形成する（図１５）。それから溝２６と絶縁膜２５の表面に、添加元素としてチタンを１０at. ％以上２５at. ％以下の濃度で含有するルテニウムまたはルテニウム合金による膜を例えばスパッタ法やＣＶＤ法あるいは蒸着法等により成膜する。ここで、上記膜の添加元素は、チタン以外にパラジウム、ニッケル、コバルトの何れでもよい。また上記膜の主構成元素ないし主構成材料には、ルテニウムやルテニウム合金の他に、ロジウム、イリジウム、オスミウム、白金の何れを用いてもよく、さらに酸化ルテニウムか酸化イリジウムの何れを用いてもよい。
【００４８】
次いで、溝２６以外の部位に成膜した余分な膜を例えばＣＭＰ等により除いて下部電極膜（第１容量電極２１）を形成する（図１６）。この工程において下部電極用の膜の絶縁膜２５に対する密着性が低いと、この膜が絶縁膜２５から剥がれるというトラブルを生じる可能性がある。しかし本発明では下部電極用の膜にチタンなどの添加元素を１０at. ％以上２５at. ％以下の濃度で含有させるようにしているので、この膜と絶縁膜２５の密着性を大幅に向上させることができる。このためＣＭＰ法等による下部電極用の膜の部分除去工程において残すべき下部電極膜が絶縁膜２５から剥がれるという問題を効果的に防ぐことができる。
【００４９】
続いて、エッチング等により絶縁膜２５を取り除いて第１容量電極２１を露出させる（図１７）。それから露出した第１容量電極２１の表面に例えばＢＳＴやＰＺＴ等の誘電体材で容量誘電体膜（酸化物膜２２）をスパッタ法やＣＶＤ法あるいはレーザアブレーション法等により成膜する。次いで、容量誘電体膜の上に、例えば添加元素としてチタンを１０at. ％以上２５at. ％以下の濃度で含有するルテニウムまたはルテニウム合金を用いて例えばスパッタ法やＣＶＤ法あるいは蒸着法等により成膜し、上部電極膜（第２容量電極膜２３）を形成する。この第２容量電極膜２３についても、添加元素は、チタン以外にパラジウム、ニッケル、コバルトの何れでもよい。またその主構成元素ないし主構成材料には、ルテニウムやルテニウム合金の他に、ロジウム、イリジウム、オスミウム、白金の何れを用いてもよく、さらに酸化ルテニウムか酸化イリジウムの何れを用いてもよい。そして最後に上部電極膜の上面にＳｉＯ2 等の絶縁膜を堆積し、図１３に示したＤＲＡＭの主要部の構造を得る。これ以後は通常のＤＲＡＭの製造方法と同様してその工程を完了する。
【００５０】
本実施形態による半導体装置（ＤＲＡＭ）は、図１３に見られるように、最終的に形成される第１容量電極２１が層間絶縁膜（絶縁膜２０）に接する面積が小さい。しかしその一方で、製造工程中においては図１６に見られるように、第１容量電極２１は広い面積で絶縁膜２５と接しており、この絶縁膜２５と第１容量電極２１との密着性が重要になる。そのため第１容量電極２１を上記のような材料構成で形成し、これにより第１容量電極２１の絶縁膜２５に対する密着性を高めることが有効となる。
【００５１】
ここで、以上の各実施形態に関する説明ではパラジウム、ニッケル、コバルトおよびチタンを添加元素として同等なものとして扱っていた。しかし本願発明者等の研究によると、チタンとニッケルに特に優れていることがわかっている。すなわち密着性を向上させる上ではチタンが最も効果的であり、酸素雰囲気中の熱処理を行なった場合に電気的な安定性に最も優れる添加元素がニッケルである。このことから添加元素としてはチタンかニッケルを含有させるのがより好ましい形態であると言える。
【００５２】
図１８に第３の実施形態による半導体装置であるＤＲＡＭの主要部の構造を図１と同様な断面で示す。図中で図１におけると同一の符号を付してある部位は図１に関して説明したのと同一またはそれに相当する要素である。本実施形態による半導体装置と第１の実施形態によるそれとの主な相違は、絶縁膜１２ｂと第１容量電極１５の間に密着層２６が介在していることである。この密着層２６は、パラジウム、ニッケル、コバルト、チタンからなる群から選ばれる一種類の元素を主構成元素とする導電性膜である。これらの元素が上記のようにシリコンに対する結合エネルギが大きいことから、密着層２６は絶縁膜１２ｂに対し高い密着性を有する。したがってこのような密着層２６を設ける構造では、第１容量電極１５には必ずしも添加元素を含有させなくともよい。すなわち本実施形態における第１容量電極１５は、ロジウム、ルテニウム、イリジウム、オスミウム、白金からなる群から選ばれる一種類の元素のみで形成される場合と、これらの元素を主構成元素として上記のような添加元素を第１の実施形態における場合よりも少なく含有させて形成される場合、それに酸化ルテニウム、酸化イリジウムからなる群から選ばれる一種類の材料のみで形成される場合と、これらの材料を主構成材料として上記のような添加元素を第１の実施形態における場合よりも少なく含有させて形成される場合がある。このような構成によると、密着層２６の介在により、第１容量電極１５のはく離という問題を効果的に回避できるとともに、第１容量電極１５における原子配列の乱れをより一層少なくすることができ、したがって酸化物膜１６の安定性をさらに一層高めることができる。
【００５３】
なお本実施形態では、第１容量電極１５にのみ導電性膜（密着層２６）を設けていたが、この他に、第２容量電極１７についてもそれと絶縁膜１８の間に導電性膜を設ける形態がありうる。ただ、絶縁膜との密着性が特に重要であるのは第１容量電極１５に関してであり、その意味で第１容量電極１５にのみ導電性膜を設ける形態を代表的な実施形態例として説明したものである。
【００５４】
図１９に第４の実施形態による半導体装置であるＤＲＡＭの主要部の構造を図１と同様な断面で示す。図中で図１におけると同一の符号を付してある部位は図１に関して説明したのと同一またはそれに相当する要素である。本実施形態による半導体装置と第１の実施形態によるそれとの主な相違は、第１容量電極が２層の電極膜２７、２８で構成されていることである。絶縁膜１２ｂに接する側の電極膜２７は、絶縁膜１２ｂとの密着性を高めるために、ロジウム、ルテニウム、イリジウム、オスミウム、白金からなる群から選ばれる一種類の元素を主構成元素とするか、または酸化ルテニウム、酸化イリジウムからなる群から選ばれる一種類の材料を主構成材料とし、添加元素としてパラジウム、ニッケル、コバルト、チタンからなる群から選ばれる一種類の元素を１０at. ％以上２５at. ％以下の濃度で含有している。
【００５５】
一方、酸化物膜１６と接する側の電極膜２８は、絶縁膜１２ｂに接しないことから、必ずしも添加元素を含有させなくともよい。すなわち電極膜２８は、ロジウム、ルテニウム、イリジウム、オスミウム、白金からなる群から選ばれる一種類の元素のみで形成される場合と、これらの元素を主構成元素として上記のような添加元素を電極膜２７の場合よりも少なく含有させて形成される場合、それに酸化ルテニウム、酸化イリジウムからなる群から選ばれる一種類の材料のみで形成される場合と、これらの材料を主構成材料として上記のような添加元素を電極膜２７の場合よりも少なく含有させて形成される場合がある。
【００５６】
このような構成によると、第３の実施形態の場合と同様の効果がある。すなわち電極膜２７により絶縁膜１２ｂへの十分な密着性を確保できる一方で、電極膜２８において原子配列の乱れをより一層少なくすることで酸化物膜１６の安定性をさらに一層高めることができる。
【００５７】
本実施形態のような構成については、第１容量電極を３層以上にすることも可能である。例えば電極膜２８と酸化物膜１６との間に、酸化物膜１６における結晶構造の制御性に、より優れた別の層をさらに設ける例である。また本実施形態では、第１容量電極だけを多層構造にしているが、第２容量電極についても多層構造を採用する形態も可能である。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、情報蓄積容量素子を備えた半導体装置について、そのより一層の高集積化に伴って生じてくる容量電極膜と絶縁膜の間の密着性の問題を効果的に解決することができ、より信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１の実施形態による半導体装置の主要部の断面図である。
【図２】第１の実施形態による半導体装置の平面レイアウトの一例を示す図である。
【図３】ロジウム、ルテニウム、白金のそれぞれからなる電極膜にパラジウムを添加元素として含有させた場合の電極膜とシリコン酸化膜の間のはく離エネルギのパラジウム含有濃度に対する依存性を示した図である。
【図４】ロジウム、ルテニウム、白金のそれぞれからなる電極膜にチタンを添加元素として含有させた場合の電極膜とシリコン酸化膜の間のはく離エネルギのチタン含有濃度に対する依存性を示した図である。
【図５】添加元素の濃度を２０at. ％に設定した場合の電極膜とシリコン酸化膜の間のはく離エネルギの、添加元素とシリコンの結合エネルギに対する依存性を示した図である。
【図６】チタンを２５ at.％含有させたルテニウム容量電極膜をＳｉＯ2 上に成膜するシミュレーションを行った場合の平衡状態における原子配列を示す図である。
【図７】ジルコニウムを２５ at.％含有させたルテニウム容量電極膜をＳｉＯ2 上に成膜するシミュレーションを行った場合の平衡状態における原子配列を示す図である。
【図８】チタンを２６ at.％含有させたルテニウム容量電極膜をＳｉＯ2 上に成膜するシミュレーションを行った場合の平衡状態における原子配列を示す図である。
【図９】第１の実施形態による半導体装置の主要部の製造工程を示す図である。
【図１０】第１の実施形態による半導体装置の主要部の製造工程を示す図である。
【図１１】第１の実施形態による半導体装置の主要部の製造工程を示す図である。
【図１２】第１の実施形態による半導体装置の主要部の製造工程を示す図である。
【図１３】第２の実施形態による半導体装置の主要部の断面図である。
【図１４】第２の実施形態による半導体装置の主要部の製造工程を示す図である。
【図１５】第２の実施形態による半導体装置の主要部の製造工程を示す図である。
【図１６】第２の実施形態による半導体装置の主要部の製造工程を示す図である。
【図１７】第２の実施形態による半導体装置の主要部の製造工程を示す図である。
【図１８】第３の実施形態による半導体装置の主要部の断面図である。
【図１９】第４の実施形態による半導体装置の主要部の断面図である。
【符号の説明】
１  シリコン基板
２  トランジスタ
３  情報蓄積用容量素子
４  素子分離膜
５  ゲート電極
６  ゲート絶縁膜
７  拡散層
８  拡散層
９  絶縁膜
１０  プラグ
１１  ビット線
１２ａ  絶縁膜
１２b   絶縁膜
１３  プラグ
１４  導電性膜
１５  第１容量電極
１５b   第１容量電極用の膜
１６  酸化物膜
１７  第２容量電極
１８  絶縁膜
２０  絶縁膜
２１  第１容量電極
２２  酸化物膜
２３  第２容量電極
２４  絶縁膜
２５  絶縁膜
２６  導電性膜
２７  第１容量電極の電極膜
２８  第１容量電極の電極膜
【図１】
0003914681.tif 000002
【図２】
0003914681.tif 000003
【図３】
0003914681.tif 000004
【図４】
0003914681.tif 000005
【図５】
0003914681.tif 000006
【図６】
0003914681.tif 000007
【図７】
0003914681.tif 000008
【図８】
0003914681.tif 000009
【図９】
0003914681.tif 000010
【図１０】
0003914681.tif 000011
【図１１】
0003914681.tif 000012
【図１２】
0003914681.tif 000013
【図１３】
0003914681.tif 000014
【図１４】
0003914681.tif 000015
【図１５】
0003914681.tif 000016
【図１６】
0003914681.tif 000017
【図１７】
0003914681.tif 000018
【図１８】
0003914681.tif 000019
【図１９】
0003914681.tif 000020