(57)【特許請求の範囲】
【請求項１】
パターンを描画すべき基板上に同心円状に配列される複数のトラックを形成して二次元パターンを描画するパターン描画装置であって、
１のトラック上に描画すべき基本画素列をメモリに記憶し、当該１のトラック上の少なくとも２箇所に記憶された前記基本画素列を正あるいは逆に並べることを繰り返し、これを連続な複数トラックについて行うことによって、前記二次元パターンを形成するものであり、
前記１のトラック上に描画すべき基本画素列の前記メモリへの記憶が、前記パターンの画素データをＸ−Ｙ座標系に対応したアドレスで記憶しているパターン記憶装置から、前記１のトラック上の位置を示す極座標の値に対応した前記Ｘ−Ｙ座標系の値に対応するアドレスで前記パターン記憶装置から読出して前記メモリに記憶させる描画データ生成部によって行われる、ことを特徴とするパターン描画装置。
【請求項２】
パターンを描画すべき基板上に同心円状に配列される複数のトラックを形成して二次元パターンを描画するパターン描画体の製造方法であって、
１のトラック上に描画すべき基本画素列をメモリに記憶し、当該１のトラック上の少なくとも２箇所に記憶された前記基本画素列を正あるいは逆に並べることを繰り返し、これを連続な複数トラックについて行うことによって、前記二次元パターンを形成するものであり、
前記１のトラック上に描画すべき基本画素列の前記メモリへの記憶が、前記パターンの画素データをＸ−Ｙ座標系に対応したアドレスで記憶しているパターン記憶装置から、前記１のトラック上の位置を示す極座標の値に対応した前記Ｘ−Ｙ座標系の値に対応するアドレスで読出して前記メモリに記憶させることよって行われる、ことを特徴とするパターン描画体の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、集積回路、表示装置、光学素子等の製造過程において、基板上のの薄膜などに微細なパターン形成を行うパターン描画装置に関する。
【０００２】
【従来の技術】
半導体基板や光学素子等の製造過程においては、薄膜のパターニング工程が不可欠である。パターニングは、例えば、被処理膜にフォトレジストを塗布し、該フォトレジストにパターンを露光し、露光したレジストの現像処理を行い、残ったレジストをマスクとして被処理膜のエッチング処理を行うことによって行われる。上記パターンの露光にはパターン描画装置が使用される。パターン描画には、フォトマスクを使用する面露光の他に、光ビームによる線走査によって露光を行うものがある。後者は光ディスクの原盤の作成や自由なパターンの描画に使用される。例えば、特開昭５９−１７１１１９号、特開平１０−１１８１４号などには、回転走査系によるパターン描画装置が記載されている。これ等のパターン描画装置は、フォトレジストが塗布された基板をターンテーブルに載置し、パターンデータで変調されたレーザ光で回転走査することによって該基板にパターンを描画している。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した回転走査系のパターン描画装置では、スキャナなどによってＸ−Ｙ座標系で取り込まれた元のパターンデータをｒ−θ座標系のデータに変換し、これを一旦メモリに記憶する。そして、基板の回転に同期してメモリから画素データを呼び出して光ビームを変調することによって、基板上に塗布されたフォトレジストを露光してパターンを描画している。従って、記憶した描画すべきパターンを少なくとも一回転走査（１トラック分）する毎にｒ−θ座標系のデータに変換する。高解像度のパターンを描画しなければならいな場合は、１トラックの円周の全ての描画点に対してＸ−Ｙ座標系からｒ−θ座標系にデータ変換をしなければならないので、演算量が増大して変換時間が長くなり、高速の描画が制限される。また、ＣＰＵの演算処理能力が相対的に低い場合には、高解像度や多値レベルのパターンの描画が制限される。これに伴って、大容量のメモリも必要となる。
【０００４】
よって、本発明は、同程度の処理能力のＣＰＵであってもより高速の描画を可能とするパターン描画装置を提供することを目的とする。
【０００５】
また、本発明は、同程度の処理能力のＣＰＵであってもより高解像度の描画を可能とするパターン描画装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明のパターン描画装置は、パターンを描画すべき基板上に同心円状に配列される複数のトラックを形成してパターンを描画するパターン描画装置において、１のトラック上の少なくとも２箇所に各トラック毎の基本となる基本画素列を正あるいは逆に並べることを繰り返し、これを連続な複数トラックについて行うことによって、上記パターンを形成する。
【０００７】
かかる構成とすることによって、より少ないＸ−Ｙ座標系からｒ−θ座標系への変換画素データでパターンを描画することが可能となる。
【０００８】
好ましくは、上記基板は周方向において分割した複数のセクタ領域とこのセクタ領域の１つ又は連続する複数を組み合わせたクラスタ領域とに画定されて前記クラスタ領域を複数含み、上記基本画素列が前記クラスタ領域のトラック上に並べられる。
【０００９】
かかる構成とすることによって、全体のパターン形成の制御プログラムが容易となる。
【００１０】
好ましくは、上記基本画素列の間にパターンを形成しない疑似画素列を並べる。それにより、パターンデータの変換を不要として描画処理の演算負担を軽減する。
【００１１】
好ましくは、上記クラスタ領域以外のセクタ領域のトラック上にパターンを形成しない疑似画素列が並べられる。それにより、セクタ単位で描画の有無を設定可能となり、パターン形成のプログラムを容易化することが可能となる。
【００１２】
好ましくは、上記トラックは、画素データによって変調された描画ビームによって基板を回転走査した軌跡である。例えば、光ビームと感光膜とによるパターン描画が容易に行える。
【００１３】
本発明のパターン描画体の製造方法は、パターンを描画すべき基板上に同心円状に配列される複数のトラックを形成してパターンを描画するパターン描画体の製造方法において、１のトラック上の少なくとも２箇所に各トラック毎の基本となる基本画素列を正あるいは逆に並べることを繰り返し、これを連続な複数トラックについて行うことによって、上記パターンを形成する。
【００１４】
好ましくは、上記基板を周方向において分割した複数のセクタ領域とこのセクタ領域の１つ又は連続する複数を組み合わせたクラスタ領域とに画定し、上記基板に上記クラスタ領域を複数含め、上記基本画素列を上記クラスタ領域のトラック上に並べる。
【００１５】
好ましくは、上記クラスタ領域以外のセクタ領域のトラック上にパターンを形成しない疑似画素列が並べられる。
【００１６】
また、本発明のパターン描画体を備えた装置の製造方法は、上述したパターン描画体の製造方法のいずれかに記載の方法により該パターン描画体を得るようにした装置の製造方法であることを特徴とする。
【００１７】
上述したパターン描画装置、描画方法は、集積回路等の半導体装置、ＬＣＤ表示装置、電気泳動表示装置等の表示装置、フォトマスク、反射板、導光板、回折格子等の光学装置、等のパターン描画体を備えた装置の製造に使用される。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
図１は、本発明のパターン描画装置の全体構成を説明するブロック図である。
【００２０】
同図において、光ビーム光源としてのレーザ光発生装置１１から出射された光ビーム（レーザ光）１２は電気光学変調器（ＥＯＭ）１３を経てハーフミラー１４に至る。光ビーム１２はその一部がハーフミラー１４を通過して第１の光検出器１５に入射し、その他は反射して音響光学変調器（ＡＯＭ）１７に入射する。光ビーム１２は光検出器１５によってその強度が検出される。検出された光強度はレベル信号に変換され、光検出器１５からレベル調整器１６に供給される。レベル調整器１６は、光ビームスポット２１のターンテーブル３１の径方向における位置ｒに応じて電気光学変調器１３に印加する制御信号を制御して透過量を設定し、光ビームの強度を調整する。それにより、ターンテーブル３１の回転制御を角速度一定（ＣＡＶ）で行った場合に、フォトレジストを走査する光ビームの露光エネルギ密度が常に一定となるようにする。上述した、電気光学変調器１３、第１の光検出器１５、レベル調整器１６等はレベル調整ループを構成する。
【００２１】
ハーフミラー１４で反射した光ビーム１２は、上述した、レベル調整ループで所定強度に調整されて、音響光学変調器（ＡＯＭ）１７、反射ミラー１８、反射ミラー１９、及び対物レンズ２０を経てターンテーブル３１に上に導出される。音響光学変調器１７は、後述のパターンジェネレータ４０から供給されるパターン信号に応じて透過率を変えることによって光ビーム１２を強度変調する。対物レンズ２０は、光ビーム１２を基板３２上に集光し、光スポット２１を形成する。光スポット２１は、図示しない、フォーカスサーボによって一定の径（あるいは焦点深度）になるように制御されている。フォーカスサーボとしては、例えば、スキュー法を採用することができる。また、基板に複数の積層膜が形成されている場合、当該複数の積層膜の特定の膜に焦点を合わせるように調整することも可能である。光スポット２１の径は、一回転走査の径方向の幅（トラックの幅）に相当し、パターンの書込み（描画）に使用される。
【００２２】
基板３２を載置するターンテーブル３１は、スピンドルモータ３５によって回転駆動される。この回転は図示しない駆動回路によって行われるが、該回路はパターンジェネレータ４０から供給されるクロック信号に従って駆動信号を発生する。また、ターンテーブル３１は、その径方向に移動するスライダ３４に載置され、スライダ３４は送りモータ３３によって駆動される。ターンテーブル３１の一回転でスライダが１ピッチ送られるようにすることで光スポット２１による渦巻き状の回転走査軌跡が得られる。送りモータ３３の送り量はパターンジェネレータ４０によって制御される。なお、ターンテーブル３１を移動するのでなく、別途のスライダによって結像光学系（１８〜２１）をターンテーブルの径方向に移動することとしても良い。
【００２３】
図２は、パターンジェネレータ４０の構成を説明する機能ブロック図である。パターンジェネレータ４０は、描画点座標生成部４０１、描画データ生成部４０２、パターン記憶部４０３、メモリ４０４、メモリコントローラ４０５、Ｄ／Ａ変換器４０６、発振器４０７等によって構成される。これ等機能は、コンピュータシステムによって実現することが可能である。
【００２４】
描画点座標生成部４０１は、メモリコントローラ４０５から供給されるデータ転送要求信号に従って、描画するトラックの各画素のアドレスをターンテーブルに対応した極座標（ｒi，θi）形式で出力する。例えば、１トラック分の画素アドレス群を連続的に発生する。描画データ生成部４０２は、極座標で表される各画素（ｒi，θi）のアドレスを、これに対応するＸ−Ｙ座標系の位置（ｘi，ｙi）のパターンデータのアドレスに変換する。極座標（ｒi，θi）とＸ−Ｙ座標（ｘi，ｙi）との座標の変換は、ｘi＝ｒicosθi、ｙi＝ｒisinθiの関係式により行える。ここで、ｒiは、Ｘ−Ｙ座標の原点位置Ｏ（０，０）から任意の位置Ｐ（ｘi，ｙi）の画素までの距離ＯＰ（トラック番号ｒiに相当する）であり、θiはＸ軸と線分ＯＰとがなす角度である。基板上に描画すべきパターンのデータは、例えば、スキャナ等によって二次元表示されるビットマップデータとして予めパターン記憶部４０３に保持されている。また、ＣＡＤデータ（コンピュータによるパターン設計データ）等を変換したものであっても良い。記憶部４０３には、描画すべき前記パターンの形成に関する情報も記憶される。この情報は、メモリ４０４を介してメモリコントローラ４０５に提供される。描画データ生成部４０２は、上述した、描画点座標生成部４０１から供給される一連の極座標アドレス（ｒi，θi）に対応するＸ−Ｙ座標系のアドレス（ｘi，ｙi）でパターン記憶装置４０３から描画すべきパターンの画素データを読み出し、メモリ４０４に記憶させる。例えば、１トラック分の画素データがメモリ４０４に記憶される。
【００２５】
メモリ４０４は、例えば、図３に示すように、バンクＡとバンクＢの２つの領域を備えており、一方の領域を読み出しあるいは書込み中に他方の領域を書込みあるいは読み出すことが可能である。バンクＡは、メモリのアドレス［０］〜［SizeBank-1］の領域が割り当てられ、バンクＢは、メモリのアドレス［SizeBank］〜［2×SizeBank］の領域が割り当てられる。メモリコントローラ４０５がバンクＡの現在の読み出しアドレス、アドレス［adrCrrnt］のデータＤ［adrCrrnt］を読み出し中に、バンクＢのデータが更新される。従って、１のトラック分の画素データ群を読み出し中に、次のトラックの画素データ群を書き込むことができ、ＦＩＦＯ（First In First Out）の動作を行うことができる。
【００２６】
メモリコントローラ４０５は、メモリ４０４から各トラックの画素データを逐次読み出してＤ／Ａ変換器４０６に供給し、音響光学変調器１７の変調入力を得る。音響光学変調器１７の透過率を画素データに応じて設定することによって光ビームを画素データで変調する。
【００２７】
メモリコントローラ４０５は、メモリ４０４の一方のバンクから１トラック分の画素データの読み出しが終了すると、他方のバンクから次の１トラックの画素データの読み出しを行うと共に、描画点座標生成部分４０１にデータ転送要求信号を発し、更に、次のトラックの画素データのアドレスを出力させる。これを繰り返して、描画点座標生成部分４０１が第１のトラックの画素データのアドレスから最終トラックの画素データのアドレスまでを発生すると、基板上のパターンを描画すべき領域の画素のアドレスが読み出される。画素データを供給するメモリコントローラ４０５及びＤ／Ａ変換器４０６は発振器４０７から供給されるクロック信号に同期して動作するが、この発振器４０７の出力するクロックはスピンドルモータ３５及び送りモータ３３の回転制御にも使用され、ターンテーブル３１の回転、スライダ３４の径方向移動が画素データの送りと同期するようになされる。従って、ターンテーブル３１及びスライダ３４の回転制御系の各送り３３とデータの送りとが同期し、ｒ−θ系座標の回転走査によってパターンが描画される。
【００２８】
本発明の実施例においては、前述した、描画点座標生成、描画データ生成における座標変換などの演算処理量を減らすべく、パターンジェネレータ４０は、以下に述べるような、メモリに記録されたデータの繰り返し利用、非描画領域におけるゼロデータ生成等を行う機能を更に備える。
【００２９】
図４は、実施例において基板３２に描くパターンの例を示している。このパターンは、円形の基板３２の中心より上側の右半分の領域に描かれる描画パターン１、該基板の上側の左半分の領域に描かれる描画パターン２、該基板の下側半分の領域に描かれる非描画領域で構成されている。描画パターン１及び２は、基板の中心を通る線に対して線対称の図形であり、図示の例では、描画パターン１及び２は、四角の中に矢印が描かれている。また、描画パターン１を形成する走査軌跡を軌跡１、描画パターン２を形成する走査軌跡を軌跡２、非描画領域を走査する軌跡を軌跡３として図４中に示している。
【００３０】
このようなパターンを描画する、パターンジェネレータ４０の動作について説明する。前述したように、メモリ４０４はバンクＡ及びＢの２つのバンクを含み、各バンクの記憶容量（サイズ）はSizeBankであるが、この記憶容量は軌跡１でパターン１を描画するに必要な容量よりも大きい容量が確保されている。アドレス［adrCrrnt］のデータをＤ［adrCrrnt］で表す。
【００３１】
パターンジェネレータ４０は、図５に示すように、描画領域を同サイズの扇形の領域のセクタに分割して処理を行う。この例では、一周の走査軌跡（１トラック）を２４のセクタに分割している。セクタ数は描画パターンに応じて適宜に選定される。このセクタを単一又は連続した複数でまとめてクラスタを構成する。図示の例では、描画パターン１、描画パターン２、非描画領域に対応してクラスタ＋（セクタ０〜５）、クラスタ−（セクタ６〜１１）、ダミークラスタ（セクタ１２〜２３）として各セクタを割り当てている。クラスタ＋では、描画パターン１に対応してメモリアドレスを順方向に走査する。それにより、基板上に基本画素列を描画する。クラスタ−では、描画パターン２に対応してメモリアドレスを逆方向に走査する。それにより、基板上に上記基本画素列を逆の並びで描画する。クラスタ＋及びクラスタ−のセクタ数は同じである。非描画領域では、アドレスは変化せず疑似（零）データを生成する。
【００３２】
この場合のメモリコントローラ４０５の処理をフローチャートを参照して説明する。図６は、メモリコントローラ４０５のメインルーチンを説明するフローチャートである。図７は、データ出力サブルーチンを示すフローチャートである。図８は、セクタ以外のドット（画素）処理を行うサブルーチンを説明するフローチャートである。図９は、トラックの最終ドット処理のサブルーチンを説明するフローチャートである。図１０は、クラスタの最終ドット処理のサブルーチンを説明するフローチャートである。図１１は、クラスタ以外の最終ドットを処理するサブルーチンを説明するフローチャートである。
【００３３】
各フローチャートにおいて使用される演算子、変数、定数は、次のように定義される。これ等変数等は、装置の動作状態をモニタするコンピュータによって随時更新される。
【００３４】
＜＝：右辺から左辺への代入
++：インクリメント
--：デクリメント
＝  ？：比較
cntDot_Sect：セクタ内（かつ１トラック内）で何番目のドットを処理するかを示す変数。
【００３５】
cntSect_Rev：トラック内で何番目のセクタを処理するかを示す変数。
【００３６】
cntSect_Clst：クラスタ内で何番目のセクタを処理するかを示す変数。
【００３７】
cntTrack：描画領域内で何番目のトラックを処理するかを示す変数。
【００３８】
adrCrrnt：メモリコントローラがメモリにアクセスするためのアドレス。
【００３９】
NDot_Clst：１トラック上の１セクタを構成するドットの数。
【００４０】
NSect_Rev：１トラックを構成するセクタの数。本例では、２４である。
【００４１】
NSect_Clst：１クラスタを構成するセクタの数。本例では、６である。
【００４２】
adrFrnt：次のクラスタ＋の先頭ドットに対応するアドレス。
【００４３】
変数adrCrrntは、サイズ２×SizeBankで巡回する。すなわち、adrCrrnt＝２SizeBank-1のとき、adrCrrntをインクメントすると、adrCrrnt＝０となる。逆に、adrCrrnt＝０のときに、adrCrrntをデクリメントすると、adrCrrnt＝２SizeBank-1となる。
【００４４】
図６に示すように、メモリコントローラは、描画開始が指令されると初期化を行う。すなわち、変数cntDot_Sect、cntSelect_Rev、cntSect_Clst、cntTrack、adrCrrntをそれぞれ０に設定する。また、描画領域にクラスタ＋を選択し、描画領域の該当フラグを設定する（Ｓ１２）。
【００４５】
次に、描画中のトラックの番号が描画終了のトラック番号になったかどうかを、変数cntTrackの値が描画トラックの終了を示す終了値NTrackになったどうかによって判別する（Ｓ１４）。描画トラックの終了に該当する場合には（Ｓ１４；Ｙｅｓ）、描画処理を終了する（Ｓ１６）。
【００４６】
初期状態では、まだ、最終描画トラックの終了には該当しないので（Ｓ１４；Ｎｏ）、メモリ４０４に記憶された画素データのデータ出力を行う（Ｓ１８）。現在のセクタの処理ドット番号が該セクタの最終ドット番号であるかどうかを、変数cntDot_SectがNDot_Clst-1と等しいかどうかによって判別する。なお、変数は「０」より始まるので、最後のドット番号はNDot_Clst-1となる（Ｓ２０）。まだ、セクタの最終ドットに至らない場合には（Ｓ２０；Ｎｏ）、セクタの読み出しドットの番号を「１」増加し（Ｓ２２）、セクタの最終ドット以外の処理を行う（Ｓ２４）。
【００４７】
セクタの最終ドット以外の処理は、図８に示すように、現在の描画領域が、ダミー領域、クラスタ＋領域、クラスタ−のいずれであるかを判別する（Ｓ２４２）。ダミー領域であるときは、このサブルーチンを終了してステップＳ１４に戻る。クラスタ＋領域であるときは、メモリ４０４にアクセスするアドレスを「１」増加して（Ｓ２４４）、ステップＳ１４に戻る。クラスタ−であるときはメモリ４０４にアクセスするアドレスを「１」減少し（Ｓ２４６）、ステップＳ１４に戻って処理手順を繰り返す。
【００４８】
セクタの処理ドット番号が該セクタの最終ドット番号であるとき（Ｓ２０；Ｙｅｓ）、描画点の次セクタへの移動に対応してセクタのドット番号を示す変数cntDot_Sectを「０」に設定（リセット）する（Ｓ２０）。
【００４９】
次に、セクタの番号がトラックの最後のセクタ番号かどうかを、変数cntSect_Revと変数NSect_Rev-1とを比較して判別する（Ｓ２８）。まだ、最後のセクタではないとき（Ｓ２８；Ｎｏ）、変数cntSect_Revを増加し、セクタ番号を「１」増加する（Ｓ３０）。
【００５０】
現在の描画点の領域がダミー領域であるかどうかを判別する（Ｓ３２）。ダミー領域であるときは（Ｓ３２；Ｙｅｓ）、後述するように、「０」データを出力することとし、メモリ４０４からの読み出しを行わないので、ステップＳ１４に戻って処理手順を繰り返す。
【００５１】
ダミー領域でないときは（Ｓ３２；Ｎｏ）、現在の描画点のセクタが該当クラスタ内の最後のセクタかどうかを、変数cntSect_Clstと変数NSect_Clst-1とを比較して判別する（Ｓ４０）。最後のセクタではない場合（Ｓ４０；Ｎｏ）、セクタの最終ドットになっているので（Ｓ２０；Ｙｅｓ）、変数cntSect_Clstを「１」増加し（Ｓ４２）、クラスタの最終ドット以外の処理を行う（Ｓ４４）。
【００５２】
このクラスタの最終ドット以外の処理は、図９に示すように、現在の描画領域が、クラスタ＋領域、クラスタ−のいずれであるかを判別する（Ｓ４４２）。クラスタ＋領域であるときは、メモリ４０４にアクセスするアドレスを「１」増加して（Ｓ４４４）、ステップＳ１４に戻る。クラスタ−であるときはメモリ４０４にアクセスするアドレスを「１」減少し（Ｓ４４６）、ステップＳ１４に戻って処理手順を繰り返す。
【００５３】
次に、現在の描画点のセクタが該当クラスタ内の最後のセクタである場合（Ｓ４０；Ｙｅｓ）、変数cntSect_Clstに「０」を設定してカウントをリセットする（Ｓ４２）。クラスタの最終ドットの処理を行う（Ｓ４４）。
【００５４】
クラスタの最終ドットの処理は、図１０に示すように、現在の描画領域が、クラスタ＋領域、クラスタ−のいずれであるかを判別する（Ｓ４４２）。クラスタ＋領域であるときは、次のクラスタの先頭ドットのアドレスAdrFrntとして現在のメモリ４０４にアクセスするアドレスadrCrrntに「１」を加えたものを設定する（Ｓ４８４）。領域フラグをクラスタ−に設定し（Ｓ４８６）、ステップＳ１４に戻る。現在の描画領域がクラスタ−であるときは変数adrCrrntに変数adrFrntを設定する（Ｓ４４８）。領域フラグをダミーに設定し（Ｓ４９０）、ステップＳ１４に戻って処理手順を繰り返す。
【００５５】
次に、トラックの最後のセクタである場合（Ｓ２８；Ｙｅｓ）、変数cntSect_Revに「０」を設定して、セクタ番号をリセットし（Ｓ５０）、変数cntTrackを「１」増加して、処理トラックを次トラックに設定する（Ｓ５２）。トラックの最終ドット処理を行う（Ｓ５４）。
【００５６】
トラックの最終ドット処理は、図１１に示すように、現在の描画領域が、ダミー領域、クラスタ＋領域、クラスタ−のいずれであるかを判別する（Ｓ５４２）。ダミー領域であるときは、領域フラグにクラスタ＋を設定し（Ｓ５４８）、ステップＳ１４に戻って処理手順を繰り返す。
【００５７】
現在の領域がクラスタ＋領域であるときは、変数adrCrrntに「１」を加えて、メモリのアクセスアドレスを増加し（Ｓ５４４）、領域フラグにクラスタ＋を設定し（Ｓ５４８）、ステップＳ１４に戻って処理手順を繰り返す。
【００５８】
現在の描画領域がクラスタ−であるときは変数adrCrrntに変数AdrFrntを設定し（Ｓ５４６）、領域フラグにクラスタ＋を設定し（Ｓ５４８）、ステップＳ１４に戻って処理手順を繰り返す。
【００５９】
ステップ１４から上述した手順を繰り返してメモリ４０４のアドレス指定を行ってデータの読み出しを繰り返す。
【００６０】
このようにして、メモリコントローラ４０５がメモリ４０４のアドレス指定を行ってドット（画素）データを読み出し、パターンを描画する。
【００６１】
図１２は、メモリコントローラ４０５のデータ送信要求信号の生成を説明するフローチャートである。前述したように、メモリコントローラ４０５は、メモリ４０４のバンクＡのデータを読み終えると、データ転送要求信号を描画点座標生成部４０１に送信する。このルーチンでは、描画点座標生成部４０１はSizeBank分の座標を生成し、描画データ生成部４０２は各描画点のデータをバンクＡに送信する。バンクＢのデータを読み終えたときも同様の処理を行う。
【００６２】
データ転送要求処理は、まず、データ転送要求フラグbankReqに「０」を設定し、リセットする（Ｓ６２）。次に、現在の読み出し位置が所定位置、すなわち、トラック内のセクタが０番でセクタ内のドット番号も０番であるトラックの先頭セクタのセクタ先頭位置であるかを、変数cntSect_Revが「０」で、かつ変数cntDot_Sectも「０」であるかを判別する（Ｓ６４）。
【００６３】
このトラックのセクタ先頭位置である場合には（Ｓ６４；Ｙｅｓ）、メモリコントローラ４０５がメモリ４０４のＡ又はＢバンクの最終アドレスにアクセスしたかどうかを後述する変数crossBorderの値によって判別する（Ｓ６６）。変数crossBorderの値が「１」ではなく、まだ、最終のアドレスにアクセスしていない場合（Ｓ６６；Ｎｏ）、データ転送要求を発生することなく、ステップ６４に戻り、処理を繰り返す。最終のアドレスにアクセスした場合（Ｓ６６；Ｙｅｓ）、データ転送要求フラグbankReqに「１」を設定し、データ転送要求信号を描画点座標生成部４０１に送出して（Ｓ６８）、ステップＳ６４に戻り、処理を繰り返す。
【００６４】
一方、現在の読み出し位置がトラックのセクタ先頭位置ではないとき（Ｓ６４；Ｎｏ）、データ転送要求が発生しているかどうかを、変数bankReqが「１」であるかどうかによってを判別する（Ｓ７０）。データ転送要求が発生していないときは（Ｓ７０；Ｎｏ）、ステップＳ６４に戻り、処理を繰り返す。データ転送要求が発生していないときは（Ｓ７０；Ｙｅｓ）、変数bankReqに「０」を設定して、変数bankReqをリセットし（Ｓ７２）、ステップＳ６４に戻る。変数bankReqはリセットされてデータ転送要求は消滅する（Ｓ６２）。処理ステップ６４〜ステップＳ７２の各一つのループは発振器４０７のクロックに同期している。データ転送要求信号bankReqはメモリ上の必要なデータの上書きを防止するために、ターンテーブルの回転と同期して転送される。描画データの再利用は１周内で繰り返し行うことができる。
【００６５】
図１３は、バンク切換りの検出を行う変数crossBorderを説明するフローチャートである。変数crossBorderは、メモリコントローラがバンクＡ又はＢの最終のアドレスにアクセスすると「１」となり、変数bankReq信号の出力後「０」になる。
【００６６】
まず、バンク切換りの検出処理は、メモリコントローラが変数crossBorderをリセットする（Ｓ８２）。現在のメモリ４０４の読み出しアドレスがＡバンクの最大アドレスになっているか、あるいはＢバンクの最大アドレスになっているかどうかを、読み出しアドレスを示す変数adrCrrntの値がSizeBank-1あるいは2SizeBank-1と等しいかどうかによって判別する（Ｓ８４）。メモリ４０４の読み出しアドレスがＡ又はＢバンクの最終アドレスとなっている場合には（Ｓ８４；Ｙｅｓ）、片バンクの読み出し終了、あるいはメモリバンクの境界に読み出し位置があることを示す変数crossBorderを「１」に設定し（Ｓ８６）、ステップ６４に戻って処理を繰り返す。
【００６７】
メモリ４０４の読み出しアドレスがＡ又はＢバンクの最終アドレスではない場合には（Ｓ８４；Ｎｏ）、データ転送要求が発生しているかどうかを、変数bankReqが「１」であるかどうかによってを判別する（Ｓ８８）。データ転送要求が発生していないときは（Ｓ８８；Ｎｏ）、ステップＳ８４に戻り、処理を繰り返す。データ転送要求が発生しているときは（Ｓ８８；Ｙｅｓ）、変数crossBorderを「０」を設定して、変数crossBorderをリセットし（Ｓ９０）、ステップＳ８４に戻る。変数crossBorderはリセットされてバンク切換り信号は消滅する（Ｓ６２）。処理ステップ８４〜ステップＳ９０の各一つのループは発振器４０７のクロックに同期している。このように、変数crossBorderはバンクの境界を読み出しアドレスが通過すると、「１」となり、変数bankReqが「１」になり、データ転送要求信号が発生すると「０」にリセットされる。
【００６８】
これ等の一連の動作を動作を繰り返すことによって描画点データを生成する処理が従来よりも半減し、高速描画可能となる。
【００６９】
図１４は、他の実施例を説明する説明図である。この例では、「Ｊ」状の矢印の１のパターンデータを用いて４つのパターンを描画する例を示している。１トラックの軌跡を形成する、互いに等しい長さの軌跡１、２、３及び４を同じ描画データで描くことによって、４つのパターンを形成している。
【００７０】
図１５は、この場合のクラスタのレイアウトを示している。描画領域は、２４セクタに分割され、セクタ０〜５がクラスタ０＋、セクタ６〜１１がクラスタ１＋、セクタ１２〜１７がクラスタ２＋、セクタ１８〜２３がクラスタ３＋となっている。ここで、クラスタの「＋」は、アドレス指定が増加（順）方向に読み出されることを示している。
【００７１】
この実施例では、図６に示した処理のサブルーチンの内容が図１６乃至２０のように変更される。
【００７２】
すなわち、図１６に示されるように、セクタの最終ドット以外の処理（Ｓ２４）は、メモリコントローラ４０５がメモリ４０４にアクセスするアドレスを「１」増加して（Ｓ２４４）、ステップＳ１４に戻る。また、図１７に示されるように、トラックの最終ドットの処理（Ｓ５４）は、メモリコントローラ４０５がメモリ４０４にアクセスするアドレスを「１」増加する（Ｓ５４４）。更に、クラスタの先頭ドットに対応するメモリアドレスを示す変数adrBackに現在アドレスのadrCrrntの値を設定し（Ｓ５４５）、ステップＳ１４に戻る。クラスタの最終ドットの処理（Ｓ４８）は、図１８に示されるように、メモリコントローラ４０５がメモリ４０４にアクセスするアドレスをadrBackに設定して「１」増加して（Ｓ２４４）、ステップＳ１４に戻る。クラスタの最終ドット以外の処理（Ｓ４４）は、図１９に示すように、メモリコントローラ４０５がメモリ４０４にアクセスするアドレスを「１」増加して（Ｓ２４４）、ステップＳ１４に戻る。
【００７３】
この第２の実施例では、描画点座標生成部４０１、描画データ生成部４０２が全面の描画点データを生成するようにした場合に比べて、同じデータを４回使用するので約１／４の処理データ量となる。
【００７４】
このように、本発明の実施例によれば、所定のトラック範囲において、基本となるパターンのデータを繰り返し使用し、あるいはダミーデータを使用して全体のパターンを描画するので、全体のパターンデータをデータ変換する場合に比べてデータ変換に要する演算の負担が減少する。
【００７５】
【発明の効果】
以上説明したように、本発明のパターン描画装置によれば、Ｒ−θ座標系にデータ変換されたデータを繰り返し使用してパターンを描画するようにしたので、データ変換の演算処理量が減少し、より高速な描画が可能となる。また、解像度の向上も可能となる。
【図面の簡単な説明】
【図１】図１は、本発明のパターン描画装置の全体構成を説明する機能ブロック図である。
【図２】図２は、パターンジェネレータ４０の構成例を説明するブロック図である。
【図３】図３は、メモリ４０４の内部領域の使用例を説明する説明図である。
【図４】図４は、第１のパターンの描画例を説明する説明図である。
【図５】図５は、第１のパターンを描画する際の、セクタ、クラスタの構成例を説明する説明図である。
【図６】図６は、メモリコントローラ４０５の、メモリ４０４からのデータ読み出し動作を説明するフローチャートである。
【図７】図７は、データ出力の処理を説明するフローチャートである。
【図８】図８は、セクタの最終ドット以外の処理を説明するフローチャートである。
【図９】図９は、クラスタの最終ドット以外の処理を説明するフローチャートである。
【図１０】図１０は、クラスタの最終ドットの処理を説明するフローチャートである。
【図１１】図１１は、トラックの最終ドットの処理を説明するフローチャートである。
【図１２】図１２は、データ転送要求信号の生成を説明するフローチャートである。
【図１３】図１３は、メモリ内の読み出しバンクの切替を説明するフローチャートである。
【図１４】図１４は、第２のパターンの描画例を説明する説明図である。
【図１５】図１５は、第２のパターンを描画する際の、セクタ、クラスタの構成例を説明する説明図である。
【図１６】図１６は、第２のパターンの描画における、セクタの最終ドット以外の処理を説明するフローチャートである。
【図１７】図１７は、第２のパターンの描画における、トラックの最終ドットの処理を説明するフローチャートである。
【図１８】図１８は、第２のパターンの描画における、クラスタの最終ドットの処理を説明するフローチャートである。
【図１９】図１９は、第２のパターンの描画における、クラスタの最終ドット以外の処理を説明するフローチャートである。
【符号の説明】
４０１  描画点座標生成部
４０２  描画データ生成部
４０４  メモリ
４０５  メモリコントローラ
【図１】
0004013498.tif 000002
【図２】
0004013498.tif 000003
【図３】
0004013498.tif 000004
【図４】
0004013498.tif 000005
【図５】
0004013498.tif 000006
【図６】
0004013498.tif 000007
【図７】
0004013498.tif 000008
【図８】
0004013498.tif 000009
【図９】
0004013498.tif 000010
【図１０】
0004013498.tif 000011
【図１１】
0004013498.tif 000012
【図１２】
0004013498.tif 000013
【図１３】
0004013498.tif 000014
【図１４】
0004013498.tif 000015
【図１５】
0004013498.tif 000016
【図１６】
0004013498.tif 000017
【図１７】
0004013498.tif 000018
【図１８】
0004013498.tif 000019
【図１９】
0004013498.tif 000020