(57)【特許請求の範囲】
【請求項１】
電気負荷への通電を制御するためのスイッチング素子として、オンすることにより前記電気負荷の１つの端子を負荷電源の高電圧側に導通させる高電圧側スイッチング素子と、オンすることにより前記端子を前記負荷電源の低電圧側に導通させる低電圧側スイッチング素子とを、少なくとも備えると共に、
前記各スイッチング素子を夫々オン／オフさせるための各指令信号に応じて、該当するスイッチング素子をオン／オフさせる駆動手段と、
前記両スイッチング素子のうちの一方のスイッチング素子に対応する指令信号がオンを示すレベルからオフを示すレベルに切り替わった時点から、予め設定された一時オン禁止時間が経過するまでの間、前記駆動手段が他方のスイッチング素子をオンさせるのを禁止することにより、前記両スイッチング素子が同時にオン状態となるのを防止する同時オン防止手段と、
を備えた電気負荷駆動装置において、
前記同時オン防止手段を構成する素子のうち、その素子の電気的定数が変わると前記一時オン禁止時間が変化することとなる時間精度関与素子と、前記駆動手段を構成する素子のうち、その素子の電気的定数が変わると、前記指令信号がオフを示すレベルに切り替わってから該指令信号に該当するスイッチング素子がオフするまでの応答時間が変化することとなる応答時間関与素子とが、同一の集積素子内に構成されていること、
を特徴とする電気負荷駆動装置。
【請求項２】
請求項１に記載の電気負荷駆動装置において、
前記時間精度関与素子と前記応答時間関与素子は、同種の素子であること、
を特徴とする電気負荷駆動装置。
【請求項３】
請求項２に記載の電気負荷駆動装置において、
前記応答時間関与素子は、前記スイッチング素子の前記応答時間を故意に長くするために設けられたコンデンサであり、
前記時間精度関与素子は、前記同時オン防止手段にて前記一時オン禁止時間を計時するために用いられるコンデンサであること、
を特徴とする電気負荷駆動装置。
【請求項４】
請求項１又は請求項２に記載の電気負荷駆動装置において、
前記同時オン防止手段は、前記一時オン禁止時間をクロック信号に基づき計時するタイマ回路と、電源電圧と接地電位との間に直列に接続された発振用抵抗及び発振用コンデンサと、前記発振用抵抗と前記発振用コンデンサとの接続点の電圧を振動させ、その振動電圧から前記クロック信号を生成して該クロック信号を前記タイマ回路に出力する発振回路とを備えており、
前記各スイッチング素子はＦＥＴであり、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートに一端が接続されたゲート保護用抵抗を備えていると共に、そのゲート保護用抵抗の他端に前記ＦＥＴをオフさせるためのオフ駆動電圧を出力することにより、そのゲート保護用抵抗に対応するＦＥＴをオフさせるように構成されており、
前記発振用抵抗が、前記時間精度関与素子であり、
前記ゲート保護用抵抗が、前記応答時間関与素子であること、
を特徴とする電気負荷駆動装置。
【請求項５】
請求項１又は請求項２に記載の電気負荷駆動装置において、
前記同時オン防止手段は、前記一時オン禁止時間をクロック信号に基づき計時するタイマ回路と、電源電圧と接地電位との間に直列に接続された定電流回路及び発振用コンデンサと、前記定電流回路と前記発振用コンデンサとの接続点の電圧を振動させ、その振動電圧から前記クロック信号を生成して該クロック信号を前記タイマ回路に出力する発振回路とを備えており、
前記各スイッチング素子はＦＥＴであり、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートと該ＦＥＴをオフさせるためのオフ駆動電圧との間に直列に接続されたオフ駆動用のトランジスタ及びオフ駆動用の定電流回路を備えていると共に、前記オフ駆動用のトランジスタをオンさせて、そのトランジスタに対応するＦＥＴのゲートに前記オフ駆動用の定電流回路を介して前記オフ駆動電圧を印加することにより、そのトランジスタに対応するＦＥＴをオフさせるように構成されており、
前記同時オン防止手段における前記定電流回路が、前記時間精度関与素子であり、
前記駆動手段における前記定電流回路が、前記応答時間関与素子であること、
を特徴とする電気負荷駆動装置。
【請求項６】
請求項５に記載の電気負荷駆動装置において、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートと前記オフ駆動電圧との間に、そのＦＥＴの前記応答時間を故意に長くするためのコンデンサを備えており、
前記同時オン防止手段における前記定電流回路と前記発振用コンデンサとが、前記時間精度関与素子であり、
前記駆動手段における前記定電流回路と前記コンデンサとが、前記応答時間関与素子であること、
を特徴とする電気負荷駆動装置。
【請求項７】
請求項１ないし請求項６の何れか１項に記載の電気負荷駆動装置において、
前記同時オン防止手段と前記駆動手段とが、前記時間精度関与素子及び前記応答時間関与素子を含めて、前記同一の集積素子内に構成されていること、
を特徴とする電気負荷駆動装置。
【請求項８】
請求項７に記載の電気負荷駆動装置において、
前記各スイッチング素子も、前記同一の集積素子内に構成されていること、
を特徴とする電気負荷駆動装置。
【請求項９】
請求項１ないし請求項６の何れか１項に記載の電気負荷駆動装置において、
前記同一の集積素子内には、前記時間精度関与素子及び前記応答時間関与素子だけが構成されていること、
を特徴とする電気負荷駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流モータなどの電気負荷を駆動する電気負荷駆動装置に関するものである。
【０００２】
【従来の技術】
従来より、直流モータの制御を行うモータ制御装置においては、Ｈブリッジ駆動回路を用い、モータへの通電方向を切り換えることにより、モータの回転方向を制御する方法が実施されている。
【０００３】
即ち、Ｈブリッジ駆動回路は、モータに対して電気的に対角に接続される２つのスイッチング素子からなるスイッチング素子対を２組備えている。そして、モータ制御装置では、その２組のスイッチング素子対のうち、モータへの通電方向に応じた方のスイッチング素子対を成す両スイッチング素子をオンさせることにより、正転通電時には、モータの＋端子を負荷電源の高電圧側に導通させると共に、モータの−端子を負荷電源の低電圧側に導通させ、逆転通電時には、モータの−端子を負荷電源の高電圧側に導通させると共に、モータの＋端子を負荷電源の低電圧側に導通させる。
【０００４】
ここで、このようなモータ制御装置において、モータへの通電方向を切り替える時には、モータの同一端子に接続されている２つのスイッチング素子（即ち、オンすることでモータの端子を負荷電源の高電圧側に導通させる高電圧側スイッチング素子と、オンすることで上記端子を負荷電源の低電圧側に導通させる低電圧側スイッチング素子との２つのスイッチング素子であり、以下単に、２つ直列のスイッチング素子ともいう）のオン／オフ状態を互いに反対の状態へと切り替えることとなる。そして、このような通電方向の切り替え時において、スイッチング素子のオン／オフ状態を切り替えようとしてから、そのスイッチング素子のオン／オフ状態が実際に切り替わるまでには遅れ時間があるため、２つ直列のスイッチング素子が両方共にオン状態となる期間が生じてしまう虞があり、そのような期間が生じると、負荷電源の高電圧側と低電圧側とがショートした状態となって、貫通電流と呼ばれる過大な電流が流れてしまう。
【０００５】
そこで、この種のモータ制御装置では、上記の貫通電流を防ぐために、モータの同一端子に接続されている２つ直列のスイッチング素子のうちの一方のスイッチング素子に対応するオン／オフ指令信号がオンを示すアクティブレベルからオフを示すパッシブレベルに切り替わった時点から、予め設定された一時オン禁止時間Ｔｋが経過するまでの間、スイッチング素子駆動部が上記２つ直列のスイッチング素子のうちの他方のスイッチング素子をオンさせるのを禁止する同時オン防止回路を設けるようにしている。
【０００６】
尚、スイッチング素子駆動部は、各スイッチング素子に夫々対応する各オン／オフ指令信号に応じて該当するスイッチング素子をオン／オフさせるものである。そして、一時オン禁止時間Ｔｋは、あるスイッチング素子に対応するオン／オフ指令信号がパッシブレベルに切り替わってから、そのオン／オフ指令信号に該当するスイッチング素子が実際にオフするまでの遅れ時間（以下、オフ応答時間という）Ｔｏｆｆよりも大きい値に設定される。詳しくは、一時オン禁止時間Ｔｋの設計上の標準値（ティピカル値）Ｔｋtyp は、各回路を構成する部品や周囲温度等のあらゆるばらつきを考慮した上で、その一時オン禁止時間Ｔｋの最小値Ｔｋmin が、上記オフ応答時間Ｔｏｆｆの最大値Ｔｏｆｆmax よりも必ず大きくなるように設定される。
【０００７】
【発明が解決しようとする課題】
ところで、上記のような同時オン防止回路を備えたモータ制御装置において、２つ直列のスイッチング素子のオン／オフ状態を互いに反対の状態へと切り替える時には、２つ直列のスイッチング素子のうちの一方が実際にオフしてから、同時オン防止回路によるオンの禁止が解除されて他方のスイッチング素子がオンし始めるまでの期間（即ち「Ｔｋ−Ｔｏｆｆ」の時間）は、モータのコイルに蓄積された残留エネルギー（いわゆる逆起電力）を消弧させるための消弧電流が、各スイッチング素子に並設される保護用のダイオードに流れることとなり、スイッチング素子がオンしている時よりも電力損失及び発熱が大きくなる。
【０００８】
このため、上記「Ｔｋ−Ｔｏｆｆ」の時間は極力短いことが望ましく、そのためには、スイッチング素子のオフ応答時間Ｔｏｆｆの標準値をＴｏｆｆtyp とすると、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を極力小さく設定することが必要である。
【０００９】
しかし、従来の技術では、一時オン禁止時間Ｔｋの標準値Ｔｋtyp を、オフ応答時間Ｔｏｆｆの標準値Ｔｏｆｆtyp により近づけることができず、その結果、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値が、どうしても大きめに設定されることとなり、消弧電流による電力損失及び発熱を低減するには限度があった。
【００１０】
一方、モータ制御装置においては、モータへの通電方向に応じた方のスイッチング素子対を成す両スイッチング素子のうちの一方だけを継続してオンさせ、他方はＰＷＭ（パルス幅変調）制御でオン／オフさせることにより、モータの回転速度を制御する場合がある。
【００１１】
そして、例えば特開平９−１８３１３号公報には、こうした回転速度制御を行うモータ制御装置において、ＰＷＭ制御されるスイッチング素子のオフ時（即ち、通電オフ時）の消弧電流による電力損失及び発熱を低減するために、継続してオンされるスイッチング素子Ｔｒａと同じ電圧側に接続されたスイッチング素子Ｔｒｂ（換言すれば、ＰＷＭ制御されるスイッチング素子Ｔｒｃと直列に接続されたスイッチング素子Ｔｒｂ）を、上記ＰＷＭ制御されるスイッチング素子Ｔｒｃと反転状態に制御し、この制御により、モータへの通電オフ時に、同じ電圧側の２つのスイッチング素子Ｔｒａ，Ｔｒｂがオンするようにして、その２つのスイッチング素子Ｔｒａ，Ｔｒｂとモータとからなる環流閉路により消弧動作させることが提案されている。
【００１２】
つまり、一般に、Ｈブリッジ駆動回路のスイッチング素子としてはＭＯＳＦＥＴが用いられが、図８に例示するように、消弧電流の電流値が同じであれば、その消弧電流を、ＭＯＳＦＥＴに並列に設けられたダイオードに流すよりもＭＯＳＦＥＴをオンさせて流した方が、電力損失を小さく抑えることができるからである。
【００１３】
そして特に、このような特開平９−１８３１３号公報に記載の方法を用いる場合には、モータへの通電方向を切り替える時だけでなく、ＰＷＭ制御に伴う「通電→非通電（通電オフ）」及び「非通電（通電オフ）→通電」の各移行時においても、２つ直列のスイッチング素子のオン／オフ状態が互いに反対の状態へと切り替えられることとなり、貫通電流を防ぐためには、その各移行時においても上述の一時オン禁止時間Ｔｋが設けられることとなる。よって、消弧電流による電力損失及び発熱を低減するという上記公報の方法による効果を高めるためには、前述の「Ｔｋ−Ｔｏｆｆ」の時間を短くすることが一層要求される。
【００１４】
そこで、本発明は、消弧電流による電力損失及び発熱を低減するのに好適な電気負荷駆動装置の提供を目的としている。
【００１５】
【課題を解決するための手段及び発明の効果】
上記目的を達成するためになされた請求項１に記載の電気負荷駆動装置は、電気負荷への通電を制御するためのスイッチング素子として、オンすることにより電気負荷の１つの端子を負荷電源の高電圧側に導通させる高電圧側スイッチング素子と、オンすることにより前記端子を負荷電源の低電圧側に導通させる低電圧側スイッチング素子とを、少なくとも備えている。
【００１６】
そして、この電気負荷駆動装置では、駆動手段が、前記各スイッチング素子を夫々オン／オフさせるための各指令信号に応じて、該当するスイッチング素子をオン／オフさせる。また、同時オン防止手段が、前記両スイッチング素子のうちの一方のスイッチング素子に対応する指令信号がオンを示すレベルからオフを示すレベルに切り替わった時点から、予め設定された一時オン禁止時間Ｔｋが経過するまでの間、駆動手段が他方のスイッチング素子をオンさせるのを禁止することにより、前記両スイッチング素子が同時にオン状態となるのを防止する。
【００１７】
ここで特に、請求項１の電気負荷駆動装置では、同時オン防止手段を構成する素子のうち、その素子の電気的定数が変わると一時オン禁止時間Ｔｋが変化することとなる（以下、このことを「一時オン禁止時間Ｔｋの精度に関与する」という）時間精度関与素子と、駆動手段を構成する素子のうち、その素子の電気的定数が変わると、前記指令信号がオフを示すレベルに切り替わってから該指令信号に該当するスイッチング素子がオフするまでの応答時間（オフ応答時間）Ｔｏｆｆが変化することとなる（以下、このことを「オフ応答時間Ｔｏｆｆに関与する」という）応答時間関与素子とが、同一の集積素子内に構成されている。
【００１８】
このような請求項１の電気負荷駆動装置によれば、同時オン防止手段が計時する一時オン禁止時間Ｔｋの標準値Ｔｋtyp を「Ｔｋmin ≧Ｔｏｆｆmax 」となるように決定する際において、同一の集積素子内に構成される時間精度関与素子と応答時間関与素子とについては、定数のばらつきの差を考慮する必要がなくなる（即ち、定数ばらつきが同じであると見なすことができる）ため、その分、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たすためのＴｋtyp をＴｏｆｆtyp の近くに設定することができる。尚、先に述べているように、Ｔｋmin は、一時オン禁止時間Ｔｋの最小値であり、Ｔｏｆｆmax は、オフ応答時間Ｔｏｆｆの最大値であり、Ｔｏｆｆtyp は、オフ応答時間Ｔｏｆｆの標準値である。
【００１９】
このため、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を小さくすることができ、延いては、高電圧側スイッチング素子と低電圧側スイッチング素子とのオン／オフ状態を互いに反対の状態へと切り替える際において、その両スイッチング素子のうちの一方が実際にオフしてから、同時オン防止手段によるオンの禁止が解除されて他方のスイッチング素子がオンし始めるまでの期間（＝「Ｔｋ−Ｔｏｆｆ」の時間）であって、電気負荷に蓄積された残留エネルギーを消弧させるための消弧電流がスイッチング素子に並設される保護用のダイオードに流れる時間を、従来よりも短くすることができる。このため、消弧電流による電力損失及び発熱を低減することができる。
【００２０】
ところで、同一の集積素子内に構成する時間精度関与素子と応答時間関与素子とは、互いの定数ばらつきの差をなくすという面で、請求項２に記載の如く同種の素子が望ましい。
また特に、この場合、請求項３に記載の如く、駆動手段においてスイッチング素子のオフ応答時間Ｔｏｆｆを故意に長くするために設けられたコンデンサＣａと、同時オン防止手段にて一時オン禁止時間Ｔｋを計時するために用いられるコンデンサＣｂとを、応答時間関与素子と時間精度関与素子との各々として、同一の集積素子内に構成するようにすれば、より効果的である。つまり、コンデンサＣａがあるため、オフ応答時間Ｔｏｆｆのばらつきに関して、スイッチング素子自体の特性ばらつき（例えばスイッチング素子の寄生容量のばらつき）による影響を、極小にすることができるからである。
そして、請求項４の電気負荷駆動装置は、請求項１，２の電気負荷駆動装置において、
前記同時オン防止手段は、前記一時オン禁止時間をクロック信号に基づき計時するタイマ回路と、電源電圧と接地電位との間に直列に接続された発振用抵抗及び発振用コンデンサと、前記発振用抵抗と前記発振用コンデンサとの接続点の電圧を振動させ、その振動電圧から前記クロック信号を生成して該クロック信号を前記タイマ回路に出力する発振回路とを備えており、
前記各スイッチング素子はＦＥＴであり、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートに一端が接続されたゲート保護用抵抗を備えていると共に、そのゲート保護用抵抗の他端に前記ＦＥＴをオフさせるためのオフ駆動電圧を出力することにより、そのゲート保護用抵抗に対応するＦＥＴをオフさせるように構成されており、
前記発振用抵抗が、前記時間精度関与素子であり、
前記ゲート保護用抵抗が、前記応答時間関与素子であること、を特徴としてる。
また、請求項５の電気負荷駆動装置は、請求項１，２の電気負荷駆動装置において、
前記同時オン防止手段は、前記一時オン禁止時間をクロック信号に基づき計時するタイマ回路と、電源電圧と接地電位との間に直列に接続された定電流回路及び発振用コンデンサと、前記定電流回路と前記発振用コンデンサとの接続点の電圧を振動させ、その振動電圧から前記クロック信号を生成して該クロック信号を前記タイマ回路に出力する発振回路とを備えており、
前記各スイッチング素子はＦＥＴであり、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートと該ＦＥＴをオフさせるためのオフ駆動電圧との間に直列に接続されたオフ駆動用のトランジスタ及びオフ駆動用の定電流回路を備えていると共に、前記オフ駆動用のトランジスタをオンさせて、そのトランジスタに対応するＦＥＴのゲートに前記オフ駆動用の定電流回路を介して前記オフ駆動電圧を印加することにより、そのトランジスタに対応するＦＥＴをオフさせるように構成されており、
前記同時オン防止手段における前記定電流回路が、前記時間精度関与素子であり、
前記駆動手段における前記定電流回路が、前記応答時間関与素子であること、を特徴としている。
そして、請求項６の電気負荷駆動装置は、請求項５の電気負荷駆動装置において、
前記駆動手段は、前記ＦＥＴの各々について、そのＦＥＴのゲートと前記オフ駆動電圧との間に、そのＦＥＴの前記応答時間を故意に長くするためのコンデンサを備えており、
前記同時オン防止手段における前記定電流回路と前記発振用コンデンサとが、前記時間精度関与素子であり、
前記駆動手段における前記定電流回路と前記コンデンサとが、前記応答時間関与素子であること、を特徴としている。
【００２１】
次に、請求項７に記載の電気負荷駆動装置では、請求項１〜６の何れかの電気負荷駆動装置において、同時オン防止手段と駆動手段とが、時間精度関与素子及び応答時間関与素子を含めて、同一の集積素子内に構成されている。そして、このような電気負荷駆動装置によれば、構成部品点数を著しく低減することができると共に、部品の実装スペースを大幅に節約することができ、延いては、装置の小型化及び低コスト化が可能となる。
【００２２】
また、請求項８に記載の電気負荷駆動装置では、請求項７の電気負荷駆動装置において、各スイッチング素子も、前記同一の集積素子内に構成されている。そして、このような電気負荷駆動装置によれば、構成部品点数を一層低減することができる。尚、この場合、集積素子内の各部の温度は、スイッチング素子の動作状況に応じて大きく変化することとなるが、時間精度関与素子と応答時間関与素子との温度は常に同様に変化することとなるため問題はない。
【００２３】
一方、請求項９に記載の電気負荷駆動装置では、請求項１〜６の何れかの電気負荷駆動装置において、前記同一の集積素子内には、前記時間精度関与素子及び前記応答時間関与素子だけが構成されている。そして、このような電気負荷駆動装置によれば、例えば、異なる種類の電気負荷を駆動するためにスイッチング素子を変更し、それに伴い時間精度関与素子や応答時間関与素子の定数を変更しなければならない場合には、その時間精度関与素子及び応答時間関与素子が構成された集積素子を変えるだけで良く、他の部分は変更する必要がなくなる。また、このことから、装置の構成部品の標準化を行うのにも非常に有利である。
【００２４】
【発明の実施の形態】
以下、本発明が適用された実施形態の電気負荷駆動装置としての電子制御装置について、図面を用いて説明する。尚、本実施形態の電子制御装置は、車両のスロットルバルブを制御するものである。
【００２５】
［第１実施形態］
まず図１は、第１実施形態の電子制御装置１をスロットルバルブの制御系と共に表す概略構成図である。
図１に示すように、電子制御装置１には、車両のアクセルペダル２の踏み込み量を検出するペダル位置センサ３からの信号ＳＰと、エンジンの吸入空気管４に設けられたスロットルバルブ５の開度を検出するバルブ位置センサ６からの信号ＳＶとが入力されている。
【００２６】
そして、電子制御装置１は、ＣＰＵ９と、ＣＰＵ９からの指令信号Ｓ１〜Ｓ４に従って、スロットルバルブ５の開度を調節するための電気負荷としての直流モータ（以下単に、モータという）７を駆動するモータ駆動回路１０とを備えている。尚、後で詳しく説明するが、モータ駆動回路１０は、モータ７への通電を制御するための駆動回路として、４つのスイッチング素子からなるＨブリッジ駆動回路を備えており、ＣＰＵ９からモータ駆動回路１０への指令信号Ｓ１〜Ｓ４は、Ｈブリッジ駆動回路を成す４つの各スイッチング素子を夫々オン／オフさせるためのオン／オフ指令信号となっている。
【００２７】
そして、ＣＰＵ９は、上記両センサ３，６からの信号ＳＰ，ＳＶに基づいて、アクセルペダル２の踏み込み量に応じたスロットルバルブ５の開度を算出すると共に、スロットルバルブ５の実際の開度が上記算出した開度となるように、モータ駆動回路１０への指令信号Ｓ１〜Ｓ４のレベルを切り替える。また、本実施形態においては、モータ７の回転方向と回転速度とを制御すると共に、モータ７への通電オフ時の消弧電流による電力損失及び発熱を低減するために、前述した特開平９−１８３１３号公報に記載の方法を採用している。
【００２８】
次に、図２に示す如く、モータ駆動回路１０は、４つのスイッチング素子としてのＮチャネルＭＯＳＦＥＴ（以下単に、ＦＥＴという）１１〜１４からなるＨブリッジ駆動回路を備えている。
詳しく説明すると、Ｈブリッジ駆動回路は、ドレインがバッテリ８の＋端子の電位（負荷電源の高電圧側に相当し、以下、バッテリ電圧という）に接続され、ソースがモータ７の＋端子に接続されたＦＥＴ１１と、ドレインがバッテリ電圧に接続され、ソースがモータ７の−端子に接続されたＦＥＴ１２と、ドレインがモータ７の−端子に接続され、ソースが電流検出用抵抗１５を介してバッテリ８の−端子の電位（負荷電源の低電圧側に相当し、以下、接地電位という）に接続されたＦＥＴ１３と、ドレインがモータ７の＋端子に接続され、ソースが上記電流検出用抵抗１５を介して接地電位に接続されたＦＥＴ１４とから構成されている。つまり、ＦＥＴ１１とＦＥＴ１３とが、モータ７に＋端子から−端子への正転方向の電流を流すためのスイッチング素子対になっており、ＦＥＴ１２とＦＥＴ１４とが、モータ７に−端子から＋端子への逆転方向の電流を流すためのスイッチング素子対になっている。そして、ＣＰＵ９からモータ駆動回路１０への指令信号Ｓ１〜Ｓ４のうち、Ｓ１はＦＥＴ１１のオン／指令信号であり、Ｓ２はＦＥＴ１２のオン／オフ指令信号であり、Ｓ３はＦＥＴ１３のオン／オフ指令信号であり、Ｓ４はＦＥＴ１４のオン／オフ指令信号である。
【００２９】
また、各ＦＥＴ１１〜１４のドレイン−ソース間には、ソース側からドレイン側を順方向にしてダイオード２１〜２４が夫々並設されている。尚、本実施形態において、ダイオード２１〜２４は、ＦＥＴ１１〜１４の寄生ダイオードであるが、ＦＥＴ１１〜１４とは別に追加したものであっても良い。また、図２においては、図示の便宜上、モータ７がモータ駆動回路１０の中に示されている。
【００３０】
そして更に、モータ駆動回路１０は、電流検出用抵抗１５の両端に生じる電圧に基づいて、上記Ｈブリッジ駆動回路（延いてはモータ７）に所定値以上の過電流が流れていることを検知する電流検出回路１６と、過電流保護回路１７とを備えている。
【００３１】
ここで、電流検出回路１６は、ＦＥＴ１３，１４のソースと電流検出用抵抗１５との接続点に一端が接続された抵抗３１と、抵抗３１の他端と電流検出用抵抗１５のＦＥＴ１３，１４側とは反対側の端部（即ち、接地電位）との間に接続された抵抗３２と、一定の電源電圧Ｖｃ（例えば５Ｖ）と接地電位との間に直列に接続された抵抗３３，３４と、抵抗３１と抵抗３２との接続点に反転入力端子（−端子）が接続され、抵抗３３と抵抗３４との接続点に非反転入力端子（＋端子）が接続されたコンパレータ３５と、コンパレータ３５の出力端子と非反転入力端子との間に接続された帰還用抵抗３６とから構成されている。
【００３２】
そして、この電流検出回路１６において、コンパレータ３５の反転入力端子の電圧をＶｍとし、コンパレータ３５の非反転入力端子の電圧をＶｐとすると、電流検出用抵抗１５に所定値以上の過電流が流れていない正常時には、Ｖｐ≧Ｖｍとなって、コンパレータ３５の出力端子の電圧（以下、コンパレータ３５の出力という）がハイレベルとなる。
【００３３】
これに対し、電流検出用抵抗１５に所定値以上の過電流が流れて、コンパレータ３５の出力がハイレベルになっている際のＶｐよりもＶｍが大きくなると（Ｖｐ＜Ｖｍになると）、コンパレータ３５の出力が過電流を示すローレベルになる。そして、これにより、Ｖｐが小さくなり、以後は、その小さくなったＶｐよりもＶｍが更に小さくなるまで、コンパレータ３５の出力がローレベルとなる。つまり、過電流の判定値であるＶｐには、ヒステリシスが設けられている。
【００３４】
そして、上記のようなコンパレータ３５の出力は、過電流検知信号ＭＮとして、過電流保護回路１７とＣＰＵ９とに供給される（図１参照）。
また、過電流保護回路１７には、ＣＰＵ９からの各指令信号Ｓ１〜Ｓ４が入力される。そして、過電流保護回路１７は、電流検出回路１６からの上記過電流検知信号ＭＮがハイレベルの場合には、各ＦＥＴ１１〜１４に夫々対応する４つの出力端子ｏ１〜ｏ４から、ＣＰＵ９からの各指令信号Ｓ１〜Ｓ４をそのまま出力するが、上記過電流検知信号ＭＮがローレベルになると、上記各出力端子ｏ１〜ｏ４からの指令信号Ｓ１〜Ｓ４を、強制的にＦＥＴ１１〜１４のオフを示す方のローレベルにする。
【００３５】
一方、ＣＰＵ９は、電流検出回路１６からの過電流検知信号ＭＮがローレベルになると、モータ７に過電流が流れたと判断して、モータ駆動回路１０への指令信号Ｓ１〜Ｓ４を全てローレベルにし、その後、モータ７の駆動を再開しても良いと判断した時点で、通常の指令信号Ｓ１〜Ｓ４の出力を再開する。
【００３６】
また、モータ駆動回路１０は、ＦＥＴ１１のゲートに一端が接続されたゲート保護用の抵抗４１と、ＦＥＴ１１に対応する駆動信号Ｄ１がハイレベルの時に、上記抵抗４１の他端にＦＥＴ１１をオンさせるためのオン駆動電圧を出力してＦＥＴ１１をオンさせ、上記駆動信号Ｄ１がローレベルの時には、上記抵抗４１の他端にＦＥＴ１１をオフさせるためのオフ駆動電圧を出力してＦＥＴ１１をオフさせるプリドライブ回路５１と、ＦＥＴ１２のゲートに一端が接続されたゲート保護用の抵抗４２と、ＦＥＴ１２に対応する駆動信号Ｄ２がハイレベルの時に、上記抵抗４２の他端にＦＥＴ１２をオンさせるためのオン駆動電圧を出力してＦＥＴ１２をオンさせ、上記駆動信号Ｄ２がローレベルの時には、上記抵抗４２の他端にＦＥＴ１２をオフさせるためのオフ駆動電圧を出力してＦＥＴ１２をオフさせるプリドライブ回路５２と、ＦＥＴ１３のゲートに一端が接続されたゲート保護用の抵抗４３と、ＦＥＴ１３に対応する駆動信号Ｄ３がハイレベルの時に、上記抵抗４３の他端にＦＥＴ１３をオンさせるためのオン駆動電圧を出力してＦＥＴ１３をオンさせ、上記駆動信号Ｄ３がローレベルの時には、上記抵抗４３の他端にＦＥＴ１３をオフさせるためのオフ駆動電圧を出力してＦＥＴ１３をオフさせるプリドライブ回路５３と、ＦＥＴ１４のゲートに一端が接続されたゲート保護用の抵抗４４と、ＦＥＴ１４に対応する駆動信号Ｄ４がハイレベルの時に、上記抵抗４４の他端にＦＥＴ１４をオンさせるためのオン駆動電圧を出力してＦＥＴ１４をオンさせ、上記駆動信号Ｄ４がローレベルの時には、上記抵抗４４の他端にＦＥＴ１４をオフさせるためのオフ駆動電圧を出力してＦＥＴ１４をオフさせるプリドライブ回路５４とを備えている。
【００３７】
更に、モータ駆動回路１０は、過電流保護回路１７の出力端子ｏ１〜ｏ４から出力される指令信号Ｓ１〜Ｓ４から、各ＦＥＴ１１〜１４に対応する駆動信号Ｄ１〜Ｄ４を生成して、上記各プリドライブ回路５１〜５４に出力する同時オン防止回路４６を備えている。
【００３８】
この同時オン防止回路４６は、モータ７の同一端子に接続された２つ直列のＦＥＴ同士（ＦＥＴ１１，１４同士と、ＦＥＴ１２，１３同士）が同時にオン状態となって貫通電流が流れてしまうのを防止するための回路であり、電源電圧Ｖｃに一端が接続された発振用抵抗４７と、その抵抗４７の他端と接地電位との間に接続された発振用コンデンサ４８と、抵抗４７とコンデンサ４８との接続点の電圧を一定の周波数で振動させると共に、その振動電圧の波形（即ち、源発振信号）を矩形波に成形し更に分周して所定周波数のクロック信号Ｆｃｋを出力する発振回路４９とを備えている。
【００３９】
そして更に、同時オン防止回路４６は、プリドライブ回路５４への駆動信号Ｄ４の論理反転信号を出力するインバータ（反転回路）７１と、プリドライブ回路５３への駆動信号Ｄ３の論理反転信号を出力するインバータ７２と、プリドライブ回路５２への駆動信号Ｄ２の論理反転信号を出力するインバータ７３と、プリドライブ回路５１への駆動信号Ｄ１の論理反転信号を出力するインバータ７４と、過電流保護回路１７の出力端子ｏ１からの指令信号Ｓ１，発振回路４９からのクロック信号Ｆｃｋ，及びインバータ７１の出力信号に基づいてＦＥＴ１１用の駆動信号Ｄ１を生成し、その駆動信号Ｄ１をプリドライブ回路５１に出力する一時オン禁止回路６１と、過電流保護回路１７の出力端子ｏ２からの指令信号Ｓ２，発振回路４９からのクロック信号Ｆｃｋ，及びインバータ７２の出力信号に基づいてＦＥＴ１２用の駆動信号Ｄ２を生成し、その駆動信号Ｄ２をプリドライブ回路５２に出力する一時オン禁止回路６２と、過電流保護回路１７の出力端子ｏ３からの指令信号Ｓ３，発振回路４９からのクロック信号Ｆｃｋ，及びインバータ７３の出力信号に基づいてＦＥＴ１３用の駆動信号Ｄ３を生成し、その駆動信号Ｄ３をプリドライブ回路５３に出力する一時オン禁止回路６３と、過電流保護回路１７の出力端子ｏ４からの指令信号Ｓ４，発振回路４９からのクロック信号Ｆｃｋ，及びインバータ７４の出力信号に基づいてＦＥＴ１４用の駆動信号Ｄ４を生成し、その駆動信号Ｄ４をプリドライブ回路５４に出力する一時オン禁止回路６４とを備えている。
【００４０】
ここで、一時オン禁止回路６１は、発振回路４９からのクロック信号Ｆｃｋがクロック端子ＣＫに入力され、インバータ７１の出力信号が入力端子Ｔに入力された遅延タイマ回路６６と、その遅延タイマ回路６６の出力端子Ｑからの出力信号と過電流保護回路１７の出力端子ｏ１からの指令信号Ｓ１との論理積信号を、ＦＥＴ１１用の駆動信号Ｄ１として出力する論理積回路（アンドゲート）６７とから構成されている。
【００４１】
そして、遅延タイマ回路６６は、入力端子Ｔへの入力信号がローレベルの時に、カウント値が０にリセットされると共に、出力端子Ｑからの出力信号がローレベルにリセットされ、入力端子Ｔへの入力信号がハイレベルになると、発振回路４９からのクロック信号Ｆｃｋが立ち上がる毎にカウント値が１ずつカウントアップされて、そのカウント値が予め設定された設定値Ｋに達すると、出力端子Ｑからの出力信号がハイレベルになる。
【００４２】
よって、一時オン禁止回路６１では、過電流保護回路１７の出力端子ｏ１からの指令信号Ｓ１がローレベルであるか、或いは、インバータ７１の出力信号がローレベル（即ち、駆動信号Ｄ４がハイレベル）であれば、プリドライブ回路５１への駆動信号Ｄ１がローレベルになり、また、上記出力端子ｏ１からの指令信号Ｓ１がハイレベルであっても、駆動信号Ｄ４がハイレベルからローレベルに切り替わった時点から、遅延タイマ回路６６のカウント値が設定値Ｋに達するまでの一時オン禁止時間Ｔｋが経過するまでの間は、プリドライブ回路５１への駆動信号Ｄ１がハイレベルになるのが禁止されることとなる。そして、駆動信号Ｄ４がローレベルに切り替わってから上記の一時オン禁止時間Ｔｋが経過した時点で、上記出力端子ｏ１からの指令信号Ｓ１がハイレベルであれば、プリドライブ回路５１への駆動信号Ｄ１がハイレベルになる。
【００４３】
また、図示は省略しているが、他の一時オン禁止回路６２〜６４の各々も、一時オン禁止回路６１と全く同様の遅延タイマ回路６６と論理積回路６７とから構成されている。但し、一時オン禁止回路６２では、遅延タイマ回路６６の入力端子Ｔにインバータ７２の出力信号が入力され、論理積回路６７は、その遅延タイマ回路６６の出力端子Ｑからの出力信号と過電流保護回路１７の出力端子ｏ２からの指令信号Ｓ２との論理積信号を、ＦＥＴ１２用の駆動信号Ｄ２として出力する。また、一時オン禁止回路６３では、遅延タイマ回路６６の入力端子Ｔにインバータ７３の出力信号が入力され、論理積回路６７は、その遅延タイマ回路６６の出力端子Ｑからの出力信号と過電流保護回路１７の出力端子ｏ３からの指令信号Ｓ３との論理積信号を、ＦＥＴ１３用の駆動信号Ｄ３として出力する。また同様に、一時オン禁止回路６４では、遅延タイマ回路６６の入力端子Ｔにインバータ７４の出力信号が入力され、論理積回路６７は、その遅延タイマ回路６６の出力端子Ｑからの出力信号と過電流保護回路１７の出力端子ｏ４からの指令信号Ｓ４との論理積信号を、ＦＥＴ１４用の駆動信号Ｄ４として出力する。
【００４４】
そして更に、本第１実施形態のモータ駆動回路１０において、上記一時オン禁止回路６１〜６４，インバータ７１〜７４，抵抗４７，コンデンサ４８，及び発振回路４９からなる同時オン防止回路４６と、プリドライブ回路５１〜５４と、ゲート保護用の抵抗４１〜４４とが、同一の集積素子としての１つのＩＣ７６内に構成されている。
【００４５】
次に、以上のように構成された電子制御装置１の作用について、図３を用い説明する。
まず、ＣＰＵ９は、図３における時刻Ｔｃよりも左側に示すように、モータ７を正転させる場合には、ＦＥＴ１１用の指令信号Ｓ１をオン側のハイレベルにすると共に、ＦＥＴ１１と直列のＦＥＴ１４用の指令信号Ｓ４をオフ側のローレベルにし、更に、ＦＥＴ１１と正転方向通電用のスイッチング素子対を成すＦＥＴ１３用の指令信号Ｓ３を、目標のモータ回転速度に応じたデューティ比となるようにＰＷＭ制御する。そして更に、ＣＰＵ９は、ＰＷＭ制御されるＦＥＴ１３のオフ時（即ち、モータ７への通電オフ時）の消弧電流による電力損失及び発熱を低減するために、ＦＥＴ１１と同じ電圧側に接続されたＦＥＴ１２（換言すれば、ＦＥＴ１３と直列のＦＥＴ１２）用の指令信号Ｓ２を、指令信号Ｓ３と反転の状態にＰＷＭ制御する。
【００４６】
また、ＣＰＵ９は、図３における時刻Ｔｃよりも右側に示すように、モータ７を逆転させる場合には、ＦＥＴ１２用の指令信号Ｓ２をオン側のハイレベルにすると共に、ＦＥＴ１２と直列のＦＥＴ１３用の指令信号Ｓ３をオフ側のローレベルにし、更に、ＦＥＴ１２と逆転方向通電用のスイッチング素子対を成すＦＥＴ１４用の指令信号Ｓ４を、目標のモータ回転速度に応じたデューティ比となるようにＰＷＭ制御する。そして更に、ＣＰＵ９は、ＰＷＭ制御されるＦＥＴ１４のオフ時（通電オフ時）の消弧電流による電力損失及び発熱を低減するために、ＦＥＴ１２と同じ電圧側に接続されたＦＥＴ１１（換言すれば、ＦＥＴ１４と直列のＦＥＴ１１）用の指令信号Ｓ１を、指令信号Ｓ４と反転の状態にＰＷＭ制御する。
【００４７】
よって、互いに直列のＦＥＴ１１，１４に夫々対応する指令信号Ｓ１，Ｓ４は、互いに反対のレベルとなり、互いに直列のＦＥＴ１２，１３に夫々対応する指令信号Ｓ２，Ｓ３も、互いに反対のレベルとなる。
そして、モータ駆動回路１０において、電流検出回路１６からの過電流検知信号ＭＮがハイレベルである正常時には、過電流保護回路１７から同時オン防止回路４６の各一時オン禁止回路６１〜６４へ、ＣＰＵ９からの指令信号Ｓ１〜Ｓ４が夫々供給され、各一時オン禁止回路６１〜６４は、前述した遅延タイマ回路６６と論理積回路６７との機能により、該当するプリドライブ回路５１〜５４へ駆動信号Ｄ１〜Ｄ４を出力する。
【００４８】
このため、各駆動信号Ｄ１〜Ｄ４は、ＣＰＵ９からの指令信号Ｓ１〜Ｓ４に応じて、図３に示す如くレベル変化し、その各駆動信号Ｄ１〜Ｄ４に応じて、該当するＦＥＴ１１〜１４がオン／オフすることとなる。
即ち、２つ直列のＦＥＴ１１，１４に夫々対応する信号について述べると、駆動信号Ｄ１は、指令信号Ｓ１がローレベルならばローレベルとなる。そして、指令信号Ｓ１がハイレベルに切り替わっても、その時点で指令信号Ｓ４がローレベルに切り替わり、駆動信号Ｄ４もローレベルに切り替わるため、その切り替わり時点から遅延タイマ回路６６のカウント値が設定値Ｋに達するまでの一時オン禁止時間Ｔｋが経過するまでの間は、駆動信号Ｄ１がハイレベルになるのが禁止され、一時オン禁止時間Ｔｋが経過すると、駆動信号Ｄ１がハイレベルに切り替わる。同様に、駆動信号Ｄ４は、指令信号Ｓ４がローレベルならばローレベルとなる。そして、指令信号Ｓ４がハイレベルに切り替わっても、その時点で指令信号Ｓ１がローレベルに切り替わり、駆動信号Ｄ１もローレベルに切り替わるため、その切り替わり時点から一時オン禁止時間Ｔｋが経過するまでの間は、駆動信号Ｄ４がハイレベルになるのが禁止され、一時オン禁止時間Ｔｋが経過すると、駆動信号Ｄ４がハイレベルに切り替わる。
【００４９】
つまり、一時オン禁止回路６１，６４及びインバータ７１，７４の相互作用により、２つ直列のＦＥＴ１１，１４のうちの一方に対応する指令信号及び駆動信号がハイレベルからローレベルに切り替わった時点から、一時オン禁止時間Ｔｋが経過するまでの間は、他方のＦＥＴに対応する駆動信号がハイレベルにならないようにして、両ＦＥＴ１１，１４が同時にオン状態となるのを防止している。
【００５０】
また、２つ直列のＦＥＴ１２，１３に夫々対応する信号ついても、全く同様である。
即ち、駆動信号Ｄ２は、指令信号Ｓ２がローレベルならばローレベルとなる。そして、指令信号Ｓ２がハイレベルに切り替わっても、その時点で指令信号Ｓ３がローレベルに切り替わり、駆動信号Ｄ３もローレベルに切り替わるため、その切り替わり時点から一時オン禁止時間Ｔｋが経過するまでの間は、駆動信号Ｄ２がハイレベルになるのが禁止され、一時オン禁止時間Ｔｋが経過すると、駆動信号Ｄ２がハイレベルに切り替わる。同様に、駆動信号Ｄ３は、指令信号Ｓ３がローレベルならばローレベルとなる。そして、指令信号Ｓ３がハイレベルに切り替わっても、その時点で指令信号Ｓ２がローレベルに切り替わり、駆動信号Ｄ２もローレベルに切り替わるため、その切り替わり時点から一時オン禁止時間Ｔｋが経過するまでの間は、駆動信号Ｄ３がハイレベルになるのが禁止され、一時オン禁止時間Ｔｋが経過すると、駆動信号Ｄ３がハイレベルに切り替わる。
【００５１】
つまり、一時オン禁止回路６２，６３及びインバータ７２，７３の相互作用により、２つ直列のＦＥＴ１２，１３のうちの一方に対応する指令信号及び駆動信号がハイレベルからローレベルに切り替わった時点から、一時オン禁止時間Ｔｋが経過するまでの間は、他方のＦＥＴに対応する駆動信号がハイレベルにならないようにして、両ＦＥＴ１２，１３が同時にオン状態となるのを防止している。
【００５２】
このため、各一時オン禁止回路６１〜６４の遅延タイマ回路６６が計時する一時オン禁止時間Ｔｋは、「従来の技術」の項でも述べたように、指令信号Ｓｎ（ｎは１〜４の何れか）がローレベルに切り替わった時点（即ち、駆動信号Ｄｎがローレベルに切り替わった時点）から、その信号Ｓｎ，Ｄｎに該当するＦＥＴが実際にオフするまでの遅れ時間（オフ応答時間）Ｔｏｆｆよりも大きい値に設定されている。詳しくは、一時オン禁止時間Ｔｋの設計上の標準値Ｔｋtyp は、各回路を構成する部品や周囲温度等のあらゆるばらつきを考慮した上で、その一時オン禁止時間Ｔｋの最小値Ｔｋmin が、上記オフ応答時間Ｔｏｆｆの最大値Ｔｏｆｆmax よりも必ず大きくなるように設定されている。
【００５３】
よって、本実施形態の電子制御装置１において、２つ直列のＦＥＴ（ＦＥＴ１１，１４同士と、ＦＥＴ１２，１３同士）のオン／オフ状態を互いに反対の状態へと切り替える時には、図３（特に「回路電力」と記した段）に示すように、２つ直列のＦＥＴのうちの一方が実際にオフしてから、同時オン防止回路４６によるオンの禁止が解除されて他方のＦＥＴがオンし始めるまでの期間（即ち「Ｔｋ−Ｔｏｆｆ」の時間）は、モータ７のコイルに蓄積された残留エネルギー（いわゆる逆起電力）を消弧させるための消弧電流が、各ＦＥＴ１１〜１４に並設されたダイオード２１〜２４の何れかに流れることとなり、ＦＥＴがオンしている時よりも電力損失及び発熱が大きくなる。
【００５４】
このため、上記「Ｔｋ−Ｔｏｆｆ」の時間は極力短いことが望ましく、そのためには、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を極力小さく設定することが必要である。
そこで、本実施形態の電子制御装置１では、モータ駆動回路１０を構成する各素子のうちで、少なくとも、一時オン禁止時間Ｔｋの精度に関与する発振用抵抗４７と、ＦＥＴ１１〜１４のオフ応答時間Ｔｏｆｆに関与するゲート保護用抵抗４１〜４４とを、同一のＩＣ７６内に構成するようにしている。
【００５５】
この理由について述べる。
まず、オフ応答時間Ｔｏｆｆが最大となるのは、ＦＥＴ１１〜１４の端子間（詳しくはゲート−ソース間）の寄生容量が最大で、且つ、ゲート保護用抵抗４１〜４４の抵抗値が最大の場合である。
【００５６】
また、一時オン禁止時間Ｔｋが最小となるのは、発振用コンデンサ４８の容量が最小で、且つ、発振用抵抗４７の抵抗値が最小の場合である。つまり、コンデンサ４８の容量と抵抗４７の抵抗値とが小さい方にばらつけば、発振回路４９から出力されるクロック信号Ｆｃｋの周期Ｔｃｋが短くなるからである。
【００５７】
ここで、一時オン禁止時間Ｔｋの標準値Ｔｋtyp を「Ｔｋmin ≧Ｔｏｆｆmax 」となるように決定する際において、発振用抵抗４７とゲート保護用抵抗４１〜４４とについては、抵抗値の標準値からのずれと変化特性とが互いに同じになることから、抵抗値のばらつきの差を考慮する必要がなくなる（即ち、定数ばらつきが同じであると見なすことができる）。よって、その分、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たすためのＴｋtyp をＴｏｆｆtyp の近くに設定することができる。
【００５８】
このため、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を小さくすることができる。具体的には、一時オン禁止回路６１〜６４の遅延タイマ回路６６における前述の設定値Ｋを、より小さい値に設定することができる。
【００５９】
この結果、ＦＥＴ１１とＦＥＴ１４とのオン／オフ状態を互いに反対の状態へと切り替える際、及び、ＦＥＴ１２とＦＥＴ１３とのオン／オフ状態を互いに反対の状態へと切り替える際において、その両ＦＥＴのうちの一方が実際にオフしてから他方のＦＥＴがオンし始めるまでの期間（＝「Ｔｋ−Ｔｏｆｆ」の時間）であって、モータ７のコイルに蓄積された残留エネルギーを消弧させるための消弧電流がダイオード２１〜２４の何れかに流れる時間を、従来よりも短くすることができ、消弧電流による電力損失及び発熱を低減することができるのである。
【００６０】
例えば、抵抗４７と抵抗４１〜４４との各抵抗値が、初期公差と温度特性（温度による変化）と経時変化とを合わせて、標準値から±１５％ばらつくとすると、抵抗４７と抵抗４１〜４４とが同一の集積素子内に構成されていなければ、抵抗４７と抵抗４１〜４４との間のばらつきの差は最大３０（＝１５＋１５）％になる。これに対して、本第１実施形態では、こうしたばらつきの差は考慮しなくても済むため、仮に、抵抗４７と抵抗４１〜４４とが同一の集積素子内に構成されていない場合の一時オン禁止時間Ｔｋの設定値（標準値）Ｔｋtyp が１００μｓであったとすると、その設定値Ｔｋtyp を７０（＝１００×（１−０．３））μｓに短縮することができ、これに応じて、ＦＥＴのオン／オフ状態の切り替え時における消弧電流による電力損失及び発熱を低減できるわけである。
【００６１】
また更に、本実施形態の電子制御装置１では、発振用抵抗４７とゲート保護用抵抗４１〜４４だけでなく、同時オン防止回路４６全体とプリドライブ回路５１〜５４をも同じＩＣ７６内に構成しているため、構成部品点数を著しく低減することができると共に、部品の実装スペースを大幅に節約することができ、延いては、装置の小型化及び低コスト化が可能となる。
【００６２】
尚、本第１実施形態では、ＦＥＴ１１とＦＥＴ１２との各々が高電圧側スイッチング素子に相当すると共に、ＦＥＴ１３がＦＥＴ１２に対応する低電圧側スイッチング素子に相当し、ＦＥＴ１４がＦＥＴ１１に対応する低電圧側スイッチング素子に相当している。そして、プリドライブ回路５１〜５４及びゲート保護用抵抗４１〜４４が駆動手段に相当し、同時オン防止回路４６が同時オン防止手段に相当している。そして更に、発振用抵抗４７が、同一の集積素子内に構成される時間精度関与素子に相当し、ゲート保護用抵抗４１〜４４が、同一の集積素子内に構成される応答時間関与素子に相当している。
【００６３】
一方、上記第１実施形態の電子制御装置１において、ＦＥＴ１１〜１４もＩＣ７６内に構成しても良い。そして、このようにすれば、構成部品点数を一層低減することができる。また、この場合、ＩＣ７６内の各部の温度は、ＦＥＴ１１〜１４の動作状況に応じて大きく変化することとなるが、時間精度関与素子としての抵抗４７と応答時間関与素子としての抵抗４１〜４４との温度は、常に同様に変化することとなるため問題ない。
【００６４】
また更に、過電流保護回路１７や、電流検出回路１６（或いは、電流検出回路１６の電流検出用抵抗１５以外の素子）も、ＩＣ７６内に構成しても良い。
［第２実施形態］
次に、第２実施形態の電子制御装置について説明する。
【００６５】
第２実施形態の電子制御装置は、第１実施形態の電子制御装置１と比較すると、モータ駆動回路１０に代えて、図４に示すモータ駆動回路７８を備えている。尚、図４において、図２と同じ構成要素については、同一の符号を付しているため、説明を省略する。
【００６６】
そして、本第２実施形態の電子制御装置に設けられたモータ駆動回路７８では、第１実施形態のモータ駆動回路１０と比較すると、同時オン防止回路４６と、プリドライブ回路５１〜５４と、ゲート保護用抵抗４１〜４４とが、１つのＩＣ内に構成されておらず、時間精度関与素子としての発振用抵抗４７と、応答時間関与素子としてのゲート保護用抵抗４１〜４４とが、同一の集積素子としての１つの抵抗アレイ８０内に構成されている。
【００６７】
このような第２実施形態の電子制御装置によっても、発振用抵抗４７とゲート保護用抵抗４１〜４４とについて、抵抗値のばらつきの差を考慮する必要がなくなり、第１実施形態の電子制御装置１と同様の効果を得ることができる。
また、本第２実施形態の電子制御装置によれば、例えば、異なる種類のモータ７を駆動するためにＦＥＴ１１〜１４を変更し、それに伴い発振用抵抗４７とゲート保護用抵抗４１〜４４との抵抗値を変更しなければならない場合には、抵抗アレイ８０を変えるだけで良く、他の部分は変更する必要がなくなる。よって、他の部分（例えば、同時オン防止回路４６の発振用抵抗４７以外の部分、過電流保護回路１７、及びプリドライブ回路５１〜５４など）をＩＣ化した場合でも、そのＩＣを変更することなく設計変更に対応することができる。
【００６８】
［第３実施形態］
次に、第３実施形態の電子制御装置について説明する。
第３実施形態の電子制御装置は、第１実施形態の電子制御装置１と比較すると、モータ駆動回路１０に代えて、図５に示すモータ駆動回路８２を備えている。尚、図５において、図２と同じ構成要素については、同一の符号を付しているため、説明を省略する。
【００６９】
そして、本第３実施形態の電子制御装置に設けられたモータ駆動回路８２は、第１実施形態のモータ駆動回路１０に対して、下記の（１）〜（３）の点が異なっている。
（１）ゲート保護用抵抗４１〜４４が設けられておらず、それに伴い、プリドライブ回路５１〜５４に代わるプリドライブ回路５１’〜５４’が設けられている。尚、プリドライブ回路５１’〜５４’も、プリドライブ回路５１〜５４と同様に、駆動信号Ｄ１〜Ｄ４に応じて各ＦＥＴ１１〜１４をオン／オフさせるものである。
【００７０】
そして、各プリドライブ回路５１’〜５４’は、図６（Ａ）に示すように、駆動信号Ｄｎ（ｎは１〜４の何れか）を論理反転させて出力するインバータ５５と、ベースがインバータ５５の出力端子に夫々接続されると共に、互いのコレクタ同士が駆動対象のＦＥＴ（ＦＥＴ１１〜１４の何れか）のゲートに接続されたＰＮＰトランジスタ５６及びＮＰＮトランジスタ５７と、駆動対象のＦＥＴをオンさせるためのオン駆動電圧ＶｄとＰＮＰトランジスタ５６のエミッタとの間に接続されて、上記オン駆動電圧ＶｄからＰＮＰトランジスタ５６のエミッタ側へ一定の電流を流す定電流回路５８と、ＮＰＮトランジスタ５７のエミッタと駆動対象のＦＥＴをオフさせるためのオフ駆動電圧（ここでは接地電位）との間に接続されて、ＮＰＮトランジスタ５７のエミッタから接地電位側へ一定の電流を流す定電流回路５９とから構成されている。
【００７１】
このようなプリドライブ回路５１’〜５４’では、駆動信号Ｄｎがハイレベルになると、両トランジスタ５６，５７のうち、トランジスタ５６だけがオンして、駆動対象のＦＥＴのゲートへ定電流回路５８を介してオン駆動電圧Ｖｄが印加される。また、駆動信号Ｄｎがローレベルになると、両トランジスタ５６，５７のうち、トランジスタ５７だけがオンして、駆動対象のＦＥＴのゲートへ定電流回路５９を介してオフ駆動電圧としての０Ｖ（＝接地電位）が印加される。
【００７２】
つまり、本第３実施形態のモータ駆動回路８２では、ゲート保護用抵抗４１〜４４の代わりに、定電流回路５８，５９を用いている。そして、定電流回路５８，５９が流す一定電流値が小さいほど、オフ応答時間Ｔｏｆｆが大きくなる。
尚、第１及び第２実施形態のプリドライブ回路５１〜５４は、図６（Ａ）の回路構成から、定電流回路５８，５９を削除して、ＰＮＰトランジスタ５６のエミッタをオン駆動電圧Ｖｄに接続すると共に、ＮＰＮトランジスタ５７のエミッタを接地電位に接続したものである。
【００７３】
（２）同時オン防止回路４６に発振用抵抗４７が備えられておらず、それに伴い、同時オン防止回路４６には、発振回路４９に代わる発振回路４９’が設けられている。尚、発振回路４９’も、発振回路４９と同様に、各一時オン禁止回路６１〜６４の遅延タイマ回路６６へクロック信号Ｆｃｋを供給するものである。
【００７４】
そして、発振回路４９’は、図６（Ｂ）に示すように、エミッタが接地電位に接続された発振駆動用のＮＰＮトランジスタ８５と、電源電圧ＶｃとＮＰＮトランジスタ８５のコレクタとの間に接続されて、電源電圧ＶｃからＮＰＮトランジスタ８５のコレクタ側へ一定の電流を流す定電流回路８６と、入力端子がＮＰＮトランジスタ８５のコレクタに接続されたシュミットトリガインバータ８７と、出力端子がＮＰＮトランジスタ８５のベースに接続され、入力端子がシュミットトリガインバータ８７の出力端子に接続されたインバータ８８と、シュミットトリガインバータ８７の出力信号を分周し、その分周した信号をクロック信号Ｆｃｋとして出力する分周回路８９とから構成されている。
【００７５】
そして更に、この発振回路４９’では、ＮＰＮトランジスタ８５のコレクタと定電流回路８６との接続点が、発振用コンデンサ４８の接地電位側とは反対側の端部に接続されている。
このような発振回路４９’では、ＮＰＮトランジスタ８５のコレクタ電圧（即ち、定電流回路８６と発振用コンデンサ４８との接続点の電圧）が一定の周波数で振動することとなり、その振動電圧の波形を矩形波に成形し更に分周した発振信号が、クロック信号Ｆｃｋとして出力される。
【００７６】
つまり、本第３実施形態のモータ駆動回路８２では、発振用抵抗４７の代わりに、定電流回路８６を用いている。そして、定電流回路８６が流す一定電流値が大きいほど、一時オン禁止時間Ｔｋが小さくなる。
尚、第１及び第２実施形態の発振回路４９は、図６（Ｂ）の回路構成から定電流回路８６を削除して、ＮＰＮトランジスタ８５のコレクタを、発振用抵抗４７と発振用コンデンサ４８との接続点に接続したものである。
【００７７】
（３）そして、上記の定電流回路８６を有した発振回路４９’，発振用コンデンサ４８，一時オン禁止回路６１〜６４，及びインバータ７１〜７４からなる同時オン防止回路４６と、上記の定電流回路５８，５９を有したプリドライブ回路５１’〜５４’とが、同一の集積素子としての１つのＩＣ８４内に構成されている。
【００７８】
以上のような第３実施形態の電子制御装置によっても、一時オン禁止時間Ｔｋの精度に関与する発振回路４９’の定電流回路８６と、ＦＥＴ１１〜１４のオフ応答時間Ｔｏｆｆに関与するプリドライブ回路５１’〜５４’の定電流回路５８，５９とが、同一のＩＣ８４内に構成されているため、一時オン禁止時間Ｔｋの標準値Ｔｋtyp を「Ｔｋmin ≧Ｔｏｆｆmax 」となるように決定する際において、定電流回路８６と定電流回路５８，５９とについては、定電流値のばらつきの差を考慮する必要がなくなり、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たすＴｋtyp を、Ｔｏｆｆtyp の近くに設定することができる。よって、第１実施形態の電子制御装置１と同様に、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を小さくすることができ、消弧電流による電力損失及び発熱を低減することができる。
【００７９】
また、本第３実施形態の電子制御装置においても、定電流回路８６，５８，５９だけでなく、同時オン防止回路４６全体とプリドライブ回路５１〜５４全体とを同じＩＣ８４内に構成しているため、構成部品点数を著しく低減することができ、装置の小型化及び低コスト化が可能となる。
【００８０】
尚、本第３実施形態では、プリドライブ回路５１’〜５４’が駆動手段に相当し、同時オン防止回路４６の発振回路４９’を構成する定電流回路８６が、同一の集積素子内に構成される時間精度関与素子に相当し、プリドライブ回路５１’〜５４’を構成する定電流回路５９が、同一の集積素子内に構成される応答時間関与素子に相当している。
【００８１】
［第４実施形態］
次に、第４実施形態の電子制御装置について説明する。
第４実施形態の電子制御装置は、上記第３実施形態の電子制御装置と比較すると、モータ駆動回路８２に代えて、図７に示すモータ駆動回路９２を備えている。尚、図７において、前述した図２や図５と同じ構成要素については、同一の符号を付しているため、説明を省略する。
【００８２】
そして、本第４実施形態の電子制御装置に設けられたモータ駆動回路９２は、第３実施形態のモータ駆動回路８２に対して、下記の（ａ）及び（ｂ）の点が異なっている。
（ａ）ＦＥＴ１１〜１４の各ゲート（換言すれば、プリドライブ回路５１’〜５４’の出力端子であり、トランジスタ５６，５７のコレクタ）と接地電位との間に、夫々、コンデンサＣ１〜Ｃ４を接続することにより、ＦＥＴ１１〜１４のオフ応答時間Ｔｏｆｆを故意に長くしている。そして、これにより、オフ応答時間Ｔｏｆｆのばらつきに関し、ＦＥＴ１１〜１４の寄生容量のばらつきによる影響を低減している。このため、コンデンサＣ１〜Ｃ４の静電容量は、ＦＥＴ１１〜１４の寄生容量よりも十分に大きい値に設定されている。
【００８３】
（ｂ）更に、上記コンデンサＣ１〜Ｃ４は、発振用コンデンサ４８を含む同時オン防止回路４６及びプリドライブ回路５１’〜５４’と共に、同一の集積素子としての１つのＩＣ９４内に構成されている。
このような第４実施形態の電子制御装置によれば、一時オン禁止時間Ｔｋの標準値Ｔｋtyp を「Ｔｋmin ≧Ｔｏｆｆmax 」となるように決定する際において、発振回路４９’の定電流回路８６とプリドライブ回路５１’〜５４’の定電流回路５８，５９との定電流値のばらつき差を考慮する必要がない上に、コンデンサＣ１〜Ｃ４があるため、ＦＥＴ１１〜１４の寄生容量のばらつきによる影響を殆ど無くすことができ、しかも、一時オン禁止時間Ｔｋの精度に関与する発振用コンデンサ４８と、ＦＥＴ１１〜１４のオフ応答時間Ｔｏｆｆに関与するコンデンサＣ１〜Ｃ４との両者も、同じＩＣ９４内に構成されているため、その発振用コンデンサ４８とコンデンサＣ１〜Ｃ４との静電容量のばらつき差も考慮する必要が無くなる。よって、第３実施形態の電子制御装置よりも、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を一層小さくすることができ、消弧電流による電力損失及び発熱を一層低減することができる。
【００８４】
具体的には、まず、オフ応答時間Ｔｏｆｆが最大となるのは、コンデンサＣ１〜Ｃ４の静電容量が最大で、且つ、定電流回路５８，５９の定電流値が最小の場合である。また、一時オン禁止時間Ｔｋが最小となるのは、発振用コンデンサ４８の静電容量が最小で、且つ、定電流回路８６の定電流値が最大の場合である。
【００８５】
ところが、本第４実施形態では、定電流回路８６と定電流回路５８，５９とについて、定電流値の基準時からのばらつきが同じになるだけでなく、発振用コンデンサ４８とコンデンサＣ１〜Ｃ４とについても、静電容量の基準値からのばらつきが同じになるため、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たすためのＴｋtyp を、Ｔｏｆｆtyp の一層近くに設定することができ、「Ｔｋmin ≧Ｔｏｆｆmax 」を満たす「Ｔｋtyp −Ｔｏｆｆtyp 」の値を、より小さくすることができるのである。
【００８６】
例えば、定電流回路の定電流値と、コンデンサの静電容量とが、標準値から夫々±１５％ばらつくとすると、定電流回路８６と定電流回路５８，５９とが同一の集積素子内に構成されておらず且つコンデンサ４８とコンデンサＣ１〜Ｃ４とが同一の集積素子内に構成されていない場合（以下、従来の場合という）には、定電流回路８６と定電流回路５８，５９との間の定電流値のばらつき差と、コンデンサ４８とコンデンサＣ１〜Ｃ４との間の静電容量のばらつき差とが、夫々最大３０％なる。これに対して、本第４実施形態によれば、こうしたばらつきの差は考慮しなくても済むため、仮に、従来の場合の一時オン禁止時間Ｔｋの設定値Ｔｋtyp が１００μｓであったとすると、その設定値Ｔｋtyp を４０（＝１００×（１−（０．３＋０．３）））μｓにまで短縮することができ、これに応じて、ＦＥＴのオン／オフ状態の切り替え時における消弧電流による電力損失及び発熱を一層低減することができる。
【００８７】
尚、本第４実施形態では、プリドライブ回路５１’〜５４’とコンデンサＣ１〜Ｃ４とが駆動手段に相当し、定電流回路８６と発振用コンデンサ４８とが時間精度関与素子に相当し、定電流回路５９とコンデンサＣ１〜Ｃ４とが応答時間関与素子に相当している。特に、時間精度関与素子としての定電流回路８６に対応する応答時間関与素子が定電流回路５９となっており、時間精度関与素子としての発振用コンデンサ４８に対応する応答時間関与素子がコンデンサＣ１〜Ｃ４となっている。そして更に、発振用コンデンサ４８は、同時オン防止手段にて一時オン禁止時間Ｔｋを計時するために用いられるコンデンサに相当している。
【００８８】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、 第３及び第４実施形態の各電子制御装置においても、ＦＥＴ１１〜１４をＩＣ８４，９４内に構成しても良い。また、過電流保護回路１７や電流検出回路１６（或いは、電流検出回路１６の電流検出用抵抗１５以外の素子）も、ＩＣ８４，９４内に構成しても良い。
【００８９】
また、第４実施形態の電子制御装置において、発振用コンデンサ４８とコンデンサＣ１〜Ｃ４との各々は、ＩＣ９４とは別のコンデンサーアレイ内に構成するようにしても良い。
一方、本発明は、電気負荷に対する通電方向を切り替えないタイプのハーフブリッジ駆動回路（例えば、図２において、ＦＥＴ１１〜１４のうちのＦＥＴ１１，１４が削除されると共に、モータ７の＋端子がバッテリ電圧に直接接続された構成の駆動回路）を備えた装置に対しても、全く同様に適用することができる。
【図面の簡単な説明】
【図１】  第１実施形態の電子制御装置をスロットルバルブの制御系と共に表す概略構成図である
【図２】  第１実施形態の電子制御装置に設けられたモータ駆動回路を表す回路図である。
【図３】  第１実施形態のモータ駆動回路の作用を表すタイムチャートである。
【図４】  第２実施形態の電子制御装置に設けられたモータ駆動回路を表す回路図である。
【図５】  第３実施形態の電子制御装置に設けられたモータ駆動回路を表す回路図である。
【図６】  第３実施形態のモータ駆動回路におけるプリドライブ回路と発振回路とを表す回路図である。
【図７】  第４実施形態の電子制御装置に設けられたモータ駆動回路を表す回路図である。
【図８】  ＭＯＳＦＥＴ及びダイオードの電力損失と通電電流との関係を表す特性図である。
【符号の説明】
１…電子制御装置、２…アクセルペダル、３…ペダル位置センサ、４…吸入空気管、５…スロットルバルブ、６…バルブ位置センサ、７…直流モータ、８…バッテリ、９…ＣＰＵ、１０，７８，８２，９２…モータ駆動回路、１１〜１４…ＦＥＴ、１５…電流検出用抵抗、１６…電流検出回路、１７…過電流保護回路、２１〜２４…ダイオード、３１〜３４，３６，４１〜４４，４７…抵抗、３５…コンパレータ、４６…同時オン防止回路、４８，Ｃ１〜Ｃ４…コンデンサ、４９，４９’…発振回路、５１〜５４，５１’〜５４’…プリドライブ回路、５５，７１〜７４，８８…インバータ、５６…ＰＮＰトランジスタ、５７，８５…ＮＰＮトランジスタ、５８，５９，８６…定電流回路、６１〜６４…一時オン禁止回路、６６…遅延タイマ回路、６７…論理積回路、７６，８４，９４…ＩＣ、８０…抵抗アレイ、８７…シュミットトリガインバータ、８９…分周回路
【図１】
0003899926.tif 000002
【図２】
0003899926.tif 000003
【図３】
0003899926.tif 000004
【図４】
0003899926.tif 000005
【図５】
0003899926.tif 000006
【図６】
0003899926.tif 000007
【図７】
0003899926.tif 000008
【図８】
0003899926.tif 000009