(57)【特許請求の範囲】
【請求項１】
下層配線を形成させた半導体基板上に絶縁膜層を形成する工程と、
下層配線が部分的に露出されるように前記絶縁膜を選択的に除去して接続ホールを形成する工程と、
前記接続ホールを含む絶縁膜上に第１導電性物質層を形成する工程と、
前記第１導電性物質層を接続ホール内にのみ残るように除去してプラグを形成する工程と、
前記プラグに含まれている不純物が除去されるように酸素を含むガス雰囲気中で低抵抗処理を施す工程と、
前記プラグを含む絶縁膜層上に第２導電性物質層を形成して上層配線を形成する工程と、
を備えることを特徴とする半導体素子の金属配線形成方法。
【請求項２】
プラグを接続ホールと絶縁層上に第１導電性物質を堆積し、その後異方性乾式エッチング工程でエッチバックして形成することを特徴とする請求項１に記載の半導体素子の金属配線形成方法、
【請求項３】
プラグを接続ホールと絶縁層上に第１導電性物質を堆積し、その後シリカなどの研磨剤とＨＮＯ3 、ＨＯＣｌなどの添加剤とを含むスラリを利用してＣＭＰ工程で形成することを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項４】
プラグの低抵抗処理工程は、水素、酸素、又はこれらの混合ガスを利用して３００〜５００℃の温度での熱処理又はプラズマ処理工程で行うことを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項５】
プラズマ処理は、Ｈ4Ｏ2をソースガスとして水素キャリヤガスを利用してＭＯＣＶＤ装置内に導入させ、圧力を０．５〜５Ｔｏｒｒ、流量を１００〜１０００ｓｃｃｍ、温度を１３０〜１７０℃として実施することを特徴とする請求項４に記載の半導体素子の金属配線形成方法。
【請求項６】
第２導電性物質層は、スパッタリングなどの物理的堆積法で形成することを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項７】
プラグと第２導電性物質層との間に２つの物質層の反応を押さえるためにバリヤ層を形成する工程を更に含むことを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の多層配線に係り、特に、工程を単純化し、接続ホール内に形成されるプラグを低抵抗として、配線の信頼性を向上させるようにした半導体素子の金属配線形成方法に関する。
【０００２】
【従来の技術】
一般に、アルミニウムとその合金薄膜は、電気伝導度が高く、乾式エッチングによるパターン形成が容易で、シリコン酸化膜との接着性に優れるとともに、比較的に低コストであるため、半導体回路の配線材料として広く使われてきた。しかし、集積回路の集積度が増加するに伴い、素子のサイズが減少し、配線が微細化・多層化されると、段差を有する部分や、コンタクトホール、バイアなどの接続ホール内部のステップカバレージに問題が生じる。
金属配線形成方法としてスパッタリングを用いると、前記のように段差を有する部分ではシャドウ効果により部分的に配線膜の厚さが薄くなり、特に縦横比が１以上である接続ホールでより一層ひどくなる。
従って、このような物理的堆積方法の代わりに、均一な厚さに配線膜を堆積できるＣＶＤ法が導入され、低圧ＣＶＤ法でタングステン膜を形成することによりステップカバレージを改善する研究が進んできた。しかし、タングステン配線膜はアルミニウム配線膜に比べて比抵抗が２倍以上であるため、低抵抗とする必要がある配線膜として使用するには問題がある。
【０００３】
多層配線層とするためには、接続ホールにプラグを形成しなければならない。そのプラグは、選択ＣＶＤ法を用いて接続ホール内に露出された基板を介して選択的にタングステン膜を成長させることにより形成する。また、ホール内にプラグを形成するための他の方法としては、ホールを形成させた後、ホールを含む全面にバリヤ金属膜や接着層を形成した後、タングステン膜を堆積し、その堆積した厚さ以上にエッチバックすることにより形成する方法もある。
【０００４】
しかし、選択成長法においては絶縁膜上に成長せず、ホールだけに成長させることは困難であり、さらに、全面に堆積した後にエッチバックする方法においては、高い縦横比を有する接続ホールに信頼性あるバリヤ層や接着層を形成しなければならない。そのためには、コリメータやＣＶＤ法を利用して、接続ホールの底面や側壁にタングステンの核生成が生じ得る最小の厚以上にバリヤ層や接着をを形成することが大切である。一方、接続ホールの深さは絶縁膜の平坦化の程度に従って変わるため、接続ホールの表面とプラグの表面とは同じにならない。実質的にはプラグの表面がもっと低くなる。
【０００５】
さらにプラグを形成させる他の方法として、アルミニウムリフロー技術がある。このアルミニウムリフロー技術は、アルミニウムをスパッタリングで堆積した後、基板の温度を５００℃程度に上昇させることによりアルミニウム粒子の流動性を増加させて接続ホールに流れ込むようにする技術である。そのため、熱処理したり、高温でスパッタリングする必要がある。
しかし、この場合には、アルミニウムを堆積する前に、アルミニウムの接着性を高めるための下部層としてＴｉ、又はＴｉＮ、又はこれらの積層膜を形成させる必要があるが、これらの下部層はステップカバレージが悪く、その表面状態が不良となることがある。これが原因になって、接続ホール内にボイドが発生したり、接続ホールの側面で断線が発生したりする。
【０００６】
金属配線を形成する他の方法として、低抵抗の導電性膜をＣＶＤ工程を用いて堆積する方法がある。それによって、接続ホールにおけるステップカバレージを改善できる。即ち、Ａｌ、Ｃｕ、Ａｇなどの低抵抗物質を使用する。アルミニウムの場合にはＤＭＡＨ（Dimethylalumiumhydride）やＤＭＥＡＡ（Dimethylethylaminalane）のソースを用い、Ｃｕの場合には（ｈａｆｃ）Ｃｕ（ＴＭＶＳ）などのソースを用いる。しかし、上記の金属配線形成方法においては、ＣＶＤ薄膜の表面の粗さが一般的に大きいため、０．５μｍ以下の細い線幅に加工する場合には電導線の反射率が低いので非常に不利であり、エレクトロ・マイグレーションなどの信頼性が低下する。
【０００７】
以下、添付図面に基づいて従来の技術の半導体素子の金属配線について説明する。
図１は従来の半導体素子の金属配線の工程断面図であり、図２は従来の他の金属配線の工程断面図である。
図１は、下層配線の上に絶縁層を形成させ、その絶縁層の上に設ける上層配線を下層配線と連結した構造をうるための工程である。
まず、図１（ａ）に示すように、半導体基板１上に下部絶縁膜２を形成してその上に下層配線３を形成する。次いで、下層配線３を含む全面に上部絶縁膜４を形成し、その上部絶縁膜４を下層配線３が露出するように選択的にエッチングして接続ホール５を形成する。
【０００８】
さらに、図１（ｂ）に示すように、上記露出した下層配線３の表面及び接続ホール５の側面を含む全面にバリヤ層６を形成する。次いで、バリヤ層６上に第１導電性物質層７を形成し、その第１導電性物質層７及びバリヤ層６をエッチバックして前記接続ホール５内にプラグ８を形成する（図１ｃ）。上記したプラグ８を形成するための第１導電性物質層７のエッチバック工程は、段差が発生する領域で残留する物質を完全に除去するために、図示のようにオーバーエッチングをする。
【０００９】
最後に、図１（ｄ）に示すように、プラグ８の形成された接続ホール５を含む全面に第２導電性物質層９を形成し、パターニングして上層配線を形成する。かくして、下層配線３と上層配線９とがプラグ８を介して連結される。
【００１０】
そして、図２は、プラグの比抵抗を低くするために、プラグを形成しないで、上層配線を形成するときに同時に接続ホール内部を埋めるようにしたものである。
図２（ａ）に示すように、半導体基板１上に下部絶縁膜２を形成し、その上に下層配線３を形成する。次いで、下層配線３を含む全面に上部絶縁膜４を形成してその上部絶縁膜４を下層配線３が露出するように選択的にエッチングして接続ホール５を形成する。
【００１１】
そして、図２（ｂ）に示すように、露出した下層配線３の表面及び接続ホール５の側面を含む全面にバリヤ層６を形成する。次いで、バリヤ層６上に接続ホール５を埋るように導電性物質層７をＣＶＤ法で堆積し、パターニングして上層配線を形成する。したがって、プラグを形成しないで、ＣＶＤ工程で接続ホールを埋めると同時に上層配線を形成するので、工程を単純化できる。
【００１２】
【発明が解決しようとする課題】
このような従来の技術の半導体素子の金属配線の形成工程においては、次のような問題点があった。
接続ホール部分での導電性物質層のステップカバレージを改善するために、タングステンの選択堆積又は全面堆積に続いてエッチバックしてプラグを形成する従来の技術の金属配線形成工程においては次のような問題点があった。
第１に、プラグの比抵抗が５μΩ／cm以上と高いので、全面に核生成のためにＴｉ、ＴｉＮ、ＴｉＷなどのようなバリヤ層または接着層を形成しなければならない。
第２に、そのバリヤ層を形成するためには、接続ホールの底面や側面にタングステンの核生成が生じ得る最小の厚さにすべきであるため、コリメータやＣＶＤ工程を必要とする。
【００１３】
そして、図２に示すように、接続ホール内における比抵抗を低くするためにプラグを用いずに上層配線を形成するとき同時に接続ホールを埋める場合においては、ＣＶＤ工程で接続ホールの埋込と電導線の形成とを同時にするが、この場合においては電導線の表面が粗くなり、配線の信頼線を低下させる。
本発明は、上記のような従来の技術の金属配線の問題点を解決するために案出したもので、工程を単純化し、接続ホール内に形成されるプラグを低抵抗とし、配線の信頼性を向上させることができる半導体素子の金属配線形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、下層配線層の上に形成させた絶縁層に接続ホールを形成させ、その接続ホールに直接第１導電性物質層からなるプラグを形成させ、そのプラグに低抵抗処理を施し、その上に第２導電層からなる上層配線を形成させたことを特徴とするものである。
プラグは、プラズマを利用して第１導電性物質を堆積し、その後異方性乾式エッチング工程でエッチバックしてプラグを形成するか、プラズマを利用して第１導電性物質を堆積した後シリカなどの研磨剤とＨＮＯ3 、ＨＯＣｌなどの添加剤とを含むスラリを利用してＣＭＰ工程で形成する。
プラグの低抵抗処理工程は、水素、酸素、又はこれらの混合ガスを利用して３００〜５００℃の温度での熱処理又はプラズマ処理工程で行うか、Ｈ4Ｏ2をソースガスとして水素キャリヤガスを利用してＭＯＣＶＤ装置内に導入させ、圧力を０．５〜５Ｔｏｒｒ、流量を１００〜１０００ｓｃｃｍ、温度を１３０〜１７０℃として実施する。
第２導電性物質層は、スパッタリングなどの物理的堆積法で形成する。
さらに、プラグと第２導電性物質層との間に２つの物質層の反応を押さえるためにバリヤ層を形成することが望ましい。
【００１５】
【発明の実施の形態】
以下、添付図面に基づき本発明実施形態の半導体素子の金属配線形成方法について詳細に説明する。
図３、４は、本実施形態の半導体素子の金属配線の工程断面図である。
本実施形態は、高い縦横比を有する接続ホールに導電性物質のプラグを形成する工程において、ステップカバレージを改善し、工程を単純化し、プラグの比抵抗を低くしたものである。
まず、図３（ａ）に示すように、素子領域等を形成した半導体基板３０上に下部絶縁膜３１を形成し、その上に下層配線３２を形成する。次いで、下層配線３２を含む全面に上部絶縁膜３３を形成し、下層配線３２の一部が露出するように選択的にエッチングして接続ホール３４を形成する。
【００１６】
そして、図３（ｂ）に示すように、接続ホール３４で露出した下層配線３２を含む全面にプラズマを用いて第１導電性物質層３５ａを形成する。この際、プラズマ電圧は５〜１５Ｗになるようにし、プラズマはキャリヤガスのプラズマまたはソースガスのプラズマを利用する。この第１導電性物質層３５ａとしてＡｌを使用する場合には、ＭＯＣＶＤ装置を利用してＣＶＤ工程で接続ホール３４内および上部絶縁膜３３の上にＡｌ膜を形成する。その際、ＤＭＡＨまたはＤＭＥＡＡなどの有機金属化合物ソースを使用する。好ましくは、ＤＭＥＡＡ(Dimethylethylamine alane)、即ち［（ＣＨ3）2（ＣＨ3ＣＨ2）Ｎ］ＡｌＨ3をバブラ(bubbler)による水素キャリヤガスを利用してＭＯＣＶＤ装置内に導入させ、圧力を０．５〜５Ｔｏｒｒ、流量を１００〜１０００ｓｃｃｍ、温度を１３０〜１７０℃として形成する。
一方、第１導電性物質層３５ａを形成するための物質層としてＣｕを使用する場合には、ソースガスに（ｈｆａｃ）Ｃｕ（ＴＭＶＳ）(hexafluroacetylacetonate Cu trimethylvinylsilane)のような液体ソースやＣｕ（ｈｆａｃ）２などのような固体ソースを利用して、ＭＯＣＶＤで形成する。この際、堆積する温度は１００〜２００℃とし、その厚さは１０００〜２０００Åとする。
【００１７】
次いで、図４（ｃ）に示すように、上記第１導電性物質層３５ａをエッチバックして接続ホール３４を実質的に埋めるプラグ３５ｂを形成する。このとき、第１導電性物質層３５ａの主成分がアルミニウムの場合には、Ｃｌ2 などを含んだガスのプラズマを用いて異方性乾式エッチング工程でエッチバックする。プラグ３５ｂで発生するリセスを防止するために化学機械的研磨（ＣＭＰ）工程を利用してもよい。ＣＭＰ工程を利用する場合は、シリカなどの研磨剤や、ＨＮＯ3 、ＨＯＣｌなどの添加剤を含むスラリを使用する。
【００１８】
次いで、プラグ３５ｂの比抵抗をより低くするために、主要不純物の炭素を除去する。そのために反応性雰囲気、即ち水素、酸素、またはこれらの混合ガスを利用して３００〜５００℃の温度で熱処理またはプラズマ処理をする。プラズマ処理する際には、Ｈ4Ｏ2をソースガスとし、水素キャリアガスを利用してＭＯＣＶＤ装置内に導入して、圧力を０．５〜５Ｔｏｒｒ、流量を１００〜１０００ｓｃｃｍ、温度を１３０〜１７０℃として、図４（ｄ）に矢印で示すように実施する。上記のような低抵抗処理を施して比抵抗を減少させたプラグを図４（ｄ）では３５ｃとして示してある。その比抵抗は４μΩ／cm以下となる。このようなプラグ３５ｃの低抵抗処理工程は、プラグ３５ｂを形成するに前に、第１導電性物質層３５ａの形成が終わった後に実施してもよい。
【００１９】
次いで、図４（ｅ）に示すように、上記のように低抵抗処理工程が終わったプラグ３５ｃを含む全面にスパッタリングなどのように得られる膜の表面の平坦性が優れている物理的堆積法で第２導電性物質層３６を形成する。この第２導電性物質層３６はＡｌ又はＣｕ、Ａｇを主成分とする金属物質を利用して３０００〜５０００Åの厚さに形成する。そして、この第２導電性物質層３６をパターニングして上層配線を形成する。
上記本実施形態の半導体素子の金属配線の形成工程においては、第１導電性物質層３５ａと第２導電性物質層３６の主成分が互いに異なり、２つの物質間の反応性が高い場合には、その反応を抑制するために、それらの層間に相互の反応を押さえるためのバリヤ層を更に形成する。そのバリヤ層の構成物質としては、Ｔｉ、又はＴｉＮ、Ｔｉ／ＴｉＮ積層膜、ＷＮ、Ｔａなどの高融点を有する電導性物質を使用し、これをスパッタリングなどの物理的堆積法で３００〜５００Åの厚さに形成する。
【００２０】
配線の抵抗を低くするために、第１導電性物質層３５ａをアルミニウムで形成し、第２導電性物質層３６をＣｕなどのようにアルミニウムとの反応性が高い物質を使用して形成する場合には、上記のようなバリヤ層を構成することにより２つの物質層の反応を効果的に防止できる。また、２００Å以下の厚さにバリヤ層を薄く形成すると、第２導電性物質層３６ｂのＣｕの原子が、後続の熱処理工程により第１導電性物質層３５ａとして使用されたアルミニウム内に適度の濃度で拡散する。したがって、アルミニウムをＣｕイオンの含有された合金に変化させ得るので、プラグのアルミニウムのＥＭ特性を改善でき、半導体基板との反応量も減少させ得る。
【００２１】
【発明の効果】
上記のような本発明の半導体素子の金属配線形成方法は、下層配線層と電気的に接続される上層配線層を形成させる際に、第１導電性物質層からなるプラグを直接形成させ、そのプラグに低抵抗処理を施して、その低抵抗とされたプラグの上に第２導電性物質層からなる上層配線層を形成させたので、プラグの形成に従来のような接着層を形成させる必要がなくなり、工程を単純化させることができる。また、プラグに低抵抗処理を施しているので、配線の特性を向上させることができる。さらに、プラグの上に第２導電性物質層からなる上層配線を形成させているのでステップカバレージを改善することができ、しかも上層配線層の表面を改善することができる。
特に、主配線として使用される上層配線層を物理的堆積法を使用して形成すると、配線層の表面の粗さが改善され、金属配線層の平坦性を改善することができる。
さらに、プラグと第２導電層との間にバリヤ層を形成させると、第１、第２導電性物質層を反応性の高い物質で構成しても、２つの物質層の反応を効果的に抑制することができる。
【図面の簡単な説明】
【図１】  従来の技術の半導体素子の金属配線の工程断面図。
【図２】  従来の技術の半導体素子の他の金属配線の工程断面図。
【図３】  本発明実施形態の半導体素子の金属配線の工程断面図。
【図４】  本発明実施形態の半導体素子の金属配線の工程断面図。
【符号の説明】
３０    半導体基板
３１    下部絶縁膜
３２    下層配線
３３    上部絶縁膜
３４    接続ホール
３５ａ    第１導電性物質層
３５ｂ    プラグ
３５ｃ    低抵抗プラグ
３６    第２導電性物質層
【図１】
0003957380.tif 000002
【図２】
0003957380.tif 000003
【図３】
0003957380.tif 000004
【図４】
0003957380.tif 000005