(57)【特許請求の範囲】
【請求項１】
誘電膜としてＰＺＴ膜を備えたキャパシターと、
前記キャパシターの上部に形成されたＳｉを含む絶縁膜と、
前記ＰＺＴ膜と前記絶縁膜との間に形成されたＭｇＴｉＯ3膜とを含んで構成されたことを特徴とするＦＲＡＭ素子。
【請求項２】
前記絶縁膜はＳｉＯ2からなることを特徴とする請求項１に記載のＦＲＡＭ素子。
【請求項３】
前記キャパシターは、半導体基板上に形成されたフィールド酸化膜上に設けられていることを特徴とする請求項１に記載のＦＲＡＭ素子。
【請求項４】
前記ＭｇＴｉＯ3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、ＭＯＤ法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項１に記載のＦＲＡＭ素子。
【請求項５】
Ｓｉを含む下部層と、
前記下部層の上部に形成されたＰＺＴ膜と、
前記ＰＺＴ膜と前記下部層との間に形成された第１ＭｇＴｉＯ3膜とを含んで構成されたことを特徴とするＦＦＲＡＭ素子。
【請求項６】
前記下部層はＳｉ基板又はゲート酸化膜であることを特徴とする請求項５に記載のＦＦＲＡＭ素子。
【請求項７】
前記ＰＺＴ膜の上部には上部電極が更に形成され、前記ＰＺＴ膜と前記上部電極から形成された積層構造物の全面にはＳｉＯ2層が更に形成されており、前記積層構造物と前記ＳｉＯ2層との間には第２ＭｇＴｉＯ3膜が形成されていることを特徴とする請求項５に記載のＦＦＲＡＭ素子。
【請求項８】
前記第１ＭｇＴｉＯ3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、ＭＯＤ法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項５に記載のＦＦＲＡＭ素子。
【請求項９】
前記第１及び第２ＭｇＴｉＯ3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、ＭＯＤ法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項７に記載のＦＦＲＡＭ素子。
【請求項１０】
半導体基板上にフィールド酸化膜と誘電膜としてＰＺＴ膜を備えたキャパシターを順次形成する段階と、
前記キャパシターの側面及び上部にＭｇＴｉＯ3膜を形成する段階と、
前記ＭｇＴｉＯ3膜の形成段階後、ＳｉＯ2からなる絶縁膜を形成する段階とを含むことを特徴とするＦＲＡＭ素子の製造方法。
【請求項１１】
前記ＭｇＴｉＯ3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、ＭＯＤ法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項１０に記載のＦＲＡＭ素子の製造方法。
【請求項１２】
シリコンを含む下部層の上部に第１ＭｇＴｉＯ3膜を形成する段階と、
前記第１ＭｇＴｉＯ3膜の上部にＰＺＴ膜及び上部電極を順次形成する段階と、
前段階の結果物の全面に第２ＭｇＴｉＯ3膜を形成して前記第１ＭｇＴｉＯ3膜及び前記第２ＭｇＴｉＯ3膜が前記ＰＺＴ膜と前記上部電極を取り囲む段階と、
前記第１ＭｇＴｉＯ3膜及び前記第２ＭｇＴｉＯ3膜が前記ＰＺＴ膜と前記上部電極を取り囲む段階の後、前段階の結果物構造の全面にＳｉＯ2からなる絶縁膜を形成する段階とを含むことを特徴とするＦＦＲＡＭ素子の製造方法。
【請求項１３】
前記第１及び第２ＭｇＴｉＯ3膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、ＭＯＤ法、蒸着法又はレーザーアブレーション法のいずれかにより形成されることを特徴とする請求項１２に記載のＦＦＲＡＭ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に強誘電性膜を備えるＦＲＡＭ素子及びＦＦＲＡＭ素子に関する。
【０００２】
【従来の技術】
現在、半導体分野において、Ｐｂ（Ｔｉ，Ｚｒ）Ｏ3 （以下、ＰＺＴという）のような強誘電体が有する双安定自発分極(bi-stable spontaneous polarization)を用いて不活性メモリ素子を具現しようとする研究が全世界的に活発に行われつつある。
【０００３】
強誘電体を用いるメモリ素子は動作原理に応じて二つに分けられる。一つは、ＤＲＡＭと類似に一つのトランジスタと一つのキャパシターから構成されるＦＲＡＭ(Ferroelectric Random Access Memory)素子である。もう一つは、トランジスタのゲートに強誘電体を形成させてチャンネルのコンダクタンスを強誘電体の自発分極の方向に応じて調節することにより情報を格納するＦＦＲＡＭ(Ferroelectric Floating Gate Random Access Memory)素子である。このような素子は不活性、高速動作、低電圧駆動、高集積化等のメモリ素子が有するべき特性をすべて備えており、次世代のメモリ素子として脚光を浴びている。
【０００４】
現在、強誘電体素子の核心の強誘電体として多用されている物質はＰＺＴである。ところが、ＰＺＴを用いて半導体装置を制作する時、工程上の問題が発生するということは周知のことである。具体的に、ＰＺＴに含まれるＰｂは化学的反応性が高いため、その周辺部と容易に反応したり周辺部に拡散したりする。Ｐｂの周辺部との反応又は周辺部への拡散は、ＦＲＡＭ素子の制作時にＰＺＴキャパシターの形成後にパッシベーションのために蒸着するＳｉＯ2 との間で、ＦＦＲＡＭ素子の制作時にはトランジスタのチャンネルを形成するＳｉ又はゲート酸化物との間で深刻に発生する。従って、現在ＦＲＡＭの場合にはＳｉＯ2 を蒸着する前にＴｉＯ2 を蒸着してＳｉＯ2 とＰＺＴの間の拡散障壁として用いている。
【０００５】
図１はＴｉＯ2 を拡散障壁として用いた従来のＦＲＡＭ素子の断面を概略的に示した図面である。具体的に、前記ＦＲＡＭ素子は基板１に形成されたフィールド酸化膜２を含む。前記フィールド酸化膜２の上部にはキャパシターが形成される。具体的に、前記フィールド酸化膜２の上部に下部電極３、ＰＺＴ膜４、上部電極５が順次に形成される。かつ、前記キャパシターの形成された基板の全面にはＳｉＯ2 層６が形成される。前記ＳｉＯ2 層６は前記上部電極５と下部電極３の上部にコンタクトホールを備える。前記コンタクトホールには金属７が埋め立てられる。この際、前記ＰＺＴ膜４とＳｉＯ2 層６の間には拡散障壁層のＴｉＯ2 膜８が備えられる。前記上部電極５と下部電極３は通常白金からなる。
【０００６】
ＦＦＲＡＭ素子の場合には、Ｓｉの表面にＣｅＯ2 、Ｙ2 Ｏ3 又はＹＳＺ(Yttria Stabilized Zirconia)等の絶縁体を蒸着し、これを拡散障壁層として用いてＭＩＦＳ(Metal-Ferroelectric-Insulator-Semiconductor) 構造を具現する。あるいは、前記絶縁膜上にＩｒ／ＩｒＯ2 等の電極を蒸着してＭＦＭＩＳ(Metal-Ferroelectric-Metal-Insulator-Semiconductor) 構造の素子を具現する。
【０００７】
図２はＣｅＯ2 、Ｙ2 Ｏ3 又はＹＳＺ等を拡散障壁層として用いた従来のＦＦＲＡＭ素子の断面を概略に示した図面である。具体的に、前記ＦＦＲＡＭ素子はシリコン基板２１と、その上部に順次形成された強誘電性膜２２及び上部電極２３を含む。前記上部電極２３の上部の所定位置にコンタクトホールを有するＳｉＯ2 層２４と、前記コンタクトホールを埋め立てる金属２５が備えられる。前記シリコン基板２１と前記強誘電性膜２２の間には拡散障壁層２６としてＣｅＯ2 、Ｙ2 Ｏ3 又はＹＳＺ等の層が備えられる。以下、前記拡散障壁層をバッファー層と称する。
【０００８】
前記ＦＲＡＭ素子に採用されたＴｉＯ2 膜は犠牲障壁の役割を果たす。具体的に、ＴｉＯ2 事体がＰＺＴから拡散されるＰｂと反応してＳｉＯ2 までの到達を防ぐ犠牲障壁の役割を果たす。その結果、ＰＺＴとＳｉＯ2 との反応が抑制される。しかしながら、これにはＰＺＴ膜からＰｂが外部拡散する現象を根本的に防止できないという限界がある。Ｐｂが外部拡散するとＰＺＴの組成が変化してその電気的特性が劣化する問題点がある。
【０００９】
一方、ＦＦＲＡＭ素子の場合には、絶縁膜の誘電率が大きいと素子の動作に有利であるが、前記ＣｅＯ2 、Ｙ2 Ｏ3 又はＹＳＺ等の誘電体の場合には前記誘電率が低い問題点がある。更に、前述した拡散障壁特性に優れない問題点がある。
【００１０】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するために案出されたものであり、拡散障壁特性及び誘電特性に優れた誘電材料を用いたＦＲＡＭ素子及びＦＦＲＡＭ素子を提供するにその目的がある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために本発明のＦＲＡＭ及びＦＦＲＡＭ素子は、強誘電性物質の拡散防止膜又はバッファー層としてＭｇＴｉＯ3 膜を用いる。前記ＭｇＴｉＯ3 膜は有機金属化学蒸着法（ＭＯＣＶＤ）、スパッタ法、ゾル−ゲル法、ＭＯＤ(Metal Organic Decomposition) 法、蒸着法又はレーザーアブレーション法等の方法を通してＳｉ基板又はキャパシター上に蒸着される。
【００１２】
本発明のＦＲＡＭ素子は誘電膜としてＰＺＴ膜を備えたキャパシターと、前記キャパシターの上部に形成され、その内部にＳｉを含む絶縁膜と、前記ＰＺＴ膜と前記絶縁膜の間に形成されたＭｇＴｉＯ3 膜とを含んで構成される。
本発明のＦＦＲＡＭ素子は、Ｓｉを含む下部層と、前記下部層の上部に形成されたＰＺＴ膜と、前記ＰＺＴ膜と前記下部層の間に形成された第１ＭｇＴｉＯ3 膜とを含んで構成される。かつ、前記ＰＺＴ膜の上部に上部電極が更に形成され、前記ＰＺＴ膜と前記上部電極から構成された積層構造物の全面にＳｉＯ2 層が更に形成されており、前記積層構造物と前記ＳｉＯ2 層の間に第２ＭｇＴｉＯ3 膜が形成されることが望ましい。
【００１３】
ＭｇＴｉＯ3 はイルメナイト(illmenite) 構造を有するイオン性の酸化物であり、約１７程度の誘電率を有する。ＭｇＴｉＯ3 はＡＢＯ3 型の化学式を有するが、同一なＡＢＯ3 型の化学式を有するＰＺＴ、ＰｂＴｉＯ3 又はＢＳＴ等とは異なり、ぺロブスカイト結晶構造を有しない。何故ならば、前記ＡＢＯ3 でＡ位置に入るＭｇのイオン半径がＰｂやＢａより非常に小さいからである。よって、ＭｇＴｉＯ3 はＰＺＴとは異なる結晶構造を有し、固溶体も形成しない。
【００１４】
かつ、ＭｇＴｉＯ3 はＴＩＯ2 、Ｚｒ等の二成分系化合物とは異なり三成分系化合物なので、形成ギブスフリーエネルギーがＰＺＴ等のものと類似なため、Ｐｂが拡散してきてもこれと反応して新たな化合物を形成したりしない。このようにＭｇＴｉＯ3 は他の拡散障壁層に比べて反応速度論的かつ熱力学的に優れているため、ＰＺＴのような強誘電体を用いる素子の制作において拡散障壁層に対する要求を充足させることができる物質である。
【００１５】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。
図３はＳｉ基板上にＭＯＣＶＤ方法にて蒸着したＰＺＴ薄膜のＸＲＤ(X-ray Diffraction) パターンであり、具体的には(a) ５００℃及び(b) ５５０℃でＳｉ基板上に直接蒸着したＰＺＴ薄膜のＸＲＤパターンを示したものである。図３から分かるように、低温では主に望ましくないパイロクロール相が形成され、高温では蒸着物質と基板との激しい反応により結晶質の薄膜が蒸着されない。
【００１６】
図４は(a) ５００℃、(b) ５５０℃、(c) ６００℃でＭｇＴｉＯ3 が蒸着されたＳｉ基板上に蒸着されたＰＺＴ薄膜のＸＲＤパターンを示した図面である。図４から分かるように、ＭｇＴｉＯ3 がＰＺＴとＳｉの間の相互拡散及び反応を防止するために、ＭｇＴｉＯ3 の蒸着されたＳｉ基板上ではＰＺＴ相が容易に形成される。
【００１７】
図５はＳｉ基板上に蒸着されたＭｇＴｉＯ3 ／ＰＺＴ二重層の強誘電性質をテストするために制作したテスト試料の模式図である。具体的に、Ｓｉ基板５１上にＰＺＴ／ＭｇＴｉＯ3 二重層５２が形成されており、前記二重層５２の上部とＳｉ基板５１の下部にはＡｌ（５３，５４）を蒸着してＭＦＩＳ構造の試料を形成する。
【００１８】
図６は図５に示された試料のＳｉ基板上に蒸着されたＭｇＴｉＯ3 ／ＰＺＴ二重層の表面(a) 及び断面(b) の組織を示すＳＥＭ写真を示した図である。前記図６から細かく蒸着された薄膜の形状を見ることができる。
図７は図５に示された試料の電圧−容量特性を５０ＫＨｚ、１ＭＨｚで測定した結果を示した図面である。図７から分かるように、よく定義されたヒステリシス曲線が得られる。前記曲線から、蒸着されたＰＺＴが優れた強誘電性を有していることが分かる。これはＭｇＴｉＯ3 がＰＺＴ蒸着及び拡散防止に優れたバッファー層の役割を果たしていることを証明する。かつ、半導体素子に応用する際、信号を感知できる電圧マージンが４Ｖ程度なので、安定した動作が期待できる。
【００１９】
図８はＭｇＴｉＯ3 を拡散防止膜として用いたＦＲＡＭ素子の断面を概略的に示した図面である。具体的に、前記ＦＲＡＭ素子は、半導体基板８１に形成されたフィールド酸化膜８２と、フィールド酸化膜８２の上部に順次に形成された下部電極８３と、ＰＺＴ膜８４と、上部電極８５と、前記構造が形成された基板の全面を覆うものであり、前記上部電極８５と下部電極８３の上部にコンタクトホールを有するＳｉＯ2 層８６と、前記コンタクトホールを埋め立てる金属８７とから構成される。この際、前記ＰＺＴ膜８４とＳｉＯ2 層８６の間には拡散障壁層のＭｇＴｉＯ3 膜８８が形成されている。前記上部電極８５と下部電極８３は通常白金からなる。
【００２０】
前記ＦＲＡＭ素子の製造方法は通常のＦＲＡＭ素子製造方法に本発明のＭｇＴｉＯ3 膜形成方法を応用したものである。
具体的に、本発明のＦＲＡＭ素子製造方法では、まず半導体基板８１上にフィールド酸化膜８２を形成した後、前記フィールド酸化膜８２の上部にキャパシターの下部電極８３を形成するために白金層を蒸着する。前記白金層は通常のスパッタ方法等を用いてパタニングされる。前記パタニングされた白金層の上部にはＰＺＴ膜８４が蒸着される。ＰＺＴ膜の蒸着はゾル−ゲル法又は真空蒸着法により行われる。
【００２１】
ゾル−ゲル法では、ＰＺＴ物質がスピンコーティングされ乾燥された後、約４００℃の温度で硬化される。ＰＺＴ膜の適宜な厚みは前記過程を繰り返すことにより得られる。所望の厚みが得られた後、６００℃以上でアニーリングを酸素雰囲気で行う。
真空蒸着法では、ＰｂＯ粉末及びＺｒＯ2 ／ＴｉＯ2 ペレットがＰＺＴ膜を形成するための原料物質として用いられる。ＰｂＯの蒸気圧がＺｒＯ2 ／ＴｉＯ2 より低いため、前記原料物質を加熱するとＰｂＯが蒸着される。ＺｒＯ2 ／ＴｉＯ2 は電子ビームにて蒸着される。
【００２２】
前記ＰＺＴ膜８４の上部に白金からなる上部電極８５を形成することによりキャパシターを形成する。
次の段階では、前記キャパシター８３＋８４＋８５の側面及び上部にＭｇＴｉＯ3 膜８８を蒸着する。前記ＭｇＴｉＯ3 膜８８は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、ＭＯＤ法、蒸着法又はレーザーアブレーション法により形成される。
【００２３】
図９はＭｇＴｉＯ3 膜をＰＺＴ蒸着のバッファー層として用いたＦＦＲＡＭ素子の断面を概略的に示した図面である。具体的に、前記ＦＦＲＡＭ素子は、シリコンからなる半導体基板９１と、その上部に順次形成された強誘電性膜９２及び上部電極９３と、前記上部電極９３の上部にコンタクトホールを有するＳｉＯ2 層９４と、前記コンタクトホールを埋め立てる金属９５とから構成され、前記シリコン基板と前記強誘電性膜との間にはバッファー層として第１ＭｇＴｉＯ3 膜９６が形成されており、前記強誘電性膜及び上部電極からなる構造９２＋９３と前記ＳｉＯ2 層９４との間には第２ＭｇＴｉＯ3 膜９７が形成されている。この際、前記シリコン基板９１の上部には、Ｓｉを含む下部層、例えばゲート酸化膜が更に形成されることもできる。
【００２４】
前記ＦＦＲＡＭ素子の製造方法は通常のＦＦＲＡＭ素子の製造方法に本発明のＭｇＴｉＯ3 膜の形成方法を応用したものである。
具体的に、本発明のＦＦＲＡＭ素子製造方法では、まずＳｉを含む下部層９１の所定部分上に第１ＭｇＴｉＯ3 膜９６を形成する。この際、前記下部層９１はシリコン基板であるかゲート酸化膜である。次に、前記第１ＭｇＴｉＯ3 膜９６上にＰＺＴ膜９２及び上部電極９３を順次に形成する。前記ＰＺＴ膜の形成方法は前述したＦＲＡＭ素子の製造方法と同一である。前記上部電極９３はスパッタ法等により白金層を形成する。次に、第１ＭｇＴｉＯ3 膜、ＰＺＴ膜、上部電極が順次に形成された構造９６＋９２＋９３の全面に第２ＭｇＴｉＯ3 膜９７を蒸着し、前記ＰＺＴ膜９２と前記上部電極９３を前記第１ＭｇＴｉＯ3 膜９６及び第２ＭｇＴｉＯ3 膜９７にて取り囲む。次に、前段階の結果物構造の全面にＳｉＯ2 層９４を形成する。前記ＳｉＯ2 層９４には金属９５が埋め立てられたコンタクトホールが備えられ、上部電極９３と金属９５とを相互連結させる。
【００２５】
この際、前記第１及び第２ＭｇＴｉＯ3 膜は有機金属化学蒸着法、スパッタ法、ゾル−ゲル法、ＭＯＤ法、蒸着法又はレーザーアブレーション法により形成される。
【００２６】
【発明の効果】
以上、本発明によると、ＦＲＡＭ素子の拡散障壁層は優れた拡散防止効果を有し、ＦＦＲＡＭ素子のバッファー層は優れた拡散障壁特性と誘電率を有する。
【図面の簡単な説明】
【図１】ＴｉＯ2 を拡散障壁として用いた従来のＦＲＡＭ素子の断面図である。
【図２】ＣｅＯ2 、Ｙ2 Ｏ3 又はＹＳＺ等を拡散障壁層として用いた従来のＦＦＲＡＭ素子の断面図である。
【図３】本発明実施例におけるＳｉ基板上にＭＯＣＶＤ方法を用いて蒸着したＰＺＴ薄膜のＸＲＤパターンを示す図である。
【図４】本発明実施例におけるＭｇＴｉＯ3 の蒸着されたＳｉ基板上に蒸着されたＰＺＴ薄膜のＸＲＤパターンを示す図である。
【図５】本発明実施例におけるＳｉ基板上に蒸着されたＭｇＴｉＯ3 ／ＰＺＴ二重層の強誘電性質をテストするために制作したテスト試料の模式図を示す断面図である。
【図６】図５に示されたテスト試料のＳｉ基板上に蒸着されたＭｇＴｉＯ3 ／ＰＺＴ二重層の表面組織を示す図面代用写真である。
【図７】図５に示されたテスト試料の電圧−電流特性を測定した結果を示す特性図である。
【図８】本発明実施例におけるＭｇＴｉＯ3 を拡散防止膜として用いたＦＲＡＭ素子の断面図である。
【図９】本発明実施例におけるＭｇＴｉＯ3 膜をＰＺＴ蒸着のバッファー層として用いたＦＦＲＡＭ素子の断面図である。
【符号の説明】
８１    半導体基板
８２    フィールド酸化膜
８３    下部電極
８４    ＰＺＴ膜
８５    上部電極
８６    ＳｉＯ2 層
８７    金属
８８    ＭｇＴｉＯ3 膜
９１    半導体基板（シリコン基板、下部層）
９２    強誘電性膜（ＰＺＴ膜）
９３    上部電極
９４    ＳｉＯ2 層
９５    金属
９６    第１ＭｇＴｉＯ3 膜
９７    第２ＭｇＴｉＯ3 膜
９７    金属
【図１】
0004009356.tif 000002
【図２】
0004009356.tif 000003
【図３】
0004009356.tif 000004
【図４】
0004009356.tif 000005
【図５】
0004009356.tif 000006
【図６】
0004009356.tif 000007
【図７】
0004009356.tif 000008
【図８】
0004009356.tif 000009
【図９】
0004009356.tif 000010