(57)【特許請求の範囲】
【請求項１】
一定の距離を隔て対向配置された一対の基板と、
前記基板間に挟持された液晶層と、
前記基板のうちの一方の基板上に形成され、互いに交差するゲート配線及びソース配線と、
前記ゲート配線及びソース配線と接続されたスイッチング素子と、
前記スイッチング素子に接続され、ソース配線とほぼ平行に設けられた複数本の電極よりなる櫛状の画素電極と、
前記画素電極の複数本の電極とほぼ平行かつ交互に配置された複数本の電極よりなる櫛状の共通電極とを備え、前記画素電極及び前記共通電極間に電圧を印加し前記基板面にほぼ平行な電界を前記液晶層に印加する液晶表示装置において、
前記ソース配線及び前記共通電極は画素内の中央部近傍で屈曲部を有し、
前記ソース配線と当該ソース配線よりも上層に位置する前記共通電極の一部とを絶縁膜を介して重ね合わせるとともに、前記共通電極は、前記画素の中央部近傍を除く領域では、前記ソース配線と重ね合わされ、前記画素の中央部近傍では、前記ソース配線と重ね合わさらない構成を有することを特徴とする液晶表示装置。
【請求項２】
前記絶縁膜は、複数回の成膜工程によって複数の絶縁膜により形成されることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記絶縁膜の成膜工程間に洗浄工程を有することを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記洗浄工程は、ブラシを用いた洗浄工程を含むことを特徴とする請求項３記載の液晶表示装置。
【請求項５】
前記画素電極の櫛状電極と、前記共通電極の櫛状電極は、互いに一画素内の中央部近傍で屈曲していることを特徴とする請求項１、２、３又は４記載の液晶表示装置。
【請求項６】
前記画素電極の櫛状電極の少なくとも２本は、スイッチング素子と直接接続されていることを特徴とする請求項１記載の液晶表示装置。
【請求項７】
画素電極と、ラビング方向となす角度の絶対値が少なくとも２つの異なる値を有し、かつ画素電極の先端部がラビング方向に対してなす角度の絶対値はそれにつながる画素電極がラビング方向に対してなす角度の絶対値よりも大きく設定されていることを特徴とする請求項１記載の液晶表示装置。
【請求項８】
一定の距離を隔て対向配置された一対の基板と、
前記基板間に挟持された液晶層と、
前記基板のうちの一方の基板上に形成され、互いに交差するゲート配線及びソース配線と、
前記ゲート配線及びソース配線と接続されたスイッチング素子と、
前記スイッチング素子に接続され、ソース配線とほぼ平行に設けられた複数本の電極よりなる櫛状の画素電極と、
前記画素電極の複数本の電極とほぼ平行かつ交互に配置された複数本の電極よりなる櫛状の共通電極とを備え、前記画素電極及び前記共通電極間に電圧を印加し前記基板面にほぼ平行な電界を前記液晶層に印加する液晶表示装置において、
前記ソース配線と当該ソース配線よりも上層に位置する前記共通電極の一部とを絶縁膜を介して重ね合わせるとともに、
隣接する画素間の共通電極が、前記ソース配線上で接続され、かつ
前記共通電極と接続された共通容量配線は、当該共通容量配線よりも上層に位置する前記ソース配線と重なり合わないように画素間で独立して設けられたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、横方向電界方式のアクティブマトリクス型の液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、例えば特開平８−２５４７１２号公報で開示されているように、アクティブマトリクス型の液晶表示装置において、液晶に印加する電界の方向を基板に対して平行な方向とする横方向電界方式が、主に超広視野角を得る手法として用いられている。この方式を採用すると、視角方向を変化させた際のコントラストの変化、階調レベルの反転がほとんど無くなることが明らかにされている（参考文献：M.Oh-e, 他,Asia Display'95,pp.577-580）。図１３（ａ）は、従来の一般的な横方向電界方式の液晶表示装置の画素部を示す平面図である。そして、図１３（ｂ）は、その一部を拡大した断面図である。図において、１００はＴＦＴアレイ基板、２００はカラーフィルタ（ＣＦ）基板である。また、１は絶縁性基板上に形成された複数本の走査信号線であるゲート配線、２はゲート絶縁膜、３はソース配線、４はソース配線３上に設けられた絶縁膜、５ａ、５ｂはゲート配線と同層に設けられた共通電極である。特に、この例では、共通電極５は、共通電極５ａ及び共通電極５ｂに分離して配置されている。そのため、ソース配線に電圧が印加された状態においては、その電圧によって電界Ｅが発生し、ＴＦＴアレイ基板１００とＣＦ基板２００の間に設けられた液晶の配向状態を変えてしまう。このため、図１３に示される構成では、結局図上Ｌ１で示される幅が広く必要であり光の透過が制限されるため、開口率が低くなるという問題点もあった。
【０００３】
このような問題点を解決するために、図１（ａ）及び図１（ｂ）に示す構造が提案されている。この構造では、共通電極５がソース配線３を覆い、両者が重なり合うように配置されている。このような構成によれば、ソース配線３から発生する電界が共通電極５によって遮られるため、液晶まで及ばず、液晶の配向状態の変化を低減することができる。このため、光の透過を制限する幅Ｌ２を狭くでき、開口率を高くすることができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、図１に示される構造では、ソース配線３と共通電極５との間に短絡が発生するという問題がある。図４（ａ）に示されるように、ソース配線３と共通電極５の間にピンホール欠陥４１、４２が発生することによって、短絡が生じる。
【０００５】
本発明は、このような問題点を解決するためになされたもので、ソース配線と共通電極との間に生じる短絡の発生を低減することができる液晶表示装置及びその製造方法を提供することを目的とする。
【０００６】
本発明にかかる液晶表示装置は、一定の距離を隔て対向配置された一対の基板と、前記基板間に挟持された液晶層と、前記基板のうちの一方の基板上に形成され、互いに交差するゲート配線及びソース配線と、前記ゲート配線及びソース配線と接続されたスイッチング素子と、前記スイッチング素子に接続され、ソース配線とほぼ平行に設けられた複数本の電極よりなる櫛状の画素電極と、前記画素電極の複数本の電極とほぼ平行かつ交互に配置された複数本の電極よりなる櫛状の共通電極とを備え、前記画素電極及び前記共通電極間に電圧を印加し前記基板面にほぼ平行な電界を前記液晶層に印加する液晶表示装置において、前記ソース配線及び前記共通電極は画素内の中央部近傍で屈曲部を有し、前記ソース配線と当該ソース配線よりも上層に位置する前記共通電極の一部とを絶縁膜を介して重ね合わせるとともに、前記共通電極は、前記画素の中央部近傍を除く領域では、前記ソース配線と重ね合わされ、前記画素の中央部近傍では、前記ソース配線と重ね合わさらない構成を有するものである。このような構成により、構造上、欠陥が生じやすい屈曲部でのソース配線と共通電極の短絡を効果的に防止できる。
【０００７】
この絶縁膜は、複数回の成膜工程によって複数の絶縁膜により形成されることが望ましい。
【０００８】
また、絶縁膜の成膜工程間に洗浄工程を有するとよい。これにより、異物を取り除くことができる。
【０００９】
さらに、洗浄工程は、ブラシを用いた洗浄工程を含むことにより効果的に洗浄可能である。
【００１０】
好ましい実施の形態では、前記画素電極の櫛状電極と、前記共通電極の櫛状電極は、互いに一画素内の中央部近傍で屈曲している。このように屈曲した電極構成により、２方向の液晶の駆動方向を得ることができ、横電界方式の液晶パネルで特定方向におこる視角特性の悪化を改善することができる。
【００１２】
さらに、前記画素電極の櫛状電極の少なくとも２本は、スイッチング素子と直接接続されていることが望ましい。このような構成により、画素電極の一部に欠陥があった場合であっても２本ともに欠陥がなければ、点欠陥として認識されない。従って、歩留りを向上させることができる。
【００１３】
好適な実施の形態では、画素電極と、ラビング方向となす角度の絶対値が少なくとも２つの異なる値を有し、画素電極の先端部がラビング方向に対してなす角度の絶対値はそれにつながる画素電極がラビング方向に対してなす角度の絶対値よりも大きく設定されている。このような構成により、画素電極の先端部の電界の向きを液晶が回転すべき方向に制御することができ、加重により逆回転方向に回転していた液晶を速やかに正回転方向に戻すことが可能となる。従って、表示面への荷重により生じる表示不良が抜重後も長時間視認される加重痕と呼ばれる不良を速やかに減少させることができ表示品位を向上させることができる。
【００１５】
本発明にかかる液晶表示装置は、一定の距離を隔て対向配置された一対の基板と、前記基板間に挟持された液晶層と、前記基板のうちの一方の基板上に形成され、互いに交差するゲート配線及びソース配線と、前記ゲート配線及びソース配線と接続されたスイッチング素子と、前記スイッチング素子に接続され、ソース配線とほぼ平行に設けられた複数本の電極よりなる櫛状の画素電極と、前記画素電極の複数本の電極とほぼ平行かつ交互に配置された複数本の電極よりなる櫛状の共通電極とを備え、前記画素電極及び前記共通電極間に電圧を印加し前記基板面にほぼ平行な電界を前記液晶層に印加する液晶表示装置において、前記ソース配線と当該ソース配線よりも上層に位置する前記共通電極の一部とを絶縁膜を介して重ね合わせるとともに、隣接する画素間の共通電極が、前記ソース配線上で接続され、かつ前記共通電極と接続された共通容量配線は、当該共通容量配線よりも上層に位置する前記ソース配線と重なり合わないように画素間で独立して設けられている。この構成により、ソース配線が乗り上げる段差の数を低減することが可能となり、ソース配線の段差不良の確率を低減し、歩留まりを向上させることができる。
【００２１】
【発明の実施の形態】
発明の実施の形態１．
本発明にかかる液晶表示装置は、図１（ａ）及び図１（ｂ）に示す構造を有している。さらに詳細には、一定の距離を隔て一対のＣＦ基板とＴＦＴ基板とが対向配置されている。そして、これらの基板間に液晶層が挟持されている。そして、基板のうちの一方の基板上に、互いに交差するゲート配線及びソース配線が形成されている。さらに、ゲート配線及びソース配線と接続されたＴＦＴ素子等のスイッチング素子が形成されている。また、スイッチング素子には、ソース配線と平行に設けられた複数本の電極よりなる櫛状の画素電極と、画素電極の複数本の電極と平行かつ交互に配置された複数本の電極よりなる櫛状の共通電極が形成されている。この画素電極及び共通電極間に電圧を印加することによって、基板面にほぼ平行な電界を液晶層に印加している。
【００２２】
図２は、本発明にかかる液晶表示装置において、画素部を拡大した図である。図において、図１と同じ符号を付した構成は、図１で説明した構成と同じ又は同等のものであり説明を省略する。図２において、５は後述の画素電極６の複数本の電極と平行かつ交互に配置された複数本の電極よりなる櫛状の共通電極であり、対向電極とも呼ばれる。６は薄膜トランジスタに接続され、ソース配線３と平行に設けられた複数本の電極より構成された櫛状の画素電極であり、クロム（Ｃｒ）等の金属やＩＴＯ（Indium Tin Oxide）等の透明性導電膜により形成されている。７はクロム（Ｃｒ）等の金属よりなる共通容量配線であり、スルーホールを介して共通電極５と接続されている。図２に示されるように、電界の生じる方向である、横方向に隣接する画素間に設けられたソース配線３と共通電極５は互いにオーバーラップしている。換言すると、ソース配線３上に絶縁膜４を介して共通電極５がソース配線３を包みこむようにして重なり合って設けられている。
【００２３】
図２のＡ−Ａ’断面を図３に示す。図３に示されるように、ＳｉＮ等の絶縁膜によって形成されるゲート絶縁膜２上にソース配線３が設けられる。このソース配線３の膜厚は、例えば、４００ｎｍ〜５００ｎｍである。そして、このソース配線３上には、第１の絶縁膜４ａが設けられている。この第１の絶縁膜４ａの膜厚は、例えば、２００ｎｍ〜３００ｎｍである。さらにこの第１の絶縁膜４ａ上に第２の絶縁膜４ｂが設けられている。この第２の絶縁膜４ｂの膜厚は、例えば、２００ｎｍ〜３００ｎｍである。さらにこの第２の絶縁膜４ｂ上に共通電極５が設けられる。この共通電極５の膜厚は、例えば１００ｎｍである。即ち、ソース配線３と共通電極５間は、２つの絶縁膜４ａ、４ｂによって離隔されている。これらの絶縁膜４ａ、４ｂは、ともにＳｉＮやＳｉＯ２によって成膜することによって形成される。
【００２４】
ここで、ソース配線３と共通電極５の間に設けられた絶縁膜は、２回に分けて成膜されている。そして、第１の絶縁膜４ａの成膜工程と、第２の絶縁膜４ｂの成膜工程との間にブラシを用いた洗浄工程を有する。この洗浄工程により異物を取り除くことができる。特にブラシを用いることにより、異物を効果的に取り除くことができる。また、ブラシを用いた洗浄工程によって、第１の絶縁膜４ａの一部が取り除かれたとしても、洗浄工程後に第２の絶縁膜４ｂを成膜するため、確実にソース配線３と共通電極５とを絶縁することができる。
【００２５】
さらに図４を用いて絶縁膜４を複数層により構成したことによって生じる効果について説明する。図４（ａ）で示す例と同様に、図４（ｂ）で示す構造でも第１の絶縁膜４ａにピンホール欠陥４１ａ、４２ａが発生することは妨げられない。また、第２の絶縁膜４ｂにもピンホール欠陥４１ｂ、４２ｂが発生することも妨げられない。しかしながら、図４（ａ）に示す構造では、ピンホール欠陥４１、４２が発生すると、ソース配線３と共通電極５の間の短絡が発生するのに対して、図４（ｂ）に示す構造では、第１の絶縁膜４ａで発生したピンホール欠陥４１ａ、４２ａと第２の絶縁膜４ｂで発生したピンホール欠陥４１ｂ、４２ｂとが導通しなければ、ソース配線３と共通電極５の間の短絡は発生しない。即ち、図４（ｂ）で示す本発明の実施の形態１にかかる構造の方が、図４（ａ）に示す構造に比べて、ソース配線３と共通電極５の間の短絡の発生確率を大幅に低下させることが可能となる。
【００２６】
尚、この例では、ソース配線３と共通電極５の間の絶縁膜を２回に分けて成膜しているが、これに限らず、３回以上であっても同様の効果を得ることができる。また、この例では画素電極と同様にソース配線を屈曲させた例を示したが、ソース配線を屈曲させていない場合においても同様の効果を得ることができる。
【００２７】
次に、本発明の実施の形態１にかかる液晶表示装置の製造プロセスフローを図５を用いて説明する。
【００２８】
まず、図５（ａ）に示すように、絶縁性基板上にＣｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等をスパッタ法や蒸着法等により成膜し、写真製版・加工によりゲート配線１、ゲート電極１、共通容量配線を形成する。次に、図５（ｂ）に示すように、窒化シリコン等よりなるゲート絶縁膜２を形成し、さらに非晶質Ｓｉ、多結晶poly‐Ｓｉ等よりなる半導体膜９３、ｎ型のＴＦＴの場合はＰ等の不純物を高濃度にドーピングしたｎ+ 非晶質Ｓｉ、ｎ+ 多結晶poly‐Ｓｉ等よりなるコンタクト膜を、連続的に例えばプラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤ法で成膜する。次いで、コンタクト膜および半導体膜９３を島状に加工する。
【００２９】
次に、図５（ｃ）に示すように、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等をスパッタ法や蒸着法で成膜後、写真製版と微細加工技術によりソース配線３、ソース電極、ドレイン電極、保持容量電極等を形成する。さらに、ソース電極及びドレイン電極あるいはそれらを形成したホトレジストをマスクとしてコンタクト膜をエッチングし、チャネル領域から取り除く。
【００３０】
次いで、図５（ｄ）に示すように、窒化シリコンや酸化シリコン、無機絶縁膜または有機樹脂等からなる絶縁膜４を成膜する。この絶縁膜４は、図３を用いて詳述したように、２回以上に渡って成膜され、第１の絶縁膜４ａと第２の絶縁膜４ｂが形成される。その後、写真製版とそれに続くエッチングによりコンタクトホールを形成する。
【００３１】
最後に、図５（ｅ）に示すように、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等やそれらを主成分とする合金、またはＩＴＯ等の透光性を有する導電膜、またはそれらの多層膜等を成膜後、パターニングすることで画素電極、対向電極５を形成する。
【００３２】
以上の工程により、本実施の形態における横方向電界方式の液晶表示装置を構成するＴＦＴ基板を作製することができる。さらに、このＴＦＴ基板と対向基板の間に液晶を挟持し、シール材にて接合する。このときラビング、光配向等の方法により液晶分子を所定の角度で配向させる。なお、液晶を配向させる方法は、既知のどのような方法を用いてもよい。さらに、ゲート配線、ソース配線、共通容量配線にそれぞれゲート線駆動回路、ソース線駆動回路、共通容量配線用電源を接続することにより液晶表示装置を作製する。
【００３３】
発明の実施の形態２．
図６に発明の実施の形態２にかかる液晶表示装置の画素部を示す。図６は、図１に示す画素部と同じ構成を有し、ソース配線３と共通電極５が重なって配置されている。この例では、ソース配線３、共通電極５、画素電極６は、中央部において１回屈曲している。そして、この屈曲点は、共通容量配線部７に設けられている。このように、屈曲した電極構成により、２方向の液晶の駆動方向を得ることができ、横電界方式の液晶パネルで特定方向におこる視角特性の悪化を改善することができる。
【００３４】
また、ソース配線３と共通電極５は重なって配置されているが、中央部近傍においては、両者が重ならないようにソース配線３を避けるような形状を採用している。即ち、共通電極５は、画素の中央部近傍を除く領域では、ソース配線３と重ね合わされ、画素の中央部近傍では、ソース配線３と重ね合わさらない構成を有する。このような構成を採用することによって、屈曲部でソース配線３と共通電極５が重ならないようにしているため、構造上、欠陥が生じやすい屈曲部でのソース配線３と共通電極５の短絡を効果的に防止できる。
【００３５】
尚、中央部近傍の屈曲部において、ソース配線３と共通電極５が重なる構造とした場合には、発明の実施の形態１において説明したようにソース配線３と共通電極５の間の絶縁膜は、複数回に渡って成膜されることが望ましい。上述のように、屈曲部では、構造上欠陥が生じやすく、ソース配線３と共通電極５の短絡が生じやすいからである。
【００３６】
発明の実施の形態３．
図７に発明の実施の形態３にかかる液晶表示装置の画素部を示す。特に、ＴＦＴ素子近傍の構成を示している。図に示されるように、ＴＦＴ素子は、ドレイン電極９１、ソース電極９２、アモルファスシリコンよりなる半導体膜９３、ゲート電極８によって構成されている。ドレイン電極９１は、スルーホール９１１を介して画素電極６と接続されている。画素電極６は、櫛状の構成を有し、共通電極５をはさむ位置に、画素電極６１と画素電極６２の２本を備えている。即ち、本例では、ドレイン電極９１は、２本の画素電極６１、６２と接続されている。このような構成により、画素電極の一部に欠陥があった場合であっても２本ともに欠陥がなければ、点欠陥として認識されない。従って、歩留りを向上させることができる。
【００３７】
発明の実施の形態４．
図８に発明の実施の形態４にかかる液晶表示装置の画素部の構成を示す。図において、Ｃはラビング方向を示す。この画素部では、共通電極５、画素電極６のそれぞれと、ラビング方向となす角度の絶対値が２つの異なる値θ１、θ２を有していることが図８よりわかる。特に、画素電極６の先端部がラビング方向に対してなす角度の絶対値はそれにつながる画素電極がラビング方向に対してなす角度の絶対値よりも大きく設定されている。このような構成により、画素電極６の先端部の電界の向きを液晶が回転すべき方向に制御することができ、加重により逆回転方向に回転していた液晶を速やかに正回転方向に戻すことが可能となる。従って、表示面への荷重により生じる表示不良が抜重後も長時間視認される加重痕と呼ばれる不良を速やかに減少させることができ表示品位を向上させることができる。さらに、表示面への加重防止のための保護板設置が不要となるため、液晶表示装置の製造コストの低減が図られる効果がある。
【００３８】
発明の参考の形態５．
図９に発明の参考の形態５にかかる液晶表示装置の画素部の構成を示す。特に、ＴＦＴ素子近傍の構成を示している。図に示されるように、ＴＦＴ素子は、ドレイン電極９１、ソース電極９２、アモルファスシリコンよりなる半導体膜９３、ゲート電極８によって構成されている。ソース配線３と半導体膜９３の側面の全部又は一部が上下方向（紙面と垂直方向）に同一面又は線上に並ぶ位置Ｅが、ソース配線３と共通電極５がオーバーラップする領域上にはない。即ち、ソース配線３と共通電極５がオーバーラップする部分の縁となる縁部Ｂの外側に位置Ｅがある。図１０（ａ）は位置Ｅを含むＥ−Ｅ'の断面を示す。
【００３９】
ソース配線３と半導体膜９３の側面の全部又は一部が上下方向に同一面又は同一線上に並ぶ位置Ｅが、ソース配線３と共通電極５がオーバーラップする領域上にある場合、その断面は、図１０（ｂ）のようになる。この場合、さらに、半導体膜９３が成膜されるため、図１０（ａ）に示す構造と比較して、中央部が半導体膜９３の厚みの分だけ高くなる。その一方で、ソース配線３や半導体膜９３が存在しない周辺部は、図１０（ａ）に示す構造及び図１０（ｂ）に示す構造とも同じ高さの構造となる。したがって、図１０（ａ）に示す構造に比べて、図１０（ｂ）に示す構造の方が、中央部と周辺部の段差が大きく、層間耐圧が減少する。
【００４０】
したがって、本参考の形態にかかる液晶表示装置では、ソース配線３と半導体膜９３の側面の全部又は一部が上下方向に同一面又は同一線上に並ぶ位置Ｅが、ソース配線３と共通電極５がオーバーラップする領域上にないような構成を採用している。このような構成によって、層間耐圧を向上させることができる。
【００４１】
ここで、ソース配線３と半導体膜９３の側面の全部又は一部が上下方向に同一面又は同一線上に並ぶ位置Ｅが、ソース配線３と共通電極５がオーバーラップする領域上にある場合として、図１１（ａ）に示す構造及び図１１（ｂ）に示す構造が含まれる。図１１（ａ）に示す構造では、ソース配線３の内側に半導体膜９３が一側面と上下方向に同一面上に並び、その位置がソース配線３と共通電極５がオーバーラップする領域上にある。図１１（ｂ）に示す構造では、ソース配線３と半導体膜９３が交差し、上下方向に同一線上に並び、その位置がソース配線３と共通電極５がオーバーラップする領域上にある。
【００４２】
発明の実施の形態６．
図１２に発明の実施の形態６にかかる液晶表示装置の画素部の構成を示す。図に示されるように共通容量配線７は、横方向の隣接画素間で接続されず、独立している。この共通容量配線７は、スルーホール７２を介して共通電極５と接続され、同電位である。そのため、共通容量配線は、横方向の隣接画素間で接続されている必要はなく、各画素で独立した電極パターンで形成することができる。
【００４３】
また、前記各画素で独立した共通容量配線パターンは、図１２中の領域Ｆに示されるように、ソース配線と重なり合わない位置に配置されている。従って、ソース配線３が乗り上げる段差の数を、共通容量配線７が隣接画素間で接続されている場合と比較して半分に低減することができる。つまり、ソース配線３の断線不良、また、ソース配線３と共通容量配線７の短絡不良の確率を低減し、歩留りを向上することができる。
【００４４】
【発明の効果】
本発明によれば、ソース配線と共通電極との間に生じる短絡の発生を低減することができる液晶表示装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかる液晶表示装置の画素部を示す図である。
【図２】本発明にかかる液晶表示装置の画素部を示す図である。
【図３】本発明にかかる液晶表示装置の画素部のソース電極と共通電極の重なり部分の断面図である。
【図４】本発明にかかる液晶表示装置におけるソース電極と共通電極の短絡を説明するための図である。
【図５】本発明にかかる液晶表示装置の製造フローを示す図である。
【図６】本発明にかかる液晶表示装置の画素部を示す図である。
【図７】本発明にかかる液晶表示装置の画素部を示す図である。
【図８】本発明にかかる液晶表示装置の画素部を示す図である。
【図９】本発明にかかる液晶表示装置の画素部を示す図である。
【図１０】ソース配線、共通電極と半導体膜が重なることによる影響を説明するための図である。
【図１１】ソース配線、共通電極と半導体膜が重なる構成の一例を示す図である。
【図１２】本発明にかかる液晶表示装置の画素部を示す図である。
【図１３】従来の液晶表示装置の画素部を示す図である。
【符号の説明】
２  ゲート絶縁膜
３  ソース電極
４  絶縁膜
５  共通電極
６  画素電極
７  共通容量配線
８  ゲート電極
【図１】
0003957277.tif 000002
【図２】
0003957277.tif 000003
【図３】
0003957277.tif 000004
【図４】
0003957277.tif 000005
【図５】
0003957277.tif 000006
【図６】
0003957277.tif 000007
【図７】
0003957277.tif 000008
【図８】
0003957277.tif 000009
【図９】
0003957277.tif 000010
【図１０】
0003957277.tif 000011
【図１１】
0003957277.tif 000012
【図１２】
0003957277.tif 000013
【図１３】
0003957277.tif 000014