(57)【特許請求の範囲】
【請求項１】
表示装置において一定の列に並べられた画素内に、画像情報を含む信号を発生するデータ・ライン駆動回路であって、
データ・ランプ波信号の信号源と、
上記データ・ランプ波信号源に結合されて、上記列と関連するデータ・ラインに上記データ・ランプ波信号を供給する第１のトランジスタと、
第２のトランジスタの閾値電圧により制御されて第１のスイッチング状態にある上記第１のトランジスタの制御電極に第１の制御電圧を発生して上記第１のトランジスタを第１のスイッチング状態で動作させ、上記第１のトランジスタの制御電極に第２の制御電圧を発生して上記第１のトランジスタを第１のスイッチング状態で非作動にする、第２のトランジスタと、
パルス電圧の電源と、
上記パルス電圧を上記第１のトランジスタの制御端子に結合させて、上記第１のトランジスタを第１のスイッチング状態で動作するように調整する、第１の静電容量と、
上記第２のトランジスタの入力に結合されており、該第２のトランジスタの入力においてビデオ信号および基準ランプ波信号から発生される信号が上記第２のトランジスタの閾値電圧を超えると上記第１のスイッチング状態を不能にする、上記ビデオ信号の信号源および上記基準ランプ波信号の信号源とから成り、
上記第１のトランジスタが非作動化されるのに先立ち上記第１のスイッチング状態を維持するように上記第１の制御電圧を変化させるために、上記データ・ランプ信号が上記データ・ラインに供給されている期間中、上記パルス電圧が上記第１のトランジスタの制御端子に結合される、
上記データ・ライン駆動回路。
【請求項２】
上記第１のスイッチング状態で、上記第１のトランジスタは導通しており、上記第２のトランジスタの入力においてビデオ信号および基準ランプ波信号から発生される信号が上記第２のトランジスタの上記閾値電圧を超えると上記第１のトランジスタは非導通になる、請求項１に記載のデータ・ライン駆動回路。
【請求項３】
請求項１に記載のデータ・ライン駆動回路であって、更に、上記第２のトランジスタの主電流伝導端子を上記第２のトランジスタの制御端子に結合させて上記第２のトランジスタの上記閾値電圧に従って上記制御電圧の上記第１の部分を発生させる第３のトランジスタを含んでいる、上記データ・ライン駆動回路。
【請求項４】
請求項１に記載のデータ・ライン駆動回路であって、更に、上記第１のトランジスタの上記制御端子に関して形成される第２の静電容量を予め充電する第１のスイッチング装置を含んでいる、上記データ・ライン駆動回路。
【請求項５】
請求項４に記載のデータ・ライン駆動回路であって、更に、上記第２のトランジスタの制御電圧が上記第２のトランジスタの上記閾値電圧に等しくなるまで上記予め充電された第２の静電容量内の電荷を変化させる第３のトランジスタを含んでいる、上記データ・ライン駆動回路。
【請求項６】
第２の静電容量が上記第１のトランジスタの上記制御端子に関して形成され、且つ上記第１および第２の静電容量が上記パルス電圧に対して分圧器を形成する、請求項１に記載のデータ・ライン駆動回路。
【請求項７】
上記第１のトランジスタの上記制御端子が上記第１および第２の静電容量間の接続端子で結合されている、請求項６に記載のデータ・ライン駆動回路。
【請求項８】
表示装置において一定の列に並べられた画素内に、画像情報を含む信号を発生するデータ・ライン駆動回路であって、
データ・ランプ波信号の信号源と、
上記データ・ランプ波信号源に結合されて、上記画素の列と関連するデータ・ラインに上記データ・ランプ波信号を供給する第１のトランジスタと、
上記第１のトランジスタに結合される比較器と、
上記第１のトランジスタに結合される第２のランプ波信号の信号源であって、上記第１のトランジスタの制御電圧を発生して、第１のスイッチング状態で動作するように上記第１のトランジスタを調整し、上記第２のランプ波信号は上記比較器を側路する態様で上記第１のトランジスタに結合される、上記第２のランプ波信号源と、
上記比較器の入力に結合されており、上記比較器の入力においてビデオ信号および基準ランプ波信号から発生される信号が上記比較器のトリガ・レベルを超えると上記第１のスイッチング状態を不能にする、上記ビデオ信号の信号源および上記基準ランプ波信号の信号源とから成る、上記データ・ライン駆動回路。
【請求項９】
上記第２のランプ波信号が上記第１のトランジスタの制御端子に容量的に結合される、請求項８に記載のデータ・ライン駆動回路。
【請求項１０】
請求項８に記載のデータ・ライン駆動回路であって、更に、上記制御電圧の一部分を発生する第２のトランジスタを含み、該第２のトランジスタの閾値電圧に従って上記第１のスイッチング状態で動作するように上記第１のトランジスタを調整する、上記データ・ライン駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、表示装置の駆動回路に関し、特に、液晶ディスプレイ（ＬＣＤ）のような表示装置の画素に輝度信号を供給するシステムに関する。
【０００２】
【従来の技術】
液晶ディスプレイのような表示装置はマトリクス、すなわち横方向の行と縦方向の列に並べられた画素のアレイで構成されている。表示されるビデオ情報は輝度（グレイ・スケール）信号として、画素の各列と個別に関連するデータ・ラインに供給される。画素の行は順次に走査され、励起された行の画素の静電容量は、個々の列に供給される輝度信号のレベルに従って種々の輝度レベルに充電される。
【０００３】
アクティブ・マトリクス表示装置では各画素は、ビデオ信号をその画素に供給するスイッチ装置を含んでいる。このスイッチ装置は典型的には、薄膜トランジスタ（ＴＦＴ）であり、固体回路から輝度情報を受け取る。ＴＦＴおよびその回路は固体装置で構成されるので、非晶質シリコンまたは多結晶シリコン技術のいずれかを利用して、ＴＦＴおよび駆動回路を同時に形成するのが好ましい。
【０００４】
液晶ディスプレイは、２枚の基板の間にはさまれた液晶材料で構成されている。基板のうち少なくとも１枚（典型的には２枚とも）は光を透過し、液晶材料に隣接する基板の面は、個々の画素を形成するパターンに配列された透明導電電極を支持している。駆動回路を、ＴＦＴと共に、基板上にそしてディスプレイの周辺に形成するのが望ましい。
【０００５】
非晶質シリコンは、低温で製造することができるので、液晶ディスプレイを組み立てるのに好ましい材料である。製造温度が低いと、標準的で入手が容易なそして安価な基板材料を使用することができるので、製造温度の低いことは重要である。しかしながら、周辺集積画素駆動回路に非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ  ＴＦＴ）を使用すると、移動度が低く、閾値電圧がドリフトし、そしてＮ−ＭＯＳエンハンスメント型トランジスタしか使用できないので、ａ−Ｓｉ  ＴＦＴの使用は制限されている。
【０００６】
プラス（Ｐｌｕｓ）氏外に付与された、“表示装置およびその比較器に輝度信号を供給するシステム”という名称の米国特許第５，１７０，１５５号は、ＬＣＤのデータ・ライン（または列）駆動回路について述べている。プラス（Ｐｌｕｓ）氏外のデータ・ライン駆動回路では、画像情報を含んでいるアナログ信号がサンプリングされ、駆動回路の入力サンプリング・コンデンサの中に貯えられる。基準ランプ波発生器で発生される基準ランプ波は、ＴＦＴスイッチを介して、駆動回路の上記入力コンデンサに供給される。
【０００７】
プラス氏外の構成では、特定のデータ・ライン駆動回路のトランジスタ・スイッチがデータ・ランプ波電圧をマトリックスのデータ・ラインに結合させて、選ばれた行の画素内にランプ波電圧を発生させる。このトランジスタ・スイッチは比較器によって制御される。トランジスタ・スイッチは、オンになるとデータ・ランプ波電圧をデータ・ラインに結合させ、画像情報を含む信号によって定められる制御可能な瞬時にオフにされる。
【０００８】
【発明が解決しようとする課題】
トランジスタ・スイッチはＴＦＴで形成するのが望ましく、かつゲートを著しくオーバドライブせずにＴＦＴスイッチを導通状態に保つことが望ましい。ゲートのオーバドライブが過度になると、ＴＦＴの閾値電圧のドリフトが増大するからである。
【０００９】
【課題を解決するための手段】
本発明の特徴を具体化する、データ・ライン駆動回路は、表示装置において一定の列に並べられた画素内に、画像情報を含む信号を発生させる。データ・ライン駆動回路は、データ・ランプ波信号の信号源を含んでいる。第１のトランジスタはデータ・ランプ波信号源に結合され、上記列と関連するデータ・ラインにデータ・ランプ波信号を供給する。第２のトランジスタは、第１および第２のトランジスタのうちの１つの閾値電圧の変動に従って変動する第１のトランジスタの制御電圧の第１の部分を発生する。第１の静電容量はパルス電圧を制御端子に結合させ、制御電圧の第２の部分を発生させる。制御電圧は、第１のトランジスタを、第１のスイッチング状態で動作するように調整する。ビデオ信号の信号源および基準ランプ波信号の信号源は第２のトランジスタの入力に結合されており、ビデオ信号および基準ランプ波信号から第２のトランジスタの入力に発生される信号が第２のトランジスタの閾値電圧を超えると、第１のスイッチング状態を不能にする。
【００１０】
【発明の実施の形態】
本発明の１つの特徴を具体化する、デマルチプレクサ／データ・ライン駆動回路１００を含む図１において、アナログ回路１１は、表示される画像情報を表わすビデオ信号を、例えば、アンテナ１２から受け取る。アナログ回路１１はビデオ信号をライン１３によりアナログ／ディジタル（Ａ／Ｄ）変換器１４に入力信号として供給する。
【００１１】
アナログ回路１１からのテレビジョン信号は液晶アレイ１６に表示される。液晶アレイ１６は、横にｍ＝５６０行、縦にｎ＝９６０列に並べられた多数の画素（例えば、液晶セル１６ａ）で構成されている。液晶アレイ１６は、ｎ＝９６０列のデータ・ライン１７を、液晶セル１６ａの縦の各列につき１つ、ｍ＝５６０のセレクト・ライン１８を液晶セル１６ａの横の各行につき１つ、備えている。
【００１２】
Ａ／Ｄ変換器１４は出力母線１９を備え、輝度レベル（グレースケール・コード）を、４０グループの出力ライン２２を有するメモリ２１に供給する。メモリ２１の出力ライン２２の各グループは、貯えられたディジタル情報を、対応するディジタル／アナログ（Ｄ／Ａ）変換器２３に供給する。４０グループの出力ライン２２にそれぞれ対応して、４０個のＤ／Ａ変換器２３がある。ある１個のＤ／Ａ変換器２３の出力信号ＩＮは、対応するライン３１を介して、対応するデマルチプレクサ／データ・ライン駆動回路１００に結合され、駆動回路１００は対応するデータ・ライン１７を駆動する。セレクト・ライン・スキャナー６０は、セレクト・ライン１８に行セレクト信号を発生し、従来の方法で、アレイ１６の特定の行を選択する。９６０本のデータ・ライン１７に発生される電圧は、３２マイクロ秒のライン時間の間に、選択された行の画素１６ａに加えられる。
【００１３】
ある１つのデマルチプレクサ／データ・ライン駆動回路１００は、低い入力容量（例えば、１ｐｆより小さい）を有するチョップ・ライン波増幅器（図１には詳細に図示せず）を使用し、対応する信号ＩＮを貯え、貯えられた入力信号を対応するデータ・ライン１７に移送する。各データ・ライン１７は、容量負荷（例えば、２０ｐｆ）を形成する５６０行の画素セル１６ａに接続される。
【００１４】
図２は、ある１つのデマルチプレクサ／データ・ライン駆動回路１００を詳細に示す。図３のａ〜図３のｈは、図２の回路の動作を説明するのに役立つ波形を示す。図１、図２、および図３のａ〜図３のｈにおいて、類似した記号および番号は類似した品目または機能を示す。図２のデマルチプレクサ／データ・ライン駆動回路１００のトランジスタはすべて、Ｎ−ＭＯＳ型のＴＦＴである。従って、都合のよいことに、これらのトランジスタは、図１のアレイと一緒に、１つの集積回路として形成することができる。
【００１５】
図２の信号ライン３１のビデオ信号をサンプリングする前に、コンデンサＣ４３の端子Ｄで発生される電圧が初期設定される。コンデンサＣ４３の電圧を初期設定するために、Ｄ／Ａ変換器２３はライン３１に所定の電圧（例えば、ビデオ信号ＩＮの最大電圧、すなわち、フルスケール電圧）を発生する。図３のａの制御パルスＰＲＥ−ＤＣＴＲＬがトランジスタＭＮ１のゲートに発生されると、トランジスタＭＮ１はライン３１でコンデンサＣ４３に初期設定電圧を供給する。このようにして、コンデンサＣ４３の電圧は、各画素の更新サイクルに先立って、同じである。ＰＲＥ−ＤＣＴＲＬパルスのあとで、ビデオ信号ＩＮは変化して、現在の画素の更新サイクルに使用されるビデオ情報を含むようになる。
【００１６】
図２のデマルチプレクサ３２のトランジスタＭＮ１は、ビデオ情報を含んでいる信号ライン３１で発生されたアナログ信号ＩＮをサンプリングする。サンプリングされた信号はデマルチプレクサ３２のサンプリング・コンデンサＣ４３に貯えられる。ライン３１で発生された１グループ４０個の信号ＩＮ（図１）のサンプリングは、対応するパルス信号ＤＣＴＲＬ（ｉ）の制御下で同時に行われる。図３のａに示すように、２４個のパルス信号ＤＣＴＲＬ（ｉ）は、ｔ５ａ〜ｔ２０のあとに続く期間中に、連続的に発生する。図２の各パルス信号ＤＣＴＲＬ（ｉ）は、対応する１グループ内の４０個のデマルチプレクサ３２のデマルチプレクス動作を制御する。９６０個の画素のデマルチプレクス動作はすべて、図３のａの期間ｔ５ａ〜ｔ２０に生じる。
【００１７】
能率的な時間利用を行うために、２段階のパイプライン・サイクルが使用される。前に説明したように、ｔ５ａ〜ｔ２０の期間中に、ＩＮ信号はデマルチプレクスされ図２の９６０個のコンデンサＣ４３に貯えられる。図３のｄのｔ３〜ｔ４の期間中に、図３のａのパルスＰＲＥ−ＤＣＴＲＬおよび２４個のパルス信号ＤＣＴＲＬの発生する前に、図３のｄのパルス信号ＤＸＦＥＲが生じると図２の各コンデンサＣ４３はトランジスタＭＮ７を介してコンデンサＣ２に結合される。従って、コンデンサＣ４３に貯えられるＩＮ信号の一部分は、図２のコンデンサＣ２に移送されて電圧ＶＣ２を発生する。ｔ５ａ〜ｔ２０の期間中に、図３ａのパルス信号ＤＣＴＲＬが生じると、コンデンサＣ２の電圧ＶＣ２は、以下に説明するように、対応するデータ・ライン１７を介してアレイ１６に加えられる。従って、ＩＮ信号はこの２段階パイプラインを介してアレイ１６に加えられる。
【００１８】
基準ランプ波発生器３３は、出力導体２７に基準ランプ波信号ＲＥＦ＿ＲＡＭＰを発生する。導体２７は、各デマルチプレクサ／データ・ライン駆動回路１００の各コンデンサＣ２の端子Ｅ（図２）に共通に結合される。コンデンサＣ２の端子Ａは比較器２４の入力端子を形成する。図１のデータ・ランプ波発生器３４は、出力ライン２８を介して、データ・ランプ波電圧ＤＡＴＡ＿ＲＡＭＰを供給する。図２のデマルチプレクサ／データ・ライン駆動回路１００において、トランジスタＭＮ６はデータ・ライン１７に電圧ＤＡＴＡ＿ＲＡＭＰを加えて、電圧ＶＣＯＬＵＭＮを発生する。電圧ＶＣＯＬＵＭＮが加えられる行は、行セレクト・ライン１８に発生される行セレクト信号に従って決定される。ライン１８に生じるようなセレクト信号を発生するためにシフトレジスタを使用する表示装置は、例えば、米国特許第４，７６６，４３０号および４，７４２，３４６号で述べられている。トランジスタＭＮ６はＴＦＴであり、ゲート電極は導体２９により比較器２４の出力端子Ｃに結合されている。比較器２４からの出力電圧ＶＣはトランジスタＭＮ６の導通期間を制御する。
【００１９】
各画素更新期間中に、トランジスタＭＮ６の導通期間を制御するために比較器２４の電圧ＶＣをトランジスタＭＮ６に加えるのに先立ち、比較器２４は自動的に較正すなわち調節される。時刻ｔ０（図３のｂ）で、トランジスタＭＮ１０は信号ＰＲＥ＿ＡＵＴＯＺによって導通するように調整され、電圧ＶＰＲＡＺがトランジスタＭＮ５のドレイン電極およびトランジスタＭＮ６のゲート電極にかけられる。この電圧ＶＣは、例えば、トランジスタＭＮ６のソース・ゲート間容量Ｃ２４（破線で示す）のような漂遊容量に貯えられ、トランジスタＭＮ６を導通させる。トランジスタＭＮ１０が容量Ｃ２４を予め充電していると、トランジスタＭＮ５は非導通となる。
【００２０】
図３のｂの時刻ｔ１で、パルス信号ＰＲＥ＿ＡＵＴＯＺは終了し、トランジスタＭＮ１０はオフになる。時刻ｔ１で、トランジスタＭＮ５のゲート・ドレイン端子間に結合されているトランジスタＭＮ３のゲート電極にパルス信号ＡＵＴＯＺＥＲＯが供給され、トランジスタＭＮ３をオンにする。これと同時に、図３のｇのパルス信号ＡＺがトランジスタＭＮ２のゲート電極に供給され、トランジスタＭＮ２をオンにする。トランジスタＭＮ２がオンになると、電圧ＶａがトランジスタＭＮ２を介して結合コンデンサＣ１の端子Ａに結合される。トランジスタＭＮ２は、電圧Ｖａのレベルの電圧ＶＡＡを端子Ａに発生し、端子Ａに比較器２４のトリガ・レベルを確立する。比較器２４のトリガ・レベルは電圧Ｖａに等しい。コンデンサＣ１の第２の端子ＢはトランジスタＭＮ３と、トランジスタＭＮ５のゲートに結合される。
【００２１】
導通するトランジスタＭＮ３は、トランジスタＭＮ５のゲート電極とドレイン電極との間で、端子Ｃにおける電荷を平衡状態に保ち、端子ＢにおいてトランジスタＭＮ５のゲート電極のゲート電圧ＶＧを発生する。最初、電圧ＶＧはトランジスタＭＮ５の閾値レベルＶＴＨを超え、トランジスタＭＮ５を導通させる。トランジスタＭＮ５が導通すると、端子ＢとＣにおける各電圧は、信号ＡＵＴＯＺＥＲＯのパルスの間、各電圧がトランジスタＭＮ５の閾値レベルＶＴＨに等しくなるまで、減少する。端子Ａにおける電圧ＶＡＡが電圧Ｖａに等しい時、端子ＢにおけるトランジスタＭＮ５のゲート電極電圧ＶＧはその閾値レベルＶＴＨにある。図３のｃおよび３のｆの時刻ｔ２で、図２のトランジスタＭＮ３とＭＮ２はオフになり、比較器２４は較正または調節される。従って、入力端子Ａに関する図２の比較器２４のトリガ・レベルは電圧Ｖａに等しい。
【００２２】
上述したように、パルス信号ＤＸＦＥＲは、トランジスタＭＮ７のゲートで発生され、時刻ｔ３で始まり、デマルチプレクサ３２のコンデンサＣ４３を端子Ａを介してコンデンサＣ２に結合させる。その結果、コンデンサＣ２に発生される電圧ＶＣ２はコンデンサＣ４３におけるサンプル信号ＩＮのレベルに比例する。信号ＩＮの大きさは、パルス信号ＤＸＦＥＲの期間に、端子Ａで発生される電圧ＶＡＡが比較器２４のトリガ・レベルＶａよりも小さくなるような大きさである。従って、時刻ｔ３の直後に、比較器トランジスタＭＮ５は非導通状態のままである。電圧ＶＡＡと、電圧Ｖａに等しい比較器２４のトリガ・レベルとの電圧差は信号ＩＮの大きさにより定められる。
【００２３】
端子Ａにおける電圧ＶＡＡが電圧Ｖａを超えると、トランジスタＭＮ５は導通状態になる。端子Ａにおける電圧ＶＡＡが電圧Ｖａを超えなければ、トランジスタＭＮ５は非導通状態にある。比較器２４の自動較正または自動調節は、例えば、トランジスタＭＮ５における閾値電圧のドリフトを補償する。
【００２４】
図２のパルスＲＥＳＥＴの波形とタイミングは、図３のｃのパルス信号ＡＵＴＯＺＥＲＯと同様である。パルス電圧ＲＥＳＥＴは、トランジスタＭＮ６と並列に結合されているトランジスタＭＮ９のゲート電極に結合され、トランジスタＭＮ９をオンにする。トランジスタＭＮ９が導通している時、ライン１７および選択された行の画素セル１６ａ（図１）に、電圧ＶＣＯＬＵＭＮの所定の初期状態が確立される。有利なことに、画素セル１６ａにおいて初期状態が確立されると、画素セル１６ａの静電容量内に貯えられた以前の画像情報が現在の更新期間（図３のｂ〜図３のｇ）中に画素電圧ＶＣＯＬＵＭＮに影響を及ぼすのが防がれる。
【００２５】
時刻ｔ６に先立ち、トランジスタＭＮ９は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤに電圧ＶＣＯＬＵＭＮを設定する。トランジスタＭＮ１０がオンになった直後、ｔ０〜ｔ１の期間中に、データ・ライン１７と関連する静電容量Ｃ４は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤの方へ向かって部分的に充電／放電している。パルス信号ＡＵＴＯＺＥＲＯの期間に、トランジスタＭＮ６のゲート電圧ＶＣはトランジスタＭＮ５の閾値電圧にまで減少する。従って、トランジスタＭＮ６は実質的にオフになる。コンデンサＣ４の充電／放電は、トランジスタＭＮ９がオンになっている時、ｔ１〜ｔ２の期間中に主として行われる。有利なことに、電圧ＶＣＯＬＵＭＮの初期状態を確立するためにトランジスタＭＮ９とトランジスタＭＮ６を利用することにより、トランジスタＭＮ６の閾値電圧ドリフトが減少される。トランジスタＭＮ６の閾値電圧ドリフトが減少される理由は、トランジスタＭＮ６が、単独で電圧ＶＣＯＬＵＭＮの初期状態を確立しなければならない場合よりも短かい期間駆動されるからである。
【００２６】
トランジスタＭＮ６は、トランジスタＭＮ５と同じ様なパラメータとストレス、従って同じ様な閾値電圧ドリフトを有するように設計される。従って、有利なことに、トランジスタＭＮ６の閾値電圧ドリフトはトランジスタＭＮ５の閾値電圧ドリフトの跡を追う。
【００２７】
以下に述べる２つの動作モードの１つにおいて、トランジスタＭＮ５のソース電圧ＶＳＳは０Ｖに等しい。また、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤに等しい電圧ＶＣＯＬＵＭＮは、ｔ２〜ｔ４の期間中、１Ｖに等しい。時刻ｔ５に先立ち、端子ＣにおけるトランジスタＭＮ５のドレイン電圧ＶＣはトランジスタＭＮ５の閾値電圧ＶＴＨに等しい。上述した追従のゆえに、トランジスタＭＮ５の閾値電圧ＶＴＨの変動により、トランジスタＭＮ６のゲート・ソース間電圧はトランジスタＭＮ６の閾値電圧よりも１Ｖ低いレベルに維持される。この１Ｖの相違が生じるのは、トランジスタＭＮ５とＭＮ６のソース電極間に１ボルトの電位差があるからである。
【００２８】
有利なことに、図３のｈのパルス電圧Ｃ＿ＢＯＯＴは、トランジスタＭＮ６のゲートにおいて、コンデンサＣ５（図２）を介して端子Ｃに容量的に結合される。コンデンサＣ５と静電容量Ｃ２４は分圧器を形成する。パルスＡＵＴＯＺＥＲＯの間、トランジスタＭＮ６を導通状態に維持するのに十分な所定の少量だけゲート電圧ＶＣが増加するように電圧Ｃ＿ＢＯＯＴの大きさが選ばれる。前に説明したように、図３のｄの時刻ｔ３のあとでトランジスタＭＮ５は非導通状態である。従って、電圧ＶＣの所定の増加（約５Ｖ）は、端子Ｃにおいて電圧Ｃ＿ＢＯＯＴに関して形成される静電容量分圧器により定められる。電圧ＶＣの増加は閾値電圧ＶＴＨに依存しない。従って、動作寿命期間のトランジスタＭＮ５またはＭＮ６の閾値電圧ドリフトは電圧Ｃ＿ＢＯＯＴにより電圧ＶＣの増加に影響を及ぼさない。従って、電圧ＶＴＨが著しく増加する動作寿命期間中、図３のｆの時刻ｔ６に先立ち、トランジスタＭＮ６は小さい駆動で導通状態に保たれる。
【００２９】
トランジスタＭＮ５の閾値電圧（ＶＴＨ）がドリフトすると、端子Ｃにおいて電圧ＶＣに同じ変化を起こす。トランジスタＭＮ６の閾値電圧がトランジスタＭＮ５の閾値電圧に追縦するものと仮定する。従って、電圧Ｃ＿ＢＯＯＴはトランジスタＭＮ６の閾値電圧ドリフトを補償する必要はない。従って、トランジスタＭＮ５およびＭＮ６の閾値電圧ドリフトにかかわりなく、トランジスタＭＮ６は電圧Ｃ＿ＢＯＯＴによってオンにされる。従って、トランジスタＭＮ５の閾値電圧の変動はトランジスタＭＮ６の閾値電圧の変動を補償する。
【００３０】
電圧Ｃ＿ＢＯＯＴの静電容量結合により、トランジスタＭＮ６のゲート電圧ＶＣを、トランジスタＭＮ６の閾値電圧よりもほんのわずか（例えば５Ｖだけ）高いレベルで、端子Ｃにおいて使用することができる。従って、トランジスタＭＮ６には著しくストレスがかからない。有利なことに、トランジスタＭＮ６のゲート電極に著しい駆動電圧がかかるのを避けることにより、トランジスタＭＮ６の動作寿命期間に起こり得るその閾値電圧ドリフトは、トランジスタＭＮ６が大きな駆動電圧で駆動される場合よりも相当に少なくなる。
【００３１】
電圧Ｃ＿ＢＯＯＴは、図３のｈのｔ５〜ｔ７の期間中、ランプ波状に発生される。電圧Ｃ＿ＢＯＯＴの立上り時間が割合に遅いので、トランジスタＭＮ６にかかるストレスを減らす助けとなる。トランジスタＭＮ６のゲート電圧をゆっくりと増加させることにより、トランジスタＭＮ６のソースを、ゲート・ソース間の電位差がより長い期間にわたりより小さいままであるように、充電させることができる。ｔ５〜ｔ７の期間の長さは４マイクロ秒である。期間ｔ５〜ｔ７の長さを２マイクロ秒（図３のｆの信号ＤＡＴＡ＿ＲＡＭＰの期間ｔ６〜ｔ８の長さの約２０％）よりも長く保つことにより、有利なことに、トランジスタＭＮ６のゲート・ソース間の電圧の差は相当長い期間にわたり減少する。従って、ＴＦＴＭＮ６におけるストレスは減少する。
【００３２】
図３のｅの時刻ｔ４で、基準ランプ波信号ＲＥＦ＿ＲＡＭＰが上昇し始める。信号ＲＥＦ＿ＲＡＭＰは、比較器２４の入力端子Ａから遠く離れているコンデンサＣ２の端子Ｅ（図２）に結合される。その結果、比較器２４の入力端子Ａにおける電圧ＶＡＡは、ランプ波信号ＲＥＦ＿ＲＡＭＰとコンデンサＣ２に発生される電圧ＶＣ２との和に等しくなる。
【００３３】
時刻ｔ６のあとで、トランジスタＭＮ６のドレイン電極に結合されたデータ・ランプ波電圧ＤＡＴＡ＿ＲＡＭＰは上昇し始める。トランジスタＭＮ６のゲート・ソース間およびゲート・ドレイン間の漂遊静電容量から端子Ｃに至る帰還結合により、端子Ｃにおける電圧は、データ・ランプ波信号ＤＡＴＡ＿ＲＡＭＰのすべての値に対し導通するようにトランジスタＭＮ６を調整するのに十分となる。時刻ｔ４のあとで、端子Ａにおけるランプ波電圧ＶＡＡが、比較器２４の電圧Ｖａに等しいトリガ・レベルにまだ達していない間、トランジスタＭＮ５は非導通状態のままであり、トランジスタＭＮ６は導通状態のままである。トランジスタＭＮ６が導通している間、上昇しているランプ波電圧ＤＡＴＡ＿ＲＡＭＰはトランジスタＭＮ６を介して列データ・ライン１７に結合され、データ・ライン１７の電圧ＶＣＯＬＵＭＮを増大させ、従って、選択された行の画素静電容量に加えられる電圧を増大させる。例えば、静電容量２４を介する、ランプ波電圧ＶＣＯＬＵＭＮの容量性帰還は、トランジスタＭＮ５が、前に示したように、端子Ｃにおいて高いインピーダンスを呈している間、トランジスタＭＮ６を導通状態に保つ。
【００３４】
図３のｅのランプ波信号ＲＥＦ＿ＲＡＭＰの上昇部分５００の間、端子Ａにおける和の電圧ＶＡＡは比較器２４のトリガ・レベルＶａを超え、トランジスタＭＮ５は導通状態になる。上昇部分５００の間、トランジスタＭＮ５が導通状態になる瞬時は、信号ＩＮの大きさに応じて変化する。
【００３５】
トランジスタＭＮ５が導通状態になると、トランジスタＭＮ６のゲート電圧ＶＣは減少してトランジスタＭＮ６をオフにする。その結果、トランジスタＭＮ６がオフになる前に生じた電圧ＤＡＴＡ＿ＲＡＭＰの最後の値は、次の更新サイクルまで、変わらずに保持されるかまたは画素静電容量ＣＰＩＸＥＬに貯えられる。このようにして、現在の更新サイクルが完了する。
【００３６】
図１の液晶アレイ１６の分極を防ぐために、いわゆる、アレイのバックプレーン（ｂａｃｋｐｌａｎｅ）またはコモンプレーン（ｃｏｍｍｏｎ  ｐｌａｎｅ）は一定の電圧ＶＢＡＣＫＰＬＡＮＥに保たれる。マルチプレクサ／データ・ライン駆動回路１００は、更新サイクルが代わるたびに、電圧ＶＢＡＣＫＰＬＡＮＥに関して極性が反対で大きさが同じ電圧ＶＣＯＬＵＭＮを発生する。極性を交互に変えるために、１つの更新サイクルにおいて電圧ＤＡＴＡ＿ＲＡＭＰは１Ｖ〜８．８Ｖの範囲で発生され、次の更新サイクルにおいて９Ｖ〜１６．８Ｖの範囲で発生される。一方、電圧ＶＢＡＣＫＰＬＡＮＥはこの２つの範囲の中間のレベルに設定される。電圧ＤＡＴＡ＿ＲＡＭＰを２つの異なる電圧範囲で発生する必要があるので、信号または電圧ＡＵＴＯＺＥＲＯ、ＰＲＥ＿ＡＵＴＯＺ，ＶＳＳおよびＲＥＳＥＴは、設定された電圧ＤＡＴＡ＿ＲＡＭＰの範囲に従って変化する２つの異なる最大レベルを有する。
【００３７】
【発明の効果】
ゲートを著しくオーバドライブせずにＴＦＴスイッチを導通状態に保つことができ、ＴＦＴの閾値電圧のドリフトが増大するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の特徴を具体化する、デマルチプレクサ／データ・ライン駆動回路を含む液晶ディスプレイ装置のブロック図である。
【図２】図１のデマルチプレクサ／データ・ライン駆動回路を詳細に示す図である。
【図３】図２の回路の動作を説明するのに役立つ波形を示す図である。
【符号の説明】
１１    アナログ回路
１２    アンテナ
１４    Ａ／Ｄ変換器
１６    液晶アレイ
１６ａ    液晶セル
１７    データ・ライン
１８    セレクト・ライン
１９    出力母線
２１    メモリ
２３    Ｄ／Ａ変換器
２４    比較器
２７    出力導体
２８    出力ライン
２９    導体
３２    デマルチプレクサ
３３    基準ランプ波発生器
３４    データ・ランプ波発生器
６０    セレクト・ライン・スキャナ
１００    デマルチプレクサ／データ・ライン駆動回路
ＩＮ    ビデオ信号
【図１】
0003866788.tif 000002
【図２】
0003866788.tif 000003
【図３】
0003866788.tif 000004