(57)【特許請求の範囲】
【請求項１】
強誘電体キャパシタの分極によって不揮発性データを記憶する強誘電体メモリ装置において、
前記強誘電体キャパシタは、前記強誘電体キャパシタにかかる電界がゼロで第1の状態で分極し、時間の経過とともに前記第1の状態の分極量が減少して第２の状態となるリラクゼーション現象を有し、
前記強誘電体キャパシタは、前記強誘電体キャパシタのデータ読み出し時に、
前記強誘電体キャパシタに電界を印加することによって前記第２の状態から前記第1の状態に回復した後、前記強誘電体キャパシタへの電界がゼロで、且つ分極が前記第1の状態から読み出し動作を行うことを特徴とする強誘電体メモリ装置。
【請求項２】
前記読み出し動作を行う場合に、
前記強誘電体キャパシタにかかる電界がゼロで分極した前記第２の状態から、前記強誘電体キャパシタに第１の方向に電界をかけた第３の状態とした後、前記強誘電体キャパシタにかかる電界がゼロで分極した前記第１の状態を経た後に、前記強誘電体キャパシタに前記第１の方向または前記第１の方向とは逆の第２の方向に電界をかけて前記強誘電体キャパシタの読み出し動作を行うことを特徴とする請求項１記載の強誘電体メモリ装置。
【請求項３】
強誘電体キャパシタの分極によって不揮発性データを記憶する強誘電体メモリ装置において、
前記強誘電体キャパシタは、前記強誘電体キャパシタにかかる電界がゼロで第1の状態で分極し、時間の経過とともに前記第1の状態の分極量が減少するリラクゼーション現象を有し、
前記リラクゼーションの影響のない、前記強誘電体キャパシタに第１の方向の電界をかけた第２の状態から、前記強誘電体キャパシタにかかる電界がゼロで分極した前記第１の状態を経た後に、前記強誘電体キャパシタに前記第１の方向または前記第１の方向とは逆の第２の方向に電界をかけて前記強誘電体キャパシタの読み出し動作を行うことを特徴とする強誘電体メモリ装置。
【請求項４】
強誘電体キャパシタの分極によって不揮発性データを記憶する強誘電体メモリ装置において、
前記強誘電体キャパシタは、前記強誘電体キャパシタにかかる電界がゼロで第1の状態で分極し、時間経過によって前記第1の状態の分極量が減少するリラクゼーション現象を有し、
前記強誘電体メモリ装置のリファレンスメモリセルキャパシタは、データを読み出し動作前の初期状態が、前記リファレンスメモリセルキャパシタを構成する前記強誘電体キャパシタにかかる電界がゼロで分極していない状態、または充分には分極していない状態を有し、
前記初期状態から、前記リファレンスメモリセルキャパシタを構成する前記強誘電体キャパシタに第１の方向の第1の電界をかけて、前記リファレンスメモリセルキャパシタを構成する前記強誘電体キャパシタの読み出し動作を行うことを特徴とする強誘電体メモリ装置。
【請求項５】
前記強誘電体キャパシタの読み出し動作を行った後に、前記第１の方向とは逆の第２の方向の第２の電界をかけた後、前記リファレンスメモリセルキャパシタを構成する前記強誘電体キャパシタにかかる電界がゼロで充分には分極していない前記初期状態とする動作を行うことを特徴とする請求項４記載の強誘電体メモリ装置。
【請求項６】
前記第２の電界の値は温度依存性をもち、該温度依存性をもつ前記第２の電界の値の発生回路を有することを特徴とする請求項５記載の強誘電体メモリ装置。
【請求項７】
前記強誘電体メモリ装置は、本体メモリセルキャパシタと前記リファレンスメモリセルキャパシタとを有し、
前記本体メモリセルキャパシタと前記リファレンスメモリセルキャパシタの大きさがほぼ同じであることを特徴とする請求項４記載の強誘電体メモリ装置。
【請求項８】
強誘電体キャパシタの分極によって不揮発性データを記憶する強誘電体メモリ装置において、
前記強誘電体キャパシタは、前記強誘電体キャパシタにかかる電界がゼロで第1の状態で分極し、時間の経過とともに前記第1の状態の分極量が減少して第２の状態となるリラクゼーション現象を有し、
前記強誘電体メモリ装置のリファレンスメモリセルキャパシタを構成する前記強誘電体キャパシタのデータ読み出し時に、
前記リファレンスメモリセルキャパシタを構成する前記強誘電体キャパシタに電界を印加することによって前記第２の状態から前記第1の状態に回復した後、前記リファレンスメモリセルキャパシタを構成する前記強誘電体キャパシタへの電界がゼロで、且つ分極が前記第1の状態から読み出し動作を行うことを特徴とする強誘電体メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は強誘電体メモリ装置に関するものである。
【０００２】
【従来の技術】
近年、メモリセルのキャパシタに強誘電体材料を用いることにより、記憶データの不揮発性を実現した強誘電体メモリ装置が考案されている。
【０００３】
強誘電体キャパシタはヒステリシス特性を有し、電界が零のときでも履歴に応じた異なる極性の残留分極が残る。この強誘電体キャパシタの残留分極で記憶データを表わすことにより、不揮発性メモリ装置が実現された。
【０００４】
アメリカ特許４，８７３，６６４号明細書には、二つのタイプの強誘電体メモリ装置が開示されている。第１のタイプは、メモリセルが１ビットあたり１トランジスタおよび１キャパシタ（１Ｔ１Ｃ）で構成したものであり、たとえば２５６個の本体メモリセル（ノーマルセル）毎に１個のリファレンスメモリセルが設けられる。第２のタイプは、リファレンスメモリセルを設けずに、メモリセルが１ビットあたり２トランジスタおよび２キャパシタ（２Ｔ２Ｃ）で構成したものであり、１対の相補データが１対の強誘電体キャパシタに記憶される。
【０００５】
キャパシタを構成する強誘電体材料としては、ＫＮＯ3、ＰｂＬａ2Ｏ3−ＺｒＯ2−ＴｉＯ2、およびＰｂＴｉＯ3−ＰｂＺｒＯ3などが知られている。ＰＣＴ国際公開第ＷＯ９３／１２５４２公報によれば、強誘電体メモリ装置に適した、ＰｂＴｉＯ3−ＰｂＺｒＯ3に比べて極端に疲労の小さい強誘電体材料も知られている。
【０００６】
上記アメリカ特許４，８７３，６６４号明細書の１Ｔ１Ｃタイプの強誘電体メモリ装置によれば、リファレンスメモリセルキャパシタは、本体メモリセルキャパシタよりも大きい容量、すなわち少なくとも大きい面積を有する。しかも、本体メモリセルキャパシタは、読み出しの際に記憶データに応じて、分極が反転した後に元の分極状態に戻り、あるいは反転せずに元の分極状態を保持する。これに対して、リファレンスメモリセルキャパシタは、本体メモリセルの記憶データの如何にかかわらず、反転せずに元の分極状態を保持するようになっている。つまり、本体メモリセルキャパシタは電極間にかかる電圧を正および負の両極で動作させるのに対して、リファレンスメモリセルキャパシタは電極間にかかる電圧をつねに片極で動作させる。
【０００７】
これを、具体的に示したものが図１３である。すなわち、これは強誘電体キャパシタの両電極にかかる電界と分極との関係を示したもので、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線である。
【０００８】
このように本体メモリセルキャパシタは、強誘電体キャパシタの両電極間の電界が０のときに点ＢまたはＥのように正または負の分極状態をもち、データを読み出すときにこの異なる状態を判別することによって不揮発性メモリ装置が実現される。リファレンスメモリセルキャパシタについては、点Ｐ１３１〜点Ｄの曲線Ｌ１３１や点Ｅ〜点Ｄの曲線Ｌ１３２のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しをする。リファレンスメモリセルキャパシタは本体メモリセルキャパシタよりも大きい容量とし、点Ｐ１３１や点Ｅが点Ｂと点Ｅとの間に位置するように設定する。ここでリファレンスメモリセルキャパシタの読み出し動作として、曲線Ｌ１３１と同Ｌ１３２が示されているのは、強誘電体キャパシタが時間の経過とともに分極量が減少する現象（以下、リラクゼーションという）をもつためである。強誘電体キャパシタに電界をかけた後に電界を０とした当初は、点Ｅの状態で分極している。これが、時間の経過とともに分極が減少して、点Ｐ１３１の状態になる。
【０００９】
これは、リファレンスメモリセルキャパシタに限ったことでなく、本体メモリセルキャパシタにおいても当初分極した点Ｂまたは点Ｅにあった分極がそれぞれ減少する。つまり、リファレンスメモリセルの点Ｐ１３１や点Ｅを、本体メモリセルキャパシタの点Ｂまたは点Ｅから分極がそれぞれ減少した点の間に設定することにより、１Ｔ１Ｃタイプの強誘電体メモリを実現している。
【００１０】
【発明が解決しようとする課題】
従来の１Ｔ１Ｃタイプの強誘電体メモリ装置では、上述のように、リファレンスメモリセルキャパシタは、本体メモリセルキャパシタよりも大きい容量を有する。また、強誘電体メモリキャパシタがリラクゼーションを起こすと、リファレンスメモリセルキャパシタの方が容量値が大きいために、リラクゼーションを起こす絶対量も大きい。従来例に関して説明したように、特にリファレンスメモリセルキャパシタのリラクゼーションは、リファレンスメモリセルキャパシタから読み出すリファレンス電位の変動となり、読み出しマージンを減少させる。また、このほか、強誘電体キャパシタをたとえば高温で放置した場合には、分極量が増加あるいは固定する時間の経過とともに分極量が増加する減少（インプリント）を起こすことがある。この場合、リファレンスメモリセルキャパシタにこの現象が生じると、さらに読み出しマージンを減少させてしまう。また、従来の１Ｔ１Ｃタイプの強誘電体メモリ装置のように、リファレンスメモリセルキャパシタが本体メモリセルキャパシタよりも大きい容量を有する場合には、製造上のばらつきによりリファレンスメモリセルキャパシタの容量値が所望の値からずれてしまう。
【００１１】
【課題を解決するための手段】
このような従来の強誘電体メモリ装置にあった問題を解決するために、本発明の強誘電体メモリ装置は、強誘電体キャパシタの分極によって不揮発性データを記憶するメモリ装置において、強誘電体キャパシタは時間の経過とともに分極量が減少する現象（リラクゼーション）を有し、強誘電体キャパシタのデータ読み出し時に、リラクゼーションを回復した後あるいはリラクゼーションを起こさない状態待機の動作を行うこととした。また、時間の経過とともに分極量が増加する現象（インプリント）を有し、強誘電体キャパシタのデータ保持時に、この強誘電体キャパシタにかかる電界がゼロで分極していない待機状態である強誘電体メモリ装置とした。また、これらの動作あるいは状態とするとき、強誘電体キャパシタの温度依存性を考慮した回路を付加し、特にリファレンスメモリセルに応用した。また、リファレンスメモリセルキャパシタと本体メモリセルキャパシタの容量値を同じ大きさとすることで、製造上のばらつきの影響を少なく構成することもできる。
【００１２】
【発明の実施の形態】
請求項１に記載の発明は、強誘電体キャパシタのリラクゼーションを回復した後あるいはリラクゼーションを起こさない状態待機の動作を行うものであり、特にリファレンスメモリセルに応用することにより低電圧動作が可能となる。
【００１３】
請求項２に記載の発明は、請求項１に記載の発明において、強誘電体キャパシタにかかる電界がゼロで分極した待機状態で、読み出し前にリラクゼーションの回復動作を行うものであり、低電圧動作ができるとともに、待機状態で強誘電体キャパシタに電界がかかっていないため強誘電体キャパシタの耐圧信頼性が向上する。
【００１４】
請求項３に記載の発明は、請求項１に記載の発明において、強誘電体キャパシタに電界をかけた待機状態で、電界がゼロで分極した状態を経た後に読み出し動作を行うものであり、リラクゼーションの影響がなく低電圧動作ができるともに、電界をかけた待機状態からの動作であるため、請求項２に記載の発明に比べて高速で動作させることができる。
【００１５】
請求項４に記載の発明は、強誘電体キャパシタのデータ保持時に、前記強誘電体キャパシタにかかる電界がゼロで分極していない待機状態であり、特にリファレンスメモリセルに応用することにより、リラクゼーションやインプリントの影響がなく、低電圧動作が可能となる。
【００１６】
請求項５に記載の発明は、請求項４に記載の発明において、強誘電体キャパシタにかかる電界がゼロでほとんど分極していない待機状態で、一度電界をかけ、さらに電界をゼロとした後に読み出し動作を行うものであり、リラクゼーションやインプリントの影響がなく低電圧動作ができるとともに、待機状態で強誘電体キャパシタに電界がかかっていないため、強誘電体キャパシタの耐圧信頼性が向上する。
【００１７】
請求項６に記載の発明は、請求項４に記載の発明において、強誘電体キャパシタにかかる電界がゼロでほとんど分極していない待機状態から読み出し動作を行うものであり、リラクゼーションやインプリントの影響がなく低電圧動作ができるとともに、待機状態で強誘電体キャパシタに電界がかかっていないため、強誘電体キャパシタの耐圧信頼性が向上し、また、これをリファレンスメモリセルに応用するとき、リファレンスメモリセルキャパシタと本体メモリセルキャパシタを同じ大きさに設定でき、製造上の特性ばらつきが少なくなる。
【００１８】
請求項７に記載の発明は、請求項４に記載の発明において、強誘電体キャパシタにかかる電界がゼロでほとんどが分極していない状態を強誘電体キャパシタにある電圧の印加によって制御するものであり、リラクゼーションやインプリントの影響がなく、低電圧動作が可能となる。
【００１９】
請求項８に記載の発明は、請求項４に記載の発明において、強誘電体キャパシタにかかる電界がゼロでほとんど分極していない状態を強誘電体キャパシタにある電圧の印加によって制御し、この印加電圧値が温度依存性を有することにより、ある温度範囲で前記強誘電体キャパシタにかかる電界がゼロでほとんど分極していない状態とするものであり、広温度範囲でリラクゼーションやインプリントの影響がなく低電圧動作が可能となる。
【００２０】
請求項９および請求項１０に記載の発明は、それぞれ、請求項６に記載の発明において、リファレンス電位発生回路を強誘電体キャパシタで構成し、強誘電体キャパシタにかかる電界がゼロで充分には分極していない待機状態とするものであり、リファレンス電位発生回路はリファレンスメモリセルキャパシタで構成され、これと本体メモリセルキャパシタを同じ大きさに設定でき、製造上の特性ばらつきが少なくなる。
【００２１】
請求項１１に記載の発明は、リファレンス電位を発生するリファレンス電位発生回路を強誘電体キャパシタで構成し、前記強誘電体キャパシタに第１の方向に電界をかけた第１の状態および前記強誘電体キャパシタにかかる電界がゼロで分極した第２の状態を経た後に、前記強誘電体キャパシタに第１の方向または第１の方向とは逆の第２の方向に電界をかけて強誘電体キャパシタの読み出し動作を行うものであり、リラクゼーションの影響がなく、前記第２の状態のばらつきの少ないリファレンス電位を発生することができる。
【００２２】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図である。すなわち、強誘電体キャパシタの両電極間にかかる電界と分極との関係を示したもので、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正方向・負方向の電界を印加したときのヒステリシス特性曲線である。
【００２３】
このように本体メモリセルキャパシタは、強誘電体キャパシタの両電極間の電界が０のときに、点Ｂまたは同Ｅにおける正または負の分極状態をもつ。データを読み出すときにこの異なる状態を判別することによって、不揮発性メモリ装置が実現される。
【００２４】
本実施の形態では、たとえばリファレンスメモリセルキャパシタを、点Ｅ〜点Ｄの曲線Ｌ１３のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。ここで、まず強誘電体キャパシタの両電極間の電界が０で点Ｅのように分極状態とした場合、この状態で時間が経過すると、リラクゼーションという現象によって分極状態が点Ｐ１１の状態になる。もちろん、この状態の変化量は強誘電体材料にも起因するものである。リファレンスメモリセルキャパシタにおいてはリラクゼーションによる状態の変化量は少ない方が好ましい。本実施の形態では、このような強誘電体キャパシタのリラクゼーションによるリファレンスメモリセルキャパシタから読み出されるリファレンス電位の変動の影響をなくすために、まず点Ｐ１１の状態から点Ｐ１１〜点Ｄの曲線Ｌ１１に沿って点Ｄの状態とし、その後点Ｄ〜点Ｅの曲線Ｌ１２に沿って点Ｅの状態とした後に、点Ｅ〜点Ｄの曲線Ｌ１３のように強誘電体キャパシタの両電極間に片側方向に電界をかけることで読み出しを行う。つまり、リラクゼーションの影響をなくし、初期の分極状態を回復した後に読み出し動作を行う。
【００２５】
この動作によると、リファレンスメモリセルキャパシタを用いた１Ｔ１Ｃタイプの強誘電体メモリ装置においてもリファレンス電位のばらつきが少なくなるため、データ保持動作や低電圧動作において安定した動作がなされる。、また、初期状態では、点Ｅの状態で強誘電体キャパシタの両電極に電界がかからないため、特に高電圧動作では強誘電体キャパシタの耐圧劣化の影響がない動作となる。
【００２６】
（実施の形態２）
図２は本発明の実施の形態２の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図である。
【００２７】
本実施の形態は、リラクゼーションの影響を回復する読み出し動作を行うという点では、上述の実施の形態１と同様であるが、読み出し時に強誘電体キャパシタにかける電界方向と、リラクゼーションの影響を回復するときに強誘電体キャパシタにかける電界方向とが異なるものである。
【００２８】
点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線で、リファレンスメモリセルキャパシタを、点Ｂ〜点Ｄの曲線Ｌ２３のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。ここで、まず強誘電体キャパシタの両電極間の電界が０で点Ｂのように分極状態とした場合、この状態で時間が経過すると、リラクゼーションという現象によって分極状態が点Ｐ２１の状態になる。このような強誘電体キャパシタのリラクゼーションによるリファレンスメモリセルキャパシタから読み出されるリファレンス電位の変動の影響をなくすために、まず点Ｐ２１の状態から点Ｐ２１〜点Ａの曲線Ｌ２１に沿って点Ａの状態とし、その後点Ａ〜点Ｂの曲線Ｌ２２に沿って点Ｂの状態とした後に点Ｂ〜点Ｄの曲線Ｌ２３のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。つまり、リラクゼーションの影響をなくすために、読み出し動作とは逆の電界を強誘電体キャパシタに印加し初期の分極状態を回復した後に読み出し動作を行う。この動作によるとリファレンスメモリセルキャパシタを用いた１Ｔ１Ｃタイプの強誘電体メモリ装置においてもリファレンス電位のばらつきが少なくなるためデータ保持動作や低電圧動作において安定動作ができる。また、曲線Ｌ２３に沿って読み出し動作が行われた後にはたとえば点Ｄ、点Ｅ、点Ａを通って、点Ｂの状態に戻す。ここで、この強誘電体キャパシタの動作は両電極間に必ず両側方向の電界がかかる状態で動作する。このため繰り返し動作による強誘電体キャパシタのヒステリシス曲線の偏りなどの影響が少ない。
【００２９】
（実施の形態３）
図３は本発明の実施の形態３の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図で、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線である。本実施の形態では、たとえばリファレンスメモリセルキャパシタの動作において、点Ｅ〜点Ｄの曲線Ｌ３２のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。点Ｅの分極状態で時間が経過すると、リラクゼーションという現象によって分極が減少する。そこで、本実施の形態では、このような強誘電体キャパシタのリラクゼーションによるリファレンスメモリセルキャパシタから読み出されるリファレンス電位の変動の影響をなくすために、初期状態で点Ｄで強誘電体キャパシタの両電極に電界をかけた状態とし、点Ｄの状態から点Ｄ〜点Ｅの曲線Ｌ３１に沿って点Ｅの状態とした後に、点Ｅ〜点Ｄの曲線Ｌ３２のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。
【００３０】
本実施の形態は、リラクゼーションの影響をなくした読み出し動作であり、データ保持動作や低電圧動作において安定動作ができるとともに、実施の形態１に比べて読み出し動作前のリラクゼーション回復動作が簡略化されているため高速動作に優れている。
【００３１】
（実施の形態４）
図４は本発明の実施の形態４の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図で、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線である。
【００３２】
本実施の形態では、たとえばリファレンスメモリセルキャパシタの動作において、点Ｅ〜点Ｄの曲線Ｌ４２にように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。点Ｂの分極状態で時間が経過すると、リラクゼーションという現象によって分極が減少する。
【００３３】
そこで本実施の形態では、このような強誘電体キャパシタのリラクゼーションによるリファレンスメモリセルキャパシタから読み出されるリファレンス電位の変動の影響をなくすために、初期状態で点Ａで強誘電体キャパシタの両電極に電界をかけた状態とし、点Ａの状態から点Ａ〜点Ｂの曲線Ｌ４１に沿って点Ｂの状態とした後に、点Ｂ〜点Ｄの曲線Ｌ３２のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。
【００３４】
本実施の形態によれば、リラクゼーションの影響をなくした読み出し動作であり、データ保持動作や低電圧動作において安定動作ができるとともに、第２の実施の形態に比べて読み出し動作前のリラクゼーション回復動作が簡略化されているため高速動作に優れている。
【００３５】
また、曲線Ｌ４２に沿って読み出し動作が行われた後に、たとえば点Ｄ、点Ｅを通って点Ａの状態に戻す。ここで、この強誘電体キャパシタの動作は両電極間に必ず両方向の電界がかかる状態で動作する。このため繰り返し動作による強誘電体キャパシタのヒステリシス曲線の偏りなどの影響が少ない。
【００３６】
また、高速動作と強誘電体キャパシタの耐圧性を両立させるため、低電圧では第１または第２の実施の形態で動作させ、高電圧では第３または第４の実施の形態で動作させることもできる。
【００３７】
（実施の形態５）
図５は本発明の実施の形態５の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図で、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線である。
【００３８】
本実施の形態では、たとえばリファレンスメモリセルキャパシタの動作において、点Ｅ〜点Ｄの曲線Ｌ５３にように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。点Ｅの分極状態で時間が経過すると、リラクゼーションという現象によって分極が減少する。そこで本実施の形態では、このような強誘電体キャパシタのリラクゼーションによるリファレンスメモリセルキャパシタから読み出されるリファレンス電位の変動の影響をなくすために、初期状態で点Ｏで強誘電体キャパシタの両電極に電界がかからない状態とし、点Ｏの状態から点Ｏ〜点Ｄの曲線Ｌ５１に沿って点Ｅの状態とし、点Ｄ〜点Ｅの曲線Ｌ５２に沿って点Ｅの状態とした後に、点Ｅ〜点Ｄの曲線Ｌ５３のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。
【００３９】
本実施の形態によれば、リラクゼーションの影響をなくした読み出し動作であり、データ保持動作や低電圧動作において安定した動作が可能となる。また、データ保持のとき強誘電体キャパシタの両電極に電界がかからない状態であるためリラクゼーションがなく、さらに、たとえば高温保持されたときに起こる強誘電体キャパシタのヒステリシス曲線の偏り現象であるインプリントの影響がない。このため、実施の形態１〜４に比べて高温保持特性に優れている。
【００４０】
（実施の形態６）
図６は本発明の実施の形態６の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図で、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線である。
【００４１】
本実施の形態では、たとえばリファレンスメモリセルキャパシタの動作において、点Ｂ〜点Ｄの曲線Ｌ６３のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。点Ｂの分極状態で時間が経過すると、リラクゼーションという現象によって分極が減少する。そこで本実施の形態では、このような強誘電体キャパシタのリラクゼーションによるリファレンスメモリセルキャパシタから読み出されるリファレンス電位の変動の影響をなくすために、初期状態で点Ｏで強誘電体キャパシタの両電極に電界がかからない状態とし、点Ｏの状態から点Ｏ〜点Ａの曲線Ｌ６１に沿って点Ａの状態とし、点Ａ〜点Ｂの曲線Ｌ６２に沿って点Ｂの状態とした後に、点Ｂ〜点Ｄの曲線Ｌ６３のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。
【００４２】
本実施の形態によれば、はリラクゼーションの影響をなくした読み出し動作であり、データ保持動作や低電圧動作において安定動作ができる。また、データ保持のとき強誘電体キャパシタ両電極に電界がかからない状態であるためリラクゼーションがなく、さらに、たとえば高温保持されたときに起こる強誘電体キャパシタのヒステリシス曲線の偏り現象であるインプリントの影響がない。このため、実施の形態１〜４に比べて高温保持特性に優れている。また、強誘電体キャパシタの動作は両電極に必ず両側方向の電界がかかる状態で動作する。このため繰り返し動作による強誘電体キャパシタのヒステリシス曲線の偏りなどの影響が少ない。
【００４３】
（実施の形態７）
図７は本発明の実施の形態７の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図で、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線である。
【００４４】
本実施の形態では、たとえばリファレンスメモリセルキャパシタの動作において、点Ｏ〜点Ｄの曲線Ｌ７１のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。点Ｂや点Ｅの分極状態で時間が経過すると、リラクゼーションという現象によって分極が減少する。そこで本実施の形態では、このような強誘電体キャパシタのリラクゼーションやインプリントによるリファレンスメモリセルキャパシタから読み出されるリファレンス電位の変動の影響をなくすために、初期状態で点Ｏで強誘電体キャパシタの両電極に電界がかからない状態とし、この点Ｏの状態から点Ｏ〜点Ｄの曲線Ｌ７１に沿って強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。
【００４５】
このため、データ保持動作や低電圧動作や高温保持において安定動作ができる。特に実施の形態５に比べて、本実施の形態ではリファレンスメモリセルキャパシタと本体メモリセルキャパシタのサイズを同じにすることができ製造上のばらつきに対しても優れている。曲線Ｌ７１に沿って読み出しを行った後には点Ｏの状態としておく。
【００４６】
（実施の形態８）
図８は本発明の実施の形態８の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図で、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線である。
【００４７】
本実施の形態では、たとえばリファレンスメモリセルキャパシタの動作において、点Ｏ〜点Ａの曲線Ｌ８１のように強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。点Ｂや点Ｅの分極状態で時間が経過すると、リラクゼーションという現象によって分極が減少する。そこで本実施の形態では、このような強誘電体キャパシタのリラクゼーションやインプリントによるリファレンスメモリセルキャパシタから読み出されるリファレンス電位の変動の影響をなくすために、初期状態で点Ｏで強誘電体キャパシタの両電極に電界がかからない状態とし、この点Ｏの状態から点Ｏ〜点Ａの曲線Ｌ８１に沿って強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行う。
【００４８】
このため、データ保持動作や低電圧動作や高温保持において安定した動作ができる。特に実施の形態５に比べて、本実施の形態ではリファレンスメモリセルキャパシタと本体メモリセルキャパシタのサイズを同じにすることができ、製造上のばらつきに対しても優れている。
【００４９】
曲線Ｌ８１に沿って読み出しを行った後には点Ｏの状態としておく。本実施の形態は実施の形態７に対して、読み出し時のリファレンスメモリセルキャパシタの両電極にかかる電界が逆のものであるが、これはメモリセル選択トランジスタの導電型や動作方法などに対応して用いるとよい。
【００５０】
（実施の形態９）
図９は本発明の実施の形態９の強誘電体メモリ装置における強誘電体キャパシタのヒステリシス特性とその動作を説明するための図で、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線が、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線である。図１０は本発明の実際デバイスにおける動作を説明するための図、図１１は本発明のリセット電圧ＶGと分極との関係を示す図である。
【００５１】
本実施の形態は、例えばリファレンスメモリセルキャパシタの動作において、図９の点Ｏ〜点Ｄの曲線Ｌ９１、あるいは、図１０の点Ｏ〜点Ｐ１０１の曲線Ｌ１０１のように、強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行った後に、分極していない初期状態である点Ｏの状態とするための動作方法あるいはその動作時の電界値の設定方法についてのものである。
【００５２】
まず、図９において、曲線Ｌ９１に沿って強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行った後、強誘電体キャパシタの両電極間の電界を０とし、曲線Ｌ９２に沿って点Ｅの状態とする。次に、読み出しとは逆方向の電界を、強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線で分極が０となる点Ｆ、あるいはその付近の電圧（ここで点Ｆの電界より少し高い電圧）を強誘電体キャパシタの両電極に印加し曲線Ｌ９３に沿って点Ｇの状態とする。次に、強誘電体キャパシタの両電極間の電界を０とし曲線Ｌ９４に沿って分極していないあるいはほとんど分極していない点Ｏの状態とする。
【００５３】
本発明の実際デバイスの動作について、図１０を参照して説明する。
実際のデバイスにおいては、強誘電体キャパシタの両電極にかかる電界は、強誘電体キャパシタの容量と読み出し用容量（たとえばビット線容量）の容量比で決まる電界までしかかからない。具体的には、図１０において、曲線Ｌ１０１に沿って強誘電体キャパシタの両電極間に片側方向の電界をかける読み出しを行って点Ｐ１０１の状態とした後、強誘電体キャパシタの両電極間の電界を０とし曲線Ｌ１０２に沿って点Ｐ１０２の状態とする。次に、読み出しとは逆の電界を強誘電体キャパシタの両電極間に正・負方向の電界を印加したときのヒステリシス特性曲線で分極が０となる点Ｆあるいはその付近の電圧（ここでは点Ｆの電界より少し高い電圧）を強誘電体キャパシタの両電極に印加し曲線Ｌ１０３に沿って点Ｇ（ここではこのときの電圧値をリセット電圧ＶGという）の状態とする。次に、強誘電体キャパシタの両電極間の電界を０とし、曲線Ｌ１０４に沿って分極していないあるいはほとんど分極していない点Ｏの状態とする。
【００５４】
次に、強誘電体キャパシタが分極していない状態点Ｏにするためのリセット電圧ＶGと電界を０としたときの分極状態の関係を示した図１１を参照して説明する。
【００５５】
図１１の横軸がリセット電圧ＶGで、縦軸が電界を０としたときの分極値である。ここでは、ＶG＝０．７５Ｖで分極が０となり、リセット電圧ＶGにこれより高い電圧を印加した場合には正の方に分極が残り、それより低い電圧を印加した場合には負の方に分極が残る。この図１１は室温でのデータであるが、それより高い温度になると、この曲線がシフトする。また、具体的にこのリセット電圧ＶGを強誘電体キャパシタの両電極間に印加するためには、電極の駆動回路においてその電圧を制御する。たとえば強誘電体キャパシタの一方の電極をセルプレートに、他方の電極をメモリセル選択トランジスタを介してビット線に接続し、このセルプレートの電圧とビット線の電圧を制御する。
【００５６】
以上の動作でかなり精度よく分極状態を０とすることができる。
ここでは、強誘電体キャパシタの両電極間に正・負方向の電界を１回かける動作について説明したが、この動作の間に点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆを結ぶ曲線で示されるヒステリシス特性曲線の動作を挿入し、強誘電体キャパシタのヒステリシス曲線の偏りなどの影響を少なくする動作などを組み合わせることはもちろん可能である。また、強誘電体キャパシタの両電極に正負にリセット電圧ＶGの電界を複数回かけて動作させることも可能である。
【００５７】
（実施の形態１０）
図１２は本発明の実施の形態１０のリセット電圧設定回路を示す図である。本実施の形態は上述の実施の形態９の動作を行うときのリセット電圧ＶGのリセット電圧設定回路についてのものである。
【００５８】
実施の形態９の図１１でも示したように図１１は室温でのデータであり、高温になると、この曲線がシフトする。このため、温度特性も考慮したリセット電圧設定回路とすることが、広い温度範囲で安定して動作させる上で望ましい。そこで、図１２に示されるように、リセット電圧設定回路を、リセット電圧発生回路１とリファレンスセルプレートドライバー２とで構成した。
【００５９】
リセット電圧発生回路１は電源電圧ＶＤＤとノードＮ１との間に抵抗Ｒが、接地電圧ＶＳＳとノードＮ１との間にゲートがＮ１であるトランジスタＱｎがそれぞれ接続された構成である。このノードＮ１の信号をリセット電圧として、リファレンスセルプレートドライバー２に入力し、信号ＲＣＰの電圧が制御されて出力される。
【００６０】
この回路の特徴は、トランジスタＱｎのしきい値に温度依存性があり、これとリセット電圧ＶGの温度依存性が同じ傾向にあることを利用した。もちろん、強誘電体材料の違いによるリセット電圧ＶGの温度依存性の違いにより、トランジスタＱｎのしきい値の他に温度依存性のある抵抗体を組み合わせることで、所望の温度依存性を有する回路構成とすることができる。
【００６１】
【発明の効果】
本発明によれば、強誘電体キャパシタのリラクゼーションやインプリントの影響がなく、より低電圧動作ができ、また、これを１Ｔ１Ｃタイプの強誘電体メモリ装置のリファレンスメモリセルに応用するときリファレンスメモリセルキャパシタと本体メモリセルキャパシタを同じ大きさに設定でき製造上の特性ばらつきが少なくなり、安定したリファレンス電圧が発生でき歩留り向上という効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の動作を説明するための図
【図２】本発明の実施の形態２の動作を説明するための図
【図３】本発明の実施の形態３の動作を説明するための図
【図４】本発明の実施の形態４の動作を説明するための図
【図５】本発明の実施の形態５の動作を説明するための図
【図６】本発明の実施の形態６の動作を説明するための図
【図７】本発明の実施の形態７の動作を説明するための図
【図８】本発明の実施の形態８の動作を説明するための図
【図９】本発明の実施の形態９の動作を説明するための図
【図１０】本発明の実施の形態９の実際デバイスにおける動作を説明するための図
【図１１】本発明の実施の形態９のリセット電圧ＶGと分極との関係を示す図
【図１２】本発明の実施の形態１０のリセット電圧設定回路を示す図
【図１３】従来例の動作を説明するための図
【符号の説明】
１  リセット電圧発生回路
２  リファレンスセルプレートドライバー
ＲＣＰ  リファレンスセルプレート信号
Ｒ  抵抗
Ｑｎ  Ｎチャネル型ＭＯＳトランジスタ
Ｎ１  ノード名
ＶＳＳ  接地電圧
ＶＤＤ  電源電圧
【図１】
0003914588.tif 000002
【図２】
0003914588.tif 000003
【図３】
0003914588.tif 000004
【図４】
0003914588.tif 000005
【図５】
0003914588.tif 000006
【図６】
0003914588.tif 000007
【図７】
0003914588.tif 000008
【図８】
0003914588.tif 000009
【図９】
0003914588.tif 000010
【図１０】
0003914588.tif 000011
【図１１】
0003914588.tif 000012
【図１２】
0003914588.tif 000013
【図１３】
0003914588.tif 000014