(57)【特許請求の範囲】
【請求項１】
第１電位と第２電位との間に互いに直列に接続された第１直流短絡素子及び交流短絡素子、並びに、前記第１直流短絡素子と前記交流短絡素子との間に接続された入力端子を有し、第１制御信号を出力する第１インバータを含む電位差変動検出回路と、
前記第１電位と前記第２電位とを受け、前記第１電位と前記第２電位との電位差によって駆動し、第２制御信号を出力する能動回路と、
前記第２制御信号を受け、当該第２制御信号によって制御される受動回路と、
前記能動回路と前記受動回路との間に介在しており、前記第１制御信号が第１レベルのときには前記第２制御信号を前記受動回路へ出力する一方、前記第１インバータの入力信号が前記第１インバータの閾値以下に下降するときに応じて前記第１制御信号が前記第１レベルから第２レベルに変化すると、前記能動回路から前記受動回路へ前記第２制御信号が伝搬するのを阻止する信号伝搬阻止回路とを備えており、
前記交流短絡素子は第１トランジスタであり、
前記能動回路は、
前記第１電位と前記第２電位との間に互いに直列に接続された第２直流短絡素子及び第２トランジスタ、並びに、前記第２直流短絡素子と第２トランジスタとの間に接続された入力端子を有しており且つ前記第２制御信号を出力する第２インバータを含んでおり、
前記第２インバータの入力信号が前記第２インバータの閾値以下に下降するときに応じて前記第２制御信号が前記第１レベルから前記第２レベルに変化すると共に、
前記第１インバータの閾値は前記第２インバータの閾値よりも高く設定されていることを特徴とする、
半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記第１及び第２トランジスタに流れる電流を制限するための電流制限回路を更に備えることを特徴とする、
半導体装置。
【請求項３】
負荷を接続するための端子と、
パワートランジスタのオン及びオフの動作を繰り返すことによって直流を交流に変換して前記端子に出力するためのインバータ部と、
前記インバータ部の前記パワートランジスタのオン及びオフの動作を制御するための制御回路とを備えたインバータ装置であって、
前記制御回路は、
外部のＣＰＵが印加する信号をレベルシフトするレベルシフト回路と、
前記インバータ装置の前記端子の電位を基準として前記第１電位を生成する電源と、
前記インバータ装置の前記端子と前記第１電位を出力する前記電源の出力端との間に設けられており、前記レベルシフト回路の出力信号をその入力信号とし、その出力信号によって前記インバータ部の前記パワートランジスタのオン及びオフの動作を制御するドライバとを備えており、
前記レベルシフト回路は請求項１又は２の何れかに記載の前記半導体装置より構成されていることを特徴とする、
インバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷（例えばモータ）を駆動するためのインバータ装置及び例えばインバータ装置に適用される半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置の一例としてレベルシフト回路を用いて説明する。レベルシフト回路は、例えば、インバータ装置に適用され、外部からの制御信号の立ち上がりや立ち下がりに応じてレベルが設定された信号を出力する。
【０００３】
図１２は従来のレベルシフト回路の回路図である。図１２のレベルシフト回路の動作について図１３を用いて説明すると、要するに、能動回路Ｘ１は反転増幅回路であり、時刻ｔ０から時刻ｔ４に示すように、信号Ｓａ，Ｓｂの”Ｈ”あるいは”Ｌ”に応じて、信号Ｓｆ，Ｓｂを”Ｈ”あるいは”Ｌ”にする。受動回路Ｘ２は、信号Ｓｆ，Ｓｇに従順に制御され、信号Ｓｆの立ち上がりを受けると、信号ＳＰを”Ｈ”にセットし、信号Ｓｇの立ち上がりを受けると、信号ＳＰを”Ｌ”にリセットする。
【０００４】
ところが、能動回路Ｘ１は、第１電位ＶＢと第２電位ＶＡとの電位差（能動回路Ｘ１の電源）の変動で誤動作しやすく、間違った信号Ｓｆ，Ｓｇを出力する。従順な受動回路Ｘ２は、信号Ｓｆ，Ｓｇが間違っているとも知らず、信号Ｓｆ，Ｓｇに従う。その結果、信号ＳＰは期待通りにならないことがある。
【０００５】
例えば、図１３の時刻ｔ４から時刻ｔ５に示すように、信号ＳＰが”Ｌ”の場合、信号Ｓａ，Ｓｂが共に”Ｌ”に保たれていれば、信号ＳＰは”Ｌ”に保たれることが期待される。しかし、時刻ｔ５において第１電位ＶＢが急上昇すると、トランジスタＴ２ａ，Ｔ２ｂのドレイン電極とソース電極との間の電位差が急激に変動する。トランジスタＴ２ａ，Ｔ２ｂにはそれぞれ、ドレイン電極とソース電極との間に容量Ｃp2a，Ｃp2bが寄生しているので、容量Ｃp2a，Ｃp2bに電流が流れる。その電流は抵抗器Ｒ２ａ，Ｒ２ｂに流れ、抵抗器Ｒ２ａ，Ｒ２ｂによる電圧降下が生じる。その結果、トランジスタＴ２ａ，Ｔ２ｂと抵抗器Ｒ２ａ，Ｒ２ｂとの間の信号Ｓｃ，Ｓｄは低下し、インバータＧ２ａ，Ｇ２ｂが出力する信号Ｓｆ，Ｓｇは”Ｌ”から”Ｈ”に立ち上がる。これによって、信号ＳＰは期待に反して”Ｌ”から”Ｈ”になってしまうことがある。
【０００６】
そこで、ロジックフィルタＧ８（図１４）を設けた。ロジックフィルタＧ８の動作を図１５に示す。ロジックフィルタＧ８は、信号Ｓｆ，Ｓｇが共に”Ｈ”でないとき（ケースＴＡ，ＴＢ，ＴＣ）のとき、信号Ｓｆ，Ｓｇに等しい信号Ｓｆｂ，ＳｇｂをＲＳフリップフロップ回路Ｇ７のセット端子Ｓ、リセット端子Ｒに出力する。一方、信号Ｓｆ，Ｓｇが共に”Ｈ”のときは（ケースＴＤ）、ロジックフィルタＧ８は、信号Ｓｆ，Ｓｇが共に”Ｌ”の間違いであるとして、ＲＳフリップフロップ回路Ｇ７のセット端子Ｓ、リセット端子Ｒに共に”Ｌ”の信号Ｓｆｂ，Ｓｇｂを出力する。
【０００７】
【発明が解決しようとする課題】
ところが、ロジックフィルタＧ８を設けたにもかかわらず、実際には、信号ＳＰは期待通りにならないという問題点が生じた。なぜなら、製造上のバラツキのため、例えば、インバータＧ２ａの閾値Ｖta（図１６）とインバータＧ２ｂの閾値Ｖtbとが厳密に同じにならないことがある。図１６に示すように、インバータＧ２ｂの閾値ＶtbがインバータＧ２ａの閾値Ｖtaと比較して少し低い場合、図１６に示すように、時刻ｔ５において第１電位ＶＢが急上昇し、同時に信号Ｓｆ，Ｓｇが”Ｌ”から”Ｈ”になったとしても、第１電位ＶＢが安定する時刻ｔ８を過ぎて、今度は緩やかに信号Ｓｃ，Ｓｄが”Ｌ”から”Ｈ”に回復すれば、信号Ｓｆ，Ｓｇのうち、信号Ｓｇが先に”Ｌ”になる（時刻ｔ９ｂ）。これによって、信号Ｓｆｇは”Ｌ”になり、信号Ｓｆｂが立ち上がるので、信号ＳＰは期待に反し”Ｈ”にセットされてしまう。
【０００８】
本発明は、以上の問題点を解決するためになされたものであり、電源に急激な変動が生じても、期待通りに動作することを可能にする半導体装置及びインバータ装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の主題に係る半導体装置は、第１電位と第２電位との間に互いに直列に接続された第１直流短絡素子及び交流短絡素子、並びに、前記第１直流短絡素子と前記交流短絡素子との間に接続された入力端子を有し、第１制御信号を出力する第１インバータを含む電位差変動検出回路と、前記第１電位と前記第２電位とを受け、前記第１電位と前記第２電位との電位差によって駆動し、第２制御信号を出力する能動回路と、前記第２制御信号を受け、当該第２制御信号によって制御される受動回路と、前記能動回路と前記受動回路との間に介在しており、前記第１制御信号が第１レベルのときには前記第２制御信号を前記受動回路へ出力する一方、前記第１インバータの入力信号が前記第１インバータの閾値以下に下降するときに応じて前記第１制御信号が前記第１レベルから第２レベルに変化すると、前記能動回路から前記受動回路へ前記第２制御信号が伝搬するのを阻止する信号伝搬阻止回路とを備えており、前記交流短絡素子は第１トランジスタであり、前記能動回路は、前記第１電位と前記第２電位との間に互いに直列に接続された第２直流短絡素子及び第２トランジスタ、並びに、前記第２直流短絡素子と第２トランジスタとの間に接続された入力端子を有しており且つ前記第２制御信号を出力する第２インバータを含んでおり、前記第２インバータの入力信号が前記第２インバータの閾値以下に下降するときに応じて前記第２制御信号が前記第１レベルから前記第２レベルに変化すると共に、前記第１インバータの閾値は前記第２インバータの閾値よりも高く設定されていることを特徴とする。
【００１６】
【発明の実施の形態】
発明の概念．
従来の２つの目的回路Ｘ（図１２及び図１４）を比較してみる。図１２の目的回路Ｘでは、能動回路Ｘ１に従順なＲＳフリップフロップ回路Ｇ７は、信号Ｓｆ，Ｓｇに制御される。一方、図１４の目的回路Ｘはというと、ロジックフィルタＧ８は、図１２のＲＳフリップフロップ回路Ｇ７同様、信号Ｓｆ，Ｓｇに制御されている。つまり、図１４のロジックフィルタＧ８は、能動回路Ｘ１に従順に制御される受動回路Ｘ２という概念に吸収されると考えることができる。したがって、図１２の目的回路Ｘと、それを改良したはずの図１４の目的回路Ｘとは、共に能動回路Ｘ１及び受動回路Ｘ２で構成され、概念的には全く変わっていないのである。
【００１７】
さらに、信号Ｓｆ，Ｓｇがそれぞれ”Ｈ”，”Ｌ”のときは、能動回路Ｘ１が正常に動作している場合（時刻ｔ１〜ｔ２（図１３））と、能動回路Ｘ１が誤動作している場合（時刻ｔ９ｂ〜ｔ９ａ（図１６））とがある。したがって、受動回路Ｘ２は、能動回路Ｘ１が誤動作しているかどうかを信号Ｓｆ，Ｓｇのみから分かるはずがない。
【００１８】
そこで、本発明では図１に示すように、目的回路Ｘの誤動作の原因となる第１電位ＶＢと第２電位ＶＡとの電位差（電源）を監視し、期待通りに動作するように、目的回路Ｘを操るための第三者（電位差変動検出回路Ｙ）を設けることにした。
【００１９】
電位差変動検出回路Ｙは、第１直流短絡素子Ｂ１、交流短絡素子Ａ１及び第１インバータＧ１を含む。
【００２０】
直流短絡素子とは、例えば抵抗器であり、基本的には２端子素子であって、この２端子間を直流的に短絡するものである。
【００２１】
交流短絡素子とは、例えばコンデンサであり、基本的には２端子素子であって、この２端子間を交流的に短絡し、かつ、直流的に開放するものである。
【００２２】
第１直流短絡素子Ｂ１及び交流短絡素子Ａ１は互いに直列に第１電位ＶＢと第２電位ＶＡとの間に接続されている。つまり、第１直流短絡素子Ｂ１は、一端が第１電位ＶＢを受け、他端が交流短絡素子Ａ１の一端に接続されている。交流短絡素子Ａ１の他端は第２電位ＶＡを受ける。
【００２３】
第１インバータＧ１の入力端子は第１直流短絡素子Ｂ１と交流短絡素子Ａ１との間の共通接続点に接続されている。
【００２４】
次に動作について説明する。目的回路Ｘは、第１電位ＶＢと第２電位ＶＡとの電位差を電源として駆動する。
【００２５】
一方、電位差変動検出回路Ｙは、第１電位ＶＢと第２電位ＶＡとの電位差が安定していると、交流短絡素子Ａ１の両端は開放されることになるので、第１インバータＧ１の入力端子の電位は第１電位ＶＢであり、第１インバータＧ１は例えば”Ｌ”レベルの第１制御信号ＯＳ１を出力する。次に、第１電位ＶＢと第２電位ＶＡとの電位差に変動が生じると、交流短絡素子Ａ１の両端は交流的に短絡することになるので、第１インバータＧ１の入力端子の電位が第１電位ＶＢから第２電位ＶＡへ近づく。これによって、第１インバータＧ１は第１制御信号ＯＳ１を”Ｌ”レベルから”Ｈ”レベルにする。
【００２６】
以上のように、電位差変動検出回路Ｙは、第１電位ＶＢと第２電位ＶＡとの電位差の変動が生じると、例えば”Ｈ”レベルの第１制御信号ＯＳ１で目的回路Ｘを操る。ここで、たとえ、第１電位ＶＢと第２電位ＶＡとの電位差の変動が目的回路Ｘの動作に影響を与えて目的回路Ｘ内の一部で誤動作が生じたとしても、電位差変動検出回路Ｙは、目的回路Ｘを操ることによって目的回路Ｘの動作を補正し、目的回路Ｘを期待通りに動作させることができる可能となる。
【００２７】
上記の発明の概念を例えばモータを駆動するためのインバータシステムに応用したものを次の実施の形態１〜４で説明する。
【００２８】
実施の形態１．
図２は本発明の実施の形態１〜４のインバータシステムの回路図である。図２のインバータシステムは制御用の電源Ｅ３と、電力用（例えば１２００Ｖ）の電源Ｅ２と、電源Ｅ２を交流に変換して負荷３００に出力するためのインバータ装置２００と、インバータ装置２００を制御するためのＣＰＵ１００とを備える。なお、発明の概念はインバータ装置２００内のレベルシフト回路２１２に適用されている。
【００２９】
インバータ装置２００は、端子Ｐ１〜Ｐ７と、電源Ｅ２を交流に変換して端子Ｐ５に出力するためのインバータ部２２０と、インバータ部２２０を制御するための制御回路２１０とを含む。ＣＰＵ１００は端子Ｐ１，Ｐ３に接続される。電源Ｅ３は端子Ｐ２，Ｐ４に接続される。電源Ｅ２は端子Ｐ６，Ｐ７に接続される。負荷３００は端子Ｐ５に接続される。制御回路２１０は例えばハイブリッドＩＣに内蔵されている。端子Ｐ４あるいはＰ７は安定した動作を提供するため接地しておくことが望ましい。
【００３０】
制御回路２１０は端子Ｐ１〜Ｐ５に接続され、インバータ部２２０へ信号ＳＰＰ，ＳＮＮを出力する。制御回路２１０は電源Ｅ１、ワンショット回路２１１、レベルシフト回路２１２、ドライバ２１３，２１４を含む。ワンショット回路２１１は端子Ｐ１に接続され、レベルシフト回路２１２へ信号Ｓａ，Ｓｂを出力する。レベルシフト回路２１２は信号Ｓａ，Ｓｂを受け、信号ＳＰを出力する。ドライバ２１３は信号ＳＰを受け、信号ＳＰＰを出力する。ドライバ２１４は端子Ｐ３に接続され、信号ＳＮＮを出力する。
【００３１】
ドライバ２１３，２２４の各々は、インバータＩＮ、トランジスタＴａ，Ｔｂ、抵抗器Ｒａ，Ｒｂを含む。インバータＩＮの出力端子はトランジスタＴａ，Ｔｂのゲート電極に接続されている。トランジスタＴａのドレイン電極は抵抗器Ｒａの一端に接続されている。抵抗器Ｒａの他端は抵抗器Ｒｂの一端に接続されている。抵抗器Ｒｂの他端はトランジスタＴｂのドレイン電極に接続されている。ドライバ２１３では、インバータＩＮの入力端子が信号ＳＰを受け、トランジスタＴａのソース電極及びバックゲート電極が電源Ｅ１の高電位（第１電位ＶＢ）側に接続され、トランジスタＴｂのソース電極及びバックゲート電極が電源Ｅ１の低電位（電位ＶＳ）側に接続され、抵抗器Ｒａ，Ｒｂの共通接続点から信号ＳＰＰが出力される。ドライバ２１４では、インバータＩＮの入力端子が端子Ｐ３に接続され、トランジスタＴａのソース電極及びバックゲート電極が端子Ｐ２に接続され、トランジスタＴｂのソース電極及びバックゲート電極が端子Ｐ４に接続され、抵抗器Ｒａ，Ｒｂの共通接続点から信号ＳＮＮが出力される。
【００３２】
インバータ部２２０は端子Ｐ５〜Ｐ７に接続され、信号ＳＰＰ，ＳＮＮを受け、パワートランジスタ回路２２１，２２２を含む。パワートランジスタ回路２２１は、コレクタ電極が端子Ｐ６に接続され、エミッタ電極がパワートランジスタ２２２のコレクタ電極に接続され、ベース電極が信号ＳＰＰを受ける。一方、パワートランジスタ２２２は、エミッタ電極が端子Ｐ７に接続され、ベース電極が信号ＳＮＮを受ける。
【００３３】
端子Ｐ５はパワートランジスタ２２１，２２２の共通接続点、ドライバ２１３のトランジスタＴｂのソース電極、電源Ｅ１の低電位側に接続されている。端子Ｐ７，Ｐ４は互いに共通に接続されている。インバータシステムに接続される負荷３００は例えばモータである。
【００３４】
次に、インバータシステムの動作について説明する。インバータ装置２００は、インバータ部２２０のパワートランジスタ２２１，２２２が適切にオン、オフを繰り返すことによって、電源Ｅ２を交流に変換して端子Ｐ５から負荷３００へ出力する。
【００３５】
パワートランジスタ２２１，２２２のオン、オフの制御はＣＰＵ１００が制御回路２１０を介して行う。パワートランジスタ２２２のオン、オフの制御について、ＣＰＵ１００が”Ｈ”の信号ＳＮを端子Ｐ３に出力すると、制御回路２１０のドライバ２１４はそれに応じて”Ｈ”の信号ＳＮＮを出力する。これによって、パワートランジスタ２２２はオンする。逆に、ＣＰＵ１００が”Ｌ”の信号ＳＮを端子Ｐ３に出力すると、パワートランジスタ２２２はオフする。同じように、ＣＰＵ１００が端子Ｐ１に”Ｈ”あるいは”Ｌ”の信号ＳＰを出力するのに応じて、パワートランジスタ２２１はオンあるいはオフする。
【００３６】
ところで、制御回路２１０の消費電力を削減するために様々な工夫がなされている。例えば、電源Ｅ１は、端子Ｐ５の電位ＶＳを基準として所要の電圧だけ高い第１電位ＶＢを、電位ＶＳの電位の変動を利用して生成する。また、ワンショット回路２１１及びレベルシフト回路２１２も、消費電力を削減する目的で設けられたものである。ワンショット回路２１１は、図３に示すように、信号ＳＰの立ち上がり、立ち下がりに応じて、信号Ｓａ，Ｓｂを短い間だけ”Ｈ”（セットパルスＰＳ、リセットパルスＰＲ）にする。レベルシフト回路２１２は主としてＲＳフリップフロップで構成され、図３に示すように、セットパルスＰＳに応じて信号ＳＰを”Ｈ”にセットし、リセットパルスＰＲに応じて信号ＳＰを”Ｌ”にリセットする。
【００３７】
発明の概念が適用されたレベルシフト回路２１２の内部構成を図４に示す。レベルシフト回路２１２は、図１同様、目的回路Ｘ、電位差変動検出回路Ｙを含む。
【００３８】
目的回路Ｘは、能動回路Ｘ１、受動回路Ｘ２、信号伝搬阻止回路Ｘ３を含む。能動回路Ｘ１は第１電位ＶＢと第２電位ＶＡとを受け、第２制御信号ＯＳ２を出力する。信号伝搬阻止回路Ｘ３は能動回路Ｘ１と受動回路Ｘ２との間に介在し、第２制御信号ＯＳ２と電位差変動検出回路Ｙが出力する第１制御信号ＯＳ１とを受け、第３制御信号ＯＳ３を出力する。受動回路Ｘ２は第３制御信号ＯＳ３を受け、第３制御信号ＯＳ３によって制御される。
【００３９】
能動回路Ｘ１は、第２トランジスタＴ２、第２直流短絡素子Ｂ２、第２インバータＧ２を含む。第２トランジスタＴ２は互いに並列するｐチャネルのトランジスタＴ２ａ，Ｔ２ｂを含む。第２直流短絡素子Ｂ２は互いに並列する抵抗器Ｒ２ａ，Ｒ２ｂを含む。第２インバータＧ２は互いに並列するインバータＧ２ａ，Ｇ２ｂを含む。
【００４０】
抵抗器Ｒ２ａ、トランジスタＴ２ａ及びインバータＧ２ａは反転増幅回路を構成する。抵抗器Ｒ２ａの一端は第１電位ＶＢを受ける。トランジスタＴ２ａは、ゲート電極が信号Ｓａを受け、ドレイン電極が抵抗器Ｒ２ａの他端及びインバータＧ２ａの入力端子に接続され、ソース電極及びバックゲート電極が第２電位ＶＡを受ける。
【００４１】
抵抗器Ｒ２ｂ、トランジスタＴ２ｂ及びインバータＧ２ｂは別の反転増幅回路を構成する。抵抗器Ｒ２ｂの一端は第１電位ＶＢを受ける。トランジスタＴ２ｂは、ゲート電極が信号Ｓｂを受け、ドレイン電極が抵抗器Ｒ２ｂの他端及びインバータＧ２ｂの入力端子に接続され、ソース電極及びバックゲート電極が第２電位ＶＡを受ける。
【００４２】
Ｓｃ、Ｓｄ、Ｓｆ、ＳｇはそれぞれインバータＧ２ａの入力端子、インバータＧ２ｂの入力端子、インバータＧ２ａの出力端子、インバータＧ２ｂの出力端子の信号である。信号Ｓｆ及び信号Ｓｇは第２制御信号ＯＳ２を構成する。
【００４３】
電位差変動検出回路Ｙは、図１同様、交流短絡素子Ａ１、第１直流短絡素子Ｂ１、第１インバータＧ１を含む。交流短絡素子Ａ１はｐチャネルの第１トランジスタＴ１を含む。第１直流短絡素子Ｂ１は抵抗器Ｒ１を含む。抵抗器Ｒ１の一端は第１電位ＶＢを受ける。第１トランジスタＴ１は、ドレイン電極が抵抗器Ｒ１の他端及び第１インバータＧ１の入力端子に接続され、ゲート電極、ソース電極及びバックゲート電極が第２電位ＶＡを受ける。Ｓｅは第１インバータＧ１の入力端子の信号である。第１制御信号ＯＳ１は第１インバータＧ１の出力端子の信号である。
【００４４】
また、第１インバータＧ１、インバータＧ２ａ、インバータＧ２ｂの各々は、素子数をできるだけ減らすため、２つのトランジスタで構成された、周知のインバータを採用することが望ましい。
【００４５】
以上のように、能動回路Ｘ１と電位差変動検出回路Ｙとは互いに同じ構成要素で構成されている。つまり、能動回路Ｘ１及び電位差変動検出回路Ｙの各々は、第１電位ＶＢと第２電位ＶＡとの間に、互いに直列に接続された直流短絡素子（Ｂ１，Ｂ２）及びトランジスタ（Ｔ１，Ｔ２）と、入力端子が直流短絡素子とトランジスタとの間に接続されているインバータ（Ｇ１，Ｇ２）とで構成される。
【００４６】
なお、第１トランジスタＴ１のソース電極とドレイン電極との間には、寄生の容量Ｃp1を介して交流的に電流ｉが流れることがあっても、ゲート電極、ソース電極及びバックゲート電極が常に第２電位ＶＡを受けているので直流的に電流が流れることはない。よって、寄生の容量Ｃp1を有する第１トランジスタＴ１は交流短絡素子Ａ１の概念に該当する。
【００４７】
信号伝搬阻止回路Ｘ３は、インバータＧ３，Ｇ４、否定論理和回路Ｇ５，Ｇ６を含む。インバータＧ３は入力端子が信号Ｓｆを受け、出力端子が否定論理和回路Ｇ５の一方入力端子に接続されている。インバータＧ４は入力端子が信号Ｓｇを受け、出力端子が否定論理和回路Ｇ６の一方入力端子に接続されている。否定論理和回路Ｇ５，Ｇ６の他方入力端子は第１制御信号ＯＳ１を受ける。Ｓｈ、Ｓｉはそれぞれ否定論理和回路Ｇ５，Ｇ６の出力端子の信号であり、第３制御信号ＯＳ３を構成する。
【００４８】
受動回路Ｘ２は、セット端子Ｓが信号Ｓｈを受け、リセット端子Ｒが信号Ｓｉを受け、データ出力端子Ｑから信号ＳＰを出力するＲＳフリップフロップ回路Ｇ７（順序回路）を含む。
【００４９】
また、インバータＧ２ａ，Ｇ２ｂ，Ｇ３，Ｇ４、否定論理和回路Ｇ５，Ｇ６、フリップフロップ回路Ｇ７には、電源として例えば、第１電位ＶＢと電位ＶＳとの間の電圧が与えられている。
【００５０】
次に、図４のレベルシフト回路２１２の動作を図５及び図６を用いて説明する。電位ＶＳに変動がほとんどなく、第１電位ＶＢと第２電位ＶＡとの電位差が安定している場合（図５）、第１トランジスタＴ１の容量Ｃp1には電流ｉが流れず、第１トランジスタＴ１のソース電極とドレイン電極との間は直流的に開放されているので、信号Ｓｅは”Ｈ”（ここでは、第１電位ＶＢの電位）であり、第１インバータＧ１は”Ｌ”の第１制御信号ＯＳ１を出力する。第１制御信号ＯＳ１が”Ｌ”のとき、信号伝搬阻止回路Ｘ３内の否定論理和回路Ｇ５，Ｇ６はそれぞれインバータと等価になるので、信号伝搬阻止回路Ｘ３は、信号Ｓｆ，Ｓｇと等価な信号Ｓｈ，Ｓｉを受動回路Ｘ２のＲＳフリップフロップ回路Ｇ７へ出力する。受動回路Ｘ２のＲＳフリップフロップ回路Ｇ７は、信号Ｓｈの立ち上がりを受けると信号ＳＰを”Ｈ”にセットし、信号Ｓｉの立ち上がりを受けると信号ＳＰを”Ｌ”にリセットする。
【００５１】
次に、端子Ｐ５（図２参照）の電位がフローティング状態のとき（パワートランジスタ２２１，２２２が共にオフのとき）にパワートランジスタ２２１がオンすると、端子Ｐ５の電位ＶＳは電源Ｅ２によって急上昇し（例えば１２００Ｖ分）、第１電位ＶＢが急上昇する（図６の時刻ｔ５）。すると、第１トランジスタＴ１の容量Ｃp1には、電流ｉが交流短絡素子Ａ１に流れ、抵抗器Ｒ１の両端間の電位差（電圧ＶR）が上昇するとともに、信号Ｓｅは下降する。なお、電流ｉ、電圧ＶRはそれぞれ、
ｉ＝Ｃｐ×ｄＶ／ｄｔ  ……式１
ＶR ＝Ｒ×ｉ          ……式２
である。ｄＶ／ｄｔは第１トランジスタＴ１のソース電極とドレイン電極との間の電位差の変動、Ｃｐは容量Ｃｐ１の値、Ｒは抵抗器Ｒ１の抵抗値である。
【００５２】
信号Ｓｅが下降し、第１インバータＧ１の閾値Ｖt1以下になると、第１インバータＧ１は、第１制御信号ＯＳ１を”Ｌ”から”Ｈ”にする。第１制御信号ＯＳ１が”Ｈ”のときは、信号伝搬阻止回路Ｘ３内の否定論理和回路Ｇ５，Ｇ６はそれぞれ”Ｌ”の信号Ｓｈ，Ｓｉを出力する。その後、電位ＶＳが安定し、第１電位ＶＢと第２電位ＶＡとの電位差が安定すると（時刻ｔ８）、第１制御信号ＯＳ１は”Ｈ”から”Ｌ”に戻る。
【００５３】
以上のように、信号伝搬阻止回路Ｘ３は第１制御信号ＯＳ１が”Ｌ”のときは第２制御信号ＯＳ２を第３制御信号ＯＳ３として出力し、逆に、第１制御信号ＯＳ１が”Ｈ”のときは、能動回路Ｘ１から受動回路Ｘ２へ第２制御信号ＯＳ２が伝搬するのを阻止し、第３制御信号ＯＳ３を”Ｌ”に固定する。よって、第１電位ＶＢと第２電位ＶＡとの電位差によって駆動する能動回路Ｘ１は、第１電位ＶＢと第２電位ＶＡとの電位差の変動によって、能動回路Ｘ１が誤動作し、間違って第２制御信号ＯＳ２の立ち上がりを出力したとしても、信号伝搬阻止回路Ｘ３は、能動回路Ｘ１から受動回路Ｘ２へ第２制御信号ＯＳ２の立ち上がりが伝搬するのを阻止する。これによって、間違った第２制御信号ＯＳ２の立ち上がりによって受動回路Ｘ２が制御されることはなく、受動回路Ｘ２は期待通りに信号ＳＰを”Ｌ”に保持する。よって、信号ＳＰに基づいて制御されるパワートランジスタ２２１（図２）が間違ってオンするのを防ぐことができ、ワンショット回路２１１及びレベルシフト回路２１２の目的（消費電力の削減）を妨げることはない。
【００５４】
また、第１電位ＶＢと第２電位ＶＡとの間の電位差が安定しているときは、抵抗器Ｒ１及びトランジスタＴ１に電流が流れないので、電位差変動検出回路Ｙはほとんど電力を消費しない。よって、電位差変動検出回路Ｙに消費される電力がワンショット回路２１１及びレベルシフト回路２１２の上記の目的を妨げることはほとんどない。
【００５５】
また、ＲＳフリップフロップ回路Ｇ７では、立ち上がり（極性の変化）という非常に瞬間的な変化を受けるだけで、信号ＳＰは例えば”Ｌ”から”Ｈ”へと大きく変わってしまう。よって、ＲＳフリップフロップ回路Ｇ７に代表されるような順序回路を受動回路Ｘ２が含む場合に、本発明を適用することが効果的である。
【００５６】
ところで、信号伝搬阻止回路Ｘ３が、たとえ、微差であっても、第１制御信号ＯＳ１の立ち上がりを受ける前に、間違った第２制御信号ＯＳ２の立ち上がりを受ければ、間違った第２制御信号ＯＳ２の立ち上がりがＲＳフリップフロップ回路Ｇ７に与えられてしまい、信号ＳＰが”Ｌ”から”Ｈ”になることが考えられる。これを解決するには、例えば、トランジスタＴ２ａ，Ｔ２ｂ，Ｔ１のサイズを互いに等しく設定し、抵抗器Ｒ２ａ，Ｒ２ｂ，Ｒ１の抵抗値を互いに等しく設定する。そして、製造上のバラツキを考慮しても、第１インバータＧ１の閾値Ｖt1がインバータＧ２ａの閾値Ｖta及びインバータＧ２ｂの閾値Ｖtbのいずれよりも高く設定すればよい。この場合を図７を用いて詳しく説明する。
【００５７】
能動回路Ｘ１は電位差変動検出回路Ｙと同じような構成なので、電位差変動検出回路Ｙと同じように動作する。つまり、第１電位ＶＢに急激な変動が起こると（図７の時刻ｔ５）、その変動に応じた電流が第１トランジスタＴ１，Ｔ２ａ，Ｔ２ｂに同様に流れ、信号Ｓｅ，Ｓｃ，Ｓｄが同様に下降するが、第１インバータＧ１の閾値Ｖt1をインバータＧ２ａ，Ｇ２ｂの閾値Ｖta，Ｖtbのいずれもより高く設定しているので、第１制御信号ＯＳ１、信号Ｓｆ，Ｓｇのうち、まず、第１制御信号ＯＳ１が”Ｌ”から”Ｈ”に立ち上がり（時刻ｔ６）、その後、信号Ｓｆ，Ｓｇが”Ｌ”から”Ｈ”に立ち上がる（時刻ｔ７）。
【００５８】
次に、電位ＶＳが安定し、第１電位ＶＢと第２電位ＶＡとの電位差が安定すると（時刻ｔ８）、信号Ｓｅ，Ｓｃ，Ｓｄは同様に上昇するが、第１制御信号ＯＳ１、信号Ｓｆ，Ｓｇのうち、まず、信号Ｓｆ，Ｓｇが”Ｈ”から”Ｌ”に立ち下がり（時刻ｔ９）、その後、第１制御信号ＯＳ１が”Ｈ”から”Ｌ”に立ち下がる（時刻ｔ１０）。
【００５９】
以上のように、第１電位ＶＢと第２電位ＶＡとの電位差に変動が生じたとき、能動回路Ｘ１が間違って第２制御信号ＯＳ２の立ち上がりを出力する前に、電位差変動検出回路Ｙが”Ｈ”の第１制御信号ＯＳ１を出力するように設定したことによって、信号伝搬阻止回路Ｘ３は”Ｈ”の第１制御信号ＯＳ１を受けた後、間違った第２制御信号ＯＳ２の立ち上がりを受けることになる。これによって、信号伝搬阻止回路Ｘ３は間違った第２制御信号ＯＳ２の立ち上がりが能動回路Ｘ１から受動回路Ｘ２へ伝搬するのを確実に阻止することができるので、間違った第２制御信号ＯＳ２の立ち上がりによって受動回路Ｘ２が制御されることを確実に防ぐことができる。そして、上記の第１制御信号ＯＳ１、第２制御信号ＯＳ２の立ち上がりのタイミングの設定は、もし、能動回路Ｘ１と電位差変動検出回路Ｙとが互いに同じように構成されていなければ、その構成上の違い及び製造上のバラツキを考慮しなければならない。能動回路Ｘ１と電位差変動検出回路Ｙとが互いに同じように構成したことによって、そのタイミングの設定を、例えば第１インバータＧ１の閾値Ｖt1をインバータＧ２ａ，Ｇ２ｂの閾値Ｖta，Ｖtbのいずれもより高く設定するだけで、容易に実現できるのである。
【００６０】
実施の形態２．
図８は本発明の実施の形態２のレベルシフト回路２１２の回路図である。図８のレベルシフト回路２１２は、図４のレベルシフト回路２１２の抵抗器Ｒ２ａ，Ｒ２ｂ，Ｒ１をそれぞれｎチャネルの第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃに置き換え、信号印加回路Ｚを加えたものである。信号印加回路Ｚはｎチャネルの第３トランジスタＴ３ｄ及び定電流源ＩＳ１を含む。
【００６１】
第３トランジスタＴ３ａは、ソース電極及びバックゲート電極が第１電位ＶＢを受け、ドレイン電極がトランジスタＴ２ａのドレイン電極に接続されている。第３トランジスタＴ３ｂは、ソース電極及びバックゲート電極が第１電位ＶＢを受け、ドレイン電極がトランジスタＴ２ｂのドレイン電極に接続されている。第３トランジスタＴ３ｃは、ソース電極及びバックゲート電極が第１電位ＶＢを受け、ドレイン電極が第１トランジスタＴ１のドレイン電極に接続されている。第３トランジスタＴ３ｄは、ソース電極及びバックゲート電極が第１電位ＶＢを受け、ドレイン電極が定電流源ＩＳ１の一端に接続されている。定電流源ＩＳ１の他端は第２電位ＶＳを受ける。第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃ，Ｔ３ｄは、それらのゲート電極が定電流源ＩＳ１の一端に接続され、カレントミラーを構成している。
【００６２】
次に図８のレベルシフト回路２１２の動作を説明する。第１直流短絡素子Ｂ１に流れ込む電流と第１直流短絡素子Ｂ１の両端に生じる電圧との関係を図９に示す。第３トランジスタＴ３ｃは抵抗器Ｒ１（図４）と比較して、電流ｉが小さく変動しても、電圧ＶRが大きく変動する。これによって、電位差変動検出回路Ｙは感度が良くなり、第１電位ＶＢと第２電位ＶＡとの電位差の変動を即座に検出して”Ｈ”の第１制御信号ＯＳ１を出力することができる。
【００６３】
また、第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃを同じサイズにし、信号印加回路Ｚから第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃのゲート電極へ同じ信号を与えるように設定することで、実施の形態１で説明した第１制御信号ＯＳ１、第２制御信号ＯＳ２の立ち上がりのタイミングの設定が容易になる。
【００６４】
さらに、第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃの回路面積を抵抗器Ｒ２ａ，Ｒ２ｂ，Ｒ１（図４）と比較して小さくすることができる。
【００６５】
実施の形態３．
図１０は本発明の実施の形態３のレベルシフト回路２１２の回路図である。図１０のレベルシフト回路２１２は、図４のレベルシフト回路２１２の電流制限回路Ｗを加えたものである。電流制限回路Ｗはｐチャネルの第４トランジスタＴ４ａ，Ｔ４ｂ，Ｔ４ｃ，Ｔ４ｄ及び定電流源ＩＳ２を含む。
【００６６】
第４トランジスタＴ４ａは、ソース電極及びバックゲート電極が第２電位ＶＳを受け、ドレイン電極がトランジスタＴ２ａのソース電極に接続されている。第４トランジスタＴ４ｂは、ソース電極及びバックゲート電極が第２電位ＶＳを受け、ドレイン電極がトランジスタＴ２ｂのソース電極に接続されている。第４トランジスタＴ４ｃは、ソース電極及びバックゲート電極が第２電位ＶＳを受け、ドレイン電極が第１トランジスタＴ１のソース電極に接続されている。第４トランジスタＴ４ｄは、ソース電極が第２電位ＶＳを受け、ドレイン電極が定電流源ＩＳ２の一端に接続されている。定電流源ＩＳ２の他端は電源ＶCCを受ける。第４トランジスタＴ４ａ，Ｔ４ｂ，Ｔ４ｃ，Ｔ４ｄは、それらのゲート電極が定電流源ＩＳ２の一端に接続され、カレントミラーを構成している。
【００６７】
次に図１０のレベルシフト回路２１２の動作を説明する。第４トランジスタＴ４ａ，Ｔ４ｂ，Ｔ４ｃ，Ｔ４ｄは、カレントミラーを構成しているので、トランジスタＴ２ａ，Ｔ２ｂ，Ｔ１の各々に流れる電流は定電流源ＩＳ２が生成する参照電流Ｉref内に制限される。これによって、能動回路Ｘ１及び電位差変動検出回路Ｙの消費電力を小さくすることができる。また、制御回路２１０（図２）が１チップのＩＣの場合、動作保証温度に制限（例えば１５０℃）があるので、能動回路Ｘ１及び電位差変動検出回路Ｙの消費電力（発熱量）を小さくすることによって、制御回路２１０の温度を動作保証温度より十分低くすることができる。特に、端子Ｐ５（図２）に接続される負荷３００が頻繁に変動しやすい場合に効果的である。なぜなら、このような負荷３００の場合は、端子Ｐ５の電位ＶＳが頻繁に変動し、第１電位ＶＢと第２電位ＶＡとの電位差も頻繁に変動して、能動回路Ｘ１及び電位差変動検出回路Ｙに電流が生じやすいからである。
【００６８】
実施の形態４．
図１１は本発明の実施の形態４のレベルシフト回路２１２の回路図である。図１１に示すように、実施の形態２と実施の形態３とを組み合わせてもよい。
【００６９】
変形例．
なお、信号の極性の変化（立ち上がり、あるいは立ち下がり）に応じて制御される回路はＲＳフリップフロップ回路Ｇ７の他であってもよい。
【００７０】
また、信号印加回路Ｚ（図８、図１１）の内部構成は、第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃのゲート電極へ同じ信号を与えることができればよく、図示する以外でもよい。
【００７１】
また、電流制限回路Ｗ（図１０、図１１）の内部構成は、トランジスタＴ２ａ，Ｔ２ｂ，Ｔ１の各々に流れる電流を制限できればよく、図示する以外でもよい。また、電流制限回路Ｗの定電流源ＩＳ２の電源ＶCCは、例えば図２の電源Ｅ３であってもよい。
【００７２】
また、実施の形態で既述のトランジスタはバイポーラトランジスタでもよい。
【００７３】
また、実施の形態１〜４では、能動回路Ｘ１は、２つの反転増幅回路を含むが、１つあるいは３つ以上の反転増幅回路を含んでいてもよい。
【００７４】
さらに、直流短絡素子は抵抗器やトランジスタの他であってもよい。
【００７５】
また、受動回路Ｘ２及び信号伝搬阻止回路Ｘ３の各々の電源は、能動回路Ｘ１と異なっていても良い。
【００７６】
また、本発明の半導体装置は、レベルシフト回路の他に適用してもよい。
【００７７】
さらに、図１を参照して、交流短絡素子Ａ１にバイパスコンデンサとしての機能を持たせることもできる。つまり、第１電位ＶＢと第２電位ＶＡとを提供する出力端子と目的回路Ｘの電源端子との間に電位差変動検出回路Ｙを設けることによって、電源の第１電位ＶＢから高周波ノイズが発生しても、この高周波ノイズを、目的回路Ｘへ伝搬する前に、電位差変動検出回路Ｙの第１直流短絡素子Ｂ１及び交流短絡素子Ａ１を介して第２電位ＶＡへ逃がして消滅させることができる。そして、高周波ノイズが発生してから消滅するまでの間、高周波ノイズの一部が目的回路Ｘへ伝搬したとしても、第１制御信号ＯＳ１によって目的回路Ｘが誤動作するのを防ぐことができる。図４、図８、図１０及び図１１のレベルシフト回路２１２についても同様である。
【００７８】
【発明の効果】
請求項１に記載の発明によると、第１電位と第２電位との電位差が安定していると、交流短絡素子の両端は開放されているので、第１インバータの入力端子の電位は第１電位であり、第１インバータは所定の第１レベルの第１制御信号を出力する。一方、第１電位と第２電位との電位差に変動が生じると、交流短絡素子の両端が短絡し、第１インバータの入力端子の電位が第１電位から第２電位へ近づくことによって、第１インバータは、第１制御信号を第１レベルから所定の第２レベルにする。このように、電位差変動検出回路は、第１電位と第２電位との電位差が変動しているかどうかを検出する。よって、第１電位と第２電位との電位差の変動によって、能動回路が誤動作して間違った第２制御信号を出力したとしても、信号伝搬阻止回路は、能動回路から受動回路へ第２制御信号が伝搬することを防ぐ。これによって、間違った第２制御信号によって受動回路が制御されることはなく、受動回路は期待通りに動作することができる。しかも、電位差変動検出回路は、信号伝搬阻止回路を制御する一方で、第１電位から生じたノイズを第２電位へ逃がして、能動回路へノイズが伝搬するのを防ぐという作用も奏することができる。
【００８０】
請求項１に記載の発明によると、第１電位と第２電位との電位差に変動が生じたとき、能動回路が間違った第２制御信号を出力する前に、電位差変動検出回路が所定レベルの第１制御信号を出力するように設定すれば、信号伝搬阻止回路は所定レベルの第１制御信号を受けた後、間違った第２制御信号を受けることになるので、間違った第２制御信号によって受動回路が制御されることを確実に防ぐことができる。その設定は、電位差変動検出回路を能動回路と同じ構成要素で構成したことによって、製造上のバラツキがあっても、容易に実現できる。
【００８１】
請求項２に記載の発明によると、電位差変動検出回路及び能動回路の消費電力を小さくすることができる。
【００８４】
請求項３に記載の発明によると、インバータ装置は端子の電位が変動しても期待通りの動作することができる。
【図面の簡単な説明】
【図１】  本発明の半導体装置の概念を示す回路図である。
【図２】  本発明の実施の形態１〜４のインバータシステムを示す回路図である。
【図３】  本発明の実施の形態１〜４のワンショット回路の動作を示すタイミングチャートである。
【図４】  本発明の実施の形態１のレベルシフト回路を示す回路図である。
【図５】  本発明の実施の形態１のレベルシフト回路の動作を示すタイミングチャートである。
【図６】  本発明の実施の形態１のレベルシフト回路の動作を示すタイミングチャートである。
【図７】  本発明の実施の形態１のレベルシフト回路の動作を示すタイミングチャートである。
【図８】  本発明の実施の形態２のレベルシフト回路を示す回路図である。
【図９】  本発明の実施の形態１及び２の直流短絡素子の電流−電圧特性を示すグラフである。
【図１０】  本発明の実施の形態３のレベルシフト回路を示す回路図である。
【図１１】  本発明の実施の形態４のレベルシフト回路を示す回路図である。
【図１２】  従来のレベルシフト回路を示す回路図である。
【図１３】  従来のレベルシフト回路の動作を示すタイミングチャートである。
【図１４】  従来の他のレベルシフト回路を示す回路図である。
【図１５】  従来のレベルシフト回路の動作を示すタイミングチャートである。
【図１６】  従来のレベルシフト回路の動作を示すタイミングチャートである。
【符号の説明】
Ａ１  交流短絡素子、Ｂ１  第１直流短絡素子、Ｇ１  第１トランジスタ、Ｇ２  第２トランジスタ、ＶＢ  第１電位、ＶＡ  第２電位、Ｗ  電流制限回路、Ｘ  目的回路、Ｘ１  能動回路、Ｘ２  受動回路、Ｘ３  信号伝搬阻止回路、Ｙ電位差変動検出回路、２１０  制御回路、２２０  インバータ部。
【図１】
0003967845.tif 000002
【図２】
0003967845.tif 000003
【図３】
0003967845.tif 000004
【図４】
0003967845.tif 000005
【図５】
0003967845.tif 000006
【図６】
0003967845.tif 000007
【図７】
0003967845.tif 000008
【図８】
0003967845.tif 000009
【図９】
0003967845.tif 000010
【図１０】
0003967845.tif 000011
【図１１】
0003967845.tif 000012
【図１２】
0003967845.tif 000013
【図１３】
0003967845.tif 000014
【図１４】
0003967845.tif 000015
【図１５】
0003967845.tif 000016
【図１６】
0003967845.tif 000017