(57)【特許請求の範囲】
【請求項１】
マイクロウェーブトランジスタにおける雑音を低減するための装置において、
コレクタ端子パッド（ＣＰＡＤ）、ベース端子パッド（ＢＰＡＤ）およびエミッタ端子パッド（ＥＰＡＤ）と接続されたトランジスタ（Ｔ）が設けられており、
前記エミッタ端子パッドは、第１伝導形のサブストレート（ＳＵＢ）との接触接続のためにサブストレート端子パッド（ＳＵＢＰＡＤ）と接続されており、かつアース（ＧＲＤ）と接続されており、
前記ベース端子パッドの下方に、該ベース端子パッドとは分離され、第1伝導形とは異なる第２伝導形の高濃度にドーピングされた埋込層（ＢＬ’）が設けられており、
該埋込層は、ベース端子パッドに隣り合うコンタクト（ＣＣ’）を介してアースと接続されており、
前記コンタクト（ＣＣ’）は、金属配線（Ｖ）を介して、前記サブストレート端子パッド、前記エミッタ端子パッド、または該２つの端子パッドの間の配線面と接続されており、
前記のコンタクトと埋込層との間に深くイオン打ち込みされた層（ＴＩ’）が付加的に設けられており、該深くイオン打ち込みされた層は、前記埋込層と同一の伝導形を有し、かつ該埋込層よりも高濃度にドーピングされていることを特徴とする装置。
【請求項２】
前記深くイオン打ち込みされた層（ＴＩ’）は実質的に前記埋込層（ＢＬ’）全面に広がっている
請求項２に記載の装置。
【請求項３】
請求項１から２までのいずれか１項に記載された装置を製造する方法において、
前記埋込層（ＢＬ’）を、前記トランジスタ（Ｔ）の埋込層（ＢＬ）と一緒に形成し、
前記コンタクト（ＣＣ’）を、前記トランジスタ（Ｔ）のコレクタコンタクト（ＣＣ）と一緒に形成し、また深くイオン打ち込みされた層（ＴＩ’）を、前記トランジスタのコレクタコンタクトと前記トランジスタの前記埋込層との間の深くイオン打ち込みされた層と同時に同一製造過程において形成することを特徴とする製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロウェーブトランジスタにおける雑音指数を最小化する装置およびその製造方法に関する。
【０００２】
【従来の技術】
雑音指数とは、その名が示すとおり、構成素子の雑音に対する尺度である。この雑音指数は、構成素子の寸法がますます小さくなり、動作周波数が一層高くなるにしたがい、チップの寄生素子、例えば導線、コンタクト面およびサブストレート抵抗の影響をますます受けている。
【０００３】
IEEE論文“Microwave and Millimeter-Wave Monolithic Circuits Symposium 1994”第２２５〜２２８ページから、例えば等価回路図を用いたモデル化が公知である。このモデル化では、例えば端子パッドによる寄生効果は、周波数が上昇するにつれて雑音指数に強い影響を与えることを示している。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、トランジスタの雑音指数の低減を、可能な限り簡単に、かつシリコンバイポーラ技術による通常のマイクロウェーブトランジスタ用製造過程に可能な限り変更なく行うことの可能な、マイクロウェーブトランジスタにおける雑音低減装置およびこの装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段】
上記課題は本発明により、マイクロウェーブトランジスタにおける雑音を低減するための装置において、コレクタ端子パッド、ベース端子パッドおよびエミッタ端子パッドと接続されたトランジスタが設けられており、前記エミッタ端子パッドは、第１伝導形のサブストレートとの接触接続のためにサブストレート端子パッドと接続されており、かつアースに接続されており、前記ベース端子パッドの下方に、該ベース端子パッドとは分離され、第1伝導形とは異なる第２伝導形の高濃度にドーピングされた埋込層が設けられており、該埋込層は、ベース端子パッドに隣り合うコンタクトを介してアースと接続されており、このコンタクトは、金属配線を介して、上記のサブストレート端子パッド、エミッタ端子パッド、またはこれらの２つの端子パッドの間の配線面と接続されており、上記のコンタクトと埋込層との間に深くイオン打ち込みされた層が付加的に設けられており、この深くイオン打ち込みされた層は、上記の埋込層と同一の伝導形を有し、かつこの埋込層よりも高濃度にドーピングされていることを特徴とする装置を構成することにより、さらに前記埋込層を、前記トランジスタの埋込層と一緒に形成し、前記コンタクトを、前記トランジスタのコレクタコンタクトと一緒に形成し、また深くイオン打ち込みされた層を、前記トランジスタのコレクタ接続と前記トランジスタの前記埋込層との間の、深くイオン打ち込みされた層と同時に同一製造過程において形成する方法とにより解決される。本発明による装置の有利な実施形態は従属請求項に記載されている。
【０００６】
【発明の実施の形態】
雑音指数は以下のようにして簡単に低減される。ベース端子パッドの下方において低抵抗の埋込層をサブストレートに挿入する。この層はベース端子の近傍で標準コレクタコンタクトを介して基準電位と接続されている。装置全体の雑音指数は、実際にアクティブな構成素子にのみ依存するのではなく、ベース端子と基準電位との間の寄生ＲＣ素子の素子の大きさにも依存するため、この装置の雑音指数は、寄生ＲＣ素子のコンデンサを低抵抗でアース接続することにより低下する。有利には、埋込層、場合によっては深いイオン打ち込みにより製作された層、およびこれらの層とアース電位との金属配線もまた、コレクタとコレクタ端子との間の層およびコレクタ端子用の層自体と、同一の製造過程において形成することが可能である。
【０００７】
【実施例】
本発明を以下図面の有利な実施例により詳しく説明する。
【０００８】
図１にはマイクロウェーブトランジスタＴを備えた装置が示されている。この装置は、コレクタ端子パッドＣＰＡＤ、ベース端子パッドＢＰＡＤおよびエミッタ端子パッドＥＰＡＤと接続されている。このエミッタ端子パッドは、サブストレートとの接触接続のためにサブストレート端子パッドＳＵＢＰＡＤと接続されており、アース（ＧＲＤ）と接続されている。ベース端子パッドの側方の領域において、サブストレート端子パッドＳＵＢＰＡＤの方向に、埋込層ＢＬ’の側方の境界線が延長されており、長方形で示されている。サブストレート端子ＳＵＢＰＡＤと、埋込層ＢＬ’の側方の領域との間には、幅の狭い金属配線Ｖが示されている。この金属配線Ｖは埋込層の側方の領域内まで達し、コンタクトＣＣ’を有している。また埋込層ＢＬ’、ベース端子ＢＰＡＤ、コンタクトＣＣ’、配線Ｖおよびサブストレート端子パッドＳＵＢＰＡＤを通る断面線２−２’が示されている。
【０００９】
図２には線２−２’に沿った断面図が示されている。この図では、ベース端子パッドＢＰＡＤと埋込層ＢＬ’との間に、寄生キャパシタンスＣが示されている。この埋込層は、ベース端子パッドから例えば分離層ＩＳＯ１およびＩＳＯ２により分離されている。埋込層ＢＬ’はコンタクトＣＣ’と直接ないしは付加的な深くイオン打ち込みされた層ＴＩ’を介して接続されている。埋込層ＢＬ’内に存在する寄生キャパシタンスＣの端子は、寄生抵抗Ｒ2を介してコンタクトＣＣ’と接続されている。この抵抗は埋込層ＢＬ’ないしは深くイオン打ち込みされた層ＴＩ’を表している。埋込層ＢＬ’が設けられていないとすると、埋込層ＢＬ’に存在する寄生キャパシタンスＣの端子は、破線で示した、高抵抗の寄生抵抗Ｒ1を介して、サブストレート接続ＳＵＢＰＡＤと実質的に接続されることになる。
【００１０】
埋込層ＢＬ’の層抵抗は典型的には約２０〜４０Ω／□であり、これにより典型的にはサブストレートの層抵抗の０．１倍程度に低減する。埋込層全体に広がる、深くイオン打ち込みされた層ＴＩ’が付加的に設けられている場合には、抵抗値の低減はさらに約０．５倍に達することが可能である。
【００１１】
分離層ＩＳＯ２とサブストレートＳＵＢとの間には公知のトランジスタではしばしば付加的に、サブストレートよりやや高濃度でドーピングされたいわゆるチャネルストップ層ＣＳが存在する。層ＢＬ’は典型的にはこの層ＣＳよりも約１００倍の高濃度でドーピングされ、ｎ伝導形である。これに対してチャネルストップ層ＣＳおよびサブストレートはｐ伝導形である。埋込層は極めて高濃度にドーピングされ、アース電位に極めて接近していることにより、抵抗Ｒ2は、チャネルストップ層を備えた従来装置の抵抗よりもかなり低い。
【００１２】
図３では、サブストレート抵抗が最小雑音指数に与える影響を、周波数ｆを横軸として描いた、いくつかの測定値に基づいて示している。ここで最小可能雑音指数を、トランジスタＴを備えた装置の雑音指数は、トランジスタＴのない空の装置の雑音指数だけ減じることによってそれぞれ求めている。ここから最小雑音指数Ｆminは約３ＧＨｚの周波数では約０．５だけ減少させ、周波数の上昇と共に７ＧＨｚの周波数では約０．８まで減少可能であることがわかる。
【００１３】
図４には、コレクタＣが、埋込層ＢＬおよび深くイオン打ち込みされた層ＴＩを介して、コレクタコンタクトＣＣと接触接続している、通常のマイクロウェーブトランジスタの断面図が示されている。図４を図２と見比べることにより、埋込層ＢＬ’、深くイオン打ち込みされた層ＴＩ’およびコンタクトＣＣ’は、コレクタの接触接続に対する標準製造過程において、コスト的に有利に同時に製造可能であることがわかる。この図では共通に製造される対象は参照符号においてダッシュで区別されている。
【図面の簡単な説明】
【図１】実施例の平面図である。
【図２】線２−２’による実施例の断面図である。
【図３】１つのマイクロウェーブトランジスタを備えた、通常の装置に対して、サブストレート抵抗が最小雑音指数に与える影響を周波数を横軸として示した線図である。
【図４】製造方法の説明のための通常のマイクロウェーブトランジスタの断面図である。
【符号の説明】
ＢＰＡＤ  ベース端子パッド
ＣＰＡＤ  コレクタ端子パッド
ＥＰＡＤ  エミッタ端子パッド
Ｔ  マイクロウェーブトランジスタ
Ｖ  金属配線
Ｃ  寄生キャパシタンス
Ｒ1，Ｒ2  寄生抵抗
ＩＳＯ１，ＩＳＯ２  分離層
【図１】
0003973777.tif 000002
【図２】
0003973777.tif 000003
【図３】
0003973777.tif 000004
【図４】
0003973777.tif 000005