(57)【特許請求の範囲】
【請求項１】
２：１マルチプレクサを多段接続してなるマルチプレクサであって、
コントロール信号に制御される２：１マルチプレクサを含み、
前記コントロール信号に制御される２：１マルチプレクサは、
前記コントロール信号が第１のモードの場合に、第１および第２のデジタル伝送信号に対して２：１マルチプレクサとして機能し、前記コントロール信号が第２のモードの場合に、前記第１のデジタル伝送信号に対してバッファとして機能するものであり、
前記コントロール信号に制御される第１のコントロールド・フリップフロップと、
前記コントロール信号に制御される第２のコントロールド・フリップフロップと、
前記コントロール信号に制御されるコントロールド・セレクタを有し、
前記第１のコントロールド・フリップフロップは、
第１および第２のＤラッチを縦列接続した第１のフリップフロップと、
前記コントロール信号が前記第１のモードの場合に、前記第１および第２のＤラッチにクロックを供給し、前記第１のフリップフロップを前記第１のデジタル伝送信号に対してフリップフロップとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記第１および第２のＤラッチに前記クロックの代わりに固定レベル信号を供給し、前記第１のフリップフロップを前記第１のデジタル伝送信号に対してバッファとして機能させる第１のフリップフロップ制御回路を有し、
前記第２のコントロールド・フリップフロップは、
第３、第４および第５のＤラッチを縦列接続した第２のフリップフロップと、
前記コントロール信号が前記第１のモードの場合に、前記第３、第４および第５のＤラッチに前記クロックを供給し、前記第２のフリップフロップを前記第２のデジタル伝送信号に対してフリップフロップとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記第３、第４および第５のＤラッチに前記クロックの代わりに固定レベル信号を供給し、前記第２のフリップフロップをラッチ状態に固定させる第２のフリップフロップ制御回路を有し、
前記コントロールド・セレクタは、
セレクタと、
前記コントロール信号が前記第１のモードの場合に、前記セレクタに前記クロックを供給し、前記セレクタを前記第１および第２のフリップフロップが出力する前記第１および第２のデジタル伝送信号を交互に選択するセレクタとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記セレクタに前記クロックに代わり固定レベル信号を供給し、前記セレクタを前記第１のフリップフロップが出力する前記第１のデジタル伝送信号に対してバッファとして機能させるセレクタ制御回路を有する
ことを特徴とするマルチプレクサ。
【請求項２】
１：２デマルチプレクサを多段接続してなるデマルチプレクサであって、
コントロール信号に制御される１：２デマルチプレクサを含み、
前記コントロール信号に制御される１：２デマルチプレクサは、
前記コントロール信号が第１のモードの場合に、第３および第４のデジタル伝送信号を時分割多重化してなる第５のデジタル伝送信号に対して１：２デマルチプレクサとして機能し、前記コントロール信号が第２のモードの場合に、前記第５のデジタル伝送信号に対してバッファとして機能するものであり、
前記コントロール信号に制御される第１のコントロールド・フリップフロップと、
前記コントロール信号に制御される第２のコントロールド・フリップフロップを有し、
前記第１のコントロールド・フリップフロップは、
第１、第２および第３のＤラッチを縦列接続した第１のフリップフロップと、
前記コントロール信号が前記第１のモードの場合に、前記第１、第２および第３のＤラッチにクロックを供給し、前記第１のフリップフロップを前記第５のデジタル伝送信号に含まれる前記第３のデジタル伝送信号に対してフリップフロップとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記第１、第２および第３のＤラッチに前記クロックの代わりに固定レベル信号を供給し、前記第１のフリップフロップを前記第１のフリップフロップに与えられる前記第５のデジタル伝送信号に対してバッファとして機能させる第１のフリップフロップ制御回路を有し、
前記第２のコントロールド・フリップフロップは、
第４および第５のＤラッチを縦列接続した第２のフリップフロップと、
前記コントロール信号が前記第１のモードの場合に、前記第４および第５のＤラッチに前記クロックを供給し、前記第２のフリップフロップを前記第５のデジタル伝送信号に含まれる前記第４のデジタル伝送信号に対してフリップフロップとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記第４および第５のＤラッチに前記クロックの代わりに固定レベル信号を供給し、前記第２のフリップフロップをラッチ状態に固定させる第２のフリップフロップ制御回路を有する
ことを特徴とするデマルチプレクサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パラレルデジタル伝送信号のシリアル化を行うマルチプレクサ及びシリアルデジタル伝送信号のパラレル化を行うデマルチプレクサに関する。
【０００２】
光ファイバを利用した光通信システムでは、伝送容量を増やす技術として電気時分割多重技術（ＥＴＤＭ）を採用しており、送信器は複数チャネルのデジタル伝送信号を単一チャネルの時分割多重デジタル伝送信号に変換するためにマルチプレクサを必要とし、受信器は時分割多重デジタル伝送信号を元の複数チャネルのデジタル伝送信号に戻すためにデマルチプレクサを必要とする。本発明のマルチプレクサ及びデマルチプレクサは、このような光通信システム等に使用して好適なものである。
【０００３】
【従来の技術】
（マルチプレクサの第１従来例・・図１３〜図１７）
図１３はマルチプレクサの第１従来例の要部を示す回路図である。このマルチプレクサの第１従来例は、パラレル入力される２チャネルのデジタル伝送信号を時分割多重化してなる単一チャネルのデジタル伝送信号に変換する２：１マルチプレクサである。
【０００４】
図１３中、１は第１チャネルのデジタル伝送信号ＤＡＴＡ０（例えば、１０Ｇbps）を入力するためのデジタル伝送信号入力端子、２は第２チャネルのデジタル伝送信号ＤＡＴＡ１（例えば、１０Ｇbps）を入力するためのデジタル伝送信号入力端子、３はクロックＣＬＫ（例えば、１０ＧＨz）を入力するためのクロック入力端子である。
【０００５】
４は第１チャネルのデジタル伝送信号ＤＡＴＡ０に対応して設けられているバッファ、５は第２チャネルのデジタル伝送信号ＤＡＴＡ１に対応して設けられているバッファ、６、７はクロックＣＬＫに対応して設けられているバッファである。
【０００６】
８は２個のＤラッチを縦列接続してなる、いわゆるマスタ・スレーブ型のＤフリップフロップ（以下、単にＤフリップフロップという）であり、バッファ４から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対応して設けられているものである。
【０００７】
９は３個のＤラッチを縦列接続してなる、いわゆるマスタ・スレーブ・マスタ型のＤフリップフロップ（以下、Ｐフリップフロップという）であり、バッファ５から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対応して設けられているものである。
【０００８】
１０はクロックＣＬＫを選択制御信号として、Ｄフリップフロップ８から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０とＰフリップフロップ９から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１を交互に選択し、第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１を出力するセレクタである。
【０００９】
１１はセレクタ１０から出力される時分割多重デジタル伝送信号ＤＡＴＡ０１に対応して設けられているバッファ、１２はバッファ１１から出力される時分割多重デジタル伝送信号ＤＡＴＡ０１に対応して設けられているデジタル伝送信号出力端子である。
【００１０】
図１４はＤフリップフロップ８の構成例を示す回路図である。図１４中、ＧＮＤは接地電源、ＶＳＳは負電源、Ｄはデータ入力端子、ＮＤは逆相データ入力端子、Ｃはクロック入力端子、ＮＣは逆相クロック入力端子、１３、１４は縦列接続されたＤラッチ、Ｑはデータ出力端子、ＮＱは逆相データ出力端子である。
【００１１】
また、Ｄラッチ１３において、１５〜２５はトランジスタ、２６〜２８はダイオード、２９〜３３は抵抗、３４、３５はインダクタ、３６、３７はキャパシタであり、Ｄラッチ１４において、３８〜４８はトランジスタ、４９〜５１はダイオード、５２〜５６は抵抗、５７、５８はインダクタ、５９、６０はキャパシタである。なお、ＶＣ１、ＶＣ２はバイアス電圧である。
【００１２】
本例では、データ入力端子Ｄには第１チャネルのデジタル伝送信号ＤＡＴＡ０が印加され、逆相データ入力端子ＮＤには第１チャネルの逆相デジタル伝送信号／ＤＡＴＡ０が印加され、クロック入力端子ＣにはクロックＣＬＫが印加され、逆相クロック入力端子ＮＣには逆相クロック／ＣＬＫが印加される。
【００１３】
図１５はＰフリップフロップ９の構成例を示す回路図である。図１５中、ＧＮＤは接地電源、ＶＳＳは負電源、Ｄはデータ入力端子、ＮＤは逆相データ入力端子、Ｃはクロック入力端子、ＮＣは逆相クロック入力端子、６１〜６３は縦列接続されたＤラッチ、Ｑはデータ出力端子、ＮＱは逆相データ出力端子である。
【００１４】
また、Ｄラッチ６１において、６４〜７４はトランジスタ、７５〜７７はダイオード、７８〜８２は抵抗、８３、８４はインダクタ、８５、８６はキャパシタであり、Ｄラッチ６２において、８７〜９７はトランジスタ、９８〜１００はダイオード、１０１〜１０５は抵抗、１０６、１０７はインダクタ、１０８、１０９はキャパシタである。
【００１５】
また、Ｄラッチ６３において、１１０〜１２０はトランジスタ、１２１〜１２３はダイオード、１２４〜１２８は抵抗、１２９、１３０はインダクタ、１３１、１３２はキャパシタである。なお、ＶＣ１、ＶＣ２はバイアス電圧である。
【００１６】
本例では、データ入力端子Ｄには第２チャネルのデジタル伝送信号ＤＡＴＡ１が印加され、逆相データ入力端子ＮＤには第２チャネルの逆相デジタル伝送信号／ＤＡＴＡ１が印加され、クロック入力端子ＣにはクロックＣＬＫが印加され、逆相クロック入力端子ＮＣには逆相クロック／ＣＬＫが印加される。
【００１７】
図１６はセレクタ１０の構成例を示す回路図である。図１６中、ＧＮＤは接地電源、ＶＳＳは負電源、Ｄ１は第１データ入力端子、ＮＤ１は第１逆相データ入力端子、Ｄ２は第２データ入力端子、ＮＤ２は第２逆相データ入力端子、Ｃはクロック入力端子、ＮＣは逆相クロック入力端子である。
【００１８】
また、１３３〜１４３はトランジスタ、１４４〜１４６はダイオード、１４７〜１５１は抵抗、１５２、１５３はインダクタ、１５４、１５５はキャパシタ、ＶＣ１、ＶＣ２はバイアス電圧、Ｑはデータ出力端子、ＮＱは逆相データ出力端子である。
【００１９】
本例では、第１データ入力端子Ｄ１にはＤフリップフロップ８から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０が印加され、第１逆相データ入力端子ＮＤ１にはＤフリップフロップ８から出力される第１チャネルの逆相デジタル伝送信号／ＤＡＴＡ０が印加される。
【００２０】
また、第２データ入力端子Ｄ２には、Ｐフリップフロップ９から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１が印加され、第２逆相データ入力端子ＮＤ２にはＰフリップフロップ９から出力される第２チャネルの逆相デジタル伝送信号／ＤＡＴＡ１が印加される。
【００２１】
図１７は図１３に示すマルチプレクサの第１従来例の動作を示すタイミングチャートであり、Ｓ１はバッファ４から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０、Ｓ２はバッファ５から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１、Ｓ３はバッファ６から出力されるクロックＣＬＫ、Ｓ４はＤフリップフロップ８から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０、Ｓ５はＰフリップフロップ９から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１、Ｓ６はバッファ７から出力されるクロックＣＬＫ、Ｓ７はセレクタ１０から出力される時分割多重デジタル伝送信号ＤＡＴＡ０１を示している。
【００２２】
即ち、マルチプレクサの第１従来例においては、パラレル入力される第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１のうち、第１チャネルのデジタル伝送信号ＤＡＴＡ０は、クロックＣＬＫの立ち下がりのタイミングでＤフリップフロップ８にラッチされると同時に、Ｄフリップフロップ８から出力される。
【００２３】
また、第２チャネルのデジタル伝送信号ＤＡＴＡ１は、クロックＣＬＫの立ち下がりのタイミングでＰフリップフロップ９にラッチされ、クロックＣＬＫの次の立ち上がりのタイミングで、即ち、Ｄフリップフロップ８から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対して１／２クロック（１８０°）だけ位相が遅れてＰフリップフロップ９から出力される。これは、セレクタ１０において、デジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１の選択を行う時の位相余裕を増やすためである。
【００２４】
セレクタ１０においては、クロックＣＬＫの電圧レベルがＨレベルかＬレベルかで、Ｄフリップフロップ８から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０とＰフリップフロップ９から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１とが交互に選択され、パラレル入力される第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１（１０Ｇbps）の２倍のビット転送周波数（２０Ｇbps）を有する単一チャネルの時分割多重デジタル伝送信号ＤＡＴＡ０１が出力される。
【００２５】
（マルチプレクサの第２従来例・・図１８）
図１８はマルチプレクサの第２従来例の要部を示す回路図である。このマルチプレクサの第２従来例は、２：１マルチプレクサを２段構成にし、パラレル入力される４チャネルのデジタル伝送信号を時分割多重化してなる単一チャネルのデジタル伝送信号に変換する４：１マルチプレクサである。
【００２６】
図１８中、１５７は第１チャネルのデジタル伝送信号ＤＡＴＡ０（例えば、１０Ｇbps）を入力するためのデジタル伝送信号入力端子、１５８は第３チャネルのデジタル伝送信号ＤＡＴＡ２（例えば、１０Ｇbps）を入力するためのデジタル伝送信号入力端子、１５９は第２チャネルのデジタル伝送信号ＤＡＴＡ１（例えば、１０Ｇbps）を入力するためのデジタル伝送信号入力端子、１６０は第４チャネルのデジタル伝送信号ＤＡＴＡ３（例えば、１０Ｇbps）を入力するためのデジタル伝送信号入力端子である。
【００２７】
１６１は出力させるべき時分割多重デジタル伝送信号ＤＡＴＡ０１２３（例えば、４０Ｇbps）のビット転送周波数の１／４の周波数（例えば、１０ＧＨz）のクロックＣＬＫ／４を入力するためのクロック入力端子、１６２は出力させるべき時分割多重デジタル伝送信号ＤＡＴＡ０１２３のビット転送周波数の１／２の周波数（例えば、２０ＧＨz）のクロックＣＬＫ／２を入力するためのクロック入力端子である。
【００２８】
１６３は第１、第３チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ２に対応して設けられている１段目の２：１マルチプレクサである。１６４は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、デジタル伝送信号入力端子１５７から入力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対応して設けられているものである。
【００２９】
１６５は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、デジタル伝送信号入力端子１５８から入力される第３チャネルのデジタル伝送信号ＤＡＴＡ２に対応して設けられているものである。
【００３０】
１６６は図１３（図１６）に示すセレクタ１０と同様の構成を有するセレクタであり、クロックＣＬＫ／４を選択制御信号として、Ｄフリップフロップ１６４から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０とＰフリップフロップ１６５から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ２とを交互に選択し、第１、第３チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ２を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０２を出力するものである。なお、１６６Ａはセレクタ１６６の選択動作のタイミングを調整するためのバッファである。
【００３１】
１６７は第２、第４チャネルのデジタル伝送信号ＤＡＴＡ１、ＤＡＴＡ３に対応して設けられている１段目の２：１マルチプレクサである。１６８は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、デジタル伝送信号入力端子１５９から入力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対応して設けられているものである。
【００３２】
１６９は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、デジタル伝送信号入力端子１６０から入力される第４チャネルのデジタル伝送信号ＤＡＴＡ３に対応して設けられているものである。
【００３３】
１７０は図１３（図１６）に示すセレクタ１０と同様の構成を有するセレクタであり、クロックＣＬＫ／４を選択制御信号として、Ｄフリップフロップ１６８から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１とＰフリップフロップ１６９から出力される第４チャネルのデジタル伝送信号ＤＡＴＡ３とを交互に選択し、第２、第４チャネルのデジタル伝送信号ＤＡＴＡ１、ＤＡＴＡ３を時分割多重化してなる時分割多重デジタル伝送信号ＤＡＴＡ１３を出力するものである。なお、１７０Ａはセレクタ１７０の選択動作のタイミングを調整するためのバッファである。
【００３４】
１７１は１段目の２：１マルチプレクサ１６３、１６７から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２、ＤＡＴＡ１３に対応して設けられている２段目の２：１マルチプレクサである。
【００３５】
１７２は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、２：１マルチプレクサ１６３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２に対応して設けられているものである。
【００３６】
１７３は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、２：１マルチプレクサ１６７から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３に対応して設けられているものである。
【００３７】
１７４は図１３（図１６）に示すセレクタ１０と同様の構成を有するセレクタであり、クロックＣＬＫ／２を選択制御信号として、Ｄフリップフロップ１７２から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２とＰフリップフロップ１７３から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３とを交互に選択し、第１〜第４チャネルのデジタル伝送信号ＤＡＴＡ０〜ＤＡＴＡ３を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１２３を出力するものである。なお、１７４Ａはセレクタ１７４の選択動作のタイミングを調整するためのバッファである。
【００３８】
１７５は２：１マルチプレクサ１７１から出力される時分割多重デジタル伝送信号ＤＡＴＡ０１２３を外部に出力するためのデジタル伝送信号出力端子、１７６、１７７は２：１マルチプレクサ１６３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２に対応して設けられているバッファ、１７８は２：１マルチプレクサ１６３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２をモニタする場合に使用されるデジタル伝送信号出力端子である。
【００３９】
（デマルチプレクサの第１従来例・・図１９、図２０）
図１９はデマルチプレクサの第１従来例の要部を示す回路図である。このデマルチプレクサの第１従来例は、第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１（例えば、１０Ｇbps）を単一チャネルに時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１（例えば、２０Ｇbps）を元の第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１に変換する１：２デマルチプレクサである。
【００４０】
図１９中、１７９は時分割多重デジタル伝送信号ＤＡＴＡ０１を入力するためのデジタル伝送信号入力端子、１８０はクロックＣＬＫ（１０ＧＨz）を入力するためのクロック入力端子、１８１はデジタル伝送信号入力端子１７９から入力される時分割多重デジタル伝送信号ＤＡＴＡ０１に対応して設けられているバッファ、１８２はクロック入力端子１８０から入力されるクロックＣＬＫに対応して設けられているバッファである。
【００４１】
１８３は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、バッファ１８１から出力される時分割多重デジタル伝送信号ＤＡＴＡ０１に含まれる第１チャネルのデジタル伝送信号ＤＡＴＡ０の取り込みをクロックＣＬＫの立ち下がりのタイミングで行い、第１チャネルのデジタル伝送信号ＤＡＴＡ０の出力をクロックＣＬＫの立ち上がりのタイミングで行うものである。
【００４２】
１８４は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、バッファ１８２から出力される時分割多重デジタル伝送信号ＤＡＴＡ０１に含まれる第２チャネルのデジタル伝送信号ＤＡＴＡ１の取り込みをクロックＣＬＫの立ち上がりのタイミングで行い、第２チャネルのデジタル伝送信号ＤＡＴＡ１の出力もクロックＣＬＫの立ち上がりのタイミングで行うものである。
【００４３】
１８５はＰフリップフロップ１８３から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対応して設けられているバッファ、１８６はＤフリップフロップ１８４から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対応して設けられているバッファである。
【００４４】
１８７はバッファ１８５から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対応して設けられているデジタル伝送信号出力端子、１８８はバッファ１８６から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対応して設けられているデジタル伝送信号出力端子である。
【００４５】
図２０は図１９に示すデマルチプレクサの第１従来例の動作を示すタイミングチャートであり、Ｓ８はバッファ１８１から出力される時分割多重デジタル伝送信号ＤＡＴＡ０１、Ｓ９はバッファ１８２から出力されるクロックＣＬＫ、Ｓ１０はＰフリップフロップ１８３から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０、Ｓ１１はＤフリップフロップ１８４から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１を示している。
【００４６】
即ち、デマルチプレクサの第１従来例は、時分割多重デジタル伝送信号ＤＡＴＡ０１を分岐してＰフリップフロップ１８３とＤフリップフロップ１８４に入力し、クロックＣＬＫの立ち下がりのタイミングで時分割多重デジタル伝送信号ＤＡＴＡ０１に含まれる第１チャネルのデジタル伝送信号ＤＡＴＡ０をＰフリップフロップ１８３に取り込み、クロックＣＬＫの立ち上がりのタイミングで時分割多重デジタル伝送信号ＤＡＴＡ０１に含まれる第２チャネルのデジタル伝送信号ＤＡＴＡ１をＤフリップフロップ１８４に取り込むことにより、時分割多重デジタル伝送信号ＤＡＴＡ０１を元の第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１に分配するというものである。
【００４７】
（デマルチプレクサの第２従来例・・図２１）
図２１はデマルチプレクサの第２従来例の要部を示す回路図である。このデマルチプレクサの第２従来例は、１：２デマルチプレクサを２段構成にし、第１〜第４チャネルのデジタル伝送信号ＤＡＴＡ０〜ＤＡＴＡ３（例えば、１０Ｇbps）を単一チャネルに時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１２３（例えば、４０Ｇbps）を元の第１〜第４チャネルのデジタル伝送信号ＤＡＴＡ０〜ＤＡＴＡ３に変換する１：４デマルチプレクサである。
【００４８】
図２１中、１８９は時分割多重デジタル伝送信号ＤＡＴＡ０１２３を入力するためのデジタル伝送信号入力端子、１９０は時分割多重デジタル伝送信号ＤＡＴＡ０１２３のビット転送周波数の１／２の周波数のクロックＣＬＫ／２（例えば、２０ＧＨz）を入力するためのクロック入力端子、１９１は時分割多重デジタル伝送信号ＤＡＴＡ０１２３のビット転送周波数の１／４の周波数のクロックＣＬＫ／４（例えば、１０ＧＨz）を入力するためのクロック入力端子である。
【００４９】
１９２はデジタル伝送信号入力端子１８９から入力される時分割多重デジタル伝送信号ＤＡＴＡ０１２３に対応して設けられている１段目の１：２デマルチプレクサである。１９３は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、デジタル伝送信号入力端子１８９から入力される時分割多重デジタル伝送信号ＤＡＴＡ０１２３に含まれる時分割多重デジタル伝送信号ＤＡＴＡ０２の取り込みをクロックＣＬＫ／２の立ち下がりのタイミングで行うものである。
【００５０】
１９４は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、デジタル伝送信号入力端子１８９から入力される時分割多重デジタル伝送信号ＤＡＴＡ０１２３に含まれる時分割多重デジタル伝送信号ＤＡＴＡ１３の取り込みをクロックＣＬＫ／２の立ち上がりのタイミングで行うものである。
【００５１】
１９５は１：２デマルチプレクサ１９２のＰフリップフロップ１９３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２に対応して設けられている２段目の１：２デマルチプレクサである。
【００５２】
１９６は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、Ｐフリップフロップ１９３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２に含まれる第１チャネルのデジタル伝送信号ＤＡＴＡ０の取り込みをクロックＣＬＫ／４の立ち下がりのタイミングで行うものである。
【００５３】
１９７は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、Ｐフリップフロップ１９３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２に含まれる第３チャネルのデジタル伝送信号ＤＡＴＡ２の取り込みをクロックＣＬＫ／４の立ち上がりのタイミングで行うものである。
【００５４】
１９８は１：２デマルチプレクサ１９２のＤフリップフロップ１９４から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３に対応して設けられている２段目の１：２デマルチプレクサである。
【００５５】
１９９は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、Ｄフリップフロップ１９４から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３に含まれる第２チャネルのデジタル伝送信号ＤＡＴＡ１の取り込みをクロックＣＬＫ／４の立ち下がりのタイミングで行うものである。
【００５６】
２００は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、Ｄフリップフロップ１９４から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３に含まれる第４チャネルのデジタル伝送信号ＤＡＴＡ３の取り込みをクロックＣＬＫ／４の立ち上がりのタイミングで行うものである。
【００５７】
２０１はＰフリップフロップ１９６から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対応して設けられているデジタル伝送信号出力端子、２０２はＤフリップフロップ１９７から出力される第３チャネルのデジタル伝送信号ＤＡＴＡ２に対応して設けられているデジタル伝送信号出力端子、２０３はＰフリップフロップ１９９から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対応して設けられているデジタル伝送信号出力端子、２０４はＤフリップフロップ２００から出力される第４チャネルのデジタル伝送信号ＤＡＴＡ３に対応して設けられているデジタル伝送信号出力端子である。
【００５８】
２０５、２０６は１：２デマルチプレクサ１９２のＰフリップフロップ１９３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２に対応して設けられているバッファ、２０７はＰフリップフロップ１９３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２をモニタする場合に使用されるデジタル伝送信号出力端子である。
【００５９】
【発明が解決しようとする課題】
従来においては、２：１マルチプレクサが必要な場合には、例えば、図１３に示すように構成し、４：１マルチプレクサが必要な場合には、例えば、図１８に示すように構成する必要があった。即ち、多重度が異なるマルチプレクサが必要な場合、必要とする多重度に合わせたマルチプレクサを設計する必要があった。
【００６０】
また、例えば、図１８に示すマルチプレクサの第２従来例において、１段目の２：１マルチプレクサ１６３の出力ノードの信号波形をモニタしたい場合には、１段目の２：１マルチプレクサ１６３の出力ノードに接続される配線を分岐し、１段目の２：１マルチプレクサ１６３の出力をバッファ１７６、１７７を介してデジタル伝送信号出力端子１７８に伝送させるようなレイアウトが必要となる。しかし、このようにすると、分岐によって２：１マルチプレクサ１６３の出力信号波形が乱され、本来の４：１マルチプレクサの動作に影響が及ぶ恐れがあり、また、デジタル伝送信号出力端子の数が増えるというレイアウト的なデメリットがある。
【００６１】
また、従来においては、１：２デマルチプレクサが必要な場合には、例えば、図１９に示すように構成し、１：４デマルチプレクサが必要な場合には、例えば、図２１に示すように構成する必要があった。即ち、多重度が異なる時分割多重デジタル伝送信号に対応するデマルチプレクサが必要な場合、時分割多重デジタル信号の多重度に合わせたデマルチプレクサを設計する必要があった。
【００６２】
また、例えば、図２１に示すデマルチプレクサの第２従来例において、１段目の１：２デマルチプレクサ１９２のＰフリップフロップ１９３の出力ノードの信号波形をモニタしたい場合には、Ｐフリップフロップ１９３の出力ノードに接続される配線を分岐し、Ｐフリップフロップ１９３の出力をバッファ２０５、２０６を介してデジタル伝送信号出力端子２０７に伝送させるようなレイアウトが必要となる。しかし、このようにすると、分岐によって１：２デマルチプレクサ１９２の出力信号波形が乱され、本来の１：４デマルチプレクサの動作に影響が及ぶ恐れがあり、また、デジタル伝送信号出力端子の数が増えるというレイアウト的なデメリットがある。
【００６３】
本発明は、かかる点に鑑み、少なくとも、多重度を可変とし、多重度を可変とする範囲では、多重度の異なるマルチプレクサを設計する必要がないようにしたマルチプレクサを提供することを第１の目的とし、少なくとも、分配度を可変とし、分配度を可変とする範囲では、分配度の異なるデマルチプレクサを設計する必要がないようにしたデマルチプレクサを提供することを第２の目的とする。
【００６４】
【課題を解決するための手段】
本発明のマルチプレクサは、２：１マルチプレクサを多段接続してなるマルチプレクサであって、コントロール信号に制御される２：１マルチプレクサを含み、前記コントロール信号に制御される２：１マルチプレクサは、前記コントロール信号が第１のモードの場合に、第１および第２のデジタル伝送信号に対して２：１マルチプレクサとして機能し、前記コントロール信号が第２のモードの場合に、前記第１のデジタル伝送信号に対してバッファとして機能するものであり、前記コントロール信号に制御される第１のコントロールド・フリップフロップと、前記コントロール信号に制御される第２のコントロールド・フリップフロップと、前記コントロール信号に制御されるコントロールド・セレクタを有し、前記第１のコントロールド・フリップフロップは、第１および第２のＤラッチを縦列接続した第１のフリップフロップと、前記コントロール信号が前記第１のモードの場合に、前記第１および第２のＤラッチにクロックを供給し、前記第１のフリップフロップを前記第１のデジタル伝送信号に対してフリップフロップとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記第１および第２のＤラッチに前記クロックの代わりに固定レベル信号を供給し、前記第１のフリップフロップを前記第１のデジタル伝送信号に対してバッファとして機能させる第１のフリップフロップ制御回路を有し、前記第２のコントロールド・フリップフロップは、第３、第４および第５のＤラッチを縦列接続した第２のフリップフロップと、前記コントロール信号が前記第１のモードの場合に、前記第３、第４および第５のＤラッチに前記クロックを供給し、前記第２のフリップフロップを前記第２のデジタル伝送信号に対してフリップフロップとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記第３、第４および第５のＤラッチに前記クロックの代わりに固定レベル信号を供給し、前記第２のフリップフロップをラッチ状態に固定させる第２のフリップフロップ制御回路を有し、前記コントロールド・セレクタは、セレクタと、前記コントロール信号が前記第１のモードの場合に、前記セレクタに前記クロックを供給し、前記セレクタを前記第１および第２のフリップフロップが出力する前記第１および第２のデジタル伝送信号を交互に選択するセレクタとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記セレクタに前記クロックに代わり固定レベル信号を供給し、前記セレクタを前記第１のフリップフロップが出力する前記第１のデジタル伝送信号に対してバッファとして機能させるセレクタ制御回路を有するというものである。
【００６５】
本発明のマルチプレクサによれば、コントロール信号に制御される２：１マルチプレクサを含み、前記コントロール信号に制御される２：１マルチプレクサは、前記コントロール信号が第１のモードの場合に、第１および第２のデジタル伝送信号に対して２：１マルチプレクサとして機能し、前記コントロール信号が第２のモードの場合に、第１のデジタル伝送信号に対してバッファとして機能するので、コントロール信号により多重度を変化させることができる。
【００６６】
本発明のデマルチプレクサは、１：２デマルチプレクサを多段接続してなるデマルチプレクサであって、コントロール信号に制御される１：２デマルチプレクサを含み、前記コントロール信号に制御される１：２デマルチプレクサは、前記コントロール信号が第１のモードの場合に、第３および第４のデジタル伝送信号を時分割多重化してなる第５のデジタル伝送信号に対して１：２デマルチプレクサとして機能し、前記コントロール信号が第２のモードの場合に、前記第５のデジタル伝送信号に対してバッファとして機能するものであり、前記コントロール信号に制御される第１のコントロールド・フリップフロップと、前記コントロール信号に制御される第２のコントロールド・フリップフロップを有し、前記第１のコントロールド・フリップフロップは、第１、第２および第３のＤラッチを縦列接続した第１のフリップフロップと、前記コントロール信号が前記第１のモードの場合に、前記第１、第２および第３のＤラッチにクロックを供給し、前記第１のフリップフロップを前記第５のデジタル伝送信号に含まれる前記第３のデジタル伝送信号に対してフリップフロップとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記第１、第２および第３のＤラッチに前記クロックの代わりに固定レベル信号を供給し、前記第１のフリップフロップを前記第１のフリップフロップに与えられる前記第５のデジタル伝送信号に対してバッファとして機能させる第１のフリップフロップ制御回路を有し、前記第２のコントロールド・フリップフロップは、第４および第５のＤラッチを縦列接続した第２のフリップフロップと、前記コントロール信号が前記第１のモードの場合に、前記第４および第５のＤラッチに前記クロックを供給し、前記第２のフリップフロップを前記第５のデジタル伝送信号に含まれる前記第４のデジタル伝送信号に対してフリップフロップとして機能させ、前記コントロール信号が前記第２のモードの場合に、前記第４および第５のＤラッチに前記クロックの代わりに固定レベル信号を供給し、前記第２のフリップフロップをラッチ状態に固定させる第２のフリップフロップ制御回路を有するというものである。
【００６７】
本発明のデマルチプレクサによれば、コントロール信号に制御される１：２デマルチプレクサを含み、前記コントロール信号に制御される１：２デマルチプレクサは、前記コントロール信号が第１のモードの場合に、第３および第４のデジタル伝送信号を時分割多重化してなる第５のデジタル伝送信号に対して１：２デマルチプレクサとして機能し、前記コントロール信号が第２のモードの場合に、第５のデジタル伝送信号に対してバッファとして機能するので、前記コントロール信号により分配度を変化させることができる。
【００６８】
【発明の実施の形態】
以下、図１〜図１２を参照して、本発明のマルチプレクサ及びデマルチプレクサの一実施形態について説明する。
【００６９】
（本発明のマルチプレクサの一実施形態・・図１〜図９）
図１は本発明のマルチプレクサの一実施形態の要部を示す回路図である。本発明のマルチプレクサの一実施形態は、２：１マルチプレクサを２段構成にしたマルチプレクサであり、多重度制御信号により、４：１マルチプレクサ又は２：１マルチプレクサとして機能させることができるものである。
【００７０】
図１中、２０８〜２１１はデジタル伝送信号入力端子である。デジタル伝送信号入力端子２０８は本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合においても、２：１マルチプレクサとして使用される場合においても、第１チャネルのデジタル伝送信号ＤＡＴＡ０を入力するために使用される。
【００７１】
デジタル伝送信号入力端子２０９は、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、第３チャネルのデジタル伝送信号ＤＡＴＡ２を入力するために使用され、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には不使用とされる。
【００７２】
デジタル伝送信号入力端子２１０は、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合においても、２：１マルチプレクサとして使用される場合においても、第２チャネルのデジタル伝送信号ＤＡＴＡ１を入力するために使用される。
【００７３】
デジタル伝送信号入力端子２１１は、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、第４チャネルのデジタル伝送信号ＤＡＴＡ３を入力するために使用され、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には不使用とされる。
【００７４】
２１２、２１３はクロック入力端子である。クロック入力端子２１２は、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、本発明のマルチプレクサの一実施形態から出力すべき時分割多重デジタル伝送信号ＤＡＴＡ０１２３のビット転送周波数の１／４の周波数のクロックＣＬＫ／４を入力するために使用され、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、不使用とされる。
【００７５】
クロック入力端子２１３は、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合においても、２：１マルチプレクサとして使用される場合においても、本発明のマルチプレクサの一実施形態から出力すべき時分割多重デジタル伝送信号ＤＡＴＡ０１２３又はＤＡＴＡ０１のビット転送周波数の１／２の周波数のクロックＣＬＫ／２を入力するために使用される。
【００７６】
２１４は多重度制御信号を制御するための多重度制御信号入力端子である。本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、多重度制御信号＝Ｈレベルとされ、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、多重度制御信号＝Ｌレベルとされる。
【００７７】
２１５は本発明のマルチプレクサが４：１マルチプレクサとして使用される場合には２：１マルチプレクサとして機能し、本発明のマルチプレクサが２：１マルチプレクサとして使用される場合には、デジタル伝送信号入力端子２０８から入力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対してバッファとして機能する１段目の第１の２：１マルチプレクサである。
【００７８】
２１６はＤフリップフロップとして機能するか又はバッファとして機能するように制御可能とされたコントロールド（controlled）Ｄフリップフロップであり、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、デジタル伝送信号入力端子２０８から入力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対してクロックＣＬＫ／４を同期信号とするＤフリップフロップとして機能し、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、デジタル伝送信号入力端子２０８から入力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対してバッファとして機能するように制御される。
【００７９】
２１７はＰフリップフロップとして機能するか又はラッチ状態に固定されるように制御可能とされたコントロールドＰフリップフロップであり、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、デジタル伝送信号入力端子２０９から入力される第３チャネルのデジタル伝送信号ＤＡＴＡ２に対してクロックＣＬＫ／４を同期信号とするＰフリップフロップとして機能し、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、ラッチ状態に固定されるように制御される。
【００８０】
２１８はセレクタとして機能するか又はバッファとして機能するように制御可能とされたコントロールド・セレクタであり、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、クロックＣＬＫ／４を選択制御信号とし、クロックＣＬＫ／４のＬレベル期間とＨレベル期間で、コントロールドＤフリップフロップ２１６から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０とコントロールドＰフリップフロップ２１７から出力される第３チャネルのデジタル伝送信号ＤＡＴＡ２とを交互に選択して、第１、第３チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ２を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０２を出力し、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、コントロールドＤフリップフロップ２１６から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対してバッファとして機能するように制御される。なお、２１８Ａはコントロールド・セレクタ２１８の選択動作のタイミングを調整するためのバッファである。
【００８１】
２１９は本発明のマルチプレクサが４：１マルチプレクサとして使用される場合には２：１マルチプレクサとして機能し、本発明のマルチプレクサが２：１マルチプレクサとして使用される場合には、デジタル伝送信号入力端子２１０から入力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対してバッファとして機能する１段目の第２の２：１マルチプレクサである。
【００８２】
２２０はＤフリップフロップとして機能するか又はバッファとして機能するように制御可能とされたコントロールドＤフリップフロップであり、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、デジタル伝送信号入力端子２１０から入力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対してクロックＣＬＫ／４を同期信号とするＤフリップフロップとして機能し、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、デジタル伝送信号入力端子２１０から入力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対してバッファとして機能するように制御される。
【００８３】
２２１はＰフリップフロップとして機能するか又はラッチ状態に固定されるように制御可能とされたコントロールドＰフリップフロップであり、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、デジタル伝送信号入力端子２１１から入力される第４チャネルのデジタル伝送信号ＤＡＴＡ３に対してクロックＣＬＫ／４を同期信号とするＰフリップフロップとして機能し、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、ラッチ状態に固定されるように制御される。
【００８４】
２２２はセレクタとして機能するか又はバッファとして機能するように制御可能とされたコントロールド・セレクタであり、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、クロックＣＬＫ／４を選択制御信号とし、クロックＣＬＫ／４のＬレベル期間とＨレベル期間で、コントロールドＤフリップフロップ２２０から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１とコントロールドＰフリップフロップ２２１から出力される第４チャネルのデジタル伝送信号ＤＡＴＡ３とを交互に選択して、第２、第４チャネルのデジタル伝送信号ＤＡＴＡ１、ＤＡＴＡ３を時分割多重化してなるデジタル伝送信号ＤＡＴＡ１３を出力し、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、コントロールドＤフリップフロップ２２０から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対してバッファとして機能するように制御される。なお、２２２Ａはコントロールド・セレクタ２２２の選択動作のタイミングを調整するためのバッファである。
【００８５】
２２３は１段目の２：１マルチプレクサ２１５、２１９の出力に対応して設けられている２段目の２：１マルチプレクサである。２２４は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、２：１マルチプレクサ２１５から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２の取り込みをクロックＣＬＫ／２を同期信号として行い、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、２：１マルチプレクサ２１５から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０の取り込みをクロックＣＬＫ／２を同期信号として行うものである。
【００８６】
２２５は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、２：１マルチプレクサ２１９から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３の取り込みをクロックＣＬＫ／２を同期信号として行い、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、２：１マルチプレクサ２１９から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１の取り込みをクロックＣＬＫ／２を同期信号として行うものである。
【００８７】
２２６は図１３（図１６）に示すセレクタ１０と同様の構成を有するセレクタである。セレクタ２２６は、本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、クロックＣＬＫ／２のＬレベル期間とＨレベル期間で、Ｄフリップフロップ２２４から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２とＰフリップフロップ２２５から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３とを交互に選択し、第１〜第４チャネルのデジタル伝送信号ＤＡＴＡ０〜ＤＡＴＡ３を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１２３を出力する。
【００８８】
また、セレクタ２２６は、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、クロックＣＬＫ／２のＬレベル期間とＨレベル期間で、Ｄフリップフロップ２２４から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０とＰフリップフロップ２２５から出力されるデジタル伝送信号ＤＡＴＡ１とを交互に選択し、第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１を出力するものである。なお、２２６Ａはセレクタ２２６の選択動作のタイミングを調整するためのバッファである。
【００８９】
２２７は２：１マルチプレクサ２２３から出力される時分割多重デジタル伝送信号ＤＡＴＡ０１２３又はＤＡＴＡ０１に対応して設けられている出力端子、２２８は多重度制御信号に基づいて、コントロールドＤフリップフロップ２１６、コントロールドＰフリップフロップ２１７、コントロールド・セレクタ２１８、コントロールドＤフリップフロップ２２０、コントロールドＰフリップフロップ２２１及びコントロールド・セレクタ２２２の制御を行う制御回路である。
【００９０】
図２はコントロールドＤフリップフロップ２１６の構成例を示す回路図であり、コントロールドＤフリップフロップ２２０も同様に構成される。図２中、Ｄはデータ入力端子、ＮＤは逆相データ入力端子、Ｃinはクロック入力端子、ＮＣinは逆相クロック入力端子、Ｃntはコントロール信号入力端子、ＮＣntは逆相コントロール信号入力端子である。
【００９１】
本例の場合、データ入力端子Ｄには第１チャネルのデジタル伝送信号ＤＡＴＡ０が印加され、逆相データ入力端子ＮＤには第１チャネルの逆相デジタル伝送信号／ＤＡＴＡ０が印加され、クロック入力端子ＣinにはクロックＣＬＫ／４が印加され、逆相クロック入力端子Ｃinには逆相クロック／ＣＬＫ／４が印加される。
【００９２】
本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、コントロール信号入力端子ＣntはＨレベル、逆相コントロール信号入力端子ＮＣntはＬレベルとされ、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、コントロール信号入力端子ＣntはＬレベル、逆相コントロール信号入力端子ＮＣntはＨレベルとされる。
【００９３】
２２９、２３０は縦列接続されたＤラッチ、２３１、２３２はＤラッチ２２９、２３０を制御するクロックスイッチ、Ｑはデータ出力端子、ＮＱは逆相データ出力端子であり、クロックスイッチ２３１、２３２は、コントロール信号入力端子ＣntがＨレベル、逆相コントロール信号入力端子ＮＣntがＬレベルとされる場合（本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合）には、クロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４をＤラッチ２２９、２３０に供給し、Ｄラッチ２２９、２３０をＤラッチとして機能させる。
【００９４】
これに対して、コントロール信号入力端子ＣntがＬレベル、逆相コントロール信号入力端子ＮＣntがＨレベルとされる場合（本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合）には、クロックスイッチ２３１は、Ｄラッチ２２９にクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４の代わりに、Ｈレベル信号及びＬレベル信号をそれぞれ供給し、Ｄラッチ２２９をバッファとして機能させ、クロックスイッチ２３２は、Ｄラッチ２３０にクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４の代わりに、Ｌレベル信号及びＨレベル信号をそれぞれ供給し、Ｄラッチ２３０をバッファとして機能させる。
【００９５】
図３はＤラッチ２２９の構成例を示す回路図であり、Ｄラッチ２３０も同様に構成される。図３中、ＧＮＤは接地電源、ＶＳＳは負電源、Ｄはデータ入力端子、ＮＤは逆相データ入力端子、Ｃはクロック入力端子、ＮＣは逆相クロック入力端子、ＶＣ１、ＶＣ２はバイアス電圧、２３３〜２４３はトランジスタ、２４４〜２４６はダイオード、２４７〜２５１は抵抗、２５２、２５３はインダクタ、２５４、２５５はキャパシタ、Ｑはデータ出力端子、ＮＱは逆相データ出力端子である。
【００９６】
図４はクロックスイッチ２３１の構成例を示す回路図である。図４中、ＧＮＤは接地電源、ＶＳＳは負電源、Ｃinはクロック入力端子、ＮＣinは逆相クロック入力端子、Ｃntはコントロール信号入力端子、ＮＣntは逆相コントロール信号入力端子、ＶＣ１、ＶＣ２はバイアス電圧、２５６〜２６６はトランジスタ、２６７〜２６９はダイオード、２７０〜２７７は抵抗、２８０、２８１はキャパシタ、Ｃoutは出力端子、ＮＣoutは逆相出力端子である。
【００９７】
本例の場合、クロック入力端子ＣinにはクロックＣＬＫ／４が印加され、逆相クロック入力端子ＮＣinには逆相クロック／ＣＬＫ／４が印加され、出力端子ＣoutはＤラッチ２２９のクロック入力端子Ｃinに接続され、逆相出力端子ＮＣoutはＤラッチ２２９の逆相クロック入力端子ＮＣinに接続される。
【００９８】
ここで、コントロール信号入力端子ＣntがＨレベル、逆相コントロール信号入力端子ＮＣntがＬレベルとされる場合（本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合）には、トランジスタ２６０＝ＯＮ、トランジスタ２６１＝ＯＦＦとされ、トランジスタ２５６、２５７＝活性状態、トランジスタ２５８、２５９＝非活性状態となる。この結果、クロックスイッチ２３１はクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４に対してバッファとして機能し、出力端子ＣoutにクロックＣＬＫ／４が出力され、逆相出力端子ＮＣoutに逆相クロック／ＣＬＫ／４が出力される。この場合、Ｄラッチ２２９はラッチとして動作することになる。
【００９９】
これに対して、コントロール信号入力端子ＣntがＬレベル、逆相コントロール信号入力端子ＮＣntがＨレベルとされる場合（本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合）には、トランジスタ２６０＝ＯＦＦ、トランジスタ２６１＝ＯＮとされ、トランジスタ２５６、２５７＝非活性状態、トランジスタ２５８、２５９＝活性状態となる。この結果、クロックスイッチ２３１はクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４を取り込まない状態となる。
【０１００】
また、この場合、出力端子Ｃout及び逆相出力端子ＮＣoutにはＨレベル及びＬレベルがそれぞれ出力されるように、ノードＮＡ、ＮＢの電位が設定される。この結果、Ｄラッチ２２９においては、トランジスタ２３７＝ＯＮ、トランジスタ２３８＝ＯＦＦに固定され、即ち、トランジスタ２３３、２３４＝活性状態、トランジスタ２３５、２３６＝非活性状態に固定され、Ｄラッチ２２９はバッファとして機能することになる。
【０１０１】
図５はクロックスイッチ２３２の構成例を示す回路図である。図５中、ＧＮＤは接地電源、ＶＳＳは負電源、Ｃinはクロック入力端子、ＮＣinは逆相クロック入力端子、Ｃntはコントロール信号入力端子、ＮＣntは逆相コントロール信号入力端子、ＶＣ１、ＶＣ２はバイアス電圧、２８８〜２９８はトランジスタ、２９９〜３０１はダイオード、３０２〜３０９は抵抗、３１２、３１３はキャパシタ、Ｃoutは出力端子、ＮＣoutは逆相出力端子である。
【０１０２】
本例の場合、クロック入力端子ＣinにはクロックＣＬＫ／４が印加され、逆相クロック入力端子ＮＣinには逆相クロック／ＣＬＫ／４が印加され、出力端子ＣoutはＤラッチ２３０のクロック入力端子Ｃinに接続され、逆相出力端子ＮＣoutはＤラッチ２３０の逆相クロック入力端子ＮＣinに接続される。
【０１０３】
ここで、コントロール信号入力端子ＣntがＨレベル、逆相コントロール信号入力端子ＮＣntがＬレベルとされる場合（本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合）には、トランジスタ２９２＝ＯＮ、トランジスタ２９３＝ＯＦＦとされ、トランジスタ２８８、２８９＝活性状態、トランジスタ２９０、２９１＝非活性状態とされる。この結果、クロックスイッチ２３２はクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４に対してバッファとして機能し、出力端子ＣoutにクロックＣＬＫ／４が出力され、逆相出力端子ＮＣoutに逆相クロック／ＣＬＫ／４が出力される。この場合、Ｄラッチ２３０はラッチとして動作することになる。
【０１０４】
これに対して、コントロール信号入力端子ＣntがＬレベル、逆相コントロール信号入力端子ＮＣntがＨレベルとされる場合（本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合）には、トランジスタ２９２＝ＯＦＦ、トランジスタ２９３＝ＯＮとされ、トランジスタ２８８、２８９＝非活性状態、トランジスタ２９０、２９１＝活性状態となる。この結果、クロックスイッチ２３２はクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４を取り込まない状態となる。この場合、出力端子Ｃout及び逆相出力端子ＮＣoutにはＬレベル及びＨレベルがそれぞれ出力されるように、ノードＮＡ、ＮＢの電位が設定される。この結果、Ｄラッチ２３０はラッチ状態に固定される。
【０１０５】
図６はコントロールドＰフリップフロップ２１７の構成例を示す回路図であり、コントロールドＰフリップフロップ２２１も同様に構成される。図６中、Ｄはデータ入力端子、ＮＤは逆相データ入力端子、Ｃinはクロック入力端子、ＮＣinは逆相クロック入力端子、Ｃntはコントロール信号入力端子、ＮＣntは逆相コントロール信号入力端子である。
【０１０６】
本例の場合、データ入力端子Ｄには本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合のみ第３チャネルのデジタル伝送信号ＤＡＴＡ２が印加され、逆相データ入力端子ＮＤには本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合のみ第３チャネルの逆相デジタル伝送信号／ＤＡＴＡ２が印加され、クロック入力端子ＣinにはクロックＣＬＫ／４が印加され、逆相クロック入力端子ＮＣinには逆相クロック／ＣＬＫ／４が印加される。
【０１０７】
本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合には、コントロール信号入力端子ＣntはＨレベル、逆相コントロール信号入力端子ＮＣntはＬレベルとされ、本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合には、コントロール信号入力端子ＣntはＬレベル、逆相コントロール信号入力端子ＮＣntはＨレベルとされる。
【０１０８】
２８２〜２８４は縦列接続されたＤラッチであり、Ｄラッチ２８２〜２８４は図２（図３）に示すＤラッチ２２９と同様に構成される。２８５〜２８７はＤラッチ２８２〜２８４を制御するクロックスイッチであり、クロックスイッチ２８５、２８７は図２（図５）に示すクロックスイッチ２３２と同様に構成され、クロックスイッチ２８６は図２（図４）に示すクロックスイッチ２３１と同様に構成される。Ｑはデータ出力端子、ＮＱは逆相データ出力端子であり、クロックスイッチ２８５〜２８７は、コントロール信号入力端子ＣntがＨレベル、逆相コントロール信号入力端子ＮＣntがＬレベルとされる場合（本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合）には、クロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４をＤラッチ２８２〜２８４に供給し、Ｄラッチ２８２〜２８４をＤラッチとして機能させる。
【０１０９】
これに対して、コントロール信号入力端子ＣntがＬレベル、逆相コントロール信号入力端子ＮＣntがＨレベルとされる場合（本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合）には、クロックスイッチ２８５、２８７は、Ｄラッチ２８２、２８４にクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４の代わりに、Ｌレベル信号及びＨレベル信号をそれぞれ供給し、Ｄラッチ２８２、２８４をラッチ状態に固定させ、クロックスイッチ２８６は、Ｄラッチ２８３にクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４の代わりに、Ｈレベル信号及びＬレベル信号をそれぞれ供給し、Ｄラッチ２８３をラッチ状態に固定させる。
【０１１０】
図７はコントロールド・セレクタ２１８の構成例を示す回路図であり、コントロールド・セレクタ２２２も同様に構成される。図７中、Ｄ０は第１データ入力端子、ＮＤ０は第１逆相データ入力端子、Ｄ１は第２データ入力端子、ＮＤ１は第２逆相データ入力端子、Ｑはデータ出力端子、ＮＱは逆相データ出力端子、Ｃinはクロック入力端子、ＮＣinは逆相クロック入力端子、Ｃntはコントロール信号入力端子、ＮＣntは逆相コントロール信号入力端子、３１４は図１３（図１６）に示すセレクタ１０と同様の構成を有するセレクタ、３１５は図２（図５）に示すクロックスイッチ２３２と同様の構成を有するクロックスイッチである。
【０１１１】
本例の場合、第１データ入力端子Ｄ０はコントロールドＤフリップフロップ２１６のデータ出力端子Ｑに接続され、第１逆相データ入力端子はコントロールドＤフリップフロップ２１６の逆相データ出力端子ＮＱに接続され、第２データ入力端子Ｄ１はコントロールドＰフリップフロップ２１７のデータ出力端子Ｑに接続され、第２逆相データ入力端子ＮＤ１はコントロールドＰフリップフロップ２１７の逆相データ出力端子ＮＱに接続され、クロック入力端子ＣinにはクロックＣＬＫ／４が印加され、逆相クロック入力端子ＮＣinには／クロックＣＬＫ／４が印加される。
【０１１２】
したがって、コントロール信号入力端子ＣntがＨレベル、逆相コントロール信号入力端子ＮＣntがＬレベルとされる場合（本発明のマルチプレクサの一実施形態が４：１マルチプレクサとして使用される場合）には、クロックスイッチ３１５はセレクタ３１４にクロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４を供給することになる。この結果、セレクタ３１４は、コントロールドＤフリップフロップ２１６から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０とコントロールドＰフリップフロップ２１７から出力される第３チャネルのデジタル伝送信号ＤＡＴＡ２を交互に選択し、第１、第３チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ２を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０２を出力することになる。
【０１１３】
これに対して、コントロール信号入力端子ＣntがＬレベル、逆相コントロール信号入力端子ＮＣntがＨレベルとされる場合（本発明のマルチプレクサの一実施形態が２：１マルチプレクサとして使用される場合）には、クロックスイッチ３１５は、セレクタ３１４に対して、クロックＣＬＫ／４及び逆相クロック／ＣＬＫ／４の代わりに、Ｌレベル信号及びＨレベル信号を供給することになる。この結果、セレクタ３１４は、コントロールドＤフリップフロップ２１６から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対してバッファとして機能することになる。
【０１１４】
図８は本発明のマルチプレクサの一実施形態を４：１マルチプレクサとして使用する場合の動作を説明するための回路図である。本発明のマルチプレクサの一実施形態を４：１マルチプレクサとして使用する場合、即ち、デジタル伝送信号入力端子２０８〜２１１に第１〜第４チャネルのデジタル伝送信号ＤＡＴＡ０〜ＤＡＴＡ３（例えば、１０Ｇbps）をそれぞれ印加する場合には、多重度制御信号＝Ｈレベルとし、クロック入力端子２１２にはクロックＣＬＫ／４（例えば、１０ＧＨz）を印加し、クロック入力端子２１３にはクロックＣＬＫ／２（例えば、２０ＧＨz）を印加する。
【０１１５】
この場合、制御回路２２８は、コントロールドＤフリップフロップ２１６、２２０、コントロールドＰフリップフロップ２１７、２２１及びコントロールド・セレクタ２１８、２２２のコントロール信号入力端子ＣntをＨレベル、逆相コントロール信号入力端子ＮＣntをＬレベルとする。
【０１１６】
この結果、コントロールドＤフリップフロップ２１６はＤフリップフロップとして機能し、コントロールドＰフリップフロップ２１７はＰフリップフロップとして機能し、コントロールド・セレクタ２１８はセレクタとして機能する。即ち、この場合、２：１マルチプレクサ２１５は２：１マルチプレクサとして機能し、２：１マルチプレクサ２１５の出力ノードには、第１、第３チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ２を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０２（例えば、２０Ｇbps）が出力される。
【０１１７】
また、コントロールドＤフリップフロップ２２０はＤフリップフロップとして機能し、コントロールドＰフリップフロップ２２１はＰフリップフロップとして機能し、コントロールド・セレクタ２２２はセレクタとして機能する。即ち、この場合、２：１マルチプレクサ２１９は２：１マルチプレクサとして機能し、２：１マルチプレクサ２１９の出力ノードには、第２、第４チャネルのデジタル伝送信号ＤＡＴＡ１、ＤＡＴＡ３を時分割多重化してなるデジタル伝送信号ＤＡＴＡ１３（例えば、２０Ｇbps）が出力される。
【０１１８】
したがって、２：１マルチプレクサ２２３は、２：１マルチプレクサ２１５から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２と２：１マルチプレクサ２１９から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３に対して２：１マルチプレクサとして機能し、第１〜第４チャネルのデジタル伝送信号ＤＡＴＡ０〜ＤＡＴＡ３を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１２３（例えば、４０Ｇbps）を出力することになる。
【０１１９】
図９は本発明のマルチプレクサの一実施形態を２：１マルチプレクサとして使用する場合の動作を説明するための回路図である。本発明のマルチプレクサの一実施形態を２：１マルチプレクサとして使用する場合、即ち、デジタル伝送信号入力端子２０８、２１０に第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１（例えば、１０Ｇbps）をそれぞれ印加する場合には、多重度制御信号＝Ｌレベルとし、クロック入力端子２１３にはクロックＣＬＫ／２（例えば、１０ＧＨz）を印加する。
【０１２０】
この場合、制御回路２２８は、コントロールドＤフリップフロップ２１６、２２０、コントロールドＰフリップフロップ２１７、２２１及びコントロールド・セレクタ２１８、２２２のコントロール信号入力端子ＣntをＬレベル、逆相コントロール信号入力端子ＮＣntをＨレベルとする。
【０１２１】
この結果、コントロールドＤフリップフロップ２１６はバッファとして機能し、コントロールドＰフリップフロップ２１７はラッチ状態に固定され、コントロールド・セレクタ２１８はコントロールドＤフリップフロップ２１６の出力に対してバッファとして機能する。即ち、この場合、２：１マルチプレクサ２１５はバッファとして機能し、２：１マルチプレクサ２１５の出力ノードには、第１チャネルのデジタル伝送信号ＤＡＴＡ０が出力される。
【０１２２】
また、コントロールドＤフリップフロップ２２０はバッファとして機能し、コントロールドＰフリップフロップ２２１はラッチ状態に固定され、コントロールド・セレクタ２２２はコントロールドＤフリップフロップ２２０の出力に対してバッファとして機能する。即ち、この場合、２：１マルチプレクサ２１９はバッファとして機能し、２：１マルチプレクサ２１９の出力ノードには、第２チャネルのデジタル伝送信号ＤＡＴＡ１が出力される。
【０１２３】
したがって、２：１マルチプレクサ２２３は、２：１マルチプレクサ２１５から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０と２：１マルチプレクサ２１９から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対して２：１マルチプレクサとして機能し、第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１（例えば、２０Ｇbps）を出力することになる。
【０１２４】
以上のように、本発明のマルチプレクサの一実施形態によれば、回路構成を変えることなしに、多重度を４：１又は２：１とすることができるので、４：１マルチプレクサと２：１マルチプレクサの２種類のマルチプレクサを設計する必要がない。
【０１２５】
また、本発明のマルチプレクサの一実施形態を４：１マルチプレクサとして使用する場合において、クロック入力端子２１３をＨレベルに固定する場合には、２：１マルチプレクサ２１５の出力をデジタル伝送信号出力端子２２７に出力させてモニタすることができる。
【０１２６】
したがって、２：１マルチプレクサ２１５の出力ノードに接続されている配線に分岐を設ける必要がなく、配線の分岐による信号波形の乱れを避けることができると共に、デジタル伝送信号出力端子の数が増えるというレイアウト的なデメリットを避けることができる。
【０１２７】
また、本発明のマルチプレクサの一実施形態においては、２：１マルチプレクサを２段構成とした場合について説明したが、本発明は２：１マルチプレクサを３段以上の構成とする場合にも適用することができる。なお、２：１マルチプレクサをｎ段構成とする場合において、１段目〜（ｎ−１）段目の２：１マルチプレクサをコントロールドＤフリップフロップと、コントロールドＰフリップフロップと、コントロールド・セレクタで構成する場合には、多重度を２n：１又は２n-1又は…２：１とすることができる。
【０１２８】
（本発明のデマルチプレクサの一実施形態・・図１０〜図１２）
図１０は本発明のデマルチプレクサの一実施形態の要部を示す回路図である。本発明のデマルチプレクサの一実施形態は、１：２デマルチプレクサを２段構成にしたデマルチプレクサであり、分配度制御信号により、１：４デマルチプレクサ又は１：２デマルチプレクサとして機能させることができるものである。
【０１２９】
図１０中、３１６はデジタル伝送信号入力端子であり、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、第１〜第４チャネルのデジタル伝送信号ＤＡＴＡ０〜ＤＡＴＡ３を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１２３を入力し、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１を入力するために使用される。
【０１３０】
３１７、３１８はクロック入力端子である。クロック入力端子３１７は、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合においては、時分割多重デジタル伝送信号ＤＡＴＡ０１２３のビット転送周波数の１／２の周波数のクロックＣＬＫ／２を入力し、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、時分割多重デジタル伝送信号ＤＡＴＡ０１のビット転送周波数の１／２の周波数のクロックＣＬＫ／２を入力するために使用される。
【０１３１】
クロック入力端子３１８は、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合は、時分割多重デジタル伝送信号ＤＡＴＡ０１２３のビット転送周波数の１／４の周波数のクロックＣＬＫ／４を入力し、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、不使用とされる。
【０１３２】
３１９は本発明のデマルチプレクサの一実施形態を１：４デマルチプレクサとして使用するか、１：２デマルチプレクサとして使用するかを設定するための分配度制御信号を入力するための分配度制御信号入力端子であり、本発明のデマルチプレクサの一実施形態を１：４デマルチプレクサとして使用する場合には、分配度制御信号＝Ｈレベルとされ、本発明のデマルチプレクサの一実施形態を１：２デマルチプレクサとして使用する場合には、分配度制御信号＝Ｌレベルとされる。
【０１３３】
３２０は１段目の１：２デマルチプレクサである。３２１は図１３（図１５）に示すＰフリップフロップ９と同様の構成を有するＰフリップフロップであり、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、デジタル伝送信号入力端子３１６から入力される時分割多重デジタル伝送信号ＤＡＴＡ０１２３に含まれる第１、第３チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ２を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０２の取り込みをクロックＣＬＫ／２の立ち下がりのタイミングで行い、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、デジタル伝送信号入力端子３１６から入力される時分割多重デジタル伝送信号ＤＡＴＡ０１に含まれる第１チャネルのデジタル伝送信号ＤＡＴＡ０の取り込みをクロックＣＬＫ／２の立ち下がりのタイミングで行うものである。
【０１３４】
３２２は図１３（図１４）に示すＤフリップフロップ８と同様の構成を有するＤフリップフロップであり、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、デジタル伝送信号入力端子３１６から入力される時分割多重デジタル伝送信号ＤＡＴＡ０１２３に含まれる第２、第４チャネルのデジタル伝送信号ＤＡＴＡ１、ＤＡＴＡ３を時分割多重化してなるデジタル伝送信号ＤＡＴＡ１３の取り込みをクロックＣＬＫ／２の立ち上がりのタイミングで行い、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、デジタル伝送信号入力端子３１６から入力される時分割多重デジタル伝送信号ＤＡＴＡ０１に含まれる第２チャネルのデジタル伝送信号ＤＡＴＡ１の取り込みをクロックＣＬＫ／２の立ち上がりのタイミングで行うものである。
【０１３５】
３２３は１：２デマルチプレクサ３２０のＰフリップフロップ３２１の出力に対応して設けられている２段目の１：２デマルチプレクサである。３２４は図１（図６）に示すコントロールドＰフリップフロップ２１７と同様の構成を有するコントロールドＰフリップフロップであり、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、Ｐフリップフロップ３２１から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２に含まれる第１チャネルのデジタル伝送信号ＤＡＴＡ０の取り込みをクロックＣＬＫ／４を同期信号として行い、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、Ｐフリップフロップ３２１から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０に対してバッファとして機能するように制御可能とされたものである。
【０１３６】
３２５は図１（図２）に示すコントロールドＤフリップフロップ２１６と同様の構成を有するコントロールドＤフリップフロップであり、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、Ｐフリップフロップ３２１から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２に含まれる第３チャネルのデジタル伝送信号ＤＡＴＡ２の取り込みをクロックＣＬＫ／４を同期信号として行い、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、ラッチ状態に固定されるように制御されるものである。
【０１３７】
３２６は１：２デマルチプレクサ３２０のＤフリップフロップ３２２の出力に対応して設けられている２段目の１：２デマルチプレクサである。３２７は図１（図６）に示すコントロールドＰフリップフロップ２１７と同様の構成を有するコントロールドＰフリップフロップであり、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、Ｄフリップフロップ３２２から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３に含まれる第２のデジタル伝送信号ＤＡＴＡ１の取り込みをクロックＣＬＫ／４を同期信号として行い、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、Ｄフリップフロップ３２２から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１に対してバッファとして機能するように制御可能とされたものである。
【０１３８】
３２８は図１（図２）に示すコントロールドＤフリップフロップ２１６と同様の構成を有するコントロールドＤフリップフロップであり、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、Ｄフリップフロップ３２２から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３に含まれる第２チャネルのデジタル伝送信号ＤＡＴＡ１の取り込みをクロックＣＬＫ／４を同期信号として行い、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、ラッチ状態に固定されるように制御されるものである。
【０１３９】
３２９〜３３２はデジタル伝送信号出力端子である。デジタル伝送信号出力端子３２９は、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合においても、１：２デマルチプレクサとして使用される場合においても、コントロールドＰフリップフロップ３２４から出力される第１チャネルのデジタル伝送信号ＤＡＴＡ０を外部に出力させるために使用されるものである。
【０１４０】
デジタル伝送信号出力端子３３０は、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、コントロールドＤフリップフロップ３２５から出力される第３チャネルのデジタル伝送信号ＤＡＴＡ２を外部に出力させるために使用され、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、不使用とされるものである。
【０１４１】
デジタル伝送信号出力端子３３１は、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合においても、１：２デマルチプレクサとして使用される場合においても、コントロールドＰフリップフロップ３２７から出力される第２チャネルのデジタル伝送信号ＤＡＴＡ１を外部に出力させるために使用されるものである。
【０１４２】
デジタル伝送信号出力端子３３２は、本発明のデマルチプレクサの一実施形態が１：４デマルチプレクサとして使用される場合には、コントロールドＤフリップフロップ３２８から出力される第４チャネルのデジタル伝送信号ＤＡＴＡ３を外部に出力させるために使用され、本発明のデマルチプレクサの一実施形態が１：２デマルチプレクサとして使用される場合には、不使用とされるものである。
【０１４３】
３３３は分配度制御信号に基づいてコントロールドＰフリップフロップ３２４、コントロールドＤフリップフロップ３２５、コントロールドＰフリップフロップ３２７及びコントロールドＤフリップフロップ３２８の制御を行う制御回路である。
【０１４４】
図１１は本発明のデマルチプレクサの一実施形態を１：４デマルチプレクサとして使用する場合の動作を説明するための回路図である。本発明のデマルチプレクサの一実施形態を１：４デマルチプレクサとして使用する場合、即ち、デジタル伝送信号入力端子３１６に第１〜第４チャネルのデジタル伝送信号ＤＡＴＡ０〜ＤＡＴＡ３（例えば、１０Ｇbps）を時分割多重化したデジタル伝送信号ＤＡＴＡ０１２３（例えば、４０Ｇbps）を印加する場合には、分配度制御信号＝Ｈレベルとし、クロック入力端子３１７には、クロックＣＬＫ／２（例えば、２０ＧＨz）を印加し、クロック入力端子３１８には、クロックＣＬＫ／４（例えば、１０ＧＨz）を印加する。
【０１４５】
このようにすると、１：２デマルチプレクサ３２０は、時分割多重デジタル伝送信号ＤＡＴＡ０１２３を分配し、Ｐフリップフロップ３２１の出力ノードには時分割多重デジタル伝送信号ＤＡＴＡ０２（例えば、２０Ｇbps）が出力され、Ｄフリップフロップ３２２の出力ノードには時分割多重デジタル伝送信号ＤＡＴＡ１３（例えば、２０Ｇbps）が出力される。
【０１４６】
また、本例の場合、分配度制御信号＝Ｈレベルとしたことによって、制御回路３３３は、コントロールドＰフリップフロップ３２４、３２７及びコントロールドＤフリップフロップ３２５、３２８のコントロール信号入力端子ＣinをＨレベル、逆相コントロール信号入力端子ＮＣinをＬレベルとし、コントロールドＰフリップフロップ３２４、３２７をＰフリップフロップとして機能させ、コントロールドＤフリップフロップ３２５、３２８をＤフリップフロップとして機能させることになる。
【０１４７】
この結果、１：２デマルチプレクサ３２３は、１：２デマルチプレクサとして機能し、Ｐフリップフロップ３２１から出力される時分割多重デジタル伝送信号ＤＡＴＡ０２を分配し、デジタル伝送信号出力端子３２９には第１チャネルのデジタル伝送信号ＤＡＴＡ０（例えば、１０Ｇbps）が出力され、デジタル伝送信号出力端子３３０には第３チャネルのデジタル伝送信号ＤＡＴＡ２（例えば、１０Ｇbps）が出力される。
【０１４８】
また、１：２デマルチプレクサ３２６は、１：２デマルチプレクサとして機能し、Ｄフリップフロップ３２２から出力される時分割多重デジタル伝送信号ＤＡＴＡ１３を分配し、デジタル伝送信号出力端子３３１には第２チャネルのデジタル伝送信号ＤＡＴＡ１（例えば、１０Ｇbps）が出力され、デジタル伝送信号出力端子３３２には第４チャネルのデジタル伝送信号ＤＡＴＡ３（例えば、１０Ｇbps）が出力される。
【０１４９】
図１２は本発明のデマルチプレクサの一実施形態を１：２デマルチプレクサとして使用する場合の動作を説明するための回路図である。本発明のデマルチプレクサの一実施形態を１：２デマルチプレクサとして使用する場合、即ち、デジタル伝送信号入力端子３１６に第１、第２チャネルのデジタル伝送信号ＤＡＴＡ０、ＤＡＴＡ１（例えば、１０Ｇbps）を時分割多重化してなるデジタル伝送信号ＤＡＴＡ０１（例えば、２０Ｇbps）を印加する場合には、分配度制御信号＝Ｌレベルとし、クロック入力端子３１７には、クロックＣＬＫ／２（例えば、１０ＧＨz）を印加する。
【０１５０】
このようにすると、１：２デマルチプレクサ３２０は、時分割多重デジタル伝送信号ＤＡＴＡ０１を分配し、Ｐフリップフロップ３２１の出力ノードには第１チャネルのデジタル伝送信号ＤＡＴＡ０（例えば、１０Ｇbps）が出力され、Ｄフリップフロップ３２２の出力ノードには第２チャネルのデジタル伝送信号ＤＡＴＡ１（例えば、１０Ｇbps）が出力される。
【０１５１】
また、本例の場合、分配度制御信号＝Ｌレベルとしたことによって、制御回路３３３は、コントロールドＰフリップフロップ３２４、３２７及びコントロールドＤフリップフロップ３２５、３２８のコントロール信号入力端子ＣinをＬレベル、逆相コントロール信号入力端子ＮＣinをＨレベルとし、コントロールドＰフリップフロップ３２４、３２７をバッファとして機能させ、コントロールドＤフリップフロップ３２５、３２８をラッチ状態に固定させることになる。
【０１５２】
この結果、デジタル伝送信号出力端子３２９には第１チャネルのデジタル伝送信号ＤＡＴＡ０（例えば、１０Ｇbps）が出力され、デジタル伝送信号出力端子３３１には第２チャネルのデジタル伝送信号ＤＡＴＡ１（例えば、１０Ｇbps）が出力される。
【０１５３】
以上のように、本発明のデマルチプレクサの一実施形態によれば、分配度を１：４又は１：２とすることができるので、１：４デマルチプレクサと１：２デマルチプレクサの２種類のデマルチプレクサを設計する必要がない。
【０１５４】
また、本発明のデマルチプレクサの一実施形態を１：４デマルチプレクサとして使用する場合において、分配度制御信号をＬレベルとする場合には、１：２デマルチプレクサ３２０のＰフリップフロップ３２１の出力をデジタル伝送信号出力端子３２９に出力させてモニタすることができる。
【０１５５】
したがって、Ｐフリップフロップ３２１の出力ノードに接続される配線に分岐を設ける必要がなく、配線の分岐による信号波形の乱れを避けることができると共に、デジタル伝送信号出力端子の数が増えるというレイアウト的なデメリットを避けることができる。
【０１５６】
また、本発明のデマルチプレクサの一実施形態においては、１：２デマルチプレクサを２段構成とした場合について説明したが、本発明のデマルチプレクサは１：２デマルチプレクサを３段以上の構成とする場合にも適用することができる。なお、１：２デマルチプレクサをｎ段構成とする場合において、２段目以降の１：２マルチプレクサをコントロールドＰフリップフロップと、コントロールドＤフリップフロップで構成する場合には、分配度を１：２n又は１：２n-1又は…１：２とすることができる。
【０１５７】
【発明の効果】
以上のように、本発明のマルチプレクサによれば、コントロール信号に制御される２：１マルチプレクサを含み、前記コントロール信号に制御される２：１マルチプレクサは、前記コントロール信号が第１のモードの場合に、第１および第２のデジタル伝送信号に対して２：１マルチプレクサとして機能し、前記コントロール信号が第２のモードの場合に、第１のデジタル伝送信号に対してバッファとして機能するので、前記コントロール信号により多重度を変化させることができ、多重度を可変とする範囲では、多重度の異なるマルチプレクサを設計する必要がない。
【０１５８】
また、本発明のデマルチプレクサによれば、コントロール信号に制御される１：２デマルチプレクサを含み、前記コントロール信号に制御される１：２デマルチプレクサは、前記コントロール信号が第１のモードの場合に、第３および第４のデジタル伝送信号を時分割多重化してなる第５のデジタル伝送信号に対して１：２デマルチプレクサとして機能し、前記コントロール信号が第２のモードの場合に、第５のデジタル伝送信号に対してバッファとして機能するので、前記コントロール信号により分配度を変化させることができ、分配度を可変とする範囲では、分配度の異なるデマルチプレクサを設計する必要がない。
【図面の簡単な説明】
【図１】本発明のマルチプレクサの一実施形態の要部を示す回路図である。
【図２】本発明のマルチプレクサが備えるコントロールドＤフリップフロップの構成例を示す回路図である。
【図３】本発明のマルチプレクサが備えるコントロールドＤフリップフロップを構成するＤラッチの構成例を示す回路図である。
【図４】本発明のマルチプレクサが備えるコントロールドＤフリップフロップを構成するクロックスイッチの構成例を示す回路図である。
【図５】本発明のマルチプレクサが備えるコントロールドＰフリップフロップを構成するクロックスイッチの構成例を示す回路図である。
【図６】本発明のマルチプレクサが備えるコントロールドＰフリップフロップの構成例を示す回路図である。
【図７】本発明のマルチプレクサが備えるコントロールド・セレクタの構成例を示す回路図である。
【図８】本発明のマルチプレクサの一実施形態を４：１マルチプレクサとして使用する場合の動作を説明するための回路図である。
【図９】本発明のマルチプレクサの一実施形態を２：１マルチプレクサとして使用する場合の動作を説明するための回路図である。
【図１０】本発明のデマルチプレクサの一実施形態の要部を示す回路図である。
【図１１】本発明のデマルチプレクサの一実施形態を１：４デマルチプレクサとして使用する場合の動作を説明するための回路図である。
【図１２】本発明のデマルチプレクサの一実施形態を１：２デマルチプレクサとして使用する場合の動作を説明するための回路図である。
【図１３】マルチプレクサの第１従来例の要部を示す回路図である。
【図１４】図１３に示すマルチプレクサの第１従来例が備えるＤフリップフロップの構成例を示す回路図である。
【図１５】図１３に示すマルチプレクサの第１従来例が備えるＰフリップフロップの構成例を示す回路図である。
【図１６】図１３に示すマルチプレクサの第１従来例が備えるセレクタの構成例を示す回路図である。
【図１７】図１３に示すマルチプレクサの第１従来例の動作を示すタイミングチャートである。
【図１８】マルチプレクサの第２従来例を示す回路図である。
【図１９】デマルチプレクサの第１従来例の要部を示す回路図である。
【図２０】図１９に示すデマルチプレクサの第１従来例の動作を示すタイミングチャートである。
【図２１】デマルチプレクサの第２従来例の要部を示す回路図である。
【符号の説明】
ＤＡＴＡ…デジタル伝送信号
ＣＬＫ…クロック
【図１】
0003882674.tif 000002
【図２】
0003882674.tif 000003
【図３】
0003882674.tif 000004
【図４】
0003882674.tif 000005
【図５】
0003882674.tif 000006
【図６】
0003882674.tif 000007
【図７】
0003882674.tif 000008
【図８】
0003882674.tif 000009
【図９】
0003882674.tif 000010
【図１０】
0003882674.tif 000011
【図１１】
0003882674.tif 000012
【図１２】
0003882674.tif 000013
【図１３】
0003882674.tif 000014
【図１４】
0003882674.tif 000015
【図１５】
0003882674.tif 000016
【図１６】
0003882674.tif 000017
【図１７】
0003882674.tif 000018
【図１８】
0003882674.tif 000019
【図１９】
0003882674.tif 000020
【図２０】
0003882674.tif 000021
【図２１】
0003882674.tif 000022