(57)【特許請求の範囲】
【請求項１】
プリント基板上にチップ部品と電源に接続したバイアス回路と第１の接地用スタブとを配置した局部発振器であって、
前記チップ部品は少なくとも２つのドレイン端子を有する発振素子を含み、
前記第１の接地用スタブは前記発振素子の第１のドレイン端子に接続され、
前記バイアス回路を構成する部分のうち前記発振素子の第２のドレイン端子に接続する部分と前記第１の接地用スタブとの間に前記発振素子を配置し、
前記バイアス回路は、高インピーダンス線路と第２の接地用スタブとを含み、
前記チップ部品は接地用のコンデンサをさらに含み、
前記コンデンサと前記第２の接地用スタブとを前記高インピーダンス線路で接続したことを特徴とする、局部発振器。
【請求項２】
前記バイアス回路はコの字形のインピーダンス線路を含み、
前記インピーダンス線路の一部分とそれとは異なる部分とをワイヤで接続したことを特徴とする、請求項１に記載の局部発振器。
【請求項３】
前記局部発振器は、Ｋａ帯の信号を受信するために用いられる、請求項１に記載の局部発振器。
【請求項４】
請求項１〜３のいずれかに記載の局部発振器を含むアンテナユニット。
【請求項５】
前記プリント基板は、前記局部発振器の回路とは異なる回路をさらに配置したことを特徴とする、請求項４に記載のアンテナユニット。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は誘電体発振器に関し、特にＫｕ帯受信用またはＫｕ帯よりも高い周波数帯（Ｋａ帯等）受信用のアンテナユニット（Low Noise Block downconverter ：以下ＬＮＢという）に使用される誘電体発振器に関する。
【０００２】
【従来の技術】
従来、衛星放送および衛星通信には約１０ＧＨｚ〜１３ＧＨｚの受信周波数帯域からなるＫｕ帯が用いられている。図１１に代表的なＫｕ帯衛星放送受信システムを示す。なお、図中同一符号は同一または相当する部材を示す。
【０００３】
Ｋｕ帯衛星放送受信システムは、アウトドア部２００とインドア部２１０に分けられる。アウトドア部２００は、アンテナ２０１とそれに接続されたＬＮＢ２０２とを含み、インドア部２１０は、インドアレシーバ２０４とテレビジョン２０９とを含む。ＬＮＢ２０２は、アンテナ２０１で受信した衛星からの電波を低雑音増幅し、同軸ケーブル２０３を介して接続されるインドアレシーバ２０４に低雑音でかつ十分なレベルの信号を供給する。インドアレシーバ２０４は、ＤＢＳチューナ２０５とＦＭデモジュレータ２０６と映像および音声回路２０７とＲＦモジュレータ２０８とを含む。ＬＮＢ２０２から同軸ケーブル２０３を介してインドアレシーバ２０４に与えられる信号はこれらの回路によって処理されてテレビジョン２０９に与えられる。
【０００４】
一般的なＫｕ帯受信用ＬＮＢとして、国内ＣＳ受信用ＬＮＢの回路ブロック図の一例を図１２に示す。入力周波数１２．２ＧＨｚ〜１２．７５ＧＨｚの到来信号は、導波管内のアンテナプローブ２５１で受信され、低雑音増幅回路（以下ＬＮＡという）２５２で低雑音増幅された後、バンドパスフィルタ（以下ＢＰＦという）２５３を通過する。ＢＰＦ２５３は、所望の周波数帯域を通過させることによりイメージ周波数帯域の信号を除去する役目を持つ。
【０００５】
ＢＰＦ２５３を通過した信号は、局部発振器（ＬＯ．：Local Oscillator）２５６からの１１．２ＧＨｚの発振信号とともに混合回路（以下ＭＩＸという）２５４に注入され、ＭＩＸ２５４で１０００〜１５５０ＭＨｚの中間周波数帯域の信号に周波数変換される。そして、適切な雑音特性と利得特性を持つように中間周波増幅回路（以下ＩＦ  ＡＭＰという）２５７により増幅され、出力端子２６１から出力される。電源２５８は、ＬＮＡ２５２、ＩＦ  ＡＭＰ２５７、局部発振器２５６に電力を供給するための電源である。
【０００６】
上述の構成を有するＫｕ帯の衛星放送受信システムおいて、ＬＮＢ２０２に用いられる局部発振器２５６は、ＬＮＢ２０２の性能を左右する重要な部品である。局部発振器２５６としては、一般にドレイン接地帯域反射型誘電体発振器と呼ばれている誘電体発振器（ＤＲＯ：Dielectric Resonator Oscillator ）が使われている。
【０００７】
一方、受信周波数が約１６ＧＨｚ〜２４ＧＨｚのＫａ帯を用いた衛星放送および衛星通信が行なわれる予定である。出願人は、特願平１０−１８９０１０号で、Ｋａ帯受信用のＬＮＢに用いられる局部発振器を開示している。
【０００８】
図１３は、国内ＣＯＭＥＴＳに用いられるＫａ帯衛星放送受信システムの一例を示す図である。Ｋａ帯衛星放送受信システムは、アウトドア部３００とインドア部３１０に分けられる。アウトドア部３００は、アンテナ３０１とそれに接続されるＬＮＢ３０２とを含む。インドア部３１０は、インドアレシーバ３０４とターミナル３０８とを含む。ＬＮＢ３０２は、アンテナ３０１で受信した衛星からの微弱電波を低雑音増幅し、同軸ケーブル３０３を介して接続されるインドアレシーバ３０４に低雑音でかつ十分なレベルの信号を供給する。インドアレシーバ３０４では、ＬＮＢ３０２より入力された信号をＤＢＳチューナ３０５とＦＭデモジューレータ３０６で復調し、デコーダ３０７で符号解読してデータをターミナル３０８に伝達する。ターミナル３０８は、いわゆるデジタル信号が処理できるデータ処理機器で、たとえばパーソナルコンピュータやテレビジョン、モデムやＦＡＸ等である。
【０００９】
図１４は、Ｋａ帯受信用ＬＮＢの概略を示す回路ブロック図である。入力周波数２０．４ＧＨｚ〜２１．０ＧＨｚの到来信号は、導波管内のアンテナプローブ３５１で受信され、ＬＮＡ３５２で低雑音増幅された後、ＢＰＦ３５３でイメージ除去される。ＢＰＦ３５３を通過した信号は、局部発振器３５５からの１８．７ＧＨｚの発振信号とともにＭＩＸ３５４に注入される。ＭＩＸ３５４で１７００ＭＨｚ〜２３００ＭＨｚの中間周波数帯域の信号に周波数変換される。そしてＩＦ  ＡＭＰ３５７で増幅され、出力端子３６１から出力される。電源３５８は、ＬＮＡ３５２、ＩＦ  ＡＭＰ３５７、局部発振器３５６に電力を供給する電源である。
【００１０】
図１５は、Ｋａ帯受信用ＬＮＢに用いられる局部発振器の回路の一例を示す回路図である。Ｋａ帯用の局部発振器は、ＦＥＴ４０１と、誘電体共振器４０２とを含む。ＦＥＴ４０１のゲート端子Ｇには、結合線路４０３と、５０Ω終端チップ抵抗４０４とが直列接続され、５０Ω終端チップ抵抗４０４は他端をアースに接続されている。
【００１１】
ＦＥＴ４０１のドレイン端子Ｄには、ＤＣ電源４１４とアース接地用コンデンサ４０５とが接続され、アース接地用コンデンサ４０５の他端はアースに接続されている。
【００１２】
ＦＥＴ４０１のソース端子Ｓには、出力整合スタブ４０６が接続され、出力整合スタブ４０６の他端には結合コンデンサ４０７およびインダクタンス４０８とが接続され、インダクタンス４０８の他端には、接地用コンデンサ４０９と接地用チップ抵抗４１０とが並列接続されている。接地用コンデンサ４０９と接地用チップ抵抗４１０の他端は、アースに接続される。
【００１３】
図１６は、Ｋａ帯用の局部発振器の回路パターン図である。図１６を参照して、Ｋａ帯誘電体発振器は、導電性のステム４２８上にベアチップのＦＥＴ４０１と、チップ抵抗４０４，４１０と、チップコンデンサ４０５，４０９，４１３と、誘電体共振器４０２と、プリント基板４２６，４２７とが直接ダイボンディングされている。プリント基板４２６，４２７上には、出力整合スタブ４０６と、マイクロストリップライン４０８，４３０，４１１，４０３とが形成されている。マイクロストリップライン４１１の一端には結合チップコンデンサ４０７が装着され、他端の出力部４１２は局部発振器の出力端子１３１に接続されている。マイクロストリップライン４３０の一端の入力部４１４は、誘電体発振器の電源端子１３２に接続されている。そして、これらの素子は図１５に示した回路を構成するようにワイヤ４１５〜４２４により接続されている。
【００１４】
Ｋａ帯の局部発振器のパワー、周波数温度ドリフト、位相雑音特性および負荷変動特性等の発振特性は、誘電体共振器４０２と結合線路４０３との間の距離、誘電体共振器４０２とＦＥＴ４０１との間の距離、ソース端子Ｓに設けられた出力整合用スタブ４０６の幅や長さによって最適化される。
【００１５】
特に誘電体共振器４０２は、ＦＥＴ４０１のゲート端子Ｇからの距離と、ＦＥＴ４０１のゲート端子Ｇに接続された結合線路４０３からの距離とが最適となる位置に接着剤にて固定される。この接着剤は、高周波損失が少ないことおよびその他の部品を装着する工程と同一工程で塗布および硬化が可能となることを条件に選択される。
【００１６】
図１７は、Ｋａ帯用の局部発振器の構造を説明するための図である。誘電体発振器は、いわゆるキャン構造をなしており、ステム４２８上にプリント基板４２６，４２７と誘電体発振器４０２とチップ部品（図示しない）をダイボンディングし、各素子の端子をワイヤボンディングで接続した後、ステム４２８にカバーを溶接して密封した構造となっている。
【００１７】
以上説明したように特願平１０−１８９０１０号に開示のＫａ帯の局部発振器は、発振用素子にベアチップのＦＥＴを用いることでパッケージが有するインダクタンス成分が発振特性に与える影響をなくしている。また、発振素子のドレイン接地をチップコンデンサで直接接地しているので、高周波成分が広帯域で接地され、その結果寄生発振が抑えられるようになっている。
【００１８】
【発明が解決しようとする課題】
しかしながら、特願平１０−１８９０１０号に開示のＫａ帯の局部発振器は、ダイボンド仕様のチップ部品を採用していること、および複数の基板をワイヤボンディングにて接続していることから、生産が難しくなるとともに部品単価が上昇し、コストアップしてしまうものであった。また、チップ部品間をワイヤで接続して回路を構成しているため、発振特性を最適にするための回路設計において、設計の柔軟性に欠け、設計が困難であった。さらに、設計変更による発振特性の改善の際に、従来行なわれていた基板のパターン修正といった簡単な対応をとれないといった問題点があった。
【００１９】
この発明は、特願平１０−１８９０１０号に開示の局部発振器を改善して上述の問題点を解決するためになされたもので、作りやすく、コストを低減するとともに安定した発振特性を発揮することのできる局部発振器を提供することを目的とする。
【００２０】
さらにこの発明の他の目的は、設計変更が生じた場合に発振特性を容易に変更することができる局部発振器を提供することである。
【００２１】
【課題を解決するための手段】
この発明のある局面によると、プリント基板上にチップ部品と電源に接続したバイアス回路と第１の接地用スタブとを配置した局部発振器であって、チップ部品は少なくとも２つのドレイン端子を有する発振素子を含み、第１の接地用スタブは発振素子の第１のドレイン端子に接続され、バイアス回路を構成する部分のうち発振素子の第２のドレイン端子に接続する部分と第１の接地用スタブとの間に発振素子を配置し、バイアス回路は、高インピーダンス線路と第２の接地用スタブとを含み、チップ部品は接地用のコンデンサをさらに含み、コンデンサと第２の接地用スタブとを高インピーダンス線路で接続したことを特徴とする。
【００２２】
この発明に従うと、１枚のプリント基板上に局部発振器の回路を形成することができるので、組立作業が削減され、製造コストをさらに改善した局部発振器を提供することができる。
【００２３】
また、発振素子のドレイン端子に接続する第１の接地用スタブとバイアス回路とを分離して配置したので、接地用スタブとバイアス回路との間で生じる干渉を低減できるとともに、設計段階でバイアス回路への高周波を阻止するための最適化、たとえば高周波阻止用スタブのパターン最適化の検討をドレイン接地用スタブと切り離して検討することができる。
【００２５】
さらに、コンデンサを接地用スタブに直接接続せず、高周波阻止用のインピーダンス線路を介して接続したので、発振素子のドレイン端子と接地用のコンデンサとの間で生じる帰還による寄生発振を抑制することができる。
【００２６】
好ましくは、バイアス回路はコの字形のインピーダンス線路を含み、インピーダンス線路の一部分とそれとは異なる部分とをワイヤで接続したことを特徴とする。
【００２７】
この発明に従うと、インピーダンス線路をコの字形にし、ワイヤボンディングによってワイヤで短絡するようにしたので、インピーダンス線路の長さを容易に調整することができ、設計変更による発振特性の改善を容易にすることができる。
【００２８】
また、ワイヤボンダの精度の範囲内の高い精度で長さを調整するので、精度の高いインピーダンス線路の長さ調節が可能となり、発振特性を容易に改善することができる。
【００２９】
好ましくは、Ｋａ帯の信号を受信するために用いられる局部発振器である。
【００３０】
この発明に従うと、１枚のプリント基板上に局部発振器の回路を形成することができるので、組立作業が削減され、製造コストをさらに改善した局部発振器を提供することができる。
【００３３】
この発明の他の局面によるアンテナユニットは、上記の局部発振器を含む。
【００３４】
好ましくはアンテナユニットは、局部発振器のプリント基板が、局部発振器の回路とは異なる回路をさらに配置したことを特徴とする。
【００３５】
これらの発明に従うと、同一基板上に局部発振器の回路とそれとは異なる回路とを形成するので、アンテナユニットを構成する回路を接続するためのコネクタを廃止することができ、組立作業が削減され、製造コストをさらに削減したアンテナユニットを提供することができる。
【００３６】
【発明の実施の形態】
［第１の実施の形態］
以下本発明の実施の形態の１つにおける局部発振器について図面を参照しながら説明する。なお、図中において同一符号は同一または相当する部材を示す。
【００３７】
図１は、本発明の第１の実施の形態における局部発振器の回路図である。Ｋａ帯用の局部発振器は、ＨＥＭＴ（High Electron Mobility Transistor ）１０１と、誘電体共振器１０２とを含む。ＨＥＭＴ１０１のゲート端子Ｇには、結合線路１０３と５０Ω終端チップ抵抗１０４とが接続され、５０Ω終端チップ抵抗１０４は他端をアースに接続されている。
【００３８】
ＨＥＭＴ１０１のドレイン端子Ｄには、ドレイン接地用スタブ１０５と高周波阻止用高インピーダンス線路１０６とが接続されている。高周波阻止用高インピーダンス線路１０６の他端は、高周波接地用オープンスタブ１０７と接地用チップコンデンサ１０９と高周波阻止用高インピーダンス線路１０８に接続されている。高周波阻止用高インピーダンス線路１０８の他端は、直流バイアスチップ抵抗１１０と接地用チップコンデンサ１１１とに接続されている。接地用チップコンデンサ１１１の他端はアースに接続され、直流バイアスチップ抵抗１１０の他端はＤＣ電源に接続されている。
【００３９】
ＨＥＭＴ１０１のソース端子Ｓには、出力整合スタブ１１２が接続され、出力整合スタブ１１２の他端には結合チップコンデンサ１１６および高周波阻止用高インピーダンス線路１１３とが接続され、高周波阻止用高インピーダンス線路１１３の他端には、接地用チップコンデンサ１１４と直流バイアスチップ抵抗１１５とが並列接続されている。接地用チップコンデンサ１１４と直流バイアスチップ抵抗１１５の他端はアースに接続されている。
【００４０】
図２は、本実施の形態における局部発振器の回路パターン図である。図２を参照して、局部発振器は、導電性のステム１２９上にプリント基板１２８が装着され、プリント基板１２８上にベアチップのＨＥＭＴ１０１と、チップ抵抗１０４，１１５，１１０と、チップコンデンサ１０９，１１１，１１４，１１６と、誘電体共振器１０２とがマウントされている。プリント基板１２８上にはさらに、結合線路１０３と、スタブ１０５，１０７，１１２と、高インピーダンス線路１０６，１０８，１１３とが形成されている。さらに、接地用スルーホール付アースパターン１２２〜１２６が形成されており、５０Ω終端チップ抵抗１０４がアースパターン１２２に、接地用チップコンデンサ１１１がアースパターン１２３に、接地用チップコンデンサ１０９がアースパターン１２４に、接地用チップコンデンサ１１４がアースパターン１２５に、直流バイアスチップ抵抗１１５がアースパターン１２６にそれぞれ接続されてアースされている。局部発振器の出力端子１３１はステム１２９を貫通しており、出力端子１３１とステム１２９との間には誘電体１３３が設けられて絶縁されている。プリント基板１２８上に形成されたマイクロストリップライン１１７の他端と出力端子１３１とが、ワイヤ１４０により接続されている。これに対して電源端子１３２はプリント基板１２８上に形成されたスルーホール付パターン１２７と接続されている。
【００４１】
ＨＥＭＴ１０１は、ドレイン端子を２つ持ち、一方のドレイン端子Ｄ１は高周波阻止用高インピーダンス線路１０６とワイヤ１１９で接続され、他方のドレイン端子Ｄ２はドレイン接地用スタブ１０５とワイヤ１２１で接続されている。ゲート端子Ｇは結合線路１０３とワイヤ１２０で接続され、ソース端子Ｓは出力整合スタブ１１２とワイヤ１１８で接続されている。
【００４２】
このように構成された局部発振器の回路において、ベアチップのＨＥＭＴ１０１は２つのドレイン端子Ｄ１，Ｄ２を有し、ドレイン端子Ｄ１にはバイアス回路として直流バイアスチップ抵抗１１０、高インピーダンス線路１０８、高周波接地用オープンスタブ１０７および高周波阻止用高インピーダンス線路１０６を経て直流電流が供給される。一方、ドレイン端子Ｄ２はドレイン接地用スタブ１０５によって高周波的に接地されている。
【００４３】
そして、ソース端子Ｓより出力整合スタブ１１２および結合チップコンデンサ１１６を経て発振パワーが出力端子１３１に出力される。
【００４４】
ドレイン端子Ｄ１，Ｄ２の両端子に高周波阻止のためのオープンスタブを組込むこともできるが、バイアス回路にオープンスタブを設けても、オープンスタブに接地効果を期待できる周波数帯域が狭いため、完全にバイアス回路へ高周波成分を阻止することが難しく、バイアス回路に阻止用のパターンや高インピーダンス線路や他のオープンスタブやチップコンデンサなどを使って、オープンスタブで接地できなかった周波数帯域をカバーする必要がある。そしてその最適化は寄生発振を防止するためのドレイン接地のパターン最適化と同時に行なわなければならない。
【００４５】
本実施の形態における局部発振器は、ドレイン端子のバイアス回路側を高周波的にオープン状態にし、もう一方のドレイン端子側のオープンスタブだけで高周波接地を行なうようにした。その結果、バイアス回路では、ドレイン接地のパターン最適化を行なわずに寄生発振阻止等の検討をすることができる。
【００４６】
本実施の形態における局部発振器の場合、誘電体共振器１０２は、チップ抵抗、チップコンデンサ等の他の回路部品とともにプリント基板１２８の同一平面上に自動マウンタ装置で同時に搭載される。なお、発振素子であるＨＥＭＴ１０１はベアチップの状態で基板上にダイボンディングされ、各端子は基板上のパターンにワイヤボンディングによって接続される。
【００４７】
誘電体共振器１０２は、ＨＥＭＴ１０１のゲート端子Ｇからの距離とゲート端子Ｇに接続された結合線路１０３からの距離とが最適となる位置に接着剤にて固定される。ここで用いられる接着剤の選択については、高周波損失が少ないことおよびその他の部品と同一工程で塗布および硬化が可能となることが条件となる。
【００４８】
局部発振器のパワー、周波数温度ドリフト、位相雑音特性および負荷変動特性等の発振特性は、誘電体共振器１０２と結合線路１０３との間の距離、誘電体共振器１０２とＨＥＭＴ１０１との間の距離、ドレイン接地用スタブ１０５の幅や長さ、ソース端子Ｓに設けられた出力整合スタブ１１２の幅や長さを調整することによって最適化される。
【００４９】
図３は本実施の形態における局部発振器の構造を説明するための図である。局部発振器はいわゆるキャン構造をなしており、誘電体共振器１０２とチップ部品（図示しない）をプリント基板１２８上にマウントし、発振素子も同基板上にダイボンディングし、発振素子の各端子をワイヤボンディングで接続し、ステム１２９上に装着した後、カバー１３０を溶接して密封した構造となっている。
【００５０】
以上説明したとおり本実施の形態における局部発振器は、発振素子として２つのドレイン端子を持つＨＥＭＴを用い、一方のドレイン端子Ｄ２にドレイン接地用スタブ１０５を接続し、他方のドレイン端子Ｄ１に電源を供給するためのバイアス回路を接続し、ドレイン接地用スタブ１０５と電源を供給するバイアス回路とを分離して配置したので、ドレイン接地用スタブ１０５とバイアス回路との干渉を低減することができる。さらに、バイアス回路における高周波を阻止するための最適化、たとえば高周波接地用オープンスタブ１０７のパターン最適化の検討をドレイン接地用スタブ１０５と切り離して検討することが可能となる。
【００５１】
＜変形例＞
次に、第１の実施の形態における局部発振器の変形例を説明する。
【００５２】
上述のバイアス回路に高周波成分を阻止するためのパターン、高インピーダンス線路、オープンスタブ、およびチップコンデンサを用いれば、高周波成分を阻止することができるとともに、寄生発振を防止するためのドレイン接地のパターン最適化を行なうことができる。
【００５３】
このように、バイアス回路のみで高周波成分の阻止と寄生発振を防止することができる場合には、上述のＨＥＭＴ１０１のドレイン端子Ｄ２をオープンスタブ１０５に接続する必要はない。したがって、１つのドレイン端子を有する発振素子ＨＥＭＴを用いることができる。
【００５４】
図４は、１つのドレイン端子を有するＨＥＭＴを用いた場合の局部発振器の回路パターン図である。図２に示した２つのドレイン端子を有するＨＥＭＴ１０１を、１つのドレイン端子を有するＨＥＭＴ１７０に置換えたものである。その他の構成については、図２に示したパターン図と同じであるので、ここでの説明は繰返さない。ＨＥＭＴ１７０のドレイン端子Ｄ１は、バイアス回路を構成する高周波阻止用高インピーダンス線路１０６とワイヤ１１９で接続されているが、ドレイン接地用スタブ１０５とは接続されていない。この変形例においては、高周波阻止用高インピーダンス線路１０６と、高周波接地用オープンスタブ１０７と、接地用チップコンデンサ１０９と、高周波阻止用高インピーダンス線路１０８と、直流バイアスチップ抵抗１１０と、接地用チップコンデンサ１１１とにより形成されるバイアス回路において、高周波成分が阻止されるとともに、寄生発振が防止される。
【００５５】
このように、変形例における局部発振器においては、バイアス回路に高インピーダンス線路とオープンスタブとチップコンデンサを用いて高周波成分を阻止するとともに、寄生発振を防止することができるので、ＨＥＭＴ１７０のドレイン端子をドレイン接地用スタブ１０５と接続する必要がなく、１つのドレイン端子を有するＨＥＭＴを用いることができる。したがって、ＨＥＭＴのドレイン、ソース、ゲートのそれぞれの端子の数によらず安定した発振特性を得ることができる。また、ドレイン、ソース、ゲートのそれぞれの端子の数に依存せずにＨＥＭＴを選択することができるので、製造コストの低減および組立作業を削減することができる。
【００５６】
［第２の実施の形態］
次に第２の実施の形態における局部発振器について説明する。図５は、第２の実施の形態における局部発振器の回路図である。図５を参照して、高周波接地用オープンスタブ１０７と接地用チップコンデンサ１０９との間に高インピーダンス線路１０８Ａを接続したことの他は、第１の実施の形態における局部発振器の回路図（図１）と同じなので、ここでの説明は繰返さない。
【００５７】
図６は、第２の実施の形態における局部発振器のパターン図である。図を参照して、第２の実施の形態における局部発振器は、接地用チップコンデンサ１０９を、高周波接地用オープンスタブ１０７に直接接続せず、高周波接地用オープンスタブ１０７と接地用チップコンデンサ１０９との間に高周波阻止用高インピーダンス線路１０８Ａを接続している。
【００５８】
ここで高インピーダンス線路について説明する。一般的に信号ラインとして信号の周波数でインピーダンスが５０［Ω］となるマイクロストリップラインが使われる（以下「５０Ω線路」という）。高インピーダンス線路とは、５０Ω線路よりも相対的にインピーダンスの高いマイクロストリップラインをいう。図７は、マイクロストリップラインを形成したセラミック基板の断面図である。セラミック基板１５０はその下面にアース面として導体１５１が形成され、上面にはマイクロストリップライン１５３が形成されている。たとえば、セラミック基板１５０の誘電率をεr ＝９．４、厚さをＨ＝０．３８［ｍｍ］とし、マイクロストリップライン１５３の厚さをｔ＝０．０１５［ｍｍ］とした場合、信号の周波数がｆ＝１８．７５ＧＨｚにおける５０Ω線路の幅はＷ＝０．３６４［ｍｍ］となる。一方、高インピーダンス線路の線路幅をＷ＝０．２［ｍｍ］とすれば、特性インピーダンスはＺ0 ＝６３．９［Ω］である。このことは、マイクロストリップラインにおいて線路幅を５０Ω線路よりも細くするとインダクタンス成分が増加し、線路がコイルと同じ特性を持つためにインピーダンスが５０［Ω］よりも高い値となることによる。この値は周波数が高いほどインピーダンスも高くなる。
【００５９】
高インピーダンス線路と５０Ω線路との電圧定在波比（ＶＳＷＲ）は、上述の具体例ではρ＝１．２８となり、周波数がｆ＝１８．７５ＧＨｚの信号は高インピーダンス線路を通過しづらくなる。
【００６０】
したがって、高インピーダンス線路は特定の周波数を有する高周波の信号を遮断することができる。
【００６１】
本実施の形態においては、発振素子ＨＥＭＴ１０１のドレイン端子Ｄ１に電源供給するバイアス回路において、接地用チップコンデンサ１０９を高周波阻止用高インピーダンス線路１０８Ａを介して高周波接地用オープンスタブ１０７に接続することにより、ドレイン端子Ｄ１と接地用チップコンデンサ１０９との間で生じる帰還による寄生発振を抑制することができ、安定した発振特性を有する局部発振器となる。
【００６２】
＜変形例＞
第２の実施の形態における局部発振器においても、１つのドレイン端子を有するＨＥＭＴを用いることができる。これは、第１の実施の形態において説明したとおり、バイアス回路で高周波成分の阻止と寄生発振の防止を行なうことができることにより可能となるものである。図８に示すパターン図は、図６に示したパターン図の２つのドレイン端子を有するＨＥＭＴ１０１を１つのドレイン端子を有するＨＥＭＴ１７０に置換えたものである。その他の構成については図６に示したパターン図と同じであるのでここでの説明は繰返さない。
【００６３】
図８に示すように、第２の実施の形態における変形された局部発振器は、１つのドレイン端子を有するＨＥＭＴ１７０を用いたので、ＨＥＭＴ１７０のドレイン端子の数によらず、安定した発振特性を得ることができる。
【００６４】
これは、ＨＥＭＴ１７０のドレイン端子Ｄ１に接続されるバイアス回路が、高周波阻止用高インピーダンス線路１０６と、高周波接地用オープンスタブ１０７と、接地用チップコンデンサ１０９と、高周波阻止用高インピーダンス線路１０８，１０８Ａと、直流バイアスチップ抵抗１１０と、接地用チップコンデンサ１１１とから形成されるため、高周波成分の阻止と寄生発振を防止することができるからである。そして、バイアス回路で高周波成分の阻止と寄生発振の防止とがされるため、ＨＥＭＴ１７０のドレイン端子をドレイン接地用スタブ１０５に接続する必要がなくなる。
【００６５】
以上説明したように、第２の実施の形態における変形された局部発振器は、上述の効果に加えて、ＨＥＭＴのドレイン端子の数にかかわらず、安定した発振特性を得ることができる。
【００６６】
［第３の実施の形態］
次に第３の実施の形態における局部発振器について説明する。第３の実施の形態における局部発振器は、第２の実施の形態における局部発振器の回路パターンを修正して発振特性の改善を図ったものである。
【００６７】
図９は、図６中の４００で示す領域を拡大した図である。図を参照して、高周波阻止用高インピーダンス線路１０６の形状はコの字形に形成されている。そして、高周波阻止用高インピーダンス線路１０６で囲まれた間隙をまたぐように高周波阻止用高インピーダンス線路１０６の２箇所をワイヤ４０１で接続している。
【００６８】
このように、高周波阻止用高インピーダンス線路１０６の形状をコの字形にすることで、ワイヤにより高周波阻止用高インピーダンス線路の２箇所を容易に短絡することができる。したがって、設計変更により発振特性を改善する場合でも回路パターンの修正を行なうことなく発振特性を変更することができる。また、製造のばらつきにより生じる発振特性のばらつきを容易に調節することができる。
【００６９】
さらに、ワイヤの接続はワイヤボンダにより行なわれるので、ワイヤボンダの精度の範囲内でワイヤの接続位置を調節することが可能となる。したがって、ワイヤを接続する位置を変更することのできる精度で発振特性を調整することができ、精度の高い調整が可能となる。
【００７０】
＜変形例＞
また、１つのドレイン端子を有するＨＥＭＴを用いる場合においても同様に、第２の実施の形態における変形された局部発振器の回路パターンを修正することにより、発振特性の改善を図ることができる。図１０は、第３の実施の形態における変形された局部発振器の回路パターンの一部を示す図であり、図８中の５００で示す領域を拡大した図である。図を参照して、ＨＥＭＴ１７０は１つのドレイン端子Ｄ１を有し、高周波阻止用高インピーダンス線路１０６の形状はコの字形に変形されている。そして、高周波阻止用高インピーダンス線路１０６で囲まれた間隙をまたぐように高周波阻止用高インピーダンス線路１０６の２箇所をワイヤ４０１で接続している。
【００７１】
したがって、第３の実施の形態における変形された局部発振器は、上述の効果に加えて、１つのドレイン端子を有するＨＥＭＴを用いるので、組立作業が削減され、製造コストを削減することができる。
【００７２】
以上説明した第１〜第３の実施の形態における局部発振器は、１枚の基板に回路を形成するようにした。したがって、ＬＮＢの回路を構成するＬＮＡ、ＭＩＸ、およびＢＰＦを形成する基板と同じ基板に局部発振器を形成することができる。その結果、ＬＮＢの組立の作業が削減され、ＬＮＢを構成するそれぞれの回路を接続するためのコネクタを廃止することができ、生産性および製造コストをさらに改善することができる。
【００７３】
また、ドレイン端子の数にかかわらず、発振素子を選択できるので、発振素子の選択の幅が広がり、設計の自由度が増すとともに、部品コストの削減が可能となる。
【００７４】
なお、本実施の形態において、図２、図４、図６、図８、図９および図１０に示したパターン図は、１枚の基板で最適化されたパターンの基本形を示すものであり、これらの図に示すパターンに限定されるわけではない。
【００７５】
さらに、本実施の形態ではＫａ帯受信用ＬＮＢに用いられる局部発振器について説明したが、Ｋｕ帯受信用ＬＮＢに用いられる局部発振器に適用できることは言うまでもない。また、発振素子にＨＥＭＴを用いたが、ＨＢＴ（Hetero Bipolar Transistor ）やＦＥＴを用いることもできる。
【００７６】
今回開示された実施の形態は全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】第１の実施の形態における局部発振器の回路図である。
【図２】第１の実施の形態における局部発振器の回路パターン図である。
【図３】第１の実施の形態における局部発振器の構造を示す図である。
【図４】第１の実施の形態における局部発振器に１つのドレイン端子を有するＨＥＭＴを用いた場合の変形された回路パターン図である。
【図５】第２の実施の形態における局部発振器の回路図である。
【図６】第２の実施の形態における局部発振器の回路パターン図である。
【図７】上面にマイクロストリップラインを形成したセラミック基板の断面図である。
【図８】第２の実施の形態における局部発振器に１つのドレイン端子を有するＨＥＭＴを用いた場合の変形された回路パターン図である。
【図９】図６の４００部分に相当する部分の第３の実施の形態における拡大図である。
【図１０】図８の５００部分に相当する部分の拡大図であり、第３の実施の形態の変形例を示す図である。
【図１１】Ｋｕ帯衛星放送受信システムの概略を示すブロック図である。
【図１２】Ｋｕ帯受信用ＬＮＢの概略を示す回路ブロック図である。
【図１３】Ｋａ帯衛星放送受信システムの概略を示すブロック図である。
【図１４】Ｋａ帯受信用ＬＮＢの概略を示す回路ブロック図である。
【図１５】従来の局部発振器の回路図である。
【図１６】従来の局部発振器の回路パターン図である。
【図１７】従来の局部発振器の構造を示す図である。
【符号の説明】
１０１  ＨＥＭＴ
１０２  誘電体共振器
１０４，１１０，１１５  チップ抵抗
１０５，１０７，１１２  スタブ
１０６，１０８，１１３  高インピーダンス線路
１０９，１１１，１１４，１１６  チップコンデンサ
１１８〜１２１  ワイヤ
【図１】
0003881807.tif 000002
【図２】
0003881807.tif 000003
【図３】
0003881807.tif 000004
【図４】
0003881807.tif 000005
【図５】
0003881807.tif 000006
【図６】
0003881807.tif 000007
【図７】
0003881807.tif 000008
【図８】
0003881807.tif 000009
【図９】
0003881807.tif 000010
【図１０】
0003881807.tif 000011
【図１１】
0003881807.tif 000012
【図１２】
0003881807.tif 000013
【図１３】
0003881807.tif 000014
【図１４】
0003881807.tif 000015
【図１５】
0003881807.tif 000016
【図１６】
0003881807.tif 000017
【図１７】
0003881807.tif 000018