(57)【特許請求の範囲】
【請求項１】
感光性ポリイミドの前駆体を厚み１０〜１００μｍのステンレスからなる支持板上において層状に形成して、アウター側前駆体層を形成する工程と、
前記アウター側前駆体層をフォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像することによって、前記アウター側前駆体層にアウター側ビアホールを形成する工程と、
アウター側ビアホールが形成された前記アウター側前駆体層を加熱することにより硬化させて、アウター側絶縁体層を形成する工程と、
前記アウター側絶縁体層上に、所定の回路パターンが形成される導電体層を形成する工程と、
感光性ポリイミドの前駆体を前記導電体層上において層状に形成して、インナー側前駆体層を形成する工程と、
前記インナー側前駆体層をフォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像することによって、前記インナー側前駆体層にインナー側ビアホールを形成する工程と、
インナー側ビアホールが形成された前記インナー側前駆体層を加熱することにより硬化させて、インナー側絶縁体層を形成する工程と、
前記インナー側絶縁体層を形成する工程の後に、前記支持板を除去する工程と
を含んでいることを特徴とする、チップサイズ用インターポーザーの製造方法。
【請求項２】
感光性ポリイミドの前駆体を厚み１０〜１００μｍのステンレスからなる支持板上において層状に形成して、インナー側前駆体層を形成する工程と、
前記インナー側前駆体層をフォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像することによって、前記インナー側前駆体層にインナー側ビアホールを形成する工程と、
インナー側ビアホールが形成された前記インナー側前駆体層を加熱することにより硬化させて、インナー側絶縁体層を形成する工程と、
前記インナー側絶縁体層上に、所定の回路パターンが形成される導電体層を形成する工程と、
感光性ポリイミドの前駆体を前記導電体層上において層状に形成して、アウター側前駆体層を形成する工程と、
前記アウター側前駆体層をフォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像することによって、前記アウター側前駆体層にアウター側ビアホールを形成する工程と、
アウター側ビアホールが形成された前記アウター側前駆体層を加熱することにより硬化させて、アウター側絶縁体層を形成する工程と、
前記アウター側絶縁体層を形成する工程の後に、前記支持板を除去する工程と
を含んでいることを特徴とする、チップサイズ用インターポーザーの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップサイズパッケージ用インターポーザーの製造方法、詳しくは、半導体チップを実装する際に、半導体チップと外部の回路基板とを電気的に接続するためのチップサイズパッケージ用インターポーザーの製造方法に関する。
【０００２】
【従来の技術】
近年、電子部品の軽薄化、短小化に伴って、半導体チップを実装するパッケージも、薄型化、小型化が進んでおり、高密度化された半導体チップを、ほぼそのサイズのままで実装する、チップサイズパッケージ（チップスケールパッケージとも呼ばれる。）の開発が進められている。
【０００３】
チップサイズパッケージでは、例えば、図６に示すように、半導体チップ１と外部の回路基板２との間に、インターポーザー３を介在させて、このインターポーザー３に形成される導電通路４を介して、半導体チップ１の電極と外部の回路基板２の電極とを電気的に接続するようにしている。なお、半導体チップ１は、封止材５によって封止されている。
【０００４】
このようなインターポーザー３は、従来より、次のような方法によって製造されている。すなわち、図７（ａ）に示すように、まず、銅箔などの導電体層６の一方の面に、ポリイミドなどのインナー側絶縁体層７を積層した後、図７（ｂ）に示すように、インナー側絶縁体層７上に、接着剤層８を積層する。次いで、図７（ｃ）に示すように、導電体層６を、公知の方法によって所定の回路パターンに形成した後、図７（ｄ）に示すように、導電体層６における所定の回路パターンとされた面に、ポリイミドなどのアウター側絶縁体層９を積層する。そして、図７（ｅ）に示すように、アウター側絶縁体層９に、レーザ加工によってアウター側ビアホール１０を形成するとともに、図７（ｆ）に示すように、インナー側絶縁体層７に、レーザ加工によってインナー側ビアホール１１を形成する。
【０００５】
そして、図６に示すように、アウター側ビアホール１０およびインナー側ビアホール１１に、それぞれアウター側電極１２およびインナー側電極１３を形成した後、インナー側電極１３を半導体チップ１の電極に対応させながら、接着剤層８を半導体チップ１に貼着するとともに、アウタ−側電極１２を、外部の回路基板２の電極と接続することにより、上記したように、半導体チップ１の電極を、インターポーザー３の導電通路４、すなわち、インナー側電極１３、導電体層６およびアウター側電極１２を介して、外部の回路基板２の電極と接続するようにしている。
【０００６】
【発明が解決しようとする課題】
しかし、上記のような方法においては、アウター側ビアホール１０およびインナー側ビアホール１１をファインピッチで形成する必要があるために、レーザ加工によって孔を１つ１つ形成しているため、非常に時間がかかり、効率的に生産することができないという不具合がある。
【０００７】
本発明は、このような不具合に鑑みなされたもので、その目的とするところは、絶縁体層にファインピッチで精度よく孔を形成できながら、かつ効率的に生産することのできるチップサイズパッケージ用インターポーザーの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明のチップサイズ用インターポーザーの製造方法は、感光性ポリイミドの前駆体を厚み１０〜１００μｍのステンレスからなる支持板上において層状に形成して、アウター側前駆体層を形成する工程と、前記アウター側前駆体層をフォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像することによって、前記アウター側前駆体層にアウター側ビアホールを形成する工程と、アウター側ビアホールが形成された前記アウター側前駆体層を加熱することにより硬化させて、アウター側絶縁体層を形成する工程と、前記アウター側絶縁体層上に、所定の回路パターンが形成される導電体層を形成する工程と、感光性ポリイミドの前駆体を前記導電体層上において層状に形成して、インナー側前駆体層を形成する工程と、前記インナー側前駆体層をフォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像することによって、前記インナー側前駆体層にインナー側ビアホールを形成する工程と、インナー側ビアホールが形成された前記インナー側前駆体層を加熱することにより硬化させて、インナー側絶縁体層を形成する工程と、前記インナー側絶縁体層を形成する工程の後に、前記支持板を除去する工程とを含んでいることを特徴としている。
【０００９】
また、本発明のチップサイズ用インターポーザーの製造方法は、感光性ポリイミドの前駆体を厚み１０〜１００μｍのステンレスからなる支持板上において層状に形成して、インナー側前駆体層を形成する工程と、前記アウター側前駆体層をフォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像することによって、前記インナー側前駆体層にインナー側ビアホールを形成する工程と、インナー側ビアホールが形成された前記インナー側前駆体層を加熱することにより硬化させて、インナー側絶縁体層を形成する工程と、前記インナー側絶縁体層上に、所定の回路パターンが形成される導電体層を形成する工程と、感光性ポリイミドの前駆体を前記導電体層上において層状に形成して、アウター側前駆体層を形成する工程と、前記アウター側前駆体層をフォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像することによって、前記アウター側前駆体層にアウター側ビアホールを形成する工程と、アウター側ビアホールが形成された前記アウター側前駆体層を加熱することにより硬化させて、アウター側絶縁体層を形成する工程と、前記アウター側絶縁体層を形成する工程の後に、前記支持板を除去する工程とを含んでいることを特徴としている。
【００１１】
【発明の実施の形態】
本発明のチップサイズパッケージ用インターポーザーの製造方法により得られるチップサイズパッケージ用インターポーザーは、導電体層とアウター側絶縁体層およびインナー側絶縁体層とを有し、アウター側絶縁体層およびインナー側絶縁体層の両方が感光性ポリイミドにより形成されているものである。より具体的には、図１に示すような、チップサイズパッケージ用インターポーザーが例示される。
【００１２】
すなわち、図１において、このインターポーザー２０は、所定の回路パターンが形成される導電体層２１を挟む両面に、アウター側絶縁体層２２と、インナー側絶縁体層２３とがそれぞれ積層されており、アウター側絶縁体層２２およびインナー側絶縁体層２３には、アウター側ビアホール２４およびインナー側ビアホール２５が、それぞれ形成されている。
【００１３】
アウター側ビアホール２４には、バンプ状のアウター側電極２６が形成されるとともに、インナー側ビアホール２５には、フラット状（電極形成時にはバンプ状であるが、半導体チップ１８との接続によりフラットとなる。）のインナー側電極２７が形成されており、半導体チップ１８と外部の回路基板１６との間に、このインターポーザー２０を介在させて、半導体チップ１８の電極（図示せず。）にインナー側電極２７を接続するとともに、外部の回路基板１６の電極１７にアウタ−側電極２６を接続することによって、半導体チップ１８を、ほぼそのサイズのままで実装できるようにしている。なお、半導体チップ１８は、封止材１９によって封止されている。
【００１４】
次に、このようなチップサイズパッケージ用インターポーザー２０を製造する方法を例にとって、本発明のチップサイズパッケージ用インターポーザーの製造方法を説明する。
【００１５】
この方法では、まず、感光性ポリイミドによりアウター側絶縁体層２２を形成する。図２には、感光性ポリイミドによりアウター側絶縁体層２２を形成する工程が示されている。アウター側絶縁体層２２を形成するには、まず、図２（ａ）に示すように、支持板３２上に、感光性ポリイミドの前駆体である感光性ポリアミック酸（ポリアミド酸）樹脂を層状に形成して、アウター側前駆体層２２ｐを形成する。
【００１６】
支持板３２は、アウター側絶縁体層２２を支持して、その上に積層される導電体層２１およびインナー側絶縁体層２３の剛性を確保することにより、それらを形成する時の作業性を向上させるとともに、アウター側絶縁体層２２およびインナー側絶縁体層２３の硬化時の熱収縮を阻止することにより、精度のよいアウター側ビアホール２４およびインナー側ビアホール２５の配置を確保するものである。
【００１７】
このような支持板３２は、ある程度の剛性を必要とするため、とりわけ、スティフネス（腰の強さ）、線膨張係数の低さ、除去の容易性、および、後述するように、電解めっきにより導電体層２１を形成するための陰極となり得るなどの点から、ステンレスが用いられる。また、支持板３２の厚みは、１０〜１００μｍである。
【００１８】
また、感光性ポリアミック酸樹脂は、ポリアミック酸樹脂と感光剤とを配合することによって得ることができ、また、ポリアミック酸樹脂は、酸二無水物とジアミンとを反応させることによって得ることができる。
【００１９】
酸二無水物としては、例えば、３，３’，４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（６ＦＤＡ）、エチレングリコールとトリメリット酸とのエステル化合物（ＴＭＥＧ）の二無水物、３，３' ，４，４' −ベンゾフェノンテトラカルボン酸二無水物（ＢＴＤＡ）、３，３' ，４，４' −ビフェニルテトラカルボン酸二無水物（ＢＰＤＡ）、２，２' ，３，３' −ビフェニルテトラカルボン酸二無水物、２，２' ，３，３' −ベンゾフェノンテトラカルボン酸二無水物、２，２−ビス（２，３−ジカルボキシフェニル）へキサフルオロプロパン二無水物、ビス（２，３−ジカルボキシフェニル）メタン二無水物、ビス（３，４−ジカルボキシフェニル）メタン二無水物、ビス（２，３−ジカルボキシフェニル）スルホン二無水物、ビス（３，４−ジカルボキシフェニル）スルホン二無水物、ピロメリット酸二無水物などが挙げられる。それらは、単独で用いてもよいし、２種以上を併用してもよい。
【００２０】
ジアミンとしては、例えば、４，４' −ジアミノジフェニルエーテル（ＤＤＥ）、３，４' −ジアミノジフェニルエーテル（３４ＤＤＥ）、３，３' −ジアミノジフェニルエーテル、ビスアミノプロピルテトラメチルジシロキサン（ＡＰＤＳ）、１，３−ビス（３−アミノフェノキシ）ベンゼン（ＡＰＢ）、１，３−ビス（４−アミノフェノキシ）ベンゼン、ｍ−フェニレンジアミン（ＭＰＤ）、ｐ−フェニレンジアミン（ＰＰＤ）、４，４' −ジアミノジフェニルプロパン、３，３' −ジアミノジフェニルプロパン、４，４' −ジアミノジフェニルメタン、３，３' −ジアミノジフェニルメタン、４，４' −ジアミノジフェニルスルフィド、３，３' −ジアミノジフェニルスルフィド、４，４' −ジアミノジフェニルスルホン、３，３' −ジアミノジフェニルスルホン、１，４−ビス（４−アミノフェノキシ）ベンゼン、２，２' −ビス［４−（４−アミノフェノキシ）フェニル］プロパン、へキサメチレンジアミン、１，８−ジアミノオクタン、１，１２−ジアミノドデカン、４，４' −ジアミノベンゾフェノンなどが挙げられる。それらは、単独で用いてもよいし、２種以上を併用してもよい。
【００２１】
そして、ポリアミック酸樹脂は、これら酸二無水物とジアミンとを、実質的に等モル比となるような割合で、適宜の有機溶媒、例えば、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミドなどの有機溶媒中で、常温常圧の下、所定の時間反応させることよって、ポリアミック酸樹脂の溶液として得るようにすればよい。
【００２２】
また、ポリアミック酸樹脂に配合される感光剤としては、例えば、１，４−ジヒドロピリジン誘導体を用いることが好ましく、とりわけ、１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン、１，２，６−トリメチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン、２，６−ジメチル−３，５−ジアセチル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン、１−カルボキシエチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジンなどが挙げられる。それらは、単独で用いてもよいし、２種以上を併用してもよい。これらの１，４−ジヒドロピリジン誘導体のうち、好ましくは、１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン、１，２，６−トリメチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジンが挙げられる。
【００２３】
このような感光剤は、酸二無水物とジアミンとの合計、すなわち、ポリアミック酸１モルに対して、通常、０．１〜１．０モルの範囲で配合される。１．０モルより多いと、硬化後のアウター側絶縁体層２２の物性が低下する場合があり、０．１モルより少ないと、アウター側ビアホール２４の形成性が低下する場合がある。さらに、このようにして得られる感光性ポリアミック酸樹脂には、必要に応じて、エポキシ樹脂、ビスアリルナジックイミド、マレイミドなどを配合してもよい。このようなアウター側前駆体層２２ｐを形成するための感光性ポリアミック酸樹脂は、そのイミド化後のガラス転移温度（Ｔｇ）が、２５０℃以上、さらには、３００℃以上であることが好ましい。
【００２４】
そして、このようにして得られる感光性ポリアミック酸樹脂を、支持板３２上に層状に形成して、アウター側前駆体層２２ｐを形成するには、例えば、支持板３２上に、感光性ポリアミック酸樹脂を一定の厚さで公知の方法により塗工した後、例えば、約８０〜１３０℃で、有機溶媒を乾燥させるようにすればよい。また、予め、一定の厚さで有機溶媒を乾燥させた感光性ポリアミック酸樹脂のドライフィルムを形成しておき、このドライフィルムを支持板３２に接合するようにしてもよい。アウター側前駆体層２２ｐの厚みは、特に制限されないが、例えば５〜３０μｍ程度が適当である。
【００２５】
次いで、このように形成されたアウター側前駆体層２２ｐに、アウター側ビアホール２４を形成する。このアウター側ビアホール２４の形成は、フォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像すればよい。
【００２６】
フォトマスクを介して照射する照射線は、紫外線、電子線、あるいはマイクロ波など、感光性ポリアミック酸樹脂を感光させ得る光であればいずれの照射線であってもよく、照射されたアウター側前駆体層２２ｐの露光部分は、例えば、１３０℃以上１５０℃未満で加熱することにより、次の現像処理において可溶化（ポジ型）し、また、例えば、１５０℃以上１８０℃以下で加熱することにより、次の現像処理において不溶化（ネガ型）する。
【００２７】
現像処理は、例えば、アルカリ現像液などの公知の現像液を用いて、浸漬法やスプレー法などの公知の方法により行なえばよい。アルカリ現像液としては、例えば、水酸化ナトリウム、水酸化カリウムなどのアルカリ性無機化合物の水溶液、例えば、プロピルアミン、ブチルアミン、モノエタノールアミン、テトラメチルアンモニウムハイドロオキサイド、コリンなどのアルカリ性有機化合物の水溶液などが用いられ、必要に応じてアルコール類などの有機溶媒や各種の界面活性剤などが配合される。
【００２８】
このような、露光、加熱および現像の一連の処理によって、ポジ型またはネガ型のパターンで、アウター側ビアホール２４を形成すればよい。これらのうち、ネガ型のパターンでアウター側ビアホール２４を形成することが好ましい。図２（ｂ）および図２（ｃ）には、ネガ型のパターンでアウター側ビアホール２４を形成する例を示している。すなわち、まず、図２（ｂ）に示すように、フォトマスク２８を、アウター側前駆体層２２ｐにおける外部の回路基板１６の電極１７に対応する位置と、対向する位置に配置して、このフォトマスク２８を介してアウター側前駆体層２２ｐに照射線を照射する。次いで、上記したように、ネガ型となる所定の温度で加熱した後、所定の現像処理を行なえば、図２（ｃ）に示すように、アウター側前駆体層２２ｐの未露光部分、すなわち、フォトマスク２８によりマスクされた部分が現像液に溶解することにより、アウター側ビアホール２４が形成される。
【００２９】
そして、図２（ｄ）に示すように、アウター側ビアホール２４が形成されたアウター側前駆体層２２ｐを、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させ、これによって、感光性ポリイミドからなるアウター側絶縁体層２２を形成する。
【００３０】
このようにして、アウター側絶縁体層２２にアウター側ビアホール２４を形成しておけば、後にレーザ加工によってアウター側ビアホール２４を形成する必要がなく、しかも、レーザ加工のように、アウター側ビアホール２４を１つ１つ形成することなく、一度にファインピッチで多数のアウター側ビアホール２４を形成することができるため、作業時間を大幅に短縮でき、作業性の向上および効率的な生産によるコストの低減を図ることができる。
【００３１】
次に、このように形成されたアウター側絶縁体層２２上に、所定の回路パターンが形成される導電体層２１を形成する。
【００３２】
導電体層２１としては、導電性を有するものであれば特に制限されることはなく、例えば、金、銀、銅、白金、鉛、錫、ニッケル、コバルト、インジウム、ロジウム、クロム、タングステン、ルテニウムなど、さらに、例えば、はんだ、ニッケル−錫、金−コバルトなど、上記した各種金属の合金など、回路基板の導電体として用いられる公知の金属を用いることができる。また、導電体層２１の厚みは、特に制限されないが、例えば、５〜２０μｍ程度が適当である。
【００３３】
アウター側絶縁体層２２上に、所定の回路パターンが形成される導電体層２１を形成するには、例えば、サブトラクティブ法、アディティブ法、セミアディティブ法など公知のいずれの方法を用いてもよい。サブトラクティブ法では、まず、アウター側絶縁体層２２上の全面に導電体層２１を積層し、次いで、この導電体層２１上に、さらに所定の回路パターンに対応するエッチングレジストを形成し、このエッチングレジストをレジストとして、導電体層２１をエッチングして、その後に、エッチングレジストを除去するようにする。また、アディティブ法では、まず、アウター側絶縁体層２２上に、所定の回路パターンが形成される部分以外の部分にめっきレジストを形成して、次いで、めっきレジストが形成されていないアウター側絶縁体層２２上に、めっきにより導電体層２１を形成し、その後に、めっきレジストを除去するようにする。さらに、セミアディティブ法では、まず、アウター側絶縁体層２２上に下地となる導電体の薄膜を形成し、次いで、この下地の上に、所定の回路パターンが形成される部分以外の部分にめっきレジストを形成した後、めっきレジストが形成されていない下地の上に導電体層２１を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた下地を除去するようにする。
【００３４】
これらのうちでは、セミアディティブ法が好ましく用いられる。次に、セミアディティブ法によって導電体層２１を形成する方法をより詳細に説明する。図３には、セミアディティブ法により導電体層２１を形成する工程が示されている。まず、図３（ｅ）に示すように、アウター側絶縁体層２２上の全面と、アウター側ビアホール２４内の壁面および底面とに、下地２９となる導電体の薄膜を形成する。下地２９の形成は、例えば、スパッタ蒸着法、抵抗加熱蒸着法、電子ビーム加熱蒸着法などの公知の真空蒸着法、あるいは、無電解めっき法などが用いられるが、好ましくは、スパッタ蒸着法が用いられる。また、下地２９となる導電体は、導電性を有し、アウター側絶縁体層２２と導電体層２１との密着性を向上させ得るものであれば、特に制限されるものではないが、例えば、導電体層２１が銅である場合には、クロムや銅などが好ましく用いられる。また、下地２９の厚みは、特に制限されないが、例えば、５００〜５０００Å程度が適当であり、１層に限らず、２層などの多層構造として形成してもよい。例えば、クロム／銅の２層構造として形成する場合には、クロム層の厚みが、３００〜７００Å、銅層の厚みが、１０００〜３０００Åであることが好ましい。
【００３５】
次いで、図３（ｆ）に示すように、その下地２９上に、所定の回路パターンが形成される部分以外の部分にめっきレジスト３０を形成する。めっきレジスト３０は、例えば、ドライフィルムレジストなどを用いて公知の方法により、所定のレジストパターンとして形成すればよい。次いで、図３（ｇ）に示すように、めっきレジスト３０が形成されていないアウター側絶縁体層２２上に、めっきによって導電体層２１を形成する。めっきの方法としては、無電解めっき、電解めっきのいずれでもよいが、電解めっきにより形成することが好ましい。電解めっきにより導電体層２１を形成する場合には、例えば、図２（ａ）で示す最初の工程から、電解めっきの陰極となり得る金属により形成された支持板３２を用いておき、この支持板３２を陰極として、アウター側ビアホール２４内に金属を析出させて、先に導電通路３１を形成し、これに続いて電解めっきを継続することにより、アウター側絶縁体層２２上におけるレジスト３０が形成されていない部分に金属を析出させて、所定の回路パターンで導電体層２１を形成することが好ましい。このような電解めっきにより、１つの工程で、アウター側ビアホール２４内の導電通路３１の形成と導電体層２１の形成とを行なうことができる。電解めっきに用いる金属としては、上記した金属のうち、例えば、金、銅、ニッケル、はんだなどが好ましく用いられる。とりわけ、回路パターンの形成の容易性および電気的特性の点から、銅が好ましく用いられる。なお、導電通路３１を形成する金属と、それに続く導電体層２１を形成する金属とが異なっていてもよい。
【００３６】
そして、図３（ｈ）に示すように、めっきレジスト３０を、例えば、化学エッチング（ウエットエッチング）などの公知のエッチング法によって除去した後、図３（ｉ）に示すように、めっきレジスト３０が形成されていた下地２９を、同じく、化学エッチング（ウエットエッチング）など公知のエッチング法により除去する。
【００３７】
なお、このようなアウター側絶縁体層２２上に所定の回路パターンが形成される導電体層２１を形成する工程では、上記したようなめっき法によってアウター側ビアホール２４内の導電通路３１と導電体層２１とを１つの工程で形成することができるが、必ずしも、導電体層２１の形成とともに導電通路３１を形成する必要はなく、例えば、まず、支持板３２を陰極として、導電通路３１をめっきにより形成し、次いで、その導電通路３１上に、下地２９を形成するようなセミアディティブ法によって導電体層２１を形成してもよい。
【００３８】
そして、次に、この導電体層２１上に、インナー側絶縁体層２３を形成する。図４には、感光性ポリイミドによりインナー側絶縁体層２３を形成する工程が示されている。（なお、図４では、導電体層２１をセミアディティブ法によって形成した場合の下地２９が示されているが、サブトラクティブ法やアディティブ法によって形成した場合には、この下地２９は省略して示される。）まず、図４（ｊ）に示すように、導電体層２１上に、感光性ポリイミドの前駆体である感光性ポリアミック酸樹脂を層状に形成して、インナー側前駆体層２３ｐを形成する。インナー側前駆体層２３ｐを形成する感光性ポリアミック酸樹脂は、アウター側前駆体層２２ｐを形成する感光性ポリアミック酸樹脂と同様の成分であってよいが、インナー側絶縁体層２３は、接着剤を用いずに半導体チップ１８とそのまま接着（熱融着）できるように、接着性を有していることが好ましく、そのため、例えば、酸二無水物として、３，３’，４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（６ＦＤＡ）、エチレングリコールとトリメリット酸とのエステル化合物（ＴＭＥＧ）の二無水物、３，３' ，４，４' −ベンゾフェノンテトラカルボン酸二無水物（ＢＴＤＡ）を用いることが好ましく、とりわけ、３，３’，４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）を用いることが好ましく、また、ジアミンとして、１，３−ビス（３−アミノフェノキシ）ベンゼン（ＡＰＢ）、ビスアミノプロピルテトラメチルジシロキサン（ＡＰＤＳ）、４，４' −ジアミノジフェニルエーテル（ＤＤＥ）を用いることが好ましく、とりわけ、１，３−ビス（３−アミノフェノキシ）ベンゼン（ＡＰＢ）、ビスアミノプロピルテトラメチルジシロキサン（ＡＰＤＳ）を用いることが好ましい。また、このようなインナー側前駆体層２３を形成するための感光性ポリアミック酸樹脂は、イミド化後の溶融粘度（２５０℃）が、１０００〜１００００００Ｐａ・Ｓ、さらには、５０００〜５０００００Ｐａ・Ｓであり、そのガラス転移温度（Ｔｇ）が、５０〜２５０℃、さらには、１００〜２００℃であることが好ましい。
【００３９】
そして、このような感光性ポリアミック酸樹脂を、導電体層２１上に層状に形成して、インナー側前駆体層２３ｐを形成するには、アウター側前駆体層２２ｐを形成する場合と同様に、例えば、導電体層２１上に、感光性ポリアミック酸樹脂を一定の厚さで公知の方法により塗工した後、例えば、約１００〜１５０℃で、有機溶媒を乾燥させるようにするか、あるいは、予め、一定の厚さで有機溶媒を乾燥させた感光性ポリアミック酸樹脂のドライフィルムを形成しておき、このドライフィルムを導電体層２１に接合するようにしてもよい。インナー側前駆体層２３ｐの厚みは、特に制限されないが、例えば、５〜３０μｍ程度が適当である。
【００４０】
次いで、このように形成されたインナー側前駆体層２３ｐに、インナー側ビアホール２５を形成する。このインナー側ビアホール２５の形成も、アウター側ビアホール２４を形成する場合と同様に、フォトマスクを介して露光させ、露光部分を所定の温度に加熱した後、現像すればよい。インナー側ビアホール２５の形成についても、ポジ型またはネガ型のいずれのパターンで形成してもよいが、好ましくは、ネガ型のパターンで形成することが好ましい。図４（ｋ）および図４（ｌ）には、ネガ型のパターンでインナー側ビアホール２５を形成する例を示している。すなわち、まず、図４（ｋ）に示すように、フォトマスク３３を、インナー側前駆体層２３ｐにおける半導体チップ１８の電極に対応する位置と、対向する位置に配置して、このフォトマスク３３を介してインナー側前駆体層２３ｐに照射線を照射する。次いで、上記したように、ネガ型となる所定の温度で加熱した後、所定の現像処理を行なえば、図４（ｌ）に示すように、インナー側前駆体層２３ｐの未露光部分、すなわち、フォトマスク３３によりマスクされた部分が現像液に溶解することにより、インナー側ビアホール２５が形成される。
【００４１】
そして、図４（ｍ）に示すように、インナー側ビアホール２５が形成されたインナー側前駆体層２３ｐを、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させ、これによって、感光性ポリイミドからなるインナー側絶縁体層２３を形成する。
【００４２】
このようにして、インナー側絶縁体層２３にインナー側ビアホール２５を形成しておけば、後にレーザ加工によってインナー側ビアホール２５を形成する必要がなく、しかも、レーザ加工のように、インナー側ビアホール２５を１つ１つ形成することなく、一度にファインピッチで多数のインナー側ビアホール２５を形成することができるため、作業時間を大幅に短縮でき、作業性の向上および効率的な生産によるコストの低減を図ることができる。
【００４３】
そして、図４（ｎ）に示すように、インナー側ビアホール２５にバンプ状のインナー側電極２７を、金、ニッケル、銅、およびはんだなどをめっきするなど公知の方法によって形成した後に、図５に示すように、支持板３２を除去し、アウター側電極２６を形成することによって、インターポーザー２０を得ることができる。図５には、支持板３２を除去する工程およびアウター側電極２６を形成する工程が示されている。（なお、図５では、導電体層２１をセミアディティブ法によって形成した場合の下地２９が示されているが、サブトラクティブ法やアディティブ法によって形成した場合には、この下地２９は省略して示され、また、図５（ｏ’）の工程も省略される。）まず、図５（ｏ）に示すように、アウター側絶縁体層２２から支持板３２を除去する。この支持板３２の除去は、例えば、化学エッチング（ウエットエッチング）などの公知のエッチング法により除去すればよい。また、導電体層２１をセミアディティブ法によって形成した場合には、図５（ｏ）に示すように、支持板３２の除去により下地２９がアウター側絶縁体層２２に露出するが、必要によりこの下地２９も、図５（ｏ’）に示されるように、化学エッチング（ウエットエッチング）などの公知のエッチング法により除去すればよい。次いで、図５（ｐ）に示すように、アウター側絶縁体層２２の導電通路３１に接するバンプ状のアウター側電極２６を形成する．このようなアウター側電極２６の形成は、はんだボールを接続する、あるいは、金、銅、ニッケルおよびはんだなどをめっきするなど公知の方法によって形成すればよく、また、その形状も、目的および用途によって適宜選択すればよい。
【００４４】
そして、このようにして得られたインターポーザー２０は、図１に示すように、半導体チップ１８の電極と、外部の回路基板１６の電極１７との間に介在させて、これらを電気的に接続するために用いられる。（なお、図１では、セミアディティブ法によって導電体層２１が形成された場合の下地２９は、省略して示されている。）
このようにして得られたインターポーザー２０は、導電体層２１を挟むアウター側絶縁体層２２およびインナー側絶縁体層２３のすべてが、感光性ポリイミドにより形成されるので、アウター側ビアホール２４およびインナー側ビアホール２５を、フォトレジストにより形成することができる。よって、レーザ加工のように、アウター側ビアホール２４およびインナー側ビアホール２５を１つ１つ形成することなく、一度にファインピッチで多数のアウター側ビアホール２４およびインナー側ビアホール２５を精度よく形成することができる。そのため、このような、インターポーザー２０は、アウター側ビアホール２４およびインナー側ビアホール２５が精度よくファインピッチで配置されているにもかかわかず、効率よく生産され、安価に提供することができる。そのため、以上に説明したように、チップサイズパッケージ用インターポーザーとして有用に使用される。
【００４５】
なお、以上の説明においては、支持板３２に、まず、アウター側絶縁体層２２を形成し、次いで、導電体層２１を形成した後、インナー側絶縁体層２３を形成したが、この逆、すなわち、支持板３２に、まず、インナー側絶縁体層２３を形成し、次いで、導電体層２１を形成した後、アウター側絶縁体層２２を形成してもよい。インナー側絶縁体層２３を先に形成する場合では、アディティブ法またはセミアディティブ法により導電体層２１を形成すると、導電通路３１を同時に形成できるため、この導電通路３１をフラット状のインナー側電極２７として使用することもできる。いずれを先に形成するかは、目的および用途によって適宜選択すればよいが、例えば、インナー側絶縁体層２３を、上記したように接着性とする場合には、インナー側前駆体層２３ｐの硬化温度が、アウター側前駆体層２２ｐの硬化温度よりも低い方が好ましいため、より高温で硬化させるアウター側前駆体層２２ｐを先に形成することが好ましい。
【００４６】
また、以上の説明においては、支持板３２を使用してインターポーザー２０を形成した。アウター側前駆体層２２ｐおよびインナー側前駆体層２３ｐの硬化時、とりわけ、１回目の硬化時（すなわち、上記の説明ではアウター側前駆体層２２ｐの硬化時）においては、熱収縮が生じやすいため、それによって、インナー側ビアホール２４の露光時の精度のよい配置が確保できない場合もあることから、支持板３２を使用する。
【００４８】
【実施例】
以下に実施例および比較例を示し本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
【００４９】
実施例１
まず、厚さ２５μｍのＳＵＳ板を支持板３２として用い、図２（ａ）で示すように、以下の組成からなる感光性ポリアミック酸樹脂を、その支持板３２上に塗布し、１００℃で２０分間乾燥させることにより、アウター側前駆体層２２ｐを形成した。
（アウター側ポリアミック酸樹脂組成）
酸二無水物成分：３，３’，４，４’−オキシジフタル酸二無水物（０．５モル）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（０．５モル）
ジアミン成分  ：４，４’−ジアミノジフェニルエーテル（０．５モル）、Ｐ−フェニレンジアミン（０．５モル）
感光剤：１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン（０．２６モル）
有機溶剤：Ｎ−メチル−２−ピロリドン
次いで、図２（ｂ）で示すように、露光用の照射線（ｇ線）を、フォトマスク２８を介してアウター側前駆体層２２ｐに照射し、１７０℃で３分間加熱した後、エタノールを含有するアルカリ現像液を用いて現像処理を行ない、これによって、図２（ｃ）に示すように、孔径４００μｍのアウター側ビアホール２４を、外部の回路基板１６の電極１７に対応する位置に形成した。その後、これを４００℃で３０分間加熱することによって硬化（イミド化）させ、これによって、図２（ｄ）に示すように、厚さ１０μｍの感光性ポリイミドからなるアウター側絶縁体層２２を形成した。
【００５０】
次に、図３（ｅ）に示すように、アウター側絶縁体層２２上の全面と、アウター側ビアホール２４内の壁面および底面とに、スパッタ蒸着法によって、厚さ約３００Åのクロム皮膜と、そのクロム皮膜上に厚さ約１０００Åの銅皮膜とを、下地２９として形成した後、図３（ｆ）に示すように、厚さ１５μｍのドライフィルムレジストにより、所定の回路パターンが得られるようなめっきレジスト３０のレジストパターンを形成した。そして、図３（ｇ）に示すように、支持板３２を陰極として、電解めっき法によって、アウター側ビアホール２４内に銅を析出させて導電通路３１を形成するとともに、アウター側絶縁体層２２上にも銅を析出させて、所定の回路パターンの導電体層２１を形成した。この導電体層２１の厚みは、めっきレジスト３０の厚みと同様１５μｍであった。その後、図３（ｈ）に示すように、アルカリエッチング液によって、めっきレジスト３０を除去し、さらに、図３（ｉ）に示すように、めっきレジスト３０が形成されていた下地２９、すなわち、銅皮膜およびクロム皮膜を、それぞれ、酸性エッチング液およびアルカリエッチング液によって除去した。
【００５１】
次に、図４（ｊ）で示すように、以下の組成からなる感光性ポリアミック酸樹脂を、導電体層２１上に塗布し、１００℃で２０分間乾燥させることにより、インナー側前駆体層２３ｐを形成した。
（インナー側ポリアミック酸樹脂組成）
酸二無水物成分：３，３’，４，４’−オキシジフタル酸二無水物（１．０モル）
ジアミン成分  ：１，３−ビス（３−アミノフェノキシ）ベンゼン（０．８モル）、ビスアミノプロピルテトラメチルジシロキサン（０．２モル）
感光剤：１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン（０．２６モル）
有機溶剤：Ｎ−メチル−２−ピロリドン
次いで、図４（ｋ）で示すように、露光用の照射線（ｇ線）を、フォトマスク３３を介してインナー側前駆体層２３ｐに照射し、１７０℃で３分間加熱した後、エタノールを含有するアルカリ現像液を用いて現像処理を行ない、これによって、図４（ｌ）に示すように、孔径５０μｍのインナー側ビアホール２５を、半導体チップ１８の電極に対応する位置に形成した。その後、これを３００℃で３０分間加熱することによって硬化（イミド化）させ、これによって、図４（ｍ）に示すように、厚さ１０μｍの感光性ポリイミドからなるインナー側絶縁体層２３を形成した。
【００５２】
そして、図４（ｎ）に示すように、インナー側ビアホール２５に、バンプ状のインナー側電極２７を、銅およびニッケル／金めっきにより形成した後に、ロールラミネータを用いて、保護フィルム（弱粘着タイプであって、耐酸性および耐アルカリ性を有するもの）によりインナー側電極２７を覆い、塩化第二鉄を含むエッチング液によって、図５（ｏ）に示すように、支持板３２を全て除去し、さらに、図５（ｏ’）に示すように、アウター側絶縁体層２２に露出する下地２９、すなわち、クロム皮膜を、アルカリエッチング液によって除去した後、図５（ｐ）に示すように、アウター側絶縁体層２２の導電通路３１に、これに接するバンプ状のアウター側電極２６を、銅およびニッケル／金めっきを形成した後、はんだボールを接続することにより形成して、チップサイズパッケージ用のインターポーザーを得た。
【００５３】
比較例１
まず、図７（ａ）に示すように、厚さ２５μｍの銅箔を導電体層６として用い、この導電体層６の一方の面に、厚さ１５μｍのポリイミドからなるインナー側絶縁体層７を積層した後、図７（ｂ）に示すように、このインナー側絶縁体層７上に、厚さ１０μｍのポリイミドからなる接着剤層８を積層した。次いで、図７（ｃ）に示すように、導電体層６をサブトラクティブ法によって所定の回路パターンに形成した後、図７（ｄ）に示すように、導電体層６における所定の回路パターンとされた面に、厚さ１０μｍのポリイミドからなるアウター側絶縁体層９を積層した。そして、図７（ｅ）に示すように、アウター側絶縁体層９に、レーザ加工によって孔径４００μｍのアウター側ビアホール１０を形成するとともに、図７（ｆ）に示すように、インナー側絶縁体層７に、レーザ加工によって孔径５０μｍのインナー側ビアホール１１を形成した。そして、アウター側ビアホール１０には、銅およびニッケル／金めっきを形成した後、はんだボールを接続することによりアウター側電極１２を形成するとともに、インナー側ビアホール１１には、銅およびニッケル／金めっきを形成することにより、バンプ状のインナー側電極１３を形成することにより、図６に示すような、チップサイズパッケージ用のインターポーザーを得た。（なお、図６において、インナー側電極１３は半導体チップ１８との接続によりフラットとされる。）
比較例２
まず、図８（ａ）に示すように、厚さ２５μｍの銅箔を導電体層３５として用い、この導電体層３５の一方の面に、厚さ１５μｍのポリイミドからなるインナー側絶縁体層３６を積層した後、図８（ｂ）に示すように、このインナー側絶縁体層３６上に、厚さ１０μｍのポリイミドからなる接着剤層３７を積層した。次いで、図８（ｃ）に示すように、導電体層３５をサブトラクティブ法によって所定の回路パターンに形成した後、図８（ｄ）に示すように、導電体層３５における所定の回路パターンとされた面に、以下の組成からなる感光性ポリアミック酸樹脂を塗布し、１００℃で２０分間乾燥させることにより、アウター側前駆体層３８ｐを形成した。
（アウター側ポリアミック酸樹脂組成）
酸二無水物成分：３，３’，４，４’−オキシジフタル酸二無水物（０．５モル）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（０．５モル）
ジアミン成分  ：４，４’−ジアミノジフェニルエーテル（０．５モル）、Ｐ−フェニレンジアミン（０．５モル）
感光剤：１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン（０．２６モル）
有機溶剤：Ｎ−メチル−２−ピロリドン
次いで、図９（ｅ）で示すように、露光用の照射線（ｇ線）を、フォトマスク３９を介してアウター側前駆体層３８ｐに照射し、１７０℃で３分間加熱した後、エタノールを含有するアルカリ現像液を用いて現像処理を行ない、これによって、図９（ｆ）に示すように、孔径４００μｍのアウター側ビアホール４０を形成した。その後、これを４００℃で３０分間加熱することによって硬化（イミド化）させ、これによって、図９（ｇ）に示すように、厚さ１０μｍの感光性ポリイミドからなるアウター側絶縁体層３８を形成した。その後、図９（ｈ）に示すように、インナー側絶縁体層３６に、レーザ加工によって孔径５０μｍのインナー側ビアホール４１を形成した。そして、アウター側ビアホール４０およびインナー側ビアホール４１に、比較例１と同様に方法によって、図６に示すような、アウター側電極１２およびインナー側電極１３をそれぞれ形成した。
【００５４】
評価
表１に、実施例１、比較例１および比較例２の、それぞれの２００ピースあたりの孔あけ作業に要した所要時間を対比して示した。
【００５５】
【表１】
0003969902.tif 000002
【００５６】
表１から明らかなように、アウター側ビアホール１０およびインナー側ビアホール１１の両方をレーザ加工によって形成した比較例１は、実施例１に比べて約８倍の作業時間がかかっており、また、片方のインナー側ビアホール４１をレーザ加工によって形成した比較例２は、実施例１に比べて約４倍の作業時間がかかっていることがわかる。
【００５７】
【発明の効果】
以上述べたように、本発明のチップサイズパッケージ用インターポーザーの製造方法によれば、アウター側絶縁体層およびインナー側絶縁体層の両方を感光性ポリイミドによって形成するので、電極などを形成するためのアウター側ビアホールおよびインナー側ビアホールを、フォトレジストによって一度にファインピッチで多数形成することができる。そのため、短時間で精度のよいアウター側ビアホールおよびインナー側ビアホールを形成することができ、作業性よく生産することができる。したがって、本発明のチップサイズパッケージ用インターポーザーの製造方法により得られるチップサイズパッケージ用インターポーザーは、精度よくアウター側ビアホールおよびインナー側ビアホールが形成されて、効率的に製造されるので、安価に提供され、有用に使用される。
【図面の簡単な説明】
【図１】  本発明のチップサイズパッケージ用インターポーザーの製造方法により得られるチップサイズパッケージ用インターポーザーの一実施形態を示す断面図である。
【図２】  図１に示すインターポーザーを製造するための、アウター側絶縁体層を形成するための工程図であって、
（ａ）は、支持板にアウター側前駆体層を形成する工程を示す断面図、
（ｂ）は、アウター側前駆体層をフォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってアウター側前駆体層にアウター側ビアホールを形成する工程を示す断面図、
（ｄ）は、アウター側前駆体層を硬化させることによって感光性ポリイミドからなるアウター側絶縁体層を形成する工程を示す断面図である。
【図３】  図２に続いて図１に示すインターポーザーを製造するための、導電体層をセミアディティブ法により形成するための工程図であって、
（ｅ）は、アウター側絶縁体層上に下地を形成する工程を示す断面図、
（ｆ）は、下地上にめっきレジストを形成する工程を示す断面図、
（ｇ）は、下地上に導電体層を形成する工程を示す断面図、
（ｈ）は、めっきレジストを除去する工程を示す断面図、
（ｉ）は、めっきレジストが形成されていた部分の下地を除去する工程を示す断面図である。
【図４】  図３に続いて図１に示すインターポーザーを製造するための、インナー側絶縁体層およびインナー側電極を形成するための工程図であって、
（ｊ）は、導電体層上にインナー側前駆体層を形成する工程を示す断面図、
（ｋ）は、インナー側前駆体層をフォトマスクを介して露光させる工程を示す断面図、
（ｌ）は、現像処理によってインナー側前駆体層にインナー側ビアホールを形成する工程を示す断面図、
（ｍ）は、インナー側前駆体層を硬化させることによって感光性ポリイミドからなるインナー側絶縁体層を形成する工程を示す断面図、
（ｎ）は、インナー側ビアホールにインナー側電極を形成する工程を示す断面図である。
【図５】  図４に続いて図１に示すインターポーザーを製造するための、支持板を除去するため、およびアウター側電極を形成するための工程図であって、
（ｏ）は、支持板を除去する工程を示す断面図、
（ｏ’）は、アウター側絶縁体層に露出する下地を除去する工程を示す断面図、
（ｐ）は、アウター側電極を形成する工程を示す断面図である。
【図６】  従来のチップサイズパッケージ用インターポーザーを示す断面図である。
【図７】  図６に示すインターポーザーを製造するための工程図であって、
（ａ）は、導電体層にインナー側絶縁体層を形成する工程を示す断面図、
（ｂ）は、インナー側絶縁体層に接着剤層を形成する工程を示す断面図、
（ｃ）は、導電体層を所定の回路パターンに形成する工程を示す断面図、
（ｄ）は、導電体層における所定の回路パターンとされた面にアウター側絶縁体層を形成する工程を示す断面図、
（ｅ）は、アウター側絶縁体層にアウター側ビアホールをレーザ加工によって形成する工程を示す断面図、
（ｆ）は、インナー側絶縁体層にインナー側ビアホールをレーザ加工によって形成する工程を示す断面図である。
【図８】  比較例２のインターポーザーを製造するための工程図であって、
（ａ）は、導電体層にインナー側絶縁体層を形成する工程を示す断面図、
（ｂ）は、インナー側絶縁体層に接着剤層を形成する工程を示す断面図、
（ｃ）は、導電体層を所定の回路パターンに形成する工程を示す断面図、
（ｄ）は、導電体層における所定の回路パターンとされた面にアウター側前駆体層を形成する工程を示す断面図である。
【図９】  図８に続いて比較例２のインターポーザーを製造するための工程図であって、
（ｅ）は、アウター側前駆体層をフォトマスクを介して露光させる工程を示す断面図、
（ｆ）は、現像処理によってアウター側前駆体層にアウター側ビアホールを形成する工程を示す断面図、
（ｇ）は、アウター側前駆体層を硬化させることによって感光性ポリイミドからなるアウター側絶縁体層を形成する工程を示す断面図、
（ｈ）は、インナー側絶縁体層にインナー側ビアホールをレーザ加工によって形成する工程を示す断面図である。
【図１】
0003969902.tif 000003
【図２】
0003969902.tif 000004
【図３】
0003969902.tif 000005
【図４】
0003969902.tif 000006
【図５】
0003969902.tif 000007
【図６】
0003969902.tif 000008
【図７】
0003969902.tif 000009
【図８】
0003969902.tif 000010
【図９】
0003969902.tif 000011