(57)【特許請求の範囲】
【請求項１】
半導体基板上に低密度絶縁膜となる低密度絶縁膜材料を塗布してからプリベークを行い、次いで、低密度絶縁膜上に高密度絶縁膜となる高密度絶縁膜材料を塗布してからプリベークを行って積層膜とする工程と、
その後、積層膜を一括してキュアすることで多層構造体とする工程とが含まれ、
前記低密度絶縁膜材料は前記高密度絶縁膜材料に脱離剤を添加したものであること
を特徴とする半導体装置の製造方法。
【請求項２】
低密度絶縁膜及び高密度絶縁膜が下記一般式（１）で表されるアルコキシシランの部分加水分解縮合物からなる塗布型低誘電率絶縁膜形成組成物を用いて形成されるものであること
を特徴とする請求項１記載の半導体装置の製造方法。
Ｒ1 l Ｒ2 m Ｒ3 n Ｓｉ（ＯＲ4 ）4-l-m-n ・・・・（１）
Ｒ1 、Ｒ2 、Ｒ3 ：Ｈ或いはＣＨ3 基
（Ｒ1 、Ｒ2 、Ｒ3 は異なっていてよい。）
Ｏ：酸素原子
Ｒ4 ：アルキル基
ｌ、ｍ、ｎ：０≦ｌ＋ｍ＋ｎ≦３を満たす０〜３の整数
【請求項３】
低密度絶縁膜に於ける密度が０．５〜１．２〔ｇ／ｃｍ3 〕及び高密度絶縁膜に於ける密度が１．４〜２．０〔ｇ／ｃｍ3 〕の範囲にあること
を特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、層間絶縁膜を改良して製造プロセスの簡素化、及び、低コスト化を実現し、高速動作性及び信頼性を向上した半導体装置を製造することができる方法に関する。
【０００２】
【従来の技術】
一般に、半導体装置の多層配線に於ける信号伝播速度の低下は、配線抵抗及び配線間の寄生容量に依って決定されるのであるが、現在、半導体装置の高集積化に起因して配線幅及び配線間隔が狭くなり、配線抵抗が上昇し、また、配線間の寄生容量が増大している。
【０００３】
半導体装置に於ける絶縁膜の容量は、配線厚を薄く、且つ、断面積を小さくすることで低減できるが、配線厚を薄くすると配線抵抗が上昇する為、高速動作化に結び付かない。
【０００４】
高速動作化を図る為には、配線の低抵抗化及び絶縁膜の低誘電率化が必須であり、半導体装置の性能を支配する大きな要素である配線の低抵抗化及び絶縁膜の低誘電率化が必須である。
【０００５】
半導体装置を高集積化する為の配線間隔の狭小化に伴う配線間の容量増大に起因する信号の配線遅延は、
Ｔ∝ＣＲ  ・・・・（２）
Ｔ：配線遅延
Ｒ：配線抵抗
Ｃ：配線間容量
で表される。また、式（２）に於いて、
Ｃ＝ε0 εＳ／ｄ  ・・・・（３）
ε0 ：真空の誘電率
Ｓ  ：電極面積
ｄ  ：配線間隔
である。
【０００６】
従って、配線遅延Ｔを小さくする為には、絶縁膜の低誘電率化が有効な手段であることが判る。
【０００７】
従来、絶縁膜の材料として、二酸化珪素（ＳｉＯ2 ）、窒化珪素（ＳｉＮ）、燐珪酸ガラス（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ：ＰＳＧ）などの無機材料が用いられ、半導体装置に多用されているＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）法で成膜したＳｉＯ2 膜の誘電率は４程度である。
【０００８】
また、低誘電率材料膜としては、ＣＶＤ法で成膜されるＳｉＯＦ膜、ポリイミドなどの有機系高分子膜、更にまた、近年では、膜中に多数の空孔を生成させることで誘電率を低下させることを目的とした多孔質膜などが実用化されようとしている。
【０００９】
然しながら、ＣＶＤ法で成膜されたＳｉＯＦ膜の誘電率は低いとはいいながら約３．３〜３．５程度にしかならず、３以下にすることは困難であり、従って、配線間の容量低減は充分ではなく、また、吸湿性が高いことから、使用環境に依っては、却って誘電率が上昇してしまう旨の問題がある。
【００１０】
また、ポリイミドなどの有機系高分子膜は２〜３程度の低誘電率を達成することができるものの、耐熱性や密着性が低い為、半導体装置の製造プロセスに制限を加えることになる。
【００１１】
前記したようなことから、今後、要求される低誘電率を達成する為には、シリカ系多孔質膜が有望と考えられているが、加工プロセスが複雑なこと、そして、エッチング表面が粗面になり易いことなどの問題がある。
【００１２】
例えば、多孔質膜を層間絶縁膜としてデュアル・ダマシン構造を形成する場合には、
（１）  多孔質膜であることに起因して膜の密度に分布、即ち、粗密が存在し、エッチングに依って配線溝を形成した際、該粗密が溝底に転写されてしまう。即ち、エッチング表面にラフネスを生じることになるから、バリア・
メタルで被覆する場合にも、その影響が現れてしまう。
（２）  膜質が低密度であることから、エッチング・レートが大きく、コントロール・エッチングが困難である。従って、配線溝を正確に形成しようとする場合には、エッチング停止層を用いることが必要となり、加工プロセスが複雑になることは回避できない。
（３）  エッチング停止層を用いる場合には、通常、多孔質シリカとのエッチング選択比を確保しなければならないので気相成長膜を用いるようにしている。従って、多孔質膜の成膜と気相成長膜の成膜とを交互に行う為、コス
ト高になることは避けられない。
と云う問題がある。
【００１３】
【発明が解決しようとする課題】
本発明では、エッチングした場合の表面ラフネスの解消、エッチング停止層などの加工性の向上、多孔質膜の保護効果の向上を目的として、半導体装置に於ける絶縁膜として低密度膜と高密度膜との積層膜を用い、しかも、その低密度膜と高密度膜とからなる積層膜を同一装置内で実現できるようにする。
【００１４】
【課題を解決するための手段】
本発明では、半導体装置に於ける絶縁膜として、低密度膜と高密度膜との積層膜を用いることで、優れた特性の多層構造体を実現するのであるが、低密度膜と高密度膜とを組み合わせること自体は既に知られていることである。
【００１５】
然しながら、この多層構造体を用いるにしても、それを形成するに際し、プロセスが複雑化されたり、高コスト化されたり、勿論、半導体装置の高速動作性や信頼性が損なわれるようでは実用にならない。
【００１６】
本発明に於いては、低密度絶縁膜（例えば多孔質膜）と高密度絶縁膜（例えば多孔質化されてない膜）との積層構造を同一成膜装置内で塗布法に依って成膜するものであり、詳細には、低密度絶縁膜となる低密度絶縁膜材料を高密度絶縁膜材料に脱離剤を添加して作製し、その低密度絶縁膜材料を半導体基板に塗布してプリベークを行い、次いで、高密度絶縁膜材料を塗布してプリベークを行う工程を繰り返して積層膜を形成した後、一括してキュアすることに依って多層構造体としている。
【００１７】
ここで、絶縁膜形成材料を塗布してプリベークして不溶化、即ち、ゲル化することは重要であり、このようにすることで、低密度膜と高密度膜とを積層しても組成物のミキシングがおこらず、従って、低密度膜及び高密度膜は、それぞれの特性を維持することができる。
【００１８】
前記手段を採ることに依り、層間絶縁膜として作用する各絶縁膜に気相成長膜を用いる必要はなくなり、低密度絶縁膜も高密度絶縁膜も全て同一成膜装置内で塗布法を適用して積層形成することが可能であり、長い処理時間を必要とするキュアも一括で行うから、短時間且つ低コストで多層配線を実現する為の多層構造体を形成することができ、しかも、キュア時に積層膜が相互に架橋する為、層間の密着強度も向上する。また、多層構造体をデュアル・ダマシン加工する場合に於いて、上層に配線溝を形成する際、下層の表面側に在る高密度絶縁膜をエッチング停止層として作用させることができ、従って、配線溝底のラフネスを低減することが可能であり、その結果、バリア・メタルの被覆性は良好に維持される。更にまた、上層の表面側に在る絶縁膜は高密度であるから、高硬度で且つ高薬品耐性をもち、従って、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）を適用してメタル除去を行う際に損傷され易い低密度絶縁膜の保護膜としての役割を果たすことができる。
【００１９】
【発明の実施の形態】
本発明に依る半導体装置に採り入れた低密度の絶縁膜、並びに、高密度の絶縁膜は、公知である下記の一般式（１）で記述されるアルコキシシランの部分加水分解縮合物からなる塗布型低誘電率絶縁膜形成組成物を用いて形成することができる。
【００２０】
Ｒ1 l Ｒ2 m Ｒ3 n Ｓｉ（ＯＲ4 ）4-l-m-n ・・・・（１）
Ｒ1 、Ｒ2 、Ｒ3 ：Ｈ或いはＣＨ3 基
（Ｒ1 、Ｒ2 、Ｒ3 は異なっていてよい。）
Ｏ：酸素原子
Ｒ4 ：アルキル基
ｌ、ｍ、ｎ：０≦ｌ＋ｍ＋ｎ≦３を満たす０〜３の整数
【００２１】
このようなアルコキシシランは、加水分解縮重合できるものであれば良く、特に限定されることはないが、例えば、テトラアルコキシシラン、トリアルコキシシラン、ジアルコキシシラン、メチルトリアルコキシシラン、ジメチルアルコキシシラン、メチルジアルコキシシランなどを用いて良い。
【００２２】
第１の絶縁膜並びに第２の絶縁膜を成膜するには、全て塗布法を適用することが本発明の特徴的なところであり、その場合、スピン・コート法を適用することが好ましく、その際の希釈溶剤としてはシロキサン樹脂を溶解できれば特に限定されることはないが、例えば、シクロヘキサン、メチルイソブチルケトン、メチルエチルケトン、メチルセロソルブ、エチルセロソルブ、オクタン、デカン、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノプロピルエーテルなどを用いて良い。
【００２３】
絶縁膜を多孔質化して低密度絶縁膜とするには、絶縁膜形成組成物中に所定量の脱離剤樹脂を添加しておけば良く、例えば、ノボラック系樹脂、エポキシ系樹脂、アクリル系樹脂、ポリエステル系樹脂、ポリプロピレン系樹脂、フェノール化合物、脂環式化合物、或いは、これ等の化合物の高分子量体を用いることができる。
【００２４】
脱離剤樹脂の添加量は、低密度絶縁膜が所要の密度になるように選択すれば良く、０．５〜１．２〔ｇ／ｃｍ3 〕程度が好ましい。この場合、０．５〔ｇ／ｃｍ3 〕未満では膜の機械的特性が低く、１．２〔ｇ／ｃｍ3 〕を越えると低誘電率化の効果が小さいだけでなく、高密度絶縁膜との密度差が小さい為、エッチング・レートが低下し、加工が困難になる。
【００２５】
前記理由から、高密度絶縁膜の形成組成物には、できるだけ脱離剤樹脂は添加しない方が好ましく、添加した場合であっても、成膜後の絶縁膜の密度が１．４〜２．０〔ｇ／ｃｍ3 〕であれば加工性及び保護性に問題は生じない。
【００２６】
低誘電率絶縁膜形成組成物を用いる多層構造体を形成する場合のプロセスとしては、当該組成物をスピン・コート法を適用して基板上に塗布し、１５０〔℃〕〜３００〔℃〕の温度でプリベークし、溶剤乾燥とバインダのゲル化を行い、また、低密度膜を形成するには、加熱に依って脱離剤の脱離処理、或いは、紫外線照射に依る脱離処理を行い、多層構造体にした後、３００〔℃〕以上の熱処理を加え、シロキサン樹脂を焼成すればよい。
【００２７】
実施例１
（１）
４１．６〔ｇ〕（０．２〔ｍｏｌ〕）のトリエトキシシラン、３９．６〔ｇ〕のメチルイソブチルケトンを２００〔ｍｌ〕の反応容器中に仕込んで、１６．２〔ｇ〕（０．９〔ｍｏｌ〕）の４００〔ｐｐｍ〕硝酸水を１０〔分〕かけて滴下し、滴下終了後に２〔時間〕の熟成反応を行う。
【００２８】
（２）
次いで、５〔ｇ〕の硫酸マグネシウムを添加して過剰の水分を除去した後、ロータリ・エバポレータを用いて、副生成物のエタノールを含む溶媒を反応溶液が５０〔ｍｌ〕になるまで除去し、得られた反応溶液を高密度絶縁膜形成用塗布液とする。
【００２９】
（３）
次いで、高密度絶縁膜形成用塗布液に１．２５〔ｇ〕のアダマンタンモノフェノールを添加して、多孔質の低密度膜である第１の絶縁膜形成用塗布液とする。
【００３０】
（４）
次いで、スピン・コート法を適用することに依り、低密度絶縁膜形成用塗布液をシリコン基板上に塗布する。
【００３１】
（５）
次いで、ホット・プレートを用い、３００〔℃〕、３〔分〕間のプリベークを行ってから、窒素雰囲気中で４００〔℃〕、３０〔分〕間の焼成を行って、膜厚約２０００〔Å〕の多孔質化された低密度絶縁膜を形成する。
【００３２】
（６）
次いで、低密度絶縁膜上に厚さ１〔ｍｍ〕の金電極を形成し、容量・電圧特性から誘電率を産出したところ、低密度絶縁膜に於ける誘電率は２．２５、密度は１．０８〔ｇ／ｃｍ3 〕であった。
【００３３】
前記低密度絶縁膜と同様な工程を経て形成した高密度絶縁膜に於ける誘電率は３．１８、密度は１．４３〔ｇ／ｃｍ3 〕であり、また、この場合に於ける標準的なＳｉＯ2 エッチング条件に於ける低密度絶縁膜及び高密度絶縁膜に於けるエッチング・レートは約２．３であった。
【００３４】
実施例２
図１は本発明に於ける実施例２を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、図を参照しつつ説明する。
【００３５】
図１（Ａ）参照
（１）
スピン・コート法を適用することに依り、半導体基板１上に低密度絶縁膜形成用塗布液を塗布して厚さ２００〔ｎｍ〕の低密度絶縁膜２を形成してから温度３００〔℃〕でプリベークを行い、次に、同じ方法を適用することに依り、低密度絶縁膜２上に高密度絶縁膜形成用塗布液を塗布して厚さ１５０〔ｎｍ〕の高密度絶縁膜３を形成してから全体を窒素雰囲気中で温度４００〔℃〕で時間を３０〔分〕間として焼成を行った。尚、低密度絶縁膜形成用塗布液及び高密度絶縁膜形成用塗布液は実施例１に於いて作製したものを用いた。
【００３６】
（２）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、第１層目配線溝形成予定部分に開口をもつレジスト膜（図示せず）を形成する。
【００３７】
（３）
エッチング・ガスをＣＦ4 ／ＣＨＦ3 ガスとするＲＩＥ（ｒｅａｃｔｉｖｅｉｏｎ  ｅｔｃｈｉｎｇ）法を適用することに依り、前記工程（２）で形成したレジスト膜をマスクとして高密度絶縁膜３及び低密度絶縁膜２のエッチングを行って第１層目配線溝を形成する。
【００３８】
（４）
スパッタリング法を適用することに依り、下側に厚さ５０〔ｎｍ〕のＴａＮ層と上側に厚さ５０〔ｎｍ〕のＣｕ層とを積層したシード層４を形成する。
【００３９】
（５）
電解めっき法を適用することに依り、シード層４上に厚さ６００〔ｎｍ〕のＣｕ層を形成する。
【００４０】
（６）
ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法を適用することに依り、工程（５）及び（４）で形成したＣｕ層及びシード層４を研磨して第１層目配線５を形成する。
【００４１】
（７）
これ以後は、デュアル・ダマシン法を適用してビアと配線とを同時に形成する工程の説明である。
ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、全面に厚さ５０〔ｎｍ〕のＳｉＮからなるＣｕ拡散防止膜６を形成する。
【００４２】
（８）
スピン・コート法を適用することに依り、Ｃｕ拡散防止膜６上に低密度絶縁膜形成用塗布液を塗布して厚さ３００〔ｎｍ〕の低密度絶縁膜７を形成してから温度３００〔℃〕でプリベークを行い、次に、同じくスピン・コート法を適用することに依り、低密度絶縁膜７上に高密度絶縁膜形成用塗布液を塗布して厚さ１００〔ｎｍ〕の高密度絶縁膜８を形成してから温度３００〔℃〕でプリベークを行い、次に、同じくスピン・コート法を適用することに依り、高密度絶縁膜８上に厚さ２００〔ｎｍ〕の低密度絶縁膜９を形成してから温度３００〔℃〕でプリベークを行い、次に、同じくスピン・コート法を適用することに依り、低密度絶縁膜９上に厚さ１５０〔ｎｍ〕の高密度絶縁膜１０を形成してから全体を窒素雰囲気中にて温度４００〔℃〕で時間を３０〔分〕間として焼成を行った。
【００４３】
図１（Ｂ）参照
（９）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ビア形成予定部分に開口をもつレジスト膜（図示せず）を形成する。
【００４４】
（１０）
エッチング・ガスをＣＦ4 ／ＣＨＦ3 ガスとするＲＩＥ法を適用することに依り、高密度絶縁膜１０、低密度絶縁膜９、高密度絶縁膜８、低密度絶縁膜７のエッチングを行ってビア・ホール７Ａを形成する。
【００４５】
（１１）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、第２層目配線溝形成予定部分に開口をもつレジスト膜（図示せず）を形成する。
【００４６】
（１２）
エッチング・ガスをＣＦ4 ／ＣＨＦ3 ガスとするＲＩＥ法を適用することに依り、高密度絶縁膜１０、低密度絶縁膜９のエッチングを行って第２層目配線溝９Ａ及び９Ｂを形成する。尚、第２層目配線溝９Ａ及び９Ｂのエッチングは高密度絶縁膜８中に於いて制御性良く停止させることができ、また、第２層目配線溝９Ａ及び９Ｂの底に於ける平滑性は極めて良好である。
【００４７】
（１３）
ドライ・エッチング法を適用することに依り、ビア・ホール７Ａの底に表出されているＳｉＮからなるＣｕ拡散防止膜６をエッチングして除去して第１層目配線５の一部を表出させる。
【００４８】
（１４）
スパッタリング法を適用することに依り、下側に厚さ５０〔ｎｍ〕のＴａＮ層と上側に厚さ５０〔ｎｍ〕のＣｕ層とを積層したシード層１１を形成する。
【００４９】
（１５）
電解めっき法を適用することに依り、シード層１１上に厚さが１２００〔ｎｍ〕のＣｕ層を形成する。
【００５０】
（１６）
ＣＭＰ法を適用することに依り、工程（１５）及び（１４）で形成したＣｕ層及びシード層１１を研磨してビア１２、第２層目配線１３及び１４を形成する。以下、前記工程を適宜に繰り返すことで、更に多層化することができる。
【００５１】
【発明の効果】
本発明に依る半導体装置の製造方法に於いては、半導体基板上に低密度絶縁膜となる低密度絶縁膜材料を塗布してからプリベークを行い、次いで、低密度絶縁膜上に高密度絶縁膜となる高密度絶縁膜材料を塗布してからプリベークを行って積層膜とする工程と、その後、積層膜を一括してキュアすることで多層構造体とする工程とが含まれ、前記低密度絶縁膜材料は前記高密度絶縁膜材料に脱離剤を添加して得たものであることが基本になっている。
【００５２】
前記構成を採ることに依り、気相成長膜を用いる必要はなくなり、低密度絶縁膜も全て同一成膜装置内で塗布法を適用して積層形成することができ、しかも、低密度絶縁膜材料は高密度絶縁膜材料と同一の材料に脱離剤を添加するのみで得られ、基本的には同一の材料であるから、低密度絶縁膜と高密度絶縁膜との密着性は良好であり、そして、材料の管理も容易である。また、長い処理時間を必要とするキュアも一括で行うから、短時間且つ低コストで多層配線を実現する為の多層構造体を形成することができ、しかも、キュア時に積層膜が相互に架橋する為、層間の密着強度も向上する。更に、多層構造体をデュアルダマシン加工する場合に於いては、上層に配線溝を形成する際、下層の表面側に在る高密度絶縁膜をエッチング停止層として作用させることができ、従って、配線溝底のラフネスを低減することが可能になり、その結果、バリア・メタルの被覆性は良好に維持される。更にまた、上層の表面側に在る絶縁膜は高密度であるから、高硬度で且つ高薬品耐性をもち、従って、ＣＭＰ法を適用してメタル除去を行う際に損傷され易い低密度の保護膜としての役割を果たすことができる。
【図面の簡単な説明】
【図１】本発明に於ける実施例２を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【符号の説明】
１  半導体基板
２  低密度絶縁膜
３  高密度絶縁膜
４  シード層
５  第１層目配線
６  Ｃｕ拡散防止膜
７  低密度絶縁膜
７Ａ  ビア・ホール
８  高密度絶縁膜
９  低密度絶縁膜
９Ａ及び９Ｂ  第２層目配線溝
１０  高密度絶縁膜
１１  シード層
１２  ビア
１３及び１４  第２層目配線
【図１】
0003981870.tif 000002