(57)【特許請求の範囲】
【請求項１】
素子電極が配列された第１領域と前記第１領域以外の第２領域とを含む主面を有する半導体素子と、
前記主面上に形成され、前記素子電極を露出する第１開口部と前記第２領域の一部を露出する第２開口部とを有する第１絶縁層と、
前記主面上に形成され、前記第１絶縁層および前記第２領域の前記一部を覆い、且つ前記素子電極を露出する第３開口部を有する第２絶縁層と、
前記第２開口部内に位置する第２絶縁層の上に形成されたヒートスプレッダと、
前記第２絶縁層上に形成され、前記第３開口部内において前記素子電極と電気的に接続された配線と、
前記第２絶縁層上に形成され、前記配線に電気的に接続された外部電極と
を備える半導体装置。
【請求項２】
前記外部電極および前記ヒートスプレッダに接合された金属ボールをさらに備える請求項１に記載の半導体装置。
【請求項３】
前記配線および前記ヒートスプレッダを覆い、且つ前記金属ボールの一部を露出させるソルダーレジスト層をさらに備える請求項２に記載の半導体装置。
【請求項４】
前記素子電極上にバリアメタル層をさらに有し、
前記第３開口部は、前記バリアメタル層の上面の中央部を露出させており、
前記バリアメタル層は、前記第３開口部内において前記配線に電気的に接続されている請求項１から３の何れか一つに記載の半導体装置。
【請求項５】
実装基板と、前記実装基板上に実装された請求項２から４の何れか一つに記載の半導体装置とを有するモジュールであって、
前記実装基板は、放熱層を有しており、
前記半導体装置の前記ヒートスプレッダと前記実装基板の前記放熱層とは、前記金属ボールを介して互いに接合されている、モジュール。
【請求項６】
素子電極が配列された第１領域と前記第１領域以外の第２領域とを含む主面を有する半導体素子を用意する工程と、
前記素子電極を露出する第１開口部と前記第２領域の一部を露出する第２開口部とを有する第１絶縁層を前記主面上に形成する工程と、
前記第１絶縁層および前記第２領域の前記一部を覆い、且つ前記素子電極を露出する第３開口部を有する第２絶縁層を前記主面上に形成する工程と、
前記第２開口部内に位置する第２絶縁層上にヒートスプレッダを形成する工程と、
前記第３開口部内において前記素子電極に電気的に接続される配線を前記第２絶縁層上に形成する工程と、
前記配線に電気的に接続される外部端子を前記第２絶縁層上に形成する工程と
を包含する半導体装置の製造方法。
【請求項７】
前記第１開口部および前記第２開口部を同一工程によって形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ヒートスプレッダおよび前記配線を同一工程によって形成することを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
第２絶縁層を形成する工程の前までに、前記素子電極上にバリアメタル層を形成する工程をさらに包含し、
前記バリアメタル層の上面の中央部を露出するように前記第３開口部を形成し、
前記第３開口部内に露出した前記バリアメタル層に電気的に接続するように前記配線を形成する請求項６から８の何れか一つに記載の半導体装置の製造方法。
【請求項１０】
前記外部電極および前記ヒートスプレッダに金属ボールを接合する工程をさらに包含する請求項６から９の何れか一つに記載の半導体装置の製造方法。
【請求項１１】
前記金属ボールを接合する工程の前に、前記金属ボールが接合される領域を露出する第４開口部を有するソルダーレジスト層を前記第２絶縁層上に形成する工程をさらに包含する請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を備えた半導体装置およびその製造方法、ならびに半導体装置が実装されたモジュールに関する。特に、半導体素子を保護し、外部装置と半導体素子との電気的な接続を確保する半導体装置およびその製造方法、ならびに半導体装置が実装されたモジュールに関する。
【０００２】
【従来の技術】
近年、電子機器の小型化および高機能化のために、半導体装置の小型化や動作速度の高速化とともに、実装密度の向上や実装作業の迅速性向上に対する要求が高まっている。これらの要求に対応するため、種々のパッケージ形態が開発されている。たとえば、メモリー用パッケージとしてはＬＯＣ（リード・オン・チップ）あるいはＳＯＮ（スモール・アウトライン・ノンリード）、あるいはＴＡＢテープを利用したμＢＧＡ（マイクロ・ボール・グリッド・アレイ、特表平０６−５０４４０８号公報参照）等のパッケージ形態が開発されている。
【０００３】
以下、図７を参照しながら従来のμＢＧＡを用いた半導体装置（以下、「μＢＧＡ」という。）およびその製造方法を説明する。
【０００４】
図６は、従来のμＢＧＡ１００の断面を模式的に示している。μＢＧＡ１００は、半導体集積回路部を内蔵した半導体素子（または半導体チップ）１０１と、半導体素子１０１の主面上に形成された低弾性率層１０８と、低弾性率層１０８上に形成された柔軟性シート状素子１０３とを有している。
【０００５】
柔軟性シート状素子１０３上には、金属配線１０４が形成されており、金属配線１０４には、外部機器に電気的に接続可能な外部電極１０５が電気的に接続されている。外部電極１０５は、金属配線１０４から伸長された部分リード１０７を介して、半導体素子１０１の主面に形成された素子電極１０２に電気的に接続されている。外部電極１０５には金属ボール１０９が接合されており、柔軟性シート状素子１０３上のうち外部電極１０５が形成された領域以外はソルダーレジスト層１０６によって被覆されている。金属ボール１０９が実装基板１１１の金属配線層１１２に接合されることによって、μＢＧＡ１００が実装されたモジュールが作製される。
【０００６】
次に、従来のμＢＧＡ１００の製造方法を説明する。
【０００７】
まず、半導体素子１０１を用意し、その後、低弾性率層１０８を介して半導体素子１０１に柔軟性シート状素子１０３を接合する。低弾性率層１０３は、絶縁材料から形成されており、接着機能を有している。なお、柔軟性シート状素子１０３として、金属配線１０４、外部電極１０５、および部分リード１０７が予め形成され、さらにソルダーレジスト層１０６によって被覆されたものが使用される。
【０００８】
次に、柔軟性シート状素子１０３上の外部電極１０５と、半導体素子１０１の主面上の素子電極１０２とを部分リード１０７によって電気的に接続する。この接続は、「ＴＡＢ」（テープ・オートメイテッド・ボンディング）作業で通常用いられる従来の熱圧着、または超音波ボンディング技術を用いて行われる。次に、外部電極１０５に、はんだ等から形成された金属ボールを接合する。
【０００９】
このようにして製造したμＢＧＡ１００を実装基板１１１に実装すると、モジュールが得られる。μＢＧＡ１００の実装は、外部電極１０５上の金属ボール１０９を実装基板１１１上の金属配線層１１２に接合することによって行われる。なお、金属配線層１１２の上には、ソルダーレジスト層１１３が形成されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のμＢＧＡ１００には、半導体素子１０１と実装基板１１１との間の熱抵抗が高いという問題がある。その理由は、μＢＧＡ１００の構成では、半導体素子１０１で発生した熱を実装基板１１１に放散させることができないからである。また、半導体素子１０１と実装基板１１１との間の熱抵抗を低くするために、半導体素子１０１の裏面に放熱板を形成する手法を採用すること可能であるが、この手法では、材料費および組立費用が上昇することになる。
【００１１】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、放熱性を向上させた半導体装置およびその製造方法、ならびに半導体装置が実装されたモジュールを提供することにある。
【００１２】
【課題を解決するための手段】
本発明による半導体装置は、素子電極が配列された第１領域と前記第１領域以外の第２領域とを含む主面を有する半導体素子と、前記主面上に形成され、前記素子電極を露出する第１開口部と前記第２領域の一部を露出する第２開口部とを有する第１絶縁層と、前記主面上に形成され、前記第１絶縁層および前記第２領域の前記一部を覆い、且つ前記素子電極を露出する第３開口部を有する第２絶縁層と、前記第２開口部内に位置する第２絶縁層の上に形成されたヒートスプレッダと、前記第２絶縁層上に形成され、前記第３開口部内において前記素子電極と電気的に接続された配線と、前記第２絶縁層上に形成され、前記配線に電気的に接続された外部電極とを備え、これによって上記目的を達成する。
【００１３】
前記外部電極および前記ヒートスプレッダに接合された金属ボールをさらに備えることが好ましい。
【００１４】
前記配線および前記ヒートスプレッダを覆い、且つ前記金属ボールの一部を露出させるソルダーレジスト層をさらに備えることが好ましい。
【００１５】
ある実施形態においては、前記素子電極上にバリアメタル層をさらに有し、前記第３開口部は、前記バリアメタル層の上面の中央部を露出させており、前記バリアメタル層は、前記第３開口部内において前記配線に電気的に接続されている。
【００１６】
本発明によるモジュールは、実装基板と、前記実装基板上に実装された上記半導体装置とを有するモジュールであって、前記実装基板は、放熱層を有しており、前記半導体装置の前記ヒートスプレッダと前記実装基板の前記放熱層とは、前記金属ボールを介して互いに接合されている。
【００１７】
本発明による半導体装置の製造方法は、素子電極が配列された第１領域と前記第１領域以外の第２領域とを含む主面を有する半導体素子を用意する工程と、前記素子電極を露出する第１開口部と前記第２領域の一部を露出する第２開口部とを有する第１絶縁層を前記主面上に形成する工程と、前記第１絶縁層および前記第２領域の前記一部を覆い、且つ前記素子電極を露出する第３開口部を有する第２絶縁層を前記主面上に形成する工程と、前記第２開口部内に位置する第２絶縁層上にヒートスプレッダを形成する工程と、前記第３開口部内において前記素子電極に電気的に接続される配線を前記第２絶縁層上に形成する工程と、前記配線に電気的に接続される外部端子を前記第２絶縁層上に形成する工程とを包含する。
【００１８】
前記第１開口部および前記第２開口部を同一工程によって形成することが好ましい。
【００１９】
前記ヒートスプレッダおよび前記配線を同一工程によって形成することが好ましい。
【００２０】
ある実施形態では、第２絶縁層を形成する工程の前までに、前記素子電極上にバリアメタル層を形成する工程をさらに包含し、前記バリアメタル層の上面の中央部を露出するように前記第３開口部を形成し、前記第３開口部内に露出した前記バリアメタル層に電気的に接続するように前記配線を形成する。
【００２１】
前記外部電極および前記ヒートスプレッダに金属ボールを接合する工程をさらに包含することが好ましい。
【００２２】
前記金属ボールを接合する工程の前に、前記金属ボールが接合される領域を露出する第４開口部を有するソルダーレジスト層を前記第２絶縁層上に形成する工程をさらに包含することが好ましい。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。以下の図面においては、簡単さのために、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
（実施形態１）
図１から図３を参照しながら、本発明による第１の実施形態を説明する。図１は、本実施形態にかかる半導体装置１０を模式的に示しており、半導体装置１０の内部構造を説明するために一部を切り欠いて示している。図２は、半導体装置１０が実装されたモジュールの断面を模式的に示しており、図３は、図２の一部を拡大して示している。
【００２４】
本実施形態の半導体装置１０は、半導体素子２１と、半導体素子２１の主面１１上に形成された第１絶縁層２６および第２絶縁層２７と、第２絶縁層２７上に形成されたヒートスプレッダ３０および外部電極３１とを備えている。半導体素子２１の主面１１に配列された素子電極２２と、外部電極３１とは配線２９によって電気的に接続されている。外部電極３１およびヒートスプレッダ３０には、金属ボール４０が接合されており、第２絶縁層２７上には、金属ボール４０の一部を露出させるソルダーレジスト層３２が形成されている。
【００２５】
半導体素子２１は、例えば半導体チップであり、トランジスタ等を含む半導体集積回路部（不図示）を備えており、半導体集積回路部には素子電極２２が電気的に接続されている。半導体集積回路部を保護するために半導体素子２１の主面１１にはパッシベーション膜１５が形成されていることが好ましい。
【００２６】
半導体素子２１の主面１１は、素子電極２２が配列された第１領域１２と、第１領域１２以外の第２領域１３とを含んでいる。本明細書において、素子電極２２が配列された第１領域を「素子電極形成領域」と呼ぶこととする。本実施形態では、半導体素子２１の主面１１の外周部に素子電極形成領域１２が設けられている。
【００２７】
なお、本実施形態では半導体素子２１として半導体チップを用いているが、半導体チップに分離する前の半導体ウェハを用いてもよい。また、素子電極形成領域１２は、半導体チップの主面１１の外周部の全ての辺に設けられている必要はない。また、素子電極形成領域２１を主面１０の外周部に設けずに、例えば主面１０の中央部に設けることも可能である。
【００２８】
素子電極２２上には、バリアメタル層２３が形成されていることが好ましい。バリアメタル層２３は、例えば耐メッキ液性を有しており、例えばメッキ工程の際に素子電極２２をメッキ液に溶解させないように機能する。例えばアルカリ耐性を有するＮｉからなるバリアメタル層は、例えばアルカリ可溶のＡｌから形成された素子電極を保護することができる。バリアメタル層を構成する材料としては、Ｎｉの他に、Ｐｄ、Ａｕ、Ｃｕ、Ａｇ、Ｐｔ等を用いることができる。耐メッキ液性の観点から、バリアメタル層２３の高さは、例えば３〜７μｍ程度、好ましくは５μｍ程度にする。
【００２９】
製造工程中に用いられるメッキ液から素子電極２２を保護するため、バリアメタル層２３の中央部（バリアメタル層２３がバンプ状に形成されているときには頂上部）を配線２９に接触させる構造にすることが好ましい。さらに、パッシベーション膜１５が素子電極２２の上面の周辺部を覆うように形成し、バリアメタル層２３がパッシベーション膜１６の上面を覆うように形成した構造にすることがより好ましい。
【００３０】
半導体素子２１の主面１１上には、第１絶縁層２４が形成されている。第１絶縁層２４は、素子電極２２（またはバリアメタル層２３）を露出する第１開口部２５と、第２領域１３の一部１３ａを露出する第２開口部２６とを有する。本実施形態では、素子電極形成領域１２全体を露出させるように第１開口部２５が形成されている。配線２９の断線防止の観点より、第１開口部２５を規定する側面と第１絶縁層２４の上面とが鈍角（例えば、１００〜１５０度程度）をなすように第１開口部２５が形成されていることが好ましい。
【００３１】
第２開口部２６は、半導体素子２１から発生した熱の伝導が第１絶縁層２４によって妨げられないようにするために形成されている。例えば、半導体素子２１と配線２９との間に高い絶縁性が要求される場合や、半導体素子２１と配線２９との間に生じる熱応力の緩和が要求される場合には、第１絶縁層２４を厚く形成することが多い。第１絶縁層２４を厚く形成したときでも、第２開口部２６によって、半導体素子２１の主面の一部１３ａを第１絶縁層２４から露出させることができるため、第２開口部２６によって、第１絶縁層２４が熱伝導の障害とならないようにすることができる。本明細書において、第２開口部を「放熱キャビティ」と呼ぶこととする。
【００３２】
放熱キャビティ２６は、半導体素子２１の放熱性を高める目的のために、半導体素子２１の主面１１に位置する熱発生部（例えば、半導体集積回路部）をできるだけ露出するように形成されていることが好ましい。熱発生部全部を露出するように形成されていることがより好適である。放熱キャビティ２６の面積が大きくなると、第２絶縁層２７を介して接触するヒートスプレッダ３０との接触面積を大きくすることができるため、半導体素子２１で発生した熱を効率良くヒートスプレッダ３０に伝えることができる。なお、半導体素子２１の主面１１に位置する熱発生部の一部を露出するようにヒートスプレッダ３０を形成した場合でも、従来の構成よりも放熱性を向上させることができる。
【００３３】
本実施形態では、放熱キャビティ２６は、半導体素子２１の熱発生部全体ができるだけ露出するように、主面中央部の一部１３ａを露出させている。放熱キャビティ２６の形状・寸法などは、使用条件に応じて適宜設定すればよいが、本実施形態では、半導体チップ２１の寸法が１０ｍｍ×１０ｍｍのとき、主面１１の中央部に約７ｍｍ×７ｍｍの正方形の放熱キャビティ２６が形成されている。また、ソルダーレジスト層３２の均一塗布性の観点から、放熱キャビティ２６を規定する側面と第１絶縁層２４の上面とが鈍角（例えば、１００〜１５０度程度）をなすように放熱キャビティ２６が形成されている。
【００３４】
第１絶縁層２４は、絶縁性を有する材料から構成されており、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料から構成されている。第１絶縁層２４の厚さは、典型的には第２絶縁層２７の厚さよりも大きく、例えば５〜１５０μｍ程度の範囲内、応力吸収および半導体装置の実装高さの観点から１００μｍ程度であることが好ましい。放熱キャビティ２６が形成されているため、半導体素子２１の放熱性を劣化させることなく、第１絶縁層２４を厚く形成することができる。
【００３５】
第１絶縁層２４上には、第２絶縁層２７が形成されている。具体的には、第１絶縁層２４は、第１絶縁層２４および第２領域の一部１３ａを覆うように主面１１上に形成されいる。第１絶縁層２４は、素子電極２２（またはバリアメタル層２３）と電気的な接触をとるための第３開口部２８を有している。耐メッキ液性の観点から、素子電極２２上にバリアメタル層２３を形成し、バリアメタル層２３の中央部を露出させるように第３開口部２８を形成することが好ましい。また、配線２９の断線を防止するために、第３開口部２８を規定する側面と第２絶縁層２１の上面とが鈍角（例えば、１００〜１４０度程度）をなすように第２開口部２６は形成されていることが望ましい。第２絶縁層２４の厚さは、例えば５〜３０μｍ程度の範囲内であり、２０μｍ程度であることが好ましい。
【００３６】
第２絶縁層２７は、第１絶縁層２６と同様に、絶縁性を有する材料から構成されており、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料から構成されている。なお、第１絶縁層２４および第２絶縁層２７のいずれか一方または両方は、絶縁性の弾性材料から構成されていることが好ましい。低弾性率材料（弾性率が例えば２０００ｋｇ／ｍｍ2以下の材料）から構成した場合、半導体装置１０を実装した実装基板５１と半導体素子２１との間に熱膨張係数の違いに起因して発生する熱応力を、第１絶縁層２４および／または第２絶縁層２７によって効果的に防止・抑制することが可能となるからである。低弾性率材料として、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料を用いることができる。第２絶縁層２７は、第１絶縁層２４と同一の材料から構成されていてもよいし、異なる材料から構成されていてもよい。同一材料から構成されている場合には、第１絶縁層２４と第２絶縁層２７との界面に熱応力が発生することを防止することができる。
【００３７】
第２絶縁層２７の上には、配線２９が形成されており、第２絶縁層２７上のうち放熱キャビティ２６内に位置する第２絶縁層２７の上には、ヒートスプレッダ３０が形成されている。ヒートスプレッダ３０は、放熱面を拡大することによって、半導体素子２１で発生した熱を放散させる機能を有する。ヒートスプレッダ３０は、熱伝導率の高い材料から構成されており、例えば金属材料から構成されている。本実施形態では、配線２９と同一の材料（例えば、銅）から構成されている。ヒートスプレッダ３０の厚さは、例えば、配線２９と同じ厚さにすることができる。
【００３８】
ヒートスプレッダ３０は、放熱キャビティ２６内の第２絶縁層２７上に形成されているので、放熱キャビティ２６内に露出した主面の一部１３ａ上に位置する第２絶縁層２７の上に配置されている。それゆえ、第２絶縁層２７を介して主面１１の一部１３ａに接触しているため、半導体素子２１で発生した熱を効率良く放散させることができる。半導体素子２１で発生した熱をヒートスプレッダ３０に効率よく伝導させるために、放熱キャビティ２６内に位置する第２絶縁層２７の厚さは、薄い方が好ましく、典型的には第１絶縁層２４の厚さよりも薄い方が好ましい。第１絶縁層２４の厚さが例えば１００μｍ程度のとき、放熱キャビティ２６内の第２絶縁層２７の厚さは、例えば５〜３０μｍ程度、放熱性の観点から５μｍ程度であることが好ましい。
【００３９】
半導体素子２１の放熱性を向上させるために、第２絶縁層２７を介して熱発生部を含む主面１１に接触して熱をとるための面積が大きくなるように、ヒートスプレッダ３０が形成されていることが好ましい。また、放熱する面積も広い方が好ましいため、放熱キャビティ２６内に位置する第２絶縁層２７の上だけでなく、第１絶縁層２４上に位置する第２絶縁層２７の上にもヒートスプレッダ３０は形成され得る。なお、放熱キャビティ２６内の第２絶縁層２７上の全部でなく、一部だけに形成されていても、従来の構成よりも半導体素子２１の放熱性を向上させることができる。ヒートスプレッダ３０の形状・寸法・厚さなどは、使用条件に応じて適宜設定すればよいが、本実施形態では、半導体チップ２１の寸法が１０ｍｍ×１０ｍｍのとき、主面１１の中央部に約８ｍｍ×８ｍｍの正方形のヒートスプレッダ３０（厚さ：１５μｍ程度）が形成されている。
【００４０】
第２絶縁層２７に形成された配線２９は、第３開口部２８内において素子電極２２に電気的に接続されており、配線２９には、外部機器に電気的に接続可能な外部電極３１が電気的に接続されている。配線２９は、例えば銅から形成されている。配線２９の一部として外部電極３１は形成されていてもよい。本実施形態では、外部電極３１は配線２９の一部として形成されている。
【００４１】
外部電極３１上およびヒートスプレッダの一部（接合部）３０ａには、外部電極端子として機能する金属ボール３４が接合されていることが好ましい。金属ボール４０は、例えば、半田、半田メッキされた銅、ニッケル等から構成されている。
【００４２】
外部電極３１に金属ボール３４が接合されていると、簡便なプロセスで迅速に、金属ボール３４を介して外部電極３１と実装基板５１の金属配線層５２とを電気的に接続することができる。また、ヒートスプレッダ３０の接合部３０ａに金属ボール３４が接合されていると、金属ボール３４を介してヒートスプレッダ３０とを実装基板５１と接続することができ、金属ボール３４を介してヒートスプレッダ３０の熱を実装基板５１に放散させることができる。さらに、ヒートスプレッダ３０の接合部３０ａが外部電極３１と同じ高さ位置になるように配置された場合には、金属ボール３４の高さを揃えることができ、その結果、実装作業を簡便に行うことができる。
【００４３】
第２絶縁層２６上のうち金属ボール３４が位置する領域を除く部分には、配線２９およびヒートスプレッダ３０を覆うように、ソルダーレジスト層３２が形成されていることが好ましい。すなわち、配線２９およびヒートスプレッダ３０を覆い、かつ金属ボール３４の一部を露出させるソルダーレジスト層３２が形成されていることが好ましい。ソルダーレジスト層３２によって、金属ボール３４の半田によって生じる所望でない配線２９の電気的短絡を防止することができる。また、配線２９と実装基板５１との所望でない電気的接触を防止することができる。なお、ソルダーレジスト層５４は主面全面に形成されている必要はなく、ヒートスプレッダ３０を空気に接触させて放熱性を向上させる目的で、ヒートスプレッダ３０の少なくとも一部が露出するようにソルダーレジスト層５４を形成してもよい。
【００４４】
本実施形態の半導体装置１０が実装される実装基板５１は、金属配線層５２に加えて、放熱層５３を有していることが好ましい。放熱層５３は、熱伝導率の高い材料から構成されており、例えば金属材料から構成されている。放熱層５３は、金属配線層５２と同一の材料から同一工程によって形成することも可能であり、放熱層５３の厚さは、金属配線層５２の厚さと同じにすることができる。実装基板５１の上面のうち金属ボール３４が接合されない領域には、ソルダーレジスト層５４が形成されていることが好ましい。ソルダーレジスト層５４によって、配線２９と実装基板５１との所望でない電気的接触を防止することができる。
【００４５】
また、実装基板５１の放熱層５３をグラウンド層と接続することによって、多数の金属ボール３４を介して放熱層５３に接合されたヒートスプレッダ３０を低インピーダンスのグラウンドプレーンとして機能させることができる。このため、グラウンドに接続される必要がある素子電極２２をヒートスプレッダ３０に最短距離で接続すると、少数の金属ボールを経由して独立配線で実装基板５１のグラウンド層に素子電極２２を接続したときと比較して、素子電極２２と実装基板５１のグラウンド層との間のインピーダンスを下げることができ、半導体素子２１を良好に動作させることが可能となる。本実施形態では、図１に示すように、グラウンドに接続される必要がある素子電極２２が配線２９を介してヒートスプレッダ３０に電気的に接続された構成を採用している。
【００４６】
本実施形態の半導体装置１０は、放熱キャビティ２６内に位置する第２絶縁層２９の上に形成されたヒートスプレッダ３０を備えているので、半導体素子２１から発生した熱をヒートスプレッダ３０によって放散させることができる。このため、半導体装置の放熱性を向上させることができ、半導体素子２１と実装基板５１との間の熱抵抗を低くした半導体装置を提供することができる。
【００４７】
また、放熱層５３を有する実装基板５１に半導体装置１０が実装されたモジュールでは、ヒートスプレッダ３０と実装基板５１の放熱層５３とが金属ボール３４を介して互いに接合されているので、ヒートスプレッダ３０および金属ボール３４を介して半導体素子２１から発生する熱を放熱層５３に放散させることができる。このため、従来のμＢＧＡ１００が実装されたモジュールよりも放熱性を向上させることができる。
【００４８】
なお、本実施形態で例示した素子電極２２の配置、半導体集積回路部の配置、放熱キャビティ３０の配置などに本発明は制限されない。ただし、半導体素子２１の周辺部に素子電極２２が配列され、半導体素子２１の中央部に半導体集積回路部が配置されている場合には、本実施形態で例示したように、半導体素子２１の中央部上に放熱キャビティ３０が配置されるように構成することが放熱性を向上させる上で好ましい。
（実施形態２）
次に、図４（ａ）〜（ｅ）および図５（ａ）〜（ｄ）を参照しながら、本実施形態にかかる半導体装置の製造方法を説明する。なお、図４および図５においては、半導体素子２１の半分を省略して示している。
【００４９】
まず、素子電極２２が配列された第１領域（素子電極形成領域）１２と第１領域以外の第２領域１３とを含む主面１１を有する半導体素子（半導体チップ）２１を用意する。なお、半導体素子２１の主面１１のうち素子電極形成領域１２以外の部分は、パッシベーション１５によって覆われていることが好ましい。この場合、耐メッキ液性の観点から、素子電極２２の上面の周辺部を覆うようにパッシベーション１５を形成することが望ましい。
【００５０】
次に、図４（ａ）に示すように、素子電極２２上にバリアメタル層２３を形成した後、素子電極２２（またはバリアメタル層２３）を露出する第１開口部２５と第２領域の一部１３ａを露出する放熱キャビティ２６とを有する第１絶縁層２４を主面１１上に形成する。
【００５１】
素子電極２２上のバリアメタル層２３は、例えばバンプ状（突起状）に形成する。素子電極２２が例えばＡｌからなるときには、例えば無電解めっき法を用いてアルカリ耐性を有するＮｉ膜からバリアメタル層２３を形成する。バリアメタル層２３の高さは、耐メッキ液性の観点から、例えば３〜１０μｍ程度、好ましくは５μｍ程度にする。また、バリアメタル層２３の形成は、メッキ液の侵入防止の観点から、パッシベーション１５の上面を覆うように行うことが好ましい。なお、バリアメタル層２３の形成は、半導体素子２１の主面１１上に第１絶縁層２４を形成した後に行ってもよい。
【００５２】
第１絶縁層２４の厚さは、例えば５μｍ〜１５０μｍ程度、好ましくは１００μｍ程度にする。第１絶縁層２４の形成は、例えば、半導体素子２１の主面１１上に感光性絶縁材料を塗布した後、乾燥し、次いで露光・現像することによって行う。すなわち、感光性絶縁材料をパターニングすることによって実行する。パターニングにより同一工程にて、第１開口部２５および第２開口部２６を形成することができる。第１開口部２５および第２開口部２６を形成する場合、露光工程において平行光ではなく例えば拡散光（散乱光を含む）を使用することが好ましい。拡散光を使用することによって、開口部の側面と第１絶縁層２４の上面とが鈍角（例えば、１００〜１４０度程度）をなすように、第１開口部２５および第２開口部２６を形成することができる。
【００５３】
第１絶縁層２４を形成するための感光性絶縁材料としては、例えばエステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料を用いることができ、絶縁性を有する材料であれば特に限定されない。なお、感光性絶縁材料は液状である必要はなく、予めフィルム状に形成された材料を用いてもよい。この場合、フィルム状の感光性絶縁材料を半導体素子２１の主面１１上に貼りあわせた後に、露光と現像とを順次行って絶縁材料に第１開口部２５および第２開口部２６を形成することができる。また、感光性を有していない絶縁材料を用いることも可能である。この場合、例えば、レーザーやプラズマを用いる機械的な加工、またはエッチングなどの化学的な加工やマスク版を使用した印刷塗布によって第１開口部２４および第２開口部２６を形成すればよい。
【００５４】
次に、図４（ｂ）に示すように、第１絶縁層２４および第２領域の一部１３ａを覆うように、バリアメタル層２３を露出する第３開口部２８を有する第２絶縁層２７を主面１１上に形成する。第２絶縁層２７の形成は、第１絶縁層２４を形成する工程と同様の工程によって行えばよい。すなわち、感光性絶縁材料を塗布した後、感光性絶縁材料をパターニングすればよい。
【００５５】
第３開口部２８の形成は、バリアメタル層２３の中央部（頂上部）を選択的に露出させるように実行することが好ましい。このようにして第３開口部２８を形成すれば、この工程の後に行われるメッキ工程において素子電極２２をメッキ液から保護することができるからである。また、バリアメタル層２３に電気的に接続される配線の断線を防止する観点から、第３開口部２８を規定する側面と第２絶縁層２７の上面とが鈍角（例えば、１００〜１４０度程度）をなすように第３開口部２８を形成することが好ましい。
【００５６】
半導体素子２１から発生する熱を効果的にヒートスプレッダ３０に伝導させるために、第２絶縁層２７の厚さは、例えば５〜３０μｍ程度、好ましくは２０μｍ程度にする。なお、第２絶縁層２７の形成には、第１絶縁層２４と同じ絶縁材料を用いてもよいし、異なる絶縁材料を用いてもよい。
【００５７】
次に、図４（ｃ）に示すように、第２絶縁層２７およびバリアメタル層２３の上に薄膜金属層３６を形成する。薄膜金属層３６の形成は次のようにして行う。
【００５８】
まず、例えばＯ2によるプラズマ処理を行い、それによって第２絶縁層２７の表面を粗面化する。第２絶縁層２７の粗面化処理は、いわゆるアンカー効果によって第２絶縁層２７と薄膜金属層３６との密着性を向上させるために行う。本実施形態では、Ｏ2によるプラズマ処理を行っているが、プラズマ処理に用いる気体は第２絶縁層２７を適度に粗面化できる気体であればよい。例えば、Ｏ2に代えてＡｒ等を用いてもよい。また、プラズマ処理を行う代わりに、例えば過マンガン酸カリウムや硫酸等の溶液を用いるウエットエッチング処理を行ってもよい。
【００５９】
次に、無電解めっきの前処理であるキャタリスト・アクセラレータ処理を行い、それによって第２絶縁層２７の表面に無電解めっきの触媒となるＰｄ金属核を析出させる。その後、Ｐｄ金属核が析出した第２絶縁層２７にアルカリ性無電解Ｃｕめっきを行うことによって、Ｃｕからなる薄膜金属層３６を堆積する。薄膜金属層３６の厚さは、０．２μｍ〜２．０μｍ程度の範囲内であることが好ましい。後工程の電解Ｃｕめっきのシード層として機能させる観点から０．２μｍ程度以上あることが好ましく、無電解Ｃｕめっき処理に要する時間および後工程のＣｕエッチング性の観点から２．０μｍ程度以下であることが好ましいからである。本実施形態では、薄膜金属層３６の厚さは０．５μm程度にしている。
【００６０】
本実施形態では、バリアメタル層２３は耐アルカリ性を有するＮｉから構成しているので、アルカリ性無電解Ｃｕめっきの際に、バリアメタル層２３がメッキ液に溶解することはない。また、バリアメタル層２３は、中央部（頂上部）だけを第２絶縁層２１から露出させているので、バリアメタル層２３と素子電極２２との界面にメッキ液が入り込むことがなく、それゆえアルカリ可溶のＡｌからなる素子電極２２がメッキ液によって溶解されることがない。従って、バリアメタル層２３を覆うように第２絶縁層２７上に薄膜金属層３６を堆積することができるため、薄膜金属層３６の形成と共に、薄膜金属層３６とバリアメタル層２３との接合を行うことができる。
【００６１】
なお、薄膜金属層３６の形成は、例えばＴｉ膜（厚さ：例えば０．２μｍ程度）を堆積した後、Ｔｉ膜の上にＣｕ膜（厚さ：０．５μｍ程度）を堆積することによって行ってもよい。薄膜金属層１３は、無電解めっき法の他、例えば、真空蒸着法、スパッタリング法、ＣＶＤ法を用いて形成することも可能である。
【００６２】
次に、図４（ｄ）に示すように、薄膜金属層３６の上にメッキレジスト３７を形成した後、薄膜金属層３６上のうちメッキレジスト３７の形成されている部分を除く領域に厚膜金属層３８を形成する。
【００６３】
メッキレジスト３７の形成は、薄膜金属層３６上にポジ型感光性レジストを塗布した後、このレジストのうち仕上げ製品の所望のパターン部の部分を分解し、次いで所望のパターン部を除去することによって行う。電解Ｃｕめっき厚を例えば５μｍ〜１５μｍにするために、メッキレジスト３７の厚さは例えば２０μｍ程度にする。なお、ポジ型感光性レジストに代えて、ネガ型感光性レジストを用いてメッキレジスト膜１４ａを形成してもよい。厚膜金属層３８の形成は、例えば電解めっき法を用いて行う。厚膜金属層３８の厚さは、配線抵抗の観点から、例えば５μｍ〜１５μｍの範囲内、好ましくは１０μｍ程度にする。
【００６４】
次に、図４（ｅ）に示すように、メッキレジスト３７を分解して除去する。
【００６５】
次に、図５（ａ）に示すように、薄膜金属層３６および厚膜金属層３８を選択的に除去することによって、配線２９およびヒートスプレッダ３０を同一工程で形成する。配線２９およびヒートスプレッダ３０の形成は次のようにして行われる。
【００６６】
まず、薄膜金属層３６および厚膜金属層３８を溶解できるＣｕエッチング液（例えば、塩化第二銅溶液）を用いて全面エッチングをし、それによって厚膜金属層３８よりも厚さの薄い薄膜金属層３６を先行して除去する。その後、例えばＯ2によるプラズマ処理により第２絶縁層２７の表面をドライエッチングし、次いで例えば希塩酸を用いてウエットエッチングを行う。このようにして第２絶縁層２１の表面に残存するＰｄ金属核を除去すると、所望のパターンを有する配線２９とヒートスプレッダ３０とが得られる。
【００６７】
なお、本実施形態では、Ｃｕエッチング液として塩化第二銅溶液を用いているが、塩化第二銅溶液に代えて、塩化第二鉄溶液、過酸化水素硫酸系のＣｕエッチング液、またはアルカリ性のＣｕエッチング液を用いてもよい。また、メッキレジスト３７を除去した後に、フォトリソグラフィ技術を用いて所望のパターン形状を有するエッチングレジスト膜を形成し、このエッチングレジスト膜によって厚膜金属層３８を保護してもよい。
【００６８】
次に、図５（ｂ）に示すように、ソルダーレジスト層３２を第２絶縁膜２２の上に形成する。ソルダーレジスト層３２は、例えば、ソルダーレジスト層を第２配線パターン３３および第２絶縁膜の上に堆積した後、第２金属配線層３３のランド３２の少なくとも一部を露出する第４開口部２９を形成すればよい。ソルダーレジスト層３２を形成することによって、コンタクト部３０と金属配線３１を溶融したはんだから保護することができる。
【００６９】
次に、図５（ｃ）に示すように、開口部３３に露出している外部電極３１および接合部３０ａの上にバリアメタル層３９を形成する。バリアメタル層３９は、例えば、Ｎｉ層（厚さ：５μｍ程度）とＡｕ層（厚み：０．０５μｍ程度）と構成されており、各層は例えば無電解めっきによって形成される。
【００７０】
最後に、図５（ｄ）に示すように、例えば、はんだ、はんだめっきされた銅、ニッケル等からなる金属ボール３４をバリアメタル層３９上に載置し、次いで、金属ボール３４とバリアメタル層３９とを溶融結合する。
【００７１】
このようにして、実施形態１にかかる半導体装置１０を得ることができる。得られた半導体装置１０を実装基板５１に実装すれば、モジュールが作製される。半導体装置１０が実装される実装基板５１には、放熱層５３が形成されていることが好ましく、製造工程の簡略化を図って製造コストを低減させるために、金属配線層５２と同一の材料を用いて同一工程で放熱層５３を形成することが望ましい。
【００７２】
本実施形態にかかる半導体装置の製造方法によれば、第２開口部内に位置する第２絶縁層上にヒートスプレッダを形成するため、半導体素子の裏面に放熱板を形成する工程を別途実行しなくとも、放熱性を向上させた半導体装置を提供することができる。
【００７３】
また、第１開口部２５と第２開口部２６とを同一工程により形成することによって、製造工程の簡略化を図ることができ、さらに、ヒートスプレッダ３０および配線２９を同一工程により形成することによっても、製造工程の簡略化を図ることができる。また、素子電極上にバリアメタル層を形成した後、バリアメタル層の上面の中央部を露出する第３開口部を有する第２絶縁層を形成した場合、素子電極２２と配線２９との電気的接続を配線２９の形成と共に実行することもできるため、製造工程の簡略化を図ることができる。その結果、製造コストを低減させることができる。
（他の実施形態）
上記実施形態では薄膜金属層３６および厚膜金属層３８を構成する材料としてＣｕを使用したが、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属層３６と厚膜金属層３８とをそれぞれ異なる金属材料により構成しておき、図５（ａ）に示すような最終的なエッチング工程では薄膜金属層３６のみを選択的にエッチングするエッチャントを用いてもよい。
【００７４】
上記実施形態では、金属ボール３４を設けたが、これに代えて上に突起電極を設けてもよい。突起電極として、例えば、はんだクリームを外部電極３１および接合部３０ａ上に印刷、溶融することによって形成されたはんだバンプ、溶融はんだ内にディップすることによって形成されたはんだバンプ、無電解めっきによって形成されたニッケル／金バンプなどを設けることができる。突起電極は、導電性を有し、かつソルダーレジスト層３２から突出していればよい。突起電極を設けることによって、金属ボール３４を順次搭載する手間の掛かる工程とが不要となるため、低コストの半導体装置を実現することができる。
【００７５】
また、外部電極３１を外部電極端子として機能させるランド・グリッド・アレイ（ＬＧＡ）型の構成を採用してもよい。ＬＧＡ型の構成を採用した半導体装置を配線基板上に実装する際には、配線基板の接続端子の上にはんだクリームを塗布した後リフローさせるなどの方法によって、外部電極３１と実装基板５１上の金属配線層５２との電気的な接続を容易に行なうことができる。
【００７６】
【発明の効果】
本発明による半導体装置によれば、半導体素子の主面の一部を露出する第２開口部内に位置する第２絶縁層の上に形成されたヒートスプレッダを備えているので、第１絶縁層が熱伝導の障害とならない。このため、半導体素子から発生した熱を効率良くヒートスプレッダに伝え、放熱させることができる。このため、半導体装置の放熱性を向上させることができるので、半導体素子と実装基板との間の熱抵抗を低減させた半導体装置を提供することができる。
【００７７】
また、外部電極およびヒートスプレッダに金属ボールが接合された場合、金属ボールを介して簡単に外部電極を実装基板に実装させることができ、さらに金属ボールを介してヒートスプレッダの熱を実装基板に伝え、放熱させることができる。さらに、ソルダーレジスト層によって、金属ボールと配線との所望でない電気的短絡を防止することができる。また、配線と実装基板との電気的接触を防止することができる。このため、信頼性の優れた半導体装置を提供することができる。
【００７８】
本発明によるモジュールによれば、金属ボールを介してヒートスプレッダが実装基板の放熱層に接合されているので、半導体素子から発生する熱を放熱層に伝え、放熱させることができる。このため、放熱性を向上させたモジュールを提供することができる。
【００７９】
本発明による半導体装置の製造方法によれば、第２開口部内に位置する第２絶縁層上にヒートスプレッダを形成するため、半導体素子の裏面に放熱板を形成する工程を別途実行しなくとも、放熱性に優れた半導体装置を提供することができる。また、第１開口部と第２開口部とを同一工程により形成することによって、製造工程の簡略化を図ることができ、さらに、ヒートスプレッダおよび配線を同一工程により形成することによっても、製造工程の簡略化を図ることができる。その結果、製造コストの上昇を抑制することができる。
【図面の簡単な説明】
【図１】第１の実施形態にかかる半導体装置１０を模式的に示す一部切り欠き斜視図である。
【図２】第１の実施形態にかかる半導体装置１０が実装基板５１に実装されたモジュールを模式的に示す断面図である。
【図３】図２に示すモジュールの一部を拡大して示す拡大断面図である。
【図４】（ａ）〜（ｅ）は、第１の実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【図５】（ａ）〜（ｄ）は、第１の実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【図６】従来の半導体装置１００が実装基板１１１に実装されたモジュールを模式的にを示す断面図である。
【符号の説明】
１０    半導体装置
１１    半導体素子の主面
１２    第１領域（素子電極形成領域）
１３    第２領域
１３ａ  第２領域の一部
１５    パッシベーション膜
２１    半導体素子（半導体チップ）
２２    素子電極
２３    バリアメタル層
２４    第１絶縁層
２５    第１開口部
２６    第２開口部
２７    第２絶縁層
２８    第３開口部
２９    配線
３０    ヒートスプレッダ
３０ａ  接合部
３１    外部電極
３２    ソルダーレジスト層
３３    ソルダーレジスト層の開口部
３４    金属ボール
３６    薄膜金属層
３７    メッキレジスト
３８    厚膜金属層
３９    バリアメタル層
５１    実装基板
５２    金属配線層
５３    放熱層
５４    ソルダーレジスト層
１００  半導体装置
１０１  半導体素子（半導体チップ）
１０２  素子電極
１０３  柔軟性シート状素子
１０４  金属配線
１０５  外部電極
１０６  ソルダーレジスト層
１０７  部分リード
１０８  低弾性率層
１１１  実装基板
１１２  金属配線
１１３  ソルダーレジスト層
【図１】
0003916354.tif 000002
【図２】
0003916354.tif 000003
【図３】
0003916354.tif 000004
【図４】
0003916354.tif 000005
【図５】
0003916354.tif 000006
【図６】
0003916354.tif 000007