(57)【特許請求の範囲】
【請求項１】
バーストトリガが入力される毎に、所定の波形データを書き込んだ波形メモリ（１）からクロックに同期して、任意の波形データを順次読み出し、読み出した波形データをアナログ変換することにより、読み出した前記波形データに対応するアナログ波形を発生させる任意波形発生器において、
前記クロックに同期して、順次波形データを読み出すためのアドレスを前記波形メモリ（１）に印加すると共に、停止指示に基づいてアドレスの発生を停止し、開始指示に基づいてアドレスの発生を開始するアドレス発生手段（４ａ）と、
前記アドレス発生手段（４ａ）によるアドレス発生開始後のクロック数をカウントし、カウントしたクロック数が所定のクロック数に達した場合に、前記アドレス発生手段（４ａ）のアドレス発生を停止させる停止指示を出力するクロック数カウント手段（３ａ）と、
外部から入力された前記バーストトリガのタイミングを調整した後、当該バーストトリガを前記アドレス発生手段（４ａ）に対し、アドレス発生の開始指示として、さらに前記クロック数カウント手段（３ａ）に対し、クロックのカウント開始指示としてそれぞれ印加するタイミング調整手段（２）と
を備えたことを特徴とする任意波形発生器。
【請求項２】
所定の波形データを書き込んだ波形メモリ（１）からクロックに同期して、任意の波形データを順次読み出し、読み出した前記波形データをアナログ変換することによって、読み出した前記波形データに対応するアナログ波形を発生させる任意波形発生器において、
前記クロックに同期して、順次波形データを読み出すためのアドレスを前記波形メモリ（１）に印加すると共に、停止指示に基づいてアドレスの発生を停止し、開始指示に基づいてアドレスの発生を開始するアドレス発生手段（４ｂ）と、
前記アドレス発生手段（４ｂ）の停止後のクロック数をカウントし、カウントしたクロック数が所定のクロック数に達した場合に、前記アドレス発生手段（４ｂ）にアドレス発生の開始指示を行う第１クロック数カウント手段（６）と、
前記第１クロック数カウント手段（６）から開始指示を受けて、前記アドレス発生手段（４ｂ）によるアドレス発生開始後のクロック数をカウントし、カウントしたクロック数が所定のクロック数に達した場合に、前記アドレス発生手段（４ｂ）を停止させる停止指示を出力し、且つ前記第１クロック数カウント手段（６）にクロック数のカウント開始指示を行う第２クロック数カウント手段（３ｂ）と
を備えたことを特徴とする任意波形発生器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、任意の波形を発生する任意波形発生器に関する。
【０００２】
【従来の技術】
近年、携帯電話およびＰＤＡ（Personal  Digital  Assistant）が急速に普及してきている。
【０００３】
これらの携帯電話およびＰＤＡの試験を行うためには、高精度で任意の波形を発生する任意波形発生器を組み込んだ試験装置が必要とされる。
【０００４】
この種の任意波形発生器に関しては、例えば、図５に示す発生器が提案されている（特許  第２５４４２１０号）。
【０００５】
この任意波形発生器は、波形メモリ１１と、シーケンス記憶部１２と、制御・演算回路１３と、アドレス記憶部１４と、アドレス発生部１５と、ラストアドレス検出部１６と、波形切替回路１７と、ＤＡ変換器１８とから構成される。
【０００６】
波形メモリ１１には、各種の定義された複数の波形データが記憶されている。
【０００７】
シーケンス記憶部１２は、制御・演算回路１３により出力されるファーストアドレスとラストアドレスとの組が記憶されている。
【０００８】
制御・演算回路１３は、波形メモリ１１に格納する波形データを定義式により各々演算によって求める機能と、各部に与えるデータおよび信号を発生する機能とを有する。
【０００９】
アドレス記憶部１４には、シーケンス記憶部１２により与えられるファーストアドレスとラストアドレスとが設定されている。
【００１０】
アドレス発生部１５は、波形メモリ１１から波形データを読み出す時に波形メモリ１１に与えるアドレスを発生する機能を有する。
【００１１】
ラストアドレス検出部１６は、アドレス発生部１５により出力されるアドレスがラストアドレスになったことを検出する機能と、検出されたアドレスとラストアドレスとが一致した場合には、一致信号をロード信号（ファーストアドレスをロードする為の信号）としてアドレス発生部１５に出力する機能を有する。
【００１２】
波形切替回路１７は、ある波形を出力している途中で、他の波形に出力を切り替えるための波形切替信号を出力する機能を有する。
【００１３】
ＤＡ変換器１８は、波形メモリ１１から読み出された波形データをアナログ変換し、アナログ変換した波形を出力する機能を有する。
【００１４】
この任意波形発生器は、シーケンス記憶部１２に記憶されたファーストアドレスとラストアドレスとを波形メモリ１１に印加して、当該波形メモリ１１に記憶された波形データを順次読み出し、読み出した波形データをＤＡ変換器１８によってアナログ変換し、読み出した波形データに対応するアナログ波形を発生させるものである。
【００１５】
【発明が解決しようとする課題】
例えば、ＴＤＭＡ（time  division  multiple  access：時分割マルチプルアクセス）方式を採用した無線通信システムを試験する場合、外部から入力されるバーストトリガに同期させて、この無線通信システムに対応した変調波を出力する必要がある。このため、この任意波形発生器では、予め波形メモリに書き込んだ当該変調波の波形データをフレームまたはスロット等の固定長に分割して出力しなければならない。
【００１６】
ＴＤＭＡ方式を採用した無線通信システムの試験時においては、任意波形発生器では、送信するフレームまたはスロット等の固定長毎に、例えばＰＮ（Pseudo  Noise：疑似ランダム雑音）符号を複数の波形データに分割し、分割した波形データを波形メモリから読み出さねばならない。また、通常、このフレームまたはスロットの長さは、波形メモリに読み込んだ波形データの波形長とは何ら関係のない固定長となっている。ここで、フレームとは、送信するデータの一周期分をいう。また、スロットとは、送信するフレームの最小単位のことをいう。
【００１７】
さらに、ＰＮ符号とは、（２ｎ−１）ビット周期のビット列であり、ｎ＝９、１５、２３の場合がよく使用されている。
【００１８】
従って、この任意波形発生器では、ＰＮ符号の長さと、波形メモリに書き込まれた波形データの長さとが互いに素な数値である場合、ＰＮ符号の終端と、波形データの終端とが揃うまで、同じ波形データを繰り返して波形メモリに書き込む必要があるので、膨大な容量の波形メモリを必要とするという問題がある。例えばｎ＝２３のＰＮ符号を用いた場合、ＰＮ符号の長さと波形データの長さとの最小公倍数は、一般的な波形メモリの容量をはるかに超える長さとなるので、実質的に波形メモリを用いては、再現不可能である。
【００１９】
また、この任意波形発生器では、シーケンスメモリには、送信するフレームと、スタートアドレスとエンドアドレスとの組とを一対一対応で書き込まねばならない。このため、送信するフレームの長さが短く、且つ波形メモリに書き込む波形長が長い場合には、（波形長／フレーム長）で表される長さのシーケンスメモリが必要となるので、膨大なシーケンスメモリが必要となり、実現不可能であるという問題がある。
【００２０】
本発明は、上記事情を考慮してなされたもので、シーケンスメモリを用いることなく、かつ波形長と無関係に、波形データの出力オン区間または波形データの出力オフ区間を制御することを可能とする任意波形発生器を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の主旨は、アドレスを順次発生し、当該発生したアドレスを波形メモリに印加する構成により、シーケンスメモリを用いることなく、かつ波形長と無関係に、波形データの出力オン区間および波形データの出力オフ区間を制御することを可能にするという効果を達成することにある。
【００２２】
さて、以上のような本発明の主旨は、具体的には以下のような手段を講じることにより実現される。
【００２３】
第１の発明は、バーストトリガが入力される毎に、所定の波形データを書き込んだ波形メモリからクロックに同期して、任意の波形データを順次読み出し、読み出した波形データをアナログ変換することにより、読み出した波形データに対応するアナログ波形を発生させる任意波形発生器において、クロックに同期して、順次波形データを読み出すためのアドレスを波形メモリに印加すると共に、停止指示に基づいてアドレスの発生を停止し、開始指示に基づいてアドレスの発生を開始するアドレス発生手段と、アドレス発生手段によるアドレス発生開始後のクロック数をカウントし、カウントしたクロック数が所定のクロック数に達した場合に、アドレス発生手段のアドレス発生を停止させる停止指示を出力するクロック数カウント手段と、外部から入力されたバーストトリガのタイミングを調整した後、当該バーストトリガをアドレス発生手段に対し、アドレス発生の開始指示として、さらにクロック数カウント手段に対し、クロックのカウント開始指示としてそれぞれ印加するタイミング調整手段とを備えた任意波形発生器である。
【００２４】
このように、アドレス発生手段は、バーストトリガが入力される毎に第２クロック数カウント手段がクロック数をカウントしている間だけ、アドレスを発生し、発生したアドレスを波形メモリに印加する。
【００２５】
この結果、波形メモリから波形データが読み出され、当該波形データに対応するアナログ波形を発生させるので、シーケンスメモリを用いることなく、かつ波形メモリに記憶された波形データの波形長に無関係に、波形データの出力オン区間および波形データの出力オフ区間を制御することができる。
【００２６】
第２の発明は、所定の波形データを書き込んだ波形メモリからクロックに同期して、任意の波形データを順次読み出し、読み出した波形データをアナログ変換することによって、読み出した波形データに対応するアナログ波形を発生させる任意波形発生器において、クロックに同期して、順次波形データを読み出すためのアドレスを波形メモリに印加すると共に、停止指示に基づいてアドレスの発生を停止し、開始指示に基づいてアドレスの発生を開始するアドレス発生手段と、アドレス発生手段の停止後のクロック数をカウントし、カウントしたクロック数が所定のクロック数に達した場合に、アドレス発生手段にアドレス発生の開始指示を行う第１クロック数カウント手段と、第１クロック数カウント手段から開始指示を受けて、アドレス発生手段によるアドレス発生開始後のクロック数をカウントし、カウントしたクロック数が所定のクロック数に達した場合に、アドレス発生手段を停止させる停止指示を出力し、且つ第１クロック数カウント手段にクロック数のカウント開始指示を行う第２クロック数カウント手段とを備えた任意波形発生器である。
【００２７】
このように、アドレス発生手段は、第２クロック数カウント手段がクロック数をカウントしている間だけ、アドレスを発生し、発生したアドレスを波形メモリに印加する。
【００２８】
この結果、波形メモリから波形データが読み出され、当該波形データに対応するアナログ波形を発生させるので、シーケンスメモリを用いることなく、かつ波形メモリに記憶された波形データの波形長と無関係に、波形データの出力オン区間および波形データの出力オフ区間を制御することができる。
【００２９】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を用いて説明する。
【００３０】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る任意波形発生器の構成例を示す機能ブロック図である。
【００３１】
本実施の形態に係る任意波形発生器は、例えば携帯電話等の基地局と各種の通信を行う端末の動作を試験する試験装置に組み込まれている。そして、任意波形発生器は、被試験端末からほぼ一定の周期で出力されるバーストトリガ信号を受信して、このバーストトリガ信号に同期して波形を発生する。試験装置は、この波形を用いて、被試験端末の試験信号を作成し、作成した試験信号を被試験端末に送信する機能を有する。
【００３２】
本実施の形態に係る任意波形発生器は、波形メモリ１と、タイミング調整部２と、出力長カウント部３ａと、アドレス発生部４ａと、ディジタル・アナログ変換器５（以下、ＤＡ変換器５という）とから構成されている。
【００３３】
波形メモリ１には、所定の波形データが（２ｎ−１）ビットの周期を有するＰＮ符号の波形データ等が記憶されており、アドレス発生部４ａにより出力されたアドレスに基づいて、波形メモリ１に書き込まれた波形データをＤＡ変換器５に出力する。
【００３４】
タイミング調整部２は、外部からバーストトリガの入力を受け付け、タイミングを調整する機能と、入力されたバーストトリガに基づいて、スタート信号を出力長カウント部３ａとアドレス発生部４ａとにそれぞれ出力する機能と、アドレス発生部４ａに、アドレス出力開始指示を行う機能とを有する。なお、タイミング調整部２としては、ディレイカウンタを用いて構成してもよい。ここで、バーストトリガとは、例えばＴＤＭＡ方式を採用する無線通信システムが外部の被試験装置と同期をとるために、出力するフレーム周期のトリガ信号のことをいう。
【００３５】
出力長カウント部３ａは、タイミング調整部２により出力されたスタート信号に基づいて、所定のクロック数をカウントする機能と、送信するフレームのクロック数までカウントしたときに、ストップ信号をアドレス発生部４ａに出力する機能とを有する。上記所定のクロック数（出力長）は、固定でも、外部から可変設定してもよい。
【００３６】
アドレス発生部４ａは、タイミング調整部２により出力されたスタート信号の入力を受け付ける機能と、サンプルクロックを発生させる機能と、当該サンプルクロックに同期させてアドレスを発生する機能と、発生したアドレスを、順次波形メモリ１に印加する機能と、出力長カウント部３ａから出力されたストップ信号を受け付けた場合、次にタイミング調整部２から出力されるスタート信号が入力されるまで、アドレスの発生を停止する機能とを有する。
【００３７】
ＤＡ変換器５は、波形メモリ１から順次読み出された波形データをアナログ変換することによってアナログ波形を発生する機能を有する。
【００３８】
次に、以上のように構成された任意波形発生器の動作について図２を用いて説明する。
【００３９】
始めに、タイミング調整部２は、外部からバーストトリガが入力されると、スタート信号をアドレス発生部４ａと、出力長カウント部３ａとに出力する（ＳＴ１）。
【００４０】
次に、アドレス発生部４ａは、アドレスを順次発生し、発生したアドレスを波形メモリ１に印加する（ＳＴ２）。
【００４１】
次に、出力長カウント部３ａは、クロック数をカウントし、当該カウントされたクロック数が所定値になると、ストップ信号をアドレス発生部４ａに出力する（ＳＴ３）。
【００４２】
次に、アドレス発生部４ａは、出力長カウント部３ａから出力されたストップ信号を受け取ると、発生したアドレスを順次波形メモリ１に印加する処理を終了すると共に、次にタイミング調整部２からスタート信号が出力されるまで待機する（ＳＴ４）。これにより、バースト信号が出力される。
【００４３】
以上の一連の動作をもって、任意波形発生器は、バースト信号に対応するアナログ信号を発生させることができる。
【００４４】
上述したように本実施の形態によれば、アドレス発生部４ａは、タイミング調整部２から出力されたスタート信号を受け取ると、順次アドレスを発生し、発生したアドレスを波形メモリ１に印加する。また、アドレス発生部４ａは、出力長カウント部３ａから出力されたストップ信号を受け取ると、アドレスを発生する処理を停止する。
【００４５】
この結果、アドレス発生部４ａにより発生されたアドレスは、出力長カウント部３ａがクロック数をカウントしている間だけ、波形メモリ１に印加され、当該アドレスに記憶されている波形データが波形メモリ１から読み出されるので、シーケンスメモリを用いることなく、かつ波形メモリ１に記憶されている波形データの波形長と無関係に、バーストオン区間およびバーストオフ区間を制御することができる。
【００４６】
本実施の形態によれば、波形メモリ１に書き込む波形データの波形長に、無関係にバースト長を設定することができる。
【００４７】
本実施の形態によれば、シーケンスメモリが不要となるので、回路規模を小型化することができる。
【００４８】
＜第２の実施の形態＞
図３は、本発明の第２の実施の形態に係る任意波形発生器の構成例を示す機能ブロック図である。なお、図１に示す第１の実施の形態に係る任意波形発生器と同一部分には、同一符号を付して、その詳しい説明を省略し、ここでは主として異なる部分に関して説明する。
【００４９】
本実施の形態に係る任意波形発生器は、波形メモリ１と、出力長カウント部３ｂと、停止長カウント部６と、アドレス発生部４ｂと、ＤＡ変換器５とから構成されている。
【００５０】
本実施の形態に係る任意波形発生器は、任意波形発生器の内部または外部から入力されるスタート信号により動作を開始する。
【００５１】
出力長カウント部４ｂは、任意波形発生器の内部または外部から入力されたスタート信号を受け付ける機能と、アドレス発生部４ｂによりアドレス発生が開始された後、クロック数をカウントする機能と、当該カウントされたクロック数が所定のクロック数（固定でもよいし、外部から可変設定してもよい）まで達した場合、アドレス発生部４ｂにアドレス発生のストップ信号を出力する機能と、当該カウントされたクロック数が所定のクロック数まで達した場合、停止長カウント部６にクロック数のカウントのスタート信号を出力する機能とを有する。
【００５２】
停止長カウント部６は、出力長カウント部３ｂから出力されたクロック数のカウントのスタート信号を受け付ける機能と、クロック数のカウントを開始する機能と、カウントしたクロック数が所定のクロック数（固定でもよいし、外部から可変設定してもよい）まで達した場合に、アドレス発生部４ｂにアドレス発生を開始させるためのスタート信号を出力する機能を有する。なお、本実施の形態では、停止長カウント部６のクロック数は有限の値に設定して使用しているが、これに限らず、カウント数を無限大に設定することもできる。これにより、停止長カウント部６がクロック数を継続してカウントし続け、アドレス発生部４ｂにスタート信号を出力しなくなる。なお、出力長カウント部３ｂおよび停止長カウント部６がカウントする所定のクロック数は、同じ数であっても、異なる数であってもよい（通常は、異なる数になることが多い）。
【００５３】
その結果、アドレス発生部４ｂは、任意波形発生器の内部または外部から入力されるスタート信号によりアドレス発生を開始し、発生したアドレスを波形メモリ１に印加する。そして、アドレス発生部４ｂは、出力長カウント部３ｂから出力されるストップ信号によりアドレスの発生を終了する。
【００５４】
従って、停止長カウント部６のカウントするアドレス数の設定を無限大にすることにより、任意波形発生器の内部または外部から入力されるスタート信号に同期させて動作させることができる。
【００５５】
アドレス発生部４ｂは、任意波形発生器の内部または外部から入力されたスタート信号を受け付ける機能と、停止長カウント部６により出力されたスタート信号の入力を受け付ける機能と、順次アドレスを発生する機能と、発生したアドレスを順次波形メモリ１に印加する機能と、出力長カウント部３ｂから出力されたストップ信号を受け付けた場合、次に任意波形発生器の内部または外部から入力されるか若しくは停止長カウント部６から出力されるスタート信号が入力されるまでアドレス発生を停止する機能とを有する。
【００５６】
次に、以上のように構成した本実施の形態に係る任意波形発生器の動作について図４を用いて説明する。
【００５７】
始めに、任意波形発生器の内部または外部からスタート信号が入力されると、入力されたスタート信号は、出力長カウント部３ｂとアドレス発生部４ｂとに入力される（ＳＴ１１）。
【００５８】
次に、アドレス発生部４ｂは、任意波形発生器の内部または外部から入力されたスタート信号を受け取ると、波形メモリから波形データを読み出すためのアドレスを順次発生し、発生したアドレスを順次波形メモリ１に印加し、また出力長かウント部３ｂは、クロック数のカウントを開始する（ＳＴ１２）。これによりバースト信号が波形メモリ１から読み出される。
【００５９】
次に、出力長カウント部３ｂは、当該カウントしたクロック数が所定のクロック数まで達した場合に、アドレス発生部４ｂにアドレス発生を停止させるためのストップ信号を出力すると共に、停止長カウント部６にクロック数のカウントを開始させるためのスタート信号を出力する（ＳＴ１３）。
【００６０】
次に、停止長カウント部６は、出力長カウント部３ｂから出力されたスタート信号を受け取ると、クロック数をカウントし、当該カウントしたクロック数が所定のアドレス数に達した場合、アドレス発生部４ｂにアドレス発生を開始させるためのスタート信号を出力すると共に、出力長カウント部３ｂにクロック数のカウントを開始させるためのスタート信号を出力する（ＳＴ１４）。
【００６１】
次に、工程ＳＴ１２に戻り、アドレス発生部４ｂは、停止長カウント部６から出力されたスタート信号を受け取ると、波形メモリ１から波形データを読み出すためのアドレスを順次発生し、発生したアドレスを波形メモリ１に印加し、また出力長カウント部３ｂは、クロック数のカウントを開始する。
【００６２】
以上の一連の動作を繰り返すことによりバースト信号に対応するアナログ波形を繰り返し発生させることができる。
【００６３】
上述したように本実施の形態によれば、アドレス発生部４ｂは、停止長カウント部６から出力されたかまたは任意波形発生器の内部または外部から入力されたスタート信号を受け取ると、出力長カウント部３ｂが所定値までクロック数をカウントし、しかる後、ストップ信号を出力するまでの間、アドレスを発生し、発生したアドレスを波形メモリ１に印加する。
【００６４】
この結果、波形メモリ１に記憶された波形データは、出力長カウント部３ｂが所定値までクロック数をカウントし、しかる後、ストップ信号を出力するまでの間、波形メモリ１から読み出され、停止長カウント部６が所定値までクロック数をカウントした後、スタート信号を出力するまでの間、波形メモリ１からの波形データの読み出しが停止するので、シーケンスメモリを用いることなく、かつ波形メモリ１に記憶される波形データの波形長と無関係にバーストオン区間およびバーストオフ区間を制御することができる。
【００６５】
本実施の形態によれば、停止長カウント部６の停止長の設定を無限大にすることによって停止長カウント部６からのストップ信号のアドレス発生部４ｂへの出力を抑制するので、アドレス発生部４ｂは、バーストトリガが入力される度に、アドレスを順次発生し、発生したアドレスを波形メモリ１に印加する。
【００６６】
この結果、任意波形発生器は、入力されたバーストトリガに同期させて波形メモリ１に印加されたアドレスに記憶された波形データが読み出され、当該波形データに対応するアナログ波形を出力させることができる。
【００６７】
本実施の形態によれば、シーケンスメモリが不要になるので、回路規模を小さくすることができる。
【００６８】
本実施の形態によれば、停止長カウント部６のカウントするクロック数の設定を有限長とすることにより、自走モードで運用することができる。
【００６９】
なお、本発明は、上記各実施の形態に限定されるものでなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。例えば、上記各実施の形態では、任意波形発生器を波形メモリ１に記憶させたバースト信号のデータを読み出し、バースト信号に対応するアナログ波形を発生する形態に適用したが、これに限らず、波形メモリ１上に記憶された任意の波形データを読み出す任意波形発生器に変更可能である。
【００７０】
さらに、上記実施形態には、種々の段階の発明が含まれており、開示されている複数の構成要件における適宜な組み合わせにより種々の発明が抽出できる。例えば、実施形態に示されている全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出できる。
【００７１】
【発明の効果】
以上詳述したように本発明によれば、シーケンスメモリを用いることなく、かつ波形長と無関係に、波形データの出力オン区間および波形データの出力オフ区間を制御することを可能とする任意波形発生器を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係る任意波形発生器の構成例を示す機能ブロック図。
【図２】同実施の形態に係る任意波形発生器の動作を説明するフローチャート。
【図３】本発明の第２実施の形態に係る任意波形発生器の構成例を示す機能ブロック図。
【図４】同実施の形態に係る任意波形発生器の動作を説明するフローチャート。
【図５】従来から用いられている任意波形発生器の構成例を示す概要図。
【符号の説明】
１…波形メモリ
２…タイミング調整部
３ａ…出力長カウント部
３ｂ…出力長カウント部
４ａ…アドレス発生部
４ｂ…アドレス発生部
５…ＤＡ変換器
６…停止長カウント部
【図１】
0003880394.tif 000002
【図２】
0003880394.tif 000003
【図３】
0003880394.tif 000004
【図４】
0003880394.tif 000005
【図５】
0003880394.tif 000006