(57)【特許請求の範囲】
【請求項１】
表面及び裏面に電極を有する配線基板と、上記配線基板の一方の面に所定高さを有するように設けられた突起電極と、上記配線基板の電極と電気的に接続されるように上記配線基板の上記一方の面に設けられ厚みが上記突起電極の高さよりも小さい半導体チップと、上記配線基板の上記一方の面側が凹に反るようにかつ上記配線基板の電極と電気的に接続されるように上記配線基板の他方の面に設けられ厚みが上記半導体チップの厚みより大きい電子部品とを備えた半導体装置。
【請求項２】
電子部品の線膨張係数が、配線基板の線膨張係数より小さい請求の範囲第１項に記載の半導体装置。
【請求項３】
上記突起電極の高さが０.３ｍｍ以下である請求の範囲第１項に記載の半導体装置。
【請求項４】
反りは椀状の反りで、配線基板の中央部と周辺部と高さの差が１００μｍ以下である請求の範囲第１項に記載の半導体装置。
【請求項５】
電子部品は複数の半導体チップを積層したものである請求の範囲第１項に記載の半導体装置。
【請求項６】
電子部品の厚みが０．３ｍｍ以上である請求の範囲第１項に記載の半導体装置。
【請求項７】
平面的な大きさにおいて、電子部品が半導体チップより大きい請求の範囲第１項に記載の半導体装置。
【請求項８】
配線基板が樹脂基板である請求の範囲第１項に記載の半導体装置。
【請求項９】
装着される側に突起電極及び半導体チップが設けられ上記装着される側と反対側に電子部品が設けられた半導体装置を上記突起電極を介して実装基板に装着し電子機器を製造する電子機器の製造方法であって、
上記半導体チップの厚みが上記突起電極の高さよりも小さく上記電子部品の厚みが上記半導体チップの厚みより大きく上記装着される側が凹に反っている半導体装置と上記実装基板とを位置合わせし、上記半導体装置が反った状態で上記半導体装置を上記実装基板に押し付けて上記突起電極を介して上記半導体装置を上記実装基板に装着する電子機器の製造方法。
【請求項１０】
電子部品の線膨張係数が、配線基板の線膨張係数よりも小さい請求の範囲第９項に記載の電子機器の製造方法。
【請求項１１】
上記突起電極の高さが０.３ｍｍ以下である請求の範囲第９項に記載の電子機器の製造方法。
【請求項１２】
半導体装置は、
加熱しながら配線基板に電子部品を接合した後に冷却し、上記配線基板の装着される側が凹に反るように上記配線基板に上記電子部品を実装する工程と、
上記配線基板の装着される側に半導体チップを実装する工程と、
上記配線基板の装着される側に突起電極を形成する工程と
を含んだ製造工程で製造される請求の範囲第９項に記載の電子機器の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高密度に半導体チップが実装される半導体装置、この半導体装置が装着される携帯情報端末等の電子機器の製造方法、電子機器及び携帯情報端末に関するものである。
【０００２】
【従来の技術】
携帯電話等の携帯情報端末に代表される電子機器では、小型化特に薄型化を図る必要がある。この小型化のための半導体チップの実装方法はいろいろ提案されているが、なかでも２つの半導体チップを相対向させて配線板の表面と裏面とにそれぞれを配置する手法は有用である。このような、１つの配線板の表面と裏面とに半導体チップを実装する手法には、主に２つの手法がある。
【０００３】
その１つ目の手法は、配線板と実装基板との間に実装接続用の基板を設け、この接続用の基板を介して配線板を実装基板に接続するもので、裏面の半導体チップが実装基板に触れることなく実装できるようになっている。
【０００４】
図１１は、このような手法で実装された従来の電子機器の断面図で、例えば、特開平７−２４０４９６号公報に開示されている従来の電子機器の断面図である。図１１に示すように、実装基板１０８に半導体装置が装着されて電子機器が構成されている。半導体装置は、１つの配線板１０３の表面と裏面とにそれぞれ半導体チップ１０１ａ、１０１ｂが実装された構造になっている。そして、配線基板１０３は接続用基板１０６を介して実装基板１０８に接合されるとともに電気的に接続されている。つまり、配線板１０３の電極１０４と接続用基板１０６の電極１１６との電気的な接続、および接続用基板１０６の電極１１６と実装基板１０８の電極１０９との電気的な接続は、いずれもはんだバンプ１０７によって実現されている。ここで、半導体チップ１０１ｂの厚さは、実装基板への接続が妨げられないように、接続用基板１０６とはんだバンプ１０７とを合わせた厚さよりも薄く設定されている。なお、配線基板１０３と第１、第２の半導体チップ１０１ａ、１０１ｂとは電極１０２で電気的に接続されている。また、配線板１０３と第１、第２の半導体チップ１０１ａ、１０１ｂ、配線板１０３と接続用基板１０６との接続部は、封止樹脂１０５によって封止されている。
【０００５】
２つ目の手法は、配線板の裏面に凹部を設けて、この凹部に半導体チップを嵌め込むように装着するもので、この手法でも裏面の半導体チップが実装基板に触れることなく実装できるようになっている。
【０００６】
図１２は、このような手法で実装された従来の電子機器の断面図で、例えば、特開平１０−７９４０５号公報に開示されている従来の電子機器の断面図である。図１２に示すように、配線板の裏面に凹部を設けて、この凹部に半導体チップ１０１ｂを嵌め込むように装着する。半導体チップ１０１ｂの凹部への装着により、はんだバンプ１０７と実装基板の電極（図示は省略する）との接続は、半導体チップ１０１ｂに妨害されることなく達成することができる。なお、配線基板１０３と第１、第２の半導体チップ１０１ａ、１０１ｂとは電極１０２で電気的に接続されている。また、配線板１０３と第１、第２の半導体チップ１０１ａ、１０１ｂとの接続部は、封止樹脂１０５によって封止されている。
【０００７】
このように、１つ目、２つ目の手法では、裏面の半導体チップが実装基板に接触しないように配線基板を実装基板に装着することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、１つ目の手法では、高価な接続用基板を用いなければならず電子機器の製造コストを押し上げてしまう。さらに接続用基板を介して配線基板と実装基板とを接合させているので、接続用基板を挟む分厚くなり薄型化が図りにくいという問題点があった。
【０００９】
２つ目の手法では、配線板に凹部を形成しなければならず、特別な工数を要することにより、この手法でも電子機器の製造コストを押し上げてしまうという問題点があった。
【００１０】
また、接続用基板を用いたり配線基板に凹部を形成したりすることなく、両面に半導体チップが実装された配線基板を実装基板に搭載するには、半導体チップ１０１ｂの厚みを極力小さくすることが考えられる。しかしながら、この場合には、半導体チップ１０１ｂの厚みが小さくなることで剛性が低下し信頼性が落ちる等の問題点があった。
【００１１】
さらに、通常、微細配線を形成する配線基板は、その材料構成から実装基板より線膨張係数が大きく、配線基板と実装基板とでは線膨張係数が異なっている。このような線膨張係数が相違する配線基板と実装基板とを熱処理を伴ってはんだ接合すると、室温まで戻したときに配線基板の熱収縮が実装基板より大きいので、図１３に示すように、配線基板１０３が実装基板１０８側に凸状に反る。それに伴い配線基板１０３の裏面に実装された半導体チップ１０１ｂも実装基板側に凸状に反った状態になるので、半導体チップ１０１ｂが実装基板１０８に接触して破損するという問題点があった。
【００１２】
また、半導体チップ１０１ｂと実装基板１０８との隙間が小さいと、実装時に半導体チップ１０１ｂが実装基板１０８に接触しない場合でも、製品使用時の外圧などにより実装基板１０８に曲げあるいはねじり応力が生じると、やはり、半導体チップ１０１ｂの表面が実装基板１０８に接触し、半導体チップ１０１ｂが破損してしまうという問題があった。
【００１３】
本発明は、上記のような従来の問題点を解決するためになされたもので、電気特性を劣化させずに配線板の両面に半導体チップを配置した低コストの半導体装置、電子機器の製造方法、電子機器及び携帯情報端末を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る半導体装置は、表面及び裏面に電極を有する配線基板と、上記配線基板の一方の面に所定高さを有するように設けられた突起電極と、上記配線基板の電極と電気的に接続されるように上記配線基板の上記一方の面に設けられ厚みが上記突起電極の高さよりも小さい半導体チップと、上記配線基板の上記一方の面側が凹に反るようにかつ上記配線基板の電極と電気的に接続されるように上記配線基板の他方の面に設けられ厚みが上記半導体チップの厚みより大きい電子部品とを備えている。
【００１５】
かかる半導体装置では、配線基板が突起電極（バンプ）を設けた側に反る（突起電極が設けられている側に凹部ができる）ようになっており、半導体チップが実装された配線基板を実装基板に搭載する時に、半導体チップが実装基板に接触することがなく、半導体チップを傷つけることなく装着できるようになっている。さらに、接続用基板を用いたり配線基板に凹部を形成したりすることがないので、安価に半導体装置を製造することができる。
【００１６】
このように配線基板が突起電極を設けた側に反るようにするには、反りの大きさと向きが電子部品と配線基板とでほとんど決まることより、電子部品の線膨張係数を、配線基板の線膨張係数よりも小さくすればよい。また、突起電極の高さが０.３ｍｍ以下であるのが好ましい。
【００１７】
配線基板の反りは、半導体チップの縦横の寸法が同一の場合には縦横同じの椀状の反りになり、寸法が同一でない場合には縦方向と横方向とで反りの度合いが異なる椀状の反りになる。この反りが大きすぎると、実装基板上に設けた突起電極で吸収ができなくなるため、また、電子部品又は半導体チップでの電気特性が劣化するため、配線基板の反りは、配線基板の中央部と周辺部と高さの差が１００μｍ以下になるようにするのが好ましい。また、必ず反りを生じさせる必要があるので、配線基板の中央部と周辺部と高さの差は５μｍ〜１００μｍにするのがより好ましく、実際の製造を考慮すると１０μｍ〜４０μｍにするのがよい。
【００１８】
また、電子部品は、１つの半導体チップであってもよいし、複数の半導体チップを複数積層したものであってもよい。そして、電子部品の厚みは、確実に剛性を高め、電気特性の劣化を抑制するためには、０．３ｍｍ以上とすることが望ましい。一方むやみに電子部品の厚みを厚くすると、半導体装置として厚くなり薄型化に逆行するので、０．６５ｍｍ以下程度とすることが望ましい。なお、さらに確実に剛性を高め、電気特性の劣化を防止するため、平面的な大きさにおいて、電子部品を半導体チップより大きくしてもよい。
【００１９】
また、配線基板は、例えばプリント基板、プリント基板表面にエポキシ樹脂とめっきにより微細な配線層を形成した基板、ポリイミド樹脂と導体からなる樹脂基板を用いるのが好ましい。
【００２３】
また、本発明に係る電子機器の製造方法は、装着される側に突起電極及び半導体チップが設けられ上記装着される側と反対側に電子部品が設けられた半導体装置を上記突起電極を介して実装基板に装着し電子機器を製造する電子機器の製造方法であって、上記半導体チップの厚みが上記突起電極の高さよりも小さく上記電子部品の厚みが上記半導体チップの厚みより大きく上記装着される側が凹に反っている半導体装置と上記実装基板とを位置合わせし、上記半導体装置が反った状態で上記半導体装置を上記実装基板に押し付けて上記突起電極を介して上記半導体装置を上記実装基板に装着するものである。
【００２４】
かかる電子機器の製造方法では、配線基板に設けられた突起電極の高さと半導体チップの厚さ（高さ）の差が小さくても、配線基板の実装基板側が凹に反った状態で実装基板に装着されるので、半導体チップが実装基板に接触することなく装着され、半導体チップが実装基板に接触して傷つくのを防止することができる。
【００２５】
このように配線基板が突起電極を設けた側に反るように、電子部品の線膨張係数を、配線基板の線膨張係数よりも小さくすればよい。この場合には、配線基板の線膨張係数が電子部品の線膨張係数よりも大きいので、冷却時の収縮量は配線基板の方が電子部品よりも大きくなる。このため、配線基板が電子部品に比べてより大きく縮み、配線基板は電子部品側が凸状になる椀状の反りを伴なうようになる。また、突起電極の高さが０.３ｍｍ以下であるのが好ましい。
【００２６】
この半導体装置は、加熱しながら配線基板に電子部品を接合した後に冷却し、上記配線基板の装着される側が凹に反るように上記配線基板に上記電子部品を実装する工程と、上記配線基板の装着される側に半導体チップを実装する工程と、上記配線基板の装着される側に突起電極を形成する工程とを含んだ製造工程で製造すればよい。
【００３１】
【発明の実施の形態】
本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。
【００３２】
実施の形態１．
図１は、この発明の実施の形態１における半導体装置の概略構成を示す断面図であり、反りを実際よりも強調して示している。図１において、第１の半導体チップ１ａ（電子部品）と第２の半導体チップ１ｂとは、それぞれ配線板３の表面と裏面とに配置され、各半導体チップの面に設けられた接続電極２と配線板３の電極４とが電気的に接続されている。これらの電極の接続部は、封止樹脂５により覆われ保護されている。また、配線板３の裏面には、実装基板（図示せず）の電極と電気的に接続するための接続用突起電極であるはんだバンプ７が形成されている。
【００３３】
本実施の形態において、第２の半導体チップ１ｂの厚さははんだバンプ７の高さより小さく構成されており、配線基板３の裏面、すなわち実装基板と配線基板との間に搭載できるようになっている。しかも第１の半導体チップ１ａの厚さを第２の半導体チップ１ｂの厚さより大きくして、半導体装置１０としての構成を確保できるように構成されている。さらに、配線基板３は第２の半導体チップ１ｂが搭載される裏面側に凹状に反るように、第２の半導体チップ１ｂが実装基板と接触しないように構成されている。
【００３４】
例えば厚さ０．４ｍｍ程度の配線基板３に厚さ０．４ｍｍ程度の第１の半導体チップ１ａと、厚さ０．１５ｍｍ程度の第２の半導体チップ１ｂを接続し、また、はんだバンプ７を、０．３ｍｍ程度以下の高さ（厚さ）に形成すると、これらの複合体である半導体装置１０は、微小のうねりを生じずに、１０μｍ程度の反りを生ずる。この反りで電気特性の劣化を生じることはない。
【００３５】
上記反りは、第１の半導体チップ１ａと第２の半導体チップ１ｂの厚さを変えれば制御できる。第２の半導体チップ１ｂ厚さは、第１の半導体チップ１ａの厚さの６６％程度以下が好ましく、また剛性を確保する観点から５０μｍ程度以上が好ましい。
【００３６】
配線基板３の反りは、半導体チップの縦横の寸法が同一の場合には縦横同じの椀状の反りになり、寸法が同一でない場合には縦方向と横方向とで反りの度合いが異なる椀状の反りになる。この反りが大きすぎると、実装基板上に設けた突起電極７で吸収ができなくなるため、また、第１の半導体チップ１ａまたは第２の半導体チップ１ｂでの電気特性が劣化するため、配線基板３の反りは、配線基板３の中央部と周辺部と高さの差が１００μｍ以下になるようにするのが好ましい。また、必ず反りを生じさせる必要があるので、配線基板３の中央部と周辺部と高さの差は５μｍ〜１００μｍ程度にするのがより好ましく、実際の製造を考慮すると１０μｍ〜４０μｍにするのがよい。
【００３７】
第１の半導体チップ１ａの厚みは、確実に剛性を高め、電気特性の劣化を抑制するためには、０．３ｍｍ以上とすることが望ましい。一方むやみに電子部品の厚みを厚くすると、半導体装置１０として厚くなり薄型化に逆行するので、０．６５ｍｍ以下程度とすることが望ましい。
【００３８】
また、配線基板に微少なうねりとして現われる微少座屈があると、搭載される半導体チップの面内で応力のむらが発生し、電気特性が劣化するが、この実施の形態では、局所的な反りではなく、配線基板が全体的に反るようにしているので、全体的な反りは生じるものの、半導体チップの材料中に実際に生じる歪みや残留応力は、上記の周期的な微小座屈に比べれば、非常に小さい値に限定され、電気特性が劣化することはない。
【００３９】
実施の形態２．
図１において、第１の半導体チップ１ａを線膨張係数３．５×１０-6（１／℃）程度、厚さ０．３ｍｍ以上のシリコンチップ、配線基板３を線膨張係数１６×１０-6（１／℃）程度、厚さ０．６ｍｍ程度のプリント配線板とした。電極の接続部を保護する樹脂は線膨張係数が５０×１０-6（１／℃）程度と大きいものを用いたが、厚さは０．０３ｍｍ程度と小さいため、反りの大きさや方向に大きな影響を及ぼさない。したがって、反りの大きさと方向を第１の半導体チップ１ａと配線基板３とで決めることができ、冷却時の収縮量が大きい配線基板３が第１の半導体チップ１ａよりも縮み、第２の半導体チップ１ｂ側に凹状の反りを形成することができる。
【００４０】
本実施の形態において、図１における配線基板３の中央部と周辺部との高さの差ｈは、１０μｍ程度であった。この高さの差ｈは、はんだバンプ７と配線基板３の電極との接続を確保するために、１００μｍ以下であることが望ましい。さらに、本実施の形態において、第１の半導体チップ１ａ、第２の半導体チップ１ｂの厚さと配線板３の厚さを種々変えて反りを算出すると、第１の半導体チップ１ａの厚さが０．３ｍｍ未満になると、剛性は大きく低下し、このために反りは急激に増加する。したがって、第１の半導体チップ１ａの厚さを０．３ｍｍ以上に設定して、複合体としての半導体装置１０の剛性を低下させないことが好ましい。
【００４１】
このように、第１の半導体チップ１ａの厚さを０．３ｍｍ以上として、第２の半導体チップ１ｂをそれより薄くするのは、反りの発生促進とともに、反りの一定範囲内への抑制という作用を有する。
【００４２】
実施の形態３．
図１において、第１の半導体チップ１ａを線膨張係数３．５×１０-6（１／℃）程度、厚さ０．１５ｍｍ程度のシリコンチップ、第２の半導体チップ１ｂを線膨張係数５．７×１０-6（１／℃）程度、厚さ０．１５ｍｍ程度のガリウム砒素（ＧａＡｓ）チップ、配線基板３を線膨張係数１６×１０-6（１／℃）程度、厚さ０．６ｍｍ程度のプリント配線板とした。
【００４３】
本実施の形態においては、反りの大きさと方向を第１の半導体チップ１ａと第２の半導体チップ１ｂで決めることができ、冷却時の収縮量が大きい第２の半導体チップ１ｂが第１の半導体チップ１ａよりも縮み、配線基板３を第２の半導体チップ１ｂ側に凹状に反らせることができる。
【００４４】
実施の形態４．
図２は、この発明の実施の形態４における半導体装置の概略構成を示す断面図であり、反りを実際よりも強調して示している。図２において、第１の半導体チップ１ａ（電子部品）と第２の半導体チップ１ｂとは、それぞれ配線板３の表面と裏面とに配置され、各半導体チップの面に設けられた接続電極２と配線板３の電極４とが電気的に接続されている。これらの電極の接続部は、封止樹脂５により覆われ保護されている。また、配線板３の裏面には、実装基板（図示せず）の電極と電気的に接続するための接続用突起電極であるはんだバンプ７が形成されている。
【００４５】
本実施の形態において、第１の半導体チップ１ａと第２の半導体チップ１ｂとは平面的な大きさが異なる。しかも、大きい方を第１の半導体チップ１ａとして接続しているので、上記実施の形態１と同様に配線基板３を反らせることができ、かつ剛性が向上し、微小座屈の抑制をより一層確実にすることができる。
【００４６】
実施の形態５．
図３は、この発明の実施の形態５における半導体装置の概略構成を示す断面図である。図４は、この発明の実施の形態５における他の半導体装置の概略構成を示す断面図である。図５は、図４に示した半導体装置の概略平面図である。
【００４７】
図３において、電子部品１ａは２つの半導体チップで構成されており、この２つのチップのトータル厚さが、配線基板３の反対面に搭載された第２の半導体チップ１ｂの厚さより厚く構成されている。さらに、配線板３の裏面には、実装基板（図示せず）の電極と電気的に接続するための接続用突起電極であるはんだバンプ７が形成されている。
【００４８】
本実施の形態において、第２の半導体チップ１ｂの厚さははんだバンプ７の高さより小さく構成されており、配線基板の裏面、すなわち実装基板と配線基板との間に搭載できるようになっている。しかも電子部品１ａの厚さを第２の半導体チップ１ｂの厚さより大きくして、半導体装置としての剛性を確保できるように構成されている。さらに、配線基板３は第２の半導体チップ１ｂが搭載される裏面側に凹状に反るように、第２の半導体チップ１ｂが実装基板と接触しないように構成されている。
【００４９】
上記実施の形態１と同様に、２つの半導体チップで構成された電子部品１ａの厚さは、０．３ｍｍ以上が好ましい。また、第２の半導体チップ１ｂの厚さは、電子部品１ａの厚さの６６％以下程度が好ましい。
【００５０】
また、２つのチップの搭載方法は特に限定するものではないが、例えば、２つの半導体チップを接着剤で貼りあわせ、上側の半導体チップの電極と配線基板３の電極との接続はワイヤを用いればよい。
【００５１】
本実施の形態では、電子部品１ａとして、２つの半導体チップを搭載する例を示したが、例えば図４に示すように、さらに半導体チップを搭載して、電子部品を複数の半導体チップで構成してもよい。複数の半導体チップの電極と配線基板との接続は、例えば図５に示すように、接続配線同士が接触しないようにワイヤで接続できる。
【００５２】
実施の形態６．
図６は、この発明の実施の形態６における半導体装置の製造方法を示す工程図である。本実施の形態においては、まず、図６（ａ）に示すように、配線基板３の電極４に電子部品１ａの接続電極２を位置合わせし、例えばフリップチップボンディング法により、接続電極２を溶融させて接続した後、接続信頼性を高めるために電子部品１ａと配線基板３間の隙間を封止樹脂５で満たす。配線基板３に樹脂で構成される基板を用いた場合、線膨張係数は１５〜４０×１０-6（１／℃）程度であり、シリコンやガリウム砒素などの半導体で構成される電子部品１ａの３〜６×１０-6（１／℃）程度に比べて大きい。そのため、電子部品１ａを加熱状態で配線基板３上に接続した後、室温まで冷却すると、配線基板３は電子部品１ａよりも大きく縮むため、この時点で電子部品１ａ側に凸状に反る。
【００５３】
次に図６（ｂ）に示すように、配線基板３の他方の面の電極４に第２の半導体チップ１ｂの接続電極２を位置合わせし、同様にして加熱冷却して接続した後、接続信頼性を高めるために第２の半導体チップ１ｂと配線基板３間の隙間を封止樹脂５で満たす。ここで、第２の半導体チップ１ｂは電子部品１ａよりも薄く、配線基板３を曲げる力は小さいため、配線基板３は電子部品１ａ側に凸状に反ったままとなる。
【００５４】
厚さ０．３ｍｍの電子部品１ａ、厚さ０．１５ｍｍの第２の半導体チップ１ｂを用いた場合、反りは１０μｍ程度となる。
【００５５】
次に図６（ｃ）に示すように、配線基板３の周辺に突起電極７を形成する。その形成方法は、例えば、配線基板３の電極４上にはんだボール７を配置し、加熱してはんだを溶融する。クリームはんだを配線基板３の電極４に印刷し、加熱することによって突起電極を形成することもできる。例えば、はんだボール間隔を０．５ｍｍにするためには、直径が０．３ｍｍ程度のはんだボールを用いればよい。この時突起電極７の高さは０．２３ｍｍ程度となる。したがって、突起電極７を実装基板（図示せず）に実装する場合、第２の半導体チップ１ｂの厚さが０．１５ｍｍ、第２の半導体チップ１ｂを配線基板３に接続するための接続電極２の高さが３０μｍ、配線基板３上の電極４の厚さが２０μｍ、配線基板３の反りを１０μｍとすると、実装基板に搭載したときに１０μｍの反りのもどりがあるとしても、第２の半導体チップ１ｂと実装基板の間隔は３０μｍ程度確保できる。
【００５６】
この間隔を確保すれば、外圧などにより半導体装置１０が実装基板に押付けられても、第２の半導体チップ１ｂは実装基板に接触しない。
【００５７】
このように、配線基板３を反らせた状態で、半導体装置１０を製造することができる。
【００５８】
なお、本実施の形態において、電子部品１ａを配線基板３に実装する方法として、フリップチップボンディングの例を示したが、さらに詳しくは異方性導電接着フィルム（導電粒子をエポキシ樹脂フィルム中含有させたフィルム）を配線基板３に配置し、これに、加熱した半導体チップを押しつけた。上記異方性導電接着フィルムはたとえば熱硬化型のエポキシ接着剤からなっているために、加熱しながら電子部品１ａを配線基板３に押しつけている間に樹脂は硬化する。
【００５９】
また、はんだを用いたフリップチップボンディングでもよい。はんだは鉛すずまたは銀すずなどの合金が用いられ、例えば蒸着、はんだぺーストを印刷、ボールボンダなどにより形成できる。はんだに換えて金や銅などを用いてもよい。この場合、導電性接着剤または導電粒子を接続電極と配線基板３の電極４に介在させて接続することができる。また接続電極２と配線基板３の電極４との間にはんだを介在させて接続してもよい。また、フリップチップボンディングに換えてワイヤボンディングを用いてもよい。
【００６０】
また、配線基板３はたとえばプリント基板、ポリイミド樹脂などの樹脂材料が用いられる。特に電子部品１ａ、第２の半導体チップ１ｂの電極２の間隔が小さい（１００μｍ以下）場合、プリント基板では小間隔で電極を形成できないため、プリント基板上の樹脂層にめっきなどで微細な配線層を形成するビルトアップ基板を用いることができる。
【００６１】
実施の形態７．
図７は、この発明の実施の形態７における電子機器の製造方法を示す工程図である。本実施の形態においては、まず、図７（ａ）に示すように、実装基板８の電極９上に接続用導電材１６を配置する。接続用導電材１６は例えば微細なはんだ粒子を溶剤に溶かしたクリーム状であって、印刷で配置される。接続用導電材１６の高さは電極間隔に依存するが、電極間隔が０．５ｍｍの場合、０．１ｍｍ程度とする。
【００６２】
図７（ｂ）は、上記実装基板８上の電極９と、半導体装置１０の突起電極７の位置合わせをした後、半導体装置１０を実装基板８上に搭載した状態を示す（加熱は行っていない）。ここで、配線基板３の反りは１００μｍ以内とし、半導体装置１０の突起電極７を接続用導電材１６に十分接触するようにした。
【００６３】
図７（ｃ）は上記実装基板を２４０℃程度で加熱して、はんだを溶融し、室温に戻した状態を示す。実装基板に例えばガラス繊維のはいったガラスエポキシ樹脂を用いると、上記実装基板は、樹脂材料あるいは樹脂材料比率の高い複合材料で構成される配線基板３よりも線膨張係数が小さいため、熱収縮が配線基板よりも小さく、配線基板３のそりは図７（ｂ）の状態より緩和される。
【００６４】
本実施の形態において、図７（ｂ）の状態から図７（ｃ）の状態で緩和される反り量は１０μｍ程度であった。したがって、第２の半導体チップ１ｂと実装基板８との間隔は数十μｍ確保できている。
【００６５】
なお、本実施の形態において、接続用導電材１６の高さを１００μｍとする例を示したが、電極９の間隔が小さくなるほど、接続用導電材１６の高さを低くせざるを得なくなる。したがって、第２の半導体チップ１ｂと実装基板８との間隔を確保するためには、適宜上記配線基板３の反り量を決めればよい。
【００６６】
配線基板３の反りを１００μｍ以下としたが、１０〜４０μｍ程度が好ましい。
【００６７】
実施の形態８．
図８は、この発明の実施の形態８における携帯情報端末の概略構成を示す斜視図、図９はこの発明の実施の形態８における携帯情報端末の概略構成を示す断面図であり、実装基板の信号処理領域を示す。
【００６８】
図８は、携帯情報端末の例として携帯電話の概略構成を示しており、携帯電話２１は、筐体２２、キーパッド部２３、ディスプレイ２４、アンテナ２５、複数のデバイスを搭載した実装基板８、電池（図示せず）などから構成される。
【００６９】
図９は、筐体２２内に配置された実装基板８の信号処理領域を示している。実装基板８には、携帯情報端末の基本信号処理を行うＣＰＵ機能を有するロジックＬＳＩ１１、メモリパッケージ１２、抵抗、コンデンサなどのチップ部品２０、および半導体装置１０が実装されている。半導体装置１０はロジックＬＳＩ（電子部品）１ａ、ロジックＬＳＩ（半導体チップ）１ｂと、配線基板３で構成されており、突起電極７で実装基板８に実装される。
【００７０】
上記ロジックＬＳＩ１ａ、ロジックＬＳＩ１ｂは例えば大容量メモリ機能を有する画像信号処理機能とメモリ機能を併せ持ったものとすれば、小面積化、薄型、低コスト化ができて好ましい。
【００７１】
本実施の形態において、ロジックＬＳＩ１１、メモリパッケージ１２を別々に実装する例を示したが、配線基板を用いて両面実装してもよい。
【００７２】
実施の形態９.
図１０は、この発明の実施の形態９における携帯情報端末の概略構成を示す断面図であり、実装基板の信号処理領域を示す。
【００７３】
図において、８は筐体２２内に配置される実装基板で、半導体装置１０、抵抗、コンデンサなどのチップ部品２０が実装されている。半導体装置１０はロジックＬＳＩ（電子部品）１ａ、ロジックＬＳＩ（半導体チップ）１ｂと、配線基板３で構成されており、突起電極７で実装基板８に実装される。
【００７４】
上記ロジックＬＳＩ１ａ、ロジックＬＳＩ１ｂは、携帯情報端末の基本信号処理を行うＣＰＵ機能と画像信号処理などの追加機能とメモリ機能を併せ持っている。
【００７５】
本実施の形態において、半導体装置１０を２つのロジックＬＳＩで構成する例について示したが、複数の半導体チップで構成してもよく、その一部がロジック機能を含んでいなくてもよい。
【００７６】
本実施の形態、および上記実施の形態８における半導体装置１０は、上記実施の形態１〜６のいずれかの構成、あるいは上記実施の形態７の製造方法によって製造されているので、実装密度が高く、かつ薄く、低コストで構成できる。
【００７７】
また、配線基板３の両側にロジックＬＳＩを実装したので、片側のみに実装する場合より配線基板３の反りを緩和でき、かつロジックＬＳＩ１ａとロジックＬＳＩ１ｂの厚さ、あるいは線膨張係数を変えて、適度な反りをもたせているので、ロジックＬＳＩ１ｂと実装基板８との接触も起こらない。特に、携帯情報端末にあっては、使用時に実装基板に曲げやねじりなどの外圧が加わりたわむため、ロジックＬＳＩ１ｂと実装基板８の表面との間隔は３０μｍ程度とした。
【００７８】
【発明の効果】
以上のように、本発明にかかる半導体装置、電子機器の製造方法、電子機器及び携帯情報端末は、高密度に半導体チップを実装する必要のある半導体装置、携帯情報端末等の電子機器及びその製造に用いるのに適している。
【図面の簡単な説明】
【図１】  この発明の実施の形態１における半導体装置の概略構成を示す断面図である。
【図２】  この発明の実施の形態４における半導体装置の概略構成を示す断面図である。
【図３】  この発明の実施の形態５における半導体装置の概略構成を示す断面図である。
【図４】  この発明の実施の形態５における半導体装置の概略構成を示す断面図である。
【図５】  この発明の実施の形態５における半導体装置の概略構成を示す平面図である。
【図６】  この発明の実施の形態６における半導体装置の製造方法を示す工程図である。
【図７】  この発明の実施の形態７における電子機器の製造方法を示す工程図である。
【図８】  この発明の実施の形態８における携帯情報端末の概略構成を示す斜視図である。
【図９】  この発明の実施の形態８における携帯情報端末の概略構成を示す断面図である。
【図１０】  この発明の実施の形態９における携帯情報端末の概略構成を示す断面図である。
【図１１】  従来の半導体装置の概略構成を示す断面図である。
【図１２】  従来の半導体装置の概略構成を示す断面図である。
【図１３】  従来の半導体装置の概略構成を示す断面図である。
【図１】
0003967133.tif 000002
【図２】
0003967133.tif 000003
【図３】
0003967133.tif 000004
【図４】
0003967133.tif 000005
【図５】
0003967133.tif 000006
【図６】
0003967133.tif 000007
【図７】
0003967133.tif 000008
【図８】
0003967133.tif 000009
【図９】
0003967133.tif 000010
【図１０】
0003967133.tif 000011
【図１１】
0003967133.tif 000012
【図１２】
0003967133.tif 000013
【図１３】
0003967133.tif 000014