(57)【特許請求の範囲】
【請求項１】
デュアルダマシン構造を有する多層配線を備える半導体装置の製造方法において、
下層埋込み配線を有する第１絶縁膜を形成する工程と、
前記下層埋込み配線上に接続孔を有する第２絶縁膜を前記第１絶縁膜上に形成する工程と、
前記接続孔の内部を含み前記第２絶縁膜の上面にレジスト膜を形成する工程と、
前記第２絶縁膜上面のレジスト膜に焦点を合わせてレジスト膜を選択的に露光する第１の露光工程と、
前記接続孔内部のレジスト膜に焦点を合わせてレジスト膜を選択的に露光する第２の露光工程と、
選択的に露光された前記レジスト膜の部分を除去してレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記第２絶縁膜をパターニングし、配線溝を形成する工程と、
前記配線溝及び前記接続孔内に夫々上層埋込み配線及び配線プラグを形成する工程とを有し、
前記第１の露光工程時の露光エネルギー量を、前記第２の露光工程時の露光エネルギー量より大きくすることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の露光工程時の露光量と前記第２の露光工程時の露光量との比を７５：２５〜５５：４５に設定することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１及び第２の露光工程をこの順に又は逆の順に行うことを特徴とする、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１及び第２の露光工程を、光照射しつつ連続して行うことを特徴とする、請求項１〜３の何れか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、デュアルダマシン構造を有する多層配線を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の更なる高集積化に伴って配線が微細化され、配線ピッチの縮小化がより顕著になっている。このため、層間絶縁膜上に配線層を成膜してから配線パターンを形成する従来の方法では、断線、短絡等の配線不良が生じ易く問題となっている。そこで、絶縁膜内に埋め込み金属配線を形成するいわゆるダマシン法が実用化されており、更に、接続プラグの形成とダマシン法による配線形成とを組み合わせたデュアルダマシン法が実用化されている。
【０００３】
デュアルダマシン法では、下層埋込み配線と上層埋込み配線とを接続するビアホール（接続孔）と、このビアホールに連通する上層埋込み配線用の配線溝とを層間絶縁膜内に形成した後に、ビアホール及び配線溝内に金属材料を同時に埋め込む。これにより、ビアプラグと、このビアプラグを介して下層埋込み配線に接続した上層埋込み配線とを一度に形成することができる。このため、工程数を削減し、製造コストを低減することができる。
【０００４】
上記デュアルダマシン法では、層間絶縁膜内にビアホールを形成してから配線溝を形成するビアファースト法が知られている。このビアファースト法による半導体装置の製造方法を、図５及び図６を参照して説明する。まず、図５（ａ）に示すように、予め下層埋込み配線３０が形成されたシリコン基板２８上に、シリコン窒化（SiN）膜２７、シリコン酸化（SiO2）膜２６、シリコン炭化（SiC）膜２５、低誘電率膜２４、及びシリコン酸化膜２３を順次に形成する。次いで、シリコン酸化膜２３上に反射防止膜（図示せず）を塗布し、この反射防止膜上にレジスト膜（図示せず）を塗布する。
【０００５】
更に、上記レジスト膜にビアパターンを形成した後に、シリコン酸化膜２３、低誘電率膜２４、シリコン炭化膜２５、及びシリコン酸化膜２６を選択的にエッチングし、シリコン窒化膜２７でエッチングを停止させる。続いて、シリコン酸化膜２３上に残存したレジスト膜を除去することにより、下層埋込み配線３０に対する位置を規定したビアホール２９を得る。
【０００６】
引き続き、図５（ｂ）に示すように、シリコン酸化膜２３上に反射防止膜２２を塗布すると共に、ビアホール２９内の２〜３割程度の深さまで反射防止膜２２を埋め込む。更に、ベーキングを行って反射防止膜２２を硬化させ、後の露光工程時の反射防止用及び配線溝エッチング時のビアホール底面保護用の硬化膜２２ａに形成する。
【０００７】
次いで、図５（ｃ）に示すように、ビアホール２９内を含み反射防止膜２２上に、KrF(フッ化クリプトン)化学増幅ポジ型レジスト膜（以下、単にレジスト膜とも呼ぶ）２１を塗布し、硬化膜２２ａ上のビアホール２９内部をレジスト膜２１で埋め込む。
【０００８】
更に、図５（ｄ）に示すように、ビアホール２９上に配線溝用のレジストパターン２１ａを形成した後、このレジストパターン２１ａをマスクとして、反射防止膜２２、シリコン酸化膜２３及び低誘電率膜２４を選択的にエッチングする。この際に、ストッパ膜として機能するシリコン炭化膜２５でエッチングが停止することにより、図６（ａ）に示す配線溝３１が形成される。
【０００９】
引き続き、配線溝３１及びビアホール２９内に残存したレジスト膜２１をエッチング除去するのであるが、その場合、図６（ａ）に示すように、ビアホール２９内の硬化膜２２ａ上のレジスト膜２１が抜け残ることがある。この際、配線溝３１内でエッチングを行い、残存したレジスト膜２１と、硬化膜２２ａとを除去する。その除去の際に、有機剥離液では容易に除去できないクラウンと呼ばれるエッチング残さ３２が、図６（ｂ）に示すように、配線溝３１内面に発生する。
【００１０】
次いで、シリコン窒化膜２７を選択的にエッチング除去してビアホール２９内に下層埋込み配線３０を露出させてから、ビアホール２９及び配線溝３１内にＣｕ等の配線材料を埋め込む。引き続き、シリコン酸化膜２３上から化学機械研磨（CMP）を行うことにより、図６（ｃ）に示すように、ビアホール２９内に形成されたビアプラグ３３ａと、このビアプラグ３３ａを介して下層埋込み配線３０に接続された上層埋込み配線３３ｂとを有するデュアルダマシン構造が得られる。
【００１１】
ところで、レジスト膜２１の抜け残りの発生原因は次のように考えることができる。つまり、近年では、配線微細化に伴う配線ピッチの縮小でアスペクト比が益々大きくビアホール２９が深くなる傾向にあるため、ビアホール２９内の特に底部近傍のレジスト膜２１は著しいデフォーカス状態で露光されることになる。この現象を図５（ｃ）、図７（ａ）及び（ｂ）を併せて参照しつつ説明する。
【００１２】
図７（ａ）及び（ｂ）は、１回の露光による配線溝用のレジストパターン形成予定領域（以下、単にパターン形成予定領域とも呼ぶ）Ａ及び内部領域Ｂ（図５(c)）での光強度コントラストを夫々に示すグラフである。両グラフの縦軸は光強度の相対値を示し、横軸はビアホール２９の内径中心ｃから径方向に離れた距離（位置）を夫々示す。この例では、ビアホール２９の深さを１μｍ、内径を0.18μｍとしている。
【００１３】
図５（ｃ）に示すパターン形成予定領域Ａでは、図７（ａ）に示すように、ビアホール２９の内径中心ｃから径方向に±０．１μｍ程度離れた範囲での光強度が充分に強いので、パターン形成予定領域Ａのレジスト膜２１が充分に露光されて高い溶解速度が得られている。これに対し、ビアホール２９の内部領域Ｂでは、図７（ｂ）に示すように、光強度が全体的に弱く露光が不十分であることが判る。このため、内部領域Ｂからビアホール２９底部にわたってレジスト膜２１に高い溶解速度を得ることができず、従って、エッチングを行っても、図６（ａ）に示したようにレジスト膜２１の一部がビアホール２９内に残存することになる。
【００１４】
【発明が解決しようとする課題】
上述のように、レジスト膜２１の抜け残りに起因してエッチング残さ３２が上層埋込み配線３３ｂ内に残存すると、絶縁性や導電性が損なわれ、半導体装置の信頼性が著しく低下することになる。
【００１５】
本発明は、上記に鑑み、半導体装置にデュアルダマシン構造を形成する際に、ビアホール等の接続孔内に、充分に現像されないレジスト膜が抜け残る現象の発生を防止して、絶縁性や導電性が損なわれ半導体装置の信頼性が低下するような不具合を回避することができる半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、デュアルダマシン構造を有する多層配線を備える半導体装置の製造方法において、
下層埋込み配線を有する第１絶縁膜を形成する工程と、
前記下層埋込み配線上に接続孔を有する第２絶縁膜を前記第１絶縁膜上に形成する工程と、
前記接続孔の内部を含み前記第２絶縁膜の上面にレジスト膜を形成する工程と、
前記第２絶縁膜上面のレジスト膜に焦点を合わせてレジスト膜を選択的に露光する第１の露光工程と、
前記接続孔内部のレジスト膜に焦点を合わせてレジスト膜を選択的に露光する第２の露光工程と、
選択的に露光された前記レジスト膜の部分を除去してレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記第２絶縁膜をパターニングし、配線溝を形成する工程と、
前記配線溝及び前記接続孔内に夫々上層埋込み配線及び配線プラグを形成する工程とを有することを特徴とする。
【００１７】
本発明に係る半導体装置の製造方法では、デュアルダマシン構造を作製する際に、配線溝用のレジストパターンの形成予定領域、例えば接続孔上部のレジスト膜、及び、接続孔内部のレジスト膜の双方に個別に焦点を合わせて夫々に露光することができる。つまり、接続孔上部のレジスト膜に対する適正フォーカスの露光と、接続孔内部のレジスト膜に対する適正フォーカスの露光とを夫々に行うので、接続孔上部及び接続孔内部の双方におけるレジスト膜を充分に露光し、高い溶解速度を得ることができる。これにより、接続孔内部に、充分に現像されないレジスト膜が抜け残る問題を解消して、絶縁性や導電性が損なわれ半導体装置の信頼性が低下するような不具合を回避することができる。
【００１８】
例えば、特開平8-31734号公報には、焦点位置を変えて複数回露光する多重結像露光法が記載されている。この多重結像露光法では、半導体装置を形成する際に、ウエハ上に形成されたレジスト膜と縮小光学系との間の距離を変えて複数回の露光を行って焦点深度を拡大し、レジスト膜へのパターン焼き付け時に充分な解像度を得るようにしている。しかし、この公報には、位置によって厚みが異なるレジスト膜の夫々の厚みに対応して異なる焦点位置を採用して露光する旨は記載されていない。本発明の製造方法は、デュアルダマシン構造を作製する際に、厚みが異なるレジスト膜の夫々に対応して露光の際の焦点位置を変えて露光することにより、上述した顕著な効果を得ることができる。
【００１９】
ここで、前記第１及び第２の露光工程をこの順に又は逆の順に行うことが好ましい。また、前記第１及び第２の露光工程を、光照射しつつ連続して行うことも好ましい態様である。この場合、第２絶縁膜上面のレジスト膜から接続孔内部のレジスト膜にわたってムラ無く露光することができる。
【００２０】
本発明の好ましい半導体装置の製造方法では、前記第１の露光工程時の露光エネルギー量を、前記第２の露光工程時の露光エネルギー量より大きくする。この場合、例えば露光量又は露光時間を変更することによって露光エネルギー量を変えることができる。本発明は、従来の多重結像露光法のように単純に焦点深度の拡大を目的とするものではない。つまり、既に形成されている接続孔では、内部に埋め込まれたレジスト膜を除去することのみが目的となるが、露光によりこれから形成する配線溝用のレジストパターンはその形状が重要である。この実現のために、本発明では、レジストパターン形成予定領域及び接続孔内部の各レジスト膜に与える露光エネルギー量に重み付けを行うのである。
【００２１】
具体的には、前記第１の露光工程時の露光量と前記第２の露光工程時の露光量との比を７５：２５〜５５：４５に設定することができる。
【００２２】
【発明の実施の形態】
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。図１（ａ）〜（ｃ）は、本発明に係る一実施形態例の半導体装置の製造方法を段階的に示す断面図である。本製造方法では、デュアルダマシン構造を有する多層配線を備えた半導体装置を製造する。
【００２３】
まず、図１（ａ）に示すように、予め下層埋込み配線２０が形成されたシリコン基板１８上に、シリコン窒化膜１７、シリコン酸化膜１６、シリコン炭化膜１５、低誘電率膜１４、及びシリコン酸化膜１３を順次に形成する。シリコン基板１８は本発明で言う「第１絶縁膜」、膜１３〜１７は本発明で言う「第２絶縁膜」に夫々相当する。
【００２４】
次いで、シリコン酸化膜１３上に、反射防止膜（図示せず）を塗布し、この反射防止膜上にレジスト膜（図示せず）を塗布する。更に、このレジスト膜に、ビアパターンを露光、現像した後、シリコン酸化膜１３、低誘電率膜１４、シリコン炭化膜１５、及びシリコン酸化膜１６を選択的にエッチングする。続いて、シリコン酸化膜１３上に残存したレジスト膜を除去することにより、下層埋込み配線２０に対する位置を規定したビアホール（接続孔）１９が得られる。一般的に、ビアホール１９は0.5〜1.5μｍ程度の深さに形成できるが、本実施形態例では、ビアホール１９の深さを１μｍとし、内径を0.18μｍとしている。
【００２５】
次いで、図１（ｂ）に示すように、シリコン酸化膜１３上に反射防止膜１２を塗布すると共に、ビアホール１９内の２〜３割程度の深さまで反射防止膜１２を埋め込む。更に、200℃の温度下で６０秒間のベーキングを行って反射防止膜１２を硬化させ、後の露光工程時の反射防止用及び配線溝エッチング時のビアホール底面保護用の硬化膜１２ａに形成する。ここでは、一例として0.3μｍの厚みに反射防止膜１２を埋め込むことを考える。この場合、硬化膜１２ａを除くビアホール１９の深さは約0.7μｍである。
【００２６】
引き続き、図１（ｃ）に示すように、反射防止膜１２上に、KrF化学増幅ポジ型レジスト膜１１を塗布する。このレジスト膜１１の膜厚は平坦部で0.4〜0.8μｍあり、この範囲の膜厚であれば、ビアホール１９内を完全に埋め込むことができる。ここでは、レジスト膜１１の平坦部の膜厚を0.5μｍとしている。
【００２７】
次いで、露光装置（図示せず）を用いて、例えば0.2μｍ幅の配線溝用のレジストパターン１１ａ（図２(c)）を形成するための露光処理を行う。まず、露光装置のＺステージを調整し、シリコン基板１８の表面、つまり図１（ｃ）の配線溝用のレジストパターン形成予定領域Ａに、図２（ａ）のＬ1で示すように焦点位置を合わせ、１回目の露光を行う。具体的には、シリコン酸化膜１３表面の上方0.25μｍの箇所に焦点を位置させて３５〜４５mJ/cm2の露光量で露光する。
【００２８】
続いて、露光装置のＺステージを調整し、ビアホール１９内の深さ方向の中央付近（図１(c)の内部領域Ｂ）に、図２（ｂ）のＬ2で示すように焦点位置を合わせ、２回目の露光を行う。具体的には、シリコン酸化膜１３表面の下方0.35μｍの箇所に焦点を位置させて２５〜３０mJ/cm2の露光量で露光する。１回目と２回目の露光で夫々に得られる露光エネルギーは、露光量(又は露光時間)の比を７５：２５〜５５：４５のように、１回目の露光時に大きくなるように設定する。更に、２度の露光で選択的に露光されたレジスト膜１１に対する現像処理を行い、レジスト膜１１の露光部分を除去して、図２（ｃ）に示すように、良好な形状のレジストパターン１１ａを形成する。
【００２９】
本実施形態例では、露光用の光源として、波長２４８ｎｍのＫｒＦエキシマレーザ、波長１９３ｎｍのＡｒＦ（フッ化アルゴン）エキシマレーザ、波長１５７ｎｍのＦ2エキシマレーザ、或いは、波長３６５ｎｍの水銀ランプのｉ線を使用することができる。
【００３０】
次いで、図３（ａ）に示すように、レジストパターン１１ａをマスクとして、反射防止膜１２、シリコン酸化膜１３、及び低誘電率膜１４を選択的にエッチングする。この際に、ストッパ膜として機能するシリコン炭化膜１５でエッチングが停止することにより、配線溝１０が形成される。
【００３１】
更に、図３（ｂ）に示すように、KrF化学増幅ポジ型レジスト膜１１及び反射防止膜１２を剥離、除去する。続いて、シリコン窒化膜１７を選択的にエッチング除去してビアホール１９内に下層埋込み配線２０を露出させてから、ビアホール１９及び配線溝１０内にＣｕ等の配線材料を埋め込む。引き続き、シリコン酸化膜１３上から化学機械研磨を行うことにより、図３（ｃ）に示すように、ビアホール１９内に形成されたビアプラグ３４ａと、このビアプラグ３４ａを介して下層埋込み配線２０に接続された上層埋込み配線３４ｂとを有するデュアルダマシン構造が得られる。
【００３２】
本実施形態例では、パターン形成予定領域Ａに対する１回目の露光を行ってから、内部領域Ｂに対する２回目の露光を行ったが、露光の順序はこの逆でも良く、その場合にも同様の効果を得ることができる。
【００３３】
或いは、１回目の露光と２回目の露光とを、照明を消さずに光照射しながら連続的に行うこともできる。つまり、パターン形成予定領域Ａに対するベストフォーカス位置から内部領域Ｂに対するベストフォーカス位置に、或いはその逆に、露光装置のＺステージを移動しながら露光する。この場合、１回目の露光をパターン形成予定領域Ａに対して行うのであれば、２回目の露光に移行するにつれて露光量を徐々に低減する。逆に、１回目の露光を内部領域Ｂに対して行うのであれば、２回目の露光に移行するにつれて露光量を徐々に増大させる。このように連続した露光を行うことにより、ビアホール１９内からビアホール１９上部にわたってムラ無く露光することができる。
【００３４】
なお、本実施形態例における「露光」は、ベストフォーカスに限定されることはなく、ビアホール１９上のレジスト膜１１内、或いは、ビアホール１９内のレジスト膜１１内に焦点位置が設定されているのであれば良い。その場合、レジスト膜１１を充分に露光するという効果はやや小さくなるものの、実用上差し支えない程度の効果が得られる。具体的には、ビアホール１９内のレジスト深さが0.7μｍであれば、それに対する露光の焦点位置はシリコン酸化膜１３表面から下方に０〜0.7μｍの範囲にあれば良い。
【００３５】
図４（ａ）及び（ｂ）は夫々、パターン形成予定領域Ａ及び内部領域Ｂ双方での光強度コントラストを併せて示すグラフである。両図において１回目の露光による光強度コントラストを実線で、２回目の露光による光強度コントラストを破線で夫々示す。図４（ｃ）は、図４（ａ）又は（ｂ）における１回目と２回目の各測定結果を平均化した光強度コントラスト、つまり、パターン形成予定領域Ａから内部領域Ｂにわたる全域での光強度コントラストを示すグラフである。図４（ａ）及び（ｂ）における縦軸及び横軸で示す対象は図７と同様であり、測定対象としたビアホール２９の深さ及び内径サイズも図７の場合と同様である。
【００３６】
本実施形態例では、１回目の露光時に、シリコン酸化膜１３表面から上方に0.25μｍの箇所に焦点位置を調整した。この場合に、ビアホール１９の深さ方向の中央部及び底部は夫々、シリコン酸化膜１３表面から下方に0.35μｍ及び0.7μｍの位置にあるので、中央部及び底部では0.6μｍ、0.95μｍものデフォーカスが夫々に生じて、光強度コントラストが小さくなる。しかし、ビアホール１９の内部領域Ｂで２回目の露光を行うので、１回目と２回目の各露光による光強度コントラストが平均化され、図４（ｃ）に示すように良好な結果が得られる。これにより、パターン形成予定領域Ａから内部領域Ｂにわたる全域で充分な光強度コントラストが得られる。
【００３７】
つまり、２回目（又は１回目）の露光で、ビアホール１９内のレジスト膜１１に対する露光を行うことにより、１回目（又は２回目）の露光による光強度不足が補正されて、パターン形成予定領域Ａ及び内部領域Ｂの双方での光強度分布が同程度に平均化される。これにより、深いビアホール１９内でも充分に高い溶解速度が得られ、エッチングでビアホール１９内のレジスト膜１１を確実に除去することができる。
【００３８】
以上説明した本実施形態例によれば、フォーカスマージン、露光マージン等を得る手法の自由度を拡大し、絶縁性や導電性が損なわれ半導体装置の信頼性が低下するような不具合を回避し、歩留まりを向上させ、半導体装置の微細化、高集積化や高速化を実現することができるデュアルダマシン構造が得られる。
【００３９】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
【００４０】
【発明の効果】
以上説明したように、本発明に係る半導体装置の製造方法によると、デュアルダマシン構造を作製する際に、ビアホール等の接続孔内に、充分に現像されないレジスト膜が抜け残る現象の発生を防止して、絶縁性や導電性が損なわれ半導体装置の信頼性が低下するような不具合を回避することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明に係る一実施形態例の半導体装置の製造方法を段階的に示す断面図である。
【図２】（ａ）〜（ｃ）は本実施形態例の半導体装置の製造方法を段階的に示す断面図である。
【図３】（ａ）〜（ｃ）は本実施形態例の半導体装置の製造方法を段階的に示す断面図である。
【図４】（ａ）及び（ｂ）は夫々、パターン形成予定領域Ａ及び内部領域Ｂ双方での光強度コントラストを併せて示すグラフ、（ｃ）は平均化した光強度コントラストを示すグラフである。
【図５】従来のビアファースト法による半導体装置の製造方法を示し、（ａ）〜（ｄ）は各工程を段階的に示す断面図である。
【図６】従来のビアファースト法による半導体装置の製造方法を示し、（ａ）〜（ｃ）は各工程を段階的に示す断面図である。
【図７】（ａ）及び（ｂ）は、１回の露光によるパターン形成予定領域Ａ及び内部領域Ｂでの光強度コントラストを夫々に示すグラフである。
【符号の説明】
１０：配線溝
１１：KrF化学増幅ポジ型レジスト膜
１１ａ：配線溝用のレジストパターン
１２：反射防止膜
１２ａ：硬化膜
１３：シリコン酸化膜
１４：低誘電率膜
１５：シリコン炭化膜
１６：シリコン酸化膜
１７：シリコン窒化膜
１８：シリコン基板
１９：ビアホール
２０：下層埋込み配線
３４ａ：ビアプラグ
３４ｂ：上層埋込み配線
Ａ：配線溝用のレジストパターン形成予定領域
Ｂ：内部領域
ｃ：内径中心
【図１】
0003880851.tif 000002
【図２】
0003880851.tif 000003
【図３】
0003880851.tif 000004
【図４】
0003880851.tif 000005
【図５】
0003880851.tif 000006
【図６】
0003880851.tif 000007
【図７】
0003880851.tif 000008