(57)【特許請求の範囲】
【請求項１】
一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、
マトリクス状に配置された複数の画素電極と、
該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、
該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、
少なくとも前記データ線に画像信号を供給するための周辺回路と、
ポリシリコン膜からなる中継配線部の上に導電性の高融点金属又はその金属シリサイドからなる膜が、前記中継配線部の長手方向に沿って並んだ複数の島状領域として設けられ、前記周辺回路に対して画像信号を供給するための周辺配線と、
前記周辺配線の上に層間絶縁膜を介して設けられた、金属膜からなる主配線部と、を備え、
前記画像信号の供給側及び前記周辺回路側の各々の前記主配線部と、前記中継配線部とを電気的に接続するコンタクトホールが前記島状領域内の前記層間絶縁膜に設けられていること、
を特徴とする電気光学装置。
【請求項２】
前記導電性の高融点金属又はその金属シリサイドとして、Ｗ（タングステン）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む金属単体もしくは合金又はこれらの金属シリサイドを用いたことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線とを備えた電気光学装置の製造方法において、
ポリシリコン膜からなる中継配線部の上に、導電性の高融点金属又はその金属シリサイドからなる膜を、前記中継配線部の長手方向に沿って並んだ複数の島状領域として設ける工程と、
前記高融点金属又はその金属シリサイドからなる膜の上に層間絶縁膜を形成する工程と、
前記島状領域内において、前記層間絶縁膜に前記中継配線部とその上側に配置される金属膜からなる主配線部とを電気的に接続するコンタクトホールを開孔する工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項４】
請求項１から２に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴと称する）駆動によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置及びその製造方法等の技術分野に属し、特に、ポリシリコン薄膜からなる配線を備える液晶装置等の電気光学装置及びその製造方法等の技術分野に属する。
【０００２】
【従来の技術】
従来、液晶装置においては、液晶を挟持する一対の基板の一方であるＴＦＴアレイ基板上に、液晶に対向する画像表示領域内に多数のデータ線、走査線及び容量線が相交差して配線される。更に、周辺回路内蔵型の液晶装置においては、ＴＦＴアレイ基板上に、データ線駆動回路、走査線駆動回路、サンプリング回路などの周辺回路が形成される。これらの周辺回路は、製造効率等の観点より、各画素部に設けられ各画素電極に印加される画像信号のスイッチング制御を行うためのＴＦＴ（以下適宜、画素ＴＦＴと称する）と同一の構造を用いた製造プロセスにより形成されるのが一般的である。また、画像表示領域外にあり液晶を封入するためのシール材に対向するシール領域や更にその外側に位置する周辺領域には、周辺回路の入出力配線が配線されている。より具体的には、周辺回路の入出力配線として、データ線、走査線及び容量線からの引き出し配線等がシール領域下に設けられており、外部入力端子に接続された画像信号線、制御信号線、電源配線、クロック信号線などが周辺領域に設けられている。
【０００３】
特に周辺回路としてサンプリング回路を備えた液晶装置では、外部入力端子を介して画像信号が画像信号線に供給されると、データ線駆動回路から所定タイミングで出力されるサンプリング回路駆動信号によりサンプリング回路の各サンプリングスイッチが画像信号をデータ線毎にサンプリングするように構成されている。
【０００４】
ここで、データ線、走査線及び容量線は、配線の電気抵抗や時定数の大きさに応じて画質劣化が引き起こされるのを防ぐために、低抵抗であることが望ましい。このため、データ線は、通常、アルミニウム等の金属薄膜から形成される。これに対し、走査線等を金属薄膜や金属シリサイド薄膜から形成する技術は、走査線形成後の高温プロセスにおいて、走査線における膜剥れが起きてしまう等の理由から実用化されておらず、ポリシリコン薄膜から、走査線及び容量線は通常形成される。このポリシリコン薄膜からなる配線の抵抗は、例えば、金属薄膜からなる配線の抵抗と比較して、２００倍程度もあり、時定数も同程度に大きい。従って、ポリシリコン薄膜からなる走査線及び容量線の電気抵抗の低抵抗化が特に望まれる。
【０００５】
同様に、画像信号線は、液晶印加電圧を規定する画像信号そのものを供給する信号線であるが故に、その電気抵抗や時定数が低いことが、画質劣化を防ぐ上で極めて重要となる。このため、ＴＦＴアクティブマトリクス型液晶装置における薄膜のうち最も低抵抗であり、通常はデータ線を形成するのに用いられるアルミニウム等の金属薄膜から画像信号線は形成される。
【０００６】
周辺回路内蔵型の液晶装置では、画像信号線が一本であれば、基板端部に設けられた外部入力端子からサンプリング回路の各サンプリングスイッチに至るまで、基板上の同一層レベルにある（即ち、同一工程により形成される）金属薄膜により配線することが可能である。しかし、例えば液晶装置における高周波駆動に対応すべく相展開された画像信号に対し相展開数に応じて画像信号線が複数本必要となる場合や、ＲＧＢのカラー画像信号に対し色別に画像信号線が複数本必要となる場合などには、各サンプリングスイッチに至る間に、少なくとも一本の画像信号線が他の画像信号線とどこかで交差せねば配線できないことになる。即ち、同一層レベルにある金属薄膜のみを用いて複数の画像信号線の全てを配線することは不可能となる。このため、当該金属薄膜に対し層間絶縁膜を介して別層レベルにあるポリシリコン膜を中継配線として用いて対処している。より具体的には、交差する箇所では、一方の配線を、金属薄膜からなる第１配線部（主配線）として構成する。そして、他方の配線を、層間絶縁膜を介して第１配線部の下又は上を立体的に交差させるように、交差する箇所の前後に開孔されたコンタクトホールを介して金属薄膜からなる配線部分に電気的接続されたポリシリコン薄膜からなる第２配線部（中継配線）として構成する。このように交差する箇所だけをポリシリコン薄膜からなる中継配線とし、それ以外の箇所を該中継配線により中継される金属薄膜からなる主配線とすれば、ポリシリコン薄膜からなる中継配線の長さは、非常に短くて済むため、当該ポリシリコン薄膜からなる中継配線の存在による画像信号線全体の抵抗や時定数の上昇が実用上問題となることは殆ど無い。
【０００７】
【発明が解決しようとする課題】
上述したように、ポリシリコン薄膜からなる走査線及び容量線の電気抵抗は、金属薄膜からなる配線の抵抗と比較して高いので、電気抵抗の低抵抗化が特に望まれている。
【０００８】
また、近時の画質向上という一般的要請の下、所謂ＸＧＡ方式、ＳＸＧＡ方式、ＥＷＳ方式など液晶装置の駆動周波数は益々高くなってきており、これに伴って、相展開数も、例えば２４相展開など、かなり多数に昇ってきている。しかしながら、このように多数に相展開すると、並列配置される画像信号線の数も当然に多くなり、これに応じて前述のポリシリコン薄膜を用いた中継配線の長さは長くなる。ここで、配線抵抗は長さに比例して大きくなるため、中継配線の配線抵抗は高くなり、これに起因して画像信号線の抵抗や時定数は大きくなってしまい、画質の劣化を引き起こすようになる。例えば、画像信号線の抵抗や時定数が大きくなると、カップリング容量の増大により画像信号の電位揺れが引き起こされたり、次のライン（列）に前のライン（列）用の画像信号が書込まれてゴーストやクロストークが生じたりする問題点がある。
【０００９】
また仮に、シール領域や周辺領域における中継配線を、画素部では用いられない金属薄膜等から別途形成するのでは、プレーナ技術を用いた製造プロセスにおける製造効率が低下してコスト上昇を招いてしまい、周辺回路内蔵型の液晶装置の基本的利点が失われかねない。
【００１０】
本発明は上述した問題点に鑑みなされたものであり、ポリシリコン薄膜からなる配線を有する電気光学装置において、ポリシリコン薄膜からなる配線の電気抵抗を低抵抗化でき、高品質の画像表示が可能な電気光学装置及びその製造方法等を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本発明の第１の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線とを備えており、シリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を複数の島状に設けている。
また、本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、少なくとも前記データ線に画像信号を供給するための周辺回路と、ポリシリコン膜からなる中継配線部と、前記中継配線部の上に導電性の高融点金属又はその金属シリサイドからなる膜が複数の島状領域として設けられ、前記周辺回路に対して所定種類の信号を供給するための周辺配線と、前記周辺配線の上に層間絶縁膜を介して設けられた、前記データ線を構成する第１導電膜からなる主配線部と、を備え、
前記主配線部と前記中継配線部とを電気的に接続するコンタクトホールが前記島状領域内の前記層間絶縁膜に設けられていることを特徴とする。
また、本発明の電気光学装置の製造方法は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線とを備えた電気光学装置の製造方法において、ポリシリコン膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を複数の島状領域として設ける工程と、前記高融点金属又はその金属シリサイドからなる膜の上に層間絶縁膜を形成する工程と、前記島状領域内において、前記層間絶縁膜にコンタクトホールを開孔する工程と、を有することを特徴とする。
【００１２】
本発明の第１の電気光学装置によれば、シリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けることで、シリコン薄膜からなる配線と下地膜とのストレス、応力を緩和させると同時に配線の低抵抗化を図れる。尚、島状でなく、配線上の全面に連続的に高融点金属等の膜を付けると、高融点金属等の密着性が悪い。
【００１３】
本発明の第１の電気光学装置の一の態様では、前記画素電極に接続された蓄積容量と、該蓄積容量の容量線を更に備えており、前記走査線及び容量線はポリシリコン薄膜からなり、該ポリシリコン薄膜からなる走査線及び容量線のうちの少なくともいずれか一方の配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けている。
【００１４】
この態様によれば、ポリシリコン薄膜からなる走査線や容量線の低抵抗化が図れる。尚、走査線及び容量線の両方に高融点金属等の膜を島状に設けることが好ましい。また、ポリシリコン薄膜からなるデータ線を有する電気光学装置の場合には、データ線上に高融点金属等からなる膜を島状に設けることが可能であることは言うまでもない。
【００１５】
本発明の第２の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、少なくとも前記データ線に画像信号を供給するための周辺回路と、前記周辺回路に対して前記画像信号を含む所定種類の信号を入出力するための周辺配線とを備えており、前記周辺配線は、前記データ線を構成する第１導電膜からなる主配線部と、前記走査線を構成する第２導電膜からなる中継配線部とを有し、前記第２導電膜からなる中継配線部の上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けている。
【００１６】
本発明の第２の電気光学装置によれば、一方の基板上には、サンプリング回路、データ線駆動回路等の周辺回路が備えられており、当該電気光学装置は、周辺回路内蔵型とされている。また、周辺配線は、データ線を構成する第１導電膜（例えば、アルミニウムなどのデータ線を構成する金属薄膜）からなる主配線部と、走査線を構成する第２導電膜（ポリシリコン薄膜）からなる中継配線部とを有する。ここで、第２導電膜（ポリシリコン薄膜）からなる中継配線部の上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けると、第２導電膜（ポリシリコン薄膜）からなる中継配線の低抵抗化を図ることが出来、周辺配線における低抵抗化を図ることが出来る。
【００１７】
この結果、低抵抗の周辺配線により、周辺回路における画像信号等の各種の信号の入出力が行われるため、電気光学装置の駆動周波数を高めたり、更に相展開数やパラレル入力される画像信号数を増加させたりしても、前述した従来例の如き画像信号線等の周辺配線における容量カップリングによる電位揺れ、ゴースト、クロストークなどは低減され、高品位の画像表示が行える。
【００１８】
尚、電気光学装置を構成する複数の薄膜層のうちに、データ線を構成する第１導電膜（金属薄膜）や、走査線を構成する第２導電膜（ポリシリコン薄膜）以外に、他の金属薄膜や他のポリシリコン薄膜が存在する場合には、これらの他の薄膜を第１導電膜や第２導電膜として利用できることは言うまでもない。
【００１９】
本発明の第１及び第２の電気光学装置の一の態様では、前記導電性の高融点金属又はその金属シリサイドとして、Ｗ（タングステン）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）などのうちの少なくとも一つを含む金属単体もしくは合金又はこれらの金属シリサイドなどを用いる。
【００２０】
これらの高融点金属やその金属シリサイドは、ポリシリコン薄膜からなる配線と下地膜とのストレス、応力を緩和させ、配線の低抵抗化を図るために、特に適する。
【００２１】
本発明の第１の電気光学装置の製造方法は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、前記画素電極に接続された蓄積容量と、該蓄積容量の容量線とを備えた電気光学装置の製造方法において、ポリシリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設ける工程を有する。
【００２２】
本発明の第１の電気光学装置の製造方法によれば、ポリシリコン薄膜からなる配線（例えば、走査線、容量線や、周辺の中継配線など）上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けることができる。この場合、同一層上にある走査線、容量線及び周辺の中継配線をポリシリコン薄膜から同時に形成した後、これらの配線上に導電性の高融点金属又はその金属シリサイドからなる膜を島状に同時に設けることができる。或いは、ポリシリコン薄膜と導電性の高融点金属又はその金属シリサイドからなる膜とを積層して形成した後、この積層膜を同時にパターニングすれば、工程数の増加を回避できる。
【００２３】
本発明の電子機器は、上記本発明の電気光学装置を備える。したがって、製造効率が高く高品位の画像表示が可能な電気光学装置を備えた各種の電子機器を実現できる。
【００２４】
本発明の半導体装置は、少なくともポリシリコン薄膜からなる配線を備えており、該ポリシリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けている。
【００２５】
本発明の半導体装置によれば、ポリシリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けることで、ポリシリコン薄膜からなる配線と下地膜とのストレス、応力を緩和させると同時に配線の低抵抗化を図れる。
【００２６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。尚、本発明の実施の形態では電気光学装置として液晶装置を例として説明する。
【００２８】
（液晶装置の構成及び動作）
本発明による液晶装置の実施の形態の構成及び動作について、図１から図１０を参照して説明する。
【００２９】
先ず、液晶装置の回路構成について図１のブロック図を参照して説明する。
【００３０】
図１は、液晶装置のＴＦＴアレイ基板上において画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路及び画像表示領域の周辺に位置する周辺回路を示している。
【００３１】
図１において、本実施の形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないが、本実施の形態では特に、画像信号Ｓ１、Ｓ２、…、Ｓｎは、Ｎ（但し、Ｎは２以上の自然数）相展開され、Ｎ本の画像信号線１１５から相隣接するＮ本のデータ線６ａ同士に対してグループ毎に供給するように構成されている。
【００３２】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、前段の走査線３ａとの間で容量を形成しても良いことは言うまでもない。
【００３３】
ここで特に本実施の形態では、後に詳述するように走査線３ａ及び容量線３ｂ上に島状に形成したＷ（タングステン）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む金属単体もしくは合金又はこれらの金属シリサイド（以下、適宜高融点金属等という）により、これらの配線の低抵抗化図られているため、液晶装置の画質の向上が図られる。
【００３４】
図１において、液晶装置は、上述のようにデータ線６ａ、走査線３ａ等が形成されたＴＦＴアレイ基板上における画像表示領域の周囲に、周辺回路の例として、データ線６ａを駆動するデータ線駆動回路１０１、走査線３ａを駆動する走査線駆動回路１０４及び画像信号をサンプリングするサンプリング回路１０３を備えている。更に、画像表示領域の周囲には、周辺配線の一例として、外部入力端子から上述の如きＮ相展開された画像信号Ｓ１、Ｓ２、…、Ｓｎを供給するためのＮ本の画像信号線１１５が配線されている。
【００３５】
画像信号線１１５には、図示しない制御回路から外部入力端子を介してＮ相展開された画像信号Ｓ１、Ｓ２、…、Ｓｎが供給される。この相展開数（Ｎ）としては、例えば、当該サンプリング回路１０３におけるサンプリング能力が相対的に高ければ、３相展開、６相展開等で足りるし、サンプリング能力が相対的に低ければ、１２相展開、２４相展開等が好ましい。
【００３６】
ここで特に本実施の形態では、後に詳述するように相展開数（Ｎ）即ち画像信号線１１５の本数（Ｎ）に応じて長くなる（各画像信号線１１５から、画像表示領域により近い側にある他の画像信号線１１５の下方を交差する配線部）の低抵抗化が島状に形成した高融点金属等により図られているため、画像信号に対する配線抵抗や配線時定数の上昇を効果的に抑えつつ、相展開数（Ｎ）（画像信号線１１５の本数）を増やすことが出来、よって画質を劣化させることなく液晶装置の駆動周波数を高められる。尚、この相展開数（Ｎ）としては、カラー画像信号が３つの色（赤、青、黄）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましい。
【００３７】
上述の如き相展開を行わなくても、ＲＧＢのカラー画像信号の場合などのように複数の画像信号線を設ける場合には、以下に説明する本実施の形態における低抵抗化された中継配線等に係る構造は有効である。また、相展開回路の代わりにシリアルーパラレル変換回路を用いることもできる。
【００３８】
更に本実施の形態では、後に詳述するようにデータ線駆動回路１０１からサンプリング回路１０３に至るサンプリング回路駆動信号線１１４の低抵抗化も図ることが可能である。
【００３９】
データ線駆動回路１０１は、走査線駆動回路１０４がパルス的に走査線３ａに順番にゲート電圧を送るのに合わせて、サンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号をサンプリング回路１０３を構成する各サンプリングスイッチ１０３ａの制御端子に供給する。サンプリング回路１０３は、このサンプリング回路駆動信号に応じて、画像信号線１１５上の画像信号をサンプリングして、データ線６ａに供給する。
【００４０】
尚、サンプリング回路１０３を構成する各サンプリングスイッチ１０３ａは、製造効率等の観点から好ましくは、画素部におけるＴＦＴ３０と同一製造プロセスにより製造可能なｎチャネル型、ｐチャネル型、相補型等のＴＦＴから構成される。
【００４１】
次に、液晶装置の画像表示領域内における画素部の構成について図２及び図３を参照して説明する。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ'断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４２】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ'により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等の半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうち後述のチャネル領域に対向するように走査線３ａが配置されている。そして、図中右上がりの斜線で示した領域に画素部における第１遮光膜１１ａが設けられている。即ち第１遮光膜１１ａは、画素部において、半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て各々覆う位置に設けられている。尚、第１遮光膜１１ａは、半導体層１ａのチャネル領域を覆えば、画素ＴＦＴにおける光リークの防止機能は発揮されるが、第１遮光膜１１ａを定電位にするための配線機能を持たせるためや画素部の開口領域（即ち、光が透過する領域）を規定するため等の理由から、第１遮光膜１１ａは、走査線３ａに沿って縞状に設けられている。
【００４３】
本実施の形態では特に、図４に示すように、走査線３ａ及び容量線３ｂ上に島状に形成した高融点金属等８０により、これらの配線の低抵抗化図られている。
【００４４】
図３に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００４５】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００４６】
ＴＦＴアレイ基板１０には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００４７】
対向基板２０には、更に図３に示すように、各画素の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ'やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００４８】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材５２（図６及び図７並びに図１５及び図１６参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２（図３参照）により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００４９】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが各々設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ'やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００５０】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００５１】
本実施の形態では、ゲート電極３ａと半導体層１ａとの間に設けるゲート絶縁膜２を、ゲート電極３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って延びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００５２】
本実施の形態では特に、図５に示すように、走査線３ａ及び容量線３ｂを構成する配線上に島状に形成した高融点金属等８０により、これらの配線の低抵抗化図られているため、液晶装置の画質の向上が図られる。
【００５３】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ（ゲート電極）、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ'、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ（ソース電極）、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施の形態ではデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には第２層間絶縁膜４が形成されており、この第２層間絶縁膜４及びゲート絶縁膜２には高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００５４】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００５５】
また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｄ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５６】
ここで、一般には、半導体層１ａのチャネル領域１ａ'、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等のポリシリコン層は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、走査線３ａを上側から重なるようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００５７】
尚、本実施の形態では特に、遮光膜１１ａは定電位源に電気的接続されており、第１遮光膜１１ａは、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路、サンプリング回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられるが、本実施の形態では、第１遮光膜１１ａは走査線駆動回路の負電源に接続されるものとする。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第１遮光膜１１ａを定電位にできる。第１層間絶縁膜１２が十分に厚い場合は、第１遮光膜を各画素単位毎に島状に形成し、電気的にフローティングになるように構成してもよい。
【００５８】
次に、液晶装置の周辺回路における入出力配線或いは周辺配線について、図６から図９を参照して説明する。
【００５９】
図６は、周辺配線が設けられたＴＦＴアレイ基板の部分平面図であり、図７は、図６の中継配線及び引き出し配線部を拡大して示す拡大平面図であり、図８は、図６及び図７のＢ−Ｂ'断面図であり、図９は、図６及び図７のＤ−Ｄ'断面図である。
【００６０】
図６において、ＴＦＴ基板アレイ基板１０の周辺部に設けられた実装端子１０２からは、走査線駆動回路１０４に走査線駆動信号線１０５ａが配線されており、データ線駆動回路１０１と液晶を封入するシール材５２が配置されたシール領域との間の領域に、走査線に沿った方向に複数の画像信号線１１５が配線されている。
【００６１】
そして、図６及び図７に示すように、サンプリング回路１０３は、シール領域よりも内側において、画像表示領域と該画像表示領域外とを仕切るために対向基板２０上に設けられた周辺見切りとしての第３遮光膜５３（図中、右上がりの斜線領域）下に配置されている。また、データ線６ａの延長線上におけるシール領域下には、データ線駆動回路１０１からのサンプリング回路駆動信号線１１４の引き出し配線３０１ａ及び画像信号線１１５からの引き出し配線３０１ｂを含む引き出し配線３０１が設けられている。他方、走査線３ａの延長線上におけるシール領域下には、走査線駆動回路１０４からの走査線の引き出し配線４０２が設けられている。引き出し配線４０２は、その端部に対向電極（共通電極）電位配線１１２を含んでいる。この対向電極電位配線１１２は、上下導通端子１０６ａ及び上下導通材１０６を介して対向基板２０に形成された対向電極２１（図３参照）に接続されている。また、データ線駆動回路１０１に所定検査用の信号を入力するための検査端子１１１を、データ線駆動回路１０１に隣接して設けても良い。
【００６２】
図８のＢ−Ｂ'断面図に示すように、周辺配線の一例たる画像信号線１１５は、データ線６ａを形成するのと同一工程で形成されるＡｌ等の金属膜（第１導電膜）単独から一重配線として形成されている。他方、周辺配線の他の例たる画像信号線１１５から引き出し配線３０１ｂに至る中継配線１１６は、走査線３ａを形成するポリシリコン膜と同一膜から形成されておりコンタクトホール３０５を介して対応する画像信号線１１５に電気的接続された第２導電膜１１６ａからなる。そして、このポリシリコン膜からなる中継配線１１６上には、高融点金属等８０が島状に形成されており、この高融点金属等８０により中継配線１１６の低抵抗化が図られる。同様に、引き出し配線３０１ｂについても、引き出し配線３０１ｂを更に低抵抗化するため、コンタクトホールを介してポリシリコン膜からなる配線と接続（二重配線）すると共に、このポリシリコン膜からなる配線上に高融点金属等８０を島状に形成してもよい。
【００６３】
このように中継配線１１６の低抵抗化を図ることで、液晶装置を前述のようにＸＧＡ、ＳＸＧＡ、ＥＷＳ等の駆動周波数の高い機種として構成して、相展開数（Ｎ）や画像信号線１１５の本数（Ｎ）を増加させても、中継配線１１６を含む画像信号線１１５の時定数が小さくなり、電位揺れ、クロストーク、ゴースト等の発生を低減できる。
【００６４】
一方、図６及び図７において、画像信号線１１５は第２層間絶縁膜４上に形成されたＡｌ膜から構成されているため、これと交差するデータ線駆動回路１０１から引き出し配線３０１（３０１ａ）に至るサンプリング回路駆動信号線１１４についても、図８に示した中継配線１１６の場合と同様に、Ａｌ膜から構成することはできない。このため、画像信号線１１５の下層を通る図９の如き立体的な中継配線がサンプリング回路駆動信号線用に必要となる。また、中継配線はできる限り時定数を下げる工夫が必要である。
【００６５】
図９において、中継配線１１６ｄは、走査線３ａと同一のポリシリコン膜から構成されており、画像信号線１１５と交差するように第２層間絶縁膜４の下を通されている。そして、図９で画像信号線１１５の両側において第２層間絶縁膜４に開孔されたコンタクトホールを介してデータ線駆動回路１０１側のサンプリング回路駆動信号線１１４とシール領域側の引き出し配線３０１ａ（図７参照）とを夫々電気的接続するように構成されている。そして、図８と同様に、ポリシリコン膜からなる中継配線１１６ｄ上に高融点金属等８０を島状に形成することで、中継配線１１６ｄの低抵抗化を図ることができる。
【００６６】
また、図６及び図７に示したサンプリング回路駆動信号線１１４は、図８に示した引き出し配線３０１ｂと同様に、サンプリング回路駆動信号線１１４を更に低抵抗化するため、コンタクトホールを介してポリシリコン膜からなる配線と接続（二重配線）すると共に、このポリシリコン膜からなる配線上に高融点金属等８０を島状に形成してもよい。このように構成すれば、サンプリング回路駆動信号線１１４の抵抗や時定数の増加を抑えることができ、高周波数駆動に適用できる。
【００６７】
本実施の形態では、図８のＢ−Ｂ'断面図に示す構造の代わりに、図１０のＢ−Ｂ'断面図に示す構造としてもよい。図１０において、周辺配線の一例たる画像信号線１１５は、データ線６ａを形成するのと同一工程で形成されるＡｌ等の金属膜（第１導電膜）単独から一重配線として形成されている。他方、周辺配線の他の例たる画像信号線１１５から引き出し配線３０１ｂに至る中継配線１１６は、走査線３ａを形成するポリシリコン膜と同一膜から形成されておりコンタクトホール３０５を介して対応する画像信号線１１５に電気的接続された第２導電膜１１６ａ、及び第１遮光膜１１ａと同一膜から形成されておりコンタクトホール３０５を介して中継配線１１６ａに電気的接続された第３導電膜１１６ｂにより、ＴＦＴアレイ基板の厚み方向に二重に配線された二重配線構造を有する。また、引き出し配線３０１ｂを更に低抵抗化するため、第２導電膜１１６ａ'及び第３導電膜１１６ｂ'を設け、コンタクトホールを介して引き出し配線３０１ｂに電気的に接続しても良い。更に、図８と同様に中継配線１１６ａ上には高融点金属等８０が島状に形成してある。
【００６８】
図１０に示す態様では、ポリシリコン膜等からなる第２導電膜１１６ａ及びその上に島状に形成された高融点金属等８０に加え、導電性の第１遮光膜と同一膜から形成される第３導電膜１１６ｂが中継配線を構成し、この二重配線構造を有する中継配線１１６によって、中継配線の抵抗がより低減される。より具体的には、第１遮光膜は、Ｗ、Ｔｉ、Ｃｒ、Ｔａ、Ｍｏ及びＰｂなどを含む導電性の高融点金属膜から形成されているので、中継配線１１６における配線に沿った方向の抵抗を、第１遮光膜のシート抵抗により支配できる。即ち、ポリシリコン膜は、例えば膜厚が３０００オングストロームの場合、２５Ω／□程度のシート抵抗値を持つため、対角１．３インチや０．９インチ程度の小型の液晶装置の場合には、１００〜２００ＫΩ程度の抵抗を有し、例えば、十数μ秒程度の配線時定数を有するが、第１遮光膜の低シート抵抗により、この配線時定数を数μ秒程度にまで小さくすることが可能となる。従って、画像信号線１１５の下を交差して配線された中継配線１１６と画像信号線１１５との容量カップリングにより、両配線における電位揺れ、クロストーク、ゴースト等の発生を低減できる。そして、特に当該液晶装置を前述のようにＸＧＡ、ＳＸＧＡ、ＥＷＳ等の駆動周波数の高い機種として構成して、相展開数（Ｎ）や画像信号線１１５の本数（Ｎ）を増加させても、中継配線１１６を含む画像信号線１１５の時定数が十分に小さいため、やはり電位揺れ、クロストーク、ゴースト等の発生を低減できる。
【００６９】
これに加えて図１０から分かるように、異物等により第２導電膜１１６ａ及び第３導電膜１１６ｂの一方が途中で断線しても、他方で導通がとれるという冗長構造が実現されている。しかも、第２導電膜１１６ａ及び第３導電膜１１６ｂが、第1層間絶縁膜１２を突き破って相互にショートしてしまった場合にも、欠陥品とならないで済む。従って、図１０に示す実施の形態によれば、不良品率が低く、信頼性の高い高品位の画像表示が可能な液晶装置を実現できる。しかも、当該中継配線１１６を構築するにあたっては、画素ＴＦＴの遮光用の第1遮光膜を利用するので、本発明を実施するにあたり、後述の製造プロセスにおける製造効率を殆ど害することがない。
【００７０】
更に図１０に示すように、シール領域下におけるデータ線６ａの引き出し配線部３０１ｂは、第２導電膜１１６ａ'及び第３導電膜１１６ｂ'が冗長配線として設けられており、三重配線構造を有する。従って、極めて低抵抗の配線とされており、しかも図７に示したようにコンタクトホール３０５によりシール領域下において複数箇所で相互に電気的接続されており冗長度が増している。これらの結果、引き出し配線３０１ｂの信頼性は非常に高い。尚、第３導電膜１１６ｂのから延設された配線を引き出し配線３０１ｂの冗長配線とする二重配線構造を採用しても、同傾向の効果が得られる。また、サンプリング回路駆動信号線１１４の引き出し配線３０１ａも同様に、二重或いは三重の配線構造を有するように構成してもよい。
【００７１】
本実施の形態においては、図６に示した走査線の引き出し配線４０２は各々、走査線に沿った方向に延びており、相隣接する配線同士は間隔をおいて配列されている。そして、引き出し配線４０２は、走査線３ａと同じポリシリコン膜から構成されており、各引き出し配線４０２の上には、データ線６ａと同じＡｌ膜から構成されたダミー配線が設けられている。尚、走査線３ａの引き出し配線４０２についての抵抗は通常問題とならないが、上述したデータ線６ａの引き出し配線３０１の場合と同様に、走査線３ａの引き出し配線４０２を、二重或いは三重以上の配線構造を有するように構成してもよい。
【００７２】
従って、シール領域には、液晶層５０の周囲に渡ってＴＦＴアレイ基板１０の厚み方向に第1遮光膜、ポリシリコン膜及びＡｌ膜並びに第1層間絶縁膜１２、第２層間絶縁膜４及び第３層間絶縁膜７を含む積層体が万遍なく形成されていることになり、画像表示領域の上下の辺におけるシール領域における第３層間絶縁膜７の表面の高さと、画像表示領域の左右の辺における第３層間絶縁膜７の表面の高さとは一致するので、シール領域全体における各種薄膜を含めた両基板間のギャップのバラツキを抑えることが可能となる。従って、例えば、シール材中に所定外径をもつギャップ材を混入して液晶セルのギャップを制御する場合に、ギャップ制御をより正確且つ良好に行うことが可能となる。特にこのように構成すると、シール領域下においてギャップ材による応力を受けて引き出し配線３０１又は４０２が断線しても、或いは、ＴＦＴアレイ基板１０に垂直な方向にＡｌ膜が導電層が第２層間絶縁膜４を破ってポリシリコン膜にショートしても配線不良とならないで済むので有利である。
【００７３】
尚、このようなギャップ制御の目的を重視するのであれば（即ち、引き出し配線の３０１の抵抗が駆動周波数等との関係で十分に低い場合には）、図１０に示したように引き出し配線３０１ｂに対し第２導電膜１１６ａ'及び第３導電膜１１６ｂ'を電気的接続するのを止めて、これらの第２導電膜１１６ａ'及び第３導電膜１１６ｂ'を専ら膜厚均等化用のダミー配線として構成してもよい。
【００７４】
本実施の形態では図７に示すように、シール領域において、引き出し配線３０１は、ストライプ状の平面パターンを備えており、夫々幅Ｌを有して相隣接する配線間に配線間隔Ｓに対応する光透過用の隙間が設けられている。従って、後述の液晶装置の製造プロセスにおいて、光硬化性樹脂からなるシール材５２を用いた場合に、ＴＦＴアレイ基板１０を介して光を入射すれば、この積層構造における光透過用の隙間を通ってシール材５２に光を十分に照射することが出来る。従って、光硬化性樹脂からなるシール材５２を、両方の基板の側からの光により良好に光硬化させることが出来る。特に、このように光硬化できれば、熱硬化の場合と比べて余分な熱を液晶装置に与えなくて済むので、液晶装置の各構成要素の熱劣化を防いだり、熱歪みによる装置欠陥の発生を防いだり出来るので有利である。また、光照射の時間が少なくて済むため、配向膜１６及び２２（図３参照）にダメージを与えることがない。従って、液晶のティルト角が高いまま維持されるので、液晶の配向不良（ディスクリネーション）による画質劣化を防ぐことが出来る。
【００７５】
また、図６及び図７において、周辺見切りとしての第３遮光膜５３下には画像表示領域を構成する画素と同一構成を持つダミー画素が形成されている。液晶の配向不良領域等を隠すように設けられた第３遮光膜５３下に表示用の画素を構成する必要は無いが、画像表示領域の縁付近の画素の特性安定化のために、このように画像表示領域の縁よりも外に所定幅だけダミー画素が設けられる。
【００７６】
尚、第１遮光膜１１ａは、図２及び図６に示したように、第３遮光膜５３内の画像表示領域において、走査線３ａと重なるように引き回されており、画像表示領域の外側では、省スペース化等のために第３遮光膜５３の下部を遮光膜配線として通過した後、コンタクトホールを介して走査線駆動回路の負電源（定電位線）に接続されている。
【００７７】
以上説明したように本実施の形態では、画像信号線やサンプリング回路駆動信号線用のポリシリコン膜からなる中継配線上に、高融点金属等８０を島状に形成した構成としたが、この構造の中継配線の適用箇所は、これらの画像信号線やサンプリング回路駆動信号線に限られない。例えば、データ線駆動回路、走査線駆動回路、サンプリング回路等の周辺回路内において、Ａｌ膜からなる配線同士が交差する箇所に層間絶縁膜を介して形成されるポリシリコン膜からなる中継配線などの、周辺回路内の任意の中継配線、高融点金属等８０を島状に形成した構成とすることが、上述の実施の形態の場合と同様に可能である。特に、データ線駆動回路や走査線駆動回路用の中継配線の低抵抗化は、それらの回路を構成するシフトレジスタの遅延を防ぐことによる駆動の高速化を図ることができ、サンプリング回路やプリチャージ回路用の中継配線の低抵抗化は、サンプリング回路駆動信号やプリチャージ回路駆動信号のなまりを抑えることができ、画像信号の良好な書込みが可能となり、最終的には画質向上を図れる。
【００７８】
また、各種引き出し配線を二重配線化するためのポリシリコン膜からなる配線上に、高融点金属等８０を島状に形成した構成としたが、この構造の配線の適用箇所は、上述の実施の形態の場合に限られない。
【００７９】
（液晶装置の製造プロセス）
次に、以上のような構成を持つ液晶装置の実施の形態の製造プロセスについて、図１１から図１４を参照して説明する。図１１及び図１２は、各工程におけるＴＦＴアレイ基板側の各層を、図６と同様に図４のＢ−Ｂ'断面に対応させて示す工程図であり、図１３及び図１４は、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ'断面に対応させて示す工程図である。尚、Ｂ−Ｂ断面における製造プロセスとＣ−Ｃ'断面における製造プロセスとは基本的に同時に並行して行われるものであるので、以下の説明も両プロセスについて並列に行う。
【００８０】
図１１及び図１３の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００８１】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚の遮光膜１１を形成する。
【００８２】
続いて、図１１及び図１３の工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより画素ＴＦＴ遮光用の第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００８３】
次に図１１及び図１３の工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約５０００〜２００００オングストロームとする。
【００８４】
次に図１１及び図１３の工程（４）に示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５００〜２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる。
【００８５】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００８６】
次に図１１及び図１３の工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特に走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【００８７】
次に図１３の工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用の絶縁膜２を形成する。この結果、半導体層１ａの厚さは、約３００〜１５００オングストロームの厚さ、好ましくは約３５０〜５００オングストロームの厚さとなり、ゲート絶縁膜２の厚さは、約２００〜１５００オングストロームの厚さ、好ましくは約３００〜１０００オングストロームの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン層１を熱酸化することのみにより、単一層構造を持つ容量形成用のゲート絶縁膜２を形成してもよい。
【００８８】
尚、工程（６）において特に限定されないが、第１蓄積容量電極１ｆとなる半導体層部分に、例えば、Ｐイオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【００８９】
次に図１１及び図１３の工程（７）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【００９０】
次に、図１３の工程（８）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。
【００９１】
同時に図１１の工程（８）に示すように、図６及び図７に示した如き所定パターンの中継配線１１６ａを構成する第２導電膜１１６ａ及び１１６ａ'を形成する。
【００９２】
次に図１１及び図１３の工程（９）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａを拡散マスクとして、ＰなどのＶ族元素のドーパント１７を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ'となる。このドーパント１７のドープにより、容量線３ｂ及び走査線３ａ並びにポリシリコン膜３ｃ（即ち、中継配線１１６ａ）も低抵抗化される。
【００９３】
続いて、図１１及び図１３の工程（１０）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層１８を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント１７'高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。このドーパント１７'のドープにより、容量線３ｂ及び走査線３ａ並びに中継配線１１６を構成する第２導電膜１１６ａ及び１１６ａ'も更に低抵抗化される。
【００９４】
これらの工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成する。このように、本実施の形態において画素スイッチング用ＴＦＴ３０はポリシリコンＴＦＴであるので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路を形成することができ、製造上有利である。
【００９５】
次に図１２及び図１４の工程（１１）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａ及び容量線３ｂ並びに第２導電膜１１６ａ及び１１６ａ'を覆うように、例えば、スパッタ法を用いて、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等からなる高融点金属膜（図示せず）を、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚で形成し、その後この高融点金属膜を、レジストマスクを介してエッチングして、走査線３ａ及び容量線３ｂ並びに第２導電膜１１６ａ及び１１６ａ'上に島状の高融点金属等８０を形成する。
【００９６】
次に図１２及び図１４の工程（１２）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａ及び容量線３ｂ並びに第２導電膜１１６ａ及び１１６ａ'を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５０００〜１５０００オングストロームが好ましい。
【００９７】
次に図１２及び図１４の工程（１４）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、中継配線１１６ａと引き出し配線３０１ｂを電気的接続するためのコンタクトホール３０５ｂ、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホール等も、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール５及び３０５ｂ等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホールをテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００９８】
次に図１２及び図１４の工程（１４）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１０００〜５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積し、更に工程（１５）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａ並びに画像信号線１１５及び引き出し配線３０１ｂを形成する。
【００９９】
次に図１２及び図１４の工程（１６）に示すように、データ線６ａ並びに画像信号線１１５等の上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５０００〜１５０００オングストロームが好ましい。
【０１００】
次に図１４の工程（１７）の段階において、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１０１】
次に図１２及び図１４の工程（１８）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５００〜２０００の厚さに堆積し、更に図１２及び図１４の工程（１９）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１０２】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
【０１０３】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び第３遮光膜５３（図６及び図７参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、第２遮光膜２３及び第３遮光膜５３は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１０４】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００オングストロームの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１０５】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１０６】
（液晶装置の全体構成）
以上のように構成された液晶装置の各の実施の形態の全体構成を図１５及び図１６を参照して説明する。尚、図１５は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１６は、対向基板２０を含めて示す図１６のＨ−Ｈ'断面図である。
【０１０７】
図１５において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図１６に示すように、図１５に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０８】
以上図１から図１６を参照して説明した実施の形態における液晶装置のＴＦＴアレイ基板１０上には更に、画像信号のデータ線６ａへの書込み負荷軽減のために各データ線６ａについて画像信号に先行するタイミングで所定電位のプリチャージ信号を書き込むプリチャージ回路を形成してもよいし、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路の一部を、ＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０９】
以上説明した実施の形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１１０】
以上説明した実施の形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、実施の形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、実施の形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１１１】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はプレーナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、実施の形態は有効である。
【０１１２】
（電子機器）
次に、以上詳細に説明した電気光学装置を備えた電子機器の実施の形態について図１７から図１９を参照して説明する。
【０１１３】
先ず図１７に、このように電気光学装置の一例として液晶装置１００を備えた電子機器の概略構成を示す。
【０１１４】
図１７において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載し６もよい。
【０１１５】
次に図１８から図１９に、このように構成された電子機器の具体例を各々示す。
【０１１６】
図１８は電子機器の一例たる液晶プロジェクタ１１００を示す。この液晶プロジェクタ１１００には、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いられている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１７】
図１９は電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００を示す。上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１１８】
以上図１８から図１９を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１７に示した電子機器の例として挙げられる。
【０１１９】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】液晶装置の実施の形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路並びに周辺回路を含む液晶装置のブロック図である。
【図２】液晶装置の実施の形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ'断面図である。
【図４】走査線及び容量線上に島状に形成された高融点金属等を説明するための部分平面図である。
【図５】走査線又は容量線上に島状に形成された高融点金属等を説明するための部分側面図である。
【図６】周辺配線が設けられたＴＦＴアレイ基板の部分平面図である。
【図７】図６の中継配線及び引き出し配線部を拡大して示す拡大平面図である。
【図８】図６及び図７のＢ−Ｂ'断面図である。
【図９】図７のＤ−Ｄ'断面におけるサンプリング回路駆動信号線用の中継配線の態様を示す断面図である。
【図１０】図６及び図７のＢ−Ｂ'断面における変形態様を示す断面図である。
【図１１】液晶装置の実施の形態の製造プロセスを、図８に対応する部分について順を追って示す工程図（その１）である。
【図１２】液晶装置の実施の形態の製造プロセスを、図８に対応する部分について順を追って示す工程図（その２）である。
【図１３】液晶装置の実施の形態の製造プロセスを、図３に対応する部分について順を追って示す工程図（その１）である。
【図１４】液晶装置の実施の形態の製造プロセスを、図３に対応する部分について順を追って示す工程図（その２）である。
【図１５】液晶装置の実施の形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１６】図１５のＨ−Ｈ'断面図である。
【図１７】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１８】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１９】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ'…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…走査線
３ｂ…容量線（第２蓄積容量電極）
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線（ソース電極）
７…第３層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…第１層間絶縁膜
２０…対向基板
２１…対向電極
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
８０…高融点金属等
１０１…データ線駆動回路
１０３…サンプリング回路
１０４…走査線駆動回路
１１４…サンプリング回路駆動信号線
１１５…画像信号線
１１６…中継配線
３０１、３０１ａ、３０１ｂ…引き出し配線
【図１】
0004013401.tif 000002
【図２】
0004013401.tif 000003
【図３】
0004013401.tif 000004
【図４】
0004013401.tif 000005
【図５】
0004013401.tif 000006
【図６】
0004013401.tif 000007
【図７】
0004013401.tif 000008
【図８】
0004013401.tif 000009
【図９】
0004013401.tif 000010
【図１０】
0004013401.tif 000011
【図１１】
0004013401.tif 000012
【図１２】
0004013401.tif 000013
【図１３】
0004013401.tif 000014
【図１４】
0004013401.tif 000015
【図１５】
0004013401.tif 000016
【図１６】
0004013401.tif 000017
【図１７】
0004013401.tif 000018
【図１８】
0004013401.tif 000019
【図１９】
0004013401.tif 000020