(57)【特許請求の範囲】
【請求項１】
ゲート配線とこのゲート配線に交差するように設けられたソース配線とにスイッチング素子を介して接続された画素電極と、この画素電極に対向して配置され、画素電極との間に液晶を挟持する共通電極を有する画素がマトリクス状に設けられた表示パネル、この表示パネルのゲート配線に、ゲート配線を選択する第一の電圧及び非選択にする第二の電圧（但し、第一の電圧＞第二の電圧）を有するゲート電位を印加する駆動回路、上記表示パネルの共通電極に、水平走査周期毎に反転する高電位又は低電位の共通電位を印加する共通電位発生回路を備え、上記第二の電圧は、上記共通電位の高電位及び低電位と同期して変化し、かつ共通電位の低電位と第二の電圧の低電位との電位差が、共通電位の高電位と第二の電圧の高電位との電位差より大であることを特徴とする液晶表示装置。
【請求項２】
画素には、画素電極と補助容量を介して接続された補助電極が設けられ、各画素の補助電極は共通に接続されていることを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は液晶表示装置に関するものであり、特にその駆動回路に関するものである。
【０００２】
【従来の技術】
図３は、アクティブマトリックス液晶表示装置の等価回路を示す図である。
図において、１はゲート配線で、複数平行に設けられている。２はゲート配線１に直交するソース配線で、複数平行に設けられている。３はスイッチング素子である薄膜トランジスタで、ゲート電極４がゲート配線１に、ソース電極５がソース配線２に、ドレイン電極が画素電極６にそれぞれ接続されている。
７は画素電極６と補助電極８の間に接続された補助容量（Ｃｓ）、９は画素電極６と共通電極１０の間に接続された液晶容量（Ｃｌｃ）である。共通電極１０及び補助電極８は図示しない共通配線であるＣｓ配線に接続されている。
【０００３】
図４は、従来の液晶表示装置の共通Ｃｓラインコモン反転駆動を示す図である。
図において、１ゲート配線、１０は共通電極、１１はゲート配線−共通電極間容量である。Ｖｇは選択パルス信号であるゲート電位で、ゲート電位のＬｏｗ電位は一定値である。Ｖｃｏｍは共通電極に印加される共通電位、Ｖｓは階調信号であるソース電位である。
図５は、従来の液晶表示装置の水平走査期間短縮による液晶印加電圧不足を示す図である。
図において、Ｖｐは画素電極に印加される画素電位、Ｖｃｏｍは共通電極に印加される共通電位、Ｖｌｃは液晶に印加される液晶印加電圧である。
図６は、従来の液晶表示装置の水平走査期間短縮によるクロストーク率の増大を示す図である。
【０００４】
このような従来のアクティブマトリックス液晶表示装置においては、図３に示すように、複数のゲート配線１とソース配線２がマトリックス状に整列され、それらで囲まれた領域に薄膜トランジスタ３と画素電極６が形成されるアクティブマトリックス液晶表示装置は、共通Ｃｓ構造のラインコモン反転駆動の場合において、ゲート配線１に選択パルス信号であるゲート電位Ｖｇが線順次走査で入力し、選択されたゲート配線１上の画素に形成された薄膜トランジスタ３をオン状態とし、ソース配線２に水平走査期間周期の階調信号となるソース電位Ｖｓを印加し、共通電極１０及び補助電極８に水平走査期間周期の共通信号Ｖｃｏｍを印加することにより、駆動を行っているが、従来の駆動方式では、図４に示すように、ゲート配線１に印加されるゲート電位Ｖｇの非選択電位であるＬｏｗ電位は一定値である。
【０００５】
図３に、アクティブマトリックス液晶表示装置の共通Ｃｓ構造の１画素等価回路を示したが、ゲート配線１に選択パルス信号であるゲート電位Ｖｇが入力されると、ゲート配線１上の画素に形成された薄膜トランジスタ３がオン状態となり、ソース配線２に印加された階調信号であるソース電位Ｖｓが、薄膜トランジスタ３を介して画素電極６に書き込まれ、画素電極６と共通電極１０に挟持された液晶に、画素電位Ｖｐと共通電位Ｖｃｏｍとの間の電位差で形成される液晶印加電圧Ｖｌｃを印加するが、液晶印加電圧Ｖｌｃは選択パルス信号であるゲート電位Ｖｇの立ち下がりに伴うフィールドスルーを受けることにより、保持期間の液晶印加電圧Ｖｌｃ’は、Ｖｌｃよりも小さいＶ’ｌｃとなる。保持期間の液晶印加電圧Ｖｌｃ’はゲート配線１に印加するゲート電位ＶｇのＬｏｗ電位を一定値にすることにより、薄膜トランジスタ３をオフ状態とし垂直走査期間保持される。
【０００６】
【発明が解決しようとする課題】
以上に述べた従来の駆動方式は、共通電位Ｖｃｏｍが水平走査期間ごとの反転する際に、共通電極１０がゲート配線１、ソース配線２、画素電極６とそれぞれ液晶を介して形成する容量と、共通電極１０のシート抵抗との時定数により、アクティブマトリックス液晶表示パネルへ入力される共通電位Ｖｃｏｍの波形に比べ、アクティブマトリックス液晶表示パネル内の任意の画素の共通電極１０へ入力される共通電位Ｖｃｏｍの波形には遅延が生じる。これにより、水平走査期間内に共通電位Ｖｃｏｍが所定の電位に到達しないことによる液晶印加電圧不足及びクロストークが生じるという表示上の問題があった。特にアクティブマトリックス液晶表示パネルの大型化、高精細化に伴い、水平走査期間が短縮された場合においては、共通電位Ｖｃｏｍの未収束による液晶印加電圧不足及びクロストークの発生が顕著となる。
【０００７】
図５は、水平走査期間の短縮による液晶印加電圧不足の発生の様子を示しており、水平走査周期が水平走査期間Ａから水平走査期間Ｂへ短縮された場合、液晶印加電圧が低下し、アクティブマトリックス液晶表示装置における所定の輝度が得られなくなる。
【０００８】
図６は、水平走査期間の短縮によるクロストークの発生のメカニズムを示しており、共通電位Ｖｃｏｍが反転する際の収束速度は、ソース配線に印加する階調信号であるソース電位Ｖｓによって異なる。従って、水平走査期間Ａではソース電位Ｖｓにかかわらず、共通電極１０に印加された共通電位Ｖｃｏｍは所定の電位に到達するが、水平走査期間Ｂではソース配線２に印加されたソース電位Ｖｓにより、共通電極１０に印加された共通電位Ｖｃｏｍの到達レベルが異なる。これにより、水平走査期間Ｂではソース配線２に印加されるソース電位Ｖｓにより、液晶印加電圧Ｖｌｃが異なるようになり、アクティブマトリックス液晶表示装置におけるクロストークの発生原因となる。
【０００９】
これを解決する手段としては、共通電極１０が各々の電極と形成する寄生容量を小さくするか、共通電極１０の電源の電荷供給能力を向上し、共通電位Ｖｃｏｍが反転する際の遅延を小さくすることが考えられるが、配線幅を小さくすると配線抵抗が大きくなる関係があり、電源の電荷供給能力を向上させると電源の消費電力が大きくなるという関係があるので限度がある。
この発明は、このような課題を解決するためになされたもので、ゲート配線−共通電極間の寄生容量による表示への影響を軽減できる液晶表示装置を得ることを目的としている。
【００１０】
【課題を解決するための手段】
この発明に係わる液晶表示装置においては、ゲート配線とこのゲート配線に交差するように設けられたソース配線とにスイッチング素子を介して接続された画素電極と、この画素電極に対向して配置され、画素電極との間に液晶を挟持する共通電極を有する画素がマトリクス状に設けられた表示パネル、この表示パネルのゲート配線に、ゲート配線を選択する第一の電圧及び非選択にする第二の電圧（但し、第一の電圧＞第二の電圧）を有するゲート電位を印加する駆動回路、表示パネルの共通電極に、水平走査周期毎に反転する高電位又は低電位の共通電位を印加する共通電位発生回路を備え、第二の電圧は、共通電位の高電位及び低電位と同期して変化し、かつ共通電位の低電位と第二の電圧の低電位との電位差が、共通電位の高電位と第二の電圧の高電位との電位差より大であるものである。
【００１１】
また、画素には、画素電極と補助容量を介して接続された補助電極が設けられ、各画素の補助電極は共通に接続されているものである。
【００１２】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１によるアクティブマトリックス液晶表示装置の共通Ｃｓラインコモン反転駆動を示す図である。
図において、１はゲート配線、１０は共通電極、１１はゲート配線−共通電極間容量である。Ｖｇは選択パルス信号であるゲート電位で、第一の電圧であるＨｉｇｈ電位でゲート配線１を選択し、第二の電圧であるＬｏｗ電位でゲート配線１を非選択にする。Ｖｃｏｍは共通電極に印加される共通電位で、図示せぬ共通電位発生回路から供給される。Ｖｓは階調信号であるソース電位である。
【００１３】
なお、実施の形態１のアクティブマトリックス液晶表示装置の等価回路は、図３と同じであり、図３を援用して説明する。
また、共通Ｃｓラインコモン反転駆動方式とは、補助容量７の片側電極である補助電極８を、共通電極１０が接続されている共通配線であるＣｓ配線に接続した画素構造を有し、水平走査周期毎に共通電位Ｖｃｏｍが交流化している駆動方式をいう。
【００１４】
次に、実施の形態１の共通Ｃｓラインコモン反転駆動方式について説明する。任意のゲート配線１に選択パルスであるゲート電位Ｖｇが入力され、ソース配線２に水平走査周期で交流化された階調信号のソース電位Ｖｓが印加され、共通電極１０に水平走査周期で交流化された共通電位Ｖｃｏｍが印加される駆動方式において、ゲート電位ＶｇのＬｏｗ電位を共通電位Ｖｃｏｍと同位相及び同振幅で同期させるようにしたものである。
【００１５】
これにより、ゲート配線１と共通電極１０間の電位差を一定にし、共通電位Ｖｃｏｍの低電位のときの電位差Ｖと高電位のときの電位差Ｖ’を同じとし、ゲート配線−共通電極間への電荷の移動を軽減することにより、共通電位Ｖｃｏｍの時定数成分であるゲート配線−共通電極間の寄生容量による影響を軽減することが可能である。
【００１６】
実施の形態２．
図２は、この発明の実施の形態２によるアクティブマトリックス液晶表示装置のラインコモン反転駆動、共通Ｃｓ構造における駆動方式を示す図である。
図において、１はゲート配線、１０は共通電極、１１はゲート配線−共通電極間容量である。Ｖｇは選択パルス信号であるゲート電位、Ｖｃｏｍは共通電極に印加される共通電位、Ｖｓは階調信号であるソース電位である。
なお、実施の形態２のアクティブマトリックス液晶表示装置の等価回路は、図３と同じであり、図３を援用して説明する。
【００１７】
次に、実施の形態２の共通Ｃｓラインコモン反転駆動方式について説明する。任意のゲート配線１に選択パルスであるゲート電位Ｖｇが入力され、ソース配線２に水平走査周期で交流化された階調信号であるソース電位Ｖｓが印加され、共通電極１０に水平走査周期で交流化された共通電位Ｖｃｏｍが印加される駆動方式において、実施の形態１と異なるのは、共通電位Ｖｃｏｍに同期させるゲート電位ＶｇのＬｏｗ電位の振幅を、共通電位Ｖｃｏｍの振幅よりも大きくした点である。すなわち、ゲート配線１と共通電極１０間の電位差を、共通電位Ｖｃｏｍの低電位のときの電位差Ｖを、高電位のときの電位差Ｖ’より大としたものである。
【００１８】
実施の形態２の実施の形態１に対する優位性は、ゲート電位ＶｇのＬｏｗ電位の振幅を大きくすることにより、ゲート配線−共通電極間カップリングにより、実施の形態１に比べて、共通電位が反転する際の共通電位の遅延が小さくなる。
【００１９】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
ゲート配線とこのゲート配線に交差するように設けられたソース配線とにスイッチング素子を介して接続された画素電極と、この画素電極に対向して配置され、画素電極との間に液晶を挟持する共通電極を有する画素がマトリクス状に設けられた表示パネル、この表示パネルのゲート配線に、ゲート配線を選択する第一の電圧及び非選択にする第二の電圧（但し、第一の電圧＞第二の電圧）を有するゲート電位を印加する駆動回路、表示パネルの共通電極に、水平走査周期毎に反転する高電位又は低電位の共通電位を印加する共通電位発生回路を備え、第二の電圧は、共通電位の高電位及び低電位と同期して変化し、かつ共通電位の低電位と第二の電圧の低電位との電位差が、共通電位の高電位と第二の電圧の高電位との電位差より大であるので、ゲート配線−共通電極間の電荷の移動を軽減することにより、ゲート配線−共通電極間の寄生容量による影響を軽減することが可能であり、共通電位が反転する際の共通電位の遅延が小さくなる。
【００２０】
また、画素には、画素電極と補助容量を介して接続された補助電極が設けられ、各画素の補助電極は共通に接続されているので、共通Ｃｓラインコモン反転駆動方式を実現できる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による液晶表示装置の共通Ｃｓラインコモン反転駆動を示す図である。
【図２】  この発明の実施の形態２による液晶表示装置の共通Ｃｓラインコモン反転駆動を示す図である。
【図３】    アクティブマトリックス液晶表示装置の等価回路を示す図である。
【図４】  従来の液晶表示装置の共通Ｃｓラインコモン反転駆動を示す図である。
【図５】  従来の液晶表示装置の水平走査期間短縮による液晶印加電圧不足を示す図である。
【図６】  従来の液晶表示装置の水平走査期間短縮によるクロストーク率の増大を示す図である。
【符号の説明】
１  ゲート配線、  ２  ソース配線、  ６  画素電極、
７  補助容量（Ｃｓ）、  ９  液量容量（Ｃｌｃ）、  １０  共通電極、
１１  ゲート配線−共通電極間容量、  Ｖｇ  ゲート電位、
Ｖｃｏｍ  共通電位、  Ｖｓ  ソース電位、  Ｖｌｃ  液晶印加電圧、
Ｖｐ  画素電位。
【図１】
0003914639.tif 000002
【図２】
0003914639.tif 000003
【図３】
0003914639.tif 000004
【図４】
0003914639.tif 000005
【図５】
0003914639.tif 000006
【図６】
0003914639.tif 000007