(57)【特許請求の範囲】
【請求項１】
半導体チップの表面側に形成した表面電極と、前記半導体チップの裏面側に形成した裏面電極とを有し、半導体チップを構成する半導体基板の厚さが１５０μｍ以下である半導体装置において、
半導体チップの表面上に選択的に５μｍ以上で５０μｍ以下の絶縁性厚膜を形成することを特徴とする半導体装置。
【請求項２】
前記絶縁性厚膜が、半導体チップの表面側の外周部上に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁性厚膜が、表面電極上で選択的に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記絶縁性厚膜が、表面電極上で帯状に形成されることを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体チップの表面側に形成した表面電極と、前記半導体チップの裏面側に形成した裏面電極とを有し、半導体チップを構成する半導体基板の厚さが１５０μｍ以下である半導体装置において、
半導体チップの表面上全面に５μｍ以上で５０μｍ以下に形成された絶縁性厚膜と、該絶縁性厚膜に開けた開口部を介して表面電極に電気的に接続した金属膜とを有することを特徴とする半導体装置。
【請求項６】
前記金属膜が選択的に形成した金属膜であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記絶縁性厚膜が、ポリイミドもしくは窒化珪素で形成されることを特徴とする請求項１から６のいづれか一項に記載の半導体装置。
【請求項８】
素子ユニットが多数形成された１５０μｍ以下の厚さのウエハ上の裏面側を支持基板に貼り付ける工程と、前記ウエハの表面側全面に絶縁性厚膜を５μｍ〜５０μｍの厚さに被覆する工程と、前記絶縁性厚膜を選択的に除去する工程と、前記ウエハをダイシングして各素子ユニットをそれぞれ分離する工程とを有することを特徴とする半導体装置の製造方法。
【請求項９】
１層目の表面電極と裏面電極を有する素子ユニットが多数形成された１５０μｍ以下の厚さのウエハ上の裏面側を支持基板に貼り付ける工程と、該ウエハの表面側全面に絶縁性厚膜を５μｍ〜５０μｍの厚さに被覆する工程と、前記素子ユニットの１層目の表面電極上の絶縁性厚膜を選択的に除去する工程と、前記表面電極直上の前記絶縁性厚膜上に２層目の表面電極を形成する工程と、前記ウエハをダイシングして各素子ユニットをそれぞれ分離する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、極めて厚みを薄くしたＩＧＢＴなどの半導体チップであって、回路パターンを形成した絶縁基板に、半田等で接合する半導体装置に関する。
【０００２】
【従来の技術】
ＩＧＢＴモジュールなどの半導体装置において、オン電圧とスイッチング損失のトレードオフを改善する手法として、ＩＧＢＴチップの厚みを薄くする場合がある。
近年は、そのＩＧＢＴチップの厚みが、１０００Ｖ以上の耐圧クラスで１００μｍ〜１５０μｍであり、６００Ｖ程度の耐圧クラスで５０μｍ〜８０μｍ程度が検討されている。
【０００３】
図１０は、従来の半導体装置の要部断面図である。この半導体装置は、ＩＧＢＴモジュールなどのパワー半導体デバイスである。この半導体装置は、ヒートシンク５１、銅貼り絶縁基板５２（回路パターンが形成されている）、ＩＧＢＴチップ５３が半田５７、５８で接合され、この一体となった構造を樹脂成形されたケース５４に接着した構造である。
【０００４】
そして、半導体チップ５３、ワイヤ５６および銅貼り絶縁基板５２を水分、湿気、塵から保護する目的でケース５４内はシリコーンゲル等のゲル５９が封止されている。ＩＧＢＴチップ５３の表面にはワイヤボンディングがなされ、ＩＧＢＴチップ５３の裏面は、銅貼り絶縁基板５２上の図示していない回路パターンに半田５８で接合され、電気的接続が行われている。図中の５５は外部導出導体である。
【０００５】
図１１は、従来のＩＧＢＴチップの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。
ＩＧＢＴチップ５３の表面側はゲート電極６２とエミッタ電極６１、図示しない保護膜で被覆されている接合終端耐圧構造６５で構成され、裏面側にはコレクタ電極６３が形成されている。半導体基板１００内には図１２で説明する多数のセルが形成されている。
【０００６】
図１２は、図１１のＸ−Ｘ線で切断した、ＩＧＢＴチップに形成されたセルの要部断面図である。
ＩＧＢＴチップ５３は、半導体基板１００に多数のセルが形成されている。このセル構造は、半導体基板１００（例えばシリコン）の表面層にｐウエル領域７２が形成され、このｐウエル領域７２の表面層にｎエミッタ領域７３が形成され、このｎエミッタ領域７３と半導体基板１００に挟まれたｐウエル領域７２上およびｐウエル領域７２に挟まれた半導体基板１００上にゲート絶縁膜７４を介してポリシリコンのゲート内部電極７５が形成されている。このゲート内部電極７５と図１１のゲート電極６２は電気的に接続されている。
【０００７】
ゲート内部電極７５上に層間絶縁膜７６が形成され、ｎエミッタ領域７３上にはエミッタ電極６１が形成されている。また、半導体基板１００の裏面の表面層にｐコレクタ領域７７が形成され、その上にコレクタ電極６３が形成されている。このコレクタ電極６３は、図１０の銅貼り絶縁基板５２との半田接合を良好とするためにＡｌ膜８１、Ｔｉ膜８２、Ｎｉ膜８３およびＡｕ膜８４の多層構造となっている。
【０００８】
尚、ｐウエル領域７２とｐコレクタ領域７７に挟まれた半導体基板１００がｎ- ドリフト層７１である。
従来のＩＧＢＴチップ５３の厚さは、約３５０μｍ程度であり、ゲート電極６２、エミッタ電極６１はアルミ線などのワイヤ５６がボンディングされ、コレクタ電極６３は銅貼り絶縁基板５２と半田５８で接合されていた。この場合、ＩＧＢＴチップ５３が３５０μｍと十分に厚かったため、実装前のＩＧＢＴチップ１１の反り量は僅か数μｍと少なかった。
【０００９】
【発明が解決しようとする課題】
しかし最近、ＩＧＢＴチップ５３の電気的特性向上を目的に、ＩＧＢＴチップ５３の薄板化が検討されてきている。ＩＧＢＴチップ５３を薄板化すると、半導体基板１００裏面にコレクタ電極６３を形成するとき、熱膨張係数の違いによるバイメタル効果で、図１３に示すようにＩＧＢＴチップ５３の表面電極側（エミッタ電極側）が凸状に大きく反るようになる。
【００１０】
図１４は、従来のＩＧＢＴチップの厚さを減らした場合の反り量を示す図である。ＩＧＢＴチップの大きさは１０ｍｍ□、厚さは５０μｍから３００μｍである。特に厚さが１５０μｍより小さくなると反り量は急激に大きくなり、その反り量の増加割合は厚みが小さくなる程大きくなり、５０μｍ程度になると反り量は２００μｍにも達する。
【００１１】
このように反り量が大きくなると、ＩＧＢＴチップ５３を銅貼り絶縁基板５２に半田５８で接合するとき、ＩＧＢＴチップ５３の中央部下の半田層が厚く（最悪の場合、ボイドを巻込む）、また、ボンディングワイヤの接合強度も弱く、実使用（スイッチング）では熱抵抗の悪化で接合温度の上昇が大きく、パワーサイクル耐量の低いＩＧＢＴモジュールとなる。
【００１２】
この発明の目的は、前記の課題を解決して、薄板化された半導体チップのバイメタル効果による反り量を抑制した半導体装置およびその製造方法を提供することである。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、半導体チップの表面側に形成した表面電極と、前記半導体チップの裏面側に形成した裏面電極とを有し、半導体チップを構成する半導体基板の厚さが１５０μｍ以下である半導体装置において、半導体チップの表面上に選択的に５μｍ以上で５０μｍ以下の絶縁性厚膜が形成される構成とする。
【００１４】
また、前記絶縁性厚膜が、半導体チップの表面側の外周部上に形成されるとよい。
また、前記絶縁性厚膜が、表面電極上で選択的に形成されるとよい。
また、前記絶縁性厚膜が、表面電極上で帯状に形成されるとよい。
また、半導体チップの表面側に形成した表面電極と、前記半導体チップの裏面側に形成した裏面電極とを有し、半導体チップを構成する半導体基板の厚さが１５０μｍ以下である半導体装置において、半導体チップの表面上全面に１０μｍ以上で５０μｍ以下に形成された絶縁性厚膜と、該絶縁性厚膜に開けた開口部を介して表面電極に電気的に接続する構成とする。
【００１５】
また、前記金属膜が選択的に形成され、前記絶縁性厚膜がポリイミドもしくは窒化珪素で形成されるとよい。
また、素子ユニットが多数形成された１５０μｍ以下の厚さのウエハ上の裏面側を支持基板に貼り付ける工程と、前記ウエハの表面側全面に絶縁性厚膜を５μｍ〜５０μｍの厚さに被覆する工程と、前記絶縁性厚膜を選択的に除去する工程と、前記ウエハをダイシングして各素子ユニットをそれぞれ分離する工程とを有する製造方法とする。
【００１６】
また、１層目の表面電極と裏面電極を有する素子ユニットが多数形成された１５０μｍ以下の厚さのウエハ上の裏面側を支持基板に貼り付ける工程と、該ウエハの表面側全面に絶縁性厚膜を５μｍ〜５０μｍの厚さに被覆する工程と、前記素子ユニットの１層目の表面電極上の絶縁性厚膜を選択的に除去する工程と、前記表面電極直上の前記絶縁性厚膜上に２層目の表面電極を形成する工程と、前記ウエハをダイシングして各素子ユニットをそれぞれ分離する工程とを有する製造方法とする。
【００１７】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。ここでは半導体装置を構成するＩＧＢＴチップを示した。半導体基板１００の内部構造は図１２と同じである。図１のエミッタ電極２、コレクタ電極４、ゲート電極３および接合終端耐圧構造５は、図１１のエミッタ電極６１、コレクタ電極６３、ゲート電極６２および接合終端耐圧構造６５にそれぞれ相当する。
【００１８】
ゲート電極３とエミッタ電極２を有するＩＧＢＴチップ１の接合終端耐圧構造５部上に絶縁性厚膜であるポリイミドの枠６を形成する。ＩＧＢＴチップ１の裏面側には裏面電極であるコレクタ電極４が形成されている。ＩＧＢＴチップ１の厚み（半導体基板１００の厚さ）は１５０μｍ以下であり、ポリイミドの枠６の厚みは５μｍ〜５０μｍで、枠６の幅は０．５ｍｍである。このポリイミドの枠６の厚みをこの範囲にすることで、ＩＧＢＴチップ１のエミッタ電極２側に凸状に反ることが抑制される。尚、絶縁性厚膜は窒化珪素であっても構わない。この場合の窒化珪素膜の厚みは５μｍ〜８μｍ程度が好ましい。また、前記のようにＩＧＢＴチップ１の厚さを１５０μｍ以下としたのは、反り量が図１４に示したように急激に増大するためである。また、下限値としては、素子耐圧に依存するが、６００Ｖクラスの耐圧を維持するとしたら、５０μｍ程度である。
【００１９】
図２は、図１の半導体装置の製造方法で、同図（ａ）から同図（ｆ）は工程順に示した要部工程断面図である。
ＩＧＢＴチップ１となる素子ユニットが複数個作り込まれた厚み５０μｍ〜１５０μｍのウエハ２００をホットプレート２１（あるいは恒温層）にセットし、ウエハ２００の反りが無くなる温度（裏面電極膜のアニール温度３００℃程度）まで昇温する。素子ユニットの表面側にはゲート電極とエミッタ電極の表面電極１１、裏面側にはコレクタ電極の裏面電極１２を形成する（同図（ａ））。
【００２０】
つぎに、ウエハ２００の裏面にシリコンと線膨張係数が等しいガラス基板２２をＵＶテープ２３（紫外線を照射すると剥離できるテープ）で接着する。ウエハ２００をガラス基板２２に接着することで、ＩＧＢＴチップ１のエミッタ電極２側が凸状に反っていたウエハ２００は平坦となり、ガラス基板２２の温度を下げても、ウエハ２００は反らなくなる（同図（ｂ））。
【００２１】
つぎに、室温に戻したガラス基板２２上に接着したウエハ２００に絶縁性厚膜であるポリイミド１３を被覆する（同図（ｃ））。
つぎに、ウエハ２００表面に被覆したポリイミド１３を硬化させ、その後、接合終端耐圧構造５（保護膜として窒化膜などが形成されている）が形成されているＩＧＢＴチップ１の外周部上のポリイミド１３を残し、他の箇所のポリイミドを除去して、ポリイミドの枠６を形成する。このＩＧＢＴチップ１の外周部に形成されたポリイミドの枠６は、ＩＧＢＴチップ１の反りを抑制する働きをする。この枠６を厚くすると、反りを抑制する効果は大きくなる。枠６の厚さは５μｍ未満では反りを抑制する効果が小さく実用的でない。また、５０μｍを超えると、ＩＧＢＴチップ１にねじれが生じるために、枠６の厚みは５μｍ〜５０μｍの範囲が好ましい。（同図（ｄ））
つぎに、ウエハ２００を切断線３１でダイシングにより切断し、各素子ユニットに分離し（同図（ｅ））、この各素子ユニットをガラス基板２２から外してＩＧＢＴチップ１とする（同図（ｆ））。
【００２２】
ＩＧＢＴチップ１の外周部に形成されたポリイミドの枠６が、前記に示したようにＩＧＢＴチップ１の反りを抑制する。
また、ポリイミドの代わりに、ＩＧＢＴチップ１の接合終端耐圧構造５上に形成されている図示しない保護膜を用いても構わない。通常、この保護膜は、窒化珪素膜で形成されているが、この膜をＩＧＢＴチップ１の外周部のみ複数回スパッタあるいは蒸着で成膜し、厚膜化することで枠６を形成してもよい。この場合の膜厚は５μｍ〜８μｍ程度がよい。さらに前記した枠６であるポリイミドを保護膜として利用しても構わない。
【００２３】
図３は、ＩＧＢＴチップの反りとポリイミドの膜厚の関係を示す図である。ＩＧＢＴチップのサイズは１０ｍｍ□、厚さは６０μｍ、チップ周辺部のポリイミドの枠の幅は０．５ｍｍである。また、ＩＧＢＴチップの裏面電極（コレクタ電極４）のアニール温度は３２５℃で、室温との温度差は３００℃である。反り量の測定温度は２５℃である。
【００２４】
ポリイミドの膜厚（枠の厚み）を厚くすると反り量は小さく抑制される。反り量を１５０μｍ以下とするためには、ポリイミドの厚さは７μｍ以上とするとよい。また、ポリイミドの代わりに窒化珪素膜とすると、膜厚を５μｍ以上とするとよい。このことから、絶縁性厚膜（ポリイミド膜、窒化珪素膜）の膜厚、つまり枠６の厚みは５μｍ以上とするとよい。また、ポリイミドの場合は、好ましくは、１０μｍ以上とするとよい。
【００２５】
前記のポリイミドの膜厚が６０μｍを越すと、反りは低下するが、後述の図４で示すように、ＩＧＢＴチップのコーナー部で、ねじれ現象が生じるために、ボンディング時にＩＧＢＴチップに割れが生じ易くなる。そのため、ポリイミドの膜厚は５０μｍ以下が望ましい。
図４は、有限要素法（ＦＥＭ）でＩＧＢＴチップの熱変形を模擬した解析を行った結果を等高線で示す図である。ＩＧＢＴチップを模擬したこの解析モデル（シェル要素を使用）は、ＩＧＢＴチップの対称性を利用して、縦、横それぞれ２分割した、１／４モデルで行った。図中の反りが最大となっている箇所がＩＧＢＴチップの中心である。
【００２６】
ＩＧＢＴチップのサイズは前記と同様に、１０ｍｍ□、厚さ６０μｍとし、プロセスでの温度差はΔＴ＝−３００℃（２５℃−３２５℃）として計算を行ない、ポリイミドの枠６の幅は０．５ｍｍであり、ポリイミドの枠の厚さは２０μｍ（同図（ａ））、４０μｍ（同図（ｂ））および８０μｍ（同図（ｃ））の３通りの等高線図で示す。２０μｍの場合（同図（ａ））では反りは１２３μｍ、４０μｍの場合（同図（ｂ））では反りは７７μｍ、８０μｍの場合（同図（ｃ））では反りは４０μｍである。また、８０μｍではコーナー部でねじれが生じている。図では示さないが、このねじれは５０μｍを超えると生じる。そのことから、前記したように、枠の厚みを５０μｍ以下とするとよい。
【００２７】
図５は、この発明の第２実施例の半導体装置の要部平面図で、同図（ａ）は梁が１本の場合、同図（ｂ）は梁を十字状とした場合である。図１の枠６に加え、ＩＧＢＴチップ１の対向するＩＧＢＴチップ１のエッジ部を繋ぐように帯状のポリイミドで梁７、８を形成することで、図１よりさらにＩＧＢＴチップ１の反り量を低減することが可能となる。梁７、８の形成方法は第１実施例と同様の方法で可能である。このポリイミドの梁７、８が形成されない箇所（ポリイミド膜の開口部）のゲート電極３とエミッタ電極２がボンディングパッドとなり、図１０のボンディング用のワイヤ５６が接続される。
【００２８】
図６は、この発明の第３実施例の半導体装置の要部平面図である。図１の枠６に加え、ＩＧＢＴチップ１の対向するコーナー部を繋ぐように帯状のポリイミドで梁９を形成することで、さらにＩＧＢＴチップ１の反り量を低減することが可能となる。梁９の形成方法は第１実施例と同様の方法で可能である。
図７は、この発明の第３実施例の半導体装置の要部平面図である。図１の枠６に加え、ＩＧＢＴチップ１表面の中心部から放射状に帯状のポリイミドで梁１０を形成することで、さらにＩＧＢＴチップ１の反り量を低減することが可能となる。梁１０の形成方法は第１実施例と同様の方法で可能である。
【００２９】
上記のように、ＩＧＢＴチップ１の表面側にポリイミドで外周部に枠６、さらには対向するエッジ部あるいはコーナー部をつなぐように帯状のポリイミドで梁７〜１０を形成することで、バイメタル効果によるＩＧＢＴチップ１の反り量を軽減でき、組立工程での不良を抑え、高品質な半導体装置を提供できる。
図８は、この発明の第５実施例の半導体装置であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。ここでは半導体装置を構成するＩＧＢＴチップを示した。
【００３０】
１層目のゲート電極（２層目のゲート電極４３の直下に形成されている）、１層目のエミッタ電極２が表面側に形成されたＩＧＢＴチップ１の表面側全面に絶縁性厚膜としてポリイミド４１を被覆する。１層目のゲート電極上および１層目のエミッタ電極２上のポリイミド４１にそれぞれコンタクトホール４４を開口し、このポリイミド４１上に１層目のゲート電極および１層目のエミッタ電極２に対応するように、金属膜で２層目のゲート電極４３および２層目のエミッタ電極４２を形成する。この２層目のゲート電極４３と１層目のゲート電極、２層目のエミッタ電極４２と１層目のエミッタ電極２とは前記のコンタクトホール４４を介して電気的に接続する。
【００３１】
このように、ポリイミド４１を全面に被覆し、その上に金属膜を形成することで、前記の実施例より、さらにウエハの反りの抑制効果は大きくなる。この場合も、ポリイミドの厚みは前記した５μｍ〜１０μｍの範囲で、２層目のゲート電極４３および２層目のエミッタ電極４２の厚さは、例えば、Ｎｉ膜で形成した場合は、０．１μｍ程度で、反り量を殆ど無しにすることができる。
【００３２】
また、絶縁性厚膜は、ポリイミドの代わりに窒化珪素膜でも構わない。その場合の窒化珪素膜の厚さは、５μｍ〜８μｍ程度がよい。
図９は、図８の半導体装置の製造方法であり、同図（ａ）から同図（ｅ）は工程順に示した要部製造工程断面図である。製造工程は図２（ｃ）までの部分は同じであるため、それ以降の工程について記載してある。
【００３３】
ウエハ２００表面に全面被覆したポリイミド４１を硬化させる（同図（ａ））。
つぎに、１層目の表面電極１１上のポリイミド４１にコンタクトホール４４を開ける（同図（ｂ））。
つぎに、１層目の表面電極１１上のポリイミド上に、２層目の表面電極４２を形成する（同図（ｃ））。
【００３４】
つぎに、ウエハ２００を切断線３１でダイシングし（同図（ｄ））、各素子ユニットに分離し、この各素子ユニットをガラス基板２２から外してＩＧＢＴチップ１とする（同図（ｅ））。
【００３５】
【発明の効果】
この発明によれば、半導体チップの表面側（エミッタ電極側）の外周部に絶縁性厚膜で枠を形成することで、バイメタル効果による半導体チップの反りを抑制できる。
さらにこの枠をつなぐように梁を形成することで、バイメタル効果による半導体チップの反りを抑制できる。
【００３６】
また、半導体チップの表面側を絶縁性厚膜と金属膜で被覆することで、半導体チップの反りをさらに抑制できる。
このように、半導体チップの反りを抑制することで、半導体チップを回路パターンに接合する際の接合不良やワイヤボンディング時のチップ不良発生を抑えることができる。
【００３７】
その結果、銅などの金属でパターンを形成した導電膜貼り絶縁基板と半導体チップとの半田による接合状態を安定化できて、高信頼性の半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置であり、（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断した要部断面図
【図２】図１の半導体装置の製造方法で、（ａ）から（ｆ）は工程順に示した要部工程断面図
【図３】ＩＧＢＴチップの反りとポリイミドの膜厚の関係を示す図
【図４】有限要素法（ＦＥＭ）でＩＧＢＴチップの熱変形を模擬した解析を行った結果を等高線で示す図
【図５】この発明の第２実施例の半導体装置の要部平面図で、（ａ）は梁が１本の場合、（ｂ）は梁が十字状とした場合の図
【図６】この発明の第３実施例の半導体装置の要部平面図
【図７】この発明の第３実施例の半導体装置の要部平面図
【図８】この発明の第５実施例の半導体装置であり、（ａ）は要部平面図、（ｂ）（ａ）のＹ−Ｙ線で切断した要部断面図
【図９】図８の半導体装置の製造方法であり、（ａ）から（ｅ）は工程順に示した要部製造工程断面図
【図１０】従来の半導体装置の要部断面図
【図１１】従来のＩＧＢＴチップの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断した要部断面図
【図１２】図１１のＸ−Ｘ線で切断したＩＧＢＴチップに形成されたセルの要部断面図
【図１３】ＩＧＢＴチップの反り状態を示す図
【図１４】従来のＩＧＢＴチップの厚さを減らした場合の反り量を示す図
【符号の説明】
１    ＩＧＢＴチップ
２    エミッタ電極
３    ゲート電極
４    コレクタ電極
５    接合終端耐圧構造
６    枠
７〜１０  梁
１１    表面電極
１２    裏面電極
１３、４１  ポリイミド
２１    ホットプレート
２２    ガラス基板
２３    ＵＶテープ
４２    ２層目のエミッタ電極
４３    ２層目のゲート電極
４４    コンタクトホール
１００    半導体基板
２００    ウエハ
【図１】
0003882648.tif 000002
【図２】
0003882648.tif 000003
【図３】
0003882648.tif 000004
【図４】
0003882648.tif 000005
【図５】
0003882648.tif 000006
【図６】
0003882648.tif 000007
【図７】
0003882648.tif 000008
【図８】
0003882648.tif 000009
【図９】
0003882648.tif 000010
【図１０】
0003882648.tif 000011
【図１１】
0003882648.tif 000012
【図１２】
0003882648.tif 000013
【図１３】
0003882648.tif 000014
【図１４】
0003882648.tif 000015