(57)【特許請求の範囲】
【請求項１】
歪低減システムにおいて組み合わせられる信号間の相対的ゲイン又は位相を変更させるための調整値を動的に適応させる方法であって、
前記組み合わせられる信号から生じる、歪を含む誤差信号を受信するステップ、
適応された調整値を得るために調整精度を誤差信号履歴及び適合化閾値の少なくとも一方に基づいて変更するステップ、及び
受信された該誤差信号が減少するように、該適応された調整値を前記組み合せられる信号の１つに適用するステップ
からなり、
該誤差信号履歴が該誤差信号の増大を示す場合は該調整精度が変更され、
該誤差信号履歴が該誤差信号の改善を示す場合は該調整精度が維持され、
該誤差信号が該適合化閾値より小さい場合はより小さい調整精度が用いられ、及び
該誤差信号が該適合化閾値より大きい場合はより大きい調整精度が用いられる
ことを特徴とする方法。
【請求項２】
前記変更ステップが、
前記誤差信号と前記調整値との関係を前記誤算信号の大きさに応じて変更するステップ
からなることを特徴とする請求項１記載の方法。
【請求項３】
前記変更ステップが、
前記誤差信号の大きさの非線形的関数として前記調整値を決定するステップ
からなることを特徴とする請求項１記載の方法。
【請求項４】
前記変更ステップが、
前記誤差信号の大きさに応じて調整係数を決定するステップ
からなることを特徴とする請求項１記載の方法。
【請求項５】
前記決定ステップが、
前記誤算信号と前の誤差信号との平均に基づいて前記調整係数を決定するステップ
を含むことを特徴とする請求項４記載の方法。
【請求項６】
前記決定ステップが、
前記誤差信号の加重平均に基づいて前記調整係数を決定するステップ
を含むことを特徴とする請求項５記載の方法。
【請求項７】
前記決定ステップが、
前記誤差信号の指数関数的加重平均に基づいて前記調整係数を決定するステップ
を含むことを特徴とする請求項６記載の方法。
【請求項８】
前記変更ステップが、
適応化閾値との比較で前記誤差信号を使用するステップ、
前記比較の結果に基づいて前記調整係数を適応化するステップ、及び
前記調整係数を使用して前記調整値を決定するステップ
を含むことを特徴とする請求項１記載の方法。
【請求項９】
前記使用ステップ及び適応化ステップが、
前記誤差信号と前の誤差信号との平均に基づいて値を決定するステップ、
前記値を前記適応化閾値と比較するステップ、及び
前記値が前記適応化閾値以上であれば、前記調整係数を増大させるステップ
を含むことを特徴とする請求項８記載の方法。
【請求項１０】
前記使用ステップ及び適応化ステップが
前記誤差信号と前の誤差信号との平均に基づいて値を決定するステップ、
前記値を前記適応化閾値と比較するステップ、及び
前記値が前記適応化閾値以下である場合は前記調整係数を低減させるステップ
を含むことを特徴とする請求項８記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば歪み低減システムにおける組合せ信号間の位相及び／又はゲインを調節するためのゲイン及び／又は位相調節制御システムに関する。
【０００２】
【従来の技術】
アンプは信号に望ましくない歪みを加え、歪みあるいは非線形成分と信号成分で構成される出力信号をつくり出してしまう場合がしばしばある。この歪みには入力信号に加えられる、あるいはそれに悪影響を与えるいずれの望ましくない信号も含まれる。従って、アンプによってつくりだされる歪みをほぼ完全になくしてしまうか、あるいは大幅に低減する技術を工夫する必要性がある。
【０００３】
種々の入力パターンでアンプの線形性を改善するために、最新のアンプではフィード・フォーワード補正が日常的に用いられる。このフィード・フォーワード補正の要点は最終的な加算ポイントで歪みが消失するようにアンプによってつくりだされるインターモジュレーション（ＩＭＤ）成分などの歪みを操作することにある。入力ＲＦ搬送波パターン及びその結果として歪みが発生する位置が予測不能であるので、分かっている周波数成分、つまりパイロット信号が増幅プロセスでつくりだされた歪みを有する主信号パスに入れられる。フィード・フォーワード・アンプでは、フィード・フォーワード歪み低減回路が歪みをもったパイロット信号をできるだけ少なくする。従って、パイロット信号を検出してパイロット信号をなくしてしまうようなフィード・フォーワード歪み低減回路を設計することで、この歪みも取り除くことができる。
【０００４】
【発明が解決しようとする課題】
パイロット信号とはスペクトル的に電気回路の作動周波数帯域近くに存在する少なくとも一つの周波数成分で構成された電気信号である。パイロット信号のより詳細な説明についてはパイロット信号の位置を含む無線周波数（ＲＦ）の周波数応答を示す図１に示されている。このパイロット信号は作動帯域の下端近く（例えばパイロット１）及び／又はその上端近く（例えばパイロット２）近くに存在することができる。このパイロットはその中心周波数がｆ0 である作動帯域の端からΔ ｆのスペクトル距離にある。このパイロット信号の電気的特性（例えば強度、位相応答、スペクトル内容）が知られている。このパイロット信号を一定の強度の１つ又は２つのスペクトル成分を持つものとして図示してあるが、パイロット信号は種々の強度を有する複数のスペクトル成分で構成すできる。
【０００５】
【課題を解決するための手段】
フィード・フォーワード歪み低減回路はＲＦアンプにパイロット信号を適用し、適用されたパイロット信号から得られた情報に基づいて調整を行うことによってＲＦアンプによってつくられる歪みを低減させる。図２はフィード・フォーワード補正回路１０と、ＲＦアンプ１２によってつくりだされる歪みを低減するためのパイロット信号から得られた情報の使用を示している。例えば、少なくとも一つの搬送波信号を含む入力信号がスプリッタ１４に入れられる。スプリッタ１４はその入力信号を主要信号パス１６及びフィード・フォーワード・パス１８上で複製する。スプリッタ１４はループ＃１として示される搬送波取り消しループの一部であり、このループはスプリッタ１４に加えて、ゲイン及び位相回路２０、カップラ２２、ＲＦアンプ１２、遅延回路２４、及びカップラ２６と２８を含む。主要パス１６上の信号はゲイン及び位相回路２０に与えられる。ゲイン及び位相回路２０の出力とパイロット信号はカップラ２２に与えられる。一般的に、パイロット信号の強度はアンプ１２の作動に干渉しないように入力信号の強度と比較してずっと低く（例えば、３０ｄＢ以下）設定されている。カップラ２２の出力はアンプ１２に与えられ、その出力は増幅された入力信号、増幅されたパイロット信号、及びアンプ１２でつくられる歪み信号を含む。
【０００６】
アンプ１２からの出力の一部はカップラ２６から取出され、結合パス３０を介してカップラ２８でフィード・フォーワード・パス１８上の入力信号の遅延バージョンと組み合わせられ、歪みをもったパイロット信号はフィード・フォーワード・パス１８上で分離される。フィード・フォーワード・パス１８上の入力信号は遅延回路で十分に遅延されるので、その信号はパス３０を介してカップラ２８上に発生する信号と同様の遅延を受ける。その結果得られる誤差信号はアンプ１２によってつくりだされた歪みとカップラ２８の出力端に残っている搬送波信号及びパイロット信号のいずれかの部分を含む。搬送波取り消しループ内の搬送波取り消しの量は適切なゲインとスプリッタ１４からカップラ２８への二つのパス間の位相関係に依存する。
【０００７】
ゲイン及び位相回路２０は、パス３０を介してカップラ２８上に生じる信号がカップラ２８の遅延入力信号とほぼ逆（強度は同じであるが位相が１８０度ずれている関係）になるように制御パス３２及び３４上の制御信号に従って入力信号の位相とゲインを調節する。ゲイン及び位相回路２０の制御パス３２及び３４上に生じるゲイン及び位相制御信号は信号検出及び制御回路３５を用いて公知の方法でカップラ２８の出力信号から導出される。一般的に信号検出及び制御回路３５は搬送波取り消しループに関する誤差信号を検出する。誤差信号はポイントＡでの信号の強度を示しており、信号検出及び制御回路３５はゲイン及び／又は位相制御信号を提供することで誤差信号の強度を弱めようとする。
【０００８】
本実施の形態で、信号検出及び制御回路３５はログ・デテクタなどの検出器３６を含んでおり、これはポイントＡでの信号の強度を示す信号をつくりだす。フィルター３８はログ・デテクターの出力をフィルターして誤差信号の強度を示すＤＣ−タイプの信号をつくりだす。強度信号はゼロ化回路４０に送られる。この強度信号に対応して、ゼロ化回路４０は制御パス３２及び３４上で制御信号を提供して、カップラ２８での組合せ信号信号間のゲイン及び／又は位相を調整し、誤差信号を減らすことによって搬送波信号を減らす。誤差信号が低減すると、カップラ２８で組み合わせられた搬送波信号が相互に打ち消しあい、カップラ２８の出力端にアンプ１２でつくりだされた歪みを持つパイロット信号だけが残る。ループ＃１は従ってフィード・フォーワード・パス１８上でアンプ１２でつくられた歪みを有するパイロット信号だけを分離する搬送波取り消しループである。
【０００９】
歪み低減ループ又はループ＃２は主要信号パス１６上のパイロット信号を低減させ、それによってカップラ２８の出力端末での誤差信号を用いてアンプ１２によってつくられる歪みを減らそうとする。フィード・フォーワード・パス１８上の歪みをもったパイロット信号はゲイン及び位相回路４２に送られる。このゲイン及び位相回路の出力はアンプ４４に送られ、その出力はカップラ４６に与えられる。カップラ４６はフィード・フォーワード・パス１８上の増幅されたパイロット信号及び歪みを主要信号パス上のアンプ１２からの信号（搬送波信号、歪みを持ったパイロット信号）と組み合わせる。主要信号パス１６上の遅延回路４０は主要信号パス１６上のアンプ１２の出力端からの信号を遅延させて、カップラ２８からカップラ４６までの結合パス３０を通過するアンプ１２からの出力端からの対応する信号と同様に遅延させる。
【００１０】
カップラ４８はカップラ４６の出力端の信号を示す誤差信号をパイロット検出パス５０に送る。パイロット信号の周波数、強度、及びその他の電気的な特性は分かっているので、パイロット検出及び制御回路５２はパイロット検出回路５０上の誤差信号からその誤差信号の残りの部分の強度を検出することができる。このパイロット及び制御回路５２はパイロット信号の強度を判定し、そして残りのパイロット信号の強度に応じて、パイロット検出及び制御回路５２は位相及びゲイン回路４２に制御信号を送る。一般的に、パイロット検出及び制御回路５２はそのパイロット信号を検出し、この情報を用いてパス６６及び６８上に制御信号を発生させゲイン及び位相回路４２にフィード・フォーワード・パス１８上のパイロット信号のゲイン及び／又は位相を調節して、主要パス１６上のパイロット信号と歪みがカップラ４６でのフィード・フォーワード・パス１８上のパイロット信号及び歪みとほぼ逆（強度は同じだが位相は１８０度ずれている）になるようにする。対応するパイロット信号及び歪みはカップラ４６で相互をほぼ打ち消しあい、システムの出力端に搬送波だけが残る。従って、ループ＃２はパイロット信号を打ち消してアンプ１２がつくる歪みをほぼ打ち消すようにする歪み低減ループである。
【００１１】
この実施の形態ではパイロット検出及び制御回路５２はパイロット検出パス５２上の誤差信号をより低い周波数に周波数変換するミキサー５６と信号検出器６０によるパイロット信号の検出を容易にするためのフィルター５８を含む。ログ・デテクタなどの検出器６０はポイントＢでの信号の強度を示す信号をつくりだす。フィルター６２は検出器６０の出力をフィルタリングして残りのパイロット信号の強度を示すＤＣ−タイプの強度信号をつくりだす。この強度信号はゼロ化回路６４に与えられる。この強度信号に応答して、ゼロ化信号は制御パス６６及び６８条のゲイン及び位相制御信号を位相及びゲイン回路４２に送る。これらの制御信号はカップラ４６で組み合わせられる信号間の相対的ゲイン及び／又は位相を調節し、強度信号を低減させて、それによって残りのパイロット信号を減らすために送られる。パイロット信号の打ち消し量は歪み打ち消しの量を示す。パイロット信号の強度が小さくなると、カップラ４６で組み合わせられたパイロット信号と歪みがカップラ４６の出力端で相互をほとんど打ち消しあってしまう。
【００１２】
実際のシステムにおいては、組合せ信号の完全な打ち消しということはめったにあり得ない。信号打ち消しの量は組合せ信号間の適切なゲイン及び位相関係に依存する。ゲイン及び位相不一致の関数としての信号低減を図３に示す。アンプ１２と４４及びその他の装置のゲイン及び位相特性は時によって変化する。そうした変動は通常、温度、入力電源、及び製造上の差によって起きる。搬送波打ち消しループにおける搬送波打ち消し性能と歪み低減ループ内の歪み低減を維持するために、信号検出及び制御回路３５及びパイロット検出及び制御回路５２は対応する誤差信号の強度に基づいて対応する搬送波打ち消し及び歪み低減ループに対するゲイン及び位相特性を自動的に制御するように設計されている。ゼロ化回路４０及び６４はすべての誤差信号サンプルを前回の誤差信号サンプルと比較することによって誤差信号を低減させようと（つまり、打ち消し性能を改善しようと）する。この比較に応じて、ゼロ化回路４０又は６４は位相及び／又はゲイン調節を行うための制御信号を送る。上記の実施の形態では、ゼロ化回路は位相及び／又はゲインを制御するために用いることができる。検出及び制御回路３５と５２はゲインと位相両方の調節を行うが、唯一つの検出器だけがそれぞれに対して示されているので、ゼロ化回路４０及び６０は一連のゲイン調節とその後に続く一連の位相調節を繰り返し行う。
【００１３】
ゼロ化回路４０又は６４の性能は２つのパラメータ、つまり、達成できる打ち消し量に関連した誤差打ち消し及びゼロが見出される速度に関連した収束率によって測定することができる。ゼロ化回路４０又は６０からの位相及びゲイン調節制御電圧変化はステップ・サイズ又は時定数（例えば０．０１−０．０５）を誤差信号の強度をかけることで決められる。例えば、位相及びゲイン制御電圧は式ΔＶout（ｎ＋１）＝−Ｋ（ｎ＋１）＊｜誤差｜＊符号（誤差（ｎ）−誤差（ｎ−１）＊符号（ΔＶout（ｎ））に基づいて変わることができる。従って、誤差（ｎ）−誤差（ｎ−１）の符号が正であれば（前回の調整で誤差信号の増大がもたらされたことを意味している）、式の前の負の符号が前回の電圧変更ΔＶout（ｎ）の符号に対する調整ΔＶout（ｎ＋１）の符号に代わる。誤差（ｎ）−誤差（ｎ−１）の符号が負であれば（これは誤差信号の改善を意味する）式の前の負の符号は改良につながった前回の調整ΔＶout（ｎ）の符号を維持する。
【００１４】
フィード・フォーワード補正回路１０がチューニング中の場合は、ステップ・サイズは十分な収束速度で十分な誤差信号打ち消しを行う調整精度を確立するように設定される。その後は、そのステップ・サイズ即ち調整精度が固定される。ゼロ化回路は固定の時定数を用いるので、達成可能な最低誤差信号とその最低誤差信号を達成する速度との間でバランスを図らねばならない。固定されたステップ・サイズを用いることができれば、誤差信号は一定の固定強度以下に下げることはできない。誤差信号が最低のレベルに近づくと、ステップ・サイズが誤差信号と比較して粗になり過ぎ、そのステップ・サイズが誤差信号の低減の限度となる。こうした制約はゼロ近くでのゲイン及び調節に対して誤差信号が影響を受けやすいからである。誤差信号が大きな時は、同じステップ・サイズが収束速度を抑える場合もある。さらに、ステップ・サイズ即ち調整精度が小さすぎて、同時にゲイン及び位相調節がゼロから離れている場合は（あるいは誤差信号が大きな場合は）、ゲイン又は位相調整が誤差信号を改善しているかどうかの検出は正確に行うことが不可能であり、正しくない決定や調整につながってしまう。
【００１５】
図２の実施の形態において、ログ・デテクタ３６又は６０の線形出力範囲は６００ｍＶ−２Ｖの範囲である。従って、誤差信号はそのログ・デテクタ３６又は６０の６００ｍＶ制限にオフセットされる強度を持っている。フィルタリング後、ログ・デテクタ３６又は６０はゼロ化回路４０又は６４に誤差信号を出力する。ゼロ化回路４０又は６４は最初０．０１−０．０５の範囲の固定ステップを確立するようにチューニングされる。調整制御信号、調整電圧を決めるためには、ゼロ化回路４０又は６０は固定ステップ・サイズ又は調整精度とその誤差信号の強度をかける。この実施の形態では、ゲイン及び位相調節器２０及び４２はパス３２及び３４上の６ｍＶ−１００ｍＶの範囲の制御信号を１Ｖ単位で電圧を変えて、位相調節器による１５度づつの位相変化とゲイン調節器による１ｄＢづつのゲイン変化をつくりだすことができる。そうした制御電圧変化は０．０９−１．５度の範囲の位相調整と０．００６ｄＢ−０．１ｄＢの範囲のゲイン調整を可能にする。しかしながら、ステップ・サイズが固定されていると、ゼロ化回路４０又は６０の作動範囲とそれに基づくゲイン及び位相調節器の作動範囲が限定される。例えば、ステップ・サイズが０．０３で固定されていれば、ゼロ化回路４０又は６４はゲイン及び／又は位相調節範囲に対して１８ｍＶから６０ｍＶまでの値の作動範囲をつくりだす。従って、結果としてのゲイン及び位相調節器２０及び４２の作動範囲はひとつの調整値に対して０．２７−０．９度の範囲の位相調節と、０．０１８ｄＢから０．０６ｄＢまでの範囲のゲイン調節に限定される。作動範囲は定常的な誤差打ち消しとその定常的な誤差打ち消しを行う速度の両方を制限する。
【００１６】
ゼロ化感度及びゼロの位置は、システム・パラメータ及び送信電源の変化につれて変化する。例えば、コード分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、移動通信用グローバル・システム（ＧＳＭ）、及び直交周波数分割多重化（ＯＦＤＭ）などのマルチユーザー・ワイアレス通信システムにおいては、複数の音声及び／又は通信チャンネルが１つまたは複数の搬送波に組み合わされている。線形アンプは十分な誤差打ち消しを行いつつ、マイクロ秒やミリ秒などの一時的応答仕様の範囲内で送信電力の変化及び爆発的な通信量変化に対応できなければならない。
【００１７】
本発明はゲイン及び／又は位相調整精度を適応させて改良された性能を提供する適応性ゲイン及び／又は位相制御システムに関連している。例えば、そのゲイン及び／又は位相制御システムはゲイン及び／又は位相調整の調整精度を誤差信号に基づいて動的に調節することができる。（ゼロから離れた）大きな誤差信号に応じて、この適応性ゲイン及び／又は位相制御システムは調整精度と低減させ、その結果として収束速度が速くなる。フィード・フォーワード歪み低減システムにおいては、調整精度の低下はアンプの一過性応答（例えば、一定の作動条件が与えられた場合に、どれほど迅速にそのアンプが変化する入力に応答できるか）を改善してくれる。位相又はゲイン調整がゼロに近づくように行われると、誤差信号が小さくなり、そして適応性歪み低減システムは調整精度を向上させる。誤差信号がゼロに近づくにつれて調整精度を向上させることで、より細かな位相又は調整を行うことができ、それが誤差信号をさらに小さくする。例えば、フィード・フォーワード歪み低減システムにおいては、こうした方法によって、アンプの一時的な応答を犠牲にせずに誤差信号が精度上の限度によってゼロを繰り返しジャンプ・オーバーしてしまうのを防いでくれる。
【００１８】
【発明の実施の形態】
本発明の原理に基づく適応性ゲイン及び／又は位相調整制御システムの例示的なひとつの実施の形態を以下にフィード・フォーワード歪み低減システムを例にとって以下に説明する。図４は信号を組み合わせるための打ち消し誤差を示す誤差信号を受信する適応性ゲイン及び位相制御回路の全体的構成を示している。この実施の形態によれば、上記適応性ゲイン及び位相調整システム７６はフィード・フォーワード構成１０におけるゼロ化回路４０又は６４（図２）に代わるものである。この適応性ゲイン及び位相調整回路７６は組合せ信号の誤差打ち消しを改善するために組合せ信号間の相対的ゲイン及び／又は位相調整を行う位相及び／又はゲイン調整信号を提供することで誤差信号を低減させる。誤差打ち消し及び／又は収束速度を向上させるために、この適応性位相及びゲイン調整回路７６は調整精度を適応させる。このゲイン及び／又は位相制御回路７６は誤差信号とその結果としての調整値間の関係を変化させるか、あるいはその誤差信号とその結果としての調節値との間に非線形的な関係を確立することで調整制度を適合化することができる。例えば、この位相及び／又はゲイン制御回路７６は誤差信号又は他のシステム・パラメータに基づいてゲイン及び／又は位相調整値を計算するために用いられるステップ−サイズ又は調整係数を変えることでそのゲイン及び／又は位相調整精度を適合化させることができる。
【００１９】
ゲイン−位相平面でのゼロの位置は時間的には静止されていないので、適応性調整システムは温度、入力電源、アンプ・バイアスなどのシステム作動パラメータの変化に基づく制御下でシステムの性能を強化する。例えば、誤差信号が大きければ、調整精度は例えばステップ・サイズを増大することでより粗にされ、収束速度を改善する。誤差信号が小さければ、例えばステップ・サイズを低減させることで、調整精度を向上させて誤差信号をさらに小さくする。ゲイン及び／又は位相制御回路７６に対する調整精度を決めるために温度、供給電圧、バイアス電圧、及び／又は入力信号でんげｎなどの同じ及び／又は他のシステム・パラメータを用いる他の実施の形態も可能である。さらに、前回の誤差信号電源及び／又は前回の入力電源などの前回のシステム・パラメータを用いて調整精度を調整することもできる。
【００２０】
図４の実施の形態で、誤差信号はアナログ−デジタル（Ａ／Ｄ）コンバータ７８によってアナログ−デジタル変換される。その実施の形態で、アンチエイリアシング・フィルター７９を用いて、Ａ／Ｄサンプリング周波数の１／２より大きな周波数を除去するために、誤差信号の強度を示す信号の検出を向上させることができる。ＤＳＰ８０は誤差信号及び／又はさらに別のシステム情報８２を受信する。その誤差信号及び／又は他のシステム情報に応じて、ＤＰＳ８０は例えばステップ−サイズ又は調整係数を調整することによって調整精度を用いて誤差信号を低減させようとするゲイン及び／又は位相調整信号を提供することができる。ＤＳＰ８０は調整精度を決めるためにメモリー又は記憶装置８４に保存することができる誤差信号履歴などの前回又は累積的情報を用いることができる。この記憶装置８４はＤＳＰ８０に統合化したり、電気的に結合することができる。この実施の形態には、ＤＳＰ８０はデジタル形態でゲイン及び位相調整信号をつくりだす。デジタル−アナログ（Ｄ／Ａ）コンバータ８６はゲイン調整信号を調節器（図示されず）のためにアナログ形態に変換し、そしてデジタル−アナログ（Ｄ／Ａ）コンバータ８７は位相調整信号を位相調節器（図示されず）のためのアナログ形態に変換する。Ｄ／Ａ８６及び８７の出力から高周波数成分をそれぞれ取り除くために再構成フィルター８８及び８９を用いることができる。ＤＳＰ８０は別の誤差信号に応答して他の制御および計算を行ったり、別のゲイン及び／又は位相制御信号（図示せず）を提供することができる。例えば、ＤＳＰ８０を用いて、検出回路３５への入力端末上及びパス５０上でのゲイン及び／又は位相制御信号３２、３４、６６、及び／又は６８を提供することができる（図２）。その他の実施の形態では、適応性ゲイン及び位相調整制御回路７６を個別の構成部品、統合回路及び／又はソフトウエア駆動処理回路を用いてインプリメントすることができる。
【００２１】
ひとつの実施の形態では、ゲイン及び／又は位相制御回路７６は現在及び前回の誤差信号の加重平均又は指数的加重平均などの誤差信号履歴を用いて、ステップ・サイズあるいは調整係数を変更することにより調整精度を継続的に適合化させることができる。ゲイン及び／又は位相調整のためのステップ・サイズあるいは調整係数Ｋ（ｎ＋１）は
Ｋ（ｎ＋１）＝Ｋs ＊［ａm＊誤差（ｎ−１）＋．．．＋ａ0 ＊誤差（ｎ−ｍ）］
の式で表すことができ、この式でＫs は制御回路７６の入力及び出力電源をゲイン及び／又は位相調整回路（図示せず）の範囲に合わせるために用いられる正規化及び縮尺係数であり、ａは選択された値（例えば２）、ｎは前回のゲイン調整及び／又は前回の位相調整に基づく誤差信号の現在のサンプル数であり、そしてｍは加重平均を決めるために用いられる前回の誤差信号の数を示している。Ｋs は
0003967530.tif 000002
の式で求めることができ、この式でゲインはＤ／Ａ８６又は８７によって正確に変換できる最小利用可能調整係数に設定される。
【００２２】
ひとつの実施の形態で、上記ゲイン及び／又は位相調整制御回路７６は式ΔＶout（ｎ＋１）＝−Ｋ（ｎ＋１）＊｜誤差｜＊符号（誤差（ｎ）−誤差（ｎ−１）＊符号（ΔＶout（ｎ））の式を用いてゲイン又は位相調整値Ｖout（ｎ＋１）を決めることができる。（誤差（ｎ）−誤差（ｎ−１）の符号が正であれば（これはΔＶout（ｎ）が誤差信号の増大につながったことを意味する）、この式の前の負の符号が前の電圧変化ΔＶout（ｎ）の符号ではなくて調整された変化ΔＶout（ｎ＋１）の符号と代わる。誤差（ｎ）−誤差（ｎ−１）の符号が負であれば（これは誤差信号における改善を意味する）、この式の前の負の符号がその改良をもたらした前の調整値ΔＶout（ｎ）の符号を意味する。この実施の形態によれば、調整値Ｖout（ｎ＋１）は前の調整値の強度を使わずにその都度計算することができ、あるいは前回の調整値は回帰性調整決定とでも呼ぶことができる調整変更によって変更される。例えば、ゲイン又は位相調整値Ｖout（ｎ＋１）がＶout（ｎ）＋ΔＶout（ｎ＋１）と等しくなる場合もあり、この場合、Ｖout（ｎ）は前回の調整値であり、ΔＶout（ｎ＋１）は調整変更である。前回の調整値ΔＶout（ｎ）を特定の量に固定することができ、この場合は調整の累積は調整変更によって変えられる固定量によって変化したり開始したりする。いくつかの実施の形態で、調整係数Ｋ（ｎ＋１）は調整変更ΔＶout（ｎ＋１）又は調整値Ｖout（ｎ＋１）の強度である。調整係数Ｋ（ｎ＋１）は誤差信号誤差（ｎ）の強度と非線形的な関係を有している。従って、誤差信号が小さくなると、向上する調整精度を反映して非線形的な形態で減少する。誤差信号が大きくなると、低下しつつある調整精度を反映して非線形的に増大する。
【００２３】
その他の実施の形態で、ゲイン及び／又は位相調整制御回路７６は調整精度を適合化するために閾値を用いることも可能である。例えば、制御システム７６は誤差信号の値や複数の誤差信号の加重平均と適合化閾値に基づいて調整値を変更することによって調整精度を適合化させることができる。例えば、図２のシステムを基準として用いて、誤差信号（ｎ）が適合化閾値Ｔ（ｎ）より小さければ、制御システム７６は０．０１などの小さなステップ・サイズを用いることができる。
誤差信号ｎ（ｎ）がＴ（ｎ）＋Ｔ０、あるいは閾値より大きければ、制御システムは０．０５などのより大きなステップ・サイズを用いることができ、この場合ヒヒステレシスを防ぐためにオフセットＴ０又は二番目の閾値が用いられる。誤差信号が第一及び第二の閾値の間にある場合は、制御システム７６は０．０３などの中間ステップ・サイズを用いることができる。また、閾値比較に基づいて、適合化係数あるいはステップ・サイズを適合化係数Ｋ０を用いて調整することもできる。従って、誤差信号が適合化閾値より大きければ、調整係数は、例えば、２などの適合化係数と掛け合わせることによって増大させ、Ｋ（ｎ＋１）＝Ｋ（ｎ）＊２となるようにする。誤差信号が適合化閾値より小さければ、例えばその適合化係数で割ることにより、調整係数を小さくすることができる。ひとつの実施の形態で、複数の適合化閾値を対応する適合化係数（例えば、早見表に保存されている）、異なった閾値オフセット及びレベル、漸増的に変化する適合化係数又は閾値、そして異なった又は変化する適合化閾値、係数あるいは値と共に用いることができる。
【００２４】
他の実施の形態で、前回の誤差信号、あるいは誤差履歴Ｈ（ｎ）＝ａm ＊誤差（ｎ）＊ａm-1 ＊誤差（ｎ−１）＋・・・ａ0＊誤差（ｎ−ｍ）など前回の誤差信号の関数をその適合化閾値を比較して調整係数を決めることができる。例えば、Ｈ（ｎ）＊Ｋs が適合化閾値Ｔ（ｎ）よりちいさければ、その場合はＫ（ｎ＋１）＝Ｋ（ｎ）／Ｋ０となり、ここでＫ０は２に等しい適合化係数であり、Ｋ（ｎ）は現在の調整係数である。Ｈ（ｎ）＊Ｋs がＴ（ｎ）＋Ｔ０又は二番目の適合化閾値より大きければ、その場合はＫ（ｎ＋１）＝Ｋ（ｎ）＊Ｋ０であり、ここでオフセット値Ｔ０又は二番目の閾値はヒステレシスを防ぐために使われている。この実施の形態においては、閾値オフセットは閾値レベルに従って変化することができる。調整精度を増減したり、さらに増減させるために、さらに追加的なレベル及び／又は異なった適合化係数あるいは値を用いることもできる。さらに、時間的にばらばらかあるいは重複している前の誤差信号のウィンドウを用いて、あるいはそれに基づいて適合化閾値の比較を行うことができ、例えば、２つのウインドウの間の距離あるいは２つのウィンドウを含むΔＨ＝Ｈ（ｎ）−Ｈ（ｘ）などの関数の結果を適合化閾値と比較したり、あるいは調整精度を決めるために用いることができ、この場合Ｈ（ｎ）は一組の再審のｎ個の誤差信号に基づく誤差履歴値を示しており、Ｈ（ｘ）は上記ｎ個の誤差信号と重複した、あるいは重複していないｘ個の誤差信号に基づく誤差履歴値を示している。
【００２５】
この実施の形態においては、制御システム７６は調整精度の変更に基づいて適合化閾値を調整することができる。ひとつの実施の形態で、適合化係数が増大されると、適合化閾値も大きくなることができ、また、適合化係数が小さくなれば、適合化閾値も小さくなることができる。例えば、Ｋ（ｎ＋１）＞Ｔ（ｎ）＋Ｔ０であれば、Ｔ（ｎ＋１）＝Ｔ（ｎ）＊Ｔａで、Ｔａは１．１に等しい閾値係数である。Ｋ（ｎ＋１）＜Ｔ（ｎ）であれば、Ｔ（ｎ＋１）＝Ｔ（ｎ）／Ｔａである。
この実施の形態によれば、異なった閾値係数を用いることができ、また閾値係数は閾値レベルに応じて変わることもできる。
【００２６】
図５ａは０．０１２５のステップ・サイズを用いた標準的な固定ステップ・サイズ・ゼロ化回路と最初１ｄＢのゲイン差及び１０度の位相差を有している組合せ信号から生じる誤差信号に対応する本発明の原理に基づく適応性アルゴリズムの別の実施の形態との収束速度性能を比較したグラフである。プロット９０は固定ステップ・サイズ・ゼロ化回路の場合の誤差検出器出力を電圧（ボルト）で示したものである。プロット９０は約１．４５Ｖで開始し、６ｍｓｅｃ後に、ゼロ化回路に対する固定調整精度は誤差信号をログ・デテクタ６０（図２）で０．７Ｖと０．８３Ｖの間の範囲でほとんどゼロで上下させる。プロット９２は最近の４つの誤差信号の指数的加重誤差履歴Ｈ（ｎ）を用いて計算されたステップ・サイズＫ（ｎ＋１）を用い、２回の位相調整と２回のゲイン調整を交互に繰り返して行う適応性調整制御システムの場合の誤差検出器出力を示している。プロット９２は約１．４５Ｖで始まり、５ｍｓｅｃ後に、誤差信号は約０．６５−０．６８Ｖに低下している。プロット９４は最新の４つの誤差信号の指数的加重平均を用いて計算したステップ・サイズＫ（ｎ＋１）を用い、４回の位相調整と４回のゲイン調整を交互に行う適応性調整制御システムの場合の誤差検出器出力を示している。プロット９４は約１．４５Ｖで始まり、約４ｍｓｅｃ後に、誤差信号が約０．６３Ｖと０．６５Ｖとの間の範囲に降下する。プロット９６は最新の２つの誤差信号の指数的加重平均を用いて計算したステップ・サイズＫ（ｎ＋１）を用い、４回のゲイン調整と４回の位相調整を交互に繰り返し行う適応性調整制御システムの誤差検出器出力を示している。プロット９６は１．４５Ｖで始まり、３ｓｍｅｃ後に、誤差信号は約０．６８Ｖに降下し、その値は約０．６５−０．７５Ｖの範囲で変動している。
【００２７】
図５Ｂは上に述べた標準固定ステップ・サイズ・ゼロ化回路を用いた搬送波打ち消しの結果９８と、最新の４つの誤差信号の指数的加重平均を用いて計算されたステップ・サイズを用い、４回のゲイン調整と４回の位相調整を交互に繰り返して行う上記適応性調整制御システムを用いての搬送波打ち消し結果１００を示している。図に示されているように、上記適応性調整制御システムは標準的な方式より約１０ｄＢも打ち消し効果がよい。
【００２８】
このように、上記適応性ゲイン及び／又は位相制御システムは調整精度を適合化させて、歪み低減システムにおける誤差打ち消し及び／又は収束速度を改選する。そうすることにおいて、上記ゲイン及び／又は位相制御システムはより増大された調整値変動範囲を提供することもできる。この実施例によれば、上記ゲイン及び位相調整精度は相互に依存しないようにすることができ、例えば、位相調整を位相調整に対応する誤差信号に基づいて行い、ゲイン調整はゲイン調整に対応する誤差信号に基づいて行うことができる。従って、ゲイン又は位相に対する調整精度も独立的に決めることができる。さらに、この実施の形態によれば、上記ゲイン及び調整精度及び／又は値はゲイン及び位相調整のためにそれぞれ別個に決めることができる。他の実施の形態において、収束速度をさらに向上させるために、ゲイン調整と位相調整を１回づつ交互に行い、それによってゲイン（又は位相）調整を前回の位相（又はゲイン）調整と同時並行的に行うことができ、及び／又はゲイン（又は位相）調整を行う時に、交互に行われる位相（又はゲイン）調整の最後のゲイン（又は位相）調整の結果を用いて、本願と同時に出願され、同じ譲受人に譲渡され、『交互ゲイン及び位相制御システム及び方法』と題され、ここに言及されて本明細書に組み入れられている米国特許出願Ｎｏ．ＸＸ／ＸＸＸ，ＸＸＸに述べられているように、ゲイン（又は位相）を決めることができる。
【００２９】
上に述べた実施の形態に加えて、本発明の原理に基づく上記適応性ゲイン及び／又は位相調整システムの構成要素を加えたり減らしたり、あるいは別の使用法や述べられているシステムの一部を変更したりする別の構成も可能であろう。例えば、上記実施の形態では調整精度を種々の方法で変更させることが述べられている。その調整精度を例えば、適合化閾値をいろいろな方法で掛け合わせたり調整するのではなく適合化係数を調整係数に加算したり、あるいは調整係数、ステップ・サイズ、あるいはそれらの倍数を加算して調整値を得たりするなど、種々の方法で調整精度を変更するような実施の形態も可能である。さらに、温度センサー、入力電源検出器及び／又は増幅器バイアス検出装置などからの出力など、追加的な入力を用いて調整精度やステップ・サイズを調整することができ、例えば、誤差信号を含む早見表や追加的な入力を用いて一定の調整精度を提供したり、その誤差信号や追加的入力を用いて調整値をどのように決めるかを決めるたりすることができる。
【００３０】
さらに、適応性ゲイン及び／又は位相制御システムの上記実施例はパイロット信号を用いる特定のフィード・フォーワードＲＦアンプ構成と共に用いるように述べられているが、この適応性ゲイン及び／又は位相制御システムは他のアンプや電気回路構成の組合せ信号を改善するために用いることもできる。例えば、上記の相対的ゲイン及び／又は位相調整は組合せ信号を減らしたり取り消したりするのではなく、位相を合わせることによって組合せ信号の強度を増大させたり構成的に組み合わせたりするために用いることができる。さらに、この制御システムは誤差信号の強度や誤差履歴を用いて調整精度を適合化させるように述べられているが、他の情報に基づいて調整精度を適合化させたり、あるいは誤差信号や誤差履歴と他の情報に基づいて調整精度を適合化させるような他の実施の形態も可能である。この調整精度はいろいろな方法で変更することができる。一般的に、調整精度の適合化は誤差信号とその結果としての調整値との間の関係を変えたり、あるいはその非線形的な関係を用いることによって行われる。
【００３１】
装置に応じて、上記ゲイン及び／又は位相回路はフィード・フォーワード・アンプ構成の異なった場所又はパス内に配置することもできる。例えば、このゲイン及び位相調整回路２０はパス１８上でカップラ２８の前に配置することもできるし、またゲイン及び位相調整器４２をパス１６上でカップラ２６の後に配置することもできるし、あるいは又、ゲイン及び位相調整回路２０及び４２を両方の位置に配置することも可能であろう。この制御システムはアナログ及びデジタル変換を行うソフトウエア駆動処理回路を用いるように上には述べられているが、その他の構成を本開示で利益がもたらされる技術分野での当業者なら理解できるであろうその他の装置固有の統合回路、ソフトウエア駆動回路、ファームウエアあるいは個別構成部品のその他の構成ででも実施することは可能である。上に述べたことは単に本発明の原理の適用を示すものである。当業者であれば、ここに述べられ、図示されている具体的な応用例に厳格に従わなくても、そして、本発明の精神と範囲を逸脱せずに、これら構成、方法について容易に認識し、さらにそれらに修正を加えることもできるであろう。
【図面の簡単な説明】
本発明の他の側面及び利点は以下の実施の形態の説明及び図面を参照することで明らかになるであろう。
【図１】図１はそのアンプが作動している周波数を示すＲＦアンプの周波数応答曲線を示す図。
【図２】図２はＲＦアンプのために用いられるフィード・フォーワード歪み低減システムの構成図。
【図３】図３は組合せ信号間の強度及び位相不一致に基づく打ち消し誤差のグラフ。
【図４】図４は本発明の原理に基づく適応性ゲイン及び／又は位相制御システムの構成図。
【図５】図５Ａ及び図５Ｂは本発明の原理に基づく適応性ゲイン及び／又は位相制御システムにおける打ち消し及び収束性能を標準的なステップ・サイズゼロ化回路と比較して示す図。
【図１】
0003967530.tif 000003
【図２】
0003967530.tif 000004
【図３】
0003967530.tif 000005
【図４】
0003967530.tif 000006
【図５】
0003967530.tif 000007
0003967530.tif 000008