(57)【特許請求の範囲】
【請求項１】
有効データを含むシリアルデータを転送する際に用いるデータ転送方式であって、
データ送信側には、
データ受信側においてシリアルデータと受信クロックとの位相合わせに用いる同期データと、有効データとを１フレームとして、当該１フレームを繰り返し配置することにより構成したシリアルデータを送信するデータ送信手段を備え、
データ受信側には、
受信クロックを生成する受信クロック生成手段と、
前記受信クロックを分周して分周クロックを生成する分周器と、
前記分周クロックと、前記同期データとの位相合わせを行うＰＬＬ回路と、
有効データを受信している間には、前記ＰＬＬ回路による位相合わせを停止させる制御手段とを備えており、
前記シリアルデータにおいて、Ｌ番目のフレームの同期データの正エッジから、（Ｌ＋１）番目のフレームの同期データの正エッジまでに送信されるデータのビット長、又はＬ番目のフレームの同期データの負エッジから、（Ｌ＋１）番目のフレームの同期データの負エッジまでに送信されるデータのビット長が、前記分周器の分周比をＮとして、Ｎの整数倍であることを特徴とするデータ転送方式。
【請求項２】
前記データ送信手段は、
送信クロックを生成する送信クロック生成手段と、
前記送信クロック生成手段により生成された送信クロックを分周して同期データを生成する同期データ生成手段と、
前記同期データ生成手段により生成された同期データと、画像データとのいずれをデータ受信側に送信するかを選択する選択手段と
を含むことを特徴とする請求項１に記載のデータ転送方式。
【請求項３】
有効データを含むシリアルデータを転送する際に用いるデータ転送方法であって、
データ受信側においてシリアルデータと受信クロックとの位相合わせに用いる同期データと、有効データとを１フレームとして、当該１フレームを繰り返し配置することにより構成したシリアルデータを送信するデータ送信ステップと、
同期データが送信されている間に、ＰＬＬ回路を用いて、受信クロックを分周した分周クロックと、前記同期データとの位相合わせを行い、当該位相合わせにより周波数の固定された受信クロックを用いて有効データを受信するデータ受信ステップとを含み、
前記シリアルデータにおいて、Ｌ番目のフレームの同期データの正エッジから、（Ｌ＋１）番目のフレームの同期データの正エッジまでに送信されるデータのビット長、又はＬ番目のフレームの同期データの負エッジから、（Ｌ＋１）番目のフレームの同期データの負エッジまでに送信されるデータのビット長が、前記分周クロックの分周比をＮとして、Ｎの整数倍であることを特徴とするデータ転送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置において、画像データをシリアルデータとして転送する際に用いるデータ転送方式及びデータ転送方法に関する。
【０００２】
【従来の技術】
従来、画像形成装置におけるデータ転送、例えば、画像スキャナ等を用いて原稿を読み取り、画像データを生成する画像読み取り部から、生成された画像データをシリアルデータとして画像形成部に転送するような場合に用いられていたデータ転送方式として、クロック同期方式と呼ばれる方式がある。これは、データラインとクロックラインの２本の送信経路を設け、当該２本の送信経路を介して画像データとクロック信号とをそれぞれ送信し、受信側では、送信されてきたクロック信号を用いて、データラインを介してシリアルデータとして送信されてきた画像データを受信する方式である。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来のクロック同期方式では、データ送信側からデータ受信側にいたるまでの送信経路が２本あり、当該２本の送信経路（送信バッファ、配線部、受信バッファ等を含む。）における遅延量が差（以下、「スキュー」という。）を有する。転送レートが毎秒数１０メガビット以上になると、このスキューが無視できなくなり、確実なデータ転送が行えなくなる場合が生じるという問題点を有していた。
【０００４】
また、近年の複写機の高速化、高機能化等により、転送すべき情報量が増加し、それに伴い、高速でデータを転送するハーネスから電磁波が放射されるという問題も発生している。ここで、上記電磁波対策等の目的から、送信経路上で使用するデバイスとして光ファイバ等の高価なデバイスを用いたい場合などには、コスト低減のため、使用する本数を減らしたいという要求もある。
【０００５】
かかる問題点を解決する方法として、同一のラインを用いて、ＰＬＬ（Phase-Locked Loop）制御を行うための同期データと画像データとを交互に送信し、同期データを受信している期間にＰＬＬ制御を行うことにより適切な周波数の受信クロックを生成した後は、ＰＬＬ制御を停止して受信クロックの周波数を固定し、生成された受信クロックを用いて画像データの受信を行う方法が考えられる。
【０００６】
しかし、データ転送の速度が高速になると、シリアルデータの転送クロックと同一の周波数のクロック信号を用いてＰＬＬ制御を行うのは無理が生じる場合がある。ＰＬＬ制御に用いる位相比較器として、高速動作可能な位相比較器を実現することが困難となる場合があるからである。従って、そのような場合には、受信クロックを分周して得られる低速の分周クロック信号を用い、当該分周クロックと同一の周波数を有する同期データを送信してＰＬＬ制御を行うことがある。
【０００７】
本発明は、上記の如く、分周クロック信号を用いてＰＬＬ制御を行うことにより、同期データと受信クロックとの位相合わせを行うデータ転送方式において、同期データの送信期間を最短としてＰＬＬによる位相合わせを行うことを可能とし、もって画像データの転送効率を向上させることができるデータ転送方式、及びデータ転送方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るデータ転送方式は、有効データを含むシリアルデータを転送する際に用いるデータ転送方式であって、データ送信側には、データ受信側においてシリアルデータと受信クロックとの位相合わせに用いる同期データと、有効データとを１フレームとして、当該１フレームを繰り返し配置することにより構成したシリアルデータを送信するデータ送信手段を備え、データ受信側には、受信クロックを生成する受信クロック生成手段と、前記受信クロックを分周して分周クロックを生成する分周器と、前記分周クロックと、前記同期データとの位相合わせを行うＰＬＬ回路と、有効データを受信している間には、前記ＰＬＬ回路による位相合わせを停止させる制御手段とを備えており、前記シリアルデータにおいて、Ｌ番目のフレームの同期データの正エッジから、（Ｌ＋１）番目のフレームの同期データの正エッジまでに送信されるデータのビット長、又はＬ番目のフレームの同期データの負エッジから、（Ｌ＋１）番目のフレームの同期データの負エッジまでに送信されるデータのビット長が、前記分周器の分周比をＮとして、Ｎの整数倍であることを特徴とする。
【０００９】
このような構成とすれば、Ｌ＋１番目のフレームの同期データのエッジが、分周クロック信号のエッジとほぼ等しくなり、即ち、ＰＬＬ制御を停止している期間に生じる誤差分を補正するのみで位相合わせを終了することができる。従って、同期データを送信する期間を最短としてＰＬＬによる位相合わせを行うことが可能となり、もって画像データの転送効率を向上させることができる。なお、ここで「正エッジ」とは同期データの立ち上がりエッジを意味し、「負エッジ」とは立ち下がりエッジを意味するものとする。
【００１０】
ここで、前記データ送信手段は、送信クロックを生成する送信クロック生成手段と、前記送信クロック生成手段により生成された送信クロックを分周して同期データを生成する同期データ生成手段と、前記同期データ生成手段により生成された同期データと、画像データとのいずれをデータ受信側に送信するかを選択する選択手段とを含むようにすることができる。
【００１１】
このような構成としておけば、上記選択手段による選択のタイミングにかかわらず、上記の関係を満たすシリアルデータを送信することができる。
また、本発明に係るデータ転送方法は、有効データを含むシリアルデータを転送する際に用いるデータ転送方法であって、データ受信側においてシリアルデータと受信クロックとの位相合わせに用いる同期データと、有効データとを１フレームとして、当該１フレームを繰り返し配置することにより構成したシリアルデータを送信するデータ送信ステップと、同期データが送信されている間に、ＰＬＬ回路を用いて、受信クロックを分周した分周クロックと、前記同期データとの位相合わせを行い、当該位相合わせにより周波数の固定された受信クロックを用いて有効データを受信するデータ受信ステップとを含み、前記シリアルデータにおいて、Ｌ番目のフレームの同期データの正エッジから、（Ｌ＋１）番目のフレームの同期データの正エッジまでに送信されるデータのビット長、又はＬ番目のフレームの同期データの負エッジから、（Ｌ＋１）番目のフレームの同期データの負エッジまでに送信されるデータのビット長が、前記分周クロックの分周比をＮとして、Ｎの整数倍であることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明に係るデータ転送方式を、複写機に適用する場合を例として、本発明の実施の形態について説明する。
（１）複写機の全体構成
図１は、本発明のデータ転送方式が適用される複写機の全体構成を示す図である。
【００１３】
同図に示されるように、本適用例の複写機１は、画像スキャナ等により原稿画像を読み取り、画像データを生成する画像読み取り部１０と、生成された画像データに基づいて転写紙上に画像を形成する画像形成部２０を有する。
画像形成部２０には、そのほぼ中央に感光体ドラム４１が矢印ａ方向に回転可能に設置されており、感光体ドラム４１の周辺には、電子写真プロセスによる画像形成を行うための帯電チャージャ４４、現像器４５、転写チャージャ４６、分離チャージャ４７、感光体ドラム４１上の残留トナーを除去するためのクリーナ４２、残留電荷除去の為のイレーサランプ４３等が設けられている。
【００１４】
電子写真プロセスについては、公知の技術であるので詳細な説明は省略するが、例えば、画像読み取り部１０から転送された画像データに基づき、レーザビーム走査光学系３０Ａから射出されるレーザビームＬによって、帯電チャージャ４４により帯電された感光体ドラム４１上を露光することにより、感光体ドラム４１上に静電潜像が形成される。
【００１５】
形成された静電潜像は、現像器４５によりトナー像として可視像化され、さらにトナー像は、後述のように感光体ドラム４１の下部に搬送されてきた転写紙に、転写チャージャ４６により転写される。
画像形成部２０の下側には、複数の給紙カセット５１ａ〜５１ｄが設けられ、転写紙が収納されるとともに、当該転写紙は、各ローラにより、上記転写処理のために１枚ずつ供給されるように制御される。
【００１６】
即ち、転写紙は、各給紙カセット５１ａ〜５１ｄから給紙ローラ５２ａ〜５２ｄにより選択的に給紙され、各ローラ５３ａ〜５３ｄ、５４〜５８により順次搬送経路上を搬送される。搬送経路上に設けられたセンサＳＥ１、ＳＥ２により転写紙の通過が順次確認されると処理は続行され、タイミングローラ５９により一旦停止した後、感光体ドラム４１上に形成されたトナー像と同期をとって転写部へ送り込まれる。
【００１７】
さらに、感光体ドラム４１上のトナー像が転写紙に転写された後、分離チャージャ４７により、感光体ドラム４１と転写紙とが分離される。転写紙は搬送ベルト６１にて定着ローラ７０に搬送され、トナーが加熱定着された後、搬出ローラ７１から装置外部の排出トレイ７２へと排出される。
（２）本発明のデータ転送方式におけるデータ転送の処理内容
以下、本発明のデータ転送方式を、例えば画像読み取り部１０からレーザビーム走査光学系３０Ａへの画像データの転送に適用した場合を例として、そのデータ転送処理の内容について説明する。
【００１８】
なお、レーザビーム走査光学系３０Ａにおいては、画像読み取り部１０から転送されたシリアルデータをＰＬＬ制御を用いて受信し、画像を表す階調データを抽出してパラレルデータに変換する。変換されたパラレルデータが図示しないＤ／Ａ変換部に送られると、半導体レーザが強度変調され、レーザビームＬが射出される。射出されたレーザビームＬが偏向器により偏向され、感光体ドラム４１上を走査することにより、感光体ドラム４１上に静電潜像が形成される。
【００１９】
図２は、本実施の形態においてレーザビーム走査光学系３０Ａに備えられるデータ受信装置の構成を示すブロック図である。同図に示されるように、本実施の形態のデータ受信装置は、ＰＬＬ制御を行う部分とデータ復調部２１とからなる。本実施の形態では、データ送信側、例えば画像読み取り部１０に備えられたデータ送信装置から転送されてきたシリアルデータ１１０が、データ復調部２1、及びＰＬＬを構成する位相比較器１１に入力される。シリアルデータ１１０の構成例については後述する。
【００２０】
位相比較器１１は、チャージ・ポンプ回路で構成される。位相比較器１１は、シリアルデータ１１０と、電圧制御発振器（ＶＣＯ）１３から出力された受信クロック１４０を分周器１４にて4分周して得られた分周クロック信号１５０との位相を比較し、位相差に応じて位相差信号１２０を出力する。
位相差信号１２０は、抵抗Ｒ１、Ｒ２及びコンデンサＣ３から成るローパスフィルタ（ＬＰＦ）１２に入力され、ＬＰＦ１２の出力がＶＣＯ１３による出力信号の周波数を制御する信号となる。ＶＣＯ１３は、印加電圧により発振周波数を変化させる特性をもつため、ＬＰＦ１２の出力に対応して、受信クロック１４０の周波数が制御される。なお、本実施の形態では、シリアルデータ１１０の速度は一定であるから、安定度が高く、変化量の小さい水晶発振子（±１００ｐｐｍ程度）を用いたタイプを利用することができる。このＶＣＯ１３の出力は、シリアルデータ１１０をラッチするための受信クロック１４０として、データ復調部２１にも入力される。
【００２１】
ここで、位相差信号１２０によるＬＰＦ１２の動作は、以下に説明する如くである。即ち、位相比較器１１は、シリアルデータ１１０と、分周クロック信号１５０との立ち上がりエッジのタイミングから、２つの信号の位相差に応じた位相差信号１２０を出力する。シリアルデータ１１０の位相が進んでいるときには、位相差に応じた期間だけ、位相差信号１２０がＬＰＦ１２のコンデンサＣ３に電荷を供給する。一方、シリアルデータ１１０の位相が遅れているときには、位相差に応じた期間だけ、位相差信号１２０がコンデンサＣ３から電荷を引き抜く。
【００２２】
以上に説明したような動作により、シリアルデータ１１０と、分周クロック信号１５０の立ち上がりエッジが一致するように閉ループ制御が働き、シリアルデータ１１０と分周クロック信号１５０の立ち上がりエッジが一致して安定状態となる。
なお、上記のＰＬＬ制御は、ホールド信号１３０が０の間のみ機能する。ホールド信号１３０が１の間は、コンデンサＣ３の電荷が保持されることにより、ＶＣＯ１３への印加電圧が固定され、受信クロック１４０の周波数が一定となるため、ＰＬＬ制御が停止するからである。
【００２３】
データ復調部２１は、前記受信クロック１４０を用いたシリアルデータ１１０の復調と、位相比較器１１の制御を行う。データ復調部２１は、シリアルデータ１１０のうち、画像データの部分をパラレルデータに変換して得られた８ビットの階調データ２００、及び制御信号２１０を、図示しないＤ／Ａ変換部へと出力する。なお、データ復調部２１は、内部にスタートビット検出部２１１、及びカウンタ２１２を備えている。
【００２４】
スタートビットとは、同期データ１１０Ａの送信に先立って送信される信号をいい、クロック数のカウントの時間的基準となる信号をいう。即ち、本実施の形態のデータ転送方式では、スタートビットが検出されてからのビット数をカウンタ２１２を用いてカウントしておき、所定のビット数が送信された後に同期データや有効データが送信されるようにしている。なお、本実施の形態では、スタートビットとしては、具体的には９ビット連続１の信号を用いている。
【００２５】
図３は、本実施の形態のデータ復調部２１の処理内容を示すフローチャートである。同図に示されるように、本実施の形態のデータ復調部２１は、スタートビットを受信すると（Ｓ３０１：Ｙｅｓ）、カウンタ２１２を一旦リセットし（Ｓ３０２）、受信したビット数のカウントを開始する。所定ビット数分のシリアルデータ１１０を受信すると、同期データ１１０Ａが受信されると認識し（Ｓ３０３：Ｙｅｓ）、ＰＬＬ制御を開始する（Ｓ３０４）。
【００２６】
その後、さらに所定のビット数のシリアルデータ１１０を受信すると（Ｓ３０５：Ｙｅｓ）、同期データを用いたＰＬＬによる位相合わせが終了したと認識して、ＰＬＬ制御を停止する（Ｓ３０６）。ＰＬＬ制御の開始及び停止は、前述の如くホールド信号１３０を０又は１とすることにより行う。
その後、有効データの受信を行うが（Ｓ３０７）、有効データを受信している間にも、カウンタ２１２によりビット数のカウントを継続しているため、カウンタ２１２のカウントの結果より、所定の画素数分の画像データ、具体的には画像形成における主走査方向の１走査ライン分の画素に達するまで、有効データの受信を続ける（Ｓ３０８：Ｎｏ）。一方、所定画素数分の有効データを受信した場合には（Ｓ３０８：Ｙｅｓ）、再度スタートビットを検出するまで待ち状態となる。
【００２７】
次に、本実施の形態におけるシリアルデータ１１０の構成例について説明する。
図４は、本実施の形態におけるシリアルデータ１１０の構成例と、ＰＬＬ制御の様子を説明するための図である。
同図に示されるように、シリアルデータ１１０は、スタートビット、及び同期データ１１０Ａと有効データ１１０Ｂを含んでいる。図に示す１１０Ａは同期データを拡大して示したものであり、１１０Ｂは有効データを拡大して示したものである。本実施の形態のデータ転送方式では、スタートビット、及び同期データ１１０Ａと有効データ１１０Ｂを１フレームとしたデータ列が繰り返し送信されるようになっている。
【００２８】
本実施の形態のデータ転送方式におけるデータ受信側では、スタートビット検出部２１１によりスタートビットが認識された場合に、所定の期間だけホールド信号１３０を０としてＰＬＬ制御を行うことにより同期データと受信クロックとの位相合わせを行う。ＰＬＬ制御を行う期間の制御は、カウンタ２１２により、スタートビット検出後の送信ビット数をカウントして行う。即ち、同期データ１１０Ａを受信している間のみＰＬＬ制御を行い、所定期間ＰＬＬ制御を行った後は、ホールド信号１３０を１としてＰＬＬ制御を停止させる。本実施の形態におけるシリアルデータ１１０の構成では、有効データ１１０Ｂの受信中には、常にエッジが出現するわけではないことから、正常なＰＬＬ制御を行うことができないからである。
【００２９】
また、図４に示す如く、本実施の形態の有効データ１１０Ｂは、半導体レーザの強度階調データとして、８ビット（画素１ドットに対応する）の階調データを含むものであるが、それぞれの８ビット階調データの先頭には必ず１ビットの０を付加するようにしている。スタートビット以外の部分で、９ビット連続した１の信号パターンが出現するのを防ぐためである。
【００３０】
なお、有効データ１１０Ｂの受信中はＰＬＬ制御が停止するため、位相比較器１１の出力部や、ＶＣＯ１３の入力部におけるリーク電流により、ＶＣＯ１３への印加電圧は徐々に変化し、分周クロック信号１５０とシリアルデータ１１０との間で次第にエッジのズレが生じる。しかし、ＬＰＦ１２の時定数や、１フレームの長さと、ホールド信号１３０の０のＤｕｔｙ、即ち、１フレームにおいてＰＬＬ制御を行う期間と行わない期間との比率を適切な値に設定することにより、両エッジのズレを受信エラーを起こさない程度におさえることができる。
【００３１】
例えば、レーザビーム走査光学系３０Ａへのデータ転送に適用する場合であれば、一回の有効データ列には、主走査方向１ライン分のドット数に対応する８ビット階調データを含むようにすることが適切であり、この場合の１フレームの長さは、通常３００〜６００μ秒程度となるが、この場合であれば、１フレーム中の同期データの割合を５〜１０％程度とするようにすれば、両者の位相差を所定の範囲内に抑えることができる。
【００３２】
次に、本実施の形態のデータ転送方式におけるシリアルデータ１１０の１フレームのビット長の制御について、図５及び図６を参照しながら説明する。図５は、本発明のデータ転送方式におけるフレーム長の制御を行わない場合の例を示す図であり、図６は、フレーム長の制御を行う場合の例を示す図である。
図５に示すように、フレーム長の制御を行わない場合、より正確にはＬ番目のフレームの同期データの最初の立ち上がりエッジと、Ｌ＋１番目のフレームの同期データの最初の立ち上がりエッジの間に送信されるデータのビット長が、分周比である４の整数倍でない場合には、Ｌ番目のフレームの同期データ１１０Ａを用いたＰＬＬ制御により、位相同期がなされている場合であっても、Ｌ＋１番目のフレームの同期データ１１０Ａの開始時には、分周クロック信号１５０のエッジと、Ｌ＋１番目のフレームの同期データ１１０Ａのエッジとの間に、受信クロックの位相でいうと２π程度のズレが生じている。
【００３３】
一方、図６に示すようにフレーム長の制御を行う場合、即ち、上記両同期データの最初の立ち上がりエッジの間のビット長を分周比４の整数倍とした場合には、Ｌ＋１番目のフレームの同期データ１１０Ａが開始する際に、分周クロック信号１５０のエッジと、同期データ１１０Ａのエッジとの間に大きなズレが生じない。即ち、ＰＬＬ制御を停止している間に誤差として発生するエッジのズレの分のみを補正することにより位相合わせが完了することとなる。
【００３４】
図５のように、位相合わせの開始時に２πの位相のズレが生じていると、ＰＬＬは当該ズレをも補正するように働くため、図６に示す場合よりも位相合わせに長期間を要することとなる。即ち、同期データ１１０Ａを、より長期間送信しなければならず、結果としてデータ転送効率の低下を招くこととなる。
以上に説明したように、本発明のデータ転送方式を用いることにより、同期データ１１０Ａの送信期間を最短としてＰＬＬによる位相合わせを完了することが可能となり、もってデータ転送効率のよいデータ転送を行うことができる。
【００３５】
次に、本実施の形態におけるデータ送信側で用いられるデータ切換装置の構成について簡単に説明する。
図７は、本実施の形態のデータ切換装置の構成を示すブロック図である。同図に示されるように、本実施の形態のデータ切換装置は、２ビットカウンタ３１及びセレクタ３２を備えている。
【００３６】
２ビットカウンタ３１は、送信クロック信号３１０を４分周して、同期データ１１０Ａを発生させる。セレクタ３２は、選択信号３２０の指示を受けて同期データ１１０Ａ及び有効データ１１０Ｂの切り換えを行う。ここで、スタートビットは有効データ１１０Ｂと同様のラインからセレクタ３２に送られるものとする。選択信号３２０の制御方法としては、例えばスタートビットがセレクタ３２に送られたことを検知して、選択信号３２０を切り換え、同期データ１１０Ａの送信を開始するようにすること等が考えられる。
【００３７】
この際、２ビットカウンタ３１にはリセットやロード、停止を一切行わないようにすることで、いつ選択信号３２０が切り替わっても、上述の関係式を満たす同期データ１１０Ａを送信することが可能となる。
以上、本発明の実施の形態について、画像読み取り部１０から、レーザビーム走査光学系３０Ａへのデータ転送を例として説明したが、本発明の適用範囲はこれに限定されず、種々の場合のデータ転送に適用することが可能である。近年、画像形成装置をＬＡＮ等のネットワーク環境に組み入れて利用することも多いため、例えばパソコン等からのデータ転送に適用することもできる。
【００３８】
また、本実施の形態では、画像形成装置として複写機を用いた例について説明したが、複写機だけでなく、レーザプリンタやファクシミリ等、種々の画像形成装置に適用することができる。
さらに、本実施の形態では画像データが８ビット階調データである場合について説明したが、画像データのビット長についてもこれに限定されるわけではない。例えば、階調データのビット長が長くなったような場合であっても、階調データのビット長に１を加えたビット長の信号パターンをスタートビットとして用いることにより対処することができる。
【００３９】
また、本実施の形態では、Ｌ番目のフレームの同期データの最初の立ち上がりエッジと、Ｌ＋１番目のフレームの同期データの最初の立ち上がりエッジとの間のビット長を例として、本発明に係るビット長の制御を行う場合及び行わない場合について説明したが、これは、最初の立ち上がりエッジ同士の関係に限定されることを意味するものではない。即ち、同期データの中間のエッジ、あるいは最後のエッジを含めて考えても、立ち上がりエッジ（正エッジ）同士、あるいは立ち下がりエッジ（負エッジ）同士の間において、上記ビット長の制御を行うようにすれば、本発明の効果を得ることができる。
【００４０】
【発明の効果】
以上に説明したように、本発明に係るデータ転送方式によれば、有効データを含むシリアルデータを転送するに際し、同期データと有効データとを１フレームとして、当該１フレームを繰り返し配置することにより構成したシリアルデータを送信し、データ受信側において、ＰＬＬ回路を用いて、分周器で受信クロックを分周した分周クロックと、前記同期データとの位相合わせを行った後、有効データを受信している間には、前記ＰＬＬ回路による位相合わせを停止させるようにしており、前記シリアルデータにおいて、Ｌ番目のフレームの同期データの正エッジから、（Ｌ＋１）番目のフレームの同期データの正エッジまでに送信されるデータのビット長、又はＬ番目のフレームの同期データの負エッジから、（Ｌ＋１）番目のフレームの同期データの負エッジまでに送信されるデータのビット長が、前記分周器の分周比をＮとして、Ｎの整数倍となるようにしているので、（Ｌ＋１）番目のフレームの同期データの受信を開始した際の、同期データと分周クロックとの位相のずれを最小にすることができ、従って、より短い同期データの送信でＰＬＬによる位相合わせを行うことが可能となり、もって画像データの転送効率を向上させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明のデータ転送方式が適用される複写機の全体構成を示す図である。
【図２】本発明の一実施の形態におけるデータ受信装置の構成を示すブロック図である。
【図３】本発明の一実施の形態におけるデータ復調部の処理内容を示すフローチャートである。
【図４】本発明の一実施の形態におけるシリアルデータの構成例と、ＰＬＬ制御の様子を説明するための図である。
【図５】本発明に係るデータ転送方式におけるフレーム長の制御を行わない場合のシリアルデータの構成の例を示す図である。
【図６】本発明に係るデータ転送方式におけるフレーム長の制御を行った場合のシリアルデータの構成の例を示す図である。
【図７】本発明の一実施の形態においてデータ送信側に備えられるデータ切換装置の構成を示すブロック図である。
【符号の説明】
１０            画像読み取り部
１１            位相比較器
１２            ローパスフィルタ（ＬＰＦ）
１３            電圧制御発振器（ＶＣＯ）
１４            分周器
２１            データ復調部
２１１          スタートビット検出部
２１２          カウンタ
３０Ａ          レーザビーム走査光学系
３１            ２ビットカウンタ
３２            セレクタ
【図１】
0003994546.tif 000002
【図２】
0003994546.tif 000003
【図３】
0003994546.tif 000004
【図４】
0003994546.tif 000005
【図５】
0003994546.tif 000006
【図６】
0003994546.tif 000007
【図７】
0003994546.tif 000008