(57)【特許請求の範囲】
【請求項１】
主信号と当該主信号とは異なるレベルにある同期信号を含む複合信号が供給される入力端子と入力ノードとの間に接続されたキャパシタと、
一方の入力端子が上記入力ノードに接続され、他方の入力端子がクランプ回路の出力端子に接続され、該他方の入力端子の電圧がクランプの基準レベルと比較され、この比較結果に応じて所定の電圧に入力ノードの同期信号レベルがクランプされ、出力信号を得る第１の差動増幅回路と、
上記複合信号が入力され、クランクパルスがアクティブ期間中に、上記入力ノードのレベルが上記基準レベル以下のとき、当該基準レベルまで上昇させ、上記基準レベル以上のとき、当該基準レベルまで降下させる第１のレベル調整回路と、上記複合信号が無入力、またはクランクパルスが非アクティブ期間中に、上記入力ノードのレベルが上記基準レベル以下のとき、当該入力ノードのレベルを上記基準レベルに保持する第２のレベル調整回路とを有する制御部と、
上記入力ノードと上記第１の差動増幅回路の共通接続端子に電流を供給して、上記第１の差動増幅回路のリーク電流を補償するリーク電流調整部と
を有するクランプ回路。
【請求項２】
上記第１のレベル調整回路は、一方の入力端子が上記出力端子に接続され、他方の入力端子が基準電圧源に接続された第２の差動増幅回路からなり、
上記第２のレベル調整回路は、一方の入力端子が上記出力端子に接続され、他方の入力端子が上記基準電圧源に接続された第３の差動増幅回路からなる
請求項１記載のクランプ回路。
【請求項３】
請求項１に記載のクランプ回路と、
上記クランプ回路により得た出力信号と所定の電圧レベルとを比較し、比較結果に応じて当該出力信号から同期信号を分離する比較手段と、
上記比較手段による出力信号に基づき、上記クランプ回路の第１のレベル調整回路と第２のレベル調整回路とを相互に動作状態と停止状態に保持する制御信号を上記クランプ回路に出力する制御信号生成手段とを有する同期分離回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受信機などに用いられるクランプ回路およびそれを用いた同期分離回路に関するものである。
【０００２】
【従来の技術】
テレビジョン受信機などにおいて、映像検波器の出力には、映像信号と同期信号が一体化した信号、いわゆる複合映像信号（コンポジット信号）が得られる。この複合映像信号から同期信号を分離し、同期信号を生成するために、クランプ回路、比較回路（コンパレータ）などによって構成された同期分離回路が用いられる。
【０００３】
一般的に、複合映像信号の同期分離に用いられているクランプ回路では、ダイオードクランプが多用されている。ダイオードクランプの時定数を長くとると垂直同期サグ（歪み）が発生し、時定数を短くすると水平同期サグが発生する。
【０００４】
図５はクランプ回路に垂直サグおよび水平サグが発生した場合の同期信号の波形を示す図である。図５において、ＶDCはクランプ直流電圧、ＶTHは基準電圧をそれぞれ示している。また、図５（ａ）は理想的な時定数の場合の同期信号の波形を示し、図５（ｂ）は垂直サグが発生した場合の同期信号の波形を示し、図５（ｃ）は水平サグが発生したときの同期信号の波形を示している。
【０００５】
図５（ａ）に示すように、クランプ回路では、クランプ直流電圧ＶDCに対して、コンパレータの基準電圧ＶTHが設けられて、同期パルス（シンクパルス）が発生される。時定数を大きくとると、垂直サグが発生する。垂直サグが出ると図５（ｂ) に示す様に、同期信号に対してＶTHがずれるため、同期信号の立ち下がり、立ち上がりの傾きの分だけ、クランプ回路により分離された同期信号には遅延が生じてしまう。これにより、同期信号の周期が不安定な状態になり、すなわち、同期信号がゆれると画像表示装置の表示画面にジッター（画像の水平方向揺れ）となって現われる。
【０００６】
垂直サグをなくすため、時定数を小さくとると、図５（ｃ) の様に水平サグが大きくなる。水平サグが大きくなると図５（ｃ) の点線の様に、入力シンク縮み、すなわち、入力同期信号が縮んだ時 (実際の場合、-7dBまで入力同期信号は縮む可能性がある) クランプ回路のペデスタルレベルが割り込んでしまい (または同期信号の先端部が水平サグでＶTHを越え) 同期分離エラーが生じてしまう。そこで両者の妥協点で設定していたため、ジッター特性が良くなかった。
【０００７】
また、同期式クランプを使用することも考えられるがこの場合ＩＣに対して容量接合用の入出力ピンをそれぞれ設ける必要があるという欠点があった。このため、ジッター、入力シンク縮み等に対して求められる特性を得ることができる、いわゆるダブルクランプ回路が提案されている。
【０００８】
ここで、一般的に同期分離に使用されているダブルクランプ回路の一例を示し、その動作について説明する。
図６はダブルクランプ回路の一例を示す回路図である。図６において、１１０はローパスフィルタ、１００、１０１はクランプ回路、１２０、１２１はコンパレータ、１３０はパルス発生回路、ＣS1，ＣS2はキャパシタ、ＶS1，ＶS2は定電圧源、ＴINは入力端子、ＴOUT は出力端子をそれぞれ示している。
【０００９】
入力端子ＴINに複合映像信号が入力され、ローパスフィルタ１１０によって、複合映像信号内の高周波成分が除去される。そして、ローパスフィルタ１１０の出力信号が、キャパシタＣS1，ＣS2を介してそれぞれクランプ回路１００、１０１に入力される。
定電圧源ＶS1によって、クランプ回路１００、１０１に、クランプ直流電圧ＶDCが供給され、また、定電圧源ＶS2によって、コンパレータ１２０、１２１に基準電圧ＶTHがそれぞれ供給されている。
クランプ回路１００、１０１により、複合映像信号内の同期信号が分離され、さらにコンパレータ１２０、１２１により、分離された同期信号と基準電圧ＶTHとが比較され、その結果に応じてシンクパルスＳＰが発生される。
パルス発生回路１３０によって発生されたクランプパルスＣＬＭＰがクランプ回路１０１に供給され、クランプ回路１０１およびコンパレータ１２１により、精度の高いシンクパルスＳＰが発生され、出力端子ＴOUT に出力される。
【００１０】
図示のように、従来型のダブルクランプ回路においては、キャパシタＣS1，クランプ回路１００、コンパレータ１２０により第１の同期回路が構成され、さらに、キャパシタＣS2、クランプ回路１０１、コンパレータ１２１により第２の同期回路が構成されている。
第１の同期回路により、ラフにクランプが行われる。このため、この第１の同期回路はダイオードクランプでも良い。そしてキャパシタＣS1を介して入力された複合映像信号に対して、この第１の同期回路によって同期分離が行われ、分離された同期信号を使用して、パルス発生回路１３０によりクランプパルスＣＬＭＰが生成され、第２の同期回路のクランプ回路１０１に入力される。
【００１１】
第１のクランプ回路から得られたクランプパルスＣＬＭＰを用いて、キャパシタＣS2、クランプ回路１０１およびコンパレータ１２１により構成された第２の同期回路によって同期クランプが行われる。同期クランプなので垂直サグ，水平サグがほとんどなく、必要とされた同期信号の精度を得ることができる。
【００１２】
【発明が解決しようとする課題】
ところで、上述した従来のダブルクランプ回路においては、通常型の同期クランプとなるため、キャパシタＣS2の容量値が大きく、たとえば、０．１μＦ〜１μＦ、キャパシタＣS2をＩＣ外で使用する必要がある。また、クランプパルスＣＬＭＰと、キャパシタＣS2を通る信号系の遅延時間を考慮すると、（ＣS1＝ＣS2）とする必要もあるため、回路構成が複雑なり、回路規模も大きくなってしまうという問題がある。
【００１３】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、同期信号の歪みによるジッターの発生を抑制でき、入力信号のシンク縮みに影響されず、入力同期信号に対して出力信号の遅延差が一定に保持でき、使用する容量素子を小さくでき、ＩＣに内蔵できることはもとより、ＩＣの端子数を削減でき、回路構成を簡単化でき、消費電力の低減を図れるクランプ回路およびそれを用いた同期分離回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明は、主信号と当該主信号とは異なるレベルにある同期信号を含む複合信号が供給される入力端子と入力ノードとの間に接続されたキャパシタと、一方の入力端子が上記入力ノードに接続され、他方の入力端子がクランプ回路の出力端子に接続され、該他方の入力端子の電圧がクランプの基準レベルと比較され、この比較結果に応じて所定の電圧に入力ノードの同期信号レベルがクランプされ、出力信号を得る第１の差動増幅回路と、上記複合信号が入力され、クランクパルスがアクティブ期間中に、上記入力ノードのレベルが上記基準レベル以下のとき、当該基準レベルまで上昇させ、上記基準レベル以上のとき、当該基準レベルまで降下させる第１のレベル調整回路と、上記複合信号が無入力、またはクランクパルスが非アクティブ期間中に、上記入力ノードのレベルが上記基準レベル以下のとき、当該入力ノードのレベルを上記基準レベルに保持する第２のレベル調整回路とを有する制御部と、上記入力ノードと上記第１の差動増幅回路の共通接続端子に電流を供給して、上記第１の差動増幅回路のリーク電流を補償するリーク電流調整部とを有する。
【００１６】
さらに、本発明では、クランプ回路と、上記クランプ回路により得た出力信号と所定の電圧レベルとを比較し、比較結果に応じて当該出力信号から同期信号を分離する比較手段と、上記比較手段による出力信号に基づき、上記クランプ回路の第１のレベル調整回路と第２のレベル調整回路とを相互に動作状態と停止状態に保持する制御信号を上記クランプ回路に出力する制御信号生成手段とを有する。
【００１７】
本発明によれば、クランプ回路の第１の差動増幅回路により、複合信号入力ノードのレベルに応じて所定の直流電圧にクランプされた同期信号が出力され、また、制御部により、入力ノードのレベルがあらかじめ設定された基準レベルに調整される。たとえば、制御部に第１と第２のレベル調整回路が設けられ、同期信号の入力期間中に、第１のレベル調整回路が動作状態に設定され、クランプ回路の出力ノードのレベルが基準レベル以下のとき、基準レベルまで上げられ、出力ノードのレベルが基準レベル以上のとき、基準レベルまで下げられる。同期信号以外の複合信号の入力または無信号入力期間中には、第２のレベル調整回路が動作状態に設定され、入力ノードのレベルが所定の基準レベル以下のとき、当該基準レベルまで上げられる。これにより、クランプ回路から基準レベルにクランプされた同期信号が出力される。
【００１８】
また、クランプ回路の出力信号に基づき、比較回路により同期信号が分離され、分離された同期信号が出力される。また、出力された同期信号によりクランプ回路を構成する第１と第２のレベル調整回路が相互に動作と停止状態に制御される。
この結果、入力ノードに入力された複合信号の直流レベルの変動に影響されず、クランプ回路により所定の直流電圧にクランプされた同期信号が得られ、ジッターの発生を抑制できる。さらに、複合信号の入力ノードに設けられたキャパシタの容量を低減できることにより、キャパシタをＩＣに内蔵でき、回路の構成を簡単化できる。
【００１９】
【発明の実施の形態】
第１実施形態
図１は、本発明に係るクランプ回路１００ａの一実施形態を示す回路図である。
図１において、ＡＭＰ1 ，ＡＭＰ2 は増幅器、Ｃ1 がキャパシタ、Ｐ5 はｐｎｐ型トランジスタ、Ｑ4 はｎｐｎ型トランジスタ、ＤＥＴ1 ，ＤＥＴ2 はディテクタ、Ｖ1 は定電圧源、１は電源電圧ＶCCの供給線、２は接地線、ＴINは入力端子、ＴS は出力端子をそれぞれ示している。
なお、ここで、トランジスタＰ5 ，Ｑ4 とディテクタＤＥＴ1 ，ＤＥＴ2 によりオフセット調整回路（レベル調整回路）が構成され、このオフセット調整回路によりノードＮＤ1 および出力端子ＴS のレベルが定電圧源Ｖ1 により設定されたクランプ直流電圧ＶDCに調整される。
【００２０】
入力端子ＴINが増幅器ＡＭＰ1 の入力端子に接続され、増幅器ＡＭＰ1 の出力端子がキャパシタＣ1 を介してノードＮＤ1 に接続されている。
ノードＮＤ1 と電源電圧ＶCCの供給線１との間にトランジスタＰ5 が接続され、ノードＮＤ1 と接地線２との間にトランジスタＱ4 が接続されている。トランジスタＰ5 のエミッタは電源電圧ＶCCの供給線１に接続され、ベースはディテクタＤＥＴ1 に接続され、コレクタがノードＮＤ1 に接続されている。また、トランジスタＱ4 のコレクタがノードＮＤ1 に接続され、トランジスタＱ4 のエミッタが接地線２に接続され、ベースがディテクタＤＥＴ2 に接続されている。
このように、トランジスタＰ5 ，Ｑ4 およびディテクタＤＥＴ1 ，ＤＥＴ2 により、オフセット調整回路を構成し、ノードＮＤ1 の電位ＶND1 および出力端子ＴS の電位ＶS を定電圧源Ｖ1 により設定されたクランプ直流電圧ＶDCに調整する。
【００２１】
増幅器ＡＭＰ2 の入力端子がノードＮＤ1 に接続され、増幅器ＡＭＰ2 の出力端子がクランプ回路の出力端子ＴS に接続され、また、増幅器ＡＭＰ2 の出力端子がディテクタＤＥＴ1 の入力端子Ｔ1 に接続され、ノードＮＤ1 がディテクタＤＥＴ2 の入力端子Ｔ3 に接続されている。さらに、ディテクタＤＥＴ1 ，ＤＥＴ2 の入力端子Ｔ2 ，Ｔ4 がそれぞれ定電圧源Ｖ1 に接続され、これによりクランプ直流電圧ＶDCが供給されている。
【００２２】
ディテクタＤＥＴ1 は、たとえば、差動入力端子Ｔ1 ，Ｔ2 を有する差動増幅回路によって構成され、一方の差動入力端子Ｔ1 が増幅器ＡＭＰ2 の出力端子に接続され、他方の差動入力端子Ｔ2 が定電圧源Ｖ1 に接続されている。
ディテクタＤＥＴ1 はクランプパルスＣＬＭＰを受け、クランプパルスＣＬＭＰがアクティブ期間中に動作する。
【００２３】
ディテクタＤＥＴ1 が動作するとき、たとえば、入力端子Ｔ1 に入力された信号のレベルが入力端子Ｔ2 に印加された定電圧源Ｖ1 のクランプ直流電圧ＶDCより高いとき、ディテクタＤＥＴ1 によりトランジスタＱ4 を導通させる信号を出力して、トランジスタＱ4 を導通させる。これにより、ノードＮＤ1 にディスチャージ電流が供給され、キャパシタＣ1 がディスチャージされる。
一方、入力端子Ｔ1 に入力された信号のレベルが入力端子Ｔ2 に印加された定電圧源Ｖ1 のクランプ直流電圧ＶDCより低いとき、ディテクタＤＥＴ1 により、トランジスタＰ5 を導通させる信号を出力して、トランジスタＰ5 を導通させる。これにより、ノードＮＤ1 にチャージ電流が供給され、キャパシタＣ1 がチャージされる。
【００２４】
ディテクタＤＥＴ2 は、たとえば、差動入力端子Ｔ2 ，Ｔ4 を有する差動増幅回路によって構成され、一方の差動入力端子Ｔ3 がノードＮＤ1 に接続され、他方の差動入力端子Ｔ4 が定電圧源Ｖ1 に接続されている。
ディテクタＤＥＴ2 はクランプパルスＣＬＭＰを受け、クランプパルスＣＬＭＰが非アクティブのときに動作する。
【００２５】
ディテクタＤＥＴ2 が動作するとき、たとえば、入力端子Ｔ3 に入力された信号のレベルが入力端子Ｔ4 に印加された定電圧源Ｖ1 のクランプ直流電圧ＶDCより低いとき、ディテクタＤＥＴ2 により、トランジスタＰ5 を導通させる信号を出力させる信号を出力して、トランジスタＰ5 を導通させる。これにより、ノードＮＤ1 にチャージ電流が供給され、キャパシタＣ1 がチャージされる。
【００２６】
図１に示すクランプ回路においては、入力端子ＴINに入力された複合映像信号が増幅器ＡＭＰ1 によって増幅されたあと、キャパシタＣ1 を介してノードＮＤ1 に入力される。
ノードＮＤ1 の電位ＶND1 がトランジスタＰ5 ，Ｑ4 およびディテクタＤＥＴ1 ，ＤＥＴ2 により構成されたオフセット調整回路により、定電圧源Ｖ1 により設定されたクランプ直流電圧ＶDCに調整される。
【００２７】
また、ディテクタＤＥＴ1 はクランプパルスＣＬＭＰに同期して動作を行い、ディテクタＤＥＴ2 がディテクタＤＥＴ1 と相互に動作する。すなわち、ディテクタＤＥＴ1 がクランプパルスＣＬＭＰに応じて、クランプパルスＣＬＭＰのアクティブのときに動作し、それ以外のとき動作せず、ディテクタＤＥＴ2 がクランプパルスＣＬＭＰがアクティブ状態以外のとき動作する。
【００２８】
入力端子ＴINに同期信号が入力されていないとき、ディテクタＤＥＴ2 は動作し、これによりノードＮＤ1 の電位ＶND1 が定電圧源Ｖ1 により設定されたクランプ直流電圧ＶDCのレベルに設定され、増幅器ＡＭＰ2 を介して、同期信号出力端子ＴS に出力される。
一方、入力端子ＴINに同期信号が入力されたとき、クランプパルスＣＬＭＰがアクティブのときにディテクタＤＥＴ1 が動作状態に切り換わり、ディテクタＤＥＴ2 が非動作状態に切り換わる。
【００２９】
これにより、クランプパルスＣＬＭＰがアクティブのときにおいて、ノードＮＤ1 の電位ＶND1 が定電圧源Ｖ1 により設定されたクランプ直流電圧ＶDCのレベルと略同等のレベルに設定され、増幅器ＡＭＰ2 により増幅され、出力端子ＴS に出力される。なお、分離された同期信号は、たとえば、後段のコンパレータ（図示せず）に入力され、コンパレータにより、基準電圧ＶTHと比較され、その結果に応じてシンクパルスＳＰが発生される。
【００３０】
図２は本発明に係るクランプ回路１００ｂの一例を示す回路図であり、図１に示すクランプ回路の具体例である。
図２に示すように、このクランプ回路は、リーク調整部１０、増幅器ＡＭＰ2 、オフセット調整部２０、ディテクタＤＥＴ1 、ディテクタＤＥＴ2 によって構成されている。
【００３１】
リーク調整部１０はｐｎｐ型トランジスタＰ1 ，Ｐ2 、ｎｐｎ型トランジスタＱ1 、定電流源Ｉ1 によって構成されている。
トランジスタＱ1 のコレクタが電源電圧ＶCCの供給線１に接続され、ベースがトランジスタＰ1 のコレクタに接続され、エミッタは定電流源Ｉ1 を介して接地線２に接続されている。
トランジスタＰ1 とＰ2 のエミッタが電源電圧ＶCCの供給線１に接続され、ベースが互いに接続され、トランジスタＰ1 のコレクタに接続されている。すなわち、トランジスタＰ1 ，Ｐ2 によって、カレントミラー回路が構成されている。トランジスタＰ2 のコレクタがノードＮＤ1 に接続されている。
【００３２】
増幅器ＡＭＰ2 はｐｎｐ型トランジスタＰ3 ，Ｐ4 、ｎｐｎ型トランジスタＱ2 ，Ｑ3 および定電流源Ｉ2 によって構成されている。
トランジスタＱ2 のコレクタがトランジスタＰ3 のコレクタに接続され、ベースがノードＮＤ1 に接続され、トランジスタＱ3 のコレクタがトランジスタＰ4 のコレクタに接続され、また、ベースとコレクタが出力端子ＴS に共通に接続されている。トランジスタＰ3 ，Ｐ4 はリーク調整部１０のトランジスタＰ1 ，Ｐ2 と同様にカレントミラー回路を構成している。
トランジスタＱ2 とＱ3 のエミッタが共通に接続され、接続点が定電流源Ｉ2 を介して接地されている。すなわち、トランジスタＱ2 とＱ3 により、差動増幅回路が構成され、差動増幅回路の一方の入力端子がノードＮＤ1 に接続され、他方の入力端子が出力端子ＴS に接続されている。
【００３３】
オフセット調整部２０はｐｎｐ型トランジスタＰ5 ，Ｐ6 、ｎｐｎ型トランジスタＱ4 ，Ｑ5 によって構成されている。
トランジスタＰ5 のコレクタがノードＮＤ1 に接続され、さらにトランジスタＱ4 を介して接地されている。トランジスタＰ6 のコレクタがトランジスタＱ5 を介して接地されている。トランジスタＰ5 ，Ｐ6 がカレントミラー回路を構成している。
【００３４】
ディテクタＤＥＴ1 は定電流源Ｉ3 、ｐｎｐ型トランジスタＰ7 ，Ｐ8 、ｎｐｎ型トランジスタＱ6 ，Ｑ7 によって構成されている。
トランジスタＰ7 ，Ｐ8 のエミッタが共通に接続され、接続点が定電流源Ｉ3 を介して、電源電圧ＶCCの供給線１に接続されている。トランジスタＰ7 のベースが出力端子ＴS に接続され、トランジスタＰ8 のベースが定電圧源Ｖ1 に接続されている。トランジスタＰ7 のコレクタがトランジスタＱ6 を介して接地され、トランジスタＰ8 のコレクタがトランジスタＱ7 を介して接地されている。
すなわち、トランジスタＰ7 とＰ8 によって差動増幅回路が構成され、差動増幅回路の一方の入力端子が出力端子ＴS に接続され、他方の入力端子が定電圧源Ｖ1 に接続されている。
また、トランジスタＱ6 とオフセット調整部２０のトランジスタＱ5 によってカレントミラー回路が構成され、トランジスタＱ7 とオフセット調整部２０のトランジスタＱ4 によってカレントミラー回路が構成されている。
【００３５】
ディテクタＤＥＴ2 は定電流源Ｉ4 、ｐｎｐ型トランジスタＰ9 ，Ｐ10、ｎｐｎ型トランジスタＱ9 によって構成されている。
トランジスタＰ9 とＰ10のエミッタが共通に接続され、接続点が定電流源Ｉ4 を介して電源電圧ＶCCの供給線１に接続され、トランジスタＰ9 のベースが出力端子ＴS に接続され、コレクタがトランジスタＱ9 を介して接地されている。トランジスタＰ10のベースが定電圧源Ｖ1 に接続され、コレクタが接地されている。
すなわち、トランジスタＰ9 とＰ10によって差動増幅回路が構成され、差動増幅回路の一方の入力端子が出力端子ＴS に接続され、他方の入力端子が定電圧源Ｖ1 に接続されている。
なお、トランジスタＱ9 とディテクタＤＥＴ1 のトランジスタＱ8 によってカレントミラー回路が構成されている。
【００３６】
定電圧源Ｖ1 がディテクタＤＥＴ1 、ディテクタＤＥＴ2 にクランプ直流電圧ＶDCを供給し、定電流源Ｉ2 は増幅器ＡＭＰ2 に定電流（ｉ2 ＝ｉ）を供給し、定電流源Ｉ1 はリーク調整部１０のトランジスタＱ1 のエミッタに定電流（ｉ1 ＝ｉ／２−ｘ）を供給する。ここでは、ｘは微小な電流値を示している。
【００３７】
ディテクタＤＥＴ1 の定電流源Ｉ3 はクランプパルスＣＬＭＰのアクティブ期間中に定電流ｉC を供給し、それ以外の時間に定電流の供給が停止する。
ディテクタＤＥＴ2 の定電流源Ｉ4 は定電流源Ｉ3 と同様に定電流ｉC を供給するが、定電流源Ｉ3 と相互に動作する。すなわち、クランプパルスＣＬＭＰがアクティブ以外のとき、定電流ｉC を供給し、クランプパルスＣＬＭＰがアクティブ期間中に定電流の供給を停止させる。
【００３８】
図３はノードＮＤ1 の電圧ＶND1 を示す波形図である。
以下、図２に示す回路図および図３に示す波形図を参照しながら、本第１の実施形態のクランプ回路の動作について説明する。
まず、同期信号が未入力のときについて説明する。
同期信号が入力されていない時、クランプパルスＣＬＭＰが非アクティブ状態となり、定電流源Ｉ3 により定電流の供給が行われず、定電流源Ｉ4 により定電流の供給が行われる。これによって、ディテクタＤＥＴ1 が動作せず、ディテクタＤＥＴ2 のみが動作する。
【００３９】
この状態において、入力端子ＴINに入力された複合映像信号がキャパシタＣ1 を介して、ノードＮＤ1 に入力される。出力端子ＴS に出力された同期信号がディテクタＤＥＴ1 を構成するトランジスタＰ7 およびディテクタＤＥＴ2 を構成するトランジスタＰ9 のベースにそれぞれ入力される。
【００４０】
ディテクタＤＥＴ2 においては、トランジスタＰ10のベースには、定電圧源Ｖ1 によってクランプ直流電圧ＶDCが印加されている。
このため、たとえば、出力端子ＴS の電位ＶND1 がクランプ直流電圧ＶDCにより低い場合、トランジスタＰ9 が導通状態となり、トランジスタＰ9 のコレクタに電流ｉp9が流れる。この電流ｉp9がトランジスタＱ8 とＱ9 により構成されたカレントミラー回路によってトランジスタＱ8 のコレクタに折り返され、さらに、トランジスタＰ5 ，Ｐ6 により構成されたカレントミラー回路によってトランジスタＰ5 のコレクタに折り返される。
【００４１】
また、このとき、ディテクタＤＥＴ1 の定電流源Ｉ3 に電流が流れず、ディテクタＤＥＴ1 が動作しないので、トランジスタＱ7 には電流は流れない。トランジスタＱ7 とカレントミラー回路を構成するトランジスタＱ4 は非導通状態に保持され、そのコレクタには電流が流れない。
このため、トランジスタＰ5 のコレクタに折り返された電流ｉp9がノードＮＤ1 に入力され、キャパシタＣ1 はこれによってチャージされ、ノードＮＤ1 の電位ＶND1 が上昇する。
【００４２】
一方、出力端子ＴS の電位ＶND1 が定電圧源Ｖ1 の電圧値ＶDCより高い場合、トランジスタＰ9 が非導通状態となり、トランジスタＰ10が導通状態となる。このため、定電流源Ｉ4 によって発生された定電流ｉC がトランジスタＰ9 側に流れず、トランジスタＰ10側に流れ込む。これによって、キャパシタＣ1 に対するチャージが停止し、ノードＮＤ1 の電位ＶND1 が略クランプ直流電圧ＶDCレベルに保持される。
【００４３】
ノードＮＤ1 が増幅器ＡＭＰ2 を構成するトランジスタＱ2 のベースに接続されているので、トランジスタＱ2 のベース電流によって、キャパシタＣ1 がディスチャージされ、ノードＮＤ1 の電位ＶND1 が徐々に下がっていく傾向がある。ノードＮＤ1 の電位ＶND1 がディテクタＤＥＴ2 を構成するトランジスタＰ10のベースに印加された定電圧源Ｖ1 の電圧ＶDCより低くなると、前述したように、トランジスタＰ9 が導通状態となり、トランジスタＰ9 のコレクタに電流が流れ始まる。このため、トランジスタＰ9 の電流がオフセット調整部２０を構成するトランジスタＰ3 のコレクタに折り返され、ノードＮＤ1 に入力され、キャパシタＣ1 がチャージされ、ノードＮＤ1 の電位が上昇する。
【００４４】
図３（ａ）はノードＮＤ1 の電圧ＶND1 を示しいる。図示のように、ノードＮＤ1 の電圧ＶND1 がクランプ直流電圧ＶDCより低いとき、キャパシタＣ1 がチャージされ、ノードＮＤ1 の電圧ＶND1 が上昇する。
一方、トランジスタＱ2 のベース電流により、キャパシタＣ1 がディスチャージされ、ノードＮＤ1 の電圧ＶND1 が徐々に降下するが、定電圧源Ｖ1 により設定されたクランプ直流電圧ＶDCより低くなると、キャパシタＣ1 がチャージされ、ノードＮＤ1 の電圧ＶND1 が上昇する。
【００４５】
以上の説明により、入力端子ＴINに同期信号が入力されていないとき、動作状態に設定されているディテクタＤＥＴ2 によって、ノードＮＤ1 の電位が定電圧源Ｖ1 によって供給されたクランプ直流電圧ＶDCに設定される。
【００４６】
次に、同期信号が入力端子ＴINに入力された場合について、回路の動作について説明する。なお、ここで、同期信号が負の極性を持つ信号とする。すなわち、クランプ直流電圧ＶDCでバイアスされたような振幅変動を持った信号である。
【００４７】
同期信号が入力端子ＴINに入力された場合に、入力信号の最下位電位がクランプ直流電圧ＶDCになるまでキャパシタＣ1 がチャージされる。
図３（ｂ）はキャパシタＣ1 がチャージされ、同期信号の最下位の部分がクランプ直流電圧ＶDCに近づく状態を示している。
【００４８】
クランプ回路の出力端子ＴS の電圧ＶS がクランプ直流電圧ＶDCに達すると、クランプ回路の次段に接続されたコンパレータ（図示せず）が動作し始めるため、これに応じて、パルス発生回路（図示せず）により、クランプパルスＣＬＭＰが発生される。
クランプパルスＣＬＭＰがアクティブ状態にあるとき、ディテクタＤＥＴ1 に定電流ｉC を供給する定電流源Ｉ3 が動作状態に設定され、ディテクタＤＥＴ2 に定電流ｉC を供給する定電流源Ｉ4 が停止状態に切り換えられる。ディテクタＤＥＴ1 が動作し始めると、本クランプ回路は、ほぼ同期クランプとして動作する。このため、ディテクタＤＥＴ1 を構成するトランジスタＰ7 およびＰ8 がつり合うように動作し、これにより、同期信号のレベルがクランプ直流電圧ＶDCに持ち上げられる。
【００４９】
たとえば、同期信号のレベルがクランプ直流電圧ＶDCより高い場合に、ディテクタＤＥＴ1 において、トランジスタＰ7 が非導通状態となり、トランジスタＰ8 が導通状態となる。定電流源Ｉ3 により発生された定電流ｉC はトランジスタＰ8 側に流れ込み、トランジスタＱ7 ，Ｑ4 によって構成されたカレントミラー回路により折り返され、また、このとき、トランジスタＰ5 ，Ｐ6 により構成されたカレントミラー回路にほとんど電流が流れず、トランジスタＱ4 のコレクタに流れる電流により、キャパシタＣ1 がディスチャージさ、ノードＮＤ1 の電位が下がる。
【００５０】
一方、逆に同期信号のレベルがクランプ直流電圧ＶDCより低い場合に、ディテクタＤＥＴ1 において、トランジスタＰ7 が導通状態となり、トランジスタＰ8 が非導通状態となる。定電流源Ｉ3 により発生された定電流ｉC はトランジスタＰ7 側に流れ込み、トランジスタＱ5 ，Ｑ6 によって構成されたカレントミラー回路により折り返され、さらにトランジスタＰ5 ，Ｐ6 によって構成されたカレントミラー回路により折り返され、ノードＮＤ1 に流れ込む。また、このとき、トランジスタＱ4 に電流がほとんど流れず、キャパシタＣ1 がノードＮＤ1 に流れ込んだ電流によりチャージされ、ノードＮＤ1 の電位が上昇する。
【００５１】
これにより、同期信号のレベルがクランプ直流電圧ＶDCに設定される。ここで、同期信号に水平サグを持った信号が入力端子ＴINに入力された場合、ノードＮＤ1 におけるチャージの時定数が速ければ、水平サグが吸収される。この場合の時定数は、定電流源Ｉ3 により発生された定電流ｉC の電流値とキャパシタＣ1 の容量により決定される。すなわち、チャージの時定数が１Ｈ（同期信号の１周期分）以下であれば、クランプパルスＣＬＭＰの１周期分以内で水平サグが抑制される。
【００５２】
クランプパルスＣＬＭＰが非アクティブの期間中、すなわち、同期信号が終了してから次の同期信号が始まるまでの間、増幅器ＡＭＰ2 において、トランジスタＱ2 のベース電流がリーク電流として、キャパシタＣ1 がディスチャージされ、ノードＮＤ1 の電位が引き下がり、出力信号に水平サグがあるようにみえる。
リーク調整部１０に、増幅器ＡＭＰ2 を構成する定電流源Ｉ2 の電流ｉの半分に等しい電流を発生する定電流源Ｉ1 が設けられている。定電流源Ｉ1 により発生された定電流ｉ1 がトランジスタＱ1 のエミッタに入力される。これによって、トランジスタＱ1 のベース電流が（ｉQ1B ＝ｉ1 ／ｈFE）となる。ここで、ｈFEはトランジスタＱ1 の電流増幅率とする。
トランジスタＰ1 とＰ2 によって構成されたカレントミラー回路により、トランジスタＱ1 のベース電流ｉQ1B がトランジスタＰ2 のコレクタに折り返され、ノードＮＤ1 に入力されるので、トランジスタＱ2 のベース電流の補償となる。このように、トランジスタＱ2 のベース電流によるリークは補償されるので、これに伴うノードＮＤ1 の電圧の降下もなくなり、水平サグが抑制される。
【００５３】
図３（ｃ）はリーク電流による水平サグが発生した場合の波形を示し、図３（ｄ）はリーク調整回路１０によってトランジスタＱ2 のベース電流を補償することにより、リーク電流による水平サグが抑制された同期信号の波形を示している。
【００５４】
しかし、ノードＮＤ1 におけるリーク電流がなくなると、ノードＮＤ1 の電位ＶND1 は電源電圧ＶCC側に固定される恐れがある。このような状態になると、ディテクタＤＥＴ1 が動作状態に設定されることはなくなり、クランプ回路は動作しなくなる。
また、ディテクタＤＥＴ2 においては、トランジスタＰ9 のベースに印加された電圧がクランプ直流電圧ＶDCより大きく設定されている限り、トランジスタＰ9 が非導通状態に設定されるので、同期信号分離の動作はしなくなる。
【００５５】
これを回避するため、リーク調整部１０においては、定電流源Ｉ1 の電流値ｉ1 は、ｉ／２よりわずかに小さい値（ｉ／２−ｘ）とすることで（ｘは限りなく小さくする）、ノードＮＤ1 の電位ＶND1 が電源電圧ＶCC側へ固定されることが防止される。
このため、リーク調整部１０において、トランジスタＰ2 のコレクタによりノードＮＤ1 に流れ込む電流値は増幅器ＡＭＰ2 のトランジスタＱ2 のベース電流よりわずか小さくなり、ノードＮＤ1 からトランジスタＱ2 のベースに流れ込む微小なリーク電流により、緩やかにディスチャージされるが、インピーダンスが極めて高いのでキャパシタＣ1 の容量値を小さく設定することが可能であり、たとえば、１０〜５０ｐＦに設定することができる。
【００５６】
以上説明したように、本実施形態によれば、クランプ回路にクランプパルスＣＬＭＰアクティブ期間中に動作するディテクタＤＥＴ1 とクランプパルスＣＬＭＰ非アクティブ期間中に動作するディテクタＤＥＴ2 を設け、同期信号が入力されていないとき、ディテクタＤＥＴ2 によりクランプ回路の出力レベルをクランプ直流電圧ＶDCに設定し、同期信号が入力されたとき、クランプパルスＣＬＭＰがアクティブになり、ディテクタＤＥＴ1 により出力同期信号のレベルをクランプ直流電圧ＶDCに設定するので、リーク調整部１０により水平サグの発生を抑制でき、入力信号のシンク縮みに影響されず、また、キャパシタＣ1 の容量を小さくできることにより、キャパシタをＩＣに内蔵できる。その結果、ＩＣの端子数を削減でき、回路構成の簡単化と低消費電力化を図れる。
【００５７】
第２実施形態
図４は図１のクランプ回路を採用した同期分離回路の回路図である。
図４において、１１０はローパスフィルタ、ＡＭＰは増幅器、Ｃ1 はキャパシタ、１００ａはクランプ回路、１２０はコンパレータ、１３０はパルス発生回路、Ｖ1 ，Ｖ2 は定電圧源、ＴINは入力端子、ＴS は同期信号出力端子、ＴOUT は同期パルス出力端子をそれぞれ示している。
【００５８】
クランプ回路１００ａは、たとえば、図２に示す二つのディテクタ、ディテクタＤＥＴ1 およびディテクタＤＥＴ2 を有するクランプ回路であり、パルス発生回路１３０によって発生されたクランプパルスＣＬＭＰに応じて、これらの二つのディテクタが相互に動作し、複合映像信号から同期信号を分離し、分離された同期信号を同期信号出力端子ＴS に出力する。
【００５９】
コンパレータ１２０はクランプ回路１００ａからの同期信号を定電圧源Ｖ2 により設定された基準電圧ＶTHとを比較し、比較の結果に応じて同期パルスＳＰを発生し、出力端子ＴOUT に出力する。
【００６０】
このように構成された同期分離回路においては、入力端子ＴINに入力された複合映像信号がローパスフィルタ１１０を介して、高周波成分が除去されたあと、クランプ回路１００ａに入力される。
クランプ回路１００ａによって、同期信号が分離され、同期信号出力端子ＴS に出力され、さらに次段のコンパレータ１２０に転送される。コンパレータ１２０によって、クランプ回路１００ａによって分離された同期信号と定電圧源Ｖ2 によって設定された基準電圧ＶTHとが比較され、比較の結果に応じて、シンクパルスＳＰが発生され、出力端子ＴOUT に出力される。
また、シンクパルスＳＰがパルス発生回路１３０に入力され、これに応じて、クランプパルスＣＬＭＰが発生され、クランプ回路１００ａに入力される。
【００６１】
本実施形態によれば、第１の実施形態に示すクランプ回路１００ａを用いて、複合映像信号から同期信号を分離し、分離された同期信号をコンパレータ１２０を用いてあらかじめ設定されたしきい値電圧ＶTHと比較し、同期信号レベルがしきい値電圧ＶTHより高いとき、シンクパルスＳＰを出力し、これに応じてパルス発生回路１３０によりクランプパルスＣＬＭＰを発生し、さらにクランプパルスＣＬＭＰによりクランプ回路の動作を制御するので、従来より簡単な回路構成で同期信号の分離を実現でき、入力のシンク縮みに影響されず、精度の高い同期信号が得られる。
【００６２】
【発明の効果】
以上説明したように、本発明の同期分離回路によれば、入力のシンク縮みに影響されず、ジッターの発生を抑制できる。また、キャパシタの容量を小さくでき、キャパシタをＩＣに内蔵できる。その結果、ＩＣの端子数を削減でき、回路の構成を簡単化でき、消費電力の低減を図れる利点がある。
【図面の簡単な説明】
【図１】本発明に係るクランプ回路の実施形態を示す回路図である。
【図２】第１の実施形態におけるクランプ回路の回路図である。
【図３】第１の実施形態における信号の波形図である。
【図４】本発明に係る同期分離回路の実施形態を示す回路図である。
【図５】理想的な同期信号および歪みが発生した場合の同期信号を示す波形図である。
【図６】従来の同期分離回路の一例を示す回路図である。
【符号の説明】
１…電源電圧ＶCCの供給線、２…接地線、１００，１００ａ，１００ｂ…クランプ回路、１０…リーク調整部、２０…オフセット調整部、ＡＭＰ1 ，ＡＭＰ2 …増幅器、ＤＥＴ1 ，ＤＥＴ2 …ディテクタ、Ｐ1 ，Ｐ2 ，…，Ｐ10…ｐｎｐ型トランジスタ、Ｑ1 ，Ｑ2 ，…，Ｑ9 …ｎｐｎ型トランジスタ、Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 …定電流源、ＮＤ1 …ノード、ＴIN…入力端子、ＴS ，ＴOUT …出力端子、ＶCC…電源電圧、ＧＮＤ…接地電位
【図１】
0003879148.tif 000002
【図２】
0003879148.tif 000003
【図３】
0003879148.tif 000004
【図４】
0003879148.tif 000005
【図５】
0003879148.tif 000006
【図６】
0003879148.tif 000007