(57)【特許請求の範囲】
【請求項１】
第１絶縁層の表面に第１導体層が設けられ、前記第１絶縁層の前記第１導体層が設けられた面と対向する面に第２導体層が設けられ、前記第１絶縁層に設けられた前記第２導体層上に、第２絶縁層を介在させて第３導体層が設けられた配線基板であって、
前記第１導体層には、半導体チップの外部端子（ボンディングパッド）と接続される複数本の導体配線が設けられ、
前記第２導体層には、前記第１導体層の前記複数本の導体配線のうちの、前記半導体チップにグラウンド電位の電源を供給するグラウンド用配線に接続された導体パターンのみが設けられ、
前記第３導体層には、前記第１導体層の前記複数本の導体配線のうちの、前記半導体チップに前記グラウンド電位以外の電位の動作電源を供給する電源用配線に接続された電源用端子と、前記グラウンド用配線および前記電源用配線とは異なる信号用配線に接続された信号用端子と、前記第２導体層の前記導体パターンを介して前記グラウンド用配線に接続されたグラウンド用端子が設けられており、
前記電源用配線と前記電源用端子、及び前記信号用配線と前記信号用端子は、それぞれ、前記第１絶縁層及び前記第２絶縁層を貫通するビアで直接接続されており、
前記電源用端子は、前記グラウンド用端子及び前記信号用端子の周囲を除く領域の全面に広がっており、
前記第２導体層の前記導体パターンは、前記電源用配線と前記電源用端子とを接続するビア、及び前記信号用配線と前記信号用端子とを接続するビアの周辺を除く領域の全面に広がっており、
前記第１絶縁層と前記第２絶縁層の間のうち、前記電源用配線と前記電源用端子とを接続するビアと前記第２導体層の導体パターンを分離する環状の領域、及び前記信号用配線と前記信号用端子とを接続するビアと前記第２導体層の導体パターン環状の領域には、それぞれ、絶縁体が埋め込まれていることを特徴とする配線基板。
【請求項２】
第１絶縁基板の第１主面に第１導体膜を形成するとともに前記第１絶縁基板の前記第１主面と対向する第２主面に第２導体膜を形成し、
前記第１絶縁基板の所定位置に、前記第２導体膜側から第１ビア穴を形成し、
前記第２導体膜の表面及び前記第１ビア穴内に第３導体膜を形成し、
前記第２導体膜及び前記第３導体膜をエッチングして、所定位置が開口した導体パターンを形成し、
前記導体パターンの前記開口した部分に絶縁体を埋め込み、
前記導体パターンの表面に、第２絶縁基板を介在させて第４導体膜を形成し、
前記第４導体膜側から、前記第２絶縁基板を貫通して前記導体パターンに達する第２ビア穴と、前記第２絶縁基板及び前記導体パターンの前記開口した部分に埋め込んだ前記絶縁体ならびに前記第１絶縁基板を貫通して前記第１導体膜に達する第３ビア穴とを形成し、
前記第４導体膜の表面及び前記第２ビア穴内ならびに前記第３ビア穴内に第５導体膜を形成し、
前記第１導体膜をエッチングして、半導体チップの外部端子（ボンディングパッド）と接続される導体配線を形成するとともに、
前記第４導体膜及び前記第５導体膜をエッチングして、前記導体配線あるいは前記導体パターンとビアで接続される接続端子を形成することを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法に関し、特に、絶縁層の一主面に信号用配線層を設け、前記絶縁層の前記信号用配線層が設けられた主面と対向する主面にグラウンド層あるいは電源層を設けたマイクロストリップ構造の配線基板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、BGA（Ball Grid Array）型の半導体装置は、図１９（ａ）及び図１９（ｂ）に示すように、絶縁基板１の表面に所定のパターンの導体配線２０１が設けられた配線基板（インターポーザ）上に半導体チップ７が搭載（実装）されている。
【０００３】
また、図１９（ａ）及び図１９（ｂ）に示したような半導体装置の場合、前記配線基板には、例えば、厚さが２０μｍから５０μｍ程度の薄いポリイミドテープなどの絶縁基板１上に前記導体配線２０１を形成しているため、強度が弱く、前記半導体チップ７を搭載した領域の外側の領域で変形しやすい。そのため、例えば、図１９（ｂ）に示すように、金属製のカバープレート１０などにより補強している。
【０００４】
また、前記BGA型の半導体装置に用いられる配線基板は、例えば、前記半導体チップ７の外部端子（ボンディングパッド）と、前記半導体装置を実装する実装基板上の端子（配線）との整合、あるいはグリッド変換を行うために用いられており、図２０に示すように、前記絶縁基板１からなる絶縁層Ｂ１の、前記半導体チップ７が搭載される面に第１導体層Ｍ１が設けられ、前記絶縁基板１の前記第１導体層Ｍ１が設けられた面と対向する面に第２導体層Ｍ２が設けられている。このとき、前記第１導体層Ｍ１には、図２０及び図２１に示すように、前記半導体チップ７にグラウンド電位の電源を供給する導体配線２０１Ａ（以下、グラウンド用配線と称する）、前記半導体チップ７に前記グラウンド電位以外の電位の動作電源を供給する導体配線２０１Ｂ（以下、電源用配線と称する）、及び電気的信号を伝達する導体配線２０１Ｃ（以下、信号用配線と称する）が設けられている。またこのとき、前記グラウンド電位は接地基準電位であり、０ボルト（Ｖ）あるいは任意の電位の電源が供給される。
【０００５】
また、前記第１導体層Ｍ１の表面は、前記グラウンド用配線２０１Ａ、前記電源用配線２０１Ｂ、及び前記信号用配線２０１Ｃの、前記半導体チップ７の外部電極と接続される部分が開口するようにはんだ保護膜（ソルダレジスト）５が設けられており、前記はんだ保護膜５の開口部には、金めっき等の端子めっき６が設けられている。
【０００６】
また、前記絶縁基板１の、前記半導体チップ７を搭載する面と対向する面の第２導体層Ｍ２には、前記実装基板上の端子と接続するための外部接続端子として、図２０及び図２２に示すように、前記グラウンド用配線２０１Ａと接続される接続端子２０２Ａ（以下、グラウンド用端子と称する）、前記電源用配線２０１Ｂと接続される接続端子２０２Ｂ（以下、電源用端子と称する）、前記信号用配線２０１Ｃと接続される接続端子２０２Ｃ（以下、信号用端子と称する）のそれぞれが設けられ、前記グラウンド用端子２０２Ａ、前記電源用端子２０２Ｂ、及び前記信号用端子２０２Ｃのそれぞれの表面には、電解銅めっき膜３が設けられている。また、前記電解銅めっき膜３は、前記絶縁基板１の所定位置に設けられた開口部（ビア穴）ＶＨの内壁にも設けられており、前記第１導体層Ｍ１の各導体配線は、前記ビア穴ＶＨ内の電解銅めっき膜（ビア）により前記第２導体層Ｍ２の所定の外部接続端子と電気的に接続されている。すなわち、前記グラウンド用配線２０１Ａと前記グラウンド用端子２０２Ａはビア３Ａで接続され、前記電源用配線２０１Ｂは前記電源用端子２０２Ｂとビア３Ｂで接続され、前記信号用配線２０１Ｃは前記信号用端子２０２Ｃとビア３Ｃで接続されている。
【０００７】
またこのとき、前記グラウンド用端子２０２Ａ及び前記電源用端子２０２Ｂは、前記半導体チップ７の対応する外部端子までの経路が長くなることによる電圧降下等の影響をできるだけ少なくするよう、配線長が短くなるように設けられ、例えば、前記信号用端子２０２Ｃの内側、前記半導体チップ７が搭載される領域内に設けられる。
【０００８】
また、前記第２導体層Ｍ２の表面は、前記グラウンド用端子２０２Ａ、前記電源用端子２０２Ｂ、及び前記信号用端子２０２Ｃ上の、ボール状端子１１が接続される領域Ｌ３が開口するようにはんだ保護膜（ソルダレジスト）５が設けられており、前記ボール状端子１１が接続される領域Ｌ３には、図２０に示したように、金めっきなどの端子めっき６が設けられている。
【０００９】
また、図１９（ａ）、及び図１９（ｂ）に示したようなBGA型の半導体装置は、近年の動作の高速化（高周波化）が進んでおり、前記半導体装置に用いられる配線基板上に設けられた各導体配線、特に、前記信号用配線２０１Ｃのインピーダンスコントロールが重要になってきているため、図２０及び図２２に示したように、前記グラウンド用端子２０２Ａを、他の前記電源用端子２０２Ｂ及び前記信号用端子２０２Ｃの周囲を除く領域の全面に広がるように設けて、マイクロストリップ構造にしている。
【００１０】
前記信号用配線２０１Ｃが微細化され、導体ピッチや導体間隙が狭くなると、高周波信号を伝達したときに、隣接する信号用配線間での共振、あるいは相互インダクタンスにより前記信号用配線２０１Ｃを伝達する信号にノイズが発生し、信号波形が崩れてしまうが、前記グラウンド用端子２０２Ａを前記絶縁基板１の全面に広げてマイクロストリップ構造にすることにより、前記グラウンド用端子２０２Ａに、前記各信号用配線を流れる電流により発生する磁束を打ち消すような方向に渦電流が流れ、前記信号用配線の自己インダクタンス及び信号用配線間の相互インダクタンス、あるいは誘導性クロストークを見かけ上低減することができ、電気的信号の高周波特性が劣化することを防げる。
【００１１】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記グラウンド用端子２０２Ａを前記絶縁基板１の全面に広げてマイクロストリップ構造にする場合、前記第２導体層Ｍ２、すなわち、前記絶縁基板１の前記グラウンド用端子２０２Ａが設けられた面には、前記電源用端子２０２Ｂ及び前記信号用端子２０２Ｃも設けられている。そのため、前記グラウンド用端子２０２Ａは、図２２に示したように、前記電源用端子２０２Ｂ及び前記電源用配線２０１Ｂと前記電源用端子２０２Ｂを接続するビア３Ｂ、前記信号用端子２０２Ｃ及び前記信号用配線２０１Ｃと前記信号用端子２０２Ｃを接続するビア３Ｃの周辺が開口するようなパターンになる。
【００１２】
前記配線基板の小型化や前記配線基板上に設けられる導体配線を微細化する場合、あるいは半導体チップの高機能化などにより前記外部接続端子の数が増加した場合、前記電源用端子２０２Ｂ及び前記信号用端子２０２Ｃは、可能な限り接近させるため、図２１に示すように、前記信号用配線２０１Ｃに、前記電源用端子２０２Ｂあるいは前記信号用端子２０２Ｃ上を通過する区間Ｌ４ができてしまう。
【００１３】
このように、前記信号用配線２０１Ｃに、部分的に前記電源用端子２０２Ｂあるいは前記信号用配線２０２Ｃ上を通過する区間Ｌ４があることにより、前記区間Ｌ４では、前記グラウンド用端子２０２Ａ上を通る区間と異なり、マイクロストリップの効果が十分に得られない。そのため、前記信号用配線２０１Ｃの特性インピーダンスを制御する際に、前記区間Ｌ４の分布を考慮しなければならず、制御が難しくなるという問題があった。
【００１４】
また、前記信号用配線２０１Ｃに、前記電源用端子２０２Ｂあるいは前記信号用端子２０２Ｃ上を通過する区間Ｌ４があると、前記区間Ｌ４において前記信号用配線２０１Ｃを伝達する電気的信号にノイズが発生しやすくなり、前記信号用配線２０１Ｃを伝達する高周波信号の特性が劣化しやすいという問題があった。
【００１５】
本発明の目的は、マイクロストリップ構造の配線基板において、特性インピーダンスの制御を容易にすることが可能な技術を提供することにある。
【００１６】
本発明の他の目的は、マイクロストリップ構造の配線基板において、電気的信号の高周波特性の劣化を防ぐことが可能な技術を提供することにある。
【００１７】
本発明の他の目的は、マイクロストリップ構造の配線基板において、微細化を容易にすることが可能な技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００１９】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下のとおりである。
【００２０】
（１）第１絶縁層の表面に第１導体層が設けられ、前記第１絶縁層の前記第１導体層が設けられた面と対向する面に第２導体層が設けられ、前記第１絶縁層に設けられた前記第２導体層上に、第２絶縁層を介在させて第３導体層が設けられた配線基板であって、前記第１導体層には、半導体チップの外部端子（ボンディングパッド）と接続される複数本の導体配線が設けられ、前記第２導体層には、前記第１導体層の前記複数本の導体配線のうちの、前記半導体チップにグラウンド電位の電源を供給するグラウンド用配線に接続された導体パターンのみが設けられ、前記第３導体層には、前記第１導体層の前記複数本の導体配線のうちの、前記半導体チップに前記グラウンド電位以外の電位の動作電源を供給する電源用配線に接続された電源用端子と、前記グラウンド用配線および前記電源用配線とは異なる信号用配線に接続された信号用端子と、前記第２導体層の前記導体パターンを介して前記グラウンド用配線に接続されたグラウンド用端子が設けられており、前記電源用配線と前記電源用端子、及び前記信号用配線と前記信号用端子は、それぞれ、前記第１絶縁層及び前記第２絶縁層を貫通するビアで直接接続されており、前記電源用端子は、前記グラウンド用端子及び前記信号用端子の周囲を除く領域の全面に広がっており、前記第２導体層の前記導体パターンは、前記電源用配線と前記電源用端子とを接続するビア、及び前記信号用配線と前記信号用端子とを接続するビアの周辺を除く領域の全面に広がっており、前記第１絶縁層と前記第２絶縁層の間のうち、前記電源用配線と前記電源用端子とを接続するビアと前記第２導体層の導体パターンを分離する環状の領域、及び前記信号用配線と前記信号用端子とを接続するビアと前記第２導体層の導体パターン環状の領域には、それぞれ、絶縁体が埋め込まれている配線基板である。
【００２１】
前記（１）の手段によれば、前記第２導体層に前記グラウンド用配線と接続される導体パターンを設け、前記グラウンド用端子、前記電源用端子、及び前記信号用端子を前記第３導体層に設けることにより、前記第２導体層に設けられた前記導体パターンの面積を広くすることができる。そのため、前記第１導体層に設けられた前記導体配線、特に、前記信号用配線が、前記導体パターンのない領域上を通らないようにすることができ、前記信号用配線、前記第１絶縁層、及び前記導体パターンのマイクロストリップによる特性インピーダンスの制御が容易になる。
【００２２】
また、前記信号用配線が、常に前記導体パターン上を通るようにできるため、前記導体配線間の相互インピーダンスによるノイズを低減でき、伝達する信号の高周波特性が劣化するのを防げる。
【００２３】
また、前記信号用配線は、信号速度の増加、すなわち、信号が高周波化するに伴い、インダクタとしての作用が発生してくるため、前記（１）の手段の配線基板において、前記電源用端子を、前記グラウンド用端子及び前記信号用端子の周囲を除く領域の全面に広げることにより、前記信号用配線のインダクタとしての作用を低減することができる。
【００２４】
また、前記（１）の手段の配線基板において、前記第１導体層の導体配線と前記第３導体層の端子をビアにより接続する方法としては、前記第１絶縁層及び前記第２絶縁層を貫通するビア穴の内壁に沿って設けたビアにより直接接続する方法と、スタックビア、すなわち、前記第１絶縁層を貫通するビア及び前記第２絶縁層を貫通するビアの２段のビアで接続する場合が考えられるが、前記第１絶縁層及び前記第２絶縁層を貫通するビアで直接接続することにより、前記第２導体層に設けられた導体パターンの、前記ビアの周辺に設ける開口部（クリアランスホール）の面積を小さくすることができる。そのため、前記導体配線が前記第２導体層の導体パターンの外部を通る可能性をさらに低減し、特性インピーダンスの制御が容易になる。
【００２５】
また、前記第１導体層の導体配線と前記第２端子を、前記第１絶縁層及び前記第２絶縁層を貫通するビアで接続することにより、例えば、スタックビアで接続した場合に比べ、ビアのランド幅の分だけ、前記第２導体層（グラウンド層）の導体パターンの開口部の面積を小さくすることができるため、前記ビア同士の間隔を狭くすることが容易になり、配線基板を微細化が容易になる。
【００３４】
（２）第１絶縁基板の第１主面に第１導体膜を形成するとともに前記第１絶縁基板の前記第１主面と対向する第２主面に第２導体膜を形成し、前記第１絶縁基板の所定位置に、前記第２導体膜側から第１ビア穴を形成し、前記第２導体膜の表面及び前記第１ビア穴内に第３導体膜を形成し、前記第２導体膜及び前記第３導体膜をエッチングして、所定位置が開口した導体パターンを形成し、前記導体パターンの前記開口した部分に絶縁体を埋め込み、前記導体パターンの表面に、第２絶縁基板を介在させて第４導体膜を形成し、前記第４導体膜側から、前記第２絶縁基板を貫通して前記導体パターンに達する第２ビア穴と、前記第２絶縁基板及び前記導体パターンの前記開口した部分に埋め込んだ前記絶縁体ならびに前記第１絶縁基板を貫通して前記第１導体膜に達する第３ビア穴とを形成し、前記第４導体膜の表面及び前記第２ビア穴内ならびに前記第３ビア穴内に第５導体膜を形成し、前記第１導体膜をエッチングして、半導体チップの外部端子（ボンディングパッド）と接続される導体配線を形成するとともに、前記第４導体膜及び前記第５導体膜をエッチングして、前記導体配線あるいは前記導体パターンとビアで接続される接続端子を形成する配線基板の製造方法である。
【００３５】
前記（２）の手段によれば、前記第４導体膜側から、前記第２絶縁基板及び前記導体パターンの開口した部分に埋め込まれた前記絶縁体ならびに前記第１絶縁基板を貫通して前記第１導体膜に達する第３ビア穴を形成し、前記第３ビア穴の内壁に第５導体膜（ビア）を形成することにより、前記第１導体膜をエッチングして形成される導体配線と前記第４導体膜をエッチングして形成される接続端子とを、前記第５導体膜のみで接続することができる。そのため、従来のスタックビアのように２段以上のビアを重ねたときのビアの位置ずれにより導通不良を低減することができる。
【００３６】
また、前記第２ビア穴と前記第３ビア穴は、例えば、炭酸ガスレーザのように、絶縁体材料を選択的にエッチングできるレーザを用いて同時に形成するのが好ましい。この場合、前記第３ビア穴の深さを基準に時間等の制御を行うが、前記炭酸ガスレーザでエッチングされるのは前記絶縁体材料、すなわち前記第２絶縁基板及び前記導体パターンの前記開口した部分に埋め込んだ前記絶縁体ならびに前記第１絶縁基板のみである。そのため、例えば、ウェットエッチングなどで前記第４導体膜の前記第２ビア穴及び第３ビア穴を形成する領域を開口し、続けて前記第４導体膜の各開口部に炭酸ガスレーザを照射すれば、前記第２ビア穴のエッチングは前記導体パターンに達したときに終了し、深さの異なるビア穴を一度に形成することができる。
【００４０】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００４１】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００４２】
【発明の実施の形態】
（実施例１）
図１乃至図５は、本発明による実施例１の配線基板の概略構成を示す模式図であり、図１は本実施例１の配線基板の特徴を説明するための断面図、図２は本実施例１の配線基板を第１導体層側から見たときの平面図、図３は図２に示した配線基板の領域Ｌ１の拡大平面図、図４は図２に示した配線基板の領域Ｌ１の第２導体層を示す平面図、図５は図２に示した配線基板の領域Ｌ１の第３導体層を示す平面図である。また、図１は、図３のＡ−Ａ’線での断面を示している。
【００４３】
図１、図２、図３、図４、及び図５の各図において、Ｍ１は第１導体層、Ｍ２は第２導体層、Ｍ３は第３導体層、Ｂ１は第１絶縁層、Ｂ２は第２絶縁層、１０１は第１絶縁基板、１０２は第２絶縁基板、２０１Ａはグラウンド用配線、２０１Ｂは電源用配線、２０１Ｃは信号用配線、２０２Ａはグラウンドパターン、２０３Ａはグラウンド用端子、２０３Ｂは電源用端子、２０３Ｃは信号用端子、３０２，３０３は電解銅めっき膜、３０２Ａ，３０３Ａ，３０３Ｂ，３０３Ｃはビア、４は埋め込み絶縁体、５ははんだ保護膜（ソルダレジスト）、６は端子めっきである。
【００４４】
本実施例１の配線基板は、図１に示すように、第１絶縁体１０１からなる第１絶縁層Ｂ１の表面、言い換えると、半導体チップが搭載される面に第１導体層Ｍ１が設けられ、前記第１絶縁層Ｂ１の前記第１導体層Ｍ１が設けられた面と対向する面に第２導体層Ｍ２が設けられ、前記第１絶縁層Ｍ１に設けられた前記第２導体層Ｍ２の表面上に、第２絶縁体１０２からなる第２絶縁層Ｂ２を介在させて第３導体層Ｍ３が設けられた配線基板である。
【００４５】
また、本実施例１の配線基板は、BGA（Ball Grid Array）やCSP（Chip Size Package）などの半導体装置に用いられるインターポーザであり、前記第１導体層Ｍ１には、図１、図２、及び図３に示すように、搭載される前記半導体チップの外部端子（ボンディングパッド）と接続される導体配線が設けられている。このとき、前記導体配線は、前記半導体チップにグラウンド電位の電源を供給する導体配線２０１Ａ（以下、グラウンド用配線と称する）、前記半導体チップに、前記グラウンド電位と異なる電位の動作電源を供給する導体配線２０１Ｂ（以下、電源用配線と称する）、及び電気的信号を伝達する導体配線２０１Ｃ（以下、信号用配線と称する）がある。
【００４６】
また、前記第２導体層Ｍ２には、図１に示したように、前記グラウンド用配線２０１Ａと接続される導体パターン２０２Ａ（以下、グラウンドパターンと称する）が設けられている。このとき、前記第１絶縁基板１の、前記グラウンドパターン２０２Ａと前記グラウンド用配線２０１Ａを接続する位置には、前記第１絶縁基板１０１を貫通する第１ビア穴ＶＨ１が設けられており、前記グラウンドパターン２０２Ａの表面及び前記第１ビア穴ＶＨ１の内壁には、電解銅めっき膜３０２が設けられている。すなわち、前記グラウンドパターン２０２Ａと前記グラウンド用配線２０１Ａは、前記第１ビア穴ＶＨ１の内壁に設けられた電解銅めっき膜（ビア）３０２Ａにより接続されている。
【００４７】
また、前記第３導体層Ｍ３には、マザーボード等の実装基板の端子（配線）と接続される接続端子が設けられている。このとき、前記接続端子は、図１に示したように、前記グラウンドパターン２０２Ａと接続される接続端子２０３Ａ（以下、グラウンド用端子と称する）、前記電源用配線２０１Ｂと接続される接続端子２０３Ｂ（以下、電源用端子と称する）、及び前記信号用配線２０１Ｃと接続される接続端子２０３Ｃ（以下、信号用端子と称する）がある。
【００４８】
またこのとき、前記グラウンド用端子２０３Ａと前記グラウンドパターン２０２Ａを接続する位置には、前記第２絶縁基板１０２を貫通する第２ビア穴ＶＨ２が設けられており、前記グラウンド用端子２０３Ａの表面及び前記第２ビア穴ＶＨ２の内壁には、電解銅めっき膜３０３が設けられている。すなわち、前記グラウンド用端子２０３Ａと前記グラウンドパターン２０２Ａは、前記第２ビア穴ＶＨ２の内壁に設けられたビア３０３Ａにより接続されている。
【００４９】
また、前記電源用端子２０３Ｂと前記電源用配線２０１Ｂを接続する位置、及び前記信号用端子２０３Ｃと前記信号用配線２０１Ｃを接続する位置にはそれぞれ、前記第２絶縁基板１０２及び前記第１絶縁基板１０１を貫通する第３ビア穴ＶＨ３が設けられており、前記電源用端子２０３Ｂ及び前記信号用端子２０３Ｃの表面、ならびに前記第３ビア穴ＶＨ３の内壁にも前記電解銅めっき膜３０３が設けられている。すなわち、前記電源用端子２０３Ｂと前記電源用配線２０１Ｂは、前記第３ビア穴ＶＨ３の内壁に設けられたビア３０３Ｂにより直接接続されており、前記信号用端子２０３Ｃと前記信号用配線２０１Ｃは、前記第３ビア穴ＶＨ３の内壁に設けられたビア３０３Ｃにより直接接続されている。
【００５０】
また、前記第２導体層Ｍ２に設けられた前記グラウンドパターン２０２Ａは、図４に示すように、前記電源用配線２０１Ｂと前記電源用端子２０３Ｂを接続するビア３０３Ｂ、及び前記信号用配線２０１Ｃと前記信号用端子２０３Ｃを接続するビア３０３Ｃが通る周辺の領域を除く全面に広がっており、前記信号用配線２０１Ａ、前記第１絶縁基板１０１、及び前記グラウンドパターン２０２Ａによるマイクロストリップが構成されている。このとき、前記電源用端子２０３Ｂと前記電源用配線２０１Ｂを接続するビア３０３Ｂ、及び前記信号用端子２０３Ｃと前記信号用配線２０１Ｃを接続するビア３０３Ｃのそれぞれと、前記グラウンドパターン２０２Ａの間は、図１及び図４に示したように、絶縁体４が埋め込まれ分離されている。また、前記グラウンドパターン２０２Ａと前記グラウンド用配線２０１Ａを接続するビア３０２Ａの内部も、同様の絶縁体４が埋め込まれている。
【００５１】
また、前記第３導体層Ｍ３に設けられた前記電源用端子２０３Ｂは、図５に示すように、前記グラウンド用端子２０３Ａ、前記信号用端子２０３Ｃの周辺を除く全面に広がっている。
【００５２】
また、前記第１導体層Ｍ１の表面（露出面）は、図１に示したように、前記各導体配線の、前記半導体チップの外部端子と接続される領域が開口するようにはんだ保護膜（ソルダレジスト）５が設けられており、前記各導体配線の露出面上には、例えば、金めっきなどの端子めっき６が設けられている。また、同様に、前記第３導体層Ｍ３の表面は、図１及び図５に示したように、マザーボード等の実装基板や他の外部装置の接続端子（配線）と接続される領域Ｌ３が開口するように、前記はんだ保護膜５が設けられており、前記各接続端子の露出面上に、前記端子めっき６が設けられている。
【００５３】
また、本実施例１の配線基板は、BGA（Ball Grid Array）、CSP（Chip Size Package）などの半導体装置（パッケージ）において、前記半導体チップの外部端子と前記実装基板の接続端子（配線）の整合、あるいはグリッド変換を行うための配線基板（インターポーザ）であり、図５に示したような、前記電源層の前記端子めっき６が設けられた領域Ｌ３には、Sn-Pb系はんだ等のボール状端子が設けられる。
【００５４】
また、本実施例１の配線基板では、前記グラウンド用端子２０３Ａ及び前記電源用端子２０３Ｂを、前記信号用端子２０３Ｃの内側に設けて配線長を短くし、電圧降下などによる動作不良が起こりにくいようにしている。
【００５５】
図６乃至図１０は、本実施例１の配線基板の製造方法を説明するための模式断面図であり、図６（ａ）、図６（ｂ）、図６（ｃ）、図７（ａ）、図７（ｂ）、図７（ｃ）、図８（ａ）、図８（ｂ）、図９（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）はそれぞれ、図３の断面図で見たときの各製造工程の断面図を示している。
【００５６】
以下、図６乃至図１０に沿って、本実施例１の配線基板の製造方法について説明する。
【００５７】
まず、図６（ａ）に示すように、第１絶縁体１０１の第１主面に第１導体膜２０１’を形成し、前記第１絶縁体１０１の第２主面に第２導体膜２０２’を形成した積層板（両面銅張積層板）を準備する。このとき、前記第１絶縁体１０１は、マイクロストリップの効果を十分に得られるよう、誘電率が低く、且つ薄い材料であることが好ましく、例えば、厚さが２５μｍ程度のポリイミドテープを用いる。また、前記第１導体膜２０１’及び前記第２導体膜２０２’は、例えば、前記第１絶縁体１０１の表面に、電解銅箔あるいは圧延銅箔などの銅箔を接着する方法や、前記第１絶縁層の表面に、スパッタリング等で薄膜を形成する方法などがある。またこのとき、前記第１導体膜２０１’及び前記第２導体膜２０２’は、例えば、厚さが１２μｍ程度になるように形成する。
【００５８】
次に、図６（ｂ）に示すように、前記第２導体膜２０２’の所定位置を開口し、図６（ｃ）に示すように、前記第１絶縁体１０１に第１ビア穴ＶＨ１を形成する。このとき、前記第１ビア穴ＶＨ１を形成する位置は、図１に示した、前記グラウンド用配線２０１Ａと前記グラウンドパターン２０２Ａを接続する位置であり、例えば、炭酸ガスレーザやエキシマレーザ等を用いたレーザ加工、あるいはエッチング処理により形成する。
【００５９】
次に、図７（ａ）に示すように、前記第２導体膜２０２’の表面及び前記第１ビア穴ＶＨ１の内部に、例えば、厚さが約１０μｍの第３導体膜３０２を形成する。このとき、前記第３導体膜３０２は、例えば、電解銅めっきにより形成される。
【００６０】
次に、図７（ｂ）に示すように、前記第３導体膜（電解銅めっき膜）３０２及び前記第２導体膜２０２’をエッチング処理して前記グラウンドパターン２０２Ａを形成した後、図７（ｃ）に示すように、前記グラウンドパターン２０２の開口部及びビア内に絶縁体４を埋め込み、表面を平坦化する。このとき、前記グラウンドパターン２０２Ａは、図４に示したように、前記電源用配線２０１Ｂと前記電源用端子２０３Ｂを接続するビア３０３Ｂ、及び前記信号用配線２０１Ｃと前記信号用端子２０３Ｃを接続するビア３０３Ｃを形成する領域の周辺が開口するようにエッチングする。
【００６１】
次に、図８（ａ）に示すように、前記グラウンドパターン２０２Ａの表面上に、第２絶縁体１０２を介在させて第４導体膜２０３’を形成する。このとき、例えば、第４導体膜２０３’として、電解銅箔あるいは圧延銅箔などの厚さが約１２μｍの銅箔を用い、前記第４導体膜（銅箔）２０３’の表面に、前記第２絶縁体１０２として、例えば、ポリイミドなどの未硬化の熱硬化性樹脂を塗布して硬化反応を中間段階まで進めたものを用意して接着する。
【００６２】
次に、図８（ｂ）に示すように、前記第４導体膜２０３’の所定位置を開口し、図９（ａ）に示すように、前記第２絶縁体１０２を貫通して前記グラウンドパターン２０２Ａに達する第２ビア穴ＶＨ２と、前記第２絶縁体１０２、前記埋め込み絶縁体４、及び前記第１絶縁体１０１を貫通して前記第１導体膜２０１’に達する第３ビア穴ＶＨ３を形成する。このとき、前記第２ビア穴ＶＨ２と前記第３ビア穴ＶＨ３を形成する方法としては、例えば、図８（ｂ）に示したように、所定位置を開口した前記第４導体膜２０３’をマスクとし、炭酸ガスレーザを用いて開口する方法が好ましい。前記炭酸ガスレーザによるエッチングは、絶縁体を選択的にエッチングし金属膜などはエッチングされないため、前記第１絶縁体１０１及び前記第２絶縁体、ならびに前記埋め込み絶縁体４を選択的にエッチングすることができる。そのため、深い方の前記第３ビア穴ＶＨ３の深さを基準にしてエッチングすると、前記第２ビア穴ＶＨ２は前記グラウンドパターン２０２Ａ（第３導体膜３０２）に達したところでエッチングが終了し、前記第２ビア穴ＶＨ２及び前記第３ビア穴ＶＨ３の、深さの異なるビア穴を一度に形成することができる。
【００６３】
次に、図９（ｂ）に示すように、前記第４導体膜２０３’の表面、前記第２ビア穴ＶＨ２、及び前記第３ビア穴ＶＨ３の内壁に、厚さが約１０μｍ程度の第５導体膜３０３を形成する。このとき、前記第５導体膜３０３は、例えば、電解銅めっきにより形成する。
【００６４】
次に、図１０に示すように、前記第１導体膜２０１’をエッチング処理して、前記グラウンド用配線２０１Ａ、前記電源用配線２０１Ｂ、及び前記電源用配線２０１Ｃを形成し、前記第４導体２０３’及びその表面の第５導体膜（電解銅めっき膜）３０３をエッチング処理して、前記グラウンド用端子２０３Ａ、電源用端子２０３Ｂ、及び信号用端子２０３Ｃを形成する。
【００６５】
このとき、前記電源用端子２０３Ｂは、図５に示したように、前記グラウンド用端子２０３Ａおよび信号用端子２０３Ｃの周辺を除く領域の全面に広がっている。
【００６６】
その後、図３に示したように、前記第１導体層Ｍ１の各導体配線上、及び前記第３導体層Ｍ３の各接続端子の所定領域Ｌ３が開口するように、はんだ保護膜５を形成し、前記各導体配線及び前記各接続端子露出面に、例えば、金めっきなどの端子めっき６を形成すると、本実施例１の配線基板となる。
【００６７】
図１１は、本実施例１の配線基板の作用効果を説明するための模式平面図である。
【００６８】
本実施例１の配線基板は、図１に示したように、前記第１導体層Ｍ１、前記第２導体層Ｍ２、及び前記第３導体層Ｍ３の３層の導体層を有する配線基板であり、前記第２導体層Ｍ２は、図４に示したように、前記電源用配線２０１Ｂと前記電源用端子２０３Ｂを接続するビア３０３Ｂ、及び前記信号用配線２０１Ｃと前記信号用端子２０３Ｃを接続するビア３０３Ｃの周辺のみが開口した平板状の導体パターン（グラウンドパターン）２０２Ａからなる。
【００６９】
前記グラウンドパターン２０２Ａに形成された開口部は、前記グラウンドパターン２０２Ａと前記各ビア３０３Ｂ，３０３Ｃが接触しない程度の大きさであればよいため、図１１に示したように、前記第１導体層Ｍ１に形成された前記導体配線、特に、前記信号用配線２０１Ｃが、前記グラウンドパターン２０２Ａの開口部上、すなわち、埋め込み用の絶縁体４上を通らないように形成することができる。そのため、前記図２３に示した、従来の導体層が２層の配線基板のように、前記信号用配線２０１Ｃが前記電源用端子２０２Ｂ及び前記信号用端子２０２Ｃ上を通ることを防げ、前記信号用配線２０１Ｃの全区間において、前記信号用配線２０１Ｃ、前記第１絶縁体１０１、及び前記グラウンドパターン２０２Ａからなるマイクロストリップの効果を十分に得られ、特性インピーダンスの制御が容易になる。また、マイクロストリップの効果を十分に得られ、特性インピーダンスの制御が容易になることにより、前記信号用配線２０１Ｃを流れる電気的信号にノイズが発生しにくくなるため、高周波特性の劣化を低減することができる。
【００７０】
図１２乃至図１３は、本実施例１の配線基板を用いた半導体装置の概略構成を示す模式図であり、図１２（ａ）は半導体装置の平面図、図１２（ｂ）は図１１（ａ）の側面図、図１３は図１２（ａ）の半導体装置の内部構成を示す断面図である。
【００７１】
本実施例１の配線基板は、BGA、CSP等の半導体装置のインターポーザとして用いられ、図１２（ａ）、図１２（ｂ）、及び図１３に示すように、前記配線基板の第１導体層Ｍ１側、すなわち、前記グラウンド用配線２０１Ａ、前記電源用配線２０１Ｂ、及び前記信号用配線２０１Ｃが設けられた面に、半導体チップ７がフリップチップ接続される。このときの接続には、前記半導体チップ７の外部端子（ボンディングパッド）７０１に、例えば、高融点はんだのバンプ８を形成しておき、前記配線基板の前記各導体配線上に設けられた端子めっき６の表面に、低融点はんだ（図示しない）を塗布しておいて熱圧着する方法がとられる。
【００７２】
また、前記配線基板と半導体チップ７の間には、例えば、未硬化の熱硬化性樹脂のような封止絶縁体９を流し込んだ後、硬化させてアンダーフィル封止されている。また、前記配線基板は、非常に薄く強度が弱いため、前記半導体チップ７が搭載された領域の外側が変形しやすいので、図１２（ｂ）に示したように、金属製のカバープレート１０で前記半導体チップ７を覆うとともに、前記配線基板の補強をする。
【００７３】
また、前記配線基板の第３導体層Ｍ３に設けられた前記グラウンド用端子２０１Ａ、前記電源用端子２０１Ｂ、及び前記信号用端子２０１Ｃのそれぞれには、図１２（ｂ）に示したように、例えば、Sn-Pb系はんだなどのボール状端子１１が接続される。
【００７４】
以上説明したように、本実施例１の配線基板によれば、前記第１導体層Ｍ１、前記第２導体層Ｍ２、及び前記第３導体層Ｍ３の３層の導体層を設け、前記第１導体層Ｍ１に、半導体チップの外部端子と接続される導体配線を設け、前記第２導体層Ｍ２に前記第１導体層の導体配線のうち、グラウンド電位の電源を供給する導体配線（グラウンド用配線）２０１Ａと接続される導体パターン（グラウンドパターン）２０２Ａを設け、前記第３導体層に実装基板の端子（配線）と接続される接続端子を設けることにより、前記第２導体層Ｍ２に設けられた前記グラウンドパターン２０２Ａの面積を広くすることができる。そのため、前記第１導体層Ｍ１の電気的信号を伝達する導体配線（信号用配線）２０１Ｃが、全区間で前記グラウンドパターン２０２Ａ上を通るようにすることができ、前記信号用配線２０１Ｃ、前記第１絶縁体１０１、及び前記グラウンドパターン２０２Ａからなるマイクロストリップの効果を十分に得られ、特性インピーダンスの制御が容易になる。また、特性インピーダンスの制御が容易になるため、前記信号用配線２０１Ｃを流れる電気的信号にノイズが発生しにくくなり、高周波特性が劣化するのを防げる。
【００７５】
またこのとき、前記第１導体層Ｍ１に設けられた前記電源用配線２０１Ｂと前記第３導体層Ｍ３に設けられた前記電源用端子２０１Ｂを接続するビア３０３Ｂ、及び前記第１導体層Ｍ１に設けられた前記信号用配線２０１Ｃと前記第３導体層Ｍ３に設けられた前記信号用端子２０１Ｃを接続するビア３０３Ｃを、前記第１絶縁体１０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０２を貫通する前記第３ビア穴ＶＨ３の内壁に設けて直接接続することにより、例えば、スタックビアで接続する場合に比べて製造工程が少なくなるとともに、２段以上のビアを重ねたときの位置ずれなどによる接続信頼性の低下がなくなり、接続信頼性の高い配線基板を安価で得ることができる。
【００７６】
また、前記第１導体層Ｍ１に設けられた前記電源用配線２０１Ｂと前記第３導体層Ｍ３に設けられた前記電源用端子２０１Ｂを接続するビア３０３Ｂ、及び前記第１導体層Ｍ１に設けられた前記信号用配線２０１Ｃと前記第３導体層Ｍ３に設けられた前記信号用端子２０１Ｃを接続するビア３０３Ｃを、前記第１絶縁体１０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０２を貫通する前記第３ビア穴ＶＨ３の内壁に設けて直接接続することにより、スタックビアで接続する場合に比べ、前記グラウンドパターン２０２Ａに形成する開口部の面積を小さくすることができ、前記信号用配線２０１Ｃが前記グラウンドパターン２０２Ａの開口部上を通る可能性がさらに低減し、電気的信号の高周波特性が劣化することを防げる。
【００７７】
また、前記第１導体層Ｍ１に設けられた前記電源用配線２０１Ｂと前記第３導体層Ｍ３に設けられた前記電源用端子２０３Ｂを接続するビア３０３Ｂ、及び前記第１導体層Ｍ１に設けられた前記信号用配線２０１Ｃと前記第３導体層Ｍ３に設けられた前記信号用端子２０３Ｃを接続するビア３０３Ｃを、前記第１絶縁体１０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０２を貫通する前記第３ビア穴ＶＨ３の内壁に設けて直接接続し、前記グラウンドパターン２０２Ａの開口部の面積を小さくすることにより、前記各ビア３０３Ｂ，３０３Ｃの間隔を狭めることができ、配線基板の小型化、前記導体配線の微細化が容易になる。
【００７８】
また、前記第３導体層Ｍ３に設けられた各接続端子のうち、前記電源用端子２０３Ｂを、前記グラウンド用端子２０３Ａ及び前記信号用端子２０３Ｃの周辺を除く領域の全面に広げることにより、前記信号用配線２０１Ｃに高周波信号が流れたときのインダクタとしての作用を低減させることができる。
【００７９】
図１４は、前記実施例１の配線基板の変形例を説明するための模式断面図であり、図１の断面と同じ断面を示している。
【００８０】
前記実施例１の配線基板では、図１０に示したように、前記第１導体層Ｍ１の前記グラウンド用配線２０１Ａ、前記電源用配線２０１Ｂ、及び前記信号用配線２０１Ｃを形成し、前記第３導体層Ｍ３の前記グラウンド用端子２０３Ａ、前記電源用端子２０３Ｂ、及び前記信号用端子２０３Ｃを形成した後、前記第１導体層Ｍ１の表面及び前記第３導体層Ｍ３の表面にはんだ保護膜５を形成しているが、これに限らず、例えば、前記第３導体層Ｍ３の表面に前記はんだ保護膜５を形成する前に、前記第３導体層Ｍ３の各接続端子を分離する部分及び前記各ビアの内部に絶縁体４を埋め込んでもよい。
【００８１】
例えば、前記実施例１の配線基板のように、前記第３導体層Ｍ３の各接続端子を形成した後、直接前記はんだ保護膜５を形成した場合、前記電源用配線２０１Ｂと前記電源用端子２０３Ｂを接続するビア３０３Ｂや、前記信号用配線２０１Ｃと前記信号用端子２０３Ｃを接続するビア３０３Ｃのように深いビアの内部に、気泡ができてしまう可能性がある。このとき、例えば、前記半導体装置を動作させ、半導体チップや配線基板が高熱になり、例えば、図１２（ｂ）に示したような前記カバープレート１０からの放熱が間に合わないと、前記気泡が膨張して、前記各ビアにクラックが生じたり、断線したりして電気的特性が悪くなる可能性がある。そのため、図１４に示したように、絶縁体４を埋め込むことにより、前記各ビア内に気泡ができるのを防ぎ、電気的特性が悪くなることを防げる。
【００８２】
（実施例２）
図１５は、本発明による実施例２の配線基板の概略構成を示す模式断面図である。
【００８３】
図１５において、Ｍ１は第１導体層、Ｍ２は第２導体層、Ｍ３は第３導体層、Ｍ４は第４導体層、Ｂ１は第１絶縁層、Ｂ２は第２絶縁層、Ｂ３は第３絶縁層、１０１は第１絶縁基板、１０２は第２絶縁基板、１０３は第３絶縁基板、２０１Ａはグラウンド用配線、２０１Ｃは信号用配線、２０１Ｄは第１電源用配線、２０１Ｅは第２電源用配線、２０２Ａはグラウンドパターン、２０３Ｄは第１電源パターン、２０４Ａはグラウンド用端子、２０４Ｃは信号用端子、２０４Ｄは第１電源用端子、２０４Ｅは第２電源用端子、３０２，３０３，３０４は電解銅めっき膜、３０２Ａ，３０３Ｄ，３０４Ａ，３０４Ｃ，３０４Ｄ，３０４Ｅはビア、４は埋め込み絶縁体、５ははんだ保護膜（ソルダレジスト）、６は端子めっきである。
【００８４】
本実施例２の配線基板は、図１５に示すように、第１絶縁体１０１からなる第１絶縁層Ｂ１の表面、言い換えると、半導体チップが搭載される面に第１導体層Ｍ１が設けられ、前記第１絶縁層Ｂ１の前記第１導体層Ｍ１が設けられた面と対向する面に第２導体層Ｍ２が設けられ、前記第１絶縁層Ｍ１に設けられた前記第２導体層Ｍ２の表面上に、第２絶縁体１０２からなる第２絶縁層Ｂ２を介在させて第３導体層Ｍ３が設けられ、前記第３導体層Ｍ３の表面上に、第３絶縁体１０３からなる第４導体層Ｍ４が設けられた配線基板である。
【００８５】
また、本実施例２の配線基板も、前記実施例１の配線基板と同様で、BGAやCSPなどの半導体装置に用いられるインターポーザであり、前記第１導体層Ｍ１には、図１５に示したように、搭載される前記半導体チップの外部端子（ボンディングパッド）と接続される導体配線が設けられている。このとき、前記導体配線は、前記半導体チップにグラウンド電位の電源を供給する導体配線２０１Ａ（以下、グラウンド用配線と称する）、前記半導体チップに前記グラウンド電位と異なる第１電位の動作電源を供給する導体配線２０１Ｄ（以下、第１電源用配線と称する）、前記半導体チップに前記グラウンド電位及び第１電位と異なる第２電位の動作電源を供給する導体配線２０１Ｅ（以下、第２電源用配線と称する）、及び電気的信号を伝達する導体配線２０１Ｃ（以下、信号用配線と称する）がある。またこのとき、前記第１電源用配線２０１Ｄで供給する動作電源の電位は、例えば、１．８Ｖ（ボルト）であり、前記第２電源用配線２０１Ｅで供給する動作電源の電位は、例えば、３．３Ｖ（ボルト）とする。
【００８６】
また、前記第２導体層Ｍ２には、図１５に示したように、前記グラウンド用配線２０１Ａと接続される導体パターン２０２Ａ（以下、グラウンドパターンと称する）が設けられている。また、前記第１絶縁基板１の、前記グラウンドパターン２０２Ａと前記グラウンド用配線２０１Ａを接続する位置には、前記第１絶縁基板１０１を貫通する第１ビア穴ＶＨ１が設けられており、前記グラウンドパターン２０２Ａの表面及び前記第１ビア穴ＶＨ１の内壁には、電解銅めっき膜３０２が設けられている。すなわち、前記グラウンドパターン２０２Ａと前記グラウンド用配線２０１Ａは、前記第１ビア穴ＶＨ１の内壁に設けられた電解銅めっき膜（ビア）３０２Ａにより接続されている。
【００８７】
また、前記第３導体層Ｍ３には、図１５に示したように、前記第１電源用配線２０１Ｄと接続される導体パターン２０３Ｄ（以下、第１電源パターンと称する）が設けられている。このとき、前記第１電源パターン２０３Ｄと前記第１電源用配線２０１Ｄを接続する位置には、前記第１絶縁基板１０１及び前記第２絶縁基板１０２を貫通する第２ビア穴ＶＨ２が設けられており、前記第１電源パターン２０３Ｄの表面及び前記第２ビア穴ＶＨ２の内壁には、電解銅めっき膜３０３が設けられている。すなわち、前記第１電源パターン２０３Ｄと前記第１電源用配線２０１Ｄは、前記第２ビア穴ＶＨ２の内壁に設けられた電解銅めっき膜（ビア）３０３Ｄにより接続されている。
【００８８】
また、前記第４導体層Ｍ４には、マザーボード等の実装基板の端子（配線）と接続される接続端子が設けられている。このとき、前記接続端子は、図１５に示したように、前記グラウンドパターン２０２Ａと接続される接続端子２０４Ａ（以下、グラウンド用端子と称する）、前記第１電源用配線２０１Ｄと接続される接続端子２０４Ｄ（以下、第１電源用端子と称する）、前記第２電源用配線２０１Ｅと接続される接続端子２０４Ｅ（以下、第２電源用端子と称する）、及び前記信号用配線２０１Ｃと接続される接続端子２０４Ｃ（以下、信号用端子と称する）がある。
【００８９】
このとき、前記グラウンド用端子２０４Ａと前記グラウンドパターン２０２Ａを接続する位置には、前記第２絶縁基板１０２及び前記第３絶縁基板１０３を貫通する第３ビア穴ＶＨ３が設けられており、前記グラウンド用端子２０４Ａの表面及び前記第３ビア穴ＶＨ３の内壁には、電解銅めっき膜３０４が設けられている。すなわち、前記グラウンド用端子２０４Ａと前記グラウンドパターン２０２Ａは、前記第３ビア穴ＶＨ３の内壁に設けられたビア３０４Ａにより接続されている。
【００９０】
また、前記第１電源用端子２０４Ｄと前記第１電源パターン２０３Ｄを接続する位置には、前記第３絶縁基板１０３を貫通する第４ビア穴ＶＨ４が設けられており、前記第１電源用端子２０４Ｄの表面及び前記第４ビア穴ＶＨ４の内壁には、電解銅めっき膜３０４が設けられている。すなわち、前記第１電源用端子２０４Ｄと前記第１電源パターン２０３Ｄは、前記第４ビア穴ＶＨ４の内壁に設けられたビア３０４Ｄにより接続されている。
【００９１】
また、前記第２電源用端子２０４Ｅと前記第２電源信号２０１Ｅを接続する位置、及び前記信号用端子２０４Ｃと前記信号用配線２０１Ｃを接続する位置にはそれぞれ、前記第３絶縁基板１０３、前記第２絶縁基板１０２、及び前記第１絶縁基板１０１を貫通する第５ビア穴ＶＨ５が設けられており、前記第２電源用端子２０４Ｅ及び前記信号用端子２０４Ｃの表面、ならびに前記第５ビア穴ＶＨ５の内壁にも前記電解銅めっき膜３０４が設けられている。すなわち、前記第２電源用端子２０４Ｅと前記第２電源用配線２０１Ｅは、前記第５ビア穴ＶＨ５の内壁に設けられたビア３０４Ｅにより接続されており、前記信号用端子２０４Ｃと前記信号用配線２０１Ｃは、前記第５ビア穴ＶＨ５の内壁に設けられたビア３０４Ｃにより接続されている。
【００９２】
また、前記第２導体層Ｍ２に設けられた前記グラウンドパターン２０２Ａは、前記実施例１の配線基板のグラウンドパターンと同様であり、前記第１電源用配線２０１Ｄと前記第１電源パターン２０３Ｄを接続するビア３０３Ｄ、前記第２電源用配線２０１Ｅと前記第２電源用端子２０４Ｄを接続するビア３０４Ｅ、及び前記信号用配線２０１Ｃと前記信号用端子２０４Ｃを接続するビア３０４Ｃが通る周辺の領域を除く全面に広がっており、前記信号用配線２０１Ｃ、前記第１絶縁基板１０１、及び前記グラウンドパターン２０２Ａからなるマイクロストリップが構成されている。
【００９３】
またこのとき、前記第１電源パターン２０３Ｄと前記第１電源用配線２０１Ｄを接続するビア３０３Ｄ、前記第２電源用端子２０４Ｅと前記第２電源用配線２０１Ｅを接続するビア３０４Ｅ、及び前記信号用端子２０４Ｃと前記信号用配線２０１Ｃを接続するビア３０４Ｃのそれぞれと、前記グラウンドパターン２０２Ａの間は、図１５に示したように、絶縁体４が埋め込まれ分離されている。また、前記グラウンドパターン２０２Ａと前記グラウンド用配線２０１Ａを接続するビア３０２Ａの内部も、同様の絶縁体４が埋め込まれている。
【００９４】
また、前記第４導体層Ｍ４に設けられた前記第２電源用端子２０４Ｅは、前記実施例１の配線基板の電源用端子２０３Ｂと同様に、前記グラウンド用端子２０４Ａ、前記第１電源用端子２０４Ｄ、及び前記信号用端子２０４Ｃの周辺を除く全面に広がっている。
【００９５】
また、前記第１導体層Ｍ１の表面（露出面）は、図１５に示したように、前記各導体配線の、前記半導体チップの外部端子と接続される領域の外部が、はんだ保護膜（ソルダレジスト）５により保護されており、前記各導体配線の露出面上には、例えば、金めっきなどの端子めっき６が設けられている。また、同様に、前記第４導体層Ｍ４の表面は、マザーボード等の実装基板や他の外部装置の接続端子（配線）と接続される領域の外部が、前記はんだ保護膜５により保護されており、前記各接続端子の露出面上に、前記端子めっき６が設けられている。
【００９６】
また、本実施例２の配線基板は、BGA、CSPなどの半導体装置（パッケージ）において、前記半導体チップの外部端子と前記実装基板の接続端子（配線）の整合、あるいはグリッド変換を行うための配線基板（インターポーザ）であるため、図１５に示したような、前記第４導体層Ｍ４の各接続端子の、前記端子めっき６が設けられた部分には、Sn-Pb系はんだ等のボール端子が設けられる。
【００９７】
また、本実施例２の配線基板でも、前記実施例１の配線基板と同様で、電圧降下などによる特性の劣化を防ぐために、前記グラウンド用端子２０４Ａ、前記第１電源用端子２０４Ｄ及び前記第２電源用端子２０４Ｅを、前記信号用端子２０４Ｃの内側に設け、配線長が短くなるようにしている。
【００９８】
図１６乃至図１８は、本実施例２の配線基板の製造方法を説明するための模式断面図であり、図１６（ａ）、図１６（ｂ）、図１７（ａ）、図１７（ｂ）、図１８（ａ）、図１８（ｂ）はそれぞれ、図１５の断面と同じ断面で見たときの各製造工程の断面図を示している。
【００９９】
以下、図１６乃至図１８に沿って、本実施例２の配線基板の製造方法について説明するが、前記実施例の配線基板の製造方法と同様の工程については、その詳細な説明を省略する。
【０１００】
まず、前記実施例１で説明した手順に沿って、図１６（ａ）に示すような、第１絶縁基板１０１の表面に第１導体膜２０１’が形成され、前記第１絶縁基板１０１の前記第１導体膜２０１’が形成された面と対向する面に、前記グラウンドパターン２０２Ａが形成された積層体の、前記グラウンドパターン２０２Ａ上に、第２絶縁体１０２を介在させて第４導体膜２０３’を形成する。
【０１０１】
次に、前記第４導体膜２０３’側から、前記第２絶縁体１０２、前記埋め込み絶縁体４、及び前記第１絶縁体１０１を貫通して前記第１導体膜２０１’に達する第２ビア穴ＶＨ２を開口した後、図１６（ｂ）に示すように、前記第４導体膜２０３’の表面、及び前記第２ビア穴ＶＨ２の内壁に第５導体膜（電解銅めっき膜）３０３を形成する。
【０１０２】
次に、前記第４導体膜２０３’及びその表面の電解銅めっき膜３０３をエッチング処理して、前記第１電源パターン２０３Ｄを形成した後、図１７（ａ）に示すように、前記第１電源パターン２０３Ｄの開口部内、及び前記ビア３０３Ｄ内に絶縁体４を埋め込み、表面を平坦化する。このとき、前記第１電源パターン２０２Ｄは、前記グラウンド用端子２０４Ａと前記グラウンドパターン２０２Ａを接続するビア３０４Ａ、前記第２電源用端子２０４Ｅと前記第２電源用端子２０１Ｅを接続するビア３０４Ｅ、及び前記信号用端子２０４Ｃと前記信号用配線２０１Ａを接続するビア３０４Ｃを形成する領域の周辺のみが開口するようにエッチングされる。
【０１０３】
次に、図１７（ｂ）に示すように、前記第１電源パターン２０３Ｄの表面上に、第３絶縁体１０３を介在させて第６導体膜２０４’を形成する。
【０１０４】
次に、前記第６導体膜２０４’側から、前記第３絶縁基板１０３、前記埋め込み絶縁体４、及び前記第２絶縁体１０２を貫通して前記グラウンドパターン２０２Ａに達する第３ビア穴ＶＨ３、前記第３絶縁基板１０３を貫通して前記第１電源パターン２０３Ｄに達する第４ビア穴ＶＨ４、及び前記第３絶縁基板１０３、前記埋め込み絶縁体４、前記第２絶縁基板１０２、前記埋め込み絶縁体４、前記第１絶縁基板１０１を貫通して前記第１導体膜２０１’に達する第５ビア穴ＶＨ５を形成した後、図１８（ａ）に示すように、前記第６導体膜２０４’の表面、及び前記第３ビア穴ＶＨ３、前記第４ビア穴ＶＨ４、前記第５ビア穴ＶＨ５の内壁に第７導体膜（電解銅めっき膜）３０４を形成する。
【０１０５】
このとき、前記第３ビア穴ＶＨ３、前記第４ビア穴ＶＨ４、及び前記第５ビア穴ＶＨ５を形成する方法としては、前記実施例１の配線基板の製造方法における前記第２ビア穴ＶＨ２及び前記第３ビア穴ＶＨ３の形成方法と同じく、所定位置を開口した前記第６導体膜２０４’をマスクとし、炭酸ガスレーザを用いて開口する方法が好ましい。前記炭酸ガスレーザによるエッチングは、絶縁体を選択的にエッチングし金属膜などはエッチングされないため、前記第１絶縁体１０１、前記第２絶縁体１０２、及び前記第３絶縁体１０３、ならびに前記埋め込み絶縁体４を選択的にエッチングすることができる。すなわち、最も深い前記第５ビア穴ＶＨ５の深さを基準にしてエッチングすると、まず、前記第４ビア穴ＶＨ４が前記第１電源パターン２０３Ｄ（第５導体膜３０３）に達してエッチングの進行がとまり、次に、前記第３ビア穴ＶＨ３が前記グラウンドパターン２０２Ａ（第３導体膜３０２）に達してエッチングの進行がとまる。そして最後に、前記第５ビア穴ＶＨ５が前記第１導体膜２０１’に達したところで全体のエッチング処理が終了する。そのため、前記第３ビア穴ＶＨ３、前記第４ビア穴ＶＨ４、及び前記第５ビア穴ＶＨ５の、深さの異なるビア穴を一度に形成することができる。
【０１０６】
次に、図１８（ｂ）に示したように、前記第１導体膜２０１’をエッチング処理して、前記グラウンド用配線２０１Ａ、前記第１電源用配線２０１Ｄ、前記第２電源用配線２０１Ｅ、及び前記信号用配線２０１Ｃを形成し、前記第６導体膜２０４’及びその表面の前記第７導体膜３０４をエッチング処理して、前記グラウンド用端子２０４Ａ、前記第１電源用端子２０４Ｄ、前記第２電源用端子２０４Ｅ、及び前記信号用端子２０４Ｃを形成する。
【０１０７】
その後、図１５に示したように、前記第１導体層Ｍ１の各導体配線上、及び前記第４導体層Ｍ４の各接続端子の所定領域が開口するように、はんだ保護膜５を形成し、前記各導体配線及び前記各接続端子露出面に、例えば、金めっきなどの端子めっき６を形成すると、本実施例２の配線基板となる。
【０１０８】
本実施例２の配線基板においても、前記実施例１の配線基板と同様で、前記第１導体層Ｍ１の導体配線、特に、前記信号用配線２０１Ｃは全区間にわたり、図１１に示したように、前記第２導体層Ｍ２に設けられた前記グラウンドパターン上を通るように形成することができ、前記信号用配線２０１Ｃ、前記第１絶縁基板１０１、及び前記グラウンドパターン２０２Ａからなるマイクロストリップの効果を十分に得ることができる。
【０１０９】
以上説明したように、本実施例２の配線基板によれば、前記第１導体層Ｍ１、前記第２導体層Ｍ２、前記第３導体層Ｍ３、及び前記第４導体層Ｍ４の４層の導体層を設け、前記第１導体層Ｍ１に、半導体チップの外部端子と接続される導体配線を設け、前記第２導体層Ｍ２に前記第１導体層の導体配線のうち、グラウンド電位の電源を供給する導体配線（グラウンド用配線）２０１Ａと接続される導体パターン（グラウンドパターン）２０２Ａを設け、前記第４導体層に実装基板の端子（配線）と接続される接続端子を設けることにより、前記第２導体層Ｍ２に設けられた前記グラウンドパターン２０２Ａの面積を広くすることができる。そのため、前記第１導体層Ｍ１の電気的信号を伝達する導体配線（信号用配線）２０１Ｃが、全区間で前記グラウンドパターン２０２Ａ上を通るようにすることができ、前記信号用配線２０１Ｃ、前記第１絶縁体１０１、及び前記グラウンドパターン２０２Ａからなるマイクロストリップの効果を十分に得られ、特性インピーダンスの制御が容易になる。また、特性インピーダンスの制御が容易になるため、前記信号用配線２０１Ｃを流れる電気的信号にノイズが発生しにくくなり、高周波特性が劣化するのを防げる。
【０１１０】
また、前記第３導体層Ｍ３に前記第１電源パターン２０３Ｄを設け、前記第４導体層Ｍ４に、他の端子の周辺を除く領域の全面に広がる第２電源用端子２０４Ｅを設けることにより、電位の異なる２種類の動作電源を供給する場合でも、書く電位の電源間の干渉や高周波信号による電気的特性の劣化を低減することができる。
【０１１１】
またこのとき、前記第１導体層Ｍ１に設けられた前記第１電源用配線２０１Ｄと前記第３導体層Ｍ３に設けられた前記第１電源パターン２０３Ｄを接続するビア３０３Ｄを前記第１絶縁基板１０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０２を貫通する第２ビア穴ＶＨ２の内壁に設けて直接接続し、前記第１導体層Ｍ１に設けられた前記第２電源用配線２０１Ｅと前記第４導体層Ｍ４に設けられた前記第２電源用端子２０４Ｅを接続するビア３０４Ｅ、及び前記第１導体層Ｍ１に設けられた前記信号用配線２０１Ｃと前記第４導体層Ｍ４に設けられた前記信号用端子２０４Ｃを接続するビア３０４Ｃを、前記第１絶縁体１０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０２を貫通する前記第５ビア穴ＶＨ５の内壁に設けて直接接続することにより、例えば、スタックビアで接続する場合に比べて製造工程が少なくなるとともに、２段以上のビアを重ねたときの位置ずれなどによる接続信頼性の低下がなくなり、接続信頼性の高い配線基板を得ることができる。
【０１１２】
また、前記第１導体層Ｍ１に設けられた前記第１電源用配線２０１Ｄと前記第３導体層Ｍ３に設けられた前記第１電源パターン２０３Ｄを接続するビア３０３Ｄを前記第１絶縁基板１０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０２を貫通する第２ビア穴ＶＨ２の内壁に設けて直接接続し、前記第１導体層Ｍ１に設けられた前記第２電源用配線２０１Ｅと前記第４導体層Ｍ４に設けられた前記第２電源用端子２０４Ｅを接続するビア３０４Ｅ、及び前記第１導体層Ｍ１に設けられた前記信号用配線２０１Ｃと前記第４導体層Ｍ４に設けられた前記信号用端子２０４Ｃを接続するビア３０４Ｃを、前記第１絶縁体１０１、前記埋め込み絶縁体４、及び前記第２絶縁体１０２を貫通する前記第５ビア穴ＶＨ５の内壁に設けて直接接続することにより、前記グラウンドパターン２０２Ａに形成する開口部の面積を小さくすることができ、前記信号用配線２０１Ｃが前記グラウンドパターン２０２Ａの開口部上を通る可能性がさらに低減し、電気的信号の高周波特性が劣化することを防げる。
【０１１３】
またこのとき、前記グラウンドパターン２０２Ａの開口部の面積を小さくすることにより、前記実施例１の配線基板と同様に、前記各ビアの間隔を狭めることができ、配線基板の小型化、前記導体配線の微細化が容易になる。
【０１１４】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【０１１５】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１１６】
（１）マイクロストリップ構造の配線基板において、特性インピーダンスの制御を容易にすることができる。
【０１１７】
（２）マイクロストリップ構造の配線基板において、電気的信号の高周波特性の劣化を防ぐことができる。
【０１１８】
（３）マイクロストリップ構造の配線基板において、微細化を容易にすることができる。
【図面の簡単な説明】
【図１】本発明による実施例１の配線基板の概略構成を示す模式図であり、配線基板の特徴を示す断面図である。
【図２】本実施例１の配線基板の概略構成を示す模式図であり、配線基板全体の平面図である。
【図３】本実施例１の配線基板の概略構成を示す模式図であり、図２に示した配線基板の領域Ｌ１の拡大平面図である。
【図４】本実施例１の配線基板の概略構成を示す模式図であり、図３に示した平面図の第２導体層の構成を示す平面図である。
【図５】本実施例１の配線基板の概略構成を示す模式図であり、図３に示した平面図の第３導体層の構成を示す平面図である。
【図６】本実施例１の配線基板の製造方法を説明するための模式図であり、図６（ａ）、図６（ｂ）、図６（ｃ）はそれぞれ、図１に示した断面と同じ断面で見たときの、各工程での断面図である。
【図７】本実施例１の配線基板の製造方法を説明するための模式図であり、図７（ａ）、図７（ｂ）、図７（ｃ）はそれぞれ、図１に示した断面と同じ断面で見たときの、各工程での断面図である。
【図８】本実施例１の配線基板の製造方法を説明するための模式図であり、図８（ａ）、図８（ｂ）はそれぞれ、図１に示した断面と同じ断面で見たときの、各工程での断面図である。
【図９】本実施例１の配線基板の製造方法を説明するための模式図であり、図９（ａ）、図９（ｂ）はそれぞれ、図１に示した断面と同じ断面で見たときの、各工程での断面図である。
【図１０】本実施例１の配線基板の製造方法を説明するための模式図であり、図１０（ａ）、図１０（ｂ）はそれぞれ、図１に示した断面と同じ断面で見たときの、各工程での断面図である。
【図１１】本実施例１の配線基板の作用効果を説明するための模式平面図である。
【図１２】本実施例１の配線基板を用いた半導体装置の概略構成を示す模式図であり、図１２（ａ）は半導体装置全体の平面図、図１２（ｂ）は図１２（ａ）に示した半導体装置の正面図である。
【図１３】本実施例１の配線基板を用いた半導体装置の概略構成を示す模式図であり、図１２（ａ）に示した半導体装置の内部構成を示す断面図である。
【図１４】前記実施例１の配線基板の変形例を示す模式断面図である。
【図１５】本発明による実施例２の配線基板の概略構成を示す模式断面図である。
【図１６】本実施例２の配線基板の製造方法を説明するための模式図であり、図１６（ａ）、図１６（ｂ）はそれぞれ、図１５に示した断面と同じ断面で見たときの、各工程での断面図である。
【図１７】本実施例２の配線基板の製造方法を説明するための模式図であり、図１７（ａ）、図１７（ｂ）はそれぞれ、図１５に示した断面と同じ断面で見たときの、各工程での断面図である。
【図１８】本実施例２の配線基板の製造方法を説明するための模式図であり、図１８（ａ）、図１８（ｂ）はそれぞれ、図１５に示した断面と同じ断面で見たときの、各工程での断面図である。
【図１９】従来の半導体装置の概略構成を示す模式図であり、図１９（ａ）は半導体装置全体の平面図、図１９（ｂ）は図１９（ａ）に示した半導体装置の正面図である。
【図２０】従来の半導体装置に用いられる配線基板の概略構成を示す模式断面図である。
【図２１】従来の半導体装置に用いられる配線基板の概略構成を示す模式平面図である。
【図２２】従来の半導体装置に用いられる配線基板の概略構成を示す模式平面図である。
【符号の説明】
１  絶縁基板
１０１  第１絶縁基板
１０２  第２絶縁基板
１０３  第３絶縁基板
２０１Ａ  グラウンド用配線
２０１Ｂ  電源用配線
２０１Ｃ  信号用配線
２０１Ｄ  第１電源用配線
２０１Ｅ  第２電源用配線
２０２Ａ，２０３Ａ，２０４Ａ  グラウンドパターン（グラウンド用端子）
２０２Ｂ，２０３Ｂ，２０４Ｂ  電源用端子
２０２Ｃ，２０３Ｃ，２０４Ｃ  信号用端子
２０３Ｄ  第１電源パターン
２０４Ｄ  第１電源用端子
２０４Ｅ  第２電源用端子
２０１’  第１導体膜
２０２’  第２導体膜
２０３’  第４導体膜
２０４’  第６導体膜
３０２  第３導体膜（電解銅めっき膜）
３０３  第５導体膜（電解銅めっき膜）
３０４  第７導体膜（電解銅めっき膜）
３０２Ａ，３０３Ａ，３０３Ｂ，３０３Ｃ，３０３Ｄ，３０４Ａ，３０４Ｃ，３０４Ｄ，３０４Ｅ  ビア
４  埋め込み絶縁体
５  はんだ保護膜
６  端子めっき
７  半導体チップ
７０１  半導体チップの外部端子
８  バンプ
９  封止絶縁体
１０  カバープレート
１１  ボール状端子
Ｍ１  第１導体層
Ｍ２  第２導体層
Ｍ３  第３導体層
Ｍ４  第４導体層
Ｂ１  第１絶縁層
Ｂ２  第２絶縁層
Ｂ３  第３絶縁層
【図１】
0003879461.tif 000002
【図２】
0003879461.tif 000003
【図３】
0003879461.tif 000004
【図４】
0003879461.tif 000005
【図５】
0003879461.tif 000006
【図６】
0003879461.tif 000007
【図７】
0003879461.tif 000008
【図８】
0003879461.tif 000009
【図９】
0003879461.tif 000010
【図１０】
0003879461.tif 000011
【図１１】
0003879461.tif 000012
【図１２】
0003879461.tif 000013
【図１３】
0003879461.tif 000014
【図１４】
0003879461.tif 000015
【図１５】
0003879461.tif 000016
【図１６】
0003879461.tif 000017
【図１７】
0003879461.tif 000018
【図１８】
0003879461.tif 000019
【図１９】
0003879461.tif 000020
【図２０】
0003879461.tif 000021
【図２１】
0003879461.tif 000022
【図２２】
0003879461.tif 000023