(57)【特許請求の範囲】
【請求項１】
集積回路内のトレンチ分離構造であって：
トレンチ（２２）と能動領域（２３）とが中に形成された半導体基板（１２）であって、前記トレンチ（２２）は前記能動領域（２３）と隣接してトレンチ・コーナーを形成し、前記トレンチ（２２）がトレンチ底（２６）とトレンチ側壁（２４）とを有する半導体基板（１２）；
前記トレンチ側壁（２４）と前記トレンチ底（２６）とに隣接する誘電材料のトレンチ・ライナー（２８，５４）であって、前記トレンチ（２２）を充填するには不充分な厚みを有するトレンチ・ライナー（２８，５４）；
前記トレンチ・ライナー（２８，５４）に隣接し、前記トレンチ（２２）を実質的に充填するトレンチ・プラグ（３４）；
前記能動領域（２３）の上にある第１誘電層（４２）であって、前記能動領域（２３）の上にのみ形成され、トレンチ・コーナーに隣接する第１誘電層（４２）；
（ｉ）前記トレンチ・プラグ（３４）、（ｉｉ）前記トレンチ・コーナー、および（ｉｉｉ）前記能動領域（２３）の上にある前記第１誘電層（４２）の上にある第２誘電層（４４）であって、前記第２誘電層（４４）は前記トレンチ・コーナーにおいて厚みが大きくなっており、前記第１誘電層（４２）と前記第２誘電層（４４）とが２０ナノメータ未満の厚みを有するゲート誘電層を形成する第２誘電層（４４）；および
前記トレンチ・コーナーの上にあるトランジスタ・ゲート電極（４６）であって、前記ゲート誘電層が前記トレンチ・コーナーと前記トランジスタ・ゲート電極（４６）との間にあるトランジスタ・ゲート電極（４６）；
を具備することを特徴とするトレンチ分離構造。
【請求項２】
集積回路内のトレンチ分離構造であって：
トレンチ分離領域（４０，５６）と能動領域（２３）とが中に形成されている半導体基板（１２）であって、前記トレンチ分離領域（４０，５６）が前記能動領域（２３）と隣接してトレンチ・コーナーを形成する半導体基板（１２）；
前記能動領域（２３）の上にある第１誘電層（４２）であって、前記能動領域（２３）の上にのみ形成され、前記トレンチ・コーナーに隣接する第１誘電層（４２）；
（ｉ）前記トレンチ分離領域（４０，５６）、（ｉｉ）前記トレンチ・コーナー、および（ｉｉｉ）前記能動領域（２３）の上にある前記第１誘電層（４２）の上にある第２誘電層（４４）であって、前記第２誘電層（４４）は前記トレンチ・コーナーにおいて厚みが大きくなっており、前記第１誘電層（４２）と前記第２誘電層（４４）とが２０ナノメータ未満の厚みを有するゲート誘電層を形成する第２誘電層（４４）；および
前記トレンチ・コーナーの上にあるトランジスタ・ゲート電極（４６）であって、前記ゲート誘電層が前記トレンチ・コーナーと前記トランジスタ・ゲート電極（４６）との間にあるトランジスタ・ゲート電極（４６）；
を具備することを特徴とするトレンチ分離構造。
【請求項３】
前記トレンチ分離領域（４０，５６）が：
トレンチ側壁（２４）を有するトレンチ（２２）；
前記トレンチ側壁（２４）に隣接する誘電材料のトレンチ・ライナー（２８，５４）；および
前記トレンチ・ライナー（２８，５４）に隣接して、前記トレンチ（２２）を実質的に充填するトレンチ・プラグ（３４）；
を具備することを特徴とする請求項２記載のトレンチ分離構造。
【請求項４】
集積回路内のトレンチ分離構造を形成する方法であって：
トレンチ分離領域（４０，５６）と能動領域（２３）とが中に形成されている半導体基板（１２）を設ける段階であって、前記トレンチ分離領域（４０，５６）が前記能動領域（２３）と隣接してトレンチ・コーナーを形成する半導体基板を設ける段階；
前記能動領域（２３）の上にある第１誘電層（４２）を形成する段階であって、前記能動領域（２３）の上にのみ形成され、前記トレンチ・コーナーに隣接する第１誘電層（４２）を形成する段階；
（ｉ）前記トレンチ分離領域（４０，５６）、（ｉｉ）前記トレンチ・コーナー、および（ｉｉｉ）前記能動領域（２３）の上にある前記第１誘電層（４２）の上にある第２誘電層（４４）を形成する段階であって、前記第２誘電層（４４）は前記トレンチ・コーナーにおいて厚みが大きくなっており、前記第１誘電層（４２）と前記第２誘電層（４４）とが２０ナノメータ未満の厚みを有するゲート誘電層を形成する第２誘電層（４４）を形成する段階；および
前記トレンチ・コーナーの上にあるトランジスタ・ゲート電極（４６）を形成する段階であって、前記ゲート誘電層が前記トレンチ・コーナーと前記トランジスタ・ゲート電極（４６）との間にあるトランジスタ・ゲート電極（４６）を形成する段階；
を具備することを特徴とする方法。
【請求項５】
集積回路内のトレンチ分離構造を形成する方法であって：
主表面を有する半導体基板（１２）を設ける段階；
前記半導体基板（１２）の第１部分内にトレンチ（２２）を形成する段階であって、前記トレンチ（２２）は前記半導体基板（１２）の第２部分内に能動領域（２３）を規定し、トレンチ側壁（２４）とトレンチ底（２６）とを有し、前記トレンチ側壁（２４）が前記主表面と交差してトレンチ・コーナーを形成する段階；
前記トレンチ側壁（２４）と前記トレンチ底（２６）とに隣接する誘電材料のトレンチ・ライナー（２８，５４）を形成する段階；
前記トレンチ・ライナー（２８，５４）に隣接し、前記トレンチ（２２）を実質的に充填するトレンチ・プラグ（３４）を形成する段階；
前記能動領域（２３）の上にある第１誘電層（４２）を形成する段階であって、前記能動領域（２３）の上にのみ形成され、前記トレンチ・コーナーに隣接する第１誘電層（４２）を形成する段階；
（ｉ）前記トレンチ・プラグ（３４）、（ｉｉ）前記トレンチ・コーナー、および（ｉｉｉ）前記能動領域（２３）の上にある前記第１誘電層（４２）の上にある第２誘電層（４４）を形成する段階であって、前記第２誘電層（４４）は前記トレンチ・コーナーにおいて厚みが大きくなっており、前記第１誘電層（４２）と前記第２誘電層（４４）とが２０ナノメータ未満の厚みを有するゲート誘電層を形成する第２誘電層（４４）を形成する段階；および
前記トレンチ・コーナーの上にあるトランジスタ・ゲート電極（４６）を形成する段階であって、前記ゲート誘電層が前記トレンチ・コーナーと前記トランジスタ・ゲート電極（４６）との間にあるトランジスタ・ゲート電極（４６）を形成する段階；
を具備することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般に半導体装置に関し、さらに詳しくは、集積回路内のトレンチ分離構造とその作成方法とに関する。
【０００２】
【従来の技術】
半導体産業は、デバイスの寸法を小さくすることによりデバイスの性能を高め、デバイスの密度を上げる努力を続けている。一定のチップ寸法については、能動デバイスを隔てる水平距離またはデバイス分離幅を小さくすることにより、デバイス密度を大きくすることができる。デバイス分離幅を小さくして、なおかつ隣接する能動デバイス間の必要な電気分離を維持したいという要望が、いくつもの異なる分離法の開発を導いてきた。
【０００３】
高密度の集積回路においてデバイス分離を行うために提案された１つの方法がトレンチ分離である。トレンチ分離により、周囲の能動領域の電界酸化物の侵食がなくなり、そのためにデバイス分離幅を小さくすることができる。残念ながら、既存のトレンチ分離法で作成された集積回路は、早期のゲート酸化物の破壊を起こすことが多く、そのために信頼性が低い。早期破壊の理由の１つは、トレンチのコーナー付近で成長するゲート酸化物が、他の部分で成長するものと比べて破壊電圧（降伏電圧）が低いことである。これは、トレンチのコーナー付近では、ゲートの酸化中は、シリコン基板がより遅い速度で酸化するためで、このことによって、トレンチ・コーナー付近では他の部分で成長する酸化物と比べてゲート酸化物が薄くなる。また、トレンチ・コーナーの表面形状が険しいために、デバイス動作中にトレンチ端付近に高い電界が発生し、この高電界によりさらに、薄くなったゲート酸化物の破壊電圧が低下する。
【０００４】
【発明が解決しようとする課題】
従って、信頼性を改善して高密度の集積回路を作成することができるトレンチ分離構造が必要である。
【０００５】
【課題を解決するための手段】
既存のトレンチ分離法により作成される集積回路に伴う前述の問題点は、本発明により克服される。本発明のある実施例においては、集積回路内のトレンチ分離構造は、中にトレンチ分離領域が形成された半導体基板を有する。本構造は、半導体基板内にある能動領域を有し、能動領域はトレンチ分離領域と隣接する。本構造は、トレンチ分離領域上にある第１誘電層を有し、この第１誘電層は２０ナノメータ未満の厚みを有する。本構造は第１誘電層の上にあるトランジスタ・ゲート電極と、能動領域と、トレンチ分離領域とを有する。本発明の他の側面には、さらに集積回路内のトレンチ分離構造を作成する方法も含まれる。これらとその他の特徴および利点は、以下の詳細な説明と添付の図面とにより、さらに明確に理解されよう。図面は必ずしも同一尺度で描かれていないこと、また特に図示されなくても本発明には他の実施例が存在しうることに留意することが重要である。
【０００６】
【実施例】
図１ないし図１０は、トレンチ分離構造が集積回路内に形成される本発明のある実施例による工程段階を示す。図１には、半導体基板１２と、バッファ層１４と、エッチ・ストップ層１６とにより構成される集積回路構造の部分１０が示される。半導体基板１２は、単結晶シリコン基板であることが好ましい。あるいは、半導体基板１２は、絶縁体上シリコン（silicon on insulator）基板、サファイヤ上シリコン（silicon on sapphire ）基板などでもよい。半導体基板１２は、好ましくは熱酸化されて、バッファ層１４を形成し、バッファ層１４の厚みは１０ないし１００ナノメータである。あるいはバッファ層１４は、化学蒸着された二酸化シリコンでもよい。バッファ層１４の形成後に、エッチ・ストップ層１６がバッファ層１４上に形成される。本発明の好適な実施例では、エッチ・ストップ層１６は化学蒸着された窒化シリコンであることが好ましく、その厚みは５０ないし２００ナノメータである。あるいは、エッチ・ストップ層１６は、窒化ホウ素や酸窒化シリコンなどの他の材料でもよい。
【０００７】
図２では、エッチ・ストップ層１６の部分の上にあるフォトレジスト・マスク１８を用いてエッチ・ストップ層１６と下にあるバッファ層１４とをパターニングして、半導体基板１２の第１部分２０が露出される。フォトレジスト・マスク１８は、標準的なフォトリソグラフィック・パターニング工程を用いて形成され、エッチ・ストップ層１６とバッファ層１４とは、標準的なエッチング技術を用いてパターニングされる。
【０００８】
図３では、半導体基板１２の第１部分２０が標準的なエッチング技術を用いて異方性エッチングされて、トレンチ２２を形成する。トレンチ２２は、図３に示されるように半導体基板１２の第２部分内に能動領域２３をも規定する。トレンチ２２は、側壁２４とトレンチ底２６とを有し、能動領域２３はトレンチ側壁２４と隣接する。トレンチ２２が形成されると、フォトレジスト・マスク１８が標準的なフォトレジスト除去技術を用いて除去される。
【０００９】
次に図４においては、トレンチ・ライナー２８がトレンチ側壁２４とトレンチ底２６に隣接して形成される。トレンチ・ライナー２８の厚みは、トレンチ２２を充填するには不充分である。好適な実施例においては、トレンチ・ライナー２８は、熱二酸化シリコンの層で、５ないし１００ナノメータの厚みを持ち、トレンチ側壁２４とトレンチ底２６とを熱酸化することにより形成される。あるいは、トレンチ・ライナー２８は、酸窒化シリコンなどの他の誘電性材料でもよい。また、図４に示されるように、トレンチ底２６の下にあるシリコン基板１２の部分にはイオンが注入されて、トレンチ底２６に隣接してチャンネル・ストップ領域３０が形成されることもある。チャンネル・ストップ領域３０は、トレンチ・ライナー２８の作成前に形成しても後に作成してもよい。
【００１０】
次に図５において、エッチ・ストップ層１６とトレンチ・ライナー２８との上にトレンチ充填材３２が形成されて、トレンチ２２は実質的に充填される。好適な実施例においては、トレンチ充填材３２は化学蒸着された二酸化シリコンであり、オゾンとテトラエチルオルトシリケート（ＴＥＯＳ）をソース・ガスとして用いて付着される。あるいはトレンチ充填材３２は、酸化ゲルマニウム，スピン・オン・ガラスなどの他の誘電性材料や、多結晶シリコン，二酸化シリコンなどの他の材料を組み合わせたものでもよい。またトレンチ充填材３２は、プラズマ強化化学蒸着，電子サイクロトロン共鳴付着（electron cyclotron resonance deposition ），スピン・オン付着などの他の技術を用いて形成してもよい。
【００１１】
次に図６で、トレンチ充填材３２の一部が選択的に除去されて、エッチ・ストップ層１６を露出し、トレンチ２２を実質的に充填するトレンチ・プラグ３４を形成する。図６に示されるように、トレンチ・プラグ３４はトレンチ２２内にあり、トレンチ・ライナー２８に隣接する。好適な実施例においては、化学機械的研磨を用いてトレンチ・プラグ材料３２の部分を選択的に除去して、トレンチ・プラグ３４を形成する。あるいは、標準的な湿式またはプラズマ・エッチング技術を用いてトレンチ・プラグ３４を形成することもでき、また化学機械的研磨と標準的なエッチング技術とを組み合わせて用いてトレンチ・プラグ３４を形成してもよい。
【００１２】
次に図７で、エッチ・ストップ層１６とバッファ層１４とが除去されて、能動領域２３の表面部分３６が露出され、半導体基板１２内にトレンチ分離領域４０が形成される。このときトレンチ分離領域４０は、トレンチ２２と、トレンチ・ライナー２８と、トレンチ・プラグ３４とによって構成される。図７に示されるように、能動領域２３はトレンチ分離領域４０と境界を接する。エッチ・ストップ層１６とバッファ層１４とがそれぞれ窒化シリコンと二酸化シリコンである好適な実施例では、エッチ・ストップ層１６はリン酸内で除去され、バッファ層１４は緩衝フッ化水素酸内で除去される。あるいは、エッチ・ストップ層１６も標準の乾式エッチング技術を用いて除去することもできる。
【００１３】
次に図８において、２０ナノメータ未満の厚みを有する第１誘電層４２が能動領域２３上に形成される。好適な実施例においては、第１誘電層４２は熱二酸化シリコンであり、露出された表面部分３６を熱酸化することにより形成される。あるいは、第１誘電層４２は酸窒化シリコンなどの他の誘電性材料でもよく、熱二酸化シリコンの層を、アンモニア（ＮＨ3 ），亜酸化窒素（Ｎ2 Ｏ），または一酸化窒素（ＮＯ）を含む雰囲気中で熱窒化することにより形成することができる。あるいは、露出された表面３６を、前述の気体のうち１つを含む雰囲気中で直接窒化することにより酸窒化シリコン層を形成してもよい。また、薄い熱酸化物の犠牲層を露出された表面上に形成して、その後で取り除いてから第１誘電層４２を形成することもできる。
【００１４】
次に図９では、第２誘電層４４が第１誘電層４２，能動領域２３およびトレンチ分離領域４０の上に形成される。さらに、第２誘電層４４と第１誘電層４２は、合わせて２０ナノメータ未満の厚みを有する。好適な実施例においては、第２誘電層４４は化学蒸着された二酸化シリコンで、これは窒素と酸素とを含む雰囲気中で約３０分間、摂氏約１０００度の温度で付着されて、密度を高める。あるいは、第２の付着された誘電層４４は、酸窒化シリコンなどの他の材料でもよく、これは化学蒸着された二酸化シリコンの層を、アンモニア（ＮＨ3 ），亜酸化窒素（Ｎ2 Ｏ）または一酸化窒素（ＮＯ）を含む雰囲気中で熱窒化することにより形成される。次に導電層が付着およびパターニングされて、トランジスタ・ゲート電極４６が形成されるが、このとき第１誘電層４２と第２誘電層４４とはトランジスタ・ゲート電極４６の下にある複合ゲート誘電体を形成する。図９に示されるように、第２誘電層４４がトレンチ・コーナーにおいてゲート誘電体の全体の厚みを大きくする。また、第２誘電層４４は同形に付着されるので、トレンチ・コーナーに隣接するゲート誘電体の全体の厚みは、基本的に第２誘電層４４の厚みの２倍の量だけ増える。これは、トレンチ・プラグとトレンチ・コーナーとの間の領域が第２誘電層４４により充填される、すなわち塞がれるためである。そのために、トレンチ・コーナーと上のトランジスタ・ゲート電極との間にあるゲート誘電体の破壊電圧が大きくなる。好適な実施例においては、第１トランジスタ・ゲート電極４６は多結晶シリコンで構成される。あるいは、トランジスタ・ゲート電極３６は、金属、または多結晶シリコンとケイ化金属との複合体、または多結晶シリコンと窒化金属との複合体でもよい。図９に示されるように、トランジスタ・ゲート電極４６は第２の付着された誘電層４４と、能動領域２３と、トレンチ分離領域４０との上にある。
【００１５】
直線１０−１０で切断した図９の断面図を図１０に示す。
【００１６】
図１１ないし図１５は、トレンチ分離構造が集積回路内に形成される本発明の代替の実施例による工程段階を断面図で示したものである。図１１には集積回路構造の部分１５が示されるが、ここでは第２トレンチ・ライナー５０が、図４の集積回路構造上に引続き形成される。第２トレンチ・ライナー５０は、トレンチ・ライナー２８に隣接して形成され、その後で複合トレンチ・ライナーを形成するために用いられる。好適な実施例においては、トレンチ・ライナー２８は熱二酸化シリコンの層で、第２トレンチ・ライナー５０は窒化シリコンの層である。次に図１２では、トレンチ充填材３２が第２トレンチ・ライナー５０の上に形成され、トレンチ２２が実質的に充填される。好適な実施例においては、トレンチ充填材３２は、化学蒸着された二酸化シリコンで、これはオゾンとテトラエチルオルトシリケート（ＴＥＯＳ）をソース・ガスとして用いて付着される。あるいは、トレンチ充填材３２は、酸化ゲルマニウム，スピン・オン・ガラスなどの他の誘電性材料か、または多結晶シリコンと二酸化シリコンなどの他の材料を組み合わせたものでもよい。また、トレンチ充填材３２は、プラズマ強化化学蒸着，電子サイクロトロン共鳴付着またはスピン・オン付着などの他の技術を用いて形成することもできる。
【００１７】
次に図１３で、トレンチ充填材３２の一部分が選択的に除去されて、第２トレンチ・ライナー５０の一部を露出し、トレンチ２２を実質的に充填するトレンチ・プラグ３４を形成する。好適な実施例においては、化学機械的研磨を用いてトレンチ・プラグ材３２の部分を除去してトレンチ・プラグ３４を形成する。あるいは、標準的な湿式またはプラズマ・エッチング技術を用いて、トレンチ・プラグ３４を形成することもでき、または化学機械的研磨と標準のエッチング技術を組み合わせて用いてトレンチ・プラグ３４を形成してもよい。
【００１８】
次に図１４で、第２トレンチ・ライナー５０の露出された部分を除去して、第２トレンチ・ライナー５０の残りの部分５２を残し、残りの部分５２とトレンチ・ライナー２８とによって構成される複合トレンチ・ライナー５４を形成する。エッチ・ストップ層１６とバッファ層１４とが、その後で除去されて能動領域２３の表面部分３６を露出させ、半導体基板１２内にトレンチ分離領域５６を形成する。このトレンチ分離領域５６は、トレンチ２２と、複合トレンチ・ライナー５４と、トレンチ・プラグ３４とによって構成される。図７に示されるように、能動領域２３は、トレンチ分離領域５６と境界を接する。エッチ・ストップ層１６とトレンチ・ライナー１４が窒化シリコンであり、バッファ層１４が二酸化シリコンである好適な実施例では、エッチ・ストップ層１６と、第２トレンチ・ライナー５０の露出された部分とはリン酸内で除去され、バッファ層１４は緩衝フッ化水素酸内で除去される。あるいは、エッチ・ストップ層１６と第２トレンチ・ライナー５０の露出された部分とは、標準の乾式エッチング技術を用いても除去することができる。また、図１４には図示されていないが、残りの部分５２が露出された表面部分３６の上に延在しないように第２トレンチ・ライナー５０を形成することもできる。
【００１９】
次に図１５では、第１誘電層４２と、第２の付着された誘電層４４と、トランジスタ・ゲート電極４６とが、図８ないし図９において前述されたように形成され、これらの処理段階により、図１５に示されるトレンチ分離構造が形成される。
【００２０】
本件に含まれる上記の説明および図面は、本発明に伴う多くの利点を実証する。特に、トレンチ分離領域と隣接する能動領域の両方の上にある誘電層を形成することにより、トレンチ・コーナーの上にあるゲート誘電層の厚みを大きくすることができる。そのために、トレンチ・コーナーの上にあるゲート誘電体の破壊電圧を大きくすることができる。さらに、トレンチ・コーナーの上にあるゲート誘電体は、より高い破壊電圧を持つので、トレンチ分離により作成された集積回路は早期のゲート酸化物破壊に対する感受性が低くなり、集積回路の信頼性が増す。そのため、高いデバイス密度と高い信頼性をもつ集積回路を製造することができる。
【００２１】
以上、本発明により前述の必要性と利点とを充分に満足させる集積回路内のトレンチ分離構造が提供されたことは明かである。本発明は特定の実施例に関して説明および図示されているが、本発明はこれらの説明された実施例に限定されるものではない。本発明の精神から逸脱することなく修正および変形が可能であることは、当業者には理解頂けよう。たとえば、本発明は特定の種類のトレンチ分離領域に限定されない。図７および図１４に図示されたもの以外のトレンチ分離領域を用いることもできる。また、本発明は特定のトレンチ形状，深さまたは幅に限定されない。さらに、本発明は特定のトレンチ充填材に限定されない。また、トレンチ・コーナーの破壊電圧を大きくするために第１誘電層４２を第２誘電層４４の下に形成する必要はない。これは第２誘電層４４がトレンチ・コーナー付近で薄くならないためである。さらに、本発明は、トレンチ・ライナーに関して特定の数の層に限定されたり、特定のライナー材料に限定されない。そのため、本発明は、添付の請求項の範囲に入るこのようなすべての変形および修正を含むものである。
【図面の簡単な説明】
【図１】本発明のある実施例による工程段階を断面図で示したものである。
【図２】本発明のある実施例による工程段階を断面図で示したものである。
【図３】本発明のある実施例による工程段階を断面図で示したものである。
【図４】本発明のある実施例による工程段階を断面図で示したものである。
【図５】本発明のある実施例による工程段階を断面図で示したものである。
【図６】本発明のある実施例による工程段階を断面図で示したものである。
【図７】本発明のある実施例による工程段階を断面図で示したものである。
【図８】本発明のある実施例による工程段階を断面図で示したものである。
【図９】本発明のある実施例による工程段階を断面図で示したものである。
【図１０】本発明のある実施例による工程段階を断面図で示したものである。
【図１１】本発明の代替の実施例による工程段階を断面図で示したものである。
【図１２】本発明の代替の実施例による工程段階を断面図で示したものである。
【図１３】本発明の代替の実施例による工程段階を断面図で示したものである。
【図１４】本発明の代替の実施例による工程段階を断面図で示したものである。
【図１５】本発明の代替の実施例による工程段階を断面図で示したものである。
【符号の説明】
１０  集積回路の一部
１２  半導体基板
２３  能動領域
２４  トレンチ側壁
２６  トレンチ底
２８  トレンチ・ライナー
３０  チャンネル・ストップ領域
３４  トレンチ・プラグ
４０  トレンチ分離領域
４２，４４  誘電層
４６  トランジスタ・ゲート電極
【図１】
0003874816.tif 000002
【図２】
0003874816.tif 000003
【図３】
0003874816.tif 000004
【図４】
0003874816.tif 000005
【図５】
0003874816.tif 000006
【図６】
0003874816.tif 000007
【図７】
0003874816.tif 000008
【図８】
0003874816.tif 000009
【図９】
0003874816.tif 000010
【図１０】
0003874816.tif 000011
【図１１】
0003874816.tif 000012
【図１２】
0003874816.tif 000013
【図１３】
0003874816.tif 000014
【図１４】
0003874816.tif 000015
【図１５】
0003874816.tif 000016