(57)【特許請求の範囲】
【請求項１】
撮像した画像を画像データとして出力する撮像手段と、
前記撮像手段から出力された画像データに対して直線補間による画サイズ調整処理を行って表示出力用の画像データを生成する表示用画サイズ調整手段と、
前記撮像手段から出力された画像データに対して曲線補間による画サイズ調整処理を行って、記録媒体への記録用の画像データを生成する記録用画サイズ調整手段と、
前記表示用画サイズ調整手段で画サイズ調整された画像データにより表示用出力動作を行なうことができる表示データ出力手段と、
前記記録用画サイズ調整手段で画サイズ調整された画像データを記録媒体に記録することができる記録手段と、
を備えたことを特徴とする撮像装置。
【請求項２】
前記表示用画サイズ調整手段と前記記録用画サイズ調整手段では、画サイズ調整処理に用いるラインメモリが共用されることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記記録用画サイズ調整手段は、
供給された画像データをＮ／Ｍに補間する際に、周波数軸上におけるｎ／Ｍ（但しｎ＝１，２，・・・，Ｍ−１）、ｋ／Ｎ（但しｋ＝１，２，・・・，Ｎ−１）に零点を持つ特性となるフィルタリングを行うことで前記曲線補間を実現することを特徴とする請求項１に記載の撮像装置。但し、Ｍ、Ｎは互いに素な正の整数である。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は例えばデジタルスチルカメラといわれるように、光電変換素子などによる画像データ取り込みを行い、撮像画像データとして記録媒体に記録したり表示出力できる撮像装置に関するものである。
【０００２】
【従来の技術】
ＣＣＤ２次元固体撮像素子を用いたいわゆる電子カメラ（デジタルスチルカメラ）が知られている。このような電子カメラはＣＣＤ固体撮像素子で取り込んだ静止画の画像データをメモリカードや磁気ディスク、光磁気ディスクなどの記録媒体に撮影画像データとして記憶させることで、通常のカメラのようなフィルムを不要としている。
【０００３】
例えば撮像時にはＣＣＤ固体撮像素子で取り込まれる被写体側の情景をビューファインダーに再生出力させる。ユーザーはビューファインダーからの画像を確認してシャッタ操作を行なうと、その際に取り込まれる画像データが撮像画像として記録媒体に記録される。
記録媒体に取り込んだ画像データはビューファインダーに再生出力させたり、外部のテレビジョンモニタ機器、コンピュータ機器に出力して撮影写真のように表示させることなどができるようにされる。
【０００４】
【発明が解決しようとする課題】
ところで、ＣＣＤ固体撮像素子から取り込み１フレーム分（１画像）のデータとして得られた画像データは、もちろんそのままの画サイズ（画素数）で例えばメモリカードなどの記録媒体に記録させるようにしてもよいが、記録媒体の容量の事情や、撮影可能枚数を多くしたいなどの要望がある場合は、得られた画像データに対して圧縮を行うなどの、画サイズ調整処理が行われることが好適とされる。また表示出力用の画像データとしても、表示画面が対応できる画素数の都合や、或いはモニタ上での拡大表示、縮小表示などを実現するために画サイズ調整処理が行われる。
【０００５】
このような画サイズ調整処理は、いわゆる補間処理によって実現される。大まかにいえば、例えば画サイズをＮ／Ｍに調整するには、画像データのレートがＮ，Ｍの最小公倍数のレートとなるように補間するとともに必要なレートで間引きを行うことで、Ｎ／Ｍの画サイズのデータを得るようにしている。
そして補間処理としては、前値補間（いわゆる前値ホールドによる補間）、直線補間、フィルタを用いた高性能な補間などが知られている。
【０００６】
前値補間、直線補間ともに、フィルタを用いた補間として表現できる。例えばＮ／Ｍの画サイズ調整についていえば、前値補間は、周波数軸上でのｋ／Ｎ（但しｋ＝１，２，・・・，Ｎ−１）に零点を持つフィルタ特性を有することとなり、また直線補間は、周波数軸上でのｋ／Ｎに２重の零点を持つフィルタ特性となる。従って画像データに対する画サイズ調整は、デジタルフィルタリング処理により実現できる。
【０００７】
ここで、一般的なフィルタを用いる場合は、零点の位置は任意であり、主に通過域の平坦化と阻止域の減衰量に注意がおかれて設計が行われている。
ところが前値補間、直線補間では、それぞれｋ／Ｎのポイントに零点がおかれ、この特性にはＭの値は関与しないことになる。
このため、Ｎ／Ｍの値が１に近い場合は比較的良好な補間が行われるが、１から離れると「Ｍ」についての再サンプルの結果発生するエリアシングが減衰しないことになり、これは画質劣化を招くものとなる。
【０００８】
デジタルスチルカメラでの画サイズ調整を考えた場合、例えばモニタ出力用の画像データに関しては、多少画質劣化があっても大きな問題とはならない。また表示出力の際に、拡大、縮小などの多様な表示動作を実現させることには補間処理としてのフレキシビリティのある直線補間が好ましい。
ところが、記録用の画像データに関して画サイズ調整を行う場合は、画質劣化は極力避けなければならないものとなる。つまり、前値補間、直線補間による画サイズ調整は、記録用の画像データに関しては不適切となる場合がある。
【０００９】
また画質劣化を避けるためにはより高次のフィルタを用いることも考えられるが、この場合はハードウエア規模がかなり大きくなってしまうという問題が生ずる。
【００１０】
【課題を解決するための手段】
本発明はこのような問題点に鑑みて、撮像装置において表示用の画像データに関する画サイズ調整処理と、記録用の画像データに対する画サイズ調整処理をそれぞれ好適に実行できるようにすること、及びハードウエア規模をさほど増大させないようにすることを目的とする。
【００１１】
このために撮像装置として、撮像手段から出力された画像データに対して直線補間による画サイズ調整処理を行って表示出力用の画像データを生成する表示用画サイズ調整手段と、撮像手段から出力された画像データに対して曲線補間による画サイズ調整処理を行って、記録媒体への記録用の画像データを生成する記録用画サイズ調整手段とを設けるようにする。
即ち記録用の画像データに関する画サイズ調整は曲線補間により実行することで画質劣化を防止する。一方、表示用の画像データに関する画サイズ調整は直線補間により実行することで、多様な表示動作に対応できるようにする。
【００１２】
また、表示用画サイズ調整手段と記録用画サイズ調整手段では、画サイズ調整処理に用いるラインメモリが共用されるようにすることで、ハードウエア規模の増大を最小限にとどめる。
また、記録用画サイズ調整手段における曲線補間は、画像データをＮ／Ｍ（但し、Ｍ、Ｎは互いに素な正の整数。つまりＮ／Ｍは約分できない値としたとき）に補間する際に、周波数軸上におけるｎ／Ｍ（但しｎ＝１，２，・・・，Ｍ−１）、ｋ／Ｎ（但しｋ＝１，２，・・・，Ｎ−１）に零点を持つ特性となるフィルタリングを行うことで、画質劣化を良好に防止する。
【００１３】
【発明の実施の形態】
以下、本発明の撮像装置の実施の形態としてのデジタルスチルカメラを次の順序で説明する。
１．直線補間及び曲線補間
２．デジタルスチルカメラの回路構成
３．記録用画サイズ調整部
４．表示用画サイズ調整部
【００１４】
１．直線補間及び曲線補間
本例のデジタルスチルカメラでは、後述する表示用画サイズ調整部９で直線補間による画サイズ調整を行い、また記録用画サイズ調整部１０で曲線補間による画サイズ調整を行うものとなる。まずここでは、直線補間及び曲線補間としてのフィルタリングについて説明する。
【００１５】
まず図１、図２で直線補間の原理を説明する。説明上、入力データＸｎ（ｎ＝１，２，・・・）をＮ／Ｍに変換する場合として、Ｍ＝４、Ｎ＝３の例、つまり入力データを３／４に圧縮する例をあげる。
【００１６】
図１（ａ）は所定のサンプリング周波数Ｆｓでサンプルされ、その周波数のクロックレートで入力される入力データＸ１，Ｘ２・・・を示している。この入力データを周波数成分で見ると、図２（ａ）のようにサンプリング周波数Ｆｓを単位として繰り返す特性となる。
このような入力データＸｎを３／４（Ｎ／Ｍ）に直線補間で縮小することは、図１（ｂ）に示すように、まず入力データ（画素データ）をクロックレートが３倍（Ｎ倍）となるようにサンプルポイントを設定し、各サンプルポイントでの入力データＸｎ間の距離比から対応するデータを求め、さらに図１（ｃ）に示すようにそれを１／４（１／Ｍ）に間引くことと等価である。
【００１７】
図１（ｂ）において各サンプルポイントの下方に示した数字は、そのサンプルポイントの両側の入力データ（ＸｎとＸｎ＋１）に対する距離比である。この距離比はフィルタ係数と見ることができる。
そして３／４に縮小されたデータである図１（ｃ）のデータＹ１、Ｙ２・・・についてみると、まずデータＹ１については、図１（ａ）の入力データＸ１、Ｘ２に対して図１（ｂ）のように距離比（３，０）のポイントであるため、
Ｙ１＝（３・Ｘ１＋０・Ｘ２）／３
となる。同様に入力データＸｎと距離比から、
Ｙ２＝（２・Ｘ２＋１・Ｘ３）／３
Ｙ３＝（１・Ｘ３＋２・Ｘ４）／３
Ｙ４＝（３・Ｘ５＋０・Ｘ６）／３
となることが理解される。
【００１８】
即ちこの直線補間は、３倍のサンプルポイントとなる位置に０データを挿入して（１，１，１）（１，１，１）＝（１，２，３，２，１）のフィルタをかけたものと等しいことになる。
周波数特性でみると、図２（ｂ）のようにＦｓ、２Ｆｓのポイント、つまり１／３、２／３のポイントに２重の零点を持つものとなる。
また１／Ｍに間引いた出力データＹ１、Ｙ２・・・については、図２（ｃ）のように（３／４）Ｆｓを単位として繰り返す特性となる。
【００１９】
以上のことからわかるようにＮ／Ｍの直線補間をフィルタ特性として見ると、入力データのサンプリング周波数Ｆｓのｋ／Ｎ倍（ｋ＝１，２，・・・，Ｎ−１）に２重の零点を持つフィルタであり、この特性に「Ｍ」は関与しない。
このため、Ｎ／Ｍの値が１から離れると、Ｍでの再サンプルの結果発生するエリアシングが減衰せず、画像データの場合は画質劣化が著しくなることになる。
【００２０】
次に図３、図４で曲線補間を説明するが、同じく入力データＸｎ（ｎ＝１，２，・・・）をＮ／Ｍに変換する場合として、Ｍ＝４、Ｎ＝３の例、つまり入力データを３／４に圧縮する例をあげる。
この場合は、図３（ａ）のように所定のサンプリング周波数Ｆｓでサンプルされ、その周波数のクロックレートで入力される入力データＸ１，Ｘ２・・・について、０データ挿入によりＮ倍（３倍）にしたデータに対し、サンプリング周波数Ｆｓのｋ／Ｎ倍（ｋ＝１，２，・・・，Ｎ−１）と、ｎ／Ｍ倍（ｎ＝１，２，・・・，Ｍ−１）の周波数ポイントに零点を持つようにフィルタリングを行う（図３（ｂ））。
そして図３（ｃ）のように１／Ｍに間引くことになるが、図３（ｂ）に示した距離比をフィルタ係数と見ることができるため、
Ｙ１＝（３・Ｘ１＋１・Ｘ２）／４
Ｙ２＝（２・Ｘ２＋２・Ｘ３）／４
Ｙ３＝（１・Ｘ３＋３・Ｘ４）／４
Ｙ４＝（３・Ｘ５＋１・Ｘ６）／４
となる。
即ちＭ＝４、Ｎ＝３の場合は（１，１，１，１）（１，１，１）＝（１，２，３，３，２，１）となる。
【００２１】
周波数特性で見ると、図４（ａ）のようにサンプリング周波数Ｆｓを単位として繰り返す入力データＸｎの特性、及び図４（ｃ）の出力データＹｎの特性に対して、図４（ｂ）のようにサンプリング周波数Ｆｓのｋ／Ｎ倍（ｋ＝１，２，・・・，Ｎ−１）と、ｎ／Ｍ倍（ｎ＝１，２，・・・，Ｍ−１）の周波数ポイントに零点を持つようなフィルタ特性となる。これは即ち、図４（ａ）の入力データのキャリア成分を抑圧するとともに、図４（ｃ）の１／Ｍに間引かれた後にキャリアとなる周波数成分をも抑圧するフィルタ特性となり、従って、Ｎ，Ｍの値がどのように設定されていても（変換比がいくらであっても）、エリアシングを減衰させることができる。従って画像データで見れば、視覚上目立つ低周波への折り返しが減衰され、画質劣化を抑えることができるものとなる。
【００２２】
以上のことから、直線補間と曲線補間においてＮ／Ｍに補間する場合のフィルタは次のようになる。まず直線補間は、
【数１】
0003972478.tif 000002
となる。これはＮ＝３の場合は、
（１＋Ｚ-1＋Ｚ-2）2＝（１，１，１）（１，１，１）
＝（１，２，３，２，１）
となり、上記例の通りである。
【００２３】
また曲線補間は、
【数２】
0003972478.tif 000003
となり、これはＮ＝３、Ｍ＝４の場合は上記のように
（１＋Ｚ-1＋Ｚ-2＋Ｚ-3）（１＋Ｚ-1＋Ｚ-2）
＝（１，１，１，１）（１，１，１）
＝（１，２，３，３，２，１）
となる。
【００２４】
この（数１）（数２）の式で表されるフィルタを係数時変のポリフェーズフィルタで構成する場合、ポリフェーズフィルタのタップ数は次のようになる。
まず直線補間の場合は、タップ数Ｔは、
Ｔ＝（２Ｎ−１）／Ｎ
＝２−１／Ｎ＜２
であるため、変換比Ｎ／Ｍをどのような値としても、２タップで構成できる。つまり直線補間のためのフィルタは、簡易な構成であって、かつ変換比の異なる補間処理に対してフレキシビリティの高い回路とすることができ、変換比を変える場合は係数設定の変更などで容易に対応できるものとなる。
【００２５】
一方曲線補間の場合のタップ数Ｔは、
Ｔ≧（Ｍ＋Ｎ−１）／Ｎ
を満たす整数Ｔとなり、Ｍ、Ｎの値、つまり変換比によって必要なタップ数が異なるものとなる。
タップ数ＴからＭの値を考えると、
Ｍ≦（Ｔ−１）Ｎ＋１
となり、つまりタップ数Ｔ＝２の場合はＭはＭ≦Ｎ＋１を満たす整数、タップ数Ｔ＝３の場合はＭはＭ≦２Ｎ＋１を満たす整数である。
即ち変換比をＮ／Ｎ＋１より縮小させる場合はフィルタに必要なタップ数が増えることになる。
【００２６】
以上のことから画像データに対して（数１）のフィルタリングによる直線補間を行う場合は、変換比が１から離れることに従って画質劣化が著しくなる。しかしながら各種の変換比の切り換えが容易でかつ回路構成も簡単となる。
また画像データに対して（数２）のフィルタリングによる曲線補間を行う場合は、変換比によらず高品質な画質を維持できる。その一方で、変換比により必要なタップ数も異なるものとなり各種の変換比の切り換えが容易な回路構成を簡易に実現することは困難である。
【００２７】
２．デジタルスチルカメラの回路構成
以上のような直線補間、曲線補間を利用する本例のデジタルスチルカメラ１の構成を図５で説明する。
図５はデジタルスチルカメラ１のブロック図である。
【００２８】
レンズ系１はズームレンズ、フォーカスレンズなどのレンズと、これらレンズを駆動してフォーカス調整、ズーム調整、アイリス調整を行なうレンズドライバが設けられている部位である。
【００２９】
レンズ系１を介して入射された光線は光電変換素子であるＣＣＤ固体撮像素子３（以下、単にＣＣＤという）に結像される。ＣＣＤ３には光電変換素子が垂直及び水平方向にマトリクス状に配置され、２次元の撮像領域が形成され、１Ｈ（Ｈは水平走査期間）内に１フレーム分の信号電荷を読み出す。
【００３０】
このＣＣＤ４の駆動はタイミング発生部６により行われる。タイミング発生部６はＣＣＤ４の駆動のための基準タイミングを生成するとともに基準タイミングに基づいてＣＣＤ４に対する垂直走査信号、水平走査信号を出力し、ＣＣＤ４の撮像動作を実行させる。また、垂直走査信号、水平走査信号の設定制御等により１チャンネル読出／２チャンネル読出の切り換えも行なう。
【００３１】
ＣＣＤ３から出力される画像データは、ＣＤＳ及びＡ／Ｄ変換回路４に供給される。ＣＤＳ及びＡ／Ｄ変換回路４では、まずＣＤＳ（Correlated Double Sampling：相関二重サンプリング）と呼ばれるサンプル／ホールド動作が行なわれる。これはＣＣＤ３の出力としてはプリチャージレベル（黒レベル）とデータレベル（信号レベル）が交互に出力されることになることから、プリチャージレベルとデータレベルを各々別にサンプリングし、その差分をとることで通常の映像信号の状態にするものである。
このＣＤＳ処理が行なわれた後、ゲイン調整、ダイナミックレンジ調整が行われ、Ａ／Ｄ変換処理が行われてデジタル画像データとして次段のＤＳＰ（Digital Signal Processor）５に出力される。
【００３２】
ＤＳＰ５では入力されるデジタル画像データに対して補正処理や色分離、ホワイトバランス調整、ガンマ補正等の処理を行ない、カラーマトリクス処理でＲ／Ｇ／Ｂ信号を抽出する。そしてそのＲ／Ｇ／Ｂ信号からＹ信号生成及び各種Ｙ信号処理、クロマ信号生成及び各種色信号処理を行なって、輝度信号Ｙ、及び色差信号ＣＲ（＝Ｒ−Ｙ）、ＣＢ（＝Ｂ−Ｙ）という形態で出力する。
出力される輝度信号Ｙ、色差信号ＣＲ、ＣＢのデータ量の比は４：２：２の形態とされる。
また、ＤＳＰ５では輝度信号Ｙ、及び色差信号ＣＲ、ＣＢについての垂直同期信号、水平同期信号や、後述する水平有効映像期間信号（ＸＤＰＨＥＮ）、垂直有効映像期間信号（ＸＤＰＶＥＮ）等を生成し、所要部位に供給する。
【００３３】
ここまでのレンズ系２、タイミング発生部６、ＣＤＳ及びＡ／Ｄ変換回路４、ＤＳＰ５の動作制御はカメラコントローラ８によって行われる。
カメラコントローラ８は、マイクロコンピュータによる形成され、主に撮像動作に関しての制御を行なうことになる。また、その制御動作のための各種定数や設定値などが内部メモリもしくは外部メモリ（ＥＥＰ−ＲＯＭなど）に保持されている。
【００３４】
カメラコントローラ３１はインターフェースコントローラ２３を介して操作部２４の操作を監視している。
操作部２４としてはユーザーが操作する各種キーやスイッチが設けられている。例えばこのデジタルスチルカメラ１をパワーオフ／撮像モード／再生モードに切り換えるメインスイッチや、撮像のためのレリーズボタン（シャッタボタン）、ズーム操作キー、フォーカスモード操作キー、スロトボ発光モードキーなどである。
カメラコントローラ３１はこれらの操作キーやスイッチに応じて、レンズ系２におけるズーム動作、フォーカス動作、アイリス調整動作などを指示する。
また、撮影時の基準となるタイミングをタイミング発生部６に指示し、さらにＣＤＳ及びＡ／Ｄ変換回路４に設定すべきゲイン値などを与える。またＤＳＰ５８における各種処理の制御を行なう。
またＤＳＰ５における処理タイミングを制御することで、ＤＳＰ５においてＣＣＤ３からの出力に同期した状態で信号処理が行なわれるようにする。
またストロボ発光モードとされているときは、レリーズスイッチ３４の操作に同期してストロボユニット３６の駆動も行なう。
【００３５】
ＤＳＰ５から出力される画像データ（輝度信号Ｙ、色差信号ＣＢ、ＣＲ）は表示用画サイズ調整部９に供給され、表示に用いる画像データとしての画サイズ調整が行われる。詳しくは後述するが、ここでは直線補間処理により画サイズ調整を行うことになる。表示用画サイズ調整部９で画サイズ調整（縮小又は拡大）された画像データはビデオＲＡＭコントローラ１１の制御によってビデオＲＡＭ１２に書き込まれる。そしてビデオＲＡＭコントローラ１１の制御に基づく所定タイミングでビデオＲＡＭ１２から読み出される画像データ（輝度信号Ｙ、色差信号ＣＢ、ＣＲ）はビデオエンコーダ１３に供給され、ＲＧＢエンコード処理、デジタル／アナログ変換処理等が行われる。即ちビデオ信号としてのエンコードが行われることになる。また表示する画像にキャラクタ画像が重畳される場合には、発生したキャラクタ画像信号をビデオ信号に重畳して出力する。
【００３６】
このビデオエンコーダ１３からのビデオ信号はビデオ出力部１４から外部モニタ装置に供給され、画像表示させることができる。またデコーダ／ドライバ１５において処理され、例えばビューファインダとしての液晶表示部１６において画像表示出力される。即ちデコーダ／ドライバ１５では供給されたＲＧＢ画像信号に対して液晶表示部１６での表示のためのデコード処理を行ない、インターレース方式による表示駆動を行なう。これにより、液晶表示部１６で撮影時の画像、つまり被写体側からＣＣＤ３によって取り込んだ画像をモニタすることができる。
【００３７】
ＤＳＰ５から出力される画像データはまた、記録用画サイズ調整部１０を介して、もしくは直接、ＤＲＡＭコントローラ１７に供給され、ＤＲＡＭコントローラ１７の制御によってＤＲＡＭ１８に書き込まれる。これは記録媒体であるＰＣカード２５に対する記録データとして扱われる。従って、データ量を少なくして記録する場合は、記録用画サイズ調整部１０で画サイズ調整が実行され、画サイズが縮小されることになる。詳しくは後述するが、この記録用画サイズ調整部１０では曲線補間フィルタリングによる画サイズ調整が行われる。
【００３８】
ＪＰＥＧコントローラ１９及びＪＰＥＧ処理回路２０は、ＤＲＡＭ１８に記憶された画像データに対して、ＪＰＥＧ方式（Joint Photographic Experts Group）による圧縮処理を行なったり、また逆に圧縮処理された画像データを元のデータに伸長する動作を行なう。
記録時にはＪＰＥＧコントローラ１９がＤＲＡＭ１８に記憶された画像データをＪＰＥＧ処理回路２０に供給して圧縮処理を実行させる。圧縮された画像データはＤＲＡＭ２２に格納され、所定タイミングでインターフェースコントローラ２３を介してＰＣカード２５に記録される。
またＰＣカード２５に記録されていた画像データを再生する際には、インターフェースコントローラ２３によりＰＣカード２５から読み込まれた画像データがＤＲＡＭ２２に格納された後、ＪＰＥＧ処理部２０に供給され、伸長処理が行われる。ＪＰＥＧコントローラ１９は伸長処理された画像データを表示用画サイズ調整部９に供給する。
【００３９】
メインコントローラ２１はこれらの各部の全体の制御を行う部位とされる。
即ち操作部２４の操作に応じて、このデジタルスチルカメラ１としては、モニタ動作、記録動作、再生動作が実行されるが、各動作を実現するための制御を実行することになる。また、制御動作のための各種定数や設定値などが内部もしくは外部のメモリ（ＥＥＰ−ＲＯＭなど）に保持されている。
【００４０】
メインコントローラ２１の指示によって各部の動作で実行されるモニタ動作、記録動作、再生動作は次のようになる。
モニタ動作とは、記録動作のためにユーザーが被写体を選択している期間の動作を言い、即ちこの期間は、ＣＣＤ３で撮像される画像を液晶表示部１６もしくはビデオ出力部１４に接続された外部モニタ装置において表示する動作が実行されることになる。
このためメインコントローラ２１はカメラコントローラ８に対して撮像動作を指示するとともに、表示用画サイズ調整部９及びビデオＲＡＭコントローラ１１〜液晶表示部１６までの各部での表示のための動作を指示する。
【００４１】
記録動作はユーザーのシャッター操作に応じて実行される画像記録動作となる。操作部２４におけるシャッタ操作はインターフェースコントローラ２３によって検出されてメインコントローラ２１及びカメラコントローラ８に伝えられるが、このときカメラコントローラ８はＤＳＰ５で検出される輝度レベルを確認して必要であればストロボ７を発光させる。またＣＣＤ３から記録画としての画像データを出力させるようにタイミング発生部６に指示する。
ＣＣＤ３から出力され、ＤＳＰ５での処理により得られた画像データは必要であれば記録用画サイズ調整部１０で調整されてからＤＲＡＭ１８に格納される。そしてＤＲＡＭ１８にフレーム画像が蓄積されたら、上記したようにＪＰＥＧコントローラ１９は、ＤＲＡＭ１８に記憶された画像データをＪＰＥＧ処理回路２０に供給して圧縮処理を実行させ、ＤＲＡＭ２２に格納させる。するとメインコントローラ２１はＤＲＡＭ２２に蓄積された画像データをインターフェースコントローラ２３を介してＰＣカード２５に記録すべく制御を行うことになる。
【００４２】
再生動作はＰＣカード２５に記録されていた画像データをユーザーの操作に応じて再生表示させる動作である。
このときメインコントローラ２１は操作に応じて、インターフェースコントローラ２３によりＰＣカード２５から所要の画像データを読み出させ、ＤＲＡＭ２２に格納させる。するとＪＰＥＧコントローラ１９は、上記したようにＤＲＡＭ２２に格納された画像データについてＪＰＥＧ処理部２０で伸長処理を実行させ、伸長処理された画像データをＤＲＡＭコントローラ１７を介して表示用画サイズ調整部９に供給する。そして表示用画サイズ調整部９で必要な画サイズ調整が行われた後、表示用の画像データとして処理され、ビデオ出力部１４に接続された外部モニタ装置や、液晶表示部１６で表示されることになる。これによりユーザーは撮影してＰＣカード２５に記録しておいた画像を見ることができる。
【００４３】
３．記録用画サイズ調整部
このデジタルスチルカメラ１の記録画像データの最大サイズは水平−垂直方向に１３６０×１０２０画素となる。つまりこれはＣＣＤ３により取り込まれる画像データとしてのサイズである。
ここで、ＰＣカード２５に画像データを記録することに関しては、もちろんこの１３６０×１０２０画素の画像データをそのまま用いてＪＰＥＧ圧縮して記録するようにしてもよい。
しかしながらＰＣカード２５の容量を考えると、画サイズが大きい画像データの記録を行っていく場合、記録可能枚数が少なくなる。そこで本例では、１枚の画像データに関して画サイズを縮小して記録するようにすることで、記録枚数を多くできるモードが用意されている。本例では、ＣＣＤ３から取り込んだ１３６０×１０２０画素の画像データを６４０×４８０画素の画像データに縮小してからＪＰＥＧ圧縮を行ってＰＣカード２５に記録できるようにしており、このような画サイズ変換を、記録用画サイズ変換部１０で実行するようにしている。なおこの場合縮小比率は８／１７となる。
【００４４】
この記録用画サイズ調整部１０では、８／１７の画サイズ縮小を可能とするが、特に本例では記録用画サイズ調整部１０で図３、図４及び（数２）で説明した曲線補間としてのフィルタリングにより画サイズ縮小を行うことで、大きな画質劣化が生じないようにしている。
Ｎ／Ｍ＝８／１７であることから上記（数２）からフィルタの最小構成は、
（１，１，１，１，１，１，１，１）（１，１，１，１，１，１，１，１，１，１，１，１，１，１，１，１，１）と表すことができる。
【００４５】
このフィルタの特性は図６に示すようになる。なお図６において横軸（周波数軸）は、サンプリング周波数Ｆｓ＝８として正規化した値としている。そして図には周波数０．００〜４．００の範囲を示しているが、４．００〜８．００の範囲は、図示する特性が折り返されたものとなる。
図からわかるように、「Ｎ」即ち「８」に関与するポイントとして、サンプリング周波数Ｆｓの１／８、２／８、３／８、４／８、及び４．００〜８．００の範囲として図示していないがサンプリング周波数Ｆｓの５／８、６／８、７／８、８／８、の各ポイントに零点を持つフィルタ特性となる。これは即ち、フィルタへの入力データのキャリア成分を抑圧する特性となる。
また同じく図からわかるように、「Ｍ」即ち「１７」に関与するポイントとして、サンプリング周波数Ｆｓの１／１７、２／１７、３／１７、４／１７、５／１７、６／１７、７／１７、８／１７、及び４．００〜８．００の範囲として図示していないがサンプリング周波数Ｆｓの９／１７、１０／１７、１１／１７、１２／１７、１３／１７、１４／１７、１５／１７、１６／１７、１７／１７、の各ポイントに零点を持つフィルタ特性となる。これは即ち、間引き後にキャリアとなる周波数成分を抑圧するフィルタ特性となる。
【００４６】
従って８／１７の縮小を行うことに関して、エリアシングを減衰させることができ、つまり縮小された画像データにおいて視覚上目立つ低周波への折り返しが減衰されたものとなる。即ち画質劣化を抑えた画サイズ調整ができる。
【００４７】
このフィルタに必要なタップ数Ｔは、Ｎ＝８、Ｍ＝１７であることから、
Ｔ≧（１７＋８−１）／８＝３
となるため、３タップが必要となる。
【００４８】
この８／１７の画サイズ調整を行うフィルタリングの概念を図７に示す。
［０］［１］［２］・・・の［  ］の数字は、それぞれ１つのデータを示している。そのデータとして、図７（ａ）はフィルタに入力される輝度信号としての入力データＹｉｎ、及び処理後の出力データＹｏｕｔを示しており、また図７（ｂ）はフィルタに入力される色差信号としての入力データＣｉｎ、及び処理後の出力データＣｏｕｔを示している。但し、色差信号についてはＣＢ又はＣＲの一方のみで示しているため、入力データのタイミング間隔は輝度信号の２倍としている。
またｃｏｅｆ（０）〜ｃｏｅｆ（７）は、係数時変のポリフェーズフィルタとしての係数を示している。例えば３タップで得られる輝度信号入力Ｙｉｎとしてのデータ［２］［３］［４］に対しては係数ｃｏｅｆ（０）が乗算される。具体的にはデータ［２］に対してｃｏｅｆ（０(1)）の値が乗算され、データ［３］に対してｃｏｅｆ（０(2)）の値が乗算され、データ［３］に対してｃｏｅｆ（０(3)）の値が乗算され、そして各乗算値が加算されて出力データＹｏｕｔ［１］が得られる。
なお、出力データの下部に示した数値（例えば出力データＹｏｕｔ［１］についての−３／８）は、図中矢印の量としての中心タイミングからのずれ量を表し、これは上述したように演算係数と見ることができる値となる。
【００４９】
この図からわかるように、輝度信号としての入力データＹｉｎは、入力データ［０］〜［１７］について、８／１７された出力データ［０］〜［８］が得られる。また色差信号としての入力データＣｉｎは、入力データ［０］〜［３２］について、８／１７とされた出力データ［０］〜［１３］が得られる。
そしてこれらの出力データＹｏｕｔ［０］〜［８］及び出力データＣｏｕｔ［０］〜［１３］については、それぞれ３タップの入力データから下部に示した係数が与えられていることで、曲線補間が実現されているものとなる。
【００５０】
以下、本例の記録用画サイズ調整部１０の構成及び動作について説明していく。
図８は記録用画サイズ調整部１０の内部の構成を示す。記録用画サイズ調整部１０にはフィルタ部３１、制御部３２、出力部３３が設けられる。
フィルタ部３１には、ＤＳＰ５からの輝度データとしての入力としてデータＹｉｎ、及び色差データとしての入力としてデータＣｉｎ（ＣＢ及びＣＲ）が供給される。
【００５１】
そしてデータＹｉｎは、Ｙ水平フィルタ３１ＹＨにおいて水平方向のフィルタリングが行われてデータＹｆ１とされ、続いてＹ垂直フィルタ３１ＹＶにおいて垂直方向のフィルタリングが行われてデータＹｆ２とされる。データＹｉｎは画素数で１３６０×１０２０のデータであり、データＹｆ２は８／１７に縮小された６４０×４８０のデータとなる。
またデータＣｉｎは、Ｃ水平フィルタ３１ＣＨにおいて水平方向のフィルタリングが行われてデータＣｆ１とされ、続いてＣ垂直フィルタ３１ＣＶにおいて垂直方向のフィルタリングが行われてデータＣｆ２とされる。データＣｉｎは画素数で６８０×１０２０のＣＢデータ及び６８０×１０２０のＣＲデータという２チャンネルのデータであり、またデータＣｆ２は８／１７に縮小された３２０×４８０のＣＢデータ及び３２０×４８０のＣＲデータという２チャンネルのデータとなる。
【００５２】
Ｙ水平フィルタ３１ＹＨ、Ｙ垂直フィルタ３１ＹＶ、Ｃ水平フィルタ３１ＣＨ、Ｃ垂直フィルタ３１ＣＶはそれぞれ３タップ、８ポリフェーズフィルタとされる。そして各フィルタに対して、乗算係数としての８ビット値ｃｏｅｆ１０〜１７、ｃｏｅｆ２０〜２７、ｃｏｅｆ３０〜３７が共通に供給され、後述する内部レジスタにセットされる。
【００５３】
フィルタ部３１でのフィルタリングにより画サイズ調整されたデータＹｆ２、Ｃｆ２は、出力部３３に供給され、後段のＤＲＡＭ１８に書き込むためのタイミング調整（位相調整）が行われる。そしてタイミング調整されたデータが出力データＹｏｕｔ、Ｃｏｕｔとして、メモリライトイネーブル信号ＭＷＥＮＯとともに、ＤＲＡＭコントローラ１７に供給され、ＤＲＡＭ１８に書き込まれることになる。
【００５４】
制御部３２は、フィルタ部３１及び出力部３３に対して各種タイミングを規定する信号を出力する。
この制御部３２は、ＤＳＰ５からの水平有効映像期間信号ＸＤＰＨＥＮ、垂直有効映像期間信号ＸＤＰＶＥＮに基づいて各種信号を生成する。即ち水平有効映像期間信号ＸＤＰＨＥＮ、垂直有効映像期間信号ＸＤＰＶＥＮが「Ｌ」レベルの期間において、次に説明する各タイミング信号でフィルタ部３１、出力部３２の動作を実行させる。
【００５５】
まずフィルタ部３１に対しては、８／１７の変換のための間引きタイミング信号ＹＨＥＮ、ＣＨＥＮ、ＹＣＶＥＮを供給するとともに、係数制御信号ＹＨＣＮ、ＹＶＣＮ、ＣＨＣＮ、ＣＶＣＮを供給する。
間引きタイミング信号ＹＨＥＮは、Ｙ水平フィルタ３１ＹＨにおけるデータＹｉｎに対する水平方向の間引きタイミングを規定する。
間引きタイミング信号ＣＨＥＮは、Ｃ水平フィルタ３１ＣＨにおけるデータＣｉｎに対する水平方向の間引きタイミングを規定する。
間引きタイミング信号ＶＣＶＥＮは、Ｙ垂直フィルタ３１ＹＶ及びＣ垂直フィルタ３１ＣＶにおける各垂直方向の間引きタイミングを規定する。
【００５６】
係数制御信号ＹＨＣＮは、ポリフェーズフィルタとしてのＹ水平フィルタ３１ＹＨにおける係数アドレスであり、つまり係数ｃｏｅｆ１０〜１７、ｃｏｅｆ２０〜２７、ｃｏｅｆ３０〜３７をそれぞれ８段階に順次切り換えていく制御を行うための信号である。
係数制御信号ＹＶＣＮ、ＣＨＣＮ、ＣＶＣＮも同様であり、それぞれＹ垂直フィルタ３１ＹＶ、Ｃ水平フィルタ３１ＣＨ、Ｃ垂直フィルタ３１ＣＶに対する係数アドレスとなる。
【００５７】
制御部３２はまた、出力部３３に対してセレクト信号ＹＳＥＬ，ＣＳＥＬ、メモリライトイネーブル信号ＭＷＨＥＮ、ＭＷＶＥＮを出力する。
セレクト信号ＹＳＥＬ，ＣＳＥＬは、出力部３３におけるデータ並び替えの制御信号となる。
メモリライトイネーブル信号ＭＷＨＥＮ、ＭＷＶＥＮは、それぞれＤＲＡＭコントローラ１７に供給するメモリライトイネーブル信号ＭＷＥＮＯの元になる水平成分及び垂直成分である。
【００５８】
Ｙ水平フィルタ３１ＹＨ、Ｙ垂直フィルタ３１ＹＶ、Ｃ水平フィルタ３１ＣＨ、Ｃ垂直フィルタ３１ＣＶのそれぞれの構成を図９〜図１２に示すとともに、図１３〜図１７のタイミングチャートを用いて、フィルタ部３１の動作を説明していく。
【００５９】
まず図１３には入力データＹｉｎ、Ｃｉｎを示している。Ｙ：ＣＢ：ＣＲは４：２：２の割合とされ、従ってＤＳＰ５から入力データＹｉｎとして、クロックＣＫのタイミングで各８ビットのデータＹ０、Ｙ１、Ｙ２・・・が供給されてくるとともに、入力データＣｉｎとして、クロックＣＫのタイミングで各８ビットのデータＣＢ０、ＣＲ０、ＣＢ２、ＣＲ２、ＣＢ４、ＣＲ４・・・が供給されてくることになる。
【００６０】
入力データＹｉｎについては、図９の構成のＹ水平フィルタ３１ＹＨに入力され、図１４に示すように処理されることになる。なお、図１４の処理は水平有効映像期間信号ＸＤＰＨＥＮが「Ｌ」の期間に行われることになる。
【００６１】
Ｙ水平フィルタ３１ＹＨは図９に示すように、入力データＹｉｎに対して、ラッチ回路５１ａ、５１ｂ、５１ｃによるシフトレジスタ５１が設けられ、各ラッチ回路５１ａ、５１ｂ、５１ｃで１クロックタイミングの遅延が行われることで、３タップのデータＳＲ１ｙ、ＳＲ２ｙ、ＳＲ３ｙが得られる。従って図１３に示した入力データＹｉｎに対してデータＳＲ１ｙ、ＳＲ２ｙ、ＳＲ３ｙは図１４に示すようになる。
【００６２】
データＳＲ１ｙ、ＳＲ２ｙ、ＳＲ３ｙはそれぞれスイッチ５２ａ、５２ｂ、５２ｃを介してラッチ回路５３ａ、５３ｂ、５３ｃに入力される。ラッチ回路５３ａ、５３ｂ、５３ｃのラッチ出力データＭＩ１ｙ、ＭＩ２ｙ、ＭＩ３ｙは乗算器５４ａ、５４ｂ、５４ｃに供給される。
【００６３】
ここで、スイッチ５２ａ、５２ｂ、５２ｃは間引きタイミング信号ＹＨＥＮにより切り換えられることになる。このスイッチ５２ａ、５２ｂ、５２ｃによって、ラッチ回路５３ａ、５３ｂ、５３ｃへの入力データが、データＳＲ１ｙ、ＳＲ２ｙ、ＳＲ３ｙと、ラッチ出力データＭＩ１ｙ、ＭＩ２ｙ、ＭＩ３ｙとの間で選択されることで、ラッチ回路５３ａ、５３ｂ、５３ｃのラッチ出力データＭＩ１ｙ、ＭＩ２ｙ、ＭＩ３ｙとしては、データの間引きが行われた状態となる。
つまり時間の進行に伴って、図１４に示す間引きタイミング信号ＹＨＥＮのタイミングでラッチ出力データＭＩ１ｙ、ＭＩ２ｙ、ＭＩ３ｙが、（Ｙ１、Ｙ０、Ｙ−１）→（Ｙ４、Ｙ３、Ｙ２）→（Ｙ６、Ｙ５、Ｙ４）→・・・と切り換えられていくことになり、つまり図７（ａ）の上段に示したように間引きされた３タップのデータが得られることになる。
【００６４】
一方、レジスタ５５ａ、５５ｂ、５５ｃには、それぞれ乗算係数としての８ビット値ｃｏｅｆ１０〜１７、ｃｏｅｆ２０〜２７、ｃｏｅｆ３０〜３７がセットされている。この各レジスタ５５ａ、５５ｂ、５５ｃから乗算器５４ａ、５４ｂ、５４ｃに供給される乗算係数は、係数制御信号（係数アドレス）ＹＨＣＮにより切り換えられていく。
即ち図１４に示すように係数制御信号ＹＨＣＮ＝０の時は、レジスタ５５ａ、５５ｂ、５５ｃからｃｏｅｆ１０、ｃｏｅｆ２０、ｃｏｅｆ３０が出力され、乗算器５４ａ、５４ｂ、５４ｃにおいてそれぞれラッチ出力データＭＩ１ｙ、ＭＩ２ｙ、ＭＩ３ｙと乗算される。つまりこのとき乗算器５４ａでＹ１×ｃｏｅｆ１０、乗算器５４ｂでＹ０×ｃｏｅｆ２０、乗算器５４ｃでＹ−１×ｃｏｅｆ３０という乗算が行われる。
また係数制御信号ＹＨＣＮ＝１の時は、レジスタ５５ａ、５５ｂ、５５ｃからｃｏｅｆ１１、ｃｏｅｆ２１、ｃｏｅｆ３１が出力され、従ってこのときは乗算器５４ａでＹ４×ｃｏｅｆ１１、乗算器５４ｂでＹ３×ｃｏｅｆ２１、乗算器５４ｃでＹ２×ｃｏｅｆ３１という乗算が行われる。
以降同様に乗算係数が切り換えられていくとともに、それぞれラッチ出力データＭＩ１ｙ、ＭＩ２ｙ、ＭＩ３ｙと乗算されていく。
【００６５】
そして乗算器５４ａ、５４ｂ、５４ｃの出力は加算器５６、５７で加算され、丸め処理部５８で処理された後、ラッチ回路５９ａ、５９ｂから成るタイミング調整部５９を介してデータＹｆ１として出力される。
例えば（Ｙ１×ｃｏｅｆ１０）＋（Ｙ０×ｃｏｅｆ２０）＋（Ｙ−１×ｃｏｅｆ３０）＝ＹＨＯ０とされ、また（Ｙ４×ｃｏｅｆ１１）＋（Ｙ３×ｃｏｅｆ２１）＋（Ｙ２×ｃｏｅｆ３１）＝ＹＨＯ１とされ・・・というように、図１４に示すデータＹｆ１（＝ＹＨＯ０、ＹＨＯ１、ＹＨＯ２・・・・）が出力される。このデータＹｆ１は、水平方向に画サイズ調整されたデータであり、画素数で６４０×１０２０のデータとなる。これが次段のＹ垂直フィルタ３１ＹＶに供給されることになる。
【００６６】
なおタイミング調整部５９は、データＹｆ１と、後述するＣ水平フィルタ３１ＣＨからの出力データＣｆ１とのタイミングを調整するものであり、データＹｆ１の出力は図１４に示すように所定期間遅延される。また図１４のようにデータＹｆ１に対してメモリライトイネーブル信号Ｙ−ＭＷＥＮが形成される。
【００６７】
入力データＹｉｎとともにフィルタ部３１に供給される入力データＣｉｎは、図１１の構成のＣ水平フィルタ３１ＣＨに入力され、図１５に示すように処理されることになる。このＨ水平フィルタ３１ＣＨの処理も水平有効映像期間信号ＸＤＰＨＥＮが「Ｌ」の期間に行われる。
【００６８】
Ｃ水平フィルタ３１ＣＨは図１１に示すように、入力データＣｉｎに対して、ラッチ回路８１ａ、８１ｂ１、８１ｂ２、８１ｃ１、８１ｃ２によるシフトレジスタ８１が設けられる。そしてラッチ回路８１ａで１クロックタイミングの遅延が行われ、またラッチ回路８１ｂ１、８１ｂ２、及びラッチ回路８１ｃ１、８１ｃ２、でそれぞれ２クロックタイミングの遅延が行われることで、３タップのデータＳＲ１ｃ、ＳＲ２ｃ、ＳＲ３ｃが得られる。この場合、図１３に示した入力データＣｉｎに対してデータＳＲ１ｃ、ＳＲ２ｃ、ＳＲ３ｃは図１５に示すようになり、つまりデータＣＢ、ＣＲを一対として２クロックづつ遅延されたデータとなる。
【００６９】
データＳＲ１ｃ、ＳＲ２ｃ、ＳＲ３ｃはそれぞれスイッチ８２ａ、８２ｂ、８２ｃを介してラッチ回路８３ａ、８３ｂ、８３ｃに入力される。ラッチ回路８３ａ、８３ｂ、８３ｃのラッチ出力データＭＩ１ｃ、ＭＩ２ｃ、ＭＩ３ｃは乗算器８４ａ、８４ｂ、８４ｃに供給される。
【００７０】
ここで、スイッチ８２ａ、８２ｂ、８２ｃは間引きタイミング信号ＣＨＥＮにより切り換えられることになる。このスイッチ８２ａ、８２ｂ、８２ｃによって、ラッチ回路８３ａ、８３ｂ、８３ｃへの入力データが、データＳＲ１ｃ、ＳＲ２ｃ、ＳＲ３ｃと、ラッチ出力データＭＩ１ｃ、ＭＩ２ｃ、ＭＩ３ｃとの間で選択されることで、ラッチ回路８３ａ、８３ｂ、８３ｃのラッチ出力データＭＩ１ｃ、ＭＩ２ｃ、ＭＩ３ｃとしては、データの間引きが行われた状態となる。
つまり時間の進行に伴って、図１５に示す間引きタイミング信号ＣＨＥＮのタイミングでラッチ出力データＭＩ１ｃ、ＭＩ２ｃ、ＭＩ３ｃが切り換えられていく。但しこの場合は、間引きタイミング信号ＣＨＥＮが２クロック周期の期間のパルスとされていることで、一対のデータＣＢ、ＣＲがまとめて選択されることになる。
これによりＭＩ１ｃ、ＭＩ２ｃ、ＭＩ３ｃとしては、（ＣＢ２、ＣＢ０、ＣＢ−２）→（ＣＲ２、ＣＲ０、ＣＲ−２）→（ＣＢ−６、ＣＢ４、ＣＢ２）→（ＣＲ６、ＣＲ４、ＣＲ２）・・・と切り換えられていくことになり、つまり図７（ｂ）の上段に示したように間引きされた３タップのデータが得られる。
【００７１】
レジスタ８５ａ、８５ｂ、８５ｃには、上記Ｙ水平フィルタ３１ＹＨのレジスタ５５ａ、５５ｂ、５５ｃと同様に、それぞれ乗算係数としての８ビット値ｃｏｅｆ１０〜１７、ｃｏｅｆ２０〜２７、ｃｏｅｆ３０〜３７がセットされている。この各レジスタ８５ａ、８５ｂ、８５ｃから乗算器８４ａ、８４ｂ、８４ｃに供給される乗算係数は、係数制御信号（係数アドレス）ＣＨＣＮにより切り換えられていく。
【００７２】
即ち図１５に示すように係数制御信号ＹＨＣＮ＝０の時は、レジスタ８５ａ、８５ｂ、８５ｃからｃｏｅｆ１０、ｃｏｅｆ２０、ｃｏｅｆ３０が出力され、乗算器８４ａ、８４ｂ、８４ｃにおいてそれぞれラッチ出力データＭＩ１ｃ、ＭＩ２ｃ、ＭＩ３ｃと乗算される。つまりこのとき乗算器８４ａでＣＢ２×ｃｏｅｆ１０、乗算器８４ｂでＣＢ０×ｃｏｅｆ２０、乗算器８４ｃでＣＢ−２×ｃｏｅｆ３０という乗算が行われる。
また係数制御信号ＹＨＣＮ＝１の時は、レジスタ８５ａ、８５ｂ、８５ｃからｃｏｅｆ１１、ｃｏｅｆ２１、ｃｏｅｆ３１が出力され、従ってこのときは乗算器８４ａでＣＲ２×ｃｏｅｆ１０、乗算器８４ｂでＣＲ０×ｃｏｅｆ２０、乗算器８４ｃでＣＲ−２×ｃｏｅｆ３０という乗算が行われる。
さらに係数制御信号ＹＨＣＮ＝２となる次のタイミングでは、レジスタ８５ａ、８５ｂ、８５ｃからｃｏｅｆ１２、ｃｏｅｆ２２、ｃｏｅｆ３２が出力され、従ってこのときは乗算器８４ａでＣＢ６×ｃｏｅｆ１０、乗算器８４ｂでＣＢ４×ｃｏｅｆ２０、乗算器８４ｃでＣＢ２×ｃｏｅｆ３０という乗算が行われる。以降同様に乗算係数が切り換えられていくとともに、それぞれラッチ出力データＭＩ１ｃ、ＭＩ２ｃ、ＭＩ３ｃと乗算されていく。
【００７３】
そして乗算器８４ａ、８４ｂ、８４ｃの出力は加算器８６，８７で加算され、丸め処理部８８で処理された後、ラッチ回路８９を介してデータＣｆ１として出力される。
即ち図１５に示すデータＣｆ１（＝ＣＢＯ０、ＣＲＯ０、ＣＢＯ４、ＣＲＯ４・・・・）が出力されるが、例えばＣＢＯ０＝（ＣＢ２×ｃｏｅｆ１０）＋（ＣＢ０×ｃｏｅｆ２０）＋（ＣＢ−２×ｃｏｅｆ３０）となる。またＣＲＯ０＝（ＣＲ２×ｃｏｅｆ１０）＋（ＣＲ０×ｃｏｅｆ２０）＋（ＣＲ−２×ｃｏｅｆ３０）となる。さらにＣＢＯ４＝（ＣＢ６×ｃｏｅｆ１０）＋（ＣＢ４×ｃｏｅｆ２０）＋（ＣＢ２×ｃｏｅｆ３０）となる。
【００７４】
このデータＣｆ１は、水平方向に画サイズ調整されたデータであり、ＣＢデータ、ＣＲデータとしてそれぞれ画素数で３２０×１０２０のデータとなる。これが次段のＣ垂直フィルタ３１ＣＶに供給されることになる。また図１５のようにデータＣｆ１に対してメモリライトイネーブル信号Ｃ−ＭＷＥＮが形成される。
【００７５】
ここで、上記Ｙ水平フィルタ３１ＹＨからタイミング調整部５９を介して出力されるデータＹｆ１と、このＣ水平フィルタ３１ＣＨから出力されるデータＣｆ１のタイミング関係は図１６のようになる。即ち１水平ライン期間内において、輝度データと色差データは位相がずれたものとなっている。このため後述するように出力部３３で位相合わせ処理が行われる。
【００７６】
Ｙ水平フィルタ３１ＹＨから出力されるデータＹｆ１は図１０に示すＹ垂直フィルタ３１ＹＶにおいて垂直方向のフィルタリングが行われ、またＣ水平フィルタ３１ＣＨから出力されるデータＣｆ１は図１２に示すＣ垂直フィルタ３１ＣＶにおいて垂直方向のフィルタリングが行われる。
いずれの処理も動作は基本的に同様であるため図１７のタイミングチャートを用いて説明するが、この処理は図示するように水平有効映像期間信号ＸＤＰＨＥＮ、垂直有効映像期間信号ＸＤＰＶＥＮが「Ｌ」の期間に行われる。
【００７７】
なお図１０のＹ垂直フィルタ３１ＹＶにおけるスイッチ６０ａ、６０ｂ、及び図１２のＣ垂直フィルタ３１ＣＶにおけるスイッチ９０ａ、９０ｂは、記録用画サイズ調整部１０の処理が行われているときは常にＴＲ端子が接続され、表示用画サイズ調整部９での処理が行われる際にＴＰ端子に切り換えられるものである。従って、Ｙ垂直フィルタ３１ＹＶ、Ｃ垂直フィルタ３１ＣＶの説明に限っては、スイッチ６０ａ、６０ｂ、及びスイッチ９０ａ、９０ｂは存在しないものと捉えてよい。
【００７８】
まずＹ垂直フィルタ３１ＹＶは、図１０に示すようにＦＩＦＯ（ファーストイン−ファーストアウト）方式のラインメモリ６２、６３が設けられ、それぞれ１水平ラインタイミングの遅延が行われるようにされている。
なおラインメモリ６２、６３は、供給されるデータＹｆ１に対して、ラッチ回路６１ａ、６１ｂ、６１ｃで３クロック分遅延された間引きタイミング信号ＹＨＥＮに基づいてデータ記憶を行う。間引きタイミング信号ＹＨＥＮとは上記Ｙ水平フィルタ３１ＹＨにおいてスイッチ５２ａ、５２ｂ、５２ｃの切換制御を行ってデータ間引きを実現した信号であり、これがデータＹｆ１の３クロック分の遅延要素（ラッチ回路５３ａ（又は５３ｂ／５３ｃ）、５９ａ、５９ｂ）にタイミングを合わせて供給されることで、ラインメモリ６２，６３に適正にデータＹｆ１が取り込まれていくことになる。
【００７９】
このＹ垂直フィルタ３１ＹＶでは、ラインメモリ６２，６３による遅延によって、３タップのデータＤＬ１、ＤＬ２、ＤＬ３が得られる。
つまり図１７に示すようにデータＤＬ１、ＤＬ２、ＤＬ３は、１ライン単位で遅延されたデータとして例えばラインデータ（Ｌ１、Ｌ０、Ｌ−１）→（Ｌ２、Ｌ１、Ｌ０）→（Ｌ３、Ｌ２、Ｌ１）→・・・となる。
【００８０】
データＤＬ１、ＤＬ２、ＤＬ３はそれぞれスイッチ６４ａ、６４ｂ、６４ｃを介してラッチ回路６５ａ、６５ｂ、６５ｃに入力される。ラッチ回路６５ａ、６５ｂ、６５ｃのラッチ出力データＭＩ１、ＭＩ２、ＭＩ３は乗算器６６ａ、６６ｂ、６６ｃに供給される。
【００８１】
ここで、スイッチ６４ａ、６４ｂ、６４ｃは間引きタイミング信号ＹＣＶＥＮにより切り換えられる。このスイッチ６４ａ、６４ｂ、６４ｃによって、データＤＬ１、ＤＬ２、ＤＬ３がライン単位で間引かれた状態でラッチ回路６５ａ、６５ｂ、６５ｃへ供給される。従ってラッチ回路６５ａ、６５ｂ、６５ｃのラッチ出力データＭＩ１、ＭＩ２、ＭＩ３は、図１７に示すようにライン単位でデータの間引きが行われた状態となる。
【００８２】
レジスタ６７ａ、６７ｂ、６７ｃには、Ｙ水平フィルタ３１ＹＨと同様に、それぞれ乗算係数としての８ビット値ｃｏｅｆ１０〜１７、ｃｏｅｆ２０〜２７、ｃｏｅｆ３０〜３７がセットされている。この各レジスタ６７ａ、６７ｂ、６７ｃから乗算器６６ａ、６６ｂ、６６ｃに供給される乗算係数は、係数制御信号（係数アドレス）ＹＶＣＮにより切り換えられていく。この場合は、図１７からわかるように係数制御信号ＹＶＣＮに基づいて３ラインもしくは２ライン間隔で、乗算係数が切り換えられていくことになる。
【００８３】
そして例えば図１７に示すように係数制御信号ＹＶＣＮ＝０の時は、乗算器６６ａでＬ１×ｃｏｅｆ１０、乗算器６６ｂでＬ０×ｃｏｅｆ２０、乗算器６６ｃでＬ−１×ｃｏｅｆ３０という乗算が行われる。また係数制御信号ＹＨＣＮ＝１の時は、乗算器６６ａでＬ４×ｃｏｅｆ１１、乗算器６６ｂでＬ３×ｃｏｅｆ２１、乗算器６６ｃでＬ２×ｃｏｅｆ３０という乗算が行われる。
以降同様に乗算係数が切り換えられていくとともに、それぞれラッチ出力データＭＩ１、ＭＩ２、ＭＩ３と乗算されていく。
【００８４】
そして乗算器６６ａ、６６ｂ、６６ｃの出力は加算器６８，６９で加算され、丸め処理部７０で処理された後、ラッチ回路７１を介してデータＹｆ２として出力される。
例えば（Ｌ１×ｃｏｅｆ１０）＋（Ｌ０×ｃｏｅｆ２０）＋（Ｌ−１×ｃｏｅｆ３０）＝ＬＯ０とされ、また（Ｌ４×ｃｏｅｆ１１）＋（Ｌ３×ｃｏｅｆ２１）＋（Ｌ２×ｃｏｅｆ３１）＝ＬＯ１とされ・・・というように、図１７に示すデータＹｆ２（＝ＬＯ０、ＬＯ１、ＬＯ２・・・・）が出力される。
このデータＹｆ２は、水平方向に加えて垂直方向にもサイズ調整されたデータであり、画素数で６４０×４８０のデータとなる。つまりフィルタ部３１で８／１７の画サイズ調整が行われた輝度データとなる。
【００８５】
続いてＣ垂直フィルタ３１ＣＶを説明するが、これも図１２に示すようにＦＩＦＯ（ファーストイン−ファーストアウト）方式のラインメモリ９２、９３が設けられ、それぞれ１水平ラインタイミングの遅延が行われるようにされている。このラインメモリ９２、９３は、供給されるデータＣｆ１に対して、ラッチ回路９１ａ、９１ｂで２クロック分遅延された間引きタイミング信号ＣＨＥＮに基づいてデータ記憶を行う。間引きタイミング信号ＣＨＥＮとは上記Ｃ水平フィルタ３１ＣＨにおいてスイッチ８２ａ、８２ｂ、８２ｃの切換制御を行ってデータ間引きを実現した信号であり、これがデータＣｆ１の２クロック分の遅延要素（ラッチ回路８３ａ（又は８３ｂ／８３ｃ）、８９）にタイミングを合わせて供給されることで、ラインメモリ９２，９３に適正にデータＣｆ１が取り込まれていくことになる。
【００８６】
このＣ垂直フィルタ３１ＣＶでも、ラインメモリ９２，９３による遅延によって、３タップのデータＤＬ１、ＤＬ２、ＤＬ３が得られる。
そしてデータＤＬ１、ＤＬ２、ＤＬ３はそれぞれスイッチ９４ａ、９４ｂ、９４ｃを介してラッチ回路９５ａ、９５ｂ、９５ｃに入力される。さらにラッチ回路９５ａ、９５ｂ、９５ｃのラッチ出力データＭＩ１、ＭＩ２、ＭＩ３は乗算器９６ａ、９６ｂ、９６ｃに供給される。
スイッチ９４ａ、９４ｂ、９４ｃが間引きタイミング信号ＹＣＶＥＮにより切り換えられることで、ラッチ出力データＭＩ１、ＭＩ２、ＭＩ３がライン単位でデータの間引きが行われた状態となることは上記Ｙ垂直フィルタ３１ＹＶと同様である。
なおスイッチ９４ａ、９４ｂ、９４ｃの他端にデータ「８０ｈ」が供給されるようにしているが、色差データは符号付（オフセットバイナリ）コードとされ、８０ｈがゼロコードとなるためである。
【００８７】
レジスタ９７ａ、９７ｂ、９７ｃには、Ｙ垂直フィルタ３１ＹＶと同様に、それぞれ乗算係数としての８ビット値ｃｏｅｆ１０〜１７、ｃｏｅｆ２０〜２７、ｃｏｅｆ３０〜３７がセットされている。そして乗算器９６ａ、９６ｂ、９６ｃに供給される乗算係数は、係数制御信号（係数アドレス）ＹＶＣＮにより切り換えられていく。
そして乗算器９６ａ、９６ｂ、９６ｃの出力は加算器９８，９９で加算され、丸め処理部１００で処理された後、ラッチ回路１０１を介してデータＣｆ２として出力される。以上の処理は図１０、図１７で説明したＹ垂直フィルタ３１ＹＶと同様になる。
このＣ垂直フィルタ３１ＣＶから出力されるデータＣｆ２は、水平方向に加えて垂直方向にもサイズ調整されたデータであり、画素数で３２０×４８０のＣＢデータ及び３２０×４８０のＣＲデータとなる。つまりフィルタ部３１で８／１７の画サイズ調整が行われた色差データとなる。
【００８８】
以上のようにフィルタ部３１で８／１７に変換されたデータＹｆ２、Ｃｆ２は、出力部３３に供給される。そして位相タイミング調整が行われて後段のＤＲＡＭコントローラ１７に出力されることになる。
【００８９】
図１８に出力部３３の構成を示す。
出力部３３は、アンドゲート１１０、ラッチ回路１１１，１１３，１１４，１１６、スイッチ１１２，１１５により構成される。
アンドゲート１１０では制御部３２からのメモリライトイネーブル信号ＭＷＨＥＮ、ＭＷＶＥＮの論理積をとり、これがメモリライトイネーブル信号ＭＷＥＮＹ２とされる。そしてこのメモリライトイネーブル信号ＭＷＥＮＹ２としての１ビットと、Ｙ垂直フィルタ３１ＹＶからの８ビットのデータＹｆ２がスイッチ１１２の０端子に供給され、またラッチ回路１１１を介して１クロック遅延されてデータＹｆ３及びメモリライトイネーブル信号ＭＷＥＮＹ３としてスイッチ１１２の１端子に供給される。
【００９０】
スイッチ１１２は制御部３２からのセレクト信号ＹＳＥＬにより切り換えられる。スイッチ１１２で選択されたデータＹＳＥＬＯ及びメモリライトイネーブル信号ＭＷＥＮＳは、ラッチ回路１１３を介して、出力データＹｏｕｔ及びメモリライトイネーブル信号ＭＷＥＮＯとされてＤＲＡＭコントローラ１７に供給されることになる。
【００９１】
またＣ垂直フィルタ３１ＣＶからの８ビットのデータＣｆ２はスイッチ１１５の０端子に供給され、またラッチ回路１１４を介して１クロック遅延されてデータＣｆ３としてスイッチ１１４の１端子に供給される。
スイッチ１１４は制御部３２からのセレクト信号ＣＳＥＬにより切り換えられる。スイッチ１１４で選択されたデータＣＳＥＬＯは、ラッチ回路１１６を介して、出力データＣｏｕｔとされてＤＲＡＭコントローラ１７に供給されることになる。
【００９２】
この出力部３３による動作は図１９のようになる。
図１９に示すデータＹｆ２、データＣｆ２は、水平期間内では図１６で説明した位相関係となっている。
このようなデータＹｆ２、データＣｆ２と遅延データＹｆ３、Ｃｆ３がそれぞれ図示するようなセレクト信号ＹＳＥＬ、ＣＳＥＬによってスイッチ１１２，１１５で選択されることで、データＹＳＥＬＯ、ＣＳＥＬＯ、メモリライトイネーブル信号ＭＷＥＮＳは、図示するような位相関係になり、これがラッチ回路１１３、１１６で１クロック遅延されることで、図示するような出力データＹｏｕｔ、メモリライトイネーブル信号ＭＷＥＮＯ、出力データＣｏｕｔが得られる。
【００９３】
この図１９の出力データＹｏｕｔ、メモリライトイネーブル信号ＭＷＥＮＯ、出力データＣｏｕｔを図２０（ａ）に示す。後段のＤＲＡＭコントローラ１７では、メモリライトイネーブル信号ＭＷＥＮＯに基づいて出力データＹｏｕｔ、ＣｏｕｔをＤＲＡＭ１８に書き込んでいく。つまりメモリライトイネーブル信号ＭＷＥＮＯがＨレベルとなる破線で囲ったタイミングでＤＲＡＭ１８にデータが書き込まれていく。
そして図からわかるように少なくともメモリライトイネーブル信号ＭＷＥＮＯに規定されるタイミングにおいては、輝度データＹｏｕｔ（ＹＨＯ０、ＹＨＯ３、ＹＨＯ５・・・）と、色差データＣｏｕｔ（ＣＢＯ０、ＣＲＯ０、ＣＢＯ４、ＣＲＯ４、ＣＢＯ８、ＣＲＯ８・・・）との間の位相ずれが調整された状態となっており、これによって図２０（ｂ）のように、輝度データＹｏｕｔ（ＹＨＯ０、ＹＨＯ３、ＹＨＯ５・・・）と、色差データＣｏｕｔ（ＣＢＯ０、ＣＲＯ０、ＣＢＯ４、ＣＲＯ４、ＣＢＯ８、ＣＲＯ８・・・）が適切なタイミングでＤＲＡＭ１８に書き込まれていくことになる。
【００９４】
記録用画サイズ調整部１０では以上のようにデータＹｉｎ、Ｃｉｎに対して７／１８の画像調整が行われ、調整したデータＹｏｕｔ、ＣｏｕｔをＤＲＡＭ１８に格納していくことができる。
そしてこの記録用画サイズ調整部１０では、８／１７の画サイズ縮小に際して図６に示したフィルタ特性での処理を実行することで、大きな画質劣化が生じないようにすることを実現したものとなる。
【００９５】
４．表示用画サイズ調整部
続いて表示用画サイズ調整部９について説明する。
上述したように、本例のデジタルスチルカメラ１の記録画像データの最大サイズは水平−垂直方向に１３６０×１０２０画素である。液晶表示部１６や外部モニタ装置において表示させる画像データとしては、もちろんこのままの画素数のデータでもよいが、その表示装置の仕様により画サイズを縮小しなければならないことも生じる。また拡大表示や縮小表示を行いたい場合もある。このため、１３６０×１０２０画素の画像データに対して或る程度フレキシブルな画サイズ調整が求められるが、このような画サイズ変換を、表示用画サイズ変換部９での直線補間により実行するようにしている。
【００９６】
図２１は表示用画サイズ調整部９の内部の構成を示す。表示用画サイズ調整部９はフィルタ部４１、制御部４２、出力部４３が設けられる。
フィルタ部４１には、ＤＳＰ５からの輝度データとしての入力としてデータＹｉｎ、及び色差データとしての入力としてデータＣｉｎ（ＣＢ及びＣＲ）が供給される。
【００９７】
そしてデータＹｉｎは、Ｙ水平フィルタ４１ＹＨにおいて水平方向のフィルタリングが行われてデータＹｆ１１とされ、続いてＹ垂直フィルタ４１ＹＶにおいて垂直方向のフィルタリングが行われてデータＹｆ１２とされる。データＹｉｎは画素数で１３６０×１０２０のデータであり、データＹｆ２はフィルタ係数及び間引きタイミングによって規定された比率で縮小されたデータとなる。
またデータＣｉｎは、Ｃ水平フィルタ４１ＣＨにおいて水平方向のフィルタリングが行われてデータＣｆ１１とされ、続いてＣ垂直フィルタ４１ＣＶにおいて垂直方向のフィルタリングが行われてデータＣｆ１２とされる。データＣｉｎは画素数で６８０×１０２０のＣＢデータ及び６８０×１０２０のＣＲデータという２チャンネルのデータであり、またデータＣｆ２は所定の比率で縮小された２チャンネルのデータとなる。
【００９８】
上述したように直線補間の場合、フィルタは２タップで構成できる。このためＹ水平フィルタ４１ＹＨ、Ｙ垂直フィルタ４１ＹＶ、Ｃ水平フィルタ４１ＣＨ、Ｃ垂直フィルタ４１ＣＶはそれぞれ２タップ構成とされる。
またこの例ではＹ水平フィルタ４１ＹＨ、Ｃ水平フィルタ４１ＣＨは３ポリフェーズフィルタ、Ｃ垂直フィルタ４１ＣＶ、Ｙ垂直フィルタ４１ＹＶは４ポリフェーズフィルタとされる。
そしてＹ水平フィルタ４１ＹＨ、Ｃ水平フィルタ４１ＣＨに対しては、乗算係数としての８ビット値ｃｏｅｆ４０〜４２、ｃｏｅｆ５０〜５２が共通に供給され、後述する内部レジスタにセットされる。
またＹ垂直フィルタ４１ＹＶ、Ｃ垂直フィルタ４１ＣＶに対しては、乗算係数としての８ビット値ｃｏｅｆ６０〜６３、ｃｏｅｆ７０〜７３が共通に供給され、内部レジスタにセットされる。
【００９９】
フィルタ部４１でのフィルタリングにより画サイズ調整されたデータＹｆ２、Ｃｆ２は、出力部４３に供給され、後段のビデオＲＡＭコントローラ１１に供給するための処理が行われる。そしてその直線補間により得られたデータが出力データＹｏｕｔ、Ｃｏｕｔとして、メモリライトイネーブル信号ＭＷＥＮＯとともに、ビデオＲＡＭコントローラ１１に供給され、ビデオＲＡＭ１２に書き込まれることになる。
【０１００】
制御部４２は、フィルタ部４１及び出力部４３に対して各種タイミングを規定する信号を出力する。
この制御部４２は、ＤＳＰ５からの水平有効映像期間信号ＸＤＰＨＥＮ、垂直有効映像期間信号ＸＤＰＶＥＮに基づいて各種信号を生成する。即ち水平有効映像期間信号ＸＤＰＨＥＮ、垂直有効映像期間信号ＸＤＰＶＥＮが「Ｌ」レベルの期間において、各タイミング信号でフィルタ部４１、出力部４２の動作を実行させる。
フィルタ部４１に対するタイミング信号としては、Ｎ／Ｍの変換のための間引きタイミング信号ＹＨＥＮ、ＣＨＥＮ、ＹＣＶＥＮ、及び係数時変のための係数制御信号（係数アドレス）ＹＨＣＮ、ＹＶＣＮ、ＣＨＣＮ、ＣＶＣＮとなる。
【０１０１】
Ｙ水平フィルタ４１ＹＨ、Ｙ垂直フィルタ４１ＹＶ、Ｃ水平フィルタ４１ＣＨ、Ｃ垂直フィルタ４１ＣＶのそれぞれの構成を図２２〜図２５に示す。
なおＤＳＰ５からの入力データＹｉｎ、Ｃｉｎは、図１３に示したとおりとなる。
【０１０２】
入力データＹｉｎについては、図２２の構成のＹ水平フィルタ４１ＹＨに入力される。
Ｙ水平フィルタ４１ＹＨは図示するように、入力データＹｉｎに対して、ラッチ回路１５１ａ、１５１ｂによるシフトレジスタ１５１が設けられ、各ラッチ回路１５１ａ、１５１ｂで１クロックタイミングの遅延が行われることで、２タップのデータが得られる。
【０１０３】
ラッチ回路１５１ａ、１５１ｂからのデータはそれぞれスイッチ１５２ａ、１５２ｂを介してラッチ回路１５３ａ、１５３ｂに入力される。ラッチ回路１５３ａ、１５３ｂのラッチ出力データは乗算器１５４ａ、１５４ｂに供給される。
スイッチ１５２ａ、１５２ｂは間引きタイミング信号ＹＨＥＮにより切り換えられることになり、上記記録用画サイズ調整部１０のＹ水平フィルタ３１ＹＨと同様に、この動作によって、ラッチ回路１５３ａ、１５３ｂのラッチ出力データとしては、データの間引きが行われた状態となる。
【０１０４】
一方、レジスタ１５５ａ、１５５ｂには、それぞれ乗算係数としての８ビット値ｃｏｅｆ４０〜４２、ｃｏｅｆ５０〜５２がセットされている。この各レジスタ１５５ａ、１５５ｂから乗算器１５４ａ、１５４ｂに供給される乗算係数は、係数制御信号（係数アドレス）ＹＨＣＮにより切り換えられていく。これも基本的には上記記録用画サイズ調整部１０のＹ水平フィルタ３１ＹＨと同様の動作となる。
【０１０５】
乗算器１５４ａ、１５４ｂでは、ラッチ回路１５３ａ、１５３ｂのラッチ出力データと、順次切り換えられて供給される乗算係数ｃｏｅｆ４０〜４２、ｃｏｅｆ５０〜５２の間で乗算が行われていく。
そして乗算器１５４ａ、１５４ｂの出力は加算器１５６で加算され、丸め処理部１５８で処理された後、ラッチ回路１５９ａ、１５９ｂから成るタイミング調整部１５９を介してデータＹｆ１１として出力される。
このデータＹｆ１１は、水平方向に画サイズ調整されたデータであり、これが次段のＹ垂直フィルタ４１ＹＶに供給されることになる。
【０１０６】
ここで直線補間を実行する際に、水平方向に関してＮ１／Ｍ１の変換比での処理を実行するとし、Ｎ１＝３であるとすると、上記のように各３つの乗算係数が用意され、また各タップに対して対になる係数は、係数Ｋと係数１−Ｋの関係となる。即ち図中の表に示すように乗算係数ｃｏｅｆ４０＝１／３、ｃｏｅｆ５０＝２／３となる。
同様に、乗算係数ｃｏｅｆ４１＝２／３、ｃｏｅｆ５１＝１／３となり、さらに乗算係数ｃｏｅｆ４２＝３／３、ｃｏｅｆ５２＝０となる。
これにより図１、図２で説明した直線補間としての処理が実現される。
【０１０７】
入力データＹｉｎとともにフィルタ部４１に供給される入力データＣｉｎは、図２４の構成のＣ水平フィルタ４１ＣＨに入力される。
Ｃ水平フィルタ４１ＣＨは図示するように、入力データＣｉｎに対して、ラッチ回路１８１ａ、１８１ｂ１、１８１ｂ２によるシフトレジスタ１８１が設けられる。そしてラッチ回路１８１ａで１クロックタイミングの遅延が行われ、またラッチ回路１８１ｂ１、１８１ｂ２で２クロックタイミングの遅延が行われることで、２タップのデータが得られる。この場合、上述した記録用画サイズ調整部１０のＣ水平フィルタ３１ＣＨと同様にデータＣＢ、ＣＲを一対として２クロック遅延されたデータとなる。
【０１０８】
２タップのデータはそれぞれスイッチ１８２ａ、１８２ｂを介してラッチ回路１８３ａ、１８３ｂに入力される。ラッチ回路１８３ａ、１８３ｂのラッチ出力データは乗算器１８４ａ、１８４ｂに供給される。
そしてスイッチ１８２ａ、１８２ｂは間引きタイミング信号ＣＨＥＮにより切り換えられ、これによってラッチ出力データとしては、データの間引きが行われた状態となる。
【０１０９】
レジスタ１８５ａ、１８５ｂには、上記Ｙ水平フィルタ４１ＹＨのレジスタ１５５ａ、１５５ｂと同様に、それぞれ乗算係数ｃｏｅｆ４０〜４２、ｃｏｅｆ５０〜５２がセットされている。この表示用画サイズ調整部９では水平方向に関してＮ１／Ｍ１の変換比での処理を実行する際にＮ１＝３としており、従って乗算係数ｃｏｅｆ４０〜４２、ｃｏｅｆ５０〜５２の値は図２２に示したとおりとなる。
この各レジスタ１５５ａ、１５５ｂから乗算器１５４ａ、１５４ｂに供給される乗算係数は、係数制御信号（係数アドレス）ＣＨＣＮにより切り換えられていく。
【０１１０】
乗算器１８４ａ、１８４ｂでは、ラッチ回路１８３ａ、１８３ｂのラッチ出力データと、順次切り換えられて供給される乗算係数ｃｏｅｆ４０〜４２、ｃｏｅｆ５０〜５２の間で乗算が行われていく。
そして乗算器１８４ａ、１８４ｂの出力は加算器１８６で加算され、丸め処理部１８８で処理された後、ラッチ回路１８９を介してデータＣｆ１１として出力される。
このデータＣｆ１１は、直線補間により水平方向に画サイズ調整されたデータであり、これが次段のＣ垂直フィルタ４１ＣＶに供給されることになる。
【０１１１】
Ｙ水平フィルタ４１ＹＨから出力されるデータＹｆ１１は図２３に示すＹ垂直フィルタ４１ＹＶにおいて垂直方向のフィルタリングが行われ、またＣ水平フィルタ４１ＣＨから出力されるデータＣｆ１１は図２５に示すＣ垂直フィルタ４１ＣＶにおいて垂直方向のフィルタリングが行われる。
【０１１２】
まずＹ垂直フィルタ４１ＹＶは、２タップ構成とするものであるが、この例では１ラインの遅延のためのラインメモリは設けられていない。
上記図１０に示したＹ垂直フィルタ３１ＹＶにおけるスイッチ６０ａ、６０ｂは、表示用画サイズ調整部９での処理が行われる際にＴＰ端子に切り換えられるものである。つまり表示用画サイズ調整部９での処理が行われている際には、データＹｆ１１は図２３及び図１０に示す▲１▼の経路により、記録用画サイズ調整部１０内のＹ垂直フィルタ３１ＹＶにおけるラインメモリ６２に供給され、またラインメモリ６２の出力が▲２▼の経路により戻されるものとなる。即ちラインメモリ６２が共用されるようにしている。
そしてこれにより、この図２３のＹ垂直フィルタ４１ＹＶでは、ラインメモリ６２による遅延信号と非遅延信号としての２タップのデータが得られる。
【０１１３】
２タップのデータはそれぞれスイッチ１６４ａ、１６４ｂを介してラッチ回路１６５ａ、１６５ｂに入力される。ラッチ回路１６５ａ、１６５ｂのラッチ出力データは乗算器１６６ａ、１６６ｂに供給される。
そしてスイッチ１６４ａ、１６４ｂが間引きタイミング信号ＹＣＶＥＮにより切り換えられることでラッチ回路１６５ａ、１６５ｂのラッチ出力データはライン単位でデータの間引きが行われた状態となる。
【０１１４】
レジスタ１６７ａ、１６７ｂには、それぞれ乗算係数としての８ビット値ｃｏｅｆ６０〜６３、ｃｏｅｆ７０〜７３がセットされている。この各レジスタ１６７ａ、１６７ｂから乗算器１６６ａ、１６６ｂに供給される乗算係数は、係数制御信号（係数アドレス）ＹＶＣＮにより切り換えられていく。つまりこの場合は、係数制御信号ＹＶＣＮに基づいて所要のライン間隔で、乗算係数が切り換えられていくことになる。そして乗算器１６６ａ、１６６ｂでは、ラッチ回路１６５ａ、１６５ｂのラッチ出力データと、順次切り換えられて供給される乗算係数ｃｏｅｆ６０〜６３、ｃｏｅｆ７０〜７３の間で乗算が行われていく。
そして乗算器１６６ａ、１６６ｂの出力は加算器１６８で加算され、丸め処理部１７０で処理された後、ラッチ回路１７１を介してデータＹｆ１２として出力される。
このデータＹｆ１２は、水平方向に加えて垂直方向にもサイズ調整されたデータとなる。
【０１１５】
ここで直線補間を実行する際に、垂直方向に関してＮ２／Ｍ２の変換比での処理を実行するとし、Ｎ２＝４であるとすると、上記のように各４つの乗算係数が用意され、また各タップに対して対になる係数は、係数Ｋと係数１−Ｋの関係となる。即ち図中の表に示すように乗算係数ｃｏｅｆ６０＝１／４、ｃｏｅｆ７０＝３／４となる。
同様に、乗算係数ｃｏｅｆ６１＝２／４、ｃｏｅｆ７１＝２／４となり、さらに乗算係数ｃｏｅｆ６２＝３／４、ｃｏｅｆ７２＝１／４となる。さらに乗算係数ｃｏｅｆ６３＝４／４、ｃｏｅｆ７３＝０となる。
これにより図１、図２で説明した直線補間としての処理が実現される。
【０１１６】
次にＣ垂直フィルタ４１ＣＶを図２５に示す。このフィルタも２タップ構成とするものであるが、１ラインの遅延のためのラインメモリは設けられていない。そして上記図１２に示したＣ垂直フィルタ３１ＣＶにおけるスイッチ９０ａ、９０ｂは、表示用画サイズ調整部９での処理が行われる際にＴＰ端子に切り換えられるものであり、つまり表示用画サイズ調整部９での処理が行われている際には、データＣｆ１１は図２５及び図１２に示す▲３▼の経路により、記録用画サイズ調整部１０内のＣ垂直フィルタ３１ＣＶにおけるラインメモリ９２に供給され、またラインメモリ９２の出力が▲４▼の経路により戻されるものとなる。即ちラインメモリ９２が共用される。
そしてこれにより、この図２５のＣ垂直フィルタ４１ＣＶでは、ラインメモリ９２による遅延信号と非遅延信号としての２タップのデータが得られる。
【０１１７】
２タップのデータはそれぞれスイッチ１９４ａ、１９４ｂを介してラッチ回路１９５ａ、１９５ｂに入力される。ラッチ回路１９５ａ、１９５ｂのラッチ出力データは乗算器１９６ａ、１９６ｂに供給される。
そしてスイッチ１９４ａ、１９４ｂが間引きタイミング信号ＹＣＶＥＮにより切り換えられることでラッチ回路１９５ａ、１９５ｂのラッチ出力データはライン単位でデータの間引きが行われた状態となる。
【０１１８】
レジスタ１９７ａ、１９７ｂには、図２３のレジスタ１６７ａ、１６７ｂと同様の値としての乗算係数ｃｏｅｆ６０〜６３、ｃｏｅｆ７０〜７３がセットされている。この各レジスタ１９７ａ、１９７ｂから乗算器１９６ａ、１９６ｂに供給される乗算係数は、係数制御信号（係数アドレス）ＹＶＣＮにより切り換えられていく。そして乗算器１９６ａ、１９６ｂでは、ラッチ回路１９５ａ、１９５ｂのラッチ出力データと、順次切り換えられて供給される乗算係数ｃｏｅｆ６０〜６３、ｃｏｅｆ７０〜７３の間で乗算が行われていく。
乗算器１９６ａ、１９６ｂの出力は加算器１９８で加算され、丸め処理部２００で処理された後、ラッチ回路２０１を介してデータＣｆ１２として出力される。
このデータＣｆ１２は、水平方向に加えて垂直方向にもサイズ調整されたデータとなる。
【０１１９】
以上のようにフィルタ部４１で画サイズ調整されたデータＹｆ１２、Ｃｆ１２は、出力部４３において所要の処理が施され、後段のビデオＲＡＭコントローラ１１に出力されることになる。
【０１２０】
表示用画サイズ調整部９では以上のような構成のフィルタにより直線補間を行って画サイズ調整を行うようにしているが、直線補間の場合は変換比が変わってもフィルタのタップ数は２タップでよい。また目的とする変換比に応じて乗算係数を変更すればよく、その際も乗算係数は係数Ｋ及び１−Ｋとして容易に設定することができる。
即ち、直線補間であることで、変換比によっては画質が大きく劣化することもあり得るが、単に表示用に用いる画像データとしては、これはさほどの欠点とはならない。そして逆に、変換比をフレキシブルにコントロールできることで、表示デバイスの仕様への対応や、縮小表示、拡大表示といった要望にも容易かつ多様に対応できることになり、表示用データの画サイズ調整処理として好適なものとなる。
【０１２１】
また本例ではＹ垂直フィルタ４１ＹＶ及びＣ垂直フィルタ４１ＣＶにおいては、記録用画サイズ調整部１０内のＹ垂直フィルタ３１ＹＶ、Ｃ垂直フィルタ３１ＣＶにおけるラインメモリを用いるようにしているため、比較的回路規模の大きいものであるラインメモリを不要とし、回路規模の削減をはかっている。これにより、表示用画サイズ調整部９と記録用画サイズ調整部１０を設けることによる回路規模の増大は最小限にとどめることができる。
【０１２２】
以上実施の形態の例について説明してきたが、本発明は上記例に限らず、多様な変形例が考えられる。
また上記例は記録用画サイズ調整部１０において８／１７の縮小を実行するものとしているが、これ以外の変換比を設定する場合ももちろんあり得る。また記録用画サイズ調整部１０、表示用画サイズ調整部９におけるデジタルフィルタ及びその周辺回路の構成は各種多様な例が考えられることはいうまでもない。
【０１２３】
【発明の効果】
以上説明したように本発明の撮像装置は、撮像手段から出力された画像データに対して直線補間による画サイズ調整処理を行って表示出力用の画像データを生成する表示用画サイズ調整手段と、撮像手段から出力された画像データに対して曲線補間による画サイズ調整処理を行って、記録媒体への記録用の画像データを生成する記録用画サイズ調整手段とを設けるようにしている。従って記録用の画像データに関しては画サイズ調整による画質劣化を防止でき、高品質な画像データを記録媒体に記録できるという効果がある。一方、表示用の画像データに関しては簡易な構成の直線補間により実行することで、変換比の変更などにも容易に対応でき、拡大表示や縮小表示などの多様な表示動作に対応できる。また撮像装置に設けられるビューファインダーや、接続される外部モニタ装置などの仕様にも容易に対応できる。
【０１２４】
また、表示用画サイズ調整手段と記録用画サイズ調整手段では、画サイズ調整処理に用いるラインメモリが共用されるようにすることで、比較的規模の大きいラインメモリを有効利用でき、ハードウエア規模の増大を最小限にとどめることができる。
【０１２５】
また、記録用画サイズ調整手段における曲線補間は、画像データをＮ／Ｍ（Ｍ、Ｎは互いに素な正の整数）に補間する際に、周波数軸上におけるｎ／Ｍ（但しｎ＝１，２，・・・，Ｍ−１）、ｋ／Ｎ（但しｋ＝１，２，・・・，Ｎ−１）に零点を持つ特性となるフィルタリングを行うことで、画質劣化を良好に防止することができ、記録データとしての品質を保つことに好適である。
【図面の簡単な説明】
【図１】直線補間の説明図である。
【図２】直線補間での周波数特性の説明図である。
【図３】曲線補間の説明図である。
【図４】曲線補間での周波数特性の説明図である。
【図５】本発明の実施の形態のデジタルスチルカメラのブロック図である。
【図６】実施の形態の記録用画サイズ調整部のフィルタ特性の説明図である。
【図７】実施の形態の記録用画サイズ調整部のフィルタリング概念の説明図である。
【図８】実施の形態の記録用画サイズ調整部のブロック図である。
【図９】実施の形態の記録用画サイズ調整部のＹ水平フィルタのブロック図である。
【図１０】実施の形態の記録用画サイズ調整部のＹ垂直フィルタのブロック図である。
【図１１】実施の形態の記録用画サイズ調整部のＣ水平フィルタのブロック図である。
【図１２】実施の形態の記録用画サイズ調整部のＣ垂直フィルタのブロック図である。
【図１３】実施の形態の記録用画サイズ調整部への入力データの説明図である。
【図１４】実施の形態のＹ水平フィルタの動作の説明図である。
【図１５】実施の形態のＣ水平フィルタの動作の説明図である。
【図１６】実施の形態のＹ水平フィルタ及びＣ水平フィルタの出力タイミングの説明図である。
【図１７】実施の形態のＹ垂直フィルタ及びＣ垂直フィルタの動作の説明図である。
【図１８】実施の形態の記録用画サイズ調整部の出力部のブロック図である。
【図１９】実施の形態の記録用画サイズ調整部の出力部の動作の説明図である。
【図２０】実施の形態の記録用画サイズ調整部の出力データの説明図である。
【図２１】実施の形態の表示用画サイズ調整部のブロック図である。
【図２２】実施の形態の表示用画サイズ調整部のＹ水平フィルタのブロック図である。
【図２３】実施の形態の表示用画サイズ調整部のＹ垂直フィルタのブロック図である。
【図２４】実施の形態の表示用画サイズ調整部のＣ水平フィルタのブロック図である。
【図２５】実施の形態の表示用画サイズ調整部のＣ垂直フィルタのブロック図である。
【符号の説明】
１  デジタルスチルカメラ、２  レンズ系、３  ＣＣＤ、４  ＣＤＳ及びＡ／Ｄ変換回路、５  ＤＳＰ、６  タイミング発生部、７  ストロボ、８  カメラコントローラ、９  表示用画サイズ調整部、１０  記録用画サイズ調整部、１１  ビデオＲＡＭコントローラ、１２  ビデオＲＡＭ、１３  ビデオエンコーダ、１４  ビデオ出力部、１５  デコーダ／ドライバ、１６  液晶表示部、１７  ＤＲＡＭコントローラ、１８  ＤＲＡＭ、１９  ＪＰＥＧコントローラ、２０  ＪＰＥＧ処理部、２１  メインコントローラ、２２  ＤＲＡＭ、２３  インターフェースコントローラ、２４  操作部、２５  ＰＣカード、３１  フィルタ部、３２制御部、３３  出力部、３１ＹＨ  Ｙ水平フィルタ、３１ＹＶ  Ｙ垂直フィルタ、３１ＣＨ  Ｃ水平フィルタ、３１ＣＶ  Ｃ垂直フィルタ、４１  フィルタ部、４２  制御部、４３  出力部、４１ＹＨ  Ｙ水平フィルタ、４１ＹＶ  Ｙ垂直フィルタ、４１ＣＨ  Ｃ水平フィルタ、４１ＣＶ  Ｃ垂直フィルタ
【図１】
0003972478.tif 000004
【図２】
0003972478.tif 000005
【図３】
0003972478.tif 000006
【図４】
0003972478.tif 000007
【図５】
0003972478.tif 000008
【図６】
0003972478.tif 000009
【図７】
0003972478.tif 000010
【図８】
0003972478.tif 000011
【図９】
0003972478.tif 000012
【図１０】
0003972478.tif 000013
【図１１】
0003972478.tif 000014
【図１２】
0003972478.tif 000015
【図１３】
0003972478.tif 000016
【図１４】
0003972478.tif 000017
【図１５】
0003972478.tif 000018
【図１６】
0003972478.tif 000019
【図１７】
0003972478.tif 000020
【図１８】
0003972478.tif 000021
【図１９】
0003972478.tif 000022
【図２０】
0003972478.tif 000023
【図２１】
0003972478.tif 000024
【図２２】
0003972478.tif 000025
【図２３】
0003972478.tif 000026
【図２４】
0003972478.tif 000027
【図２５】
0003972478.tif 000028