(57)【特許請求の範囲】
【請求項１】
半導体素子に逆方向電流を通電し、半導体素子にかかる逆方向耐電圧を測定する半導体素子の特性検査方法において、半導体素子に逆方向電流を通電する期間を複数のステップに分割すると共に、半導体素子に通電される逆方向電流値が上昇し、次いで、下降するように各ステップにおける逆方向電流値を設定し、半導体素子の逆方向耐電圧波形の立ち上がり勾配の急峻度に応じて各ステップの長さを変更することを特徴とする半導体素子の特性検査方法。
【請求項２】
逆方向電流値を上昇させている時であって、半導体素子に所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値と、逆方向電流値を下降させている時であって、半導体素子に前記所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値との差分が、予め定められた値以下になるまで、各ステップの長さを長くすることを特徴とする請求項１に記載の半導体素子の特性検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被測定素子としての半導体素子に逆方向の電流を通電してその時の逆方向耐電圧を測定する半導体素子の特性検査方法に関するするものである。
【０００２】
【従来の技術】
従来のこの種の半導体素子の特性検査方法として、例えば特公平７−１１５５８号に記載された方法がある。
この特性検査方法は、ダイオードの逆方向電圧波形の変化、例えば、逆方向ドリフト波形、ループ波形等の異常を呈する不良品、及びダイオードの順方向電圧降下波形の変化、例えば順方向ドリフト波形、順方向電圧降下波形のふらつき等を呈する不良品を高速に検索でき、また、第１回目の測定後に特性変化してしまうような不良品を第２回目の測定で確実に検出できるようにした合計２回の検査を行なう検査方法である。
【０００３】
上記の特性検査方法の具体的な測定シーケンスを図３に示す。すなわち、ここでは、被測定素子としてダイオードを例にするが、被検査ダイオードの検査測定においては、逆方向耐電圧波形１の第１回目の測定と、順方向電圧降下波形２の第１回目の測定と、順方向電圧降下波形２０の第２回目の測定と、逆方向耐電圧波形１０の第２回目の測定とが、行なわれる。
【０００４】
また、本発明者が先に改良技術として提案した特願２００１−１１６３２９号に示されているように、逆方向耐電圧波形測定では、図４に示すように、第１回目に逆電流ＩＲ１が通電される期間が、例えば逆電流値の上昇時の６ステップ、および、逆電流値の下降時の６ステップに分割され、第２回目に逆電流ＩＲ２が通電される期間が、例えば逆電流値の上昇時の６ステップ、および、逆電流値の下降時の６ステップに分割され、各ステップにおいて逆方向耐電圧（ＶＲ）値が測定されている。
【０００５】
次に、上記半導体素子の特性検査方法を実施するための回路を図５に示す。
すなわち、この特性試験回路は、電流制御用スイッチング素子Ｑに所定の電圧を供給する直流電源Ｅと、Ｄ／ＡコンバータＣＮ１で設定した電流で動作し、前記スイッチング素子Ｑに所定の電流を供給する順方向定電流アンプ回路ＡＭＰと、該定電流アンプ回路ＡＭＰからの電流により前記スイッチング素子Ｑがオンした時に所定の電流が供給される被測定素子ＤＵＴと、該被測定素子ＤＵＴに流れる電流を検出し、前記順方向定電流アンプ回路ＡＭＰにフィードバックさせ、前記Ｄ／Ａコンバータで設定した定電流が被測定素子ＤＵＴに通電されるようにした電流検出抵抗ＲＳと、当該通電時における被測定素子ＤＵＴの順方向電圧を測定するＡ／ＤコンバータＣＮ２とを備えている。
【０００６】
上記のように構成された特性試験回路を利用して逆方向耐電圧を測定する場合、ＤＵＴのＡＦ／ＫＦ電極間に、図６に示すような波形の逆電流ＩＲが印加される。すなわち、図６に示すように、逆電流ＩＲの通電期間が、逆電流値の上昇時の６ステップ、および、逆電流値の下降時の６ステップに分割され、図４に示したように、逆電流が第１回目及び第２回目の合計２回通電され、各ステップにおいて逆方向耐電圧が測定される。なお、実際には、図３の測定シーケンスで示したように第１回目に逆方向耐電圧波形を測定する後と、第２回目に逆方向耐電圧波形を測定する前とに順方向電圧降下波形の測定を行なうが、これは、以下の本発明を説明する上で要旨外となるため、その説明は省略する。
【０００７】
そこで、本来であれば図６に示したように、逆方向耐電圧波形が時間ｔ１〜ｔ４間において平坦な波形となる筈であるが、ある条件下においては、図７のような波形を示してしまう場合があることが分かってきた。すなわち、図７に示す逆方向耐電圧波形（ＶＲ）では、時間ｔ＝２〜６ｍｓに凹み（Ｈｅ）が生じている。本来であれば、プレテスト（ＰＩＲ）後の逆方向耐電圧波形に凹み（Ｈｅ）を生じることなく図７に破線で示したように水平のまま、つまり電圧が略一定となる筈である。
【０００８】
上記のように逆方向耐電圧波形に凹み（Ｈｅ）を生じているということは、被測定素子（ＤＵＴ）に対して正規の逆方向電圧が印加されていないことを意味し、そのため正しい測定が行なわれていなことになる。
このようになってしまう原因を調査したところ、図８中に示したように、ＤＵＴの特性には大別して２種類のカーブ・トレーサ波形を示すものがあることが分かった。
【０００９】
すなわち、図８は縦軸に逆方向電流（ＩＲ）を、横軸に逆方向電圧（ＶＲ）を採ったＤＵＴのカーブ・トレーサ波形であるが、図中のＡタイプのような波形を示すものは、逆方向漏れ電流（ＩＲ）が少なめで、かつ、急峻（ハード）なブレークダウン波形を示すものである。一方、図中のＢタイプのような波形を示すものは、逆方向漏れ電流（ＩＲ）が印加逆電圧（ＶＲ）の上昇と共に徐々に上昇し、かつ緩やかなブレークダウン波形を示すものである。
【００１０】
上記Ａタイプ、Ｂタイプの特徴の差が何によって発生しているかを、さらに詳細に調査したところ、その原因は測定対象の素子構造そのものに起因していることが分かった。
以下に、図９及び図１０を用いてその原因を説明する。
【００１１】
図９に半導体素子の断面構造を、また、図１０にその半導体素子における縦方向の不純物濃度分布を示した。
今、ここで説明を簡単にするために通常のＰＮ接合ダイオードを例にとって説明する。
まず、図８で示したＡタイプとＢタイプの差は、どのようなものかを示せば、図９中のＸ１−Ｘ’１及びＸ２−Ｘ’２ラインの部分の差として示すことができる。
【００１２】
すなわち、図１０中では、Ｘ１ラインは両タイプにおいて共通と仮定して、Ｘ２Ａ及びＸ２Ｂラインの部分の差に相当する。
すなわち、Ａタイプは図９中のＸ１−Ｘ’１ラインと、図１０中のＸ２Ａラインに、Ｂタイプは図９中のＸ１−Ｘ’１ラインと、図１０中のＸ２Ｂラインがそれぞれ相当している。
【００１３】
上記のＡタイプは、Ｎ↑＋基板上にＮ↑−型のエピタキシャル層を積層したＮ↑−エピタキシャル型の素材ウェーハから、また、Ｂタイプは、Ｎ↑−型の単結晶ウェーハの裏面からＮ↑＋型の不純物を深く拡散した素材ウェーハからスタートしている。
なお、ウェーハの表面からＰ型の拡散を行い、図９中のＰＮ接合を形成する工程を初め、これに続く以降の工程はＡタイプ及びＢタイプ共に共通であるという仮定で論を進める。
【００１４】
上記のＡタイプ及びＢタイプに、図６及び図７に示したような測定試験のための逆方向電流ステップを経て逆方向電圧が印加されたとした時の空乏層ＤＬの延びが図９中に示されている。
しかし、問題はＡタイプとＢタイプによるその時の空乏層ＤＬの延び方の違いである。
【００１５】
空乏層ＤＬは、Ｎ↑−型の濃度が低ければ低いほど（濃度の平方根の逆数）延び易いことは周知である。
したがって、Ａタイプのものでは、空乏層ＤＬはＮ↑−型の濃度が低く一定であるので、Ｘ１−Ｘ’１ラインまでは逆方向電圧の印加と共に一気に延び、該Ｘ１−Ｘ’１ラインに到達した後は、さらに逆方向電圧を印加すると、Ｎ↑−型の濃度が急激に上昇する濃度傾斜層中で延びようとするが、不純物濃度が高いためにそれ以上延びることができなくなる。
すると、ＰＮ接合面のバルク内部の最大電界強度もまた一気に上昇するため、急激なブレークダウンが起こる。この様子を図１０中の不純物濃度分布曲線Ａで示す。
【００１６】
一方、ＢタイプではＡタイプと状況が異なっていて、ある逆方向印加電圧が印加された時に空乏層ＤＬの延び方が、最初のうち、すなわち、Ｘ１−Ｘ’１ラインに達するまではＡタイプと同じように延びる。
その後さらに印加電圧が上昇し続けると、図１０中に示した不純物濃度分布の緩い傾斜カーブ（Ｘ１−Ｘ２Ｂの間）の間では、不純物濃度が高濃度の時は延びにくくなるという上記の理由により徐々に延びにくくなるものの、その後も緩慢に延び続けるという延び方を示した後に、やがてブレークダウンに至る。この様子を図１０中の不純物濃度分布曲線Ｂで示す。
【００１７】
結果として、Ｂタイプの波形は、Ａタイプのものに比べて逆方向漏れ電流（ＩＲ）が、低い逆方向電圧（ＶＲ）の時から既に大きくなっていて、当該ＶＲの増大と共に、さらにＩＲが増大し、その後はソフトな曲線を描いた後にブレークダウンをしている。
なお、後に詳述するが、この逆方向漏れ電流（ＩＲ）の大きさの違いが図７中に示した凹み（Ｈｅ）の原因となっている。
【００１８】
それでは次に、何故、逆方向漏れ電流（ＩＲ）が大きい場合に、凹み（Ｈｅ）の原因となるかを、図１１を用いて説明する。
図１１は、ＤＵＴの等価回路図を示している。
図において、逆バイアス状態にあるＤＵＴは、図９に示したような空乏層ＤＬを有している。
【００１９】
すなわち、ＤＵＴの内部にはコンデンサが形成されていて、この空乏層コンデンサが図中のＣＤに相当している。また、ＤＵＴは図８に示したＲＤ＝ΔＶＲ／ΔＩＲを有していることも明らかである。
以上によりＤＵＴの内部構成部分は、ＣＤとＲＤとの並列接続の等価回路によって表現することができる。
【００２０】
今、図１１中のＤＵＴに供給されるテスト用の電流成分をＣＤ側に供給されるものと、ＲＤ側に供給されるものとに分け、それぞれＩＲＣＤ、ＩＲＲＤと定義して考察する。
そこで、ＤＵＴに図６及び図７中に示すプレテスト電源パルス（ＰＩＲ）が印加されると、コンデンサＣＤはテスト用の電流成分ＩＲＣＤにより充電される。その時のアノードＡーカソードＫ両電極間電圧をＶＡＫとすると、ＶＡＫは図１２に示すように、時間ｔ１〜ｔ２にかけて急速に立ち上がり、ｔ２以後は破線ＤＬ１のように水平に維持される筈である。
【００２１】
ところが、実際のＶＡＫ波形は実線ＣＬ１で示したように、時間ｔ３以後は徐々にＶＡＫ電圧が下降することになる。このＶＡＫ電圧が下降してしまうことの理由は、図１１中の抵抗ＲＤ中を流れるＩＲＲＤ成分の寄与にある。
つまり、プレテスト電流パルス（ＰＩＲ）によって空乏層コンデンサＣＤがＩＲＣＤで充電されると同時に、抵抗ＲＤを通じてＩＲＲＤの放電が行なわれているのである。
【００２２】
再び図１２に戻って説明すると、ＶＡＫの下降カーブは、時間ｔ３においてプレテスト電流パルス（ＰＩＲ）の印加が停止したと同時に顕著に見られることになる。
なお、周辺回路を含めたＣ，Ｒの値を厳密には考慮する必要があるが、主として、このカーブは、その形状がＤＵＴの持つＣＤとＲＤによって決定される時定数τ＝ＣＤ・ＲＤに支配されて下降する。
【００２３】
すなわち、ＲＤの値が小さければＩＲＲＤの値も大きくなり、放電が強く起こり、時定数τも小さくなるのでＶＡＫの下降が激しくなる。そして、プレテスト電流パルス（ＰＩＲ）以後、何等テスト用パルス電流が印加されなければ、ＶＡＫは時間と共に下降の一途を辿ることになる。しかし、時間ｔ４において、分割ステップにおけるステップＳ１の僅かな電流パルスでも印加されれば、一点鎖線ＤＬ２に示すようには下降せずに、上記ステップ１の僅かな電流パルスに相応してＣＬ２で示したような上昇カーブになると考えられる。
【００２４】
上記のような考察の結果、図７中に示したＶＲの凹み（Ｈｅ）は、上記空乏層コンデンサＣＤ中に貯えられた電荷が抵抗ＲＤを介して放電され、プレテスト電流パルス（ＰＩＲ）の停止後に該ＲＤを通るＩＲＲＤがかなり影響度を有する程度に大きすぎて、時定数τをあまりにも小さくさせてしまうような場合に顕著に起こることが分かる。
【００２５】
したがって、Ａタイプの場合はＲＤがより大きく、Ｂタイプの場合はＲＤがより小さくなっているために、前者のＡタイプでは、図６に示すような略平坦な逆方向耐電圧テスト波形を示し、後者のＢタイプでは、図７に示すような問題のある凹み（Ｈｅ）を有する逆方向耐電圧テスト波形となる。
【００２６】
問題のある上記ＶＲの凹み（Ｈｅ）をなくす上では、放電の影響を最小限に抑え、ＶＲが一定に維持され続ける（図１２のｔ３以降）ための追加的充電量をＤＵＴ自体の素子構造、定格電圧、定格電流等に応じて設定することができる新規な測定方法の出現が期待されるところである。
【００２７】
【発明が解決しようとする課題】
従来の半導体素子の特性検査方法は、上記のようにして行なわれるため、以下のような解決すべき課題があった。
（１）Ｂタイプのように、いわゆるソフトブレークダウン特性の逆方向耐電圧波形を示すＤＵＴの特性を測定する際、ステップ状のテスト電流パルス（電流優先モード）を与えても、ＤＵＴの両端電極間には正規の逆方向電圧が印加されない場合がある。
【００２８】
（２）例えば、Ｓ１〜Ｓ６の各ステップに分割し、かつ、各ステップ毎に０．６ｍｓの逆方向電流を通電する図６に示したような従来条件では、ピークのＳ６ステップにおいてさえも正規の逆方向耐電圧ＶＲに達しないばかりか、Ｓ１〜Ｓ６の同一条件下における下降ステップにおいてもＶＲの低下現象が見られることが明らかである。
【００２９】
（３）上記の凹み（Ｈｅ）現象は、ＤＵＴの等価抵抗（ＲＤ）の値がより小さく、かつ、該ＲＤを介して放電電流成分（ＩＲＲＤ）の大きさがより大きい場合に発生し易いことは分かったものの、如何にすれば上記の凹み（Ｈｅ）のようなＶＲ低下現象を抑制することができるかについての明快な解決方法が未だ見出せない。
【００３０】
本発明は上記のような各課題を解決するためになされたもので、
▲１▼逆方向耐電圧波形の凹み（Ｈｅ）現象が避けられないＢタイプのものでも、ＡタイプのＤＵＴの測定条件に近い測定条件が得られるような測定方法を提供すること、
▲２▼より精度の高い逆方向耐電圧測定を行なうことによって、検査本来の目的であるところの検査精度を向上させ、逆方向耐電圧不足等の不良品の素子の混入を防止すること、
▲３▼より高精度の測定方法を探究するとはいえ、大きな投資負担を強いることなく、極力安価でかつ簡単な手段で測定が実現できること、
▲４▼ソフトブレークダウン波形形状、定格電圧、電流等、種々のデバイスの特徴にも適用可能な汎用性を有すること、
等を満たす新規な半導体素子の特性検査方法を提供することを目的とするものである。
【００３１】
【課題を解決するための手段】
請求項１に記載の発明によれば、半導体素子に逆方向電流を通電し、半導体素子にかかる逆方向耐電圧を測定する半導体素子の特性検査方法において、半導体素子に逆方向電流を通電する期間を複数のステップに分割すると共に、半導体素子に通電される逆方向電流値が上昇し、次いで、下降するように各ステップにおける逆方向電流値を設定し、半導体素子の逆方向耐電圧波形の立ち上がり勾配の急峻度に応じて各ステップの長さを変更することを特徴とする半導体素子の特性検査方法が提供される。
【００３２】
請求項２に記載の発明によれば、逆方向電流値を上昇させている時であって、半導体素子に所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値と、逆方向電流値を下降させている時であって、半導体素子に前記所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値との差分が、予め定められた値以下になるまで、各ステップの長さを長くすることを特徴とする請求項１に記載の半導体素子の特性検査方法が提供される。
【００３３】
請求項１に記載の半導体素子の特性検査方法では、半導体素子に逆方向電流を通電する期間が複数のステップに分割され、半導体素子の逆方向耐電圧波形の立ち上がり勾配の急峻度に応じて各ステップの長さが変更される。例えば急峻度が緩慢ないわゆるソフト波形を示す場合には、Ｓ１〜Ｓ６ステップの長さが０．６ｍｓから２ｍｓ（１Ａ型素子でＶＲ選別基準が７００Ｖ以上のものを対象）に変更される。その結果、Ｓ５ステップにおいて、逆方向耐電圧波形ＶＲの凹み（Ｈｅ）が回復し、正常な逆方向電圧波形ＶＲとなり、正確な測定条件下において、高精度な逆方向耐電圧の測定が可能となる。
【００３４】
請求項１に記載の半導体素子の特性検査方法では、逆方向電流値を上昇させている時であって、半導体素子に所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値と、逆方向電流値を下降させている時であって、半導体素子に前記所定値の逆方向電流が通電される時に半導体素子にかかる逆方向耐電圧値との差分（ＶＲループ）が、例えば１５Ｖ（１Ａ型素子でＶＲ選別基準が７００Ｖ以上のものを対象）のような予め定められた値以下になるまで、各ステップの長さが長くされる。その結果、逆方向電圧波形ＶＲの凹み（Ｈｅ）が回復し、正常な逆方向電圧波形ＶＲとなり、上記と同様に正確な測定条件下において、高精度な逆方向耐電圧の測定が可能となる。
【００３５】
【実施例】
以下に、本発明の実施例を、図を参照して説明する。図１は、図８に示したＢタイプのＤＵＴにおけるＩＲ，ＶＲ測定波形を示した図である。Ｓ１〜Ｓ６ステップにおける逆方向電流（ＩＲ）の値は、各々１μＡ，２μＡ，３μＡ，５μＡ，７μＡ，１０μＡとなっている。本発明において、まず、Ｓ１ステップの長さを従来の条件である０．６ｍｓから１．８ｍｓにと長くし、また、Ｓ２ステップ以後のステップの長さを１．２ｍｓとする。すると、従来の図７中に示した波形に比べて、図１においてはＳ５ステップにおいて、ＶＲの凹み（Ｈｅ）が回復し、正常な逆方向耐電圧（ＶＲ）となっていることが分かる。
【００３６】
一方、下降ステップ（Ｓ６〜Ｓ１）においては、Ｓ６〜Ｓ４ステップまでの間はＶＲ波形の凹み（Ｈｅ）が見られず、Ｓ３ステップに入って初めてＶＲの凹み（Ｈｅ）が観察される。これらの測定結果の詳細を表１に示す。
【００３７】
【表１】
0003891862.tif 000002
【００３８】
上記の表１中、「（１）ＶＲ判定点４」とあるのは、Ｓ４ステップにおけるＶＲ値を読み取ることを意味している。この時、読み取ったＶＲ値がＧ１〜Ｇ６（７００〜９１０Ｖ以上）の耐圧グレードに分類される訳であるが、その下の「（２）ＶＲドリフト２５Ｖ」というのが、第１回目のＶＲテスト（以下、ＶＲテスト１と略記する。）と、第２回目のＶＲテスト（以下、ＶＲテスト２と略記する。）における測定ＶＲ値の差であり、「（３）ＶＲソフト３５Ｖ」というのが波形の傾きを判定する部分である。
【００３９】
次の「（４）ＶＲループ１５Ｖ」というのが本発明の要旨に最も関係する部分であるので、次にこれについて詳述する。図１に再び戻り、Ｓ１〜Ｓ６〜Ｓ１（ＶＲテスト１）及びＳ１〜Ｓ６〜Ｓ１（ＶＲテスト２）におけるＶＲの測定値を表２に示す。
【００４０】
【表２】
0003891862.tif 000003
【００４１】
上記表２中の「ＩＲ４」に注目すると、ＩＲ上昇時と下降時のＶＲの差がＶＲテスト１では（８１７−７９４）Ｖ＝２３Ｖ、また、ＶＲテスト２では（８１７−７９２）Ｖ＝２５Ｖとなっている。この値の２３Ｖ、２５Ｖは図１中のＶＲの凹み（Ｈｅ）の許容量を、表１の「（４）ＶＲループ」＝１５Ｖ以下と定めたにも拘らず、その値がＶＲテスト１、ＶＲテスト２のいずれの場合も許容量をそれぞれ超えているということを示している。
【００４２】
すなわち、この測定条件（Ｓ１＝１．８ｍｓ、Ｓ２〜Ｓ６＝１．２ｍｓ）では「（４）ＶＲループ」（ΔＶＲ＠ＩＲ４）≦１５Ｖの判定条件を満足できないことが分かる。そして、この「（４）ＶＲループ」１５Ｖ以下という条件を設定することでＶＲ波形の凹み（Ｈｅ）を判定することが可能であることの理由は、前述の図１中における上昇ステップではＳ５ステップで初めて回復し、下降ステップではＳ４ステップでは正常な、あるいは正規のＶＲが得られ、Ｓ３ステップで初めてＶＲ波形の凹み（Ｈｅ）が始まるからである。
【００４３】
すなわち、同じＩＲ値に対して下降ステップの方が、上昇ステップよりもＶＲ波形が凹みにくいという傾向があるが故に、このＶＲループの所定値（Ｖ）設定によるＶＲ波形における凹み度の良否判定が可能な訳である。要するに本発明の要旨は、ＤＵＴの個々のＶＲ波形の特徴に対応して、そのブレークダウン波形がソフトであればある程、Ｓ１〜Ｓ６ステップの時間を長くして、「（４）ＶＲループ」の所定値（Ｖ）、例えば１５Ｖ以下の設定条件を満足するような測定条件（Ｓ１〜Ｓ６）を設定することである。
【００４４】
次に、上記の結果に基づき、さらに測定条件を変えた例を示す。図２はＢタイプのＤＵＴの他の測定条件例であるが、この例の場合、Ｓ１〜Ｓ６ステップの設定時間を更に長くし、各ステップ（Ｓ１〜Ｓ６〜Ｓ１）とも２ｍｓとしたものである。図２の場合は、ＶＲループ（ＩＲ１〜ＩＲ６の最大値、ＶＲテスト１及びＶＲテスト２）のすべてを満たす条件である。上記の場合のＳ１〜Ｓ６〜Ｓ１（ＶＲテスト１）及びＳ１〜Ｓ６〜Ｓ１（ＶＲテスト２）におけるＶＲの測定値を表３に示す。
【００４５】
【表３】
0003891862.tif 000004
【００４６】
上記の場合、ＶＲループの最大値は１Ｖであり、したがって予め設定したＶＲループ１５Ｖ以下という測定条件を満たしていることになる。
【００４７】
以上のような手順で設定しては試行的に測定し、ＶＲループ１５Ｖ以下という条件が満たされるまで、Ｓ１〜Ｓ６ステップの時間を徐々に長くするという試験条件出しのための作業を繰り返す。各ＤＵＴ毎に行なったその時の試験条件をファイル化し、それを保存する。これで、１つのＤＵＴに関する試験条件が完成する。以上の作業は、実際には所定の設計を施したアプリケーションソフトを使用し、パーソナルコンピュータ（ＰＣ）の画面を利用して行なわれる。
【００４８】
【発明の効果】
本発明は、以上のように構成したので概略以下のような効果を奏する。
（１）逆方向耐電圧波形の凹み現象が避けられないＢタイプのものでもＡタイプのＤＵＴの測定条件に近い測定条件が得られ、結果的に高精度の逆方向耐電圧測定が可能となる。
（２）より精度の高い逆方向耐電圧測定を行なうことによって、検査本来の目的であるところの検査精度を向上させ、逆方向耐電圧不足等の不良品の素子の混入を防止することができる。
（３）高精度の測定方法でありながら大きな投資負担を強いることなく、極力安価でかつ簡単な手段で検査・測定が実現できる。
（４）ソフトブレークダウン波形形状、定格電圧、電流等、種々のデバイスの特徴にも適用可能な汎用性を有する。
【図面の簡単な説明】
【図１】本発明の第１の測定条件例を示し、かかる条件下でのＢタイプのＤＵＴの測定波形を示す図である。
【図２】本発明の第２の条件設定例を示し、かかる条件下でのＢタイプのＤＵＴの測定波形を示す図である。
【図３】従来のこの種の半導体素子の特性検査方法のシーケンス図である。
【図４】上記従来の半導体素子の特性検査方法の改良技術を示すシーケンス図である。
【図５】本発明の測定方法を実施するための回路図である。
【図６】逆方向耐電圧波形で凹みのない測定波形例を示すグラフである。
【図７】逆方向耐電圧波形で凹みのある測定波形例を示すグラフである。
【図８】Ａタイプ及びＢタイプのＤＵＴの逆方向電圧（ＶＲ）―逆方向電流（ＩＲ）特性を示すカーブ・トレーサ波形図である。
【図９】Ａタイプ及びＢタイプの素子構造を説明するための断面図である。
【図１０】図９におけるＹ―Ｙ’線に沿う不純物濃度分布を示す図である。
【図１１】ＤＵＴの等価回路図である。
【図１２】プレテスト直後の逆方向電流・逆方向電圧波形を示す図である。
【符号の説明】
ＤＵＴ    被測定素子
ＩＲ    逆方向電流
ＰＩＲ  プレテスト逆方向電流
ＶＲ    逆方向電圧
Ｓ１〜Ｓ６  テスト電流通電ステップ
Ｈｅ    逆方向耐電圧波形の凹み
ＤＬ    空乏層
ＣＤ    空乏層コンデンサ
ＲＤ    抵抗
【図１】
0003891862.tif 000005
【図２】
0003891862.tif 000006
【図３】
0003891862.tif 000007
【図４】
0003891862.tif 000008
【図５】
0003891862.tif 000009
【図６】
0003891862.tif 000010
【図７】
0003891862.tif 000011
【図８】
0003891862.tif 000012
【図９】
0003891862.tif 000013
【図１０】
0003891862.tif 000014
【図１１】
0003891862.tif 000015
【図１２】
0003891862.tif 000016