(57)【特許請求の範囲】
【請求項１】
ＡＴＭ（非同期転送モード）ネットワーク構成におけるポイント対マルチポイント・インタフェースをポイント対ポイント・インタフェース上に再構築する方法において、
ａ）ポイント対マルチポイン・インタフェースと、ポイント対ポイント・インタフェースを持った回路手段を使用して、前記ポイント対ポイント・インタフェース上の複数の回路からあるいは該複数の回路へのデータの伝送をおこなうステップと、
ｂ）前記回路手段を使用し、それぞれのＡＴＭセルにおける未確定のバイト又はユーザ定義のバイトを使用することにより、どの回路からＡＴＭセルが発生したのかを識別するステップと、
ｃ）前記バイトに個別的なＰＩＤタグ（物理インタフェース識別タグ）を割り当てるステップと、
ｄ）前記ポイント対ポイント・インタフェースに中間的な記憶手段を設けるステップと、
ｅ）前記回路手段に前記ポイント対ポイント・インタフェースからデータを読み込ませて、少なくとも一つの前記物理インタフェース識別タグ（ＰＩＤタグ）が前記ポイント対マルチポイント・アドレス（ＰＭＰ  ＡＤＤＲ）に対応してデコードされて、ロジック手段内に記憶されると同時に、前記ＡＴＭセルを記憶するステップと、
ｆ）前記ロジック手段を使用して、どのＰＩＤタグが記憶されたどのセルに対応するのかを識別するステップと、
ｇ）メモリにおける次のセルのＰＩＤタグに対応するポイント対マルチポイント・アドレスに応答することにより、前記回路に従属するポートの前記ポイント対マルチポイント・インタフェースからのポーリングに前記回路が応答するようにさせるステップと
を備えたことを特徴とする方法。
【請求項２】
前記中間的な記憶手段は、２以上のＡＴＭセルの容量を有する少なくとも一つのＦＩＦＯメモリであることを特徴とする請求項１記載の方法。
【請求項３】
前記ロジック手段は、シーケンスのＰＩＤタグを前記ＦＩＦＯにおける実際のＡＴＭセル・シーケンスに対応させることにより、どのＰＩＤタグが前記ＦＩＦＯにおけるどのＡＴＭセルに対応するのかを識別するようにさせて、前記ポイント対マルチポイント・アドレスが関連するポートに至るまで問題とするＡＴＭセルに追従することを特徴とする請求項２記載の方法。
【請求項４】
前記回路手段は、アドレス線を使用することにより、インタフェースをアドレス指定することができるポイント対マルチポイント・インタフェースとの接続に使用されることを特徴とする請求項３記載の方法。
【請求項５】
前記中間的な記憶手段は、複数のＦＩＦＯメモリを備えていて、前記ＦＩＦＯメモリを操作してＣＴＤ（セル転送遅延）及びＣＤＶ（セル遅延変動）を最適化するようにすることを特徴とする請求項４記載の方法。
【請求項６】
前記中間的な記憶手段がＣＤＶ（セル遅延変動）なしに、固定されたＣＴＤ（セル転送遅延）のみを導入するようにすることを特徴とする請求項５記載の方法。
【請求項７】
各回路に関連されたＶＰＣ（仮想パス接続）及び／又はＶＣＣ（仮想チャネル接続）の数は、他の回路上のＶＰＣ及び／又はＶＣＣの数から独立するようにされたことを特徴とする請求項６記載の方法。
【請求項８】
前記インタフェース回路は、同一のＶＰＩ（仮想パス識別子）及びＶＣＩ（仮想チャネル識別子）を有する２つのセルが異なる回路から前記システムに受け入れ可能にさせ、前記セルの前記ポイント対マルチポイント・アドレスがスイッチ・ポートに至るまで前記セルに追従するようにさせて、前記対応する整備回路における内部的なアドレス変換の必要性をなくすようにすることを特徴とする請求項１に記載の方法。
【請求項９】
前記回路手段は、ＡＴＭ伝送システムに適した回路の一部として使用され、かつ整備回路の一部として使用され、その回路手段において内部的に前記関連するアドレス線を適当なＰＩＤタグに変換して前記回路情報を保護し、かつ次の回路がポイント対マルチポイント・インタフェースを見えるようにされていることを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
発明の分野
本発明は、特にＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ：非同期転送モード）設計においてポイント対マルチポイント・インタフェース（ｐｏｉｎｔ−ｔｏ−ｍｕｌｔｉｐｏｉｎｔ  ｉｎｔｅｒｆａｃｅ）をポイント対ポイント・インタフェース（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ  ｉｎｔｅｒｆａｃｅ）上に再構築する方法に関する。
特に、本発明は、どのようにして、ポイント対マルチポイント・インタフェースをポイント対ポイント・インタフェース上にエミュレートし、かつ情報がポイント対マルチポイント・インタフェースからポイント対ポイント・インタフェースへ転送されたときに喪失した物理層の情報を再構築するかについての指示を与える。
技術分野
問題の領域
現在、市場にはいくつかのＡＴＭ構成要素が存在する。いくつかのものはポイント対ポイント・インタフェースであるが、その他はポイント対マルチポイント・インタフェースである。典型的なポイント対ポイント・インタフェースは、単一ＰＨＹインタフェース用のＵＴＯＰＩＡ  レベル１即ちＳＣＩ−ＰＨＹ＋である。ポイント対マルチポイント・インタフェースは、典型的には、多重−ＰＨＹ用のＵＴＯＰＩＡ  レベル２即ちＳＣＩ−ＰＨＹ＋である（［１］参照、及び［２］参照）。
本発明は、典型的には、ＡＴＭ層回路、例えばスイッチ・ポート方向に１ポイント対ポイント・インタフェースのみを有する１整備回路（ｐｏｌｉｃｉｎｇ  ｃｉｒｃｕｉｔ）に接続されたいくつかの物理インタフェース（ＰｈｙＩ（１）〜ＰｈｙＩ（ｎ））を有するときに、使用可能にされる。スイッチング回路がポイント対マルチポイント・インタフェース能力を有するときは、スイッチ・ポート方向のマルチポイント・インタフェースをエミュレートするように、整備回路とスイッチ・ポートとの間にこの解決法を挿入することができる。
その利点は、接続数／インタフェースを増加させると共に、ＶＰＩ／物理インタフェースの自由使用を可能にさせることである。
本発明は、図１の斜線部分を含む。
同一のＶＰＩ及びＶＣＩを有する２つのセルが、異なる複数の物理インタフェースからこのシステムにおかれることがある。これら２つのインタフェースが１つのポイント対ポイント・インタフェースに統合されているときは、これら２つのセルを何らかの方法により分離させる必要があり、その違いがスイッチ・ポートから見える必要がある。いくつかの回路は、ＡＴＭセルが来るのはどの物理インタフェースからかについての情報を含めることが可能なタグ・フィールドを挿入することが可能である。しかしながら、標準化されたポイント対マルチポイント・インタフェース（例えば、ＵＴＯＰＩＡ  レベル２）に対応している回路は、この情報を使用することができない。
既知の解決法及び従来技術に関連した問題
異なる複数の物理インタフェース上で同一のＶＰＩ及びＶＣＩを有する２つのセルを区別するために、スイッチ・ポートに先行する回路においてＡＴＭセル・ヘッダにおけるアドレス変換を行うことができる。スイッチ・ポートは１物理アドレス上で異なる２つのＡＴＭセルを見ることになる。スイッチ・ポートにおけるＶＰＣの最大数は４ｋ（ＮＮＩ）に制限され、またＶＣＣの最大数は６４ｋとなる。スイッチ・ポートに至るまでポイント対マルチポイント・インタフェースが存在すれば、この制限は物理インタフェースによることになるが、アドレス変換を使用すると、この制限は物理インタフェース全体に及ぶ。各物理インタフェース上のＶＰＣの最大数は、典型的には、物理インタフェースの数により割り算した４０９６（ＶＰＩは１２ビット幅）となる。
この解決法は、ポイント対ポイント・インタフェース・モードにおいてスイッチ・ポートを設定できることが必要である。これは、しばしば、変換側のポイント対ポイント・インタフェースも不能にし、これがスイッチ・ポートによる制限をもたらす恐れがある。
米国特許第５  ５４１  ９１５号（ストーム（Ｓｔｏｒｍ））により、ダイナミックさを制限することなく自己経路設定ＡＴＭ交換網におけるポイント対マルチポイント接続方法が知られている。この明細書は、データ量を実質的に増加させることなく、ＡＴＭセルのマルチポイント伝送をするためにＶＣＩ／ＶＰＩを越えてＡＴＭセルのヘッダ・データにおける更なるマーキングを示唆している。
同様のシステムが米国特許第５  ２８７  ５３０号（デービス（Ｄａｖｉｓ）ほか）に開示されており、これは異なる複数のアドレスへデータ・セルを順方向伝送するように動作するマルチキャスト・サーバ・オペレータを開示している。異なる複数のアドレスに経路設定されるべきセルとして、ＶＣＩ及びＶＰＩにより指示されるアドレスを備えた複数の入力ポートのうちの１つで、データ・セルが受信されると、そのセルが転送ポートへ経路設定されるように、経路設定タグがスイッチ機能ユニット内に設定される。
米国特許第５  ４５９  ７２４号（ジェフェリー（Ｊｅｆｆｒｅｙ）ほか）により、セルの中間的なメモリと独立した中央制御とを有する入力適応ポートＸを備えたＡＴＭ構造が知られている。
米国特許第５  ２０２  ８８５号（シュロディ（Ｓｃｈｒｏｄｉ）ほか）により、種々の形式のポイント対マルチポイント・トラヒック、例えば放送即ちマルチキャストを取り扱えるように、複数のＡＴＭデータ・セルをコピーするスイッチを備えたＡＴＭシステムが知られている。このような従来技術のＡＴＭシステムは、ハイ又はロー・ファンアウトを有するポイント対ポイント接続を備えている。セルのコピー処理は、ポイント対ポイント接続、従って、システムが全形式のデータ・トラヒックを処理できるようにする。
しかしながら、米国特許第５  ２０２  ８８５号は、あるカード上のＡＴＭトラヒックがポイント対ポイント・インタフェースから転送されるときに発生する問題について言及しておらず、またポイント対マルチポイント・インタフェースをポイント対ポイント・インタフェース上に再構築することについても言及していない。
換言すれば、米国特許第５  ２０２  ８８５号は、ＡＴＭ接続に関するものであり、上位のプロトコル層、及び異なる形式のエンド・ポイント間の接続性について言及しており、一方、本発明は、インタフェースに関するもの、即ち回路間の物理接続に関するものである。従って、米国特許第５  ２０２  ８８５号は、ポイント対マルチポイント・インタフェースとポイント対ポイント・インタフェースとの間の変換で喪失する情報の発生については言及していない。
米国特許第５  ４１８  ７８６号（ロイヤー（Ｌｏｙｅｒ）ほか）及び米国特許第５  ４８５  ４５６号（（シュテヤー（Ｓｈｔａｙｅｒ）ほか）は、物理層とＡＴＭ層との間に適用可能なＵＴＯＰＩＡ基準によるインタフェースの付加及び変更に関する。
カナダ特許第２  １８１  ２９３号（ＰＣＭシエラ社（ＰＣＭ−Ｓｉｅｒｒａ，ＩＮＣ））は、スイッチ・ゲート方向にタグ・フィールドを付加できると共に、物理接続方向にインタフェースを含む整備回路に関する。
発明の概要
本発明は、従来技術と比較して、より効率的となるように、ポイント対マルチポイント・インタフェースをポイント対ポイント・インタフェース上に再構築可能な方法に関する。
従って、導入で述べた方法は、本発明によれば、以下のステップ、即ち
ａ）回路手段を使用してポイント対ポイント・インタフェースを複数のインタフェースに接続するためのステップと、
ｂ）前記回路手段を使用して、即ち、どの物理インタフェースからセルが発生したのかを識別するステップと、
ｃ）それぞれのＡＴＭセルにおける未確定のバイト又はユーザ定義のバイトを使用することにより、前記インタフェース間での変換で喪失した物理層の情報を再構築するステップと
を備えたことを特徴とする。
本発明は、適切に、前記ＡＴＭセルにおける未確定のバイト又はユーザ定義のバイトが個別的なタグ、例えばＰＩＤタグ（物理インタフェース識別タグ）が割り当てられることを示唆する。
この方法の更なる効果は、ＶＰＣ（Ｖｉｒｔｕａｌ  Ｐａｔｈ  Ｃｏｎｎｅｃｔｉｏｎ：仮想パス接続）及び／又はＶＣＣ（Ｖｉｒｔｕａｌ  Ｃｈａｎｎｅｌ  Ｃｏｎｎｅｃｔｉｏｎ：仮想チャネル接続）の数に制限をもたらすことなく、どの物理インタフェースからセルが発生したのかを識別する前記回路手段の使用が達成されることである。
本発明の更なる効果及び特徴は、添付図面に関連して行う以下の説明、及び添付した請求の範囲から明らかとなる。
【図面の簡単な説明】
図１は、本発明を使用できるＡＴＭ設計を説明するブロック図である。
図２は、本発明によるロジック・フローの一実施例を示すブロック図である。
図３は、データ・フロー及びＦＩＦＯの詰め込みを示す図である。
図４は、どのようにして本発明を実施できるのかの他の実施例を示すブロック図である。
図５は、インタフェース回路の使用していくつかのポイント対ポイント・インタフェースを１つのポイント対マルチポイント・インタフェースに接続することについて説明するブロック図である。
図６は、本発明の他の応用を示すブロック図である。
実施例の説明
本発明は、単一のポイント対ポイント・インタフェースにより回路を１ポイント対マルチポイント・インタフェースに接続するために使用される。このポイント対ポイント・インタフェースを有する回路は、いくつかの物理インタフェースに接続可能にされている（図１を参照）。この回路は、ＶＰＣ及び／又はＶＣＣの数を制限することなく、どの物理インタフェースからセルが発生したのかを識別する必要がある。これは、ＡＴＭセルにおける未確定のバイト又はユーザ定義のバイトを使用することにより、達成される。このフィールドは、ＰＩＤタグ（Ｐｈｙｓｉｃａｌ  ｉｎｔｅｒｆａｃｅ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ  ｔａｇ：物理インタフェース識別タグ）と呼ばれる。
ポイント対ポイント・インタフェースはアドレス線を使用して３２（３１）インタフェースに至るまでアドレス指定することができる。ポイント対マルチポイント・インタフェース上の帯域幅を減少させることなく、隣接セルを受信可能にするために、スイッチ・ポート（図１を参照）は、以前のセルを受信するときは、次のセルを受信するためにどこかをポーリングする必要がある。これを可能にするために、次のセルのＰＩＤタグは、このポーリングに同期したポイント対マルチポイント・アドレス及び制御信号に応答するために、利用可能であり、かつデコードされる必要がある。従って、いくつかの中間的なメモリがインタフェース・ブロックに利用可能でなければならない。
図３は本発明の機能を示す。ＦＩＦＯの大きさは、２セル及び深さであればよい。この例では、ＦＩＦＯは３セル深さである。ＦＩＦＯはシステムにＣＴＶ及び／又はＣＤＶを導入する事になる。ＦＩＦＯの取り扱いは、達成されるＣＴＤ及びＣＤＶを決定する。ある意味で、システムに固定したＣＴＤ、及び全く又はごく僅かのＣＤＶのみを導入するＦＩＦＯを実施することは、かなり容易なことであろう。
図２は本発明によるロジック・フローを説明するブロック図である。
インタフェース回路は、ＦＩＦＯに新しいセルのために余裕があれば、ポイント対ポイント・インタフェースからデータを読み込む。物理インタフェース識別タグ（ＰＩＤタグ）は、ポイント対マルチポイントアドレス指定（ＰＭＰ  ＡＤＤＲ）に対応するようにデコードされ、ロジック内に記憶されると同時に、ＡＴＭセルがＦＩＦＯに記憶される。このロジックは、どのＰＩＤタグがＦＩＦＯにおけるどのセルに対応するのかを知る必要がある。（例えば、ＰＩＤタグのシーケンスをＦＩＦＯにおけるＡＴＭセルに対応させることにより）。
ポイント対マルチポイント・インタフェースがＦＩＦＯにおける次のセルのＰＩＤタグに対応する物理アドレスをポーリングすると、インタフェース回路は、送出すべきセルがあることを肯定応答する。ポイント対マルチポイント・インタフェースがセルを読み取れると、これは、常に、ＦＩＦＯにおける最初のセルを得ることになる。
セル・フロー及びＦＩＦＯにおける全セルの数は、図３に示されている。ここで、ＰＩＤタグは更にセルのグレー部分によりマークされている。従って、インタフェース回路の両側におけるセルは、同一長を有することになる。
図４はどのようにすればこの機能を実施できるかについての例を示す。
効果
このインタフェース回路は、ポイント対マルチポイント・インタフェースをポイント対ポイント・インタフェースに変換するときに喪失した情報を再構築する。物理インタフェース・アドレスはスイッチ・ポートに至るまでそのセルに追従する。各物理インタフェースへのＶＰＣ及び／又はＶＣＣの数は、他の物理インタフェース上のＶＰＣ及び／又はＶＣＣの数に従属することはない。スイッチ・ポートは、何ら制限されることなく、完全なＵＴＯＰＩＡ  レベル２を使用することができる。
このインタフェース回路は、整備回路において内部アドレスの変換を不要にする。同一のＶＰＩ及びＶＣＩを有する２つのセルは、異なる物理インタフェースからこのシステムに変換可能とされる。これら２つのインタフェースがポイント対ポイント・インタフェースに統合されるときは、これらの２つのセルは、何らかの方法により分離される必要がある。その相違はスイッチ・ポートにとって見える必要がある。スイッチ・ポートは、通常、物理インタフェース識別バイトをデコードする状態ではないので、明白な方法は、ＶＰＩ及び／又はＶＣＩを内部アドレスに変換することである。
この回路は、システムに付加的なＣＤＶなしに、付加的なＣＴＤのみを導入する方法により実施可能とされる。ＣＢＲ及び実時間ＶＢＲトラヒックのときは、システムに導入されるＣＤＶを最小化させることは、重要である。
拡張
更に、このインタフェース回路を使用していくつかのポイント対ポイント・インタフェースを１つのポイント対マルチポイント・インタフェースに接続することもできる（図５を参照）。
単一の物理インタフェースに伝送されたマルチポイント・インタフェースの情報を再構築しなければならないときは、このインタフェース回路を使用することができる。本発明は、整備回路とスイッチ・ポートとの間のみで使用されるように限定されない。
更に、この機能は、他の回路の一部、例えば整備回路であってもよい。アドレス線は、この回路において内部的にＰＩＤタグに変換される。従って、次の回路は、ＵＴＯＰＩＡ  レベル２を見ることになり、物理インタフェース情報は喪失されることはない。
引用文献
［１］  ＡＴＭ  ＰＨＹ装置（レベル２）用のＳＣＩ ＰＨＹTMサターン・コンパチブル・インタフェース、第３号、１９９５年１１月、ＰＭＣシエラ（社）より（ＳＣＩ  ＰＨＹTMＳａｔｕｒｎ  Ｃｏｍｐａｔｉｂｌｅ  Ｉｎｔｅｒｆａｃｅ  ｆｏｒ  ＡＴＭ  ＰＨＹ  Ｄｅｖｉｃｅ  （Ｌｅｖｅｌ  ２）  Ｉｓｓｕｅ  ３：Ｎｏｖｅｍｂｅｒ，１９９５  ｆｒｏｍ  ＰＣＭ−Ｓｉｅｒｒａ  Ｉｎｃ．）。
［２］  ＵＴＯＰＩＡ  仕様レベル２、Ｖ０．８  １９９４年、ＡＴＭフォーラムより（ＵＴＯＰＩＡ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｌｅｖｅｌ  ２，Ｖ０．８  １９９４  ｆｒｏｍ  Ｔｈｅ  ＡＴＭ  Ｆｏｒｕｍ）。
略語
ADDR        Address signals：ここでは、アドレス信号
ATM         Asynchronous Transfer Mode：非同期転送モード
CTRL        Control signals：ここでは、制御信号
CBR         Constant Bit Rate：一定ビット速度
CDV         Cell Delay Variation:セル遅延変動
CTD         Cell Transfer Delay：セル転送遅延
FIFO        First In First Out：ファースト・イン・ファースト・アウト
NNI         Network Node Interface：ネットワーク・ノード・インタフェース
PHY         Physical：物理
PhyI(n)     Physical Interface number：物理インタフェース番号
PIDタグ     Physical Interface IDentification tag：ここでは、物理インタフェース識別タグ
PMP         Point-to-multipoint：ポイント対マルチポイント
PP          Point-to-Point：ポイント対ポイント
SCI-PHY+    Saturn Compatible Interface for PHYsical layer and AMT layer：ＡＴＭ用物理インタフェース用サターン・コンパチブル・インタフェース
UTOPIA      Universal Test & Operation PHY Interface for ATM：ＡＴＭ用汎用試験及び動作ＰＨＶインタフェース
VBR         Variable Bit Rate：可変ビット速度
VCC         Virtual Channel Connection：仮想チャネル接続
VCI         Virtual Channel Identification：仮想チャネル識別子
VPC         Virtual Path Connection：仮想パス接続
VPI         Virtual Path Identification：仮想パス識別子
【図１】
0003955640.tif 000002
【図２】
0003955640.tif 000003
【図３】
0003955640.tif 000004
【図４】
0003955640.tif 000005
【図５】
0003955640.tif 000006
【図６】
0003955640.tif 000007