(57)【特許請求の範囲】
【請求項１】
第１の電極を有するトランジスタを形成するステップと、
前記トランジスタ上に、上部表面を有する第１の誘電体インターレベル層を形成するステップと、
該第１の誘電体インターレベル層の前記上部表面から前記トランジスタの前記第１の電極の選択領域まで、シリンダ構造の第１のバイアを形成するステップと、
前記第１の誘電体インターレベル層の前記上部表面、前記第１のバイアの側壁、および前記トランジスタの前記第１の電極における前記選択領域の上に、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2、前記貴金属の合金および化合物を含むグループから選択された材料による第１の電極材料を均等に堆積するステップと、
前記第１の誘電体インターレベル層の前記上部表面および前記第１のバイア内の前記第１の電極材料の上に窒化物を堆積するステップと、
前記第１の誘電体インターレベル層の前記上部表面上の前記窒化物および前記第１の電極材料を除去するために化学的機械研磨（ＣＭＰ）を行なうステップと、
前記第１のバイア内における除去されていない前記窒化物を除去するためのエッチングを行って、前記第１のバイア内の前記第１の電極材料により中空シリンダ構造の第１の下部電極を完成させるステップと、
前記第１のバイア内の前記下部電極上に中空シリンダ構造の第１の強誘電体薄膜を形成するステップと、
該第１の強誘電体薄膜上に、第１の上部電極を形成するステップと、
を包含する、強誘電体デバイスの製造方法。
【請求項２】
前記第１の強誘電体薄膜を形成するステップは、
前記第１の誘電体インターレベル層の上部表面上、前記第１のバイアの側壁および前記トランジスタの前記第１の電極における前記選択領域の上に前記第１の強誘電体薄膜を均等に堆積するステップと、
前記第１の誘電体インターレベル層の上部表面上にある前記第１の強誘電体薄膜をエッチングするステップとを含む、請求項１に記載の方法。
【請求項３】
前記第１の上部電極を形成するステップは、
前記第１の強誘電体薄膜上に上部電極材料を均等に堆積するステップと、
その後に、前記第１の誘電体インターレベル層の前記上部表面上にある前記上部電極材料をエッチングするステップとを含む、請求項２に記載の方法。
【請求項４】
前記第１の上部電極を形成するステップに続いて、
前記第１の誘電体インターレベル層の前記上部表面および前記第１の上部電極の上に、上部表面を有する第２の誘電体インターレベル層を堆積するステップと、
該第２の誘電体インターレベル層において、該第２の誘電体インターレベル層の前記上部表面から前記第１の上部電極に達する第２のバイアを形成するステップと、
前記第２のバイアを金属材料で充填して、該金属材料と前記第１の上部電極とを電気的に接続するステップと、
を更に含む、請求項１に記載の方法。
【請求項５】
前記トランジスタが第２の電極を有しており、
前記第１のバイアを形成するステップは、
前記第１の誘電体インターレベル層の前記上部表面から前記トランジスタの前記第２の電極における選択領域に達する第３のバイアを形成するステップと、
該第３のバイア内に、前記トランジスタの前記第２の電極と電気的に接続された第２の下部電極を形成するステップと、
を包含する、請求項１に記載の方法。
【請求項６】
前記第２の下部電極は中空シリンダ構造に形成されており、前記第２の下部電極にて形成されるホールの最小直径をＤＯＣ、前記第２の下部電極の厚さをＴＢＥとすると、前記第３のバイアの直径（Ｄ２）が、２（ＴＢＥ）＋ＤＯＣよりも大きい、請求項５に記載の方法。
【請求項７】
前記第２の下部電極に形成される前記ホール内に第２の強誘電体薄膜を形成するステップをさらに含む、請求項６に記載の方法。
【請求項８】
前記ＤＯＣが、０．２マイクロメートルである、請求項６に記載の方法。
【請求項９】
前記第１のバイアを形成するステップにおいて、前記第１の誘電体インターレベル層に、前記第１のバイアに連続する第１のトレンチを形成して、該トレンチの側壁および下部と前記第１のバイアとによってデュアルダマシン開口部を形成し、
前記第１の電極材料を均等に堆積するステップにおいて、該トレンチの下部および側壁にも該第１の電極材料を均等に堆積し、
前記第１の強誘電体薄膜を均等に堆積するステップにおいて、該トレンチの下部および側壁にも該第１の強誘電体薄膜を均等に堆積し、
前記上部電極材料を均等に堆積するステップにおいて、該トレンチの下部および側壁にも該上部電極材料を均等に堆積する、請求項３に記載の方法。
【請求項１０】
前記トランジスタを形成するステップにおいてゲート電極が形成され、前記デュアルダマシン開口部が該ゲート電極の上に少なくとも部分的に形成されるように前記トレンチが形成される請求項９に記載の方法。
【請求項１１】
前記第１のバイアが第１の直径（Ｄ１）を備え、前記第１の下部電極が厚さ（ＴＢＥ）を備え、前記第１の上部電極が厚さ（ＴＴＥ）を備え、前記第１の強誘電体薄膜が厚さ（ＴＦ）を備え、前記Ｄ１が、２（ＴＢＥ）＋（ＴＴＥ）＋２（ＴＦ）よりも大きい、請求項１に記載の方法。
【請求項１２】
前記ＴＢＥおよびＴＴＥが、０．１から０．２マイクロメートルの範囲にあり、前記ＴＦが、０．１から０．４マイクロメートルの範囲にある、請求項１１に記載の方法。
【請求項１３】
前記第１の強誘電体薄膜が、ＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＴＮ、ＰＬＴ、およびＰＬＺＴを含むグループから選択された材料から作られる、請求項１に記載の方法。
【請求項１４】
前記トランジスタの第１の電極はソースである、請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に集積回路（ＩＣ）の製造に関し、詳細には、３次元、１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）型、強誘電体構造の製造に関する。
【０００２】
【従来の技術】
白金（Ｐｔ）および他の貴金属は、ＩＣ強誘電体キャパシタに使用される。貴金属の使用は、それらの固有の化学的耐性によって動機付けられる。この特性は、強誘電体キャパシタの製造において見られる条件のように、高温酸素アニール条件のもとでは特に望ましい。さらに、貴金属と強誘電体材料との間の化学的相互作用、例えば、ペロブスカイト金属酸化物は無視し得る。
【０００３】
上述の貴金属は、導電性電極対として使用され、強誘電体材料とは分離される。それらの電極の１つあるいは両方の電極はしばしば、トランジスタ電極と、あるいは電気的に導電性のあるトレースとＩＣ内において接続されている。周知のように、これらの強誘電体デバイスは、ヒステリシスループで表された電荷と電圧との間の関係を有し、電極への印加電圧に応じて分極し得る。メモリデバイスで使用される場合、分極された強誘電体デバイスは、「１」あるいは「０」を表すように使用され得る。これらのメモリデバイスはしばしば、ｆｅｒｒｏ−ＲＡＭあるいはＦｅＲＡＭと呼ばれる。強誘電体デバイスは不揮発性である。すなわち、そのデバイスは、強誘電体材料が埋め込まれているＩＣから電力が取り除かれた後でも、分極した状態のままである。
【０００４】
【発明が解決しようとする課題】
貴金属電極を使用することには課題がある。白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）および他の貴金属は、標準的なエッチング技術によって除去し難いことで有名である。従って、電極領域を形成するための選択的エッチングに依存した、従来の金属堆積技術によって貴金属電極を形成することは困難である。その結果、トランジスタ電極を貴金属の強誘電体キャパシタ電極に電気的に接続するために、余分な処理ステップが、製造処理に加えられなければならない。
【０００５】
【課題を解決するための手段】
Ｄａｖｉｄ  Ｒ．Ｅｖａｎｓによって発明され、１９９９年３月３日に、Ａｔｔｏｒｎｅｙ  Ｄｏｃｋｅｔ第ＳＭＴ３６３号として出願された、「Ｃｈｅｍｉｃａｌｌｙ  Ａｃｔｉｖｅ  Ｓｌｕｒｒｙ  ｆｏｒ  ｔｈｅ  Ｐａｔｔｅｒｎｉｎｇ  ｏｆ  Ｎｏｂｌｅ  Ｍｅｔａｌｓ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  Ｓａｍｅ」と題する、同時係属中の特許出願第０９／２４７，６５５号において、貴金属薄膜を取り除くためにＣＭＰ処理を使用する方法が記述されている。上述の同時係属中の特許出願は、本明細書中で参考として援用する。
【０００６】
エッチングし、貴金属電極を形成するために必要とされる複雑な処理ステップなく、貴金属を使用して、強誘電体電極を製造することができれば有利である。
【０００７】
電気的な相互接続構造を必要とすることなく、トランジスタ電極に直接隣接して、貴金属電極を製造することができれば有利である。強誘電体キャパシタの下部電極とトランジスタ電極との間の抵抗を最小限にすることができれば有利である。
【０００８】
複雑な処理ステップなく、またセル領域を増加させることなく、強誘電体キャパシタと関連するキャパシタンスを、増加させることができれば有利である。
【０００９】
従って、強誘電体デバイスは、ソースを含むトランジスタ、および強誘電体キャパシタを備えて、提供される。強誘電体キャパシタは貴金属を含む下部電極層を含み、トランジスタソースの上に直接位置し、そのトランジスタソースと接触している。強誘電体薄膜は下部電極層の上に位置し、上部電極層は強誘電体薄膜の上に位置している。この方法において貴金属電極は、ソースと下部電極との間の任意の介在構造を有することなく形成される。
【００１０】
ＩＣ絶縁体は、上部表面を有し、トランジスタ上に堆積され、バイアは、バイア側壁によって、ＩＣ絶縁体上部表面とソースとの間に形成されている。下部電極はバイア側壁およびソースの上に位置するように形成されている。強誘電体薄膜は下部電極上に形成されて、上部電極は強誘電体薄膜上に形成されている。この方法において、３次元キャパシタ構造は、強誘電体を覆う上部電極の連続した裏打ちにより、バイアにおいて、下部電極上に形成される。従って、そのバイアの直径は、少なくとも下部電極の２つの厚さ、強誘電体材料の２つの厚さ、および上部電極の少なくとも１つの厚さを有する。
【００１１】
または、デュアルダマシン（ｄｕａｌ  ｄａｍａｓｃｅｎｅ）構造は、第１のバイアに加えて第１のトレンチを有するＩＣ絶縁体上に形成される。そして、下部電極、強誘電体薄膜および上部電極は、層状にされて、バイアおよびトレンチの下部および側壁の上にあり、それにより強誘電体キャパシタの容量が増加され得る。そのトレンチは、スペースを保つためにトランジスタゲート電極の上に形成され得る。
【００１２】
別の局面において、電気的相互接続は、ドレインに対して、強誘電体キャパシタの形成と同時に形成される。その時、バイアが形成され、それはＩＣ絶縁体上部表面からドレインまで広がっている。下部電極材料は、露出したドレイン領域およびドレインバイア側壁の上に形成される。下部電極材料は、ドレインと上部の金属堆積層との間に相互接続を提供する。典型的に、強誘電体薄膜は、下部電極材料の上に、ドレインバイアで形成される。そのドレインバイアは、関連ＩＣ技術による接触ホールサイズの最小サイズにすぎない直径および、そのバイアを裏打ちする下部電極の２つの厚さを有する。
【００１３】
上述の強誘電体デバイスを形成する方法もまた提供される。上記方法は、
ａ）トランジスタを形成するステップと、
ｂ）トランジスタのソースの直上に、貴金属を含む、強誘電体キャパシタ下部電極を形成するステップを含む。その強誘電体キャパシタは、介在する電気コネクタを有することなく、ソースと下部電極との間に形成される。ステップｂ）に先行して、追加のステップは、
ａ1）上部表面がソースの上にある、ＩＣ絶縁体層を形成するステップと、
ａ2）バイア下部およびバイア側壁とともに、バイア開口部を形成し、そのバイア開口部がＩＣ絶縁体層上部表面からトランジスタの第１の電極の選択領域まで広がり、それによりダマシン強誘電体キャパシタ構造が形成されるステップである。ステップｂ）は、バイアの下部およびバイア側壁の上に、下部電極を形成するステップを含む。ステップｂ）に続く更なるステップは、
ｃ）下部電極の上に強誘電体薄膜を形成するステップと、
ｄ）その強誘電体薄膜の上に上部電極層を形成し、それによりバイア下部および側壁が、下部電極の上で、強誘電体薄膜の上の上部電極で裏打ちされるステップである。
【００１４】
ステップｂ）は、貴金属材料をＩＣ絶縁体上部表面、バイア側壁およびソースの上に均等に堆積させるステップを含む。次いで、下部電極材料は、ＩＣ絶縁体上部表面の上にあり、取り除かれる。その除去プロセスは、ａ）ＩＣ絶縁体上部表面およびソース上に窒化物を堆積させるプロセス、ｂ）ＩＣ絶縁体上部表面上の窒化物、および下部電極材料を除去するための、化学的機械研磨（ＣＭＰ）および、ｃ）前記ステップにおいて除去されていない、ソースの上のバイアにある窒化物を除去するためのエッチングであって、それにより、下部電極材料が、第１のバイア側壁およびソース上にあるように残されるプロセスを含む。窒化物は、ＩＣ絶縁体材料が酸化物である場合、２つの材料の間のエッチング選択性のために、特に有用である。
【００１５】
ステップｃ）における強誘電体薄膜の適切な堆積および、ステップｄ）における上部電極材料の適切な堆積の後、ステップｅ）は第１のＩＣ絶縁体上部表面の上にある上部電極材料をエッチングする。典型的に、ＩＣ絶縁体上部表面上の強誘電体薄膜は、同様のプロセスで除去される。
【００１６】
相互接続は、強誘電体キャパシタの形成と同時に、トランジスタのドレインに対して形成される。ステップａ2）は、ＩＣ絶縁体層上部表面からドレインまで広がる第２のバイアを形成するステップを含む。ステップｂ）は、ドレインおよびドレインバイア側壁の上に、下部電極層を形成する。典型的に、ステップｃ）は下部電極層の上に強誘電体薄膜を形成するが、それは必要ではない。
【００１７】
または、ステップａ2）は、バイアおよびトレンチ下部を含む第１のＩＣ絶縁体に、デュアルダマシン開口部を、バイアおよびトレンチ下部、並びにバイアおよびトレンチ側壁と共に形成するステップを含む。ステップｂ）は、トランジスタ第１の電極の上に、デュアルダマシン開口部において、強誘電体キャパシタ下部電極を形成するステップを含む。特に、ステップｂ）は、第１のバイア、第１のトレンチ下部および側壁の上に、下部電極材料を均等に堆積させるステップを含み、ステップｃ）は下部電極上に強誘電体材料を均等に堆積させるステップを含み、更にステップｄ）は強誘電体の上に上部電極層を均等に堆積させる方法を含む。
【００１８】
本発明による強誘電体デバイスは、第１の電極を含むトランジスタ、および強誘電体キャパシタを備える強誘電体デバイスであって、該強誘電体キャパシタが、該トランジスタの第１の電極の選択領域の直上の貴金属を含む第１の下部電極層と、該第１の下部電極層上の第１の強誘電体薄膜と、該強誘電体薄膜上の第１の上部電極層とを備え、それにより強誘電体キャパシタが、該トランジスタの第１の電極と該第１の下部電極との間で直接接続する構造を有することなく形成される。
【００１９】
強誘電体デバイスは、前記トランジスタの第１の電極上に、上部表面を有する第１の誘電体インターレベルを更に備える強誘電体デバイスであって、該誘電体インターレベルが、該第１の誘電体インターレベル上部表面から該トランジスタの第１の電極の選択領域まで広がる、第１のバイアを第１のバイア側壁と共に含み、前記第１の下部電極が、該第１の誘電体インターレベルの第１のバイア上にあり、該第１のバイア側壁、および該トランジスタの第１の電極の選択領域を裏打ちしてもよい。
【００２０】
強誘電体デバイスは、前記第１のバイア側壁を裏打ちする前記第１の強誘電体薄膜が前記第１の下部電極上にあり、該第１のバイア側壁を裏打ちする前記第１の上部電極が該第１の強誘電体薄膜上にあり、それによって３次元キャパシタ構造が形成されてもよい。
【００２１】
強誘電体デバイスは、前記第１のバイアが第１の直径（Ｄ1）を有し、前記第１の下部電極が厚さ（ＴBE）を有し、前記第１の上部電極が厚さ（ＴTE）を有し、前記第１の強誘電体薄膜が厚さ（ＴF）を有し、更にＤ1が約２（ＴBE）＋（ＴTE）＋２（ＴF）よりも大きい。
【００２２】
強誘電体デバイスのＴBEおよびＴTEは、約０．１から０．２マイクロメートルの範囲にあり、ＴFは約０．１から０．４マイクロメートルの範囲にあってもよい。
【００２３】
強誘電体デバイスは、前記第１の下部電極が、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金を含むグループから選択された材料、および上述の貴金属の化合物から作られてもよい。
【００２４】
強誘電体デバイスは、前記第１の強誘電体薄膜が、鉛ゲルマニウム酸化物（ＰＧＯ）、ＰｂＺｒ1-xＴｉxＯ3（ＰＺＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ＳＢＴＮ）、（Ｐｂ1-xＬａx）ＴｉＯ3（ＰＬＴ）、および（Ｐｂ1-xＬａx）（Ｚｒ1-YＴｉY）Ｏ3（ＰＬＺＴ）を含むグループから選択された材料から作られてもよい。
【００２５】
強誘電体デバイスは、前記トランジスタの第１の電極がソースである。
【００２６】
強誘電体デバイスは、前記第１の誘電体インターレベル（ｉｎｔｅｒｌｅｖｅｌ）が、前記第１のバイアに加えて第１のトレンチを含み、該第１のバイアおよび第１のトレンチ側壁を有するデュアルダマシン開口部を形成し、かつ、該誘電体インターレベルはトレンチ下部を有し、前記第１の下部電極、前記第１の強誘電体薄膜および前記第１の上部電極が、該第１のバイアおよび該第１のトレンチ側壁、並びに該第１のトレンチ下部および前記トランジスタの第１の電極の選択領域の上にあり、それにより前記強誘電体キャパシタの容量を大きくする。
【００２７】
本発明による強誘電体デバイスは、前記トランジスタがゲート電極を含み、前記第１の誘電体インターレベルが該ゲート電極の上に形成され、更に前記デュアルダマシントレンチが、該ゲート電極の上に、少なくとも部分的に形成され、それにより、該トランジスタの周りのスペースが最適に使用される。
【００２８】
強誘電体デバイスは、前記トランジスタが第２の電極を含み、前記第１の誘電体インターレベルが該トランジスタの第２の電極の上にあり、該第１の誘電体インターレベルが、該第１の誘電体インターレベル上部表面から該トランジスタの第２の電極の選択領域まで広がる第２のバイアを、第２のバイア側壁と共に含み、該トランジスタの第２の電極の選択領域の直上にある第２の下部電極であって、該第２の下部電極が該第２のバイア上にあり、該第２のバイア側壁を裏打ちする該第２の下部電極を更に含み、それによって、電気的相互接続が、該第１の誘電体インターレベルを通じて該トランジスタの第２の電極に対して作られてもよい。
【００２９】
強誘電体デバイスは、前記第２の下部電極上にある第２の強誘電体薄膜を更に含んでもよい。
【００３０】
強誘電体デバイスは、前記第１の誘電体インターレベルの第２のバイアが、第２の直径（Ｄ2）を有し、前記第２の下部電極が厚さ（ＴBE）を有し、ＤOCが最小直径の接触ホールサイズであり、更にＤ2が約２（ＴBE）＋ＤOCよりも大きい。
【００３１】
強誘電体デバイスは、ＤOCが約０．２マイクロメートルである。
【００３２】
強誘電体デバイスは、第１の電極を含むトランジスタと、該トランジスタの第１の電極上にある上部表面を有する第１の誘電体インターレベルと、を備える強誘電体デバイスであって、該第１の誘電体インターレベルが、該第１の誘電体インターレベルの上部表面から該トランジスタの第１の電極の選択領域まで広がる第１のバイアを、第１のバイア側壁と共に含み、かつ、該トランジスタの第１の電極の選択領域の直上にある第１の下部電極を備える強誘電体キャパシタであって、該下部電極が該第１のバイアの上にあり、該第１のバイア側壁および該トランジスタの第１の電極の選択領域を裏打ちし、該第１の下部電極上の第１の強誘電体薄膜と、該強誘電体薄膜上にある第１の上部電極と、を更に備える強誘電体キャパシタであって、それにより該強誘電体キャパシタが、該トランジスタの第１の電極と該下部電極との間で中間の接触構造を有することなく形成される該強誘電体キャパシタと、を備えてもよい。
【００３３】
本発明による強誘電体デバイスを形成する方法は、強誘電体デバイスを形成する方法であって、該方法は、ａ）第１の電極を含むトランジスタを形成するステップと、ｂ）貴金属を含み、該トランジスタの第１の電極の直上にある強誘電体キャパシタの第１の下部電極を形成し、それにより該強誘電体キャパシタが該トランジスタの第１の電極と前記第１の下部電極との間に電気的コネクタを介在することなく形成されるステップとを包含する。
【００３４】
本発明による強誘電体デバイスを形成する方法は、前記ステップａ）に続く、ステップであって、ａ1）前記トランジスタの第１の電極上にある上部表面を有する、第１の誘電体インターレベル層を形成するステップと、ａ2）該誘電体インターレベル層上部表面から該トランジスタの第１の電極の選択領域まで、バイア側壁によって、第１のバイア開口部を形成し、それによって、ダマシン強誘電体キャパシタ構造が形成されるステップと、を更に含んでもよい。
【００３５】
本発明による強誘電体デバイスを形成する方法は、前記ステップｂ）が、前記第１のバイア側壁上にある前記第１の下部電極を形成するステップを含んでもよい。
【００３６】
本発明による強誘電体デバイスを形成する方法は、前記ステップｂ）に続く更なるステップであって、ｃ）前記第１の下部電極上に、第１の強誘電体薄膜を形成するステップと、ｄ）該第１の強誘電体薄膜上に、第１の上部電極層を形成し、それによって、前記第１のバイア側壁が、該第１の下部電極、該第１の強誘電体薄膜および該第１の上部電極によって裏打ちされるステップと、を含んでもよい。
【００３７】
本発明による強誘電体デバイスを形成する方法は、前記ステップｂ）が前記第１の誘電体インターレベルの上部表面、前記バイア側壁、および前記トランジスタの第１の電極の選択領域の上に、貴金属材料を均等に堆積させるステップと、該ステップｂ）に続く、更なるサブステップであって、ｂ1）該第１の誘電体インターレベルの上部表面上にある前記第１の下部電極材料を取り除くステップと、を含んでもよい。
【００３８】
本発明による強誘電体デバイスを形成する方法は、前記サブステップｂ1）が以下の手順を含み、該手順は、ａ）前記第１の誘電体インターレベル上部表面およびトランジスタの第１の電極の選択領域の上に窒化物を堆積させる手順と、ｂ）該第１の誘電体インターレベル上部表面上の該窒化物および下部電極を除去するための化学的機械研磨（ＣＭＰ）手順と、ｃ）該トランジスタの第１の電極の選択領域上にある前記バイアに、以前に除去されていない該窒化物を除去するためのエッチングであって、それにより前記第１の下部電極材料が、前記第１のバイア側壁および該トランジスタの第１の電極の選択領域の上に残される手順と、を包含してもよい。
【００３９】
本発明による強誘電体デバイスを形成する方法は、前記ステップｃ）が、前記第１の誘電体インターレベル上部表面、前記第１のバイア側壁および前記トランジスタの第１の電極の選択領域の上に前記第１の強誘電体薄膜を均等に堆積するステップを含み、更に、前記ステップｄ）が、該ステップｃ）により堆積された該第１の強誘電体薄膜材料の上に、第１の上部電極材料を均等に堆積させるステップを含んでもよい。
【００４０】
本発明による強誘電体デバイスを形成する方法は、前記ステップｄ）に続くステップであって、ｅ）前記第１の誘電体インターレベル上部表面上にある前記第１の上部電極材料をエッチングするステップ、を更に含んでもよい。
【００４１】
本発明による強誘電体デバイスを形成する方法は、前記ステップｅ）は、前記第１の誘電体インターレベル上部表面上にある前記第１の強誘電体薄膜をエッチングするステップを含んでもよい。
【００４２】
本発明による強誘電体デバイスを形成する方法は、前記ステップｂ）に続く更なるステップとして、ｆ）前記第１の誘電体インターレベル上部表面および前記第１の上部電極の上にある上部表面を有する第２の誘電体インターレベルを堆積させるステップと、ｇ）該第２の誘電体インターレベルにおいて、該第２の誘電体インターレベル上部表面から該第１の上部電極まで、第３のバイアを形成するステップと、ｊ）該第３のバイアを金属材料で充填し、該第１の上部電極への電気的相互接続を形成し、それにより、電気的接続が該第１の上部電極に対して作られるステップと、を更に含んでもよい。
【００４３】
本発明による強誘電体デバイスを形成する方法は、前記ステップａ）が、トランジスタの第２の電極を形成するステップを含み、前記ステップａ1）が、該トランジスタの第２の電極の上に前記第１の誘電体インターレベルを堆積するステップを含み、前記ステップａ2）が、該第１の誘電体インターレベル層の上部表面から該トランジスタの第２の電極の選択領域まで広がっている、第２のバイア開口部を第２のバイア側壁と共に、形成するステップと、該第２のバイアから該トランジスタの第２の電極への電気的相互接続を形成するステップと、を包含してもよい。
【００４４】
本発明による強誘電体デバイスを形成する方法は、前記ステップｂ）が、前記トランジスタの第２の電極の選択領域および前記第２のバイア側壁の上に、第２の下部電極を形成するステップを含み、更に、前記ステップｃ）が、該第２の下部電極上に第２の強誘電体薄膜を形成するステップを含んでもよい。
【００４５】
本発明による強誘電体デバイスを形成する方法は、前記ステップａ2）が、最小直径の接触ホールサイズであるＤOCを備える、第２の直径（Ｄ2）を有する前記第２のバイアを含み、前記ステップｂ）が厚さ（ＴBE）を有する前記第２の下部電極を含み、更にＤ2が約２（ＴBE）＋ＤOCよりも大きい。
【００４６】
本発明による強誘電体デバイスを形成する方法は、ＤOCが約０．２マイクロメートルである。
【００４７】
本発明による強誘電体デバイスを形成する方法は、前記ステップａ2）が、前記第１のバイアおよび第１のトレンチを含む、前記第１の誘電体インターレベルに、第１のバイアおよび第１のトレンチを有する、デュアルダマシン開口部を形成するステップを含み、前記ステップｂ）が前記トランジスタの第１の電極の選択領域、該第１のバイアおよび該第１のトレンチ側壁の上に、前記強誘電体キャパシタの第１の下部電極および該デュアルダマシン開口部のトレンチ下部を形成し、それにより、サイズがより大きな強誘電体キャパシタが大きいキャパシタンスを有する。
【００４８】
本発明による強誘電体デバイスを形成する方法は、前記ステップｂ）が、前記第１のバイアおよび前記第１のトレンチ側壁、前記トレンチ下部および前記トランジスタの第１の電極の選択領域の上に、前記第１の下部電極材料を均等に堆積させるステップを含み、前記ステップｃ）が、該ステップｂ）で形成された該第１の下部電極の上に前記第１の強誘電体薄膜材料を均等に堆積させるステップを含み、更に、前記ステップｄ）が、該第１の強誘電体薄膜上に前記第１の上部電極層を均等に堆積させ、それにより、前記デュアルダマシン構造の側壁が、該第１の下部電極、該第１の強誘電体薄膜および該第１の上部電極で裏打ちされるステップを含んでもよい。
【００４９】
本発明による強誘電体デバイスを形成する方法は、前記ステップａ）が、トランジスタのゲート電極を形成するステップを含み、前記ステップａ1）が、前記第１の誘電体インターレベルを該ゲート電極上に形成するステップを含み、更に前記ステップａ2）が、デュアルダマシントレンチを該ゲート電極の上に少なくとも部分的に形成し、それにより前記トランジスタの周りのスペースが最適に占有されるステップを含んでもよい。
【００５０】
本発明による強誘電体デバイスを形成する方法は、前記ステップａ2）が、前記第１のバイアに第１の直径（Ｄ1）を備えるステップを含み、前記ステップｂ）が、前記第１の下部電極に厚さ（ＴBE）を備えるステップを有し、前記ステップｄ）が、前記第１の上部電極に厚さ（ＴTE）を備えるステップを含み、前記ステップｃ）が、前記第１の強誘電体薄膜に厚さ（ＴF）を備えるステップを含み、更に、Ｄが約２（ＴBE）＋（ＴTE）＋２（ＴF）よりも大きい。
【００５１】
本発明による強誘電体デバイスを形成する方法は、ＴBEおよびＴTEが、約０．１から０．２マイクロメートルの範囲にあり、ＴFが、約０．１から０．４マイクロメートルの範囲にある。
【００５２】
本発明による強誘電体デバイスを形成する方法は、前記ステップｂ）が、前記第１の下部電極をＰｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金を含むグループから選択される材料、および上述の貴金属の化合物から作るステップを含んでもよい。
【００５３】
本発明による強誘電体デバイスを形成する方法は、前記ステップｃ）が、前記第１の強誘電体薄膜をＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＴＮ、ＰＬＴ、およびＰＬＺＴを含むグループから選択された材料から作るステップを含んでもよい。
【００５４】
本発明による強誘電体デバイスを形成する方法は、前記ステップａ）が、前記トランジスタの第１の電極はソースであることを含む。
【００５５】
本発明による強誘電体デバイスを形成する方法は、次のステップを含む、強誘電体デバイスを形成する方法であって、該方法は、ａ）第１の電極を含むトランジスタを形成するステップと、ｂ）該トランジスタの上に上部表面を有する第１の誘電体インターレベル層を形成するステップと、ｃ）該第１の誘電体インターレベル層上部表面から該トランジスタの第１の電極の選択領域まで広がるバイア側壁を有する、第１のバイア開口部を形成するステップと、ｄ）該トランジスタの第１の電極の直上に第１の下部電極を有する強誘電体キャパシタを形成し、それにより該強誘電体キャパシタが、該第１の電極と該第１の下部電極との間に介在する電気的コネクタを有することなく形成されるステップとを含む。
【００５６】
【発明の実施の形態】
図１は、本発明により完成された強誘電体デバイスを示す。強誘電体デバイス１０は、第１の電極１４を含むトランジスタ１２を備える。本発明のいくつかの局面において、第１の電極１４はソースである。トランジスタ１０は、バルク型トランジスタとして表現されている。または、（ここでは示されていないが）トランジスタ１０は、絶縁体上にシリコンが存在する（ＳＯＩ）型トランジスタである。
【００５７】
強誘電体性キャパシタ１６は図示されており、第１の下部電極あるいは第１の下部電極層１８を更に備えている。第１の下部電極１８は、トランジスタの第１の電極１４の選択領域２０の直上にあって、直に接触している。本発明のいくつかの局面において、第１の下部電極１８は貴金属を含む。その時、第１の下部電極１８は、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2および合金を含むグループから選択された材料および上述の貴金属の化合物から作られる。本発明のいくつかの局面において、下部電極１８は貴金属に制限されない。例えば、ＴａおよびＴａＮのような、遷移金属および遷移金属の化合物もまた、使用される。
【００５８】
第１の強誘電体薄膜２２は、第１の下部電極層１８上にある。第１の強誘電体薄膜２２は、鉛ゲルマニウム酸化物（ＰＧＯ）、ＰｂＺｒ1-xＴｉxＯ3（ＰＺＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ＳＢＴＮ）、（Ｐｂ1-xＬａx）ＴｉＯ3（ＰＬＴ）、および（Ｐｂ1-xＬａx）（Ｚｒ1-YＴｉY）Ｏ3（ＰＬＺＴ）を含むグループから選択された材料から作られる。第１の上部電極層２４は、強誘電体薄膜２２上にある。強誘電体キャパシタ１６は、中間の接続構造を有することなく、トランジスタの第１の電極１４と第１の下部電極１８との間に形成される。本発明のいくつかの局面において、第１の上部電極２４は、貴金属である。
【００５９】
図２は、寸法の詳細を含めた図１の強誘電体デバイスを示す。上部表面２８を有する第１の誘電体インターレベル２６は、第１の電極１４の上にある。第１の誘電体インターレベル２６は、第１のバイア３０を第１のバイア側壁３２と共に含み、第１の誘電体インターレベル上部表面２８からトランジスタの第１の電極１４の選択領域２０まで広がっている。第１の下部電極１８は、第１の誘電体インターレベルの第１バイア３０の上にあり、第１のバイア側壁３２を裏打ちし、選択領域２０に隣接している。同様に、第１の強誘電体薄膜２２は第１の下部電極１８の上にあり、第１のバイア側壁３２を裏打ちしている。強誘電体薄膜２２は、下部電極１８と共に中空のシリンダ構造を形成し、それにより、所謂バイアの下部（そこでは下部電極１８が、選択領域２０と直接隣接している。）は、側壁３２と同様に裏打ちされることが理解される。第１の上部電極２４は、第１の強誘電体薄膜２２上にあり、第１のバイアの側壁３２および所謂バイア下部を裏打ちする。そのバイア下部は、下部電極１８上の、すなわち選択領域２０上の強誘電体薄膜２２の層である。第１の上部電極２４は、固体シリンダあるいは中空シリンダのいずれかを下部と形成する。この方法において、３次元キャパシタ構造１６が形成される（図１参照）。
【００６０】
従来技術による強誘電体キャパシタは２次元構造を有すると考えられ得るが、ここで、電極および強誘電体薄膜構造は長さおよび幅を有するが、高さは有しない。確かにこれらのデバイスは高さを実際に有するが、その高さは薄膜を形成する堆積プロセスに限られる。つまり、このような膜の高さ、すなわち膜の厚さを調節する際の実用的な制御が欠けている。本発明において、ダマシン堆積プロセスにより強誘電体キャパシタのサイズに対して、より大きな制御を行うことが可能である。本発明によるデバイスのキャパシタンスは、誘電体インターレベルの厚さ３３の制御およびバイア直径の制御、並びに電極材料堆積プロセスの制御によって、調節される。誘電体インターレベルの厚さ３３は、約０．５〜１マイクロメートルの範囲にある。
【００６１】
第１のバイア３０は第１の直径（Ｄ1）３４を有する。以下の説明では、バイア３０がシリンダであると仮定しているが、以下に記述される大きさの概念はダマシン開口部の任意の形状にあてはまる。第１の下部電極１８は厚さ（ＴBE）３６を有し、第１の上部電極２４は厚さ（ＴTE）３８を有する。第１の強誘電体薄膜２２は厚さ（ＴF）４０を有する。Ｄ1は約２（ＴBE）＋（ＴTE）＋２（ＴF）よりも大きい。典型的に、Ｄ1は、２（ＴBE）＋（ＴTE）＋２（ＴF）よりもかなり大きく、十分なキャパシタンスを提供する。この書き込み時点で、科学技術によりＴBEおよびＴTEは、約０．１から０．２マイクロメートルの範囲にでき、ＴFは約０．１から０．４マイクロメートルの範囲にできる。
【００６２】
図３は、本発明による代替の強誘電体デバイス５０を示す。図３の特徴の多くは、図１に図示されている特徴と同じである。第１の強誘電体インターレベル２６は、第１のバイア３０に加えて第１のトレンチ５２を含み、デュアルダマシン開口部５４を形成する。第１のバイア側壁２８および第１のトレンチ側壁５６が形成される。第１のトレンチ５２はトレンチ下部５７を有する。第１の下部電極１８、第１の強誘電体薄膜２２および第１の上部電極２４は、第１のバイアおよび第１のトレンチ側壁２８／５６並びに、選択領域２０の表面およびトレンチ下部５７に隣接するバイア下部の上にある。この方法において、強誘電体キャパシタ５８の領域は、図１の強誘電体キャパシタ１６の領域（およびキャパシタンス）よりも大きく作られる。
【００６３】
トランジスタ１２は、またゲート電極６０を含む。第１の誘電体インターレベル２６はゲート電極６０上に形成される。デュアルダマシントレンチ５２は、ゲート電極６０の上に少なくとも部分的に形成され、それによりトランジスタ１２の周囲のスペースは最適に占有される。
【００６４】
図１にもどって、強誘電体デバイス１０は、ドレイン相互接続構造で描かれている。同じドレイン相互接続構造はまた、図３の強誘電体デバイス５０に適用可能である。トランジスタ１２は第２の電極６２を含む。典型的に、第１の電極１４はソースであり、第２の電極６２はドレインである。しかし、この概念は任意のタイプの電極の接続に適用される。第１の誘電体インターレベル２６は、トランジスタの第２の電極６２の上にある。第１の誘電体インターレベル２６は、第２のバイア６４を含み、第２のバイア側壁６６が第１の誘電体インターレベル上部表面２８からトランジスタの第２の電極６２の選択領域６８まで広がっている。
【００６５】
第２の下部電極７０は、トランジスタの第２の電極の選択領域６８の直上にある。構造７０は、より正確な言葉では相互接続構造であるが、第１の下部電極１８を堆積し、形成する同じプロセスで、典型的に形成される。同様に、第１の下部電極１８が貴金属である場合、第２の下部電極７０は典型的に貴金属である。第２の下部電極７０は第２のバイア６４の上に位置し、上記第２のバイア側壁６６を裏打ちしている。この方法において、電気的相互接続７０が、トランジスタの第２の電極６２に対して、第１の誘電体インターレベル２６を通して形成される。第２の強誘電体薄膜７２は、第２の下部電極７０の上にある。
【００６６】
図２に戻って、第２のバイア６４は第２の直径（Ｄ2）７４を有する。第２の下部電極７０は厚さ（ＴBE）７６を有する。ＩＣ関連の技術水準によって、最小の直径接触ホールサイズが、ＤOCによって定義される。Ｄ2は約２（ＴBE）＋ＤOCよりも大きい。許容誤差はあるが、そのような直径によって相互接続構造７０は、後に形成されるバイア相互接続を用いて、より高い金属堆積層に接続可能である。この記載による標準値では、ＤOCは約０．２マイクロメートルが許容される。
【００６７】
図４から図９は、本発明による強誘電体デバイス１０／５０を完成するプロセスを示す。図４は、誘電体インターレベル２６に覆われたトランジスタ１０を示す。典型的に、誘電体インターレベル２６は、ＳｉＯ2あるいは他の酸化物材料である。
【００６８】
図５ａおよび図５ｂはダマシン構造の形成を示す。図５ａは、第１のバイア３０および図１の第２のバイア６４の形成を示す。図５ｂは図３のデュアルダマシン構造５４を示す。数々のダマシン構造が、フォトレジストを堆積し、そのフォトレジストをパターニングし、さらにパターニングによって露出した、誘電体インターレベル２６の部分をエッチングするプロセスを通して典型的に作られる。ダマシン構造５４は、パターニングおよびエッチングの２段階プロセス、あるいは多層堆積フォトレジストマスクのどちらかによって作られる。この多層堆積フォトレジストマスクについては、Ｎｇｕｙｅｎ、Ｈｓｕ、Ｕｌｒｉｃｈ、Ｍａａ、およびＰｅｎｇによって、１９９６年６月１０日に出願された、「ＭＥＴＨＯＤ  ＦＯＲ  ＴＲＡＮＳＦＥＲＲＩＮＧ  Ａ  ＭＵＬＴＩ−ＬＥＶＥＬ  ＰＨＯＴＯＲＥＳＩＳＴ  ＰＡＴＴＥＲＮ」と題する、同時係属中の特許出願第０８／６５５、０１４号に記述されている。
【００６９】
図６ａは、図５ａの強誘電体構造１０の上全体へ均等に下部電極材料８０を堆積することを示す。同じプロセスが図５ｂの強誘電体デバイス５０の製造において行われる。本発明のいくつかの局面において、電極材料８０は貴金属であり、エッチングするのは困難である。ＣＭＰプロセスは、インターレベル誘電体上部表面２８の上にある下部電極材料８０を取り除くために使用されることがある。しかし、いくつかの側壁を裏打ちする電極材料８０の構造的な整合性を損ない得る。または、（図示されるように）窒化物８２は、下部電極材料８０の上に堆積される。そして、ＣＭＰプロセスは上部表面２８から材料８０および材料８２を取り除くために行われる。ダマシン構造における窒化物８２は、側壁を裏打ちしている下部電極８０に対する損傷を防止する。そのＣＭＰプロセスの後、窒化物８２はいくつかのダマシン構造からエッチングされる。
【００７０】
図６ｂは、ＣＭＰおよび窒化物エッチングプロセスに続く、図５ｂの強誘電体デバイス５０を示す。結果的に、第１の下部電極１８および第２の下部電極７０となる。図６ａの強誘電体デバイス１０は、ＣＭＰおよび窒化物エッチングプロセスの後、同様に形成される。
【００７１】
図７ａおよび図７ｂは、図６ａ（ＣＭＰおよび窒化物エッチング後）の強誘電体デバイス１０および図６ｂの強誘電体デバイス５０上への、強誘電体薄膜２２および上部電極材料２４の堆積をそれぞれ描く。
【００７２】
図８ａおよび図８ｂは、図７ａおよび図７ｂの強誘電体キャパシタ１６／５８を実質的に完成させるための、上部電極２４のパターン化されたエッチングをそれぞれ描く。
【００７３】
図９ａおよび図９ｂは、図８ａおよび図８ｂの強誘電体デバイス１０／５０上への第２の誘電体インターレベル８４の堆積をそれぞれ描く。第２の誘電体インターレベル８４は、第２の誘電体インターレベル８４を通る相互接続バイア８６およびバイア８８を形成するようにパターン化されている。典型的に、バイア８６による接続は接地され、バイア８８による接続はＶCCに対するものである。または（図示されていないが）、強誘電体キャパシタ１６および５８を形成するために使用されたものと比較して、相互接続構造７０は、異なるプロセスステップによって形成される従来技術による金属相互接続構造である。
【００７４】
図１０は、本発明の強誘電体デバイスを形成するための方法におけるステップを示す。ステップ１００は、第１の電極を含むトランジスタの形成を提供する。本発明のいくつかの局面において、トランジスタはＭＯＳデバイスであり、第１の電極はソース電極である。ステップ１０２は、トランジスタの第１の電極の直上に、強誘電体キャパシタの第１の下部電極を形成する。本発明のいくつかの局面において、第１の下部電極は貴金属材料を含む。そのとき、ステップ１０２は、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｈ、ＩｒＯ2、ＴａＮおよび合金を含むグループから選択された材料、および上記材料の化合物から作られる第１の下部電極を含む。ステップ１０４は、生成物であって、そこでは強誘電体キャパシタは、トランジスタの第１の電極および第１の下部電極との間に介在する電気コネクタを有することなく、形成される。
【００７５】
本発明はまた、強誘電体キャパシタを形成する際のダマシンプロセスの使用の点で、新規である。典型的には、更なるステップがステップ１００の後に続き、ステップ１０２に先行する。ステップ１００ａは第１の誘電体インターレベル層を、トランジスタの第１の電極上に、上部表面と共に形成する。ステップ１００ｂは、上記誘電体インターレベル層上部表面からトランジスタの第１の電極の選択領域までのバイア側壁と共に、第１のバイア開口部を形成する。この方法において、ダマシン強誘電体キャパシタ構造が形成される。次いで、ステップ１０２は、第１のバイア側壁およびトランジスタの第１の電極に隣接するバイア下部の上に第１の下部電極を形成するステップを含む。
【００７６】
ステップ１０２は、貴金属材料を、第１の誘電体インターレベル上部表面、バイア側壁およびトランジスタの第１の電極の選択領域上に均等に堆積するステップを含む。そして、更なるサブステップがステップ１０２の後に続く。ステップ１０２ａは、第１の誘電体インターレベル上部表面の上にある第１の下部電極材料を取り除く。上述されるように、誘電体インターレベル上部表面上の下部電極材料は、側壁に沿って下部電極スリーブを弱める危険を伴うが、ＣＭＰによって取り除くことが可能である。あるいは、ステップ１０２ａは、以下の３つのステップの手順を含む。ステップ１０２ａ1は、第１の誘電体インターレベル上部表面およびトランジスタの第１の電極の選択領域の上に窒化物を堆積する。スッテプ１０２ａ2は化学的機械研磨（ＣＭＰ）であり、窒化物および第１の誘電体インターレベル上部表面の上にある下部電極材料を取り除く。スッテプ１０２ａ3は、トランジスタの第１の電極の選択領域の上にあるバイアで、スッテプ１０２ａ2において取り除けなかった窒化物を取り除くためのエッチングを行う。それにより、第１の下部電極材料は、第１のバイア側壁およびトランジスタの第１の電極の選択領域の上に残されている。
【００７７】
また、更なるステップがステップ１０２に続く。ステップ１０３ａは、第１の下部電極上に第１の強誘電体薄膜を形成する。ステップ１０３ａは、第１の強誘電体薄膜をＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＴＮ、ＰＬＴおよびＰＬＺＴを含むグループから選択された材料から作るステップを含む。ステップ１０３ｂは第１の強誘電体薄膜の上に第１の上部電極層を形成し、それにより第１のバイア側壁は第１の下部電極、第１の強誘電体薄膜および第１の下部電極で裏打ちされる。強誘電体薄膜および上部電極材料はまた、バイアの下部において下部電極材料を覆っており、その下部電極はトランジスタの第１の電極の選択領域に隣接している。ステップ１０３ａは、第１の誘電体インターレベル上部表面、第１のバイア側壁およびトランジスタの第１の電極の選択領域上に、第１の強誘電体薄膜を均等に堆積するステップを含む。ステップ１０３ｂは、ステップ１０３ａにおいて堆積された第１の強誘電体薄膜材料の上に、第１の上部電極材料を均等に堆積するステップを含む。
【００７８】
ステップ１０３ｂに続いて、ステップ１０３ｃは、第１の誘電体インターレベル上部表面上の第１の上部電極材料をエッチングする。本発明のいくつかの局面において、ステップ１０３ｃは、第１の誘電体インターレベル上部表面上の第１の強誘電体薄膜をエッチングするステップを含む。
【００７９】
ステップ１００ｂは、第１のバイアに第１の直径（Ｄ1）を備えるステップを含み、ステップ１０２は、第１の下部電極に厚さ（ＴBE）を備えるステップを含み、ステップ１０３ｂは、第１の上部電極に厚さ（ＴTE）を備えるステップを含み、およびステップ１０３ａは、第１の強誘電体薄膜に厚さ（ＴF）を備えるステップを含む。ここで、Ｄは、約２（ＴBE）＋（ＴTE）＋２（ＴF）よりも大きい。典型的に、ＴBEおよびＴTEは、約０．１から０．２マイクロメートルの範囲にあり、ＴFは約０．１から０．４マイクロメートルの範囲にある。
【００８０】
ステップ１０６（図示せず）は、第１の誘電体インターレベル上部表面および第１の上部電極の上に、上部表面を有する第２の誘電体インターレベルを堆積する。ステップ１０８（図示せず）は、第２の誘電体インターレベル上部表面から、第１の上部電極の選択領域まで、第２の誘電体インターレベルに第３のバイアを形成する。ステップ１１０（図示せず）は、第３のバイアを金属材料で満たし、第１の上部電極への電気的相互接続を形成し、それにより電気接続が第１の上部電極に対して作られる。典型的に、この相互接続は強誘電体キャパシタを接地するために使用される。第２の誘電体の同じ第４のバイアは、トランジスタのドレインへの相互接続を形成するためにしばしば使用される。
【００８１】
強誘電体キャパシタを形成するために使用された、上述の同じプロセスを用いて、トランジスタのドレインへのインターレベル相互接続を形成することによりいくつかの処理ステップが省略できる。ステップ１００はトランジスタの第２の電極を形成するスッテプを含む。ステップ１００ａはトランジスタの第２の電極上に第１の誘電体インターレベルを堆積するステップを含み、かつステップ１００ｂは、第２のバイア側壁と共に、上記第１の誘電体インターレベル層上部表面からトランジスタの第２の電極の選択領域まで広がる第２のバイア開口部を形成するステップを含む。後のステップにおいて、第２のバイアによる電気的相互接続がトランジスタの第２の電極に対して形成される。特に、ステップ１０２は、トランジスタの第２の電極および第２のバイア側壁の上に第２の下部電極を形成するステップを含み、かつステップ１０３ａは第２の下部電極上に第２の強誘電体薄膜を形成するステップを含む。
【００８２】
ステップ１００ｂは、最小直径接触ホールサイズＤOCを備えた、第２の直径（Ｄ2）を有する第２のバイアを含む。ステップ１０２は、第２の下部電極に厚さ（ＴBE）を備えるステップを含む。Ｄ2は約２（ＴBE）＋ＤOCよりも大きい。典型的に、ＤOCは約０．２マイクロメートルである。
【００８３】
本発明の１つの局面において、ステップ１００ｂは、第１の誘電体インターレベルにおけるデュアルダマシン開口部の形成を含む。そのデュアルダマシン開口部は、上述の第１のバイアおよび、第１のバイアおよび第１のトレンチ側壁を有する第１のトレンチ、並びにトレンチ下部を含む。次いで、ステップ１０２は、トランジスタの第１の電極の選択領域上、および第１のバイアおよび第１のトレンチ側壁、並びにデュアルダマシン開口部における第１のトレンチ下部の上に、強誘電体キャパシタの第１の下部電極を形成するステップを含む。この方法においては、大きなキャパシタンスを有するサイズの大きい強誘電体キャパシタが作られる。
【００８４】
特に、ステップ１０２は、第１のバイアおよび第１のトレンチ側壁、トレンチ下部およびトランジスタの第１の電極の選択領域上に、第１の下部電極材料を均等に堆積させるステップを含む。ステップ１０３ａは、ステップ１０２において形成される第１の下部電極上に、第１の強誘電体薄膜材料を均等に堆積させるステップを含む。ステップ１０３ｂは、第１の強誘電体薄膜上に第１の上部電極層を均等に堆積させ、それによりデュアルダマシン構造側壁が、第１の下部電極、第１の強誘電体薄膜および第１の上部電極で裏打ちされるステップを含む。
【００８５】
本発明のいくつかの局面において、ステップ１００はトランジスタのゲート電極を形成するステップを含む。次いで、ステップ１００ａは、第１の誘電体インターレベルをゲート電極上で形成するステップを含み、更にステップ１００ｂは、デュアルダマシントレンチをゲート電極上で少なくとも部分的に形成し、それによりトランジスタの周りのスペースが最適に占有される、ステップを含む。
【００８６】
【発明の効果】
上述の強誘電体構造および製造方法は種々の理由により有用である。そのプロセスにより、貴金属キャパシタ電極とトランジスタ電極との間の直接接続が可能である。この直接接続は、いくつかの処理ステップおよびキャパシタとトランジスタとの間の電気抵抗を最小化する。その簡略化されたキャパシタ電極形成プロセスにより、貴金属のエッチングの課題はさほど重要ではない。貴金属キャパシタ電極が使用されるかどうかに関係なく、ダマシン形成プロセスにより、大きなキャパシタをスペースが有効な形状に形成することが可能である。本発明の１つの実施形態により、キャパシタの形成プロセスを、トランジスタのドレインへのインターレベル相互接続の形成と同時に使用することが可能である。別の実施形態は、デュアルダマシン強誘電体キャパシタの形成を示す。他の変形および実施形態は、当業者によってなされるであろう。
【図面の簡単な説明】
【図１】図１は、本発明によって完成された強誘電体デバイスを示す。
【図２】図２は、大きさの詳細と共に、図１の強誘電体デバイスを示す。
【図３】図３は、本発明の他の強誘電体デバイスを示す。
【図４】図４は、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図５ａ】図５ａは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図５ｂ】図５ｂは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図６ａ】図６ａは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図６ｂ】図６ｂは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図７ａ】図７ａは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図７ｂ】図７ｂは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図８ａ】図８ａは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図８ｂ】図８ｂは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図９ａ】図９ａは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図９ｂ】図９ｂは、本発明の強誘電体デバイスを完成させる際のステップを示す。
【図１０】図１０は、本発明の強誘電体デバイスを形成する方法におけるステップを示す。
【符号の説明】
１０  強誘電体デバイス
１２  トランジスタ
１４  トランジスタの第１の電極（ソース）
１６  キャパシタ
１８  第１の下部電極
２０  選択領域
２２  第１の強誘電体薄膜
２４  第１の上部電極
２６  誘電体インターレベル
２８  誘電体インターレベル上部表面
３０  第１のバイア
３２  バイア側壁
３４  第１の直径（Ｄ1）
３６  第１の下部電極の厚さ（ＴBE）
３８  第１の上部電極の厚さ（ＴTE）
４０  第１の強誘電体薄膜の厚さ（ＴF）
６２  トランジスタの第２の電極（ドレイン）
６４  第２のバイア
６８  選択領域
７０  第２の下部電極
７２  第２の強誘電体薄膜
７４  第２の直径（Ｄ2）
７６  第２の下部電極の厚さ（ＴBE）
【図１】
0003891538.tif 000002
【図２】
0003891538.tif 000003
【図３】
0003891538.tif 000004
【図４】
0003891538.tif 000005
【図５ａ】
0003891538.tif 000006
【図５ｂ】
0003891538.tif 000007
【図６ａ】
0003891538.tif 000008
【図６ｂ】
0003891538.tif 000009
【図７ａ】
0003891538.tif 000010
【図７ｂ】
0003891538.tif 000011
【図８ａ】
0003891538.tif 000012
【図８ｂ】
0003891538.tif 000013
【図９ａ】
0003891538.tif 000014
【図９ｂ】
0003891538.tif 000015
【図１０】
0003891538.tif 000016