(57)【特許請求の範囲】
【請求項１】
半導体装置内にコンデンサを製造するための以下の工程を含む方法。
支持装置の表面上に高ドープされたｐ導電層（３、６１）を含むベース層を形成し、
高ドープｐ導電層（３、６１）の表面上に交互に低ドープｐ導電層と高ドープｐ導電層とからなる層列（４〜７、６２〜６６）を施し、
この層列を異方性エッチングにより少なくともベース層（３、６１）にまで達する開口（８、７０）の形成下にパターン化し、
低ドープｐ導電層及び高ドープｐ導電層からなる層列への斜方向イオン注入により開口（８）内に高ドープｐ導電領域（９、７１）を形成し、
層列の低ドープｐ導電層を高ドープｐ導電層に対して選択的にエッチングし、
コンデンサ誘電体（１１）を同形に析出し、しかる後
コンデンサ誘電体（１１）上に導電層（１２）を同形に析出する。
【請求項２】
ベース層を、半導体領域を浅くドーピングすることにより又はドープされた半導体材料を析出することにより形成される高ドープｐ導電層（３、６１）を用いて形成することを特徴とする請求項１記載の方法。
【請求項３】
ベース層を、高ドープｐ導電層より前に施される酸化物層及び／又は窒化物層を用いて基板から絶縁することを特徴とする請求項２記載の方法。
【請求項４】
ベース層を支持層の平坦化された表面上に施すことを特徴とする請求項１ないし３の１つに記載の方法。
【請求項５】
斜め方向イオン注入を、フッ化ホウ素イオンを用いて実施することを特徴とする請求項１記載の方法。
【請求項６】
開口（７０）内の高ドープｐ導電領域を高ドープｐ導電材料の被着により形成することを特徴とする請求項１ないし４の１つに記載の方法。
【請求項７】
高ドープｐ導電領域の形成後熱処理工程を行うことを特徴とする請求項１ないし６の１つに記載の方法。
【請求項８】
選択的エッチングを等方性にアルカリエッチング剤により行うことを特徴とする請求項１ないし７の１つに記載の方法。
【請求項９】
エッチング剤としてエチレンジアミン−ピロカテコール溶液又は水酸化カリウム溶液を使用することを特徴とする請求項１ないし７の１つに記載の方法。
【請求項１０】
コンデンサ誘電体（１１）として酸化ケイ素及び／又は窒化ケイ素を同形析出することを特徴とする請求項１ないし９の１つに記載の方法。
【請求項１１】
層列を上下又は並列に施すことを特徴とする請求項１ないし１０の１つに記載の方法。
【請求項１２】
層列を深鍋形に入れ組むことを特徴とする請求項１ないし１０の１つに記載の方法。
【請求項１３】
コンデンサ誘電体（１１）上に高ドープｐ導電材料からなる対向電極（１２）を形成することを特徴とする請求項１ないし１２の１つに記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、接続パターンにより上下に電気的に接続され互いに間隔をおいて配設されている複数の素子を含む電極パターン、コンデンサ誘電体及び対向電極を有する半導体装置、特にＤＲＡＭ記憶装置内のコンデンサに関する。更に本発明は半導体装置内のコンデンサの製造方法に関する。
【０００２】
【従来の技術】
多くの集積回路はコンデンサを必要とする。ダイナミックメモリセルの典型的な例の他にアナログ−ディジタル変換器又はディジタル−アナログ変換器及びフィルタ回路が考えられる。特に集積密度を高め又はチップ面を節約しなければならないことからパターンの微細化にはコンデンサの大きな所要面積を削減する措置が必要となる。この場合典型的な例としてはダイナミック半導体記憶装置があり、その際通常使用される１トランジスタメモリセルに必要な面積はメモリ世代からメモリ世代へ記憶密度が増すにつれて削減される。同時に記憶コンデンサの最小容量は維持されなければならない。
【０００３】
ダイナミック半導体記憶装置の場合１トランジスタメモリセルは１個の読出しトランジスタと１個のコンデンサを含む。読出しトランジスタをワード線を介して操作することにより、コンデンサ内に記憶された情報即ち電荷はビット線を介して読出される。電荷の確実な蓄積及び読出された情報の同時識別のため記憶コンデンサは最小容量を有していなければならない。記憶コンデンサの容量に対する下限は従来２０ｆＦとされている。このコンデンサ容量を達成するには誘電体の厚さをできるだけ薄くまたコンデンサの面積をできるだけ大きくしなければならない。
【０００４】
読出しトランジスタもコンデンサも１Ｍビットのメモリ世代まではプレーナデバイスとして形成されてきたが、４Ｍビットまでのメモリ世代からはコンデンサがトレンチ内に配設されている（トレンチキャパシタ）装置が知られている。このコンデンサの電極はトレンチの表面に沿って配設される。全体として基板の表面のプレーナ配置に比べてコンデンサの有効面積は拡大されている。
【０００５】
コンデンサの所要面積をそのままにするか又は削減した場合にコンデンサの容量を拡大するもう１つの可能性は、コンデンサを積層コンデンサとして形成することにある。その際ワード線の上方にポリシリコンからなるパターン、例えば冠状パターン又は円筒状パターンが形成され、基板と接触化される。このポリシリコンパターンはコンデンサ誘電体及びコンデンサ板、いわゆるセル板を備えられているメモリの節を形成する。この構想は論理プロセスと両立できるという利点がある。
【０００６】
コンデンサに対しては基板表面の上方の自由空間を利用できる。その際隣接するメモリセルのパターンが互いに分離されている限り全てのセル面をポリシリコンパターンにより覆うことができる。これに関してはフィン形積層キャパシタ及びクラウン形積層キャパシタが公知である。
【０００７】
欧州特許出願公開第０４１５５３０号明細書から記憶コンデンサとして積層コンデンサを有する半導体記憶装置が公知である。積層コンデンサは、ほぼ並列に上下に配設されており少なくとも側方の支柱を介して互いに接続されている複数のポリシリコン層を有するポリシリコンパターンを含んでいる。この側方にある支柱はポリシリコン層により形成され、引続きこの層は逆エッチングされ、上下に配設されているポリシリコン層を接続するほぼ垂直に配設されたウェブが残留するようにされる。パターンは、ポリシリコン層とそれに対して選択エッチング可能の酸化ケイ素層とを交互に基体の表面上に析出し、これらの層をパターン化し、少なくともパターンの側面に側方の支柱を形成し、酸化ケイ素層を選択エッチング除去することにより形成される。その際ポリシリコンパターンは砒素をドープされる。引続き熱酸化により酸化ケイ素がコンデンサ誘電体として形成され、その上にドープされたポリシリコンからなるセル板が析出される。
【０００８】
米国特許第５２４０８７１号明細書から上下に重ねられた電極層を有するコンデンサが公知であり、このコンデンサではポリシリコン層上に種々に迅速にエッチング可能な絶縁層が塗布され、引続きそれらの層を支柱の骨格が生じるようにパターン化及びエッチングが行われる。その後ドープされたポリシリコンが、これに引続き窒化ケイ素層が析出され、その後にセル板の形成が行われる。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、プロセス及び所要面積の費用を低減し、高い実装密度を達成することのできる半導体記憶装置内のコンデンサを提供することにある。更にこのようなコンデンサの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
これらの課題は、本発明の請求項１記載の特徴を有するコンデンサ及び請求項６記載の特徴を有するコンデンサの製造方法により解決される。
【００１１】
本発明の重要な利点は、この装置においてコンデンサを横にした場合の厚さ又はコンデンサを立てた場合の幅が公知のコンデンサの場合よりも少ないことにある。２０ｆＦの必要最小セル容量のコンデンサに対しては厚さが薄く面積が小さいことを要求されるので、本発明によるコンデンサは特にＤＲＡＭ半導体装置で使用することができる。この種のコンデンサにより、その所要面積に関しても一層厳しい要件を課せられる将来のＤＲＡＭ世代のメモリ容量も実現できるとみなされる。それには一層の面積を減少させた場合層の数を増加することだけが必要となる。更にコンデンサの厚さ又は幅を層の厚さ及び誘電体の厚さを減らすことにより減少させることができる。更に本発明によるコンデンサは、その電極パターンがｐチャネルトランジスタでは接触孔によりトランジスタのドレインと直接接続できるという利点を有する。しかしまた電極パターンを他の回路素子と接触化する別の方法も可能である。例えばｎチャネル選択トランジスタの場合電極パターンとトランジスタのドレインとの接触化は、例えばタンタル、チタン、窒化チタンからなる金属中間層又はシリコン層又は接触孔充填材（例えばタングステン）を介して行うことができる。
【００１２】
本発明方法は公知の方法に比べて必要な処理工程が少なくてすみ、しかもこれに伴う他の観点からの損失を見込まなくてもよいという重要な利点を有する。
【００１３】
半導体装置内のコンデンサは、互いに間隔をおいて配設され接続パターンにより互いに上下に電気的に接続されている複数の素子を含む電極パターンを有するように形成されており、その際電極パターンの素子及び上記の接続パターンは全体として１０20ｃｍ-3以上のドーピング濃度を有するｐ導電性材料からなっている。その際この電極パターンの素子は平面的に上下又は並列に配設することができる。接続パターンは少なくとも一縁で素子の面に対して直角方向に延びている。また電極パターンの素子は深鍋形に形成されて互いに入り組んでおり、その際接続パターンは深鍋形の範囲の内部でコンデンサ装置の支持体及び素子の１つの底面部分又は複数の底面部分と接続されている。接続パターンが棒状の支柱素子として深鍋形の電極パターン内の中心に形成可能であると有利である。
【００１４】
本発明によるコンデンサの製造方法では支持装置の表面上にまずｐ+層を含むベース層を形成し、その上に引続き低ドープｐ導電層と高ドープｐ導電層が交互する層列を施す。その後この層列は、少なくともベース層のｐ+層にまで達する開口が形成されるように異方性にエッチングされる。その後少なくとも開口の縁領域内にこの層列を接続するｐ+導電領域を形成する。引続き層列の低ドープｐ導電層をｐ+層に対して選択的にエッチングし、誘電体を析出し、対向電極を形成する。
【００１５】
その際ベース層はｐ+層だけを含むか又はその下にある酸化物及び／又は窒化物層を有するｐ+層を含むように形成可能である。コンデンサの所望のパターンに応じて開口内のｐ+領域は斜方向のイオン（ホウ素イオン）注入により又はｐ+導電材料の被着により形成される。その際重要なことは、この層列がその後の選択的エッチングのためにエッチング作用を低ドープｐ材上に限定できるように完全にはｐ+領域により覆われないである。
【００１６】
選択エッチングはアルカリ性エッチング剤、例えばエチレンジアミン−ピロカテコール溶液又は水酸化カリウム溶液により行われる。低ドープｐ導電層の材料の選択エッチング後に誘電体例えばＯＮＯ誘電体を施し、引続き導電材料を対向電極として同形析出する。
【００１７】
ベース層を絶縁物の平坦化された表面上に形成できる。絶縁物中にその下にある接続面に対する接触孔が設けられている限り、この接触孔を同様にベース層のｐ+材料で充填することができる。電極パターンのこの垂直な接触化の他に横方向の接続部を介しての接触化も可能である。またベース層及びその後の電極パターンは絶縁層又はシリコン層のトレンチ内に形成できる。場合によってはベース層のｐ+部分層の下に酸化ケイ素層及び／又は窒化ケイ素層が設けられる。
【００１８】
本発明によるコンデンサの製造は、ｐ+ドープシリコンのエッチング率が低ドープシリコンに比べてアルカリ性エッチング溶液中で極めて低いという認識に基づく。ザイデル（Ｈ．Ｓｅｉｄｅｌ）その他による刊行物「アルカリ溶液中の結晶シリコンの異方性エッチング（Ａｎｉｓｏｔｒｏｐｉｃ  Ｅｔｃｈｉｎｇ  ｏｆ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｓｉｌｉｃｏｎ  ｉｎ  Ａｌｋａｌｉｎｅ  Ｓｏｌｕｔｉｏｎｓ）」（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．第１３７巻、第１１号、１９９０年１１月、第３６２６〜３６３２頁参照）によると、エチレンジアミン−ピロカテコール溶液中でｐドープシリコンのエッチング率は１０19ｃｍ-3の濃度まで一定であるがその後激しく降下する。２・１０20ｃｍ-3の濃度ではエッチング率は１０19ｃｍ-3でのエッチング率の僅かに１０００分の１だけ低い。
【００１９】
【実施例】
本発明を図面及び実施例に基づき以下に詳述する。
【００２０】
図１のａにはその表面に絶縁層１を有する支持装置が示されている。絶縁層１の下には例えばトランジスタのような半導体装置の他の素子が配設可能である。絶縁層１内には同一平面内に接触孔２が設けられており、この接触孔２は金属化材で充填されている。充填材としてはタングステン、タンタル、チタン、窒化チタン又はドープされたポリシリコンが用意される。ｎドープポリシリコンの場合その表面に金属製中間層が生じるようにこれをシリル化する必要がある。金属の導電材で満たされた接触孔２は形成すべき電極パターンの接続端子を形成する。支持装置の絶縁層１としては例えばＢＰＳＧ（ホウ燐ケイ酸ガラス）のようなガラス層を備えていてもよく、このガラス層はガラスの流動化による平坦な表面が得られるという利点を供する。しかし例えばＣＭＰのような化学研磨工程により平坦化された絶縁層を備えることも可能である。
【００２１】
引続き絶縁層１及び接触孔２の表面上にこの例では高ドープｐ導電層であるベース層３が形成される。ドーピング濃度は後に使用されるエッチング溶液の選択により調整され、従ってエッチング率が極めて低くなるように選択されるべきである。例えばエチレンジアミン−ピロカテコール溶液には＞１０20ｃｍ-3のホウ素濃度を選択すると有利である。ベース層３の厚さは例えば３００ｎｍであってもよい。引続きベース層３の高ドープｐ導電層上にｐ-層及びｐ+層が交互する層列を施す。その際高ドープ層５及び７はベース層３の高ドープｐ導電層に相応してドープされる。低ドープｐ導電層４及び６は選択的に作用するエッチング剤に関して高いエッチング率を可能にするドーピング濃度を有する。例えば上述のエチレンジアミン−ピロカテコール溶液ではホウ素ドーピングは約１０19ｃｍ-3又はそれ以下の濃度となる。
【００２２】
層の厚さは低ドープｐ導電層が高ドープｐ導電層よりも厚くなるように選択される。例えばｐ-層４及び６は３０ｎｍ、ｐ+層５及び７は１０ｎｍの厚さである。
【００２３】
層３〜７は同形に析出される。可能な析出方法は低圧での蒸気相からの化学析出、特に高温壁又は低温壁−ＬＰＣＶＤ（液相蒸着法）又は分子線エピタキシーがある。層列は同じ反応容器内でその場で施されてもよい。更にｐ-ドープ層４及び６にはｐ+ドープポリシリコン層３、５及び７と比較して異なるプロセスパラメータを使用する必要がある。
【００２４】
引続き図１のｂには図示されていないマスクを形成し、それにより層列３〜７を異方性にエッチングし、１個又は複数個の開口８を形成する。エッチング剤としては水酸化カリウムが使用される。この図では開口８は支持装置の絶縁層１までエッチング除去されている。それにより切断された島が形成され、そこにそれぞれコンデンサを形成することができる。しかし必ずしも開口８をベース層３のｐ+導電層までエッチングする必要はない。ベース層３を完全にエッチング除去しない場合大表面のコンデンサ装置が形成される。ポリシリコン層列のパターン化は積層が平面図でみて丸形か角形になるように行われる（図４参照）。
【００２５】
次の工程で開口８の縁領域内に層列３〜７を接続する高ドープｐ導電領域が形成される。それにはＢＦ2イオンの斜方向注入が例えば垂直線に対し８°の角度で行われる。或はまた図１のｂ内に示されている開口の別の側面もホウ素イオンを注入することが可能である。この注入はホウ素イオンの射出下にある開口の縁領域内に低ドープｐ導電層４及び６の境界領域を高ドープする作用をし、その際ドーピング濃度は通常のｐ+ポリシリコン層のドーピングに相当する。引続き注入されたホウ素イオンの活性化を確実にするために熱処理工程が行われ、即ちポリシリコン層４又は６の相応する格子部分が覆われる。この場合高ドープ領域から低ドープ領域への拡散が行われないようにする必要がある。この熱処理工程はＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ＝迅速焼き戻し）法により行われると有利である。選択される温度は約８５０〜９００℃である。
【００２６】
図１のｃは熱処理工程後生じたパターンを示すものである。開口８内にホウ素イオンを斜方向に注入することにより各開口の縁領域内にｐ+層３、５及び７を互いに接続するｐ+領域９が形成される。この実施例ではｐ+領域は左向きの“Ｅ”の形をしている。領域９に向き合う開口８の縁領域はそれに対して最初に形成された層列３〜７を保持し、従って低ドープ層４及び６は開口に対して露出している。
【００２７】
開口８を形成する異方性エッチング工程で平面図で丸形にパターン化された層列が形成されると、領域９は厚みを減らして積層の周囲の一定部分を覆う。長方形の積層の場合積層の一辺だけ又は積層の二辺の縁をｐ+ドープすることが可能となり、それにより領域９が積層の一辺だけに存在するか又は積層の二辺を角形に覆う。このように形成された積層の直径又は幅は約１μｍである。図４のａ、ｂは図１のｃによりパターン化及びドープされた積層の実施例を示すものである。注入が行われた方向はそれぞれ矢印で示されている。図４に示された例では形成すべきコンデンサにとって極めて安定なパターンが生じる。
【００２８】
次の工程でアルカリ性エッチング剤で装置を等方性に選択エッチングする。エッチング溶液としては例えばエチレンジアミン−ピロカテコール溶液が対象となる。選択ドーピングではアルカリ性エッチング溶液は低ドープｐ導電層が１００：１〜１０００：１の選択率でｐ+ドープ層よりも強くエッチングされるという特徴を有する。このエッチング工程後に図２のａのパターンが生じ、その際支柱パターンが生じるように上下に接続されているｐ+ドープ領域が僅かに残っている。このパターンは１０と符号付けられている。
【００２９】
図２のｂによる次の工程でコンデンサ誘電体１１が同形に析出される。この誘電体１１は酸化ケイ素及び／又は窒化ケイ素から形成されてもよいが、第１の酸化ケイ素層、窒化ケイ素層及び第２の酸化ケイ素層からなるＯＮＯ誘電体層からなると有利である。コンデンサ誘電体の層厚は合わせて約１０ｎｍに備えられている。しかし形成すべき高い容量に対してコンデンサ誘電体の厚さは薄く例えば３ｎｍに選択可能である。
【００３０】
コンデンサ誘電体１１上に同形析出により例えばｐ+導電性ポリシリコンであるコンデンサの対向電極１２を形成する（図２のｃ）。析出方法としては既に層列の形成に使用されてきたのと同様の方法が対象となる。
【００３１】
対向電極１２を半導体技術で一般的な方法で場合によってはパターン化及び接触化してもよい。
【００３２】
図３はコンデンサの第２の実施例を示すものであるが、その際コンデンサはメモリコンデンサとしてＤＲＡＭ半導体装置内に備えられている。その際支持装置は絶縁層１の下方に記憶容量用の選択トランジスタを含んでいる。基板２０内にはフィールド酸化物領域２１を用いて絶縁領域が形成されている。絶縁領域は共通のソース領域２２を有する２つの選択トランジスタ３０又は４０を含んでいる。ソース領域２２の両側にチャネル領域が延びており、このチャネル領域は断面が全面的に絶縁されているワード線としてのゲート３２又は４２により制御される。フィールド酸化物２１に向かってこれらのトランジスタはそれぞれドレイン領域３１又は４１を有する。選択トランジスタ及びコンデンサからなるメモリセルの各ドレイン領域は絶縁層１内の接触孔２を介してコンデンサの電極パターンと接続されている。例えばトランジスタ３０のドレイン３１は第１のコンデンサＫ１の電極パターン３３とまたトランジスタ４０のドレイン４１はコンデンサＫ２の電極パターン４３と接続されている。電極パターン３３又は４３は図１及び図２の実施例とは異なり、支持層の絶縁層１内の接触孔２をまず自己整合された重複接触部として各トランジスタのドレイン領域に対して形成し、その後接触孔２を充填するｐ+ドープベース層を同形析出により形成するようにして形成される。図３の実施例ではソース領域２２、ドレイン領域３１及び４１はｐ+ドープ領域としてｐチャネル選択トランジスタに相応して設けられている。ｎチャネル選択トランジスタの場合には接触孔２は例えばタングステン、タンタル、チタン、窒化チタン又はケイ化物のような金属の導電材料からなる中間層を有していなければならない。フィールド酸化物領域２１の上方には隣接するメモリセル用のワード線２３が配設されている。ワード線２３、３２及び４２は高ドープポリシリコン又はポリサイドからなると有利である。ソース領域２２は自己整合された重複する接触部によりタングステン又はポリサイドからなるビット線５０と接触化されている。図３の記憶装置内の全てのコンデンサはいわゆるセル板の形の共有の対向電極３４を有している。
【００３３】
図５はいわゆる深鍋形装置として形成されているコンデンサのもう１つの実施例を示すものである。例えば金属を充填された接触孔２を有する支持層の絶縁層１上にまず絶縁層６０を形成し、この層を引続きパターン化し、絶縁層１又は充填された接触孔２上にまで達する開口７０を形成する。同形析出により上記の方法でまず高ドープｐ導電ポリシリコンからなるベース層６１及びそれに引続いて低ドープ及び高ドープｐ導電層が交互する層列を施す。低ドープ層を６２、６４及び６６と符号付けし、一方高ドープ層を６３及び６５と符号付ける。まず層６１〜６６の深鍋形に入り組んでいるパターンが形成され、その際後から施された層は最初に施された層よりも小さい底面及び縁寸法を有する。マスク法及び引続いての異方性エッチング工程により層列の中心にベース層６１上にまで達する開口７０を形成する。従って底面領域内の層列は露出している（図５のａ参照）。
【００３４】
その後この開口７０を高ドープｐ導電材料で少なくとも部分的に充填する。これは層６３及び６５の場合に相応して実施可能である。或は層の縁の高さに比べて開口が十分大きい場合斜方向イオン注入が選択される。或はまた開口の形成及びこの開口をｐ+材料で満たすには、マスク及びその後の一又は複数の注入工程によりマスク開口を通して規定された層列の底部の範囲にｐ+原子をドーピングする。複数の注入工程を最大ドーピング濃度がそれぞれｐ-層領域内にあるようにすると有利である。底部範囲にはマスクの開口により一定のｐ+支柱が生じる。
【００３５】
ｐ+ドープ領域６３、６５は少なくとも１０20ｃｍ-3のドーピング濃度を有し、一方低ドープｐ-領域６２、６４及び６６はせいぜい１０19ｃｍ-3のドーピング濃度を有する。引続きｐ+ドープ層からの拡散が行われないように熱処理工程例えばＲＴＡ工程を実施する。引続きパターンをアルカリエッチング溶液中で選択的に等方性エッチングする。その際ｐ+ドープ層はそのまま残留し、一方ｐ-ドープ層はエッチング除去される。その際エッチング処理の選択率は十分高く、従って図５のｂの燭台の形と類似する支持パターンが生じる。図１及び図２の実施例とは異なり中央の高ドープｐ導電領域７１は層列の底面部分内で開口７０が完全に満たされるように形成される。この析出には既に説明した同形析出により行い、これに続いてパターン化が行われる。従って領域７１は図５のａに見られる層列６１〜６６をその底面領域内で接続する。
【００３６】
図５のｃに基づき引続き例えばＯＮＯ誘電体としての誘電体７３及び例えばｐ+ドープポリシリコンからなる対向電極７４を同形析出により形成する。誘電体７３及び対向電極７４は引続きパターン化可能である。
【００３７】
図３の実施例において所望の場合には同形析出によりベース層を接触孔２内にも析出してもよい。更に図５に示されている形式のコンデンサをシリコン基板内に配設し、電極パターンをトレンチの縁に例えばＤＲＡＭ装置の選択トランジスタのような半導体装置と接続することも可能である。この場合対向電極７４は公知のトレンチコンデンサの場合のように連続するセル板として形成してもよい。このコンデンサがシリコン基板内にトレンチコンデンサとして配設されている場合ｐ基板にベース領域をトレンチ領域の高ドーピングにより形成するのに十分である。ｎドープ基板内においては、ベース層６１の高ドープｐ導電層を絶縁層により基板と絶縁するようにする。この種の層は酸化ケイ素及び／又は窒化ケイ素からなっていてもよい。
【図面の簡単な説明】
【図１】ａ〜ｃは本発明による半導体装置におけるコンデンサの第１の実施例の各工程の断面図。
【図２】ａ〜ｃは第１の実施例の図１の工程に引続き行われる工程の断面図。
【図３】本発明による半導体装置におけるコンデンサの第２の実施例の概略断面図。
【図４】図１のｃ工程でパターン化された積層コンデンサのａは丸形の概略平面図、ｂは角形の概略平面図。
【図５】ａ〜ｃは本発明による半導体装置におけるコンデンサの第３の実施例の工程の断面図。
【符号の説明】
１  絶縁層
２、接触孔
３、６１  ベース層
４、６、６２、６４、６６  低ドープ領域
５、７、６３、６５  高ドープ領域
８、７０  開口
９  接続パターン（ｐ+領域）
１０、３３、４３  電極パターン
１１、７３  コンデンサ誘電体
１２、３４、７４  対向電極（ｐ+ドープポリシリコン）
２０  基板
３０、４０  選択トランジスタ
２１  フィールド酸化物領域（絶縁領域）
２２  ソース領域
２３、３２、４２  ワード線
３１、４１  ドレイン領域
７１  支柱素子
Ｋ１  第１コンデンサ
Ｋ２  第２コンデンサ
【図１】
0003955344.tif 000002
【図２】
0003955344.tif 000003
【図３】
0003955344.tif 000004
【図４】
0003955344.tif 000005
【図５】
0003955344.tif 000006