(57)【特許請求の範囲】
【請求項１】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜を形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に窒化シリコンからなるパシベーション膜を形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールを含む所定領域にパターン部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンをマスクとして前記第２金属膜を選択的に除去することで、前記接続電極膜を介して前記第２配線に接続するアース電極を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項２】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜を形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に絶縁物からなるパシベーション膜をプラズマＣＶＤ法で形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールを含む所定領域にパターン部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンをマスクとして前記第２金属膜を選択的に除去することで、前記接続電極膜を介して前記第２配線に接続するアース電極を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項３】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜をスパッタ法で形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に絶縁物からなるパシベーション膜を形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールを含む所定領域にパターン部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンをマスクとして前記第２金属膜を選択的に除去することで、前記接続電極膜を介して前記第２配線に接続するアース電極を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の表面形状認識用センサの製造方法において、
前記第２金属膜は、ＴｉＷ，Ｔｉ，ＴｉＮ，Ｃｒのいずれか又はこれらの複合膜から構成することを特徴とする表面形状認識用センサの製造方法。
【請求項５】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜を形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に窒化シリコンからなるパシベーション膜を形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールの上部領域を含む所定領域に溝部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンの溝部の底に露出した前記第２金属膜の表面に選択的に金属膜を成長させて電極柱を形成する工程と、
前記第２マスクパターンを除去した後、前記電極柱の下領域以外の前記第２金属膜を除去することで、前記電極柱と前記第２金属膜の残部とからなり前記第２スルーホールと前記第３スルーホールとを介して前記第２配線に接続するアース電極を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項６】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜を形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に絶縁物からなるパシベーション膜をプラズマＣＶＤ法で形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールの上部領域を含む所定領域に溝部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンの溝部の底に露出した前記第２金属膜の表面に選択的に金属膜を成長させて電極柱を形成する工程と、
前記第２マスクパターンを除去した後、前記電極柱の下領域以外の前記第２金属膜を除去することで、前記電極柱と前記第２金属膜の残部とからなり前記第２スルーホールと前記第３スルーホールとを介して前記第２配線に接続するアース電極を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項７】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜をスパッタ法で形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に絶縁物からなるパシベーション膜を形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールの上部領域を含む所定領域に溝部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンの溝部の底に露出した前記第２金属膜の表面に選択的に金属膜を成長させて電極柱を形成する工程と、
前記第２マスクパターンを除去した後、前記電極柱の下領域以外の前記第２金属膜を除去することで、前記電極柱と前記第２金属膜の残部とからなり前記第２スルーホールと前記第３スルーホールとを介して前記第２配線に接続するアース電極を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項８】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜を形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に窒化シリコンからなるパシベーション膜を形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールの上部領域を含む所定領域に溝部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンの溝部の底に露出した前記第２金属膜の表面に選択的に前記センサ電極より厚く金属膜を成長させて電極柱を形成する工程と、
前記第２マスクパターンを除去した後、前記電極柱の下領域以外の前記第２金属膜を除去することで、前記電極柱と前記第２金属膜の残部とからなり前記第２スルーホールと前記第３スルーホールとを介して前記第２配線に接続するアース電極を形成する工程と、
前記電極柱の上面の一部が露出した状態で前記電極柱の側部を埋め込むように前記パシベーション膜上に保護膜を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項９】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜をスパッタ法で形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に絶縁物からなるパシベーション膜を形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールの上部領域を含む所定領域に溝部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンの溝部の底に露出した前記第２金属膜の表面に選択的に前記センサ電極より厚く金属膜を成長させて電極柱を形成する工程と、
前記第２マスクパターンを除去した後、前記電極柱の下領域以外の前記第２金属膜を除去することで、前記電極柱と前記第２金属膜の残部とからなり前記第２スルーホールと前記第３スルーホールとを介して前記第２配線に接続するアース電極を形成する工程と、
前記電極柱の上面の一部が露出した状態で前記電極柱の側部を埋め込むように前記パシベーション膜上に保護膜を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項１０】
半導体基板上に第１配線および第２配線を形成する工程と、
前記半導体基板上に前記第１配線および第２配線を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して前記第１配線および第２配線に電気的に接続する第１金属膜を形成する工程と、
前記第１金属膜の上に前記第１スルーホールの開口部に対応する所定の第１領域と前記第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成する工程と、
前記第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成する工程と、
前記センサ電極および接続電極膜を覆って前記層間絶縁膜の上に絶縁物からなるパシベーション膜をプラズマＣＶＤ法で形成する工程と、
前記パシベーション膜に前記接続電極膜に通ずる第３スルーホールを形成する工程と、
前記第３スルーホールの底部に露出した前記接続電極膜に接触した状態で前記パシベーション膜の上に第２金属膜を形成する工程と、
前記第２金属膜の上に、前記センサ電極に対応する領域を除いた前記第３スルーホールの上部領域を含む所定領域に溝部を有する第２マスクパターンを形成する工程と、
前記第２マスクパターンの溝部の底に露出した前記第２金属膜の表面に選択的に前記センサ電極より厚く金属膜を成長させて電極柱を形成する工程と、
前記第２マスクパターンを除去した後、前記電極柱の下領域以外の前記第２金属膜を除去することで、前記電極柱と前記第２金属膜の残部とからなり前記第２スルーホールと前記第３スルーホールとを介して前記第２配線に接続するアース電極を形成する工程と、
前記電極柱の上面の一部が露出した状態で前記電極柱の側部を埋め込むように前記パシベーション膜上に保護膜を形成する工程と
を備えたことを特徴とする表面形状認識用センサの製造方法。
【請求項１１】
請求項８〜１０のいずれか１項に記載の表面形状認識用センサの製造方法において、
前記保護膜は、ポリイミドから構成することを特徴とする表面形状認識用センサの製造方法。
【請求項１２】
請求項１１記載の表面形状認識用センサの製造方法において、
前記ポリイミドは、ポリベンザオキサゾールから構成することを特徴とする表面形状認識用センサの製造方法。
【請求項１３】
請求項５〜１２のいずれか１項に記載の表面形状認識用センサの製造方法において、
前記電極柱は、Ａｕ又はＣｕから構成することを特徴とする表面形状認識用センサの製造方法。
【請求項１４】
請求項１〜１３のいずれか１項に記載の表面形状認識用センサの製造方法において、
前記第１金属膜は、ＴｉＷ，Ｔｉ，ＴｉＮ，Ｃｒのいずれか又はこれらの複合膜から構成することを特徴とする表面形状認識用センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、表面形状認識用センサの製造方法に関し、特に人間の指紋や動物の鼻紋などの微細な凹凸を感知する表面形状認識用センサの製造方法に関するものである。
【０００２】
【従来の技術】
情報化社会の進展と現代社会の環境において、セキュリティ技術への関心が高まっている。例えば、情報化社会では、電子現金化などのシステム構築のための本人認証技術が、重要な鍵となってきている。また、盗難やカードの不正使用を防御するための認証技術についても研究開発が活発になっているのが実情である（例えば、清水良真他、「個人認証機能付きＩＣカードに関する一検討」、信学技報、Technical report of IEICE,OFS92-32,p25-30(1992)）。
【０００３】
このような、不正使用防御策のための認証方式には、指紋や声紋などを利用したものが種々あるが、中でも、指紋認証技術については、これまで多くの技術開発がなされている。指紋の認証にあたり、指紋の形状を検出する方式は、光学的な読み取り方式と人間の指紋の凹凸を電気信号に置き換えて検出する方式とに大別される。
【０００４】
光学的に読み取る方式は、主に光の反射とＣＣＤイメージセンサを用い、指紋を光学像データとして取り込み、照合を行う方式である（特開昭６１−２２１８８３号公報）。他の方式として、指の指紋の圧力差を読み取るために圧電薄膜を利用した方式も開発されている（特開平５−６１９６５号公報）。また、同じように、皮膚の接触により生じる電気特性の変化を、電気信号の分布に置き換えて指紋の形状を検出する方式として、感圧シートを用いて抵抗変化量もしくは容量変化量による検出方式が提案されている（特開平７−１６８９３０号公報）。
【０００５】
しかしながら、以上の技術において、まず、光を用いた方式は小型化することが難しく、汎用的に用いることが困難であり、用途が限定されるという問題がある。次に、感圧シートなどを用いて指の凹凸を感知する方式は、材料が特殊であることや加工性の難しさから、実用化が難しく信頼性に乏しいことが考えられる。
【０００６】
一方、ＬＳＩの製造技術を用いて作製された容量型の指紋センサが開発されている（Marco Tartagni and Roberto Guerrieri,'A 390dpi Live Fingerprint Imager Based on Feedback Capacitive Sensing Scheme',1997 IEEE International Solid-State Circuits Conference, p200-201(1997).）。これは、ＬＳＩチップ上に２次元に配列された小さなセンサにより、帰還静電容量方式を利用して皮膚の凹凸パターンを検出するものである。
【０００７】
この容量型センサは、ＬＳＩ配線の最上層に２枚のプレートを形成し、この上にパシベーション膜を形成したものである。このセンサに指先が触れると、皮膚の表面が第３のプレートとして機能し、皮膚表面の凹凸は空気からなる絶縁層で隔離される。したがって、センサ表面からの距離の違いによってセンサ毎に異なる容量をセンシングすることにより指紋を検出するものである。この構造は、従来の光学式に比較し、特殊なインターフェイスが不要なことや、小型化が可能なことが特徴である。
【０００８】
上記指紋センサは、原理的には、半導体基板上に複数のセンサ電極をマトリクス状に形成し、これらのセンサ電極上にパシベーション膜を形成したものであり、パシベーション膜を介して皮膚とセンサとの容量を検出し微細構造の凹凸を検出するものである。
このような従来よりある容量型の指紋センサについて図を参照して簡単に説明する。図４（ａ）の断面図に示すように、この指紋センサは、まず、ＬＳＩ等の形成された半導体基板４０１の上に、下層絶縁膜４０２を介して配線４０３を備え、この上に層間絶縁膜４０４を備えている。
【０００９】
また、層間絶縁膜４０４上には、例えば平面形状が矩形のセンサ電極４０６が形成されている。センサ電極４０６は、層間絶縁膜４０４に形成されたスルーホール内のプラグ４０５を介して配線４０３に接続されている。層間絶縁膜４０４上には、センサ電極４０６を覆うように、パシベーション膜４０７が形成され、センサ素子が構成されている。これらで構成されているセンサ素子は、図４（ｂ）の平面図に示すように、隣り合うセンサ素子のセンサ電極４０６が接触しないように、２次元的に複数配置されている。
【００１０】
この容量型センサの動作について説明する。指紋検出のときは、まず、指紋検出対象の指が、パシベーション膜４０７に接触する。パシベーション膜４０７の表面に指が接触すると、センサ電極４０６上では、パシベーション膜４０７に触れた皮膚が電極として機能し、センサ電極４０６との間で容量が形成される。この容量は、配線４０３を介して図示しない検出部に検出される。指先の指紋は、皮膚の凹凸により形成されているので、パシベーション膜４０７に指を接触させた場合、電極としての皮膚と、センサ電極４０６との距離は、指紋を形成している凸部と凹部とで異なることになる。
【００１１】
この距離の違いは、容量の違いとして検出されることになる。したがって、これら異なる容量の分布を検出していけば、それは指紋の凸部の形状となる。すなわち、この容量型センサにより、皮膚の微細な凹凸状態を感知することができる。
このような容量型の指紋センサは、従来の光学式センサと比較して特殊なインターフェイスが不要であり、小型化が可能である。
【００１２】
上述した容量型のセンサは、例えば、次に示すような集積回路（ＬＳＩ）チップ上に同時に搭載することができる。例えば、照合のための指紋データが格納された記憶部と、記憶部に用意されている指紋データと、読み取られた指紋とを比較照合する認識処理部とが集積された集積回路チップに、上述の容量型センサを同時に搭載することができる。このように、１つの集積回路チップ上に構成することで、各ユニット間のデータ転送における情報の改竄などが困難になり、機密保持性能を向上させることができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したセンサでは、皮膚を電極として利用しているため、接触時に生じた静電気によって同時に搭載されているＬＳＩが静電破壊されやすいという問題があった。したがって、従来では、センサの安定性，感度，信頼性などが考慮され、さらに、小型化や汎用性までもが考慮された人間の指紋や動物の鼻紋などの微細な凹凸をセンシングするセンサおよびその製造方法が望まれていた。
本発明は、以上のような問題点を解消するためになされたものであり、センシングの際に発生する静電気によって静電破壊されることがないなど、安定して高感度の表面形状検出が信頼性の高い状態でできるようにすることを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る表面形状認識用センサの製造方法は、半導体基板上に第１配線および第２配線を形成し、半導体基板上に第１配線および第２配線を覆う層間絶縁膜を形成し、層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して第１配線および第２配線に電気的に接続する第１金属膜を形成し、第１金属膜の上に第１スルーホールの開口部に対応する所定の第１領域と第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成し、第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成し、センサ電極および接続電極膜を覆って層間絶縁膜の上に絶縁物からなるパシベーション膜を形成し、パシベーション膜に接続電極膜に通ずる第３スルーホールを形成し、第３スルーホールの底部に露出した接続電極膜に接触した状態でパシベーション膜の上に第２金属膜を形成し、第２金属膜の上に、センサ電極に対応する領域を除いた第３スルーホールを含む所定領域にパターン部を有する第２マスクパターンを形成し、第２マスクパターンをマスクとして第２金属膜を選択的に除去することで、接続電極膜を介して第２配線に接続するアース電極を形成するようにしたものである。加えて、第１金属膜をスパッタで形成する、もしくは、パシベーション膜をプラズマＣＶＤ法で形成する、もしくは、パシベーション膜を窒化シリコンから構成するようにした。
この製造方法によれば、第１の金属膜をパターニングすることでセンサ電極が形成され、第２の金属膜をパターニングすることでアース電極が形成される。
【００１５】
上記表面形状認識用センサの製造方法において、第１金属膜は、ＴｉＷ，Ｔｉ，ＴｉＮ，Ｃｒのいずれか又はこれらの複合膜から構成すればよく、また、第２金属膜は、ＴｉＷ，Ｔｉ，ＴｉＮ，Ｃｒのいずれか又はこれらの複合膜から構成すればよい。
【００１６】
本発明の他の形態にかかる表面形状認識用センサの製造方法は、半導体基板上に第１配線および第２配線を形成し、半導体基板上に第１配線および第２配線を覆う層間絶縁膜を形成し、層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して第１配線および第２配線に電気的に接続する第１金属膜を形成し、第１金属膜の上に第１スルーホールの開口部に対応する所定の第１領域と第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成し、第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成し、センサ電極および接続電極膜を覆って層間絶縁膜の上に絶縁物からなるパシベーション膜を形成し、パシベーション膜に接続電極膜に通ずる第３スルーホールを形成し、第３スルーホールの底部に露出した接続電極膜に接触した状態でパシベーション膜の上に第２金属膜を形成し、第２金属膜の上に、センサ電極に対応する領域を除いた第３スルーホールの上部領域を含む所定領域に溝部を有する第２マスクパターンを形成し、第２マスクパターンの溝部の底に露出した第２金属膜の表面に選択的に金属膜を成長させて電極柱を形成し、第２マスクパターンを除去した後、電極柱の下領域以外の第２金属膜を除去することで、電極柱と第２金属膜の残部とからなり第２スルーホールと第３スルーホールとを介して第２配線に接続するアース電極を形成するようにしたものである。加えて、第１金属膜をスパッタで形成する、もしくは、パシベーション膜をプラズマＣＶＤ法で形成する、もしくは、パシベーション膜を窒化シリコンから構成するようにした。
この製造方法によれば、第１の金属膜をパターニングすることでセンサ電極が形成される。
【００１７】
上記表面形状認識用センサの製造方法において、第１金属膜は、ＴｉＷ，Ｔｉ，ＴｉＮ，Ｃｒのいずれか又はこれらの複合膜から構成すればよく、電極柱は、Ａｕ又はＣｕから構成することができる。
【００１８】
本発明の他の形態における表面形状認識用センサの製造方法は、半導体基板上に第１配線および第２配線を形成し、半導体基板上に第１配線および第２配線を覆う層間絶縁膜を形成し、層間絶縁膜に形成された第１スルーホールおよび第２スルーホールを介して第１配線および第２配線に電気的に接続する第１金属膜を形成し、第１金属膜の上に第１スルーホールの開口部に対応する所定の第１領域と第２スルーホールの開口部に対応する所定の第２領域とを覆う第１マスクパターンを形成し、第１マスクパターンの開口部底部に露出した前記第１金属膜を選択的に除去することで、前記第１領域に前記第１配線に接続された前記第１金属膜からなるセンサ電極、および、前記第２領域に前記第２配線に接続された前記第1金属膜からなる接続電極膜を、同一膜厚で、同時に形成し、センサ電極および接続電極膜を覆って層間絶縁膜の上に絶縁物からなるパシベーション膜を形成し、パシベーション膜に接続電極膜に通ずる第３スルーホールを形成し、第３スルーホールの底部に露出した接続電極膜に接触した状態でパシベーション膜の上に第２金属膜を形成し、第２金属膜の上に、センサ電極に対応する領域を除いた第３スルーホールの上部領域を含む所定領域に溝部を有する第２マスクパターンを形成し、第２マスクパターンの溝部の底に露出した第２金属膜の表面に選択的にセンサ電極より厚く金属膜を成長させて電極柱を形成し、第２マスクパターンを除去した後、電極柱の下領域以外の第２金属膜を除去することで、電極柱と第２金属膜の残部とからなり第２スルーホールと第３スルーホールとを介して第２配線に接続するアース電極を形成し、電極柱の上面の一部が露出した状態で電極柱の側部を埋め込むようにパシベーション膜上に保護膜を形成するようにしたものである。加えて、第１金属膜をスパッタで形成する、もしくは、パシベーション膜をプラズマＣＶＤ法で形成する、もしくは、パシベーション膜を窒化シリコンから構成するようにした。
この製造方法によれば、第１の金属膜をパターニングすることでセンサ電極が形成される。
【００１９】
上記表面形状認識用センサの製造方法において、第１金属膜は、ＴｉＷ，Ｔｉ，ＴｉＮ，Ｃｒのいずれか又はこれらの複合膜から構成すればよく、電極柱は、Ａｕ又はＣｕから構成することができる。
また、上記表面形状認識用センサの製造方法において、保護膜は、ポリイミドから構成することができ、ポリイミドは、ポリベンザオキサゾールから構成すればよい。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
＜実施の形態１＞
はじめに、実施の形態１における表面形状認識用センサの製造方法について、図１を用いて説明する。図１は、本発明の製造方法を説明するための工程図である。表面形状認識用センサは、図１（ａ）に示すように、例えばシリコンからなる半導体基板１０１上に、多層配線層１０２が形成されている。多層配線層１０２は、最上層が絶縁膜１０３で覆われている。多層配線層１０２は、図示していないＭＯＳトランジスタなどの複数の素子およびこれらを接続する複数の配線などから形成され、センサ回路などを構成しているものである。
【００２１】
このように集積回路が形成された半導体基板１０１上に、まず、上記回路に接続する配線１０４ａ，１０４ｂを形成する。配線１０４ａ，１０４ｂは、絶縁膜１０３上にアルミニウム膜を形成した後、公知のフォトリソグラフィ技術とエッチング技術とによりパターニングすることで形成する。このようにして配線１０４ａ，１０４ｂを形成したら、これらを覆うように絶縁膜１０３上に層間絶縁膜１０５を例えばＣＶＤ法により形成する。
【００２２】
つぎに、例えば公知のフォトリソグラフィ技術とエッチング技術とによりパターニングすることで、配線１０４ａ，１０４ｂ上の所定箇所に到達するスルーホール１０６ａ，１０６ｂを、層間絶縁膜１０５に形成する。この後、スルーホール１０６ａ，１０６ｂの底部に露出する配線１０４ａ，１０４ｂの表面を含む層間絶縁膜１０５上にＴｉＷからなる金属膜をスパッタ法により形成する。
【００２３】
次いで、この金属膜を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、センサ電極１０７および接続電極膜１０８を形成する。例えば、膜厚０．２μｍに形成した金属膜上のセンサ電極１０７となる領域と接続電極膜１０８となる領域上にレジストパターンを形成し、このレジストパターンをマスクとし、例えばリアクティブイオンエッチングなどのドライエッチング法により金属膜を選択的にエッチングすることで、センサ電極１０７，接続電極膜１０８が形成できる。
【００２４】
なお、金属膜には、ＴｉＷに限らず、Ｔｉ，ＴｉＮ，Ｃｒなどの導電性材料やこれらを組み合わせた材料など、広範囲に均質な薄膜が形成できる導電性材料であれば、どのようなものを用いるようにしてもよい。
【００２５】
つぎに、図１（ｂ）に示すように、センサ電極１０７，接続電極膜１０８を覆った状態で、層間絶縁膜１０５上にパシベーション膜１０９を形成する。パシベーション膜１０９は、例えばプラズマＣＶＤ法により、窒化シリコンを膜厚１μｍ程度に堆積することで形成すればよい。パシベーション膜１０９を堆積したら、接続電極膜１０８上の所定箇所に、パシベーション膜１０９を貫通して接続電極膜１０８に到達するスルーホール１０９ａを形成する。
【００２６】
つぎに、図１（ｃ）に示すように、スルーホール１０９ａ内を含めたパシベーション膜１０９上に、スパッタ法によりＴｉ／ＴｉＮからなる金属膜１１０を形成する。金属膜１１０は、下層のＴｉの膜厚を０．１μｍ，上層のＴｉＮの膜厚を０．０５μｍ程度として構成した。次いで、センサ電極１０７がマスの中央部に配置するような平面視格子状のレジストパターン１１１を、接続電極膜１０８上の領域を跨いだ状態に形成する。
【００２７】
この後、レジストパターン１１１をマスクとし、例えばリアクティブイオンエッチングなどのドライエッチング法により金属膜１１０を選択的にエッチング除去し、レジストパターン１１１を除去する。この結果、図１（ｄ）に示すように、パシベーション膜１０９の表面に一部が露出した状態に、アース電極１１２が形成された状態とする。アース電極１１２は、配線１０４ｂを介して下層に形成された集積回路の接地に接続された状態となっており、指が触れることなどによりパシベーション膜１０９表面に形成された静電気を上記接地に逃がすことができる。
【００２８】
以上説明したように、本実施の形態によれば、半導体基板１０１上に形成されたセンサ回路などの集積回路に配線を介して接続した状態で、また、これらの製造に引き続き、センサ電極およびアース電極が形成できる。
ところで、アース電極１１２は、図１（ｅ）の平面図に示すように、センサ電極１０７をマスの中央部に配置した平面視格子状の構造体である。アース電極１１２は、例えば、マスの内側が略正方形に形成され、この一辺が約１００μｍである。また、格子の中央に配置されるセンサ電極１０７は、例えば一辺が８０μｍの正方形である。
【００２９】
また、例えばセンサ電極１０７は、マトリクス状に３００×３００個配置され、これらでセンサチップの検出面を形成している。また、半導体基板１０１上の絶縁膜１０３下には、前述したようにセンサ回路が形成され、各センサ電極１０７に形成される容量を検出する。センサ回路は、例えば、センサ電極１０７毎に用意され、各センサ回路の出力は、図示していない他の回路により構成されている処理手段により処理され、各センサ電極１０７に形成された容量が濃淡に変換された画像データとして出力される。
【００３０】
なお、上述では、アース電極１１２を格子状に形成したが、これに限るものではなく、センサ電極１０７周囲の片側など、パシベーション膜１０９の表面では分離した状態の構造体としてもよい。ただし、パシベーション膜１０９の表面で分離した状態とした場合でも、アース電極１１２は、配線１０４ｂなどの配線により各々が接続されて総てが同電位とした状態に形成する。
【００３１】
また、アース電極１１２は、複数のセンサ電極１０７毎に設けるようにしてもよい。ただし、本実施例のように、格子状にアース電極１１２を形成し、このマスの中央部にセンサ電極１０７が配置された状態とすることで、各センサ電極とアース電極との間隔が各々等しくなる。なお、金属膜１１０は、Ｔｉ／ＴｉＮから構成するものに限らず、ＴｉＷ，Ｔｉ，ＴｉＮ，Ｃｒなどの導電性材料やこれらを組み合わせた材料（複合膜）など、広範囲に均質な薄膜が形成できる導電性材料であれば、どのようなものを用いるようにしてもよい。
【００３２】
＜実施の形態２＞
つぎに、本発明の他の形態について説明する。
まず、図２（ａ）に示すように、多層配線層１０２が形成されたシリコンからなる半導体基板１０１上に、配線１０４ａ，１０４ｂを形成する。多層配線層１０２は、最上層が絶縁膜１０３で覆われており、図示していないＭＯＳトランジスタなどの複数の素子およびこれらを接続する複数の配線などから形成され、センサ回路などを構成している。
【００３３】
配線１０４ａ，１０４ｂは、上記回路に接続するものであり、絶縁膜１０３上にアルミニウム膜を形成した後、公知のフォトリソグラフィ技術とエッチング技術とによりパターニングすることで形成する。このようにして配線１０４ａ，１０４ｂを形成したら、これらを覆うように絶縁膜１０３上に層間絶縁膜１０５を例えばＣＶＤ法により形成する。
【００３４】
つぎに、例えば公知のフォトリソグラフィ技術とエッチング技術とによりパターニングすることで、配線１０４ａ，１０４ｂ上の所定箇所に到達するスルーホール１０６ａ，１０６ｂを、層間絶縁膜１０５に形成する。この後、スルーホール１０６ａ，１０６ｂの底部に露出する配線１０４ａ，１０４ｂの表面を含む層間絶縁膜１０５上にＴｉＷからなる金属膜をスパッタ法により形成する。
【００３５】
次いで、この金属膜を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、センサ電極１０７および接続電極膜１０８を形成する。例えば、膜厚０．２μｍに形成した金属膜上のセンサ電極１０７となる領域と接続電極膜１０８となる領域上にレジストパターンを形成し、このレジストパターンをマスクとし、例えばリアクティブイオンエッチングなどのドライエッチング法により金属膜を選択的にエッチングすることで、センサ電極１０７，接続電極膜１０８が形成できる。なお、金属膜には、ＴｉＷに限らず、Ｔｉ，ＴｉＮ，Ｃｒなどの導電性材料や、これらを組み合わせた材料を用いるようにしてもよい。
【００３６】
つぎに、図２（ｂ）に示すように、センサ電極１０７，接続電極膜１０８を覆った状態で、層間絶縁膜１０５上にパシベーション膜１０９を形成する。パシベーション膜１０９は、例えばプラズマＣＶＤ法により、窒化シリコンを膜厚１μｍ程度に堆積することで形成すればよい。パシベーション膜１０９を堆積したら、接続電極膜１０８上の所定箇所に、パシベーション膜１０９を貫通して接続電極膜１０８に到達するスルーホール１０９ａを形成する。以上のことは、図１を用いて説明した表面形状認識用センサの製造方法と同様である。
【００３７】
つぎに、図２（ｃ）に示すように、スルーホール１０９ａ内を含めたパシベーション膜１０９上に、例えば蒸着法によりＣｒ／Ａｕからなる金属膜２１０を形成する。金属膜２１０は、下層のＣｒの膜厚を０．１μｍ，上層のＡｕの膜厚を０．１μｍ程度として構成した。Ａｕ膜を直接パシベーション膜１０９上に形成すると、あまり高い密着性が得られないが、Ｃｒ膜は、パシベーション膜１０９および金膜に対して高い密着性が得られる材料である。
【００３８】
したがって、Ｃｒ膜を介在させることで、パシベーション膜１０９上にＡｕ膜を安定した状態で形成することができる。また、Ｃｒ膜の存在によりＡｕの拡散を抑制できるようになる。なお、Ｃｒの代わりに、ＴｉやＮｉなどのＡｕの拡散を抑制し、かつパシベーション膜およびＡｕに対して良好な密着性が得られる金属を用いるようにしてもよい。
ところで、前述した接続電極膜１０８は、ＴｉＷやＴｉ，ＴｉＮ，Ｃｒなどの導電性材料で構成するようにしたが、これらもＡｕなどの相互拡散を抑制できるものである。接続電極膜１０８に、相互拡散を抑制できる材料を用いることで、Ａｕの拡散をより抑制できるようになる。
【００３９】
つぎに、図２（ｄ）に示すように、センサ電極１０７がマスの中央部に配置するような平面視格子状の溝（開口部）を有するレジストパターン２１１を、公知のフォトリソグラフィ技術により形成する。レジストパターン２１１は、膜厚５μｍ程度に形成する。次いで、レジストパターン２１１の溝底部に露出した金属膜２１０の表面に、電解メッキ法によりＡｕを１μｍ程度成長させ、電極柱２１２を形成する。なお、銅をメッキして電極柱としてもよい。また、電解メッキ法に限るものではなく、無電解メッキ法により金や銅を成長して電極柱２１２を形成してもよい。電極柱２１２を形成したら、レジストパターン２１１は除去する。
【００４０】
レジストパターン２１１を除去した後、図２（ｅ）に示すように、電極柱２１２をマスクとして金属膜２１０を選択的にエッチング除去する。金属膜２１０のエッチングは、まず、ヨウ素，ヨウ化アンモニウム，およびエタノールからなる混合液の水溶液をエッチング液としたウエット処理により、上層のＡｕ膜を除去する。次いで、フェリシアン化カリウムと水酸化ナトリウムの水溶液をエッチング液としたウエット処理により、下層のＣｒ膜を除去する。
【００４１】
これらのエッチング処理の結果、パシベーション膜１０９上に、金属膜２１０のエッチング除去されて残った部分と電極柱２１２とからなるアース電極が形成された状態が得られる。アース電極は、配線１０４ｂを介して下層に形成された集積回路の接地に接続された状態となっており、指が触れることなどによりパシベーション膜１０９表面に形成された静電気を上記接地に逃がすことができる。
【００４２】
以上に説明したように、本実施の形態によれば、半導体基板１０１上に形成されたセンサ回路などの集積回路に配線を介して接続した状態で、また、これらの製造に引き続き、センサ電極を形成するようにした。
なお、上記アース電極は、センサ電極１０７をマスの中央部に配置した平面視格子状の構造体である。アース電極２１２は、例えば、マスの内側が略正方形に形成され、この一辺が約１００μｍである。また、格子の中央に配置されるセンサ電極１０７は、例えば一辺が８０μｍの正方形である。
【００４３】
また、例えばセンサ電極１０７は、マトリクス状に３００×３００個配置され、これらでセンサチップの検出面を形成している。
なお、アース電極２１２は格子状に限るものではなく、センサ電極１０７周囲の片側など、パシベーション膜１０９の表面では分離した状態の構造体としてもよい。ただし、パシベーション膜１０９の表面で分離した状態とした場合でも、アース電極２１２は、配線１０４ｂなどの配線により各々が接続されて総てが同電位とした状態に形成する。
【００４４】
また、アース電極２１２は、複数のセンサ電極１０７毎に設けるようにしてもよい。ただし、格子状にアース電極２１２を形成し、このマスの中央部にセンサ電極１０７が配置された状態とすることで、各センサ電極とアース電極との間隔が各々等しくなる。
【００４５】
＜実施の形態３＞
つぎに、本発明の他の形態について説明する。
まず、図３（ａ）に示すように、多層配線層１０２が形成されたシリコンからなる半導体基板１０１上に、配線１０４ａ，１０４ｂを形成する。多層配線層１０２は、最上層が絶縁膜１０３で覆われており、図示していないＭＯＳトランジスタなどの複数の素子およびこれらを接続する複数の配線などから形成され、センサ回路などを構成している。
【００４６】
配線１０４ａ，１０４ｂは、上記回路に接続するものであり、絶縁膜１０３上にアルミニウム膜を形成した後、公知のフォトリソグラフィ技術とエッチング技術とによりパターニングすることで形成する。このようにして配線１０４ａ，１０４ｂを形成したら、これらを覆うように絶縁膜１０３上に層間絶縁膜１０５を例えばＣＶＤ法により形成する。
【００４７】
つぎに、例えば公知のフォトリソグラフィ技術とエッチング技術とによりパターニングすることで、配線１０４ａ，１０４ｂ上の所定箇所に到達するスルーホール１０６ａ，１０６ｂを、層間絶縁膜１０５に形成する。この後、スルーホール１０６ａ，１０６ｂの底部に露出する配線１０４ａ，１０４ｂの表面を含む層間絶縁膜１０５上にＴｉＷからなる金属膜をスパッタ法により形成する。
【００４８】
次いで、この金属膜を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングし、センサ電極１０７および接続電極膜１０８を形成する。例えば、膜厚０．２μｍに形成した金属膜上のセンサ電極１０７となる領域と接続電極膜１０８となる領域上にレジストパターンを形成し、このレジストパターンをマスクとし、例えばリアクティブイオンエッチングなどのドライエッチング法により金属膜を選択的にエッチングすることで、センサ電極１０７，接続電極膜１０８が形成できる。なお、金属膜には、ＴｉＷに限らず、Ｔｉ，ＴｉＮ，Ｃｒなどの導電性材料や、これらを組み合わせた材料を用いるようにしてもよい。以上のことは、図１を用いて説明した表面形状認識用センサの製造方法と同様である。
【００４９】
つぎに、図３（ｂ）に示すように、センサ電極１０７，接続電極膜１０８を覆った状態で、層間絶縁膜１０５上にパシベーション膜３０９を形成する。パシベーション膜３０９は、例えばプラズマＣＶＤ法により、窒化シリコンを膜厚０．２μｍ程度に堆積することで形成すればよい。パシベーション膜３０９を堆積したら、接続電極膜１０８上の所定箇所に、パシベーション膜３０９を貫通して接続電極膜１０８に到達するスルーホール３０９ａを形成する。
【００５０】
つぎに、図３（ｃ）に示すように、まず、スルーホール３０９ａ内を含めたパシベーション膜３０９上に、例えば蒸着法によりＣｒ／Ａｕからなる金属膜３１０を形成する。金属膜３１０は、下層のＣｒの膜厚を０．１μｍ，上層のＡｕの膜厚を０．１μｍ程度として構成した。Ａｕ膜を直接パシベーション膜３０９上に形成すると、あまり高い密着性が得られないが、Ｃｒ膜は、パシベーション膜３０９および金膜に対して高い密着性が得られる材料である。
【００５１】
したがって、Ｃｒ膜を介在させることで、パシベーション膜３０９上にＡｕ膜を安定した状態で形成することができる。また、Ｃｒ膜の存在によりＡｕの拡散を抑制できるようになる。なお、Ｃｒの代わりに、ＴｉやＮｉなどのＡｕの拡散を抑制し、かつパシベーション膜およびＡｕに対して良好な密着性が得られる金属を用いるようにしてもよい。
【００５２】
金属膜３１０を形成したら、この上に、センサ電極１０７がマスの中央部に配置するような平面視格子状の溝（開口部）を有するレジストパターン３１１を、公知のフォトリソグラフィ技術により形成する。レジストパターン３１１は、膜厚５μｍ程度に形成する。次いで、レジストパターン３１１の溝底部に露出した金属膜３１０の表面に、電解メッキ法によりＡｕを３μｍ程度成長させ、電極柱３１２を形成する。なお、銅をメッキして電極柱としてもよい。また、電解メッキ法に限るものではなく、無電解メッキ法により金や銅を成長して電極柱３１２を形成してもよい。電極柱３１２を形成したら、レジストパターン３１１は除去する。
【００５３】
つぎに、図３（ｄ）に示すように、電極柱３１２をマスクとして金属膜３１０を選択的にエッチング除去する。金属膜３１０のエッチングは、まず、ヨウ素，ヨウ化アンモニウム，およびエタノールからなる混合液の水溶液をエッチング液としたウエット処理により、上層のＡｕ膜を除去する。次いで、フェリシアン化カリウムと水酸化ナトリウムの水溶液をエッチング液としたウエット処理により、下層のＣｒ膜を除去する。
【００５４】
これらのエッチング処理の結果、パシベーション膜３０９上に、金属膜３１０のエッチング除去されて残った部分と電極柱３１２とからなるアース電極が形成された状態が得られる。なお、アース電極（電極柱３１２）は、配線１０４ｂを介して下層に形成された集積回路の接地に接続された状態となっており、以降に説明する保護膜３１３表面に、指が触れることなどにより形成された静電気を上記接地に逃がすことができる。
【００５５】
この後、図３（ｅ）に示すように、格子状に形成した電極柱３１２からなるアース電極の側部を埋め込むように、パシベーション膜３０９上にポリイミドからなる保護膜３１３を形成する。
保護膜３１３の形成についてより詳細に説明すると、まず、パシベーション膜３０９上に回転塗布などによりポリイミド材料を塗布してポリイミド膜を形成する。このとき、電極柱３１２を覆い、かつパシベーション膜３０９上の凹凸を吸収してほぼ表面が平坦になるように、ポリイミド膜は厚く形成する。ポリイミド材料としては、例えば、ポリベンザオキサゾール前駆体をベースとしたポリイミド樹脂を用いることができる。塗布によりポリイミド膜を形成した後、これを３１０℃程度に加熱して熱硬化させる。
【００５６】
次いで、硬化したポリイミド膜をエッチバックして電極柱３１２の上面を露出させれば、図３（ｅ）に示すように、表面が平坦な状態に保護膜３１３が形成された状態が得られる。エッチバックは、例えば、酸素ガスのプラズマを用いたドライエッチングにより行えばよい。ポリイミドは有機材料であるので、酸素ガスのプラズマを用いれば、エッチングが可能である。なお、エッチバックは、例えば、化学的機械的研磨法などを用いてもよい。電極柱３１２はＡｕから構成したので、ポリイミドからなる樹脂膜との密着性がよく、化学的機械的研磨法による研磨を行っても、電極柱３１２の部分で樹脂膜が剥がれるようなことが発生しにくい。
【００５７】
以上に説明したように、本実施の形態によれば、半導体基板１０１上に形成されたセンサ回路などの集積回路に配線を介して接続した状態で、また、これらの製造に引き続き、センサ電極を形成するようにした。
【００５８】
ところで、保護膜３１３は、感光性を有するポリイミド（感光性ポリイミド）を用いて形成するようにしてもよい。この場合について説明すると、まず、電極柱３１２が形成されたパシベーション膜３０９上に、回転塗布などにより感光性ポリイミド材料を塗布してポリイミド膜を形成する。このようなポリイミド膜としては、例えば、ポリベンザオキサゾール前駆体をベースとした感光性を有するポリイミド樹脂を用いた。また、上記ポリイミド膜は、電極柱３１２を覆ってパシベーション膜３０９上の凹凸を吸収するように形成する。
【００５９】
次いで、フォトリソグラフィ技術により電極柱３１２上のポリイミド膜を開口し、３１０℃に加熱して熱硬化させれば、電極柱３１２からなる格子状に形成されたセンサ電極の升の中を埋め込むように、表面が平坦なポリイミドからなる保護膜３１３を形成できる。
なお、上記アース電極は、センサ電極１０７をマスの中央部に配置した平面視格子状の構造体である。アース電極は、例えば、マスの内側が略正方形に形成され、この一辺が約１００μｍである。また、格子の中央に配置されるセンサ電極１０７は、例えば一辺が８０μｍの正方形である。
【００６０】
また、アース電極の升の数は３００×３００個であり、したがって、センサ電極１０７は、マトリクス状に３００×３００個配置され、これらでセンサチップの検出面を形成している。
なお、アース電極は格子状に限るものではなく、センサ電極１０７周囲の片側など、保護膜３１３の表面では分離した状態の構造体としてもよい。ただし、保護膜３１３の表面で分離した状態とした場合でも、アース電極は、配線１０４ｂなどの配線により各々が接続されて総てが同電位とした状態に形成する。
【００６１】
また、アース電極は、複数のセンサ電極１０７毎に設けるようにしてもよい。ただし、格子状にアース電極を形成し、このマスの中央部にセンサ電極１０７が配置された状態とすることで、各センサ電極とアース電極との間隔が各々等しくなる。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、金属膜をパターニングすることでセンサ電極やアース電極を形成するようにしたので、センシングの際に発生する静電気によって静電破壊されることがないなど、安定して高感度の表面形状検出が信頼性の高い状態でできる表面形状認識用センサが容易に製造できるようになるというすぐれた効果が得られる。
【図面の簡単な説明】
【図１】  本発明の実施の形態における表面形状認識用センサの製造方法の一部における表面形状認識用センサの一部構成を概略的に示す工程図である。
【図２】  本発明の他の形態における表面形状認識用センサの製造方法の一部における表面形状認識用センサの一部構成を概略的に示す工程図である。
【図３】  本発明の他の形態における表面形状認識用センサの製造方法の一部における表面形状認識用センサの一部構成を概略的に示す工程図である。
【図４】  従来よりある表面形状認識用センサの概略的な構成を部分的に示す断面図（ａ）および平面図（ｂ）である。
【符号の説明】
１０１…半導体基板、１０２…多層配線層、１０３…絶縁膜、１０４ａ，１０４ｂ…配線、１０５…層間絶縁膜、１０６ａ，１０６ｂ…スルーホール、１０７…センサ電極、１０８…接続電極膜、１０９…パシベーション膜、１０９ａ…スルーホール、１１０…金属膜、１１１…レジストパターン、１１２…アース電極。
【図１】
0003887252.tif 000002
【図２】
0003887252.tif 000003
【図３】
0003887252.tif 000004
【図４】
0003887252.tif 000005