(57)【特許請求の範囲】
【請求項１】
テストパターンデータ、インストラクションからなるパターンデータを複数記憶するＳＲＡＭ、ＤＲＡＭを選択部が選択し、選択されたＳＲＡＭ、ＤＲＡＭのテストパターンデータを出力するパターン発生装置において、
それぞれ複数のパターンデータからなる複数のパターンファイルについて、そのパターンデータ中のインストラクションを解釈して、連続アドレス指示でない場合、前記ＳＲＡＭを選択し、連続アドレス指示の場合、前記ＤＲＡＭを選択して、複数のパターンファイルをＳＲＡＭ、ＤＲＡＭに格納する格納手段を有することを特徴とするパターン発生装置。
【請求項２】
格納手段は、
複数のパターンデータからなる複数のパターンファイルを解釈して、ＳＲＡＭ、ＤＲＡＭを指定する指定データを出力し、複数のパターンファイルをＤＲＡＭに格納する解釈手段と、
この解釈手段の指定データに基づいて、ＤＲＡＭのパターンファイルを、ＳＲＡＭに転送する転送手段と
を有することを特徴とする請求項１記載のパターン発生装置。
【請求項３】
解釈手段は、さらに、外部からの指定データを入力し、転送手段に出力することを特徴とする請求項２記載のパターン発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＲＡＭ、ＤＲＡＭのパターンデータを出力するパターン発生装置に関し、ＳＲＡＭ、ＤＲＡＭの意識することなく、パターンデータを出力することができるパターン発生装置に関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、被試験対象、例えば、ＩＣ、ＬＳＩ等に試験パターンを与え、被試験対象の出力と期待値パターンとを比較し、被試験対象の良否を判定するものである。この試験パターン、期待値パターン等はテストパターンデータで、このテストパターンデータ、インストラクションは、パターンデータとして、パターンメモリに記憶され、パターンメモリにアドレスを与えて、テストパターンデータ（試験パターン、期待値パターン等）を出力している。このような装置の要部構成を図３に示す説明する。
【０００３】
図３において、ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）１はパターンメモリで、パターンデータを記憶する。ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）２はパターンメモリで、パターンデータを記憶する。選択部３は、ＳＲＡＭ１、ＤＲＡＭ２を選択し、テストパターンデータを出力する。シーケンサ４は、ＳＲＡＭ１、ＤＲＡＭ２のパターンデータ（インストラクション）に基づいて、ＳＲＡＭ１、ＤＲＡＭ２にアドレスを与え、選択部３を制御する。実行手段５は、シーケンサ４にパターンデータを指定して実行させる。
【０００４】
このような装置の動作を以下に説明する。パターンデータを事前にＳＲＡＭ１、ＤＲＡＭ２に格納する。そして、実行手段５の指示に基づいて、シーケンサ４は、選択部３にＤＲＡＭ２の出力を選択させ、ＤＲＡＭ２のパターンデータにおけるインストラクションに基づいて、逐次アドレスを変更し、ＤＲＡＭ２に与える。ＤＲＡＭ２は、シーケンサ４のアドレスに基づいて、インストラクションをシーケンサ４に与えると共に、テストパターンデータを選択部３に出力する。このテストパターンデータを入力し、選択部３は出力する。
【０００５】
そして、インストラクションがＳＲＡＭ１の指定になり、シーケンサ４は、選択部３にＳＲＡＭ１の出力を選択させ、ＳＲＡＭ１のパターンデータにおけるインストラクションに基づいて、逐次アドレスを変更し、ＳＲＡＭ１に与える。ＳＲＡＭ１は、シーケンサ４のアドレスに基づいて、インストラクションをシーケンサ４に与えると共に、テストパターンデータを選択部３に出力する。このテストパターンデータを入力し、選択部３は出力する。
【０００６】
インストラクションがＤＲＡＭ２の指定になり、再び、シーケンサ４は、選択部３にＤＲＡＭ２の出力を選択させ、ＤＲＡＭ２のパターンデータにおけるインストラクションに基づいて、逐次アドレスを変更し、ＤＲＡＭ２に与える。このような動作を繰り返す。そして、選択部３からのテストデータに基づいて、図示しない被試験対象の試験を行う。
【０００７】
【発明が解決しようとする課題】
このように、ＳＲＡＭ１、ＤＲＡＭ２により、テストパターンデータを発生している。ＳＲＡＭ１は、高速のランダムアクセスが可能であるが高価である。一方、ＤＲＡＭ２は、ＳＲＡＭ１に比較し低速であるが安価である。このため、両方の特徴を生かすために、両方を用いてテストパターンデータを発生している。
【０００８】
しかし、事前に、パターンデータをＳＲＡＭ１、ＤＲＡＭ２のどちらに格納するか決めなければならず、使用者の負担が大きかった。
【０００９】
そこで、本発明の目的は、ＳＲＡＭ、ＤＲＡＭの意識することなく、パターンデータを出力することができるパターン発生装置を実現することにある。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は、
テストパターンデータ、インストラクションからなるパターンデータを複数記憶するＳＲＡＭ、ＤＲＡＭを選択部が選択し、選択されたＳＲＡＭ、ＤＲＡＭのテストパターンデータを出力するパターン発生装置において、
それぞれ複数のパターンデータからなる複数のパターンファイルについて、そのパターンデータ中のインストラクションを解釈して、連続アドレス指示でない場合、前記ＳＲＡＭを選択し、連続アドレス指示の場合、前記ＤＲＡＭを選択して、複数のパターンファイルをＳＲＡＭ、ＤＲＡＭに格納する格納手段を有することを特徴とするものである。
【００１１】
請求項２記載の発明は、請求項１記載の発明において、
格納手段は、
複数のパターンデータからなる複数のパターンファイルを解釈して、ＳＲＡＭ、ＤＲＡＭを指定する指定データを出力し、複数のパターンファイルをＤＲＡＭに格納する解釈手段と、
この解釈手段の指定データに基づいて、ＤＲＡＭのパターンファイルを、ＳＲＡＭに転送する転送手段と
を有することを特徴とするものである。
【００１３】
請求項３記載の発明は、請求項２記載の発明において、
解釈手段は、さらに、外部からの指定データを入力し、転送手段に出力することを特徴とするものである。
【００１４】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し説明を省略する。
【００１５】
図１において、解釈手段６は、複数のパターンデータ（テストパターンデータ、インストラクション）からなるパターンファイルを解釈して、ＳＲＡＭ１、ＤＲＡＭ２を指定する指定データ、アドレス情報を出力すると共に、パターンファイルをＤＲＡＭ２に格納する。また、解釈手段６は、複数のパターンファイルの指定データを領域指定ファイルとして出力すると共に、領域指定ファイルを入力し、この領域指定ファイルの指定データを指定データとする。転送手段７は、解釈手段６からの指定データ、アドレス情報を保持し、指定データに基づいてＤＲＡＭ２からＳＲＡＭ１へパターンファイルを転送する。実行手段８は、転送手段６にパターンファイルを指定し、転送手段６からアドレス情報を取得すると共に、シーケンサ４にスタート指示を行う。
【００１６】
このような装置の動作を以下で説明する。図２は図１に示す装置の動作を説明する図である。（ａ）は初期状態を示し、（ｂ）はパターンファイルＤの実行時を示す。
【００１７】
解釈手段６は、パターンファイルＡ内のインストラクションを解釈して、ＳＲＡＭ１、ＤＲＡＭ２を指定する指定データ（ＳＲＡＭ）を転送手段７に出力する。ここで、インストラクションにより、ＳＲＡＭ１を選択する理由は、インストラクションがＤＲＡＭ２では動作できない高速のランダムアクセスの場合である。例えば、ＤＲＡＭ２では、連続のアドレス指示ならば、データを出力できるが、アドレスがジャンプする場合、ＤＲＡＭ２では対応できないので、ＳＲＡＭ１に指定する。また、解釈手段６は、パターンファイルＡをテキスト形式からバイナリー形式にしてＤＲＡＭ２に格納し、アドレス情報を転送手段７に出力する。そして、転送部７は指定データ（ＳＲＡＭ）、アドレス情報を保持する。
【００１８】
次に、解釈手段６は、パターンファイルＢのインストラクションを解釈して、ＳＲＡＭ１、ＤＲＡＭ２を指定する指定データ（ＤＲＡＭ）を転送手段７に出力する。また、解釈手段６は、パターンファイルＡをテキスト形式からバイナリー形式にしてＤＲＡＭ２に格納し、アドレス情報を転送手段７に出力する。そして、転送手段７は指定データ（ＳＲＡＭ）、アドレス情報を保持する。
【００１９】
このような動作を繰返し、パターンファイルＣ、パターンファイルＤの指定データ（ＳＲＡＭ、ＳＲＡＭ）として、転送手段６は保持させ、パターンファイルＣ，ＤをＤＲＡＭ２にバイナリー形式で格納する。
【００２０】
そして、ＤＲＡＭ２にパターンファイルの格納が終了した時点で、転送手段７は、指定データ（ＳＲＡＭ）のパターンファイルを、ＳＲＡＭ１の容量を越えないデータ量まで転送する。例えば、転送手段７は、パターンファイルＡ，ＣをＳＲＡＭ１に転送し、アドレス情報を保持する。
【００２１】
実行手段８は、転送手段７にパターンファイルＡを指定する。この指定により、転送手段７は、パターンファイルＡのアドレス情報を実行手段８に渡し、何も行わない。そして、実行手段８は、シーケンサ４にパターンファイルＡのスタート指令をアドレス情報と共に送る。シーケンサ４は、アドレス情報に基づいて、選択部３にＳＲＡＭ１の出力を選択させ、ＳＲＡＭ１のパターンデータのインストラクションに基づいて、逐次アドレスを変更し、ＳＲＡＭ１に与える。ＳＲＡＭ１は、シーケンサ４のアドレスに基づいて、インストラクションをシーケンサ４に与えると共に、テストパターンデータを選択部３に出力する。このテストパターンデータを入力し、選択部３は出力する。そして、選択部３からのテストパターンデータに基づいて、図示しない被試験対象の試験を行う。
【００２２】
そして、実行手段８は、転送手段７にパターンファイルＢ，Ｃを指定する。この指定により、転送手段７は、パターンファイルＢ，Ｃのアドレス情報を実行手段８に渡し、何も行わない。そして、実行手段８は、シーケンサ４にパターンファイルＢ，Ｃにスタート指令をアドレス情報と共に送る。シーケンサ４は、アドレス情報に基づいて、選択部３にＤＲＡＭ２の出力を選択させ、ＤＲＡＭ２のパターンデータにおけるインストラクションに基づいて、逐次アドレスを変更し、ＤＲＡＭ２に与える。ＤＲＡＭ２は、シーケンサ４のアドレスに基づいて、インストラクションをシーケンサ４に与えると共に、テストパターンデータを選択部３に出力する。このテストパターンデータを入力し、選択部３は出力する。
【００２３】
そして、インストラクションがＳＲＡＭ１の指定になり、シーケンサ４は、選択部３にＳＲＡＭ１の出力を選択させ、ＳＲＡＭ１のパターンデータにおけるインストラクションに基づいて、逐次アドレスを変更し、ＳＲＡＭ１に与える。ＳＲＡＭ１は、シーケンサ４のアドレスに基づいて、インストラクションをシーケンサ４に与えると共に、テストパターンデータを選択部３に出力する。このテストパターンデータを入力し、選択部３は出力する。
【００２４】
インストラクションがＤＲＡＭ２の指定により、再び、シーケンサ４は、選択部３にＤＲＡＭ２の出力を選択させ、ＤＲＡＭ２のパターンデータにおけるインストラクションに基づいて、逐次アドレスを変更し、ＤＲＡＭ２に与える。このような動作を繰り返す。そして、選択部３からのテストパターンデータに基づいて、被試験対象の試験を行う。
【００２５】
実行手段８は、転送手段７にパターンファイルＤを指定する。この指定により、転送手段７は、指定データに基づいて、ＳＲＡＭ１のパターンファイルＡ，Ｃを消去し、パターンファイルＤをＤＲＡＭ２からＳＲＡＭ１に転送し、アドレス情報を実行手段８に渡す。そして、実行手段８は、シーケンサ４にパターンファイルＤのスタート指令をアドレス情報と共に渡す。シーケンサ４は、アドレス情報に基づいて、選択部３にＳＲＡＭ１の出力を選択させ、ＳＲＡＭ１のパターンデータのインストラクションに基づいて、逐次アドレスを変更し、ＳＲＡＭ１に与える。ＳＲＡＭ１は、シーケンサ４のアドレスに基づいて、インストラクションをシーケンサ４に与えると共に、テストパターンデータを選択部３に出力する。このテストパターンデータを入力し、選択部３は出力する。そして、選択部３からのテストパターンデータに基づいて、被試験対象の試験を行う。
【００２６】
このように、解釈手段６がパターンファイルを解釈してＳＲＡＭ１、ＤＲＡＭ２を指定する指定データを出力すると共に、パターンファイルをＤＲＡＭ２に格納し、転送手段７が指定データに基づいてＤＲＡＭ２からＳＲＡＭ１にパターンファイルを転送するので、ＳＲＡＭ１、ＤＲＡＭ２の意識をすることなく、テストパターンデータを出力することができる。
【００２７】
また、転送手段７が指定データに基づいてＤＲＡＭ２からＳＲＡＭ１にパターンファイルを転送するので、ＳＲＡＭ１の容量を小さくすることができる。
【００２８】
また、解釈手段６は、指定データを領域指定ファイルとして外部に出力する。この領域指定ファイルを編集、例えば、パターンファイルＢをＳＲＡＭ１に格納指定して、解釈手段６に入力する。解釈手段６は、領域指定ファイルの指定データを転送手段７に送る。この指定データに基づいて、転送手段７は転送を行う。
【００２９】
このように、解釈手段６が、領域指定ファイルとして指定データを外部に出力し、編集した領域指定ファイルを入力して、領域指定ファイルの指定データを転送手段７に送るので、パターンファイルのＳＲＡＭ１，ＤＲＡＭ２への格納を手動で最適化することができる。
【００３０】
なお、解釈手段６、転送手段７からなる格納手段を示し、一旦、ＤＲＡＭ２にすべてのパターンファイルを格納する構成を示したが、ＳＲＡＭ１のデータ容量があれば、パターンファイルの解釈に従って、ＳＲＡＭ１、ＤＲＡＭ２に直接格納手段が格納する構成でもよい。
【００３１】
また、実行手段８が実行前に転送手段７から指定データを取得する構成を示したが、解釈手段６が事前に指定データを実行手段８に渡す構成でもよい。そして、パターンファイルとして実施例を示したが、パターンデータでもよい。
【００３２】
【発明の効果】
本発明によれば、格納手段がパターンデータを解釈してＳＲＡＭ、ＤＲＡＭに格納するので、ＳＲＡＭ、ＤＲＡＭの意識をすることなく、パターンデータを出力することができる。
【００３３】
請求項２，３によれば、転送手段が指定データに基づいてＤＲＡＭからＳＲＡＭにパターンデータを転送するので、ＳＲＡＭの容量を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の動作を示した図である。
【図３】従来のパターン発生装置の構成を示した図である。
【符号の説明】
１  ＳＲＡＭ
２  ＤＲＡＭ
６  解釈手段
７  転送手段
【図１】
0004011321.tif 000002
【図２】
0004011321.tif 000003
【図３】
0004011321.tif 000004