(57)【特許請求の範囲】
【請求項１】
基板上に実装され、モジュールが装着されたときに前記モジュール上の回路と基板上の配線とを電気的に接続する前記モジュール用のソケットにおいて、
基板上に実装される側に素子が形成された少なくとも一つの半導体チップが設けられ、第一の電極が前記モジュールとの電気的接続用として前記半導体チップから引き出され、第二の電極が前記配線との電気的接続用として前記半導体チップから前記モジュールが装着される側とは反対の側に引き出されていることを特徴とするソケット。
【請求項２】
前記半導体チップには半導体スイッチが含まれ、前記半導体スイッチの第三の電極に所定の信号を供給することによって、前記第一、第二の電極間の導通状態を制御することを特徴とする請求項１記載のソケット。
【請求項３】
配線が形成された基板と、
モジュールが装着されたときに前記モジュール上の回路と基板上の配線とを電気的に接続する前記モジュール用のソケットと、
素子が形成された少なくとも一つの半導体チップを封止してパッケージ化され、第一の電極が前記ソケットとの電気的接続用として前記半導体チップから前記パッケージの第一の表面に引き出され、第二の電極が前記配線との電気的接続用として前記半導体チップから前記パッケージの第二の表面に引き出されている素子アレーと、
を有し、前記素子アレーが前記ソケットと前記基板の前記配線部分との間に実装されていることを特徴とする実装基板。
【請求項４】
前記素子アレーには少なくとも一つの半導体スイッチが形成されていることを特徴とする請求項３記載の実装基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリモジュールを始めとする各種モジュールをソケットに差し込むことによってプリント基板上のバスとモジュール内の回路とを電気的に接続するよう構成されたパーソナルコンピュータ等の装置において用いられる、ソケットとプリント基板との間に挿入する素子アレー及びかかる素子アレーを内部に有するモジュール用ソケットに関連する。
【０００２】
【従来の技術】
近年、マイクロプロセッサの高速化に伴い、メモリサブシステムについても、高速化、大容量化が要求されている。通常、メモリサブシステムは、メモリコントローラと半導体メモリが実装されたメモリモジュール及びソケットからなり、プリント基板に表面実装されたソケットに増設しようとするメモリモジュールを差し込むことによって、容易にメモリ容量を増やすことができるようになっている。
【０００３】
高速化のためにはメモリバスの負荷は軽いほどよいが、大容量化の要求に応えるためにはバス上に多数のメモリモジュールを実装できるようにする必要がある。一方、このように多数のメモリモジュールを実装すると、メモリバスの負荷は大きくなる。また、メモリモジュールやこれを装着するために必要なソケットは、メモリバスに対する負荷になるだけでなく、スタブと呼ばれる多数に分岐された短い不要なバスを作りだす。このスタブは、信号の多重反射を起こし、高速動作を阻害する原因となる。
【０００４】
図８は、従来のメモリモジュール５０，５１，５２が、専用のソケット５３，５４，５５に差し込まれた状態を示している。ソケット５３，５４，５５の底部は図９に示すようになっていて、底部の電極５６をプリント基板５７上のメモリバス５８に半田付けすることによって、プリント基板５７にソケット５３，５４，５５が固定されるようになっている。
【０００５】
メモリモジュール５０，５１，５２は、図８及び図９に示すように、その電極部をソケット５３，５４，５５の挿入口に抜き差しできるようになっている。ソケット５３，５４，５５の挿入口に対応するメモリモジュールの電極部を挿入すると、メモリモジュールがソケットの弾性部材によって挟持されると同時に、メモリモジュールの電極部がソケット内の配線を介してプリント基板上のメモリバス５８と電気的に接続される。
【０００６】
各メモリモジュール５０，５１，５２には、メモリ６０、メモリコントローラ（図示せず）の他にスイッチ回路６１が実装されている。スイッチ回路６１は、例えばＴＯＳＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）等からなるＦＥＴスイッチであり、メモリモジュール基板に表面実装されている。スイッチ回路６１は、外部から供給される制御信号に基づいて、そのモジュールの電極部とそのモジュールに実装されたメモリとを電気的に接続し、あるいは電気的に切り離す。したがって、スイッチ回路６１がオンのときは、メモリのデータ入出力ラインとプリント基板５７のバスラインは電気的に接続され、スイッチ回路６１がオフのときは、当該データ入出力ラインと当該バスラインは電気的に切り離された状態となる。
【０００７】
このようなスイッチ回路６１を設けるのは以下の理由による。バスライン５８には多数のメモリモジュールが接続されうるため、特定のメモリ基板上のＣＰＵ等が特定のメモリモジュールにアクセスしようとした場合でも、それ以外のメモリモジュールが接続されていると、メモリバスの負荷が重くなり、高速な動作が妨げられる。また、アクセスされないメモリモジュールが電気的に接続されていると、この部分がスタブとなって、信号の多重反射を起こし、このことも高速動作を阻害する原因となる。そこで、スイッチ回路６１を設け、メモリモジュールがＣＰＵ等からアクセスされていないときはバスラインから電気的に切り離すことによって、バスラインの負荷を軽減するとともに、信号の多重反射の発生を防止しようとしている。
【０００８】
【発明が解決しようとする課題】
これまでのようにクロック周波数が１００ＭＨｚ以下の場合には、上記のように、メモリモジュールにＴＳＯＰ等の表面実装パッケージからなるスイッチ回路を設ける構成でも、特に問題にはならかった。しかしながら、パーソナルコンピュータのクロック周波数は徐々に高くなってきており、間もなく数百ＭＨｚ程度になることが予想されている。このような非常に高いクロック周波数になると、前述のようなメモリモジュールに設けられたスイッチ回路でメモリを切り離すだけでは、ノイズや信号の反射を確実に防止することは難しくなる。
【０００９】
その理由は、メモリモジュールに設けられたスイッチ回路でメモリを電気的に切り離しただけでは、プリント基板上のバスラインにソケット内部の配線がつながっており、数百ＭＨｚという高いクロック周波数になると、この部分が新たなスタブとなって、信号の多重反射を起こしてしまうからである。また、このような高いクロック周波数では、前述の新たなスタブが、バスラインの負荷として無視できなくなり、このことも高速動作の妨げとなる。
【００１０】
本発明は、上記事情に基づいてなされたものであり、各種モジュールをソケットに差し込んでプリント基板上のバスとモジュールとを電気的に接続したときに、これまで以上にクロック周波数が高くなった場合でも、アクセスされていないモジュールに起因する信号の多重反射を防止して、高速な動作を可能にする素子アレー及びかかる素子アレーを内部に有するモジュール用ソケットを提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るソケットは、基板上に実装され、モジュールが装着されたときに前記モジュール上の回路と基板上の配線とを電気的に接続する前記モジュール用のソケットにおいて、基板上に実装される側に素子が形成された少なくとも一つの半導体チップが設けられ、第一の電極が前記モジュールとの電気的接続用として前記半導体チップから引き出され、第二の電極が前記配線との電気的接続用として前記半導体チップから前記モジュールが装着される側とは反対の側に引き出されている。
【００１７】
前記半導体チップには半導体スイッチが含まれ、前記半導体スイッチの第三の電極に所定の信号を供給することによって、前記第一、第二の電極間の導通状態を制御することが望ましい。
また、上記の目的を達成するために、本発明に係る実装基板は、配線が形成された基板と、モジュールが装着されたときに前記モジュール上の回路と基板上の配線とを電気的に接続する前記モジュール用のソケットと、素子が形成された少なくとも一つの半導体チップを封止してパッケージ化され、第一の電極が前記ソケットとの電気的接続用として前記半導体チップから前記パッケージの第一の表面に引き出され、第二の電極が前記配線との電気的接続用として前記半導体チップから前記パッケージの第二の表面に引き出されている素子アレーとを有し、前記素子アレーが前記ソケットと前記基板の前記配線部分との間に実装されている。
【００１８】
前記素子アレーには少なくとも一つの半導体スイッチが形成されていることが望ましい。
【００１９】
【発明の実施の形態】
以下に図面を参照して、発明の実施の形態について説明する。
図１は、本発明の一実施形態のスイッチアレーの一部を示した斜視図である。図１において、スイッチアレー１１は、約２ｍｍの厚さに形成されている。スイッチアレー１１の表側の表面には、両側に交互に電極１３ａ〜１３ｄが設けられている。また、スイッチアレー１１の裏側の表面にも、同様に電極１４ａ〜１４ｄが設けられている。
【００２０】
図２（ａ）はスイッチアレー１１の上面図であり、図２（ｂ）は図２（ａ）のｘ−ｘ横断面図である。
図２のスイッチアレー１１は簡単の為にコントロールライン１本を含む５ビットのバスを表している。実際にはアドレス用に十数若しくは数十ビット、データ用に十数ビット、更にタイミングクロック等制御用のデータの為の数ビットを含む数十ビット若しくは百数十ビットのバス幅になる。
【００２１】
図２（ｂ）に示すようにスイッチアレー１１の内部では半導体チップ９０がリードフレーム８０（図４参照）に固定されモールド樹脂１００により封止されている。リードフレーム８０は半導体チップ９０を搭載するアイランド部８３とアイランド部８３に近い側のインナーリード部８１ａ，８１ｂ、遠い側のアウターリード８２ａ，８２ｂ及びコントロール用リード部８４からなる。１対のアウターリード８２ａ，８２ｂのうち８２ｂについては図の下方向に向けて折り曲げられており、スイッチアレー１１の裏面（基板側）にその一面が露出するように封止される。一方、アウターリード８２ａについては、モールド樹脂による封止後に図の上方向に向けて折り曲げられており、スイッチアレー１１の表面（メモリモジュール５０側）にその一面が露出するように構成される。後述のメモリモジュール５０の接続端と接する際の接触を良くする為に図の様にスイッチアレー１１のモールド表面よりも少し浮かせて折り曲げてアウターリード８２ａにバネ性を持たせるのが望ましい。
【００２２】
次に、このスイッチアレー１１の製造方法について、図３及び図４を用いて説明する。図３（ａ）、図４（ａ）に示すように、リードフレーム８０のアイランド部８３上に半導体チップ９０を固定し、半導体チップ９０上のボンディングパッドとインナーリード部８１ａ，８１ｂ、コントロール用リード部８４をボンディングワイヤ９１で接続する。リードフレームの一方のアウターリード８２ｂは、図の様に予め下方向に向けて折り曲げ加工が施されている。尚、チップ搭載、樹脂封止前に各アイランドやインナーリード部、アウターリード部を接続（仮固定）しておく吊りピン等はこの発明とは直接関係しないので記載を省略してある。
【００２３】
ここで、半導体チップ９０には、図３（ｂ）に示すように４つのＦＥＴスイッチ９０ａ，９０ｂ，９０ｃ，９０ｄが形成されており、ＦＥＴスイッチのドレイン端がボンディングパッド９０Ｄに内部接続され、ソース端がボンディングパッド９０Ｓに内部接続されている。ゲート端はボンディングパッド９０Ｇに内部接続され、この４つのゲート用ボンディングパッド９０Ｇは内部配線９０１でそれぞれ内部接続されて（若しくは連続形成されたボンディングパッドとしても良い）ボンディングパッド９０ＴＧに接続される。
【００２４】
ＦＥＴスイッチ９０ａのドレイン用ボンディングパッド９０Ｄが電極１３ａを形成するインナーリード部８１ｂに接続され、ソース用ボンディングパッド９０Ｓが電極１４ａを形成するインナーリード部８１ａに接続される。ＦＥＴスイッチ９０ｂ、９０ｃ、９０ｄについても同様にボンディングされる。
ゲート端はゲート用ボンディングパッド９０Ｇで纏めてコントロール用リード部８４に接続される。コントロール用リード部８４の端部が図１の制御電極１５になる。
【００２５】
次に、全体をモールド樹脂１００により封止し、図４（ｂ）の形状を得る。そして右側に突き出たアウターリード部８２ａを折り曲げ、図４（ｃ）の形状を得る。図３（ｃ）はスイッチアレー１１の上面からの透過図である。斜線のハッチングを施された電極１３ａ，１３ｂ，１３ｃ，１３ｄが図２（ａ）の上面に見えている電極１３ａ，１３ｂ，１３ｃ，１３ｄに等しい。コントロール用リード部８４の先端も図３（ｃ）にハッチングで示すようにモールド樹脂１００の下面に一致する位置で折り曲げられる。
【００２６】
尚、この例では４ビットのバスをスイッチングする例で示したので、１つの半導体チップ９０に全てのＦＥＴスイッチ９０ａ，９０ｂ，９０ｃ，９０ｄを形成したが、数十ビット規模のスイッチアレー１１を形成する場合には１本のスイッチアレーの中を複数部に分け、それぞれの部分毎に半導体チップを搭載するようにすればよい。若しくは数ビットのスイッチアレーを縦に並べてコントロール用リード部を相互に接続するようにしても良い。また、この実施の形態では、１つの半導体チップ９０に複数のＦＥＴスイッチを形成したが、図５（ａ）（ｂ）に示すように、１つ１つの電極毎（バスの１本毎）に個別ＦＥＴスイッチ９１′を搭載するようにすることも出来る。
【００２７】
半導体チップ９０に形成された各ＦＥＴは、図６の等価回路に示すように、それぞれのゲートが半導体チップ上で相互に接続さている。この共通ゲート（制御電極１５）には各ＦＥＴのゲート電極９０Ｇがボンディングされており、この制御電極１５もスイッチアレー１１のパッケージの裏側の表面に引き出されている。したがって、プリント基板側から制御電極１５に制御信号を入力することによって、共通ゲートの四つのＦＥＴスイッチのオン／オフを同時に制御することができる。
【００２８】
図７は、本実施形態のスイッチアレーを介してソケットをプリント基板に装着し、更にこれらにメモリモジュールを差し込んだ状態を示している。スイッチアレー１１ａ〜１１ｃは、下側の電極をプリント基板３０上のメモリバス３１に半田付けすることによって、プリント基板３０に固定される。更に、スイッチアレー１１ａ〜１１ｃの上側の電極には、それぞれソケット２０ａ〜２０ｃが半田付けされる。その結果、ソケット２０ａ〜２０ｃは、スイッチアレー１０ａ〜１０ｃを介してプリント基板３０に固定される。このソケット２０ａ〜２０ｃの挿入口にメモリ２２が実装されたメモリモジュール２１ａ〜２１ｃの電極部分を差し込むと、メモリモジュール２１ａ〜２１ｃは挿入口内部の弾性部材によって保持され、同時にソケットとメモリモジュールの対応する電極同士が接続される。スイッチアレー１１ａ〜１１ｃの上側の電極とソケット２０ａ〜２０ｃとの間の電気的な接続には、圧着等の機械的な方法を用いてもよい。
【００２９】
前述のように、本実施形態のスイッチアレー１１は、厚さが約２ｍｍと極めて薄いため、図７のようにプリント基板３０とソケット２０ａ〜２０ｃの間にスイッチアレー１１を挟み込んでも、外観上は図８に示した従来のメモリモジュールを実装した場合と殆ど変わらない。
制御電極１５に入力する制御信号でＦＥＴスイッチをオンにすると、そのソケットに差し込まれているメモリモジュールのデータラインとメモリバスとが電気的に接続され、ＣＰＵはそのメモリモジュールにアクセス可能な状態となる。一方、ＦＥＴスイッチをオフにすると、メモリモジュールのデータラインはメモリバスから電気的に切り離される。この切り離しは、プリント基板３０から極めて近いところで行われるため、従来のようにメモリモジュールに実装されていたスイッチ回路で切り離しを行う場合に比べ、スタブ長が大幅に短くなる。このため、多重反射は起こりにくくなり、また、メモリバスの負荷もより軽減される。そこで、ＣＰＵがアクセスしているメモリモジュール以外のモジュールについては、本実施形態のＦＥＴスイッチを用いて常に切り離すようにしておくと、数百ＭＨｚ程度のクロック周波数でも安定に動作させることが可能となる。
【００３０】
なお、アクセスされていないメモリモジュールでも、内部のデータを保持しておくための電源は必要となるので、電源ラインは通常接続したままとし、主としてデータラインについて、電気的な接続及び切り離しを行う。また、ソケットの中にはメモリモジュールが差し込まれていないものもある。このようなソケットもスタブとなりうるので、本実施形態のスイッチアレーでメモリバスとの間の電気的な接続を切り離しておくことが望ましい。
【００３１】
本発明は上記実施形態に限定されるものではなく、その要旨の範囲内で種々の変更が可能である。
例えば、上記実施形態では、スイッチアレー１１をプリント基板に表面実装し、その上にメモリモジュールを差し込むソケットを半田付けする構成とした。しかし、例えばスイッチアレーとソケットを一体化し、ソケットの中に上記実施形態と同様のスイッチアレーを組み込むようにしてもよい。このようにすれば、プリント基板上に直接ソケットを実装でき、メモリアレーを実装する工程が省略されるので、上記実施形態と同様の効果に加え、更に、実装作業が簡素化され、装置の信頼性も高まるという効果が得られる。
【００３２】
また、上記実施形態は、内部にＦＥＴスイッチが形成された半導体チップを封止した非常に薄いスイッチアレーとし、これをプリント基板のメモリバスとソケットとの間に挟み込む構成とした。このような考え方を、ＦＥＴスイッチ以外の素子が形成された半導体チップにも適用できる。例えば、上記実施形態のスイッチアレーで、ＦＥＴスイッチが形成された半導体チップの代わりに、複数のバッファが形成された半導体チップを同様の方法で封止してバッファアレーとし、これをプリント基板のメモリバスとソケットとの間に実装する。このようにしてバッファ回路を挿入すると、各メモリバスから見た負荷を一定にすることができ、回路の動作上種々の利点が得られる。
【００３３】
また、本発明を、複数の抵抗が形成された半導体チップを同様の方法で封止して抵抗アレーとし、これをプリント基板のメモリバスとソケットとの間に実装する用途にも適用できる。このような抵抗は、メモリバスの終端抵抗として作用し、終端部における信号の反射防止に役立たせることができる。
更に、必要に応じて複数の異なる種類の素子が形成された半導体チップを同様の方法で封止し、これをプリント基板のメモリバスとソケットとの間に実装するようにすることも可能である。
【００３４】
また、上記実施形態では、半導体チップにボンディングされたリードフレームのうち一方を上に折り曲げ、もう一方を下に折り曲げたが、一方を上下いずれかに折り曲げ、もう一方は折り曲げずにそのまま電極して使うようにすることもできる。
更に、上記実施形態では、ソケットに挿入するモジュールがメモリモジュールである場合について説明したが、本発明のモジュールはこれに限らず、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等が搭載されたモジュールを始めとして、各種のモジュールに適用することができる。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、例えばＦＥＴスイッチが形成された半導体チップを封止してパッケージ化し、これを、メモリモジュール等のモジュールを挿入するソケットモリバス等の配線が形成された基板との間に配置する。そして、前記ＦＥＴスイッチをオン・オフすることによって、前記メモリバス等と前記メモリモジュール等との間の電気的な接続及び切り離しが行われる。このため、この電気的な切り離しは、基板から極めて近いところで行われることになる。したがって、従来のようにメモリモジュールに実装されていたスイッチ回路で切り離しを行う場合に比べて、スタブ長は大幅に短くなり、その結果、従来に比べて、スタブに起因する多重反射は起こりにくくなり、また、メモリバスの負荷も軽減される。
【図面の簡単な説明】
【図１】本発明の一実施形態のスイッチアレーの一部を示した斜視図である。
【図２】スイッチアレー及びその内部の半導体チップとリードフレームの構造を示した平面図及び横断面図である。
【図３】スイッチアレー内部の半導体チップ及び電極部分の構成を示した平面図及び透過図である。
【図４】スイッチアレーの製造工程を示した断面図である。
【図５】電極毎にＦＥＴスイッチを設けたスイッチアレーの一例を示した平面図及び透過図である。
【図６】スイッチアレーの等価回路の回路図である。
【図７】本発明の一実施形態のスイッチアレーを用いてメモリモジュールをプリント基板に装着した状態を示した図である。
【図８】従来のメモリモジュールが専用のソケットに差し込まれた状態を示した斜視図である。
【図９】従来のメモリモジュールを差し込むためのソケットの底部と、このソケットを実装する基板を示した図である。
【符号の説明】
１１    スイッチアレー
１３ａ〜１３ｄ，１４ａ〜１４ｄ，５６    電極
１５    制御電極
２０ａ〜２０ｃ，５３，５４，５５    ソケット
２１ａ〜２１ｃ，５０，５１，５２    メモリモジュール
２２，６０    メモリ
３０，５７    プリント基板
３１，５８    メモリバス
６１    スイッチ回路
８０    リードフレーム
８１    インナーリード
８２    アウターリード
８３    アイランド部
８４    コントロールリード部
９０    半導体チップ
９０ａ，９０ｂ，９０ｃ，９０ｄ    ＦＥＴスイッチ
９０Ｄ，９０Ｇ，９０Ｓ，９０ＴＧ    ボンディングパッド
９１′    個別ＦＥＴスイッチ
１００    モールド樹脂
９０１    内部配線
【図１】
0003994300.tif 000002
【図２】
0003994300.tif 000003
【図３】
0003994300.tif 000004
【図４】
0003994300.tif 000005
【図５】
0003994300.tif 000006
【図６】
0003994300.tif 000007
【図７】
0003994300.tif 000008
【図８】
0003994300.tif 000009
【図９】
0003994300.tif 000010