(57)【特許請求の範囲】
【請求項１】
絶縁性の表面を有する基板と、
前記基板の上に形成された配線であって、該配線がバリア層とＣｕ層との積層構造を有し、該バリア層が前記Ｃｕ層のＣｕ原子の下地基板への拡散を防止する材料で形成され、前記バリア層とＣｕ層との界面に不純物が析出しており、該Ｃｕ層内に、前記界面に析出している不純物と同一の不純物を含み、その不純物濃度が、該Ｃｕ層とバリア層との界面から離れるに従って低くなっている前記配線と
を有する半導体装置。
【請求項２】
前記不純物が、Ｃｒ、Ｍｇ、Ｚｒ、Ｓｎ、Ｐｄ、Ａｇ、Ｔｉ、Ａｌからなる群より選ばれた少なくとも１つの不純物である請求項１に記載の半導体装置。
【請求項３】
半導体素子が形成された基板の表面上に、層間絶縁膜を堆積する工程と、
前記層間絶縁膜に、配線用の溝を形成する工程と、
前記配線用の溝の内面及び前記層間絶縁膜の表面上に、Ｃｕ原子の拡散を防止する材料からなるバリア層を堆積する工程と、
前記バリア層の表面上に、不純物を含んだＣｕからなるシード層を堆積する工程と、
前記シード層の上に、前記配線用の溝内を埋め尽くすように、めっき法によりＣｕからなる導電層を堆積する工程と、
前記基板を加熱し、前記シード層内の不純物を、少なくとも該シード層と前記バリア層との界面に優先的に析出させる工程と、
前記層間絶縁膜の上面が露出するまで、前記導電層、シード層、及びバリア層を除去し、表面を平坦化する工程と
を有する半導体装置の製造方法。
【請求項４】
前記平坦化する工程を、前記析出させる工程の前に行う請求項３に記載の半導体装置の製造方法。
【請求項５】
前記配線用の溝を形成する工程の前に、さらに、前記層間絶縁膜に、該層間絶縁膜を貫通するビアホールを形成する工程を含み、
前記配線用の溝を形成する工程において、前記ビアホールと部分的に重なるように、前記層間絶縁膜の厚さよりも浅い前記溝を形成し、
前記バリア層を堆積する工程、及び前記シード層を堆積する工程において、前記ビアホールの内面上にも前記バリア層及びシード層を堆積し、
前記導電層を堆積する工程において、前記ビアホール内をも埋め尽くすように前記導電層を堆積する請求項３または４に記載の半導体装置の製造方法。
【請求項６】
前記不純物が、Ｃｒ、Ｍｇ、Ｚｒ、Ｓｎ、Ｐｄ、Ａｇ、Ｔｉ、Ａｌからなる群より選ばれた少なくとも１つの不純物である請求項３〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記析出させる工程において、前記基板を温度３００℃以上に加熱する請求項３〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記析出させる工程において、圧力１×１０−３Ｔｏｒｒ以下の真空中で熱処理を行う請求項３〜７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年の大規模半導体集積回路装置（ＬＳＩ）における加工技術の進歩に伴い、個々の素子が微細化され、配線も高密度化、多層化、薄膜化されている。このため、配線に加わる応力や配線を流れる電流の密度は増加の一途を辿っている。例えば、典型的な論理ＬＳＩを考えた場合、０．３５μｍのデザインルールのＬＳＩでは電源線に流す電流密度が約１×１０5 Ａ／ｃｍ2 であるのに対し、０．２５μｍのデザインルールのＬＳＩではそれが３×１０5 Ａ／ｃｍ2 まで増加し、０．１８μｍのデザインルールのＬＳＩではそれが１×１０6 Ａ／ｃｍ2 まで増加する。電流密度の増加により、エレクトロマイグレーションによる配線の破断が問題になってくる。
【０００３】
従来、ＬＳＩの配線材料としてアルミニウム（Ａｌ）が用いられてきた。ＡｌにＣｕ、Ｓｉ、Ｔｉ、Ｐｄ等の不純物を添加したり、Ａｌ配線層の上下をＴｉＮ、Ｔｉ、ＴｉＷ等の高融点金属層で挟んだ積層構造とすることにより、Ａｌ配線のエレクトロマイグレーション耐性を高めていた。
【０００４】
しかし、Ａｌの抵抗率に依存する信号伝搬遅延や、Ａｌ配線に流すことのできる電流密度の制限により、Ａｌ配線を用いることに限界が見えてきている。
【０００５】
Ａｌに代わる配線材料としてＣｕが注目されている。Ｃｕの抵抗率はＡｌの抵抗率よりも約３７％低いため、電気抵抗に起因する信号伝搬遅延を低減することができる。また、ＣｕはＡｌよりも融点が高く、自己拡散エネルギも大きいため、配線に流すことのできる電流密度をＡｌ配線に比べて一桁程度高めることが可能と考えられる。
【０００６】
【発明が解決しようとする課題】
Ｃｕは、ドライエッチングによる微細加工が困難なため、Ａｌ配線の形成に用いられてきた加工方法を適用することが困難である。そのため、層間絶縁膜に配線用の溝を形成し、この溝内にＣｕを埋め込むダマシン法が注目されている。ダマシン法でＣｕ配線を形成する場合には、高アスペクト比のビアホールや溝内を再現性良く埋め込む必要がある。この埋め込み方法として、スパッタリング法、めっき法、及び化学気相堆積（ＣＶＤ）法が知られている。
【０００７】
スパッタリング法では、Ｃｕ膜をスパッタリングにより堆積した後、３５０℃以上の熱処理を行ってビアホールや溝内をＣｕで埋め込む。スパッタリング法では、高アスペクト比の溝を再現性良く埋め込むことが困難であるため、アスペクト比１〜１．５程度の溝の埋め込みが限界である。
【０００８】
ＣＶＤ法では、高アスペクト比の溝を再現性良く埋め込むことが可能であるが、一般的に膜の成長速度が遅いため、スループットが低く、生産コストが高くなると予想される。
【０００９】
めっき法では、Ｃｕをめっきすることにより溝内を埋め込む。電解めっき法によると、めっき溶液中のＣｕイオンを溝の底まで引き込むことができるため、高アスペクト比の溝を再現性良く埋め込むことができる。また、成膜速度も比較的速いため、量産に適している。
【００１０】
しかし、めっき法は湿式プロセスであるため、エレクトロマイグレーション耐性の高い高品質のＣｕ膜を形成することが困難であり、また下地表面との密着性も悪いと予想される。
【００１１】
本発明の目的は、下地表面との密着性が高く、エレクトロマイグレーション耐性の高いＣｕ配線を有する半導体装置を提供することである。
【００１２】
本発明の他の目的は、めっき法により、下地表面との密着性が高く、エレクトロマイグレーション耐性の高いＣｕ配線を形成する方法を提供することである。
【００１３】
【課題を解決するための手段】
本発明の一観点によると、絶縁性の表面を有する基板と、前記基板の上に形成された配線であって、該配線がバリア層とＣｕ層との積層構造を有し、該バリア層が前記Ｃｕ層のＣｕ原子の下地基板への拡散を防止する材料で形成され、前記バリア層とＣｕ層との界面に不純物が析出しており、該Ｃｕ層内に、前記界面に析出している不純物と同一の不純物を含み、その不純物濃度が、該Ｃｕ層とバリア層との界面から離れるに従って低くなっている前記配線とを有する半導体装置が提供される。
【００１４】
バリア層とＣｕ層との界面に不純物が析出しているため、バリア層へのＣｕ層の密着性を高めることができる。Ｃｕ層内にも同一の不純物が含まれているため、エレクトロマイグレーション耐性を高めることができる。Ｃｕ層内において、バリア層との界面から離れるに従って不純物濃度が低くなっているため、Ｃｕ層の電気抵抗の上昇を抑制することができる。
【００１５】
本発明の他の観点によると、半導体素子が形成された基板の表面上に、層間絶縁膜を堆積する工程と、前記層間絶縁膜に、配線用の溝を形成する工程と、前記配線用の溝の内面及び前記層間絶縁膜の表面上に、Ｃｕ原子の拡散を防止する材料からなるバリア層を堆積する工程と、前記バリア層の表面上に、不純物を含んだＣｕからなるシード層を堆積する工程と、前記シード層の上に、前記配線用の溝内を埋め尽くすように、めっき法によりＣｕからなる導電層を堆積する工程と、前記基板を加熱し、前記シード層内の不純物を、少なくとも該シード層と前記バリア層との界面に優先的に析出させる工程と、前記層間絶縁膜の上面が露出するまで、前記導電層、シード層、及びバリア層を除去し、表面を平坦化する工程とを有する半導体装置の製造方法が提供される。
【００１７】
バリア層とシード層との界面に不純物を析出させるため、バリア層へのシード層の密着性を高めることができる。導電層内にも同一の不純物が拡散し、導電層の結晶粒界に析出すると考えられる。このため、導電層のエレクトロマイグレーション耐性を高めることができる。
【００１８】
【発明の実施の形態】
図１及び図２を参照して、本発明の実施例によるＣｕ配線の形成方法について説明する。
【００１９】
図１（Ａ）に示すように、半導体基板の表面上に形成された層間絶縁膜１の上層部の一部に、下層配線２が形成されている。層間絶縁膜１および下層配線２の表面上に、厚さ３０ｎｍのＳｉＮ膜３を、ＣＶＤにより堆積する。ＳｉＮ膜３の上に、ＳｉＯ2 からなる厚さ５００ｎｍの層間絶縁膜４をＣＶＤにより堆積する。ＳｉＮ膜３は、下層配線２を構成する金属原子が層間絶縁膜４内へ拡散することを防止する。
【００２０】
図１（Ｂ）に示すように、層間絶縁膜４及びＳｉＮ膜３に、下層配線２の表面の一部を露出させるビアホール５を形成する。ビアホール５の内面及び層間絶縁膜４の表面上に、ＴｉＮからなる厚さ３０ｎｍのバリア層６を堆積する。ＴｉＮ層６の堆積は、例えば、Ｔｉターゲットを用いた反応性コリメーションスパッタリングにより、Ａｒガス流量１０ｓｃｃｍ、Ｎ2 ガス流量６０ｓｃｃｍ、圧力４ｍＴｏｒｒ、プラズマ発生用の高周波電力８ｋＷ、基板温度３００℃の条件で行う。なお、コリメータのアスペクト比は、例えば１：１とする。
【００２１】
バリア層６の上に、不純物としてＳｎを０．５重量％含むＣｕからなる厚さ５０ｎｍのシード層７を堆積する。シード層７の堆積は、例えば、不純物としてＳｎを０．５重量％含むＣｕターゲットを用いたコリメーションスパッタリングにより、Ａｒガス流量５０ｓｃｃｍ、圧力２．５ｍＴｏｒｒ、プラズマ発生用の高周波電力１０ｋＷ、基板温度室温の条件で行う。なお、コリメータのアスペクト比は、例えば１：１とする。
【００２２】
シード層７の上に、シード層７を電極として用い、電解めっき法により、不純物を含まないＣｕからなる導電層８を堆積する。導電層８は、ビアホール５内を埋め尽くす程度の厚さとする。圧力１００ＴｏｒｒのＡｒとＨ2 との混合雰囲気中で温度４００℃で１５分間の熱処理を行う。
【００２３】
図１（Ｃ）に示すように、層間絶縁膜４の上面が露出するまで化学機械研磨（ＣＭＰ）を行い、不要なバリア層６、シード層７及び導電層８を除去する。ビアホール５内にのみ、導電性プラグ８ａが残る。
【００２４】
図２（Ａ）に示すように、層間絶縁膜４及び導電性プラグ８ａの表面を覆うように、ＳｉＯ2 からなる厚さ５００ｎｍの層間絶縁膜１０を堆積する。層間絶縁膜１０に、その全厚さ部分を貫通する溝１１を形成する。溝１１の底面の一部に導電性プラグ８ａの表面が露出する。
【００２５】
図２（Ｂ）に示すように、溝１１内を、ＴｉＮからなるバリア層１２、不純物としてＳｎを含むＣｕからなるシード層１３、Ｃｕからなる導電層１４で埋め尽くす。この埋め込みは、図１（Ｂ）で説明したバリア層６、シード層７、導電層８の堆積、及び図１（Ｃ）で説明したＣＭＰと同様の方法で行う。このようにして、バリア層１２、シード層１３及び導電層１４の３層からなる配線１５が形成される。圧力１００ＴｏｒｒのＡｒとＨ2 との混合雰囲気中で温度４００℃で１５分間の熱処理を行う。
【００２６】
図３（Ａ）及び図３（Ｂ）は、それぞれ熱処理前及び熱処理後の、バリア層１２から導電層１４までの３層構造の断面を模式的に表した図である。
【００２７】
図３（Ａ）に示すように、シード層１３及び導電層１４が、複数の結晶粒により形成されている。熱処理前においては、室温で成膜したシード層１３の各結晶粒内及び粒界に、不純物１３ａがほぼ均一に分散している。
【００２８】
図３（Ｂ）に示すように、熱処理を行うと、シード層１３と導電層１４とが再結晶化し、両者の明確な界面が消滅する。同時に、シード層１３に含まれていた不純物１３ａが、シード層１３とバリア層１２との界面、及びシード層１３と導電層１４内の結晶粒界に析出する。
【００２９】
バリア層１２とシード層１３との界面に不純物１３ａが析出するため、シード層１３とバリア層１２との密着性を高めることができる。
【００３０】
シード層１３と導電層１４の結晶粒界に不純物１３ａが析出すると、エレクトロマイグレーションによるＣｕ原子の移動を妨げる。このため、エレクトロマイグレーション耐性を高めることができる。例えば、純銅の配線寿命の活性化エネルギが０．７５ｅＶであるのに対し、Ｓｎを０．５重量％添加することにより配線寿命の活性化エネルギが１．１ｅＶまで増加することが報告されている（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．４２８，ｐ４３，１９９６）。なお、不純物としてＺｒを用いることにより、配線寿命の活性化エネルギが１．４ｅＶまで高くなるとの報告もある。
【００３１】
一般に、Ｃｕのエレクトロマイグレーションは、Ａｌの場合と異なり、粒界拡散よりもバリア層との界面拡散が支配的であると考えられている。上記実施例の方法によると、図３（Ｂ）に示すようにシード層１３とバリア層１２との界面に優先的に不純物１３ａを析出させることができる。このため、シード層１３と導電層１４の電気抵抗の上昇を抑制し、かつエレクトロマイグレーション耐性を高めることができる。
【００３２】
上記実施例では、図２（Ｂ）に示す工程において、ＣＭＰを行った後に熱処理を行う場合を説明したが、ＣＭＰを行う前に熱処理を行ってもよい。熱処理により、シード層１３とバリア層１２との密着性が高まるため、ＣＭＰ時の配線の剥がれが抑制される。
【００３３】
次に、図４を参照して他の実施例について説明する。上記実施例では、ビアホールの埋め込みと配線溝の埋め込みとを、別々に行ったが、他の実施例では、ビアホールと配線溝とを同時に埋め込む。
【００３４】
図４（Ａ）に示すように、層間絶縁膜２０の上層部の一部に配線２１が形成されている。配線２１及び層間絶縁膜２０の表面を覆うようにＳｉＯ2 からなる層間絶縁膜２２を堆積する。層間絶縁膜２２の堆積は、図１（Ａ）に示す層間絶縁膜４の堆積と同様の方法で行う。
【００３５】
図４（Ｂ）に示すように、層間絶縁膜２２に、配線２１の表面の一部を露出させるビアホール２３を形成する。
【００３６】
図４（Ｃ）に示すように、層間絶縁膜２２に、ビアホール２３と部分的に重なる配線用の溝２５を形成する。溝２５は、層間絶縁膜２２の厚さよりも浅い。溝２５の底面の一部にビアホール２３が開口する。ビアホール２３及び溝２５の形成は、例えばエッチングガスとしてＣＦ4 を用いたドライエッチングにより行う。
【００３７】
図４（Ｄ）に示すように、ビアホール２３及び溝２５の内面及び層間絶縁膜２２の表面上に、ＴｉＮからなるバルア層３０、Ｓｎを０．５重量％含むＣｕからなるシード層３１を順番に堆積する。この堆積は、図１（Ｂ）のバリア層６及びシード層７の堆積と同様の方法で行う。シード層３１の上に、不純物を含まないＣｕからなる導電層３２を堆積する。この堆積は、図１（Ｂ）の導電層８の堆積と同様の方法で行う。導電層３２の堆積後、図１（Ｂ）の場合と同様に、圧力１００ＴｏｒｒのＡｒとＨ2 との混合雰囲気中で温度４００℃で１５分間の熱処理を行う。
【００３８】
図４（Ｅ）に示すように、バリア層３０から導電層３２までの積層構造のうち不要な部分をＣＭＰにより除去し、表面を平坦化する。ビアホール２３及び溝２５内にのみ、バリア層３０ａ、シード層３１ａ、及び導電層３２ａが残る。このようにして、バリア層３０ａ、シード層３１ａ、及び導電層３２ａからなる配線３５が形成される。
【００３９】
図４に示す他の実施例においても、バリア層３０ａとシード層３１ａとの界面に不純物を析出させ、シード層３１ａ及び導電層３２ａの密着性及びエレクトロマイグレーション耐性を高めることができる。
【００４０】
上記実施例では、図１（Ｂ）及び図４（Ｄ）において、バリア層６及び３０をコリメーションスパッタリングにより堆積したが、その他の方法で堆積してもよい。例えば、イオン化スパッタリング、低圧スパッタリング、遠距離スパッタリング等の指向性のあるスパッタリングにより堆積してもよい。また、バリア層としてＴｉＮを用いた場合を説明したが、Ｃｕの拡散を防止することができるその他の材料、例えばＴａ、ＴａＮ、Ｗ、ＷＮ、ＴｉＳｉＮ等を用いてもよい。
【００４１】
上記実施例では、図１（Ｂ）及び図４（Ｄ）において、シード層７及び３１をコリメーションスパッタリングにより堆積したが、その他の方法で堆積してもよい。上述の指向性のあるスパッタリングにより堆積してもよいし、有機金属化学気相堆積（ＭＯＣＶＤ）により堆積してもよい。ＭＯＣＶＤによる堆積は、例えば、Ｃｕ原料としてＣｕ（ｈｆａｃ）（ｔｍｖｓ）（銅−ヘキサフルオロアセチルアセトネート−トリメチルビニルシラン）、Ｓｎの原料としてテトラメチル錫、キャリアガスとしてＨ2 を用い、基板温度１７０℃、圧力１Ｔｏｒｒ、原料供給量０．３ｇ／ｍｉｎ、キャリアガス流量５００ｓｃｃｍの条件で行うことができる。
【００４２】
また、上記実施例では、図３（Ａ）のシード層１３に不純物１３ａとしてＳｎを添加した場合を説明したが、Ｓｎ以外の析出硬化型不純物、例えばＣｒ、Ｍｇ、Ｚｒ、Ｐｄ、Ａｌ、Ｔｉ、Ａｇを添加してもよい。
【００４３】
また、上記実施例では、図３（Ａ）に示すように不純物をシード層の中に含ませた場合を説明したが、シード層と不純物からなる薄層とを積層してもよい。この２層を積層する順番は任意である。
【００４４】
また、上記実施例では、図１（Ｂ）及び図４（Ｄ）において、Ｃｕの導電層８及び３２を電解めっきにより堆積する場合を説明したが、無電解めっきにより堆積してもよい。
【００４５】
また、上記実施例では、図１（Ｂ）、図２（Ｂ）、図４（Ｄ）における熱処理を、ＡｒとＨ2 との混合雰囲気中で行ったが、これはＣｕの酸化を防止するためである。従って、この熱処理を真空中で行ってもよい。このとき、圧力を１×１０-3Ｔｏｒｒ以下とすることが好ましい。また、熱処理の温度は、Ｃｕの再結晶化を促進するために、３００℃以上とすることが好ましい。
【００４６】
図５は、上記実施例によるＣｕ配線の形成方法を適用した半導体装置の断面図を示す。シリコン基板５０の表面にフィールド酸化膜５２が形成され、活性領域が画定されている。活性領域内に、ＭＯＳＦＥＴ５１が形成されている。この基板の表面上に、５層の配線層６１Ａ〜６１Ｅが形成されている。各配線層は、それぞれ層間絶縁膜６０Ａ〜６０Ｅにより相互に絶縁されている。層間絶縁膜６０Ａ〜６０Ｅの各々とそれに対応する配線層６１Ａ〜６１Ｅは、上記実施例または他の実施例による方法で形成される。
【００４７】
各配線層６１Ａ〜６１Ｅは、めっき法により堆積されるため、高いスループットを確保することができる。また、Ａｌ配線に比べて低抵抗化することができるため、信号伝搬速度を速くし、処理速度の高速化を図ることができる。さらに、高いエレクトロマイグレーション耐性を得ることができるため、信頼性を向上させることが可能になる。
【００４８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、Ｃｕ配線とバリア層との界面に不純物を析出させることにより、Ｃｕ配線の密着性、エレクトロマイグレーション耐性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるＣｕ配線の形成方法を説明するための配線層の断面図（その１）である。
【図２】本発明の実施例によるＣｕ配線の形成方法を説明するための配線層の断面図（その２）である。
【図３】熱処理前及び熱処理後の、バリア層、シード層、及び導電層の３層構造の断面を模式的に示す図である。
【図４】本発明の他の実施例によるＣｕ配線の形成方法を説明するための配線層の断面図である。
【図５】本発明の実施例または他の実施例を適用した半導体装置の断面図である。
【符号の説明】
１、４、１０、２０、２２、６０Ａ〜６０Ｅ  層間絶縁膜
２、２１  下層配線
３  ＳｉＮ膜
５、２３  ビアホール
６、１２、３０  バリア層
７、１３、３１  シード層
８、１４、３２  導電層
８ａ  導電性プラグ
１１、２５  溝
１３ａ  析出硬化型不純物
１５、３５  配線
５０  シリコン基板
５１  ＭＯＳＦＥＴ
５２  フィールド酸化膜
６１Ａ〜６１Ｅ  配線層
【図１】
0003955386.tif 000002
【図２】
0003955386.tif 000003
【図３】
0003955386.tif 000004
【図４】
0003955386.tif 000005
【図５】
0003955386.tif 000006