(57)【特許請求の範囲】
【請求項１】
第１，第２の電流源と、
一方のベースにパルス信号が、他方のベースに所定のスレッショルド電圧がそれぞれ印加され、前記スレッショルド電圧に対する前記パルス信号の論理状態に応じて前記第１，第２の電流源を選択的に動作状態とする第１，第２のトランジスタと、
前記パルス信号の遷移タイミングに同期して前記スレッショルド電圧を一時的に変化させる制御を行う制御回路と
を備えたことを特徴とするスイッチング回路。
【請求項２】
前記制御回路は、前記パルス信号を微分する微分回路と、前記スレッショルド電圧が印加される前記第１のトランジスタのベースと第１又は第２の電源の間に接続され、前記パルス信号の遷移タイミングでの前記微分回路の微分出力に応答してオン状態となる第３のトランジスタとを有する
ことを特徴とする請求項１記載のスイッチング回路。
【請求項３】
前記制御回路は、前記第３のトランジスタのベースと第１又は第２の電源の間に接続され、かつベースが前記第３のトランジスタのエミッタに接続された第４のトランジスタを有する
ことを特徴とする請求項２記載のスイッチング回路。
【請求項４】
第１，第２の電流源と、一方のベースにサンプルホールドパルスが、他方のベースに所定のスレッショルド電圧がそれぞれ印加され、前記スレッショルド電圧に対する前記サンプルホールドパルスの論理状態に応じて前記第１，第２の電流源を選択的に動作状態とする第１，第２のトランジスタと、前記サンプルホールドパルスの遷移タイミングに同期して前記スレッショルド電圧を一時的に変化させる制御を行う制御回路とを有する電流源スイッチ部と、
ホールドコンデンサを有し、前記第１の電流源が動作状態となるサンプル期間では入力信号に応じて前記ホールドコンデンサを充電し、前記第２の電流源が動作状態となるホールド期間では前記ホールドコンデンサの充電電荷を保持し、このホールドコンデンサの電位を出力信号として導出する信号転送部と
を備えたことを特徴とするサンプルホールド回路。
【請求項５】
前記制御回路は、前記サンプルホールドパルスを微分する微分回路と、前記スレッショルド電圧が印加される前記第１のトランジスタのベースと第１又は第２の電源の間に接続され、前記サンプルホールドパルスの遷移タイミングでの前記微分回路の微分出力に応答してオン状態となる第３のトランジスタとを有する
ことを特徴とする請求項４記載のサンプルホールド回路。
【請求項６】
前記制御回路は、前記第３のトランジスタのベースと第１又は第２の電源の間に接続され、かつベースが前記第３のトランジスタのエミッタに接続された第４のトランジスタを有する
ことを特徴とする請求項５記載のサンプルホールド回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング回路およびこれを用いたサンプルホールド回路に関し、特に高速スイッチングを必要とするスイッチング回路および固体撮像素子の出力信号の波形整形に用いて好適なサンプルホールド回路に関する。
【０００２】
【従来の技術】
サンプルホールド回路は、一例として、ＣＣＤ(Charge Coupled Device) 型撮像素子（以下、ＣＣＤ撮像素子と称す）などの固体撮像素子の出力信号を処理する信号処理系において、オートゲインコントロール回路（以下、ＡＧＣ回路と記す）などの周辺回路と共にＩＣ化され、固体撮像素子の出力信号の波形整形に用いられる。
【０００３】
従来のサンプルホールド回路の構成の一例を図４に示す。この従来例に係るサンプルホールド回路は、大きく分けて、電流源スイッチ部５０と信号転送部６０とから構成されている。
【０００４】
電流源スイッチ部５０は、エミッタが共通に接続されたＰＮＰトランジスタＱ５１，Ｑ５２と、これらトランジスタＱ５１，Ｑ５２の各コレクタとグランドの間に接続された電流源Ｉ５１，Ｉ５２と、トランジスタＱ５１，Ｑ５２のエミッタ共通接続点と電源ＶＣＣの間に接続された電流源Ｉ５３と、電源ＶＣＣとトランジスタＱ５２のベースの間に接続された抵抗Ｒ５１と、トランジスタＱ５２のベースとグランドの間に接続された抵抗Ｒ５２とから構成されている。
【０００５】
この電流源スイッチ部５０では、外部より入力されるサンプルホールドパルス（以下、Ｓ／Ｈパルスと記す）がトランジスタＱ５１のベースに印加され、また抵抗Ｒ５１，Ｒ５２による分圧、即ち｛Ｒ５２／（Ｒ５１＋Ｒ５２）｝×ＶＣＣによって決まるスレッショルド電圧ＶｔｈがトランジスタＱ５２のベースに印加される。そして、スレッショルド電圧Ｖｔｈに対して、Ｓ／Ｈパルスが高レベル（以下、“Ｈ”レベルと記す）であるか低レベル（以下、“Ｌ”レベルと記す）であるかにより、電流源Ｉ５１，Ｉ５２のスイッチングを行う。
【０００６】
すなわち、Ｓ／Ｈパルスの“Ｌ”レベルのときがサンプル期間であり、このサンプル期間ではトランジスタＱ５１がオン状態となることによって電流源Ｉ５１が動作状態となり、Ｉsample1 なるサンプル電流が電流源Ｉ５１に流れる。また、Ｓ／Ｈパルスの“Ｈ”レベルのときがホールド期間であり、このホールド期間ではトランジスタＱ５２がオン状態となることによって電流源Ｉ５２が動作状態となり、Ｉhold1 なるホールド電流が電流源Ｉ５２に流れる。
【０００７】
一方、信号転送部６０は、エミッタが共通に接続されたＮＰＮトランジスタＱ６１，Ｑ６２と、これらトランジスタＱ６１，Ｑ６２の各コレクタに各々のコレクタが接続され、かつベースが共通に接続されたＰＮＰトランジスタＱ６３，Ｑ６４と、これらトランジスタＱ６３，Ｑ６４の各エミッタと電源ＶＣＣの間に接続された抵抗Ｒ６１，Ｒ６２と、トランジスタＱ６１，Ｑ６２のエミッタ共通接続点とグランドの間に接続された電流源Ｉ６１と、トランジスタＱ６４のエミッタとグランドの間に接続された電流源Ｉ６２と、トランジスタＱ６２のベースとグランドの間に接続されたホールドコンデンサＣ６１と、トランジスタＱ６２とベースが共通に接続され、コレクタが電源ＶＣＣに接続されたＮＰＮトランジスタＱ６５と、このトランジスタＱ６５のエミッタとグランドの間に接続された電流源Ｉ６３とから構成されている。
【０００８】
上記構成の信号転送部６０において、ＮＰＮトランジスタＱ６２およびＰＮＰトランジスタＱ６３は共に、ベースとコレクタが共通に接続されたダイオード接続となっている。また、トランジスタＱ６３，Ｑ６４はカレントミラー回路を構成し、電流源Ｉ６１は電流源スイッチ部５０の電流源Ｉ５１と、電流源Ｉ６２は電流源スイッチ部５０の電流源Ｉ５２とそれぞれカレントミラー回路を構成している。そして、入力信号ＶｉｎをトランジスタＱ６１のベース入力とし、トランジスタＱ６５のエミッタから出力信号Ｖｏｕｔを導出するようになっている。
【０００９】
この信号転送部６０では、サンプル期間に、電流源スイッチ部５０の電流源Ｉ５１にサンプル電流Ｉsample1 が流れることにより、これと同じ電流値のサンプル電流Ｉsample2 が電流源Ｉ６１に流れるため、入力信号Ｖｉｎの転送が行われる。このとき、入力信号Ｖｉｎに応じた電流がホールドコンデンサＣ６１に充電電流として流れる。これにより、ホールドコンデンサＣ６１は、保持すべき電位（Ｖｉｎ）まで充電され、これがトランジスタＱ６５を介して出力信号Ｖｏｕｔとして導出される。
【００１０】
また、ホールド期間には、電流源スイッチ部５０の電流源Ｉ５２にホールド電流Ｉhold1 が流れることにより、これと同じ電流値のホールド電流Ｉhold2 が抵抗Ｒ６２を経由して電流源Ｉ６２に流れ、電流源Ｉ６１には電流が流れないために、入力信号Ｖｉｎの転送は行われない。このとき、ホールドコンデンサＣ６１に蓄えられた電位により出力信号Ｖｏｕｔが保持される。
【００１１】
ところで、ＣＣＤ撮像素子の出力信号の波形整形に用いられるサンプルホールド回路には高速性能が要求される。そのため、この種のサンプルホールド回路では、上述したように、バッファ型アンプ構成の信号転送部６０を、電流源スイッチ部５０の電流源Ｉ５１，Ｉ５２のスイッチングによって制御する構成を採っている。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記構成の従来のサンプルホールド回路では、スレッショルド電圧Ｖｔｈに対してＳ／Ｈパルスの“Ｈ”レベル／“Ｌ”レベルの切り換えのみ（シングル動作）でスイッチングを行う構成となっていることから、“Ｌ”レベル（サンプル）→“Ｈ”レベル（ホールド）の切り換え時に、回路特性上、サンプル側の電流源Ｉ５１がオフする時間に対して、ホールド側の電流源Ｉ５２がオンする時間にディレイがあるため、これが原因となって信号転送部６０の出力信号Ｖｏｕｔの波形に段差が生じるなどの問題があった。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、高速スイッチング時の電流源の切り換えの際のディレイを抑えたスイッチング回路およびこれを用いたサンプルホールド回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明によるスイッチング回路は、
第１，第２の電流源と、
一方のベースにパルス信号が、他方のベースに所定のスレッショルド電圧がそれぞれ印加され、スレッショルド電圧に対するパルス信号の論理状態に応じて第１，第２の電流源を選択的に動作状態とする第１，第２のトランジスタと、
上記パルス信号の遷移タイミングに同期して上記スレッショルド電圧を一時的に変化させる制御を行う制御回路と
を備えた構成となっている。
【００１５】
上記構成のスイッチング回路において、第１，第２のトランジスタは、スレッショルド電圧に対するパルス信号の論理状態に応じて第１，第２の電流源をスイッチングさせる。このとき、制御回路は、パルス信号の立ち上がり（または、立ち下がり）の遷移タイミングでスレッショルド電圧を一時的に下げる（又は、上げる）制御を行う。これにより、電流源の切り換え（スイッチング）の際のディレイを抑えることができる。
【００１６】
本発明によるサンプルホールド回路は、
第１，第２の電流源と、一方のベースにＳ／Ｈパルスが、他方のベースに所定のスレッショルド電圧がそれぞれ印加され、このスレッショルド電圧に対するＳ／Ｈパルスの論理状態に応じて第１，第２の電流源を選択的に動作状態とする第１，第２のトランジスタと、Ｓ／Ｈパルスの遷移タイミングに同期して上記スレッショルド電圧を一時的に変化させる制御を行う制御回路とを有する電流源スイッチ部と、
ホールドコンデンサを有し、第１の電流源が動作状態となるサンプル期間では入力信号に応じてホールドコンデンサを充電し、第２の電流源が動作状態となるホールド期間ではホールドコンデンサの充電電荷を保持し、このホールドコンデンサの電位を出力信号として導出する信号転送部と
を備えた構成となっている。
【００１７】
上記構成のサンプルホールド回路において、電流源スイッチ部の第１，第２のトランジスタは、スレッショルド電圧に対するＳ／Ｈパルスの論理状態に応じて第１，第２の電流源をスイッチングさせる。このとき、制御回路は、Ｓ／Ｈパルスの立ち上がり（または、立ち下がり）の遷移タイミングでスレッショルド電圧を一時的に下げる（又は、上げる）制御を行う。これにより、電流源スイッチ部における電流源の切り換えの際のディレイを抑えることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１９】
図１は、本発明の一実施形態に係るサンプルホールド回路の構成を示す回路図である。本実施形態に係るサンプルホールド回路は、大きく分けて、電流源スイッチ部１０と信号転送部２０とから構成されている。
【００２０】
電流源スイッチ部１０は、エミッタが共通に接続されたＰＮＰトランジスタＱ１１，Ｑ１２と、これらトランジスタＱ１１，Ｑ１２の各コレクタとグランド（第１の電源）の間に接続された電流源Ｉ１１，Ｉ１２と、トランジスタＱ１１，Ｑ１２のエミッタ共通接続点と電源ＶＣＣ（第２の電源）の間に接続された電流源Ｉ１３と、電源ＶＣＣとトランジスタＱ１２のベースの間に接続された抵抗Ｒ１１と、トランジスタＱ１２のベースとグランドの間に接続された抵抗Ｒ１２とを備えた構成に加え、Ｓ／Ｈパルスの遷移タイミングに同期してトランジスタＱ１２のベース電位を一時的に変化させる制御を行う制御回路３０を有する構成となっている。
【００２１】
この電流源スイッチ部１０では、外部より入力されるＳ／ＨパルスがトランジスタＱ１１のベースに印加され、また抵抗Ｒ１１，Ｒ１２による分圧、即ち｛Ｒ１２／（Ｒ１１＋Ｒ１２）｝×ＶＣＣによって決まるスレッショルド電圧ＶｔｈがトランジスタＱ１２のベースに印加される。そして、スレッショルド電圧Ｖｔｈに対して、Ｓ／Ｈパルスが“Ｈ”レベルであるか“Ｌ”レベルであるかによって、電流源Ｉ１１，Ｉ１２を選択的に動作状態とするスイッチング（切り換え）を行う。
【００２２】
すなわち、Ｓ／Ｈパルスの“Ｌ”レベルのときがサンプル期間であり、このサンプル期間ではトランジスタＱ１１がオン状態となることによって電流源Ｉ１１が動作状態となり、Ｉsample1 なるサンプル電流が電流源Ｉ１１に流れる。また、Ｓ／Ｈパルスの“Ｈ”レベルのときがホールド期間であり、このホールド期間ではトランジスタＱ１２がオン状態となることによって電流源Ｉ１２が動作状態となり、Ｉhold1 なるホールド電流が電流源Ｉ１２に流れる。
【００２３】
制御回路３０は、トランジスタＱ１１のベースとグランドの間に直列に接続されたコンデンサＣ３１および抵抗Ｒ３１からなる微分回路３１と、トランジスタＱ１２のベースとグランドの間に接続されかつベースが微分回路３１の出力端、即ちＣＲ接続点に接続されたＮＰＮトランジスタ（以下、飽和トランジスタと称す）Ｑ３１と、この飽和トランジスタＱ３１のベースとグランドの間に接続されかつベースもグランドに接続されたＮＰＮトランジスタＱ３２とから構成されている。
【００２４】
この制御回路３において、サンプル期間からホールド期間へ移行する際に、Ｓ／Ｈパルスが立ち上がった瞬間は、微分回路３１の微分出力によって飽和トランジスタＱ３１のベース電圧が上がり、グランドレベルよりも１Ｖｆ（Ｖｆはトランジスタのベース‐エミッタ間電圧）だけ上がった時点で飽和トランジスタＱ３１がオン状態となる。この飽和トランジスタＱ３１は、トランジスタＱ１２のベースとグランドの間に接続されていることから、オン状態になることによってトランジスタＱ１２のベース電圧、即ちスレッショルド電圧Ｖｔｈを一時的にグランドレベル近辺まで引き下げる。
【００２５】
これにより、スイッチングが差動動作となり、しかもＳ／Ｈパルスの立ち上がりの瞬間にトランジスタＱ１２のベース電圧が一時的にグランドレベル近辺まで引き下げられることによってトランジスタＱ１２が迅速にオフ状態からオン状態に移行するため、サンプル側の電流源Ｉ１１とホールド側の電流源Ｉ１２の間のスイッチングの際のディレイが減り、電流源Ｉ１１と電流源Ｉ１２の切り換えスピードが速くなる。
【００２６】
一方、ホールド期間からサンプル期間へ移行する際は、上記の場合とは逆に、Ｓ／Ｈパルスの立ち上がりの瞬間に、微分回路３１の微分出力によって飽和トランジスタＱ３１のベース電圧がグランドレベルに対して負側に振られることになるが、トランジスタＱ３２の作用によりグランドレベル−１Ｖｆに制限される。このとき、飽和トランジスタＱ３１はオフしたままのため、スレッショルド電圧Ｖｔｈは変わらず、スイッチングはシングル動作となる。
【００２７】
このトランジスタＱ３２は、飽和トランジスタＱ３１のエミッタとベース間にかかる電圧が、飽和トランジスタＱ３１のエミッタ‐ベース間逆耐圧を超えないようにするためのリミッタとして設けられている。また、サンプル期間からホールド期間へ移行するときは、飽和トランジスタＱ３１が、トランジスタＱ３２を保護するリミッタの役目を兼ねることになる。
【００２８】
なお、微分回路３１のＣＲの時定数については、入力されるＳ／Ｈパルスの周波数やデューティ等を考慮の上で、飽和トランジスタＱ３１のオンしている期間が最適になるように設定する。
【００２９】
一方、信号転送部２０は、エミッタが共通に接続されたＮＰＮトランジスタＱ２１，Ｑ２２と、これらトランジスタＱ２１，Ｑ２２の各コレクタに各々のコレクタが接続され、かつベースが共通に接続されたＰＮＰトランジスタＱ２３，Ｑ２４と、これらトランジスタＱ２３，Ｑ２４の各エミッタと電源ＶＣＣの間に接続された抵抗Ｒ２１，Ｒ２２と、トランジスタＱ２１，Ｑ２２のエミッタ共通接続点とグランドの間に接続された電流源Ｉ２１と、トランジスタＱ２４のエミッタとグランドの間に接続された電流源Ｉ２２と、トランジスタＱ２２のベースとグランドの間に接続されたホールドコンデンサＣ２１と、トランジスタＱ２２とベースが共通に接続され、コレクタが電源ＶＣＣに接続されたＮＰＮトランジスタＱ２５と、このトランジスタＱ２５のエミッタとグランドの間に接続された電流源Ｉ２３とから構成されている。
【００３０】
上記構成の信号転送部２０において、ＮＰＮトランジスタＱ２２およびＰＮＰトランジスタＱ２３は共に、ベースとコレクタが共通に接続されたダイオード接続となっている。また、トランジスタＱ２３，Ｑ２４はカレントミラー回路を構成し、電流源Ｉ２１は電流源スイッチ部１０の電流源Ｉ１１と、電流源Ｉ２２は電流源スイッチ部１０の電流源Ｉ１２とそれぞれカレントミラー回路を構成している。そして、入力電圧ＶｉｎをトランジスタＱ２１のベース入力とし、トランジスタＱ２５のエミッタから出力電圧Ｖｏｕｔを導出するようになっている。
【００３１】
この信号転送部１０において、Ｓ／Ｈパルスが“Ｌ”レベルとなるサンプル期間では、電流源スイッチ部１０の電流源Ｉ１１にサンプル電流Ｉsample1 が流れることにより、これと同じ電流値のサンプル電流Ｉsample2 が電流源Ｉ２１に流れる。このとき、トランジスタＱ２１のベースに入力電圧Ｖｉｎが印加されることで、トランジスタＱ２１がオン状態となるため、サンプル電流Ｉsample2 がトランジスタＱ２３を流れる。
【００３２】
また、トランジスタＱ２３とカレントミラー回路を構成するトランジスタＱ２４にも同じ値の電流が流れるが、このとき、トランジスタＱ２２のベース電位が低く、当該トランジスタＱ２２がオフ状態にあることから、トランジスタＱ２４に流れる電流はホールドコンデンサＣ２１に充電電流として流れる。この充電電流によってホールドコンデンサＣ２１が充電され、これに伴ってトランジスタＱ２２のベース電位が上昇する。
【００３３】
このとき、トランジスタＱ２１，Ｑ２２が各ベース電位がつりあうように動作するため、ホールドコンデンサＣ２１は保持すべき電圧（Ｖｉｎ）まで充電される。すなわち、電流源Ｉ２１にサンプル電流Ｉsample2 が流れることによって入力電圧Ｖｉｎの転送が行われ、その結果、ホールドコンデンサＣ２１の両端電圧（両端の電位差）が入力電圧Ｖｉｎと等しくなる。このホールドコンデンサＣ２１の両端電圧は、トランジスタＱ２５を介して出力電圧Ｖｏｕｔとして導出される。
【００３４】
次に、Ｓ／Ｈパルスが“Ｈ”レベルとなるホールド期間では、電流源スイッチ部１０の電流源Ｉ１２にホールド電流Ｉhold1 が流れることにより、これと同じ電流値のホールド電流Ｉhold2 が抵抗Ｒ２２を経由して電流源Ｉ２２に流れる。このとき、電流源Ｉ２１には電流が流れず、トランジスタＱ２１，Ｑ２２は共にオフ状態にあるため、入力電圧Ｖｉｎの転送は行われない。この状態において、トランジスタＱ２５の入力インピーダンスが無限大に近く、ベース電流等のリークが十分小さいとすれば、ホールドコンデンサＣ２１でサンプリングされた電圧は一定電圧に保持される。
【００３５】
上述したサンプルおよびホールドの一連の動作が、Ｓ／Ｈパルスの周期で繰り返して実行されることにより、トランジスタＱ２５のエミッタからは、入力電圧Ｖｉｎを波形整形して得られる出力電圧Ｖｏｕｔが導出される。
【００３６】
このように、入力信号の波形整形を目的として用いられるサンプルホールド回路において、高速スイッチングを必要とする電流源スイッチ部１０に、Ｓ／Ｈパルスの立ち上がりタイミングに同期してスレッショルドＶｔｈを一時的に下げる制御を行う制御回路３０を設けたことにより、サンプル側の電流源Ｉ１１とホールド側の電流源Ｉ１２の間のスイッチングの際のディレイが減り、電流源Ｉ１１と電流源Ｉ１２の切り換えスピードが速くなるため、出力電圧Ｖｏｕｔとしてより理想に近い出力波形が得られる。
【００３７】
なお、上記実施形態では、Ｓ／Ｈパルスが立ち上がるタイミングでスイッチングを差動動作としているが、電流源スイッチ部１０の制御回路３０のＮＰＮトランジスタＱ３１，Ｑ３２を、図２に示すように、ＰＮＰトランジスタＱ３３，Ｑ３４に代えて、電源ＶＣＣ側へ接続する構成の制御回路３０′を用いることで、Ｓ／Ｈパルスが立ち下がるタイミングでの差動動作も可能となる。
【００３８】
すなわち、電流源スイッチ部１０において、トランジスタＱ１１のベースと電源ＶＣＣの間直列に接続されたコンデンサＣ３２および抵抗Ｒ３２からなる微分回路３２と、トランジスタＱ１２のベースと電源ＶＣＣの間に接続されかつベースが微分回路３２の出力端、即ちＣＲ接続点に接続されたＰＮＰトランジスタＱ３３と、このトランジスタＱ３３のベースと電源ＶＣＣの間に接続されかつベースも電源ＶＣＣに接続されたＰＮＰトランジスタＱ３４とによって制御回路３０′を構成するようにする。
【００３９】
電流源スイッチ部１０の構成についても、差動対トランジスタＱ１１，Ｑ１２として、ＰＮＰトランジスタに限らず、ＮＰＮトランジスタを用いることによっても、同様に構成可能である。さらに、信号転送部２０の構成についても、図１の回路構成のものに限定されるものではない。
【００４０】
また、上記実施形態では、本発明によるスイッチング回路を、サンプルホールド回路の電流源スイッチ部１０として用いた場合について説明したが、サンプルホールド回路への適用に限定されるものではなく、高速スイッチングを必要とするスイッチング回路全般に適用可能である。
【００４１】
ところで、上述した本実施形態に係るサンプルホールド回路は、一例として、ＣＣＤ撮像素子に代表される固体撮像素子の出力信号を処理する信号処理系において、ＣＣＤ撮像素子の出力信号の波形整形に用いて好適なものである。なお、ＣＣＤ撮像素子の出力信号の波形整形に用いられるサンプルホールド回路には、高速性能が要求される。
【００４２】
図２に、ＣＣＤ撮像素子の信号処理系の構成の一例を示す。この例では、ＣＣＤ撮像素子４１からのアナログ信号に基づいてＡ／Ｄ変換器４３をドライブするためのヘッドアンプＩＣ４２に、本発明に係るサンプルホールド回路が内蔵される。ヘッドアンプＩＣ４２は、入力端子４４および出力端子４５を有しており、入力端子４４にはＣＣＤ撮像素子４１の出力端が接続され、出力端子４５にはＡ／Ｄ変換器４３の入力端が接続されている。
【００４３】
また、ヘッドアンプＩＣ４２には、入力端子４４を介して入力されるＣＣＤ撮像素子４１からのアナログ信号をサンプルホールドすることによって波形整形するサンプルホールド（Ｓ／Ｈ）回路４６と、このサンプルホールド回路４６の出力信号レベルを自動調整するＡＧＣ回路４７と、このＡＧＣ回路４７の出力信号に基づいて後段のＡ／Ｄ変換器４３をドライブするドライバ４８とが内蔵されている。そして、サンプルホールド回路４６として、図１に示したサンプルホールド回路が用いられる。
【００４４】
このように、ＣＣＤ撮像素子に代表される固体撮像素子の出力信号の波形整形に、本発明に係るサンプルホールド回路を用いることにとより、高速スイッチングにも十分に対応でき、しかも電流源のスイッチングの際のディレイがなく、電流源の切り換えスピードが速いため、固体撮像素子の出力信号をより理想に近い波形の信号に波形整形できる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、スレッショルド電圧に対するパルス信号の論理状態に応じて電流源をスイッチングさせるスイッチング回路またはこれを用いたサンプルホールド回路において、パルス信号の立ち上がり（または、立ち下がり）の遷移タイミングでスレッショルド電圧を一時的に下げる（又は、上げる）制御を行うようにしたことにより、電流源の切り換えの際のディレイを抑えることができる。
【００４６】
これにより、高速性能が要求される例えばＣＣＤ撮像素子の出力信号の波形整形に用いられるサンプルホールド回路においては、電流源の切り換えの際のディレイを抑えることができることにより、この切り換えディレイに起因する不具合を改善できるため、波形整形出力としてより理想に近い出力波形を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るサンプルホールド回路の構成を示す回路図である。
【図２】本発明の一実施形態の変形例を示す回路図である。
【図３】本発明が適用されるＣＣＤ撮像素子の信号処理系の構成の一例を示すブロック図である。
【図４】従来例を示す回路図である。
【符号の説明】
１０，５０…電流源スイッチ部、２０，６０…信号転送部、３０，３０′…制御回路、３１，３２…微分回路、４１…ＣＣＤ撮像素子、４２…ヘッドアンプＩＣ、４６…サンプルホールド（Ｓ／Ｈ）回路
【図１】
0003890751.tif 000002
【図２】
0003890751.tif 000003
【図３】
0003890751.tif 000004
【図４】
0003890751.tif 000005