(57)【特許請求の範囲】
【請求項１】
正電源と出力端子との間に電流経路が接続された第１の出力用トランジスタと、負電源と前記出力端子との間に電流経路が接続された第２の出力用トランジスタとを有し、入力端子を介して外部から入力された信号に含まれる情報成分をパルス幅に反映させて該信号をパルス信号に変調し、該パルス信号に基づき前記第１および第２の出力用トランジスタを相補的に導通させるように構成されたＤ級増幅器において、
前記パルス信号の同相信号および逆相信号からなる第１の相補信号を生成して出力する第１の相補信号生成回路と、
前記パルス信号の同相信号および逆相信号からなる第２の相補信号を生成して出力する第２の相補信号生成回路と、
前記第１の相補信号の同相信号の信号レベルと前記第１の相補信号の逆相信号の信号レベルとの間の大小関係を維持したまま、前記第１の相補信号を、前記第１の出力用トランジスタのソース電圧を基準とした第１の所定の電圧に追従する第３の相補信号にレベル変換する第１の信号変換回路と、
前記第２の相補信号の同相信号の信号レベルと前記第２の相補信号の逆相信号の信号レベルとの間の大小関係を維持したまま、前記第２の相補信号を、前記第２の出力用トランジスタのソース電圧を基準とした第２の所定の電圧に追従する第４の相補信号にレベル変換する第２の信号変換回路と、
前記第１の出力用トランジスタのソース電圧を基準とした内部電源で作動し、前記第３の相補信号を入力して該第３の相補信号に含まれる前記同相信号の信号成分と前記逆相信号の信号成分との大小関係を比較した結果に基づき前記第１の出力用トランジスタを駆動する第１の駆動回路と、
前記第２の出力用トランジスタのソース電圧を基準とした内部電源で作動し、前記第４の相補信号を入力して該第４の相補信号に含まれる前記同相信号の信号成分と前記逆相信号の信号成分との大小関係を比較した結果に基づき前記第２の出力用トランジスタを駆動する第２の駆動回路と、
を備え、
前記第１の相補信号生成回路と前記第１の信号変換回路と前記第１の駆動回路とからなる第１の経路により前記第１の出力用トランジスタを駆動し、前記第２の相補信号生成回路と前記第２の信号変換回路と前記第２の駆動回路とからなる第２の経路により前記第２の出力用トランジスタを駆動することを特徴とするＤ級増幅器。
【請求項２】
前記第１の信号変換回路が、
前記第１の相補信号が現れる前記第１の相補信号生成回路の一対の出力部と前記第３の相補信号が現れる前記第１の駆動回路の一対の入力部との間に接続された一対の第１の抵抗と、
一端側が前記第１の駆動回路の一対の入力部に接続された一対の第２の抵抗と、
前記一対の第２の抵抗の他端側を前記第１の所定の電圧にバイアスする第１のバイアス回路と、を備え、
前記第２の信号変換回路が、
前記第２の相補信号が現れる前記第２の相補信号生成回路の一対の出力部と前記第４の相補信号が現れる前記第２の駆動回路の一対の入力部との間に接続された一対の第３の抵抗と、
一端側が前記第２の駆動回路の一対の入力部に接続された一対の第４の抵抗と、
前記一対の第４の抵抗の他端側を前記第２の所定の電圧にバイアスする第２のバイアス回路と、を備えたことを特徴とする請求項１に記載されたＤ級増幅器。
【請求項３】
正電源と出力端子との間に電流経路が接続された第１の出力用トランジスタと、負電源と前記出力端子との間に電流経路が接続された第２の出力用トランジスタとを有し、入力端子を介して外部から入力された信号に含まれる情報成分をパルス幅に反映させて該信号をパルス信号に変調し、該パルス信号に基づき前記第１および第２の出力用トランジスタを相補的に導通させるように構成されたＤ級増幅器において、
前記パルス信号の同相信号および逆相信号からなる第１の相補信号を生成して出力する相補信号生成回路と、
前記同相信号の信号レベルと前記逆相信号の信号レベルとの間の大小関係を維持したまま、前記第１の相補信号を、前記第１または第２の出力用トランジスタのソース電圧を基準とした所定の電圧に追従する第２の相補信号にレベル変換する信号変換回路と、
前記ソース電圧を基準とした内部電源で作動し、前記第２の相補信号を入力して該第２の相補信号に含まれる前記同相信号の信号成分と前記逆相信号の信号成分との大小関係に基づき前記第１または第２の出力用トランジスタを駆動する駆動回路と、を備え、
前記信号変換回路が、
前記第１の相補信号が現れる前記相補信号生成回路の一対の出力部と前記第２の相補信号が現れる前記駆動回路の一対の入力部との間に接続された一対の第１の抵抗と、
一端側が前記駆動回路の一対の入力部に接続された一対の第２の抵抗と、
前記一対の第２の抵抗の他端側を前記所定の電圧にバイアスするバイアス回路と、
を備えたことを特徴とするＤ級増幅器。
【請求項４】
前記相補信号生成回路の一対の出力部から前記駆動回路の一対の入力部に至る信号経路上に寄生する容量成分のアンバランスを補正するためのコンデンサをさらに備えたことを特徴とする請求項３に記載されたＤ級増幅器。
【請求項５】
前記一対の第１の抵抗を流れる同相電流を打ち消すように、該一対の第１の抵抗に電流を注入する電流注入回路をさらに備えたことを特徴とする請求項３または４の何れか１項に記載されたＤ級増幅器。
【請求項６】
前記電流注入回路が、
前記一対の第１の抵抗を流れる同相電流をモニタする電流モニタ回路と、
前記電流モニタ回路でモニタされた電流を入力し、該電流と等価な電流を前記一対の第１の抵抗に出力するカレントミラー回路と、
からなることを特徴とする請求項５に記載されたＤ級増幅器。
【請求項７】
前記バイアス回路が、
前記第２の抵抗の他端側に接続された反転入力部と、前記所定電圧が印加された非反転入力部と、前記一対の第２の抵抗の一端側が接続された一対の出力部とを有する２出力型のオペアンプから構成されたことを特徴とする請求項３または４の何れか１項に記載されたＤ級増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音楽信号などのアナログ信号をパルス信号に変換して電力増幅するＤ級増幅器（デジタルアンプ）に関し、特に出力用のパワーＭＯＳトランジスタを駆動制御するための回路技術に関する。
【０００２】
【従来の技術】
従来、音楽信号などのアナログ信号を入力信号とし、これをパルス信号に変換して電力増幅するＤ級増幅器が知られており、その出力端子には、ローパスフィルタを介してスピーカの入力端子が接続される。このＤ級増幅器によれば、入力信号の振幅（情報成分）がパルス幅に反映されて電力増幅されたパルス信号が出力される。そして、このパルス信号がローパスフィルタを通過することにより、電力増幅されたアナログ量の音楽信号が抽出され、この音楽信号がスピーカを駆動する。Ｄ級増幅器は、シリコンチップ上に形成することができるため、小型かつ安価に実現することができ、低消費電力が要求される携帯端末やパソコンなどに多用されている。
【０００３】
図１２に、Ｄ級増幅器９００の構成と、その適用例を示す。
同図において、信号源ＳＩＧは、接地電位（０Ｖ）を振幅の中点とするアナログ量の音楽信号ＶＩＮの発生源であり、この音楽信号に含まれる直流成分をカットするための入力コンデンサ（図示省略）を介してＤ級増幅器９００の入力端子ＴＩに接続される。Ｄ級増幅器９００は、いわゆるＰＷＭ増幅器（ＰＷＭ；Pulse Width Modulation）であって、入力段９０１、変調回路９０２、駆動回路９０３、ｎ型のパワーＭＯＳトランジスタ９０４，９０５からなる。
【０００４】
入力段９０１は、音楽信号ＶＩＮの中点を移動させて、電源ＶＤＤ（例えば１０Ｖ）で動作する変調回路９０２の入力特性に適合する波形に音楽信号ＶＩＮを変換するものである。変調回路９０２は、入力段９０１から出力された音楽信号をパルス信号に変換するものであり、音楽信号の情報成分をパルス幅に反映させてＰＷＭ変調を行う。駆動回路９０３は、変調回路９０２により変調されたパルス信号に基づき、出力用のパワーＭＯＳトランジスタ９０４，９０５を相補的に駆動制御するものである。
【０００５】
パワーＭＯＳトランジスタ９０４は、正電源ＶＰＰ＋（例えば＋５０Ｖ）と出力端子ＴＯとの間に電流経路が接続され、ハイレベルを出力するためのものである。また、パワーＭＯＳトランジスタ９０５は、負電源ＶＰＰ−（例えば−５０Ｖ）と出力端子ＴＯとの間に電流経路が接続され、ローレベルを出力するためのものである。出力端子ＴＯは、インダクタＬとコンデンサＣとからなるローパスフィルタを介してスピーカＳＰＫの入力端子に接続される。
【０００６】
このＤ級増幅器９００によれば、信号源ＳＩＧから入力された音楽信号ＶＩＮが、入力段９０１および変調回路９０２を経てパルス信号に変換される。このとき、変調回路９０２は、音楽信号ＶＩＮに応じてキャリア信号をパルス幅変調する。駆動回路９０３は、変調されたパルス信号に基づきパワーＭＯＳトランジスタ９０４，９０５を相補的に導通制御し、出力端子ＴＯに電力増幅されたパルス信号を出力する。この電力増幅されたパルス信号は、インダクタＬおよびコンデンサＣからなるローパスフィルタによりキャリア周波数成分が除去され、電力増幅されたアナログ量の音楽信号となってスピーカＳＰＫに供給される。
【０００７】
【発明が解決しようとする課題】
ところで、上述の変調回路９０２は、単一の電源ＶＤＤ（例えば１０Ｖ）で作動するように構成されたものであるから、その出力信号であるパルス信号のロウレベルは接地電位（０Ｖ）となり、ハイレベルは電源ＶＤＤが供給する電圧（１０Ｖ）となる。従って、そのような信号レベルを有するパルス信号をそのまま用いたのでは、ＭＯＳトランジスタの特性上、正電源ＶＰＰ＋（＋５０Ｖ）にドレインが接続されたパワーＭＯＳトランジスタ９０４を十分にオン状態に制御することはできず、また負電源ＶＰＰ−（−５０Ｖ）にソースが接続されたパワーＭＯＳトランジスタ９０５をオフ状態に制御することができない。そこで、駆動回路９０３には、変調回路９０２で変調されたパルス信号に基づき上述のパワーＭＯＳトランジスタ９０４，９０５を制御するための機能が必要とされる。
【０００８】
以下、駆動回路９０３について説明する。
正電源ＶＰＰ＋から負電源ＶＰＰ−まで変化する信号を出力するパワーＭＯＳトランジスタの導通状態を制御するためには、正電源ＶＰＰ＋および負電源ＶＰＰ−に見合った大振幅のパルス信号を駆動回路９０３からパワーＭＯＳトランジスタ９０４，９０５のゲートに供給するものとすればよいが、高耐圧トランジスタを用いて駆動回路９０３を構成しなければならず、コストの上昇を招く。そのため、パワーＭＯＳトランジスタ９０４とパワーＭＯＳトランジスタ９０５とをそれぞれ駆動する回路の電源系を分離（アイソレート）することにより、各回路に印加される実効的な電源電圧を緩和する手法を用いて駆動回路９０３が構成されている。
【０００９】
図１２に示す例では、パワーＭＯＳトランジスタ９０４，９０５の双方がｎ型であるため、駆動回路９０３は、パワーＭＯＳトランジスタ９０４のソース電圧、即ち出力端子ＴＯに現れる出力信号の電圧を基準とした電源系と、パワーＭＯＳトランジスタ９０５のソース電圧、即ち負電源ＶＰＰ−が供給する電圧を基準とした電源系とに分離される。そして、パワーＭＯＳトランジスタ９０４を駆動する回路の電源系は、出力端子ＴＯに現れる出力信号の電圧変化に追従して変動する。ところが、このように駆動回路９０３の電源系を出力端子ＴＯに現れる出力信号に追従させると、前段側の変調回路９０２が出力するパルス信号の信号レベルに対し駆動回路９０３の入力閾値が変動することになり、変調回路９０２から駆動回路９０３に信号を正しく伝送できなくなるという不都合を生じる。
【００１０】
このような不都合を解消するための第１の従来技術として、ブートストラップ回路技術を用いることにより、変調回路９０２が出力するパルス信号を駆動回路９０３側に適合した信号レベルに昇圧するものがある。
また、第２の従来技術として、絶縁トランスを用いることにより、変調回路９０２が出力するパルス信号を駆動回路９０３側に適合した信号レベルに電圧変換するものがある。
さらに、第３の従来技術として、フォトカプラを用いることにより、変調回路９０２の出力信号を光信号に変換して駆動回路９０３側に伝送するものがある。
【００１１】
しかしながら、上述の第１の従来技術によれば、変調回路から出力される信号のレベルを変換するためにブートストラップ回路を用いているので、信号の周波数が高くなると動作が不安定になるという問題がある。
また、上述の第２、第３の従来技術によれば、絶縁トランスやフォトカプラなどの電子部品が比較的高価なためにコストが上昇する。しかも、これら電子部品を実装するためのスペースを確保しなければならず、装置が大型化する。
また、図１２に示す従来構成では、変調回路９０２が１０Ｖ系の電源ＶＤＤで動作するものとしたが、仮に、入力段９０１、変調回路９０２、駆動回路９０３の全てのブロックが高電圧系の正電源ＶＰＰ＋，負電源ＶＰＰ−で動作するものとすれば、上述のように信号レベルを変換する必要はなく、回路構成を簡略化することができる。しかしながら、この場合、全ブロックに対して高耐圧プロセスの製造技術を使用することになるため、仮に各ブロックを別々にＩＣ化する場合であっても、個々のＩＣの製造コストが上昇することになる。
【００１２】
この発明は、上記事情に鑑みてなされたもので、特殊な回路技術や電子部品を用いることなく出力用のパワーＭＯＳトランジスタを駆動制御することができ、しかも高耐圧プロセスの使用を必要最小限に抑えることができるＤ級増幅器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載された発明に係るＤ級増幅器は、正電源と出力端子との間に電流経路が接続された第１の出力用トランジスタと、負電源と前記出力端子との間に電流経路が接続された第２の出力用トランジスタとを有し、入力端子を介して外部から入力された信号に含まれる情報成分をパルス幅に反映させて該信号をパルス信号に変調し、該パルス信号に基づき前記第１および第２の出力用トランジスタを相補的に導通させるように構成されたＤ級増幅器において、前記パルス信号の同相信号および逆相信号からなる第１の相補信号を生成して出力する第１の相補信号生成回路と、前記パルス信号の同相信号および逆相信号からなる第２の相補信号を生成して出力する第２の相補信号生成回路と、前記第１の相補信号の同相信号の信号レベルと前記第１の相補信号の逆相信号の信号レベルとの間の大小関係を維持したまま、前記第１の相補信号を、前記第１の出力用トランジスタのソース電圧を基準とした第１の所定の電圧に追従する第３の相補信号にレベル変換する第１の信号変換回路と、前記第２の相補信号の同相信号の信号レベルと前記第２の相補信号の逆相信号の信号レベルとの間の大小関係を維持したまま、前記第２の相補信号を、前記第２の出力用トランジスタのソース電圧を基準とした第２の所定の電圧に追従する第４の相補信号にレベル変換する第２の信号変換回路と、前記第１の出力用トランジスタのソース電圧を基準とした内部電源で作動し、前記第３の相補信号を入力して該第３の相補信号に含まれる前記同相信号の信号成分と前記逆相信号の信号成分との大小関係を比較した結果に基づき前記第１の出力用トランジスタを駆動する第１の駆動回路と、前記第２の出力用トランジスタのソース電圧を基準とした内部電源で作動し、前記第４の相補信号を入力して該第４の相補信号に含まれる前記同相信号の信号成分と前記逆相信号の信号成分との大小関係を比較した結果に基づき前記第２の出力用トランジスタを駆動する第２の駆動回路と、を備え、前記第１の相補信号生成回路と前記第１の信号変換回路と前記第１の駆動回路とからなる第１の経路により前記第１の出力用トランジスタを駆動し、前記第２の相補信号生成回路と前記第２の信号変換回路と前記第２の駆動回路とからなる第２の経路により前記第２の出力用トランジスタを駆動することを特徴とする。
請求項２に記載された発明に係るＤ級増幅器は、請求項１に記載されたＤ級増幅器において、前記第１の信号変換回路が、前記第１の相補信号が現れる前記第１の相補信号生成回路の一対の出力部と前記第３の相補信号が現れる前記第１の駆動回路の一対の入力部との間に接続された一対の第１の抵抗と、一端側が前記第１の駆動回路の一対の入力部に接続された一対の第２の抵抗と、前記一対の第２の抵抗の他端側を前記第１の所定の電圧にバイアスする第１のバイアス回路と、を備え、前記第２の信号変換回路が、前記第２の相補信号が現れる前記第２の相補信号生成回路の一対の出力部と前記第４の相補信号が現れる前記第２の駆動回路の一対の入力部との間に接続された一対の第３の抵抗と、一端側が前記第２の駆動回路の一対の入力部に接続された一対の第４の抵抗と、前記一対の第４の抵抗の他端側を前記第２の所定の電圧にバイアスする第２のバイアス回路と、を備えたことを特徴とする。
【００１４】
この構成によれば、変調回路から出力されるパルス信号の信号レベルに応じて、第１の相補信号をなす同相信号と逆相信号の各信号レベルが決定される。例えば、パルス信号がハイレベルであれば、同相信号がハイレベルとなり逆相信号がローレベルとなる。逆に、パルス信号がローレベルであれば、同相信号がローレベルとなり逆相信号がハイレベルとなる。即ち、変調回路から出力されるパルス信号の信号レベルは、第１の相補信号をなす同相信号および逆相信号の各信号レベルの組み合わせに変換され、これら同相信号と逆相信号との大小関係として表現し直される。そして、この大小関係が維持されたまま、同相信号および逆相信号の各信号成分が第２の相補信号として現れる。駆動回路は、第２の相補信号をなす同相信号と逆相信号との差分に基づき第１または第２の出力用トランジスタを制御する。
【００１５】
ここで、第２の相補信号が、第１または第２の出力用トランジスタのソース電圧を基準とした所定電圧に追従して変化しても、この第２の相補信号に含まれる同相信号および逆相信号の各成分の大小関係は維持されるので、この大小関係から、変調回路が出力したパルス信号の信号レベルが把握される。従って、この発明によれば、特殊な製造プロセスや電子部品を用いることなく、電源系が分離された駆動回路にパルス信号を伝送し、出力用トランジスタを駆動制御することが可能になる。
【００１６】
請求項３に記載された発明に係るＤ級増幅器は、正電源と出力端子との間に電流経路が接続された第１の出力用トランジスタと、負電源と前記出力端子との間に電流経路が接続された第２の出力用トランジスタとを有し、入力端子を介して外部から入力された信号に含まれる情報成分をパルス幅に反映させて該信号をパルス信号に変調し、該パルス信号に基づき前記第１および第２の出力用トランジスタを相補的に導通させるように構成されたＤ級増幅器において、前記パルス信号の同相信号および逆相信号からなる第１の相補信号を生成して出力する相補信号生成回路と、前記同相信号の信号レベルと前記逆相信号の信号レベルとの間の大小関係を維持したまま、前記第１の相補信号を、前記第１または第２の出力用トランジスタのソース電圧を基準とした所定の電圧に追従する第２の相補信号にレベル変換する信号変換回路と、前記ソース電圧を基準とした内部電源で作動し、前記第２の相補信号を入力して該第２の相補信号に含まれる前記同相信号の信号成分と前記逆相信号の信号成分との大小関係に基づき前記第１または第２の出力用トランジスタを駆動する駆動回路と、を備え、前記信号変換回路が、前記第１の相補信号が現れる前記相補信号生成回路の一対の出力部と前記第２の相補信号が現れる前記駆動回路の一対の入力部との間に接続された一対の第１の抵抗と、一端側が前記駆動回路の一対の入力部に接続された一対の第２の抵抗と、前記一対の第２の抵抗の他端側を前記所定の電圧にバイアスするバイアス回路と、を備えたことを特徴とする。
請求項４に記載された発明は、請求項３に記載されたＤ級増幅器において、前記相補信号生成回路の一対の出力部から前記駆動回路の一対の入力部に至る信号経路上に寄生する容量成分のアンバランスを補正するためのコンデンサをさらに備えたことを特徴とする。
【００１７】
請求項５に記載された発明は、請求項３または４の何れか１項に記載されたＤ級増幅器において、前記一対の第１の抵抗を流れる同相電流を打ち消すように、該一対の第１の抵抗に電流を注入する電流注入回路をさらに備えたことを特徴とする。
請求項６に記載された発明は、請求項５に記載されたＤ級増幅器において、前記電流注入回路が、前記一対の第１の抵抗を流れる同相電流をモニタする電流モニタ回路と、前記電流モニタ回路でモニタされた電流を入力し、該電流と等価な電流を前記一対の第１の抵抗に出力するカレントミラー回路と、からなることを特徴とする。
請求項７に記載された発明は、請求項３または４の何れか１項に記載されたＤ級増幅器において、前記バイアス回路が、前記第２の抵抗の他端側に接続された反転入力部と、前記所定電圧が印加された非反転入力部と、前記一対の第２の抵抗の一端側が接続された一対の出力部とを有する２出力型のオペアンプから構成されたことを特徴とする。
【００１８】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
（実施の形態１）
図１に、この実施の形態１に係るＤ級増幅器ＤＡＭＰの構成および適用例を示す。同図において、信号源ＳＩＧは、接地電位（０Ｖ）を振幅の中点とした振幅を有する音楽信号（アナログ量）の発生源である。入力コンデンサＣＩＮは、直流成分をカットするためのものであり、信号源ＳＩＧから供給された信号は入力コンデンサＣＩＮを介して音楽信号ＶＩＮとしてＤ級増幅器ＤＡＭＰの入力端子ＴＩに与えられる。
Ｄ級増幅器ＤＡＭＰは、いわゆるＰＷＭ増幅器であって、入力段１００と、変調回路２００と、駆動制御回路３００と、ｎ型のパワーＭＯＳトランジスタ４０１，４０２とから構成される。
【００１９】
ここで、入力段１００は、前述の従来技術に係る入力段９０１に相当するものであり、入力抵抗Ｒ１と帰還抵抗Ｒ２（＝Ｒ１）と反転帰還型のオペアンプＯＰとから構成される。入力抵抗Ｒ１の一端はオペアンプＯＰの反転入力部（−）に接続され、その他端は入力端子ＴＩに接続される。帰還抵抗Ｒ２は、オペアンプＯＰの反転入力部と出力部との間に接続される。オペアンプＯＰの非反転入力部には、基準電圧ＶＲＥＦが印加される。基準電圧ＶＲＥＦは、図示しない電圧発生部で発生されたもので、例えば標準の電源ＶＤＤが供給する電圧を抵抗分割して発生され、電源ＶＤＤの２分の１に設定される。
【００２０】
このように構成された入力段１００は、増幅率「１」の反転増幅器として機能し、基準信号ＶＲＥＦを中点として音楽信号ＶＩＮの位相を反転させた信号を出力する。これにより、信号原ＳＩＧから入力した音楽信号ＶＩＮを、後段側の変調回路２００に適合する信号に変換する。
なお、この実施の形態では、電源ＶＤＤの電圧を「＋１０Ｖ」とし、この技術分野において標準的な電源電圧とする。
【００２１】
変調回路２００は、前述の従来技術に係る変調回路９０２と同様に構成され、前段の入力段１００から出力された音楽信号をパルス信号に変換するものであり、この音楽信号の情報成分をパルス幅に反映させてＰＷＭ変調を行う。以下の説明では、ＰＷＭ変調されて変調回路２００から出力されたパルス信号を「ＰＷＭ信号」と称す。
【００２２】
駆動制御回路３００は、この発明に係るものであって、変調回路２００から出力されたＰＷＭ信号に基づき、出力用のパワーＭＯＳトランジスタ４０１とパワーＭＯＳトランジスタ４０２とを相補的に駆動制御するものである。この駆動制御回路３００は、前述の従来技術に係る駆動回路９０３に対応するものであるが、構成上の特徴としては、変調回路２００から出力されたＰＷＭ信号から相補信号（同相信号および逆相信号）を生成し、この相補信号をなす同相信号と逆相信号とに基づき一対のパワーＭＯＳトランジスタ４０１，４０２を相補的に駆動制御するように構成されている。この駆動制御回路３００の詳細については後述する。
【００２３】
パワーＭＯＳトランジスタ４０１は、出力端子ＴＯにハイレベルを出力するためのものであって、ドレインおよびソースが正電源ＶＰＰ＋および出力端子ＴＯにそれぞれ接続される。一方のパワーＭＯＳトランジスタ４０２は、出力端子ＴＯにローレベルを出力するためのものであって、ドレインおよびソースが出力端子ＴＯおよび負電源ＶＰＰ−にそれぞれ接続される。この実施の形態１では、正電源ＶＰＰ＋の電圧を「＋５０Ｖ」とし、負電源ＶＰＰ−の電圧を「−５０Ｖ」とする。
【００２４】
出力端子ＴＯは、インダクタＬおよびコンデンサＣからなるローパスフィルタを介してスピーカＳＰＫの一方の入力端子に接続され、このスピーカＳＰＫの他方の入力端子は接地される。インダクタＬおよびコンデンサＣからなるローパスフィルタの定数は、出力端子ＴＯを介してＤ級増幅器ＤＡＭＰから出力されるパルス信号からキャリア周波数成分を除去し、かつ音楽信号成分を通過させるように設定される。
上述のように、このＤ級増幅器ＤＡＭＰは、標準の電源ＶＤＤ、正電源ＶＰＰ＋、負電源ＶＰＰ−の３電源で動作する。
【００２５】
次に、駆動制御回路３００の構成を詳細に説明する。
図２に、駆動制御回路３００の構成を示す。同図において、図１に示す構成要素と共通する要素には同一符号を付す。
図２に示す駆動制御回路３００は、一方のパワーＭＯＳトランジスタ４０１を駆動するための回路系（以下、ハイサイドドライバと称す。）として、相補信号生成回路３０１Ｈ、信号変換回路３０２Ｈ、および駆動回路３０３Ｈを備え、他方のパワーＭＯＳトランジスタ４０２を駆動するための回路系（以下、ローサイドドライバと称す。）として、相補信号生成回路３０１Ｌ、信号変換回路３０２Ｌ、および駆動回路３０３Ｌを備えて構成される。パワーＭＯＳトランジスタ４０１のソースとパワーＭＯＳトランジスタ４０２のドレインとの接続点に現れる信号は、このＤ級増幅器ＤＡＭＰの出力信号ＯＵＴとされ、上述の出力端子ＴＯを介して外部に出力される。
【００２６】
先ず、ハイサイドドライバの構成を詳細に説明する。
相補信号生成回路３０１Ｈは、上述の変調回路２００から出力されたＰＷＭ信号の同相信号Ｈ１および逆相信号Ｈ２を生成するものであり、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)構成のバッファＢ１１，Ｂ１２および反転入力型のバッファ（インバータ）Ｂ１３から構成される。ここで、バッファＢ１１の入力部には、変調回路２００から出力されたＰＷＭ信号が与えられ、その出力部はバッファＢ１２，Ｂ１３の入力部に共通に接続される。これらバッファＢ１１，Ｂ１２，Ｂ１３は電源ＶＤＤが供給されて作動し、バッファＢ１２，Ｂ１３からＰＷＭ信号の同相信号Ｈ１と逆相信号Ｈ２とがそれぞれ出力される。これら同相信号Ｈ１および逆相信号Ｈ２は、相補信号（Ｈ１，Ｈ２）として信号変換回路３０２Ｈに出力される。
【００２７】
信号変換回路３０２Ｈは、同相信号Ｈ１および逆相信号Ｈ２を、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳ（即ち出力信号ＯＵＴの信号レベル）を基準とした所定電圧ＶＲ１に追従する同相信号Ｈ３および逆相信号Ｈ４にレベル変換するものであり、一対の抵抗Ｒ１１，Ｒ１２（一対の第１の抵抗）、一対の抵抗Ｒ１３，Ｒ１４（一対の第２の抵抗）、およびバイアス回路Ｐ１１から構成される。同相信号Ｈ３および逆相信号Ｈ４は、後段側の駆動回路３０３ＨをなすコンパレータＣＭ１の一対の入力部（非反転入力部および反転入力部）に与えられる。
【００２８】
ここで、同相信号Ｈ１および逆相信号Ｈ２が現れるバッファＢ１２，Ｂ１３の一対の出力部と、同相信号Ｈ３および逆相信号Ｈ４が現れるコンパレータＣＭ１の一対の入力部との間には、一対の抵抗Ｒ１１，Ｒ１２が接続される。即ち、抵抗Ｒ１１の一端はバッファＢ１２の出力部に接続され、その他端はコンパレータＣＭ１の非反転入力部に接続される。また、抵抗Ｒ１２の一端はバッファＢ１３の出力部に接続され、その他端はコンパレータＣＭ１の反転入力部に接続される。これら抵抗Ｒ１１，Ｒ１２は、相補信号生成回路３０１Ｈから駆動回路３０３Ｈに同相信号Ｈ１および逆相信号Ｈ２を伝送するための線路を形成する。
【００２９】
また、コンパレータＣＭ１の一対の入力部には、一対の抵抗Ｒ１３，Ｒ１４の一端がそれぞれ接続され、この抵抗Ｒ１３，Ｒ１４の他端はバイアス回路Ｐ１１によりパワーＭＯＳトランジスタ４０１のソース電圧ＶＳを基準とした所定電圧ＶＲ１にバイアスされている。この実施の形態では、所定電圧ＶＲ１は、ソース電圧ＶＳに電源ＶＤＤの２分の１を加えた値（＝ＶＳ＋ＶＤＤ／２）に設定するものとする。いま、電源ＶＤＤは１０Ｖであるから、その半分の５Ｖをソース電圧ＶＳに加算した電圧が所定電圧ＶＲ１となる。
【００３０】
図３に、バイアス回路Ｐ１１の構成例を示す。同図に示すように、バイアス回路Ｐ１１は、正電源ＶＰＰ＋と上述のソース電圧ＶＳが現れるノード（即ちパワーＭＯＳトランジスタ４０１のソース）との間に抵抗ＰＲおよびショットキー・ダイオードＰＤを直列接続し、ショットキー・ダイオードＰＤと並列に安定化コンデンサＰＣを接続して構成され、抵抗ＰＲとショットキー・ダイオードＰＤとの接続点に現れる電圧を所定電圧ＶＲ１とする。この実施の形態１では、ショットキー・ダイオードＰＤの降伏電圧は電源ＶＤＤ（１０Ｖ）の２分の１に相当する５Ｖに設定されており、これにより、上述の所定電圧ＶＲ１としてソース電圧ＶＳに電源ＶＤＤの２分の１を加えた値（＝ＶＳ＋ＶＤＤ／２）を発生するものとなっている。
【００３１】
ここで、説明を図２に戻し、駆動回路３０３Ｈの構成を説明する。駆動回路３０３Ｈは、パワーＭＯＳトランジスタ４０１を駆動制御するものであり、コンパレータＣＭ１、バッファＢ１４、および内部電源Ｐ１２から構成される。ここで、コンパレータＣＭ１の非反転入力部は抵抗Ｒ１１を介してバッファＢ１２の出力部に接続され、その反転入力部は抵抗Ｒ１２を介してバッファＢ１３の出力部に接続される。またコンパレータＣＭ１の出力部はバッファＢ１４の入力部に接続され、このバッファＢ１４の出力部は上述のパワーＭＯＳトランジスタ４０１のゲートに接続される。
【００３２】
内部電源Ｐ１２は、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳを基準として、電源ＶＤＤの電圧に相当する電圧ＶＤ１を発生するものであり、基本的には上述の図３に示すバイアス回路と同様に構成される。ただしこの場合のショットキー・ダイオードＰＤの降伏電圧は電源ＶＤＤの電圧に相当する１０Ｖに設定される。この内部電源Ｐ１２は、ソース電圧ＶＳを基準として電源ＶＤＤに相当する電圧ＶＤ１を発生し、上述のコンパレータＣＭ１とバッファＢ１４に電源電圧として供給する。従って、駆動回路３０３Ｈの電源系は、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳに追従して変化すると共に、コンパレータＣＭ１およびバッファＢ１４に関する限り電源ＶＤＤと等価な電源として振る舞う。以上により、パワーＭＯＳトランジスタ４０１を駆動するためのハイサイドドライバの構成を説明した。
【００３３】
続いて、パワーＭＯＳトランジスタ４０２を駆動するためのローサイドドライバの構成を説明する。ローサイドドライバを構成する相補信号生成回路３０１Ｌ、信号変換回路３０２Ｌ、駆動回路３０３Ｌは、上述のハイサイドドライバを構成する相補信号生成回路３０１Ｈ、信号変換回路３０２Ｈ、駆動回路３０３Ｈとそれぞれ同様に構成される。即ち、相補信号生成回路３０１Ｌは、変調回路２００から出力されたＰＷＭ信号の逆相信号Ｌ１および同相信号Ｌ２を生成するもので、バッファＢ２１，Ｂ２２，Ｂ２３から構成され、これらバッファは上述の相補信号生成回路３０１Ｈを構成するバッファＢ１１，Ｂ１２，Ｂ１３にそれぞれ対応する。ただし、バッファＢ１２，Ｂ１３がそれぞれ正論理入力型および負論理入力型であるのに対し、バッファＢ２２，Ｂ２３はそれぞれ負論理入力型および正論理入力型となっている。
【００３４】
また、信号変換回路３０２Ｌは、抵抗Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４、およびバイアス回路Ｐ２１から構成され、これらは上述の信号変換回路３０２Ｈを構成する抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４、およびバイアス回路Ｐ１１にそれぞれ対応する。ただし、バイアス回路Ｐ２１は、負電源ＶＰＰ−を基準として、電源ＶＤＤの２分の１に相当する電圧ＶＲ２を発生する。
さらに、駆動回路３０３Ｌは、コンパレータＣＭ２、バッファＢ２４、および内部電源Ｐ２２から構成され、これらは上述の駆動回路３０３Ｈを構成するコンパレータＣＭ１、バッファＢ１４、内部電源Ｐ１２にそれぞれ対応する。ただし、内部電源Ｐ２２は、パワーＭＯＳトランジスタ４０２のソース電圧（即ち負電源ＶＰＰ−）を基準として電源ＶＤＤに相当する電圧ＶＤ２を発生し、コンパレータＣＭ２およびバッファＢ２４に電源電圧として供給する。
【００３５】
以下、この実施の形態の動作について、図４に示す波形図を参照しながら、図２に示す駆動制御回路３００に着目して説明する。
なお、図４では、変調回路２００から出力されたＰＷＭ信号は、同相信号Ｈ１と位相が同一であるから、同相信号Ｈ１の波形を流用して表現している。
先ず、ハイサイドドライバの動作を説明する。信号生成回路３０１Ｈは、前述の変調回路２００から出力されたＰＷＭ信号に応答して、このＰＷＭ信号と同じ位相を有する同相信号Ｈ１と、逆の位相を有する逆相信号Ｈ２を生成する。具体的には、ＰＷＭ信号がローレベルであれば、同相信号Ｈ１としてローレベルを出力し、逆相信号Ｈ２としてハイレベルを出力する。逆に、ＰＷＭ信号がハイレベルであれば、同相信号Ｈ１としてハイレベルを出力し、逆相信号Ｈ２としてローレベルを出力する。即ち、相補信号生成回路３０１Ｈは、ＰＷＭ信号の信号レベルを同相信号Ｈ１と逆相信号Ｈ２との信号レベルの組み合わせに変換し、これら信号レベルの大小関係として表現し直す。
【００３６】
図４に示す波形図では、初期状態において、変調回路２００から出力されたＰＷＭ信号はハイレベルにあり、これを入力する相補信号生成回路３０１Ｈは、同相信号Ｈ１としてハイレベルを出力し、逆相信号Ｈ２としてローレベルを出力する。従って、初期状態において同相信号Ｈ１と逆相信号Ｈ２との間には、電源ＶＤＤに相当するレベル差が存在し、同相信号Ｈ１が逆相信号Ｈ２よりも電源ＶＤＤに相当する電圧分だけ高くなっている。
【００３７】
相補信号生成回路３０１Ｈから出力された同相信号Ｈ１と逆相信号Ｈ２は、信号変換回路３０２Ｈを構成する抵抗Ｒ１１，Ｒ１２を介して同相信号Ｈ３および逆相信号Ｈ４として駆動回路３０３Ｈ側に供給される。このとき、この駆動回路３０３Ｈを構成するコンパレータＣＭ１の入力部は、抵抗Ｒ１３，Ｒ１４を介してバイアス回路Ｐ１１に接続されているので、同相信号Ｈ３の信号レベルは、バイアス回路Ｐ１１が発生する電圧ＶＲ１と同相信号Ｈ１との間の電位差を抵抗Ｒ１１，Ｒ１３により分圧して得られる電圧を示し、逆相信号Ｈ４の信号レベルは、電圧ＶＲ１と逆相信号Ｈ２との間の電位差を抵抗Ｒ１２，Ｒ１４により分圧して得られる電圧を示す。従って、同相信号Ｈ３および逆相信号Ｈ４は、大小関係を維持したまま電圧ＶＲ１に追従して変化するものとなる。
【００３８】
駆動回路３０３ＨのコンパレータＣＭ１は、同相信号Ｈ３と逆相信号Ｈ４との大小関係に応じた信号レベルを出力する。初期状態では、同相信号Ｈ３が逆相信号Ｈ４よりも信号レベルが大きいので、コンパレータＣＭ１はハイレベルを出力し、これを入力するバッファＢ１４は、パワーＭＯＳトランジスタ４０１のソースを基準として電源ＶＤＤに相当する信号レベルを有する信号Ｈ５をそのゲートに出力する。これにより、パワーＭＯＳトランジスタ４０１はオン状態となる。後述するように、パワーＭＯＳトランジスタ４０１，４０２は相補的に導通するように制御されるから、パワーＭＯＳトランジスタ４０１がオン状態になると、パワーＭＯＳトランジスタ４０２がオフ状態となり、出力信号ＯＵＴの信号レベル（即ちソース電圧ＶＳ）が正電源ＶＰＰ＋の電源電圧にまで上昇する。
【００３９】
このとき、駆動回路３０３Ｈは、内部電源Ｐ１２から、ソース電圧ＶＳを基準とした電圧ＶＤ１を供給されるので、この駆動回路３０３Ｈの電源系がパワーＭＯＳトランジスタ４０１のソース電圧ＶＳに追従して上昇する。このため、コンパレータＣＭ１の入力閾値もソース電圧ＶＳと共に上昇するが、バイアス回路Ｐ１１が発生する電圧ＶＲ１もソース電圧ＶＳに追従して上昇するので、同相信号Ｈ３と逆相信号Ｈ４の各信号レベルは駆動回路３０３ＨをなすコンパレータＣＭ１の入力特性に適合した状態を維持し、パワーＭＯＳトランジスタ４０１はオン状態に維持される。この状態では、信号Ｈ５の信号レベルは正電源ＶＰＰ＋より電圧ＶＤ１（＝ＶＤＤ）分だけ高い状態となる。
【００４０】
即ち、内部電源Ｐ１２は、図３に示す内部電源Ｐ１１と同様に構成されているので、出力信号ＯＵＴの信号レベルが正電源ＶＰＰ＋にまで上昇すると、安定化コンデンサＰＣに相当するコンデンサを介して電圧ＶＤ１が昇圧され、これを受けて信号Ｈ５の信号レベルが正電源ＶＰＰ＋より電圧ＶＤ１（＝ＶＤＤ）分だけ高くなる。この状態では、図３に示す抵抗ＰＲに相当する抵抗の存在により電圧ＶＤ１は正電源ＶＰＰ＋の電圧に低下しようとするが、この種の増幅器では出力信号ＯＵＴの周波数が高いので、安定化コンデンサＰＣに相当するコンデンサにより、電圧ＶＤ１が昇圧された状態に維持され、信号Ｈ５の信号レベルが正電源ＶＰＰ＋よりも高い状態に維持される。
【００４１】
一方のローサイドドライバでは、初期状態においてハイレベルにあるＰＷＭ信号を入力する相補信号生成回路３０１Ｌは、逆相信号Ｌ１としてローレベルを出力し、同相信号Ｌ２としてハイレベルを出力する。従って、初期状態では逆相信号Ｌ１と同相信号Ｌ２との間には、その大小関係に応じて電源ＶＤＤに相当するレベル差が存在し、逆相信号Ｌ１が同相信号Ｌ２よりも電源ＶＤＤに相当する電圧分だけ低くなっている。
【００４２】
相補信号生成回路３０１Ｌから出力された逆相信号Ｌ１と同相信号Ｌ２は、信号変換回路３０２Ｌを構成する抵抗Ｒ２１，Ｒ２２を介して逆相信号Ｌ３および同相信号Ｌ４として駆動回路３０３Ｌ側に供給される。このとき、逆相信号Ｌ３の信号レベルは、バイアス回路Ｐ２１が発生する電圧ＶＲ２と逆相信号Ｌ１との間の電位差を抵抗Ｒ２１，Ｒ２３により分圧して得られた電圧を示し、同相信号Ｌ４の信号レベルは、電圧ＶＲ２と同相信号Ｌ２との間の電位差を抵抗Ｒ２２，Ｒ２４により分圧して得られた電圧を示す。従って、逆相信号Ｌ３および同相信号Ｌ４は、大小関係を維持したまま電圧ＶＲ２に追従して低下する。
【００４３】
駆動回路３０３ＬのコンパレータＣＭ２は、初期状態では逆相信号Ｌ３が同相信号Ｌ４よりも信号レベルが小さいのでローレベルを出力し、これを入力するバッファＢ２４は、パワーＭＯＳトランジスタ４０２のソース電圧（ＶＰＰ−）に等しい信号レベルを有する信号Ｌ５をそのゲートに出力する。このため、パワーＭＯＳトランジス４０２はオフ状態となる。このとき、内部電源Ｐ２２は、負電源ＶＰＰ−を基準とした電圧ＶＤ２を発生しているため、駆動回路３０３Ｌの電源系は低い状態にあり、この駆動回路３０３Ｌの入力閾値が低下した状態にある。しかし、バイアス回路Ｐ２１が発生する電圧ＶＲ２もパワーＭＯＳトランジスタ４０２のソース電圧に追従して低下した状態にあるため、逆相信号Ｌ３と同相信号Ｌ４の各信号レベルは駆動回路３０３ＬをなすコンパレータＣＭ２の入力特性に適合したものとなり、パワーＭＯＳトランジスタ４０２はオフ状態に維持される。従って、初期状態では、パワーＭＯＳトランジスタ４０１がオン状態となり、パワーＭＯＳトランジスタ４０２がオフ状態となって、出力信号ＯＵＴとして正電源ＶＰＰ＋の電圧に相当するハイレベルが出力された状態となっている。
【００４４】
このような初期状態から、図４に示す時刻ｔ１においてＰＷＭ信号がローレベルに遷移すると、これに応答して同相信号Ｈ１がローレベルとなり逆相信号Ｈ２がハイレベルになる。このため、同相信号Ｈ１と逆相信号Ｈ２との大小関係が逆転し、時刻ｔ２において同相信号Ｈ３と逆相信号Ｈ４の大小関係も逆転する。従って、同相信号Ｈ３と逆相信号Ｈ４を入力するコンパレータＣＭ１の出力信号がハイレベル（正電源ＶＰＰ＋より電圧ＶＤ１分だけ高い電圧状態）からローレベル（正電源ＶＰＰ＋に相当する電圧状態）に変化し、これを入力するバッファＢ１４の出力信号Ｈ５もローレベル（正電源ＶＰＰ＋に相当する電圧状態）に変化する。この結果、パワーＭＯＳトランジスタ４０１のゲート電圧がソース電圧ＶＳ（＝正電源ＶＰＰ＋）と等しくなり、このパワーＭＯＳトランジスタ４０１がオフ状態となる。
【００４５】
一方、時刻ｔ１においてＰＷＭ信号がローレベルに遷移すると、これに応答して逆相信Ｌ１がハイレベルとなり、同相信号Ｌ２がローレベルになる。このため、逆相信号Ｌ１と同相信号Ｌ２との大小関係が逆転し、これに応じて逆相信号Ｌ３と同相信号Ｌ４の大小関係も逆転する。したがって、コンパレータＣＭ２の出力信号がローレベル（負電源ＶＰＰ−に相当する電圧状態）からハイレベル（負電源ＶＰＰ−より電圧ＶＤ２分だけ高い電圧状態）に変化し、これを入力するバッファＢ２４の出力信号Ｌ５もハイレベルに変化する。この結果、パワーＭＯＳトランジスタ４０２のゲート電圧がソース電圧に対して電圧ＶＤ２分だけ高くなり、このパワーＭＯＳトランジスタ４０２がオン状態となる。
【００４６】
パワーＭＯＳトランジスタ４０２がオン状態になると、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳは出力信号ＯＵＴに伴って低下し、これを基準として内部電源Ｐ１２が発生する電圧ＶＤ１も低下する。このとき、バイアス回路Ｐ１１が発生する電圧ＶＲ１もパワーＭＯＳトランジスタ４０１のソース電圧ＶＳの変化に伴って低下するので、同相信号Ｈ１と逆相信号Ｈ２の大小関係が維持されたまま、これら信号レベルが駆動回路３０３Ｈの電源系と共に低下する。従って、コンパレータＣＭ１が出力する信号レベルはローレベル（ソース電圧ＶＳ）を維持する。よって、出力信号ＯＵＴがローレベル（負電源ＶＰＰ−）に遷移する過程において、パワーＭＯＳトランジスタ４０１はオフ状態を維持する。
以上により、初期状態から時刻ｔ１においてＰＷＭ信号がローレベルに遷移すると、一方のパワーＭＯＳトランジスタ４０１がオフ状態となり、他方のパワーＭＯＳトランジスタ４０２がオン状態となって、出力信号ＯＵＴが正電源ＶＰＰ＋から負電源ＶＰＰ−に遷移し、ローレベルが出力される。
【００４７】
次に、時刻ｔ３においてＰＷＭ信号がハイレベルに回復すると、これに応答して時刻ｔ４においてハイサイドドライバ側の同相信号Ｈ３がハイレベルとなり逆相信号Ｈ４がローレベルとなる。従って、これら同相信号Ｈ３と逆相信号Ｈ４を入力するコンパレータＣＭ１はハイレベルを出力し、パワーＭＯＳトランジスタ４０１がオン状態となる。一方のローサイドドライバ側では、逆相信号Ｌ３がローレベルになり、同相信号Ｌ４がハイレベルになる。従って、これら逆相信号Ｌ３と同相信号Ｌ４を入力するコンパレータＣＭ２はローレベルを出力し、パワーＭＯＳトランジスタ４０２はオフ状態となる。
【００４８】
ここで、パワーＭＯＳトランジスタ４０１がオン状態になると、そのソース電圧ＶＳが出力信号ＯＵＴに伴って上昇し、これを基準として内部電源Ｐ１２が発生する電圧ＶＤ１も上昇する。しかし、バイアス回路Ｐ１１が発生する電圧ＶＲ１もソース電圧ＶＳに追従して上昇し、同相信号Ｈ１と逆相信号Ｈ２の大小関係が維持されるので、コンパレータＣＭ１が出力する出力信号の信号レベルはハイレベル（ソース電圧ＶＳに対して電圧ＶＤ１分だけ高い電圧状態）を保つ。従って、出力信号ＯＵＴがハイレベルに遷移する過程において、パワーＭＯＳトランジスタ４０１はオン状態を維持する。
よって、時刻ｔ３においてＰＷＭ信号がハイレベルになると、パワーＭＯＳトランジスタ４０１がオン状態となり、パワーＭＯＳトランジスタ４０２がオフ状態となって、出力信号ＯＵＴとして正電源ＶＰＰ＋に相当するハイレベルが出力される。
【００４９】
ここで、ハイサイドドライバ側の同相信号Ｈ３および逆相信号Ｈ４の各信号レベルは以下のように求められる。
（同相信号Ｈ３のハイレベル）
＝[Ｒ１１{(ＶＰＰ＋)＋ＶＲ１}＋Ｒ１３×ＶＤＤ]／(Ｒ１１＋Ｒ１３)
（同相信号Ｈ３のローレベル）
＝[Ｒ１１{(ＶＰＰ＋)＋ＶＲ１}＋Ｒ１３×０]／(Ｒ１１＋Ｒ１３)
（逆相信号Ｈ４のハイレベル）
＝[Ｒ１２{(ＶＰＰ＋)＋ＶＲ１}＋Ｒ１４×ＶＤＤ]／(Ｒ１２＋Ｒ１４)
（逆相信号Ｈ４のローレベル）
＝[Ｒ１２{(ＶＰＰ＋)＋ＶＲ１}＋Ｒ１４×０]／(Ｒ１２＋Ｒ１４)
【００５０】
同様に、ローサイドドライバ側の逆相信号Ｌ３，Ｌ４の各信号レベルは以下のように求められる。
（逆相信号Ｌ３のハイレベル）
＝[Ｒ２１{(ＶＰＰ−)＋ＶＲ２}＋Ｒ２３×ＶＤＤ]／(Ｒ２１＋Ｒ２３)
（逆相信号Ｌ３のローレベル）
＝[Ｒ２１{(ＶＰＰ−)＋ＶＲ２}＋Ｒ２３×０]／(Ｒ２１＋Ｒ２３)
（同相信号Ｌ４のハイレベル）
＝[Ｒ２２{(ＶＰＰ−)＋ＶＲ２}＋Ｒ２４×ＶＤＤ]／(Ｒ２２＋Ｒ２４)
（同相信号Ｌ４のローレベル）
＝[Ｒ２２{(ＶＰＰ−)＋ＶＲ２}＋Ｒ２４×０]／(Ｒ２２＋Ｒ２４)
以上により、この実施の形態１の動作を説明した。
【００５１】
この実施の形態１によれば、特殊な回路技術や電子部品を用いることなく、変調回路２００の出力信号をパワーＭＯＳトランジスタに適合する信号レベルに変換することが可能となる。したがって、入力段１００や変調回路２００を電源ＶＤＤで動作するものとして構成することが可能となり、高耐圧プロセスの使用を必要最小限に抑えることができる。
また、抵抗を用いて信号レベルの変換を行うので、回路構成の複雑化を必要最小限に抑え、コストを有効に抑えることができる。
【００５２】
（実施の形態２）
次に、この発明の実施の形態２を説明する。
上述の実施の形態１では、相補信号生成回路３０１Ｈ，３０１Ｌが生成した同相信号と逆相信号を伝送する信号経路上に寄生する容量を考慮していないが、実際には各種の寄生容量が存在する。この寄生容量が同相信号と逆相信号とについてアンバランスとなっていると、同相信号と逆相信号の振幅が小さくなり、これらの信号レベルの大小関係が逆転するなどの問題を生じることがある。また、この寄生容量が過大になっていると、例えば駆動回路３０３Ｈに入力される同相信号Ｈ３および逆相信号Ｈ４が、この駆動回路のグランドに相当するソース電圧ＶＳよりも低くなり、コンパレータＣＭ１が動作しなくなるなどの問題を生じることがある。
【００５３】
図６（ａ）に、信号経路上に寄生容量のアンバランスが存在しない場合の同相信号Ｈ３および逆相信号Ｈ４の波形例を示す。また、図６（ｂ）に、各信号経路とソース電圧ＶＳが現れるノードとの間の寄生容量のアンバランスが存在する場合の波形例を示す。この波形例は、同相信号Ｈ３の信号経路とソース電圧ＶＳが現れるノードとの間に寄生する容量が、逆相信号Ｈ４の信号経路に比較して大きくなっている場合のものである。さらに、図６（ｃ）に、各信号経路とグランドなどの固定ノードとの間の寄生容量が過大となっている場合の波形例を示す。これらの波形例は、前述の図４において、出力信号ＯＵＴがローレベルからハイレベルに立ち上がる際の波形を拡大したものに対応する。
【００５４】
同相信号Ｈ３および逆相信号Ｈ４の信号経路上に寄生する容量にアンバランスが存在しない場合、図６（ａ）に示すように、同相信号Ｈ３および逆相信号Ｈ４は、時刻ｔ４で信号レベルが確定すると、その大小関係を維持したまま、出力信号ＯＵＴに追従して上昇する。従って、これを入力するコンパレータＣＭ１は誤動作することなく、時刻ｔ４で確定した同相信号Ｈ３と逆相信号Ｈ４の大小関係に応じた信号レベルを維持する。
【００５５】
これに対し、抵抗Ｒ１１，Ｒ１２に並列に接続される寄生容量にアンバランスが存在する場合、図６（ｂ）に示すように、信号Ｈ１，Ｈ２が変化する過程において、寄生容量のアンバランスの影響を受けて同相信号Ｈ３と逆相信号Ｈ４との大小関係が逆転する場合がある。同相信号Ｈ３と逆相信号Ｈ４との大小関係が逆転すると、コンパレータＣＭ１が誤動作し、パワーＭＯＳトランジスタ４０１が一時的にオフ状態となる場合がある。同様に、ローサイドドライバ側の抵抗Ｒ２１，Ｒ２２に寄生する容量にアンバランスが存在する場合もコンパレータＣＭ２の誤動作を招く場合がある。
【００５６】
また、寄生容量が過大となっている場合には、図６（ｃ）に示すように、同相信号Ｈ３，Ｈ４の信号レベルが出力信号ＯＵＴ（即ちソース電圧ＶＳ）の変化に追従できなくなり、出力信号ＯＵＴよりも低くなる場合がある。このため、ソース電圧ＶＳを基準とした電圧ＶＤ１を電源電圧とするコンパレータＣＭ１の入力特性を満足することができなくなり、コンパレータＣＭ１が誤動作する場合がある。そこで、この実施の形態２では、上述の実施の形態１の構成において、信号変換回路の一対の出力ノードから駆動回路の一対の入力ノードに至る信号経路上に寄生する容量成分のアンバランスを補正するためのコンデンサを備える。
【００５７】
図５に、ハイサイドドライバ側に補正用のコンデンサＣ１３，Ｃ１４を設けた例を示す。同図に示すように、同相信号Ｈ３の信号経路に接続されるコンパレータＣＭ１の非反転入力部と、ソース電圧ＶＳが現れるノードとの間に補正用のコンデンサＣ１３を接続する。また、逆相信号Ｈ４の信号経路に接続されるコンパレータＣＭ１の反転入力部と、ソース電圧ＶＳが現れるノードとの間に補正用のコンデンサＣ１４を接続する。コンデンサＣ１３，Ｃ１４の値は、同相信号Ｈ３および逆相信号Ｈ４の各信号経路に接続される容量が略等しくなるように設定される。これにより、出力信号ＯＵＴの変化によって各信号経路に生じる電圧変動量が略等しくなり、同相信号Ｈ３と逆相信号Ｈ４の大小関係が維持される。
【００５８】
また、各信号経路とグランドなどの固定ノードとの間に寄生する容量に対し、コンデンサＣ１３，Ｃ１４の値を十分大きく設定すれば、出力信号ＯＵＴの信号レベルが変化する際に、出力信号ＯＵＴがコンデンサＣ１３，Ｃ１４を介して同相信号Ｈ３および逆相信号Ｈ４を出力信号ＯＵＴよりも高く押し上げる。これにより、同相信号Ｈ３および逆相信号Ｈ４はコンパレータＣＭ１の入力特性を満足し、このコンパレータＣＭ１が動作しなくなる事態が回避される。
また、図５に示す例では、抵抗Ｒ１１，Ｒ１２に対してコンデンサＣ１１，Ｃ１２をそれぞれ並列接続している。これにより、バッファＢ１２，Ｂ１３から出力された同相信号Ｈ１および逆相信号Ｈ２の信号レベルの変化が速やかにコンパレータＣＭ１側に伝達され、抵抗Ｒ１１，Ｒ１２による信号遅延が改善される。
【００５９】
次に、図５に示すコンデンサと抵抗の各設定値の一例を説明する。なお、図５において、説明の便宜上、各コンデンサを表す符合をその容量値とし、各抵抗を表す符合をその抵抗値とする。
寄生容量にアンバランスがない場合、Ｒ１１：Ｒ１３＝Ｃ１３：Ｃ１１とし、Ｒ１２：Ｒ１４＝Ｃ１４：Ｃ１２とすれば、ＤＣ特性（静的動作特性）およびＡＣ特性（動的動作特性）についてインピーダンスが揃い、オーバーシュートのない波形を得ることができる。ただし、Ｃ１４：Ｃ１２＝Ｃ１３：Ｃ１１としている。例えば、Ｒ１１＝Ｒ１２＝１００ｋΩ、Ｒ１３＝Ｒ１４＝５ｋΩとしたとき、Ｃ１１＝Ｃ１２＝１ｐＦ、Ｃ１３＝Ｃ１４＝２０ｐＦとする。この状態では、ハイサイドドライバ側のソース電圧ＶＳ（即ち出力信号ＯＵＴ）が変化すると、相信号Ｈ３および逆相信号Ｈ４がソース電圧ＶＳに追従して変化し、コンパレータＣＭ１の入力特性を満足する。
【００６０】
これに対し、寄生容量にアンバランスが存在する場合、上述のように同相信号と逆相信号との大小関係が逆転し、誤動作の原因となる。そこで、寄生容量のアンバランスを打ち消すように、ハイサイドドライバ側の容量Ｃ１３、Ｃ１４をアンバランスにする。例えば、Ｒ１１＝Ｒ１２＝１００ｋΩ、Ｒ１３＝Ｒ１４＝５ｋΩ、Ｃ１１＝Ｃ１２＝１ｐＦとした場合、Ｃ１３＝１８ｐＦ、Ｃ１４＝１２ｐＦとする。これにより、動作マージンを得ることができ、寄生容量にアンバランスが存在したとしても、このアンバランスに起因した誤動作を防止することができる。図６（ｄ）に、ハイサイドドライバ側の容量Ｃ１３、Ｃ１４にアンバランスを設け、その容量値を補正した場合の波形例を示す。この図に示す例では、出力信号ＯＵＴが遷移する過程において、同相信号Ｈ３と逆相信号Ｈ４との信号レベルの差分が拡大される。従って、同相信号Ｈ３と逆相信号Ｈ４との信号レベルが逆転することがなくなり、これら信号を入力するコンパレータＣＭ１が誤動作することがなくなる。
以上で、実施の形態２を説明した。
【００６１】
（実施の形態３）
以下、この発明の実施の形態３を説明する。
この実施の形態３では、上述の実施の形態１，２において、ハイサイドドライバ側の抵抗Ｒ１１，Ｒ１２、およびローサイドドライバ側の抵抗Ｒ２１，Ｒ２２を流れる同相電流をキャンセルすることにより高速化を図る。
ここで、図７を参照し、抵抗Ｒ１１，Ｒ１２を例として同相電流の発生メカニズムと、同相電流による問題点を説明しておく。図７は、前述の図２において、相補信号生成回路３０１ＨのバッファＢ１２，Ｂ１３から駆動回路３０３ＨのコンパレータＣＭ１に至る信号経路を示すもので、図２に示す要素と同一要素には同一符号を付している。
【００６２】
図７において、ソース電圧ＶＳが出力信号ＯＵＴに追従して上昇すると、これを基準としてバイアス回路Ｐ１１が発生する電圧ＶＲ１も上昇する。このため、バイアス回路Ｐ１１の出力ノードの電圧がバッファＢ１２，Ｂ１３が出力する信号レベルよりも高くなり、バイアス回路Ｐ１１からバッファＢ１２，Ｂ１３に向けて抵抗Ｒ１１，Ｒ１２に同相電流Ｉ１，Ｉ２がそれぞれ流れる。このため、同相信号Ｈ３および逆相信号Ｈ４の信号レベルは、バイアス回路Ｐ１１が発生する電圧ＶＲ１よりも多少低くなる。逆に、ソース電圧ＶＳが出力信号ＯＵＴに追従して低下すると、これを基準としてバイアス回路Ｐ１１が発生する電圧ＶＲ１も低下する。この場合、バッファＢ１２，Ｂ１３からバイアス回路Ｐ１１に向けて抵抗Ｒ１１，Ｒ１２に同相電流Ｉ１，Ｉ２が逆方向に流れる。このため、同相信号Ｈ３および逆相信号Ｈ４の信号レベルは、バイアス回路Ｐ１１が発生する電圧ＶＲ１よりも多少高くなる。
【００６３】
ここで、Ｒ１１／Ｒ１３の比を小さく設定すれば、同相信号Ｈ３と逆相信号Ｈ４との差分を大きくすることができ、高速化できる。しかしながら、上述のように、同相信号Ｈ３および逆相信号Ｈ４の信号レベルは、出力信号ＯＵＴの変化に従って電圧ＶＲ１に対して上下変動するため、同相信号Ｈ３および逆相信号Ｈ４がコンパレータＣＭ１の同相入力範囲を超えないように、Ｒ１１／Ｒ１３、Ｒ１２／Ｒ１４の各比を設定しなければならない。このため、Ｒ１１／Ｒ１３の比を任意に小さくすることができず、従ってコンパレータＣＭ１に入力される同相信号Ｈ３と逆相信号Ｈ４との差分を十分とることができなくなる。従って、これを入力するコンパレータＣＭ１の応答速度に影響を与えることになる。
この実施の形態３では、上述の同相電流Ｉ１，Ｉ２をキャンセルすることにより、抵抗Ｒ１３，Ｒ１４に流れる電流を逆相電流（同相信号と逆相信号との差分に基づく電流成分）のみとし、コンパレータＣＭ１の入力変動を抑える。これにより、Ｒ１１／Ｒ１３の比を小さくすることを可能とし、コンパレータの応答速度を改善する。
【００６４】
以下、この実施の形態３の構成を具体的に説明する。
図８に、この実施の形態３に係るＤ級増幅器の構成上の特徴を示す。同図において、前述の実施の形態１に係る図２に示す構成要素と同一要素には同一符号を付す。図８は、ハイサイドドライバ側の構成を示し、図２に示す構成において、バッファＢＤ１２，ＢＤ１３、抵抗ＲＤ１１，ＲＤ１２、ＮＭＯＳトランジスタＮ１１〜Ｎ１４、ＰＭＯＳトランジスタＰ１１〜Ｐ１４をさらに備え、これらは、上述の同相電流Ｉ１，Ｉ２を打ち消すための電流を抵抗Ｒ１１，Ｒ１２に注入するための電流注入回路を構成する。
【００６５】
ここで、バッファＢＤ１２，ＢＤ１３はアナログバッファであり、上述のバッファＢ１２，Ｂ１３に対応するものであるが、後述するように、ＮＭＯＳトランジスタＮ１４およびＰＭＯＳトランジスタＰ１４の各ソースに電圧ＶＲ１に相当する電圧が現れる程度に抵抗ＲＤ１１，ＲＤ１２を駆動するものであり、これらの入力部には電源ＶＤＤの２分の１の電圧に相当する電圧ＶＲＥＦＣが共通に印加されている。抵抗ＲＤ１１，ＲＤ１２は上述の抵抗Ｒ１１，Ｒ１２と同等の抵抗値を有するものであり、抵抗ＲＤ１１はバッファＢＤ１２の出力ノードとＮＭＯＳトランジスタＮ１４のソースとの間に接続され、抵抗ＲＤ１２はバッファＢＤ１３の出力ノードとＰＭＯＳトランジスタＰ１４のソースとの間に接続される。
【００６６】
ＮＭＯＳトランジスタＮ１４は、抵抗ＲＤ１１に流れる電流を設定するもので、そのソース電圧が上述の電圧ＶＲ１に等しくなるように、そのゲート電圧ＶＲＰ１が設定される。ＰＭＯＳトランジスタＰ１４は、抵抗ＲＤ１２に流れる電流を設定するもので、そのソース電圧が上述の電圧ＶＲ１に等しくなるように、そのゲート電圧ＶＲＮ１が設定される。
また、ＰＭＯＳトランジスタＰ１１のソースには電圧ＶＤ１が供給され、そのドレインはゲートと共にＮＭＯＳトランジスタＮ１４のドレインに接続される。ＰＭＯＳトランジスタＰ１２，Ｐ１３のソースには電圧ＶＤ１が供給され、これらのドレインはコンパレータＣＭ１の反転入力部および非反転入力部にそれぞれ接続される。これらＰＭＯＳトランジスタＰ１１，Ｐ１２，Ｐ１３は、抵抗ＲＤ１１を流れる電流をモニタして抵抗Ｒ１１，Ｒ１２に電流を注入するためのカレントミラーを構成する。なお、図８において、電圧ＶＲ１は、図２における電圧ＶＲ１と同一であって、ソース電圧ＶＳを基準としている電圧であり、電圧ＶＤ１も同様である。従って、ゲート電圧ＶＲＰ１，ＶＲＮ１の電位もソース電圧ＶＳを基準として与えられる。
【００６７】
同様に、ＮＭＯＳトランジスタＮ１１のソースには電圧ＶＳが供給され、そのドレインはゲートと共にＰＭＯＳトランジスタＰ１４のドレインに接続される。ＮＭＯＳトランジスタＮ１２，Ｎ１３のソースには電圧ＶＳが供給され、これらのドレインはコンパレータＣＭ１の反転入力部および非反転入力部にそれぞれ接続される。これらＮＭＯＳトランジスタＮ１１，Ｎ１２，Ｎ１３は、抵抗ＲＤ１２を流れる電流をモニタして抵抗Ｒ１１，Ｒ１２に電流を注入するためのカレントミラーを構成する。
【００６８】
以下、上述の電流注入回路に着目して、この実施の形態３の動作を説明する。上述の構成によれば、抵抗Ｒ１１に相当する抵抗ＲＤ１１とＮＭＯＳトランジスタＮ１４のソースとの接続ノードの電圧ＨＤ３と、抵抗Ｒ１２に相当する抵抗ＲＤ１２とＰＭＯＳトランジスタＰ１４のソースとの接続点に現れる信号ＨＤ４の電圧は、概ね電圧ＶＲ１に等しく、出力信号ＯＵＴは正電源ＶＰＰ＋と負電源ＶＰＰ−との間を往復する。
ここで、出力信号ＯＵＴが正電源ＶＰＰ＋にあるときには、ＰＭＯＳトランジスタＰ１１に流れる電流ＩＰ１１は、以下のように表される。
ＩＰ１１＝{（ＶＰＰ＋）＋ＶＲ１−ＶＲＥＦＣ}／ＲＤ１１
また、出力信号ＯＵＴがＶＰＰ−にあるときには、ＮＭＯＳトランジスタＮ１１に流れる電流ＩＮ１１は、以下のように表される。
ＩＮ１１＝{ＶＲＥＦＣ−（ＶＰＰ−）−ＶＲ１}／ＲＤ１２
【００６９】
これらの電流ＩＰ１１，ＩＮ１１は、抵抗Ｒ１１，Ｒ１２に流れる同相電流Ｉ１，Ｉ２に概ね等しくなり、これら同相電流をモニタした電流となる。このうち、電流ＩＰ１１に相当する電流は、ＰＭＯＳトランジスタＰ１１と共にカレントミラーを構成するＰＭＯＳトランジスタＰ１２，Ｐ１３から抵抗Ｒ１１，Ｒ１２に注入される。また、電流ＩＮ１１に相当する電流は、ＮＭＯＳトランジスタＮ１１と共にカレントミラーを構成するＮＭＯＳトランジスタＮ１２，Ｎ１３から抵抗Ｒ１１，Ｒ１２に注入される。この結果、抵抗Ｒ１１，Ｒ１２に流れる同相電流Ｉ１，Ｉ２が打ち消され、抵抗Ｒ１３，Ｒ１４には、見かけ上、同相電流Ｉ１，Ｉ２が存在しなくなり、逆相電流のみとなる。このため、その逆相電流に基づく電圧降下により、同相信号Ｈ３と逆相信号Ｈ４とが電圧ＶＲ１を中心に現れるようになり、駆動回路３０３ＨのコンパレータＣＭ１の同相入力範囲が小さくなる。
【００７０】
この実施の形態３によれば、抵抗Ｒ１３，Ｒ１４に流れる同相電流が打ち消され、これらの抵抗に流れる電流が小さくなるので、抵抗Ｒ１３，Ｒ１４の値を大きく設定することが可能になる。従って、コンパレータＣＭ１の入力信号の差分（差動電位差）を大きくすることができるため、高速化が可能となり、しかも回路動作を安定化させることができ、信頼性を向上させることが可能になる。
また、同相入力範囲が小さいまま、コンパレータＣＭ１の入力信号の差分を大きくすることができるので、正電源ＶＰＰ＋および負電源ＶＰＰ−をさらに高くすることができ、Ｄ級増幅器の大出力化に対応することが可能になる。
【００７１】
（実施の形態４）
以下、この実施の形態４を説明する。
上述の実施の形態３では、抵抗ＲＤ１１，ＲＤ１２を流れる電流をモニタして電流を注入し、バイアス回路Ｐ１１により抵抗Ｒ１３，Ｒ１４を電圧ＶＲ１にバイアスするものとしたが、この実施の形態４では、オペアンプを用いて電流注入を行うと共に抵抗Ｒ１３，Ｒ１４を電圧ＶＲ１にバイアスする。
図９に、この実施の形態４に係るＤ級増幅器の構成上の特徴を示す。
この実施の形態４では、前述の図２に示す実施の形態１の構成において、一対の出力部Ｏ１，Ｏ２を有する２出力型のオペアンプＯＰ６０をバイアス回路として備える。ここで、その反転入力部は、抵抗Ｒ１３，Ｒ１４の共通接続端に接続され、その非反転入力部には電圧ＶＲ１が印加され、その一対の出力部は、一対の抵抗Ｒ１３，Ｒ１４の他端側にそれぞれ接続されている。
【００７２】
図１０に、オペアンプＯＰ６０の構成を示す。
同図において、定電流源ＳＩ１、ＰＭＯＳトランジスタＰ２０，Ｐ２１、ＮＭＯＳトランジスタＮ２０，Ｎ２１は差動アンプを構成し、その出力部はＮＭＯＳトランジスタＮ２２，Ｎ２３のゲートに接続される。これらＮＭＯＳトランジスタＮ２２，Ｎ２３のドレインには、定電流源ＳＩ２，ＳＩ３を介して電圧ＶＤ１が供給され、これらトランジスタのソースにはソース電圧ＶＳが供給される。これらＮＭＯＳトランジスタＮ２２，Ｎ２３のドレインが一対の出力部とされる。このオペアンプＯＰ６０の構成によれば、ＰＭＯＳトランジスタＰ２０，Ｐ２１のゲートに印加される差動電位差に応じて一対の出力部Ｏ１，Ｏ２に電流が出力される。
【００７３】
ここで、説明を図９に戻し、この実施の形態４の動作を説明する。
図２に示す出力信号ＯＵＴが電源ＶＰＰ＋の電圧に相当する電圧状態にあり、ハイサイドドライバ側の駆動回路３０３Ｈが電源ＶＰＰ＋側にある場合、図９に示す同相信号Ｈ３および逆相信号Ｈ４の電位は同相電流Ｉ１，Ｉ２により低下しようとするが、オペアンプＯＰ６０の反転入力部に印加されている基準電圧は電圧ＶＲ１であるから、ノードＱの電圧が電圧ＶＲ１に等しくなるようにオペアンプＯＰ６０が一対の出力部から同相電流を抵抗Ｒ１１、Ｒ１２に注入し、ノードＱの電圧が電圧ＶＲ１に等しくなったところで、オペアンプＯＰ６０の出力電流は安定する。
【００７４】
出力信号ＯＵＴがＶＰＰ−側にあるときには、同相信号Ｈ３および逆相信号Ｈ４の電圧が同相電流により上昇しようとするが、ノードＱの電圧が電圧ＶＲ１に等しくなるようにオペアンプＯＰ６０が同相電流を抵抗Ｒ１１，Ｒ１２に注入する。これにより、抵抗Ｒ１３，Ｒ１４には、逆相電流のみが流れることになり、同相信号Ｈ３および逆相信号Ｈ４は、逆相電流に基づく電位効果により、電圧ＶＲ１を中心としてコンパレータＣＭ１に差動入力される。同相入力も電圧ＶＲ１を中心として振れる。
この実施の形態４によれば、抵抗Ｒ１３，Ｒ１４を大きくしても、コンパレータＣＭ１の差動電位差を広げることができる。従って、消費電流を抑えながら、動作速度を改善することが可能になる。
また、同相入力範囲が小さいので、正電源ＶＰＰ＋および負電源ＶＰＰ−を高くすることができる。
【００７５】
以上、この発明の一実施形態を説明したが、この発明は、上述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば上述の実施の形態１では、相補信号生成回路３０１Ｈ，３０１Ｌはハイレベルまたはローレベルの２値を出力するものとしたが、アナログ信号を出力するものとしてもよい。
【００７６】
その構成例を図１１に示す。同図において、アンプＢ５２，Ｂ５３は図２に示すバッファＢ１２，Ｂ１３に対応するものであり、ＰＷＭ信号に応じたアナログ信号を出力する。オペアンプＯＰ５１、抵抗５２，Ｒ５３は差動増幅器を構成し、抵抗Ｒ１１，Ｒ１２を介してアンプＢ５２，Ｂ５３から入力したアナログ信号の差分を増幅する。抵抗Ｒ５４，Ｒ５５、オペアンプＯＰ５２は、パワートランジスタ５０１のエミッタ電圧に追従する基準電圧ＶＲＥＦを振幅の中心とする波形に変換するための増幅器を構成する。パワートランジスタ５０１は図示しない出力端子を駆動するためのものである。このように構成することにより、リニアアンプへの適用も可能となる。
【００７７】
【発明の効果】
以上説明したように、この発明によれば、変調されたパルス信号の同相信号および逆相信号からなる第１の相補信号を生成し、前記同相信号の信号レベルと前記逆相信号の信号レベルとの間の大小関係を維持したまま、前記第１の相補信号を所定の電圧に追従する第２の相補信号にレベル変換し、前記第２の相補信号に含まれる前記同相信号の信号成分と前記逆相信号の信号成分との大小関係に基づき出力用トランジスタを駆動するようにしたので、特殊な製造プロセスや電子部品を用いることなく出力用のパワーＭＯＳトランジスタを駆動制御することができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１に係るＤ級増幅器の全体構成を示す図である。
【図２】  この発明の実施の形態１に係る駆動制御回路の構成を示す回路図である。
【図３】  この発明の実施の形態１に係るバイアス回路の構成を示す図である。
【図４】  この発明の実施の形態１に係るＤ級増幅器の動作を説明するための波形図である。
【図５】  この発明の実施の形態２に係るＤ級増幅器の構成上の特徴部を示す図である。
【図６】  この発明の実施の形態２に係るＤ級増幅器の動作を説明するための波形図である。
【図７】  この発明の実施の形態３に係る同相電流の発生メカニズムを説明するための回路図である。
【図８】  この発明の実施の形態３に係るＤ級増幅器の構成上の特徴部を示す図である。
【図９】  この発明の実施の形態４に係るＤ級増幅器の構成上の特徴部を示す図である。
【図１０】  この発明の実施の形態４に係る２出力型オペアンプの構成を示す図である。
【図１１】  この発明の変形例に係るＤ級増幅器の構成上の特徴部を示す図である。
【図１２】  従来技術に係るＤ級増幅器の構成を説明するための図である。
【符号の説明】
ＳＩＧ：信号源、ＣＩＮ：コンデンサ、ＤＡＭＰ：Ｄ級増幅器、１００：入力段、２００：変調回路、３００：駆動制御回路、３０１Ｈ，３０１Ｌ：信号生成回路、３０２Ｈ，３０２Ｌ：信号変換回路、３０３Ｈ，３０３Ｌ：駆動回路、４０１，４０２：出力用ＭＯＳトランジスタ、Ｌ：インダクタ（コイル）、Ｃ：キャパシタ（コンデンサ）、ＳＰＫ：スピーカ、Ｂ１１，Ｂ１２，Ｂ１３，Ｂ１４，Ｂ２１，Ｂ２２，Ｂ２３，Ｂ２４，ＢＤ１２，ＢＤ１３：バッファ、Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ５２，Ｒ５３，Ｒ５４，Ｒ５５：抵抗、Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４：コンデンサ、Ｐ１１，Ｐ１２：バイアス回路、ＣＭ１，ＣＭ２：コンパレータ、Ｐ１２，Ｐ２２：内部電源、Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４：ＰＭＯＳトランジスタ、Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４：ＮＭＯＳトランジスタ、ＯＰ６０，ＯＰ５２：オペアンプ、Ｂ５２，Ｂ５３：アンプ、５０１：トランジスタ（ｎｐｎ型）。
【図１】
0003941549.tif 000002
【図２】
0003941549.tif 000003
【図３】
0003941549.tif 000004
【図４】
0003941549.tif 000005
【図５】
0003941549.tif 000006
【図６】
0003941549.tif 000007
【図７】
0003941549.tif 000008
【図８】
0003941549.tif 000009
【図９】
0003941549.tif 000010
【図１０】
0003941549.tif 000011
【図１１】
0003941549.tif 000012
【図１２】
0003941549.tif 000013