(57)【特許請求の範囲】
【請求項１】
半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる内部カバーと、
基材がシリコンからなり、その表面に、カンチレバーの一部に角錐状に形成され、上記ＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続される配線層と、この配線層と接続され、外部との電気的接続を行うための電極とを有し、上記内部カバーと接続される配線基板と、
シリコンとは異なる金属あるいは高分子材料からなり、上記内部カバー及び配線基板を覆う外部カバーと、
を備えることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、上記配線基板と上記内部カバーは嵌め合い部を介して互いに接続されることを特徴とする半導体装置。
【請求項３】
半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる第１の内部カバーと、
半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる第２の内部カバーと、
基材がシリコンからなり、その一方の面に、カンチレバーの一部に角錐状に形成され、上記第１の内部カバーに配置されたＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続される配線層と、この配線層と接続され、外部との電気的接続を行うための電極とを有するとともに、その他方の面に、カンチレバーの一部に角錐状に形成され、上記第２の内部カバーに配置されたＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続される配線層と、上記一方の面の配線層と上記他方の面の配線層とを接続する配線層とを有し、上記一方の面が第１の内部カバーと接続され、上記他方の面が第２の内部カバーと接続される配線基板と、
シリコンとは異なる金属あるいは高分子材料からなり、上記第１の内部カバー、第２の内部カバー及び配線基板を覆う外部カバーと、
を備えることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、上記配線基板と、上記第１の内部カバー及び第２の内部カバーとは嵌め合い部を介して接続されることを特徴とする半導体装置。
【請求項５】
半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる第１の内部カバーと、
半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる第２の内部カバーと、
基材がシリコンからなり、その一方の面に、電極と、カンチレバーの一部に角錐状に形成され上記電極と接続された電極端子と、半導体集積回路が形成されたＬＳＩチップとが配置され、その他方の面に、カンチレバーの一部に角錐状に形成され、上記第２の内部カバーに配置されたＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続される配線層と、上記一方の面の電極と上記他方の面の配線層とを接続する配線層とを有し、上記他方の面が第２の内部カバーと接続される配線層付きシリコンカバーと、
基材がシリコンからなり、その一方の面に、カンチレバーの一部に角錐状に形成され、上記第１の内部カバーに配置されたＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続される配線層と、この配線層と接続され、外部との電気的接続を行うための電極とを有するとともに、その他方の面に、カンチレバーの一部に角錐状に形成され、上記配線層付シリコンカバーに配置されたＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続されるとともに、上記配線層付きシリコンカバーの一方の面に形成された電極端子と接続される配線層と、上記一方の面の配線層と上記他方の面の配線層とを接続する配線層とを有し、上記一方の面が第１の内部カバーと接続され、上記他方の面が配線層付シリコンカバーに接続される配線基板と、
シリコンとは異なる金属あるいは高分子材料からなり、上記第１の内部カバー、第２の内部カバー、配線層付シリコンカバー及び配線基板を覆う外部カバーと、
を備えることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、配線基板と第１の内部カバー、配線基板と配線層付シリコンカバー、配線層付シリコンカバーと第２の内部カバーとは、それぞれ嵌め合い部を介して接続されることを特徴とする半導体装置。
【請求項７】
請求項１〜６のうちのいずれか一項記載の半導体装置において、上記第１の内部カバーにはコンデンサあるいは抵抗あるいはトランジスタ等の電気部品も搭載されていることを特徴とする半導体装置。
【請求項８】
請求項１〜７のうちのいずれか一項記載の半導体装置において、上記第１の内部カバーには、少なくともＬＳＩチップを収容する凹部が形成され、この凹部の底部には熱伝導性が高くかつ柔軟性に優れた高さばらつき吸収層が設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路が配線基板上に配置された半導体装置に関する。
【０００２】
【従来の技術】
従来、複数のＬＳＩチップを直接、配線基板上に実装するいわゆるフリップチップ実装と呼ばれる半導体装置、あるいは高度でかつ複雑な機能を有するシステムＬＳＩを低コストで実現するため、マイコンやメモリ等の各機能を有するチップを個別に製造した後、製造した複数のチップを配線基板上に高密度に実装する実装方式として、はんだや金属等からなるバンプ接続方式がとられている。
【０００３】
しかしながら、上記はんだや金属等からなるバンプ接続方式には、ＬＳＩチップと配線基板との間の熱膨張係数差によりバンプ等に熱ひずみが発生し、バンプ等を疲労破壊させるという問題があった。
【０００４】
この防止策として、ＬＳＩチップと配線基板間の間隙部分にガラス等の微小な粒（一般にフィラーと称されるもの）を添加したエポキシ系の熱硬化性の樹脂を充填し、 ＬＳＩチップと配線基板との間の熱変形を拘束することで、金属バンプ等に発生する熱応力を低減し、金属バンプ等の接続信頼性を向上させる方法がある。
【０００５】
また、上記ガラス等の微小な粒を添加したエポキシ系の熱硬化性の樹脂に異方性導電樹脂を使用するという例えば公開特許公報平１０−２７０４９６号記載の方法（一般にアンダーフィル構造と称される実装方法）が知られている。
【０００６】
あるいは、システムＬＳＩを実現する方法として、複数のＬＳＩチップを個別に形成した後、形成した複数のチップを同一平面上に配列し、その後、薄膜配線技術を使用して各チップを電気的に接続する方法がある。
【０００７】
【発明が解決しようとする課題】
ところが、上述した従来の方法では、ＬＳＩチップを配線基板に搭載した後に、樹脂を充填する工程が必要となるため、製造コストが高くなるという問題や、一旦、組み立てた後に、信頼性試験等で不良チップ等の不具合が発見された場合には、不良であるＬＳＩチップを交換するためには、充填した樹脂等を除去しなければならず、多大な労力を要するという問題があった。
【０００８】
また、ＬＳＩチップを高密度に実装した場合には、装置全体の発熱密度も増加するため、装置全体の放熱性を向上させるための放熱機構を設けることも不可欠となっており、装置の小型化の障害となっていた。
【０００９】
さらに、はんだバンプ以外の接続方式を用いる場合には、ＬＳＩチップ搭載時の配線基板上の電極との位置合わせを高精度に行う必要があり、ＬＳＩチップを基板上に搭載する作業の簡素化の障害となっていた。
【００１０】
本発明の目的は、複数のＬＳＩチップを、これらＬＳＩチップと熱膨張係数差のない配線基板上に、接着や接合とは異なる手段で実装することでチップの交換あるいは搭載を容易にするとともに、放熱特性に優れた半導体装置を実現することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のように構成される。
（１）半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる内部カバーと基材がシリコンからなり、その表面に、カンチレバーの一部に角錐状に形成され、上記ＬＳＩチップと電気的に接触する電極端子とこの電極端子と接続される配線層とこの配線層と接続され、外部との電気的接続を行うための電極とを有し、上記内部カバーと接続される配線基板と、シリコンとは異なる金属あるいは高分子材料からなり、上記内部カバー及び配線基板を覆う外部カバーとを備える。
【００１２】
（２）好ましくは、上記（１）において、上記配線基板と上記内部カバーは嵌め合い部を介して互いに接続される。
【００１３】
（３）半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる第１の内部カバーと、半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる第２の内部カバーと、基材がシリコンからなり、その一方の面に、カンチレバーの一部に角錐状に形成され、上記第１の内部カバーに配置されたＬＳＩチップと電気的に接触する電極端子とこの電極端子と接続される配線層と、の配線層と接続され、外部との電気的接続を行うための電極とを有するとともに、その他方の面に、カンチレバーの一部に角錐状に形成され、上記第２の内部カバーに配置されたＬＳＩチップと電気的に接触する電極端子とこの電極端子と接続される配線層と上記一方の面の配線層と上記他方の面の配線層とを接続する配線層とを有し、上記一方の面が第１の内部カバーと接続され、上記他方の面が第２の内部カバーと接続される配線基板と、シリコンとは異なる金属あるいは高分子材料からなり、上記第１の内部カバー、第２の内部カバー及び配線基板を覆う外部カバーとを備える。
【００１４】
（４）好ましくは、上記（３）において、上記配線基板と、上記第１の内部カバー及び第２の内部カバーとは嵌め合い部を介して接続される。
【００１５】
（５）半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる第１の内部カバーと、半導体集積回路が形成されたＬＳＩチップが配置され、基材がシリコンからなる第２の内部カバーと、基材がシリコンからなり、その一方の面に、電極と、カンチレバーの一部に角錐状に形成され上記電極と接続された電極端子と、半導体集積回路が形成されたＬＳＩチップとが配置され、その他方の面に、カンチレバーの一部に角錐状に形成され、上記第２の内部カバーに配置されたＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続される配線層と、上記一方の面の電極と上記他方の面の配線層とを接続する配線層とを有し、上記他方の面が第２の内部カバーと接続される配線層付きシリコンカバーと、基材がシリコンからなり、その一方の面に、カンチレバーの一部に角錐状に形成され、上記第１の内部カバーに配置されたＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続される配線層と、この配線層と接続され、外部との電気的接続を行うための電極とを有するとともに、その他方の面に、カンチレバーの一部に角錐状に形成され、上記配線層付シリコンカバーに配置されたＬＳＩチップと電気的に接触する電極端子と、この電極端子と接続されるとともに、上記配線層付きシリコンカバーの一方の面に形成された電極端子と接続される配線層と、上記一方の面の配線層と上記他方の面の配線層とを接続する配線層とを有し、上記一方の面が第１の内部カバーと接続され、上記他方の面が配線層付シリコンカバーに接続される配線基板と、シリコンとは異なる金属あるいは高分子材料からなり、上記第１の内部カバー、第２の内部カバー、配線層付シリコンカバー及び配線基板を覆う外部カバーとを備える。
【００１６】
（６）好ましくは、上記（５）において、配線基板と第１の内部カバー、配線基板と配線層付シリコンカバー、配線層付シリコンカバーと第２の内部カバーとは、それぞれ嵌め合い部を介して接続される。
【００１７】
（７）また、好ましくは、上記（１）〜（６）において、上記第１の内部カバーにはコンデンサあるいは抵抗あるいはトランジスタ等の電気部品も搭載されている。
【００１８】
（８）また、好ましくは、上記（１）〜（７）において、上記第１の内部カバーには、少なくともＬＳＩチップを収容する凹部が形成され、この凹部の底部には熱伝導性が高くかつ柔軟性に優れた高さばらつき吸収層が設けられている。
【００２３】
ＬＳＩチップを搭載する内部カバーと、基材がシリコンからなり、表面にカンチレバーの一部に角錐状に形成された電極端子と、電極端子間を電気的に接続する配線層と、外部との電気的接続を行う配線層及び電極とを備える。
【００２４】
ＬＳＩチップは接着や接合等の接続バンプを用いず、直接電極端子を介して接触により電気的に実装される。カンチレバー構造を採用するのは、レバーのたわみ変形を可能とすることで、電極端子とチップとの接触部に容易に圧縮力を作用させ、電気的接続を安定化させるためである。
【００２５】
また、この場合の圧縮力はレバーの構造及びたわみ量で規定されるため、接触部に過大な力が作用することも防止できる。この接続方法により、チップの交換等が容易に行える。また、配線基板は基材がシリコンからなるため、ＬＳＩチップとの熱膨張係数差が極めて小さく、従来技術のような補強樹脂は不要となり、コスト削減にも有効である。
【００２６】
さらに、複数のＬＳＩチップが基材がシリコンからなる内部カバーで覆われ、配線基板とシリコン内部カバーとは嵌め合い部を介して接続する。カバーにはあらかじめＬＳＩチップの位置決めを行う凹部を設けておく。これら凹部や配線基板上のカンチレバー等はすべてＬＳＩ製造技術あるいはマイクロマシニング技術で微細加工が容易である。
【００２７】
また、カバーと配線基板とを嵌め合い接続構造とすることで、両者間の位置決めも容易に行うことができる。したがって、カバーにＬＳＩチップを挿入し、配線基板を嵌め合いによりカバーと重ね合わせることで、ＬＳＩチップと配線基板間の位置決め及び実装を容易に行うことができる。
【００２８】
また、カバーをシリコンで形成することで、ＬＳＩチップの発熱が容易に放散され、半導体装置全体の放熱特性も向上する。
【００２９】
内部カバーで覆われた全体構造はさらにシリコンとは異なる外部電極端子を設けた金属あるいは高分子材料からなる外部カバーで覆われた構造とすることで、ハンドリングを容易とするとともに、機械的信頼性も向上できる。
【００３０】
【発明の実施の形態】
本発明の第１の実施形態について、図１〜図５を参照して説明する。
図１は、本発明の第１の実施形態である半導体装置の模式的断面図、図２は本発明の第１の実施形態のシリコン配線基板の表面模式図、図３は本発明の第１の実施形態のシリコンカバーの表面の模式図である。
【００３１】
また、図４は、本発明の第１の実施形態の模式外観図、図５は、本発明の第１の実施形態のシリコン配線基板表面に形成されたカンチレバー部の断面模式図である。
【００３２】
図１において、複数のＬＳＩチップ１、２は、それぞれ、最表面配線層４と表面保護層３とを有する。また、配線基板６は、複数のＬＳＩチップ１、２の最表面配線層４と電気的に接触する、カンチレバーの一部に角錐状に形成された複数の電極端子７と、複数の電極端子７を互いに接続し、複数のＬＳＩチップ１、２間を電気的に接続する配線層８と、複数のＬＳＩチップ１、２と外部との電気的接続を行う配線層及び電極１２とを有する。これら、電極端子７、配線層８、電極１２は、配線基板６のシリコンからなる表面に形成されている。
【００３３】
複数のＬＳＩチップ１、２は、この配線基板６と、接着や接合等による接続バンプを用いず、直接、電極端子７を介して接触により電気的に実装される。
【００３４】
なお、配線層８は、導電性層と絶縁層との積層構造からなるもので、積層数はそれぞれ複数あってもかまわない。ただし、導電層が複数ある場合はそれぞれの層間が電気的に接続されているものとする。
【００３５】
また、配線層８の絶縁層厚さは、インピーダンス調整あるいは整合をとることを目的に数ミクロンから数十ミクロン程度あることが好ましいが、特に１００ＭＨｚを超える高周波信号伝送を必要としない場合には、１ミクロン以下でも場合によってはかまわない。
【００３６】
上記複数のＬＳＩチップ１、２は、基材がシリコンからなるカバー（内部カバー）５で覆われ、配線基板６とシリコンカバー５とは、嵌め合い部９（配線基板６側凸部（突起）、カバー５側凹部（溝））を介して接続する。カバー５には図３に示すように、あらかじめＬＳＩチップ１、２の位置決めを行う複数の凹部１３を設けておく。これら凹部１３や配線基板６上のカンチレバー７等はすべてＬＳＩ製造技術あるいはマイクロマシニング技術で微細加工が容易である。
【００３７】
なお、カンチレバー電極端子７の形成方法は、種々の方法があり、特に限定されるものではない。また、カバー５と配線基板６とを嵌め合い部９による嵌め合い接続構造とすることで、両者間の位置決めも容易に行うことができる。
【００３８】
このため、本発明の第１の実施形態では、配線基板６の嵌め合い突起９に対応してカバー５には嵌め合い溝９'が設けられている。
【００３９】
したがって、カバー５の位置決め凹部１３にＬＳＩチップ１、２を挿入し、配線基板６を、嵌め合い部９によりカバー５と重ね合わせることで、ＬＳＩチップ１、２と配線基板６（基板上に形成されたカンチレバー電極７）間の位置決め及び実装を容易に行うことができる。
【００４０】
また、カバー５をシリコンで形成することで、ＬＳＩチップ１、２の発熱が容易に放散され、半導体装置全体の放熱特性も向上する。さらに、図４にも外観図を示したようにカバー５で覆われた半導体装置の全体構造はさらにシリコンとは異なる、外部電極端子１１を設けた金属あるいは高分子材料からなるカバー１０で覆われた構造とすることで、ハンドリングを容易にするとともに、機械的信頼性も向上できる。
【００４１】
なお、装置全体の外部電極端子１１は、図１の示すように電極１２と電気的に接続される。また、外部電極端子１１の構造は、板状、ピン状、溝状いずれでも良く、特に限定されるものではない。
【００４２】
図２は、配線基板６の表面模式図であり、この配線基板６の表面には、複数のＬＳＩチップ１、２間を電気的に接続する配線層８と、カンチレバー電極端子７が設けられている。
【００４３】
カンチレバー電極端子７の数は、搭載するＬＳＩチップ１、２の最表面配線層４の電極数に応じて設けるもので、本発明の第１の実施形態で示した電極数に限定されるものではない。また、各ＬＳＩチップ１、２の表面配線層４に応じて、電極端子７のレイアウトは、ＬＳＩチップ中心一列あるいは複数列配置、チップ周辺配置、あるいは二次元エリアアレイ配置あるいはランダム配置のいずれでもかまわない。
【００４４】
また、各カンチレバー電極はマイクロマシニング技術を応用して形成するので、角錐電極端子の７一辺は数ミクロンから数十ミクロンの寸法で形成可能であり、カンチレバーのピッチも数十ミクロンから数百ミクロンの単位で作製可能である。
【００４５】
図５は、カンチレバー部の拡大断面図を示したものであり、中央破線を境に右側はドライエッチング等の等方性エッチングで、カンチレバー溝１８を配線基板６の面方向にほぼ垂直に形成した場合を示す。また、中央破線の左側はＫＯＨ溶液等を使用した異方性エッチング技術で、溝１７を配線基板６の面方向に傾斜して形成した場合を示す。
【００４６】
なお、配線基板６の部材のシリコンは半導体であるため、電気的に接触抵抗を低減するためには、シリコンそのものの電気伝導性を高める不純物（ヒ素や燐あるいはホウ素等）を１０の２０乗立法センチメートル程度導入しても良いし、図に示したように角錐状の電極端子７の表面に金属導電層１６を形成してもかまわない。
【００４７】
また、導電層１６の表面には保護層１５を形成してもかまわない。また、表面保護層１５の形成の有無と、先に述べた溝１７、１８の形成方法とは直接関係（必然性）はない。
【００４８】
さらに、半導体装置の系全体のインピーダンスを調整あるいは整合をとるために、配線基板６（シリコン）と導電層１６との間には、厚さ数ミクロンから数十ミクロン程度の絶縁層１４を設けることが好ましい。これにより、信号の高周波伝送が容易になる。
【００４９】
また、電極端子７についてカンチレバー構造を採用するのは、電極端子７の撓み変形を可能とすることで、電極端子７の接触部に容易に圧縮力を作用させ、電気的接続を安定化させるためである。
【００５０】
また、この場合の圧縮力はレバーの構造及び撓み量で規定されるため、接触部に過大な力が作用することも防止できる。カンチレバーの撓み量は、カンチレバー７の角錐突起高さとＬＳＩチップ１、２を挿入するカバー５に形成する凹部１３の深さの関係を調整することで制御可能である。
【００５１】
以上のように、本発明の第１の実施形態によれば、複数のＬＳＩチップを、これらＬＳＩチップと熱膨張係数差のない配線基板上に、接着や接合とは異なる手段で実装することでチップの交換あるいは搭載を容易にするとともに、放熱特性に優れた半導体装置を実現することができる。
【００５２】
つまり、本発明によれば、配線基板６に、シリコンからなる表面にカンチレバー構造の複数の電極端子７と、これら複数の電極端子７間を電気的に接続する配線層８と、外部との電気的接続を行う配線層１２と、複数のＬＳＩチップ１、２を収容するカバー５に形成された嵌め合い溝９'と嵌め合う嵌め合い部９とを設ける。そして、上記配線基板６とカバー５とが嵌め合い部９で接合される。
【００５３】
したがって、ＬＳＩチップ１、２は、接着や接合等の接続バンプを用いず、直接、電極端子７を介して接触により電気的に実装される。
【００５４】
また、カバー５と配線基板６とは、嵌め合い部９により互いに接合される構成となっているため、カバー５と配線基板６との着脱が容易であり、信頼性試験等で不良チップ等の不具合が発見された場合には、不良であるＬＳＩチップを容易に交換することができる。
【００５５】
また、配線基板６は基材がシリコンからなるため、ＬＳＩチップ１、２との熱膨張係数差が極めて小さく、補強樹脂は不要となり、コストを削減することができる。
【００５６】
また、カバー５と配線基板６を嵌め合い部９による接続構造とすることで、両者間の位置決めも容易に行うことができる。これにより、カバー５にＬＳＩチップ１、２を挿入し、配線基板６を嵌め合いによりカバー５と重ね合わせることで、ＬＳＩチップ１、２と配線基板６間の位置決め及び実装を容易に行うことができる。
【００５７】
また、カバー５をシリコンで形成することで、ＬＳＩチップ１、２の発熱が容易に放散され、半導体装置全体の放熱特性も向上する。
【００５８】
なお、本発明の第１の実施形態では、ＬＳＩチップ１、２とカバー５とが直接接しているが、後述する第２の実施形態（図６）あるいは第３の実施形態（図７）に示すように、ＬＳＩチップ１、２とカバー５とは、高さばらつき吸収層２３を介して接触させてもかまわない。
【００５９】
この場合には高さばらつき吸収層の熱伝導率は高いほど好ましいが、不要な負荷を避けるため適当な柔軟性も持つことが好ましい。
【００６０】
また、カバー５と配線基板６とは、嵌め合い部９により接合されるが、ＬＩチップ１、２等に不良が発生していないことが確認された後には、カバー５と配線基板６とを接着剤により互いに接合することとしてもよい。
【００６１】
次に、本発明の第２の実施形態を図６を参照して説明する。
図６は本発明の第２の実施形態である半導体装置の断面模式的断面図である。本発明の第２の実施形態においては、基材がシリコンからなり、凹部１３に複数のＬＳＩチップ１９、２０が配置され、配線基板６と嵌め合い部９により組み合わされる第１のシリコンカバー（第１の内部カバー）５を備える。また、配線基板６には、第１のカバー５に配置されたＬＳＩチップ１９、２０の最表面配線層４と電気的に接触する複数の電極端子７（カンチレバーの一部に形成された角錐状の端子）と、これら複数の電極端子７を接続する配線層８とを備えている。
【００６２】
さらに、配線基板６は、第１のカバー５に配置されたＬＳＩチップ１９、２０と対向する一方の面とは反対側の他方の面にも、複数の電極端子７と、これら複数の電極端子７を接続する配線層８とを備えている。そして、配線基板６には、上記一方の面側の配線８と上記他方の面側の配線８とを接続する配線層２６が形成されている。
【００６３】
また、本発明の第２の実施形態においては、基材がシリコンからなり、凹部１３に接着層２４、２５によりＬＳＩチップ３４、チップ部品２１、２２が配置され、配線基板６と嵌め合い部９により組み合わされる第２のシリコンカバー（第２の内部カバー）５を備える。そして、第２のシリコンカバー５に配置されたＬＳＩチップ３４の配線層４が、配線基板６の他方の面側の電極端子７に電気的に接触されるとともに、チップ部品２１、２２が配線層８と電気的に接続される。
【００６４】
また、ＬＳＩチップ１９、２０、３４、チップ部品２１、２２と端子７との良好な接触を確保するために、高さバラツキを吸収する吸収層２３（熱伝導性に優れ、柔軟性がある材質）が第１、第２のカバー５の凹部１３に設けられている。
【００６５】
なお、配線層８と外部とを電気的に接続するための配線層及び電極（図１の例の配線層及び電極１２に相当）も、この第２の実施形態に備えられているが図示は省略する。
【００６６】
また、図１の例に示した外部電極端子１１を有する外部カバー１０がこの第２の実施形態にも使用されるが、図示は省略する。
【００６７】
また、チップ部品２１、２２は、コンデンサ、インダクタ、抵抗あるいはトランジスタ等であり、これらチップ部品２１、２２により、高速動作時の電磁ノイズ低減が容易に行える構成となっている。
【００６８】
以上のように、本発明の第２の実施形態によれば、第１の実施形態と同様な効果を得ることができる他、表裏面（一方の面、他方の面）に電極端子７が形成された配線基板６に、この基板６の両面に、ＬＳＩチップ１９、２０、３４、チップ部品２１、２２を実装する構成となっているので、第１の実施形態よりもさらに高密度実装が容易になる。
【００６９】
また、吸収層２３として、熱伝導性、柔軟性に優れた材質を用いるので、厚さの異なるＬＳＩチップや電子部品の搭載を容易に行うことができ、装置の放熱性を向上することができる。
【００７０】
なお、具体的な搭載部品及びその数はＬＳＩチップの回路特性等に応じて適宜決定されるもので、本発明の実施形態では特に限定するものではない。
【００７１】
次に、さらに、本発明の第３の実施形態を図７を参照して説明する。
図７は本発明の第３の実施形態である半導体装置の断面模式的断面図である。本発明の第３の実施形態においては、第１のシリコンカバー５及び配線基板６の構成は、第２の実施形態と同様であるので、その詳細な説明は省略する。ただし、図７の例においては、ＬＳＩチップの符号を２７、２８としている。
【００７２】
配線層付きシリコンカバー３２は、基材がシリコンからなり、凹部１３にＬＳＩチップ３０、チップ部品３１が配置され、配線基板６と嵌め合い部９により組み合わされる。そして、配線層付きシリコンカバー３２に配置されたＬＳＩチップ３０の配線層４が、配線基板６の他方の面側の電極端子７（カンチレバーの一部に形成された角錐状の端子）に電気的に接触されるとともに、チップ部品３１が配線層８と電気的に接続される。
【００７３】
さらに、配線層付きシリコンカバー３２は、配線基板６と対向する一方の面とは反対側の他方の面にも、複数の電極端子７と、これら複数の電極端子７を接続する配線層３６とを備えている。そして、配線層付きシリコンカバー３２は、配線基板６の配線層３３と、上記他方の面側の配線層３６とを接続する配線層３５が形成され、この配線層３５は、一方の面側に形成された電極端子７に接続されている。そして、この電極端子７は、配線基板６の配線層８に電気的に接続される。
【００７４】
また、本発明の第３の実施形態においては、基材がシリコンからなり、凹部１３（吸収層２３を有する）にＬＳＩチップ２９が配置され、配線層付きシリコンカバー３２と嵌め合い部９により組み合わされる第２のシリコンカバー５を備える。そして、第２のシリコンカバー５に配置されたＬＳＩチップ２９の配線層４が、配線層付きシリコンカバー３２の他方の面側の電極端子７に電気的に接触される。
【００７５】
なお、配線層８と外部とを電気的に接続するための配線層及び電極（図１の例の配線層及び電極１２に相当）も、この第２の実施形態に備えられているが図示は省略する。
【００７６】
また、図１の例に示した外部電極端子１１を有する外部カバー１０がこの第３の実施形態にも使用されるが、図示は省略する。
【００７７】
以上のように、本発明の第３の実施形態によれば、第１の実施形態と同様な効果を得ることができる他、表裏面（一方の面、他方の面）に電極端子７が形成された配線基板６に、この基板６の両面に、ＬＳＩチップ２７、２８、３０、チップ部品３１を実装するとともに、配線層付きシリコンカバー３２により、第２のシリコンカバー５に配置されたＬＳＩチップ２９も配線基板６の配線層３３に接続される構成となっているので、ＬＳＩチップ等の三次元高密度実装が容易に行える。
【００７８】
次に、さらに、本発明の第４の実施形態を図８を参照して説明する。
図８は本発明の第４の実施形態である半導体装置の断面模式的断面図であり、本発明を複数の半導体素子のプロービング検査、バーンイン検査等に用いる半導体検査装置に適用した場合の例、つまり、検査用コンタクタに適用した例である。
【００７９】
ここで、半導体素子のプロービング検査、バーンイン検査等の検査について説明する。
ＩＣやＬＳＩなどの半導体素子では、シリコンウェハ表面に集積回路を形成するまでのいわゆる前工程と、このシリコンウェハを個別のチップに切り離して樹脂やセラミック等で封止するまでのいわゆる後工程とに大別される。
【００８０】
これらの半導体素子では前工程中の所定の段階において、各回路の電気的特性検査が行われ、チップ単位で良品、不良品の判定が行われる。
【００８１】
電気的特性検査（電気的導通検査等）は各回路間の導通の良否を判別するプロービング検査と、１５０℃程度の高温中で熱的、電気的ストレスを回路に付与して不良を加速選別するバーンイン検査、及び最終的に高周波で検査を行う最終検査とに大きく分別できる。特に、高周波で行われる最終検査では高速デバイスの検査を超高周波で行う高速動作の検査方式が望まれている。
【００８２】
上記各種の検査方法共、被検ウェハーもしくは被検チップと外部の検査システムとの基本的な接続手段は同様であり、被検ウェハー上に数十ないし百数十μｍピッチでパターニングされた、数十ないし百数十μｍ角、厚さ１μｍ程度の個々のアルミニウム合金もしくはその他の合金の電極パッドに対して、個々に導電性の微細なプローブを機械的に押圧する方法が採られる。
【００８３】
上述したように、半導体素子の検査においては、多数の半導体素子に、それぞれ、プローブを接触させ、外部の検査装置に接続し、検査のための信号の授受が行われる。
【００８４】
このため、被検体である多数の半導体素子（被検対象ウエハ）と、外部の検査装置との間の信号授受のためのインターフェースとしての装置に本発明の半導体装置を適用するものである。
【００８５】
図８において、配線層付きシリコンカバー３８の一方の面（被検体である半導体素子と対向する側の面、一主面）には、電極端子７が形成されている。この電極端子７は、第１〜３の実施形態と同様に、カンチレバーの一部に形成され、角錐状となっている。そして、電極端子７は、配線層３９、４０を介して、シリコンカバー３８の他方の面に形成された電極４２に接続されている。
【００８６】
シリコンカバー３８の他方の面には、第１〜３の実施形態と同様な、凹部１３が形成されており、この凹部１３にＬＳＩチップ３７が配置されている。また、シリコンカバー３８には、嵌め合い部９が形成され、この嵌め合い部９により、シリコンカバー３８と配線基板６ａとが組み合わされている。
【００８７】
配線基板６ａの一方の面（シリコンカバー３８と対向する側の面）には、カンチレバーの一部に形成され、角錐状となっている電極端子７、７ａ、７ｂが形成され、電極端子７と７ａとは電気的に接続されている。また、電極端子７ｂは、配線層８、４１を介して、配線基板６ａの他方の面に形成された電極（外部端子）４４に接続される。
【００８８】
ＬＳＩチップ３７は、マルチプレクス回路（半導体回路）を備えており、多数の入力信号から少数の出力信号を選択する機能を備えている。したがって、ＬＳＩチップ３７は多数の入力電極と、これら入力電極より少数の出力電極とを備えている。
【００８９】
したがって、図示はしていないが、配線基板６ａの電極端子７、７ａは多数個備えられており、ＬＳＩチップ３７の多数の入力電極と接触するように構成されている。また、図示はしていないが、配線基板６ａの電極端子７ｂは、１又は電極端子７ａより少数個備えられており、ＬＳＩチップ３７の出力電極と接触するように構成されている。
【００９０】
また、シリコンカバー３８の電極端子７は、多数個配置されており、これら多数の電極端子７が、多数の被検素子に、それぞれ接続される。また、電極４２も多数であり、多数の電極端子７のそれぞれに対応して配置されている。
【００９１】
なお、図示は省略したが、図１の例に示した外部電極端子１１を有する外部カバー１０がこの第４の実施形態にも使用される。
【００９２】
また、図示は省略したが、プローブ７を被検ウエハの所定の位置に押圧する必要があるが、これは、押圧基板により行われる。
【００９３】
また、上述した例においては、半導体回路の電極に接触する電極端子７ａは、配線基板６ａに形成されているように構成したが、電極端子７ａは、シリコンカバー３８に形成される構成とすることも可能である。
【００９４】
以上のように、本発明の第４の実施形態によれば、第１の実施形態と同様な効果を得ることができる他、マルチプレクス回路を有するＬＳＩチップ３７によって、出力電極を被検素子の数より少数として、構成を簡素化な半導体検査装置の検査用コンタクタを実現することができる。
【００９５】
【発明の効果】
本発明によれば、複数のＬＳＩチップを、これらＬＳＩチップと熱膨張係数差のない配線基板上に、接着や接合とは異なる手段で実装することでチップの交換あるいは搭載を容易にするとともに、放熱特性に優れた半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である半導体装置の模式的断面図である。
【図２】本発明の第１の実施形態である半導体装置のシリコン配線基板の表面模式図である。
【図３】本発明の第１の実施形態である半導体装置のシリコンカバーの表面模式図である。
【図４】本発明の第１の実施形態である半導体装置の模式外観図である。
【図５】本発明の第１の実施形態である半導体装置のシリコン配線基板表面に形成されたカンチレバー部の模式的断面図である。
【図６】本発明の第２の実施形態である半導体装置の模式的断面図である。
【図７】本発明の第３の実施形態である半導体装置の模式的断面図である。
【図８】本発明の第４の実施形態である半導体装置の模式的断面図である。
【符号の説明】
１、２            ＬＳＩチップ
３                表面保護層
４                最表面配線層
５                シリコンカバー
６、６ａ          シリコン配線基板
７                電極端子
７ａ、７ｂ        電極端子
８                表面配線層
９                嵌め合い部
９'               嵌め合い溝
１０              外部カバー
１１              外部電極端子
１２              外部接続電極
１３              ＬＳＩチップ搭載凹部
１４              絶縁層
１５              表面保護層
１６              導電層
１７              異方性エッチング溝
１８              等方性エッチング溝
１９、２０、３１  ＬＳＩチップ
２１、２２        チップ部品
２３              高さばらつき吸収層
２４、２５        チップ部品接着層
２６              配線層
２７、２８        ＬＳＩチップ
２９、３０        ＬＳＩチップ
３２              配線層付きシリコンカバー
３３              表面配線層
３４、３７        ＬＳＩチップ
３５、３６        配線層
３９、４０        配線層
４１              配線層
４２、４４        電極
【図１】
0003984773.tif 000002
【図２】
0003984773.tif 000003
【図３】
0003984773.tif 000004
【図４】
0003984773.tif 000005
【図５】
0003984773.tif 000006
【図６】
0003984773.tif 000007
【図７】
0003984773.tif 000008
【図８】
0003984773.tif 000009