(57)【特許請求の範囲】
【請求項１】
三相交流電源を直流電圧に変換するコンバータ装置において、
前記三相交流電源から擬似中性点を得る手段と、
前記三相交流電源の任意の二相の入力電位が前記擬似中性点電位以上になるとそれぞれ論理信号を出力する論理信号出力手段と、
前記二相の各論理信号出力の立ち上がり若しくは立ち下がりエッジから前記二相の交流電源電圧位相差を算出し、前記二相の交流電源電圧位相差が１２０゜から所定値以上離れること、もしくは、どちらか一相の前記論理信号出力が所定の時間以上変化しないことを併用して三相全ての欠相を検出する手段を備えたことを特徴とするコンバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、三相交流電源を直流電圧に変換するコンバータ装置に関する。
【０００２】
【従来の技術】
特開平06-335154号公報においては、交流電源から直流に変換された直流電圧の変動量から電源の欠相を検出する方法が採られている。図３にこの従来例の構成図を示す。
電圧検出器(DCPT)１０７により直流電力の両端電圧V1 が検出され、サンプリング回路１０８で一定周期T毎にサンプリング電圧V1(n)が抽出される。但しnはサンプリング回数である。そして微分演算回路１０９を通すことにより単位時間あたりのサンプリング電圧V1(n)の変化量（以下電圧変化量で示す）V2(n)が得られる。電圧変化量V2(n)は正、負両方の値をもつため、絶対値演算回路１１０を通すことにより、サンプリング電圧V2(n)の変動量V3(n)が得られる。更に変動量V3(n)を一次遅れ回路１１１に通すことによりサンプリング電圧V1(n)の見積値（以下累積値で示す）V4が得られる。そして制御装置１１２ではこの累積値V4を入力し、欠相と判断した時にゲ―ト制御部１１３へ保護動作指令Sを出力する。制御装置１１２には累積値V4の大きさをある所定の基準値C1と比較する累積値比較回路１１２ａが備えられている。又誤検知防止のため累積値比較回路１１２ａによる出力の継続時間t(W)をある所定の基準時間C2と比較する継続時間比較回路１１２ｂを備えている。
V4は、正常時はほぼ零であるのに対し、欠相時は大きなリップルが生じるため大きくなる。また継続時間比較回路１１２ｂは欠相時以外に生じたリップルに対して、リップル量比較回路１１２ａが欠相と誤検知したものを判断するために設けられたもので、継続時間t(W)が基準時間C2より短い場合は、欠相ではないと判断する。このようにして従来例では欠相を検出している。
【０００３】
【発明が解決しようとする課題】
しかしながら前記従来例においては、回生時の電圧変動と欠相時の電圧変動とを見分けることが難しいため、回生時において電源欠相の誤検出をするおそれがあった。
そこで本発明は上記問題点を解決し、回生時においても確実に三相交流電源の欠相を検出できる欠相検出装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記問題を解決するため本発明は、三相交流電源を直流電圧に変換するコンバータ装置において、前記三相交流電源から擬似中性点を得る手段と、前記三相交流電源の任意の二相の入力電位が前記擬似中性点電位以上になるとそれぞれ論理信号を出力する論理信号出力手段と、前記二相の各論理信号出力の立ち上がり若しくは立ち下がりエッジから前記二相の交流電源電圧位相差を算出し、前記二相の交流電源電圧位相差が１２０゜から所定値以上離れること、もしくは、どちらか一相の前記論理信号出力が所定の時間以上変化しないことを併用して三相全ての欠相を検出する手段を備えたことを特徴とするものである。
【０００５】
【発明の実施形態】
以下、本発明の実施例を図に基づいて説明する。
図１は三相交流電源の欠相検出装置の実施例である。図２は正常時と欠相時の論理信号のタイムチャートを示したものである。
なお、時間軸に対して三相交流電源１がＲ，Ｓ，Ｔの順で立ち上がるものを正相、その逆の場合を逆相として図示している。
三相交流電源Ｒ，Ｓ，Ｔの各相を抵抗５〜１０でスター結線した中点（スター結線の接続点であり、抵抗５〜１０にて構成した擬似中性点を得る手段１８である）を擬似中性点Ｎとし、擬似中性点Ｎから見たＲ、Ｓの電圧をＲ１，Ｓ１として検出する。Ｒ１，Ｓ１の電圧が擬似中性点Ｎ以上となったことをコンパレータ１１，１２で各々検出し、コンパレータから”１（Ｈ信号）”となる論理信号Ｒ２，Ｓ２が出力される。Ｒ２，Ｓ２はそれぞれカウンタ１４，１５のゲートＧＡ１，ＧＡ２に入力され立ち上がりエッジでカウント値をラッチするようにＣＰＵ１７によって予め設定されている。また、カウンタ１４，１５の入力には発振器１３が接続され常にカウントしている。カウンタ１４，１５はバス１６によってＣＰＵ１７と接続され、ラッチされた値をＣＰＵ１７によって読み出すことができる。論理信号Ｒ２，Ｓ２はＣＰＵ１７のＩＲＱ１，ＩＲＱ２にも入力されＲ２，Ｓ２の立ち上がりによりＣＰＵ１７に割り込みを発生させその割り込みによりカウンタ１４，１５のラッチされた値を読み込んでＲ２，Ｓ２の位相差を算出する。
Ｒ相が欠相したときは図１より明らかなようにＲ１は擬似中性点Ｎと同電位になる為、Ｒ２は変化しない。ここでコンパレータ１１，１２の入力部にはノイズによる誤動作防止の為、所定のヒステリシス値が設定されている。またＳ相が欠相した場合も前記と同様になる。
一方、Ｔ相が欠相したときはＲ、Ｓ間は単相になるためＲ１、Ｓ１間の位相差は１８０゜となり、Ｒ２とＳ２との間の位相差も１８０゜となる。
各相の論理信号出力手段からの各出力Ｒ２、Ｓ２のタイムチャートを図２に示す。
このように正常時はＲ２，Ｓ２の位相差は１２０゜であるが、三相交流電源に欠相が発生すると力行中（コンバータ装置から負荷側に電力供給する場合）、回生中（負荷側からコンバータ装置に電力供給される場合）に拘わらず位相差が１８０゜になるか、または、欠相の生じた相に対応するＲ２もしくはＳ２の出力信号が変化しなくなるので、Ｒ２とＳ２との位相差が１２０゜から所定値（ＣＰＵ１７に対し予め設定した値）以上離れたこと、または、Ｒ２もしくはＳ２のどちらかが所定時間（ＣＰＵ１７に対し予め設定した値）以上変化しないことをＣＰＵ１７が監視検出すれば、欠相が生じていると判断できる。
【０００６】
【発明の効果】
以上述べたように本発明によれば、三相交流電源から直流電圧に変換するコンバータ装置において、
前記三相交流電源から擬似中性点を得る手段と、前記三相交流電源の任意の２相の入力電位が前記擬似中性点電位以上になるとそれぞれ論理信号を出力する論理信号出力手段と、前記２相の各論理信号出力の立ち上がり若しくは立ち下がりエッジから前記二相の交流電源電圧位相差を算出し、前記二相の交流電源電圧位相差が１２０゜から所定値以上離れると、もしくは、どちらか一相の前記論理信号出力が所定の時間以上変化しないと三相交流電源の欠相と判断する手段とにより、三相交流電源に欠相が生じたことを検出できる。
このことから簡単なハード構成で、力行、回生状態に拘わらず三相交流電源の欠相が検出でき、しかも欠相検出の為に三相交流電源の三相全てを監視する必要がなく、２相のみの監視で三相全ての欠相検出ができるという効果がある。
【図面の簡単な説明】
【図１】三相交流電源の欠相検出装置の実施例
【図２】論理信号のタイムチャート
【図３】従来例の構成図
【符号の説明】
１  ・・・・・・  三相交流電源
５〜１０  ・・・  抵抗
１１，１２  ・・  コンパレータ
１３  ・・・・・  発振器
１４，１５  ・・  カウンタ
１６  ・・・・・  バス
１７  ・・・・・  ＣＰＵ（演算装置）
１８  ・・・・・  三相交流電源から擬似中性点を得る手段
１９  ・・・・・  論理信号出力手段
Ｒ  ・・・・・・  三相交流電源Ｒ相
Ｓ  ・・・・・・  三相交流電源Ｓ相
Ｔ  ・・・・・・  三相交流電源Ｔ相
Ｒ１  ・・・・・  擬似中性点Ｎから見た電圧Ｒ相
Ｓ１  ・・・・・  擬似中性点Ｎから見た電圧Ｓ相
Ｒ２  ・・・・・  論理信号Ｒ相
Ｓ２  ・・・・・  論理信号Ｓ相
Ｎ  ・・・・・・  擬似中性点
ＧＡ１  ・・・・  カウンタゲート
ＧＡ２  ・・・・  カウンタゲート
ＩＲＱ１  ・・・  ＣＰＵ割り込みポート
ＩＲＱ２  ・・・  ＣＰＵ割り込みポート
５１〜５６  ・・  ＧＴＯサイリスタ
１０５  ・・・・  インバータ装置
１０６  ・・・・  誘導電動機
１０７  ・・・・  ＤＣＰＴ
１０８  ・・・・  サンプリング回路
１０９  ・・・・  微分演算回路
１１０  ・・・・  絶対値演算回路
１１１  ・・・・  一次遅れ回路
１１２  ・・・・  制御装置
１１２ａ  ・・・  累積値比較回路
１１２ｂ  ・・・  継続時間比較回路
１１３  ・・・・  ゲート制御部
Ｃ１  ・・・・・  基準値
Ｃ２  ・・・・・  基準時間
【図１】
0003883054.tif 000002
【図２】
0003883054.tif 000003
【図３】
0003883054.tif 000004