(57)【特許請求の範囲】
【請求項１】
直並列変換器（ＳＰ０１）、論理回路及び並直列変換器（ＰＳ０１）を備え、Ｎビットの複数のグループ、いわゆる複数のワード（Ｏ）による入力データのストリームを２Ｎビットの複数のグループ、いわゆる複数の符号ワード（ＫＯ）による直列出力データに符号化するエンコーダ（Ｋ）において、
-  前記複数の符号ワード（ＫＯ）における２ＮビットのうちのＮビットは、変更されていない又は反転されたＮビットの入力データからなり、
-  前記符号ワード（ＫＯ）における残りのビットは、統計的に見て、前記複数の符号ワード（ＫＯ）が１とほぼ同一数の０を含み、各符号ワード（ＫＯ）が各ワード（Ｏ）に対して固有であり、かつ前記複数の符号ワード（ＫＯ）のうちの少なくとも１ワードがビット・ストリーム・シフト処理に関連しても固有のままとなるようにされており、
-  前記複数の符号ワード（ＫＯ）における２Ｎビットのうちの少なくとも１ビットが前記Ｎビットの入力データのうちの１ビットの反転値を備えている、
ことを特徴とするエンコーダ。
【請求項２】
前記エンコーダは、統計的に見て、前記複数の符号ワード（ＫＯ）は１と等しい数の０を含むよう構成されていることを特徴とする請求項１記載のエンコーダ（Ｋ）。
【請求項３】
前記エンコーダは、各符号ワード（ＫＯ）が１と等しい数の０を含むように適合している請求項１記載のエンコーダ（Ｋ）。
【請求項４】
前記エンコーダは、０のみ及び１のみを含むこれらのワード（Ｏ）に対する符号ワード（ＫＯ）がビット・ストリーム・シフト処理において固有のままとなるようにされていることを特徴とする請求項１〜３のいずれかに記載のエンコーダ（Ｋ）。
【請求項５】
前記エンコーダは、全ての符号ワード（ＫＯ）がビット・ストリーム・シフト処理により固有のままとなるようにされていることを特徴とする請求項１〜４のいずれかに記載のエンコーダ（Ｋ）。
【請求項６】
前記エンコーダは、入力データの反転されたビットからなる前記符号ワード（ＫＯ）内のビットの数が最大化されるようにされていることを特徴とする請求項１記載のエンコーダ（Ｋ）。
【請求項７】
前記エンコーダは、前記符号ワード（ＫＯ）における反転されたビットが前記直並列変換器（ＳＰ０１）から得られるようにされていることを特徴とする請求項１又は６記載のエンコーダ（Ｋ）。
【請求項８】
前記エンコーダは、前記Ｎビットの入力データが前記符号ワード（ＫＯ）における前半分に主として配置されるようにされていることを特徴とする請求項１〜７記載のうちのいずれかの項によるエンコーダ（Ｋ）。
【請求項９】
前記エンコーダは、反転可能な複数のワード（Ｏ）が反転可能な符号ワード（ＫＯ）に符号化されることを特徴とする請求項１〜８記載のうちのいずれかの項によるエンコーダ（Ｋ）。
【請求項１０】
前記論理回路は、２ゲートの深さを有することを特徴とする請求項１〜９記載のうちのいずれかの項によるエンコーダ（Ｋ）。
【請求項１１】
前記エンコーダは、前記複数のワード（Ｏ）が４ビット、かつ前記符号ワード（ＫＯ）が８ビットを含むようにされていることを特徴とする請求項１〜１０記載のうちのいずれかの項によるエンコーダ（Ｋ）。
【請求項１２】
直並列変換器（ＳＰ０２、ＳＰ０１０２）、論理回路、比較器及び並直列変換器（ＰＳ０２）を備え、２Ｎビットの複数のグループ、いわゆる複数のワード（ＫＯ’）による入力データの直列符号ビット・ストリームを、Ｎビットの複数のグループ、いわゆる複数のワード（Ｏ’）による直列出力データに復号化するデコーダ（ＡＫ）であって、前記符号ワード（ＫＯ’）が請求項１による前記エンコーダ（Ｋ）により符号化された符号ワード（ＫＯ）から導き出されるデコーダ（ＡＫ）において、
-  前記論理回路は、符号ワード（ＫＯ）が前記エンコーダ（Ｋ）により前に符号化されたと同じようにして前記符号ワード（ＫＯ’）に存在する前記ワード（Ｏ’）を符号ワード（ＫＯ”）に符号化するようにされ、
-  前記比較器は、公知の方法により前記着信する複数の符号ワード（ＫＯ’）を前記論理回路において符号化された前記符号ワード（ＫＯ”）と比較するようにされ、かつ
-  前記並直列変換器（ＰＳ０２）は、前記比較器における比較が所定の結果を与える場合に、前記ワード（Ｏ’）を並直列変換するようにされた
ことを特徴とするデコーダ（ＡＫ）。
【請求項１３】
前記デコーダは、周波数２ｖの直列ビット・ストリームにおける複数のビットを、クロッキング周波数ｖのクロック信号の正極性及び負極性エッジの両方を利用し、かつ前記直列ビット・ストリームにおける全てのビットを読み込み、２Ｎビットの完全なデマルチプレックスを実行する直並列変換器（ＳＰ０２）を含むことを特徴とする請求項１２記載によるデコーダ。
【請求項１４】
請求項１による少なくとも１つのエンコーダ、及び請求項１２による少なくとも１つのデコーダを含むことを特徴とする伝送システム。
【請求項１５】
前記システムは、周波数２ｖの直列ビット・ストリームにおける複数のビットを、クロッキング周波数ｖのクロック信号の正極性及び負極性エッジの両方を利用し、かつ前記直列ビット・ストリームにおける全てのビットを読み込み、２Ｎビットの完全なデマルチプレックスを実行する少なくとも１つの直並列変換器（ＳＰ０２）を含むことを特徴とする請求項１４による伝送システム。
【請求項１６】
前記システムは、クロックを含み、そのクロック信号は伝送チャネル（ＣｌｋＴ）における伝送を意図していることを特徴とする請求項１４又は１５による伝送システム。
【請求項１７】
前記システムは、受信機側にクロック再生機能
0003963483.tif 000004
を含むことを特徴とする請求項１４又は１５による伝送システム。
【請求項１８】
Ｎビットの複数のグループの、いわゆる複数のワード（Ｏ）による入力データのストリームを２Ｎビットの、いわゆる複数の符号ワード（ＫＯ）の出力データに符号化することに関する方法において、
-  前記複数の符号ワード（ＫＯ）における２ＮビットのうちのＮビットを、前記変更されていない又は反転されたＮビットの入力データとし、さらに符号ワード（ＫＯ）における２Ｎビットのうちの１ビットを、前記Ｎビットの入力データのうちの１ビットを反転した値とし、
-  前記符号ワード（ＫＯ）は、統計的に見て、１とほぼ同一数の０を含むように、前記符号ワード（ＫＯ）における残りのビットを決定することにより、前記複数の符号ワード（ＫＯ）が各ワード（Ｏ）に対して固有であり、かつ前記複数の符号ワード（ＫＯ）のうちの少なくとも１ワードがビット・ストリーム・シフト処理においても固有のままとなるようにする
ことを特徴とする方法。
【請求項１９】
２Ｎビットの複数のグループ、いわゆる複数の符号ワード（ＫＯ’）による入力データの直列符号ビット・ストリームをＮビットの複数のグループ、いわゆる複数のワード（Ｏ’）による直列出力データに復号化する方法であって、前記符号ワード（ＫＯ’）が請求項１８の方法により符号化された符号ワード（ＫＯ）から導き出される方法において、
-  請求項１８の方法により前記ワード（Ｏ’）を前記符号ワード（ＫＯ”）に符号化し、
-  前記着信する複数の符号ワード（ＫＯ’）を前記符号化された符号ワード（ＫＯ”）と所定の方法により比較し、かつ
-  前記比較が所定の結果を与える場合に、前記ワード（Ｏ’）を並直列変換する
ことを特徴とする方法。
【発明の詳細な説明】
発明の技術分野
本発明は、ブロック・コードを使用して直列データを符号化する構造及び方法、それぞれ直並列変換及び符号化データの復号化用の構造及び方法、少なくとも１送信機側において前記符号化機能及び少なくとも１受信機側において前記復号化機能を使用した伝送システム、特にマルチ・チャネル光ファイバ・システムに関する。
背景技術の説明
ブロック符号を使用する直列データ・ビット・ストリームの符号化、特にチャネル符号化は、データ・ビット・ストリームを複数のワード又は複数のブロックに分割することにより実行することができ、各ブロックにはそのブロック内のデータ・ビットのみに従った多数のチェック・ビットが付加される。
符号化は、しばしば、エンコーダ入力における直並列変換により実行され、論理処理、即ちチェック・ビットを付加する実際の符号化処理の実行が続く。最後に、エンコーダ出力において並直列変換が実行される。入力における直列ビット・ストリームの読み込みをトリガするためにクロック・パルスが使用され、即ちクロック・パルスの各正極性エッジ又は負極性エッジで読み込みが発生する。
しかしながら、高い伝送速度で、例えばＧビット／ｓレンジでの光学的な高速度システムにおいてブロック符号化を実行することは困難である。特に、簡単な符号化の論理処理、及び高速度を可能にする同期の論理処理を実行するのは困難である。直並列変換及び並直列変換はそれぞれ制限要素を構成し得る。更に、伝送システムに含まれる増幅器の観点から、下側及び上側遮断周波数に対して必要性が高くもない符号化処理が要求とされる。
中でも、これは、特に高速の光伝送の場合に直流の安定性を保持することになる符号化、即ち０とほぼ同一数の１を含む符号化、及び同一形、例えば１又は０の連続シンボルの最大数が小さな符号化する場合に、必要である。
発明の概要
本発明の概要
本発明の目的は、そのためにブロック符号を使用して高い伝送速度、特にＧビット／ｓレンジにおいて符号化及び復号化する構造及び方法を提供することにある。
これは、直並列変換器、論理及び並直列変換を含むエンコーダを利用して、Ｎビットの複数のグループによる直列ビット・ストリームの入力データを２Ｎビットの複数のグループによる直列符号化データに符号化することにより、達成される。復号化は、並列変換器、比較器及び並直列変換器を含むデコーダにより実施される。
前記エンコーダの論理回路は、２ＮビットのうちのＮビットの符号化データが変更されない又は反転されたＮビット入力データからなるように構築され、残りのビットは、統計的に見て、複数のグループの符号化データが１とほぼ同一数の０を含むように決定され、各グループの符号化データは各グループの非符号化データについて固有であり、また複数のグループの少なくとも１グループの符号化データはそのビット・ストリームのシフト処理において固有のままである。
前記デコーダは、前記符号化データが読み込まれ、かつ直並列変換されるように構築される。前記Ｎビットの非符号化データは分離されて、もう一度符号化される。これは、前述のエンコーダの論理回路と同一である前記デコーダの論理回路により実施される。前記デコーダの論理回路により符号化された複数の符号ワードは、前記デコーダに着信する複数の符号ワードと比較される。その比較が所定の結果を示すときは、前記Ｎビットから分離された非符号化データが並直列変換される。
本発明の他の目的は、復号化の際に、符号化データの非同期による簡単な読み込み及び直並列変換を提供することにある。
本発明の第３の目的は、復号化する際に、直並列変換処理を符号化の際に使用したと同一周波数のクロック・パルス又はクロック信号を使用できるようにすることである。
好ましくは、クロッキングのためにクロック信号の正極性エッジ及び負極性エッジの両方を利用した直並列変換器が使用され、その周波数は符号化直列ビット・ストリームのビット速度値の１／２である。前記直並列変換器は、更に都合よく、直列ビット・ストリームにおける全てのビットを読み込むようにされ、かつ読み込まれた各ビットにおいて最後に読み込んだ２Ｎビットの完全なデマルチプレックス処理を実行するようにされている。
このような直並列変換器は、例えば第１のシフト・レジスタ及びこれと並列に配列された第２のシフト・レジスタを利用して実施することができ、各レジスタは２Ｎ個のラッチ及び２Ｎ個のセレクタを含む。第１のシフト・レジスタにおける複数のラッチは、第１つ目から１つおきに、クロック信号のロー・レベルでクロッキングし、１つおきにクロック信号の高レベルでクロッキングするようにされる。第２のシフト・レジスタにおける複数のラッチは、第２つ目から１つおきに、クロック信号のロー・レベルでクロッキングし、１つおきにクロック信号の高レベルでクロッキングするようにされる。セレクタは、好ましくは、クロック信号の各エッジ後にクロッキングされていないラッチからデータを選択するようにされている。
本発明による１つの効果は、高速の伝送速度及び超高速の伝送速度であっても簡単かつ信頼性のある符号化及び復号化を提供することである。
本発明の他の効果は、デコーダに読み込まれた各ビットについて完全なデマルチプレックスが行われることである。これは、符号化データの読み込みを簡単にし、かつ予備的な同期を必要とすることなく達成される。
本発明の更に他の効果は、デコーダがクロック信号の両エッジを使用することができ、従ってエンコーダ及びデコーダの両者は、互に同一周波数のクロック信号により実施可能にされている。
本発明の更に他の効果は、直流安定性が保持されるため、及び連続するシンボル、即ち１又は０の最大数が制限されるために、システムにおける増幅器の下側遮断周波数に対する要求が軽減される。
【図面の簡単な説明】
ここで、添付図面を参照して本発明を説明し、この図面は、本発明を説明することのみを意図し、従ってその範囲を限定するものと解釈されるべきではない。
図１は本発明によるブロック符号を使用して直列データを符号化するエンコーダを示す。
図２は図１に示すエンコーダにより符号化された直列データを復号化するデコーダを示す。
図３は本発明による直並列変換器を示す。
図４は直並列変換器に関連された機能テーブルである。
図５は直並列変換器の第２の実施例を示す。
図６は直並列変換器の第２の実施例に関係する機能テーブルである。
図７はエンコーダの第１の実施例に関する符号テーブルである。
図８は前記エンコーダの実施例に関する論理関数を示す。
図９はエンコーダの第２の実施例に関する符号テーブルである。
図１０はエンコーダの前記第２の実施例に関する論理関数を示す。
図１１は伝送チャネルにクロック信号が伝送される本発明による同期伝送システムを示す。
図１２は受信機側に１以上のデータ・チャネルからクロック信号を作成する本発明による非同期伝送システムを示す。
好ましい実施例の説明
エンコーダ
図１は本発明によるエンコーダＫを示す。このエンコーダは直並列変換器ＳＰ０１、論理回路及び並直列変換器ＰＳ０１を含む。クロックｃｌｋからのクロック信号は、同期目的に必要とされる。
直並列変換器ＳＰ０１は、Ｎビットの複数グループ、いわゆる複数のワードＯによる着信データを例えばクロックｃｌｋから入力されるクロック信号の正極性エッジ又は負極性エッジで読み込みをし、これによって直並列変換を行うシフト・レジスタに基づいていてもよい。このクロック信号は矩形波又は正弦波の形状を有していてもよい。次に、符号化されるべき各ワードＯは、クロック信号の第Ｎ周期毎にシフト・レジスタ内の第２段に移動される。このサンプリング信号は、例えば分周形のバイナリ・カウンタにより第Ｎ周期毎に発生される。更に、反転値も直並列変換器ＳＰ０１の出力から得ることができる。
論理回路はワードにおけるサンプリングしたＮビットのデータを読み込み、かつチェック・ビットと呼ばれるＮビットの補数部を発生する。非符号化ワードの複数のビットと共に、２Ｎビット符号のいわゆる符号ワードＫＯを発生する。論理回路は、好ましくは、ＮＯＲ−ＮＯＲ、又はＡＮＤ−ＯＲのように、機能的に完全な２レベル・ゲート構造を含む。
符号の特性は、以下で説明するハードウエアとまとめて説明される。次に、符号は、光ファイバ通信に好適な符号に適応するように更に特徴付けられる。
符号特性
１．符号化データは、非符号化データの２倍数のビットを含む必要がある。これは、符号化側で使用したクロック帯域幅と同一のものを復号化側で使用できるようにするためである。以下の２例では、４ビットのデータを含むワードＯは、８ビットを備えた符号ワードＫＯへ符号化される。
２．１符号ワードＫＯにおける半分のビットは、好ましくは、ワードＯに含まれるビットを備える。その代わりに、特に反転データが直並列変換器の出力から得られるときは、符号ワードＫＯにおける半分のビットはこれらの反転データを含むことができる。これらのビットは、本質的に符号ワードＫＯの最初の半分に設定されてもよい。これは、多重化が開始可能となる前にデータを揃えるためにバッファ、例えばパイプ・ライン処理段を必要としないときは、並直列変換器ＰＳ０１をより簡単にすることができるためである。
３．その結果の符号は、更に好ましくは、いわゆる直流安定性により特徴付けられる。即ち、符号は０と同数の１を含む必要がある。この必要条件は、直流安定性がシステムに含まれる低い下側遮断周波数又は高いダイナミック特性の増幅器を必要とするためである。この直流安定性は、好ましくは、統計的又は厳密となる。個々の符号ワードが異なる数の１及び０を含み得るといえ、統計的な直流安定性は、符号ワードが０と同一数の１を平均的に含む必要があることを意味する。厳密な直流安定性は、個別的な各符号ワードが０と同数の１を含む必要があることを意味する。更に、その結果の符号は、デコーダにおいて十分に高い下側遮断周波数を保証するように、相互に同一種、即ち１又は０の予測可能な最大数の連続シンボルを含む必要もある。
４．各符号ワードは、勿論、各ワードに固有でなければならない。
５．復号化機構を最も可能とする範囲に簡単化するために、単に着信するビット・ストリーム上で同期できることが必要である。従って、自己同期符号を使用する必要がある。即ち発生した符号は、復号化に以前にデータ・シフト手順が発生しても、それ自身の特性を保持している必要がある。要するに、これは、例えば、データ・ビット・ストリームにおけるシフト処理において単一の符号ワードが固有のままであるために、又は１のみ及び０のみを含む複数のワード用の複数の符号ワードが固有のままであるために十分となる。更に厳密な必要条件は、全ての符号ワードがビット・ストリーム・シフト処理において固有のままであることが必要である。そのときは、デコーダにおける同期を再生する論理がより簡単になる。
必ずではないが、ハードウエア実施を簡単できる更なる符号特性は、複数の符号ワードＫＯにおける２Ｎビットのうちの少なくとも１ビットが、ワード０におけるＮビットのうちの１ビットの反転値からなることである。複数の反転ビットからなる複数の符号ワードＫＯにおけるビット数は、好ましくは、他の条件も考慮して、最大化される。直並列変換器ＳＰ０１の出力として直接、反転値が得られるときは、論理回路を更に簡単化することができる。
並直列変換器ＰＳ０１はセレクタ・ツリーにより実施され得る。符号化データの複数の第１ビットが非符号化ビットと同一であるということは、即ちこれらのビットが如何なる形式の論理手順の対象でなかったということは、サンプリングの直ぐ後で多重化手順を実行可能とし、一方、符号の他の半分は論理回路より処理される。これは、不必要な符号の更なる記憶をさせる。
log2Ｎビットのバイナリ・カウンタを含むバイナリ・カウンタは、直並列変換器ＳＰ０１及び並直列変換器ＰＳ０１に対してクロック信号を発生するために必要である。このカウンタは、シーケンス「÷２」（divide-by-two）構造を使用して実施される。
遅延ブロックＤはデータとクロックとの間の同期及び整合に使用される時間遅延を発生させる。時間遅延は周波数、技術及び論理回路の設計に依存する。遅延ブロックＤはある状態では必要ない。本発明の符号化方法は、非常に簡単な実施及び信頼性のある伝送を提供する。
デコーダ
図２は本発明のデコーダＡＫを示す。このデコーダは、複数の符号ワードＫＯを含むエンコーダからの複数の符号ワードＫＯ’を復号することを意図しており、これらの符号ワードＫＯ’には、中でも、エンコーダＫとデコーダＡＫとの間の伝送チャネルで雑音が付加されている。このデコーダは、直並列変換器ＳＰ０２、論理回路、比較器及び並直列変換器ＰＳ０２を含む。クロックｃｌｋからのクロック信号は、同期のために使用される。
直並列変換器ＳＰ０２はエンコーダＫにおける直並列変換器ＳＰ０１の速度の２倍の速度で符号ワードを読み込む必要がある。これは、通常の直並列変換器及び２倍周波数クロックにより達成できるといえ、エンコーダの電子部品の特性及びエンコーダを実施するための技術に不必要な制限に帰結する。更に、着信するビット・ストリームを調べ、このビット・ストリームに正しく同期することも必要である。本発明の直並列変換器ＳＰ０２は以下、別の項で説明する。
この論理回路はエンコーダＫを参照して説明した論理回路と同一である。入力データは、エンコーダの入力で元のＮ非符号化データ・ビットから発生した２Ｎ符号化データ・ビットＫＯ’の半分０’と同一である。
出力データＫＯ”は、比較器において直並列変換器ＳＰ０２からのサンプリング・データＫＯ’とビット毎に比較される。この比較は、特にチェック・ビットに関連して行われる。
ビット毎の比較が所定の結果を与え、例えば複数のビットが一致していれば、非符号化即ち復号されたデータ・ワードＯ’は、並直列変換器ＰＳ０２にサンプリング入力されて直列ビット・ストリームに再び変換される。
エンコーダの直並列変換器
本発明によれば、直並列変換器ＳＰ０２は、直並列変換器ＳＰ０２に接続されたクロックの周波数の２倍であるビット速度で直列ビット・ストリームにおけるビットをデマルチプレックスすることを意図している。符号ワードが２νのビット速度を有するものと仮定する。そのときは、周波数ｖ、即ちもとの非符号化ビット・ストリームの周波数と同一の周波数を有するクロックによるクロッキングが可能である。その解決法は、クロック信号の正極性及び負極性エッジの両方を使用することにより見出される。直並列変換器ＳＰ０２は、更に直列ビット・ストリームにおける全てのビットを読み込み、かつ読み込まれる各ビットに対して、最後に読み込まれた２Ｎビットを完全にデマルチプレックスを実行するようにされている。これによって、同期はより簡単になり得る。
直並列変換器ＳＰ０２は、特に以下で説明するようにして実施されてもよい。
図３には本発明により、４ビットの符号ワードＫＯ’用を意図した直並列変換器ＳＰ０２が示されている。変換器ＳＰ０２は、第１のシフト・レジスタＳＲ１及び第２のシフト・レジスタＳＲ２を含み、いずれも長さ４、かつ４つのセレクタＳ１、Ｓ２、Ｓ３、Ｓ４を有する。第１のシフト・レジスタＳＲ１は４つのラッチＬ１１、Ｌ２２、Ｌ３１、Ｌ４２を含み、第２のシフト・レジスタＳＲ２はＬ１２、Ｌ２１、Ｌ３２、Ｌ４１を含む。
ラッチＬｘ１（ｘ＝１、２、３、４）は、クロック信号のロー・レベルでクロッキングするようにされている。従って、ラッチＬｘ２（ｘ＝１、２、３、４）はクロック信号のハイ・レベルでクロッキングするようにされている。
従って、直並列変換器ＳＰ０２の各セグメントは、２つのラッチを含み、第１のラッチＬｘ１はクロック信号のロー・レベルでクロッキングされ、従って透過モードにある。第２のラッチＬｘ２は阻止モードにある。透過モードにあるラッチは不安定、また阻止されラッチは安定とみられる。阻止されたラッチは、ラッチ入力におけるデータ変化に不感動である。
セレクタＳ１、Ｓ２、Ｓ３、Ｓ４はレベル・トリガされ、かつクロック信号のハイ・レベルでラッチＬｘ１からのデータ、またクロック信号のロー・レベルでラッチＬｘ２からのデータを選択するようにされている。
セレクタ入力はＡ及びＢにより表されている。Ａ入力はラッチＬｘ１の出力に接続され、またＢ入力はラッチＬｘ２の出力に接続されている。そのクロック信号は、正しい安定なセレクタ入力を選択するために使用され、これによってクロック信号のエッジ間で安定したデータを得る。理論的には、直並列変換器ＳＰ０２の機能を保持している間に、不安定なセレクタ入力を選択することも可能である。
図３では、Ｎ＝２であるが、直並列変換器ＳＰ０２はＮに容易にスケール設定することができる。任意のＮの場合に、直並列変換器ＳＰ０２は、４Ｎラッチ及び２Ｎセレクタを含む。
ここで図４を参照して直並列変換器ＳＰ０２の動作を更に詳細に説明する。
４ビットＫＯ’の複数グループによる直列ビット・ストリームの符号化データが直並列変換器ＳＰ０２の入力に到達する。与えられた時点で出力ｕ４１、ｕ３１、ｕ２１及びｕ１１上に値ａ１、ａ２、ａ３及びａ４が存在する。
クロック信号の正極性エッジが発生すると、即ちクロック信号がロー・ステートからハイ・ステートへ移行する。従って、ラッチＬｘ１（ｘ＝４，３，２及び１）は阻止され、出力にそれらのデータを保持している。ラッチＬ１２により１ビットのデータが読み込まれ、これによって全てのラッチＬｘ２（ｘ＝４、３、２及び１）は値１を１ステップだけシフトさせ、即ち右へ増加させるので、出力ｕ４２、ｕ３２、ｕ２２及びｕ１２上に値ａ２、ａ３、ａ４及びａ５が得られる。これらのラッチは、いわゆる透過状態にある。セレクタＳ４、Ｓ３、Ｓ２、Ｓ１は、クロック信号がそのハイ・ステートにあるときに、それぞれの出力Ｕ４、Ｕ３、Ｕ２、Ｕ１上に、入力Ａに見出される値、即ち出力Ｕ４１、Ｕ３１、Ｕ２１、Ｕ１１上に存在する値を有する。従って、出力Ｕ４、Ｕ３、Ｕ２、Ｕ１上に値ａ１、ａ２、ａ３及びａ４が得られる。
次いで、負極性の側面が現れて、クロック信号がハイ・ステートからロー・ステートに移行する。次いで以下が適用される。ラッチＬｘ１は透過となり、出力ｕ４１、ｕ３１、ｕ２１及びｕ１１上に値ａ３、ａ４、ａ５、ａ６が得られる。ラッチＬｘ２は阻止され、出力ｕ４２、ｕ３２、ｕ２２及びｕ１２上の値ａ２、ａ３、ａ４、ａ５は保持される。セレクタＳ４、Ｓ３、Ｓ２、Ｓ１は、それらの出力Ｕ４、Ｕ３、Ｕ２、Ｕ１上に、入力Ｂに存在する値、即ち出力Ｕ４２、Ｕ３２、Ｕ２２、Ｕ１２からの値を有する。従って、出力Ｕ４、Ｕ３、Ｕ２、Ｕ１上に値ａ２、ａ３、ａ４、ａ５が得られる。
理解されるように、次のクロック信号のエッジ後に出力Ｕ４、Ｕ３、Ｕ２及びＵ１上に値ａ３、ａ４、ａ５及びａ６が得られ、かつ次のクロック信号のエッジで値ａ４、ａ５、ａ６及びａ７が得られる。従って、読み込まれた最後の４ビットの完全なデマルチプレックス処理は、クロック信号の各正極性エッジ及び各負極性エッジ後に得られる。要するに、セレクタＳ４、Ｓ３、Ｓ２、Ｓ１は、ラッチの不安定出力を選択する恐れがある。しかしながら、これは、なによりも、出力におけるトランジェントの危険性に帰結し、これがこの方法を不確かなものにしてしまう。
図５は他の実施例の直並列変換器ＳＰ０１０２を示し、これもまた４ビットを備えた符号ワードＫＯ’の直並列変換を意図している。この変換器は、２つのＭＳフリップ・フロップＭＳ１１、ＭＳ２１を含む第１のシフト・レジスタＳＲ１０１と、２つのＭＳフリップ・フロップＭＳ１２、ＭＳ２２を含む第２のシフト・レジスタと、４つのセレクタＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４とを含む。
この実施例では、複数のＭＳフリップ・フロップ、即ち真でエッジ・トリガされる少なくとも複数のフリップ・フロップ、即ちエッジの後で到達する入力データの変化に不感動なフリップ・フロップを使用する必要がある。
シフト・レジスタＳＲ１０１、ＳＲ１０２は並列に配列されている。第１のシフト・レジスタＳＲ１０１におけるＭＳフリップ・フロップＭＳ１１、ＭＳ２１は、クロック信号の正極性エッジでクロッキングするようにされ、また第２のシフト・レジスタＳＲ１０２におけるＭＳフリップ・フロップＭＳ１２、ＭＳ２２は、クロック信号の負極性エッジでクロッキングするようにされている。
セレクタの入力はＡ及びＢにより表されている。Ａ入力は、順にＭＳフリップ・フロップＭＳ１１、ＭＳ１２、ＭＳ２１、ＭＳ２２の出力Ｖ１１、Ｖ１２、Ｖ２１、Ｖ２２に接続されている。Ｂ入力は、順にＭＳフリップ・フロップＭＳ１２、ＭＳ１１、ＭＳ２２、ＭＳ２１の出力Ｖ１２、Ｖ１１、Ｖ２２、Ｖ２１に接続されている。セレクタＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４は、クロック信号がハイのときはＡ入力から、またクロック信号がローのときはＢ入力からのデータを選択するようにされている。セレクタＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４の出力は、Ｖ１、Ｖ２、Ｖ３、Ｖ４により表されている。
図６は直並列変換器ＳＰ０１０２の実施例についての機能テーブルである。
提案された符号の実施は、クロック信号の両エッジを使用し、これによって倍クロック周波数の必要性をなくしている。本発明によれば、直並列変換器は任意のＮを使用するようにスケール設定されてもよい。
符号化された信号におけるビット・ストリームの周波数を２倍にすることにより、かつ連続するシンボル、即ち１又は０の数を制限すると共に最小化することにより、使用される増幅器の下側遮断周波数に対する要求が軽減される。これは、これらの増幅器１の構造を大幅に容易にする。
最後に読み込んだ２Ｎビットの完全なデマルチプレックス処理は読み込んだ各ビットについて実行されるので、データの読み込みに関連する複雑な同期論理は避けられている。
符号テーブル及び論理機能の例
以下、図７〜１０を参照して本発明により可能な構成の符号テーブル及び論理機能の２例を説明する。
以下の符号必要条件は、両例に適用可能である。
・ワード長は４（Ｎ＝４）であることが必要であり、かつ符号ワード長は８（２Ｎ＝８）であることが必要である。
・符号ワードＫＯにおける８ビットのうちの４ビットは、４ビットの入力データからなる必要があり、かつこれらのビットは本質的に符号ワードＫＯの先頭で見出される必要がある。
・異なる１６ワードの可能性を表す１６符号ワードＫＯは、勿論、異なっている必要がある。
・符号ワードＫＯにおける８ビットのうちの少なくとも１ビットは、４ビットの入力データのうちの１つの反転値を備えている必要がある。
第１の例では、符号に以下の必要条件が設定される。
・符号は、厳密に直流安定性がある必要がある。
・ビット・ストリームシフト処理において００００及び１１１１の符号ワードのみが固有のままであることが必要である。
その結果の符号テーブルを図７に示し、かつ論理回路に必要な対応の関数を図８に示す。図示のように、位置１、２、３及び５に４非符号化ビットが存在する。これは、本質的に符号順序の先頭に配置されるので許容される。全ての非符号化ビットが最初に来ること、厳密な直流安定性が確立されていること、及びテーブルにおける全ての符号ワードがビット・ストリーム・シフト処理において固有のままであることの必要条件は、機能している符号に帰結しないことを示すといえる。必要条件はそれ自体が相反する。
変換器をＮ＝４に適用するために再度スケール設定するときは、この例に従って符号化データを完全に復号化するために、図３及び５に示す直並列変換器ＳＰ０２，ＳＰ０１０２が使用されてもよいことに注意すべきである。
第２の例では、前述の必要条件に加えて以下の符号必要条件が適用される。
・符号は統計的に直流安定となる必要がある。
・全ての符号ワードＫＯはビット・ストリーム・シフト処理において固有のままであることが必要である。
その結果の符号テーブルは図９に示されており、また対応する論理回路機能は図１０に示されている。
両符号テーブルは反転可能である。即ちワード０が反転されると、符号ワードＫＯも反転される。これは特に光伝送システムにおいて望ましい。
伝送システム
前述のエンコーダ及びデコーダは、伝送システム、特にマルチ・チャネル光ファイバ伝送システムにおけるチャネル符号化に便宜的に使用されてもよい。このような２システムを以下で説明する。
１．図１１に示すように、１チャネルがクロック信号を伝送する同期伝送。
２．図１２に示すように、受信機で１つ以上のデータ・チャネルからクロック信号が再生される非同期伝送。
同期送信システム及び非同期送信システムは、共に送信機側Ｓ及び受信機側Ｍを含む。
同期の場合に、伝送システムは５伝送チャネルを含み、そのうちの４チャネルＴはデータ伝送チャネルであり、１チャネルＣｌｋＴはクロック信号Ｃｌｋを伝送するために使用される。各チャネルは、送信機側Ｓ及び受信機側Ｍの両者における増幅器Ｆに接続されている。各データ・チャネルは、送信機側ＳのエンコーダＡ、及び受信機側ＭのデコーダＡＫに接続されている。これらのエンコーダＫ及びデコーダＡＫは、前述の形式である。デコーダＡＫは、好ましくは、図３に示し、かつ説明したように直並列変換器ＳＰ０２を含む。伝送されたクロック信号Ｃｌｋは、デコーダＡＫに着信するデータを同期させるために使用される。
非同期の場合に、伝送システムは４チャネルＴを含み、全てのチャネルはデータ伝送用である。この場合に、各チャネルは、いずれも送信機側Ｓ及び受信機側Ｍの増幅器Ｆに接続されている。各チャネルは更に送信機側ＳのエンコーダＫ、及び受信機側ＭのデコーダＡＫに接続されている。デコーダＡＫは、好ましくは、以上で説明したように、直並列変換器ＳＰ０２を含む。デコーダＡＫに着信するデータに同期するために受信側の１以上のデータ・チャネルからクロック信号Ｃｌｋを再生することが必要である。これは、クロック再生機能
0003963483.tif 000002
において、例えばフェーズ・ロックド・ループ構成により実施される。
本発明は選択した任意数のチャネルにより実施されてもよいことを理解すべきであるが、図１１及び１２は４チャネルでのデータ伝送用のシステムを示している。各チャネルは送信機側ＳにおけるエンコーダＫと、受信機側におけるデコーダＡＫとを含む。
同期伝送の場合に、下側遮断周波数は、主として受信機側Ｍの増幅器Ｆの性能により決定される。非同期伝送の場合では、下側遮断周波数はクロック再生機能
0003963483.tif 000003
によっても決定される。
本発明によるチャネル符号化により、下側遮断周波数が上方に移動し、その程度は関係する符号化の機構に依存している。そこで、データを喪失することなく、１のみ又は０のみからなる選択された数のワードを伝送することが可能となる。
複雑な符号化ハードウエア及び復号化ハードウエアの必要性は、システム・クロック周波数を増加させることを必要とすることなく、符号特性を正確に定義することにより、最小化が可能である。更に、ビット誤り率もインテリジェント形の符号を導入することにより、軽減することができる。
本発明は、ブロック符号を使用して高い伝送速度、特にＧビット／ｓ領域における伝送速度で複雑化させることなく、信頼性のある符号化及び復号化する構造及び方法を含む。
本発明は、以上で説明し、かつ示した実施例に限定されないこと、及びその変形は以下の請求の範囲内に含まれ得ることを理解すべきである。
【図１】
0003963483.tif 000005
【図２】
0003963483.tif 000006
【図３】
0003963483.tif 000007
【図４】
0003963483.tif 000008
【図５】
0003963483.tif 000009
【図６】
0003963483.tif 000010
【図７】
0003963483.tif 000011
【図８】
0003963483.tif 000012
【図９】
0003963483.tif 000013
【図１０】
0003963483.tif 000014
【図１１】
0003963483.tif 000015
【図１２】
0003963483.tif 000016