(57)【特許請求の範囲】
【請求項１】
対向するノード装置から送られて来る現用伝送路及び予備伝送路間の第１の相対位相差及び各伝送路のパス誤りを受信する受信部と、
該第１の相対位相差に基づき、各パス誤りの位相合わせを行う第１の遅延制御部と、
同一位相の各パス誤りに基づき自装置に障害が発生したか否かを判定する故障判定部と、
該パスの低速伝送路側の誤りを検出するパス誤り検出部と、
該低速伝送路側パス誤りと該対向ノード装置からの該パス誤りとの相対位相差を示す第２の相対位相差を検出する相対位相差検出部と、
該第２の相対位相差に基づき、該対向ノード装置からの該パス誤りと該低速伝送路側パス誤りとの位相を合わせる第２の遅延制御部とを有し、
該故障判定部が、同一位相の各パス誤りに基づき、自装置に障害が発生したか否かを判定することを特徴としたノード装置。
【請求項２】
請求項１において、
該受信部が、さらに該対向ノード装置から各伝送路の主信号誤り演算結果を受信し、該第１の遅延制御部が、該第１の相対位相差に基づき、各パス誤り及び各主信号誤り演算結果の位相を合わせ、故障判定部が、同一位相の各パス誤り及び各主信号誤り演算結果に基づき自装置に障害が発生したか否かを判定することを特徴としたノード装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はノード装置に関し、特に、故障発生時に現用系から予備系に切替を行うノード装置に関する。
【０００２】
近年、通信の発達に伴い、情報の高速化、大容量化、及びマルチメディア化が進んでいる。このような情報を伝送するネットワークにおいては、ネットワークの信頼性及び運用性の向上のために、発生した故障個所を如何に速く特定してネットワークを復旧させるかが重要である。
【背景技術】
【０００３】
図10は、リング切替方式を採用した一般的なネットワークを示している。このネットワークは、挿入分岐多重変換ノード装置(ADM:Add/Drop multiplexer)101，201及び中継ノード装置(以下、THRUノードと称することがある。)3001，3002を備えている。
【０００４】
挿入分岐多重変換ノード装置101，201は共に挿入及び分岐機能を備えている。同図においては、特に、ノード装置101からノード装置201に信号を送信する場合が示されており、ノード装置(以下、ADDノードと称することがある。)101には、挿入機能のみが示され、ノード装置(以下、DROPノードと称することがある。)201には、分岐機能のみが示されている。
【０００５】
ADDノード101、THRUノード3001、DROPノード201、及びTHRUノード3002は、この順に外回り高速伝送路(line又はSection)4001〜4004（以後、符号400で総称することがある。）でリング状に接続され、逆の順に内回り高速伝送路5001〜5004（以後、符号500で総称することがある。）でリング状に接続されている。
【０００６】
ADDノード101は、現用低速インタフェース201、予備低速インタフェース202、セレクタ24、及び挿入機能部110を備え、DROPノード201は、分岐機能部210、セレクタ41、現用低速インタフェース401、及び予備低速インタフェース402を備えている。また、ADDノード101には、オペレーション端末700が接続されている。
【０００７】
ADDノード101において、低速伝送路6001，6002から入力されたパス単位の主信号（例えば、VC3/VC4/VC4-4C）は、それぞれ、低速インタフェース201，202を経由してセレクタ24に与えられる。
【０００８】
セレクタ24は、現用低速インタフェース201からの主信号を選択し、この選択した主信号を挿入機能部110を経由して外回り高速伝送路4001及び内回り高速伝送路5001に送出する。
【０００９】
外回り高速伝送路4001に送出された主信号は、THRUノード3001、伝送路4002を経由してDROPノード201に伝送され、内回り高速伝送路5001に送出された主信号は、THRUノード3002、内回り高速伝送路5002を経由してDROPノード201に伝送される。
【００１０】
DROPノード201において、分岐機能部210は、伝送路4002，5002から分離した主信号をセレクタ41に与える。セレクタ41は、例えば、現用の伝送路4002から分離した主信号を選択して、現用低速インタフェース401及び予備低速インタフェース402を経由して低速伝送路6003，6004に送出する。
【００１１】
これにより、低速伝送路6001から入力された主信号は、現用低速インタフェース201、現用の伝送路4001，4002、及び現用低速インタフェース401を経由して低速伝送路6003に送出される。
【００１２】
また、同一の主信号は、予備用インタフェース402を経由して低速伝送路6004に送出される。
【００１３】
DROPノード201は、パス単位で伝送品質を監視しており、現用の高速伝送路4001又は4002に異常（信号の劣化等）が発生した場合、セレクタ41に対して品質の良い（障害の発生していない）予備の高速伝送路5001，5002経由の主信号を選択するように指示する。これにより、品質の良い安定したサ−ビスを提供することが可能になる。
【００１４】
しかしながら、ADDノード101において、現用低速インタフェース201の異常に起因するエラーが主信号に発生した場合、このエラーを含む主信号は、現用の伝送路4001及び予備の伝送路5001に共に送出される。
【００１５】
DROPノード201において、セレクタ41が、伝送路4002を経由した主信号から伝送路5002を経由した主信号に切り替えても伝送路5001，5002を経由した主信号にもエラーが含まれているため、主信号エラーは継続する。また、この無意味な切替は伝送品質を著しく劣化させてしまう。
【００１６】
また、外回り/内回り伝送路長（現用／予備伝送路長）による主信号遅延（ADDノード101からDROPノード201に到達する迄の時間差）に起因する主信号抽出伝送路の切替が交互に発生し続け、オペレーションシステムへの切替通知の多発により制御通信トラフィックの増大および保守作業の混乱を招く可能性がある。
【００１７】
従って本発明では、故障発生時に現用系から予備系に切替を行うノード装置において、伝送品質を劣化させる障害がノード装置又は伝送路のいずれで発生したかを判別することを課題とする。
【発明の開示】
【００１８】
(1)上記の課題を解決するため、本発明の応用例としてのノード装置（例えば、DROPノード）は、対向するノード装置（例えば、ADDノード）から現用伝送路及び予備伝送路に同時に送出された主信号を受信して両者の相対位相差を検出する相対位相差検出部と、各伝送路を経由するパス誤りを検出するパス誤り検出部と、該相対位相差及び各パス誤りを該対向ノード装置（ADDノード）に送信する送信部と、を備えている。
【００１９】
すなわち、図３において、例えば、DROPノード200は対向するADDノード100に“相対位相差”及び“パス誤り”を送信することができる。
【００２０】
相対位相差検出部37は、ADDノード100から現用伝送路400及び予備伝送路500に同時に送出された主信号の相対位相差を検出する。パス誤り検出部は両伝送路のパス誤り、例えば、SDH(Synchronous Digital Hierarchy)におけるPOH(Path OverHead)のB3バイトの誤り数を検出し、送信部は、相対位相差及び各パス誤りを、例えばG1バイトでADDノード100に送信する。
【００２１】
これにより、ADDノード100は、相対位相差及び各パス誤りに基づき、現用伝送路、予備伝送路、又は自装置自身に障害が発生したか否かを判別することが可能になる。
【００２２】
すなわち、ADDノード100では、相対位相差に基づいて、両パス誤りを同位相で比較する。そして、ADDノード100は、例えば1)各パス誤りが“誤り”を示さないとき、現用/予備伝送路及び自装置が共に正常であると判定し、2)一方のパス誤りのみが“誤り”を示すとき、このパス誤りに対応する伝送路に障害が発生したと判定し、3)各パス誤りが同じ“誤り”を示すとき、自装置自身で障害が発生したものと判定できる。
【００２３】
従って、この判定は、同位相の各パス誤りに基づいて行われているため、現用及び予備伝送路の伝送遅延差に起因する切替誤りを無くすことが可能となる。
(2)また、上記(1)においては、該現用伝送路及び該予備伝送路からの各主信号の誤り演算を行う主信号誤り演算部をさらに有し、該送信部が、該相対位相差、各パス誤り、各主信号誤り演算結果を該対向ノード装置（ADDノード）に送信することが可能である。
【００２４】
すなわち、図３において、例えば、DROPノード200は対向するADDノード100に“相対位相差”、“パス誤り”、及び“主信号誤り演算結果”を送信することができる。
【００２５】
ADDノード100が現用伝送路及び予備伝送路に主信号を同時に送出する。これを受信したDROPノード200では、相対位相差検出部37が、両主信号の相対位相差を検出する。
【００２６】
主信号誤り演算部は、現用伝送路又は予備伝送路から受信した各主信号の誤り演算、例えばCRC演算をそれぞれ行う。パス誤り検出部は、現用伝送路及び予備伝送路を経由するパス誤りを検出する。送信部は、相対位相差、２つのパス誤り、及び２つの主信号誤り演算結果を対向するADDノード100に送信する。
【００２７】
これらの相対位相差、パス誤り、及び主信号誤り演算結果に基づき、対向ADDノード100は、自装置自身が障害を発生しているか否かを判定することが可能になる。
【００２８】
なお、主信号誤り演算部は、必ずしも主信号が誤り無く伝送されているか否かを演算するものではなく、例えば、２つの主信号のCRC演算による余りが等しいことにより２つの主信号が等しいと判断するために演算を行ってもよい。
【００２９】
２つの主信号に同じ誤りが発生している場合、２つの主信号のCRC演算結果（余り）は同じになる。
(3)また、本発明の別の応用例としてのノード装置（例えば、DROPノード200）は、対向するノード装置（例えば、ADDノード100）から現用伝送路及び予備伝送路に同時に送出された主信号を受信して両者の相対位相差を検出する相対位相差検出部と、各伝送路のパス誤りを検出するパス誤り検出部と、該相対位相差及び各パス誤りに基づき、障害を検出する障害検出部と、該対向ノード装置（ADDノード100）に該障害を通知する送信部と、を備えている。
【００３０】
すなわち、同図において、例えば、DROPノード200は、“相対位相差”及び“パス誤り”に基づき障害を検出し、この障害（例えば、伝送路障害、対向するADDノードの障害）を対向するADDノード100に通知することができる。
【００３１】
上記の請求の範囲１の発明と同様に、相対位相差検出部が相対位相差を検出し、パス誤り検出部が両伝送路のパス誤りを検出する。本発明が請求の範囲１の発明と異なる点は、ADDノード100が、自装置の障害を判定する代わりに、障害検出部が、例えば、ADDノード100の障害を検出し、この障害を送信部がADDノード100に通知することである。
【００３２】
これにより、ADDノード100は、自装置に障害が発生した否かを知ることが可能になる。
【００３３】
なお、例えば、ネットワーク構成が、ADDノード100も現用伝送路と予備伝送路の切替に関わっているような場合、DROPノード200の障害検出部は、現用伝送路又は予備伝送路の障害を検出して、この障害をADDノード100に通知する。これにより、ADDノード100は、現用伝送路及び予備伝送路の切替が可能になる。
(4)また、上記(3)において、各伝送路からの主信号の誤り演算を行う主信号誤り演算部をさらに有し、該障害検出部が、該相対位相差、各パス誤り及び各主信号誤り演算結果に基づき障害を検出し、該送信部が該障害を該対向ノード装置（例えば、ADDノード100）に通知することができる。
【００３４】
すなわち、同図において、例えば、DROPノード200は対向するADDノード100に“相対位相差”、“パス誤り”、及び“主信号誤り演算結果”に基づき障害を判定し、この障害をADDノード100に通知することができる。
【００３５】
上記の請求の範囲３の発明において、さらに、主信号誤り演算部が、現用伝送路及び予備伝送路からの各主信号の誤り演算を行い、障害検出部が、相対位相差、各パス誤り、及び各主信号誤り演算結果に基づき、ADDノード100、現用伝送路、又は予備伝送路の障害を検出し、送信部が該障害をADDノード100に通知する。
【００３６】
これによっても、ADDノード100は、自装置自身の障害を知ることが可能になる。
(5)また、上記(1)において、該送信部が、相対位相差をパスオーバヘッドの未使用部を使用して送信してもよい。
(6)また、本発明のさらに別の応用例としてのノード装置（例えば、ADDノード100）は、対向するノード装置（例えば、DROPノード200）から送られて来る現用伝送路及び予備伝送路間の相対位相差及び各伝送路のパス誤りを受信する受信部と、該相対位相差に基づき、各パス誤りの位相合わせを行う遅延制御部と、同一位相の各パス誤りに基づき自装置に障害が発生したか否かを判定する故障判定部とを備える。
【００３７】
すなわち、同図において、例えば、ADDノード100は、対向するDROPノード200から送信されて来た“相対位相差”及び“パス誤り”に基づき自装置自身の障害を判定することができる。
【００３８】
ADDノード100の受信部は、DROPノード200から送られて来る現用伝送路及び予備伝送路の相対位相差、及び各伝送路のパス誤りを受信する。ADDノード100の遅延制御部は、相対位相差に基づき両パス誤りの位相を合わせ、ADDノード100の故障判定部は、同一位相の各パス誤りに基づき自装置の、例えば現用主信号送信部に障害が発生したか否かを判定する。
【００３９】
これにより、ADDノード100は、自装置に障害が発生したことを判別することが可能になる。
(7)また、上記(6)において、該受信部が、さらに該対向ノード装置（DROPノード200）から各伝送路の主信号誤り演算結果を受信し、該遅延制御部が、該相対位相差に基づき、各パス誤り及び各主信号誤り演算結果の位相を合わせ、該故障判定部が、同一位相の各パス誤り及び各主信号誤り演算結果に基づき障害が発生したか否かを判別することが可能である。
【００４０】
すなわち、同図において、ADDノード100は、対向するDROPノード200から送信されて来た“相対位相差”、“パス誤り”、及び“主信号誤り演算結果”に基づき、自装置の障害を判定することができる。
【００４１】
ADDノード100において、受信部は、対向するDROPノード200からさらに現用伝送路及び予備伝送路の各主信号誤り演算結果を受信する。遅延制御部は、該相対位相差、各主信号誤り演算結果、及び各パス誤りの位相を合わせる。
【００４２】
故障判定部は、遅延制御部の出力、すなわち同位相の両主信号誤り演算結果及び両パス誤りに基づき、例えば、自装置に障害が発生したか否かを判別する。
【００４３】
すなわち、故障判定部は、例えば、両主信号誤り演算結果を比較し、その結果＝“一致”であるとき、伝送路に障害が発生していないと認識し、さらに、パス誤りが“誤り”を示すとき、自装置の現用主信号送信部（例えばインタフェース部）に障害が発生したと認識することが可能である。
【００４４】
なお、故障判定部は、現用伝送路又は予備伝送路の障害が発生した否かを判定することも可能である。
【００４５】
しかしながら、ADDノード100において、低速伝送路600から入力された主信号パスに既にエラーが発生している場合、現用低速インタフェース201の故障と判定されしまう。そこで、低速インタフェース20のパス誤りを検出した場合、現用低速インタフェース201の故障判定を除いておく必要がある。
(8)そこで、本発明は、上記(6)において、該パスの低速伝送路側の誤りを検出するパス誤り検出部と、該相対位相差を第１の相対位相差としたとき、該低速伝送路側パス誤りと該対向ノード装置（DROPノード200）からの該パス誤りとの相対位相差を示す第２の相対位相差を検出する相対位相差検出部と、該遅延制御部を第１の遅延制御部としたとき、該第２の相対位相差に基づき、該対向ノード装置（DROPノード200）からの該パス誤りと該低速伝送路側パス誤りとの位相を合わせる第２の遅延制御部とをさらに有し、該故障判定部は、同一位相の各パス誤りに基づき、自装置に障害が発生したか否かを判定するようにしたことを特徴としている。
【００４６】
すなわち、同図において、例えば、ADDノード100は、対向のDROPノード200から与えられた“第１の相対位相差”及び“パス誤り”と、自装置で検出した“第２の相対位相差”及び“低速側パス誤り”に基づき自装置の障害を判定する。
【００４７】
ADDノード100は、パス誤り検出部、相対位相差検出部、及び第２の遅延制御部をさらに備えている。パス誤り検出部は、現用／予備伝送路のパスと同じパスの低速伝送路側のパス誤りを検出する。
【００４８】
相対位相差検出部は、低速伝送路側パス誤りとDROPノード200からの各パス誤りとの相対位相差を示す第２の相対位相差を検出する。第２の遅延制御部は、第２の相対位相差に基づき、DROPノード200からのパス誤りと低速伝送路側パス誤りとの位相を合わせる。
【００４９】
故障判定部は、DROPノード200からの各パス誤り及び低速伝送路側パス誤りに基づき、自装置に障害が発生したか否かを判定する。
【００５０】
このとき、故障判定部は、低速伝送路側パス誤りが“誤り”を示すとき、例えば、自装置に障害が発生していないものとする。
【００５１】
これにより、故障判定部は、低速伝送路側でのパス誤り障害を排除した状態でADDノード又は伝送路の障害を上記と同様に検出することができる。
(9)また、本発明は、上記の本発明において、該受信部が、さらに該対向ノード装置（DROPノード200）から各伝送路の主信号誤り演算結果を受信し、該第１の遅延制御部が、該第１の相対位相差に基づき、各パス誤り及び各主信号誤り演算結果の位相を合わせ、故障判定部が、同一位相の各パス誤り及び各主信号誤り演算結果に基づき自装置に障害が発生したか否かを判定することが可能である。
【００５２】
すなわち、例えば、ADDノード100は、対向するDROPノード200から与えられた“第１の相対位相差”、“パス誤り”、及び“主信号誤り演算結果”と、自装置で検出した“第２の相対位相差”及び“低速側パス誤り”に基づき障害判定する。
【００５３】
ADDノード100において、受信部は、DROPノード200から“第１の相対位相差”、各パス誤り、及び各主信号誤り演算結果を受信する。第１の遅延制御部は、第１の相対位相差に基づき各パス誤り及び各主信号誤り演算結果の位相を同一にする。
【００５４】
第２の遅延制御部は、第２の相対位相差に基づき、低速伝送路側のパス誤りをDROPノード200からの各パス誤りと同一位相にする。
【００５５】
故障判定部は、同一位相の低速伝送路側のパス誤り、DROPノード200からの各パス誤り及び各主信号誤り演算結果に基づき自装置に障害が発生したか否かを判定する。このとき、故障判定部は、低速伝送路側パス誤りが“誤り”を示すとき、例えば、自装置に障害が発生していないものとする。
【００５６】
これにより、ADDノード100は、低速伝送路側から入力された主信号パスに既に誤りが発生している場合、このパス誤りに基づき自装置に障害が発生したと判定することが無くなる。
【発明を実施するための最良の形態】
【００５７】
図１は、本発明に係るノード装置、特に主信号を対向ノード装置に送信するADDノード100の実施例を示している。この実施例では、ADDノード100が低速伝送路600及び高速伝送路400，500から受信した制御信号を処理する機能部のみが示され、主信号を処理する機能部は省略されている。
【００５８】
ADDノード100は、内回り高速伝送路500に接続された内回り検出制御部102、外回り高速伝送路400に接続された外回り検出制御部101、高速伝送路400，500共に接続されたセクション多重部22、並びに検出制御部101，102及びセクション多重部22に接続された送信J1MF制御部21、低速インタフェース201，202（以後、符号20で総称することがある。）に接続されたセレクタ24、並びに検出制御部101，102及びセレクタ24にそれぞれ接続された故障判定部23及び低速入力B3エラー検出部25を備えている。
【００５９】
検出制御部102は、内回り高速伝送路500からそれぞれJ1MFバイト（J1マルチフレームバイト）、CRC(Cyclic Redundancy Check)値、及びB3バイトを検出するMFバイト検出部11、CRC検出部15、及び対向B3検出部16、並びにMFバイト検出部11が検出したJ1MFバイトから“CR”及び“LF”コードを検出するCR/LF検出部12、このCR/LF検出部12の検出結果から内回り/外回りの相対遅延を検出する相対遅延検出部13を備えている。
【００６０】
また、内回り検出制御部102は、送信J1MF制御部21、CR/LF検出部12、及び相対遅延検出部13からの信号に基づき伝送路の遅延を検出する伝送路遅延検出部14、この検出した伝送路遅延量だけ、CRC検出部15、対向B3検出部16、及び低速入力B3エラー検出部25で検出した信号をそれぞれ遅延させて故障判定部23に与える遅延制御部17〜19を備えている。
【００６１】
外回り検出制御部101は、内回り検出制御部102と同様の構成であるが、MFバイト検出部11、CRC検出部15、及び対向B3検出部16が、それぞれ内回り高速伝送路500からJ1MFバイト、CRC値、対向B3バイトを検出することが異なっている。
【００６２】
図２は、本発明に係るノード装置、対向ノード装置（ADDノード）から主信号を受信するDROPノード200の実施例を示している。この実施例では、特に、対向ノード装置から受信した制御信号を処理する機能部のみが示され、主信号を処理する機能部は省略されている。
【００６３】
このDROPノード200は、外回り高速伝送路400から主信号及びJ1MFバイトをそれぞれ検出する主信号検出部311及びJ1MF検出部351、検出された主信号のCRC値D3a及びB3バイトD3bをそれぞれ演算するCRC演算部321及びB3演算部331、演算されたCRC値D4a及びB3バイトD4b（以下、CRC値D3a及びB3バイトD3bを制御情報D3と称することがある。）を未使用バイト3に挿入する制御情報挿入部341、J1マルチフレームから“CR”＋“LF”コードを検出するCR/LF検出部361を備えている。
【００６４】
また、DROPノード200は、主信号検出部312、J1MF検出部352、CRC演算部322、制御情報挿入部342、B3演算部332、及びCR/LF検出部362を備えている。これらの機能は、それぞれ上記の主信号検出部311、J1MF検出部351、CRC演算部321、制御情報挿入部341、B3演算部331、及びCR/LF検出部361と同様であるが、主信号検出部312及びJ1MF検出部352がそれぞれ外回り高速伝送路400の代わりに内回り高速伝送路500の主信号及びJ1マルチフレームを検出することと、制御情報挿入部342がCRC値D4a及びB3バイトD4b（以下、CRC値D4a及びB3バイトD4bを制御情報D4と称することがある。）を未使用バイト4に挿入することが異なっている。
【００６５】
さらに、DROPノード200は、CR/LF検出部361で検出した“CR”+“LF”とCR/LF検出部361で検出した“CR”+“LF”との位相差を検出する相対位相差検出部37と、CR/LF検出部361で検出した“CR”+“LF”と“位相差”（以下、“CR”+“LF”＋“位相差”を制御情報D1と称することがある。）を未使用のMFバイト1に挿入する制御情報挿入部381と、CR/LF検出部362で検出した“CR”+“LF”と位相差（以下、“CR”+“LF”と位相差を制御情報D2と称することがある。）を未使用のMFバイト2に挿入する制御情報挿入部382と、制御情報D1〜D4をセクションに多重するセクション多重部39とを備えている。
【００６６】
動作実施例(1)
本発明のADDノード100（図１参照）及びDROPノード200（図２参照）を図10に示したネットワークに適用した場合における動作実施例(1)を図３〜図７を参照して以下に説明する。
【００６７】
図３は、ADDノード100からDROPノード200への制御信号の流れを示している。
【００６８】
ADDノード100において、現用低速インタフェース201及び予備低速インタフェース201は、それぞれ、低速伝送路6001，6002から受信した制御信号をセレクタ24に与える。セレクタ24は、現用低速インタフェース201からの制御信号を選択して送信J1MF制御部21に与える。
【００６９】
送信J1MF制御部21は、例えば、64フレームのJ1マルチフレームを作成し、このJ1マルチフレームの30フレーム目及び31フレーム目にそれぞれ“CR”コード及び“LF”コードを挿入する。図4(1)は、送信J1MF制御部21が作成したJ1マルチフレームを示している。
【００７０】
送信J1MF制御部21は、外回り高速伝送路400及び内回り高速伝送路500に同一のマルチフレームを送出する。
【００７１】
DROPノード200において、J1MF検出部351，352は、それぞれ、外回り高速伝送路400，500から受信した主信号パスに含まれるJ1マルチフレームを抽出する。CR/LF検出部361，362はJ1マルチフレームに挿入された“CR”及び“LF”を検出する。
【００７２】
同図(2)及び(3)は、J1MF検出部352，351が、それぞれ抽出したJ1マルチフレームとそれらに挿入された“CR”及び“LF”の受信タイミング例を示している。
【００７３】
外回り高速伝送路400と内回り高速伝送路500との伝送遅れは異なるため、同図(3)の外回り“CR”コード及び“LF”コードが、それぞれ、同図(2)の内回りの“CR”コード及び“LF”コードより、１フレーム分だけ遅れて受信されている。
【００７４】
相対位相差検出部37は、外回りと内回りの相対的な位相差を求める。すなわち、検出部37は、早く受信した内回り“CR”コード及び“LF”コードを基準として、遅く受信した外回り“CR”コード及び“LF”コードがどの程度遅れているかを検出する。
【００７５】
制御情報挿入部381，382は、それぞれ、J1MF検出部351，352で抽出されたJ1マルチフレームバイトをフレーム毎に未使用マルチフレームバイト(内回り位相差情報)及び未使用マルチフレームバイト(外回り位相差情報)にコピーすると共に、相対位相差検出部37で検出した相対位相差情報を、例えば“CR”“LF”の次のフレーム（フレーム番号32）に多重する。
【００７６】
同図(4)及び(5)は、位相差情報が挿入された内回りフレーム及び外回りフレーム例を示しており、それぞれフレーム番号32に“0”及び“1”が挿入されている。以後、同図(4)及び(5)にそれぞれ示された内回り/外回り伝送路遅延情報を制御情報D2，D1と称することがある。
【００７７】
CRC演算部321及びB3演算部331は、それぞれ、外回り高速伝送路400から受信した主信号のCRC値D3a及びB3バイトのエラービット数D3bを演算する。制御情報挿入部341は、CRC値D3a及びB3エラービット数D3bを制御情報D3に挿入する。
【００７８】
同様に、CRC演算部322及びB3演算部332は、それぞれ内回り高速伝送路500から受信した主信号のCRC値D4a及びB3バイトのエラービット数D4bを演算し、制御情報挿入部342は、CRC値D4a及びB3エラービット数D4bを制御情報D4に挿入する。
【００７９】
セクション多重部39は、制御情報D1，D2をマルチフレームの未使用バイトに多重し、制御情報D3，D4を未使用バイトに多重した信号を外回り高速伝送路400及び内回り高速伝送路500共に送出する。
【００８０】
図５は、制御情報D1〜D4が、DROPノード200（図２参照）からADDノード100（図１参照）に送信され、ADDノード100において処理される動作を示している。
【００８１】
制御情報D1〜D4は、DROPノード200からADDノード100に外回り高速伝送路4003，4004経由及び内回り高速伝送路5003，5004経由で伝送される。
【００８２】
ADDノード100において、MFバイト検出部11，11'は、それぞれ、内回り高速伝送路500，外回り高速伝送路400から制御情報D1〜D4を受信する。
【００８３】
ADDノード100においては、MFバイト検出部11，11'の一方が受信した制御情報D1〜D4に基づき遅延制御及びデータ処理することが可能である。
【００８４】
同図においては、MFバイト検出部11が、内回り高速伝送路500より受信した制御情報D1〜D4を遅延制御及びデータ処理している。
【００８５】
相対遅延検出部27（図１の検出部12〜14に相当する）は、制御情報D1，D2を検出し、これらの制御情報D1，D2に基づき内回り高速伝送路500と外回り高速伝送路400の相対位相（遅延時間）差を抽出する。
【００８６】
図6(1)及び(2)は、それぞれ相対遅延検出部27が受信した制御情報D2，D1を示している。相対遅延検出部27は、マルチフレーム番号をカウントする64進カウンタ（図示せず）を備え、それぞれ、カウント数＝“30”、“31”、及び“32”のタイミングで内回りJ1バイト＝“CF”、“LF”、及び“内回りと外回りの位相差情報＝0”を抽出する。
【００８７】
相対遅延検出部27は、位相差情報＝“0”であることにより、内回り主信号の方が外回り主信号より先にDROPノード200に到達したと認識する。
【００８８】
なお、64進カウンタは自走しているカウンタであり、そのカウント数（同図に示したマルチフレーム番号）はDROPノード200のマルチフレーム番号とは無関係であるが、同図ではDROPノード200のマルチフレーム番号と同じ番号になった場合を示している。
【００８９】
また、相対遅延検出部27は、マルチフレーム番号＝“31”、“32”、及び“33”のタイミングで外回りJ1バイト＝“CR”、“LF”、“内回りと外回りの位相差情報＝1”を抽出する。
【００９０】
これにより、相対遅延検出部27は、外回り主信号の方が内回り主信号より後にDROPノード200に到達し、その差（相対位相差）は１フレ−ムであると認識する。
【００９１】
制御情報検出部26（図１のCRC検出部15及び対向B3検出部16に相当する。）は、制御情報D3（“外回りCRC値D3a”＋“外回りB3エラービット数D3b”）を検出し、それぞれ“CRC値D3a”及び“B3エラービット数D3b”をCRC遅延制御部17及びB3遅延制御部18に与える。
【００９２】
CRC遅延制御部17及びB3遅延制御部18は、それぞれ、“外回りCRC値”及び“外回りB3エラービット数”を遅延制御せずに故障判定部23に与える。
【００９３】
同様に、制御情報検出部26'（図１のCRC検出部15'及び対向B3検出部16'に相当する。）は、制御情報D4（“内回りCRC値D4a”＋“内回りB3エラービット数D4b”）を検出し、それぞれ、“内回りCRC値D4a”＋“内回りB3エラービット数D4b”をCRC遅延制御部17'及びB3遅延制御部18'に与える。
【００９４】
CRC遅延制御部17'及びB3遅延制御部18'は、それぞれ“内回りCRC値D4a”＋“内回りB3エラービット数D4b”を１フレーム分だけ遅延制御した後故障判定部23に与えられる。
【００９５】
これにより、“外回りCRC値D3a”及び“外回りB3エラービット数D3b”と“内回りCRC値D4a”及び“内回りB3エラービット数D4b”の位相差が無くなる。
【００９６】
図７は、遅延制御部17，17'，18，18'における遅延制御及び故障判定部23の判定を示している。
【００９７】
同図(1)は、データDATA01〜DATA91に含まれる制御情報（内回りCRC値D4a及び内回りB3エラービット数D4b）D4を示し、同図(2)は、データDATA02〜DATA82に含まれる制御情報（外回りCRC値D3a及び外回りB3エラービット数D3b）D3を示している。
【００９８】
故障判定部23は、同図(1)の制御情報D4を１フレーム分だけ遅延制御した同図(4)に示す制御情報D4を受信し、制御情報D3を遅延制御せずに受信する。これにより、故障判定部23は、DROPノード200に到達時点における同一（外回り高速伝送路400と内回り高速伝送路500の遅延差（位相差）を吸収した同相）の主信号をCRC値に基づき間接的に比較（同図(3)）を行うことが可能になる。
【００９９】
同図(5)は、外回りCRC値D3aと内回りCRC値D4aの比較結果（“一致”又は“不一致”）を示している。同図(6)は、“外回りB3エラービット数D3b”と“内回りB3エラービット数D4b”との論理和演算結果に基づき判定したB3エラーの有無（論理和＝“0：エラー無し”、“0以外：エラー有り”）を示している。
【０１００】
同図(7)は、故障判定部23が、同図(5)の比較結果及び同図(6)の判定結果に基づき、故障判定した判定結果(A1)〜(A4)を示している。
【０１０１】
(A1)：「比較結果一致」＆「エラー無し」＝「送出元正常」及び「伝送路正常」と判定
(A2)：「比較結果不一致」＆「エラー有り」＝「外回り高速伝送路400又は内回り高速伝送路500に障害発生」と判定→従来のリング切替で対応
(A3)：「比較結果一致」＆「エラー有り」＝「現用低速インタフェース201の異常」と判定（保護時間中：この実施例では保護段数＝“３”を設定している）
(A4)：「比較結果一致」＆「エラー有り」＝「ADDノード100のパッケージの異常」と判定（保護時間経過）→セレクタ24を制御して、現用低速インタフェース201から予備低速インタフェース202に切替。
【０１０２】
動作実施例(2)
上記の実施例(1)においては、ADDノード100側で既に主信号エラーが発生したか否か及び高速伝送路の障害によりエラーが発生したか否かを判定し、この判定結果に基づき、ADDノード100の低速インタフェース201，202を切り替えるか、又は高速伝送路400，500の切り替えている。
【０１０３】
しかしながら、ADDノード100において、低速伝送路600から入力された主信号に既にエラーが発生している場合、現用低速インタフェース201及び切替後の予備低速インタフェース202の故障と判定され、故障が発生していない低速インタフェース20の切替動作が繰り返されることになる。
【０１０４】
したがって、低速伝送路600より入力された主信号にエラーが発生している場合、低速インタフェース20の故障判定を行わず、低速インタフェース20の切替を抑止する必要がある。
【０１０５】
故障判定部23が、低速伝送路600の主信号にエラーがある場合、現用低速インタフェース20の切替を抑止する動作を以下に説明する。
【０１０６】
図５において、低速入力B3エラー検出部25は、低速伝送路600から入力された主信号のB3演算し、低速B3エラービット数D5bを検出する。
【０１０７】
相対遅延検出部27は、リング一周の遅延量を検出し、この遅延量をB3遅延制御部19に与える。B3遅延制御部19は、他の“CRC値D3a，D4a”、“B3エラービット数D3b，D4b”と同一タイミングになるように、すなわち、同一フレームの情報となるように、低速B3エラービット数D5bを遅延制御して故障判定部23に与える。
【０１０８】
図8(1)は、ADDノード100において、送信J1MF制御部21（図１参照）が、セクション多重部22を経由して内回り高速伝送路500にデータ“CR”＋“LF”挿入するタイミングを示している。このタイミングは、送信J1MF制御部21から伝送路遅延検出部14に通知される。
【０１０９】
同図(2)は、CR/LF検出部12（図１参照）が、MFバイト検出部11を経由して内回り高速伝送路（ADDノード100→DROPノード200→ADDノード100）500を一周して戻って来たデータ“CR”＋“LF”を抽出するタイミングを示している。このタイミングも、CR/LF検出部12から伝送路遅延検出部14に通知される。
【０１１０】
伝送路遅延検出部14は、２つのタイミングを比較することにより内回り高速伝送路500の一周の伝送遅延時間（位相差）を判定することができる。すなわち、一周伝送遅延量＝61−1＝60フレームであることが分かる。
【０１１１】
この一周伝送遅延量に基づき、次の遅延制御を行うことにより、ADDノード100及びDROPノード200で受信したときの同一主信号成分のB3エラービット数を比較することが可能となる。
【０１１２】
例えば、制御情報D2(内回り情報位相差)＝0フレ−ム、及び制御情報D1(外回り情報位相差)＝1フレ−ムである場合、外回り制御情報D1の“1”フレーム分の遅延制御がさらに必要となるため、B3遅延制御部19は、“低速B3エラービット数D5b”に対して“60フレ−ム（リング一周分)＋１フレ−ム”分の遅延制御を行う。
【０１１３】
さらに、実施例(1)と同様に、下記の遅延制御(1)〜(4)を行うことにより、全ての情報を同一主信号フレーム情報として扱うことが可能になる。
【０１１４】
(1)内回りCRC値を＋１フレ−ム分遅延、(2)内回りB3エラービット数を＋１フレ−ム分遅延、(3)外回りCRC値の遅延無し、及び(4)外回りB3エラービット数の遅延無し
なお、逆に制御情報D2(内回り情報位相差)＝1フレ−ム、及び制御情報D1(外回り情報位相差)＝0フレ−ムの場合、下記の遅延制御(1)〜(5)を行う。
【０１１５】
(1)内回りCRC値の遅延制御無し、(2)内回りB3エラービット数の遅延制御無し、(3)外回りCRC値を１フレーム分の遅延制御、(4)外回りB3エラービット数を１フレーム分の遅延制御、及び(5)ADDノードの低速B3エラービット数を60フレーム分の遅延制御
図9(5)及び(6)は、それぞれ、実施例(1)の図7(5)及び(6)に対応しており、同図(1)〜(4)で示した制御情報D3，D4を遅延制御した後のCRC値比較結果(一致、不一致、又はドントケア＝Ｘ)及びB3エラーの有無（有、無、又はドントケア＝Ｘ）を示している。図9(8)は、低速B3エラービット数のエラーの有無を示している。
【０１１６】
同図(9)は、同図(5)、(6)、及び(8)に基づく故障判定部23の判定結果(B1)〜(B5)を示している。この判定結果(B1)〜(B5)を以下に説明する。
【０１１７】
(B1)：「比較結果一致」&「エラー無し」&「低速エラー無し」
＝送出元正常、伝送路正常
(B2)：「比較結果不一致」&「エラー有り」&「低速エラー無し」
＝外回り高速伝送路400又は内回り高速伝送路500のいずれかに障害発生
→従来のリング切替で対応
(B3)：「比較結果一致」&「エラーERR有り」&「低速エラー無し」
＝現用低速インタフェース201の異常と判定（保護時間中：この実施例(2)では保護段数＝“3”が設定されている場合）
(B4)：「比較結果一致」&「エラー有り」&「低速エラー無し」
＝現用低速インタフェース201の異常と判定（保護時間経過）
→  現用低速インタフェース201を予備低速インタフェース202にセレクタ24で切り替えて主信号を救済する。
【０１１８】
(B5)：「低速エラー有り」＝低速伝送路600より既にエラーが発生していたと判定し、故障判定及びセレクタ24による切替を行わない。
【０１１９】
以上説明したように、本発明に係るノード装置によれば、相対位相差検出部が、現用伝送路及び予備伝送路の伝送遅延の相対位相差を検出し、パス誤り検出部が各伝送路を経由するパスの誤りを検出し、互いに対向するノード装置のいずれか一方が、相対位相差に基づき同一位相にした各パス誤りに基づき障害を検出するようにしたので、現用伝送路、予備伝送路、又は自装置自身に障害が発生したか否かを判別することが可能になる。
【０１２０】
また、主信号誤り演算部が、現用伝送路及び予備伝送路からの各主信号の誤り演算を行い、相対位相差で同一の位相にした各演算結果及び各パス誤りに基づき、現用伝送路、予備伝送路、又は自装置自身に障害が発生したか否かを判別することが可能になる。
【０１２１】
また、低速伝送路側のパス誤りと現用高速伝送路及び予備高速伝送路の各パス誤りとを同一の位相で比較するようにしたので、低速伝送路側で発生したパス誤りをノード装置側又は各高速伝送路側で発生したパス誤りと誤認することがなくなる。
【０１２２】
例えば、リング切替方式のネットワークにおいて、ADDノード側のパッケージの障害により、断続的にDROPノードに主信号異常が発生するケ−スにおいて、ADDノードの障害によって生じる主信号エラ−と伝送路の品質劣化に起因する主信号エラ−との区別が可能になる。
【０１２３】
これにより、従来、主信号パスの切替(リング切替)を実行しても救済出来ないケ−スにおいても、ADDノード側の異常パッケージを切替ることにより、主信号の救済が可能となり、伝送品質の向上を図ることが出来る。
【図面の簡単な説明】
【０１２４】
【図１】本発明に係るノード装置、特にADDノードの構成実施例を示したブロック図である。
【図２】本発明に係るノード装置、特にDROPノードの構成実施例を示したブロック図である。
【図３】本発明に係るノード装置（ADDノード及びDROPノード）を用いたリングネットワークにおけるADDノードからDROPノードに伝送される制御情報の処理動作を示した図である。
【図４】本発明に係るノード装置を用いたリングネットワークにおける伝送遅延を求めるためのマルチフレームのデータ例を示した図である。
【図５】本発明に係るノード装置（ADDノード及びDROPノード）を用いたリングネットワークにおけるDROPノードからADDノードに伝送される制御情報の処理動作を示した図である。
【図６】本発明に係るノード装置（ADDノード）が受信したマルチフレーム例を示した図である。
【図７】本発明に係るノード装置の動作実施例(1)におけるADDノードの故障判定部の判定例を示した図である。
【図８】本発明に係るノード装置の動作実施例(2)における伝送路一周伝送遅延量判定例を示した図である。
【図９】本発明に係るノード装置の動作実施例(2)におけるADDノードの故障判定部の判定例を示した図である。
【図１０】従来のノード装置で構成された一般的なリング型ネットワークを示したブロック図である。
【符号の説明】
【０１２５】
100，101  ADDノード               110  挿入機能部
200，201  DROPノード              210  分岐機能部
3001，3002  THRUノード
400，4001〜4004  外回り高速伝送路
500，5001〜5004  内回り高速伝送路
600，6001〜6004  低速伝送路     700  オペレーション端末
101  外回り検出制御部            102  内回り検出制御部
11，11'  MFバイト検出部           12  CR/LF検出部
13  相対遅延検出部                14  伝送路遅延検出部
15，15'  CRC検出部                16，16'  対向B3検出部
17，17'  CRC遅延制御部            18，18'  B3遅延制御部
19  遅延制御部                    20，201，202  低速インタフェース
21  送信J1MF制御部                22  セクション多重部
23  故障判定部                    24  セレクタ
25  低速入力B3エラー検出部        26，26'  制御情報検出部
27  相対遅延検出部
311，312  主信号検出部          321，322  CRC演算部
331，332  B3演算部              341，342  制御情報挿入部
351，352  J1MF検出部            361，362  CR/LF検出部
37  相対位相差検出部              381，382  制御情報挿入部
39  セクション多重部
401  現用低速インタフェース      402  予備低速インタフェース
41  セレクタ
D1〜D4  制御情報
D3a  外回りCRC値                  D3b  外回りB3エラービット数
D4a  内回りCRC値                  D4b  内回りB3エラービット数
D5b  低速B3エラービット数
図中、同一符号は同一又は相当部分を示す。
【図１】
0003916631.tif 000002
【図２】
0003916631.tif 000003
【図３】
0003916631.tif 000004
【図４】
0003916631.tif 000005
【図５】
0003916631.tif 000006
【図６】
0003916631.tif 000007
【図７】
0003916631.tif 000008
【図８】
0003916631.tif 000009
【図９】
0003916631.tif 000010
【図１０】
0003916631.tif 000011