(57)【特許請求の範囲】
【請求項１】
高速動作可能な素子を備え、入力信号に従って出力信号のデータを制御するデータ制御回路と、
第１の電源線および第２の電源線の間に、前記データ制御回路と直列に設けられた可変抵抗回路と、
前記出力信号のコモンレベルを検出するコモンレベル検出回路と、
耐圧の高い素子を備え、前記コモンレベル検出回路の出力に応じて前記可変抵抗回路の抵抗値を調整する調整回路と、を備え、前記出力信号のコモンレベルを任意の電圧レベルに調整すると共に、該出力信号の振幅を調整可能としたことを特徴とする出力回路。
【請求項２】
請求項１に記載の出力回路において、さらに、前記可変抵抗回路は、耐圧の高い素子を備えることを特徴とする出力回路。
【請求項３】
請求項１に記載の出力回路において、前記データ制御回路は、制御電極に前記入力信号が供給されたスイッチ用の素子を備え、該スイッチ用の素子は、耐圧は低くても高速動作可能であることを特徴とする出力回路。
【請求項４】
請求項３に記載の出力回路において、前記データ制御回路は、ダイオード接続されたリークパス用のトランジスタを備え、該リークパス用のトランジスタは、耐圧は低くても高速動作可能なトランジスタであることを特徴とする出力回路。
【請求項５】
請求項１〜４のいずれか１項に記載の出力回路において、さらに、前記可変抵抗回路と前記データ制御回路との間に設けられた電流源を備えることを特徴とする出力回路。
【請求項６】
請求項１〜５のいずれか１項に記載の出力回路において、前記入力信号および前記出力信号はシングルエンドの信号であり、該出力回路はシングルエンドの出力回路であることを特徴とする出力回路。
【請求項７】
請求項１〜５のいずれか１項に記載の出力回路において、前記入力信号および前記出力信号は差動の信号であり、該出力回路は差動の出力回路であることを特徴とする出力回路。
【請求項８】
請求項７に記載の出力回路において、前記コモンレベル検出回路および前記調整回路は差動の信号に対して共通に設けられ、その他の構成は差動の信号に対してそれぞれ別に設けられていることを特徴とする出力回路。
【請求項９】
請求項８に記載の出力回路において、前記コモンレベル検出回路は差動の出力信号を受け取る直列接続された第１および第２の抵抗を備え、該第１および第２の抵抗による抵抗分割により前記出力信号のコモンレベルを検出することを特徴とする出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は出力回路に関し、特に、信号伝送システムや半導体記憶装置等に搭載される出力回路に関する。
【０００２】
近年、情報処理装置を構成するＬＳＩ（Large Scale Integration Circuit）間或いはＬＳＩ内の信号においても、電源電圧の異なる回路間での信号の受け渡しが必要となって来ている。しかしながら、このような異なる電源電圧の回路間における信号の伝送において、出力回路が受信端で最適なコモンレベルとなる信号を出力することは困難であり、さらに、近年の高速伝送の要求に対しては、高周波成分のロスや信号反射の問題がある。そこで、受信回路側で最適なコモンレベルとなる信号を出力することができ、また、高周波成分のロスや信号の反射を防止する小振幅の信号伝送が可能な出力回路の提供が要望されている。
【０００３】
【従来の技術】
図１は従来の出力回路の一例を示す回路図であり、小幅振インターフェイスであるＬＶＤＳ（Low Voltage Differential Signaling）の出力回路の一例を示すものである。
【０００４】
図１に示されるように、従来のＬＶＤＳの出力回路の一例は、電流源３０１，３０２、ｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）３０３，３０４、ｎチャネル型ＭＯＳトランジスタ（ｎＯＳトランジスタ）３０５，３０６、および、抵抗３０７，３０８を備えている。
【０００５】
高電位電源線（Ｖ１）に接続された電流源３０１と、低電位電源線（Ｖ０）に接続された電流源３０２との間には、それぞれ入力信号ＤＡＴＡおよびＤＡＴＡＸが供給されるインバータ（トランジスタ３０４，３０６および３０３，３０５）が設けられている。ここで、入力信号ＤＡＴＡ，ＤＡＴＡＸは差動（相補）信号であり、入力信号ＤＡＴＡＸが供給されたインバータ（トランジスタ３０３，３０５）の出力から出力信号ＯＵＴが取り出され、また、入力信号ＤＡＴＡが供給されたインバータ（トランジスタ３０４，３０６）の出力から出力信号ＯＵＴＸが取り出される。そして、差動出力ＯＵＴ，ＯＵＴＸには、直列接続された抵抗３０７，３０８が設けられている。なお、抵抗３０７および３０８の接続ノードにはコモン電圧ＶＣＭが印加されている。
【０００６】
図１に示される従来の出力回路において、出力信号ＯＵＴ，ＯＵＴＸの振幅（出力振幅）は、電流源３０１，３０２の電流値および抵抗３０７，３０８の抵抗値により調整することができ、また、出力信号ＯＵＴ，ＯＵＴＸのコモンベルは、抵抗３０７および３０８の接続ノードに印加したコモン電圧ＶＣＭにより調整することができるようになっている。
【０００７】
【発明が解決しようとする課題】
ところで、近年の高速伝送の要求を満たす高速動作が可能な回路には、例えば、ゲート酸化膜を薄くするなどの処理を行った素子（トランジスタ）を使用して低い電源電圧による駆動を行うことが多い。すなわち、高速動作が可能な回路は、高速な動作は可能であるが耐圧の低いトランジスタで構成されることが多く、例えば、電源電圧や信号振幅、或いは、コモンレベル等が異なる回路と接続する場合、トランジスタの耐圧を超える電圧が印加されることになって回路が破壊されてしまうことも考えられる。
【０００８】
そのため、従来、信号のＤＣレベル（平均電圧，コモンレベル）の違いを遮断するために、容量結合などで耐圧を越えないような対策を講じなければならない。具体的に、信号を出力する出力回路の信号が４Ｖ〜５Ｖで変化し、その出力信号を受信する受信回路の入力（耐圧）が０．５Ｖ〜１．５Ｖの場合には、出力回路の出力（図１の出力ＯＵＴ，ＯＵＴＸ）と受信回路との間に容量を設けて、信号のＤＣレベルの違いを遮断することが行われている。
【０００９】
しかしながら、例えば、図１の出力回路において、出力信号（ＯＵＴ，ＯＵＴＸ）のコモンレベルを調整するためにコモン電圧ＶＣＭを印加すると、出力回路の電源からコモン電圧端子（ＶＣＭ）側に電流が流れてしまい消費電流が増大することになる。さらに、電源からコモン電圧端子側に流れる電流が大きい場合、コモン電圧端子の電位を所望の電圧に設定するにはコモン電圧ＶＣＭを電流容量の大きい信号ピンに接続しなくてはならない。
【００１０】
本発明は、上述した従来の出力回路が有する課題に鑑み、受信回路側で最適な振幅およびコモンレベルとなる信号を出力することが可能な出力回路の提供を目的とする。さらに、本発明は、高周波成分のロスや信号の反射を防止する小振幅の信号伝送を行うことが可能な低消費電力の出力回路の提供も目的とする。
【００１１】
【課題を解決するための手段】
本発明によれば、高速動作可能な素子を備え、入力信号に従って出力信号のデータを制御するデータ制御回路と、第１の電源線および第２の電源線の間に、前記データ制御回路と直列に設けられた可変抵抗回路と、前記出力信号のコモンレベルを検出するコモンレベル検出回路と、耐圧の高い素子を備え、前記コモンレベル検出回路の出力に応じて前記可変抵抗回路の抵抗値を調整する調整回路と、を備え、前記出力信号のコモンレベルを任意の電圧レベルに調整すると共に、該出力信号の振幅を調整可能としたことを特徴とする出力回路が提供される。
【００１２】
本発明の出力回路によれば、入力信号に従って出力信号のデータを制御するデータ制御回路および可変抵抗回路が第１の電源線と第２の電源線との間に直列に設けられ、調整回路は、出力信号のコモンレベルを検出するコモンレベル検出回路の出力に応じて可変抵抗回路の抵抗値を調整するようになっている。これにより、出力信号のコモンレベルを任意の電圧レベルに調整すると共に、該出力信号の振幅を調整することができるようになっている。
【００１３】
ここで、調整回路は、耐圧の高いトランジスタを備え、また、データ制御回路は、高速動作可能なトランジスタを備えている。さらに、可変抵抗回路は、耐圧の高いトランジスタを備えている。すなわち、本発明の出力回路は、他の回路に直接接続される出力段には高耐圧の素子を配置することで耐圧を確保し、また、回路のスピードを決めるスイッチ部に高速素子を用いることで高速動作を実現している。
【００１４】
出力信号のコモンレベルは可変抵抗の抵抗値を調整することにより、高電位電源電圧Ｖ１から低電位電源電圧Ｖ０への電流パス内で抵抗分割された電位に合わせることができる。さらに、高電位電源電圧Ｖ１を高くとることでスイッチの耐圧よりも高い電圧にコモンレベルを設定することができ、広い電圧範囲でし信号を出力することが可能となる。また、出力信号の振幅を小振幅に調整できるので、高速伝送する場合は高周波成分のロスや信号の反射防止の効果が得られ、信号伝送のビットエラーを低減することができる。
【００１５】
【発明の実施の形態】
以下、本発明に係る出力回路の実施例を、添付図面を参照して詳述する。
【００１６】
図２は本発明に係る出力回路の第１実施例を示す回路図であり、シングルエンドの出力回路の例を示すものである。図２おいて、参照符号１は低速・高耐圧部を出力示し、また、２は高速・低耐圧部を示している。
【００１７】
低速・高耐圧部１は、可変抵抗（可変抵抗回路）１１、電流源１２、比較器（調整回路）１３および平均電圧検出器（コモンレベル検出回路）１４を備え、また、高速・低耐圧部２はスイッチ２１およびリークパス２２を備える。ここで、高速・低耐圧部２は、入力信号ＤＡＴＡＸに従って出力信号ＯＵＴのデータを制御するデータ制御回路として機能している。
【００１８】
低速・高耐圧部１（可変抵抗１１、電流源１２、比較器１３および平均電圧検出器１４）を構成するトランジスタとしては、例えば、ゲート酸化膜が厚くて動作速度は遅いが高耐圧のものが使用され、また、高速・低耐圧部２（スイッチ２１およびリークパス２２）を構成するトランジスタとしては、例えば、ゲート酸化膜が薄く耐圧は低いが高速動作が可能なものが使用される。すなわち、出力信号ＯＵＴの振幅およびコモンレベルを規定する回路に対して高耐圧の素子（トランジスタ）を用いることにより、広い電圧範囲の出力信号ＯＵＴを出力することが可能となっている。
【００１９】
高電位電源線（Ｖ１）と低電位電源線（Ｖ０）との間には、可変抵抗１１、電流源１２およびスイッチ２１が直列に接続され、また、スイッチ２１にはリークパス２２が並列に接続されている。すなわち、高速動作のスイッチ２１には、その一端（ノードＶａ）に直接高電圧が印加されることがないように、電流源１２が挿入されている。
【００２０】
可変抵抗１１は、比較器１３の出力により制御され、また、比較器１３は、その正入力に印加された基準電圧Ｖrefとその負入力に供給された平均電圧検出器１４の出力電圧Ｖｘを比較し、電圧Ｖｘが基準電圧Ｖrefと等しくなるように可変抵抗１１の抵抗値Ｒ１を制御するようになっている。
【００２１】
本第１実施例の出力回路は、スイッチ２１のオン或いはオフにより、低レベル『Ｌ』或いは高レベル『Ｈ』の出力信号ＯＵＴを出力する。ここで、比較器１３は、平均電圧検出器１４から得られた出力信号ＯＵＴの平均電圧と、基準電圧（任意の電圧）Ｖrefとを比較し、その比較結果に従って可変抵抗１１の抵抗値（Ｒ１）を調整する。すなわち、基準電圧Ｖrefに合わせて可変抵抗１１の抵抗値Ｒ１を大きくすれば出力信号ＯＵＴのコモンレベル（平均電圧）は低くなり、逆に、抵抗値Ｒ１を小さくすればコモンレベルは高くなる。さらに、リークパス２２を流れる電流量を制御することで、スイッチ２１がオフしている時の高レベルと、出力信号ＯＵＴの振幅を調整することができる。
【００２２】
図３は図２の出力回路の動作を説明するための図であり、図３（ａ）はスイッチ２１をオフしたときの等価回路図であり、図３（ｂ）はスイッチ２１をオンしたときの等価回路図であり、そして、図３（ｃ）は出力信号ＯＵＴの振幅およびコモンレベルを説明するための図である。
【００２３】
まず、図３（ａ）および図３（ｃ）に示されるように、スイッチ２１をオフすると、高電位電源線（Ｖ１）と低電位電源線（Ｖ０）との間には、等価的に可変抵抗１１（Ｒ１）およびリークパス２２（Ｒ２）が直列に接続されたことになり、出力信号ＯＵＴの高レベル電圧Ｖmaxは、Ｖmax＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖ１］となる。
【００２４】
一方、図３（ｂ）および図３（ｃ）に示されるように、スイッチ２１をオンすると、高電位電源線（Ｖ１）と低電位電源線（Ｖ０）との間には、等価的に可変抵抗１１（Ｒ１）および電流源１２が直列に接続されたことになり、出力の低レベル電圧Ｖminは、Ｖmin＝Ｖ１−Ｒ１×Ｉとなる。
【００２５】
さらに、出力信号ＯＵＴの平均電圧（コモンレベル）Ｖｘは平均電圧検出器１４により検出され、この平均電圧検出器１４の出力（Ｖｘ）と基準電圧Ｖrefが比較器１３で比較されて可変抵抗１１の抵抗値Ｒ１がフィードバック制御されるため、出力信号ＯＵＴのコモンレベルＶｘは基準電圧Ｖrefに対応したレベルに調整される。
【００２６】
図４は本発明に係る出力回路の第２実施例を示す回路図である。
【００２７】
図４と図２との比較から明らかなように、本第２実施例の出力回路は、第１実施例の出力回路において、可変抵抗１１をｐＭＯＳトランジスタで構成し、電流源１２，スイッチ２１およびリークパス２２をそれぞれｎＭＯＳトランジスタで構成するようになっている。ここで、電流源用のトランジスタ１２のゲートにはバイアス電圧Ｖcnが印加され、また、スイッチ用のトランジスタ２１のゲートには、入力信号（反転レベルの信号）ＤＡＴＡＸが供給されている。
【００２８】
本第２実施例の出力回路において、スイッチ用のトランジスタ２１のドレイン（ノードＶａ）は、電流源用のトランジスタ１２のソースに接続されており、ノードＶａの最大電圧Ｖａ(max)は、トランジスタ１２のゲートに印加されたバイアス電圧Ｖcnからこのトランジスタ１２の閾値電圧Ｖthを引いた電圧となる（Ｖａ(max)＝Ｖcn−Ｖth）。
【００２９】
従って、バイアス電圧Ｖcnの電位を制御することで、スイッチ用のトランジスタ２１に対して、高速素子の耐圧以下の電圧が印加されるようにノードＶａの最大電圧Ｖａ(max)を調整することができる。
【００３０】
なお、ゲートとドレインを接続したリークパス用のトランジスタ２２は、待機時や電源投入時のバイアス電圧Ｖcnの電位が安定するまで、ノードＶａの電圧を調整するためのものである。さらに、このリークパス用のトランジスタ２２は、スイッチ用のトランジスタ２１がオフのときに、出力信号ＯＵＴの電位（高レベル『Ｈ』の電位）を決める機能も有している。
【００３１】
図５は本発明に係る出力回路の第３実施例を示す回路図であり、図２に示す第１実施例のシングルエンドの出力回路を差動として構成したものである。図５において、参照符号２０１および２０２は高速・低耐圧部を示し、他の部分は、低速・高耐圧部を構成する。すなわち、スイッチ２１１，２１２およびリークパス２２１，２２２は、例えば、ゲート酸化膜が薄く耐圧は低いが高速動作が可能なトランジスタにより構成され、また、可変抵抗１１１，１１２、電流源１２１，１２２、比較器１３およびコモン電圧検出器１４は、例えば、ゲート酸化膜が厚くて動作速度は遅いが高耐圧のトランジスタにより構成されている。
【００３２】
本第３実施例の出力回路において、スイッチ２１１とスイッチ２１２は、交互にオン／オフするようになっており、差動の出力（ＯＵＴ，ＯＵＴＸ）には、相反する信号が出力される。コモン電圧検出器１４は、差動の出力信号ＯＵＴ，ＯＵＴＸのコモン電圧（コモンレベル）を検出し、その検出されたコモン電圧Ｖｘは比較器１３に供給される。比較器１３は、その負入力に印加されたコモン電圧Ｖｘとその正入力に印加された基準電圧Ｖrefとを比較し、その比較結果に従って可変抵抗１１１および１１２の抵抗値を調整する。すなわち、基準電圧Ｖrefに合わせて可変抵抗１１１および１１２の抵抗値を大きくすれば出力信号ＯＵＴのコモン電圧は低くなり、逆に、可変抵抗１１１および１１２の抵抗値を小さくすればコモン電圧は高くなる。さらに、リークパス２２１および２２２を流れる電流を増大すれば信号振幅は大きくなり、また、リークパス２２１および２２２を流れる電流を減少すれば信号振幅は小さくなる。
【００３３】
このように、信号振幅およびコモンレベルを規定する回路には、低速でも高耐圧の素子が使用され、これにより出力信号ＯＵＴ，ＯＵＴＸを広い電圧範囲で出力可能としている。なお、高速動作のスイッチ２１１，２１２にはノードＶａ１，Ｖａ２に直接高電圧が印加されないように電流源１２１，１２２が挿入されている。
【００３４】
図６は本発明に係る出力回路の第４実施例を示す回路図である。
【００３５】
図６と図５との比較から明らかなように、本第４実施例の出力回路は、第３実施例の出力回路において、可変抵抗１１１，１１２をｐＭＯＳトランジスタで構成し、電流源１２１，１２２、スイッチ２１１，２１２およびリークパス２２１，２２２をそれぞれｎＭＯＳトランジスタで構成するようになっている。ここで、電流源用のトランジスタ１２１，１２２のゲートにはバイアス電圧Ｖcnが印加され、スイッチ用のトランジスタ２１１のゲートには入力信号（反転論理の信号）ＤＡＴＡＸが供給され、スイッチ用のトランジスタ２１２のゲートには入力信号（正論理の信号）ＤＡＴＡが供給されている。さらに、コモン電圧検出器１４は、抵抗１４１および１４２で構成され、これら抵抗の接続ノードから出力（Ｖｘ）が取り出されるようになっている。
【００３６】
図７は本発明に係る出力回路の第５実施例を示す回路図である。
【００３７】
図７と図６との比較から明らかなように、本第５実施例の出力回路は、実質的に上述した第４実施例と同様の構成とされている。比較器１３は、負荷用のｐＭＯＳトランジスタ１３１，１３２、差動対のｎＭＯＳトランジスタ１３３，１３４および電流源として機能するｎＭＯＳトランジスタ１３５を有する一般的な差動増幅器として構成され、差動対の一方のトランジスタ１３３のゲートには基準電圧Ｖrefが印加され、差動対の他方のトランジスタ１３４のゲートにはコモン電圧検出器１４により検出されたコモン電圧Ｖｘが印加されている。そして、比較器１３のトランジスタ１３１および１３３の接続ノードから取り出された出力は、可変抵抗として機能するｐＭＯＳトランジスタ１１１および１１２のゲートに供給され、それら可変抵抗の抵抗値を制御するようになっている。
【００３８】
ここで、本第５実施例の出力回路においても、スイッチ（ｎＭＯＳトランジスタ）２１１，２１２およびリークパス（ｎＭＯＳトランジスタ）２２１，２２２（高速・低耐圧部２０１，２０２）は、例えば、ゲート酸化膜が薄く耐圧は低いが高速動作が可能なトランジスタにより構成され、その他の部分、すなわち、可変抵抗（ｐＭＯＳトランジスタ）１１１，１１２、電流源（ｎＭＯＳトランジスタ）１２１，１２２および比較器１３（ｐＭＯＳトランジスタ１３１，１３２およびｎＭＯＳトランジスタ１３３〜１３５）は、例えば、ゲート酸化膜が厚くて動作速度は遅いが高耐圧のトランジスタにより構成される。なお、コモン電圧検出器１４は、抵抗１４１および１４２で構成されるが、これらの抵抗をトランジスタを使用して形成する場合には、例えば、ゲート酸化膜が厚くて動作速度は遅いが高耐圧のトランジスタにより構成されることになる。
【００３９】
このように、本発明の出力回路は、シングルエンドおよび差動の出力回路に適用することができ、また、トランジスタの導電型（ｐおよびｎチャネル型）も適用する電源電圧の極性等により変化し得るのはもちろんである。さらに、出力回路を構成するデバイスは、上述したＭＯＳトランジスタに限定されるものではなく、また、比較器やコモン電圧検出器も様々なものを適用することができる。
【００４０】
（付記１）  入力信号に従って出力信号のデータを制御するデータ制御回路と、
第１の電源線および第２の電源線の間に、前記データ制御回路と直列に設けられた可変抵抗回路と、
前記出力信号のコモンレベルを検出するコモンレベル検出回路と、
該コモンレベル検出回路の出力に応じて前記可変抵抗回路の抵抗値を調整する調整回路とを備え、前記出力信号のコモンレベルを任意の電圧レベルに調整すると共に、該出力信号の振幅を調整可能としたことを特徴とする出力回路。
【００４１】
（付記２）  付記１に記載の出力回路において、前記調整回路は、耐圧の高い素子を備え、且つ、前記データ制御回路は、高速動作可能な素子を備えることを特徴とする出力回路。
【００４２】
（付記３）  付記２に記載の出力回路において、さらに、前記可変抵抗回路は、耐圧の高い素子を備えることを特徴とする出力回路。
【００４３】
（付記４）  付記２に記載の出力回路において、さらに、前記コモンレベル検出回路は、耐圧の高い素子を備えることを特徴とする出力回路。
【００４４】
（付記５）  付記２に記載の出力回路において、前記データ制御回路は、制御電極に前記入力信号が供給されたスイッチ用の素子を備え、該スイッチ用の素子は、耐圧は低くても高速動作可能であることを特徴とする出力回路。
【００４５】
（付記６）  付記５に記載の出力回路において、前記データ制御回路は、ダイオード接続されたリークパス用のトランジスタを備え、該リークパス用のトランジスタは、耐圧は低くても高速動作可能なトランジスタであることを特徴とする出力回路。
【００４６】
（付記７）  付記１〜６のいずれか１項に記載の出力回路において、さらに、前記可変抵抗回路と前記データ制御回路との間に設けられた電流源を備えることを特徴とする出力回路。
【００４７】
（付記８）  付記７に記載の出力回路において、前記電流源は、制御電極にバイアス電圧が印加されたトランジスタであることを特徴とする出力回路。
【００４８】
（付記９）  付記１〜８のいずれか１項に記載の出力回路において、前記調整回路は差動増幅器であり、基準電圧と前記コモンレベル検出回路の出力とを差動増幅することを特徴とする出力回路。
【００４９】
（付記１０）  付記１〜９のいずれか１項に記載の出力回路において、前記第１の電源線は高電位電源線であり、前記第２の電源線は低電位電源線であることを特徴とする出力回路。
【００５０】
（付記１１）  付記１０に記載の出力回路において、前記可変抵抗回路は、ｐチャネル型ＭＯＳトランジスタであり、該ｐチャネル型ＭＯＳトランジスタのゲートに対して前記調整回路の出力が供給されることを特徴とする出力回路。
【００５１】
（付記１２）  付記１０に記載の出力回路において、前記データ制御回路は、ゲートに前記入力信号が供給されたスイッチ用のｎＭＯＳトランジスタと、ダイオード接続されたリークパス用のｎＭＯＳトランジスタを備えることを特徴とする出力回路。
【００５２】
（付記１３）  付記１〜１２のいずれか１項に記載の出力回路において、前記入力信号および前記出力信号はシングルエンドの信号であり、該出力回路はシングルエンドの出力回路であることを特徴とする出力回路。
【００５３】
（付記１４）  付記１〜１２のいずれか１項に記載の出力回路において、前記入力信号および前記出力信号は差動の信号であり、該出力回路は差動の出力回路であることを特徴とする出力回路。
【００５４】
（付記１５）  付記１４に記載の出力回路において、前記コモンレベル検出回路および前記調整回路は差動の信号に対して共通に設けられ、その他の構成は差動の信号に対してそれぞれ別に設けられていることを特徴とする出力回路。
【００５５】
（付記１６）  付記１５に記載の出力回路において、前記コモンレベル検出回路は差動の出力信号を受け取る直列接続された第１および第２の抵抗を備え、該第１および第２の抵抗による抵抗分割により前記出力信号のコモンレベルを検出することを特徴とする出力回路。
【００５６】
【発明の効果】
以上、詳述したように、本発明によれば、出力信号の振幅およびコモンレベルを任意に調整することができるため、受信回路側で最適な振幅およびコモンレベルとなる信号を出力することが可能な出力回路を提供することができる。さらに、本発明によれば、高周波成分のロスや信号の反射を防止する小振幅の信号伝送が可能なため、低消費電力の出力回路を提供することもできる。
【図面の簡単な説明】
【図１】従来の出力回路の一例を示す回路図である。
【図２】本発明に係る出力回路の第１実施例を示す回路図である。
【図３】図２の出力回路の動作を説明するための図である。
【図４】本発明に係る出力回路の第２実施例を示す回路図である。
【図５】本発明に係る出力回路の第３実施例を示す回路図である。
【図６】本発明に係る出力回路の第４実施例を示す回路図である。
【図７】本発明に係る出力回路の第５実施例を示す回路図である。
【符号の説明】
１…低速・高耐圧部
２；２０１，２０２…高速・低耐圧部
１１；１１１，１１２…可変抵抗
１２；１２１，１２２…電流源
１３…比較器
１４…平均電圧検出器（コモン電圧検出器）
２１；２１１，２１２…スイッチ（スイッチ用のトランジスタ）
２２；２２１，２２２…リークパス（リークパス用のトランジスタ）
ＤＡＴＡ，ＤＡＴＡＸ…入力信号
ＯＵＴ，ＯＵＴＸ…出力信号
Ｖ０…低電位電源電圧（低電位電源線）
Ｖ１…高電位電源電圧（高電位電源線）
Ｖref…基準電圧
Ｖｘ…平均電圧検出器（コモン電圧検出器）の出力電圧
【図１】
0003916502.tif 000002
【図２】
0003916502.tif 000003
【図３】
0003916502.tif 000004
【図４】
0003916502.tif 000005
【図５】
0003916502.tif 000006
【図６】
0003916502.tif 000007
【図７】
0003916502.tif 000008