(57)【特許請求の範囲】
【請求項１】
入力側から入力電流が入力されかつ出力側から出力電流が出力される一個の入力用カレントミラー回路と、該入力用カレントミラー回路の出力電流が分割して入力されかつ複数個の出力用カレントミラー回路が並列に接続された出力用並列回路と、前記出力用並列回路からの出力電流を出力する出力端子と、前記出力用並列回路からの出力電流を廃棄する廃棄電流回路と、隣り合う出力用カレントミラー回路の出力側同士を接続遮断する直列スイッチ回路とを備え、前記廃棄電流回路は前記直列スイッチ回路の一方側に接続され、前記出力端子は前記直列スイッチ回路の他方側に接続され、前記直列スイッチ回路は該直列スイッチ回路を構成する構成スイッチの１個が開かれかつ残りの構成スイッチが閉じられているときに、その開かれた構成スイッチを境にして前記廃棄電流回路に接続されている出力用カレントミラー回路からの出力電流をワイヤードオアで前記廃棄電流回路から廃棄しかつその開かれた構成スイッチを境にして前記出力端子に接続されている出力用カレントミラー回路からの出力電流をワイヤードオアで前記出力端子から出力させることを特徴とする重み付け回路。
【請求項２】
カスケード接続の段数がＮ段、Ｎが３以上の整数のとき、  第１段目を、入力側から入力電流が入力されて出力側から出力電流を出力する第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第１出力用カレントミラー回路と、前記第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第２入力用カレントミラー回路とから構成し、
第２段目から第Ｎ−１段目までを、
該第Ｎ−１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第Ｎ出力用カレントミラー回路と、前記第Ｎ−１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第Ｎ＋１入力用カレントミラー回路とから構成し、
第Ｎ段目を、第Ｎ入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力するの第Ｎ出力用カレントミラー回路と第Ｎ＋１出力用カレントミラー回路とから構成し、
前記各段の出力用カレントミラー回路からの出力電流を出力する出力端子と前記各段の出力用カレントミラー回路からの出力電流を廃棄する廃棄電流回路との間に、前記各段の出力用カレントミラー回路の出力側と前記廃棄電流回路との接続状態から前記各段の出力用カレントミラー回路の出力側と前記出力端子との接続状態に切り換える各構成スイッチを設けたこと、
又は、
カスケード接続の段数が２段のときには、第１段目を、入力側から入力電流が入力されて出力側から出力電流を出力する第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第１出力用カレントミラー回路と、第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第２入力用カレントミラー回路とから構成し、第２段目を、第２入力用カレントミラー回路からの出力が入力されかつ出力側から出力電流を出力する第２出力用カレントミラー回路と第３出力用カレントミラーから構成し、前記各段の出力用カレントミラー回路からの出力電流を出力する出力端子と前記各段の出力用カレントミラー回路からの出力電流を廃棄する廃棄電流回路との間に、前記各段の出力用カレントミラー回路の出力側と前記廃棄電流回路との接続状態から前記各段の出力用カレントミラー回路の出力側と前記出力端子との接続状態に切り換える各構成スイッチを設けたことを特徴とする重み付け回路。
【請求項３】
前記各カレントミラー回路は、一対の電流源と一対のＭＯＳトランジスタからなり、一方のＭＯＳトランジスタのゲート幅と他方のＭＯＳトランジスタのゲート幅とが等しいことを特徴とする請求項１又は請求項２に記載の重み付け回路。
【請求項４】
前記各構成スイッチにＭＯＳトランジスタが用いられていることを特徴とする請求項１ないし請求項３の何れか一項に記載の重み付け回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ信号を用いて行列を演算するアナログ式行列演算回路に用いられる重み付け回路に関するものである。
【０００２】
【従来の技術】
従来から、デジタル信号を用いて行列演算を行うデジタル式行列演算回路が知られている。このデジタル式行列演算回路は、例えば、移動体通信の送信機、受信機の送信回路の一部に用いられている。
【０００３】
その移動体通信では、直交周波数分割多重（いわゆるＯＦＤＭ）方式が用いられ、送信機側では、入力データを例えば変調回路でＱＰＳＫ方式により変調し、デジタル式行列演算回路としての逆フーリエ変換回路で逆フーリエ変換し、この逆変換された信号をデジタルアナログ信号変換器でアナログ信号に変換し、ベースバンドＯＦＤＭ信号として送信し、受信機側では、ベースバンドＯＦＤＭ信号を受信してアナログデジタル信号変換器でデジタル信号に変換し、この変換されたデジタル信号をデジタル式行列演算回路としてのフーリエ変換回路でフーリエ変換し、フーリエ変換された信号を復調回路でＱＰＳＫ方式により復調して、元のデータを復調している。
【０００４】
このような移動体通信の分野では、データを高速で効率的に処理可能なこと、低消費電力で処理可能なことが要求され、デジタル式行列演算回路においても低消費電力での高速動作が要求される。
【０００５】
しかしながら、従来のデジタル式行列演算回路では、ダイナッミクレンジを大きくとって精度を向上させようとすると、それだけ回路規模が大きくなって消費電力が多くなり、低消費電力での高速動作を行わせることが難しい。
【０００６】
そこで、本願出願人は、デジタル式行列演算回路に較べて回路規模を大きくすることなくダイナミックレンジを大きくとることができ、もって低消費電力での高速動作を行わせることのできるアナログ式行列演算回路を提供した（特願２０００−２３４２６２号）。
【０００７】
また、このアナログ式行列演算回路では、カレントミラーを用いた重み付け回路を用いた。図５（Ａ）は、特願２０００−２３４６２号における重み付け回路の構成を示している。
【０００８】
その図５（Ａ）において、１は入力用カレントミラー回路、２は出力用カレントミラー回路である。入力用カレントミラー回路１は、ソース接地のｎ型ＭＯＳトランジスタＭ１、Ｍ２、定電流源Ａ１、Ａ２、入力端子Ｔ１、出力端子Ｔ２を有する。入力用カレントミラー回路１は、入力電流信号を乗算して、その入力電流信号を出力用カレントミラー回路２に出力する機能を有する。その具体的構成は特願２０００−２３４６２号に記載されている。その入力端子Ｔ１には入力電流信号が入力される。
【０００９】
ｎ型ＭＯＳトランジスタＭ１（入力ＭＯＳ）のドレインは電流源Ａ１を介して電源Ｖｄｄに接続されていると共に、入力端子Ｔ１に接続されている。ｎ型ＭＯＳトランジスタＭ１のゲートはそのドレインに接続されている。ｎ型ＭＯＳトランジスタＭ２(出力ＭＯＳ）のゲートはｎ型ＭＯＳトランジスタＭ１のゲートに接続されている。ｎ型ＭＯＳトランジスタＭ２のドレインは電流源Ａ２を介して電源Ｖｄｄに接続されると共に出力端子Ｔ２に接続されている。
【００１０】
なお、ｎ型ＭＯＳトランジスタＭ１のゲート幅Ｗ１とｎ型ＭＯＳトランジスタＭ２のゲート幅Ｗ２とは、例えば、重み付け０．８を実現するために、その比がＷ１：Ｗ２＝１０：８とされている。
【００１１】
カレントミラー回路２は、ソース接地のｎ型ＭＯＳトランジスタＭ３、Ｍ４、定電流源Ａ３、Ａ４、入力端子Ｔ３、出力端子Ｔ４を有する。カレントミラー回路２は、カレントミラー回路１から出力された乗算信号を加算して周波数成分としての加算信号を出力する機能を有するもので、入力端子Ｔ３にはカレントミラー回路１からの出力電流が入力される。ｎ型ＭＯＳトランジスタＭ３（入力ＭＯＳ）のドレインは電流源Ａ３を介して電源Ｖｄｄに接続されていると共に、入力端子Ｔ３に接続されている。ｎ型ＭＯＳトランジスタＭ３（出力ＭＯＳ）のゲートはそのドレインに接続されている。ｎ型ＭＯＳトランジスタＭ４のゲートはｎ型ＭＯＳトランジスタＭ３のゲートに接続されている。ｎ型ＭＯＳトランジスタＭ４のドレインは電流源Ａ４を介して電源Ｖｄｄに接続されると共に出力端子Ｔ４に接続されている。
【００１２】
これによって、カレントミラー回路２は、アナログ入力信号をサンプリングして得られた時系列的サンプリング信号に基づき、アナログ入力信号がフーリエ変換されてその周波数成分が求められる。
【００１３】
【発明が解決しようとする課題】
ところで、この従来の重み付け回路では、入力用カレントミラー回路１のｎ型ＭＯＳトランジスタＭ１、Ｍ２のゲート幅Ｗ１、Ｗ２の比を変えることによって入出力電流を変化させるという乗算効果を用いている。
【００１４】
ところが、このゲート幅比を変えることによって入力電流に対する出力電流の重み付けを行う重み付け回路では、入力用カレントミラー回路１のｎ型ＭＯＳトランジスタ（出力ＭＯＳ）Ｍ２のゲート幅Ｗ２と、出力用カレントミラー回路２のｎ型ＭＯＳトランジスタ（入力ＭＯＳ）Ｍ３のゲート幅Ｗ１とのゲート比もＷ２：Ｗ１となる。
【００１５】
従って、入力用カレントミラー回路１のｎ型ＭＯＳトランジスタ（出力ＭＯＳ）Ｍ２の出力側と出力用カレントミラー回路２のｎ型ＭＯＳトランジスタ（入力ＭＯＳ）Ｍ３の入力側とにインピーダンスのアンバランスが発生し、図５（Ｂ）に示すように、入力電流（図の細線で示すパルス波形Ｐ１）が０．０μＡ（零）であるにも拘らずオフセットされた出力電流（図の太線で示すパルス波形Ｐ２）が発生する不具合が生じる。
【００１６】
なお、この図５（Ｂ）に示すシュミレーション波形Ｐ１、Ｐ２は、Ｗ２：Ｗ１＝３０：６のゲート幅比としたときのものであり、最大入力電流５０μＡで設計し、入力レベル０．０μＡの時で−１μＡのオフセット電流が存在する。すなわち、２％の誤差が発生する。
【００１７】
本発明は、上記の事情に鑑みて為されたもので、オフセット電流の発生を防止することができ、ひいては、電流演算の精度を向上させることができる重み付け回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、上記の課題を解決するため、請求項１に記載の重み付け回路は、入力側から入力電流が入力されかつ出力側から出力電流が出力される一個の入力用カレントミラー回路と、該入力用カレントミラー回路の出力電流が分割して入力されかつ複数個の出力用カレントミラー回路が並列に接続された出力用並列回路と、前記出力用並列回路からの出力電流を出力する出力端子と、前記出力用並列回路からの出力電流を廃棄する廃棄電流回路と、隣り合う出力用カレントミラー回路の出力側同士を接続遮断する直列スイッチ回路とを備え、前記廃棄電流回路は前記直列スイッチ回路の一方側に接続され、前記出力端子は前記直列スイッチ回路の他方側に接続され、前記直列スイッチ回路は該直列スイッチ回路を構成する構成スイッチの１個が開かれかつ残りの構成スイッチが閉じられているときに、その開かれた構成スイッチを境にして前記廃棄電流回路に接続されている出力用カレントミラー回路からの出力電流をワイヤードオアで前記廃棄電流回路から廃棄しかつその開かれた構成スイッチを境にして前記出力端子に接続されている出力用カレントミラー回路からの出力電流をワイヤードオアで前記出力端子から出力させることを特徴とする。
【００１９】
請求項２に記載の重み付け回路は、カスケード接続の段数がＮ段、Ｎが３以上の整数のとき、第１段目を、入力側から入力電流が入力されて出力側から出力電流を出力する第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第１出力用カレントミラー回路と、前記第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第２入力用カレントミラー回路とから構成し、
第２段目から第Ｎ−１段目までを、
該第Ｎ−１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第Ｎ出力用カレントミラー回路と、前記第Ｎ−１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第Ｎ＋１入力用カレントミラー回路とから構成し、
第Ｎ段目を、第Ｎ入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力するの第Ｎ出力用カレントミラー回路と第Ｎ＋１出力用カレントミラー回路とから構成し、
前記各段の出力用カレントミラー回路からの出力電流を出力する出力端子と前記各段の出力用カレントミラー回路からの出力電流を廃棄する廃棄電流回路との間に、前記各段の出力用カレントミラー回路の出力側と前記廃棄電流回路との接続状態から前記各段の出力用カレントミラー回路の出力側と前記出力端子との接続状態に切り換える各構成スイッチを設けたこと、
又は、
カスケード接続の段数が２段のときには、第１段目を、入力側から入力電流が入力されて出力側から出力電流を出力する第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第１出力用カレントミラー回路と、第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第２入力用カレントミラー回路とから構成し、第２段目を、第２入力用カレントミラー回路からの出力が入力されかつ出力側から出力電流を出力する第２出力用カレントミラー回路と第３出力用カレントミラーから構成し、前記各段の出力用カレントミラー回路からの出力電流を出力する出力端子と前記各段の出力用カレントミラー回路からの出力電流を廃棄する廃棄電流回路との間に、前記各段の出力用カレントミラー回路の出力側と前記廃棄電流回路との接続状態から前記各段の出力用カレントミラー回路の出力側と前記出力端子との接続状態に切り換える各構成スイッチを設けたことを特徴とする。
【００２０】
請求項３に記載の重み付け回路は、前記各カレントミラー回路は、一対の電流源と一対のＭＯＳトランジスタからなり、一方のＭＯＳトランジスタのゲート幅と他方のＭＯＳトランジスタのゲート幅とが等しいことを特徴とする。
【００２１】
請求項４に記載の重み付け回路は、前記各構成スイッチにＭＯＳトランジスタが用いられていることを特徴とする。
【００２２】
【発明の実施の形態】
図１（Ａ）は本発明に係わる重み付け回路に用いるカレントミラー回路の構成図である。この図１（Ａ）に示すカレントミラー回路３は、入力用カレントミラー回路１、出力用のカレントミラー回路２の双方に使用される。カレントミラー回路３は、ソース接地のｎ型ＭＯＳトランジスタＭ５、Ｍ６、定電流源Ａ５、Ａ６、入力端子Ｔ５、出力端子Ｔ６を有する。
【００２３】
ｎ型ＭＯＳトランジスタＭ５、Ｍ６はゲート幅Ｗ１の比は１対１である。すなわち、入力ＭＯＳのゲート幅Ｗ１と出力ＭＯＳのゲート幅Ｗ１とは同じである。
【００２４】
ｎ型ＭＯＳトランジスタＭ５（入力ＭＯＳ）のドレインは電流源Ａ５を介して電源Ｖｄｄに接続されていると共に、入力端子Ｔ５に接続されている。ｎ型ＭＯＳトランジスタＭ６（出力ＭＯＳ）のゲートはそのドレインに接続されている。ｎ型ＭＯＳトランジスタＭ６のゲートはｎ型ＭＯＳトランジスタＭ５のゲートに接続されている。ｎ型ＭＯＳトランジスタＭ６のドレインは電流源Ａ６を介して電源Ｖｄｄに接続されると共に出力端子Ｔ６に接続されている。
【００２５】
図２は、このようなカレントミラー回路３を重み付け回路として用いるための原理図を示している。
【００２６】
その図２において、３Ａは入力側から入力電流が入力されかつ出力側から出力電流が出力される１個の入力用カレントミラー回路である。ここで、Ｔ５Ａは入力側の入力端子、Ｔ６Ａは出力側の出力端子である。
【００２７】
その入力用カレントミラー回路３Ａの出力側には、入力用カレントミラー回路３Ａの出力電流が分割して入力されかつ複数個の出力用カレントミラー回路３Ｂ、３Ｃ、…、３Ｆが並列に設けられた出力用並列回路が接続されている。符号Ｔ５Ｂ、Ｔ５Ｃ、…、Ｔ５Ｆはその出力用カレントミラー回路３Ｂ、３Ｃ、…、３Ｆの入力端子、Ｔ６Ｂ、Ｔ６Ｃ、…、Ｔ６Ｆはその出力用カレントミラー回路３Ｂ、３Ｃ、…、３Ｆの出力端子である。
【００２８】
各カレントミラー回路３Ｂ、３Ｃ、…、３Ｆは、ゲート幅Ｗ１が入力側と出力側と等しいので、その入力と出力とのインピーダンスが等しい。従って、図１（Ｂ）に示すように、入力電流（図の細い線で示すパルス波形Ｐ１）が０．０μＡ（ゼロＡ）であるときに、出力電流（図の太い線で示すパルス波形Ｐ２）のゼロレベルが一致し、オフセット電流が発生するのを防止できる。出力用並列回路には、廃棄電流回路４と出力端子５とが接続されている。
【００２９】
廃棄電流回路４は出力用並列回路からの出力電流を廃棄するためのもので、ここでは、その廃棄電流回路４は出力用カレントミラー回路３Ｂの出力側に接続されている。出力端子５は出力用並列回路からの出力電流を出力するためのもので、ここでは、その出力端子５は各出力用カレントミラー回路３Ｃ、３Ｄ、…、３Ｆの各出力側に接続されている。
【００３０】
この図２に示す重み付け回路では、入力電流を１として、１／５の入力電流が廃棄電流回路４から廃棄され、４／５の入力電流が出力端子から出力されることになり、このものによれば、入力電流に対して０．８倍の重み付けが得られる。出力用カレントミラー回路の個数を増やし、必要な分だけワイヤードオアで出力端子から取り出し、残りの入力電流を廃棄電流回路から廃棄することにすれば、適当にロードを付けた重み付けを行うことができる。
【００３１】
（実施例１）
図３は、図２に示す重み付け回路を具体化したものである。この図３において、図２に示す符号と同一符号は同一回路構成要素を示している。
この図３に示す重み付け回路では、出力用並列回路の出力側に直列スイッチ回路が設けられている。この直列スイッチ回路は構成スイッチＳ１Ｃ〜Ｓ１Ｆから構成されている。また、廃棄電流回路４は構成スイッチＳ１Ａを介して出力用カレントミラー回路３Ｂの出力側と直列スイッチ回路の一方側とに接続される。出力端子５は構成スイッチＳ１Ｂを介して出力用カレントミラー回路３Ｆの出力側と直列スイッチ回路の他方側とに接続される。
【００３２】
構成スイッチＳ１Ｃは隣り合う出力用カレントミラー回路３Ｂの出力側と出力用カレントミラー回路３Ｃの出力側とを接続遮断する役割を果たす。構成スイッチＳ１Ｄは隣り合う出力用カレントミラー回路３Ｃの出力側と出力用カレントミラー回路３Ｄの出力側とを接続遮断する役割を果たす。構成スイッチＳ１Ｅは隣り合う出力用カレントミラー回路３Ｄの出力側と出力用カレントミラー回路３Ｅの出力側とを接続遮断する役割を果たす。構成スイッチＳ１Ｆは隣り合う出力用カレントミラー回路３Ｅの出力側と出力用カレントミラー回路３Ｆの出力側とを接続遮断する役割を果たす。
【００３３】
各構成スイッチＳ１Ａ〜Ｓ１Ｆは図３（Ｂ）に示すＭＯＳスイッチから構成され、重み付けによって取り出す出力電流値に応じて開閉される。
【００３４】
この重み付け回路によれば、構成スイッチＳ１Ａ、Ｓ１Ｂを閉じると共に、構成スイッチＳ１Ｄ、Ｓ１Ｅ、Ｓ１Ｆを閉じ、かつ、構成スイッチＳ１Ｃを開くと、その開かれた構成スイッチＳ１Ｃを境にして出力用カレントミラー回路３Ｂからの出力電流が廃棄電流回路４を介して廃棄され、出力用カレントミラー回路３Ｃ〜３Ｆからの出力電流がワイヤードオアされて出力端子５から出力される。出力用並列回路を構成する出力用カレントミラー回路の個数は５個であるので、入力用カレントミラー回路３Ａから出力される出力電流を１とすると、各出力用カレントミラー回路に入力される入力電流は１／５であり、従って、出力用カレントミラー回路３Ｂを通じて廃棄される出力電流は１／５となる。また、出力端子５から出力される出力電流は、各出力用カレントミラー回路３Ｃ〜３Ｆからの出力電流がワイヤードオアされるので、４／５となる。
【００３５】
また、例えば、図３（Ａ）に示す構成スイッチＳ１Ｄを開き、残りの構成スイッチＳ１Ａ〜Ｓ１Ｃ、Ｓ１Ｅ、Ｓ１Ｆを閉じると、その開かれた構成スイッチＳ１Ｄを境にして出力用カレントミラー回路３Ｂの出力電流と出力用カレントミラー回路３Ｃの出力電流とがワイヤードオアされて廃棄電流回路４から廃棄され、出力用カレントミラー回路３Ｄの出力電流と出力用カレントミラー回路３Ｅの出力電流と出力用カレントミラー回路３Ｆの出力電流とがワイヤードオアされて出力端子５から出力され、従って、入力電流を１として、入力電流の０．４倍の出力電流が廃棄電流回路４から廃棄され、入力電流の０．６倍の出力電流が出力端子５から流れ、従って、入力電流に対して０．６倍の重み付けされた出力電流が出力されることになる。
【００３６】
なお、ここでは、出力用カレントミラー回路を５個としたが、その個数はこれに限定されるものではない。
【００３７】
（実施例２）
図４は重み付け回路の他の実施例を示すもので、いわゆるカスケード接続方法による重み付け回路を示している。
【００３８】
この図４において、７Ａは入力側から入力電流が入力されかつ出力側から出力電流を出力する第１入力用カレントミラー回路である。この第１入力用カレントミラー回路７Ａの出力側には、第１入力用カレントミラー回路７Ａからの出力電流が入力されかつ出力側から出力電流を出力する第１出力用カレントミラー回路７Ｂと、第１入力用カレントミラー回路７Ａからの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第２入力用カレントミラー回路７Ｃとが接続されている。この第１出力用カレントミラー回路７Ｂと第２入力用カレントミラー回路７Ｃとにより、第１段目のカスケード接続が構成されている。
【００３９】
第２入力用カレントミラー回路７Ｃの出力側には、この第２入力用カレントミラー回路７Ｃからの出力電流が入力されかつ出力側から出力電流を出力する第２出力用カレントミラー回路７Ｄと、この第２入力用カレントミラー回路７Ｃからの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第３入力用カレントミラー回路７Ｅとが接続されている。この第２出力用カレントミラー回路７Ｄと第３入力用カレントミラー回路７Ｅとにより、第２段目のカスケード接続が構成されている。
【００４０】
第３入力用カレントミラー回路７Ｅの出力側には、この第３入力用カレントミラー回路７Ｅからの出力電流が入力されかつ出力側から出力電流を出力する第３出力用カレントミラー回路７Ｆと、この第３入力用カレントミラー回路７Ｅからの出力電流が入力されかつ出力側から出力電流を出力する第４出力用カレントミラー回路７Ｇとが接続されている。この第３出力用カレントミラー回路７Ｄと第４出力用カレントミラー回路とによって第３段目のカスケード接続が構成されている。
【００４１】
その各段の出力用カレントミラー回路７Ｂ、７Ｄ、７Ｆ、７Ｇの出力側は構成スイッチＳ２Ａ〜Ｓ２Ｄを介してそれぞれ廃棄電流回路４と出力端子５とに接続可能である。その構成スイッチＳ２Ａ〜Ｓ２Ｄは、図４（Ｂ）に示すようにインバータ素子Ｓ２ＥとＭＯＳスイッチＳ２Ｆとから構成され、デジタル入力によって、入力電流を廃棄電流回路４の側と出力端子５との側とに切り換える機能を有する。すなわち各構成スイッチＳ２Ａ〜Ｓ２Ｄは、各段の出力用カレントミラー回路の出力側と廃棄電流回路との接続状態から各段の出力用カレントミラー回路の出力側と出力端子との接続状態に切り換える役割を果たす。
【００４２】
このものによれば、例えば、構成スイッチＳ２Ｄを廃棄電流回路４に接続し、残りの各構成スイッチＳ２Ａ、Ｓ２Ｂ、Ｓ２Ｃを出力端子５に接続すると、入力電流を１として２の３乗分の１の出力電流が廃棄電流回路４から廃棄され、残りの入力電流（１−２の３乗分の１）の出力電流がワイヤードオアされて、出力端子５から出力されることになる。
【００４３】
ここでは、カスケード接続を３段として説明したが、これに限るものではなく、Ｎが３以上のときには、第１段目を、入力側から入力電流が入力されて出力側から出力電流を出力する第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第１出力用カレントミラー回路と、第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第２入力用カレントミラー回路とから構成し、
第２段目から第Ｎ−１段目までを、第Ｎ−１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第Ｎ出力用カレントミラー回路と、第Ｎ−１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第Ｎ＋１入力用カレントミラー回路とから構成し、
第Ｎ段目を、第Ｎ入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第Ｎ出力用カレントミラー回路と第Ｎ＋１出力用カレントミラーから構成する。
【００４４】
従って、Ｎ段のカスケード接続すると、２のＮ乗分の１の精度で重み付けを行うことができる。
【００４５】
また、カスケード接続が２段のとき（Ｎが２のとき）には、第１段目を、入力側から入力電流が入力されて出力側から出力電流を出力する第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力する第１出力用カレントミラー回路と、第１入力用カレントミラー回路からの出力電流が入力されかつ出力側から出力電流を出力して入力用カレントミラー回路として機能する第２入力用カレントミラー回路とから構成し、第２段目を、第２入力用カレントミラー回路からの出力が入力されかつ出力側から出力電流を出力する第２出力用カレントミラー回路と第３出力用カレントミラーから構成する。
【００４６】
なお、符合Ｔ９Ａ〜Ｔ９Ｇは各カレントミラー回路７Ａ〜７Ｆの入力端子、符合Ｔ１０Ａ〜Ｔ１０Ｇは各カレントミラー回路７Ａ〜７Ｇの出力端子である。
【００４７】
【発明の効果】
本発明は、以上説明したように構成したので、オフセット電流の発生を防止することができ、これにより、電流演算、例えば、電流演算回路や電流行列演算回路の重み付けの精度を向上させることができる。
【図面の簡単な説明】
【図１】（Ａ）は本発明に係わる重み付け回路に用いるカレントミラー回路図、（Ｂ）はその入力電流パルスと出力電流パルスの説明図である。
【図２】本発明に係わる重み付け回路の原理をブロック回路図である。
【図３】（Ａ）は本発明に係わる重み付け回路の実施例１を示すブロック回路図、（Ｂ）はその構成スイッチの一例を示す図である。
【図４】（Ａ）は本発明に係わる重み付け回路の実施例２を示すブロック回路図、（Ｂ）はその構成スイッチの一例を示す図である。
【図５】（Ａ）は従来の重み付け回路の回路図、（Ｂ）はその入力電流パルスと出力電流パルスの説明図である。
【符号の説明】
３Ａ…入力用カレントミラー回路
３Ｂ〜３Ｆ…出力用カレントミラー回路
４…廃棄電流回路
５…出力端子
【図１】
0003875075.tif 000002
【図２】
0003875075.tif 000003
【図３】
0003875075.tif 000004
【図４】
0003875075.tif 000005
【図５】
0003875075.tif 000006