(57)【特許請求の範囲】
【請求項１】
第１のシリコン基板の一面に酸化膜を形成し、この酸化膜の所定領域を開口した後、エッチングを行って前記第１のシリコン基板の一面側にキャビティを形成する工程と、
この状態で前記第１のシリコン基板の一面側と第２のシリコン基板の一面側とを真空中で仮接合して前記キャビティ内を基準圧力室にする工程と、
大気圧中で熱処理を施して前記第１のシリコン基板と前記第２のシリコン基板の接合強度を高める工程と、
前記第１のシリコン基板又は第２のシリコン基板の他面側を薄肉化して、前記基準圧力室を一面側とするダイヤフラムを形成する工程と、
前記ダイヤフラムに圧力検出素子を形成する工程とを有し、
前記仮接合する工程では、前記第１のシリコン基板に形成された前記酸化膜を前記第２のシリコン基板のシリコン面に接触させて行い、前記基準圧力室の内部を前記第１のシリコン基板と前記第２のシリコン基板の接合面にのみ酸化膜が存在し、それ以外の部分には酸化膜が存在しない状態とすることを特徴とする半導体圧力センサの製造方法。
【請求項２】
前記仮接合を５００℃以下の温度で行い、前記熱処理を１０００℃以上の温度で行うことを特徴とする請求項１に記載の半導体圧力センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧力を検出する半導体圧力センサの製造方法に関する。
【０００２】
【従来の技術】
従来、この種の半導体圧力センサの製造方法として、特開平８−２３６７８８号公報に示されるものがある。この製造方法においては、まず第１のシリコン基板の一面側にキャビティを形成し、キャビティが形成された第１のシリコン基板の一面側と第２のシリコン基板の一面側とを貼り合わせてキャビティ内を基準圧力室とし、第１のシリコン基板の他面側を薄肉化してダイヤフラムを形成し、この後、ダイヤフラムに圧力検出素子を形成するようにしている。
【０００３】
【発明が解決しようとする課題】
通常、シリコン基板の貼り合わせは大気圧中で行われるため、上記した半導体圧力センサにおいては、基準圧力室の圧力が大気圧となり、大気圧を基準とした圧力検出を行うものとなる。
これに対し、基準圧力室を真空にして圧力検出を行うことが考えられる。この場合、真空中でシリコン基板の貼り合わせを行えばよいが、シリコン基板の貼り合わせを行う場合、接合強度を高めるために高温（１０００℃以上）の熱処理が必要となる。現在のところ真空中でそのような熱処理を行う装置はなく、またそれを製作するにしても非常に高価なものとなる。
【０００４】
本発明は、そのような装置を必要とすることなく、基準圧力室内を真空にした半導体圧力センサを製造する方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、第１のシリコン基板の一面に酸化膜を形成し、この酸化膜の所定領域を開口した後、エッチングを行って前記第１のシリコン基板の一面側にキャビティを形成する工程と、この状態で前記第１のシリコン基板の一面側と第２のシリコン基板の一面側とを真空中で仮接合して前記キャビティ内を基準圧力室にする工程と、大気圧中で熱処理を施して前記第１のシリコン基板と前記第２のシリコン基板の接合強度を高める工程と、前記第１のシリコン基板又は第２のシリコン基板の他面側を薄肉化して、前記基準圧力室を一面側とするダイヤフラムを形成する工程と、前記ダイヤフラムに圧力検出素子を形成する工程とを有することを特徴としている。
【０００６】
このように第１、第２のシリコン基板を貼り合わせる場合に、真空中で仮接合を行う工程と、大気圧中で熱処理を行う工程に分けているから、貼り合わせ基板を用いて基準圧力室を真空にした構造の半導体圧力センサを容易に製造することができる。この場合、第１のシリコン基板として内部に絶縁膜が形成されたものを用い、前記絶縁膜をストッパとしたエッングにより薄肉化してダイヤフラムを形成するようにすれば、ダイアフラムの割れ等の不良を低減することができ、歩留まりを向上させることができる。
【０００７】
また、第１のシリコン基板として第１導電型のベース基板上に第２導電型の半導体層が形成されたものを用い、前記ベース基板を電気化学ストップエッチングにより除去してダイヤフラムを形成するようにしても、ダイアフラムの割れ等の不良を低減することができ、歩留まりを向上させることができる。
【０００８】
また、請求項１に記載の発明では、前記仮接合する工程では、前記第１のシリコン基板に形成された前記酸化膜を前記第２のシリコン基板のシリコン面に接触させて行い、前記基準圧力室の内部を前記第１のシリコン基板と前記第２のシリコン基板の接合面にのみ酸化膜が存在し、それ以外の部分には酸化膜が存在しない状態としている。このことにより、前記基準圧力室の内部に形成される酸化膜を少なくすることができ、酸化膜からの脱ガスを少なくして、圧力センサとしての経時変化を少なくすることができる。
【０００９】
上記した仮接合、熱処理の温度としては、請求項２に記載の発明のように、仮接合に対しては５００℃以下の温度、熱処理に対しては１０００℃以上の温度とするのが好ましい。
【００１１】
なお、本明細書でいう「真空」とは、真空にする装置内でできる真空状態のものをいう。
【００１２】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の第１実施形態によって製造される半導体圧力センサの断面図を示し、図２にその平面図を示す。なお、図１は、図２におけるＡ−Ａ断面を示している。
【００１３】
図１において、シリコンで構成された第１の基板１と第２の基板２が酸化膜３を介して接合されている。第１の基板１にはキャビティ（凹部）が形成されているため、第１の基板１と第２の基板２が接合されることによって基準圧力室４が形成されている。なお、第１の基板１と第２の基板２は真空中で接合されているため、基準圧力室４内は、真空状態となっている。
【００１４】
基準圧力室４の上は、シリコンの薄肉構造体であるダイアフラム５となっており、このダイヤフラム５には、圧力検出素子としてのピエゾ抵抗素子（歪みゲージ素子）６が４本形成されている。
ここで、ピエゾ抵抗素子６は、図２に示すように、低抵抗領域７で相互に接続されて、ホイトンストンブリッジ回路を形成している。また、基板表面にはシリコン酸化膜等からなる絶縁膜８が形成されており、この絶縁膜８に形成されたコンタクトホール９を介して、低抵抗領域７は、Ａｌ等よりなる低抵抗配線層１０に接続されている。
【００１５】
上記した構成において、ダイアフラム５が圧力を受けて変形することによって生じる歪みをピエゾ抵抗素子６が検出する。このピエゾ抵抗素子６からの検出信号は、低抵抗領域７、低抵抗配線層１０を介して外部に設けられた信号処理回路に出力される。このことによって圧力が検出される。
次に、上記した半導体圧力センサの製造方法について説明する。図３および図４にその製造工程を示す。
【００１６】
［図３（ａ）の工程］
第１のシリコン基板（第１の半導体基板）２０として、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェハを用意する。このＳＯＩウェハは、シリコン支持部２１とＳＯＩ部２３が酸化膜２２を介して貼り合わされた構造となっており、シリコン支持部２１は厚さ６００μｍ、酸化膜２２は厚さ１μｍ、ＳＯＩ部２３は厚さ１０μｍとなっている。
【００１７】
［図３（ｂ）の工程］
ＳＯＩ部２３の上に熱酸化膜２４を膜厚５０００Åで成膜する。
［図３（ｃ）の工程］
熱酸化膜２４をホトエッチングによりパターニングして所定領域に開口部（凹部）２５を形成する。
【００１８】
［図３（ｄ）の工程］
熱酸化膜２４をマスクとした異方性エッチングにより、ＳＯＩ部２３にキャビティ２６を形成する。具体的には、エッチング液としてＴＭＡＨ溶液を用い、ＳＯＩ部２３の薄肉部（ダイヤフラム）の厚さが２μｍとなるように、ＳＯＩ部２３を８μｍエッチングする。なお、エッチング液としてはＫＯＨなどのアルカリ性溶液を用いてもよい。また、エッチングとしては、ドライエッチングを用いて行ってもよい。
【００１９】
［図４（ａ）の工程］
第１のシリコン基板２０とは別の第２のシリコン基板（第２の半導体基板）３０を用意し、両者を洗浄する。洗浄方法は一般的なＲＣＡ洗浄（ＳＣ−１、希ＨＦ、ＳＣ−２）により行う。
続いて、第１のシリコン基板２０と第２のシリコン基板３０の親水化処理を行う。具体的には、キャロス（Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）にて、１２０℃、１０分間処理後、水洗を３０分以上行い、スピンドライヤーで乾燥させる。
【００２０】
次に、真空チャンバー内に第１のシリコン基板２０と第２のシリコン基板３０を投入し、真空引きを行う。このとき、第１のシリコン基板２０と第２のシリコン基板３０は接触させず、離した状態にするとキャビティ２６内部の真空引きが効率良く行われる。
この後、真空中で、かつ常温で、シリコン基板２０の一面側と第２のシリコン基板３０の一面側を接触させ、５分間保持して、仮接合する。なお、歩留まり向上のためには、その接合において両基板を加圧するのが望ましい。このように、第１のシリコン基板２０と第２のシリコン基板３０を接合することによって、キャビティ２６内が基準圧力室２７になる。
【００２１】
［図４（ｂ）の工程］
仮接合した試料を真空チャンバー内から取り出し、接合強度を高めるために、１０５０℃で３時間の熱処理を行う。このとき、酸素雰囲気中で熱処理を行う。このため、第１のシリコン基板２０の表面には酸化膜２８が形成され、第２のシリコン基板３０の表面には酸化膜３１が形成される。
【００２２】
［図４（ｃ）の工程］
第１のシリコン基板２０の表面に形成された酸化膜２８を研削もしくはエッチングにより除去し、第１のシリコン基板２０のシリコン支持部２１のシリコンをアルカリエッチングにより除去する。このとき、酸化膜２２がエッチングストッパとして機能するため、エッチング時間の制御は不要である。このように第１のシリコン基板２０をエッチングによって薄肉化することにより、基準圧力室２７を一面側とするダイヤフラム２９が形成される。
【００２３】
［図４（ｄ）の工程］
酸化膜２２、３１をＨＦ水溶液にて除去する。
なお、この図４（ｄ）に示す構造において、第１のシリコン基板２０におけるＳＯＩ部２３、酸化膜２４、第２のシリコン基板３０、ダイヤフラム２９、基準圧力室２７が、それぞれ図１に示す第１の基板１、酸化膜３、第２の基板２、ダイヤフラム５、基準圧力室４に相当している。
【００２４】
そして、図４（ｄ）の工程の後、通常のＩＣ製造プロセスを用いて、低抵抗領域７、絶縁膜８、ピエゾ抵抗素子６、Ａｌ配線１０などを形成して、図１、図２に示す半導体圧力センサを得る。
上記した製造方法によれば、第１、第２のシリコン基板２０、３０を貼り合わせる場合に、真空中で仮接合を行う工程と、大気圧中で熱処理を行う工程に分けているから、貼り合わせ基板を用いて基準圧力室を真空にした構造の半導体圧力センサを容易に製造することができる。また、第１のシリコン基板２０におけるシリコン支持部２１をエッチングにより除去しているので、ダイアフラム２９の割れ等の不良を低減することができ、歩留まりを向上させることができる。
【００２５】
また、第１のシリコン基板２０に形成された酸化膜２４を第２のシリコン基板３０のシリコン面に接触させて両基板の貼り合わせを行っているため、基準圧力室２７の内部は接合面にのみ酸化膜が存在し、それ以外の部分には酸化膜２４のような酸化膜が存在していない。このため、酸化膜から発生するガスが少なく、経時変化を少なくすることができる。また、酸化膜がキャビティ２６に表れるＳＯＩ部２３表面に形成されていないため、酸化膜による応力がダイヤフラム２９に伝わらず、センサとして好ましいものとなる。なお、キャビティ２６に表れるＳＯＩ部やシリコン基板３０に自然酸化膜などの非常に薄い膜が形成されていても問題ない。
【００２６】
なお、上記した仮接合の温度としては５００℃以下の温度が好ましく、熱処理の温度としては、１０００℃以上の温度が好ましい。
また、上記した実施形態においては、内部に絶縁膜２２が形成された第１の半導体基板として、ＳＯＩ基板２０を用いるものを示したが、ＳＩＭＯＸ基板などを用いることも可能である。
（第２実施形態）
上記した第１実施形態においては、第１のシリコン基板としてＳＯＩウエハ２０を用いるものを示したが、通常のシリコン基板を用いることもできる。この場合、図５に示すように、第１の基板１に溝１１を設けて、ダイヤフラム５の厚さを規定するようにするのが好ましい。すなわち、図５に示すように、第１の基板１に溝１１を形成し、その溝１１を酸化シリコン等で埋めておけば、第１の基板１を研磨して薄肉化する際に、その酸化シリコンが研磨のストッパとなるため、ダイアフラム５を所望の厚さにすることができる。
【００２７】
以下、この第２実施形態における製造方法について説明する。図６にその製造工程を示す。
［図６（ａ）の工程］
第１のシリコン基板（第１の半導体基板）４０の所定の位置に溝４１を形成する。
【００２８】
［図６（ｂ）の工程］
第１のシリコン基板４０の表面にシリコン酸化膜４２を形成し、このシリコン酸化膜４２で溝４１を理設する。そして、シリコン酸化膜４２の表面を研磨して平滑化する。
［図６（ｃ）の工程］
シリコン酸化膜４２の所定領域に開口部を形成し、このシリコン酸化膜４２をマスクとした異方性エッチングによって、キャビティ４３を形成する。
【００２９】
［図６（ｄ）の工程］
第２のシリコン基板（第２の半導体基板）５０を用意し、第１、第２のシリコン基板４０、５０を洗浄し、親水化処理後、第１、第２のシリコン基板４０、５０を貼り合わせる。この場合、第１実施形態と同様、第１、第２のシリコン基板４０、５０を、真空中で仮接合し、大気圧中で熱処理して貼り合わせ行う。この貼り合わせによって基準圧力室４４が形成される。このとき、第１、第２のシリコン基板４０、５０の表面に酸化膜が形成される。
【００３０】
［図６（ｅ）の工程］
第１のシリコン基板４０の表面に形成された酸化膜を除去した後、第１のシリコン基板４０を裏面から研磨して薄肉化する。このとき、シリコンは研磨して酸化シリコンは研磨しない条件で研磨を行うと、溝４１に埋め込まれた酸化シリコンの頂点部にて研磨が終了するので、所定の厚さのダイアフラム４５を形成することができる。
【００３１】
この図６（ｅ）に示す構造において、第１のシリコン基板４０、シリコン酸化膜４２、第２のシリコン基板５０、ダイヤフラム４５、基準圧力室４４が、それぞれ図５に示す第１の基板１、酸化膜３、第２の基板２、ダイヤフラム５、基準圧力室４に相当している。
そして、第２のシリコン基板５０の表面に形成された酸化膜を除去した後、通常のＩＣ製造プロセスを用いて、第１実施形態と同様に、低抵抗領域７、絶縁膜８、ピエゾ抵抗素子６、Ａｌ配線１０などを形成する。
（第３実施形態）
次に、本発明の第３実施形態について説明する。
【００３２】
この第３実施形態は、第１のシリコン基板としてｐ型シリコン基板（第１導電型のベ─ス基板）にｎ型シリコン層（第２導電型の半導体層）をエピタキシャル成長させた基板を用い、電気化学ストップエッチングにより第１のシリコン基板を薄膜化してダイヤフラムを形成するようにしたものである。
以下、この第３実施形態における製造方法について説明する。図７、図８にその製造工程を示す。
【００３３】
［図７（ａ）の工程］
第１のシリコン基板（第１の半導体基板）６０として、ｐ型シリコン基板６１にｎ型シリコン層６２をエピタキシャル成長させた基板を用意する。
［図７（ｂ）〜図８（ｂ）］
図３（ｂ）〜図４（ｂ）と同様の工程を行う。すなわち、ｎ型シリコン層６２の表面に熱酸化膜６３を成膜し、その所定領域に開口部６４を形成して、熱酸化膜６３をマスクとした異方性エッチングによりキャビティ６５を形成する。そして、第２のシリコン基板（第２の半導体基板）７０を用意し、第１、第２のシリコン基板６０、７０を洗浄し、親水化処理後、第１、第２のシリコン基板６０、７０を貼り合わせる。この場合、第１実施形態と同様、第１、第２のシリコン基板６０、７０を、真空中で仮接合し、大気圧中で熱処理して貼り合わせ行う。この貼り合わせによって基準圧力室６６が形成される。このとき、第１、第２のシリコン基板６０、７０の表面に酸化膜６７、７１が形成される。
【００３４】
［図８（ｃ）の工程］
第１のシリコン基板６０の表面に形成された酸化膜６７を研削もしくはエッチングにより除去する。そして、第１のシリコン基板６０のｐ型シリコン基板６１を電気化学ストップエッチングによって除去する。この電気化学ストップエッチングは３極法により行い、エッチング液としてＫＯＨ液を用いる。電極はｎ型シリコン層６２から取り出す。この場合、エッチングはｎ型シリコン層６２で止まるため、エッチング時間の制御は不要である。このエッチングによってダイヤフラム６８が形成される。
【００３５】
この図８（ｃ）に示す構造において、第１のシリコン基板６０におけるｎ型シリコン層６２、酸化膜６３、第２のシリコン基板７０、ダイヤフラム６８、基準圧力室６６が、それぞれ図１に示す第１の基板１、酸化膜３、第２の基板２、ダイヤフラム５、基準圧力室４に相当している。
そして、第２のシリコン基板７０の表面に形成された酸化膜７１を除去した後、通常のＩＣ製造プロセスを用いて、第１実施形態と同様に、低抵抗領域７、絶縁膜８、ピエゾ抵抗素子６、Ａｌ配線１０などを形成する。
（その他の実施形態）
上記した第１乃至第３の実施形態においては、第１のシリコン基板に形成された酸化膜を第２のシリコン基板のシリコン面に接触させて行うものを示したが、第２のシリコン基板側にも酸化膜を形成して両者の貼り合わせを行うようにしてもよい。但し、この場合には、基準圧力室２７の内部に存在する酸化膜が第１乃至第３の実施形態よりも多くなるため、第１実施形態で述べた経時変化の低減という効果は少なくなる。
【００３６】
また、上記した第２実施形態においては、第１のシリコン基板４０に溝４１とキャビティ４３を形成するものを示したが、第２のシリコン基板５０にキャビティ４３を形成してもよい。この場合、ダイヤフラム４５の厚さが溝４１の深さのみで規定されるため、その制御性を良くすることができる。図９に、この場合の半導体圧力センサの構成を示す。また、第１、第３実施形態においても、第２のシリコン基板にキャビティを形成して製造することも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態によって製造される半導体圧力センサの断面図である。
【図２】図１に示す半導体圧力センサの平面図である。
【図３】図１、図２に示す半導体圧力センサの製造方法を示す工程図である。
【図４】図３に続く工程図である。
【図５】本発明の第２実施形態によって製造される半導体圧力センサの断面図である。
【図６】図５に示す半導体圧力センサの製造方法を示す工程図である。
【図７】本発明の第３実施形態にかかる半導体圧力センサの製造方法を示す工程図である。
【図８】図７に続く工程図である。
【図９】本発明の他の実施形態によって製造される半導体圧力センサの断面図である。
【符号の説明】
２０、４０、６０…第１のシリコン基板、
３０、５０、７０…第２のシリコン基板、
２６、４３、６５…キャビティ、２７、４４、６６…基準圧力室、
２９、４５、６８…ダイヤフラム。
【図１】
0003994531.tif 000002
【図２】
0003994531.tif 000003
【図３】
0003994531.tif 000004
【図４】
0003994531.tif 000005
【図５】
0003994531.tif 000006
【図６】
0003994531.tif 000007
【図７】
0003994531.tif 000008
【図８】
0003994531.tif 000009
【図９】
0003994531.tif 000010