(57)【特許請求の範囲】
【請求項１】
雑音信号を発生する雑音発生器において、
乱数を発生する擬似乱数発生部と、
前記擬似乱数発生部で発生させた乱数に従って雑音信号の周波数成分の位相情報を設定する位相設定部と、
前記擬似乱数発生部で発生させた乱数と、前記位相設定部で設定された位相情報と、外部から受け付けた、前記雑音信号の帯域制限を行うための周波数スペクトル情報とに従って、出力する雑音信号の周波数特性を演算する周波数特性演算部と、
前記周波数特性演算部の演算結果に逆フーリエ変換を施して前記雑音信号を出力する逆ＦＦＴ部と
を備えることを特徴とする雑音発生器。
【請求項２】
請求項１に記載の雑音発生器において、
あらかじめ設定された複数の周波数スペクトル情報の中から設定すべき周波数スペクトル情報の選択をユーザから受け付け、選択された周波数スペクトル情報を前記周波数特性演算部に供給する周波数スペクトル設定部
をさらに備えることを特徴とする雑音発生器。
【請求項３】
請求項２に記載の雑音発生器において、
時間の経過に応じて、前記周波数スペクトル設定部に対して異なる周波数スペクトル情報を選択する周波数スペクトル制御部
をさらに備えることを特徴とする雑音発生器。
【請求項４】
雑音信号を発生する雑音発生器において、
乱数を発生する擬似乱数発生部と、
前記擬似乱数発生部で発生させた乱数と、外部から受け付けた、前記雑音信号の予め定めた周波数における位相を固定するための位相情報とに従って前記雑音信号の周波数成分の位相情報を設定する位相設定部と、
前記擬似乱数発生部で発生させた乱数と、前記位相設定部で設定された位相情報と、前記雑音信号の帯域制限を行う周波数スペクトル情報とに従って、出力する雑音信号の周波数特性を演算する周波数特性演算部と、
前記周波数特性演算部の演算結果に逆フーリエ変換を施して前記雑音信号を出力する逆ＦＦＴ部と
を備えることを特徴とする雑音発生器。
【請求項５】
ディジタル計算により雑音信号を発生する雑音発生方法において、
乱数を発生するステップと、
前記乱数を周波数成分の位相情報として設定するステップと、
前記乱数と、前記位相情報と、前記雑音信号の帯域制限を行うための周波数スペクトル情報とに従って、出力する雑音信号の周波数特性を演算するステップと、
前記演算結果に逆フーリエ変換を施して前記雑音信号を出力するステップと
を備えることを特徴とする雑音発生方法。
【請求項６】
請求項５に記載の各ステップをプロセッサにより実行するためのプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、雑音発生器に係り、特に通信装置やオーディオ装置などの特性試験に用いる信号源など、周波数スペクトルおよび位相に厳格な制御を必要とする雑音発生器に関する。
【０００２】
【従来の技術】
従来の雑音発生器は、雑音の源となる乱数を発生させ、この乱数をアナログ信号に変換し雑音を発生している。
【０００３】
雑音発生器の従来技術としては、特開平４−２４７７０４号公報に記載されている技術がある。この従来技術について、以下説明する。
【０００４】
図１３に従来の雑音発生器の構成図を示す。図１３において、乱数発生部２は乱数を出力し、アナログフィルタ３２はアナログ信号を出力する。乱数発生部２は、シフトレジスタ９と排他的論理和１０を備え、排他的論理和１０とシフトレジスタ９との接続位置により種々の乱数を発生する。シフトレジスタ９の各段の出力は、抵抗３３を介してアナログフィルタ部３２の演算増幅器３４の反転入力と非反転入力に交互に入力され、演算増幅器３４の加減算によりディジタルデータの帯域を制限してアナログ信号として出力する。
【０００５】
【発明が解決しようとする課題】
上記構成によれば、雑音の周波数特性を変更するためには、アナログフィルタ３２の変更が必要である。雑音の周波数特性の変更のためには、アナログフィルタ３２の個数および次数を変化させる必要がある。すなわち、従来の雑音発生装置は、アナログフィルタの変更を行わずに、雑音の周波数特性を任意に設定、変更、制御することが不可能という問題がある。
【０００６】
雑音の利用、特に通信装置の特性試験に用いる信号源としての雑音には、周波数スペクトルおよび位相が既知である必要がある。また任意の特性を持った被試験装置に対して適用可能とするための雑音発生器は、出力する雑音の周波数スペクトルおよび位相を任意に設定、変化、制御が可能である必要がある。
【０００７】
本発明は、出力する雑音の周波数特性を変更することが可能な雑音発生器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、乱数を発生する擬似乱数発生部と、前記擬似乱数発生部で発生させた乱数に従って雑音信号の周波数成分の位相情報を設定する位相設定部と、前記雑音信号の帯域制限を行うための周波数スペクトル情報を受付ける周波数スペクトル受付け部と、前記擬似乱数発生部で発生させた乱数と、前記位相設定部で設定された位相情報と、前記周波数スペクトル受付け部で受け付けた周波数スペクトル情報とに従って、出力する雑音信号の周波数特性を演算する周波数特性演算部と、前記周波数特性演算部の演算結果に逆フーリエ変換を施して前記雑音信号を出力する逆ＦＦＴ部とを備える。
【０００９】
本発明によれば、周波数スペクトル受付け部において、周波数スペクトルを受付けるので、出力する雑音の周波数特性を変更することができる。
【００１０】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について詳細に説明する。
【００１１】
図１に、第１の実施の形態における雑音発生器の構成図を示す。図1において、雑音発生器１は、０から１の範囲に一様に分布する乱数を発生する乱数発生器２と、乱数発生器２において生成された乱数を用いて周波数軸上の位相情報を設定する位相設定部３と、予め設定された周波数スペクトル特性と乱数発生部２により生成された一様分布乱数と位相設定部３によって設定された位相情報とを用いて複素乱数列を求める周波数特性演算部４と、周波数特性演算部４により得られた周波数軸上の複素乱数列を逆フーリエ変換により時間領域の雑音に変換する逆ＦＦＴ部５とを備える。
【００１２】
本発明の各実施の形態においては、ディジタルデータの演算のみによる雑音発生方式とする。ディジタルデータの演算は、例えばＤＳＰ（Digital  Signal  Processor：ディジタルシグナルプロセッサ：プログラマブル汎用演算処理装置、以下「ＤＳＰ」という）やパソコンによって簡単に実行することができる。
【００１３】
図１４に、各実施の形態におけるハードウエア構成を示す。図１４において雑音発生器は、演算処理を行うＤＳＰ１４１と、ＤＳＰ１４１が処理するソフトウェアプログラムを記憶するメモリ１４２と、演算結果を出力する出力部１４３と、指示入力を受付ける入力部１４４とを備える。メモリ１４２は、ＣＤ−ＲＯＭなどの記憶媒体であってもよいし、ハードディスクなどのメモリでもよい。出力部１４３は、ディスプレイなどの表示手段やプリンタなどの印刷手段を備えることができる。入力部１４４は、マウスやキーボードなどを備え、雑音信号の発生開始指示を受付けたり、周波数スペクトル情報や位相情報を受付けたりする受付け手段である。ＤＳＰ１４１は、一様乱数の発生、乱数を利用した振幅、周波数、位相の設定と、逆フーリエ変換を行う。
【００１４】
ＤＳＰ等での演算内容はソフトウェア的に変更することが可能となるため、装置規模の増大を抑制することが可能となる。周波数特性演算部の演算内容をソフトウェア的に変更することにより、装置規模の増大を抑制し、雑音の周波数スペクトルおよび位相を簡便な操作で任意に設定、変更、制御を可能とする。
【００１５】
以下、図５を参照して本発明の実施の形態における雑音発生原理を説明する。図５は、図１に示す構成をさらに詳細に示した構成図である。
【００１６】
図５において、雑音発生器は、乱数を発生する乱数発生部２、位相を設定する位相設定部３、周波数特性を演算する周波数特性演算部４、および、逆フーリエ変換を行う逆フーリエ変換部５を備える。
【００１７】
乱数発生部２は、シフトレジスタ９と排他的論理輪回路１０とによりＭ系列の０〜１の範囲に一様に分布する乱数ｘn（但し、ｎは自然数）を生成する。乱数ｘnは、位相設定部３および周波数特性演算部４に入力される。
【００１８】
位相設定部３は、乱数ｘnを用いてexp（ｊ２πｘn）なる複素信号を生成する。乱数ｘnに２πを乗じて、φn＝２πｘnとし、複素信号を生成する。
【００１９】
周波数特性演算部４は、雑音信号の振幅の確率分布関数がガウス分布に従うようにするために、乱数ｘn  （０≦ｎ＜Ｎ／２）を用いてレーレー分布に従う乱数ｙnを数１に従って生成する。
【００２０】
【数１】
0003886359.tif 000002
【００２１】
出力ｙnと、希望する周波数スペクトルＡn（０≦ｎ＜Ｎ／２）および位相設定部３の出力exp（ｊ２πｘn）を数２によって乗算し、その結果と窓関数Ｗnとを数４によって畳み込み演算する。ここでＷnは数３で与えられる。周波数スペクトルがＡnは、雑音信号を帯域制限するためのもので、あらかじめソフトウェアにより設定されたり、また、後述する第２および第３の実施の形態においては、ユーザの指示を受付けて設定されたりする。
【００２２】
畳み込み結果は、数５により共役複素数と加算した後、逆フーリエ変換を行う。位相がφnであり、振幅の確率分布関数がガウス分布に従う雑音波形が得られる。
【００２３】
【数２】
0003886359.tif 000003
【００２４】
【数３】
0003886359.tif 000004
【００２５】
【数４】
0003886359.tif 000005
【００２６】
【数５】
0003886359.tif 000006
【００２７】
つぎに、図５を参照して各部の詳細な動作を説明する。
【００２８】
乱数発生部２は、クロック信号CKに同期して入力段のビットを順次上位段にシフトさせる１ビットｍ段（但し、ｍは自然数）のシフトレジスタ９と排他的論理和回路１０とを備える。排他的論理和回路１０の入力はシフトレジスタ９の各段から選択されるが、シフトレジスタ９から出力されるビット列の最大周期２m−１より短い周期が生じることのないような段数から選ばれる。シフトレジスタ９は、例えば３１ビットの長さで構成でき、クロック信号に従ってシフトする。排他的論理和回路１０の出力がシフトレジスタ９の入力段に戻されることによって、Ｍ系列の乱数が生成される。乱数ｘnはｘ1〜ｘnまでの数列で表され、この乱数を浮動小数点で表された実数と見なし、０〜１の範囲に一様に分布する乱数ｘnを生成する。
【００２９】
位相設定部３は、一様分布乱数ｘnと２πを乗ずる乗算器１１と、その結果得られる０から２πの範囲に一様に分布する乱数を位相φnに設定する位相処理部１２とを備える。位相処理部１２の出力は周波数特性演算部４に入力される。
【００３０】
周波数特性演算部４は、乱数ｘnをレーレー分布に従う乱数ｙnに換算する換算部１４と、換算部１４の出力と希望する周波数スペクトルＡnと位相処理部１２の出力とを乗算する乗算器１５と、乗算器１５の出力と時間軸上の窓関数の周波数スペクトルＷnとの畳み込み演算を行う畳み込み部１３と、畳み込み部１３の出力の共役複素を計算する共役複素部１７と、共役複素部１７の出力と畳み込み部１３との和を計算する加算器１８とを備える。
【００３１】
乗算器１５は、レーレー分布に従う乱数ｙnを、位相処理部１２の出力を用いて実数部と虚数部とに分解することにより、それぞれがガウス分布に従う乱数となる。周波数スペクトルがＡnは、雑音信号を帯域制限するためのもので、本実施の形態においては、あらかじめソフトウェアにより設定しておくことができ、波形を示す関数で設定されてもよいし、１〜ｎの各データに対応する周波数スペクトルを示すようなデータベースにより設定されてもよい。
【００３２】
乗算器１５の出力は、窓関数の周波数スペクトルＷnと畳み込み演算を行い、共役複素数を加えて、逆ＦＦＴ部５に入力される。逆ＦＦＴ部５は、周波数特性演算部４の出力Ｇnの実数部及び虚数部をそれぞれに逆フーリエ変換を施す逆ＦＦＴ演算部１６により構成される。逆ＦＦＴ演算部１６の出力はガウス分布に従った擬似雑音波形となる。
【００３３】
以上の構成により得られた雑音発生器１から出力された雑音信号の周波数スペクトルおよび時間波形の概略説明図を図６（a）および（b）に示す。設定された周波数スペクトルＡnが全帯域で一定となる白色雑音の場合、雑音発生器１の雑音信号の出力は、図６（a）および（ｂ）に示すように、周波数スペクトル１９および時間波形２０に示すようになる。このとき、時間波形の振幅値の確率分布関数は、ガウス分布２１となる。
【００３４】
以上、本実施の形態によれば、Ａnをソフトウェア的に設定することができるため、変更・制御が可能であり、装置規模を増大させることなく、周波数スペクトルを任意に設定、変更、制御が可能な雑音発生器を実現することが可能となる。
【００３５】
つぎに、第２の実施の形態を説明する。第２の実施の形態は、図２および図７に示すように、図１に示す構成に加え、周波数特性演算部４に対し、予め設定された複数の周波数スペクトル特性の中から希望する周波数スペクトル特性を選択可能、または、ユーザが任意に周波数スペクトル特性を設定可能な周波数スペクトル受付け部のインターフェイスを有する周波数スペクトル設定部６を備える。
【００３６】
図２に示す動作を、図７を参照して説明する。図７は、図２に示す構成をさらに詳細に示した構成図である。
【００３７】
図７において、周波数スペクトル設定部６は、複数の予め設定された周波数スペクトルを格納するメモリ２２、希望する周波数スペクトルの選択を受付ける為の選択信号２３、および、周波数スペクトルを選択するセレクタ２４を備える。メモリ２２には、Ａn（０）〜Ａn（ｚ）（但し、Ｚは自然数）のＺ個の周波数スペクトルを記憶している。各周波数スペクトルＡnは、各周波数に対するスペクトルのデータで表される。例えば、メモリ２２のアドレス空間が２10とすると、選択信号２３はlog2２10＝１０ビットの幅を持つ信号となる。選択信号２３によって選択された周波数スペクトルＡnは、前記周波数特性演算部４の乗算器１５に入力されるので、希望する周波数スペクトルを発生することができる。選択信号は、図１４に示す構成の入力部１４４より受付けることができる。
【００３８】
以上の構成により得られた雑音発生器１の出力周波数スペクトルの説明図を図８に示す。図８の右側の波形においては、メモリ２２に記憶されている周波数スペクトルＡnを３例示し、各周波数スペクトルに対して出力する雑音信号の周波数スペクトルＧnをそれぞれ左側の波形で示している。図８に示すように、選択信号２３の設定によりＡn（０）＝１を選択した場合、帯域制限がないため、雑音信号Ｇn（０）は、周波数スペクトルを符号１９に示すような信号でしめされる。また、Ａn（１）を選択した場合、雑音信号Ｇn（１）は、周波数スペクトルを符号２５に示すような信号でしめされる。Ａn（２）を選択した場合、雑音信号Ｇn（２）は、周波数スペクトルを符号２６に示すような信号でしめされる。
【００３９】
つぎに、第３の実施の形態を、図３および図９を参照して説明する。図３および図９に示すように、第３の実施の形態においては、図２に示す構成に加え、周波数スペクトル制御部７を備える。周波数スペクトル制御部７は、予め設定された複数の周波数スペクトルの中から希望する周波数スペクトルを選択する選択信号を生成し、また、選択信号を時間的に変化させるタイマ回路を内蔵している。
【００４０】
図３における動作を、図９を用いて説明する。図９は、図３に示す構成をさらに詳細に示した構成図である。
【００４１】
図９において、周波数スペクトル制御部７は、出力タイミングが可変のタイマ回路２７および選択信号２３を発生するカウンタ２８を備える。タイマ回路２７は、クロック信号をカウントして、あらかじめ定められた時間（カウント値）ごとにカウンタ２８に指示信号を出力する。カウンタ２８は、タイマ回路２７からの指示信号の入力ごとにカウントアップし、カウント値を選択信号２３として出力する。メモリ２２は、周波数スペクトルＡn（０）〜（ｚ）を各アドレスに対応させて記憶されている。このアドレスがセレクタ２４の選択信号２３により指示されてメモリ２２に記憶されているデータが読み出される。このためセレクタ２４は、選択信号２３の値に従ってメモリ２２に記憶されている周波数スペクトルＡnを選択することができる。カウンタ２８が出力する選択信号２３は、タイマ回路２７が生成するタイミングによって変化し、周波数スペクトル設定部６のセレクタ２４に入力される。
【００４２】
選択信号２３が時間的に変化するため、周波数特性演算部４の乗算器１５に入力される周波数スペクトルＡnが選択信号２３に従って選択されるので、周波数スペクトルを制御することができる。
【００４３】
以上の構成により得られた雑音発生器１の出力の周波数スペクトルを図１０に示す。図１０において、始めに選択信号２３の設定によりＡn（０）＝１が選択された場合、雑音信号Ｇn（０）の周波数スペクトル１９が出力される。タイマ回路２７のあらかじめ定めた時間が経過すると、選択信号２３によりＡn（１）を選択され、雑音信号Ｇn（１）の周波数スペクトル２５が出力され、さらに、タイマ回路２７のあらかじめ定めた時間が経過すると、選択信号２３によりＡn（２）を選択され、雑音信号Ｇn（２）の周波数スペクトル２６が出力される。
【００４４】
タイマ回路２７およびカウンタ２８によって選択信号２３が時間的に変化させ得るので、周波数スペクトル１９，  ２５，  ２６の時間的制御が可能となる。
【００４５】
つぎに、第４の実施の形態を、図４を参照して説明する。第４の実施の形態においては、図４に示すように、図３に示す構成に加え、位相制御部８を備える。位相制御部８は、任意の周波数における位相を固定または時間的に変化させる機能を有し、予め定めた周波数における位相情報を受け付ける位相受付け部を備える。
【００４６】
図１１において、位相制御部８はタイマ回路２９と乗算器３０とを備える。タイマ回路２９によって生成された時刻ｔlは乗算器３０に入力され、設定された周波数ωと乗算される。周波数ωは、予め定めた周波数における位相情報（位相値）を示し、図１６に示す入力部１４４または図４に示す位相制御部８に備える位相受付け部において受け付けられる。これにより位相φl＝ωｔlが出力される。位相φlは位相設定部３の位相処理部１２に入力され、周波数成分のみ位相を制御する。これにより、特定帯域の信号のみ出力することができる。位相情報は、固定で出力してもよいし、時間的に変化させてもよい。また、位相制御部８は、複数の位相値を出力してもよい。
【００４７】
図４に示す構成の動作を、図１１を用いて説明する。図１１は、図４に示す構成をさらに詳細に示した構成図である。
【００４８】
以上の構成により得られた雑音発生器１の出力の周波数スペクトルを図１２に示す。図１２は、周波数ωの位相を固定した制御を示しており、擬似雑音に正弦波を重畳できることを示している。
【００４９】
以上、各実施の形態によれば、時間波形の振幅の確率分布関数がガウス分布に従う雑音を発生する雑音発生器において、装置規模を増大させることなく、簡便な操作で、雑音の周波数スペクトルまたは位相を任意に設定、変更、制御することが可能となる。
【００５０】
また、雑音の任意の周波数における位相を制御し、雑音に重畳した信号を同時に発生することも可能である。
【００５１】
さらに、雑音を論理的演算によって発生させているため、再現性のある雑音を発生することが可能であり、その結果、通信装置の特性試験に入力する信号源として、非常に有益である。
【００５２】
【発明の効果】
本発明によれば、雑音発生器において、装置規模の増大を抑制しつつ、出力する雑音の周波数特性を任意に設定、変更、制御することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるブロック図である。
【図２】本発明の実施の形態におけるブロック図である。
【図３】本発明の実施の形態におけるブロック図である。
【図４】本発明の実施の形態におけるブロック図である。
【図５】本発明の実施の形態における詳細ブロック図である。
【図６】雑音の時間波形と周波数スペクトルとを示す説明図である。
【図７】本発明の実施の形態における詳細ブロック図である。
【図８】雑音の周波数スペクトルを示す説明図である。
【図９】本発明の実施の形態における詳細ブロック図である。
【図１０】雑音の周波数スペクトルを示す説明図である。
【図１１】本発明の実施の形態における詳細ブロック図である。
【図１２】雑音の周波数スペクトルを示す説明図である。
【図１３】従来の雑音発生器でアナログフィルタによる帯域制限方法を示すブロック図である。
【図１４】実施の形態におけるハードウエア構成図
【符号の説明】
１…擬似乱数発生器
２…乱数発生部
３…位相設定部
４…周波数スペクトル演算部
５…逆ＦＦＴ部
６…周波数スペクトル設定部
７…周波数スペクトル制御部
８…位相制御部
９…シフトレジスタ
１０…排他的論理和回路
１１…乗算器
１２…位相処理部
１３…畳み込み演算部
１４…換算部
１５…乗算器
１６…逆ＦＦＴ部
１７…共役複素部
１８…加算器
１９…雑音の周波数スペクトル
２０…雑音の時間波形
２１…ガウス分布
２２…メモリ
２３…選択信号
２４…セレクタ
２５…雑音の周波数スペクトル
２６…雑音の周波数スペクトル
２７…タイマ回路
２８…カウンタ
２９…タイマ回路
３０…乗算器
３１…雑音に重畳された信号の周波数スペクトル
３２…アナログフィルタ
３３…抵抗
３４…演算増幅器。
【図１】
0003886359.tif 000007
【図２】
0003886359.tif 000008
【図３】
0003886359.tif 000009
【図４】
0003886359.tif 000010
【図５】
0003886359.tif 000011
【図６】
0003886359.tif 000012
【図７】
0003886359.tif 000013
【図８】
0003886359.tif 000014
【図９】
0003886359.tif 000015
【図１０】
0003886359.tif 000016
【図１１】
0003886359.tif 000017
【図１２】
0003886359.tif 000018
【図１３】
0003886359.tif 000019
【図１４】
0003886359.tif 000020