(57)【特許請求の範囲】
【請求項１】
等価回路が４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路となる電圧制御電流源とコンデンサとにより構成したフィルタ回路であって、入力信号の電圧を電流に変換する第１の電圧制御電流源と、前記第１の電圧制御電流源の出力に接続されて第１の終端抵抗として動作する第２の電圧制御電流源と、前記第２の電圧制御電流源の出力に接続された第１のコンデンサと、前記第１のコンデンサに接続されて第３の電圧制御電流源と第４の電圧制御電流源と第２のコンデンサとにより構成される第１のインダクタとして動作する回路と、前記第１のコンデンサに正入力端子を接続された第５の電圧制御電流源と、前記第５の電圧制御電流源の出力に負入力端子を接続されて出力端子を前記第５の電圧制御電流源の正入力端子に接続された第６の電圧制御電流源と、前記第５の電圧制御電流源の出力端子に接続された第３のコンデンサと、前記第３のコンデンサに接続されて第７の電圧制御電流源と第８の電圧制御電流源と第４のコンデンサとにより構成される第２のインダクタとして動作する回路と、前記第３のコンデンサに接続されて第２の終端抵抗として動作する第９の電圧制御電流源と、を含む構成としたことを特徴とするフィルタ回路。
【請求項２】
等価回路が４次以上の偶数次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路となる電圧制御電流源とコンデンサとにより構成したフィルタ回路であって、入力信号の電圧を電流に変換する第１の電圧制御電流源と、前記第１の電圧制御電流源の出力に接続されて第１の終端抵抗として動作する第２の電圧制御電流源と、前記第２の電圧制御電流源の出力に接続された第１のコンデンサと、前記第１のコンデンサに接続されて第３の電圧制御電流源と第４の電圧制御電流源と第２のコンデンサとにより構成される第１のインダクタとして動作する回路と、前記第１のコンデンサに正入力端子を接続された第５の電圧制御電流源と、前記第５の電圧制御電流源の出力に負入力端子を接続されて出力端子を前記第５の電圧制御電流源の正入力端子に接続された第６の電圧制御電流源と、前記第５の電圧制御電流源の出力端子に接続された第３のコンデンサと、前記第３のコンデンサに接続されて第７の電圧制御電流源と第８の電圧制御電流源と第４のコンデンサとにより構成される第２のインダクタとして動作する回路と、を含む構成としたことを特徴とするフィルタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フィルタ回路、詳しくはＩＣ化に適したアクティブフィルタ回路に関するものである。
【０００２】
【従来の技術】
ＩＣ化に適したフィルタ回路のひとつとして、通過域内においてリアクタンス素子に対する素子感度が低いという特徴を持つ抵抗両終端ＬＣ梯子型フィルタ回路を原形フィルタとし、これを電圧制御電流源とコンデンサにより構成し、リアクタンス素子に対して低感度であるという特徴を受け継ぐ方法がある。
【０００３】
上述した方法の一例として、文献（Ｆ．ＫＲＵＭＭＥＮＡＣＨＥＲ  ａｎｄ  ＶＡＮ  ＲＵＹＭＢＥＫＥ、”Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｌｅｃｔｉｖｉｔｙｆｏｒ  Ｎａｒｒｏｗ−Ｂａｎｄ  ＦＭ  ＩＦ  Ｓｙｓｔｅｍ”  ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、ｖｏｌ．２５、ｎｏ．３、ｐｐ．７５７−７６０、Ｊｕｎｅ  １９９０）に記載されたフィルタ回路がある。
【０００４】
この回路は、１８次のπ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路を、電圧制御電流源による抵抗回路と、２つの電圧制御電流源と並列コンデンサによる並列インダクタ回路と、並列コンデンサと上記の並列インダクタ回路を４つの電圧制御電流源で構成された直列−並列変換回路で変換した直列リアクタンス回路を用いて構成している。
【０００５】
図７は並列抵抗として動作する回路の説明図である。図７において、入力電圧Ｖｒと入力電流Ｉｒの関係から以下の関係式が成り立つので、この回路は並列抵抗として動作する。
0003874887.tif 000002
【０００６】
図８は並列インダクタとして動作する回路の説明図である。図８において、入力電圧Ｖｌと入力電流Ｉｌの関係より以下の関係式成り立つので、この回路は並列インダクタとして動作する。
0003874887.tif 000003
【０００７】
図９は直列リアクタンス回路（コンデンサ、インダクタ）として動作する回路の説明図である。図９において、入力電圧Ｖｌｃ１と入力電流Ｉｌｃ１の関係より以下の関係式成り立つ、
0003874887.tif 000004
また、出力電圧Ｖｌｃ２と出力電流Ｉｌｃ２についても同様であるので、この回路は直列リアクタンス回路として動作する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来のフィルタ回路の変換方法を用いて、終端抵抗と直列リアクタンス回路が接続される場合、寄生容量による不要な時定数が発生して、フィルタ特性にずれが発生してしまうという問題を有していた。
【０００９】
このような問題が発生する一例として、入力側終端抵抗と直列リアクタンス素子が接続される４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路について説明する。
【００１０】
図２に４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路を示す。図２において、入力側終端抵抗を並列抵抗とするために、入力信号を電圧から電流に変換すると図３に示す回路になる。入力電圧Ｖｉｎと入力電流Ｉｉｎの関係は以下のようになる。
Ｉｉｎ＝Ｖｉｎ／Ｒ１                                    ・・・（４）
【００１１】
図３に示す回路を、図７〜図９を用いて説明した変換方法を用いて電圧制御電流源とコンデンサで構成すると、図１０に示すブロック図になる。図１０において、１０１〜１１１は相互コンダクタンスがｇｍ（もしくは−ｇｍ）である電圧制御電流源、１１２〜１１５はコンデンサ、１１６は入力端子、１１７は出力端子、１１８は寄生容量Ｃｐである。
【００１２】
コンデンサ１１２〜１１５に並列に形成される寄生容量はコンデンサ１１２〜１１５の容量値を寄生容量分だけ小さくするか、相互コンダクタンス値を調整することにより、フィルタ特性に対する寄生容量の影響を相殺することができるが、入力側終端抵抗と直列リアクタンス回路の接続点（電圧制御電流源１０２、１０４の出力と電圧制御電流源１０３の入力の接続点）と基準電位点との間に形成される寄生容量の影響を相殺することはできず、フィルタ特性にずれが発生してしまうという問題を有していた。
【００１３】
本発明は、上記従来の問題を解決するもので、終端抵抗と直列リアクタンス回路が接続されるような抵抗両終端ＬＣ梯子型フィルタ回路を、電圧制御電流源とコンデンサにより構成しても、寄生容量の影響を相殺することができ、フィルタ特性のずれを低減することができる優れたフィルタ回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、上記目的を達成するために、複数の電圧制御電流源と複数のコンデンサから構成される抵抗両終端ＬＣ梯子型フィルタ回路において、入力側終端抵抗回路とこの入力側終端抵抗回路に接続される直列−並列変換回路とを１つの電圧制御電流源で構成したものであり、これにより、寄生容量の影響を相殺することができ、フィルタ特性のずれを低減することができる優れたフィルタ回路が得られる。
【００１５】
【発明の実施の形態】
本発明の請求項１に記載の発明は、等価回路が４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路となる電圧制御電流源とコンデンサとにより構成したフィルタ回路であって、入力信号の電圧を電流に変換する第１の電圧制御電流源と、前記第１の電圧制御電流源の出力に接続されて第１の終端抵抗として動作する第２の電圧制御電流源と、前記第２の電圧制御電流源の出力に接続された第１のコンデンサと、前記第１のコンデンサに接続されて第３の電圧制御電流源と第４の電圧制御電流源と第２のコンデンサとにより構成される第１のインダクタとして動作する回路と、前記第１のコンデンサに正入力端子を接続された第５の電圧制御電流源と、前記第５の電圧制御電流源の出力に負入力端子を接続されて出力端子を前記第５の電圧制御電流源の正入力端子に接続された第６の電圧制御電流源と、前記第５の電圧制御電流源の出力端子に接続された第３のコンデンサと、前記第３のコンデンサに接続されて第７の電圧制御電流源と第８の電圧制御電流源と第４のコンデンサとにより構成される第２のインダクタとして動作する回路と、前記第３のコンデンサに接続されて第２の終端抵抗として動作する第９の電圧制御電流源と、を含む構成としたことを特徴とするフィルタ回路であり、寄生容量の影響を相殺し不要な時定数の発生を抑えることができ、フィルタ特性のずれを低減できるという作用を有する。
【００１６】
本発明の請求項２に記載の発明は、等価回路が４次以上の偶数次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路となる電圧制御電流源とコンデンサとにより構成したフィルタ回路であって、入力信号の電圧を電流に変換する第１の電圧制御電流源と、前記第１の電圧制御電流源の出力に接続されて第１の終端抵抗として動作する第２の電圧制御電流源と、前記第２の電圧制御電流源の出力に接続された第１のコンデンサと、前記第１のコンデンサに接続されて第３の電圧制御電流源と第４の電圧制御電流源と第２のコンデンサとにより構成される第１のインダクタとして動作する回路と、前記第１のコンデンサに正入力端子を接続された第５の電圧制御電流源と、前記第５の電圧制御電流源の出力に負入力端子を接続されて出力端子を前記第５の電圧制御電流源の正入力端子に接続された第６の電圧制御電流源と、前記第５の電圧制御電流源の出力端子に接続された第３のコンデンサと、前記第３のコンデンサに接続されて第７の電圧制御電流源と第８の電圧制御電流源と第４のコンデンサとにより構成される第２のインダクタとして動作する回路と、を含む構成としたことを特徴とするフィルタ回路であり、ＩＣ化に適したフィルタ回路を実現できるという作用を有する。
【００１７】
以下、本発明の実施の形態について、図１から図６を参照して説明する。
（実施の形態）
図１は本発明の実施の形態におけるフィルタ回路の構成を示すブロック図である。図１において、１〜９は相互コンダクタンスがｇｍ（もしくは−ｇｍ）である電圧制御電流源、１０〜１３はコンデンサ、１４は入力端子、１５は出力端子である。
【００１８】
以上のように構成されたフィルタ回路について、どのようにして４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路を電圧制御電流源とコンデンサで構成するのかを、図２から図６を参照して説明する。まず、図２に４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路を示す。図２において入力信号を電圧から電流に変換すると図３に示す回路になる。このとき、図３の回路の各岐路の関係式は次のようになる。
Ｉ１＝Ｉｉｎ−Ｉ２、Ｖ１＝Ｒ１・Ｉ１
Ｉ２＝Ｉ３、Ｖ２＝Ｉ２／ｓＣ１
Ｉ３＝Ｖ３／ｓＬ１、Ｖ３＝Ｖ１−Ｖ２−Ｖ４
Ｉ４＝Ｖ４／ｓＬ２、Ｖ４＝Ｖ５
Ｉ５＝Ｉ３−Ｉ４−Ｉ６、Ｖ５＝Ｉ５／ｓＣ２
Ｉ６＝Ｖ６／Ｒ２、Ｖ６＝Ｖ５                            ・・・（５）
【００１９】
上記式（５）をシグナルフローグラフで表すと図４に示すようになる。さらに、式（５）から以下の関係式が成り立つ。
0003874887.tif 000005
【００２０】
式（６）、式（７）の関係式から図４は図５に示すシグナルフローグラフのように変換できる。ここで、各岐路において加算器や分配器を用いずにフィルタ回路を構成できるようにするために、信号の加算点が電流、信号の分配点が電圧となるように、Ｖ３（電圧）→ｇｍ・Ｖ３（電流）、Ｉ３（電流）→Ｉ３／ｇｍ（電圧）とし、電圧制御電流源とコンデンサでフィルタ回路を構成し、かつ伝達関数が変化しないように相互コンダクタンスがｇｍである電圧制御電流源を挿入すると次の関係式のようになる。
0003874887.tif 000006
【００２１】
式（８）、式（９）、式（１０）の関係式から図５は図６に示すシグナルフローグラフのように変換できる。図６を電圧制御電流源とコンデンサで実現すると図１に示すブロック図のようになる。ここで、図１におけるコンデンサ１０〜１３の値は以下の関係式のようになる。
Ｃｌ１＝Ｌ１・ｇｍ2 、Ｃｃ１＝Ｃ１
Ｃｃ２＝Ｃ２、Ｃｌ２＝Ｌ２・ｇｍ2                     ・・・（１１）
【００２２】
従来のフィルタ回路は、終端抵抗と直列リアクタンス回路とが接続される場合、寄生容量による不要な時定数が発生してフィルタ特性にずれが発生してしまうのに対して、本発明の実施の形態によるフィルタ回路は、終端抵抗がフィルタを構成する並列コンデンサと接続されるので、容量値を寄生容量分だけ小さくするか、または相互コンダクタンス値を調整することにより、フィルタ特性に対する寄生容量の影響を相殺し、フィルタ特性のずれを低減できるという点で優れた効果が得られる。
【００２３】
以上のように、本発明の実施の形態によれば、抵抗動作を行う電圧制御電流源と直列−並列変換動作を行う２つの電圧制御電流源を１つの電圧制御電流源で構成し、終端抵抗がフィルタを構成する並列コンデンサと接続されるようにすることにより、容量値を寄生容量分だけ小さくするか、または相互コンダクタンス値を調整することにより、フィルタ特性に対する寄生容量の影響を相殺し、フィルタ特性のずれを低減することができる。
【００２４】
なお、以上の説明では、原形フィルタを４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路とし、これを電圧制御電流源とコンデンサで構成した例で説明したが、より高次の偶数次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路についても同様に実施可能である。また、片側接地の電圧制御電流源ではなく、入出力が差動形式の電圧制御電流源を用いて、全差動型フィルタ回路を構成しても同様に実施可能である。
【００２５】
【発明の効果】
以上説明したように本発明は、入力側終端抵抗回路とこの入力側終端抵抗回路に接続される直列−並列変換回路を１つの電圧制御電流源で構成することにより、寄生容量の影響を相殺し、不要な時定数の発生を抑えることができ、フィルタ特性のずれを低減できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるフィルタ回路の構成を示すブロック図
【図２】図１のフィルタ回路の原形フィルタとなる４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタの回路図
【図３】図２の４次Ｔ型抵抗両終端ＬＣ梯子型バンドパスフィルタ回路の入力信号を電圧から電流に変換した回路図
【図４】本発明の実施の形態を説明するためのシグナルフロー図
【図５】本発明の実施の形態を説明するためのシグナルフロー図
【図６】本発明の実施の形態を説明するためのシグナルフロー図
【図７】電圧制御電流源による抵抗回路を説明するための模式図
【図８】電圧制御電流源とコンデンサによるインダクタンス回路を説明するための模式図
【図９】電圧制御電流源とコンデンサによる直列リアクタンス回路を説明するための模式図
【図１０】従来のフィルタ回路の構成を示すブロック模式図
【符号の説明】
１〜９  電圧制御電流源
１０〜１３  コンデンサ
１０１〜１１１  電圧制御電流源
１１２〜１１５  コンデンサ
１１８  寄生容量
【図１】
0003874887.tif 000007
【図２】
0003874887.tif 000008
【図３】
0003874887.tif 000009
【図４】
0003874887.tif 000010
【図５】
0003874887.tif 000011
【図６】
0003874887.tif 000012
【図７】
0003874887.tif 000013
【図８】
0003874887.tif 000014
【図９】
0003874887.tif 000015
【図１０】
0003874887.tif 000016