(57)【特許請求の範囲】
【請求項１】
複数のスイッチ素子を有した直流電力を交流電力に変換する３相３レベルインバータ主回路と、相指令電圧と搬送波との振幅を比較してＰＷＭパルスを発生する比較器と、を備えた電力変換装置において、
前記ＰＷＭパルスを入力し、変換テーブルを用いて前記ＰＷＭパルスのオンオフ比から変調率を求める変調率検出手段と、
前記変調率と変調率基準値との比較により、前記変調率が前記変調率基準値を下回る場合のみ、前記指令電圧の全相に同一量の直流オフセット値を加えて指令電圧を上方向あるいは下方向にシフトさせることにより、零電圧ベクトルの発生時間を変化させると共に、正母線側の前記スイッチ素子と負母線側の前記スイッチ素子の損失分担を変化させる零電圧ベクトルの発生時間比率調整手段と、を備えたことを特徴とする電力変換装置。
【請求項２】
複数のスイッチ素子を有した直流電力を交流電力に変換する３相３レベルインバータ主回路と、相指令電圧と搬送波との振幅を比較してＰＷＭパルスを発生する比較器と、を備えた電力変換装置のＰＷＭパルス発生方法において、
前記ＰＷＭパルスを入力し、変換テーブルを用いて前記ＰＷＭパルスのオンオフ比から変調率を求める、変調率検出処理をし、
前記変調率検出処理による前記変調率と変調率基準値とを比較する、比較処理をし、
前記比較処理により前記変調率が前記変調率基準値を下回る場合のみ、前記指令電圧の全相に同一量の直流オフセット値を加えて指令電圧を上方向あるいは下方向にシフトさせることにより、零電圧ベクトルの発生時間を変化させると共に、正母線側の前記スイッチ素子と負母線側の前記スイッチ素子の損失分担を変化させる、零電圧ベクトルの発生時間変更処理をすることを特徴とする電力変換装置のＰＷＭパルス発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モータの可変速駆動をおこなうインバータ・サーボドライブ等の電力変換装置に関する。
【０００２】
【従来の技術】
従来、インバータのＰＷＭパルス発生方法としては、指令電圧と三角波キャリアとを比較してＰＷＭパルスを作り出す方式や、空間ベクトルのベクトル演算によってＰＷＭを作り出す方式が一般的である。すなわち、直流電源の直流電力をインバータ主回路のスイッチング素子の制御によって周波数・電圧（電流）を制御した交流電力に変換して負荷に供給するＰＷＭインバータでは、インバータ主回路の各相スイッチ素子をＰＷＭ波形にしたがって制御する。こうした従来のＰＷＭインバータのうち、中性点クランプ型ＰＷＭインバータの波形生成回路の代表例としては、例えば、特開平８−９８５４０号に開示されたものがある。
図１２にそのＰＷＭインバータの回路図を示す、図の回路は中性点クランプ型ＰＷＭインバータの波形生成回路であって、２つの搬送波発生器１０４Ａ、１０４Ｂから発生するキャリヤと、正弦波発生器１０５から発生する正弦波とをそれぞれコンパレータ１０６Ａ、１０６Ｂでレベル比較し、両コンパレータの出力を加算器１０６Ｃで加算して、符号反転回路１０６Ｄによって位相を戻すことによって、ハイレベルＨ、ローレベルＬ、及び零レベル０とを持つＰＷＭ波形を生成する。この信号によってＩＧＢＴ等のスイッチング素子で構成するスイッチング・アーム（図示していない）を選択的にオン・オフして所望の出力電圧が得られる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来例における、２レベルあるいは３レベルのインバータで、回生制動時などのインバータの指令電圧が低変調率で、かつ、スイッチ素子に大電流が流れるような動作の場合には、インバータのある特定のスイッチ素子に電流が集中し、スイッチ素子の損失による熱でそのスイッチ素子自身が熱破壊してしまうといった問題があった。
そこで、本発明は、線間電圧に影響ないように零電圧ベクトルの発生時間を調整することで、スイッチング素子に流れる電流による損失をコントロールしてスイッチング素子の熱破壊を防止できるインバータのＰＷＭパルス発生方法および発生装置を提供することを目的としている。
【０００４】
【課題を解決するための手段】
請求項１記載の発明は、複数のスイッチ素子を有した直流電力を交流電力に変換する３相３レベルインバータ主回路と、相指令電圧と搬送波との振幅を比較してＰＷＭパルスを発生する比較器と、を備えた電力変換装置において、
前記ＰＷＭパルスを入力し、変換テーブルを用いて前記ＰＷＭパルスのオンオフ比から変調率を求める変調率検出手段と、前記変調率と変調率基準値との比較により、前記変調率が前記変調率基準値を下回る場合のみ、前記指令電圧の全相に同一量の直流オフセット値を加えて指令電圧を上方向あるいは下方向にシフトすることにより、零電圧ベクトルの発生時間を変化させると共に、正母線側の前記スイッチ素子と負母線側の前記スイッチ素子の損失分担を変化させる零電圧ベクトルの発生時間比率手段と、を備えたものである。
請求項２記載の発明は、複数のスイッチ素子を有した直流電力を交流電力に変換する３相３レベルインバータ主回路と、相指令電圧と搬送波との振幅を比較してＰＷＭパルスを発生する比較器と、を備えた電力変換装置のＰＷＭパルス発生方法において、前記ＰＷＭパルスを入力し、変換テーブルを用いて前記ＰＷＭパルスのオンオフ比から変調率を求める、変調率検出処理をし、前記変調率検出処理による前記変調率と変調率基準値とを比較する、比較処理をし、前記比較処理により前記変調率が前記変調率基準値を下回る場合のみ、前記指令電圧の全相に同一量の直流オフセット値を加えて指令電圧を上方向あるいは下方向にシフトさせることにより、零電圧ベクトルの発生時間を変化させると共に、正母線側の前記スイッチ素子と負母線側の前記スイッチ素子の損失分担を変化させる、零電圧ベクトルの発生時間変更処理をすることを特徴とする電力変換装置のＰＷＭパルス発生方法。
【０００５】
上記構成によれば、回生制動時などインバータの指令電圧が低変調率でかつ、スイッチ素子に大電流が流れるような動作の場合にインバータのスイッチ素子に集中する電流を線間電圧が零となるスイッチパターンの時間比率を変化させることで防ぐことが可能となり、スイッチ素子の損失による熱破壊を防止しインバータの安全性を向上させることができる。
【０００６】
【発明の実施の形態】
以下、本発明の第１の実施の形態について図面を参照して説明する。
図１〜図６は本発明の第１の実施の形態に係る一例の図である。
図１は本発明の第１の実施の形態に係る３相２レベルインバータの指令電圧をシフトした場合のＰＷＭパルスを示す図である。
図２は図１に示す指令電圧を逆方向にシフトした場合のＰＷＭパルスを示す図である。
図３は図１に示すＰＷＭパルスの生成装置の一相分の基本回路図である。
図４は図３の回路において生成されるＰＷＭパルスの一例を示す図である。
図５は図４に示すＰＷＭパルスが印加される３相２レベルインバータの主回路図である。
図６は図５に示す３相２レベルインバータの零電圧出力時の状態図である。
図３において、１は三角波キャリア発生器で、２は出力電圧や出力周波数等の情報を含む指令電圧の発生器であり、発生キャリアと指令電圧を比較器３により比較してＰＷＭパルスを作り出すもので、図３には一般的な回路構成を示している。
又、３相２レベルインバータの主回路は図５に示すような回路構成であって、４は直流電源で、５は平滑コンデンサであり、６〜１１は上下ペアーで各相Ｕ、Ｖ、Ｗのスイッチングアームを形成するスイッチ素子としてのＩＧＢＴで、１２〜１７は各スイッチ素子ＩＧＢＴ６〜１１の帰還ダイオードである。
図３に示したように、三角波キャリアと指令電圧を比較器３により比較してＰＷＭパルスを生成するが、例えば、指令電圧が高ければ上段のＩＧＢＴ（６、８、又は１０）をＯＮさせ、低い場合は下段のＩＧＢＴ（７、９、又は１１）をＯＮさせることにより、三相の正弦波状の相電圧が得られる。この場合の線間電圧は相電圧Ｕ、Ｖ、Ｗの差電圧である。
また、電動機の回生制動の場合は、発電機動作となってブレーキが掛かり、その回生エネルギーはインバータへ戻され平滑コンデンサ５を充電して直流電圧が上昇するので、放電抵抗回路により放電するか、又は、コンバータ部による回生制御等により処理される。
図３の回路におけるＰＷＭパルス生成の様子を、図４により更に詳しく説明する。ここでは一つの三角波キャリアと３相（Ｕ相、Ｖ相、Ｗ相）の指令電圧３つを比較して各相のＰＷＭパルスを作り出している。
図４において、０ｎ、０ｐ、ａ、ｂは３相２レベルインバータの出力するベクトル（例えば、中点を零電圧ベクトルとする回転ベクトル）の名前とし、０ｎ、０ｐは図６のようにU, V, W 相が短絡された線間電圧が零の電圧ベクトル（零電圧ベクトル）を出力した状態である。０ｎは、負母線側の３つのスイッチ７、９、１１がオンになった状態図６（ｂ）。０ｐは正母線側の３つのスイッチ６、８、１０がオンになった状態図６（ａ）である。
【０００７】
本実施の形態では、この零電圧ベクトルの出力状態を利用してスイッチ素子の損失を低減するものである。０ｎ、０ｐの零電圧ベクトルを出力している状態は線間電圧からみると全く同じ状態であるので、０ｎ、０ｐベクトルの発生順序を入れ替えたとしても線間出力電圧には影響はなく、また零電圧ベクトルの総出力時間が同じであれば、０ｎ、０ｐベクトルの発生時間の比率をかえても線間出力電圧には影響はない。例えば、図４の状態から図１のように３つの指令電圧を同じ量だけ上方向にシフトした場合には、０ｎベクトルの発生時間が短くなり、０ｐベクトルの発生時間が長くなる。ここでａ、ｂ、ベクトルの発生時間に変化はないので、線間で出力している平均の電圧はシフト前と変化しない。だが０ｐベクトルの発生時間が長くなるということは、時間平均的に図６（ａ）の状態が長くなって正母線側のスイッチ素子に電流が流れる比率が大きくなる。つまり正母線側のスイッチ素子の損失が増加して、負母線側のスイッチ素子の損失が減少する。
３相分の指令電圧を同じ量だけシフトするには、指令電圧全体に同じオフセット値を加えることで実施できる。
逆に図４の状態から図２のように３つの指令電圧を同じ量だけ下方向にシフトした場合、０ｎベクトルの発生時間が長くなり、０ｐベクトルの発生時間が短くなる。更に、この場合でもａ、ｂベクトルの発生時間に変化はなく、線間出力として出している平均の電圧はシフト前と変化しないが、０ｎベクトルの発生時間が長くなるということは、時間平均的に図６（ｂ）の状態が長くなって負母線側のスイッチ素子に電流が流れる比率が大きくなって、負母線側のスイッチ素子の損失が増加して、正母線側のスイッチ素子の損失が減少する。
以上のことから、３相の指令電圧をシフトすることによって正母線側のスイッチ素子と負母線側のスイッチ素子の損失分担を変化させることができ、ある特定のスイッチ素子に電流が集中してしまうような場合にはスイッチ素子の損失をコントロールしてスイッチ素子の熱破壊を防止することができる。
例えば、電動機の回生制動時などの低変調率で大電流がインバータに流れる場合に、制御部（図示していない）の制御によってスイッチ素子の損失分担を分散させることによって、機器の安全が確保できる。
【０００８】
次に、本発明の第２の実施の形態について図を参照して説明する。
図７は本発明の第２の実施の形態に係る３相３レベルインバータのＰＷＭパルスを示す一例の図である。
図８は図７に示すＰＷＭパルスが印加される３相３レベルインバータの主回路図である。
図９は図８に示す３相３レベルインバータの零電圧出力時の状態図である。
図１０は図９に示す零電圧出力時の下段スイッチングアーム・オフの状態を示す図である。
図１１は図９に示す零電圧出力時の上段スイッチングアーム・オフの状態を示す図である。
第２の実施の形態の３相３レベルインバータは、図８のような回路構成をしている。Ｅｐ１９、Ｅｎ２０は直流電源Ｅｄ１８をＥｄ／２に分圧して３レベルの電圧レベルを作成する分圧コンデンサであり、４５及び４６はコンデンサ１９、２０の中性点電圧を導出する整流素子（ダイオード）で、２１〜２４は還流用の整流素子（ダイオード）３３〜３６を夫々備えたＵ相一相分のスイッチングアームを構成するＩＧＢＴである。
同様にそれぞれ中性点用ダイオード４７、４８および４９、５０と、還流ダイオード３７〜４０、４１〜４４を夫々備えたスイッチングアーム用ＩＧＢＴ２５〜２８および２９〜３２によって、Ｖ相およびＷ相用のスイッチングアームを構成している。
この場合のＰＷＭパルスの発生方法の一例としては、図７のように一つの三角波キャリアと一相あたり二つの指令電圧で計６つの指令電圧とを比較して各相のＰＷＭパルスを作り出す方法がある。図７は低変調率時の状態である。
図７において０ｎ、ａｎ、ｂｎ、０ｏ、ａｐ、ｂｐ、０ｐは３相３レベルインバータの出力する電圧ベクトルの名前とし、そのうち０ｏ、０ｎ、０ｐはそれぞれ図９、１０、１１に示すようにＵ相、Ｖ相、Ｗ相が短絡された零電圧ベクトルを出力した状態である。
【０００９】
第２の実施の形態の場合も前実施の形態と同様に、この零電圧ベクトルを利用してスイッチ素子の損失を低減する。０ｎ、０ｏ、０ｐの零電圧ベクトルを出力している状態は相間電圧からみると同じ状態であるので、線間出力電圧には０ｎ、０ｏ、０ｐベクトルの発生順序を入れ替えたとしても影響はない。
また、前実施の形態と同様に、指令電圧Ｐ１〜Ｐ３を同じ量シフトした場合には、各零電圧ベクトルの発生時間比率が変化するが線間で出力している平均の電圧はシフト前と変化しない。よって３相３レベルインバータの場合も零電圧ベクトルの発生時間比率を調整することで、３相２レベルインバータと同様に回生制動時等の低変調率時に各スイッチの損失を調整することができ、スイッチ素子の熱破壊を防止することができる。
【００１０】
図１３は本発明による零電圧ベクトル発生時間比率調整のフローチャートの一例であり、図１４は本発明のブロック図の一例である。
図１３において、フローがスタートすると、１３１において変調率を検出し、、１３２においてその検出値が所定の変調率値より低いかどうかを比較する。
所定の変調率とはこの場合、０．５程度が考えられる。
その結果、▲１▼  検出値が所定の変調率値より低くなければ、通常のＰＷＭ制御を続行する（１３３）。
▲２▼  検出値が所定の変調率値より低ければ、零電圧ベクトル発生時間比率調整を行なう（１３４）。
【００１１】
図１４は上記フローを実現するための、具体的な回路ブロックの一例である。図１４において、直流電源４の直流電力をＰＷＭインバータ主回路９０（図５、図８参照）のスイッチングモードの制御によって周波数・電圧（電流）を制御した交流電力に変換し、負荷である電動機Ｍに供給する。ＰＷＭインバータでは、主回路９０の各相スイッチ素子をＰＷＭ波形にしたがって制御する。このためのＰＷＭ波形は図３に記載の三角波キャリア発生器１からのキャリア信号と、指令電圧発生器２の信号とのレベル比較を比較器３により比較してＰＷＭパルスを生成する。このＰＷＭパルスは、ゲート回路９３によって、ＰＷＭインバータ主回路９０のスイッチング素子のターンオンに必要なゲート信号として分配される。９１は、インバータ出力から高調波成分を除去するためのフィルタである。
このような回路において、本発明により、変調率検出手段Ａを設け比較器３の出力であるＰＷＭ波形をこの変調率検出手段Ａに入力する。変調率検出手段Ａは例えばオン−オフ比対変調率の変換テーブルを備えたメモリとＣＰＵで実現でき、入力されたＰＷＭ波形のオン−オフ比から変調率を求める。
求められた変調率は、本発明により設けられた変調率比較手段Ｂのマイナス端子に入力され、一方、変調率比較手段Ｂのプラス端子には変調率基準値が入力される。これにより、変調率が基準値より高いときは変調率比較手段Ｂからは出力が出されず、変調率が基準値を下回ると変調率比較手段Ｂから出力が出される。
Ｃは本発明により設けられた零電圧ベクトルの発生時間比率調整手段である。時間比率調整手段Ｃは指令電圧発生器２の指令電圧をシフトさせる機能をする。したがって、先の変調率比較手段Ｂから出力が出されるとこの時間比率調整手段Ｃが作動し、指令電圧発生器２の指令電圧をシフトさせることによって正母線側のスイッチ素子と負母線側のスイッチ素子の損失分担を変化させることができ、ある特定のスイッチ素子に電流が集中してしまうような場合にはスイッチ素子の損失をコントロールしてスイッチ素子の熱破壊を防止することができる。
【００１２】
【発明の効果】
以上説明したように、本発明によれば、３相２レベルや３相３レベルのインバータにおいて、低変調率時の線間出力電圧が零となるスイッチパターンの発生時間比率を変化させることで、電流が多く流れている場合のスイッチ素子に発生する損失を調整することが可能になり、スイッチ素子の熱破壊を防止しインバータの安全性を向上させる効果がある。
なお、以上の説明は一例であって、本発明はこれに限定されるものではない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る３相２レベルインバータの指令電圧をシフトした場合のＰＷＭパルスを示す図である
【図２】図１に示す指令電圧を逆方向にシフトした場合のＰＷＭパルスを示す図である。
【図３】図１に示すＰＷＭパルスの生成装置の一相分の基本回路図である
【図４】図３に示す回路において生成されるＰＷＭパルスの一例を示す図である。
【図５】図４に示すＰＷＭパルスが印加される３相２レベルインバータの主回路図である。
【図６】図５に示す３相２レベルインバータの零電圧出力時の状態図である。
【図７】本発明の第２の実施の形態に係る３相３レベルインバータのＰＷＭパルスを示す図である。
【図８】図７に示すＰＷＭパルスが印加される３相３レベルインバータの主回路図である。
【図９】図８に示す３相３レベルインバータの零電圧出力時の状態図である。
【図１０】図９に示す零電圧出力時の下段スイッチアーム・オフの状態を示す図である。
【図１１】図９に示す零電圧出力時の上段スイッチアーム・オフの状態を示す図である。
【図１２】従来の中性点クランプ型ＰＷＭインバータの波形生成回路図である。
【図１３】本発明による零電圧ベクトル発生時間比率調整のフローチャートである。
【図１４】本発明のブロック図の一例である。
【符号の説明】
１  三角波キャリア発生器
２  指令電圧発生器
３  比較器
４、１８  直流電源
５、１９、２０  コンデンサ
６〜１１、２１〜３２  半導体スイッチ素子
１２〜１７、３３〜５０  整流素子
９０  ＰＷＭインバータ主回路
９１  フィルタ
９２  電動機
９３  ゲート回路
Ａ  変調率検出手段
Ｂ  変調率比較手段
Ｃ  零電圧ベクトル発生時間比率調整手段
【図１】
0003994243.tif 000002
【図２】
0003994243.tif 000003
【図３】
0003994243.tif 000004
【図４】
0003994243.tif 000005
【図５】
0003994243.tif 000006
【図６】
0003994243.tif 000007
【図７】
0003994243.tif 000008
【図８】
0003994243.tif 000009
【図９】
0003994243.tif 000010
【図１０】
0003994243.tif 000011
【図１１】
0003994243.tif 000012
【図１２】
0003994243.tif 000013
【図１３】
0003994243.tif 000014
【図１４】
0003994243.tif 000015