(57)【特許請求の範囲】
【請求項１】
複数のデジタル値を所定の時間間隔（Ｔ）に対応する所定の速度で連続的に生成する抽出データシステムにおいて、デジタル−アナログ変換素子(206)によって発生する位相遅れを低減する方法であって、
前記複数のデジタル値のうちの１つにスケール要素（α）を乗算することにより、スケーリングされたデジタル値を生成するステップと、
前記所定の時間間隔（Ｔ）と前記スケール要素（α）の比によって決まる第１の時間間隔について、前記デジタル−アナログ変換素子(206)を使用して、前記複数のデジタル値のうちの１つと前記スケール要素（α）の積によって決まる第１のほぼ一定のアナログ電圧を生成するステップと、
前記所定の時間間隔（Ｔ）と前記第１の時間間隔の差に等しい第２の時間間隔について、前記デジタル−アナログ変換素子(206)を使用して、オフセットデジタル値によって決まる第２のほぼ一定のアナログ電圧を生成するステップと、
前記デジタル−アナログ変換素子(206)への入力を、前記スケール要素（α）が乗算された前記複数のデジタル値のうちの１つと、前記オフセットデジタル値との間で多重化するステップと
を含み、前記デジタル−アナログ変換素子(206)への入力を多重化する際に、前記デジタル−アナログ変換素子(206)による変換に必要とされるデジタル−アナログ変換時間を考慮して、前記デジタル−アナログ変換素子の出力が必要になる時点に先行する形で該多重化が実施される方法。
【請求項２】
前記第１のほぼ一定のアナログ電圧を生成するステップは、前記スケーリングされたデジタル値を前記デジタル−アナログ変換素子(206)にロードするステップを含む、請求項１に記載の方法。
【請求項３】
前記抽出データシステムは、ハードディスクドライブ(10)におけるデジタル制御システム(60)を含む、請求項２に記載の方法。
【請求項４】
デジタルデータを所定の時間間隔（Ｔ）に対応する所定の速度で生成する抽出データシステムにおいて、デジタル−アナログ変換素子(206)によって発生する位相遅れを低減する装置(201)であって、
前記デジタルデータにスケール要素（α）を乗算し、スケーリングされたデジタルデータを生成する乗算手段(105)と、
前記デジタル−アナログ変換素子(206)に接続された多重化出力を有する多重化手段(207)であって、前記乗算手段(105)から前記スケーリングされたデジタルデータを受信し、前記スケール要素（α）及び前記所定の時間間隔（Ｔ）によって決まる時点において、前記多重化出力から前記スケーリングされたデジタルデータとオフセットデジタル値を選択的に出力する多重化手段(207)と
からなり、前記多重化手段(207)は、前記デジタル−アナログ変換素子(206)による変換の実施に必要とされるデジタル−アナログ変換時間を考慮して、前記デジタル−アナログ変換素子(206)の出力が必要になる時点に先行して、前記多重化出力を前記デジタル−アナログ変換素子(206)に渡すように構成される、装置。
【請求項５】
デジタルデータを所定の時間間隔に対応する所定の速度で生成する抽出データシステムにおいて、デジタル−アナログ変換素子によって発生する位相遅れを低減する装置(201)であって、
前記デジタルデータを受信するように構成され、前記デジタル−アナログ変換素子(206)に接続された多重化出力を有するように構成された多重化手段(207)と、
前記デジタルデータにスケール要素（α）を乗算し、スケーリングされたデジタルデータを生成するための、前記多重化手段に含まれる乗算手段であって、前記スケール要素（α）及び前記所定の時間間隔（Ｔ）によって決まる時点において、前記多重化出力から前記スケーリングされたデジタルデータとオフセットデジタル値を選択的に出力するように構成された乗算手段と
からなり、前記多重化手段(207)は、前記デジタル−アナログ変換素子(206)による変換に必要とされるデジタル−アナログ変換時間を考慮して、前記デジタル−アナログ変換素子(206)の出力が必要になる時点に先行して、前記多重化出力を前記デジタル−アナログ変換素子(206)に渡すように構成される、装置。
【請求項６】
前記乗算手段(105)は、デジタル信号処理要素(105)を含む、請求項４又は請求項５に記載の装置。
【請求項７】
前記多重化手段(207)は、前記多重化出力からの前記スケーリングされたデジタル値と前記オフセットデジタル値の選択的出力を制御するための多重化制御論理回路(205)を含み、
前記多重化手段(207)は、前記デジタルデータを受信するように構成された第１の記憶素子(202)を含む、請求項４〜６のうちのいずれか一項に記載の装置(201)。
【請求項８】
前記多重化手段(207)は、前記オフセットデジタル値を受信するように構成された第２の記憶素子(203)を含み、
前記所定の時間間隔と前記スケール要素の比が、タイミングデジタル値を形成し、
前記多重化手段(207)は、前記タイミングデジタル値を受信するように構成された第３の記憶素子(204)を含む、請求項７に記載の装置(201)。
【請求項９】
前記スケール要素は、スケーリングデジタル値を含み、前記乗算手段は、前記スケーリングデジタル値を受信するように構成された第４の記憶素子を含み、
前記乗算手段は、ハードウェア乗算器を含み、
前記抽出データシステムは、ハードディスクドライブ(10)におけるデジタル制御システム(60)を含む、請求項８に記載の装置(201)。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、動的システムを制御するためのデジタル制御システムに関するものである。より詳しくは、本発明は、抽出データ・システム(sampled data system)においてデジタル−アナログへの変換を実施するためのゼロ次保持(zero order
hold)機能の実施に関するものである。
【０００２】
【従来の技術】
ディスクまたはプラッタに記憶される情報に関して広範囲の記憶容量を可能にする多種多様な構成において、コンピュータ・ハードディスク・ドライブの利用が可能である。最小限のデータ記憶しか必要としないアプリケーションの場合、単一磁気ハードディスクが適合することが分かっている。かなり多量の記憶容量を必要とするアプリケーションの場合には、複数ハードディスクのほうが望ましい。ハードディスク・ドライブの構成に関係なく、一般に、各ディスクの上部表面と底部表面は両方とも、ディスク表面に設けられた磁気媒体に磁気遷移を記録することによって、情報トラックを記憶するように構成されている。一般に、それぞれ、アクチュエータ・アームを介して回転支持アームに取り付けられた複数のトランスデューサ（ヘッド）を、回転支持アームが各ディスク表面のトラック上で移動させ、ヘッドと各ディスク表面上のトラックとの間でデータの読み取り及び書き込みを行う。
【０００３】
読み取り／書き込みヘッドとハードディスクの所望のデータ・トラックとのアライメントをとることができる、コンピュータ・ハードディスク・ドライブの利用可能な構成は、一般に、２つのカテゴリ、すなわち、専用サーボ・ディスク・ドライブ及び組み込み式サーボ・ディスク・ドライブに分類することが可能である。専用サーボ・ディスク・ドライブは、１つのディスクの１つの表面全体（サーボ表面）が、関連ディスク表面上における読み取り／書き込みヘッドの位置を調整するために、読み取り専用ヘッド（サーボ・ヘッド）によって読み取られるサーボ位置情報（製造時に記録される）の記憶だけに用いられる、１つ以上のスタック化磁気ハードディスクを備えている。これに対し、組み込み式サーボ・ディスク・ドライブは、それぞれ、ディスク表面のデータ・トラックの中に定間隔で組み込まれたサーボ位置情報（製造時に記録される）のバーストを記憶する１つ以上の磁気ディスクを備え、各ディスクが、データを記憶するための大きい「パイ形状」領域（データ・セクタ）間に散在するサーボ位置情報のために予約された薄い「パイ形状の」スライス（サーボ・セクタ）を備えるようになっている。これらの読み取り／書き込みヘッド・アライメント技法のどちらについても、サーボ位置情報を用いて、データ・トラック上に読み取り／書き込みヘッドの位置決めを行う。
【０００４】
専用サーボ・ディスク・ドライブの場合、サーボ・ヘッドを支持するアクチュエータ・アームは、サーボ表面の所望のサーボ・データ・トラック上にサーボ・ヘッドを位置決めするよう制御することによって、支持アーム全体の位置決めを行う。アクチュエータ・アームのそれぞれは、互いにほぼ平行になるように構成されている。結果として、支持アームは、読み取り／書き込みヘッドと関連し、サーボ・トラックに対応するディスク表面のデータ・トラック上において読み取り／書き込みヘッドのそれぞれのアライメントを同時にとる。こうして、サーボ・ヘッドを利用して、各ヘッドに関連した表面の情報トラックと関連する位置において、支持アーム全体と読み取り／書き込みヘッドのそれぞれの位置決めが行われる。
【０００５】
組み込み式サーボ・ディスク・ドライブの場合、各読み取り／書き込みヘッドのそれぞれは、組み込みサーボ情報を用いてヘッドの位置決めが行われるデータ・トラック上において、それ自体の位置決めに利用される。データ・セクタ間に配置されたサーボ位置情報のバーストには、データ・トラック上における読み取り／書き込みヘッドの位置決めに用いられるサーボ位置データが含まれている。専用サーボ・ディスク・ドライブに関する場合のように、アクチュエータ・アームは、それぞれ、互いにほぼ平行になるように構成される。しかし、ディスク表面のデータ・トラック上における位置決めは、該表面に関連した読み取り／書き込みヘッドを利用した、支持アームの位置決めを通じて実施される。
【０００６】
従来のディスク・ドライブの場合、サーボ制御システムは、各ディスク表面上に記憶されたデータ・トラック上における読み取り／書き込みヘッドの位置を調整するため、負のフィードバックを用いている。サーボ制御システムは、支持アームの位置を制御する回転アクチュエータ・モータを作動させて、読み取り／書き込みヘッドの位置を制御する。サーボ制御システムは、ディスク・ドライブが専用サーボ、または組み込み式サーボのどちらを使用するかによって、サーボ・ヘッド、または読み取り／書き込みヘッドから、サーボ位置情報に関するヘッドの位置を示す入力信号を受信する。サーボ制御システムは、これらの入力信号に応答し、回転アクチュエータ・モータに補正信号を提供することによって、読み取り／書き込みヘッドとデータ・トラックの中心との間の変位を最小限にしようと試みる。ディスク表面のデータ・トラック上において読み取り／書き込みヘッドの位置決めを正確に制御するため、サーボ制御システムは、所望のサーボ情報トラックに対するサーボ・ヘッドの位置決めを表す、制御された安定状態エラー信号を正確に発生することが可能であり、これによって、ディスク表面から読み取り及び書き込みを行う間、動的にサーボ・モータの平滑で正確な回転制御が可能になる。
【０００７】
サーボ制御システムはまた、読み取り／書き込みヘッドとデータ・トラックとの間のオフセットを増大させることになりがちな外乱が生じた場合に、読み取り／書き込みヘッドとデータ・トラックとの間のオフセットを最小限にとどめることも可能でなければならない。外乱は、工場で記録されたサーボ位置情報の非循環性(acircularity)、工場で記録されたサーボ位置情報の欠陥、機械的振動、熱効果、及び測定チャネルの電気的ノイズといったさまざまな発生源から生じる可能性がある。
【０００８】
十分な計算能力を備え、十分に低コストのデジタル信号処理ハードウェアを商業用に利用することが可能になる以前には、アナログ制御技法を利用して、ディスク・ドライブ・サーボ制御システムが実施されていた。アナログ制御技法を用いるサーボ制御システムの場合、サーボ位置情報の位相の復調から生じる位置エラー信号が、サーボ制御システムに適用される。サーボ制御システムは、位置決めシステムに関する所望の性能特性及び安定マージンを達成するために、位置エラー信号に、例えば、PID制御法則といった制御法則、及び、補償及びノッチ・フィルタリングによる処理を施す。サーボ制御システムの出力信号は、読み取り／書き込みヘッドのトラックの中心からの変位を最小限におさえるため、回転アクチュエータ・モータを駆動するアクチュエータ・ドライバと呼ばれる電力増幅器に入力される。
【０００９】
「抽出データ・システム」という用語は、離散的信号と連続信号の両方を用いて、その目的を実現するシステムを表している。「デジタル制御システム」という用語は、マイクロプロセッサ、または専用デジタル信号プロセッサのようなデジタル信号処理素子を用いて、処理または装置の制御を実施するシステムを表している。「デジタル・サーボ制御システム」という用語は、デジタル信号処理素子を用いて、機械装置の制御を実施するシステムを表している。デジタル制御システムは、一種の抽出データ・システムであり、デジタル・サーボ制御システムは、一種のデジタル制御システムである。「サーボ制御システム」という用語は、機械装置の制御に用いられる抽出データ・システムまたはアナログ・システムを表している。
【００１０】
デジタル・サーボ制御システムは、今では、デジタル信号処理技法を利用して実施されるのが普通である。デジタル・サーボ制御システムの場合、サーボ位置情報の位相の復調から発生する位置エラー信号に応じて、アナログ−デジタル変換が実施される。アナログ−デジタル変換の結果生じたデータに対して、デジタル信号処理が実施され、所望の制御法則を適用して、補償及びノッチ・フィルタリングが施される。デジタル方式でフィルタリングされたデータに対してデジタル−アナログ変換が実施される。サーボ制御システムのこのアナログ出力信号は、読み取り／書き込みヘッドのトラックの中心からの変位を最小限に抑えるため、回転アクチュエータ・モータを駆動するアクチュエータ・ドライバに入力される。デジタル制御システムに関するこれ以上の情報については、Gene F.Franklin他による1990年Addison-Wesleyの「Digital Control of Dynamic Systems」において得ることが可能であり、これは、ここで参照されたことによって本明細書に組み込まれる。
【００１１】
任意のサーボ制御システムにおける安定性に関する重要な考慮事項は、サーボ制御システム、及び「プラント」と呼ばれる、その制御システムによって制御される処理または装置によって測定され、サーボ制御システム、及びプラントによる利得が１(unity)になる、利得クロス・オーバ周波数として知られる周波数において、該システムに生じる移相の量である。利得クロス・オーバ周波数以下における位相遅れの一因となる、サーボ制御システムまたはプラントにおける要素が重要になる。利得クロス・オーバ周波数におけるこの移相と移相の差、-180度によって、位相マージンとして知られるこのシステムの安定性の測定値が得られる。利得周波数１における180度以上の遅延移相は、システムが不安定であることを表している。位相クロス・オーバ周波数として知られる、サーボ制御システム及びプラントによる移相が-180度に達する周波数において、サーボ制御システム及びプラント全体にわたって測定される利得量も重要である。位相クロス・オーバ周波数以下における位相遅れの一因となる、サーボ制御システムまたはプラントの要素が重要になる。クロス・オーバ周波数における利得の大きさと、利得１との差によって、利得マージンとして知られるこのシステムの安定性の測定値が得られる。
【００１２】
【発明が解決しようとする課題】
プラントの周波数応答特性は、このシステムの位相遅れの一因となり、所望の位相マージンと一致する、許容可能な最大量の位相遅れの少なくとも一部を消費する可能性がある。サーボ制御システムにおいて、減衰させずに放置すると、サーボ制御システムを不安定にする機械的共振の効果を減衰させるため、ノッチ・フィルタリングが実施される。ノッチ・フィルタリングの望ましくない副作用は、プラント及びサーボ制御システムの利得クロス・オーバ周波数及び位相クロス・オーバ周波数未満の位相遅れの一因になるということである。更に、デジタル・サーボ制御システムの場合、ゼロ次保持技法を利用してデジタル−アナログ変換器によって実施するのが最も一般的な、デジタル−アナログ変換処理が、位相遅れの一因になる。サーボ制御システム及びプラントの構成要素が一因となる位相遅れの効果を相殺するため、リード・ネットワークが用いられる場合もある。しかし、結果としてサーボ制御システムの低周波利得が低下するのは望ましくない。
【００１３】
【課題を解決するための手段】
本発明は、抽出データ・システムにおけるゼロ次保持機能の実施に関するものである。このゼロ次保持機能の実施は、所定の周波数範囲にわたって、結果的にデジタル−アナログ変換処理が一因となる位相遅れが、従来のゼロ次保持機能よりも減少する位相応答を有する。
【００１４】
サンプル期間のような、対応する所定の時間間隔を有する、サンプル・レートのような所定の速度で、複数のデジタル値を連続して生成する抽出データ・システムにおいて、デジタル−アナログ変換によって生成される位相遅れを減少させる方法が実施される。第１のほぼ一定のアナログ電圧が、デジタル−アナログ変換器を用いて第１の時間間隔の間生成される。第１のほぼ一定のアナログ電圧は、スケール要素と複数のデジタル値の１つとの積によって求められる。第１の時間間隔は、所定の時間間隔とスケール要素の比によって求められる。第２のほぼ一定のアナログ電圧が、デジタル−アナログ変換器を用いて第２の時間間隔の間生成される。第２のほぼ一定のアナログ電圧は、オフセット・デジタル値によって求められる。第２の時間間隔は、所定の時間間隔と第１の時間間隔の差によって求められる。
【００１５】
より詳しい本発明の理解は、図面に関して行う、以下の詳細な説明によって得られる。
【００１６】
【発明の実施の形態】
本発明は、本書で示される特定の典型的な実施例に限定されるものではない。好適実施例の解説では、専用サーボ・ディスク・ドライブにおける回転アクチュエータ・モータを利用した読み取り／書き込みヘッドの位置決めに用いられるデジタル・サーボ制御システムに関して、この実施例において実現されるゼロ次保持機能の説明を行うことにする。しかし、当業者には明らかなように、本実施例のゼロ次保持機能の実施は、ディスク・ドライブにおけるデジタル・サーボ制御システムの用途に限定されるものではない。デジタル−アナログ変換素子を必要とし、低周波数位相遅れの低減によって恩恵を受ける抽出データ・システムであれば、本実施例のゼロ次保持機能を利用することが可能である。光学記憶ディスクにおけるヘッドの位置決めのような、デジタル・サーボ制御システム用途、またはディッシュ・アンテナや望遠鏡のような機械アセンブリの姿勢調整に本発明のゼロ次保持機能を用いることが可能である。
【００１７】
図１には、デジタル・サーボ制御システム11、複数の磁気ハード・ディスクからなるスタック化アレイ12、回転アクチュエータ・モータ24、及びヘッド・アーム・アセンブリ22が含まれる、ディスク・ドライブ・データ記憶装置10が示されている。複数の磁気ディスク14ないし17は、回転中心軸18にほぼ沿ってアライメントがとられている。磁気ディスク14ないし17は、関連する、中心に配置されたハブ（全体が番号13で示されている）を備えており、間に挟まれたスペーサ（図示せず）によって互いに分離されている。磁気ディスク14ないし17は、モータまたは他の駆動機構（図示せず）によって回転運動のための動力が供給されるスピンドル・アセンブリ20を介して、固定支持体、即ちフレーム21によって回転可能に支持されており、ほぼ一定の動作速度で軸18のまわりを回転する。スピンドル・アセンブリ20には、関連するディスク・ハブ13に沿って、磁気ディスク14ないし17を交互に重ねられた隣接ディスクとその間に挟まれたスペーサに対し回転式に固定された状態に保持するためのトップ・クランプ19が含まれている。スピンドル・アセンブリ20、及びフレーム21の細部については、従来の設計であり、従って、本実施例の説明に必要なものを除き、ここでは詳述しない。
【００１８】
ヘッド／アーム・アセンブリ22は、固定支持部材26に対してそのアセンブリを回転可能に位置決めするように構成された回転アクチュエータ・モータ24によって、スタック化ディスク・アレイ12に隣接して回転可能に位置決めされる。ヘッド・アーム・アセンブリ22には、アクチュエータ・アーム28が含まれている。アクチュエータ・アーム28は、近位端32を備えたキャリヤ・アーム30と、懸架部材34から構成される。一般に、懸架部材34は、スエージ加工(swage)、スポット溶接、または他の方法でキャリヤ・アーム30に保持される。懸架部材34には、近位端36が含まれる。複数のアクチュエータ・アームは、磁気ディスク14ないし17を交互に重ねた櫛状のアレイを形成するように、垂直方向にアライメントがとられる。このアクチュエータ・アームのアレイは、回転アクチュエータ・モータ24を作動させることによって、支持部材26及びアレイ12に対して回転式に位置決めされる。
【００１９】
専用サーボ・ディスク・ドライブの場合、サーボ・ヘッド38は、懸架部材34の遠位端36に取り付けられる。アクチュエータ・アーム28は、サーボ・ヘッド38から間隔をあけた位置において、ディスク・ドライブ・データ記憶装置10に対して旋回可能に接続されており、これにより、磁気ディスク14の上部表面の上でサーボ・ヘッド38の回転式位置決めが可能になる。サーボ・ヘッド38は、ギンブル(gimble)取り付け具によって懸架部材34に物理的に接続されたスライダを含むギンブル・アセンブリから構成される。サーボ・ヘッド38は、スライダに取り付けられている。同様に、複数の読み取り／書き込みヘッド（図示せず）が、図１に示すように、懸架部材34の下方において垂直方向にアライメントがとれるように、同様に配置される懸架部材に取り付けられており、磁気ディスク14ないし17の各表面毎に、関連するヘッドを備える。
【００２０】
図１のサーボ・ヘッド38は、回転アクチュエータ・モータ24を作動させることによって、アクチュエータ・アーム28を磁気ディスク14の上部表面42における所望のあらかじめ記録されたサーボ・データ・トラック40に対して位置決めするのに使用され、これにより、磁気ディスク14ないし17の他の表面に関連し、アクチュエータ・アーム28と垂直方向のアライメントがとれた複数のアクチュエータ・アーム（図示せず）の関連する読み取り／書き込みヘッドが、所望のデータ・トラックに対して位置決めされる。読み取り／書き込みヘッドは、データ検索／記憶時に、磁気ディスク14ないし17における関連表面からの磁気的読み取り／関連表面への磁気的書き込みを行う。
【００２１】
この設計の場合、アクチュエータ・アームのアレイは、アクチュエータ・アーム28が軸27のまわりを制御可能に回転する際、磁気ディスク14ないし17の関連表面のそれぞれを横断するように、読み取り／書き込みヘッドのそれぞれを支持する。スライダは、付属のギンブル・アセンブリによってサーボ・ヘッド38を回転させ、サーボ・ヘッドが、トラック上におけるヘッドの周縁位置において、各トラックに対する接線とほぼ平行にアライメントのとれた状態を維持するという保証が得られるようにし、この結果、ヘッドのねじれによるいかなる影響をも基本的に排除する。同様に、読み取り／書き込みヘッドのそれぞれは、関連トラック上における読み取り／書き込みヘッドの周縁位置において、各関連トラックに対する接線とほぼ平行にアライメントがとれた状態に保たれる。ヘッドが、対応する懸架部材34に対してしっかりと保持されている場合、アクチュエータ・アーム及び関連ヘッドが、磁気ディスク14の内径と磁気ディスク14の外径との間で回転する際、回転中心軸18に対するヘッドの半径方向位置に従って、ヘッドのねじれが生じる。
【００２２】
サーボ・ヘッド38は、磁気ディスク14の上部表面42にあらかじめ記録されたサーボ位置情報を読み取る。図１の拡大円形領域を参照すると、サーボ位置情報は、磁気ディスク14の上部表面42における非磁化領域48と交互にある磁化領域44、46のフィールドから構成される。この磁化領域のパターンは、ディスク・ドライブ10の製造時に、サーボ・ライタによって記録される。トラック40の中心50は、回転中心軸18から同じ半径方向距離の位置にある磁化領域44、46の境界を構成する１組の弧状セグメントで形成される円によって画定される。トラック40の中心50の両側における磁化領域44、46のパターンは、サーボ・ライタによって、磁化領域44、46が、トラック40の円のまわりで円周方向にオフセットされるように記録される。
【００２３】
磁気ディスク14の上部表面42が、回転して、サーボ・ヘッド38を通過する際、サーボ・ヘッド38の中心がトラック40の中心50上に位置する場合、トラック40の中心50の両側における円周方向オフセットの交互磁化領域44、46の磁束遷移の結果、サーボ・ヘッド38によって一連のパルスが生成される。この一連のパルスは、トラック40の中心50より短い半径方向距離の位置において、トラック40の中心50の端のまわりに円周方向に配置された磁化領域44、46に関連する第１の一連のパルスと、トラック40の中心50より長い半径方向距離の位置において、トラック40の中心50の端まわりに円周方向に配置された磁化領域44、46に関連する第２の一連のパルスに分割することが可能である。
【００２４】
サーボ制御システム60によって、第１と第２の一連のパルスに対する電子フィルタリングが実施される。サーボ制御システム60は、第１と第２の一連のパルスのフィルタリングを施したバージョンの大きさから差分信号を生成する。位置エラー信号と称されるこの差分信号は、サーボ制御システム60によってアナログ−デジタル変換を受ける。デジタル化された位置エラー信号にサーボ制御システム60によるデジタル信号処理が施され、サーボ・ヘッド38の制御に関する所望の性能特性、及び位置決めシステムの安定性に関する所望のマージンが達成される。デジタル信号処理には、デジタル化された位置エラー信号に対して所望の制御法則、ノッチ・フィルタリング、及び補償を適用することが含まれている。このデジタル方式で処理された位置エラー信号は更に、サーボ制御システム60に含まれるこの実施例のゼロ次保持機能を適用して、デジタル−アナログ変換が施される。サーボ制御システム60の出力である、結果生じるアナログ信号を用いて、回転アクチュエータ・モータ24を作動させることによって、トラック40の中心50からのサーボ・ヘッド38のオフセットが最小限に抑えられる。トラック40の中心50からのサーボ・ヘッド38のオフセットを最小限に抑えることに関連して、サーボ制御システム60の動作が説明される。当業者には明らかなように、サーボ制御システム60は同様に、磁気ディスク14の表面42における所定のトラックに対するサーボ・ヘッド38の位置を制御している間、そのトラックの中心からのサーボ・ヘッド38のオフセットを最小限に抑えるよう動作する。本実施例のゼロ次保持機能を組み込んだタイプのディスク・ドライブ10は専用サーボ・ディスク・ドライブであるが、当業者には明らかなように、本実施例のゼロ次保持機能は、組み込み式サーボ・ディスク・ドライブに組み込んで、同じ目的を提供することも可能である。組み込み式サーボ・ディスク・ドライブの場合、第１と第２の一連のパルスを生成する交互の磁化領域44、46が、磁気ディスク14ないし17の表面におけるデータ・セクタ間に組み込まれる。
【００２５】
図２を詳細に参照すると、サーボ制御システム60に関連した、ディスク・ドライブ10の構成要素を概略ブロック図で表したものが示されている。位置基準信号100は、トラック40の中心50に対するサーボ・ヘッド38の所望の位置を表した信号のデジタル表現である。位置検出器101は、ヘッド38がハード・ディスク表面42に対して移動することによって生成される第１と第２の一連のパルスを使用して、トラック40の中心50からのサーボ・ヘッド38のオフセットに応じた信号を生成する。サンプラ102が、位置検出器101からのアナログ信号出力をデジタル表現に変換する。合計ノード103は、位置基準信号100とサンプラ102の出力との差のデジタル表現である、位置エラー信号(PES)として知られる差分信号104を計算する。このデジタル表現による差分信号104は、この制御法則が適用され、このシステムが補償され、ノッチ・フィルタリングが実施される、デジタル信号プロセッサ105によるデジタル信号処理を受ける。デジタル−アナログ変換106は、デジタル信号プロセッサ105の操作後に実施される。この実施例のゼロ次保持機能の実施に関連して、デジタル−アナログ変換106が実施される。デジタル−アナログ変換処理のアナログ出力は、アクチュエータ・ドライバ107に接続されている。アクチュエータ・ドライバ107は、回転アクチュエータ・モータ108の起動に用いられる電流を供給する電力増幅器である。機械プラント109は、キャリヤ・アーム30、懸架アーム34、及びサーボ・ヘッド38を含むギンブル・アセンブリから構成されるシステムの機械的応答を表している。
【００２６】
制御システム設計技術において周知のように、アクチュエータ・ドライバ107、回転アクチュエータ・モータ108、機械プラント109、及び位置検出器101はそれぞれ数学的にモデル化され、ラプラス変換領域伝達関数として表すことが可能である。これらのシステム構成要素の分析は、ラプラス変換領域において実施可能である。更に、サンプラ102の操作、合計ノード103において実施される操作、及びデジタル信号プロセッサ105によるデジタル信号処理を実現するために実施される操作は、ｚ変換領域で表すことが可能である。これらのシステム構成要素の設計は、ｚ変換領域で実施されうる。
【００２７】
デジタル−アナログ変換は、従来のゼロ次保持機能を利用して実施することが可能である。図３には、ゼロ次保持機能を用いたデジタル−アナログ変換処理のモデルが示されている。ゼロ次保持操作150に対する入力は、理想のインパルス・サンプラ151によって生成される一連の重み付きインパルス・サンプルとみなすことができる。ゼロ次保持操作150には、サンプル間隔にわたって、出力をインパルスの重みに対応するほぼ一定の値に保持することが含まれる。ゼロ次保持操作150の出力におけるステップ変化が、次の重み付きインパルス・サンプルの入力時に生じる。ゼロ次保持機能に対するデジタル入力データを強度の変動するインパルス列(train)として表すことによって、ゼロ次保持機能をラプラス変換領域で分析することが可能になる。0Hzにおいて大きさが１になるようにスケール化された従来のゼロ次保持機能のラプラス領域伝達関数は、下記に示すとおりである：
式1:ZOH(s)={1-ε＾(-sT)}/(sT)
「Ｔ」は、ゼロ次保持機能に適用される連続したインパルス間の時間期間を表しており、「ｓ」は、ラプラス領域複素周波数(complex frequency)を表している。図４には、T=100μsecの場合の周波数に関する典型的な従来のゼロ次保持機能の大きさ及び位相応答が示されている。図４から明らかなように、ゼロ次保持機能の大きさ応答は、周波数が0Hzから10000Hzに変化するにつれて、１からゼロに変化し、ゼロ次保持機能による移相は、周波数が0Hzから10000Hzに変化するにつれて、０度から-180度に線形的に変化する。従って、利得クロスオーバ周波数が1000Hzのデジタル制御システムの場合、利得クロスオーバ周波数における従来のゼロ次保持機能の作用による移相は、-18度になる。
【００２８】
図７には、従来のゼロ次保持機能に対応する、典型的な時間領域出力が示されている。図７から明らかなように、従来のゼロ次保持機能の出力は、サンプル間隔Ｔの全時間にわたって同じ値Ｔに保持される。従来のゼロ次保持機能の出力波形は、図７に例示したように、長さがＴ秒間のほぼ一定の振幅の連続した出力から構成される。
【００２９】
この実施例のゼロ次保持機能は、従来のゼロ次保持機能のアナログ信号出力に修正を加えることによって実施される。この修正には、サンプル間隔中に、従来のゼロ次保持機能の出力振幅に対して、出力振幅を「α」（α>1)のように指定される所定の要素だけ増大させることと、時間T/α秒に対応するサンプル間隔Ｔの一部についてのみ、この増大した振幅を適用することが含まれる。サンプル間隔Ｔの残りの部分、即ち時間T(α-1)/α秒については、アナログ出力は、各サンプル間隔に対してほぼ一定の値である。図８には、本実施例のゼロ次保持機能に対応する典型的な時間領域出力が示されている。図８から明らかなように、α=2の場合、本実施例のゼロ次保持機能は、α倍に増大した振幅（図７の出力に対して）、及び出力がほぼ一定の値（図８に示す時間領域出力の場合、このほぼ一定の値はゼロ）以外の値になる可能性のあるサンプル期間Ｔ中に、1/αに減少する時間間隔（図７の出力に対して）を有する。従って、スケール要素αは、本実施例のゼロ次保持機能の出力に関するデューティ・サイクルの決定にも影響を及ぼす。
【００３０】
0Hzにおいて大きさが１になるようにスケール化された、本実施例のゼロ次保持機能のラプラス領域伝達関数は、下記に示すとおりである：
式2:ZOH*(s)={1-ε＾-[T(s/α)]}/{T(s/α)}
「Ｔ」は、ゼロ次保持機能に適用される連続したインパルス間の時間間隔を表し、「ｓ」は、ラプラス領域複素周波数を表し、「α」（α>1)は、スケール要素を表している。図５では、α=4、T=100μsecの場合のゼロ次保持機能の大きさと位相応答に対する影響が示されている。利得クロスオーバ周波数が1000Hzのデジタル制御システムの場合、利得クロスオーバ周波数における移相は、-4.5度であり、従来のゼロ次保持機能に比較すると、位相遅れの作用が13.5度だけ低減している。この実施例のゼロ次保持機能には、従来のゼロ次保持機能に比較すると、位相対周波数応答曲線の勾配の大きさを小さくし、同時に、低周波数におけるシステム利得の減衰を回避する効果があり、このため、利得クロスオーバ周波数におけるシステムの位相マージンが改善される。これに対し、位相のリードを加えて、システムの他の構成要素が一因となる位相遅れを相殺するために用いられるリード・ネットワークによって、低周波数においてシステム利得の大幅な低周波減衰が生じる。更に、本実施例のゼロ次保持機能によれば、その位相クロスオーバ周波数を増大させることによって、システムの利得マージンが改善され、１未満のシステム利得の減衰は、位相クロスオーバ周波数において従来のゼロ次保持機能を用いるシステムに対して増大されている。ディスク・ドライブにおけるデジタル・サーボ制御システムの設計においては位相マージン予算を厳密に制御する必要があるので、本実施例のゼロ次保持機能は、ディスク・ドライブ・デジタル・サーボ制御システムへの適用に特に適している。
【００３１】
図６には、本実施例のゼロ次保持機能の好適ハードウェアの実施に関するブロック図が含まれている。デジタル信号プロセッサ105の操作から生じた出力は、デジタル・バス200を介して、本実施例201のゼロ次保持機能を実施するための装置に送信される。デジタル・バス200は、デジタル信号プロセッサ105の操作から生じたデジタル・データが送信されるレジスタまたはラッチのような記憶素子に接続されている。本実施例をハードウェアで実施する場合、デジタル・バス200は、DACバッファ・レジスタ(0)202、DACバッファ・レジスタ(1)203、及びデルタ時間レジスタ204に接続される。デジタル−アナログ変換器206からのアナログ出力は、アクチュエータ・ドライバ107に接続される。
【００３２】
デジタル信号プロセッサ105の操作結果は、デジタル・バス200を介してDACバッファ・レジスタ(0)202に送信されるデジタル値である。このデジタル値は、要素αでスケール化された従来のゼロ次保持機能で、回転アクチュエータ・モータ108を起動するために、デジタル−アナログ変換器206からアクチュエータ・ドライバ107の入力に送信されるアナログ出力の所望の値に対応する。このスケール化は、デジタル信号プロセッサ105によって実施される。スケール要素αの値は、デジタル信号プロセッサ105を制御するファームウェア内に記憶することもできるし、あるいは、デジタル信号プロセッサ105に存在する可能性のある乗算器にハード的に符号化されることも可能である。サーボ・ヘッド38がサーボ制御システム60によって制御される場合、デジタル信号プロセッサ105はPES 104に応じて操作を実施するので、DACバッファ・レジスタ(0)202は、各サンプル間隔の間に１回更新される。
【００３３】
初期化処理の一部として、デジタル信号プロセッサ105によって、適合するデジタル値がDACバッファ・レジスタ(1)203及びデルタ時間レジスタ204にロードされる。デジタル信号プロセッサ105の操作によって、オフセット・デジタル値がデジタル・バス200を介してDACバッファ・レジスタ(1)203にロードされる。このオフセット・デジタル値は、回転アクチュエータ・モータ24に作用するどんなバイアス力にも打ち勝つために必要な、デジタル−アナログ変換器206からアクチュエータ・ドライバ107への出力におけるオフセットに対応する。デジタル信号プロセッサ105は、デジタル−アナログ変換器206の出力がDACバッファ・レジスタ(0)202の内容によって決まる、サンプル期間Ｔ中の部分的な時間であるT/αのデジタル値をデルタ時間レジスタ204にロードする。
【００３４】
マルチプレクサ207は、マルチプレクサ制御論理回路205を使用して、デルタ時間レジスタ204の値に応答し、デジタル−アナログ変換器206に対する入力を制御する。マルチプレクサ制御論理回路205は、デルタ時間レジスタ204内の値を利用して、DACバッファ・レジスタ(0)202の内容とDACバッファ・レジスタ(1)203の内容との間でマルチプレクサの出力を切り換えるタイミングを制御する。マルチプレクサ207は、長さT/αの時間期間に対応するデルタ時間レジスタ204内のデジタル値を、マルチプレクサ制御論理回路にロードする。デジタル−アナログ変換器206は一般に、変換の実施に数マイクロ秒を必要とする。この変換時間のため、デジタル−アナログ変換器は、出力が必要とされる時間よりわずかに早く、即ちデジタル−アナログ変換時間に等しい量だけ早くデジタル入力を受信するのが最適である。しかし、この応用例の場合、明らかに、この最適時間を中心とするある範囲内の時間を許容することが可能である。全部でＴ秒の所定のサンプル期間の開始直前に、マルチプレクサ207は、DACバッファ・レジスタ(0)202の内容をデジタル−アナログ変換器206の入力に送信する。サンプル期間開始後のT/α秒の時間にわたって、デジタル−アナログ変換器206は、DACバッファ(0)202のデジタル値に対応する、ほぼ一定のアナログ出力を生成する。サンプル期間にT/α秒間入り込む直前に、マルチプレクサ207は、DACバッファ・レジスタ(1)203の内容をデジタル−アナログ変換器206の入力に送信する。T/α秒経過した後のサンプル期間の残りの部分、即ち時間T(α-1)/αにわたって、デジタル−アナログ変換器206は、DACバッファ・レジスタ(1)203のデジタル値に対応するほぼ一定のアナログ出力を生成する。連続するサンプル期間の間、デジタル−アナログ変換器206に対する入力が同様のやり方で生成される。
【００３５】
本実施例のゼロ次保持機能のハードウェアによる好適な第１の代替実施案の場合、DACバッファ・レジスタ(0)202のデジタル値とスケール要素αの乗算は、デジタル信号プロセッサ105の代わりに、ハードウェアにおいて実施することが可能である。このハードウェア乗算器は、デジタル信号プロセッサ105とDACバッファ・レジスタ(0)202の間、DACバッファ・レジスタ(0)202とマルチプレクサ207の間、マルチプレクサ207内部におけるDACバッファ・レジスタ(0)202の内容が後続するデータ経路内、またはスケール要素αの乗算を行わずに、マルチプレクサ207の出力からデジタル−アナログ変換器206にDACバッファ・レジスタ(1)203の内容を送信するように措置が講じられている場合には、マルチプレクサ207の出力とデジタル−アナログ変換器206の間に配置することが可能である。DACバッファ・レジスタ(0)202の値と２または４といった典型的なα値との乗算は、マルチプレクサ207において、DACバッファ・レジスタ(0)202内のデジタル値を位置１つまたは２つ分左へシフトすることによって実施可能である。位置１つ分左へビットをシフトすることは、２を乗じることに相当し、位置２つ分左へビットをシフトすることは、４を乗じることに相当する。この乗算方法によれば、別のハードウェア乗算器が不要となるが、用いられる可能性のあるスケール要素αに関する異なる値の数が制限される。
【００３６】
本実施例のゼロ次保持機能の様々な実施例から明らかなように、スケール要素αの乗算、及びDACバッファ・レジスタ(0)202内の値の多重化の操作は、操作の順序を考慮せずに実施可能である。即ち、デジタル信号プロセッサ105が、乗算操作を実施し、その結果をバッファ・レジスタに納めると、そこでマルチプレクサ207が、適合する時間に、それをデジタル−アナログ変換器206に送信するようにすることもできるし、あるいは、デジタル信号プロセッサが、スケール化されていないデジタル値をDACバッファ・レジスタ(0)202に納めると、そこでマルチプレクサ207がそれを、αを乗じてから、デジタル−アナログ変換器206に送信するように、ハードウェア乗算器に送信することも可能である。いずれの操作順序の場合にも、結果得られるデジタル−アナログ変換器206の出力は同じである。
【００３７】
乗算器は、マイクロプロセッサ、従来のハードウェア乗算器、またはレジスタにおいてデジタル値のビットをシフトすることによって乗算を実施するハードウェア乗算器を使用して実施することが可能である。マルチプレクサ207は、マイクロプロセッサを使用することによって、あるいは、専ら上述の多重化タスクだけを実施するように状態マシンを設計することによって、ハードウェアで実施することが可能である。マルチプレクサ207に、DACバッファ・レジスタ(0)202、DACバッファ・レジスタ(1)203、及びデルタ時間レジスタ204を組み込むことができるのは明らかである。乗算器、及びマルチプレクサ207をハードウェアで実施する方法については、デジタル設計技術における当業者には周知である。
【００３８】
本実施例のゼロ次保持機能に関するハードウェアによる好適な第２の代替実施例の場合、T/α秒に対応するタイミング値、及びオフセット・デジタル値を「ハード的に符号化」してマルチプレクサ207に送信することによって、DACバッファ・レジスタ(1)203、及びデルタ時間レジスタ204を不要にすることが可能である。更に、スケール要素αをハード的に符号化してマルチプレクサ207に送信することによって、デジタル信号プロセッサ105からスケール要素を受信し、記憶するためのレジスタを不要にすることが可能である。このハードウェアによる好適な第２の代替実施例によれば、本実施例のゼロ次保持機能の構成における柔軟性を犠牲にして、ハードウェアの複雑性を低減することが可能である。
【００３９】
本実施例のゼロ次保持機能に関するハードウェアによる好適な実施例、及びハードウェアによる好適な第１、第２、及び第３の代替実施例によって、α=4、T=100μsecの場合、それぞれ図５に示す大きさと位相応答が生成される。
【００４０】
本実施例のゼロ次保持機能を実施するための好適方法では、デジタル信号プロセッサ105を用いて、従来のデジタル−アナログ変換器の出力が直接制御される。図９には、デジタル信号プロセッサ105において本実施例のゼロ次保持機能を実施するための処理フロー図が含まれている。PES 104のデジタル値に制御法則、補償、及びノッチ・フィルタリングが適用される(300)。次に、デジタル信号プロセッサ105によって、結果得られたデジタル値にスケール要素αが乗じられる(301)。サンプル期間の開始直前に、デジタル−アナログ変換器にスケール化されたデジタル値がロードされる(302)。スケール化されたデジタル値にデジタル−アナログ変換を施す(303)ことによって、サンプル期間の開始から始まるT/α秒間にわたって、アクチュエータ・ドライバ107に対してほぼ一定のアナログ電圧出力が生成される。サンプル期間にT/α秒間入り込む直前に、デジタル信号プロセッサ105によって、デジタル−アナログ変換器にオフセット・デジタル値がロードされる(304)。このオフセット・デジタル値に関して、デジタル−アナログ変換が実施される(305)。デジタル−アナログ変換器は、サンプル期間の残り、即ちT/αから始まる{T(α-1)/α｝秒の時間にわたって、アクチュエータ・ドライバに対して出力されるほぼ一定のアナログ電圧を生成する。次に、図９に示すように、次のPES 104の値の処理に備えて、制御がこの方法の開始ステップに戻される。
【００４１】
本実施例のゼロ次保持機能を実施する好適方法の代替案では、割り込みを用いて、デジタル−アナログ変換器にデジタル値を送信する際のデジタル信号プロセッサのタイミングを制御する。好適な方法のこの代替案の場合、割り込みカウンタが、T/α秒の前に割り込みを生成し、デジタル信号プロセッサ105に、オフセット・デジタル値をデジタル−アナログ変換器に送信するトリガを与える。次に、割り込みカウンタは、サンプル期間の終了前に、もう１つの割り込みを生成して、デジタル信号プロセッサ105が、次のサンプル期間に備えて、処理されたPES
104の値をデジタル−アナログ変換器に送信するトリガを与える。
【００４２】
図10には、図６の好適なハードウェアによる実施を用いて、本実施例のゼロ次保持機能を実施するための方法に関する流れ図が含まれている。いくつかのレジスタ初期化ステップが必要である。デジタル信号プロセッサ105が、DACバッファ・レジスタ(1)203にオフセット・デジタル値をロードする(400)。次に、デジタル信号プロセッサ105の操作によって、タイミング・デジタル値がデルタ時間レジスタ204にロードされる(401)。デルタ時間レジスタ204にロードされたデジタル値は、T/α秒の時間期間に対応する。当業者には明らかなように、これらのレジスタは、本実施例のゼロ次保持機能の性能に影響を与えずに、任意の順序で初期化することが可能である。
【００４３】
これらのレジスタ初期化ステップの後、機械プラントの制御の際にデジタル制御システムの操作に対応する流れ図の一部に入る。PES 104に対するデジタル信号プロセッサ105の操作の結果であるデジタル値に、スケール要素αを乗じて、DACバッファ・レジスタ(0)202にロードする(403)。このデジタル値は、回転アクチュエータ・モータ108を起動するためにアクチュエータ・ドライバ107に入力される、デジタル−アナログ変換器206の所望のアナログ出力に対応する。次に、マルチプレクサ207は、サンプル期間の開始直前に、デジタル−アナログ変換器206にDACバッファ・レジスタ(0)202からのスケール化されたデジタル値をロードする(404)。デジタル−アナログ変換器206によって、DACバッファ・レジスタ(0)202からのスケール化されたデジタル値に対してデジタル−アナログ変換が実施され(405)、サンプル期間の開始から始まるT/α秒にわたって、ほぼ一定のアナログ信号がアクチュエータ・ドライバ107に対して出力される(406)。
【００４４】
サンプル期間にT/α秒間入り込む直前に、マルチプレクサ207によって、デジタル−アナログ変換器206にDACバッファ・レジスタ(1)203のオフセット・デジタル値がロードされる(407)。デジタル−アナログ変換器206によって、デジタル−アナログ変換が実施され(408)、サンプル期間の残り、即ちサンプル期間にT/α入り込んだところから始まるT(α-1)/α秒間にわたって、ほぼ一定のアナログ信号が、アクチュエータ・ドライバ107に対して出力される(409)。デジタル信号プロセッサ105を利用して、DACバッファ・レジスタ(0)にロードされる値にスケール要素αを乗じること(402)から始まるこれらのステップは、サンプル期間毎に連続して繰り返され、図８に示す波形の特性を備えたアナログ波形を生成する。
【００４５】
本実施例のゼロ次保持機能の実施において用いられるデジタル−アナログ変換器のアナログ出力を説明するために本明細書で用いられてきた「ほぼ一定の」という用語は、出力電圧が目標電圧の、デジタル−アナログ変換器のオフセット公差の範囲内で、典型的なレベルの電気的ノイズが出力電圧に重畳(superimpose)される、デジタル−アナログ変換器のアナログ出力を指すものである。
【００４６】
本発明の実施例の１つについて例示し、その形態について解説してきたが、当業者には明らかなように、本発明の意図または特許請求の範囲を逸脱することなく、様々な修正を施すことが可能である。
【００４７】
以下に本発明の実施態様を列挙する。
【００４８】
１．  デジタル−アナログ変換素子を備え、所定の時間間隔に対応する所定の速度で複数のデジタル値を連続して生成するための抽出データ・システムにおいて、
前記デジタル−アナログ変換素子を使用して、前記所定の時間間隔とスケール要素との比によって決められた第１の時間間隔に関して、前記複数のデジタル値の１つと前記スケール要素との積によって決められる第１のほぼ一定のアナログ電圧を生成するステップ、及び
前記デジタル−アナログ変換素子を使用して、前記所定の時間間隔と前記第１の時間間隔との差に等しい第２の時間間隔に関して、オフセット・デジタル値によって決められる第２のほぼ一定のアナログ電圧を生成するステップを含むことを特徴とする、
前記デジタル−アナログ変換素子によって生成された位相遅れを低減するための方法。
【００４９】
２．  第１のほぼ一定のアナログ電圧を生成する前記ステップの前に、前記複数のデジタル値の１つに前記スケール要素を乗じて、スケール化されたデジタル値を得るステップを更に含み、
前記第１のほぼ一定のアナログ電圧を生成するステップが、前記スケール化されたデジタル値を前記デジタル−アナログ変換素子にロードするステップを含み、及び
前記第２のほぼ一定のアナログ電圧を生成する前記ステップが、前記オフセット・デジタル値を前記デジタル−アナログ変換素子にロードするステップを含むことを特徴とする、項番１に記載の方法。
【００５０】
３．  前記抽出データ・システムが、ハードディスク・ドライブ内にデジタル制御システムを含むことを特徴とする、項番２に記載の方法。
【００５１】
４．  デジタル−アナログ変換素子を備え、所定の時間間隔に対応する所定の速度でデジタル・データを生成するための抽出データ・システムにおいて、
前記デジタル・データにスケール要素を乗じて、スケール化されたデジタル・データを生成するための手段、及び
多重化出力を備えた多重化手段であって、前記多重化手段が前記乗算手段から前記スケール化されたデジタル・データを受信するよう構成され、前記多重化手段が、前記スケール要素、及び前記所定の時間間隔によって決められた時間に、前記多重化出力から前記スケール化されたデジタル・データ、及びオフセット・デジタル値を選択的に出力し、前記多重化出力が前記デジタル−アナログ変換素子に接続されている、前記多重化手段を含むことを特徴とする、前記デジタル−アナログ変換素子によって生成された位相遅れを低減するための装置。
【００５２】
５．  前記多重化手段が、前記多重化出力からの前記スケール化されたデジタル値、及び前記オフセット・デジタル値の選択的出力を制御するための多重化制御論理回路を含み、
前記多重化手段が、デジタル信号処理素子を含み、及び
前記多重化手段が、前記デジタル信号処理素子から前記スケール化されたデジタル・データを受信するように構成された第１の記憶素子を含むことを特徴とする、項番４に記載の装置。
【００５３】
６．  前記多重化手段が、前記デジタル信号処理素子から前記オフセット・デジタル値を受信するように構成された第２の記憶素子を含み、
前記所定の時間間隔と前記スケール要素の比が、タイミング・デジタル値を形成し、前記多重化手段が、前記デジタル信号処理素子から前記タイミング・デジタル値を受信するように構成された第３の記憶素子を含み、及び
前記抽出データ・システムが、ハードディスク・ドライブ内にデジタル制御システムを含むことを特徴とする、項番５に記載の装置。
【００５４】
７．  デジタル−アナログ変換素子を備え、所定の時間間隔に対応する所定の速度でデジタル・データを生成するための抽出データ・システムにおいて、
前記デジタル・データを受信するように構成され、前記デジタル−アナログ変換素子に接続された多重化出力を備える多重化手段、及び
前記デジタル・データにスケール要素を乗じて、スケール化されたデジタル・データを生成する手段であって、乗算のための前記手段が、前記スケール要素と前記所定の時間間隔によって決められる時間に、前記多重化出力から前記スケール化されたデジタル・データとオフセット・デジタル値を選択的に出力するための前記多重化手段に含まれる、前記手段を含むことを特徴とする、前記デジタル−アナログ変換素子によって生成される位相遅れを低減するための装置。
【００５５】
８．  前記多重化手段が、前記多重化出力からの前記スケール化されたデジタル値と前記オフセット・デジタル値の選択的な出力に制御を加えるための多重化制御論理回路を含み、及び
前記多重化手段が、前記デジタル・データを受信するように構成された第１の記憶素子を含むことを特徴とする、項番７に記載の装置。
【００５６】
９．  前記多重化手段が、前記オフセット・デジタル値を受信するように構成された第２の記憶素子を含み、及び
前記所定の時間間隔と前記スケール要素の比が、タイミング・デジタル値を形成し、前記多重化手段が、前記タイミング・デジタル値を受信するように構成された第３の記憶素子を含むことを特徴とする、項番８に記載の装置。
【００５７】
10．  前記スケール要素が、スケールを行うデジタル値を含み、前記乗算手段が前記スケールを行うデジタル値を受信するように構成された第４の記憶素子を含み、
前記乗算手段が、ハードウェア乗算器を含み、及び
前記抽出データ・システムが、ハードディスク・ドライブ内にデジタル制御システムを含むことを特徴とする、項番９に記載の装置。
【００５８】
【発明の効果】
本発明は、抽出データ・システムにおいて、所定の周波数範囲にわたり、結果的にデジタル−アナログ変換処理が一因となる位相遅れを、従来のゼロ次保持機能よりも少なくするためのゼロ次保持機能の実施を提供する。
【図面の簡単な説明】
【図１】本実施例のゼロ次保持機能の実施を含む、デジタル・サーボ制御システムを具備するディスク・ドライブの概略透視図である。
【図２】電気機械位置決めシステムに関するデジタル・サーボ制御システム及びプラントの概略ブロック図である。
【図３】ゼロ次保持機能を用いるデジタル−アナログ変換処理の概略ブロック図である。
【図４】周波数の関数として表した、従来のゼロ次保持機能の大きさと位相応答に関するグラフである。
【図５】周波数の関数として表した、本実施例のゼロ次保持機能の大きさと位相応答に関するグラフである。
【図６】本実施例のゼロ次保持機能のハードウェアによる実施に関するブロック図である。
【図７】従来のゼロ次保持機能の典型的な時間領域出力のグラフである。
【図８】本実施例のゼロ次保持機能の典型的な時間領域出力のグラフである。
【図９】本実施例のゼロ次保持機能を実施するための好適な方法に関する処理フロー図である。
【図１０】本実施例のゼロ次保持機能のハードウェアによる好適実施を利用するための処理フロー図である。
【符号の説明】
10  ディスク・ドライブ
11  デジタル・サーボ制御システム
12  スタック式ディスク・アレイ
13  ハブ
14、15、16、17  磁気ディスク
18  回転中心軸
19  トップ・クランプ
20  スピンドル・アセンブリ
21  フレーム
26  固定支持部材
28  アクチュエータ・アーム
32  キャリヤ・アーム
34  懸架部材
38  サーボ・ヘッド
40  トラック
42  ディスクの上部表面
44、46  磁化領域
48  非磁化領域
50  トラックの中心
60  サーボ制御システム
101 位置検出器
102 サンプラ
103 合計ノード
105 デジタル信号プロセッサ
107 アクチュエータ・ドライバ
109 機械プラント
200 デジタル・バス
202 DACバッファ・レジスタ(0)
203 DACバッファ・レジスタ(1)
204 デルタ時間レジスタ
206 デジタル−アナログ変換器
207 マルチプレクサ
【図１】
0003887055.tif 000002
【図２】
0003887055.tif 000003
【図３】
0003887055.tif 000004
【図４】
0003887055.tif 000005
【図５】
0003887055.tif 000006
【図６】
0003887055.tif 000007
【図７】
0003887055.tif 000008
【図８】
0003887055.tif 000009
【図９】
0003887055.tif 000010
【図１０】
0003887055.tif 000011