(57)【特許請求の範囲】
【請求項１】
電気的に絶縁性である絶縁層によって半導体基板から絶縁された半導体層上にパターニングされたマスク層を形成するマスク層形成ステップと、
前記マスク層のパターンに従って少なくとも前記半導体層をエッチングして前記絶縁層へ貫通するトレンチを形成するトレンチ形成ステップと、
前記絶縁層の厚さよりも薄く前記半導体基板上に堆積させた保護層をエッチングして前記トレンチの側面を被覆する側壁保護部を形成する保護部形成ステップと、
前記トレンチの底面から前記半導体基板までの前記絶縁層をエッチングするエッチング・ステップと、
前記絶縁層がエッチングされることによって露出した前記半導体基板の表面から単結晶層を成長させる単結晶層形成ステップとを具備し、
前記エッチング・ステップは、前記トレンチの底面から前記半導体基板までの前記絶縁層を、少なくとも前記トレンチの底面に比較的近い部分をエッチングするトレンチ側エッチングと前記半導体基板に比較的近い部分をエッチングする基板側エッチングとに分けてエッチングする二段階エッチング・ステップであって、
前記保護部形成ステップは、前記トレンチ側エッチングの前、または前記基板側エッチングの前に実行されることを特徴とする半導体装置用基板の製造方法。
【請求項２】
前記トレンチ側エッチングは異方性のエッチングであり、
前記基板側エッチングは等方性のエッチングであることを特徴とする請求項１に記載の半導体装置用基板の製造方法。
【請求項３】
前記トレンチ側エッチングおよび前記基板側エッチングにおけるエッチングはともに等方性のエッチングであり、前記トレンチ側エッチングにおいて、前記半導体層の下に存在する前記絶縁層が前記トレンチの側面の方向へエッチングされ、
前記保護部形成ステップは、前記トレンチ側エッチングの後、前記基板側エッチングの前に実行され、前記側壁保護部は、前記トレンチの側面と前記トレンチ側エッチングによってエッチングされた前記絶縁層が存在した前記半導体層の下方とに形成されることを特徴とする請求項１に記載の半導体装置用基板の製造方法。
【請求項４】
前記等方性のエッチングは液相中で行われるウェット・エッチングであり、
前記異方性のエッチングは気相中で行われるドライ・エッチングであることを特徴とする請求項２または請求項３に記載の半導体装置用基板の製造方法。
【請求項５】
前記トレンチ形成ステップにおいて、前記半導体層のエッチングは等方性のエッチングであり、前記マスク層の下に存在する前記半導体層が前記トレンチの側面の方向へエッチングされ、
前記保護部形成ステップにおいて、前記側壁保護部は、前記トレンチ形成ステップによってエッチングされた前記半導体層が存在していた前記半導体層の下方に形成され、
前記エッチング・ステップにおけるエッチングは等方性のエッチングであることを特徴とする請求項１に記載の半導体装置用基板の製造方法。
【請求項６】
電気的に絶縁性である絶縁層によって半導体基板から絶縁された半導体層上にパターニングされたマスク層を形成するマスク層形成ステップと、
前記マスク層のパターンに従って少なくとも前記半導体層を等方的にエッチングして前記マスク層の下に存在する前記半導体層を前記トレンチの側面の方向へエッチングし、前記絶縁層へ貫通するトレンチを形成するトレンチ形成ステップと、
前記トレンチの底面から前記半導体基板までの前記絶縁層を等方的にエッチングして前記半導体層の下に存在する前記絶縁層を前記トレンチの側面の方向へエッチングするエッチング・ステップと、
前記絶縁層がエッチングされることによって露出した前記半導体基板の表面から単結晶層を成長させる単結晶層形成ステップと、
を具備する半導体装置用基板の製造方法。
【請求項７】
前記等方性のエッチングは液相中で行われるウェット・エッチングであることを特徴とする請求項６に記載の半導体装置用基板の製造方法。
【請求項８】
表面を有する半導体基板と、
前記表面上に、電気的に絶縁性である絶縁層および該絶縁層によって絶縁された半導体層が形成された絶縁領域と、
前記表面上に形成された単結晶層を有する非絶縁領域と、
前記絶縁領域と前記非絶縁領域との境界領域に存在する少なくとも前記半導体層の側面を被覆する側壁保護部とを備え、
前記絶縁領域と前記非絶縁領域との境界領域に存在する前記絶縁層の側面は前記半導体層の側面よりも前記非絶縁領域側に存在し、
前記絶縁層の側面のうち、前記半導体基板の近傍の側面が前記半導体層の側壁よりも前記非絶縁領域側に存在することを特徴とする半導体装置用基板。
【請求項９】
前記半導体層の側面上にある前記側壁保護部の厚さは、前記半導体基板上の前記絶縁層の厚さよりも厚いことを特徴とする請求項８に記載の半導体装置用基板。
【請求項１０】
前記絶縁層の側面のうち、前記半導体層の近傍の側面は前記半導体層の側壁よりも前記絶縁領域側に存在することを特徴とする請求項８に記載の半導体装置用基板。
【請求項１１】
表面を有する半導体基板と、
前記表面上に、電気的に絶縁性である第１の絶縁層および該第１の絶縁層によって絶縁された半導体層が形成され、さらに該半導体層上に形成された第２の絶縁層を有する絶縁領域と、
前記表面上に形成された単結晶層を有する非絶縁領域とを備え、
前記絶縁領域と前記非絶縁領域との境界に存在する前記半導体層の側面および前記第１の絶縁層の側面は、ともに前記絶縁領域と前記非絶縁領域との境界に存在する前記第２の絶縁層の側面よりも前記絶縁領域側に存在することを特徴とする半導体装置用基板。
【請求項１２】
前記第１の絶縁層の側面は前記半導体層の側面よりも前記絶縁領域側に存在することを特徴とする請求項１１に記載の半導体装置用基板。
【請求項１３】
前記半導体基板の表面から前記半導体層の表面までの距離ｈおよび前記半導体層の側面と前記第２の絶縁層の側面との間の距離ｄが、
ｄ／ｈ≧0.75を満たすことを特徴とする請求項１２に記載の半導体装置用基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に関する。
【０００２】
【従来の技術】
SOI（Silicon On Insulator）基板上に形成された電界効果トランジスタは、高速に動作することができ、高速なロジック回路を構成することができる。近年、このような高速なロジック回路とDRAMとが混載されたシステムLSIなどの半導体装置の需要が大きい。
【０００３】
一方、DRAMをSOI層に形成した場合には、SOI層の基板浮遊効果により、DRAMのメモリセル用トランジスタのBody領域に電荷が蓄積され、DRAMの予期せぬリークによるリテンションの劣化やセンスアンプ回路におけるペアトランジスタのしきい値等のずれが生じる。
【０００４】
この基板浮遊効果を解決するために素子領域にコンタクトを設けてSOI層の電位を制御する方法がある。
【０００５】
しかし、素子領域にコンタクトを設けるためにDRAMのセル面積やセンスアンプ回路の面積などが増大して、高集積化できなくなってしまう。
【０００６】
そこで、SOI領域と非SOI領域とを設けた基板(以下、部分SOI基板という)を形成する方法がある。SOI領域は半導体基板上に形成された絶縁層の上に形成された半導体層を有し、非SOI領域は半導体基板上に絶縁層を介さずに形成された単結晶層を有する。
【０００７】
非SOI領域に形成された半導体装置は、基板浮遊効果の影響を受けない。従って、SOI領域に電界効果トランジスタを形成し、非SOI領域にDRAMを形成することによって、高速なロジック回路と基板浮遊効果の影響を受けないDRAMとを搭載したシステムLSIが形成され得る。
【０００８】
部分SOI基板を形成する方法としては、第１の方法として、SIMOX(Separation by Implantation of Silicon)法 (特開平10-303385またはSymposium on VLSI2000参照)、第２の方法として、絶縁膜をパターンニングしたシリコン基板上に他のシリコン基板を貼り合わせる方法(特開平8-316431参照)、第３の方法として、SOI基板のSOI層と絶縁層（以下、BOX（Buried Oxide）層ともいう）を部分的にエッチングして除去する方法(特開平7-106434、特開平11-238860または特開2000-91534参照)がある。
【０００９】
【発明が解決しようとする課題】
第１の方法であるSIMOX法によれば、酸素イオンが注入されるので、SOI層の結晶あるいはバルク層の結晶に欠陥が生じやすい。第２の方法によれば、シリコン基板同士が貼り合わせられる領域がある。よって、シリコン基板同士を貼り合わせた部分において、結晶方位がずれて結晶欠陥が生じる。第３の方法によれば、SOI領域と非SOI領域との境界部で段差が生じるので、リソグラフィ工程においてフォーカスマージンが小さくなるなど後工程に悪影響を及ぼす。
【００１０】
一方、第３の方法によれば、SOI領域と非SOI領域との間に段差が存在するものの、第１の方法や第２の方法に比較して、SOI基板の結晶欠陥が少なく品質は比較的良好である。
【００１１】
第３の方法によって発生したSOI領域と非SOI領域との間の段差を平坦にするために、非SOI領域にエピタキシャル層を形成して研磨する方法(特開2000-243944参照)がある。
【００１２】
しかし、この方法によれば、BOX層をRIE(Reactive Ion Etching)によってエッチングしているので、BOX層の下にあるシリコン基板がプラズマによってダメージを受けて結晶欠陥を生じてしまう。
【００１３】
従って、ＲＩＥなどによらず、ＮＨ４Ｆ溶液などを用いた化学反応によるウェット・エッチングにより、BOX層の選択的な除去を行なうのが好ましい。しかしながら、溶液を使ったウェット・エッチングは等方性であるので、BOX層がサイド・エッチングされてしまう。
【００１４】
図６（A）および図６（B）は、従来の方法に従って、BOX層２０をウェット・エッチングして得られたSOI領域と非SOI領域とを有する部分SOI基板の拡大断面図である。半導体基板１０上に、BOX層２０、SOI層３０およびマスク層４０がBOX層２０、SOI層３０、マスク層４０の順に形成されている。パターニングされたマスク層４０を用いてSOI層３０がRIEでエッチングされる。さらに、溶液を用いてBOX層２０が選択的にウェット・エッチングされる。
【００１５】
ここで、半導体基板１０のうち、BOX層２０およびSOI層３０が残存している領域がSOI領域６０であり、BOX層２０およびSOIが残存していない領域が非SOI領域７０である。BOX層２０またはSOI層３０の一方が残存しており、他方が残存していない領域を境界領域８０とする。
【００１６】
次に、非SOI領域７０においては、半導体基板１０が露出している。この露出した半導体基板１０の面から単結晶層５０を成長させる。
【００１７】
BOX層２０をウェット・エッチングすると、BOX層２０は半導体基板１０へ向かう基板方向だけでなく、半導体基板１０の表面へ向かう方向と垂直な横方向へサイド・エッチングされる。その結果、SOI層３０の幅がサイド・エッチングされる幅の２倍以下であるパターンにおいては、SOI層３０がリフトオフしてしまうおそれがある。また、単結晶層５０を成長させるときに、SOI層３０の側面からも単結晶が成長する。SOI層３０は半導体基板１０の表面よりも高い位置にあるため、SOI層３０の側面からの単結晶が半導体基板１０からの単結晶よりも高く成長する。よって、境界領域８０またはその近傍でバンプ５５が形成されてしまう（図６（A）参照）。バンプ５５の近傍の半導体装置用基板の表面には、結晶欠陥が生じる。また、平坦な半導体装置用基板を形成するために、バンプ５５を研磨する研磨工程が必要になる。
【００１８】
尚、マスク層４０は後の工程で除去されるため、単結晶層５０の平坦面とSOI層３０の表面とが同一平面内にあれば、基板表面が平坦になる。従って、図６（A）において、単結晶層５０の平坦面とSOI層３０の表面とが同じレベルに描かれている。
【００１９】
これらを解決する方法として、図６（B）に示すように、SOI層３０がエッチングされた後、SOI層３０の側面を側壁保護膜９０によって被覆する方法がある。それによってSOI層３０がリフトオフしてしまうおそれが軽減される。
【００２０】
しかし、側壁保護膜９０がBOX層２０より薄い場合には、BOX層２０をエッチングしたときに、SOI層３０の裏面が露出する。従って、依然として、SOI層３０の裏面から単結晶が成長し、境界領域８０またはその近傍でバンプ５５が形成されてしまう。
【００２１】
一方、BOX層２０の膜厚以上に厚い側壁保護膜９０を形成することは、製造コストを増加させ、側壁保護膜９０を形成するためのプロセスを困難にするので好ましくない。
【００２２】
よって、本発明の目的は、表面の結晶に欠陥が少なく、かつSOIの構造を有する領域とSOIの構造を有しない領域との間に段差がない平坦な表面を有する半導体装置用基板の製造方法および半導体装置用基板を提供することである。
【００２３】
【課題を解決するための手段】
本発明に従った実施の形態による半導体装置用基板の製造方法は、電気的に絶縁性である絶縁層によって半導体基板から絶縁された半導体層上にパターニングされたマスク層を形成するマスク層形成ステップと、前記マスク層のパターンに従って少なくとも前記半導体層をエッチングして前記絶縁層へ貫通するトレンチを形成するトレンチ形成ステップと、前記絶縁層の厚さよりも薄く前記半導体基板上に堆積させた保護層をエッチングして前記トレンチの側面を被覆する側壁保護部を形成する保護部形成ステップと、前記トレンチの底面から前記半導体基板までの前記絶縁層をエッチングするエッチング・ステップと、前記絶縁層がエッチングされることによって露出した前記半導体基板の表面から単結晶層を成長させる単結晶層形成ステップと、を具備する。
【００２４】
好ましくは、前記エッチング・ステップは、前記トレンチの底面から前記半導体基板までの前記絶縁層を、少なくとも前記トレンチの底面に比較的近い部分をエッチングするトレンチ側エッチングと前記半導体基板に比較的近い部分をエッチングする基板側エッチングとに分けてエッチングする二段階エッチング・ステップであって、前記保護部形成ステップは、前記トレンチ側エッチングの前、または前記基板側エッチングの前に実行される。
【００２５】
好ましくは、前記トレンチ側エッチングは異方性のエッチングであり、前記基板側エッチングは等方性のエッチングである。
【００２６】
好ましくは、前記トレンチ側エッチングおよび前記基板側エッチングにおけるエッチングはともに等方性のエッチングであり、前記トレンチ側エッチングにおいて、前記半導体層の下に存在する前記絶縁層が前記トレンチの側面の方向へエッチングされ、前記保護部形成ステップは、前記トレンチ側エッチングの後、前記基板側エッチングの前に実行され、前記側壁保護部は、前記トレンチの側面と前記トレンチ側エッチングによってエッチングされた前記絶縁層が存在した前記半導体層の下方とに形成される。
【００２７】
好ましくは、前記等方性のエッチングは液相中で行われるウェット・エッチングであり、前記異方性のエッチングは気相中で行われるドライ・エッチングである。
【００２８】
前記トレンチ形成ステップにおいて、前記半導体層のエッチングは等方性のエッチングであり、前記マスク層の下に存在する前記半導体層が前記トレンチの側面の方向へエッチングされ、前記保護部形成ステップにおいて、前記側壁保護部は、前記トレンチ形成ステップによってエッチングされた前記半導体層が存在していた前記半導体層の下方に形成され、前記エッチング・ステップにおけるエッチングは等方性のエッチングであってもよい。
【００２９】
本発明に従った他の実施の形態による半導体装置用基板の製造方法は、電気的に絶縁性である絶縁層によって半導体基板から絶縁された半導体層上にパターニングされたマスク層を形成するマスク層形成ステップと、前記マスク層のパターンに従って少なくとも前記半導体層を等方的にエッチングして前記マスク層の下に存在する前記半導体層を前記トレンチの側面の方向へエッチングし、前記絶縁層へ貫通するトレンチを形成するトレンチ形成ステップと、前記トレンチの底面から前記半導体基板までの前記絶縁層を等方的にエッチングして前記半導体層の下に存在する前記絶縁層を前記トレンチの側面の方向へエッチングするエッチング・ステップと、前記絶縁層がエッチングされることによって露出した前記半導体基板の表面から単結晶層を成長させる。
【００３０】
好ましくは、前記等方性のエッチングは液相中で行われるウェット・エッチングである。
【００３１】
本発明に従った実施の形態による半導体装置用基板は、表面を有する半導体基板と、前記表面上に、電気的に絶縁性である絶縁層および該絶縁層によって絶縁された半導体層が形成された絶縁領域と、前記表面上に形成された単結晶層を有する非絶縁領域と、前記絶縁領域と前記非絶縁領域との境界領域に存在する少なくとも前記半導体層の側面を被覆する側壁保護部とを備え、前記絶縁領域と前記非絶縁領域との境界領域に存在する前記絶縁層の側面は前記半導体層の側面よりも前記非絶縁領域側に存在する。
【００３２】
好ましくは、前記側壁保護部は前記半導体層の側面からの厚さが前記絶縁層の前記半導体基板からの厚さよりも薄い。
【００３３】
好ましくは、前記絶縁層の側面のうち、前記半導体基板の近傍の側面が前記半導体層の側壁よりも前記非絶縁領域側に存在する。
【００３４】
前記絶縁層の側面のうち、前記半導体層の近傍の側面は前記半導体層の側壁よりも前記絶縁領域側に存在してもよい。
【００３５】
本発明に従った他の実施の形態による半導体装置用基板は、表面を有する半導体基板と、前記表面上に、電気的に絶縁性である第１の絶縁層および該第１の絶縁層によって絶縁された半導体層が形成され、さらに該半導体層上に形成された第２の絶縁層を有する絶縁領域と、前記表面上に形成された単結晶層を有する非絶縁領域とを備え、前記絶縁領域と前記非絶縁領域との境界に存在する前記半導体層の側面および前記第１の絶縁層の側面は、ともに前記絶縁領域と前記非絶縁領域との境界に存在する前記第２の絶縁層の側面よりも前記絶縁領域側に存在する。
【００３６】
好ましくは、前記第１の絶縁層の側面は前記半導体層の側面よりも前記絶縁領域側に存在する。
【００３７】
好ましくは、前記半導体基板の表面から前記半導体層の表面までの距離ｈおよび前記半導体層の側面と前記第２の絶縁層の側面との間の距離ｄが、ｄ／ｈ≧0.75を満たす。
【００３８】
【発明の実施の形態】
以下、図面を参照し、本発明による実施の形態を説明する。尚、本実施の形態は本発明を限定するものではない。図面はいずれも理解を容易にするために概略されている。また、当業者にとって、以下の実施の形態のいずれかの組合せを想到することは容易である。
【００３９】
図1は、本発明に従った第1の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図である。
【００４０】
図１（A）を参照して、半導体基板１２の表面に電気的に絶縁性である絶縁層２２が形成され、絶縁層２２によって半導体基板から絶縁された半導体層３２が形成されている。即ち、SOI構造が半導体基板１２上に形成されている。市販されているSOI基板を用いても良い。
【００４１】
半導体層３２の上にマスク層が形成され、パターニングされる。本実施の形態においては、半導体層３２の上に酸化層３５が形成され、酸化層３５の上に窒化層４２が形成される。即ち、二層からなるマスク層３５、４２が形成される。酸化層３５は窒化膜４２から半導体層３２への応力を軽減し半導体層３２を保護する。
【００４２】
半導体基板１２および半導体層３２は、例えば、シリコン基板であり、絶縁層２２および酸化層３５は、例えば、シリコン酸化膜である。窒化膜４２、例えば、シリコン窒化膜である。本実施の形態においては、絶縁層２２の厚さは約400nmまたは約200nmであり、半導体層３２の厚さは約200 nmである。
【００４３】
次に、半導体層３２がパターニングされたマスク層３５、４２に従ってエッチングされる。それによって、絶縁層２２へ貫通するトレンチ５４が形成される。トレンチ５４は、半導体層３２のエッチングによって露出した絶縁層２２の表面部を底面とし、半導体層３２のエッチングによって露出した半導体層３２の側部を側面とする。
【００４４】
図１（B）を参照して、次に、半導体層３２を酸化して、トレンチ５４の側面に酸化層３７を形成する。さらに、絶縁層２２の厚さよりも薄い保護層９２を半導体基板１２上に堆積させる。本実施の形態においては、保護層９２は、LPCVD（Low Pressure Chemical Vapor Deposition）によって堆積される。酸化層３７は、保護層９２から半導体層３２を保護する。保護層９２は図１（B）において破線で示されている。この保護層９２を半導体基板１２の表面に向かって異方的にエッチングすることによって、側壁保護部９４がトレンチ５４の側面に残存する。それによって、側壁保護部９４はトレンチ５４の側面を被覆する。保護層９２および側壁保護部９４は、例えば、窒化材料や酸化材料からなる。本実施の形態において、側壁保護部９４は窒化材料からなる。
【００４５】
側壁保護部９４が酸化材料からなる場合には、絶縁層２２をエッチングする際に同時にエッチングされる。しかし、絶縁層２２の膜厚ｔを充分に薄くすることによって、半導体層３２が露出することなく、半導体基板１２の表面が露出し得る。
【００４６】
図１（C）を参照して、トレンチ５４の底面から半導体基板１２までに存在する絶縁層２２をエッチングする。本実施の形態において、絶縁層２２は、トレンチ５４の底面に比較的近い部分をエッチングするトレンチ側エッチングと半導体基板１２に比較的近い部分をエッチングする基板側エッチングとに分けて二段階でエッチングされる。
【００４７】
まず、トレンチ側エッチングが実行される。即ち、側壁保護部９４から露出している絶縁層２２の領域が選択的にRIEなどによって異方的にエッチングされる。それによって、図１（C）に示す破線の位置まで絶縁層２２がエッチングされる。絶縁層２２が半導体基板１２の上に残存しているので、半導体基板１２はRIEのプラズマなどによるダメージを受けない。
【００４８】
続いて、絶縁層２２の基板側エッチングが実行される。即ち、ＮＨ４Ｆ溶液などを用いたウェット・エッチングによって、半導体基板１２が露出するまで絶縁層２２がエッチングされる。ウェット・エッチングは絶縁層２２を化学的にエッチングするため半導体基板１２へダメージを与えない。よって、半導体基板１２には、結晶欠陥が比較的少ない。
【００４９】
絶縁層２２は図１（C）の破線まですでに異方的にエッチングされているため、残存している絶縁層２２がウェット・エッチングによって等方的にエッチングされても、半導体基板１０の表面へ向かう方向に対して垂直な横方向へサイド・エッチングされる絶縁層２２の幅は従来と比較して小さい。サイド・エッチングされる絶縁層２２の幅は、図１（C）の破線から半導体基板１２の表面までの距離、即ち、トレンチ側エッチングの後に残存している絶縁層２２の残膜厚ｔに依存する。
【００５０】
よって、保護層９２が絶縁層２２より薄くても、残膜厚ｔを調節することによって、絶縁層２２が半導体層３２の下までサイド・エッチングされないようにすることができる。従って、半導体層３２は露出していない。尚、残膜厚ｔは、側壁保護層９４の半導体層３２の側面からの厚さｔ´よりも小さい。例えば、残膜厚ｔは約50nmであり、厚さｔ´は約100nmである。
【００５１】
図１（D）を参照して、半導体基板１２の表面から単結晶をエピタキシャル成長させることによって、トレンチ５４内部に単結晶層５２が形成される。本実施の形態において、単結晶層５２は選択エピタキシャル成長法により形成される。半導体基板１２の表面が露出し、半導体層３２は露出していないので、単結晶は半導体基板１２から成長し、半導体層３２からは成長しない。
【００５２】
ここで、半導体基板１２のうち、絶縁層２２および半導体層３２が存在している領域を絶縁領域６２とし、絶縁層２２および半導体層３２が存在せず、単結晶層５２が形成されている領域を非絶縁領域７２とする。側壁保護部９４が形成されている領域、並びに絶縁層２２または半導体層３２の一方が残存しており他方が残存していない領域を境界領域８２とする。各添付図面において、絶縁領域６２、非絶縁領域７２および境界領域８２のそれぞれは破線によって区別されている。
【００５３】
単結晶は半導体基板１２から成長し、半導体層３２からは成長しないので、境界領域８２またはその近傍においてバンプは形成されない。従って、境界領域８２またはその近傍の単結晶層５２の表面には、結晶欠陥は生じない。
【００５４】
本実施の形態において、マスク層３５および４２は後の工程で除去されるので、単結晶層５２は、単結晶層５２の表面と半導体層３２の表面とが同一平面になるように形成される。それによって、マスク層３５および４２を除去した後における半導体装置用基板１００の基板面９８が平坦になる。このようにして、平坦な基板面９８を有する半導体装置用基板１００が形成される。
【００５５】
側壁保護部９４は窒化材料から形成されているので、マスク層３５および４２がアッシング等により除去されたときに、側壁保護部９４も半導体層３２の表面まで除去される。従って、絶縁領域６２から境界領域８２を介して非絶縁領域７２まで平坦な基板面９８が形成される。このようにして、半導体装置用基板２００が形成される。
【００５６】
よって、半導体装置用基板１００は、半導体基板１２と、半導体基板１２の表面上に、電気的に絶縁性である絶縁層２２と絶縁層２２によって絶縁された半導体層３２とが形成された絶縁領域６２と、半導体基板１２の表面上に形成された単結晶層５２を有する非絶縁領域７２と、絶縁領域６２および非絶縁領域７２の境界領域８２に存在する少なくとも半導体層３２の側面を被覆する側壁保護部９４とを備えている。
【００５７】
絶縁領域６２と非絶縁領域７２との境界領域８２に存在する絶縁層２２の側面は半導体層３２の側面よりも非絶縁領域７２側に存在する。
【００５８】
半導体装置用基板１００の絶縁領域６２および非絶縁領域７２にはそれぞれの特性に適合した半導体装置が形成され得る。
【００５９】
図２は、本発明に従った第２の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図である。
【００６０】
図２（A）を参照して、まず、図１（A）と同様に、半導体基板１２上に、絶縁層２２、半導体層３２およびマスク層３５、４２が形成される。
【００６１】
半導体層３２と絶縁層２２の一部分がパターニングされたマスク層３５、４２に従ってRIEにより異方的にエッチングされる。即ち、トレンチ５４が形成されるとともに、絶縁層２２のトレンチ側エッチングが行われる。それによって、絶縁層２２へ貫通するトレンチ５４が形成される。トレンチ５４は、半導体層３２のエッチングによって露出した絶縁層２２の部分を底面とし、半導体層３２のエッチングによって露出した半導体層３２および絶縁層２２の側部を側面とする。
【００６２】
図２（B）を参照して、第1の実施の形態と同様に、側壁保護部９４がトレンチ５４の側面に形成される。ただし、第1の実施の形態と異なり、トレンチ５４の側面は半導体層３２および絶縁層２２の側部からなるので、側壁保護部９４は、半導体層３２の側部だけでなく、絶縁層２２の側部をも被覆する。
【００６３】
図２（C）を参照して、トレンチ５４の底面から半導体基板１２まで残存する絶縁層２２をウェット・エッチングする。即ち、本実施の形態において、絶縁層２２のトレンチ側エッチングは、基板側エッチングが実行され、側壁保護部９４が形成された後に行われる。
【００６４】
トレンチ側エッチングの際に、絶縁層２２のうちトレンチ５４側の一部分は、トレンチ側エッチングによって、既にエッチングされている。従って、絶縁層２２のうち半導体基板１２の比較的近くに残存している部分が基板側エッチングによって等方的にエッチングされる。それによって、保護層９２（図１（B）参照）が絶縁層２２より薄くとも、絶縁層２２の残膜厚ｔを調節することによって、絶縁層２２は半導体層３２の下までサイド・エッチングされないようにすることができる。
【００６５】
本実施の形態において、残膜厚ｔを半導体層３２の側面からの側壁保護層９４の厚さｔ´よりも小さくすることができる。即ち、基板側エッチングにおいて、半導体装置用基板２００は、残膜厚ｔと厚さｔ´との差だけ横方向のマージンを有する。従って、基板側エッチングの後、半導体層３２は露出していない。
【００６６】
また、半導体装置用基板２００は、トレンチ側エッチングの際に既にエッチングされている絶縁層２２の厚さの分だけ縦方向のマージンを有する。よって、基板側エッチングにおいて、さらにエッチングが進んだ場合であっても、半導体層３２は露出しない。
【００６７】
図２（E）は、基板側エッチングにおいて、側壁保護層９４の厚さｔ´を越えてオーバーエッチングしたときの破線円Zで示された部分の拡大図である。図２（E）によれば、縦方向のマージンがｔ´´で示されている。厚さｔ´´は、トレンチ側エッチングの際に既にエッチングされている絶縁層２２の厚さに等しい。基板側エッチングにおいて、側壁保護層９４の厚さｔ´以上にオーバーエッチングしても、半導体層３２は露出していない。
【００６８】
よって、本実施の形態において、基板側エッチングは、絶縁層２２をｔ´とｔ´´との和の厚さの分だけエッチングすることができる。即ち、横方向のマージンおよび縦方向のマージンの両方を考慮した場合、全マージンは、ｔ´とｔ´´との和になる。
【００６９】
本実施の形態において、半導体基板１２が露出するまで絶縁層２２はウェット・エッチングされるので半導体基板１２には結晶欠陥が生じ難い。
【００７０】
図２（D）を参照して、半導体基板１２の表面から単結晶層５２をエピタキシャル成長させることによって、トレンチ５４内部に単結晶層５２が形成される。
【００７１】
第1の実施の形態と同様に、半導体基板１２の表面が露出し、半導体層３２は露出しないので、単結晶層５２は半導体基板１２からエピタキシャル成長し、半導体層３２からは成長しない。
【００７２】
よって、境界領域８２またはその近傍においてバンプは形成されない。従って、境界領域８２またはその近傍の単結晶層５２の表面には、結晶欠陥は生じない。また、本実施の形態において、マスク層３５および４２は後の工程で除去されるので、単結晶層５２は、単結晶層５２の表面と半導体層３２の表面とが同一平面になるように形成される。それによって、マスク層３５および４２を除去した後における半導体装置用基板１００の基板面９８が平坦になる。このようにして、平坦な基板面９８を有する半導体装置用基板１００が形成される。
【００７３】
側壁保護部９４は窒化材料から形成されているので、マスク層３５および４２がアッシング等により除去されたときに、側壁保護部９４も半導体層３２の表面まで除去される。従って、絶縁領域６２から境界領域８２を介して非絶縁領域７２まで平坦な基板面９８が形成される。このようにして、半導体装置用基板２００が形成される。
【００７４】
半導体装置用基板２００は、絶縁層２２の側面のうち、半導体基板１２の近傍の側面が半導体層３２の側壁よりも非絶縁領域７２側に存在するように形成されている。
【００７５】
尚、図２（Ｄ）において、単結晶層５２を成長させる条件によっては、側壁保護部９４と絶縁層２２との境のエッジｕに空間が生じる場合がある。
【００７６】
図３は、本発明に従った第３の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図である。
【００７７】
図３（A）を参照して、まず、図１（A）と同様に、半導体基板１２上に、絶縁層２２、半導体層３２およびマスク層３５、４２が形成される。
【００７８】
次に、半導体層３２がパターニングされたマスク層３５、４２に従ってRIEにより異方的にエッチングされる。それによって、絶縁層２２へ貫通するトレンチ５４が形成される。トレンチ５４は、半導体層３２のエッチングによって露出した絶縁層２２の表面部を底面とし、半導体層３２のエッチングによって露出した半導体層３２の側部を側面とする。
【００７９】
さらに、絶縁層２２のトレンチ５４側の一部分がウェット・エッチングされる。即ち、絶縁層２２のトレンチ側エッチングが行われる。絶縁層２２はウェット・エッチングによって等方的にエッチングされるため、半導体層３２の下に存在する絶縁層２２がトレンチ５４の側面の方向、即ち、半導体基板１２の表面へ向かう方向に対して垂直な横方向へエッチングされる。それによって、半導体層３２の側部および底部が露出する。
【００８０】
図３（B）を参照して、第1の実施の形態と同様に、側壁保護部９４がトレンチ５４の側面に形成される。ただし、側壁保護部９４は、半導体層３２の側部だけでなく、サイド・エッチングされた絶縁層２２が存在していた半導体層３２の下方にも形成される。よって、保護層９２が絶縁層２２より薄く堆積されても、側壁保護層９４の絶縁層２２側面からの厚さｔ´は、絶縁層２２の残膜厚ｔよりも厚いので、続く基板側エッチングの後でも、半導体層３２は露出しない。
【００８１】
図３（C）を参照して、トレンチ５４の底面から半導体基板１２までに存在する絶縁層２２をウェット・エッチングする。即ち、本実施の形態において、絶縁層２２の基板側エッチングは、トレンチ側エッチングが実行され、側壁保護部９４が形成された後に行われる。
【００８２】
第2の実施の形態と同様に、トレンチ側エッチングの際に、絶縁層２２のうちトレンチ５４側の一部分は、既にエッチングされている。従って、基板側エッチングにおいては、絶縁層２２のうち半導体基板１２の比較的近くに残存している部分が、基板側エッチングによって、等方的にエッチングされる。それによって、上述したように、保護層９２が絶縁層２２より薄く堆積されても、残存している絶縁層２２の膜厚ｔを調節することによって、絶縁層２２は半導体層３２の下までサイド・エッチングされないようにすることができる。従って、半導体層３２は露出していない。尚、残膜厚ｔは、側壁保護層９４の絶縁層２２側面からの厚さｔ´よりも小さい。
【００８３】
また、図２（Ｅ）と同様に、縦方向のマージンを考慮してもよい。それによって、基板側エッチングにおいて、絶縁層２２が厚さｔ´以上にサイド・エッチングされても、半導体層３２は露出しない。
【００８４】
一般に、どの程度の残膜厚ｔの絶縁層２２がRIEのプラズマによるダメージから半導体基板１２を保護できるかは明確に特定できない。
【００８５】
しかし、本実施の形態によれば、トレンチ側エッチングおよび基板側エッチングはともに等方性のエッチングである。よって、絶縁層２２がRIEによりエッチングされることがないので、トレンチ側エッチングによって半導体基板１２が絶縁層２２を介してダメージを受ける可能性が無く、半導体基板１２への結晶欠陥がさらに生じ難くなる。
【００８６】
図３（D）を参照して、半導体基板１２の表面から単結晶層５２をエピタキシャル成長させることによって、トレンチ５４内部に単結晶層５２が形成される。
【００８７】
第1の実施の形態と同様に、半導体基板１２の表面は露出しているものの半導体層３２が露出していないので、単結晶層５２は半導体基板１２からエピタキシャル成長し、半導体層３２からは成長しない。
【００８８】
よって、境界領域８２またはその近傍においてバンプは形成されず、結晶欠陥も生じない。
【００８９】
また、本実施の形態において、マスク層３５および４２は後の工程で除去されるので、単結晶層５２は、単結晶層５２の表面と半導体層３２の表面とが同一平面になるように形成される。それによって、マスク層３５および４２を除去した後における半導体装置用基板１００の基板面９８が平坦になる。このようにして、平坦な基板面９８を有する半導体装置用基板１００が形成される。
【００９０】
側壁保護部９４は窒化材料から形成されているので、マスク層３５および４２がアッシング等により除去されたときに、側壁保護部９４も半導体層３２の表面まで除去される。従って、絶縁領域６２から境界領域８２を介して非絶縁領域７２まで平坦な基板面９８が形成される。このようにして半導体装置用基板３００が形成される。
【００９１】
半導体装置用基板３００は、絶縁層２２の側面のうち、半導体基板１２の近傍の側面が半導体層３２の側壁よりも非絶縁領域側７２に存在し、かつ、絶縁層２２の側面のうち、半導体層３２の近傍の側面は半導体層３２の側壁よりも絶縁領域側８２に存在する。
【００９２】
図４は、本発明に従った第４の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図である。
【００９３】
まず、図１（A）と同様に、半導体基板１２上に、絶縁層２２、半導体層３２およびマスク層３５、４２が形成される。
【００９４】
次に、図４（A）を参照して、半導体層３２がパターニングされたマスク層３５、４２に従って等方的にエッチングされ、絶縁層２２へ貫通するトレンチ５４が形成される。それによって、マスク層３５、４２の下に存在する半導体層３２がトレンチ５４の側面の方向へサイド・エッチングされる。即ち、半導体層３２は半導体基板１２の表面へ向かう方向に対して垂直な横方向へサイド・エッチングされる。
【００９５】
図４（B）を参照して、側壁保護部９４が、第1の実施の形態と同様にして、トレンチ５４の側面に形成される。側壁保護部９４は、マスク層３５、４２の下に入り込み、半導体層３２の側部を被覆する。従って、側壁保護部９４を形成するために堆積される保護層９２（図１（B）参照）の膜厚は絶縁層２２の膜厚より薄いにもかかわらず、トレンチ５４の側面からの側壁保護部９４の横方向の厚さは、絶縁層２２の膜厚よりも厚い。
【００９６】
図４（C）を参照して、トレンチ５４の底面から半導体基板１２までに存在する絶縁層２２をウェット・エッチングする。本実施の形態においては、第１から第３の実施の形態と異なり、絶縁層２２は、1回のウェット・エッチングによってエッチングされる。トレンチ５４の側面からの側壁保護部９４の横方向の厚さｔ´は絶縁層２２の膜厚ｔよりも厚いので、絶縁層２２がサイド・エッチングされても半導体層３２は露出しない。
【００９７】
本実施の形態においては、図４（A）に示すエッチングによって絶縁層２２はエッチングされていない。しかし、図４（E）に示すように、絶縁層２２の一部をエッチングしてもよい。それによって、絶縁層２２がサイド・エッチングされて、半導体層３２の底面の一部が露出され、図４（B）において側壁保護部９４が半導体層３２のその底面の一部を被覆する。それにより、図２（E）で示される形態と同様に、横方向のマージンだけでなく、縦方向のマージンを考慮して、図４（C）における絶縁層２２のエッチングが処理され得る。即ち、絶縁層２２が厚さｔ´以上にサイド・エッチングされても、半導体層３２は露出しないように設計することができる。
【００９８】
図４（D）を参照して、半導体基板１２の表面から単結晶層５２をエピタキシャル成長させることによって、トレンチ５４内部に単結晶層５２が形成される。
【００９９】
第1の実施の形態と同様に、半導体基板１２の表面は露出しているものの半導体層３２が露出していないので、単結晶層５２は半導体基板１２からエピタキシャル成長し、半導体層３２からは成長しない。
【０１００】
よって、境界領域８２またはその近傍においてバンプは形成されない。従って、境界領域８２またはその近傍の単結晶層５２の表面には、結晶欠陥は生じない。
【０１０１】
また、本実施の形態において、マスク層３５および４２は後の工程で除去されるので、単結晶層５２は、単結晶層５２の表面と半導体層３２の表面とが同一平面になるように形成される。それによって、マスク層３５および４２を除去した後における半導体装置用基板１００の基板面９８が平坦になる。このようにして、平坦な基板面９８を有する半導体装置用基板１００が形成される。
【０１０２】
側壁保護部９４は、窒化材料から形成されているので、マスク層３５および４２がアッシング等により除去されたときに、側壁保護部９４も半導体層３２の表面まで除去される。従って、絶縁領域６２から境界領域８２を介して非絶縁領域７２まで平坦な基板面９８が形成される。このようにして半導体装置用基板４００が形成される。
【０１０３】
半導体装置用基板４００は、絶縁領域６２と非絶縁領域７２との境界に存在する半導体層１２の側面および絶縁層２２の側面は、ともに絶縁領域６２と非絶縁領域７２との境界に存在するマスク層３５、４２の側面よりも絶縁領域６２側に存在する。
【０１０４】
図５は、本発明に従った第５の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図である。
【０１０５】
図５（A）は、図４（A）と同様の状態を示す。よって、マスク層３５、４２の下に存在する半導体層３２がトレンチ５４の側面の方向へサイド・エッチングされている。
【０１０６】
図５（B）は絶縁層２２がエッチングされた後の状態を示す。本実施の形態は、他の実施の形態と異なり、側壁保護部が形成されない。また、絶縁層２２は、ウェット・エッチングされるので、半導体基板１２の表面への方向に対して垂直な横方向へサイド・エッチングされる。
【０１０７】
本実施の形態においては、半導体層３２および絶縁層２２がともにウェット・エッチングされている。よって、半導体層１２の側面および絶縁層２２の側面は、ともに絶縁領域６２と非絶縁領域７２との境界に存在するマスク層３５、４２の側面よりも絶縁領６２域側に存在する。また、絶縁層２２は半導体層３２の後にウェット・エッチングされている。よって、絶縁層２２の側面は半導体層３２の側面よりも絶縁領域６２側に存在する。よって、マスク層３５および４２、半導体層３２および絶縁層２２が逆階段状に形成される。
【０１０８】
さらに、半導体基板１２の表面から半導体層３２の表面までの距離ｈおよび半導体層３２の側面とマスク層３５または４２の側面との間の距離ｄが、ｄ／ｈ≧0.75を満たす。以下にその理由を記述する。
【０１０９】
図５（D）を参照して、半導体基板１２の表面と半導体層３２の側面とから単結晶をエピタキシャル成長させることによって、トレンチ５４内部に単結晶層５２が形成される。
【０１１０】
一般に、シリコンをエピタキシャル成長させた場合に、シリコン基板の結晶面（１００）に対して垂直する方向Xへ成長するシリコン結晶の成長速度とシリコン基板の結晶面（０１０）に対して垂直する方向Yへ成長するシリコン結晶の成長速度との比が1：0.75である。
【０１１１】
本実施の形態において、半導体基板１２の表面が結晶面（１００）に該当し、半導体層３２の側面が結晶面（０１０）に該当する。
【０１１２】
半導体層３２の側面からも結晶は成長するが、半導体層３２の側面からの結晶はマスク層３５によってトレンチ５４の外側へ半導体層３２の表面を越えて成長することを抑制される。半導体層３２からの結晶が半導体層３２の表面を越えて成長するには、半導体層３２の側面からの結晶は横方向、即ち、方向Yへ距離ｄ以上成長しなければならない。
【０１１３】
一方で、半導体基板１２の表面から成長する結晶は、方向Xへ結晶が成長する速度よりも１/0.75＝約1.33倍速い。
【０１１４】
よって、本実施の形態において、距離ｈおよび距離ｄが、ｄ／ｈ≧0.75を満たすことによって、半導体層３２から成長する結晶が半導体層３２の表面を越えて成長する前に、半導体基板１２の表面から成長する結晶が半導体層３２の表面を越える。従って、非絶縁領域７２に形成される単結晶層５２の表面にはバンプが発生せず、結晶欠陥も生じない。
【０１１５】
また、本実施の形態において、マスク層３５および４２は後の工程で除去されるので、
単結晶層５２は、単結晶層５２の表面と半導体層３２の表面とが同一平面になるように形成される。それによって、マスク層３５および４２を除去した後における半導体装置用基板１００の基板面９８が平坦になる。このようにして、平坦な基板面９８を有する半導体装置用基板１００が形成される。従って、絶縁領域６２から境界領域８２を介して非絶縁領域７２まで平坦な基板面９８が形成される。
【０１１６】
よって、本実施の形態によれば、側壁保護層９２を設けることなく、結晶欠陥が少なく、かつ平坦な半導体装置用基板５００が形成され得る。
【０１１７】
以上に、本発明に従った実施の形態を記述してきたが、これらの実施の形態において、側壁保護部９４の形状や材料および絶縁層２２の膜厚あるいは残膜厚ｔは、堆積工程およびエッチング工程を調節することによって任意に変更することができる。それによって、絶縁層２２が基板側エッチングされた後、半導体層３２が露出しないようにすることは当業者にとって容易であり、そのような実施の形態は総て本発明の効果を有する限り本発明の範囲に属する。
【０１１８】
【発明の効果】
本発明に従った半導体装置用基板を製造する方法によれば、表面の結晶に欠陥が少なく、かつSOIの構造を有する領域とSOIの構造を有しない領域との間に段差がない平坦な表面を有する半導体装置用基板が提供される。
【０１１９】
本発明に従った半導体装置用基板は、表面の結晶に欠陥が少なく、かつSOIの構造を有する領域とSOIの構造を有しない領域との間に段差がない平坦な表面を有する。
【図面の簡単な説明】
【図１】本発明に従った第1の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図。
【図２】本発明に従った第２の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図。
【図３】本発明に従った第３の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図。
【図４】本発明に従った第４の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図。
【図５】本発明に従った第５の実施の形態による半導体装置用基板の製造方法を工程順に示した半導体装置用基板の拡大断面図。
【図６】従来の方法に従って、BOX層２０をウェット・エッチングして得られたSOI領域と非SOI領域とを有する部分SOI基板の拡大断面図。
【符号の説明】
１０、１２  半導体基板
２０、２２  絶縁層
３０、３２  半導体層
３５、４０、４２  マスク層
５０、５２  単結晶層
５４  トレンチ
６２  絶縁領域
７２  非絶縁領域
８２  境界領域
９２  保護層
１００、２００、３００、４００、５００  半導体装置用基板
【図１】
0003984014.tif 000002
【図２】
0003984014.tif 000003
【図３】
0003984014.tif 000004
【図４】
0003984014.tif 000005
【図５】
0003984014.tif 000006
【図６】
0003984014.tif 000007