(57)【特許請求の範囲】
【請求項１】
画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、
閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、
前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出し手段と、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第１レジスタ手段と、
前記第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、
前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段と、
を備え、
前記閾値データ選択手段は、前記比較手段において並列に生成されるハーフトーンデータ数に等しい複数のセレクタ回路を備え、
該セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記第１レジスタ手段の出力と接続され、該セレクタ回路各々の出力は並列に生成されるハーフトーンの画素位置に応じて切換えが行われる構成を有することを特徴とするハーフトーン生成装置。
【請求項２】
描画オブジェクトを単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、
閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、
前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出し手段と、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第１レジスタ手段と、
前記第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、
前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段と、
を備え、
前記閾値データ選択手段は、前記比較手段において並列に生成されるハーフトーンデータ数に等しい複数のセレクタ回路を備え、
該セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記第１レジスタ手段の出力と接続され、該セレクタ回路各々の出力は並列に生成されるハーフトーンの画素位置に応じて切換えが行われる構成を有することを特徴とするハーフトーン生成装置。
【請求項３】
前記データ読み出し手段は、
ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第２レジスタ手段を有し、
前記閾値データ読み出し手段は、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行い、前記第２レジスタ手段に出力し、
前記第２レジスタ手段が保持する閾値データを前記第１のレジスタ手段に出力する構成を有することを特徴とする請求項１または２に記載のハーフトーン生成装置。
【請求項４】
前記複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、
前記閾値データ読み出し手段における、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出し、および前記第２レジスタ手段への出力処理とは並列動作する構成であることを特徴とする請求項３に記載のハーフトーン生成装置。
【請求項５】
前記第１レジスタ手段は、保持された閾値データを循環的にシフトするシフト回路を備え、
前記シフト回路は、前記各セレクタ回路を介して前記比較手段に出力されない前記第１レジスタ手段中の閾値データ数分のシフトを行う構成を有することを特徴とする請求項１または２に記載のハーフトーン生成装置。
【請求項６】
前記第１レジスタ手段は、前段の第１レジスタおよび後段の第１レジスタの２段構成のレジスタで構成され、
前記セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記後段の第１のレジスタの出力と接続され、
前記前段の第１レジスタは、保持された閾値データを循環的にシフトするシフト回路を備え、
該シフト回路は、前記各セレクタ回路を介して前記比較手段に出力されない前記後段の第１レジスタの閾値データ数分のシフトを前記前段の第１レジスタにおいて実行する構成を有し、
前記前段の第１レジスタ手段においてシフト処理された閾値データが前記後段の第１レジスタに出力される構成を有することを特徴とする請求項１または２に記載のハーフトーン生成装置。
【請求項７】
前記複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、
前記前段の第１レジスタにおける閾値データのシフト処理とは並列動作する構成であることを特徴とする請求項６に記載のハーフトーン生成装置。
【請求項８】
前記閾値データ読み出し手段は、前記第２レジスタ手段に閾値データのシフト量を指示するシフト信号を出力する構成を有し、
前記シフト信号は、描画オブジェクトの描画開始位置と閾値データの格納位置を一致させるシフト量を示すことを特徴とする請求項３または４に記載のハーフトーン生成装置。
【請求項９】
前記第２レジスタ手段は、前段の第２レジスタおよび後段の第２レジスタの２段構成のレジスタ手段で構成され、
前記閾値マトリクスデータ記憶手段から読み出された閾値データは前記前段の第２レジスタに保持された後、前記後段の第２レジスタに出力され、
前記閾値データ読み出し手段は、前記後段の第２レジスタに閾値データのシフト量を指示するシフト信号を出力する構成を有し、
前記後段の第２レジスタは前記シフト信号に応じて保持された閾値データのシフトを実行し、
前記後段の第２レジスタにおいてシフトされた閾値データを前記第１レジスタ手段に出力する構成を有することを特徴とする請求項８に記載のハーフトーン生成装置。
【請求項１０】
前記複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、
前記後段の第２レジスタにおける閾値データのシフト処理とは並列動作する構成であることを特徴とする請求項９に記載のハーフトーン生成装置。
【請求項１１】
前記閾値データ読み出し手段は、処理対象となる走査ラインにおける描画オブジェクトの画素数に応じて、前記閾値マトリクスデータ記憶手段から読み出される閾値データ数を制御する構成を有することを特徴とする請求項２に記載のハーフトーン生成装置。
【請求項１２】
前記閾値データ読み出し手段は、前記閾値マトリクスデータ記憶手段から複数の閾値データを同時に読み出す構成であることを特徴とする請求項１または２に記載のハーフトーン生成装置。
【請求項１３】
画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成方法において、
閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出しステップと、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを第１レジスタ手段に保持するステップと、
前記第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択ステップと、
前記閾値データ選択ステップにおいて選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段における比較ステップと、
を有し、
前記閾値データ選択ステップは、
前記比較ステップにおいて並列に生成されるハーフトーンデータ数に等しく、かつ並列に生成されるハーフトーンの画素位置に応じて切換えが行われる複数のセレクタ回路を制御して、複数の閾値データを選択出力するステップであることを特徴とするハーフトーン生成方法。
【請求項１４】
描画オブジェクトを単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成方法において、
閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出しステップと、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを第１レジスタ手段に保持するステップと、
前記第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択ステップと、
前記閾値データ選択ステップにおいて選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段における比較ステップと、
を有し、
前記閾値データ選択ステップは、
前記比較ステップにおいて並列に生成されるハーフトーンデータ数に等しく、かつ並列に生成されるハーフトーンの画素位置に応じて切換えが行われる複数のセレクタ回路を制御して、複数の閾値データを選択出力するステップであることを特徴とするハーフトーン生成方法。
【請求項１５】
前記ハーフトーン生成方法において、
前記閾値データ読み出しステップは、ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを前記閾値マトリクスデータ記憶手段から読み出しを行い、第２レジスタ手段に出力し、
前記第２レジスタ手段が保持する閾値データを前記第１のレジスタ手段に出力することを特徴とする請求項１３または１４に記載のハーフトーン生成方法。
【請求項１６】
前記複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、
前記閾値データ読み出し手段における、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出し、および前記第２レジスタ手段への出力処理とは並列動作により実行することを特徴とする請求項１５に記載のハーフトーン生成方法。
【請求項１７】
画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、
閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、
前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出し手段と、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを当該走査ラインの２値化処理が終了するまで保持し、係る閾値データを再利用する第１レジスタ手段と、
前記第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、
前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、
前記閾値データ読み出し手段と前記比較手段とが並列動作する構成であると共に、
前記第１レジスタ手段は、該第１レジスタ手段に保持した閾値データを循環的にシフトするシフト回路を備え、前記比較手段に出力されない前記第１レジスタ中の閾値データ数分のシフトを行なう構成を有することを特徴とするハーフトーン生成装置。
【請求項１８】
描画オブジェクト単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、
閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、
前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出し手段と、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを当該走査ラインの２値化処理が終了するまで保持し、係る閾値データを再利用する第１レジスタ手段と、
前記第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、
前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、
前記閾値データ読み出し手段と前記比較手段とが並列動作する構成であると共に、
前記第１レジスタ手段は、該第１レジスタ手段に保持した閾値データを循環的にシフトするシフト回路を備え、前記比較手段に出力されない前記第１レジスタ中の閾値データ数分のシフトを行なう構成を有することを特徴とするハーフトーン生成装置。
【請求項１９】
前記データ読み出し手段は、
ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第２レジスタ手段を有し、
前記閾値データ読み出し手段は、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行い、前記第２レジスタ手段に出力し、
前記第２レジスタ手段が保持する閾値データを前記第１のレジスタ手段に出力する構成を有することを特徴とする請求項１７または１８に記載のハーフトーン生成装置。
【請求項２０】
前記複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、
前記閾値データ読み出し手段における、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを読み出し、前記第２レジスタ手段への出力処理とは並列動作する構成であることを特徴とする請求項１９に記載のハーフトーン生成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多値画像データを２値画像データに電子的に変換するハーフトーン生成装置および方法に関するものであり、特に高精細の印刷処理装置に対して高速にハーフトーンデータを供給するハーフトーン生成装置およびハーフトーン生成方法に関する。
【０００２】
【従来の技術】
カラー画像を印刷する印刷処理装置は、一般にＣ（シアン），Ｍ（マゼンタ），Ｙ（イエロー），Ｋ（黒）の４版に分解され、それぞれの色版には多値画像データが格納される。各色版の多値画像データは、閾値マトリクスデータと比較され、２値画像データに変換される。各色毎の２値画像データに基づいて、ハーフトーン印刷が行われ、カラー画像が生成される。
【０００３】
従来オフセット印刷等において、デジタル的にハーフトーン画像を形成するためには、イメージセッタと呼ばれる高分解能のレーザー記録装置で、感光フィルム上にハーフトーン画像を形成した後、ＰＳ版（ｐｒｅｓｅｎｓｉｔｉｚｅｄ  ｐｌａｔｅ）等に焼き付けるのが一般的である。このイメージセッタ方式では、上記したようにハーフトーンの形成はオフラインで行われ、ハーフトーン形成に関し高速性は要求されないため、一般的にハーフトーン形成は、イメージセッタに内蔵されたＣＰＵ（中央演算処理装置）を使って処理される。即ち、ＣＰＵによって多値画像データと閾値マトリクスデータの比較演算が行われ、結果がイメージセッタのメモリに記録される。ページ単位あるいはジョブ単位のハーフトーン形成が終了すると、メモリに記録されたハーフトーンデータが順次読み出され、レーザーの感光フィルム上への記録が行われる。
【０００４】
一方、電子写真方式の印刷処理装置においても、近年の情報の電子化、記録装置のカラー化、高解像度化にともない、ハーフトーン画像をデジタル的に形成することが一般的になりつつある。この電子写真方式では、上記した一般的な印刷とは異なり、記録装置の出力にあわせて、多値画像データから連続的にハーフトーン画像を形成する必要がある。このため、電子写真方式の印刷処理装置のハーフトーン形成に関しては、ＣＰＵ処理ではなく、ハードウェア処理が一般的である。
【０００５】
図２に従来の代表的なハーフトーン形成に関するハードウェア構成を示す。図２において、入力多値画像データ１の画素位置に応じて、アドレス発生部８において比較する閾値マトリクスデータのアドレスが計算され、アドレスが閾値マトリクスデータを格納した閾値マトリクスデータメモリ２’に出力される。閾値マトリクスデータメモリ２’では、入力多値画像データに対応した閾値データ９がコンパレータ６’に出力され、２値画像データ７’としてハーフトーンデータが出力される。
【０００６】
また、上記電子写真方式の印刷処理装置のための閾値マトリクスデータとしては、有理正接（Ｒａｔｉｏｎａｌ  Ｔａｎｇｅｎｔ）と呼ばれる方式が一般的で、閾値データは比較的小さなマトリクスで構成され、カラー印刷の各色版の角度、線数の自由度は比較的小さいという問題があった。しかしながら、電子写真方式の印刷処理装置においても、近年の高画質化の要求にともない、記録装置が高解像度化し、従来イメージセッタで利用されてきたマトリクスサイズが大きく、角度、線数の自由度が高い、スーパーセル方式、マルチユニットエリア方式によるハーフトーン化が可能になってきた。
【０００７】
また、図２の方式のハーフトーン形成では、従来印刷処理装置の印刷処理で多値画像データを生成し、記録装置でレーザー露光する直前でハーフトーン化するのが一般的であったが、上記高解像度化にともない、イメージセッタに比較して低価格の電子写真方式の印刷処理装置では、多値画像データを格納しておくためのメモリのコストが問題となっている。さらに、大量の多値画像データを印刷処理部から記録装置へ高速にデータ転送すること、高速の記録装置の記録速度の応じて高速にハーフトーンデータを生成することも問題となっている。
【０００８】
上記最初の２つの問題に対しては、印刷処理部においてハーフトーン化することが一つの解決手段として考案される。即ち、予め多値画像データをハーフトーンデータ化し、２値データとしてメモリに格納し、記録装置へ出力することにより、メモリ容量、データ転送速度とも８分の１に低減する。しかしながら、最後の問題である高速のハーフトーンデータ生成は問題として残る。
【０００９】
【発明が解決しようとする課題】
高速にハーフトーンデータを生成する技術を開示した文献としては、特開平６―６６０６号公報がある。特開平６―６６０６号は、閾値マトリクスデータのメモリとは別に閾値マトリクスデータの１ライン分を複数の高速メモリに交互に転送し、ハーフトーン処理は高速メモリから閾値データを読み出すことで実行されることが記載されている。しかしながら、特開平６―６６０６は、少ない高速メモリで高速にハーフトーン生成を行うことを狙いとしたもので、基本的に図２の構成と変わらず、飛躍的な処理の高速化を期待することはできない。
【００１０】
高速にハーフトーンデータを生成するための他のアイデアとして、図２に示すようなハーフトーンデータ生成ハードウェアを複数設け、複数個のハードウェアを並行動作させることでハーフトーン処理を実行することが考案される。このような並列動作方式においては、コンパレータ等の論理演算部に関しては、近年のＡＳＩＣ技術の進歩により大規模、且つ高速の回路が提供されるようになり、容易に実現できる。しかしながら、閾値データの読み出しは、一般的にメモリアクセス時間はコンパレータのような単純な論理演算に比べて遅いこと、および復数の閾値データを同時に読み出すためのデータ線が多数必要となる等の課題があり、閾値データの読み出しの高速化が解決されず、このことが本方式のボトルネックとなる。
【００１１】
本発明は、上記従来技術における各種の課題を解決するためになされたものであり、複数のハーフトーンデータを生成するハードウェアにおいてボトルネックとなる閾値データの出力を高速に提供できる技術を提供するものである。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明のハーフトーン生成装置は、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出し手段と、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第１レジスタ手段と、第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、前記閾値データ選択手段は、前記比較手段において並列に生成されるハーフトーンデータ数に等しい複数のセレクタ回路を備え、該セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記第１レジスタ手段の出力と接続され、該セレクタ回路各々の出力は並列に生成されるハーフトーンの画素位置に応じて切換えが行われる構成を有することを特徴とする。
【００１３】
さらに、本発明のハーフトーン生成装置は、描画オブジェクトを単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出し手段と、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第１レジスタ手段と、第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、前記閾値データ選択手段は、前記比較手段において並列に生成されるハーフトーンデータ数に等しい複数のセレクタ回路を備え、該セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記第１レジスタ手段の出力と接続され、該セレクタ回路各々の出力は並列に生成されるハーフトーンの画素位置に応じて切換えが行われる構成を有することを特徴とする。
【００１４】
さらに、本発明のハーフトーン生成装置において、データ読み出し手段は、ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第２レジスタ手段を有し、閾値データ読み出し手段は、閾値マトリクスデータ記憶手段から次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行い、第２レジスタ手段に出力し、第２レジスタ手段が保持する閾値データを第１のレジスタ手段に出力する構成を有することを特徴とする。
【００１５】
さらに、本発明のハーフトーン生成装置は、複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、閾値データ読み出し手段における、閾値マトリクスデータ記憶手段から次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出し、および第２レジスタ手段への出力処理とは並列動作する構成であることを特徴とする。
【００１７】
さらに、本発明のハーフトーン生成装置において、第１レジスタ手段は、保持された閾値データを循環的にシフトするシフト回路を備え、シフト回路は、各セレクタ回路を介して前記比較手段に出力されない第１レジスタ手段中の閾値データ数分のシフトを行う構成を有することを特徴とする。
【００１８】
さらに、本発明のハーフトーン生成装置において、第１レジスタ手段は、前段の第１レジスタおよび後段の第１レジスタの２段構成のレジスタで構成され、セレクタ回路各々の入力は比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に後段の第１のレジスタの出力と接続され、前段の第１レジスタは、保持された閾値データを循環的にシフトするシフト回路を備え、該シフト回路は、各セレクタ回路を介して前記比較手段に出力されない後段の第１レジスタの閾値データ数分のシフトを前段の第１レジスタにおいて実行する構成を有し、前段の第１レジスタ手段においてシフト処理された閾値データが後段の第１レジスタに出力される構成を有することを特徴とする。
【００１９】
さらに、本発明のハーフトーン生成装置は、複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、前段の第１レジスタにおける閾値データのシフト処理とは並列動作する構成であることを特徴とする。
【００２０】
さらに、本発明のハーフトーン生成装置において、閾値データ読み出し手段は、第２レジスタ手段に閾値データのシフト量を指示するシフト信号を出力する構成を有し、シフト信号は、描画オブジェクトの描画開始位置と閾値データの格納位置を一致させるシフト量を示すことを特徴とする。
【００２１】
さらに、本発明のハーフトーン生成装置において、第２レジスタ手段は、前段の第２レジスタおよび後段の第２レジスタの２段構成のレジスタ手段で構成され、閾値マトリクスデータ記憶手段から読み出された閾値データは前段の第２レジスタに保持された後、後段の第２レジスタに出力され、閾値データ読み出し手段は、後段の第２レジスタに閾値データのシフト量を指示するシフト信号を出力する構成を有し、後段の第２レジスタはシフト信号に応じて保持された閾値データのシフトを実行し、後段の第２レジスタにおいてシフトされた閾値データを第１レジスタ手段に出力する構成を有することを特徴とする。
【００２２】
さらに、本発明のハーフトーン生成装置は、複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、後段の第２レジスタにおける閾値データのシフト処理とは並列動作する構成であることを特徴とする。
【００２３】
さらに、本発明のハーフトーン生成装置において、閾値データ読み出し手段は、処理対象となる走査ラインにおける描画オブジェクトの画素数に応じて、閾値マトリクスデータ記憶手段から読み出される閾値データ数を制御する構成を有することを特徴とする。
【００２４】
さらに、本発明のハーフトーン生成装置において、閾値データ読み出し手段は、閾値マトリクスデータ記憶手段から複数の閾値データを同時に読み出す構成であることを特徴とする。
【００２５】
さらに、本発明のハーフトーン生成方法は、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成方法において、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出しステップと、読み出された一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを第１レジスタ手段に保持するステップと、第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択ステップと、閾値データ選択ステップにおいて選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段における比較ステップとを有し、閾値データ選択ステップは、比較ステップにおいて並列に生成されるハーフトーンデータ数に等しく、かつ並列に生成されるハーフトーンの画素位置に応じて切換えが行われる複数のセレクタ回路を制御して、複数の閾値データを選択出力するステップであることを特徴とする。
【００２６】
さらに、本発明のハーフトーン生成方法は、描画オブジェクトを単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成方法において、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出しステップと、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを第１レジスタ手段に保持するステップと、第１レジスタ手段に保持された一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択ステップと、閾値データ選択ステップにおいて選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段における比較ステップとを有し、閾値データ選択ステップは、比較ステップにおいて並列に生成されるハーフトーンデータ数に等しく、かつ並列に生成されるハーフトーンの画素位置に応じて切換えが行われる複数のセレクタ回路を制御して、複数の閾値データを選択出力するステップであることを特徴とする。
【００２７】
さらに、本発明のハーフトーン生成方法において、閾値データ読み出しステップは、ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを前記閾値マトリクスデータ記憶手段から読み出しを行い、第２レジスタ手段に出力し、第２レジスタ手段が保持する閾値データを前記第１のレジスタ手段に出力することを特徴とする。
【００２８】
さらに、本発明のハーフトーン生成方法において、複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、閾値データ読み出し手段における、閾値マトリクスデータ記憶手段から次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出し、および第２レジスタ手段への出力処理とは並列動作により実行することを特徴とする。
さらに、本発明のハーフトーン生成装置において、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出し手段と、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを当該走査ラインの２値化処理が終了するまで保持し、係る閾値データを再利用する第１レジスタ手段と、第１レジスタ手段に保持された一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、上記閾値データ読み出し手段と上記比較手段とが並列動作する構成であると共に、前記第１レジスタ手段は、該第１レジスタ手段に保持した閾値データを循環的にシフトするシフト回路を備え、前記比較手段に出力されない前記第１レジスタ中の閾値データ数分のシフトを行なう構成を有することを特徴とする。
さらに、本発明のハーフトーン生成装置は、描画オブジェクト単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出し手段と、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを当該走査ラインの２値化処理が終了するまで保持し、係る閾値データを再利用する第１レジスタ手段と、第１レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、上記閾値データ読み出し手段と上記比較手段とが並列動作する構成であると共に、前記第１レジスタ手段は、該第１レジスタ手段に保持した閾値データを循環的にシフトするシフト回路を備え、前記比較手段に出力されない前記第１レジスタ中の閾値データ数分のシフトを行なう構成を有することを特徴とする。
【００２９】
【発明の実施の形態】
以下、図面に基づき本発明に係わるハーフトーン生成装置およびハーフトーン生成方法について説明する。
【００３０】
【実施例】
［実施例１］
図１は本発明によるハーフトーン生成装置の原理構成を示すブロック図である。同図において、本発明によるハーフトーン生成装置は、閾値マトリクスデータ記憶手段２と、閾値データ読み出し手段３と、レジスタ手段４と、閾値データ選択手段５と、複数の比較手段６とから構成され、入力多値画像データ１を２値画像データ７に変換して出力する。
【００３１】
閾値マトリクスデータ記憶手段２は、入力される多値画像データ１を２値化する閾値データを格納するためのメモリである。本発明で対象とする閾値マトリクスデータは、例えば、高解像度の記録装置に対応する大サイズのマトリクスデータで、例えば、スーパーセル方式、マルチユニットエリア方式で生成された、複数の網点セルで構成されるものである。スーパーセル方式に関しては、ピーター・フィンク著、株式会社エムディエヌコーポレーション発行、書名「ポストスクリプト・スクリーニング」に記載されている。マルチユニットエリア方式に関しては、日本印刷学会誌，Ｖｏｌ３１，ｐｐ３１〜３９（１９９４）に記載されている。また、閾値マトリクスデータのメモリへの格納は、同時にアクセスされる閾値データ数に応じて、複数閾値データが同時に出力されるよう、例えば３２ｂｉｔ単位、６４ｂｉｔ単位で出力されるよう構成されている。
【００３２】
閾値データ読み出し手段３は、入力される多値画像データ１の走査信号に基づき、閾値マトリクスデータ記憶手段２より当該走査ラインに対する全ての閾値データ、すなわち一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを読み出し、後段のレジスタ手段４に同時転送できるよう閾値データを順次保持するよう構成されている。また、閾値データ読み出し手段３は、閾値データをレジスタ手段４に転送した後、次走査ラインに対する全ての閾値データ、すなわち次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを読み出すよう構成されている。
【００３３】
レジスタ手段４は、閾値データ読み出し手段３より出力された走査ラインに対する全ての閾値データを、当該走査ラインの２値化処理が終了するまで保持するものである。さらに、本発明では複数画素を複数の比較手段６において、同時に２値化処理を行うよう構成され、レジスタ手段４に保持された閾値データもまた、同時に複数比較手段に出力されるが、この出力を繰り返した結果発生する余りの閾値データ数分のシフトをレジスタ４において行っている。すなわちレジスタ手段４から、順次比較手段を構成する複数のコンパレータの数と同じ数の閾値データセットがレジスタ手段４に後続する閾値データ選択手段５を構成するセレクタ回路を介して比較手段を構成するコンパレータに出力されるが、これら出力される閾値データセットの総計は比較手段数の倍数となり、その結果、レジスタ手段４の末尾にセレクタ回路を介してコンパレータに出力されない閾値データが残余データとして残る。この残余データ分のシフトをレジスタの先頭に位置するようにレジスタ手段４にセットされた閾値マトリクスデータ全体を循環的にシフトするよう構成されている。このシフトによって閾値マトリックスデータは繰り返し使用される。これらのシフト処理については後段で詳細に説明する。
【００３４】
閾値データ選択手段５は、レジスタ手段４に保持された走査ラインに対する全ての閾値データから所定の閾値データを選択して比較手段に出力する。複数の比較手段６で多値画像データ１を２値化するための閾値データは、多値画像データ１の走査位置に応じてレジスタ手段４にセットされた閾値データから選択的に取り出される。閾値データ選択手段５は、複数の比較手段６に対して複数の閾値データブロックを選択して出力するためのセレクタである。例えば、８つの比較手段が並列処理を行う構成では、連続する８つ多値画像データ１に対応して、連続する８つの閾値データを一ブロックとし、ブロック毎に順次複数の比較手段６に出力するよう構成されている。
【００３５】
複数の比較手段６は、比較手段６の数と同数の多値画像データ１と対応する複数の閾値データを比較し、２値化する。例えば、閾値データより多値画像データ１が大であれば当該画素のビットは１、閾値データより多値画像データ１が小であれば当該画素のビットは０とする。これらの比較処理は並列に実行される。複数の比較手段６より出力される２値画像データ７は、例えばバッファメモリに所定の処理単位、即ち、走査ライン単位、バンド単位、あるいはページ単位で格納された後、電子写真方式の記録装置へ出力される。
【００３６】
次に本実施例の実装の形態について説明する。
図３は本実施例のハーフトーン生成装置のハードウェア構成例である。図３において、図１で説明した閾値マトリクスデータ記憶手段２は閾値マトリクスデータメモリ２１に対応し、図１の閾値データ読み出し手段３は、図３では閾値データ読み出し制御回路２０とラッチ２２とシフトレジスタ１，２３に対応し、図１のレジスタ手段４はシフトレジスタ２，２４に対応し、図１の閾値データ選択手段５は閾値データ選択制御回路２４と複数のデータセレクタ１〜８，２６に対応し、図１の複数の比較手段６は８個のコンパレータ１〜８，２７に対応する。その他、本発明には直接関係しないが、図３には複数の比較手段を構成する複数のコンパレータ１〜８，２７において２値化された画像データを一時的に格納するためのバッファメモリ２９とバッファメモリ書き込み制御回路２８が含まれている。以下、それぞれのハードウェア構成について説明する。
【００３７】
先ず、図１における閾値マトリクスデータ記憶手段を構成する本実施例における図３の閾値マトリクスデータメモリ２１について説明する。閾値マトリクスデータメモリ２１に格納されている閾値マトリクスデータは、例えばマルチユニットエリア法で作成されたものである。本実施例では、記録装置の解像度を例えば２４００ｄｐｉ、スクリーン線数を例えば約１７７線のものを使用する。以上の条件に対して、マトリクスサイズは２１０×２１０となり、各閾値データを８ｂｉｔ（１Ｂｙｔｅ）とすると、ＣＭＹＫの１色あたりのデータサイズは２１０×２１０＝４４１００［ＫＢｙｔｅ］となる。また、マルチユニットエリア方式ではモアレの発生を防ぐため、スクリーン角度１５°，７５°および４５°のハーフトーンを生成するための閾値マトリクスデータが生成される。２１０×２１０のマトリクスに含まれる網点セル数は１５°，７５°セルで２４１個、４５°セルで２４２個となる。上記条件において、１ライン分のマトリクス（２１０個の閾値データ）で生成されるハーフトーンの長さは約２．２［ｍｍ］しかなく、本発明に記載されているよう再利用することが望ましいことは自明である。
【００３８】
上記閾値マトリクスデータを格納する閾値マトリクスデータメモリ２１として、本実施例では、例えばＳＲＡＭを使用する。図５にメモリ構成および閾値マトリクスデータの格納状況を示す。図５に示されるよう本実施では、同一アドレスで８ｂｉｔのメモリが４個並列に配置され、同一のアドレスで４個の閾値データが出力されるよう構成されている。また、メモリにはＣＭＹＫ各色用の閾値マトリクスデータが格納されており、記録装置で記録する色に応じてアドレスされる。従って、図５に示すようにアドレス線は全体で１６ｂｉｔ、閾値データのデータ線は全体で３２ｂｉｔとなるよう構成されている。閾値マトリクスデータは、閾値データ読み出し制御回路２０の閾値データアドレス信号ＴＨＭＡによってアドレスされる。
【００３９】
次に、図１における閾値データ読み出し手段３を構成する本実施例における図３の閾値データ読み出し制御回路２０、ラッチ１，２２、シフトレジスタ１，２３について説明する。閾値データ読み出し制御回路２０では、ハーフトーン処理される多値画像データの位置を表す画像データ走査信号ＳＣＡＮＹに基づき、閾値マトリクスデータメモリをアクセスするための閾値データアドレス信号ＴＨＭＡを出力し、閾値マトリクスデータメモリから閾値データが出力されるタイミングに応じて、ラッチ１，２２で閾値データを保持するためのラッチタイミング信号ＬＴを出力する。また、ラッチされた閾値データをシフトレジスタ１，２３で読み出すと同時に、次段のレジスタ手段に同時に出力できるようデータをシフトさせるためのシフト信号ＳＴ１を出力するよう構成されている。
【００４０】
ラッチ１，２２は閾値マトリクスデータメモリ２１から出力される３２ｂｉｔデータを一時的に格納するためのもので、例えば、ＲＳフリップフロップ回路の前に入力ゲートをおいた回路で構成され、ラッチタイミング信号ＬＴがＬｏｗの間データをホールドする。また、シフトレジスタ１，２３は、例えば、ＪＫフリップフロップ回路が５３個直列接続された回路で構成され、ラッチ１でホールドされた閾値データをシフト信号ＳＴ１のクロックタイミングで取り込むと同時に、３２ｂｉｔづつデータをシフトさせるものである。図６にラッチ１，２２とシフトレジスタ１，２３の接続状況を示す。閾値マトリクスデータメモリから３２ｂｉｔデータがラッチ１に一時的に格納され、その後、格納データはシフトレジスタ１に取り込まれる。
【００４１】
次に、図１におけるレジスタ手段４に対応する本実施例の図３に示すシフトレジスタ２，２５について説明する。図７にシフトレジスタ２，２５の構成を示す。シフトレジスタ２，２５は、例えば、本実施例の閾値マトリクスの１ライン分の全データに相当する２１０×８個のＪＫフリップフロップ回路２５１が循環的に接続された循環レジスタと各ＪＫフリップフロップ回路の入力を制御する２１０×８個の２ｔｏ１データセレクタ２５２で構成される。また、シフトレジスタ１，２３の全閾値データをシフトレジスタ２，２５に同時に取り込むため、シフトレジスタ１，２３の出力とシフトレジスタ２，２５の各レジスタに対応する２ｔｏ１データセレクタ２５２の一方の入力は１対１で接続されている。さらに、閾値データ選択制御回路２４から出力されるシフト信号ＳＴ２により、シフトレジスタ２，２５内に既に取り込まれているデータのシフトが制御され、閾値データセレクト信号ＴＤＳにより、シフトレジスタ１，２３からの閾値データの取り込みが制御される。
【００４２】
図３を参照して説明した本実施例の構成において、閾値データ読み出し制御回路２０の制御により、閾値マトリクスデータメモリ２１からラッチ２２を介してシフトレジスタ１，２３に必要とする走査ラインの閾値データが全て読み込まれた後、閾値データ選択制御回路２４から出力される閾値データセレクト信号ＴＤＳを閾値データの取り込み側であるシフトレジスタ２，２５に設定し、シフト信号ＳＴ２のクロックタイミングでシフトレジスタ１，２３の全閾値データをシフトレジスタ２，２５に同時に取り込む。さらに、８個のデータセレクタ１〜８，２６を介して８個のコンパレータ１〜８，２７に所定の数だけ閾値データが転送された後、シフト信号ＳＴ２により閾値データを循環的に所定の数だけシフトするよう構成されている。本実施例において、閾値データ転送の所定の数は、レジスタに取り込まれる閾値データ数が２１０であり、複数の比較手段であるコンパレータ１〜８，２７において同時に比較処理が行われる数が８であるので、２１０／８＝２６となり、転送数は２６である。閾値データシフトの所定の数は２１０％８＝２であるので、シフトの数は２となる。図８にシフト前後の閾値データの配置を示し、このシフト処理について説明する。
【００４３】
図８の上段に示す初期状態の図は、シフトレジスタ２の閾値データセット初期のレジスタ状態であり、閾値データ１〜２１０が先頭から順にセットされる。このレジスタセット状態で、閾値データ１がセレクタ１を介してコンパレータ１へ入力され、走査ラインの先頭画素との比較処理によるハーフトーン生成が実行される。閾値データ２は、セレクタ２、コンパレータ２による処理、以降、閾値データ３〜８はセレクタ３〜８、コンパレータ３〜８において同様の処理がなされる。これらの処理に続いて、閾値データ９〜１６、１７〜２４．．．２０１〜２０８に対応するデータと多値画像データとのコンパレータにおける比較処理が実行される。
【００４４】
このように比較処理が実行されると、図８の上段のレジスタ状態図に示すようにレジスタ２の閾値データ２０９，２１０はセレクタ、コンパレータへ出力されず、余ったデータとなる。これらの２つのデータを図８中段のレジスタ状態に示すように、レジスタの先頭にシフトし、その後は、セレクタ、コンパレータへの出力を図８の中段に示すレジスタ状態の先頭から、８つの閾値データセット２０９〜６、７〜１５、．．．１９９〜２０６をセットとし、セレクタを介して８つのコンパレータに出力し、並列比較処理を実行する。さらに、この状態での２６回の閾値データ転送がなされ、比較処理が終了すると、図８中段の閾値データ２０７、２０８をレジスタ先頭にシフトし図８の下段に示すレジスタ状態とし、レジスタ先頭から８つの閾値データセットの出力を順次実行する。これらの転送、シフトが処理対象走査ラインのハーフトーン化処理が終了するまで継続的に繰り返される。
【００４５】
次に、図１における閾値データ選択手段５を構成する本実施例の図３における閾値データ選択制御回路２４と８個のデータセレクタ１〜８，２６について説明する。閾値データ選択制御回路２４は、ハーフトーン処理される多値画像データの位置を表す画像データ走査信号ＳＣＡＮＸ，ＳＣＡＮＹに基づき、上述したシフトレジスタ２，２５の閾値データの取り込みとデータシフトを制御するシフト信号ＳＴ２と閾値データセレクト信号ＴＤＳを出力するとともに、シフトレジスタ２，２５の閾値データを８個のコンパレータ１〜８，２７に選択的に出力するための５ｂｉｔの比較データセレクト信号ＣＤＳを出力する。尚、８個のデータセレクタ１〜８はそれぞれシフトレジスタ２，２５の２６本の出力と接続された２６ｔｏ１のデータセレクタである。また、シフトレジスタ２，２５と８個のデータセレクタ１〜８の接続は、シフトレジスタ２，２５の１番めのＪＫフリップフロップ回路２５１の出力はデータセレクタ１へ、２番めのＪＫフリップフロップ回路２５１の出力はデータセレクタ２へ…、８番めのＪＫフリップフロップ回路２５１の出力はデータセレクタ８へ、９番めのＪＫフリップフロップ回路２５１の出力はデータセレクタ１へ…というように実施されている。
【００４６】
上記構成において、５ｂｉｔの比較データセレクト信号ＣＤＳは、０ｘ００から０ｘ１９まで順次出力され、上述した閾値データのシフト後、同様に０ｘ００から０ｘ１９までの出力が繰り返される。８個のデータセレクタ１〜８で選択された８個の閾値データは、それぞれ８個のコンパレータ１〜８，２７に出力される。
【００４７】
次に８個のコンパレータ１〜８，２７について説明する。８個のコンパレータ１〜８，２７はそれぞれ８ｂｉｔマグニチュードコンパレータで多値画像データと閾値データを比較し、閾値データより多値画像データが大であれば  １  、閾値データより多値画像データが小であれば  ０  を出力し、２値化する。これら８個のコンパレータは並列動作可能な構成である。８個のコンパレータ１〜８，２７で２値化された画像データは８ｂｉｔづつ、バッファメモリ２９に書き込まれる。バッファメモリ２９への書き込みは、バッファメモリ書き込み制御回路２８により制御される。
【００４８】
以上、本発明のハーフトーン生成装値における一実施例のハードウェア構成について説明したが、閾値データマトリクスメモリ２１およびバッファメモリを除くロジック部に関しては、例えば、ゲートアレイと呼ばれるセミカスタムＬＳＩにより容易にＬＳＩ化可能である。
【００４９】
次に図３を参照しながら、上記実施例のハードウェア構成における全体の処理について説明する。
【００５０】
先ず、入力される多値画像データのハーフトーン化に先立って、画像データ走査信号ＳＣＡＮＹが閾値データ読み出し制御回路２０に読み込まれる。閾値データ読み出し制御回路２０は、閾値データアドレス信号ＴＨＭＡを閾値マトリクスデータメモリ２１に出力し、閾値マトリクスデータメモリ２１より所望の閾値データを４つづつ、即ち３２ｂｉｔづつ出力し、ラッチ１，２２を介してシフトレジスタ１，２３に入力する。閾値データ読み出し制御回路２０は、当該走査ラインに対する全ての閾値データの入力が終了するまで、即ち５３回閾値データアドレス信号ＴＨＭＡの出力を繰り返す。
【００５１】
シフトレジスタ１，２３に当該走査ラインに対する全ての閾値データの入力された後、閾値データ選択制御回路２４から出力される閾値データセレクト信号ＴＤＳとシフト信号ＳＴ２により、シフトレジスタ２，２５に当該走査ラインに対する全ての閾値データがセットされる。
【００５２】
シフトレジスタ２，２５に当該走査ラインに対する全ての閾値データがセットされた後、閾値データ選択制御回路２４から出力される比較データセレクト信号ＣＤＳにより選択される閾値データと所定の多値画像データの大小比較による２値化が開始される。これらの選択閾値データと所定の画素の多値画像データの大小比較は、コンパレータ１〜８，２７によって並列的に実行される。
【００５３】
この実施例では、並列動作可能なコンパレータは８個あり、シフトレジスタ２にセットされた閾値データ、８データが一度に各コンパレータにセットされ、それぞれ比較処理が実行される。本実施例では、先に図８において説明したように、シフトレジスタ２，２５には２１０の閾値データが一度にセットされており、一度に８つの閾値データとの比較がコンパレータ１〜８，２７で実行されるので、これらの比較処理を２６回繰り返すと８×２６＝２０８の閾値データが使用され、さらなる比較処理のために図８の中段に示す状態にシフトすることが要請される。従って、閾値データ選択制御回路２４は、比較データセレクト信号ＣＤＳの出力を２６回繰り返した後、シフトレジスタ２，２５にシフト信号ＳＴ２を２回出力し、閾値データを循環させ、図８の中段に示すレジスタ状態にする。閾値データ選択制御回路２４は、上記処理を閾値マトリクスより読み出された閾値データが処理する走査ラインが終了するまで繰り返して、多値画像データとの比較処理によるハーフトーン化を実行する。一方、所定の多値画像データのハーフトーン化が開始されると、閾値データ読み出し制御回路２０では次走査ラインの閾値データの読み出しを開始する。
【００５４】
上記プロセスを繰り返すことにより、ハーフトーン化が実行される。
従って、本実施例によれば、従来処理画素毎に行われていた閾値データの読み出しが、閾値マトリクスより読み出された閾値データが処理する走査ラインが終了するまで再利用されるため、処理する走査ライン毎に一回読み出し処理をすれば良い。さらに、次走査ライン以降の閾値データの読み出しとハーフトーン化のための閾値データ出力をパイプライン構成とすることが可能となるため、従来の処理画素毎に読み出されていた方式に比較して、閾値データの読み出し時間を無視できるレベルまで低減することが可能となる。
【００５５】
［実施例２］
次に本発明の第２の実施例について説明する。実施例２は、実施例１のハードウェア構成（図３参照）のレジスタ手段に変更を加えた構成を持つ。基本的には、図１の基本構成を持ち、図１におけるレジスタ手段４の構成が図３で示す実施例１とは異なるものである。図４に実施例２のハーフトーン生成装置のレジスタ手段４周辺のハードウェア構成を示す。図４において、レジスタ手段４はシフトレジスタ２，２５とレジスタ３１とから構成されている。シフトレジスタ２，２５は、実施例１のハードウェア構成におけるシフトレジスタ２と同様のもので、図７に示すように、例えば、本実施例の閾値マトリクスの１ライン分の全データに相当する２１０×８個のＪＫフリップフロップ回路２５１が循環的に接続された循環レジスタと各ＪＫフリップフロップ回路の入力を制御する２１０×８個の２ｔｏ１データセレクタ２５２で構成される。一方、レジスタ３１は、ラッチ１，２２と同様のもので、例えば、ＲＳフリップフロップ回路の前に入力ゲートをおいた回路で構成され、閾値データ選択制御回路２４から出力されるラッチタイミング信号ＴＬＴがＬｏｗの間データをホールドする。但し、レジスタ３１は、ラッチ１，２２と異なり、全ての閾値データを保持するために２１０個の８ｂｉｔデータを保持するよう構成されている。
【００５６】
上記構成において、実施例１では８個のデータセレクタ１〜８，２６を介して８個のコンパレータ１〜８，２７に所定の数（上記実施例１では８×２６＝２０８個）だけ閾値データが転送された後、シフト信号ＳＴ２により閾値データを循環的に所定の数（上記実施例では２１０−（８×２６）＝２）だけシフトするよう構成されていたのに対し、閾値データの転送と閾値データの循環的シフトをパイプライン構成にすることができる。即ち、シフトレジスタ１，２３に必要とする走査ラインの閾値データが全て読み込まれた後、シフトレジスタ１，２３の全閾値データをシフトレジスタ２，２５に同時に取り込むと同時にレジスタ３１に全閾値データをセットする。従って初期状態では、レジスタ３１とレジスタ２，２５はまったく同じデータが同じようにセットされている。
【００５７】
データセレクタ１〜８，２６を介するコンパレータ１〜８，２７への閾値データの転送は、レジスタ３１にセットされた閾値データより行われるとともに、シフト信号ＳＴ２による閾値データを循環的シフトはシフトレジスタ２，２５でコンパレータ１〜８，２７への閾値データの転送と並行して行われるよう構成されている。従って、レジスタ３１からデータセレクタ１〜８，２６を介する８つのコンパレータ（図４では示されていない）へ所定の数だけ閾値データが転送された後の閾値データシフトは、シフトレジスタ２，２５において既に終了しているため、実施例１のようなシフト処理タイムのロスを省くことができ、１ＣＬＫ分の遅延で処理することが可能となる。
【００５８】
以上、本実施例よれば、閾値データの転送と閾値データの循環的シフトをパイプライン構成にすることができるため、循環的シフトで発生する遅延を吸収することができる。尚、実施例１および実施例２における循環的シフトは２データ分、即ち２ＣＬＫ分と小さいが、並行に処理する２値化処理数および閾値マトリクスデータサイズの組み合わせによっては、循環的シフトによる遅延は大きなものとなる。例えば、実施例１と同様マルチユニットエリア方式でスクリーン線数約１６６線の閾値マトリクスデータを生成した場合、閾値マトリクスデータサイズは１６５×１６５となる。実施例１および実施例２と同様８個のコンパレータで２値化するとすると、循環的シフトしなければならない閾値データは、１６５％８＝５となり、５ＣＬＫ分のシフト処理タイムが必要となる。これは、上記実施例と同様の８個のコンパレータを使用した場合、８×２０＝１６０であるので、閾値データ転送繰り返し回数２０ごとに５データのシフト処理を要することになり、閾値データ転送繰り返し回数２０に対して、シフト処理５データであるので、閾値データ転送処理：シフト処理は２０：５の必要タイムとなり、シフト処理は閾値データ転送処理に対して２５％の処理タイムを要することとなり、その結果大きな遅延が発生することになる。本実施例によれば、この遅延は５％になる。
【００５９】
［実施例３］
次に本発明の第３の実施例について説明する。
本発明に係わる一般的な印刷処理では、描画命令を文字、図形、写真を表現する描画命令を逐次解釈し、描画メモリ上に順次上書きして、ラスター展開するよう構成されている。この印刷処理において描画メモリを削減するために、描画命令を描画命令とラスターデータの間の中間形式（中間データ）に変換した後、該中間データ１ページを構成する複数の領域に分割（バンド分割）した後、バンド単位の描画メモリ上に中間データをラスター展開し、順次上書きする方式が知られている。この中間データは、描画命令を逐次解釈し、夫々が文字、図形、写真を表現する複数の描画オブジェクトを表現する固まりとして生成される。実施例３は、描画オブジェクト単位でラスター展開された多値画像データをハーフトーン化し、バッファメモリ上で上書きする上記構成に係わるハーフトーン生成装置に関するものである。
【００６０】
従って、実施例３でハーフトーン化する多値画像データは、描画オブジェクト毎にハーフトーン生成装置に入力されること、多値画像データの開始位置が描画オブジェクト毎および走査ライン毎に異なってことが、実施例１および実施例２でハーフトーン化する多値画像データと異なっている点である。このため、実施例３の閾値データ読み出し手段３は、処理する多値画像データの先頭画素位置に読み出された閾値データを合わせるよう構成されている。
【００６１】
図９に実施例３における閾値データ読み出し手段３の周辺のハードウェア構成を示す。図９に示す実施例３は、先に説明した実施例１の構成を示す図３のシフトレジスタ１，２３が、循環的なシフトレジスタ１０，３２に変更されている点が異なっている。シフトレジスタ１０，３２は、シフトレジスタ１，２３と類似の構成で、実施例の閾値マトリクスの１ライン分の全データを４Ｂｙｔｅづつパラレルに格納する５３×３２個のＪＫフリップフロップ回路２５１が循環的に接続された循環レジスタとラッチ１，２２から閾値データの入力を制御する３２個の２ｔｏ１データセレクタ２５２で構成される。図１１にシフトレジスタ１０，３２の構成を示す。
【００６２】
上記構成において、閾値データ読み出し制御回路２０では、ハーフトーン処理される多値画像データの画像先頭アドレスＰＩＸおよび画像長ＬＸ情報に基づき、閾値マトリクスデータメモリをアクセスするための閾値データアドレス信号ＴＨＭＡを出力する。尚、閾値データアドレス信号ＴＨＭＡの出力は、もし画像長ＬＸが閾値マトリクスデータサイズより小さい場合、本実施例では２１０以下の場合、画像長ＬＸに対応する閾値データの読み出しで終了する。以下、実施例１と同様メモリから閾値データが出力されるタイミングに応じて、ラッチ１，２２で閾値データを保持するためのラッチタイミング信号ＬＴを出力する。また、ラッチされた閾値データをシフトレジスタ１０，３２で読み出すと同時に、データをシフトさせるためのシフト信号ＳＴ１０、閾値データセレクト信号ＴＤＳ１０を出力するよう構成されている。当該描画オブジェクトをハーフトーン化するのに必要な閾値データが全てシフトレジスタ１０，３２にセットされた後、閾値データ読み出し制御回路２０では、画像先頭アドレスＰＩＸとバッファメモリ２９に２値化データを書き込む際のメモリバウンダリ（本実施例では、８画素単位）とから、閾値データをシフトさせる量を算出して、シフトレジスタ１０，３２にシフト信号ＳＴ１０を出力する。以上の手順によって、入力する描画オブジェクトの描画開始位置と閾値データの格納位置を合わせた後、レジスタ手段４のシフトレジスタ２，２５に転送する。以下、実施例１と同様に８個のコンパレータ手段に閾値データが順次出力される。また、シフトレジスタ２，２５に閾値データを転送した後、閾値データ読み出し制御回路２０では、描画オブジェクトの次の走査ラインの画像先頭アドレスＰＩＸおよび画像長ＬＸ情報に基づき、閾値マトリクスデータを読み出す。
【００６３】
従って、本実施例によれば、描画オブジェクト単位で処理するような印刷処理装置においても、実施例１と同様、閾値マトリクスより読み出された閾値データが処理する走査ラインが終了するまで再利用できるとともに、次走査ライン以降の閾値データの読み出しとハーフトーン化のための閾値データ出力をパイプライン構成とすることが可能となるため、従来の処理画素毎に読み出されていた方式に比較して、閾値データの読み出しを高速にすることが可能となる。
【００６４】
［実施例４］
次に本発明の第４の実施例について説明する。実施例４は、実施例３のハードウェア構成（図９参照）の閾値データ読み出し手段に変更を加えた構成を持つ。基本的には、図１の基本構成を持ち、図１における閾値データ読み出し手段３の構成が図９で示す実施例３とは異なるものである。図１０に実施例４のハーフトーン生成装置の閾値データ読み出し手段３の周辺のハードウェア構成を示す。図１０で示す実施例４においては、図９のシフトレジスタ１０，３２の代わりにシフトレジスタ１１，３３とシフトレジスタ１２，３４とから構成されている点が異なっている。シフトレジスタ１１，３３とシフトレジスタ１２，３４は、実施例１のシフトレジスタ１，２３とシフトレジスタ２，２５と同一の構成である。
【００６５】
本実施例４の構成では、入力する描画オブジェクトの描画開始位置と閾値データの格納位置を合わせたるシフト処理を閾値マトリクスデータメモリからのデータ読み取り処理と並列処理可能な構成としたものである。
【００６６】
本実施例において、閾値マトリクスデータメモリから読み出された閾値データは、シフトレジスタ１１，３３に取り込まれ、さらに、シフトレジスタ１２，３４に取り込まれる。描画オブジェクトをハーフトーン化するのに必要な閾値データが全てシフトレジスタ１２，３４、セットされた後、閾値データ読み出し制御回路２０では、画像先頭アドレスＰＩＸとバッファメモリ２９（図３参照）に２値化データを書き込む際のメモリバウンダリ（本実施例では、８画素単位）とから、閾値データをシフトさせる量を算出して、シフトレジスタ１２，３４にシフト信号ＳＴ１２を出力する。以上の手順によって、入力する描画オブジェクトの描画開始位置と閾値データの格納位置を合わせた後、シフト済みデータがシフトレジスタ２，２５に転送される。このシフトレジスタ１２，３４において実行されるシフト処理の間に次走査ラインの閾値データは、シフトレジスタ１１，３３に取り込まれる。
【００６７】
本実施例の構成によれば、実施例３において説明した構成では、閾値データを読み出した後、描画オブジェクトの開始位置に合わせる閾値データのシフトを実施していたのに対し、閾値データを読み出しと閾値データのシフトをパイプラインで実施できるため、閾値データの読み出しによる遅延をより少なくすることができる。
【００６８】
以上、本発明のハーフトーン生成装置の実施例について説明したが、本発明は上述の複数の実施例で説明した構成を任意に組み合わせた構成も含むものである。例えば、図１中のレジスタ手段４を２段構成とした図４を用いて説明した実施例２と、図１中の閾値データ読み出し手段３におけるレジスタを２段構成とした図１０を用いて説明した実施例４を組み合わせた構成、その他、任意の組み合わせ構成を含む。また、コンパレータ、セレクタの数、各レジスタにセットされるデータ数等、上述した実施例において示した数は一例であり、任意の数の構成において本発明のハーフトーン生成装置、およびハーフトーン生成方法の適用が可能である。
【００６９】
【発明の効果】
上述した本発明の構成によれば、従来処理画素毎に行われていた閾値データの読み出しが、閾値マトリクスより読み出された閾値データが処理する走査ラインが終了するまで再利用されるため、処理する走査ライン毎に一回読み出し処理をすれば良い。さらに、閾値データの読み出しは、前ラインのハーフトーンデータ生成中に読み出されれば良く、即ち、走査ライン毎のパイプライン構成とすることが可能となるため、従来の処理画素毎に読み出されていた方式に比較して、閾値データの読み出し速度が処理速度高速化のボトルネックとなることを防止できる。
【００７０】
さらに本発明の構成によれば、描画オブジェクト単位で処理するような印刷処理装置においても、閾値データの読み出し速度によって処理速度の低下を招くことがない。即ち、本発明が適用できる印刷処理装置では、文字、図形、写真をあらわす印刷情報をそれぞれの描画オブジェクトに対して独立に処理を施すことができるため、写真の上に図形があるような印刷情報に対して、ハーフトーン化を含めて最適な処理を施し、メモリ上で合成することができる。さらに、オブジェクト毎にオンラインで高速に印刷情報を処理するような印刷処理装置に適用することができ、同様の効果を得ることができる。
【００７１】
以上説明したように本発明のハーフトーン生成装置およびハーフトーン生成方法により、高精細の印刷処理装置に適用する複数のコンパレータによる並列処理で高速にハーフトーン処理を実行するハーフトーン生成において、閾値マトリクスデータメモリからの閾値データの読み出しと複数のコンパレータへの出力をパイプライン構成とすることが可能となるため、従来ボトルネックとなっていた閾値データの供給を高速に行うことが可能となった。
【図面の簡単な説明】
【図１】  本発明のハーフトーン生成装置の原理構成を示すブロック図である。
【図２】  従来の代表的なハーフトーン形成に関するハードウェア構成図である。
【図３】  本発明のハーフトーン生成装置の実施例１におけるハーフトーン生成装置のハードウェア構成例である。
【図４】  本発明のハーフトーン生成装置の実施例２におけるレジスタ手段の周辺のハードウェア構成図である。
【図５】  本発明のハーフトーン生成装置の実施例１におけるメモリ構成および閾値マトリクスデータの格納状況の説明図である。
【図６】  本発明のハーフトーン生成装置の実施例１におけるラッチ１とシフトレジスタ１の接続状況の説明図である。
【図７】  本発明のハーフトーン生成装置の実施例１におけるシフトレジスタ２のハードウェア構成の説明図である。
【図８】  本発明のハーフトーン生成装置の実施例１におけるシフトレジスタ２の閾値データのシフト前後の配置の説明図である。
【図９】  本発明のハーフトーン生成装置の実施例３における閾値データ読み出し手段３の周辺のハードウェア構成図である。
【図１０】  本発明のハーフトーン生成装置の実施例４における閾値データ読み出し手段３の周辺のハードウェア構成図である。
【図１１】  本発明のハーフトーン生成装置の実施例３におけるシフトレジスタ１０のハードウェア構成の説明図である。
【符号の説明】
１  多値画像データ
２  閾値マトリクスデータ記憶手段
３  閾値データ読み出し手段
４  レジスタ手段
５  閾値データ選択手段
６  複数の比較手段
７  ２値画像データ
２０  閾値データ読み出し制御回路
２１  閾値マトリクスデータメモリ
２２  ラッチ
２３  シフトレジスタ
２４  閾値データ選択制御回路
２５  シフトレジスタ
２６  データセレクタ
２７  コンパレータ
２８  バッファ書込み制御回路
２９  バッファメモリ
３１  レジスタ
３２  シフトレジスタ
３３  シフトレジスタ
３４  シフトレジスタ
【図１】
0003890764.tif 000002
【図２】
0003890764.tif 000003
【図３】
0003890764.tif 000004
【図４】
0003890764.tif 000005
【図５】
0003890764.tif 000006
【図６】
0003890764.tif 000007
【図７】
0003890764.tif 000008
【図８】
0003890764.tif 000009
【図９】
0003890764.tif 000010
【図１０】
0003890764.tif 000011
【図１１】
0003890764.tif 000012