(57)【特許請求の範囲】
【請求項１】
少なくとも，耐熱絶縁材料によるチップ基板の多数個を縦横並べて一体化した素材基板を，その周囲を円形縁にした丸形の形状で製造する工程，
次いで，前記丸形素材基板を真空容器内に入れ，当該丸形素材基板の表面全体に，抵抗膜用の金属膜を薄膜形成法にて形成する工程，
次いで，前記丸形素材基板を前記真空容器内から取り出すことなく当該真空容器内に入れたままの状態で，前記抵抗膜用金属膜の全体に重ねて，電極用の金属膜を薄膜形成法にて形成する工程，
次いで，前記電極用金属膜に対するホォトリソにて前記各チップ基板に所定パターンの電極を形成する工程，
次いで，前記抵抗膜用金属膜に対するホォトリソにて前記各チップ基板に所定パターンの抵抗膜を形成する工程，
次いで，前記素材基板の表面の全体に，耐熱性合成樹脂の感光性レジスト膜によるカバーコートを当該カバーコートにて前記各チップ基板における抵抗膜及び電極の全体を覆うように形成する工程，
次いで，前記感光性レジスト膜によるカバーコートのうち前記各チップ基板における電極の部分に，抜き孔をパターンの焼き付け露光及び現像にて穿設する工程，
次いで，前記各電極のうち前記抜き孔内の部分に金メッキ層を形成する工程，
次いで，各抜き孔内の部分に，端子電極用の導電性ペーストを充填しこれを加熱したのち冷却することによって，バンプ状の端子電極を前記カバーコートの表面より突出する形状にして形成する工程，
次いで，前記素材基板を各チップ基板ごとに分割する工程，
を備えていることを特徴とする薄膜型チップ抵抗器の製造方法。
【請求項２】
前記請求項１の記載において，前記丸形素材基板の材料として，アルミナセラミックを使用し，この素材基板の表面に前記抵抗膜用金属膜を形成する工程より前に，当該表面におけるガラス成分を除去する表面処理を施す工程を備えていることを特徴とする薄膜型チップ抵抗器の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，セラミック等の耐熱絶縁材製のチップ基板の表面に，抵抗膜をスパッタリング等の薄膜形成法にて薄膜状に形成して成る薄膜型のチップ抵抗器において，その製造方法に関するものである。
【０００２】
【従来の技術】
一般に，この種の薄膜型チップ抵抗器の製造に際しては，チップ基板の多数個を並べて一体化した素材基板を使用し，この素材基板における各チップ基板の部分に，抵抗膜，及びこの抵抗膜の両端に対する電極，並びに，前記抵抗膜を覆うカバーコートを形成したのち，前記素材基板を各チップ基板ごとに分割すると言う方法が採用されている。
【０００３】
この場合，従来における製造方法では，矩形にした素材基板を使用しているから，以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】
すなわち，従来，前記各チップ基板における抵抗膜及び電極を形成するに際しては，素材基板における表面に，抵抗膜用の金属膜をスパッタリング又は真空蒸着等の薄膜形成法によって形成したのち，この抵抗膜用金属膜の表面に，電極用の金属膜をスパッタリング又は真空蒸着等の薄膜形成法によって形成し，次いで，前記電極用金属膜に対して，これに重ねて感光性のレジスト膜を塗布・形成する工程，このレジスト膜に電極のパターンを焼き付け露光して現像する工程，電極用金属膜のうちレジスト膜以外の部分をエッチングにて除去する工程，前記レジスト膜を除去する工程を含むいわゆるホォトリソ法を行うことにより，所定パターンの電極を形成し，次いで，前記抵抗膜用金属膜に対して，これと前記電極の全体に重ねて感光性のレジスト膜を塗布・形成する工程，このレジスト膜に抵抗パターンを焼き付け露光して現像する工程，金属膜のうちレジスト膜以外の部分をエッチングにて除去する工程，前記レジスト膜を除去する工程を含むいわゆるホォトリソ法を行うことにより，所定パターンの抵抗膜を形成する方法が採用されている（例えば，特開平５−６８０２号公報の図５及び図６参照）。
【０００５】
また，前記各ホォトリソ法におけるレジスト膜は，素材基板を水平の状態で回転するテーブルの上面に載せ，回転しながらその中心にレジスト液を滴下し，余分のレジスト液を遠心力にて周囲に振り飛ばすことにより，所定の厚さにして塗布・形成すると言うスピンコート法が採用されている。
【０００６】
このスピンコート法において，素材基板が，前記従来のように矩形状であると，その周囲からのレジスト液の振り飛ばしが，矩形における辺の部分と角の部分とで大きく相違すると言うように，全周囲にわたって一様に行われないことにより，表面におけるレジスト膜における各所の相互間に膜厚さの厚い薄いの不揃いができ，この各所の膜厚さの不揃いにより，当該レジスト膜の現像，及びエッチングが各所において不均一になり，部分的に過不足が発生するから，抵抗膜及び電極端子が不完全であるという不良品の発生率が可成り高く，製造コストのアップを招来するのであった。
【０００７】
本発明は，この問題を解消した製造方法を提供することを技術的課題とするものである。
【０００８】
【課題を解決するための手段】
この技術的課題を達成するため本発明の製造方法は，
「少なくとも，耐熱絶縁材料によるチップ基板の多数個を縦横並べて一体化した素材基板を，その周囲を円形縁にした丸形の形状で製造する工程，
次いで，前記丸形素材基板を真空容器内に入れ，当該丸形素材基板の表面全体に，抵抗膜用の金属膜を薄膜形成法にて形成する工程，
次いで，前記丸形素材基板を前記真空容器内から取り出すことなく当該真空容器内に入れたままの状態で，前記抵抗膜用金属膜の全体に重ねて，電極用の金属膜を薄膜形成法にて形成する工程，
次いで，前記電極用金属膜に対するホォトリソにて前記各チップ基板に所定パターンの電極を形成する工程，
次いで，前記抵抗膜用金属膜に対するホォトリソにて前記各チップ基板に所定パターンの抵抗膜を形成する工程，
次いで，前記素材基板の表面の全体に，耐熱性合成樹脂の感光性レジスト膜によるカバーコートを当該カバーコートにて前記各チップ基板における抵抗膜及び電極の全体を覆うように形成する工程，
次いで，前記感光性レジスト膜によるカバーコートのうち前記各チップ基板における電極の部分に，抜き孔をパターンの焼き付け露光及び現像にて穿設する工程，
次いで，前記各電極のうち前記抜き孔内の部分に金メッキ層を形成する工程，
次いで，各抜き孔内の部分に，端子電極用の導電性ペーストを充填しこれを加熱したのち冷却することによって，バンプ状の端子電極を前記カバーコートの表面より突出する形状にして形成する工程，
次いで，前記素材基板を各チップ基板ごとに分割する工程，
を備えている。」
ことを特徴とするものである。
【０００９】
【発明の作用・効果】
多数個のチップ抵抗器を製造するに際して使用する素材基板を，前記したように，周囲を円形縁に構成した丸形素材基板を使用することにより，この丸形素材基板の表面に形成した電極用金属膜に対するホォトリソ，及び抵抗膜用金属膜に対するホォトリソに際して，レジスト膜を，前記したスピンコート法にて形成する場合に，当該素材基板の中心に滴下したレジスト液を全周囲から各所均等に振り飛ばすことができるから，レジスト膜の膜厚さを確実に各所均一にすることができる。
【００１０】
従って，本発明によると，薄膜型チップ抵抗器の製造に際し，抵抗膜及びその両端に対する電極を，ホォトリソにて形成するときにおける不良品の発生率を確実に抑制できて，製造コストを低減できる効果を有する。
【００１１】
また，請求項２に記載したように，前記丸形素材基板をアルミナセラミック製にする場合に，この素材基板の表面に，前記抵抗膜用金属膜の形成工程より前に，当該表面におけるガラス成分を除去する表面処理を施すことにより，この表面，つまり，抵抗膜を形成する部分におけるアルミナの純度を高めることができるから，抵抗膜におけるＴＣＲ（温度に対する抵抗値の変化率）が，アルミナセラミックにおけるガラス成分によって大きくなることを回避できて，ＴＣＲの小さい薄膜型チップ抵抗器を製造できる。
【００１２】
一方，前記薄膜型チップ抵抗器には，これをプリント基板等に対して半田付けするための端子電極が必要である。
【００１３】
この場合には，前記請求項１に記載したように，電極を形成する工程及び抵抗膜を形成する工程に次いで，前記素材基板の表面の全体に，耐熱性合成樹脂の感光性レジスト膜によるカバーコートを当該カバーコートにて前記各チップ基板における抵抗膜及び電極の全体を覆うように形成する工程，前記感光性レジスト膜によるカバーコートのうち前記各チップ基板における電極の部分に，抜き孔をパターンの焼き付け露光及び現像にて穿設する工程，及び前記各抜き孔内の部分に，端子電極用の導電性ペーストを充填しこれを加熱したのち冷却することによって，バンプ状の端子電極を前記カバーコートの表面より突出する形状にして形成する工程付加することにより，前記端子電極をバンプの形態にして提供することができる。
しかも，端子電極をバンプの形態にする場合において，カバーコートを，耐熱性合成樹脂による感光性レジスト膜にして，これに対するパターンの焼き付け・現像によって，前記バンプ状の端子電極を設けるための抜き孔を形成するものであることにより，前記カバーコートに対して前記バンプ状の端子電極用抜き孔を穿設することのために，当該カバーコートの表面に感光性レジスト膜を形成して，これに抜き孔パターンの焼き付け露光及び現像後においてエッチング処理することを省略できるから，製造コストを更に低減できる。
【００１４】
【発明の実施の形態】
以下，本発明の実施の形態を図面に従って説明する。
【００１５】
図面のうち図１〜図２１は，本発明に至る以前の参考例を示す。
【００１６】
この図において，符号Ａは，粒径が１ミクロン以下の粒子によるアルミナセラミック製の素材基板を示し，この素材基板Ａは，図１及び図２に示すように，長さＬで幅がＷのチップ基板１の多数個を縦横に並べて一体化して成り，且つ，その周囲を円形縁にした丸形の形状に構成され，また，この丸形素材基板Ａにおける周囲の一部には，オリフラＡ′が設けられている。
【００１７】
前記素材基板Ａを，水酸化カリウム１〜３ｗｔ％の水溶液にて脱脂したのち，純水で洗浄し，次いで，硝酸とふっ酸と水とを同じ比率で混合した洗浄液に１〜５分程度浸漬したのち純水で洗浄することを行うことにより，前記素材基板Ａの表面におけるガラス成分を除去する。
【００１８】
次いで，前記素材基板Ａの表面全体に，図３に示すように，例えばタンタル等による抵抗膜用金属膜２と，これに重ねて例えばニッケル・銅合金等による電極用金属膜３とを，スパッタリング又は真空蒸着等の薄膜形成法にて形成する。
この場合，前記電極用金属膜３を形成するに際しては，先づ，素材基板Ａをこれに抵抗膜用金属膜２を形成するときに使用した真空容器から取り出すことなく，この真空容器内に入れたままの状態で，前記抵抗膜用金属膜２の形成に引き続いてこれに重ねて形成するという方法が採用される。
【００１９】
次いで，前記素材基板Ａの表面全体に，図４に示すように，感光性のレジスト膜４を形成し，このレジスト膜４に，図５に示すように，予め後述する電極６のパターンを形成したホォトマスク５を使用して焼き付け露光したのち，図６に示すように，現像し，そして，前記電極用金属膜３のうちレジスト膜４にて覆われていない部分をエッチングにて除去したのち，前記レジスト膜４を除去するというホォトリソを行うことにより，図７及び図８に示すように，素材基板Ａにおける各チップ基板１の箇所に左右一対の電極６を形成する。
【００２０】
なお，この電極６を形成するためのホォトリソにおけるエッチングは，このエッチングに際して抵抗膜用金属膜２を腐食することがないようなエッチング液，例えば，硝酸５−酢酸５−硫酸２−水１の水溶液を使用する。
【００２１】
次いで，前記素材基板Ａの表面全体に，図９に示すように，感光性のレジスト膜７を形成し，このレジスト膜７に，予め後述する抵抗膜９のパターンを形成したホォトマスク８を使用して焼き付け露光したのち現像し，そして，前記抵抗膜用金属膜２のうちレジスト膜７にて覆われていない部分を，例えば，ふっ酸等のエッチング液によるエッチングにて除去したのち，前記レジスト膜７を除去するというホォトリソを行うことにより，図１０及び図１１に示すように，素材基板Ａにおける各チップ基板１の箇所に抵抗膜９を形成する。
【００２２】
なお，この抵抗膜９を形成するに際しては，この抵抗膜９を，例えば，図２１に示すように，その両端に隣接する長さＬ１の第１部分９ａと，これ以外で中央の位置する長さＬ２の第２部分９ｂとによって構成し，前記両第１部分９ａを，細長でジグザグ状にした高抵抗の微細パターンにして形成する。
【００２３】
ところで，前記電極６を形成するためのホォトリソ，及び前記抵抗膜９を形成するためのホォトリソにおいて，素材基板Ａの表面全体にレジスト膜４，７を形成するに際しては，図２２に示すように，前記素材基板Ａを水平の状態で回転するテーブルＢの上面に載せ，回転しながらその中心にレジスト液をノズルＣから滴下し，余分のレジスト液を遠心力にて周囲に振り飛ばすというスピンコート法が採用される。
【００２４】
この場合において，前記素材基板Ａを，前記したように，その周囲を円形縁に構成した丸形にしたことにより，この丸形素材基板Ａの中心に滴下したレジスト液のうち余分のものは，全周囲から各所均等に振り飛ばされることになるから，レジスト膜４，７の膜厚さを確実に各所均一にすることができるのである。
【００２５】
次いで，前記各チップ基板１における抵抗膜９の抵抗を測定しながら，その抵抗値が所定の抵抗値になるように当該抵抗膜９のうち第２部分９ｂにトリミング溝９ｂ′を刻設するというトリミングを行う。
【００２６】
このトリミングが完了すると，前記素材基板Ａの表面全体に，図１２に示すように，ガラス又は耐熱性合成樹脂或いは酸化シリコン（ＳｉＯ2)によるカバーコート１０を形成し，このカバーコート１０の表面に，図１３に示すように，感光性のレジスト膜１１を形成し，このレジスト膜１１に，図１４に示すように，予め後述する抜き孔１３のパターンを形成したホォトマスク１２を使用して焼き付け露光したのち，図１５に示すように，現像し，そして，前記カバーコート１０のうちレジスト膜１１にて覆われていない部分をエッチングにて除去したのち，前記レジスト膜１１を除去するというホォトリソを行うことにより，図１６に示すように，前記カバーコート１０のうち各電極６の箇所に，当該電極６の一部を露出する抜き孔１３を穿設する。
【００２７】
次いで，前記各電極６のうち前記抜き孔１３内の部分に，金メッキ層１４を無電解メッキ法等にて形成したのち，前記各抜き孔１３内に，図１７に示すように，錫又は半田等の導電性ペースト１５をスクリーン印刷等にて充填し，その溶融温度より高い温度に加熱したのち冷却することにより，前記各抜き孔１３内に，電極６に接合した端子電極１６を，図１８に示すように，カバーコート１０の表面より突出するバンプの形態にして形成する。
【００２８】
そして，前記素材基板Ａを，各チップ基板１の相互間における縦方向の境界線Ａ１及び横方向の境界線Ａ２に沿ってダイシングカッターにて切断して，図１９に示すように，各チップ基板１ごとに分割することにより，多数個の薄膜型チップ抵抗器を得るのである。
【００２９】
なお，前記素材基板Ａを縦方向の境界線Ａ１及び横方向の境界線Ａ２に沿って切断することは，この素材基板Ａの裏面に，図１９に二点鎖線で示すように，エキスパンションシートＤを貼り付け，この状態で行い，この切断後において，各チップ基板１を前記エキスパンションシートＤから剥離するようにする。
【００３０】
図２０及び図２１は，前記した工程を経て製造された薄膜型チップ抵抗器２０の構造を示す図である。
【００３１】
この薄膜型チップ抵抗器２０は，長さＬで幅がＷのチップ基板１の表面（下面）に，タンタル等による薄膜の抵抗膜９が，チップ基板１の一端から他端に向かって延びるように形成され，この抵抗膜９の両端に，良導電性金属による電極６が形成され，この両電極６の表面には，端子電極１６がバンプの形態にして設けられ，そして，前記チップ基板１の表面に，前記抵抗膜９及び両電極６を覆うカバーコート１０が形成された構成になっている。
【００３２】
なお，前記端子電極１６は，一つの電極６について二つずつ設けられている。
【００３３】
前記した製造方法において，本発明者達の実験によると，アルミナセラミック製の素材基板１の場合において，その表面に対して，前記したように，表面におけるガラス成分を除去する表面処理を行うことにより，抵抗膜９におけるＴＣＲを，約±１００ｐｐｍ／℃から約±１５ｐｐｍ／℃程度に小さくすることができ，また，素材基板１を粒径が１ミクロン以下の粒子によるアルミナセラミックにすることにより，抵抗膜９の第１部分９ａにおけるパターンの幅を１ミクロンにすることができ，更なる微細化と，幅寸法の精度の向上とを達成できるのであった。
【００３４】
次に，この参考例をもとにして，本発明における実施の形態を図２３〜図２６に示す。
【００３５】
本発明における実施の形態は，各チップ基板１に抵抗膜９を形成するまでの各工程，及び，素材基板Ａを図１９に示すように各チップ基板１ごとに分割する工程においては，前記参考例の場合と同じであるが，前記抵抗膜９を形成する工程と，図１９に示す素材基板Ａを各チップ基板１ごとに分割する工程との間に，
前記素材基板１の表面全体に，図２３に示すように，カバーコートとして耐熱性合成樹脂による感光性レジスト膜１０′を，当該レジスト膜１０′にて抵抗膜９及各電極６の全体を覆うように形成する工程，
このレジスト膜１０′，図２４に示すように，予め抜き孔１３のパターンを形成したホォトマスク１２を使用して焼き付け露光したのち現像することにより，図２５に示すように，このレジスト膜１０′のうち前記各電極６の箇所に，当該電極６の一部を露出する抜き孔１３を穿設する工程，
前記各電極６のうち前記抜き孔１３内の部分に，前記参考例の場合と同様に，金メッキ層１４を形成する工程，
前記各抜き孔１３内に錫・鉛合金等の導電性ペーストをスクリーン印刷等にて充填し，その溶融温度より高い温度に加熱したのち冷却することにより，図２６に示すように，前記各抜き孔１３内に，電極６に接合した端子電極１６を，前記レジスト膜１０′の表面より突出するバンプの形態にして形成する工程，
を加えたものであり，その他の工程は，前記参考例の場合と同様である。
【００３６】
すなわち，本発明における実施の形態においては，前記参考例におけるカバーコート１０を，耐熱性合成樹脂による感光性レジスト膜１０′にして，これに対するパターンの焼き付け・現像によって，バンプ状の端子電極１６を設けるための抜き孔１３を形成するものであって，前記参考例の場合に比べて，カバーコートに加えて感光性レジスト膜を形成すること，及び，焼き付け露光・現像後においてエッチング処理することを省略できるから，製造コストを更に低減できるのである。
【図面の簡単な説明】
【図１】  本発明に至る以前の参考例において使用する素材基板を示す斜視図である。
【図２】  図１のII−II視拡大断面図である。
【図３】  前記素材基板の表面に抵抗膜用金属膜と電極用金属膜とを形成した拡大断面図である。
【図４】  前記素材基板の表面に電極形成用のレジスト膜を形成した拡大断面図である。
【図５】  前記図４のレジスト膜に露光している状態を示す拡大断面図である。
【図６】  前記図４のレジスト膜を現像した状態を示す拡大断面図である。
【図７】  前記素材基板に電極を形成した状態を示す斜視図である。
【図８】  図７のVIII−VIII視拡大断面図である。
【図９】  前記素材基板の表面に抵抗膜形成用のレジスト膜を形成した拡大断面図である。
【図１０】前記素材基板に抵抗膜を形成した状態を示す斜視図である。
【図１１】図１０のXI−XI視拡大断面図である。
【図１２】前記素材基板の表面にカバーコートを形成した拡大断面図である。
【図１３】前記図１２のカバーコートに抜き孔形成用のレジスト膜を形成した拡大断面図である。
【図１４】前記図１３のレジスト膜に露光している状態を示す拡大断面図である。
【図１５】前記図１３のレジスト膜を現像した状態を示す拡大断面図である。
【図１６】前記図１２のカバーコートに抜き孔を穿設した状態を示す拡大断面図である。
【図１７】前記カバーコートの抜き孔に導電性ペーストを充填した状態を示す拡大断面図である。
【図１８】前記抜き孔にバンプ状の端子電極を形成した状態を示す拡大断面図である。
【図１９】前記素材基板を各チップ基板ごとに切断した状態を示す拡大断面図である。
【図２０】前記参考例によって製造した薄膜型チップ抵抗器の拡大縦断正面図である。
【図２１】前記図２０の一部切欠底面図である。
【図２２】前記素材基板の表面にレジスト膜を形成している状態を示す縦断正面図である。
【図２３】本発明における実施の形態においてカバーコートとしてレジスト膜を形成した状態を示す拡大断面図である。
【図２４】前記図２３のレジスト膜に露光している状態を示す拡大断面図である。
【図２５】前記図２３のレジスト膜に抜き孔を穿設した状態を示す拡大断面図である。
【図２６】前記図２５の抜き孔にバンプ状の端子電極を形成した状態を示す拡大断面図である。
【符号の説明】
Ａ                      素材基板
１                      チップ基板
２                      抵抗膜用金属膜
３                      電極用金属膜
４                      電極形成用レジスト膜
５                      電極形成用ホォトマスク
６                      電極
７                      抵抗膜形成用レジスト膜
８                      抵抗膜形成用ホォトマスク
９                      抵抗膜
１０，１０′，１０″    カバーコート
１３                    抜き孔
１６                    端子電極としてのバンプ
【図１】
0003928763.tif 000002
【図２】
0003928763.tif 000003
【図３】
0003928763.tif 000004
【図４】
0003928763.tif 000005
【図５】
0003928763.tif 000006
【図６】
0003928763.tif 000007
【図７】
0003928763.tif 000008
【図８】
0003928763.tif 000009
【図９】
0003928763.tif 000010
【図１０】
0003928763.tif 000011
【図１１】
0003928763.tif 000012
【図１２】
0003928763.tif 000013
【図１３】
0003928763.tif 000014
【図１４】
0003928763.tif 000015
【図１５】
0003928763.tif 000016
【図１６】
0003928763.tif 000017
【図１７】
0003928763.tif 000018
【図１８】
0003928763.tif 000019
【図１９】
0003928763.tif 000020
【図２０】
0003928763.tif 000021
【図２１】
0003928763.tif 000022
【図２２】
0003928763.tif 000023
【図２３】
0003928763.tif 000024
【図２４】
0003928763.tif 000025
【図２５】
0003928763.tif 000026
【図２６】
0003928763.tif 000027