(57)【特許請求の範囲】
【請求項１】
複数チャネルのパケットを伝送する伝送システムに於ける信号断検出装置に於いて、
前記複数チャネルの各チャネルを順に繰り返し選択するチャネル指定カウンタと、
受信したパケットの到着時刻をチャネル毎に格納するメモリと、
前記チャネル指定カウンタにより指定されたチャネルについて、前記メモリに既に格納されたパケット到着時刻を用いてパケット到着間隔が判定時間間隔を超えているか否かを判定し、超えている場合に、該チャネルの信号断と判定する信号断判定部と
を備えたことを特徴とする信号断検出装置。
【請求項２】
前記信号断判定部は、前記チャネル指定カウンタにより指定されたチャネルの他に、パケット到着を契機として該到着したチャネルについての判定も行う構成を有することを特徴とする請求項１記載の信号断検出装置。
【請求項３】
前記チャネル指定カウンタは、チャネル指定の周期に相当するｋ値をチャネル対応に設定したｋ値レジスタと、前記チャネル指定の周期に相当する周期でインクリメントするインクリメント回路と、前記チャネル指定の周期又は該周期より短い周期の信号を分周する分周回路と、前記ｋ値レジスタからのｋ値に従った前記分周回路の分周出力信号を有効イネーブル信号として前記インクリメント回路に入力し、該インクリメント回路の内容をチャネル指定情報として出力させる為のセレクタとを備えたことを特徴とする請求項１記載の信号断検出装置。
【請求項４】
複数チャネルのパケットを伝送する伝送システムに於ける信号断検出方法に於いて、
前記複数チャネルのそれぞれについてパケットの到着時刻をチャネル対応にメモリに格納する過程と、
前記複数チャネルのそれぞれをチャネル指定カウンタにより順次指定し、該チャネル指定カウンタにより指定されたチャネルについて、前記メモリに格納したパケットの到着時刻と現在時刻との差が、信号断判定間隔より大きい時に、当該チャネルの信号断と判定する過程を含む
ことを特徴とする信号断検出方法。
【請求項５】
前記複数のチャネルに対する前記チャネル指定カウンタによるチャネル指定の周期を、チャネル対応に選択設定する過程を含むことを特徴とする請求項４記載の信号断検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送信側と受信側との間の伝送路を介して複数チャネルのパケット（固定長のＡＴＭセルを含む）を伝送する伝送システムに於ける信号断検出装置及び信号断検出方法に関する。
【０００２】
【従来の技術】
各種の伝送システムに於いて、信頼性を向上する為に、伝送路も二重化したシステムが知られている。又伝送方式としても各種知られており、例えば、パケット伝送に於いて標準化されているＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｓｆｅｒ  Ｍｏｄｅ；非同期伝送モード）方式は、５バイトのヘッダ部と、４８バイトのデータ部とによる５３バイト長のセルとして音声情報，画像情報等の各種のデータを伝送することができる。そのヘッダ部は、ＶＰＩ（Ｖｉｒｔｕａｌ  Ｐａｔｈ  Ｉｄｅｎｔｉｆｉｅｒ；仮想パス識別子）とＶＣＩ（ＶｉｒｔｕａｌＣｈｓｎｎｅｌ  Ｉｄｅｎｔｉｆｉｅｒ；仮想チャネル識別子）とを含み、ＡＴＭセルの宛先を示すものである。以下パケットとして、ＡＴＭセルについて説明する。
【０００３】
前述のＡＴＭセルの伝送システムに於いては、ユーザが使用するセル以外に、システム管理用等のセルを一定時間間隔で伝送するもので、フレームセルと称されるものである。このフレームセルを監視することにより、信号断検出を行うことができる。
【０００４】
図１１は伝送システムの概要説明図であり、５１は送信部、５２はＡＴＭネットワーク、５３は受信部、５４は制御監視部（ＯＰＳ）、５５はセル化部、５６はフレーム生成部、５７はフレームセル挿入部、５８はコピー部を示す。各チャネル＃１〜＃ｎの送信データは、それぞれのセル化部５５に於いて例えば４８バイトの一定長に分割し、制御監視部５４からの宛先情報として、ヘッダ部にＶＰＩ，ＶＣＩを付加してＡＴＭセルとする。即ち、ユーザのデータをセル化して伝送することができるもので、ユーザセルと称するものである。
【０００５】
又フレーム生成部５６は、一定時間間隔でフレームセルを生成し、フレームセル挿入部５７は、フレームセルをユーザセル間に挿入して送出する。コピー部５８は、メモリ等を用いてユーザセル及びフレームセルをコピーして、ＡＴＭネットワーク５２の０系と１系との伝送路に送出する。なお、送信部５１のコピー部５８の後段に於いて、各チャネル＃１〜＃ｎのユーザセル及びフレームセルを多重化してＡＴＭネットワーク５２に形成された０系と１系との伝送路に送出する構成が一般的であり、その詳細は図示を省略している。
【０００６】
受信部５３は、チャネル＃１〜＃ｎ対応の構成を有し、前述のように、多重化して伝送した場合は、ＡＴＭネットワークの０系及び１系の伝送路を介して受信したユーザセル及びフレームセルをヘッダ部のＶＰＩ，ＶＣＩを基にチャネル対応に分離して、チャネル対応の受信部に入力することになる。そして受信部５３は、０系と１系との何れか一方を選択して受信処理し、送信データと同様の受信データに復元する。
【０００７】
図１２は受信部の要部説明図であり、６１はセレクタ、６２は読出制御部、６３はセレクタ制御部、６４ａ，６４ｂは位相合わせバッファ、６５ａ，６５ｂは信号断検出部、６６ａ，６６ｂはフレームセル抽出部、６７ａ，６７ｂはフレームセル廃棄部を示す。
【０００８】
０系の伝送路を介して受信したＡＴＭセルは、信号断検出部６５ａと位相合わせバッファ６４ａとに入力され、又１系の伝送路を介して受信したＡＴＭセルは、信号断検出部６５ｂと位相合わせバッファ６４ｂとに入力される。ＡＴＭネットワーク５２（図９参照）に形成される０系と１系との伝送路は、異なる経路となるから、その伝送遅延時間も異なることになる。そこで、位相合わせバッファ６４ａ，６４ｂに一旦蓄積し、フレームセル抽出部６６ａ，６６ｂによるフレームセルの抽出タイミングを基に、読出制御部６２により、０系と１系との同一のＡＴＭセルを位相合わせバッファ６４ａ，６４ｂから同時に読出してセレクタ６１に入力する。
【０００９】
セレクタ制御部６３は、正常時は、０系と１系との何れか一方をセレクタ６１により選択するように制御し、信号断検出部６５ａ，６５ｂによる信号断検出信号により、ＡＴＭセルのタイミングに合わせて、セレクタ６１による切替えを制御する。又フレームセル廃棄部６７ａ，６７ｂは、ユーザセルではないフレームセルを識別して廃棄する。
【００１０】
図１３は従来例の信号断検出部の説明図であり、７１はカウンタ、７２は信号断判定部、７３は信号断判定間隔設定部、７４は制御監視部（図１１の制御監視部５４に相当）を示す。制御監視部７４から信号断判定間隔設定部７３に判定間隔を設定し、又フレームセルの到着検出によりカウンタ７１に初期値をロードし、図示を省略したクロック信号のカウントを行い、このカウンタ７１のカウント値が、信号断判定間隔設定部７３に設定された判定間隔を超えたか否かを信号断判定部７２に於いて判定し、超えた場合に信号断検出信号を送出する。
【００１１】
【発明が解決しようとする課題】
従来例の伝送システムの受信部は、例えば、チャネル対応に、図１２に示す構成を備えており、更に、０系と１系とに対応した信号断検出部６５ａ，６５ｂを備えている。又信号断検出部のカウンタ７１は、信号断判定間隔以上の値までクロック信号をカウントする構成が必要であるから、比較的回路規模が大きいものである。そして、１チャネル対応に２個の信号断検出部６５ａ，６５ｂを備えており、従って、チャネル数の２倍の個数の信号断検出部を必要とし、チャネル数が多くなると、信号検出部の構成について回路規模が飛躍的に大きくなり、大規模集積回路（ＶＳＬＩ）によっても実現が困難となる問題がある。
【００１２】
本発明は、回路規模を縮小し、且つチャネル対応の信号断検出を可能とすることを目的とする。
【００１３】
【課題を解決するための手段】
本発明の信号断検出装置は、図１を参照して説明すると、複数チャネルのパケットを伝送する伝送システムに於ける信号断検出装置であって、複数チャネル＃１〜＃ｎの各チャネルを順に繰り返し選択するチャネル指定カウンタ１と、受信したパケットの到着時刻をチャネル毎に格納するメモリ２と、チャネル指定カウンタ１により指定されたチャネルについて、メモリ２に既に格納されたパケット到着時刻を用いてパケット到着間隔が判定時間間隔を超えているか否かを判定し、超えている場合に、該チャネルの信号断と判定する信号断判定部４とを備えている。
【００１４】
又信号断判定部４は、チャネル指定カウンタ１により指定されたチャネルの他に、パケット到着を契機として該到着したチャネルについての判定も行う構成を有することができる。又チャネル指定カウンタ１は、チャネル指定の周期に相当するｋ値をチャネル対応に設定したｋ値レジスタと、チャネル指定の周期に相当する周期でインクリメントするインクリメント回路と、チャネル指定の周期又は該周期より短い周期の信号を分周する分周回路と、ｋ値レジスタからのｋ値に従った分周回路の分周出力信号を有効イネーブル信号として、インクリメント回路に入力し、このインクリメント回路の内容をチャネル指定情報として出力させる為のセレクタとを備えることができる。
【００１５】
又本発明の信号断検出方法は、複数チャネルのパケットを伝送する伝送システムに於ける信号断検出方法であって、複数チャネル＃１〜＃ｎのそれぞれについてパケットの到着時刻をチャネル対応にメモリ２に格納する過程と、複数チャネル＃１〜＃ｎのそれぞれをチャネル指定カウンタ１により順次指定し、このチャネル指定カウンタ１により指定されたチャネルについて、メモリ２に格納したパケットの到着時刻と現在時刻との差が、信号断判定間隔より大きい時に、当該チャネルの信号断と判定する過程を含むものである。又複数のチャネル＃１〜＃ｎに対するチャネル指定カウンタ１によるチャネル指定の周期を、チャネル対応に選択設定する過程を含むことができる。
【００１６】
【発明の実施の形態】
図１は本発明の第１の実施の形態の説明図であり、１はチャネル指定カウンタ、２はメモリ、３は現在時刻を示すカウンタ、４は信号断判定部、５は信号断判定間隔設定部、６は制御監視部、７は書込制御部、８は加算部、９は差分計算部を示す。この構成は、０系と１系との複数チャネル＃１〜＃ｎに対して共通としている。
【００１７】
０系と１系との伝送路を介してそれぞれ多重化されたＡＴＭセルを受信して、それぞれのヘッダ部のＶＰＩ，ＶＣＩを基に、複数チャネル＃１〜＃ｎの０系と１系とのフレームセルを検出する。このフレームセルの検出手段は、既に知られている手段を適用することができる。そして、チャネル＃１〜＃ｎの０系と１系対応のフレームセルの検出情報を書込制御部７に入力する。書込制御部７は、フレームセルの検出情報が入力された時点のカウンタ３のカウント内容を、フレームセル到着時カウンタ値としてメモリ２に書込む。このメモリ２は、０系のチャネル＃１〜＃ｎと１系のチャネル＃１〜＃ｎとに対応した領域を有し、受信検出したフレームセルが０系か１系か更に何れのチャネルかを識別して、対応するメモリ２の領域に書込むことにより、各チャネル対応の領域には、最新のフレームセル到着時カウンタ値が格納されることになる。
【００１８】
又チャネル指定カウンタ１は、ｎ個のチャネル数に対して、２×ｎの最大カウント値の構成を有し、例えば、メモリ２の０系のチャネル＃１〜＃ｎ対応領域のアドレスを示すカウンタの値の次に、メモリ２の１系のチャネル＃１〜＃ｎ対応領域のアドレスを示すカウンタの値を出力する。従って、チャネル指定カウンタ１が順次カウントアップするカウンタ値に従ってメモリ２からチャネル対応のフレームセル到着時カウンタ値が読出されて、信号断判定部４の加算部８に入力される。
【００１９】
加算部８は、信号断判定間隔設定部５に設定された信号断判定間隔値と、メモリ２から読出したフレーム到着時カウンタ値とを加算して、差分計算部９に入力する。差分計算部９は、現在時刻を示すカウンタ３の値との差分を求める。即ち、フレームセル到着時刻からの現在時刻までの間が、信号断判定間隔時間を超えているか否かを判定することになり、差分計算部９による差分値が正の場合は信号断ではなく、負の場合は信号断と判定する。この信号断検出信号にチャネル情報を付加することもできる。それにより、チャネル対応の受信部に対して信号断検出信号を入力することができる。このように、複数チャネルの０系と１系との二重化された伝送路を介して受信したＡＴＭセルについての信号断検出の構成を共通化するものであるから、回路規模を縮小可能とすることができる。
【００２０】
図２は本発明の第１の実施の形態の信号断判定動作説明図であり、０系のチャネル＃１〜＃ｎについてチャネル指定カウンタ１によるチャネル指定タイミング毎に、メモリ格納情報読出しとして示すように、メモリ２からフレーム到着時カウンタ値を読出して、信号断か否かを判定し、０系についての判定が終了すると、次は、１系のチャネル＃１〜＃ｎについて、同様に、チャネル指定カウンタ１によるチャネル指定のタイミング毎に、メモリ２からフレーム到着時カウンタ値を読出して、信号断か否かを判定する。この動作を継続して繰り返すものである。なお、時間「Ｔ」は、チャネル指定カウンタ１によるチャネル指定間隔時間を示す。
【００２１】
図３は信号断判定時刻の説明図であり、或るチャネルの０系又は１系に対しては、ｎ個のチャネル数の場合、２×Ｔ×ｎの時間間隔で、チャネル指定カウンタ１により指定されて信号断判定を行うものである。例えば、フレームセル到着から次の信号断判定時刻までの時間間隔がｔ１，ｔ２の場合、信号断判定間隔以下の時間間隔であるとすると、この時間間隔ｔ１，ｔ２に対しては信号断ではないと判定する。しかし、フレームセルは、前述のように、正常時は、信号断判定間隔以下の所定間隔で到着するものであるが、例えば、フレームセルが到着しない時間間隔ｔ３のように、途中にフレームセルが到着しない場合でも、前述のように、信号断判定時刻が２×Ｔ×ｎの周期で行われることから、信号断と判定しない場合が生じる。
【００２２】
そこで、フレームセル到着毎に信号断判定を行う構成とすることができる。即ち、図４に示す構成とすることができる。同図は本発明の第２の実施の形態の説明図であり、図１と同一符号は同一名称の部分を示し、書込制御部７は、０系，１系の総てのチャネルについて、フレームセル到着を検出すると、そのフレームセルのチャネル情報（０系，１系とチャネル＃１〜＃ｎの情報）を基にメモリ２から前回のフレームセルの到着時刻を示すフレームセル到着時カウンタ値を読出して信号断判定部４に入力する。そして、そのフレームセル到着時のカウンタ３の内容を、今回のフレームセル到着時カウンタ値として、メモリ２のチャネル対応の領域に書込む。従って、チャネル指定カウンタ１によるチャネル指定時と、フレームセル到着時とに於いて、信号断判定部４は、加算部８と差分計算部９とよる演算結果により、信号断か否かを判定することができる。
【００２３】
図５は本発明の第２の実施の形態の処理説明図であり、フレームセル到着を監視し（ａ１）、フレームセルが到着すると、そのチャネル情報を用いてメモリ２からフレームセル到着時カウンタ値を読出し（ａ２）、又現在時刻を示すカウンタ値を出力するカウンタ（ａ４）のカウンタ値をメモリに書込み（ａ３）、前回のカウンタ値と今回のカウンタ値とを比較し、信号断判定間隔を超えているか否かを判断し（ａ５）、超えている場合は、信号断と判定する。又チャネル指定カウンタによる信号断判定間隔毎に（ａ６）、前回のカウンタ値と今回のカウンタ値とを比較して、信号断判定間隔を超えているか否かを判断する（ａ５）。即ち、チャネル指定カウンタ１によるチャネル指定時と、フレームセル到着時とに於いて信号断判定を行うことにより、迅速に且つ確実に信号断を検出することができる。
【００２４】
図６は本発明の第３の実施の形態の信号断判定動作説明図であり、メモリ格納情報読出しとして示すように、各チャネル＃１〜＃ｎに対して、例えば、０系について信号断か否かを判定し、次に１系について信号断か否かを判定する。この場合、メモリ２のフレームセル到着時カウンタ値を格納する領域を、図１又は図４に示すように、チャネル＃１〜＃ｎの０系と、チャネル＃１〜＃ｎの１系との領域とするものではなく、例えば、チャネル＃１の０系と１系との領域の次に、チャネル＃２の０系と１系との領域を配置し、次に、チャネル＃３の０系と１系との領域を配置し、以下同様に、チャネル＃ｎの０系と１系との領域を配置し、書込制御部７は、カウンタ３によるフレームセル到着時カウンタ値を、フレームセルの到着したチャネルの０系か１系かに対応した領域に書込む。それにより、チャネル指定カウンタ１によって、例えば、チャネル＃１の０系の領域から前回のフレームセル到着時カウンタ値を読出して、チャネル＃１の０系の信号断か否かを判定し、次に、同じチャネル＃１の１系の領域から前回のフレームセル到着時カウンタ値を読出して、チャネル＃１の１系の信号断か否かを判定する。
【００２５】
図７は信号断と検出タイミングとの説明図であり、実際の０系信号断と、それより時間的に遅れた１系信号断との場合に、信号状態は、両系正常の次に０系信号断、次に両系信号断、次に１系信号断となる。図１及び図２に示す実施の形態に於いては、ａに示すように、０系検出タイミングの次に、ｎ×Ｔ時間後に１系検出タイミングとなり、両系信号断の検出は、０系の各チャネル＃１〜＃ｎに対する検出タイミング後の１系検出タイミングに於いて行われることになる。
【００２６】
これに対して、図６に示す実施の形態に於いては、ｂに示すように、０系検出タイミングの次にチャネル指定カウンタ１の時間間隔Ｔ後に１系検出タイミングとなるから、０系信号断検出後、直ぐに両系信号断を検出することができる。
【００２７】
図８は本発明の第４の実施の形態のチャネル指定カウンタの説明図であり、２１はチャネル指定カウンタ、２２はｋ値レジスタ、２３は分周回路、２４はセレクタ、２５はインクリメント回路を示す。この実施の形態は、複数のチャネルを順次指定することも可能であるが、チャネル対応の伝送速度等に従って信号断検出間隔を異なるように設定できるものである。
【００２８】
その為に、チャネル対応にｋ値（ｋ＝２以上の整数値）をｋ値レジスタ２２に設定し、このｋ値によりセレクタ２４を制御して、有効イネーブル信号をインクリメント回路２５に入力する。このインクリメント回路２５は、チャネル指定の基本周期に従ってインクリメントするカウンタに相当し、そのインクリメント内容をチャネル情報としてｋ値レジスタ２２からｋ値を読出すアドレス情報とし、又有効イネーブル信号が入力された時のインクメント内容をチャネル指定情報として、信号断判定部４（図１参照）に入力する。
【００２９】
又分周回路２３は、チャネル指定の周期又は該周期より短い周期の信号を分周し、１／２，１／３，１／４，１／５，・・・１／ｎの分周出力信号をセレクタ２４に入力する。セレクタ２４は、ｋ値に従った分周出力信号を有効イネーブル信号とするもので、例えば、ｋ＝５に設定したチャネルについては、１／５の分周出力信号のタイミングで有効イネーブル信号がインクリメント回路２５に入力されて、その時のｋ値レジスタ２２をアクセスしたチャネル情報がチャネル指定情報として、信号断判定部４に入力される。
【００３０】
従って、ｋ値レジスタ２２に設定するｋ値が大きい程、そのチャネルに対する指定の回数が少なくなり、反対にｋ値が小さい程、そのチャネルに対する指定の回数が多くなる。即ち、ｋ回に１回の割合で信号断判定を行うことを示すものである。従って、低速伝送チャネル対応のｋ値を大きくし、高速伝送チャネル対応のｋ値を小さくしてｋ値レジスタ２２に設定することにより、低速伝送チャネルに対する信号断検出タイミングを、高速伝送チャネルに対する信号断検出タイミングに振り分けることもできる。
【００３１】
図９はチャネル指定カウンタの動作フローチャートを示し、時間Ｔは、チャネル指定の基本周期の時間を示し、インクリメント回路２５は、この時間Ｔ毎にインクリメントし（ｂ１）、そのインクリメントした内容をチャネル情報として、ｋ値レジスタ２２をアクセスしてｋ値を読出し（ｂ２）、そのｋ値によりセレクタ２４の選択制御を行い（ｂ３）、イネーブル有効か否かを判定し（ｂ４）、無効の場合はステップ（ｂ１）に移行し、有効の場合は、インクリメント内容をチャネル指定情報として出力する（ｂ５）。なお、時間Ｔを、チャネル指定の基本周期より短い時間とすることにより、ｎ個のチャネルを順次指定する周期内に、例えば、高速伝送チャネルを複数回指定し、他の低速伝送チャネルを複数周期で１回指定するように制御することができる。
【００３２】
図１０は分周出力信号とｋ値との説明図であり、分周回路２３の１／２，１／３，１／４，１／５，１／ｎの分周出力信号の一例を示し、ｋ値レジスタ２２に設定したｋ＝５のｋ値の場合、１／５の分周出力信号が有効イネーブル信号としてインクリメント回路２５に入力されて、その時のインクリメント回路２５の内容がチャネル指定情報となり、又ｋ＝３に設定したチャネルに対しては、１／３の分周出力信号が有効イネーブル信号としてインクリメント回路２５に入力され、その時のインクリメント回路２５の内容がチャネル指定情報となる。この場合、ｋ値レジスタ２２をアクセスしたチャネル情報が、信号断検出の為のチャネル指定情報となる。従って、ｋ値レジスタ２２に設定するチャネル対応のｋ値により、信号断検出の頻度を設定することが可能となり、又チャネル対応に同一のｋ値を設定すれば、各チャネルは同一の周期で指定することも可能となる。
【００３３】
（付記１）複数チャネルのパケットを伝送する伝送システムに於ける信号断検出装置に於いて、前記複数チャネルの各チャネルを順に繰り返し選択するチャネル指定カウンタと、受信したパケットの到着時刻をチャネル毎に格納するメモリと、前記チャネル指定カウンタにより指定されたチャネルについて、前記メモリに既に格納されたパケット到着時刻を用いてパケット到着間隔が判定時間間隔を超えているか否かを判定し、超えている場合に、該チャネルの信号断と判定する信号断判定部とを備えたことを特徴とする信号断検出装置。
（付記２）前記信号断判定部は、前記チャネル指定カウンタにより指定されたチャネルの他に、パケット到着を契機として該到着したチャネルについての判定も行う構成を有することを特徴とする付記１記載の信号断検出装置。
【００３４】
（付記３）前記チャネル指定カウンタは、チャネル指定の周期に相当するｋ値をチャネル対応に設定したｋ値レジスタと、前記チャネル指定の周期に相当する周期でインクリメントするインクリメント回路と、前記チャネル指定の周期又は該周期より短い周期の信号を分周する分周回路と、前記ｋ値レジスタからのｋ値に従った前記分周回路の分周出力信号を有効イネーブル信号として前記インクリメント回路に入力し、該インクリメント回路の内容をチャネル指定情報として出力させる為のセレクタとを備えたことを特徴とする付記１記載の信号断検出装置。
（付記４）複数チャネルを介してパケットを受信する信号断検出装置に於いて、前記複数チャネル中の各チャネルをサイクリックに指定するチャネル指定手段と、受信したパケットの到着時刻を各チャネル毎に格納する記憶手段と、該記憶手段に格納されたパケットの到着時刻のうち、前記チャネル指定手段により指定されたチャネル及びパケットの到着を検出したチャネルについて少なくとも直近のパケットの到着時刻と現在時刻との間隔が所定の判定時間間隔を超えているか否かを判定し、超えている場合に信号断と判定する信号断判定部とを備えたことを特徴とする信号断検出装置。
【００３５】
（付記５）複数チャネルのパケットを伝送する伝送システムに於ける信号断検出方法に於いて、前記複数チャネルのそれぞれについてパケットの到着時刻をチャネル対応にメモリに格納する過程と、前記複数チャネルのそれぞれをチャネル指定カウンタにより順次指定し、該チャネル指定カウンタにより指定されたチャネルについて、前記メモリに格納したパケットの到着時刻と現在時刻との差が、信号断判定間隔より大きい時に、当該チャネルの信号断と判定する過程を含むことを特徴とする信号断検出方法。
（付記６）前記複数のチャネルに対する前記チャネル指定カウンタによるチャネル指定の周期を、チャネル対応に選択設定する過程を含むことを特徴とする付記５記載の信号断検出方法。
【００３６】
【発明の効果】
以上説明したように、本発明は、複数チャネル＃１〜＃ｎのパケットの伝送システム於けるチャネル対応の信号断検出に関するもので、複数チャネル＃１〜＃ｎの伝送路を介して受信したパケット（フレームセル）の到着時刻を記憶手段としてのメモリ２に書込み、チャネル指定カウンタ１により指定されたチャネルについてのメモリ２に格納されたパケット（フレームセル）の到着時刻を読出して、現在時刻との差分が、信号断判定間隔を超えているか否かを判定するもので、チャネル数が多い場合、更には二重化伝送系の受信部に於ける信号断検出装置の回路規模を縮小することが可能となり、それにより、集積回路化も容易となる利点がある。又ｋ値レジスタを用いて、信号断判定の周期をチャネル対応に設定することも可能であり、各種の伝送速度のチャネルが混在する場合の信号断検出を有効に作用させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第１の実施の形態の信号断判定動作説明図である。
【図３】信号断判定時刻の説明図である。
【図４】本発明の第２の実施の形態の説明図である。
【図５】本発明の第２の実施の形態の処理説明図である。
【図６】本発明の第３の実施の形態の信号断判定動作説明図である。
【図７】信号断と検出タイミングとの説明図である。
【図８】本発明の第４の実施の形態のチャネル指定カウンタの説明図である。
【図９】チャネル指定カウンタの動作フローチャートである。
【図１０】分周出力信号とｋ値との説明図である。
【図１１】伝送システムの概要説明図である。
【図１２】受信部の要部説明図である。
【図１３】従来例の信号断検出部の説明図である。
【符号の説明】
１  チャネル指定カウンタ
２  メモリ
３  カウンタ
４  信号断判定部
５  信号断判定間隔設定部
６  制御監視部
７  書込制御部
【図１】
0003887747.tif 000002
【図２】
0003887747.tif 000003
【図３】
0003887747.tif 000004
【図４】
0003887747.tif 000005
【図５】
0003887747.tif 000006
【図６】
0003887747.tif 000007
【図７】
0003887747.tif 000008
【図８】
0003887747.tif 000009
【図９】
0003887747.tif 000010
【図１０】
0003887747.tif 000011
【図１１】
0003887747.tif 000012
【図１２】
0003887747.tif 000013
【図１３】
0003887747.tif 000014