(57)【特許請求の範囲】
【請求項１】
ＬＡＮネットワークを介して他の装置に接続して画像データや音声データの送受信制御を行う装置に備えられたＬＡＮコントローラであって、
同期元となる前記装置におけるシステムクロックより得られた時間情報であるタイミング情報をタイマフレームに加工するタイマフレーム加工手段と、前記タイマフレームの送信要求とユーザーデータの送信要求との調停を行い前記タイマフレームの送信要求を最優先で処理する調停手段と、前記タイマフレームを送信するタイマフレーム送信手段と、を備え、前記装置が同期元となるときに前記タイマフレーム加工手段と、前記調停手段と、前記タイマフレーム送信手段が作動し、前記タイマフレームの送信間隔を一定にして同期先となる他の装置に送信することで、接続した同期先となる他の装置におけるクロックを同期元となる前記装置のシステムクロックと同期させてデータの送受信制御を行い、
さらに、タイマフレームよりタイミング情報を抽出するタイミング情報抽出手段を備え、前記タイミング情報抽出手段は前記装置が同期先となるときに作動し、前記装置が同期先となるとき、同期元となる他の装置から受信したタイムフレームから抽出したタイミング情報と同期したクロックを生成し、これにより同期元となる他の装置のシステムクロックと同期したクロックでデータの送受信制御を行う
ように構成されてなることを特徴とするＬＡＮコントローラ。
【請求項２】
請求項１記載のＬＡＮコントローラにおいて、前記装置が同期先となるとき、他の装置から受信したタイマフレームより抽出したタイミング情報をＰＬＬ回路に供給し、前記ＰＬＬ回路のＶＣＯあるいはＶＣＸＯより出力されるクロックが同期元となる他の装置におけるシステムクロックに同期したクロックとなることを特徴とするＬＡＮコントローラ。
【請求項３】
請求項２記載のＬＡＮコントローラにおいて、前記ＰＬＬ回路は、フィードバック・クロック信号を生成する分周器と、前記フィードバック・クロック信号に基づき前記タイミング情報のリファレンスクロックと再生したクロックとの位相を比較する比較器と、ローパスフィルターと、前記ＶＣＯあるいはＶＣＸＯと、で構成されてなることを特徴とするＬＡＮコントローラ。
【請求項４】
請求項１記載のＬＡＮコントローラにおいて、前記装置が同期元であるとき、前記タイマフレームの送信後にのみ他の装置にユーザーデータを含むフレームを送信することを特徴とするＬＡＮコントローラ。
【請求項５】
請求項１乃至４のいずれか記載のＬＡＮコントローラを備えた伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＥＥＥ８０２．３で規定されたＬＡＮネットワークに複数接続された画像データおよび音声データ等を送受信する伝送装置の送信制御処理技術および受信制御処理技術に係り、特に、ＭＰＥＧ圧縮を用いたＬＡＮネットワークに応用して好適である。
【０００２】
【従来の技術】
従来、ＬＡＮネットワークに接続された装置間において、画像、および、音声を伝送する場合、画像および音声データ等を生成する送信側とそのデータを再生する受信側で独立したシステムクロックを使用しているため、そのデータを再生する受信側でバッファーのアンダーフロー、即ち、送信速度よりも再生速度の方が速いために再生したくても再生できない状態が発生したり、オーバーフロー、即ち、データの送り速度が速いために受信側で再生できない状態が発生したり、さらには、再生タイミングにズレが生じ、完全な再生が困難になる。また、上記現象を発生させないためには難しい制御が要求されるため、コスト高となる。
【０００３】
これらの問題を解決するために、特開平１１−２１５４９４号公報、特表２０００−５１３５１４号公報などには、送信側と受信側とで、システムクロックを同期化する技術が開示されている。
特開平１１−２１５４９４号公報には、送信側で送信するデータフレームにタイムコードを挿入し、受信側において、受信したデータフレームからタイムコードを抜き取り、フレーム間の間隔を計測し、受信バッファーの読み出しスピードを調整することで、バッファーのアンダーフロー、オーバーフローを抑止する手法である。
また、特表２０００−５１３５１４号公報には、送信側のＭＰＥＧクロック（システムクロック）にＬＡＮの送信クロックを同期化し、同期化した送信クロックで送信する。受信側では、受信クロック（送信クロックに同期している）にシステムクロック（ＭＰＥＧで圧縮されている場合には、ＭＰＥＧクロック）を同期化することにより、システムを同期化している。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記技術は、画像データを生成する送信側のシステムクロックに画像データを再生する受信側を同期化するものであり、複数の画像データを生成する送信側から一つのデータを再生する受信側に伝送する形態では、同期元が特定しないために、送信側の各クロックに対して同期合わせを行わなくてはならない。このため、同期を合わせている間同期が狂ってしまい、うまく機能しない。
さらに、複数以上の画像および音声データ等を生成する送信側がり、各送信側がバースト的にデータを送信した場合、瞬間的に、複数の送信側が同時に送信することがある。この場合、ＬＡＮネットワーク上で、伝送の許容帯域を超えてしまい、画像データや音声データ等の喪失、あるいは、伝送の遅延が発生する。
【０００５】
この問題に対して、特開平１０−３０２９１０号公報には、ＭＰＥＧ２−ＴＳ（トランスポートストリーム）の伝送において、送信側で破棄可能ＴＳパケット、例えばデータに使用しないＴＳパケットを破棄し、その破棄したパケット数等の情報を受信側に通知するとともに送信間隔を平滑化することで、伝送路上の使用帯域を最少にしていることが開示されている。この技術では、受信側では、送信側で破棄されたＴＳパケットの代わりのＴＳパケットを生成し、受信したＴＳパケットのパケットとパケットの間に挿入することで、本来のＴＳパケットの間隔を復元している。
この技術においては、送信側では、ＴＳパケットを破棄するか、ネットワークに伝送するかを識別する回路とＴＳパケットの送信間隔を平滑化するため回路とが必要になり、さらに受信側では、ＴＳパケットを復元する回路が必要となる。このため、コスト高の原因となる。
【０００６】
本発明の目的は、同期方式を改良することによって、受信側でのバッファーのアンダーフロー、オーバーフローおよび再生タイミングのズレを抑止し、伝送の物理的伝送帯域を超えること無く、画像および音声データ等を効率良く伝送する技術を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明のデータ伝送用ＬＡＮコントローラでは、同期元となるシステムクロックより得られたタイミング情報をタイマフレームに加工し、一定間隔毎に送信する機能とそのタイマフレームを受信し、受信したタイマフレームよりタイミング情報を抽出して、同期元と同一のシステムクロックを再生する機能を有する。この発明によるＬＡＮコントローラをもちいた動画像、あるいは、音声データ等の伝送において、同期のとれた同一のシステムクロックで、動画像、あるいは、音声データ等の生成処理と再生処理を行うことができる。
【０００８】
さらに、上記タイマフレームを受信毎に、自系のタイマにフィード・バックを行い、ＬＡＮネットワークに接続されている各ＬＡＮコントローラが同一の時間（タイマ）および同期のとれたタイムスロットを共有し、各ＬＡＮコントローラに個別のタイムスロットを割当て、各ＬＡＮコントローラは、割当てられたタイムスロットを起点に動画像、あるいは、音声データ等を送信すること、つまり、時分割で伝送路を使用することで、伝送帯域を効率良く利用し、伝送することができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を、実施例を用い、図面を参照して説明する。図１は本発明によるＬＡＮネットワークシステムの一実施例を示すブロック図であり、ＬＡＮネットワークにおいて、同期のとれた同一のシステムクロックを提供する手段（以下、システム同期機能）および同一の時間及び同期のとれたタイムスロットを共有する手段（以下、タイマ同期機能）を有する伝送装置のシステム全体の構成を示している。
図１において、各伝送装置１０、２０ａ〜２０ｅは、ＬＡＮネットワークに接続されており、接続されている伝送装置の内、一つの伝送装置１０がシステムクロックおよびタイマ同期機能の同期元となり、ＬＡＮネットワークに接続されている他の複数の伝送装置２０ａ〜２０ｅは、システムクロックおよびタイマ同期機能の同期先となる。
【００１０】
図２は同期元の伝送装置と同期先の伝送装置の一実施例を示すブロック図であり、システム同期を用いて動画像や音声データ等の伝送を行う伝送装置の構成を示す。
図において、システムクロックおよびタイマ同期機能の同期元となる伝送装置（以下、同期元伝送装置という）１０は、画像、音声データ生成装置、または、画像、音声データ再生装置（以下、データ生成または再生装置という。）１１、タイミング情報生成処理回路１３、ＬＡＮフレーム生成処理回路１４、ＩＥＥＥ８０２．３に準拠したＭＡＣ処理回路（以下、単にＭＡＣ処理回路という。）１６、ＩＥＥＥ８０２．３に準拠したＰＨＹ処理回路（以下、単にＰＨＹ処理回路という）１７とにより構成され、ＬＡＮケーブル１８により、ＬＡＮネットワークに接続されている。この伝送装置において、タイミング情報生成処理回路１３、ＬＡＮフレーム生成処理回路１４、ＭＡＣ処理回路１６はＬＡＮコントローラを構成する。
【００１１】
ここで、データ生成または再生装置１１からの同期元システムクロック１２を用いて、タイミング情報生成処理回路１３で生成したタイミング情報を、ＬＡＮフレーム生成回路１４でＬＡＮフレーム化したタイマフレームはＭＡＣ処理回路１６、ＰＨＹ処理回路１７、ＬＡＮケーブル１８を通り、ＬＡＮネットワークに伝送される。
また、動画像や音声データ等を送信する場合、データ生成または再生装置１１で生成された動画像や音声データ１５はＭＡＣ処理回路１６、ＰＨＹ処理回路１７、ＬＡＮケーブル１８を通り、ＬＡＮネットワークに伝送される。動画像や音声データ等を受信する場合、動画像や音声データはＬＡＮネットワークからＬＡＮケーブル１８、ＰＨＹ処理回路１７、ＭＡＣ処理回路１６を通り、データ再生または受信装置１１に伝送される。
【００１２】
次に、システムクロックおよびタイマ同期機能の同期先となる同期先伝送装置２０は、ＩＥＥＥ８０２．３に準拠したＰＨＹ処理回路（以下、単にＰＨＹ処理回路という）２２、ＩＥＥＥ８０２．３に準拠したＭＡＣ処理回路（以下、単にＭＡＣ処理回路という）２３、タイミング情報抽出回路２５、クロック再生処理回路２６、画像、音声データ生成装置、または、画像、音声データ再生装置（以下、データ生成または再生装置という）２８とにより構成され、ＬＡＮケーブル２１により、ＬＡＮネットワ−クに接続されている。この伝送装置において、ＭＡＣ処理回路２３、タイミング情報抽出回路２５、クロック再生処理回路２６はＬＡＮコントローラを構成する。
【００１３】
ここで、タイマフレームはＬＡＮネットワークからＬＡＮケーブル２１、ＰＨＹ処理回路２２、ＭＡＣ処理回路２３を通り、タイミング情報抽出処理回路２５に伝送され、抽出したタイミング情報からクロック再生処理回路２６がシステムクロック２７を再生する。
【００１４】
また、動画像、音声データ等の送信の場合、データ生成または再生装置２８で生成された動画像や音声データはＭＡＣ処理回路２３、ＰＨＹ処理回路２２、ＬＡＮケーブル２１を通り、ＬＡＮネットワークに伝送される。動画像や音声データ等を受信する場合、動画像や音声データはＬＡＮネットワークからＬＡＮケーブル２１、ＰＨＹ処理回路２２、ＭＡＣ処理回路２３を通り、データ生成または再生装置２８に伝送される。
【００１５】
図３は同期元伝送装置の詳細な一実施例を示すブロック図である。
図３において、同期元となるクロック源３０から同期元のシステムクロック１２がタイミング情報生成処理回路１３に入力される。タイミング情報生成処理回路１３は、ある一定のタイマ値で０に戻る送信タイマ（システムクロック動作のカウンタ）と、タイマの値が０に戻ったときに発生される、即ち、一定時間毎に発生されるタイマフレームの送信要求３１を発生させる機能とを備えている。この一定の間隔で発生されるタイマフレームの送信要求３１は、送信調停処理回路３２を通り、ＬＡＮネットワークへの送信要求３３としてＭＡＣ処理回路１６に送られ、ここで送信される。
【００１６】
ここで、送信調停処理回路３２では、タイマフレームの送信要求３１とそれ以外のユーザーデータ送信要求３４の調停を行うが、その調停は、タイマフレームの送信間隔を一定間隔にするために、常に、タイマフレームの送信要求が最優先で処理される。
ユーザーデータ送信要求３４は、タイマフレームの送信後に送信要求が受けつけられ、次のタイマフレームの送信が終わるまで、次のユーザーデータ送信要求３４を処理することはない。このことは、常にタイマフレームの後に、通常のユーザーデータフレームが送信されることを意味する。
【００１７】
図４はタイマフレーム送信側におけるタイマフレームと通常のユーザーデータフレームの送信動作の一実施例を説明するための模式図である。
図４において、各タイマフレーム５６ａ〜５６ｃの送信間隔は、一定であり、ユーザーデータフレーム５７ａ〜５７ｃは、タイマフレーム送信後に、送信が行われる。
【００１８】
図３に戻り、ＭＡＣ処理回路１６は、送信が可能である状態のときＬＡＮフレーム生成回路１４からタイミング情報を含む、例えば６４ＢｙｔｅのＬＡＮフレーム（タイマフレーム）３６を受取り、図２のＰＨＹ処理回路１７を経て、ＬＡＮケーブル１８を通り、ＬＡＮネットワークにタイマフレームを送信する。
ここで、ＬＡＮフレーム生成回路１４では、タイミング情報生成処理回路１３より、出力されたタイマ値３５（例えば３２ｂｉｔ）を取り込み、ＬＡＮフレーム（タイマフレーム）に加工する。
このタイマ値３５をＬＡＮフレーム生成回路１４が取り込むタイミングはＭＡＣ送信処理回路１６にＬＡＮフレーム（タイマフレーム）を渡す時のタイマ値である。
【００１９】
次に、図５を用いて、システムクロックおよびタイマ同期機能の同期先となる同期先伝送装置２０の構成について説明する。
図５は同期先伝送装置の詳細な一実施例を示すブロック図である。図５において、ＭＡＣ処理回路２３で受信されたタイマフレーム２４は、データパスを通り、タイミング情報抽出処理回路２５に入力される。タイミング情報抽出処理回路２５は、クロック動作のカウンタで構成されており、タイマフレームからタイマ値を取り出し、カウンタの値を取り込み受信毎にタイマ値を更新する。また、本カウンタは、タイマフレーム送信側のタイミング情報生成処理回路１３のタイマと同じ周期で基準信号（リファレンスクロック）４１をクロック再生処理回路２６に出力する。このタイミング情報抽出処理回路２５は、ＰＨＹ処理回路２２より与えられたネットワークの受信クロックで動作する。
【００２０】
基準信号（リファレンスクロック）４１は、一定間隔毎にタイマフレームの送信側のカウンタ値に更新されるカウンタより出力される。これは、一定の周期でカウンタが特定の値にリセットされることにより、送信側のタイマの周期にある誤差の範囲内で同期した信号となる。ここで言うある誤差の範囲とは、タイマフレームを送信する同期元のシステムクロックの精度とネットワークでの送信クロックの精度、および受信クロックの精度の固体差で規定される。この誤差を許容できるようにクロック再生処理回路２６は構成されている。
【００２１】
図６はクロック再生処理回路に使用されるＰＬＬ回路の一実施例を示すブロック図である。クロック再生処理回路２６は、図６に示すように、簡単な、通常のＰＬＬ回路、例えば、リファレンスクロック４１と再生したクロックとの位相を比較するためのフィードバック・クロック信号５４を生成する分周器５０と、その比較器（ＰＦＤ）５１と、ローパスフィルター（ＬＰＦ）５２とＶＣＯ、あるいは、ＶＣＸＯ５３とで構成されている。本ＰＬＬ回路のＶＣＯ、あるいは、ＶＣＸＯ５３より出力されるクロック２７は、タイマフレームの送信側のシステムクロックに同期したクロックとなる。
【００２２】
図７はシステム同期機能のタイミングチャート例を示す波形図である。図７（ａ）は同期元のシステムクロック１２（図３参照）であり、図７（ｂ）はタイミング情報生成処理回路１２から出力されるタイムフレーム３１であり、このタイムフレーム３１が同期先伝送装置に送信される。図７（ｃ）はタイムフレーム３１から生成される基準信号である。但しこの基準信号はタイムフレーム３１を用いて同期元伝送装置１０で生成可能な信号を参考として示したものであり、実際には生成されない。図７（ｄ）は同期元伝送装置１０から送信されたタイムフレーム３１を元に、同期先伝送装置２０のＭＡＣ処理回路２３から出力されるタイムフレーム２４を示し、図７（ｅ）はタイミング情報抽出回路２５で生成された基準信号（レファレンス・クロック）４１を示す。図７（ｆ）は図６の分周器５０の出力信号５４（フィードバック・クロック）であり、図７（ｇ）はＰＬＬ回路から出力される生成クロック２７である。タイマフレームの受信側である同期先伝送装置２０の基準信号４１は、タイマフレームの送信側である同期元の基準信号に、ある誤差の範囲内で同期する。さらに、ＰＬＬ回路で、同期先の基準信号４１をリファレンスクロックとして、同期させたクロックを生成することにより、同期元のシステムクロック１２と再生システムクロックは同一のクロックとなる。
【００２３】
図８はタイマ同期機能を用いた同期先伝送装置の他の実施例を示すブロック図である。図８において、同期先伝送装置は、ＰＨＹ処理回路１７、ＭＡＣ処理回路１６、受信タイマ処理回路６０で構成される。
受信タイマ処理回路６０はＭＡＣ処理回路２３からの信号からタイムスロットを検出すると、データ生成または再生装置２８にタイムスロット検出通知６１を出力する。このタイムスロットはこのタイミングがタイムスロットの先頭の位置を表す。
【００２４】
図９は受信タイマ処理回路の一実施例を示すブロック図であり、受信タイマ処理回路６０は受信タイマであるタイマフレーム２４で動作するタイマカウンタ処理回路６２とそのタイマからタイムスロットを検出するためのタイマ値の比較回路（コンペア・マッチ回路）であるタイムスロット検出回路６４から構成される。
図９において、受信されたタイマフレーム２４は、受信タイマ処理回路６０に入力される。この時、タイマカウンタ処理回路６２は、タイマフレームよりタイミング情報を抽出して得たタイマ値をタイマカウンタ処理回路６２のタイマ値に更新する。また、タイムスロット検出回路６４は、常に、タイマカウンタ処理回路６２のタイマを監視し、ある特定のタイマ比較値６５に一致した場合にタイムスロット検出報告６１で通知する。
【００２５】
このように、ＬＡＮネットワークに接続された各ＬＡＮコントローラが、前述の動作を行うことにより、各ＬＡＮコントローラは、同一のタイマを共有することになる。
さらに、各ＬＡＮコントローラに個別のタイマ比較値６５を割当てることにより、各ＬＡＮコントローラは、個別のタイムスロットを認識することができる。
【００２６】
図１０はＬＡＮネットワークに接続された各ＬＡＮコントローラの送信のタイミングチャート例を示す模式図であり、図１０（ａ）はタイムスロットの構成を示し、図１０（ｂ）は各タイムスロットの内容を示す。図１０（ａ）に示すように、タイマの１周期はタイムスロット１〜タイムスロットｎから構成されている。各タイムスロットは図１０（ｂ）に示すように、送信データフレーム１〜送信データフレームｎから構成されている。この各タイムスロットは、ＬＡＮネットワークに接続された各ＬＡＮコントローラに割当てられる。各ＬＡＮコントローラは、前述の方法で、タイムスロットを認識し、自分のタイムスロットで画像、音声データの送信を行う。
以上述べたように、本発明によれば、一つの同期元に対して、一つ、あるいは、複数の装置を同期化することにより、ＬＡＮネットワークに接続された全ての画像データおよび音声データを再生する際に受信側において、バッファーのアンダーフロー、オーバーフローを防止し、再生タイミングのズレを抑止することができる。また、ＬＡＮネットワークに接続された全ての送信装置が、同一のタイマから送られた送信開始タイミングを検出し、時分割で送信することにより、伝送の物理的伝送帯域を超えること無く、画像データや音声データ等を効率良く伝送することができる。
【００２７】
【発明の効果】
以上述べたように、本発明によれば、バッファーのアンダーフロー、オーバーフロー、及び、再生タイミングのズレを発生することなく、画像データや音声データ等を効率良く伝送することができる。
【図面の簡単な説明】
【図１】本発明によるＬＡＮネットワークシステムの一実施例を示すブロック図である。
【図２】同期元の伝送装置と同期先の伝送装置の一実施例を示すブロック図である。
【図３】同期元伝送装置の詳細な一実施例を示すブロック図である。
【図４】図４はタイマフレーム送信側におけるタイマフレームと通常のユーザーデータフレームの送信動作の一実施例を説明するための模式図である。
【図５】同期先伝送装置の詳細な一実施例を示すブロック図である。
【図６】クロック再生処理回路に使用されるＰＬＬ回路の一実施例を示すブロック図である。
【図７】システム同期機能のタイミングチャート例を示す波形図である。
【図８】タイマ同期機能を用いた同期先伝送装置の他の実施例を示すブロック図である。
【図９】受信タイマ処理回路の一実施例を示すブロック図である。
【図１０】ＬＡＮネットワークに接続された各ＬＡＮコントローラの送信のタイミングチャート例を示す模式図である。
【符号の説明】
１０…同期元伝送装置、１１…データの生成または再生装置、１２…同期元システムクロック、１３…タイミング情報生成処理回路、１４…ＬＡＮフレーム生成処理回路、１５…画像、音声データ、１６…ＭＡＣ処理回路、１７…ＰＨＹ処理回路、１８…ＬＡＮケーブル、２０ａ〜２０ｅ…同期先伝送装置、２１…ＬＡＮケーブル、２２…ＰＨＹ処理回路、２３…ＭＡＣ処理回路、２４…タイムフレーム、２５…タイミング情報抽出回路、２６…クロック再生処理部、２７…再生システムクロック、２８…データの生成または再生装置、３０…同期元となるＣｌｏｃｋ源、３１…タイマフレームの送信要求、３２…送信要求調停処理回路、３３…ＬＡＮフレームの送信要求、３４…ユーザーデータ送信要求、３５…タイマ値、３６…送信タイマフレーム、４１…リファレンスクロック、５０…分周期、５１…位相比較器、５２…ローパスフィルター、５３…ＶＣＯまたはＶＣＸＯ、５４…フィードバック・クロック、６０…受信タイマ処理回路、６１…タイムスロット検出通知、６２…タイマカウンタ処理回路、６３…タイマ値、６４…タイムスロット検出回路、６５…タイマ比較値。
【図１】
0004015381.tif 000002
【図２】
0004015381.tif 000003
【図３】
0004015381.tif 000004
【図４】
0004015381.tif 000005
【図５】
0004015381.tif 000006
【図６】
0004015381.tif 000007
【図７】
0004015381.tif 000008
【図８】
0004015381.tif 000009
【図９】
0004015381.tif 000010
【図１０】
0004015381.tif 000011