(57)【特許請求の範囲】
【請求項１】
強誘電体薄膜を上部電極および下部電極で挟んだ強誘電体メモリーのキャパシターにおいて、
前記強誘電体薄膜の膜厚方向に該強誘電体薄膜と、イットリア安定化ジルコニア、ＣｅＯ2、又はＺｒＯ2とが交互に少なくとも５層以上積層され、該イットリア安定化ジルコニア、該ＣｅＯ2、又は該ＺｒＯ2が前記上部電極および前記下部電極に接している、キャパシター。
【請求項２】
請求項１において、
前記イットリア安定化ジルコニア、前記ＣｅＯ2、又は前記ＺｒＯ2の各膜厚はすべて同じである、キャパシター。
【請求項３】
請求項１又は２において、
前記イットリア安定化ジルコニア、前記ＣｅＯ2、又は前記ＺｒＯ2の各膜厚は５０オングストローム以下である、キャパシター。
【請求項４】
請求項１〜３のいずれかにおいて、
前記誘電体薄膜の各膜厚はすべて同じである、キャパシター。
【請求項５】
請求項１〜４のいずれかにおいて、
前記イットリア安定化ジルコニア、前記ＣｅＯ2、又は前記ＺｒＯ2の実質の格子定数は、前記強誘電体薄膜の実質の格子定数より小さい、キャパシター。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリーのキャパシター、さらに詳しく言えばチタン酸ジルコン酸鉛系強誘電体薄膜を用いたキャパシターの構造に関するものである。
【０００２】
【従来の技術】
強誘電体メモリーは高速性、低消費電力、高集積性に優れた不揮発性メモリーとして注目され、近年応用開発が精力的に行われている。キャパシターの強誘電体材料としては、チタン酸ジルコン酸鉛（以下ＰＺＴ）系とY1とよばれるＳｒＢｉ2Ｔａ2Ｏ9などのビスマス層状ぺロブスカイト系の開発が進んでいる。しかし、Y1は残留分極が小さい、結晶化温度が高い、良好なモフォロジーが得られにくいなどの多くの問題点を有するため、現在のところＰＺＴ系材料の方が有力視されている。
【０００３】
ＰＺＴ系材料は書き換え特性の劣化、いわゆるファティーグという実用化における最大の技術的課題を有していたが、例えばIntegrated  Ferroelectronics １１、１６１（１９９５）に記載されているように、電極材料をＰｔ／ＴｉからＩｒＯ2などの酸化物電極に換えることにより、酸素欠損や主成分である鉛の電極への拡散が防止され、ファティーグが改善されている。また、半導体との集積化プロセス、すなわち還元プロセスに対してもＩｒ系電極の効果が示されている。これにより、強誘電体メモリーの実用化に大きく前進した。
【０００４】
【発明が解決しようとする課題】
しかし、従来の強誘電体メモリーのキャパシターに用いられるＰＺＴ系強誘電体薄膜には、まだ以下のような問題点がある。
【０００５】
まず、ＰＺＴ系薄膜はＹ１系薄膜と比較して分極飽和電圧が高いという問題点を有する。すなわち、メモリー動作において低電圧化が困難である。低電圧分極反転を可能にするためには膜を薄くすればよいが、ＰＺＴ系薄膜は膜厚が２００ｎｍ以下になると分極量が著しく低下し、薄膜化が難しい。その原因についてはまだ十分に解明されているわけではないが、電極界面の影響が薄膜内部にまでおよぶためと考えられている。
【０００６】
また、前述したように還元プロセスに関してもＩｒ電極などを用いることによりＰｔ／Ｔｉ電極の場合と比べ特性の劣化は改善されているものの、薄膜中の酸素欠損が無くなるわけではなく、プロセス後の分極量はキャパシター形成後と比較すると低下し還元防止も十分とは言えない。これはファティーグに影響を与えるだけでなく、もう一つの信頼性の指標であるインプリント特性にも影響を与え誤読み出しの原因となる。したがって、さらなる分極量のマージンが必要である。
【０００７】
本発明は以上述べた問題点を解決するものであり、低電圧分極反転のための薄膜化を可能とし、さらには還元プロセス中の酸素欠損を従来よりも抑え、かつ分極量も増加させる強誘電体薄膜を用いたキャパシター、特にＰＺＴ系強誘電体薄膜を用いたキャパシターを提供するものである。
【０００８】
【課題を解決するための手段】
本発明のキャパシターは、強誘電体薄膜を上部電極および下部電極で挟んだ強誘電体メモリーのキャパシターにおいて、前記強誘電体薄膜の膜厚方向に該強誘電体薄膜と、イットリア安定化ジルコニア、ＣｅＯ2、又はＺｒＯ2とが交互に少なくとも５層以上積層され、該イットリア安定化ジルコニア、該ＣｅＯ2、又は該ＺｒＯ2が前記上部電極および前記下部電極に接している。
【０００９】
また、本発明のキャパシターは、前記キャパシターにおいて、前記イットリア安定化ジルコニア、前記ＣｅＯ2、又は前記ＺｒＯ2の各膜厚はすべて同じである。
また、本発明のキャパシターは、前記キャパシターにおいて、前記イットリア安定化ジルコニア、前記ＣｅＯ2、又は前記ＺｒＯ2の各膜厚は５０オングストローム以下である。
また、本発明のキャパシターは、前記キャパシターにおいて、前記誘電体薄膜の各膜厚はすべて同じである。
【００１０】
さらに、本発明のキャパシターは、前記キャパシターにおいて、前記イットリア安定化ジルコニア、前記ＣｅＯ2、又は前記ＺｒＯ2の実質の格子定数は、前記強誘電体薄膜の実質の格子定数より小さい。
【００１１】
【発明の実施の形態】
以下、本発明を実施例にしたがって詳細に説明する。
【００１２】
【実施例】
（実施例１）
図１は本発明の実施例１におけるキャパシターの断面構造を示す図である。基板１、バッファー層２、下部電極３、熱的および化学的に安定な材料からなる薄膜４、強誘電体薄膜５、および上部電極６で構成される。
【００１３】
具体的な構成は以下の通りである。基板１には一般的に用いられているＳｉ（１００）を用いる。また、強誘電体薄膜５には強誘電体メモリーの実用化として有力視されているチタン酸ジルコン酸鉛（ＰＺＴ）を用いる。良好なキャパシター特性を得るためには、少なくとも強誘電体薄膜５は結晶方位が揃ったエピタキシャル膜で高品質であることが望ましい。それには、下部電極３もＰＺＴと同様な結晶構造、すなわちペロブスカイト構造であることが望ましく、かつ当然エピタキシャル膜である必要がある。そこで、ここでは下部電極３にＳｒＲｕＯ３薄膜を用いる。ペロブスカイト構造以外でもルチル構造のＩｒＯ２やＲｕＯ２でも結晶方位がコントロールできればよい。さて、Ｓｉ基板上に直接ＳｒＲｕＯ３薄膜を作製しようとすると、界面にアモルファスの酸化シリコンが形成されるため、高品質のＳｒＲｕＯ３薄膜が得られない。したがって、バッファー層２を形成する必要がある。ここではバッファー層２として、Ｔｉ０．７Ａｌ０．３Ｎ／Ｐｔのダブルバッファーを用いた。Ｔｉ０．７Ａｌ０．３Ｎは耐酸化性に優れた材料であり、Ｓｉの酸化防止として用いられている。ただし、Ｔｉ０．７Ａｌ０．３ＮとＳｒＲｕＯ３は格子のミスマッチが大きいため、その間にさらにＰｔを形成する。Ｔｉ０．７Ａｌ０．３ＮとＰｔの格子ミスマッチは６．６％であるが、この程度の値ならＰｔをエピタキシャル成長させることは可能である。一方、ＰｔとＳｒＲｕＯ３の格子ミスマッチは０．４３％と非常に良好な値を示し、高品質のＳｒＲｕＯ３薄膜成長が期待できる。また、ここでは、熱的および化学的に安定な材料からなる薄膜４として、酸化セリウム（ＣｅＯ２）を用いる。ＰＺＴ薄膜をエピ成長させるには、これもまたエピ成長膜である必要がある。ＣｅＯ２はＣａＦ２構造のキュービックであり、ＳｒＲｕＯ３、ＰＺＴ両者との相性もよいと考えられる。ＣｅＯ２上にＰＺＴ薄膜をキューブ・オン・キューブ、すなわちＣｅＯ２＜１００＞//ＰＺＴ＜１００＞となるように成長させようとすると、ＣｅＯ２の方が格子定数が大きくかつ格子ミスマッチも大きいので、このようなエピ成長はしないと考えられる。ＣｅＯ２上でＰＺＴを４５°回転、すなわち
ＣｅＯ２＜１００＞//ＰＺＴ＜１１０＞とした場合、実質の格子定数はＰＺＴよりＣｅＯ２の方が小さくなり、また格子ミスマッチも２％以下と小さい値を示す。すなわち、ＰＺＴ薄膜のエピ成長が期待できる。さらに上部電極６材料は下部電極３材料と同じＳｒＲｕＯ３とした。
【００１４】
以下に上記構成からなる本発明のキャパシターの作製プロセスを具体的に示す。まず、Ｓｉ（１００）基板上にＴｉ０．７Ａｌ０．３Ｎを形成する。
【００１５】
Ｔｉ０．７Ａｌ０．３Ｎの形成は、ＴｉおよびＡｌの各金属を蒸着源として用い窒素プラズマ中で反応性電子ビーム蒸着法により行う。基板温度６００℃で蒸着したところ（１００）配向したＴｉ０．７Ａｌ０．３Ｎのエピタキシャル膜が得られた。この時、膜厚は１０００オングストロームとした。次にその上に、スパッタ法を用いてＰｔを５００オングストローム成膜したところ（１００）配向のエピタキシャル膜が得られた。さらにその後、Ｐｔ上にＳｒＲｕＯ３薄膜をＳｒＲｕＯ３の単一ターゲットを用いたレーザーアブレーション法により作製する。アブレーションを開始してから酸素プラズマの基板への照射を開始することにより、基板温度６５０℃で（０１０）配向のＳｒＲｕＯ３エピタキシャル膜が得られた。Ｘ線回折の極図形より、面内配向はＰｔに対して４５°回転して配向していた。すなわち、Ｐｔ＜１１０＞//ＳｒＲｕＯ３＜１００＞であった。Ｓｉ基板上に直接形成した場合より、結晶性および特性ともかなり良好な膜であった。続いてその上に、ＣｅＯ２膜を同様にレーザーアブレーション法を用いて形成する。酸素プラズマを照射することにより、基板温度６５０℃で（１００）配向のＣｅＯ２エピタキシャル膜が得られた。Ｘ線回折の極図形からＳｒＲｕＯ３上にＣｅＯ２はキューブ・オン・キューブで成長していた。これは、ＳｒＲｕＯ３とＣｅＯ２は格子定数が近いためである。すなわちこの場合、実際の格子定数、言い換えれば文献に載っている値がそれぞれの実質の格子定数になり、格子のミスマッチは３％以内である。この時の膜厚は５０オングストローム弱であった。膜厚のコントロールはＲＨＥＥＤ振動により行った。ＣｅＯ２の膜厚を５０オングストロームより厚くすると、キャパシター形成後特性に悪影響をおよぼすため好ましくない。次にＣｅＯ２上に、やはりレーザーアブレーション法によりＰＺＴ膜を形成する。この時、ターゲットの組成比はＰｂを過剰にし、Ｚｒ：Ｔｉ＝３０：７０とした。これにより膜組成をＰｂ０．９５〜１．０５（Ｚｒ０．３Ｔｉ０．７）Ｏｙを得る。酸素プラズマを照射しながら、基板温度６００℃で成膜することにより、（１００）配向のＰＺＴエピタキシャル膜が得られた。膜厚は１５００〜３０００オングストロームとした。Ｘ線回折の極図形から面内はＣｅＯ２に対して４５°回転して配向していた。すなわち、前に述べたようにＰＺＴ＜１１０＞がＣｅＯ２＜１００＞に重なるように成長するため、ＰＺＴの実質の格子定数は文献値の√２倍となり、ＣｅＯ２より約３．５％大きくなる。言い換えれば格子のミスマッチが約３．５％となる。さらにこの上に、前述した方法で、ＣｅＯ２、ＳｒＲｕＯ３を続けて成膜し、すべてエピタキシャル膜からなる図１に示すようなキャパシターを作製した。なお、ＰＺＴ上のＣｅＯ２の膜厚もＰＺＴの下のＣｅＯ２の膜厚と同様キャパシター特性劣化防止のため５０オングストロームとした。ここでは各薄膜形成後、その都度Ｘ線回折による評価を行っているように述べているが、これらは成膜の条件だしの段階で予め確認した結果であり、実際は下部電極３のＳｒＲｕＯ３から上部電極６のＳｒＲｕＯ３まで、同一チャンバー中で連続成膜して形成している。
【００１６】
以上の方法で作製したキャパシターの特性を評価した。まず、残留分極の値Ｐｒであるが、ＰＺＴの膜厚が１５００〜３０００オングストロームでほとんど変化は見られず、同程度の値を示した。すなわち、これまでの課題であった薄膜化が可能になった。これにより、分極反転電圧が従来と比べ低くなり、Ｙ１系材料と同程度になった。さらにスイッチング回数１０１５までファティーグもほとんど見られなかった。さらに、配線工程後および最終保護膜ＳｉＮ形成時の還元雰囲気にさらした後でもスイッチング電荷量の減少はキャパシター形成後の５％以内と従来に比べ改善された。これらは、下部電極３と強誘電体膜５の界面および前記強誘電体膜５と上部電極６界面に存在する熱的および化学的に安定な材料からなる薄膜４の効果と考えられる。すなわち、従来のＳｒＲｕＯ３などの電極材料だけの場合と比較して、熱的および化学的に安定な材料からなる薄膜４のＣｅＯ２がＰｂの拡散と酸素欠損の防止にさらに有効な役割を果たし、さらには電極界面の影響が薄膜内部に及ぶのを防ぐために薄膜化も可能になったと考えられる。この時、熱的および化学的に安定な材料からなる薄膜４を厚く形成すると逆に特性を劣化させるので注意する必要がある。ただし、以上の結果は多層のエピタキシャル成長技術が可能となってはじめて得られたものである。格子のミスマッチはエピ成長には重要なポイントであり、特に熱的および化学的に安定な材料からなる薄膜４の強誘電体薄膜５および上部電極６材料、下部電極３材料それぞれに対する格子のミスマッチは１０％以内でなければならない。それ以上だと強誘電体薄膜５のエピ成長は難しい。
【００１７】
なお、ここでは熱的および化学的に安定な材料からなる薄膜４にＣｅＯ２を用いたが、酸化ジルコニウムＺｒＯ２やイットリア安定化ジルコニアＹＳＺでも同様な効果が得られる。ただし、その時の強誘電体薄膜５および上部電極６材料、下部電極３材料それぞれに対する格子のミスマッチはやはり１０％以内でなければならない。またバッファー層２としてＴｉ０．７Ａｌ０．３Ｎ／Ｐｔのダブルバッファー層を用いたが、これ以外の材料でも問題ない。また、各材料の成膜法は上記以外でもエピタキシャル膜が得られるものであればよい。
【００１８】
（実施例２）
図２は本発明の実施例２におけるキャパシターの断面構造を示す図である。基板２１、バッファー層２２、下部電極２３、熱的および化学的に安定な材料からなる薄膜２４、強誘電体薄膜２５、および上部電極２６で構成される。
【００１９】
具体的な構成は、実施例１と同様である。すなわち、基板２１にＳｉ（１００）、バッファー層２２にＴｉ０．７Ａｌ０．３Ｎ／Ｐｔのダブルバッファー、下部電極２３および上部電極２６にＳｒＲｕＯ３、強誘電体薄膜５にＰＺＴを用いた。ただし、熱的および化学的に安定な材料からなる薄膜２４としてここではＹＳＺを用いた。
【００２０】
上記構成からなる本発明のキャパシターの作製プロセスを具体的に示す。バッファー層２２Ｔｉ０．７Ａｌ０．３Ｎ／Ｐｔおよび下部電極２３および上部電極２６ＳｒＲｕＯ３の作製方法は実施例１と同様である。下部電極２３と上部電極２６の間の熱的および化学的に安定な材料からなる薄膜２４ＹＳＺと強誘電体薄膜２５ＰＺＴの積層構造の作製方法を以下に示す。ＹＳＺとＰＺＴの成膜は、レーザーアブレーション法を用い、ＳｒＲｕＯ３薄膜作製と同一チャンバー中で連続的に行う。ここで用いるＹＳＺはイットリアの置換量が９ｍｏｌ％で、キュービック構造である。ＳｒＲｕＯ３上のＹＳＺは（１００）配向であり、面内配向は極図形よりＳｒＲｕＯ３に対して４５°回転している。すなわち、ＳｒＲｕＯ３＜１００＞//ＹＳＺ＜１１０＞となる。したがって、格子のミスマッチは３％以下、言い換えれば実質の格子定数はＳｒＲｕＯ３の方がＹＳＺより３％程度大きい。ＹＳＺの文献上の格子定数は５．１３オングストロームであるが、膜厚が５０オングストローム以下と薄い場合はＳｒＲｕＯ３の影響を受けて引っ張り応力がかかるため、ａ，ｂ軸長は長く、ｃ軸長は短くなる。一方、ＹＳＺ上のＰＺＴも（１００）配向であり、面内配向は極図形よりＹＳＺに対して４５°回転している。すなわち、ＹＳＺ＜１００＞//ＰＺＴ＜１１０＞である。したがって、文献上の格子定数はＰＺＴよりＹＳＺの方が大きいが、実質の格子定数はＰＺＴよりＹＳＺの方が小さくなり、格子のミスマッチは数％程度となる。これより、ＹＳＺ／ＳｒＲｕＯ３上のＰＺＴは膜厚が２００オングストロームまでは下地の影響を受け、圧縮応力がかかり、ａ，ｂ軸長は短く、ｃ軸長は長くなる。以上を予め確かめ、以下のような積層構造の連続成膜を行った。
【００２１】
まず、ＳｒＲｕＯ３上にＹＳＺ薄膜をＲＨＥＥＤ振動を見ながら４６オングストローム形成する。ＲＨＥＥＤ振動の強度が回復するのを待ってから、続いてＰＺＴを同様にＲＨＥＥＤ振動を見ながら約２００オングストローム形成する。さらに、その上に同様な方法でＹＳＺを４６オングストローム堆積し、さらにその上にＰＺＴを約２００オングストローム形成する。これを繰り返し行い、最上層はＹＳＺとする。ここで重要なのは各ＹＳＺの膜厚はすべて同じとし、また各ＰＺＴの膜厚もすべて同じとする。同じでない場合は、キャパシター作製後電荷の偏りなどが生じ特性が劣化してしまう。そして最後に上部電極２６であるＳｒＲｕＯ３を形成して図２のキャパシターを得る。
【００２２】
以上の方法で作製したＰＺＴ５層、ＹＳＺ６層のキャパシターの特性を評価した。ここで、ＰＺＴ５層合わせた膜厚は１０００オングストローム程度である。まず、残留分極の値Ｐｒであるが、ＰＺＴの膜厚が全体で１０００オングストロームと薄いにもかかわらず、実施例１のＰＺＴの膜厚が１５００オングストロームの場合より１０％程度増加した。すなわち、さらに薄膜化が可能になった。これは、ＢａＴｉＯ３／ＳｒＴｉＯ３の歪み超格子の場合と同様に、ＰＺＴに圧縮応力がかかり比誘電率が増加したためと考えられる。また、これによって分極反転電圧が実施例１と比べさらに５％程度低くなった。さらにスイッチング回数１０１８までファティーグもほとんど見られなかった。さらに、配線工程後および最終保護膜ＳｉＮ形成時の還元雰囲気にさらした後でもスイッチング電荷量の減少はほとんど見られなかった。これらの結果は、実施例１の特性をさらに上回るものである。これらは、電極界面だけではなく、強誘電体膜２５の間に積層された熱的および化学的に安定な材料からなる薄膜２４の効果が加わったことによるものと考えられる。すなわち、電極界面だけでなく膜中においても、熱的および化学的に安定な材料からなる薄膜２４のＹＳＺがＰｂの拡散と酸素欠損の防止にさらに有効な役割を果たし、さらには電極界面の影響が薄膜内部に及ぶのを防ぐためにより薄膜化も可能になったと考えられる。この時、熱的および化学的に安定な材料からなる薄膜２４を厚く形成すると逆に特性を劣化させるので注意する必要がある。ただし、以上の結果は多層のエピタキシャル成長技術が可能となってはじめて得られたものである。格子のミスマッチはエピ成長には重要なポイントであり、特に熱的および化学的に安定な材料からなる薄膜２４の強誘電体薄膜２５および上部電極２６材料、下部電極２３材料それぞれに対する格子のミスマッチは１０％以内でなければならない。それ以上だと強誘電体薄膜２５のエピ成長は難しい。また、強誘電体薄膜２５に圧縮応力を加えるために、実質の格子定数は強誘電体薄膜２５より熱的および化学的に安定な材料からなる薄膜２４の方が小さいことが重要である。
【００２３】
なお、ここでは、ＰＺＴとＹＳＺ合わせて１１層としたが、合わせて５層以上であればこれに限るものではない。また、ＹＳＺの各層の膜厚も５０オングストローム以下であればいくらでもよい。ＰＺＴの各層の膜厚は４００オングストローム以下であればよい。熱的および化学的に安定な材料からなる薄膜２４にＹＳＺを用いたが、ＣｅＯ２やＺｒＯ２でも同様な効果が得られる。ただし、その時の強誘電体薄膜２５および上部電極２６材料、下部電極２３材料それぞれに対する格子のミスマッチはやはり１０％以内でなければならない。またバッファー層２としてＴｉ０．７Ａｌ０．３Ｎ／Ｐｔのダブルバッファー層を用いたが、これ以外の材料でも問題ない。また、各材料の成膜法は上記以外でもエピタキシャル膜が得られるものであればよい。
【００２４】
【発明の効果】
以上述べたように本発明によれば、強誘電体薄膜を上部電極および下部電極で挟んだ強誘電体メモリーのキャパシターにおいて、強誘電体薄膜と上部電極の間および前記強誘電体薄膜と下部電極の間それぞれに熱的および化学的に安定な材料からなる薄膜を形成すること、さらに熱的および化学的に安定な材料からなる薄膜の膜厚を５０オングストローム以下にすること、また熱的および化学的に安定な材料からなる薄膜の強誘電体薄膜および上部電極材料、下部電極材料それぞれに対する格子のミスマッチは１０％以内であることにより、強誘電体薄膜の薄膜化を可能とし、さらに従来よりもファティーグが抑制され、還元雰囲気中でも特性の劣化が抑えられるチタン酸ジルコン酸鉛系強誘電体薄膜を用いたキャパシターを提供できるという効果を有する。
【００２５】
また，本発明によれば、強誘電体薄膜を上部電極および下部電極で挟んだ強誘電体メモリーのキャパシターにおいて、強誘電体薄膜の膜厚方向に該強誘電体薄膜と熱的および化学的に安定な材料からなる薄膜を交互に少なくとも５層以上積層し、該熱的および化学的に安定な材料からなる薄膜が前記上部電極および前記下部電極に接するよう形成すること、さらに熱的および化学的に安定な材料からなる薄膜の各膜厚はすべて同じ、かつ５０オングストローム以下であり、さらに強誘電体薄膜の各膜厚もすべて同じであること、また熱的および化学的に安定な材料からなる薄膜の実質の格子定数は強誘電体薄膜の実質の格子定数より小さいこと、また熱的および化学的に安定な材料からなる薄膜の強誘電体薄膜および上部電極材料、下部電極材料それぞれに対する格子のミスマッチは１０％以内であることにより、残留分極を増加させると同時に強誘電体薄膜のさらなる薄膜化を可能とし、またさらなるファティーグの抑制および還元雰囲気中での特性の劣化防止が達成されるチタン酸ジルコン酸鉛系強誘電体薄膜を用いたキャパシターを提供できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例１におけるキャパシターの断面構造を示す図である。
【図２】本発明の実施例２におけるキャパシターの断面構造を示す図である。
【符号の説明】
１、２１  基板
２、２２  バッファー層
３、２３  下部電極
４、２４  熱的および化学的に安定な材料からなる薄膜
５、２５  強誘電体薄膜
６、２６  上部電極
【図１】
0003879308.tif 000002
【図２】
0003879308.tif 000003