(57)【特許請求の範囲】
【請求項１】
パンクチャド符号処理により一部ビットを省略して生成された畳込符号に対して多値変調を行った信号を受信する工程と、
前記多値変調信号から畳込符号の符号系列を復調する工程と、
ユークリッド距離をメトリックとして、一部省略されたビット位置にダミービットを挿入することなく前記復調された符号系列をビタビ復号化する工程と、
を含み、
前記多値変調される畳込符号には、固定ビットが挿入されており、
前記ビタビ復号化する工程は、固定ビット挿入位置に対応するパスを強制的に選択させる工程を含むことを特徴とする誤り訂正方法。
【請求項２】
前記ビタビ復号化する工程は、各トレリスに対応する符号系列の値が事前に設定されているトレリステーブルを参照して、各トレリスのメトリックを決定することにより、ビタビ復号化を行うことを特徴とする請求項１に記載の誤り訂正方法。
【請求項３】
パンクチャド符号処理により一部ビットを省略して生成された畳込符号に対して多値変調を行った信号を受信し、当該受信信号から畳込符号の符号系列を復調する多値復調処理部と、
ユークリッド距離をメトリックとして、一部省略されたビット位置にダミービットを挿入することなく前記復調された符号系列をビタビ復号化する改良ビタビ復号処理部と、
を含み、
前記多値変調される畳込符号には、固定ビットが挿入されており、
前記改良ビタビ復号処理部は、固定ビット挿入位置に対応するパスを強制的に選択させる手段を含むことを特徴とする誤り訂正装置。
【請求項４】
ビタビ復号の際のトレリスの各々に対応する符号系列の値を予め設定したトレリステーブルを生成するトレリステーブル作成処理部をさらに含み、
前記改良ビタビ復号処理部が、前記トレリステーブルを参照して、メトリックを決定してビタビ復号を行うことを特徴とする請求項３に記載の誤り訂正装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多値変調を利用した通信における誤り訂正の方法及び誤り訂正装置に関する。
【０００２】
【従来の技術】
従来、ディジタル信号の伝送においては、通信品質の改善のために、伝送時の誤りを受信側で訂正することが行われている。このときには、送信側でディジタル信号に誤り訂正符号を付し、受信側では、この誤り訂正符号を用いて誤り訂正を行う。このような誤り訂正方法として有力なものに畳込符号化がある。また、この畳込符号を復号化する方法にビタビ復号化法が広く用いられている。
【０００３】
また、符号化率を高めるために、一定の規則に従って畳込符号の一部を省略するパンクチャド符号化が知られている。例えば、送信しようとする情報系列（送信情報系列）３ビットに基づいて、符号化率１／２の畳込符号６ビットを作成し、周期的に所定位置の２ビットを省略して、送信ビット数を４ビットとし、符号化率３／４の送信系列を作成することができる。
【０００４】
このパンクチャド符号化された受信系列をビタビ復号する場合、従来、復調系列に対して符号化の過程で省略されたビット位置にダミーのビットを挿入し、符号化率１／２の復調系列を擬似的に作成し、ダミービット挿入後の復調系列に対して符号化率１／２の通常のビタビ復号を行っていた。ただし、ダミービット挿入位置については、メトリックの計算を行わないようにする。
【０００５】
すなわち、畳込符号化及びパンクチャド符号化を行う従来の送信側装置は、図１２（ａ）に示すように、誤り訂正符号処理部１と、変調処理部２とを有しており、誤り訂正符号処理部１は、さらに畳込符号処理部３と、パンクチャド符号処理部４とを備えている。また、従来の受信側装置は、図１２（ｂ）に示すように、復調処理部５と、ダミービット挿入処理部６と、ビタビ復号処理部７とから基本的に構成されている。
【０００６】
従来の送信側装置の誤り訂正符号処理部１では、送信情報系列の入力を受けて、畳込符号処理部３が符号化率１／２の畳込符号化を行う。パンクチャド符号処理部４は、この符号化率１／２の畳込符号化された信号の入力を受けて、所定の規則に従って、一部のビットを省略した送信系列を生成して出力する。ここでは、定期的に２ビットを省略して符号化率３／４の送信系列を生成するとする。変調処理部２は、この送信系列を変調して送信する。
【０００７】
また、従来の受信側装置では、変調された送信系列を伝送路を介して受信し、復調処理部５がこれを復調する。ここで復調された信号は、送信側装置での符号化率３／４の送信系列に対応するもので、伝送路の状況に応じて誤りが含まれる場合がある。ダミービット挿入処理部６は、この送信系列に対応する信号のうち、パンクチャド符号化により省略されたビットの位置にダミービットを挿入して符号化率１／２の信号系列を擬似的に作成し、これを復調系列として出力する。ビタビ復号処理部７は、この復調系列の入力を受けて、ビタビ復号化する。
【０００８】
ここで、従来の受信側装置におけるビタビ復号化の処理について、図１３を参照して説明する。図１３は、符号化率３／４パンクチャド符号化の場合におけるビタビ復号化の例を示す。ここで、送信系列は、Ｄ００、Ｄ０１、Ｄ０２、Ｄ０３…であり、符号化率３／４のパンクチャド符号系列は、Ｐ００、Ｐ０１、Ｐ０３、Ｐ０５、Ｐ０６、Ｐ０７…であるとする。すなわち、本来の符号系列からＰ０２とＰ０４との２ビットが省略されている。なお、図１３では、この省略されたビットを「×」として表している。
【０００９】
復調信号系列は、Ｒ００、Ｒ０１、Ｒ０２、Ｒ０３、Ｒ０４、Ｒ０５…となり、復調信号系列では、パンクチャド符号系列の省略されたビットにダミービットを挿入してビタビ復号の際に、ダミービット挿入位置のメトリック計算を行わない。具体的に、硬判定ビタビ復号方式を採用する場合、メトリックとしてハミング距離を用い、ダミービット挿入位置でのメトリックは常に「０」とする。このような誤り訂正方法については、電子通信学会論文誌Ｊ６４−Ｂ、Ｎｏ．７（１９８１年７月）573-580ページに詳細に記述されている。
【００１０】
尚、メトリックの計算方法としては、復調系列を「０」または「１」の１ビットの２値信号としてハミング距離を求め、ビタビ復号を行う硬判定ビタビ復号法と、復調データを多値の信号としてビタビ復号を行う軟判定ビタビ復号法とがある。ビット誤り特性としては、軟判定復号法の方が優れており、硬判定復号法と比較して符号化利得を得ることができる。また、軟判定ビタビ復号法の場合、信号点間の物理的距離であるユークリッド距離を尤度関数としてメトリック計算に用いることで、符号化利得の向上を図ることができる利点がある。
【００１１】
ところで、移動体通信等に用いられてきた変調方式では、ディジタル位相変調ＰＳＫが多く、周波数利用効率の観点から４相ディジタル位相変調ＱＰＳＫがよく用いられる。例えばＱＰＳＫの場合、同相成分Ｉチャネル及び直交成分Ｑチャネルは１ビットで表現されるため、ダミービット挿入を行い、ダミービット挿入位置のメトリック計算を禁止することでビタビ復号が可能である。
【００１２】
【発明が解決しようとする課題】
しかしながら、１６ＱＡＭなどの多値直交振幅変調の場合、受信信号のＩチャネルとＱチャネルとは、それぞれ２ビットで表現される。そのため、送信時にパンクチャド符号処理を行うと、復調系列にダミービットを挿入してユークリッド距離を尤度関数としたメトリック計算を行う場合、実際の受信信号によるデータとダミービットとの２ビットからメトリック計算を行うこととなる。従って、ダミービット挿入位置のユークリッド距離によるメトリック計算を禁止すると、実際の受信信号のデータもメトリック計算に使われないようになってしまう。このように、多値変調でパンクチャド符号化した場合、ダミービットのみについてメトリック計算を禁止するといった処理が困難になって、軟判定ビタビ復号を行うことが難しいという問題点がある。
【００１３】
この事情について具体的に、１６ＱＡＭ変調を採用した場合のビタビ復号を例として、図１４を参照しながら説明する。図１４（ａ）は１６ＱＡＭ変調における信号点の配置と受信信号との関係を表している。図１４（ａ）において、受信信号（Ｒ）が受信されたとする。これをＩ相（同相成分）に射影した状態を図１４（ｂ）に示す。図１４（ｂ）において、ユークリッド距離を尤度関数として用いる場合には、この受信信号（Ｒ′）と各信号点とのユークリッド距離をメトリックとして用いることになる。ここで、座標＋３、＋１、−１、−３の各々には、２ビット系列「００」、「０１」、「１１」、「１０」を対応付ける。
【００１４】
このようにして符号化した信号をビタビ復号化する場合の動作について、図１５を参照しながら説明する。図１５（ａ）は、符号化率１／２で符号化された信号を復号する場合の説明図であり、受信信号の同相成分（Ｒ′）をＩ′００とすると、このＩ′００を用いてユークリッド距離をブランチメトリックとした計算を行い、次に、受信信号の直交成分Ｑ′を用いて、さらに次の受信信号についても同様に処理を続けてビタビ復号化する。
【００１５】
一方、１６ＱＡＭ変調を採用し、符号化率３／４のパンクチャド符号化をしている場合、図１５（ｂ）に示すように、パンクチャド符号系列のＰ０２とＰ０４とが省略されているため、Ｐ０３とＰ０５との２ビット分が変調時シンボルの直交成分Ｑ００に相当する。このため、ユークリッド距離をメトリックとしたビタビ復号時に復調シンボルの直交成分Ｑ′００にダミービットを挿入し、ダミービット挿入位置のメトリック計算を禁止することが困難になり、軟判定ビタビ復号を行うことが困難になるのである。
【００１６】
本発明は、上記実情に鑑みて為されたもので、ダミービット挿入を行うことなく、ユークリッド距離を尤度関数としたメトリック計算を行い、軟判定ビタビ復号処理を可能とする誤り訂正方法及び誤り訂正装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記従来例の問題点を解決するための第１の発明は、誤り訂正方法において、パンクチャド符号処理により一部ビットを省略して生成された畳込符号に対して多値変調を行った信号を受信する工程と、前記多値変調信号から畳込符号の符号系列を復調する工程と、ユークリッド距離をメトリックとして、一部省略されたビット位置にダミービットを挿入することなく前記復調された符号系列をビタビ復号化する工程と、を含み、前記多値変調される畳込符号には、固定ビットが挿入されており、前記ビタビ復号化する工程は、固定ビット挿入位置に対応するパスを強制的に選択させる工程を含むこととしたものである。
【００１８】
また、上記従来例の問題点を解決するための第２の発明は、第１の発明に係る誤り訂正方法において、前記ビタビ復号化する工程は、各トレリスに対応する符号系列の値が事前に設定されているトレリステーブルを参照して、各トレリスのメトリックを決定することにより、ビタビ復号化を行うこととしたものである。
【００２０】
上記従来例の問題点を解決するための第３の発明は、誤り訂正装置において、パンクチャド符号処理により一部ビットを省略して生成された畳込符号に対して多値変調を行った信号を受信し、当該受信信号から畳込符号の符号系列を復調する多値復調処理部と、ユークリッド距離をメトリックとして、一部省略されたビット位置にダミービットを挿入することなく前記復調された符号系列をビタビ復号化する改良ビタビ復号処理部と、を含み、前記多値変調される畳込符号には、固定ビットが挿入されており、前記改良ビタビ復号処理部は、固定ビット挿入位置に対応するパスを強制的に選択させる手段を含むこととしたものである。
【００２１】
また、上記従来例の問題点を解決するための第４の発明は、第３の発明に係る誤り訂正装置において、ビタビ復号の際のトレリスの各々に対応する符号系列の値を予め設定したトレリステーブルを生成するトレリステーブル作成処理部をさらに含み、前記改良ビタビ復号処理部が、前記トレリステーブルを参照して、メトリックを決定してビタビ復号を行うこととしたものである。
【００２３】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態に係る誤り訂正装置について図面を参照しながら説明する。本実施の形態の誤り訂正装置は、パンクチャド符号化の際に省略したビット位置に対応する２ステップ分のパスについて、パスをひとまとめにしたトレリスを用いて軟判定ビタビ復号処理を行うことで、ダミービットを挿入することなくユークリッド距離を尤度関数としたメトリック計算を行い、軟判定ビタビ復号処理を可能とするものである。
【００２４】
具体的に、本実施の形態の誤り訂正装置は、図１（ａ）に示す送信装置からの信号を受信する。この送信装置は、誤り訂正符号処理部１と、多値変調処理部２とから基本的に構成され、誤り訂正符号処理部１は、畳込符号処理部３とパンクチャド符号処理部４とを含んでいる。また、本実施の形態の誤り訂正装置は、図１（ｂ）に示すように、多値復調処理部５と、改良ビタビ復号処理部８とからなる。畳込符号処理部３は、送信情報系列の入力を受けて、符号化率１／２の畳込符号化を行う。
【００２５】
具体的にこの畳込符号処理部３は、図２に示すように、多段に構成されたシフトレジスタ１１と、加算器１２とから構成されている。シフトレジスタ１１は、前段のシフトレジスタ１１から送信情報系列の入力を受けて、現在保持しているビットを後段のシフトレジスタ１１に出力するとともに、新たに入力されたビットを保持する。加算器１２ａは、加算結果の２の剰余を出力する、いわゆるｍｏｄ２の加算器であり、入力される送信情報系列とシフトレジスタ１１により２ビット分遅延されたビットとの和を演算して、加算器１２ｂに出力する。他の加算器１２も同様にして送信情報系列又は前段の加算器１２からの入力とシフトレジスタ１１により所定ビット分遅延されたビットとを加算して出力する。これにより、例えば図２に示す畳込符号器では、遅延をＤとして、「１」、「１＋Ｄ２」…からなる第１畳込符号系列Ｐ００，Ｐ０２，Ｐ０４…と、「１」、「１＋Ｄ」…からなる第２畳込符号系列Ｐ０１，Ｐ０３，Ｐ０５…との２系列が生成される。
【００２６】
パンクチャド符号処理部４は、一定の規則に従って、これらの畳込符号系列から一部のビットを省略して、パンクチャド符号を生成する。
【００２７】
すなわち、誤り訂正符号処理部１は、図３に示すように、送信情報系列（図３（ａ））について、符号化率１／２の畳込符号を生成し（図３（ｂ））、さらにこれから一定の規則に従って、一部のビットを省略したパンクチャド符号（図３（ｃ））を生成する。この図３（ｃ）において、パンクチャドビットの位置は、「×」の記号で図示しており、円で囲まれた１組のビットは、例えば１６ＱＡＭにおいてシンボルの同相成分もしくは直交成分に相当する。そして、これに基づいて図３（ｄ）の多値変調入力信号を生成して送信出力する。
【００２８】
これらの畳込符号化及びパンクチャド符号化については、電子情報通信学会から発行されている、今井秀樹著の「符号理論」（平成２年３月初版発行）の２４７ページから２７９ページに詳細に説明があるので、ここでの説明を省略する。
【００２９】
そして、本実施の形態の誤り訂正装置の受信側装置の多値復調処理部５は、伝送路を介して多値変調信号を受信し、これを復調して改良ビタビ復号処理部８に出力する。改良ビタビ復号処理部８は、図３（ｃ）に示したような、符号化率３／４のパンクチャド符号の入力を受けて、ビタビ復号化を行う。
【００３０】
従来、通常のビタビ復号化では、図４（ａ）に示すようなＰ０２とＰ０３とに基づく第１パス２０とＰ０４とＰ０５とに基づく第２パス２１とからなるトレリスを形成する。ここで、パンクチャド符号化によりＰ０２及びＰ０４は省略されている。
【００３１】
本実施の形態において特徴的なことは、第１パス２０と第２パス２１とをひとまとめにした図４（ｂ）に示すような合成パスを用いてトレリスを形成することである。すなわち、この合成パスはＰ０２からＰ０５までの４ビットに対応するパスであるが、Ｐ０２及びＰ０４が省略されているため、復調された符号系列のＰ０２からＰ０５までを（ダミービットの挿入をすることなく）そのままビタビ復号に用いるときには、結果的に２ビットの符号系列に対応していることになる。つまり、結果的に生成される図５に示すようなトレリスの符号系列は、シンボルの直交成分Ｑ００の候補、すなわち、図１４で説明した直交成分の信号点＋３、＋１、−１、−３のいずれかに相当する。このトレリス線図を用いることで、軟判定ビタビ復号時、ダミービット挿入を行うことなく、ユークリッド距離を尤度関数としたメトリック計算を行い、軟判定ビタビ復号処理を行うことが可能となる。
【００３２】
実施の形態２．
次に、本発明の第２の実施の形態に係る誤り訂正装置について、図６を参照して説明する。本実施の形態の誤り訂正装置は、図６（ａ）に示す送信装置からの信号を受信して誤り訂正を行う。この送信装置は、誤り訂正符号処理部２５と多値変調処理部２とから構成されており、誤り訂正符号処理部２５は、固定ビット挿入処理部２４と畳込符号処理部３とパンクチャド符号処理部４とを備えている。また、本実施の形態の誤り訂正装置は、図６（ｂ）に示すように、多値復調処理部５と、第２改良ビタビ復号処理部２６とからなる。尚、第１の実施の形態のものと同様の動作を行うものについては、同一の符号を付して詳細な説明を省略する。
【００３３】
固定ビット挿入処理部２４は、送信情報系列の入力を受けて、事前に設定された「０」又は「１」の固定ビットを所定位置に挿入する。畳込符号処理部３は、第１の実施の形態のものと同様に、固定ビット挿入後の送信情報系列について畳込符号化を行う。
【００３４】
第２改良ビタビ復号処理部２６は、固定ビット挿入に対応したステップのパスを強制的に選択させつつ、ビタビ復号化を行う。具体的に、送信情報系列Ｄ００が固定ビット「０」であり、また、ビタビ復号処理において、選択したパスを表すパス選択情報として畳込符号器のシフトアウトビットを想定している。
【００３５】
この第２改良ビタビ復号処理部２６では、パス選択情報は最初畳込符号器の初期状態がシフトアウトされるため、図２に示した畳込符号を例とした場合、図７のパス２７においてパスが強制選択されることとなる。パス２７は固定ビット挿入位置に対応するパスであるため、図４（ｂ）のように一つの状態に４本のパスが接続されるのが通常であるが、固定ビットが挿入されているために、２つのパスのみが許され、２つのパスのみが接続されている。このように固定ビット挿入を行うことで、ビタビ復号処理における計算、比較、選択を行うパスが強制的に選択される。これにより、誤り訂正能力の向上を図ることが可能となる。
【００３６】
実施の形態３．
次に、本発明の第３の実施の形態に係る誤り訂正装置について、図８を参照しながら説明する。本実施の形態の誤り訂正装置は、図１（ａ）に示した送信装置から受信した信号を復調するもので、多値復調処理部５と、第３改良ビタビ復号処理部３０とから基本的に構成されている。また、第３改良ビタビ復号処理部３０は、復号処理部２８と、トレリステーブル作成処理部２９とからなる。尚、第１の実施の形態に係るものと同様のものについては、同じ符号を付して詳細な説明を省略する。
【００３７】
第３改良ビタビ復号処理部３０の復号処理部２８は、トレリステーブル作成処理部２９により作成されたトレリステーブルを格納しており、多値復調処理された信号の入力を受けて、トレリステーブルを参照しながらビタビ復号を行う。具体的に、トレリステーブルは、図９に示すように、トレリスの状態遷移のそれぞれについて、遷移前の状態と符号系列とに応じた値を事前に設定したものである。この値は、トレリスの状態遷移において、図２の畳込符号器で生成される符号系列より求めることができる。図１０はトレリステーブルに従ってブランチメトリックを決定する場合でのメトリック計算の例を示している。この例では、ステップ（ｎ）の状態Ｓ０３に遷移するのはステップ（ｎ−１）の状態Ｓ１２からＳ１５である。この場合各々のトレリスに対応するトレリステーブル値はそれぞれ「１」，「３」，「０」、「２」である。このトレリステーブル値には、復調信号系列から計算されたブランチメトリック値が対応している。例えばトレリステーブル値「３」は図９にもあるように、符号系列で表すと「１１」であり、図１４（ｂ）によれば、対応する信号点は「−１」であるので、復調信号と「−１」とのユークリッド距離がトレリステーブル値「３」に対応するブランチメトリック値となる。他のトレリステーブル値も同様である。このようにして求めたブランチメトリック値を各トレリスのテーブル値に従って決定し、ステップ（ｎ−１）での各状態のパスメトリックに加算、比較、及び選択を行う。計算、比較、選択は通常行うビタビ復号処理と同様である。図１０の例では状態Ｓ１２の計算結果を選択している。なお図１４（ｂ）、または図９のトレリステーブルからもわかるように、この例では、計算するユークリッド距離、つまりブランチメトリックは４通りしかない。従って、特性向上を目的として畳込符号器のシフトレジスタを増やした場合、状態数つまりトレリスが多くなるので、この例のように、各トレリスに対して一つ一つメトリック計算を行うよりも、事前にトレリステーブルを作成し、ブランチメトリック値をこのテーブルに基づいて決定することで、計算の簡略化を図ることが可能となる。
【００３８】
実施の形態４．
この第４の実施の形態に係る誤り訂正装置についても、固定ビットの挿入による誤り訂正能力の向上が可能となるので、以下、固定ビットが挿入された信号に対する誤り訂正装置について説明する。本実施の形態の誤り訂正装置は、図６（ａ）に示した送信装置からの信号を受信して復調するもので、図１１に示すように、多値復調処理部５と、第４改良ビタビ復号処理部３２とから基本的に構成されている。また、第４改良ビタビ復号処理部３２は、トレリステーブル作成処理部２９と第２復号処理部３１とからなる。尚、第３の実施の形態のものと同様の構成をとるものについては、同じ符号を付して詳細な説明を省略する。
【００３９】
第２復号処理部３１は、第３の実施の形態の復号処理部２８と同様にして、トレリステーブル作成処理部２９により作成されたトレリステーブルを格納しており、このトレリステーブルの値に基づいてブランチメトリック値を演算する。また、第２の実施形態におけるのと同様に、固定ビット挿入により、対応するパスを強制的に選択することが可能となる。これにより、誤り訂正能力の向上を図ることが可能となる。
【００４０】
【発明の効果】
第１の発明によれば、ダミービットを挿入することなく、復調した符号系列をそのまま、ユークリッド距離をメトリックとしてパンクチャド符号のビタビ復号を行うので、軟判定ビタビ復号による誤り訂正をすることができ、固定ビット挿入して送信した信号に対し、ビタビ復号の際に、パスを強制的に選択させることで、誤り訂正能力の向上を図ることができる。
【００４１】
また第２の発明によれば、第１の発明において、事前に設定されたテーブルを参照してビタビ復号を行うことで、メトリック計算処理の簡略化を図ることができる。
【００４３】
第３の発明によれば、改良ビタビ復号処理部が、ダミービットを挿入することなく、復調した符号系列をそのまま、ユークリッド距離をメトリックとしてパンクチャド符号のビタビ復号を行う誤り訂正装置としているので、軟判定ビタビ復号による誤り訂正をすることができ、固定ビット挿入して送信した信号に対し、改良ビタビ復号処理部が、復号処理においてパスを強制的に選択させることで、誤り訂正能力の向上を図ることができる。
【００４４】
また第４の発明によれば、第３の発明において、改良ビタビ復号処理部が、事前に設定されたテーブルを参照してビタビ復号を行うことで、メトリック計算処理の簡略化を図ることができる。
【図面の簡単な説明】
【図１】  第１の実施の形態に係る誤り訂正装置とそれに対する送信装置の一例を表す構成ブロック図である。
【図２】  畳込符号処理部の一例を表す構成ブロック図である。
【図３】  誤り訂正処理部における送信情報系列の処理内容を表す説明図である。
【図４】  パンクチャビット位置に対応するトレリス線図を表す説明図である。
【図５】  第１の実施の形態に係るビタビ復号のトレリス線図を表す説明図である。
【図６】  第２の実施の形態に係る誤り訂正装置とそれに対する送信装置の一例を表す構成ブロック図である。
【図７】  第２の実施の形態のビタビ復号におけるトレリス線図を表す説明図である。
【図８】  第３の実施の形態に係る誤り訂正装置の一例を表す構成ブロック図である。
【図９】  第３の実施の形態のビタビ復号におけるトレリステーブルの一部を表す説明図である。
【図１０】  第３の実施の形態のトレリス線図を表す説明図である。
【図１１】  第４の実施の形態に係る誤り訂正装置の一例を表す構成ブロック図である。
【図１２】  従来の誤り訂正装置を表す構成ブロック図である。
【図１３】  従来のビタビ復号におけるトレリス線図を表す説明図である。
【図１４】  １６ＱＡＭ変調における信号点の配置と受信信号との関係の一例を示す説明図である。
【図１５】  従来の復調におけるトレリス線図を表す説明図である。
【符号の説明】
１，２５  誤り訂正符号処理部、２  多値変調処理部、３  畳込符号処理部、４  パンクチャド符号処理部、５  多値復調処理部、６  ダミービット挿入処理部、７  ビタビ復号処理部、８  改良ビタビ復号処理部、１１  シフトレジスタ、１２  加算器、２０  符号系列Ａに対応するトレリス、２１  符号系列Ｂに対応するトレリス、２４  固定ビット挿入処理部、２６  第２改良ビタビ復号処理部、２７  パス強制選択を行うステップでのトレリスの例、２８  復号処理部、２９  トレリステーブル作成処理部、３０  第３改良ビタビ復号処理部、３１  第２復号処理部、３２  第４改良ビタビ復号処理部。
【図１】
0003874605.tif 000002
【図２】
0003874605.tif 000003
【図３】
0003874605.tif 000004
【図４】
0003874605.tif 000005
【図５】
0003874605.tif 000006
【図６】
0003874605.tif 000007
【図７】
0003874605.tif 000008
【図８】
0003874605.tif 000009
【図９】
0003874605.tif 000010
【図１０】
0003874605.tif 000011
【図１１】
0003874605.tif 000012
【図１２】
0003874605.tif 000013
【図１３】
0003874605.tif 000014
【図１４】
0003874605.tif 000015
【図１５】
0003874605.tif 000016