(57)【特許請求の範囲】
【請求項１】
バッテリセルに結合されたバッテリ制御回路であって、
前記バッテリセルからバッテリ電圧を受けかつ前記バッテリセルにおける電圧状態の検知に応じてステータス信号を提供する測定回路（５１）であって、該測定回路（５１）は、
第１の信号入力、第２の信号入力、第１の選択入力、第２の選択入力および出力を有する第１のマルチプレクサであって、前記第１のマルチプレクサの前記第１および第２の信号入力は前記第１および第２の選択入力における選択信号に応じて選択されるもの、
第１の信号入力、第２の信号入力、第１の選択入力、第２の選択入力および出力を有する第２のマルチプレクサであって、前記第２のマルチプレクサの前記第１および第２の信号入力は前記第１および第２の選択入力における前記選択信号に応じて選択されるもの、
前記第１のマルチプレクサの出力と前記第２のマルチプレクサの出力との間に結合された電圧分圧回路であって、該電圧分圧回路は出力ノードを有するもの、
第１および第２の入力と出力とを有する比較器であって、前記第１の入力は前記電圧分圧回路の前記出力ノードに選択的に結合され、前記出力は前記ステータス信号を提供するもの、
を含む測定回路（５１）、
前記ステータス信号に応答して前記ステータス信号からバッテリ制御信号をデコードするための制御回路（３２）、そして
前記制御回路と前記第１のマルチプレクサとの間に結合されかつ前記バッテリ制御信号に応じて前記バッテリセルを放電する放電回路（２１２，２１４）、
を具備することを特徴とするバッテリ制御回路。
【請求項２】
バッテリセルのためのバッテリ充電制御回路であって、
第１および第２の端子の間にバッテリ電圧を受けるよう結合されかつ前記バッテリセルにおける第１の電圧状態を検知したことに応じて第１のステータス信号を提供するか、あるいは前記バッテリセルにおける第２の電圧状態の検知に応じて第２のステータス信号を提供するための出力を有する測定回路（５１）であって、該測定回路（５１）は、
第１の信号入力、第２の信号入力、第１の選択入力、第２の選択入力および出力を有する第１のマルチプレクサであって、前記第１のマルチプレクサの前記第１および第２の信号入力は前記第１および第２の選択入力における選択信号に応じて選択されるもの、
第１の信号入力、第２の信号入力、第１の選択入力、第２の選択入力および出力を有する第２のマルチプレクサであって、前記第２のマルチプレクサの前記第１および第２の信号入力は前記第１および第２の選択入力における前記選択信号に応じて選択されるもの、
前記第１のマルチプレクサの出力と前記第２のマルチプレクサの出力との間に結合された電圧分圧回路であって、該電圧分圧回路は出力ノードを有するもの、
第１および第２の入力と出力とを有する比較器であって、前記第１の入力は前記電圧分圧回路の前記出力ノードに選択的に結合され、前記出力は前記第１のステータス信号を提供するもの、
を含む測定回路（５１）、
前記測定回路の出力に結合された入力と、出力とを有する第１の論理回路（６０）、
前記第１のステータス信号を受けるための第１の入力と、第２の入力と、前記第１のステータス信号に応答する出力とを有する第２の論理回路（６２）、
前記第１の論理回路の出力に結合されたゲートと、第３の端子に結合されたソースと、ドレインとを有する第１のトランジスタ（２６）、
前記第２の論理回路の出力に結合されたゲートと、前記第１のトランジスタのドレインに結合されたドレインと、前記第２の端子に結合されたソースとを有する第２のトランジスタ（２４）、そして
前記第１のトランジスタのソースに結合され第１の電圧を検知するための第１の入力と、前記第１の論理回路の出力に結合された第２の入力と、前記第２の端子における電圧を検知するよう結合された第３の入力と、前記第２の論理回路の入力に結合されかつ前記第１の電圧と前記第２の端子の電圧の差に応じて作動信号を提供する出力を有する検出回路（２４０）、
を具備することを特徴とするバッテリ充電制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的にはバッテリセルの監視および充電に関しかつ、より特定的には、バッテリセルの充電のバランス化に関する。
【０００２】
【従来の技術】
バッテリはデジタルページャ、セルラ電話、ノートブック型コンピュータ、および一般に、携帯用コンシューマ電子製品、を含む広範囲の用途において使用されている。携帯用電子製品に使用されるバッテリはリチウムイオン、リチウムポリマ、ニッケルカドミウム、またはニッケル金属水素化物の組成を含む。前記用途の多くは１２．０ボルトまたはそれ以上の電位を必要とするから、複数のバッテリセルがしばしばバッテリパックにおいて直列に接続され必要な動作電位を提供する。いったんバッテリが貯蔵寿命によりまたは用途における通常の使用の間に放電されれば、該バッテリパックを再充電する必要が生じる。セルの過充電（ｏｖｅｒｃｈａｒｇｉｎｇ）および過少充電（ｕｎｄｅｒｃｈａｒｇｉｎｇ）の問題はバッテリパックが再充電処理に付される場合に生じる。セルの過充電はリチウムをベースとした化学薬品において危険なかつ破滅的な障害を引き起こす可能性があり、一方過放電された（ｏｖｅｒ−ｄｉｓｃｈａｒｇｅｄ）セルはすべてのバッテリの化学薬品についてセルの寿命を低減する結果となる。
【０００３】
【発明が解決しようとする課題】
従来技術においては、バッテリパック内のすべてのバッテリセルを同時に絶えず監視してそれらの状態を監視しかつ、同様に、バッテリパック内のすべてのセルを直列形式で充電する、バッテリ監視および充電機構が開発されている。もしバッテリパック内のセルが均等に整合していなければ数多くの充電サイクルの期間にわたり電圧差が生じ得る。従って、充電処理が行われる場合、１つのセルが他のセルに関してよりひどい過充電を生じ過充電されたセルにおいて安全性の問題を生じる。
【０００４】
従って、バッテリパックに対して不当な負担を与えることなくバランスした様式でバッテリパックの個々のセルを監視しかつ充電する必要性が存在する。
【０００５】
【課題を解決するための手段】
本発明によれば、第１のバッテリセルに結合されたバッテリ充電制御回路において、前記第１のバッテリセルから第１のバッテリ電圧を受けかつ前記第１のバッテリセルにおける過電圧状態の検知に応じてステータス信号を提供するよう結合された測定回路（５１）、前記ステータス信号に応答して前記ステータス信号から第１のバッテリ制御信号をデコードする制御回路（３２）、そして前記第１のバッテリセルの間に結合されかつ前記第１のバッテリ制御信号に応答して前記第１のバッテリセルを放電する放電回路（２１２，２１４）、が設けられる。
【０００６】
また、本発明では、バッテリセルを放電する方法が提供され、該方法は前記バッテリセルから第１のバッテリ電圧を測定しかつ前記バッテリセルが過電圧状態にあればステータス信号を提供する段階、第１のバッテリ制御信号を提供するために前記ステータス信号をデコードする段階、そして前記第１のバッテリ制御信号に応答して前記バッテリセルを放電する段階、を具備することを特徴とする。
【０００７】
さらに、本発明では、バッテリセルに結合され該バッテリセルに供給される過電流を検知するバッテリ充電制御回路において、第１の電源導体に結合された第１の端子を有しかつ前記バッテリセルに結合された第２の端子を有する電流検知抵抗（１１）、前記バッテリセルに供給される過電流を検出するために前記第１および第２の端子の間に結合された入力を有しかつドライブ信号を提供するための出力を有する過電流検出回路（３５）、そして前記ドライブ信号を受けるよう結合されたゲート、基準電位で動作する第３の端子において前記バッテリに結合されたソース、および出力端子に結合され前記ドライブ信号に応答してサーミスタの模擬動作を提供するドレインを有するトランジスタ（４１）、が設けられる。
【０００８】
さらに、本発明によれば、バッテリ充電制御回路においてサーミスタを模擬する方法が提供され、該方法は、バッテリセルにおける過電流を検知する段階、前記検知された過電流を検出する段階、そして前記過電流の前記検出に応答してサーミスタ模擬装置を作動させる段階、を具備することを特徴とする。
【０００９】
さらに、本発明では、バッテリセルに結合され、バッテリ充電器へのバッテリセルの接続を検知するためのバッテリ充電制御回路において、第１および第２の端子において前記バッテリセルから第１のバッテリ電圧を受けるよう結合されかつ前記バッテリセルにおける過小電圧状態の検知に応じて第１のステータス信号を提供する出力を有する測定回路（５１）、前記測定回路の出力に結合された入力を有しかつ出力を有する第１の論理回路（６０）、前記第１のステータス信号を受けるよう結合された第１の入力、第２の入力、および前記第１のステータス信号に応答する出力を有する第２の論理回路（６２）、前記第１の論理回路の出力に結合されたゲート、第３の端子において前記バッテリ充電器に結合されたソース、およびドレインを有する第１のトランジスタ（２６）、前記第２の論理回路の出力に結合されたゲート、前記第１のトランジスタの前記ドレインに結合されたドレイン、および前記第２の端子に結合されたソースを有する第２のトランジスタ（２４）、そして第１の電圧を検出するために前記第１のトランジスタの前記ソースに結合された第１の入力、前記第１の論理回路の前記出力に結合された第２の入力、前記第２の端子における電圧を検出するよう結合された第３の入力、および前記第２の論理回路の前記入力に結合されかつ前記第１の電圧および前記第２の端子における前記電圧の差に応じて作動信号を提供する出力を有する検出回路（２４０）、が設けられる。
【００１０】
【発明の実施の形態】
図１を参照すると、伝統的な集積回路プロセスを使用したモノリシック集積回路（ＩＣ）として製造するのに適したバッテリ充電制御回路１０が示されている。バッテリセル１２，１４，１６および１８は電源導体２０（ＰＡＣＫ＋）およびノード２２の電源導体の間に直列に接続されている。バッテリセル１２，１４，１６および１８は好ましくはリチウムイオンまたはポリマ形式の再充電可能なバッテリであり、フル充電の状態ではリチウムイオンセルは４．２ボルトで動作しかつポリマセルは３．０ボルトで動作する。制御回路３２へのＰＲＯＧ１およびＰＲＯＧ２入力はバッテリ充電制御回路１０に与えられるバッテリセルの合計数を表す２進プログラミングコードを提供する。以下の表１には４個までのバッテリセルのための２進プログラミングコードのリストが示されている。もしバッテリパックに４個より少ないバッテリセルが存在すれば、該セルは短絡回路によって置き換えられる。例えば、もし３つのセルがプログラムされれば、バッテリセル１２は短絡回路によって置き換えられる。４個より多くのセルを有するバッテリシステムに適応させるため付加的なＰＲＯＧ入力が導入される。
【００１１】
【表１】
0003945837.tif 000002
【００１２】
電流検知抵抗１１および電流検知抵抗１５が電源導体２０およびバッテリセル１２の間に直列的に接続されている。ノード２２は放電トランジスタ２４のソースに結合されている。トランジスタ２４のドレインは充電トランジスタ２６のドレインに結合されている。トランジスタ２６のソースは電源導体３０（ＰＡＣＫ−）に接続されている。ダイオード２５はトランジスタ２４のソースに接続されたアノードおよびトランジスタ２４のドレインに接続されたカソードを有する。ダイオード２５はトランジスタ２４の構造に固有のものである。ダイオード２７はトランジスタ２６のソースに接続されたアノードおよびトランジスタ２６のドレインに接続されたカソードを有する。ダイオード２７はトランジスタ２４の構造に固有のものである。電源導体２０および３０はバッテリセル１２〜１８によって形成されるバッテリパックの正および負の端子を表す。トランジスタ２４は過小電圧論理（ｕｎｄｅｒ−ｖｏｌｔａｇｅ  ｌｏｇｉｃ：ＵＶ論理）回路６２からノード４５において放電（ＤＩＳＣＨ）信号を受ける。トランジスタ２６のゲートは充電（ＣＨＧ）信号を受けるために、ノード４４において、過電圧（ＯＶ）論理回路６０の出力に接続されている。ＯＶ論理回路６０の入力は過電流またはオーバカレント（ｏｖｅｒ−ｃｕｒｒｅｎｔ）論理（ＯＩ論理）回路３７の出力から充電セット（ＳＥＴ  ＣＨＡＲＧＥ：ＳＥＴ  ＣＨＧ）信号を受けるよう結合されている。トランジスタ４１はノード２２に接続されたドレイン、過電流論理回路３７の出力に接続されたゲート、およびバッテリ充電器内に配置された外部抵抗に接続するための端子４３に接続されたソースを有する。トランジスタ４１はまたバイポーラトランジスタとすることもできる。ＯＩ論理回路３７は過電流検出回路（ＯＩ検出）３５の出力からの信号、制御回路３２からの低速クロック（ＳＬＯＷ  ＣＬＯＣＫ）信号、およびＯＶ論理回路６０からのＯＶ信号を受ける。
【００１３】
ＯＩ論理回路６０のトランジスタ４１はサーミスタの作用をシミュレートする。ニッケル技術をベースとしたバッテリ充電器はサーミスタ接続のために使用される端子を有する。本発明の利点として、リチウム技術のバッテリパックがニッケル技術のバッテリ充電器に接続されたとき、トランジスタ４１が作動され、バッテリ充電器をトリクル電流充電モードで動作させる。サーミスタ模擬装置は通常バッテリパックに印加される大きな値のニッケル技術充電電流をディスエーブルする。リチウム技術バッテリパックは従って危険な過充電から保護される。
【００１４】
ＯＩ検出回路３５の入力は検知抵抗１１の間に結合される。ＯＩ検出回路３５は遅延回路６１を介してＵＶ論理６２のセット（ＳＥＴ）入力に結合された第２の出力を有する。過放電電流がＯＩ検出回路３５によって検出され、バッテリパック端子の短絡回路を表している場合、ＵＶ論理６２のセット入力が作動されてセルを電流経路から切り離す。遅延回路６１は所望の遅延を提供するために直列に結合された２つのフリップフロップ（図示せず）を含む。遅延回路６１はまた直列に結合されたひと続きのゲートから形成できる。遅延回路６１はバッテリパックを容量負荷に接続するのを補償するためＩＯ検出３５の出力信号に対し２０．０ミリセカンドの遅延を提供する。
【００１５】
トランジスタ２４および２６のゲートにおける、前記放電（ＤＩＳＣＨ）および充電（ＣＨＧ）信号は、それぞれ、電源導体２０および３０の間の導電経路をイネーブルしかつディスエーブルする。もし後に説明するバッテリ充電制御回路がいずれかの個別のバッテリセルに過電圧状態または過小電圧状態が存在することを判定すれば、トランジスタ２４および／またはトランジスタ２６は電源導体２０および３０の間の導電経路をディスエーブルする。トランジスタ２４および２６は外部部品として設けることもでき、あるいはバッテリ充電制御回路１０を含むＩＣ内に集積することもできる。
【００１６】
セル測定回路５１はマルチプレクサ３４および４２、抵抗４６，４８および５０、スイッチング回路５６および比較器５２を含む。アナログマルチプレクサ３４は電源導体２０に結合された第１のデータ入力Ｄ１およびバッテリセル１２および１４の間の相互接続部におけるノード３６に結合された第２のデータ入力Ｄ２を有する。マルチプレクサ３４はさらにバッテリセル１４および１６の間の相互接続部におけるノード３８に接続された第３のデータ入力Ｄ３およびバッテリセル１６および１８の相互接続部におけるノード４０に接続された第４のデータ入力Ｄ４を有する。アナログマルチプレクサ４２は、それぞれ、ノード３６，３８，４０および２２に接続された４つのデータ入力Ｄ１〜Ｄ４を有する。
【００１７】
マルチプレクサ３４および４２は制御回路３２の出力から、それぞれ、セレクト１（ＳＥＬＥＣＴ１），セレクト０（ＳＥＬＥＣＴ０）およびイネーブル（ＥＮＡＢＬＥ：ＥＮ）の制御信号を受ける。マルチプレクサ３４の出力は直列接続された抵抗４６，４８および５０の一方の側に接続されている。マルチプレクサ４２の出力は同じ直列接続された抵抗４６，４８および５０の反対側に接続されている。比較回路５２はスイッチ５６によってノード５４における抵抗４６および４８の相互接続部にあるいはノード５８における抵抗４８および５０の相互接続部に接続される非反転入力端子を有する。制御回路３２はスイッチ（ＳＷＩＴＣＨ）制御信号により前記スイッチ５６を制御する。比較器５２の反転入力端子は１．２５ボルトで動作する基準電位ＶＲＥＦを受ける。比較器５２のステータス（ＳＴＡＴＵＳ）信号出力は過電圧論理６０、過小電圧論理６２の入力、および制御回路３２に結合されている。過小電圧論理６２の出力はまた制御回路３２の入力に結合されたクロック回路６４からのシステムクロック信号出力（ＳＹＳＣＬＫ）をイネーブルするためのクロック回路６４への入力を提供する。過電圧論理６０および過小電圧論理６２は制御回路３２から、それぞれ、信号ＯＶ＿ＣＬＯＣＫおよびＵＶ＿ＣＬＯＣＫを受ける。制御回路３２はまた比較器５２の非反転入力とスイッチ５６との間に結合されるヒステリシス電流（ＩＨＹＳＴ）を提供する。
【００１８】
放電トランジスタ２１２および２１４は、それぞれ、バッテリセル１２および１４の間に結合されている。トランジスタ２１２のドレインはさらに抵抗２２０を通してノード３６に結合され、かつトランジスタ２１４のドレインはさらに抵抗２２２を通してノード３８に結合されている。放電トランジスタ２１６および２１８は、それぞれ、バッテリセル１６および１８の間に接続されている。トランジスタ２１６のドレインは抵抗２２４を介してノード３８に接続され、かつトランジスタ２１８のドレインは抵抗２２６を介してノード４０に接続されている。トランジスタ２１２，２１４，２１６および２１８のゲートは制御回路３２から、それぞれ、バッテリ制御信号ＢＡＴ１，ＢＡＴ２，ＢＡＴ３およびＢＡＴ４を受ける。
【００１９】
パック検知回路２４０は電源導体３０に接続された第１の入力、ノード４４に接続された第２の入力、過小電圧論理６２のリセット端子に接続された充電検出（ＣＨＧ  ＤＥＴ）信号を提供する第１の出力、および過電流論理回路３７の入力にパックストレッチ（ＰＡＣＫ  ＳＴＲＥＴＣＨ：ＰＡＣＫ  ＳＴＲ）信号を提供するための第２の出力を有する。
【００２０】
バッテリ充電制御回路１０の動作は次のように行われる。バッテリパックがバッテリセルの自己放電またはシステムにおける使用により放電されたものとなった場合には、バッテリセル１２，１４，１６および１８を再充電する必要がある。外部電源、例えば、バッテリ充電器、が電源導体２０および３０に接続されかつ再充電電流がバッテリセル１２，１４，１６および１８に注入される。特徴として、バッテリ充電器に挿入されたバッテリパックはまちまちの充電状態を示す個々のバッテリセルを含み、すなわち、１つのバッテリセルは受入れ可能な充電状態であり、他のバッテリセルは過充電状態であり、一方他のバッテリセルは過小充電状態であり、あるいはこれらの任意の組合わせとなる。本発明の利点として、バッテリ充電制御回路１０はセルパックのバッテリセル内の充電をバランスさせてバッテリパックの寿命および安全性を増大する。
【００２１】
バッテリ充電制御回路１０は各バッテリセルにかかる電圧を順次サンプルしかつバッテリセルが充電の間にアンバランスな状態に到達したことを識別する。バッテリセルはもし第１のバッテリセルがバッテリパック内の他のセルのヒステリシス電圧ＶＨＹＳＴ内にあれば他のバッテリセルとバランスしている。バッテリ充電制御回路１０はバランス化の基準として比較器５２および抵抗４６，４８および５０によってセットされる過電圧限界を使用する。もし、バッテリパックを充電する場合に、１つまたはそれ以上のバッテリセルが比較器５２によって過電圧でサンプルされれば、その測定結果は制御回路３２に転送される。もしバッテリパック内のすべてのバッテリセル１２，１４，１６および１８が過電圧であると測定されれば、そのバッテリパックはバランスしているものと考えられる。もしすべてのものより少ないセルが同時に過電圧であれば、その過電圧のセルはバッテリ充電制御回路１０によって放電されてその過電圧のセルを該バッテリセルの残りとバランスさせる。
【００２２】
マルチプレクサ３４および４２を制御する制御信号セレクト０およびセレクト１は各マルチプレクサのデータ入力Ｄ１，Ｄ２，Ｄ３およびＤ４の間で選択するよう循環しバッテリセル１２，１４，１６および１８を順次サンプルさせる。１つの状態で、制御信号セレクト０およびセレクト１はマルチプレクサ３４のＤ１入力を選択し電源導体２０の電圧を抵抗４６の上側に通過させる。同時に、制御信号セレクト０およびセレクト１はマルチプレクサ４２のＤ１入力をイネーブルしてノード３６における電圧を抵抗５０の底部側に通過させる。従って、バッテリセル１２にかかる電圧は直列抵抗４６，４８および５０の間に現れる。バッテリセル１２のステータスチェックの間に、制御回路３２はさらにスイッチ５６を制御してノード５８を比較器５２の非反転入力に接続し過電圧障害につきチェックを行う。ノード５８の電圧は抵抗４６，４８および５０の和によって除算された抵抗５０の値の抵抗分割比である。抵抗４６の値は１０２．２５キロオームに選択され、かつ抵抗４８は３０．５５キロオームにセットされ、一方抵抗５０は５５．０キロオームにセットされる。これらの抵抗に対して選択された値は種々のバッテリセル技術に対して調整できる。抵抗４６，４８および５０はまた集積回路の外部に配置されるよう選択できる。もしノード５８の電圧が前記基準電圧ＶＲＥＦを超えれば、比較器５２の出力はハイになって過電圧障害を指示する。もしノード５８の電圧が基準電圧ＶＲＥＦより小さければ、比較器の出力はローに留まりバッテリセル１２は過充電されない。
【００２３】
前記過電圧（ＶＯＶ）電圧限界は次の数式２に示されるように決定される。
【数２】
ＶＯＶ＝ＶＲＥＦ×｛Ｒ５０／（Ｒ５０＋Ｒ４８＋Ｒ４６）｝
【００２４】
スイッチ５６が依然として過電圧をチェックするようセットされていることにより、制御信号セレクト０およびセレクト１はマルチプレクサ３４および４２のＤ２入力を選択しノード３６の電圧を抵抗４６の頭部側にかつノード３８の電圧を抵抗５０の底部側に通過させる。比較器５２は上に述べたようにバッテリセル１４の過電圧チェックを行う。この処理はマルチプレクサ３４および４２のＤ３入力の選択へと反復されノード３８の電圧を抵抗４６の頭部側にかつノード４０の電圧を抵抗５０の底部側に通過させる。比較器５２はバッテリセル１６の過電圧チェックを行う。制御信号セレクト０およびセレクト１は最後にマルチプレクサ３４および４２のＤ４入力を選択してノード４０における電圧を抵抗４６の頭部側にかつノード２２の電圧を抵抗５０の底部側に通過させる。比較器５２はバッテリセル１８の過電圧チェックを行う。もし４つより少ないセルがＰＲＯＧ１およびＰＲＯＧ２入力によってプログラムされれば、非選択の、短絡されたセルはマルチプレクサ３４および４２によってサンプルされない。
【００２５】
バッテリ充電制御回路１０は１つのバッテリセルの過電圧、すなわち過充電、状態を検出したとき、それはそのバッテリセルに対しそれを他のバッテリセルの状態と比較した直後に放電機能を開始する。この放電機能は次のように動作する。もしバッテリパックが両立性ある（ｃｏｍｐａｔｉｂｌｅ）充電器に置かれ、かつもし１つのバッテリセルが過電圧状態にあることが判定されれば、充電トランジスタ２６は「オフ」となりかつ放電トランジスタ２４は「オン」となる。クロック６４は動作し続けかつバッテリバランス化モードがイネーブルされる。もしバッテリセル１２が過電圧状態にあり、一方バッテリセル１４，１６および１８が過電圧状態になければ、制御回路３２のステータス入力はそれを他のバッテリセルの状態と比較した直後にＢＡＴ４制御回路出力を作動させる。（ａｃｔｉｖａｔｅｓ）。ＢＡＴ４信号はトランジスタ２１２、すなわち、放電回路、を「オン」にし、バッテリセル１２を抵抗２２０と直列のトランジスタ２１２の「オン」電圧の組合わせによって制限される速度で放電させる。
【００２６】
バッテリセル１２はバッテリ電圧が所定のレベルに放電されるまで測定され続ける。該所定のレベルは、第２のサンプリングサイクルで開始する、ヒステリシス電流ＩＨＹＳＴを抵抗４６，４８および５０を備えた抵抗ネットワークに通すことによって確立される。ＩＨＹＳＴを抵抗４６，４８および５０の間に挿入することによって発生される電圧ＶＨＹＳＴは人工的にノード５４における電圧を上昇させる。第２のサンプリングサイクルの間に、比較器５２の非反転入力に現れる電圧はバッテリセルにかかる実際の電圧に抵抗４６，４８および５０の並列組合わせを通してＩＨＹＳＴを流すことによって生成される電圧を加えたものに等しい。従って、バッテリはその電圧が、比較器５２の非反転入力においてセットされる、過電圧限界からＩＨＹＳＴによって生成される電圧降下を減算した値に到達するまで引き続くサイクルにおいて放電し続ける。図１に示される、ＩＨＹＳＴは１．４０マイクロアンペアである。ＶＨＹＳＴは抵抗４６，４８および５０に応じて所望の過電圧しきい値ヒステリシスを与えるために調整できる。
【００２７】
ＶＨＹＳＴは次の数式３に示されるように決定される。
【数３】
ＶＨＹＳＴ＝ＩＨＹＳＴ×［Ｒ５０‖（Ｒ４８＋Ｒ４６）］
【００２８】
ＶＯＶより低い電位を有するバッテリセルはすべての過電圧のバッテリセルがＶＯＶマイナスＶＨＹＳＴの電圧に放電された後にのみ充電できるようになる。いったんおのおののバッテリセルが過電圧に対し直列的にサンプルされると、制御信号セレクト０およびセレクト１はマルチプレクサ３４および４２のＤ１入力を選択するよう循環し戻る。スイッチ５６は過小電圧（ｕｎｄｅｒ−ｖｏｌｔａｇｅ）障害をチェックするため比較器５２の非反転入力にノード５４を接続するよう切り替わる。ノード５４の電圧はバッテリセル１２の電圧を、抵抗４８と抵抗５０を加えたものを抵抗４６，４８および５０によって除算した抵抗分圧比によって低減されたものである。もしノード５４の電圧が前記基準電圧ＶＲＥＦより小さければ、比較器５２の出力はローになって過小電圧障害を示す。あるいは、もしノード５４の電圧が前記基準電圧ＶＲＥＦより大きければ、比較器５２の出力はハイに留まりバッテリセル１２のための適切な動作を指示する。過小電圧をチェックする処理はセレクト０およびセレクト１制御信号がＤ２〜Ｄ４のマルチプレクサ入力を選択するよう循環するに従ってバッテリセル１４，１６および１８に対して繰り返される。
【００２９】
過小電圧のバッテリセルを示す、比較器５２からのステータス出力信号はＵＶ＿クロック信号によってＵＶ論理回路６２へとクロック入力される。ＵＶ論理回路６２は放電トランジスタ２４をターンオフする。ＵＶ論理回路６２の出力はまたクロック回路６４を介してＳＹＳＣＬＫを制御する。もし過小電圧のセルが比較器５２によって測定されれば、クロック回路６４はＵＶ論理回路６２によってディスエーブルされ、バッテリ充電制御回路１０を低電流スリープモードで動作させる。充電トランジスタ２６はＯＶ論理回路６０の作用によりオン状態に維持される。放電トランジスタ２４のバックゲートはバッテリパックを通り、充電トランジスタ２６を通り電源導体ＰＡＣＫ−への充電経路を完成させるために使用される。もしパック検知回路２４０がトランジスタ２４のバックゲートに電流を検知すれば、ＵＶ論理回路６２はリセットされかつクロック回路６４がイネーブルされる。
【００３０】
過小電圧バッテリセルは該バッテリセルがＶＯＶによってセットされる電位に到達するまで充電される。リチウムイオンバッテリに対するセルごとの受入れ可能な電圧範囲は２．５ボルト〜４．２ボルトである。リチウムポリマバッテリに対するセルごとの受入れ可能な電圧範囲は１．８ボルト〜３．０ボルトである。
【００３１】
前記過電圧ＶＵＶ電圧限界は次の数式４によって決定される。
【数４】
ＶＵＶ＝ＶＲＥＦ×｛（Ｒ５０＋Ｒ４８）／（Ｒ５０＋Ｒ４８＋Ｒ４６）｝
【００３２】
別の実施形態では、前記処理は次のバッテリセルに移る前におのおののバッテリセルに関して過電圧および過小電圧の双方に対してサンプルを行うことができる。本発明の１つの重要な観点は過電圧および過小電圧に対する各バッテリセルの直列的なサンプリングである。以上の説明から、バッテリ充電制御回路１０は１度に１つのバッテリセルをチェックしてバッテリパック内の各セルに対する適切な安全および最適な動作寿命条件を保証する。
【００３３】
他のあり得る問題はバッテリパックがバッテリ充電器から切り離されたときに生じるいずれか１つのバッテリセルについての過小電圧状態である。該過小電圧はバッテリパックが過小電圧のバッテリセルの過放電を防止するためにディスエーブルすることができるように検出されなければならない。いったんおのおののバッテリセルが過電圧に対して直列的にサンプルされると、該バッテリパックは次に過小電圧のバッテリセルについてサンプルされる。もし過小電圧のバッテリセルが比較器５２の出力で検出されれば、ステータス信号がＵＶ論理回路６２へとクロック入力される。ＵＶ論理回路６２はノード４５を論理ゼロに引き込み、従って放電トランジスタ２４をターンオフしかつさらにクロック６４をディスエーブルする。ＳＹＳＣＬＫ出力はその結果ディスエーブルされ、制御回路３２をパワーダウンする。ノード４５における論理ゼロはまたＵＶ論理６２およびＯＶ論理６０に関連するチャージポンプ回路（図示せず）をディスエーブルする。チャージポンプ回路はパワーダウンされるが、該チャージポンプの出力に大きな容量が配置されチャージポンプによってドライブされる論理回路への電力を維持する。該容量は所定の時間の間回路データが有効であるように選択される。
【００３４】
従って、本発明の利点として、過小電圧のバッテリセルの容量がバッテリセル充電回路１０の作用によって低下することはない。
【００３５】
本発明の他の実施形態では、バッテリパックをいつバッテリ充電器内に入れるかを決定することが重要である。さらに、バッテリ充電器はバッテリパックにおいて使用されているバッテリセル技術と両立することが重要である。もしリチウムイオンのバッテリパックがニッケルカドミウムのバッテリパックを充電するよう設計されたバッテリ充電器に入れられれば、ニッケルカドミウム充電器の高い充電レートはリチウムイオンのバッテリパックに対して破壊的であることが分かる。再び図１を参照すると、過電流検出回路３５および過電流論理回路３７が示されている。電流検知抵抗１１は、バッテリ充電制御回路１０がリチウムイオンバッテリの充電器に入れられた場合に最大１６．０ミリボルトとなるよう設計される。該バッテリ充電器のためのターミナル接点は電源導体２０（ＰＡＣＫ＋）および電源導体３０（ＰＡＣＫ−）である。
【００３６】
過電流検出器３５は充電または放電電流をサンプルするために使用される抵抗１１とカレントミラー（図１０）の形式にすることができる。反映される（Ｍｉｒｒｏｒｅｄ）電流は過電流論理回路３７の入力と両立する論理レベル出力を提供する。同様に、過電流検出器３５の第２の出力は過小電圧論理回路６２のセット（ＳＥＴ）入力に向けられている。該セット入力は放電トランジスタ２４のゲートがバッテリパックが短絡回路となっている状態の間の電流経路を中断するためローに引かれるようにする。あるいは、過電流検出器３５は電圧比較器（図示せず）の形式ものとすることができる。
【００３７】
バッテリセルの充電の間に、過電流検出器３５は電流検知抵抗１１における電圧降下を検知する。もし該電圧降下が１６．０ミリボルトを超えれば、過電流充電状態が指示され、かつ論理“１”の信号が過電流論理回路３７への入力に送られる。結果として生じる信号の論理“１”の信号は過電流論理回路３７の出力からトランジスタ４１のゲートに供給される。トランジスタ４１はターンオンしかつバッテリ充電器（図示せず）内に収容された外部プルアップ抵抗（図示せず）がリチウム技術のバッテリパックを完全に充電されたニッケル技術のバッテリパックと見るようにさせる。ニッケル技術のバッテリセルにおいては、サーミスタがしばしばセル内に含まれておりかつ該サーミスタ出力をローに引くことにより充電の終了のために使用される。ローのサーミスタ出力は、ニッケル技術のバッテリにおいて、充電電流が低減されるようにする。低減された充電電流のレベルはニッケルタイプの充電器に置かれたリチウムセルにとってより受入れ可能なものである。過電流論理回路３７はバッテリ充電器がトランジスタ４１のターンオンに応答するのに３秒間待機する。もしバッテリ充電器が電源導体２０に流れ込む電流を、電流検知抵抗１１にかかる電圧降下が１６．０ミリボルトより小さくなるようなレベルまで低減すれば、充電トランジスタ２６は「オン」状態に留まる。充電トランジスタ２６はこのようにしてバッテリパックが低減されたトリクル充電電流によって充電できるようにする。もし３秒の後、電流検知抵抗１１における電圧降下が１６．０ミリボルトより大きければ、過電流論理３７は論理“１”のＳＥＴ  ＣＨＧ信号を出力し、ノード４４が論理ゼロにドライブされるようにし、充電トランジスタ２６をターンオフする。バッテリパックの充電はこのようにして中止される。
【００３８】
図２に移ると、過電圧論理回路６０がさらに詳細に示されており、該過電圧論理回路６０は比較器５２の出力からステータス信号を受けるよう結合されたデータ入力を有するフリップフロップ７０を含んでいる。ＯＲゲート７２はＯＶクロック信号を受けるための第１の入力およびフリップフロップ７０のＱ出力に結合された第２の入力を有する。フリップフロップ７０はそのリセット入力における論理ゼロのスタート（ＳＴＡＲＴ）制御信号によってリセットされる。フリップフロップ７０のＱ出力はさらにイネーブル制御信号によってクロッキングされるフリップフロップ７４のデータ入力に結合されている。フリップフロップ７４のＱ出力はＯＶ信号出力の信号を提供しかつＮＯＲゲート３９の入力に結合されている。ＮＯＲゲート３９はＯＩ論理回路３７からＳＥＴ  ＣＨＧ信号を受けるよう接続された第２の入力を有する。ＮＯＲゲート３９の出力はトランジスタ７８のゲートにかつインバータ７５の入力に接続されている。インバータ７５の出力はトランジスタ７６のゲートに接続されている。トランジスタ７６および７８のソースはグランド電位で動作するノード２２に接続されている。トランジスタ７６のドレインはノード８２においてトランジスタ８０のドレインに接続されている。トランジスタ７８のドレインはノード８６においてトランジスタ８４のドレインに接続されている。トランジスタ８０および８４のゲートは、それぞれ、ノード８６および８２に接続されている。トランジスタ８０および８４のソースはチャージポンプ８８の出力に接続されている。チャージポンプ８８はノード３８から３．６〜８．４ボルトにおよぶ入力電圧を受け、かつ１０．０〜１２．０ボルトの間で動作する出力電圧ＶＰＵＭＰを提供する。トランジスタ９０のゲートはノード８２に接続され、一方トランジスタ９２のゲートはノード８６に接続されている。トランジスタ９０および９２のソースはチャージポンプ８８から前記ＶＰＵＭＰ電圧を受ける。トランジスタ９０のドレインはトランジスタ９４のドレインにかつトランジスタ９６のゲートに接続されている。トランジスタ９２のドレインはトランジスタ９４のゲートにかつトランジスタ９６のドレインに接続されている。トランジスタ９４および９６のソースは電源導体３０に接続されている。トランジスタ９２および９６のドレインの相互接続は充電（ＣＨＡＲＧＥ）制御信号をトランジスタ２６のゲートに提供する。
【００３９】
過電圧論理回路６０の動作は次のように行われる。「スタート」制御信号がフリップフロップ７０をリセットする。該「スタート」制御信号は図４のカウンタ１１６からのＣ１２ビットである。比較器５２からの「ステータス」信号が論理“１”であり過電圧障害を示しているものと仮定すると、ＯＶ＿クロック信号はこの論理“１”をフリップフロップ７０のＱ出力においてラッチする。ＯＲゲート７２の出力は論理“１”に移行しかつフリップフロップ７０へのさらなるＯＶ＿クロック信号をディスエーブルする。従っていずれか１つのセルにおける過電圧状態はフリップフロップ７０のＱ出力にラッチされて引き続くバッテリセルのいずれか他のステータスチェックによってすでに検出された過電圧状態をオーバライドすることが防止される。制御回路３２からの「イネーブル」制御信号はフリップフロップ７０のＱ出力からの論理“１”をフリップフロップ７４にラッチさせる。該「イネーブル」制御信号はおのおののバッテリセル１２〜１８の過電圧チェックの後に肯定される。フリップフロップ７４のＱ出力における論理“１”はＮＯＲゲート３９の出力を論理ゼロに移行させ、トランジスタ７８のゲートをローに引かせる。トランジスタ７８はターンオフし、ノード８６がハイに移行できるようになる。ＮＯＲゲート３９の出力における論理ゼロはインバータ７５の出力において反転され、トランジスタ７６のゲートを論理“１”に引かせる。トランジスタ７６はターンオンしかつノード８２をローに引き込みトランジスタ８４をターンオンさせかつノード８６をハイに引く。フリップフロップ７４の＊Ｑ出力における論理ゼロはトランジスタ７８をターンオフさせノード８６をハイに移行できるようにする。トランジスタ８０はノード８６のハイの信号のためオフである。ノード８２のローの電圧はトランジスタ９０をターンオンさせ、かつトランジスタ９６のゲートをＶＰＵＭＰ電圧に向けてハイに引く。トランジスタ９６はターンオンしかつ「充電」制御信号をローに引く。ノード８６のハイの電圧のためトランジスタ９２はオフである。トランジスタ９４および２６はローの「充電」制御信号によりターンオフする。従って、検出された過電圧状態によってトランジスタ２６が非導通になり、それによって電源導体２０および３０の間の導電経路を切断しかつバッテリセル１２〜１８への充電を中断させる。なお、ここで記号＊は信号の論理的否定を示す。
【００４０】
あるいは、トランジスタ７０のＱ出力においてラッチされた論理ゼロの「ステータス」信号はバッテリセルの有効なステータスチェックを指示する。該論理ゼロは前記「イネーブル」制御信号がバッテリセルを介して各サイクルの完了時に肯定されたときにフリップフロップ７４にラッチされる。もし過電流状態がＯＩ論理回路３７によって検出されなければ、ＳＥＴ  ＣＨＧ信号は論理ゼロのレベルにある。フリップフロップ７４のＱ出力における論理ゼロおよび論理ゼロのＳＥＴ  ＣＨＧ信号は、ＮＯＲゲート３９の出力を論理“１”に強制しトランジスタ７８をターンオンしかつノード８６をローに引いてトランジスタ８０および９２をターンオンさせる。ＮＯＲゲート３９の出力における論理“１”はインバータ７５の出力で論理ゼロに半転され、トランジスタ７６をターンオフしかつノード８２がハイに移行できるようにし、それによってトランジスタ８４および９０をターンオフする。前記「充電」制御信号はハイになりトランジスタ９４をターンオンしかつトランジスタ９６をディスエーブルする。ハイの「充電」制御信号はまたトランジスタ２６をイネーブルしかつ電源導体２０および３０の間の導電経路がバッテリセル１２〜１８の充電ができるようにする。
【００４１】
ＯＩ検出回路３５が検知抵抗１１における過電流状態を検出しかつ充電器がトランジスタ４１のノード４３における論理ゼロのレベルに応答しなければ、ＳＥＴ  ＣＨＧ信号が論理“１”に強制され、かつＮＯＲゲート３９の出力を論理ゼロ状態にする。トランジスタ２６のゲートへの「充電」信号は従ってディスエーブルされ、電源導体２０および３０の間の導電経路を中断しかつバッテリセル１２〜１８への充電電流を中断する。
【００４２】
図３においては、過小電圧論理回路６２はインバータ１０２によって反転された比較器５２からの「ステータス」出力信号を受けるデータ入力を有するフリップフロップ１００を含むものとして示されている。ＯＲゲート１０４はＵＶ＿クロック信号を受ける第１の入力およびフリップフロップ１００のＱ出力に結合された第２の入力を有する。フリップフロップ１００はパック検知２４０からそのリセット入力に加えられる論理ゼロのＣＨＧ  ＤＥＴによってリセットされる。
フリップフロップ１００のＱ出力はさらにフリップフロップ１０１の「データ（ＤＡＴＡ）」入力に結合されている。フリップフロップ１０１の「セット（ＳＥＴ）」入力は過電流検出回路３５から過放電電流検出信号を受ける。フリップフロップ１０１はそのクロック入力に制御回路３２からの「＊イネーブル（＊ＥＮＡＢＬＥ）」信号を受ける。フリップフロップ１０１のＱ出力はトランジスタ１０８のゲートに接続され、一方フリップフロップ１０１の＊Ｑ出力はトランジスタ１１０のゲートに接続されている。トランジスタ１０８および１１０のソースはノード２２に接続されている。トランジスタ１０８のドレインはトランジスタ１１２のドレインにかつトランジスタ１１４のゲートに、さらにトランジスタ２４のゲートに接続されている。トランジスタ１０８および１１２は「放電（ＤＩＳＣＨＡＲＧＥ）」制御信号を制御する。トランジスタ１１０のドレインはトランジスタ１１４のドレインにかつトランジスタ１１２のゲートに接続されている。トランジスタ１１２および１１４のソースは充電ポンプ８８から前記ＶＰＵＭＰ電圧を受ける。
【００４３】
過小電圧論理回路６２の動作は次のように行われる。比較器５２の出力における論理ゼロの「ステータス」信号はバッテリセルに対するサンプルされた過小電圧状態を示す。該論理ゼロはインバータ１０２によって反転されかつ次のＵＶ＿クロック信号の間に論理“１”としてフリップフロップ１００にラッチされる。
フリップフロップ１００のＱ出力における論理“１”はＯＲゲート１０４の出力において論理“１”を生成し、かつさらにＵＶ＿クロック信号がフリップフロップ１００に到達するのを抑止する。フリップフロップ１００のＱ出力における論理“１”は制御回路３２からの論理“１”の「＊イネーブル」クロック信号の印加に応じてフリップフロップ１０１のＱ出力に伝達される。論理“１”の「＊イネーブル」信号はすべてのバッテリセル１２，１４，１６および１８が過小電圧状態についてサンプルされた後に発生する。フリップフロップ１０１のＱ出力からの論理“１”はトランジスタ１０８をターンオンしかつ「放電」制御信号をローに引きトランジスタ１１４をターンオンさせる。トランジスタ１１２はトランジスタ１１４のドレインにおけるハイの信号によってオフとなる。従って、検出された過小電圧状態によって前記「放電」制御信号がローにセットされかつトランジスタ２８をターンオフして電源導体２０および３０の間の導電経路を切断しかつバッテリ１２〜１８を外部システムから隔離する。
【００４４】
あるいは、サンプリングシーケンスに続く比較器５２の出力における論理“１”の「ステータス」信号はフリップフロップ１００のＱ出力に論理ゼロをラッチする。フリップフロップ１００のＱ出力における論理ゼロは制御回路３２からの論理“１”の「＊イネーブル」クロック信号の印加に応じてフリップフロップ１０１のＱ出力に伝達される。該論理“１”の「＊イネーブル」信号はすべてのバッテリセル１２，１４，１６および１８が過小電圧状態についてサンプルされた後に生じる。フリップフロップ１０１のＱ出力の論理ゼロはトランジスタ１０８のゲートに加えられかつトランジスタ１０８をターンオフさせる。フリップフロップ１０１の論理“１”の＊Ｑ出力はトランジスタ１１０をターンオンし、かつ次にトランジスタ１１２が「放電」制御信号をＶＰＵＭＰ電圧に向けてハイに引くようにさせる。トランジスタ１１４はこのハイの「放電」制御信号によってオフとなる。トランジスタ２４は導通してバッテリパックの通常の動作のために電源導体２０および３０の間の導電経路をイネーブルまたは使用可能にする。
【００４５】
再び図３を参照すると、バッテリパックが負荷を有する状態におかれ、かつ図１の抵抗１５を通して過剰な放電電流が検出された場合、過電流検出回路３５の出力に論理“１”信号を発生する。この論理“１”信号はフリップフロップ１０１の「セット」入力に加えられ、フリップフロップ１０１のＱ出力に論理“１”を生じさせかつフリップフロップ１０１の＊Ｑ出力に論理ゼロを生じさせる。フリップフロップ１０１のＱ出力における論理“１”はトランジスタ１０８のゲートに加えられ、トランジスタ１０８をターンオンしかつトランジスタ２４のゲートがローに引かれるようにし、トランジスタ２４をターンオフして電源導体２０および３０の間の導電経路を切断しかつバッテリセル１２〜１８を外部システムから隔離する。
【００４６】
従って、本発明の一実施形態として、過小電圧論理回路（ｕｎｄｅｒ−ｖｏｌｔａｇｅ  ｌｏｇｉｃ  ｃｉｒｃｕｉｔ）６２はバッテリセルのステータスを監視しかつもしいずれか１つのバッテリセルが過小電圧であると判定されれば放電トランジスタ２４をディスエーブルする。放電トランジスタ２４はバッテリパックがバッテリ充電器に入れられ、かつバッテリセルの充電プロセスがバッテリセルと両立する充電電流によって開始されるようなときまでオフ状態に維持される。
【００４７】
図４を参照すると、制御回路３２の一部、すなわち制御回路３２Ａが示されている。制御回路３２Ａはカウンタ１１６、ＭＵＸ選択部１３０、バッテリ選択論理１５９、イネーブル信号論理、ＵＶ＿クロック論理、およびＯＶ＿クロック論理を含む。カウンタ１１６は１１．０ＫＨｚで動作するシステムクロックＳＹＳＣＬＫを受けるためのクロック入力を有する１４ビットのカウンタである。カウンタ１１６はＣ０〜Ｃ１３と名付けられた出力を含み、この場合Ｃ０はカウンタ１１６の最下位ビット（ｌｅａｓｔ  ｓｉｇｎｉｔｉｃａｎｔ  ｂｉｔ）である。出力Ｃ３〜Ｃ１３はＮＯＲゲート１３２の入力に結合されて「イネーブル」出力信号を提供する。ＮＯＲゲート１３２の出力はインバータ１３１の入力に結合されて該インバータ１３１の出力に「＊イネーブル」信号を提供する。この「＊イネーブル」信号はＵＶ論理６２の入力に結合される。「イネーブル」信号は図１のマルチプレクサ３４および４２のイネーブル入力、図２のＤフリップフロップ７４のクロック入力、およびマルチプレクサ選択部１３０の入力に加えられる。ＮＡＮＤゲート１３４はカウンタ１１６の＊Ｃ２出力を受けるよう結合された第１の入力、およびインバータ１３５の出力に結合された第２の入力を有する。インバータ１３５の入力はＳＹＳＣＬＫを受ける。ＮＡＮＤゲート１３４の出力は図１のＵＶ論理回路６２にＵＶ＿クロック信号を提供する。ＮＡＮＤゲート１３６はカウンタ１１６からの出力Ｃ２に結合された第１の入力、およびインバータ１３５の出力に結合された第２の入力を有する。ＮＡＮＤゲート１３６の出力はＯＶ＿クロック信号をバッテリ選択論理１５９にかつＯＶ論理回路６０に提供する。マルチプレクサ選択部１３０はカウンタ１１６からＣ０およびＣ１信号を受ける。マルチプレクサ選択部１３０はまたＰＲＯＧ１およびＰＲＯＧ２の２進エンコード信号を受ける。ＰＲＯＧ１およびＰＲＯＧ２信号は表１に示されるようにユーザによってプログラムされる。マルチプレクサの出力Ｂ０，＊Ｂ０，Ｂ１および＊Ｂ１は、ＯＶ＿クロック信号とともに、バッテリ選択論理１５９のためのエンコーディング（ｅｎｃｏｄｉｎｇ）を提供する。マルチプレクサ出力Ｂ０，＊Ｂ０，Ｂ１，＊Ｂ１、およびＯＶ＿クロック信号はＮＡＮＤゲート１３８，１４０，１４２および１４４を介してフリップフロップ１４６，１４８，１５０および１６０に結合され、バッテリ選択論理１５９をエンコードするための必要な論理を提供する。
【００４８】
再び図４を参照すると、カウンタ１１６の出力Ｃ０〜Ｃ１３はそれぞれＡＮＤゲート１１５の入力に結合されている。ＡＮＤゲート１１５の出力は「低速クロック（ＳＬＯＷ  ＣＬＯＣＫ）」信号である。
【００４９】
「低速クロック」信号期間を計算するための公式は次の数式１に示されている。
【数１】
期間＝２Ｃｎ／ｆＣＬＫ
【００５０】
この場合、ｆＣＬＫはＣＬＫの周波数であり、かつＣｎはカウンタ１１６のビット数である。図４の回路に対しては、ｆＣＬＫは１１．０ＫＨｚであり、かつＣｎは１４ビットであり、１．５秒の期間となる。クロック回路６４はＲＣ発振回路（図示せず）である。コストおよび集積回路化の要因のためＲＣ発振回路が選択された。水晶発振器およびリング発振器を含む、他の形式のクロック回路も同様に使用できる。
【００５１】
図４の過電圧および過小電圧デコードの動作が図８のテーブルに示されている。測定値ＯＶ１２はバッテリセル１２の過電圧チェックを示しており、測定値ＯＶ１４はバッテリセル１２の過電圧チェックを示しており、以下同様である。測定値ＵＶ１２はバッテリセル１２の過小電圧チェックを示しており、測定値ＵＶ１４はバッテリセル１４の過小電圧チェックを示しており、以下同様である。カウンタ１１６は論理ゼロによって初期化され、かつオール“１”に到達するまでシステムクロックＣＬＫによってカウントアップされ、オール“１”の時点でオールゼロに戻る。図８においては、Ｃ０，Ｃ１およびＣ２はカウンタ１１６の３つの下位ビットを表している。「イネーブル」は制御回路３２からの出力信号である。Ｓ０およびＳ１はセル測定の選択をデコードするために使用されるマルチプレクサ３４および４２への論理入力である。例えば、Ｓ０＝０およびＳ１＝０はＯＶ１２に対するセル測定を示す。ＯＶ＿ＣＬＫおよびＵＶ＿ＣＬＫは制御回路３２から出力される過電圧および過小電圧クロック信号である。
【００５２】
図５を参照すると、制御回路３２のＭＵＸ選択回路１３０のためのロジックが示されている。ＮＡＮＤゲート１６２，１６４，１６６および１６８は、それぞれ、信号ＰＲＯＧ１，ＰＲＯＧ２，Ｃ０およびＣ１を受けるよう結合されている。「イネーブル」信号が同時にＮＡＮＤゲート１６２，１６４，１６６および１６８のおのおのの第２の入力によって受信される。ＭＵＸ選択部１３０はこれら受信信号をエンコードしかつ出力信号「セレクトゼロ（ＳＥＬＥＣＴ  ０）」、「＊セレクトゼロ（＊ＳＥＬＥＣＴ  ０）」、「セレクト１（ＳＥＬＥＣＴ  １）」および「＊セレクト１（＊ＳＥＬＥＣＴ  １）」を提供する。マルチプレクサ３４および４２はこれら「セレクトゼロ」、「＊セレクトゼロ」、「セレクト１」および「＊セレクト１」信号をＳ０およびＳ１入力に受信する。該信号Ｓ０およびＳ１は、図８を参照して後に説明するように、デコードされて過電圧または過小電圧測定に対する特定のバッテリセルの選択を可能にする。
【００５３】
次に図６を参照すると、放電選択回路１５４，１５６，１５８および１６０のためのデコード論理カルナウマップ（Ｋａｒｎａｕｇｈ  ｍａｐｓ）１９０が示されている。カルナウマップ１９０は４つのセルのバッテリパックに対応している。ＢＡＴ１  １９２，ＢＡＴ２  １９４，ＢＡＴ３  １９８およびＢＡＴ４  １９６は、それぞれ、図４の放電選択回路１６０，１５８，１５６および１５４の、それぞれ、論理入力ＯＶ１，ＯＶ２，ＯＶ３およびＯＶ４の論理出力表現である。デコード論理のカルナウマップ１９０を見ることにより、所望のＢＡＴ１，ＢＡＴ２，ＢＡＴ３およびＢＡＴ４信号を生成するために論理回路が構成できる。論理カルナウマップ１９０は、他のセルが過電圧状態にない場合に過電圧のバッテリセルを放電して該過電圧のセルをバランスした状態にするためのデコード信号を提供するのに使用される。
【００５４】
図７を参照すると、ヒステリシス回路２００が示されている。ヒステリシス回路２００は図１の制御回路３２内に含まれている。ＮＯＲゲート２１０は、それぞれ、ＮＡＮＤゲート２０２，２０４，２０６および２０８の出力に接続された４つの入力を有する。ＮＡＮＤゲート２０２は図４の放電選択部１６０からのＢＡＴ１信号を受けるための入力を有する。ＮＡＮＤゲート２０２はまた制御回路３２から＊Ｓ０および＊Ｓ１信号を受けるための入力を有する。ＮＡＮＤゲート２０４は図４の放電選択部１５８からＢＡＴ２信号を受けるための入力を有する。ＮＡＮＤゲート２０４はまた制御回路３２からＳ０および＊Ｓ１信号を受けるための入力を有する。ＮＡＮＤゲート２０６は放電選択部１５６（図４の）からＢＡＴ３信号を受けるための入力を有する。ＮＡＮＤゲート２０６はまた制御回路３２から＊Ｓ０およびＳ１信号を受けるための入力を有する。ＮＡＮＤゲート２０８は図４の放電選択部１５４からＢＡＴ４信号を受けるための入力を有する。ＮＡＮＤゲート２０２はまた制御回路３２からＳ０およびＳ１信号を受けるための入力を有する。ＮＡＮＤゲート２０２，２０４，２０６および２０８はそれぞれカウンタ１１６の＊Ｃ２出力に結合された入力を有する。ＮＯＲゲート２１０の出力はトランジスタ２３０のゲートをドライブする。トランジスタ２３０のソースは電流源２２８を介してノード１７に接続されバッテリセル１２，１４，１６および１８から電圧を受ける。電流源２２８は該電流源が飽和領域に入ることなく動作するようノード１７に接続されている。
【００５５】
ヒステリシス回路２００の動作は次のように行われる。ＢＡＴ１，ＢＡＴ２，ＢＡＴ３およびＢＡＴ４信号はヒステリシス回路２００に対しサンプルされるバッテリセルの電圧が前のサンプリング期間において過電圧状態であったか否かを示す。Ｓ０，Ｓ１，＊Ｓ０および＊Ｓ１信号は現在サンプルされているバッテリセル電圧に関してデコード情報を提供する。カウンタ１１６の＊Ｃ２出力はゲート２０２，２０４，２０６および２０８の入力を介して入力されたデータの同期を可能にする。ＮＯＲゲート２１０の出力はトランジスタ２３０のゲートをドライブする。過電圧のバッテリセルが引き続くサンプリング期間にサンプルされれば、ヒステリシス回路２００はトランジスタ２３０を導通させ、ＩＨＹＳＴを比較器５２の正の入力ノードに提供し、抵抗５４，５６および５８にヒステリシス電圧を展開させる。１．４０マイクロアンペアの電流が前記ヒステリシス電圧ＶＨＹＳＴを発生するのに使用される。
【００５６】
次に図９を参照すると、パック検知回路２４０の詳細が示されている。パック検知回路２４０はバッテリ充電器へのバッテリ充電制御回路１０の接続の存在およびトランジスタ２６のゲートにおける「ステータス」信号の存在を検知し、バッテリ充電制御回路１０がスリープモードにあることを指示する。トランジスタ２４２のゲートはノード４４に接続されている。トランジスタ２４２のソースはトランジスタ２５８のベースに接続されている。トランジスタ２５８のエミッタは抵抗２６０を介して電源導体３０に接続されている。トランジスタ２４２のドレインは、グランド電位で動作する、ノード２２にかつトランジスタ２６８のゲートに接続されている。トランジスタ２６８のソースは電源導体３０に結合されている。トランジスタ２４６および２４８はカレントミラーとして構成される。トランジスタ２４８の面積はトランジスタ２４６の面積よりも４倍大きい。トランジスタ２４６のエミッタはノード２２に接続されている。トランジスタ２４６のベースおよびコレクタとトランジスタ２４８のベースはいっしょに接続されている。トランジスタ２４８のエミッタは抵抗２５０を介してノード２２に接続されている。トランジスタ２４６のコレクタはトランジスタ２５２のコレクタに接続されている。トランジスタ２５２，２５４および２５６はエミッタが共通にノード４０のセル電圧に接続されてカレントミラーとして動作する。トランジスタ２５２，２５４および２５６のベースは共通に接続されている。トランジスタ２５２，２５４および２５６のベースはトランジスタ２５６のコレクタにかつトランジスタ２５８のコレクタに接続されている。トランジスタ２４８のコレクタはトランジスタ２６２のベースに接続されている。トランジスタ２６２のエミッタはノード２２に接続されている。トランジスタ２６２のコレクタは抵抗２６４を介してノード４０に接続され、かつさらに図１のＵＶ論理回路６２のリセット入力に接続されている。トランジスタ２６８のドレインは抵抗２６６を介してノード４０に接続されかつさらに前記ＰＡＣＫ  ＳＴＲ信号を提供するよう接続されている。パック検知回路２４０の機能は次のように説明できる。バッテリ充電制御回路１０はバッテリセル１２，１４，１６または１８の１つが許容できる過小電圧限界より低いことをサンプリングした結果としてスリープモードに置かれる。スリープモードにおいては、図１のクロック回路６２が図２のチャージポンプ８８とともにディスエーブルされる。バッテリ充電制御回路１０がパワーアップされてバッテリ充電およびバランス処理を指令するのに必要な機能を提供するようバッテリパック、すなわち、バッテリセル１２，１４，１６および１８が過小電圧状態の再充電のためにバッテリ充電器に置かれていることを検知する必要がある。従って、バッテリセル１２，１４，１６または１８の内のいずれか１つが過小充電状態である場合にトランジスタ２４はオフ状態にありかつバッテリセルのさらなる放電がトランジスタ２４のゲートをロー電圧に保持することによって防止される。トランジスタ２４のゲートはクロック６４に結合されているから、前記ロー電圧はクロック６４をディスエーブルしバッテリ充電制御回路１０���強制的にスリープモードにする。
【００５７】
再び図１を参照すると、バッテリパックがバッテリ充電器に置かれたとき、電源導体２０および３０はバッテリ充電制御回路１０に接続される。電流が電源導体２０から抵抗１１および１５を通り、バッテリセル１２，１４，１６および１８を通り、トランジスタ２４のバックゲートを通り、トランジスタ２６のドレイン−ソースを通り、電源導体３０へと流れ始める。再び図９に戻ると、バッテリ充電制御回路１０がスリープモードにあるとき、バッテリパックをバッテリ充電器内に置く前は、電源導体３０はフローティング状態である。従って、トランジスタ２４２および２５８は導通しておらず、かつトランジスタ２６２をターンオンするためのベースドライブはトランジスタ２５８にとって利用できない。従って、ＣＨＧ  ＤＥＴ出力信号は論理“１”のレベルにある。バッテリ充電制御回路１０を目覚めさせるための作動信号（ａｃｔｉｖａｔｉｏｎ  ｓｉｇｎａｌ）を提供するためにはＣＨＧ  ＤＥＴは論理ゼロとなってＵＶ論理回路６２をリセットしかつ図１のクロック６４をイネーブルしなければならない。バッテリパックがバッテリ充電器に結合されたとき、電源導体３０の電圧は、グランド電位で動作している、ノード２２の電圧に関して負になる。トランジスタ２４２および２５８は導通し始め、トランジスタ２５２および２５４における電流を増大させ、トランジスタ２６２に十分なベースドライブを与えてそのコレクタがロー状態に遷移するようにさせる。トランジスタ２６２のコレクタはＵＶ論理回路６２をリセットしＵＶ論理回路６２の出力をハイ状態に変化させかつクロック６４がバッテリ充電制御回路１０を「目覚めさせる」ことができるようにする。バッテリ充電回路１０がスリープモードにある間にパック検知回路２４０が充電電流の検出を試みる過程にあるときにトランジスタ２４２のゲートがハイにドライブされる。トランジスタ２４２のゲートがハイである場合は、ＣＨＧ  ＤＥＴ信号がイネーブルされ、すなわち、論理ゼロとなり、電源導体３０はノード２２の電圧よりトランジスタ２４のバックゲート電圧降下だけ低い電圧にある。
【００５８】
バッテリ充電器に置かれたバッテリパックは過電圧状態にある１つのバッテリセルを有し残りのバッテリセルは受入れ可能な電圧範囲内にあり得る。この過電圧状態は図１の過電圧論理回路６０によって検知される。過電圧論理回路６０は充電トランジスタ２６のゲート、ノード４４、を論理ゼロに引き、従ってトランジスタ２６をターンオフする。再び図９を参照すると、ノード４４における論理ゼロによってトランジスタ２４２がターンオフする。しかしながら、バッテリパックは依然としてバッテリ充電器に係合しているから、トランジスタ２６８のソースは電源導体３０（ＰＡＣＫ−）においてグランド電位より低い電圧にバイアスされる。電源導体３０はもはやトランジスタ２４のバックゲート電圧降下によってクランプされないから、トランジスタ２６８のゲート−ソース電圧はトランジスタ２６８のしきい値電圧を超えて増大する。トランジスタ２６８のドレイン（ＰＡＣＫ  ＳＴＲ）は論理ゼロ状態に低下する。このＰＡＣＫ  ＳＴＲ信号は過電流論理回路３７に結合される。ＰＡＣＫ  ＳＴＲ信号は充電トランジスタ２６がオフ状態にある間にバッテリパックが充電器に結合されたかを指示する。
【００５９】
従って、本発明の利点として、バッテリ充電制御回路１０が低いバッテリセル電圧が検出された場合に最小の電力を消費するのみであり、かつバッテリ充電制御回路１０が内部インテリジェンスを使用してバッテリ充電器における挿入が検出された後に通常の機能を再開することが理解できる。従って、バッテリ充電制御回路１０は過小電圧のバッテリセルのそれ以上の劣化を加えることはない。
【００６０】
本発明の別の実施形態では、バッテリのバランス機能がモールドされたバッテリパックの一部として導入される。該バッテリパックには組込みの電子インテリジェンス機能が設けられ、かつスマートバッテリとして規定される。リチウムイオンまたはリチウムポリマバッテリが使用される場合には、該リチウム技術のバッテリパックはニッケルカドミウムタイプのバッテリ充電器にプラグインすることができる。そのような場合、ニッケルカドミウムバッテリの充電器の高い充電レートはすでに充電されたリチウム技術のバッテリセルを損傷する可能性がある。本発明の過電流論理回路３７はリチウム技術のバッテリパックが両立性のないバッテリ充電器に置かれたことを検出し、かつその両立性のないバッテリ充電器をトリクル充電モードで動作させる。従って、リチウム技術バッテリパックは危険な過充電から保護される。
【００６１】
次に図１０を参照すると、過電流検出器３５が示されている。トランジスタ２７６および２７８はカレントミラーとして構成され、ベースは共通にトランジスタ２７８のコレクタに接続されかつエミッタは共通にグランド電位で動作するノード２２に接続されている。トランジスタ２７６のエミッタ面積はトランジスタ２７８のエミッタ面積の２倍である。電流源２８８はノード１７とトランジスタ２７８のコレクタの間に接続されている。トランジスタ２７６のコレクタは過電流論理回路３７の入力に結合されかつさらにトランジスタ２７２のコレクタに結合されている。トランジスタ２７２および２７４はカレントミラーとして構成され、ベースが共通にトランジスタ２７４のコレクタに接続されている。トランジスタ２７４のコレクタはトランジスタ２８０のコレクタにかつトランジスタ２９４のベースに接続されている。トランジスタ２７２のエミッタは電源導体２０に接続されている。トランジスタ２７４のエミッタはノード１３に接続されている。電流検知抵抗１１は電源導体２０とノード１３の間に接続されてバッテリセル充電回路１０のための電流検知要素を提供する。電流検知抵抗１５はノード１３とノード１７との間に接続されている。電流抵抗１１の値は２０．０ミリオームでありかつ電流検知抵抗１５の値は２０．０ミリオームである。トランジスタ２８０および２８２はカレントミラーとして構成され、ベースが共通にトランジスタ２８２のコレクタに接続され、かつエミッタが共通にノード２２に接続されている。電流源２９０はノード１７とトランジスタ２８２のコレクタの間に接続されている。トランジスタ２８４および２８６はカレントミラーとして構成され、ベースが共通にトランジスタ２８６のコレクタに接続され、かつエミッタが共通にノード２２に接続されている。電流源２９２はノード１７とトランジスタ２８６のコレクタとの間に接続されている。トランジスタ２８４のコレクタはトランジスタ２９４のコレクタに接続されかつ過小電圧論理回路６２の「セット」入力に接続されている。トランジスタ２８４のエミッタ面積はトランジスタ２８６のエミッタ面積より１０倍大きい。電流源２８８，２９０および２９２は整合され、それぞれの電流源に等しい電流が流れる。トランジスタ２７２，２７４，２７６，２７８，２８０，２８２，２８４，２８６，２８８，２９０，２９２および２９４はＭＯＳデバイスとすることができる。
【００６２】
過電流検出器２７０の動作は次のように行なわれる。もし電源導体２０から電流検知抵抗１１をとおって流れる電流が１６．０ミリボルトより小さいかまたは等しい電圧降下を生じれば、過電流論理回路３７に提供される信号は論理ゼロでありかつ過小電圧論理回路６２の「セット」入力に提供される信号は論理ゼロである。もし電源導体２０から電流検知抵抗１１をとおって流れる電流が１６．０ミリボルトより大きな電圧降下を発生すれば、過電流論理回路３７に提供される信号は論理“１”である。電源導体２０から電流検知抵抗１１をとおって流れる電流が１６．０ミリボルトより大きいことはバッテリパックがバッテリ充電器に入れられかつ充電電流の大きさが抵抗１１によって設定された電流限界より大きいことを示す。電流検知抵抗１１における電圧降下が充電処理の間に１６．０ミリボルトより小さいかまたは等しいことはバッテリセルの充電電流がリチウム技術のバッテリパックに対して受け入れ可能な範囲内にあることを示す。もし前記電圧降下が１６．０ミリボルトより大きければ、過電流状態が指示されかつバッテリ充電制御回路１０は充電電流をトリクル電流に低減する信号をバッテリ充電器に与える。
【００６３】
あるいは、バッテリセルに流れる電流はトランジスタ２４および２６における電圧降下の関数として測定できる。
【００６４】
バッテリパックが負荷に電力を提供するために使用されている場合は、電流検知抵抗１５をとおり電源導体２０に電流が流れる。もし電流検知抵抗１５をとおり電源導体２０に流れる電流が６０．０ミリボルトより大きければ、過小電圧論理回路６２の「セット」入力に与えられる信号は論理“１”である。６０．０ミリボルトより小さいかまたは等しい電流検知抵抗１５の電圧降下はバッテリセルがリチウム技術のバッテリパックに対して受け入れ可能な電流範囲内で放電されていることを示す。もし前記電圧降下が６０．０ミリボルトより大きければ、過放電状態が指示されかつバッテリ充電制御回路１０はバッテリパックからの電力排出を低減するため充電−放電バランス回路をパワーダウンする。
【００６５】
次に図１１を参照すると、過電流論理回路３７の詳細が示されている。バッテリセル電圧Ｖ１はフリップフロップ３００，３０４，３１２および３３２の「データ（ＤＡＴＡ）」入力に結合されている。バッテリセル電圧Ｖ１は図１のノード４０とノード２２との間の電圧でありかつフリップフロップ３００，３０４，３１２および３３２の回路と両立する電圧となるよう選択され、かつ前記フリップフロップのそれぞれの「データ」入力への論理“１”信号を表わす。図１の過電流検出回路３５の出力はフリップフロップ３００の「クロック」入力にかつインバータ３３６の入力に結合されている。フリップフロップ３００のＱ出力はＮＯＲゲート３１８の１つの入力にかつＮＡＮＤゲート３２２の１つの入力に結合されている。フリップフロップ３００の＊Ｑ出力はＮＯＲゲート３０２の第１の入力に結合されている。ＮＯＲゲート３０２の第２の入力は図１の制御回路３２の「低速クロック」信号出力に結合されている。「低速クロック」信号はまたＮＯＲゲート３３０の入力に結合されている。「低速クロック」はＳＹＳＣＬＫの派生物でありかつほぼ１秒の期間を有する。ＮＯＲゲート３０２の出力はフリップフロップ３０４，３０６および３０８の「クロック」入力に共通に接続されている。フリップフロップ３０４のＱ出力はフリップフロップ３０６のＤ入力にかつＮＡＮＤゲート３２２の第２の入力に接続されている。フリップフロップ３０６のＱ出力はフリップフロップ３０８のＤ入力にかつＮＡＮＤゲート３２２の第３の入力に接続されている。フリップフロップ３０８のＱ出力はＮＡＮＤゲート３２２の第４の入力に接続されている。ＮＡＮＤゲート３２２の出力はインバータ３２４の入力に接続されている。インバータ３２４の出力はＮＡＮＤゲート３２６の入力に接続されている。ＮＡＮＤゲート３２６の他の入力は図１のパック検知回路２４０からのＰＡＣＫ  ＳＴＲ信号を受けるよう結合されている。ＮＡＮＤゲート３２６の出力はインバータ３２８の入力に接続されている。インバータ３２８の出力は共通にフリップフロップ３３２および３３４のリセット入力に接続されている。フリップフロップ３３２のＣＬＫ入力はＮＯＲゲート３３０の出力にかつフリップフロップ３３４のＣＬＫ入力に接続されている。フリップフロップ３３２のＱ出力はフリップフロップ３３４の「データ」入力に接続されている。フリップフロップ３３４の＊Ｑ出力はＮＡＮＤゲート３１４の入力に接続されている。ＮＡＮＤゲート３１４（図示せず）の第２の入力は試験の目的に利用できる。ＮＡＮＤゲート３１４の出力はインバータ３１６の入力に結合されている。インバータ３１６の出力はフリップフロップ３００，３０４，３０６，３０８および３１２のリセット入力に接続されている。ＮＯＲゲート３１０の入力はインバータ３３６の出力に接続されている。ＮＯＲゲート３１０の他の入力はフリップフロップ３０８の＊Ｑ出力にかつＮＯＲゲート３３０の第２の入力に接続されている。ＮＯＲゲート３１０の出力はフリップフロップ３１２の「クロック」入力に接続されている。フリップフロップ３１２のＱ出力はＳＥＴ  ＣＨＧ信号を図１のＮＯＲゲート３９に提供する。ＮＯＲゲート３１８の第２の入��は図１の過電流論理回路３７からのＯＶ信号を受けるよう接続されている。ＮＯＲゲート３１８の出力はインバータ３２０の入力に接続されている。インバータ３２０の出力はトランジスタ４１のゲートに接続されている。トランジスタ４１のソースは、グランド電位で動作する、ノード２２に接続されている。トランジスタ４１のドレインはノード４３に接続されている。
【００６６】
再び図１１を参照すると、過電流論理回路の動作は次のように行なわれる。フリップフロップ３３４によってフリップフロップ３００，３０４，３０６，３０８および３１２の「リセット」入力に与えられるフィードバックは該フリップフロップの全てのＱ出力を論理ゼロにドライブする。インバータ３２４の出力は次にフリップフロップ３３２および３３４を論理ゼロ状態にドライブし、したがって過電流論理回路３７をリセットする。この論理ゼロによってフリップフロップ３３２および３３４はリセットモードで動作するようにされ、フリップフロップ３３４の＊Ｑ出力が論理“１”となる。したがって、フリップフロップ３３２および３３４はバッテリパックが充電器にある場合に、過電流論理回路３７に対し何らの影響も持たない。バッテリパックがバッテリ充電器に置かれたときに過電圧状態が検出されれば、論理“１”が前記ＯＶ信号を介してＮＯＲゲート３１８の入力に供給される。バッテリパックがバッテリ充電器に置かれたときに過電流状態が検出されれば、「ＯＩ検出（ＯＩ  ＤＥＴＥＣＴ）」出力からの信号が論理“１”に上昇し、Ｖ１信号をフリップフロップ３００のデータ入力にクロック入力し、該フリップフロップのＱ出力を論理“１”に引かせる。この論理“１”はＮＯＲゲート３１８の第２の入力に供給される。ＮＯＲゲート３１８のいずれの入力における論理“１”もトランジスタ４１のゲートをハイにさせ、かつ次に、トランジスタ４１のドレインをノード４３において論理ゼロに強制する。ノード４３における論理ゼロは外部バッテリ充電器にバッテリ充電器の充電電流がバッテリパックのバッテリセルの損傷を防止するために低減される必要があることを示す。もし過電流状態が持続すれば、トランジスタ４１はバッテリパックがバッテリ充電器から除去されまでオン状態に維持される。
【００６７】
もし過電流充電状態が続けば、過電流論理回路３７の動作は次のように行なわれる。過電流検出器の出力からの信号は過電流状態が持続する限りハイに留まっている。Ｖ１信号がフリップフロップ３００のＱ出力にクロック入力されると、フリップフロップ３００の＊Ｑ出力はゼロの論理状態に強制される。＊Ｑ出力の論理ゼロ状態はＮＯＲゲート３０２が前記「低速クロック」をフリップフロップ３０４，３０６および３０８の「クロック」入力にわたすことができるようにする。フリップフロップ３０４，３０６および３０８のＱ出力は論理“１”のレベルへと順次遷移しかつフリップフロップ３０４の「データ」入力とフリップフロップ３０８の＊Ｑ出力との間で時間遅延を生じさせる。前記ＯＩ検出出力信号は依然として論理“１”であり、バッテリ充電器からの充電電流が過電流状態に留まっていることを示していれば、インバータ３３６はＮＯＲゲート３１０の第２の入力を論理ゼロに強制し、フリップフロップ３１２の入力において「クロック」の遷移を生じさせる。フリップフロップ３１２のＱ出力は論理“１”状態にドライブされかつＳＥＴ  ＣＨＧ信号は図１のＯＶ論理回路６０に伝達されかつトランジスタ２６のゲートをローに引き、したがって電源導体２０および３０の間の導電経路をディスエーブルする。
【００６８】
さらに図１１を参照すると、もし前記ＯＩ検出出力信号が、前記Ｖ１信号がフリップフロップ３０４，３０６および３０８をとおって伝達する前に論理ゼロ状態に戻れば、ＮＯＲゲート３１０の出力は論理ゼロ状態に強制される。前記ＳＥＴ  ＣＨＧ信号は論理ゼロ状態に留まりかつＯＶ論理回路６０がそのバッテリセルの過充電バランス機能を達成できるようにする。
【００６９】
もし前記ＯＩ検出出力信号がフリップフロップ３０４，３０６および３０８が論理“１”でロードされた後に論理ゼロに戻れば、フリップフロップ３１２は論理“１”をクロッキングしない。ＮＯＲゲート３３０は、２つの引き続く「低速クロック」パルスの後に、フリップフロップ３０８によってイネーブルされているから、フリップフロップ３３４の＊Ｑ出力は強制的に論理ゼロにされる。この論理ゼロはフリップフロップ３００，３０４，３０６，３０８および３１２の「リセット」入力にＮＡＮＤゲート３１４およびインバータ３１６を介して加えられ、したがって将来の過電圧および過電流充電状態を検知するために過電流論理回路３７を再初期化する。したがって、本発明の過電流論理回路はバッテリパックがそのバッテリセル技術と両立しない充電電流を有するバッテリ充電器に置かれた場合にそのバッテリパックのバッテリセルを保護する。
【００７０】
次に図１２を参照すると、バッテリ充電制御回路１０の過電流論理回路３７の動作の詳細を示すタイミング図が示されている。時間ゼロ（０）において、バッテリパックがバッテリ充電器に接続される。ほぼｔ１＝１．０秒において、過電流検出回路３５がバッテリパックに過電流状態が存在することを検知しかつトランジスタ４１のゲートをドライブして該トランジスタ４１を導通させる。ほぼｔ２＝２．８秒において、前記ＳＥＴ  ＣＨＧ信号が論理“１”状態にドライブされて充電トランジスタ２６をターンオフし、これは次に図９のトランジスタ２４２をターンオフさせる。もし充電電流が依然として加えられていれば、ＰＡＣＫ−、ノード３０、がノード２２の電圧より低い電圧レベルにドライブされてＰＡＣＫ  ＳＴＲ信号が論理ゼロにドライブされるようにする。
【００７１】
さらに、本発明の利点として、ＰＡＣＫ  ＳＴＲが論理ゼロになっている限り、トランジスタ４１のゲートおよびＳＥＴ  ＣＨＧ出力はハイにドライブされ、したがって危険な過充電状態の可能性を防止する。
【００７２】
次に図１３に移ると、バッテリ充電制御回路１０の過電流論理回路３７の動作の詳細を示すタイミング図が与えられている。時間ゼロにおいて、バッテリパックがバッテリ充電器に接続される。ほぼ時間ｔ１＝１．０秒において、過電流検出回路３５はバッテリパックに過電流状態が存在することを検知しかつトランジスタ４１のゲートをドライブして該トランジスタ４１を導通させる。ほぼ時間ｔ２＝２．８秒において、ＳＥＴ  ＣＨＧ信号が論理“１”状態にドライブされ、充電トランジスタ２６をターンオフし、これは次に図９のトランジスタ２４２をターンオフし、ＰＡＣＫ  ＳＴＲ信号が論理ゼロにドライブされるようにする。
前と同様に、バッテリ充電器はＰＡＣＫ−、ノード３０、をノード２２の電圧より低い電圧に引き込む。ほぼ時間ｔ３＝４．０秒において、バッテリパックがバッテリ充電器から除去されてＰＡＣＫ  ＳＴＲ信号を論理“１”状態にドライブする。論理“１”のＰＡＣＫ  ＳＴＲ信号は図９のフリップフロップ３３２および３３４をイネーブルし過電流論理回路３７のフリップフロップ３００，３０４，３０６，３０８および３１２にリセット信号をクロック入力して、バッテリ充電器への次の挿入に備えて過電流論理回路３７を再初期化する。
【００７３】
次に図１４に移ると、バッテリ充電制御回路１０の種々の動作モードを示すためにテーブルが構成されている。このテーブルから、前述のバッテリ充電制御回路１０の動作がさらに明瞭に理解できるようになる。
【００７４】
【発明の効果】
以上のように、本発明はバッテリパック中の全てのセルの間で等しい充電状態を維持することにより、バッテリパックの寿命を延長するセルのバランス機構を備えたインテリジェントなバッテリ充電制御回路を提供することが真に理解できるであろう。該回路はバッテリ電圧をサンプルしかつそれにしたがってバッテリパックの個々のバッテリセルの電圧特性を制御する。前記回路はバッテリパックがバッテリ充電器に置かれたことを検知しかつバッテリパックが外部の充電器からの危険なかつ破壊の可能性のある過充電電流にさらされるのを防止する。
【００７５】
本発明の特定の実施形態が示されかつ説明されたが、当業者にはさらに他の修正および改善を行なうことができるであろう。本発明は示された特定の形態に限定されないことが理解され、かつ添付の特許請求の範囲はこの発明の精神および範囲から離れることのない全ての修正をカバーするものと考える。
【図面の簡単な説明】
【図１】本発明に係わる、バッテリパックのためのバッテリ充電回路を示すブロック回路図である。
【図２】図１の回路の過電圧論理を示す電気回路図である。
【図３】図１の回路における過小電圧論理を示す電気回路図である。
【図４】図１における制御回路の放電選択論理を示すブロック回路図である。
【図５】図１の制御回路のマルチプレクサ選択論理を示す電気回路図である。
【図６】図５における放電選択ブロックの論理機能を示す１組の論理テーブルの説明図である。
【図７】図１における制御回路のヒステリシス回路を示す電気回路図である。
【図８】図１のバッテリ充電回路の論理的動作を説明するためのテーブルを示す説明図である。
【図９】図１におけるパック検知回路を示す電気回路図である。
【図１０】図１における過電流検出回路を示す電気回路図である。
【図１１】図１における過電流論理回路の電気回路図である。
【図１２】図１１の過電流論理回路の動作を説明するためのテーブルを示す説明図である。
【図１３】図１１における過電流論理回路の動作を説明するためのテーブルを示す説明図である。
【図１４】図１におけるバッテリ充電回路の機能を説明するためのテーブルを示す説明図である。
【符号の説明】
１０  バッテリ充電制御回路
１２，１４，１６，１８  バッテリセル
２０，３０  電源導体
２４  放電トランジスタ
２５，２７  ダイオード
２６  充電トランジスタ
３２  制御回路
３５  過電流検出回路
３７  過電流論理回路
４１  トランジスタ
３４，４２  マルチプレクサ
５１  セル測定回路
４６，４８，５０，２２０，２２２，２２４，２２６  抵抗
５２  比較器
５６  スイッチ
６０  過電圧論理
６１  遅延回路
６２  過小電圧論理
６４  クロック回路
２１２，２１４，２１６，２１８  放電トランジスタ
２４０  パック検知回路
【図１】
0003945837.tif 000003
【図２】
0003945837.tif 000004
【図３】
0003945837.tif 000005
【図４】
0003945837.tif 000006
【図５】
0003945837.tif 000007
【図６】
0003945837.tif 000008
【図７】
0003945837.tif 000009
【図８】
0003945837.tif 000010
【図９】
0003945837.tif 000011
【図１０】
0003945837.tif 000012
【図１１】
0003945837.tif 000013
【図１２】
0003945837.tif 000014
【図１３】
0003945837.tif 000015
【図１４】
0003945837.tif 000016