(57)【特許請求の範囲】
【請求項１】
１つのマスターノードと、複数のスレーブノードから構成されるスレーブノード群との間でデータ転送を行う信号伝送システムであって、前記スレーブノード群は、１つのメインスレーブノードと１つ以上のサブスレーブノードとを備え、前記メインスレーブノードは、前記スレーブノード群から前記マスターノードに対して送信するスレーブデータ信号の同期伝送に用いるスレーブ同期信号を生成し送信する手段を含み、前記マスターノードは、データ転送を実行していない期間中に前記スレーブデータ信号と前記スレーブ同期信号との間の伝送タイミングを各スレーブノードに個別に設定する送信調整シーケンスを実行するマスタータイミング調整部を含み、前記スレーブノードは、前記スレーブデータ信号の送信タイミングを変化させる送信タイミング制御部と、前記マスタータイミング調整部からの命令に従い前記送信タイミング制御部に対して送信タイミングの変化を指示し送信タイミングの調整を行うスレーブタイミング調整部とを含み、前記各スレーブノードと前記マスターノードとが、前記スレーブ同期信号に同期して前記スレーブデータ信号の送受信を行うことを特徴とする信号伝送システム。
【請求項２】
１つのマスターノードと、複数のスレーブノードから構成されるスレーブノード群との間でデータ転送を行う信号伝送システムであって、前記マスターノードは、前記マスターノードから前記スレーブノード群に対して送信するマスターデータ信号の同期伝送に用いるマスター同期信号を生成し送信する手段を含み、前記スレーブノード群は、１つのメインスレーブノードと１つ以上のサブスレーブノードとを備え、前記メインスレーブノードは、前記スレーブノード群から前記マスターノードに対して送信するスレーブデータ信号の同期伝送に用いるスレーブ同期信号を生成し送信する手段を含み、前記マスターノードは、データ転送を実行していない期間中に前記マスターデータ信号と前記マスター同期信号との間の伝送タイミングを各スレーブノードに個別に設定する受信調整シーケンスと、前記スレーブデータ信号と前記スレーブ同期信号との間の伝送タイミングを各スレーブノードに個別に設定する送信調整シーケンスとを各々実行するマスタータイミング調整部を含み、前記スレーブノードは、前記マスターデータ信号の受信タイミングを変化させる受信タイミング制御部と、前記スレーブデータ信号の送信タイミングを変化させる送信タイミング制御部と、前記マスタータイミング調整部からの命令に従い前記受信調整シーケンスの実行中は前記受信タイミング制御部に対して受信タイミングの変化を指示して受信タイミングの調整を行い、前記送信調整シーケンスの実行中は前記送信タイミング制御部に対して送信タイミングの変化を指示して送信タイミングの調整を行うスレーブタイミング調整部とを含み、前記マスターノードと前記各スレーブノードとが、前記マスター同期信号に同期して前記マスターデータ信号の送受信を行い、前記スレーブ同期信号に同期して前記スレーブデータ信号の送受信を行うことを特徴とする信号伝送システム。
【請求項３】
前記マスター同期信号およびスレーブ同期信号が、同一の発振源より生成されることを特徴とする請求項２に記載の信号伝送システム。
【請求項４】
前記マスターデータ信号およびスレーブデータ信号の少なくとも１つが、光伝送媒体を介して伝送されることを特徴とする請求項２または３に記載の信号伝送システム。
【請求項５】
前記マスター同期信号およびスレーブ同期信号の少なくとも１つが、光伝送媒体を介して伝送されることを特徴とする請求項２〜４のいずれかに記載の信号伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号光の伝播を担う光合分波器を用いて、１対多のノード間での信号の送受を行う信号伝送システムに関する。
【０００２】
【従来の技術】
近年半導体集積化技術の向上により、ＬＳＩのデータ処理速度が飛躍的に速くなってきた。これに伴い、半導体集積回路を実装する配線基板に対して、信号伝送能力向上が求められている。特に最近ではパーソナルコンピュータにおいても、上位機種にあたるサーバタイプのシステムにおいては高速ＣＰＵチップを複数備える、いわゆる並列処理アーキテクチャが採用されている。並列処理アーキテクチャ技術に関しては、例えば「天野英晴、並列コンピュータ、昭晃堂、ｐｐ．６−１３」に記載されている。これによると、ＣＰＵなどデータ処理を行うモジュールを複数含むシステムを構成する場合、モジュール間の結合方法はバス結合型、スイッチ結合型、結合網型に分類される。このうちバス結合型は、多数のモジュールの結合には適さないが、他に比べて構造がシンプルであり、ハードウェア量が少ない、拡張性にも優れるといったメリットがある。パーソナルコンピュータを始めとする商用の計算機や、ページプリンタ等の計算機応用製品において多く用いられている。
【０００３】
並列処理システムのモジュール間結合部の実装においては、多数の接続コネクタと配線を必要とするため、配線の多層化や微細化による通信能力や配線密度の向上が計られてきた。しかし、配線間容量や接続配線抵抗に起因する信号遅延や伝送波形の歪みにより、限界に達しつつある。また動作速度の上昇により電磁ノイズ（ＥＭＩ： Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）も大きな問題となる。
【０００４】
このようにデータ処理装置の処理能力は、しばしば配線基板のバスの伝送能力によって制限されるようになってきた。そこで電気式バスの限界を打破するために、光インターコネクションと呼ばれる、システム内光接続技術を用いることが検討されている。光インターコネクション技術の概要は、「内田禎二、第９回回路実装学術講演大会、１５Ｃ０１、ｐｐ．２０１〜２０２」や「Ｈ．Ｔｏｍｉｍｕｒａ，ｅｔ ａｌ、“Ｐａｃｋａｇｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｏｐｔｉｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ”、ＩＥＥＥ Ｔｏｋｙｏ、Ｎｏ．３３、ｐｐ．８１〜８６、１９９４」、「和田修、エレクトロニクス１９９３年４月号、ｐｐ．５２〜５５」に記載されている様に、システムの構成内容により様々な形態が提案されている。この技術によれば、電気式以上の高周波動作が可能でありながら電磁ノイズが低減できること、バス信号線の物理的な結線が不要となること、波長や強度等を用いた多重化により伝送バンド幅を拡張できること、同時双方向通信が可能である、といったメリットがある。
【０００５】
特に空間光伝送技術は光ファイバによる伝送技術と異なり、多ポート間の同時通信を可能とするため、上述のバス結合型の並列処理アーキテクチャとの整合性がよい。関連する技術が特開平１０−１２３３５０号公報に記載されている。この技術は平板型の導光路の端面に設置されたポート間での光通信を実現するものであり、入射信号光を拡散して対向する端面に伝送し、ブロードキャスト通信を実現する。多重伝送を用いることにより、複数の独立なブロードキャスト通信が同時に実行される。
【０００６】
このような空間光伝送を応用した信号伝送システム技術としては、信号間の伝送スキューの問題を緩和し、かつ伝送路の数を削減するために、複数の電気信号線を並列直列変換して得られるシリアル信号を光化し、空間光伝送媒体を介して伝送するシステムが提案されている。特にここでは送信ノードから受信ノードに対して、データ信号とフレーム信号のみを伝送し、クロック信号を伝送しない方式とされている。フレーム信号とは電気信号線の伝送周波数を表し、クロック信号とは並列直列変換後に得られるシリアル信号の伝送周波数を表す。クロック信号は受信ノードにおいてシリアル信号をラッチするために必要であるが、ここでは受信されたフレーム信号からＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路等の手段によって周波数を逓倍し、クロック信号を自動生成する。この結果、特に光伝送において高周波となるクロック信号を伝送する必要が無くなり、伝送路を構成する光学部品、回路部品に必要な伝送帯域を狭められ、伝送システムを容易に実現することができる。
【０００７】
【発明が解決しようとする課題】
図２に従来技術の例として、データ信号とフレーム信号のみを伝送する伝送路によって、１つのマスターノード１００と３つのスレーブノード２１０、２２０、２３０間を接続した構成を示す。ここでは簡単のためスレーブノードからマスターノードへの伝送路のみを示している。スレーブノード２１０、２２０、２３０はそれぞれシリアルデータ信号の送信器に含まれる並列直列変換部１０ｅ、１０ｆ、１０ｇと送信ＰＬＬ１２ｅ、１２ｆ、１２ｇから構成され、マスターノード１００は受信器に含まれる直列並列変換部１１ｈと受信ＰＬＬ１３ｈのみから構成される。並列直列変換部１０ｅ、１０ｆ、１０ｇから各々出力されるシリアルデータ信号はシリアルバス４００上で合流され、直列並列変換部１１ｈに入力される。同様にフレーム信号も合流されて受信ＰＬＬ１３ｈに入力される。
【０００８】
ここでスレーブノード＃１からマスターノードへの伝送が終了し、速やかにスレーブノード＃２から同じマスターノードへの伝送を開始する場合、マスターノードの直列並列変換部１１ｈへ入力されるシリアルデータ信号と、受信ＰＬＬ１３ｈへ入力されるフレーム信号が共に切り替わる。このとき受信ＰＬＬ１３ｈは、入力信号の変化により安定化するまでに時間（通常はミリ秒オーダ）を要するため、その間はシリアルデータを伝送することができずに中断される。
【０００９】
ノードが切り替わってからデータ転送が開始されるまでに、十分な時間の余裕があるシステムであれば、上記の中断は問題とならない。しかし例えばＣＰＵとキャッシュメモリ間のデータ転送のように、メモリアクセス時間を極力短縮する必要のあるシステムにおいては、このような中断は全体システムの性能を大きく低下させてしまうので問題である。
【００１０】
本発明は上記事情に鑑み、シリアル伝送路によって接続された１対多のノード間伝送を高速に行うことができる信号伝送システムを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的は、１つのマスターノードと、複数のスレーブノードから構成されるスレーブノード群との間でデータ転送を行う信号伝送システムであって、前記スレーブノード群は、１つのメインスレーブノードと１つ以上のサブスレーブノードとを備え、前記メインスレーブノードは、前記スレーブノード群から前記マスターノードに対して送信するスレーブデータ信号の同期伝送に用いるスレーブ同期信号を生成し送信する手段を含み、前記各スレーブノードと前記マスターノードとが、前記スレーブ同期信号に同期して前記スレーブデータ信号の送受信を行う信号伝送システムにより、達成される。
【００１２】
ここで、前記マスターノードは、データ転送を実行していない期間中に前記スレーブデータ信号と前記スレーブ同期信号との間の伝送タイミングを各スレーブノードに個別に設定する送信調整シーケンスを実行するマスタータイミング調整部を含み、前記スレーブノードは、前記スレーブデータ信号の送信タイミングを変化させる送信タイミング制御部と、前記マスタータイミング調整部からの命令に従い前記送信タイミング制御部に対して送信タイミングの変化を指示し送信タイミングの調整を行うスレーブタイミング調整部とを含むことができる。
【００１３】
また本発明に係る信号伝送システムは、１つのマスターノードと、複数のスレーブノードから構成されるスレーブノード群との間でデータ転送を行う信号伝送システムであって、前記マスターノードは、前記マスターノードから前記スレーブノード群に対して送信するマスターデータ信号の同期伝送に用いるマスター同期信号を生成し送信する手段を含み、前記スレーブノード群は、１つのメインスレーブノードと１つ以上のサブスレーブノードとを備え、前記メインスレーブノードは、前記スレーブノード群から前記マスターノードに対して送信するスレーブデータ信号の同期伝送に用いるスレーブ同期信号を生成し送信する手段を含み、前記マスターノードと前記各スレーブノードとが、前記マスター同期信号に同期して前記マスターデータ信号の送受信を行い、前記スレーブ同期信号に同期して前記スレーブデータ信号の送受信を行うものである。
【００１４】
ここで、前記マスターノードは、データ転送を実行していない期間中に前記マスターデータ信号と前記マスター同期信号との間の伝送タイミングを各スレーブノードに個別に設定する受信調整シーケンスと、前記スレーブデータ信号と前記スレーブ同期信号との間の伝送タイミングを各スレーブノードに個別に設定する送信調整シーケンスとを各々実行するマスタータイミング調整部を含み、前記スレーブノードは、前記マスターデータ信号の受信タイミングを変化させる受信タイミング制御部と、前記スレーブデータ信号の送信タイミングを変化させる送信タイミング制御部と、前記マスタータイミング調整部からの命令に従い前記受信調整シーケンスの実行中は前記受信タイミング制御部に対して受信タイミングの変化を指示して受信タイミングの調整を行い、前記送信調整シーケンスの実行中は前記送信タイミング制御部に対して送信タイミングの変化を指示して送信タイミングの調整を行うスレーブタイミング調整部とを含むことができる。
【００１５】
また、前記マスター同期信号およびスレーブ同期信号は、同一の発振源より生成することができる。さらに、前記マスターデータ信号、スレーブデータ信号、マスター同期信号およびスレーブ同期信号の少なくとも１つは、光伝送媒体を介して伝送することができる。
このように構成することにより、シリアル伝送路によって接続された１対多のノード間伝送を高速に行うことができる信号伝送システムを得ることができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について説明する。以下の説明では、マスターデータ信号をマスターノードから出力されるシリアルデータ信号として、スレーブデータ信号をスレーブノードから出力されるシリアルデータ信号、マスター同期信号をマスターノードから出力されるフレーム信号、およびスレーブ同期信号をスレーブノードから出力されるフレーム信号として述べる。
【００１７】
図１は、本発明の信号伝送システムの第１実施形態を示す模式図である。
図１においては、並列直列変換部１０ａ、送信ＰＬＬ１２ａ、直列並列変換部１１ａ、受信ＰＬＬ１３ａ、マスタータイミング調整部２０ａがいずれもマスターノード１に含まれる構成となっている。例えばＣＰＵボードが送信データ信号１００ａ、送信フレーム信号１０２ａ、受信データ信号１０１ａ、受信フレーム信号１０３ａ、タイミング調整起動信号１１０ａ、ビジー信号１１１ａを介してマスターノード１に接続される。またマスターノード１は、シリアルバス４を介してメインスレーブノード２およびサブスレーブノード３ｃ、３ｄとの間で信号２００ａ、２０１ａ、２０２ａ、２０３ａを授受する。
【００１８】
マスタータイミング調整部２０ａは、タイミング調整起動信号１１０ａが有効であればタイミング調整シーケンスを起動するが、無効の場合は外部との入出力信号１００ａ〜１０３ａをそのまま内部と接続する。タイミング調整シーケンスについては後述する。
送信ＰＬＬ１２ａはマスタータイミング調整部２０ａから出力されたフレーム信号を入力し、予め与えられた逓倍の周波数であるクロック信号を出力する。
【００１９】
並列直列変換部１０ａは、パラレルデータ信号の速度変換を行い、シリアルデータ信号を出力する。例えば入力信号として伝送速度各２０Ｍｂｐｓのパラレルデータ信号が１６本、２０ＭＨｚのフレーム信号、送信ＰＬＬ１２ａから出力される１６０ＭＨｚのクロック信号（＝フレーム信号の８逓倍）が与えられた場合、並列直列変換部１０ａの出力信号は１６０Ｍｂｐｓのシリアルデータ信号が２本となる。
以上がマスターノード１における送信器に該当する。
【００２０】
次に受信ＰＬＬ１３ａは、フレーム信号をシリアルバスより入力し、送信ＰＬＬ１２ａと同様の動作を行う。
直列並列変換部１１ａは、シリアルデータ信号の速度変換を行い、パラレルデータ信号を出力する。例えば入力信号として伝送速度各１６０Ｍｂｐｓのシリアルデータ信号が２本、２０ＭＨｚのフレーム信号、受信ＰＬＬ１３ａから出力される１６０ＭＨｚのクロック信号が与えられた場合、直列並列変換部１１ａの出力信号は２０Ｍｂｐｓのパラレルデータ信号が１６本となる。
以上がマスターノード１における受信器に該当する。
【００２１】
図１においては、並列直列変換部１０ｂ、送信ＰＬＬ１２ｂ、直列並列変換部１１ｂ、受信ＰＬＬ１３ｂ、スレーブタイミング調整部２１ｂ、受信タイミング制御部２３ｂ、送信タイミング制御部２４ｂがいずれもメインスレーブノード２に含まれる構成となっている。サブスレーブノード３（３ｃ、３ｄ）も同様の構成である。この両者の違いは、メインスレーブノード２においては送信タイミング制御部２４ｂから出力されるフレーム信号をシリアルバスに出力するのに対し、サブスレーブノード３においてはシリアルバスへの出力は行わない点である。メインスレーブノード２及びサブスレーブノード３ｃ、３ｄにはそれぞれ、送信データ信号１００ｂ、１００ｃ、１００ｄ、送信フレーム信号１０２ｂ、１０２ｃ、１０２ｄ、受信データ信号１０１ｂ、１０１ｃ、１０１ｄ、受信フレーム信号１０３ｂ、１０３ｃ、１０３ｄ、タイミング調整起動信号１１０ｂ、１１０ｃ、１１０ｄを介して、例えばメモリボードが接続される。またメインスレーブノード２およびサブスレーブノード３ｃ、３ｄはそれぞれ、シリアルバス４を介してマスターノード１との間で信号２００ｂ、２０１ｂ、２０２ｂ、２０３ｂ、２００ｃ、２０１ｃ、２０３ｃ、２００ｄ、２０１ｄ、２０３ｄを授受する。
【００２２】
並列直列変換部１０ｂ、１０ｃ、１０ｄ、送信ＰＬＬ１２ｂ、１２ｃ、１２ｄ、直列並列変換部１１ｂ、１１ｃ、１１ｄ、受信ＰＬＬ１３ｂ、１３ｃ、１３ｄは、いずれもマスターノード１に含まれるモジュールと同様であるため、説明を省略する。
スレーブタイミング調整部２１ｂは、タイミング調整起動信号１１０ｂが有効であればタイミング調整シーケンスを起動するが、無効の場合は外部との入出力信号１００ｂ〜１０３ｂをそのまま内部と接続する。タイミング調整シーケンスについては後述する。
【００２３】
受信タイミング制御部２３ｂは、シリアルバスより入力されるシリアルデータ信号を、スレーブタイミング調整部２１ｂからの指示信号に従って遅延させた結果を出力する。ここには例えばプログラマブルディレイラインのように、遅延時間が可変であるデバイスを用いることができる。
受信タイミング制御部２３ｂは、シリアルデータ信号１ビット毎に１つずつ設ければ、データ同士のスキューを含めて調整することが可能である。但しこの場合は部品数が増加する問題があるため、複数ビット毎に受信タイミング制御部２３ｂを１つずつ設けて調整する方法も用いることができる。
これはシリアルデータの伝送タイミングを変えてフレーム信号に合わせる方法であるが、逆にフレーム信号を受信タイミング制御部２３ｂによりタイミングを変え、シリアルデータ信号に合わせる方法も用いることができる。この場合はプログラマブルディレイライン以外にも、例えば受信ＰＬＬ１３ｂとして位相調整可能なＰＬＬを用いてフレーム信号、クロック信号のタイミングを変化させる方法を用いることも可能である。
【００２４】
送信タイミング制御部２４ｂは、シリアルバスに出力するシリアルデータ信号を、スレーブタイミング調整部２１ｂからの指示信号に従って遅延させた結果を出力する。
受信タイミング制御部２３ｂと同様に、送信タイミング制御部２４ｂをシリアルデータ信号１ビット毎に１つずつ設ければ、データ同士のスキューを含めて調整することが可能である。但しこの場合は部品数が増加する問題があるため、複数ビット毎に送信タイミング制御部２４ｂを１つずつ設けて調整する方法も用いることができる。
また受信タイミング制御部２３ｂと同様に、プログラマブルディレイラインによりシリアルデータ信号線、またはフレーム信号線のタイミングを変化させる方法や、送信ＰＬＬ１２ｂとして位相調整可能なＰＬＬによりフレーム信号とクロック信号のタイミングを変化させる方法を用いることも可能である。
【００２５】
なお、スレーブタイミング調整部２２ｃ、２２ｄも、スレーブタイミング調整部２１ｂの場合と同様に、それぞれ受信タイミング制御部２３ｃ、２３ｄ、送信タイミング制御部２４ｃ、２４ｄとの間で信号を授受する。
また、マスターノード及びスレーブノードから出力されるフレーム信号は、同一の発振源より生成することができる。例えば発振源をマスターノード側に設け、生成されたフレーム信号をスレーブノードに伝送し、スレーブノード側にて受信フレーム信号１０３と送信フレーム信号１０２を接続することで実現される。
【００２６】
次に図３〜図６を用いて、タイミング調整シーケンスの説明を行う。これらはいずれもマスタータイミング調整部２０ａ、スレーブタイミング調整部２１が実行する。
【００２７】
図３にシーケンス全体のフローチャートを示す。
処理３０により開始され、処理３１によりタイミング調整起動信号１１０の検知を行うと、処理３２によりビジー信号１１１（１１１ａ、１１１ｃ、１１１ｄ）をアクティブとし、外部に対してビジー状態を通知する。これにより、タイミング調整処理中はデータ信号１００、１０１の入出力は禁止される。
まず処理３３として受信調整シーケンスを実行し、次に処理３４として送信調整シーケンスを実行する。これらが終了すると、処理３５により外部に対するビジー状態を解除し、処理３６により全体を終了する。
【００２８】
図４に受信調整シーケンスのフローチャートを示す。図４〜図６においては、各処理ブロック名のうちＭで始まるものはマスタータイミング調整部２０ａが行う処理を表し、Ｓで始まるものはスレーブタイミング調整部２１が行う処理を表す。また太い矢印は、マスターノード１とスレーブノード間の信号のやり取りを表す。
受信調整シーケンスは、処理Ｍ４０により開始され、マスタータイミング調整部２０ａが実行する処理Ｍ４１が起動される。これはテストパターン信号を並列直列変換部１０ａより全スレーブノードに送信する処理を表す。このテストパターンは、マスタータイミング調整部２０ａ、スレーブタイミング調整部２１の両方において予めメモリ等の記憶手段に格納されているものとする。
【００２９】
テストパターンとして、例えば１０ビット信号の場合であれば以下の繰り返しパターンを用いることができる。
ビット列１．“０００１１１０１０１”
ビット列２．“００１１０１０１０１”
テストパターンに必要な条件は伝送路の仕様に依存するが、例えば以下が必要である。
条件１．ビット列の中に論理値“１”が４割から６割を占めていること
条件２．先頭ビットがどれであるかをパターン自身から判定できること
ビット列１と２はいずれも条件１と２を満たしている。
【００３０】
次にマスタータイミング調整部２０ａは処理Ｍ４２により、一定時間だけテストパターン信号を送信し続けた後、処理Ｍ４３により処理を終了する。ここでの一定時間とは、以下で説明するスレーブタイミング調整部２１の処理Ｓ４１〜Ｓ５２の処理時間よりも十分に長い時間を表す。
続いてスレーブタイミング調整部２１の処理を説明する。以下は全スレーブノードにおいて実行する。
処理Ｓ４０により開始され、処理Ｓ４１により、処理Ｍ４１により送信されたテストパターン信号を受信する。このときスレーブタイミング調整部２１は受信タイミング制御部２３ｂに対して、受信タイミングの初期値を予め設定しておく必要がある。
【００３１】
処理Ｓ４２により、受信されたテストパターンと、予め格納されている正解パターンとの照合を行い、処理Ｓ４３において照合結果をメモリに格納する。ここで例えば上記のビット列１が正解パターンである場合に、受信されたテストパターンが、
ビット列３．“１０００１１１０１０”
であったとする。この場合、各ビットは正しく受信されているが、先頭ビットの位置が１ビット下位側にずれているだけであり、ワードアライメントを行えば正解となる。よって照合結果としては、以下の２つを記憶する。
結果１．全ての個別ビットは正しく受信されているかどうか。
結果２．もし結果１がＯＫであれば、何ビットシフトすれば正解となるか。
【００３２】
処理Ｓ４４では、全ての受信タイミングに関するテストを終了したか否かの判定を行う。未終了の場合は処理Ｓ４５により受信タイミングを変更し、処理Ｓ４１に戻る。ここで受信タイミングの変更は、スレーブタイミング調整部２１からの指示により受信タイミング制御部２３ｂが実行する。
テスト終了の場合は、処理Ｓ４６により全ての照合結果をメモリから読み出し、処理Ｓ４７により最適な受信タイミングを決定する。以下の表１に、一例として連続的に変化させた８種類の受信タイミングによる照合結果の例を示す。ここでは「結果１」がＯＫである受信タイミング３〜７のうち、中間である受信タイミング５を最適受信タイミングとして決定している。
【００３３】
決定方法として例えば、「結果１」を表す８ビットをアドレスとし、各アドレスに対する最適受信タイミングを予め格納したルックアップテーブルを用いることができる。表１の例でＯＫを値“１”、ＮＧを値“０”、受信タイミング８の「結果１」をＭＳＢ、受信タイミング１の「結果１」をＬＳＢとすると、アドレス“０１１１１１００”即ち１２４番地に、受信タイミング５を示す値を格納しておく。
【００３４】
【表１】
0003979116.tif 000002
【００３５】
全ての結果がＮＧである場合も考えられるため、処理Ｓ４９では受信可能な結果が得られたかどうかの判定を行い、もしもＮＧの場合は受信タイミングを設定できなかったものとして、処理Ｓ５０においてエラー信号を外部に出力する。そうでない場合は、処理Ｓ４８において結果をメモリに格納し、処理Ｓ５１により受信タイミング制御部２３ｂに対して最適な受信タイミングを設定する。
以上でスレーブタイミング調整部２１の処理が終了する。
【００３６】
次に図５および図６により、送信調整シーケンスの説明を行う。図５はマスターノードについて、図６はスレーブノードについてそれぞれ示しており、両図は各図中の「Ａ」、「Ｂ」、「Ｃ」同士で接続される。
送信調整シーケンスは、処理Ｍ８０により開始され、マスタータイミング調整部２０ａが実行する処理Ｍ８１が起動される。これはＩＤ信号（＝各スレーブノードを識別するために予め設定されたＩＤ番号を、データ信号とした信号）を、並列直列変換部１０ａより全スレーブノードに送信する処理を表す。送信調整シーケンスは、個々のスレーブノードとマスターノードとの１対１の伝送により実行するため、マスターノード側からスレーブノードを１つずつ指定するために処理Ｍ８１が必要となる。
【００３７】
マスタータイミング調整部２０ａは、処理Ｍ８２により一定時間だけＩＤ信号を送信し続けた後、処理Ｍ８３によりスレーブノードから送信されるテストパターンを受信する。ここでの一定時間とは、以下で説明するスレーブタイミング調整部２１による処理Ｓ８１〜Ｓ８５の処理時間よりも十分に長い時間を表す。
続いてスレーブタイミング調整部２１の処理を説明する。以下でのスレーブタイミング調整部２１の処理は全てのスレーブノードにおいて実行する。
【００３８】
図６において処理Ｓ８０により開始され、まず処理９２により送信タイミングの初期化が行われる。処理Ｓ８１により、処理Ｍ８１により送信されたＩＤ信号を受信し、それがＩＤ信号であるか、終了通知信号であるかを判別する。終了通知信号を受信した場合は、処理Ｓ９１により処理を終了する。ＩＤ信号を受信した場合は、処理Ｓ８２により各スレーブノードのＩＤ番号との照合を行い、処理Ｓ８３において自ノードが指定されているか否かを判定する。この判定結果はレジスタ等の記憶手段により保持するものとする。
【００３９】
処理Ｓ８３の結果、ＩＤ信号によって指定されたスレーブノードは、処理Ｓ８４によりテストパターン信号をマスターノード１に対して送信する。テストパターン信号については図４の処理Ｍ４１と同様であるため、説明を省略する。またＩＤ信号によって指定されていないスレーブノードは、処理Ｓ８５により全ての論理値が“０”であるテストパターン信号を送信する。処理Ｓ８４と処理Ｓ８５は同様のタイミングで実行され、かつ各信号がシリアルバスにおいて合流される。よって、処理Ｓ８４のテストパターン信号が合流による影響を受けず、正しくマスターノード１に伝送されるように、処理Ｓ８５の信号を選ぶことが必要である。
【００４０】
次にマスタータイミング調整部２０ａの処理を説明するが、テストパターンを受信する処理Ｍ８３から処理Ｍ８６までの４つは、図４の処理Ｓ４１〜Ｓ４４と同様であるため説明を省略する。
処理Ｍ８６により、現在指定中のスレーブノードの関して全ての送信タイミングに関するテストを終了したか否かの判定を行い、未終了の場合は処理Ｍ９０によりタイミング変更指示信号をスレーブノードに送信する。ここでタイミング変更指示信号とは、スレーブノードからの送信タイミングを変更して再度テストを行う指示信号である。次に処理Ｍ９５により、一定時間だけタイミング変更指示信号を送信し続けた後に処理Ｍ８３に戻り、処理Ｍ８３〜Ｍ８６を実行する。処理Ｍ９５における一定時間とは、後述するスレーブタイミング調整部２１による処理Ｓ８６〜Ｓ８７、Ｓ８３〜Ｓ８５の処理時間よりも十分に長い時間とする。
【００４１】
一方テスト終了の場合は、処理Ｍ８７により全ての照合結果をメモリから読み出し、処理Ｍ８８により最適なタイミングを決定し、その結果を選択結果信号として処理Ｍ８９によりスレーブノードに送信する。処理Ｍ８７、Ｍ８８は図４の処理Ｓ４６、Ｓ４７と各々同様であるので説明を省略する。
続いて処理Ｍ９１において、全てのスレーブノードに関して送信タイミング調整を終えたかどうかの判定を行う。まだ終えていない場合は、処理Ｍ９２においてスレーブノードのＩＤ番号を更新し、処理Ｍ８１に戻り、次のスレーブノードの送信タイミング調整を行う。調整終了の場合は、処理Ｍ９６とＭ９７により、終了通知信号を一定時間だけスレーブノードに送信し続ける。ここで一定時間とは、スレーブタイミング調整部２１によるＳ８１の処理時間よりも十分に長い時間を示す。最後に処理Ｍ９３において最終結果とステータスを出力し、Ｍ９４により処理を終了する。
【００４２】
スレーブタイミング調整部２１は、マスタータイミング調整部２０ａによる処理Ｍ８９もしくはＭ９０により送信された信号を、処理Ｓ８６により受信する。受信信号がタイミング変更指示信号である場合、処理Ｓ８７によりデータ送信タイミングの変更を送信タイミング制御部２４ｂに対して指示し、更に処理Ｓ８３に戻る。
【００４３】
受信信号が選択結果信号である場合、処理Ｓ８８によりその結果をメモリに格納し、処理Ｓ８９により送信タイミング制御部２４ｂに対して設定する。更に処理Ｓ９０によりマスターノード１に対するテストパターンの送信を中止した後、処理Ｓ８１に戻る。
また処理Ｓ８６において上記以外の信号を受信している場合は、処理Ｓ８３に戻りテストパターン信号の送信を継続する。
【００４４】
図７は、本発明の信号伝送システムの第２実施形態を示す模式図である。
図７は、本発明の信号伝送システムの第１実施形態におけるシリアルバスの部分を、光分波器６０（６０ａ、６０ｂ）、光合波器６１（６１ａ）、電気光変換部６２（６２ａ〜６２ｆ）、光電気変換部６３（６３ａ〜６３ｈ）で置き換えた構成となっている。その他のマスターノード１、メインスレーブノード２、サブスレーブノード３（３ｃ、３ｄ）、および各部における信号は、本発明の信号伝送システムの第１実施形態と同様であるため、説明を省略する。
第２実施形態においては、各部から送信されるシリアルデータ信号およびフレーム信号は光信号に変換され、それぞれ光ファイバや後述する光バス等の光伝送媒体を介して伝送され、受信側で電気信号に変換される。
【００４５】
光分波器６０は光信号の入射ポート１つと、出射ポート３つを備えている。入射ポートからの光信号入射に対して、各出射ポートにおいて同様の光量の光信号が得られるように導光路を構成する。光分波器６０としては例えばスターカプラなどを用いることができ、また特開平１０−１２３３５０号公報や特開平１０−１２３３７４号公報に記載された光バスを用いることもできる。これらの光バスは、シート状の光伝送媒体の内部または入射端面で信号光を拡散することによって、出射端面において一様な光強度レベルの信号光を得るものである。
【００４６】
光合波器６１は光信号の入射ポート３つと、出射ポート１つを備えている。いずれの入射ポートから光信号が入射されても、出射ポートにおいて同様の光量の光信号が得られるように導光路を構成する。光合波器６１としては上述の光分波器６０と同様にスターカプラや光バスを用いることができる。
電気光変換部６２は、各ノードから出力される電気信号を光信号に変換して出力するものであり、発光ダイオード、ＬＥＤ等の発光素子とその駆動回路を含み構成される。
【００４７】
光電気変換部６３は、光分波器６０、光合波器６１から出力される光信号を電気信号に変換して各ノードに接続するものであり、フォトダイオード等の受光素子と、その出力信号の増幅回路を含み構成される。
図７においては、電気光変換部６２と光電気変換部６３が各ノードとは別ブロックとなっているが、各々を各ノード内に含める構成としてもよい。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、シリアルデータ信号とフレーム信号のみを伝送するシリアルバスにより１対多のノード間通信を実現することができる。特に多ノード側から１ノード側への伝送における、送信元の切り換えの際に伝送の中断を回避できるという効果がある。またここで必要となる各ノード間の伝送タイミング調整を自動的に行うことができ、伝送路の初期化を容易に実現できる。
また１対多のノード間での通信を光信号により伝送中断なく行うことにより、ノード間の高速かつリアルタイムな制御を行うことができる。特に電気信号により通信に比べてＥＭＩの問題が緩和され、ノード間の伝送距離を長くできるメリットがある。例えば多色印刷機能を持つカラーページプリンタにおいて、各色の印刷装置とそれらを制御する装置との間での通信に適用することができる。
印刷装置においてはドラムを初めとする可動メカトロニクス部品の影響により、電気信号がＥＭＩ雑音を受けやすい問題がある。更にメカトロニクス部品のサイズが大きく、電子回路部品と共にレイアウトする際の自由度が小さいため、レイアウトを行い易くするためには装置間の伝送距離を長くできることが望ましい。本発明により、以上のような印刷装置内部の部品レイアウトや組立を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の信号伝送システムの第１実施形態を示す模式図である。
【図２】従来の信号伝送システムを示す模式図である。
【図３】本発明の信号伝送システムが実行するタイミング調整シーケンスの全体処理フロー図である。
【図４】本発明の信号伝送システムが実行するタイミング調整シーケンスに含まれる、受信調整シーケンスの処理フロー図である。
【図５】本発明の信号伝送システムが実行するタイミング調整シーケンスに含まれる、送信調整シーケンス（マスターノード）の処理フロー図である。
【図６】本発明の信号伝送システムが実行するタイミング調整シーケンスに含まれる、送信調整シーケンス（スレーブノード）の処理フロー図である。
【図７】本発明の信号伝送システムの第２実施形態を示す模式図である。
【符号の説明】
１  マスターノード
２  メインスレーブノード
３  サブスレーブノード
４  シリアルバス
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ  並列直列変換部
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｈ  直列並列変換部
１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１２ｇ  送信ＰＬＬ
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｈ  受信ＰＬＬ
２０ａ  マスタータイミング調整部
２１ｂ、２２ｃ、２２ｄ  スレーブタイミング調整部
６０ａ、６０ｂ  光分波器
６１ａ  光合波器
６２ａ、６２ｂ、６２ｃ、６２ｄ、６２ｅ、６２ｆ、６２ｇ、６２ｈ  光電気変換部
６３ａ、６３ｂ、６３ｃ、６３ｄ、６３ｅ、６３ｆ  電気光変換部
【図１】
0003979116.tif 000003
【図２】
0003979116.tif 000004
【図３】
0003979116.tif 000005
【図４】
0003979116.tif 000006
【図５】
0003979116.tif 000007
【図６】
0003979116.tif 000008
【図７】
0003979116.tif 000009