(57)【特許請求の範囲】
【請求項１】
マトリクス状に二次元配列するように半導体基板上に複数形成されると共に表面に一様な薄膜でなる誘電体層が設けられ、当該誘電体層に検体が接触したときに当該検体との間に形成コンデンサが形成されて電荷を蓄えるセンサ電極と、
上記複数のセンサ電極と上記検体との間に形成される複数の上記形成コンデンサのうち、隣合う一対の上記形成コンデンサがそれぞれ蓄える上記電荷に応じて、それぞれの上記センサ電極が出力する電圧の差を増幅する差動増幅回路と、
上記複数のセンサ電極のうち、上記隣合う一対のセンサ電極を順次切り換えて上記差動増幅回路に接続するライン読取り回路と
を具え、
上記差動増幅回路は、
上記ライン読取り回路が順次切り換えて接続する上記隣合う一対のセンサ電極が出力する上記電圧の差を順次増幅して出力する
ことを特徴とする指紋読取り装置。
【請求項２】
既知容量でなると共に、上記複数の形成コンデンサにそれぞれ蓄えられた上記電荷が分配される複数の分配コンデンサを具え、
上記ライン読取り回路は、
上記隣合う一対の上記形成コンデンサがそれぞれ蓄える上記電荷を、それぞれ異なる上記分配コンデンサに分配するように順次切り換えて接続すると共に、上記電荷を分配した後の上記隣合う一対のセンサ電極を上記差動増幅回路に順次切り換えて接続する
ことを特徴とする請求項１に記載の指紋読取り装置。
【請求項３】
上記ライン読取り回路は、
上記差動増幅回路が連続した差分出力を出力できるように上記隣合う一対のセンサ電極を順次切り換えて上記差動増幅回路に接続する
ことを特徴とする請求項１に記載の指紋読取り装置。
【請求項４】
複数の上記差動増幅回路及び複数の上記ライン読取り回路からなると共に、上記複数のライン読取り回路が順次切り換えて接続する複数の上記隣合う一対のセンサ電極が出力する上記電圧の差を、上記複数の差動増幅回路で並行に順次増幅して出力する全ライン読取り回路を具える
ことを特徴とする請求項１に記載の指紋読取り装置。
【請求項５】
マトリクス状に二次元配列するように半導体基板上に複数形成されると共に表面に一様な薄膜でなる誘電体層が設けられたセンサ電極に、当該誘電体層を介して検体が接触したときに当該検体との間に複数の形成コンデンサが形成されるコンデンサ形成ステツプと
上記複数の形成コンデンサのうち、隣合う一対の上記形成コンデンサがそれぞれ蓄える上記電荷に応じて、それぞれの上記センサ電極が出力する電圧の差を順次増幅する差動増幅ステツプと
を具えることを特徴とする指紋読取り方法。
【発明の詳細な説明】
【０００１】
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術（図１２及び図１３）
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
（１）第１の実施の形態（図１〜図８）
（２）ライン読取り回路の構成（図２〜図８）
（３）実施の形態の動作及び効果
（４）第２の実施の形態（図９）
（５）第３の実施の形態（図１０及び図１１）
（６）他の実施の形態
発明の効果
【０００３】
【発明の属する技術分野】
本発明は指紋読取り装置及びその方法に関し、特に指先表面と電極との間に生じる静電容量によつて指紋の凹凸形状を読み取る指紋読取り装置及びその方法に適用して好適なものである。
【０００４】
【従来の技術】
従来、指紋を検出する指紋読取り装置として電極と当該電極上に設けられた誘電体層を介して接触される指紋との間に生じる静電容量が指紋の凹凸に応じて異なることを利用して指紋形状を検出する静電容量型の指紋読取り装置（特開平4-231803）等が提案されている。
【０００５】
図１２に示すように、静電容量型の指紋読取り装置１はシリコン半導体基板２上に指先表面Ｆの指紋検出の面積に応じてセンサ電極群３を形成し、さらにその電極群の表面をポリイミド等の誘電体層４によつてコーテイングすることによつて形成される。
【０００６】
指紋読取り装置１は誘電体層４をセンサ面として、このセンサ面上に指先表面Ｆを押し当て接触させることによつて汗等により導電体となつている指先表面Ｆとセンサ電極３との間に誘電体を介してコンデンサを形成させる。
【０００７】
この場合、図１３に示すように指紋の凹凸形状に対して誘電体層４に直接接触する隆起部とセンサ電極３間で形成されるコンデンサＣｓの静電容量と指紋の溝部において空気層を介した誘電体層４によつて形成されるコンデンサＣｓ´の静電容量とが異なる。このことを利用して指紋の凹凸に応じた静電容量の差を検出することによつて指紋の凹凸形状を識別するようになされている。
【０００８】
【発明が解決しようとする課題】
ところでかかる指紋読取り装置１においては、センサの解像度を高めて精細な指紋画像を得るためにセンサ電極個々の面積を小さくすると、これに従つてコンデンサも小さくなる。この結果、センサから検出する信号が微小となり、従つてそのような微小信号をノイズの影響を抑えて信号対雑音比を高くし、精度良く検出するのに回路構成を複雑かつ大きくしなければならないという問題がある。
【０００９】
本発明は以上の点を考慮してなされたもので、簡易な回路構成によつて高い精度で指紋の凹凸形状を読み取ることができる指紋読取り装置及びその方法を提案しようとするものである。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、マトリクス状に二次元配列するように半導体基板上に複数形成されると共に表面に一様な薄膜でなる誘電体層が設けられ、当該誘電体層に検体が接触したときに当該検体との間に形成コンデンサが形成されて電荷を蓄えるセンサ電極と、複数のセンサ電極と検体との間に形成される複数の形成コンデンサのうち、隣合う一対の形成コンデンサがそれぞれ蓄える電荷に応じて、それぞれのセンサ電極が出力する電圧の差を増幅する差動増幅回路と、複数のセンサ電極のうち、隣合う一対のセンサ電極を順次切り換えて差動増幅回路に接続するライン読取り回路とを設け、差動増幅回路は、ライン読取り回路が順次切り換えて接続する隣合う一対のセンサ電極が出力する電圧の差を順次増幅して出力するようにした。
【００１１】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１２】
（１）第１の実施の形態
図１２との対応する部分に同一符号を付して示す図１において、１０は全体として指紋読取り装置を示し、半導体基板上に形成された複数のセンサ電極３（３Ａ１〜３Ａｎ）をマトリクス状に２次元配列してそのセンサ電極３の表面に一様な膜厚の薄膜でなる誘電体層を積層させることによつてセンサ面１２を形成する。
【００１３】
この場合、指紋読取り装置１０においては、指紋の凹凸形状をセンサ面１２上において２次元的に読み取るために、まずマトリクスの各列方向にライン状に配列されるセンサ電極３Ａ１〜３Ａｎによつてライン単位で指紋を読み取る。その際、指紋読取り装置１０は１ラインの指紋読取りを実行するときに、行駆動回路１３によつてＦＥＴ(Field Effect Transistor) 等で形成されるスイツチング素子１４を切り換え制御することによつて複数センサ電極３Ａ１〜３Ａｎの内、ライン上において隣合う一対のセンサ電極３Ａｎ及び３Ａ（ｎ＋１）を順次、切換え選択して当該一対のセンサ電極３Ａｎ及び３Ａ（ｎ＋１）から検出される出力電圧の情報を検出部１５に送出することにより指紋の凹凸形状に関するライン毎の情報を得るようになされている。
【００１４】
（２）ライン読取り回路の構成
指紋読取り装置１０は図２に示すように、センサ面１２において指紋の凹凸形状を複数のラインによつて２次元的に読み取るために全ライン読取り回路２０を設けている。この全ライン読取り回路２０を説明するにあたり、まずセンサ面１２上の１ライン分の出力を検出する図３に示すライン読取り回路２２について説明する。
【００１５】
すなわち図３に示すように、１ライン分の出力を検出するライン読取り回路２２はデータ線２３及び２４を有し、当該データ線２３及び２４をそれぞれ入力切換スイツチ２５及び２６を介して検出部１５内に設けられた差動増幅回路２７の正入力２８及び負入力２９に接続するようになされている。従つて差動増幅回路２７によつて各データ線２３及び２４を介して正入力２８及び負入力２９に入力される信号の差動信号ＳO を出力端子３０より得ることができる。
【００１６】
ライン読取り回路２２はセンサ面１２においてライン上に配列するセンサ電極３Ａ１〜３Ａｎをデータ線２３及び２４によつて奇数番及び偶数番で互い違いに接続する。すなわち対をなす２本の一方のデータ線２３において既知容量をもつ電荷分配用のコンデンサＣｌ１と、ライン上の奇数位置のセンサ電極３Ａ１、３Ａ３、……３Ａ２（ｎ−１）を並列接続している（ここでｎは自然数である）。またライン読取り回路２２は対をなすもう一方のデータ線２４において同じく既知容量をもつ電荷分配用のコンデンサＣｌ２と、ライン上の偶数位置のセンサ電極３Ａ２、３Ａ４、……３Ａ（２ｎ）を並列接続している。
【００１７】
因に電荷分配用のコンデンサＣｌ１及びＣ１２はライン読取り回路２２のセンサ電極３Ａ１〜３Ａｎを半導体製造プロセスによつて形成する際に各データ線毎に生じる寄生容量によつて形成することができる。データ線２３及び２４はいずれも寄生容量をもち、半導体プロセスでは相対的に同じ性質のものをつくりだすのは容易であるため、どのラインの寄生容量も同一チツプ内であればほぼ等しくすることができる。これにより既知容量のコンデンサを新たにつくる手間が省けるので、ライン読取り回路２２を容易に形成し得る。
【００１８】
またデータ線２３及び２４はそれぞれスイツチＳＷＰ１及びＳＷＰ２を介して電源Ｖccに接続すると共に、スイツチＳＷＧ１及びＳＷＧ２を介してグランドに接続している。
【００１９】
ライン読取り回路２２は電圧読み出し時、行駆動回路１３のスイツチング切換えにより隣合う所定のセンサ電極３Ａｎ及び３Ａ（ｎ＋１）の対を選択する。この結果、ライン読取り回路２２は電圧読み出し時、差動増幅回路２７とセンサ電極３Ａｎ及び３Ａ（ｎ＋１）とによつて図４（Ａ）に示すような差動入力回路の構成をなす。
【００２０】
すなわちライン読取り回路２２は電圧読み出し時、センサ面１２の各ライン上に配列されるセンサ電極３Ａ１〜３Ａｎのなかから隣合うセンサ電極３Ａｎ及び３Ａ（ｎ＋１）を選択してスイツチＳＷＳｎ及びＳＷＳ（ｎ＋１）によつて各センサ電極３Ａｎ及び３Ａ（ｎ＋１）をデータ線２３及び２４に接続して、ライン読取り回路２２の差動増幅回路２７の正入力２８及び負入力２９に入力し、これによりセンサ電極３Ａｎ及び３Ａ（ｎ＋１）による差動信号出力を得るようになされている。
【００２１】
ここで図４（Ａ）に示されたライン読取り回路２２の動作を図４（Ｂ）に示すライン読取り回路２２の等価回路４０を用いて説明する。
【００２２】
等価回路４０において示すように、差動増幅回路２７の正入力側では正入力２８をデータ線２３及びスイツチＳＷＰ１を介して電源Ｖccに接続すると共に、差動増幅回路２７の正入力２８に接続されるデータ線２３にライン上の奇数番目のセンサ電極３Ａ２（ｎ−１）及び当該センサ電極３Ａ２（ｎ−１）上に指先表面Ｆが押し当てられるとき形成される形成コンデンサＣｓ１並びに当該形成コンデンサＣｓ１に蓄えられる電荷を分配する分配コンデンサＣｌ１を並列接続する。さらに等価回路４０では、形成コンデンサＣｓ１はスイツチＳＷＳ１によつてデータ線２３と接続又は非接続に切換え、またスイツチＳＷＧ１によつてデータ線２３をグランドに切り換え接続するようになされている。
【００２３】
同様にして等価回路４０の負入力側では、差動増幅回路２７の負入力２９をデータ線２４及びスイツチＳＷＰ２を介して電源Ｖccに接続すると共に、差動増幅回路２７の正入力２８に接続されるデータ線２４にライン上の奇数番目のセンサ電極３Ａ２（ｎ−１）に対して隣合うように配列されるライン上の偶数番目のセンサ電極３Ａ（２ｎ）並びに当該センサ電極３Ａ２ｎ及び指先表面Ｆによつて形成される形成コンデンサＣｓ２並びに当該形成コンデンサＣｓ２に蓄えられた電荷を分配する分配コンデンサＣｌ２を並列接続する。さらに等価回路４０において示すように、形成コンデンサＣｓ２はスイツチＳＷＳ２によつてデータ線２４に接続又は非接続に切換えると共に、データ線２３をスイツチＳＷＧ２によつてグランドに切り換え接続するようになされている。
【００２４】
ここで図５に示すフローチヤート及び図６に示すタイミングチヤートによつてライン読取り回路２２において分配コンデンサＣｌ１から形成コンデンサＣｓ１に電荷を分配したときの分配電圧Ｖａ及び分配コンデンサＣｌ２から形成コンデンサＣｓ２電荷を分配したときの分配電圧Ｖｂによる差動信号ＳO の出力を読み取る手順を説明する。
【００２５】
すなわち電位読み出し手順ＲＴ１はステツプＳＰ１においてセンサ面１２上に指先表面Ｆを置くことによつて形成コンデンサＣｓ１及びＣｓ２を形成させると、次にステツプＳＰ２においてスイツチＳＷＰ１及びＳＷＰ２並びにＳＷＳ１及びＳＷＳ２をオン（図６（ａ））にすることによつて形成コンデンサＣｓ１及びＣｓ２並びに分配コンデンサＣｌ１及びＣｌ２を電源Ｖccによつて印加する電圧によつて充電する。この結果、形成コンデンサＣｓ１及びＣｓ２並びに分配コンデンサＣｌ１及びＣｌ２にはそれぞれの静電容量Ｃｓ１及びＣｓ２並びにＣｌ１及びＣｌ２応じてそれぞれ次式、
【００２６】
【数１】
0003874217.tif 000002
【００２７】
【数２】
0003874217.tif 000003
【００２８】
【数３】
0003874217.tif 000004
【００２９】
【数４】
0003874217.tif 000005
【００３０】
で表される電荷Ｑｓ２及びＱｓ２並びにＱｌ１及びＱｌ２がそれぞれ蓄えられる。
【００３１】
次に形成コンデンサＣｓ１及びＣｓ２並びに分配コンデンサＣｌ１及びＣｌ２の充電後、ステツプＳＰ３においてスイツチＳＷＰ１及びＳＷＰ２並びにＳＷＳ１及びＳＷＳ２をオフ（図６（ｂ））にすることによつて形成コンデンサＣｓ１及びＣｓ２並びに分配コンデンサＣｌ１及びＣｌ２をそれぞれフローテイング状態に設定する。
【００３２】
次にステツプＳＰ４においてスイツチＳＷＧ１及びＳＷＧ２をオン（図６（ｃ））にすることにより分配コンデンサＣｌ１及びＣｌ２に蓄えられた電荷Ｑｌ１及びＱｌ２のみを放電する。そしてステツプＳＰ５においてスイツチＳＷＧ１及びＳＷＧ２をオフ（図６（ｄ））にして出力端子３０の電位を０〔Ｖ〕に設定した後、続くステツプＳＰ６においてスイツチＳＷＳ１及びＳＷＳ２をオン（図６（ｅ））にすることにより次式
【００３３】
【数５】
0003874217.tif 000006
【００３４】
【数６】
0003874217.tif 000007
【００３５】
【数７】
0003874217.tif 000008
【００３６】
【数８】
0003874217.tif 000009
【００３７】
によつて表される正入力側の形成コンデンサＣｓ１及び分配コンデンサＣｌ１に再分配された電荷Ｑｓ１による電圧Ｖａをａ点において読み出す。
【００３８】
さらに次式、
【００３９】
【数９】
0003874217.tif 000010
【００４０】
【数１０】
0003874217.tif 000011
【００４１】
【数１１】
0003874217.tif 000012
【００４２】
【数１２】
0003874217.tif 000013
【００４３】
によつて表される負入力側の形成コンデンサＣｓ２及び分配コンデンサＣｌ２に再分配された電荷Ｑｓ２による電圧Ｖｂをｂ点において読み出す。従つて式（８）及び式（12）より出力電圧Ｖａ及びＶｂによつてそれぞれ形成コンデンサＣｓ１及びＣｓ２の静電容量Ｃｓ１及びＣｓ２を求めることができる。
【００４４】
次にステツプＳＰ７においてａ点及びｂ点の出力電圧Ｖａ及びＶｂの差動増幅出力を出力端子３０より読み取る。これにより出力電圧読取り手順ＲＴ１を終了する。
【００４５】
このようにしてセンサ面１２のライン上において隣合うセンサ電極３Ａｎ及び３Ａ（ｎ＋１）で検出される形成コンデンサＣｓ１及びＣｓ２の分配電圧による出力電圧の差動増幅出力を得ることができ、かくして形成コンデンサＣｓ１及びＣｓ２の静電容量に応じた差動出力ＳO を得ることができる。
【００４６】
次にライン読取り回路２２によるセンサ面１２の１ライン分の読み取りの制御を図７に示すタイミングチヤートによつて説明する。
【００４７】
この場合、ライン読取り回路２２においては順次、隣合うセンサ電極３Ａｎ及び３Ａ（ｎ＋１）の差動増幅による出力を検出することによつて１ライン分の情報読取りを行うようになされており、まず最初に隣合うセンサ電極３Ａ１及び２Ａ２について差動増幅による出力を検出する。
【００４８】
すなわち検体となる指先表面Ｆが指紋読取り装置１のセンサ面１２上に置かれると、次のタイミング（ａ）でデータ線２３及び２４を電源Ｖccに接続するようにスイツチＳＷＰ１及びＳＷＰ２をオンにすると共に、センサ電極３Ａ１〜３Ａｎをデータ線２３及び２４に接続する全てのスイツチＳＷＳ１〜ＳＷＳｎをオンにしてセンサ電極３Ａ１〜３Ａｎを電源Ｖccによつて充電する。
【００４９】
次にタイミング（ｂ）でスイツチＳＷＰ１及びＳＷＰ２並びにスイツチＳＷＳ１〜ＳＷＳｎをオフにすることにより、センサ電極３Ａ１〜３Ａｎをフローテイング状態に設定する。次にタイミング（ｃ）でスイツチＳＷＧ１及びＳＷＧ２をオンにすることによりデータ線２３及び２４をグランド接地して、これにより分配コンデンサＣｌＡ及びＣｌＢを放電する。
【００５０】
次にスイツチＳＷＧ１及びＳＷＧ２をオフにして、再びタイミング（ｄ）でスイツチＳＷＳ１及びＳＷＳ２をオンすると共に、差動増幅回路２７の入力切換えスイツチ２５及び２６をそれぞれデータ線２３が正入力２８に接続するように、またデータ線２４が負入力２９に接続するようにそれぞれ設定する。この結果、隣り合うセンサ電極３Ａ１及び３Ａ２による出力電位を差動増幅した信号出力Ｓo を差動増幅回路２７の出力端子３０より取り出すことができる。
【００５１】
次にセンサ電極３Ａ２及び３Ａ３についてその電圧の差動増幅による出力を検出する。すなわちセンサ電極３Ａ１及び３Ａ２の差分出力ＳO を検出した後、タイミング（ｅ）でスイツチＳＷＳ１をオフにしてセンサ電極３Ａ１をデータ線２３から切り離すと共に、、差動増幅回路２７の入力切換えスイツチ２５及び２６を共にオフ状態にする。次にタイミング（ｆ）でデータ線２３のスイツチＳＷＧ１をオンとすることにより、一旦データ線２３をグランド電位にし、分配コンデンサＣｌ１を放電する。
【００５２】
次に再びスイツチＳＷＧ１をオフにした後、次のタイミング（ｇ）で差動増幅回路２７の入力切換えスイツチ２５を負入力２９に接続するように、またスイツチ２６を正入力２８に接続するように切り換え接続すると共に、センサ電極３Ａ３に接続するスイツチＳＷＳ３をオンにしてセンサ電極３Ａ３をデータ線２３に接続する。これによりセンサ電極３Ａ２における出力電圧が差動増幅回路２７の正入力２８に入力され、センサ電極３Ａ３における出力電圧が負入力２９に入力され、かくしてセンサ電極３Ａ２及び３Ａ３における差動増幅出力を得ることができる。
【００５３】
以下同様にしてライン上においてセンサ電極３Ａ３及び３Ａ４の差動増幅出力を検出するには、次のタイミング（ｈ）でスイツチＳＷＳ２をオフにしてセンサ電極３Ａ２をデータ線２４から切り離す。そして次のタイミング（ｊ）でスイツチＳＷＧ２をオンにしてデータ線２４をグランド電位にすることによつて、分配コンデンサＣｌ２を放電した後、再びスイツチＳＷＧ２をオフにする。これによりデータ線２４に接続する容量成分を取り除く。そして次のタイミング（ｋ）でスイツチＳＷＳ４をオンにしてセンサ電極３Ａ４をデータ線２４に接続すると共に、差動増幅回路２７の入力切換えスイツチ２５を正入力２８に接続するように、またスイツチ２６を負入力２９に接続するように切り換え接続する。これによりライン読取り回路２２のライン上に設けられたセンサ電極３Ａ３及び３Ａ４の差動対による差動増幅出力を検出することができる。
【００５４】
このようにしてライン上に番号順に並べて配列されているセンサ電極３Ａ１〜３Ａｎから、隣合うセンサ電極の差動対を順次切り換えて選択し、差動増幅回路２７の正入力２８及び負入力２９にそれぞれ接続するようにしたことによつて、隣合う各センサ電極３Ａ１〜３Ａｎ間の形成コンデンサＣｓに生じる分配電圧による差動増幅出力を得ることができる。
【００５５】
また隣合うセンサ電極の差動対選択する際に差動対を形成するセンサ電極３Ａｎ及び３Ａ（ｎ＋１）の内、番号の若いセンサ電極３Ａｎの方を常に差動増幅回路２７の正入力２８に接続するようにしたことによつて、図８（Ａ）に示すように隣合う各センサ電極３Ａ〜３Ａ（ｎ＋１）間で±極性を同じくして連続した差分出力を得ることができる。
【００５６】
さらに差分出力を積分することにより図８（Ｂ）に示すようなグレースケールデータやあるいは、さらにグレースケールデータを２値化することによつて図８（Ｃ）に示すような２値データを得ることもできる。
【００５７】
（３）実施の形態の動作及び効果
以上の構成において、指紋の読取りを行う場合、指紋読取り装置１０においては検者がセンサ面１２上に指先を押し当て接触させると、全ライン読取り回路２０によりセンサ面１２上に押し当てられた指先表面Ｆによるセンサ電極３間の静電容量の変化を各ライン毎に検出する。ここで指紋読取り装置１０においては、行駆動回路１３によつて、所定ラインにおいて配列されるセンサ電極３Ａ１〜３Ａｎから順次、隣合う一対のセンサ電極３Ａｎ及び３Ａ（ｎ＋１）が切り換え選択される。そして当該選択された隣合う一対のセンサ電極３Ａｎ及び３Ａ（ｎ＋１）と指先表面Ｆとによつて形成される形成コンデンサＣｓ１及びＣｓ２に電源Ｖccから電圧を印加することにより電荷を蓄えさせる。
【００５８】
この形成コンデンサＣｓ１及びＣｓ２に蓄えられた電荷をそれぞれ分配コンデンサＣｌ１及びＣｌ２に分配してこのとき出力される電圧の差動増幅出力をライン読取り回路２２を介して検出部１５において読み取る。これを１ラインにおいて、順次隣合う一対のセンサ電極３Ａｎ及び３Ａ（ｎ＋１）について１ライン分について行うことにより、１ライン分の差分出力の分布を得ることができる。
【００５９】
さらに同様の読取り動作を残りの全てのラインに対して繰り返し実行することにより、センサ面１２から差分出力の２次元分布を得、これによりセンサ面１２上において差分出力の２次元分布による指紋形状の情報を得ることができる。
【００６０】
この際、入力切換えスイツチ２５及び２６によつて差動増幅回路２７の正入力２８及び負入力２９に入力するデータ線を切り換え接続して、順次センサ電極３Ａｎに対して隣合う次のセンサ電極３Ａ（ｎ＋１）が常に負入力２９になるようにしたことにより、隣合うセンサ電極３Ａｎ及び３Ａ（ｎ＋１）の内、センサ電極３Ａｎを基準として次のセンサ電極３Ａ（ｎ＋１）の出力変化が常に負側となるようにして連続した変化をもつ差分出力を読み取ることができる。
【００６１】
このようにセンサ面１２上にマトリクス状に配列されるセンサ電極３と指先表面Ｆとの間に生じるコンデンサＣｓに蓄積される電荷に応じた電圧を各ラインにおいて順次選択された隣合うセンサ電極３Ａｎ及び３Ａ（ｎ＋１）の差動増幅出力として読み取るようにしたことにより、差動増幅によつてセンサ電極３Ａｎ及び３Ａ（ｎ＋１）間の温度変化や電源電圧変動等による出力電圧のばらつきや微小信号を検出する際のノイズ等の影響を同相成分として除去し得、かくして高い精度で出力電圧を検出することができる。
【００６２】
以上の構成によれば、センサ面１２上に置いた指先表面Ｆとの間に生じる形成コンデンサＣｓに蓄積される電荷に応じた電圧を各ラインにおいて順次選択された隣合うセンサ電極３Ａｎ及び３Ａ（ｎ＋１）からの出力電圧を差動増幅して読み取るようにしたことにより、各センサ電極３Ａ１〜３Ａｎの面積を微小にして指紋形状を高い解像度で検出しようとする場合にも、センサ電極３Ａ１〜３Ａｎからの出力電圧からノイズやばらつきの同相成分を除去し得、かくして高い精度で出力電圧を検出することができる。
【００６３】
またセンサ電極３Ａｎと指先表面Ｆとの間に生じる形成コンデンサＣｓに電圧印加により蓄えられる電荷を既知容量をもつた分配コンデンサＣｌに分配して、そのときの形成コンデンサＣｓ及び分配コンデンサＣｌの分配電圧を検出することによつて形成コンデンサＣｓの静電容量を求めるような構成としたことにより、静電容量を検出するための回路構成を簡易なものとすることができる。
【００６４】
さらにライン状に配列されたセンサ電極３Ａ１〜３Ａｎから各ラインの隣合うセンサ電極３Ａｎ及び３Ａ（ｎ＋１）を選択して差動増幅出力を検出するときに、ライン上に番号順に並べられたセンサ電極３Ａ１〜３Ａｎのうち若い番号のセンサ電極３ｎが常に差動増幅回路２７の正入力２８（又は負入力２９のいずれか一方）に接続するようにしたことにより、各センサ電極３Ａ１〜３Ａｎ間で連続した差分出力を得ることができる。
【００６５】
（４）第２の実施の形態
図２との対応部分において同一符号を付して示す図９において、第２の全ライン読取り回路５０を示し、第１の全ライン読取り回路２０が全ラインについて、センサ電極３と指先表面Ｆとの間に生じるコンデンサＣｓに蓄積される電荷に応じた電圧を１つの差動増幅回路２７によつて順次、読み取るようにしたのに対して３本のデータ線毎に１つの差動増幅回路２７（２７Ａ、２７Ｃ、……）が切り換え接続されるようになされている。
【００６６】
従つて例えば第１の読取りタイミングにおいて、差動増幅回路２７Ａには入力切換えスイツチ５１Ａ及び５２Ａを切り換えることによつてデータ線Ｌ１及びＬ２を接続し、差動増幅回路２７ＡによつてラインＬＮ１の出力電圧をライン読取り回路２２の読取り動作により読み取る。
【００６７】
このとき差動増幅回路２７Ｂは入力切換えスイツチ５１Ａ及び５２Ａを切り換えることによつてデータ線Ｌ３及びＬ４を接続し、これにより差動増幅回路２７ＡによるラインＬＮ１の出力電圧の読み取りに同期してラインＬＮ３の出力電圧をライン読取り回路２２の読取り動作により読み取る。以下同様にして差動増幅回路２７Ｃ、……に対してデータ線Ｌ５及びＬ６、……がそれぞれ接続され、これにより第１の読取りタイミングにおいてセンサ面１２を形成するラインＬＮ１、ＬＮ２、……ＬＮｎのうち奇数ラインＬＮ１、ＬＮ３、……の出力電圧が読み取られる。
【００６８】
奇数ラインＬＮ１、３ＬＮ、……の出力電圧の読み取りが終了すると、次の第２のタイミングにおいて、今度は差動増幅回路２７Ａには入力切換えスイツチ５１Ａ及び５２Ａを切り換えることによつてデータ線Ｌ２及びＬ３を接続し、差動増幅回路２７Ａによつてライン読取り回路２２の読取り動作によりラインＬＮ２の出力電圧を読み取る。
【００６９】
このとき差動増幅回路２７Ｂは入力切換えスイツチ５１Ａ及び５２Ａを切り換えることによつてデータ線Ｌ４及びＬ５を接続し、これにより差動増幅回路２７ＡによるラインＬＮ２の出力電圧の読み取りに同期してラインＬＮ４の出力電圧を読み取る。以下同様にして差動増幅回路２７Ｃ、……に対してデータ線Ｌ６及びＬ７、……がそれぞれ接続され、これにより第２の読取りタイミングにおいてセンサ面１２を形成するラインＬＮ１、ＬＮ２、……ＬＮｎのうち偶数ラインＬＮ２、ＬＮ４、……の出力電圧が読み取られる。
【００７０】
これにより第１の読取りタイミングによつてセンサ面１２を形成するラインＬＮ１、ＬＮ２、……ＬＮｎのうち奇数ラインＬＮ１、ＬＮ３、……の出力電圧を読み取ることができ、次の第２の読取りタイミングによつてラインＬＮ１、ＬＮ２、……ＬＮｎのうち偶数ラインＬＮ２、ＬＮ４、……の出力電圧が読み取ることができる。
【００７１】
かくして第１及び第２の読取りタイミングによる２ライン分の読取り時間によつてマトリクス状の２次元のセンサ面１２を形成する全ラインの出力電圧の情報を読み取ることができる。
【００７２】
従つて以上の構成によれば、３本のデータ線毎に１つの差動増幅回路２７（２７Ａ、２７Ｃ、……）が切り換え接続されるように全ライン読取り回路５０を構成したことによつて、２ライン分の読取り時間によつてセンサ面１２の全ラインの出力電圧の情報を読み取ることができ、かくして指紋読み取りに要する時間を大幅に短縮し得る。
【００７３】
（５）第３の実施の形態
図４（Ｂ）との対応部分に同一符号を付して示す図１０において、６０は第２の実施例によるライン読取り回路路を示し、形成コンデンサＣｓ１及びＣｓ２をそれぞれデータ線２３及び３４に接続するスイツチＳＷＳ１及びＳＷＳ２がない代わりに分配コンデンサＣｌ１及びＣｌ２をそれぞれスイツチＳＷＬ１及びＳＷＬ２を介してデータ線２３及び２４に接続する。
【００７４】
ここで図１１に示すフローチヤートによつてライン読取り回路６０の出力端子３０において形成コンデンサＣｓ１に蓄えられる電荷Ｑｓ１及び形成コンデンサＣｓ２に蓄わえられる電荷Ｑｓ２を分配したときの分配電圧を読み取る電圧読取り手順について説明する。
【００７５】
すなわち電圧読み出し手順ＲＴ２はステツプＳＰ１１においてスイツチＳＷＰ１及びＳＷＰ２並びにＳＷＬ１及びＳＷＬ２をオンにすることによつて分配コンデンサＣｌ１及びＣｌ２を電源Ｖccによつて印加する電圧によつて充電する。この結果、分配コンデンサＣｌ１及びＣｌ２には静電容量Ｃｌ１及びＣｌ２応じてそれぞれ次式、
【００７６】
【数１３】
0003874217.tif 000014
【００７７】
【数１４】
0003874217.tif 000015
【００７８】
で表される電荷Ｑｌ10及びＱｌ20がそれぞれ蓄えられる。
【００７９】
分配コンデンサＣｌ１及びＣｌ２の充電後、ステツプＳＰ１２においてスイツチＳＷＰ１及びＳＷＰ２並びにＳＷＬ１及びＳＷＬ２をオフにすることによつてコンデンサＣｓ１及びＣｓ２並びにＣｌ１及びＣｌ２をそれぞれフローテイング状態に設定する。
【００８０】
次にステツプＳＰ１３においてセンサ面１２上に指先表面Ｆを置くことによつて形成コンデンサＣｓ１及びＣｓ２を形成させると、当該形成コンデンサＣｓ１及びＣｓ２には次式、
【００８１】
【数１５】
0003874217.tif 000016
【００８２】
【数１６】
0003874217.tif 000017
【００８３】
によつて表される電荷Ｑｓ10及びＱｓ20が蓄えられる。
【００８４】
次にステツプＳＰ１４においてスイツチＳＷＧ１及びＳＷＧ２をオンにすることによりコンデンサＣｓ１及びＣｓ２に蓄えられた電荷Ｑｓ１及びＱｓ２のみを放電する。そしてステツプＳＰ１５においてスイツチＳＷＧ１及びＳＷＧ２をオフにして出力端子３０の電位を０〔Ｖ〕に設定した後、続くステツプＳＰ１６においてスイツチＳＷＬ１及びＳＷＬ２をオンにすることにより次式
【００８５】
【数１７】
0003874217.tif 000018
【００８６】
【数１８】
0003874217.tif 000019
【００８７】
【数１９】
0003874217.tif 000020
【００８８】
【数２０】
0003874217.tif 000021
【００８９】
によつて表される正入力側の形成コンデンサＣｓ１及び分配コンデンサＣｌ１に再分配された電荷Ｑｓ10による電圧Ｖａ2 をａ点において読み出す。
【００９０】
さらに次式、
【００９１】
【数２１】
0003874217.tif 000022
【００９２】
【数２２】
0003874217.tif 000023
【００９３】
【数２３】
0003874217.tif 000024
【００９４】
【数２４】
0003874217.tif 000025
【００９５】
によつて表される負入力側の形成コンデンサＣｓ２及び分配コンデンサＣｌ２に再分配された電荷Ｑｓ20による電圧Ｖｂ2 をｂ点において読み出す。これにより（20）式及び（24）式より形成コンデンサＣｓ１及びＣｓ２の静電容量に応じた出力電圧Ｖａ2 及びＶｂ2 を得ることができ、かくして形成コンデンサＣｓ１及びＣｓ２の静電容量に応じた指紋の凹凸情報を読み取ることができる。
【００９６】
次にステツプＳＰ１７において出力電圧Ｖａ2 及びＶｂ2 の差動増幅出力を出力端子３０より取り出し、かくしてセンサ電極３Ａｎ及び３Ａ（ｎ＋１）の差分情報を得ることができる。これにより出力電圧読取り手順ＲＴ１を終了する。
【００９７】
従つて以上の構成によれば、分配コンデンサＣｌ１及びＣｌ２に充電される電荷Ｑｌ10及びＱｌ20をそれぞれ形成コンデンサＣｓ１及びＣｓ２によつて再分配することにより得られる再分配電圧によつても出力電圧を検出することができ、これにより上述の第１の実施例と同様の効果を得ることができる。
【００９８】
（６）他の実施の形態
なお上述の第２の実施の形態においては、第２の全ライン読取り回路５０として３本のデータ線毎に１つの差動増幅回路２７（２７Ａ、２７Ｃ、……）が切り換え接続されるような回路構成とした場合について述べたが、本発明はこれに限らず、組にするデータ線の数は３本に限ることなく、４本以上のデータ線を１組として、これに対して差動増幅回路を設けるようにしても良く、これにより指紋検出時間を短縮し得る。さらにライン読取り回路２２を複数段接続するようにしても良く、これにより１回のライン読取り時間でセンサ面１２上の全ラインの情報を読み取ることができる。
【００９９】
また上述の実施の形態においては、入力切換えスイツチ２５及び２６並びに５１Ａ及び５２Ａによつて差動増幅回路２７の正入力２８及び負入力２９に入力するデータ線を順次センサ電極３Ａｎに対して次のセンサ電極３Ａ（ｎ＋１）が常に負入力２９になるようにした場合について述べたが、本発明はこれに限らず、データ線２３及び２４の接続を正入力２８又は２９のいずれかに固定して、差動増幅回路２７からの出力の極性を反転するようにしても良く、これにより上述の場合と同様の効果を得ることができる。
【０１００】
また上述の実施の形態においては、分配コンデンサを用いて検体によつて形成される形成コンデンサＣｓの静電容量を検出した場合について述べたが本発明はこれに限らず、交流電圧を形成コンデンサＣｓにかけてその振幅の変化によつて形成コンデンサＣｓの静電容量を検出するようにしても良い。
【０１０１】
さらに上述の実施の形態においては、スイツチング素子６（スイツチＳＷＳ１〜ＳＷＳｎ並びにＳＷＰ１、ＳＷＰ２、ＳＷＧ１及びＳＷＧ２）をＦＥＴトランジスタによつて形成した場合について述べたが、本発明はこれに限らず、例えばバイポーラトランジスタを用いても上述の場合と同様の効果を得ることができる。
【０１０２】
【発明の効果】
上述のように本発明によれば、マトリクス状に二次元配列するように半導体基板上に複数形成されると共に表面に一様な薄膜でなる誘電体層が設けられ、当該誘電体層に検体が接触したときに当該検体との間に形成コンデンサが形成されて電荷を蓄えるセンサ電極と、複数のセンサ電極と検体との間に形成される複数の形成コンデンサのうち、隣合う一対の形成コンデンサがそれぞれ蓄える電荷に応じて、それぞれのセンサ電極が出力する電圧の差を増幅する差動増幅回路と、複数のセンサ電極のうち、隣合う一対のセンサ電極を順次切り換えて差動増幅回路に接続するライン読取り回路とを設け、差動増幅回路は、ライン読取り回路が順次切り換えて接続する隣合う一対のセンサ電極が出力する電圧の差を順次増幅して出力するようにしたことにより、雑音の同相成分を除去して信号対雑音比の高い信号検出ができ、かくして簡易な構成により高精度で指紋の形状を読み取ることができる指紋読取り装置及びその方法を実現し得る。
【図面の簡単な説明】
【図１】本発明による指紋読取り装置システムの全体構成を示す略線図である。
【図２】全ライン読取り回路の構成を示すブロツク図である。
【図３】ライン読取り回路の構成を示すブロツク図である。
【図４】等価回路による差動増幅出力の説明に供する略線図である。
【図５】出力電圧読取り手順を示すフローチヤートである。
【図６】センサ電極による差動出力読取りのタイミングチヤートである。
【図７】ライン読取り回路による差動出力読取りのタイミングチヤートである。
【図８】ライン読取り回路の出力の説明に供するグラフである。
【図９】全ライン読取り回路の構成を示すブロツク図である。
【図１０】等価回路による差動増幅出力の説明に供する略線図である。
【図１１】出力電圧読取り手順を示すフローチヤートである。
【図１２】指紋読取り装置の説明に供する略線図である。
【図１３】指紋読取りの原理の説明に供する略線図である。
【符号の説明】
１、１０……指紋読取り装置、３、３Ａ１〜３Ａｎ……センサ電極、１３……行駆動回路、１５……検出部、２５、２６……入力切換えスイツチ、２７……差動増幅回路。
【図１】
0003874217.tif 000026
【図２】
0003874217.tif 000027
【図３】
0003874217.tif 000028
【図４】
0003874217.tif 000029
【図５】
0003874217.tif 000030
【図６】
0003874217.tif 000031
【図７】
0003874217.tif 000032
【図８】
0003874217.tif 000033
【図９】
0003874217.tif 000034
【図１０】
0003874217.tif 000035
【図１１】
0003874217.tif 000036
【図１２】
0003874217.tif 000037
【図１３】
0003874217.tif 000038