(57)【特許請求の範囲】
【請求項１】
受信側の送出要求に応じて選択されるビデオデータを伝送する際の伝送エラーを訂正する伝送用エラー訂正符号を前記ビデオデータに予め付加してエラー訂正符号付加データを生成するエラー訂正符号付加手段と、
前記エラー訂正符号付加手段により生成された前記エラー訂正符号付加データを記憶する記憶手段と、
前記記憶手段により記憶された前記エラー訂正符号付加データにフォーマット変換を施して伝送データを生成するフォーマット変換手段と、
前記フォーマット変換手段によりフォーマット変換された前記伝送データを伝送路に送出する送出手段と
を有するデータ送出装置。
【請求項２】
前記エラー訂正符号付加手段は、前記ビデオデータに対してリードソロモン符号を前記伝送用エラー訂正符号として付加する
請求項１記載のデータ送出装置。
【請求項３】
前記記憶手段は、前記エラー訂正符号付加手段により生成された前記エラー訂正符号付加データを、所定単位のデータごとにブロック化したブロックデータを生成し、該ブロックデータごとに前記記憶媒体に記憶する
請求項１記載のデータ送出装置。
【請求項４】
前記記憶手段は、前記エラー訂正符号付加データを複数のチャネルに並行して出力する
請求項３記載のデータ送出装置。
【請求項５】
前記各フォーマット変換手段からの伝送データを多重化して多重化データを生成する多重化手段を有し、
前記送出手段は、前記多重化データを前記伝送データとして伝送路に送出する、
請求項１記載のデータ送出装置。
【請求項６】
前記各フォーマット変換手段は、前記記憶手段の前記各チャネルより出力されるエラー訂正符号付加データを、所定の単位ごとに分割し、該分割された各データに所定のヘッダ情報を付加し、前記伝送データを生成する
請求項１記載のデータ送出装置。
【請求項７】
前記各フォーマット変換手段は、非同期転送モード（ＡＴＭ）によるフォーマットに基づいて、前記エラー訂正符号付加データを所定の単位ごとに分割する
請求項６記載のデータ送出装置。
【請求項８】
受信側の送出要求に応じて選択されるビデオデータを伝送する際の伝送エラーを訂正する伝送用エラー訂正符号を前記ビデオデータに予め付加してエラー訂正符号付加データを生成するエラー訂正符号付加ステップと、
前記エラー訂正符号付加ステップにおいて生成された前記エラー訂正符号付加データを記憶し、複数のチャネルに並行して出力する記憶ステップと、
前記記憶ステップにおいて記憶された前記エラー訂正符号付加データにフォーマット変換を施して伝送データを生成するフォーマット変換ステップと、
前記フォーマット変換ステップにおいて変換された前記伝送データを伝送路に送出する送出ステップと
を有するデータ送出方法。
【請求項９】
受信側の送出要求に応じて選択されるビデオデータを伝送する際の伝送エラーを訂正する伝送用エラー訂正符号を前記ビデオデータに予め付加してエラー訂正符号付加データを生成するエラー訂正符号付加手段と、
前記エラー訂正符号付加手段により生成された前記エラー訂正符号付加データを、前記エラー訂正符号付加データを伝送するための伝送データに対応したフォーマットに変換して、前記伝送データを生成するフォーマット変換手段と、
前記フォーマット変換手段により生成された前記伝送データを記憶する記憶手段と、
前記記憶手段により記憶された前記伝送データを伝送路に送出する送出手段と
を有するデータ送出装置。
【請求項１０】
受信側の送出要求に応じて選択されるビデオデータを伝送する際の伝送エラーを訂正する伝送用エラー訂正符号を前記ビデオデータに予め付加してエラー訂正符号付加データを生成するエラー訂正符号付加ステップと、
前記エラー訂正符号付加ステップにおいて生成された前記エラー訂正符号付加データを、前記エラー訂正符号付加データを伝送するための伝送データに対応したフォーマットに変換して、前記伝送データを生成するフォーマット変換ステップと、
前記フォーマット変換ステップにおいて生成された前記伝送データを記憶する記憶ステップと、
前記記憶ステップにおいて記憶された前記伝送データを伝送路に送出する送出ステップと
を有するデータ送出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば、任意の時刻に発生する要求に応じて画像データを配信することができるビデオ・オン・デマンドなどの装置に用いて好適な、データ送出装置およびデータ送出方法に関する。
【０００２】
【従来の技術】
受信者の要求に応じて番組データを即時的に提供するビデオ・オン・デマンド（ＶＯＤ）システムの実用化が望まれている。
しかし、任意の時刻に発生する要求に個別に対応するＶＯＤシステムにおいては、非常に大規模で複雑な処理を行うデータ送出装置が必要となる。そこで、ＶＯＤシステムと同様の機能を実現しながら、データ送出装置の構成を簡単にできるニア・ビデオ・オン・デマンド（ＮＶＯＤ）システムが提案されている。
ＮＶＯＤシステムは、番組データを所定の時間間隔で複数チャネルに送出しておき、ある時間帯に発生した要求に対して次の時間帯から始まる番組のチャネルを選択してその番組を提供するようなシステムである。
【０００３】
【発明が解決しようとする課題】
しかし、そのＮＶＯＤシステムに用いられるデータ送出装置も、大量のＡＶデータ（オーディオデータおよび映像データ）を高速に処理しなければならない。たとえば、まず、種々のデータが記録されている大容量の記録装置より、供給しようとする映像データを高速アクセス可能な記録装置に転送して記憶しておく。そして、その記録装置に記録されているデータを、その映像データの実時間の数分の１以下の時間で高速アクセスし、複数の箇所に記録されている所定時間ずつ離れたデータを同時的に再生する。さらに、その再生された各データにエラー訂正符号を付加し、所定の伝送フォーマットに変換して各伝送路に送出する。
したがって、このような処理をより簡単な装置構成で行えるデータ送出装置、および、より効率よく行えるデータ送出方法が望まれている。
【０００４】
【課題を解決するための手段】
本発明の目的は、より簡単な装置構成で、より簡易な処理で所望のデータの送出が可能であり、さらに、簡易な処理のために高速処理が可能で、したがって伝送速度の高速化ができ、多チャネル化が容易に行えるようなデータ送出装置を提供することにある。
【０００５】
また、伝送のためにデータのフォーマット変換を行う手段が大規模になり高速処理が必要となるのは、エラー訂正符号を生成するためであることに着目し、本発明は、特に、フォーマット変換を行う手段の構成を簡単にして処理を簡易にすることを目的とする。
したがって、本発明のデータ送出装置およびデータ送出方法においては、好ましくは、データを送出用のデータとして記録装置に記録する際に、伝送のためのエラー訂正符号を付加してそのデータを記録するようにし、データ送出時に伝送用のエラー訂正符号を生成しなくてもよいような構成にする。
【０００６】
また、記録装置へのデータの入出力を行う記録手段は、複雑で高速なアクセスを要求されるため、記録装置を制御するためのプロセッサを有する装置も多い。そのような場合には、そのプロセッサにより予めエラー訂正符号を付加して、データとともに伝送形式で記録媒体に記録するようにする。
【０００７】
本発明によれば、ビデオデータを伝送する際の伝送エラーを訂正するエラー訂正符号を前記ビデオデータに予め付加してエラー訂正符号付加データを生成するエラー訂正符号付加手段と、前記エラー訂正符号付加手段により生成された前記エラー訂正符号付加データを記憶する記憶手段と、前記記憶手段により記憶された前記エラー訂正符号付加データにフォーマット変換を施して伝送データを生成するフォーマット変換手段と、前記フォーマット変換手段によりフォーマット変換された前記伝送データを伝送路に送出する送出手段とを有するデータ送出装置が提供される。
【０００８】
好ましくは、前記エラー訂正符号付加手段は、前記ビデオデータに対してリードソロモン符号を前記エラー訂正符号として付加する。
【０００９】
好ましくは、前記記憶手段は、前記エラー訂正符号付加手段により生成された前記エラー訂正符号付加データを、所定単位のデータごとにブロック化したブロックデータを生成し、該ブロックデータごとに前記記憶媒体に記憶する。
また好ましくは、前記記憶手段は、前記エラー訂正符号付加データを複数のチャネルに並行して出力する。
【００１０】
好ましくは、前記各フォーマット変換手段からの伝送データを多重化して多重化データを生成する多重化手段を有し、前記送出手段は、前記多重化データを前記伝送データとして伝送路に送出する。
また好ましくは、前記各フォーマット変換手段は、前記記憶手段の前記各チャネルより出力されるエラー訂正符号付加データを、所定の単位ごとに分割し、該分割された各データに所定のヘッダ情報を付加し、前記伝送データを生成する。
【００１１】
好ましくは、前記各フォーマット変換手段は、非同期転送モード（ＡＴＭ）によるフォーマットに基づいて、前記エラー訂正符号付加データを所定の単位ごとに分割する。
【００１２】
また本発明によれば、ビデオデータを伝送する際の伝送エラーを訂正するエラー訂正符号を前記ビデオデータに予め付加してエラー訂正符号付加データを生成するエラー訂正符号付加ステップと、前記エラー訂正符号付加ステップにおいて生成された前記エラー訂正符号付加データを記憶し、複数のチャネルに並行して出力する記憶ステップと、前記記憶ステップにおいて記憶された前記エラー訂正符号付加データにフォーマット変換を施して伝送データを生成するフォーマット変換ステップと、前記フォーマット変換ステップにおいて変換された前記伝送データを伝送路に送出する送出ステップとを有するデータ送出方法が提供される。
【００１３】
本発明によれば、ビデオデータを伝送する際の伝送エラーを訂正するエラー訂正符号を前記ビデオデータに予め付加してエラー訂正符号付加データを生成するエラー訂正符号付加手段と、前記エラー訂正符号付加手段により生成された前記エラー訂正符号付加データを、前記エラー訂正符号付加データを伝送するための伝送データに対応したフォーマットに変換して、前記伝送データを生成するフォーマット変換手段と、前記フォーマット変換手段により生成された前記伝送データを記憶する記憶手段と、前記記憶手段により記憶された前記伝送データを伝送路に送出する送出手段とを有するデータ送出装置が提供される。
【００１４】
また本発明によれば、ビデオデータを伝送する際の伝送エラーを訂正するエラー訂正符号を前記ビデオデータに予め付加してエラー訂正符号付加データを生成するエラー訂正符号付加ステップと、前記エラー訂正符号付加ステップにおいて生成された前記エラー訂正符号付加データを、前記エラー訂正符号付加データを伝送するための伝送データに対応したフォーマットに変換して、前記伝送データを生成するフォーマット変換ステップと、前記フォーマット変換ステップにおいて生成された前記伝送データを記憶する記憶ステップと、前記記憶ステップにおいて記憶された前記伝送データを伝送路に送出する送出ステップとを有するデータ送出方法が提供される。
【００１５】
【発明の実施の形態】
第１実施例
本発明に係わるデータ送出装置の第１実施例を図１および図２を参照して説明する。
本実施例のデータ送出装置は、ＮＶＯＤシステムにおけるデータ送出のために用いられ、番組の受信を要求した受信者がほぼその要求の時刻からその番組を受信可能なように番組を送出するデータ送出装置である。
図１は、本実施例のデータ送出装置の構成を示す図である。
データ送出装置１は、スイッチャー４０、送出部１０、フォーマッタ部２０、データ交換機６０および送出コントローラ５０を有する。
まず、データ送出装置１を構成する各部の動作の概略を図１を参照して説明する。
【００１６】
スイッチャー４０は、図示せぬ番組ライブラリからの番組データを、送出部１０のｍ個の送出器１０-1〜１０-mのいずれかの送出器に入力する。前記番組ライブラリには、提供可能な複数の番組データが記録されている。
【００１７】
送出部１０は、ｍ個の送出器１０-1〜１０-mより構成され、個々の送出器１０-1〜１０-mはさらに各々ｎ個の出力チャネルを有する。個々の送出器１０-i（ｉ＝１〜ｍ）は、スイッチャー４０を介して入力された番組データを、所定の伝送方式に対応した形式で格納し、一定時間ずつずれた複数の番組データストリームを生成し、ｎ個の出力チャネルより同時的に出力する。
【００１８】
フォーマッタ部２０は、ｍ個の送出器１０-1〜１０-mに対応したｍ個のフォーマッタ２０-1〜２０-mより構成される。フォーマッタ部２０は送出部１０の各チャネルからの出力データにエラー訂正符号を付し、宛先情報などのヘッダを付加し、ＡＴＭ（非同期転送モード，Asynchronous Transfer Mode）により伝送するためのＡＴＭセルを組み立て、多数のＡＴＭセルを多重化した後データ交換機６０に出力する。
【００１９】
データ交換機６０は、各種伝送路に接続され、データ送出装置１からのデータを伝送する。
【００２０】
送出コントローラ５０は、送出部１０、フォーマッタ部２０およびデータ交換機６０が所望の動作をするように制御し、たとえば、前記番組ライブラリから送出部１０への番組データの転送、送出部１０からフォーマッタ部２０へのデータの転送、要求元への番組データの送出などを所定のタイミングで実行させる。
【００２１】
前記フォーマッタ部２０について図２を参照して説明する。
図２は、フォーマッタ部２０のフォーマッタ２０-i（ｉ＝１〜ｍ）の構成を示す図である。
図２に示すフォーマッタ２０-iは、順次入力されるデータに、前方エラー訂正符号（リードソロモン符号）を付与し、ＡＴＭにより転送するためのＡＴＭセルを生成する。
図２に示したフォーマッタ２０-iにおいて、ｎチャンネルの伝送データＤ1〜Ｄnはｎ個のフォーマッタ・ブロック７１-1〜７１-nで各々フォーマット変換される。
各フォーマッタ・ブロック７１-i（ｉ＝１〜ｎ）においては、入力されたデータは第１のスイッチ７２を介して順次第１および第２のバッファメモリ７３，７４に格納され、エラー訂正コード生成部７５によりエラー訂正符号が付与される。
【００２２】
エラー訂正符号が付与されたデータは、４７バイトずつ順次読み出され、第２のスイッチ７７を介してヘッダ情報付加部７８に入力される。そして、ヘッダ情報付加部７８において６バイトのヘッダ情報（ＡＴＭヘッダ５バイト、プロトコルタイプによるヘッダ１バイト）が付与され、５３バイトのＡＴＭセルが生成される。
【００２３】
ｎ個のフォーマッタ・ブロック７１-1〜７１-nで各々生成されたＡＴＭセルはマルチプレクサ８０で多重化され、データ交換機６０に出力される。
【００２４】
なお、バッファメモリコントローラ７６は、第１および第２のバッファメモリ７３，７４を制御し、フォーマッタブロック制御部７９は、第１および第２のスイッチ７２，７７、バッファメモリコントローラ７６およびヘッダ情報付加部７８を制御し、制御部８１は、ｎ個のフォーマッタ・ブロック７１-1〜７１-nおよびマルチプレクサ８０を制御する。
【００２５】
また、第１および第２のバッファメモリ７３，７４は、エラー訂正コード生成部７５がエラー訂正コードを付与するために参照するデータを格納できるだけの容量を各々有している。本実施例においては各々１２８×４７バイトの容量を有する。
【００２６】
このようなデータ送出装置を用いて、番組データを所定時間間隔離れた複数のストリームとして再生することにより、所定の時間帯に発生した要求に対して、ほぼ即時的に番組データを送出することのできるデータ送出装置が構成できる。
【００２７】
第２実施例
前述した第１実施例のデータ送出装置においては、フォーマット変換回路で伝送用のエラー訂正符号の付与を行っている。しかし、このエラー訂正符号を生成する処理は複雑な処理なので、フォーマット変換回路には高性能な演算手段が必要である。また、そのエラー訂正符号の生成のためには多量のデータを参照しなければならないため、フォーマット変換回路内のメモリの容量を十分大きくしなければならない。さらに、映像データなどの実時間再生が必要なデータを処理する場合には高速処理が要求されるため、一層高性能な演算手段とメモリを使用しなければならない。
そのような問題を解決し、装置構成をより簡単にすることのできるデータ送出装置について、本発明の第２実施例として説明する。
【００２８】
第２実施例のデータ送出装置も第１実施例のデータ送出装置と同じく、ＮＶＯＤシステムに用いられるデータ送出装置であり、その全体的な構成は、図１に示した第１実施例の構成とほぼ同じである。
しかし、第２実施例のデータ送出装置においては、図３に示すような処理手順によりデータを送出する。すなわち、供給されたデータに対して、まず予めエラー訂正コードを付与する（ステップＳ１）。そのエラー訂正コードを付与されたデータを高速アクセス可能な記録媒体に蓄積しておき（ステップＳ２）、データの配信時において伝送フォーマットに変換し（ステップＳ３）、ＮＶＯＤ方式で送出する（ステップＳ４）。
なお、ＮＶＯＤ方式で送出するとは、ＮＶＯＤ方式で規定された時分割方式でＡＶデータを分割して送出することをいう。
【００２９】
そして、前述した動作を行うために、第２実施例のデータ送出装置は、送出部１０およびフォーマッタ部２０の構成が第１実施例とは異なる。
その送出部１０およびフォーマッタ部２０の構成および動作について図４〜図６を参照して詳細に説明する。
【００３０】
まず、送出部１０の構成および動作について説明する。
送出部１０は、ｎ個の送出器１０-1〜１０-nから構成される。
図４は、その送出器１０-i（ｉ＝１〜ｎ）の構成を示す図である。
送出器１０-iは、ＲＯＭ１１、ＣＰＵ１２、ＲＡＭ１３、外部制御インターフェイス１４、入力インターフェイス１５、バッファメモリ部１６、マス・ストレージ１７、出力インターフェイス１８、ＦＥＣ（Forward Error Correction Code）生成部９０、および、それらを接続するバス１９を有する。
ＲＯＭ１１は、ＣＰＵ１２で実行するプログラムを記憶する。
ＲＡＭ１３は、ＣＰＵ１２が各種の演算を実行する際に用いるメインメモリである。
【００３１】
外部制御インターフェイス１４は、送出コントローラ５０とのインターフェイスである。ＣＰＵ１２はこの送出コントローラ５０からの命令に基づき種々の処理を実行する。
入力インターフェイス１５は、スイッチャー４０からの番組データを受け取るインターフェイスである。入力された番組データは、一旦ＲＡＭ１３に格納された後、バッファメモリ部１６を介してマス・ストレージ１７に記憶される。なお、入力Ｉ／Ｆ１５は、バッファメモリ部１６と直接的にデータ転送を行うこともできる。したがって、入力された番組データをバッファメモリ部１６を介して直接マス・ストレージ１７に記録することも可能である。
【００３２】
マス・ストレージ１７は、ハードディスク装置や、光磁気ディスク（ＭＯ）装置などで構成される大容量でランダムアクセス可能なデータ蓄積装置である。このマス・ストレージ１７では図５に示すように１０２４バイトを１セクタとし、このセクタを単位としてデータの転送が行われる。
このマス・ストレージ１７としては、たとえば、本出願人によって先に出願された特願平６−１１９３４２号に記載されたものが適用可能である。
【００３３】
バッファメモリ部１６は、マス・ストレージ１７と、入力インターフェイス１５、出力インターフェイス１８およびバス１９との番組データの転送を制御する。バッファメモリ部１６により、マス・ストレージ１７に対するデータ転送が、論理上は所定の単位で行われる。なお、本実施例において、マス・ストレージ１７は物理的には１セクタ（＝１０２４バイト）単位でデータの転送を行う。したがって、バッファメモリ部１６は少なくとも１セクタの記憶領域を有する。
【００３４】
出力インターフェイス１８は、マス・ストレージ１７からバッファメモリ１６を介して出力された番組データを、フォーマッタ部２０へ転送する。
【００３５】
バス１９は、送出器１０内の各部のデータの転送を行うためのデータバスである。たとえば、ＣＰＵ１２とＲＡＭ１３の間のデータ転送、入力Ｉ／Ｆ１５に入力されたデータのＲＡＭ１３への転送、ＲＡＭ１３からバッファメモリ部１６へのデータの転送などがこのバス１９を介して行われる。
【００３６】
ＦＥＣ生成部９０は、送出器１０-iに入力された伝送用のデータに対して、エラー訂正符号の付加を行う。本実施例においては、エラー訂正符号として前方エラー訂正符号（リードソロモン符号）を用いる。
なお，ＦＥＣ生成部９０で生成されるエラー訂正符号は、そのデータが伝送される時に用いられる伝送エラーを訂正するための符号であり、このデータをマス・ストレージ１７に記録および再生する際のエラーを訂正するための符号ではない。
【００３７】
ＣＰＵ１２は、送出コントローラ５０からの命令に基づき、ＲＯＭ１１に格納されているプログラムにしたがって、入力インターフェイス１５、バッファメモリ部１６、および、出力インターフェイス１８に各種の命令を実行させる。
具体的には、スイッチャー４０から入力された番組データをマス・ストレージ１７へ所定の形式で記憶させる。この際の番組データの記憶形式、および、ＣＰＵ１２の動作については後述する。
また、ＣＰＵ１２は、マス・ストレージ１７に記憶されているデータのフォーマッタ部２０への転送を制御する。
【００３８】
次に、フォーマッタ部２０の構成および動作について説明する。
フォーマッタ部２０は、ｎ個のフォーマッタ２０-1〜２０-nから構成される。
図６は、そのフォーマッタ２０-i（ｉ＝１〜ｎ）の構成を示す図である。
フォーマッタ２０-iは、ｎ個のフォーマッタ・ブロック２１-1〜２１-n、マルチプレクサ２９および制御部３０を有する。
また、各フォーマッタ・ブロック２１-i（ｉ＝１〜ｎ）は、第１のスイッチ２２、第１のバッファメモリ２３、第２のバッファメモリ２４、バッファメモリコントローラ２５、第２のスイッチ２６、ヘッダ情報付加部２７およびフォーマッタブロック制御部２８を有する。
【００３９】
ｎ個のフォーマッタ・ブロック２１-1〜２１-nは、各送出器１０-1〜１０-mごとのｎ個の出力チャネルに対応して設けられている。
各フォーマッタ・ブロック２１-1〜２１-nにおいては、各出力データよりＡＴＭセルを形成し、マルチプレクサ２９に出力する。まず、そのフォーマッタ・ブロック２１-1〜２１-nの各部の動作について説明する。
【００４０】
第１のスイッチ２２は、フォーマッタブロック制御部２８からの制御信号に基づいて、送出器１０-1から供給されるデータを、第１のバッファメモリ２３と第２のバッファメモリ２４に交互に入力する。
【００４１】
第１のバッファメモリ２３、および、第２のバッファメモリ２４は送出器１０-1から入力されたデータを記憶する。第１のバッファメモリ２３、および、第２のバッファメモリ２４は各々１０２４バイト、すなわち転送単位である１セクタ分の容量を有する。また、第１のバッファメモリ２３、および、第２のバッファメモリ２４は、バッファメモリコントローラ２５により制御される。
【００４２】
バッファメモリコントローラ２５は、フォーマッタブロック制御部２８からの制御信号に基づいて、第１および第２のバッファメモリ２３，２４を制御する。
バッファメモリコントローラ２５は、第１のバッファメモリ２３に格納されたデータが送出されている場合には、送出器１０-1からのデータを第２のバッファメモリ２４に格納し、その第２のバッファメモリ２４に格納されたデータを送出する場合には、送出器１０-1からのデータを第１のバッファメモリ２３に格納するというように、第１および第２のバッファメモリ２３，２４へのデータの書き込み、および、読み出しを順次交互に行い連続的にデータの送出を可能にする。
また、バッファメモリコントローラ２５は、第１および第２のバッファメモリ２３，２４から４７バイトずつを単位として順次のデータの読み出しを行う。
【００４３】
第２のスイッチ２６は、フォーマッタブロック制御部２８からの制御信号に基づいて、第１および第２のバッファメモリ２３，２４から読み出されるデータを適宜選択し、ヘッダ情報付加部２７に出力する。
【００４４】
ヘッダ情報付加部２７は、第１および第２のバッファメモリ２３，２４から読み出される４７バイトずつのデータに、ヘッダ情報を付加しＡＴＭセルを生成する。
本実施例においては、データの伝送は、後述するＡＴＭアダプテーションレイヤ（ＡＡＬ）のプロトコルタイプ１により行う。したがって、ヘッダ情報付加部２７は順次供給される４７バイトのデータに、４ビットのシーケンス番号データと４ビットのシーケンス番号保護データよりなる１バイトのＳＡＲ−ＰＤＵヘッダと、セルの転送先の宛名情報などが含まれるＡＴＭヘッダ５バイトを付加し、５３バイトのＡＴＭセルを生成する。
【００４５】
フォーマッタブロック制御部２８は、制御部３０からの制御信号に基づいて、第１のスイッチ２２、バッファメモリコントローラ２５、および、ヘッダ情報付加部２７を制御し、所望の動作を実行させる。
【００４６】
フォーマッタ・ブロック２１-1〜２１-nから並列に出力される各ＡＴＭセルはマルチプレクサ２９に入力される。
【００４７】
マルチプレクサ２９は、ｎ個のフォーマッタ・ブロック２１-1〜２１-nから並列に出力される各ＡＴＭセルを時分割多重化し、データ交換機６０に出力する。
【００４８】
制御部３０は、ｎ個のフォーマッタ・ブロック２１-1〜２１-nおよびマルチプレクサ２９を制御する。
【００４９】
次に、本実施例のデータ送出装置より送出されるデータのフォーマット、および、その構成方法について図７〜図１３を参照して説明する。
【００５０】
まず、本実施例のデータ送出装置より送出されるデータのフォーマットについて、図７を参照して説明する。
本実施例のデータ送出装置１では、ＡＴＭ（非同期転送モード）を転送モードとし、ＡＴＭアダプテーションレイヤ（ＡＡＬ）のプロトコルタイプ１により番組データを伝送する。
そのＡＴＭセルのフォーマットおよびＡＡＬタイプ１のセルのフォーマットについて図７を参照して説明する。
【００５１】
ＡＴＭにおいては、全ての情報をセルと呼ぶ５３バイトのパケットに分割し伝送する。図７にこのセルのフォーマットを示す。１つのセルは、ＡＴＭヘッダ５バイトと情報フィールド４８バイトで構成される。ＡＴＭヘッダにはセルの転送先の宛名情報などが含まれ、このセルを単位として時分割多重化なども施されネットワーク内を転送される。
ＡＡＬタイプ１は、音声／画像などの固定速度の情報を対象とした疑似回線モードのサービスである。図７に示すように、ＡＡＬタイプ１における情報フィールド４８バイトは、ＳＡＲ−ＰＤＵ（セル分割・組立サブレイヤープロトコル・データ・ユニット）フォーマットである。この最初の１バイトは、４ビットのシーケンス番号データと４ビットのシーケンス番号保護データよりなるＳＡＲ−ＰＤＵヘッダであり、伝送データの抜けや順番の誤りを検出するための情報である。残りの４７バイトがＳＡＲ−ＰＤＵペイロードと呼ばれる転送するデータを格納する領域である。
【００５２】
次に、入力される番組データを、前述したようなＡＴＭセルを構成するのに適した状態で、送出部１０内の任意の送出器１０-i（ｉ＝１〜ｍ）のマス・ストレージ１６に記録する動作について、図８〜図１３を参照して説明する。
前記処理は、送出器１０-i内のＣＰＵ１２により行われるため、そのＣＰＵ１２の動作を示す図８および図９のフローチャートを参照して前記動作について説明する。
【００５３】
図８および図９において、配列ＤＩは入力データを一時的に格納する４７×１２４の配列、配列Ｄは入力データを蓄積する４７×１２４の配列、配列ＥＣＣは前方エラー訂正符号を格納する４７×４の配列、配列ＭＤはマス・ストレージに記録するデータを格納する６×１０２４の配列である。
また、フラグＤＣＦは配列ＤＩに全てデータが格納されたこと、すなわち、４７×１２４のデータが入力されたことを示すフラグであり、変数ｉ，ｊは配列上のデータのアドレスを示す変数である。
【００５４】
まず、送出器１０-i（ｉ＝１〜ｎ）のＣＰＵ１２は、処理をスタートすると（ステップＳ１０）、イニシャライズ処理を行い（ステップＳ１１）、さらに変数ｉ，ｊおよびフラグＤＣＦをリセットする（ステップＳ１２）。ステップＳ１１のイニシャライズ処理は、たとえば、データを記録するためにマス・ストレージ１７上にファイルをオープンしたり、前記配列などをＲＡＭ１３上に確保したりする処理を含む。
【００５５】
次に、ＣＰＵ１２は割り込みをオンにする（ステップＳ１３）。これにより、送出器１０-iへデータが入力されると、ＣＰＵ１２の処理は、図９にそのフローチャートを示すような割り込み処理によりそのデータを処理する。
【００５６】
その割り込み処理について図９を参照して説明する。
まず、割り込み信号が入力されたら（ステップＳ３０）、フラグＤＣＦをチェックし、フラグＤＣＦが０でない場合は（ステップＳ３１）、直ちに割り込み処理を終了する（ステップＳ３９）。これは、配列ＤＩが既に満杯状態でありながら配列Ｄへの転送が終了してないため、新たに入力されたデータを配列ＤＩに格納できない状態を示す。この場合、配列ＤＩのデータの配列Ｄへの転送が終了するまで、入力されたデータの格納は待機させられる。
【００５７】
ステップＳ３１において、フラグＤＣＦが０だった場合には、入力された１バイトのデータを配列ＤＩ（ｊ，ｉ）に格納する（ステップＳ３２）。そして、変数ｉが１２３か否かを判定し（ステップＳ３３）、変数ｉが１２３と等しくない場合、すなわち変数ｉが１２３より小さい場合には、変数ｉを１カウントアップして（ステップＳ３４）、割り込み処理を終了する（ステップＳ３９）。
【００５８】
ステップＳ３３において、変数ｉが１２３と等しい場合は、変数ｉをリセットし（ステップＳ３５）、変数ｊが４６と等しいか否かをチェックする（ステップＳ３６）。変数ｊが４６と等しく無い場合、すなわち変数ｊが４６より小さい場合は、変数ｊを１カウントアップして（ステップＳ３７）、割り込み処理を終了する（ステップＳ３９）。
【００５９】
ステップＳ３６において、変数ｊが４６と等しい場合は、変数ｊをリセットし、さらに、４７×１２４の配列ＤＩが入力されたデータで満杯になったことを意味するフラグＤＣＦに１をセットし（ステップＳ３８）、割り込み処理を終了する（ステップＳ３９）。
【００６０】
再び、図８を参照してＣＰＵ１２のメインプロセスについて説明する。
ステップＳ１３で割り込みをオンにしたら、データの入力の終了を検出するためのタイマーを有効にする（ステップＳ１４）。すなわち、通常の動作で４７×１２４バイトのデータが入力されてくるべき時間間隔の最大時間に相当する時間を検出可能にタイマーをセットしておく。そして、フラグＤＣＦが１でない状態、すなわち４７×１２４バイトのデータが入力されていない状態で（ステップＳ１５）、前記セットされた時間以上の時間が経過した場合には、タイムオーバと判定して（ステップＳ２３）、終了処理（ステップＳ２４）に入る。この終了処理とは、データを記録したマス・ストレージ１７上のファイルをクローズしたり、ＲＡＭ１３上の領域を開放したりする処理を含む。
【００６１】
このような処理の中で、前述した割り込み処理により入力されたデータが順次配列ＤＩに格納され、フラグＤＣＦが１になったら（ステップＳ１５）、配列ＤＩの内容を配列Ｄに移す（ステップＳ１６）。その結果、配列Ｄには、図１０に示すような５８２７バイトのデータが格納される。
なお、図１０〜図１３において配列Ｄは一次元で記述しているが、２次元で記述した配列Ｄと全く同じ配列である。
これらの記述の間の変換式を式１に、対応関係を図１１に示す。
【００６２】
0003887824.tif 000002
ただし、［ａ］は、ａを越えない最大の整数である。
【００６３】
データの移動が終了したら、フラグＤＣＦを０にリセットする（ステップＳ１７）。これにより、再び入力されたデータの配列ＤＩへの格納が可能になる。
【００６４】
また、前記配列Ｄへのデータの移動が終了したら、ＣＰＵ１２は、ＦＥＣ生成部９０にエラー訂正符号の生成を指示し（ステップＳ１８）、その処理の終了を待つ（ステップＳ１９）。これによりＦＥＣ生成部９０は、配列Ｄに格納されているデータに対して前方エラー訂正符号を生成する。
【００６５】
エラー訂正符号の生成が終了したら（ステップＳ１９）、ＣＰＵ１２はその生成されたエラー訂正符号を配列ＥＣＣに移す（ステップＳ２０）。そのデータＤと、エラー訂正符号ＥＣＣとの関係を図１１に示す。そして、その配列Ｄおよび配列ＥＣＣのデータを、マス・ストレージ１７へのデータ転送に適した配列ＭＤに移す（ステップＳ２１）。
その配列ＭＤへの並び換えは、図１１のように配置された配列Ｄおよび配列ＥＣＣのデータを、図１２に示すような配列に移す並び換えであり、式２および式３に示すような変換式によりデータが移動される。
【００６６】
ＭＤ（ｓ，ｔ）＝Ｄ（ｊ＋１２４×（ｉ−４７×ｊ））    ・・・（２）
ただし、ｉ＝ｔ＋１０２４×ｓ、
ｊ＝［ｉ／４７］、
［ａ］は、ａを越えない最大の整数
である。
【００６７】
ＭＤ（ｓ，ｔ）＝ＥＣＣ（ｋ−４７×ｌ，ｌ）            ・・・（３）
ただし、ｋ＝ｔ−７０８、
ｌ＝［ｋ／４７］、
［ａ］は、ａを越えない最大の整数
である。
【００６８】
そして、ＣＰＵ１２は、配列ＭＤに移されたデータを１０２４バイトを単位として、マス・ストレージ１７にシーケンシャルに記録する（ステップＳ２２）。図１２における各行ごとの１０２４バイトのデータをマス・ストレージ１７に記録する。
【００６９】
データの記録が終了したら、ステップＳ１４以下の処理を繰り返す。
そして入力データが終了すると、前述したようにタイムオーバとなり（ステップＳ２３）、処理を終了する。
【００７０】
次に、マス・ストレージ１７に記録されたデータを読み出し、ＡＴＭセルを生成して送信する場合のデータの構成方法について説明する。
【００７１】
データを送信する場合には、先頭のデータより順次４７バイトのデータを１つのＡＴＭセルのＳＡＲ−ＰＤＵペイロードとする。すなわち、マス・ストレージ１７からは、図１２に示した配列ＭＤの各行ごとの１０２４バイトのデータが一度にフォーマッタ２０-iに転送される。フォーマッタ２０-iにおいては、順次４７バイトのデータが１つのブロックとして読み出され、フォーマッタ２０-i内のヘッダ情報付加部２７でＡＴＭヘッダ５バイト、および、ＳＡＲ−ＰＤＵヘッダ１バイトが付加され、５３バイトのＡＴＭセルが組み立てられ出力される。その組み立てられたＡＴＭセルのデータと、配列Ｄ，ＥＣＣ，ＭＤの関係を図１３に示す。
【００７２】
図１３は、ＡＴＭセル内の送出データの配置を示す図である。
このように、各セルはＡＴＭヘッダ５バイトと、ＳＡＲ−ＰＤＵヘッダ１バイトの後、マス・ストレージ１７に記憶されているデータの順番と等しい順番で４７バイトのデータが付加され構成される。
【００７３】
このように、第２実施例のデータ送出装置１によれば、番組データを送出器１０-iに記憶する段階で送出データに対応したフォーマットで記憶し、エラー訂正符号も付している。その結果、たとえば第１実施例のデータ送出装置においては、ｍ個のフォーマッタの各々ｎ個のフォーマッタ・ブロックに設けられていたためｍ×ｎ個必要であったエラー訂正コード生成回路が、第２実施例のデータ送出装置ではｍ個の送出器に１つずつ設けられればよいためｍ個で済み、装置構成が大幅に簡単になる。
そして、エラー訂正コードの生成などの複雑なデータアクセスや難しい演算処理をすることがなくなるため、実時間処理が要求されるデータ送出の処理をより高速に行うことが可能となる。換言すれば、要求に対するデータ送出の応答が早くなる。したがって、たとえば番組の早送りや巻き戻しなどの、要求により記憶装置からデータを再生して送出するような機能も、要求からの時間差がほとんどなく即時に対応可能になる。
【００７４】
第３実施例
前述した第２実施例においては、送出器１０-i（ｉ＝１〜ｎ）におけるエラー訂正符号の付加の処理を、専用回路であるＦＥＣ生成部９０において行っている。しかし、このエラー訂正符号付加の処理を、送出器１０-i内のＣＰＵ１２において行うような構成にしてもよい。そのような構成のデータ送出装置を第３実施例として説明する。
【００７５】
第３実施例のデータ送出装置における送出器１０-iの構成を図１４に示す。
図１４の送出器１０-iは、図１４に示した第２実施例の送出器のＦＥＣ生成部を削除した構成であり、その他の各部の構成はほぼ同じである。
そして、第３実施例の送出器１０-iのＣＰＵ１２は、図８および図９にフローチャートを示した動作の、ステップＳ１８およびステップ１９に相当するステップで、自らエラー訂正符号を付加する処理を行う。
このような構成および動作においても、第２実施例と同様の動作をするデータ送出装置が実現できる。そして、この第３実施例のデータ送出装置においては、送出器内のＣＰＵの負荷は増えるものの、第２実施例のデータ送出装置ではｍ個の送出器に１つずつ設けられていたエラー訂正コード生成回路が、全く必要なくなり、装置構成がより一層簡単になる。
したがって、ＣＰＵ１２が要求される仕様内でエラー訂正符号を生成可能な程度の性能を有しており、ハード構成を少しでも簡単にしたい場合などに、第３実施例のデータ送出装置が好適である。
【００７６】
以上第１実施例〜第３実施例により説明したように、本発明のデータ送出装置によれば、フォーマット変換手段を簡易な構成にすることができる。その結果、伝送速度を高速にすることができる。また、装置の小型化ができ安価にすることができたので、多チャネル化が容易に行えるデータ送出装置を提供できる。
【００７７】
【発明の効果】
本発明によれば、処理をより簡単な装置構成で行えるデータ送出装置、および、より効率よく行えるデータ送出方法が提供された。
なお、本発明のデータ送出装置およびデータ送出方法は、ビデオ・オン・デマンド（ＶＯＤ）システム、および、ニア・ビデオ・オン・デマンド（ＮＶＯＤ）システムに供するデータ送出装置に適用できる。
【図面の簡単な説明】
【図１】本発明に係わるデータ送出装置の構成を示す図である。
【図２】本発明の第１実施例に係わる図１に示したデータ送出装置のフォーマッタ部の構成を示す図である。
【図３】本発明の第２実施例に係わり、本発明のデータ送出方法を説明するフローチャートである。
【図４】本発明の第２実施例に係わる図１に示したデータ送出装置の送出器の構成を示す図である。
【図５】図４に示した送出器のマス・ストレージの記録領域の構成を示す図である。
【図６】本発明の第２実施例に係わる図１に示したデータ送出装置のフォーマッタ部の構成を示す図である。
【図７】ＡＡＬタイプ１における情報フィールドを示す図である。
【図８】図４に示した送出器のＣＰＵの動作を説明するフローチャートである。
【図９】図４に示した送出器のＣＰＵにおける割り込み処理の動作を説明するフローチャートである。
【図１０】送出データの並びを示す図である。
【図１１】送出データとエラー訂正コードの関係を示す図である。
【図１２】図４に示した送出器のマス・ストレージに対する転送データの並びを示す図である。
【図１３】ＡＴＭセル内の送出データの配置を示す図である。
【図１４】本発明の第３実施例に係わる図１に示したデータ送出装置の送出器の構成を示す図である。
【符号の説明】
１…データ送出装置、１０…送出部、１１…ＲＯＭ、１２…ＣＰＵ、１３…ＲＡＭ、１４…外部制御インターフェイス、１５…入力インターフェイス、１６…バッファメモリ部、１７…マス・ストレージ、１８…出力インターフェイス、１９…バス、９０…ＦＥＣ生成部、２０，７０…フォーマッタ部、２１，７１…フォーマッタ・ブロック、２２，７２…第１のスイッチ、２３，７３…第１のバッファメモリ、２４，７４…第２のバッファメモリ、２５，７６…バッファメモリコントローラ、２６，７７…第２のスイッチ、２７，７８…ヘッダ情報付加部、２８，７９…フォーマッタブロック制御部、２９，８０…マルチプレクサ、３０，８１…制御部、４０…スイッチャー、５０…送出コントローラ、６０…データ交換機
【図１】
0003887824.tif 000003
【図２】
0003887824.tif 000004
【図３】
0003887824.tif 000005
【図４】
0003887824.tif 000006
【図５】
0003887824.tif 000007
【図６】
0003887824.tif 000008
【図７】
0003887824.tif 000009
【図８】
0003887824.tif 000010
【図９】
0003887824.tif 000011
【図１０】
0003887824.tif 000012
【図１１】
0003887824.tif 000013
【図１２】
0003887824.tif 000014
【図１３】
0003887824.tif 000015
【図１４】
0003887824.tif 000016
0003887824.tif 000017