(57)【特許請求の範囲】
【請求項１】
入力が単数または複数の差動信号であり、出力が単相である電子回路複数で構成され、第１の電子回路と第２の電子回路の入力極性を反転させ、第１の電子回路の出力端子と第２の電子回路の出力端子を、両端子間の同相信号成分を抑圧し、差動信号を増幅する機能を持つ回路に接続することによって形成されており、当該回路は、それぞれ２個の入力端子を有する第３の電子回路及び第４の電子回路と、第１の電子回路の出力端子からの出力信号と第３の電子回路の出力信号を加算して得る信号を受ける第１の出力端子と、第２の電子回路の出力端子からの出力信号と第４の電子回路の出力信号を加算して得る信号を受ける第２の出力端子とを有し、第３の電子回路の一方の入力端子に第１の出力端子が接続されかつ他方の入力端子に第２の出力端子が接続され、第４の電子回路の一方の入力端子に第２の出力端子が接続されかつ他方の入力端子に第１の出力端子が接続されていることを特徴とした半導体集積回路。
【請求項２】
請求項１記載の回路において、構成要素である電子回路が複数の入力信号を持った場合その入力の総和に比例した出力を持つことを特徴とした半導体集積回路。
【請求項３】
請求項１記載の回路において、構成要素である電子回路がトランスコンダクタンス回路であることを特徴とした半導体集積回路。
【請求項４】
請求項２記載の回路において、構成要素である電子回路がトランスコンダクタンス回路であることを特徴とした半導体集積回路。
【請求項５】
請求項３記載の回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路の入力極性を反転させ、第１のトランスコンダクタンス回路の出力端子に第３、第４のトランスコンダクタンス回路の出力端子を接続し、第３のトランスコンダクタンスの負極性の入力端子を第１のトランスコンダクタンス回路の出力端子に接続し、第３のトランスコンダクタンス回路の正極性の入力端子を接地し、第４のトランスコンダクタンス回路の負極性の入力端子を第２のトランスコンダクタンス回路の出力端子に接続し、第４のトランスコンダクタンス回路の正極性の入力端子を接地し、第２のトランスコンダクタンス回路の出力端子に第５、第６のトランスコンダクタンス回路の出力端子を接続し、第５のトランスコンダクタンスの負極性の入力端子を第２のトランスコンダクタンス回路の出力端子に接続し、第５のトランスコンダクタンス回路の正極性の入力端子を接地し、第６のトランスコンダクタンス回路の負極性の入力端子を第１のトランスコンダクタンス回路の出力端子に接続し、第６のトランスコンダクタンス回路の正極性の入力端子を接地したことを特徴とする半導体集積回路。
【請求項６】
請求項４記載の回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路の入力極性を反転させ、第１のトランスコンダクタンス回路の出力端子に第３、第４のトランスコンダクタンス回路の出力端子を接続し、第３のトランスコンダクタンスの負極性の入力端子を第１のトランスコンダクタンス回路の出力端子に接続し、第３のトランスコンダクタンス回路の正極性の入力端子を接地し、第４のトランスコンダクタンス回路の負極性の入力端子を第２のトランスコンダクタンス回路の出力端子に接続し、第４のトランスコンダクタンス回路の正極性の入力端子を接地し、第２のトランスコンダクタンス回路の出力端子に第５、第６のトランスコンダクタンス回路の出力端子を接続し、第５のトランスコンダクタンスの負極性の入力端子を第２のトランスコンダクタンス回路の出力端子に接続し、第５のトランスコンダクタンス回路の正極性の入力端子を接地し、第６のトランスコンダクタンス回路の負極性の入力端子を第１のトランスコンダクタンス回路の出力端子に接続し、第６のトランスコンダクタンス回路の正極性の入力端子を接地したことを特徴とする半導体集積回路。
【請求項７】
請求項５記載の回路において、第１のトランスコンダクタンス回路の出力端子に第１の容量の第１の端子を接続し、該容量の第２の端子を接地し、第２のトランスコンダクタンス回路の出力端子に第２の容量の第１の端子を接続し、該容量の第２の端子を接地したことを特徴とする半導体集積回路。
【請求項８】
請求項６記載の回路において、第１のトランスコンダクタンス回路の出力端子に第１の容量の第１の端子を接続し、該容量の第２の端子を接地し、第２のトランスコンダクタンス回路の出力端子に第２の容量の第１の端子を接続し、該容量の第２の端子を接地したことを特徴とする半導体集積回路。
【請求項９】
請求項５記載の回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路を周波数特性を持ち且つ差動入力、単相出力のフィルタ回路に置き換えたことを特徴とする半導体集積回路。
【請求項１０】
請求項６記載の回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路を周波数特性を持ち且つ差動入力、単相出力のフィルタ回路に置き換えたことを特徴とする半導体集積回路。
【請求項１１】
請求項７記載の回路を積分器としてフィルタを構成したことを特徴とする半導体集積回路。
【請求項１２】
請求項８記載の回路を積分器としてフィルタを構成したことを特徴とする半導体集積回路。
【請求項１３】
請求項３記載の回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路の入力極性を反転させ、第１のトランスコンダクタンス回路の出力端子に第１のバイポーラトラジスタのベースを接続し、第１のトランジスタのコレクタを第２のトランスコンダクタンスの出力端子に接続し、第２のトランスコンダクタンス回路の出力端子に第２のバイポーラトラジスタのベースを接続し、第２のトランジスタのコレクタを第１のトランスコンダクタンスの出力端子に接続したことを特徴とする半導体集積回路。
【請求項１４】
請求項４記載の回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路の入力極性を反転させ、第１のトランスコンダクタンス回路の出力端子に第１のバイポーラトラジスタのベースを接続し、第１のトランジスタのコレクタを第２のトランスコンダクタンスの出力端子に接続し、第２のトランスコンダクタンス回路の出力端子に第２のバイポーラトラジスタのベースを接続し、第２のトランジスタのコレクタを第１のトランスコンダクタンスの出力端子に接続したことを特徴とする半導体集積回路。
【請求項１５】
請求項１３記載の回路において、第１、第２のバイポーラトランジスタを電界効果トランジスタに置き換えたことを特徴とする半導体集積回路。
【請求項１６】
請求項１４記載の回路において、第１、第２のバイポーラトランジスタを電界効果トランジスタに置き換えたことを特徴とする半導体集積回路。
【請求項１７】
半導体集積回路を含んだ移動体通信用のベースバンドフィルタであって、上記半導体集積回路は、
入力が単数または複数の差動信号であり、出力が単相である電子回路複数で構成され、第１の電子回路と第２の電子回路の入力極性を反転させ、第１の電子回路の出力端子と第２の電子回路の出力端子を、両端子間の同相信号成分を抑圧し、差動信号を増幅する機能を持つ回路に接続することによって形成されており、当該回路は、それぞれ２個の入力端子を有する第３の電子回路及び第４の電子回路と、第１の電子回路の出力端子からの出力信号と第３の電子回路の出力信号を加算して得る信号を受ける第１の出力端子と、第２の電子回路の出力端子からの出力信号と第４の電子回路の出力信号を加算して得る信号を受ける第２の出力端子とを有し、第３の電子回路の一方の入力端子に第１の出力端子が接続されかつ他方の入力端子に第２の出力端子が接続され、第４の電子回路の一方の入力端子に第２の出力端子が接続されかつ他方の入力端子に第１の出力端子が接続されていることを特徴としたベースバンドフィルタ。
【請求項１８】
上記半導体集積回路において、構成要素である電子回路が複数の入力信号を持った場合その入力の総和に比例した出力を持つことを特徴とした請求項１７記載のベースバンドフィルタ。
【請求項１９】
上記半導体集積回路において、構成要素である電子回路がトランスコンダクタンス回路であることを特徴とした請求項１７記載のベースバンドフィルタ。
【請求項２０】
上記半導体集積回路において、構成要素である電子回路がトランスコンダクタンス回路であることを特徴とした請求項１８記載のベースバンドフィルタ。
【請求項２１】
上記半導体集積回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路の入力極性を反転させ、第１のトランスコンダクタンス回路の出力端子に第３、第４のトランスコンダクタンス回路の出力端子を接続し、第３のトランスコンダクタンスの負極性の入力端子を第１のトランスコンダクタンス回路の出力端子に接続し、第３のトランスコンダクタンス回路の正極性の入力端子を接地し、第４のトランスコンダクタンス回路の負極性の入力端子を第２のトランスコンダクタンス回路の出力端子に接続し、第４のトランスコンダクタンス回路の正極性の入力端子を接地し、第２のトランスコンダクタンス回路の出力端子に第５、第６のトランスコンダクタンス回路の出力端子を接続し、第５のトランスコンダクタンスの負極性の入力端子を第２のトランスコンダクタンス回路の出力端子に接続し、第５のトランスコンダクタンス回路の正極性の入力端子を接地し、第６のトランスコンダクタンス回路の負極性の入力端子を第１のトランスコンダクタンス回路の出力端子に接続し、第６のトランスコンダクタンス回路の正極性の入力端子を接地したことを特徴とする請求項１９記載のベースバンドフィルタ。
【請求項２２】
上記半導体集積回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路の入力極性を反転させ、第１のトランスコンダクタンス回路の出力端子に第３、第４のトランスコンダクタンス回路の出力端子を接続し、第３のトランスコンダクタンスの負極性の入力端子を第１のトランスコンダクタンス回路の出力端子に接続し、第３のトランスコンダクタンス回路の正極性の入力端子を接地し、第４のトランスコンダクタンス回路の負極性の入力端子を第２のトランスコンダクタンス回路の出力端子に接続し、第４のトランスコンダクタンス回路の正極性の入力端子を接地し、第２のトランスコンダクタンス回路の出力端子に第５、第６のトランスコンダクタンス回路の出力端子を接続し、第５のトランスコンダクタンスの負極性の入力端子を第２のトランスコンダクタンス回路の出力端子に接続し、第５のトランスコンダクタンス回路の正極性の入力端子を接地し、第６のトランスコンダクタンス回路の負極性の入力端子を第１のトランスコンダクタンス回路の出力端子に接続し、第６のトランスコンダクタンス回路の正極性の入力端子を接地したことを特徴とする請求項２０記載のベースバンドフィルタ。
【請求項２３】
上記半導体集積回路において、第１のトランスコンダクタンス回路の出力端子に第１の容量の第１の端子を接続し、該容量の第２の端子を接地し、第２のトランスコンダクタンス回路の出力端子に第２の容量の第１の端子を接続し、該容量の第２の端子を接地したことを特徴とする請求項２１記載のベースバンドフィルタ。
【請求項２４】
上記半導体集積回路において、第１のトランスコンダクタンス回路の出力端子に第１の容量の第１の端子を接続し、該容量の第２の端子を接地し、第２のトランスコンダクタンス回路の出力端子に第２の容量の第１の端子を接続し、該容量の第２の端子を接地したことを特徴とする請求項２２記載のベースバンドフィルタ。
【請求項２５】
上記半導体集積回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路を周波数特性を持ち且つ差動入力、単相出力のフィルタ回路に置き換えたことを特徴とする請求項２１記載のベースバンドフィルタ。
【請求項２６】
上記半導体集積回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路を周波数特性を持ち且つ差動入力、単相出力のフィルタ回路に置き換えたことを特徴とする請求項２２記載のベースバンドフィルタ。
【請求項２７】
上記半導体集積回路を積分器としてフィルタを構成したことを特徴とする請求項２３記載のベースバンドフィルタ。
【請求項２８】
上記半導体集積回路を積分器としてフィルタを構成したことを特徴とする請求項２４記載のベースバンドフィルタ。
【請求項２９】
上記半導体集積回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路の入力極性を反転させ、第１のトランスコンダクタンス回路の出力端子に第１のバイポーラトラジスタのベースを接続し、第１のトランジスタのコレクタを第２のトランスコンダクタンスの出力端子に接続し、第２のトランスコンダクタンス回路の出力端子に第２のバイポーラトラジスタのベースを接続し、第２のトランジスタのコレクタを第１のトランスコンダクタンスの出力端子に接続したことを特徴とする請求項１９記載のベースバンドフィルタ。
【請求項３０】
上記半導体集積回路において、第１のトランスコンダクタンス回路と第２のトランスコンダクタンス回路の入力極性を反転させ、第１のトランスコンダクタンス回路の出力端子に第１のバイポーラトラジスタのベースを接続し、第１のトランジスタのコレクタを第２のトランスコンダクタンスの出力端子に接続し、第２のトランスコンダクタンス回路の出力端子に第２のバイポーラトラジスタのベースを接続し、第２のトランジスタのコレクタを第１のトランスコンダクタンスの出力端子に接続したことを特徴とする請求項２０記載のベースバンドフィルタ。
【請求項３１】
上記半導体集積回路において、第１、第２のバイポーラトランジスタを電界効果トランジスタに置き換えたことを特徴とする請求項２９記載のベースバンドフィルタ。
【請求項３２】
上記半導体集積回路において、第１、第２のバイポーラトランジスタを電界効果トランジスタに置き換えたことを特徴とする請求項３０記載のベースバンドフィルタ。
【発明の詳細な説明】
技術分野
本発明は同相信号除去比の優れた半導体集積回路に関するもので集積化増幅器、積分器、フィルタ等の回路の同相信号除去比を改善するものである。
背景技術
平衡型信号処理（差動信号処理）はアナログブロックのダイナミックレンジを増大するために使われる有効な回路技術のひとつである。平衡型信号処理は、同相で入ってくる電源カップリング、妨害波などの同相雑音に高い除去能力をもつだけではなく、偶数次の高調波成分の抑制、設計の融通性など、不平衡型の信号処理に比べて様々なメリットをもっている。
しかし、平衡型回路の設計では、差動成分帰還が同相成分出力に影響を及ぼさないため、同相信号は開ループのまま出力電位が決まらない。そのため同相出力電圧をある基準電圧に維持するためには、同相出力電圧レベルがその電位に押えられるように、別の負帰還ループを同相信号路に入れなければならない。
一般に、この新たに加えられた同相回路用帰還ループの設計は難しく、場合によっては回路が不安定になることも生じる。この問題を解決するため、同相回路用帰還ループを使用しない回路もいくつか提案されている。代表的な従来例として、１９９２年２月、電気電子技術者学会発行のジャーナル、オブ、ソリッドステート、サーキット第２７巻、第２号、第１４２頁から第１５３頁記載のナウタによる「高周波ＣＭＯＳ相互コンダクタンス−容量フィルタ技術」（Ｂ．Ｎａｕｔａ，Ａ  ＣＭＯＳ  ｔｒａｎｓｃｏｎｄａｃｔａｎｃｅ−Ｃ  ｆｉｌｔｅｒ  ｔｅｃｈｎｉｑｕｅ  ｆｏｒ  ｖｅｒｙ  ｈｉｇｈ  ｆｒｅｑｕｅｎｃｉｅｓ，ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  ｖｏｌ．２７，Ｎｏ．２ｐｐ．１４２−１５３，Ｆｅｂｒｕａｒｙ  １９９２）が挙げられる。第２図にナウタ提案のフィルタ用積分器を示す。動作原理の詳細は後に述べるがこの回路では同相成分を完全に除去することが出来なく、同相除去比は素子変動を含まない理想的な状態でも制限を受ける。
発明の開示
増幅すべき入力信号が微小であり、かつ入力に周波数の高い大きな妨害波が含まれ、これを除去するための移動体通信用フィルタを構成する場合、同相信号除去比が小さなときには妨害波の抑圧が不十分になる。また、高利得の増幅器を構成することを考えると、同相雑音による飽和を回避するため、同相除去比を改善する必要が生じる。以上のことから同相利得を大きく低減する平衡型回路の実現が本発明の課題となる。
上記課題を達成するため本発明ではナウタ提案の積分回路の入力の相互コンダクタンス回路を差動化し、たすきがけ接続した。このことで、入力段に同相除去特性を付加することが出来、全体の同相除去比を改善する。
発明を実施するための最良の形態
以下、図面を用いて本発明の具体的な実施形態について詳細に説明する。
図面における記号は以下の通りである。
１１，１２は入力端子、１３，１４は出力端子、２１，２２は入力端子、２３，２４は出力端子、２５はシングルエンドトランスコンダクタｇｍ１、２６はシングルエンドトランスコンダクタ詳細回路、２７はシングルエンドトランスコンダクタｇｍ２Ａ、２８はシングルエンドトランスコンダクタｇｍ２Ｂ、３１，３２は入力端子、３３，３４は出力端子、４１，４２は入力端子、４３，４４は出力端子、４５は負荷インピーダンスＺｆ、４６は差動入力シングル出力トランスコンダクタｇｍ１３Ａ、４７は差動入力シングル出力トランスコンダクタｇｍ１３Ｂ、４８，４９は出力電流の和、４０は伝達関数Ｔ１１、５１は差動入力シングル出力トランスコンダクタｇｍ２Ａ、５２は差動入力シングル出力トランスコンダクタｇｍ２Ｂ、５３は容量、６１，６２は抵抗、６３はトランジスタ、７１は差動入力シングル出力トランスコンダクタｇｍ４Ａ、７２は差動入力シングル出力トランスコンダクタｇｍ４Ｂ、７３，７４は節点、８１，８２は入力端子、８３は出力端子、８４は接地電位ＶＳＳ、８５は電源電位ＶＤＤ、９１，９２は片端接地差動入力端子、９３，９４は差動入力端子対、９５は差動３入力トランスコンダクタ、１０１，１０２，１０３，１０４は差動入力端子、１０５はシングル出力端子、１０６，１０７，１０８，１０９はバイアス制御端子、１１０１は差動３入力トランスコンダクタ、１１０２は差動２入力トランスコンダクタ、１１０３，１１０４は入力端子、１１０５，１１０６は出力端子、１２０１はカップリング抵抗、１２０２はトランジスタ、１２０３差動２入力トランスコンダクタ、１３０１はアンテナ、１３０２は受信信号、１３０３は受信帯域内妨害波、１３０４は受信帯域外妨害波、１３０５は第１の帯域通過フィルタ、１３０６は低雑音増幅器、１３０７は第１の帯域通過フィルタ、１３０８はミキサ回路、１３０９は中間周波帯域通過フィルタ、１３１０は直交変調器、１３１１はＩ信号、１３１２はＱ信号、１３１３はベースバンドフィルタ回路、１４０１は１次低域通過フィルタ、１４０２は２次ノッチフィルタ、１４０３は１次高域通過フィルタ、１４０４は３次リープフロッグ型低域通過フィルタ、１４０５は１次全域通過フィルタ、１５０１は信号源インピーダンス、１５０２は抵抗、１５０３は容量、１５０４はバッファ増幅器、１７０１は差動オペレーショナル増幅器、１７０２はバッファ増幅器、１７０３，１７０４は抵抗、１７０５は容量、１８０１はトランスコンダクタ、１８０２はバッファ増幅器、１８０３は容量である。
本発明の第１の実施形態を第１、２、３、４、５、６図を用いて説明する。先ず一般の構造対称な回路を検討するため、第３図に示す回路について考える。第３図は、入力が３１，３２（ｖｉｎ１，ｖｉｎ２）出力が３３，３４（ｖｏｕｔ１，ｖｏｕｔ２）である、２入力２出力の回路である。出力ｖｏｕｔ１，やｖｏｕｔ２は、それらからの帰還も考慮すると、入力ｖｉｎ１，ｖｉｎ２を用いて
0003887171.tif 000002
0003887171.tif 000003
と表される。ここでＴｉｊは、入力または出力から各出力への伝達関数である。差動成分と同相成分に関する伝達特性がそれぞれ所望の伝達特性となるための条件を導く。まず、上記の式に基づき、差動信号に関する特性を求める。差動出力電圧ｖｏｕｔｄ＝ｖｏｕｔ１−ｖｏｕｔ２は、（数１）ならびに（数２）から、
0003887171.tif 000004
となる。ここで、ｖｏｕｔｄが差動入力電圧ｖｉｎｄ＝ｖｉｎ１−ｖｉｎ２だけの関数となるためには
0003887171.tif 000005
0003887171.tif 000006
であることが必要である。このとき、（数３）は
0003887171.tif 000007
となる。
次に同相信号に関する特性を求める。同相出力電圧ｖｏｕｔｅ＝ｖｏｕｔ１＋ｖｏｕｔ２は、（数１）、（数２）より、
0003887171.tif 000008
となる。ここで、ｖｏｕｔｅが同相入力電圧Ｖｉｎｅ＝ｖｉｎ１＋ｖｉｎ２だけの関数となるためには
0003887171.tif 000009
0003887171.tif 000010
であることが必要である。このとき、（数７）は
0003887171.tif 000011
となる。（数４）、（数５）並びに（数８）、（数９）がすべて成り立つとすれば、
0003887171.tif 000012
という等価な条件が導かれる。
ここで、例として平衡型フィルタの実現を考える。平衡型フィルタにおいて同相信号出力は零であることが望ましい。そこで同相入力信号ｖｉｎｅから同相出力信号ｖｏｕｔｅへの伝達関数が零であるためには
0003887171.tif 000013
でなければならない。また、差動入力信号ｖｉｎｄから差動出力信号ｖｏｕｔｄへの特性が所望の伝達関数Ｔ０であるためには、（数１３）を満足すれば良い。
0003887171.tif 000014
さらに簡単のため、
0003887171.tif 000015
とすれば
0003887171.tif 000016
が得られる。
同相出力電圧が現れず、差動出力電圧が差動入力電圧だけの関数として表される条件式である、（数１１）、（数１２）、（数１４）を（数１）、（数２）に代入すると出力ｖｏｕｔ１とｖｏｕｔ２は
0003887171.tif 000017
0003887171.tif 000018
となる。以上から、全体のブロック図として第１図が得られる。
回路を構成する上で、（数１１）、（数１２）と（数１４）以外に回路が安定になるための条件が不可欠である。第１図の平衡型回路構造が安定となる条件式を導出する。（数１）、（数２）に基づき、各入力１１，１２から出力１３，１４（ｖｏｕｔ１、ｖｏｕｔ２）への伝達特性を求めると、
0003887171.tif 000019
となる。ここでＴＡ，ＴＢ，ＴＣ，ＴＤは
0003887171.tif 000020
である。ここで（数１１）、（数１２）に対して十分条件の関係にある、
0003887171.tif 000021
を満足するように各Ｔｉｊを設計する。但し、Ｎ１１，Ｎ１３，ＤＡ，ＤＢはラプラス変数ｓの多項式である。この十分条件を（数１８）、（数１９）に代入すると、
0003887171.tif 000022
0003887171.tif 000023
が得られる。
これらの式から、第１図の回路が安定であるための条件は、ＤＡ並びにＤＢ−２Ｎ１３の固有値の実部がすべて負になる、Ｈｕｒｗｉｔｚ多項式の条件を満たすことにある。ＤＡは所望の伝達関数の分母多項式であるためＨｕｒｗｉｔｚ多項式である。従って、ＤＢ−２Ｎ１３がＨｕｒｗｉｔｚ多項式となるように選べば第１図の平衡型回路は安定である。
第１図の回路の実現方法について更に詳細を述べる。第１図の回路構造から様々な平衡型回路を導出できる。関数Ｔ１３の選び方に自由度があるため、どのような関数を選ぶかによって、全体回路の性能や回路規模が異なる。２個のＯＴＡ（Ｏｐｅｒａｔｉｏｎａｌ  Ｔｒａｎｓｃｏｎｄａｃｔａｎｃｅ  Ａｍｐｌｉｆｉｅｒ以下ＯＴＡと略記する）でＴ１３を実現した構成例を第４図に示す。第４図ではプラス、マイナス入力端子４１、４２から出力節点４３，４４までの伝達関数がＴ１１である。トランスコンダクタンス４６（ｇｍ１３Ａ）と４７（ｇｍ１３Ｂ）の出力電流の和４８，４９（ｉ０ｊ（ｊ＝１，２））から出力節点４３，４４までのトランスインピーダンス４５をＺｆとする。この場合Ｔ１３はｇｍ１３Ａ＝ｇｍ１３Ｂ＝ｇｍとしたとき−Ｚｆｇｍとして与えられる。
集積回路上では同じ構造の素子の素子値は良く一致するが、プロセス条件により若干の不整合が生じる。（数１６）、（数１７）は素子値が完全に整合した場合、つまり両式内の伝達関数Ｔ１１、Ｔ１３が互いに一致した場合同相利得が零となることを示している。
伝達関数に不整合が生じた場合の影響を調べる。（数１６）、（数１７）を改めて以下のように書き換える。
0003887171.tif 000024
0003887171.tif 000025
ここで（数２６）内のＴ１１ｐ、Ｔ１３ｐ、は伝達関数に誤差を含むことを示す。この場合の同相出力電圧ｖｏｕｔｅ＝ｖｏｕｔ１＋ｖｏｕｔ２は、（数２５）、（数２６）より、
0003887171.tif 000026
となる。ここで、第４図の構成例に基づき、Ｔ１３とＴ１３ｐをおのおの
0003887171.tif 000027
とすると、ｖｏｕｔｅは、
0003887171.tif 000028
となる。（数２９）から分かるように、Ｔ１１≠Ｔ１１ｐの場合、同相出力電圧ｖｏｕｔｅは零とならない。帰還回路が無い場合は、（数１６）、（数１７）から、Ｔ１３＝０であっても同相出力電圧ｖｏｕｔｅは零となるので、ｇｍ３＝ｇｍ３ｐ＝０とするとｖｏｕｔｅは、
0003887171.tif 000029
となる。
例えば、積分器の構成を考えた場合、Ｔ１１やＴ１１ｐは直流で非常に大きな利得が得られるように実現されるので、直流差動成分が同相出力成分を大きく変化させ、通常は出力が飽和する。一方、たとえミスマッチがあっても、（数２９）からｇｍ１３とｇｍ１３ｐを増加させると同相出力電圧は単調に減少する。したがって、Ｔ１１とＴ１１ｐを構成する素子値に不整合があって同相利得が零にならない場合でも、Ｔ１３で構成される帰還ループによって同相成分を十分に小さくすることができる。
第４図の構成例に基づいて、容量５３を接続し、積分器を構成した場合の回路構成を第５図に示す。このときの伝達関数Ｔ１１やＴ１３はトランスコンダクタンス５１，５２（ｇｍ２Ａ、ｇｍ２Ｂ）に関して、ｇｍ２Ａ＝ｇｍ２Ｂ＝ｇｍ２とした場合それぞれ
0003887171.tif 000030
である。
第４図に示す本発明の回路構成と、第２図に示す従来例の相違について詳細を述べる。どちらもｇｍ２Ａとｇｍ２Ｂで構成される帰還ループを持っている点は同じであり、その効果も同じである。両者の違いは入力のＯＴＡが２入力になり、入力の端子間電圧に比例した電流を出力している点にある。入力をたすきがけすることにより、同相入力信号が相殺される。この差を示すために第２図の従来例の入力信号から出力信号への伝達関数を求める。まず簡単のため、ｇｍ１＝ｇｍ２Ａ＝ｇｍ２Ｂ＝ｇｍとすれば、出力ｖｏｕｔ１やｖｏｕｔ２は
0003887171.tif 000031
0003887171.tif 000032
と表される。（数３２）並びに（数３３）から、差動出力電圧ｖｏｕｔｄと同相出力電圧ｖｏｕｔｅは各々
0003887171.tif 000033
となる。（数３５）からも分かるように、第２図の平衡型積分器回路では、同相入力信号ｖｉｎｅから同相出力信号ｖｏｕｔｅへの伝達関数が零とならないので、入力の同相成分が出力される。
第５図でｇｍ２Ａの自己帰還は抵抗１個でも実現可能であり、ｇｍ２Ｂは電圧制御電流源であるためトランジスタのベース電流の影響とエミッタ抵抗を無視すると１個の抵抗と１個のトランジスタで実現可能である。
Ｔ１３を構成するｇｍ２Ａ、ｇｍ２Ｂを抵抗とトランジスタで置き換えた回路構成を第６図に示す。第６図の回路構成では、２個のトランジスタ６３が平衡型負性インピーダンス変換器を構成しており、ｇｍ２Ａ＝ｇｍ２Ｂの場合、ＯＴＡの負荷抵抗６１（１／ｇｍ２Ａ）がトランジスタ６３によって生成された負性抵抗−１／ｇｍ２Ｂと打ち消し合う。これにより本実施例により簡単な素子構成で同相除去比を改善する積分器が実現できる。なお本実施例の回路は、負荷を容量ではなく抵抗に置き換えることで電圧増幅器として用いることもできる。
第７，８図を用いて本発明第２の実施例について述べる。ここではフィルタの伝達関数をＴ１１として同相除去比の大きなフィルタ回路を実現することを考える。
（数１５）から、Ｔ０＝２Ｔ１１であるので、第５図や第６図のように積分器をＴ１１としてフィルタを構成した場合には、ｇｍの値が２倍になり、その分、同じ時定数を得るために必要な容量も２倍になる。それに対して、フィルタの伝達関数をＴ１１として直接実現すると、フィルタ伝達関数が２倍になるため、フィルタの直流利得は６ｄＢ上昇するが、同一のフィルタ伝達関数を実現するのに必要な容量値が、積分器をＴ１１として構成した場合に比べて半分となる。
更に、第５図の構成では積分器ごとにＴ１３を実現するためのＯＴＡが必要なのに対して、フィルタの伝達関数をＴ１１として直接実現する場合にはより少ないＯＴＡの数でフィルタを構成できる。
２次フィルタを基本ビルディングブロックとした平衡型２次低域通過フィルタを第７図に示す。Ｔ１３を構成するトランスコンダクタンス７１，７２（ｇｍ４Ａとｇｍ４Ｂ）の出力電流の和ｉ０ｊ（ｊ＝１，２）を節点７３、７４どちらに接続しても、そのＴ１３としての効果は殆ど同じであるので、ここでは第７図のように節点７４、即ち、フィルタの出力端子に接続したときについて検討を行う。
先ず、安定性を調べる。第７図においてｇｍ４Ａ＝ｇｍ４Ｂ＝ｇｍ４とした場合、Ｔ１３は
0003887171.tif 000034
と求められる。ＤＢはＤＡと同一であるので、ＤＢも常にＨｕｒｗｉｔｚ多項式である。従って、フィルタの安定性を決定するＤＢ−２Ｎ１３について、任意の値を取り得るｇｍ４が及ぼす影響だけを考慮すれば良い。ＤＢ−２Ｎ１３は、任意の正のｇｍ４に対して、正の係数のみを有するラプラス変数ｓの２次多項式であるので、常に安定であることが分かる。
第７図では、平衡型帯域通過出力と低域通過出力が各々節点ＡとＢから得られる。ＯＴＡとしては第８図に示すような従来から知られている、差動電圧入力８１，８２、シングル電流出力８３のＣＭＯＳトランジスタ適用、差動トランスコンダクタを適用することが出来る。
すべてのＯＴＡの相互コンダクタンスｇｍの値を３９．５２μＡ／Ｖ、容量値を１０ｐＦとすると、遮断周波数６３０ｋＨｚ、Ｑ値が１の２次フィルタが得られる。標準的な１．２μＣＭＯＳプロセスのデバイス定数を適用し、シミュレーションしたところ、通過帯域で６０ｄＢ以上の同相除去比を達成し、本実施例の有効性が確認された。
第９，１０図を用いて本発明第３の実施例を説明する。第９図はＴ１１に３次のリープフロッグ型低域通過フィルタを適用した例である。図中９５の多入力トランスコンダクタは３つの差動入力を持つ。９３、９４は一組の差動対であり、９１、９２はそれぞれ対の端子を接地した差動入力の一端である。
多入力積分器の一例として、差動２入力積分器の具体的回路を第１０図に示す。ここではバイポーラトランジスタとＣＭＯＳトランジスタを混在させたプロセスを適用した。１０１，１０２で一組目、１０３，１０４で２組目の差動入力端子を構成する。１０５は電流出力端子であり、１０６〜１０９はバイアス制御端子である。
第９，１０図の回路に対して、０．６μｍのＢｉＣＭＯＳプロセスのデバイス定数を適用し、シミュレーションを行ったところ、５２ｄＢの同相除去比を達成した。またモンテカルロ法を適用し、回路中の抵抗値を無相関に±１％ばらつかせた場合にも４２ｄＢ以上の同相除去比を達成した。本実施例により、素子間バラツキが存在しても大きな同相除去比を達成するフィルタ回路が実現された。
第１１，１２図を用いて本発明第４の実施例を説明する。本実施例は第２、第３の実施例とは異なり、第１の実施例で紹介した積分器を適用しており、フィルタを構成する積分器ごとに帰還を設けている。
第１１図にフィルタの全体構成を示す。端子対１１０３，１１０４から信号が入り、端子対１１０５，１１０６から出力を取り出す。フィルタは１つの６入力積分器（差動３入力）１１０１と２つの４入力積分器（差動２入力）１１０２から構成される。
４入力積分器を第１２図に示す。これは第３の実施例の第１０図で紹介した積分器１２０３を２個適用し、帰還回路を加えたものである。帰還ループには第６図で示したトランジスタと抵抗で構成する回路を基本に、エミッタカップリング抵抗１２０１とトランジスタのインピーダンスを補正するためのダイオード接続したトランジスタ１２０２を加えている。
第３の実施例同様、０．６μｍのＢｉＣＭＯＳプロセスのデバイス定数を適用し、シミュレーションを行ったところ、通過帯域内で１０５ｄＢ以上の同相除去比を達成した。またモンテカルロ法を適用し、回路中の抵抗値を無相関に±１％ばらつかせた場合にも８５ｄＢ以上の同相除去比を達成した。本実施例は各積分器で帰還をかけるため、第２，３の実施例に比べて回路規模は大きくなるが優れた同相除去比を達成できる。
第１３〜１８図を用いて本発明の第５の実施例を説明する。本実施例は移動体通信用ベースバンドフィルタを実現したものである。受信回路での信号処理の概略を第１３図を用いて説明する。アンテナ１３０１より入力する信号は受信信号１３０２のみならず不要な妨害波も含まれる。妨害波には受信周波数帯域内に発生する同一アプリケーション動作に起因する受信帯域内妨害波１３０３と、公共放送、業務無線等、他のアプリケーションによる受信帯域外妨害波１３０４がある。
アンテナから入った信号は第１の帯域通過フィルタ１３０５を通過する。このとき帯域外妨害波が減衰する。低雑音増幅器１３０６にて増幅された後、第２の帯域通過フィルタ１３０７を通過する。ここでも帯域外妨害波のみが減衰し、帯域内妨害波は減衰することなく通過する。ミキサ回路１３０８にて中間周波信号に変換された後、中間周波帯域通過フィルタ１３０９を通過する。ここでは帯域外妨害波が更に減衰すると共に、帯域内妨害波もある程度の減衰をする。
信号は直交変調器１３１０にてＩ信号１３１１とＱ信号１３１２に分離される。このとき受信信号はＤＣから占有帯域幅の半分の周波数までに含まれそれより高い周波数の信号は、不要な妨害波となる。ベースバンドにおける妨害波の強度は受信波よりも５０ｄＢ以上も大きな信号である場合もあり、その巨大な妨害波の除去は大きな課題となる。受信信号に対してこのように大きな信号が入力されるため、ベースバンドフィルタ回路１３１３は余裕を持った、十分大きな同相除去比を達成する必要があることも理解される。
第１４図に本実施例のフィルタ構成を示す。フィルタの構成は、１次の低域通過フィルタ（出力バッファ増幅器を含む）１４０１、２次のノッチフィルタ１４０２、１次の高城通過フィルタ１４０３、３次のリープフロッグ型低域通過フィルタ１４０４、１次の全域通過フィルタ１４０５の直列接続で構成される。各部の伝達関数は通過帯域周波数で規格化すると例えば次のようになる。
0003887171.tif 000035
ここでＴｉｎｔ，Ｔｎｏｔｅｈ，Ｔｄｉｆｆ，Ｔｌｅａｐｆｒｏｇ，Ｔａｌｌはそれぞれ１次の低域通過フィルタ（出力バッファ増幅器を含む）、２次のノッチフィルタ、１次の高城通過フィルタ、３次のリープフロッグ型低域通過フィルタ、１次の全域通過フィルタの伝達関数を示す。
１次の低域通過フィルタは第１５図に示すように信号源インピーダンス１５０１と抵抗１５０２と容量１５０３によって構成される。完全な受動素子であるので大きな振幅の信号が入力されても歪むことは無い。また、大きな振幅の信号は高い周波数の妨害波であるのでこの１次のフィルタにより効率良く減衰させ、次段の入力信号振幅を低減することができる。１次のフィルタの時定数が他の回路の影響を受けないようにバッファ増幅器１５０４を設け、次段へ信号が伝達される。
２次ノッチフィルタはベースバンド信号帯域外での減衰を急峻にするために設けてある。その構成例を第１６図に示す。フィルタの伝達関数をＴ１１に対応させる第２、３の実施例と同様な構成を取っている。
次に接続されるのが１次の高域通過フィルタである。回路構成例を第１７図に示す。差動オペレーショナル増幅器１７０１とバッファ増幅器１７０２、抵抗１７０３，１７０４、容量１７０５で構成される。これは初段の１次低域通過フィルタの素子値変動による遮断周波数の変動を打ち消すために設けてある。このため構成要素である、抵抗、容量は１次の低域通過フィルタと同じ構造のものを用いる必要がある。３次のリープフロッグ型低域通過フィルタは第３の実施例の回路を適用できる。
最終段の全域通過フィルタの構成例を図１８に示す。全域通過フィルタは通過帯域内の位相偏差を補正するために用いられる。ＯＴＡ１８０１のマイナス極性入力端子と出力端子を接続し、抵抗として用いる。この抵抗と位相を制御するための容量１８０３とにより、振幅特性が一定で位相が変化する回路特性が得られる。回路出力にはバッファ増幅器１８０２を設け、次段の回路のフィルタ時定数に与える影響を低減した。
以上の回路を遮断周波数を仮に１．２５ＭＨｚとして設計し、第３の実施例同様、０．６μｍのＢｉＣＭＯＳプロセスのデバイス定数を適用し、シミュレーションを行ったところ、通過域最大利得０ｄＢ、１．２５ＭＨｚにおける減衰量、２．９２ｄＢ、２．５ＭＨｚにおける減衰量、５０．１ｄＢ、群遅延偏差０．１７μｓｅｃ、同相除去比１２０ｄＢ以上、最大入力振幅４５０ｍＶ以上の結果を得、本実施例の有効性を確認した。
本発明により同相除去比を大きく改善したフィルタ並びに増幅器を実現できる。改善効果はシミュレーションによりＣＭＯＳプロセス、ＢｉＣＭＯＳプロセス、どちらを適用した場合においても確認され、さらに素子バラツキを含む場合においてもその効果が確認された。
産業上の利用可能性
以上のように、本発明に係る半導体集積回路は、フィルタ、積分器、増幅器等の信号を伝送するシステムに用いる回路として有用であり、特に無線通信システムに用いるのに適している。
【図面の簡単な説明】
第１図は、本発明第１の実施例の基本ブロック図であり、第２図は、従来の平衡型トランスコンダクタンス回路を適用した積分器を示すブロック図であり、第３図は、一般的な平衡信号入出力ブロック図であり、第４図は、トランスコンダクタンスによる帰還回路を持つ本発明第１の実施例のブロック図であり、第５図は、本発明第１の実施例適用による積分器を示すブロック図であり、第６図は、帰還回路をトランジスタと抵抗で構成した本発明第１の実施例による積分器を示すブロック図であり、第７図は、フィルタに対して帰還をかける本発明第２の実施例のブロック図であり、第８図は、本発明第２の実施例のシミュレーションによる検証に用いた広く知られるＣＭＯＳＯＴＡを示す回路図であり、第９図は、リープフロッグ型低域通過フィルタに対して帰還をかける本発明第３の実施例のブロック図であり、第１０図は、本発明第３の実施例に適用したＢｉＣＭＯＳ差動２入力積分器を示す回路図であり、第１１図は、各積分器に帰還をかけて構成した本発明第４の実施例であるリープフロッグ型低域通過フィルタを示すブロック図であり、第１２図は、本発明第４の実施例に適用した帰還回路つきＢｉＣＭＯＳ差動２入力積分器を示すブロック図であり、第１３図は、移動体通信向け受信回路ブロック図と各段での受信波、と妨害波の関係を示す図であり、第１４図は、本発明第５の実施例であるフィルタを示すブロック図であり、第１５図は、本発明第５の実施例に適用する１次低域通過フィルタの回路図であり、第１６図は、本発明第５の実施例に適用する２次ノッチフィルタを示すブロック図であり、第１７図は、本発明第５の実施例に適用する１次高域通過フィルタを示す回路図であり、第１８図は、本発明第５の実施例に適用する全域通過フィルタを示す回路図である。
【図１】
0003887171.tif 000036
【図２】
0003887171.tif 000037
【図３】
0003887171.tif 000038
【図４】
0003887171.tif 000039
【図５】
0003887171.tif 000040
【図６】
0003887171.tif 000041
【図７】
0003887171.tif 000042
【図８】
0003887171.tif 000043
【図９】
0003887171.tif 000044
【図１０】
0003887171.tif 000045
【図１１】
0003887171.tif 000046
【図１２】
0003887171.tif 000047
【図１３】
0003887171.tif 000048
【図１４】
0003887171.tif 000049
【図１５】
0003887171.tif 000050
【図１６】
0003887171.tif 000051
【図１７】
0003887171.tif 000052
【図１８】
0003887171.tif 000053