(57)【特許請求の範囲】
【請求項１】
光信号を受光して光起電力を発生する光起電力ダイオードと、
ゲート端子に前記光起電力を印加されてオンすることによって前記光信号に応じて外部負荷をオン・オフする出力用ＭＯＳＦＥＴと、
前記出力用ＭＯＳＦＥＴのソース電流またはドレイン電流を検出する電流検出素子と、
前記電流検出素子が検出したソース電流またはドレイン電流が所定の電流以上になると過電流検出信号を保持して出力するラッチ回路と、
前記過電流検出信号によって前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡して前記出力用ＭＯＳＦＥＴのゲート端子に印加される電圧をオフにする遮断用ＭＯＳＦＥＴと、
前記出力用ＭＯＳＦＥＴのソース端子と前記光起電力ダイオードの低電位側との間に設けられて、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子に印加した電圧をオフにするときに前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加する逆バイアス回路とを備え、
前記逆バイアス回路はコンデンサ及びツェナダイオードの並列回路を具備して、前記コンデンサは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して前記ツェナダイオードのツェナ電圧にまで充電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、前記出力用ＭＯＳＦＥＴのゲート−ソース間容量を介して放電され、前記コンデンサの放電時に前記コンデンサ及びツェナダイオードの並列回路の低電位側と前記出力用ＭＯＳＦＥＴのゲート端子とを短絡するスイッチ素子を有する
ことを特徴とする過電流遮断機能半導体スイッチ。
【請求項２】
光信号を受光して光起電力を発生する光起電力ダイオードと、
ゲート端子に前記光起電力を印加されてオンすることによって前記光信号に応じて外部負荷をオン・オフする出力用ＭＯＳＦＥＴと、
前記出力用ＭＯＳＦＥＴのソース電流またはドレイン電流を検出する電流検出素子と、
前記電流検出素子が検出したソース電流またはドレイン電流が所定の電流以上になると過電流検出信号を保持して出力するラッチ回路と、
前記過電流検出信号によって前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡して前記出力用ＭＯＳＦＥＴのゲート端子に印加される電圧をオフにする遮断用ＭＯＳＦＥＴと、
前記出力用ＭＯＳＦＥＴのソース端子と前記光起電力ダイオードの低電位側との間に設けられて、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子に印加した電圧をオフにするときに前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加する逆バイアス回路とを備え、
前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに通電を遮断されて逆起電力が発生することによって、前記出力用ＭＯＳＦＥＴのゲート−ソース間容量を介して前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加する
ことを特徴とする過電流遮断機能半導体スイッチ。
【請求項３】
前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、通電を遮断されて逆起電力が発生することを特徴とする請求項２記載の過電流遮断機能半導体スイッチ。
【請求項４】
前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、通電を遮断されて逆起電力が発生し、前記逆起電力発生時に前記コイルの高電位側と前記出力用ＭＯＳＦＥＴのゲート端子とを短絡するスイッチ素子を有することを特徴とする請求項２記載の過電流遮断機能半導体スイッチ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、過電流検知すると半導体スイッチ素子をオフへ移行させる過電流遮断機能半導体スイッチに関するものである。
【０００２】
【従来の技術】
図９は従来の過電流遮断機能半導体スイッチの回路構成を示し、光起電力ダイオードＨＤ１は光信号を受光して光起電力を発生させるものであって、半導体スイッチ素子である出力用Ｎ型ＭＯＳＦＥＴＱ１は、ゲート端子を抵抗Ｒ２及びゲート電荷の放電方向に接続したダイオードＤ１の並列回路を介して光起電力ダイオードＨＤ１の高電位側に接続し、光起電力ダイオードＨＤ１が発生する光起電力をツェナダイオードＺＤ１のツェナ電圧にクランプした電圧によってオン・オフ駆動され、直流電圧Ｅ１に接続された負荷ＬＲ１を光信号に応じてオン・オフさせる。このとき、ターンオン時には、抵抗Ｒ２を介してゲートに電荷が蓄積され、ターンオフ時には、ダイオードＤ１を介してゲート端子から電荷を引き抜く。
【０００３】
直流電源Ｅ１の正極は、負荷ＬＲ１を介して出力用Ｎ型ＭＯＳＦＥＴＱ１のドレイン端子と接続し，直流電源Ｅ１の負極は、抵抗Ｒ１を介してＮ型ＭＯＳＦＥＴＱ１のソース端子と接続している。抵抗Ｒ１は出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流を検出するための電流検出素子である。抵抗Ｒ１の両端電圧は、Ｎ型ＭＯＳＦＥＴＱ３のゲート−ソース間に印加され、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断手段である遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
【０００４】
また、図９に示す過電流遮断機能半導体スイッチは、出力側に直流電源Ｅ１を接続した単一方向タイプであるが、図１０に示すように、出力側に交流電源Ｅ２を接続した双方向タイプにおいても、正方向用の出力用Ｎ型ＭＯＳＦＥＴＱ１ａ及び逆方向用の出力用Ｎ型ＭＯＳＦＥＴＱ１ｂと、正方向の電流検出用の抵抗Ｒ１ａ及び逆方向の電流検出用の抵抗Ｒ１ｂと、抵抗Ｒ１ａ及び抵抗Ｒ１ｂの各両端電圧によって駆動されるＮ型ＭＯＳＦＥＴＱ３ａ，Ｑ３ｂとを備えることによって、図９同様の過電流遮断機能を持たせることができる。
【０００５】
【発明が解決しようとする課題】
しかし、図９に示す従来の過電流遮断機能半導体スイッチは、過電流遮断動作の際、出力用Ｎ型ＭＯＳＦＥＴＱ１のオン状態からオフ状態へ移行するまでの時間は、遮断用Ｎ型ＭＯＳＦＥＴＱ２による出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート電荷引き抜き時間により大きく影響され、引き抜き時間が長ければ（過電流検知から遮断までの遮断時間が長ければ）、その間、出力用Ｎ型ＭＯＳＦＥＴＱ１には過電流が流れ続けて損失が大きくなり、熱破壊または劣化等の問題が出てくる。
【０００６】
本発明は、上記事由に鑑みてなされたものであり、その目的は、半導体スイッチ素子の過電流遮断動作が正常に動作した時、半導体スイッチ素子の制御端の電荷引き抜きを早めて高速にオフ状態に移行させる過電流遮断機能半導体スイッチを提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、光信号を受光して光起電力を発生する光起電力ダイオードと、ゲート端子に前記光起電力を印加されてオンすることによって前記光信号に応じて外部負荷をオン・オフする出力用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのソース電流またはドレイン電流を検出する電流検出素子と、前記電流検出素子が検出したソース電流またはドレイン電流が所定の電流以上になると過電流検出信号を保持して出力するラッチ回路と、前記過電流検出信号によって前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡して前記出力用ＭＯＳＦＥＴのゲート端子に印加される電圧をオフにする遮断用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのソース端子と前記光起電力ダイオードの低電位側との間に設けられて、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子に印加した電圧をオフにするときに前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加する逆バイアス回路とを備え、前記逆バイアス回路はコンデンサ及びツェナダイオードの並列回路を具備して、前記コンデンサは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して前記ツェナダイオードのツェナ電圧にまで充電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、前記出力用ＭＯＳＦＥＴのゲート−ソース間容量を介して放電され、前記コンデンサの放電時に前記コンデンサ及びツェナダイオードの並列回路の低電位側と前記出力用ＭＯＳＦＥＴのゲート端子とを短絡するスイッチ素子を有することを特徴とする。
【０００８】
請求項２の発明は、光信号を受光して光起電力を発生する光起電力ダイオードと、ゲート端子に前記光起電力を印加されてオンすることによって前記光信号に応じて外部負荷をオン・オフする出力用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのソース電流またはドレイン電流を検出する電流検出素子と、前記電流検出素子が検出したソース電流またはドレイン電流が所定の電流以上になると過電流検出信号を保持して出力するラッチ回路と、前記過電流検出信号によって前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡して前記出力用ＭＯＳＦＥＴのゲート端子に印加される電圧をオフにする遮断用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのソース端子と前記光起電力ダイオードの低電位側との間に設けられて、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子に印加した電圧をオフにするときに前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加する逆バイアス回路とを備え、前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに通電を遮断されて逆起電力が発生することによって、前記出力用ＭＯＳＦＥＴのゲート−ソース間容量を介して前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加することを特徴とする。
【０００９】
請求項３の発明は、請求項２の発明において、前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、通電を遮断されて逆起電力が発生することを特徴とする。
【００１０】
請求項４の発明は、請求項２の発明において、前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、通電を遮断されて逆起電力が発生し、前記逆起電力発生時に前記コイルの高電位側と前記出力用ＭＯＳＦＥＴのゲート端子とを短絡するスイッチ素子を有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１２】
（参考例１）
図１は本参考例の過電流遮断機能半導体スイッチの回路構成を示し、基本的な構成は従来例を示す図９と同様であり、同様の構成には同一の符号を付して説明は省略する。
【００１３】
本参考例においては、直流電源Ｅ１の負極側と電流検出用の抵抗Ｒ１との接続中点を、光起電力ダイオードＨＤ１の低電位側とは接続せずにＮ型ＭＯＳＦＥＴＱ３のソース端子と接続して、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子と光起電力ダイオードＨＤ１の低電位側との間に逆バイアス回路Ｂ１を設けた点が従来例と異なる。
【００１４】
次に本参考例の過電流遮断機能半導体スイッチの過電流遮断動作について説明する。
【００１５】
図１において、まず通常動作時には、光起電力ダイオードＨＤ１より抵抗Ｒ２を介して出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子に電力が供給される。そのとき、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間容量を介して逆バイアス回路Ｂ１にも電力が供給されて、電荷が蓄えられる。
【００１６】
そして過電流遮断動作時においては、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
【００１７】
このとき、逆バイアス回路Ｂ１に通常動作時に蓄積されていた電荷が、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子→出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のドレイン端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のソース端子の順に流れることによって、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間には逆バイアスが印加され、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲートに蓄積されている電荷が急速に引き抜かれて、出力用Ｎ型ＭＯＳＦＥＴＱ１のターンオフを高速に行って過電流を遮断するので、出力用Ｎ型ＭＯＳＦＥＴＱ１の熱破壊、劣化を防止することができる。
【００１８】
（参考例２）
図２は本参考例の過電流遮断機能半導体スイッチの回路構成を示し、基本的な構成は参考例１を示す図１と同様であり、同様の構成には同一の符号を付して説明は省略する。
【００１９】
本参考例においては、逆バイアス回路Ｂ１はコンデンサを備えており、そのコンデンサの充放電特性を利用して逆バイアスを生成している。
【００２０】
次に本参考例の過電流遮断機能半導体スイッチの過電流遮断動作について説明する。図２において、通常動作は参考例１と同様なので説明は省略する。
【００２１】
過電流遮断動作時においては、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
【００２２】
このとき、逆バイアス回路Ｂ１のコンデンサに通常動作時に蓄積されていた電荷が、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子→出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のドレイン端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のソース端子の順に流れることによって、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間には逆バイアスが印加され、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲートに蓄積されている電荷が急速に引き抜かれて、出力用Ｎ型ＭＯＳＦＥＴＱ１のターンオフを高速に行って過電流を遮断するので、出力用Ｎ型ＭＯＳＦＥＴＱ１の熱破壊、劣化を防止することができる。
【００２３】
（参考例３）
図３は本参考例の過電流遮断機能半導体スイッチの回路構成を示し、基本的な構成は参考例１を示す図１と同様であり、同様の構成には同一の符号を付して説明は省略する。
【００２４】
本参考例においては、逆バイアス回路Ｂ１はコンデンサＣ１とツェナダイオードＺＤ２との並列回路から構成されており、この並列回路の両端は、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子、及び光起電力ダイオードＨＤ１の低電位側に各々接続されている。
【００２５】
次に本参考例の過電流遮断機能半導体スイッチの過電流遮断動作について説明する。
【００２６】
図３において、まず通常動作時には、光起電力ダイオードＨＤ１の高電位側より抵抗Ｒ２を介して出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子に電力が供給される。そのとき、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間容量を介してコンデンサＣ１にも電力が供給されて、ツェナダイオードＺＤ２でクランプされる所定の電圧まで電荷が蓄えられる。
【００２７】
過電流遮断動作時においては、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
【００２８】
このとき、逆バイアス回路Ｂ１のコンデンサＣ１に通常動作時に蓄積されていた電荷が、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子→出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のドレイン端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のソース端子の順に流れる。したがって、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間にはツェナダイオードＺＤ２で決定される所定電圧の逆バイアスが印加され、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲートに蓄積されている電荷が急速に引き抜かれて、出力用Ｎ型ＭＯＳＦＥＴＱ１のターンオフを高速に行って過電流を遮断するので、出力用Ｎ型ＭＯＳＦＥＴＱ１の熱破壊、劣化を防止することができる。
【００２９】
（参考例４）
図４は本参考例の過電流遮断機能半導体スイッチの回路構成を示し、基本的な構成は参考例１を示す図１と同様であり、同様の構成には同一の符号を付して説明は省略する。
【００３０】
本参考例においては、逆バイアス回路Ｂ１は、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子と光起電力ダイオードＨＤ１の低電位側との間に接続されている抵抗Ｒ６及びダイオードＤ２の並列回路とコンデンサＣ１及びツェナダイオードＺＤ２の並列回路とＮ型ＭＯＳＦＥＴＱ６との直列回路と、光起電力ダイオードＨＤ１の高電位側とダイオードＤ２及びコンデンサＣ１の接続中点との間に接続された抵抗Ｒ５及びダイオードＤ３の直列回路とから構成される。
【００３１】
次に本参考例の過電流遮断機能半導体スイッチの過電流遮断動作について説明する。
【００３２】
図４において、まず通常動作時には、光起電力ダイオードＨＤ１の高電位側より抵抗Ｒ２を介して出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子に電力が供給される。それと同時に、Ｎ型ＭＯＳＦＥＴＱ６がオン状態であることから、光起電力ダイオードＨＤ１の高電位側から抵抗Ｒ５とダイオードＤ３とを介して、逆バイアス回路Ｂ１のコンデンサＣ１に電力が供給されて、ツェナダイオードＺＤ２のツェナ電圧まで電荷が蓄えられる。
【００３３】
過電流遮断動作時においては、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
【００３４】
このとき、ゲート端子をＮ型ＭＯＳＦＥＴＱ５のゲート端子に接続しているＮ型ＭＯＳＦＥＴＱ６がオフ状態となり、コンデンサＣ１に通常動作時に蓄積されていた電荷が、ダイオードＤ２→出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子→出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のドレイン端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のソース端子→Ｎ型ＭＯＳＦＥＴＱ６の寄生ダイオード（図示なし）の順に流れる。したがって、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間にはツェナダイオードＺＤ２で決定される所定電圧の逆バイアスが印加され、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲートに蓄積されている電荷が急速に引き抜かれて、出力用Ｎ型ＭＯＳＦＥＴＱ１のターンオフを高速に行って過電流を遮断するので、出力用Ｎ型ＭＯＳＦＥＴＱ１の熱破壊、劣化を防止することができる。
【００３５】
（実施形態１）
図５は本実施形態の過電流遮断機能半導体スイッチの回路構成を示し、基本的な構成は参考例１を示す図１と同様であり、同様の構成には同一の符号を付して説明は省略する。
【００３６】
本実施形態においては、逆バイアス回路Ｂ１は、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子と光起電力ダイオードＨＤ１の低電位側との間に接続されている抵抗Ｒ６及びダイオードＤ２の並列回路とコンデンサＣ１及びツェナダイオードＺＤ２の並列回路とＮ型ＭＯＳＦＥＴＱ６との直列回路と、光起電力ダイオードＨＤ１の高電位側とダイオードＤ２及びコンデンサＣ１の接続中点との間に接続された抵抗Ｒ５及びダイオードＤ３の直列回路と、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子とコンデンサＣ１の低電位側との間に接続されたＮ型ＭＯＳＦＥＴＱ７とから構成される。
【００３７】
次に本実施形態の過電流遮断機能半導体スイッチの過電流遮断動作について説明する。
【００３８】
図５において、まず通常動作時には、光起電力ダイオードＨＤ１の高電位側より抵抗Ｒ２を介して出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子に電力が供給される。それと同時に、Ｎ型ＭＯＳＦＥＴＱ６がオン状態であることから、光起電力ダイオードＨＤ１の高電位側から抵抗Ｒ５とダイオードＤ３とを介して、逆バイアス回路Ｂ１のコンデンサＣ１に電力が供給されて、ツェナダイオードＺＤ２のツェナ電圧まで電荷が蓄えられる。このとき、ベース端子を遮断用Ｎ型ＭＯＳＦＥＴＱ２のベース端子に接続しているＮ型ＭＯＳＦＥＴＱ７はオフ状態である。
【００３９】
過電流遮断動作時においては、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
このとき、ゲート端子をＮ型ＭＯＳＦＥＴＱ５のゲート端子に接続しているＮ型ＭＯＳＦＥＴＱ６がオフ状態となり、ゲート端子を遮断用Ｎ型ＭＯＳＦＥＴＱ２のゲート端子に接続しているＮ型ＮＯＳＦＥＴＱ７はオン状態となり、コンデンサＣ１に通常動作時に蓄積されていた電荷が、ダイオードＤ２→出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子→出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子→Ｎ型ＭＯＳＦＥＴＱ７のドレイン端子→Ｎ型ＭＯＳＦＥＴＱ７のソース端子の順に流れる。ここで、Ｎ型ＭＯＳＦＥＴＱ７のオン状態への移行によって、コンデンサＣ１の低電位側が、光起電力ダイオードＨＤ１の高電位側の電位にまでつり上げられるため、出力用Ｎ型ＮＯＳＦＥＴＱ１のゲート−ソース間には、光起電力ダイオードＨＤ１の高電位側の電位にツェナダイオードＺＤ２で決定される所定電圧が加わった逆バイアスが印加されることによって、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲートに蓄積されている電荷が参考例１乃至４に比べてより急速に引き抜かれ、出力用Ｎ型ＭＯＳＦＥＴＱ１のターンオフをより高速に行って過電流を遮断するので、出力用Ｎ型ＭＯＳＦＥＴＱ１の熱破壊、劣化を防止することができる。
【００４０】
（実施形態２）
図６は本実施形態の過電流遮断機能半導体スイッチの回路構成を示し、基本的な構成は参考例１を示す図１と同様であり、同様の構成には同一の符号を付して説明は省略する。
【００４１】
本実施形態においては、逆バイアス回路Ｂ１はコイルを備えており、そのコイルの逆起電力特性を利用して逆バイアスを生成している。
【００４２】
次に本実施形態の過電流遮断機能半導体スイッチの過電流遮断動作について説明する。
【００４３】
図６において、まず通常動作時には、光起電力ダイオードＨＤ１の高電位側より抵抗Ｒ２を介して出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子に電力が供給される。そのとき、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間容量を介して逆バイアス回路Ｂ１にも電力が供給されて、逆バイアス回路Ｂ１のコイルは通電状態となる。
【００４４】
過電流遮断動作時においては、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
【００４５】
このとき、逆バイアス回路Ｂ１のコイルに流れている電流も遮断されて、コイルに逆起電力が発生すると、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子→出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のドレイン端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のソース端子の順に電流が流れる。そして、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間には逆バイアスが印加され、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲートに蓄積されている電荷が急速に引き抜かれて、出力用Ｎ型ＭＯＳＦＥＴＱ１のターンオフを高速に行って過電流を遮断するので、出力用Ｎ型ＭＯＳＦＥＴＱ１の熱破壊、劣化を防止することができる。
【００４６】
（実施形態３）
図７は本実施形態の過電流遮断機能半導体スイッチの回路構成を示し、基本的な構成は実施形態２を示す図６と同様であり、同様の構成には同一の符号を付して説明は省略する。
【００４７】
本実施形態においては、逆バイアス回路Ｂ１は、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子と光起電力ダイオードＨＤ１の低電位側との間に接続されている抵抗Ｒ６及びダイオードＤ２の並列回路とＮ型ＭＯＳＦＥＴＱ６との直列回路と、Ｎ型ＭＯＳＦＥＴＱ６に並列に接続したコイルＬ１とダイオードＤ４との直列回路と、光起電力ダイオードＨＤ１の高電位側とコイルＬ１及びダイオードＤ４の接続中点との間に接続された抵抗Ｒ５及びダイオードＤ３の直列回路とから構成される。
【００４８】
次に本実施形態の過電流遮断機能半導体スイッチの過電流遮断動作について説明する。
【００４９】
図７において、まず通常動作時には、光起電力ダイオードＨＤ１の高電位側より抵抗Ｒ２を介して出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子に電力が供給される。それと同時に、Ｎ型ＭＯＳＦＥＴＱ６がオン状態であることから、光起電力ダイオードＨＤ１の高電位側から抵抗Ｒ５とダイオードＤ３とを介して、逆バイアス回路Ｂ１のコイルＬ１に電力が供給されて、通電状態となる。
【００５０】
過電流遮断動作時においては、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
【００５１】
このとき、ゲート端子をＮ型ＭＯＳＦＥＴＱ５のゲート端子に接続しているＮ型ＭＯＳＦＥＴＱ６がオフ状態となり、コイルＬ１に流れている電流が遮断されてコイルＬ１の両端に発生した逆起電力によって、ダイオードＤ２→出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子→出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のドレイン端子→遮断用Ｎ型ＭＯＳＦＥＴＱ２のソース端子→ダイオードＤ４の順に電流が流れる。そして、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート−ソース間にはコイルＬ１の両端に発生する逆起電力による逆バイアスが印加されることによって、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲートに蓄積されている電荷が急速に引き抜かれ、出力用Ｎ型ＭＯＳＦＥＴＱ１のターンオフを高速に行って過電流を遮断するので、出力用Ｎ型ＭＯＳＦＥＴＱ１の熱破壊、劣化を防止することができる。
【００５２】
（実施形態４）
図８は本実施形態の過電流遮断機能半導体スイッチの回路構成を示し、基本的な構成は実施形態２を示す図６と同様であり、同様の構成には同一の符号を付して説明は省略する。
【００５３】
本実施形態においては、逆バイアス回路Ｂ１は、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子と光起電力ダイオードＨＤ１の低電位側との間に接続されている抵抗Ｒ６及びダイオードＤ２の並列回路とＮ型ＭＯＳＦＥＴＱ６との直列回路と、光起電力ダイオードＨＤ１の高電位側とダイオードＤ２及びＮ型ＭＯＳＦＥＴの接続中点との間に接続された抵抗Ｒ５、ダイオードＤ３及びコイルＬ１の直列回路と、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子とコイルＬ１及びダイオードＤ３の接続中点との間に接続されたＮ型ＭＯＳＦＥＴＱ７とから構成される。
【００５４】
次に本実施形態の過電流遮断機能半導体スイッチの過電流遮断動作について説明する。
【００５５】
図８において、まず通常動作時には、光起電力ダイオードＨＤ１の高電位側より抵抗Ｒ２を介して出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子に電力が供給される。それと同時に、Ｎ型ＭＯＳＦＥＴＱ６がオン状態であることから、光起電力ダイオードＨＤ１の高電位側から抵抗Ｒ５とダイオードＤ３とを介して、逆バイアス回路Ｂ１のコイルＬ１に電力が供給されて、通電状態となる。
【００５６】
過電流遮断動作時においては、出力用Ｎ型ＭＯＳＦＥＴＱ１のソース電流が所定の電流以上となって、抵抗Ｒ１の両端電圧がＮ型ＭＯＳＦＥＴＱ３のオンしきい値を超えると過電流と判断され、Ｎ型ＭＯＳＦＥＴＱ３はオンに移行する。Ｎ型ＭＯＳＦＥＴＱ３がオフからオンに移行すると、光起電力ダイオードＨＤ１に並列に接続された抵抗Ｒ３とＮ型ＭＯＳＦＥＴＱ４との直列回路、及び抵抗Ｒ４とＮ型ＭＯＳＦＥＴＱ５との直列回路からなるラッチ回路では、Ｎ型ＭＯＳＦＥＴＱ５のゲート端子であるＡ２点の電位は低電位側に移行し、Ｎ型ＭＯＳＦＥＴＱ４のゲート端子であるＡ１点の電位は高電位側に移行して、Ｎ型ＭＯＳＦＥＴＱ５はオフ状態、Ｎ型ＭＯＳＦＥＴＱ４はオン状態となって遮断用Ｎ型ＭＯＳＦＥＴＱ２をオン状態に保持し、遮断用Ｎ型ＭＯＳＦＥＴＱ２は出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子と光起電力ダイオードＨＤ１の低電位側との間を短絡するので、出力用Ｎ型ＭＯＳＦＥＴＱ１はゲート電圧が略０Ｖとなってオフ状態となり、過電流は遮断される。
【００５７】
このとき、ゲート端子をＮ型ＭＯＳＦＥＴＱ５のゲート端子に接続しているＮ型ＭＯＳＦＥＴＱ６がオフ状態となり、コイルＬ１に流れている電流が遮断されてコイルＬ１の両端に逆起電力が発生し、ゲート端子を遮断用Ｎ型ＭＯＳＦＥＴＱ２のゲート端子に接続しているＮ型ＮＯＳＦＥＴＱ７はオン状態となるので、コイルＬ１の両端に発生した逆起電力によって、ダイオードＤ２→出力用Ｎ型ＭＯＳＦＥＴＱ１のソース端子→出力用Ｎ型ＭＯＳＦＥＴＱ１のゲート端子→Ｎ型ＭＯＳＦＥＴＱ７のドレイン端子→Ｎ型ＭＯＳＦＥＴＱ７のソース端子の順に電流が流れる。ここで、Ｎ型ＭＯＳＦＥＴＱ７のオン状態への移行によって、コイルＬ１の高電位側が、光起電力ダイオードＨＤ１の高電位側の電位にまでつり上げられるため、出力用Ｎ型ＮＯＳＦＥＴＱ１のゲート−ソース間には、光起電力ダイオードＨＤ１の高電位側の電位にコイルＬ１の逆起電力が加わった逆バイアスが印加されることによって、出力用Ｎ型ＭＯＳＦＥＴＱ１のゲートに蓄積されている電荷が実施形態２、３に比べてより急速に引き抜かれ、出力用Ｎ型ＭＯＳＦＥＴＱ１のターンオフをより高速に行って過電流を遮断するので、出力用Ｎ型ＭＯＳＦＥＴＱ１の熱破壊、劣化を防止することができる。
【００５８】
【発明の効果】
請求項１の発明は、光信号を受光して光起電力を発生する光起電力ダイオードと、ゲート端子に前記光起電力を印加されてオンすることによって前記光信号に応じて外部負荷をオン・オフする出力用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのソース電流またはドレイン電流を検出する電流検出素子と、前記電流検出素子が検出したソース電流またはドレイン電流が所定の電流以上になると過電流検出信号を保持して出力するラッチ回路と、前記過電流検出信号によって前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡して前記出力用ＭＯＳＦＥＴのゲート端子に印加される電圧をオフにする遮断用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのソース端子と前記光起電力ダイオードの低電位側との間に設けられて、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子に印加した電圧をオフにするときに前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加する逆バイアス回路とを備え、前記逆バイアス回路はコンデンサ及びツェナダイオードの並列回路を具備して、前記コンデンサは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して前記ツェナダイオードのツェナ電圧にまで充電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、前記出力用ＭＯＳＦＥＴのゲート−ソース間容量を介して放電され、前記コンデンサの放電時に前記コンデンサ及びツェナダイオードの並列回路の低電位側と前記出力用ＭＯＳＦＥＴのゲート端子とを短絡するスイッチ素子を有するので、出力用ＭＯＳＦＥＴの過電流遮断動作が正常に動作した時、出力用ＭＯＳＦＥＴのソース端子には、光起電力ダイオードの高電位側の電位にツェナダイオードで決定される所定電圧が加わった逆バイアスが印加されることによって、出力用ＭＯＳＦＥＴのゲートに蓄積されている電荷がより急速に引き抜かれ、出力用ＭＯＳＦＥＴのターンオフをより高速に行って出力用ＭＯＳＦＥＴの熱破壊、劣化を防止することができるという効果がある。
【００５９】
請求項２の発明は、光信号を受光して光起電力を発生する光起電力ダイオードと、ゲート端子に前記光起電力を印加されてオンすることによって前記光信号に応じて外部負荷をオン・オフする出力用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのソース電流またはドレイン電流を検出する電流検出素子と、前記電流検出素子が検出したソース電流またはドレイン電流が所定の電流以上になると過電流検出信号を保持して出力するラッチ回路と、前記過電流検出信号によって前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡して前記出力用ＭＯＳＦＥＴのゲート端子に印加される電圧をオフにする遮断用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのソース端子と前記光起電力ダイオードの低電位側との間に設けられて、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子に印加した電圧をオフにするときに前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加する逆バイアス回路とを備え、前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに通電を遮断されて逆起電力が発生することによって、前記出力用ＭＯＳＦＥＴのゲート−ソース間容量を介して前記出力用ＭＯＳＦＥＴのゲート端子に逆バイアスを印加するので、出力用ＭＯＳＦＥＴの過電流遮断動作が正常に動作した時、コイルの逆起電力を利用して、ＭＯＳＦＥＴのゲート端子の電荷引き抜きを早めて高速にオフ状態に移行させて、出力用ＭＯＳＦＥＴの熱破壊、劣化を防止することができるという効果がある。
【００６０】
請求項３の発明は、請求項２の発明において、前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、通電を遮断されて逆起電力が発生するので、請求項２と同様の効果を得ることができる。
【００６１】
請求項４の発明は、請求項２の発明において、前記逆バイアス回路はコイルを備え、前記コイルは、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を開放しているときに、前記光起電力によって抵抗を介して通電され、前記遮断用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲート端子と前記光起電力ダイオードの低電位側との間を短絡したときに、通電を遮断されて逆起電力が発生し、前記逆起電力発生時に前記コイルの高電位側と前記出力用ＭＯＳＦＥＴのゲート端子とを短絡するスイッチ素子を有するので、出力用ＭＯＳＦＥＴのソース端子には、光起電力ダイオードの高電位側の電位にコイルの逆起電力が加わった逆バイアスが印加されることによって、出力用ＭＯＳＦＥＴのゲートに蓄積されている電荷が請求項３に比べてより急速に引き抜かれ、出力用ＭＯＳＦＥＴのターンオフをより高速に行って出力用ＭＯＳＦＥＴの熱破壊、劣化を防止することができるという効果がある。
【図面の簡単な説明】
【図１】  本発明の参考例１を示す図である。
【図２】  本発明の参考例２を示す図である。
【図３】  本発明の参考例３を示す図である。
【図４】  本発明の参考例４を示す図である。
【図５】  本発明の実施形態１を示す図である。
【図６】  本発明の実施形態２を示す図である。
【図７】  本発明の実施形態３を示す図である。
【図８】  本発明の実施形態４を示す図である。
【図９】  単一方向タイプの従来例を示す図である。
【図１０】  双方向タイプの従来例を示す図である。
【符号の説明】
Ｑ１  出力用Ｎ型ＭＯＳＦＥＴ
Ｑ２  遮断用Ｎ型ＭＯＳＦＥＴ
Ｑ３  Ｎ型ＭＯＳＦＥＴ
Ｒ１  抵抗
Ｂ１  逆バイアス回路
ＨＤ１  光起電力ダイオード
【図１】
0003915440.tif 000002
【図２】
0003915440.tif 000003
【図３】
0003915440.tif 000004
【図４】
0003915440.tif 000005
【図５】
0003915440.tif 000006
【図６】
0003915440.tif 000007
【図７】
0003915440.tif 000008
【図８】
0003915440.tif 000009
【図９】
0003915440.tif 000010
【図１０】
0003915440.tif 000011