(57)【特許請求の範囲】
【請求項１】
電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段と、前記極間に放電パルス電流を供給するスイッチング回路とを備える放電加工用電源装置において、
前記スイッチング回路は、
前記制御パルス信号を受けて、または、前記極間での放電開始の検出信号に応答して、所定パルス幅の第１駆動パルス信号を生成する駆動回路と前記第１駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子とを有する第１スイッチング回路と、
前記制御パルス信号を受けて前記第１駆動パルス信号のパルス幅よりも大きいパルス幅の第２駆動パルス信号を生成する駆動回路と前記第２駆動パルス信号に従って前記第１スイッチング回路の動作開始後に動作を開始し重複期間の経過後に動作を停止するスイッチング動作を行う低速動作に適したスイッチング素子とを有する第２スイッチング回路とで構成され、
前記高速動作に適したスイッチング素子と前記低速動作に適したスイッチング素子とは対応するダイオードを介して前記極間に対し並列に還流ループを形成するように接続されている
ことを特徴とする放電加工用電源装置。
【請求項２】
前記第１スイッチング回路は、前記極間での放電開始の検出信号に応答して動作する場合には、前記放電開始の検出信号が前記高速動作に適したスイッチング素子の制御端に直接印加されることを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項３】
前記第１スイッチング回路は、前記極間での放電開始の検出信号に応答して動作する場合には、
前記放電開始の検出信号を受けてパルス幅が互いに異なる前記第１駆動パルス信号を発生する複数の駆動回路と、
外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する前記第１駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択回路と、
を備えたことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項４】
前記第１スイッチング回路が前記極間での放電開始の検出信号に応答して動作する場合において、前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチング素子に対する駆動回路間で互いに異なる値に制御する構成を備えている、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項５】
前記パルス幅制御手段は、
前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動回路に与える第１設定手段と、
前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動回路に与える第２設定手段と、
を備えたことを特徴とする請求の範囲第４項に記載の放電加工用電源装置。
【請求項６】
前記パルス幅制御手段は、
第１パルス幅に設定した制御パルス信号を発生する第１設定手段と、
前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、
外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動回路に対して与えるそれぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段と、
を備えたことを特徴とする請求の範囲第４項に記載の放電加工用電源装置。
【請求項７】
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動回路は、
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第３設定手段を備え、前記放電開始の検出信号を受けて、前記第３設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、
ことを特徴とする請求の範囲第５項に記載の放電加工用電源装置。
【請求項８】
前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動回路は、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第２設定手段を備え、前記放電開始の検出信号を受けて、前記第２設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、
ことを特徴とする請求の範囲第６項に記載の放電加工用電源装置。
【請求項９】
前記第１スイッチング回路が前記制御パルス信号を受けて動作する場合において、
前記第１駆動パルス信号のパルス幅は、前記制御パルス信号のパルス幅よりも小さい固定のパルス幅であり、前記第２駆動パルス信号のパルス幅は、前記第１駆動パルス信号のパルス幅よりも大きい関係を維持して前記制御パルス信号のパルス幅を放電開始前に外部から変更設定する手段による操作によって変更設定できるようになっている、
ことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項１０】
前記第１スイッチング回路が前記制御パルス信号を受けて動作する場合において、
前記パルス幅制御手段は、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段と、前記第１パルス幅よりも大きい値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段とを備え、
前記スイッチング回路は、前記第１スイッチング回路の起動回路が前記第１パルス幅の制御パルス信号を受けて対応するパルス幅の前記第１駆動パルス信号を生成し、前記第２スイッチング回路の起動回路が前記第２パルス幅の制御パルス信号を受けて対応するパルス幅の前記第２駆動パルス信号を生成するように構成され、さらに、
前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、
前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第２パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第１パルス幅制御手段に出力指示を出す電流パルス選択手段と、
を備えたことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項１１】
前記第１スイッチング回路が前記制御パルス信号を受けて動作する場合において、
前記パルス幅制御手段は、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段と、前記第１パルス幅よりも大きい値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段とを備え、
前記スイッチング回路は、前記第１スイッチング回路の起動回路が前記第１パルス幅の制御パルス信号を受けて対応するパルス幅の前記第１駆動パルス信号を生成し、前記第２スイッチング回路の起動回路が前記第２パルス幅の制御パルス信号を受けて対応するパルス幅の前記第２駆動パルス信号を生成するように構成され、さらに、
前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、
前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記第２パルス幅制御手段に出力停止指示を出す電流パルス停止手段と、
を備えたことを特徴とする請求の範囲第１項に記載の放電加工用電源装置。
【請求項１２】
前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第１０または第１１項に記載の放電加工用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ワイヤ電極と他方の電極である被加工物との間（以下「極間」という）に放電を生じさせて被加工物をワイヤ放電加工するワイヤ放電加工装置で用いる放電加工用電源装置に関し、特に大電流かつ高周波数に対応したワイヤ放電加工を行うワイヤ放電加工装置で用いる放電加工用電源装置に関するものである。
【背景技術】
【０００２】
（ワイヤ放電加工に関する公知技術）
無負荷時間の長さに代表される極間の状態に応じて、大小電流パルスを極間に印加することで、ワイヤ断線を防止しながら高速にワイヤ放電加工が行えることは周知の技術である。一方、ワイヤ放電加工における繰り返し周波数は、６０ｋＨｚ〜１００ｋＨｚ程度であるが、大小２種類の電流パルスを印加した場合、各電流パルスの発生比率が例えば大電流パルスは５０%、小電流パルスは５０%程度となり、大電流パルスの繰り返し周波数は、３０〜５０ｋＨｚになる。
【０００３】
一般に、予備放電パルスの無負荷電圧の長さに応じて大小の各電流パルスの電流ピークを変更する場合には、電圧印加からの無負荷時間が２μｓ以内では小電流パルス（短絡、即放電）で制御し、電圧印加からの無負荷時間が２μｓ以上では大電流パルス（正常放電）で制御すると、正常放電の発生比率は、おおむね全パルス数の約１／２〜１／３程度の値となる。また、短絡や即放電では、スラッジの発生が加工液の流通の影響等によって時間集中や位置集中となりやすく、スラッジの発生が放電集中の場合には繰り返し周波数が高くなる。
【０００４】
（スイッチング素子に関する公知技術）
第１図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関する特性データの一覧を示す図である。第１図では、スイッチング素子として、３つの電界効果トランジスタ（以下「ＦＥＴ」という）１〜３と、１つの絶縁ゲートバイポーラトランジスタ（以下「ＩＧＢＴ」という）と、１つのＩＧＢＴモジュールとが示され、それぞれについて、「容量」「ゲート入力容量」「ターン・オン時間」「ターン・オフ時間」「最小パルス幅」が示されている。
【０００５】
スイッチング素子１（ＦＥＴ１）は、「容量」が５００Ｖ，３Ａ、「ゲート入力容量」が３３０ｐＦ、「ターン・オン時間」が２５ｎｓ、「ターン・オフ時間」が５０ｎｓ、「最小パルス幅」が７７ｎｓである。スイッチング素子２（ＦＥＴ２）は、「容量」が５００Ｖ，１０Ａ、「ゲート入力容量」が１０５０ｐＦ、「ターン・オン時間」が８５ｎｓ、「ターン・オフ時間」は１３５ｎｓ、「最小パルス幅」は２１０ｎｓである。スイッチング素子３（ＦＥＴ３）は、「容量」が５００Ｖ，３０Ａ、「ゲート入力容量」が２８００ｐＦ、「ターン・オン時間」が１７２ｎｓ、「ターン・オフ時間」は３００ｎｓ、「最小パルス幅」は４７２ｎｓである。
【０００６】
スイッチング素子４（ＩＧＢＴ）は、「容量」が６００Ｖ，７５Ａ、「ゲート入力容量」が４１００ｐＦ、「ターン・オン時間」が６００ｎｓ、「ターン・オフ時間」は８００ｎｓ、「最小パルス幅」は１４００ｎｓである。スイッチング素子５（ＩＧＢＴモジュール）は、「容量」が６００Ｖ，４００Ａ、「ゲート入力容量」が２００００ｐＦ、「ターン・オン時間」が７００ｎｓ、「ターン・オフ時間」は１１００ｎｓ、「最小パルス幅」は１８００ｎｓである。
【０００７】
一般的に、スイッチング素子は、定格電圧、定格電流の容量が大きくなるほどスイッチング応答時間が遅くなる傾向にある。そして、第１図に示すように、一般的に同じ定格電圧でも電流容量の小さいスイッチング素子の方がゲート入力容量が小さくなる傾向にある。つまり、駆動に必要な電力も少なくて済むようになってくるので、スイッチング素子の動作をより高速にすることができる。
【０００８】
スイッチング素子のうち、ＯＮ抵抗が小さく、発熱の少ない素子は、ゲート入力容量が大きいため、高速動作ができない。また、ゲート入力容量が小さく高速動作可能な素子は、ＯＮ抵抗が大きく最大電流容量が小さいことに加え、発熱量が大きいので、素子の冷却にコストがかかり、スペースが大きくなる等の問題がある。
【０００９】
（放電加工用電源装置の具体的な従来例）
第２図は、従来の放電加工用電源装置の構成例を示す回路図である。第３図は、第２図に示す加工放電用電源部１０１のスイッチング素子Ｓ１１ａ，Ｓ１１ｂを駆動制御する電源制御回路の構成を示すブロック図である。
【００１０】
第２図において、放電加工部１００には、ワイヤからなる電極Ｅと他方の電極である被加工物Ｗとが適宜な間隔を置いて対向配置されている。この放電加工部１００に対し、加工放電用電源部１０１と予備放電用電源部１０２とが設けられている。
【００１１】
加工放電用電源部１０１は、可変の直流電源Ｖ１１と、スイッチング素子（例えばＦＥＴ）Ｓ１１ａ，Ｓ１１ｂと、ダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４とを備えている。予備放電用電源部１０２は、可変の直流電源Ｖ２１と、スイッチング素子（例えばＦＥＴ）Ｓ２１と、抵抗器Ｒ２１と、ダイオードＤ２１，Ｄ２２とを備えている。
【００１２】
加工放電用電源部１０１では、直流電源Ｖ１１の正極端には、ダイオードＤ１１のカソード電極とスイッチング素子Ｓ１１ａのソース電極とが接続されている。また、直流電源Ｖ１１の負極端には、スイッチング素子Ｓ１１ｂのソース電極とダイオードＤ１２のアノード電極とが接続されている。
【００１３】
スイッチング素子Ｓ１１ａのドレイン電極は、ダイオードＤ１２のカソード電極とダイオードＤ１３のアノード電極とに接続され、ダイオードＤ１３のカソード電極は、被加工物Ｗに接続されている。ダイオードＤ１３のカソード電極と被加工物Ｗとの接続ラインには、浮遊インダクタンスＬ１１が存在している。
【００１４】
スイッチング素子Ｓ１１ｂのドレイン電極は、ダイオードＤ１１のアノード電極とダイオードＤ１４のカソード電極とに接続されている。ダイオードＤ１４のアノード電極と電極Ｅとの接続ラインには、浮遊インダクタンスＬ１２が存在している。
【００１５】
また、予備放電用電源部１０２では、直流電源Ｖ２１の正極端には、スイッチング素子Ｓ２１のソース電極が接続され、スイッチング素子Ｓ２１のドレイン電極は、抵抗器Ｒ２１を介してダイオードＤ２１のアノード電極に接続されている。ダイオードＤ２１のカソード電極は、被加工物Ｗに接続されている。ダイオードＤ２１のカソード電極と被加工物Ｗとの接続ラインには、浮遊インダクタンスＬ２１が存在している。
【００１６】
また、直流電源Ｖ２１の負極端には、ダイオードＤ２２のカソード電極が接続され、ダイオードＤ２２のアノード電極は、電極Ｅに接続されている。ダイオードＤ２２のアノード電極と電極Ｅとの接続ラインには、浮遊インダクタンスＬ２２が存在している。ダイオードＤ２１のカソード電極と被加工物Ｗとの接続ラインと、ダイオードＤ２２のアノード電極と電極Ｅとの接続ラインとの間には、浮遊容量Ｃ１１が存在している。
【００１７】
第３図に示すように、加工放電用電源部１０１のスイッチング素子Ｓ１１ａ，Ｓ１１ｂを駆動制御する電源制御回路は、電極Ｅと被加工物Ｗとの間である極間（Ｗ−Ｅ）１０５に放電電流が流れるのを検出する放電検出回路１３と、放電検出回路１３から開始指令パルス信号ＰＫを受ける発振制御回路１４と、発振制御回路１４から制御パルス信号ＰＣが並列に入力されるドライブ回路１５ａ，１５ｂとを備えている。スイッチング素子Ｓ１１ａ，Ｓ１１ｂは、ドライブ回路１５ａ，１５ｂから駆動パルス信号ＰＤを受けて極間（Ｗ−Ｅ）１０５に加工パルス信号ＰＳを印加するようになっている。
【００１８】
次に第２図〜第４図を参照して、従来の放電加工用電源装置の動作について説明する。
なお第４図は、第１図に示す従来の放電加工用電源装置の動作原理を説明する図である。
まず、第２図、第３図に示されている符号の意味を説明する。
【００１９】
第２図において、浮遊容量Ｃ１１から放電加工部１００に向かう電流ＩＷＥ１０は、放電開始電流である。加工放電用電源部１０１から放電加工部１００に向かう電流ＩＷＥ１１は、放電加工電流である。予備放電用電源部１０２から放電加工部１００に向かう電流ＩＷＥ２２は、放電維持電流である。被加工物Ｗから電極Ｅに向かう電流ＩＷＥは、極間電流である。また、ＶＷＥは、極間電圧である。
【００２０】
また、第３図において、ｔｋ，ｔｃ，ｔｄ，ｔｓは、それぞれ、各回路で入力を受けて所望の信号を発生出力する処理に要する時間（遅延時間）を示し、ｔｒは、それらを総和した遅延時間である。つまり、遅延時間ｔｒは、放電検出回路１３が放電加工部１００の極間（Ｗ−Ｅ）１０５での放電発生を検出してからスイッチング素子Ｓ１１ａ，Ｓ１１ｂが極間（Ｗ−Ｅ）１０５に加工パルスＰＳを印加できるまでの時間である。なお、極間（Ｗ−Ｅ）１０５は、以降、単に極間と表記する。
【００２１】
さて、第２図、第３図において、電極Ｅと被加工物Ｗとの間である極間が放電、短絡していない状態で、予備放電用電源部１００のスイッチング素子Ｓ２１がオンすると、直流電源Ｖ２１の電圧が極間に現れる。同時に、回路中の浮遊容量Ｃ１１は、直流電源Ｖ２１の電圧まで充電される。なお、電極Ｅと被加工物Ｗとの間の距離は、放電が発生するように、図示していない数値制御装置とサーボ駆動制御装置によって制御されている。
【００２２】
直流電源Ｖ２１の出力電圧によって極間に放電が発生すると、まず、回路中の浮遊容量Ｃ１１に蓄電されていた電荷が極間にコンデンサ放電され、放電開始電流ＩＷＥ１０が流れる。これによって、極間には導電路が形成される。この導電路を維持しておくためには、回路中の浮遊容量Ｃ１１の電荷が放電しきった後も極間に電流を流し続けておかなければならないので、スイッチング素子Ｓ２１はオンしたままにしておく。
【００２３】
その結果、直流電源Ｖ２１→スイッチング素子Ｓ２１→抵抗器Ｒ２１→ダイオードＤ２１→回路中の浮遊インダクタンスＬ２１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ２２→ダイオードＤ２２→直流電源Ｖ２１の経路で放電維持電流ＩＷＥ２２が流れ、極間に形成された導電路が維持される。このとき、放電維持電流ＩＷＥ２２は、抵抗器Ｒ２１を通して流れるので、放電維持電流ＩＷＥ２２の最大値は、抵抗器Ｒ２１によってＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１に制限される。したがって、この放電維持電流ＩＷＥ２２は、比較的電流値が小さく、加工エネルギーとしても弱いため、大電流の放電加工電流ＩＷＥ１１を流すための予備放電電流の役割を持っている。極間に流そうとする大電流の放電加工電流ＩＷＥ１１は、次のように放電検出回路１３が、放電発生と同時に極間に現れてくるこの放電維持電流ＩＷＥ２２によって放電発生を検知し、検知した時刻ｔ０からある時間ｔｒだけ遅れて極間に出力されるようになっている。
【００２４】
すなわち、放電検出回路１３は、極間に放電が発生したことによって極間電圧ＶＷＥが低下したことを検出し、発振制御回路１４に大電流出力の開始指令パルス信号ＰＫを出力する。発振制御回路１４は、極間の加工状態によって設定されるパルス幅の制御パルス信号ＰＣをドライブ回路１５ａ，１５ｂに出力する。ドライブ回路１５ａは、発振制御回路１４で設定されたパルス幅を持つ駆動パルス信号ＰＤによってスイッチング素子Ｓ１１ａをオン駆動する。同時に、ドライブ回路１５ｂは、同様に駆動パルス信号ＰＤによってスイッチング素子Ｓ１１ｂをオン駆動する。
【００２５】
ここで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂ，Ｓ２１が全てオン動作状態になると、電圧の異なる複数の直流電源が接続された回路が形成されることになる。この場合には、サージ電圧を含む電位差によって回路中の素子が破壊されるおそれがある。そこで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂをオンするときには、安全策としてスイッチング素子Ｓ２１はオフするようにする。
【００２６】
加工放電用電源部１０１では、スイッチング素子Ｓ１１ａ，Ｓ１１ｂが同時にオン動作することによって、直流電源Ｖ１１→スイッチング素子Ｓ１１ａ→ダイオードＤ１３→回路中の浮遊インダクタンスＬ１１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ１２→ダイオードＤ１４→スイッチング素子Ｓ１１ｂ→直流電源Ｖ１１の経路で大電流の放電加工電流ＩＷＥ１１が流れる。
【００２７】
ドライブ回路１５ａ，１５ｂは、発振制御回路１４からの制御パルス信号ＰＣが無くなると、それぞれスイッチング素子Ｓ１１ａ，Ｓ１１ｂをオフ駆動する。このとき、放電加工電流ＩＷＥ１１は、回路中の浮遊インダクタンスＬ１１，Ｌ１２の誘導作用により回路中を流れ続けようとする。その結果、回路中の浮遊インダクタンスＬ１１→被加工物Ｗ→電極Ｅ→回路中の浮遊インダクタンスＬ１２→ダイオードＤ１４→ダイオードＤ１１→直流電源Ｖ１１の経路で放電加工電流ＩＷＥ１１が直流電源Ｖ１１に帰還し、回生される。
【００２８】
次に、第４図において、極間電圧ＶＷＥ（１）は、スイッチング素子Ｓ２１（３）がオン動作することによってある電圧（直流電源Ｖ２１の電圧）になり、コンデンサＣ１１が充電される。放電開始時刻ｔ０にてコンデンサＣ１１の放電による放電開始電流ＩＷＥ１０（２）が流れ始めると、極電圧ＶＷＥ（１）は、低下を始める。また、放電維持電流ＩＷＥ２２（４）が、浮遊インダクタンスＬ２１，Ｌ２２の影響を受けてＶ２１／（Ｌ２１＋Ｌ２２）の立ち上がり傾きを持って流れ始める。
【００２９】
極間電圧ＶＷＥ（１）は、放電開始時刻ｔ０から時間ｔｋを経過した後のある時刻にて最低の放電電圧Ｖａに到達し、以降、その放電電圧Ｖａを維持する。放電維持電流ＩＷＥ２２（４）は、放電開始電流ＩＷＥ１０（２）がピーク値を過ぎた当たり（放電開始時刻ｔ０から時間ｔｋを経過した後のある時刻）にて、所定値（ＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１）に到達する。そして、放電開始時刻ｔ０から時間ｔｒを経過すると、スイッチング素子Ｓ１１ａ，Ｓ１１ｂであるスイッチング素子Ｓ１１（８）がオン動作を行うので、その時間ｔｒを経過するまで、スイッチング素子Ｓ２１（３）はオン動作状態を維持するようになっている。したがって、放電維持電流ＩＷＥ２２（４）は、スイッチング素子Ｓ２１（３）がオン動作をしている時間ｔｒ内、その所定値（ＩＷＥ２２（ｍａｘ）＝Ｖ２１／Ｒ２１）を維持する。
【００３０】
放電開始時刻ｔ０から時間ｔｋを経過したとき、放電検出回路１３が極間電圧ＶＷＥ（１）の所定値以下低下を検出して開始指令パルス信号ＰＫ（５）を発生する。この開始指令パルス信号ＰＫ（５）は、スイッチング素子Ｓ２１（３）がオン動作をしている時間ｔｒを大きく超えた時間内出力される。次いで、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ）を経過したとき、発振制御回路１４が制御パルス信号ＰＣ（６）を発生する。この制御パルス信号ＰＣ（６）は、時間（ｔｄ＋ｔｓ）の時間内出力される。
【００３１】
次いで、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ＋ｔｄ）を経過したとき、ドライブ回路１５ａ，１５ｂが駆動パルス信号ＰＤ（７）を発生する。この駆動パルス信号ＰＤ（７）の発生期間は、制御パルス信号ＰＣ（６）の発生期間と同じである。最後に、放電開始時刻ｔ０から時間（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ）を経過したとき、つまり、放電開始時刻ｔ０から時間ｔｒを経過したとき、スイッチング素子Ｓ１１ａ，Ｓ１１ｂであるスイッチング素子Ｓ１１（８）がオン動作を行い、加工パルス信号ＰＳが出力される。スイッチング素子Ｓ１１（８）がオン動作を行う期間は、駆動パルス信号ＰＤ（７）の発生期間と同じである。
【００３２】
スイッチング素子Ｓ１１（８）がオン動作を行うと、放電加工電流ＩＷＥ１１（９）が流れ始める。放電加工電流ＩＷＥ１１（９）は、浮遊インダクタンスＬ１１，Ｌ１２を通して流れるので、スイッチング素子Ｓ１１（８）がオン動作状態にある期間内、Ｖ１１／（Ｌ１１＋Ｌ１２）の傾きを持って上昇を続ける。通常、直流電源Ｖ１１の電圧の方が直流電源Ｖ２１の電圧よりも２〜３倍高いので、放電加工電流ＩＷＥ１１（９）の立ち上がりの傾きは、放電維持電流ＩＷＥ２２（４）の立ち上がりの傾きよりも急峻になる。放電加工電流ＩＷＥ１１（９）は、スイッチング素子Ｓ１１（８）がオフ動作を行うと、下降に転じる。
【００３３】
結局、極間電流ＩＷＥ（１０）は、ＩＷＥ＝ＩＷＥ１０＋ＩＷＥ２２＋ＩＷＥ１１となる。つまり、最初の放電開始電流 ＩＷＥ１０（２）と、最終的な大電流の放電加工電流ＩＷＥ１１（９）との時間差の間を、予備放電用電源部１０２から出力される放電維持電流ＩＷＥ２２（４）にてつなげている。これによって、極間電流ＩＷＥ（１０）が途切れることなく、極間の放電状態を維持しながら繰り返し放電加工が行えることになる。
【００３４】
ここで、スイッチング素子Ｓ１１ａ，Ｓ１１ｂとして、第１図に示したＦＥＴ２を使用した場合、放電開始時刻ｔ０から放電加工電流ＩＷＥ１１が極間に現れるまでの遅延時間ｔｒは、通常４１０ｎｓ程度である。また、放電開始電流ＩＷＥ１０のコンデンサ放電のパルス幅は、３６０ｎｓ程度である。この間の時間６０ｎｓは、このままでは放電が途切れる危険性があるが、前述のように放電維持電流ＩＷＥ２２が流れるので、極間電流ＩＷＥが途切れることはない。
【００３５】
【特許文献１】
特公平５−９２０９号公報
【特許文献２】
特開平１１−４８０３９号公報
【特許文献３】
特開昭６４−１１７１３号公報
【特許文献４】
特開平８−１１８１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
しかしながら、上述した従来の放電加工用電源装置では、放電維持電流ＩＷＥ２２の上限値が抵抗器Ｒ２１で制限されている。また、回路中の浮遊インダクタンスＬ２１，Ｌ２２によって過渡状態の初期段階では電流値が低い。そのために、放電発生後に形成された極間の導電路が維持できず、放電加工電流ＩＷＥ１１の投入に失敗することがあるという問題がある。
【００３７】
特に、大型のワイヤ放電加工装置では、当該ワイヤ放電加工装置内の放電加工部における極間と電源装置との距離が長くなるので、その間を結ぶ給電ケーブルも長くなる。その結果、回路中の浮遊インダクタンスが大きくなり、放電開始電流ＩＷＥ１０が消滅した後も放電維持電流ＩＷＥ２２が立ち上がってこない場合があるので、極間に形成されていた導電路が絶たれてしまうことが起こる。
【００３８】
また、抵抗器Ｒ２１においても抵抗巻線によるインダクタンス成分が存在し、必要な抵抗値を得るためにインダクタンスも大きくなる。このように、抵抗器のインダクタンスが大きくなる場合には、さらに放電維持電流ＩＷＥ２２の立ち上がりを妨げることになる。また、最初の放電開始電流ＩＷＥ１０は、コンデンサ放電による電流であり、実際には振動成分を含んでいる。そのため、予め放電維持電流ＩＷＥ２２の最大値を多少大きくしていたとしても、この振動の負側の成分によって放電維持電流ＩＷＥ２２が相殺されてしまい、極間に形成されていた導電路が絶たれてしまうこともある。
【００３９】
このように放電加工電流ＩＷＥ１１を投入する以前に放電開始電流ＩＷＥ１０によって確保された極間の導電路が絶たれてしまうと、予備放電電流である放電維持電流ＩＷＥ２２によって安定して放電加工電流ＩＷＥ１１を極間に供給するという作用が得られないので、放電加工においては様々な障害が発生する。
【００４０】
すなわち、極間の導電路が絶たれている状態では、加工放電電源部１０１の出力端が開放状態であるので、放電加工電流ＩＷＥ１１は流れない。この場合には正常な放電加工が行われない。このような状態の発生頻度が高くなると有効な放電回数が低下してしまう。その結果、本来得られるはずの加工速度が得られなかったり、それ以上の加工速度の向上を図ることができなくなってしまったりするという問題がある。
【００４１】
また、直流電源Ｖ１１の電圧は、短時間に大電流を出力するために、通常は直流電源Ｖ２１の電圧よりも２〜３倍程度高くしてあるが、極間に導電路がなく開放状態となった場合は、この直流電源Ｖ１１の高電圧が極間に印加された状態となる。その結果、この高電圧によって新たに放電が発生し、予備放電なく突然大電流が極間に流れることになる。その結果、ワイヤ電極が細い場合には断線することが起こる。ワイヤ電極に断線が発生しなくても加工面が粗くなって加工精度が悪化する原因となり、安定した放電加工特性を得ることができない等の問題がある。
【００４２】
上述のような問題については、例えば特許文献１（ワイヤカット放電加工装置用電源）においても同様の指摘がなされ、その解決策として、インダクタンスとコンデンサを直列接続した回路を極間と並列に設けて放電発生後の極間の導電路を維持し、すなわち放電状態を安定に持続させ、加工効率の低下を防止する技術が開示されている。しかしながら、この措置では、結果的に極間に余分なコンデンサを付加するので、例えば電源装置側からみた電気容量が回路中の浮遊容量と合わせて増大してしまい、出力電圧を極間に印加した場合の立ち上がり時定数が大きくなり、極間電圧の立ち上がりが遅くなってしまう。このため、放電を発生させるまでの電圧印加時間が長くなるので、有効な放電回数が減少し、加工効率が充分に向上できない欠点がある。
【００４３】
また、上記特許文献１に開示されたワイヤカット放電加工装置用電源では、付加するインダクタンスとコンデンサの値により、固有の振動周波数を得ているが、近年の放電加工用電源装置では、極間に印加する電圧の極性を交互に入れ替えて発振出力していく両極性タイプのものが主流となってきている。この場合には、付加されたコンデンサは、少なくとも電圧印加の発振周波数によって充放電動作を繰り返すことになる。高周波用途のコンデンサであっても誘電損失は存在する。したがって、上記特許文献１に開示された技術では、電圧印加の発振周波数に制限を加えるだけでなく、誘電損失よる発熱も伴い、供給エネルギーの損失も発生してしまう問題がある。
【００４４】
（この発明に対する先行例）
この発明は、高速加工に必要な大電流と高周波化とを両立可能に実現するものである。この点に関する先行例としては、例えば特許文献２（放電加工機の放電加工電源装置）、特許文献３（放電加工電源）および特許文献４（ワイヤ放電加工機の放電加工電源制御装置）を挙げることができる。
【００４５】
特許文献２（放電加工機の放電加工電源装置）と特許文献３（放電加工電源）とは、加工間隙に大電流を供給する技術を開示しているが、回路の効率や熱損失についての検討はなされていない。すなわち、大電流を供給した場合の熱損失やスイッチング効率を改善するために、電流容量の大きい低損失特性に優れるスイッチング素子を使用すると、ゲート入力容量が大きく、ターン電流の立ち上がり特性が悪化し、アーク切れが発生しやすくなり、ワイヤ断線が頻発するという問題がある。
【００４６】
また、特許文献４（ワイヤ放電加工機の放電加工電源制御装置）では、大中小の３種類の電流パルスを印加することで、ワイヤ断線の防止をより確実にする技術が開示されている。しかし、同一のスイッチング素子とドライブ回路とで構成しているため、例えば、φ０．３５等の太いワイヤ電極を使用する場合、電流ピークの増加に対応するためには、スイッチング素子の並列数を増やす必要があり、コストが増大する、電源装置の小型化が図れないという問題がある。
【００４７】
要するに、上記の先行例を含む従来例においては、大電流は供給できるが、放電周波数が高くなると、スイッチング素子のエネルギー損失が急激に増大し、スイッチング素子が熱破壊するという問題がある。もしくは、熱破壊はしなくとも、増大したスイッチングロスから素子を守るためには、熱変換装置の容量を極端に増やす必要があり、コストの低減や電源装置の小型化が図れないという問題がある。例えば、ＩＧＢＴ等の低損失で大電流供給に適したスイッチング素子は、繰り返し周波数の高い領域（例えば４０ｋＨｚ）では、使用が困難である。小電流容量スイッチング素子は、一般的にＯＮ抵抗が大きいため、ＯＮ時間が長くなると熱損失が極端に増え、放熱処理にコストがかかる。
【００４８】
この発明は、上記に鑑みてなされたもので、スイッチング回路を２種類の特性の異なるスイッチング回路によって構成し、これによって大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができ、併せてスイッチング素子の数や発熱量を少なくすることができる放電加工用電源装置を得ることを目的とする。
【課題を解決するための手段】
【００４９】
上述した目的を達成するために、この発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段と、前記極間に放電パルス電流を供給するスイッチング回路とを備える放電加工用電源装置において、前記スイッチング回路は、前記制御パルス信号を受けて、または、前記極間での放電開始の検出信号に応答して、所定パルス幅の第１駆動パルス信号を生成する駆動回路と前記第１駆動パルス信号に従ってスイッチング動作を行う高速動作に適したスイッチング素子とを有する第１スイッチング回路と、前記制御パルス信号を受けて前記第１駆動パルス信号のパルス幅よりも大きいパルス幅の第２駆動パルス信号を生成する駆動回路と前記第２駆動パルス信号に従って前記第１スイッチング回路の動作開始後に動作を開始し重複期間の経過後に動作を停止するスイッチング動作を行う低速動作に適したスイッチング素子とを有する第２スイッチング回路とで構成され、前記高速動作に適したスイッチング素子と前記低速動作に適したスイッチング素子とは対応するダイオードを介して前記極間に対し並列に還流ループを形成するように接続されていることを特徴とする。
【００５０】
この発明によれば、高速動作に適したスイッチング素子を含む第１スイッチング回路と、低速動作に適したスイッチング素子を含む第２スイッチング回路とを同一放電電流パルス発生期間内で、放電電流が継続するように順次駆動することができるので、大電流かつ高周波の間欠放電電流を発生することができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。また、第１スイッチング回路は、極間での放電開始の検出信号に応答して動作する場合には、制御パルス信号を発生する処理時間分、第２スイッチング回路よりも速くスイッチングを行う。したがって、より高速の動作を実現することができる。
【００５３】
つぎの発明は、上記の発明において、前記第１スイッチング回路は、前記極間での放電開始の検出信号に応答して動作する場合には、前記放電開始の検出信号が前記高速動作に適したスイッチング素子の制御端に直接印加されることを特徴とする。
【００５４】
この発明によれば、第１スイッチング回路では、スイッチング素子の駆動手段を省略することができ、構成の簡素化が図れる。
【００５５】
つぎの発明は、上記の発明において、前記第１スイッチング回路は、前記極間での放電開始の検出信号に応答して動作する場合には、前記放電開始の検出信号を受けてパルス幅が互いに異なる前記第１駆動パルス信号を発生する複数の駆動回路と、外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する前記第１駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択回路とを備えたことを特徴とする。
【００５６】
この発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変制御することができる。
【００５７】
つぎの発明は、上記の発明において、前記第１スイッチング回路が前記極間での放電開始の検出信号に応答して動作する場合において、前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第２スイッチング回路において対向するスイッチング素子に対する駆動回路間で互いに異なる値に制御する構成を備えていることを特徴とする。
【００５８】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用いて、間欠放電１パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現することができる。したがって、大電流を必要とする太線ワイヤ電極を用いたワイヤ放電加工が可能となる。
【００５９】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチング素子の一方が導通状態になる期間を与える第１パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動回路に与える第１設定手段と、前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第１パルス幅とは異なる値の第２パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動回路に与える第２設定手段とを備えたことを特徴とする。
【００６０】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発生することができる。
【００６１】
つぎの発明は、上記の発明において、前記パルス幅制御手段は、第１パルス幅に設定した制御パルス信号を発生する第１設定手段と、前記第１パルス幅を延長した第２パルス幅の制御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動回路に対して与えるそれぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第１パルス幅を持つ制御パルス信号と前記第２パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備えたことを特徴とする。
【００６２】
この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子に対し、外部からの指令に従って、異なるパルス幅の制御パルス信号を与えることができる。
【００６３】
つぎの発明は、上記の発明において、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動回路は、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第３設定手段を備え、前記放電開始の検出信号を受けて、前記第３設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。
【００６４】
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
【００６５】
つぎの発明は、上記の発明において、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動回路は、前記第１スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第２設定手段を備え、前記放電開始の検出信号を受けて、前記第２設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。
【００６６】
この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
【００６７】
つぎの発明は、上記の発明において、前記第１スイッチング回路が前記制御パルス信号を受けて動作する場合において、前記第１駆動パルス信号のパルス幅は、前記制御パルス信号のパルス幅よりも小さい固定のパルス幅であり、前記第２駆動パルス信号のパルス幅は、前記第１駆動パルス信号のパルス幅よりも大きい関係を維持して前記制御パルス信号のパルス幅を放電開始前に外部から変更設定する手段による操作によって変更設定できるようになっていることを特徴とする。
【００６８】
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することによって低速動作に適するスイッチング素子のオン動作時間を外部から任意に設定することができる。
【００６９】
つぎの発明は、上記の発明において、前記第１スイッチング回路が前記制御パルス信号を受けて動作する場合において、前記パルス幅制御手段は、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段と、前記第１パルス幅よりも大きい値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段とを備え、前記スイッチング回路は、前記第１スイッチング回路の起動回路が前記第１パルス幅の制御パルス信号を受けて対応するパルス幅の前記第１駆動パルス信号を生成し、前記第２スイッチング回路の起動回路が前記第２パルス幅の制御パルス信号を受けて対応するパルス幅の前記第２駆動パルス信号を生成するように構成され、さらに、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第２パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第１パルス幅制御手段に出力指示を出す電流パルス選択手段とを備えたことを特徴とする。
【００７０】
この発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチング回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【００７１】
つぎの発明は、上記の発明において、前記第１スイッチング回路が前記制御パルス信号を受けて動作する場合において、前記パルス幅制御手段は、第１パルス幅の制御パルス信号を発生する第１パルス幅制御手段と、前記第１パルス幅よりも大きい値の第２パルス幅の制御パルス信号を発生する第２パルス幅制御手段とを備え、前記スイッチング回路は、前記第１スイッチング回路の起動回路が前記第１パルス幅の制御パルス信号を受けて対応するパルス幅の前記第１駆動パルス信号を生成し、前記第２スイッチング回路の起動回路が前記第２パルス幅の制御パルス信号を受けて対応するパルス幅の前記第２駆動パルス信号を生成するように構成され、さらに、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記第２パルス幅制御手段に出力停止指示を出す電流パルス停止手段とを備えたことを特徴とする。
【００７２】
この発明によれば、大電流を印加する正常放電時では、高速動作に適したスイッチング回路と低速動作に適したスイッチング回路の両回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路のみを動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【００７３】
つぎの発明は、上記の発明において、前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする。
【００７４】
この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部から任意に設定することができる。
【発明の効果】
【００７５】
この発明によれば、大電流かつ高周波の間欠放電電流を発生することができるので、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。また、第１スイッチング回路は、極間での放電開始の検出信号に応答して動作する場合には、制御パルス信号を発生する処理時間分、第２スイッチング回路よりも速くスイッチングを行うので、より高速の動作を実現することができる。
【００７７】
つぎの発明によれば、第１スイッチング回路では、スイッチング素子の駆動手段を省略することができ、構成の簡素化が図れる。
【００７８】
つぎの発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変制御することができる。
【００７９】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用いて、間欠放電１パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現することができる。したがって、大電流を必要とする太線ワイヤ電極を用いたワイヤ放電加工が可能となる。
【００８０】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発生することができる。
【００８１】
つぎの発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子に対し、外部からの指令に従って、異なるパルス幅の制御パルス信号を与えることができる。
【００８２】
つぎの発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
【００８３】
つぎの発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。
【００８４】
つぎの発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することによって低速動作に適するスイッチング素子のオン動作時間を外部から任意に設定することができる。
【００８５】
つぎの発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチング回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【００８６】
つぎの発明によれば、大電流を印加する正常放電時では、高速動作に適したスイッチング回路と低速動作に適したスイッチング回路の両回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路のみを動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（例えばＩＧＢＴ等）が使用できる。
【００８７】
つぎの発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部から任意に設定することができる。
【発明を実施するための最良の形態】
【００８８】
以下に図面を参照して、この発明にかかる放電加工用電源装置の好適な実施の形態を詳細に説明する。
【００８９】
実施の形態１．
第５図は、この発明の実施の形態１である放電加工用電源装置の主な構成を示す回路図である。第６図は、第５図に示す放電加工用電源装置のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図である。
【００９０】
第５図において、電極Ｅと被加工物Ｗは、放電加工部に適宜な間隔を置いて配置されている。電極Ｅと被加工物Ｗとの間には、放電開始時に外部から直流電圧（極間電圧）が印加できるようになっている。なお、電極Ｅと被加工物Ｗとの間には、浮遊容量Ｃ１が存在している。
【００９１】
この電極Ｅと被加工物Ｗとに対し、可変の直流電源Ｖ１と、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂと、ダイオードＤ１，Ｄ２とが配置されている。ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂには、大電流・低損失に適した素子（例えばＩＧＢＴ）が用いられる。すなわち、スイッチング素子Ｓ１ａ，Ｓ１ｂは、請求項１における第２スイッチング回路でのスイッチング素子に対応している。また、スイッチング素子Ｓ２ａ，Ｓ２ｂには、高速動作に適した素子（例えばＦＥＴ）が用いられる。すなわち、スイッチング素子Ｓ２ａ，Ｓ２ｂは、請求項１における第１スイッチング回路でのスイッチング素子に対応している。
【００９２】
直流電源Ｖ１の正極端には、並列接続されたスイッチング素子Ｓ２ａ，Ｓ１ａの一方の信号電極とダイオードＤ２のカソード電極とが接続されている。また、直流電源Ｖ１の負極端には、並列接続されたスイッチング素子Ｓ１ｂ，Ｓ２ｂの一方の信号電極とダイオードＤ１のアノード電極とが接続されている。
【００９３】
並列接続されたスイッチング素子Ｓ２ａ，Ｓ１ａの他方の信号電極は、ダイオードＤ１のカソード電極と共に被加工物Ｗに接続されている。この接続ラインには浮遊インダクタンスＬ１が存在している。また、並列接続されたスイッチング素子Ｓ１ｂ，Ｓ２ｂの他方の信号電極は、ダイオードＤ２のアノード電極と共に電極Ｅに接続されている。この接続ラインには浮遊インダクタンスＬ２が存在している。
【００９４】
第６図に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ、Ｓ２ｂを駆動制御する電源制御回路は、電極Ｅと被加工物Ｗとの間である極間（Ｗ−Ｅ）１０５に放電電流が流れるのを検出する放電検出回路３と、放電検出回路３から開始指令パルス信号ＰＫを受ける発振制御回路４と、発振制御回路４から制御パルス信号ＰＣが並列に入力されるドライブ回路５ａ，５ｂ，６ａ，６ｂとを備えている。スイッチング素子Ｓ１ａ，Ｓ１ｂは、ドライブ回路５ａ，５ｂから駆動パルス信号ＰＤ１を受けて、またスイッチング素子Ｓ２ａ、Ｓ２ｂは、ドライブ回路６ａ，６ｂから駆動パルス信号ＰＤ２を受けて、それぞれ極間（Ｗ−Ｅ）１０５に加工パルス信号ＰＳを印加するようになっている。ここで、発振制御回路４は、請求項１におけるパルス幅制御手段に対応している。また、ドライブ回路５（ａ，ｂ）及びスイッチング素子Ｓ１（ａ，ｂ）は、全体として請求項１における第２スイッチング回路に対応し、ドライブ回路６（ａ，ｂ）及びスイッチング素子Ｓ２（ａ，ｂ）は、全体として請求項１における第１スイッチング回路に対応している。
【００９５】
放電検出回路３は、例えば基準電圧２１と、コンパレータ２２と、極間電圧ＶＷＥを分圧する抵抗素子２３，２４の直列回路とを備えている。抵抗素子２３，２４の直列回路での分圧電圧をコンパレータ２２の正相入力端（＋）に与え、基準電圧２１をコンパレータ２２の逆相入力端（−）に与え、極間電圧ＶＷＥが初期値から基準電圧２１以下に降下したとき、コンパレータ２２の出力レベルが反転することで極間での放電開始を検出する。
【００９６】
ドライブ回路５ａ，５ｂは、例えば、制御パルス信号ＰＣが入力されるバッファ２５と、バッファ２５の出力が抵抗素子２６を介して入力され２つトランジスタ２７，２８の直列回路からなるドライバと、ドライバの出力端とスイッチング素子Ｓ１ａ，Ｓ１ｂの制御端とを接続する抵抗素子２９とで構成される。ドライブ回路６ａ，６ｂは、例えば、制御パルス信号ＰＣが入力されるバッファ３０と、バッファ３０の出力端とスイッチング素子Ｓ２ａ，Ｓ２ｂの制御端とを接続する抵抗素子３１とで構成される。
【００９７】
次に、第５図〜第９図を参照して、実施の形態１による放電加工用電源装置の動作について説明する。なお、第７図は、第６図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第８図は、第６図に示す電源制御回路による放電加工用電源装置の各部の動作波形を示す図である。第９図は、第１図に示したスイッチング素子を用いた場合の発熱量と加工速度との関係を説明する図である。
【００９８】
まず、第５図、第６図に示されている符号の意味を説明する。第５図において、浮遊容量Ｃ１から被加工物Ｗに向かう電流ＩＷＥ０は、放電開始電流である。スイッチング素子Ｓ１ａ（Ｓ１ｂ）を一方の信号電極から他方の信号電極に向かう電流ＩＷＥ１は、放電加工電流である。スイッチング素子Ｓ２ａ（Ｓ２ｂ）を一方の信号電極から他方の信号電極に向かう電流ＩＷＥ２は、放電維持電流である。被加工物Ｗから電極Ｅに向かう電流ＩＷＥは、極間電流である。また、ＶＷＥは、極間電圧である。
【００９９】
また、第６図において、ｔｋ，ｔｃ，ｔｄは、それぞれ各回路にて入力を受けて所望の信号を発生出力する処理に要する時間（遅延時間）を示している。ｔｓ１は、スイッチング素子Ｓ１ａ，Ｓ１ｂでの遅延時間を示している。ｔｓ２は、スイッチング素子Ｓ１ａ，Ｓ１ｂでの遅延時間を示している。ｔｒ１は、放電が発生した時点（時刻ｔ０）から大電流の放電加工電流ＩＷＥ１が極間に現れるまでの遅延時間である。ｔｒ２は、放電が発生した時点（時刻ｔ０）から放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間である。
【０１００】
さて、第５図〜第７図において、極間に図示していない別の電源装置から所定の極間電圧ＶＷＥを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量Ｃ１によるコンデンサ放電が発生し、放電開始電流 ＩＷＥ０が極間に現れる。極間電圧ＶＷＥは、急激に低下し、放電開始時刻ｔ０から時間ｔｋ経過後に最低の放電電圧Ｖａで安定する（第７図（１））。
【０１０１】
放電検出回路３は、極間電圧ＶＷＥが基準電圧２１よりも低くなることをコンパレータ２１によって検出して極間に放電が発生したことを検知すると、その検知した時点（放電開始時刻ｔ０）から遅延時間ｔｋ後に発振制御回路４に発振開始指令パルス信号ＰＫを出力する。発振開始指令パルス信号ＰＫは、極間電圧ＶＷＥが消滅するまでの間出力される（第７図（２））。発振制御回路４は、発振開始指令パルス信号ＰＫを受けて、極間の加工状態によって予め設定されているパルス幅の制御パルス信号ＰＣを遅延時間ｔｃ後にドライブ回路５ａ，５ｂ，６ａ，６ｂに出力する（第７図（３））。
【０１０２】
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する（第７図（４））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期間ｔ１（ｏｎ）だけオン動作状態になる（第７図（５））。スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ１（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終了と同時に下降に転ずる（第７図（８））。
【０１０３】
また、ドライブ回路６ａ，６ｂは、遅延時間ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第７図（６））。スイッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）だけオン動作状態になる（第７図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＷＥ２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ２（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降に転ずる（第７図（８））。
【０１０４】
ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂは、大電流・低損失に適した素子であるので遅延時間ｔｓ１は大きく、オン動作状態にある期間（ｔ１（ｏｎ））も大きくする必要がある。一方、スイッチング素子Ｓ２ａ，Ｓ２ｂは、高速動作に適した素子であるので、遅延時間ｔｓ１は小さく、オン動作状態にある期間（ｔ２（ｏｎ））も小さくてよい。したがって、第７図（５）（７）に示すように、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、ｔｓ１＞ｔｓ２となっている。
【０１０５】
また、第７図（４）（６）に示すように、駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、ＰＤ１＞ＰＤ２となっている。なお、第７図（４）では、駆動パルス信号ＰＤ１のパルス幅は、発振制御回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているとしているが、終了時刻は外部から変更設定できるようになっている。一方、駆動パルス信号ＰＤ２のパルス幅は、その役割から制御パルス信号ＰＣのパルス幅よりも小さい固定値を用いてよい。これは、請求項１０に対応している。
【０１０６】
その結果、第７図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過後にスイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電流ＩＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従来例で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
【０１０７】
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時間位置と大きさを調節することによって、第７図（８）に示すように放電維持電流ＩＷＥ２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができる。
【０１０８】
第８図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示されている。第８図において、所定の極間電圧ＶＷＥが極間に印加されると（１）、放電開始電流ＩＷＥ０が流れ（２）、放電検出回路３が極間電圧ＶＷＥの低下を検出した放電開始時刻ｔ０に開始指令パルス信号ＰＫを出力する（３）。放電開始時刻ｔ０から時間ｔｒ２を経過した時点は放電開始電流ＩＷＥ０がピーク値を過ぎた当たりになっている（９）。
【０１０９】
放電開始時刻ｔ０から時間ｔｒ２を経過した時点で、スイッチング素子Ｓ２ａ，Ｓ２ｂが駆動パルス信号ＰＤ２によって一定期間ｔ２（ｏｎ）だけオン動作状態になり（４）、放電維持電流ＩＷ２が流れる（５）。この放電維持電流ＩＷ２は、放電開始電流ＩＷＥ０がピーク値を過ぎてある値に降下した当たりで放電開始電流ＩＷＥ０と入れ替わる形で流れ始める（９）。
【０１１０】
発振制御回路４が出力する制御パルス信号ＰＣは、予め設定したパルス幅を持ち（６）、駆動パルス信号ＰＤ１はそれと同じパルス幅を持って発生する（７）。放電開始時刻ｔ０から時間ｔｒ１を経過した時点で、スイッチング素子Ｓ１ａ，Ｓ１ｂが駆動パルス信号ＰＤ１によって一定期間ｔ１（ｏｎ）だけオン動作状態になり（７）、大電流の放電加工電流ＩＷ１が流れる（８）。この放電加工電流ＩＷ１は、放電維持電流ＩＷ２が下降に転じた当たりで放電維持電流ＩＷ２と入れ替わる形で流れ始める（９）。
【０１１１】
第８図（９）に示すように、極間電流ＩＷＥは、従来例と同様に（第４図（１０）参照）、ＩＷＥ＝ＩＷＥ０＋ＩＷＥ２＋ＩＷＥ１となるが、相互の重なり部分が従来例よりも相当に増加している。したがって、極間電流ＩＷＥが途切れないようにすることができるだけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効率が向上することになる。
【０１１２】
ここで、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂに具体的な素子を適用して説明する。まず、スイッチング素子Ｓ１ａ，Ｓ１ｂには、大電流を流すために電流容量の大きな素子として、第１図に示すスイッチング素子ＩＧＢＴを選定したとすると、遅延時間ｔｓ１は、約６００ｎｓとなる。次に、スイッチング素子Ｓ２ａ，Ｓ２ｂは、次のようにして定める。
【０１１３】
すなわち、コンデンサ放電による放電開始電流ＩＷＥ０のパルス幅は、３６０ｎｓ程度である。放電開始時刻ｔ０から放電維持電流ＩＷＥ２が極間に現れるまでの遅延時間ｔｒ２は、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図に示すスイッチング素子ＦＥＴ２を使用すると、従来例と同様に４１０ｎｓ程度である。この値は、放電開始電流ＩＷＥ０のパルス幅よりも大きい。これでは、極間電流に途切れが生ずる。
【０１１４】
そこで、スイッチング素子Ｓ２ａ，Ｓ２ｂには、放電を維持できる電流だけを流すために、電流容量の小さい素子として、第１図に示すスイッチング素子１（ＦＥＴ１）を選定する。この場合の遅延時間ｔｓ２は、ＦＥＴ２のそれよりも６０ｎｓ短い約２５ｎｓとなる。これを用いると、遅延時間ｔｒ２は、３５０ｎｓに短縮できる。この時間は、放電開始電流ＩＷＥ０のパルス幅３６０ｎｓよりも短い。
【０１１５】
したがって、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図に示すスイッチング素子１（ＦＥＴ１）を使用することによって、放電開始電流 ＩＷＥ０出力後、放電加工電流 ＩＷＥ１が現れるまでの遅延時間の期間中をスイッチング素子Ｓ２ａ，Ｓ２ｂが発生する放電維持電流ＩＷＥ２により隙間無く補うことができるので、極間電流ＩＷＥが途切れることなく極間の導電路を維持することができる。
【０１１６】
また、放電維持電流 ＩＷＥ２は、大電流の放電加工電流 ＩＷＥ１よりも、おおよそｔｓ１−ｔｓ２＝５７５ｎｓ早く極間に現れるので、放電維持電流 ＩＷＥ２のパルス幅が５７５ｎｓ以上となるように、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン動作状態である一定時間ｔ２（ｏｎ）を設定しておけば、放電維持電流 ＩＷＥ２と大電流の放電加工電流ＩＷＥ１は、時間的に連続した出力電流波形とすることができる。
【０１１７】
次に、第９図を参照してこの発明の意義を具体的に説明する。なお、第９図における横軸は、加工速度［ｍｍ２／ｍｉｎ］である。縦軸は、発熱量［Ｗ］である。第９図において、特性３６は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、大容量の素子として第１図に示すスイッチング素子４(ＩＧＢＴ）を使用した場合の特性図である。特性３７は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第１図に示すスイッチング素子１（ＦＦＴ１）を使用した場合の特性図である。特性３８は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂをこの発明による異なる特性のスイッチング素子で構成し、第１図に示すスイッチング素子１（ＦＦＴ１）とスイッチング素子４(ＩＧＢＴ）とを組み合わせて使用した場合の特性図である。特性３９は、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第１図に示すスイッチング素子２(ＦＥＴ２）を使用した場合の特性図である。
【０１１８】
上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを単一のスイッチング素子で構成した場合でも、大容量の素子として第１図に示すスイッチング素子４(ＩＧＢＴ）を使用した場合では、比較的少ない素子数で済ますことができる。しかし、大容量スイッチング素子のみの回路では、素子の特性上動作が充分に速くないため、放電開始電流 ＩＷＥ０が流れて極間電流が継続している間に放電加工電流ＩＷＥ１をできるだけ早く印加することができず、放電加工電流ＩＷＥ１出力時には、極間状態が絶縁回復（導電路がなく開放状態）してしまうことになる。このような極間状態では、従来例と同様に、直流電源Ｖ１の高電圧が極間に印加された状態となり、この高電圧によって新たな放電が発生し、予備放電なく突然大電流を極間に流すことになる。放電が安定せず、特性３６に示すように、２００［ｍｍ２／ｍｉｎ］程度までの加工速度しか得られず、加工速度を向上することができない。
【０１１９】
一方、上述したスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを第１図に示すスイッチング素子１（ＦＦＴ１）で構成した場合には、このスイッチング素子１（ＦＦＴ１）は高速応答の素子であるので、放電開始電流 ＩＷＥ０が流れて極間電流が継続している間に放電加工電流ＩＷＥ１をできるだけ早く印加することができ、上記のような問題は起こらない。しかし、スイッチング素子１（ＦＦＴ１）のみの回路では、素子の電流容量が少ないため、そのまま大電流の放電加工電流ＩＷＥ１を出力するにはかなり多数の素子を並列に構成する必要がある。また、大電流を必要とする高速加工領域では、スイッチング素子のＯＮ抵抗が大きく最大電流容量が小さい。そのため、特性３７に示すように発熱量が大きくなり、素子の冷却にコストがかかるという問題がある。
【０１２０】
これに対し、この発明では、上述したようにスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを異なる特性のスイッチング素子で構成する。例えば、第１図に示すスイッチング素子１（ＦＦＴ１）とスイッチング素子４(ＩＧＢＴ）とを組み合わせて使用するようにした。その結果、上記した問題が解決され、少ないスイッチング素子数で特性３８に示すように高速応答かつ大電流低損失な放電加工電源装置を実現することができる。
【０１２１】
なお、特性３９は、従来例で説明した第１図のスイッチング素子２（ＦＥＴ２）を使用した回路構成における加工速度と発熱量との関係を示すが、この発明によって得られる特性３８との比較から、この発明では、３００ｍｍ２／ｍｉｎの加工速度時での発熱量が約２／３と大幅に低減できたことが解る。
【０１２２】
このように、実施の形態１によれば、放電加工における予備放電から加工電流投入までの遅延時間の期間中、極間に形成された導電路を消滅させることなく安定的に維持し続け得るようにしたので、加工電流投入失敗による加工効率の低下が防止できる。電極線の不要な断線も抑制することができる。したがって、加工効率や加工速度を向上させることができる。
【０１２３】
また、予備放電から滑らかに加工電流を投入することができるので、加工面の荒れを抑制し、加工精度や加工品質を向上させることができる。さらに、スイッチング応答時間の比較的低速な大容量素子も使用できるようになったので、素子数が低減できる。その結果、電源装置自体も小型化が図れ、安価に提供できる。加えて、単一のスイッチング回路では実現できない大電流かつ高周波スイッチング動作が両立可能となるので、太線ワイヤ電極を使用した高速加工が可能となる。
【０１２４】
実施の形態２．
第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１０図では、実施の形態１（第６図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【０１２５】
すなわち、この実施の形態２による電源制御回路は、実施の形態１（第５図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態２では、スイッチング素子Ｓ１ａ，Ｓ１ｂと、スイッチング素子Ｓ２ａ，Ｓ２ｂとの特性関係として、実施の形態１と同様に速度差が大きくても良いが、その速度差が小さい場合でも適用できるようになっている。
【０１２６】
構成要素は、第１０図に示すように、実施の形態１（第６図）に示した構成を全て持っている。異なる点は、ドライブ回路６ａ，６ｂの入力パルス信号が、放電検出回路３が出力する開始指令パルス信号ＰＫに変更されていることである。なお、説明の便宜から、ドライブ回路６ａ，６ｂからスイッチング素子Ｓ２ａ，Ｓ２ｂに与える駆動パルス信号には、実施の形態１（第６図）と同様の表記ＰＤ２を用いている。すなわち、発振制御回路４は、請求項２におけるパルス幅制御手段に対応している。また、ドライブ回路５（ａ，ｂ）とスイッチング素子Ｓ１（ａ，ｂ）は全体として請求項２における第２スイッチング回路に対応し、ドライブ回路６（ａ，ｂ）とスイッチング素子Ｓ２（ａ，ｂ）は全体として請求項２における第１スイッチング回路に対応している。
【０１２７】
次に、第１０図〜第１２図を参照して、実施の形態２による放電加工用電源装置の動作について説明する。なお、第１１図は、第１０図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第１２図は、第１０図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図である。
【０１２８】
第１０図、第１１図において、極間に図示していない別の電源装置からある極間電圧ＶＷＥを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量Ｃ１によるコンデンサ放電が発生し、放電開始電流ＩＷＥ０が極間に現れる。極間電圧ＶＷＥは急激に低下し、放電開始時刻ｔ０から時間ｔｋ経過後に最低の放電電圧Ｖａで安定する（第１１図（１））。
【０１２９】
放電検出回路３は、極間電圧ＶＷＥが基準電圧２１よりも低くなることをコンパレータ２１によって検出して極間に放電が発生したことを検知すると、その検知した時点（放電開始時刻ｔ０）から遅延時間ｔｋ後に発振制御回路４とドライブ回路６ａ，６ｂとに発振開始指令パルス信号ＰＫを出力する。発振開始指令パルス信号ＰＫは、極間電圧ＶＷＥが消滅するまでの間出力される（第１１図（２））。
【０１３０】
発振制御回路４は、発振開始指令パルス信号ＰＫを受けて、極間の加工状態によって予め設定されているパルス幅の制御パルス信号ＰＣを遅延時間ｔｃ後にドライブ回路５ａ，５ｂに出力する（第１１図（３））。
【０１３１】
これによって、ドライブ回路５ａ，５ｂは、遅延時間ｔｋ＋ｔｃ＋ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ１をスイッチング素子Ｓ１ａ，Ｓ１ｂに出力しオン駆動する（第１１図（４））。スイッチング素子Ｓ１ａ，Ｓ１ｂは、遅延時間ｔｓ１後に、一定期間ｔ１（ｏｎ）だけオン動作状態になる（第１１図（５））。スイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＷＥ１は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ１（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ１（ｏｎ）の終了と同時に下降に転ずる（第１１図（８））。
【０１３２】
一方、ドライブ回路６ａ，６ｂは、遅延時間ｔｋ＋ｔｄ後に所定パルス幅を持つ駆動パルス信号ＰＤ２をスイッチング素子Ｓ２ａ，Ｓ２ｂに出力しオン駆動する（第１１図（６））。スイッチング素子Ｓ２ａ，Ｓ２ｂは、遅延時間ｔｓ２後に、一定期間ｔ２（ｏｎ）だけオン動作状態になる（第１１図（７））。スイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＷＥ２は、浮遊インダクタンスＬ１，Ｌ２を通って極間に現れるので、一定期間ｔ２（ｏｎ）内、ある傾きを持って上昇を続け、一定期間ｔ２（ｏｎ）の終了と同時に下降に転ずる（第１１図（８））。
【０１３３】
駆動パルス信号ＰＤ１，ＰＤ２のパルス幅は、実施の形態１と同様に、ＰＤ１＞ＰＤ２となっている（第１１図（４）（６））。駆動パルス信号ＰＤ１のパルス幅は、図１１（４）では、発振制御回路４が出力する制御パルス信号ＰＣのパルス幅と同じパルス幅を持っているとしているが、終了時刻は外部から変更設定できる。一方、駆動パルス信号ＰＤ２のパルス幅は、その役割から固定値を用いてよい。
【０１３４】
また、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１と、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２とは、実施の形態１と同様に、ｔｓ１＞ｔｓ２となっている（第１１図（５）（７））。
【０１３５】
この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、発振制御回路４での遅延時間ｔｃを省略したタイミングでオン動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂよりも少なくとも遅延時間ｔｃの分だけ速くオン動作状態になる。したがって、極間には電流ＩＷＥ２が電流 ＩＷＥ１よりも遅延時間ｔｃの分だけ速く現れる。
【０１３６】
その結果、第１１図（８）に示すように、極間電流ＩＭＥとして、最初に時間ｔｒ２（ｔｋ＋ｔｄ＋ｔｓ２＝ｔｒ２）の経過後にスイッチング素子Ｓ２ａ，Ｓ２ｂを流れる電流ＩＭＥ２が現れ、その後、時間ｔｒ１（ｔｋ＋ｔｃ＋ｔｄ＋ｔｓ１＝ｔｒ１）の経過後にスイッチング素子Ｓ１ａ，Ｓ１ｂを流れる電流ＩＭＥ１が現れることになる。この電流ＩＭＥ２は、従来例で説明した放電維持電流ＩＷＥ２２に対応し、電流ＩＭＥ１は、従来例で説明した大電流の放電加工電流ＩＷＥ１１に対応していることが解る。
【０１３７】
そして、スイッチング素子Ｓ１ａ，Ｓ１ｂがオン動作状態にある期間（ｔ１（ｏｎ））と、スイッチング素子Ｓ２ａ，Ｓ２ｂがオン動作状態にある期間（ｔ２（ｏｎ））との時間位置と大きさを調節することによって、第１１図（８）に示すように、放電維持電流ＩＷＥ２と放電加工電流ＩＷＥ１とが大きな重なり部分を持つように発生させることができる。
【０１３８】
第１２図では、以上説明した極間電流ＩＷＥに関わる部分の動作波形が抜き出して示されている。実施の形態１（第８図）と同様の特性が得られている。異なる点は、スイッチング素子Ｓ２ａ，Ｓ２ｂが、スイッチング素子Ｓ１ａ，Ｓ１ｂよりも少なくとも遅延時間ｔｃの分だけ速くオン動作状態になるので、放電維持電流ＩＷＥ２が極間に現れる遅延時間ｔｒ２が、実施の形態１（第８図）の場合よりも短くなっていることである。
【０１３９】
したがって、実施の形態１と同様に、極間電流ＩＷＥは、ＩＷＥ＝ＩＷＥ０＋ＩＷＥ２＋ＩＷＥ１となり、相互の重なり部分が従来例よりも相当に増加している。極間電流ＩＷＥが途切れないようにすることができるだけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効率が向上することになる。
【０１４０】
ここで、理解を容易にするため、具体的な値を用いて説明する。従来例と同様に、スイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを単一特性の素子で構成した場合、放電開始時刻ｔ０から放電加工電流 ＩＷＥ１が極間に現れるまでの遅延時間ｔｒ１は、通常４１０ｎｓ程度であり、コンデンサ放電による放電開始電流 ＩＷＥ０のパルス幅は３６０ｎｓ程度である。したがって、この場合には、極間電流が途切れてしまう可能性のある期間が５０ｎｓ程度ある。従来例では、この期間は放電維持電流（第２図，第３図のＩＷＥ２２）が流れ、極間電流が途切れることを防いでいた。
【０１４１】
これに対し、この実施の形態２では、発振制御回路４の遅延時間ｔｃは１００ｎｓ程度であるが、この遅延時間ｔｃ分が短縮されるので、放電維持電流 ＩＷＥ２が極間に現れるまでの遅延時間ｔｒ２は、４１０ｎｓ−１００ｎｓ＝３１０ｎｓになる。遅延時間ｔｒ２＝３１０ｎｓは、放電開始電流ＩＷＥ０を与えるコンデンサ放電のパルス幅３６０ｎｓよりも短い。そのため、放電開始電流ＩＷＥ０の発生後、放電加工電流ＩＷＥ１が現れるまでの遅延時間の期間中、この放電維持電流ＩＷＥ２が流れるので、極間電流が途切れることなく極間の導電路が維持される。このとき、ｔｒ１−ｔｒ２＝４１０ｎｓ−３１０ｎｓ＝１００ｎｓであるので、スイッチング素子Ｓ２ａ，Ｓ２ｂをオンさせる一定時間ｔ２（ｏｎ）は、放電維持電流 ＩＷＥ２のパルス幅が１５０ｎｓ程度以上になるように設定しておけば充分である。
【０１４２】
次に、前記したスイッチング素子Ｓ１ａ，Ｓ１ｂと、スイッチング素子Ｓ２ａ，Ｓ２ｂとの特性関係として、速度差が小さい場合について説明する。例えば、スイッチング素子Ｓ１ａ，Ｓ１ｂに第１図のＦＥＴ３を用い、スイッチング素子Ｓ２ａ，Ｓ２ｂに第１図のＦＥＴ２を用いた場合、スイッチング素子Ｓ１ａ，Ｓ１ｂの遅延時間ｔｓ１は、ｔｓ１＝１７２ｎｓとなり、スイッチング素子Ｓ２ａ，Ｓ２ｂの遅延時間ｔｓ２は、ｔｓ２＝８５ｎｓとなる。
【０１４３】
第１０図に示した回路では、上述したようにスイッチング素子Ｓ２ａ，Ｓ２ｂはスイッチング素子Ｓ１ａ，Ｓ１ｂよりも遅延時間ｔｃ分速くオンするが、この場合は、さらにｔｓ１−ｔｓ２＝１７２ｎｓ−８５ｎｓ＝８７ｎｓ速くオンすることができる。スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間ｔ２（ｏｎ）は、予め設定された一定の時間であるが、放電加工電流ＩＷＥ１を流すスイッチング素子Ｓ１ａ，Ｓ１ｂのオン時間ｔ１（ｏｎ）ほど長くする必要はない。
【０１４４】
具体的には、スイッチング素子Ｓ１ａ，Ｓ１ｂのオン時間ｔ１（ｏｎ）は、最大では１５００ｎｓ程度にもなるが、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間ｔ２（ｏｎ）は１５０ｎｓ程度で良い。また、出力電流のピーク値は、オン時間に比例するため、放電維持電流ＩＷＥ２のピーク値は、放電加工電流ＩＷＥ１の最大ピーク値よりも格段に低くできるので、スイッチング素子Ｓ２ａ，Ｓ２ｂの電流容量は、スイッチング素子Ｓ１ａ，Ｓ１ｂの電流容量よりも小さくて良い。
【０１４５】
したがって、スイッチング素子Ｓ２ａ，Ｓ２ｂには、第１図のＦＥＴ１のように電流容量が小さくてもより高速応答のスイッチング素子を用いることができる。スイッチング素子Ｓ１ａ，Ｓ１ｂは、逆にスイッチング応答時間の遅い素子を用いることができ、その応答時間は、スイッチング素子Ｓ２ａ，Ｓ２ｂによって放電開始電流ＩＷＥ０と放電加工電流ＩＷＥ１との遅延時間の期間中、極間の導電路を維持することができる範囲であれば良い。このように、実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂは、高速動作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれか一方の素子で構成されるので、請求項２における第１スイッチング回路でのスイッチング素子に対応している。また、スイッチング素子Ｓ１ａ，Ｓ１ｂは、低速動作に適したスイッチング素子で構成されるので、請求項２における第２スイッチング回路でのスイッチング素子に対応している。
【０１４６】
また、第１図に示すように、一般的に同じ定格電圧でも電流容量の小さいスイッチング素子の方がゲート入力容量が小さくなる傾向にある。つまり、駆動に必要な電力も少なくて済むようになってくる。そのため、スイッチング素子Ｓ２ａ，Ｓ２ｂの駆動は、放電検出回路３の出力信号（開始指令パルス信号）ＰＫで直接行っても良い。これは、請求項３に対応した事項である。この場合には、ドライブ回路６ａ，６ｂは削除するので、ドライブ回路６ａ，６ｂでの遅延時間ｔｄの分も短縮できることになる。
【０１４７】
なお、以上の説明から理解できるように、この実施の形態２では、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン動作開始を実施の形態１よりも速くできるので、遅延時間差の小さいＦＥＴの組み合わせでも効果を得ることができ、遅延時間を短縮することにより放電周波数を高くすることができる。また、スイッチング素子Ｓ１ａ，Ｓ１ｂをオフしたままスイッチング素子Ｓ２ａ，Ｓ２ｂのみを使用すれば従来よりもパルス幅の短い電流波形で放電加工することもできる。第１図に示した最小パルス幅で比較すると、ＦＥＴ３では、４７２ｎｓであるが、ＦＥＴ２のみの使用では２１０ｎｓまで半減できる。
【０１４８】
このように、実施の形態２によれば、実施の形態１と同様の作用効果が得られるのに加えて、使用できるスイッチング素子の選択範囲を広くすることができる。
【０１４９】
実施の形態３．
第１３図は、この発明の実施の形態３である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１３図では、実施の形態２（第１０図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【０１５０】
すなわち、この実施の形態３による電源制御回路は、実施の形態１（第５図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。構成要素は、第１３図に示すように、実施の形態２（第１０図）に示した構成に加えて、ドライブ回路７ａ，７ｂと、数値制御装置８と、切替器９とが追加されている。
【０１５１】
ドライブ回路７ａ，７ｂの入力信号は、ドライブ回路６ａ，６ｂと同様に、放電検出回路３が出力する開始指令パルス信号ＰＫである。ドライブ回路６ａの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。また、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）が一組として切替器９に入力されている。
【０１５２】
切替器９は、外部の数値制御装置８からの指示に従って、ドライブ回路６ａの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａの出力（駆動パルス信号ＰＤ３）のいずれか一方を選択してスイッチング素子Ｓ２ａに与え、ドライブ回路６ｂの出力（駆動パルス信号ＰＤ２）とドライブ回路７ａｂ出力（駆動パルス信号ＰＤ３）のいずれか一方を選択してスイッチング素子Ｓ２ｂに与えるように動作する。すなわち、ドライブ回路６ａ，６ｂと追加したドライブ回路７ａ，７ｂとは、全体として請求項４における複数の駆動回路に対応している。数値制御装置８から指令を受ける切替器９は、請求項４における外部から指令を受ける選択回路に対応している。
【０１５３】
ここで、ドライブ回路６ａ，７ａで生成するスイッチング素子Ｓ２ａをオン駆動する時間は、予め設定されている一定時間であるが、ドライブ回路６ａとドライブ回路７ａでは、その一定時間が異なった設定になっている。したがって、スイッチング素子Ｓ２ａのオン駆動についてドライブ回路６ａとドライブ回路７ａを切替器９によって切り替えることによって、スイッチング素子Ｓ２ａのオン時間を変更することができる。
【０１５４】
これと同様に、ドライブ回路６ｂ，７ｂで生成するスイッチング素子Ｓ２ｂをオン駆動する時間も互いに異なる時間になっている。切替器９によってスイッチング素子Ｓ２ｂのオン時間を変更することができる。しかも、切替器９は、外部の数値制御装置８からの指令により動作するようにしてあるので、数値制御装置８によりスイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間を可変制御することができる。
【０１５５】
そして、第１３図では、１つのスイッチング素子に対して２つのドライブ回路を設けているが、さらにオン時間の設定が異なる３以上のドライブ回路を設けて、スイッチング素子のオン時間を細かく可変できるようにすることができる。
【０１５６】
このように、この実施の形態３によれば、実施の形態２と同様の作用効果が得られるのに加えて、高速動作用スイッチング素子の駆動時間を任意に可変制御することができる。
【０１５７】
実施の形態４．
第１４図は、この発明の実施の形態４である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１４図では、実施の形態２（第１０図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【０１５８】
すなわち、この実施の形態４による電源制御回路は、実施の形態１（第５図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態４では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その１）が示されている。
【０１５９】
構成要素としては、第１４図に示すように、実施の形態２（第１０図）に示した構成において、発振制御回路４に代えて発振制御回路４ａ，４ｂが設けられ、それに伴い、数値制御装置（ＮＣ）８と、加工電流オン時間設定回路１１ａ，１１ｂとが追加されている。発振制御回路４（ａ，ｂ）と加工電流オン時間設定回路１１（ａ，ｂ）とは、全体として、請求項５におけるパルス幅制御手段に対応している。そして、発振制御回路４ａ及び加工電流オン時間設定回路１１ａと、発振制御回路４ｂ及び加工電流オン時間設定回路１１ｂとのいずれか一方が請求項６における第１設定手段に対応し、いずれか他方が請求項６における第２設定手段に対応している。
【０１６０】
放電検出回路３の出力（開始指令パルス信号ＰＫ）は、発振制御回路４ａ，４ｂと、スイッチング素子Ｓ２ａの駆動回路６ａ（つまり第１０図に示すドライブ回路６ａ）と、スイッチング素子Ｓ２ｂの駆動回路６ｂ（つまり第１０図に示すドライブ回路６ｂ）とに入力されている。
【０１６１】
スイッチング素子Ｓ２ａの駆動回路６ａ（以下単に「駆動回路６ａ」という）は、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、スイッチング素子Ｓ２ａに対しゲート・ドライブ信号Ｇ２ａを出力する。スイッチング素子Ｓ２ｂの駆動回路６ｂ（以下単に「駆動回路６ｂ」という）は、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、スイッチング素子Ｓ２ｂに対しゲート・ドライブ信号Ｇ２ｂを出力する。
【０１６２】
加工電流オン時間設定回路１１ａは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間を設定し、その設定値を発振制御回路４ａに与える。発振制御回路４ａは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１１ａが指定した加工電流オン時間をパルス幅とする制御パルス信号Ｐ１を発生し、スイッチング素子Ｓ１ａの駆動回路５ａ（つまり第１０図に示すドライブ回路５ａ）に与える。スイッチング素子Ｓ１ａの駆動回路５ａ（以下単に「駆動回路５ａ」という）は、スイッチング素子Ｓ１ａに対しゲート・ドライブ信号Ｇ１ａを出力する。
【０１６３】
また、加工電流オン時間設定回路１１ｂは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間設定回路１１ａとは異なる値の加工電流オン時間を設定し、その設定値を発振制御回路４ｂに与える。発振制御回路４ｂは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１１ｂが指定した加工電流オン時間をパルス幅とする制御パルス信号Ｐ２を発生し、スイッチング素子Ｓ１ｂの駆動回路５ｂ（つまり第１０図に示すドライブ回路５ｂ）に与える。スイッチング素子Ｓ１ｂの駆動回路５ｂ（以下単に「駆動回路５ｂ」という）は、スイッチング素子Ｓ１ｂに対しゲート・ドライブ信号Ｇ１ｂを出力する。
【０１６４】
ここでは、制御パルス信号Ｐ１，Ｐ２のパルス幅は、Ｐ１＜Ｐ２となっているが、動作中に、Ｐ１＜Ｐ２の場合とＰ１＞Ｐ２の場合とが入れ替わるようになっている。
【０１６５】
次に、第１４図〜第１６図を参照して、実施の形態４による放電加工用電源装置の動作について説明する。なお、第１５図は、第１４図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第１６図は、第１４図に示す電源制御回路が出力するゲートドライブ信号と放電加工用電源装置における極間電流との関係を説明する図である。
【０１６６】
第１４図、第１５図において、極間が放電開始できる状態となったとき、加工電流オン時間設定回路１１ａにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ１が発振制御回路４ａから駆動回路５ａに出力される。駆動回路５ａは、入力された制御パルス信号Ｐ１のパルス幅分だけスイッチング素子Ｓ１ａをオン駆動する。一方、同時に、加工電流オン時間設定回路１１ｂにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ２が発振制御回路４ｂから駆動回路５ｂに出力される。
【０１６７】
このとき、制御パルス信号Ｐ２のパルス幅は、制御パルス信号Ｐ１よりも微少時間Δｔだけ長く設定してある。すなわち、Ｐ２＝Ｐ１＋Δｔとしてある。駆動回路５ｂは、入力された制御パルス信号Ｐ２のパルス幅分だけスイッチング素子Ｓ１ｂをオン駆動するので、スイッチング素子Ｓ１ｂは、スイッチング素子Ｓ１ａよりも微少時間Δｔだけ長い時間オン動作状態になる。但し、制御パルス信号Ｐ１，Ｐ２の立ち上りのタイミングは、同時であるので、駆動回路５ａ，５ｂの出力によって駆動されるスイッチング素子Ｓ１ａ，Ｓ１ｂは同時にオン動作を行う。
【０１６８】
スイッチング素子Ｓ１ａ，Ｓ１ｂが同時にオン動作を行うことによって、放電加工電流ＩＷＥは、第１５図に示すループ１の経路にて極間に流れる。このとき、放電加工電流ＩＷＥは、時間の経過に比例して、ＶＧをスイッチング素子のゲート電位とすると、(Ｖ１−ＶＧ)／(Ｌ１＋Ｌ２)の傾きを持って上昇していく。その過程で、制御パルス信号Ｐ２は、高レベルを維持し制御パルス信号Ｐ１のみが低レベルになる。駆動回路５ａは、制御パルス信号Ｐ１が低レベルになるので、スイッチング素子Ｓ１ａをオフ状態にする。一方、パルス信号Ｐ２は高レベルを維持し続けているので、駆動回路５ｂは、スイッチング素子Ｓ１ｂのオン動作状態を維持し続けている。
【０１６９】
上昇を続けていた放電加工電流ＩＷＥは、スイッチング素子Ｓ１ａがオフしたことによって直流電源Ｖ１からの供給を断たれて下降に転じるが、回路中の浮遊インダクタンスＬ１，Ｌ２の誘導作用により、第１５図に示すループ２Ａの経路を−ＶＧ／(Ｌ１＋Ｌ２)の傾きを持って流れ続けようとする。この過程で、制御パルス信号Ｐ２が低レベルになるので、駆動回路５ｂは、スイッチング素子Ｓ１ｂをオフ状態にする。
【０１７０】
ここで、回路中の浮遊インダクタンスＬ１，Ｌ２の誘導エネルギーが消滅する前に制御パルス信号Ｐ２が低レベルになっていれば、−ＶＧ／(Ｌ１＋Ｌ２)の傾きを持って下降している残存した放電加工電流ＩＷＥは、第１５図に示すループ３の経路を流れ、−(Ｖ１＋ＶＧ)／(Ｌ１＋Ｌ２)の傾きを持って急峻に直流電源Ｖ１へと帰還し、回生される。この結果、放電加工電流ＩＷＥは第１５図に示すような台形波となる。以上が、Ｐ２＝Ｐ１＋Δｔでの動作（パターン１の動作）である。
【０１７１】
このような台形波形では、パルス幅を微少時間Δｔだけ延長した分、スイッチング素子Ｓ１ｂでの定常損失が増大することになるが、実施の形態２と同様にスイッチング素子Ｓ２ａ、Ｓ２ｂが高速動作を行うので、スイッチング素子Ｓ１ａ，Ｓ１ｂにはＩＧＢＴ等の素子が使用できる。そのため、損失を最小限に留めることができる。ＩＧＢＴには、一般に、ＭＯＳ−ＦＥＴ等に構造的に存在するオン抵抗がないため、定常状態(オン状態)での損失が少なく、パルス幅延長による損失増大が効果的に抑制できる。また、微少時間Δｔの延長期間中にはスイッチング素子Ｓ２ａ，Ｓ２ｂは既にオフ状態になっているため、高速応答のＭＯＳ−ＦＥＴを使用していても微少時間Δｔの延長による損失の増大は発生しない。
【０１７２】
また、上記の動作説明では、Ｐ２＝Ｐ１＋Δｔとしているが、動作中に制御パルス信号Ｐ１，Ｐ２の関係を入れ替えて、Ｐ１＝Ｐ２＋Δｔとなるよう交互に発振制御をしても良い。この場合には、上記の動作説明における微少時間Δｔの期間中のスイッチング素子Ｓ２ａ，Ｓ２ｂのオン、オフの動作が逆転し、第１５図に示すループ２Ａで示した経路がループ２Ｂの経路になるだけで、同じ様に第１５図示す台形波が得られる。以上が、Ｐ１＝Ｐ２＋Δｔでの動作（パターン２の動作）である。
【０１７３】
第１６図において、（１）は、ゲート・ドライブ信号Ｇ１を示している。（２）は、ゲート・ドライブ信号Ｇ２を示している。（３）は、極間電流ＩＷＥを示している。図中、左側のゲート・ドライブ信号Ｇ１，Ｇ２の関係がＰ２＝Ｐ１＋Δｔ（パターン１）の場合である。右側のゲート・ドライブ信号Ｇ１，Ｇ２の関係がＰ１＝Ｐ２＋Δｔ（パターン２）の場合である。極間信号ＩＷＥとしては、どちらも同様波形の台形波になっている。
【０１７４】
このような台形波形で還流ループの経路を固定している場合、スイッチング素子Ｓ１ａ，Ｓ１ｂでは、スイッチング損失と定常損失の割合に差が生じるため、損失のバランスが不均衡となる。しかし、スイッチング素子Ｓ１ａ，Ｓ１ｂのそれぞれに個別に発振制御回路と加工電流オン時間設定回路とを備えたため、還流ループを交互に切り替えることができ、スイッチング素子の負荷電流による損失を集中させずにバランスよく分配させることができる。
【０１７５】
この実施の形態４によれば、環流ドライブ方式を採用したので、間欠放電１パルス当たりの投入エネルギーを大きくすることができ、大電流を必要とする太線ワイヤ電極を用いた放電加工が可能となる。
【０１７６】
実施の形態５．
第１７図は、この発明の実施の形態５である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１７図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。
【０１７７】
すなわち、この実施の形態５による電源制御回路は、実施の形態１（第５図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態５では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その２）が示されている。
【０１７８】
構成要素としては、第１７図に示すように、実施の形態４（第１４図）に示した構成において、発振制御回路４ｂと加工電流オン時間設定回路１１ｂとを省略し、代わりに、パルス幅延長回路１３と切替回路１４とが設けられている。発振制御回路４ａと加工電流オン時間設定回路１１ａとは、全体として請求項７における第１設定手段に対応し、パルス延長回路１３は、請求項７における延長手段に対応し、切替回路１４，請求項７における切替手段に対応している。つまり、これらの全体が請求項５におけるパルス幅制御手段に対応している。
【０１７９】
数値制御装置（ＮＣ）８の出力は、発振制御回路４ａと加工電流オン時間設定回路１１ａとに与えられる他に、パルス幅延長回路１３と切替回路１４とにも与えられている。発振制御回路４ａの出力（制御パルス信号Ｐ１）は、パルス幅延長回路１３と切替回路１４とに与えられている。パルス幅延長回路１３は、入力された制御パルス信号Ｐ１のパルス幅を数値制御装置（ＮＣ）８からの指示に従って延長した制御パルス信号Ｐ２を生成し、切替回路１４に出力する。切替回路１４は、入力される制御パルス信号Ｐ１，Ｐ２の出力先（スイッチング素子Ｓ１ａ，Ｓ１ｂ）を数値制御装置（ＮＣ）８からの指示に従って切り替えるようになっている。
【０１８０】
つまり、発生する制御パルス信号Ｐ１，Ｐ２は、パルス幅が常にＰ１＜Ｐ２の関係にあるが、切替器１４の作用によって実質的に実施の形態４と同様の動作が行えるようになっている。
【０１８１】
次に、第１７図を参照して、実施の形態５による放電加工用電源装置の動作について説明する。第１７図において、極間が放電開始できる状態となったとき、加工電流オン時間設定回路１１ａにて設定された加工電流オン時間をパルス幅とする制御パルス信号Ｐ１が発振制御回路４ａからパルス幅延長回路１３と切替回路１４とに出力される。
【０１８２】
パルス幅延長回路１３は、数値制御装置８からの指令値によって発振制御回路４ａから出力された制御パルス信号Ｐ１のパルス幅を延長した制御パルス信号Ｐ２を切替回路１４に出力する。切替回路１４は、数値制御装置８からの指令に従って、入力された制御パルス信号Ｐ１，Ｐ２それぞれの出力先を駆動回路５ａ，５ｂのどちらかに切り替えて出力する。例えば、制御パルス信号Ｐ１は、駆動回路５ａに出力し、制御パルス信号Ｐ２は、駆動回路５ｂに出力したとする。
【０１８３】
駆動回路５ａは、入力された制御パルス信号Ｐ１のパルス幅分だけ、スイッチング素子Ｓ１ａをオン駆動する。一方、同時に駆動回路５ｂは、入力された制御パルス信号Ｐ２のパルス幅分だけ、スイッチング素子Ｓ１ｂをオン駆動する。このとき、パルス幅延長回路１３による制御パルス信号Ｐ１の延長時間をΔｔとすると、制御パルス信号Ｐ１と制御パルス信号Ｐ２との関係は、実施の形態４にて説明したのと同様に、Ｐ２＝Ｐ１＋Δｔとなる。
【０１８４】
この場合、スイッチング素子Ｓ１ｂがスイッチング素子Ｓ１ａよりも延長時間Δｔだけ長い時間オン動作状態になるが、切替回路１４によって駆動回路５ａ, ５ｂに出力する制御パルス信号Ｐ１，Ｐ２の関係を逆転することによって、スイッチング素子Ｓ１ａをスイッチング素子Ｓ１ｂよりも延長時間Δｔだけ長い時間オン動作状態にすることもできる。なお、実施の形態４にて説明したように、この延長時間Δｔは、数値制御装置８の指令によって任意に可変制御することができることは言うまでもない。
【０１８５】
このように、実施の形態５によれば、パルス幅延長回路１３を設けたので、実施の形態４（第１４図）にて示した加工電流オン時間設定回路１１ｂと発振制御回路４ｂとを削除することができ、簡素な構成で実施の形態４と同様の作用効果が得られる。
【０１８６】
実施の形態６．
第１８図は、この発明の実施の形態６である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１８図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態６に関わる部分を中心に説明する。
【０１８７】
すなわち、この実施の形態６による電源制御回路は、実施の形態１（第５図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態６では、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例（その３）が示されている。
【０１８８】
構成要素としては、第１８図に示すように、実施の形態４（第１４図）に示した構成において、加工電流オン時間設定回路１２ａ，１２ｂが追加されている。この追加された加工電流オン時間設定回路１２（ａ，ｂ）が請求項８における第３設定手段に対応している。
【０１８９】
数値制御装置（ＮＣ）８の出力は、発振制御回路４ａ，４ｂと加工電流オン時間設定回路１１ａ，１１ｂとに与えられる他に、加工電流オン時間設定回路１２ａ，１２ｂにも与えられている。
【０１９０】
加工電流オン時間設定回路１２ａは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間を設定し、その設定値を駆動回路６ａに出力する。駆動回路６ａは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１２ａが指定した加工電流オン時間をパルス幅とするゲート・ドライブ信号Ｇ２ａを発生し、スイッチング素子Ｓ２ａをオン駆動する。
【０１９１】
加工電流オン時間設定回路１２ｂは、数値制御装置（ＮＣ）８の指示に従って加工電流オン時間設定回路１２ａとは異なる値の加工電流オン時間を設定し、その設定値を駆動回路６ｂに出力する。駆動回路６ｂは、放電検出回路３から開始指令パルス信号ＰＫが入力されると、それに応答して、加工電流オン時間設定回路１２ｂが指定した加工電流オン時間をパルス幅とするゲート・ドライブ信号Ｇ２ｂを発生し、スイッチング素子Ｓ２ｂをオン駆動する。
【０１９２】
この構成によれば、スイッチング素子Ｓ２ａ，Ｓ２ｂに対する駆動回路６ａ，６ｂにも個別に加工電流オン時間設定回路１２ａ，１２ｂをそれぞれ設けたので、実施の形態４にて説明した低損失側の環流ドライブに加えて、高速動作側において環流ドライブが可能である。すなわち、スイッチング素子Ｓ１ａ、Ｓ１ｂをオフ動作状態にしたままスイッチング素子Ｓ２ａ，Ｓ２ｂのみを使用する場合に、スイッチング素子Ｓ２ａ，Ｓ２ｂのオン時間を変えて素子の負荷バランスを採ることができる。その結果、高速動作側のスイッチング素子のみを使用する場合でも、ある程度出力電流エネルギーが調節可能となり、放電電流許容値の小さいφ０．２ｍｍ以下の細線ワイヤ使用時や、大電流を投入できない仕上加工時においても加工電流エネルギーを適切に調整できる。
【０１９３】
なお、加工電流オン時間設定回路１２ａ，１２ｂによる駆動回路６ａ，６ｂに対するオン時間設定によって、ドライブ応答動作に遅延が生じることはない。この実施の形態６では、実施の形態４への適用例を示したが、実施の形態５にも同様に適用できることは言うまでもない。
【０１９４】
実施の形態７．
第１９図は、この発明の実施の形態７である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第１９図では、実施の形態４（第１４図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
【０１９５】
すなわち、この実施の形態７による電源制御回路は、実施の形態１（第５図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態７では、放電開始時の放電状態（正常放電、即放電、短絡）に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに切り替える場合の構成例（その１）が示されている。
【０１９６】
第１９図に示すように、接続関係は第１４図に示した接続関係とは異なる部分があるが、構成要素としては、実施の形態４（第１４図）に示した構成において、放電状態判別回路１５と電流パルス選択回路１６とが追加されている。
【０１９７】
第１９図において、放電検出回路３の出力は、発振制御回路４ａ，４ｂに与えられるとともに、放電状態判別回路１５にも与えられている。放電状態判別回路１５の出力は、電流パルス選択回路１６に与えられ、電流パルス選択回路１６の出力は、発振制御回路４ａ，４ｂに与えられている。発振制御回路４ａ，４ｂ、数値制御装置８と、加工電流オン時間設定回路１１ａ，１１ｂとの接続関係は、第１４図で示した構成と同様である。異なる点は、駆動回路５ａ，５ｂだけでなく駆動回路６ａ，６ｂも、発振制御回路から制御パルス信号を受けることである。すなわち、発振制御回路４ｂの出力（第１４図では制御パルス信号Ｐ２としているが、第１９では制御パルス信号ＢＰとしている）は、駆動回路５ａ，５ｂに与えられ、発振制御回路４ａの出力（第１４図では制御パルス信号Ｐ１としているが、第１９では制御パルス信号ＳＰとしている）は、駆動回路６ａ，６ｂに与えられている点が異なっている。実施の形態４（第１４図）にて説明したように、発振制御回路４ｂは、パルス幅の広い制御パルス信号ＢＰ（これを請求項１１では第２パルス幅と称している）を発生し、発振制御回路４ａは、パルス幅の狭い制御パルス信号ＳＰ（これを請求項１１では第１パルス幅と称している）を発生する。したがって、加工電流オン時間設定回路１１ａと発振制御回路４ａとは、全体として請求項１１における第１パルス幅制御手段に対応し、加工電流オン時間設定回路１１ｂと発振制御回路４ｂとは、全体として請求項１１における第２パルス幅制御手段に対応している。そして、駆動回路６（ａ，ｂ）は、請求項１１における第１スイッチング回路での駆動回路に対応し、駆動回路５（ａ，ｂ）は、請求項１１における第２スイッチング回路での駆動回路に対応している。また、放電状態判別回路１５は、請求項１１における放電状態判別手段に対応し、電流パルス選択回路１６は、請求項１１における電流パルス選択手段に対応している。加えて 、数値制御装置８は、請求項１２に記載の手段に対応している。
【０１９８】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の情報を処理することによって極間の放電状態が、大電流を印加する正常放電状態であるか、繰り返す周波数が高くなる即放電状態もしくは短絡状態であるかを判別する。電流パルス選択回路１６は、放電状態判別回路１５の判別結果を受けて、発振制御回路４ａ，４ｂのどちらに発振指令を出力するかを選択する。具体的には、電流パルス選択回路１６は、放電状態判別回路１５の判別結果が、正常放電状態を示すときは、発振制御回路４ｂに発振指令を出力し、即放電状態もしくは短絡状態を示すときは、発振制御回路４ａに発振指令を出力するようになっている。
【０１９９】
次に、第１９図、第２０図を参照して、実施の形態７による放電加工用電源装置の動作について説明する。なお、第２０図は、第１９図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。ここで、第２０図において、ｔｄは、無負荷時間である。（１）は、放電状態判別回路１５が正常放電状態、即放電状態、短絡状態の各状態の判別を行う電圧波形の例である。ここでは、無負荷時間ｔｄの長さに応じて判別する例が示されている。（２）は、スイッチング素子Ｓ２ａ，Ｓ２ｂの駆動する制御パルス信号ＳＰの発生タイミングを示している。（３）は、スイッチング素子Ｓ１ａ，Ｓ１ｂの駆動する制御パルス信号ＢＰの発生タイミングを示している。（４）は、極間に供給される電流パルスの波形を示している。
【０２００】
まず、加工電流オン時間設定回路１１ａ、１１ｂには、それぞれ数値制御装置８を通じワイヤ放電加工の加工条件の１パラメータとして予め制御パルス信号ＳＰ，ＢＰのパルス幅が設定されている。前述したように、制御パルス信号ＳＰ，ＢＰのパルス幅は、ＢＰ＞ＳＰという関係で設定されている。これは、加工速度やワイヤ断線防止の観点から定められる。
【０２０１】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が広く、無負荷時間ｔｄがｔｄ＞１μｓ〜２μｓ程度と長い場合は、正常放電が発生したと判定する。一方、放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が狭く、無負荷時間がｔｄ＜１μｓ〜２μｓと短い場合は、短絡もしくは即放電が発生したと判断する。
【０２０２】
電流パルス選択回路１６は、放電状態判別回路１５の判別結果が即放電状態もしくは短絡状態を示すときは、発振制御回路４ａに発振指令を出力する。その結果、パルス幅の狭い制御パルス信号ＳＰによって高速動作用のスイッチング素子Ｓ２ａ，Ｓ２ｂを駆動するゲート・ドライブ信号Ｇ２ａ，Ｇ２ｂが発生し、スイッチング素子Ｓ２ａ，Ｓ２ｂが制御パルス信号ＳＰのパルス幅内オン動作を行い、即放電状態もしくは短絡状態にある極間に、第２０図（４）に示すように、電流ピークの小さい電流パルスが供給される。
【０２０３】
また、電流パルス選択回路１６は、放電状態判別回路１５の判別結果が正常放電状態を示すときは、発振制御回路４ｂに発振指令を出力する。その結果、パルス幅の広い制御パルス信号ＢＰによって低損失動作用のスイッチング素子Ｓ１ａ，Ｓ１ｂを駆動するゲート・ドライブ信号Ｇ１ａ，Ｇ１ｂが発生し、スイッチング素子Ｓ１ａ，Ｓ１ｂが制御パルス信号ＢＰのパルス幅内オン動作を行い、正常放電状態にある極間、第２０図（４）に示すように、電流ピークの大きい電流パルスが供給される。
【０２０４】
このように、極間には、正常放電が発生した場合には、パルス幅の広い制御パルス信号ＢＰによって大電流ピークが供給され、短絡もしくは即放電が発生した場合には、パルス幅の狭い制御パルス信号ＳＰによって小電流ピークが供給される。このとき、大電流ピーク供給時には、低損失特性に優れるスイッチング素子Ｓ１ａ、Ｓ１ｂが選択され、小電流ピーク供給時には高速動作特性に優れるスイッチング素子Ｓ２ａ、Ｓ２ｂが選択される。
【０２０５】
前述したように、ワイヤ放電加工では、放電周波数の高い状態においては、正常放電の発生比率が１／３〜１／２程度であるので、放電周波数が１００ｋＨｚであっても、大電流ピークの必要な正常放電の発生周波数は５０ｋＨｚ以下となる。そこで、実施の形態７では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子Ｓ１ａ、Ｓ１ｂを使用して大電流ピークを供給できるようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない状態においては、高速動作に優れ高周波動作に対応可能なスイッチング素子Ｓ２ａ、Ｓ２ｂを使用して小電流ピークを供給できるようにした。
【０２０６】
したがって、大電流かつ高速動作を両立した高速加工が実現可能となる。また特性の異なるスイッチング回路を組み合わせて使用するので、スイッチング素子の数を少なくすることができ、発熱量を少なくすることができる。さらに、低損失側のスイッチング回路の繰り返し周波数を１／２〜１／３に押さえることができるので、より大電流かつ低損失の素子（ＩＧＢＴ等）が使用可能となる。
【０２０７】
実施の形態８．
第２１図は、この発明の実施の形態８である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第２１図では、実施の形態７（第１９図）に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
【０２０８】
すなわち、この実施の形態８による電源制御回路は、実施の形態１（第５図）に示した放電加工用電源装置におけるスイッチング素子Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂを駆動制御する回路である。この実施の形態８では、放電開始時の放電状態（正常放電、即放電、短絡）に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに切り替える場合の構成例（その２）が示されている。
【０２０９】
第２１図に示すように、実施の形態７（第１９図）に示した構成において、電流パルス選択回路１６に代えて、電流パルス停止回路１７が設けられている。但し、電流パルス停止回路１７の出力は、発振制御回路４ｂにのみ与えられている。電流パルス停止回路１７は、放電状態判別回路１５の判別結果が、即放電状態もしくは短絡状態を示すときは、発振制御回路４ｂに発振停止指令を出力するようになっている。電流パルス停止回路１７は、放電状態判別回路１５の判別結果が正常放電の場合には何もしない。したがって、加工電流オン時間設定回路１１ａと発振制御回路４ａとは、全体として請求項１３における第１パルス幅制御手段に対応し、加工電流オン時間設定回路１１ｂと発振制御回路４ｂとは、全体として請求項１３における第２パルス幅制御手段に対応している。そして、駆動回路６（ａ，ｂ）は、請求項１３における第１スイッチング回路での駆動回路に対応し、駆動回路５（ａ，ｂ）は、請求項１３における第２スイッチング回路での駆動回路に対応している。また、放電状態判別回路１５は、請求項１３における放電状態判別手段に対応し、電流パルス停止回路１７は、請求項１３における電流パルス停止手段に対応している。加えて 、数値制御装置８は、請求項１４に記載の手段に対応している。
【０２１０】
次に、第２１図、第２２図を参照して、実施の形態８による放電加工用電源装置の動作について説明する。なお、第２２図は、第２１図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第２２図での各項目の内容は、第２０図にて説明した通りである。
【０２１１】
放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が広く、無負荷時間ｔｄがｔｄ＞１μｓ〜２μｓ程度と長い場合は、正常放電が発生したと判定する。一方、放電状態判別回路１５は、放電検出回路３が検出した予備放電の間隔が狭く、無負荷時間がｔｄ＜１μｓ〜２μｓと短い場合は、短絡もしくは即放電が発生したと判断する。
【０２１２】
電流パルス停止回路１７は、放電状態判別回路１５の判別結果が、即放電状態もしくは短絡状態を示すときに、発振制御回路４ｂに発振停止指令を出力する。したがって、放電検出回路３が検出した予備放電の状態が正常放電であるときは、発振制御回路４ａ，４ｂは、実施の形態４（第１４図）にて説明したように順次動作するので、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂと高速動作に優れるスイッチング素子Ｓ２ａ，Ｓ２ｂとが順次に駆動される。
【０２１３】
一方、放電検出回路３が検出した予備放電の状態が即放電状態もしくは短絡状態であるときは、発振制御回路４ａのみが動作し、高速動作に優れるスイッチング素子Ｓ２ａ，Ｓ２ｂのみが駆動される。
【０２１４】
その結果、第２２図に示すように、極間に正常放電が発生した場合には、制御パルス信号ＢＰによる大電流ピークと制御パルス信号ＳＰによる小電流ピークとが供給される。一方、極間に短絡もしくは即放電が発生した場合には、制御パルス信号ＳＰによる小電流ピークが供給される。
【０２１５】
このように、実施の形態８では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子Ｓ１ａ、Ｓ１ｂを使用して大電流ピークを供給することと、高速応答に優れるスイッチング素子Ｓ２ａ、Ｓ２ｂを使用して小電流ピークを供給することとを順次に選択するようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない状態においては、低損失のスイッチング素子Ｓ１ａ，Ｓ１ｂの動作を停止し、高速動作に優れ高周波動作に対応可能なスイッチング素子Ｓ２ａ、Ｓ２ｂのみを使用して小電流ピークを供給できるようにした。
【０２１６】
したがって、大電流かつ高速動作を両立した高速加工が実現することに加え、アーク切れのない安定した高速加工が可能となる。また、実施の形態７と同様の作用効果が得られる。
【図面の簡単な説明】
【０２１７】
【第１図】  第１図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関する特性データの一覧を示す図である。
【第２図】  第２図は、従来の放電加工用電源装置の構成例を示す回路図である。
【第３図】  第３図は、第２図に示す加工放電用電源部のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図である。
【第４図】  第４図は、第３図に示す電源制御回路による従来の放電加工用電源装置の動作原理を説明する図である。
【第５図】  第５図は、この発明の実施の形態１である放電加工用電源装置の主な構成を示す回路図である。
【第６図】  第６図は、第５図に示す放電加工用電源装置のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図である。
【第７図】  第７図は、第６図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【第８図】  第８図は、第６図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図である。
【第９図】  第９図は、第１図に示したスイッチング素子を用いた場合の発熱量と加工速度との関係を説明する図である。
【第１０図】  第１０図は、この発明の実施の形態２である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１１図】  第１１図は、第１０図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【第１２図】  第１２図は、第１０図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図である。
【第１３図】  第１３図は、この発明の実施の形態３である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１４図】  第１４図は、この発明の実施の形態４である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１５図】  第１５図は、第１４図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【第１６図】  第１６図は、第１４図に示す電源制御回路が出力するゲート・ドライブ信号と放電加工用電源装置における極間電流との関係を説明する図である。
【第１７図】  第１７図は、この発明の実施の形態５である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１８図】  第１８図は、この発明の実施の形態６である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第１９図】  第１９図は、この発明の実施の形態７である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第２０図】  第２０図は、第１９図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【第２１図】  第２１図は、この発明の実施の形態８である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。
【第２２図】  第２２図は、第２１図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。
【符号の説明】
【０２１８】
３  放電検出回路
４，４ａ，４ｂ  発振回路
５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ  ドライブ回路
８  数値制御装置
９  切替器
１１ａ，１１ｂ，１２ａ，１２ｂ  加工電流オン時間設定回路
１３  パルス幅延長回路
１４  切替回路
１５  放電状態判別回路
１６  電流パルス選択回路
１７  電流パルス停止回路
２１  基準電圧
２２  コンパレータ
２３，２４，２６，２９，３１  抵抗素子
２５，３０  バッファ
２７，２８  トランジスタ
１０５  極間
Ｅ  電極
Ｗ  被加工物
Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ  スイッチング素子
Ｄ１，Ｄ２  ダイオード
Ｖ１  直流電源
Ｃ１  浮遊容量
Ｌ１，Ｌ２  浮遊インダクタンス
【図１】
0003917157.tif 000002
【図２】
0003917157.tif 000003
【図３】
0003917157.tif 000004
【図４】
0003917157.tif 000005
【図５】
0003917157.tif 000006
【図６】
0003917157.tif 000007
【図７】
0003917157.tif 000008
【図８】
0003917157.tif 000009
【図９】
0003917157.tif 000010
【図１０】
0003917157.tif 000011
【図１１】
0003917157.tif 000012
【図１２】
0003917157.tif 000013
【図１３】
0003917157.tif 000014
【図１４】
0003917157.tif 000015
【図１５】
0003917157.tif 000016
【図１６】
0003917157.tif 000017
【図１７】
0003917157.tif 000018
【図１８】
0003917157.tif 000019
【図１９】
0003917157.tif 000020
【図２０】
0003917157.tif 000021
【図２１】
0003917157.tif 000022
【図２２】
0003917157.tif 000023