(57)【特許請求の範囲】
【請求項１】
半導体基板上に、回路と、該回路に接続される出力電極と、を配置した半導体装置であって、
前記出力電極は前記半導体基板の同一ウエル上に絶縁層を介して配置された第1及び第２の電極からなり、
前記回路からの差動出力が前記第1及び第２の電極にそれぞれ接続されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にアナログ・デジタル混載の高周波半導体装置に関するものである。
【０００２】
【従来の技術】
高周波回路を含む半導体装置内に、デジタルノイズ源が集積されている場合、パルス状のデジタルノイズが基板経由で高周波回路に回り込み、良好な高周波特性を得ることが困難になるという問題がある。図１は従来の半導体装置の一例としてＣＭＯＳを示す。Ｐ基板（ｓｕｂｓｔｒａｔｅ）１上に、ＮＭＯＳトランジスタ２とＰＭＯＳトランジスタ３とを生成する。Ｎ−ｗｅｌｌ４は、ＰＭＯＳトランジスタ３を生成するために形成される。一般に、ＣＭＯＳの出力ドライバはインバータであり、この出力ドライバ回路の出力が出力電極（Ｐａｄ  Ｍｅｔａｌ）５に接続される。この出力電極５は、通常、基板１上に形成したＭｅｔａｌ電極であり、内部信号をＩＣ（半導体装置）の外に取り出すためのものであり、しかもレイアウトの性格上、基板１との間で、必ず、寄生容量を持つものである。この寄生容量が存在するため、この容量を介してドライバから電極５に供給された信号の一部が基板１へリークすることになる。ドライバ出力電極と基板間の寄生容量をＣｐｄ、ドライバの電圧変化をΔＶｄとした場合基板へリークする電荷（ΔＱ）は以下の式で表される。
【０００３】
ΔＱ＝Ｃｐｄ＊ΔＶｄ
このΔＱが寄生容量を介して回路に回り込むことになる。回り込みのメカニズムは電荷の再分配で説明することができる。ＩＣ内部の基板間の全寄生容量をＣｐｔとした場合、回路に電荷が回りこんで発生する電位ΔＶは以下の式で表される。
ΔＶ＝ΔＱ／（Ｃｐｔ−Ｃｐｄ）
【０００４】
この電位変化がまわり込みノイズとなる。ＩＣ内部で最大の寄生容量をもつ回路は出力トライバであるため、該ドライバは最大のノイズ源となる。主な寄生容量の内訳は、電極直下の寄生容量およびドライバを構成するトランジスタと基板間にある寄生容量である。そのため出力ドライバは低ノイズを実現するために重要な回路であるといえる。
【０００５】
【発明が解決しようとする課題】
しかしながら低ノイズ対策としてスルーレートの最適化や貫通電流低減化設計という程度では抜本的な解決法とは言えない。
【０００６】
さらに近作回路の高速化で高速ドライバも多数みられるようになり、かつ微細化が進み同一機能の半導体チップ面積が半分以下になる例も多数ある。
【０００７】
したがって基板ノイズに着目した場合、これが急増する傾向にあり、出力ドライバの設計改良のみでは解決できないという問題がでてきている。前述の出力ドライバが発生するデジタル的なノイズが基板を通じてノイズマージンのないアナログ回路へ回り込み、誤動作を引き起こすという事例があげられる。特に半導体装置内に高感度の回路、例えばＶＣＯ，ＡＧＣを含む場合は深刻な問題となっている。例として、ＶＣＯ内蔵のトランシーバにおいて、デジタルクロックやデジタル復調信号がＶＣＯへの回り込み、ＶＣＯの出力をＬＯ（ローカルオシレータ）信号とするＭＩＸ（混合回路）の特性を著しく悪化させてしまうという問題があった（後述の図３参照）。
【０００８】
そこで、本発明の目的は以上のような問題を解消し、回り込みノイズを低減した半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明は、半導体基板上に、回路と、該回路に接続される出力電極と、を配置した半導体装置であって、前記出力電極は前記半導体基板の同一ウエル上に絶縁層を介して配置された第１及び第２の電極からなり、前記回路からの差動出力が前記第１及び第２の電極にそれぞれ接続されていることを特徴とする。
【００１１】
上記構成によって、デジタルノイズ発生源から出力へ回り込む量を劇的に減らすことでこの問題を解決した。この際、本発明でのデジタルノイズレベルの低減効果は劇的に大きいため、上記のような従来の問題の解決策として極めて有効性の高い発明であると言える。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００１３】
本発明の実施形態の１例として図２に差動出力の電極を適用した半導体装置を示す。この例では１対の差動出力電極６，７の直下にウェル８があり、該ウェル８によって差動出力電極６，７を基板９と電気的に分離する。このような構成によれば、対基板の寄生容量は下式のように小さくすることができる。
ウェルがない場合
１／Ｃｐ≡１／（２＊Ｃｐｐ）
ウェルがある場合
１／Ｃｐｔ＝１／（２＊Ｃｐｎ）＋１／Ｃｐｗ
（Ｃｐ：ウエルが無い場合の電極と基板間の寄生容量
Ｃｐｔ：ウエルがある場合の電極と基板間の寄生容量
Ｃｐｐ：電極と基板の間に存在する寄生容量
Ｃｐｎ：電極とウェル間に存在する寄生容量
Ｃｐｗ：ウェルと基板間に存在する寄生容量
【００１４】
上式ではさらに重要な点を示唆している。それはウェルがない場合は電極の寄生容量は直接基板と接続されるが、ウェルがある場合はウェルと基板間の寄生容最が存在するため該寄生容量を介して電荷のやりとりが行われる。さらに言うならばウェルがない場合、電極対基板の寄生容量の電荷変動は直接基板に作用するのに対して、ウェルがある場合は、電極対ウェルの電荷変動の締果がウェル対基板の寄生雰量を介して基板に作用することである。すなわち、ウェルが電気的緩衝層となり、電極からの電荷の回り込みが低減されるのである。したがって、本発明は、同一ウエル上に配置した差動出力を接続する１対の電極に限らず、基板に形成したウエル上に単一電極を配置した場合でも、有効にノイズを低減することができ、さらに、各々別のウエル上に配置した差動出力を接続する１対の電極であっても、有効にノイズを低減することができる。
【００１５】
具体的に定式化してみる。今、一方の電極をＰｏｕｔ、もう一方の電極をＮｏｕｔとして、差動動作しているものとする。すなわちＰｏｕｔがＧＮＤ→ＶＤＤのとき、ＮｏｕｔはＶＤＤ→ＧＮＤの変化をする。ＧＮＤ→ＶＤＤ，ＶＤＤ→ＧＮＤの電位変化が同じであるとき、Ｐｏｕｔ，Ｎｏｕｔは（ＶＤＤ／２）を中心電位として±（ＶＤＤ／２）だけ変化しているのと等価である。今ＰｏｕｔとＮｏｕｔのスルーレートは等しいものと仮定して、動作点（ＶＤＤ／２）を中心にＰｏｕｔにδｖ，Ｎｏｕｔに−δｖの変化が発生した場合を考察する。ウェルに発生する電荷変動ΔＱは下式で表される。
ΔＱ  ＝ΔＱｐ＋ΔＱｎ
ΔＱｐ＝Ｃｐ１＊δｖ        ：Ｐｏｕｔ電極から発生する電荷
ΔＱｎ＝Ｃｐ２＊（−δｖ）  ：Ｎｏｕｔ電極から発生する電荷
Ｃｐｌ＝Ｃｐ２のとき
ΔＱ＝０
【００１６】
Ｃｐ１，Ｃｐ２は各々の電極（ＰｏｕｔまたはＮｏｕｔ）対基板間の寄生容量である。このようにウェルでの電荷変動は理想状態でゼロとなるため基板への電気的な作用はないといえる。
【００１７】
さらに本発明を適用可能な半導体装置として、基板上に構成された図３に示す（集積された）回路を例にとって説睨する。１０はＶＣＯ、１１はＶＣＯ１０の出力とベースバンド信号とを混合するＭＩＸＥＲ、１２はＭＩＸＥＲ１１の出力にデジタルクロックを適用してデジタル出力を得るためのベースバンド回路であり、このベースバンド回路１２の出力が基板上の出力電極（Ｐａｄ  Ｍｅｔａｌ）に接続される。ベースバンド回路とは、ダウンコンバートした信号をデジタル的に処理して復調データと復調データをとり込むためのクロックをつくり出す回路や、パワーを検知するためのＲＳＳＩ（Ｒｅｃｉｅｖｅｄ  Ｓｉｇｎａｌ  Ｓｔｒｅｎｇｔｈ  Ｉｎｄｉｃａｔｏｒ）などをさす。
【００１８】
図３では、ベースバンド回路１２の出力を接続した基板上の出力電極から基板を介してＶＣＯ１０に回り込む電荷を矢印で示してある。このような基板回り込みによるＶＣＯ出力のスペクトルを図４に示す。
【００１９】
図３に示すように、ＭＩＸＥＲ１１と、ベースバンド回路１２との間の領域Ｃで基板ノイズの回り込みが十分小さければ発生するスプリアスはＶＣＯ１０の奇数次が支配的であり、スプリアスはＶＣＯ１０の発振近傍には存在しない。このＶＣＯ出力をＬＯとして使用した場合、受信信号スペクトルｆ（ｉｆ）は以下のようになる。
ｒ（ｉｆ）＝ｆ（ＲＦ）−ｆ（ＬＯ）
〔ｆ（ＲＦ）：ベースバンド信号
ｆ（ＬＯ）：ＶＣＯ出力        〕
【００２０】
しかし図４のようなスプリアスがＶＣＯ（ＬＯ）に存在する場合、受信信号スペクトルは以下のようになる。
0003916910.tif 000002
【００２１】
すなわち、ダウンコンバージョンしたｉｆ信号近傍に、回り込んだ周波数成分も含むことになる。送信スペクトルも同様で
0003916910.tif 000003
のようにアップコンバージョンしたｉｆ信号近傍に、回り込んだ周波数成分も含むことになる。
【００２２】
加えて、ＶＣＯのような高感度の回路への回り込みは、デジタル出力電極（パッドメタル）と基板間の容量結合が支配的である。
【００２３】
以上の事を踏まえると、図３に示すような回路（半導体装置）に本発明を適用することによって、デジタル基板回り込み（ノイズ回り込み）を大幅に低減することができる。すなわち、図３に示す回路のデジタル出力を基板上に形成したウエル上の電極に接続し、且つ、このデジタル出力を差動化し、この差動出力を接続する２つの出力電極を同一ウエル内に形成する（図２参照）。これによって、デジタル基板回り込みを大幅に低減することができる。このときウエルの電位はフローティングではなく電気的に良好に接続されていることはいうまでもない。
【００２４】
同一ウェルに２つの差動出力電極を配置したパッド構成をディファレンシャルパッド（差動パッド）と呼ぶことにする（なお、１つのウエルに１つの電極を配置したパッド構成をシングルパッドと呼ぶ）。本ディファレンシャルパッドは基板への容量接続を積極的に利用して基板への固り込みを効果的に抑圧する。基板からＶＣＯへ回り込む量（スプリアス量）は、ＶＣＯで使用している容量をＣｖｃｏ、基板〜電極間の寄生容量をＣｐとしたとき以下のようになる。
スプリアス量＝α＊２０＊ｌｏｇ（Ｃｖｃｏ／Ｃｐ）
〔α：基板ノイズ結合係数〕
【００２５】
通常の場合、寄生容量Ｃｐを常に充放電しているため、この電荷の変化量が直接ＶＣＯに影響を及ぼす。
【００２６】
しかしディファレンシャルパッドの場合、２つの電極の一方が充電期だと、もう一方は放電期というように電荷のバランスが常に保たれている。ディファレンシャルパッドを使用したときに発生するＶＣＯのスプリアスは以下のようになる。
スプリアス量＝α＊２０＊ｌｏｇ（Ｃｖｃｏ／（Ｃｐｐ−Ｃｐｎ））
〔Ｃｐｐ：ｐ側の対基板寄生容量
Ｃｐｎ：ｎ側の対基板寄生容量〕
（Ｃｐｐ＝Ｃｐｎのとき完全にキャンセルされスプリアスはゼロとなる。）
【００２７】
以上示したように、図３の回路の出力電極構造に図２に示す構造を適用すると、基板を介したまわりこみ（Δｆ１、Δｆ２）を効果的に低減することができ、良好な高周波特性が得られる。
【００２８】
（実施例）
本発明の効果を実証するために、半導体装置として図５に示す回路を基板上に構成した。この回路は、発振器１４の出力を分周器１５によって２分周し、その出力（デジタル出力）を出力ドライバ１６に供給し、出力ドライバ１６の出力（デジタル出力）を基板上の出力電極に接続したものであり、比較のための従来例では、単一出力の出力ドライバ１６を使用し、その出力をウエルのない基板上に直に配置した単一電極（シングルパッド）に接続したものを適用し、本発明例では、差動出力の出力ドライバ１６を使用し、その出力を基板に形成した同一ウエル上に配置したディファレンシャルパッドに接続したものを適用した。そして、図５に示す回路出力を出力電極から取り出し、この取り出した出力信号における基本波（周波数：３０４または３１４Ｍｈｚ）成分と、その１／２の成分、およびその高周波側に発生する混変調スプリアス成分の各レベルを測定し、図６（従来例）および図７（本発明例）に示した。横軸は周波数、縦軸はレベルである。図６および図７から明らかなように、基本波成分の１／２の成分▲１▼、およびその高周波側に発生する混変調スプリアス成分▲２▼〜▲６▼の各レベルともに、従来例に比べて本発明例のほうが、低いことが分かる。また、ノイズフロアのレベルも従来例に比べて本発明例のほうが、低いことが分かる。よって、本発明によって、半導体装置の出力電極から基板に回り込むノイズを極めて有効に低減できることが明らかである。
【００２９】
また、別の実施例として、図２の回路を使用して、上記実施例同様に従来例と本発明例とを作成し、ＶＣＯ１０の周波数を４５０Ｍｈｚ（４０ｋｈｚのスパン）とし、ベースバンド周波数を４．８ｋｈｚとし、デジタルクロックの周波数を４．８Ｍｈｚとし、出力電極から取り出した被測定信号の中心周波数が、４５０．４１２２７４５Ｍｈｚ（従来例）、および４４９．５９９８７０５Ｍｈｚ（本発明例）のときの信号レベルを測定し、図９（従来例）および図８（本発明例）にそれぞれ示した。図９および図８に、符号１および２で示すように、ダウンコンバージョンして得られた被測定信号近傍に、回りこんだ周波数成分（前述したΔｆ１，Δｆ２に相当する）のレベルは、従来例よりも本発明例のほうが低いことが明らかである。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、半導体装置、特に高周波半導体装置において、回り込みノイズを大幅に低減することができる。
【図面の簡単な説明】
【図１】ＣＭＯＳおよび出力電極を含む半導体装置の断面図である。
【図２】本発明の実施形態の断面図である。
【図３】半導体装置を構成する回路の一例を示す図である。
【図４】図３の回路の出力信号波形を示す図である。
【図５】半導体装置を構成する回路の他の一例を示す図である。
【図６】図５の回路を使用した従来例の出力電極から取り出した信号のスペクトルを表す図である。
【図７】図５の回路を使用した本発明例の出力電極から取り出した信号のスペクトルを表す図である。
【図８】図２の回路を使用した本発明例の出力電極から取り出した信号のスペクトルを表す図である。
【図９】図２の回路を使用した従来例の出力電極から取り出した信号のスペクトルを表す図である。
【符号の説明】
６，７    電極
８        ｎ−ｗｅｌｌ
９        基板
【図１】
0003916910.tif 000004
【図２】
0003916910.tif 000005
【図３】
0003916910.tif 000006
【図４】
0003916910.tif 000007
【図５】
0003916910.tif 000008
【図６】
0003916910.tif 000009
【図７】
0003916910.tif 000010
【図８】
0003916910.tif 000011
【図９】
0003916910.tif 000012