(57)【特許請求の範囲】
【請求項１】
画素が２次元配列された光感応領域を有する撮像装置であって、
各々入射した光の強度に応じた出力を行う第１光感応部分と第２光感応部分とで１画素が構成されており、
前記第１光感応部分からの出力を読み出して当該出力に基づいて画像を検出するための画像検出部と、前記第２光感応部分からの出力を読み出して当該出力に基づいて前記２次元配列における第１の方向及び第２の方向での輝度プロファイルを検出するための輝度プロファイル検出部とを備えることを特徴とする撮像装置。
【請求項２】
前記第１光感応部分からの出力を前記画像検出部に導くための配線と前記第２光感応部分からの出力を前記輝度プロファイル検出部に導くための配線とが前記画素間を延びて設けられていることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第２光感応部分は、同一面内にて隣接して配設された複数の光感応部分を含み、
前記２次元配列における第１の方向に配列された複数の画素にわたって、前記第２光感応部分に含まれる複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、
前記２次元配列における第２の方向に配列された複数の画素にわたって、前記第２光感応部分に含まれる複数の光感応部分のうち他方の光感応部分同士が電気的に接続されていることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記第１の方向に配列された複数の画素にわたって、前記第２光感応部分に含まれる複数の光感応部分のうち一方の光感応部分同士を電気的に接続するための配線が、前記画素間を前記第１の方向に延びて設けられており、
前記第２の方向に配列された複数の画素にわたって、前記第２光感応部分に含まれる複数の光感応部分のうち他方の光感応部分同士を電気的に接続するための配線が、前記画素間を前記第２の方向に延びて設けられていることを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記第２光感応部分は入射した光の強度に応じた電流を出力し、
前記輝度プロファイル検出部は、
前記第１の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群からの電流出力を前記第２の方向に順次読み出すための第１輝度プロファイル検出用シフトレジスタと、
前記第２の方向に配列された前記複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を前記第１の方向に順次読み出すための第２輝度プロファイル検出用シフトレジスタと、
前記第１輝度プロファイル検出用シフトレジスタにより順次読み出される前記各一方の光感応部分群からの電流出力を順次入力し、その出力を電圧出力に変換する第１積分回路と、
前記第２輝度プロファイル検出用シフトレジスタにより順次読み出される前記各他方の光感応部分群からの電流出力を順次入力し、その出力を電圧出力に変換する第２積分回路と、を含んでいることを特徴とする請求項３に記載の撮像装置。
【請求項６】
前記第１光感応部分は入射した光の強度に応じた電流を出力し、
前記画像検出部は、
前記第１光感応部分からの電流出力を前記第１の方向に順次読み出すための第１画像検出用シフトレジスタと、
前記第１画像検出用シフトレジスタにて前記第１の方向に順次読み出された前記電流出力を前記第２の方向に順次読み出すための第２画像検出用シフトレジスタと、を含んでいることを特徴とする請求項１に記載の撮像装置。
【請求項７】
前記輝度プロファイル検出部は、検出した前記第１の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第１画素位置特定部と、検出した前記第２の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第２画素位置特定部とを含み、
前記画像検出部は、前記第１画素位置特定部及び前記第２画素位置特定部にてそれぞれ特定された前記画素位置を含む画像を検出することを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記第１光感応部分は、
フォトダイオードと、
ソース、ドレイン及びゲートをそれぞれ持つ第１、第２、第３及び第４の電界効果トランジスタと、を有し、
前記第１の電界効果トランジスタの前記ソースは、前記フォトダイオードのカソードに接続され、
前記第１の電界効果トランジスタの前記ドレインは、前記第２の電界効果トランジスタの前記ソース及び前記第３の電界効果トランジスタの前記ゲートに接続され、
前記第２の電界効果トランジスタの前記ドレイン及び前記第３の電界効果トランジスタの前記ドレインは、電源に接続され、
前記第３の電界効果トランジスタの前記ソースは、前記第４の電界効果トランジスタの前記ドレインに接続され、
前記第４の電界効果トランジスタの前記ソースは、出力に接続されていることを特徴とする請求項１に記載の撮像装置。
【請求項９】
前記第１光感応部分は入射した光の強度に応じた電圧を出力し、
前記画像検出部は、
前記第１光感応部分からの電圧出力を前記第１の方向に順次読み出すための第１画像検出用シフトレジスタと、
前記第１画像検出用シフトレジスタにて前記第１の方向に順次読み出された前記電圧出力を前記第２の方向に順次読み出すための第２画像検出用シフトレジスタと、を含んでいることを特徴とする請求項１に記載の撮像装置。
【請求項１０】
前記第１光感応部分は、
フォトダイオードと、
ソース、ドレイン及びゲートをそれぞれ持つ第１、第２、第３及び第４の電界効果トランジスタと、を有し、
前記第１の電界効果トランジスタの前記ソースは、前記フォトダイオードのカソードに接続され、
前記第１の電界効果トランジスタの前記ドレインは、前記第２の電界効果トランジスタの前記ソース及び前記第３の電界効果トランジスタの前記ゲートに接続され、
前記第２の電界効果トランジスタの前記ドレイン及び前記第３の電界効果トランジスタの前記ドレインは、電源に接続され、
前記第３の電界効果トランジスタの前記ソースは、前記第４の電界効果トランジスタの前記ドレインに接続され、
前記第４の電界効果トランジスタの前記ソースは、出力に接続され、
前記第１、第２及び第４の電界効果トランジスタの前記ゲートには、それぞれ前記第１画像検出用シフトレジスタからの信号が入力されることを特徴とする請求項９に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像装置に関する。
【０００２】
【従来の技術】
従来、ＣＭＯＳ型イメージセンサ等の固体撮像素子を用いて撮像し、画像を検出することが一般的に行われている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のものでは、撮像による画像の検出と共に、光が入射した２次元位置の検出を行うということは不可能であった。
【０００４】
本発明は上述の点に鑑みてなされたもので、画像の検出と共に、光が入射した２次元位置の検出を行うことができる撮像装置を提供することを課題とする。
【０００５】
【課題を解決するための手段】
本発明に係る撮像装置は、画素が２次元配列された光感応領域を有する撮像装置であって、各々入射した光の強度に応じた出力を行う第１光感応部分と第２光感応部分とで１画素が構成されており、第１光感応部分からの出力を読み出して当該出力に基づいて画像を検出するための画像検出部と、第２光感応部分からの出力を読み出して当該出力に基づいて２次元配列における第１の方向及び第２の方向での輝度プロファイルを検出するための輝度プロファイル検出部とを備えることを特徴としている。
【０００６】
本発明に係る撮像装置では、１つの画素に入射した光は当該画素を構成する第１光感応部分及び第２光感応部分それぞれにおいて検出されて、光強度に応じた出力が光感応部分毎になされる。そして、画像検出部により、第１光感応部分からの出力が読み出されて当該出力に基づいて画像が検出される。また、輝度プロファイル検出部により、第２光感応部分からの出力が読み出され当該出力に基づいて２次元配列における第１の方向及び第２の方向での輝度プロファイルが検出される。このように、１画素が第１光感応部分と第２光感応部分とで構成されていることから、画像の検出と共に、光が入射した２次元位置の検出を行うことが可能となる。
【０００７】
また、第１光感応部分からの出力を画像検出部に導くための配線と第２光感応部分からの出力を輝度プロファイル検出部に導くための配線とが画素間を延びて設けられていることが好ましい。このように構成した場合、それぞれの配線により第１光感応部分及び第２光感応部分への光の入射を妨げられることはなく、検出感度の低下を抑制できる。
【０００８】
また、第２光感応部分は、同一面内にて隣接して配設された複数の光感応部分を含み、２次元配列における第１の方向に配列された複数の画素にわたって、第２光感応部分に含まれる複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、２次元配列における第２の方向に配列された複数の画素にわたって、第２光感応部分に含まれる複数の光感応部分のうち他方の光感応部分同士が電気的に接続されていることが好ましい。このように構成した場合、１つの第２光感応部分に入射した光は当該第２光感応部分に含まれる光感応部分それぞれにおいて検出されて、光強度に応じた電流がそれぞれの光感応部分毎に出力される。そして、一方の光感応部分同士が２次元配列における第１の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第１の方向に送られる。また、他方の光感応部分同士が２次元配列における第２の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第２の方向に送られる。このように、一方の光感応部分からの電流出力は第１の方向に送られるとともに、他方の光感応部分からの電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分を配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【０００９】
また、第１の方向に配列された複数の画素にわたって、第２光感応部分に含まれる複数の光感応部分のうち一方の光感応部分同士を電気的に接続するための配線が、画素間を第１の方向に延びて設けられており、第２の方向に配列された複数の画素にわたって、第２光感応部分に含まれる複数の光感応部分のうち他方の光感応部分同士を電気的に接続するための配線が、画素間を第２の方向に延びて設けられていることが好ましい。このように構成した場合、それぞれの配線により光感応部分への光の入射を妨げられることはなく、検出感度の低下を抑制できる。
【００１０】
また、第２光感応部分は入射した光の強度に応じた電流を出力し、輝度プロファイル検出部は、第１の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群からの電流出力を第２の方向に順次読み出すための第１輝度プロファイル検出用シフトレジスタと、第２の方向に配列された複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を第１の方向に順次読み出すための第２輝度プロファイル検出用シフトレジスタと、第１輝度プロファイル検出用シフトレジスタにより順次読み出される各一方の光感応部分群からの電流出力を順次入力し、その出力を電圧出力に変換する第１積分回路と、第２輝度プロファイル検出用シフトレジスタにより順次読み出される各他方の光感応部分群からの電流出力を順次入力し、その出力を電圧出力に変換する第２積分回路と、を含んでいることが好ましい。このように構成した場合、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを極めて簡易な構成にて検出することができる。
【００１１】
また、第１光感応部分は入射した光の強度に応じた電流を出力し、画像検出部は、第１光感応部分からの電流出力を第１の方向に順次読み出すための第１画像検出用シフトレジスタと、第１画像検出用シフトレジスタにて第１の方向に順次読み出された電流出力を第２の方向に順次読み出すための第２画像検出用シフトレジスタと、を含んでいることが好ましい。このように構成した場合、画像を極めて簡易な構成にて検出することができる。
【００１２】
また、輝度プロファイル検出部は、検出した第１の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第１画素位置特定部と、検出した第２の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第２画素位置特定部とを含み、画像検出部は、第１画素位置特定部及び第２画素位置特定部にてそれぞれ特定された画素位置を含む画像を検出することが好ましい。このように構成した場合、所定輝度以上の領域を含む画像を極めて高速にて検出することができる。また、当該撮像装置の動体追尾センサ等への適用が可能となる。
【００１３】
【発明の実施の形態】
本発明の実施形態に係る撮像装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。以下では、パラメータＭおよびＮそれぞれを２以上の整数とする。また、特に明示しない限りは、パラメータｍを１以上Ｍ以下の任意の整数とし、パラメータｎを１以上Ｎ以下の任意の整数とする。
【００１４】
図１は、本実施形態に係る撮像装置を示す概念概略構成図である。本実施形態に係る撮像装置１は、図１に示されるように、光感応領域１０と、第１輝度プロファイル検出用信号処理回路２０と、第２輝度プロファイル検出用信号処理回路３０、画像検出部としての画像検出用信号処理回路５０とを有している。ここで、第１輝度プロファイル検出用信号処理回路２０と第２輝度プロファイル検出用信号処理回路３０とが輝度プロファイル検出部を構成する。
【００１５】
光感応領域１０は、画素１１mnがＭ行Ｎ列に２次元配列されている。１画素は、各々に入射した光の強度に応じた電流を出力する第１光感応部分１２mnと第２光感応部分１３mnを同一面内にて隣接して配設することで構成されている。また、第２光感応部分１３mnは、同一面内にて隣接して配設された複数（本実施形態においては、２つ）の光感応部分１４mn，１５mnを含んでいる。
【００１６】
２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって、第２光感応部分１３mnに含まれる複数の光感応部分１４mn，１５mnのうち一方の光感応部分１４mn同士（たとえば、一方の光感応部分１４11〜１４1N）が電気的に接続されている。また、第２光感応部分１３mnに含まれる複数の光感応部分１４mn，１５mnのうち他方の光感応部分１５mn同士（たとえば、一方の光感応部分１５11〜１５1N）が電気的に接続されている。
【００１７】
ここで、図２及び図３に基づいて、光感応領域１０の構成について説明する。図２は、撮像装置に含まれる光感応領域の一例を示す要部拡大平面図であり、図３は、撮像装置に含まれる光感応領域を示す概略構成図である。なお、図２においては、絶縁層、保護層等の図示を省略している。
【００１８】
光感応領域１０は、Ｐ型（第１導電型）の半導体からなる半導体基板４０と、当該半導体基板４０の表層に形成されたＮ型（第２導電型）の半導体領域４１，４２，４３とを含んでいる。これにより、第１光感応部分１２mnは半導体基板４０部分と第２導電型半導体領域４１とを含み、フォトダイオード６１が構成されることとなる。また、第２光感応部分１３mnに含まれる一方の光感応部分１４mnは半導体基板４０部分と第２導電型半導体領域４２とを含み、フォトダイオード６２が構成されることとなる。また、第２光感応部分１３mnに含まれる他方の光感応部分１５mnは半導体基板４０部分と第２導電型半導体領域４３とを含み、フォトダイオード６３が構成されることとなる。第１光感応部分１２mnは、パッシブピクセルセンサ（ＰＰＳ：Passive Pixel Sensor）に構成されている。
【００１９】
第２導電型半導体領域４２，４３は、図２に示されるように、光入射方向から見て略三角形状を呈しており、１画素において２つの領域４２，４３が互いに一辺が隣接して形成されている。半導体基板４０は、接地電位とされている。なお、光感応領域１０は、Ｎ型の半導体からなる半導体基板と、当該半導体基板の表層に形成されたＰ型の半導体領域とを含んで構成されていてもよい。
【００２０】
領域４１には、絶縁層（図示せず）に形成されたスルーホール（図示せず）を介して第１配線４５が電気的に接続されている。また、領域４１に対して、ポリシリコンからなるＭＯＳゲート４６が設けられており、ＭＯＳゲート４６には第２配線４７が電気的に接続されている。このＭＯＳゲート４６によりスイッチ素子６４（電界効果トランジスタ：ＦＥＴ）が構成されることとなる。スイッチ素子６４のドレインが領域４１と共通であり、ゲートが第２配線４７に接続され、ソースが第１配線４５に接続される。
【００２１】
領域４２には、絶縁層（図示せず）に形成されたスルーホール（図示せず）を介して第３配線４８が電気的に接続されている。領域４３には、絶縁層（図示せず）に形成されたスルーホール（図示せず）を介して第４配線４９が電気的に接続されている。なお、上述した絶縁層の材料としてはＳｉＯ2又はＳｉＮ等を用いることができ、第１配線４５〜第４配線４９の各配線の材料としてはＡｌ等の金属を用いることができる。
【００２２】
第１配線４５は、各画素１１mnにおける領域４１を第１の方向にわたって電気的に接続するものであって、画素１１mn間を第１の方向に延びて設けられている。第２配線４７は、ＭＯＳゲート４６を第２の方向にわたって電気的に接続するものであって、画素１１mn間を第２の方向に延びて設けられている。
【００２３】
第３配線４８は、各画素１１mnにおける領域４２を第１の方向にわたって電気的に接続するものであって、画素１１mn間を第１の方向に延びて設けられている。このように、各画素１１mnにおける領域４２を第３配線４８で接続することにより、２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって一方の光感応部分１４mn同士（たとえば、一方の光感応部分１４11〜１４1N）が電気的に接続されて、光感応領域１０において第１の方向に長く延びる光感応部が構成される。この第１の方向に長く延びる光感応部はＭ列形成されることになる。
【００２４】
第４配線４９は、各画素１１mnにおける領域４３を第２の方向にわたって電気的に接続するものであって、画素１１mn間を第２の方向に延びて設けられている。このように、各画素１１mnにおける領域４３を第４配線４９で接続することにより、２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって他方の光感応部分１５mn同士（たとえば、他方の光感応部分１５11〜１５M1）が電気的に接続されて、光感応領域１０において第２の方向に長く延びる光感応部が構成される。この第２の方向に長く延びる光感応部はＮ行形成されることになる。
【００２５】
また、光感応領域１０においては、上述した第１の方向に長く延びるＭ列の光感応部と第２の方向に長く延びるＮ行の光感応部とが同一面上に形成されることになる。
【００２６】
図２から分かるように、図３において、第２配線４７及び第４配線４９は図３中左右方向に並んでいる画素１１間でつながっており、第１配線４５及び第３配線４８は図３中上下方向に並んでいる画素１１間でつながっている。
【００２７】
領域４２，４３の形状は、図２に示された略三角形状のものに限られず、他の形状であってもよく、たとえば、光入射方向から見て長方形状や櫛状を呈していてもよい。また、１画素あたり２以上の領域としてもよい。なお、１画素あたり第１の方向と第２の方向の第２導電型半導体領域の面積が異なっていても、画素間で夫々の方向ごとに一定であればよい。すなわち、同一の方向に延びる全ての配線で各々に接続されている光感応領域の総面積が同じであればよい。
【００２８】
続いて、図４及び図５に基づいて、第１輝度プロファイル検出用信号処理回路２０及び第２輝度プロファイル検出用信号処理回路３０の構成について説明する。図４は、第１輝度プロファイル検出用信号処理回路を示す概略構成図であり、図５は、第２輝度プロファイル検出用信号処理回路を示す概略構成図である。
【００２９】
第１輝度プロファイル検出用信号処理回路２０は、光感応領域１０に入射した光の第２の方向での輝度プロファイルを示す電圧Ｈoutを出力する。第２輝度プロファイル検出用信号処理回路３０は、光感応領域１０に入射した光の第１の方向での輝度プロファイルを示す電圧Ｖoutを出力する。
【００３０】
第１輝度プロファイル検出用信号処理回路２０は、図４に示されるように、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１４mn群（第２導電型半導体領域４２からなり、第１の方向に長く延びるＭ列の光感応部）に対応して設けられた第１スイッチ素子２１と、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１４mn群からの電流を第２の方向に順次読み出すための第１輝度プロファイル検出用シフトレジスタ２２と、第１輝度プロファイル検出用シフトレジスタ２２により順次読み出される各一方の光感応部分１４mn群からの電流を順次入力し、その電流を電圧に変換して出力する第１積分回路２３とを含んでいる。
【００３１】
第１スイッチ素子２１は、第１輝度プロファイル検出用シフトレジスタ２２から出力される信号ｓｈｉｆｔ（Ｈm）により制御されて順次閉じられる。第１スイッチ素子２１を閉じることにより、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１４mn群に蓄積された電荷が電流となって、第３配線４８及び第１スイッチ素子２１を介して第１積分回路２３に出力される。第１輝度プロファイル検出用シフトレジスタ２２は、制御回路（図示せず）から出力される信号によりその動作が制御されて、第１スイッチ素子２１を順次閉じる。
【００３２】
第１積分回路２３は、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１４mn群からの電流出力を入力し、入力した電流出力の電荷を増幅するアンプ２４と、アンプ２４の入力端子に一方の端子が接続され、アンプ２４の出力端子に他方の端子が接続された容量素子２５と、アンプ２４の入力端子に一方の端子が接続され、アンプ２４の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号ΦHresetが有意の場合には「ＯＮ」状態となり、リセット信号ΦHresetが非有意の場合には「ＯＦＦ」状態となるスイッチ素子２６とを有している。
【００３３】
第１積分回路２３は、スイッチ素子２６が「ＯＮ」状態であるときには、容量素子２５を放電して初期化する。一方、第１積分回路２３は、スイッチ素子２６が「ＯＦＦ」状態であるときには、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１４mn群から入力端子に入力した電荷を容量素子２５に蓄積して、その蓄積された電荷に応じた電圧Ｈoutを出力端子から出力する。
【００３４】
第２輝度プロファイル検出用信号処理回路３０は、図５に示されるように、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１５mn群（第２導電型半導体領域４３からなり、第２の方向に長く延びるＮ行の光感応部）に対応して設けられた第２スイッチ素子３１と、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１５mn群からの電流を第１の方向に順次読み出すための第２輝度プロファイル検出用シフトレジスタ３２と、第２輝度プロファイル検出用シフトレジスタ３２により順次読み出される各他方の光感応部分１５mn群からの電流を順次入力し、その電流を電圧に変換して出力する第２積分回路３３とを含んでいる。
【００３５】
第２スイッチ素子３１は、第２輝度プロファイル検出用シフトレジスタ３２から出力される信号ｓｈｉｆｔ（Ｖn）により制御されて順次閉じられる。第２スイッチ素子３１を閉じることにより、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１５mn群に蓄積された電荷が電流となって、第４配線４９及び第２スイッチ素子３１を介して第２積分回路３３に出力される。第２輝度プロファイル検出用シフトレジスタ３２は、制御回路から出力される信号によりその動作が制御されて、第２スイッチ素子３１を順次閉じる。
【００３６】
第２積分回路３３は、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１５mn群からの電流出力を入力し、入力した電流出力の電荷を増幅するアンプ３４と、アンプ３４の入力端子に一方の端子が接続され、アンプ３４の出力端子に他方の端子が接続された容量素子３５と、アンプ３４の入力端子に一方の端子が接続され、アンプ３４の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号ΦVresetが有意の場合には「ＯＮ」状態となり、リセット信号ΦVresetが非有意の場合には「ＯＦＦ」状態となるスイッチ素子３６とを有している。
【００３７】
第２積分回路３３は、スイッチ素子３６が「ＯＮ」状態であるときには、容量素子３５を放電して初期化する。一方、第２積分回路３３は、スイッチ素子３６が「ＯＦＦ」状態であるときには、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１５mn群から入力端子に入力した電荷を容量素子３５に蓄積して、その蓄積された電荷に応じた電圧Ｖoutを出力端子から出力する。
【００３８】
続いて、図６及び図７に基づいて、第１輝度プロファイル検出用信号処理回路２０及び第２輝度プロファイル検出用信号処理回路３０の動作について説明する。図６は、第１輝度プロファイル検出用信号処理回路の動作を説明するためのタイミングチャートであり、図７は、第２輝度プロファイル検出用信号処理回路の動作を説明するためのタイミングチャートである。
【００３９】
図６において、制御回路から第１輝度プロファイル検出用シフトレジスタ２２にスタート信号が入力されると、所定のパルス幅を有する信号ｓｈｉｆｔ（Ｈm）が順次出力される。第１輝度プロファイル検出用シフトレジスタ２２から対応する第１スイッチ素子２１にｓｈｉｆｔ（Ｈm）が出力されると、第１スイッチ素子２１が順次閉じ、対応する一方の光感応部分１４mn群に蓄積された電荷が電流となって第１積分回路２３に順次出力される。
【００４０】
第１積分回路２３には、制御回路からリセット信号ΦHresetが入力されており、リセット信号ΦHresetが「ＯＦＦ」状態の期間、対応する一方の光感応部分１４mn群に蓄積された電荷が容量素子２５に蓄積されて、蓄積された電荷量に応じた電圧Ｈoutが第１積分回路２３から順次出力される。なお、第１積分回路２３は、リセット信号ΦHresetが「ＯＮ」状態のときにはスイッチ素子２６を閉じて容量素子２５を初期化する。
【００４１】
このように、第１輝度プロファイル検出用信号処理回路２０からは、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１４mn群にて蓄積されて電荷（電流）に対応した電圧Ｈoutが、対応する一方の光感応部分１４mn群毎に順次時系列データとして出力される。この時系列データは、第２の方向での輝度プロファイルを示すものである。
【００４２】
図７において、制御回路から第２輝度プロファイル検出用シフトレジスタ３２にスタート信号が入力されると、所定のパルス幅を有する信号ｓｈｉｆｔ（Ｖn）が順次出力される。第２輝度プロファイル検出用シフトレジスタ３２から対応する第２スイッチ素子３１にｓｈｉｆｔ（Ｖn）が出力されると、第２スイッチ素子３１が順次閉じ、対応する他方の光感応部分１５mn群に蓄積された電荷が電流となって第２積分回路３３に順次出力される。
【００４３】
第２積分回路３３には、制御回路からリセット信号ΦVresetが入力されており、リセット信号ΦVresetが「ＯＦＦ」状態の期間、対応する他方の光感応部分１５mn群に蓄積された電荷が容量素子３５に蓄積されて、蓄積された電荷量に応じた電圧Ｖoutが第２積分回路３３から順次出力される。なお、第２積分回路３３は、リセット信号ΦVresetが「ＯＮ」状態のときにはスイッチ素子３６を閉じて容量素子３５を初期化する。
【００４４】
このように、第２輝度プロファイル検出用信号処理回路３０からは、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１５mn群にて蓄積されて電荷（電流）に対応した電圧Ｖoutが、対応する他方の光感応部分１５mn群毎に順次時系列データとして出力される。この時系列データは、第１の方向での輝度プロファイルを示すものである。
【００４５】
続いて、図８に基づいて、画像検出用信号処理回路５０の構成について説明する。図８は、画像検出部を示す概略構成図である。画像検出用信号処理回路５０は、光感応領域１０に入射した光により画素データ（画像）を示す電圧ＩＭoutを出力する。
【００４６】
画像検出用信号処理回路５０は、各第１光感応部分１２mnからの電流出力を第１の方向に順次読み出すための第１画像検出用シフトレジスタ５１と、第２の方向に配列された画素１１mnに対応して設けられた第３スイッチ素子５２と、第１画像検出用シフトレジスタ５１にて第１の方向に順次読み出されたそれぞれの電流出力を第２の方向に順次読み出すための第２画像検出用シフトレジスタ５３と、第２画像検出用シフトレジスタ５３により順次読み出される各第１光感応部分１２mnからの電流を順次入力し、その電流を電圧に変換して出力する第３積分回路５４とを含んでいる。
【００４７】
第１画像検出用シフトレジスタ５１は、夫々の第１光感応部分１２mnで生じた電流を読み出すために、制御回路（図示せず）から出力される信号によりその動作が制御されて、夫々のＭＯＳゲート４６（スイッチ素子６４）に信号ｓｈｉｆｔ（ＶIn）を出力する。第１画像検出用シフトレジスタ５１は、第２の方向に配列された第１光感応部分１２mnのＭＯＳゲート４６（スイッチ素子６４）に対して、同時に信号ｓｈｉｆｔ（ＶIn）を出力し得るように第２配線４７を介して接続されている。
【００４８】
第３スイッチ素子５２は、第２画像検出用シフトレジスタ５３から出力される信号ｓｈｉｆｔ（ＨＩｍ）により制御されて順次閉じられる。第３スイッチ素子５２を閉じることにより、第１画像検出用シフトレジスタ５１からの信号ｓｈｉｆｔ（ＶＩｎ）により閉じられたＭＯＳゲート４６（スイッチ素子６４）に対応する第１光感応部分１２ｍｎに蓄積された電荷が電流となって、第１配線４５及び第３スイッチ素子５２を介して第３積分回路５４に出力される。第２画像検出用シフトレジスタ５３は、制御回路（図示せず）から出力される信号によりその動作が制御されて、第３スイッチ素子５２を順次閉じる。
【００４９】
第３積分回路５４は、夫々の第１光感応部分１２mnからの電流出力を入力し、入力した電流出力の電荷を増幅するアンプ５５と、アンプ５５の入力端子に一方の端子が接続され、アンプ５５の出力端子に他方の端子が接続された容量素子５６と、アンプ５５の入力端子に一方の端子が接続され、アンプ５５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号ΦIMresetが有意の場合には「ＯＮ」状態となり、リセット信号ΦIMresetが非有意の場合には「ＯＦＦ」状態となるスイッチ素子５７とを有している。
【００５０】
第３積分回路５４は、スイッチ素子５７が「ＯＮ」状態であるときには、容量素子５６を放電して初期化する。一方、第３積分回路５４は、スイッチ素子５７が「ＯＦＦ」状態であるときには、夫々の第１光感応部分１２mnから入力端子に入力した電荷を容量素子５６に蓄積して、その蓄積された電荷に応じた電圧ＩＭoutを出力端子から出力する。
【００５１】
続いて、図９に基づいて、画像検出用信号処理回路５０の動作について説明する。図９は、画像検出用信号処理回路の動作を説明するためのタイミングチャートである。
【００５２】
図９において、制御回路から第１画像検出用シフトレジスタ５１にスタート信号が入力されると、所定のパルス幅を有する信号ｓｈｉｆｔ（ＶIn）が順次出力される。第１画像検出用シフトレジスタ５１から対応するＭＯＳゲート４６にｓｈｉｆｔ（ＶIn）が出力されると、ＭＯＳゲート４６が順次閉じる。
【００５３】
この状態で、制御回路から第２画像検出用シフトレジスタ５３にスタート信号が入力されると、所定のパルス幅を有する信号ｓｈｉｆｔ（ＨIm）が順次出力される。第２画像検出用シフトレジスタ５３から対応する第３スイッチ素子５２にｓｈｉｆｔ（ＨIm）が出力されると、第３スイッチ素子５２が順次閉じ、対応する第１光感応部分１２mnに蓄積された電荷が電流となって第３積分回路５４に順次出力される。
【００５４】
第３積分回路５４には、制御回路からリセット信号ΦIMresetが入力されており、リセット信号ΦIMresetが「ＯＦＦ」状態の期間、対応する第１光感応部分１２mnに蓄積された電荷が容量素子５６に蓄積されて、蓄積された電荷量に応じた電圧ＩＭoutが第３積分回路５４から順次出力される。なお、第３積分回路５４は、リセット信号ΦIMresetが「ＯＮ」状態のときにはスイッチ素子５７を閉じて容量素子５６を初期化する。
【００５５】
このように、画像検出用信号処理回路５０からは、第１光感応部分１２mnにて蓄積されて電荷（電流）に対応したＩＭoutが、対応する第１光感応部分１２mn毎に順次時系列データとして出力される。この時系列データは、画素データ（画像）を示すものである。
【００５６】
なお、第１輝度プロファイル検出用信号処理回路２０、第２輝度プロファイル検出用信号処理回路３０及び画像検出用信号処理回路５０は、同じタイミングにて動作させてもよく、時系列順で独立して動作させてもよい。
【００５７】
以上のように、本実施形態の撮像装置１においては、１つの画素１１mnに入射した光は当該画素１１mnを構成する第１光感応部分１２mn及び第２光感応部分１３mnそれぞれにおいて検出されて、光強度に応じた出力が光感応部分１２mn，１３mn毎になされる。そして、画像検出用信号処理回路５０により、第１光感応部分１２mnからの出力が読み出されて当該出力に基づいて画像が検出される。また、輝度プロファイル検出部（第１輝度プロファイル検出用信号処理回路２０及び第２輝度プロファイル検出用信号処理回路３０）により、第２光感応部分１３mnからの出力が読み出され当該出力に基づいて２次元配列における第１の方向及び第２の方向での輝度プロファイルが検出される。このように、１画素が第１光感応部分１２mnと第２光感応部分１３mnとで構成されていることから、画像の検出と共に、光が入射した２次元位置の検出を行うことが可能となる。
【００５８】
また、本実施形態の撮像装置１において、第１光感応部分１２mnからの出力を画像検出用信号処理回路５０に導くための第１配線４５及び第２配線４７と、第２光感応部分１３mnからの出力を輝度プロファイル検出部（第１輝度プロファイル検出用信号処理回路２０及び第２輝度プロファイル検出用信号処理回路３０）に導くための第３配線４８及び第４配線４９とが画素１１mn間を延びて設けられている。これにより、それぞれの配線４５，４７，４８，４９により第１光感応部分１２mn及び第２光感応部分１３mnへの光の入射を妨げられることはなく、検出感度の低下を抑制できる。
【００５９】
また、本実施形態の撮像装置１において、第２光感応部分１３mnは、同一面内にて隣接して配設された複数の光感応部分１４mn，１５mnを含み、２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって、第２光感応部分１３mnに含まれる複数の光感応部分１４mn，１５mnのうち一方の光感応部分１４mn同士が電気的に接続され、２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって、第２光感応部分１３mnに含まれる複数の光感応部分１４mn，１５mnのうち他方の光感応部分１５mn同士が電気的に接続されている。これにより、１つの第２光感応部分１３mnに入射した光は当該第２光感応部分１３mnに含まれる光感応部分１４mn，１５mnそれぞれにおいて検出されて、光強度に応じた電流がそれぞれの光感応部分１４mn，１５mn毎に出力される。そして、一方の光感応部分１４mn同士が２次元配列における第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MNにわたって電気的に接続されているので、一方の光感応部分１４mnからの電流出力は第１の方向に送られる。また、他方の光感応部分１５mn同士が２次元配列における第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MNにわたって電気的に接続されているので、他方の光感応部分１５mnからの電流出力は第２の方向に送られる。このように、一方の光感応部分１４mnからの電流出力は第１の方向に送られるとともに、他方の光感応部分１５mnからの電流出力は第２の方向に送られることから、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、１画素に複数の光感応部分１４mn，１５mnを配設するという極めて簡素な構成にて、入射した光の２次元位置を高速に検出することができる。
【００６０】
また、本実施形態の撮像装置１においては、第３配線４８が、画素１１mn間を第１の方向に延びて設けられており、第４配線４９が、画素１１mn間を第２の方向に延びて設けられていることが好ましい。このように構成した場合、それぞれの配線４８，４９により光感応部分１２mn，１３mnへの光の入射を妨げられることはなく、検出感度の低下を抑制できる。
【００６１】
また、本実施形態の撮像装置１において、第２光感応部分１３mnは入射した光の強度に応じた電流を出力し、輝度プロファイル検出部（第１輝度プロファイル検出用信号処理回路２０、第２輝度プロファイル検出用信号処理回路３０）は、第１輝度プロファイル検出用シフトレジスタ２２と、第２輝度プロファイル検出用シフトレジスタ３２と、第１積分回路２３と、第２積分回路３３とを含んでいる。これにより、第１の方向での輝度プロファイルと第２の方向での輝度プロファイルとを極めて簡易な構成にて検出することができる。
【００６２】
また、本実施形態の撮像装置１において、第１光感応部分１２ｍｎは入射した光の強度に応じた電流を出力し、画像検出用信号処理回路５０は、第１画像検出用シフトレジスタ５１と、第２画像検出用シフトレジスタ５３と、第３積分回路５４とを含んでいる。これにより、画像（画素データ）を極めて簡易な構成にて検出することができる。
【００６３】
次に、図１０に基づいて、本実施形態に係る撮像装置の変形例について説明する。図１０は、本実施形態に係る撮像装置の変形例を示す概略構成図である。変形例は、上述した実施形態に比して、第１光感応部分１２ｍｎがアクティブピクセルセンサ（ＡＰＳ：Active Pixel Sensor）に構成されている点で相違する。なお、図１０では、２×２画素として図示している。なお、図１０において、各画素１１１１，１１１２，１１２１，１１２２の同じ位置から延びる各配線はつながっている。
【００６４】
電界効果トランジスタ（ＦＥＴ）８１，８２の各ドレインが電源電圧に接続され、トランジスタ８１のソースとトランジスタ８２のゲートが電界効果トランジスタ８３のドレインに接続されている。トランジスタ８３のソースがフォトダイオード６１のカソードに接続されている。更に、トランジスタ８２のソースが、トランジスタ８４のドレイン、ソースを通して第３スイッチ素子５２側に接続されている。トランジスタ８１のゲートには、第１画像検出用シフトレジスタ５１からリセット信号Ｒｅｓｅｔ（ＶIn）が与えられ、トランジスタ８３のゲートには、第１画像検出用シフトレジスタ５１から信号ＳＷ（ＶIn）が与えられる。また、トランジスタ８４には、第１画像検出用シフトレジスタ５１から信号ｓｈｉｆｔ（ＶIn）が与えられる。
【００６５】
このアクティブピクセルセンサの動作について説明するに、まず、トランジスタ８１のゲートにリセット信号Ｒｅｓｅｔ（ＶIn）が印加され、トランジスタ８１がオンになり、トランジスタ８１のドレイン、ソースを介してフォトダイオード６１のカソードの電圧が電源電位にされる（リセットされる）。なお、このとき、トランジスタ８３はオンであり、トランジスタ８４はオフである。続いて、トランジスタ８１のゲートへのリセット信号Ｒｅｓｅｔ（ＶIn）が消失してトランジスタ８１がオフとなり、これにより、フォトダイオード６１のカソード電位が電源電位に維持される。この状態で、フォトダイオード６１に光が照射され、フォトダイオード６１が入射光を光電変換して、照射光量（強度×時間）に比例した電荷Ｑがフォトダイオード６１に蓄積され、フォトダイオード６１のカソードの電位がＱ／Ｃなる電圧変化を起こす（ただし、Ｃはフォトダイオード６１の容量である）。
【００６６】
その後、トランジスタ８３のゲートに信号ＳＷ（ＶIn）が印加され、トランジスタ８４のゲートに信号ｓｈｉｆｔ（ＶIn）が印加されることにより、フォトダイオード６１の上述したカソード電圧変化分が、トランジスタ８３、トランジスタ８２及びトランジスタ８４を通して画像信号として出力される。
【００６７】
このように、第１光感応部分１２mnをアクティブピクセルセンサにて構成した場合においても、画像の検出と共に、光が入射した２次元位置の検出を行うことが可能となる。
【００６８】
次に、図１１に基づいて、本実施形態に係る撮像装置の更なる変形例について説明する。図１１は、本実施形態に係る撮像装置の更なる変形例を示す概略構成図である。
【００６９】
図１１に示された変形例において、第２輝度プロファイル検出用信号処理回路３０（輝度プロファイル検出部）は、第１の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第１画素位置特定部９１を含んでいる。第１画素位置特定部９１には、夫々の第２スイッチ素子３１からの出力が接続されており、第２の方向に配列された複数の画素１１11〜１１M1，１１12〜１１M2，・・・，１１1N〜１１MN間において電気的に接続された他方の光感応部分１５mn群からの電流出力が入力される。
【００７０】
第１画素位置特定部９１は、入力された出力に基づいて、所定輝度以上となる画素位置を特定して、特定した画素位置に関する情報を画素情報（チャンネル情報）として第１画像検出用シフトレジスタ５１に送る。画素情報には、特定した画素位置の周辺に位置する画素位置も含まれる。第１画像検出用シフトレジスタ５１は、第１画素位置特定部９１から送られた画素情報に基づいて、当該画素情報における画素位置に対応するＭＯＳゲート４６のみｓｈｉｆｔ（ＶIn）を順次出力する。これにより、画素情報における画素位置に対応するＭＯＳゲート４６のみが順次閉じられることとなる。
【００７１】
第１輝度プロファイル検出用信号処理回路２０（輝度プロファイル検出部）は、第２の方向での輝度プロファイルにおける所定輝度以上の画素位置を特定する第２画素位置特定部９２を含んでいる。第２画素位置特定部９２には、夫々の第１スイッチ素子２１からの出力が接続されており、第１の方向に配列された複数の画素１１11〜１１1N，１１21〜１１2N，・・・，１１M1〜１１MN間において電気的に接続された一方の光感応部分１４mn群からの出力が入力される。
【００７２】
第２画素位置特定部９２は、入力された出力に基づいて、所定輝度以上となる画素位置を特定して、特定した画素位置に関する情報を画素情報（チャンネル情報）として第２画像検出用シフトレジスタ５３に送る。画素情報には、特定した画素位置の周辺に位置する画素位置も含まれる。第２画像検出用シフトレジスタ５３は、第２画素位置特定部９２から送られた画素情報に基づいて、当該画素情報における画素位置に対応する第３スイッチ素子５２のみｓｈｉｆｔ（ＨIm）を順次出力する。これにより、画素情報における画素位置に対応する第３スイッチ素子５２のみが順次閉じられて、当該画素位置に対応する第１光感応部分１２mnに蓄積された電荷が電流となってイメージ読出回路９３、第３スイッチ素子５２を介してＡ／Ｄ変換回路９４に順次出力される。なお、第１輝度プロファイル検出用信号処理回路２０及び第２輝度プロファイル検出用信号処理回路３０の出力はＡ／Ｄ変換回路９５，９６に送られてＡ／Ｄ変換された後に出力される。
【００７３】
したがって、図１２（ａ）及び（ｂ）に示されるように、光感応領域１０全体で検出される画像Ｉ１（Ｍ×Ｎ画素）に対して、所定輝度以上となる所定の領域の画像Ｉ２（Ｏ×Ｐ画素：ただしＭ≧Ｏ、Ｎ≧Ｐ）を得ることができる。たとえば、Ｍ＝Ｎ＝５１２、Ｏ＝Ｐ＝６４、読み出し速度１μｓｅｃ／ｐｉｘｅｌの場合、画像Ｉ１を読み出すとフレームレートは３．８（ｆｐｓ）となり、画像Ｉ２を読み出すと２４４（ｆｐｓ）となり、高速での読み出しが可能となる。なお、図１２（ａ）において、特性Ａは、第１輝度プロファイル検出用信号処理回路２０により得られた第２の方向での輝度プロファイルを示し、特性Ｂは、第２輝度プロファイル検出用信号処理回路３０により得られた第１の方向での輝度プロファイルを示す。
【００７４】
このように、図１１に示された変形例では、所定輝度以上の領域を含む画像を極めて高速にて検出することができる。また、当該撮像装置１の動体追尾センサ等への適用が可能となる。
【００７５】
本発明は、前述した実施形態に限定されるものではない。たとえば、第２光感応部分１３mnを同一面内にて第１光感応部分１２mnと隣接して配設する代わりに、光感応領域１０が形成される半導体基板４０の裏面側に、抵抗電極等の格子状の抵抗部を設け、光入射に基づく抵抗値変動を検知することで第１の方向及び第２の方向での輝度プロファイル（光の入射位置）を検出するようにしてもよい。
【００７６】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、画像の検出と共に、光が入射した２次元位置の検出を行うことができる撮像装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る撮像装置を示す概念概略構成図である。
【図２】本発明の実施形態に係る撮像装置に含まれる光感応領域の一例を示す要部拡大平面図である。
【図３】本発明の実施形態に係る撮像装置に含まれる光感応領域を示す概略構成図である。
【図４】本発明の実施形態に係る撮像装置に含まれる第１輝度プロファイル検出用信号処理回路を示す概略構成図である。
【図５】本発明の実施形態に係る撮像装置に含まれる第２輝度プロファイル検出用信号処理回路を示す概略構成図である。
【図６】第１輝度プロファイル検出用信号処理回路の動作を説明するためのタイミングチャートである。
【図７】第２輝度プロファイル検出用信号処理回路の動作を説明するためのタイミングチャートである。
【図８】本発明の実施形態に係る撮像装置に含まれる画像検出部を示す概略構成図である。
【図９】画像検出用信号処理回路の動作を説明するためのタイミングチャートである。
【図１０】本発明の本実施形態に係る撮像装置の変形例を示す概略構成図である。
【図１１】本発明の本実施形態に係る撮像装置の変形例を示す概略構成図である。
【図１２】図１１に示された変形例の動作を説明するための図である。
【符号の説明】
１…撮像装置、１０…光感応領域、１１mn…画素、１２mn…第１光感応部分、１３mn…第２光感応部分、１４mn…第２光感応部分に含まれる一方の光感応部分、１５mn…第２光感応部分に含まれる他方の光感応部分、２０…第１輝度プロファイル検出用信号処理回路、２１…第１スイッチ素子、２２…第１輝度プロファイル検出用シフトレジスタ、２３…第１積分回路、３０…第２輝度プロファイル検出用信号処理回路、３１…第２スイッチ素子、３２…第２輝度プロファイル検出用シフトレジスタ、３３…第２積分回路、４０…半導体基板、４１，４２，４３…第２導電型半導体領域、４５…第１配線、４６…ＭＯＳゲート、４７…第２配線、４８…第３配線、４９…第４配線、５０…画像検出用信号処理回路、５１…第１画像検出用シフトレジスタ、５２…第３スイッチ素子、５３…第２画像検出用シフトレジスタ、５４…第３積分回路、６１，６２，６３…フォトダイオード、６４…スイッチ素子、８１，８２，８３，８４…電界効果トランジスタ、９１…第１画素位置特定部、９２…第２画素位置特定部。
【図１】
0003965049.tif 000002
【図２】
0003965049.tif 000003
【図３】
0003965049.tif 000004
【図４】
0003965049.tif 000005
【図５】
0003965049.tif 000006
【図６】
0003965049.tif 000007
【図７】
0003965049.tif 000008
【図８】
0003965049.tif 000009
【図９】
0003965049.tif 000010
【図１０】
0003965049.tif 000011
【図１１】
0003965049.tif 000012
【図１２】
0003965049.tif 000013