(57)【特許請求の範囲】
【請求項１】
複数の誘電体基板が積層されてなる積層体の内部に所定の導電膜パターンよりなる機能素子を内蔵させた多層配線基板であって、
前記機能素子の上面側と下面側の双方に連通されている空洞が設けられ、前記機能素子は、前記空洞内に架設されていることを特徴とする多層配線基板。
【請求項２】
前記機能素子の上面側と下面側の空洞の高さが、前記誘電体基板の厚みの少なくとも一部と等しくなされていることを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記機能素子が、高周波伝送線路、薄膜コイル、薄膜抵抗、キャパシタの少なくともいずれかであることを特徴とする請求項１記載の多層配線基板。
【請求項４】
前記誘電体基板がセラミック基板であることを特徴とする請求項１記載の多層配線基板。
【請求項５】
予め下面側空洞形成用の開口が形成された（ｎ＋１）層目の誘電体基板をｎ層目の誘電体基板上に積層する第１工程と、
前記開口の内部を犠牲層で埋め込む第２工程と、
前記（ｎ＋１）層目の誘電体基板上に、前記開口を横断する機能素子を前記犠牲層の一部を露出させるごとく形成する第３工程と、
前記犠牲層を除去する第４工程と、
予め前記機能素子の形成部位に対応して上面側空洞形成用の開口が形成された（ｎ＋２）層目の誘電体基板を、前記（ｎ＋１）層目の誘電体基板の上に積層する第５工程とを
有することを特徴とする多層配線基板の製造方法。
【請求項６】
前記第５工程を終了後、前記上面側空洞形成用の開口の少なくとも一部を塞ぐごとく前記（ｎ＋２）層目の誘電体基板の上に（ｎ＋３）層目の誘電体基板を積層することを特徴とする請求項５記載の多層配線基板の製造方法。
【請求項７】
前記誘電体基板はセラミックグリーンシートからなり、積層終了後に得られた積層体を焼成して硬化させることを特徴とする請求項６記載の多層配線基板の製造方法。
【請求項８】
前記犠牲層が有機高分子材料からなることを特徴とする請求項７記載の多層配線基板の製造方法。
【請求項９】
前記第３工程では、基体の全面に成膜された導電膜を有機高分子材料からなるマスクを介してエッチングすることにより前記機能素子を形成し、
前記第４工程では前記犠牲層と共に前記マスクも同時に除去することを特徴とする請求項８記載の多層配線基板の製造方法。
【請求項１０】
開口幅の相対的に小さい第１開口と開口幅の相対的に大きい第２開口とが基板の厚み方向に連通して形成された（ｎ＋１）層目の誘電体基板を、該第１開口の側にてｎ層目の誘電体基板の上に積層する第１工程と、
前記第１開口の内部を犠牲層で埋め込む第２工程と、
前記第２開口の内部において前記第１開口を横断する機能素子を前記犠牲層の一部を露出させるごとく形成する第３工程と、
前記犠牲層を除去する第４工程とを
有することを特徴とする多層配線基板の製造方法。
【請求項１１】
前記第４工程を終了後、前記第２開口の少なくとも一部を塞ぐごとく前記（ｎ＋１）層目の誘電体基板の上に（ｎ＋２）層目の誘電体基板を積層することを特徴とする請求項１０記載の多層配線基板の製造方法。
【請求項１２】
前記（ｎ＋２）層目の誘電体基板には、前記第２開口の少なくとも一部に対応して上面側空洞形成用の凹部が形成されていることを特徴とする請求項１１記載の多層配線基板の製造方法。
【請求項１３】
前記誘電体基板はいずれもセラミックグリーンシートからなり、積層終了後に得られた積層体を焼成して硬化させることを特徴とする請求項１１記載の多層配線基板の製造方法。
【請求項１４】
前記犠牲層が有機高分子材料からなることを特徴とする請求項１３記載の多層配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子部品や半導体素子が実装される多層配線基板とその製造方法に関し、特に基板内部の寄生容量が少なく高周波信号の取扱いに適する多層配線基板と、その簡便な製造方法に関する。
【０００２】
【従来の技術】
近年、セルラー電話、パーソナルコンピュータ、ＩＳＤＮ（総合デジタル通信網）等の機器や設備を利用したネットワーク技術の進展により、様々な電子機器へ高周波通信回路ブロックや高速シリアル・インターフェースが搭載されるようになっている。これらの高速・高周波ブロックを電子機器へ搭載するには、ブロック全体をコンパクトにまとめることはもちろんのこと、その内部構成部品の実装方法についても動作高速化やノイズ低減のための配慮が必要である。上述のような要請に応える方法として、機能内蔵型の多層配線基板を用いる方法が提案されている。機能内蔵型とは、コイル、キャパシタ、抵抗といった従来はチップ状の外付け部品として供給されていた機能素子が、薄膜型の素子として多層配線基板の内部に作り込まれていることを指す。
【０００３】
図２５に、機能内蔵型の多層配線基板の一構成例を示す。この多層配線基板は、６層のセラミック基板１０１を積層することにより、電源信号レイヤＶcc、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。すなわち下層側から順に、１層目のセラミック基板１０１の裏面には電源線１０２がパターニングされ、１層目と２層目の間には第２グランド線１０３が介在され、２層目と３層目の間には高周波伝送線路１０４、３層目と４層目の間には第１グランド線１０５、４層目と５層目の間にはスパイラル状の薄膜コイル１０６と薄膜抵抗１０７とキャパシタ１１１、５層目と６層目の間には内部配線１１２、６層目の表面には半導体素子等のパッケージＰを実装するための電極パッド１１４が形成されている。レイヤ間は、セラミック基板１０１を貫通するビアホール１１３により、電気的に接続されている。
【０００４】
かかる機能内蔵基板は一般に、焼成前の柔らかいセラミック基板であるセラミックグリーンシート上における導電膜のパターニングと、所定のビアホール開口パターンを有するセラミックグリーンシートの圧接による積層とを繰り返し、最後にこの積層体を焼成して硬化させる手順で製造される。導電膜のパターニングは、典型的には銅を含む導電性インキを用いたスクリーン印刷法により、またセラミックグリーンシートの所定のビアホール開口パターンの形成は、金型を用いた打抜き加工により行われる。この製造プロセスの一例を、図２６ないし図２９に示す。
【０００５】
図２６は、第１グランド信号レイヤＧＮＤ１の形成までが終了した状態を示している。
この状態を得るには、裏面側に電源線１０２を形成した１層目のセラミックグリーンシート１０１１の表面側上で第２グランド線１０３をパターニングし、この上に２層目のセラミックグリーンシート１０１２を積層し、この上で高周波伝送線路１０４をパターニングし、この上に３層目のセラミックグリーンシート１０１３を積層し、さらにこの上で第１グランド線１０５をパターニングする。次に、図２７に示されるように、予めビアホール１１３の開口された４層目のセラミックグリーンシート１０１４を積層する。
【０００６】
次に、図２８に示されるように、たとえばＲｕＯ２膜からなる薄膜抵抗１０７をパターニングし、続いて銅膜からなる薄膜コイル１０６、キャパシタ１１１の底部電極１０８、その他の内部配線をパターニングする。上記ビアホール１１３は、この銅膜により埋め込まれる。さらに、上記底部電極１０８の上ではたとえばＴａ２Ｏ５膜からなるキャパシタ誘電体膜１０９をパターニングする。次に、図２９に示されるように、予めビアホール１１３とキャパシタの上部電極の形成部位に開口を有する５層目のセラミックグリーンシート１０１５を積層し、キャパシタ１１１の上部電極１１０、および内部配線１１２をパターニングする。
【０００７】
この上に、６層目のセラミックグリーンシートを積層してその表面で電極パッド１１４をパターニングすれば、前掲の図２５に示したような機能内蔵型の多層配線基板が完成される。このようにして製造される機能内蔵型の多層配線基板は、理想的に設計されれば従来のようなチップ状の機能素子の表面実装をすべて省略することが可能であり、実装基板の面積の縮小を通じた電子機器の小型化に大いに貢献する。また、実装基板の小型化で機能素子間の配線長が短縮されるために、信号伝送の高速化が図れる他、特に高周波信号の減衰を防ぐ上でも有利である。
【０００８】
【発明が解決しようとする課題】
ところで、機能内蔵型の下層配線基板の本体を構成する誘電体材料としては、上述の例にも示したように、アルミナやムライト等のセラミックが一般に用いられている。これは、セラミックを用いた場合、印刷法により微細な回路パターンを形成することができ高密度化に適すること、多層化が容易であること、耐熱性が高く半導体チップを直接実装可能であること、といったメリットが得られるからである。しかし、セラミック以前の代表的な多層配線基板の構成材料であり、比誘電率εが約４と低いガラス繊維強化エポキシ基板に比べ、セラミックの比誘電率εは９〜１０と高い。近年の電子機器には動作の高速化に伴い１００〜３００ＭＨｚもの高いクロック周波数が採用されているため、基板材料の比誘電率εが上記のごとく高いと、寄生容量の増加が動作上無視できないレベルに達してくる。
【０００９】
図３０に、寄生容量ＰＣの発生を模式的に示す。寄生容量ＰＣは、基板の内部で導電膜が接近するあらゆる場所で発生し、信号の減衰とインピーダンスの低下をもたらす。これにより、回路定数に様々な変化が生じ、機能素子の本来の特性と実際の特性との間にズレが生じたり、高周波特性が劣化する問題が顕著となっている。そこで本発明は、比誘電率εの高い基板材料を使用した場合にも、高周波特性の劣化を防止し、高速動作に適する機能内蔵型の多層配線基板と、その簡便な製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の多層配線基板は、複数の誘電体基板が積層されてなる積層体の内部に内蔵された機能素子の上面側と下面側の双方に連通されている空洞を設け、機能素子の近傍を比誘電率εの低い空気に置き換えた構造とすることで、上述の目的を達成しようとするものである。機能素子の上面側と下面側の空洞は互いに連結された構成とすることで、寄生容量の低減効果が極めて大となり、著しく高周波特性の改善された構成となる。
【００１１】
上記の上面側空洞と下面側空洞とは構造上、積層される個々の誘電体基板の厚み全体を利用したものであっても、厚みの一部を利用したものであっても、あるいはこれらの組合せであってもよい。いずれの場合にも空洞の形成は、機能素子の形成部位に対応する部分の誘電体基板の一部を予め除去しておくことで可能となる。つまり、誘電体基板の厚みをそのまま利用した空洞は、該誘電体基板を貫通する開口の内側に形成することができ、厚みの一部を利用した空洞は、厚み方向の一部が除去された凹部の内側に形成することができる。さらに、誘電体基板を貫通する開口が、開口幅の小さい第１開口と開口幅の大きい第２開口とが基板の厚み方向に連通されたような開口であれば、この開口の側壁面の段差に機能素子を架設することにより、１枚の誘電体基板の厚みの範囲内で上面側空洞と下面側空洞の双方を形成することもできる。
【００１２】
ところで、本発明の多層配線基板の製造方法が（１）下面側空洞の形成→（２）機能素子の形成→（３）上面側空洞の形成、の順序を経る限り、機能素子の一部が空中に架設された状態を達成するためには、犠牲層を利用することが好適である。すなわち、空洞形成用の開口を犠牲層で一旦埋め込み、この開口を横断する機能素子を該犠牲層の一部が露出するように形成し、その後、犠牲層を除去すればよい。
【００１３】
【発明の実施の形態】
本発明の多層配線基板は、従来であれば機能素子を取り囲んでいた高誘電率材料の一部を、空洞に置き換えたところを最大の特色としている。ここで、本発明者らがシミュレーションにもとづいて高周波伝送線路の伝送特性（Ｓ２１）に及ぼす空洞の効果を検討した結果について、図２２ないし図２４を参照しながら説明する。図２２は、伝送特性のシミュレーションモデルを表す斜視図であり、（ａ）図は高周波伝送線路Ｔを空洞内に配置した場合、（ｂ）図は誘電体内に配置した場合をそれぞれ示す。（ａ）図では、面積、厚さ共に無限大のグランド面Ｇ１から厚さｄ２の空間を隔てた厚さｄ４の誘電体膜Ｄ１の上に、幅ｗ１、長さＬ１、厚さｄ１を有する高周波伝送線路Ｔが形成されている。高周波伝送線路Ｔに厚さｄ３の空間を隔てて対向されるグランド面Ｇ２は、面積、厚さ共に無限大である。一方の（ｂ）図では、上記の厚さｄ２の空間と厚さｄ４の誘電体膜Ｄ１とを合わせた領域が厚さｄ５（＝ｄ２＋ｄ４＝ｄ３）の誘電体膜Ｄ３とされている。
【００１４】
ここで、次のような条件を設定する。
ｄ１＝４μｍ
ｄ２＝９５μｍ
ｄ３＝ｄ５＝１００μｍ
ｄ４＝５μｍ
ｗ１＝１５０μｍ
Ｌ１＝３００μｍまたは３０００μｍ
グランド面Ｇ１，Ｇ２の導電率＝∞
高周波伝送線路Ｔの導電率＝４．１×１０６Ｓ／ｍ
誘電体膜Ｄ１，Ｄ２の比誘電率ε＝９．６
【００１５】
以上の条件設定にもとづく電力透過特性（Ｓ２１）のシミュレーション結果を、図２３および図２４に示す。図２３はＬ１＝３００μｍの場合の０〜１００ＧＨｚにおける特性、図２４はＬ１＝３０００μｍの場合の０〜１０ＧＨｚにおける特性にそれぞれ対応する。また、両図共、横軸は周波数（ＧＨｚ）、縦軸は電力減衰率（ｄＢ）、実線のグラフは高周波伝送線路Ｔが空洞内にある場合、破線のグラフは高周波伝送線路Ｔが誘電体内にある場合を表す。これらの結果より、空洞内に高周波伝送線路Ｔを配置した場合の方が電力の減衰が少なく、高周波特性に優れていることが明らかである。たとえば図２３では周波数５０ＧＨｚにおいて、また図２４では周波数５ＧＨｚにおいて、いずれも空洞内に置かれた高周波伝送線路の方が誘電体内のものに比べて１．２ｄＢ以上高いゲインを示している。
【００１６】
このように、高周波伝送線路Ｔの下に薄い誘電体膜が存在するシミュレーションモデルに関して従来品よりも高いゲインが確認されたことから、高周波伝送線路Ｔの下面側が直に空洞とされた場合には、一層高いゲインが得られることは容易に理論的に推察される。なお、本発明において上面に空洞が設けられると有効な機能素子とは、高周波伝送線路、薄膜コイル、薄膜抵抗、キャパシタの少なくともいずれかである。電源線や低周波信号を伝送する信号線等のように伝送損失がそれほど問題とならない配線については、特に上面側と下面側と空洞化する必要はない。
【００１７】
ところで、本発明で形成される空洞は、閉鎖された空間であっても、あるいは大気と連通された空間であってもよい。閉鎖された空洞は空気で満たされていても、あるいは所定の真空度を有する空間であってもよい。真空を実現するには、この空洞を取り囲む誘電体基板材料に残留空気を吸収する性質を有するものを用いることが考えられる。閉鎖された空間を形成するには、機能素子を表出させる誘電体基板の開口を、その下層側と上層側の誘電体基板で全面的に閉鎖すればよい。たとえば、（ｎ＋１）層目の誘電体基板の下面側空洞形成用の開口を横断するごとく機能素子が形成され、この機能素子の形成部位に対応して上面側空洞形成用の開口が形成された（ｎ＋２）層目の誘電体基板が積層されている場合には、下面側空洞形成用の開口の底面側をｎ層目の誘電体基板で、また上面側空洞形成用の開口の上面側を（ｎ＋３）層目の誘電体基板でそれぞれ全面的に閉鎖すればよい。
【００１８】
一方、大気と連通された空間を形成するには、ｎ層目の誘電体基板あるいは（ｎ＋３）層目の誘電体基板の少なくとも一方に、適当な大気連通用の開口を設けておけばよい。ここで、（ｎ＋３）層目以降のすべての誘電体基板に、上面側空洞形成用の開口と同等の開口が設けられていれば、この機能素子の上側は吹抜け部となり、多層配線基板の放熱効果の向上に貢献する。また、大気連通用の開口が上面側空洞形成用の開口よりも小さければ、通気孔を形成することができる。この通気孔は、放熱効果では吹抜け部に及ばないものの、製造工程における空気の熱膨張に起因する基板へのクラック発生等の不都合を回避する上で有効であり、また吹抜け部とは異なり、ある機能素子の上方への他の機能素子の内蔵を妨げないというメリットがある。
【００１９】
以上の考え方は、誘電体基板の厚みの一部を用いて上面側あるいは下面側の空洞を形成する場合にも同様に当てはまる。すなわち、（ｎ＋１）層目の誘電体基板に開口幅の相対的に小さい第１開口と開口幅の相対的に大きい第２開口とが基板の厚み方向に連通して形成されており、この第２開口の内部において第１開口を横断する機能素子が形成されている場合には、第１開口の底面側をｎ層目の誘電体基板で、また第２開口の上面側を（ｎ＋２）層目の誘電体基板でそれぞれ全面的に閉鎖すれば、閉鎖された空洞を形成することができる。一方、大気と連通された空間を形成するには、ｎ層目の誘電体基板あるいは（ｎ＋２）層目の誘電体基板の少なくとも一方に、適当な大気連通用の開口を設けておけばよい。
【００２０】
なお、上記第２開口が十分に深く、機能素子がその開口端から十分に後退されている場合には、平坦な（ｎ＋２）層目の誘電体基板で第２開口を塞いでもある程度は寄生容量を低減させることができる。しかし、（ｎ＋２）層目の誘電体基板に予め第２開口の少なくとも一部に対応する上面側空洞形成用の凹部を形成しておけば、上面側空洞を拡大することができ、寄生容量の低減効果を一層高めることができる。同様のことは、第１開口の下側のｎ層目の誘電体基板についても当てはまる。すなわち、ｎ層目の誘電体基板に、第１開口の少なくとも一部に対応する下面側空洞形成用の凹部を予め形成しておけば、下面側空洞を拡大し、寄生容量の低減効果を一層高めることができる。
【００２１】
本発明の多層配線基板を構成する個々の誘電体基板は、開口や凹部の加工が実用的な方法で可能であり、内蔵される機能素子や表面に実装されるパッケージに悪影響を与えないものである限り、その構成材料が特に限定されるものではない。しかし、寄生容量に起因する伝送損失の軽減という本発明の趣旨に照らすと、比誘電率εが高い基板材料を用いた場合のメリットが大きい。かかる基板材料として典型的なものは、アルミナやムライト等のセラミックである。セラミック基板は一般に未焼成のグリーンシートの状態で加工、積層が行われるが、本発明でもこのグリーンシートの状態で開口や凹部を形成する。グリーンシートは柔らかいので、導電膜のパターンが形成されたグリーンシート上にも圧接すれば、自身が変形して該パターンによる段差を吸収することができる。すべての加工と積層が終了した後にグリーンシートの焼成を行えば、硬化させた多層配線基板を容易に得ることができる。
【００２２】
ところで、下面側と上面側とで連通された空洞の中に架設された状態の機能素子は、犠牲層を利用して形成することができる。犠牲層とは、プロセスの途中状態ではこれに接して形成される部材の形状や位置や寸法を規定する固体として存在するが、目的を達した後には除去され、プロセス終了時には存在しない層である。本発明の多層配線基板の製造方法では、犠牲層の除去に際して周囲の誘電体基板に損傷や変形が加わってはならないので、誘電体基板に対して選択比を確保できる材料で犠牲層を構成する必要がある。特に、誘電体基板としてセラミックグリーンシートを用いる場合には、犠牲層として有機高分子材料を用いることが好適である。この有機高分子材料としてはレジスト材料が典型的に用いられるが、感光性は特に要求されない。かかる犠牲層の除去は、酸素プラズマを用いたアッシング、あるいはフォトレジスト用現像液やアセトン等の適当な溶剤を用いた溶解により行うことができる。
【００２３】
機能素子は、たとえば導電性塗料を用いてスクリーン印刷を行えば、最初から所定パターンの状態で形成することができる。あるいは、公知の薄膜形成技術により基体の全面に形成された導電膜を、マスクを介してエッチングしてもよい。このとき、マスクを犠牲層と共通の有機高分子材料にて形成すれば、犠牲層の除去時にマスクも同時に除去することができ、工程数の増加によるスループットの低下を最小限に抑えることができる。
【００２４】
【実施例】
以下、本発明の具体的な実施例について説明する。
【００２５】
実施例１
本実施例では、機能素子の上面側と下面側とで連通され、セラミック基板の厚みをそのまま利用した閉鎖型の空洞が配された多層配線基板について、図１を参照しながら説明する。この多層配線基板は、９層のアルミナ系のセラミック基板１からなる積層体を用いて、電源信号レイヤＶcc、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。図中、最下層のセラミック基板１の裏面には電源線２がパターニングされ、１層目と２層目の間には第２グランド線３が介在されている。また、４層目と５層目のセラミック基板１の間には第１グランド線５が、さらに７層目と８層目のセラミック基板１の間には内部配線１４が形成されている。これら電源線２、第２グランド線３、第１グランド線５、および内部配線１４はいずれもスクリーン印刷法により形成された銅パターンからなるものであるが、伝送損失が特に問題となる配線ではないので、上下に空洞は設けられていない。
【００２６】
これに対し、２層目のセラミック基板１の上の高周波伝送線路４、５層目のセラミック基板１の上のスパイラル状の薄膜コイル６と薄膜抵抗７、および７層目のセラミック基板１に埋め込まれた形のキャパシタ１１の上部電極１０の上下面には、それぞれ空洞１２が形成されている。ここで、上記高周波伝送線路４は、それ自体がパターン設計によりフィルタ等の機能を持ち得るため、機能素子に含めている。９層目のセラミック基板１の表面には、半導体素子等のパッケージＰを実装するための電極パッド１５が形成されている。上記薄膜抵抗７はたとえば厚さ約１０μｍのＲｕＯ２膜からなり、キャパシタ誘電体膜９はたとえば厚さ約１０μｍのＴａ２Ｏ５膜よりなる。その他の導電膜は、すべて銅パターンからなる。
【００２７】
かかる構成において、底部電極８とキャパシタ誘電体膜９と上部電極１０とが積層された厚みの大きいキャパシタ１１を除き、各機能素子の厚さを約１０μｍ、各セラミック基板１の厚さを約１００μｍとすると、機能素子上における各空洞１２の高さは１９０μｍ前後である。この空洞１２の内部は、グリーンシートの焼成時における基板材料からの脱ガス成分を若干含有する空気で満たされている。本実施例では、多層配線基板に内蔵される機能素子の上下に上記のような空洞１２が設けられることで該機能素子の周囲の比誘電率εが低下するため、寄生容量の影響を排し、高周波特性が向上されている。
【００２８】
ところで、空洞１２内に機能素子が架設された本発明の多層配線基板では、レイヤ間を電気的に接続するビアホール１３を空洞１２の内部に形成することは機械的強度の観点から好ましくない。そこで、ビアホール１３はもっぱらセラミック基板１を貫通して形成される。つまり、空洞１２内に架設される機能素子も、接続端子部のみはセラミック基板１の内部へ延在させるか、あるいは空洞１２の内部に島状に残したセラミック基板１の上に配しておき、この部分で他レイヤとのコンタクトをとることが好適である。たとえば、図１に示した薄膜コイル６では、第１グランド線５との接続がスパイラル状のコイル巻線の中心にて５層目のセラミック基板１の島状領域を貫通するビアホール１３により達成され、電極パッド１５との接続がコイル巻線の末端にて６層目以降のセラミック基板１を貫通するビアホール１３により達成されている。
【００２９】
実施例２
本実施例では、実施例１の多層配線基板の製造に適用されるプロセスについて、図２ないし図７を参照しながら説明する。ただし、これらの図面は、前掲の図１の一部を表したものではなく、より一般化した説明を行うための概念図である。図２は、下面側空洞形成用の開口２１ａを形成した（ｎ＋１）層目グリーンシート２１を、ｎ層目グリーンシート２０と位置合わせした状態を示している。上記開口２１ａは、たとえば金型を用いた打ち抜き加工により形成されたものである。上記ｎ層目グリーンシート２０には、機能素子以外の配線パターンが形成されていてもよい。
【００３０】
これら２層のグリーンシートを圧接して得られた積層体を、図３に示す。次に、図４に示されるように、上記の開口２１ａの内部に犠牲層としてレジスト埋込み層２２を平坦に形成した。上記レジスト埋込み層２２は、印刷法により開口２１ａ内に注入されたレジスト材料を１００℃程度に予備加熱して仮硬化させたものである。レジスト埋込み層２２がポジ型フォトレジスト材料からなる場合には、この段階で全面露光を行ってベース樹脂を低分子化しておけば、後工程で現像液を用いて容易に溶解除去することができる。また、開口２１ａを埋め込む方法は印刷法には限られない。たとえば、ドクターブレード等を用いた塗布法により積層体の全面にその表面段差を吸収できる程度の厚さのレジスト塗膜を形成し、このレジスト塗膜を積層体の表面が露出するまでエッチングすることにより、開口２１ａの内部にのみレジスト塗膜を残しても良い。
【００３１】
次に、図５に示されるように、たとえばスクリーン印刷法で上記開口２１ａを横断する導電膜パターン２３ｐを形成した。ここでは、平均粒径約０．０１μｍの超微粒子状の銅粉末が有機バインダ中に分散されたペースト剤を印刷インクとして使用し、２００℃程度の予備加熱でこれを硬化させることにより、導電膜パターン２３ｐを形成した。なお、このときの基体の表面にはレジスト埋込み層２２が一部露出された状態となっている。次に、図６に示されるように、上記レジスト埋込み層２２をアセトン等の有機溶剤を用いて溶解除去するか、あるいは酸素プラズマアッシングを行って除去した。この積層体をさらに、上面側空洞形成用の開口２４ａが予め形成された（ｎ＋２）層目グリーンシート２４、およびこの開口２４ａを全面的に塞ぐ（ｎ＋３）層目グリーンシート２５と位置合わせした。図７には、以上の４層のグリーンシートからなる積層体の断面図を示す。上記開口２１ａと開口２４ａの内側は連通された空洞２６を形成し、その中途部に機能素子である導電膜パターン２３ｐが架設された状態となっている。
【００３２】
以後、同様の手順を繰り返して所望の数のレイヤを形成し、最後にグリーンシートを硬化させると、セラミック多層配線基板が完成される。なお、上記の導電膜パターン２３ｐに対してコンタクトをとる場合には、該導電膜パターン２３ｐがグリーンシートに埋め込まれた部分に臨んでビアホールが予め形成されたグリーンシートを積層すればよい。また、上記ｎ層目グリーンシート２０や（ｎ＋３）層目グリーンシート２５にそれぞれ開口２１ａ，２４ａと同等の開口を形成し、かつｎ層目以前または（ｎ＋３）以降のすべてのグリーンシートにも同様の開口を形成すれば、空洞２６を吹抜け構造とすることができる。あるいは、ｎ層目グリーンシート２０や（ｎ＋３）層目グリーンシート２５に開口２１ａ，２４ａに通じる通気孔を設け、かつｎ層目以前または（ｎ＋３）以降のすべてのグリーンシートにも同様の通気孔を形成すれば、空洞２６を大気と連通させることができる。
【００３３】
実施例３
本実施例では、前掲の図５に示した導電膜パターン２３ｐを、導電膜の全面成膜とエッチングにより形成したプロセス例について、図８ないし図１１を参照しながら説明する。まず、開口２１ａへのレジスト埋込み層２２の形成を前掲の図４に示したように行った後、この積層体の全面にたとえば蒸着法やスパッタリング法のような気相薄膜形成技術により、図８に示されるような導電膜２３を形成した。なお、上記レジスト埋込み層２２の材料としては、後述のレジストパターン２７の構成材料と同じものを使用した。次に、図９に示されるように、公知のフォトリソグラフィおよび現像を経て、導電膜２３の上にレジストパターン２７を形成した。る。
【００３４】
次に、図１０に示されるように、上記レジストパターン２７をマスクとして上記導電膜２３を加工し、導電膜パターン２３ｐを形成した。このときの加工は、たとえばＲＩＥ（反応性イオンエッチング）やイオンミリングにより行うことができる。次に、アセトン等の有機溶剤を用いた溶解処理、あるいは酸素プラズマアッシングを行うことにより、図１１に示されるように、レジストパターン２７とレジスト埋込み層２２とを同時に除去した。以上のようなプロセスによっても、開口２１ａに架設される導電膜パターン２３ｐを形成することができた。以降の多層配線基板の製造プロセスは、実施例２で述べたとおりである。
【００３５】
実施例４
本実施例では、機能素子の上面側と下面側の空洞を、それぞれセラミック基板１の厚さの一部を用いて形成した多層配線基板の構成例について、図１２を参照しながら説明する。この多層配線基板は、６層のアルミナ系のセラミック基板１からなる積層体を用いて、電源信号レイヤＶｃｃ、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。配線や機能素子の種類と符号は前掲の図１と同じであるが、本実施例では空洞１６をセラミック基板１をくり抜いて形成しているため、空洞形成用の余分のセラミック基板１は不要である。すなわち、セラミック基板１の積層数に限ってみれば、前掲の図２５に示した従来の多層配線基板と同じとすることが可能である。
【００３６】
実施例５
本実施例では、実施例４で述べた多層配線基板の製造に適用されるプロセスについて、図１３ないし図１６を参照しながら説明する。ただし、これらの図面は、前掲の図１２の一部を表したものではなく、より一般的な説明を行うための概念図である。図１３は、開口幅の相対的に小さい第１開口２１ｂと開口幅の相対的に大きい第２開口２１ｃとが基板の厚み方向に連通するごとく形成された（ｎ＋１）層目グリーンシート２１を、ｎ層目グリーンシート２０と位置合わせした状態を示している。上記のように開口幅が２段階に変化する開口を形成するには、たとえば金型を用いた打ち抜き加工を基板の厚みの途中まで行って第２開口２１ｃを形成した後、この第２開口２１ｃの内部の所定の領域をさらに打ち抜いて第１開口２１ｂを形成すればよい。
【００３７】
これら２層のグリーンシートを圧接して得られた積層体を、図１４に示す。次に、図１５に示されるように、上記の第２開口２１ｃの内部において、第１開口２１ｂの上に架設される導電膜パターン２３ｐを形成した。かかる導電膜パターン２３ｐは、犠牲層として前述のようなレジスト埋込み層を第１開口２１ｂの内部に平坦に形成し、この上に導電膜パターン２３ｐを形成した後、レジスト埋込み層を除去すれば、形成することができる。この積層体をさらに、上面側空洞形成用の凹部２４ｂが予め形成された（ｎ＋２）層目グリーンシート２４と位置合わせした。
【００３８】
図１６には、以上の３層のグリーンシートの積層体の断面図を示す。この積層により、上記第１開口２１ｂ、第２開口２１ｃ、および凹部２４ｂが一体となった空洞２７が形成され、その中途部に機能素子である導電膜パターン２３ｐが架設された状態が得られた。なお、第２開口２１ｃに十分な深さがある場合には上記凹部２４ｂを特に設けなくてもよいが、この凹部２４ｂが存在することにより機能素子の上面側空洞が大きくなり、寄生容量の低減効果が大となる。以後、同様の手順を繰り返して所望の数のレイヤを形成し、最後にグリーンシートを硬化させると、セラミック多層配線基板が完成される。
【００３９】
次に、本発明の参考例となる多層配線基板について説明する。本例では、機能素子が誘電体薄板上に形成され、該機能素子の上面側と下面側の空洞が該誘電体薄板で隔てられた多層配線基板について、図１７を参照しながら説明する。この多層配線基板は、９層のアルミナ系のセラミック基板１と２層のセラミック薄板１ｔからなる積層体を用いて、電源信号レイヤＶｃｃ、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。配線や機能素子の種類と符号は前掲の図１と同じであるが、本例では２層目と３層目のセラミック基板１の間に高周波電送線路４を支持するセラミック薄板１ｔが介在され、また５層目と６層目のセラミック基板１の間にも薄膜コイル６と薄膜抵抗７とキャパシタ１１とを支持するセラミック薄板１ｔが介在されている。ここでは、セラミック基板１とセラミック薄板１ｔの構成材料を共に誘電率の等しいアルミナ系セラミックとし、前者の厚さを１００μｍ、後者の厚さを１０μｍとした。空洞１２は、機能素子の上面側と下面側とに分断されている。
【００４０】
上記のセラミック薄板１ｔは、特に薄膜コイル６のように二次元的に複雑な形状を有する微細パターンからなる機能素子を支持する上で有効である。また、機能素子はおおよそ下面側空洞の上方に位置していればよく、製造に際して特に下面側空洞形成用の開口を横断する必要がないので、本例の多層配線基板は設計の自由度やプロセスマージンが比較的大きいという利点も有する。かかる多層配線基板については、セラミック薄板１ｔを介在させることによる積層体の全体厚さの増大を防ぐために、個々のセラミック基板１の厚さを基板の電気的特性や機械的強度に支障を及ぼさない範囲で減じたり、あるいはセラミック薄板１ｔの介在箇所を限定してその使用枚数を最小限に抑えることも有効である。たとえば、高周波電送線路４は前掲の図１や図１２に示したように機能素子の上面側と下面側とで連通された空洞内に架設し、薄膜コイル６が含まれる第３信号レイヤＳ３のみをセラミック薄板１ｔ上に形成するといった工夫も可能である。
【００４１】
上記多層配線基板の製造に適用されるプロセスについて、図１８ないし図２１を参照しながら説明する。ただし、これらの図面は、前掲の図１７の一部を表したものではなく、より一般的な説明を行うための概念図である。図１８は、前掲の図３と同じ積層体、すなわち下面側空洞形成用の開口２１ｃを形成した（ｎ＋１）層目グリーンシート２１をｎ層目グリーンシート２０の上に積層した積層体と、薄型グリーンシート２８とを位置合わせした状態を示している。
【００４２】
上記積層体と薄型グリーンシート２８とを圧接して得られた積層体を、図１９に示す。この時点で、開口２１ａの内部は下面側の独立した空洞２９となる。さらに、上記薄型グリーンシート２８の上には、スクリーン印刷あるいは全面成膜された導電膜のパターニングにより、機能素子となる導電膜パターン２３ｐを形成した。この導電膜パターン２３ｐは主要部が空洞２９の上方に位置されるが、パターンを自力で支える必要がないため、特に開口２１ａを横断するごとく形成される必要はない。
【００４３】
次に、図２０に示されるように、上記の積層体をさらに、上面側空洞形成用の開口２４ａが予め形成された（ｎ＋２）層目グリーンシート２４、およびこの開口２４ａを全面的に塞ぐ（ｎ＋３）層目グリーンシート２５と位置合わせした。図２１には、以上の４層のグリーンシートと１層の薄型グリーンシートからなる積層体の断面図を示す。上記開口２１ａの内部は空洞２９、上記開口２４ａの内部は空洞３０とされるが、これら空洞２９，３０は薄型グリーンシート２８で互いに隔てられている。以後、同様の手順を繰り返して所望の数のレイヤを形成し、最後にグリーンシートを硬化させるとセラミック多層配線基板が完成される。
【００４４】
以上、本発明の具体的な実施例を５例挙げたが、本発明はこれらの実施例に何ら限定されるものではない。たとえば、多層配線基板に内蔵される機能素子の種類や組合せ、機能素子を構成する材料膜の種類や厚さ、誘電体基板の構成材料、誘電体基板の積層枚数、空洞の形状等の細部については、適宜変更、選択、組合わせが可能である。
【００４５】
【発明の効果】
以上の説明からも明らかなように、本発明の多層配線基板は機能素子の上面側と下面側の双方に連通されている空洞が設けられることで寄生容量が低減されたものであり、これにより高周波特性の劣化が少なく、高速動作素子の実装に適した基板が提供される。上面側と下面側の空洞が互いに連結されている場合には、機能素子の一部が空中に架設された状態となり、寄生容量の低減効果が極めて大きくなる。上面側と下面側の空洞が誘電体薄板で互いに隔てられている参考例の場合には、寄生容量の低減効果はやや制限される。上記空洞は、高周波伝送線路、薄膜コイル、薄膜抵抗、キャパシタの少なくともいずれかに形成された場合に、寄生容量の低減効果が顕著となる。
【００４６】
上面側と下面側の空洞の高さが誘電体基板の厚みと等しい場合には、空洞形成用の誘電体基板を随時用いることで多層配線基板を構成することができる。かかる多層配線基板は、積層される誘電体基板の一部についてこれを貫通する開口を設けることにより容易に製造可能である。一方、上面側と空洞の高さが基板の厚みの一部と等しい場合には、空洞形成のみを目的とする誘電体基板を使用することなく、少ない積層枚数にて多層配線基板を構成することができる。かかる下層配線基板は、積層される誘電体基板に凹部を設けたり、あるいは基板の厚み方向に開口幅が２段階に変化するような開口を設けることで製造可能である。
【００４７】
誘電体基板の空洞内に架設される機能素子を形成するために犠牲層を利用することで、精度良く機能素子を形成することができる。また、誘電体基板としてセラミック基板を使用する場合には、回路パターンの微細化や基板の多層化に適するセラミック基板本来の長所を活かしながら、その比誘電率εの大きさに起因する寄生容量の増大効果を相殺し、高周波特性に優れた多層配線基板を提供することが可能となる。また、セラミック基板は、未焼成の柔らかいグリーンシートの状態で加工や積層が行われ、最後に焼成によって硬化されるので、多数の誘電体基板を積層する場合でも多層配線基板を精度良く形成することができる。さらに、セラミックグリーンシートを用いる場合、犠牲層を有機高分子材料を用いて構成することは、該犠牲層の除去に際して高い選択比を達成する上で有効である。本発明は、高周波特性に優れ、高速動作素子の実装に適した多層配線基板を極めて容易な方法で提供することを通じ、電子機器の小型化や動作高速化に貢献するものであり、産業上の価値は極めて高い。
【図面の簡単な説明】
【図１】  機能素子の上下に連通する空洞が設けられた本発明の多層配線基板の一構成例を示す模式的断面図である。
【図２】  図１の多層配線基板の製造に適用されるプロセスにおいて、ｎ層目グリーンシートと開口が形成された（ｎ＋１）層目グリーンシートとを位置合わせした状態を示す斜視図である。
【図３】  図２のｎ層目グリーンシートと（ｎ＋１）層目グリーンシートとを積層した状態を示す斜視図である。
【図４】  図３の開口にレジスト埋込み層を形成した状態を示す斜視図である。
【図５】  図４の開口を横断する導電膜パターンを形成した状態を示す斜視図である。
【図６】  図５のレジスト埋込み層を除去し、（ｎ＋２）層目グリーンシートおよび（ｎ＋３）層目グリーンシートとの位置合わせを行った状態を示す斜視図である。
【図７】  ４層のグリーンシートの積層状態を示す模式的断面図である。
【図８】  導電膜パターンの別の形成プロセスにおいて、ｎ層目グリーンシートと（ｎ＋１）層目グリーンシートとの積層体の全面に導電膜を形成した状態を示す斜視図である。
【図９】  図８の導電膜の上にレジストパターンを形成した状態を示す斜視図である。
【図１０】  図９のレジストパターンをマスクとして導電膜をパターニングした状態を示す斜視図である。
【図１１】  図１０のレジストパターンとレジスト埋込み層とを同時に除去した状態を示す斜視図である。
【図１２】  セラミック基板の厚さ方向の一部を空洞とした本発明の多層配線基板の一構成例を示す模式的断面図である。
【図１３】  図１２の多層配線基板の製造に適用されるプロセスにおいて、ｎ層目グリーンシートと、第１開口および第２開口とが形成された（ｎ＋１）層目グリーンシートとを位置合わせした状態を示す斜視図である。
【図１４】  図１３のｎ層目グリーンシートと（ｎ＋１）層目グリーンシートとを積層した状態を示す斜視図である。
【図１５】  図１４の第１開口を横断する導電膜パターンを第２開口内に形成し、凹部の形成された（ｎ＋２）層目グリーンシートとの位置合わせを行った状態を示す斜視図である。
【図１６】  ３層のグリーンシートの積層状態を示す模式的断面図である。
【図１７】  セラミック薄板を介在させた本発明の参考例となる多層配線基板の一構成例を示す模式的断面図である。
【図１８】  図１７の多層配線基板の製造に適用されるプロセスにおいて、ｎ層目グリーンシートと（ｎ＋１）層目グリーンシートとの積層体に薄型グリーンシートを位置合わせした状態を示す斜視図である。
【図１９】  薄型グリーンシートの積層および導電膜パターンの形成状態を示す斜視図である。
【図２０】  （ｎ＋２）層目グリーンシートと（ｎ＋３）層目グリーンシートとの位置合わせ状態を示す斜視図である。
【図２１】  ５層のグリーンシートの積層状態を示す模式的断面図である。
【図２２】  多層配線基板の伝送特性のシミュレーションモデルを示す斜視図であり、（ａ）は伝送線路を空洞内に配置したモデル、（ｂ）は伝送線路を誘電体内に配置したモデルをそれぞれ表す。
【図２３】  長さＬ１＝３００μｍの伝送線路が空洞内と誘電体内に配置された場合の電力透過特性（Ｓ２１）のシミュレーション結果を比較したグラフである。
【図２４】  長さＬ１＝３０００μｍの伝送線路が空洞内と誘電体内に配置された場合の電力透過特性（Ｓ２１）のシミュレーション結果を比較したグラフである。
【図２５】  従来の多層配線基板の一構成例を示す模式的断面図である。
【図２６】  図２５の多層配線基板の製造プロセスにおいて、３層目グリーンシートの積層および第１グランド線のパターニングまでが終了した状態を示す模式的断面図である。
【図２７】  図２６の積層体上に４層目グリーンシートを積層した状態を示す模式的断面図である。
【図２８】  図２７の積層体上で薄膜コイル、薄膜抵抗、底部電極、キャパシタ誘電体膜をパターニングした状態を示す模式的断面図である。
【図２９】  図２８の積層体上で５層目グリーンシートの積層、および上部電極と内部配線のパターニングを行った状態を示す模式的断面図である。
【図３０】  従来の多層配線基板の内部に発生する寄生容量を説明するための模式的断面図である。
【符号の説明】
１．．．セラミック基板  ２．．．電源線  ３．．．第２グランド線  ４．．．高周波伝送線路  ５．．．第１グランド線  ６．．．薄膜コイル  ７．．．薄膜抵抗  ８．．．底部電極  ９．．．キャパシタ誘電体膜  １０．．．上部電極  １１．．．キャパシタ  １２，１６，２６，２７，２９，３０．．．空洞  １３．．．ビアホール  １４．．．内部配線  １５．．．電極パッド  ２０．．．ｎ層目グリーンシート  ２１．．．（ｎ＋１）層目グリーンシート  ２１ａ，２４ａ．．．開口  ２１ｂ．．．第１開口  ２１ｃ．．．第２開口  ２２．．．レジスト埋込み層  ２３．．．導電膜  ２３ｐ．．．導電膜パターン  ２４．．．（ｎ＋２）層目グリーンシート  ２４ｂ．．．凹部  ２５．．．（ｎ＋３）層目グリーンシート  ２７．．．レジストパターン  ２８．．．薄型グリーンシート  Ｐ．．．パッケージ
【図１】
0003890712.tif 000002
【図２】
0003890712.tif 000003
【図３】
0003890712.tif 000004
【図４】
0003890712.tif 000005
【図５】
0003890712.tif 000006
【図６】
0003890712.tif 000007
【図７】
0003890712.tif 000008
【図８】
0003890712.tif 000009
【図９】
0003890712.tif 000010
【図１０】
0003890712.tif 000011
【図１１】
0003890712.tif 000012
【図１２】
0003890712.tif 000013
【図１３】
0003890712.tif 000014
【図１４】
0003890712.tif 000015
【図１５】
0003890712.tif 000016
【図１６】
0003890712.tif 000017
【図１７】
0003890712.tif 000018
【図１８】
0003890712.tif 000019
【図１９】
0003890712.tif 000020
【図２０】
0003890712.tif 000021
【図２１】
0003890712.tif 000022
【図２２】
0003890712.tif 000023
【図２３】
0003890712.tif 000024
【図２４】
0003890712.tif 000025
【図２５】
0003890712.tif 000026
【図２６】
0003890712.tif 000027
【図２７】
0003890712.tif 000028
【図２８】
0003890712.tif 000029
【図２９】
0003890712.tif 000030
【図３０】
0003890712.tif 000031