(57)【特許請求の範囲】
【請求項１】
基板上に絶縁膜を堆積する工程と、前記絶縁膜に下部より上部の面積が大きい開口部を形成する工程と、前記開口部を埋め込むように前記開口部および絶縁膜上に導電膜を堆積する工程と、全面を研磨することにより前記開口部以外の前記導電膜を除去する工程と、研磨後の前記絶縁膜表面の開口部のサイズを測定し、その測定値から研磨による前記絶縁膜の研磨量を算出する工程とを含む半導体装置の製造方法。
【請求項２】
基板上に絶縁膜を堆積する工程と、前記絶縁膜に下部より上部の面積が大きい開口部を形成する工程と、前記開口部の底部を埋め込み、かつ前記開口部内の上部の中央に凹部が発生するように前記開口部および絶縁膜上に導電膜を堆積する工程と、全面を研磨することにより前記開口部以外の前記導電膜を除去する工程と、研磨後の前記導電膜表面の凹部のサイズを測定し、その測定値から研磨による前記絶縁膜の研磨量を算出する工程とを含み、
前記開口部の上部の径が０．５μｍであることを特徴とする半導体装置の製造方法。
【請求項３】
基板上に絶縁膜を堆積する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部内の上部の中央に空洞が発生するように前記開口部および絶縁膜上に導電膜を堆積する工程と、全面を研磨することにより前記開口部以外の前記導電膜を除去する工程と、研磨後の前記導電膜の空洞の表面のサイズを測定し、その測定値から研磨による前記絶縁膜の研磨量を算出する工程とを含み、
前記開口部の径が０．３μｍであることを特徴とする半導体装置の製造方法。
【請求項４】
前記絶縁膜は、フッ素ドープの酸化膜であることを特徴とする、請求項１ないし３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜上にフッ素拡散防止膜として前記絶縁膜上にオキシナイトライド膜が形成されていることを特徴とする、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記導電膜は、タングステン膜であることを特徴とする、請求項１ないし３のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記タングステン膜の形成前に、チタンまたは窒化チタン膜が形成されていることを特徴とする、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記導電膜は、アルミニウム、銅、またはシリコンからなることを特徴とする、請求項１ないし３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の製造工程等において、絶縁膜に設けられたホールまたは溝に、タングステンや銅などの導電膜を埋め込み形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の製造方法について図４を参照しながら説明する。
【０００３】
半導体または絶縁性の基板４０上に酸化膜などの絶縁膜４１を１μｍ堆積し（図４（ａ））、次に絶縁膜４１にリソグラフィーおよびドライエッチングを施し、例えば直径０．３μｍのホール４２を形成する（図４（ｂ））。
【０００４】
次にホール４２を含む絶縁膜４１上に、図示していないが、チタン、窒化チタンを堆積し、その後、タングステン膜４３をＣＶＤ法にて例えば２５０ｎｍ堆積する（図４（ｃ））。
【０００５】
次に、化学機械研磨（ＣＭＰ）にてホール４２内以外のタングステン膜４３を除去し、タングステンプラグ４４を形成する（図４（ｄ））。化学機械研磨にて用いられる研磨液は、研磨粒子として例えばシリカ、酸化剤として例えば過酸化水素から構成される。
【０００６】
上記研磨において、絶縁膜４１の表面が露出した時点で研磨を終了させることが理想であるが、タングステン膜厚の基板面内ばらつきや、研磨速度の基板面内ばらつきを考慮して、オーバー研磨を施すのが一般的であり、その場合、タングステン下の絶縁膜４１は、研磨のストッパーとして十分ではなく、削られ薄くなってしまう。
【０００７】
よって、タングステン研磨の工程管理としては、図４（ｄ）に示すように、タングステンプラグ４４のない領域の絶縁膜４１の膜厚Ｔ２を、光学式にて測定する手法が採られている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記の管理方法では、２つの大きな課題がある。
【０００９】
１点目は、図４（ｃ）のＴ１の膜厚の再現性がない場合、図４（ｄ）のＴ２のみの管理では、タングステン研磨によって、どの程度削られているか不明であることである。図示していないが、普通、絶縁膜４１を堆積後、表面段差を緩和するために、絶縁膜４１表面の研磨が行われるが、その際のＴ１のウェハ間ばらつきが３００ｎｍ程度も発生する場合があるため、Ｔ２のみの管理では不十分である。
【００１０】
それを解決するためには、Ｔ１をタングステン堆積前にあらかじめ測定しておいて、ΔＴ（＝Ｔ１−Ｔ２）を求めればよい。
【００１１】
通常、タングステン研磨は、終点検出を用いて行われる。研磨面が、最初はタングステン膜４３であり、最後には絶縁膜４１になるため、終点検出を行いやすいからである。しかし、タングステン膜４３の膜質および膜厚のばらつきや、研磨のばらつきから、終点検出の精度を１００％にするのは困難で、相当量削り込まれてしまうウェハが発生する。タングステン研磨の管理をΔＴで行う場合、どのウェハが終点検出に失敗するかわからないので、全ウェハのＴ１を測定しなければならず、ＴＡＴが増大してしまう。
【００１２】
また、本当に管理したい絶縁膜４１の研磨量は、ΔＴではなく、タングステンプラグ領域の絶縁膜４１の研磨量ΔＴ’であり、課題の２点目として、光学式での残膜測定では、タングステンプラグ領域のオーバー研磨による絶縁膜４１の研磨量ΔＴ’を算出することが困難であることである。オーバー研磨時に、タングステン下の絶縁膜４１が削れることは前に述べたが、その削れ量（研磨量）は、タングステンプラグ４４の密集している領域が顕著となる。タングステンプラグ４４の密集率（パターン率）や、密集している面積によって図４（ｄ）に示すΔＴ’が変動するため、仮にΔＴが求められても、その数値からΔＴ’を正確に予測するのは困難である。
【００１３】
ΔＴ’の管理を厳密に行わなかった場合に発生する不具合を以下に示す。
【００１４】
例えば、絶縁膜としてフッ素ドープの酸化膜を用いた場合、フッ素が酸化膜表面に集まり、その上にアルミニウム配線を形成すると、アルミニウムの密着強度が確保できずアルミニウムが剥離し、不良品になってしまう。さらに、アルミニウムの剥離により装置汚染を発生させ、他の正常なウェハの歩留まりをも低下させてしまう。当然、汚染装置のメンテナンスを行わなければならないため、ＴＡＴを増大させてしまう。
【００１５】
そのため、一定以上の厚さのフッ素拡散防止膜を、フッ素ドープの酸化膜上に堆積し、それからホール形成、タングステン堆積、研磨が順次行われる。ΔＴ’を厳密に管理しないと、フッ素拡散防止膜が薄くなってしまい、拡散防止効果が薄れ、上記トラブルを発生させてしまう。
【００１６】
また、ＤＲＡＭ混載デバイスでは、基板から第１アルミニウム配線（最下層のアルミニウム配線）までの高さが大きいため、基板と第１アルミニウム配線を繋ぐタングステンプラグの形成時にΔＴ’を十分に管理しないと、メモリーセルプレートの表面が露出してしまい、第１アルミニウム配線とショートし、歩留まり低下を引き起こしてしまう。
【００１７】
本発明の目的は、絶縁膜の開口部に導電膜を埋め込んだ後、絶縁膜上の導電膜を研磨除去する際におけるオーバー研磨による絶縁膜の研磨量（ΔＴ’）を正確に求めることができる半導体装置の製造方法を提供することである。
【００１８】
【課題を解決するための手段】
本発明の請求項１記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に下部より上部の面積が大きい開口部を形成する工程と、開口部を埋め込むように開口部および絶縁膜上に導電膜を堆積する工程と、全面を研磨することにより開口部以外の導電膜を除去する工程と、研磨後の絶縁膜表面の開口部のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出する工程とを含むものである。
【００１９】
このように、絶縁膜の開口部を下部より上部の面積が大きくなるように形成しておき、開口部を埋め込むように開口部および絶縁膜上に堆積した導電膜を研磨した後、絶縁膜表面の開口部のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出することにより、開口部におけるオーバー研磨による絶縁膜の研磨量を正確に算出することができる。
【００２０】
本発明の請求項２記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に下部より上部の面積が大きい開口部を形成する工程と、開口部の底部を埋め込み、かつ開口部内の上部の中央に凹部が発生するように開口部および絶縁膜上に導電膜を堆積する工程と、全面を研磨することにより開口部以外の導電膜を除去する工程と、研磨後の導電膜表面の凹部のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出する工程とを含み、開口部の上部の径が０．５μｍであることを特徴とする。
【００２１】
このように、絶縁膜の開口部を下部より上部の面積が大きくなるように形成しておき、開口部の底部を埋め込み、かつ開口部内の上部の中央に凹部が発生するように開口部および絶縁膜上に堆積した導電膜を研磨した後、導電膜表面の凹部のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出することにより、開口部におけるオーバー研磨による絶縁膜の研磨量を正確に算出することができる。
【００２２】
本発明の請求項３記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、開口部内の上部の中央に空洞が発生するように開口部および絶縁膜上に導電膜を堆積する工程と、全面を研磨することにより開口部以外の導電膜を除去する工程と、研磨後の導電膜の空洞の表面のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出する工程とを含み、開口部の径が０．３μｍであることを特徴とする。
【００２３】
このように、絶縁膜の開口部内の上部の中央に空洞が発生するように開口部および絶縁膜上に堆積した導電膜を研磨した後、導電膜の空洞の表面のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出することにより、開口部におけるオーバー研磨による絶縁膜の研磨量を正確に算出することができる。
上記請求項１〜３記載の半導体装置の製造方法においては、絶縁膜は、フッ素ドープの酸化膜であることが好ましい。
絶縁膜がフッ素ドープの酸化膜である場合には、絶縁膜上にフッ素拡散防止膜として前記絶縁膜上にオキシナイトライド膜が形成されていることが好ましい。
また、上記請求項１〜３記載の半導体装置の製造方法においては、導電膜は、タングステン膜であることが好ましい。
導電膜がタングステン膜である場合には、タングステン膜の形成前に、チタンまたは窒化チタン膜が形成されていることが好ましい。
また、導電膜は、アルミニウム、銅、またはシリコンからなっていてもよい。
【００２４】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態に係る半導体装置の製造方法について図１（ａ）〜（ｄ）を参照しながら説明する。
【００２５】
半導体または絶縁性の基板１０上に、酸化膜などの絶縁膜１１を１μｍ堆積し（図１（ａ））、リソグラフィーおよびドライエッチングにより、下部径が０．３μｍ、上部径が０．５μｍのホール１２を形成する（図１（ｂ））。
【００２６】
ホール１２の上部を広げるためには、ドライエッチングの時間を所定より長くする方法や、図示していないが、絶縁膜１１を２層膜とし、広がりやすい第２の絶縁膜を第１の絶縁膜上に堆積する方法が挙げられる。例えば、フッ素ドープの酸化膜上に、フッ素拡散防止膜として、通常のプラズマＴＥＯＳ膜に窒素を添加したオキシナイトライド（ＳｉＯＮ）膜が用いられている場合、この膜はドライエッチングによって広がりやすい性質（膜厚方向に対し垂直方向にもエッチングされやすい性質）がある。
【００２７】
次に、ＣＶＤ法にてタングステン膜１３を例えば４００ｎｍ堆積する（図１（ｃ））。図示していないが、通常、タングステン膜１３を堆積する前に、逆スパッタ、チタン堆積、窒化チタン堆積を行う。逆スパッタは、Ａｒイオン等を衝突させることによりホール１２下の導電層の表面酸化物を除去するのが目的であるが、同時にホール１２の上部の角がＡｒイオン等でたたかれ、かなり広がってしまう。ホール１２の上部を広がらせるのに、本方法を用いてもよい。逆スパッタの量を調整することで、任意のホール広がりを実現することができる。
【００２８】
この後、ＣＭＰ法にて研磨を行う。このとき、研磨粒子としてシリカ、酸化剤として過酸化水素からなる研磨液を用い、ホール１２内以外のチタン、窒化チタン、タングステン膜１３を完全に除去するまで研磨を行い、タングステンプラグ１４を形成する（図１（ｄ））。
【００２９】
タングステン研磨後、洗浄を施し、汎用の測長ＳＥＭなどを用いて、図１（ｄ）のタングステンプラグ１４の表面（チタン、窒化チタンを含む表面）の直径、すなわち研磨後のホール１２表面の直径Ｄ’を測定し、その測定値からタングステンプラグ１４領域における絶縁膜１１の研磨量ΔＴ’を算出する。
【００３０】
本実施の形態によれば、図１（ｂ）のようにタングステンを埋め込むホール１２上部をテーパー形状（断面形状が斜面状）にしているため、オーバー研磨が進むほど（絶縁膜１１の研磨量ΔＴ’が大きくなるほど）、研磨後のホール１２表面の直径Ｄ’が小さくなる。すなわち、研磨後のホール１２表面の直径Ｄ’は、そのテーパーの傾きによりオーバー研磨量にほぼ比例して小さくなる関係があり、測定した直径Ｄ’から絶縁膜１１の研磨量ΔＴ’を正確に算出できる。
【００３１】
なお、図１では、ホール１２上部のテーパー形状を、まっすぐな断面形状として図示しているが、実際には、ややふくらんだなめらかなカーブを描いたような断面形状となる。予め、実験等により断面形状を観察し、Ｄ’とΔＴ’との相関関係を求めておき、その関係に基づいて、測定値のＤ’に対応したΔＴ’を求めることができる。
【００３２】
また、ホール１２上部のテーパー形状の再現性については、逆スパッタによる方法が最も高い。ドライエッチングの場合、ホール１２を形成する絶縁膜１１の厚さが変わると、ホール１２上部の広がりが変わるため、絶縁膜１１の厚さを考慮してエッチング時間を管理することにより、再現性は高くなる。絶縁膜１１を２層にする場合も同様である。
【００３３】
本実施の形態では、ホール１２等の開口部を埋め込む導電膜としてタングステン膜１３を例にとったが、アルミニウムや銅、またはシリコンなどの膜であってもかまわない。
【００３４】
また、開口部は、ビアホールあるいはコンタクトホール等のホール以外に、溝であってもかまわない。溝の場合、埋め込まれる導電膜は配線（埋め込み配線）として用いられる。
【００３５】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る半導体装置の製造方法について図２（ａ）〜（ｄ）を参照しながら説明する。
【００３６】
半導体または絶縁性の基板２０上に、酸化膜などの絶縁膜２１を１μｍ堆積し（図２（ａ））、リソグラフィーおよびドライエッチングにより、下部径が０．３μｍ、上部径が０．５μｍのホール２２を形成する（図２（ｂ））。
【００３７】
ホール２２の上部を広げるためには、ドライエッチングの時間を所定より長くする方法や、図示していないが、絶縁膜２１を２層膜とし、広がりやすい第２の絶縁膜を第１の絶縁膜上に堆積する方法が挙げられる。例えば、フッ素ドープの酸化膜上に、フッ素拡散防止膜として、通常のプラズマＴＥＯＳ膜に窒素を添加したオキシナイトライド（ＳｉＯＮ）膜が用いられている場合、この膜はドライエッチングによって広がりやすい性質（膜厚方向に対し垂直方向にもエッチングされやすい性質）がある。
【００３８】
次に、ＣＶＤ法にてタングステン膜２３を堆積し、ホール２２下部を完全に埋めこみ、ホール２２上部のタングステン膜２３の表面中央に凹部２４を形成する。（図２（ｃ））。図示していないが、通常、タングステン膜２３を堆積する前に、逆スパッタ、チタン堆積、窒化チタン堆積を行う。逆スパッタは、Ａｒイオン等を衝突させることによりホール２２下の導電層の表面酸化物を除去するのが目的であるが、同時にホール２２の上部の角がＡｒイオン等でたたかれ、かなり広がってしまう。ホール２２の上部を広がらせるのに、本方法を用いてもよい。逆スパッタの量を調整することで、任意のホール広がりを実現することができる。
【００３９】
なお、図２（ｃ）において、ＣＶＤ法で堆積するタングステン膜２３は、異方性に成長していくので、ここでは、１５０ｎｍ程度の堆積により、ホール２２下部が完全に埋めこまれ、上部の表面中央に凹部２４を形成できる。このとき、凹部２４のテーパーの傾きは、ホール２２上部に形成されたテーパーの傾きとほぼ同じになる。
【００４０】
この後、ＣＭＰ法にて研磨を行う。このとき、研磨粒子としてシリカ、酸化剤として過酸化水素からなる研磨液を用い、ホール２２内以外のチタン、窒化チタン、タングステン膜２３を完全に除去するまで研磨を行い、タングステンプラグ２５を形成する（図２（ｄ））。
【００４１】
タングステン研磨後、洗浄を施し、汎用の測長ＳＥＭなどを用いて、図２（ｄ）のタングステンプラグ２５の表面中央の凹部２４の直径Ｄ’を測定し、その測定値からタングステンプラグ２５領域における絶縁膜２１の研磨量ΔＴ’を算出する。
【００４２】
本実施の形態によれば、図２（ｂ）のようにタングステンを埋め込むホール２２上部をテーパー形状（断面形状が斜面状）とし、そこに形成されるタングステン膜２３の膜厚を図１の場合より薄くして、表面にテーパー形状の凹部２４を形成しているため、オーバー研磨が進むほど（絶縁膜１１の研磨量ΔＴ’が大きくなるほど）、研磨後の凹部２４の直径Ｄ’が小さくなる。すなわち、凹部２４の直径Ｄ’は、凹部２４のテーパーの傾き（≒ホール２２上部のテーパーの傾き）により研磨量にほぼ比例して小さくなる関係があり、測定した直径Ｄ’から絶縁膜１１の研磨量ΔＴ’を正確に算出できる。
【００４３】
なお、図２では、ホール２２上部のテーパー形状を、まっすぐな断面形状として図示しているが、実際には、ややふくらんだなめらかな断面形状となる。予め、実験等により断面形状を観察し、Ｄ’とΔＴ’との相関関係を求めておき、その関係に基づいて、測定値のＤ’に対応したΔＴ’を求めることができる。
【００４４】
以上のように本実施の形態によれば、第１の実施の形態と同様の効果が得られる。また、第１の実施の形態と比較して、タングステン膜２３の堆積膜厚を薄くしているので、タングステン膜２３の使用量が少なくてすむ。また、タングステン膜２３の研磨量も当然に少なくなるので、ウェハ面内における研磨後の表面の均一性が向上し、ウェハ面内でＤ’の測定位置におけるばらつきも少なくなる。したがって、測定精度の向上を図るために複数箇所を測定してＤ’の平均値を求める場合には、測定箇所を少なくできる。
【００４５】
本実施の形態では、ホール２２等の開口部を埋め込む導電膜としてタングステン膜２３を例にとったが、アルミニウムや銅、またはシリコンなどの膜であってもかまわない。
【００４６】
また、開口部は、ビアホールあるいはコンタクトホール等のホール以外に、溝であってもかまわない。溝の場合、埋め込まれる導電膜は配線（埋め込み配線）として用いられる。
【００４７】
（第３の実施の形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造方法について図３（ａ）〜（ｄ）を参照しながら説明する。
【００４８】
半導体または絶縁性の基板３０上に、酸化膜などの絶縁膜３１を１μｍ堆積し（図３（ａ））、リソグラフィーおよびドライエッチングにより、直径が０．３μｍのホール３２を形成する（図３（ｂ））。
【００４９】
次に、ＣＶＤ法にてタングステン膜３３を例えば２５０ｎｍ堆積し、かつホール３２内に空洞３４を設ける（図３（ｃ））。図示していないが、普通、タングステン膜３３を堆積する前に、チタン堆積、窒化チタン堆積を行う。
【００５０】
ホール３２に空洞３４（ボイド）を設ける方法は問わないが、例えば、チタン、窒化チタンの少なくともいづれかをスパッタにて厚く堆積することにより、そのホール３２上部の堆積物をオーバーハング形状とし、その開口面積を小さくする方法、ホール３２の上部の径を下部より小さくする方法、タングステン堆積時のＷＦ6 とＳｉＨ4 のガス流量比を変える方法、などが挙げられる。
【００５１】
この後、ＣＭＰ法にて研磨を行う。このとき、研磨粒子としてシリカ、酸化剤として過酸化水素からなる研磨液を用い、ホール３２内以外のチタン、窒化チタン、タングステン膜３３を完全に除去するまで研磨を行い、タングステンプラグ３５を形成する（図３（ｄ））。
【００５２】
タングステン研磨後、洗浄を施し、汎用の測長ＳＥＭなどを用いて、図３（ｄ）のタングステンプラグ３５の表面中央の空洞径Ｄ’を測定し、その測定値からタングステンプラグ３５領域における絶縁膜３１の研磨量ΔＴ’を算出する。
【００５３】
本実施の形態によれば、図３（ｃ）のようにタングステン膜３３を埋め込んだときホール３２内に空洞３４を形成し、この空洞３４上部がテーパー形状であり、オーバー研磨が進むほど（絶縁膜３１の研磨量ΔＴ’が大きくなるほど）、研磨後の表面の空洞径Ｄ’が大きくなる。すなわち、研磨後の表面の空洞径Ｄ’は、そのテーパーの傾きによりオーバー研磨量にほぼ比例して大きくなる関係があり、測定した空洞径Ｄ’から絶縁膜１１の研磨量ΔＴ’を正確に算出できる。
【００５４】
なお、図３では、空洞３４上部のテーパー形状を、まっすぐな断面形状として図示しているが、実際には、まっすぐではないなめらかな断面形状となる。例えば、チタン、窒化チタンのオーバーハング形状は再現性よく制御可能であり、この後にタングステンをＣＶＤ法にて成長させると、空洞３４上部はなめらかな（まっすぐでない）テーパー形状となり、そのテーパー形状の再現性は高い。予め、実験等により断面形状を観察し、Ｄ’とΔＴ’との相関関係を求めておき、その関係に基づいて、測定値のＤ’に対応したΔＴ’を求めることができる。
【００５５】
ＤＲＡＭ混載デバイスでは、基板から第１アルミニウム配線（最下層のアルミニウム配線）までの高さが大きいため、基板に達するコンタクトホールのアスペクト比が大きい。このようにアスペクト比の大きいコンタクトホールの場合には、通常、コンタクトホール内のプラグに空洞（ボイド）が形成されるので、本実施の形態を適用することは容易であり、特に有効である。
【００５６】
本実施の形態では、ホール３２等の開口部を埋め込む導電膜としてタングステン膜３３を例にとったが、アルミニウムや銅、またはシリコンなどの膜であってもかまわない。
【００５７】
また、開口部は、ビアホールあるいはコンタクトホール等のホール以外に、溝であってもかまわない。溝の場合、埋め込まれる導電膜は配線（埋め込み配線）として用いられる。
【００５８】
上記第１，第２，第３の実施の形態では、予め、実験等により断面形状を観察し、Ｄ’とΔＴ’との相関関係を求めておき、その関係に基づいて、測定値のＤ’に対応したΔＴ’を求めるようにしている。このようにして求めたΔＴ’は、研磨後の工程管理に用いられる。例えば、「ＡＬのはがれが起きない」、「メモリーセルプレートが出ない」という実証に用いられる。
【００５９】
【発明の効果】
本発明の請求項１記載の半導体装置の製造方法によれば、絶縁膜の開口部を下部より上部の面積が大きくなるように形成しておき、開口部を埋め込むように開口部および絶縁膜上に堆積した導電膜を研磨した後、絶縁膜表面の開口部のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出することにより、開口部におけるオーバー研磨による絶縁膜の研磨量を正確に算出することができる。
【００６０】
本発明の請求項２記載の半導体装置の製造方法によれば、絶縁膜の開口部を下部より上部の面積が大きくなるように形成しておき、開口部の底部を埋め込み、かつ開口部内の上部の中央に凹部が発生するように開口部および絶縁膜上に堆積した導電膜を研磨した後、導電膜表面の凹部のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出することにより、開口部におけるオーバー研磨による絶縁膜の研磨量を正確に算出することができる。
【００６１】
本発明の請求項３記載の半導体装置の製造方法によれば、絶縁膜の開口部内の上部の中央に空洞が発生するように開口部および絶縁膜上に堆積した導電膜を研磨した後、導電膜の空洞の表面のサイズを測定し、その測定値から研磨による絶縁膜の研磨量を算出することにより、開口部におけるオーバー研磨による絶縁膜の研磨量を正確に算出することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図２】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】従来の半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１０  基板
１１  絶縁膜
１２  ホール
１３  タングステン膜
１４  タングステンプラグ
２０  半導体基板
２１  絶縁膜
２２  ホール
２３  タングステン膜
２４  凹部
２５  タングステンプラグ
３０  基板
３１  絶縁膜
３２  ホール
３３  タングステン膜
３４  空洞
３５  タングステンプラグ
【図１】
0004011832.tif 000002
【図２】
0004011832.tif 000003
【図３】
0004011832.tif 000004
【図４】
0004011832.tif 000005