(57)【特許請求の範囲】
【請求項１】
少なくとも一層以上の貴金属層を含む下部電極上に接するように、強誘電体膜、あるいは高誘電率を有する酸化物膜が形成され、さらに上記強誘電体膜、あるいは上記酸化物膜の上に上部電極が形成されている情報蓄積用容量素子が、シリコン(Ｓｉ)基板と直接あるいは導電性膜を介して電気的に接続している半導体メモリにおいて、
上記貴金属層が、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）のうち少なくとも一種の元素を含有する金（Ａｕ）からなることを特徴とする半導体メモリ。
【請求項２】
請求項１記載の半導体メモリにおいて、上記銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）のうち少なくとも一種の元素の上記金（Ａｕ）に対する濃度が、０．０５アトミックパーセントから５０アトミックパーセントであることを特徴とする半導体メモリ。
【請求項３】
少なくとも一層以上の貴金属層を含む下部電極上に接するように、強誘電体膜、あるいは高誘電率を有する酸化物膜が形成され、さらに上記強誘電体膜、あるいは上記酸化物膜の上に上部電極が形成されている情報蓄積用容量素子が、シリコン（Ｓｉ）基板と直接あるいは導電性膜を介して電気的に接続している半導体メモリにおいて、
上記貴金属層が、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、金（Ａｕ）のうち少なくとも一種の元素を含有する銀（Ａｇ）からなることを特徴とする半導体メモリ。
【請求項４】
請求項３記載の半導体メモリにおいて、上記銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、金（Ａｕ）のうち少なくとも一種の元素の上記銀（Ａｇ）に対する濃度が、０．０５アトミックパーセントから５０アトミックパーセントであることを特徴とする半導体メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリに係わり、特に、情報蓄積用容量素子が少なくとも貴金属電極膜と、強誘電体膜又は高誘電率を有する酸化物膜とからなる半導体メモリに関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化にともない、情報蓄積用容量素子の面積が減少し、容量の絶対値も減少する傾向にある。容量Ｃは、例えば平行平板電極構造の場合は、次式（１）により決定される。
Ｃ＝ε・Ｓ／ｄ  −−−（１）
ここで、εは誘電体の誘電率、Ｓは電極の面積、ｄは誘電体の膜厚（電極間の距離）である。
【０００３】
情報蓄積用容量素子に使用される電極の面積Ｓを増大することなく、容量を確保するためには、誘電率εの高い誘電体を使用するか、誘電体の膜厚ｄを薄くすることが必要である。
【０００４】
しかし、誘電体の薄膜化には限度がある為、情報蓄積用容量素子に使用される絶縁膜の平面状の面積を増大することなく、容量を確保する技術としては、例えば特開平０３−２５６３５８号公報に示されているように、誘電体としてＰＺＴ（Ｐｂ（ＺｒXＴｉ1-X）Ｏ3）等の強誘電体を使用した半導体メモリが提案されている。
【０００５】
これらの強誘電体材料は酸化物であり、成膜は数１００℃以上で行われるため、例えばトランジスタを形成する単結晶シリコン基板を容量電極として使用することができない。これは、成膜中あるいは後の工程においてシリコンと強誘電体材料との界面において酸化還元反応が起こり、強誘電体膜の膜質が劣化してしまう恐れが大きいためである。
【０００６】
したがって、強誘電体材料の電極として、高温においても酸化されにくい材料を用いる必要がある。また、ＰＺＴなどの材料は結晶構造がペロブスカイト構造であるときに、強誘電性を発揮する。一般に、ペロブスカイト構造を有する薄膜の結晶性は下地基板の影響を大きく受けることが経験的に知られている。
【０００７】
つまり、下部電極材料にはペロブスカイト薄膜がエピタキシャル成長あるいはｃ軸成長するような機能も要求されるため、結晶構造の点から下部電極材料は限定される。
【０００８】
以上のような背景から、下部電極材料として、例えば白金等の面心立方構造を持つ貴金属材料が検討されている。しかし、貴金属電極を半導体に用いる場合には、シリサイド反応（シリコンとその他の金属との化学反応）を阻止するために、シリコンの拡散を防止する層としてＴｉＮ（窒化チタン）やＴｉ（チタン）等の導電性膜が必要である。
【０００９】
【発明が解決しようとする課題】
ところで、ペロブスカイト構造のＰＺＴ薄膜を形成するためには、５００℃程度以上の高温が必要になる。
しかし、５００℃程度以上でＰＺＴなどの強誘電体薄膜を成膜した情報蓄積用容量素子構造においては、従来、導通不良が生じていた。
【００１０】
従来技術においては、情報蓄積用容量素子に生ずる導通不良の発生原因が解明されてはいなかったため、この導通不良を防止するための、有効な解決策がなかった。
【００１１】
本発明の目的は、強誘電体膜あるいは高誘電率を有する酸化膜を誘電体とする情報蓄積用容量素子における導通不良の発生が抑制され、安定して動作する半導体メモリを実現することである。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のように構成される。
（１）少なくとも一層以上の貴金属層を含む下部電極上に接するように、強誘電体膜、あるいは高誘電率を有する酸化物膜が形成され、さらに上記強誘電体膜、あるいは上記酸化物膜の上に上部電極が形成されている情報蓄積用容量素子が、シリコン(Ｓｉ)基板と直接あるいは導電性膜を介して電気的に接続している半導体メモリにおいて、上記貴金属層が、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）のうち少なくとも一種の元素を含有する金（Ａｕ）からなる。
【００１３】
（２）好ましくは、上記（１）において、上記銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）のうち少なくとも一種の元素の上記金（Ａｕ）に対する濃度が、０．０５アトミックパーセントから５０アトミックパーセントである。
【００１４】
（３）少なくとも一層以上の貴金属層を含む下部電極上に接するように、強誘電体膜、あるいは高誘電率を有する酸化物膜が形成され、さらに上記強誘電体膜、あるいは上記酸化物膜の上に上部電極が形成されている情報蓄積用容量素子が、シリコン（Ｓｉ）基板と直接あるいは導電性膜を介して電気的に接続している半導体メモリにおいて、上記貴金属層が、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、金（Ａｕ）のうち少なくとも一種の元素を含有する銀（Ａｇ）からなる。
【００１５】
（４）好ましくはこの上記（３）において、上記銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、金（Ａｕ）のうち少なくとも一種の元素の上記銀（Ａｇ）に対する濃度が、０．０５アトミックパーセントから５０アトミックパーセントである。
【００１７】
本願発明者らによって、初めて、情報蓄積用容量素子に生ずる導通不良の発生原因が解明された。
つまり、本願発明者らは、５００℃程度以上の高温で酸化物薄膜を成膜する際に、貴金属膜の結晶粒界を酸素原子が拡散するため、貴金属膜とＳｉ基板の間に存在するバリア層としての導電性膜が酸化され、貴金属膜との間で剥離を生じるために導通不良が生じることを解明した。
【００１８】
したがって、上記解明により、導通不良を防止するためには、貴金属膜における酸素原子の粒界拡散を抑制すればよいことが判断される。
【００１９】
そこで、本願発明者らは、貴金属膜に添加元素を含有させた場合、この添加元素のうちの少なくとも一種が、貴金属膜の主構成元素の原子半径よりも小さな原子半径を持つ元素であり、なおかつこの元素と上記主構成元素との間の原子間結合エネルギーが主構成元素間の原子間結合エネルギーの上下２０％以内である場合に、貴金属膜における粒界拡散を抑制できることを明らかにした。
ここで、貴金属膜の主構成元素とは、貴金属膜に最も多く含まれる元素を意味する。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図を参照して説明する。
まず、本発明における第１の実施形態である半導体メモリの主要部の断面構造を図１に示す。
【００２１】
第１の実施形態の半導体メモリは、図１に示すように、シリコン基板１の主面のアクティブ領域に形成されたＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタと、その上部に配置された１個の情報蓄積用容量素子１７とで構成されている。それぞれのＭＯＳトランジスタは素子分離膜２によって素子分離されている。
【００２２】
メモリセルのＭＯＳトランジスタは、ゲ−ト酸化膜３、ゲ−ト電極４および一対の拡散層５、６（ソ−ス、ドレイン領域）で構成されている。ゲ−ト酸化膜３は、例えばシリコン酸化膜、窒化珪素膜あるいは強誘電体膜あるいはこれらの積層構造からなる。
【００２３】
また、ゲ−ト電極４は、例えば多結晶シリコン膜や金属薄膜、あるいは金属シリサイド膜あるいはこれらの積層構造からなる。ゲ−ト電極４の上部および側壁には酸化シリコン膜７が形成されている。メモリセル選択用ＭＯＳトランジスタの一方の拡散層５には、ビット線８が接続されている。ＭＯＳトランジスタの上部全面には、例えばＢＰＳＧ〔Ｂｏｒｏｎ−ｄｏｐｅｄ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ〕膜やＳＯＧ（Ｓｐｉｎ  Oｎ  Ｇｌａｓｓ）膜、あるいは化学気相蒸着法やスパッタ法で形成したシリコン酸化膜や窒化膜等からなる絶縁膜９が形成されている。
【００２４】
ＭＯＳトランジスタを覆う絶縁膜９の上部には情報蓄積用容量素子１７が形成されており、情報蓄積用容量素子１７は、メモリセル選択用ＭＯＳトランジスタの他方の拡散層６に、多結晶シリコン膜１０を介して接続されている。情報蓄積用容量素子１７は、下層から順に、たとえばＴｉＮ（窒化チタン）膜やＴｉ（チタン）膜等の導電性膜１１及び貴金属膜１２が積層された下部電極１６と、強誘電体膜あるいは高誘電率を有する酸化物からなる酸化物膜１３と、さらに上部電極１４とを積層した構造で構成されている。情報蓄積用素子１７は絶縁膜１５で覆われている。
【００２５】
ここで、貴金属膜１２は、主構成元素である貴金属元素の他に少なくとも一種の添加元素を含有し、この添加元素のうち少なくとも一種が、上記貴金属元素の原子半径よりも小さな原子半径を持つ元素であり、なおかつこの元素と上記貴金属元素との間の原子間結合エネルギーが、上記貴金属元素間の原子間結合エネルギーの上下２０％以内となっている。
【００２６】
具体的には、貴金属膜１２の主構成元素として白金を用いた場合は、ニッケル、コバルト、バナジウム、クロムのうち少なくとも一種の添加元素を含有させればよい。
【００２７】
また、貴金属膜１２の主構成元素として金を用いた場合は、銅、パラジウム、クロム、鉄、コバルト、ニッケルのうち少なくとも一種の添加元素を含有させればよい。
【００２８】
また、貴金属膜１２の主構成元素として銀を用いた場合は、銅、パラジウム、クロム、金のうち少なくとも一種の添加元素を含有させればよい。
【００２９】
このような貴金属膜１２は、例えば、主構成元素からなるターゲットと添加添加元素からなるターゲットを用いた２元スパッタ法により成膜される。
【００３０】
以下、本発明の第１の実施形態の半導体メモリの効果について説明する。
従来の半導体メモリにおいては、強誘電体膜あるいは高誘電率を有する酸化物からなる酸化物膜１３を形成するための、５００℃程度以上への昇温過程では、導電性膜１１が酸化され、導電性膜１１と貴金属膜１２との間で剥離を生じることが実験的に明らかになった。
【００３１】
この導電性膜１１の酸化は、貴金属膜１２の粒界を酸素が拡散することによって引き起こされるため、粒界拡散を抑制することによって酸化は防止される。
【００３２】
したがって、貴金属膜１２に添加元素を含有させることによる粒界拡散係数の減少率によって添加元素の効果が表される。
貴金属膜１２の主構成元素として白金、金、銀を用いた場合の粒界拡散係数Ｄを、計算機のシミュレーションにより計算し、添加元素の原子半径と結合エネルギーに着目して添加元素の効果を表示した結果を、それぞれ図２、図３、図４に示す。
【００３３】
図２、図３、図４のそれぞれにおいて、粒界拡散係数Ｄの計算は、６００℃において、添加元素を０．２アトミックパーセント含有させて行ったものであり、Ｄoは添加元素を含有しない場合における粒界拡散係数を示す。
【００３４】
これらの図より、添加元素が、貴金属膜１２の主構成元素の原子半径よりも小さな原子半径を持つ元素であり、なおかつ、この元素と上記主構成元素の間の異種原子間結合エネルギーが、上記主構成元素間の同種原子間結合エネルギーに近い値を持つ場合に粒界拡散係数Ｄが小さく抑えられることがわかった。
【００３５】
また、上記異種原子間結合エネルギーと上記同種原子間結合エネルギーとの差が約２０％となる領域で、Ｄ／Ｄoが１から０．７まで急激に減少し、粒界拡散の抑制効果が顕著となる。
【００３６】
したがって、本実施形態で示したように、貴金属膜１２の主構成元素の原子半径よりも小さな原子半径を持つ元素で、なおかつ、この元素と上記主構成元素の間の原子間結合エネルギーが上記主構成元素間の原子間結合エネルギーの上下２０％以内となる元素を貴金属膜１２に含有させると、貴金属膜１２における酸素の粒界拡散を抑制することができ、導電性膜１１の酸化を抑制することができる。
【００３７】
これにより、導電性膜１１と貴金属膜１２との間における剥離を防止し、結果として導通不良のない安定動作する半導体メモリを製造することが可能となる。図２、図３、図４には、添加元素を０．２アトミックパーセント含有させた場合の効果を示したが、図５、図６、図７に、それぞれ、主構成元素が白金、金、銀の場合における粒界拡散係数の比Ｄ／Ｄoに対する添加元素濃度の影響を示す。これらの図から、粒界拡散を抑制する効果は、添加元素が０．０５アトミックパーセント程度以上である場合に顕著となる。したがって、添加元素の濃度は、０．０５アトミックパーセントから５０アトミックパーセントであれば、粒界拡散を抑制する効果を得ることができる。
【００３８】
以上のように、本発明の第１の実施形態においては、貴金属膜１２の主構成元素の原子半径よりも小さな原子半径を持つ元素で、なおかつ、この元素と上記主構成元素の間の原子間結合エネルギーが上記主構成元素間の原子間結合エネルギーの上下２０％以内となる元素を貴金属膜１２に添加又は含有させる。
【００３９】
したがって、貴金属膜１２における酸素の粒界拡散を抑制することができ、導電性膜１１の酸化を抑制することができ、導電性膜１１と貴金属膜１２との間における剥離を防止し、結果として導通不良のない安定動作する半導体メモリを製造することが可能となる。
また、添加元素濃度を０．０５アトミックパーセント程度以上とすれば、粒界拡散を抑制する効果を、さらに向上することができる。
【００４０】
なお、上述した第１の実施形態においては、情報蓄積用容量素子の下部電極１６の下部に形成される導電性膜１１とシリコン基板１とが多結晶シリコン１０を介して接続されている場合について示したが、下部電極とシリコン基板を電気的に接続する材料はこれに限定されるものではなく、金属薄膜、金属シリサイド膜、あるいは導電性高分子膜あるいは多結晶シリコン膜も含めてこれらの複数材料からなる積層構造であっても構わない。さらに、シリコン基板１と導電性膜１１とが直接接していてもよい。
【００４１】
次に、本発明における第２の実施形態である半導体メモリの主要部の断面構造を図８に示す。
【００４２】
この第２の実施形態における半導体メモリと、図１に示した半導体メモリとの相違点は、この図８の例においては、下部電極１６が、下層から順に、たとえばＴｉＮ（窒化チタン）膜やＴｉ（チタン）膜等の導電性膜１１、貴金属膜第一層１２ａ、貴金属膜第二層１２ｂが積層されて構成されている点である。他の構成については、図１の例と図８の例とは同様となっているので、詳細な説明は省略する。
【００４３】
貴金属膜第一層１２ａには、主構成元素である貴金属元素以外の元素は添加されてはいない。これに対して、貴金属膜第二層１２ｂは、主構成元素である貴金属元素の他に少なくとも一種の添加元素を含有し、この添加元素のうち少なくとも一種が、上記貴金属元素の原子半径よりも小さな原子半径を持つ元素であり、なおかつ、この元素と上記貴金属元素との間の原子間結合エネルギーが上記貴金属元素間の原子間結合エネルギーの上下２０％以内である。
【００４４】
具体的には、貴金属膜第二層１２ｂの主構成元素として白金を用いた場合、ニッケル、コバルト、バナジウム、クロムのうち少なくとも一種の添加元素を含有させればよい。また、貴金属膜第二層１２ｂの主構成元素として金を用いた場合、銅、パラジウム、クロム、鉄、コバルト、ニッケルのうち少なくとも一種の添加元素を含有させればよい。
【００４５】
また、貴金属膜第二層１２ｂの主構成元素として銀を用いた場合、銅、パラジウム、クロム、金のうち少なくとも一種の添加元素を含有させればよい。このような貴金属膜第二層１２ｂは、例えば、主構成元素からなるターゲットと添加元素からなるターゲットを用いた２元スパッタ法により成膜される。
【００４６】
本発明の第２の実施形態の半導体メモリの効果としては、貴金属膜第二層１２ｂにおける酸素の拡散を抑制できるので、第一の実施形態で得られた効果と同様に、酸化物膜１３を成膜時、高温になる場合でも、導電性膜１１の酸化を抑制し、酸化による剥離を防止できる。したがって、情報蓄積用容量素子が安定に動作する半導体メモリを実現することができる。
【００４７】
また、貴金属膜第一層１２ａには、主構成元素である貴金属元素以外の元素を添加しないので、添加元素による電極抵抗の増加を第１の実施形態の場合に比べて小さくすることができる。
【００４８】
なお、第１の実施形態と同様に、この第２の実施形態においても、添加元素濃度を０．０５アトミックパーセント程度以上とすれば、粒界拡散を抑制する効果を、向上することができる。
【００４９】
また、この第２の実施形態においては、情報蓄積用容量素子１７の下部電極１６の下部に形成される導電性膜１１とシリコン基板１とが多結晶シリコン１０を介して接続されている場合について示したが、下部電極１６とシリコン基板１とを電気的に接続する材料はこれに限定されるものではなく、金属薄膜、金属シリサイド膜、あるいは導電性高分子膜あるいは多結晶シリコン膜も含めてこれらの複数材料からなる積層構造であっても構わない。さらに、シリコン基板１と導電性膜１１とが直接接していてもよい。
【００５０】
【発明の効果】
本発明は、以上説明したように構成されているため、次のような効果がある。貴金属膜と強誘電体膜あるいは高誘電率を有する酸化物膜とからなる情報蓄積用容量素子が、シリコン基板と直接あるいは導電性膜を介して電気的に接続している半導体メモリにおいて、貴金属膜の主構成元素の原子半径よりも小さな原子半径を持つ元素で、なおかつ、この元素と上記主構成元素の間の原子間結合エネルギーが主構成元素間の原子間結合エネルギーの上下２０％以内となる元素を貴金属膜１２に添加又は含有させる。
【００５１】
これにより、強誘電体膜、又は高誘電率を有する酸化物膜を成膜時に高温になる場合でも、貴金属膜における酸素の粒界拡散を抑制することができ、導電性膜の酸化を抑制することができ、導電性膜と貴金属膜との間における剥離を防止し、結果として導通不良のない安定動作する半導体メモリを実現することができる。
また、添加元素濃度を０．０５アトミックパーセント程度以上とすれば、粒界拡散を抑制する効果を、さらに向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である半導体メモリの主要部の断面図である。
【図２】白金を主構成元素として用いた膜の粒界拡散係数に対する添加元素の効果を示す図である。
【図３】金を主構成元素として用いた膜の粒界拡散係数に対する添加元素の効果を示す図である。
【図４】銀を主構成元素として用いた膜の粒界拡散係数に対する添加元素の効果を示す図である。
【図５】白金を主構成元素として用いた膜の粒界拡散係数の比Ｄ／Ｄoに対する添加元素濃度の影響を示す図である。
【図６】金を主構成元素として用いた膜の粒界拡散係数の比Ｄ／Ｄoに対する添加元素濃度の影響を示す図である。
【図７】銀を主構成元素として用いた膜の粒界拡散係数の比Ｄ／Ｄoに対する添加元素濃度の影響を示す図である。
【図８】本発明における第２の実施形態である半導体メモリの要部の断面図である。
【符号の説明】
１  シリコン基板
２  素子分離膜
３  ゲート酸化膜
４  ゲート電極
５、６  拡散層
７  絶縁膜（酸化シリコン膜）
８  ビット線
９  絶縁膜
１０  多結晶シリコン膜
１１  導電性膜
１２  貴金属膜
１３  酸化物膜
１４  上部電極
１５  絶縁膜
１６  下部電極
１７  情報蓄積用容量素子
１２ａ  貴金属膜第一層
１２ｂ  貴金属膜第二層
【図１】
0003917272.tif 000002
【図２】
0003917272.tif 000003
【図３】
0003917272.tif 000004
【図４】
0003917272.tif 000005
【図５】
0003917272.tif 000006
【図６】
0003917272.tif 000007
【図７】
0003917272.tif 000008
【図８】
0003917272.tif 000009