(57)【特許請求の範囲】
【請求項１】
Ａ．絶縁性支持基板の一表面に半導体チップ搭載部を有す配線が２以上、前記配線の半導体チップ搭載部に半導体チップを搭載した時前記半導体チップ下面部の絶縁性フィルム状接着剤の下表面と前記２の配線端面と前記絶縁性支持基板の前記表面とで空隙が形成されるように配置させて形成されており、
Ｂ．前記絶縁性支持基板に、前記空隙に面す箇所に少なくとも１つの貫通孔が形成されており、
Ｃ．前記配線の半導体チップ搭載部を含めて半導体チップが搭載される半導体チップ搭載領域部に、前記絶縁性フィルム状接着剤が形成されている半導体パッケ−ジ用チップ支持基板であって、
前記絶縁性フィルム状接着剤が、前記絶縁性支持基板側と前記半導体チップ側で異なる複数の層から構成されることを特徴とする半導体パッケージ用チップ支持基板。
【請求項２】
絶縁性フィルム状接着剤が、弾性率の異なる複数の層から構成されている請求項１記載の半導体パッケージ用チップ支持基板。
【請求項３】
絶縁性フィルム状接着剤が、絶縁性支持基板側の第１層と半導体チップ側の第２層を備えており、弾性率が第１層＞第２層であり、室温での弾性率が第１層１００〜１００００ＭＰａ、第２層１〜１０００ＭＰａである請求項２記載の半導体パッケ−ジ用チップ支持基板。
【請求項４】
絶縁性フィルム状接着剤の厚みが第１層＜第２層である請求項３記載の半導体パッケ−ジ用チップ支持基板。
【請求項５】
絶縁性フィルム状接着剤が、絶縁性支持基板側から第１層、第２層、第３層より構成され、弾性率が第１層及び第３層＜第２層であり、室温での弾性率が第１層及び第３層が１〜１００００ＭＰａ、第２層が１０００ＭＰａ以上である請求項２記載の半導体パッケ−ジ用チップ支持基板。
【請求項６】
絶縁性フィルム状接着剤の厚みが第１層＜第３層である請求項５記載の半導体パッケ−ジ用チップ支持基板。
【請求項７】
請求項１〜６各項記載の半導体パッケ−ジ用チップ支持基板の絶縁性フィルム状接着剤上に半導体チップが搭載されており、半導体チップ端子と配線とが電気的に接続されている半導体パッケ−ジ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケ−ジ用チップ支持基板に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ  ＭＡＴＥＲＩＡＬＳ  ＆  ＴＥＣＨＮＯＬＯＧＹ  ９４．４，Ｎｏ．１４０，ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｅｓｔ  Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ  Ｐａｃｋａｇｅ  ＣＳＰ；  ＴｈｅＳｅｃｏｎｄ  ＶＬＳＩ  Ｐａｃｋａｇｉｎｇ  Ｗｏｒｋｓｈｏｐ  ｏｆ  Ｊａｐａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来提案されている半導体パッケージの多くは、小型で高集積度化に対応できかつパッケージクラックの防止や耐温度サイクル特性等の信頼性に優れしかも生産性に優れるものではない。
本発明は、パッケージクラックの防止や耐温度サイクル特性等の信頼性に優れる小型の半導体パッケ−ジの製造を可能とする半導体パッケ−ジ用チップ支持基板を提供するものである。
【０００５】
【課題を解決するための手段】
本発明の半導体パッケージ用チップ支持基板は、
Ａ．絶縁性支持基板の一表面に半導体チップ搭載部を有す配線が２以上、前記配線の半導体チップ搭載部に半導体チップを搭載した時前記半導体チップ下面部の絶縁性フィルム状接着剤の下表面と前記２の配線端面と前記絶縁性支持基板の前記表面とで空隙が形成されるように配置させて形成し、
Ｂ．前記絶縁性支持基板に、前記空隙に面す箇所に少なくとも１つの貫通孔を形成し、
Ｃ．前記配線の半導体チップ搭載部を含めて半導体チップが搭載される半導体チップ搭載領域部に、前記絶縁性フィルム状接着剤が形成されている半導体パッケ−ジ用チップ支持基板であって、前記絶縁性フィルム状接着剤が、前記絶縁性支持基板側と前記半導体チップ側で異なる複数の層から構成されることを特徴としている。絶縁性フィルム状接着剤は、弾性率の異なる複数の層から構成されているものが好ましく、絶縁性支持基板側の第１層と半導体チップ側の第２層を備えており、弾性率が第１層＞第２層であり、室温での弾性率が第１層１００〜１００００ＭＰａ、第２層１〜１０００ＭＰａであるものがさらに好ましく、絶縁性フィルム状接着剤の厚みが第１層＜第２層であるものが使用できる。また絶縁性フィルム状接着剤は、絶縁性支持基板側から第１層、第２層、第３層より構成され、弾性率が第１層及び第３層＜第２層であり、室温での弾性率が第１層及び第３層が１〜１００００ＭＰａ、第２層が１０００ＭＰａ以上であるものが好ましく、絶縁性フィルム状接着剤の厚みが第１層＜第３層であるものが使用される。本発明の半導体パッケ−ジは、前記の半導体パッケ−ジ用チップ支持基板の絶縁性フィルム状接着剤上に半導体チップが搭載されており、半導体チップ端子と配線とが電気的に接続されているものである。
【０００６】
【発明の実施の形態】
絶縁性支持基板としては、ポリイミド、エポキシ樹脂、ポリイミド等のプラスチックフィルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラスチックをガラス不織布等基材に含浸・硬化したもの等が使用できる。
絶縁性支持基板の一表面に配線を形成すには、銅箔をエッチングする方法、所定の箇所に銅めっきをする方法、それらを併用する方法等が使用できる。
絶縁性支持基板に外部接続部、貫通穴などの開口を設けるには、ドリル加工やパンチングなどの機械加工、エキシマレーザや炭酸ガスレーザなどのレーザ加工等により行うことができる。また、接着性のある絶縁基材等に開口部をあらかじめ設け、それを銅箔等の配線形成用金属箔と貼り合わせる方法、銅箔付きまたはあらかじめ配線が形成された絶縁基材に開口部を設ける方法、それらを併用する等が可能である。インナ−接続部と導通するアウタ−接続部は、絶縁性支持基板開口部にはんだボール、めっき等によりバンプ等を形成することにより作成することができる。これは、外部の基板等に接続される。
半導体チップ搭載領域は、できるだけ均一に配線パターンが配置されていることが好ましい。具体的には、半導体チップ搭載領域の絶縁性支持基板には、任意の点からその任意の点を含む半径１ミリメートルの範囲に少なくとも１つ以上の配線が形成されているように配線が配置されていることが好ましい。しかし、配線だけでこのような条件が満足できな場合は、別に独立のダミーパターン、位置合わせ用マーク、文字・符号等などの金属パターンを設けても良い。これによって、絶縁性フィルム状接着剤を接着するときに、貫通穴と連結した空隙を形成しやすくなる。
【０００７】
絶縁性フィルム状接着剤には、キャリアフィルムに複数の接着剤を順次塗布又はラミネート後にキャリアフィルムを剥離したもの、またはポリイミド、エポキシ樹脂、ポリイミド等のプラスチックフィルムに接着剤を両面に塗布又はラミネートしたもの等が使用できる。
絶縁性フィルム状接着剤の各層の厚みは、２層構造の場合弾性率の大きい第１層は１０〜５０μｍ、弾性率の小さい第２層は３０〜１５０μｍが好ましい。３層構造の場合第１層は５〜３０μｍ、第２層は１５〜５０μｍ、第３層は３０〜１５０μｍが好ましい。また、３層構造の場合第１層と第３層は同一の材料でも問題はない。
貫通穴は、絶縁性フィルム状接着剤の搭載領域に少なくとも１個以上形成される。穴径は特に問わないが、例えば、０．０５ｍｍ以上かつ１．０００ｍｍ以下が好ましい。配置も特に問わないが、なるべく均等に複数個配置されていることが好ましく、これらの穴径および配置は、配線パターンに応じて選択される。
【０００８】
本発明の半導体パッケ−ジ用チップ支持基板を使用して半導体パッケ−ジを製造するには、まず、本発明の半導体パッケ−ジ用チップ支持基板の絶縁性フィルム状接着剤面に半導体チップを搭載する。このとき、そのままチップを搭載する事も可能であるが、ペースト状のダイボンド接着材を併用することもできる。次に半導体チップ電極を支持基板のインナ−接続部とワイヤーボンディング等により接続する。さらに半導体チップの少なくとも半導体チップ電極面を樹脂封止し、アウター接続部にはんだボールを搭載することにより半導体パッケ−ジを製造することができる。
【０００９】
【実施例】
図１により、本発明の第１の実施例について説明する。
ポリイミド接着剤をポリイミドフィルムの両面に塗布した、厚さ０．０７ｍｍのポリイミドボンディングシート１に、アウター接続部３及び貫通穴（ベントホール）１１をドリル加工で形成する。次に厚さ０．０１８ｍｍの銅箔（日本電解製、商品名：ＳＬＰー１８）を接着後、インナー接続部及び展開配線２を通常のエッチング法で形成する。さらに、露出している配線に無電解ニッケルめっき（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す（不図示）。ここでは、無電解めっきを使用したが、電解めっきを用いてもよい。次に打ち抜き金型を用いてフレーム状に打ち抜き、複数組のインナー接続部、展開配線、アウター接続部を形成した支持基板を準備する（図１ａ）。支持基板の作製方法として市販の２層（銅／ポリイミド）フレキシブル基板のポリイミドを、レーザ加工によりアウター接続部穴等を形成する方法でもよい。
次に支持基板の半導体チップ搭載領域に、第１のダイボンドフィルム４（日立化成工業株式会社製、商品名：ＤＦ−１００、厚み０．０２５ｍｍ）と第２のダイボンドフィルム６（日立化成工業株式会社製、商品名：ＨＳ−Ｘ−２０、厚み０．１００ｍｍ）をラミネートしたフィルム状接着剤を接着する（図１ｂ）。接着の条件は、例えば温度１００℃、時間５秒、圧力３ｋｇｆ／ｃｍ2である。このときフィルム状接着剤は配線等の金属パターン部で接着し、ボンディングシートとは接着しないようにする。
次に、接着したフィルム状接着剤上に半導体チップ８を接着する。接着の条件は、例えば温度１５０℃、時間５秒、圧力２００ｇｆ／ｃｍ2である。さらに、 １８０℃、１時間のアフターキュアを行いフィルム状接着剤を硬化させる。このとき金属パターンのない部分で、フィルム状接着剤とボンディングシート間に貫通穴とつながった空隙が形成される。さらに、半導体チップ電極とインナー接続部を、金ワイヤ７をボンディングして電気的に接続する（図１ｃ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂９（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて封止する  （図１ｄ）。その後、アウター接続部にはんだボール１０を配置し溶融させ（図１ｅ）、パンチにより個々のパッケージに分離し半導体パッケージが得られる（図１ｆ）。
【００１０】
次に図２により、本発明の第２の実施例について説明する。
フィルム状接着剤に、コア材としてポリイミドフィルム５（厚み０．０２５ｍｍ）を用いて、その両面に第１のダイボンドフィルム４（日立化成工業株式会社製、商品名：ＤＦ−１００、厚み０．０２５ｍｍ）と第２のダイボンドフィルム６（日立化成工業株式会社製、商品名：ＨＳ−Ｘ−２０、厚み０．１００ｍｍ）を塗布又はラミネートしたものを使用した実施例であり、その他の製造工程等は第１の実施例と同じである。
【００１１】
【発明の効果】
従来の半導体パッケージでは、絶縁性フィルム状接着剤を金属パターン上にテント状に貼ることにより、パッケージクラックの防止は可能であったが、マザーボードに実装したときの耐温度サイクル特性は十分ではなっかた。これは、半導体チップとマザーボードとの熱膨張係数に大きな隔たりがあり、温度サイクル試験を行ったとき、熱膨張係数の差に起因するストレスがはんだボール部に集中し、接続信頼性を悪くするためである。そこで、チップを接着するダイボンド材に低弾性率の材料を用い、半導体チップとマザーボード間に発生するストレスを緩和する方法が試みられている。しかし、このような低弾性の材料を用いると、ダイボンドフィルムを絶縁性支持基板に接着する際に、配線及びベントホールを埋め込んでしまい、パッケージクラックが発生しやすくなる。
本発明は、高弾性率の層で絶縁性支持基板に接着する際のテント状の貼り状態を確保し、かつ低弾性率の層で熱応力の緩和作用を目的としたものである。
これによって、従来半導体パッケージとほぼ同等の耐パッケージクラック特性を有し、かつ耐温度サイクル特性にも優れた半導体パッケージの製造が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための、半導体パッケージ製造工程を示す断面図である。
【図２】本発明の第２の実施例を説明するための、半導体パッケージの断面図である。
【符号の説明】
１  ポリイミドボンディングシート
２  インナー接続部及び展開配線
３  アウター接続部
４  第１のダイボンドフィルム
５  ポリイミドフィルム
６  第２のダイボンドフィルム
７  金ワイヤ
８  半導体チップ
９  半導体封止用エポキシ樹脂
１０  はんだボール
１１  貫通穴（ベントホール）
【図１】
0003915226.tif 000002
【図２】
0003915226.tif 000003