(57)【特許請求の範囲】
【請求項１】
レーザ光を光ディスクのピット上に正確に収束させる、光学ピックアップのサーボ回路において、
前記レーザ光の反射光に基づく反射信号を、トリガ信号の電圧に応じて増幅するボルテージコントロールアンプと、
このボルテージコントロールアンプと同様な構成であり、前記トリガ信号に基づき増幅動作を行うダミーアンプ回路と、
前記ボルテージコントロールアンプの出力する増幅電圧と、前記ダミーアンプ回路の出力するダミー増幅電圧との差分の電圧を、前記反射光の検出信号として出力する差動アンプと
を具備することを特徴とするサーボ回路。
【請求項２】
前記ダミーアンプ回路が前記ボルテージコントロールアンプの１部の回路を用いて構成されていることを特徴とする請求項１記載のサーボ回路。
【請求項３】
前記ダミーアンプ回路は、前記ダミー増幅電圧を前記ボルテージコントロールアンプの増幅電圧に対応させる、ゲイン調整アンプ回路を有していることを特徴とする請求項１または請求項２に記載のサーボ回路。
【請求項４】
前記ボルテージコントロールアンプと前記ダミーアンプ回路とが、同一半導体チップに形成される場合、双方の対応する構成素子を近傍に作成することを特徴とする請求項１から請求項３のいずれかに記載のサーボ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データを読みとるレーザスポットが光ディスクのピット上に正確に収束するように制御を行う光学ピックアップのサーボ回路に関し、ピットからの反射光を検出するとき、内部に生じるオフセット成分を除去するオフセットキャンセル機能を有するサーボ回路に関わるものである。
以下、トラッキングサーボ回路を例として記載するが、フォーカスサーボ回路でも本発明は適応が可能である。
【０００２】
【従来の技術】
近年、コンピュータの記録媒体に光学ピックアップを基本とするＣＤ及びＣＤ−Ｒ等の光ディスクが多用されるようになってきた。
これらの光ディスクは、ディスク表面において、記録構造としてピットと呼ばれる微細可能された凸凹が形成されており、レーザ光によりこの凸凹を検出し、この検出結果を電気信号に変換してデータの読み出しを行っている。
【０００３】
しかしながら、データを表現するピットが並んで形成されるトラックは、光ディスクの偏心や面揺れなどのために、動作時は光ディスクの回転につれて、大きく左右に振動することになる。
このため、光ディスクのデータの読み取りにおいて、レーザ光の読み取りスポットが正確にトラックに追従しているか否かを光学的に検出し、常にトラックに追従するようレーザスポットの位置を制御するための、トラッキングサーボが行われている。
【０００４】
この位置制御は、例えば、３ビーム方式では、グレイティングで分割した２本のレーザ光の反射光の光度を検出することにより行っている。
すなわち、図４（Ａ）に示すように、ピットのデータ読み取り用の中央のレーザ光Ａと、追従検出用のレーザ光Ｂ，Ｃがトラックの方向に対して所定の角度を有する線上に並んでいるため、中央のデータ読み取り用のレーザ光Ａがトラック上にある場合、追従検出用のレーザ光Ｂ，Ｃ各々がトラックを挟んで左右ずれた位置に照射されることとなる。
【０００５】
そして、２つの追従検出用のレーザ光Ｂ，Ｃは、図示しないレーザ素子から射出され、光量が少ない点を除けば、中央のレーザ光と変わらずにピットの信号を読みとることができる。
この結果、これら追従検出用のレーザ光Ｂ，Ｃのピットからの反射光を、図４（Ｂ）のトラッキングサーボ回路のブロック図に示すように、図示せぬ受光素子に入力させて検出アンプ回路１００，１０１により増幅し、アンプ１０２により両者の差を検出すると、中央のレーザ光Ａがトラック上にある場合、追従検出用のレーザ光Ｂ，Ｃの反射光は等量であり、差のエラー電圧が「０」となり、中央のレーザ光Ａがトラック上にない場合、追従検出用のレーザ光Ｂ，Ｃの反射光はいずれかが他方より大きくなり、差のエラー電圧が「０」でなくなる。
したがって、トラッキングサーボの制御を行うトラッキングサーボ回路は、２つの追従検出用のレーザ光Ｂ，Ｃのピットからの反射光の差が「０」となるように、ピックアップの制御を行い、データ読み取り用のレーザ光Ａの当たる位置の調整を行う。
【０００６】
【発明が解決しようとする課題】
上述したトラッキングサーボを行う制御回路において、上記受光素子からの電気信号を増幅する検出アンプ回路１００，１０１各々の構成は、図５に示す構成をしている。
すなわち、上記制御回路には、図５に示す追従検出用のレーザ光Ｂ，Ｃの検出アンプ回路が、各々の追従検出用のレーザ光に対応して２系統設けられている。以下、１系統のレーザ光Ｂに対する検出アンプ回路１００として、図５の構成を説明する。
【０００７】
ＶＣＡ（Voltage Contorol Amp）・１０は、図示しない受光回路から入力される、反射光が電気信号に変換された反射信号ＩＮの電圧ＶINを増幅する。
ここで、ＶＣＡ１０は、ピークホールド回路１２が反射信号ＩＮの電圧変化を検出して出力するトリガ信号ＦＢの電圧レベルに応じた増幅度により、電圧ＶINの増幅を行う。
しかしながら、ＣＤ−Ｒは、データが部分的に書き込まれるため、ピットが不連続にトラックに形成される。
このため、レーザ光Ａは、ピットの存在しないエリアからピットの存在するエリアへと移行していくことも有り得る。
【０００８】
そして、そのような場合、ピットの存在していないエリアでは、ＶＣＡ・１０に入力される反射信号ＩＮは微小レベルであるために、トリガ信号ＦＢは、ＶＣＡ・１０がほぼ最大増幅度となるような値となっている。
また、通常の（ピットの存在している）エリアでは、ＶＣＡ・１０のゲインは、最大増幅度以下のある所定値に収まっている。
つまり、ＶＣＡ・１０のゲインは、ほぼ最大増幅度となっている状態から、ある所定値を有する増幅度まで過渡的に変化することになる。
このため、ＶＣＡ・１０は、反射信号ＩＮの電圧ＶINの増幅を行うが、回路を構成するトランジスタの特性のばらつきにより生じるオフセット電圧も、過渡的に増幅してしまい、電圧ＶINの増幅が正常に行われない。
【０００９】
すなわち、ＶＣＡ・１０は、図６の回路概念図に示す様に、定電流源２０，２１，抵抗Ｒ１，Ｒ２，Ｒ３，ｐチャンネル型のＭＯＳ（金属酸化膜半導体）トランジスタＰ１，Ｐ２及びｎチャンネル型のＭＯＳトランジスタＮ１，Ｎ２から構成される電流増幅部と、定電流源２２，２３，ｐチャンネル型のＭＯＳトランジスタＰ３〜Ｐ６，ｎチャンネル型のＭＯＳトランジスタＮ３〜Ｎ６から構成されたバッファ部とから構成されている。
ここで、ＭＯＳトランジスタＰ４及びＰ６のゲートに、トリガ信号ＦＢが入力されており、バッファ部の増幅度は、トリガ信号ＦＢの電圧値により調整される。
そして、ＶＣＡ・１０の電流増幅部は、抵抗Ｒ１により入力される電圧ＶINと、基準信号ＲＥＦの基準電圧ＶREF（図示されない電源回路から供給される）との電圧差に基づき、電圧差を電流値に変換して電流増幅する。
【００１０】
これにより、ＶＣＡ・１０のバッファ部は、上記電流値を電圧に変換し、ピークホールド回路１２（図５参照）から入力されるトリガ信号ＦＢの電圧に応じた増幅度により増幅して、増幅信号ＯＴとして点Ｐから、電流増幅アンプ１１（図５参照）へ出力する。
このとき、電流増幅部は、上記電圧ＶINと基準電圧ＶREFとの電圧差に応じて、バッファ部の点Ｑ及び点Ｒの電圧を制御して、電圧のゲイン調整を行う。
ここで、各トランジスタの製造上の特性のばらつきが無ければ、ＭＯＳトランジスタＮ４，Ｎ６に流れる各々の電流ＩBと電流ＩAとの大きさが同様であり、オフセット電圧ＶOFFの発生が無く、接続点Ｐには基準電圧ＶREFと電圧ＶINとの電圧差のみ増幅された増幅信号ＯＴが出力される。
しかしながら、通常、各々のＭＯＳトランジスタに製造上の特性のばらつきがあるため、反射信号ＩＮが基準電圧ＶREFと同様な電圧である場合にでも、ＭＯＳトランジスタＮ４，Ｎ６に流れる電流ＩBと電流ＩAとの大きさが異なる。
このため、増幅信号ＯＴは、基準電圧ＶREFと電圧ＶINとの電圧差の増幅された電圧に対して、増幅電圧ＶOFF'が重畳された状態で接続点Ｐに出力される。
【００１１】
そして、オフセット電圧ＶOFFは、バッファ部において電圧ＶINと同様に、ピークホールド回路１２の出力（ＦＢ）の電圧に応じた増幅度で増幅される。
すなわち、図６のＶＣＡ・１０において、ＶIN＝ＶREFかつＩA＝ＩBの関係であれば、オフセット電圧ＶOFFは生じないが、ＶIN＝ＶREFかつＩA≠ＩBの関係のとき、オフセット電圧ＶOFFが生じ、増幅された増幅電圧ＶOFF'により増幅信号ＯＴの精度を低下させることとなる。
例えば、ピットの無い領域からある領域に状態が変化したときには、ピークホールド回路１２は、ピットの存在しないエリアにおいて、ＶＣＡ・１０のゲインがほぼ最大増幅度の状態となる値として、トリガ信号ＦＢを出力している。
これにより、ＶＣＡ・１０は、ピットの存在するエリアへ移行した時点において、入力される上記トリガ信号ＦＢにより最大増幅度となっており、入力信号ＶINに対してオフセット電圧ＶOFFが重畳された電圧の増幅を行う。
【００１２】
このため、ＶＣＡ・１０は、オフセット電圧ＶOFFを増幅開始時において過渡応答して増幅することとなる。
すなわち、図７の波形図に示すように、ＶＣＡ・１０は、基準電圧ＶREFに対して、オフセット電圧ＶOFFの増幅電圧ＶOFF'と、電圧ＶINの増幅電圧ＶIN'とが加算された増幅信号ＯＴを出力する。
ここでトリガ信号ＦＢは、入力信号ＶINの電圧変化に基づき、ピークホールド回路１２により適時調整され、最終的にある増幅度となる電圧値に落ち着く方向へ、時定数を持って変化する。
したがって、増幅電圧ＶOFF'は、ピークホールド回路１２からのトリガ信号ＦＢの電圧が変化し、ＶＣＡ・１０の増幅度が小さくなるにつれ、最終的にある電圧値に落ち着く方向へ変化する。
【００１３】
図５に戻り、電流増幅アンプ１１は、増幅信号ＯＴのインピーダンス変換を行い、電流増幅した結果として信号ＴＭＰを出力する。
そして、コンデンサ１３は、直流阻止コンデンサであり、信号ＴＭＰのＡＣ成分のみを伝達させ、このＡＣ成分を基準電圧ＶREF（図示しない電源回路から供給されている）に対して重畳させ、レーザ光の検出信号ＯＵＴとして出力する。
しかしながら、増幅電圧ＶOFF'は、交流的に変化するため（上述したように、時間経過により減少するため）、直流阻止のコンデンサ１３を通過することとなる。
このため、検出信号ＯＵＴは、増幅電圧ＶOFF'が電圧ＶINの純粋な増幅電圧であるＶIN'と合成された信号波形として、ＶＣＡ・１０から出力されることとなる。
【００１４】
検出アンプ回路（ＶＣＡ・１０）は、トラッキングサーボに必要な反射信号の電圧ＶINを基準電圧ＶREFに対して増幅した電圧ＶIN'のみを検出信号ＯＵＴとして出力する必要がある。
しかしながら、従来の検出アンプ回路は、反射信号の検出開始時において、図７に示すように、電圧ＶIN'に、過渡的に最大増幅度により増幅された電圧ＶOFF'を重畳した検出信号ＯＵＴとして出力してしまう欠点がある。
【００１５】
このため、上記従来の検出アンプ回路は、各々の過渡応答における検出信号ＯＵＴの電圧ＶOUTの変化が、ピットの位置による電圧ＶINの数値によるものなのか、オフセット電圧ＶOFFの増幅された増幅電圧ＶOFF'によるものなのかの判別がつかず、追従検出用のレーザ光Ｂ，Ｃの反射光の比較精度が悪くなり、光ディスクのトラックに対して、読み取り用のレーザ光Ａの位置制御を、高速に高い精度で行えないという問題がある。
したがって、従来の検出アンプ回路を用いたトラッキングサーボ回路では、追従検出用のレーザ光Ｂ，Ｃの反射光の比較精度が悪いために、ピットデータの読み取り速度が、読み取り用のレーザ光Ａのトラックに対する位置制御にかかる時間により遅延され、高速化できないという欠点がある。
【００１６】
本発明はこのような背景の下になされたもので、重畳されたオフセット電圧ＶOFFの成分を検出信号ＯＵＴから効果的に除去することにより、追従検出用のレーザ光の比較精度を向上させ、データ読み取りのためのトラッキングサーボを高速に行うトラッキングサーボ回路を提供する事にある。
【００１７】
【課題を解決するための手段】
本発明のサーボ回路は、レーザ光を光ディスクのピット上に正確に収束させる、光学ピックアップのサーボ回路であり、前記レーザ光の反射光に基づく反射信号を、トリガ信号の電圧に応じて増幅するボルテージコントロールアンプ（ＶＣＡ・５０）と、このボルテージコントロールアンプと同様な構成であり、前記トリガ信号に基づき増幅動作を行うダミーアンプ回路（ダミー回路ＤＭ）と、前記ボルテージコントロールアンプの出力する増幅電圧と、前記ダミーアンプ回路の出力するダミー増幅電圧との差分の電圧を、前記反射光の検出信号として出力する差動アンプ（差動増幅アンプ５４）とを具備することを特徴とする
【００１８】
本発明のサーボ回路は、前記ダミーアンプ回路が前記ボルテージコントロールアンプの１部の回路を用いて構成されていることを特徴とする。
本発明のサーボ回路は、前記ダミーアンプ回路が、前記ダミー増幅電圧を前記ボルテージコントロールアンプの増幅電圧に対応させる、ゲイン調整アンプ回路を有していることを特徴とする。
本発明のサーボ回路は、前記ボルテージコントロールアンプと前記ダミーアンプ回路とが、同一半導体チップに形成される場合、双方の対応する構成素子を近傍に作成することを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。図１は本発明の一実施形態による検出アンプ回路の構成を示すブロック図である。
この図において、従来例と同様な構成については、同一の符号を付して詳細な説明を省略する。
本発明の検出アンプ回路は、従来例の構成に対して、ダミー回路ＤＭ及び差動アンプ回路５４が設けられている。
【００２０】
このダミー回路ＤＭは、ＶＣＡ・１０と同様な回路構成のＶＣＡ・５０と、電流増幅アンプ１１と同様な回路構成の電流増幅アンプ５１とから構成されている。
ここで、ＶＣＡ・５０は、ＶＣＡ・１０に反射信号ＩＮが入力されている端子に基準電圧ＶREFが入力され、ピークホールド回路１２からＶＣＡ・１０と同様にトリガ信号ＦＢが入力されている。
これにより、ＶＣＡ・５０においては、ＶＣＡ・１０と同様に、ＶＣＡ・１０に反射信号ＩＮが入力されることで、ピークホールド回路１２から出力されるトリガ信号ＦＢの電圧に応じて、バッファ部における増幅度が決定される。
【００２１】
電流増幅アンプ５１は、抵抗５２を介して差動増幅アンプ５４の（−）端子に信号ＤＴＭＰを供給する。
抵抗５３は、上記（−）端子と、差動増幅アンプ５４の出力端子との間に介挿されている。
抵抗５５は、電流増幅アンプ１１の出力端子と、差動増幅アンプ５４の（＋）端子との間に介挿されている。
抵抗５６は、上記（＋）端子と、図示しない電源回路（ＶREF）との間に介挿されている。
この（＋）端子に対しては、信号ＴＭＰの電圧Ｖ（増幅電圧ＶOFF'及び電圧ＶIN'の加算され、電流増幅アンプ１１により増幅された電圧）と基準電圧ＶREFとが、抵抗５５と抵抗５６との抵抗値の比により分圧され、電圧ＶPを有する信号として供給される。
【００２２】
したがって、ＶＣＡ・５０は、ＶＣＡ・１０と同様に、ピットが検出されない状態から、ピットが検出された状態に遷移した時点において、バッファ部の増幅度が最大となっており、内部のオフセット電圧ＶOFFDが増幅された電圧ＶOFFD'である信号ＤＴＭＰを電流増幅アンプ５１を介して出力する。
ここでトリガ信号ＦＢは、入力信号ＶINの電圧変化に基づき、ピークホールド回路１２により適時調整され、最終的にある増幅度となる電圧値に落ち着く方向へ、時定数を持って変化する。
したがって、電圧ＶOFFD'は、ピークホールド回路１２からのトリガ信号ＦＢの電圧が変化し、ＶＣＡ・５０の増幅度が小さくなるにつれ、過渡的に減少して最終的に所定の電圧値に落ち着く方向へ変化する。
差動増幅アンプ５４は、電流増幅アンプ１１を介してＶＣＡ・１０の出力する電圧Ｖが分圧された上記電圧ＶPと、電流増幅アンプ５１を介してＶＣＡ・５０の出力する信号ＤＴＭＰの電圧ＶOFFD'との差分の電圧をとり、この差分の電圧ＶOUTの信号を検出信号ＯＵＴとして出力する。
【００２３】
ここで、信号ＤＴＭＰの電圧ＶOFFD'は、時間の経過において、トリガ信号ＦＢに対し、信号ＴＭＰに含まれる電圧ＶOFF'と同様の遷移を示せば、信号ＴＭＰから除去しようとする電圧ＶOFF'の成分（電圧Ｖの分圧により、電圧ＶOFF'も分圧されている）と同様の電圧値である必要はない。
すなわち、電圧ＶOFFD'と、電圧ＶPにおける電圧ＶOFF'の成分とが同様の電圧レベルとなるように、電流増幅アンプ５１により電圧ＶOFFD'のゲイン調整を行っても良いし、また差動増幅アンプ５４に接続された抵抗５２及び抵抗５３の数値を調整することにより、電圧ＶOFFD'のゲイン調整を行っても良い。
したがって、ＶＣＡ・１０の全てを用いてダミー回路を構成せずとも、ＶＣＡ・５０の構成を図６におけるバッファ部のみの回路構成としても、ダミー回路ＤＭは十分にダミーとしての機能を果たすことができる。
【００２４】
次に、図１および図２を参照し、一実施形態の動作例を説明する。図２は、図１に示す検出アンプ回路の動作例を説明するための波形図である。
例えば、時刻ｔ0において、ピットが検出されない状態から、ピットが検出された状態に遷移し、ＶＣＡ・１０の入力端子に反射信号ＩＮが入力される。
これにより、ＶＣＡ・１０は、従来例の説明と同様に、電流増幅アンプ１１を介して、急激にオフセット電圧ＶOFFが最大増幅度により増幅された増幅電圧ＶOFF'と、入力信号ＩＮの電圧ＶINを増幅した電圧ＶIN'とが加算された信号ＯＴを出力する。
そして、電流増幅アンプ１１は、入力された信号ＯＴを増幅して、電圧Ｖの信号ＴＭＰを出力する。
【００２５】
ここで、時刻ｔ1までに、ピークホールド回路１２は、上記電圧Ｖの電圧値に対応して、ＶＣＡ・１０の増幅度が最大増幅度から（入力される反射信号ＩＮの電圧ＶINに対して）適正な増幅度となるように、トリガ信号ＦＢの電圧値を調整する。
この結果、例えば、時刻Ｔ1において、上記トリガ信号ＦＢの電圧値が調整され、ＶＣＡ・１０の増幅度が適正値となり、増幅電圧ＶOFF'の電圧値が低い電圧レベルに落ち着く。
この時間の経過とともに、増幅度が適正値へと変化することにより、オフセット電圧の増幅された電圧値が、トラッキングサーボに影響の無い低いレベルに遷移する傾向は、ＶＣＡ・５０の出力する信号ＤＴＭＰの電圧ＶOFFD'も同様である。
【００２６】
また、この時刻ｔ0において、ＶＣＡ・５０は、ＶＣＡ・１０と同様に、ピットが検出されない状態から、ピットが検出された状態に遷移した時点において、バッファ部の増幅度が最大となっており、過渡的に、内部のオフセット電圧ＶOFFDが増幅された電圧ＶOFFD'である信号ＤＴＭＰを電流増幅アンプ５１を介して出力する。
そして、差動増幅アンプ５４は、電流増幅アンプ１１を介してＶＣＡ・１０の出力する電圧Ｖが分圧された上記電圧ＶPと、電流増幅アンプ５１を介してＶＣＡ・５０の出力する信号ＤＴＭＰの電圧ＶOFFD'との差分の電圧をとり、この差分を取った電圧ＶOUTの信号を検出信号ＯＵＴとして出力する。
【００２７】
上述したように、本願発明の検出アンプ回路は、ＶＣＡ・１０と同様な回路構成を有するダミー回路ＤＭのＶＣＡ・５０を設けて、このＶＣＡ・５０にオフセット電圧ＶOFFDの増幅された電圧ＶOFFD'のみを出力させ、この電圧ＶOFFD'と、電流増幅アンプ１１の出力する電圧Ｖを分圧した電圧ＶPとの差分を取ることにより、電圧ＶPの含んでいる電圧ＶOFF'の成分を除去または削減することができ、トラッキングサーボ制御におけるオフセット電圧に基づく悪影響を防止し、追従検出用のレーザ光Ｂ，Ｃの反射光の比較を高速化することができ、読み取り用レーザＡのトラックに対する位置制御にかかる時間が短縮され、ピットデータの読み取り速度を高速化する効果がある。
すなわち、本願発明のトラッキングサーボ回路は、図１の構成の検出アンプ回路を、図４（ｂ）の検出アンプ回路１００，１０１と換えることにより、オフセット電圧の影響を低下させ、ＣＤ−Ｒからのデータの読み出しを高速に行うことが可能となる。
【００２８】
また、同一半導体チップ上に、図１の検出アンプ回路を形成するため、ＶＣＡ・１０の出力する信号ＴＭＰと、ＶＣＡ・５０の出力する信号ＤＴＭＰとの電圧レベルの調整を、半導体チップの作成が終了した後には行うことができない。
このため、図１の検出アンプ回路を同一半導体チップ上に作成する場合には、図３に示すように、ＶＣＡ・１０及びＶＣＡ・５０双方の構成単位において、各々対応するＭＯＳトランジスタを、それぞれ近傍に形成することが必要となる。
【００２９】
すなわち、ＶＣＡ・１０（対象回路）とＶＣＡ・５０（ダミー回路）とにおける各対応するＭＯＳトランジスタを各々出来る限り近傍に配置（例えば、隣接させる）することにより、これらの対応するＭＯＳトランジスタの特性のばらつきの程度を等しくすることができる。
ここで、上記対象回路の各ＭＯＳトランジスタに対応するダミー回路の各ＭＯＳトランジスタには符号に「'（ダッシュ）」を付加した。
この対策を行うことにより、図１の検出アンプ回路を同一半導体チップ上に作成する場合、より効果的にオフセット電圧の影響を削減することが可能となる。
【００３０】
また、本願発明は、他の用途のアンプ回路、例えばフォーカスサーボ回路に用いるアンプ回路においても、オフセット電圧が構成要素のトランジスタなどの各素子の特性のばらつきにより発生し、過大に増幅されるなどの過渡的な変化により異常な電圧となった場合に、このオフセット電圧の除去または削減を行う対策法として用いることが可能である。
以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【００３１】
【発明の効果】
上述したように、本願発明の検出アンプ回路は、ボルテージ・コントロール・アンプ（ＶＣＡ・１０）と同様な回路構成を有するダミーアンプ回路（ＶＣＡ・５０）を設け、このダミーアンプ回路にダミーオフセット電圧（オフセット電圧ＶOFFD）の増幅されたダミー増幅電圧（電圧ＶOFFD'）のみを出力させ、ボルテージ・コントロール・アンプの出力する電圧Ｖとの差分を取ることにより、電圧Ｖの含んでいるオフセット電圧（オフセット電圧ＶOFF）の増幅された増幅電圧（増幅電圧ＶOFF'）を除去または削減することができ、トラッキングサーボ制御におけるオフセット電圧に基づく悪影響を防止し、追従検出用のレーザ光の反射光の比較を高速化することができ、読み取り用のレーザ光のトラックに対する位置制御にかかる時間が短縮され、ピットデータの読み取り速度を高速化する効果がある。
この結果、本願発明の検出アンプ回路を用いたトラッキングサーボ回路は、オフセット電圧の影響を低下させることにより、ＣＤ−Ｒからのデータの読み出しを高速に行うことが可能となる。
【図面の簡単な説明】
【図１】  本発明の一実施形態による、ＣＤ−Ｒのデータを読みとるピックアップの制御を行うトラッキングサーボ回路に用いられる検出アンプ回路の構成例を示すブロック図である。
【図２】  本発明の一実施形態による検出アンプ回路の動作例を示す波形図である。
【図３】  本発明の一実施形態による検出アンプ回路を同一半導体チップ上に形成するとき、この検出アンプ回路を構成するＭＯＳトランジスタの配置例を示す概念図である。
【図４】  ＣＤ−Ｒのピットとトラックとの関係を示し、トラッキングサーボの制御を説明する概念図である。
【図５】  ＣＤ−Ｒのデータを読みとるピックアップの制御を行うトラッキングサーボ回路に用いられる従来の検出アンプ回路の構成例を示すブロック図である。
【図６】  図１及び図５におけるＶＣＡ・１０の構成例を示す回路の概念図である。
【図７】  従来例による検出アンプ回路の動作例を示す波形図である。
【符号の説明】
１０，５０  ＶＣＡ                  １１，５１  電流増幅アンプ
１２  ピークホールド回路            ５２，５３，５５，５６  抵抗
５４  差動増幅アンプ                ＤＭ  ダミー回路
【図１】
0003879590.tif 000002
【図２】
0003879590.tif 000003
【図３】
0003879590.tif 000004
【図４】
0003879590.tif 000005
【図５】
0003879590.tif 000006
【図６】
0003879590.tif 000007
【図７】
0003879590.tif 000008