(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装置であって、
第１ボトム絶縁膜と第１電荷トラップ絶縁膜を有する第１積層絶縁膜と、
第２ボトム絶縁膜と第２電荷トラップ絶縁膜を有する第２積層絶縁膜と、
前記第２積層絶縁膜から前記第１積層絶縁膜への電荷の移動を可能にする接続部とを有し、
前記第１積層絶縁膜は前記第２積層絶縁膜よりも電荷保持能力が高く設定されており、
前記第１電荷トラップ絶縁膜が前記第２電荷トラップ絶縁膜よりも電荷トラップ密度の高い部分を有する
半導体不揮発性記憶装置。
【請求項２】
前記第１ボトム絶縁膜の膜厚が前記第２ボトム絶縁膜の膜厚よりも厚い
請求項１記載の半導体不揮発性記憶装置。
【請求項３】
前記第１積層絶縁膜と前記第２積層絶縁膜が半導体基板上に並設して設けられており、
前記第１電荷トラップ絶縁膜と前記第２電荷トラップ絶縁膜とを接触させて前記接続部が構成されている
請求項１記載の半導体不揮発性記憶装置。
【請求項４】
前記第１電荷トラップ絶縁膜と前記第２電荷トラップ絶縁膜の上層にトップ絶縁膜を有する
請求項１記載の半導体不揮発性記憶装置。
【請求項５】
前記第１ボトム絶縁膜及び前記第２ボトム絶縁膜がシリコン半導体基板を熱酸化して形成されたシリコン酸化膜である
請求項１記載の半導体不揮発性記憶装置。
【請求項６】
前記第１電荷トラップ絶縁膜及び前記第２電荷トラップ絶縁膜がＣＶＤにより形成されたシリコン窒化膜である
請求項１記載の半導体不揮発性記憶装置。
【請求項７】
半導体基板上に形成された積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装置の製造方法であって、
半導体基板上に第１ボトム絶縁膜を形成する工程と、
前記第１ボトム絶縁膜の上層に第１電荷トラップ絶縁膜の下層部分を形成する工程と、
前記第１ボトム絶縁膜と前記第１電荷トラップ絶縁膜の下層部分に対してレジストをマスクにしたエッチングを施し、残された第１ボトム絶縁膜の隣接部の半導体基板を露出させる工程と、
前記エッチングにより露出された半導体基板上に第２ボトム絶縁膜を形成する工程と、
前記第２ボトム絶縁膜と前記第１電荷トラップ絶縁膜の下層部分を被覆して全面に電荷トラップ絶縁膜を堆積し、第１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶縁膜を一体に形成する工程と
を有する半導体不揮発性記憶装置の製造方法。
【請求項８】
前記第１ボトム絶縁膜及び前記第２ボトム絶縁膜をシリコン半導体基板を熱酸化したシリコン酸化膜により形成する
請求項７記載の半導体不揮発性記憶装置の製造方法。
【請求項９】
前記第１電荷トラップ絶縁膜及び前記第２電荷トラップ絶縁膜を窒素含有ガスを用いたＣＶＤにより形成する
請求項７記載の半導体不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体不揮発性記憶装置及びその製造方法に関し、特にトランジスタのゲート電極とチャネル形成領域の間に電荷を蓄積する積層絶縁膜を有する半導体不揮発性記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
フロッピーディスクなどの磁気記憶装置に代わり、電気的に書き換え可能な半導体不揮発性記憶装置（ＥＥＰＲＯＭ：Electrically Erasable and Programmable ROM）が使われ始めている。ＥＥＰＲＯＭとしては、ＦＬＯＴＯＸ型、ＴＥＸＴＵＲＥＤ  ＰＯＬＹ型、ＭＮＯＳ型あるいはＭＯＮＯＳ型など、様々な特徴を有する構造のものが開発されている。
【０００３】
ＥＥＰＲＯＭの１つであるＭＯＮＯＳ型記憶装置は、例えば図９に示すような構造を持っている。半導体基板１０上に、例えばシリコン酸化膜からなるボトム絶縁膜２３があり、その上層に例えばシリコン窒化膜からなる電荷トラップ絶縁膜２４があり、さらにその上層に例えばシリコン酸化膜からなるトップ絶縁膜２５がある。これら、３層の絶縁膜を積層させた積層絶縁膜ＣＡは、電荷を蓄積することができる電荷蓄積層となる。トップ絶縁膜２５の上層には、例えばポリシリコンからなるコントロールゲート電極３１がある。半導体基板１０中には図示しないソース・ドレイン拡散層がある。
【０００４】
上記の構造のＭＯＮＯＳ型記憶装置において、積層絶縁膜ＣＡの中央にある電荷トラップ絶縁膜２４は膜中の丸印で示した欠陥に電荷をトラップする役割を持ち、ボトム絶縁膜２３及びトップ絶縁膜２５は電荷を電荷トラップ絶縁膜２４中に閉じ込め、保持する役割を持つ。また、ボトム絶縁膜２３と電荷トラップ絶縁膜２４の界面、及び電荷トラップ絶縁膜２４とトップ絶縁膜２５の界面にもトラップ準位が形成される。
【０００５】
上記のＭＯＮＯＳ型記憶装置の電荷蓄積の動作について説明する。コントロールゲート電極と半導体基板間に５〜１０Ｖの低電圧を印加することで、半導体基板から電子が２ｎｍ前後の膜厚を持つボトム絶縁膜を図９中の矢印のように通過し、電荷トラップ絶縁膜２４に注入される。注入された電子は電荷トラップ絶縁膜中を伝導していき、図中丸印で示した電荷トラップ絶縁膜中のトラップ準位、あるいはボトム絶縁膜２３と電荷トラップ絶縁膜２４の界面及び電荷トラップ絶縁膜２４とトップ絶縁膜２５の界面に形成されたトラップ準位にトラップされ蓄積される。
【０００６】
上記のように積層絶縁膜に電荷が蓄積されると、この蓄積電荷により電界が発生するため、トランジスタの閾値電圧が変化する。この変化によりデータの記憶が可能となる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の従来の半導体不揮発記憶装置は、データの記憶を制御するためには、充分な閾値電圧の変化を必要とする。しかし、ＭＯＮＯＳ構造の不揮発性記憶装置で要求される低電圧の印加によるデータの書き込み、消去においては、ボトム絶縁膜を約２ｎｍ程度に薄くしなければ、充分な注入電子量を確保することができない。充分な注入電子量が得られない場合には、充分なトランジスタの閾値電圧変化を生じさせることができないので、不揮発性記憶装置の正常な動作が不可能になる。
【０００８】
一方で、充分な注入電子量を確保するためにボトム絶縁膜を約２ｎｍ程度に薄くすると、このような極薄酸化膜は既にダイレクトトンネリング現象による電荷の移動が起こる領域であり、電荷トラップ絶縁膜中などのトラップ準位にトラップされた電荷が、熱や放射線などの影響で容易に半導体基板側に抜け出てしまう危険性が高くなっている。実際に、データの書き込み、消去を繰り返し行うことで徐々に電荷の保持能力が弱まり、閾値電圧の変化が小さくなってしまう現象が確認されている。
【０００９】
従って、本発明は上記の問題点を鑑みてなされたものであり、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜を有する半導体不揮発性記憶装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体不揮発性記憶装置は、半導体基板上に形成された積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装置であって、第１ボトム絶縁膜と第１電荷トラップ絶縁膜を有する第１積層絶縁膜と、第２ボトム絶縁膜と第２電荷トラップ絶縁膜を有する第２積層絶縁膜と、前記第２積層絶縁膜から前記第１積層絶縁膜への電荷の移動を可能にする接続部とを有し、前記第１積層絶縁膜は前記第２積層絶縁膜よりも電荷保持能力が高く設定されており、前記第１電荷トラップ絶縁膜が前記第２電荷トラップ絶縁膜よりも電荷トラップ密度の高い部分を有する。
【００１１】
上記の本発明の半導体不揮発性記憶装置は、電荷を蓄積する積層絶縁膜を２つの領域に分割することにより、膜厚や膜質の異なるボトム絶縁膜を有する２種類の積層絶縁膜を持つことが可能となり、一方を充分な電荷注入量を得る積層絶縁膜、他方を電荷保持能力の高い積層絶縁膜とすることができる。また、電荷注入量の多い積層絶縁膜から電荷保持能力の高い積層絶縁膜への電荷の移動が可能なので、電荷を電荷保持能力の高い積層絶縁膜へ移動させて保持させることにより、２つの積層絶縁膜全体として、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜とすることが可能となる。さらに、電荷の注入と放出を繰り返して磨耗劣化を経てもなお、トラップされた電荷の保持能力を維持することができる。
【００１２】
電荷は第１ボトム絶縁膜と第２ボトム絶縁膜で注入量に差があるが、それぞれの膜から注入される。これらの電荷はエネルギーを失いながら電荷トラップ絶縁膜中を移動し、２種の電荷トラップ絶縁膜中を区別なく分布する。しかし、第１電荷トラップ絶縁膜と第２電荷トラップ絶縁膜とで、第１電荷トラップ絶縁膜の方が電荷トラップ密度が高いため、トラップされて安定した準位に固定される電子の数は第１電荷トラップ絶縁膜の方が多くなる。電子の大部分は電荷保持能力の高いボトム絶縁膜上の第１電荷トラップ絶縁膜中に保持されることとなる。
【００１３】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１ボトム絶縁膜の膜厚が前記第２ボトム絶縁膜の膜厚よりも厚い。膜厚を厚くすることにより、電荷の保持能力を上げることができるので、ボトム絶縁膜の厚い領域と薄い領域に分けることで、一方を低電圧の印加によって充分な注入電子量を得ることができるボトム絶縁膜、他方を電荷保持能力の高い積層絶縁膜とすることができる。
【００１４】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１積層絶縁膜と前記第２積層絶縁膜が半導体基板上に並設して設けられており、前記第１電荷トラップ絶縁膜と前記第２電荷トラップ絶縁膜が接触させて前記接続部が構成されている。第１積層絶縁膜と第２積層絶縁膜が半導体基板上に並設されていることでそれぞれの積層絶縁膜中の第１電荷トラップ絶縁膜と第２電荷トラップ絶縁膜に接触部を有することが容易なものとなっており、この接触部を有することで第２積層絶縁膜から第１積層絶縁膜への電荷の移動が可能になっている。
【００１５】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１電荷トラップ絶縁膜と前記第２電荷トラップ絶縁膜の上層にトップ絶縁膜を有する。トップ絶縁膜を有することにより、さらに電荷の保持能力を上げることができる。
【００１６】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１ボトム絶縁膜及び前記第２ボトム絶縁膜がシリコン半導体基板を熱酸化して形成されたシリコン酸化膜である。シリコン半導体基板を熱酸化して得られるシリコン酸化膜は、電荷の保持能力の高い良質なボトム絶縁膜となる。
【００１７】
上記の本発明の半導体不揮発性記憶装置は、好適には、前記第１電荷トラップ絶縁膜及び前記第２電荷トラップ絶縁膜がＣＶＤにより形成されたシリコン窒化膜である。ＣＶＤ法によれば、使用する反応ガスの組成により、形成するシリコン窒化膜の電荷トラップの密度を変えることができる。従って、反応ガスの組成を制御して、電荷トラップ密度の高い領域と低い領域を作り分けることが可能となる。
【００２３】
さらに、上記の目的を達成するため、本発明の半導体不揮発性記憶装置の製造方法は、半導体基板上に形成された積層絶縁膜に電荷を蓄積する半導体不揮発性記憶装置の製造方法であって、半導体基板上に第１ボトム絶縁膜を形成する工程と、前記第１ボトム絶縁膜の上層に第１電荷トラップ絶縁膜の下層部分を形成する工程と、前記第１ボトム絶縁膜と前記第１電荷トラップ絶縁膜の下層部分に対してレジストをマスクにしたエッチングを施し、残された第１ボトム絶縁膜の隣接部の半導体基板を露出させる工程と、前記エッチングにより露出された半導体基板上に第２ボトム絶縁膜を形成する工程と、前記第２ボトム絶縁膜と前記第１電荷トラップ絶縁膜の下層部分を被覆して全面に電荷トラップ絶縁膜を堆積し、第１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶縁膜を一体に形成する工程とを有する。
【００２４】
上記の本発明の半導体不揮発性記憶装置の製造方法は、第１積層絶縁膜を有する領域と第２積層絶縁膜を有する領域を形成することが可能であり、それぞれの積層絶縁膜のボトム絶縁膜は別工程で形成するので、それぞれ異なる膜厚、膜質を選択できる。また、第１積層絶縁膜には第２積層絶縁膜にはない第１電荷トラップ絶縁膜の下層部分を有するので、第１積層絶縁膜と第２積層絶縁膜とで電荷トラップの密度を変えることが可能となる。また、第１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶縁膜を一体に形成するので、第１電荷トラップ絶縁膜と第２電荷トラップ絶縁膜が接触部を有し、第２積層絶縁膜から第１積層絶縁膜への電荷の移動を可能となっている。
【００２５】
上記の本発明の半導体不揮発性記憶装置の製造方法は、好適には、前記第１ボトム絶縁膜及び第２ボトム絶縁膜をシリコン半導体基板を熱酸化したシリコン酸化膜により形成する。電荷の保持能力の高い良質なボトム絶縁膜を形成することができる。
【００２６】
上記の本発明の半導体不揮発性記憶装置の製造方法は、好適には、前記第１電荷トラップ絶縁膜及び第２電荷トラップ絶縁膜を窒素含有ガスを用いたＣＶＤにより形成する。窒素含有ガスを用いるＣＶＤによれば、反応ガスの組成を変えることによって、電荷トラップの密度が異なるシリコン窒化膜を形成できる。これにより、電荷トラップの密度を制御することが容易となる。
【００３２】
【発明の実施の形態】
以下に、本発明の半導体不揮発性記憶装置及びその製造方法の実施の形態について、下記の実施例により図面を参照して説明する。
【００３３】
実施例１
図２は本発明の実施例１の半導体不発性記憶装置の平面図である。素子分離絶縁膜２０で区切られた半導体基板上あるコントロールゲート電極には、第１ボトム絶縁膜と第１電荷トラップ絶縁膜を有する第１積層絶縁膜を持つ領域Ａと、第２ボトム絶縁膜と第２電荷トラップ絶縁膜を持つ領域Ｂとがあり、領域Ａと領域Ｂは並設され、接続されて形成されており、第２積層絶縁膜から第１積層絶縁膜への電荷の移動が可能となっており、さらに第１積層絶縁膜は第２積層絶縁膜よりの電荷保持能力が高く設定されている。コントロールゲート電極の両側にはソース拡散層Ｓとドレイン拡散層Ｄがある。
【００３４】
図１は、本発明の実施例１の半導体不揮発性記憶装置の断面図であり、図２の平面図中のＸ−Ｘ’における断面図に相当する。図１（ａ）に示すように、図示しない素子分離絶縁膜で区切られた半導体基板１０上に、図２の平面図に示した領域Ａと領域Ｂとを有するコントロールゲート電極がある。領域Ａにおいては、半導体基板１０上に例えば３ｎｍ程度の膜厚のシリコン酸化膜である第１ボトム絶縁膜２１があり、その上層には例えば４ｎｍ程度の膜厚のシリコン窒化膜２２と例えば４ｎｍ程度の膜厚のシリコン窒化膜２４との積層体である第１電荷トラップ絶縁膜２６があり、さらにその上層には例えば４ｎｍ程度の膜厚のシリコン窒化膜であるトップ絶縁膜２５があり、これらの第１ボトム絶縁膜２３、第１電荷トラップ絶縁膜２６及びトップ絶縁膜２５により第１積層絶縁膜ＣＡ１を形成している。トップ絶縁膜２５の上層にはコントロールゲート電極３１がある。
【００３５】
また、領域Ｂにおいては、半導体基板１０上に例えば２ｎｍ程度の膜厚のシリコン酸化膜である第２ボトム絶縁膜２３があり、その上層には例えば４ｎｍ程度の膜厚のシリコン窒化膜である第２電荷トラップ絶縁膜２４があり、さらにその上層には例えば４ｎｍ程度の膜厚のシリコン酸化膜であるトップ絶縁膜２５があり、これらの第２ボトム絶縁膜２３、第２電荷トラップ絶縁膜２４及びトップ絶縁膜２５により第２積層絶縁膜ＣＡ２を形成している。トップ絶縁膜２５の上層にはコントロールゲート電極３１がある。
【００３６】
第２積層絶縁膜ＣＡ２の第２ボトム絶縁膜２３は、膜厚が２ｎｍ程度に薄くされており、低電圧の印加によって充分な注入電子量を得ることが可能である。一方、第１積層絶縁膜ＣＡ１の第１ボトム絶縁膜２１は膜厚が３ｎｍ程度に厚く、低電圧の印加によって充分な注入電子量を得ることはできないが、電荷の保持能力は高い。このように、膜厚の異なるボトム絶縁膜を有する２種類の積層絶縁膜を持つ領域とすることにより、一方を充分な電荷注入量を得る積層絶縁膜、他方を電荷保持能力の高い積層絶縁膜とすることが可能となる。
【００３７】
また、第１電荷トラップ絶縁膜２６は電荷トラップ絶縁膜２２と電荷トラップ絶縁膜２４の積層体であり、この内下層部分の電荷トラップ絶縁膜２２は図１（ａ）中の丸印の密度で示すように、上層部分の電荷トラップ絶縁膜２４よりも電荷トラップ密度が高い膜となっている。一方で第２電荷トラップ絶縁膜２４は電荷トラップ密度の相対的に低い膜である。従って、第２電荷トラップ絶縁膜２４よりも第１電荷トラップ絶縁膜２６のほうが電荷トラップ密度が高いものとなっている。これにより、第２積層絶縁膜ＣＡ２よりも第１積層絶縁膜ＣＡ１のほうが電荷保持能力の高い積層絶縁膜となっている。
【００３８】
上記の構造において、第１積層絶縁膜と第２積層絶縁膜は、それぞれの電荷トラップ絶縁膜が接触しており、接続されている。従って、第２電荷トラップ絶縁膜から第１電荷トラップ絶縁膜への電荷の移動が可能となっている。
【００３９】
上記構造の半導体不揮発性記憶装置は、電子の注入においては、図１（ｂ）に示すように、コントロールゲート電極３１に電圧を印加することにより、領域Ａと領域Ｂの膜厚の異なるボトム絶縁膜はどちらもトンネル酸化膜として機能するが、領域Ｂのボトム絶縁膜は２ｎｍ程度と薄いのでダイレクトトンネルを起こし、３ｎｍ程度の膜厚である領域Ａと比較して数桁多い注入電子量が得られる。これらの電子はエネルギーを失いながら電荷トラップ絶縁膜中を移動し、領域Ａと領域Ｂとで区別なく分布する。しかし、領域Ａと領域Ｂとでは、電荷トラップ密度の点で領域Ａの方が高いため、トラップされて安定した準位に固定される電子の数は領域Ａの方が多く、結果として図中右向きの矢印で示すような領域Ｂから領域Ａへの電子の移動が生じる。電子の大部分は領域Ａの電荷トラップ絶縁膜２２中に保持されることとなる。
【００４０】
さらに、上記構造の半導体不揮発性記憶装置は、電子の放出においては、図１（ｃ）に示すように、コントロールゲート電極から全面に電界を印加することにより、一括放出することが可能である。これは、領域Ａ及び領域Ｂのボトム絶縁膜はどちらも充分トンネル酸化膜として機能する膜厚であるからである。
【００４１】
上記の構造の半導体不揮発性記憶装置で、シリコン窒化膜において電荷トラップ密度を高くすると、ポリシリコンに近い特性となり、電荷トラップ絶縁膜中の電荷はトラップを介しての移動が可能となる。このとき、下層のボトム絶縁膜の膜厚が領域Ａのように薄いと、電荷は半導体基板へ拡散しやすいが、領域Ａのように厚ければ安定的に保持される。特に、シリコン半導体基板を熱酸化して得られるシリコン酸化膜は、電荷の保持能力の高い良質なボトム絶縁膜となる。さらに、電荷トラップ絶縁膜の上層にトップ絶縁膜を有していることから、電荷の保持能力はさらに高められている。
【００４２】
また、電荷の注入と放出を繰り返す内に、ボトム絶縁膜が薄い領域Ｂではトラップされた電荷の保持能力が弱くなり、やがてほとんど半導体基板に拡散してしまうようになる。しかし、ボトム絶縁膜が厚い領域Ａでは上記の磨耗劣化を経てもなお、トラップされた電荷の保持能力を維持することができる。前述のようにトラップされた電荷は大部分がボトム絶縁膜の厚い領域Ａに保持されるため、素子全体の電荷保持能力はほとんど変化せずに維持することができる。
【００４３】
次に、本発明の実施例１の半導体不揮発性記憶装置の製造方法について説明する。まず、図３（ａ）に示すように、シリコン半導体基板１０上にＬＯＣＯＳなどの素子分離絶縁膜２０を形成する。
【００４４】
次に、図３（ｂ）に示すように、熱酸化により、半導体基板１０表面にシリコン酸化膜である領域Ａの第１ボトム絶縁膜２１を例えば３ｎｍの膜厚で形成する。
【００４５】
次に、図３（ｃ）に示すように、ＣＶＤにより、第１ボトム絶縁膜２１の上層に電荷トラップ密度の高いシリコン窒化膜である電荷トラップ絶縁膜２２を例えば４ｎｍの膜厚で堆積させる。
【００４６】
次に、図３（ｄ）に示すように、電荷トラップ絶縁膜２２の上にレジストＲをパターニングして、ＲＩＥ（反応性イオンエッチング）などのドライエッチングにより、領域Ａに相当する部分の第１ボトム絶縁膜２１と電荷トラップ絶縁膜２２を残し、それ以外の部分を除去し、領域Ｂに相当する部分の半導体基板１０表面を露出させる。
【００４７】
次に、図４（ｅ）に示すように、レジストＲを除去し、適当な洗浄工程を経た後に、熱酸化により、領域Ｂに相当する半導体基板１０表面に第２ボトム絶縁膜２３を例えば２ｎｍの膜厚で形成する。
【００４８】
次に、図４（ｆ）に示すように、熱ＣＶＤにより、第２ボトム絶縁膜２３と電荷トラップ絶縁膜２２を全面に被覆して、電荷トラップ密度の低いシリコン窒化膜である電荷トラップ絶縁膜２４を例えば４ｎｍの膜厚で堆積させる。
【００４９】
ここで、上記の熱ＣＶＤによるシリコン窒化膜の形成においては、ジクロロシラン（SiH2Cl2 ）とアンモニア（NH3 ）の混合ガスを熱分解反応させて成膜する工程であり、ＣＶＤの条件により電荷トラップの密度を変えることができる。図６（ａ）はＣＶＤの反応ガスの組成を（SiH2Cl2:NH3=1:20）というアンモニアの多い条件で堆積させたシリコン窒化膜のＣ（容量）−Ｖ（電圧）曲線であり、そのヒステリシス幅Ｗａは、図６（ｂ）に示すＣＶＤに反応ガスの組成を（SiH2Cl2:NH3=10:10 ）というジクロロシランの多い条件として堆積させたシリコン窒化膜のＣ−Ｖ曲線のヒステリシス幅Ｗｂよりも狭い。電荷トラップの密度が高いほどヒステリシス幅が広くなるので、ＣＶＤに用いる反応ガスの組成比を変えることにより、成膜されたシリコン窒化膜の電荷トラップの密度を制御することが可能である。
【００５０】
次に、図４（ｇ）に示すように、高温熱酸化（ＨＴＯ）のＣＶＤにより、電荷トラップ絶縁膜２４を全面に被覆して、シリコン酸化膜であるトップ絶縁膜２５を例えば３ｎｍの膜厚で堆積させる。
【００５１】
次に、図５（ｈ）に示すように、例えばＣＶＤなどによりシリサイドを堆積させ、コントロールゲート電極層３１を形成する。
【００５２】
次に、図５（ｉ）に示すように、レジストパターニングしてエッチングすることによりゲート電極様に加工する。この後は、通常の方法により、イオン注入によるソース・ドレイン拡散層の形成、層間絶縁膜の形成、コンタクトホールの開孔、上層電極の配線などにより、所望の半導体不揮発性記憶装置を形成する。
【００５３】
上記の本発明の実施例１の半導体不揮発性記憶装置の製造方法によれば、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜を有する半導体不揮発性記憶装置を製造することができる。
【００５４】
参考例１
図７は、本発明の参考例１の半導体不揮発性記憶装置の断面図である。図７（ａ）に示すように、半導体基板１０上の素子分離絶縁膜２０で区切られた領域上に、例えば膜厚２．２ｎｍのシリコン酸化膜であるボトム絶縁膜２３、例えば膜厚１０ｎｍのシリコン窒化膜である電荷トラップ絶縁膜２４及び例えば膜厚４ｎｍのシリコン酸化膜であるトップ絶縁膜２５からなる電荷を蓄積する機能を有する積層絶縁膜ＣＡがあり、その上層にコントロールゲート電極３１がある。コントロールゲート電極３１の両側にはサイドウォール絶縁膜２７があり、その両側部の半導体基板中にＬＤＤ構造を有するソース・ドレイン拡散層１１、１２がある。
【００５５】
図７（ａ）のゲート電極近傍を拡大した図を図７（ｂ）に示す。電荷を蓄積する積層絶縁膜ＣＡはボトム絶縁膜２３、電荷トラップ絶縁膜２４及びトップ絶縁膜２５からなるが、そのなかで電荷トラップ絶縁膜２４は、その膜中上方に×印で示した電荷トラップ密度の高い領域Ｔを有している。
【００５６】
上記の構造の半導体不揮発性記憶装置は、充分な量の注入電子量を得るためにボトム絶縁膜２３を２．２ｎｍ程度に薄くしても、注入された電子の大部分は、電荷トラップ絶縁膜中の上方の電荷トラップ密度の高い領域Ｔに保持されることとなる。従って、ボトム絶縁膜２３自体は薄いので電荷の保持能力が低いものの、実際の電荷は半導体基板から離れた領域に保持されており、電荷の拡散を防いで安定に保持することができる。さらに、電子の注入と放出を繰り返して磨耗劣化を経てもなお、トラップされた電荷の保持能力を維持することができる。
【００５７】
次に、本発明の参考例１の半導体不揮発性記憶装置の製造方法について説明する。まず、図８（ａ）に示すように、シリコン半導体基板１０上に図示しない素子分離絶縁膜を設けて区切られた領域に、熱酸化により膜厚約２．２ｎｍのシリコン酸化膜を形成し、ボトム絶縁膜２３とする。次に、ボトム絶縁膜２３上に、例えばＣＶＤにより膜厚１０ｎｍのシリコン窒化膜を堆積させ、電荷トラップ絶縁膜２４を形成する。次に、電荷トラップ絶縁膜２４上に、例えばＣＶＤにより膜厚４ｎｍのシリコン酸化膜を堆積させ、トップ酸化膜２５を形成する。
【００５８】
次に、図８（ｂ）に示すように、トップ酸化膜２５の上方から例えば酸素イオンＩを斜めに角度αをつけて注入する。イオンが注入された場所に電荷トラップ準位を発生させることができる。これにより、電荷トラップ準位増やすことができるほか、電荷トラップ準位の多い領域を選択して形成することが可能である。電荷トラップ準位としては、半導体基板から離れているほうが、電荷の拡散を防ぐことができるので、電荷トラップ絶縁膜の中の上方、トップ絶縁膜との界面近傍に形成することが好ましい。トップ絶縁膜が４ｎｍと薄い場合でも、イオン注入の角度を斜めにすることにより、トップ絶縁膜を通過して電荷トラップ絶縁膜中の上方に効率良く選択的にイオンを注入することができる。例えば、トップ絶縁膜の膜厚が４ｎｍで、酸素イオンの非行距離が８ｎｍとするときには、注入角度αを６０度に設定することにより、電荷トラップ絶縁膜の中の上方、トップ絶縁膜との界面近傍にイオン注入することができる。図８（ｃ）中の×印により、このようにして形成された電荷トラップ密度の高い領域Ｔを示す。使用するイオン種としては、酸素イオン、窒素イオン、シリコンイオン、その他重い原子のイオンを挙げることができる。尚、注入角度はトップ絶縁膜の種類と膜厚、注入するイオン種及びイオンのエネルギーの兼ね合いによって最適な値が選択されればよい。
【００５９】
次に、図８（ｃ）に示すように、トップ絶縁膜２５の上層に例えばシリサイドをＣＶＤにより堆積し、コントロールゲート電極層３１を形成する。
【００６０】
次に、図８（ｄ）に示すように、レジストパターニングしてエッチングすることによりゲート電極様に加工する。この後は、通常の方法により、イオン注入によりソース・ドレイン拡散層の形成、サイドウォール絶縁膜の形成、層間絶縁膜の形成、コンタクトホールの開孔、上層電極の配線などにより、所望の半導体不揮発性記憶装置を形成する。
【００６１】
上記の本発明の参考例１の半導体不揮発性記憶装置の製造方法によれば、実施例１と同様、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜を有する半導体不揮発性記憶装置を製造することができる。
【００６２】
本発明の半導体不揮発性記憶装置及びその製造方法は、上記の実施の形態に限定されない。例えば、コントロールゲート電極はシリサイド１層としているが、ポリシリコンや、あるいはポリサイドなどの多層構成とする工程としてよい。また、ソース・ドレイン拡散層は、ＬＤＤ構造などを採用してよい。半導体記憶装置としてはＮＯＲ型、ＮＡＮＤ型、どちらでもよい。電荷の積層絶縁膜への注入は、データの書き込み、消去のどちらに相当する場合でも構わない。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６３】
【発明の効果】
本発明の半導体不揮発性記憶装置及びその製造方法によれば、印加電圧を低電圧化しても注入電子量に不足を生じにくく、さらに、蓄積した電荷をリークしにくい、電荷の保持能力に優れた積層絶縁膜を有する半導体不揮発性記憶装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】  図１は本発明の実施例１に係る半導体不揮発性記憶装置の断面図であり、（ａ）は電荷を保持している状態、（ｂ）は電荷を注入するときの動作、（ｃ）は電荷を放出するときの動作を示す。
【図２】  図２は本発明の実施例１に係る半導体不揮発性記憶装置の平面図である。
【図３】  図３は本発明の実施例１に係る半導体不揮発性記憶装置の製造方法の製造工程を示す断面図であり、（ａ）は素子分離絶縁膜の形成工程まで、（ｂ）は第１ボトム絶縁膜の形成工程まで、（ｃ）は第１電荷トラップ絶縁膜の下層部分の形成工程まで、（ｄ）はエッチングによるパターニング工程までを示す。
【図４】  図４は図３の続きの工程を示す断面図であり、（ｅ）は第２ボトム絶縁膜の形成工程まで、（ｆ）は第１電荷トラップ絶縁膜の上層部分と第２電荷トラップ絶縁膜の形成工程まで、（ｇ）はトップ絶縁膜の形成工程までを示す。
【図５】  図５は図４の続きの工程を示す断面図であり、（ｈ）はコントロールゲート電極層の形成工程まで、（ｉ）はゲート電極の加工工程までを示す。
【図６】  図６は本発明の実施例１に係るジクロロシランとアンモニアの混合ガスを用いたＣＶＤにより成膜する電荷トラップ絶縁膜のＣ（容量）−Ｖ（電圧）曲線のヒステリシスを示す図であり、（ａ）はアンモニアの多い組成の条件、（ｂ）はジクロロシランの多い組成の条件を示す。
【図７】  図７（ａ）は本発明の参考例１に係る半導体不揮発性記憶装置の断面図であり、図７（ｂ）はゲート電極近傍の拡大図を示す。
【図８】  図８は本発明の参考例１に係る半導体不揮発性記憶装置の製造方法の製造工程を示す断面図であり、（ａ）はトップ絶縁膜の形成工程まで、（ｂ）はイオン注入による電荷トラップ準位の形成工程まで、（ｃ）はコントロールゲート電極層の形成工程まで、（ｄ）はゲート電極の加工工程までを示す。
【図９】  図９は従来方法によるＮＯＭＯＳ型半導体不揮発性記憶装置の断面図である。
【符号の説明】
１０…半導体基板、２０…素子分離絶縁膜、２１、２３…ボトム絶縁膜、２２、２４…電荷トラップ絶縁膜、２５…トップ絶縁膜、３１…コントロールゲート電極、ＣＡ１、ＣＡ２…積層絶縁膜
【図１】
0003915154.tif 000002
【図２】
0003915154.tif 000003
【図３】
0003915154.tif 000004
【図４】
0003915154.tif 000005
【図５】
0003915154.tif 000006
【図６】
0003915154.tif 000007
【図７】
0003915154.tif 000008
【図８】
0003915154.tif 000009
【図９】
0003915154.tif 000010