(57)【特許請求の範囲】
【請求項１】
オゾンを含有する酸化性ガスによって基体を酸化する第１工程と、
前記基体の酸化表面に第１反応物を吸着させる第２工程と、
第２反応物を導入し、前記酸化表面上の前記第１反応物の残基と反応させる第３工程  と
を含み、前記第２工程と前記第３工程とを含むサイクルを繰り返すことによって形成する薄膜の厚さを１０〜３０Åとする薄膜形成方法。
【請求項２】
前記第１工程の後に、前記基体の酸化表面を水酸基で終端させる工程を行ってから、前記サイクルの繰り返しを行う、請求項１に記載の薄膜形成方法。
【請求項３】
前記基体が設置された反応チャンバに、オゾンを含有する前記酸化性  ガスを導入して、前記基体を酸化し、
前記反応チャンバに前記第１反応物を導入して、前記酸化表面に吸着させ、前記酸化  表面上の官能基と反応させた後、不活性ガスを導入して、未反応の前記第１反応物を取  り除き、
前記反応チャンバに前記第２反応物を導入し、前記酸化表面に結合している前記第１  反応物の残基と反応させた後、不活性ガスを導入して、未反応の前記第２反応物を取り  除く、
請求項１に記載の薄膜形成方法。
【請求項４】
前記酸化表面に、水及び／又は過酸化水素を含有するガスを導入し、前記酸化表面を水酸基で終端させる、請求項２に記載の薄膜形成方法。
【請求項５】
前記基体はシリコン半導体層を含む、請求項１又は２に記載の薄膜形成方法。
【請求項６】
前記第１工程における前記酸化性ガス中のオゾン濃度を１〜８０容量％とする、請求項１又は２に記載の薄膜形成方法。
【請求項７】
前記第１工程において前記基体表面に形成する酸化膜の厚さを１〜１０Åとする、請求項１又は２に記載の薄膜形成方法。
【請求項８】
少なくとも、前記第１工程、第２工程及び第３工程を同一の反応チャンバ内で行う、請求項１又は２に記載の薄膜形成方法。
【請求項９】
前記第１反応物は、Ａｌ、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、Ｉｎ、Ｓｒ、Ｐｂ、Ｒｕ、Ｂａ、Ｐｔ及びＷからなる群より選ばれた少なくとも１種を含有している、請求項１又は２に記載の薄膜形成方法。
【請求項１０】
前記第２反応物は、水、過酸化水素、オゾン及びアンモニアからなる群より選ばれた少なくとも１種を含有している、請求項１又は２に記載の薄膜形成方法。
【請求項１１】
少なくとも前記第３工程を原子層蒸着法に基づいて行う、請求項１に記載の薄膜形成方法。
【請求項１２】
半導体装置の容量部の誘電体膜を形成する、請求項１又は２に記載の薄膜形成方法。
【請求項１３】
酸化シリコン膜上に酸化アルミニウム膜を形成する、請求項１又は２に記載の薄膜形成方法。
【請求項１４】
オゾンを含有する酸化性ガスによって基体を酸化する第１工程と、    前記基体の酸化表面に第１反応物を吸着させる第２工程と、
第２反応物を導入し、前記酸化表面上の前記第１反応物の残基と反応させる第３工程  と
を含み、前記第１工程と前記第２工程との間に、前記酸化表面を水酸基で終端させる工程を行う薄膜形成方法。
【請求項１５】
前記酸化表面に、水及び／又は過酸化水素を含有するガスを導入し、前記酸化表面を水酸基で終端させる、請求項１４に記載の薄膜形成方法。
【請求項１６】
前記第１工程において前記基体表面に形成する酸化膜の厚さを１〜１０Åとする、請求項１４に記載の薄膜形成方法。
【請求項１７】
少なくとも前記第３工程を原子層蒸着法に基づいて行う、請求項１４に記載の薄膜形成方法。
【請求項１８】
半導体装置の容量部の誘電体膜を形成する、請求項１４に記載の薄膜形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜形成方法に関するものであって、さらに詳しくは、原子層蒸着法（Atomic Layer Deposition:以下、ＡＬＤ法と略称することがある。）を用いる誘電体膜等の薄膜形成方法に関するものである。
【０００２】
【従来の技術】
ＭＯＳ（Metal Oxide Semiconductor）トランジスタの微細化は、ゲート長０．１μｍの達成を目前にしている。ＭＯＳトランジスタを微細化すればするほど、素子の高速化、低消費電力化が可能になり、素子の占有面積も縮小する。また、最近では、同じ面積のチップ上に、より多くの素子を搭載できることから、ＬＳＩ（Large Scale Integration）そのものを多機能化することが可能になっている。
【０００３】
ところが、ＭＯＳトランジスタの微細化は、ゲート長０．１μｍを境に、大きな障害に突き当たることが予想されている。その障害の１つは、ゲート絶縁膜に関するものである。
【０００４】
従来、ゲート絶縁膜としては、ＳｉＯ2膜が用いられてきた。これは、ＳｉＯ2膜が素子動作上不可欠な２つの特性、すなわち、固定電荷をほとんど含有せず、かつ、チャネル部のシリコンとの境界に界面準位をほとんど形成しない、という特性を満足するからである。また、ＳｉＯ2膜は制御性良く薄膜に形成可能であり、このことが素子を微細化する上でも有効であった。
【０００５】
しかしながら、ゲート長が０．１μｍを切るグレードのトランジスタでは、ＳｉＯ2の比誘電率（3.9）が小さいため、ゲート容量を確保するために、膜厚を３ｎｍ以下に抑えることが必要になる。しかし、膜厚をこれほど小さくすると、キャリアが膜中を直接トンネリングして移動し、ゲート−基板間のリーク電流が増加してしまうという不都合が生じることが予想される。
【０００６】
このような問題点を避けるため、ゲート絶縁膜としてＡｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2等の金属酸化物の薄膜を用いることが提起されている。これらの物質はＳｉＯ2よりも比誘電率が大きいので、同じゲート容量を確保するのにＳｉＯ2に比べて数倍厚い膜厚にすることができ、トンネリング現象を抑え得るものと期待されている。
【０００７】
これらの金属酸化物膜を形成するには、通常、有機金属ガスを用いた化学的気相成長法（ＭＯＣＶＤ法）が用いられる。しかし、ＭＯＣＶＤ法によって薄膜を形成する場合、反応物中に含まれていた炭素等の不純物が薄膜中に残留してしまい、膜特性が劣化するという問題が発生する。
【０００８】
そこで、基板表面に反応物を周期的に供給して膜を形成する原子層蒸着法（ＡＬＤ法）が提案されている。ＡＬＤ法は、基板表面への反応物の吸着が常に表面運動領域でなされるので、非常に優れた段差被覆性を有する。また、反応物を熱分解するのではなく、周期的供給下で基板表面の官能基と化学的に直接置換反応させるので、反応は原子層１層ごとに制御されており、膜密度が高くて化学量論的組成を持つ膜を得ることができる。
【０００９】
【発明が解決しようとする課題】
しかし、従来のＡＬＤ法を単に適用するだけでは、膜界面に不純物が混入したり、物理的欠陥が生じ、膜特性が劣化するという問題がある。
【００１０】
また、M.Capel et al.,”Applied Physics Letters”,vol76,P436-438(2000)には、シリコン基板をＨＦ処理して表面を水素原子で終端（Ｓｉ−Ｈ終端）させた後、ＡＬＤ法でＺｒＯ2膜を形成した場合、反応物の吸着が均一に行われず、薄膜が島状に成長してしまうという問題点が報告されている。また、J.H.Lee etal.,”Effect of Polysilicon Gate on the Flatband Voltage Shift and Mobility Degradation for ALD-Al2O3 Gate Dielectric,IEEE"(2000)には、シリコン基板上にＡＬＤ法でＡｌ2Ｏ3膜を形成した場合、Ａｌ2Ｏ3膜とシリコン基板との界面にアルミニウムシリケート膜が形成され、膜特性が劣化してしまうという問題点も報告されている。このようなＡｌ−Ｓｉ結合が生じたという事実は、未酸化のＳｉが基板表面に残存していることを示していると考えられる。
【００１１】
また、特開２０００−１６０３４２号公報には、ＡＬＤ法でＡｌ2Ｏ3膜を形成する前に、シリコン基板の表面を酸素ガスでフラッシングし、表面を酸素原子で終端処理する方法が提案されている。しかし、単に酸素ガスで短時間フラッシングするのみであるから、シリコン基板の表面全体が酸素原子で十分に終端処理されず、酸化度の不足した遷移層を生じるために、この上に成長するＡＬＤ法によるＡｌ2Ｏ3膜との界面での欠陥が増え、膜特性が劣化する可能性がある。
【００１２】
本発明は、上記のような問題点を解決するためになされたものであり、膜界面の欠陥が少なく、膜特性の良好な薄膜を形成することができる薄膜形成方法を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
即ち、本発明は、
オゾンを含有する酸化性ガスによって基体（シリコン半導体層を含む。）を酸化する  第１工程と、
前記基体の酸化表面に第１反応物を吸着させる第２工程と、
第２反応物を導入し、前記酸化表面上の第１反応物の残基と反応させることによって  、薄膜を形成する第３工程と
を含み、前記第２工程と前記第３工程とを含むサイクルを繰り返すことによって形成する薄膜の厚さを１０〜３０Åとする薄膜形成方法に係るものである。
また、本発明は、
オゾンを含有する酸化性ガスによって基体（シリコン半導体層を含む。）を酸化する  第１工程と、
前記基体の酸化表面に第１反応物を吸着させる第２工程と、
第２反応物を導入し、前記酸化表面上の前記第１反応物の残基と反応させる第３工程  と
を含み、前記第１工程と前記第２工程との間に、前記酸化表面を水酸基で終端させる工程を行う薄膜形成方法に係るものである。
【００１４】
本発明によれば、第１工程においてオゾンを含有する酸化性ガスによって基体を酸化しているので、得られた酸化表面は十分に酸化された状態の酸化膜となり、この上に第２工程において第１反応物を均一に吸着させ、これを第３工程で第２反応物と反応させることによってＡｌ2Ｏ3等の薄膜を成長させることができる。従って、基体表面の酸化膜上に、基体材料との反応生成物を生じることなしに所定の薄膜を均一に形成することができ、膜界面の欠陥を少なくして膜特性を向上させることができる。
【００１５】
【本発明の実施の形態】
本発明においては、第１工程の後に、前記基体の酸化表面を水酸基で終端させる工程を行ってから、前記サイクルの繰り返しを行うことが、前記第１反応物を確実に吸着させる上で望ましい。
【００１６】
この場合、前記酸化表面に、水及び／又は過酸化水素を含有するガスを導入し、前記酸化表面を水酸基で終端させるのがよい。
【００１７】
また、前記基体が設置された反応チャンバに、オゾンを含有する前記酸化性ガスを導入して、前記基体を酸化し、次に、前記反応チャンバに前記第１反応物を導入して、前記酸化表面に化学吸着させ、前記酸化表面上の官能基と反応させた後、不活性ガスを導入して、未反応の前記第１反応物を取り除き、次に、前記反応チャンバに前記第２反応物を導入し、前記酸化表面に結合している前記第１反応物の残基と反応させること（第２反応物の化学吸着と置換）によって前記薄膜を形成した後、不活性ガスを導入して、未反応の前記第２反応物を取り除くことが望ましい。
【００１８】
前記第１工程における前記酸化性ガス中のオゾン濃度を１〜８０容量％とすることが、前記基体の十分な酸化と安全性の両面から望ましい。このオゾン濃度は、１０〜５０容量％とするのが更に望ましい。
【００１９】
また、前記第１工程において基体表面に形成する酸化膜の厚さを１〜１０Åとすれば十分である。
【００２１】
また、少なくとも、前記第１工程、第２工程及び第３工程を同一の反応チャンバ内で行うのがよい。
【００２２】
また、前記第１反応物は、Ａｌ、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、Ｉｎ、Ｓｒ、Ｐｂ、Ｒｕ、Ｂａ、Ｐｔ及びＷからなる群より選ばれた少なくとも１種を含有していてよい。
【００２３】
前記第２反応物は、水、過酸化水素、オゾン及びアンモニアからなる群より選ばれた少なくとも１種を含有していてよい。
【００２４】
本発明は、少なくとも前記第３工程を原子層蒸着法（ＡＬＤ法）に基づいて行うときに著しい効果がある。
【００２５】
本発明によって、ＭＯＳトランジスタ等の半導体装置の容量部の誘電体膜を形成することが望ましい。また、酸化シリコン膜上に酸化アルミニウム膜を形成して、積層構造の薄膜を形成することができる。
【００２６】
本発明の薄膜形成方法には、Ａｌ2Ｏ3膜以外の、単原子の固体薄膜、単原子酸化物、複合酸化物、単原子窒化物又は複合窒化物の形成に適用することができる。
【００２７】
前記単原子の固体薄膜の例としては、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｐｔ、Ｒｕ、Ｒｈ、Ｉｒ、Ｗ又はＡｇが挙げられ、前記単原子酸化物の例としては、ＴｉＯ2、Ｔａ2Ｏ5、ＺｒＯ2、ＨｆＯ2、Ｎｂ2Ｏ5、ＣｅＯ2、Ｙ2Ｏ3、ＳｉＯ2、Ｉｎ2Ｏ3、ＲｕＯ2又はＩｒＯ2等が挙げられ、前記複合酸化物の例としては、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＳｒＲｕＯ3、ＣａＲｕＯ3、（Ｂａ、Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3、（Ｓｒ、Ｃａ）ＲｕＯ3、ＳｎがドーピングされたＩｎ2Ｏ3、ＦｅがドーピングされたＩｎ2Ｏ3、又はＺｒがドーピングされたＩｎ2Ｏ3が挙げられる。また、前記単原子窒化物の例としては、ＳｉＮ、ＮｂＮ、ＺｒＮ、ＴａＮ、Ｙａ3Ｎ5、ＡｌＮ、ＧａＮ、ＷＮ又はＢＮが挙げられ、前記複合窒化物の例としては、ＷＢＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＳｉＮ、ＡｌＳｉＮ又はＡｌＴｉＮが挙げられる。
【００２８】
図６は、本発明の薄膜形成方法によって成膜された絶縁膜を半導体装置、例えばメモリトランジスタのゲート絶縁膜（容量部の誘電体膜）に用いた例を示す。
【００２９】
即ち、シリコン半導体基板１６、ソース及びドレイン領域１７ａ及び１７ｂ、サイドウォール１９を側面に有するゲート電極１８、ゲート絶縁膜２４ａ（ＳｉＯ2）及びゲート絶縁膜２４ｂ（Ａｌ2Ｏ3）からなる誘電体膜２６、ソース電極２１ａ、ドレイン電極２１ｂ、ゲート配線２２等により、ＭＡＯＳ型メモリトランジスタ２５が構成されている。なお、図中の２０、２３は、シリコン酸化膜からなる絶縁膜である。
【００３０】
誘電体膜２６の成膜には、後述する図１〜図４の工程により、シリコン基板１６上にオゾン酸化で酸化シリコン膜２４ａを形成する。この膜厚は、オゾン酸化の条件を適切に設定することで、１〜１０Åの間の好適な膜厚とすることができる。次に、その上にＡＬＤ法で酸化アルミニウム膜２４ｂを積層する。この膜厚は１０〜３０Åの間の好適な膜厚とし、ＡＬＤ法を適用することにより原子層レベルで制御可能である。その他の各部は、通常の半導体作製プロセスで行う。
【００３１】
【実施例】
以下、添付した図面を参照しながら、本発明の実施例を詳細に説明する。
【００３２】
実施例１
図１〜図４は、本発明に基づいて、原子層蒸着法（ＡＬＤ法）を用いて薄膜を形成する過程を説明するものである。
【００３３】
＜操作１＞
まず、半導体基板、例えば、シリコン基板を、アンモニア水と過酸化水素水と純水とを混合した溶液で洗浄し、表面に付着した汚染物を除去する。引き続き、ＨＦ／Ｈ2Ｏ比が１／１００の水溶液に６０秒間浸して、シリコン基板上の自然酸化膜を溶解除去する。この結果、シリコンダングリングボンド（シリコン基板表面１にあるケイ素原子の結合手のうち、ケイ素原子同士の結合を形成していない結合手）は、水素原子（Ｈ）との結合によって終端された状態となる（図１（１））。
【００３４】
＜操作２＞
次に、シリコン基板を反応チャンバ（図示せず）にローディングし、オゾン処理のための予備加熱を２０〜１０００℃、例えば４００℃で行う。この時、搬送中又は反応チャンバ内で生じた汚染などによって、シリコンダングリングボンドには水素原子以外に、炭素原子Ｃなどの不純物原子が結合していることがある（図１（２））。このようなシリコン基板表面上に存在する不純物原子は、薄膜形成時に欠陥を形成する核になりうる。
【００３５】
＜操作３＞
次に、同じ反応チャンバに、オゾンを含む酸化性ガスを導入し、シリコン基板の表面をオゾンで酸化する。この時の条件は、
基板温度：２０〜１０００℃、例えば４００℃
Ｏ3濃度：１〜８０容量％、例えば７０容量％（Ｏ2希釈）
Ｏ3流量：５０〜５００ｓｃｃｍ、例えば１００ｓｃｃｍ（standard cc per minute）
酸化膜厚：１〜１０Å、例えば５Å
とする。
【００３６】
このオゾン酸化処理により、シリコンダングリングボンドに結合していた水素原子や炭素原子などの不純物原子は酸素原子（Ｏ）で置換され、シリコンダングリングボンドは酸素原子（Ｏ）で終端された状態になる（図１（３））。ここで特筆すべき点は、図１（３）に示されるように、オゾン酸化がシリコン基板内部の深い所まで及び、均一で比較的厚い酸化物層（ＳｉＯ2膜）が形成され、ＳｉＯ2／Ｓｉ界面１ａが原子層レベルで平坦になっていることである。
【００３７】
このため、後述のＡＬＤ法でその上にＡｌ2Ｏ3層を積層したとき、欠陥の少ないＡｌ2Ｏ3層を形成することができる。分子状酸素のみによる酸化処理では、このような均一な厚い酸化物層は形成されず、酸化遷移層が生じやすい。
【００３８】
＜操作４＞
次に、同じ反応チャンバに水及び／又は過酸化水素の蒸気を１５０〜７００℃、例えば４００℃で５０〜５００ｓｃｃｍ、例えば１００ｓｃｃｍ導入し、基板表面の酸化膜を水及び／又は過酸化水素と反応させ、酸化膜表面が水酸基（−ＯＨ）で終端された状態にする（図１（４））。
【００３９】
＜操作５＞
次に、ＡＬＤ法に基づいて、下記の条件で同じ反応チャンバに第１反応物、例えばトリメチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ3）3）の蒸気を導入し、水酸基（−ＯＨ）で終端されていた酸化膜の表面に化学吸着させる。
ＴＭＡの吸着条件：
温度      ：１５０〜５００℃、例えば４００℃
ＴＭＡ圧力：１〜３００Ｐａ、例えば１３３Ｐａ
【００４０】
この時、第１反応物がＴＭＡである場合には、下記の反応１が起こり、基板表面とその近傍は図２（５）で示される状態になる。
【００４１】
【化１】
0003941099.tif 000002
0003941099.tif 000003
【００４２】
＜操作６＞
次に、同じ反応チャンバに窒素ガスを導入し、基板表面をパージする。このパージにより、未反応の第１反応物や操作５の反応生成物（反応１の例では、メタン（ＣＨ4））を取り除くと、シリコン基板の酸化物層（ＳｉＯ2膜）上には吸着したＳｉ−Ｏ−Ａｌ（ＣＨ3）2のみが残ることになる（図２（６））。
【００４３】
＜操作７＞
次に、ＡＬＤ法に基づいて、下記の条件で同じ反応チャンバに第２反応物、例えば水（Ｈ2Ｏ）の蒸気を導入し、操作５の結果として第１反応物の残基（−Ａｌ（ＣＨ3）2）で終端されていた酸化膜の表面に化学吸着させる。この時、下記の置換反応２が起こり、膜表面は水酸基で終端された状態にもどる（図３（７））。
Ｈ2Ｏの吸着条件：
温度    ：１５０〜５００℃、例えば４００℃
Ｈ2Ｏ圧力：１〜３００Ｐａ、例えば１３３Ｐａ
【００４４】
【化２】
0003941099.tif 000004
0003941099.tif 000005
【００４５】
＜操作８＞
次に、同じ反応チャンバに窒素ガスを導入し、基板表面をパージする。このパージにより、未反応の第２反応物や操作７の反応生成物（反応２の例ではメタン（ＣＨ4））を取り除くと、緻密なＡｌ2Ｏ3膜が形成される（図３（８））。
【００４６】
この後、操作５を再び行う。第１反応物がＴＭＡである場合には、下記の反応３と反応４が起こり、基板表面上は図４（９）で示される状態になる。
【００４７】
【化３】
0003941099.tif 000006
0003941099.tif 000007
【化４】
0003941099.tif 000008
0003941099.tif 000009
【００４８】
続いて、操作６〜８を行うと、再び膜表面は水酸基で終端された状態になり、Ａｌ2Ｏ3膜の１層分が形成されたことになる。
【００４９】
このように、操作５〜８を１サイクルとして、このサイクルを繰り返し行うことにより、シリコン基板との間にシリケート層が存在せず、膜欠陥の少ない緻密なＡｌ2Ｏ3膜をＡＬＤ法により１層ずつ基板上に積層することができる。
【００５０】
実施例２
実施例１では、操作４で反応チャンバに水及び／又は過酸化水素の蒸気を導入し、酸化膜の表面を水酸基（−ＯＨ）で終端処理する操作を行っているが、本実施例では、この操作４を省略した以外は実施例１と同様に操作する。
【００５１】
この時、操作５における反応は、下記の反応５と反応６のようなものになると考えられる。
【化５】
0003941099.tif 000010
0003941099.tif 000011
【化６】
0003941099.tif 000012
0003941099.tif 000013
【００５２】
実施例３
実施例１では、すべての操作２〜８、更には９を同一チャンバ内で行っているので、操作性が良いが、オゾン酸化を行う操作３は別のチャンバで行っても、同様の効果が得られる。本実施例では、少なくとも操作３を別チャンバで行うことにより、オゾン酸化とＡＬＤのそれぞれに適したチャンバを使い分けられる利点がある。
【００５３】
実施例４
実施例１において、操作３（第１工程）で用いられる酸化性ガス中のオゾン濃度を種々に変え、他は同様にして、シリコン基板上に形成した酸化アルミニウム膜を含む誘電体膜の容量値（欠陥密度評価の目安）の変化を調べた。
【００５４】
図５に、オゾン濃度以外は操作３と同じ条件としたときの、オゾン濃度と容量値Ｑｂｄ値（但し、対数目盛）との関係を示す。これによれば、オゾン濃度が高いほどＱｂｄ値は上昇するが、オゾン濃度が高すぎると、爆発などの危険性が増し、操作のし易さは低下する。好適なオゾン濃度は、オゾン処理の効果からみて１容量％以上とするのがよく、また安全性、操作性も実現するには８０容量％以下とするのがよい。
【００５５】
オゾン濃度が１容量％を下回ると、Ｑｂｄ値が許容し難いほど低下する。したがって、特開２０００−１６０３４２号公報に示された分子状酸素による終端処理は、ＡＬＤ法に先立つ表面処理としては不十分であるものと推察される。
【００５６】
以上に述べた本発明の実施の形態及び実施例は、本発明の技術的思想に基づいて様々に変形可能である。
【００５７】
例えば、上述の成膜条件や膜厚等は種々変更してよいし、また誘電体膜としてはゲート絶縁膜に限らず、転送トランジスタに接続されるキャパシタの誘電体膜の形成にも適用できる。また、メモリトランジスタに限らず、転送トランジスタのゲート絶縁膜の形成に適用してもよい。
【００５８】
【発明の作用効果】
本発明は、上述したように、第１工程においてオゾンを含有する酸化性ガスによって基体を酸化しているので、得られた酸化表面は十分に酸化された状態の酸化膜となり、この上に第２工程においてＡＬＤ法等により第１反応物を均一に吸着させ、これを第３工程で第２反応物と反応させることによってＡｌ2Ｏ3等の薄膜を成長させることができる。従って、基体表面の酸化膜上に、基体材料との反応生成物を生じることなしに所定の薄膜を均一に形成することができ、膜界面の欠陥を少なくして膜物性を向上させることができる。
【図面の簡単な説明】
【図１】本発明に基づく薄膜形成方法のプロセス例を説明するための模式図である。
【図２】同、薄膜形成方法のプロセス例を説明するための模式図である。
【図３】同、薄膜形成方法のプロセス例を説明するための模式図である。
【図４】同、薄膜形成方法のプロセス例を説明するための模式図である。
【図５】本発明に基づく薄膜形成方法によって形成した薄膜中の欠陥密度と、第１工程で用いられる酸化性ガス中のオゾン濃度との関係を示すグラフである。
【図６】本発明の実施の形態による半導体装置の一部分の断面図である。
【符号の説明】
１…結晶表面、１ａ…Ｓｉ／ＳｉＯ2界面、
１６…半導体基板（例えばシリコン基板）、１７ａ…ソース領域、
１７ｂ…ドレイン領域、１８…ゲート電極、２０…絶縁膜、
２１ａ…ソース電極、２１ｂ…ドレイン電極、２２…ゲート電極、
２３…絶縁膜、２４ａ…ゲート絶縁膜（ＳｉＯ2）、
２４ｂ…ゲート絶縁膜（Ａｌ2Ｏ3）、
２５…半導体装置（絶縁ゲート型電界効果トランジスタ、例えばＭＡＯＳ型トランジスタ）、２６…誘電体膜
【図１】
0003941099.tif 000014
【図２】
0003941099.tif 000015
【図３】
0003941099.tif 000016
【図４】
0003941099.tif 000017
【図５】
0003941099.tif 000018
【図６】
0003941099.tif 000019