(57)【特許請求の範囲】
【請求項１】
Ｎを整数として、Ｎ個の入口のうちの任意の入口とＮ個の出口のうちの任意の出口との間にコネクションを提供するＮ×Ｎノンブロッキング光スイッチであって、
それぞれＮ×Ｎ構成によって形成される整数ｐ個のレイヤ、
各入力空間スイッチの各入力が該Ｎ個の入口のうちの相異なる入口に接続され、各入力空間スイッチがすべてのレイヤに接続されるような、整数Ｎ個の１×ｐ入力空間スイッチ、及び
各出力空間スイッチの各出力が該Ｎ個の出口のうちの相異なる出口に接続され、各出力空間スイッチがすべてのレイヤに接続されるような、整数Ｎ個のｐ×１出力空間スイッチからなり、
各レイヤは３個の段からなり、その第１段および第３段は深さが低減されたｍ×ｍスイッチからなり、第２段は（Ｎ／ｍ２）×（Ｎ／ｍ２）ノンブロッキングスイッチからなり、
それぞれのｍ×ｍスイッチは、そのｍ個の入力ポートのうちの任意の入力ポートからそのｍ個の出力ポートのうちの任意の出力ポートまで少なくとも１つのパスを形成することが可能であり、該第１段のそれぞれのｍ×ｍスイッチと、該第３段のそれぞれのｍ×ｍスイッチとは、該第２段の１個の特定のスイッチを介して接続され、各ｍ×ｍスイッチは所与の時間に単一の信号のみを通過させるものであり、
レイヤの数ｐはｐ＞２ｍ−１を満たすことを特徴とするＮ×Ｎ光スイッチ。
【請求項２】
それぞれのｍ×ｍスイッチは、１×２素子の１×ｍ二分木に接続された２×１素子のｍ×１二分木からなることを特徴とする請求項１記載のＮ×Ｎ光スイッチ。
【請求項３】
それぞれのｍ×ｍスイッチは、各列にｍ／２個の素子を有するｌｏｇ（ｍ）個の列に配列され、（ｍ／２）ｌｏｇ（ｍ）個の２×２素子を有することを特徴とする請求項１記載のＮ×Ｎ光スイッチ。
【請求項４】
それぞれの（Ｎ／ｍ２）×（Ｎ／ｍ２）スイッチは、１×２、２×１素子の二分木のクロスバ構成であることを特徴とする請求項１記載のＮ×Ｎ光スイッチ。
【請求項５】
それぞれのｍ×ｍスイッチは、１×２素子の１×ｍ二分木に接続された２×１素子のｍ×１二分木からなり、それぞれの（Ｎ／ｍ２）×（Ｎ／ｍ２）スイッチは、１×２、２×１素子の二分木のクロスバ構成であることを特徴とする請求項１記載のＮ×Ｎ光スイッチ。
【請求項６】
それぞれのｍ×ｍスイッチおよびそれぞれの（Ｎ／ｍ２）×（Ｎ／ｍ２）スイッチは、２×１および１×２素子の２レベルの二分木のクロスバ構成であり、全体構成は全部で６レベルの二分木を有し、
第１および第２レベルは、第１段にｍ×ｐスイッチを形成し、
第３および第４レベルは、第２段に（Ｎ／ｍ）×（Ｍ／ｍ）スイッチを形成し、
第５および第６レベルは、第３段にｐ×ｍスイッチを形成することを特徴とする請求項１記載のＮ×Ｎ光スイッチ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光クロスコネクトスイッチに関し、特に、光クロスコネクトスイッチに適した大規模なＮ×Ｎ構成の二分木に関する。
【０００２】
【従来の技術】
大容量光ネットワークにおいて、本質的なデバイスはＮ×Ｎクロスコネクトスイッチである。このデバイスの機能は、それぞれが複数の波長チャネルを伝送する複数の入力ファイバの間に、各ノードで完全な接続性を提供することである。このスイッチはノンブロッキングでなければならず[1-11]、また、高速かつ効率的でなければならない。（なお、本明細書では、他の文献への参照は、「付録」の文献リスト中の項目を識別する番号を角括弧に入れて表す。）これらの性質は、１×２および２×１素子の二分木からなる古典的クロスバ構成を使用することによって、最小の損失およびクロストークで実現することができる[2]。しかし、この構成は、Ｎが大きい場合には実際的でなくなる。素子数が２Ｎ（Ｎ−１）という大きい数で与えられるからである。素子数がＮに関して２次で増大するため、Ｎ×Ｎクロスコネクトスイッチは、Ｎが大きい場合に急激に大きくなってしまう。例えば、Ｎ＝６４および１２８の場合の素子数はそれぞれ８０６４および３２５１２である。光ネットワークの容量は増大し続けているため、ますます大規模なＮ×Ｎクロスコネクトスイッチが引き続き必要とされている。
【０００３】
【発明が解決しようとする課題】
必要とされているのは、損失およびクロストークの実質的増大なしに、素子数を最小化した大規模なＮ×Ｎクロスコネクトスイッチである。
【０００４】
【課題を解決するための手段】
本発明の装置によれば、大きいＮに適した、拡張Ｎ×Ｎ光クロスコネクトスイッチは、良好な効率（小さい素子数）を示し、小さい値の深さ（低損失）およびクロストークで実現される。古典的クロスバスイッチ構成と比べて、深さおよびクロストークを実質的に増大させることなく、幅および素子数はいずれも実質的に低減される。本発明の構成は、その最も簡単な形式では、１×２および２×１スイッチング素子の６レベルの二分木を使用することによって実現することができる。最初の２レベルは入力段を形成し、第３および第４レベルは中央段を形成し、第５および第６レベルは出力段を形成する。入力段、中央段、出力段のそれぞれにおいて、奇数番目のレベルは１×２素子の二分木として形成され、偶数番目のレベルは２×１素子の二分木として形成される。各段は、１×２素子二分木を２×１素子二分木と互いに直接結合することによって形成される。同様に、隣り合う段は、木の対どうしを直接接続することによって互いに結合される。一実施例では、隣り合う段どうしの各結合部の付近に位置する１個以上の２×２素子の対称的配置を使用することによって、深さが実質的に低減される。Ｎ＝６４および１２８の場合に、古典的クロスバ構成における２段の二分木を用いると、Ｎ×Ｎクロスコネクトに必要な素子数はそれぞれおよそ８０００、３３０００であるのに対して、本発明の構成を用いると、Ｎ×Ｎクロスコネクトに必要な素子数はそれぞれおよそ４５００および１３５００である。本発明の構成はまた、Clos型構成によって得られる深さを小さくするという特徴を有する。クロストークは２次であり、各出力ポートに送信されるのは最大で３成分である。
【０００５】
具体的には、本発明は、Ｎ個の入口のうちの任意の入口とＮ個の出口のうちの任意の出口との間にコネクションを提供するＮ×Ｎノンブロッキング光スイッチに関する。ただし、Ｎは整数である。このＮ×Ｎスイッチは、（１）それぞれＮ×Ｎ構成によって形成される整数ｐ個のレイヤと、（２）各入力空間スイッチの各入力がＮ個の入口のうちの相異なる入口に接続され、各入力空間スイッチがすべてのレイヤに接続されるような、整数Ｎ個の１×ｐ入力空間スイッチと、（３）各出力空間スイッチの各出力がＮ個の出口のうちの相異なる出口に接続され、各出力空間スイッチがすべてのレイヤに接続されるような、整数Ｎ個のｐ×１出力空間スイッチとを有する。ただし、（４）各レイヤは３個の段からなり、その第１段および第３段はｍ×ｍスイッチからなり、第２段は（Ｎ／ｍ２）×（Ｎ／ｍ２）ノンブロッキングスイッチからなり、（５）それぞれのｍ×ｍスイッチは、そのｍ個の入力ポートのうちのいずれかからそのｍ個の出力ポートのうちのいずれかまで少なくとも１つのパスを形成することが可能であり、第１段のそれぞれのｍ×ｍスイッチと、第３段のそれぞれのｍ×ｍスイッチとは、第２段の１個の特定のスイッチを介して接続され、（６）レイヤの数ｐはｐ≧２ｍ−１を満たす。
【０００６】
本発明のもう１つの特徴によれば、Ｎ×Ｎノンブロッキング光スイッチは、Ｎ個の入口のうちの任意の入口とＮ個の出口のうちの任意の出口との間にコネクションを提供する。ただし、Ｎは整数である。このＮ×Ｎスイッチは、その最も簡単な形式では、それぞれｍ×ｐスイッチ、（Ｎ／ｍ）×（Ｍ×ｍ）スイッチ、およびｐ×ｍスイッチからなる３個の段を有する。ただし、ｍはＮの約数であり、ｐはｐ≧２ｍ−１を満たす整数である。各段は２レベルの木からなり、全体構成は、（１）入力段、中央段および出力段として構成される１×２または２×１スイッチング素子によって形成される６レベルの木を有する。ただし、（２）それぞれの偶数レベルの木は、それぞれの木がその木の根にある１×２素子によって形成される１個の入力ポートを有するとともに木の葉に対応する出力１×２素子によって形成される複数の出力ポートを有するように、１×２素子によって形成され、（３）それぞれの奇数レベルの木は、それぞれの木が反転され、根に対応する１個の出力ポートと葉に対応する複数の入力ポートとを有する。入力段は、第１レベルおよび第２レベルの二分木を有するｍ×ｐスイッチからなり、第１レベルのそれぞれの木は、その入力ポートがＮ個の入口のうちの相異なる入口に接続され、それぞれの出力ポートが第２レベルの木の相異なる木に接続され、第２レベルの木の各出力ポートは、中央段の相異なる木に接続される。中央段は、第３レベルおよび第４レベルの二分木を有する（Ｎ／ｍ）×（Ｍ×ｍ）スイッチからなり、第３レベルのそれぞれの木は、それぞれの出力ポートが第４レベルの木の相異なる木に接続され、第４レベルの木の各出力ポートは、出力段の相異なる木に接続される。出力段は、第５レベルおよび第６レベルの二分木を有するｐ×ｍスイッチからなり、第５レベルのそれぞれの木は、それぞれの出力ポートが第６レベルの木の相異なる木に接続され、第６レベルの木の各出力ポートは、Ｎ個の出口の相異なる出口に接続される。
【０００７】
上記の構成の重要な特徴は、引き続く段どうしが、結合部の両側の木の根どうしを直接接続することによって、互いに結合されることである。その結果、結合部付近の１×２および２×１素子を少数の２×２素子で置き換えることによって、深さおよび素子数を低減することができる。
【０００８】
【発明の実施の形態】
本発明の装置によれば、大きいＮに適した、拡張Ｎ×Ｎ光クロスコネクトは、良好な効率（小さい素子数）を示し、小さい値の深さ（低損失）およびクロストークで実現される。古典的クロスバスイッチ構成と比べて、深さおよびクロストークを実質的に増大させることなく、幅および素子数はいずれも実質的に低減される。最も簡単な場合、本発明の構成は、各段が２レベルの１×２および２×１スイッチング素子の二分木からなる３個の段を使用することによって実現される。この構成の重要な特徴は、引き続く段どうしが、結合部の両側の木の根どうしを直接接続することによって、互いに結合されることである。その結果、結合部付近の１×２および２×１素子を少数の２×２素子で置き換えることによって、全深さを実質的に低減することができる。他方、この技術は、段間のリンク数を増大させるため、主として、深さ（損失）に対して厳しい要件が課されるときに有用である。すべての場合において、この新規な構成は、古典的クロスバ構成の場合と同様にクロストークおよび深さの値が小さいことによって特徴づけられる。具体的には、クロストークは２次であり、各出力ポートに送信されるのは実質的に高々３成分である。
【０００９】
図１は、Clos構成を用いて実現されるＮ×Ｎクロスコネクトスイッチのブロック図である。中央（すなわち第２）段１０２の構成ブロックは、ｎ＝Ｎ／ｍとしたｎ×ｎスイッチであり、入力（すなわち第１）段１０１および出力（すなわち第３）段１０３ではそれぞれ、ｍ×（２ｍ−１）スイッチおよび（２ｍ−１）×ｍスイッチが用いられる。ｍ＝２の場合に図２に示すように、各段１０１〜１０３の構成ブロックは、二分木のクロスバ構成を使用することによって構成される。例えば、第１段のブロック２０１は、入力Ｉ１およびＩ２のそれぞれについて個別の入力二分木を有する第１レベル２０２と、出力Ｏ１、Ｏ２、およびＯ３のそれぞれについて個別の出力二分木を有する第２レベル２０３とを有する。入力Ｉ１二分木は、１×２素子１および２を有し、入力Ｉ２二分木は、１×２素子３および４を有する。出力Ｏ１木は２×１素子５を有し、出力Ｏ２木は２×１素子６を有し、出力Ｏ３木は２×１素子７を有する。第２段１０２は、第１レベル２０４および第２レベル２０５を有する。第３段（図示せず）も同様である。このように、図１のＮ×Ｎクロスコネクトスイッチは、全部で６レベルの二分木を用いて実現され、第１、第２および第３の各段が、２レベルの二分木を有する。これらの２個のレベルのうち第１レベルは１×２素子（例えば、図２の２０２、２０４）から形成され、第２レベルは２×１素子（例えば、図２の２０３および２０５）から形成される。次に、２個の段の結合部２０６において、対応する素子どうしを接続して、引き続く段を結合する。これは図２に示されており、結合部２０６において、第１段１０１の２×１素子の列が、第２段１０２の対応する１×２素子と対にされている。結合部２０６に沿って、２×１素子と１×２素子の対のそれぞれは、図３に示すような２×２素子の単一の列を得るように、単一の２×２素子（例えば２０７）で置き換えられている。図３には示していないが、同じ手続きが、図１のＮ×Ｎスイッチの第２（中央）段１０２と第３（出力）段１０３の間の結合部でも繰り返される。結合部がこのようにして接続されると、結果として得られるＮ×Ｎスイッチは、実質的にクロストークに影響を及ぼすことなく、全深さ（損失）が２だけ減少する。しばしば、最小の導波路交差数でプレーナウェハ上に集積形態で各構成ブロックを実現したい場合がある。その場合、入力段１０１および出力段１０３の最適な構成は、後述のようなさまざまな木を適当に配置することによって得られる。最後に、全素子数を最小にする入力および出力スイッチ（図１の１０４および１０５）の最適サイズも決定する。最終結果は、次の性質を有するＮ×Ｎスイッチ構成である。第１に、素子数および幅は、古典的クロスバ構成のものよりも実質的に小さい。実際、これらの値は、完全拡張ノンブロッキングスイッチの場合でも、最小値より実質的に大きくはない。第２に、クロストークおよび深さは、クロスバ構成のものにかなり近い。第３に、幅および素子数を実質的に増大させることなくクロストークおよび深さをさらに低減することができないという意味で、この結果は最適である。
【００１０】
上記の例では最も簡単な場合ｍ＝２を考察したが、より大きいｍの場合も同じ結果が得られる。クロスバ構成を使用することによってそれぞれの構成ブロックを実現し、６レベルの二分木を得る。図４に、Ｎ＝３２、ｍ＝４の場合について、スイッチ構成の第１段の構成ブロック３０１および第２段の構成ブロック３０２を示す。第１および第２レベルは第１段を形成し、これらはそれぞれ１×（２ｍ−１）木およびｍ×１木からなる。第３および第４レベルは第２段を形成し、これらは１×ｎ木およびｎ×１木からなる。同様に、最終段は、単に第１段の鏡像である。注意すべき点であるが、第１段と第２段の間の各コネクションは、結合部３０５の両側に位置する２個の木の根どうしを直接接続するリンク３０４によって実現されている。こうして、図４に示されるように、それぞれのｍ×１木は、１つの１×ｎ木と、相異なるリンク３０４を通じて接続される。なお、第１段のブロック３０１の第７（最後）のｍ×１木は、リンク３０６を通じて、第２段の第７ブロック（図示せず）の第１の１×ｎ木に接続される。また、中央段の第１ブロック３０２の第８の１×ｎ木は、リンク３０７を通じて、第１段の第８ブロック（図示せず）の第１のｍ×１木に接続されることになる。この理由は、この例示的なスイッチ構成ではＮ＝３２およびｍ＝４であるため、第１段はＮ／ｍ（すなわち８）個のブロックを有し、各ブロックが２ｍ−１すなわち７個の出力を有し、一方、第２段は２ｍ−１（すなわち７）個のブロックを有し、各ブロックがＮ／ｍすなわち８個の入力を有するためである。
【００１１】
なお、図４において、ｍ×１木は、１×ｎ木の対応する対になる部分とともに、対称ｍ×ｍ構成を形成する。この構成は、１つの信号しか通らないため、ｍ＝２，３，４，８およびｎ＝Ｎ／ｍ＝４，６，８，１６の場合について図５および図６に示すように、等価な２×２素子のｍ×ｍ構成でそれを置き換えることによって、その深さを実質的に低減することができる。図６を参照すると、この新規な構成はベースライン構成といい、それぞれｍ／２個の素子のｌｏｇ（ｍ）個の列からなる。したがって、深さは、この新規な構成によって、２ｌｏｇ（ｍ）からｌｏｇ（ｍ）に低減され、素子数は２（ｍ−１）から（ｍ／２）ｌｏｇ（ｍ）へと変わる。ただし、深さは、信号がスイッチ構成の入力から出力までに通らなければならないスイッチ素子の数として定義される。損失（深さ）に対して厳しい要件が課される場合には、この新規な構成は明らかに有利である。他方、この構成では２つの段の間の相互接続数をｍ倍に増大させているため、この技術は、全損失が重要でない場合には有利とはならない可能性がある。なお、上記では、ｍ＞２の場合について、上記の技術によって、ｍ×ｍ構成全体を同じサイズのベースライン構成で置き換えている。明らかに、より小さいベースライン構成を使用することによって、ｍ×ｍ構成の中央部分のみを変更するようにすれば、深さの低減幅は小さくなり、必要な相互接続数の増大も少なくなる。例えば、ｍ＝４の場合に、構成３１３の変わりに単に２×２構成３１１を使用することが可能であり、その場合、相互接続数の増大をあまり大きくしすぎずに、深さすなわち損失の少量の低減が得られる。こうして、スイッチのサイズと、深さおよび相互接続数の相対的重要性とに依存して、ベースライン構成として、さまざまなサイズを使用可能である。上記と同じ考察は、最後の２段の結合部、すなわち、スイッチ構成の第２段と第３段の間にも当てはまる。
【００１２】
なお、ここで考察している構成は完全拡張(fully dilated)型である。すなわち、どの１×２、２×１、２×２スイッチング素子にも複数の信号は存在しない。この条件がない場合、２個の信号が通る２×２素子は、それぞれの信号に、素子消光比によって決まる大きさＸの、少量のクロストーク成分を加えることになる。他方、本実施例の場合、各素子は、高々１つの意図した信号しか通らない結果、それぞれのクロストーク成分は、Ｘに関して２次以上となる。
【００１３】
［１．クロスバ構成］
最も簡単な場合、Ｎ＝２の従来技術の対称クロスバ構成は、図７に示すように４個の素子を有する。図７（あるいは本願のその他の図面）の各スイッチ素子は、その主要な状態のうちの１つ、すなわち、バー３２１またはクロス３２２に設定されることが可能である。なお、図７（あるいは本願のその他の図面）に示した１×２および２×１素子のそれぞれの状態は、それに入力される制御信号Ｃによって個別に制御される。図８に、Ｍ＞Ｎとして、より大きい非対称Ｎ×Ｍクロスバ構成を構築するための一般化構成を示す。図８の構成は、Ｎ＝Ｍと選ぶことによって、より大きい対称Ｎ×Ｎクロスバ構成のためにも使用可能である。具体的には、Ｎ＝４の場合に図９の構成が得られる。この構成は、単に、図１０の３次元表示によって示されるような２セットの二分木からなる。同様の構成が、非対称の場合Ｎ×Ｍに得られる。その場合、全素子数は２ＮＭ−Ｎ−Ｍであり、全深さはｌｏｇ（Ｎ）＋ｌｏｇ（Ｍ）である（各項は整数に切り上げる）。上記の構成は、以下で説明するように、それらの深さが最小であり、それらのクロストークが低いため、魅力的である。他方、大きいＮ＝Ｍの場合に、素子数が大きくなるという好ましくない点がある。その場合、図１に示したようなClos構成を使用することによって、大きいＮの場合に素子数を低減しなければならない。
【００１４】
この構成の各構成ブロックは、図１０に例示するような二分木のクロスバ構成を使用することによって実現することができる。具体的には、入力段にこの構成を使用することによって、それぞれのｍ×（２ｍ−１）入力スイッチは、全部でＱ＝２ｍ（２ｍ−１）−３ｍ＋１個の素子と、全深さ２ｌｏｇ（ｍ）＋１とを必要とすることがわかる。同じ結果は、出力段のそれぞれの（２ｍ−１）×ｍスイッチにも成り立つ。しばしば、ウェハ上に集積形態で各スイッチを実現したい場合がある。その場合、最小の導波路交差数でｍ×（２ｍ−１）および（２ｍ−１）×ｍスイッチを実現して、集積形態でのそれらの製造を簡単化することが重要である。本発明の発明者は、この条件は、ｍ＝２の場合、図１１の２×３構成によって実現されることを発見した。この構成は、７個の素子を有するが、１個の導波路交差６１１しか有しない。さらに、非対称スイッチ（図１１）および対称スイッチ（図９）の組合せを使用することによって、より大きいｍのスイッチを実現することができる。
【００１５】
［２．一般化Clos構成］
図１のClos構成は、中央段に（Ｎ／ｍ）×（Ｎ／ｍ）ブロックを必要とし、他の２つの段に（２ｍ−１）×ｍブロックを必要とする。したがって、それぞれの（２ｍ−１）×ｍブロックの素子数をＱとすると、次の漸化式が得られる。
ＰＮ＝（２ｍ−１）ＰＮ／ｍ＋２（Ｎ／ｍ）Ｑ    （１）
【００１６】
この構成は対称であるため、出力段は入力段の鏡像であり、入力段についてのみ考えればよい。各構成ブロックとして二分木のクロスバ構成を使用することによって、ＰＮ＝２（Ｎ／ｍ）（（Ｎ／ｍ）−１）、Ｑ＝２ｍ（２ｍ−１）−３ｍ＋１がわかり、次式が得られる。
【数１】
0003875529.tif 000002
これらはそれぞれ、全体構成に対する素子数および深さを与える。
【００１７】
次に、３つの段を互いに結合して、１×２または２×１スイッチング素子によって形成される６レベルの木を得る。図４を参照すると、第１および第２レベルは第１段３０１を形成し、これらはそれぞれ１×（２ｍ−１）木およびｍ×１木からなる。第３および第４レベルは第２段３０２を形成し、これらは、ｎ＝Ｎ／ｍとして、１×ｎ木およびｎ×１木からなる。同様に、最終段は、単に第１段の鏡像である。すでに指摘したように、この構成の重要な性質は、第１段と第２段が、結合部３０５の両側の木の根どうしを直接接続することによって互いに結合されることである。こうして、結合部３０５で互いに接続される木の対のそれぞれは、レベル２のｍ×１出力木３０８をレベル３の１×ｎ入力木３０９の最初の１×ｍ部分と組み合わせたものからなる対称ｍ×ｍ構成を形成する。この構成は、１つの信号しか通らないため、図６に示したように、等価な２×２素子のｍ×ｍ構成を使用することによって、その深さを低減することができる。この新規な構成はベースライン構成という。これがもとの構成と等価であるのは、２×２素子の設定を適当に選択することによって、入力信号を任意の出力ポートに転送することができるからである。その主要な利点は、その深さが最小であることである。実際、もとの構成と比較して、深さは２ｌｏｇ（ｍ）からｌｏｇ（ｍ）に低減され、素子数は２（ｍ−１）から（ｍ／２）ｌｏｇ（ｍ）へと変わる。損失（深さ）に対して厳しい要件が課される場合には、この新規な構成は明らかに有利である。他方、この構成では２つの段の間の相互接続数をｍ倍に増大させている。例えば、ｍ＝２の場合、図２の段１０１の１つの構成ブロックからのそれぞれのコネクション２１０は、図３に示したように、２個のコネクション２１１によって置き換えられる。したがって、この技術は、全損失が重要でない場合には有利とはならない可能性がある。同じ考察は、最後の２段の結合部にも当てはまる。上記の技術を使用することによる最終結果として、構成全体に対する素子数および深さは次の値まで低減される。
【数２】
0003875529.tif 000003
また、深さＤＮは、拡大構成に対する最小値２ｌｏｇ（Ｎ）に近い。次に、適当にｍを選択することによって素子数を最小にすると、Ｎ＝６４，１２８に対して次の値を得る。
ｍ＝４，８に対して、ＰＮ＝４３５２，１３１８４，  ＤＮ＝１４，１６
こうして、素子数は、図９、図１０のように２（Ｎ２−Ｎ）個の素子の単一のクロスバ構成を使用することによって要求される値８０６４、３２５１２と比較して、実質的に低減される。これらの新しい値は、最小値にかなり近く、これらは、完全拡大構成の場合の３６００、１１０００に近いことを示すことができる。深さおよびクロストークもまた最小値に近い。制御アルゴリズムを最適化することによって、各ブロックが、実質的に、（各信号に対して）２次の１つのクロストーク成分の寄与をすることを示すことができる。
【００１８】
次に、本発明の構成を以下のように一般化することができる。Ｎ×Ｎクロスバ構成は、Ｎ＝Ｍの場合の図８に従って、４個の（Ｎ／２）×（Ｎ／２）中央ブロックを有する中央ユニット６０１と、入力二分木６０２および出力二分木６０３とを組み合わせたものからなる構成に分解することができる。明らかに、同様の分解は、中央ユニット６０１の各ブロックについても実行することが可能であり、この分解をＮ×Ｎ構成に反復適用すると、ｓ回の適用後、ｒ＝２ｓとして、（Ｎ／ｒ）×（Ｎ／ｒ）ブロックに接続された入力および出力二分木からなる中央段構成が得られることを確かめることができる。図１３に示すように、この手続きは、（Ｎ／ｍ）×（Ｎ／ｍ）構成に適用することも可能であり、その場合、ｒ＝ｍに対して、（Ｎ／ｍ２）×（Ｎ／ｍ２）ブロックの構成が得られる。この手続きは明らかに、図１のそれぞれの中央ブロック１０６にも適用される。なお、中央ブロック１０６は、それぞれ１×ｍ木およびｍ×１木からなる入力段１１０１および出力段１１０２と、全部でｍ２個の中央ブロックを含む中央段１１０３とに分解される。次に、中央ブロック１０６のそれぞれの１×ｍ木１１０１を、入力段１０１の第２木レベルの対応するｍ×１木１１０４と組み合わせて、対称ｍ×ｍ構成を形成するようにする。同様に、同じ手続きを、中央ブロック出力のそれぞれのｍ×１木１１０２と、出力段１０３の第２木レベルの対応する１×ｍ木１１０５とに適用して、対称ｍ×ｍ構成を形成するようにする。例えばｍ＝４の場合、１×ｍ木は１×４木であり、ｍ×１木は４×１木であり、図５の３１３によって示されるように、１×４木と４×１木を組み合わせると４×４素子が得られる。最終結果は、図１４のＮ×Ｎ構成である。なお、入力１２０１、第１段１２０２と第２段１２０３の間、第２段１２０３と第３段１２０４の間、および、出力１２０５に対して、すべてのコネクションが図示されているわけではない。一般化した場合、第１段はｍ×ｍスイッチを用いて構成され、第２段は（Ｎ／ｍ２）×（Ｎ／ｍ２）ブロックを用いて構成され、出力段はｍ×ｍスイッチを用いて構成される。図１４の構成は明らかにブロッキング型である。それぞれのｍ×ｍスイッチは１つのパスしかサポートすることができないからである。他方、この構成の１つの性質として、入力段のそれぞれのｍ×ｍスイッチは、出力段のそれぞれのｍ×ｍスイッチと、１つの特定の（Ｎ／ｍ２）×（Ｎ／ｍ２）ブロックを介して接続されることができる。この性質のため、このＮ×Ｎ構成を図１５に示すようにｐ≧２ｍ−１個組み合わせることによって、ノンブロッキングＮ×Ｎスイッチが得られる。最終的な構成は、ｐ個の中央レイヤ１３０１を、１×ｐおよびｐ×１二分木の入力段１３０２および出力段１３０３と組み合わせたものからなる。われわれは、この構成を導出する際に、図１の各構成ブロックがクロスバ構成を用いて実現されることを仮定した。しかし、この条件は、図１４および図１５では必ずしも満たされる必要はない。具体的には、それぞれの（Ｎ／ｍ２）×（Ｎ／ｍ２）ブロックは、必ずしもクロスバ構成である必要はない。さらに、それぞれのｍ×ｍスイッチは、（図５および図６に示したように）単一のリンクで２個の木どう��をつないだ２個の木の組合せを使用することによって、実現される必要はない。具体的には、リンク数を増やすことによって、最小の深さが、２×２素子のベースライン構成を使用することにより得られる。さらに一般的には、上記の２つの設計の変わりに、それぞれのｍ×ｍ構成に中間設計を使用することが可能である。上記のＮ×Ｎ構成の重要な共通の特徴は、損失（深さ）およびクロストークの低い値が、図１２の古典的クロスバ構成と比べて、実質的に少ない素子数で実現されることである。
【００１９】
なお、図１４のそれぞれのｍ×ｍブロックが、２×１素子のｍ×１二分木が１×２素子の１×ｍ二分木に接続されたものからなり、それぞれの（Ｎ／ｍ２）×（Ｎ／ｍ２）スイッチが１×２、２×１素子の二分木のクロスバ構成であるという特殊な場合、図１５の全体構成は、各構成ブロックとして二分木のクロスバ構成を使用することによって図１から得られる構成とちょうど等価である。したがってこの場合、この構成は、すでに指摘したように、実質的に、全部で６レベルの二分木を有する。
【００２０】
ここまでは、図１５における２ｍ−１個のレイヤを仮定した。これは、図１５の構成が広い意味でノンブロッキングであるために必要な最小のレイヤ数であることを示すことができるからである。しかし、一般に冗長性のために数ｐを大きくして信頼性を高めるのが好ましいことがある。すでに指摘したように、この構成がノンブロッキングであるためには、図１５のそれぞれの（Ｎ／ｍ２）×（Ｎ／ｍ２）スイッチがノンブロッキングでなければならない。図８を仮定して導出された上記の構成の利点は、この構成が、ｐ個の同一のレイヤを含むモジュール的構成であることである。
【００２１】
このセクションの最後にあたり、１つの例を挙げる。上記のＮ×Ｎ構成において、われわれは、それぞれのｍ×ｍスイッチで２×２素子を使用することによって深さを最小にした。しかし、この技術は、図２および図３からわかるように、引き続く段の間のリンク数を増大させる（ｍ＝２の場合、２倍にする）。以下の例では、Ｎが大きいと仮定し、段間のファイバコネクション数を最小にしたいものとする。そのため、ここでは上記の技術を使用しない。また、中央ブロックの数をｐ＝２ｍ−１からｐ＝２ｍに増大させて、２個のポート間の各コネクションについて少なくとも２個の代替パスが常に利用可能であることを保証し、冗長性を増大させる。すると、Ｎ＝１２８およびｍ＝８の場合、この構成では、３２個の８×１６入力スイッチに、１６個の１６×１６中央スイッチが続く。素子の総数は、前に必要とされたのは１３６６４であるのに対して、この場合は１５１０４である。中央段の両側の１６×１６ファイバコネクタの総数は１６である。全深さは２２であり、これは、列あたりの損失が０．２ｄＢより小さいと仮定すると、損失が５ｄＢより小さいことに対応する。追加損失が複数のコネクションによって引き起こされる。各スイッチは１個のコネクションを必要とする。入力および出力ファイバコネクションを含めることによって、全部で７個のコネクションを得る。この場合、コネクションあたりの損失が０．５ｄＢより小さいと仮定すると、全損失は８．５ｄＢより小さい。
【００２２】
次に説明する簡単なアルゴリズムを使用することによって、クロストーク成分（最悪の場合に１つの特定の出力ポートについて、２次）の総数は、クロスバ構成によって生じる１ではなく３となる。上記の例では、深さは、２ｌｏｇ（Ｎ）ではなく２ｌｏｇ（Ｎ）＋ｌｏｇ（ｍ）＋１であり、幅は、Ｎ２ではなく（（２ｍ−１）／ｍ２）Ｎ２である。深さは、図１のＤで示したように、前から後ろまで、すなわち、入口から出口までのスイッチング素子の列の数である。幅は、中央段について上から下までのスイッチング素子の数であり、図２のＷで示されている。
【００２３】
すでに指摘したように、最小の導波路交差数でｍ×（２ｍ−１）スイッチを構成するのが好ましいことがある。この目的のためには、図１６の構成を使用すると都合がよい。この構成を再帰的に使用することによって、ｍ×（２ｍ−１）構成は、対称ブロックと非対称２×３ブロックの組合せとして実現することができる。それぞれの場合に、図７の２×２構成ブロック、図１１の２×３構成ブロック、および、図９の４×４構成ブロックの組合せを使用することによって、導波路交差数は最小になる。
【００２４】
［クロストーク］
図１２に、例示的な従来技術の８×８クロスバ構成を示す。ただし、入力Ｉ１および出力Ｏ３のみが示されているが、他の入力および出力も同様に構成される。一般化されたＮ×Ｎクロスバ構成は、正方配列のマトリクス１００１として、Ｎ行Ｎ列を有する。ここで、図１２のクロスバ構成におけるクロストークを最小にする。この構成は完全拡張型であるため、それぞれのクロストークパスは、透過係数がほぼ０である少なくとも２個のブロッキング素子を有する。各クロストーク成分の「次数」はブロッキング素子の数によって決定されるため、結果として、この次数は少なくとも２である。具体的には、Ｎ＝２の場合、図１２の構成は、図７に示したものに帰着する。この構成は、それぞれの出力ポートごとに１個のクロストーク成分しかないことによって特徴づけられる。同じ結果が、以下に示す簡単なアルゴリズムを使用することによって、図９のＮ＝４の場合に得られる。さらに一般的に、Ｎが大きい場合、１つの特定のポートが次数２のクロストーク成分を受け取る確率は漸近的に０になることが示される。上記の構成は深さが最小であることも特徴としているため、上記の性質により、これは多くのアプリケーションにとって最適な構成である。
【００２５】
Ｎ×Ｎクロスバ構成（図１２のタイプの）は、中央面でＮ２個の点の正方配列を定める全部でＮ２個のパスによって特徴づけられる。各行は特定の入力ポートに対応し、各列は特定の出力ポートに対応する。すべての入力信号がアクティブである場合、この構成は、Ｎ個のアクティブパスおよびＮ２−Ｎ個のアイドル（空き）パスによって厳密に特徴づけられる。各アイドルパスがクロストーク成分に寄与する。そのパスは、アクティブパスの特定の素子から、異なるアクティブパスの特定の素子に進む。伝送はアイドルパスの両端でブロッキングされるため、クロストークの次数は少なくとも２である。次数は、ここでは、アイドルパスに対するゼロ伝送によって近似的に特徴づけられるブロッキング素子の総数として定義される。なお、各出力ポートはちょうどＮ−１個のクロストーク成分を受け取り、この各成分は、特定の入力信号および特定のアイドルパスによって生成される。しかし、一部のアイドルパスは３個以上の素子を含むため、これらのうちの一部は次数が２より高いと期待される。実際、以下で示すように、簡単なアルゴリズムを使用することによって、上記のＮ−１個の成分のうちの高々１個が次数２となる。
【００２６】
なお、２個だけの素子を有するすべてのアイドルパスは必然的に次数２である。これらをαで表す。ここでは、それ以外のアイドルパスのみに関心があり、それらをγで表す。われわれの目標は、これらのうちのできるだけ多くを、少なくとも１つの中間素子でブロッキングすることによって、２より高い次数にすることである。なお、中央面に隣接する素子は、２×２ブロックをなして４個ずつのグループとして配列される。また、この２×２ブロックに隣接する素子を含めることによって、図９の４×４ブロックが得られる。アルゴリズムは、これらのブロックのみに関わる。
【００２７】
まず、２×２スイッチからなる中央段を考える。各スイッチは、図７および図１２のように４個の素子および４個のパスからなる。２個の素子が中央面の一方の側にあり、他の２個の素子が他方の側にある。したがって、４個のパスは、この平面上に４点の配列を形成する。ここで、両方の入力ともアイドルである場合、それぞれのパスを、４個の素子のうちの１つでブロッキングする。これは、ここでの目的のためには等価な２つの方法で行うことができる。他の場合、少なくとも一方の入力パスＩ１、Ｉ２がアクティブである場合には、スイッチは、その主要な状態（バーまたはクロス）のうちの一方に設定される。その場合、２個のパスがブロッキングされ、他の２個のパスはブロッキングされない。この場合において、両方のパスがアクティブである場合、結果は、次数２のアイドルパスが２個となり、これはαで表される。他方、一方の入力のみがアクティブである場合、３個のアイドルパスが得られる。これらのうちの２個がブロッキングされ、これらは次数が２より高い一方、残りの１個のパスはアイドルであるがブロッキングされず、これはγで表される。ここで、αまたはγのいずれかであるパスの総数は、アクティブパスの数Ｎにちょうど等しい。したがって、次数２のパスの総数はＮを超えない。また、上記のパスα、γは、中央面における各行がそれらのうちの１つのみを含み、各列についても同様のことが成り立つという重要な性質を有することを確かめることができる。したがって、Ｎ個のパスは互いに素(disjoint)である。各入力信号はそれらのうちの１つに寄与し、各出力ポートはそれらのうちの１つを受け取る。
【００２８】
次に、パスγを考える。その次数はまだ求められていない。このパスは、１個の特定の４×４ブロックを通り、その４×４ブロックの入力および出力素子を含む。このパスの次数が２より大きいためには、少なくとも５個の素子を含まなければならない。この条件が満たされる場合、上記の素子のうちの１つは中間アイドル素子であり、パスをこの素子でブロッキングすることによって、次数は少なくとも３となる。パスγはすべて互いに素であるため、この手続きは、それらのすべてに衝突なしに適用可能であり、最終結果として、４個より多くの素子を有するすべてのパスγの次数は２より大きくなる。なお、Ｎ＝４の場合、すべてのアイドルパスは高々４個の素子しか含まない。この場合、γパスのいずれもブロッキングされることは不可能であり、次数２のパスの数はちょうどＮとなる。他方、Ｎが大きい場合、１つの特定の出力ポートが次数２のクロストーク成分を受け取る確率は次式で与えられることがわかる。
【数３】
0003875529.tif 000004
ここで、第１項は、問題となっている出力信号によって使用される特定の２×２ブロックを別の信号が通る確率１／（Ｎ−１）である。
【００２９】
重要な結論は、古典的クロスバ構成の場合、クロストークはＮとは近似的に無関係であることである。これはすべて、１次までの近似では、中央ブロックによって生成されるため、これらのブロックに必要とされるのは大きい消光比のみである。
【００３０】
［付録］
文献
[1] Alferness, R. C., "Guided-wave Devices for Optical Communications", IEEE J. Quantum Electron., Vol.QE-17, pp.946-957, 1981.
[2] Padmanabhan, K., and Netravali, A., "Dilated Networks for Photonic Switching", IEEE Transactions on Communications, Vol.COM-35, No.12, pp.1357-1365, December 1987.
[3] Ramaswami, R. and Sivarajan, K. N., "Optical Networks: A Practical Perspective", San Francisco, CA; Morgan Kaufmann, 1998.
[4] Benes, V. E. and Kurshan, R. P., "Wide-Sense Nonblocking Network Made of Square Switches", Electronics Letters, Vol.17, No.19, p.697, September 1981.
[5] Spanke, R. A., "Architectures for Guided-wave Optical Space Switching Systems", IEEE Communications Magazine, 25(5), pp.42-48, May 1987.
[6] Nishi, T., Yamamoto, T., and Kuroyanagi, S., "A Polarization-Controlled Free-Space Photonic Switch Based on a PI-Loss Switch", IEEE Photon. Technol. Lett., Vol.6, No.9, pp.1104-1106, September 1993.
[7] Kondo, M., Takado, N., Komatsu, K., and Ohta, Y., "32 Switch Elements Integrated Low Crosstalk LiNbO3 4x4 Optical Matrix Switch", IOOC-ECOC 85, Venice, pp.361-364, 1985.
[8] Goh, T., Himeno, A., Okuno, M., Takahashi, H., and Hattori, K., "High-Extinction Ratio and Low Loss Silica-Based 8x8 Thermooptic Matrix Switch", IEEE Photon. Technol. Lett., Vol.10, No.3, pp.358-360, March 1998.
[9] Hamamoto, H., Anan, T., Komatsu, K., Sugimoto, M., and Mito, I., "First 8x8 Semiconductor Optical Matrix Switches Using GaAs/AlGaAs Electro-optic Guided-wave Directional Couplers", Electron. Lett., vol.28, pp.441-443, 1992.
[10] Granestrand, P., Lagerstrom, B., Svensson, P., Olofsson, H., Falk, J. E., and Stolz, B., "Pigtailed Tree-structured 8x8 LiNbO３ Switch Matrix with 112 Digital Optical Switches", IEEE Photon. Technol. Lett., Vol.6, pp.71-73, 1994.
[11] Murphy, E. J., Murphy, T. O., Ambrose, A. F., Irvin, R. W., Lee, B. H., Peng, P., Richards, G. W., and Yorinks, A., "16x16 Strictly Nonblocking Guided-wave Optical Switching Systems", J. Lightwave Technol., Vol.10, pp.810-812, 1998.
【００３１】
特許請求の範囲の発明の要件の後に括弧で記載した番号がある場合は、本発明の一実施例の対応関係を示すものであって、本発明の範囲を限定するものと解釈すべきではない。
【図面の簡単な説明】
【図１】  Clos構成を用いて実現されるＮ×Ｎクロスコネクトスイッチのブロック図である。中央段の構成ブロックは、ｎ＝Ｎ／ｍとしたｎ×ｎスイッチであり、他の２個の段の構成ブロックは、ｍ×（２ｍ−１）スイッチおよび（２ｍ−１）×ｍスイッチである。
【図２】２個の段の結合部において、第１段のそれぞれの２×１素子が第２段の１×２素子に接続されることを示す図である。
【図３】図２の２個の素子は、２個の段の間のリンク数を２倍にするという犠牲を払って、単一の２×２素子によって置き換えることができることを示す図である。
【図４】１個のリンクによって接続された２個のクロスバ構成の３次元表示図である。
【図５】例としてｍ＝２、３、および４の場合に、二分木の間の相互接続をどのようにして簡単なｍ×ｍ素子で置き換えることができるかを示す図である。
【図６】ｍ＝８、Ｎ／ｍ＝１６の場合に、第２レベルと第３レベルの２個の木を互いに結合することによって得られる構成を示す図である。この構成の第１の部分は、２×２素子の等価ベースライン構成によって置き換えることが可能な、２個の木の対称ｍ×ｍ構成である。
【図７】従来技術の２×２クロスバ構成を示す図である。
【図８】入力および出力の１×２素子および２×１素子と結合した、４個の中央ブロックからなるＮ×Ｍクロスバ構成の例示的な一般化表示図である。
【図９】Ｎ＝４の場合の例示的なＮ×Ｎクロスバ構成を示す図である。
【図１０】図９の４×４クロスバ構成の３次元表示図である。
【図１１】導波路交差が１つしかない、ウェハ上の集積形態での実現に適した、最適化された２×３クロスバ構成を示す図である。
【図１２】古典的クロスバ構成のブロック図である。
【図１３】二分木の入力段と出力段の間に接続された、（Ｎ／ｍ２）×（Ｎ／ｍ２）ブロックの中央段からなる、ノンブロッキング（Ｎ／ｍ）×（Ｎ／ｍ）構成を示す図である。
【図１４】ｍ×ｍスイッチの入力段と出力段の間に接続された、（Ｎ／ｍ２）×（Ｎ／ｍ２）ブロックの中央段からなる、ブロッキングＮ×Ｎ構成を示す図である。
【図１５】それぞれのレイヤが図１４のブロッキング構成を用いてそれぞれ実現されるｐ個のレイヤを用いて実現される、ノンブロッキングＮ×Ｎ構成を示す図である。
【図１６】より小さい構成ブロックを用いたｍ×（２ｍ−１）ユニットのクロスバ構成を示す図である。
【図１７】ｍ＝４の場合に、図１６の構成を再帰的に使用することによって、ｍ×（２ｍ−１）構成が対称ｍ×ｍブロックと非対称（ｍ／２）×（ｍ−１）ブロックの組合せとして実現されることを例示する図である。この場合、図１１の構成を用いて、導波路交差は最小となる。
【図１８】ｍ＝８の場合に、図１６の構成を再帰的に使用することによって、ｍ×（２ｍ−１）構成が対称ｍ×ｍブロックと非対称（ｍ／２）×（ｍ−１）ブロックの組合せとして実現されることを例示する図である。この場合、図１１の構成を用いて、導波路交差は最小となる。
【符号の説明】
１０１  入力（第１）段
１０２  中央（第２）段
１０３  出力（第３）段
１０４  入力スイッチ
１０５  出力スイッチ
１０６  中央ブロック
２０１  第１段のブロック
２０２，２０４  第１レベル
２０３，２０５  第２レベル
２０６  結合部
２０７  ２×２素子
２１０，２１１  コネクション
３０１  第１段
３０２  第２段
３０４，３０６，３０７  リンク
３０５  結合部
３０８  ｍ×１出力木
３０９  １×ｎ入力木
３２１  バー状態
３２２  クロス状態
６０１  中央ユニット
６０２  入力二分木
６０３  出力二分木
６１１  導波路交差
１１０１  入力段
１１０２  出力段
１１０３  中央段
１１０４  ｍ×１木
１１０５  １×ｍ木
１２０１  入力
１２０２  第１段
１２０３  第２段
１２０４  第３段
１２０５  出力
１３０１  中央レイヤ
１３０２  入力段
１３０３  出力段
【図１】
0003875529.tif 000005
【図２】
0003875529.tif 000006
【図３】
0003875529.tif 000007
【図４】
0003875529.tif 000008
【図５】
0003875529.tif 000009
【図６】
0003875529.tif 000010
【図７】
0003875529.tif 000011
【図８】
0003875529.tif 000012
【図９】
0003875529.tif 000013
【図１０】
0003875529.tif 000014
【図１１】
0003875529.tif 000015
【図１２】
0003875529.tif 000016
【図１３】
0003875529.tif 000017
【図１４】
0003875529.tif 000018
【図１５】
0003875529.tif 000019
【図１６】
0003875529.tif 000020
【図１７】
0003875529.tif 000021
【図１８】
0003875529.tif 000022