(57)【特許請求の範囲】
【請求項１】
クロック信号が入力されているか否かを検出するクロック信号停止検出回路であって、
電圧を供給する電圧安定化回路と、
基準電圧を発生する基準電圧発生回路と、
前記クロック信号により、前記電圧安定化回路の出力電圧を昇圧する電圧変換手段と、
前記電圧変換手段の出力電圧と前記基準電圧発生回路の出力電圧を比較し、検出信号を出力する電圧比較手段とを有することを特徴とするクロック信号停止検出回路。
【請求項２】
クロック信号が入力されているか否かを検出するクロック信号停止検出回路であって、
電源電圧に依存しない一定の基準電圧を作成する基準電圧手段と、
前記基準電圧を使用して安定化された電圧を供給する電圧安定化手段と、
前記クロック信号により、前記電圧安定化手段の出力電圧を昇圧する電圧変換手段と、
前記基準電圧を入力として別の基準電圧を出力する基準電圧発生手段と、
前記電圧変換手段の出力電圧と前記基準電圧発生手段の出力電圧を比較し、検出信号を出力する電圧比較手段とを有することを特徴とするクロック信号停止検出回路。
【請求項３】
前記電圧変換手段が電圧変換手段の入力と出力の間に複数個のダイオードを入力から出力に向けて順方向に直列接続し、ダイオードとダイオードを接続する中間端子とクロック信号入力との間にコンデンサが接続されていることを特徴とする請求項１または２に記載のクロック信号停止検出回路。
【請求項４】
前記電圧変換手段が電圧変換手段の入力と出力の間に複数個のゲート電極とソース電極を短絡させてオフ状態に設定したＭＩＳトランジスタを入力から出力に向けてＭＩＳトランジスタの寄生ダイオード構造が順方向になるように直列接続し、ＭＩＳトランジスタとＭＩＳトランジスタを接続する中間端子とクロック信号入力との間にコンデンサが接続されていることを特徴とする請求項１または２に記載のクロック信号停止検出回路。
【請求項５】
前記電圧比較手段の出力に容量性素子と該容量性素子を充放電する抵抗素子とを有し、前記電圧比較手段の出力レベルが所与の期間以上継続した場合に、前記電圧比較手段の出力の変化を伝えるフィルタ回路が接続されていることを特徴とする請求項１乃至４のいずれかに記載のクロック信号停止検出回路。
【請求項６】
直列接続された複数のダイオードと、
第１段目の前記ダイオードに電圧を印加する電圧発生回路と、
前記ダイオード同士の接続点にそれぞれ一方の電極が接続される複数のコンデンサと、
隣り合う前記コンデンサの他方の電極に互いに逆相の被検出クロック信号を入力するために設けられたクロック入力端子と、
基準電圧を発生する基準電圧発生回路と、
前記基準電圧と、最終段の前記ダイオードから出力される電圧とを比較し、検出信号を出力する比較回路とを有することを特徴とするクロック信号停止検出回路。
【請求項７】
前記ダイオードは、ゲート端子とソース端子が接続されたＭＩＳトランジスタからなることを特徴とする請求項６に記載のクロック信号停止検出回路。
【請求項８】
請求項１及至７のいずれかに記載のクロック信号停止検出回路を含むことを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ構造の半導体集積回路において、クロック信号の有無を判別するクロック信号停止検出回路に関する。
【０００２】
【従来の技術】
従来、ＭＩＳ構造の半導体集積回路において発振回路等から出力されるクロック信号の有無を判別する回路、即ち発振回路が正常に発振動作しているか否かを検出する回路は、例えば図１０に示すような回路になっていた。クロック信号入力端子４に入力される信号とインバータ回路１９を介したクロック反転信号を使用して、最初にＭＩＳトランジスタ１７をオン状態、ＭＩＳトランジスタ１８をオフ状態にして電源３の電圧を充電用コンデンサ２０に充電させた後、ＭＩＳトランジスタ１７をオフ状態、ＭＩＳトランジスタ１８をオン状態にして平滑用コンデンサ７を充電していた。発振回路等が正常動作してクロック信号入力端子４にクロック信号が入力されていれば平滑用コンデンサ７の端子間電圧は、ほぼ電源電圧になっておりクロック停止検出信号出力端子１４には出力バッファ回路２１を介してハイレベルが出力される。発振回路が停止する等の事態が発生した場合は、ＭＩＳトランジスタ１７とＭＩＳトランジスタ１８によるスイッチング動作ができなくなるので平滑用コンデンサ７に電荷が充電されなくなり、平滑用コンデンサ７に蓄積された電荷は放電用抵抗８を介して放電されてクロック停止検出信号出力端子１４にはローレベルが出力される。従って、クロック信号が入力されている場合とクロック信号が入力されていない場合でクロック停止検出信号出力端子１４の出力位相が異なりクロック信号が入力されているか否かの判別をすることができる回路構成になっていた。
【０００３】
【発明が解決しようとする課題】
しかし、従来のクロック信号停止検出回路には次のような問題があることが判明した。検出すべきクロックの周波数が時計用ＩＣ等で使用される３２ｋＨｚのような数十ｋＨｚ程度の低いクロック周波数であればクロック信号停止検出動作は可能であるが、昨今のＣＰＵ等を使用したシステムでは検出すべきクロック周波数が例えば４０ＭＨｚというように数十ＭＨｚオーダーの高いクロック周波数を使用している場合は、充電用コンデンサ２０や平滑用コンデンサ７を充電するＭＩＳトランジスタ１７、１８のスイッチング動作の遅れやＭＩＳトランジスタ１７、１８のゲート電極を駆動するインバータ回路１９の立ち上がり時間や立ち下がり時間の遅れ等により、スイッチング動作が追随できず充電時間がしっかり確保できないなどの原因により、正常なクロック信号の停止検出動作ができない不具合が発生するという課題を有していた。
【０００４】
そこで、本発明ではこのような課題を解決するもので、その目的とするところは、数十ＭＨｚオーダーの高い周波数をクロック信号として使用したシステムで動作可能なクロック信号の停止の有無を判別するクロック信号停止検出回路を提供することにある。
【０００５】
【課題を解決するための手段】
（手段１）本発明のクロック信号停止検出回路は、クロック信号が入力されているか否かを検出するクロック信号停止検出回路であって、電圧を供給する電圧安定化回路と、基準電圧を発生する基準電圧発生回路と、前記クロック信号により、前記電圧安定化回路の出力電圧を昇圧する電圧変換手段と、前記電圧変換手段の出力電圧と前記基準電圧発生手段の出力電圧を比較する電圧比較手段とを有することを特徴とする。
【０００６】
（手段２）クロック信号が入力されているか否かを検出するクロック信号停止検出回路であって、電源電圧に依存しない一定の基準電圧を作成する基準電圧手段と、前記基準電圧を使用して安定化された電圧を供給する電圧安定化手段と、前記クロック信号により、前記電圧安定化手段の出力電圧を昇圧する電圧変換手段と、前記基準電圧を入力として別の基準電圧を出力する基準電圧発生手段と、前記電圧変換手段の出力電圧と前記基準電圧発生手段の出力電圧を比較する電圧比較手段とを有することを特徴とする。
【０００７】
（手段３）前記電圧変換手段が電圧変換手段の入力と出力の間に複数個のダイオードを入力から出力に向けて順方向に直列接続し、ダイオードとダイオードを接続する中間端子とクロック信号入力との間にコンデンサが接続されていることを特徴とする。
【０００８】
（手段４）前記電圧変換手段が電圧変換手段の入力と出力の間に複数個のゲート電極とソース電極を短絡させてオフ状態に設定したＭＩＳトランジスタを入力から出力に向けてＭＩＳトランジスタの寄生ダイオード構造が順方向になるように直列接続し、ＭＩＳトランジスタとＭＩＳトランジスタを接続する中間端子とクロック信号入力との間にコンデンサが接続されていることを特徴とする。
【０００９】
（手段５）前記電圧比較手段の出力に容量性素子と該容量性素子を充放電する抵抗素子とを有し、前記電圧比較手段の出力レベルが所与の期間以上継続した場合に、前記電圧比較手段の出力の変化を伝えるフィルタ回路が接続されていることを特徴とする。
【００１０】
（手段６）直列接続された複数のダイオードと、第１段目の前記ダイオードに電圧を印加する電圧発生回路と、前記ダイオード同士の接続点にそれぞれ一方の電極が接続される複数のコンデンサと、隣り合う前記コンデンサの他方の電極に互いに逆相の被検出クロック信号を入力するために設けられたクロック入力端子と、基準電圧を発生する基準電圧発生回路と、前記基準電圧と、最終段の前記ダイオードから出力される電圧とを比較し、検出信号を出力する比較回路とを有することを特徴とする
【００１１】
（手段７）前記ダイオードは、ゲート端子とソース端子が接続されたＭＩＳトランジスタからなることを特徴とする。
【００１２】
（手段８）本発明の半導体集積回路は、手段１及至７いずれかのクロック信号停止検出回路を含むことを特徴とする。
【００１３】
【作用】
本発明の上記の回路構成によれば、クロック信号が入力されている場合は、入力されるクロック信号とダイオードあるいはＭＩＳトランジスタの寄生構造のダイオードを利用して電圧変換手段にて昇圧動作をさせて昇圧された高いレベルの出力電圧が得られて電圧比較手段に入力されるのに対して、クロック信号が入力されてない場合は、電圧変換手段にて昇圧動作ができないので昇圧された時のような高いレベルの電圧が得られず低レベルの電圧が電圧比較手段に入力される回路構成になっている。従って、基準電圧発生手段の基準電圧値を昇圧された高いレベルの出力電圧値と昇圧されていない低レベルの電圧値の間の電圧値に設定することにより、電圧変換手段の出力電圧値の違いを電圧比較手段にて判別できるようにすることができるのでクロック信号の有無の判別をすることが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００１５】
図１は、本発明の第１の実施の形態を示す回路図である。１００は、電圧変換回路部、１、２は、ダイオード素子で半導体集積回路で実現する場合の構造の断面図を図６に示す。６０１がアノード電極端子、６０２がカソード電極端子である。３は電源、４は被検出クロック信号を入力するクロック信号入力端子、５が電圧安定化用コンデンサ、６がポンプアップ用コンデンサ、７が平滑用コンデンサ、８が放電用抵抗、９は基準電圧素子で、図３にＭＩＳトランジスタで構成した場合の実施例を示す。１０は電圧安定化回路で図３にＭＩＳトランジスタで構成した場合の実施例を示す。１１は基準電圧発生回路で図３にＭＩＳトランジスタで構成した場合の実施例を示す。１２は電圧比較回路で図４にＭＩＳトランジスタで構成した場合の実施例を示す。１３はフィルタ回路で図５に実施例を示す。
【００１６】
ダイオード素子１、２は電圧安定化回路１０と電圧比較回路１２との間に直列接続されており、ダイオード素子１、２の接続点とクロック信号入力端子４との間にはポンプアップ用コンデンサが接続されている。また、ダイオード素子１と電圧安定化回路１０との接続点とＧＮＤとの間には電圧安定化用コンデンサ５が、ダイオード素子２と電圧比較回路１２の一方の入力端子との接続点とＧＮＤとの間には平滑用コンデンサ７と、放電用抵抗８が接続されている。電圧比較回路の他方の接続端子には基準電圧発生回路から出力される基準電圧が入力されている。
【００１７】
次に、図１の実施の形態における動作を説明する。
【００１８】
電源３が印加された状態で、基準電圧９は接続点Ａに電源３の電圧値に依存しないある一定の電圧ＶＲが出力する。電圧安定化回路１０は、基準電圧９からの電圧ＶＲが入力されるとある係数倍された安定化出力電圧を接続点Ｂに出力する。係数をＫ１とすると安定化出力電圧値は、Ｋ１・ＶＲとなる。次に、安定化出力電圧Ｋ１・ＶＲを入力された電圧変換回路部１００は、クロック信号入力端子４にクロック信号が入力されている場合は昇圧回路動作をする。
【００１９】
入力されるクロック信号のハイレベルをＶＣＬ、ローレベルを０Ｖとした場合の昇圧動作を説明する。
【００２０】
まず、クロック信号入力端子４にローレベルが入力されるとダイオード１がオン状態になりポンプアップ用コンデンサ６に電荷が充電される。充電された電圧は、ダイオード１での電圧降下分をＶＦとすると（Ｋ１・ＶＲ−ＶＦ）になる。次に、クロック信号入力端子４にハイレベルが入力されるとポンプアップコンデンサ６のダイオード１、２に接続されている側の接続点Ｃの電圧がクロック信号の電圧振幅分（ＶＣＬ）電圧上昇してダイオード１がオフ状態、ダイオード２がオン状態になり平滑用コンデンサ７を充電する。クロックが継続して入力されている状態では上記電圧変換動作が繰り返されて平滑用コンデンサ７とダイオード２が接続されている接続点Ｄの電圧は、ダイオード２での電圧降下分もダイオード１の電圧降下分ＶＦと同じとすると（Ｋ１・ＶＲ＋ＶＣＬ−２・ＶＦ）となる。なお、平滑用コンデンサ７から放電用抵抗８を介しての放電経路は存在するが平滑用コンデンサ７への昇圧回路動作による充電量より十分に小さくなるように放電用抵抗８の抵抗値を設定すれば上記の昇圧動作中の電圧値（Ｋ１・ＶＲ＋ＶＣＬ−２・ＶＲ）は安定して保持できる。
【００２１】
一方、基準電圧９の出力ＶＲが入力された基準電圧発生回路１１では、あらかじめ設定した係数倍された基準電圧を出力する。係数をＫ２とすると基準電圧はＫ２・ＶＲになる。電圧比較回路１２には、電圧変換回路１００の出力電圧（Ｋ１・ＶＲ＋ＶＣＬ−２・ＶＦ）と、基準電圧Ｋ２・ＶＲが入力される。
【００２２】
次に、クロック信号が入力されていない状態では電圧変換回路１００は電圧変換動作ができないのでクロック入力信号端子４の入力レベルに依存せず接続点Ｄには安定化出力電圧Ｋ１・ＶＲからダイオード１、２の電圧降下分だけ低下した電圧が出力される。ダイオード１、２の電圧降下分をともにＶＦとすると、電圧変換回路１００の出力電圧はＫ１・ＶＲ−２・ＶＦとなる。
【００２３】
従って、基準電圧発生回路１１の出力電圧ＶＲＥＦ（＝Ｋ２・ＶＲ）をクロック信号が入力されている時の電圧変換回路１００の出力電圧ＶＯ１（＝Ｋ１・ＶＲ＋ＶＣＬ−２・ＶＦ）と、クロック信号が入力されていない時の電圧変換回路１００の出力電圧ＶＯ２（＝Ｋ１・ＶＲ−２・ＶＦ）の中間の電圧値に設定すると、電圧比較回路１２の出力は、クロック信号が入力されている時はハイレベルが出力されて、クロック信号が入力されていない時はローレベルを出力する。たとえば、Ｋ１＝１．５、ＶＲ＝１．０Ｖ、ＶＦ＝０．６Ｖ、ＶＣＬ＝３．３Ｖとすると、クロック信号入力端子４にクロック信号が入力されている時の電圧変換回路１００の出力電圧ＶＯ１は、
ＶＯ１＝１．５×１．０（Ｖ）＋３．３Ｖ−２×０．６（Ｖ）＝３．６（Ｖ）
になる。また、クロック信号が入力されていない時の電圧変換回路１００の出力電圧ＶＯ２は、
ＶＯ２＝１．５×１．０（Ｖ）−２×０．６（Ｖ）＝０．３（Ｖ）
になる。
【００２４】
従って、Ｋ２＝２．０とすればＶＲＥＦ＝２．０×１．０（Ｖ）＝２．０（Ｖ）となり、電圧比較回路１２の出力はクロック信号が入力されている時はハイレベルを、クロック信号が入力されていない時はローレベルが出力されクロック信号入力の有無を判別することが可能となる。
【００２５】
図８に上記の動作説明用のタイムチャート図を示す。
【００２６】
時間軸上でＴ１の時点からクロック４が入力されると、ダイオード１を通してポンプアップ用コンデンサ６に充電された電荷がクロック４のハイレベルの期間ポンプアップされてノードＣの電位が段階的に上昇する。ノードＣの電位は電圧値Ｋ１・ＶＲ−ＶＦ＋ＶＣＬになったところで飽和する。
【００２７】
そして、ノードＣの電位はダイオード２を通して出力の平滑用コンデンサ７を充電し、出力電圧Ｖ１（ノードＤ）が電圧上昇する。出力電圧Ｖ１が基準電圧発生回路１１の出力電圧ＶＲＥＦより高くなる時点Ｔ２で電圧比較回路１２の出力Ｖ２はローレベルからハイレベルに変化する。
【００２８】
また、Ｔ３においてクロック４が入力されなくなると、上記の電圧変換動作ができなくなるので、放電用抵抗８により平滑用コンデンサ７に蓄積された電荷が放電されるためにノードＤの電位は電圧降下していく。そして、基準電圧発生回路１００の出力電圧ＶＲＥＦより低くなる時点Ｔ４で電圧比較回路１２の出力Ｖ２はハイレベルからローレベルに変化する。
【００２９】
この様にして、クロック４の有無に応じて出力Ｖ２の状態がハイレベルまたはロウレベルに変化するのである。
【００３０】
なお、入力されるクロック４が完全に停止しなくても、クロック周波数が低下してノードＤの電圧値があらかじめ設定された基準電圧発生回路１１の基準電圧出力値を越えなくなった場合も同様に判定する。即ち、クロック４の周波数が低下して平滑用コンデンサ７を充電する電荷量が放電用抵抗８を通して放電される電荷量より少なくなるとノードＤの電圧上昇がなくなり、クロック停止状態と同様の検出動作となるのである。検出するクロック周波数は、ポンプアップ用コンデンサ６の容量値と放電用抵抗８の抵抗値を調整することにより設定可能である。
【００３１】
フィルタ回路１３は、電圧比較回路１２の出力電圧値があらかじめ設定された時間以上継続した場合に電圧比較回路１２の出力信号をクロック信号停止検出信号出力端子１４に伝達する機能を有する。フィルタ回路１３を接続することにより瞬間的な電源ノイズ等により誤った検出信号が伝達されないようにすることができる。
【００３２】
図１は、電圧変換回路１００の昇圧電圧変換動作にダイオード素子１、２を使用した実施例であるが、ダイオード１、２の替わりにＭＩＳトランジスタのゲート電極とソース電極を短絡させてＭＩＳトランジスタをオフ状態にしてＭＩＳトランジスタの寄生ダイオード構造を利用しても実現可能である。図２に、第２の実施の形態である、電圧変換回路１００の昇圧電圧変換動作にＭＩＳトランジスタ１５、１６のゲート電極とソース電極を短絡させてオフ状態にてＭＩＳトランジスタの寄生ダイオード構造を使用した例を示す。図７にＭＩＳトランジスタをオフ状態にして実現した場合の半導体集積回路の断面図を示す。
【００３３】
なお、本発明の実施例は，Ｐ基板のウエハを使用した半導体集積回路の実施例であるが、Ｎ基板のウエハを使用しても実現可能である。
【００３４】
図９は、本発明の第３の実施の形態である。第１の実施の形態と同一の素子には同一の符号が付けてある。
【００３５】
本実施の形態では、電圧変換回路部１００の昇圧の倍数を増やすためにダイオード及びコンデンサを多段接続している。つまり、ダイオード素子１、２〜３０、３１を直列接続し、ダイオード同士の接続点にコンデンサ素子６〜３７がそれぞれ接続されている。そして、隣り合うコンデンサ素子には互いに逆相のクロック信号が端子４、４０から供給されている。
【００３６】
なお、図１０では、クロック信号入力用に２つの端子を設けているが、一つの端子にまとめて内部の反転回路により逆相のクロックを作る構成にしてもかまわない。
【００３７】
また、図９では、昇圧電圧変換動作にダイオード素子、１、２、３１、３２を使用しているが、第２の実施の形態のように、ＭＩＳトランジスタのゲートとソース電極を短絡させてＭＩＳトランジスタをオフ状態にしてＭＩＳトランジスタの寄生ダイオード構造を利用しても良い。
【００３８】
【発明の効果】
以上、述べたように本発明によれば、ＭＩＳトランジスタのゲート電極電位を制御して高速なスイッチング動作させることなく、入力されるクロック信号とダイオードあるいはＭＩＳトランジスタの寄生構造のダイオードとコンデンサを使用した電圧変換回路にて昇圧動作をさせて高いレベルの出力電圧が得られるか否かでクロック信号の有無を判別する回路構成にしたので、数十ＭＨｚオーダーの高い周波数を使用して信号処理をする機器等で使用され基準信号となる高い周波数のクロック信号の停止の有無を判別することができるなどすぐれた効果を有するものである。
【００３９】
また、本発明の回路構成は、ＭＩＳトランジスタを数十ＭＨｚというような高い周波数で高速な電流スイッチング動作させる必要がなくなるので、たとえば、サブミクロンと呼ばれる１μｍ以下の高集積・高価なウエハ製造プロセスを使用することなく１μｍ以上の安価なウエハ製造プロセスを使用して低コストで実現が可能である。
【００４０】
さらに、フィルタ回路を設けることにより瞬間的な電源変動ノイズによる電圧比較回路の出力変化の伝達を防止する回路構成にしたので、瞬時の電源変動により誤ったクロック停止検出信号が伝達されないようにすることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図。
【図２】本発明の第２の実施の形態を示す回路図。
【図３】本発明の基準電圧、電圧安定化回路、基準電圧発生回路の実施の形態を示す回路図。
【図４】本発明の電圧比較回路の実施の形態を示す回路図。
【図５】本発明のフィルタ回路の実施の形態を示す回路図。
【図６】半導体基板上に作成されたダイオード素子の断面図。
【図７】半導体基板上に作成されたオフ状態に設定されたＭＩＳトランジスタの断面図。
【図８】本発明の回路動作説明用のタイムチャート図。
【図９】本発明の第３の実施の形態を示す回路図。
【図１０】従来のクロック信号停止検出回路図。
【符号の説明】
１、２、３１、３２は、ダイオード素子
３は、電源
４は、クロック信号入力端子
５は、安定化用コンデンサ
６は、ポンプアップ用コンデンサ
７は、平滑用コンデンサ
８は、放電用抵抗
９は、基準電圧
１０は、電圧安定化回路
１１は、基準電圧発生回路
１２は、電圧比較回路
１３は、フィルタ回路
１４は、クロック停止検出信号出力端子
１５、１６は、オフ状態に設定されたＭＩＳトランジスタ
１７，１８は、ＭＩＳトランジスタ
１９は、インバータ回路
２０は、充電用コンデンサ
２１は、出力バッファ回路
４１は、クロック反転信号入力端子
９０は、基準電圧出力
１００は、電圧変換回路部
１０１、１０２、１０４、１０５、１０９、１１０、１１２、１１３、１１７、１１８、１２０、１２１、１２５は、Ｐ型エンハンスメントＭＩＳトランジスタ
１０３、１０６、１０７、１０８、１１１、１１４、１１５、１１６、１１９、１２２、１２３、１２４、１２６は、Ｎ型エンハンスメントＭＩＳトランジスタ
１２７は、Ｐ型デプレションＭＩＳトランジスタ
１２８、１２９は、位相補償用コンデンサ
１３０、１３１、１３２、１３３は、帰還抵抗
１３４は、発振防止用コンデンサ
３００は、負側電源入力端子（ＧＮＤ端子）
３０１は、正側電源入力端子
３０２は、電圧安定化回路の出力端子
３０３は、基準電圧発生回路の出力端子
４０１は、電圧比較回路の正側入力端子
４０２は、電圧比較回路の負側入力端子
４０３は、電圧比較回路の出力端子
５００は、フィルタ回路の入力端子
５０１は、インバータ回路
５０２は、フィルタ用コンデンサ
５０３は、シュミットインバータ
５０４は、出力バッファ回路
５０５は、フィルタ回路の出力端子
６０１は、ダイオードのアノード電極端子
６０２は、ダイオードのカソード電極端子
７０１は、ＭＩＳオフトランジスタのドレイン電極端子
７０２は、ＭＩＳオフトランジスタをダイオードとして使用した場合のカソード電極端子
７０３は、ＭＩＳトランジスタのゲート電極端子
７０４は、ＭＩＳトランジスタのソース電極端子
７０５は、ＭＩＳトランジスタのサブストレート電極端子
【図１】
0003941250.tif 000002
【図２】
0003941250.tif 000003
【図３】
0003941250.tif 000004
【図４】
0003941250.tif 000005
【図５】
0003941250.tif 000006
【図６】
0003941250.tif 000007
【図７】
0003941250.tif 000008
【図８】
0003941250.tif 000009
【図９】
0003941250.tif 000010
【図１０】
0003941250.tif 000011