(57)【特許請求の範囲】
【請求項１】
交流電源を入力とし、当該交流電源の電圧を整流する整流回路と、
オンオフのスイッチングが可能なスイッチング素子を有し、当該スイッチング素子のスイッチング動作に応じて前記整流回路の出力電圧を直流電圧として出力する昇圧型チョッパ回路と、
前記整流回路の出力電流を検出する電流検出回路と、
前記電流検出回路により検出される電流波形が前記交流電源の入力電圧と相似形となるように前記昇圧型チョッパ回路を制御する制御回路と、
前記交流電源の出力がゼロレベルとなるタイミングでも前記電流検出回路の出力に電流を供給する電流供給回路とを有し、
前記制御回路は、
前記昇圧型チョッパ回路の出力電圧と所定の基準電圧との差に応じた電圧を出力する電圧エラーアンプと、
抵抗素子を介して入力された前記整流回路の出力と、前記電圧エラーアンプの出力とを乗算する乗算回路と、
前記乗算回路の出力と前記電流検出回路の出力との差に応じた電圧を出力する電流エラーアンプと、
前記電流エラーアンプの出力と所定の信号とを比較し、前記スイッチング素子のオンオフを制御する信号を出力する比較回路とを有し、
前記電流供給回路は、前記スイッチング素子がオンである時間の幅を狭める方向に前記電流エラーアンプの出力が動作するように、前記電流エラーアンプに入力される前記電流検出回路の出力への前記電流供給を行うことを特徴とするスイッチング型直流電源装置。
【請求項２】
前記電流供給回路は、一端が所定の電源に接続され、他端が前記電流検出回路に接続された抵抗素子を含むことを特徴とする請求項１記載のスイッチング型直流電源装置。
【請求項３】
前記整流回路は前記入力された交流電源の電圧を全波整流することを特徴とする請求項１又は２記載のスイッチング型直流電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、商用交流電源から安定化直流電圧を作り出すスイッチング型直流電源装置に関し、特に複写機やプリンタ等のように同一機器内にヒータやランプ等を有し、その機器全体で多くの高調波成分を発生させてしまう機器において機器全体で発する入力電流の高調波成分を低減させるために、機器の定電圧電源装置の整流平滑回路に昇圧チョッパで構成されたアクティブフィルタを採用したスイッチング型直流電源装置に関する。
【０００２】
【従来の技術】
今日、スイッチング型直流電源装置の整流平滑回路として広く採用されているコンデンサインプット方式の整流回路は、平滑コンデンサの充電期間、いわゆる導通角の期間のみしか入力電流が流れず、どうしても入力電流の実効値に対して数倍のピーク値を持ったパルス状の入力電流が流れてしまい、力率も0.6程度に止まってしまっているというのが現状であり、この力率の低下の際に生じる高調波ノイズが最近問題になっている。
【０００３】
その理由は、パルス状の電流波形は、多くの高調波成分を含むためにコンデンサインプット方式の整流回路を採用した電源装置を持つ機器が同じ商用交流電源ラインに接続されると、その数が多くなればなる程、商用交流ライン波形を歪ませることになり、その結果、他の機器の誤動作を引き起こしたり、また、ピーク電流とラインインピーダンスにより、商用交流電圧波形の頂上がつぶれた台形になり、それでも定電力を供給するために更に商用交流電流が増加し、益々シャープなパルス波形となってしまう。そして、このことが更に電圧降下を増大させて悪循環をもたらす、といったような問題が発生することによるものである。
【０００４】
近年、これら力率や高調波ノイズの問題を解決するために様々な方式が提案されているが、その中で、トランジスタ、ＦＥＴ等のアクティブ素子を高速でスイッチングしてフィルタ効果を向上させ、同時に、小型化を実現することができるアクティブフィルタが注目を集めている。
【０００５】
整流部にアクティブフィルタを用いたスイッチング電源装置は、入力電圧が変動しても出力電圧を常に一定に維持するというスイッチング電源の機能に加えて、商用交流入力電流、商用交流入力電圧波形を検出し、商用交流入力電流波形が商用交流入力電圧波形の相似形となるようにパルス幅制御（ＰＷＭ制御）しているため、入力電流は、常に正弦波となり、力率の向上、高調波ノイズの低減が可能で、従来のコンデンサインプット型の整流回路と比較して平滑コンデンサへの突入電流も１／１０〜１／５程度に抑制できる。また、電流リップルが小さくなるので、平滑コンデンサの容量が小さくでき小型化が可能である等の多くのメリットがある。
【０００６】
図３は、従来のスイッチング型直流電源装置の構成図である。この電源装置は、昇圧チョッパ型のアクティブフィルタを用いたスイッチング型直流電源装置で、入力側が交流電源入力端子１、２に接続され、交流入力電源電圧を全波整流する整流回路例えば、ダイオードブリッジＤＢ1、ダイオードブリッジＤＢ1から出力された脈流電圧を平滑して直流電圧を出力する昇圧チョッパ型のアクティブフィルタ回路（以下「アクティブフィルタ」という）１０により構成されている。アクティブフィルタ１０の出力端子３、４には、図示していないが、一般的には負荷としてアクティブフィルタ１０の直流出力を入力とするＤＣ−ＤＣコンバータが接続され、このＤＣ−ＤＣコンバータは、５Ｖや２４Ｖ等の直流定電圧を出力し夫々の負荷に供給している。
【０００７】
アクティブフィルタ１０は、ダイオードブリッジＤＢ1のプラス（＋）側出力端子に接続されたチョークコイルＬ1、ダイオードブリッジＤＢ1により全波整流された脈流電圧をスイッチングするスイッチング素子例えば、電界効果トランジスタ（以下「ＦＥＴ」という）Ｑ1、チョークコイルＬ1に蓄えられた電磁エネルギを転流し、かつ平滑用コンデンサＣ１に蓄えられたエネルギーの逆流を防止して脈流電圧を整流する整流ダイオードＤ1、ダイオードブリッジＤＢ1により整流された入力電圧（脈流電圧）波形を検出するための正弦波検出抵抗Ｒ1、回路を流れる電流を検出するための電流検出抵抗Ｒ2、出力電圧を検出するための出力電圧検出抵抗Ｒ５、Ｒ６、平滑用コンデンサＣ1、及び出力端子３、４間の出力電圧が一定で更に交流入力電流波形が正弦波になるように、スイッチングＦＥＴＱ1を駆動するための駆動パルス（ゲートパルス）をＰＷＭ制御（パルス幅変調制御）するためのアクティブフィルタ制御回路（以下単に「制御回路」という）５等により構成されている。
【０００８】
制御回路５は、出力定電圧制御のための電圧エラーアンプＶＥＡ、商用入力電流波形を正弦波に制御するための電流エラーアンプＩＥＡ、この電流エラーアンプＩＥＡに所定の閾値を付与するための掛け算器（ＭＰ）６、発振器（ＯＣＳ）８、駆動パルスの最大ＯＮデューティを制限するための最大ＯＮデューティ制限電圧Ｖｒｅｆ２、電流エラーアンプＩＥＡの出力と最大ＯＮデューティ制限電圧Ｖｒｅｆ２から低い電圧を選択しコンパレータＣＯＭＰに供給する最小値電圧選択回路７、この最小値電圧選択回路７の出力と発振器８の出力波形とを比較しスイッチングＦＥＴＱ１をＯＮ−ＯＦＦするための駆動パルスを出力するコンパレータＣＯＭＰ等により構成されている。
【０００９】
入力端子１、２から供給された商用交流電圧は、ダイオードブリッジＤＢ1において全波整流されて脈流電圧とされアクティブフィルタ１０に供給される。アクティブフィルタ１０は、スイッチングＦＥＴＱ1により供給された脈流電圧を数十ｋＨｚ以上の周波数で全周期に亘りスイッチングしており、スイッチングＦＥＴＱ1がＯＮしている期間は、チョークコイルＬ1を介してスイッチングＦＥＴＱ1に電流が流れ、当該チョークコイルＬ1に電磁エネルギが蓄えられる。次に、スイッチングＦＥＴＱ1がＯＦＦするとチョークコイルＬ1に蓄えられていた電磁エネルギが整流ダイオードＤ1を通して平滑コンデンサＣ1を充電すると共に出力端子３を介して前述したＤＣ−ＤＣコンバータ等の負荷に供給される。
【００１０】
スイッチングＦＥＴＱ１のＯＮ−ＯＦＦは、制御回路５により制御されており、出力端子３、４に直流定電圧を出力すると共に、入力電流波形が正弦波になるようなＰＷＭ制御（パルス幅制御）が行われている。
【００１１】
制御回路５は、出力電圧検出抵抗Ｒ５、Ｒ６により出力電圧を、正弦波検出抵抗Ｒ１により全波整流された脈流電圧波形を、電流検出抵抗Ｒ２により回路を流れる電流等を検出し、出力端子３、４に直流定電圧を出力すると共に回路に流れる交流入力電流が正弦波形になるように、スイッチング素子であるＦＥＴＱ1のゲートに供給する駆動パルス（ゲートパルス）のパルス幅をコントロールしている。尚、図中電圧Ｖｃｃは、制御回路５の電源である。
【００１２】
制御回路５の動作を詳細に説明する。
【００１３】
電圧エラーアンプＶＥＡは、出力直流電圧を負荷変動や入力変動に対して安定化させるために、出力電圧分圧抵抗Ｒ５、Ｒ６によって検出される出力電圧の分圧値が基準電圧Ｖｒｅｆ１と等しくなるように、掛け算器６に入力するための或る直流電圧（この電圧が掛け算器６の出力である閾値の大きさを決める）を出力している。掛け算器６は、正弦波検出抵抗Ｒ１で検出された正弦波波形（この検出波形が掛け算器６の出力の波形を決める）と電圧エラーアンプＶＥＡの出力と掛け合わせ電流エラーアンプＩＥＡに入力する閾値を出力している。
【００１４】
電流エラーアンプＩＥＡは、回路を流れる電流の電流検出抵抗Ｒ２での電圧降下分が掛け算器６の出力である閾値と等しくなるように作動し、電流エラーアンプＩＥＡの出力と発振器８の出力をコンパレータＣＯＭＰに入力することでスイッチングＦＥＴＱ１を駆動するためのパルスを得ている。このスイッチングＦＥＴＱ１を駆動するための駆動パルスは、原理上はＯＮデューティが０〜１００％まで制御可能であるが、このままでは、入力である商用交流電源の商用サイクルの瞬時値の０Ｖ付近においてＯＮデューティが１００％近くで動作し、スイッチングＦＥＴＱ１のオフ時間も考慮すると、実際にはスイッチングＦＥＴＱ１がきちんとＯＦＦできずに、或る一定時間の間チョークコイルＬ１とスイッチングＦＥＴＱ１に電流が流れ続けてしまう可能性があるため、最大ＯＮデューティ制限基準電圧Ｖｒｅｆ２（この電圧は、発振器８の振幅と設定する最大ＯＮデューティによって決定される）と最小値電圧選択回路７を設け、この最小値電圧選択回路７において、電流エラーアンプＩＥＡの出力と最大ＯＮデューティ制限基準電圧Ｖｒｅｆ２を比較して低い方の電圧をコンパレータＣＯＭＰに入力している。つまり、最大ＯＮデューティ制限基準電圧Ｖｒｅｆ２が発振器８の出力と比較した場合にＯＮデューティを８０％程度になるような電圧に設定されていれば、電流エラーアンプＩＥＡが１００％近いデューティを要求したとしてもＯＮデューティ波８０％以上になることはない。
【００１５】
図４は、図３の各部の波形の一例を示す図である。図４（ａ）に電流エラーアンプＩＥＡの出力電圧ＶＩＥＡｏｕｔの波形、図４（ｂ）に交流入力電流Ｉｉｎの波形、図４（ｃ）に交流入力電圧Ｖｉｎの波形を示す。図４において時刻ｔ１からｔ２は、通常のＰＷＭ制御（パルス幅制御）が行われている期間である。そして、交流入力電圧Ｖｉｎの瞬時値が徐々に低下して、時刻ｔ２において最大ＯＮデューティでの動作が開始する。すると、電流検出抵抗Ｒ２には、掛け算器６の所望する電流が流れないため、出力電圧ＶＩＥＡｏｕｔが駆動パルスのＯＮ時間幅を広げる方向に動作し出し、この状態に張り付いてしまう。
【００１６】
そして、交流入力電圧Ｖｉｎが一旦０Ｖとなり、瞬時値が徐々に上昇し、時刻ｔ３で最大ＯＮデューティでの動作が解除される電圧に達すると、今度は出力電圧ＶＩＥＡｏｕｔは、駆動パルスを狭める方向に動作しだす。しかし、電流エラーアンプＩＥＡは、交流入力電源周波数の倍の周波数で応答するため、出力電圧ＶＩＥＡｏｕｔは、ゆっくり低下し、張り付いた状態から掛け算器６の所望するＯＮ時間幅まで変化するのに時間が掛かってしまい（時刻ｔ４で出力電圧ＶＩＥＡｏｕｔの変化が追いつく）、その間は最大ＯＮデューティ近傍で動作することとなり、交流入力電流Ｉｉｎの波形に示すように時刻ｔ３からｔ４にかけて棘状の入力電流が流れてしまう。尚、図中時刻ｔ４は、時刻ｔ１と同じ状態である。
【００１７】
【発明が解決しようとする課題】
従来の整流回路に昇圧型チョッパで構成されたアクティブフィルタを用いたスイッチング型直流電源装置においては、最大ＯＮデューティが制限されている期間、つまり入力である商用交流電源の瞬時値が０Ｖ付近において、掛け算器出力の所望の入力電流が流れないため、電流エラーアンプ出力は、パルス幅を広げる方向に張り付いてしまうことがある。そして、商用交流電源電圧の瞬時値が徐々に増加し、最大ＯＮデューティ制限が解除される位まで上昇し、最大ＯＮデューティ制限が解除されると、電流エラーアンプの応答が余り速くないこともあり、その瞬間に交流入力電流に多くの高調波成分を含んだ棘状の電流が流れてしまうという問題があった。
【００１８】
本発明は、上述の点に鑑みてなされたもので、整流回路に昇圧チョッパ型アクティブフィルタ回路を用いたスイッチング型直流電源装置において、多くの高調波成分を含んだ棘状の入力電流が流れることを防止するようにしたスイッチング型直流電源装置を提供することを目的とする。
【００１９】
上記目的を達成するために、本発明の請求項１に係るスイッチング型直流電源装置は、交流電源を入力とし、当該交流電源の電圧を全波整流する整流回路と、オンオフのスイッチングが可能なスイッチング素子を有し、当該スイッチング素子のスイッチング動作に応じて前記整流回路の出力電圧を直流電圧として出力する昇圧型チョッパ回路と、前記整流回路の出力電流を検出する電流検出回路と、前記電流検出回路により検出される電流波形が前記交流電源の入力電圧と相似形となるように前記昇圧型チョッパ回路を制御する制御回路と、前記交流電源の出力がゼロレベルとなるタイミングでも前記電流検出回路の出力に電流を供給する電流供給回路とを有し、前記制御回路は、前記昇圧型チョッパ回路の出力電圧と所定の基準電圧との差に応じた電圧を出力する電圧エラーアンプと、抵抗素子を介して入力された前記整流回路の出力と、前記電圧エラーアンプの出力とを乗算する乗算回路と、前記乗算回路の出力と前記電流検出回路の出力との差に応じた電圧を出力する電流エラーアンプと、前記電流エラーアンプの出力と所定の信号とを比較し、前記スイッチング素子のオンオフを制御する信号を出力する比較回路とを有し、前記電流供給回路は、前記スイッチング素子がオンである時間の幅を狭める方向に前記電流エラーアンプの出力が動作するように、前記電流エラーアンプに入力される前記電流検出回路の出力への前記電流供給を行うことを特徴とする。
請求項２に係わるスイッチング型直流電源装置は、請求項１に係わるスイッチング型直流電源装置において、前記電流供給回路は、一端が所定の電源に接続され、他端が前記電流検出回路に接続された抵抗素子を含むことを特徴とする。
請求項３に係わるスイッチング型直流電源装置は、請求項１又は２に係わるスイッチング型直流電源装置において、前記整流回路は前記入力された交流電源の電圧を全波整流することを特徴とする。
【００２１】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
【００２２】
図１は、本発明に係るスイッチング型直流電源装置の構成図である。図１において図３と同一の符号で示されたものは、同一なものであり同一の機能を持つものとしここでは説明を省略する。
【００２３】
図１において、図３に示すスイッチング型直流電源装置と異なる点は、制御回路５の電源Ｖｃｃと電流エラーアンプＩＥＡの反転入力端子間に抵抗Ｒｖが接続されている点と、最小値電圧選択回路７、最大ＯＮデューティ設定電圧Ｖｒｅｆ２が削除されている点である。
【００２４】
以下に回路動作を説明する。
【００２５】
定常時における動作は、図３に示す従来のスイッチング型直流電源装置の場合と同様である。
【００２６】
入力端子１、２から供給された商用交流電圧は、ダイオードブリッジＤＢ1において全波整流されて脈流電圧とされアクティブフィルタ１０に供給される。アクティブフィルタ１０は、スイッチングＦＥＴＱ1により供給された脈流電圧を数十ｋＨｚ以上の周波数で全周期にわたりスイッチングしており、スイッチングＦＥＴＱ1がＯＮしている期間は、チョークコイルＬ1を介してスイッチングＦＥＴＱ1に電流が流れ、当該チョークコイルＬ1に電磁エネルギが蓄えられる。次に、スイッチングＦＥＴＱ1がＯＦＦするとチョークコイルＬ1に蓄えられていた電磁エネルギが整流ダイオードＤ1を通して平滑コンデンサＣ1を充電すると共に出力端子３を介して前述したＤＣ−ＤＣコンバータ等の負荷に供給される。
【００２７】
スイッチングＦＥＴＱ１のＯＮ−ＯＦＦは、制御回路５により制御されており、出力端子３、４に直流定電圧を出力すると共に、入力電流波形が正弦波になるようなＰＷＭ制御（パルス幅制御）が行われている。
【００２８】
制御回路５は、出力電圧検出抵抗Ｒ５、Ｒ６により出力電圧を、正弦波検出抵抗Ｒ１により全波整流された脈流電圧波形を、電流検出抵抗Ｒ２により回路を流れる電流等を検出し、出力端子３、４に直流定電圧を出力すると共に回路に流れる交流入力電流が正弦波形になるように、スイッチング素子であるＦＥＴＱ1のゲートに供給する駆動パルス（ゲートパルス）のパルス幅をコントロールしている。
【００２９】
次に、制御回路５の動作を詳細に説明する。
【００３０】
電圧エラーアンプＶＥＡは、出力直流電圧を負荷変動や入力変動に対して安定化させるために、出力電圧分圧抵抗Ｒ５、Ｒ６によって検出される出力電圧の分圧値が基準電圧Ｖｒｅｆ１と等しくなるように、掛け算器６に入力するための或る直流電圧（この電圧が掛け算器６の出力である閾値の大きさを決める）を出力している。掛け算器６は、正弦波検出抵抗Ｒ１で検出された正弦波波形（この検出波形が掛け算器６の出力の波形を決める）と電圧エラーアンプＶＥＡの出力と掛け合わせ電流エラーアンプＩＥＡに入力する閾値を出力している。
【００３１】
電流エラーアンプＩＥＡは、回路を流れる電流の電流検出抵抗Ｒ２での電圧降下分が掛け算器６の出力である閾値と等しくなるように作動し、電流エラーアンプＩＥＡの出力と発振器８の出力をコンパレータＣＯＭＰに入力することでスイッチングＦＥＴＱ１を駆動するためのパルスを得ている。
【００３２】
このスイッチングＦＥＴＱ１を駆動するための駆動パルスは、原理上はＯＮデューティが０〜１００％まで制御可能であるが、このままでは、入力である商用交流電源の商用サイクルの瞬時値の０Ｖ付近においてＯＮデューティが１００％近くで動作し、スイッチングＦＥＴＱ１のオフ時間も考慮すると、実際にはスイッチングＦＥＴＱ１がきちんとＯＦＦできずに、或る一定時間の間チョークコイルＬ１とスイッチングＦＥＴＱ１に電流が流れ続けてしまう可能性がある。
【００３３】
そこで、電流供給手段としての抵抗Ｒｖを追加することにより、電流エラーアンプＩＥＡから見れば、見かけ上電流検出抵抗Ｒ２に電流が流れているように見えるため、商用交流入力電圧の瞬時値が徐々に低下してくると、或る瞬時値を境に電流エラーアンプＩＥＡの出力はパルス幅を絞る方向に動作する。そして、一旦商用交流入力電圧が０Ｖとなり、瞬時値が上昇してくると或る瞬時値を境にして電流エラーアンプＩＥＡは、徐々にパルス幅を広げる方向に動作するため、商用交流周波数の各サイクルにおいてソフトスタートが掛かっているように動作し、棘状の電流が流れることが防止される。
【００３４】
図２は、図１の各部の波形の一例を示す図である。図２（ａ）に電流エラーアンプＩＥＡの出力電圧ＶＩＥＡｏｕｔの波形、図２（ｂ）に交流入力電流Ｉｉｎの波形、図２（ｃ）に交流入力電圧Ｖｉｎの波形を示す。
【００３５】
図２において時刻ｔ１からｔ２は、通常のＰＷＭ制御（パルス幅制御）が行われている期間である。そして、交流入力電圧Ｖｉｎの瞬時値が徐々に低下して、時刻ｔ２において電圧Ｖｃｃと抵抗Ｒｖによる見かけ上の電流と逆転し、出力電圧ＶＩＥＡｏｕｔが駆動パルスのＯＮ時間幅を狭める方向に動作し出す。
【００３６】
交流入力電圧Ｖｉｎが一旦０Ｖとなり、瞬時値が徐々に上昇してくると今度は時刻ｔ３で出力電圧ＶＩＥＡｏｕｔは再度、駆動パルスを広げる方向に動作し出し、時刻ｔ４まで徐々に駆動パルスを広げていく。そして、掛け算器６の要求するパルス幅と一致するのが時刻ｔ４である。この期間、即ち、時刻ｔ３からｔ４の期間がソフトスタートの掛かっている期間である。尚、図中時刻ｔ４は、時刻ｔ１と同じ状態である。
【００３７】
結果として、入力電流瞬時値のある値以下の状態では、駆動パルスのＯＮ時間幅が狭められるように電流エラーアンプＩＥＡの出力が動作するため、最大ＯＮデューティを制限する回路は不用であり、最小値電圧を選択する回路も不用となる。
【００３８】
また、抵抗Ｒｖにより常に或る電流が電流検出抵抗Ｒ２に流れているように見せかけられるため、アクティブフィルタ起動時の出力電圧のオーバシュートも低減させることができる。
【００３９】
このように、入力である商用交流電源の瞬時値が０Ｖ付近において、掛け算器出力に所望の入力電流が入力電流検出抵抗に流れているように見せかけることによりパルス幅を絞る方向に張り付かせることで、多くの高調波成分を含んだ棘状の入力電流が流れてしまうことを防止すると共に、軽負荷時におけるアクティブフィルタ起動時の出力オーバシュートも低減することができる。
【００４０】
尚、上記実施の形態では、抵抗Ｒｖの一方の端子を制御回路５の電源Ｖｃｃと接続して当該電源Ｖｃｃから電流を供給するようにしたが、これに限るものではなく、基準電圧であるＶｒｅｆ１と接続して、当該基準電圧Ｖｒｅｆ１より電流を供給するようにしても、抵抗Ｒｖの抵抗値を適切に選択することで同様の効果を得ることができる。
【００４１】
【発明の効果】
以上説明したように、本発明の請求項１のスイッチング型直流電源装置によれば、交流電源を入力とし、当該交流電源の電圧を整流する整流回路と、オンオフのスイッチングが可能なスイッチング素子を有し、当該スイッチング素子のスイッチング動作に応じて前記整流回路の出力電圧を直流電圧として出力する昇圧型チョッパ回路と、前記整流回路の出力電流を検出する電流検出回路と、前記電流検出回路により検出される電流波形が前記交流電源の入力電圧と相似形となるように前記昇圧型チョッパ回路を制御する制御回路と、前記交流電源の出力がゼロレベルとなるタイミングでも前記電流検出回路の出力に電流を供給する電流供給回路とを有し、前記制御回路が、前記昇圧型チョッパ回路の出力電圧と所定の基準電圧との差に応じた電圧を出力する電圧エラーアンプと、抵抗素子を介して入力された前記整流回路の出力と、前記電圧エラーアンプの出力とを乗算する乗算回路と、前記乗算回路の出力と前記電流検出回路の出力との差に応じた電圧を出力する電流エラーアンプと、前記電流エラーアンプの出力と所定の信号とを比較し、前記スイッチング素子のオンオフを制御する信号を出力する比較回路とを有し、前記電流供給回路は、前記スイッチング素子がオンである時間の幅を狭める方向に前記電流エラーアンプの出力が動作するように、前記電流エラーアンプに入力される前記電流検出回路の出力への前記電流供給を行うことにより、交流入力電流に高調波成分を多く含んだ棘状の電流が流れることを防止すると共に、最大ＯＮデューティが１００％近くまで広がりすぎることを防止することができる。そのため、従来最大ＯＮデューティを制限するために設けていた基準電圧と最小値電圧選択回路が不用となり、安価な方法で、棘状の入力電流を防止し、且つ部品点数の削減、コストダウンが可能となる。
【００４２】
請求項２のスイッチング型直流電源装置によれば、抵抗素子の一端を所定の電源に接続し、他端を電流検出回路に接続することで、上記電源供給回路を極めて簡単に構成することができる。
【図面の簡単な説明】
【図１】本発明に係るスイッチング型直流電源装置の構成図である。
【図２】図１の各部の波形の一例を示す図である。
【図３】従来のスイッチング型直流電源装置の構成図である。
【図４】図３の各部の波形の一例を示す図である。
【符号の説明】
１、２  入力端子（商用交流電源入力端子）
３、４  アクティブフィルタ出力端子
５  アクティブフィルタ制御回路
６  掛け算器
８  発振器
１０  アクティブフィルタ回路
ＶＥＡ  電圧エラーアンプ
ＩＥＡ  電流エラーランプ
ＣＯＭＰ  コンパレータ
【図１】
0003962466.tif 000002
【図２】
0003962466.tif 000003
【図３】
0003962466.tif 000004
【図４】
0003962466.tif 000005