(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板と異なる導電型であって前記基板表面に形成された半導体結晶層と、
前記基板と同じ導電型であって前記半導体結晶層表面から拡散され、前記基板に達した分離拡散層とを有し、
前記分離拡散層で囲まれた領域である素子領域が複数形成され、
前記素子領域に電気素子が形成された半導体装置において、
前記素子領域内にコレクタ領域とベース領域とエミッタ領域が配置されて誘導性負荷駆動用のトランジスタが構成され、
前記電気素子として前記トランジスタを有する素子領域に、前記半導体結晶層表面から拡散されたダイオード拡散層が設けられ、
前記半導体結晶層と前記ダイオード拡散層とで形成されるｐｎ接合でフライバックダイオードが形成され、
前記トランジスタがＯＦＦ状態のときに、前記フライバックダイオードに電流を流せるように構成され、
前記トランジスタが形成された素子領域には、前記半導体結晶層と同じ導電型であって前記半導体結晶層表面から拡散された低抵抗拡散層が設けられ、
前記トランジスタと前記フライバックダイオードに流れる電流が、同じ低抵抗拡散層を通れるように構成され、
前記分離拡散層の一部の表面には基板バイアス用電極が設けられ、その分離拡散層が基板バイアス用拡散層とされ、
該基板バイアス用電極に電圧を印加し、前記基板バイアス用拡散層を介して前記基板を所定電位に置くと、前記基板と前記半導体結晶層とで形成されるｐｎ接合を逆バイアス状態にできるように構成され、
前記トランジスタと前記フライバックダイオードとが形成された素子領域は、前記基板バイアス用電極が表面に設けられていない分離拡散層によって他の素子領域から分離され、その分離拡散層と前記基板バイアス用拡散層との間に、前記基板と異なる導電型のダミー領域が配置され、
前記素子領域内で、前記基板バイアス用分離拡散層に対して、前記フライバックダイオードが近くに、前記トランジスタが遠くに配置され、
前記ダミー領域に対して、前記フライバックダイオードが近くに、前記トランジスタが遠くに配置され、
前記ダミー領域は前記基板バイアス用電極に接続されたことを特徴とする半導体装置。
【請求項２】
前記トランジスタと前記フライバックダイオードとが形成された素子領域を複数有し、
前記各トランジスタが誘導性負荷に接続され、
該誘導性負荷を駆動できるように構成された半導体装置であって、
前記各トランジスタのうち、いずれか１個以上のトランジスタがＯＮ状態からＯＦＦ状態に転じたときに、そのトランジスタに接続された誘導性負荷に蓄積されたエネルギーが、他のトランジスタを有する素子領域内の前記フライバックダイオードを介して放出できるように構成されたことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は誘導性負荷を駆動する半導体装置にかかり、特に、誘導性負荷の回生電流を流すフライバックダイオードを内蔵する半導体装置に関する。
【０００２】
【従来の技術】
ステッピングモーターは、パルスモーター、ステップモーターとも呼ばれており、パルス数で回転角の変化を行えたり、パルス周波数で回転速度を変えられる等、フィードバック系を用いずに位置決め制御ができることから、ＯＡ用途やＦＡ用途に盛んに用いられている。それに伴って、ステッピングモーター駆動用のパワーＩＣも広汎に用いられるようになって来た。
【０００３】
図３の符号１００に、そのようなステッピングモーター駆動用ＩＣの回路ブロックの一例を示す。この図３の符号Ｌ1、Ｌ2は２相ステッピングモーターのインダクタンス成分を誘導性負荷として表したものであり、その誘導性負荷Ｌ1と誘導性負荷Ｌ2は、逆相で磁気結合しているものとする。
【０００４】
誘導性負荷Ｌ1、Ｌ2の一端は電源Ｅ0に接続されており、他端はトランジスタＱ1、Ｑ2のコレクタ端子にそれぞれ接続されている。そのトランジスタＱ1、Ｑ2のエミッタ端子は電流検出抵抗ＲS0の一端に接続されており、他端を接地電位に接続すると、各トランジスタＱ1、Ｑ2のうちの所定のものがＯＮ状態になったときに、電源Ｅ0から誘導性負荷Ｌ1や誘導性負荷Ｌ2に電流が供給されるように構成されている。その電流は電流検出抵抗ＲS0を流れるが、電流検出抵抗ＲS0の一端はコンパレーターＣｏｍｐに入力されており、電流検出抵抗ＲS0に生じた電圧はコンパレーターＣｏｍｐによって基準電圧Ｖrefと比較され、その比較結果に基いて制御回路Ｂ0が各トランジスタＱ1、Ｑ2の制御を行うと、２相ステッピングモーターをオープンループで駆動できるように構成されている。
【０００５】
トランジスタＱ1、Ｑ2のコレクタ端子と接地電位の間には、フライバックダイオードＦＤ1、ＦＤ2がそれぞれ各トランジスタＱ1、Ｑ2と逆向きに接続されており、いま、トランジスタＱ1がＯＮ状態、トランジスタＱ2がＯＦＦ状態にあり、誘導性負荷Ｌ1には電源Ｅ0から供給された駆動電流ｉ1が流れているものとする。
【０００６】
その状態からトランジスタＱ1がＯＦＦ状態になると、誘導性負荷Ｌ1と磁気結合した誘導性負荷Ｌ2の両端に電圧が発生し、フライバックダイオードＦＤ2を介してグラウンドから電源Ｅ0に向けて回生電流ｉ2が流される。この回生電流ｉ2が流れることによって、誘導性負荷Ｌ1に蓄積されていたエネルギーが放出される。
【０００７】
このようなステッピングモーター駆動用ＩＣ１００の部分的な拡散構造を図５に示す。
このステッピングモーター駆動用ＩＣ１００は、ｐ+型のシリコン単結晶から成る基板１２０を有しており、その基板１２０に、予めｎ+型のｎ埋込層１２６が形成された後、ｎ-型のシリコンエピタキシャル層から成る半導体結晶層１２１が堆積されている。
【０００８】
その半導体結晶層１２１表面からはｐ+型の分離拡散層１２４が、基板１２０に達するように拡散され、その分離拡散層１２４及び基板１２０と半導体結晶層１２１とで形成されるｐｎ接合によって、図示しないものも含め、複数の素子領域１５０、１５１が形成されている。
【０００９】
各素子領域には、ｎ+型の低抵抗拡散層１２８と、ｐ+型のダイオード拡散層１２９と、ｎ+型のエミッタ拡散層１３０のうちの所望の拡散層が形成されており、それら拡散層によって、トランジスタや抵抗等の電気素子が形成されている。
【００１０】
符号１５０で示す素子領域内には、ダイオード拡散層１２９が形成されているが、ここで、前述の半導体結晶層１２１のうち、前記各拡散層が形成されていない部分に符号１１３を付すものとすると、その半導体結晶層１１３とダイオード拡散層１２９とで形成されるｐｎ接合によってフライバックダイオードＦＤ2が構成されている。
【００１１】
他方、素子領域１５１内では、ダイオード拡散層１２９表面にエミッタ拡散層１３０が形成されており、エミッタ拡散層１３０をエミッタ領域、ダイオード拡散層１２９をベース領域、半導体結晶層１１３をコレクタ領域とするＮＰＮトランジスタＱ2が形成されている。
【００１２】
それら素子領域１５０、１５１には、低抵抗拡散層１２８がｎ埋込層１２６に達するように拡散されており、フライバックダイオードＦＤ2やトランジスタＱ2を流れる電流が、各素子領域１５０、１５１内の低抵抗拡散層１２８を通れるように構成されている。
【００１３】
これら各拡散層上に形成されたシリコン酸化膜１３１表面には、パターニングされたアルミニウム薄膜１３２が形成されており、各拡散層の所定のものの表面には、シリコン酸化膜１３１に設けられた窓開け部分を介して電極１３２が形成されている。
【００１４】
各電極１３２を半導体装置１００の外部に取り出し、フライバックダイオードＦＤ2のｐ+型拡散層１２９を接地電位に置くと、トランジスタＱ1がＯＮ状態からＯＦＦ状態に転じたときに、誘導性負荷Ｌ1と磁気結合をした誘導性負荷Ｌ2に電圧が誘起され、ダイオード拡散層１２９から、半導体結晶層１１３を通って電源Ｅ0に回生電流ｉ2が流される。
【００１５】
この半導体装置１００では、各素子領域を互いに電気的に分離させるために分離拡散層１２４は接地電位に置かれているが、回生電流ｉ2が流される際に、素子領域１５０内の半導体結晶層１１３が負電位に振られるため、分離拡散層１２４や基板１２０と半導体結晶層１１３とで形成されるｐｎ接合が順バイアスされ、そのｐｎ接合に寄生電流ｉ3が流れてしまう。
【００１６】
その寄生電流ｉ3は、素子領域１５０内の半導体結晶層１１３をエミッタ領域、分離拡散層１２４をベース領域、隣接する他の素子領域の半導体結晶層１１３をコレクタ領域とする寄生ＮＰＮトランジスタＱP'のベース電流となり、寄生ＮＰＮトランジスタＱP'の電流増幅率に従った大きさのコレクタ電流を流す際、そのコレクタ電流を隣接する素子領域の半導体結晶層１１３から引き抜いてしまう。このようなコレクタ電流は、回路動作の安定性や熱損失設計上無視することができず、余り大きいと回路が誤動作したり、発熱が大きくなる等、種々の問題を生じる原因となっていた。
【００１７】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたもので、その目的は、小さな専有面積で発熱の小さい誘導性負荷駆動用の半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、基板と、前記基板と異なる導電型であって前記基板表面に形成された半導体結晶層と、前記基板と同じ導電型であって前記半導体結晶層表面から拡散され、前記基板に達した分離拡散層とを有し、前記分離拡散層で囲まれた領域である素子領域が複数形成され、前記素子領域に電気素子が形成された半導体装置において、前記素子領域内にコレクタ領域とベース領域とエミッタ領域が配置されて誘導性負荷駆動用のトランジスタが構成され、前記電気素子として前記トランジスタを有する素子領域に、前記半導体結晶層表面から拡散されたダイオード拡散層が設けられ、前記半導体結晶層と前記ダイオード拡散層とで形成されるｐｎ接合でフライバックダイオードが形成され、前記トランジスタがＯＦＦ状態のときに、前記フライバックダイオードに電流を流せるように構成され、前記トランジスタが形成された素子領域には、前記半導体結晶層と同じ導電型であって前記半導体結晶層表面から拡散された低抵抗拡散層が設けられ、前記トランジスタと前記フライバックダイオードに流れる電流が、同じ低抵抗拡散層を通れるように構成され、前記分離拡散層の一部の表面には基板バイアス用電極が設けられ、その分離拡散層が基板バイアス用拡散層とされ、該基板バイアス用電極に電圧を印加し、前記基板バイアス用拡散層を介して前記基板を所定電位に置くと、前記基板と前記半導体結晶層とで形成されるｐｎ接合を逆バイアス状態にできるように構成され、前記トランジスタと前記フライバックダイオードとが形成された素子領域は、前記基板バイアス用電極が表面に設けられていない分離拡散層によって他の素子領域から分離され、その分離拡散層と前記基板バイアス用拡散層との間に、前記基板と異なる導電型のダミー領域が配置され、前記素子領域内で、前記基板バイアス用分離拡散層に対して、前記フライバックダイオードが近くに、前記トランジスタが遠くに配置され、前記ダミー領域に対して、前記フライバックダイオードが近くに、前記トランジスタが遠くに配置され、前記ダミー領域は前記基板バイアス用電極に接続されたことを特徴とする。
請求項２記載の発明は、請求項１記載の半導体装置であって、前記トランジスタと前記フライバックダイオードとが形成された素子領域を複数有し、前記各トランジスタが誘導性負荷に接続され、該誘導性負荷を駆動できるように構成された半導体装置であって、前記各トランジスタのうち、いずれか１個以上のトランジスタがＯＮ状態からＯＦＦ状態に転じたときに、そのトランジスタに接続された誘導性負荷に蓄積されたエネルギーが、他のトランジスタを有する素子領域内の前記フライバックダイオードを介して放出できるように構成されたことを特徴とする。
【００１９】
上述の本発明の構成によれば、基板と、その基板とは異なる導電型であって基板表面に形成された半導体結晶層の表面から、基板と同じ導電型である分離拡散層を基板に達するように拡散させ、半導体結晶層と分離拡散層とでｐｎ接合を形成させると、そのｐｎ接合によって、互いに電気的に分離した複数の素子領域が形成できる。
【００２０】
そのような素子領域に電気素子を設けて半導体装置を構成する際、電気素子として、誘導性負荷を駆動するトランジスタが設けられる素子領域内の半導体結晶層表面から、半導体結晶層と異なる導電型のダイオード拡散層を拡散させ、そのダイオード拡散層と半導体結晶層とで形成されるｐｎ接合によって、フライバックダイオードを形成させると、トランジスタとフライバックダイオードとが同じ素子領域内に形成されるので、トランジスタやフライバックダイオード間の分離拡散層が不要となり、半導体装置の面積を節約することができる。そのようなフライバックダイオードは、誘導性負荷を駆動するトランジスタがＯＦＦ状態のときに電流を流すことができるので、誘導性負荷を駆動するトランジスタを複数有する回路に適している。
【００２１】
その場合、同じ素子領域内にあるトランジスタとダイオードには同時に電流が流れないので、トランジスタが形成された素子領域内に、半導体結晶層と同じ導電型である低抵抗拡散層を半導体結晶層表面から拡散させておき、トランジスタとフライバックダイオードには、その低抵抗拡散層を介して電流が流れるようにしておくと、低抵抗拡散層を共有させることができるので、小さな専有面積で発熱の少ない半導体装置を構成することができる。
【００２２】
また、そのような半導体装置が、トランジスタとフライバックダイオードとが一緒に形成された素子領域を複数有している場合には、各トランジスタのうち、いずれか１個以上のトランジスタがＯＮ状態となって誘導性負荷に蓄積されたエネルギーが、そのＯＮ状態のトランジスタがＯＦＦ状態に転じたときに、他のトランジスタ(そのＯＮ状態からＯＦＦ状態に転じたトランジスタ以外のトランジスタ)が形成されている素子領域内のフライバックダイオードを介して放出させることができる。
【００２３】
これらの半導体装置については、分離拡散層の一部の表面に基板バイアス用電極を設け、その分離拡散層を基板バイアス用拡散層とし、基板バイアス用電極に電圧を印加し、基板バイアス用拡散層を介して基板を所定電位に置けるように構成しておくと、半導体装置の裏面に接地電位用の電極を接続しなくても基板と半導体結晶層とで形成されるｐｎ接合を逆バイアス状態にできる。
【００２４】
この場合、トランジスタとフライバックダイオードとが形成された素子領域を他の素子領域から分離させるためには、表面に基板バイアス用電極が設けられていない分離拡散層を設け、その素子領域内の半導体結晶層とｐｎ接合を形成させると共に、その分離拡散層と前述の基板バイアス用拡散層との間に、基板と異なる導電型のダミー領域を配置すると、特に、基板バイアス用拡散層近傍の寄生トランジスタの電流増幅率を低下させることができる。
【００２５】
更に、基板バイアス用分離拡散層に対して、一つの素子領域内でフライバックダイオードを近くに、トランジスタを遠くに配置すると、基板バイアス用分離拡散層から離れたところにある寄生トランジスタのベース領域の抵抗成分が大きくなるので、寄生トランジスタの動作を一層抑制することができる。
【００２６】
【発明の実施の形態】
本発明の実施の形態を図面を用いて説明する。
図１を参照し、符号２は、本発明の一例の半導体装置であり、図３に示すブロック図と同じブロックで構成されている。この半導体装置２は、ｐ+型のシリコン単結晶から成る基板２０を有しており、その基板２０表面には、ｐ+型のｐ埋込層２３と、ｎ+型のｎ埋込層２６とが形成された後、単結晶成長されたｎ-型のシリコンエピタキシャル層から成る半導体結晶層２１が形成されている。
【００２７】
半導体結晶層２１表面からはｐ+型の分離拡散層２４がｐ埋込層２３に接するように拡散されており、その分離拡散層２４や基板２０が半導体結晶層２１やｎ埋込層２６と形成するｐｎ接合によって、互いに分離された多数の素子領域が形成されている(この図１には素子領域４を示す)。
【００２８】
半導体結晶層２１表面からは、所望部分にｐ+型のダイオード拡散層２９やｎ+型のエミッタ拡散層３０が拡散されており、半導体結晶層２１や、それらダイオード拡散層２９、エミッタ拡散層３０によって、各素子領域内にはトランジスタや抵抗等の所望の電気素子が形成されている。
【００２９】
それら素子領域のうち、特に、素子領域４内のダイオード拡散層２９表面からはエミッタ拡散層３０が部分的に拡散されており、ＮＰＮトランジスタＱ2が形成されている。以下、半導体結晶層２１のうち、拡散層や埋込層が形成されておらず、ｎ-エピタキシャル層の濃度を維持している部分には符号１３を付すことにすると、ＮＰＮトランジスタＱ2では、その半導体結晶層１３がコレクタ領域、エミッタ拡散層３０がエミッタ領域、表面にエミッタ拡散層３０を有するダイオード拡散層２９がベース領域になる。
【００３０】
また、そのＮＰＮトランジスタＱ2を有する素子領域４内には、エミッタ拡散層３０が拡散されていないダイオード拡散層２９が設けられており、そのダイオード拡散層２９をアノード領域とし、半導体結晶層１３をカソード領域とするフライバックダイオードＦＤ2が形成されている。
【００３１】
各拡散層上及び半導体結晶層１３上には所定部分に窓開けされたシリコン酸化膜３１が成膜されており、その表面にはパターニングされたアルミニウム薄膜が形成され、フライバックダイオードＦＤ2のアノード領域(ダイオード拡散層２９)上のものはアノード電極４２、ＮＰＮトランジスタＱ2のエミッタ領域(エミッタ拡散層３０)上のものはエミッタ電極４４、ベース領域(ダイオード拡散層２９)上のものはベース電極４５にされている。
【００３２】
また、パターニングされたアルミニウム薄膜は、基板バイアス用電極４１として分離拡散層２４の一部表面にも形成されており、その基板バイアス用電極４１が接地電位に接続されたときに、基板バイアス用電極４１底面に位置する分離拡散層２４を基板バイアス用拡散層１６として、基板２０を接地電位にできるように構成さている。
【００３３】
ところで、ＮＰＮトランジスタＱ2とフライバックダイオードＦＤ2とを有する素子領域４は、分離拡散層２４が半導体結晶層１３を略四角リング形状に囲んで形成されており、他方、低抵抗拡散層２８は、エミッタ拡散層３０を有するダイオード拡散層２９を取り囲む形状にされている。低抵抗拡散層２８にはＮＰＮトランジスタＱ2のコレクタ電流とフライバックダイオードＦＤ2のカソード電流とが流れることから、その低抵抗拡散層２８表面に形成されたアルミニウム薄膜は、共通電極４３として、コレクタ電極としてもカソード電極としても用いられるように構成されている。共通電極４３は半導体装置２の外部で誘導性負荷Ｌ2の一端に接続できるように構成されている。
【００３４】
低抵抗拡散層２８の不純物濃度は、半導体結晶層１３よりも高濃度にされ、大電流が流れても電圧降下は小さくなるようにされており、ＮＰＮトランジスタＱ2がＯＮ状態となって誘導性負荷Ｌ2を駆動する際と、フライバックダイオードＦＤ2に誘導性負荷Ｌ1の回生電流ｉ2を流す際の両方とも、低抵抗拡散層２８を通って電流が流れるため、ＮＰＮトランジスタＱ2とフライバックダイオードＦＤ2とに生じる熱損失を、同じ低抵抗拡散層２８によって低減できるように構成されている。
【００３５】
いま、ＮＰＮトランジスタＱ1がＯＮ状態、ＮＰＮトランジスタＱ2がＯＦＦ状態にあり、誘導性負荷Ｌ1に駆動電流ｉ1が流れているものとする。
【００３６】
素子領域４内の半導体結晶層１３は、コレクタ領域としてもカソード領域としても働くことから、その状態からＮＰＮトランジスタＱ1がＯＦＦ状態に転じ、誘導性負荷Ｌ1と磁気結合した誘導性負荷Ｌ2に起電力が生じると、フライバックダイオードＦＤ2が導通し、回生電流ｉ2が流れる際に、その半導体結晶層１３が負電位に振られる。
【００３７】
アノード電極４２と基板バイアス用電極４１とは、上述のパターニングされたアルミニウム薄膜によってシリコン酸化膜３１上で短絡されており、そのため、基板２０や分離拡散層２４と半導体結晶層１３とで形成されるｐｎ接合も順バイアスされ、寄生電流が流れることは避けられない。
【００３８】
その寄生電流は、素子領域４内の半導体結晶層１３をエミッタ領域とし、エミッタ領域に隣接するｐ型層をベース領域、ベース領域に隣接するｎ型層をコレクタ領域とする寄生ＮＰＮトランジスタのベース電流になるため、コレクタ電流として、素子領域４に隣接する他の素子領域内の半導体結晶層１３から電流を引き抜いてしまう。
【００３９】
この場合、寄生ＮＰＮトランジスタのベース電極となるのは、基板バイアス用電極４１であるが、この半導体装置２では、素子領域４と他の素子領域とを分離する分離拡散層２４表面には基板バイアス用電極４１は設けられておらず、素子領域４に近いところにある分離拡散層２４は、ベース領域としての動作が抑制されている。
【００４０】
そして、素子領域４と、その基板バイアス用電極４１が設けられた基板バイアス用拡散層１６との分離を行う分離拡散層２４との間には、基板２０と異なる導電型の半導体結晶層１３を有するダミー領域５が配置されており、寄生トランジスタのエミッタ領域である半導体結晶層１３から注入された少数キャリアがコレクタ領域に到達しずらいようにされ、その部分の寄生ＮＰＮトランジスタの電流増幅率が低下させられている。
【００４１】
更に、このダミー領域５の表面からは、低抵抗拡散層２８がｎ埋込層２６と接するように拡散されており、その低抵抗拡散層２８表面には前述の基板バイアス電極４１が形成されており、ダミー領域５は、最も低電位の基板２０と同電位に置かれるように構成されている。従って、ダミー領域５が寄生ＮＰＮトランジスタのコレクタとなって寄生電流が流れた場合であっても、その寄生電流による電圧降下は小さく、損失も少なくなるようにされている。
【００４２】
ここで、図１に示すように、素子領域４の分離を行う分離拡散層２４のうち、ダミー領域５と隣接しているものを隣接拡散層１８、隣接していないものを非隣接拡散層１９とすると、フライバックダイオードＦＤ2は隣接拡散層１８に近く、ＮＰＮトランジスタＱ2は遠くに配置されている。
【００４３】
ＮＰＮトランジスタＱ1、Ｑ2、フライバックダイオードＦＤ1、ＦＤ2の平面図を図２(ａ)に示す。この図２(ａ)では、エミッタ拡散層３０と各電極は省略してある。図１に示した拡散構造は、図２(ａ)のＡ−Ａ線断面図に相当する。
【００４４】
図１及び図２(ａ)から分かる通り、本発明の半導体装置２では、基板バイアス用拡散層１６と素子領域４内の半導体結晶層１３との間には、ダミー領域５が設けられており、基板バイアス層１６や隣接拡散層１８をベース領域とする寄生ＮＰＮトランジスタＱP1の電流増幅率は非常に低くなっている。従って、その寄生ＮＰＮトランジスタＱp1にベース電流ｉ3が流れても、流れるコレクタ電流ｉ4の大きさは非常に小さく、無視できる程度になっている。
【００４５】
他方、非隣接拡散層１９をベース領域とする寄生ＮＰＮトランジスタＱP2には、ベース・エミッタ接合とベース電極となる基板バイアス電極４１との間には、基板２０の抵抗成分による抵抗ＲBが付加されるため、その寄生ＮＰＮトランジスタＱp2のベース電流ｉ4は流れにくく、従って、流れるコレクタ電流ｉ5も小さくなっている。
【００４６】
本発明の半導体装置２のようにダミー領域５を設けた場合と、従来技術のように設けない場合との寄生ＮＰＮトランジスタの電流増幅率を測定すると、従来技術の場合は０．２〜０．３程度の大きさがあったのに対し、本発明の半導体装置２では、その値の１／１０以下に低減されていた。なお、実験結果によると、ダミー領域５内に低抵抗拡散層２８を設けない場合には、寄生ＮＰＮトランジスタの電流増幅率は多少大きめとなった。
【００４７】
上述の図２(ａ)に示した平面図では、非隣接拡散層１９側にはダミー領域５を設けなかったが、図２(ｂ)に示すように、ＮＰＮトランジスタＱ1、Ｑ2とフライバックダイオードＦＤ1、ＦＤ2とがそれぞれ一緒に形成される素子領域の全周に亘ってダミー領域５を設けてもよい。
【００４８】
次に、他の回路ブロックを有する本発明の半導体装置について説明する。
図４の回路ブロック図を参照し、符号３はその半導体装置を示しており、ＮＰＮトランジスタＱ11、Ｑ12と、ＰＮＰトランジスタＱ21、Ｑ22と、フライバックダイオードＦＤ11、ＦＤ12、ＦＤ21、ＦＤ22と、制御回路Ｂ10と、電流検出抵抗ＲS10とを有している。
【００４９】
ＮＰＮトランジスタＱ11、Ｑ12のコレクタ電極と、ＰＮＰトランジスタＱ21、Ｑ22のコレクタ電極とは、前述したような、パターニングされたアルミニウム薄膜によってそれぞれ互いに接続されており、ＮＰＮトランジスタＱ11、Ｑ12のエミッタ電極は、外部に設けられた電流検出抵抗ＲS10の一端に接続され、その他端はグラウンド電位に接続されている。
【００５０】
また、ＰＮＰトランジスタＱ21、Ｑ22のエミッタ電極は、パターニングされたアルミニウム薄膜によって互いに接続されており、半導体装置３の外部に取り出され、電源Ｅ10と接続されている。
【００５１】
この半導体装置３の、各トランジスタのコレクタ電極同士が接続されたところは外部に取り出され、その間にモーター等の誘導性負荷Ｌ11の両端が接続されており、該誘導性負荷Ｌ11と各トランジスタＱ11、Ｑ12、Ｑ21、Ｑ22とでＨブリッジ回路が構成されている。
【００５２】
制御回路Ｂ10には、各トランジスタＱ11、Ｑ12、Ｑ21、Ｑ22のベース電極が接続されており、この制御回路Ｂ10が動作し、ＰＮＰトランジスタＱ21とＮＰＮトランジスタＱ11との組を導通させたり、ＰＮＰトランジスタＱ22とＮＰＮトランジスタＱ11との組を導通させれば、誘導性負荷Ｌ11に正逆いずれの方向にも電流が流れるように構成されている。
【００５３】
フライバックダイオードＦＤ21、ＦＤ22は、ＰＮＰトランジスタＱ21、Ｑ22とは別の素子領域内に形成されており、パターニングされたアルミニウム薄膜によって各ＰＮＰトランジスタＱ21、Ｑ22に対して、それぞれ逆並列に接続されている。他方、フライバックダイオードＦＤ11、ＦＤ12は、図１、図２(ａ)、(ｂ)に示したフライバックダイオードＦＤ1、ＦＤ2と同様に、ＮＰＮトランジスタＱ11、Ｑ12を有する素子領域内にそれぞれ設けられており、ＮＰＮトランジスタＱ11、Ｑ12のコレクタ領域とカソード領域とが同じ半導体結晶層で形成されるようにされている。
【００５４】
従って、図４のような回路ブロック図に表した場合、フライバックダイオードＦＤ11、ＦＤ12のカソード電極はＮＰＮトランジスタＱ11、Ｑ12のコレクタ電極とそれぞれ接続して表される。他方、このフライバックダイオードＦＤ11、ＦＤ12のアノード電極は外部に取り出されて接地電位に接続されている。
【００５５】
電流検出抵抗ＲS10に生じた電圧は制御回路Ｂ10によって検出され、各トランジスタＱ11、Ｑ12、Ｑ21、Ｑ22の制御が行われるのは、図３に示した半導体装置２と同様である。
【００５６】
いま、ＰＮＰトランジスタＱ21とＮＰＮトランジスタＱ12とがＯＮ状態、ＰＮＰトランジスタＱ22とＮＰＮトランジスタＱ11とがＯＦＦ状態にあり、符号ｉ11で示す駆動電流が誘導性負荷Ｌ11に流れているものとする。
【００５７】
この状態から全てのトランジスタがＯＦＦ状態になると、誘導性負荷Ｌ11に生じた起電力によって、フライバックダイオードＦＤ11、ＦＤ22が順バイアスされ、符号ｉ12で示す回生電流が流される。
【００５８】
ＮＰＮトランジスタＱ11とフライバックダイオードＦＤ11とが形成された素子領域を他の素子領域から分離する分離拡散層は、図１に示したのと同様に、表面に基板バイアス用電極が設けられておらず、また、その分離拡散層と基板バイアス用拡散層との間には、基板と異なる導電型のダミー領域が配置されている。更に、基板バイアス用電極が設けられた基板バイアス用分離拡散層に対し、フライバックダイオードＦＤ11が近くに、ＮＰＮトランジスタＱ11が遠くに配置されている。
【００５９】
従って、フライバックダイオードＦＤ11を有する素子領域内の半導体結晶層が負電位に振られたときも、他の素子領域の半導体結晶層から引き抜く電流は小さくて済む。
【００６０】
以上説明したのは、ＮＰＮトランジスタとフライバックダイオードとを同じ素子領域に形成した場合であったが、基板にｎ型、半導体結晶層にｐ型のものを用い、その半導体結晶層を用いて、同じ素子領域中にＰＮＰトランジスタとフライバックダイオードを構成してもよい。その場合には、基板バイアス用電極には電源電圧を印加しておく必要がある。
【００６１】
フライバックダイオードと同じ素子領域内にあるトランジスタが、ＰＮＰトランジスタとＮＰＮトランジスタのいずれの場合でも、トランジスタがＯＦＦ状態のときに回生電流を流せるように構成しておけば、誘導性負荷を駆動することが可能となる。
【００６２】
なお、回生電流は、電源から誘導性負荷に供給された電流と略同じ大きさ(１．０〜４．０Ａ程度)になる場合が多いため、フライバックダイオードの面積を大きくしておく必要がある。従来技術のように、トランジスタとフライバックダイオードとを個別の素子領域に形成した場合には、分離拡散層の面積も大きくなり、不経済である。本発明の半導体装置では、トランジスタとフライバックダイオードとが同じ素子領域内に形成され、その間の分離拡散層が不要となるので、面積縮小に寄与する効果は大きい。
【００６３】
【発明の効果】
素子領域の面積を小さくできるのでコストが低減する。
寄生ＮＰＮトランジスタの電流増幅率を小さくできるので、誤動作がなくなり、また、発熱も小さくなる。
【図面の簡単な説明】
【図１】本発明の半導体装置の拡散構造の一例を示す図
【図２】(ａ)：その平面図の一例
(ｂ)：平面図の他の例
【図３】本発明の半導体装置の回路ブロックの一例を示す図
【図４】他の回路ブロックの例を示す図
【図５】従来技術の半導体装置の拡散構造を説明するための図
【符号の説明】
２、３……半導体装置    ４……素子領域    ５……ダミー領域
１６……基板バイアス用拡散層    ２０……基板    ２１……半導体結晶層
２４……分離拡散層    ２８……低抵抗拡散層    ２９……ダイオード拡散層
４１……基板バイアス用電極
Ｑ1、Ｑ2、Ｑ11、Ｑ12……ＮＰＮトランジスタ
ＦＤ1、ＦＤ2、ＦＤ11、ＦＤ12……フライバックダイオード
【図１】
0003917689.tif 000002
【図２】
0003917689.tif 000003
【図３】
0003917689.tif 000004
【図４】
0003917689.tif 000005
【図５】
0003917689.tif 000006