(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された第１の窒化物半導体からなる能動層と、
前記能動層の上に形成され、前記第１の窒化物半導体よりもエネルギーギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成され、前記第２の窒化物半導体層よりも酸化速度が大きい第３の窒化物半導体層が酸化されてなる絶縁酸化層と、
前記絶縁酸化層の上に形成されたゲート電極とを備えていることを特徴とする半導体装置。
【請求項２】
前記第２の窒化物半導体層はアルミニウムを含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の窒化物半導体層と前記絶縁酸化層との間に形成され、酸化速度が前記第３の窒化物半導体層よりも小さい第４の窒化物半導体からなる酸化防止層をさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記酸化防止層は窒化アルミニウムからなることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記絶縁酸化層と前記ゲート電極との間に形成された絶縁膜をさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記絶縁膜はシリコン酸化膜又はシリコン窒化膜からなることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第２の窒化物半導体層の上のゲート長方向側の領域に形成されたソース電極及びドレイン電極をさらに備え、
前記絶縁酸化層は、前記ゲート電極と前記ソース電極及びドレイン電極との間の少なくとも一方に、その厚さが前記ゲート電極の下側部分の厚さよりも大きい厚膜部を有していることを特徴とする請求項１に記載の半導体装置。
【請求項８】
基板上に第１の窒化物半導体からなる能動層と、前記第１の窒化物半導体よりもエネルギーギャップが大きい第２の窒化物半導体層とを順次形成する第１の工程と、
前記第２の窒化物半導体層の上に前記第２の窒化物半導体層よりも酸化速度が大きい第３の窒化物半導体層を形成した後、形成した第３の窒化物半導体層を酸化することにより、前記第３の窒化物半導体層からなる絶縁酸化層を形成する第２の工程と、
前記絶縁酸化層の上にゲート電極を形成する第３の工程と、
前記絶縁酸化層におけるゲート長方向側の領域に対して選択的にエッチングを行なって前記絶縁酸化層に開口部を形成し、形成した開口部上にソース電極及びドレイン電極を形成する第４の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
前記第１の工程と前記第２の工程との間に、
前記第２の窒化物半導体層の上に酸化速度が前記第３の窒化物半導体層よりも小さい第４の窒化物半導体からなる酸化防止層を形成する工程をさらに備えていることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記酸化防止層はアルミニウムを含むことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第２の工程と前記第３の工程との間に、
前記絶縁酸化層の上に絶縁膜を形成する工程をさらに備え、
前記第４の工程は、前記絶縁膜における前記ソース電極及び前記ドレイン電極を形成する領域に対しても開口部を形成する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記絶縁膜はシリコン酸化膜又はシリコン窒化膜からなることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第２の工程は、
前記第３の窒化物半導体層における少なくとも前記ゲート電極を形成する領域に前記絶縁酸化層を形成する工程と、
前記ゲート電極を形成する領域と前記ソース電極及び前記ドレイン電極のうちドレイン電極を形成する領域との間の領域を選択的に酸化することにより、前記絶縁酸化層にその厚さが前記絶縁酸化層よりも大きい厚膜部を形成する工程とを含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１４】
前記第２の窒化物半導体層はアルミニウムを含むことを特徴する請求項８〜１３のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
基板上に第１の窒化物半導体からなる能動層と、前記第１の窒化物半導体よりもエネルギーギャップが大きい第２の窒化物半導体層とを順次形成する第１の工程と、
前記第２の窒化物半導体層の上に前記第２の窒化物半導体層よりも酸化速度が大きい第３の窒化物半導体層を形成する第２の工程と、
前記第３の窒化物半導体層の上におけるオーミック電極形成領域に酸化保護膜を形成する第３の工程と、
前記酸化保護膜をマスクとして、前記第３の窒化物半導体層を酸化することにより、前記第３の窒化物半導体層における前記オーミック電極形成領域を除く領域に絶縁酸化層を形成する第４の工程と、
前記酸化保護膜を除去した後、前記第３の窒化物半導体層における前記オーミック電極形成領域の上にオーミック電極を形成する第５の工程と、
前記絶縁酸化層の上にゲート電極を選択的に形成する第６の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１６】
前記酸化保護膜はシリコンからなることを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記酸化保護膜は絶縁膜であることを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１８】
前記第２の工程と前記第３の工程との間に、
前記第３の窒化物半導体層の上に、該第３の窒化物半導体層の素子形成領域を覆う保護膜を形成する工程と、
形成された保護膜をマスクとして、前記第２の窒化物半導体層及び第３の窒化物半導体層を酸化することにより、前記素子形成領域の周辺部に素子分離膜を形成する工程とをさらに備え、
前記第３の工程は、前記酸化保護膜を前記保護膜から形成する工程を含むことを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１９】
前記第１の工程と前記第２の工程との間に、
前記第２の窒化物半導体層の上に酸化速度が前記第３の窒化物半導体層よりも小さい第４の窒化物半導体からなる酸化防止層を形成する工程をさらに備えていることを特徴とする請求項１５〜１８のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記酸化防止層はアルミニウムを含むことを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記第２の窒化物半導体層はアルミニウムを含むことを特徴する請求項１５〜２０のうちのいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、能動層に窒化物半導体を用いた絶縁ゲートを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図１９はIII-Ｖ族窒化物半導体からなる従来のショットキゲート型の電解効果トランジスタ（ＦＥＴ）の断面構成を示している。
【０００３】
図１９に示すように、サファイアからなる基板１０１上には、窒化ガリウム（ＧａＮ）からなるチャネル層１０２とｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１０３とが順次形成されている。チャネル層１０２の上部におけるキャリア供給層１０３とのヘテロ界面の近傍にはポテンシャル井戸からなり電子移動度が極めて大きい２次元電子ガス層が形成され、これにより、該ＦＥＴは高電子移動度トランジスタ（ＨＥＭＴ）とも呼ばれている。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記従来のショットキゲート型のＦＥＴは、ゲート電極の耐圧がショットキ特性により決定されるため、ゲート電極の逆耐圧も制限される。その上、ゲート電極に対する順方向の印加電圧も高々２Ｖ程度に制限されるため、高い電流駆動能力を持つ高出力半導体装置（パワーデバイス）を得られないという問題がある。
【０００５】
本発明は、前記従来の問題を解決し、ゲート電極を有し窒化物半導体からなる半導体装置の電流駆動能力を高めることができるようにすることを目的とする。
【０００６】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、窒化物半導体からなる半導体装置におけるゲート電極を絶縁ゲートとすると共に、ゲート絶縁膜を、堆積された窒化物半導体自体を酸化することにより形成する構成とする。
【０００７】
具体的に、本発明に係る半導体装置は、基板と、基板の上に形成された第１の窒化物半導体からなる能動層と、能動層の上に形成され、第１の窒化物半導体よりもエネルギーギャップが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、第２の窒化物半導体層よりも酸化速度が大きい第３の窒化物半導体層が酸化されてなる絶縁酸化層と、絶縁酸化層の上に形成されたゲート電極とを備えている。
【０００８】
本発明の半導体装置によると、第２の窒化物半導体層の上に形成された絶縁酸化層は、該第２の窒化物半導体層上の第３の窒化物半導体層自体が酸化されて形成されているため、絶縁酸化層の膜質は良好で且つ該絶縁酸化層とその下側の第２の窒化物半導体層と接する界面も極めて清浄である。その結果、絶縁酸化層上に形成されたゲート電極にリーク電流がほとんど発生せず、その上、電流電圧特性がショットキ特性によって規制されなくなるので、高耐圧で且つ高電流駆動能力を得ることができる。また、第２の窒化物半導体層の酸化速度が第３の窒化物半導体層の酸化速度よりも小さいため、第３の窒化物半導体層のみを選択的に酸化することが容易となる。さらに、第２の窒化物半導体層がキャリア供給層となり、第１の窒化物半導体がチャネル層となる、高耐圧で高電流駆動能力を持つ高電子移動度トランジスタ（ＨＥＭＴ）を確実に実現することができる。
【００１１】
本発明の半導体装置において、第２の窒化物半導体層がアルミニウム（Ａｌ）を含むことが好ましい。このように、典型的な窒化物半導体材料である窒化ガリウム（ＧａＮ）にアルミニウムを添加した窒化アルミニウムガリウム（ＡｌＧａＮ）は、その酸化速度が窒化ガリウムよりも小さいため、絶縁酸化層の形成時に酸化しにくい上に、エネルギーギャップが窒化ガリウムよりも大きいため、ポテンシャル障壁層となる。
【００１３】
本発明の半導体装置は、第２の窒化物半導体層と絶縁酸化層との間に形成され、酸化速度が第３の窒化物半導体層よりも小さい第４の窒化物半導体からなる酸化防止層をさらに備えていることが好ましい。このようにすると、第３の窒化物半導体層を酸化して絶縁酸化層を形成する際に、第４の窒化物半導体層によって酸化が実質的に停止するため、ゲート絶縁膜となる絶縁酸化層の膜厚の制御が容易となる。
【００１４】
この場合に、酸化防止層が窒化アルミニウムからなることが好ましい。
【００１５】
本発明の半導体装置は、絶縁酸化層とゲート電極との間に形成された絶縁膜をさらに備えていることが好ましい。このようにすると、ゲート電極に生じるリーク電流を確実に抑制できるため、ゲート電極への高い電圧印加が可能となるので、半導体装置の電流駆動能力を一層高めることができる。
【００１６】
この場合に、絶縁膜がシリコン酸化膜又はシリコン窒化膜からなることが好ましい。このようにすると、絶縁膜の膜質が極めて緻密となるため、高い絶縁性を得ることができる。
【００１７】
また、本発明の半導体装置は、第２の窒化物半導体層の上のゲート長方向側の領域に形成されたソース電極及びドレイン電極をさらに備え、絶縁酸化層におけるゲート電極とソース電極及びドレイン電極との間の少なくとも一方に、その厚さがゲート電極の下側部分の厚さよりも大きい厚膜部を有していることが好ましい。このようにすると、厚膜部と隣接する電極をドレイン電極とすると、該ドレイン電極のドレイン耐圧が高くなり、その上、ドレインリーク電流が小さくなるため、半導体装置の動作電圧を高くすることができるので、高出力化を容易に図ることができる。
【００１８】
本発明に係る第１の半導体装置の製造方法は、基板上に第１の窒化物半導体からなる能動層と、第１の窒化物半導体よりもバンドギャップが大きい第２の窒化物半導体層とを順次形成する第１の工程と、第２の窒化物半導体層の上に第２の窒化物半導体層よりも酸化速度が大きい第３の窒化物半導体層を形成した後、形成した第３の窒化物半導体層を酸化することにより、第３の窒化物半導体層からなる絶縁酸化層を形成する第２の工程と、絶縁酸化層の上にゲート電極を形成する第３の工程と、絶縁酸化層におけるゲート長方向側の領域に対して選択的にエッチングを行なって絶縁酸化層に開口部を形成し、形成した開口部上にソース電極及びドレイン電極を形成する第４の工程とを備えている。
【００１９】
第１の半導体装置の製造方法によると、第２の窒化物半導体層の上に第３の窒化物半導体層を形成し、該第３の窒化物半導体層を酸化することにより、第３の窒化物半導体層からなる絶縁酸化層を形成し、形成した絶縁酸化層の上にゲート電極を形成するため、本発明に係る半導体装置を確実に得ることができる。
【００２３】
第１の半導体装置の製造方法は、第１の工程と第２の工程との間に、第２の窒化物半導体層の上に酸化速度が第３の窒化物半導体層よりも小さい第４の窒化物半導体からなる酸化防止層を形成する工程をさらに備えていることが好ましい。このように、ゲート絶縁膜である絶縁酸化層となる第３の窒化物半導体層とその下側に形成される第２の窒化物半導体層との間に、第３の窒化物半導体層と比べてその酸化速度が小さい第４の窒化物半導体からなる酸化防止層を形成するため、該酸化防止層は第３の窒化物半導体層よりも酸化されにくく、第３の窒化物半導体層のみを酸化することが容易となるので、トランジスタの動作特性に大きな影響を与えるゲート絶縁膜となる絶縁酸化層の膜厚の制御が容易となる。
【００２４】
この場合に、酸化防止層がアルミニウムを含むことが好ましい。
【００２５】
また、第１の半導体装置の製造方法は、第２の工程と第３の工程との間に、絶縁酸化層の上に絶縁膜を形成する工程をさらに備え、第４の工程が、絶縁膜におけるソース電極及びドレイン電極を形成する領域に対しても開口部を形成する工程を含むことが好ましい。
【００２６】
この場合に、絶縁膜がシリコン酸化膜又はシリコン窒化膜からなることが好ましい。
【００２７】
また、第１の半導体装置の製造方法において、第２の工程が、第３の窒化物半導体層における少なくともゲート電極を形成する領域に絶縁酸化層を形成する工程と、ゲート電極を形成する領域とソース電極及びドレイン電極のうちドレイン電極を形成する領域との間の領域を選択的に酸化することにより、絶縁酸化層にその厚さが絶縁酸化層よりも大きい厚膜部を形成する工程とを含むことが好ましい。
【００２８】
本発明に係る第２の半導体装置の製造方法は、基板上に第１の窒化物半導体からなる能動層と、第１の窒化物半導体よりもエネルギーギャップが大きい第２の窒化物半導体層とを順次形成する第１の工程と、第２の窒化物半導体層の上に第２の窒化物半導体層よりも酸化速度が大きい第３の窒化物半導体層を形成する第２の工程と、第３の窒化物半導体層の上におけるオーミック電極形成領域に酸化保護膜を形成する第３の工程と、酸化保護膜をマスクとして、第３の窒化物半導体層を酸化することにより、第３の窒化物半導体層におけるオーミック電極形成領域を除く領域に絶縁酸化層を形成する第４の工程と、酸化保護膜を除去した後、第３の窒化物半導体層におけるオーミック電極形成領域の上にオーミック電極を形成する第５の工程と、絶縁酸化層の上にゲート電極を選択的に形成する第６の工程とを備えている。
【００２９】
第２の半導体装置の製造方法によると、第３の窒化物半導体層のオーミック電極形成領域を除く領域に絶縁酸化層を形成しておき、その後、第３の窒化物半導体層におけるオーミック電極形成領域の上にオーミック電極を形成する。このため、第３の窒化物半導体層におけるオーミック電極形成領域は酸化されておらず、その結果、オーミック電極は第３の窒化物半導体層を除去することなく形成することができる。従って、第３の窒化物半導体層に対する加工が不要となる。
【００３０】
第２の半導体装置の製造方法において、酸化保護膜がシリコンからなることが好ましい。また、第２の半導体装置の製造方法において、酸化保護膜が絶縁膜であることが好ましい。
【００３１】
第２の半導体装置の製造方法は、第２の工程と第３の工程との間に、第３の窒化物半導体層の上に、該第３の窒化物半導体層の素子形成領域を覆う保護膜を形成する工程と、形成された保護膜をマスクとして、第２の窒化物半導体層及び第３の窒化物半導体層を酸化することにより、素子形成領域の周辺部に素子分離膜を形成する工程とをさらに備え、第３の工程が、酸化保護膜を保護膜から形成する工程を含むことが好ましい。
【００３３】
第２の半導体装置の製造方法は、第１の工程と第２の工程との間に、第２の窒化物半導体層の上に酸化速度が第３の窒化物半導体層よりも小さい第４の窒化物半導体からなる酸化防止層を形成する工程をさらに備えていることが好ましい。
【００３４】
この場合に、酸化防止層がアルミニウムを含むことが好ましい。
【００３５】
第１又は第２の半導体装置の製造方法において、第２の窒化物半導体層がアルミニウムを含むことが好ましい。
【００３６】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３７】
図１は本発明の第１の実施形態に係る半導体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲート型の高電子移動度トランジスタ（ＨＥＭＴ）の断面構成を示している。
【００３８】
図１に示すように、例えば、炭化ケイ素（ＳｉＣ）からなる基板１１上には、基板１１と該基板１１上に成長するエピタキシャル層との格子不整合を緩和する窒化アルミニウム（ＡｌＮ）からなるバッファ層１２と、窒化ガリウムからなりその上部に２次元電子ガス層が形成される能動層としてのチャネル層１３と、ｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなりチャネル層１３にキャリア（電子）を供給するキャリア供給層１４とが順次形成されている。
【００３９】
バッファ層１２にまで達する絶縁体からなる素子分離膜１５に囲まれた素子形成領域上であって、キャリア供給層１４の上のゲート電極形成領域には、キャリア供給層１４の上に成長した窒化ガリウムからなる半導体層自体が酸化された絶縁酸化層１６Ｂが選択的に形成されている。
【００４０】
絶縁酸化層１６Ｂの上には、チタン（Ｔｉ）、白金（Ｐｔ）及び金（Ａｕ）の積層体からなるゲート電極１７が形成されている。また、キャリア供給層１４上におけるゲート電極１７のゲート長方向側の領域には、キャリア供給層１４とオーミック接触するチタン（Ｔｉ）及びアルミニウム（Ａｌ）からなるソースドレイン電極１８が形成されている。
【００４１】
このように、本実施形態に係るＨＥＭＴは、ゲート絶縁膜として、キャリア供給層１４の上に成長した窒化物半導体層が酸化されてなる絶縁酸化層１６Ｂを用いているため、該絶縁酸化層１６Ｂとキャリア供給層１４との界面には汚染等による不純物がまったく存在しないので、良好な界面が形成されている。その上、絶縁酸化層１６Ｂは窒化物が酸化されて形成されているため、その膜質は極めて緻密であり、高い絶縁性を有する。
【００４２】
図２は第１の実施形態に係るＨＥＭＴの電流電圧特性を示している。横軸はソースドレイン間の電圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示している。本実施形態に係るＨＥＭＴは、ゲート絶縁膜である絶縁酸化層１６Ｂの絶縁特性が優れているため、ドレイン耐圧は２００Ｖ以上にも達し、また順方向に５Ｖ以上のゲートソース間電圧Ｖgsを印加してもゲート電極１７からのリーク電流は発生せず、良好な電流電圧特性を示すことが分かる。
【００４３】
以下、前記のように構成された絶縁ゲートを有するＨＥＭＴの製造方法について図面を参照しながら説明する。
【００４４】
図３（ａ）〜図３（ｃ）及び図４（ａ）、図４（ｂ）は本発明の第１の実施形態に係る絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成を表わしている。
【００４５】
まず、図３（ａ）に示すように、有機金属化学的気相堆積（ＭＯＣＶＤ）法により、炭化ケイ素からなる基板１１上に、例えば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバッファ層１２と、膜厚が３μｍ程度の窒化ガリウムからなるチャネル層１３と、膜厚が１５ｎｍ程度でシリコン（Ｓｉ）をドーパントするｎ型の窒化アルミニウムガリウムからなるキャリア供給層１４と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる絶縁膜形成層１６Ａとを順次成長することにより、窒化物半導体からなるエピタキシャル積層体を形成する。
【００４６】
次に、図３（ｂ）に示すように、リソグラフィ法及びエッチング法により、素子形成領域をマスクするシリコンからなる保護膜（図示せず）を形成し、続いて、基板１１に対して酸化雰囲気で１〜２時間程度の熱酸化処理を行なって、エピタキシャル積層体に素子分離膜１５を選択的に形成する。
【００４７】
次に、図３（ｃ）に示すように、保護膜を除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気で数分間程度の熱酸化処理を行なうことにより、絶縁膜形成層１６Ａから絶縁酸化層１６Ｂを形成する。
【００４８】
次に、図４（ａ）に示すように、例えばスパッタ法により、膜厚が約５０ｎｍのチタン及び白金と膜厚が約２００ｎｍの金とを積層してゲート電極形成膜を形成する。続いて、リソグラフィ法及びドライエッチング法により、ゲート電極形成膜に対して選択的にパターニングを行なって、ゲート電極形成膜からゲート電極１７を形成する。その後、絶縁酸化層１６Ｂにおけるゲート長方向側の領域に対して選択的にエッチングを行なって、絶縁酸化層１６Ｂに開口部１６ａを設けることにより、該開口部１６ａからキャリア供給層１４を露出する。
【００４９】
次に、図４（ｂ）に示すように、キャリア供給層１４における開口部１６ａからの露出部分に、例えばスパッタ法により、膜厚が約２０ｎｍのチタンと膜厚が約２００ｎｍのアルミニウムとを積層する。続いて、リソグラフィ法及びドライエッチング法により、堆積した金属膜に対して所定のパターニングを行ない、さらに熱処理を行なって、金属膜からキャリア供給層１４とオーミック接触するソースドレイン電極１８を形成する。
【００５０】
このように、第１の実施形態に係るＨＥＭＴの製造方法は、エピタキシャル積層体の上面に、窒化ガリウムからなる絶縁膜形成層１６Ａを成長させておき、成長した絶縁膜形成層１６Ａを熱酸化することにより、ゲート絶縁膜となる絶縁酸化層１６Ｂを形成している。
【００５１】
第１の実施形態においては、絶縁酸化層１６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱時間により調節している。窒化ガリウム（ＧａＮ）からなる絶縁膜形成層１６Ａと窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４との酸化速度を比較すると、Ａｌの組成が０．３の場合には、窒化ガリウムの酸化速度が窒化アルミニウムガリウムの酸化速度と比べて２倍程度と大きく、これにより、絶縁酸化層１６Ｂの下側に位置するキャリア供給層１４の酸化を抑制することができる。
【００５２】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５３】
図５は本発明の第２の実施形態に係る半導体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲート型のＨＥＭＴの断面構成を示している。図５において、図１に示す構成部材と同一の構成部材には同一の符号を付している。
【００５４】
図５に示すように、例えば、炭化ケイ素からなる基板１１上には、窒化アルミニウムからなるバッファ層１２と、窒化ガリウムからなるチャネル層１３と、ｎ型の窒化アルミニウムガリウムからなりチャネル層１３にキャリア（電子）を供給するキャリア供給層１４と、窒化アルミニウムからなる酸化防止層２０とが順次形成されている。
【００５５】
絶縁体からなる素子分離膜１５に囲まれた素子形成領域上であって、酸化防止層２０上のゲート電極形成領域には、酸化防止層２０上に成長した窒化ガリウムからなる半導体層自体が酸化された絶縁酸化層１６Ｂが選択的に形成されている。
【００５６】
絶縁酸化層１６Ｂ上には、チタン、白金及び金の積層体からなるゲート電極１７が形成されている。また、酸化防止層２０上におけるゲート長方向側の領域には、酸化防止層２０とオーミック接触するチタン及びアルミニウムからなるソースドレイン電極１８が形成されている。
【００５７】
このように、第２の実施形態に係るＨＥＭＴは、ゲート絶縁膜となる絶縁酸化層１６Ｂとキャリア供給層１４との間に、窒化アルミニウムからなる酸化防止層２０が形成されていることを特徴とする。これにより、第１の実施形態と同様に、絶縁酸化層１６Ｂと酸化防止層２０との界面には汚染等による不純物がまったく存在しないため良好な界面が形成されている。その上、絶縁酸化層１６Ｂは窒化物が酸化されて形成されているため、その膜質は極めて緻密であり、優れた絶縁性を持つ。
【００５８】
なお、酸化防止層２０は絶縁酸化層１６Ｂにおける酸化処理時の酸化ストッパ層として機能する。
【００５９】
図６は第２の実施形態に係るＨＥＭＴの電流電圧特性を示している。横軸はソースドレイン間の電圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示している。本実施形態に係るＨＥＭＴは、ゲート絶縁膜である絶縁酸化層１６Ｂの絶縁特性が優れているため、ドレイン耐圧は２００Ｖ以上にも達し、また順方向に５Ｖ以上のゲートソース間電圧Ｖgsを印加してもゲート電極１７からのリーク電流は発生せず、良好な電流電圧特性を示す。
【００６０】
以下、前記のように構成された絶縁ゲートを有するＨＥＭＴの製造方法について図面を参照しながら説明する。
【００６１】
図７（ａ）〜図７（ｃ）及び図８（ａ）、図８（ｂ）は本発明の第２の実施形態に係る絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成を表わしている。
【００６２】
まず、図７（ａ）に示すように、ＭＯＣＶＤ法により、炭化ケイ素からなる基板１１上に、例えば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバッファ層１２と、膜厚が３μｍ程度の窒化ガリウムからなるチャネル層１３と、膜厚が１５ｎｍ程度でシリコンをドーパントするｎ型の窒化アルミニウムガリウムからなるキャリア供給層１４と、膜厚が２０ｎｍ〜５０ｎｍ程度の窒化アルミニウムからなる酸化防止層２０と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる絶縁膜形成層１６Ａとを順次成長することにより、窒化物半導体からなるエピタキシャル積層体を形成する。
【００６３】
次に、図７（ｂ）に示すように、リソグラフィ法及びエッチング法により、素子形成領域をマスクするシリコンからなる保護膜（図示せず）を形成し、続いて、基板１１に対して酸化雰囲気で１〜２時間程度の熱酸化処理を行なって、エピタキシャル積層体に素子分離膜１５を選択的に形成する。
【００６４】
次に、図７（ｃ）に示すように、保護膜を除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気で数分間程度の熱酸化処理を行なうことにより、絶縁膜形成層１６Ａから絶縁酸化層１６Ｂを形成する。
【００６５】
第２の実施形態においても、絶縁酸化層１６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱時間により調節しているが、酸化防止層２０を構成する窒化アルミニウムの酸化速度は窒化ガリウムの酸化速度と比べて５０分の１と極めて小さいため、絶縁膜形成層１６Ａに対する酸化処理は酸化防止層２０で停止したとみなすことができる。従って、絶縁膜形成層１６Ａをすべて酸化させたとしてもキャリア供給層１４にまで酸化が及ぶことがなくなり、絶縁酸化層１６Ｂの膜厚は実質的に絶縁膜形成層１６Ａの膜厚で調節することができるようになる。その結果、絶縁ゲートを有する素子の動作特性に大きな影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅に向上することができる。
【００６６】
次に、図８（ａ）に示すように、例えばスパッタ法により、膜厚が約５０ｎｍのチタン及び白金と膜厚が約２００ｎｍの金とを積層してゲート電極形成膜を形成する。続いて、リソグラフィ法及びドライエッチング法により、ゲート電極形成膜に対して選択的にパターニングを行なって、ゲート電極形成膜からゲート電極１７を形成する。その後、絶縁酸化層１６Ｂにおけるゲート長方向側の領域に対して選択的にエッチングを行なって、絶縁酸化層１６Ｂに開口部１６ａを設けることにより、該開口部１６ａから酸化防止層２０を露出する。
【００６７】
次に、図８（ｂ）に示すように、酸化防止層２０における開口部１６ａからの露出部分に、例えばスパッタ法により、膜厚が約２０ｎｍのチタンと膜厚が約２００ｎｍのアルミニウムとを積層する。続いて、リソグラフィ法及びドライエッチング法により、堆積した金属膜に対して所定のパターニングを行ない、さらに熱処理を行なって、金属膜から酸化防止層２０とオーミック接触するソースドレイン電極１８を形成する。
【００６８】
また、酸化防止層２０は窒化アルミニウムに限られず、III-Ｖ族元素として、ガリウム又はインジウムを含んでいてもよい。但し、酸化速度を小さくするためには、酸化防止層２０におけるアルミニウムの組成を相対的に大きくすることが好ましい。
【００６９】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００７０】
図９は本発明の第３の実施形態に係る半導体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲート型のＨＥＭＴの断面構成を示している。図９において、図１に示す構成部材と同一の構成部材には同一の符号を付している。
【００７１】
図９に示すように、例えば、炭化ケイ素からなる基板１１上には、基板１１と該基板１１上に成長するエピタキシャル層との格子不整合を緩和する窒化アルミニウムからなるバッファ層１２と、窒化ガリウムからなりその上部に２次元電子ガス層が形成される能動層としてのチャネル層１３と、ｎ型の窒化アルミニウムガリウムからなりチャネル層１３にキャリア（電子）を供給するキャリア供給層１４と、窒化アルミニウムからなる酸化防止層２０とが順次形成されている。
【００７２】
バッファ層１２にまで達する絶縁体からなる素子分離膜１５に囲まれた素子形成領域上であって、酸化防止層２０上のゲート電極形成領域には、酸化防止層２０上に成長した窒化ガリウムからなる半導体層自体が酸化された絶縁酸化層１６Ｂが選択的に形成され、さらに絶縁酸化層１６Ｂの上には、酸化シリコン（ＳｉＯ2 ）からなる上部ゲート絶縁膜２１が形成されている。これにより、第３の実施形態においては、ゲート絶縁膜２６は、絶縁酸化層１６Ｂからなる下部ゲート絶縁膜と、上部ゲート絶縁膜２１とにより構成される。
【００７３】
ゲート絶縁膜２６の上には、チタン、白金及び金の積層体からなるゲート電極１７が形成されている。また、酸化防止層２０上におけるゲート電極１７のゲート長方向側の領域には、酸化防止層２０とオーミック接触するチタン及びアルミニウムからなるソースドレイン電極１８が形成されている。
【００７４】
このように、第３の実施形態に係るＨＥＭＴは、下部ゲート絶縁膜として、キャリア供給層１４の上に成長した窒化物半導体層が酸化されてなる絶縁酸化層１６Ｂを用いているため、該絶縁酸化層１６Ｂとキャリア供給層１４との界面には汚染等による不純物がまったく存在しないので、良好な界面が形成されている。その上、絶縁酸化層１６Ｂは窒化物が酸化されて形成されているため、その膜質は極めて緻密であり、高い絶縁性を有する。
【００７５】
さらに、第３の実施形態においては、ゲート電極１７と絶縁酸化層１６Ｂとの間に、酸化シリコンからなる上部ゲート絶縁膜２１を設けているため、ゲート電極１７によるリーク電流はほとんど生じることがない。その結果、ゲート電極１７に対して比較的に高い電圧を印加することがが可能となるので、ＨＥＭＴの電流駆動能力をより一層高めることができる。
【００７６】
図１０は第３の実施形態に係るＨＥＭＴの電流電圧特性を示している。横軸はソースドレイン間の電圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示している。本実施形態に係るＨＥＭＴは、ゲート絶縁膜２６が絶縁酸化層１６Ｂと上部ゲート絶縁膜２１とからなり、その絶縁特性が極めて優れるため、ドレイン耐圧は２００Ｖ以上にも達する。その上、順方向に８Ｖ以上のゲートソース間電圧Ｖgsを印加してもゲート電極１７からのリーク電流は発生せず、良好な電流電圧特性を示すことが分かる。
【００７７】
以下、前記のように構成された絶縁ゲートを有するＨＥＭＴの製造方法について図面を参照しながら説明する。
【００７８】
図１１（ａ）〜図１１（ｃ）及び図１２（ａ）、図１２（ｂ）は本発明の第３の実施形態に係る絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成を表わしている。
【００７９】
まず、図１１（ａ）に示すように、ＭＯＣＶＤ法により、炭化ケイ素からなる基板１１上に、例えば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバッファ層１２と、膜厚が３μｍ程度の窒化ガリウムからなるチャネル層１３と、膜厚が１５ｎｍ程度でシリコン（Ｓｉ）をドーパントするｎ型の窒化アルミニウムガリウムからなるキャリア供給層１４と、膜厚が２０ｎｍ〜５０ｎｍ程度の窒化アルミニウムからなる酸化防止層２０と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる絶縁膜形成層１６Ａとを順次成長することにより、窒化物半導体からなるエピタキシャル積層体を形成する。
【００８０】
次に、リソグラフィ法及びエッチング法により、素子形成領域をマスクするシリコンからなる保護膜（図示せず）を形成し、続いて、基板１１に対して酸化雰囲気で１〜２時間程度の熱酸化処理を行なって、エピタキシャル積層体に素子分離膜１５を選択的に形成する。
【００８１】
次に、図１１（ｂ）に示すように、保護膜を除去した後、絶縁膜形成層１６Ａに対して酸化雰囲気で数分間程度の熱酸化処理を行なうことにより、絶縁膜形成層１６Ａから絶縁酸化層１６Ｂを形成する。続いて、絶縁酸化層１６Ｂの上に、例えばＣＶＤ法により、膜厚が約１０ｎｍの酸化シリコンからなる上部ゲート絶縁膜２１を形成する。
【００８２】
ここで、第３の実施形態においても、絶縁酸化層１６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱時間により調節しているが、第２の実施形態と同様に、酸化防止層２０を絶縁膜形成層１６Ａの下側に設けたことにより、絶縁酸化層１６Ｂの膜厚は実質的に絶縁膜形成層１６Ａの膜厚で調節することができるようになる。その結果、絶縁ゲートを有する素子の動作特性に大きな影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅に向上することができる。
【００８３】
次に、図１２（ａ）に示すように、例えばスパッタ法により、膜厚が約５０ｎｍのチタン及び白金と膜厚が約２００ｎｍの金とを積層してゲート電極形成膜を形成する。続いて、リソグラフィ法及びドライエッチング法により、ゲート電極形成膜に対して選択的にパターニングを行なって、ゲート電極形成膜からゲート電極１７を形成する。これにより、ゲート電極１７の下側には、上部ゲート絶縁膜２１と絶縁酸化層１６Ｂからなる下部ゲート絶縁膜とにより構成されるゲート絶縁膜２６が形成される。その後、上部ゲート絶縁膜２１及び絶縁酸化層１６Ｂにおけるゲート長方向側の領域に対して選択的にエッチングを行なって、上部ゲート絶縁膜２１及び絶縁酸化層１６Ｂに開口部１６ａを設けることにより、該開口部１６ａから酸化防止層２０を露出する。
【００８４】
次に、図１２（ｂ）に示すように、酸化防止層２０における開口部１６ａからの露出部分に、例えばスパッタ法により、膜厚が約２０ｎｍのチタンと膜厚が約２００ｎｍのアルミニウムとを積層する。続いて、リソグラフィ法及びドライエッチング法により、堆積した金属膜に対して所定のパターニングを行ない、さらに熱処理を行なって、金属膜から酸化防止層２０とオーミック接触するソースドレイン電極１８を形成する。
【００８５】
このように、第３の実施形態に係るＨＥＭＴの製造方法は、ゲート絶縁膜２６を、窒化ガリウムからなる絶縁膜形成層１６Ａが熱酸化されてなる絶縁酸化層１６Ｂと、該絶縁酸化層１６Ｂの上に形成された上部ゲート絶縁膜２１とから構成している。これにより、前述したように、ゲート電極１７によるリーク電流を防止でき、ゲート電極１７への印加電圧を高くすることができるので、ＨＥＭＴの電流駆動能力を向上することができる。
【００８６】
なお、第３の実施形態においては、ゲート絶縁膜２６の上部ゲート絶縁膜２１に酸化シリコンを用いたが、酸化シリコンに限られない。すなわち、酸化絶縁層１６Ｂと密着性が良く且つ該酸化絶縁層１６Ｂよりも絶縁性が高い材料であれば良く、例えば窒化シリコン（Ｓｉ3Ｎ4）を用いてもよい。
【００８７】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【００８８】
図１３は本発明の第４の実施形態に係る半導体装置であって、III-Ｖ族窒化物半導体からなる絶縁ゲート型のＨＥＭＴの断面構成を示している。図１３において、図１に示す構成部材と同一の構成部材には同一の符号を付している。
【００８９】
図１３に示すように、例えば、炭化ケイ素からなる基板１１上には、基板１１と該基板１１上に成長するエピタキシャル層との格子不整合を緩和する窒化アルミニウムからなるバッファ層１２と、窒化ガリウムからなりその上部に２次元電子ガス層が形成される能動層としてのチャネル層１３と、ｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなりチャネル層１３にキャリア（電子）を供給するキャリア供給層１４とが順次形成されている。
【００９０】
バッファ層１２にまで達する絶縁体からなる素子分離膜１５に囲まれた素子形成領域上であって、キャリア供給層１４上のゲート電極形成領域には、キャリア供給層１４の上に成長した窒化ガリウムからなる絶縁膜形成層１６Ａ自体が酸化された絶縁酸化層１６Ｂが選択的に形成されている。
【００９１】
絶縁酸化層１６Ｂ上には、チタン、白金及び金の積層体からなるゲート電極４７が形成されており、キャリア供給層１４上におけるゲート電極１７のゲート長方向側の領域には、キャリア供給層１４とオーミック接触するチタン及びアルミニウムからなるソース電極１８ｓ及びドレイン電極１８ｄがそれぞれ形成されている。
【００９２】
第４の実施形態においては、図１３に示すように、ゲート電極１７とドレイン電極１８ｄとの間の領域に、絶縁酸化層１６Ｂの膜厚がゲート電極１７の下側部分よりも厚い厚膜部１６ｃを有している。
【００９３】
このように、第４の実施形態に係るＨＥＭＴは、ゲート絶縁膜として、キャリア供給層１４の上に成長した窒化ガリウムからなる絶縁膜形成層１６Ａが酸化されてなる絶縁酸化層１６Ｂを用いているため、該絶縁酸化層１６Ｂとキャリア供給層１４と絶縁膜形成層１６Ａとの界面には汚染等による不純物がまったく存在しないので、良好な界面が形成されている。その上、絶縁酸化層１６Ｂは窒化物が酸化されて形成されているため、その膜質は極めて緻密であり、高い絶縁性を有する。
【００９４】
さらに、ゲート電極１７とドレイン電極１８ｄとの間の絶縁酸化層１６Ｂには厚膜部１６ｃが形成されているため、ＨＥＭＴのドレイン耐圧が高くなり、且つドレインリーク電流が小さくなる。その結果、ＨＥＭＴの動作電圧を高くすることができるので、高出力化が容易となる。
【００９５】
図１４は第４の実施形態に係るＨＥＭＴの電流電圧特性を示している。横軸はソースドレイン間の電圧値Ｖdsを示し、縦軸はゲート幅当たりの電流値を示している。本実施形態に係るＨＥＭＴは、ゲート絶縁膜である絶縁酸化層１６Ｂの絶縁特性が優れていることと、ゲート電極１７とドレイン電極１８ｄとの間に絶縁酸化層１６Ｂの膜厚を厚くした厚膜部１６ｃを設けているため、ドレイン耐圧が２５０Ｖ以上にも達する。また、順方向に６Ｖ以上のゲートソース間電圧Ｖgsを印加してもゲート電極１７からのリーク電流は発生せず、良好な電流電圧特性を示すことが分かる。
【００９６】
以下、前記のように構成された絶縁ゲートを有するＨＥＭＴの製造方法について図面を参照しながら説明する。
【００９７】
図１５（ａ）〜図１５（ｄ）及び図１６（ａ）〜図１６（ｃ）は本発明の第４の実施形態に係る絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成を表わしている。
【００９８】
まず、図１５（ａ）に示すように、ＭＯＣＶＤ法により、炭化ケイ素からなる基板１１上に、例えば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバッファ層１２と、膜厚が３μｍ程度の窒化ガリウムからなるチャネル層１３と、膜厚が１５ｎｍ程度でシリコンをドーパントするｎ型の窒化アルミニウムガリウムからなるキャリア供給層１４と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる絶縁膜形成層１６Ａとを順次成長することにより、窒化物半導体からなるエピタキシャル積層体を形成する。
【００９９】
次に、図１５（ｂ）に示すように、リソグラフィ法及びエッチング法により素子形成領域をマスクするシリコンからなる保護膜４１を形成し、続いて、基板１１に対して酸化雰囲気で１〜２時間程度の熱酸化処理を行なってエピタキシャル積層体に素子分離膜１５を選択的に形成する。
【０１００】
次に、図１５（ｃ）に示すように、リソグラフィ法及びエッチング法により、保護膜４１におけるゲート電極形成領域とドレイン電極形成領域との間に開口部を形成して、絶縁膜形成層１６Ａを露出する。その後、露出した縁膜形成層１６Ａに対して、酸化雰囲気で数分間程度の熱酸化処理を行なうことにより、絶縁膜形成層１６Ａにおけるゲート電極形成領域とドレイン電極形成領域との間に、絶縁膜形成層１６Ａ自体が部分的に酸化されてなる厚膜形成部１６ｂを形成する。
【０１０１】
次に、図１５（ｄ）に示すように、保護膜４１を除去し、続いて、絶縁膜形成層１６Ａに対して酸化雰囲気で数分間程度の熱酸化処理を行なって、絶縁膜形成層１６Ａ及び厚膜形成部１６ｂをさらに酸化することにより、絶縁膜形成層１６Ａ自体が酸化されてなり、ゲート電極形成領域とドレイン電極形成領域との間に、厚膜部１６ｃを有する絶縁酸化層１６Ｂを形成する。
【０１０２】
次に、図１６（ａ）に示すように、例えばスパッタ法により、膜厚が約５０ｎｍのチタン及び白金と膜厚が約２００ｎｍの金とを積層し、続いて、リソグラフィ法及びドライエッチング法により、堆積したゲート電極形成膜に対して所定のパターニングを行なって、ゲート電極形成膜からゲート電極１７を形成する。
【０１０３】
次に、図１６（ｂ）に示すように、絶縁酸化層１６Ｂにおけるゲート長方向側の領域に対して選択的にエッチングを行なって、絶縁酸化層１６Ｂに開口部１６ａを設けることにより、該開口部１６ａからキャリア供給層１４を露出する。
【０１０４】
次に、図１６（ｃ）に示すように、キャリア供給層１４における該開口部１６ａからの露出部分に、例えばスパッタ法により、膜厚が約２０ｎｍのチタンと膜厚が約２００ｎｍのアルミニウムとを積層する。続いて、リソグラフィ法及びドライエッチング法により、堆積した金属膜に対して所定のパターニングを行ない、さらに熱処理を行なって、金属膜からキャリア供給層１４とオーミック接触するソース電極１８ｓとドレイン電極１８ｄとそれぞれ形成する。
【０１０５】
このように、第４の実施形態によると、熱酸化による絶縁酸化層１６Ｂを、ゲート電極１７とドレイン電極１８ｄとの間に厚膜部１６ｃを設けることにより、部分的に厚くなるように形成している。これにより、前述したように、ＨＥＭＴのドレイン耐圧が高くなる共にドレインリーク電流を抑制することができる。
【０１０６】
なお、第４の実施形態においては、絶縁酸化層１６Ｂを形成するよりも前に厚膜形成部１６ｂを形成したが、これとは逆に、絶縁酸化層１６Ｂをほぼ一様な厚さに形成した後、厚膜部１６ｃを形成してもよい。
【０１０７】
また、保護膜４１にシリコンを用いたが、窒化物系の半導体層の酸化を防止することができる材料であれば良く、シリコンに代えて、例えば酸化シリコン又は窒化シリコンを用いても良い。
【０１０８】
（第５の実施形態）
以下、本発明の第５の実施形態に係るＨＥＭＴの製造方法について図面を参照しながら説明する。
【０１０９】
図１７（ａ）〜図１７（ｃ）及び図１８（ａ）、図１８（ｂ）は本発明の第５の実施形態に係る絶縁ゲート型のＨＥＭＴの製造方法の工程順の断面構成を表わしている。
【０１１０】
まず、図１７（ａ）に示すように、ＭＯＣＶＤ法により、炭化ケイ素からなる基板１１上に、例えば膜厚が１００ｎｍ程度の窒化アルミニウムからなるバッファ層１２と、膜厚が３μｍ程度の窒化ガリウムからなるチャネル層１３と、膜厚が１５ｎｍ程度でシリコンをドーパントするｎ型の窒化アルミニウムガリウムからなるキャリア供給層１４と、膜厚が２０ｎｍ〜５０ｎｍ程度の窒化アルミニウムからなる酸化防止層２０と、膜厚が５０ｎｍ〜１００ｎｍ程度の窒化ガリウムからなる絶縁膜形成層１６Ａとを順次成長することにより窒化物半導体からなるエピタキシャル積層体を形成する。
【０１１１】
次に、図１７（ｂ）に示すように、リソグラフィ法及びエッチング法により、素子形成領域をマスクするシリコンからなる保護膜４１Ａを形成し、続いて、基板１１に対して酸化雰囲気で１〜２時間程度の熱酸化処理を行なって、エピタキシャル積層体に素子分離膜１５を選択的に形成する。
【０１１２】
次に、図１７（ｃ）に示すように、リソグラフィ法及びエッチング法により、保護膜４１Ａから絶縁膜形成層１６Ａにおけるオーミック電極形成領域をマスクする酸化保護膜４１Ｂを形成する。続いて、形成した酸化保護膜４１Ｂをマスクとして、絶縁膜形成層１６Ａに対して酸化雰囲気で数分間程度の熱酸化処理を行なうことにより、絶縁膜形成層１６Ａから、該絶縁膜形成層１６Ａのオーミック電極形成領域に導電性領域１６ｄを有する絶縁酸化層１６Ｂを形成する。
【０１１３】
ここで、第５の実施形態においても、絶縁酸化層１６Ｂの膜厚を絶縁膜形成層１６Ａに対する加熱時間により調節しているが、第２の実施形態と同様に、酸化防止層２０を絶縁膜形成層１６Ａの下側に設けたことにより、絶縁酸化層１６Ｂの膜厚は実質的に絶縁膜形成層１６Ａの膜厚で調節することができるようになる。その結果、絶縁ゲートを有する素子の動作特性に大きな影響を与える絶縁酸化層１６Ｂの膜厚制御性を大幅に向上することができる。
【０１１４】
次に、図１８（ａ）に示すように、酸化保護膜４１Ｂを除去し、その後、例えばスパッタ法により、膜厚が約５０ｎｍのチタン及び白金と膜厚が約２００ｎｍの金とを積層し、続いて、リソグラフィ法及びドライエッチング法により、堆積したゲート電極形成膜に対して所定のパターニングを行なって、ゲート電極形成膜からゲート電極１７を形成する。
【０１１５】
次に、図１８（ｂ）に示すように、絶縁酸化層１６Ｂ及び導電性領域１６ｄの上に、例えばスパッタ法により、膜厚が約２０ｎｍのチタンと膜厚が約２００ｎｍのアルミニウムとを積層する。続いて、リソグラフィ法及びドライエッチング法により、堆積した金属膜に対して所定のパターニングを行ない、さらに熱処理を行なって、金属膜から導電性領域１６ｄとオーミック接触するソースドレイン電極１８を形成する。
【０１１６】
このように、第５の実施形態に係るＨＥＭＴの製造方法は、絶縁膜形成層１６Ａから熱酸化により絶縁酸化層１６Ｂを形成する際に、絶縁膜形成層１６Ａにおけるオーミック電極形成領域を酸化保護膜４１Ｂによりマスクした状態で絶縁酸化層１６Ｂを形成する。これにより、絶縁膜形成層１６Ａにおけるオーミック電極形成領域は酸化されず、良好な電気特性を保つ導電性領域１６ｄとして残るため、ソースドレイン電極１８をコンタクト抵抗が小さい良好なオーミック電極として形成することができる。
【０１１７】
なお、第５の実施形態においては、保護膜４１Ａにシリコンを用いたが、窒化物系の半導体層の酸化を防止することができる材料であれば良く、例えば酸化シリコン又は窒化シリコンを用いても良い。
【０１１８】
また、第５の実施形態においては、素子分離膜１５を形成するための保護膜４１Ａから、絶縁膜形成層１６Ａの導電性領域１６ｄをマスクする酸化保護膜４１Ｂを形成したが、これに限られない。すなわち、図１７（ｃ）に示す工程において、酸化保護膜４１Ｂを他の部材により形成しても良い。一例として、素子分離膜１５をエピタキシャル積層体を酸化して形成する代わりに、素子分離領域をエッチングして除去するメサ分離法を用いて形成する場合には、酸化保護膜４１Ｂは新たに形成する必要がある。
【０１１９】
さらに、第１〜第５の各実施形態においては、絶縁酸化層１６Ｂに窒化ガリウム（ＧａＮ）を用いたが、これに限られず、良質な酸化層を形成できれば、窒化アルミニウムガリウム、窒化インジウムガリウム（ＩｎＧａＮ）又は窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）等の、いわゆる窒化ガリウム系半導体を用いてもよい。
【０１２０】
また、絶縁酸化層１６Ｂを絶縁膜形成層１６Ａに対して熱酸化を行なうことにより形成したが、絶縁性に優れた良好な酸化膜を形成できる方法であれば良く、例えば、絶縁膜形成層１６Ａにイオン注入又はプラズマドーピング等を行なうことにより絶縁酸化層１６Ｂを形成してもよい。
【０１２１】
また、第４の実施形態を除く各実施形態においては、絶縁酸化層１６Ｂを絶縁膜形成層１６Ａの全部に対して酸化を行なったが、絶縁膜形成層１６Ａの上側部分に対して行ない、その下部に窒化ガリウムが残っていてもよい。また、第４の実施形態においては、絶縁酸化層１６Ｂの厚膜部１６ｃを絶縁膜形成層１６Ａの下部にまで達するように酸化を行なったが、その下部に窒化ガリウムが残っていてもよい。
【０１２２】
また、窒化ガリウムからなる絶縁膜形成層１６Ａを、窒化アルミニウムガリウムからなるキャリア供給層１４の上に形成したが、該キャリア供給層１４の膜厚を厚くして、その上部だけを選択的に酸化して、キャリア供給層１４自体から絶縁酸化層１６Ｂを形成しても良い。
【０１２３】
また、絶縁ゲートを有する半導体装置として、チャネル層１３に窒化ガリウムを用い、キャリア供給層１４にｎ型の窒化アルミニウムガリウムを用いたＨＥＭＴを採用したが、これに代えて、例えば、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム等を用いたＨＥＭＴ又はＦＥＴであってもよい。但し、ＨＥＭＴの場合には、通常、キャリア供給層１４には、そのエネルギーギャップがチャネル層１３のエネルギーギャップよりも大きい材料を用いる。良く知られているように、窒化ガリウム系化合物半導体は、組成にアルミニウム（Ａｌ）を含むと半導体のエネルギーギャップがより大きくなり、また、組成にインジウム（Ｉｎ）を含むと半導体のエネルギーギャップがより小さくなる。
【０１２４】
また、基板１１に炭化ケイ素を用いたが、炭化ケイ素の代わりに、窒化ガリウム又はサファイア（Ａｌ2 Ｏ3 ）等であって、III-Ｖ族窒化物半導体からなるチャネル層１３等がエピタキシャル成長可能な基板であればよい。
【０１２５】
また、ゲート電極１７及びソースドレイン電極１８は、前述した金属に限られない。
【０１２６】
また、ゲート電極１７とソースドレイン電極１８との形成順序は問われなく、いずれを先に形成してもよい。
【０１２７】
また、素子分離膜１５は、窒化物半導体からなるエピタキシャル積層体を選択的に酸化することにより形成したが、素子分離部分をエッチングして除去するメサ分離法により形成してもよい。
【０１２８】
また、ソースドレイン電極１８は、堆積した金属膜に対してパターニングを行なう代わりに、ソースドレイン電極形成領域を開口部に持つマスクパターンを形成し、該マスクパターン上に開口部が充填されるように金属膜を堆積し、その後、レジストパターンを除去する、いわゆるリフトオフ法により形成しても良い。
【０１２９】
【発明の効果】
本発明に係る半導体装置及びその製造方法によると、第２の窒化物半導体層の上に形成された絶縁酸化層は、該第２の窒化物半導体層上の第３の窒化物半導体層自体が酸化されて形成されているため、該絶縁酸化層の膜質は良好で且つ該絶縁酸化層とその下側の第２の窒化物半導体層と接する界面も極めて清浄である。その結果、絶縁酸化層上に形成されたゲート電極におけるリーク電流の発生を防止することができ、電圧特性がショットキ特性に規制されなくなるので、高耐圧で且つ高電流駆動能力の絶縁ゲート型半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示す構成断面図である。
【図２】本発明の第１の実施形態に係る半導体装置における電流電圧特性を示すグラフである。
【図３】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図４】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図５】本発明の第２の実施形態に係る半導体装置を示す構成断面図である。
【図６】本発明の第２の実施形態に係る半導体装置における電流電圧特性を示すグラフである。
【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図８】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図９】本発明の第３の実施形態に係る半導体装置を示す構成断面図である。
【図１０】本発明の第３の実施形態に係る半導体装置における電流電圧特性を示すグラフである。
【図１１】（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１２】（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１３】本発明の第４の実施形態に係る半導体装置を示す構成断面図である。
【図１４】本発明の第４の実施形態に係る半導体装置における電流電圧特性を示すグラフである。
【図１５】（ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１６】（ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１７】（ａ）〜（ｃ）は本発明の第５の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１８】（ａ）及び（ｂ）は本発明の第５の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１９】従来のショットキ型ゲートを有するＨＥＭＴを示す構成断面図である。
【符号の説明】
１１    基板
１２    バッファ層
１３    チャネル層（能動層）
１４    キャリア供給層（第１の窒化物半導層）
１５    素子分離膜
１６Ａ  絶縁膜形成層（第２の窒化物半導層）
１６Ｂ  絶縁酸化層
１６ａ  開口部
１６ｂ  厚膜形成部
１６ｃ  厚膜部
１６ｄ  導電性領域
１７    ゲート電極
１８    ソースドレイン電極
１８ｓ  ソース電極
１８ｄ  ドレイン電極
２０    酸化防止層
２１    上部ゲート絶縁膜
２６    ゲート絶縁膜
４１    保護膜
４１Ａ  保護膜
４１Ｂ  酸化保護膜
【図１】
0003984471.tif 000002
【図２】
0003984471.tif 000003
【図３】
0003984471.tif 000004
【図４】
0003984471.tif 000005
【図５】
0003984471.tif 000006
【図６】
0003984471.tif 000007
【図７】
0003984471.tif 000008
【図８】
0003984471.tif 000009
【図９】
0003984471.tif 000010
【図１０】
0003984471.tif 000011
【図１１】
0003984471.tif 000012
【図１２】
0003984471.tif 000013
【図１３】
0003984471.tif 000014
【図１４】
0003984471.tif 000015
【図１５】
0003984471.tif 000016
【図１６】
0003984471.tif 000017
【図１７】
0003984471.tif 000018
【図１８】
0003984471.tif 000019
【図１９】
0003984471.tif 000020