(57)【特許請求の範囲】
【請求項１】
石英層に、減衰位相変化層、位相変化層および金属層が順番に積層されたレチクルブランクを提供する工程と、
該レチクルブランクを第１のレジストで覆う工程と、
該第１のレジストを、相互に異なる複数のレベルを有するマルチレベルレチクルを用いて、相互に異なる第１のレベルおよび第２のレベルをそれぞれ有する第１の領域および第２の領域が形成されるようにパターニングすることによって、第１のマルチレベルレジストを形成する工程と、
該第１のマルチレベルレジストの前記第１の領域に対応する前記レチクルブランクの前記金属層および前記位相変化層のエッチングと、前記第２の領域に対応する前記レチクルブランクの前記金属層のエッチングとを行なう第１のエッチング工程と、
前記第１のエッチング工程に次いで、前記第１マルチレベルレジストを除去する工程と、
前記レチクルブランクを、第２のレジストで覆う工程と、
該第２のレジストを、相互に異なる複数のレベルを有するマルチレベルレチクルを用いて、相互に異なる第３レベルおよび第４レベルをそれぞれ有する第３の領域および第４の領域が形成されるようにパターニングすることによって、第２のマルチレベルレジストを形成する工程と、
該第２のマルチレベルレジストの前記第３の領域に対応する前記レチクルブランクの前記金属層、前記位相変化層、前記減衰位相変化層および前記石英層のエッチングと、前記第４の領域に対応する前記レチクルブランクの前記金属層、前記位相変化層および前記減衰位相変化層のエッチングとを行なう第２のエッチング工程と、
を包含する、レチクル製造方法。
【請求項２】
前記第１のエッチング工程におけるそれぞれのエッチングによって形成された前記レチクルブランクのそれぞれの領域において、露光される光が、相互に異なるように位相変化する、請求項１に記載の方法。
【請求項３】
前記位相変化は９０度の倍数である、請求項２に記載の方法。
【請求項４】
前記減衰位相変化層は、露光される光の位相変化が該減衰位相変化層中の光の波長の関数であり、かつ、該露光される光の位相を所定の位相変化量だけ変化させる厚さで与えられる、請求項１に記載の方法。
【請求項５】
前記第２のエッチング工程におけるそれぞれのエッチングによって形成された前記レチクルブランクのそれぞれの領域において、露光される光が、相互に異なるように位相変化する、請求項１に記載の方法。
【請求項６】
前記位相変化は９０度の倍数である、請求項５に記載の方法。
【請求項７】
前記位相変化はレベンソンタイプの位相変化である、請求項５に記載の方法。
【請求項８】
前記減衰位相変化層は、露光される光の位相変化が該減衰位相変化層中の光の波長の関数であり、かつ、該露光される光の位相を所定の位相変化量だけ変化させる厚さで与えられる、請求項５に記載の方法。
【請求項９】
前記露光される光が、一方向に１８０度の奇数倍を以って相互に異なるように位相差を有し、直交する方向に９０度の奇数倍を以って相互に異なるように位相差を有する、請求項５に記載の方法。
【請求項１０】
石英層に、減衰位相変化層、位相変化層および金属層が順番に積層されたレチクルブランクを提供する工程と、
該レチクルブランクを第１のレジストで覆う工程と、
該第１のレジストを、相互に異なる複数のレベルを有するマルチレベルレチクルを用いて、相互に異なる第１レベルおよび第２のレベルをそれぞれ有する第１の領域および第２の領域がそれぞれ形成されるようにパターニングすることによって、第１のマルチレベルレジストを形成する工程と、
該第１のマルチレベルレジストの前記第１の領域に対応する前記レチクルブランクの前記金属層および前記位相変化層のエッチングと、前記第２の領域に対応する前記レチクルブランクの前記金属層のエッチングとを行なう第１のエッチング工程と、
次いで、前記第１のマルチレベルレジストを除去するレジスト除去工程と、
次いで、前記レチクルブランクを、第２のレジストで覆う工程と、
該第２のレジストを、相互に異なる複数のレベルを有するマルチレベルレチクルを用いて、相互に異なる第３レベルおよび第４レベルをそれぞれ有する第３の領域および第４の領域が形成されるようにパターニングすることによって、第２のマルチレベルレジストを形成する工程と、
該第２のマルチレベルレジストの前記第３の領域に対応する前記レチクルブランク上の前記金属層、前記位相変化層、前記減衰位相変化層および前記石英層のエッチングと、前記第４の領域に対応する前記レチクルブランク上の前記金属層、前記位相変化層および前記減衰位相変化層のエッチングとを行なう第２のエッチング工程とを包含し、
前記減衰位相変化層は、露光される光の位相変化が該減衰位相変化層中の光の波長の関数であり、かつ、該露光される光の位相を所定の位相変化量だけ変化させる厚さで与えられていることを特徴とするレチクル製造方法。
【請求項１１】
前記位相変化は９０度の倍数である、請求項１０に記載の方法。
【請求項１２】
前記位相変化はレベンソンタイプの位相変化である、請求項１０に記載の方法。
【請求項１３】
前記露光される光が、一方向に１８０度の奇数倍を以って相互に異なるように位相差を有し、直交する方向に９０度の奇数倍を以って相互に異なるように位相差を有する、請求項１０に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、概して集積回路プロセスおよび製造に関し、特にバイレベルレジストからマルチレベルレチクルを形成し、かつフォトリソグラフィーに用いられる位相変化したマルチレベルレチクルを形成する方法に関する。
【０００２】
【従来の技術】
”Ｍｕｌｔｉｐｌｅ  Ｅｘｐｏｓｕｒｅ Ｍａｓｋｉｎｇ Ｓｙｓｔｅｍ Ｆｏｒ Ｆｏｒｍｉｎｇ Ｍｕｌｔｉ−Ｌｅｖｅｌ Ｒｅｓｉｓｔ Ｐｒｏｆｉｌｅｓ．”という名称の、１９９８年５月１９日に特許許可された米国特許第５，７５３，４１７号に開示され、本発明での使用に適するマルチレベルレジストパターンを形成するレチクルは、 ”Ｍｕｌｔｉ−Ｌｅｖｅｌ Ｒｅｔｉｃｌｅ Ｓｙｓｔｅｍ ａｎｄ  Ｍｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｉｎｇ Ｍｕｌｔｉ−ｌｅｖｅｌ Ｒｅｓｉｓｔ Ｐｒｏｆｉｌｅｓ”という名称の、１９９９年８月１０日に特許許可された米国特許第５，９３６，７０７号に開示されている。
【０００３】
次第に小型化および高性能化する電子製品に対する要求により、大型基板上に形成されるより小型の集積回路（ＩＣ）が必要となる。このことでさらにＩＣ基板上に回路をより高密度にパッキングする必要が生じる。より小型のＩＣ回路が必要であるということは、部品と誘電体層との相互接続をできるかぎり小さくする必要があることを意味する。
【０００４】
上記を達成する技術の研究は、今まで様々な導電体および製造方法に焦点を当ててきた。銅はアルミニウムに代替する当然の選択である。なぜなら、銅はアルミニウムの約２倍、タングステンの３倍を超える導電率を有するからである。アルミニウム線の半分の断面積を有する銅線を介して同量の電流が流れ得、さらに銅のエレクトロマイグレーション特性はアルミニウムよりもはるかに優っている。すなわちエレクトロマイグレーションに関して、銅はアルミニウムのほぼ１０倍優れている。その結果、アルミニウム線よりはるかに小さい断面積を有する銅線であっても、電気的および機械的完全性を維持でき得る。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＩＣプロセスに銅を用いることには様々な問題がある。銅はＩＣプロセスに用いられる材料の多くを汚染する。銅をこのような材料に移動させないように注意する必要がある。銅は、特に酸素エッチングプロセスの間酸化されやすい。エッチング、アニーリングおよび他の高温プロセスの間に、銅をさらさないように注意する必要がある。銅の酸化生成物は除去しにくい。アルミニウムを堆積する場合と同一のプロセスを用いて基板に銅を堆積することはできない。よってＩＣ層間レベル誘電体中の銅線および内部接続線を堆積する新しい堆積プロセスが開発されている。
【０００６】
ＩＣ内部に銅の導電体を形成することも、特に小さいサイズおよび構造の場合は困難である。小直径のビアを充填するために、銅またはアルミニウムいずれかの金属をスパッタリングすることは実用的でない。なぜなら、両金属ともギャップを充填する能力が低いからである。銅を堆積するために化学蒸着法（ＣＶＤ）が用いられてきた。しかし、一旦堆積すると、従来のエッチングプロセス方法は使用できない。なぜなら、銅のエッチング生成物は揮発性が低いので、比較的高温（ほぼ２５０℃）で銅を除去する（気化する）必要があり、この温度ではレジストマスクが溶けるためである。その酸化特性のため、銅はプラズマエッチングでも除去できない。湿式エッチングは等方性であり、多くの処理に対して精度を欠く。従って、銅をエッチングすることなくＣＶＤを用いてビアを形成するプロセスが開発され、インレイまたはダマシンプロセスと呼ばれている。
【０００７】
基板表面とその上に重なる誘電体表面との間にビアを形成するダマシンプロセスを以下に説明する。まず、下の基板表面が酸化物などの誘電体で完全に覆われる。レチクルは、ガラスまたは石英基板上のクロムの薄膜内に形成される回路アーキテクチャの一部の「ハードコピー」である。レチクルは直接用いられたり、あるいはフォトマスクを形成するために用いられ得る。次いで、パターンニングされたレジストパターンが酸化物上に形成される。レジストパターンは、レジスト内に、ビアが形成される酸化物における領域に相当する、開口部すなわち穴を有する。そのまま残される酸化物の他の領域はレジストで覆われている。次いでレジストで覆われた誘電体がエッチングされて、レジストの穴の下にある酸化物が除去される。次いで、レジストが取り除かれる。そして、ＣＶＤ処理によって銅をビアに充填する。それにより、銅が充填されたビアが貫通している酸化物から成る層が、基板面上に重なる。残留している余分な銅は、当該分野で周知の化学機械的研磨（ＣＭＰ）プロセスで除去される。
【０００８】
ダマシンプロセスの改良が進んでいる。一つは、デュアルダマシン方法である。デュアルダマシン方法では、ビア、内部接続線、および配線が２つの異なったレベルで誘電体内部に形成される。上述のダマシンプロセスの例に関して説明すると、デュアルダマシンプロセスは、堆積された酸化物内に、新しい（酸化物）表面から、下の基板表面と新しい（酸化物）表面間の酸化物内のあるレベルまで延びる、第２のビアすなわち内部接続線を与える。デュアルダマシン方法は、本明細書において、以下および図１〜図６で詳細に説明する。
【０００９】
デュアルダマシンプロセスを行う一つの公知の方法は、複数のレジストマスクおよびエッチング工程によるものである。単一レベルレジストパターンが、堆積された誘電体層上に形成され、ビアパターンが誘電材料の第１の層間レベルまでエッチングすることにより形成される。プロセスのこの時点では、ビアは単に部分的にエッチングされているだけである。次に、レジストが取り除かれ、誘電体表面上に第２の単一層レジストパターンが形成されることにより、誘電材料中の第２の層間レベルへの内部接続線パターンが形成される。内部接続線のエッチングと同時に、ビアが、下の基板層内の内部接続線が露出して、電気的接触を可能にするようにエッチングされる。この方法を用いる場合、レジストパターンを整合させることが問題となる。２つのレジストパターンが正しく整合しない場合、誘電材料内で交差するフィーチャーが不整合となる。すなわち、第１のレジストパターンに関連する導電線が、第２のレジストパターンに関連するビアと正しく交差しないことがあり得る。整合エラーは、交差するフィーチャーを過大にすることによって修正でき得るが、このことで接続線とビアの大きさを減らすという目的にかなわなくなる。整合の問題は歩留まりを減らし、ＩＣ製造プロセスのコストと複雑さを増す。
【００１０】
デュアルダマシンプロセスを行うもう一つの公知の方法は、複数のレベル、すなわち厚さを有するレジストパターンを用い、ＩＣ誘電体内の複数のレベルにビアと内部接続線を形成する。電子ビームまたはレーザが、レジストに複数レベルのパターンを直接書き込むために用いられ得るが、この技術は商業的には実用的ではない。レチクルのクロミウムマスク上に透明な穴として見えるドットの繰り返しパターンから形成されるいわゆる「グレートーン」マスクも、マルチレベルレジストパターンを形成するために用いられる。このことは、Ｐｉｅｒｒｅ Ｓｉｘｔ、”Ｐｈａｓｅ Ｍａｓｋｓ ａｎｄ Ｇｒａｙ−Ｔｏｎｅ  Ｍａｓｋｓ”、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆａｂ Ｔｅｃｈ、１９９５年、２０９頁)に記載されている。Ｓｉｘｔはさらに、マルチレベルレジストを誘電体に転写するプロセスを概述している。このプロセスは、誘電材料とレジスト材料の１対１のエッチング選択性に依存している。誘電体とその上に重なるレジストパターンがその後同時にエッチングされ、すべての露出した誘電材料は、上に重なるレジスト材料と同じ速度でエッチングされる。レジストの層が薄いほど誘電体は深くエッチングされ、その結果、エッチング後、誘電体の形状は概して、プロセスの開始時の、誘電体上に重なるレジストパターンと同様である。
【００１１】
この方法に関する１つの問題は、同一のエッチング選択性を有する誘電材料とレジスト材料を見出すことである。いくつかのタイプのフィーチャー、特に小型または比較的複雑なフィーチャーを、この方法を用いて誘電体に転写することもまた困難である。このエッチングプロセスの重合体と副生成物は、レジストパターンの領域に集まる傾向があり、レジストパターンの形状とエッチング速度を変える。さらに、Ｓｉｘｔの論文は、この方法により形成されるビアは、グレイトーンマスクのピクセルの大きさにより課される解像度の限界のために、比較的大きなサイズ（ほぼ２５μｍ）になると記載される。この大きさのビアは、従来の方法により形成されるビアよりほぼ２桁大きく、ほとんどのＩＣプロセスには不適である。ＶＬＳＩ構造の目標は、約１．５μｍの深さと約０．６μｍの幅を有するビアである。
【００１２】
本発明の方法に用いるために適するマルチレベルレジストパターンは、  ”Ｍｕｌｔｉｐｌｅ  Ｅｘｐｏｓｕｒｅ Ｍａｓｋｉｎｇ Ｓｙｓｔｅｍ Ｆｏｒ Ｆｏｒｍｉｎｇ Ｍｕｌｔｉ−Ｌｅｖｅｌ Ｒｅｓｉｓｔ Ｐｒｏｆｉｌｅｓ．”という名称の、１９９８年５月１９日に特許許可された米国特許第５，７５３，４１７号に開示されている。本発明での使用に適するマルチレベルレジストパターンを形成するレチクルは、 ”Ｍｕｌｔｉ−Ｌｅｖｅｌ Ｒｅｔｉｃｌｅ Ｓｙｓｔｅｍ ａｎｄ  Ｍｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｉｎｇ Ｍｕｌｔｉ−ｌｅｖｅｌ Ｒｅｓｉｓｔ Ｐｒｏｆｉｌｅｓ”という名称の、１９９９年８月１０日に特許許可された米国特許第５，９３６，７０７号に開示されている。上述の特許は両方とも、本出願と同じ譲受人に譲渡され、参考のためここに援用される。
【００１３】
【課題を解決するための手段】
本発明のレチクル形成方法は、石英層、減衰位相変化層および金属層を有するレチクルブランクを提供する工程と、該レチクルブランクをレジストで覆う工程と、該レジストを複数レベルにパターンニングする工程と、
該マルチレベルレジストパターンに従って該レチクルブランクをエッチングする工程とを包含する。
【００１４】
本発明のレチクル形成方法は、前記レジストが所定の量だけ位相変化することにより、位相変化したマルチレベルレチクルが形成されてもよい。
【００１５】
本発明のレチクル形成方法は、前記位相変化が９０度の倍数であってもよい。
【００１６】
本発明のレチクル形成方法は、前記減衰位相変化層は、露光の波長の関数であり、かつ、該露光の位相を所定の位相変化量だけ変化させる厚さで与えられてもよい。
【００１７】
本発明のレチクル形成方法は、マルチレベルレチクルを形成する必要がある場合、前記レジストを追加の複数レベルに再パターンニングする工程と、該再パターンニングされたマルチレベルレジストに従って、前記レチクルブランクをエッチングする工程とを必要に応じてさらに包含してもよい。
【００１８】
本発明のレチクル形成方法は、前記レジストが所定の量だけ位相変化することにより、位相変化したマルチレベルレチクルが形成されてもよい。
【００１９】
本発明のレチクル形成方法は、前記位相変化が９０度の倍数であってもよい。
【００２０】
本発明のレチクル形成方法は、前記位相変化はレベンソンタイプの位相変化であってもよい。
【００２１】
本発明のレチクル形成方法は、前記減衰位相変化層は、露光の波長の関数であり、かつ、該露光の位相を所定の位相変化量だけ位相変化させる厚さで与えられてもよい。
【００２２】
本発明のレチクル形成方法は、前記光が、一方向に１８０度および直交する方向に９０度の奇数倍だけ位相変化してもよい。
【００２３】
本発明のレチクル形成方法は、石英層、減衰位相変化層および金属層を有するレチクルブランクを提供する工程と、該レチクルブランクをレジストで覆う工程と、該レジストを複数レベルにパターンニングする工程と、
該マルチレベルレジストパターンに従って該レチクルブランクをエッチングする工程と、必要に応じて、前記レジストを追加の複数レベルに再パターンニングし、該再パターンニングされたマルチレベルレジストに従って前記レチクルブランクをエッチングする工程であって、該パターンを所定の量だけ位相変化させることにより、位相変化したマルチレベルレチクルを形成する工程とを包含し、該減衰位相変化層は、露光の波長の関数であり、かつ、露光の位相を所定の位相変化量だけ変化させる厚さで与えられる。
【００２４】
本発明のレチクル形成方法は、前記位相変化は９０度の倍数であってもよい。
【００２５】
本発明のレチクル形成方法は、前記位相変化はレベンソンタイプの位相変化であってもよい。
【００２６】
本発明のレチクル形成方法は、前記光が、一方向に１８０度および直交する方向に９０度の奇数倍だけ位相変化してもよい。
【００２７】
本発明の目的は、ＩＣ誘電体表面下の少なくとも２つの異なる層間レベルにビアと内部接続を形成する方法を提供することである。
【００２８】
本発明の別の目的は、一連のレジストマスクを整合させる懸念なくダマシンプロセスを行うことである。
【００２９】
本発明のさらなる目的は、複数レベルを有する単一レジストパターンを提供し、デュアルダマシン方法の工程数と全般的複雑さを低減することである。
【００３０】
本発明の別の目的は、より良好な解像度のために、露光された領域と、一部露光された領域と、露光されていない領域との間の良好なコントラストを得るために、光源からの光を位相変化させるレチクルを提供することである。
【００３１】
本発明のさらに別の目的は、所望の厚さとプロファイルを有する構造体を得るために、光源波長の関数である厚さを有する減衰位相変化層を提供することである。
【００３２】
本発明の別の目的は、従来の単一レベルレジストパターンエッチングプロセスのビア幅とフィーチャー解像度を得るために、マルチレベルレジストパターンを提供することである。
【００３３】
本発明のこの要旨と目的は、本発明の性質を速やかに理解できるように与えられる。
【００３４】
レチクル形成方法は、石英層、減衰位相変化層および金属層を有するレチクルブランクを提供する工程と、レチクルブランクをレジストで覆う工程と、レジストを複数レベルにパターンニングする工程と、レチクルをそのマルチレベルレジストパターンに従ってエッチングする工程とを含む。
【００３５】
図面と関連して、本発明の好適な実施の以下の詳細な説明を参照することにより、本発明がより完全に理解され得る。
【００３６】
【発明の実施の形態】
図１および図２は、ＩＣ層間レベル誘電体内にビアを形成するダマシン方法を示している。図１は、第１の重なるレジストパターンを有するＩＣ層間レベル誘電体の部分断面図である。ＩＣ層間レベル誘電体１０は、典型的には酸化物などの誘電材料から形成される。誘電体１０は、典型的にはシリコンにより形成される基板１１に重なり、本発明において第１の層間レベルとも言われ、金属あるいは半導体材料から形成される、接続領域１２を有する。または、接続領域１２は基板１１の表面に位置する。誘電体１０上に重なるレジストパターン１４は開口部１６を有する。
【００３７】
図２は、図１のＩＣ誘電体１０の表面から第１の層間レベルにある接続領域１２まで形成されるビア１８を有するＩＣ誘電体１０の部分断面図である。レジストパターン１４を取り除いた後、誘電体１０の表面２０が露出される。
【００３８】
図１および図２と共に図３〜図６はデュアルダマシンプロセスを示している。図３は、図２のＩＣ誘電体１０上に第２の重なるレジストパターン２２を形成した積層体の部分断面図である。レジストパターン２２は開口部２４を有し、それにより表面領域２０を露出させる。
【００３９】
図４は、図３のＩＣ誘電体１０内において、第２の層間レベル２８まで開口部２６が形成された誘電体の部分断面図である。図５は、重なるレジストパターン２２が取り除かれた、図４のＩＣ誘電体１０の部分断面図である。
【００４０】
図６は、図５のＩＣ誘電体１０内に、表面２０と、層間レベル２８および１２とを接続する導電材料３０が充填された誘電体の部分断面図である。典型的には、層間レベル２８までの開口部は、ビア１８と交差し、よって接続領域１２ならびに誘電体１０上の他のビアおよび接続領域（図示せず）と電気的に通じている。図４〜図６は、ビア１８が、層間レベル２８までの開口部の中心にある状態を示す。第２のレジストパターン２２が第１のレジストパターン１４と正確に整合しているため、ビア１８が中心に位置される。レジストパターンを正しく整合させることは、デュアルダマシンプロセスには重要であり、よって交差を保証するために商業プロセスにおいて過大なビアおよび配線をしばしば必要とする。通常の商業プロセスにおいては、内部接続の内の少なくとも一つが過大でない限り、２つの層間レベル上の内部接続線を交差させることは、ほとんど不可能である。本発明の位相変化したマルチレベルレチクルがこの問題を解決する。バイレベルレチクルの使用により単一工程のパターン転写が提供される。この転写は別のレチクルまたはＩＣ基板への転写のいずれかであり得る。減衰位相変化（ＡＰＳ）層の厚さを変えることにより露光源に生じる光の位相変化量を変え、それによりマスキングでパターンニングした構造体のプロファイルを制御する。
【００４１】
（マルチレベルレチクル）
本発明の方法の第一の部分は、バイレベルレジストを用いてマルチレベルレチクルを形成する工程を含む。図７を参照すると、マスターレチクルは概して参照符号４０で示されている。レチクル４０は、石英層４２、モリシリコンオキシニトリド（ｍｏｌｙｓｉｌｉｃｏｎｏｘｙｎｉｔｒｉｄｅ）（ＭｏＳｉＯＮ）で通常形成されるＡＰＳ層４４、およびＣｒ／ＣｒＯ層４６を含む。マスターレチクル４０を用いて第２のレチクルブランク５０を露光し、結果として図８に示すように、石英層５２、ＡＰＳ層５４、およびＣｒ／ＣｒＯ層５６を有する構造体ならびにレジスト層５８が得られる。一実施形態において、以上の工程が必要なすべてである。すなわちマルチレベルレチクルがマルチレベルレチクルを製造するのに用いられる。
【００４２】
Ｃｒ／ＣｒＯ層５６のエッチングに続いて、複数の露光と複数の工程を用いてより複雑なマルチレベルレチクルを形成するために、図９に示される構造体が製造される。次に、図１０に示されるように、ＡＰＳ層５４がエッチングされ、図１１に示されるように、続いてレジスト層５８がエッチングされる。
【００４３】
次いでＣｒ／ＣｒＯ層５６が、レジスト層５８のパターンに従ってエッチングされ、結果的に図１２の構造体が得られる。最終的に、図１３に示されるように、レジスト層５８が除去され、その結果、第２のレチクル６０を生成し、第２のレチクル６０は処理可能状態にある。バイレベルレジストマスク５８は３つの厚さを有しているため、単一工程での露光、現像およびエッチングプロセスにより、同様に３つの厚さを有する第２のレチクル６０を形成することを可能にする。今度は、レチクル６０が、バイレベルレジストマスクを形成するために用いられ得る。
【００４４】
（位相変化）
位相変化は、本発明の方法により製造されたレチクルの特性をさらに高めるために用いられ得る。従来技術の位相変化は、より急峻なレジスト壁角度、より小さな臨界寸法（ＣＤ）およびＣＤのより良好な制御を提供するために用いられてきた。しかし、配線間隔が最小になると不都合が生じる。すなわち、近接する線パターンからの露光の干渉により前述の特性を高める効果が減少する場合がある。レベンソンタイプの位相変化は、交互の線／空間のペアが１８０°位相変化するが、本発明の実施において、本発明によって製造されるＩＣの特性を高めるために適用される。
【００４５】
本発明の方法は、より急峻なレジスト壁角度、すなわちレベンソンタイプの位相変化と同様に交互線パターンを１８０°位相変化させることによって、最小間隔を有するように配置された配線パターンの、より小さいＣＤおよびより良好なＣＤ制御を提供する。単一配線パターンのペアは９０°の位相変化を保持する、すなわち０°位相変化した開口部１は９０°位相変化した開口部２に隣接して位置する。隣接線パターンのペアは、１８０°変化する。すなわち１８０°の開口部１は２７０°位相変化した開口部２に隣接する。この工程によって、レチクルは０°、９０°、１８０°、および２７０°位相変化した開口部を有する。位相変化は図は単一の線で示されているが、すべての配線パターンは同様の位相変化を有することは、当業者によって理解される。
【００４６】
次に、図１４を参照すると、レチクルブランクは概して参照符号７０で示されている。ブランク７０は、石英層７２、ＡＰＳ層７４、位相変化層７６、およびＣｒ／ＣｒＯ層７８を含む。バイレベルレジストの第１の層８０がレチクルブランク７０上に形成される。文字Ａ、Ｂ、ＣおよびＤは、９０°の倍数である特定量だけ位相変化すべき領域を示している。
【００４７】
次に図１５を参照すると、領域Ｂの、Ｃｒ／ＣｒＯ層７８と位相変化層７６がエッチングされる。次に図１６を参照すると、領域Ａの第１のバイレベルレジスト８０がエッチングされる。図１７は、領域ＡのＣｒ／ＣｒＯ層７８がエッチングされた結果を示している。
【００４８】
図１８に示されるように、次に第１のバイレベルレジスト８０が除去され、第２のバイレベルレジストマスク８２が堆積される。図１９に示されるように、領域ＤのＣｒ／ＣｒＯ層７８が、位相変化層７６と同様に、エッチングされる。
【００４９】
図２０に示されるように、領域Ｃの第２のバイレベルレジストマスク８２がエッチングされ、領域ＤのＡＰＳ層７４がエッチングされる。次に図２１に示されるように、領域ＣのＣｒ／ＣｒＯ層７８がエッチングされる。図２２は、領域Ｃの位相変化層７６、領域Ｄの石英層７２、および領域ＣのＡＰＳ層７４を順にエッチングした結果を示している。
【００５０】
第２のバイレベルレジストマスク８２が除去された後の、完成したレチクル８４の最終プロファイルが図２３に示されている。このレチクルは、ウエハへのパターン転写の際に用いられる「バイレベル」レジストパターンを形成するために、特に、ビアをメタライゼーションするダマシンパターンの形成の間用いられる。
【００５１】
このようにして、本発明の方法は、２段階の光露光−現像−エッチング工程を用い、５つの厚さを有するレチクルを形成する。厚さの一つであるＣｒ／ＣｒＯ層は不透明である。他の２つの厚さであるＡとＢは、互いに１８０°の位相差を有する。最後の２つの厚さであるＣとＤも、互いに１８０°の位相差を有する。ＡおよびＢの群の厚さは、ＣおよびＤと比較すると、９０°＋ｎ＊１８０°の位相差を有する。ここでｎ＝０、１、２、．．．等、（例えば：９０°、２７０°、４５０°．．．等）である。
【００５２】
図２４ａは、レベンソンスキームにおける対のセクションを用いるレイアウトの１例を示す。図２４ｂは、図２４ａを少し修正したものであり、Ｃ領域とＡ領域ではなく、Ｃ領域とＢ領域が隣接している。図２４ａおよび図２４ｂは、指定されたＸ方向およびＹ方向を有する。
【００５３】
露光源からの光の位相変化は、結果として、露光されるべき構造体の層に到達する所望の位相および強度を有する光が得られ、最終的には所望のプロファイルを有する構造体を形成する。さらに図２５を参照すると、ＡＰＳ層９０と石英層９２を有する構造体の一部が示されている。光が放射され構造体に到達する時の光の波長λｖは、波形９４によって示され、露光の起こる空気中の波長であり、真空中の波長とほぼ同じである。波形９６は、λｍｅｄ、すなわちＡＰＳ層９０である媒体中の光の波長を表す。波形９８は、λＱ、すなわち石英層９２中の光の波長を表す。位相変化は、屈折率ｎの関数であり、ｎは真空中で１．０、空気中でほぼ１．０である。石英層９８の屈折率は、ほぼ１．４５であり、ＡＰＳ層９０に対してはほぼ２．３３である。
【００５４】
屈折率は、真空中の光の速度（Ｖvac)を媒体中の光の速度（Ｖmed）で除算した値で決定される。この場合、ｎQ＝Ｖvac／Ｖmedあるいは
【００５５】
【数１】
0003945748.tif 000002
【００５６】
である。
【００５７】
波形９４によって示されるように、石英層９２の屈折率は光を遅延させかつ屈折させ、波形９８を形成する。波形９８はＡＰＳ層９０から石英層９２に入る波形９６と位相がほぼ１８０°ずれている。位相が１８０°ずれた光を有する効果は、図２６に示されている。図２６において、石英層９２を通過する光の強度はトレース１００によって示されており、それに対し、位相が９０°ずれた光の強度はトレース１０２によって示されている。トレース１０２は、最大強度（１）に達し、途中の点で約半分の強度に下がる。一方トレース１００は、最大強度とゼロ強度との間を移動する。トレース１００の結果、所望の高さより低いレジストアイランドが得られる。所望の高さよりも低いレジストアイランドは、比較的厚い、初期レジストアイランドを必要とする。位相が９０°ずれた光を用いて強度を制御する能力により、この条件を排除できる。位相差は、所望の強度を得るために、媒体すなわちＡＰＳ層９０の厚さを変えることによって変更される。
【００５８】
図２７を参照すると、所望の構造体プロファイルは参照符号１０４で示されている。１８０°の位相変化で達成されるプロファイルは、参照符号１０６で示され、９０°の位相変化で達成されるプロファイルは、参照符号１０８で示されている。この実施例では、９０°の位相変化が、所望のプロファイルに最も近いプロファイルを製造する。他の環境においては、１８０°の位相変化が、所望のプロファイルに最も近いプロファイルを製造する。ＡＰＳ層の厚さは、所望の位相変化を提供するように調整される。所望の位相変化は、９０°ごとの増加であり、通常は９０°の奇数倍である。ＡＰＳ層は、位相変化を提供し、光の強度を弱める。酸化物層は、単に位相変化を提供するだけである。いくつかの例では、１方の露光軸、例えば図２４のＸ軸における位相変化は、１８０°が望ましく、他方向Ｙ軸における位相変化は、９０°の奇数倍が望まれ得る。
【００５９】
本発明の方法の工程は、位相変化層が上に重なった石英層を有するレチクルブランクを提供する工程を含む。レジストパターンは、レチクルブランクの表面上に堆積されパターンニングされる。レジストパターンは、複数の所定の厚さを有する。レチクルブランクは、レチクルブランクの所定の表面領域を露光する、レジストを貫通する開口部を有する。露光された表面領域がエッチングされる。レジストの部分は、エッチングされて、所定の表面領域を露光する開口部を形成し、レジストの一部を表面上に残し得る。レチクルブランクおよびレジストのエッチングは、レチクルの所望の形状が得られるまで繰り返される。次に残りのレジストが取り除かれる。本方法は、集積回路の製造における使用に適しており、所望の量だけ露光を位相変化させる、マルチレベルレチクル生成物を製造する。
【００６０】
本発明を実施するには、２種類のレチクルが形成され得る。本明細書で示される、５つの厚さを有するレチクルは、図２４のＡとＢ、およびＣとＤで示すように、２つのレベルの露光を可能にする。石英、ＡＰＳおよびＣｒ／ＣｒＯ層を有する３つの厚さのレチクルは、単一プリントバイレベル構造体を提供する。単一プリントバイレベル構造体は、比較的複雑でないパターンが露光によりそのまま転写される。金属線に隣接する任意のビアホールパターンは、９０°あるいは、９０°の奇数倍だけ位相変化する必要がある。
【００６１】
オプションの工程は、ある時点でのレジスト層全体の除去、および第２のレジスト層の堆積を含む。この第２の層は、元のレジスト層と異なる、あるいは同じパターンを有するが、ある所定の量、すなわち通常は９０°の倍数だけ位相変化しており、位相変化したマルチレベルレチクルを形成する。複数レベルの３列を超えるパターンが、一つのパターンを基板に転写するために形成され得ることを理解する必要がある。このことは、パターン転写用の単一列パターンレベルを提供すること、あるいはパターン転写用の複数列パターンレベルを提供することによって達成され得る。単一列パターンレベルは、図１７のように、Ｃｒ／ＣｒＯ層７８とレジスト層８０とが除去された状態として視覚化され得るが、この場合、ＡあるいはＢタイプの配置（図２４）が、ＣあるいはＤタイプのレチクルが与えられ、その結果、金属、ＡＰＳおよび石英の層を有するレチクルが形成される。これはレベンソンタイプの位相変化を組み込まない。複数列かつ二重パターンスキームは、Ａ、Ｂ、Ｃ、およびＤタイプのレチクルを用いる。Ａ、Ｂ、Ｃ、およびＤタイプのレチクルは、金属、ＡＰＳ、ＰＳおよび石英の層を有し、レベンソンタイプの位相変化を組み込み得る。
【００６２】
レチクル形成方法は、石英層、減衰位相変化層および金属層を有するレチクルブランクを提供する工程と、レチクルブランクをレジストで覆う工程と、レジストを複数レベルにパターンニングする工程と、マルチレベルレジストパターンに従ってレチクルブランクをエッチングする工程とを包含する。
【００６３】
このように、位相変化したマルチレベルレチクルを含む、バイレベルレジストを用いるマルチレベルレチクルの製造方法を開示してきた。そのさらなる変更および改変が、添付の特許請求の範囲の中で規定された、本発明の範囲内で行われ得ることが理解される。
【００６４】
【発明の効果】
本発明のレチクル形成方法によって、複数レベルを有する単一レジストパターンを提供することにより、デュアルダマシン方法の工程数と複雑さを低減することできる。また本発明のレチクルは、光源からの光を位相変化させるレチクルを提供することによって、露光された領域と、一部露光された領域と、露光されていない領域との間の良好なコントラストおよび解像度を得ることができる。
【図面の簡単な説明】
【図１】  図１は、従来技術のＩＣ層間レベル誘電体を形成する連続工程の部分断面図である。
【図２】  図２は、従来技術のＩＣ層間レベル誘電体を形成する連続工程の部分断面図である。
【図３】  図３は、従来技術のＩＣ層間レベル誘電体を形成する連続工程の部分断面図である。
【図４】  図４は、従来技術のＩＣ層間レベル誘電体を形成する連続工程の部分断面図である。
【図５】  図５は、従来技術のＩＣ層間レベル誘電体を形成する連続工程の部分断面図である。
【図６】  図６は、従来技術のＩＣ層間レベル誘電体を形成する連続工程の部分断面図である。
【図７】  図７は、バイレベルレジストを用いてマルチレベルレチクルを形成する連続工程の部分断面図である。
【図８】  図８は、バイレベルレジストを用いてマルチレベルレチクルを形成する連続工程の部分断面図である。
【図９】  図９は、バイレベルレジストを用いてマルチレベルレチクルを形成する連続工程の部分断面図である。
【図１０】  図１０は、バイレベルレジストを用いてマルチレベルレチクルを形成する連続工程の部分断面図である。
【図１１】  図１１は、バイレベルレジストを用いてマルチレベルレチクルを形成する連続工程の部分断面図である。
【図１２】  図１２は、バイレベルレジストを用いてマルチレベルレチクルを形成する連続工程の部分断面図である。
【図１３】  図１３は、バイレベルレジストを用いてマルチレベルレチクルを形成する連続工程の部分断面図である。
【図１４】  図１４は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図１５】  図１５は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図１６】  図１６は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図１７】  図１７は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図１８】  図１８は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図１９】  図１９は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図２０】  図２０は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図２１】  図２１は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図２２】  図２２は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図２３】  図２３は、バイレベルレジストを用いてマルチレベルの位相変化レチクルを形成する連続工程の部分断面図である。
【図２４ａ】  図２４ａは、１８０°の位相変化を有する交互の線とビアを示すアーキテクチャレイアウトの部分平面図である。
【図２４ｂ】  図２４ｂは、１８０°の位相変化を有する交互の線とビアを示す、別のアーキテクチャレイアウトの部分平面図である。
【図２５】  図２５は、光源波長とＡＰＳ層の厚さとの関係を示す。
【図２６】  図２６は、位相変化光の相対的強度を示す。
【図２７】  図２７は、様々な構造プロファイルを示す。
【符号の説明】
４２  石英層
４４  ＡＰＳ層
４６  Ｃｒ／ＣｒＯ層
【図１】
0003945748.tif 000003
【図２】
0003945748.tif 000004
【図３】
0003945748.tif 000005
【図４】
0003945748.tif 000006
【図５】
0003945748.tif 000007
【図６】
0003945748.tif 000008
【図７】
0003945748.tif 000009
【図８】
0003945748.tif 000010
【図９】
0003945748.tif 000011
【図１０】
0003945748.tif 000012
【図１１】
0003945748.tif 000013
【図１２】
0003945748.tif 000014
【図１３】
0003945748.tif 000015
【図１４】
0003945748.tif 000016
【図１５】
0003945748.tif 000017
【図１６】
0003945748.tif 000018
【図１７】
0003945748.tif 000019
【図１８】
0003945748.tif 000020
【図１９】
0003945748.tif 000021
【図２０】
0003945748.tif 000022
【図２１】
0003945748.tif 000023
【図２２】
0003945748.tif 000024
【図２３】
0003945748.tif 000025
【図２４ａ】
0003945748.tif 000026
【図２４ｂ】
0003945748.tif 000027
【図２５】
0003945748.tif 000028
【図２６】
0003945748.tif 000029
【図２７】
0003945748.tif 000030