(57)【特許請求の範囲】
【請求項１】
半導体基板上に設けられた、少なくとも第１，第２の下層配線と、
前記第１，第２の下層配線の表面を埋め込むようにして、前記半導体基板上に設けられた第１の層間膜と、
前記第１の層間膜に設けられた開孔部に対し、第１の膜を介して、第２の膜を埋め込んでなる、前記第１，第２の下層配線にそれぞれコンタクトする第１，第２の接続配線と、
前記第２の接続配線に連続して前記第１の層間膜上に設けられた、クロストークノイズの発生を抑えるための、前記第１の膜のみからなるプレート電極と、
前記第１，第２の接続配線および前記プレート電極を含んで、前記第１の層間膜上に設けられた第２の層間膜と、
前記第２の層間膜に設けられ、前記第１の接続配線を介して、前記第１の下層配線につながる上層配線と
を具備したことを特徴とする半導体装置。
【請求項２】
前記第１の下層配線は、素子部に信号を供給するための信号線であり、前記第２の下層配線はグランド電位を供給するための信号線であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上に設けられた下層配線と、
前記下層配線の表面を埋め込むようにして、前記半導体基板上に設けられた第１の層間膜と、
前記第１の層間膜に設けられた開孔部に対し、第１の膜を介して、第２の膜を埋め込んでなる、前記下層配線につながる接続配線と、
前記第１の層間膜上にクロストークノイズの発生を抑えるために設けられた、前記第１の膜のみからなるプレート電極と、
前記接続配線および前記プレート電極を含んで、前記第１の層間膜上に設けられた第２の層間膜と、
前記第２の層間膜に設けられ、前記接続配線につながる第１の上層配線、および、前記プレート電極につながる第２の上層配線と
を具備したことを特徴とする半導体装置。
【請求項４】
前記第１の上層配線は、素子部に信号を供給するための信号線であり、前記第２の上層配線はグランド電位を供給するための信号線であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の膜は、Ａｌ、Ｗ、Ｔｉ、Ｔａ、Ｎｂ、Ｖ、Ｚｒ、Ｈｆ、Ｍｏ、および、それらの窒化物、酸化物のうち、導電性を有する少なくとも１種からなることを特徴とする請求項１または３に記載の半導体装置。
【請求項６】
前記第２の膜は、Ｗ、Ａｌ、Ａｕ、および、それらを主成分とする金属の少なくとも１種からなることを特徴とする請求項１または３に記載の半導体装置。
【請求項７】
前記第２の膜は、Ｃｕ、Ａｇ、および、それらを主成分とする金属の少なくとも１種からなることを特徴とする請求項１または３に記載の半導体装置。
【請求項８】
前記第１の膜上にはさらに第３の膜が設けられ、この第３の膜によって、前記開孔部内の前記第２の膜の酸化および拡散を防止することを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第３の膜は、Ａｌ2 Ｏ3 、ＳｉＮ、および、ＳｉＣの少なくとも１種からなることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記下層配線は、ダマシン構造を有してなることを特徴とする請求項１または３に記載の半導体装置。
【請求項１１】
前記上層配線は、デュアルダマシン構造を有してなることを特徴とする請求項１または３に記載の半導体装置。
【請求項１２】
半導体基板上に第１，第２の下層配線を形成する工程と、
前記第１，第２の下層配線の表面を埋め込むようにして、前記半導体基板上に第１の層間膜を形成する工程と、
前記第１の層間膜を貫通し、前記第１，第２の下層配線に達する貫通孔を開孔する工程と、
前記貫通孔内を含んで、前記第１の層間膜の表面に第１の膜を形成する工程と、
前記第１の膜上に第２の膜を形成し、前記貫通孔内を完全に埋め込む工程と、
前記貫通孔内を除く、前記第１の膜上に残存する前記第２の膜を選択的に除去する工程と、
前記第１の膜をパターニングして、前記第１，第２の下層配線につながる第１，第２の接続配線、および、この第２の接続配線に連続する、クロストークノイズの発生を抑えるための、前記第１の膜のみからなるプレート電極を形成する工程と、
前記第１，第２の接続配線および前記プレート電極を含んで、前記第１の層間膜上に第２の層間膜を形成する工程と、
前記第２の層間膜に、前記第１の接続配線を介して、前記第１の下層配線につながる上層配線を形成する工程と
を備えてなることを特徴とする半導体装置の製造方法。
【請求項１３】
前記第２の下層配線は、グランド電位を供給するための信号線であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
半導体基板上に下層配線を形成する工程と、
前記下層配線の表面を埋め込むようにして、前記半導体基板上に第１の層間膜を形成する工程と、
前記第１の層間膜を貫通し、前記下層配線に達する貫通孔を開孔する工程と、
前記貫通孔内を含んで、前記第１の層間膜の表面に第１の膜を形成する工程と、
前記第１の膜上に第２の膜を形成し、前記貫通孔内を完全に埋め込む工程と、
前記貫通孔内を除く、前記第１の膜上に残存する前記第２の膜を選択的に除去する工程と、
前記第１の膜をパターニングして、前記下層配線につながる接続配線、および、クロストークノイズの発生を抑えるための、前記第１の膜のみからなるプレート電極を形成する工程と、
前記接続配線および前記プレート電極を含んで、前記第１の層間膜上に第２の層間膜を形成する工程と、
前記第２の層間膜に、それぞれ、前記接続配線につながる第１の上層配線、および、前記プレート電極につながる第２の上層配線を形成する工程と
を備えてなることを特徴とする半導体装置の製造方法。
【請求項１５】
前記第２の上層配線は、グランド電位を供給するための信号線であることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第１の膜は、Ａｌ、Ｗ、Ｔｉ、Ｔａ、Ｎｂ、Ｖ、Ｚｒ、Ｈｆ、Ｍｏ、および、それらの窒化物、酸化物のうち、導電性を有する少なくとも１種からなることを特徴とする請求項１２または１４に記載の半導体装置の製造方法。
【請求項１７】
前記第２の膜は、Ｗ、Ａｌ、Ａｕ、および、それらを主成分とする金属の少なくとも１種からなることを特徴とする請求項１２または１４に記載の半導体装置の製造方法。
【請求項１８】
前記第２の膜は、Ｃｕ、Ａｇ、および、それらを主成分とする金属の少なくとも１種からなることを特徴とする請求項１２または１４に記載の半導体装置の製造方法。
【請求項１９】
前記第２の膜を選択的に除去する工程の後、全面に、第３の膜を形成する工程をさらに備え、
前記第３の膜を前記第１の膜と同一形状にパターニングして、この第３の膜によって前記貫通孔内の前記第２の膜の酸化および拡散を防止することを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記第３の膜は、Ａｌ2 Ｏ3 、ＳｉＮ、および、ＳｉＣの少なくとも１種からなることを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記下層配線は、ダマシン構造を有して形成されることを特徴とする請求項１２、１３または１４に記載の半導体装置の製造方法。
【請求項２２】
前記第１，第２の上層配線は、デュアルダマシン構造を有して形成されることを特徴とする請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関するもので、特に、ロジックＬＳＩ（Ｌｏｇｉｃａｌ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に代表されるメモリＬＳＩ、並びに、バイポーラ・トランジスタ（Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）で形成されるアナログＬＳＩなどの、半導体装置のグランドプレーンおよびその形成方法に関するものである。
【０００２】
【従来の技術】
一般に、半導体素子に用いられる多層配線は、隣接した配線間の相互キャパシタンスや相互インダクタンスに起因する信号ノイズ（クロストークノイズ）の影響を受けやすい。近年、配線が微細化するにつれ、このクロストークノイズの影響は大きくなり、素子の高速化の妨げとなってきている。
【０００３】
特に、ＬＳＩ評価ボードの分野においては、クロストークノイズがＬＳＩの高性能評価の障害となってきている。このクロストークノイズを減らす方法として、ＬＳＩ評価ボードでは、配線の上／下にグランドプレーンと称するグランド電位を持つ、ダマシン構造の金属プレート（プレート電極）を備える構造が提案されている。
【０００４】
また、このようなクロストークノイズを減らすための構造については、通常のＬＳＩへの適用の要求も、年々、高まってきている。
【０００５】
【発明が解決しようとする課題】
図５は、従来のＬＳＩ評価ボードで採用されていたグランドプレーンを、通常のＬＳＩに適用するようにした場合の例を示すものである。
【０００６】
同図（ａ）において、Ｓｉ基板１０１上には、絶縁膜１０２が形成されている。この絶縁膜１０２の表面部には、ダマシン構造の下層配線１０３Ａ，１０３Ｂが形成されている。この下層配線１０３Ａ，１０３Ｂは、ライナ金属（たとえば、ＴａＮ）１０３ａと配線金属（たとえば、Ｃｕ）１０３ｂとからなっている。
【０００７】
この下層配線１０３Ａ，１０３Ｂが設けられた上記絶縁膜１０２上には、バリア膜１０４を介して、絶縁膜１０５が設けられている。そして、この絶縁膜１０５には、上記下層配線１０３Ａにつながる接続配線１０６Ａ、および、上記下層配線１０３Ｂにつながる接続配線１０６Ｂが、それぞれ形成されている。上記接続配線１０６Ａは、デュアルダマシン構造のヴィアプラグ部１０６Ａ-1および配線部１０６Ａ-2を有して構成されている。上記接続配線１０６Ｂは、デュアルダマシン構造のヴィアプラグ部１０６Ｂ-1およびグランドプレーン１０６Ｂ-2を有して構成されている。上記接続配線１０６Ａ，１０６Ｂは、それぞれ、ライナ金属（たとえば、ＴａＮ）１０６ａとプラグ金属（たとえば、Ｃｕ）１０６ｂとからなっている。
【０００８】
上記接続配線１０６Ａ，１０６Ｂが設けられた上記絶縁膜１０５上には、バリア膜１０７を介して、絶縁膜１０８が設けられている。そして、この絶縁膜１０８には、上記接続配線１０６Ａにつながるデュアルダマシン構造の上層配線１０９が形成されている。この上層配線１０９は、ヴィアプラグ部１０９Ａ-1および配線部１０９Ａ-2を有して構成されている。上記上層配線１０９は、ライナ金属（たとえば、ＴａＮ）１０９ａと配線金属（たとえば、Ｃｕ）１０９ｂとからなっている。
【０００９】
このような構成においては、下層配線１０３Ｂを介して、グランドプレーン１０６Ｂ-2にグランド電位が与えられる。これにより、隣接する配線間の相互キャパシタンスや相互インダクタンスに起因するクロストークノイズの発生が抑えられるようになっている。
【００１０】
しかしながら、上記した構成を、従来の多層配線工程により実現しようとすると、さまざまな問題が顕在化する。たとえば、グランドプレーン１０６Ｂ-2を、Ｃｕ配線などで実用化されつつあるデュアルダマシン配線の形成プロセスを用いて形成する場合、ディシング（Ｄｉｓｈｉｎｇ）といった現象のために、パターン内部が大きく凹んでしまうという問題があった（図５（ｂ）参照）。ディシングとは、たとえばＣｕをＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により平坦化する際に、グランドプレーン１０６Ｂ-2のような広いパターン領域の内部が余計に削られてしまう現象である。この凹みは、グランド電位の障害となるばかりか、その上層の配線などを形成する際のリソグラフィやＣＭＰに対しても悪影響を及ぼす原因となる。
【００１１】
上記したように、従来においては、グランドプレーンを形成することによってクロストークノイズを減らすことができるものの、グランドプレーンの形成を、既存のデュアルダマシン配線の形成プロセスにより実現しようとすると、ディシングのために、パターンの内部が大きく凹むという欠点があった。
【００１２】
そこで、この発明は、クロストークノイズを減らすことができるとともに、従来からの既存の多層配線形成プロセスに大きな変更を加えることなく、容易にプレート電極を形成することが可能な半導体装置およびその製造方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本願発明の一態様によれば、半導体基板上に設けられた、少なくとも第１，第２の下層配線と、前記第１，第２の下層配線の表面を埋め込むようにして、前記半導体基板上に設けられた第１の層間膜と、前記第１の層間膜に設けられた開孔部に対し、第１の膜を介して、第２の膜を埋め込んでなる、前記第１，第２の下層配線にそれぞれコンタクトする第１，第２の接続配線と、前記第２の接続配線に連続して前記第１の層間膜上に設けられた、クロストークノイズの発生を抑えるための、前記第１の膜のみからなるプレート電極と、前記第１，第２の接続配線および前記プレート電極を含んで、前記第１の層間膜上に設けられた第２の層間膜と、前記第２の層間膜に設けられ、前記第１の接続配線を介して、前記第１の下層配線につながる上層配線とを具備したことを特徴とする半導体装置が提供される。
【００１４】
また、本願発明の一態様によれば、半導体基板上に設けられた下層配線と、前記下層配線の表面を埋め込むようにして、前記半導体基板上に設けられた第１の層間膜と、前記第１の層間膜に設けられた開孔部に対し、第１の膜を介して、第２の膜を埋め込んでなる、前記下層配線につながる接続配線と、前記第１の層間膜上にクロストークノイズの発生を抑えるために設けられた、前記第１の膜のみからなるプレート電極と、前記接続配線および前記プレート電極を含んで、前記第１の層間膜上に設けられた第２の層間膜と、前記第２の層間膜に設けられ、前記接続配線につながる第１の上層配線、および、前記プレート電極につながる第２の上層配線とを具備したことを特徴とする半導体装置が提供される。
【００１５】
また、本願発明の一態様によれば、半導体基板上に第１，第２の下層配線を形成する工程と、前記第１，第２の下層配線の表面を埋め込むようにして、前記半導体基板上に第１の層間膜を形成する工程と、前記第１の層間膜を貫通し、前記第１，第２の下層配線に達する貫通孔を開孔する工程と、前記貫通孔内を含んで、前記第１の層間膜の表面に第１の膜を形成する工程と、前記第１の膜上に第２の膜を形成し、前記貫通孔内を完全に埋め込む工程と、前記貫通孔内を除く、前記第１の膜上に残存する前記第２の膜を選択的に除去する工程と、前記第１の膜をパターニングして、前記第１，第２の下層配線につながる第１，第２の接続配線、および、この第２の接続配線に連続する、クロストークノイズの発生を抑えるための、前記第１の膜のみからなるプレート電極を形成する工程と、前記第１，第２の接続配線および前記プレート電極を含んで、前記第１の層間膜上に第２の層間膜を形成する工程と、前記第２の層間膜に、前記第１の接続配線を介して、前記第１の下層配線につながる上層配線を形成する工程とを備えてなることを特徴とする半導体装置の製造方法が提供される。
【００１６】
さらに、本願発明の一態様によれば、半導体基板上に下層配線を形成する工程と、前記下層配線の表面を埋め込むようにして、前記半導体基板上に第１の層間膜を形成する工程と、前記第１の層間膜を貫通し、前記下層配線に達する貫通孔を開孔する工程と、前記貫通孔内を含んで、前記第１の層間膜の表面に第１の膜を形成する工程と、前記第１の膜上に第２の膜を形成し、前記貫通孔内を完全に埋め込む工程と、前記貫通孔内を除く、前記第１の膜上に残存する前記第２の膜を選択的に除去する工程と、前記第１の膜をパターニングして、前記下層配線につながる接続配線、および、クロストークノイズの発生を抑えるための、前記第１の膜のみからなるプレート電極を形成する工程と、前記接続配線および前記プレート電極を含んで、前記第１の層間膜上に第２の層間膜を形成する工程と、前記第２の層間膜に、それぞれ、前記接続配線につながる第１の上層配線、および、前記プレート電極につながる第２の上層配線を形成する工程とを備えてなることを特徴とする半導体装置の製造方法が提供される。
【００１７】
上記の構成によれば、プレート電極には配線のような低抵抗性は必要ないため、接続配線の形成に用いられるライナ金属を利用できるようになる。これにより、特別な装置やプロセスを必要とすることなく、従来からの既存の多層配線形成プロセスにより容易にプレート電極を形成することが可能となるものである。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる半導体装置の概略構成を示すものである。
【００２０】
同図において、Ｓｉ基板（半導体基板）１１上には、絶縁膜１２が形成されている。この絶縁膜１２の表面部には、ダマシン構造の下層信号線（第１，第２の下層配線）１３Ａ，１３Ｂが形成されている。この下層信号線１３Ａ，１３Ｂは、ライナ金属（たとえば、ＴａＮ）１３ａと配線金属（たとえば、Ｃｕ）１３ｂとからなっている。
【００２１】
この下層信号線１３Ａ，１３Ｂが設けられた上記絶縁膜１２上には、層間絶縁膜（第１の層間膜）１４が設けられている。そして、この層間絶縁膜１４には、上記下層信号線１３Ａにつながる接続配線（第１の接続配線）１５Ａおよび上記下層信号線１３Ｂにつながる接続配線（第２の接続配線）１５Ｂが形成され、さらに、層間絶縁膜１４上には、上記接続配線１５Ｂにつながるグランドプレーン（プレート電極）１５Ｃが形成されている。
【００２２】
上記接続配線１５Ａ，１５Ｂは、それぞれ、第１の膜であるライナ金属（たとえば、ＴａＮ）１５ａと、この第１の膜よりも低抵抗な第２の膜であるプラグ金属（たとえば、ＣｕまたはＡｇなど）１５ｂとからなるヴィアプラグと、上記プラグ金属１５ｂの酸化および拡散を防ぐための第３の膜であるバリア膜（たとえば、Ａｌ2 Ｏ3 ）１５ｃとにより構成されている。
【００２３】
上記グランドプレーン１５Ｃは、上記接続配線１５Ｂを構成するライナ金属１５ａおよびバリア膜１５ｃを用いて、上記接続配線１５Ｂと一体的に形成されている。すなわち、この実施形態の場合、上記グランドプレーン１５Ｃは、ヴィアプラグを形成するためのライナ金属１５ａと、上記プラグ金属１５ｂの酸化および拡散を防止するためのバリア膜１５ｃとからなる連続膜となっている。
【００２４】
上記接続配線１５Ａ，１５Ｂおよび上記グランドプレーン１５Ｃが設けられた上記層間絶縁膜１４上には、さらに、層間絶縁膜（第２の層間膜）１６が設けられている。そして、この層間絶縁膜１６には、上記バリア膜１５ｃを貫通し、上記接続配線１５Ａにつながる上層信号線（上層配線）１７が形成されている。この上層信号線１７は、デュアルダマシン構造によりヴィアプラグ部１７Ａおよび配線部１７Ｂを有して構成されている。上記上層信号線１７は、ライナ金属（たとえば、ＴａＮ）１７ａと配線金属（たとえば、Ｃｕ）１７ｂとからなっている。
【００２５】
このような構成においては、下層信号線１３Ａを介して、素子部（図示していない）に信号が与えられる。また、下層信号線１３Ｂを介して、グランドプレーン１５Ｃにグランド電位が与えられる。これにより、隣接する信号線間の相互キャパシタンスや相互インダクタンスに起因するクロストークノイズの発生が抑えられるようになっている。
【００２６】
次に、図２を参照して、上記した構成の半導体装置の製造方法について説明する。
【００２７】
まず、同図（ａ）に示すように、Ｓｉ基板１１上に絶縁膜１２を堆積させ、その表面部にダマシン配線形成プロセスを用いて下層信号線１３Ａ，１３Ｂを形成する。その後、全面に、層間絶縁膜１４を堆積させる。
【００２８】
次いで、同図（ｂ）に示すように、上記層間絶縁膜１４に、上記下層信号線１３Ａ，１３Ｂにそれぞれ達するヴィアホール１４ａ，１４ｂを形成する。
【００２９】
次いで、同図（ｃ）に示すように、ＣＶＤ法やスパッタ法またはメッキ法などを用いて、全面に、ＴａＮなどのライナ金属１５ａ、および、たとえばＣｕまたはＣｕを主成分とするプラグ金属１５ｂを順に形成し、上記ヴィアホール１４ａ，１４ｂ内を完全に埋め込む。
【００３０】
ここで、上記ライナ金属１５ａとしては、Ｔｉ、Ｗ、Ｔａ、Ｎｂ、Ａｌ、Ｚｒ、Ｖ、Ｈｆ、Ｍｏや、それらの窒化物や酸化物が用いられる。また、プラグ金属１５ｂには、ＣｕやＡｇなどを主成分とする、酸化および拡散を防止する必要のある金属が用いられている。
【００３１】
その後、同図（ｄ）に示すように、上記ライナ金属１５ａをストッパに、たとえばＣＭＰ法により、上記ヴィアホール１４ａ，１４ｂ以外の部分に残るプラグ金属１５ｂを除去する。このとき、ライナ金属１５ａを除去できない条件でＣＭＰを行うことにより、ヴィアプラグを除く部分にはライナ金属１５ａのみが残留する。
【００３２】
次いで、同図（ｅ）に示すように、ヴィアホール１４ａ，１４ｂ内に露出する上記プラグ金属１５ｂの酸化および拡散を防止するために、全面に、バリア膜１５ｃを形成する。
【００３３】
ここで、上記バリア膜１５ｃとしては、Ｔｉ、Ｗ、Ｔａ、Ｎｂ、Ａｌ、Ｚｒ、Ｖ、Ｈｆ、Ｍｏなどや、それらを主成分とした、たとえば窒化物などの導体を用いてもよいし、ＳｉＮまたはＳｉＣなどの絶縁膜を用いることもできる。
【００３４】
その後、同図（ｆ）に示すように、レジストパターン２１をマスクに、ＰＥＰ法やＲＩＥ法、ＣＤＥ法、ウェットエッチング法などを用いて、上記ライナ金属１５ａと上記バリア膜１５ｃとをパターニングして、接続配線１５Ａ，１５Ｂおよびグランドプレーン１５Ｃを形成する。
【００３５】
このようにして、グランドプレーン１５Ｃのパターンを形成した後、上記レジストパターン２１を除去する。そして、同図（ｇ）に示すように、全面に、層間絶縁膜１６を堆積する。
【００３６】
しかる後、上記層間絶縁膜１６に、デュアルダマシン配線形成プロセスを用いて上層信号線１７を形成することにより、図１に示した構成の半導体装置が得られる。
【００３７】
以上のプロセスにより、既存の多層配線形成プロセスを大きく変更することなく、素子の高速化の妨げとなるクロストークノイズを低減するためのグランドプレーン１５Ｃを容易に形成できる。
【００３８】
上記したように、ヴィアプラグの形成に用いられるライナ金属を用いて、グランドプレーンを形成できるようにしている。すなわち、グランドプレーンには信号線のような低抵抗な材料を用いる必要がないため、ライナ金属（または、バリアメタル）などを利用することができる。これにより、特別な装置やプロセスを必要とすることなく、従来からの既存の多層配線形成プロセスにより容易にグランドプレーンを形成することが可能となる。したがって、既存の多層配線形成プロセスに大きな変更を加えることなく、容易にグランドプレーンを形成できるようになるものである。
【００３９】
しかも、グランドプレーンを、ヴィアプラグの形成プロセスを利用して形成するようにしているため、工程の簡略化が可能であり、別個に形成する場合よりも工程数を削減できる。
【００４０】
また、グランドプレーンの形成に、ヴィアプラグの形成プロセスを利用することによって、凹みなどの凹凸を最小限に抑えつつ、グランドプレーンを安定に形成できるようになるものである。
【００４１】
（第２の実施形態）
図３は、本発明の第２の実施形態にかかる半導体装置の概略構成を示すものである。なお、ここでは、プラグ金属に、酸化および拡散を防止する必要のない金属、たとえばＷ、Ａｌ、Ａｕなどを用いるようにした場合について説明する。
【００４２】
同図において、Ｓｉ基板（半導体基板）１１上には、絶縁膜１２が形成されている。この絶縁膜１２の表面部には、ダマシン構造の下層信号線（第１，第２の下層配線）１３Ａ，１３Ｂが形成されている。この下層信号線１３Ａ，１３Ｂは、ライナ金属（たとえば、ＴａＮ）１３ａと配線金属（たとえば、Ｃｕ）１３ｂとからなっている。
【００４３】
この下層信号線１３Ａ，１３Ｂが設けられた上記絶縁膜１２上には、層間絶縁膜（第１の層間膜）１４が設けられている。そして、この層間絶縁膜１４には、上記下層信号線１３Ａにつながる接続配線（第１の接続配線）１５Ａおよび上記下層信号線１３Ｂにつながる接続配線（第２の接続配線）１５Ｂが形成され、さらに、層間絶縁膜１４上には、上記接続配線１５Ｂにつながるグランドプレーン（プレート電極）１５Ｃが形成されている。
【００４４】
上記接続配線１５Ａ，１５Ｂは、それぞれ、第１の膜であるライナ金属（たとえば、ＴｉＮ）１５ａと、この第１の膜よりも低抵抗な第２の膜であるプラグ金属（たとえば、Ｗ）１５ｂ’とからなるヴィアプラグにより構成されている。
【００４５】
上記グランドプレーン１５Ｃは、上記接続配線１５Ｂを構成するライナ金属１５ａを用いて、上記接続配線１５Ｂと一体的に形成されている。すなわち、この実施形態の場合、上記グランドプレーン１５Ｃは、ヴィアプラグを形成するためのライナ金属１５ａからなる連続膜となっている。
【００４６】
上記接続配線１５Ａ，１５Ｂおよび上記グランドプレーン１５Ｃが設けられた上記層間絶縁膜１４上には、さらに、層間絶縁膜（第２の層間膜）１６が設けられている。そして、この層間絶縁膜１６には、上記接続配線１５Ａにつながる上層信号線（上層配線）１７が形成されている。この上層信号線１７は、デュアルダマシン構造によりヴィアプラグ部１７Ａおよび配線部１７Ｂを有して構成されている。上記上層信号線１７は、ライナ金属（たとえば、ＴａＮ）１７ａと配線金属（たとえば、Ｃｕ）１７ｂとからなっている。
【００４７】
このような構成においては、下層信号線１３Ａを介して、素子部（図示していない）に信号が与えられる。また、下層信号線１３Ｂを介して、グランドプレーン１５Ｃにグランド電位が与えられる。これにより、隣接する信号線間の相互キャパシタンスや相互インダクタンスに起因するクロストークノイズの発生が抑えられるようになっている。
【００４８】
次に、図４を参照して、上記した構成の半導体装置の製造方法について説明する。
【００４９】
まず、同図（ａ）に示すように、Ｓｉ基板１１上に絶縁膜１２を堆積させ、その表面部にダマシン配線形成プロセスを用いて下層信号線１３Ａ，１３Ｂを形成する。その後、全面に、層間絶縁膜１４を堆積させる。
【００５０】
次いで、同図（ｂ）に示すように、上記層間絶縁膜１４に、上記下層信号線１３Ａ，１３Ｂにそれぞれ達するヴィアホール１４ａ，１４ｂを形成する。
【００５１】
次いで、同図（ｃ）に示すように、ＣＶＤ法やスパッタ法またはメッキ法などを用いて、全面に、ＴｉＮなどのライナ金属１５ａ、および、たとえばタングステン（Ｗ）またはＷを主成分とするプラグ金属１５ｂ’を順に形成し、上記ヴィアホール１４ａ，１４ｂ内を完全に埋め込む。
【００５２】
ここで、上記ライナ金属１５ａとしては、Ｔｉ、Ｗ、Ｔａ、Ｎｂ、Ａｌ、ＺｒＶ、Ｈｆ、Ｍｏや、それらの窒化物や酸化物が用いられる。また、プラグ金属１５ｂ’には、Ｗのほか、ＡｌやＡｕを主成分とする、酸化および拡散を防止する必要のない金属が用いられる。よって、後の工程でのバリア膜の形成は不要となる。
【００５３】
次いで、同図（ｄ）に示すように、上記ライナ金属１５ａをストッパに、たとえばＣＭＰ法により、上記ヴィアホール１４ａ，１４ｂ以外の部分に残るプラグ金属１５ｂ’を除去する。このとき、ライナ金属１５ａを除去できない条件でＣＭＰを行うことにより、ヴィアプラグを除く部分にはライナ金属１５ａのみが残留する。
【００５４】
その後、同図（ｅ）に示すように、バリア膜を形成することなく、全面に、レジストパターン２１を形成する。そして、そのレジストパターン２１をマスクに、ＰＥＰ法やＲＩＥ法、ＣＤＥ法、ウェットエッチング法などを用いて、上記ライナ金属１５ａをパターニングして、接続配線１５Ａ，１５Ｂおよびグランドプレーン１５Ｃを形成する。
【００５５】
このようにして、グランドプレーン１５Ｃのパターンを形成した後、同図（ｆ）に示すように、上記レジストパターン２１を除去する。そして、同図（ｇ）に示すように、全面に、層間絶縁膜１６を堆積する。
【００５６】
しかる後、上記層間絶縁膜１６に、デュアルダマシン配線形成プロセスを用いて上層信号線１７を形成することにより、図３に示した構成の半導体装置が得られる。
【００５７】
以上のプロセスにより、第１の実施形態の場合と同様に、既存の多層配線形成プロセスを大きく変更することなく、素子の高速化の妨げとなるクロストークノイズを低減するためのグランドプレーン１５Ｃを容易に形成できる。
【００５８】
しかも、この第２の実施形態の場合、ヴィアプラグの形成に酸化および拡散を防止する必要のない金属を用いるようにしている。このため、第１の実施形態に示したような、バリア膜の形成を省略することができる。
【００５９】
また、グランドプレーンの形成時に多少のマスクの合わせずれが生じたとしても、上下の信号線のプロセス整合性を高く保つことが可能である。
【００６０】
なお、上記第１，第２の実施形態においては、いずれも、グランドプレーン１５Ｃに対して、下層信号線１３Ｂよりグランド電位を供給するように構成した場合を例に説明したが、これに限らず、図示していない上層信号線よりグランド電位を供給するように構成することも可能である。その場合、下層信号線１３Ｂおよび接続配線１５Ｂは省略することもできる。
【００６１】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００６２】
【発明の効果】
以上、詳述したようにこの発明によれば、クロストークノイズを減らすことができるとともに、従来からの既存の多層配線形成プロセスに大きな変更を加えることなく、容易にプレート電極を形成することが可能な半導体装置およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる半導体装置の構成例を示す概略断面図。
【図２】同じく、図１の半導体装置の形成方法を説明するために示す工程断面図。
【図３】本発明の第２の実施形態にかかる半導体装置の構成例を示す概略断面図。
【図４】同じく、図３の半導体装置の形成方法を説明するために示す工程断面図。
【図５】従来技術とその問題点を説明するために示す、半導体装置の概略断面図。
【符号の説明】
１１…Ｓｉ基板
１２…絶縁膜
１３Ａ，１３Ｂ…下層信号線
１３ａ…ライナ金属
１３ｂ…配線金属
１４…層間絶縁膜
１４ａ，１４ｂ…ヴィアホール
１５Ａ，１５Ｂ…接続配線
１５Ｃ…グランドプレーン
１５ａ…ライナ金属
１５ｂ，１５ｂ’…プラグ金属
１５ｃ…バリア膜
１６…層間絶縁膜
１７…上層信号線
１７Ａ…ヴィアプラグ部
１７Ｂ…配線部
１７ａ…ライナ金属
１７ｂ…配線金属
２１…レジストパターン
【図１】
0003917355.tif 000002
【図２】
0003917355.tif 000003
【図３】
0003917355.tif 000004
【図４】
0003917355.tif 000005
【図５】
0003917355.tif 000006