(57)【特許請求の範囲】
【請求項１】
並列伝送を行う伝送システムにおいて、
シリアルデータをパラレルデータに変換するシリアル／パラレル変換部と、同期パターンを発生し、前記パラレルデータに前記同期パターンを挿入して、同期パターン挿入データを生成する同期パターン挿入部と、から構成される送信装置と、
伝送遅延差が生じている、複数の前記同期パターン挿入データの１つから、基準クロックを抽出し、前記基準クロックに対して、全データを乗り換えて、乗り換えデータを生成するデータ乗り換え部と、前記同期パターンに対応するパルス信号の生成及び前記乗り換えデータの同期確立の検出を行う同期確立検出部と、前記パルス信号にもとづいて前記伝送遅延差を検出し、位相調整を行って前記伝送遅延差をなくす位相調整部と、から構成される受信装置と、
を有することを特徴とする伝送システム。
【請求項２】
送信側でのアラーム情報を収集するアラーム情報収集部をさらに有し、前記アラーム情報から異常状態の復帰が認識された場合は、前記同期パターン挿入部は、異常状態復帰直後の一定時間内では、前記同期パターンを高密度に挿入することを特徴とする請求項１記載の伝送システム。
【請求項３】
運用開始時の初期状態を検出する初期状態検出部をさらに有し、前記初期状態が検出された場合、前記同期パターン挿入部は、初期状態直後の一定時間内に、前記同期パターンを高密度に挿入することを特徴とする請求項１記載の伝送システム。
【請求項４】
前記同期確立検出部は、同期確立または同期外れの状態を示す同期状態通知信号を出力し、前記同期パターン挿入部は、前記同期状態通知信号により、同期確立を認識した場合、前記同期パターンを低密度に挿入し、同期外れを認識した場合、前記同期パターンを高密度に挿入することを特徴とする請求項１記載の伝送システム。
【請求項５】
並列伝送を行う伝送システムにおいて、
シリアルデータをパラレルデータに変換するシリアル／パラレル変換部と、前記パラレルデータに対して、誤り訂正演算を施す誤り訂正演算部と、誤り訂正演算結果と同期パターンとを前記パラレルデータに挿入して、同期パターン挿入データを生成する同期パターン挿入部と、から構成される送信装置と、
伝送遅延差が生じている、複数の前記同期パターン挿入データの１つから、基準クロックを抽出し、前記基準クロックに対して、全データを乗り換えて、乗り換えデータを生成するデータ乗り換え部と、前記同期パターンを検出するための検出タイミング信号を発生する検出タイミング信号生成部と、前記同期パターンと前記検出タイミング信号との位相が、設定回数連続して一致した場合には、同期確立と認識して、同期フラグをイネーブルにする同期保護カウンタと、前記同期フラグをイネーブルにした同期保護カウンタの組み合わせからデータ選択信号を生成するセレクタと、前記乗り換えデータの位相をシフトして複数のシフトデータを出力するシフトレジスタと、前記データ選択信号にもとづいて、前記シフトデータの中から、互いに伝送遅延差のないデータを選択し、誤り訂正演算を施して誤り検出・訂正を行い、前記パラレルデータを再生する再生部と、から構成される受信装置と、
を有することを特徴とする伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は伝送システムに関し、特に並列伝送を行う伝送システムに関する。
【０００２】
【従来の技術】
近年、分散コンピューティングなどのコンピュータシステム、または通信システムなどでは、大容量高速化が求められており、データ伝送としては並列伝送（複数の信号線を用いての信号伝送）が一般に行われている。並列伝送システムに対する、伝送品質を左右する要因のひとつに、スキュー（ｓｋｅｗ：伝送遅延の差）がある。
【０００３】
このスキューが大きい場合、正常な信号処理が行えなくなってくるため、何らかのタイミング調整が必要であるが、従来のシステムでは、遅延回路を用いて、スキューの調整を行い、データの並びをそろえていた。
【０００４】
【発明が解決しようとする課題】
近年の高速ディジタルシステムでは、信号の立ち上がり時間は大幅に短くなり、伝送速度の値が大きくなるにつれ、立ち上がり及び立ち下がりのわずかな変化が大きな意味を持つようになってきている。このため、信号波形におけるわずかなスキューの振る舞いが、セット・アップやホールド・タイムに大きく悪影響を与えることになり、システム性能に劣化をもたらしてしまう。
【０００５】
したがって、従来技術として、上記のような単純な遅延回路だけでは、スキューを完全に調整することが困難になってきており、スキュー変動による伝送劣化を効率よく抑制する技術の必要性が高まっている。
【０００６】
本発明はこのような点に鑑みてなされたものであり、スキュー変動による伝送劣化を改善して、伝送品質の向上を図った伝送システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような、並列伝送を行う伝送システム１において、シリアルデータをパラレルデータに変換するシリアル／パラレル変換部１１と、同期パターンを発生し、パラレルデータに同期パターンを挿入して、同期パターン挿入データを生成する同期パターン挿入部１２と、から構成される送信装置１０と、伝送遅延差が生じている、複数の同期パターン挿入データの１つから、基準クロックを抽出し、基準クロックに対して、全データを乗り換えて、乗り換えデータを生成するデータ乗り換え部２１と、同期パターンに対応するパルス信号の生成及び乗り換えデータの同期確立の検出を行う同期確立検出部２２と、パルス信号にもとづいて伝送遅延差を検出し、位相調整を行って伝送遅延差をなくす位相調整部２３と、から構成される受信装置２０と、を有することを特徴とする伝送システム１が提供される。
【０００８】
ここで、シリアル／パラレル変換部１１は、シリアルデータをパラレルデータに変換する。同期パターン挿入部１２は、同期パターンを発生し、パラレルデータに同期パターンを挿入して、同期パターン挿入データを生成する。データ乗り換え部２１は、伝送遅延差が生じている、複数の同期パターン挿入データの１つから、基準クロックを抽出し、基準クロックに対して、全データを乗り換えて、乗り換えデータを生成する。同期確立検出部２２は、同期パターンに対応するパルス信号の生成及び乗り換えデータの同期確立の検出を行う。位相調整部２３は、パルス信号にもとづいて伝送遅延差を検出し、位相調整を行って伝送遅延差をなくす。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の伝送システムの原理図である。伝送システム１は、送信装置１０と受信装置２０から構成され、並列伝送を行うシステムである。
【００１０】
送信装置１０に対し、シリアル／パラレル変換部（以下、Ｓ／Ｐ変換部）１１は、シリアルデータをパラレルデータに変換する。同期パターン挿入部１２は、同期パターン（あらかじめ設定した固定値からなる固定パターン）を発生し、パラレルデータに同期パターンを挿入して、同期パターン挿入データを生成する。
【００１１】
受信装置２０に対し、データ乗り換え部２１は、伝送遅延差が生じている（スキューが生じている）、複数の同期パターン挿入データを受信し、この同期パターン挿入データの中の１つから、基準クロックを抽出し、その基準クロックに対して、全データを乗り換えて、乗り換えデータを生成する。
【００１２】
同期確立検出部２２は、同期パターンに対応するパルス信号の生成及び乗り換えデータの同期確立の検出を行う。位相調整部２３は、パルス信号にもとづいて伝送遅延差（スキュー）を検出し、位相調整を行って伝送遅延差をなくす。
【００１３】
次に本発明の伝送システム１の構成及び動作について詳しく説明する（第１の実施の形態とする）。最初、図２〜図４を用いて送信装置１０の構成及び動作について説明する。図２は送信装置１０の構成を示す図である。送信装置１０は、Ｓ／Ｐ変換部１１と同期パターン挿入部１２を有し、同期パターン挿入部１２は、同期パターン発生部１２ａ、セレクタ１２ｂ、フリップフロップ（ＦＦ）１２ｃから構成される。
【００１４】
図３はＳ／Ｐ変換のタイムチャートを示す図である。Ｓ／Ｐ変換部１１は、１：ＮのＳ／Ｐ変換を行い、高速シリアルデータＤａを受信して、Ｎ本のパラレルデータＤｂを生成する。
【００１５】
図４は同期パターン挿入データを生成する際のタイムチャートを示す図である。パラレルデータＤｂのそれぞれのデータに対して、４クロック分（４ビット分）の同期パターンを挿入（上書き）する場合のタイムチャートを示している。なお、図２のセレクタ１２ｂは、入力するセレクト信号Ｄｃが“Ｈ”の場合には、同期パターンを選択出力し、“Ｌ”の場合には、パラレルデータＤｂを選択出力するものとする。
【００１６】
図４では、パラレルデータＤｂのＡ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、…、Ｎ１〜Ｎ４に対して、セレクト信号Ｄｃが“Ｈ”となり、同期パターンのデータｄａ１〜ｄａ４、ｄｂ１〜ｄｂ４、ｄｃ１〜ｄｃ４、…、ｄｎ１〜ｄｎ４が挿入されて、同期パターン挿入データＤｄが生成されている。
【００１７】
また、図２から、同期パターン挿入データＤｄは、クロックｃｋ０の変化エッジでデータを保持するフリップフロップ１２ｃを通じて送信装置１０から送出される。
【００１８】
次に図５〜図７を用いて受信装置２０の構成及び動作について説明する。図５は受信装置２０の構成を示す図である。受信装置２０は、データ乗り換え部２１と同期確立検出部２２と位相調整部２３を有し、データ乗り換え部２１は、ＤＣＲ（Digital Clock Recovery）２１ａ−１〜２１ａ−ｎとビット乗り換え部２１ｂから構成される。
【００１９】
図６はデータ乗り換えのタイムチャートを示す図である。送信装置１０から送信されたデータは、受信装置２０の到達時には伝送遅延差が発生しており（このときのデータを同期パターン挿入データＤｅとする）、図に示すようなずれが生じているものとする。また、図中の上向き矢印は、各データのクロック成分を示している。
【００２０】
図５のＤＣＲ２１ａ−１〜２１ａ−ｎは、同期パターン挿入データＤｅのそれぞれからクロック成分を抽出し、データと共にビット乗り換え部２１ｂへ送信する。ビット乗り換え部２１ｂは、抽出されたクロックの１つを基準クロックとし、この基準クロックを用いて、全データに対してビット単位の乗り換えを行って（１つの基準クロックにすべてのデータを同期させる）、乗り換えデータＤｆを生成する。図６では、同期パターン挿入データＤｅの中のデータＤｅ−Ａのクロック成分を、基準クロックとしている。
【００２１】
図７はデータの位相合わせのタイムチャートを示す図である。同期確立検出部２２は、乗り換えデータＤｆの同期を確立して（同期確立検出部２２内部には、同期保護段が設けられており、あらかじめ設定してある保護段数を満たした場合に同期が確立したと認識する）、同期確立データＤｇ（図的には乗り換えデータＤｆと同じ形）を出力する。
【００２２】
また、図５の同期確立検出部２２では、同期確立データＤｇの各データの同期パターンに対応するパルス信号Ｄｈが生成されている。パルス信号Ｄｈは、同期パターンの存在区間を示す信号であり、例えば図では、同期パターンデータｄａ１〜ｄａ４、ｄｂ１〜ｄｂ４、ｄｃ１〜ｄｃ４、…、ｄｎ１〜ｄｎ４の区間が“Ｈ”となり、それ以外では“Ｌ”となる信号で表されている。パルス信号Ｄｈのそれぞれの信号を、パルスＤｈ−ａ、Ｄｈ−ｂ、Ｄｈ−ｃ、…、Ｄｈ−ｎとする。
【００２３】
図５の位相調整部２３は、パルスＤｈ−ａ、Ｄｈ−ｂ、Ｄｈ−ｃ、…、Ｄｈ−ｎから、同期確立データＤｇの伝送遅延差を認識できるので、例えば、パルス信号Ｄｈ−ａを基準にして、他の同期確立データの位相を合わせ、伝送遅延差をなくした位相調整信号Ｄｉを生成する。
【００２４】
以上説明したように、本発明の伝送システム１は、送信装置１０側では、パラレルデータに同期パターンを挿入して、同期パターン挿入データを生成する。受信装置２０側では、基準クロックによるデータ乗り換えを行って、乗り換えデータを生成し、同期パターンに対応するパルス信号を生成して、パルス信号にもとづき位相調整を行う構成とした。これにより、スキュー変動による伝送劣化を改善して、伝送品質の向上を図ることが可能になる。
【００２５】
次に第２の実施の形態について説明する。図８は第２の実施の形態の伝送システムの構成を示す図である。第２の実施の形態である伝送システム１ａに対し、送信装置１０ａは、アラーム情報収集部１３を含む。その他の構成は第１の実施の形態と同じである。
【００２６】
アラーム情報収集部１３は、送信側でのアラーム情報を収集する。そして、異常状態が発生し、その後に異常状態から復帰したことを、アラーム情報により認識した場合は、その旨を知らせるための異常状態復帰通知信号を同期パターン挿入部１２へ送信する。
【００２７】
同期パターン挿入部１２では、異常状態復帰通知信号を受信すると、異常状態復帰直後の一定時間内だけ、同期パターンを正常時よりも高密度に挿入する。
例えば、正常時には１００クロックおきに同期パターンを挿入していた場合、異常状態復帰直後の一定時間内では、２０クロックおきに同期パターンを挿入するようにする。このような制御を行うことで、第２の実施の形態では、受信装置２０側での同期確立検出部２２において、同期外れから同期確立までの時間を短くでき、異常状態復帰直後には同期を早く確立させることが可能になる（位相調整部２３での位相合わせ時間も短くなる）。
【００２８】
次に第３の実施の形態について説明する。図９は第３の実施の形態の伝送システムの構成を示す図である。第３の実施の形態である伝送システム１ｂに対し、送信装置１０ｂは、初期状態検出部１４を含む。その他の構成は第１の実施の形態と同じである。
【００２９】
初期状態検出部１４は、運用開始時の初期状態を検出する。そして、初期状態が検出された場合は、その旨を知らせるための初期状態検出信号を同期パターン挿入部１２へ送信する。
【００３０】
同期パターン挿入部１２では、初期状態検出信号を受信すると、初期状態直後の一定時間内だけ、同期パターンを正常時よりも高密度に挿入する。このような制御を行うことで、第３の実施の形態では、受信装置２０側での同期確立検出部２２において、同期外れから同期確立までの時間を短くでき、初期状態直後には同期を早く確立させることが可能になる。
【００３１】
次に第４の実施の形態について説明する。図１０は第４の実施の形態の伝送システムの構成を示す図である。第４の実施の形態である伝送システム１ｃに対し、受信装置２０ｃ内部の同期確立検出部２２は、同期確立または同期外れの状態を示す同期状態通知信号を送信装置１０ｃ内部の同期パターン挿入部１２へ送信する。そして、同期パターン挿入部１２は、受信した同期状態通知信号にもとづき、同期パターンの挿入密度を変化させる。
【００３２】
具体的には、同期パターン挿入部１２は、同期状態通知信号により、同期確立を認識した場合には、同期パターンを低密度に挿入し（例えば、２０クロックおきから１００クロックおきに同期パターンを挿入）、同期外れを認識した場合には、同期パターンを高密度に挿入する（例えば、１００クロックおきから２０クロックおきに同期パターンを挿入）。
【００３３】
このように、第４の実施の形態では、同期確立時には低密度、同期外れの時は高密度に同期パターンを挿入することで、より柔軟性が高い位相調整制御を行うことが可能になる。
【００３４】
次に第５の実施の形態について説明する。図１１は第５の実施の形態の伝送システムの構成を示す図である。第５の実施の形態である伝送システム１ｄに対し、受信装置２０ｄ内部の同期確立検出部２２は、同期確立または同期外れの状態を示す同期状態通知信号を、送信装置１０ｄ内部の同期パターン挿入部１２と、位相調整部２３へ送信する。
【００３５】
同期パターン挿入部１２及び位相調整部２３は、受信した同期状態通知信号により、同期が確立されたことを認識すると、同期パターン挿入部１２（同期パターン発生部１２ｄ）では同期パターンの挿入を停止し、位相調整部２３では位相調整制御を停止する。
【００３６】
このように、第５の実施の形態では、伝送路間で一度同期が確立して、受信側で位相調整が行われた後には、同期パターン挿入部１２及び位相調整部２３での制御動作を停止する。これにより、消費電力を抑制することが可能になる。
【００３７】
次に本発明を応用した伝送システムについて説明する。図１２は伝送システムの構成を示す図である。伝送システム１−１は、送信装置１００と受信装置２００から構成される。
【００３８】
送信装置１００に対し、Ｓ／Ｐ変換部１０１は、シリアルデータをパラレルデータに変換する。誤り訂正演算部１０２は、パラレルデータに対して、誤り訂正演算（ＦＥＣ：Forward Error Collection）を施す。同期パターン挿入部１０３は、誤り訂正の演算結果と、同期パターンとをパラレルデータに挿入して、同期パターン挿入データを生成する。
【００３９】
受信装置２００に対して、データ乗り換え部２０１は、伝送遅延差が生じている、複数の同期パターン挿入データの１つから基準クロックを抽出し、その基準クロックに対して、全データを乗り換えて、乗り換えデータを生成する。
【００４０】
検出タイミング信号生成部２０２は、同期パターンを検出するための検出タイミング信号を発生する。同期保護カウンタ２０３−１〜２０３−ｍは、同期パターンと検出タイミング信号との位相が、設定回数連続して一致した場合には、同期確立と認識して、同期フラグをイネーブルにする。
【００４１】
セレクタ２０４は、同期フラグをイネーブルにした同期保護カウンタの組み合わせからデータ選択信号を生成する。シフトレジスタ２０５−１〜２０５−ｎは、乗り換えデータの位相をシフトして複数のシフトデータを出力する。
【００４２】
再生部２０６は、データ選択信号にもとづいて、シフトデータの中から、互いに伝送遅延差のないデータを選択し、選択したデータに対して、誤り訂正演算を施して誤り検出・訂正を行い、元のパラレルデータを再生する。
【００４３】
次に伝送システム１−１を、２パラレルデータを対象にした３ビット以上の誤りを訂正できるシステムとして動作について詳しく説明する。最初、図１３〜図１５を用いて送信装置１００の動作について説明する。
【００４４】
図１３は送信装置１００の構成を示す図であり（図１２で示した構成要素と同じ）、図１４、図１５は同期パターン挿入データを生成する際のタイムチャートを示す図である。図のＡ１、Ｂ１、Ｃ１及びＡ２、Ｂ２、Ｃ２は、データのビットを表す。
【００４５】
図１３のＳ／Ｐ変換部１０１は、１：２のＳ／Ｐ変換を行い、シリアルデータから２本のパラレルデータ（Ａ）、（Ｂ）を生成する。また、誤り訂正演算部１０２は、パラレルデータ（Ａ）の誤り訂正の演算範囲をＡ１、Ｂ１、Ｃ１の３ビットとし、パラレルデータ（Ｂ）の誤り訂正の演算範囲をＡ２、Ｂ２、Ｃ２の３ビットとする。
【００４６】
そして、この範囲で誤り訂正演算を行い、誤り訂正の演算結果をＤ１、Ｄ２として、図１４、図１５に示す位置に付加する（ただし、ビットを付加する分、クロック速度を上げる等の処理は必要である）。
【００４７】
さらに、図１３の同期パターン挿入部１０３は、１つの演算範囲の中に１ビットだけ、同期パターンを挿入する。この場合、同期パターンを３つの演算範囲に渡って、“１”、“０”、“１”を順に挿入していく（ここの例では、Ｂ１とＢ２に上書きする）。このような処理が行われて、同期パターン挿入データ（Ｃ）、（Ｄ）が生成され、送信装置１００から出力される。
【００４８】
なお、同期パターンを挿入する場合、ビットずれを起す範囲より、同期パターン挿入間隔が小さいと、誤同期の可能性が高くなるため、同期パターンの挿入間隔は、ビットずれを起す範囲より大きくすることが必要である（ここの例では“１０１”を挿入する際に、最初の“１”から最後の“１”まで９クロック要している）。
【００４９】
次に図１６〜図２２を用いて受信装置２００の動作について説明する。図１６は受信装置２００の構成を示す図であり（図１２で示した構成要素と同じ）、図１７、図１８は同期パターン挿入データと検出タイミング信号を示すタイムチャートである。
【００５０】
送信装置１００から送信されたデータは、受信装置２００の到達時には伝送遅延差が発生してビットずれを起している。データ乗り換え部２０１は、これらのデータを受信して、第１の実施の形態で上述したような乗り換え処理を行って、乗り換えデータ（Ｅ）、（Ｆ）を生成する。
【００５１】
一方、図１６の検出タイミング信号生成部２０２では、同期パターンを検出するための検出タイミング信号を出力する。この場合、必要な検出タイミング信号の本数は、パラレル数×（演算範囲ビット数＋演算範囲結果付加ビット数）の算出式から求める。ここでは、２×（３＋１）＝８となり、８本の検出タイミング信号を出力することになる。
【００５２】
図１７、図１８では、乗り換えデータ（Ｅ）の同期パターン“１０１”を検出するために、検出タイミング信号（Ｇ）〜（Ｊ）が出力し、乗り換えデータ（Ｆ）の同期パターン“１０１”を検出するために、検出タイミング信号（Ｋ）〜（Ｎ）が出力する。
【００５３】
なお、ここでは検出タイミング信号（Ｈ）が、乗り換えデータ（Ｅ）の同期パターン“１０１”の位相と一致し、検出タイミング信号（Ｍ）が乗り換えデータ（Ｆ）の同期パターン“１０１”の位相と一致している。
【００５４】
図１９、図２０は同期保護カウンタによる同期確立状態を示すタイムチャートである。図中の（Ｏ）〜（Ｖ）は同期保護カウンタ２０３−１〜２０３−８それぞれの同期確立状態を示すものである。タイミング関係がわかりやすいように、検出タイミング信号（Ｇ）〜（Ｎ）も合わせて示す。
【００５５】
同期保護カウンタ２０３−１〜２０３−８は、検出タイミング信号毎に設置され、図１６に示すように、乗り換えデータ（Ｅ）は、同期保護カウンタ２０３−１〜２０３−４に入力し、検出タイミング信号（Ｇ）〜（Ｊ）のそれぞれは、同期保護カウンタ２０３−１〜２０３−４に１：１に対応して入力する。
【００５６】
また、乗り換えデータ（Ｆ）は、同期保護カウンタ２０３−５〜２０３−８に入力し、検出タイミング信号（Ｋ）〜（Ｎ）のそれぞれは、同期保護カウンタ２０３−５〜２０３−８に１：１に対応して入力する。
【００５７】
同期保護カウンタ２０３−１〜２０３−８はそれぞれ、乗り換えデータ（Ｅ）、（Ｆ）中の同期パターンと検出タイミング信号との位相が、設定回数連続して一致するか否かを検出する。そして、同期確立を検出した場合には、その旨を示す同期フラグをイネーブルにする（“Ｈ”にする）。なお、ここでは２回連続して一致した場合に、同期確立とみなすことにする。
【００５８】
上述したように、検出タイミング信号（Ｈ）が乗り換えデータ（Ｅ）の“１０１”の位相と一致し、検出タイミング信号（Ｍ）が乗り換えデータ（Ｆ）の“１０１”の位相と一致している。
【００５９】
したがって、これらが２回連続して位相が一致したときには、同期保護カウンタ２０３−２（乗り換えデータ（Ｅ）と検出タイミング信号（Ｈ）が入力）及び同期保護カウンタ２０３−７（乗り換えデータ（Ｆ）と検出タイミング信号（Ｍ）が入力）により、同期確立が検出されて、同期フラグがイネーブルになる。
【００６０】
図１９、図２０に示すように、同期保護カウンタ２０３−２、２０３−７は、同期確立の検出時、それぞれの同期フラグＦＬ２、ＦＬ７を“Ｈ”に設定している。
【００６１】
図２１、図２２はシフトデータからパラレルデータ再生までのタイムチャートを示す図である。図１６のシフトレジスタ２０５−１、２０５−２は、誤り訂正演算範囲＋演算結果挿入ビット数分のシフトデータを出力する。ここの例では、３＋１＝４により、それぞれ４つのシフトデータを出力する。
【００６２】
したがって、シフトレジスタ２０５−１は、乗り換えデータ（Ｅ）を受信して、乗り換えデータ（Ｅ）の位相をシフトし、図２１、図２２に示すような１ビットづつシフトした１段目〜４段目の４つのシフトデータを出力する。
【００６３】
シフトレジスタ２０５−２は、乗り換えデータ（Ｆ）を受信して、乗り換えデータ（Ｆ）の位相をシフトし、図２１、図２２に示すような１ビットづつシフトした１段目〜４段目の４つのシフトデータを出力する。
【００６４】
一方、図１６のセレクタ２０４は、同期保護カウンタ２０３−２からのフラグＦＬ２と、同期保護カウンタ２０３−７からのフラグＦＬ７とから、データ選択信号を生成する。データ選択信号は、再生部２０６において、シフトデータの中から、互いに伝送遅延差のないデータを選択するための信号である。
【００６５】
再生部２０６の内部では、このデータ選択信号にもとづき、受信したシフトデータの中からどのデータを選択するかを決める。ここの例では、シフトレジスタ２０５−１の４段目からの出力シフトデータと、シフトレジスタ２０５−２の３段目からの出力シフトデータを選択する。この２つのデータは、互いに伝送遅延差のない乗り換えデータ（Ｗ）、（Ｘ）である。
【００６６】
その後、再生部２０６は、乗り換えデータ（Ｗ）、（Ｘ）に対して、Ｄ１、Ｄ２により、その前方にあるＡ１〜Ｃ１、Ａ２〜Ｃ２（Ｄ１、Ｄ２の演算範囲であったデータ）のビット誤りを検出・訂正し（例えば、Ａ１〜Ｃ１まで誤り訂正演算を行い、結果をＤ１と比較することで、同期パターン“１”の部分の誤りを検出し、Ｂ１に訂正する）、図２１、図２２に示すようなパラレルデータ（Ｙ）、（Ｚ）を再生する。
【００６７】
以上説明したように、本発明によれば、スキュー変動による伝送劣化を改善して、伝送品質の向上を図ることができる。また、ユニット間のデータの配線遅延を考慮せずにすむので、柔軟度の高いユニットの実装設計やバックボードの配線設計を行うことが可能になる。
【００６８】
なお、上記で説明した伝送システム１−１に対して、第２の実施の形態で上述したアラーム情報収集部１３や、第３の実施の形態で上述した初期状態検出部１４を、送信装置１００に設けて、同期パターン挿入部１０３に対して、同期パターンの挿入密度を変化させることもできる（異常状態復帰直後または初期状態直後の一定時間内では同期パターンを高密度に挿入させる）。
【００６９】
また、伝送システム１−１に対して、第４の実施の形態で上述したような動作を行うために、同期保護カウンタ２０３からの同期フラグ（またはセレクタ２０４からのデータ選択信号）を同期状態通知信号として、同期パターン挿入部１０３へ送信し、同期パターン挿入部１０３がこの通知信号から、同期確立を認識した場合には、同期パターンを低密度に挿入し、同期外れを認識した場合には、同期パターンを高密度に挿入することもできる。
【００７０】
さらに、伝送システム１−１に対して、第５の実施の形態で上述したような動作を行うために、同期保護カウンタ２０３からの同期フラグ（またはセレクタ２０４からのデータ選択信号）を同期状態通知信号として、同期パターン挿入部１０３や検出タイミング信号生成部２０２へ送信し、この通知信号から同期確立が認識された場合には、同期パターン挿入部１０３、検出タイミング信号生成部２０２及び同期保護カウンタ２０３の制御動作を停止して消費電力を低減することもできる。
【００７１】
（付記１）  並列伝送を行う伝送システムにおいて、
シリアルデータをパラレルデータに変換するシリアル／パラレル変換部と、同期パターンを発生し、前記パラレルデータに前記同期パターンを挿入して、同期パターン挿入データを生成する同期パターン挿入部と、から構成される送信装置と、
伝送遅延差が生じている、複数の前記同期パターン挿入データの１つから、基準クロックを抽出し、前記基準クロックに対して、全データを乗り換えて、乗り換えデータを生成するデータ乗り換え部と、前記同期パターンに対応するパルス信号の生成及び前記乗り換えデータの同期確立の検出を行う同期確立検出部と、前記パルス信号にもとづいて前記伝送遅延差を検出し、位相調整を行って前記伝送遅延差をなくす位相調整部と、から構成される受信装置と、
を有することを特徴とする伝送システム。
【００７２】
（付記２）  送信側でのアラーム情報を収集するアラーム情報収集部をさらに有し、前記アラーム情報から異常状態の復帰が認識された場合は、前記同期パターン挿入部は、異常状態復帰直後の一定時間内では、前記同期パターンを高密度に挿入することを特徴とする付記１記載の伝送システム。
【００７３】
（付記３）  運用開始時の初期状態を検出する初期状態検出部をさらに有し、前記初期状態が検出された場合、前記同期パターン挿入部は、初期状態直後の一定時間内に、前記同期パターンを高密度に挿入することを特徴とする付記１記載の伝送システム。
【００７４】
（付記４）  前記同期確立検出部は、同期確立または同期外れの状態を示す同期状態通知信号を出力し、前記同期パターン挿入部は、前記同期状態通知信号により、同期確立を認識した場合、前記同期パターンを低密度に挿入し、同期外れを認識した場合、前記同期パターンを高密度に挿入することを特徴とする付記１記載の伝送システム。
【００７５】
（付記５）  前記同期確立検出部は、同期外れまたは同期確立の状態を示す同期状態通知信号を出力し、前記同期パターン挿入部及び前記位相調整部は、前記同期状態通知信号により、同期確立を認識した場合には、制御動作を停止することを特徴とする付記１記載の伝送システム。
【００７６】
（付記６）  並列データの送信を行う送信装置において、
シリアルデータをパラレルデータに変換するシリアル／パラレル変換部と、
同期パターンを発生し、前記パラレルデータに前記同期パターンを挿入して、同期パターン挿入データを生成する同期パターン挿入部と、
を有することを特徴とする送信装置。
【００７７】
（付記７）  並列データの受信を行う受信装置において、
同期パターンが挿入され、伝送遅延差が生じている、複数の同期パターン挿入データの１つから、基準クロックを抽出し、前記基準クロックに対して、全データを乗り換えて、乗り換えデータを生成するデータ乗り換え部と、
前記同期パターンに対応するパルス信号の生成及び前記乗り換えデータの同期確立の検出を行う同期確立検出部と、
前記パルス信号にもとづいて伝送遅延差を検出し、位相調整を行って前記伝送遅延差をなくす位相調整部と、
を有することを特徴とする受信装置。
【００７８】
（付記８）  並列伝送を行う伝送システムにおいて、
シリアルデータをパラレルデータに変換するシリアル／パラレル変換部と、前記パラレルデータに対して、誤り訂正演算を施す誤り訂正演算部と、誤り訂正演算結果と同期パターンとを前記パラレルデータに挿入して、同期パターン挿入データを生成する同期パターン挿入部と、から構成される送信装置と、
伝送遅延差が生じている、複数の前記同期パターン挿入データの１つから、基準クロックを抽出し、前記基準クロックに対して、全データを乗り換えて、乗り換えデータを生成するデータ乗り換え部と、前記同期パターンを検出するための検出タイミング信号を発生する検出タイミング信号生成部と、前記同期パターンと前記検出タイミング信号との位相が、設定回数連続して一致した場合には、同期確立と認識して、同期フラグをイネーブルにする同期保護カウンタと、前記同期フラグをイネーブルにした同期保護カウンタの組み合わせからデータ選択信号を生成するセレクタと、前記乗り換えデータの位相をシフトして複数のシフトデータを出力するシフトレジスタと、前記データ選択信号にもとづいて、前記シフトデータの中から、互いに伝送遅延差のないデータを選択し、誤り訂正演算を施して誤り検出・訂正を行い、前記パラレルデータを再生する再生部と、から構成される受信装置と、
を有することを特徴とする伝送システム。
【００７９】
（付記９）  送信側でのアラーム情報を収集するアラーム情報収集部をさらに有し、前記アラーム情報から異常状態の復帰が認識された場合は、前記同期パターン挿入部は、異常状態復帰直後の一定時間内では、前記同期パターンを高密度に挿入することを特徴とする付記８記載の伝送システム。
【００８０】
（付記１０）  運用開始時の初期状態を検出する初期状態検出部をさらに有し、前記初期状態が検出された場合、前記同期パターン挿入部は、初期状態直後の一定時間内に、前記同期パターンを高密度に挿入することを特徴とする付記８記載の伝送システム。
【００８１】
（付記１１）  前記同期パターン挿入部は、同期確立を認識した場合には、前記同期パターンを低密度に挿入し、同期外れを認識した場合には、前記同期パターンを高密度に挿入することを特徴とする付記８記載の伝送システム。
【００８２】
（付記１２）  前記同期パターン挿入部、前記同期保護カウンタ及び検出タイミング信号生成部は、同期確立を認識した場合には、制御動作を停止することを特徴とする付記８記載の伝送システム。
【００８３】
（付記１３）  並列データの送信を行う送信装置において、
シリアルデータをパラレルデータに変換するシリアル／パラレル変換部と、
前記パラレルデータに対して、誤り訂正演算を施す誤り訂正演算部と、
誤り訂正演算結果と同期パターンとを前記パラレルデータに挿入して、同期パターン挿入データを生成する同期パターン挿入部と、
を有することを特徴とする送信装置。
【００８４】
（付記１４）  並列データの受信を行う受信装置において、
誤り訂正演算結果と同期パターンとが挿入され、伝送遅延差が生じている、複数の前記同期パターン挿入データの１つから、基準クロックを抽出し、前記基準クロックに対して、全データを乗り換えて、乗り換えデータを生成するデータ乗り換え部と、
前記同期パターンを検出するための検出タイミング信号を発生する検出タイミング信号生成部と、
前記同期パターンと前記検出タイミング信号との位相が、設定回数連続して一致した場合には、同期確立と認識して、同期フラグをイネーブルにする同期保護カウンタと、
前記同期フラグをイネーブルにした前記同期保護カウンタの組み合わせからデータ選択信号を生成するセレクタと、
前記乗り換えデータの位相をシフトして複数のシフトデータを出力するシフトレジスタと、
前記データ選択信号にもとづいて、前記シフトデータの中から、互いに伝送遅延差のないデータを選択し、誤り訂正演算を施して誤り検出・訂正を行い、前記パラレルデータを再生する再生部と、
を有することを特徴とする受信装置。
【００８５】
【発明の効果】
以上説明したように、本発明の伝送システムは、送信装置側では、パラレルデータに同期パターンを挿入して、同期パターン挿入データを生成する。受信装置側では、複数の同期パターン挿入データの１つから基準クロックを抽出して、全データを乗り換え、乗り換えデータを生成して同期を確立し、同期パターンに対応するパルス信号を生成して、パルス信号にもとづき位相調整を行う構成とした。これにより、スキュー変動による伝送劣化を改善して、伝送品質の向上を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の伝送システムの原理図である。
【図２】送信装置の構成を示す図である。
【図３】Ｓ／Ｐ変換のタイムチャートを示す図である。
【図４】同期パターン挿入データを生成する際のタイムチャートを示す図である。
【図５】受信装置の構成を示す図である。
【図６】データ乗り換えのタイムチャートを示す図である。
【図７】データの位相合わせのタイムチャートを示す図である。
【図８】第２の実施の形態の伝送システムの構成を示す図である。
【図９】第３の実施の形態の伝送システムの構成を示す図である。
【図１０】第４の実施の形態の伝送システムの構成を示す図である。
【図１１】第５の実施の形態の伝送システムの構成を示す図である。
【図１２】伝送システムの構成を示す図である。
【図１３】送信装置の構成を示す図である。
【図１４】同期パターン挿入データを生成する際のタイムチャートを示す図である。
【図１５】同期パターン挿入データを生成する際のタイムチャートを示す図である。
【図１６】受信装置の構成を示す図である。
【図１７】同期パターン挿入データと検出タイミング信号を示すタイムチャートである。
【図１８】同期パターン挿入データと検出タイミング信号を示すタイムチャートである。
【図１９】同期保護カウンタによる同期確立状態を示すタイムチャートである。
【図２０】同期保護カウンタによる同期確立状態を示すタイムチャートである。
【図２１】シフトデータからパラレルデータ再生までのタイムチャートを示す図である。
【図２２】シフトデータからパラレルデータ再生までのタイムチャートを示す図である。
【符号の説明】
１  伝送システム
１０  送信装置
１１  Ｓ／Ｐ変換部
１２  同期パターン挿入部
２０  受信装置
２１  データ乗り換え部
２２  同期確立検出部
２３  位相調整部
【図１】
0003891841.tif 000002
【図２】
0003891841.tif 000003
【図３】
0003891841.tif 000004
【図４】
0003891841.tif 000005
【図５】
0003891841.tif 000006
【図６】
0003891841.tif 000007
【図７】
0003891841.tif 000008
【図８】
0003891841.tif 000009
【図９】
0003891841.tif 000010
【図１０】
0003891841.tif 000011
【図１１】
0003891841.tif 000012
【図１２】
0003891841.tif 000013
【図１３】
0003891841.tif 000014
【図１４】
0003891841.tif 000015
【図１５】
0003891841.tif 000016
【図１６】
0003891841.tif 000017
【図１７】
0003891841.tif 000018
【図１８】
0003891841.tif 000019
【図１９】
0003891841.tif 000020
【図２０】
0003891841.tif 000021
【図２１】
0003891841.tif 000022
【図２２】
0003891841.tif 000023