(57)【特許請求の範囲】
【請求項１】
外部から入力される所定の信号に応じて所定の基準電圧を生成して出力する基準電圧発生回路において、
上記外部からの信号に応じて、所定の基準電圧を生成して出力する基準電圧発生部と、
入力された電圧を抵抗を介してコンデンサに充電し、該充電電圧を出力端子から出力するＣＲ回路部と、
上記基準電圧発生部からの基準電圧を高入力インピーダンスで受けて低出力インピーダンスで送り出すインピーダンス変換を行って該ＣＲ回路部に出力するインピーダンス変換回路部と、
上記基準電圧よりも大きい電圧で一定の電流を上記ＣＲ回路部に出力する定電流回路部と、
上記出力端子の電圧を検知し、該検知した電圧に応じて、上記インピーダンス変換回路部及び該定電流回路部の内、いずれか一方を排他的に動作させる出力電圧検知部と、
を備え、
上記出力電圧検知部は、
上記出力端子の電圧が基準電圧未満のときは上記基準電圧を比較基準電圧として出力すると共に、上記出力端子の電圧が基準電圧になると上記基準電圧を分圧して該比較基準電圧を生成し出力する比較基準電圧生成部と、
上記出力端子の電圧と該比較基準電圧生成部からの比較基準電圧とを比較して、該比較結果に応じて上記インピーダンス変換回路部及び定電流回路部の動作制御を行う電圧比較部と、
を備え、
上記電圧比較部は、上記出力端子の電圧が上記比較基準電圧未満のときは定電流回路部を動作させ、上記出力端子の電圧が上記比較基準電圧になるとインピーダンス変換回路部を動作させることを特徴とする基準電圧発生回路。
【請求項２】
上記比較基準電圧生成部は、電圧比較部の比較結果に応じて比較基準電圧の切り替えを行うことを特徴とする請求項１記載の基準電圧発生回路。
【請求項３】
上記定電流回路部は、
上記基準電圧よりも大きい電圧を電源として所定の定電流を供給する定電流源と、
該定電流源からの電流に応じた電流を上記ＣＲ回路部に出力するカレントミラー回路と、
上記出力電圧検知部からの動作制御に応じて該カレントミラー回路の動作を制御する制御回路と、
を備えることを特徴とする請求項１又は２記載の基準電圧発生回路。
【請求項４】
上記定電流回路部は、
上記基準電圧よりも大きい電圧を電源として所定の定電流を供給する抵抗回路と、
上記出力電圧検知部からの動作制御に応じて、該抵抗回路からの出力電流に対する上記ＣＲ回路部への供給制御を行う制御回路と、
を備えることを特徴とする請求項１又は２記載の基準電圧発生回路。
【請求項５】
上記出力端子と正側電源電圧が印加される正側電源端子との間、及び負側電源電圧が印加される負側電源端子と上記出力端子との間にそれぞれ設けられた、逆電圧が印加されることを防止するための各ダイオードからなる保護回路部を備えることを特徴とする請求項１、２、３又は４記載の基準電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路上に形成された基準電圧発生回路に関し、特に安定した電圧供給を実現する基準電圧発生回路に関する。
【０００２】
【従来の技術】
図４は、従来の基準電圧発生回路の例を示した回路図である。
図４で示した基準電圧発生回路１００は、基準電圧発生部１０１で生成し出力された所定の基準電圧ＶＲＥＦに対して、抵抗Ｒ０とコンデンサＣ０で立ち上がり時間を制御しようとするものである。基準電圧発生部１０１から演算増幅器１０２で形成されたボルテージホロワを介して出力された基準電圧ＶＲＥＦは、抵抗Ｒ０及びコンデンサＣ０で立ち上がり時間の制御が行われて出力端子であるＳＭＵＴＥ端子から出力される。
【０００３】
一方、外部から所定のスリープ信号ＳＬＰ、例えばハイ(Ｈｉｇｈ)レベルのスリープ信号ＳＬＰが入力されると、基準電圧発生部１０１は、基準電圧ＶＲＥＦの出力を停止して出力端はロー(Ｌｏｗ)レベルとなり、演算増幅器１０２は非活性化状態となって出力端はオープン状態となる。更に、スイッチ１０３はオンして導通状態となりＳＭＵＴＥ端子は接地される。このように、基準電圧発生回路１００に対して、基準電圧ＶＲＥＦの出力を停止させるパワーダウン時にハイレベルのスリープ信号ＳＬＰが入力され、基準電圧ＶＲＥＦを出力させるパワーダウン解除時にローレベルのスリープ信号ＳＬＰが入力される。
【０００４】
図５は、図４で示した基準電圧発生回路１００における各部の波形例を示したタイミングチャートである。なお、図４及び図５では、負側電源端子ＶＳＳが接地（ＧＮＤ）に接続されている場合を示している。図５から分かるように、パワーダウン解除時に、スリープ信号ＳＬＰがハイレベルからローレベルに立ち下がると、スイッチ１０３はオフして遮断状態となり、基準電圧発生部１０１は基準電圧ＶＲＥＦを出力すると共に演算増幅器１０２は活性化状態となってボルテージホロワとして動作する。このため、ＳＭＵＴＥ端子は、抵抗Ｒ０とコンデンサＣ０の時定数で決められた時間をかけて、接地レベルから基準電圧ＶＲＥＦまで上昇する。
【０００５】
ここで、ＳＭＵＴＥ端子からの出力電圧の立ち上がり期間を所定時間確保するために、抵抗Ｒ０とコンデンサＣ０の時定数を大きくしたい場合、抵抗Ｒ０又はコンデンサＣ０のいずれかを大きくすればよい。一方、半導体集積回路を数多く実装するような電子回路基板等では、各部品の物理的な大きさをできるだけ小さく設計することが望ましいとされている。このことから、コンデンサＣ０はあまり大きくせず、集積化が容易な抵抗Ｒ０を大きくすることで時定数を大きくしていた。
【０００６】
【発明が解決しようとする課題】
しかし、抵抗Ｒ０をあまり大きくするとＳＭＵＴＥ端子のインピーダンスが高くなり、外部からの雑音によってＳＭＵＴＥ端子からの出力電圧が不安定になり、抵抗Ｒ０自身による熱雑音も大きくなってしまうという問題があった。また、図５で示しているように、電源電圧ＶＤＤが印加されるＶＤＤ端子とＳＭＵＴＥ端子との間、及びＳＭＵＴＥ端子と接地との間に、それぞれ静電破壊対策用のダイオードを保護回路として挿入しなければならない場合があった。
【０００７】
このような保護回路では、電源電圧ＶＤＤとＳＭＵＴＥ端子との間に接続されたダイオードＤ０の漏れ電流によって、ＳＭＵＴＥ端子の電圧が所望の電圧値からずれてしまうといった問題が発生していた。更に、コンデンサＣ０に充電される電圧は、ＶＲＥＦ・{１−ｅ−ｔ／(Ｃ０・Ｒ０)}といった漸近線をたどって増加し、コンデンサＣ０の充電完了時における最終到達電圧がＳＭＵＴＥ端子における所望の電圧となるため、該所望の電圧に到達するまでに必要以上の時間を要するという問題があった。
【０００８】
本発明は、上記のような問題を解決するためになされたものであり、出力する所定の基準電圧よりも高い電圧で時定数をなすコンデンサの充電を行い、該基準電圧まで充電されると出力端子のインピーダンスを下げるようにして、出力電圧が安定するまでに必要以上の時間を要することなく、該時間を設定するための時定数をなす抵抗値を小さくすることができると共に耐雑音特性を向上させることができる基準電圧発生回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る基準電圧発生回路は、外部から入力される所定の信号に応じて所定の基準電圧を生成して出力する基準電圧発生回路において、
上記外部からの信号に応じて、所定の基準電圧を生成して出力する基準電圧発生部と、
入力された電圧を抵抗を介してコンデンサに充電し、該充電電圧を出力端子から出力するＣＲ回路部と、
上記基準電圧発生部からの基準電圧を高入力インピーダンスで受けて低出力インピーダンスで送り出すインピーダンス変換を行って該ＣＲ回路部に出力するインピーダンス変換回路部と、
上記基準電圧よりも大きい電圧で一定の電流を上記ＣＲ回路部に出力する定電流回路部と、
上記出力端子の電圧を検知し、該検知した電圧に応じて、上記インピーダンス変換回路部及び該定電流回路部の内、いずれか一方を排他的に動作させる出力電圧検知部と、
を備え、
上記出力電圧検知部は、
上記出力端子の電圧が基準電圧未満のときは上記基準電圧を比較基準電圧として出力すると共に、上記出力端子の電圧が基準電圧になると上記基準電圧を分圧して該比較基準電圧を生成し出力する比較基準電圧生成部と、
上記出力端子の電圧と該比較基準電圧生成部からの比較基準電圧とを比較して、該比較結果に応じて上記インピーダンス変換回路部及び定電流回路部の動作制御を行う電圧比較部と、
を備え、
上記電圧比較部は、上記出力端子の電圧が上記比較基準電圧未満のときは定電流回路部を動作させ、上記出力端子の電圧が上記比較基準電圧になるとインピーダンス変換回路部を動作させるものである。
【００１１】
また、上記比較基準電圧生成部は、電圧比較部の比較結果に応じて比較基準電圧の切り替えを行うようにしてもよい。
【００１２】
一方、上記定電流回路部は、基準電圧よりも大きい電圧を電源として所定の定電流を供給する定電流源と、該定電流源からの電流に応じた電流をＣＲ回路部に出力するカレントミラー回路と、出力電圧検知部からの動作制御に応じて該カレントミラー回路の動作を制御する制御回路とを備えるようにした。
【００１３】
また、上記定電流回路部は、基準電圧よりも大きい電圧を電源として所定の定電流を供給する抵抗回路と、出力電圧検知部からの動作制御に応じて、該抵抗回路からの出力電流に対するＣＲ回路部への供給制御を行う制御回路とを備えるようにしてもよい。
【００１４】
更に、出力端子と正側電源電圧が印加される正側電源端子との間、及び負側電源電圧が印加される負側電源端子と出力端子との間にそれぞれ設けられた、逆電圧が印加されることを防止するための各ダイオードからなる保護回路部を備えるようにしてもよい。
【００１５】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
図１は、本発明の実施の形態における基準電圧発生回路の例を示した回路図である。なお、図１では、負側電源端子ＶＳＳを接地した場合を例にして示している。
図１において、基準電圧発生回路１は、所定の基準電圧ＶＲＥＦを生成して出力する基準電圧発生部２と、基準電圧発生部２から入力された基準電圧ＶＲＥＦのインピーダンス変換を行って出力するインピーダンス変換回路部３と、ＣＲ回路部４と、保護回路部５と、ＣＲ回路部４に定電流を供給する定電流回路部６と、検知した出力電圧に応じてインピーダンス変換回路部３と定電流回路部６の動作制御を行う出力電圧検知部７とで構成されている。
【００１６】
基準電圧発生部２は、外部から所定のスリープ信号ＳＬＰ、例えばハイレベルのスリープ信号ＳＬＰが入力されると、基準電圧ＶＲＥＦの出力を停止して出力端はローレベルとなり、ローレベルのスリープ信号ＳＬＰが入力されると、基準電圧ＶＲＥＦを出力端から出力する。インピーダンス変換回路部３は、ボルテージホロワを形成する演算増幅器１１と該演算増幅器１１に対する活性化信号を生成して出力するＯＲ回路１２とで形成されている。演算増幅器１１は、基準電圧発生部２から出力された基準電圧ＶＲＥＦに対してボルテージホロワとして動作する。
【００１７】
すなわち、演算増幅器１１は、基準電圧ＶＲＥＦを高入力インピーダンスで受けて、低出力インピーダンスで送り出す動作を行う。また、ＯＲ回路１２は、入力されるスリープ信号ＳＬＰの信号レベルと出力電圧検知部７の検知結果に応じて演算増幅器１１の活性化制御を行う。演算増幅器１１は、ＯＲ回路１２からハイレベルの信号が入力されると、非活性化状態となって出力端はハイインピーダンス状態となり、ＯＲ回路１２からローレベルの信号が入力されると活性化状態となってボルテージホロワとして動作する。
【００１８】
ＣＲ回路部４は、抵抗Ｒ１、コンデンサＣ１及びスイッチＳＷ１で構成され、演算増幅器１１の出力端と接地との間に抵抗Ｒ１とコンデンサＣ１が直列に接続され、抵抗Ｒ１とコンデンサＣ１との接続部が、基準電圧発生回路１の出力端子であるＳＭＵＴＥ端子をなす。更に、コンデンサＣ１と並列にスイッチＳＷ１が接続され、該スイッチＳＷ１は、スリープ信号ＳＬＰによってスイッチング制御される。例えば、スイッチＳＷ１は、スリープ信号ＳＬＰがハイレベルのときにオンして導通状態となり、スリープ信号ＳＬＰがローレベルのときにオフして遮断状態となる。また、保護回路部５は、電源電圧ＶＤＤが印加される正側電源端子であるＶＤＤ端子とＳＭＵＴＥ端子との間に順方向に接続されたダイオードＤ１と、ＳＭＵＴＥ端子と接地との間に順方向に接続されたダイオードＤ２とで構成されている。
【００１９】
次に、定電流回路部６は、ＣＲ回路部４に定電流を供給するものであり、カレントミラー回路をなすＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）Ｔｒ１及びＴｒ２と、該カレントミラー回路の動作制御を行うＰＭＯＳトランジスタＴｒ３と、定電流Ｉｒｅｆを生成する定電流源１５で構成されている。ＰＭＯＳトランジスタＴｒ１及びＴｒ２の各ゲートはそれぞれ接続され、該接続部はＰＭＯＳトランジスタＴｒ１及びＴｒ３の各ドレインにそれぞれ接続されている。また、ＰＭＯＳトランジスタＴｒ１〜Ｔｒ３の各ソースは、ＶＤＤ端子にそれぞれ接続され、ＰＭＯＳトランジスタＴｒ１のドレインと接地との間には定電流源１５が接続されると共に、ＰＭＯＳトランジスタＴｒ２のドレインは抵抗Ｒ１に接続されている。
【００２０】
一方、出力電圧検知部７は、電圧比較器２１、インバータ回路２２、抵抗Ｒ２，Ｒ３及びスイッチＳＷ２で構成されている。電圧比較器２１は、スリープ信号ＳＬＰによって活性化制御され、ハイレベルのスリープ信号ＳＬＰが入力されると非活性化状態となって出力端はローレベルとなり、ローレベルのスリープ信号ＳＬＰが入力されると活性化状態となり比較結果を出力する。
【００２１】
抵抗Ｒ２、Ｒ３及びスイッチＳＷ２の直列回路は、基準電圧発生部２の出力端と接地との間に接続されている。電圧比較器２１において、反転入力端は、抵抗Ｒ１とコンデンサＣ１の接続部、すなわちＳＭＵＴＥ端子に接続され、非反転入力端は、抵抗Ｒ２とＲ３との接続部に接続されている。更に、電圧比較器２１の出力端は、インバータ回路２２を介してスイッチＳＷ２の制御信号入力端、ＯＲ回路１２の一方の入力端及びＰＭＯＳトランジスタＴｒ３のゲートにそれぞれ接続されている。
【００２２】
このような構成において、基準電圧発生回路１は、ハイレベルのスリープ信号ＳＬＰが入力されると非活性化状態、すなわちパワーダウン状態となりＳＭＵＴＥ端子がローレベルになり、ローレベルのスリープ信号ＳＬＰが入力されると活性化状態、すなわちＳＭＵＴＥ端子が基準電圧ＶＲＥＦで一定となる。図２は、図１で示した基準電圧発生回路１の各部の波形例を示したタイミングチャートであり、図２を用いて基準電圧発生回路１の動作について説明する。なお、図２では、ＯＰＳＬＰはＯＲ回路１２の出力端の波形を、ＣＰＯＵＴは電圧比較器２１の出力端の波形を、ＣＰＲＥＦは電圧比較器２１の非反転入力端の波形をそれぞれ示している。
【００２３】
ハイレベルのスリープ信号ＳＬＰが入力されると、基準電圧発生部２及び電圧比較器２１はそれぞれ非活性化状態となって電圧比較器２１の出力端はローレベルとなり、ＰＭＯＳトランジスタＴｒ３がオンすると共にスイッチＳＷ２がオンして抵抗Ｒ３を接地する。ＰＭＯＳトランジスタＴｒ３がオンすると、ＰＭＯＳトランジスタＴｒ１及びＴｒ２の各ゲート電圧が上昇し、ＰＭＯＳトランジスタＴｒ１及びＴｒ２はオフして遮断状態となる。
【００２４】
このため、定電流回路部６は、抵抗Ｒ１への電流供給を停止する。また、スリープ信号ＳＬＰがハイレベルであることから、ＯＲ回路１２の出力端はハイレベルとなって演算増幅器１１は非活性化状態となり、演算増幅器１１の出力端はハイインピーダンスとなる。更に、スリープ信号ＳＬＰがハイレベルになると、スイッチＳＷ１がオンしてＳＭＵＴＥ端子が接地されローレベルになる。
【００２５】
次に、スリープ信号ＳＬＰがハイレベルからローレベルに立ち下がると、スイッチＳＷ１はオフして遮断状態となり、基準電圧発生部２及び電圧比較器２１はそれぞれ活性化状態となって基準電圧発生部２の出力端からは所定の基準電圧ＶＲＥＦが出力される。同時に、電圧比較器２１の非反転入力端の電圧が反転入力端の電圧よりも高いことから、電圧比較器２１の出力端はハイレベルとなり、スイッチＳＷ２はオフして遮断状態となる。スイッチＳＷ２がオフすると、電圧比較器２１の非反転入力端には基準電圧ＶＲＥＦが印加され、非反転入力端が反転入力端よりも電圧が高くなり、電圧比較器２１の出力端はハイレベルとなる。
【００２６】
更に、電圧比較器２１の出力端がハイレベルになることによって、ＰＭＯＳトランジスタＴｒ３がオフして遮断状態となり、定電流回路部６から抵抗Ｒ１に定電流Ｉｒｅｆに応じた電流ｉが供給される。このとき、ＯＲ回路１２の出力端はハイレベルであることから、演算増幅器１１の出力端はハイインピーダンス状態である。このため、コンデンサＣ１は、抵抗Ｒ１を介して定電流回路部６からの電流ｉが供給され、基準電圧ＶＲＥＦよりも高い電源電圧ＶＤＤで充電される。このため、ＳＭＵＴＥ端子は、ｄＶ／ｄｔ＝ｉ／Ｃ１（Ｃ１はコンデンサＣ１の容量を示している）の傾きで電圧が上昇し、この時点においても演算増幅器１１の出力端はハイインピーダンス状態である。
【００２７】
ＳＭＵＴＥ端子の電圧が上昇し、該電圧が基準電圧ＶＲＥＦを超えると、電圧比較器２１の出力端は、ハイレベルからローレベルになり、ＰＭＯＳトランジスタＴｒ３がオンして定電流回路部６からの電流ｉの供給が停止すると共にスイッチＳＷ２がオンして抵抗Ｒ３が接地される。更に、ＯＲ回路１２の出力端がローレベルとなり、演算増幅器１１は、活性化状態となって出力端から基準電圧ＶＲＥＦを出力する。
【００２８】
スイッチＳＷ２がオンすることにより、電圧比較器２１の非反転入力端には、基準電圧ＶＲＥＦを抵抗Ｒ２とＲ３で分圧した電圧が入力される。すなわち、ＣＰＲＥＦ＝ＶＲＥＦ×Ｒ３／(Ｒ２＋Ｒ３)となり（Ｒ２及びＲ３は、対応する抵抗Ｒ２，Ｒ３の抵抗値を示している）、電圧比較器２１の非反転入力端に印加される電圧は、基準電圧ＶＲＥＦよりも小さくなり電圧比較器２１が再び反転することを防止している。
【００２９】
このようにして、ＳＭＵＴＥ端子からの出力電圧の立ち上がり期間は終了して、ＳＭＵＴＥ端子からの出力電圧の保持期間となり、基準電圧発生回路１は、ＳＭＵＴＥ端子から所定の基準電圧ＶＲＥＦを出力する。次に、スリープ信号ＳＬＰがハイレベルに立ち上がって再びパワーダウン状態になると、スイッチＳＷ１がオンして導通状態となり、コンデンサＣ１に充電された電荷が放電されてＳＭＵＴＥ端子の電圧は低下し、やがてＳＭＵＴＥ端子は接地レベルになる。
【００３０】
ＳＭＵＴＥ端子のインピーダンスは、コンデンサＣ１への充電期間中はハイインピーダンスであったものが、コンデンサＣ１への充電完了後は、抵抗Ｒ１とコンデンサＣ１によるものだけとなり、低出力インピーダンス化を実現している。例えば、コンデンサＣ１を従来の基準電圧発生回路におけるコンデンサと等しいとすると、従来では数ＭΩの抵抗が必要な時定数の設定でも、本実施の形態では電流ｉを設定するだけでよく、抵抗Ｒ１の抵抗値を数ｋΩにすることで実現することができる。
【００３１】
なお、図１では、定電流回路部６を定電流源とカレントミラー回路を使用した場合を例にして示したが、ＶＤＤ端子からの電流を制限して一定にする固定抵抗を用いて定電流回路部を形成するようにしてもよく、このようにした場合の基準電圧発生回路の例を図３に示す。図３における図１との相違点は、図１の定電流回路部６を、ＰＭＯＳトランジスタＴｒ４、インバータ回路３１及び抵抗Ｒ４で形成したことにある。
【００３２】
図３の定電流回路部６おいて、ＶＤＤ端子と抵抗Ｒ１との間には、抵抗Ｒ４とＰＭＯＳトランジスタＴｒ４との直列回路が接続されており、電圧比較器２１の出力端がインバータ回路３１を介してＰＭＯＳトランジスタＴｒ４のゲートに接続されており、ＰＭＯＳトランジスタＴｒ４の動作に応じてＶＤＤ端子から抵抗Ｒ４を介して所定の電流ｉが抵抗Ｒ１に流れる。図３のようにすることによって、定電流回路部６の構成を簡単にすることができ、コストの低減を図ることができるが、電流ｉの値が図１の場合よりもばらつくため、該ばらつきが容認できる場合にコスト低減の効果を得ることができる。
【００３３】
上記のように、本実施の形態における基準電圧発生回路は、ＳＭＵＴＥ端子から出力する電圧が所定の基準電圧ＶＲＥＦになるまでは、定電流回路部６によって基準電圧ＶＲＥＦよりも高い電源電圧ＶＤＤでコンデンサＣ１の充電を行い、コンデンサＣ１が基準電圧ＶＲＥＦまで充電されると、インピーダンス変換回路部３によってＳＭＵＴＥ端子の電圧を基準電圧ＶＲＥＦで一定になるようにした。このことから、出力電圧が安定するまでに必要以上の時間を要することなく、該時間を設定するための時定数をなす抵抗値を小さくすることができると共に、ＳＭＵＴＥ端子が基準電圧ＶＲＥＦになるとＳＭＵＴＥ端子のインピーダンスを低下させることができ、耐雑音特性を向上させることができる。
【００３４】
なお、図１及び図２における各スイッチＳＷ１及びＳＷ２は、半導体素子で形成されたスイッチ回路を示しているが、機械的接点を有するスイッチであってもよい。また、上記説明ではＭＯＳトランジスタを使用した場合を例にして説明したが、該ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用してもよい。
【００３５】
【発明の効果】
上記の説明から明らかなように、本発明の基準電圧発生回路によれば、出力端子の電圧が基準電圧未満のときは、定電流回路部によって基準電圧よりも大きい電圧でＣＲ回路部のコンデンサの充電を行い、該コンデンサが基準電圧まで充電されると、インピーダンス変換回路部によって出力端子に基準電圧を印加してインピーダンスを低下させるようにした。このことから、出力端子から出力する電圧が目標電圧で安定するまでに必要以上の時間を要することなく、確実に出力電圧が目標電圧に達したことを検知することができると共に、出力端子のインピーダンスを低下させることができるため耐雑音特性を向上させることができる。更に、ＣＲ回路部においてコンデンサと時定数をなす抵抗の抵抗値を小さくすることができ、抵抗による熱雑音を防止することができる。
【００３６】
具体的には、出力電圧検知部は、出力端子の電圧に応じた比較基準電圧を生成して出力する比較基準電圧生成部と、出力端子の電圧と該比較基準電圧とを比較して、該比較結果に応じてインピーダンス変換回路部及び定電流回路部の動作制御を行う電圧比較部とを備えるようにした。このことから、雑音による電圧比較部の誤作動を防止することができ、出力端子電圧を安定させることができる。
【００３７】
また、比較基準電圧生成部は、電圧比較部の比較結果に応じて比較基準電圧の切り替えを行うようにしたことから、雑音による電圧比較部の誤作動をより確実に防止することができ、出力端子電圧の安定性を向上させることができる。
【００３８】
一方、定電流回路部は、具体的には、基準電圧よりも大きい電圧を電源として所定の定電流を供給する定電流源と、該定電流源からの電流に応じた電流をＣＲ回路部に出力するカレントミラー回路と、出力電圧検知部からの動作制御に応じて該カレントミラー回路の動作を制御する制御回路とを備えるようにした。このことから、出力端子から出力する電圧が所定の基準電圧で安定するまでに必要以上の時間を要することをなくすことができる。
【００３９】
また、上記定電流回路部は、具体的には、基準電圧よりも大きい電圧を電源として所定の定電流を供給する抵抗回路と、出力電圧検知部からの動作制御に応じて、該抵抗回路からの出力電流に対するＣＲ回路部への供給制御を行う制御回路とを備えるようにした。このことから、定電流回路部の構成を簡単にすることができ、コストアップの低減を図ることができると共に、出力端子から出力する電圧が所定の基準電圧で安定するまでに必要以上の時間を要することをなくすことができる。
【００４０】
更に、出力端子と正側電源端子との間、及び負側電源端子と出力端子との間にそれぞれダイオードを設けてなる保護回路部を備えるようにした。このことから、保護回路部のダイオードからの漏れ電流による出力端子電圧の変動を防止できると共に、静電破壊を防止することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態における基準電圧発生回路の例を示した回路図である。
【図２】  図１で示した基準電圧発生回路の各部の波形例を示したタイミングチャートである。
【図３】  本発明の実施の形態における基準電圧発生回路の他の例を示した回路図である。
【図４】  従来の基準電圧発生回路の例を示した回路図である。
【図５】  図４の基準電圧発生回路における各部の波形例を示したタイミングチャートである。
【符号の説明】
１  基準電圧発生回路
２  基準電圧発生部
３  インピーダンス変換回路部
４  ＣＲ回路部
５  保護回路部
６  定電流回路部
７  出力電圧検知部
１１  演算増幅器
２１  電圧比較器
【図１】
0003955736.tif 000002
【図２】
0003955736.tif 000003
【図３】
0003955736.tif 000004
【図４】
0003955736.tif 000005
【図５】
0003955736.tif 000006