(57)【特許請求の範囲】
【請求項１】
アナログ信号のＯＦＤＭ変調信号を主搬送波周波数について復調して得られた副搬送波周波数帯域信号をデジタル信号に変換するに際して用いられるクロック信号を発生させるクロック信号発振器を制御する方法であって、
（ａ）前記デジタル信号に対して副搬送周波数について復調して得られる時間領域復調信号のガードインターバル信号期間についての相関関係に基づいて、時間窓を設定するステップと、
（ｂ）前記ステップ（ａ）によって設定される前記時間窓を時間領域における変換の範囲として、前記時間領域復調信号に対して離散的フーリエ変換を施して得られる周波数領域復調信号を入力し、前記ＯＦＤＭ変調信号の同一シンボル中に挿入されたパイロット信号の最高周波数成分と最低周波数成分との間の位相変動量に基づいて前記クロック信号発振器を制御する制御信号を出力するステップと
を備え、
前記制御信号は、
シンボル同期が確立していないと判定される期間、前記クロック信号発振器にクロック信号を固定させ、
前記シンボル同期が確立したと判定される期間、前記位相変動量に基づいている、クロック信号再生制御方法。
【請求項２】
アナログ信号のＯＦＤＭ変調信号を主搬送波周波数について復調して得られた副搬送波周波数帯域信号をデジタル信号に変換するに際して用いられるクロック信号を発生させるクロック信号発振器を制御する回路であって、
前記デジタル信号に対して副搬送周波数について復調して得られる時間領域復調信号のガードインターバル信号期間についての相関関係に基づいて、時間窓を設定するシンボル同期回路と、
前記シンボル同期回路によって設定される前記時間窓を時間領域における変換の範囲として、前記時間領域復調信号に対して離散的フーリエ変換を施して得られる周波数領域復調信号を入力し、前記ＯＦＤＭ変調信号の同一シンボル中に挿入されたパイロット信号の最高周波数成分と最低周波数成分との間の位相変動量に基づいて前記クロック信号発振器を制御する制御信号を出力するクロック信号再生回路と
を備え、
前記シンボル同期回路は、シンボル同期の確立の有無を判定した結果を前記クロック信号再生回路に伝達し、
前記制御信号は、
前記シンボル同期が確立していないと判定される期間、前記クロック信号発振器にクロック信号を固定させ、
前記シンボル同期が確立したと判定される期間、前記位相変動量に基づいているクロック信号再生制御回路。
【請求項３】
アナログ信号のＯＦＤＭ変調信号を主搬送波周波数について復調して得られた副搬送波周波数帯域信号をデジタル信号に変換するに際して用いられるクロック信号を発生させるクロック信号発振器を制御する回路であって、
前記デジタル信号に対して副搬送周波数について復調して得られる時間領域復調信号のガードインターバル信号期間についての相関関係に基づいて、時間窓を設定するシンボル同期回路と、
前記シンボル同期回路によって設定される前記時間窓を時間領域における変換の範囲として、前記時間領域復調信号に対して離散的フーリエ変換を施して得られる周波数領域復調信号を入力し、前記ＯＦＤＭ変調信号の同一シンボル中に挿入されたパイロット信号の最高周波数成分と最低周波数成分との間の位相変動量に基づいて前記クロック信号発振器を制御する制御信号を出力するクロック信号再生回路と
を備え、
前記シンボル同期回路は、
前記ＯＦＤＭ変調信号についてフレーム同期の確立の有無の判断に対応して、それぞれ、前記時間窓の設定の停止／更新を行うクロック信号再生制御回路。
【請求項４】
アナログ信号のＯＦＤＭ変調信号を主搬送波周波数について復調して得られた副搬送波周波数帯域信号をデジタル信号に変換するに際して用いられるクロック信号を発生させるクロック信号発振器を制御する回路であって、
前記デジタル信号に対して副搬送周波数について復調して得られる時間領域復調信号のガードインターバル信号期間についての相関関係に基づいて、時間窓を設定するシンボル同期回路と、
前記シンボル同期回路によって設定される前記時間窓を時間領域における変換の範囲として、前記時間領域復調信号に対して離散的フーリエ変換を施して得られる周波数領域復調信号を入力し、前記ＯＦＤＭ変調信号の同一シンボル中に挿入されたパイロット信号の最高周波数成分と最低周波数成分との間の位相変動量に基づいて前記クロック信号発振器を制御する制御信号を出力するクロック信号再生回路と
を備え、
前記シンボル同期回路は、１シンボル毎に設定される前記時間窓同士の差である窓差を前記クロック信号再生回路に伝達し、
前記クロック信号再生回路は、前記窓差に基づいたオフセット値を加算した前記位相変動量に基づいて前記制御信号を生成する信号再生制御回路。
【請求項５】
前記オフセット値は、前記窓差の極性に応じた値を任意時間に亘って累積加算した値に基づくことを特徴とする、請求項４記載のクロック信号再生制御回路。
【請求項６】
前記クロック信号再生回路は、
前記窓差の絶対値が所定値未満であると判定された場合には前記オフセット値を強制的に零とすることを特徴とする、請求項４または請求項５に記載のクロック信号再生制御回路。
【請求項７】
前記位相変動量は、周波数領域において隣接する周波数成分のパイロット信号同士の位相差を累積加算して求められる、請求項２乃至請求項６のいずれか一つに記載のクロック信号再生制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重方式（Orthogonal Frequency Division Multiplexing：以下「ＯＦＤＭ」と称す）に基づいて変調された変調信号を受信する、ＯＦＤＭ受信機におけるクロック再生装置に関する。
【０００２】
【従来の技術】
デジタル信号を伝送する方法として、伝送帯域内に多数の直交する副搬送波を設け、それぞれの副搬送波の振幅及び位相にデータを割り当てるＯＦＤＭ伝送方式が提案されている。この方式ではＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）等の技術を用いてデジタル変調がなされる。
【０００３】
ＯＦＤＭ伝送方式では、並列に伝送される多数の副搬送波により伝送帯域を分割している。よって副搬送波１波に割り当てられる伝送帯域は狭くなって副搬送波１波についての変調速度は遅くなるものの、副搬送波の数が多数あるので総合的な伝送速度については従来の変調方式に劣ることはない。
【０００４】
このＯＦＤＭ伝送方式では、多数の副搬送波が並列に伝送されるためにシンボル速度が遅くなるので、いわゆるマルチパス妨害の存在する伝送路ではシンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害に対して強い方式であることが期待できる。
【０００５】
以上に記載した特徴から、ＯＦＤＭ伝送方式は、地形や建築物等によるマルチパス妨害の影響を強く受ける地上波においてデジタル信号伝送を伝送する場合に有利であり、日本の地上波デジタル放送方式にも採用されている。
【０００６】
ところで、ＯＦＤＭ伝送方式の受信機においてＯＦＤＭ変調信号を正しく復調するためには、復調回路中で各種の同期を取ることが必要であり、また、復調処理におけるすべての処理の基準となるクロック信号も送信側のクロック信号と同期させなければならない。
【０００７】
従って、送信側のクロック信号と同期したクロック信号を、受信側において発生させる（以下「クロック信号を再生する」等と称す）ための方法が、従来から種々提案されている。図１４は従来のクロック信号再生回路１１５の構成を示すブロック図である。クロック信号再生回路１１５は、差動復調回路３と、ＲＯＭ（Read Only Memory）１２と、ゲート回路１４と、累積加算回路１５と、平均値回路１６と、比較回路１８と、制御回路２０と、符号反転回路２１と、セレクタ２２と、クロック発振制御回路６０とから構成される。更に差動復調回路３は、ＲＡＭ（Random Access Memory）６，７、符号反転回路１０、及び複素乗算回路１１を有している。
【０００８】
差動復調回路３には、ＩチャンネルデータＩＲ及びＱチャンネルデータＱＲが入力される。これらのデータＩＲ，ＱＲは、主搬送波周波数信号によって１次復調されたアナログ信号の副搬送波周波数信号（ＩＦ信号）が、ＯＦＤＭ受信機中のアナログ・デジタル（Ａ／Ｄ）変換回路（図示せず）によってデジタル化され、該ＩＦ信号から副搬送波周波数信号（ベースバンド信号）の復調回路（図示せず）によって復調されることによって、シンボル毎に生成される。より具体的には、ベースバンド信号の復調回路において設けられ、離散的フーリエ変換を実施する高速フーリエ演算（ＦＦＴ）回路（図示せず）から出力される。
【０００９】
差動復調回路３はデータＩＲ，ＱＲに基づいて実数成分データＲＮと虚数成分データＪＮを演算して出力する。差動復調回路３中のＲＡＭ６，７は、それぞれデータＩＲ，ＱＲを、後述する制御回路２０から出力される制御信号ｃに応じてシンボル単位で記憶し、１シンボル時間だけ遅らせて出力する。ＲＡＭ６，７の出力は、それぞれデータｄＩＲ，ｄＱＲとして表記する。また符号反転回路１０は、ＲＡＭ７から出力されたデータｄＱＲからデータ−ｄＱＲを出力する。
【００１０】
差動復調回路３において複素乗算回路１１は（−１）1/2をｊとして、データＩＲ，ＱＲ、データｄＩＲ，−ｄＱＲから（ＩＲ＋ｊＱＲ）（ｄＩＲ−ｊｄＱＲ）を計算し、その実数成分及び虚数成分をそれぞれデータＲＮ，ＪＮとして出力する。
【００１１】
ＲＯＭ１２は、アークタンジェント（逆正接関数）データを格納しており、データＲＮ，ＪＮを入力し、これらの値に基づいて位相変動量データＰＳを出力する。なお複素乗算回路１１及びＲＯＭ１２により演算回路１３を構成している。
【００１２】
ゲート回路１４は、制御回路２０からの制御信号に従って、ＲＯＭ１２から出力される位相変動量データＰＳ中から、送信側にて挿入されたパイロット信号に対応する成分だけを選択し、符号反転回路２１及びセレクタ２２に供給する。符号反転回路２１は入力された位相変動量データＰＳ（パイロット信号に対応する成分のみ）の符号を反転し、セレクタ２２に供給する。
【００１３】
セレクタ２２は制御回路２０からの制御信号によって制御され、ゲート回路１４から直接入力されたパイロット信号に対応する位相変動量データＰＳが正の周波数であれば、その位相変動量ＰＳを選択し、また、その位相変動量ＰＳが負の周波数であれば、符号反転回路２１から入力された位相変動量を選択して累積加算回路１５に出力する。
【００１４】
累積加算回１５は、シンボル毎の位相変動量ＰＳが入力される直前に制御回路２０から供給される制御信号ｂにより初期化された後、セレクタ２２からの出力をシンボル毎に累積加算して求められる位相誤差量を出力する。
【００１５】
平均値回路１６は位相誤差量を数シンボルに渡って平均化してシンボル毎に出力することにより、位相誤差量に含まれるガウス雑音を取り除いた位相誤差量ＰＳ０を出力する。
【００１６】
クロック発振制御回路６０は、位相誤差量ＰＳ０に基づいて、ＯＦＤＭ受信機用クロック信号発振器（図示せず）の発振周波数を制御するための制御信号ＣＳを出力する。
【００１７】
比較回路１８は、ＯＦＤＭ受信機用クロック発振回路から出力されるクロック信号の周波数が確定（ロックイン）されたことを検出して制御回路２０に通知する。具体的には、クロック信号の周波数がロックインされた場合には各シンボル間の差動復調データが０になっていると考えられるので、シンボル間の差動復調データが０である場合の平均値回路１６の出力値に等しい値の基準値ＳＶと、現在の平均値回路１６の出力値である位相誤差量ＰＳ０とを比較回路１８で比較し、その比較結果をシンボル毎に制御回路２０に出力する。
【００１８】
制御回路２０は、比較回路１８から得られるシンボル毎の比較結果を受信して、ゲート回路１４とセレクタ２２の動作をパイロット信号毎の位相変動量データＰＳが出力されるタイミングに対応するように制御する。更に、累積加算回路１５に制御信号ｂ、ＲＡＭ６及びＲＡＭ７に制御信号ｃを出力することにより、それらにおいて入出力される信号がシンボル期間毎に行われるように制御する。
【００１９】
このように構成されたクロック信号再生回路１１５を用いることにより、ＯＦＤＭ受信機内のクロック発振回路にて発振されるクロック信号を送信側のクロック信号と同期させる技術が、例えば特開平１０−３０８７１５号公報に紹介されている。
【００２０】
【発明が解決しようとする課題】
ところで、ＯＦＤＭ受信機の副搬送波信号を復調する場合には、高速フーリエ変換回路にて離散的フーリエ変換が実施されて、時間領域信号が周波数領域信号に変換される。その変換の範囲を時間領域において規定する範囲は時間窓と称されている。この時間窓は、クロック信号に周波数誤差や位相誤差がある場合には正しい値からずれることになる。
【００２１】
従来技術に示されたクロック信号の再生技術では、クロック信号の位相誤差は検出できないため、例えばクロック信号の周波数が完全に同期しているという条件のもとでは時間窓が有効シンボル位置に完全に一致している場合と、例えば時間的に前方にずれている場合との検出出力に差異はない。
【００２２】
しかし、時間窓が有効シンボル位置と一致しない場合には、実効的なガードインターバル長が短くなるため、伝送路のマルチパスや周波数選択性フェージングに対する耐性が低下するという問題があり、このため、時間窓位置に対しても精度の高い制御が要求される。
【００２３】
時間窓位置の制御は、ガードインターバルとそれに対応するシンボル最後部データの相関値から有効シンボル位置を算出して行う方法があるが、この方法では、マルチパス等で遅延波が問題となる場合、相関値の低下によって検出精度が劣化するという問題がある。
【００２４】
従って、時間窓及びクロック周波数、位相の誤差をより高精度に検出し、制御する方式が望まれる。
【００２５】
上記の従来技術に示されたクロック信号の再生技術では、１シンボル前の副搬送波と現シンボルの副搬送波におけるパイロット信号系列に対応する周波数成分の位相変動量を検出してから、その検出結果に応じてクロック信号を再生する。クロック信号に周波数誤差がある場合には、時間窓にはシンボル毎に異なる時間のずれが生じるので、副搬送波の周波数成分に対しては、時間によって変動する位相回転が与えられることになる。よって各シンボル間で副搬送波の位相が変動し、上記の従来技術に示されたクロック信号の再生技術では、クロック信号に存在する周波数誤差についてはこれを修正することができる。
【００２６】
しかし、クロック信号に周波数誤差がなくても位相誤差が存在すれば、時間窓は全シンボルに対して一定の時間だけずれるので、全シンボルの副搬送波の周波数成分に対して一定の位相回転が与えられる。よって副搬送波の位相はシンボル間で変動しないので、上記の従来技術に示されたクロック信号の再生技術ではシンボル間位相変動量としてクロック信号中の位相誤差は検出することができない。従ってクロック信号の位相誤差を修正することができず、クロック信号の引き込み性能を上げることができないという問題を有していた。
【００２７】
この発明は上記のような課題を解決するためになされたもので、ＯＦＤＭ受信に必要なクロック信号を、周波数誤差のみならず位相誤差をも低減して再生する技術を提供することを目的としている。
【００２８】
【課題を解決するための手段】
この発明のうち請求項１にかかるものは、アナログ信号のＯＦＤＭ変調信号を主搬送波周波数について復調して得られた副搬送波周波数帯域信号をデジタル信号に変換するに際して用いられるクロック信号を発生させるクロック信号発振器を制御するクロック信号再生制御方法であって、（ａ）前記デジタル信号に対して副搬送周波数について復調して得られる時間領域復調信号のガードインターバル信号期間についての相関関係に基づいて、時間窓を設定するステップと、前記ステップ（ａ）によって設定される前記時間窓を時間領域における変換の範囲として、前記時間領域復調信号に対して離散的フーリエ変換を施して得られる周波数領域復調信号を入力し、前記ＯＦＤＭ変調信号の同一シンボル中に挿入されたパイロット信号の最高周波数成分と最低周波数成分との間の位相変動量に基づいて前記クロック信号発振器を制御する制御信号を出力するステップとを備える。
そして前記制御信号は、シンボル同期が確立していないと判定される期間、前記クロック信号発振器にクロック信号を固定させ、前記シンボル同期が確立したと判定される期間、前記位相変動量に基づいている。
【００２９】
この発明のうち請求項２にかかるものは、アナログ信号のＯＦＤＭ変調信号を主搬送波周波数について復調して得られた副搬送波周波数帯域信号をデジタル信号に変換するに際して用いられるクロック信号を発生させるクロック信号発振器を制御する回路であって、前記デジタル信号に対して副搬送周波数について復調して得られる時間領域復調信号のガードインターバル信号期間についての相関関係に基づいて、時間窓を設定するシンボル同期回路と、前記シンボル同期回路によって設定される前記時間窓を時間領域における変換の範囲として、前記時間領域復調信号に対して離散的フーリエ変換を施して得られる周波数領域復調信号を入力し、前記ＯＦＤＭ変調信号の同一シンボル中に挿入されたパイロット信号の最高周波数成分と最低周波数成分との間の位相変動量に基づいて前記クロック信号発振器を制御する制御信号を出力するクロック信号再生回路とを備える。そして、前記シンボル同期回路は、シンボル同期の確立の有無を判定した結果を前記クロック信号再生回路に伝達し、前記制御信号は、前記シンボル同期が確立していないと判定される期間、前記クロック信号発振器にクロック信号を固定させ、前記シンボル同期が確立したと判定される期間、前記位相変動量に基づいている。
【００３０】
この発明のうち請求項３にかかるものは、アナログ信号のＯＦＤＭ変調信号を主搬送波周波数について復調して得られた副搬送波周波数帯域信号をデジタル信号に変換するに際して用いられるクロック信号を発生させるクロック信号発振器を制御する回路であって、前記デジタル信号に対して副搬送周波数について復調して得られる時間領域復調信号のガードインターバル信号期間についての相関関係に基づいて、時間窓を設定するシンボル同期回路と、前記シンボル同期回路によって設定される前記時間窓を時間領域における変換の範囲として、前記時間領域復調信号に対して離散的フーリエ変換を施して得られる周波数領域復調信号を入力し、前記ＯＦＤＭ変調信号の同一シンボル中に挿入されたパイロット信号の最高周波数成分と最低周波数成分との間の位相変動量に基づいて前記クロック信号発振器を制御する制御信号を出力するクロック信号再生回路とを備える。そして、前記シンボル同期回路は、前記ＯＦＤＭ変調信号についてフレーム同期の確立の有無の判断に対応して、それぞれ、前記時間窓の設定の停止／更新を行う。
【００３１】
この発明のうち請求項４にかかるものは、アナログ信号のＯＦＤＭ変調信号を主搬送波周波数について復調して得られた副搬送波周波数帯域信号をデジタル信号に変換するに際して用いられるクロック信号を発生させるクロック信号発振器を制御する回路であって、前記デジタル信号に対して副搬送周波数について復調して得られる時間領域復調信号のガードインターバル信号期間についての相関関係に基づいて、時間窓を設定するシンボル同期回路と、前記シンボル同期回路によって設定される前記時間窓を時間領域における変換の範囲として、前記時間領域復調信号に対して離散的フーリエ変換を施して得られる周波数領域復調信号を入力し、前記ＯＦＤＭ変調信号の同一シンボル中に挿入されたパイロット信号の最高周波数成分と最低周波数成分との間の位相変動量に基づいて前記クロック信号発振器を制御する制御信号を出力するクロック信号再生回路とを備える。そして、前記シンボル同期回路は、１シンボル毎に設定される前記時間窓同士の差である窓差を前記クロック信号再生回路に伝達し、前記クロック信号再生回路は、前記窓差に基づいたオフセット値を加算した前記位相変動量に基づいて前記制御信号を生成する。
【００３２】
この発明のうち請求項５にかかるものは、請求項４記載のクロック信号再生制御回路であって、前記オフセット値は、前記窓差の極性に応じた値を任意時間に亘って累積加算した値に基づくことを特徴とする。
【００３３】
この発明のうち請求項６にかかるものは、請求項４または請求項５に記載のクロック信号再生制御回路であって、前記クロック信号再生回路は、前記窓差の絶対値が所定値未満であると判定された場合には前記オフセット値を強制的に零とすることを特徴とする。
【００３４】
この発明のうち請求項７にかかるものは、請求項２乃至請求項６のいずれか一つに記載のクロック信号再生制御回路であって、前記位相変動量は、周波数領域において隣接する周波数成分のパイロット信号同士の位相差を累積加算して求められる。
【００３５】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１にかかるクロック信号再生制御回路、具体的にはクロック信号再生回路１３０及びシンボル同期信号回路２００が用いられるＯＦＤＭ受信機１５０の構成を示すブロック図である。
【００３６】
ＯＦＤＭ受信機１５０は、受信アンテナ１０１と、乗算回路１０２と、主搬送波発振回路１０３と、帯域通過フィルタ（ＢＰＦ）１０４と、アナログ・デジタル（Ａ／Ｄ）変換回路１０５と、副搬送波周波数信号復調回路１２０と、クロック信号発振器１１６と、クロック信号再生回路１３０と、シンボル同期信号回路２００とを備えている。
【００３７】
更に、副搬送波周波数信号復調回路１２０は、デマルチプレクサ１０６と、ローパスフィルタ（ＬＰＦ）１０７，１０８と、複素乗算回路１０９と、数値制御発振回路１１０と、加算回路１１１と、高速フーリエ変換回路（ＦＦＴ）１１２と、相関値演算回路１１３と、搬送波周波数誤差演算回路１１４とを備えている。
【００３８】
受信アンテナ１０１は、ＯＦＤＭ変調された無線信号（ＯＦＤＭ変調信号）を受信する。乗算回路１０２は、受信したＯＦＤＭ変調信号と、主搬送波発振回路１０３から出力される所定の主搬送波周波数信号とを乗算して出力する。この出力から、帯域通過フィルタ１０４によって、副搬送波周波数帯域を有する中間周波数（ＩＦ）信号が抽出される。抽出された中間周波数信号はアナログ／デジタル変換回路１０５によってデジタル信号に変換（デジタル化）され、デジタルデータＸＩＦを出力する。デマルチプレクサ１０６は、デジタルデータＸＩＦからＩチャンネルのデータＸＩ及びＱチャンネルのデータＸＱを分離して出力する。ローパスフィルタ１０７，１０８は、それぞれデータＸＩ，ＸＱに含まれる不要な高域成分を除去して出力する。
【００３９】
複素乗算回路１０９は、数値制御発振回路１１０から制御されつつ供給される副搬送波周波数信号と、ローパスフィルタ１０７，１０８で処理された後のデータＸＩ，ＸＱとを乗算することにより、時間領域でのＩチャンネル復調データＴＩＲとＱチャンネル復調データＴＱＲを生成する。相関値演算回路１１３は、復調データＴＩＲ，ＴＱＲを入力し、これらをそのまま採用した場合のガードインターバル期間と、復調データＴＩＲ，ＴＱＲを有効シンボル期間だけ遅延させた場合のガードインターバル期間とから、有効シンボル期間だけ相互に離れた信号間の相関値ＣＯＲを演算し、これを出力する。
【００４０】
高速フーリエ変換回路１１２は、Ｉチャンネル復調データＴＩＲとＱチャンネル復調データＴＱＲに離散的フーリエ変換を施し、周波数領域でのＩチャンネル復調データＩＲとＱチャンネル復調データＱＲを生成する。搬送波周波数誤差演算回路１１４は、復調データＩＲ，ＱＲから周波数毎の出力の偏りを検出することにより、復調データＩＲ，ＱＲの周波数誤差ＤＦを求めて加算回路１１１に出力する。加算回路１１１は、相関値演算回路１１３から得られる相関値ＣＯＲと、搬送波周波数誤差演算回路１１４から得られる周波数誤差ＤＦとを加算して数値制御発振回路１１０に供給する。
【００４１】
以上の構成において、数値制御発信回路１１０から供給される副搬送波周波数信号を、相関値ＣＯＲと周波数誤差ＤＦとの和に基づいて制御することにより、相関値ＣＯＲが最大となるタイミングで高速フーリエ変換回路１１２に演算を開始させることができる。従って、復調データＩＲ，ＱＲの周波数誤差を最小にすることができる。
【００４２】
クロック信号再生回路１３０は、復調データＩＲ，ＱＲから、クロック信号発振器１１６の発振周波数を制御するための制御信号ＣＳを生成して出力する。クロック信号発振器１１６の制御にはパルス幅変調波（ＰＭＷ:Pulse Modulated Wave）が採用され、ここでも制御信号ＣＳにはパルス幅変調波を採用することができる。
【００４３】
クロック信号発振器１１６は、クロック信号再生回路１３０から出力された制御信号ＣＳに応じてクロック信号を発振して種々の回路、例えばアナログ・デジタル変換回路１０５に対して出力する。
【００４４】
シンボル同期信号回路２００は、高速フーリエ変換回路１１２の時間窓の位置を相関値ＣＯＲに基づいて設定する。
【００４５】
図２はクロック信号再生回路１３０及びシンボル同期信号回路２００の構成、並びにこれらと副搬送波周波数信号復調回路１２０との信号の授受の関係を示すブロック図である。なお、図２に示したクロック信号再生回路１３０において、図１４に示した従来のクロック信号再生回路１１５と同じ機能の部分については同じ符号を付す。
【００４６】
クロック信号再生回路１３０は、高速フーリエ変換回路１１２から得られた復調データＩＲ，ＱＲのうち、それぞれパイロット信号に対応するデータＩＲ*，ＱＲ*のみを抽出するセレクタ３０，４０を備えている（右肩の＊はパイロット信号に対応する成分であることを示す。以下同様）。即ち、セレクタ３０の中には、復調データＩＲ中からパイロット信号に対応するデータＩＲ*のみを選択するスイッチ３１と、スイッチ３１にて選択されたデータＩＲ*から送信側で規定された位相値を除去する位相補正回路３２とを有している。同様に、セレクタ４０の中には、復調データＱＲ中からパイロット信号に対応するデータＱＲ*のみを選択するスイッチ４１と、スイッチ４１にて選択されたデータＱＲ*から送信側で規定された位相値を除去する位相補正回路４２とを有している。
【００４７】
送信側で規定された位相値とは、例えば、日本デジタル地上波放送規格に規定された位相値である。日本デジタル地上波放送規格では、パイロット信号に対応する副搬送波の振幅及び位相は、あらかじめ送信側で規定するようになっており、その規定値が受信側にも既知となるようにしている。具体例としては、送信側でパイロット信号の位相を０またはπと規定する場合には、受信側に対して受信したパイロット信号に対応する副搬送波の位相が０であるかπであるかをあらかじめ通知しておく。このパイロット信号に対応する副搬送波の既知位相がπである場合、位相補正回路３２，４２はパイロット信号の位相からπだけ減算することで補正して出力する。なお、簡単のため、以下では送信側で規定された位相値を除去したデータＩＲ*，ＱＲ*についても同じ符号を採用する。
【００４８】
クロック信号再生回路１３０は更にＲＡＭ６，７を備えており、これらはそれぞれ位相補正回路３２，４２によって位相補正済みのデータＩＲ*，ＱＲ*を遅延させて遅延データｄＩＲ*，ｄＱＲ*を出力する。但し、データＩＲ*，ＱＲ*はパイロット信号に対応する周波数成分のデータであるので、ＲＡＭ６，７における遅延時間はパイロット信号の発生間隔の１間隔分に相当する時間である。
【００４９】
クロック信号再生回路１３０は更に符号反転回路１０を備えており、ＲＡＭ７から出力されたデータｄＱＲ*からデータ−ｄＱＲ*を出力する。複素乗算回路１１は、データＩＲ*，ＱＲ*、データｄＩＲ*，−ｄＱＲ*から（ＩＲ*＋ｊＱＲ*）（ｄＩＲ*−ｊｄＱＲ*）を計算し、その実数成分及び虚数成分をそれぞれデータＲＮ*，ＪＮ*として出力する。
【００５０】
クロック信号再生回路１３０は更にＲＯＭ１２を備えており、これはアークタンジェントデータを格納している、そしてデータＲＮ，ＪＮを入力し、これらの値に基づいて、パイロット信号についての位相変動量データＰＳ*を出力する。なお複素乗算回路１１及びＲＯＭ１２により演算回路１３を構成している。
【００５１】
クロック信号再生回路１３０は更に累積加算回路１５、ループフィルタ５０、クロック発振制御回路６０を備えている。累積加算回路１５は位相変動量データＰＳ*を１シンボル時間に亘って累積して加算する。ループフィルタ５０は累積加算回路１５における加算結果をから雑音成分を除去し、データＰＳ１としてクロック発振制御回路６０に与える。クロック発振制御回路６０はデータＰＳ１に基づいて、クロック信号発振器１１６が発生させるクロック信号の発振周波数や位相を制御する制御信号ＣＳを出力する。
【００５２】
以上のようにして、Ａ／Ｄ変換回路１０５と、副搬送波周波数信号復調回路１２０と、クロック信号再生回路１３０と、クロック信号発振器１１６とは、クロック信号の周波数を制御するためにＰＬＬ回路を構成している。
【００５３】
図３は累積加算回路１５の動作を示すグラフである。ここではクロック信号発振器１１６にて生成されるクロック信号に周波数誤差がある場合の、１シンボル中の位相変動量を示している。同図（ａ）はクロック信号に周波数誤差がある場合の復調データＩＲ，ＱＲの周波数スペクトルを示しており、１シンボル中にはパイロット信号ＳＰ0，ＳＰ1，ＳＰ2，…，ＳＰfが含まれている。但しパイロット信号ＳＰiに対応する周波数は、パイロット信号ＳＰi-1に対応する周波数よりも高い（１≦ｉ≦ｆ）。また同図（ｂ）はパイロット信号ＳＰ0，ＳＰ1，ＳＰ2，…，ＳＰfについての位相誤差θ0，θ1，θ2，…，θfを示している。
【００５４】
周波数において隣接する２つのパイロット信号ＳＰi-1，ＳＰｉの間の位相誤差の差が、ＲＯＭ１２においてパイロット信号についての位相変動量データＰＳ*として求められる。例えば位相変動量９１はパイロット信号ＳＰ0の位相誤差θ0とパイロット信号ＳＰ1の位相誤差θ1との間の位相変動量（θ1−θ0）として求められる。また位相変動量９２はパイロット信号ＳＰ1の位相誤差θ1とパイロット信号ＳＰ2の位相誤差θ2との間の位相変動量（θ2−θ1）として求められる。同様にして位相変動量９３はパイロット信号ＳＰfの位相誤差θfとパイロット信号ＳＰf-1の位相誤差θf-1との間の位相変動量（θf−θf-1）として求められる。
【００５５】
このようにして求められた位相変動量データＰＳ*の１シンボルに亘っての累積加算がデータＰＳ１として求められる。これは図３では位相変動量９４として示されているがΣ（θi−θi-1）（但し記号Σはｉが１からｆの値を採る場合の総和を示す）で計算される。
【００５６】
位相変動量９４は、同一シンボル内の最低周波数のパイロット信号ＳＰ0から最高周波数のパイロット信号ＳＰfまでの位相変動量（θf−θ0）と一致する。従って、データＰＳ１は同一シンボル内における最低周波数のパイロット信号と最高周波数のパイロット信号との間の位相変動量に等しい。
【００５７】
一般的にシンボル内のパイロット信号の数は多数であるので、隣接するパイロット信号間の位相変動量９１〜９３等が＋２π以上になることはないが、同一シンボル内の位相変動量９４としては、＋２π以上の例えば＋３πになる場合が考えられる。そのような場合、単に同一シンボル内の最低周波数のパイロット信号ＳＰ0の位相誤差θ0を最高周波数のパイロット信号ＳＰfの位相誤差θfから減算しても正しい位相変動量を求めることはできない。一般に演算回路１３によって一度に算出できる位相変動量の最大値は＋２πまでであるため、現実には位相変動量が２π＋Δ（Δ＞０）があっても、上記の単純な減算では擬似的に＋Δの位相変動量しか算出されないからである。
【００５８】
それに対して本実施の形態の構成では、隣接するパイロット信号間の位相変動量がそれぞれ＋２π以下であるならば、（θf−θ0）＞２πであっても、これを正しく算出できるので、データＰＳ１のレンジを＋２π以上に広げることができる。
【００５９】
図４は、ＯＦＤＭ信号における有効シンボルと、ガードインターバルＧＩと、離散的フーリエ変換を行うための時間窓Ｗとの関係を示す図である。一般にＯＦＤＭ信号には、送信側で時間軸上にガードインターバルＧＩが設けられている。これは副搬送波の周波数間隔を変えずに、想定される遅延波の遅延時間を考慮してシンボル長を長くするためになされる工夫である。具体的には図４に示すように、時間軸上における有効シンボルの後部のデータＤａ，ＤｂをそれぞれコピーしたデータＤａ’，Ｄｂ’が有効シンボルの前にガードインターバルＧＩとして付加される。
【００６０】
受信側では、遅延波によって符号間干渉が想定されるガードインターバルＧＩたるデータＤａ’，Ｄｂ’を無視し、残りのデータでＯＦＤＭ復調を行うための時間窓Ｗを設け、時間窓Ｗの範囲のデータを高速フーリエ変換回路１１２にて離散的フーリエ変換を実施する。
【００６１】
シンボル同期信号回路２００はシンボル同期再生回路２０１及び時間窓設定回路２０２を備えている。副搬送波周波数信号復調回路１２０の相関値演算回路１１３は、受信されたＯＦＤＭ信号において時間軸上で有効シンボル長だけ離れた位置のデータの相関値ＣＯＲを算出する。データＤａ’，Ｄｂ’がデータＤａ，Ｄｂのコピーであるので、図４（ａ）のように時間窓Ｗの範囲が正しい場合の相関値ＣＯＲは、同図（ｂ）のように時間窓Ｗの範囲が時間軸上で前に（δｆだけ早く）ずれた場合や、同図（ｃ）のように時間窓Ｗの範囲が時間軸上で後ろに（δｂだけ遅く）ずれた場合よりも大きくなり、最大値を採る。このようにしてシンボル同期再生を行うことにより、シンボル同期再生回路２０１はシンボル同期信号ＷＮを出力する。また時間窓設定回路２０２は、高速フーリエ変換回路１１２の時間窓をシンボル同期信号ＷＮの値に応じた時間的位置に設定するための、時間窓設定信号ＷＳを出力する。
【００６２】
図５は、本実施の形態１の動作を示すフローチャートである。副搬送波周波数信号復調回路１２０の高速フーリエ演算回路１１２から出力されたガードインターバル期間について、相関値演算回路１１３が相関信号ＣＯＲを求める。そしてこれに基づいてシンボル同期信号回路２００のシンボル同期再生回路２０１はシンボル同期を再生し、シンボル同期信号ＷＮを出力する（ステップＳ１）。
【００６３】
そしてシンボル同期信号回路２００の時間窓設定回路２０２はシンボル同期信号ＷＮに応じて高速フーリエ演算回路１１２の時間窓Ｗを設定するための時間窓設定信号ＷＳを出力する（ステップＳ２）。
【００６４】
高速フーリエ演算回路１１２から出力された復調データＩＲ，ＱＲのうち、送信側で規定されるパイロット信号に対応するデータＩＲ*，ＱＲ*が、セレクタ３０，４０によって選択されて出力される（ステップＳ３）。
【００６５】
ＲＡＭ６，７は、データＩＲ*，ＱＲ*を入力し、新たなデータＩＲ*，ＱＲ*が供給されるまでこれらを保持する。即ち、ＲＡＭ６，７は、各パイロット信号の発生間隔の１間隔分に相当する時間だけデータＩＲ*，ＱＲ*を遅延させて、データｄＩＲ*，ｄＱＲ*として出力する（ステップＳ４）。なおＲＡＭ７から出力されたデータｄＱＲ*は、符号反転回路１０によって正負符号が反転されて出力される。
【００６６】
複素乗算回路１１は、パイロット信号についてのデータＩＲ*，ＱＲ*，ｄＩＲ*，−ｄＱＲ*に基づいて複素乗算を実行する。複素乗算回路１１の演算結果は、実成分データＲＮ*及び虚成分データＪＮ*として分割され、複素乗算回路１１から出力される（ステップＳ５）。
【００６７】
ＲＯＭ１２では、データＲＮ*，ＪＮ*の値に基づいて、隣接するパイロット信号間の位相変動量ＰＳ*を求めて出力する（ステップＳ６）。
【００６８】
累積加算回路１５は、同一シンボルにおいてＲＯＭ１２から出力される隣接するパイロット信号間の各位相変動量データＰＳ*を、１シンボル時間に亘って累積して加算する。１シンボル分の累積加算が終了すると、累積加算結果を出力し、累積加算値を初期化する（ステップＳ７）。
【００６９】
累積加算回路１５から得られた１シンボル分の累積加算結果は、ループフィルタ５０に供給され、不要な雑音成分が除去された（フィルタリングされた）データＰＳ１として出力される（ステップＳ８）。
【００７０】
クロック発振制御回路６０は、データＰＳ１中に内在するクロック信号の周波数誤差及び位相誤差を検出し、そのクロック信号の周波数誤差及び位相誤差に基づいて、クロック信号発振器１１６の発振周波数を制御するための制御信号ＣＳを出力する（ステップＳ９）。これにより、データＰＳ１が零となるようなフィードバックが掛けられることになる。
【００７１】
本実施の形態ではパイロット信号を選択してから複素乗算を実施するので、差動復調回路３内では、同一シンボル内で隣接するパイロット信号に対応するデータのみの差動復調を実施することになる。つまり同一シンボル内において隣接するパイロット信号間の位相変動量をパラメータとして持つデータを得ている。これにより、クロック信号に周波数誤差が検出されず、各シンボル間の副搬送波の位相が変動しない場合であっても、クロック信号の位相誤差による位相変動量が検出でき、クロック信号の引き込み性能を上げることができる。
【００７２】
また、本実施の形態では離散的フーリエ変換の時間窓Ｗの位置をガードインターバル期間の相関関係を用いて算出し、高速フーリエ演算回路１１２に設定している。時間窓Ｗの位置が設定されると、クロック信号発振器１１６にて再生されるクロック信号に周波数誤差のみならず位相誤差がある場合であっても、高速フーリエ演算回路１１２は副搬送波をほぼ正確な周波数位置に復調することができる。従って初期状態においても誤差の少ないクロック信号を再生することが可能となり、クロック信号の引き込み速度を上げることができる。これは再生信号におけるビット誤り率特性を早期に向上させることができる効果を招来する。
【００７３】
実施の形態２．
初期状態においてはシンボル同期が確立しておらず、時間窓Ｗの位置は正しく再生されていない。このような状態では離散的フーリエ変換される副搬送波はノイズでしかない。従ってシンボル同期が確立していない期間においては、実施の形態１のようにして制御信号ＣＳを算出しても、これは意味のない値を有している場合がある。シンボル同期が確立するまでの期間はクロック信号の再生制御を行っても意味がなく、この期間にクロック信号の制御を行うことでクロック信号周波数が発散するなどの弊害が生じる可能性がある。
【００７４】
そこで本実施の形態では、シンボル同期が確立するまでの期間はクロック信号の再生制御を行わず、クロック信号の発振周波数を制御するための制御信号に固定値を採用する。そしてシンボル同期が確立すれば、実施の形態１で得られた制御信号を用いてクロック信号の発振周波数を制御する。
【００７５】
図６はこの発明の実施の形態２にかかるクロック信号再生制御回路、具体的にはクロック信号再生回路１３１及びシンボル同期信号回路２００ａの構成、並びにこれらと副搬送波周波数信号復調回路１２０との信号の授受の関係を示すブロック図である。クロック信号再生回路１３１及びシンボル同期信号回路２００ａは図１に示されたＯＦＤＭ受信機１５０において、それぞれクロック信号再生回路１３０及びシンボル同期信号回路２００と置換して採用することができる。
【００７６】
本実施の形態のクロック再生回路１３１は、実施の形態１のクロック信号再生回路１３０に対して制御信号切り替え回路２０４が追加された構成を備えている。制御信号切り替え回路２０４はクロック発振制御回路６０から実施の形態１で示された通り出力される制御信号ＣＳと、後述されるシンボル同期判定信号ＷＨとを入力し、固定値あるいは制御信号ＣＳのいずれかを採る制御信号ＣＳ１をクロック信号発振器１１６（図１）へ出力する。
【００７７】
本実施の形態のシンボル同期信号回路２００ａは、実施の形態１のシンボル同期信号回路２００に対してシンボル同期判定回路２０３が追加された構成を備えている。シンボル同期判定回路２０３はシンボル同期信号ＷＮを入力し、シンボル同期再生回路２０１によって再生されたシンボルの有効シンボル期間が任意範囲内に収束したか否かを検出し、以てシンボル同期が確立したか否かを判定する。そしてその結果を示すシンボル同期判定信号ＷＨを制御信号切り替え回路２０４へ出力する。シンボル同期の確立の有無は、任意範囲の期間内に任意シンボル数連続して有効シンボルが再生されたか否かで判断することができる。
【００７８】
シンボル同期判定信号ＷＨがシンボル同期の確立を示している場合には、制御信号切り替え回路２０４はクロック信号発振器１１６の発振周波数を制御するため、制御信号ＣＳ１として制御信号ＣＳを出力する。その一方、シンボル同期が確立していないことを示している場合には、任意の固定パターンを制御信号ＣＳ１としてクロック信号発振器１１６に供給し、クロック信号発振器１１６が出力するクロック信号の位相及び周波数を固定する。
【００７９】
図７は、本実施の形態２の動作を示すフローチャートである。実施の形態１のステップＳ１と同様にして、シンボル同期再生回路２０１はガードインターバル期間の相関信号ＣＯＲに基づいてシンボル同期再生（有効シンボル期間の再生）を行い、シンボル同期信号ＷＮを出力する（ステップＳ１１）。そして実施の形態１のステップＳ２と同様にして、時間窓設定回路２０２はシンボル同期信号ＷＮに応じて高速フーリエ変換回路１１２の時間窓Ｗを設定するための時間窓設定信号ＷＳを出力する（ステップＳ１２）。
【００８０】
シンボル同期判定回路２０３はシンボル同期信号ＷＮを用いてシンボル同期判定を行う（ステップＳ１３）。
【００８１】
制御信号切り替え回路２０４は、シンボル同期判定回路２０３によってシンボル同期が確立したと判定された場合、制御信号ＣＳ１としてクロック発振制御回路６０から出力される制御信号ＣＳを出力する（ステップＳ１４）。シンボル同期が確立されていないと判定された場合、制御信号ＣＳ１として任意の固定値を出力する（ステップＳ１５）。
【００８２】
以上のように本実施の形態によれば、シンボル同期が確定していない期間にはシンボル同期による離散的フーリエ変換の時間窓Ｗの位置の設定のみを行い、シンボル同期が確立した後にクロック信号の制御を開始するので、クロック信号の制御開始時点でほぼ正確な周波数位置に副搬送波が再生でき、クロック信号の収束時間を短縮することができる。
【００８３】
実施の形態３．
実施の形態１で述べたように、シンボル同期再生回路２０１はガードインターバル期間の相関値ＣＯＲを用いて有効シンボル期間の再生を行う。そして時間窓設定回路２０２はシンボル同期再生回路２０１の出力値ＷＮに応じて離散的フーリエ変換の時間窓Ｗの位置の設定を行う。一方、クロック信号再生回路１３０は高速フーリエ変換回路１１２の時間窓Ｗの位置のずれによって生じる、副搬送波のシンボル内の位相変動量ＰＳ*の総和（データＰＳ１）を算出してクロック信号の位相を制御する。つまりシンボル同期回路２００とクロック信号再生回路１３０とは、共に離散的フーリエ変換の窓位置Ｗを制御するものであるといえる。
【００８４】
シンボル同期回路２００での制御は、インターバル期間の相関値ＣＯＲに基づいているので、時間窓設定信号ＷＳは大まかな時間窓Ｗの位置を設定することはできるが、１クロック以内の位相誤差を制御することはできない。一方、クロック信号再生回路１３０では１クロック以内の位相誤差を含む詳細な時間窓Ｗの位置の制御が可能である。
【００８５】
以上のような制御特性の相違により、２つの制御によるクロック信号の収束点を完全に一致させることはできない。このためシンボル同期回路２００とクロック信号再生回路１３０による制御を同時に行うとクロック信号の引き込みが収束しない可能性がある。
【００８６】
一方、例えば日本の地上波デジタル放送規格によるＯＦＤＭ放送では２０４シンボルで１フレームとするＯＦＤＭフレーム構成が規定され、ＯＦＤＭフレーム毎に変調方式や誤り訂正符号方式等を設定することが可能である。このため、伝送多重制御（Transmission and Multiplexing Configuration Control）を行うためのＴＭＣＣ信号、フレーム同期信号がフレーム毎に伝送されている。ＯＦＤＭ受信機側では、フレーム同期信号を用いてフレーム同期再生を行った後、ＴＭＣＣ信号から復調動作に必要である基本的な情報を含む伝送パラメータをデコードしている。
【００８７】
上記のフレーム同期信号によるフレーム同期が確立するということは、シンボル同期が安定して確立していることを保証している。よって本実施の形態では、フレーム同期が確立した後には時間窓設定回路２０２による時間窓設定信号ＷＳの値を更新しないことで、シンボル同期回路による時間窓Ｗの位置の制御を停止させる。
【００８８】
図８はこの発明の実施の形態３にかかるクロック信号再生制御回路、具体的にはクロック信号再生回路１３０及びシンボル同期信号回路２００の構成、並びにこれらと副搬送波周波数信号復調回路１２０との信号の授受の関係を示すブロック図である。実施の形態１に示された構成に対して、図１に示された副搬送波周波数信号復調回路１２０が更にフレーム同期回路２０６を更に備えている点で相違している。
【００８９】
フレーム同期回路２０６はＯＦＤＭ受信信号のフレーム同期を確立すると、フレーム同期信号ＦＲを時間窓設定回路２０２に供給する。時間窓設定回路２０２はフレーム同期信号ＦＲを受信するとシンボル同期再生回路２０１によって供給されるシンボル同期信号ＷＮに応じて出力する時間窓設定信号ＷＳの値の更新を停止する。
【００９０】
図９は、本実施の形態３の動作を示すフローチャートである。フレーム同期回路２０６はＯＦＤＭ受信信号のフレーム同期を確立すると、フレーム同期信号ＦＲを出力する（ステップＳ２１）。
【００９１】
時間窓設定回路２０２は、フレーム同期が未確立の場合（ステップＳ２１の判断結果がｎｏの場合）に時間窓設定信号ＷＳの値をシンボル毎に更新して高速フーリエ変換回路１１２に供給する（ステップＳ２３）。フレーム同期が確立した場合（ステップＳ２１の判断結果がｙｅｓの場合）には、時間窓設定信号ＷＳの値の更新を停止し、最後に更新した時間窓設定信号ＷＳの値を高速フーリエ変換回路１１２に供給し続ける。
【００９２】
上記のようにフレーム同期が確立していない間はシンボル同期による時間窓設定を行う。そしてフレーム同期が確立した後には、時間窓Ｗの位置が安定したと判断できるので、シンボル同期による時間窓設定を停止し、クロック信号再生回路１３０のみでクロック信号を再生する制御を行う。これにより、初期状態ではシンボル同期回路２００によってクロック信号の収束速度を上げ、フレーム同期後はクロック信号再生回路１３０によって高精度なクロック信号の引き込み制御を行うことができ、クロック信号の収束の速度と精度を共に上げることができる。
【００９３】
実施の形態４．
ＯＦＤＭ伝送方式はマルチパス妨害に対して強い方式であるが、例えば地上波によるＯＦＤＭ伝送ではマルチパス妨害の影響が大きく、各副搬送波はマルチパス妨害によって振幅及び位相に変動を受ける。そして副搬送波が位相の変動を受ければ、クロック信号が完全に同期して再生されていたとしても、実施の形態１で示されたようにして求められる位相変動量ＰＳ*の総和（データＰＳ１）は０にならない。
【００９４】
実施の形態１で説明されたクロック信号の再生制御は、離散的フーリエ変換の時間窓Ｗの位置を制御することと本質的に等価である。従ってデータＰＳ１が０から所定値だけずれたまま再生されるクロック信号を用いれば、シンボル同期回路２００によって制御される高速フーリエ変換回路１１２の時間窓Ｗの位置が上記所定値に相当してずれることになる。
【００９５】
これはクロック再生のＰＬＬの安定点がマルチパスに起因するオフセットを有することを招来する。即ちマルチパス伝送路の伝送特性によって、クロック信号再生の収束点が異なることになる。クロック信号の収束点がマルチパスによって変動すると、シンボル同期回路２００によって設定した離散的フーリエ変換の時間窓の位置が変動し、シンボル間干渉を引き起こす位置に固定されてしまう可能性がある。
【００９６】
よって本実施の形態では、時間窓Ｗの位置の変動に応じ、同一シンボル内での位相変動量ＰＳ*の総和にオフセット値を加算し、クロック信号の収束点がマルチパスによって影響を受けないように調整する。
【００９７】
図１０はこの発明の実施の形態にかかるクロック信号再生制御回路、具体的にはクロック信号再生回路１３２及びシンボル同期信号回路２００ｂの構成、並びにこれらと副搬送波周波数信号復調回路１２０との信号の授受の関係を示すブロック図である。クロック信号再生回路１３２及びシンボル同期信号回路２００ｂは図１に示されたＯＦＤＭ受信機１５０において、それぞれクロック信号再生回路１３０及びシンボル同期信号回路２００と置換して採用することができる。
【００９８】
本実施の形態のクロック再生回路１３２は、実施の形態１のクロック信号再生回路１３０に対して累積加算回路１５とループフィルタ５０との間にオフセット加算回路１６が追加された構成を備えている。オフセット加算回路１６は累積加算回路１５の出力に対して、後述する時間窓差信号ＷＤに応じた位相量であるオフセット値を加算してループフィルタ５０へと出力する。
【００９９】
ループフィルタ５０は、実施の形態１で示されたデータＰＳ１に対し、ノイズを無視すればオフセット値だけ多い、データＰＳ２をクロック発振制御回路６０へ出力する。
【０１００】
本実施の形態のシンボル同期信号回路２００ａは、実施の形態１のシンボル同期信号回路２００に対して時間窓差算出回路２０８が追加された構成を備えている。時間窓差算出回路２０８はシンボル同期再生回路２０１の出力であるシンボル同期信号ＷＮ及び時間窓設定回路２０２の出力たる時間窓設定信号ＷＳとを入力し、時間窓差信号ＷＤを出力する。
【０１０１】
シンボル同期再生回路２０１は１シンボル毎にシンボル同期信号ＷＮを更新して出力し、時間窓設定回路２０２はシンボル同期信号ＷＮを受信して１シンボル毎に時間窓設定信号ＷＳを更新して高速フーリエ変換回路１１２に供給する。そして時間窓差算出回路２０８はシンボル同期信号ＷＮが更新された時点で、更新前のシンボル同期信号ＷＮに応じて時間窓設定回路２０２が出力する時間窓設定信号ＷＳの値と、更新されたシンボル同期信号ＷＮに応じた時間窓Ｗの位置（これは例えば時間窓差算出回路２０８において求められる）との差を算出する。その結果は時間窓差信号ＷＤとして出力される。
【０１０２】
なお、シンボルが更新されても時間窓Ｗの位置が変動しない場合には時間窓差信号ＷＤの値は零であり、これに基づいて窓差累積加算回路２０９が設定するオフセット値にも零が採用される。
【０１０３】
以上のように本実施の形態では、時間窓Ｗの位置の差を１シンボル毎に算出することにより、クロック信号のオフセットつまりマルチパス妨害によって生じた位相変動のオフセット値を算出する。これを同一シンボル内での位相変動量ＰＳ*の総和に加算することで、マルチパス妨害の影響をなくすことができ、シンボル間干渉を発生させることなく、再生信号のビット誤り率特性を向上させることができる。
【０１０４】
実施の形態５．
図１１はこの発明の実施の形態にかかるクロック信号再生制御回路、具体的にはクロック信号再生回路１３３及びシンボル同期信号回路２００ｂの構成、並びにこれらと副搬送波周波数信号復調回路１２０との信号の授受の関係を示すブロック図である。クロック信号再生回路１３３及びシンボル同期信号回路２００ｂは図１に示されたＯＦＤＭ受信機１５０において、それぞれクロック信号再生回路１３０及びシンボル同期信号回路２００と置換して採用することができる。
【０１０５】
本実施の形態のクロック再生回路１３３は、実施の形態４のクロック信号再生回路１３２に対して窓差累積加算回路２０９が追加された構成を備えている。窓差累積加算回路２０９はオフセット加算回路１６において加算されるオフセット値を設定する。
【０１０６】
窓差累積加算回路２０９は時間窓差算出回路２０８から出力された時間窓差信号ＷＤの極性に応じ、任意の一定値を任意期間に亘って累積加算する。累積加算回路２０９で累積加算された結果である加算値ＷＡはオフセット加算回路１６に供給される。オフセット加算回路１６は、累積加算回路１５で得られた同一シンボル内での位相変動量ＰＳ*の総和に対し、加算値ＷＡを加算してループフィルタ５０に出力する。
【０１０７】
ループフィルタ５０は、実施の形態１で示されたデータＰＳ１に対し、ノイズを無視すれば加算値ＷＡだけ多い、データＰＳ３をクロック発振制御回路６０へ出力する。
【０１０８】
本実施の形態では、時間窓差信号ＷＤの極性に応じた一定値を任期間に亘って累積加算した結果ＷＡをオフセット値とするので、オフセット値から不要なガウス雑音等のノイズ成分を除去し、クロック信号の引き込み性能を上げることができる。
【０１０９】
実施の形態６．
本実施の形態では、実施の形態４、５において時間窓差信号ＷＤが所定値未満である場合にはオフセット値を加算しない。
【０１１０】
図１２はこの発明の実施の形態にかかるクロック信号再生制御回路、具体的にはクロック信号再生回路１３４及びシンボル同期信号回路２００ｂの構成、並びにこれらと副搬送波周波数信号復調回路１２０との信号の授受の関係を示すブロック図である。クロック信号再生回路１３４及びシンボル同期信号回路２００ｂは図１に示されたＯＦＤＭ受信機１５０において、それぞれクロック信号再生回路１３０及びシンボル同期信号回路２００と置換して採用することができる。
【０１１１】
本実施の形態のクロック再生回路１３４は、実施の形態５のクロック信号再生回路１３３に対して、切り替え回路２１１及び所定値判定回路２１０が追加された構成を備えている。所定値判定回路２１０は時間窓差信号ＷＤの絶対値が所定値以下であるか否かを判定する。切り替え回路２１１は所定値判定回路２１０が時間窓差信号ＷＤの絶対値が所定値以下であると判定した場合には時間差窓信号ＷＧとして強制的に値零を出力し、所定値以上であると判定した場合には時間窓差信号ＷＧとして時間窓差信号ＷＤを出力する。
【０１１２】
ここで時間窓差信号ＷＤの絶対値と比較される所定値には、時間窓Ｗの位置に差が発生していない場合であっても、シンボル同期回路２００ｂで発生する演算誤差やガウス雑音による値を考慮した値を採用することができる。
【０１１３】
図１３は、本実施の形態における動作を示すフローチャートである。所定値判定回路２１０は、時間窓差算出回路２０８から出力された時間窓差信号ＷＤの絶対値が所定値未満であるか否かを判定する（ステップＳ３１）。所定値未満である場合（ステップＳ３１の判断結果がｙｅｓの場合）には、ステップＳ３２に進み、所定値以上である場合（ステップＳ３１の判断結果がｎｏの場合）には、ステップＳ３３に進む。
【０１１４】
切り替え回路２１１は、ステップＳ３２では時間窓差信号ＷＧとして値零を出力する。実施の形態４で述べたように、時間窓Ｗの位置が変動しない場合に窓差累積加算回路２０９が設定するオフセット値は零であり、ここでは加算値ＷＡ＝０となる。切り替え回路２１１は、ステップＳ３３では時間窓差信号ＷＤを窓差累積加算回路２０９に出力する（ステップＳ３３）。
【０１１５】
本実施の形態ではガウス雑音や算出誤差分がオフセット加算回路１６において加算されることがないので、オフセット値から不要な雑音成分等を除去してクロック信号の引き込みの性能を上げることができる。
【０１１６】
【発明の効果】
この発明のうち請求項１に記載のクロック信号再生制御方法、及び請求項２に記載のクロック信号再生制御回路によれば、同一シンボル内におけるパイロット信号に対応する副搬送波周波数成分の位相変動量を算出するので、クロック信号の周波数誤差及び位相誤差による位相変動量が検出でき、クロック信号の引き込み性能を上げることができる。
【０１１７】
しかも離散的フーリエ変換の時間窓の位置をガードインターバル期間の相関関係を用いて算出する。よってクロック信号に周波数誤差のみならず位相誤差がある場合でも、副搬送波をほぼ正確な周波数位置に復調することができる。従って初期状態においても誤差の少ないクロック信号を再生することが可能となり、クロック信号の引き込み速度を上げることができ、早期に再生信号におけるビット誤り率特性を向上させることができる。
【０１１８】
そして制御の初期状態においてシンボル同期が確定していない期間にはシンボル同期による離散的フーリエ変換の時間窓の位置の設定のみを行い、シンボル同期の確立が判定された後にクロック信号の制御を開始するので、クロック信号の制御開始時点でほぼ正確な周波数位置に副搬送波が再生でき、クロック信号の収束時間を短縮することができる。
【０１１９】
この発明のうち請求項３に記載のクロック信号再生制御回路によれば、時間窓の位置がほぼ正確な位置に安定するまでの期間にはシンボル同期による時間窓設定を行い、時間窓位置がほぼ正確な位置に安定したと判断できるフレーム同期確立後にはクロック信号再生回路のみで制御を行う。従って、初期状態ではシンボル同期によってクロック信号の収束速度を上げ、クロック周波数の引き込み後にはクロック信号再生回路により高精度なクロック信号の引き込み制御を行うことができ、クロック信号の収束の速度と精度を共に上げることができる。
【０１２０】
この発明のうち請求項４に記載のクロック信号再生制御回路によれば、クロック信号のオフセットつまりマルチパス妨害によって生じた位相変動のオフセットを算出することができる。これを同一シンボル内の位相変動量に加算することで、マルチパス妨害の影響をなくすことができ、シンボル間干渉を発生させることなく、再生信号のビット誤り率特性を向上させることができる。
【０１２１】
この発明のうち請求項５に記載のクロック信号再生制御回路によれば、オフセット値から不要なガウス雑音等のノイズ成分を除去し、クロック信号の引き込み性能を上げることができる。
【０１２２】
この発明のうち請求項６に記載のクロック信号再生制御回路によれば、ガウス雑音や算出誤差分がオフセット値として加算されず、オフセット値から不要な雑音成分等を除去してクロック信号の引き込みの性能を上げることができる。
【０１２３】
この発明のうち請求項７に記載のクロック信号再生制御回路によれば、一度に算出することのできる隣接するパイロット信号間の位相変動量値の最大値が＋２πであったとしても、同一シンボル内の位相変動量の検出範囲を広げることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１のクロック信号再生回路及びシンボル同期回路が用いられるＯＦＤＭ受信機を示すブロック図である。
【図２】  本発明の実施の形態１であるクロック信号再生回路及びシンボル同期回路を示すブロック図である。
【図３】  本発明の実施の形態１の動作を示すグラフである。
【図４】  本発明の実施の形態１の動作を示す図である。
【図５】  本発明の実施の形態１の動作を示すフローチャートである。
【図６】  本発明の実施の形態２であるクロック信号再生回路及びシンボル同期回路を示すブロック図である。
【図７】  本発明の実施の形態２の動作を示すフローチャートである。
【図８】  本発明の実施の形態３であるクロック信号再生回路及びシンボル同期回路を示すブロック図である。
【図９】  本発明の実施の形態３の動作を示すフローチャートである。
【図１０】  本発明の実施の形態４であるクロック信号再生回路及びシンボル同期回路を示すブロック図である。
【図１１】  本発明の実施の形態５であるクロック信号再生回路及びシンボル同期回路を示すブロック図である。
【図１２】  本発明の実施の形態６であるクロック信号再生回路及びシンボル同期回路を示すブロック図である。
【図１３】  本発明の実施の形態６の動作を示すフローチャートである。
【図１４】  従来の受信装置を示すブロック図である。
【符号の説明】
１  差動復調回路、１５  累積加算回路、１６  オフセット加算回路、１１２高速フーリエ変換回路、１３０〜１３４  クロック信号再生回路、１１６  クロック信号発振器、１２０  副搬送波周波数信号復調回路、２００，２００ａ，２００ｂ  シンボル同期回路、２０１  シンボル同期再生回路、２０２  時間窓設定回路、２０３  シンボル同期判定回路、２０４  制御信号切り替え回路、２０６  フレーム同期回路、２０８  時間窓差算出回路、２０９  窓差累積加算回路、２１０  所定値判定回路、２１１  切り替え回路。
【図１】
0003946422.tif 000002
【図２】
0003946422.tif 000003
【図３】
0003946422.tif 000004
【図４】
0003946422.tif 000005
【図５】
0003946422.tif 000006
【図６】
0003946422.tif 000007
【図７】
0003946422.tif 000008
【図８】
0003946422.tif 000009
【図９】
0003946422.tif 000010
【図１０】
0003946422.tif 000011
【図１１】
0003946422.tif 000012
【図１２】
0003946422.tif 000013
【図１３】
0003946422.tif 000014
【図１４】
0003946422.tif 000015