(57)【特許請求の範囲】
【請求項１】
複数の穴が形成され、配線パターンが一方の面に形成されるとともに、前記配線パターンの一部は前記穴と平面的に重なるように形成された基板と、
複数の電極を有し、前記電極が前記穴と対応するように前記基板の他方の面に配置された半導体チップと、
前記穴の内側に配置され、前記電極と前記配線パターンとを電気的に接続するための導電部材と、
を含み、
前記配線パターンは複数の配線を含み、
１つの前記穴に、２つ以上の前記配線がまたいで形成されてなる半導体装置。
【請求項２】
請求項１記載の半導体装置を搭載してなる回路基板。
【請求項３】
請求項１記載の半導体装置を有する電子機器。
【請求項４】
複数の穴と一部において前記穴の上を通るように形成された配線パターンとを有する基板と、複数の電極とそれぞれの前記電極に形成された導電部材とを有する半導体チップと、を用意する工程と、
前記基板における前記半導体チップを搭載する領域に樹脂を設ける工程と、
前記導電部材を前記穴内に配置させるとともに、前記半導体チップを前記基板に搭載し、前記導電部材を介して前記配線パターンと前記電極とを電気的に接続する工程と、
を含み、
前記配線パターンは複数の配線を含み、
前記基板は、１つの前記穴に、２つ以上の前記配線がまたいで形成され、
２つ以上の前記導電部材をいずれかの前記穴内に配置させる半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記樹脂を設ける工程は、前記基板を部材上に載せる工程を含み、
前記部材は、少なくとも前記基板の前記穴が配置された領域において、前記樹脂を弾く特性を有し、
前記基板を、前記配線パターンを有する面を前記部材に向けて配置した後に、前記樹脂を設ける半導体装置の製造方法。
【発明の詳細な説明】
［技術分野］
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
［背景技術］
ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ／Ｓｉｚｅ  Ｐａｃｋａｇｅ）型の半導体装置の中で、一つの形態として、半導体チップを基板に対してフェースダウン実装した構造が知られている。一般的にフェースダウン構造では、半導体チップは基板の配線パターンの形成された面に搭載される。したがって、配線パターンの一部は半導体チップに覆われることになり、配線パターンに対する設計自由度が制限されていた。
［発明の開示］
本発明は、この問題点を解決するためのものであり、その目的は、接続信頼性を低下させることなく配線パターンの設計自由度を高くすることのできる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
（１）本発明に係る半導体装置は、複数の穴が形成され、配線パターンが一方の面に形成されるとともに、前記配線パターンの一部は前記穴と平面的に重なるように形成された基板と、
複数の電極を有し、前記電極が前記穴と対応するように前記基板の他方の面に配置された半導体チップと、
前記穴の内側に配置され、前記電極と前記配線パターンとを電気的に接続するための導電部材と、
を含む。
本発明によれば、半導体チップの電極上に形成された導電部材が、基板の穴内に配置されて配線パターンに接続されている。これにより、配線パターンは基板における半導体チップの搭載領域とは反対側に位置することとなる。すなわち、配線パターンは半導体チップに覆われることなく自由に設計することが可能となる。さらに、配線パターンは半導体チップからみて基板を介した位置に形成される。したがって、半導体チップ内の集積回路における信号と、配線パターンにおける信号と、が干渉しにくくなっており、クロストークが減少する。ゆえに、接続信頼性を低下させることなく配線パターンの設計自由度の高い半導体装置を得ることができる。
（２）この半導体装置において、
前記基板と前記半導体チップとの間に樹脂が設けられてもよい。
これによれば、基板における配線パターンの形成を必須としない面に半導体チップが搭載され、基板と半導体チップとの間には樹脂が設けられている。したがって、基板における半導体チップの搭載面に配線パターンが形成されない場合に、樹脂は比較的密着性に優れる基板上に設けられるので、剥離を抑えることができる。ゆえに、さらに効果的に、接続信頼性を低下させることなく配線パターンの設計自由度の高い半導体装置を得ることができる。
（３）この半導体装置において、
前記樹脂は、導電粒子が含まれた異方性導電材料であり、
前記導電部材は、前記導電粒子を介して前記配線パターンに電気的に接続されていてもよい。
（４）この半導体装置において、
前記配線パターンの一部は、前記穴を塞いで形成されてもよい。
（５）この半導体装置において、
前記配線パターンは複数の配線を含み、
１つの前記穴に、２つ以上の前記配線がまたいで形成されてもよい。
これによれば、基板に必要な穴を容易に設けることができる。
（６）この半導体装置において、
前記基板の他方の面は、粗面加工されていてもよい。
これによれば、樹脂と基板との接触面積が大きくなるので、さらに両者の密着性を高めることができる。
（７）この半導体装置において、
前記基板には、前記穴とは異なる位置に認識用の穴が形成されており、
前記基板における前記配線パターンの形成された面であって前記認識用の穴の上には、認識パターンが形成されていてもよい。
これによれば、半導体チップが容易に基板に搭載される。
（８）この半導体装置において、
前記認識用の穴は、前記基板における前記半導体チップの搭載領域の外側に形成されていてもよい。
これによれば、半導体チップがさらに容易に基板に搭載される。
（９）この半導体装置において、
前記認識パターンは、前記基板の面上に設定される二次元座標軸のうち、Ｘ軸方向に延びる第１パターンと、Ｙ軸方向に延びる第２パターンと、
を含んでもよい。
これによれば、第１及び第２パターンを認識することによって、半導体チップを基板上の決められた位置に正確に搭載することができる。
（１０）この半導体装置において、
前記導電部材は積層された複数のバンプであってもよい。
これによれば、例えば、既存の技術と装置を用いて導電部材を形成することができる。
（１１）この半導体装置において、
前記複数のバンプは、前記電極上に形成された第１のバンプと、前記第１のバンプ上に形成された第２のバンプと、を含む。
なお、第１及び第２のバンプは複数のバンプのうち任意の二つのバンプを意味し、本発明は二つのバンプに限定するものではなく、少なくとも二つのバンプに適用が可能である。
（１２）この半導体装置において、
少なくとも前記第１のバンプはボールバンプであってもよい。
これによれば、第１のバンプをボールバンプ法で形成してもよく、ワイヤボンダー設備を活用することができるので、少ない設備投資で製造することができる。
（１３）この半導体装置において、
前記第２のバンプは、前記第１のバンプよりも融点の低い金属で形成されてもよい。
これによれば、先に形成される第１のバンプの融点の方が高いので、例えば第２のバンプを形成するときの熱によって第１のバンプに与える影響を少なくすることができる。したがって、容易に複数のバンプを積層させることができる。
（１４）この半導体装置において、
前記第１のバンプは、金であってもよい。
金の融点は比較的高い。
（１５）この半導体装置において、
前記第２のバンプは、ハンダであってもよい。
（１６）この半導体装置において、
前記第１のバンプと前記第２のバンプとは、同一材料で形成されてもよい。
これによって、例えば第２のバンプもボールバンプ法にて形成することができる。
（１７）この半導体装置において、
前記半導体チップは、前記基板にフェースダウンボンディングされてもよい。
これによれば、半導体チップの電極上に形成された第１及び第２のバンプの高さによって、半導体チップと基板との間隔が大きくなるので、半導体チップの直下に樹脂を多く設けることができ、樹脂を応力緩和層として十分に機能させることができる。また、第１のバンプを金で形成し、第２のバンプをハンダで形成した場合には、コア（金）のあるハンダバンプの実装構造を容易に得ることができる。
（１８）本発明に係る回路基板は、上記半導体装置が搭載されている。
（１９）本発明に係る電子機器は、上記半導体装置を有する。
（２０）本発明に係る半導体装置の製造方法は、複数の穴と一部において前記穴の上を通るように形成された配線パターンとを有する基板と、複数の電極とそれぞれの前記電極に形成された導電部材とを有する半導体チップと、を用意する工程と、
前記導電部材を前記穴内に配置させるとともに、前記半導体チップを前記基板に搭載し、前記導電部材を介して前記配線パターンと前記電極とを電気的に接続する工程と、
を含む。
本発明によれば、半導体チップの電極上に形成された導電部材を、基板の穴内に配置させて配線パターンに接続する。これにより、配線パターンは基板における半導体チップの搭載領域とは反対側に位置することとなる。すなわち、配線パターンは半導体チップに覆われることなく自由に設計することが可能となる。さらに、配線パターンは半導体チップからみて基板を介した位置に形成される。したがって、半導体チップ内の集積回路における信号と、配線パターンにおける信号と、が干渉しにくくなっており、クロストークが減少する。ゆえに、接続信頼性を低下させることなく配線パターンの設計自由度の高い半導体装置を得ることができる。
（２１）この半導体装置の製造方法において、
前記基板における前記半導体チップを搭載する領域に樹脂を設ける工程をさらに含んでもよい。
これによれば、基板における配線パターンの形成を必須としない面に半導体チップを搭載し、基板と半導体チップとの間に樹脂を設ける。したがって、基板における半導体チップの搭載面に配線パターンが形成されない場合に、樹脂は比較的密着性に優れる基板上に設けられるので、実装工程で伴う熱などによってその界面の剥離を抑えることができる。ゆえに、さらに効果的に、接続信頼性を低下させることなく配線パターンの設計自由度の高い半導体装置を得ることができる。
（２２）この半導体装置の製造方法において、
前記樹脂は、導電粒子が含まれた異方性導電材料であり、
前記樹脂を設けた後に、前記導電部材を、前記導電粒子を介して前記配線パターンに電気的に接続してもよい。
異方性導電材料によって半導体チップの電極と配線パターンとを電気的に導通させるのと同時に、半導体チップと基板のアンダーフィルを同時に行えるので、生産性に優れた方法で半導体装置を製造することができる。
（２３）この半導体装置の製造方法において、
前記基板は、前記穴が前記電極に対応して形成され、前記配線パターンの一部が前記穴を塞いで形成され、
１つの前記導電部材をいずれかの前記穴内に配置させてもよい。
（２４）この半導体装置の製造方法において、
前記配線パターンは複数の配線を含み、
前記基板は、１つの前記穴に、２つ以上の前記配線がまたいで形成され、
２つ以上の前記導電部材をいずれかの前記穴内に配置させてもよい。
これによれば、基板に必要な穴を容易に設けることができる。
（２５）この半導体装置の製造方法において、
前記樹脂を設ける工程は、前記基板を部材上に載せる工程を含み、
前記部材は、少なくとも前記基板の前記穴が配置された領域において、前記樹脂を弾く特性を有し、
前記基板を、前記配線パターンを有する面を前記部材に向けて配置した後に、前記樹脂を設けてもよい。
これによれば、スリットから樹脂を漏らすことなく基板上に設けることができる。
（２６）この半導体装置の製造方法において、
前記基板の他方の面を、粗面加工する工程をさらに含んでもよい。
これによれば、樹脂と基板との接触面積が大きくなるので、さらに両者の密着性を高めることができる。
（２７）この半導体装置の製造方法において、
前記基板において前記穴とは異なる位置に認識用の穴を形成するとともに、前記基板における前記配線パターンの形成された面であって前記認識用の穴の上に、認識パターンを形成する工程をさらに含んでもよい。
これによれば、半導体チップを容易に基板に搭載することができる。
（２８）この半導体装置の製造方法において、
前記認識パターンを、前記基板の面上に設定される二次元座標軸のうちＸ軸方向に延びる第１パターンと、Ｙ軸方向に延びる第２パターンとで形成し、
前記認識パターンを使用して、前記半導体チップと前記基板との位置合わせを行ってもよい。
これによれば、第１及び第２パターンを認識することによって、半導体チップを基板上の決められた位置に正確に搭載することができる。
（２９）この半導体装置の製造方法において、
前記導電部材は積層した複数のバンプであってもよい。
これによれば、導電部材を確実に形成することができる。
（３０）この半導体装置の製造方法において、
前記複数のバンプは、
第１の導電線を半導体チップの複数の電極のいずれかにボンディングして、前記ボンディングされた第１の導電線をその一部を残して切断する第１工程と、
前記電極に残された前記第１の導電線を押圧して第１のバンプを形成する第２工程と、
第２の導電線を前記第１のバンプ上にボンディングして、前記ボンディングされた第２の導電線をその一部を残して切断する第３工程と、
前記第１のバンプに残された前記第２の導電線を押圧して第２のバンプを形成する第４工程と、
を含む。
これによれば、第１又は第２の導電線を、電極又は第１のバンプにボンディングし、その一部を電極又は第１のバンプに残して切断し、これを押圧するだけで第１及び第２のバンプを積層させて形成することができる。この工程は、メッキによってバンプを積層させて形成する工程に比べて、短い時間で行える。
なお、第１及び第２のバンプは複数のバンプのうち任意の二つのバンプを意味し、本発明は二つのバンプに限定するものではなく、少なくとも二つバンプに適用が可能である。
（３１）この半導体装置の製造方法において、
前記第１工程を繰り返して、複数の前記電極のそれぞれに前記第１の導電線の一部を設け、
前記第２工程では、複数の前記電極に残された前記第１の導電線の一部を、同時に押圧して、複数の前記第１のバンプを同時に形成してもよい。
これによれば、複数の第１のバンプを同時に形成できるので、その工程を一層短縮することができる。
（３２）この半導体装置の製造方法において、
前記第３工程を繰り返して、複数の前記第１のバンプのそれぞれに前記第２の導電線の一部を設け、
前記第４工程では、複数の前記第１のバンプに残された前記第２の導電線の一部を、同時に押圧して、複数の前記第２のバンプを同時に形成してもよい。
これによれば、複数の第２のバンプを同時に形成できるので、その工程を一層短縮することができる。
［発明を実施するための最良の形態］
以下、本発明の実施の形態を、図面を参照して説明する。本発明に係る半導体装置のパッケージ形態は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ／Ｓｃａｌｅ  Ｐａｃｋａｇｅ）などのいずれが適用されてもよい。本発明は、フェースダウン型の半導体装置やそのモジュール構造にも適用することができる。フェースダウン型の半導体装置として、例えば、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｌｅｘ／Ｆｉｌｍ）構造やＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）構造などがある。これらは、以下に述べるように半導体チップのみの実装ではなく、抵抗、コンデンサ等や、これらのＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）などの受動部品と適宜に組み合わされたモジュール構造となっていてもよい。
（第１の実施の形態）
図１Ａ〜図４Ｂは、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図であり、半導体チップへのバンプの形成方法の一例を示す図である。本実施の形態では、導電部材の一例として、半導体チップにバンプを形成する。詳しくは、半導体チップ１０に複数のバンプ（第１及び第２のバンプ７０、８０）を形成する。
図１Ａ〜図２Ｂは、第１のバンプ７０の形成方法を示す図である。図１Ａに示すように、１つ又は複数の電極（又はパッド）１２が形成された半導体チップ１０を用意する。各電極１２は、例えばアルミニウムなどで半導体チップ１０に薄く平らに形成されていることが多い。電極１２の側面又は縦断面の形状は限定されない。電極１２は、半導体チップ１０の面と面一になっていてもよい。また、電極１２の平面形状も特に限定されず、円形であっても矩形であってもよい。電極１２を避けて半導体チップ１０には、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ又はポリイミド樹脂などで形成することができる。
このような半導体チップ１０における電極１２が形成された面の側に、キャピラリ１４を配置する。キャピラリ１４には、ワイヤなどの導電線１６が挿通されている。導電線１６は、金、金−スズ、ハンダ、銅又はアルミニウムなどで構成されることが多いが、導電性の材料であれば特に限定されない。導電線１６には、キャピラリ１４の外側にボール１７が形成されている。ボール１７は、導電線１６の先端に、例えば電気トーチによって高電圧の放電を行うことで形成される。
なお、本発明においては、第１のバンプを形成するための導電線１６を第１の導電線、第２のバンプを形成するための導電線１６を第２の導電線と称してもよい。
そして、キャピラリ１４をいずれか一つの電極１２の上方に配置して、ボール１７をいずれか一つの電極１２の上方に配置する。クランパ１８を開放して、キャピラリ１４を下降させて、電極１２にボール１７を押圧する。ボール１７を一定の圧力で押しつけて電極１２に圧着を行っている間に、超音波や熱等を印加する。こうして、図１Ｂに示すように、導電線１６が電極１２にボンディングされる。
そして、クランパ１８を閉じて導電線１６を保持し、図１Ｃに示すように、キャピラリ１４及びクランパ１８を同時に上昇させる。こうして、導電線１６は、引きちぎられて、ボール１７を含む部分が電極１２上に残る。バンプ形成の必要がある電極１２が複数の場合には、以上の工程を、複数の電極１２について繰り返して行う。
なお、電極１２上に残った導電線１６の一部（ボール１７を含む）は、圧着されたボール１７上で導電線が引きちぎられたような、もしくはルーピングによる凸状になっていることが多い。
次に、図２Ａ及び図２Ｂに示す工程を行う。まず、図２Ａに示すように、電極１２上にボンディングされた導電線１６の一部（ボール１７を含む）が残された半導体チップ１０を、台２０の上に載せる。そして、図２Ｂに示すように、押圧治具２２によって導電線１６の一部（ボール１７を含む）を押しつぶす。なお、本実施の形態では、複数の電極１２上に残された導電線１６の一部を同時に押しつぶすが、一つの電極１２ごとに導電線１６の一部（ボール１７を含む）を押しつぶしても良い（フラットニングの工程）。この工程では、ギャングボンディング用のボンダーや、シングルポイントボンディング用のボンダーを使用することができる。
こうして、図２Ｂに示すように、各電極１２上に第１のバンプ７０が形成される。第１のバンプ７０は押圧治具２２によってつぶされたことで上端面が平坦になっていることが好ましい。すなわち、後に示す第２のバンプ８０を第１のバンプ７０上に形成することができる程度に、第１のバンプ７０が安定性を有して形成される。なお、第１のバンプ７０の側面に窪んだ凹部が形成されていても構わない。凹部を形成することで、凹部に樹脂（図５参照）が入り込み第１のバンプ７０の抜け止めが図られる（機械的なアンカリング効果）。このことは第２のバンプ８０でも共通の内容となるが、頂上に形成されるバンプ（図５では第３のバンプ）においては、上端部は配線パターン３２と確実に接続できる程度の平坦性が確保される。上述したフラットニングの工程は、次に述べるように第２のバンプ８０を形成しやすくするための一手段であり、第２のバンプ８０の形成性が問題なければ、同工程を省いたり、あるいは溶融加熱によるウェットバック工程で代替したりすることもできる。
図３Ａ〜図４Ｂは第２のバンプ８０の形成方法を示す図である。第２のバンプ８０の形成方法は、電極１２上に第１のバンプ７０が形成されていることを除いて図１Ａ〜図２Ｂと同様である。図４Ｂにおいて、第２のバンプ８０は、第１のバンプ７０に対して垂直に積層されることが好ましい。第２のバンプ８０の形成後にも上述したフラットニング工程を行い、バンプ高さのばらつきを低減するほうが、後述の半導体チップの実装工程の不良率が低減できるのでより好ましい。
上述の第１及び第２のバンプ７０、８０は、前述のように複数のバンプのうちの任意の二つを意味し、二つのバンプに限定するものではなく、少なくとも二つのバンプに適用が可能である。なお、本発明に係る半導体装置は、電極１２と配線パターン３２との間に導電部材を有していればよく、導電部材はバンプに限定されない。図５では導電部材としてバンプを用いた場合を示すものであるが、第１から第３のバンプ７０、８０、９０は任意の複数のバンプを意味し、バンプの数は限定されない。また、導電部材として、一つのバンプを適用してもよい。後述される半導体チップの実装方法に従って、第１のバンプ７０以外の、例えば第２のバンプ８０は、第１のバンプ７０とは異なる材料としてもよい。例えば、第１のバンプ７０を金で形成し、第２のバンプ８０を金−スズ、ハンダなどの金よりも低融点金属で形成すれば、第２のバンプ８０の形成後におけるフラットニング工程は、溶融加熱によるウェットバック工程などを採用でき、工程の簡略化を図ることができる。さらに、このとき、バンプ自身をロウ材とした半導体チップの実装が行えることは言うまでもない。上述したボールバンプ法では、既存のワイヤボンダー設備を活用することができるので、少ない設備投資で製造することができる。
また、以上に示した工程では、ボンディングワイヤを用いたボールバンプの例について述べてきたが、バンプの形成方法としては従来から行われている、電解メッキ法、無電解メッキ法、ペースト印刷法、ボール載置法などや、それらの組合わせ手法を用いてもよい。なお、２段以上のバンプが積層される場合に、その製造方法及び材料の組合わせは限定されない。
図５は本実施の形態に係る半導体装置を示す図であり、図６は本実施の形態に係る、半導体チップ１０を搭載する前の基板３０の平面図である。半導体装置１は、半導体チップ１０と、基板３０と、を含む。
半導体チップ１０は、上述の工程によって形成された第１及び第２のバンプ７０及び８０を含む。本実施の形態では第３のバンプ９０をさらに含む。また、本発明においては、バンプに替えてその他の導電部材を使用してもよい。
基板３０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。基板３０は、個片で用いてもよく、又は半導体チップ１０を搭載する領域がマトリクス状に複数形成された短冊状で用いてもよい。短冊状の場合は、別工程で個片に打ち抜かれる。有機系の材料から形成された基板３０として、例えばポリイミド樹脂からなる２層や３層のフレキシブル基板が挙げられる。フレキシブル基板として、ＴＡＢ技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板３０として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。基板３０の平面形状は問わないが、半導体チップ１０の相似形であることが好ましい。
基板３０には配線パターン３２が形成されている。本実施の形態では配線パターン３２は基板３０の一方の面に形成されている。配線パターン３２は、複数の配線によって構成される。すなわち、複数の配線が所定の形状に引き廻されることで、基板３０の面に配線パターン３２が形成される。配線パターン３２は、銅箔をエッチングして形成することが多く、複数層から構成されていてもよい。銅箔は予め基板３０に接着剤（図示しない）を介して形成されていることが一般的である。別の例では、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して配線パターン３２を形成することができる。例えば、フォトリソグラフィを適用した後にエッチングによって配線パターン３２を形成してもよく、スパッタによって配線パターン３２を基板３０に直接形成してもよく、メッキ処理によって配線パターン７２を形成してもよい。また、配線パターン３２の一部は、ラインとなる部分よりも面積の大きいランド部３７及び３９となっていてもよい。このランド部３７及び３９は電気的接続部を十分に確保する機能を有する。したがって、図６に示すようにランド部３７は電極１２との接続部に形成され、ランド部３９は後に示す外部端子４０との接続部に形成されていてもよい。
基板３０には複数の穴３６が形成されている。半導体チップ１０の電極１２上に形成された導電部材（第１から第３のバンプ７０、８０、９０）は穴３６に挿通される。この場合、導電部材は、半導体チップ１０の電極１２と配線パターン３２（ランド部３７）とが電気的に接続される高さを有する。例えば、１つのバンプ（例えば第１のバンプ７０）を、電極１２と配線パターン３２とを接続できる高さに形成してもよい。あるいは、複数のバンプが形成される場合には、それぞれのバンプは、積み重ねられた複数のバンプの合計の高さが電極１２と配線パターン３２とを接続する距離以上になるように形成してもよい。
穴３６は基板３０における半導体チップ１０の搭載領域内であって、各電極１２の配置や数などに応じて形成される。例えば、図６においては、半導体チップ１０の対向する二辺に沿って形成された電極１２に対応して、穴３６は基板３０における半導体チップ１０の搭載領域内の対向する二辺にそれぞれ形成されていてもよい。一つの穴３６内に一つの導電部材が配置されてもよい。穴３６は、導電部材が挿通できる径を有していればよく、形状は円形であっても矩形であっても構わない。穴３６は基板３０を貫通して形成される。穴３６は、基板３０の一方の面に形成された配線パターン３２によって、その一方の開口部は塞がれる。すなわち、前述のランド部３７によって、穴３６の配線パターン３２が形成された側の開口部が塞がれている。なお、導電部材は配線パターン３２（ランド部３７）と電気的に接続されるために、基板３０の厚さより高く形成されることが好ましい。
半導体チップ１０は、基板３０における配線パターン３２の形成を必須としない側の面に、電極１２の形成面が基板３０の側を向いて搭載される。本実施の形態では、基板３０における半導体チップ１０の搭載面には、配線パターン３２は形成されていない。電極１２に形成された導電部材は、穴３６に挿通され、穴３６の一方の開口部に形成された配線パターン３２（ランド部３７）に電気的に接続される。すなわち、導電部材は、穴３６から露出した配線パターン３２（ランド部３７）に電気的に接続される。なお、言うまでもないが、本発明は電極１２と配線パターン３２との間に導電部材を有していればよく、導電部材はバンプに限定されない。他の導電部材の一例としては、導電ペースト、導電性ボールなどがある。また、導電部材は、穴３６から露出された配線パターン３２（ランド部３７）の側に形成されてもよく、半導体チップ１０の側に形成された導電部材との両方を導電部材としてもよい。
これによれば、半導体チップ１０の電極１２上に形成された導電部材が、基板３０の穴３６内に配置されて配線パターン３２に接続されている。これにより、配線パターン３２は基板３０における半導体チップ１０の搭載領域とは反対側に位置することとなる。すなわち、配線パターン３２は半導体チップ１０に覆われることなく自由に設計することが可能となる。さらに、配線パターン３２は半導体チップ１０からみて基板３０を介した位置に形成される。したがって、半導体チップ１０内の集積回路における信号と、配線パターン３２における信号と、が干渉しにくくなっており、クロストークが減少する。ゆえに、接続信頼性を低下させることなく配線パターン３２の設計自由度の高い半導体装置を得ることができる。
半導体チップ１０と基板３０との間には樹脂が設けられる。詳しく言うと、本実施の形態においては、基板３０の配線パターン３２の形成されていない面であって、少なくとも半導体チップ１０の搭載領域（穴３６を含む）に樹脂が設けられる。本実施の形態では、樹脂は、異方性導電材料３４である。異方性導電材料３４は、接着剤（バインダ）に導電粒子（フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電材料３４の接着剤として、熱硬化性の接着剤が使用されることが多い。また、異方性導電材料３４として、予めシート状に形成された異方性導電膜が使用されることが多いが、液状のものを使用してもよい。異方性導電材料３４は、導電部材と配線パターン３２との間で押しつぶされて、導電粒子によって両者間での電気的導通を図るようになっている。なお、本発明はこれに限定されるものではなく、導電部材と配線パターン３２との電気的接続として、例えばＡｕ−Ａｕ、Ａｕ−Ｓｎもしくはハンダなどによる金属接合によるもの、導電樹脂ペーストによるもの又は絶縁樹脂の収縮力によるものなどの形態があり、そのいずれの形態を用いてもよい。
いずれの実装方式を採用しても、基板３０と半導体チップ１０との間には、少なくとも結果的には絶縁性の樹脂が封入されていることが多い。これによれば、基板３０における配線パターン３２の形成を必須としない面に半導体チップ１０が搭載され、基板３０と半導体チップ１０との間には樹脂が設けられている。したがって、基板３０における半導体チップ１０の搭載面に配線パターン３２が形成されない場合に、樹脂は比較的密着性に優れる基板３０上に設けられるので、剥離を抑えることができる。また、半導体チップ１０と配線パターン３２との間に基板３０が介在する。したがって、例えば、基板３０が軟らかい材料で形成されたときに、半導体チップ１０と配線パターン３２とに加えられる応力を吸収することができる。ゆえに、さらに効果的に、接続信頼性を低下させることなく配線パターン３２の設計自由度の高い半導体装置を得ることができる。
基板３０における少なくとも異方性導電材料３４を設ける領域は、粗面となっていてもよい。すなわち、基板３０の表面を、その平坦性をなくすように荒らしてもよい。基板３０の表面は、サンドブラストを用いて機械的に、又はプラズマ、紫外線、オゾン等を用いて物理的に、エッチング材を用いて化学的に荒らすことができる。これらにより、基板３０と異方性導電材料３４の接着面積が増大させたり、物理的、化学的な接着力を増大させたりして、両者をより強く接着することができる。
図６に示すように、基板３０には、認識用の穴５０とそれの上に形成される認識パターン５２、５４とが設けられていてもよい。認識用の穴５０及び認識パターン５２、５４によって導電部材を穴３６に容易かつ確実に挿通させることができる。したがって、認識用の穴５０及び認識パターン５２、５４は基板３０における半導体チップ１０の搭載領域を避けた領域に形成されるのが好ましい。言うまでもないが、認識用の穴５０の形状と大きさは限定されることなく、認識パターン５２、５４が認識できればよい。認識パターン５２、５４は、図６にあるように認識用の穴５０をまたいでもよく、形状はこれに限定されない。また、認識パターン５２、５４は、基板３０における配線パターン３２の形成面であって、認識用の穴５０の開口部に形成される。基板３０に光透過性がある場合は、必ずしも認識用の穴５０は形成しなくてもよく、その場合は、認識パターン５２、５４は、基板３０を通して認識されることになる。
例えば、認識パターン５２、５４は基板３０の面上に設定される二次元座標のうちＸ軸方向に延びる第１のパターン５２と、Ｙ軸方向に延びる第２のパターン５４から構成されてもよい。いずれにしても、認識パターン５２、５４は、基板平面状において半導体チップ１０の位置を二次元的に把握できる構成であることが好ましい。ランド部３９、外部端子４０又は配線パターン３２の一部もしくは全部を認識パターン５２、５４としてもよいし、穴３６もしくは印刷、レーザ加工等で形成されたマーク等を認識パターン５２、５４として利用してもよい。
複数の外部端子４０は、配線パターン３２における基板３０を向く面とは反対側の面に設けられてもよい。配線パターン３２の外部端子４０を設ける部分はランド部３９となっていてもよい。配線パターン３２における外部端子４０の形成面であって、その形成領域を避けた領域には保護膜３３が形成されていてもよい。保護膜３３は、ソルダレジストなどの絶縁部材であることが好ましく、特に配線パターン３２の表面を覆って保護するようになっている。
外部端子４０はハンダで形成してもよく、ハンダ以外の金属や導電性樹脂などから形成してもよい。図５には、外部端子４０が半導体チップ１０の搭載領域内のみに設けられたＦＡＮ−ＩＮ型の半導体装置が示されているが、本発明はこれに限定されるものではない。例えば、第１の半導体チップ１０の搭載領域外にのみ外部端子４０が設けられたＦＡＮ−ＯＵＴ型の半導体装置や、これにＦＡＮ−ＩＮ型を組み合わせたＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置にも本発明を適用することができる。
次に、半導体チップ１０にバンプを形成する工程以降における、半導体装置の製造方法について説明する。
前述の半導体チップ１０を基板３０に搭載する。詳しくは、半導体チップ１０における電極１２の形成面を、基板３０における配線パターン３２の形成が必須である面とは反対の面に向けて搭載する。なお、基板３０は、その表面の一部を例えばサンドブラストやプラズマによって荒らしてもよい。
樹脂が異方性導電材料３４である場合は、半導体チップ１０の搭載前に予め基板３０上に異方性導電材料３４を設けておく。すなわち、基板３０に異方性導電材料３４を設けて、導電部材を配線パターン３２に電気的に接続させる。本実施形態によれば、異方性導電材料３４によって電極１２と配線パターン３２とを電気的に導通させるのと同時に、半導体チップ１０と基板３０との間のアンダーフィルを同時に行えるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。なお、異方性導電材料３４が熱硬化性である場合には、半導体チップ１０の搭載後に熱によって硬化させることにより、基板３０と半導体チップ１０との接着を図ることができる。
基板３０に認識用の穴５０及び認識用パターン５２、５４が形成されている場合は、それらを認識して半導体チップ１０の基板３０上における位置決めをすることができる。例えば、図６にあるように、認識パターン５２、５４は、基板３０の面上に設定される二次元座標のうちＸ軸方向に延びる第１のパターン５２と、Ｙ軸方向に延びる第２のパターン５４から構成されている。この場合に、第１パターン５２を認識して基板平面状のＹ座標を求め、同様に第２パターン５４を用いてＸ座標を求めて、基板３０における半導体チップ１０の位置を決めることができる。これによって、半導体チップ１０を基板３０上の決められた位置に正確に搭載することができる。
樹脂を設ける工程は、樹脂が異方性導電材料３４である場合を除き、半導体チップ１０の搭載後に行っても構わない。その場合は、例えば、半導体チップ１０の基板３０との隙間から気泡を除きつつ樹脂を充填することで、半導体チップ１０と基板３０のアンダーフィルとすることができる。
複数の外部端子４０を配線パターン３２上に設けてもよい。詳しくは、配線パターン３２における基板を向く面とは反対側の面に外部端子４０を設ける。図６にあるように、例えばランド部３９に外部端子４０を設ける。外部端子４０はハンダや金属などで形成することができるが、導電性の部材であればよい。本実施の形態では、外部端子４０は、ハンダボールである。ハンダボールの形成には、ハンダ球及びフラックス、又はクリームハンダなどを設けてから、これを加熱して溶融するリフロー工程が行われる。したがって、上述した異方性導電材料３４（熱硬化性である場合）の加熱を省略し、このリフロー工程で、ハンダボールの形成と同時に異方性導電材料３４を加熱してもよい。さらに、このとき、基板３０上に搭載する別の受動部品のハンダ付けを同時に行ってもよい。
（第２の実施の形態）
図７は、本実施の形態に係る半導体チップ１０を搭載する前の基板３０の平面図である。本実施の形態では、穴の形態が上述の実施の形態と異なる。本実施の形態では、穴は、スリット３８である。スリット３８は、細長く形成される。そして、配線パターン３２の一部は、スリット３８の幅方向をまたいで形成されている。詳しくは、複数の配線のうち、２つ以上の配線がスリット３８をまたいで形成されている。
スリット３８は、半導体チップ１０のそれぞれの電極１２の並びに対応して形成される。例えば、図７に示すように、半導体チップ１０の対向する二辺に沿って形成された電極１２に対応して、基板３０における半導体チップ１０の搭載領域の対向する二辺に二つのスリット３８が形成されていてもよい。一つのスリット３８には、複数の電極１２を配置することができる。詳しくは、一つのスリットには、電極１２に形成された導電部材を、２つ以上挿通することが可能である。スリット３８の大きさと形状は、電極１２の配置によって任意に決めることができる。これによれば、一つの電極１２に対応して一つの穴を形成する形態よりも、基板３０に必要な穴を容易に設けることができる。なお、スリット３８は必要に応じて、分割して形成されていてもよい。これ以外は第１の実施の形態と同様である。
次に、本実施の形態に係る半導体装置の製造方法について説明する。本実施の形態は基板３０にスリット３８が形成されていることに伴う工程を除き、第１の実施の形態と同様な工程を行うことができる。
（樹脂を設ける工程）
本工程では、基板３０に樹脂を設ける。樹脂は、少なくとも基板３０における半導体チップ１０の搭載領域に設ける。樹脂（例えば異方性導電材料３４）は、半導体チップ１０を基板３０に搭載する前に設けてもよい。あるいは、半導体チップ１０搭載後に行っても構わない。
本実施の形態では、基板３０にスリット３８が形成されており、スリット３８の一部は開口部となっている。そこで、樹脂を基板３０に設ける前に、基板３０の配線パターン３２が形成された側に、部材を基板３０の下敷きとして設ける。言い換えると、基板３０を部材の上に載せて、スリット３８の開口部を塞ぐ。部材は、少なくとも基板３０のスリット３８が配置された領域において、樹脂を浸透させない程度に、樹脂に対して親和性のない（又は親和性の小さい）特性を有することが好ましい。すなわち、部材は、樹脂を弾く特性を有するものであることが好ましい。これによって、樹脂を漏らさず、かつ、部材に浸透させずに、樹脂を基板３０の上に設けることができる。これは特に、樹脂を液状又はゲル状で用意する場合に効果的である。
例えば、図８に示すように、台１００上にテフロンシート６０を用意し、テフロンシート６０の上に基板３０を載置してもよい。その後、異方性導電材料３４を基板３０上に設け、半導体チップ１０を基板３０に載置し、半導体チップ１０を基板３０に向けて押圧治具１１０で押圧する。なお、樹脂を半導体チップ１０と基板３０との間に充填する場合も、例えば、台１００上にテフロンシート６０を介して半導体チップ１０を搭載済みの基板３０を載置して行うことができる。
本実施の形態においても、配線パターン３２は基板３０における半導体チップ１０の搭載領域とは反対側に位置することとなる。すなわち、配線パターン３２は半導体チップ１０に覆われることなく自由に設計することが可能となる。さらに、配線パターン３２は半導体チップ１０からみて基板３０を介した位置に形成される。したがって、半導体チップ１０内の集積回路における信号と、配線パターン３２における信号と、が干渉しにくくなっており、クロストークが減少する。ゆえに、接続信頼性を低下させることなく配線パターン３２の設計自由度の高い半導体装置を得ることができる。
（第３の実施の形態）
図９Ａ〜図９Ｄは、本実施の形態にかかる半導体装置の製造方法を示す図である。本実施形態では、図９Ｄに示す半導体装置は、半導体チップ１０と、基板３０と、外部端子４０と、を含む。
基板３０は上述に示した通りであり、フレキシブル基板等の有機系材料から形成されたもの、金属系基板等の無機系材料から形成されたもの、両者の組み合わされたもののうちいずれであってもよい。基板３０にはスルーホール３１が形成されており、配線パターン３２はスルーホール３１上をまたいで形成されている。また、配線パターン３１の一部として、スルーホール３１上には外部端子形成用のランド部（図示しない）が形成されていてもよい。
このような基板３０が用意されると、基板３０に上述に記載の異方性導電材料３４を設ける。異方性導電材料３４は、半導体チップ１０の電極１２を有する面よりも大きく設けられてもよい。
次に、異方性導電材料３４上に、半導体チップ１０を載せる。詳しくは、半導体チップ１０の電極１２を有する面を、異方性導電材料３４に向けて半導体チップ１０を載せる。本実施の形態では、電極１２上には第１及び第２のバンプ７０、８０が形成されており、これらのバンプの形成方法は上述に記載の通りである。第２のバンプ８０は、第１のバンプ７０とは異なる材料から形成されていてもよい。例えば第１のバンプ７０を金で形成し、第２のバンプ８０を金−スズ、ハンダなどの金よりも低融点金属で形成してもよい。このことによるメリットは既に記載の通りである。電極１２が、配線パターン３２の電極接続用のランド（図示せず）上に位置するように、半導体チップ１０を配置する。なお、第１及び第２のバンプ７０、８０は、配線パターン３２側に形成してもよい。
以上の工程により、半導体チップ１０の電極１２が形成された面と、基板３０の配線パターン３２が形成された面との間に異方性導電材料３４が介在する。そして、治具１１０を、電極１２が形成された面とは反対の面に押しつけて、半導体チップ１０を基板３０の方向に加圧する。また、治具１１０は、例えばヒータなどの加熱手段を有していてもよく、これによって半導体チップ１０を加熱してもよい。なお、治具１１０として、異方性導電材料３４がはみ出した部分にも熱を出来るだけ加えたい点を考慮すると、半導体チップ１０の平面積よりも大きい平面積を有するものを用いることが好ましい。こうすることで、半導体チップ１０の周囲まで熱が加わり易くなる。
治具１１０によって半導体チップ１０が加熱されているので、異方性導電材料３４の接着剤は、半導体チップ１０との接触領域において硬化している。ただし、この状態では、半導体チップ１０と接触してない領域又は半導体チップ１０から離れた領域は、異方性導電材料３４の接着剤には熱が行き届かないので、完全には硬化していない。この領域の硬化は、次の工程で行われる。
外部端子４０を例えばハンダで形成する場合には、図９Ｃに示すように、基板３０のスルーホール３１内及びその付近にハンダ４２を設ける。ハンダ４２は、例えばクリームハンダを用いて、印刷法により設けることができる。また、予め形成されたハンダボールを上記位置に載せても良い。
続いて、リフロー工程においてハンダ３４を加熱して、図９Ｄに示すように、外部端子４０を形成する。このリフロー工程では、ハンダ４２のみならず異方性導電材料３４も加熱される。この熱によって、異方性導電材料３４の未硬化の領域も硬化する。すなわち、異方性導電材料３４のうち、半導体チップ１０と接触していない領域又は半導体チップ１０から離れた領域が、外部端子４０の形成のためのリフロー工程で硬化する。
こうして得られた半導体装置によれば、半導体チップ１０の電極１２上に形成された第１及び第２のバンプ７０、８０の高さによって、半導体チップ１０と基板３０との間隔が大きくなるので、半導体チップ１０の直下に樹脂を多く設けることができ、樹脂を応力緩和層として十分に機能させることができる。なお、本実施の形態において第１及び第２のバンプ７０、８０は任意のバンプを意味し、少なくとも二つのバンプに適用が可能である。また、本発明は電極１２と配線パターン３２との電気的接続は、異方性導電材料３４に限定するものではなく、様々な形態（上述に記載）が適用できる。
上述の全ての実施の形態では、外部端子４０を有する半導体装置について述べてきたが、基板３０の一部を延出し、そこから外部接続を図るようにしてもよい。基板３０の一部をコネクタのリードとしたり、コネクタを基板３０上に実装したり、基板３０の配線パターン３２そのものを他の電子機器に接続してもよい。
さらに、積極的に外部端子４０を形成せずマザーボード実装時にマザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で結果的に外部端子を形成してもよい。その半導体装置は、いわゆるランドグリッドアレイ型の半導体装置である。さらに、上述の全ての実施の形態では、複数の半導体チップが実装されていてもよいし、受動部品と組み合わされていてもよい。
図８には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子４０とを機械的に接続することでそれらの電気的導通を図る。
そして、本発明を適用した半導体装置１を有する電子機器として、図１０にはノート型パーソナルコンピュータ、図１１には携帯電話が示されている。
以上述べてきた本実施の形態では、半導体チップ及びそれを利用した半導体装置について述べてきたが、本発明は突起を利用した、全ての電子チップの実施形態に利用することができる。
なお、上記発明の構成要件で「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
さらに、前述した全ての実装の形態は、半導体チップとその他の上記のような電子素子とが基板上で混載実装される半導体装置（実装モジュール）であってもよい。
【図面の簡単な説明】
図１Ａ〜図１Ｃは、本発明の第１の実施の形態における半導体装置の製造方法を説明する図である。
図２Ａ及び図２Ｂは、本発明の第１の実施の形態における半導体装置の製造方法を説明する図である。
図３Ａ〜図３Ｃは、本発明の第１の実施の形態における半導体装置の製造方法を説明する図である。
図４Ａ及び図４Ｂは、本発明の第１の実施の形態における半導体装置の製造方法を説明する図である。
図５は、本発明の第１の実施の形態における半導体装置を示した図である。
図６は、本発明の第１の実施の形態における基板を示した図である。
図７は、本発明の第２の実施の形態における基板を示した図である。
図８は、本発明の第２の実施の形態における半導体装置の製造方法を説明する図である。
図９Ａ〜図９Ｄは、本発明の第３の実施の形態における半導体装置の製造方法を示す図である。
図１０は、本発明に係る半導体装置が実装された回路基板を示す図である。
図１１は、本発明に係る半導体装置を有する電子機器を示す図である。
図１２は、本発明に係る半導体装置を有する電子機器を示す図である。
【図１Ａ】
0003994262.tif 000002
【図１Ｂ】
0003994262.tif 000003
【図１Ｃ】
0003994262.tif 000004
【図２Ａ】
0003994262.tif 000005
【図２Ｂ】
0003994262.tif 000006
【図３Ａ】
0003994262.tif 000007
【図３Ｂ】
0003994262.tif 000008
【図３Ｃ】
0003994262.tif 000009
【図４Ａ】
0003994262.tif 000010
【図４Ｂ】
0003994262.tif 000011
【図５】
0003994262.tif 000012
【図６】
0003994262.tif 000013
【図７】
0003994262.tif 000014
【図８】
0003994262.tif 000015
【図９Ａ】
0003994262.tif 000016
【図９Ｂ】
0003994262.tif 000017
【図９Ｃ】
0003994262.tif 000018
【図９Ｄ】
0003994262.tif 000019
【図１０】
0003994262.tif 000020
【図１１】
0003994262.tif 000021
【図１２】
0003994262.tif 000022