(57)【特許請求の範囲】
【請求項１】
矩形形状を有するモジュール基板の一方の面に半導体ウエハから切り出した複数のメモリチップを実装し、他方の面に放熱部材を取り付け、前記モジュール基板とこのモジュール基板が実装されるプリント配線板との間の電気的な接続と機械的な固定に用いられる複数の外部接続端子が前記矩形形状の対向する２辺のそれぞれに設けられたことを特徴とするメモリモジュール。
【請求項２】
請求項１において、
前記放熱部材は、前記メモリチップに対応する領域を含むモジュール基板のほぼ全面にわたって形成されていることを特徴とするメモリモジュール。
【請求項３】
矩形形状を有するモジュール基板の一方の面に半導体ウエハから切り出した複数のメモリチップを実装し、他方の面に放熱部材を取り付け、前記矩形形状の対向する２辺のそれぞれに複数の外部接続端子が設けられ、
前記放熱部材は、前記複数の外部接続端子が形成されていない対向する２辺よりも外部に露出していることを特徴とするメモリモジュール。
【請求項４】
請求項１において、
前記放熱部材は、前記複数の外部接続端子が形成されていない対向する２辺よりも外部に露出していることを特徴とするメモリモジュール。
【請求項５】
請求項１〜４のいずれかにおいて、
前記放熱部材を接地領域として用いることを特徴とするメモリモジュール。
【請求項６】
矩形形状を有するモジュール基板の一方の面に半導体ウエハから切り出した複数のメモリチップを実装し、前記モジュール基板と前記プリント配線板との間の電気的な接続と機械的な固定に用いられる複数の外部接続端子が前記矩形形状の対向する２辺のそれぞれに設けられたメモリモジュールと、
前記メモリモジュールが実装されるプリント配線板と、
を備え、前記メモリモジュールと前記プリント配線板の間に放熱部材を介在させ、前記プリント配線板に前記メモリモジュールを実装した状態において、前記放熱部材が前記モジュール基板と前記プリント配線板の両方に接触していることを特徴とするメモリシステム。
【請求項７】
請求項６において、
前記放熱部材は、前記メモリチップに対応する領域を含むモジュール基板のほぼ全面にわたって形成されていることを特徴とするメモリシステム。
【請求項８】
矩形形状を有するモジュール基板の一方の面に半導体ウエハから切り出した複数のメモリチップを実装し、前記矩形形状の対向する２辺のそれぞれに複数の外部接続端子が設けられたメモリモジュールと、
前記メモリモジュールが実装されるプリント配線板と、
を備え、前記メモリモジュールと前記プリント配線板の間に放熱部材を介在させ、前記放熱部材は、前記複数の外部接続端子が形成されていない対向する２辺よりも外部に露出していることを特徴とするメモリシステム。
【請求項９】
請求項６において、
前記放熱部材は、前記複数の外部接続端子が形成されていない対向する２辺よりも外部に露出していることを特徴とするメモリシステム。
【請求項１０】
請求項６〜９のいずれかにおいて、
前記放熱部材を接地領域として用いることを特徴とするメモリシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータ（パソコン）等に使用されるメモリモジュールおよびメモリシステムに関する。
【０００２】
【従来の技術】
半導体ウエハから切り出されたメモリ用ベアチップやプロセッサ用ベアチップは、パッケージングされた状態でプリント基板等に実装されるのが一般的である。ところが、パッケージの外形寸法は、各種のベアチップ自体のサイズに比べてかなり大きいため、プリント基板等に実装可能なメモリパッケージ等の数には一定の制限がある。
【０００３】
一方、最近では、複数のベアチップをパッケージング基板とほぼ同サイズの基板上に実装したマルチチップモジュール（ＭＣＭ）が普及しつつある。このマルチチップモジュールを用いることにより、▲１▼実装面積の小型・軽量化、▲２▼高密度配線、ベアチップ実装による高性能・高速化、▲３▼高信頼性の確保等が可能になる。
【０００４】
【発明が解決しようとする課題】
ところで、モジュール基板に各種のベアチップを実装して動作させると、ベアチップ自体が発熱するため、温度が上昇する。この温度上昇は、同じ動作電圧、動作速度の下においては、ベアチップの集積度を上げるにしたがって大きくなる。また、上述したマルチチップモジュールにおいては、小さな面積のモジュール基板に複数のベアチップが高密度で実装されているので、放熱面積が小さく、各ベアチップから発生する熱をプリント配線板等に効率よく逃がすことは難しい。特に、ＤＲＡＭ等の各種のメモリチップは急速に大容量化されており、これに伴って発熱量も急激に増加するため、効率よく放熱してメモリチップの冷却を行う工夫が必要となる。
【０００５】
本発明は、このような点に鑑みて創作されたものであり、その目的は、メモリチップを効率よく冷却することができるメモリモジュールおよびメモリシステムを提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明のメモリモジュールは、マルチチップモジュールとして構成されており、モジュール基板の一方の面に半導体ウエハから切り出された複数のメモリチップが実装されている。他方の面は、プリント配線板等への実装面であり、この面に放熱部材の取り付け、凹部の形成の少なくとも一方がなされている。放熱部材を取り付けた場合は、メモリチップから発生した熱が、放熱部材によってメモリモジュール全体に拡散され、放熱面積が拡大することによって、メモリチップの温度上昇が抑制される。また、凹部を形成した場合は、凹部の形成による放熱面積の拡大と凹部を流れる空気による冷却によって、メモリチップの温度上昇が抑制される。このようにして、メモリチップの動作不安定の原因となるような温度上昇を抑制することができる。
【０００７】
また、本発明のメモリシステムは、複数のメモリチップが実装されたメモリモジュールとこのメモリモジュールを実装するプリント配線板から構成されており、メモリモジュールの一方の面であって、メモリチップの実装面と反対側の面をプリント配線板との接触面（実装面）としている。メモリモジュール側の接触面とプリント配線板側の接触面のいずれか一方または双方に、放熱部材の取り付け、凹部の形成の少なくとも一方がなされている。放熱部材を取り付けた場合は、メモリチップから発生した熱が、放熱部材によってメモリモジュールからメモリシステムの広い領域に拡散され、放熱面積が拡大することによってメモリチップの温度上昇が抑制される。また、凹部を形成した場合は、凹部の形成による放熱面積の拡大と凹部を流れる空気による冷却によって、メモリチップの温度上昇が抑制される。このようにして、メモリチップの動作不安定の原因となるような温度上昇を抑制することができる。
【０００８】
【発明の実施の形態】
以下、本発明を適用した一実施形態のメモリモジュールおよびメモリシステムについて、図面を参照しながら具体的に説明する。
【０００９】
図１は一実施形態のメモリモジュールの一方の面の概略を示す平面図、図２は図１のＡ−Ａ′線断面図である。これらの図に示すように、メモリモジュール１０は、半導体ウエハから個別に切り出された４個のメモリチップとしてのメモリ用ベアチップ１をモジュール基板２上にワイヤボンディングによってＣＯＢ（Chip On Board ）実装したものである。各メモリ用ベアチップ１は、例えば、４Ｍ×４ビットのメモリ容量を有するＤＲＡＭであり、いずれのメモリ用ベアチップ１も長方形形状をしており、その長辺に沿って中央に一列にパッド３が形成されている。
【００１０】
一方、モジュール基板２は、後述するＳＯ−ＤＩＭＭ（Small Outline Dual Inline Memory Module ）基板に実装可能な外形寸法を有しており、モジュール基板２の中央付近には長手方向に沿ってほぼ一列に複数のパッド４が形成されている。これらのパッド４を挟んで両側に２個ずつメモリ用ベアチップ１が実装され、モジュール基板２のパッド４の並ぶ方向と各メモリ用ベアチップ１のパッド３の並ぶ方向はほぼ平行になっている。換言すれば、互いの長辺が隣接するように配置された２つのメモリ用ベアチップ１の間に、それぞれのパッド３と並行するように、モジュール基板２上に複数のパッド４が形成されている。
【００１１】
モジュール基板２のパッド４とメモリ用ベアチップ１のパッド３は、それぞれボンディングワイヤ５により接続されている。パッド４には、ボンディングワイヤ５が２本接続されたものと１本接続されたものがある。メモリ用ベアチップ１のアドレス端子など、複数のメモリ用ベアチップ１に共通に接続される端子については、モジュール基板２上のパッド４に複数のボンディングワイヤ５を接続することで、パッド４の共有化を図っている。
【００１２】
このように、一部のパッド４については、複数本のボンディングワイヤ５を接続しているため、パッド４の総数を全メモリ用ベアチップ１のパッド３の総数よりも少なくできる。また、一部のパッド４に２本のボンディングワイヤ５を接続することにより、この共通のパッド４を介して２本のボンディングワイヤ５同士の接続も同時に行うことができるため、モジュール基板２内の配線量を少なくすることができる。例えば、多層基板を用いてモジュール基板２を構成する場合には、基板の層数を少なくでき、メモリモジュール１０のコストを軽減することができる。
【００１３】
また、互いの長辺が隣接するように配置された２つのメモリ用ベアチップ１の間にモジュール基板２上のパッド４が集中しているため、それぞれのメモリ用ベアチップ１の外側に別々にパッド４を形成する場合に比べて、パッド４全体が占める面積を小さくでき、メモリモジュール１０の小型化および高密度実装が可能となる。
【００１４】
また、本実施形態のメモリモジュール１０は、図２に示すように、ワイヤボンディングされたメモリ用ベアチップ１の上面を樹脂６で覆って断線等の防止を図っている。樹脂６を厚く形成すると、メモリモジュール１０の高さが高くなりすぎるため、モジュール基板２の外周近傍に所定高さの封止枠７を取り付け、この封止枠７の内部に樹脂６を流し込み、樹脂厚が封止枠７の高さに一致するようにしている。これにより、メモリモジュール１０の高さのばらつきを確実に抑えることができる。
【００１５】
また、本実施形態のメモリモジュール１０は、いわゆるＬＣＣ（Leadless Chip Carrier ）方式によって、後述するＳＯ−ＤＩＭＭ基板等の各種の基板に実装される。図３は、図１に示したメモリモジュール１０の一部分を示す斜視図である。同図に示すように、モジュール基板２の外側面には、凹部形状に形成された複数の外部接続端子８が設けられ、これらの外部接続端子８はモジュール基板２表面あるいは内部に形成された配線パターン９を介してモジュール基板２表面のパッド４と電気的に接続されている。また、これらの外部接続端子８の凹部に半田を流し込むことにより、ＳＯ−ＤＩＭＭ基板等との間の電気的な接続と同時に、機械的な固定も行っている。
【００１６】
ところで、メモリ用ベアチップ１が動作するとキャリアの移動によって熱が発生する。メモリモジュール１０は、複数のメモリ用ベアチップ１が高密度で実装されているので、メモリ用ベアチップ１同士の間隔が狭く、発生する熱に対して放熱面積が小さく、冷却効率が悪いため、メモリ用ベアチップ１の温度が上昇する。また、モジュール基板２のメモリ用ベアチップ１の実装面の反対側の面は、ＳＯ−ＤＩＭＭ基板等のプリント配線板に実装する際にＳＯ−ＤＩＭＭ基板等と密着する。このため、本実施形態のメモリモジュール１０においては、プリント配線板と対向する一方の面に放熱部材を取り付けることにより、各メモリ用ベアチップ１で発生した熱をメモリモジュール１０のほぼ全面に広範囲にわたって拡散させて放熱効果を高め、それぞれのメモリ用ベアチップ１の冷却を行っている。
【００１７】
図４は、図１のＢ−Ｂ′線断面図である。また、図５はメモリモジュール１０のプリント配線板への実装面の概略を示す図である。これらの図に示すように、モジュール基板２のメモリ用ベアチップ１の実装面と反対側の面には、複数の溝１４が形成されている。それぞれの溝１４は所定形状、例えば、ほぼ半円形の断面を有しており、モジュール基板２の一方の長辺から対向する他方の長辺にかけて、モジュール基板２の短辺にほぼ平行に形成されている。断面を半円形にすることによって、周囲のモジュール基板２からの熱の吸収を良好にすることができる。また、複数の溝１４は、モジュール基板２に取り付けられた外部接続端子８と接触しない範囲で形成されている。
【００１８】
これらの溝１４には、メモリ用ベアチップ１によって局所的に発生した熱をメモリモジュール１０のほぼ全面に分散させるための放熱部材１５が取り付けられている。放熱は効率よく行う必要があるため、放熱部材１５には、銅等の熱伝導性の良好な金属材料を使用することが望ましい。また、放熱部材１５は、溝１４に隙間なく埋め込んで取り付けても、溝１４の表面のみに取り付けてもよい。特に、図６に示すように、放熱部材１５をモジュール基板２の短辺長よりも長くすることによって、メモリモジュール１０をプリント配線板に実装したときに、放熱部部材１５の一部が外部に露出することになり、この露出した放熱部材１５の一部が冷却フィンとして機能するため、冷却の効率をさらに上げることができる。
【００１９】
このように、本実施形態のメモリモジュール１０は、モジュール基板２の一方の面であって、他のプリント配線板への実装面に複数の溝１４が形成されており、これらの溝１４に放熱部材１５が取り付けられている。メモリモジュール１０に実装された各メモリ用ベアチップ１が発熱すると、この熱が各メモリ用ベアチップ１に接近した放熱部材１５に伝播されるため、各放熱部材１５が形成されたメモリモジュール１０のほぼ全面に熱が伝わり、各メモリ用ベアチップ１近傍の局所的な温度上昇を緩和することができる。また、メモリモジュール１０のほぼ全面にわたって各放熱部材１５が形成されており、放熱面積が拡大されるため、各放熱部材１５が直接接触している他のプリント配線板に効率よく熱が伝わって、あるいは各放熱部材１５からモジュール基板２や樹脂６を介してメモリモジュール１０周辺の空気中に対して効率よく放熱が行われ、メモリ用ベアチップ１が冷却される。このため、各メモリ用ベアチップ１の温度上昇を低く抑えることができ、温度上昇によって各メモリ用ベアチップ１の動作が不安定になったり、最悪の場合には熱暴走するといった事態を回避することができる。
【００２０】
次に、メモリモジュール１０をプリント配線板としてのＳＯ−ＤＩＭＭ基板１１に実装したメモリシステム２０について説明する。図７は、本実施形態のメモリモジュール１０を実装したメモリシステム２０を示す図である。同図に示すＳＯ−ＤＩＭＭ基板１１には、両方の面にそれぞれ２個ずつメモリモジュール１０が実装されており、各メモリモジュール１０に対して２個ずつノイズ防止用のコンデンサ１２が設けられている。また、一方の面には、各メモリ用ベアチップ１のチェック等を行うためのコントローラ１３が実装されている。各メモリモジュール１０は、上述したＬＣＣ方式により実装され、コンデンサ１２とコントローラ１３はＳＭＴ（Surface Mount Technology）方式により実装される。
【００２１】
図７に示すＳＯ−ＤＩＭＭ基板１１は、片面８個、両面で合計１６個のメモリを実装したことと同じ結果になり、例えば、メモリモジュール１０を構成するメモリ用ベアチップ１がそれぞれ４Ｍ×４ビットのＤＲＡＭである場合には、各メモリモジュール１０のメモリ容量は８Ｍバイトで、メモリシステム２０全体のメモリ容量は３２Ｍバイトになる。
【００２２】
図８は、図７に示す本実施形態のメモリシステム２０の横断面を示す図である。図８に示すように、モジュール基板２のメモリ用ベアチップ１の実装面と反対側の面には、複数の溝１４が形成され、これらの溝１４には各メモリ用ベアチップ１によって局所的に発生した熱をＳＯ−ＤＩＭＭ基板１１の広い領域に拡散させるための放熱部材１５が取り付けられている。また、メモリモジュール１０は、これらの溝１４に放熱部材１５を取り付けた面を実装面（接触面）として、ＳＯ−ＤＩＭＭ基板１１に接触している。
【００２３】
このように、本実施形態のメモリシステム２０はメモリモジュール１０のＳＯ−ＤＩＭＭ基板１１への実装面に複数の溝１４が形成され、これらの溝１４に放熱部材１５が取り付けられている。メモリモジュール１０に実装された各メモリ用ベアチップ１が発熱すると、この熱が各メモリ用ベアチップ１に接近した放熱部材１５に伝播されるため、各放熱部材１５が形成されたメモリモジュール１０のほぼ全面に熱が伝わり、各メモリ用ベアチップ１近傍の局所的な温度上昇を緩和することができる。また、メモリモジュール１０のＳＯ−ＤＩＭＭ基板１１への実装面のほぼ全面にわたって各放熱部材１５が形成されており、放熱面積が拡大されるため、各放熱部材１５が直接接触しているＳＯ−ＤＩＭＭ基板１１に効率よく熱が伝わって、あるいは各放熱部材１５からモジュール基板２や樹脂６を介してメモリシステム２０周辺の空気中に対して効率よく放熱が行われ、メモリ用ベアチップ１が冷却される。このため、各メモリ用ベアチップ１の温度上昇を低く抑えることができ、温度上昇によって各メモリ用ベアチップ１の動作が不安定になったり、最悪の場合には熱暴走するといった事態を回避することができる。
【００２４】
また、図９に示すように、モジュール基板２とＳＯ−ＤＩＭＭ基板１１のそれぞれの接触面双方に複数の溝１４を対向配置するように形成して、これらの溝１４に放熱部材１５を取り付けてもよい。この場合は、モジュール基板２とＳＯ−ＤＩＭＭ基板１１の双方に溝１４を形成するため、溝１４に取り付けられる放熱部材１５の容積を増やすことができ、各メモリ用ベアチップ１から発生する熱の拡散を促進させることができる。したがって、各メモリ用ベアチップ１の温度上昇を低く抑えることができ、温度上昇によって各メモリ用ベアチップ１の動作が不安定になるという事態を回避することができる。
【００２５】
また、図１０に示すように、モジュール基板２には、溝１４の形成や放熱部材１５の取り付けを行わず、ＳＯ−ＤＩＭＭ基板１１の接触面のみに複数の溝１４を形成し、これらの溝１４に放熱部材１５を取り付けてもよい。この場合は、モジュール基板２に溝１４の形成や放熱部材１５の取り付けを行わないので、メモリモジュール１０の製造工程の簡略化を図ることができる。
【００２６】
上述した実施形態では、モジュール基板２またはＳＯ−ＤＩＭＭ基板１１の少なくとも一方に溝１４を形成し、溝１４に放熱部材１５を取り付けて、各メモリ用ベアチップ１の温度上昇を低く抑えたが、溝１４に放熱部材１５を取り付けずに空洞にしてメモリモジュール１０またはメモリシステム２０を形成した場合であっても、各メモリ用ベアチップ１の温度上昇を低く押さえることが可能である。
【００２７】
図１１は、溝１４に放熱部材１５を取り付けない場合のメモリモジュール１０Ａの断面形状を示す図である。なお、同図に示す断面は、図１に示すＢ−Ｂ′線の断面に対応したものである。図１１に示すように、モジュール基板２のメモリ用ベアチップ１の実装面と反対側の面には、複数の溝１４が形成されている。それぞれの溝１４は所定形状、例えば、ほぼ半円形の断面を有しており、モジュール基板２の一方の長辺から対向する他方の長辺にかけて、モジュール基板２の短辺にほぼ平行に形成されている。断面を半円形にすることによって、周囲のモジュール基板２からの放熱を良好にすることができる。また、複数の溝１４は、モジュール基板２に取り付けられた外部接続端子８と接触しない範囲で形成されている。メモリモジュール１０ＡをＳＯ−ＤＩＭＭ基板１１等に実装する場合は、モジュール基板２の一方の面であって溝１４が形成された面を実装面（接触面）とする。
【００２８】
このように、メモリモジュール１０Ａは、ＳＯ−ＤＩＭＭ基板１１への実装面に複数の溝１４を形成することによって、メモリモジュール１０の放熱面積を拡大することができ、さらにこれらの溝１４を流れる空気によって、放熱を効率よく行うことができる。このため、各メモリ用ベアチップ１の温度上昇を低く抑えることができる。
【００２９】
図１２は、図１１に示したメモリモジュール１０ＡをＳＯ−ＤＩＭＭ基板１１に実装したメモリシステム２０Ａの横断面を示す図である。図１２に示すように、メモリシステム２０Ａはメモリモジュール１０ＡのＳＯ−ＤＩＭＭ基板１１への実装面に複数の溝１４が形成されている。このため、メモリモジュール１０がＳＯ−ＤＩＭＭ基板１１に実装されると、これらの溝１４によって空洞が形成される。
【００３０】
このように、メモリシステム２０Ａは、メモリモジュール１０Ａの複数の溝１４が形成された面をＳＯ−ＤＩＭＭ基板１１への実装面（接触面）とすることによって、メモリモジュール１０ＡとＳＯ−ＤＩＭＭ基板１１の接触面にこれらの溝１４による空洞が形成されるため、メモリシステム２０の放熱面積を拡大することができ、さらに空洞を流れる空気によって、放熱を効率よく行うことができる。このため、各メモリ用ベアチップ１の温度上昇を低く抑えることができ、温度上昇によって各メモリ用ベアチップ１の動作が不安定になるという事態を回避することができる。
【００３１】
また、図１３に示すようにモジュール基板２とＳＯ−ＤＩＭＭ基板１１の双方の接触面に複数の溝１４を形成した場合や、図１４に示すようにＳＯ−ＤＩＭＭ基板１１の接触面のみに複数の溝を形成した場合においても、複数の溝１４の形成により、メモリシステム２０Ａの放熱面積を拡大でき、さらにこれらの溝１４によって形成された空洞を流れる空気によって、放熱を効率よく行うことができる。このため、各メモリ用ベアチップ１の温度上昇を低く抑えることができ、温度上昇によって各メモリ用ベアチップ１の動作が不安定になるという事態を回避することができる。
【００３２】
本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。上述した実施形態では、溝１４はメモリモジュール１０の短辺にほぼ平行に形成したが、例えば、図１５に示すメモリモジュール１０Ｂや図１６に示すＳＯ−ＤＩＭＭ基板１１Ｂのように、格子形状に溝１４あるいは溝１４とともに放熱部材１５を形成した場合も、熱の拡散を促進し、放熱面積を拡大できるので、メモリ用ベアチップ１の温度上昇を低く抑えることができる。
【００３３】
また、図１７に示すメモリモジュール１０Ｃや図１８に示すＳＯ−ＤＩＭＭ基板１１Ｃのように、メモリモジュール１０ＣとＳＯ−ＤＩＭＭ基板１１Ｃの接触面のほぼ全面に凹部１６あるいは凹部１６とともに放熱部材１５を形成した場合も、同様の効果を得ることができる。
【００３４】
また、溝１４や凹部１６を形成せず、放熱部材１５として、熱伝導度が良好な導電パターンを取り付けてもよい。メモリモジュール１０のＳＯ−ＤＩＭＭ基板１１との接触面に図５、図１５、図１７に示すような導電パターンあるいはＳＯ−ＤＩＭＭ基板１１のメモリモジュール１０との接触面に図７、図１６、図１８に示すような導電パターンを形成しても、熱の拡散を促進し、放熱面積を拡大できるので、メモリ用ベアチップ１の温度上昇を低く抑えることができる。また、広範囲に形成された導電パターンを接地領域として使用することによって、耐ノイズ性を向上させることができる。
【００３５】
また、上述した実施形態では、メモリ用ベアチップをモジュール基板にワイヤボンディングによってＣＯＢ実装する例を説明したが、フリップチップ実装を行ってもよい。この場合には、さらに高密度実装が可能となるため、メモリモジュールの外形寸法をさらに小さくすることができる。図１９は、メモリ用ベアチップをフリップチップ実装する場合のモジュール基板を示す図であり、図１に示したメモリ用ベアチップ１をフリップチップ実装する場合のモジュール基板が示されている。図１９に示すように、図１に示したメモリ用ベアチップ１のパッド３と等間隔でモジュール基板上にパッド４′を形成し、これらのパッド４′とメモリ用ベアチップ１のパッド３とが向かい合うように配置することにより、フリップチップ実装を行うことができる。
【００３６】
また、上述した実施形態では、各メモリ用ベアチップ１の中央に一列にパッド３が形成され、これらのパッド３と２つのメモリ用ベアチップ１の間に形成されたパッド４とをボンディングワイヤ５によって接続したが、パッド３あるいはパッド４の形成位置やメモリ用ベアチップ１の数等はこれに限定されるものではない。例えば、図２０〜図２８に示すようなメモリ用ベアチップやメモリモジュールであってもよい。
【００３７】
上述した実施形態では、モジュール基板２にＤＲＡＭを実装する例を説明したが、ＳＲＡＭやフラッシュＲＯＭ等の他の種類のメモリ用ベアチップ１を実装することも可能である。
【００３８】
上述した実施形態では、メモリモジュール１０をＳＯ−ＤＩＭＭ基板１１に実装する例を説明したが、メモリモジュール１０を実装する基板はＳＯ−ＤＩＭＭ基板１１に限定されず、ＳＩＭＭ（Single Inline Memory Module ）基板などの他のメモリ基板あるいはマザーボードやドーターボードなどでもよい。
【００３９】
また、図２ではモジュール基板２の外周近傍に封止枠７を設けて樹脂６を流し込む例を説明したが、モジュール基板２のチップ実装面を樹脂６で固める方法は図２の例に限定されず、例えば、図２９（ａ）に示すように射出成形によってトランスファーモールドを形成する方法や、図２９（ｂ）に示すように封止枠７や金型等を用いずに単に樹脂６をチップ実装箇所に流す込む方法などがある。
【００４０】
【発明の効果】
上述したように、本発明によれば、メモリモジュールのプリント配線板への実装面に放熱部材の取り付けまたは凹部の形成の少なくとも一方がなされているため、放熱部材によってメモリモジュール全体に発生した熱が拡散され、あるいは形成された凹部によって放熱面積が拡大され、メモリチップから発生した熱は効率よく外部に放熱される。このため、メモリチップの動作不安定の原因となるような温度上昇を抑制することができる。また、メモリモジュールがプリント配線板に実装されているメモリシステムにおいては、メモリモジュール側の接触面とプリント配線板側の接触面のいずれか一方または双方に、放熱部材の取り付け、凹部の形成の少なくとも一方がなされており、放熱部材によってメモリモジュールからメモリシステムの広い領域に熱が拡散され、あるいは形成された凹部によって放熱面積が拡大され、メモリチップから発生した熱は効率よく外部に放熱される。このため、メモリチップの動作不安定の原因となるような温度上昇を抑制することができる。
【図面の簡単な説明】
【図１】本実施形態のメモリモジュールの概略を示す図である。
【図２】図１のＡ−Ａ′線断面図である。
【図３】図１に示したメモリモジュールの一部を示す斜視図である。
【図４】図１のＢ−Ｂ′線断面図である。
【図５】図１に示したメモリモジュールのプリント配線板への実装面の概略を示す図である。
【図６】メモリモジュールの短辺より長い放熱部材を取り付けた場合の図１に示したメモリモジュールのプリント配線板への実装面の概略を示す図である。
【図７】図１に示したメモリモジュールをＳＯ−ＤＩＭＭ基板に実装した状態を示す図である。
【図８】メモリモジュールのみに溝の形成や放熱部材の取り付けを行った場合のメモリシステムの横断面を示す図である。
【図９】メモリモジュールとＳＯ−ＤＩＭＭ基板双方に溝の形成や放熱部材の取り付けを行った場合のメモリシステムの横断面を示す図である。
【図１０】ＳＯ−ＤＩＭＭ基板のみに溝の形成や放熱部材の取り付けを行った場合のメモリシステムの横断面を示す図である。
【図１１】溝に放熱部材を取り付けないメモリモジュールの横断面を示す図である。
【図１２】メモリモジュールのみに溝を形成したメモリシステムの横断面を示す図である。
【図１３】メモリモジュールとＳＯ−ＤＩＭＭ基板双方に溝を形成したメモリシステムの横断面を示す図である。
【図１４】ＳＯ−ＤＩＭＭ基板のみに溝を形成したメモリシステムの横断面を示す図である。
【図１５】ＳＯ−ＤＩＭＭ基板との接触面のほぼ全面に格子状の溝を形成したメモリジュールの概略を示す図である。
【図１６】メモリモジュールの実装位置に格子状の溝を形成したＳＯ−ＤＩＭＭ基板を示す図である。
【図１７】ＳＯ−ＤＩＭＭ基板との接触面のほぼ全面に凹部を形成したメモリモジュールの概略を示す図である。
【図１８】メモリモジュールとの接触面のほぼ全面に凹部を形成したＳＯ−ＤＩＭＭ基板を示す図である。
【図１９】メモリ用ベアチップをフリップチップ実装する場合のモジュール基板上のパッド構成図である。
【図２０】交互にボンディングワイヤを引き出した例を示すメモリモジュールの平面図である。
【図２１】長辺に平行に二列に並んだパッドを有するメモリ用ベアチップを用いて構成したメモリモジュールの平面図である。
【図２２】長辺に平行に二列に並んだパッドを有する他のメモリ用ベアチップを用いて構成したメモリモジュールの平面図である。
【図２３】短辺に平行に二列に並んだパッドを有するメモリ用ベアチップを用いて構成したメモリモジュールの平面図である。
【図２４】短辺に平行に二列に並んだパッドを有する他のメモリ用ベアチップを用いて構成したメモリモジュールの平面図である。
【図２５】短辺に平行に二列に並んだパッドを有する他のメモリ用ベアチップを用いて構成したメモリモジュールの平面図である。
【図２６】複数本を単位として交互にボンディングワイヤの引き出しを行う例を示す図である。
【図２７】モジュール基板にパッドが二列に形成されている例を示す図である。
【図２８】２個のメモリ用ベアチップを用いて構成したメモリモジュールの平面図である。
【図２９】メモリモジュール上のメモリ用ベアチップを覆う樹脂の変形例を示す図である。
【符号の説明】
１  メモリ用ベアチップ
２  モジュール基板
３、４  パッド
５  ボンディングワイヤ
８  外部接続端子
１０  メモリモジュール
１１  ＳＯ−ＤＩＭＭ基板
１４  溝
１５  放熱部材
１６  凹部
２０  メモリシステム
【図１】
0003874888.tif 000002
【図２】
0003874888.tif 000003
【図３】
0003874888.tif 000004
【図４】
0003874888.tif 000005
【図５】
0003874888.tif 000006
【図６】
0003874888.tif 000007
【図７】
0003874888.tif 000008
【図８】
0003874888.tif 000009
【図９】
0003874888.tif 000010
【図１０】
0003874888.tif 000011
【図１１】
0003874888.tif 000012
【図１２】
0003874888.tif 000013
【図１３】
0003874888.tif 000014
【図１４】
0003874888.tif 000015
【図１５】
0003874888.tif 000016
【図１６】
0003874888.tif 000017
【図１７】
0003874888.tif 000018
【図１８】
0003874888.tif 000019
【図１９】
0003874888.tif 000020
【図２０】
0003874888.tif 000021
【図２１】
0003874888.tif 000022
【図２２】
0003874888.tif 000023
【図２３】
0003874888.tif 000024
【図２４】
0003874888.tif 000025
【図２５】
0003874888.tif 000026
【図２６】
0003874888.tif 000027
【図２７】
0003874888.tif 000028
【図２８】
0003874888.tif 000029
【図２９】
0003874888.tif 000030