(57)【特許請求の範囲】
【請求項１】
受信信号を増幅する第１の増幅回路と、増幅された信号と所定周波数の発振信号とを合成して音声周波数のベースバンド信号に変換する周波数変換手段と、該周波数変換手段とＤＣ結合され周波数変換手段で周波数変換された信号を増幅する第２の増幅回路とを含む受信系回路を備えた信号処理用半導体集積回路であって、上記第１の増幅回路とほぼ同一構成の回路を有し、その出力端子は上記第１の増幅回路の出力端子が接続される次段の回路の入力端子に接続され、その入力端子は上記受信信号が入力される外部端子に接続されていない第３の増幅回路を備えてなることを特徴とする信号処理用半導体集積回路。
【請求項２】
上記第３の増幅回路の入力端子には、上記第１の増幅回路の入力端子に接続される外部の回路と等価なインピーダンスが接続されていることを特徴とする請求項１に記載の信号処理用半導体集積回路。
【請求項３】
受信信号を増幅する第１の増幅回路と、増幅された信号と所定周波数の発振信号とを合成して音声周波数のベースバンド信号に変換する周波数変換手段と、該周波数変換手段とＤＣ結合され周波数変換手段で周波数変換された信号を増幅する第２の増幅回路とを含む受信系回路を備え、該受信系回路が活性化される第１の動作モードと非活性化される第２の動作モードとを有する信号処理用半導体集積回路であって、上記第１の増幅回路とほぼ同一構成の回路を有し、その出力端子は上記第１の増幅回路の出力端子が接続される次段の回路の入力端子に接続され、その入力端子は上記受信信号が入力される外部端子に接続されていない第３の増幅回路を備え、上記第２の増幅回路には該増幅回路のＤＣオフセットを校正するためのキャリブレーション回路が設けられ、上記第２の動作モードから第１の動作モードに移行する際に、上記第１の増幅回路を非活性状態としかつ上記第３の増幅回路を活性化させた状態で上記キャリブレーション回路による上記第２の増幅回路のＤＣオフセットの校正が行なわれるように構成されてなることを特徴とする信号処理用半導体集積回路。
【請求項４】
上記第３の増幅回路の入力端子には、上記第１の増幅回路の入力端子に接続される外部の回路と等価なインピーダンスが接続されていることを特徴とする請求項３に記載の信号処理用半導体集積回路。
【請求項５】
上記ＤＣオフセットの校正が行なわれた後に上記第３の増幅回路が非活性状態とされ、かつ上記第１の増幅回路が活性化状態とされるように構成されてなることを特徴とする請求項３または４に記載の信号処理用半導体集積回路。
【請求項６】
上記第２の増幅回路は複数の増幅段を有し、各増幅段ごとに出力のＤＣオフセットを校正するキャリブレーション回路が設けられていることを特徴とする請求項３〜５のいずれかに記載の信号処理用半導体集積回路。
【請求項７】
請求項１〜６のいずれかに記載の受信系回路と、送信信号を変調する変調回路と、変調された信号と発振信号とを合成してより周波数の高い信号に変換するアップコンバート用の周波数変換手段とを含む送信系回路と、上記受信系回路および送信系回路を制御する制御系回路と、上記受信系回路および送信系回路で合成される発振信号を生成する発振系回路と、が１つの半導体基板上に形成されてなることを特徴とする信号処理用半導体集積回路。
【請求項８】
請求項７に記載の信号処理用半導体集積回路と、受信ベースバンド信号から音声信号への変換や音声信号からベースバンド信号への変換等の信号処理および上記信号処理用半導体集積回路の制御を行なう半導体集積回路化されたベースバンド回路とを備えた無線通信システムであって、上記周波数変換手段および上記第２の増幅回路の動作電流を流す電流源のバイアス電圧を生成する基準電圧発生回路を活性化させる指令信号と、上記周波数変換手段および上記第２の増幅回路を活性化させる指令信号は、上記ベースバンド回路から上記信号処理用半導体集積回路へ供給されるように構成されていることを特徴とする無線通信システム。
【請求項９】
上記基準電圧発生回路を活性化させる指令信号と、上記周波数変換手段および上記第２の増幅回路を活性化させる指令信号は、上記ベースバンド回路から上記信号処理用半導体集積回路内の上記制御系回路へ供給されるように構成されていることを特徴とする請求項８に記載の無線通信システム。
【請求項１０】
受信信号を増幅する第１の増幅回路と、増幅された信号と所定周波数の発振信号とを合成して音声周波数のベースバンド信号に変換する周波数変換手段と、該周波数変換手段とＤＣ結合され周波数変換手段で周波数変換された信号を増幅する第２の増幅回路と、上記第１の増幅回路とほぼ同一構成の回路を有し、その出力端子は上記第１の増幅回路の出力端子が接続される次段の回路の入力端子に接続され、その入力端子は上記受信信号が入力される外部端子に接続されていない第３の増幅回路とを含む受信系回路を備え、該受信系回路が活性化される第１の動作モードと非活性化される第２の動作モードとを有する信号処理用半導体集積回路における制御方法であって、上記第２の動作モードから第１の動作モードに移行する際に、上記第１の増幅回路を非活性状態とし、上記第３の増幅回路を活性化させた状態で上記第２の増幅回路におけるＤＣオフセットの校正を行なうようにしたことを特徴とする信号処理用半導体集積回路おける制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路技術さらには多段接続されたアンプのＤＣオフセット低減に適用して有効な技術に関し、例えば携帯電話器に用いられ送受信信号を処理するダイレクトコンバージョン方式の信号処理ＬＳＩ（大規模半導体集積回路）に利用して有効な技術に関する。
【０００２】
【従来の技術】
従来、携帯電話器に用いられ送受信信号を処理する無線通信用ＬＳＩには、スーパーヘテロダイン方式と呼ばれる方式がある。スーパーヘテロダイン方式における受信系回路は、例えば図１０に示すように、アンテナＡＴより受信された信号から不要波を除去するＳＡＷフィルタからなる帯域制限フィルタ（ＦＬＴ）１１１と、フィルタ１１１を通過した信号を増幅する低雑音増幅回路（ＬＮＡ）１１２と、増幅された受信信号と発振系回路１３０からの局部発振信号とを合成することにより中間周波数の信号にダウンコンバートするミクサ（ＭＩＸ）１１３と、受信信号と局部発振信号の周波数差に相当する周波数の信号を通過させるバンドパスフィルタ（ＢＰＦ）１１４と、信号を所望のレベルに増幅する利得制御可能なプログラマブル・ゲイン・アンプ（ＰＧＡ）１１５と、所望の振幅に調整された信号を音声周波数のベースバンド信号（Ｉ／Ｑ）に復調する復調器（ＤｅＭＯＤ）１１６などから構成されている。
【０００３】
【発明が解決しようとする課題】
上記スーパーヘテロダイン方式は受信信号を一旦中間周波数の信号にダウンコンバートしてから復調処理を行なうため、回路規模が大きいという問題点があった。そこで、本発明者らは、受信信号を直接音声周波数のベースバンド信号（Ｉ／Ｑ）にダウンコンバートし復調するダイレクトコンバージョン方式の信号処理ＬＳＩを開発した。しかしながら、ダイレクトコンバージョン方式においては、受信系回路のアンプにＤＣオフセットがあるとそれが増幅されて出力されてしまうという不具合があることを見出した。そこで、その原因について検討した結果、以下のような原因が明らかになった。
【０００４】
すなわち、図１０に示されているようなスーパーヘテロダイン方式では、低雑音増幅回路（ＬＮＡ）１１２から復調器１１６の前段までが、容量を介して受信信号を伝達するＡＣ結合である。そのため、各段のアンプの出力にＤＣオフセットがあっても、ＡＣ結合の場合には直流成分は伝達されないため前段のＤＣオフセットは次段の回路に影響を与えることがないので、最終段のアンプの出力の直流電圧変動は極めて小さいものとなる。
【０００５】
ところが、ダイレクトコンバージョン方式の受信回路は、図１０におけるバンドパスフィルタ（ＢＰＦ）１１４と復調器（ＤｅＭＯＤ）１１６を省略した図１１に示すような構成を有しており、９００ＭＨｚのような受信信号とそれとほぼ同一周波数の局部発振信号φlocalとをミクサ（１１３）で合成することでいっきに音声周波数（０〜７０ｋＨＺ）の信号までダウンコンバートしかつ復調する。
【０００６】
そのため、ミクサ１１３と可変利得アンプ１１５とはＤＣ結合とせざるを得ず、素子のバラツキ等によりミクサ１１３の出力にＤＣオフセットが生じると、そのＤＣオフセットが可変利得アンプ１１５により増幅されてしまう。そして、この可変利得アンプ１１５のゲインはトータルで１５００倍を超えるため、ＤＣオフセットも同じように大きく増幅されてしまい、受信感度を低下させてしまうことが分かった。
【０００７】
従って、ダイレクトコンバージョン方式の受信回路では、受信を開始する前に可変利得アンプにおいてＤＣオフセットを「０」にするキャリブレーションを行なう必要がある。しかしながら、キャリブレーションを行なう際には、アンテナからの妨害波があると正しいキャリブレーションを行なえないため、その間、初段のＬＮＡ１１２をオフ（非動作状態）させることを考えた。
【０００８】
ところが、初段のＬＮＡ１１２をオフさせた状態でキャリブレーションを行なったとしても、ミクサ１１３で合成される受信信号ＲＦと局部発振信号φlocalの周波数がほぼ同一であるダイレクトコンバージョン方式の受信回路では、図１１に示すように、発振器ＶＣＯからのノイズＮがＬＮＡ１１２の入力側に漏れて入力端子に侵入した場合、ミクサ１１３において漏洩ノイズＮとその原因となった局部発振信号φlocalとが合成されるセルフミクシング現象が生じ、周波数が同じであるため当該受信系のフィルタ回路ではそのノイズを除去することができない。その結果、局部発振信号のＬＮＡ廻りのノイズによるＤＣオフセットが可変利得アンプ１１５において増幅されてしまい、受信感度が低下するおそれがあることが明らかとなった。
【０００９】
この発明の目的は、ダイレクトコンバージョン方式の信号処理用半導体集積回路において、受信モードに移行する際に局部発振器からの漏洩ノイズによるＤＣオフセットの発生を抑え、受信感度を向上させることができるようにすることにある。
【００１０】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１２】
すなわち、受信信号を増幅する第１の増幅回路と、増幅された信号と所定周波数の発振信号とを合成して音声周波数のベースバンド信号に変換する周波数変換手段と、該周波数変換手段とＤＣ結合され周波数変換手段で周波数変換された信号を増幅する第２の増幅回路とを含む受信系回路を備えた信号処理用半導体集積回路において、上記第１の増幅回路とほぼ同一構成の回路を有し、その出力端子は上記第１の増幅回路の出力端子が接続される次段の回路の入力端子に接続され、その入力端子は上記受信信号が入力される端子に接続されていない第３の増幅回路（ダミーＬＮＡ）を設けるようにした。
【００１３】
上記した手段によれば、例えばダイレクトコンバージョン方式の信号処理用半導体集積回路において、第１の増幅回路であるロウノイズアンプを非活性状態にして代わりに第３の増幅回路であるダミーＬＮＡを活性化させた状態で第２の増幅回路である可変利得アンプにおけるＤＣオフセットの校正を行なった後、ダミーＬＮＡを非活性状態にして第１の増幅回路であるロウノイズアンプを活性化させて受信動作を開始させることにより、発振器からの漏洩ノイズないしは発振信号の廻り込みノイズをダミーＬＮＡを介して与えた状態でキャブレーションを実行させることができ、それによって素子のバラツキによるＤＣオフセットとセルフミキシングにより発生するＤＣオフセットを同時に校正させることができる。
【００１４】
また、望ましくは、上記第３の増幅回路の入力端子には、上記第１の増幅回路の入力端子に接続される外部の回路と等価なインピーダンスが接続されるように構成する。これによって、通常動作時に第１の増幅回路の入力端子に入る発振信号の漏洩ノイズと同一のノイズをキャリブレーションの際に第３の増幅回路から与えてキャリブレーションを行なわせることができ、より精度の高いＤＣオフセットの校正が可能となり、通信システムにおいてはより感度の高い受信特性の再現が可能となる。
【００１５】
さらに、上記ＤＣオフセットの校正が行なわれた後に上記第３の増幅回路が非活性状態とされ、かつ上記第１の増幅回路が活性されるように構成する。これによって、通常動作時に第３の増幅回路であるダミーＬＮＡからの発振信号の廻り込みノイズを遮断して精度の高いＤＣオフセットの校正が可能となるとともに、無駄な消費電力を低減させることができる。
【００１６】
また、上記第２の増幅回路は複数の増幅段を有する場合に、各増幅段ごとに出力のＤＣオフセットを校正するキャリブレーション回路を設けるようにする。これによって、より精度の高いＤＣオフセットの校正が可能となる。
【００１７】
さらに、上記のような構成を有する受信系回路と、送信信号を変調する変調回路と、変調された信号と発振信号とを合成してより周波数の高い信号に変換するアップコンバート用の周波数変換手段とを含む送信系回路と、上記受信系回路および送信系回路を制御する制御系回路と、上記受信系回路および送信系回路で合成される発振信号もしくは発振制御信号を生成する発振系回路とを１つの半導体基板上に形成して信号処理用半導体集積回路を構成する。これによって、１チップの送受信用ＬＳＩが実現され、通信システムの部品点数を減らし、実装密度を高めることができ、携帯電話器の小型化が可能となる。
【００１８】
さらに、上記１チップの信号処理用半導体集積回路と、受信ベースバンド信号から音声信号への変換や音声信号からベースバンド信号への変換等の信号処理および上記信号処理用半導体集積回路の制御を行なう半導体集積回路化されたベースバンド回路とを備えた無線通信システムにおいて、上記周波数変換手段および上記第２の増幅回路の動作電流を流す電流源のバイアス電圧を生成する基準電圧発生回路を活性化させる指令信号と、上記周波数変換手段および上記第２の増幅回路を活性化させる指令信号は、上記ベースバンド回路から上記信号処理用半導体集積回路へ供給されるように構成する。これによって、ベースバンド回路とは別個にシステム全体を制御するマイクロプロセッサのような制御用ＬＳＩを設ける必要がなくなり、通信システムの部品点数を減らし、実装密度を高めることができ、携帯電話器の小型化が可能となる。
【００１９】
また、上記基準電圧発生回路を活性化させる指令信号と、上記周波数変換手段および上記第２の増幅回路を活性化させる指令信号は、上記ベースバンド回路から上記信号処理用半導体集積回路内の上記制御系回路へ供給されるように構成するのが望ましい。これにより、ベースバンド回路は信号処理用半導体集積回路の制御系回路にコマンドを与えるだけで良くベースバンド回路から信号処理用半導体集積回路内部の回路に直接制御信号を供給する必要がないので、ベースバンド回路と信号処理用半導体集積回路との間の信号線の数を減らし、各回路の外部端子数を減らすことができる。
【００２０】
さらに、本願の他の発明は、受信信号を増幅する第１の増幅回路と、増幅された信号と所定周波数の発振信号とを合成して音声周波数のベースバンド信号に変換する周波数変換手段と、該周波数変換手段とＤＣ結合され周波数変換手段で周波数変換された信号を増幅する第２の増幅回路と、上記第１の増幅回路とほぼ同一構成の回路を有し、その出力端子は上記第１の増幅回路の出力端子が接続される次段の回路の入力端子に接続され、その入力端子は上記受信信号が入力される外部端子に接続されていない第３の増幅回路とを含む受信系回路を備え、該受信系回路が活性化される第１の動作モードと非活性化される第２の動作モードとを有する信号処理用半導体集積回路において、上記第２の動作モードから第１の動作モードに移行する際に、上記第１の増幅回路を非活性状態とし上記第３の増幅回路を活性化させた状態で上記第２の増幅回路のＤＣオフセットの校正が行なうようにした制御方法の発明である。
【００２１】
かかる制御方法を採用することにより、受信系回路が活性化される第１の動作モードと非活性化される第２の動作モードとを有する信号処理用半導体集積回路において、アイドルモードのような第１の動作モードから受信モードのような第２の動作モードに移行する際に第２の増幅回路で生じるＤＣオフセットの高精度なキャリブレーションが可能となり、通信システムにおいては安定した受信特性を再現し受信感度を向上させることができる。
【００２２】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２３】
図１には、本発明を適用して好適な携帯電話器の信号処理システムの構成例が示されている。
【００２４】
図１において、ＡＴは信号電波の送受信用アンテナ、１１０はアンテナＡＴより受信された信号を中間周波数を介さずに復調、増幅しベースバンド信号に変換するダイレクトコンバージョン方式の受信系回路１１０、１３０はアンテナＡＴより送信するベースバンド信号を変調し周波数変換する送信系回路、１４０は上記受信系回路１１０と送信系回路１３０における周波数変換に必要とされる局部発振信号φlocalを発生する発振系回路、１５０は受信ベースバンド信号から音声信号への変換や音声信号からベースバンド信号への変換等の信号処理および上記受信系回路１１０や送信系回路１３０の制御を行なったりするベースバンド＆システム制御部である。該ベースバンド＆システム制御部１１０から出力された音声データは、Ｄ／Ａコンバータ１６０でアナログ変換されてスピーカ１７０に供給され音声が再生される。
【００２５】
上記受信系回路１１０は、アンテナＡＴより受信された信号を増幅する低雑音増幅回路（ＬＮＡ）１１２と、増幅された受信信号と該受信信号と同一周波数に分周した局部発振信号とを合成することで直接音声の周波数ベースバンド信号にダウンコンバートしかつ復調するミクサ（ＭＩＸ）１１３と、利得制御可能なプログラマブル・ゲイン・アンプ（ＰＧＡ）やローパス・フィルタ（ＬＰＦ）を複数段有し信号を所定のレベルに増幅する高利得のＰＧＡ部１１５と、該ＰＧＡ部１１５のＤＣオフセット・キャリブレーションを行うオートキャリブレーション回路１１７と、上記ベースバンド＆システム制御部１５０からのコマンド等に基づき受信系回路１１０および送信系回路１３０の動作制御を行うコントローラ１１８等から構成される。
【００２６】
上記ベースバンド＆システム制御部１５０と受信系のコントローラ１１８との間は３本の信号線からなるシリアルバスで接続されており、ベースバンド＆システム制御部１５０から受信系のコントローラ１１８に対して、コマンドコードＤＡＴＡと該コマンドのラッチタイミングを与えるクロックＣＬＫとデータが有効であることを示すイネーブル信号ＥＮが供給され、コントローラ１１８は供給されたコマンドに基づき受信系回路１１０の動作制御を行う。
【００２７】
図１には示されていないが、低雑音増幅回路（ＬＮＡ）１１２の前段には、アンテナＡＴより受信された信号から不要波を除去するＳＡＷフィルタが設けられていている。特に制限されるものではないが、この実施例では、上記受信系回路１１０と送信系回路１３０と発振系回路１４０は、ＳＡＷフィルタやフィルタ容量などを除き、例えば単結晶シリコンのような１つの半導体基板上に半導体集積回路１００として形成される。また、ベースバンド＆システム制御部１５０もそれ自身が１つの半導体集積回路として構成されているが、ベースバンド回路とシステム制御回路を別の半導体集積回路として構成しても良い。
【００２８】
図２には上記受信系回路１１０のより具体的な構成を、また図３には受信系回路を構成する各段のアンプに動作電流を与える基準電流発生回路の具体的な回路構成例を示す。
【００２９】
この実施例においては、ＬＮＡ部１１２に本来の低雑音増幅回路１１２Ａおよびこれと同一回路構成を有するダミーＬＮＡ１１２Ｂが設けられている。また、ＰＧＡ部１１５には３個のプログラマブル・ゲイン・アンプＰＧＡ１，ＰＧＡ２，ＰＧＡ３が設けられ、後述のように各々フィルタを挟んで縦続接続されている。そして、上記低雑音増幅回路１１２ＡおよびダミーＬＮＡ１１２Ｂや、ミクサ１１３、プログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３には、アンプに動作電流を流すために必要な基準電流を発生する基準電流発生回路１２１，１２２，１２３がそれぞれ設けられている。
【００３０】
基準電流発生回路１２１〜１２３は、図３に示すように、バンドギャップリファランス回路のような基準電圧発生回路ＶＲＣと、発生された基準電圧Ｖｒｅｆをベースに受けるバイポーラトランジスタＱ１１と、電源電圧Ｖｃｃと該トランジスタＱ１１のコレクタとの間に接続された抵抗Ｒ１２並びにベースとコレクタが結合されたカレントミラー用トランジスタＱ１２と、トランジスタＱ１１のエミッタと接地点との間に接続された抵抗Ｒ１２とから構成されている。抵抗Ｒ１１，Ｒ１２およびトランジスタＱ１１，Ｑ１２からなる回路は、電圧−電流変換回路として働く。
【００３１】
そして、上記トランジスタＱ１２のベース端子と前記各段のアンプに定電流源として設けられているトランジスタＱ２１のベース端子とが接続されることによりカレントミラー回路が構成され、これにより各段のアンプの定電流源に基準電流発生回路１２１〜１２３の基準電流Ｉｒと同一の電流が流されるようにされている。
【００３２】
また、基準電流発生回路１２１，１２２，１２３と各段のアンプに動作電流を流す電流源としてのトランジスタＱ２１との間には、電圧−電流変換回路のトランジスタＱ１２のベース電圧を伝達するか否かを決定するスイッチＳＷ１が設けられており、このスイッチＳＷ１はコントローラ１１８からの制御信号Ｔ２により制御されるように構成されている。ただし、ＬＮＡ部１１２においては、後に詳しく説明するように低雑音増幅回路１１２ＡとダミーＬＮＡ１１２に対応する基準電流発生回路１２１は、低雑音増幅回路１１２ＡやダミーＬＮＡ１１２Ｂに設けられているスイッチの切換えにより、何れかの一方の回路に基準電流を伝達するように構成されている。
【００３３】
さらに、上記基準電流発生回路１２１〜１２３の基準電圧発生回路ＶＲＣは、例えばシステムがアイドルモードになって受信系回路１１０の動作が停止されるときなどに消費電流を低減するため、コントローラ１１８からの制御信号Ｔ１により上記基準電圧発生回路ＶＲＣをアクティブ状態または非アクティブ状態に切換え可能に構成されている。
【００３４】
この実施例の受信系回路においては、制御信号Ｔ１により先ず基準電圧発生回路ＶＲＣを活性化させ、その基準電圧が安定してからスイッチＳＷ１をオンさせて各段のアンプの電流源に電流を流すことによってＤＣオフセットの変動を防止するようにされている。なお、ＬＮＡ部１１２に関しては、低雑音増幅回路１１２Ａとミクサ１１３とは容量を介してＡＣ結合されるので、基準電圧の変動に伴なう低雑音増幅回路１１２ＡのＤＣオフセットの変動はミクサ１１３には伝わらない。従って、低雑音増幅回路１１２Ａに対応した基準電流発生回路１２１の出力側のスイッチＳＷ１は省略するようにしてもよい。
【００３５】
一方、受信系回路１１０のコントローラ１１８は、ベースバンド＆システム制御部１５０からのコマンドコード等が格納されるレジスタ１１９や、該レジスタ１１９の値に基づき内部回路に制御信号を出力するデコーダ回路、ベースバンド＆システム制御部１５０から供給されたコマンドやオートキャリブレーション回路１１７から出力されたキャリブレーション終了通知の信号に基づき所定のタイミングの制御信号を生成するロジック回路などから構成される。
【００３６】
そして、コントローラ１１８は、供給されたコマンドに基づいて上記低雑音増幅回路１１２Ａ、後述のダミーＬＮＡ１１２Ｂ、ミクサ１１３、ＰＧＡ部１１５の基準電圧発生回路ＶＲＣをアクティブにする制御信号Ｔ１や、各基準電流発生回路１２１〜１２３で発生された基準電流を対応するアンプに供給させる制御信号Ｔ２、ダミーＬＮＡ１１２Ｂをアクティブにしてオートキャリブレーションを実行可能にするためのオートキャリブレーション制御信号Ｔ２１、低雑音増幅回路１１２Ａをアクティブにして信号の受信を行うための受信制御信号Ｔ３を、所定条件および所定タイミングで生成して出力する。
【００３７】
図４には、受信系回路１１０のより詳細な構成を示す。
【００３８】
図４に示されているように、ＰＧＡ部１１５は、高周波ノイズをカットするローパスフィルタＬＰＦ１〜ＬＰＦ３と利得制御可能なプログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３とを交互に縦続接続して構成されている。ローパスフィルタＬＰＦ１〜ＬＰＦ３は、初段よりも２段目、２段目よりも３段目の方がそれぞれカットオフ周波数近傍での利得特性曲線の傾きが急峻になるようにそれぞれ設計されている。
【００３９】
なお、初段のローパスフィルタＬＰＦ１はミクサ１１３の出力側の負荷と外付けの容量素子Ｃ１とから構成されている。容量素子Ｃ１は比較的容量が大きい（例えば２２００ｐＦ）ため外付け素子とされている。２段目のローパスフィルタＬＰＦ２は２次のフィルタ、３段目のローパスフィルタＬＰＦ３は３次のフィルタとされ、それらのフィルタを構成する容量素子は比較的容量値が小さいためアンプを構成する素子と共に半導体基板上に形成される。
【００４０】
上記プログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３は、３段で例えば１６００倍のような高利得が得られるように設計される。ダイレクトコンバージョン方式では、ミクサ１１３より後の信号は０Ｈｚ〜７０ｋＨｚのベースバンド帯の信号となるため、ローパスフィルタＬＰＦ１〜ＬＰＦ３やプログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３などミクサ１１３より後の回路は容量結合することが出来ず、ＤＣ結合とされている。
【００４１】
オートキャリブレーション回路１１７は、各プログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３のそれぞれに対応して設けられており、各プログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３の出力電位差をデジタル信号に変換するＡＤコンバータ１２４Ａ〜１２４Ｃと、該ＡＤコンバータ１２４Ａ〜１２４Ｃによる比較結果に基づき対応するプログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３の差動入力に出力のＤＣオフセットが「０」とするような入力オフセットを与えるＤＡコンバータ１２５Ａ〜１２５Ｃと、各ＡＤコンバータ１２５Ａ〜１２５Ｃに動作タイミングを与えるカウンタ１２６などから構成される。
【００４２】
オートキャリブレーション回路１１７は、コントローラ１１８からの指令によりキャリブレーションを開始すると、先ず、初段目のプログラマブル・ゲイン・アンプＰＧＡ１のＤＣオフセットキャリブレーションを行い、初段目が完了したら次に２段目、２段目が完了したら次に３段目と、１段ずつ順番にキャリブレーションを行う。
【００４３】
また、特に制限されないが、各段のＤＣオフセットキャリブレーションは、ＡＤコンバータ１２４Ａ〜１２４Ｃによるアンプの差動出力の比較とＤＡコンバータ１２５Ａ〜１２５Ｃによるアンプへの電圧印加とを逐次繰り返して行う逐次比較方式を採用している。ＤＡコンバータ１２５Ａ〜１２５Ｃは、例えば電流値がｉ，２ｉ，４ｉ，８ｉ……のような関係にあるｎ種類（ｎは正の整数で、例えば６のような値とされる）の重み電流をｎビットの入力信号に応じて合成し電圧に変換することで、２n段階の電圧値の中から１つを選択して出力することが可能となっている。
【００４４】
そして、カウンタ１２６からのタイミング信号によりＡＤコンバータ１２４Ａ〜１２４Ｃにおけるアンプ出力と基準電圧との比較と、そのＡＤ変換結果に応じたＤＡコンバータ１２５Ａ〜１２５Ｃによる差動アンプ入力への電圧印加とを、例えば６回繰り返し行うことで、各段のプログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３のキャリブレーションがそれぞれ実行される。そして、キャリブレーションが完了したら、上記ＤＡコンバータ１２５Ａ〜１２５Ｃに設けられたレジスタＲＥＧに各アンプのＤＣオフセットを「０」にさせるのに必要な最終ＤＡ入力値を記憶させ、次のキャリブレーション時或いは受信モードを終えるまでその状態を保持するように制御される。
【００４５】
上記キャリブレーション動作は、カウンタ１２６がコントローラ１１８からの制御信号に基づきシステムクロックφｓをカウントして、初段のＡＤコンバータ１２４Ａから２段目、３段目のＡＤコンバータ１２４Ｂ，１２４Ｃに対するタイミング信号を順次生成し出力することで、各段のアンプのＤＣオフセットキャリブレーションを順番に行なわせる。また、ＤＣオフセットキャリブレーションが完了すると、完了を知らせる信号がカウンタ１２６からコントローラ１１８に出力されるようになっている。
【００４６】
なお、この実施例では、特に制限されるものでないが、２段目のアンプＰＧＡ２と３段目のアンプＰＧＡ３に関しては、入力端子に抵抗を付けて入力オフセットを調整可能な構成にしておいて出力電圧を見てＤＣオフセットが「０」になるように入力オフセットを変化させるようにしているのに対し、初段のアンプＰＧＡ１に関しては出力電圧を見てＤＣオフセットが「０」になるように出力を調整するように構成されている。
【００４７】
図５には、上記ミクサ回路１１３の回路例を示す。この実施例のミクサ回路１１３は、互いにエミッタ共通接続され差動の局部発振信号φlocal，／φlocalがベースに入力されるとともに一方のコレクタが交差結合された２組の差動入力トランジスタＱ１，Ｑ２；Ｑ３，Ｑ４と、Ｑ１のコレクタおよびＱ４のコレクタと電源電圧Ｖｃｃとの間に各々接続された抵抗Ｒ１，Ｒ２と、Ｑ１，Ｑ２の共通エミッタと接地点との間に接続された定電流用トランジスタＱ５およびそのエミッタ抵抗Ｒ３と、Ｑ３，Ｑ４の共通エミッタと接地点との間に接続された定電流用トランジスタＱ６およびそのエミッタ抵抗Ｒ４とにより構成されている。そして、定電流用トランジスタＱ５，Ｑ６のエミッタと抵抗Ｒ３，Ｒ４との接続ノードに容量Ｃ１，Ｃ２を介してそれぞれ差動の受信信号ＲＦ，／ＲＦが入力され、差動入力トランジスタＱ１，Ｑ４のコレクタからφlocal，／φlocalとＲＦ，／ＲＦの合成周波数信号が差動で出力される。
【００４８】
図６には、受信系回路１１０の入力部に設けられる上記低雑音増幅回路１１２ＡとダミーＬＮＡ１１２Ｂの回路例を示す。ダミーＬＮＡ１１２Ｂは、前述したように、低雑音増幅回路１１２Ａと同一特性の素子を用いて同一回路に構成された回路である。
【００４９】
低雑音増幅回路１１２Ａは、図６に示すように、電源電圧Ｖｃｃと接地点との間に抵抗Ｒ１１とバイポーラトランジスタＱ１１とを直列接続してなるエミッタ接地型の増幅回路と、トランジスタＱ１１とベースが共通接続されカレントミラー回路を構成するトランジスタＱ１２およびこれと直列に接続された定電流源Ｉ１とを含みトランジスタＱ１１にバイアス電流を流すバイアス回路８０とから構成されている。そして、該バイアス回路８０には定電流源Ｉ１とトランジスタＱ１２との間に定電流源Ｉ１からの電流を遮断可能なスイッチＳＷ２が設けられている。
【００５０】
また、バイアス回路８０は、トランジスタＱ１１のベースに抵抗Ｒ１２，Ｒ１３を介してトランジスタＱ２のベース端子が接続され、且つこれらの抵抗Ｒ１２，Ｒ１３の接続ノードｎ１にトランジスタＱ１２のコレクタが接続されて、Ｑ１１とＱ１２がカレントミラーを構成しているとともに、トランジスタＱ１１のベース端子がアンテナＡＴにより受信された受信信号が入力される外部入力端子ＲＦＩＮに接続されている。
【００５１】
このように構成された低雑音増幅回路１１２Ａにおいては、バイアス回路８０によりトランジスタＱ１１にコレクタ電流が流された状態で、入力端子ＲＦＩＮよりＱ１１のベース端子に受信信号が入力されるとその信号を増幅した信号がＱ１１と抵抗Ｒ１１との接続ノードｎ０に現われ、これがミクサ１１３に供給される。そして、スイッチＳＷ２が前述のコントローラ１１８からの制御信号Ｔ３によりオフされ電流が遮断されると、トランジスタＱ１１のコレクタ電流も流れなくなりベース電位は接地電位に低下するため、微少な受信信号ではトランジスタＱ１１を駆動することができず、低雑音増幅回路１１２Ａは非アクティブな状態になる。
【００５２】
ダミーＬＮＡ１１２Ｂは、上記低雑音増幅回路１１２Ａと同一の素子を用いて同一の回路に構成されている。具体的には、抵抗Ｒ１１が共通負荷となるようにトランジスタＱ１１と並列に設けられたダミー入力トランジスタＱ２１と、該トランジスタＱ２１とカレントミラー接続されたトランジスタＱ２２、Ｑ２１−Ｑ２２のベース間の抵抗Ｒ２２，Ｒ２３、Ｑ２２のコレクタ側に接続されたスイッチＳＷ３、定電流源Ｉ２を含み低雑音増幅回路１１２Ａ側のバイアス回路８０と同一構成のバイアス回路９０とによりダミーＬＮＡ１１２Ｂが構成されている。ただし、このダミーＬＮＡ１１２Ｂに設けられているスイッチＳＷ３は、キャリブレーション実行時にコントローラ１１８からの制御信号Ｔ２１により正規の低雑音増幅回路１１２ＡのスイッチＳＷ２とは相補的に、つまりＳＷ２がオフのときにオン、ＳＷ２がオンのときはオフとなるように制御される。
【００５３】
また、低雑音増幅回路１１２Ａの入力端子ＲＦＩＮに対応したダミーＬＮＡ１１２Ｂのノードｎ２には、トランジスタＱ２１のベースに接続されるインピーダンスがトランジスタＱ１１のベースに接続されているインピーダンスと等しくなるように、入力端子ＲＦＩＮに外付けされているインダクタや容量からなる回路のインピーダンスＺ０とほぼ等価なインピーダンスＺ１を有するマッチング回路９１が接続されている。なお、半導体基板上にインダクタを形成するのは難しいことから、等価インピーダンスＺ１は、抵抗と容量の組み合わせにより、入力端子ＲＦＩＮに受信して内部回路に取り込む信号の周波数ωｉｎに対してほぼ等価なインピーダンスＺ１が得られるように設計される。
【００５４】
さらに、低雑音増幅回路１１２Ａは、局部発振器の漏洩ノイズが入力され難いようにするため、半導体基板上において発振系回路１４０やミクサ１１３から離れた領域に形成されるのが一般的であるが、ダミーＬＮＡ１１２Ｂも同様な領域に形成すると良い。
【００５５】
なお、低雑音増幅回路１１２ＡやダミーＬＮＡ１１２Ｂの構成およびその周辺回路の構成は、図６に示されているような構成に限られるものではなく、例えば、低雑音増幅回路１１２Ａとミクサ１１３との間に、利得を２段階に切換え可能な利得可変アンプＡＭＰ１（図４参照）を設け、受信信号の振幅が大きい場合にはベースバンド＆システム制御部１５０の制御によりこの利得可変アンプＡＭＰ１の利得を低い方に切り替え、受信信号の振幅が小さい場合にはベースバンド＆システム制御部１５０の制御により利得可変アンプＡＭＰ１の利得を高い方に切り替えるようにしても良い。
【００５６】
また、低雑音増幅回路１１２Ａを差動型に構成して、アンテナＡＴで受信された受信信号を差動信号に変換して低雑音増幅回路に入力するような構成にすることも出来る。図７には、そのような実施例に適用可能な差動型の低雑音増幅回路１１２ＡとダミーＬＮＡ１１２Ｂの構成例が示されている。なお、図７の回路は図６の回路を差動型としたもので、基本的な構成および動作は図６の回路と同一であるので詳しい説明は省略する。また、図７の実施例では、特に制限されるものでないが、低雑音増幅回路１１２Ａの入力トランジスタＱ１１，Ｑ１１’のエミッタは外部端子として設けられたグランドピンにそれぞれ接続されている。これにより、グランドライン廻りのノイズを低減することができる。一方、ダミーＬＮＡ１１２Ｂの入力トランジスタＱ２１，Ｑ２１’のエミッタはチップ内部のグランドラインにそれぞれ接続されている。
【００５７】
次に、上記ダミーＬＮＡ１１２Ｂを利用したオフセットのキャリブレーション動作について説明する。図８には、アイドルモード（待機モード）から受信モードへの切換り処理のフローチャートを、図９にはアイドルモードから受信モードへ切換る際の動作タイムチャートを示す。
【００５８】
アイドルモードから受信モードへの切換えは、例えば、携帯電話が待ち受け状態にあるときに携帯電話がどの基地局の無線ゾーンにあるかを確認するために、基地局からの信号を所定間隔毎に受信する間歇受信の際に発生するものであり、予め設定されている所定間隔毎にベースバンド回路によりアイドルモードから受信モードへのモード切換え処理が開始される。
【００５９】
所定のタイミングがきてベースバンド回路１５０で受信モードへのモード切換え処理が開始されると、まず、ベースバンド回路１５０からコントローラ１１８へ、発振系回路１４０の発振動作開始と受信系回路１１０の各部の基準電流発生回路の基準電圧発生回路ＶＲＣをアクティブにさせるコマンドコード（ウォームアップ・コマンド）が出力される。
【００６０】
このベースバンド回路１５０からのコマンド制御により、発振系回路１４０の局部発振器が発振動作を開始する一方、受信系回路１１０ではコントローラ１１８からの制御信号Ｔ１がハイレベルに変化されて、受信系回路１１０の各部の基準電流発生回路の基準電圧発生回路ＶＲＣがアクティブにされる。このとき、基準電流発生回路は立上りから電流が安定するまでにトランジスタの素子特性に応じた所定時間を要する。具体的には、図９に示すように、基準電流発生回路の立上り直後は定常時の電流よりも大きな電流が出力され、その後次第に所定の定常電流に近づいていく。
【００６１】
ベースバンド回路１５０では、上記基準電流回路の基準電圧発生回路ＶＲＣをアクティブにするコマンドコードを出力したら、次に内部のカウンタ等により所定期間を計時したタイミングで受信系回路１１０のコントローラ１１８へ、ミクサ１１３とＰＧＡ部１１５をアクティブにしてＰＧＡ部１１５におけるＤＣオフセットキャリブレーションを実行させるコマンドコードを送信する。
【００６２】
このコマンドコードが受信系回路１１０のコントローラ１１８へ送られると、受信系回路１１０のコントローラ１１８では、このコマンドコードをデコードして、ミクサ１１３とＰＧＡ部１１５をアクティブにする制御信号Ｔ２と、オートキャリブレーションモード信号Ｔ２１とをほぼ同時に出力する。制御信号Ｔ２は、ミクサ１１３とＰＧＡ部１１５にそれぞれ設けられている前記基準電流発生回路の出力側のスイッチＳＷ１に供給され、該スイッチＳＷ１がオン状態にされることで、先の制御信号Ｔ１で生成された基準電流と同一の電流がカレントミラー回路の動作でミクサ１１３とＰＧＡ部１１５の電流源にそれぞれ流され、ミクサ１１３とＰＧＡ部１１５がアクティブにされる。
【００６３】
一方、オートキャリブレーションモード信号Ｔ２１は、ダミーＬＮＡ１１２Ｂに動作電流を供給するパスに設けられたスイッチＳＷ３に供給されて該スイッチＳＷ３がオン状態にされ、ダミーＬＮＡ１１２Ｂがアクティブにされる。そして、これと同時に、オートキャリブレーションモード信号Ｔ２１がオートキャリブレーション回路１１７に入力され、該回路内部のカウンタ１２６が動作してオートキャリブレーション処理が開始され、ダミーＬＮＡ１１２Ｂがアクティブな状態でＰＧＡ部１１５におけるオートキャリブレーションが行なわれる。
【００６４】
ダミーＬＮＡ１１２Ｂが設けられていない図１２のような低雑音増幅回路におけるミクサ１１３の入力側のインピーダンスは、抵抗Ｒ１１とミクサの入力端子側の寄生容量Ｃｓの並列接続とみなすことができる。局部発振信号の漏洩ノイズは、ミクサの入力端子側のインピーダンスを通して混入すると考えられる。そして、この入力端子側のインピーダンスのうち抵抗Ｒ１１は低雑音増幅回路１１２Ａのオン、オフ状態で変化しないが、寄生容量Ｃｓはオン、オフ状態でその充放電電流が極端に相違するためインピーダンスが大きく変化する。
【００６５】
そのため、アンテナからの妨害波の影響をなくすためスイッチＳＷ２をオフして低雑音増幅回路１１２Ａの電流を遮断している状態では、ミクサ１１３の入力側のインピーダンスは小さいので局部発振信号の漏洩ノイズの影響は小さく、図９に実線で示されているように、ミクサ１１３の出力はＤＣオフセットがほぼ「０」に近い値となり、オートキャリブレーションによるＤＣオフセットの校正の量も僅かである。そして、その後、低雑音増幅回路１１２Ａがオンされると、ミクサの入力端子側の寄生容量Ｃｓが大きくなって局部発振信号の漏洩ノイズが混入し易くなり、その影響でミクサ１１３の出力のＤＣオフセットが急激に拡大する。従って、ダミーＬＮＡ１１２Ｂが設けられていない場合あるいはダミーＬＮＡがあってもそれがオフされている場合には、キャリブレーションを行なってもこのＤＣオフセットを校正することができない。
【００６６】
しかるに、この実施例においては、ダミーＬＮＡ１１２Ｂをオンさせた状態でオートキャリブレーションを行なうため、ダミーＬＮＡ１１２Ｂをオンさせることにより低雑音増幅回路１１２Ａがオフされていても、図９に破線で示すようにミクサ１１３の出力にはＤＣオフセットが低雑音増幅回路１１２Ａがオンされている通常受信動作時と同じ大きさで現われる。そして、このＤＣオフセットを校正するようにオートキャリブレーションが行なわれるため、ダミーＬＮＡ１１２Ｂが設けられていない場合に比べて大幅にＤＣオフセットを校正させることができる。なお、ＰＧＡ部１１５が図４の実施例のように３段で構成されている場合、局部発振信号の漏洩ノイズの影響によるＤＣオフセットの校正は主として初段の利得可変アンプＰＧＡ１で行なわれ、後段の利得可変アンプＰＧＡ２，ＰＧＡ３では専らそれらのアンプ自身の素子バラツキによるＤＣオフセットを校正するオートキャリブレーションが行なわれる。
【００６７】
上記のようにしてオートキャリブレーション回路１１７によるキャリブレーション動作が完了すると、ＰＧＡ部１１５のＤＡコンバータ１２５Ａ〜１２５Ｃに設けられたレジスタＲＥＧに各アンプのＤＣオフセットを「０」にさせるのに必要な最終ＤＡ入力値が保持され、オートキャリブレーション回路１１７からコントローラ１１８へキャリブレーション処理の完了を示す応答信号が出力される。
【００６８】
コントローラ１１８はキャリブレーション処理の完了が知らされると、オートキャリブレーションモード信号Ｔ２１をローレベルに立ち下げ、同時に受信モード信号Ｔ３を立ち上げて低雑音増幅回路１１２Ａをアクティブにして受信モードに移行させる。そして、それによりアンテナからの信号受信が可能となり、受信信号が低雑音増幅回路１１２Ａ、ミクサ１１３およびＰＧＡ部１１５を通ることでベースバンド信号に復調・増幅されてベースバンド＆システム制御部１５０に入力される。
【００６９】
そして、上記一連の受信処理が終わると、ベースバンド＆システム制御部１５０から受信系回路１１０のコントローラ１１８にアイドルモード（スリープモード）への移行コマンドが出力される。このコマンドに基づいて受信系回路１１０のコントローラ１１８は、制御信号Ｔ１，Ｔ２と受信モード信号Ｔ３をローレベルに変化させて、受信系回路１１０のアンプの電流源に流れていた動作電流を遮断させ、アイドルモード（待受け状態）へ移行する。
【００７０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例の受信系回路においては、ミクサ１１３の前段にも利得可変アンプＡＭＰ１を設けているが、このアンプは省略することができる。また、ミクサ１１３の後段の利得可変アンプ１１５は３段で構成されているが、２段あるいは４段以上であっても良い。
【００７１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話器に用いられるダイレクトコンバージョン方式の信号処理用半導体集積回路に適用した場合を説明したが、本発明はそれに限定されるものでなく、複数のアンプがＤＣ結合で多段に接続されているアナログ回路を内蔵した半導体集積回路に広く利用することができる。
【００７２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００７３】
すなわち、ダイレクトコンバージョン方式の信号処理用半導体集積回路において、受信モードに移行する際に局部発振器からの漏洩ノイズによるＤＣオフセットの発生を抑え、受信感度を向上させることができる。
【図面の簡単な説明】
【図１】本発明を適用して好適な携帯電話の信号処理システムの実施例を示す構成図である。
【図２】受信系回路１１０における信号受信部の駆動方式の詳細例を示すブロック図である。
【図３】図２の基準電流発生回路の一例を示す構成図である。
【図４】オートキャリブレーション回路１１７を含めた信号受信部の詳細例を示すブロック図である。
【図５】ミクサ回路１１３の回路例を示す回路図である。
【図６】ＬＮＡ回路とダミーＬＮＡ１１２Ｂの詳細例を示す回路図である。
【図７】差動型のＬＮＡ回路とダミーＬＮＡ１１２Ｂの一例を示す回路図である。
【図８】信号受信部のアイドルモードと受信モードとの切換り時の処理手順を示すフローチャートである。
【図９】信号受信部のアイドルモードと受信モードとの切換り時の動作波形を示すタイムチャートである。
【図１０】従来の携帯電話器に用いられているスーパーヘテロダイン方式の受信系回路の構成例を示すブロック図である。
【図１１】ダイレクトコンバージョン方式の受信系回路における局所発振信号の漏洩ノイズによるセルフミキシング作用を説明する参考図である。
【図１２】従来の低雑音増幅回路（ＬＮＡ）の一例を示す回路図である。
【符号の説明】
ＡＴ  送受信用アンテナ
１００  信号処理用半導体集積回路
１１０  受信系回路
１１１  ＳＡＷフィルタ
１１２  ＬＮＡ部
１１２Ａ  低雑音増幅回路（ＬＮＡ）
１１２Ｂ  ダミーＬＮＡ
１１３  ミクサ（ＭＩＸ）
１１５  ＰＧＡ部
１１７  オートキャリブレーション回路
１１８  コントローラ
１２１〜１２３  基準電流発生回路
１３０  送信系回路
１４０  発振系回路
１５０  ベースバンド＆システム制御部
１６０  Ｄ／Ａコンバータ
１７０  スピーカ
【図１】
0003979485.tif 000002
【図２】
0003979485.tif 000003
【図３】
0003979485.tif 000004
【図４】
0003979485.tif 000005
【図５】
0003979485.tif 000006
【図６】
0003979485.tif 000007
【図７】
0003979485.tif 000008
【図８】
0003979485.tif 000009
【図９】
0003979485.tif 000010
【図１０】
0003979485.tif 000011
【図１１】
0003979485.tif 000012
【図１２】
0003979485.tif 000013