(57)【特許請求の範囲】
【請求項１】
第１の面に複数の電極を有する半導体素子を用意する第１工程と、
前記電極に第１の貫通穴を形成する第２工程と、
前記第１の面側であって前記第１の貫通穴の内壁面を含む領域に、前記第１の貫通穴内に第２の貫通穴を有する絶縁膜を形成する第３工程と、
前記第３工程の後、前記第１の貫通穴に連通し、前記半導体素子を貫通する第３の貫通穴を形成する第４工程と、
前記電極と電気的に接続され、前記第３の貫通穴の内壁面から前記第１の面上及び前記第１の面とは反対の第２の面上に至るように導電層を形成する第５工程と、
を含み、
前記第５工程で、前記第１の面及び前記第２の面において複数のランドを含むように前記導電層を形成し、かつ、複数の前記電極のうち、少なくとも２つの前記電極のピッチは前記第１の面及び前記第２の面の少なくともいずれか一方における前記ランドのピッチとは異なるように前記導電層を形成する半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第４工程で、前記第３の貫通穴よりも径の小さい小孔を予め前記半導体素子に形成し、前記小孔を拡大させて前記第３貫通穴を形成する半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記第４工程で、前記小孔を形成する前に、前記小孔を形成する位置に窪みを形成する半導体装置の製造方法。
【請求項４】
請求項２又は請求項３記載の半導体装置の製造方法において、
前記第４工程で、前記小孔をレーザビームにより形成し、ウェットエッチングによって前記小孔を拡大させる半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記第２工程で、前記電極の中央部に、前記第１の貫通穴を形成する半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記第４工程で、前記第３の貫通穴を、前記半導体素子における前記第１及び第２の面の端部側に形成し、
前記第５工程で、前記ランドを、前記半導体素子における前記第３の貫通穴よりも前記第１及び第２の面の中央側に設ける半導体装置の製造方法。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記第４工程後であって前記第５工程の前に、前記第１の面及び前記第２の面の少なくともいずれか一方に応力緩和層を形成する工程をさらに含み、
前記第５工程で、前記導電層を前記応力緩和層上に至るように形成する半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記第４工程後であって前記第５工程の前に、前記応力緩和層によって複数の突起部を形成し、
前記第５工程で、前記導電層をそれぞれの前記突起部に至るように形成する半導体装置の製造方法。
【請求項９】
請求項７記載の半導体装置の製造方法において、
前記第４工程後であって前記第５工程の前に、前記応力緩和層によって複数の凹部を形成し、
前記第５工程で、前記導電層をそれぞれの前記凹部に至るように形成する半導体装置の製造方法。
【請求項１０】
請求項７から請求項９のいずれかに記載の半導体装置の製造方法において、
前記第４工程後であって前記第５工程の前に、前記応力緩和層を樹脂で形成する半導体装置の製造方法。
【請求項１１】
請求項７から請求項１０のいずれかに記載の半導体装置の製造方法において、
前記第５工程で、前記ランドを前記応力緩和層上に形成する半導体装置の製造方法。
【請求項１２】
請求項１から請求項１１のいずれかに記載の半導体装置の製造方法において、
前記第５工程で、隣同士の前記ランドを、そのピッチが隣同士の前記電極のピッチよりも広くなるように形成する半導体装置の製造方法。
【請求項１３】
請求項１から請求項１２のいずれかに記載の半導体装置の製造方法において、
前記第５工程後に、前記ランドに外部端子を設ける工程をさらに含む半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、
前記外部端子を設ける工程で、前記ランド上にハンダを厚層状に形成した後、ウェットバックによってハンダボールを形成する半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記ハンダを形成する工程で、前記ハンダを電解メッキもしくは印刷により設ける半導体装置の製造方法。
【請求項１６】
請求項１から請求項１５のいずれかに記載の半導体装置の製造方法において、
前記第５工程後に、前記半導体素子の少なくとも前記ランドを除く領域に、保護膜を形成する工程をさらに含む半導体装置の製造方法。
【請求項１７】
請求項１から請求項１６のいずれかに記載の半導体装置の製造方法において、
前記第４工程後であって、前記第５工程前に、前記第３の貫通穴の前記内壁面を含む領域に第２の絶縁膜を形成する工程をさらに含み、
前記第５工程で、前記第２の絶縁膜上に前記導電層を形成する半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記第４工程後であって、前記第５工程前に、前記第３の貫通穴の前記内壁面を含む領域に、樹脂を塗布することによって前記第２の絶縁膜を形成する半導体装置の製造方法。
【請求項１９】
請求項１７記載の半導体装置の製造方法において、
前記第２の絶縁膜を形成する工程で、前記第３の貫通穴内に樹脂を埋め込んで設け、
前記第５工程で、前記第３の貫通穴内の前記樹脂を貫通するように前記導電層を形成する半導体装置の製造方法。
【請求項２０】
請求項１から請求項１９のいずれかに記載の半導体装置の製造方法において、
前記半導体素子は、半導体チップである半導体装置の製造方法。
【請求項２１】
請求項１から請求項１９のいずれかに記載の半導体装置の製造方法において、
前記半導体素子は、半導体ウエハの一部である半導体装置の製造方法。
【請求項２２】
請求項１から請求項２１のいずれかに記載の方法によって製造された半導体装置を積層した後に、上下の半導体装置を前記導電層によって電気的に接続する工程をさらに含む半導体装置の製造方法。
【請求項２３】
請求項２１を引用する請求項２２記載の半導体装置の製造方法において、
前記第５工程後に、前記半導体ウエハから前記半導体素子の部分を切断する工程をさらに含む半導体装置の製造方法。
【請求項２４】
第１の面に複数の電極を有する半導体素子と、
前記電極に形成された第１の貫通穴と、
前記第１の貫通穴の内壁面を含む領域に形成され、前記第１の貫通穴内に第２の貫通穴を有する絶縁膜と、
前記第１の貫通穴に連通し、前記半導体素子を貫通する第３の貫通穴と、
前記電極と電気的に接続され、前記第３の貫通穴の内壁面から前記第１の面上及び前記第１の面とは反対の第２の面上に至るまで形成された導電層と、
を有し、
前記導電層は、前記第１の面及び前記第２の面の少なくともいずれか一方において、複数の前記電極のうち少なくとも２つの前記電極のピッチとは異なるピッチで形成された複数のランドを含む半導体装置。
【請求項２５】
請求項２４記載の半導体装置において、
前記第３の貫通穴は、前記半導体素子における前記第１及び第２の面の端部側に形成され、
前記ランドは、前記半導体素子における前記第３の貫通穴よりも前記第１及び第２の面の中央側に設けられてなる半導体装置。
【請求項２６】
請求項２４又は請求項２５記載の半導体装置において、
前記第１の面及び前記第２の面の少なくともいずれか一方に形成された応力緩和層をさらに含み、
前記導電層は、前記応力緩和層上に至るように形成されてなる半導体装置。
【請求項２７】
請求項２６記載の半導体装置において、
前記応力緩和層によって複数の突起部が形成され、
前記導電層は、それぞれの前記突起部に至るように形成されてなる半導体装置。
【請求項２８】
請求項２６記載の半導体装置において、
前記応力緩和層によって複数の凹部が形成され、
前記導電層は、それぞれの前記凹部に至るように形成されてなる半導体装置。
【請求項２９】
請求項２６から請求項２８に記載の半導体装置において、
前記応力緩和層は、樹脂で形成されてなる半導体装置。
【請求項３０】
請求項２６から請求項２９のいずれかに記載の半導体装置において、
前記ランドは、前記応力緩和層上に形成されてなる半導体装置。
【請求項３１】
請求項２４から請求項３０のいずれかに記載の半導体装置において、
隣同士の前記ランドのピッチは、隣同士の前記電極のピッチよりも広い半導体装置。
【請求項３２】
請求項２４から請求項３１のいずれかに記載の半導体装置において、
前記ランドに設けられた外部端子をさらに含む半導体装置。
【請求項３３】
請求項２４から請求項３２のいずれかに記載の半導体装置において、
前記半導体素子の前記ランドを除く領域に保護膜が形成されてなる半導体装置。
【請求項３４】
請求項２４から請求項３３のいずれかに記載の半導体装置において、
前記第３の貫通穴の前記内壁面を含む領域に第２の絶縁膜が形成され、
前記導電層は、前記第２の絶縁膜上に形成されてなる半導体装置。
【請求項３５】
請求項２４から請求項３４のいずれかに記載の半導体装置において、
前記半導体素子は、半導体チップである半導体装置。
【請求項３６】
請求項２４から請求項３４のいずれかに記載の半導体装置において、
前記半導体素子は、半導体ウエハの一部である半導体装置。
【請求項３７】
複数の半導体装置が積層されてなる積層型半導体装置であって、
少なくとも最下層の半導体装置が請求項２４から請求項３６のいずれかに記載の半導体装置である積層型半導体装置。
【請求項３８】
請求項２４から請求項３６のいずれかに記載の複数の半導体装置が積層され、上下の半導体装置が前記導電層によって電気的に接続されてなる積層型半導体装置。
【請求項３９】
請求項２７記載の複数の半導体装置が積層され、上下の半導体装置が前記導電層によって電気的に接続されており、
積層された一対の前記半導体素子の間で、前記応力緩和層の前記突起部同士が対向して配置されてなる積層型半導体装置。
【請求項４０】
請求項２７記載の半導体装置と、請求項２８記載の半導体装置と、が積層され、上下の半導体装置が前記導電層によって電気的に接続されており、
積層された一対の前記半導体素子の間で、一方の半導体素子における前記突起部が他方の半導体素子における前記凹部に入り込んでなる積層型半導体装置。
【請求項４１】
請求項３７から請求項４０のいずれかに記載の半導体装置において、
最下層の半導体装置は、前記半導体素子における前記第１の面が積層された他の半導体装置に対向して配置されてなる積層型半導体装置。
【請求項４２】
請求項２４から請求項４１のいずれかに記載の半導体装置又は積層型半導体装置が実装された回路基板。
【請求項４３】
請求項２４から請求項４１のいずれかに記載の半導体装置又は積層型半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
近年、複数の半導体チップを積み重ねた半導体装置が開発されている。その多くは、半導体チップの電極にワイヤ又はリードをボンディングして電気的な接続を図ったものであったが、ワイヤ等を設けたために小型化に限界があった。
【０００３】
また、半導体チップに貫通穴を形成し、貫通穴に溶融したハンダを充填して電気的な接続を図ることも開発されている。しかし、細い貫通穴にハンダを充填するとボイドが発生してしまい、電気的接続の信頼性を確保しにくい。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、積み重ねた半導体素子相互の電気的な接続を高い信頼性をもって容易に図ることができ、かつ小型化を図ることができる半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、第１の面に複数の電極を有する半導体素子に貫通穴を形成する第１工程と、
前記電極と電気的に接続され、前記貫通穴の内壁面から前記第１の面上及び前記第１の面と対向する第２の面上に至るように導電層を形成する第２工程と、
を含み、
前記第２工程で、前記第１の面及び前記第２の面において接続部を備えるように、かつ、複数の前記電極のうち、少なくとも２つの前記電極の間隔は前記第１の面及び前記第２の面の少なくともいずれか一方における前記接続部の間隔とは異なるように前記導電層を形成する。
【０００６】
本発明によれば、貫通穴に導電層を形成することで、半導体素子の一方の面と他方の面との電気的接続を図る。これによれば、導電層を貫通穴に溶融材料を充填するのではないため、ボイドの発生等の問題が生じることなく、電気的接続の高い信頼性を確保できる。
【０００７】
さらに、導電層を所定の形状に引き廻すことで、複数の接続部のピッチを変換できる。これによって、例えば複数の半導体素子を積層する場合に、相互の半導体素子における接続自由度を高めることができる。
【０００８】
（２）この半導体装置の製造方法において、
前記第１工程で、前記貫通穴よりも径の小さい小孔を予め形成し、前記小孔を拡大させて前記貫通穴を形成してもよい。
【０００９】
これによれば、容易に貫通穴を形成することができる。
【００１０】
（３）この半導体装置の製造方法において、
前記小孔を形成する位置に窪みを形成してもよい。
【００１１】
これによれば、窪みによって貫通穴を形成する位置を確認できるので、貫通穴を正確な位置に形成することができる。
【００１２】
（４）この半導体装置の製造方法において、
前記小孔をレーザビームにより形成し、ウェットエッチングによって前記小孔を拡大させてもよい。
【００１３】
これによれば、容易に貫通穴を形成することができる。また、レーザビームにより形成された小孔の内壁面が荒れていても、ウェットエッチングによってこれを拡大させるので、滑らかな内壁面の貫通穴を形成することができる。
【００１４】
（５）この半導体装置の製造方法において、
前記電極に、前記貫通穴と連通する穴を形成してもよい。
【００１５】
（６）この半導体装置の製造方法において、
前記貫通穴を、前記半導体素子における端部側に形成し、
前記接続部を、前記半導体素子における前記貫通穴よりも中央側に設けてもよい。
【００１６】
これによれば、接続部を半導体素子の中央側に形成することで、広い領域にて接続部のピッチ変換を図ることができる。
【００１７】
（７）この半導体装置の製造方法において、
前記第２工程の前に、前記第１の面及び前記第２の面の少なくともいずれか一方に応力緩和層を形成する工程をさらに含み、
前記第２工程で、前記導電層を前記応力緩和層上に至るように形成してもよい。
【００１８】
これによれば、導電層に加えられるストレスを応力緩和層で緩和することができる。
【００１９】
（８）この半導体装置の製造方法において、
前記応力緩和層によって複数の突起部を形成し、
前記第２工程で、前記導電層をそれぞれの前記突起部に至るように形成してもよい。
【００２０】
これによれば、突起部をバンプとして利用することができる。
【００２１】
（９）この半導体装置の製造方法において、
前記応力緩和層によって複数の凹部を形成し、
前記第２工程で、前記導電層をそれぞれの前記凹部に至るように形成してもよい。
【００２２】
（１０）この半導体装置の製造方法において、
前記応力緩和層を樹脂で形成してもよい。
【００２３】
（１１）この半導体装置の製造方法において、
前記接続部を前記応力緩和層上に形成してもよい。
【００２４】
これによって、接続部に加えられるストレスを応力緩和層によって緩和することができる。
【００２５】
（１２）この半導体装置の製造方法において、
隣同士の前記接続部の間隔は、隣同士の前記電極の間隔よりも広くてもよい。
【００２６】
これによれば、例えば半導体素子同士を積層させるときに、接続部同士で容易に両者を電気的に接続することができる。
【００２７】
（１３）この半導体装置の製造方法において、
前記接続部に外部端子を設ける工程をさらに含んでもよい。
【００２８】
（１４）この半導体装置の製造方法において、
前記外部端子を設ける工程で、前記接続部上にハンダを厚層状に形成した後、ウェットバックによってハンダボールを形成してもよい。
【００２９】
（１５）この半導体装置の製造方法において、
前記接続部上に前記ハンダを電解メッキもしくは印刷により設けてもよい。
【００３０】
（１６）この半導体装置の製造方法において、
前記第２工程後に、少なくとも前記接続部を除く領域に、保護膜を形成する工程をさらに含んでもよい。
【００３１】
（１７）この半導体装置の製造方法において、
前記第１工程後であって、前記第２工程前に、前記貫通穴の内壁面を含む領域に絶縁膜を形成する工程をさらに含み、
前記第２工程で、前記絶縁膜上に前記導電層を形成してもよい。
【００３２】
これによれば、電極を除く部分において、半導体素子と導電層との短絡を防止できる。
【００３３】
（１８）この半導体装置の製造方法において、
前記貫通穴の内壁面を含む領域に、樹脂を塗布して前記絶縁膜を形成してもよい。
【００３４】
これによれば、特殊な装置を用いずに、短時間かつ低コストで絶縁膜を形成できる。
【００３５】
（１９）この半導体装置の製造方法において、
前記絶縁膜を形成する工程で、前記貫通穴内に樹脂を埋め込んで設け、
前記第２工程で、前記貫通穴内の前記樹脂を貫通するように前記導電層を形成してもよい。
【００３６】
これによれば、特殊な装置を用いずに、短時間かつ低コストで絶縁膜を形成できる。
【００３７】
（２０）この半導体装置の製造方法において、
前記半導体素子は、半導体チップであってもよい。
【００３８】
（２１）この半導体装置の製造方法において、
前記半導体素子は、半導体ウエハの一部であってもよい。
【００３９】
（２２）上記記載の方法によって製造された半導体装置を積層し、上下の半導体装置を前記導電層によって電気的に接続する工程をさらに含んでもよい。
【００４０】
この半導体装置の製造方法には、三次元実装が適用される。
【００４１】
（２３）この半導体装置の製造方法において、
前記半導体ウエハを個片に切断する工程をさらに含んでもよい。
【００４２】
（２４）本発明に係る半導体装置は、貫通穴を有し、第１の面に複数の電極を有する半導体素子と、
前記電極と電気的に接続され、前記貫通穴の内壁面から前記第１の面上及び前記第１の面と対向する第２の面上に至るまで形成された導電層と、
前記導電層に備えられ、前記第１の面及び前記第２の面の少なくともいずれか一方において、複数の前記電極のうち少なくとも２つの前記電極の間隔とは異なる間隔で形成された複数の接続部と、
を含む。
【００４３】
本発明によれば、貫通穴に導電層が形成されることで、半導体素子の一方の面と他方の面との電気的接続が図られている。これによれば、導電層は貫通穴に溶融材料が充填されて形成されるのではないため、ボイドの発生等の問題が生じることなく、電気的接続の高い信頼性を確保できる。
【００４４】
さらに、導電層は所定の形状に引き廻されることで、複数の接続部のピッチを変換できる。これによって、例えば複数の半導体素子を積層する場合に、相互の半導体素子における接続自由度を高めることができる。
【００４５】
（２５）この半導体装置において、
前記貫通穴は、前記半導体素子における端部側に形成され、
前記接続部は、前記半導体素子における前記貫通穴よりも中央側に設けられてもよい。
【００４６】
これによれば、接続部が半導体素子の中央側に形成されることで、広い領域にて接続部のピッチ変換を図ることができる。
【００４７】
（２６）この半導体装置において、
前記第１の面及び前記第２の面の少なくともいずれか一方に形成された応力緩和層をさらに含み、
前記導電層は、前記応力緩和層上に至るように形成されてもよい。
【００４８】
これによれば、導電層に加えられるストレスを応力緩和層で緩和することができる。
【００４９】
（２７）この半導体装置において、
前記応力緩和層によって複数の突起部が形成され、
前記導電層は、それぞれの前記突起部に至るように形成されてもよい。
【００５０】
これによれば、突起部をバンプとして利用することができる。
【００５１】
（２８）この半導体装置において、
前記応力緩和層によって複数の凹部が形成され、
前記導電層は、それぞれの前記凹部に至るように形成されてもよい。
【００５２】
（２９）この半導体装置において、
前記応力緩和層は、樹脂で形成されてもよい。
【００５３】
（３０）この半導体装置において、
前記接続部は、前記応力緩和層上に形成されてもよい。
【００５４】
（３１）この半導体装置において、
隣同士の前記接続部の間隔は、隣同士の前記電極の間隔よりも広くてもよい。
【００５５】
これによれば、例えば半導体素子同士を積層させるときに、接続部同士で容易に両者を電気的に接続することができる。
【００５６】
（３２）この半導体装置において、
前記接続部に設けられた外部端子をさらに含んでもよい。
【００５７】
（３３）この半導体装置において、
前記接続部を除く領域に保護膜が形成されてもよい。
【００５８】
（３４）この半導体装置において、
前記貫通穴の内壁面を含む領域に絶縁膜が形成され、
前記導電層は、前記絶縁膜上に形成されてもよい。
【００５９】
これによれば、電極を除く部分において、半導体素子と導電層との短絡を防止できる。
【００６０】
（３５）この半導体装置において、
前記半導体素子は、半導体チップであってもよい。
【００６１】
（３６）この半導体装置において、
前記半導体素子は、半導体ウエハの一部であってもよい。
【００６２】
（３７）本発明に係る積層型半導体装置は、複数の半導体装置が積層され、少なくとも最下層の半導体装置が上記半導体装置である。
【００６３】
（３８）この積層型半導体装置において、
複数の上記半導体装置が積層され、上下の半導体装置が前記導電層によって電気的に接続されてもよい。
【００６４】
これによれば、上下に積層するだけで、上下の半導体装置相互の電気的な接続が可能となるので、小型の積層構造の半導体装置を提供できる。
【００６５】
（３９）この積層型半導体装置において、
複数の上記半導体装置が積層され、上下の半導体装置が前記導電層によって電気的に接続されており、
積層された一対の前記半導体素子の間で、前記応力緩和層の前記突起部同士が対向して配置されてもよい。
【００６６】
これによれば、突起部をバンプとして利用することができる。また、応力緩和層である突起部によって上下の半導体チップ間に加えられる応力を緩和することができる。
【００６７】
（４０）この積層型半導体装置において、
上記半導体装置が積層され、上下の半導体装置が前記導電層によって電気的に接続されており、
積層された一対の前記半導体素子の間で、一方の半導体素子における前記突起部が他方の半導体素子における前記凹部に入り込んでもよい。
【００６８】
これによれば、接続部同士の電気的な接続を確実に図ることができる。すなわち、接続部同士の接触面積を大きくすることができる。
【００６９】
（４１）この積層型半導体装置において、
最下層の半導体装置は、前記半導体素子における前記第１の面が積層された他の半導体装置に対向して配置されてもよい。
【００７０】
これによれば、半導体素子における電極が形成された面とは反対の面が、例えば回路基板等に向けることになるので、実装時又はその後の半導体装置のダメージを抑えることができる。
【００７１】
（４２）上記半導体装置又は上記積層型半導体装置が実装された回路基板。
【００７２】
（４３）上記半導体装置又は上記積層型半導体装置を有する電子機器。
【００７３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００７４】
（第１の実施の形態）
図１は、本発明の第１実施形態に係る半導体装置の要部を拡大して示す断面図である。図２は、本発明の第１実施形態に係る半導体装置の平面図である。詳しくは、図２は、半導体チップ６における電極２とは反対の面の平面図であり、一部の導電層８（接続部１４及び配線１８を含む）、ソルダレジスト層２６は省略してある。以下に示す説明では、半導体チップを例に挙げて説明するが、本実施の形態は半導体ウエハに適用してもよい。
【００７５】
本実施形態に係る半導体装置１は、いわゆるＣＳＰ（Chip Scale/Size Package）に分類されるものであってもよい。半導体装置１は、電極２を有し貫通穴４が形成された半導体チップ６（半導体素子）と、貫通穴４の内側（内壁面）を含む領域に形成された導電層８と、を含む。そして、導電層８は、半導体チップ６の面上に至るように、かつ、半導体チップ６の面上で一部が配線１８となるように形成されている。
【００７６】
半導体チップ６の外形は、一般的には直方体（立方体を含む）であることが多いが、本実施の形態ではこれに限定されることなく、例えば球状であってもよい。半導体チップ６は、図示しないトランジスタやメモリ素子などからなる集積回路が形成された表面に絶縁膜（層間膜）１６を有する。絶縁膜１６は、半導体チップ６の基本的な材料であるシリコンの酸化膜であることが多い。
【００７７】
絶縁膜１６上には電極（パッド）２が形成され、電極２は図示しない部分で集積回路と電気的に接続されている。電極２は、集積回路の配線パターンに使用される金属で形成されることが多く、アルミニウム、アルミニウム系合金又は銅などで形成される。電極２は、半導体チップ６の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいる。電極２は、半導体チップ６における集積回路が形成された側の面（能動面）に形成されることが多い。電極２は、集積回路の形成領域（能動領域）の外側に形成されることが多いが、その内側に形成されてもよい。また、電極２は、半導体チップ６の面の端部に並んでいる場合と、中央部に並んでいる場合がある。
【００７８】
図１に示すように、貫通穴４は、半導体チップ６における電極２が形成された面（第１の面）から、それと対向する面（第２の面）に、半導体チップ６を貫通する。貫通穴４は、電極２の数と等しい数で形成されてもよく、電極２の数よりも多くても少なくてもよい。貫通穴４は、半導体チップ６における集積回路の形成領域の外側に形成されることが好ましい。すなわち、貫通穴４は、半導体チップ６の端部側に形成されてもよい。また、図２に示すように、貫通穴４は、半導体チップ６の平面視において、電極２と重なる位置に形成されてもよい。貫通穴４の形状は、限定されずその形成方法に応じて自由に形成される。例えば、図１に示すように、貫通穴４は、開口端部よりも幅が広い中間部を有するように形成されてもよい。あるいは、貫通穴４は、開口端部と同じ幅で垂直な壁面を有するように形成されてもよい。
【００７９】
半導体チップ６は、導電層８によって、能動面（図１中、上側の面）と非能動面（図１中、下側の面）との間の電気的な接続が図られている。すなわち、導電層８は、貫通穴４の内壁面から能動面（第１の面）上及び能動面と対向する面（第２の面）上に至るように形成される。電極２には、絶縁膜１０を介して貫通穴４と連通する穴１２が形成されてもよい。導電層８は、電極２の少なくとも一部に積層して形成される。貫通穴４の内側において、導電層８の下には絶縁膜１０が形成されており、半導体チップ６の内部に形成された集積回路との電気的接続を遮断している。
【００８０】
図１及び図２に示すように、導電層８は、半導体チップ６の面上で一部が配線１８となるように形成されている。言い換えると、導電層８の一部（配線１８）は、半導体チップ６の面上で貫通穴４から延びる領域に形成されている。例えば、図２に示すように、貫通穴４が半導体チップ６の端部側に形成される場合に、配線１８は、半導体チップ６における貫通穴４よりも中央側に延びる領域に形成される。配線１８は、半導体チップ６の面上で貫通穴４の開口端部に、その貫通穴４を囲むように形成された導電層８の一部に接続され、そこから延出して形成されている。すなわち、図２に示すように、半導体チップ６の面上では、平面的に貫通穴４を囲む導電層８の一部と、そこから延びて配線１８として形成された導電層８の他の部分と、が形成されている。配線１８（導電層８）を貫通穴４から引き廻して所定の形状に形成することで、そのピッチを変換することができる。すなわち、電極２との電気的な接続部（図２では外部端子２４）のピッチが、電極２同士のピッチよりも広くなる。また、このピッチ変換によって、半導体チップ６の電気的な接続部を一定の面としての領域において提供できる。したがって、他の部材（半導体チップもしくはウエハ又は回路基板など）との接続自由度が非常に増すという利点がある。
【００８１】
図１及び図２に示す例では、配線１８（導電層８）は、半導体チップ６における電極２が形成された面とは反対の面に形成されている。あるいは、後述するように、配線１８は、半導体チップ６における電極２が形成された面に形成されてもよく、それらの両方の面に形成されてもよい。
【００８２】
半導体チップ６には、電極２と電気的に導通する接続部１４が形成されている。接続部１４は、導電層８の一部として形成されてもよい。接続部１４は、半導体チップ６の面上で貫通穴４の開口端部に、貫通穴４を囲むように形成されてもよい。また、接続部１４は、配線１８の一部として形成されてもよい。接続部１４が配線１８の一部に形成される場合には、配線１８を所定の形状に引き廻すことで、隣同士の接続部１４のピッチを隣同士の電極２のピッチよりも広くすることができる。この場合に、図２に示すように、接続部１４は、半導体チップ６の面で、２次元的に広がる格子状にピッチ変換されることが多い。接続部１４は、配線１８の幅よりも面積が広いランドとして形成されることが好ましい。接続部１４は、その表面において、金メッキ等のメッキ処理が施されてもよい。
【００８３】
なお、導電層８は、接続部１４間のピッチが、複数の電極２のうち少なくとも２つの電極２間のピッチと異なるように形成されている。
【００８４】
半導体チップ６の面上に応力緩和層が形成されてもよい。応力緩和層は、応力を緩和する機能を有する。応力緩和層は、樹脂で形成してもよく、あるいはその他の材料で形成してもよい。応力緩和層は、半導体チップ６の片面又は両面に形成される。詳しくは、応力緩和層は、半導体チップ６の電極２が形成された面、それとは反対の面又はそれらの両方の面に形成される。また、例えば、貫通穴４が半導体チップ６の端部側に形成される場合に、応力緩和層は半導体チップ６の面で貫通穴４よりも中央側に形成されてもよい。応力緩和層の厚み及び平面面積は、半導体装置の信頼性を考慮して自由に決めることができる。
【００８５】
導電層８は、応力緩和層上に至るように形成される。詳しくは、導電層８のうち、配線１８を構成する部分の少なくとも一部が、応力緩和層上に形成される。また、接続部１４は、応力緩和層上に形成されることが好ましい。すなわち、少なくとも配線１８（導電層８）の接続部１４は、応力緩和層上に形成される。なお、応力緩和層は、ポリイミド樹脂を使用してもよいが、その材料は限定されない。
【００８６】
図１に示すように、応力緩和層は複数の突起部２０として形成してもよい。この場合には、それぞれの突起部２０の上に至るように配線１８（導電層８）が形成される。すなわち、それぞれの突起部２０上に接続部１４が形成されてもよい。これによって、半導体チップ６の面において、例えば樹脂をコアとする複数のバンプを形成することができる。すなわち、突起部２０として形成された応力緩和層と、その表面に形成された接続部１４と、によって金属バンプとほぼ同一機能を有する樹脂バンプを形成することができる。さらに、この樹脂バンプは、コアとなる応力緩和層によって、他の部材（他の半導体チップもしくはウエハ又は回路基板など）との接続点において集中する応力を緩和することができる。なお、突起部２０の形状は限定されないが、例えば角錐台形状又は円錐台形状に形成してもよい。
【００８７】
あるいは、後述するように応力緩和層は複数の凹部として形成してもよい。この場合には、それぞれの凹部の上に至るように配線１８（導電層８）が形成される。凹部は、例えば２つ以上の突起部を並べて形成してその間の領域に形成されてもよい。それぞれの凹部に接続部１４が形成されてもよい。詳しくは、接続部１４は、凹部の内側に形成される。凹部を形成することによって、例えば突起形状を有するバンプ（樹脂バンプを含む）等をその内側に入り込ませて、電気的な接続部同士の接触面積を大きくすることができる。なお、凹部の形状は、接続部同士の接触面積が大きくできれば、その形状は限定されない。
【００８８】
図１及び図２に示すように、接続部１４に外部端子２４が設けられてもよい。外部端子２４は、例えばハンダボールであってもよく、ロウ材等がボール状（突起状）に設けられてなる。接続部１４は、その上に外部端子２４が形成されることで台座を構成する。外部端子２４によって、半導体チップ６を他の部材（他の半導体チップもしくはウエハ又は回路基板など）に良好に接合することができる。
【００８９】
また、ハンダボール等の外部端子２４は必ずしも必要ではなく、半導体装置を基板（インターポーザ）上に実装して、半導体モジュールを構成してもよい。さらに、ハンダボール等を形成せず、マザーボード実装時にマザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で電気的接続を図ってもよい。
【００９０】
また、接続部１４を除く領域には、ソルダレジスト層２６が形成されている。ソルダレジスト層２６は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となるものである。
【００９１】
次に、前述した半導体装置１を製造する方法について、図３（Ａ）〜図１０（Ｃ）の工程図に基づき説明する。
【００９２】
図３（Ａ）に示すように半導体チップ６には、表面に絶縁膜１６が形成され、絶縁膜１６上に電極２の下層部２ａが形成されている。そして、下層部２ａの端部には、絶縁膜２８、２９が下層部２ａ上に積層され、電極２の上層部２ｂが絶縁膜２８上に至るように形成されている。また、電極２の中央部をさけて端部を覆って、パッシベーション膜３０が形成されている。パッシベーション膜３０は、例えば、ＳｉＯ2 、ＳｉＮ又はポリイミド樹脂などで形成することができる。
【００９３】
図３（Ｂ）に示すように、半導体チップ６の能動面、つまり電極２が形成された面に、電極２も覆ってレジスト３２を形成する。レジスト３２を形成する方法としては、スピンコート法、ディッピング法、スプレーコート法等の方法を用いることが可能である。レジスト３２は、後述するエッチング工程でエッチングしない部分を覆うものであり、フォトレジスト、電子線レジスト、Ｘ線レジストのいずれであってもよく、ポジ型又はネガ型のいずれであってもよい。本実施形態で使用するレジスト３２は、ポジ型のフォトレジストである。レジスト３２は、コーティング後に、他の部材に付着しないようにするため、プリベークして溶剤を飛ばす。
【００９４】
次いで、図３（Ｃ）に示すようにレジスト３２をパターニングする。詳しくは、レジスト３２上に図示しないマスクを配置して、エネルギーを照射する。エネルギーは、レジスト３２の性質によって異なり、光、電子線、Ｘ線のいずれかである。本実施形態ではフォトレジスト３２を使用し露光する。マスクの形状は、パターニング形状によって決まり、レジスト３２がポジ型であるかネガ型であるかによって反転形状となる。
【００９５】
露光後、レジスト３２を現像しポストベークする。パターニングされたレジスト３２には、電極２の中央部を露出させる開口部３４が形成されている。
【００９６】
図４（Ａ）に示すようにレジスト３２の開口部３４によって露出した電極２の中央部をエッチングする。エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。
【００９７】
こうして、図４（Ｂ）に示すように、電極２の中央部（端部を除く部分）に、穴３６を形成する。穴３６は、前述の図１及び図２で説明した貫通穴４となる位置に形成される。詳しくは、穴３６は、貫通穴４の開口端部とほぼ同じか、あるいはそれ以上の大きさで形成され、貫通穴４と連通する。
【００９８】
そして、レジスト３２を剥離した後、図４（Ｃ）に示すように半導体チップ６の電極２が形成された側（能動面側）と、その反対側（非能動面側）に絶縁膜３８、４０を形成する。絶縁膜３８、４０は、シリコン酸化膜や窒化膜であってもよく、化学気相堆積（ＣＶＤ）によって形成することができる。能動面側の絶縁膜３８は、電極２及びパッシベーション膜３０を覆う。電極２には穴３６が形成されているので、絶縁膜３８は、穴３６の内部（内壁面及び露出した絶縁膜１６）も覆う。
【００９９】
次いで、図５（Ａ）及び図５（Ｂ）に示すように半導体チップ６の能動面側と、非能動面側に、レジスト４２、４４を形成した後、これらレジスト４２、４４をパターニングして、前述の図１及び図２で説明した貫通穴４となる位置に開口部４６、４８を形成する。開口部４６は、穴３６と開口部４６との間に絶縁膜３８が存在するように、電極２の穴３６の内側に形成する。したがって、開口部４６、４８は、絶縁膜３８、４０の一部を露出させる。なお、レジスト４２、４４の形成及びそのパターニングの方法は、上述したレジスト３２について説明した内容が該当する。レジスト４２、４４のうち一方（例えばレジスト４２）を（例えば半導体チップ６の能動面側に）形成し、プリベークしてから、他方（例えばレジスト４４）を形成し、これをプリベークしてもよい。
【０１００】
図５（Ｃ）に示すように、絶縁膜１６、３８に、電極２の穴３６の内側に穴５０を形成し、絶縁膜４０に穴５２を形成する。
【０１０１】
図６（Ａ）に示すように、レジスト４２、４４を剥離する。そして、図６（Ｂ）に示すように、半導体チップ６の穴５０、５２にて露出した部分をエッチングする。このエッチングする部分は、集積回路が形成されていない部分であり、シリコンで形成されている。このエッチングによって、半導体チップ６の表面に、視覚的に認識しやすい窪み５４、５６を形成する。窪み５４、５６の形状は、特に限定されず、テーパが付された形状であってもよいし、表面と垂直な壁面を有していてもよい。エッチングは、ウェットエッチングを適用することが簡単であるが、ドライエッチングを適用してもよい。エッチングの種類によって、窪み５４、５６の形状が決まる。
【０１０２】
図６（Ｃ）に示すように、半導体チップ６に、小孔５８（例えば直径約２０μｍ）を形成する。小孔５８は、前述の図１及び図２で説明した貫通穴４よりも小さい径で、貫通穴４の中心に形成する。小孔５８の形成には、レーザ（例えばＹＡＧレーザやＣＯ2レーザ等）を使用することができる。レーザビームは、上述した窪み５４、５６で位置を認識して照射することができる。レーザビームを、半導体チップ６の一方の面からのみ照射して小孔５８を形成してもよいし、半導体チップ６の両面から（順番にあるいは同時に）レーザビームを照射してもよい。両面からレーザビームを照射すれば、半導体チップ６に与える影響が少ない。
【０１０３】
図７（Ａ）に示すように、半導体チップ６に貫通穴４を形成する。貫通穴４は、上述した小孔５８を拡大させて形成する。例えば、ウェットエッチングを適用して、小孔５８の内壁面をエッチングしてもよい。エッチング液として、例えば、弗酸と弗化アンモニウムを混合した水溶液（バッファード弗酸）を用いてもよい。
【０１０４】
貫通穴４は、開口端部と、開口端部よりも径の大きい中間部（例えば約４０〜５０μｍの径）と、を有する形状に形成してもよい。貫通穴４の中間部の径をできるだけ大きくすることで、後述するＣＶＤや無電解メッキが行いやすくなる。中間部を、全ての部分でほぼ同じ径で形成してもよい。すなわち、貫通穴４の中間部の内壁面が、貫通穴４の中心軸を通る断面において、直線を描いてもよい。あるいは、中間部は、半導体チップ６の厚み方向の中点に近づくにつれて大きな径で形成されてもよい。これら形状は、小孔５８をウェットエッチングで拡大することで得られる。これら形状によれば、貫通穴４を形成することによる半導体チップ６の強度の低下を抑えることができる。貫通穴４は、開口端部と中間部とを接続するテーパ部を有していてもよい。テーパ部も、小孔４８をウェットエッチングで拡大することで形成される。あるいは、貫通穴４を軸方向の全ての部分で開口断面がほぼ同じ径となるようにストレート状に形成してもよい。
【０１０５】
次に、図７（Ｂ）に示すように、少なくとも貫通穴４の内壁面に絶縁膜１０を形成する。絶縁膜１０の形成には、ＣＶＤを適用してもよい。絶縁膜１０は、貫通穴４の内壁面以外の領域に形成されてもよい。例えば、絶縁膜３８、４０上に絶縁膜１０が形成されてもよい。ただし、後の工程で導電層８を形成するために、絶縁膜１０によって、貫通穴４の開口を塞がないようにする。
【０１０６】
絶縁膜１０は、樹脂で形成してもよい。この場合に、樹脂を貫通穴４の内壁面を含む領域に塗布してもよい。樹脂を塗布する手段として、スピンコート法、スプレーコート法又はそれらを組み合わせた方法を適用することができる。スピンコート法では、滴下する樹脂の粘度を調整することで、貫通穴４の内壁面に均一な膜を形成することができる。また、スプレーコート法では、エアーの噴出又は静電気を利用して、貫通穴４に樹脂を被覆することができる。なお、塗布する樹脂は、樹脂中の溶剤を飛ばして乾燥させることで、貫通穴４の内壁面に被覆させやすくすることができる。
【０１０７】
あるいは、貫通穴４内に樹脂を埋め込んで設けることで、貫通穴４の内壁面に絶縁膜１０を形成してもよい。樹脂は、ディスペンサーなどを使用して貫通穴４に設けてもよい。そして、貫通穴４の径よりも小さい径で、貫通穴４の内側の樹脂を貫通する穴を形成する。すなわち、樹脂で、一旦、貫通穴４を埋めた後に貫通穴４を再び開口させる。樹脂を貫通する穴は、レーザビーム等を使用して形成すればよい。
【０１０８】
これらの工程によれば、樹脂を塗布するだけで絶縁膜１０を形成できる。すなわち、絶縁膜１０を、特殊な装置を使用することなく、低コストでかつ短時間に形成できる。
【０１０９】
次に、図７（Ｃ）及び図８（Ａ）に示すように、半導体チップ６の能動面側に、半導体チップ６の貫通穴４の、一方の開口を塞ぐようにレジスト６４を形成した後、レジスト６４をパターニングして、開口部６８を形成する。なお、レジスト６４を形成するときに、非能動面側にもレジスト６６が形成されてもよい。そして、レジスト６４、６６をプリベークする。レジスト６４、６６の形成及びそのパターニングの方法は、上述したレジスト３２について説明した内容を適用することができる。開口部６８は、電極２の少なくとも一部の上方に形成されているが、貫通穴４の上方には、レジスト６４の一部が残されたままとなっている。例えば、開口部６８は、電極２の範囲内に収まる形状の外周と、少なくとも貫通穴４の開口端部を覆う形状の内周と、の間にリング状に形成されている。なお、ここでいうリング状とは角リング状であっても丸リング状であってもよい。開口部６８は、絶縁膜１０の一部を露出させる。
【０１１０】
次いで、図８（Ｂ）に示すように、パターニングされたレジスト６４をマスクとして、絶縁膜１０、３８をエッチングして、電極２の一部を露出させる。ここで露出する電極２の一部は、電気的な接続を図る部分であるから、大きいことが好ましい。その後、レジスト６４、６６を剥離する。
【０１１１】
図９（Ａ）に示すように、半導体チップ６の面上に応力緩和層７０を形成する。図示する例では、半導体チップ６における電極２が形成された面とは反対の面に、応力緩和層７０を形成する。応力緩和層７０は、感光性のポリイミド樹脂を塗布して（例えば「スピンコーティング法」にて）形成してもよい。応力緩和層７０は、半導体チップ６の面で全体を覆うように形成してもよい。応力緩和層７０は、１〜１００μｍの範囲、更に好ましくは１０μｍ程度の厚みで形成されることが好ましい。なお、スピンコーティング法では、無駄になるポリイミド樹脂が多いので、ポンプによって帯状にポリイミド樹脂を吐出する装置を使用してもよい。このような装置として、例えばＦＡＳ社製のＦＡＳ超精密吐出型コーティングシステム（米国特許第４６９６８８５号参照）などがある。
【０１１２】
図９（Ｂ）に示すように、応力緩和層７０を複数の突起部２０に形成する。例えば、感光性の樹脂に対して、フォトリソグラフィ技術を適用して突起部２０を形成してもよい。すなわち、応力緩和層７０に露光、現像及び焼成処理を行い、後述の配線の台座となる部分、すなわち突起部２０を残して他の部分を除去する。
【０１１３】
あるいは、応力緩和層７０として非感光性樹脂を用いても良い。例えば、応力緩和層７０を半導体チップ６の面で全体を覆うように形成した後に、エッチングによって突起部２０を形成してもよい。あるいは、スクリーン印刷又はインクジェット方式を使用して、突起部２０を直接的に形成してもよい。応力緩和層７０の材料は、ポリイミド樹脂の他に、例えばシリコン変性ポリイミド樹脂、エポキシ樹脂やシリコン変性エポキシ樹脂等を使用することができる。応力緩和層７０として、固化したときのヤング率が低く（１×１０10Ｐａ以下）、応力緩和の働きを果たせる材質を用いると良い。
【０１１４】
次に、半導体チップ６に導電層８を形成する。例えば、図９（Ｃ）に示すように、貫通穴４の内壁面を含み、半導体チップ６の面上で突起部２０の上にかけて触媒７８を設ける。すなわち、導電層８を無電解メッキ（例えば自己触媒メッキ）で形成してもよい。
【０１１５】
まず、触媒７８を設ける所定の領域を避けて、半導体チップ６の能動面側と非能動面側にレジスト（図示しない）を形成する。例えば、半導体チップ６の能動面側と非能動面側のレジストをパターニングして、貫通穴４と連通する開口部と、この開口部に連なる配線パターンを形成してもよい。レジストにおける能動面側の開口部は、電極２を露出させる。能動面側のレジストは、段差の大きい領域に形成されるため、予めフィルム状をなしたもの（ドライフイルム）を使用することが好ましい。また、レジストはパターニングした後に、プリベークする。
【０１１６】
次に、貫通穴４から電極２の露出部分上などのレジストからの露出領域に、無電解メッキのための触媒を付与する。ここでは、触媒としてパラジウムを用いる。触媒の形成方法として、例えば半導体チップ６をパラジウムとスズを含む混合溶液に浸し、その後、塩酸などの酸で処理することによってパラジウムのみを設けてもよい。あるいは、半導体チップ６を塩化スズ溶液に浸すことによってスズイオン（還元剤）を吸着させ、その後、塩化パラジウム溶液に半導体チップ６を浸して、スズイオン（還元剤）によりパラジウムイオンを還元しパラジウム核（触媒）を析出させてもよい。
【０１１７】
なお、半導体チップ６を所定の溶液に浸して無電解メッキを行う場合には、レジストは所定の領域を除いて全体を覆うように、すなわち半導体チップ６の側面に至るまで形成することが好ましい。これによって、溶液中での半導体チップ６における電極間の電位変化を防止することができる。すなわち、無電解メッキによる金属の析出などの処理を均一化することができる。また、同じ理由により、半導体チップ６を溶液に浸す間は光を遮断することが好ましい。
【０１１８】
あるいは、触媒を、インクジェット方式によって直接的に設けてもよい。インクジェット方式によれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつインクを無駄なく経済的に設けることが可能である。インクジェットヘッドは、例えばインクジェットプリンタ用に実用化されたもので、圧電素子を用いたピエゾジェットタイプ、あるいはエネルギ発生素子として電気熱変換体を用いたバブルジェット（登録商標）タイプ等が使用可能であり、吐出面積および吐出パターンは任意に設定することが可能である。これによって、レジストパターニング工程及びレジスト剥離工程を行うことなく、また全面に金属層を形成する場合はエッチング工程を行うことなく導電層８を形成することが可能になる。
【０１１９】
次いで、半導体チップ６の能動面側と非能動面側のレジストを剥離する。レジストを剥離することによって、導電層８を形成したい領域のみに触媒を設けることができる。レジストの剥離のときに、紫外線を照射してもよく、弱アルカリ性の溶液に浸してレジストを剥離してもよい。これによって容易かつ確実にレジストを剥離することができる。
【０１２０】
なお、上述のレジストを設けた後に触媒７８を設ける例とは別に、例えば、触媒７８を半導体チップ６の全面に設けた後に、レジストを導電層８を形成したい領域を除いて設け、結果的に導電層８の形成領域に触媒７８を露出させてもよい。この場合は、導電層８を形成する工程を終えた後にレジストを剥離する。
【０１２１】
次に、図１０（Ａ）に示すように、触媒７８が露出する領域に、無電解メッキによって導電層８を形成する。導電層８のうち、半導体チップ６の面上で貫通穴４の開口端部から延びる領域に形成される部分は、配線１８を構成する。なお、触媒７８は、貫通穴４の内壁面（図９（Ｃ）の例では絶縁膜１０の表面）と、半導体チップ６の能動面側及び非能動面側と、に設けられている。したがって、導電層８は、半導体チップ６の能動面側と非能動面側とを貫通穴４を介して連続的に形成される。また、導電層８は、電極２上に積層される。
【０１２２】
導電層８の材料として、Ｎｉ、Ａｕ、Ｎｉ＋Ａｕ、Ｃｕ、Ｎｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕのいずれかを用いることができる。例えば、銅メッキ液を使用し、触媒７８であるパラジウムを核として溶液中の銅イオンを還元し、銅（導電層８）を析出する。なお、導電層８を形成するための導電材料として、複数の異種の金属（例えばＮｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕ）を用いてもよく、これによって複数層で導電層８を形成してもよい。
【０１２３】
無電解メッキのために、弱アルカリ性の銅メッキ溶液を用いてもよい。弱アルカリ性（ｐＨ９付近）の銅メッキとして例えば、ＰＢ−５７０ＭＵ、ＰＢ−５７０Ａ、ＰＢ−５７０Ｂ、ＰＢ−５７０Ｃ、ＰＢ−５７０Ｓを混合してなるＰＢ−５７０（メーカー名：荏原ユージーライト株式会社）を用いてもよい。これによれば、銅メッキ液が弱アルカリ性であるので、例えば電極２がアルミニウムであってもそれに与える損傷を少なくすることができる。
【０１２４】
あるいは、電極２の表面に図示しない導電層を形成して電極２を保護すれば、強アルカリ性の溶液の使用も可能となる。導電層８は一層であっても複数層であってもよい。例えば、導電層８をニッケルと金との二層で形成してもよい。導電層８をニッケルで形成する方法として、予め、電極２上にジンケート処理を施してアルミニウム上の表面を亜鉛に置換し、その後に無電解二ッケルメッキ液中に浸漬し、亜鉛と二ッケルの置換反応を経てニッケルを堆積してもよい。もしくは、アルミニウムを、アルミニウム上のみに選択的に吸着するパラジウム溶液に浸し、その後無電解二ッケルメッキ液中に浸し、パラジウムを核として二ツケルの皮膜を析出させてもよい。導電層８を二ッケルのみで形成してもよいが、さらに無電解金メッキ液中に浸し、二ッケルの表面にさらに金の皮膜を形成してもよい。金の皮膜を形成することで導電層８との電気的接続をさらに確実にすることができる。
【０１２５】
上述した例は全て湿式法（メッキ）を用いた導電層８の形成方法であるが、その他の形成方法として従来行われている乾式法（スパッタなど）を用いた方法、または乾式法と湿式法を組み合わせた方法を採用してもよい。なお、導電層８を電気メッキで形成してもよい。
【０１２６】
さらに、電極２と電気的に導通された電気的な接続部１４を形成してもよい。図示するように、導電層８（配線１８）の一部を接続部１４としてもよい。この場合には、導電層８を厚く（例えば約５μｍ以上）して接続部１４を形成することが好ましい。
【０１２７】
以上の工程により導電層８が形成され、導電層８の一部が非能動面において配線１８を形成する。配線１８の末端は、ポリイミド等の樹脂で形成された突起部２０の表面を覆い、この部分がハンダボールを形成するための接続部１４となる。
【０１２８】
また、図示するように、半導体チップ６にソルダレジスト層２６を形成することが好ましい。例えば、感光性のソルダレジスト層２６を半導体チップ６の面で全体を覆うように形成する。その後、ソルダレジスト層２６に露光、現像及び焼成処理を行って、図１０（Ｂ）に示すように、ソルダレジスト層２６のうち、接続部１４を覆っている部分の領域を除去する。ソルダレジスト層２６は、少なくとも配線１８（導電層８の一部）を覆って設けることが好ましい。こうして、残されたソルダレジスト層２６は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となる。
【０１２９】
図１０（Ｃ）に示すように、接続部１４に外部端子２４を設けてもよい。図示する例では、突起部２０（応力緩和層７０）上に設けられた接続部１４に外部端子２４を形成する。外部端子２４は、ハンダボールであってもよい。外部端子２４の形成は、まず接続部１４の上に、ハンダボールとなるハンダを厚層状に形成する。このハンダの厚みは、その後のハンダボール形成時に要求されるボール径に対応したハンダ量で決まる。ハンダの層は、電解メッキや印刷等により形成される。その後、ウェットバックによって半球以上のボール状にして、ハンダボールを形成する。ここで、ウェットバックとは、ハンダ材を外部端子２４の形成位置に形成した後にリフローさせて略半球状のバンプを形成することをいう。
【０１３０】
なお、ソルダレジスト層２６をマスクとして使用し、改めてマスクを設けることなく外部端子２４を形成してもよい。これによって、工程を簡略化することができる。
【０１３１】
以上のようにして、図１及び図２に示す半導体装置１が得られる。そして、このようにして形成された半導体装置１によれば、突起部２０により、回路基板と半導体チップ６との間の熱膨張係数の差による応力が緩和される。そして、半導体チップ６を回路基板に対し非能動面実装することで、実装時における反対側の能動面へのダメージを無くすることができる。したがって、半導体チップ６はもとより、このような半導体チップ６を実装した回路基板の信頼性が向上する。
【０１３２】
以上説明した半導体装置の製造方法では、半導体チップ６を例に挙げて説明したが、この半導体チップ６を半導体ウエハに置き換えても同様である。この場合、ウエハプロセスにおいてほぼ全ての工程を完結させることができる。言い換えれば、実装基板と接続する外部端子を形成する工程がウエハプロセス内で行えることになり、従来のパッケージング工程、すなわち個々の半導体チップを扱って、個々の半導体チップに対してそれぞれインナーリードボンディング工程や外部端子形成工程等を行わなくとも良い。
【０１３３】
本実施の形態によれば、貫通穴４に導電層８を形成することで、半導体素子（半導体チップ又は半導体ウエハ）の一方の面と他方の面との電気的接続を図る。これによれば、従来のように貫通穴４に溶融材料を充填してソリッド導体を形成するのではないため、ボイドの発生等の問題がなく、電気的接続の高い信頼性を確保できる。
【０１３４】
さらに、導電層８を半導体素子の面上で配線となるように形成することで、接続部１４のピッチ変換ができる。すなわち、他の部材との接続自由度が広がるという利点がある。また、半導体素子上に応力緩和層７０（突起部２０）を形成し、その上に接続部１４（導電層８）並びに外部端子２４を形成することで、応力緩和層７０（突起部２０）によって外部端子２４に加えられる応力を緩和することができる。なお、本実施の形態では、半導体素子の状態にて半導体パッケージ形態まで製造することができるので、外部端子を予め設けてパターニングされたフィルムなどの基板をなくすこともできる。
【０１３５】
（第２の実施の形態）
図１１は、第２の実施の形態に係る半導体装置を示す図である。図１２は、第２の実施の形態の変形例に係る半導体装置を示す図である。以下に示す実施の形態では、他の実施の形態で説明した内容を可能な限り適用することができる。
【０１３６】
本実施の形態で説明する半導体装置は、三次元実装型（スタックド型）のＣＳＰ（Chip Scale/Size Package）と称してもよい。図１１に示すように、半導体装置１００は、電極２を有し貫通穴４が形成された複数の半導体チップ６と、それぞれの半導体チップ６に形成された導電層８と、を含む。
【０１３７】
それぞれの半導体チップ６は積層して配置され、積層された一対の半導体チップ６は導電層８によって電気的に接続されている。半導体装置１００は、上述の実施形態で説明した工程によって製造された半導体装置１を少なくとも１つ有してもよい。図示する例では、半導体装置１は、半導体装置１００の最下層に配置されている。すなわち、最下層に配置された半導体チップ６の導電層８は、貫通穴４の開口端部から半導体チップ６の面上に配線１８として形成されている。そして、最下層の半導体チップ６に形成された接続部１４はピッチ変換されており、これによって回路基板等に簡単に位置合わせできるようになっている。
【０１３８】
また、最下層の半導体チップ６には、突起部２０が形成され、その上方に接続部１４（配線１８）を介して外部端子２４が形成されている。これによれば、突起部２０（応力緩和層７０）によって、半導体装置１００と回路基板との熱膨張率の相違による応力を緩和することができる。あるいは、複数の突起部２０の代わりに、半導体チップ６の面で複数の外部端子２４を形成する領域にまとめて応力緩和層７０を残して、その応力緩和層７０によって、半導体チップ１００等に加わる応力を緩和してもよい。これによれば、半導体チップ６の面に形成する応力緩和層７０（例えば樹脂）の形成領域を大きくすることができるので、その分、半導体チップ１００等に加えられる応力を効果的に緩和することができる。
【０１３９】
最下層の半導体チップ６は、電極２が形成された面が他の半導体チップ６に対向して配置されてもよい。こうすることで、半導体装置１００を回路基板に実装する場合に、半導体チップ６における電極２が形成された面とは反対の面（非能動面）を回路基板側に向けることができる。すなわち、実装時における反対側の能動面へのダメージを無くすることができ、半導体装置１００はもとより、このような半導体装置１００を実装した回路基板の信頼性が向上させることができる。
【０１４０】
積層された一対の半導体チップ６は、貫通穴４の開口端部に形成された接続部１４同士によって相互に電気的に接続されている。また、最下層から２番目以降の半導体チップ６における電極２が形成された面の向きは、最下層の半導体チップ６と同一方向であってもよく、反対方向を向いて配置されてもよい。
【０１４１】
図１１に示す例では、下から２番目から４番目の半導体チップ６は、いずれも同様の構成を有しており、それぞれ非能動面側の接続部１４が、接続される相手側半導体チップの能動面側の電気的接続部１４と重ね合わせられるだけの長さになるよう短く形成されている。そして、下から２番目と３番目の半導体チップ６は、最下層の半導体チップ６と同じ向き、つまり能動面を上向きにして積層されている。また、最上層の半導体チップ６は、能動面を下向きにして積層されている。なお、この半導体装置１００の上面、すなわち最上層の半導体チップ６の非能動面がソルダレジスト層２６で覆われ、この半導体装置１００の下面、すなわち最下層の半導体チップ６の非能動面の外部端子２４を除く部分が同様のソルダレジスト層２６で覆われて保護されている。
【０１４２】
そして、最下層の半導体チップ６の能動面側の電気的な接続部１４の上に下から２番目の半導体チップ６の非能動面側の接続部１４が重ね合わせられている。２番目の半導体チップ６の能動面側の電気的な接続部１４の上に下から３番目の半導体チップ６の非能動面側の接続部１４が重ね合わせられている。３番目の半導体チップ６の能動面側の電気的な接続部１４の上に下から４番目の半導体チップ６の能動面側の電気的な接続部１４が重ね合わせられている。相互の接続部１４の接合は、超音波振動、あるいは超音波振動と熱などを印加することで行われる。接合されると、振動や熱によって接続部１４（導電層８）を構成する材料が拡散して金属接合が形成される。
【０１４３】
あるいは、図１２に示す変形例では、全ての半導体チップ６（４つの半導体チップ６）が能動面を上向き、つまり回路基板とは反対側に向けた状態で積層されている。また、最下層の半導体チップ６の非能動面側の表面側絶縁膜上には、上述の工程によって突起部２０、電気的な接続部１４及び配線１８を含む導電層８、外部端子２４及びソルダレジスト層２６が形成されている。
【０１４４】
そして、最下層の半導体チップ６の能動面側の接続部１４の上に下から２番目の半導体チップ６の非能動面側の電気的な接続部１４が重ね合わせられている。２番目の半導体チップ６の能動面側の接続部１４の上に下から３番目の半導体チップ６の非能動面側の電気的な接続部１４が重ね合わせられている。３番目の半導体チップ６の能動面側の接続部１４の上に下から４番目の半導体チップ６の非能動面側の電気的な接続部１４が重ね合わせられている。そして、相互の接続部１４の接合は、金属接合であってもよい。
【０１４５】
あるいは、全ての半導体チップ６（４つの半導体チップ６）が能動面を下向き、つまり回路基板側に向けた状態で積層されてもよく、それぞれの半導体チップ６の向きは上述に限定されない。
【０１４６】
なお、ここでは各半導体チップ６間の電気的接合を、金属接合により行うようにしたものを例に挙げて説明したが、この電気的接合を、ハンダ等のロウ材、導電性接着剤又は弗化処理などによって行ってもよい。さらに導電性接着剤は、液状又はゲル状の接着剤であってもよいし、シート状の接着シートであってもよい。
【０１４７】
接着剤中の導電性物質は、例えば、ロウ材、ハンダ等の粒子で構成され、それらが接着材料中に分散している。こうすることで、各半導体チップ相互の接合時に、その粒子が接合のロウとして働き、接合性をさらに著しく向上することができる。
【０１４８】
また、接着剤は、導電粒子が分散された異方性導電接着剤（ＡＣＡ）、例えば異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）であってもよい。異方性導電接着剤は、バインダに導電粒子（フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電接着剤のバインダとして、熱硬化性の接着剤が使用されることが多い。その場合には、接続部１４間に、導電粒子が介在して両者間の電気的な接続が図られる。
【０１４９】
以上説明したスタックド型の半導体装置では、半導体チップを例に挙げて説明したが、この半導体チップを半導体ウエハに置き換えても同様である。すなわち、各層の半導体チップの製造工程と同様の工程を行った複数の半導体ウエハを積層して、各接続部を電気的に接合し、その後、ダイシングを行って半導体装置１００を製造してもよい。
【０１５０】
本実施の形態によれば、積層構造を有する小型の半導体装置であって、容易に回路基板に実装できる半導体装置を提供することができる。
【０１５１】
本実施の形態に係る半導体装置の製造方法は、上述の製造方法で製造した半導体装置を積層し、上下の半導体装置を導電層８によって電気的に接続する工程を含む。
【０１５２】
（第３の実施の形態）
図１３は、第３の実施の形態に係る半導体装置を示す図である。半導体装置３００は、電極２を有し貫通穴４が形成された複数の半導体チップ６と、それぞれの半導体チップ６に形成された配線１８を含む導電層８と、を含む。
【０１５３】
本実施の形態では、最下層のみならず、他の半導体チップ６においても、接続部１４（配線１８）がピッチ変換されている。詳しくは、積層された一対の半導体チップ６は、導電層８が貫通穴４の開口端部から延びる領域にさらに形成されて配線１８を構成し、配線１８が所定の形状に引き廻されて接続部１４のピッチ変換を図っている。これによって、積層された一対の半導体チップ６を相互に電気的に接続することが容易となる。すなわち、隣同士の接続部１４のピッチが隣同士の電極２のピッチよりも広いので、複数の半導体チップ６を積層するときに各電極２を短絡させることがない。したがって、半導体装置の製造時の歩留りを高め、かつ、信頼性の高い積層構造の半導体装置を提供できる。
【０１５４】
積層された一対の半導体チップ６における接続部１４同士は、突起を形成することで両者の電気的接続を図ることが好ましい。例えば、図示するように、接続部１４同士を、金属バンプ８０を介在させて接合してもよい。金属バンプ８０は、金バンプ（金メッキしてなるバンプを含む）もしくはニッケルバンプ、ハンダ等のロウ材又はそれらを組み合わせて形成してもよい。その形成方法は、メッキ（電気メッキ又は無電解メッキ）処理、スパッタ、金属箔のエッチング又はハンダのリフローなどが挙げられる。なお、半導体チップ６には、接続部１４を除いて、特に配線１８（導電層８）上にソルダレジスト層２６が形成されることが好ましい。また、最上層の半導体チップ６は、その上面がソルダレジスト層２６で全体的に覆われていることが好ましい。
【０１５５】
また、図示する例とは別に、積層されてなる一対の半導体チップ６の間に、応力緩和層が形成されてもよい。すなわち、接続部１４は、応力緩和層上に形成されてもよい。この場合に、応力緩和層は、複数の接続部１４を形成する領域に２次元的に広がって形成されてもよい。本実施の形態では、例えば、突起部を有さない、ほぼ面一な応力緩和層７０上に接続部１４が形成されても、金属バンプ８０によって半導体チップ６の間の電気的な接続を図ることができる。
【０１５６】
（第４の実施の形態）
図１４〜図１６は、第４の実施の形態に係る半導体装置を示す図である。本実施の形態では、積層された一対の半導体チップ６の間に突起部２０が形成されている。
【０１５７】
（第１例）
図１４に示すように、半導体チップ４００は、電極２を有し貫通穴４が形成された複数の半導体チップ６と、それぞれの半導体チップ６に形成された配線１８を含む導電層８と、半導体チップ６の面に形成された複数の突起部２０と、を含む。そして、積層された一対の半導体チップ６の突起部２０同士が対向して配置されている。
【０１５８】
半導体チップ６は、両面に突起部２０が形成されている。そして、突起部２０上に接続部１４が形成されている。これによって、積層された一対の半導体チップ６同士において、特に両者の接続点に集中する応力を例えば樹脂（突起部２０）で緩和することができる。したがって、半導体チップ６同士の接続信頼性を高めることができる。
【０１５９】
また、樹脂を突起部２０として形成することで、樹脂をコアとするバンプを形成することができる。すなわち、突起部２０を上述の金属バンプ８０の代わりに使用して、改めてバンプを形成せずに接続部１４同士を電気的に接続することができる。あるいは、接続部１４上にさらに金属バンプを形成しても構わない。
【０１６０】
また、図示するように、下から２番目以降の半導体チップ６は、最下層の半導体チップ６と同一の形態を有してもよい。すなわち、全ての半導体チップ６において、接続部１４が突起部２０上に形成されてもよい。これによって、同一プロセスで形成した半導体チップ６を積み重ねることができるので、スタック構造の半導体装置を製造するまでの工程を簡素化することができる。
【０１６１】
あるいは、図示する例とは別に、最下層の半導体チップ６においては、回路基板に対向する面側に設ける応力緩和層を２次元的に広がる領域に形成してもよい。この場合に、応力緩和層（例えば樹脂）、半導体チップ６のほぼ面全体に形成してもよい。これによって、半導体装置と回路基板との熱膨張率の相違による応力を効果的に緩和することができる。
【０１６２】
なお、接続部１４同士の電気的接続は、金属接合、ハンダによる接合、導電性接着剤等で行ってもよい。
【０１６３】
（第２例）
図１５は、本実施の形態の第２例に係る半導体装置を示す図である。半導体チップ５００は、電極２を有し貫通穴４が形成された複数の半導体チップ６と、それぞれの半導体チップ６に形成された配線１８を含む導電層８と、半導体チップ６の面に形成された複数の突起部２０と、を含む。
【０１６４】
半導体チップ６は、いずれか一方の面に突起部２０が形成されている。そして、積層された一対の半導体チップ６は、一方の半導体チップ６における突起部２０が形成された面と、他方の半導体チップ６における突起部２０が形成された面とは反対の面と、が対向して配置されている。積層された一対の半導体チップ６の間で、いずれかの半導体チップ６に突起部２０が形成されれば、それをバンプとして接続部１４同士を電気的に接続することが可能となる。
【０１６５】
図示する例とは別に、半導体チップ６における突起部２０が形成される面とは反対の面には、応力緩和層がほぼ面一となって形成されてもよい。この場合には、接続部１４は、応力緩和層上に形成される。これによれば、積層された一対の半導体チップ６の間でより大きな領域で応力緩和層（例えば樹脂）を介在させることができるので、半導体チップ６同士の接続に加えられる応力をより効果的に緩和することができる。
【０１６６】
（第３例）
図１６は、本実施の形態の第３例に係る半導体装置を示す図である。半導体チップ６００は、電極２を有し貫通穴４が形成された複数の半導体チップ６と、それぞれの半導体チップ６に形成された配線１８を含む導電層８と、いずれかの半導体チップ６の面に形成された複数の突起部２０と、いずれかの半導体チップ６の面に形成された複数の凹部２２と、を含む。そして、積層された一対の半導体チップ６の間で、一方の半導体チップ６における突起部２０が他方の半導体チップ６における凹部２２に入り込むことで、接続部１４同士が電気的に接続されている。
【０１６７】
例えば、図示するようにそれぞれの半導体チップ６は、一方の面に突起部２０が形成され、他方の面に凹部２２が形成されてもよい。そして、各半導体チップ６は、突起部２０が形成された面と、凹部２２が形成された面と、が対向して配置されている。突起部２０は、少なくとも一部において凹部２２に入り込む。これによって、接続部１４同士の接触面積を大きくすることができるので、各半導体チップ６を確実に電気的に接続することができる。また、突起部２０を凹部２２に嵌め合わせることで、半導体チップ６同士の位置合わせが容易となる。
【０１６８】
凹部２２の形状は、突起部２０が入り込みやすい形状であることが好ましい。また、凹部２２は、図示するように、２つ以上の突起部２０を並べてその間に形成してもよい。あるいは、半導体チップ６の面に応力緩和層をほぼ面一に形成し、所定の位置に窪みを形成することで、複数の凹部２２を形成してもよく、凹部２２の形態は限定されない。なお、本実施の形態における効果は既に記載の通りである。
【０１６９】
図１７には本発明係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の接続部となる外部端子２４とを機械的に接続することでそれらの電気的導通を図る。
【０１７０】
そして、本発明に係る半導体装置１を適用した電子機器として、図１８にはノート型パーソナルコンピュータ２０００、図１９には携帯電話機３０００が示されている。
【０１７１】
なお、上述した実施形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリュームまたはヒューズなどがある。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置の要部を拡大して示す断面図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置を示す平面図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図５】図５（Ａ）〜図５（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図６】図６（Ａ）〜図６（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図７】図７（Ａ）〜図７（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図８】図８（Ａ）及び図８（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図９】図９（Ａ）〜図９（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す工程図である。
【図１１】図１１は、本発明を適用した第２の実施の形態に係る半導体装置を示す図である。
【図１２】図１２は、本発明を適用した第２の実施の形態の変形例に係る半導体装置を示す図である。
【図１３】図１３は、本発明を適用した第３の実施の形態に係る半導体装置を示す図である。
【図１４】図１４は、本発明を適用した第４の実施の形態に係る半導体装置を示す図である。
【図１５】図１５は、本発明を適用した第２の実施の形態の第２例に係る半導体装置を示す図である。
【図１６】図１６は、本発明を適用した第２の実施の形態の第３例に係る半導体装置を示す図である。
【図１７】図１７は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１８】図１８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１９】図１９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
２  電極
４  貫通穴
６  半導体チップ
８  導電層
１０  絶縁膜
１２  穴
１４  接続部
２０  突起部
２２  凹部
２４  外部端子
２６  ソルダレジスト層
５４、５６  窪み
５８  小孔
７０  応力緩和層
７８  触媒
【図１】
0003879816.tif 000002
【図２】
0003879816.tif 000003
【図３】
0003879816.tif 000004
【図４】
0003879816.tif 000005
【図５】
0003879816.tif 000006
【図６】
0003879816.tif 000007
【図７】
0003879816.tif 000008
【図８】
0003879816.tif 000009
【図９】
0003879816.tif 000010
【図１０】
0003879816.tif 000011
【図１１】
0003879816.tif 000012
【図１２】
0003879816.tif 000013
【図１３】
0003879816.tif 000014
【図１４】
0003879816.tif 000015
【図１５】
0003879816.tif 000016
【図１６】
0003879816.tif 000017
【図１７】
0003879816.tif 000018
【図１８】
0003879816.tif 000019
【図１９】
0003879816.tif 000020