(57)【特許請求の範囲】
【請求項１】
一対の基板間に液晶を保持し、各基板の対向する面にはそれぞれ電極が形成されており、そのうち少なくとも一方の基板の電極と基板の間に銀（Ａｇ）薄膜からなる反射層が形成された電気光学装置の製造方法であって、
銀薄膜形成後、該銀薄膜をヨウ素（Ｉ）化合物の蒸気を用いてドライエッチングして、所定の形状の銀反射層パターンを形成し、
前記銀薄膜をヨウ素化合物の蒸気を用いて所定の形状にエッチングする際に、前記基板を１４７℃以上の温度に保持し、ヨウ化銀をα相に相転移させてエッチングすることを特徴とする電気光学装置の製造方法。
【請求項２】
一対の基板間に液晶を保持し、各基板のうち少なくとも一方の対向する面には銀（Ａｇ）薄膜からなる電極又は銀（Ａｇ）薄膜からなる回路配線が形成された電気光学装置の製造方法であって、
銀薄膜形成後、該銀薄膜をヨウ素（Ｉ）化合物の蒸気を用いてドライエッチングして、所定の形状の銀電極パターン又は銀回路配線パターンを形成し、
前記銀薄膜をヨウ素化合物の蒸気を用いて所定の形状にエッチングする際に、前記基板を１４７℃以上の温度に保持し、ヨウ化銀をα相に相転移させてエッチングすることを特徴とする電気光学装置の製造方法。
【請求項３】
前記ヨウ素化合物がヨウ化水素（ＨＩ）、ヨウ化メチル（ＣＨ3Ｉ）、ヨウ化エチル（Ｃ2Ｈ5Ｉ）、ヨウ化プロピル（Ｃ3Ｈ7Ｉ）又はヨウ化ブチル（Ｃ4Ｈ9Ｉ）のうちいずれか１種であることを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電気光学装置又は半導体装置の製造方法に関するものであり、より詳しくは、銀薄膜からなる反射層、電極もしくは回路配線を有する電気光学装置又は銀薄膜からなる電極もしくは回路配線を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は互いに対向配置された一対の基板の間に液晶物質を挟持した非発光型の表示装置であり、液晶の配向状態に応じて液晶を通過する光を変調させて表示を行うものである。このような液晶表示装置の表示方法としては、透過型のものと反射型のものあるいは半透過反射型のものが知られている。
このうち、図１６及び図１７に示す半透過反射型の液晶表示装置１５０は、アクティブマトリクス型のＴＦＤ（Thin Film Diode)液晶表示装置であり、一方の基板１４１と他方の基板１４２とが所定の間隔を保って対向配置されており、各基板１４１，１４２の間には液晶１４０が挟持されている。ここで一方の基板１４２は素子基板となっており、ガラス等からなる透明な基板１４３の下面（対向面）に、マトリクス状に例えばＩＴＯ（Indium Tin Oxide )等の透明電極からなる複数の電極（画素電極）１４４及び該画素電極１４４を制御するＴＦＤ１４８が設けられている。各画素電極１４４は、ほぼ矩形状に形成され、そのうちの一隅にはＴＦＤ１４８が配置され、この部分が切欠部となっている。ＴＦＤ１４８は走査線１４６に接続され、走査信号とデータ線（対向電極）１６６とに印加された信号に基づいて、液晶を表示状態、非表示状態又はその中間状態に切り換えて表示動作の制御を行うことができるようになっている。
【０００３】
また、図１６の液晶表示装置では他方の基板１４１はフィルタ基板になっていて、ガラス等からなる透明な基板１５２上に、金属膜からなる反射層１５４がほぼ全面にわたって形成されている。そして、反射層１５４の上には、カラーフィルタ１６０，１６２，１６４を介してＩＴＯからなりデータ線をなす短冊状の電極（対向電極）１６６が形成されている。基板上方から入射した自然光８０は反射層５０で反射して視野に入る。さらに、各カラーフィルタ層１６０，１６２，１６４の中心付近における反射層１５４には矩形状の小さな窓１５４ａが形成されていて、一方の基板１４１の外側に配置された光源（バックライト）７０からの光が他方の基板１４２へ透過するようになっている。つまり、この液晶表示装置１５０は各カラーフィルタ層１６０，１６２，１６４の周縁部では反射層１５４による反射表示を行い、その中心部では窓１５４ａによる透過表示を行うようになっている。
【０００４】
各カラーフィルタ層１６０，１６２，１６４は、一方の基板１４２の画素電極１４４に対向した位置にマトリクス状に設けられ、青色のカラーフィルタ層（図示「Ｂ」）１６０、緑色カラーフィルタ層（図示「Ｇ」）１６２、赤色カラーフィルタ層（図示「Ｒ」）１６４から構成されている。ここで各カラーフィルタ層は光の３原色（Ｒ，Ｇ，Ｂ）を構成しているので、いずれかの方向でＲ，Ｇ，Ｂが交互に配置されているのが好ましい。図では左から右へ向かってＲ，Ｇ，Ｂが繰り返して配置されている。また、各カラーフィルタ層１６０，１６２，１６４は間隔を置いて離して配置されており、それらの間には非画像表示領域（他方の基板１４２に画素電極１４４が形成されていない領域）に対応して遮光層１５６が形成されている。そして、各カラーフィルタ層１６０，１６２，１６４の上に図示しない保護層が形成され、該保護層の上には走査線１４６の延長方向と交差するようにして、対向電極１６６が形成されている。
図１６に示す液晶表示装置１５０では、画素電極１４４を制御するのにＴＦＤを使用した例を示したが、ＴＦＤに替えてＴＦＴ（Thin Film Transistor）を用いたアクティブマトリクス型の液晶表示装置としても良いのは勿論である。
【０００５】
図１７には、上記した液晶表示装置１５０の図１６における線Ａ−Ａ’に沿った断面構造を示している。図１７において、窓１５４ａの周縁部は各画素電極１４４の周縁部１４４ａより内側に位置している。また、遮光層１５６は一方の基板１４１における基板１５２上、より詳しくは基板１５２上に形成された反射層１５４の上に形成されている。そして遮光層１５６の周縁部１５６ａは、各画素電極１４４の周縁部１４４ａより若干外側に位置し、周縁部１５６ａと周縁部１４４ａとの間には、対向する画素電極が存在しない状態で反射層１５４が形成されている。そして各カラーフィルタ層１６０，１６２，１６４及び遮光層１５６の上には、例えばアクリル系樹脂からなる保護層１６８を介して対向電極１６６が形成されている。
このような構造の液晶表示装置において、反射層１５４となる金属膜としては、特に制限はないが、光反射率の高い例えばアルミニウム、アルミニウム合金（アルミニウム−ネオジム、アルミニウム−パラジウム−銅等）、銀、ニッケル、チタン又はクロム等の金属の薄膜が使用される。反射層１５４の光反射率は８５％以上、より好ましくは９０％が好適で、価格の点も考慮に入れて光反射率は９０％台のアルミニウム又はアルミニウム合金が多用されている。
また、走査線１４６や図示しない信号線には電気抵抗率の低い金属が好ましく、成膜方法やパターニングの容易さを考慮してアルミニウム、クロム、ニッケルまたはタンタル等が多用されている。
また、各種半導体装置においても電極部や配線構造部には電気抵抗率の低い金属を使用しなければならず、成膜方法やパターニングの容易さを考慮してアルミニウム、クロム、ニッケルまたはタンタル等が多用されている。
【０００６】
【発明が解決しようとする課題】
しかし、反射板用途の金属薄膜と使用しているアルミニウム又はアルミニウム合金の光反射率は高々９０％台であり、鮮明な表示画像を得る一層高い光反射率の金属薄膜の使用が求められる。
また、各種半導体装置の性能を向上させるには、電極部や配線構造部の一層電気抵抗率の低い金属を使用して、配線材料での信号伝達速度の向上をはかり、半導体装置の発熱を抑制し消費電力の低減をはかる必要がある。
このような観点から光反射率が高く、かつ電気抵抗率の低い金属を検討すると銀（Ａｇ）が挙げられる。ちなみに銀の光反射率は９８％であり、アルミニウム合金の光反射率よりもはるかに高い。また、銀の電気比抵抗（電気抵抗率）は１．５０×１０-6Ω・ｃｍであり、アルミニウムの３２．１×１０-6Ω・ｃｍ、クロムの１３×１０-6Ω・ｃｍ、タンタルの１２．４×１０-6Ω・ｃｍあるいはニッケルの６．５８×１０-6Ω・ｃｍ等と比較してはるかに低い比抵抗を有している。低抵抗の導電材料としては、銅（電気比抵抗：１．５５×１０-6Ω・ｃｍ）が挙げられるが、配線材料として銅を利用する場合には酸化対策が必要であり、これをおろそかにすると空気中の酸素や水分で酸化されて容易に酸化銅となるので比抵抗が増加し、本来の銅の低比抵抗特性が損なわれることになる。このため半導体装置における銅の利用は実用には至っていない。銀は銅よりもさらに低い比抵抗を有している。
【０００７】
このように銀薄膜が使用できれば、液晶表示装置や各種半導体装置の一層の性能向上が期待できる。従来、銀を使用して液晶表示装置の反射板や回路配線部を形成する場合、あるいは半導体装置の電極や回路配線部を形成するには、銀薄膜を形成後ウエットエッチングによりパターニングする方法が知られていた。しかしながら、ウエットエッチングによりパターニングする方法はパターニング精度の点から問題があり、より一層細くて正確な銀パターンが求められるようになると限界がある。より高精度のパターニングをするにはドライエッチングが有利である。また、除害設備を考慮すると設備面でもドライエッチングが有利である。しかしながら銀薄膜のドライエッチング方法は未だ確立されていない。
このような観点から、本発明は銀薄膜を高精度に効率よくドライエッチングして銀パターンを形成し、液晶表示装置の反射板や回路配線部あるいは半導体装置の電極部や回路配線部に利用する方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】
本発明は上記問題点を解決するためになされたものであって、一つには、一対の基板間に液晶を保持し、各基板の対向する面にはそれぞれ電極が形成されており、そのうち少なくとも一方の基板の電極と基板の間に銀（Ａｇ）薄膜からなる反射層が形成された電気光学装置の製造方法であって、銀薄膜形成後該銀薄膜をヨウ素（Ｉ）化合物の蒸気を用いてドライエッチングして、所定の形状の銀反射層パターンを形成する電気光学装置の製造方法である。
また、別の本発明は、一対の基板間に液晶を保持し、各基板のうち少なくとも一方の対向する面には銀（Ａｇ）薄膜からなる電極又は銀（Ａｇ）薄膜からなるが回路配線が形成された電気光学装置の製造方法であって、銀薄膜形成後該銀薄膜をヨウ素（Ｉ）化合物の蒸気を用いてドライエッチングして、所定の形状の銀電極パターン又は銀回路配線パターンを形成とする電気光学装置の製造方法である。
【０００９】
さらに、別の本発明は、半導体基板上に銀（Ａｇ）薄膜からなる電極又は回路配線を有する半導体装置の製造方法であって、銀薄膜形成後該銀薄膜をヨウ素（Ｉ）化合物の蒸気を用いてドライエッチングして、所定の形状の銀電極パターン又は銀回路配線パターンを形成する半導体装置の製造方法である。
この方法は銀（Ａｇ）薄膜をヨウ素（Ｉ）で捕捉してヨウ化銀（ＡｇＩ）とし、ヨウ化銀がイオン伝導性が高いことを利用して拡散させてエッチングする方法である。この方法によれば銀薄膜を均一にしかも効率良くエッチングすることが可能となり、微細な銀パターンでも精度良く形成することができる。また、エッチングに際して下地層にダメッジを与えることも無く、コスト的にも有利なので液晶表示装置の金属反射層や回路配線、あるいはまた半導体装置の電極又は回路配線として利用することが可能となる。
本発明の電気光学装置又は半導体装置の製造方法においては、前記銀薄膜をヨウ素化合物の蒸気を用いてドライエッチングして所定の形状銀パターンを形成する際に、前記基板を１４７℃以上の温度に保持し、ヨウ化銀をα相に相転移させてエッチングすることを特徴とする。
ヨウ化銀には三つの変態が有り、常温から１３７℃で安定なγ相と、１３７℃から１４７℃までで安定なウルツァイト構造のβ相及び１４７℃以上融点までの温度で安定なα相の結晶へと相転移する。α結晶のヨウ化銀はヨウ素原子間に銀原子が無秩序に入り込むので銀との結合力が大きい。この性質とイオン伝導性が高く、拡散しやすいことを利用して銀薄膜をエッチングすれば、微細な銀パターンを精度良くしかも効率よく形成することが可能となる。
【００１０】
本発明の電気光学装置又は半導体装置の製造方法では、ヨウ素化合物としてヨウ化水素（ＨＩ）、ヨウ化メチル（Ｃ2Ｈ5Ｉ）、ヨウ化プロピル（Ｃ3Ｈ7Ｉ）又はヨウ化ブチル（Ｃ4Ｈ9Ｉ）等の分子量が比較的小さく沸点の低いヨウ素の炭化水素化合物のうちいずれか１種が好適に利用できる。
これらのヨウ素化合物は安定性に優れており、しかも容易に解離して活性なヨウ素を利用できるからである。
【００１１】
【発明の実施の形態】
本発明の電気光学装置又は半導体装置の製造方法は、一般に行われている電気光学装置又は半導体装置の製造方法と同様に、それぞれの設計構造に従った薄膜積層構造を作成し、それらをエッチングによりパターニングして必要な形状の構造を形成するものであり、その際の銀パターンの形成方法としてヨウ素化合物蒸気を利用して銀薄膜をドライエッチングするものである。従って、ここでは銀パターンの形成方法を中心にして説明する。
まず、積層構造の所定位置に銀薄膜を形成する。銀薄膜の形成方法には特に制限は無く、蒸着法やスパッタ法等の物理気相堆積法（ＰＶＤ）、イオンプレーティング法、あるいは化学気相析出法（ＣＶＤ）等が利用できる。銀薄膜は基板表面全面に形成するのが一般的である。
次いで、上記銀薄膜にリソグラフィ技術により形成したフォトレジストパターンをマスクとして利用し、ヨウ素化合物蒸気を使用してドライエッチングにより所定形状の銀反射層や微細な電極あるいは配線などの銀回路パターンを形成する。
【００１２】
ドライエッチング方式にも特に制限はなく、通常のプラスマエッチング（  Plasma Etching ：ＰＥ)、反応性イオンエッチング（ Reactive Ion Etching ：ＲＩＥ）あるいは誘導結合プラズマエッチング（ Inductive Coupled Plasma ：ＩＣＰ）等が利用できる。特に本発明の電気光学装置あるいは半導体装置の製造方法においては、ＩＣＰ方式はプラズマ生成用の高周波電力と基板へのイオンの引き込みのための高周波電力とをそれぞれ独立に供給して制御性を高めているので、飛び難い原子に対しても容易にバイアスをかけることができ、高密度のプラズマが得られるので都合がよい。
【００１３】
反応室内に導入するガスとしては、ヨウ化水素（ＨＩ）、ヨウ化メチル（ＣＨ3 Ｉ）、ヨウ化エチル（Ｃ2Ｈ5Ｉ）、ヨウ化プロピル（Ｃ3Ｈ7Ｉ）又はヨウ化ブチル（Ｃ4Ｈ9Ｉ）等のヨウ素化合物を使用する。これらの化合物は分子量が比較的小さく安定な化合物であり、沸点も比較的低くて蒸気が得られ易くかつ容易に解離して活性なヨウ素種を利用できるからである。また入手するのも容易である。
ちなみにヨウ化水素の分子量は１２７．９で沸点は−３５℃であり、ヨウ化メチルは分子量が１４２で沸点は４２．５℃、ヨウ化エチルは分子量が１５６で沸点は７２℃、ヨウ化プロピルは分子量が１７０で沸点は１０２℃、ヨウ化ブチルは分子量が１８４で沸点は１３１℃である。
ヨウ素化合物は単独の蒸気で使用しても良いが、水素やアルゴンをキャリアガスとして使用してヨウ素化合物を１０％以上添加した混合ガスとして使用しても良い。混合ガスとして使用すればエッチングが穏やかに進行し、下部の層にダメッジを与えること無くより高精度の銀パターンを得ることができる。
銀薄膜上にフォトレジストをマスクとしたパターンを形成した基板をドライエッチング装置のチャンバー内に挿入し、チャンバー内に上記ヨウ素化合物の蒸気を導入して高周波電力を印加すると、該ヨウ素化合物が解離して活性なヨウ素が発生し、基板露出部の銀と反応してヨウ化銀を生成し、銀薄膜はエッチング除去される。
【００１４】
この時、基板温度を１４７℃以上に加熱してα相のヨウ化銀を生成させる。前述の通り、ヨウ化銀は１４７℃を境としてウルツァイト構造のβ相からα相へと相転移する。図１４と図１５に相転移前後のヨウ化銀の結晶構造を示す（バーンズ著「固体物理学」P.54、東海大学出版会発行参照）。図１４は１４７℃未満の温度で安定なβ相の結晶構造であり、図１５は１４７℃以上で安定なα相の結晶構造である。銀のドライエッチングにおいて効果を発揮するのは、図１５に示すα相のヨウ化銀であって、大きな白丸で示すヨウ素原子の間の黒丸（６ｄ位置）、白小丸（１２ｄ位置）、三角（２４ｈ位置）で示す位置にＡｇ原子が無秩序に入り込んでいる。このα相型のヨウ化銀はイオン伝導性が高く拡散し易いので、エッチャントとして使用するとエッチングの均一性を高め、かつエッチング効率を高めることが可能となる。
【００１５】
（第１の実施の形態）
本発明の方法により、反射型の液晶表示装置を製造する場合の例について、図面を使用して説明する。
図１から図８は、本発明の方法により反射型の液晶表示装置を製造する場合の断面工程図を示したものである。この第１の実施の形態では、２種類のＴＦＴと１個の蓄積容量を具備したアクティブマトリクス駆動方式で、各画素電極部に銀薄膜からなる反射層を備えた液晶表示装置を例に挙げて説明する。図は対向する一対の基板のうち、駆動素子を備えたいわゆる素子基板を示すものである。
なお、以後の図においては、各層や各部材を図面上で認識できる程度の大きさに表示するため、各層や各部材毎に縮尺を変えてある。
【００１６】
先ず、図１に示すようにガラス基板３１上に窒化シリコン３２と酸化シリコン３３からなる絶縁層３２を形成し、その上に図示しないアモルファスシリコン層を形成する。その後、該アモルファスシリコン層に対して例えばレーザアニール処理等の加熱処理を施すことにより、アモルファスのシリコン層を再結晶させて結晶性のポリシリコン層とし、エッチングによりパターニングして２箇所のＴＦＴ形成位置と１個の蓄積容量形成位置に島状のポリシリコン層４０を形成する。ポリシリコン層４０の厚さは例えば５０ｎｍ程度である。次いで基板全面にゲート絶縁層３０を形成する。ゲート絶縁層３０の厚さは、例えば１００〜１５０ｎｍ程度とする。この工程は表示領域１及び周辺領域２において同様に行う。
次に、表示領域１のうちＮチャネルＴＦＴを形成する位置及び周辺領域２の全面の領域を、ポリイミド等のレジスト４１でマスク処理する。そして表示領域１及び周辺領域２の双方の領域をマスク処理した後、マスクで覆われていない部分に、例えばドナーとしてのＰＨ3 ／Ｈ2 イオンをゲート絶縁層３０を介してポリシリコン層４０にドーピングする。この時のドーピング条件は、例えば、31Ｐのドーズ量が３×１０14〜５×１０14／ｃｍ2 程度であり、エネルギーとしては８０ＫｅＶ程度が必要とされる（図２参照）。
【００１７】
次に、ＰＨ3 ／Ｈ2 イオンをドーピングした後レジスト４１を剥離し、その後２個のＴＦＴを形成する位置にゲート電極８，９を形成し、１個の蓄積容量を形成する位置に容量電極２３を形成する。ゲート電極８，９及び容量電極２３を形成するには、基板全面に厚さ約５０〜３００ｎｍの銀薄膜を真空蒸着またはスパッタした後、該銀薄膜を所定の形状にエッチングして形成する。即ち、前記銀薄膜上のゲート電極及び容量電極の位置にリソグラフィ技術を使用してフォトレジストのマスクパターンを形成し、ドライエッチング装置に装填してヨウ素化合物蒸気を使用してドライエッチングにより所定形状のゲート電極８，９または容量電極２３を形成する。なお、この際同時に、基板上に平面的に図示しないデータ線や走査線を形成することもできる。
ドライエッチングは、例えば、ＩＣＰ装置を使用して反応ガスとしてヨウ化メチル（ ＣＨ3Ｉ）、キャリアガスとしてアルゴンを使用する。ヨウ化メチルとアルゴンの混合比率は１：１程度が好ましい。基板温度は１４７℃以上、好ましくは１８０℃〜２００℃が良い。印加電力は周波数１３．５６ＭＨｚ、５ｋＷ程度必要である。
【００１８】
次に、ゲート電極８，９及び容量電極２３を形成した後、ゲート電極８，９及び容量電極２３をマスクとして、マスクで覆われていない部分に再度ＰＨ3 ／Ｈ2 イオンをドーピングする。この時のドーピング条件は、例えば、31Ｐのドーズ量が４〜５×１０14／ｃｍ2 程度であり、エネルギーとしては６０ＫｅＶ程度が必要とされる。これによりゲート電極８，９及び容量電極２３の直下部周辺のポリシリコン層４０に、Ｎ- 領域を形成する（図３参照）。
次に、図４に示すように基板全面に厚さ２０ｎｍ程度の酸化シリコンからなる層間絶縁膜３５を形成し、表示領域１のＮチャネルＴＦＴを形成する位置にレジスト４２でマスク処理した後、マスクで覆われていない部分にアクセプタとしてのＢ2Ｈ6／Ｈ2 イオンをドーピングする。この時のドーピング条件は、例えば、11Ｂのドーズ量が５Ｅ14／ｃｍ2 以上であり、エネルギーとしては２５〜３０ＫｅＶ程度が必要とされる。この工程によりＴＦＴのソース領域とチャネル領域が形成される。
【００１９】
次に図５に示すとおり、基板全体を厚さ８００ｎｍ程度の酸化酸化シリコンからなる層間絶縁膜３８で覆い、その後ＴＦＴのソース電極及びトレイン電極となる位置並びに容量電極となる位置にコンタクトホールを開口する。
次に、前記コンタクトホールを含む基板全面に図示しない銀薄膜を形成する。銀薄膜の形成には、前述の通り蒸着法やスパッタ法が利用できる。基板全面に銀薄膜を形成した後、各コンタクトホールの電極位置にフォトリソ技術を利用してレジスとマスク処理を施し、再びヨウ素化合物を反応ガスとして利用したドライエッチングにより上記銀薄膜をパターニングして、ＰチャネルＴＦＴ６１のソース電極１１及びドレイン電極１２、ＮチャネルＴＦＴ２１のソース電極１３及びドレイン電極１４並びに蓄積容量２２の引出部２４を形成する（図６参照）。銀薄膜のドライエッチング方法も、前述の通りで良い。
【００２０】
次に図７に示すように、電極を含む基板全面に厚さ２０ｎｍ程度の窒化シリコンからなる保護膜４４を形成し、その上に感光性アクリル樹脂膜４５を厚さ５００ｎｍ程度の形成する。この感光性アクリル樹脂膜４５は入射した光が乱反射するように表面に凹凸を形成してある。表面の凹凸を形成するには、例えば感光性アクリル樹脂膜を２層に形成し、第１の感光性アクリル樹脂膜を形成した後に該感光性アクリル樹脂膜に適当な間隔で小孔を設け、その上から再度感光性アクリル樹脂膜を成膜すれば良い。２層の感光性アクリル樹脂膜を形成後、第１の膜の小孔の部分は凹部となり、小孔の無かった部分は凸部となり、２層重ねた感光性アクリル樹脂膜の表面は凹凸面となる。次いで画素電極に通じるドレイン電極１４部にコンタクトホールを開口する。
次に図８に示すように、凹凸を有する感光性アクリル樹脂膜４５の表面に反射層となる銀薄膜（図示省略）を形成する。銀薄膜は前述の通り蒸着法やスパッタにより形成することができる。次いで該銀薄膜をヨウ素化合物蒸気を使用したドライエッチングにより画素領域にのみ残るようにパターニングして、反射層５０を形成する。この場合も銀薄膜のドライエッチング法法は、前述の通りで良い。
本実施形態では反射層や各電極に銀パターンを使用した例について説明したが、信号線やデータ線も同様な方法で比抵抗の極めて低い銀を使用して形成できることは勿論である。
【００２１】
最後に基板表面に画素電極となる例えばＩＴＯ膜を形成し、所定の形状にパターニングして画素電極５２を形成する。
このようにして２種類のＴＦＴと１個の蓄積容量を具備したアクティブマトリクス駆動方式の駆動素子を備え、各画素電極部に銀薄膜からなる反射層を備えた液晶表示装置用のいわゆる素子基板が得られる。この素子基板の画素電極５２と対向する側にもう一方の基板である対向基板を配置し、２枚の基板間に液晶を封じ込めば液晶表示パネルが完成する。
このようにして得られる液晶表示パネルは、光反射率の高い銀薄膜からなる反射層を有し、電気比抵抗の低い電極や配線部を具備し、画面が鮮明で応答速度の速い極めて高品質の表示画面が得られるので、携帯電話、時計、情報処理装置あるいは投写型表示装置といった各種電気光学装置に利用することができる。
【００２２】
（第２の実施形態）
図９から図１３は本発明の第２の実施形態に係わるメモリー用のモノシリック型半導体装置を製造する場合の断面工程図を示したものである。
先ず、図９に示すようにシリコン基板１０１上に図示しない酸化シリコンの下地絶縁膜を形成する。次に基板の半分に図示しないシリコン窒化膜からなる保護膜を形成した後、酸化させてシリコン窒化膜からなる保護膜の無い部分にＬＯＣＯＳ（ Local Oxidation of Silicon ）膜１０２を形成する。次いで、保護膜と酸化シリコンの下地絶縁膜を除去する。ＬＯＣＯＳ膜１０２の部分は酸化膜が残るが、ＬＯＣＯＳ膜１０２の無い部分は、シリコン基板１０１が露出する。この状態でボロンイオン（Ｂ+ ）をイオン注入によりドープして、Ｐウエル領域１０３を形成する。
次いで、基板全面にゲート絶縁膜１０６、ドープトポリシリコン膜１０７及び絶縁膜１０８を順次成膜して積層させた後、上記３層を所定形状に順次エッチングして４個の島状パターンを形成する。次いで基板全面に厚いシリコン酸化膜１１０を成膜し、該シリコン酸化膜１１０をエッチバックして前記４個の島状パターンの周囲にサイドウオール１１１を形成する。
さらにサイドウオール１１１を形成した状態で、リンイオン（Ｐ- ）をイオン注入して基板１０１の酸化膜に覆われていない部分に、ｎ+ 拡散領域１１３を形成する。
【００２３】
次に、図１０に示すように基板全面にＴＥＯＳ（ Tetraethyl ortho silicon ）膜１１４を形成し、フォトリソグラフィー技術を利用してＴＥＯＳ膜１１４にコンタクトホール１１５を設ける。その後、基板全面にドープトポリシリコン膜１１７を形成し、フォトリソグラフィー技術を利用して該ドープトポリシリコン膜１１７をパターニングしてドープトポリシリコンからなる下部電極１１８を形成する。
次に、下部電極１１８の表面に図示しない薄い絶縁膜を形成した後、メモリーセルの上部電極となるドープトポリシリコン膜（図示省略）を形成し、フォトリソグラフィー技術を利用してパターニングを行って、図１１に示すようにメモリーセルの上部電極１２０を形成する。さらに、ＴＥＯＳ膜１２２とＢＰＳＧ膜１２４の２層からなる層間絶縁膜を形成し、この層間絶縁膜にフォトリソグラフィー技術を利用してコンタクトホール１２３を形成する。
【００２４】
次に、図１２に示すように、コンタクトホール１２３を含めてビット線のドープトポリシリコン膜１２５を形成し、その上に層間絶縁膜１２６を形成し、さらにその上に厚さ約５０〜３００ｎｍの銀薄膜１３０を真空蒸着またはスパッタにより形成する。さらに、前記銀薄膜１３０上の所定の位置にリソグラフィ技術を使用してフォトレジストのマスクパターンを形成し、ドライエッチング装置に装填してヨウ素化合物蒸気を使用したドライエッチングにより、該銀薄膜を所定形状にパターニングして銀配線１３１を形成する。
ドライエッチングは、例えば、ＩＣＰ装置を使用して反応ガスとしてヨウ化メチル（ ＣＨ3Ｉ）、キャリアガスとしてアルゴンを使用する。ヨウ化メチルスとアルゴンの混合比率は１：１程度が好ましい。基板温度は１４７℃以上、好ましくは１８０℃〜２００℃が良い。印加電力は上部電極周波数１３．５６ＭＨｚ、５ｋＷ程度、下部電極周波数４ＭＨｚ、５ｋＷ程度必要である。
【００２５】
次に、図１３に示すように、基板全面に層間絶縁膜１３３を形成し、エッチバックにより表面の平坦化を行った後、再度厚さ約５０〜３００ｎｍの銀薄膜を真空蒸着またはスパッタにより形成する。さらに、前記銀薄膜上の所定の位置に先の銀配線１３１と直交する方向、ソグラフィ技術を使用してフォトレジストのマスクパターンを形成し、ドライエッチング装置に装填してヨウ素化合物蒸気を使用して、ドライエッチングにより所定形状の銀配線１３５を形成する。銀薄膜の形成と該銀薄膜のドライエッチングの方法は、先の銀配線１３１を形成する場合と同様で良い。
最後に、銀配線１３５の上に窒化シリコンからなるパッシベーション膜１３６を形成して、メモリー用のモノシリック型半導体装置を得る。
このようにして得られた半導体装置は、比抵抗の低い銀を回路配線に使用しているので、信号の伝達速度が速く、発熱量も少なくて消費電力の少ない高性能の半導体装置が得られる。しかもドライプロセスによって製造できるので、設備も比較的簡単で効率よく製造できるので、経済的効果も大きい。
【００２６】
【発明の効果】
本発明により得られる液晶表示パネルは、光反射率の高い銀薄膜からなる反射層を有し、電気比抵抗の低い電極や配線部を具備し、画面が鮮明で応答速度の速い極めて高品質の表示画面が得られるので、携帯電話、時計、情報処理装置あるいは投写型表示装置といった各種電気光学装置に利用することができる。
また、本発明により得られる半導体装置は、比抵抗の低い銀を電極あるいは回路配線に使用しているので、信号の伝達速度が速く、発熱量も少なくて消費電力の少ない高性能の半導体装置が得られる。しかもドライプロセスによって高精細な回路パターンが製造でき、設備も比較的簡単で効率よく製造できるので、経済的効果も大きい。
このように本発明の電気光学装置または半導体装置の製造方法は、均一性に優れた銀薄膜のエッチングが高能率に行えるので、製造プロセスのドライ化の潮流に沿ったものである。
【図面の簡単な説明】
【図１】  本発明の電気光学装置の製造方法を示す工程断面図である。
【図２】  図１に続く工程断面図である。
【図３】  図２に続く工程断面図である。
【図４】  図３に続く工程断面図である。
【図５】  図４に続く工程断面図である。
【図６】  図５に続く工程断面図である。
【図７】  図６に続く工程断面図である。
【図８】  図７に続く工程断面図である。
【図９】  本発明の半導体装置の製造方法を示す工程断面図である。
【図１０】  図９に続く工程断面図である。
【図１１】  図１０に続く工程断面図である。
【図１２】  図１１に続く工程断面図である。
【図１３】  図１２に続く工程断面図である。
【図１４】  β相ヨウ化銀の構造を示す図である。
【図１５】  α相ヨウ化銀の構造を示す図である。
【図１６】  液晶表示装置を示す斜視図である。
【図１７】  図１６の線ア−Ａ’に沿った断面図である。
【符号の説明】
８，９・・・・・ゲート電極、２１・・・・・ＮチャネルＴＦＴ、２２・・・・・蓄積容量、２３・・・・・容量電極、３０・・・・・絶縁層、４０・・・・・ポリシリコン層、５０・・・・・反射層、５２・・・・・画素電極、６１・・・・・ＰチャネルＴＦＴ、７０・・・・・光源、８０・・・・・自然光、３１・・・・・基板、１０１・・・・・基板、１０２・・・・・ＬＯＣＯＳ膜、１０３・・・・・Ｐウエル領域、１１１・・・・・サイドウオール、１１３・・・・・ｎ+ 拡散領域、１１４・・・・・ＴＥＯＳ膜、１１８・・・・・下部電極、１２０・・・・・上部電極、１２２・・・・・ＴＥＯＳ膜、１２４・・・・・ＢＰＳＧ膜、１３１，１３５・・・・・銀配線、１４０・・・・・液晶、１４４・・・・・画素電極、１４８・・・・・ＴＦＤ、１５０・・・・・液晶表示装置、１５４・・・・・反射層、１５６・・・・・遮光層、
【図１】
0003941356.tif 000002
【図２】
0003941356.tif 000003
【図３】
0003941356.tif 000004
【図４】
0003941356.tif 000005
【図５】
0003941356.tif 000006
【図６】
0003941356.tif 000007
【図７】
0003941356.tif 000008
【図８】
0003941356.tif 000009
【図９】
0003941356.tif 000010
【図１０】
0003941356.tif 000011
【図１１】
0003941356.tif 000012
【図１２】
0003941356.tif 000013
【図１３】
0003941356.tif 000014
【図１４】
0003941356.tif 000015
【図１５】
0003941356.tif 000016
【図１６】
0003941356.tif 000017
【図１７】
0003941356.tif 000018