(57)【特許請求の範囲】
【請求項１】
複数の参照クロックから一つを選択してそれに同期する出力クロックを生成するクロック同期回路において、外部から選択信号を受けて前記複数の参照クロックの一つを選択するセレクタと、このセレクタにより選択された参照クロックを受けてデューティ比５０％の１／２分周パルスを生成するパルス生成手段と、前記出力クロックの１／２分周出力と前記パルス生成手段の出力との位相差に基づき電圧制御型発振器を制御して前記出力クロックを生成する手段とを有し、前記パルス生成手段は、前記セレクタが別の参照クロックを選択したとき、前記別の参照クロックと以前の参照クロックとの位相差だけ出力パルスの位相を変化させることを特徴とするクロック同期回路。
【請求項２】
複数の参照クロックから一つを選択してそれに同期する出力クロックをＰＬＬにより生成するクロック同期回路において、外部から選択信号を受けて前記複数の参照クロックの一つを選択するセレクタと、このセレクタにより選択された参照クロックを受けてデューティ比５０％の１／２分周パルスを生成するパルス生成手段と、前記出力クロックを１／２分周してデューティ比５０％のパルスを生成する１／２分周器と、前記パルス生成手段の出力および前記１／２分周器の出力をそれぞれ受けて排他的論理和を出力するＥＸ−ＯＲ型位相比較器と、このＥＸ−ＯＲ型位相比較器の出力に応じて発振周波数を制御して前記出力クロックを生成する電圧制御型発振器とを有し、前記パルス生成手段は、前記セレクタが別の参照クロックを選択したとき、前記別の参照クロックと以前の参照クロックとの位相差だけ出力パルスの位相を変化させることを特徴とするクロック同期回路。
【請求項３】
前記パルス生成手段は、一方の入力端に前記セレクタの出力を受け、他方の入力端に前記１／２分周器の出力を受けて動作するフリップフロップであることを特徴とする請求項２記載のクロック同期回路。
【請求項４】
前記電圧制御型発振器は前記ＥＸ−ＯＲ型位相比較器の出力デューティの増加に対して発振周波数が下がる方向の制御特性を有していることを特徴とする請求項２記載のクロック同期回路。
【請求項５】
前記電圧制御型発振器は前記ＥＸ−ＯＲ型位相比較器の出力デューティの増加に対して発振周波数が上がる方向の制御特性を有し、前記１／２分周器と前記フリップフロップの他方の入力端との間に信号極性を反転させる反転回路が設けられていることを特徴とする請求項３記載のクロック同期回路。
【請求項６】
前記電圧制御型発振器は前記ＥＸ−ＯＲ型位相比較器の出力デューティの増加に対して発振周波数が上がる方向の制御特性を有し、前記１／２分周器と前記ＥＸ−ＯＲ型位相比較器との間に信号極性を反転させる反転回路が設けられていることを特徴とする請求項３記載のクロック同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はクロック同期回路に関し、特に複数の参照クロックから一つを選択してそれに同期するクロックを生成するクロック同期回路に関する。
【０００２】
【従来の技術】
図６は従来のクロック同期回路を示し、セレクタ１と、フリップフロップ１０と、ＥＸ−ＯＲ型位相比較器２と、低域フィルタ３と、電圧制御型発振器（ＶＣＯ）４と、１／２分周器５とを有している。
【０００３】
ここで、セレクタ１は、外部から選択信号（ＳＥＬ）を受けて、入力する複数の参照クロックＲＥＦ１，ＲＥＦ２のいずれか一つを選択し、フリップフロップ１０へ供給する。
【０００４】
フリップフロップ１０は、セレクタ１により選択された参照クロックおよび反転出力を入力端に受けて１／２分周動作し、選択された参照クロックに位相一致したデューティ比５０％のパルスＰ１を生成し、ＥＸ−ＯＲ型位相比較器２の一方の入力端へ出力する。
【０００５】
また、ＥＸ−ＯＲ型位相比較器２と、低域フィルタ３と、電圧制御型発振器（ＶＣＯ）４と、１／２分周器５とでＰＬＬを形成し、選択された参照クロックに同期した出力クロックＣＬＫを生成する。
【０００６】
１／２分周器５は、出力クロックＣＬＫを１／２分周してデューティ比５０％のパルスＰ２を生成し、ＥＸ−ＯＲ型位相比較器２の他方の入力端へ出力する。
【０００７】
ＥＸ−ＯＲ型位相比較器２は、フリップフロップ１０の出力Ｐ１および１／２分周器５の出力Ｐ２をそれぞれ受け、その排他的論理和（ＥＸ−ＯＲ）を出力する。
【０００８】
電圧制御型発振器（ＶＣＯ）４は、ＥＸ−ＯＲ型位相比較器２の出力を低域フィルタ３を介し制御信号として受け、選択された参照クロックに同期した出力クロックＣＬＫを生成する。
【０００９】
なお、電圧制御型発振器（ＶＣＯ）４は、ＥＸ−ＯＲ型位相比較器２の出力デューティの増加に対して周波数が下がる方向の制御特性を持ち、このＰＬＬは、ＥＸ−ＯＲ型位相比較器２に入力する１／２分周器５の出力Ｐ２がフリップフロップ１０の出力Ｐ１に対して−９０°の位相関係に収束する。
【００１０】
【発明が解決しようとする課題】
しかし、上述した従来のクロック同期回路では、複数の参照クロック間の位相差が小さい場合、セレクタ１が別の参照クロックに切替えたとき、フリップフロップ１０の出力の位相が１８０°近く変化するため、ＰＬＬの引き込みに時間がかかり、かつ、同期確立までの周波数変動も大きいという問題点を有している。
【００１１】
以下、従来のクロック同期回路における参照クロック切替時の動作を説明する。
【００１２】
図７は参照クロック切替時の動作例を示すタイミングチャートであり、セレクタ１が外部から選択信号（ＳＥＬ）（図７（ｃ））を受けて、時点ｔ１に参照クロックＲＥＦ１（図７（ａ））から参照クロックＲＥＦ２（図７（b））へ切替える場合を示している。
【００１３】
ここでは、参照クロックＲＥＦ１と参照クロックＲＥＦ２との位相差を、例えば１０°としている。
【００１４】
まず、セレクタ１が参照クロックＲＥＦ１を選択している状態では、フリップフロップ１０の出力Ｐ１（図７（ｅ））は、参照クロックＲＥＦ１に位相一致したデューティ比５０％の１／２分周パルスであり、このパルスＰ１がＥＸ−ＯＲ型位相比較器２の一方端に入力している。
【００１５】
このＰＬＬは、ＥＸ−ＯＲ型位相比較器２に入力する２つの信号間の位相差が９０°になる状態に収束する。すなわち、ＥＸ−ＯＲ型位相比較器２の他方端に入力する１／２分周器５の出力Ｐ２（図７（ｆ））は、フリップフロップ１０の出力Ｐ１（図７（ｅ））に対して−９０°の位相差に収束している。
【００１６】
いま、時点ｔ１において、参照クロックＲＥＦ１と参照クロックＲＥＦ２との位相差１０°の間で切替えが発生すると、参照クロックＲＥＦ１および参照クロックＲＥＦ２の２つの近接した参照クロックがフリップフロップ１０に入力するので（図７（ｄ））、フリップフロップ１０の出力Ｐ１は、時点ｔ１の前後において図７（ｅ）に示すように「Ｌ」レベル−「Ｈ」レベル−「Ｌ」レベルに短時間に変化する。
【００１７】
そして、次の参照クロックＲＥＦ２を受けたときに、参照クロックＲＥＦ２に同期して「Ｈ」レベルに変化する。このとき、ＥＸ−ＯＲ型位相比較器２に入力するフリップフロップ１０の出力Ｐ１（図７（ｅ））と１／２分周器５の出力Ｐ２（図７（ｆ））との位相差は−２８０°となる。
【００１８】
このため、位相差−２８０°の状態から位相差−９０°のＰＬＬ収束状態になるまでに、１９０°の大きな位相変化が必要であり、参照クロックＲＥＦ１と参照クロックＲＥＦ２との位相差が１０°であるにもかかわらず、極めて大きな位相変化（１９０°）が生じ、ＰＬＬ引き込みに時間がかかり、かつ、同期確立までの周波数変動も大きくなる。
【００１９】
本発明の目的は、複数の参照クロックから一つを選択してそれに同期するクロックを生成するクロック同期回路において、複雑な回路を用いることなく、参照クロック切替時の位相変動を最小に抑えることのできるクロック同期回路を提供することにある。
【００２０】
【課題を解決するための手段】
本発明のクロック同期回路は、複数の参照クロックから一つを選択してそれに同期する出力クロックを生成するクロック同期回路において、外部から選択信号を受けて前記複数の参照クロックの一つを選択するセレクタと、このセレクタにより選択された参照クロックを受けてデューティ比５０％の１／２分周パルスを生成するパルス生成手段と、前記出力クロックの１／２分周出力と前記パルス生成手段の出力との位相差に基づき電圧制御型発振器を制御して前記出力クロックを生成する手段とを有し、前記パルス生成手段は、前記セレクタが別の参照クロックを選択したとき、前記別の参照クロックと以前の参照クロックとの位相差だけ出力パルスの位相を変化させる。
【００２１】
具体的には、複数の参照クロックから一つを選択してそれに同期する出力クロックをＰＬＬにより生成するクロック同期回路において、外部から選択信号を受けて前記複数の参照クロックの一つを選択するセレクタと、このセレクタにより選択された参照クロックを受けてデューティ比５０％の１／２分周パルスを生成するパルス生成手段と、前記出力クロックを１／２分周してデューティ比５０％のパルスを生成する１／２分周器と、前記パルス生成手段の出力および前記１／２分周器の出力をそれぞれ受けて排他的論理和を出力するＥＸ−ＯＲ型位相比較器と、このＥＸ−ＯＲ型位相比較器の出力に応じて発振周波数を制御して前記出力クロックを生成する電圧制御型発振器とを有し、前記パルス生成手段は、前記セレクタが別の参照クロックを選択したとき、前記別の参照クロックと以前の参照クロックとの位相差だけ出力パルスの位相を変化させる。
【００２２】
また、前記パルス生成手段は、一方の入力端に前記セレクタの出力を受け、他方の入力端に前記１／２分周器の出力を受けて動作するフリップフロップで構成してもよい。
【００２３】
なお、上記構成において前記電圧制御型発振器は、前記ＥＸ−ＯＲ型位相比較器の出力デューティの増加に対して発振周波数が下がる方向の制御特性を有している。
【００２４】
更に、前記電圧制御型発振器が前記ＥＸ−ＯＲ型位相比較器の出力デューティの増加に対して発振周波数が上がる方向の制御特性を有している場合、前記１／２分周器と前記フリップフロップの他方の入力端との間に信号極性を反転させる反転回路を設ける。または、前記１／２分周器と前記ＥＸ−ＯＲ型位相比較器との間に前記反転回路を設けるようにしてもよい。
【００２５】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００２６】
図１は本発明の一実施形態を示すブロック図であり、選択信号（ＳＥＬ）に応じて複数の参照クロックＲＥＦ１，ＲＥＦ２のいずれか一つを選択するセレクタ１と、フリップフロップ６と、ＥＸ−ＯＲ型位相比較器２と、低域フィルタ３と、電圧制御型発振器（ＶＣＯ）４と、１／２分周器５とを有している。
【００２７】
ここで、ＥＸ−ＯＲ型位相比較器２と、低域フィルタ３と、電圧制御型発振器（ＶＣＯ）４と、１／２分周器５とでＰＬＬを形成し、選択された参照クロックに同期した出力クロックＣＬＫを生成する。
【００２８】
１／２分周器５は、出力クロックＣＬＫを１／２分周してデューティ比５０％のパルスＰ２を生成し、ＥＸ−ＯＲ型位相比較器２の一方の入力端へ出力する。
【００２９】
ＥＸ−ＯＲ型位相比較器２は、フリップフロップ６の出力Ｐ１および１／２分周器５の出力Ｐ２をそれぞれ受け、その排他的論理和（ＥＸ−ＯＲ）を出力する。
【００３０】
電圧制御型発振器（ＶＣＯ）４は、ＥＸ−ＯＲ型位相比較器２の出力を低域フィルタ３を介し制御信号として受け、選択された参照クロックに同期した出力クロックＣＬＫを生成する。
【００３１】
なお、電圧制御型発振器（ＶＣＯ）４は、ＥＸ−ＯＲ型位相比較器２の出力デューティの増加に対して発振周波数が下がる方向の制御特性を持ち、このＰＬＬは、ＥＸ−ＯＲ型位相比較器２に入力する１／２分周器５の出力Ｐ２がフリップフロップ１０の出力Ｐ１に対して−９０°の位相関係に収束する。
【００３２】
さて、従来のクロック同期回路との相違点は、フリップフロップ６の２つの入力端にセレクタ１の出力および１／２分周器５の出力Ｐ２をそれぞれ供給し、このフリップフロップ６の出力Ｐ１および１／２分周器５の出力Ｐ２をＥＸ−ＯＲ型位相比較器２へそれぞれ供給している点である。
【００３３】
ここで、参照クロックを切替えたときに、ＥＸ−ＯＲ型位相比較器２に入力する２信号の位相変化を最小にする条件を考えてみる。これは、参照クロックを切替えたときのフリップフロップ６の出力パルスＰ１の位相変化を最小にすることである。
【００３４】
例えば図３に示すように、参照クロックＲＥＦ１（図３（ａ））から参照クロックＲＥＦ２（図３（ｂ））に切替えるものとする。
【００３５】
切替え前のフリップフロップ６の出力は、図３（ｇ）の実線で示すように、参照クロックＲＥＦ１に応じて変化する１／２分周されたデューティ比５０％のパルスとなっている。なお、破線部分は切替が発生しなかった場合を示している。
【００３６】
参照クロックをＲＥＦ１からＲＥＦ２へ切り替えたとき、フリップフロップ６の出力の位相変化を最小にするためには、フリップフロップ６の出力波形を参照クロックＲＥＦ２の１／２分周波形（図３（ｈ））にすればよいことは明らかである。
【００３７】
また、参照クロックＲＥＦ１とＲＥＦ２との位相差を様々に変えたとき、切替え後のフリップフロップ６の出力波形が切替え前のフリップフロップ６の出力波形（図３（ｇ））に最も近くなる参照クロックＲＥＦ２の１／２分周波形を考えると、図３（ｉ）に示すような領域分けが考えられる。
【００３８】
すなわち、図３（ｇ）の波形の立上りに対して±９０°の領域（領域Ａ）に参照クロックＲＥＦ２の１／２分周波形の立上りエッジがあり、図３（ｇ）の波形の立下りに対して±９０°の領域（領域Ｂ）に参照クロックＲＥＦ２の１／２分周波形の立下りエッジがあればよい。
【００３９】
このように、切替え後のフリップフロップ６の出力波形が、参照クロックＲＥＦ２の１／２分周波形（図３（ｈ））になるようにすれば、位相変化を最小にすることができる。
【００４０】
ところで、参照クロックの切替え前において、ＥＸ−ＯＲ型位相比較器２に入力するフリップフロップ６の出力（図３（ｇ））と１／２分周器５の出力（図３（ｊ））とは互いに９０°の位相差をもった状態に収束しており、参照クロックの切替が行われてもＰＬＬの応答に時間がかかるので、１／２分周器５の出力の位相はすぐには変化しない。また、図３（ｉ）に示した領域Ａ，Ｂは、１／２分周器５の出力波形（図３（ｊ））の「Ｈ」レベル，「Ｌ」レベルにそれぞれ対応している。
【００４１】
よって、フリップフロップ６の一方の入力端にセレクタ１の出力を入力し、他方の入力端に前記１／２分周器の出力（図３（ｊ））を入力し、選択された参照クロックで１／２分周器５の出力をサンプリングさせて１／２分周動作させることにより、切替え後のフリップフロップ６の出力波形を参照クロックＲＥＦ２の１／２分周波形（図３（ｈ））にすることができる。
【００４２】
図２は本発明のクロック同期回路の動作を示すタイミングチャートである。
ここで、参照クロックＲＥＦ１（図２（ａ））と参照クロックＲＥＦ２（図２（b））との位相差は１０°とし、セレクタ１が外部から選択信号（ＳＥＬ）（図２（ｃ））を受けて、時点ｔ１に参照クロックＲＥＦ１からＲＥＦ２へ切替える場合を示している。
【００４３】
参照クロックＲＥＦ１（図２（ａ））が選択されているときは、参照クロックＲＥＦ１に位相一致した出力クロックがＶＣＯ４から出力され、この出力クロックが１／２分周器５により１／２分周されて、デューティ比５０％の出力パルスＰ２（図２（ｆ））としてＥＸ−ＯＲ型位相比較器２の一方端に入力している。
【００４４】
また、ＥＸ−ＯＲ型位相比較器２の他方端にはフリップフロップ６の出力Ｐ１（図２（ｅ））が入力している。このフリップフロップ６の出力Ｐ１は、参照クロックＲＥＦ１に位相一致したデューティ比５０％の１／２分周パルスであり、ＥＸ−ＯＲ型位相比較器２の一方端に入力する１／２分周器５の出力Ｐ２とは９０°の位相差を有する状態でＰＬＬが収束している。
【００４５】
ここで、セレクタ１により選択された参照クロック（図２（ｄ））をフリップフロップ６の一方の入力端に入力し、１／２分周器５の出力Ｐ２（図２（ｆ））をフリップフロップ６の他方の入力端に入力し、選択された参照クロックで１／２分周器５の出力Ｐ２をサンプリングさせてフリップフロップ６を動作させ、選択された参照クロックの立上りエッジにおける１／２分周器５の出力Ｐ２のレベルに基づき、「Ｈ」レベルまたは「Ｌ」レベルに変化するデューティ比５０％の１／２分周出力Ｐ１（図２（ｅ））を生成させる。
【００４６】
いま、時点ｔ１において参照クロックＲＥＦ１からＲＥＦ２へ切替えたとき、フリップフロップ６の一方の入力端の１／２分周器５の出力Ｐ２（図２（ｆ））は急激には変化しないが、他方の入力端の参照クロックはＲＥＦ１からＲＥＦ２に変化する。
【００４７】
すなわち、時点ｔ１直前の参照クロックＲＥＦ１の立上りエッジによりフリップフロップ６の出力が「Ｌ」レベルから「Ｈ」レベルに変化し、続いて時点ｔ１から９０°の位相範囲内において参照クロックＲＥＦ２が入力しても、フリップフロップ６の出力は「Ｈ」レベルを維持する。
【００４８】
そして、次の参照クロックＲＥＦ２で「Ｈ」レベルから「Ｌ」レベルに変化し、以後、参照クロックＲＥＦ２に応じてフリップフロップ６の出力レベルが変化して、参照クロックＲＥＦ２に位相一致したデューティ比５０％の１／２分周出力パルスＰ１（図２（ｅ））が生成される。
【００４９】
この結果、参照クロックＲＥＦ１からＲＥＦ２へ切替えたとき、フリップフロップ６の出力は参照クロックＲＥＦ２に位相一致したデューティ比５０％の１／２分周出力となる。
【００５０】
従って、ＥＸ−ＯＲ型位相比較器２に入力する２つの信号の位相差は１００°となり、位相変化を最小の１０°にすることができるので、従来のように極めて大きな位相変化（１９０°）が生じることはなく、簡単な回路構成でＰＬＬ引き込み時間を短縮でき、同期確立までの周波数変動も抑制できる。
【００５１】
図４は他の実施例を示す図である。
【００５２】
図１に示したクロック同期回路では、電圧制御型発振器（ＶＣＯ）４が、ＥＸ−ＯＲ型位相比較器２の出力デューティの増加に対して周波数が下がる方向の制御特性を有しているものとした。
【００５３】
しかし、これとは逆の制御特性の場合、つまり、電圧制御型発振器（ＶＣＯ）７が、ＥＸ−ＯＲ型位相比較器２の出力デューティの増加に対して発振周波数が上がる方向の制御特性を有する場合には、例えば図４に示すように、１／２分周器５とフリップフロップ６の入力端との間に信号極性を反転させる反転回路８を挿入すれば、図１に示したものと同様に動作させることができる。
【００５４】
または、１／２分周器５とＥＸ−ＯＲ型位相比較器２との間に反転回路８を設けるようにしても、同様に動作させることができる。
【００５５】
なお、以上の説明では、セレクタ１が選択する参照クロックの数をＲＥＦ１，ＲＥＦ２の２つとしたが、その数に制限はなく、図５に示すように、ｎ個の参照クロックＲＥＦ１，ＲＥＦ２，……，ＲＥＦｎから１つを選択するセレクタ９を設けるようにしても、同様に選択された参照クロックに同期するクロックを生成することができる。
【００５６】
【発明の効果】
以上説明したように本発明によれば、複数の参照クロックから一つを選択してそれに同期するクロックをＰＬＬにより生成するクロック同期回路において、複雑な回路を用いることなく、参照クロックの切替時における位相比較器に入力する２信号間の位相変化を参照クロック間の位相差に抑えることにができ、ＰＬＬ引き込み時間を短縮できると共に、同期確立までの周波数変動も抑制できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す図である。
【図２】本発明のクロック同期回路の動作を示すタイミングチャートである。
【図３】クロック切り替え時の位相変化を説明するための図である。
【図４】本発明の他の実施例を示す図である。
【図５】本発明の他の実施例を示す図である。
【図６】従来のクロック同期回路を示す図である。
【図７】従来のクロック同期回路の動作を示すタイミングチャートである。
【符号の説明】
１，９    セレクタ
２    ＥＸ−ＯＲ型位相比較器
３    低域フィルタ
４，７    電圧制御型発振器（ＶＣＯ）
５    １／２分周器
６，１０    フリップフロップ
８    反転回路
【図１】
0003915024.tif 000002
【図２】
0003915024.tif 000003
【図３】
0003915024.tif 000004
【図４】
0003915024.tif 000005
【図５】
0003915024.tif 000006
【図６】
0003915024.tif 000007
【図７】
0003915024.tif 000008