(57)【特許請求の範囲】
【請求項１】
シリコン基板（１４）上に形成され、信号を搬送するための受動素子（１０）を有するマイクロ波集積回路であって、
前記受動素子が、
前記基板上にあり、第１開口（２２）を有する絶縁層（１２）、および
前記絶縁層上にある金属層（１６）であって、前記第１開口を通じて前記基板内の空乏領域（２６）に少なくとも一部が接触する前記金属層
から成り、
前記金属層とこれに接触する前記基板の表面の間には、金属−絶縁体−基板の組み合わせのフラット・バンド電圧に前記シリコン基板の抵抗性電圧効果を補償するための増加分を加えたフラット・バンド電圧（Ｖ’ＦＢ）に等しい大きさの電圧が加えられていることを特徴とするマイクロ波集積回路。
【請求項２】
前記信号は５００ＭＨｚより高い周波数を有し、前記基板は、２，０００オーム・センチメートルより高い抵抗率を有することを特徴とする、請求項１記載の回路。
【請求項３】
表面（７２）を有し、および２，０００オーム・センチメートルより高い抵抗率を有するシリコン基板（６４）上に形成されたマイクロ波集積回路内を搬送される、５００ＭＨｚより高い周波数を有する信号の伝搬損失を低減する方法であって、
前記信号を搬送するための受動素子であって、前記基板の前記表面上に配された絶縁層（６２）と該絶縁層上に配された金属層（６６）とを含む前記受動素子を設ける工程と、
前記金属層と前記基板の前記表面間に、金属−絶縁体−基板の組み合わせのフラット・バンド電圧に前記シリコン基板の抵抗性電圧降下を補償するための増加分を加えたフラット・バンド電圧（Ｖ’ＦＢ）に等しい大きさを有する電圧を印加する工程とから成ることを特徴とする方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般的に高周波回路に関し、更に特定すればマイクロ波集積回路の受動素子に関するものである。
【０００２】
【従来の技術】
従来の高性能モノリシック・マイクロ波集積回路（ＭＭＩＣ）は、信号伝搬損失を最少に抑えるために、ＧａＡｓ基板上に形成されている。標準的なシリコン基板は、ＧａＡｓ基板よりも安価に購入でき、取り扱いや処理も容易であるが、シリコンはかかる回路（典型的に、５００ＭＨｚより高い周波数を有する信号を搬送する回路）に適する材料ではないと信じられていたため、ＭＭＩＣ用高性能基板としては用いられなかった。
【０００３】
具体的には、シリコンの抵抗率がＧａＡｓに比較して低いことが、シリコン基板の重大な欠点と考えられていた。しかしながら、ＭＭＩＣにシリコン基板を用いることができれば、ウエハおよび処理コストを大幅に低減することができる。
【０００４】
【発明が解決しようとする課題】
したがって、シリコン基板を用いつつ、既存のＧａＡｓ基板を用いたＭＭＩＣによって得られる信号伝搬損失に匹敵するレベルに信号伝搬損失を抑えるＭＭＩＣを有することが望ましい。
【０００５】
【課題を解決するための手段】
端的に述べると、本発明は、受動素子構造と、マイクロ波集積回路における信号伝搬損失を低減する方法とを提供するものである。概略的には、本発明は受動素子の下に位置する基板表面の電荷密度を少なくすることによってこれを達成する。かかる電荷の減少は、以下の実施例に述べるようにして達成される。
【０００６】
【実施例】
図１〜図４を参照して本発明をより詳しく説明する。図１は、本発明の第１実施例による受動素子１０の断面図を示す。表面１５を有するシリコン基板１４上に絶縁層１２を堆積し、絶縁層１２の上に金属層１６を堆積する。金属層１６をパターニングして、例えば、共通面導波伝送線(coplanar waveguid transmission line)において見出されるような、信号線１８と接地平面(groundplane)２０とを形成する。絶縁層１２は、第１開口２２と第２開口２４とを有し、これらを、例えば、ビア(via)で満たす。信号線１８および接地平面２０は、第１開口２２および第２開口２４を通して、基板１４とのショットキ接触(Schottky contacts)を形成する。この接触の結果として、空乏領域２６が形成される。
【０００７】
本発明によれば、受動素子１０は、基板１４と接触する金属層１６の少なくとも一部を有し、少なくとも１つの空乏領域２６を形成する。金属層１６が表面１５を覆っている場所にはどこでも、基板１４の表面１５に、電荷の蓄積(accumulation)または反転(inversion)が生じる。しかしながら、これらの電荷は空乏領域２６には現れない。表面１５に反転または蓄積電荷が形成されるのは、金属層１６と基板１４との間のエネルギ・レベルの差によるものである。これらの電荷が表面１５に存在すると、金属層１６に近い領域の表面１５において、基板１４の抵抗率が低下するので望ましくない。抵抗率の低下は、信号線１８によって搬送される信号の伝搬損失を増大することになる。接地平面２０の下の電荷蓄積または反転も、この伝搬損失に寄与する。
【０００８】
従来の受動素子は、基板に上述のような表面電荷があったため、高周波数において伝搬損失が発生するという問題があった。これは、伝搬信号はその導体の内側をもはや搬送されず、代わりに媒体を通じて移動し、媒体の中では電磁場の形状で伝搬するからである。通常、伝搬媒体は、１つ以上の導体と対応する接地平面とから成る。これら接地平面は、電磁場の伝搬を方向付けるので、伝搬媒体を取りまく半導体物質をどのように電磁場が移動するかも方向付ける。半導体物質が上述のように導電性電荷を有するとき、信号は減衰される。
【０００９】
しかしながら、本発明によれば、先に論じた望ましくない電荷は、空乏領域２６があるために、表面１５から実質的に枯渇(deplete)されるため、伝搬損失は大幅に低減される。この枯渇(depletion)が生じるのは、表面１５が金属層１６と接触するところで、表面からキャリアがなくなるからである。この枯渇によって、空乏領域２６の固有抵抗は、基板１４のバルク固有抵抗(bulk resistivity)よりも大幅に大きくなる。より具体的には、空乏領域２６の固有抵抗は、基板１４の固有抵抗率(intrinsic resistivity)とほぼ等しい。固有抵抗率は、使用するために選択される特定の半導体で達成し得る、最大の抵抗率であることは認められよう。例えば、この最大の本質的固有抵抗は、シリコンでは約１００，０００オーム・センチメートルである。
【００１０】
空乏領域２６の幅は、基板１４のバルク抵抗率の関数となる。例えば、２，０００オーム・センチメートルのＮ型Ｓｉ基板の場合、金属層１６と基板１４との間の組み込み電圧(built-in voltage)が０．６ボルトとすると、２０マイクロメータの幅の空乏領域が得られる。
【００１１】
信号伝搬に関する本発明の利点は、図１に示したような共通面型構造の電磁場の大部分が、基板１５から最初の数１０ミクロン以内に集中することである。したがって、電磁場の大部分は、電荷が枯渇した表面付近の半絶縁環境内を実質的に移動することになる。
【００１２】
受動素子１０のための集積回路レイアウト（図示せず）を形成する際、通常、レイアウト内で可能な場所のどこかに、金属層１６と基板１４との接点を設けることが好ましい。しかしながら、少量の金属層が基板１４と接触するだけでも、ある程度信号伝搬損失が低減するという利点が観察される。適用可能な回路設計ルールによる制約は除いて、第１開口２２のような開口を絶縁層１２の可能な場所のどこかに形成することによって、実質的にＧａＡｓ基板を用いた従来の高性能ＭＭＩＣで達成される水準に、信号伝搬損失を低減するマイクロ波集積回路が得られることが、実験的測定によって発見された。例えば、ある場合では、測定された損失は、開口を用いなかった場合の約８５ｄＢ／ｍから、無限開口(infinite opening)（即ち、信号線全長にわたる開口）を設けた場合の約８．５ｄＢ／ｍまでの範囲となった。
【００１３】
また、他の実施では、金属層１６と基板１４との間の接触を達成するには、１つ以上のビアを設け、金属層１６に用いたものとは異なる導電材料で充填してもよい。言い換えれば、ビアを充填するのに用いられる金属は、金属層１６に用いられる金属と異なってもよい。
【００１４】
受動素子１０について示した構造は、マイクロ波集積回路上で用いることができる、広範囲にわたる様々な受動素子に適用可能である。図１は、具体的には、共通面導波伝送線の断面を示している。他の受動素子には、例えば、インダクタ、コンデンサ、他の種類の伝送線および相互接続線、抵抗、ならびにフィルタが含まれる。動作において、受動素子１０は、約５００ＭＨｚより高い周波数を有する信号を搬送できるという利点があり、これは約１ＧＨｚより高い信号周波数では更に有効(beneficial)になる。
【００１５】
一般的に、ＭＭＩＣ内の受動線の長さは、搬送される信号波長の１／１６より長いものであれば、本発明に用いて好適である。受動線の長さが信号波長の１／１６以上であると、受動線の入出力間の電圧差はもはや無視し得ないので、大きな寄生容量が発生する結果となる。これが発生するのは、伝搬信号の電流および電圧成分がもはや導体の内側のみを移動する訳ではないからである。
【００１６】
製造に用いることができる材料に関して述べると、基板１４は抵抗率が高いシリコン基板であり、少なくとも約２，０００オーム−センチメートルのバルク抵抗率を有することが好ましく、約３，０００オーム−センチメートルより高いと更に好ましい。一例として、（１００）または（１１１）結晶方向を有する、高抵抗率Ｎ型シリコン基板を用いることができる。Ｐ型シリコン基板を用いてもよい。好適なシリコン基板の典型的なバルク抵抗率の範囲は、約３，０００ないし７，０００オーム−ｃｍ（バルク抵抗率が高いほど、空乏領域２６の空乏幅も結果として大きくなる）。
【００１７】
上記に加えて、好ましくは、高抵抗率基板は、非補償性(uncompensated)高純度シリコンで形成するべきである。これが意味することは、金属原子がシリコン内に置換(substitute)されないので、高抵抗率特性が得られるということである。金属原子をシリコン内で補償すると、深いレベルの不純物トラップ(deep・levelimpurity traps)が形成されるので、補償性シリコンは高い抵抗率を得ることができる。純度の低い補償性シリコンを用いた場合、処理温度が高くなると補償金属原子が基板内を移動する傾向があるので、悪影響を及ぼす可能性がある。かかる温度は、例えば、能動素子を形成するときに必要となる。この移動(migration)によって起こり得る悪影響には、基板のバルク固有抵抗の低下、およびｎ型からｐ型へ、またはその逆への、基板の半導体型の変化が含まれる。
【００１８】
ここでは単一層として示したが、絶縁層１２または金属層１６は、各々単一層でも多重層でもよいことを注記しておく。例えば、絶縁層１２は、二酸化シリコンおよび／または窒化シリコンとすることができる。また、金属層１６は、銅および／または金で形成されたバリア金属とすることができる。
【００１９】
図２は、本発明の第２実施例による二重レベル金属受動素子(double-level metal passive element)３０の断面図を示す。例えば、高抵抗率シリコン基板のようなシリコン基板３４上に、第１金属層３２を堆積する。絶縁層３６を第１金属層３２上に配し、開口４０を形成する。絶縁層３６上に第２金属層３８を配し、開口４０を通じて基板３４と接触させる。第１金属層３２が基板３４と接触するところに空乏領域４２が形成され、第２金属層３８が基板３４に接触するところに空乏領域４４が形成される。図１について先に論じたように、空乏領域４２，４４は、高い抵抗率を有するので、受動素子３０によって搬送される信号の伝搬損失を低減する。基板３４に適した材料および典型的な信号周波数動作範囲は、図１について先に論じたものと同様である。
【００２０】
図２の受動素子３０は図１の受動素子１０に関連して、インダクタを形成したり、接地平面を短絡したり、或いは２メタライゼーション系の金属レベルを交差させる領域を形成するために役立つ。第１金属層３２は、かかるインダクタの中央をその出力に相互接続したり、或いはその接地平面を相互接続するために用いることができる。第２金属層３８は、通常第１金属層３２よりも厚いメタライゼーションを有するので、典型的に高周波数信号を搬送するために用いられる。その結果、Ｑ値が高い受動素子（例えば、コンデンサ、インダクタ、または伝送線）が得られる。
【００２１】
受動素子３０は、二重層金属系に高周波数環境を与え、伝搬損失を最少に抑える。ここに示す構造は、第１金属層３２と基板３２との間、および第２金属層３８と基板３４との間のショットキ接触度を最大に高めるものである。
【００２２】
図３は、本発明の第３実施例によるＭＩＭコンデンサ５０の断面図を示す。より詳しく述べると、基板上に第１金属層５２を配し、空乏領域５８を形成する。第１金属層５２上に絶縁層５４と第２金属層５６を配する。基板５１およびコンデンサ５０の他の素子に適した材料、ならびに典型的な周波数動作範囲は、図１および図２について先に論じたものと同様である。
【００２３】
図３において、第１金属層５２の下に空乏領域５８を形成することにより、反転／蓄積電荷は現れない。また、空乏領域５８は非常に高い固有抵抗を有する。したがって、実質的に信号損失はない。第１金属層５２と基板との間に、従来のＭＩＭコンデンサのように絶縁体を配置したなら、基板５１に反転／蓄積領域が形成され、２つの望ましくない影響を生じることになろう。１つは、ＭＩＭコンデンサ５０と並列な寄生容量、もう１つは信号損失を増大させ得る低抵抗経路である。
【００２４】
図４は、本発明の第４実施例による、受動素子６０およびフラット・バンド電圧(flat band voltage)（ＶFB）の印加を示す断面図である。表面７２を有する基板６４上に、絶縁層６２を配する。基板６４は高抵抗率シリコン基板であることが好ましいが、本実施例によれば、他の半導体材料を基板６４に用いることもできる。金属層６６をパターニングして、共通面導波伝送線に見られるような信号線６８と接地平面７０とを形成し、絶縁層６２上に配する。
【００２５】
先に図１〜図３について論じたように、印加電圧ＶFBがない場合、蓄積または反転領域が基板６４の表面７２に形成されよう。かかる領域において電荷密度が上昇すると、表面７２において基板６４の抵抗率が低下し、信号線６８によって搬送される信号の伝送損失が増大する。
【００２６】
しかしながら、本発明によれば、ＶFBを金属層６６と基板６４の表面７２との間に印加するので、基板７４の表面７２における抵抗率は、基板６４のバルク抵抗率に実質的に等しくなる。このため、表面における反転／蓄積電荷が除去されるので、信号線６８によって搬送される高周波数信号の伝搬損失が減少する。これら蓄積／反転電荷が生成されるのは、基板６４が金属層６６と基板６４との間のエネルギ・レベルの差を補償するからである。
【００２７】
印加されるＶFBの強度は、受動素子６０と共に用いるために選択された個々の金属−絶縁体−基板の組み合わせのフラット・バンド電圧に対応する。フラット・バンド電圧は、金属と半導体の仕事関数の差、固定電荷(fixed charge)、電荷移動、界面電荷、および絶縁体の厚さを含む多くの要素によって左右される。一定電荷、電荷移動、および界面電荷は、半導体と金属との間に存在する。固定電荷と界面電荷は、半導体および絶縁体の原子界面の結果であり、移動電荷は処理中の絶縁物の汚染の結果である。当業者は知っているだろうが、フラット・バンド電圧は、基板６４の価電子帯および導電帯が表面７２で平坦となる電圧のことである。フラット・バンド電圧の強度は、適切な対応する金属−絶縁体−半導体コンデンサの容量対電圧特性を測定することによって、決定することができる。
【００２８】
本実施例の実施においては、ＤＣ電圧源（図示せず）が、信号線６８と接地平面７０に電圧Ｖ’FBを印加し、接地基準を基板６４に結合する。好ましくは、基板６４は背面７４上で高濃度にドープされ、この電圧源とのオーム接点を形成する。好ましくは高抵抗率基板である基板６４間の抵抗性電圧降下のため、Ｖ’FBをＶFBよりいくらか大きくする必要があることを、当業者は認めよう。
【００２９】
受動素子６０は、約５００ＭＨｚより高い周波数を有する信号を搬送するために用いると、更に有利であり、約１ＧＨｚより高い周波数については増々有利となる。基板６４にシリコンを用いるとき、好ましい固有抵抗は約２，０００オーム−ｃｍ以上であり、更に好ましい抵抗率は約３，０００オーム−ｃｍ以上である。受動素子６０は、例えば、インダクタ、コンデンサ、伝送線、抵抗、またはフィルタとしての使用を含む、広範囲にわたる種々のマイクロ波の用途に用いることができる。
【００３０】
シリコン基板上の共通面伝送線において観察された損失をＧａＡｓ基板上で観察された損失とを比較した結果を含む、マイクロ波基板のようなシリコンの使用に関する論文は、他では、Reyes et al., "Silicon as a Microwave Substrate," Microwave Theory and Techniques  Symposium Digest, vol. 3, May 23-27, 1994, pp. 1759-1762に見ることができる。この論文の内容は全て本願に含まれているものとする。
【００３１】
以上の説明から、マイクロ波集積回路における信号伝搬損失を低減する新規な方法が提供されたことが認められよう。本発明は、高固有抵抗シリコン半導体基板上に空乏領域を形成し、半導体表面電荷を除去することによって、高周波数信号の損失を低減するものである。本発明の利点は、シリコン基板上に高性能ＭＭＩＣを設けることである。シリコンの処理は、ＧａＡｓを用いる処理技術に比較すると、成熟した技術であり、これを用いることによって、コストの低いＭＭＩＣの製造が可能となる。シリコン技術の利点の一例として、シリコン基板は優れた平面性を有し、多くのフリップ・チップ(flip-chip)のバンピング(bumping)およびボンディング技術に用いられることがあげられる。
【図面の簡単な説明】
【図１】本発明の第１実施例によるマイクロ波集積回路における受動素子を示す断面図。
【図２】本発明の第２実施例による二重レベル金属受動素子を示す断面図。
【図３】本発明の第３実施例による金属−絶縁体−金属（ＭＩＭ）コンデンサを示す断面図。
【図４】本発明の第４実施例による、受動素子と、フラット・バンド電圧をこれに印加した場合の断面図。
【符号の説明】
１０，６０  受動素子
１２，３６，５４，６２  絶縁層
１４，３４，５１，６４  シリコン基板
１５，７２  表面
１６，３２，３８，５２，５６，６６  金属層
１８，６８  信号線
２０，７０  接地平面
２２，２４，４０  開口
２６，４２，４４，５８  空乏領域
３０  二重レベル金属受動素子
５０  ＭＩＭコンデンサ
【図１】
0003941127.tif 000002
【図２】
0003941127.tif 000003
【図３】
0003941127.tif 000004
【図４】
0003941127.tif 000005