(57)【特許請求の範囲】
【請求項１】
シリコン基体の一主面上に、薄い酸化膜層を形成する工程と、
前記薄い酸化膜層を介して前記シリコン基体上にアモルファスシリコン層を形成する工程と、
このアモルファスシリコン層を結晶化する工程とを具備したシリコンエピタキシャル基板の製造方法であって、
前記薄い酸化膜層の厚さが、界面酸素濃度２×１０１４ｃｍ−２から８×１０１４ｃｍ−２の範囲で規定される厚さであることを特徴とする半導体エピタキシャル基板の製造方法。
【請求項２】
シリコン基体の一主面上に、薄い酸化膜層を形成する工程と、
前記薄い酸化膜層を介して前記シリコン基体上にアモルファスシリコン層を形成する工程と、
このアモルファスシリコン層を結晶化する工程と、
前記シリコン基体を酸化して前記薄い酸化膜層を厚膜化する工程とを具備したシリコンエピタキシャル基板の製造方法であって、
前記薄い酸化膜層の厚さが、界面酸素濃度２×１０１４ｃｍ−２から８×１０１４ｃｍ−２の範囲で規定される厚さであることを特徴とする半導体エピタキシャル基板の製造方法。
【請求項３】
前記アモルファスシリコン層は、不純物が添加されていることを特徴とする請求項１または請求項２に記載の半導体エピタキシャル基板の製造方法。
【請求項４】
前記アモルファスシリコン層は、少なくともＧｅ及びＣのいずれかを含有していることを特徴とする請求項１または請求項２に記載の半導体エピタキシャル基板の製造方法。
【請求項５】
前記アモルファスシリコン層は、２０％乃至５０％のＧｅを含有したＳｉＧｅであることを特徴とする請求項１または請求項２に記載の半導体エピタキシャル基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体エピタキシャル基板の製造方法に関するものであり、特に半導体基板上に酸化膜を介して形成されたエピタキシャル層を表面に有する半導体エピタキシャル基板の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ素子の微細化に伴い、ＭＯＳＦＥＴにおいてはショートチャネル効果など、微細化に伴う不具合の影響が増大している。これに対処するために、ＳＯＩ構造の検討が行われている。しかしながらチャネル領域の結晶性を確保した上でＳＯＩ構造を実現することは困難であり、少なくともウェハ接着技術、ＳＩＭＯＸ技術等を用いることが必要になっている。これらの技術は、製造工程数増、材料コスト増、製造歩留低下を招き、いずれも従来ＣＺ基板を用いる技術に比較して大幅なコストアップが余儀なくされている。
また、チャネル領域で高い電子移動度を確保するために、Ｓｉ（シリコン）基板上にＳｉＧｅ混晶を形成し、チャネル領域として用いる試みがなされている。この場合、基板としては高品質の基板が容易に入手可能なシリコン基板を用いることが必要である一方、高い電子移動度を確保するにはＧｅ（ゲルマニウム）の混晶比を大きくすることが望ましい。しかしながら、シリコンとＧｅの格子定数の相違から、Ｇｅ混晶比が２０％を超える高品質の（結晶欠陥の少ない）エピタキシャル基板は得られていない。
【０００３】
更に、半導体装置の製造工程途中においてシリコンのエピタキシャル成長を行うことによる、ＬＳＩの構造の可能性を広げる試みがなされている。例えば半導体素子形成後にその素子上にシリコンエピタキシャル成長を行い再度の素子形成を行うことにより多段的な素子形成が可能となり素子形成密度を飛躍的に向上させることが出来る。このためには無欠陥のエピタキシャル層を形成することが必要であり、そのためには、エピタキシャル成長前に基板上の自然酸化膜を十分に除去する必要があった。これは、ごくわずかでも基板上に酸素等の不純物が残っていた場合、この酸素を起点として、エピタキシャル層中に転位等の欠陥が形成されたためである。しかしながらこのような表面の酸素を除去するためには、酸素を還元するために、１０００℃近い温度での熱処理が必要とされており、プロセス温度に上限のある、製造工程の途中での採用には難しい点があった。
【０００４】
【発明が解決しようとする課題】
以上の様に、チャネル領域の結晶性を確保した上でＳＯＩ構造を実現することは困難であり、少なくともウェハ接着技術、ＳＩＭＯＸ技術等を用いることが必要になっていた。これらの技術は、製造工程数増、材料コスト増、製造歩留低下を招き、いずれも従来のＣＺ基板を用いる技術に比較して大幅なコストアップを余儀なくされていた。
【０００５】
また、チャネル領域で高い電子移動度を確保するために、Ｓｉ（シリコン）基板上にＳｉＧｅ混晶を形成し、チャネル領域として用いる試みがなされているが、シリコンとＧｅの格子定数の相違から、Ｇｅ混晶比が２０％を超える高品質の（結晶欠陥の少ない）エピタキシャル基板は得られていなかった。
【０００６】
更に、半導体装置の製造工程途中においてシリコンのエピタキシャル成長を行うことによる、ＬＳＩの構造の可能性を広げる試みがなされているが、良好な結晶を得るためには１０００℃近い温度での熱処理が必要とされており、プロセス温度に上限のある、製造工程の途中での採用には難しい点があった。
【０００７】
本発明は上記事情を考慮してなされたものであり、製造工程数増、材料コスト増、製造歩留低下のないＳＯＩ基板の製造方法を提供することを目的とする。
【０００８】
また、Ｇｅ混晶比が２０％を超える高品質の（結晶欠陥の少ない）エピタキシャル基板の製造方法を提供することを目的とする。更に、７００℃程度以下の低温でシリコン基板上にエピタキシャル成長可能なエピタキシャル層の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は上記の問題を解決するためになされたものであり、本発明の一実施の形態に係る半導体エピタキシャル基板の製造方法では、シリコン基体の一主面上に、薄い酸化膜層を形成する工程と、前記薄い酸化膜層を介して前記シリコン基体上にアモルファスシリコン層を形成する工程と、このアモルファスシリコン層を結晶化する工程とを具備したシリコンエピタキシャル基板の製造方法であって、前記薄い酸化膜層の厚さが、界面酸素濃度２×１０１４ｃｍ−２から８×１０１４ｃｍ−２の範囲で規定される厚さであることを特徴とする。
【００１２】
また、本発明の一実施の形態に係る半導体エピタキシャル基板の製造方法では、シリコン基体の一主面上に、薄い酸化膜層を形成する工程と、前記薄い酸化膜層を介して前記シリコン基体上にアモルファスシリコン層を形成する工程と、このアモルファスシリコン層を結晶化する工程と、前記シリコン基体を酸化して前記薄い酸化膜層を厚膜化する工程とを具備したシリコンエピタキシャル基板の製造方法であって、前記薄い酸化膜層の厚さが、界面酸素濃度２×１０１４ｃｍ−２から８×１０１４ｃｍ−２の範囲で規定される厚さであることを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態（以下、実施形態と略す）に付いて詳細に説明する。
（第１の実施形態）
図２は本発明の第１の実施形態に係る半導体基板の製造工程を示す工程断面図である。
【００１４】
単結晶シリコン基板１を希弗酸溶液に処理し、表面の自然酸化膜を除去した後湿度３０％、温度２５℃の大気中に３時間放置した。この放置によって、単結晶シリコン基板１上には、図２（ａ）のように、極めて薄い酸化膜層２が形成された。この後、単結晶シリコン基板１をＬＰＣＶＤ炉中に導入し、５５０℃の堆積温度、圧力０．３ＴｏｒｒでＳｉＨ4を原料ガスとしてアモルファスシリコン層３を堆積した（図２（ｂ））。この後、一旦ＣＶＤ炉から取り出し、常圧窒素雰囲気中で７００℃３時間の熱処理を行い、アモルファスシリコン層を結晶化し、エピタキシャル（単結晶）シリコン層４とした（図２（ｃ））。
【００１５】
このエピタキシャル（単結晶）シリコン層４の結晶状態を断面ＴＥＭにより観察したところ、図３に示したように、欠陥の見られない単結晶であることが確認された。ここで、１００はシリコン基板、２００はエピタキシャルシリコン層を示している。また、この断面ＴＥＭ像の右下に示した白線３００は１００ｎｍの長さを示している。以下の各断面ＴＥＭ写真でもこれらの記号を同様に使用する。
【００１６】
通常、エピタキシャル成長において自然酸化膜が界面に存在する場合、その酸化膜の存在により堆積されたエピタキシャル成長層には欠陥が必ず入るものとされていた。しかしながら本発明者らの行った実験の結果によれば、上述したように堆積層中に欠陥は観察されていない。そこでこのような欠陥が発生せずにすむ機構を調べるため、系統的に界面の酸化膜厚を変化させて、上記実施形態と同様にアモルファスシリコンを堆積し、その後結晶化し、結晶状態を調べる実験を行った。
【００１７】
図１に、界面の酸素量と結晶性との対応関係を調べた結果を示した。ここで界面酸素量は、ＳＩＭＳによって酸素濃度のデプスプロファイルを測定し、界面における酸素濃度の積分値を計算することによって求めた。図８に、界面酸素濃度１．５×１０14ｃｍ-2の時の酸素のＳＩＭＳプロファイルの例を示した。またここで界面の酸化膜厚は希弗酸溶液中での処理の後の放置時間を変えることにより制御可能であった。図９に放置時間（Ｉｎｔｅｒｖａｌ）と界面酸素濃度（Ｉｎｔｅｒｆａｃｉａｌ  Ｏｘｙｇｅｎ  Ｃｏｎｃｅｎｔｒａｔｉｏｎ）との関係を示した。ここで縦軸として、界面での酸素濃度だけでなく、被覆率（Ｃｏｖｅｒａｇｅ）を示した。ここで被覆率への換算は、界面酸素濃度を、シリコンの原子面密度に相当する１．３６×１０15ｃｍ-2で割ることにより行った。またこの大気中（Ａｔｍｏｓｐｈｅｒｉｃ  Ａｍｂｉｅｎｔ）での放置は、温度（Ｔｅｍｐｅｒａｔｕｒｅ）２４℃、湿度（Ｍｏｉｓｔｕｒｅ）４５％に制御した状況で行った。この図から明らかなように、放置時間を変化させることで界面酸素濃度を１．５×１０15ｃｍ-2から６×１０15ｃｍ-2の範囲で変化させることができることが確かめられた。尚、例えば希弗酸処理後の純水中での処理時間を変えることによって制御することも可能である。またもしくは、アモルファスシリコンの堆積直前、例えば炉内へのローディング時などに、加熱された酸化性ガスを含む雰囲気中で熱処理することで制御してもよい。またアモルファスシリコンの堆積はＬＰＣＶＤ法に限らず、超高真空中でのＣＶＤや蒸着等によって行ってもよい。
【００１８】
図１に示した結果から明らかなように、酸素濃度２ｘ１０14ｃｍ-2から８ｘ１０14ｃｍ-2の範囲においてのみ結晶性のよい単結晶層が得られており、それ以下でもそれ以上でも、成長層中に欠陥が観察された。この酸素濃度は、ＳｉＯ2膜厚に換算して０．２５原子層程度と推定された。この程度の酸素濃度が、少なくとも｛１００｝シリコン面上でアモルファスシリコンからシリコンを固相成長させる際に最適であることが推定された。
【００１９】
図４に、界面酸素量の少ない酸素濃度が５ｘ１０13ｃｍ-2の時の、熱処理後の断面ＴＥＭ像を示した。成長方向に対して同方向に転位が形成されていること、またその転位の形成された領域では膜厚が厚くなっていることがわかる。このような欠陥を有する状態となったのは、基板表面上で、酸化物がほとんど残っていないところと比較的多く残ったところが生じ、酸化膜の薄いところでは結晶化がすばやく進み、単結晶状態で堆積されたのに対し、酸化膜の多く残っていたところでは結晶化が遅れアモルファス状態で堆積されたことによる。この結果、アモルファス状態で堆積された領域の方が、表面に存在する未結合手の数が多いため、堆積速度が速くなり、したがってその部分だけ膜厚が厚くなり、また転位が残ったものと考えられる。この結果としてエピタキシャル層表面に荒れが生じている。
【００２０】
一方、図５に界面酸素濃度が２ｘ１０15ｃｍ-2のアモルファスシリコン層の熱処理後（７００℃）の断面ＴＥＭ像を示した。下地の結晶性を引き継いではいるものの、双晶が高密度に存在することがわかる。これは、酸化膜厚が厚かったために、アモルファス層の結晶化時に下地の結晶性を引き継いでエピタキシャル成長できない個所が多数あったためと考えられる。さらに解散酸素濃度が高かった場合には、下地の結晶性が全く引き継がれず、堆積層は多結晶状態に結晶化した。これは、ランダムに核生成が起こったことによるものと考えられる。これらの結果から明らかなように、ある適切な範囲に界面酸素濃度を制御することで、完全に自然酸化膜を除去することなくとも、良好な結晶性を有するエピタキシャルシリコン層を形成できることがわかった。
【００２１】
一方、アモルファスシリコン形成時の堆積温度を７００℃に上げて実験を行ったところ、上記低温堆積では欠陥の見られなかった界面酸素濃度であっても、転位が形成されてしまうことが分かった。この様子断面ＴＥＭで観察した結果を図６に示した。高い温度で堆積を行うと、堆積と同時に結晶化が起きる（即ち、アモルファス状態は経由しない）。このような、一般に気相成長と呼ばれるエピタキシャル成長においては、仮に基板表面から完全に酸化膜がなくなっていればエピタキシャル成長が可能であるが、少しでも酸素があるとその領域での結晶化が妨げられ、その周囲でのみ結晶化が進む。それぞれの結晶化した領域は酸素のある領域上にせり出し結合するが、その下に酸素を含んだ領域が存在するため、結晶軸が完全には一致せず、転位が形成されてしまうものと考えられる。したがって上記の従来技術の項でも記載した様に通常行われるシリコンの気相エピタキシャル成長では、このような転位の形成を抑えるため、基板表面から完全に酸素を除去するべく、１０００℃近い温度での熱処理が必要とされてきた。このため、プロセス温度に上限のある製造工程の途中での採用には難しい点があった。
【００２２】
本発明においては、シリコン膜の堆積をアモルファス状態で行っているため、その後のエピタキシャル成長がアモルファス状態から単結晶状態への相変化による、一般に固相成長と呼ばれる方法により起こる。固相成長においては、界面に酸素があっても、それが高すぎる濃度でない限り、平坦な成長端を保ちつつ結晶化が起きるため、欠陥を生じることがない。この結果として、酸素を除去するための還元のための高温熱工程を行うことなく欠陥のないエピタキシャルシリコン層を形成することができる。
【００２３】
また、上記の方法により得られたエピタキシャル基板を酸素雰囲気中で熱処理することにより、エピタキシャル層とシリコン基板との界面の酸化膜気相中の酸化膜が厚くなる（酸素濃度が高くなる）現象が観察された（以下、後酸化と称する）。これは、酸素がエピタキシャル層中を透過し、エピタキシャル相とシリコン基板との界面の酸化膜に到達、固定されることにより起こったものと推定された。これにより、エピタキシャル層とシリコン基板との界面の酸化膜の膜厚は制御可能となり、ＳＯＩ基板として機能し得るエピタキシャル基板の製造が可能となった。尚、この後酸化後もエピタキシャル層の結晶性に大きな変化は観測されなかった。
【００２４】
上記の本発明の第１の実施の形態を用いることにより、界面の酸化膜形成工程を付加するだけで、シリコン酸化膜を介して良好なシリコン単結晶層を有するエピタキシャル基板を得ることが出来た。
【００２５】
また、その基板を更に酸化することにより、シリコン酸化膜を介して良好なシリコン単結晶層を有するＳＯＩ基板を得ることが出来た。
更に、半導体素子形成工程中のシリコン基板上に最高温度７００℃で良好なシリコンエピタキシャル層を形成することが可能となった。
【００２６】
次に本発明の第１の実施形態の変形例について説明する。尚、以下の説明において、上記の第１の実施例と同一の部分については説明を省略する。
本変形例では、希弗酸処理、図２に示す薄い酸化膜２の形成後に、アモルファスシリコン層３の形成を、ＬＰＣＶＤで、０．３ＴｏｒｒのＳｉ2Ｈ6を用いて４８０℃で行った。また、その後のアニールを窒素雰囲気で６００℃で行った。この時の界面酸素濃度とエピタキシャル層の欠陥密度との関係を調べた所、酸素濃度３．３×１０14ｃｍ-2で欠陥の無い単結晶が形成されることが確認された。
【００２７】
しかし、酸素濃度２．５×１０14ｃｍ-2の時は結晶欠陥が見られ、また、酸素濃度５．８×１０14ｃｍ-2の時は多結晶が形成されていることが確認された。
即ち、本変形例では、上記の第１の実施形態よりも良好な単結晶が得られる条件が狭いことが分かった。しかしながら、本変形例では最高温度６００℃で酸化膜を介してのエピタキシャル成長が可能であることが確認できた。これは、本導体素子工程中にシリコンエピタキシャル成長を行う必要がある場合には有力な方法である。尚、本変形例で良好な単結晶の得られる酸素濃度範囲が狭くなった理由は、ソースガスをＳｉＨ4から還元性の高いＳｉ2Ｈ6に変えたことにより、アモルファスシリコンの堆積初期において表面酸素の偏在化が起こり、堆積膜中に欠陥を作りやすくなってしまったためと考えられる。
【００２８】
（第２の実施形態）
次に本発明の第２の実施形態について説明する。尚、本第２の実施形態の説明で、上記の第１の実施形態と同一の部分については説明を省略する。
【００２９】
第２の実施形態では上記の第１の実施形態と同様にシリコン基板表面に厚さを制御した薄い酸化膜を形成した後、Ｇｅ組成を４０％含むアモルファスＳｉＧｅを堆積した。尚、アモルファスＳｉＧｅの形成は、ＳｉＨ4とＧｅＨ4を用いたＬＰＣＶＤ法で行った。この後、窒素雰囲気中での６５０℃３０分の熱処理によりアモルファスＳｉＧｅのエピタキシャル成長を行ったところ、膜中に転位等の欠陥のない単結晶層を得ることができた。一般にＧｅ濃度が高くなると欠陥のないＳｉＧｅエピタキシャル層を形成することは非常に困難になる。これは、Ｓｉに対してＧｅの添加により格子定数が大きくなり、格子ゆがみが界面において入るためとされる。そこで本方法により欠陥のないエピタキシャルＳｉＧｅがどの程度のＧｅ組成まで形成可能であるかを調べるため、Ｇｅ濃度を系統的に変化させ、６５０℃３０分の熱処理結晶化後の結晶性を調べた。結果を図７に示したように、Ｓｉ：Ｇｅが５０％：５０％の組成まで、欠陥のない成長が可能であることがわかった。これに対して、堆積温度を６２０℃程度まで上げ、ＳｉＧｅを気相エピタキシャル成長によって形成した場合には、２０％程度のＧｅ組成以下でないと、欠陥が形成されてしまった。このような違いは、界面に酸化膜を挟み固相エピタキシャル成長させることにより、基板とエピタキシャル成長層との間の歪みが緩和され、格子定数が異なっているにもかかわらず、通常はエピタキシャル成長の困難な高濃度にＧｅを含有するＳｉＧｅにおいてもヘテロエピタキシャル成長が可能となったものと考えられる。同様に、Ｃ（炭素）を含有するＳｉに対しても本発明は有効であった。Ｇｅの代りにＣをドーピングした場合、またＧｅとＣを両方ともドーピングした場合でも、Ｓｉ単体の場合と比較して格子定数が変化し、下地シリコン基板との間に格子歪みが発生する。しかしながら、上記の本発明の方法により形成したエピタキシャル層中には欠陥は存在せず、良好な結晶性を有するエピタキシャル層を形成できた。
【００３０】
またこのような界面に酸素を有した構造のエピタキシャル層が形成されることで、以下のようなメリットのあることもわかった。即ち、２０％のＧｅを含有する厚さ５００ｎｍのＳｉＧｅ膜について、界面に酸素を有するものと有しないものとを形成した後、アルゴン雰囲気中で１０００℃３０分の熱処理を行った。熱処理後の試料の結晶性を調べたところ、界面に酸素を有する試料では結晶性に変化がなかったのに対し、界面に酸素を有しない試料ではエピタキシャル層内部のみならず基板中にも転位か形成されていることがわかった。このように界面に酸素を有することで欠陥が形成されにくくなるのは、界面酸素層があることで、基板／エピタキシャル層間での格子歪みが緩和されることによるものと考えられる。またこの界面酸素層にはエピ層中からの不純物の拡散をブロックするという働きもあることがわかった。これはエピ直後の状態で形成されていた、急峻なドーピングプロファイルを保つという点で非常に有利である。
【００３１】
尚、これらの効果は、本実施例に記載したＳｉ／ＳｉＧｅのヘテロエピタキシャル層に限るものではなく、第１の実施形態に記載したＳｉ／Ｓｉのホモエピタキシャル層においても有効であることはいうまでもない。
【００３２】
このようにエピタキシャルＳｉ層中への他元素を添加するという点では、不純物種はＧｅに限らず、他の元素でも同様の効果が得られる。例えばＢ、Ｐ、Ａｓなどの不純物をドーピングしたアモルファスシリコン膜を堆積した場合にも同様に有効であった。即ち、不純物添加のアモルファスシリコンを堆積し、その後結晶化することで、堆積と同時に結晶化を行う気相成長によってエピタキシャル成長する場合と比較して、高濃度に不純物をドーピングした場合でも、良好な結晶性が得られた。またアモルファス状態で不純物添加を添加したシリコンを堆積することで、堆積時に結晶化させてしまうよりも高濃度のドーピングが可能となった。この結果、欠陥のないエピタキシャル成長が実現できることとあいまって、低抵抗のエピタキシャルシリコン層を形成することができた。
【００３３】
【発明の効果】
上述のように本発明を用いることにより、工程数の増加が少なく、歩留まり低下が少ないＳＯＩ基板及びその製造方法を得ることが出来た。
また２０％を超え、５０％までのＧｅ濃度（混晶比）を持つ、結晶欠陥の無いＳｉＧｅエピタキシャル層を得ることが出来た。
【００３４】
更に本発明を用いることにより７００℃以下の低温プロセスのみで欠陥の無い良好なシリコンエピタキシャル層を得ることが出来た。これにより、半導体工程中でエピタキシャル成長層を形成することが可能となった。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るシリコン基板、エピタキシャル層界面の界面酸素濃度と欠陥密度との関係を示した図である。
【図２】本発明によるエピタキシャル層形成工程の工程断面図である。
【図３】本発明の第１の実施形態を用いて得られた良好な結晶性を有するエピタキシャル層の断面ＴＥＭ写真である。
【図４】界面酸素量が５×１０14ｃｍ-2と少なく、熱処理後に欠陥の入ったエピタキシャル層の断面ＴＥＭ写真である。
【図５】界面酸素量が２×１０15ｃｍ-2と多く、熱処理後に双晶が入ったエピタキシャル層の断面ＴＥＭ写真である。
【図６】堆積温度を７００℃としたときの、欠陥の入ったエピタキシャル層の断面ＴＥＭ写真である。
【図７】本発明の第２の実施形態のエピタキシャル成長方法と従来のエピタキシャル成長方法でＳｉＧｅ中のＧｅ組成比を０％−８０％迄変化させた時の欠陥密度の変化を示した図である。
【図８】酸素のＳＩＭＳプロファイルを示した図である。
【図９】希弗酸処理後の放置時間と酸素膜厚との関係を示した図である。
【符号の説明】
１…Ｓｉ基板
２…薄い酸化膜
３…アモルファスシリコン層
４…エピタキシャルシリコン層
１００…シリコン基板
２００…エピタキシャルシリコン層
３００…１００ｎｍを示す白線
【図１】
0003886085.tif 000002
【図２】
0003886085.tif 000003
【図３】
0003886085.tif 000004
【図４】
0003886085.tif 000005
【図５】
0003886085.tif 000006
【図６】
0003886085.tif 000007
【図７】
0003886085.tif 000008
【図８】
0003886085.tif 000009
【図９】
0003886085.tif 000010