(57)【特許請求の範囲】
【請求項１】
（ａ）絶縁表面内にコンタクト用導電表面を露出した半導体基板上に酸素バリア導電層、下部電極層、強誘電体層、上部電極層を積層する工程と、
（ｂ）前記上部電極層上に第１層、第２層を含むハードマスクを形成する工程と、
（ｃ）前記ハードマスクをエッチングマスクとして、プラズマエッチングにより前記上部電極層、強誘電体層、下部電極層、酸素バリア導電層をエッチングしてキャパシタ構造を形成する工程と、
（ｄ）前記エッチング後、前記第２層を除去する工程と、
（ｅ）前記第２層を除去した後、前記キャパシタ構造を覆う水素バリア絶縁層を形成する工程と、
（ｆ）前記水素バリア絶縁層、および前記第１層を順次エッチングで除去し、前記上部電極層を露出するビア孔を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記水素バリア絶縁層は、前記強誘電体層の側面を直接覆う請求項１記載の半導体装置の製造方法。
【請求項３】
前記上部電極層、下部電極層が、貴金属元素を含み、前記強誘電体層が酸化物ペロブスカイト型強誘電体を含む請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記ハードマスクが、ＴｉＯ２、Ａｌ２Ｏ３のいずれかで形成された下側の第1層と、前記第1層の上に配置され、酸化シリコンで形成された第２層とを含む請求項１〜３のいずれか１項記載の半導体装置の製造方法。
【請求項５】
前記工程（ｂ）は、前記第１層をスパッタリングで形成する請求項１〜４のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に強誘電体キャパシタを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
強誘電体キャパシタをメモリ素子として用いる強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）は、１トランジスタ／１キャパシタで不揮発性メモリセルを構成できる。強誘電体として酸化物ペロブスカイト型強誘電体が多く用いられている。
【０００３】
ＦｅＲＡＭの集積度を向上させるため、電界効果トランジスタのソース／ドレイン領域上に層間絶縁膜中に埋め込んだ導電性プラグを形成し、プラグに接続して層間絶縁膜上に強誘電体キャパシタを形成するプレーナスタックキャパシタ構造が検討されている。限られた面積内になるべく電極対向面積の大きなキャパシタを形成するためには、キャパシタ構造をなるべく垂直に近い方向でパターニングすることが望まれる。
【０００４】
従来、強誘電体キャパシタの電極および強誘電体膜は、フォトレジストパターンをマスクとしたエッチングでパターニングしていた。フォトレジストは、エッチング耐性が十分でないため、垂直性エッチングは極めて困難であった。
【０００５】
キャパシタ構造を垂直にエッチングしようとすると、レジストマスクを用いる代りにハードマスクを用いることが望まれる。単層のシリコン酸化膜でハードマスクを形成すると、強誘電体や貴金属電極をエッチングする際に必要な高バイアス条件で、ハードマスクと上部電極との界面で剥がれが発生し易い。又、酸化シリコン膜のハードマスクをドライエッチングで除去しようとすると、エッチングガスにより上部電極の膜質変化やダメージを発生させてしまう。
【０００６】
ＴｉＮ等のバリア系材料を用いた単層ハードマスクは、エッチング工程終了後は上部電極にダメージを与えないプロセスで除去し易い。但し、酸素が存在しない条件でエッチングを行なうと、ハードマスクとＰｂＺｒＴｉＯ3（ＰＺＴ）等の強誘電体膜との間に高いエッチ選択比を得ることが難しい。酸素を添加すると、エッチ選択比を高くすることができるが、強誘電体のエッチレートが低下し、テーパーが発生し易い。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、強誘電体キャパシタ構造を効率的にエッチングすることのできる半導体装置の製造方法を提供することである。
【０００８】
本発明の他の目的は、垂直に近い側壁を有する強誘電体キャパシタ構造を、ドライエッチングを用いて形成することのできる半導体装置の製造法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の一観点によれば、
（ａ）絶縁表面内にコンタクト用導電表面を露出した半導体基板上に酸素バリア導電層、下部電極層、強誘電体層、上部電極層を積層する工程と、
（ｂ）前記上部電極層上に第１層、第２層を含むハードマスクを形成する工程と、
（ｃ）前記ハードマスクをエッチングマスクとして、プラズマエッチングにより前記上部電極層、強誘電体層、下部電極層、酸素バリア導電層をエッチングしてキャパシタ構造を形成する工程と、
（ｄ）前記エッチング後、前記第２層を除去する工程と、
（ｅ）前記第２層を除去した後、前記キャパシタ構造を覆う水素バリア絶縁層を形成する工程と、
（ｆ）前記水素バリア絶縁層、および前記第１層を順次エッチングで除去し、前記上部電極層を露出するビア孔を形成する工程と、
を含む半導体装置の製造方法
が提供される。
【００１０】
【発明の実施の形態】
図１（Ａ）〜図３（Ｊ）は、本発明の実施例による半導体装置の製造方法の主要プロセスを示す断面図である。この実施例には複数の変形例が含まれる。
【００１１】
図１（Ａ）に示すように、ｐ型表面領域を有するシリコン基板１１の表面に、酸化シリコン等の素子分離領域１２を形成する。素子分離領域１２は、シリコンの局所酸化（ＬＯＣＯＳ）又はシャロートレンチアイソレーション（ＳＴＩ）で形成される。素子分離領域１２は、シリコン基板１１表面に複数の活性領域を画定する。各活性領域表面上に、ゲート絶縁膜１３、多結晶シリコンゲート電極１４、シリサイドゲート電極１５の積層により絶縁ゲート電極Ｇを形成する。絶縁ゲート電極Ｇの両側のシリコン基板表面に、ｎ型ソース／ドレイン領域１６をイオン注入等により形成する。
【００１２】
例えば酸化シリコン等の層間絶縁膜１８により、ゲート電極Ｇを覆って平坦な絶縁表面を形成する。層間絶縁膜１８の表面層として窒化シリコン等エッチストッパとして機能する層を設けてもよい。層間絶縁膜１８を貫通してスルーホールを形成し、タングステン等の導電体を埋め込んでソース／ドレイン領域１６を表面に導出する導電体プラグ１９を形成する。導電体プラグ１９の表面を化学機械研磨（ＣＭＰ）等により層間絶縁膜１８の表面と面一にし、その表面上に強誘電体キャパシタ構造を構成する積層を作成する。
【００１３】
先ず、酸素バリア導電体層１としてＩｒ層、ＴｉＮ層、ＴｉＡｌＮ層等を作成する。酸素バリア導電体層１の上に、下部電極層２としてＩｒ、Ｐｔ、ＩｒＯ、ＳＲＯ（ＳｒＲｕＯx）等の単層又は積層を形成する。下部電極２の上に、酸化物強誘電体層３、例えばＰＺＴ（ＰｂＺｒＴｉＯx）、ＳＢＴ（ＳｒＢｉＴａＯx）、ＢＬＴ（ＢｉＬａＴｉＯx）等の酸化物ペロブスカイト型強誘電体層を形成する。酸化物強誘電体層３の上に、上部電極層４としてＰｔ、Ｉｒ等の貴金属、ＩｒＯ、ＳＲＯ、ＰｔＯ等の酸化物導電体層の単層又は積層を形成する。
【００１４】
上部電極層４の上に、ハードマスク用の第１層５、第２層６を含む積層を形成する。例えば、第１層５は、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ等で形成する。第２層６は、例えばＣＶＤ、プラズマＣＶＤ、スピンオングラス（ＳＯＧ）等により形成したＳｉＯ2膜で形成する。
【００１５】
図１（Ｂ）に示すように、ハードマスク層５、６の上にホトレジスト層を形成し、露光、現像することによりホトレジストパターンＰＲを作成する。ホトレジストパターンＰＲは、キャパシタ構造を形成する領域上に作成される。このホトレジストパターンＰＲをエッチングマスクとし、その下のハードマスク層５、６をエッチングする。ハードマスク５、６をパターニングした後、ホトレジストパターンＰＲは除去する。
【００１６】
図１（Ｃ）に示すように、積層ハードマスク５、６をエッチングマスクとし、その下の上部電極層４、強誘電体層３、下部電極層２、酸素バリア導電体層１を連続的に高密度プラズマエッチングでエッチングし、ハードマスク層５、６の下にそれぞれ強誘電体キャパシタ構造を形成する。
【００１７】
図４は、高密度プラズマエッチングを行なう誘導結合プラズマエッチング装置の構成を示す。チャンバ３０は、石英製側壁の外側にコイル３１を備え、コイル３１は高周波電源３２に接続されている。誘導結合により、チャンバ内に高周波を印加することができる。
【００１８】
チャンバ３０内には対向電極３４、３５が設けられている。下側の電極は、ステージであり、その上にウエハ等の被加工物８を載置する。ステージ３５は、４００〜４５０ｋＨｚの低周波電源３７に接続されている。さらに、ステージ３５は、配管３６を備え、水冷によりステージ３５を一定温度に保つことができる。
【００１９】
図２（Ｄ）に示すように、強誘電体キャパシタ構造のエッチング中、酸化シリコンで形成された第２層ハードマスク層５は消滅することもある。ドライエッチングで第２層ハードマスク層６を消滅させ、又はドライエッチング後第２層ハードマスク層６を除去して、第１層ハードマスク層５を露出させる。
【００２０】
図２（Ｅ）に示すように、ＴｉＯ2層、Ａｌ2Ｏ3層等水素遮蔽能を有する絶縁層により、強誘電体キャパシタ構造を覆うエンキャプシュレーション膜８を形成する。なお、ハードマスク層の第1層の一部として、このようなエンキャプシュレーション機能を有する絶縁薄層を積層しておいても良い。
【００２１】
図２（Ｆ）に示すように、エンキャプシュレーション層８を覆うように、酸化シリコン層等の層間絶縁膜９を形成し、表面を平坦化する。層間絶縁膜９表面から各強誘電体キャパシタの上部電極４に到達するビア孔２０を形成し、Ｗ層等を埋め込んで導電体プラグ２１を形成する。層間絶縁膜９の上に配線層を形成し、パターニングすることにより導電体プラグ２１に接続された配線２２を作成する。なお、導電体プラグ２１と配線22とを一体に形成してもよい。
【００２２】
上述の実施例においては、ハードマスク積層の一部をそのまま残したが、ハードマスク層を残すことは必須要件ではない。以下、その例を説明する。
図３（Ｇ）に示すように、十分なエッチング耐性を有するハードマスク積層５、６を作成し、このハードマスクをエッチングマスクとして強誘電体キャパシタ構造４、３、２、１を連続的にエッチングし、強誘電体キャパシタ構造を形成する。
【００２３】
図３（Ｈ）に示すように、ハードマスク積層６、５を除去する。例えば、層間絶縁膜１８表面にエッチストッパ層が形成されている場合は、酸化シリコン層６を希フッ酸で除去し、ＴｉＮ等の第１ハードマスク層を（弗化アンモン＋過酸化水素）で除去しても良い。強誘電体キャパシタ構造のエッチングに用いたハードマスク積層を全て除去し、強誘電体キャパシタ構造を露出する。
【００２４】
図３（Ｉ）に示すように、強誘電体キャパシタ構造を水素遮蔽能を有するエンキャプシュレーション膜８で覆い、その上に層間絶縁膜９を形成する。層間絶縁膜９の表面をＣＭＰ等により平坦化する。層間絶縁膜９表面から強誘電体キャパシタ構造の上部電極に達するビア孔２０を形成し、導電体プラグ２１を埋め込む。導電体プラグ２１の表面上に、配線２２を形成する。なお、配線２２と導電体プラグ２１は、別々の工程で形成しても良いが、同一工程で一体に形成しても良い。
【００２５】
図１（Ｃ）の工程で行うエッチングは、常温で行なうこともできるが、２００℃以上の高温で行い、エッチレートを促進することもできる。以下、常温エッチングの例と高温エッチングの例をそれぞれ説明する。
【００２６】
低温エッチング
強誘電体キャパシタ構造の構成としては、
酸素バリア導電体層１：Ｉｒ層、厚さ９０ｎｍ、
下部電極層２：上側Ｐｔ層／ＩｒＯ2層、厚さ１００ｎｍ／５０ｎｍ、
強誘電体層３：ＰＺＴ層、厚さ２２０ｎｍ（化学溶液堆積、ＣＳＤ、により作成）、
上部電極層４：上側ＩｒＯ2層／下側ＳＲＯ層、厚さ７５ｎｍ／１５ｎｍ
を用いた。
【００２７】
ハードマスク５、６の構成としては、
第１層目ハードマスク５：ＴｉＮ層、厚さ１５０ｎｍ（スパッタリングにより作成）、
第２層目ハードマスク６：ＳｉＯ2層、厚さ５００ｎｍ（プラズマＴＥＯＳのＣＶＤにより作成）
を用いた。
【００２８】
エッチングは、ステージを２０℃に冷却し、ＲＦ電極に１４００Ｗを投入し、対向電極間に約４００ｋＨｚの低周波を約８００Ｗ投入し、エッチングガス圧力０．７Ｐａで行なった。
【００２９】
エッチングガス条件は、
上部電極層４に対して、
Ｃｌ2：Ｏ2＝流量３０：２０、エッチ時間４０秒
強誘電体層３に対して、
Ｃｌ2：Ａｒ：Ｏ2：ＣＦ4＝流量１６：２０：２０：８、エッチ時間６５秒
下部電極２＋酸素バリア導電層１に対して、
Ｃｌ2：Ｏ2＝流量３０：２０、エッチ時間８０秒
とした。
【００３０】
上記エッチ条件においては、エッチング中第２ハードマスク層５は消滅した。強誘電体層３に対するエッチングガス中Ｏ2が混合されているのは、ハードマスクに対する強誘電体層のエッチングレート比を増大させるためである。しかし、Ｏ2を添加すると、強誘電体層のエッチレートは下がり、マイクロローディング効果も発生する。
【００３１】
第１ハードマスク層５をアンモニア水（２９％）／過酸化水素水（３１％）＝１：５溶液で２５℃で除去した。
その後、図３（Ｉ）の工程を行い、さらにＷプラグ、配線層、Ｗプラグ等を作成した。
【００３２】
図５は、作成したサンプルの断面写真を示す。強誘電体キャパシタ構造の側壁は、水平面に対し約７０度近傍のテーパ角を示している。
高温エッチング  高温エッチングは、エッチレートを増大させるが、エッチング条件が過酷となるため、ハードマスク層等を強化することが望まれる。具体的に行った条件は以下の通りである。
【００３３】
強誘電体キャパシタ構造として、
酸素遮蔽導電層１：Ｉｒ層、厚さ２００ｎｍ
下部電極層２：上側Ｐｔ層／下側ＩｒＯ2層、厚さ１００ｎｍ／５０ｎｍ
強誘電体層３：ＰＺＴ層、厚さ２００ｎｍ（スパッタリングで作成）、
上部電極層４：ＩｒＯ2層、厚さ２００ｎｍ
を用いた。
【００３４】
ハードマスク構造として、
第１層目ハードマスク層５：ＴｉＮ層、厚さ２００ｎｍ（スパッタリングで作成）、
第２層目ハードマスク層６：ＳｉＯ2層、厚さ１００ｎｍ（プラズマＴＥＯＳのＣＶＤで作成）
を用いた。
【００３５】
エッチング条件は、ステージ温度３５０℃とし、投入電力は常温エッチングと同様１４００Ｗ／８００Ｗ、エッチングガス圧力も常温エッチングと同様０．７Ｐａとした。エッチングガスは、
上部電極層４に対して、
Ｃｌ2：Ｏ2＝流量１６：２０、エッチ時間２０秒
強誘電体層３に対して、
Ｃｌ2＝流量１００、エッチ時間３５秒
下部電極２＋酸素遮蔽導電層１に対して、
Ｃｌ2：Ｏ2＝流量３０：１００、エッチ時間６０秒
とした。
【００３６】
図６は、強誘電体キャパシタ構造の一括エッチング直後の形状を示す。第２層目ハードマスクは、上面が山形に変形しているが、その下の第１層ハードマスク層の上面全面を覆っている。上部電極４、強誘電体層３、株電極２、酸素バリア導電層１がより垂直に近い一定角度でエッチングされている。強誘電体キャパシタ構造の側面は、水平面に対し約８２〜８３度の角度であった。このような高温エッチングにより、強誘電体キャパシタ構造が８０度以上の垂直に近い角度を有する側面を有する形状にパターニングできる。
【００３７】
第１層目ＴｉＮハードマスク層を省略すると、エッチングの際にハードマスク層と上部電極層との界面で剥がれが発生するが、ＴｉＮ層を介在させることにより、剥がれを防止することができた。第１層ハードマスク層としてＴｉＮ層の代りＴａＮ層やＴｉＡｌＮ層を用いても同様の結果が期待できる。
【００３８】
又、第１層目ハードマスク層を除去しない場合には、第１層目ハードマスク層又はその一部としてＴｉＯ2層、Ａｌ2Ｏ3層等を用いても良い。又、第１層目ハードマスク層５を作成する際、酸化物強誘電体層の還元を防止するためには、第１層目ハードマスク層を水素発生を伴わない方法で作成するのが好ましい。例えば、第１層目ハードマスク層はスパッタリングで作成する。
【００３９】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の改良、変更、組み合わせが可能なことは当業者にとって自明であろう。
【００４０】
以下、本発明の特徴を付記する。
（付記１）（１）  （ａ）絶縁表面内にコンタクト用導電表面を露出した半導体基板上に酸素バリア導電層、下部電極層、強誘電体層、上部電極層を積層する工程と、
（ｂ）前記上部電極層上に第１層、第２層を含むハードマスクを形成する工程と、
（ｃ）前記ハードマスクをエッチングマスクとして、プラズマエッチングにより前記上部電極層、強誘電体層、下部電極層、酸素バリア導電層をエッチングしてキャパシタ構造を形成する工程と、
を含む半導体装置の製造方法。
【００４１】
（付記２）（２）  さらに、
（ｄ）エッチング後、残ったハードマスクの少なくとも一部を除去する工程
を含む付記１記載の半導体装置の製造方法。
【００４２】
（付記３）  前記ハードマスクの第１層は接着層の機能を有する層であり、第２層は絶縁層であり、前記工程（ｄ）は、第２層を除去する付記２記載の半導体装置の製造方法。
【００４３】
（付記４）  前記ハードマスクの第１層が、水素遮蔽能を有する薄膜を含む付記３記載の半導体装置の製造方法。
（付記５）  前記ハードマスクの第１層は接着層の機能を有する層であり、第２層は絶縁層であり、前記工程（ｄ）は、ハードマスクを全て除去する付記２記載の半導体装置の製造方法。
【００４４】
（付記６）（３）  さらに、
（ｅ）前記キャパシタ構造を覆う水素バリア絶縁層を形成する工程
を含む付記１〜５のいずれか１項記載の半導体装置の製造方法。
【００４５】
（付記７）（４）  前記上部電極、下部電極が、貴金属元素を含み、前記強誘電体層が酸化物ペロブスカイト型強誘電体を含む付記１〜６のいずれか１項に記載の半導体装置の製造方法。
【００４６】
（付記８）  前記上部電極が貴金属の酸化物を含む付記７記載の半導体装置の製造方法。
（付記９）  前記下部電極が、貴金属の酸化物電極と貴金属電極との積層を含む付記７記載の半導体装置の製造方法。
【００４７】
（付記１０）前記酸化物ペロブスカイト型強誘電体が、ＰＺＴ，ＳＢＴ，ＢＬＴのいずれかを含む付記７記載の半導体装置の製造方法。
（付記１１）（５）  前記ハードマスクが、ＴｉＮ、ＴａＮ、ＴｉＡｌＮのいずれかで形成された下側の第1層と、前記第1層の上に配置され、酸化シリコンで形成された第２層とを含む付記１〜１０のいずれか1項に記載の半導体装置の製造方法。
【００４８】
（付記１２）  前記ハードマスクが、ＴｉＮの下側第１層と酸化シリコンの上側第２層で構成されている付記１〜１０のいずれか１項記載の半導体装置の製造方法。
【００４９】
（付記１３）  前記工程（ｂ）は、前記第１層をスパッタリングで形成する付記１１または１２記載の半導体装置の製造方法。
（付記１４）  前記工程（ｂ）は、前記第２層をＣＶＤ、プラズマＣＶＤ、塗布法のいずれかで形成する付記１１〜１３のいずれか１項記載の半導体装置の製造方法。
【００５０】
（付記１５）  前記工程（ｃ）は、誘導結合プラズマを用いて行われる付記１〜１４のいずれか１項に記載の半導体装置の製造方法。
（付記１６）  前記工程（ｃ）は、エッチングガスとしてＣｌ2、ＳｉＣｌ4、ＢＣｌ3、ＣＦ4、Ｃ4Ｆ8、ＨＢｒのうち少なくとも１つを用いて行われる付記１〜１５のいずれか１項に記載の半導体装置の製造方法。
【００５１】
（付記１７）  前記工程（ｃ）は、エッチングガスにＯ2または（Ｏ2＋Ｎ2）を添加してエッチングする工程を含む付記１６記載の半導体装置の製造方法。
【００５２】
（付記１８）  前記酸素バリア層が、ＩｒまたはＴｉＮ，ＴｉＡｌＮのいずれかを含む付記１〜１７のいずれか１項記載の半導体装置の製造方法。
（付記１９）  前記酸素バリア層がＩｒ層である付記１８記載の半導体装置の製造方法。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、強誘電体キャパシタ形成用積層を同一マスクを用いた連続ドライエッチングでパターニングすることができる。
【００５４】
強誘電体キャパシタ構造の側壁のテーパ角度を急にすることにより、ＦｅＲＡＭ装置の集積度を向上し易くなる。
【図面の簡単な説明】
【図１】  本発明の実施例による半導体装置の製造方法を説明するための断面図である。
【図２】  本発明の実施例による半導体装置の製造方法を説明するための断面図である。
【図３】  本発明の実施例による半導体装置の製造方法を説明するための断面図である。
【図４】  誘導結合プラズマエッチング装置の構成を示す概略断面図である。
【図５】  本発明の実施例の１例により作成したＦｅＲＡＭ装置の断面構成を示す電子顕微鏡写真である。
【図６】  本発明の実施例の他の例による強誘電体キャパシタ構造パターニング後の構成を示す電子顕微鏡写真である。
【符号の説明】
１  酸素バリア導電層
２  下部電極
３  強誘電体層
４  上部電極
５  ハードマスク（第１層）
６  ハードマスク（第２層）
１１  シリコン基板
１２  素子分離領域
１３  ゲート絶縁膜
１４  多結晶シリコンゲート電極
１５  シリサイドゲート電極
１６  ソース／ドレイン領域
１８  層間絶縁膜
１９  Ｗプラグ
【図１】
0003994017.tif 000002
【図２】
0003994017.tif 000003
【図３】
0003994017.tif 000004
【図４】
0003994017.tif 000005
【図５】
0003994017.tif 000006
【図６】
0003994017.tif 000007