(57)【特許請求の範囲】
【請求項１】
放電停止信号に基づいて、バッテリーの放電電流を遮断する放電制御スイッチと、
前記バッテリーのセル電圧の下限値を検出してセル電圧検出信号を出力するセル電圧検出部と、
前記セル電圧検出信号の入力から所定時間経過後に前記放電停止信号を出力する遅延時間設定部と、
前記放電停止信号をラッチして、前記放電制御スイッチに出力するラッチ回路と
を備えた放電制御回路であって、
前記遅延時間設定部は、
前記放電停止信号の出力から所定時間の間、前記セル電圧検出部から出力される前記セル電圧検出信号を無効化して、前記放電停止信号の出力を所定時間維持するスイッチ保持回路を備えたことを特徴とする放電制御回路。
【請求項２】
放電停止信号に基づいて、バッテリーの放電電流を遮断する放電制御スイッチと、
前記バッテリーのセル電圧の下限値を検出してセル電圧検出信号を出力するセル電圧検出部と、
前記セル電圧検出信号に応じて、前記放電停止信号を出力する遅延時間設定部と、
前記放電停止信号をラッチして、前記放電制御スイッチに出力するラッチ回路と
を備えた放電制御回路であって、
前記遅延時間設定部は、前記放電停止信号の出力を所定時間維持するスイッチ保持回路を備えたことを特徴とする放電制御回路。
【請求項３】
前記スイッチ保持回路は、前記セル電圧検出部から出力される前記セル電圧検出信号を無効化して、前記放電停止信号の出力を前記所定時間維持することを特徴とする請求項２に記載の放電制御回路。
【請求項４】
放電停止信号に基づいて、バッテリーの放電電流を遮断する放電制御スイッチと、
前記バッテリーのセル電圧の下限値を検出してセル電圧検出信号を出力するセル電圧検出部と、
前記セル電圧検出信号に応じて、前記放電停止信号を出力する遅延時間設定部と
を備えた放電制御回路であって、
前記遅延時間設定部は、
前記セル電圧検出部から出力される前記セル電圧検出信号を前記放電停止信号に基づいて無効化して、前記放電停止信号の出力を該放電停止信号の出力から所定時間維持するスイッチ保持回路を備えたことを特徴とする放電制御回路。
【請求項５】
前記スイッチ保持回路は、
前記セル電圧検出信号に基づいて、充電動作を開始する充電回路と、
前記充電回路の充電電圧が入力電圧として入力されるヒステリシスバッファ回路と、
前記ヒステリシスバッファ回路のＨレベルの出力信号に基づいて、前記入力電圧を低下させるように動作する放電回路とを有し、
前記ヒステリシスバッファ回路は、前記入力電圧の上昇時の第一のしきい値より前記入力電圧の下降時の第二のしきい値を低く設定し、該ヒステリシスバッファ回路の前記出力信号を前記放電停止信号として出力するとともに、前記セル電圧検出信号を無効化する無効化信号として前記セル電圧検出部に出力したことを特徴とする請求項１〜４のいずれか１項に記載の放電制御回路。
【請求項６】
放電停止信号に基づいて、バッテリーの放電電流を遮断する放電制御スイッチと、
前記バッテリーのセル電圧の下限値を検出してセル電圧検出信号を出力するセル電圧検出部と、
前記セル電圧検出信号の入力に応じて、前記放電停止信号を出力する遅延時間設定部と、
前記放電停止信号をラッチして、前記放電制御スイッチに出力する第一のラッチ回路と
を備えた放電制御回路であって、
前記第一のラッチ回路には、該第一のラッチ回路からの放電停止信号の出力に基づいてセットして、該放電停止信号の出力から所定時間の間、前記第一のラッチ回路のリセットを無効化する第二のラッチ回路を接続したことを特徴とする放電制御回路。
【請求項７】
前記遅延時間設定部は、前記セル電圧検出信号の入力から所定時間経過後に、前記放電停止信号を出力することを特徴とする請求項２〜６のいずれか１項に記載の放電制御回路。
【請求項８】
前記放電停止信号と、放電停止後の前記放電制御スイッチの出力電圧との論理に基づいて、前記セル電圧検出部及び遅延時間設定部へのバイアス電圧の供給を停止するバイアス電圧制御回路を備えたことを特徴とする請求項１〜７のいずれか１項に記載の放電制御回路。
【請求項９】
外部から入力されるパワーダウン信号に基づいて、前記放電停止信号を出力可能としたことを特徴とする請求項１〜８のいずれか１項に記載の放電制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、携帯用電子機器に搭載されるバッテリーの過放電を防止する放電制御回路に関するものである。
【０００２】
パソコン等の携帯用電子機器では、その高性能化にともない、バッテリーの長寿命化の要請が高まっている。近年の携帯用電子機器のバッテリーとして、リチウムイオン電池が広く使用され、その寿命を延ばすためには、過放電を確実に防止することが必要となっている。従って、バッテリーに接続された放電制御回路で過放電を確実に防止し、かつ放電を禁止した後は放電制御回路自身も消費電流を確実に遮断することが必要となっている。
【０００３】
【従来の技術】
図８に放電制御回路の従来例を示す。携帯用電子機器に電源を供給するバッテリー１は、リチウムイオン電池で構成され、３つのセル２ａ，２ｂ，２ｃを直列に接続して構成される。
【０００４】
このバッテリー１から携帯用電子機器への放電電流を制御する放電制御回路は、制御部３と、その制御部３に外付け素子として接続される放電制御スイッチ４と、同じく外付け素子として接続される容量５とから構成される。
【０００５】
前記放電制御スイッチ４は、ＰチャネルＭＯＳトランジスタで構成され、前記バッテリー１のプラス側端子は、放電制御スイッチ４を介して出力端子ｔ１に接続され、マイナス側端子がグランドＧＮＤ及び出力端子ｔ２に接続される。
【０００６】
そして、放電制御スイッチ４が導通状態となったとき、出力端子ｔ１，ｔ２から携帯用電子機器に電源電圧及び放電電流が供給される。
また、携帯用電子機器の起動時には、その携帯用電子機器の電源回路により出力端子ｔ１，ｔ２間にバッテリー１から供給される電源Ｖccが供給される。
【０００７】
前記放電制御スイッチ４は、制御部３の出力信号Ｄoutに基づいて制御される。その制御部３の具体的構成を説明すると、比較器６ａ，６ｂ，６ｃのマイナス側端子には、前記セル２ａ，２ｂ，２ｃのプラス側端子が接続され、比較器６ａ，６ｂ，６ｃのプラス側端子には、前記各セル２ａ，２ｂ，２ｃのマイナス側端子より所定電圧だけ高い基準電圧Ｖthが供給される。
【０００８】
前記基準電圧Ｖthは、例えば各セル２ａ，２ｂ，２ｃの満充電時のセル電圧４．２Ｖに対し２．８Ｖに設定される。
従って、各セル２ａ〜２ｃのセル電圧Ｖceが２．８Ｖを超えていれば、比較器６ａ〜６ｃの出力信号はＬレベルとなり、各セル２ａ〜２ｃのセル電圧Ｖceが２．８Ｖ以下となると、比較器６ａ〜６ｃの出力信号はＨレベルとなる。
【０００９】
前記比較器６ａ〜６ｃの出力信号は、ＮＯＲ回路７ａに入力され、そのＮＯＲ回路７ａの出力信号はＯＲ回路８ａ及びＡＮＤ回路９ａに入力される。従って、比較器６ａ〜６ｃの出力信号がすべてＬレベルとなると、ＮＯＲ回路７ａの出力信号がＨレベルとなり、比較器６ａ〜６ｃ及びＮＯＲ回路７ａでセル電圧検出部１５が構成される。
【００１０】
前記ＯＲ回路８ａの出力信号は、ＮチャネルＭＯＳトランジスタＴr1のゲートに入力され、そのトランジスタＴr1のドレインであるノードＮ１は前記容量５の一方の端子に接続されるとともに、電流源１０から電流Ｉ１が供給される。前記容量５の他方の端子はグランドＧＮＤに接続される。
【００１１】
そして、ＯＲ回路８ａの出力信号がＨレベルとなって、トランジスタＴr1がオンされると、電流源１０から供給される電流Ｉ１は、トランジスタＴr1のドレイン電流として吸収される。
【００１２】
また、トランジスタＴr1がオフされると、電流源１０から供給される電流Ｉ１により容量５が充電されて、ノードＮ１の電位が上昇するようになっている。
前記ノードＮ１は、ラッチ回路１１のセット端子Ｓに接続され、ノードＮ１がＨレベルとなると、ラッチ回路１１の出力端子ＱからＨレベルの出力信号Ｄoutが出力される。
【００１３】
また、ラッチ回路１１のリセット端子Ｒには、前記ＡＮＤ回路９ａの出力信号が入力される。そして、ＡＮＤ回路９ａの出力信号がＨレベルとなると、ラッチ回路１１の出力信号ＤoutはＬレベルとなる。なお、このラッチ回路１１は、セット端子Ｓ及びリセット端子Ｒの入力信号がともにＨレベルとなると、出力信号ＤoutはＬレベルとなる。
【００１４】
前記ラッチ回路１１の出力信号Ｄoutは、前記ＯＲ回路８ａ、インバータ回路１２ａ及び前記放電制御スイッチ４のゲートに入力される。従って、前記ラッチ回路１１の出力信号ＤoutがＬレベルとなると、前記放電制御スイッチ４がオンされて、出力端子ｔ１からバッテリー電源Ｖccにほぼ等しい出力電圧Ｖoc及び放電電流が負荷回路に供給される。
【００１５】
前記インバータ回路１２ａの出力信号は、ＮＯＲ回路７ｂに入力され、そのＮＯＲ回路７ｂには前記出力端子ｔ１の出力電圧Ｖocが入力される。前記ＮＯＲ回路７ｂの出力信号は、ＰチャネルＭＯＳトランジスタＴr2のゲートに入力され、そのトランジスタＴr2のソースは、前記バッテリー１から電源Ｖccが供給される。また、前記トランジスタＴr2のドレインには、バイアス発生回路１３が接続される。
【００１６】
従って、前記出力端子ｔ１の出力電圧ＶocがＮＯＲ回路７ｂのしきい値Ｎthを上回るか、あるいは前記ラッチ回路１１の出力信号ＤoutがＬレベルとなると、ＮＯＲ回路７ｂの出力信号がＬレベルとなり、このときトランジスタＴr2がオンされて、バイアス発生回路１３に電源Ｖccが供給される。
【００１７】
前記バイアス発生回路１３は、電源Ｖccの供給に基づいて、前記電流源１０、比較器６ａ〜６ｃ等にバイアス電圧を供給する。
前記出力電圧Ｖocは、前記ＡＮＤ回路９ａに入力される。前記ＡＮＤ回路９ａのしきい値は、前記ＮＯＲ回路７ｂのしきい値Ｎthと同一である。
【００１８】
そして、ＯＲ回路８ａ、トランジスタＴr1、電流源１０、容量５、ＡＮＤ回路９ａで遅延時間設定部１４が構成される。
このような放電制御回路では、バッテリー１の各セル２ａ〜２ｃのセル電圧Ｖceが基準電圧Ｖthより高い状態では、比較器６ａ〜６ｃの出力信号はすべてＬレベルとなり、ＮＯＲ回路７ａの出力信号はＨレベルとなる。
【００１９】
すると、ＯＲ回路８ａの出力信号はＨレベルとなり、トランジスタＴr1がオンされて、電流源１０から供給される電流Ｉ１は、トランジスタＴr1のドレイン電流として吸収される。
【００２０】
この結果、ノードＮ１はＬレベルとなり、ラッチ回路１１の出力信号ＤoutはＬレベルとなる。そして、ラッチ回路１１のＬレベルの出力信号Ｄoutに基づいて、放電制御スイッチ４が導通して、バッテリー１から電源Ｖccが出力端子ｔ１を介して負荷回路に供給される。
【００２１】
このとき、出力端子ｔ１の出力電圧ＶocはＨレベルとなる。すると、ＡＮＤ回路９ａの入力信号はともにＨレベルとなり、そのＡＮＤ回路９ａのＨレベルの出力信号がラッチ回路１１のリセット端子Ｒに入力され、ラッチ回路１１の出力信号ＤoutはＬレベルに維持される。
【００２２】
また、出力電圧Ｖocと、インバータ回路１２ａの出力信号はともにＨレベルとなり、ＮＯＲ回路７ｂの出力信号がＬレベルとなって、トランジスタＴr2がオンされ、バイアス発生回路１３に電源Ｖccが供給される。
【００２３】
一方、図９に示すように、バッテリー１の各セル２ａ〜２ｃの少なくともいずれかのセル電圧Ｖceが基準電圧Ｖthより低下すると、比較器６ａ〜６ｃの少なくともいずれかがＨレベルとなる。
【００２４】
すると、ＮＯＲ回路７ａの出力信号はＬレベルとなるため、ＯＲ回路８ａの入力信号はともにＬレベルとなり、トランジスタＴr1はオフされる。
トランジスタＴr1のオフ動作にともなって、電流源１０から容量５に電流Ｉ１が供給されて、容量５が充電され、ノードＮ１の電位が徐々に上昇する。
【００２５】
そして、トランジスタＴr1のオフ動作から遅延時間Ｔｄ後にノードＮ１の電位がラッチ回路１１のセット端子Ｓのしきい値Ｌthに達すると、ラッチ回路１１の出力信号ＤoutがＨレベルとなり、放電制御スイッチ４がオフされる。
【００２６】
この結果、出力電圧Ｖocが低下して、ＮＯＲ回路７ｂのしきい値Ｎthより低下すると、ＮＯＲ回路７ｂの出力信号はＨレベルとなり、トランジスタＴr2がオフされて、バイアス発生回路１３への電源Ｖccの供給が遮断される。
【００２７】
また、Ｈレベルの出力信号ＤoutによりＯＲ回路８ａの出力信号がＨレベルとなり、再びトランジスタＴr1がオンされて、ノードＮ１はグランドＧＮＤレベルとなる。
【００２８】
このような動作により、バッテリー１から負荷回路及びこの放電制御回路内の各回路への電流供給が完全に遮断され、バッテリー１の過放電が防止される。
また、バッテリー１が充電されて、各セル２ａ〜２ｃのセル電圧Ｖceが各比較器６ａ〜６ｃの基準電圧Ｖthを超えると、トランジスタＴr1がオンされ、ノードＮ１はＬレベルとなる。
【００２９】
このとき、ＡＮＤ回路９ａの出力信号がＨレベルであるため、ラッチ回路１１の出力信号ＤoutはＬレベルとなり、放電制御スイッチ４がオンされて、バッテリー１から放電制御スイッチ４を介して、ほぼ電源Ｖccと等しい出力電圧Ｖoc及び放電電流が負荷回路に供給される。
【００３０】
【発明が解決しようとする課題】
ところが、上記のような放電制御回路では、出力端子ｔ１，ｔ２間に接続される負荷回路に容量が含まれていると、放電制御スイッチ４がオフされた後に、出力電圧ＶocがＮＯＲ回路７ｂのしきい値Ｎthを下回るまでに所定時間を要するため、バイアス発生回路１３には電源Ｖccが供給され続けている。
【００３１】
一方、図１０に示すように、放電制御スイッチ４がオフされると、各セル２ａ〜２ｃの放電電流が遮断されたことにより、各セル２ａ〜２ｃのセル電圧Ｖceが瞬間的に上昇して基準電圧Ｖthを超えることがある。
【００３２】
そして、放電制御スイッチ４がオフされた後、出力電圧ＶocがＮＯＲ回路７ｂ及びＡＮＤ回路９ａのしきい値Ｎthを下回る前に、セル電圧Ｖceが基準電圧Ｖthを超えると、比較器６ａ〜６ｃの出力信号がすべてＬレベルとなってＮＯＲ回路７ａの出力信号がＨレベルとなり、ＡＮＤ回路９ａの出力信号がＨレベルとなってラッチ回路１１の出力信号ＤoutがＬレベルに復帰する。
【００３３】
すると、放電制御スイッチ４がオンされて、再び放電動作が開始されてしまい、セル電圧Ｖceが基準電圧Ｖthより再度低くなると、遅延時間Ｔｄ後に放電制御スイッチ４が再度オフされる。
【００３４】
そして、放電停止直後にセル電圧Ｖceが基準電圧Ｖthより上昇することがなくなるまで、このような動作が繰り返されてしまう。
従って、このような動作により、バッテリー１を過放電させてしまうとともに、このようなバッテリー１から電源が供給される携帯用電子機器を誤動作させてしまうという問題点がある。
【００３５】
この発明の目的は、バッテリーの出力電圧が所定電圧以下に低下した場合には、当該バッテリーの放電動作を確実に停止して過放電を防止し、かつ消費電流を皆無とし得る放電制御回路を提供することにある。
【００３６】
【課題を解決するための手段】
【００３７】
図２に示す放電制御回路では、放電停止信号に基づいて、バッテリーの放電電流を遮断する放電制御スイッチと、前記バッテリーのセル電圧の下限値を検出してセル電圧検出信号を出力するセル電圧検出部と、前記セル電圧検出信号の入力から所定時間経過後に放電停止信号を出力する遅延時間設定部と、前記放電停止信号をラッチして、前記放電制御スイッチに出力するラッチ回路とを備える。そして、前記遅延時間設定部には、前記放電停止信号の出力から所定時間の間、前記セル電圧検出部から出力されるセル電圧検出信号を無効化して、前記放電停止信号の出力を所定時間維持するスイッチ保持回路を備える。
【００３８】
また、図４に示す放電制御回路では、放電停止信号に基づいて、バッテリーの放電電流を遮断する放電制御スイッチと、前記バッテリーのセル電圧の下限値を検出してセル電圧検出信号を出力するセル電圧検出部と、前記セル電圧検出信号の入力から所定時間経過後に放電停止信号を出力する遅延時間設定部と、前記放電停止信号をラッチして、前記放電制御スイッチに出力するラッチ回路とを備える。そして、前記ラッチ回路には、該ラッチ回路からの放電停止信号の出力に基づいて動作して、該放電停止信号の出力から所定時間の間、該放電停止信号の出力のリセットを無効化する第二のラッチ回路を接続した。
【００３９】
【発明の実施の形態】
（第一の実施の形態）
図２は、この発明を具体化した放電制御回路の第一の実施の形態を示す。この実施の形態は、遅延時間設定部１４及びセル電圧検出部１５の構成が前記従来例と一部相違するものであり、その他の構成は前記従来例と同様である。前記従来例と同一構成部分は、同一符号を付して詳細な説明を省略する。
【００４０】
前記遅延時間設定部１４において、トランジスタＴr1のドレインであるノードＮ２は、ヒステリシスバッファ回路１６の入力端子に接続される。
前記ヒステリシスバッファ回路１６は、入力特性にヒステリシスを備えたものであり、入力電圧が上昇するときの第一のしきい値Ｖth1は、入力電圧が低下するときの第二のしきい値Ｖth2より高くなっている。
【００４１】
そして、ヒステリシスバッファ回路１６の出力信号は、入力電圧が上昇するときには、入力電圧が第一のしきい値Ｖth1を上回るまでＬレベルとなり、入力電圧が低下するときには、第二のしきい値Ｖth2を下回るまでＨレベルとなる。
【００４２】
前記ノードＮ２は、電流源１７を介してＮチャネルＭＯＳトランジスタＴr3のドレインに接続され、そのトランジスタＴr3のソースはグランドＧＮＤに接続される。前記電流源１７の出力電流Ｉ２は、前記電流源１０の出力電流Ｉ１より大きくなるように設定されている。
【００４３】
前記ヒステリシスバッファ回路１６の出力信号は、ＮＯＲ回路７ｃと、前記ラッチ回路１１のセット端子Ｓと、前記トランジスタＴr3のゲート及び前記セル電圧検出部１５内のＮＯＲ回路７ａに入力される。
【００４４】
前記ＮＯＲ回路７ｃには、前記ＮＯＲ回路７ａの出力信号がインバータ回路１２ｂを介して入力されるとともに、前記ＮＯＲ回路７ｂの出力信号が入力される。また、前記ＮＯＲ回路７ｂの出力信号は前記遅延時間設定部１４のＯＲ回路８ａに入力される。
【００４５】
次に、上記のように構成された放電制御回路の動作を説明する。
さて、この放電制御回路への電源Ｖccの供給開始後、出力端子ｔ１，ｔ２間にＮＯＲ回路７ｂのしきい値Ｎth以上の電圧を印加すると、ＮＯＲ回路７ｂの出力信号がＬレベルとなり、トランジスタＴr2がオンされて、バイアス発生回路１３に電源Ｖccが供給され、放電制御回路内の各回路にバイアス電圧が供給されて、この放電制御回路が活性化される。ヒステリシスバッファ回路１６の出力信号はＬレベルとなる。
【００４６】
この状態で、バッテリー１の各セル２ａ〜２ｃのセル電圧Ｖceが比較器６ａ〜６ｃのしきい値Ｖthより高い状態では、比較器６ａ〜６ｃの出力信号がＬレベルとなる。
【００４７】
すると、ＮＯＲ回路７ａの入力信号はすべてＬレベルとなり、ＮＯＲ回路７ａの出力信号はＨレベルとなる。そして、ＯＲ回路８ａの出力信号がＨレベルとなってトランジスタＴr1がオンされ、電流源１０の出力電流Ｉ１がトランジスタＴr1のドレイン電流として吸収される。
【００４８】
すると、ノードＮ２はほぼグランドＧＮＤレベルに維持され、ヒステリシスバッファ回路１６の出力信号はＬレベルに維持され、インバータ回路１２ｂの出力信号もＬレベルとなる。
【００４９】
この結果、ＮＯＲ回路７ｃの出力信号はＨレベルとなり、ラッチ回路１１の出力信号はＬレベルになって、放電制御スイッチ４が導通状態となるため、出力端子ｔ１，ｔ２間への電圧印加を停止すると、バッテリー１から出力端子ｔ１，ｔ２を経て負荷回路に放電電流が供給される。また、トランジスタＴr3はオフされる。
【００５０】
バッテリー１からの放電が進み、図３に示すように、各セル２ａ〜２ｃのすくなくともいずれかのセル電圧Ｖceがしきい値Ｖthを下回ると、比較器６ａ〜６ｃのいずれかの出力信号がＨレベルとなり、ＮＯＲ回路７ａの出力信号がＬレベルとなる。
【００５１】
すると、ＯＲ回路８ａの入力信号はともにＬレベルとなってその出力信号がＬレベルとなり、トランジスタＴr1がオフされる。
トランジスタＴr1のオフ動作にともなって、電流源１０の出力電流Ｉ１により容量５が充電され、ノードＮ２の電位が徐々に上昇する。
【００５２】
そして、所定時間Ｔｄ後にノードＮ２の電位がヒステリシスバッファ回路１６の第一のしきい値Ｖth1に達すると、ヒステリシスバッファ回路１６の出力信号がＨレベルとなりラッチ回路１１の出力信号ＤoutはＨレベルとなる。
【００５３】
この結果、放電制御スイッチ４はオフされて、出力端子ｔ１の出力電圧Ｖocは低下し、ＮＯＲ回路７ｃの出力信号はＬレベルとなる。
また、トランジスタＴr3がオンされ、ノードＮ２から電流源１７を介してトランジスタＴr3に電流Ｉ２が流れる。
【００５４】
すると、電流Ｉ２は電流源１０から供給される電流Ｉ１より大きいため、容量５の充電電荷が電流源１７に吸収され、ノードＮ２の電位が徐々に低下する。
そして、ノードＮ２の電位がヒステリシスバッファ回路１６の第二のしきい値Ｖth2まで低下する前に、出力電圧ＶocがＮＯＲ回路７ｂのしきい値Ｎth以下に低下すると、ＮＯＲ回路７ｂの入力信号はともにＬレベルとなり、その出力信号がＨレベルとなって、トランジスタＴr2がオフされ、バイアス発生回路１３が不活性化される。
【００５５】
また、ＮＯＲ回路７ｂの出力信号がＨレベルとなると、ＯＲ回路８ａの出力信号がＨレベルとなり、トランジスタＴr1がオンされて、ノードＮ２がグランドＧＮＤレベルまで低下する。
【００５６】
この結果、バイアス発生回路１３からのバイアス電圧の発生が停止され、この放電制御回路での電流消費が無くなる。
また、図３に示すように、放電制御スイッチ４が不導通となった直後において、出力電圧ＶocがＮＯＲ回路７ｂのしきい値Ｎth以下に低下する前に、バッテリー１のセル２ａ〜２ｃのセル電圧Ｖceがしきい値Ｖth以上に復帰しても、ヒステリシスバッファ回路１６の出力信号はＨレベルに維持されていて、ＮＯＲ回路７ａ及びＯＲ回路８ａの出力信号がＬレベルに維持され、かつＮＯＲ回路７ｃの出力信号がＬレベルに維持されるので、ラッチ回路１１の出力信号ＤoutはＨレベルに維持される。
【００５７】
従って、放電停止直後にセル電圧Ｖceがしきい値Ｖth以上に復帰しても、放電が再開されることはない。
上記のように構成された放電制御回路では、次に示す作用効果を得ることができる。
【００５８】
（１）放電制御スイッチ４を不導通として、放電動作を停止した後に、出力電圧ＶocがＮＯＲ回路７ｂのしきい値Ｎthを下回る前に、セル電圧Ｖceが比較器６ａ〜６ｃのしきい値Ｖthを上回った場合にも、放電制御スイッチ４を確実に不導通状態に維持することができる。
【００５９】
（２）バッテリー１の各セル２ａ〜２ｃの少なくともいずれかのセル電圧Ｖceがしきい値Ｖth以下となった後には、放電動作を確実に停止することができるので、バッテリー１の過放電を未然に防止することができる。
【００６０】
（３）バッテリー１の各セル２ａ〜２ｃの少なくともいずれかのセル電圧Ｖceがしきい値Ｖth以下となった後には、断続的な放電動作の発生を防止することができるので、負荷回路として接続される電子機器の誤動作を防止することができる。
【００６１】
（４）ノードＮ２の電位がヒステリシスバッファ回路１６の第一のしきい値Ｖth１から第二のしきい値Ｖth2に低下するまでに要する時間は、両しきい値Ｖth１，Ｖth2の電位差、電流源Ｉ１，Ｉ２の電流値及び容量５の容量値により任意に設定することができる。そして、その時間を放電制御スイッチ４が不導通となってから出力電圧ＶocがＮＯＲ回路７ｂのしきい値Ｎthを下回るまでに要する時間より長く設定することにより、上記効果を得ることができる。
（第二の実施の形態）
図４は、第二の実施の形態を示す。この実施の形態の遅延時間設定部１４及びセル電圧検出部１５は前記従来例と同様であり、ラッチ回路１８，１９の動作により、前記第一の実施の形態のヒステリシスバッファ回路１６と同様な作用効果を得るようにしたものである。
【００６２】
前記従来例のノードＮ１に相当するノードＮ３は、ＯＲ回路８ｂの入力端子に接続され、そのＯＲ回路８ｂの出力信号はラッチ回路１８のセット端子Ｓに入力される。
【００６３】
遅延時間設定部１４のＡＮＤ回路９ａの出力信号は、ＡＮＤ回路９ｂに入力され、そのＡＮＤ回路９ｂの出力信号は、前記ラッチ回路１８のリセット端子Ｒに入力される。
【００６４】
前記ラッチ回路１８の出力信号Ｄoutは、前記放電制御スイッチ４のゲート及びインバータ回路１２ａに入力されるとともに、ラッチ回路１９のセット端子Ｓに入力される。
【００６５】
前記ラッチ回路１９のリセット端子ＲにはＮＯＲ回路７ｂの出力信号が入力され、ラッチ回路１９の出力信号は、前記ＯＲ回路８ｂに入力されるとともに、インバータ回路１２ｃを介して前記ＡＮＤ回路９ｂに入力される。
【００６６】
次に、上記のように構成された放電制御回路の動作を説明する。
さて、この放電制御回路への電源Ｖccの供給開始後、出力端子ｔ１，ｔ２間がＮＯＲ回路７ｂのしきい値Ｎth以下のＬレベルであれば、ＮＯＲ回路７ｂの出力信号はＨレベルであり、ラッチ回路１９のリセット信号がＨレベルとなり、ラッチ回路１９の出力信号はＬレベルとなる。
【００６７】
次に、出力端子ｔ１，ｔ２間にＮＯＲ回路７ｂのしきい値Ｎth以上の電圧を印加すると、ＮＯＲ回路７ｂの出力信号がＬレベルとなり、トランジスタＴr2がオンされて、バイアス発生回路１３に電源Ｖccが供給され、放電制御回路内の各回路にバイアス電圧が供給されて、この放電制御回路が活性化される。
【００６８】
この状態で、バッテリー１の各セル２ａ〜２ｃのセル電圧Ｖceが比較器６ａ〜６ｃのしきい値Ｖthより高い状態では、比較器６ａ〜６ｃの出力信号がＬレベルとなる。
【００６９】
すると、ＮＯＲ回路７ａの入力信号はすべてＬレベルとなり、ＮＯＲ回路７ａの出力信号はＨレベルとなる。そして、ＯＲ回路８ａの出力信号がＨレベルとなってトランジスタＴr1がオンされ、電流源１０の出力電流Ｉ１がトランジスタＴr1のドレイン電流として吸収される。
【００７０】
すると、ノードＮ３はほぼグランドＧＮＤレベルに維持され、ＯＲ回路８ｂの入力信号はともにＬレベルとなるため、ＯＲ回路８ｂの出力信号はＬレベルとなる。
【００７１】
また、ＡＮＤ回路９ａの入力信号はともにＨレベルとなって、その出力信号がＨレベルとなり、ＡＮＤ回路９ｂの入力信号はともにＨレベルとなる。
この結果、ＡＮＤ回路９ｂの出力信号はＨレベルとなり、ラッチ回路１８の出力信号はＬレベルになって、放電制御スイッチ４が導通状態となる。出力端子ｔ１，ｔ２間への電圧印加を停止すれば、バッテリー１から出力端子ｔ１，ｔ２を経て、負荷回路に放電電流が供給される。
【００７２】
バッテリー１からの放電が進み、図５に示すように、各セル２ａ〜２ｃのすくなくともいずれかのセル電圧Ｖceがしきい値Ｖthを下回ると、比較器６ａ〜６ｃのいずれかの出力信号がＨレベルとなり、ＮＯＲ回路７ａの出力信号がＬレベルとなる。
【００７３】
すると、ＯＲ回路８ａの入力信号はともにＬレベルとなってその出力信号がＬレベルとなり、トランジスタＴr1がオフされる。
また、ＡＮＤ回路９ａの出力信号はＬレベルとなり、ＡＮＤ回路９ｂの出力信号はＬレベルとなる。
【００７４】
トランジスタＴr1のオフ動作にともなって、電流源１０の出力電流Ｉ１により容量５が充電され、ノードＮ３の電位が徐々に上昇する。
そして、所定時間Ｔｄ後にノードＮ３の電位がＯＲ回路８ｂのしきい値Ｒthを上回ると、ＯＲ回路８ｂの出力信号がＨレベルとなりラッチ回路１８の出力信号ＤoutはＨレベルとなる。
【００７５】
この結果、放電制御スイッチ４はオフされて、出力端子ｔ１の出力電圧Ｖocは低下する。
ラッチ回路１９では、Ｈレベルのセット信号Ｓが入力されて出力信号はＨレベルとなる。従って、ＯＲ回路８ｂの出力信号はＨレベルに維持される。
【００７６】
そして、出力電圧ＶocがＮＯＲ回路７ｂのしきい値Ｎth以下に低下すると、ＮＯＲ回路７ｂの入力信号はともにＬレベルとなり、その出力信号がＨレベルとなって、トランジスタＴr2がオフされ、バイアス発生回路１３が不活性化される。
【００７７】
また、ＮＯＲ回路７ｂの出力信号がＨレベルとなると、ラッチ回路１９のリセット端子にＨレベルのリセット信号が入力され、ラッチ回路１９の出力信号がＬレベルにリセットされる。
【００７８】
この結果、バイアス発生回路１３からのバイアス電圧の発生が停止され、この放電制御回路での電流消費が無くなる。
また、図５に示すように、放電制御スイッチ４が不導通となった直後において、出力電圧ＶocがＮＯＲ回路７ｂのしきい値Ｎth以下に低下する前に、バッテリー１のセル２ａ〜２ｃのセル電圧Ｖceがしきい値Ｖth以上に復帰しても、ラッチ回路１９の動作により、ＯＲ回路８ｂの出力信号はＨレベルに維持され、ＡＮＤ回路９ｂの出力信号はＬレベルに維持されているので、ラッチ回路１８の出力信号ＤoutはＨレベルに維持される。
【００７９】
従って、放電停止直後にセル電圧Ｖceがしきい値Ｖth以上に復帰しても、放電が再開されることはない。
上記のように構成された放電制御回路では、前記第一の実施の形態で得られた（１）〜（３）の作用効果と同様な作用効果を得ることができる。
（第三の実施の形態）
図６は、第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態の構成に、放電動作を外部から強制的に停止させる構成を付加したものである。
【００８０】
すなわち、外部から入力されるパワーダウン信号ＰＤは、セル電圧検出部１５のＮＯＲ回路７ａに入力される。また、電流源１０にはＰチャネルＭＯＳトランジスタＴr4が並列に接続され、そのトランジスタＴr4のゲートには、前記パワーダウン信号ＰＤがインバータ回路１２ｄを介して入力される。
【００８１】
このような構成により、外部からＨレベルのパワーダウン信号ＰＤが入力されると、ＮＯＲ回路７ａの出力信号がＬレベルとなり、トランジスタＴr1がオフされて、ノードＮ２の電位が上昇し、ヒステリシスバッファ回路１６の出力信号がＨレベルとなる。
【００８２】
すると、ラッチ回路１１の出力信号ＤoutはＨレベルとなって、放電制御スイッチ４が不導通となる。このとき、トランジスタＴr4のオン動作により、トランジスタＴr4のドレイン電流と電流源１０から出力される電流Ｉ１とで、容量５が充電されるため、ノードＮ２の電位は速やかに上昇する。
【００８３】
なお、パワーダウン信号ＰＤの入力時以外の動作は、前記第一の実施の形態と同様である。
このように構成された放電制御回路では、前記第一の実施の形態と同様な作用効果を得ることができるとともに、Ｈレベルのパワーダウン信号ＰＤの入力に基づいて、放電動作を速やかに停止させることができる。
【００８４】
また、パワーダウン信号ＰＤにより、バッテリー１の出力電圧に関わらず、放電動作を停止させ、かつ放電制御回路自身の消費電流をなくすことができるので、バッテリー１を長期にわたって保存する場合に有効である。
（第四の実施の形態）
図７は、第四の実施の形態を示す。この実施の形態は、前記第二の実施の形態の構成に、放電動作を外部から強制的に停止させる構成を付加したものである。
【００８５】
すなわち、外部から入力されるパワーダウン信号ＰＤは、ＯＲ回路８ｂの入力端子に入力される。
このような構成により、外部からＨレベルのパワーダウン信号ＰＤが入力されると、ＯＲ回路８ｂの出力信号がＨレベルとなり、ラッチ回路１８の出力信号ＤoutがＨレベルとなって、放電制御スイッチ４が不導通となる。
【００８６】
なお、パワーダウン信号ＰＤの入力時以外の動作は、前記第二の実施の形態と同様である。
このように構成された放電制御回路では、前記第二の実施の形態と同様な作用効果を得ることができるとともに、Ｈレベルのパワーダウン信号ＰＤの入力に基づいて、放電動作を速やかに停止させることができる。
【００８７】
また、パワーダウン信号ＰＤにより、バッテリー１の出力電圧に関わらず、放電動作を停止させ、かつ放電制御回路自身の消費電流をなくすことができるので、バッテリー１を長期にわたって保存する場合に有効である。
【００８８】
【発明の効果】
以上詳述したように、この発明はバッテリーの出力電圧が所定電圧以下に低下した場合には、当該バッテリーの放電動作を確実に停止して過放電を防止し、かつ消費電流を皆無とし得る放電制御回路を提供することができる。
【図面の簡単な説明】
【図１】  本発明の原理説明図である。
【図２】  第一の実施の形態を示す回路図である。
【図３】  第一の実施の形態の動作を示す波形図である。
【図４】  第二の実施の形態を示す回路図である。
【図５】  第二の実施の形態の動作を示す波形図である。
【図６】  第三の実施の形態を示す回路図である。
【図７】  第四の実施の形態を示す回路図である。
【図８】  従来例を示す回路図である。
【図９】  従来例の動作を示す波形図である。
【図１０】  従来例の動作を示す波形図である。
【符号の説明】
１            バッテリー
３            放電制御部
４            放電制御スイッチ
Ｖce          セル電圧
Ｄout          放電停止信号
Ｍ            スイッチ保持回路
【図１】
0003962524.tif 000002
【図２】
0003962524.tif 000003
【図３】
0003962524.tif 000004
【図４】
0003962524.tif 000005
【図５】
0003962524.tif 000006
【図６】
0003962524.tif 000007
【図７】
0003962524.tif 000008
【図８】
0003962524.tif 000009
【図９】
0003962524.tif 000010
【図１０】
0003962524.tif 000011