(57)【特許請求の範囲】
【請求項１】
水平方向及び垂直方向からなる二次元に撮像画素が配列されており、隣接する複数の画素の蓄積電荷を加算して読み出すビニング機能を備えるＣＣＤカメラにおいて、
前記撮像画素ごとの蓄積電荷の転送と消去のタイミングを指示する信号を送出することにより、画素ごとの電荷転送速度を制御するタイミング発生回路と、
ビニング機能を利用した撮影パターンに応じた各画素からの電荷読み出しパターンを求めて、このパターンに応じて前記タイミング発生回路の信号送出パターンを制御する制御回路と、
を備え、
前記水平方向にビニング動作を行う際に、隣接する複数の画素の蓄積電荷を加算する期間における前記電荷転送速度が、該期間外における前記電荷転送速度よりも高速であるＣＣＤカメラ。
【請求項２】
蓄積開始前と読み出し直前の電荷量をサンプルホールドして、その差を有効な蓄積電荷量として読み出すノイズ除去回路をさらに備える請求項１記載のＣＣＤカメラ。
【請求項３】
第１のクロック信号、及び該第１のクロック信号より高速の第２のクロック信号を生成し、クロック選択信号に応じて前記第１及び第２のクロック信号のうち何れかを画素クロック信号として出力するクロック回路をさらに備え、
前記制御回路が、
前記画素クロック信号を受け取り、制御対象画素の垂直及び水平のそれぞれの位置を計数する垂直アドレスカウンター及び水平アドレスカウンターと、
前記電荷読み出しパターンを各画素のアドレスに対応させたモードテーブルとして格納するメモリと、
前記制御対象画素の前記モードテーブルを前記メモリから読み出し、該モードテーブルに応じて前記クロック選択信号を生成する手段と、
を有し、
前記タイミング発生回路が、前記画素クロック信号に応じて画素ごとの前記電荷転送速度を制御する請求項１または２に記載のＣＣＤカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤカメラに関し、特に、高速撮影用のビニング・サブアレイ読み出し機能を有するＣＣＤカメラに関する。
【０００２】
【従来の技術】
計測用等で用いられるＣＣＤカメラは、高Ｓ／Ｎ比が必要とされる。しかし、ＣＣＤ自身に起因する出力ノイズは、読み出し画素速度を速くすると増大するので、高Ｓ／Ｎ比で読み出すためには、一般に数十ｋＨｚ〜数百ｋＨｚの読み出し画素速度が用いられている。このため、ＣＣＤカメラが１画面を取得するのに要するスキャン速度自体も遅かった。
【０００３】
さらに、高Ｓ／Ｎ比を達成する技術としてビニングがある。これは、隣接する複数の画素の蓄積電荷をＣＣＤ内部で加算して一度に読み出すものであり、加算により信号レベルが上がるため、解像度の低下と引き換えに検出感度を向上させ、高Ｓ／Ｎ比を達成することができる。
【０００４】
一般的なＣＣＤでは、複数の画素を水平に並べて１ラインを構成し、このラインを垂直に複数並べて２次元の撮像画素を構成している。そして、各ラインの画素の蓄積電荷を１ライン分ずつ１ラインの画素数と同数の電極から構成された水平転送レジスタに転送し、この水平転送レジスタの個々の蓄積電荷を１つずつ読み出す。これを繰り返すことにより、全撮像画素の蓄積電荷を読み出して全画面の情報を得ている。
【０００５】
従来、ビニングを行う際には、ライン間の電荷加算を水平転送レジスタ上で電荷加算を行うことにより、加算中の水平転送レジスタからの読み出し動作を省略することができるので、水平画素転送期間分だけスキャン速度を向上させることができる。
【０００６】
さらに、画面全体のうちの一部の画像情報のみを必要とする場合には、画像情報が不要な画素列からの電荷読み出しである水平転送を行わずにスキップすることにより、高速読み出しを可能としていた。これがサブアレイ読み出し機能である。
【０００７】
【発明が解決しようとする課題】
このように、従来のＣＣＤでは、ビニング動作時のスキャン速度向上は、水平画素転送の間引きだけであったため、例えば、２×２画素を１画素情報として読み込むビニングを行う場合でも、垂直画素転送に所定の時間が必要なため、スキャン速度は２倍まで向上させることができず、スキャン速度を大幅に向上させることはできなかった。
【０００８】
水平転送を短縮化するには、複数の水平転送レジスタから同時に読み出しを行う回路を付加する方法があるが、ビニング画素数を可変とする場合には複雑な回路が必要となり好ましくない。
【００１０】
一方、高Ｓ／Ｎ比のＣＣＤカメラでは、内部で発生する低周波ノイズを除去するため、相関ダブルサンプリング（Correlated Double Sampling：ＣＤＳ）回路が広く用いられている。このＣＤＳ回路のノイズ除去性能は画素単位の読み出し速度に依存する。通常ＣＤＳ回路のノイズ除去性能は、各画素を１個ずつ読み出すときの読み出し速度で最適化されている。従来のＣＣＤのビニング動作では、みかけの画素の読み出し速度が水平方向のビニング画素数に応じて長くなるため、ノイズ除去性能が劣化するという問題点もあった。
【００１１】
本発明は、上記の問題点に鑑みて、ビニング時に高スキャン速度かつ高Ｓ／Ｎ比で画像を読み出せ、ＣＣＤへの複雑な付加回路を必要としないＣＣＤカメラを提供することを課題とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明のＣＣＤカメラは、水平方向及び垂直方向からなる二次元に撮像画素が配列されており、隣接する複数の画素の蓄積電荷を加算して読み出すビニング機能を備えるＣＣＤカメラであって、撮像画素ごとの蓄積電荷の転送と消去のタイミングを指示する信号を送出することにより、画素ごとの電荷転送速度を制御するタイミング発生回路と、ビニング機能を利用した撮影パターンに応じた各画素からの電荷読み出しパターンを求めて、このパターンに応じてタイミング発生回路の信号送出パターンを制御する制御回路と、を備え、水平方向にビニング動作を行う際に、隣接する複数の画素の蓄積電荷を加算する期間における電荷転送速度が、該期間外における電荷転送速度よりも高速であることを特徴とする。
【００１３】
これによれば、ビニング動作時には、画素電荷の加算を高速で行うことにより、見かけの画素の電荷読み出し、すなわち、隣接画素間の蓄積電荷加算と加算電荷の読み出し、を非ビニング動作時の電荷読み出しとほぼ同一の時間で実行する。この転送動作は、制御回路が撮影パターンに応じてタイミング発生回路の信号送出パターンを変更することにより制御するので、ビニング機能を組み合わせた各種の撮影パターンに対応して最適な画像読み出しが行える。
【００１４】
さらに、蓄積開始前と読み出し直前の電荷量をサンプルホールドして、その差を有効な蓄積電荷量として読み出すノイズ除去回路をさらに備えることが好ましい。また、第１のクロック信号、及び該第１のクロック信号より高速の第２のクロック信号を生成し、クロック選択信号に応じて第１及び第２のクロック信号のうち何れかを画素クロック信号として出力するクロック回路をさらに備え、制御回路が、画素クロック信号を受け取り、制御対象画素の垂直及び水平のそれぞれの位置を計数する垂直アドレスカウンター及び水平アドレスカウンターと、電荷読み出しパターンを各画素のアドレスに対応させたモードテーブルとして格納するメモリと、制御対象画素のモードテーブルをメモリから読み出し、該モードテーブルに応じてクロック選択信号を生成する手段と、を有し、タイミング発生回路が、画素クロック信号に応じて画素ごとの電荷転送速度を制御することが好ましい。
【００１５】
このノイズ除去回路としてはＣＤＳ回路を用いることができる。前述のように、本発明では、見かけの画素の読み出し速度をほぼ一定に保持するので、ＣＳＤ回路は常に最適なノイズ除去性能を発揮する状態で用いられ、ビニング動作時にも低周波ノイズが抑制される。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を説明する。なお、理解を容易にするため、各図面において同一の構成要素には、可能な限り同一の参照番号を付し、重複する説明は省略する。
【００１７】
図１は、本発明のＣＣＤカメラのブロック図である。このＣＣＤカメラは、カメラ全体の制御の基準となるクロック信号を発生するクロック回路１、カメラの撮影パターンに応じて動作を制御する制御回路２、制御回路２に対応して撮像動作を制御するタイミング信号を送出するタイミング発生回路３、被写体４の画像を撮影するＣＣＤ５、ＣＣＤ５の出力からノイズを除去するＣＤＳ回路６及びアナログの画像データ信号をデジタル信号に変換するＡ／Ｄコンバーター７からなる。
【００１８】
このうち、クロック回路１は、基準信号を発生する発振器１１と、この基準信号を分周して高速クロック信号を発生する高速分周器１２、高速クロック信号をさらに分周して低速クロック信号を発生する低速分周器１３、制御回路２からのクロック選択信号に応じて高速クロック信号と低速クロック信号のうちのいずれかを画素クロック信号として出力するセレクター１４からなる。
【００１９】
また、制御回路２は、画素クロック信号を受け取り、制御対象となる画素の垂直、水平のそれぞれの位置を計数する垂直、水平アドレスカウンター２１、２２と、各画素の読み出しパターンをそれぞれの画素のアドレスに対応させたモードテーブルとして格納する書き換え可能なモードテーブルメモリ２３、読み出しパターンを設定してモードテーブルメモリ２３への読み書きを行う制御ＣＰＵ２４、制御ＣＰＵ２４を外部から制御可能な入出力インターフェース２５、モードテーブルメモリ２３から読み出した制御対象画素のモードテーブルを一時的に格納するラッチ２６からなる。ラッチ２６は、このモードテーブルに応じてモード選択信号とクロック選択信号を生成して、タイミング発生回路３とセレクター１４にそれぞれ出力する。
【００２０】
図２は、ＣＣＤ５の一般的な構成を示す概略図である。なお、ここでは、説明を容易にするため、４×４画素として図示している。図２に示されるように、水平方向に４列、垂直方向に４行（ライン）配置された画素のそれぞれに、垂直転送電極Ｖ１、Ｖ２が接続されており、最下端に水平転送レジスタ５２が各画素列に対応して配置され、水平転送電極Ｈ１、Ｈ２が接続されている。最右端の水平転送電極５２には、読み出し回路５５が接続されている。この読み出し回路５５は、リセットゲート５３と、コンデンサー５４からなり、読み出した電荷量を電圧値に変換して出力ＦＥＴ５６から出力する。
【００２１】
図３は、ＣＤＳ回路６の回路図である。このＣＤＳ回路６は、二つのコンデンサＣF、ＣSとスイッチＳF、ＳS、減算アンプＡFSからなり、サンプルホールドによってＣＣＤ５の読み出し回路５５に起因するノイズを除去する。
【００２２】
続いて、本発明の実施形態の動作について説明する。
最初に、図２〜５を参照してＣＣＤ５の蓄積電荷読み出し動作について説明する。図４、図５は、それぞれ垂直、水平の転送動作の説明図である。
【００２３】
まず、垂直転送動作について説明する。図２に示されるように画素５１の各ラインをＡ〜Ｄとすると、読み出しは、ＤＣＢＡの順に行われる。ここで、垂直転送電極Ｖ１、Ｖ２に図４に示されるように位相の反転したクロック信号を加える。時刻Ｔ１において各ラインのＶ２電極下のポテンシャル井戸内に蓄積されていた電荷は、時刻Ｔ２では、隣接するラインのＶ１電極下のポテンシャル井戸に移動する。つまり、ラインＡの蓄積電荷はラインＢに、ラインＢの蓄積電荷はラインＣに順送りされ、ラインＤの蓄積電荷は、水平転送レジスタ５２に送られる。時刻Ｔ３では、垂直転送電極Ｖ１、Ｖ２に加えられるクロック信号は再び反転されて、時刻Ｔ１と同一の状態に戻り、各ラインの蓄積電荷は、時刻Ｔ１から１ライン分移動する。これを以下、１ラインシフトと称する。これを繰り返すことにより、ラインＤＣＢＡの順に蓄積電荷が水平転送レジスタに転送される。
【００２４】
各画素ごとに蓄積電荷を読み出す通常読み出しでは、転送された電荷をラインごとに読み出す。サブアレイ読み出しにおける不要ラインの場合は、水平転送レジスタに転送された電荷は読み出されることなく、消去される。また、垂直方向のビニングを行う場合は、水平転送レジスタ上で電荷の加算を行う。
【００２５】
次に、水平転送動作について説明する。図２に示されるように、各画素５１および水平転送レジスタ５２の各列をａ〜ｄとする。読み出しは、ｄｃｂａの順に行われる。図５に示されるように、水平転送電極Ｈ１、Ｈ２にそれぞれ位相の反転したクロック信号を加えると、図４に示された垂直転送動作と同様の原理で、各列の水平転送レジスタ５２に蓄積された電荷は、それぞれ隣の列の水平転送レジスタ５２に順次転送される。そして、転送元の電荷は空になる。ｄ列の水平転送レジスタに転送された電荷は、図２に示すコンデンサー５４に転送される。このコンデンサー５４の蓄積容量に応じた電圧信号が出力ＦＥＴ５６から出力される。水平転送レジスタ５２の列ごとに蓄積電荷を読み出す場合は、このコンデンサー５４への転送前にリセットゲート５３を閉じて、コンデンサー５４の蓄積電荷を放出することにより、リセット動作を行う。一方、ビニング機能を用いる場合は、このリセット動作を省略することで、コンデンサー５４で蓄積電荷を加算することができる。
【００２６】
ここで、コンデンサー５４のリセット後の容量は必ずしも一定にはならないので、その変動分がノイズとなり、そのままでは、信号特性が劣化する。ＣＤＳ回路６がこのノイズを除去する。具体的には、前述のコンデンサー５４のリセット動作時に、スイッチＳFを一時的に閉じてコンデンサーＣFにこの時の出力Ｖoutの電圧値を保持した後、スイッチＳFを開放する。次に、コンデンサー５４の電荷読み出し時に、スイッチＳSを一時的に閉じてコンデンサーＣSにこの時の出力Ｖoutの電圧値を保持した後、スイッチＳSを開放する。それぞれのコンデンサーに蓄積された電圧を減算アンプＡFSにより減算することで、コンデンサー５４がリセットされた後に転送された蓄積電荷、すなわち、水平転送レジスタ５２から転送された正味の蓄積電荷量のみを読み取ることができる。スイッチＳF、ＳSの閉鎖、開放は、それぞれＦ、Ｓサンプル信号により制御される。
【００２７】
さらに、図２、図６を参照してビニング動作時の具体的な動作について説明する。図６は、ＣＣＤ５のタイミングチャートの一例である。ここでは、水平方向に４画素ずつビニング動作を行う場合を例に説明する。ここでは、画素番号１〜４、５〜８、９〜１２をそれぞれ見かけの一画素として画像情報、つまり蓄積電荷を読み出している。
【００２８】
水平転送電極Ｈ１、Ｈ２には互いに反転位相のクロック信号が印加されている。最初は、クロック選択信号は、Ｌレベルにあり、水平転送電極Ｈ１、Ｈ２には、周期ｔ１の低速クロック信号が印加されている。１番の画素の読み出し開始時点であるこの低速クロック信号の位相反転と同時に、リセット信号ＶＲＧを一時的にオンにして、リセットゲート５３を閉じ、読み出し回路５５のコンデンサー５４の電荷を放出して、その容量をリセットする。これにより、ＣＣＤ５の出力信号は、所定の範囲のＶoutに設定される。次に、Ｆサンプル信号を送出して、前述のＣＤＳ回路６のコンデンサＣFにこの時の出力値を保持する。
【００２９】
その後、読み出し開始からｔ１／２時間、つまり高速クロックの半周期経過後、クロック選択信号をＨレベルにする。これにより、水平転送電極Ｈ１、Ｈ２には周期ｔ２（ここで、ｔ２＜＜ｔ１）の高速クロック信号が印加される。この水平転送電極Ｈ１、Ｈ２の位相反転により、１番の画素の蓄積電荷がＣＤＳ回路５７のコンデンサＣFに転送される。この結果、ＣＣＤ５の出力信号Ｖoutはこの蓄積電荷に相当する電圧値となる。前述したように、水平転送電極Ｈ１、Ｈ２の位相が２度反転して元の位相に戻る度に画素電荷の水平転送が行われて、２番、３番の画素の蓄積電荷がＣＤＳ回路６のコンデンサーＣFに転送されて、１番の画素の蓄積電荷に加算される。
【００３０】
次に、４番の画素の蓄積電荷が水平転送レジスタ５２の出口側の水平転送電極Ｈ２下に転送された時点、すなわち、高速クロックが３周期終了した時点で、クロック選択信号を再びＬレベルに戻す。これにより、水平転送電極Ｈ１、Ｈ２には、周期ｔ１の低速クロック信号が印加される。この切り替え時に４番の画素の蓄積電荷は、ＣＤＳ回路６のコンデンサＣFに転送されて、１〜３番の画素の蓄積電荷に加算される。この結果、ＣＣＤ５の出力信号Ｖoutは、リセット時の電圧値と１〜４番の画素の蓄積電荷の和に相当する電圧値となる。次に、Ｓサンプル信号が送出されて、前述のＣＤＳ回路６のコンデンサーＣSにこの時の出力値を保持する。前述したように、これらふたつのコンデンサーＣF、ＣSの蓄積電荷量の差を減算アンプＡFSで求めると、これは、１〜４番の画素の蓄積電荷の和に相当する電圧値が得られる。これを繰り返すことで、ビニング読み出しが可能となる。
【００３１】
ここで、前述したように、ｔ2＜＜ｔ1が成立するので、ビニングによる見かけの画素の読み出しに必要な周期ｔ1＋３ｔ2は、非ビニング時の１画素の読み出しに必要な周期ｔ1とほぼ等しい。したがって、ビニング時の読み出し速度を高速化することが可能である。また、ＣＤＳ回路６のノイズ除去性能を周期ｔ1で最適化しておけば、常に最適なノイズ除去性能が得られる。
【００３２】
続いて、図１を参照して全体の動作を説明する。発振器１１から送られた基準信号を基に、高速分周器１２、低速分周器１３は、それぞれ前述の周期ｔ2の高速クロック信号と周期ｔ1の低速クロック信号を生成する。セレクター１４は、前述のクロック選択信号がＨレベルなら高速クロック信号を、Ｌレベルなら低速クロック信号を画素クロック信号としてそれぞれ出力する。
【００３３】
垂直アドレスカウンター２１と水平アドレスカウンター２２は、この画素クロック信号の周期数を監視して、読み出しを行う画素位置を計数し、その垂直アドレス（画素ラインの位置、図２のＡ〜Ｄに対応）と水平アドレス（ライン内の列番号、図２のａ〜ｄに対応）をモードテーブルメモリ２３に出力する。一方、制御ＣＰＵ２４は、入出力インターフェース２５を介して外部から送られてきた撮影パターンをもとにして、最適読み出しを行う読み出しパターン、すなわち、画素ごとに蓄積電荷の転送、加算、消去のタイミングを設定するモードテーブルを作成して、モードテーブルメモリに予め格納しておく。前述の垂直アドレス、水平アドレスを基にして対応する画素のモードテーブルデータがモードテーブルメモリ２３からラッチ２６に出力される。そして、ラッチ２６は、モードテーブルをもとに、いずれのクロック信号を送出するべきかを表す前述のクロック選択信号をセレクター１４に送出し、あわせて電荷を加算するかスキップするかなどを表すモード選択信号をタイミング発生回路３に出力する。
【００３４】
タイミング発生回路３は、画素クロック信号と、モード選択信号に応じて、ＣＣＤ５の動作を制御する各種のタイミング信号、例えば、リセット信号、水平・垂直転送電極への印加信号、Ｆ、Ｓサンプル信号を生成してＣＣＤ５とＣＤＳ回路６に出力する。ＣＣＤ５はこのタイミング信号を基にして被写体４の画像データを読み出してＣＤＳ回路６に出力し、ＣＤＳ回路６でノイズが除去された画像データは、Ａ／Ｄコンバーター７を介してデジタル信号として出力される。
【００３５】
次に、具体的な読み出し動作について図７を参照して説明する。図７は、ビニング・サブアレイ動作のフローチャートである。
【００３６】
予め制御ＣＰＵ２４によりモードテーブルが作成され、モードテーブルメモリ２３に格納されており、このモードテーブルに応じてタイミング発生回路３からＣＣＤ５の転送動作を制御するタイミング信号が送られてきている。
【００３７】
図７に示されるように、１フレーム分の読み出しが開始されると（Ｓ１）、まず、このマップデータが最初の１ライン分（図２の場合はラインＤ）ラッチ２６に転送される（Ｓ２）。そして、この１ラインが垂直サブアレイの対象、つまり１ライン全ての画像情報が不要かどうかを判断する（Ｓ３）。垂直サブアレイ対象の場合は、垂直転送を行い、水平転送レジスタに電荷を転送後消去するか、あるいは転送せずに直接消去し、そのラインの垂直サブアレイ処理を終了する（Ｓ４）。垂直サブアレイ対象でない、つまり読み出し対象の画面を含む場合は、次に、垂直ビニング対象、つまり、当該ラインの各画素の電荷を次のラインの各画素の電荷と重ね合わせるかどうかを判断する（Ｓ５）。垂直ビニング対象である場合は、垂直転送を行い、水平転送レジスタに電荷を転送し、その電荷を保持したまま次のラインの処理に移る（Ｓ６）。前回のラインが垂直ビニング対象であった場合には、前回のラインの電荷が水平転送レジスタに保持されているため、電荷を垂直方向について加算することができる。つまり、この転送により、水平転送レジスタ上で垂直ビニングを行うことができる。
【００３８】
垂直ビニング対象でない場合もラインの電荷は、水平転送レジスタに転送される（Ｓ７）。次に、そのラインの読み出し側、つまり図２では、ｄ側の画素からその画素が有効画面エリア内にあるかが判定される。有効画面エリア外の画素である場合は、水平転送レジスタの電荷を１画素分シフトして、対象画素の電荷は読み出されることなく消去され、次の画素の処理に移る（Ｓ９）。有効画面エリアの画素である場合は、水平ビニングの対象画素であるか、つまり次の画素と電荷を加算するか否かを判断する（Ｓ１０）。水平ビニング対象である場合は、この電荷は、読み出し回路５５内のコンデンサー５４（図２参照）に転送され（Ｓ１１）、次にＳ１０に戻って次の画素の判定を行う。水平ビニング対象でない、つまり次の画素と電荷の加算を行わない場合は、その画素電荷を読み出し回路５５内のコンデンサー５４に転送して読み出し、その後リセットゲート５３を閉じて、コンデンサー５４の電荷を放出して、リセットする（Ｓ１２）。
【００３９】
続いて、水平有効エリアの読み出しが終了したか否か、つまり次の画素が水平有効エリア内かどうかを判断する（Ｓ１３）。水平有効エリアであれば、Ｓ１０に戻って、水平ビニングあるいは読み出し動作を実行する。水平有効エリア外の場合は、水平転送によりその画素の電荷を消去する（Ｓ１４）。そして、そのラインが終了するまでこの電荷消去を繰り返す（Ｓ１４、１５）。Ｓ４、Ｓ６、Ｓ１４により１ライン分の処理が終了すると、そのラインが１フレームの最後のラインであったかを判定し（Ｓ１６）、最後のラインであれば、１フレームの呼び出し処理を終了する（Ｓ１７）。最後のラインでない場合は、Ｓ２に戻って、次のラインの処理を行う。これを繰り返すことで、有効画面の画像データのみを読み出すことができる。
【００４０】
以上のような処理を行うことで、サブアレイ機能時には、画素情報が不要な領域の画素の垂直、水平方向の電荷転送を間引くことができ、画像の読み出しを高速化することが可能である。また、ビニング機能時には、電荷の加算を高速で行うことができるので、見かけの画素当たりの読み出し時間を略一定に保つことができる。
【００４１】
【発明の効果】
以上、説明したように、本発明によれば、ＣＣＤカメラに画素単位に読み出しパターンを制御するタイミング発生回路を備えているので、ビニング時の読み出し速度を高速化し、最適な読み出し速度で画像を取り込むことができる。
【００４２】
さらに、ノイズ除去回路としてＣＤＳ回路を併用することで、常にノイズ除去性能の最適な画素読み出し速度で画像を取り込めるので、さらに高Ｓ／Ｎ比を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明のＣＣＤカメラのブロック図である。
【図２】図１のＣＣＤカメラのＣＣＤ部分の概略図である。
【図３】図１のＣＣＤカメラのＣＤＳ回路の回路図である。
【図４】図２のＣＣＤの垂直転送動作の説明図である。
【図５】図２のＣＣＤの水平転送動作の説明図である。
【図６】図１のＣＣＤカメラの水平ビニング動作のタイミング・チャートである。
【図７】図１のＣＣＤカメラのビニング・サブアレイ動作のフローチャートである。
【符号の説明】
１…クロック回路、２…制御回路、３…タイミング発生回路、４…被写体、５…ＣＣＤ、６…ＣＤＳ回路、７…Ａ／Ｄコンバーター、１１…発振器、１２…高速分周器、１３…低速分周器、１４…セレクター、２１…垂直アドレスカウンター、２２…水平アドレスカウンター、２３…モードテーブルメモリ、２４…制御ＣＰＵ、２５…入出力インターフェース、２６…ラッチ、５１…画素、５２…水平転送レジスタ、５３…リセットゲート、５４…コンデンサー、５５…読み出し回路、５６…出力ＦＥＴ。
【図１】
0004015242.tif 000002
【図２】
0004015242.tif 000003
【図３】
0004015242.tif 000004
【図４】
0004015242.tif 000005
【図５】
0004015242.tif 000006
【図６】
0004015242.tif 000007
【図７】
0004015242.tif 000008