(57)【特許請求の範囲】
【請求項１】
本体部から離れた位置に設けられた出力増幅部へ本体部の電圧―電流変換部から相互接続部を介して信号電流を伝送して増幅するオーディオシステムのアイソレーション増幅器において、
前記電圧―電流変換部は、電源および接地間にそれぞれ等しい値のエミッタ抵抗を介してコレクタが共通接続されて特性の揃った異なる導電形の１対のトランジスタにより構成し、
前記本体部の電源および接地間に１対の分圧器を直列接続し、該各分圧器により分圧された等しいバイアス電圧を前記１対のトランジスタのベースに印加し、
前記１対の分圧器の直列接続部には、入力信号が入力されされるとともに前記共通接続されたコレクタから帰還抵抗から成る帰還回路が接続され、
前記１対のトランジスタの共通コレクタから前記相互接続部を介して前記出力増幅部に対してコンデンサを介して前記入力信号の信号電流を出力することを特徴とするアイソレーション増幅器。
【請求項２】
前記各分圧器は、１対の抵抗により形成されることを特徴とする請求項１に記載のアイソレーション増幅器。
【請求項３】
前記分圧器は、抵抗およびダイオードにより形成されることを特徴とする請求項１に記載のアイソレーション増幅器。
【請求項４】
前記分圧器の分圧比による減衰量を、前記出力増幅部のゲインによる増加量で相殺することを特徴とする請求項１に記載のアイソレーション増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅器（アンプ）に関し、例えばオーディオシステム等に使用するのに好適なアイソレーション増幅器に関する。
【０００２】
【従来の技術】
オーディオシステム等にあっては、各種音楽ソースを選択再生する本体部と、この本体部から少し離れた場所に配置され、本体部からの信号を増幅してスピーカ等を駆動するスピーカ部等により構成されるのが一般的である。これら本体部とスピーカ部とは、一般にアイソレーション増幅器により接続されている。
【０００３】
図３は、典型的な従来のアイソレーション増幅器の回路図である。図３に示すアイソレーション増幅器１００は、例えば本体部A内に設けられた電圧―電流変換部１１０、例えば電力増幅部B内に設けられた電流―電圧変換部１２０およびこれら両部分１１０および１２０間を接続する相互接続部１３０により構成される。
【０００４】
電圧―電流変換部１１０および電流―電圧変換部１２０には、レギュレータRGから動作電圧Vccが供給される。電圧―電流変換部１１０は、演算増幅器（オペレーション増幅器）であるIC1，この演算増幅器IC1の出力側にベースが接続されたトランジスタQ1、入力信号が入力される入力端子１１１、電源電圧Vccが印加される電源端子１１２、接地端子１１３および出力端子１１４を含んでいる。入力端子１１１と演算増幅器IC1の非反転（＋）入力端子間は、AC結合コンデンサC1にて接続されている、演算増幅器IC1の非反転および反転（−）入力端子と接地端子１１３間には、それぞれ抵抗R5およびR1が接続されている。また、演算増幅器IC1の非反転入力端子と電源端子１１２間には、抵抗R5が接続されている。また、演算増幅器IC1の反転入力端子とトランジスタQ1のエミッタ間には、抵抗R2が接続されている。トランジスタQ1のエミッタは抵抗REを介して電源端子１１２に接続され、コレクタは出力端子１１４に接続されている。
【０００５】
一方、電流―電圧変換部１２０は、演算増幅器IC2、出力端子１２１、電源端子１２２、接地端子１２３および入力端子１２４を含んでいる。入力端子１２４は、付加抵抗RLを介して接地端子１２３に接続されると共に結合コンデンサC2を介して演算増幅器IC2の非反転（＋）入力端子に接続される。また、この演算増幅器IC2の非反転入力端子は、抵抗R5を介して接地される。反転（−）入力端子は、抵抗R1を介して接地されると共に帰還抵抗R2を介して出力端子１２１が接続された演算増幅器IC2の出力端子に接続されている。
【０００６】
相互接続部１３０は、３本の線、即ち電源線１３１、接地線１３２および信号線１３３を含んでいる。これらの線１３１〜１３３は、それぞれ電源端子１１２−１２２、１１３−１２３および１１４−１２４間を相互接続する。
【０００７】
次に、図３に示すアイソレーション増幅器１００の動作を説明する。先ず、電圧―電流変換部１１０は、入力端子１１１に入力される入力信号Viに基づいて、出力端子１１４から対応する出力電流iを出力する。この信号電流iは、トランジスタQ1のコレクタから出力端子１１４、相互接続部１３０の信号線１３３を介して電流―電圧変換部１２０の入力端子１２４へ入力される。ここで、トランジスタQ1のコレクタから出力される出力電流iは、演算増幅器IC1のゲインが十分高いと、当業者には周知の如く、次式で表される。
i=iDC+iAC =（Vcc／２RE）−（R1+R2）Vi／R1・RE
【０００８】
一方、電流―電圧変換部１２０は、上述した電圧―電流変換部１１０の出力信号iが負荷抵抗RLに流れて電圧降下を生じる。この電圧降下のうち、AC成分が演算増幅器IC2で（R1+R2）／R1倍に増幅されて、出力端子１２１から出力電圧V0が得られる。
【０００９】
【発明が解決しようとする課題】
上述した従来のアイソレーション増幅器では、バイアス電流以上に大きな信号を出力できないため、信号線１３３に大きなバイアス電流（DC）を流すので、比較的高い電源電圧Vccが必要である。また、ＲLを大きくすると、ダイナミック（Ｄ）レンジ不足になるため、小さくするしかなく電流―電圧変換部１２０のゲインを高くしなければならず、ノイズの影響を受け易いという欠点を有する。
【００１０】
【発明の目的】
本発明は、従来技術の上述した課題に鑑みなされたものであり、比較的低い電源電圧で、小型かつ安価にしかも低ノイズで動作可能なアイソレーション増幅器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前述の課題を解決するため、本発明のアイソレーション増幅器は、次のような特徴的な構成を採用している。
【００１２】
（１）本体部から離れた位置に設けられた出力増幅部へ本体部の電圧―電流変換部から相互接続部を介して信号電流を伝送して増幅するオーディオシステムのアイソレーション増幅器において、
前記電圧―電流変換部は、電源および接地間にそれぞれ等しい値のエミッタ抵抗を介してコレクタが共通接続されて特性の揃った異なる導電形の１対のトランジスタにより構成し、
前記本体部の電源および接地間に１対の分圧器を直列接続し、該各分圧器により分圧された等しいバイアス電圧を前記１対のトランジスタのベースに印加し、
前記１対の分圧器の直列接続部には、入力信号が入力されされるとともに前記共通接続されたコレクタから帰還抵抗から成る帰還回路が接続され、
前記１対のトランジスタの共通コレクタから前記相互接続部を介して前記出力増幅部に対してコンデンサを介して前記入力信号の信号電流を出力するアイソレーション増幅器。
【００１３】
（２）前記各分圧器は、１対の抵抗により形成される上記（１）のアイソレーション増幅器。
【００１４】
（３）前記分圧器は、抵抗およびダイオードにより形成される上記（１）のアイソレーション増幅器。
【００１６】
（４）前記分圧器の分圧比による減衰量を、前記出力増幅部のゲインによる増加量で相殺する上記（１）のアイソレーション増幅器。
【００１９】
【実施の形態】
以下、本発明によるアイソレーション増幅器の好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。
【００２０】
図１は、本発明によるアイソレーション増幅器の好適実施形態の回路図である。このアイソレーション増幅器１０は、上述した従来技術のアイソレーション増幅器１００と同様に、例えば本体部Aに設けられた電圧―電流変換部２０、この本体部Aから離間した位置に設けられた、例えばアンプ部Bに設けられた出力増幅部３０およびこれら両部２０、３０間を接続する相互接続部４０により構成される。
【００２１】
電圧―電流変換部２０は、入力信号電圧Viが入力される入力端子２１、異なる導電形（PNPおよびNPN）の１対のトランジスタQ1およびQ2、レギュレータRGからの電源Vccが印加される電源端子２２、接地端子２３および信号出力端子２４を含んでいる。１対のトランジスタQ1およびQ2は、それぞれエミッタ抵抗REを介して電源端子２２および接地端子２３間に直列接続されている。また、電源端子２２および接地端子２３間には、１対の抵抗分圧器R1-R2が直列接続されている。入力端子２１は、結合コンデンサC1を介して両抵抗R2の共通接続点に接続されている。また、各分圧抵抗R1-R2の接続点が、それぞれトランジスタQ1 およびQ2のベースに接続される。更に、両分圧器R1-R2の中点（R2の接続点）を、帰還抵抗Rfを介してトランジスタQ1、Q2のコレクタに接続する。この共通接続されたコレクタは、コンデンサC2を介して電流信号出力端子２４に接続すると共に、この端子２４と接地端子２３間に抵抗R4が接続されている。
【００２２】
一方、出力増幅部３０は、出力端子３１、電源端子３２、接地端子３３、電流信号入力端子３４および演算増幅器３５を含んでいる。電流信号入力端子３４は、演算増幅器３５の非反転（＋）入力端子に接続されると共に、抵抗RLを介して接地端子３３およびＶccに接続されている。一方、演算増幅器３５の反転（−）入力端子は、抵抗R1とコンデンサＣ３を介して接地端子３３に接続されると共に、帰還抵抗R2を介して出力端子３１に接続されている。また、演算増幅器３５は、電源端子３２および接地端子３３間に接続され、動作電力を得る。
【００２３】
相互接続部４０は、３本の導線、即ち電源線４１、接地線４２および信号線４３を含んでいる。電源線４１は、電源端子２２および３２間を接続する。接地線４２は、接地端子２３および３３間を接続する。また、信号線４３は、信号端子２４および３４間を接続する。ここで、電圧―電流変換部２０の抵抗R4は、出力増幅部３０の入力抵抗RLより十分大きい抵抗値を有するように選定されているものとする。
【００２４】
先ず、本発明によるアイソレーション増幅器１０の最大の特徴である電圧―電流変換部２０の動作を説明する。ここで、１対のトランジスタQ1およびQ2は、等しいhＦＥ特性を有するよう選定される。また、これらトランジスタQ1およびQ2のベースには、１対の抵抗分圧器R1-R2により、等しいベースバイアス電圧が印加され、それぞれのエミッタ抵抗REも等しい値に選定されている。従って、無信号状態では、これらトランジスタQ1およびQ2のベースバイアス電圧Vbは、R1・Vcc／２（R1+R2）である。このベースバイアス電圧VbからそれぞれトランジスタQ1およびQ2のエミッタ・ベース間電圧Vbe（約０．５５V）を差し引いた電圧（Vb−Vbe）をエミッタ抵抗REで除したバイアス電流i＝（Vb−Vbe）／REが、トランジスタQ1およびQ2のエミッタ・コレクタに流れる。従って、コンデンサC2を介して電流出力端子２４へ出力される電流は０である。尚、帰還抵抗Rf は、両トランジスタQ1およびQ2と、両ベースバイアス用抵抗分圧器の誤差を補償する作用を有する。
【００２５】
次に、入力端子２１に入力信号電圧Viが入力されると、この入力電圧Viによりバイアス抵抗R2の共通接続点の電圧が変化する。即ち、入力信号電圧Viが正のときは、上述した無信号状態に比較してトランジスタQ1およびQ2のベース電圧が高くなり、トランジスタQ1およびQ2のコレクタ・エミッタ電流は、それぞれ減少および増加する。一方、入力電圧Viが負のときは、トランジスタQ1およびQ2のベース電圧が低下するので、コレクタ・エミッタ電流は、それぞれ増加および減少する。従って、コンデンサC2を介して信号電流iが流れる。この信号電流iは、i=−２R1Vi／（R1+R2）REで与えられる。
【００２６】
上述した電圧―電流変換部２０からの出力信号電流iは、相互接続部４０の信号線４３を介して出力増幅部３０の入力抵抗RLに流れる。この信号電流iは、入力抵抗RLの両端に電圧降下i・RL/２を生じさせ、出力増幅部３０により増幅される。周知の如く、この演算増幅器３５の利得は、抵抗R1およびR2で決まり、（R1+R2）／R1で与えられる。従って、出力端子３１および接地端子３６間に出力される出力電圧V0は、V0=RLVi／REで与えられる。即ち、このアイソレーション増幅器１０のゲインは、電圧―電流変換部２０のベース電圧用分圧器の分圧比(即ち、R1／(R1+R2))を出力増幅部３０のゲイン（即ち、（R1+R2）／R1））で相殺することにより、電圧―電流変換部２０のエミッタ抵抗REと出力増幅部３０の入力抵抗RLの比で実質的に決定されるので、簡単である。
【００２７】
斯かる特定回路構成により、上述の如くアイソレーション増幅器１０のゲインが簡単に設定可能であるのみならず、電源電圧Vccが例えば２．５V程度の十分低電圧でも良好に動作する。また、相互接続部４０の信号線４３には、信号電流のみである（バイアス電流が流れない）ので、A部およびB部間の接地レベルeAおよびeBの差によるノイズの影響を無視可能である。
【００２８】
次に、図２（A）および（B）を参照して、 本発明によるアイソレーション増幅器の変形例の電圧―電流変換部を説明する。尚、上述した好適実施形態の構成素子に対応する構成素子には、説明の便宜上、同様の参照符号を使用することとする。
【００２９】
図２（A）に示す第１変形では、電源端子２２および接地端子２３間に、それぞれエミッタ抵抗REを介して１対の異なる導電形のトランジスタQ1およびQ2が直列接続されている点で、図１に示す好適実施形態と同様である。しかし、これらトランジスタQ1およびQ2のベースバイアス電圧は、抵抗分圧器に代わり、抵抗R1およびこれと直列接続された１対のダイオードD1およびD2により構成される。また、トランジスタQ1およびQ2の共通コレクタとダイオードD2間には、帰還抵抗Rfが接続されている。
【００３０】
一方、図２（B）の第２変形例では、トランジスタQ1およびQ2のベースバイアス回路として、電源端子２２および接地端子２３にそれぞれ接続された抵抗R1間にトランジスタQ3のコレクタ・エミッタを接続する。更に、抵抗R5およびR6の直列回路をトランジスタQ３のコレクタ・エミッタに並列接続する。そして、抵抗R5およびR6の接続点をトランジスタQ3のベースに接続する。これら変形例も、実質的に上述した好適実施形態と同様の効果が得られる。
【００３１】
以上、本発明によるアイソレーション増幅器の実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。例えば、電圧―電流変換部の帰還抵抗は、低域通過フィルタ（LPF）に置換してもよい。また、結合コンデンサC2は省略してもよい。また、トランジスタQ1およびQ2は、電界効果トランジスタ（FET）でもよい。その場合には、コレクタ、エミッタおよびベースを、それぞれドレイン、ソースおよびゲートと読み替えるものとする。
【００３２】
【発明の効果】
以上の説明から理解される如く、本発明のアイソレーション増幅器によると次の如き実用上の顕著な効果が得られる。即ち、電圧―電流変換部に特性の揃った異なる導電形の１対のトランジスタを使用することにより、２．５V程度の低電源電圧で動作可能である。また、斯かる低電源電圧で動作させても、比較的大振幅信号を、飽和させることなく、優れた特性で増幅可能である。更に、回路パラメータを選択することにより、ゲインが電圧―電流変換部のエミッタ抵抗REと出力増幅部の入力抵抗RLの比で簡単に決定可能である。更にまた、相互接続部の信号線には、実質的に信号のみが流れる（バイアス電流がない）ので、出力側を接地レベルで動作でき且つノイズ特性が良好である。
【図面の簡単な説明】
【図１】本発明によるアイソレーション増幅器の好適実施形態の回路図である。
【図２】本発明のアイソレーション増幅器の電圧―電流変換部の変形例である。
【図３】従来のアイソレーション増幅器の回路図である。
【符号の説明】
１０    アイソレーション増幅器
２０    電圧―電流変換部
２１    信号入力端子
３０    出力増幅部
３１    出力端子
３５    演算増幅器
４０    相互接続部
Q1~Q3  トランジスタ
R1−R2  分圧器
RE      エミッタ抵抗
RL      入力抵抗
Rf      帰還抵抗
RG      レギュレータ
C1、C2、C3  コンデンサ
【図１】
0004011352.tif 000002
【図２】
0004011352.tif 000003
【図３】
0004011352.tif 000004