(57)【特許請求の範囲】
【請求項１】
強誘電性液晶を狭持した１対の基板間に走査電極と信号電極とを有する強誘電性液晶装置であって、
前記走査電極の駆動電圧波形を生成する回路は集積回路であり、
該集積回路は揺動電源を用いて該駆動電圧波形を生成し、
該生成された駆動電圧波形のパルス幅が前記揺動電源のパルスの幅より短いことを特徴とする強誘電性液晶装置。
【請求項２】
前記信号電極の駆動電圧波形のパルス幅も前記揺動電源のパルスの幅より短いことを特徴とする請求項１に記載の強誘電性液晶装置。
【請求項３】
前記走査電極の駆動電圧波形のパルスの後端から前記揺動電源のパルスの前端までの時間ｔが、前記走査電極の駆動電圧波形のパルスの後端のエッジ部が時定数曲線を示す期間ｔ１と同じか又はそれより長いことを特徴とする、請求項１に記載の強誘電性液晶装置。
【請求項４】
前記走査電極の駆動電圧波形は正極性のパルスと負極性のパルスを有し、該正極性のパルスと負極性のパルスとの間に、該正極性のパルスの電圧値と負極性のパルスの電圧値との中間の電圧値を有する期間が設けられていることを特徴とする、請求項１に記載の強誘電性液晶装置。
【請求項５】
前記走査電極の駆動電圧波形のパルスの後端に、貫通電流除去期間が設定されていることを特徴とする、請求項１に記載の強誘電性液晶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電性液晶装置に関し、さらに詳しくは強誘電性液晶パネルの走査電極に印加する駆動電圧波形に特徴を有する強誘電性液晶装置に関する。
【０００２】
【従来の技術】
分子が螺旋状に配列される強誘電性液晶は、例えば２μｍ程度の隙間をもった基板間に配置されると螺旋構造が形成できなくなり、分子が基板面に沿って配列される。ラビングや蒸着で基板表面に溝を形成し強誘電性液晶パネル全体に亘って配列方向をそろえると、外部から印加した電界によって２つの異なる配列状態のいずれか１つを選択できるようになる。
【０００３】
この状態を図３を参照して説明する。図３において、状態Ａは電界が紙面の上から下に向かっている場合を示し、状態Ｂは電界が紙面の下から上に向かっている場合を示す。図３（ａ）はこの電界の向きを図示している。図３（ｂ）は分子配列の状態を示しており、状態Ａの場合は強誘電性液晶パネル内の分子３１が左下がりになって配列され、状態Ｂの場合は分子３１が右下がりになって配列されている。これが印加される電界の方向によって得られた２つの分子配列状態である。図３（ｃ）は分子の自発分極３２の様子を示している。強誘電性液晶の場合この自発分極３２は、分子３３の長軸に対して直交し分子の端部に存在する。状態Ａの場合は左下がりになっている分子３３の上端にある自発分極３２が電界と同様に紙面の上から下に向かっている。状態Ｂの場合は右下がりになっている分子３３の上端にある自発分極３２が電界と同様に紙面の下から上に向かっている。強誘電性液晶パネルでは、自発分極３２の反転によって分子３１の配列方向が変化する。
【０００４】
強誘電性液晶パネルでは、透明な基板を挟むようにして偏光軸が直交している２枚の偏光板が配置されている。このとき、一方の配列状態にある分子の軸と一方の偏光板の偏光軸を一致させると光スイッチを構成することができ、光の透過と非透過を制御できる。図３（ｂ）において、状態Ｂの配列状態の分子の軸と偏光板の偏光軸を一致させると、状態Ａの配列状態においては光透過の白表示状態（オン状態）となり、状態Ｂの配列状態では光非透過の黒表示状態（オフ状態）となる。この光スイッチの特性を図４に示す。縦軸は透過率Ｔで、横軸は基板間に印加した電圧Ｖと時間ｔの積Ｖｔ（以下、「印加電圧Ｖｔ」と記す）である。透過率が０の黒表示状態から印加電圧Ｖｔを上げていくと、閾値ＶＡで透過率Ｔが上昇し始め白表示状態に移る。逆に白表示状態から印加電圧Ｖｔを下げていくと、閾値ＶＢで透過率Ｔが下がり始め黒表示状態に移る。この光スイッチは、ヒステリシス特性を持つのでメモリ機能を有する。つまり２つの閾値ＶＡ、ＶＢを持つので、それぞれが書き込みと消去用の印加電圧Ｖｔとなりメモリとして動作する。この光スイッチを細分化して画素にし、この画素をマトリクス配置し、メモリ性を利用すると図形表示が可能な強誘電性液晶パネルが得られる。以下、このマトリクス型の強誘電性液晶パネルについて説明する。
【０００５】
この強誘電性液晶パネルを使用した液晶装置の例を図５のブロック図で説明する。電源＋Ｖは、液晶装置に電圧Ｖ１とグランドレベルの電圧を供給する。電源＋Ｖは、液晶装置の外部から表示制御回路５０４、電極駆動電圧発生回路５０５、走査電極駆動回路５０６、信号電極駆動回路５０７に接続されている。制御信号群ＣＳは、外部にある中央演算装置（以下「ＣＰＵ」と記す）から表示制御回路５０４に入力する。制御信号群ＣＳは、表示制御回路５０４内にある表示用のデータを記憶する素子（以下「表示ＲＡＭ」と記す）や、駆動用のデータを記憶する素子（以下「命令レジスタ」と称する）に対し、データの書き込みや読み出しを制御する信号群である。データバスＤＢはＣＰＵから表示ＲＡＭや命令レジスタへ書き込むデータ、及び表示ＲＡＭや命令レジスタからＣＰＵへ読み出すデータである。
【０００６】
表示制御回路５０４は、発振器（表示制御回路５０４に内蔵）でクロックを発生し、このクロックと命令レジスタの値に基づいて電極駆動電圧発生回路５０５、走査電極駆動回路５０６、信号電極駆動回路５０７にそれぞれ表示制御信号５１４、５１３、５１２を出力する。さらに表示制御回路５０４は、クロックで動作するメモリ制御回路（表示制御回路５０４に内蔵）により表示ＲＡＭから読み出した表示データ５１１を信号電極駆動回路５０７に出力する。
【０００７】
電極駆動電圧発生回路５０５は、表示制御信号５１４に基づいて、強誘電性液晶パネル５１０の走査電極５０８と信号電極５０９に印加されて液晶を駆動するための電圧（以下「駆動電圧」と記す）５１６、５１５を、走査電極駆動回路５０６、信号電極駆動回路５０７に出力する。走査電極駆動回路５０６は、駆動電圧５１６と表示制御信号５１３から走査電極５０８に印加する駆動電圧波形を生成する。信号電極駆動回路５０７は、駆動電圧５１５と表示制御信号５１２と表示データ５１１から信号電極５０９に印加する駆動電圧波形を生成する。走査電極５０８と信号電極５０９の交差部が画素となる。
【０００８】
強誘電性液晶パネルでは、メモリ性の利用と信頼性の確保が両立できるように駆動電圧波形にさまざまな工夫が加えられている。図６にこの目的に添った駆動電圧波形の例を示す。図６（ａ）は、（ｎ−１）番目の走査電極とｎ番目の走査電極に印加される駆動電圧波形ＣＯＭｎ−１、ＣＯＭｎを示した図である。駆動電圧波形ＣＯＭｎ−１、ＣＯＭｎは、両方とも３値レベルを有しており、印加当初に幅の長いパルス列を持っている。また駆動電圧波形ＣＯＭｎ−１、ＣＯＭｎは、次にパルス幅の短い選択パルスを持ち、駆動電圧波形ＣＯＭｎ−１の選択パルスの後に駆動電圧波形ＣＯＭｎの選択パルスが現れる。
【０００９】
先頭の幅の長いパルス列は、強誘電性液晶パネルにデータを書き込む前に、強誘電性液晶パネル全体を初期化するためのものである。このパルス列が存在する期間（以下「リセット期間（Ｒｅ）」と記す）において、最初の高い電圧が印加される期間で強誘電性液晶パネル全体を白表示状態にする。次の低い電圧が印加される期間で強誘電性液晶パネル全体を黒表示状態にする。これをもう１回繰り返し、データ書き込みを行う前に強誘電性液晶パネル全体を黒表示状態に初期化する。強誘電性液晶パネルでは、液晶層内に自発分極による大きな電界が存在し、この電界により不純物イオンが偏在したり層構造が変化したりする。これが原因となっていわゆる「焼き付き」が現れてしまうので、書き込み前のリセット期間に幅の長いパルス列（電圧Ｖとパルス幅ｔの積Ｖｔ）を印加し、不純物イオンの拡散や層構造の安定化を図っている。
【００１０】
次に図６（ｂ）を参照して選択パルスについて説明する。走査電極に印加される駆動電圧波形ＣＯＭｎ−１および駆動電圧波形ＣＯＭｎの選択パルスは、最初に低い電圧−Ｖｓが印加される期間（パルス幅ｔｐ）を有し、続いて高い電圧＋Ｖｓが印加される期間（パルス幅ｔｐ）を有する（以下、両方の期間合わせて「選択期間（Ｓｅ）」と記す）。なお駆動電圧波形ＣＯＭｎ−１およびＣＯＭｎにおいて、選択期間を除く期間である非選択期間（ＮＳｅ）では、＋Ｖｓと−Ｖｓの中間値の基準電圧ＶＭが印加される。
【００１１】
まず駆動電圧波形ＣＯＭｎで選択された画素が黒を表示する場合から説明する。この時に信号電極に印加される駆動電圧波形ＳＥＧｂは、図６（ｂ）に示すように選択期間の前半が電圧−Ｖｄで後半が電圧＋Ｖｄとなっている。これらの電圧＋Ｖｄ、−Ｖｄは中心の基準電圧ＶＭに対して絶対値が等しい。選択期間の前半では画素への印加電圧が図４の閾値ＶＡより小さい。すなわち
（−Ｖｓ−（−Ｖｄ））×ｔｐ＜ＶＡ
という関係が成り立つので、画素は初期化された状態である黒表示状態が保持される。選択期間の後半でも画素への印加電圧は、
（＋Ｖｓ−（＋Ｖｄ））×ｔｐ＜ＶＡ
となるように、電圧＋Ｖｓ、＋Ｖｄが設定されているので画素の書き換えは起こらず黒表示状態が保持される。
【００１２】
なお非選択期間では、他の画素は黒表示とされることがあるので、図６（ｂ）の駆動電圧波形ＳＥＧｂと同形状のパルス（パルス幅ｔｐで電圧値が−Ｖｄと＋Ｖｄを交互に繰り返すパルス列）が、信号電極からｎ番目の走査電極上の画素に印加されることがある。しかし非選択期間では、ｎ番目の走査電極に基準電圧ＶＭが印加され、画素への印加電圧（±Ｖｄ×ｔｐ）の絶対値が閾値ＶＡより小さくなるので、この画素の表示データの書き換えが起こらない。このことから、この画素は黒表示状態を維持し続ける。また選択期間の前半と後半の印加電圧は、絶対値が等しく符号が反対であるので、リセット期間、選択期間、及び非選択期間を加え合わせた全期間において印加電圧の合計が０になり交流駆動が成立する。これにより画素に直流成分が残らないので信頼性の高い駆動を行う事ができる。
【００１３】
次に駆動電圧波形ＣＯＭｎによって選択された画素が白を表示する場合を説明する。この時に信号電極に印加される駆動電圧波形ＳＥＧｗは、選択期間を通じて中心の基準電圧ＶＭとなっている。選択期間の前半では画素への印加電圧が図４の閾値ＶＡより小さい。すなわち
（−Ｖｓ−ＶＭ）×ｔｐ＜ＶＡ
という関係が成り立つので、画素は前の状態である黒表示状態が保持されている。選択期間の後半では画素への印加電圧が、
（＋Ｖｓ−ＶＭ）×ｔｐ＞ＶＡ
となるように、電圧＋Ｖｓを設定しているので画素の書き換えが起こり白表示状態となる。その後の非選択期間では、前述のように他の画素が黒表示となることがあるため、図６（ｂ）の駆動電圧波形ＳＥＧｂと同形状のパルスがこの画素に印加される。しかし、非選択期間では、基準電圧ＶＭが印加されているので、印加電圧（±Ｖｄ×ｔｐ）の絶対値が閾値ＶＡないし閾値ＶＢの絶対値より小さく、画素の表示データの書き換えが起こらず、次に初期化されるまで白黒表示状態が保持されている。この場合も交流駆動が成立する。
【００１４】
図５に示す走査電極駆動回路５０６が集積回路である場合（以下「走査電極駆動ＩＣ」と記す）、少なくとも走査電極駆動ＩＣには、
（＋Ｖｓ）×２
という大きな電圧が印加される。一般に高耐圧ＩＣはチップサイズが大きくなり、チップ面積はほぼ耐圧の２乗に比例する。そのため、強誘電性液晶パネルの走査電極駆動ＩＣは大型であった。これに対し耐圧をほぼ半減して、図６のような駆動電圧波形を得る方法として揺動電源が知られている。揺動電源は、スーパーツイステッドネマティック（以下「ＳＴＮ」と記す）パネルや２端子型スイッチを有するアクティブマトリクスパネル（「ＭＩＭ型アクティブパネル」又は「ＴＦＤ型アクティブパネル」と呼ばれる）で広く利用されている。これを強誘電液晶パネルに適用した技術が開示されている。（例えば特許文献１参照。）。
【００１５】
【特許文献１】
特開昭６２−２３７４３２号公報
【００１６】
図７に示された波形図で揺動電源について説明する。信号ＤＦは揺動電源ＶＤＤ、ＶＣＣ、ＶＳＳに対して揺動するタイミングと極性を与える信号であり、図５の表示制御信号群５１４の信号の１つによって周期的に反転している。信号ＩＮは、表示制御信号群５１４の別の信号の例を示したものである。ここで信号ＤＦ、ＩＮにおいて、ハイレベルは図５に示す液晶装置の電源電圧Ｖ１であり、ローレベルはグランドレベル（０Ｖ）である。図７（ａ）において電圧−Ｖｄとグランドレベルを等しくしたので、グランドレベルを改めて図示していない。上側の揺動電源ＶＤＤは、方形波で信号ＤＦと反転関係にあり、最高電圧値が＋Ｖｓ、最低電圧値が＋Ｖｄである。ロジック用の揺動電源ＶＣＣは、揺動電源ＶＤＤと同形状の方形波であり、最高電圧が電源電圧Ｖ１にクランプされており、最低電圧値は−Ｖｓ＋Ｖ１である。同様に揺動電源ＶＳＳは、揺動電源ＶＤＤと同形状の方形波であり、最高電圧が−Ｖｄにクランプされており、最低電圧値は−Ｖｓである。
【００１７】
ここで電圧ＶＭは強誘電性液晶パネルの駆動における基準電圧レベルとして機能する。図７（ｂ）、図７（ｃ）は、信号ＩＮを２段階で液晶装置の電源レベルから揺動電源のレベルにシフトする場合の波形を示した図である。第１段階で制御信号ＩＮがハイレベルのとき電源電圧Ｖ１となり、ローレベルのとき揺動電源ＶＳＳとなる信号Ｌｅｖ１に変換される。第２段階で、信号Ｌｅｖ１は、制御信号ＩＮがハイレベルのとき揺動電源ＶＣＣとなり、ローレベルのとき揺動電源ＶＳＳとなる信号ＯＵＴに変換される。揺動電源ＶＣＣと揺動電源ＶＳＳの電位差は３Ｖ程度なので、走査電極駆動ＩＣの制御回路は低電圧回路となる。
【００１８】
図８を参照して、揺動電源ＶＤＤ、ＶＳＳから図６に示された走査電極の駆動電圧波形ＣＯＭｎを生成する方法を説明する。揺動電源の各電圧間の関係は図７（ａ）と同じである。図８（ａ）において、揺動電源ＶＤＤとＶＳＳは、リセット期間（Ｒｅ）ではパルス幅が長くなっており、書き込みを行う選択期間（Ｓｅ）ではパルス幅が短くなっている。駆動電圧波形ＣＯＭｎはｎ番目の走査電極を駆動する回路（以下「出力バッファ」と記す）の制御信号に基づいて、揺動電源ＶＤＤ、ＶＳＳ、及び中心の基準電圧ＶＭから一つの電圧を選択して生成される。具体的には駆動電圧波形ＣＯＭｎは、リセット期間において、揺動電源の切り替わりに合わせて、最初にＶＤＤ、２番目に揺動電源ＶＳＳ、３番目に再びＶＤＤ、最後にＶＳＳが選択される。選択期間でも駆動電圧波形ＣＯＭｎは、前半でＶＳＳ、後半でＶＤＤが選択される。その他の期間では中心の基準電圧ＶＭが選択される。この結果、図８（ｂ）の駆動電圧波形ＣＯＭｎは、図６（ａ）の走査電極の駆動電圧波形ＣＯＭｎと等しくなる。
【００１９】
図９はｎ番目の出力バッファの構成を示した図である。この出力バッファは図５の走査電極駆動回路５０６に設けられている。Ｐ型のトランジスタＴｒ１は、ソースが揺動電源ＶＤＤに接続され、ゲートに制御信号Ｓ１が入力する。Ｎ型のトランジスタＴｒ４は、ソースが揺動電源ＶＳＳに接続され、ゲートに制御信号Ｓ４が入力する。Ｐ型のトランジスタＴｒ２とＮ型のトランジスタＴｒ３はトランスミッションゲートを形成し、ソースが基準電圧ＶＭに接続し、それぞれのゲートに制御信号Ｓ２、Ｓ３が入力する。なお制御信号Ｓ２、Ｓ３は反転関係にある。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４のドレインはＰａｄに接続されており、さらに保護回路用ダイオードＤ１、Ｄ２もＰａｄと接続されている。
【００２０】
制御信号Ｓ１によりトランジスタＴｒ１が導通すると、揺動電源ＶＤＤがＰａｄから出力され、揺動電源ＶＤＤが選択される。同様に制御信号Ｓ４によりトランジスタＴｒ４が導通すると揺動電源ＶＳＳが選択される。さらに制御信号Ｓ２、Ｓ３によりトランジスタＴｒ２、Ｔｒ３が導通すると、基準電圧ＶＭが選択される。
【００２１】
図８（ａ）から分かるように、揺動電源を用いた場合、走査電極駆動ＩＣに印加される最大電圧（ＭａｘＶ）は揺動電源ＶＤＤと揺動電源ＶＳＳの差となる。この差は図７（ａ）にＭａｘＶと表示されている。基準電圧ＶＭに対してＶＤＤの最大電圧値は＋Ｖｓであり、ＶＳＳの最大電圧値は−Ｖｄであるので、ＭａｘＶは＋Ｖｓ＋Ｖｄとなる。これは揺動電源を用いない場合に走査電極駆動ＩＣに印加される最大電圧（＋Ｖｓ）×２と比較するとほぼ半減する。この結果、走査電極駆動ＩＣは、揺動電源を使用したことにより耐圧を半減することが可能となり、チップ面積がほぼ１／４まで小型化することができる。
【００２２】
【発明が解決しようとする課題】
ここまでの説明においては、走査電極駆動ＩＣで駆動する強誘電性液晶パネルの負荷を無視してきた。この負荷は前述のＳＴＮパネルや２端子型のアクティブパネルでは無視できた。しかしながら強誘電性液晶パネルは前述のように液晶層が、例えば２μｍ程度と薄く、強誘電性液晶の比誘電率が大変大きいので、各走査電極には大きな容量の負荷が寄生する。このため駆動電圧波形が大きく変形する。この様子を図８（ｃ）で説明する。パネル負荷を無視した場合の波形（波線）に対し、実際の駆動電圧波形ＣＯＭｎ２（実線）は画素に充電された電荷を放電するため、パルスのエッジ部が時定数曲線を描くようになる。とくに電圧−Ｖｓから電圧＋Ｖｓに変わるエッジ部ｅ１では走査電極駆動ＩＣを破壊することがある。
【００２３】
これを図９に基づいて説明する。エッジ部ｅ１の直後では、トランジスタＴｒ１が導通し、揺動電源ＶＳＳが電圧−Ｖｄになる。これに対しＰａｄ部の電圧は前述の大きな容量寄生のため、電圧−Ｖｓに近い値になっている。この結果、ダイオードＤ２とトランジスタＴｒ１とに電流が流れることになる。特にトランジスタＴｒ１のソース−ドレイン間は、電圧が（＋Ｖｓ）×２となり耐圧を遙かに越える大きな電位差の中で、電流が流れ、発熱が激しくなり、トランジスタＴｒ１がもっとも破壊しやすい状態となる。また選択期間だけでなくリセット期間でも同様である。さらにリセット期間では駆動電圧波形ＣＯＭｎが電圧＋Ｖｓから電圧−Ｖｓに変わるエッジ部ではトランジスタＴｒ４が破壊される場合がある。
【００２４】
そこで本発明の目的は、揺動電源を使用しても走査電極駆動ＩＣが破壊されない強誘電性液晶装置を提供することである。
【００２５】
【課題を解決するための手段】
本発明は、強誘電性液晶パネルの走査電極を駆動する回路が集積回路であり、この集積回路が揺動電源で駆動され、走査電極の駆動電圧波形のパルス幅が揺動電源のパルス幅より短いことを特徴としている。また走査電極の駆動電圧波形におけるパルスの後端から揺動電源におけるパルスの前端までの時間が、走査電極の駆動電圧波形におけるパルスの後端のエッジ部が時定数曲線を示す期間と同じか、それより長いことを特徴としている。また、同様に信号電極の駆動電圧波形のパルス幅を揺動電源のパルスの幅より短いことが好ましい。
【００２６】
さらに走査電極の駆動電圧波形におけるパルスは正極性のパルスと負極性のパルスを有し、それぞれのパルスの間に、正極性のパルスと負極性のパルスとの中間値となる期間を設けることが望ましく、走査電極の駆動電圧波形には、走査電極の駆動電圧波形におけるパルスの後端から、貫通除去期間を設定した後に、中間値となる期間を設けるのが好ましい。
【００２７】
【発明の実施の形態】
以下、図１と図２を参照して本発明の実施の形態を説明する。図１はリセット期間（Ｒｅ）における波形図を示しており、図１（ａ）は無負荷時にｎ番目の出力バッファが出力する本発明による駆動電圧波形ＣＯＭｎを示す。図１（ｂ）は走査電極を接続した時にｎ番目の出力バッファが出力する容量の負荷が発生した時の本発明による駆動電圧波形ＣＯＭｎ１を示す。図１（ｃ）はｎ番目の出力バッファの制御信号を示す。
【００２８】
図２は選択期間における波形図で、図２（ａ）が無負荷時にｎ番目の出力バッファが出力する本発明による駆動電圧波形ＣＯＭｎを示す。図２（ｂ）が走査電極を接続した時にｎ番目の出力バッファが出力する容量の負荷が発生した時の本発明による駆動電圧波形ＣＯＭｎ１を示す。図２（ｃ）はｎ番目の出力バッファの制御信号を示す。図２（ｄ）は信号電極の駆動電圧波形を示す。なお集積回路である走査電極駆動ＩＣに内蔵された出力バッファは、図９と同じものであるが、制御信号が異なるため駆動電圧波形ＣＯＭｎは異なった波形となる。しかし出力バッファの回路は共通なので、図１、及び図２の説明では図８、及び図９と共通の記号を使用している。
【００２９】
まず図１を参照してリセット期間の状況を説明する。図１（ａ）において、駆動電圧波形ＣＯＭｎの最初のパルスでは、前端のエッジの立ち上がり時点は揺動電源ＶＤＤの立ち上がり時点より遅れており、後端のエッジの立ち下がり時点は揺動電源ＶＤＤの立ち下が時点より早くなっている。２番目のパルスでは前端のエッジの立ち下がり時点が揺動電源ＶＳＳの立ち下がり時点より遅れており、後端のエッジの立ち上がり時点は揺動電源ＶＳＳの立ち上がり時点より早くなっている。３番目と４番目のパルスは、それぞれ最初と２番目のパルスと同様である。このように揺動電源ＶＤＤとＶＳＳが揺動する期間（パルス幅）に比べ、走査電極の駆動電圧波形ＣＯＭｎのパルス幅は短くなっている。
【００３０】
図１（ｂ）の駆動電圧波形ＣＯＭｎ１は走査電極の容量負荷により図１（ａ）の駆動電圧波形ＣＯＭｎから変形している。駆動電圧波形ＣＯＭｎ１における最初の正極性のパルスは、前端のエッジがトランジスタＴｒ１と走査電極の容量負荷で決まる時定数曲線描いて立ち上がり、後端のエッジがトランジスタＴｒ２、Ｔｒ３と走査電極の容量負荷から決まる時定数曲線を描きながら期間ｔ１にて立ち下がる。このとき揺動電源ＶＤＤが立ち下がる前に駆動電圧波形ＣＯＭｎ１は基準電圧ＶＭに戻っている。つまり、駆動電圧波形ＣＯＭｎ１におけるパルスの後端のエッジ部が時定数曲線を示している期間ｔ１を過ぎてから、揺動電源の次のパルスが始まっている。即ち、駆動電圧波形ＣＯＭｎ１のパルスの後端から、揺動電源のパルスの前端までの時間ｔを、駆動電圧波形ＣＯＭｎ１のパルスの後端のエッジ部において時定数曲線を示す期間ｔ１と同じか、それより長く設定している。つまり、駆動電圧波形ＣＯＭｎ１のパルスの後端エッジ部において時定数曲線に基づく波形を示した後−定値ＶＭとなった後に、揺動電源の次のパルスが始まっている。なお、時間ｔを、時定数曲線を示す期間ｔ１とほぼ同じとしてよい。即ち、ｔ≧ｔ１であればよい。しかし、ｔ＞ｔ１と設定すると時定数曲線の影響が受けにくくなる。
【００３１】
２番目の負極性のパルスも同様に、前端は前端のエッジ部がトランジスタＴｒ４と走査電極の容量負荷で決まる時定数曲線を描きながら立ち下がり、後端のエッジ部がトランジスタＴｒ２、Ｔｒ３と走査電極の容量負荷から決まる時定数曲線を描きながらｔ１の期間にて立ち上がる。このとき揺動電源ＶＳＳが立ち上がる前に駆動電圧波形ＣＯＭｎ１は基準電圧ＶＭに戻っている。３番目と４番目のパルスは、それぞれ最初と２番目のパルスと同様である。
【００３２】
図１（ｃ）は図９の制御信号Ｓ１，Ｓ３，Ｓ４の波形を示している。トランジスタＴｒ１は制御信号Ｓ１がローレベルの時に導通するし、このときＰａｄからＶＤＤが出力される。トランジスタＴｒ４は制御信号Ｓ４がハイレベルの時に導通し、このときＰａｄからＶＳＳが出力される。トランジスタＴｒ２、Ｔｒ３からなるトランスミッションゲートは制御信号Ｓ３がハイレベルの時に導通する。制御信号Ｓ２は制御信号Ｓ３と反転関係にあるので省略した。制御信号Ｓ３は、揺動電源ＶＤＤとＶＳＳのエッジ間、つまり駆動電圧波形ＣＯＭｎの正極性パルスと負極性パルスの前後でハイレベルとなり、このときＰａｄから基準電圧ＶＭが出力される。
【００３３】
このように、無負荷時における駆動電圧波形ＣＯＭｎの各パルスの後端から揺動電源ＶＤＤとＶＳＳのエッジ部までの時間ｔを、走査電極の容量負荷と各トランジスタの能力で決まる充放電時間、つまり時定数曲線を示す期間ｔ１と等しいか、より大きく設定している（ｔ≧ｔ１）。このように設定することによって、図１（ｂ）の駆動電圧波形ＣＯＭｎ１で見られるように、パルスのエッジ部に時定数曲線が生じた場合でも、エッジが基準電圧ＶＭまで立ち下がる、あるいは立ち上がってから、揺動電源のパルスのエッジ部が現れるので、揺動電源ＶＳＳから揺動電源ＶＤＤに、またはその逆に切り替わる際に、トランジスタＴｒ１又はトランジスタＴｒ４に耐圧を越えた電位差の中で電流が流れることはない。
【００３４】
なお図１（ｃ）における制御信号Ｓ４の下がりエッジと制御信号Ｓ３の立ち上がりエッジの間に、微小な遅れの貫通電流除去期間ｃ１を設けた。この期間ｃ１はトランジスタＴｒ４が完全に非導通となってからトランスミッションゲートを導通させ、消費電力増やＩＣ破壊を招く無用な貫通電流を除去するために設けたものであり、走査電極駆動ＩＣ内のディレイ回路を用いて生成する。同様にトランジスタＴｒ１とトランスミッションゲート間の貫通電流を除去させる微小なディレイも設け、一方をＯＦＦにしてから他方をＯＮにしている。
【００３５】
次に図２を参照して選択期間（Ｓｅ）の状況を説明する。なお揺動電源におけるパルスの幅は図１（ａ）のリセット期間（Ｒｅ）と同じように示されているが、実際は図６に示すようにリセット期間（Ｒｅ）に比べ選択期間（Ｓｅ）では揺動電源のパルス幅は短くなる。しかし時定数曲線はリセット期間（Ｒｅ）及び選択期間（Ｓｅ）において共通に発生する。図２（ａ）において、駆動電圧波形ＣＯＭｎの選択パルスは負極性のパルスと正極性のパルスを有する。前半の正極性のパルスは、前端のエッジの立ち下がり時点は揺動電源ＶＳＳの立ち下がり時点より遅れ、後端のエッジの立ち上がり時点は揺動電源ＶＳＳの立ち上がり時点より早い。後半の正極性パルスでは、前端のエッジの立ち上がり時点は揺動電源ＶＤＤの立ち上がり時点より遅れ、後端のエッジの立ち下がり時点は揺動電源ＶＤＤの立ち下がり時点より早い。つまり、駆動電圧波形ＣＯＭｎのパルスの幅が揺動電源のパルスの幅より短くなっている。
【００３６】
図２（ｂ）の駆動電圧波形ＣＯＭｎ１は走査電極の容量負荷により図２（ａ）の駆動電圧波形ＣＯＭｎから変形した状態を示している。変形に関しては図１（ｂ）に示されたリセット期間の波形と同様、図２（ｂ）に示された選択期間の波形でも、パルスの前後端のエッジ部で同じ時定数曲線を描く。図２（ｃ）は図９の制御信号Ｓ１、Ｓ４、Ｓ３の波形を示している。これらの制御信号の動作は図１（ｃ）に示された信号の動作と同様である。
【００３７】
図２（ｄ）は信号電極に印加される電圧波形である。黒表示状態を保持する場合は信号電極に駆動電圧波形ＳＥＧｂが印加され、白表示状態に変移させるためには、駆動電圧波形ＳＥＧｗが印加される。図２（ｄ）に示すように、駆動電圧波形ＳＥＧｂのパルス幅は、図２（ｂ）に示す駆動電圧波形ＣＯＭｎのパルス幅と同様、揺動電源ＶＤＤとＶＳＳのパルス幅より短く、エッジ部の前後において基準電圧ＶＭとなっている。これは、信号電極の駆動電圧波形が切り替わる時に発生し、容量結合により走査電極に伝搬する微分性のノイズを、揺動電源ＶＤＤとＶＳＳの切り替わりタイミングからずらし、走査電極駆動ＩＣの破壊や誤動作を防止するためのものである。
【００３８】
【発明の効果】
強誘電性液晶はＳＴＮパネルに比べ非常に大きな容量性負荷が存在し、リセット期間および選択期間において、負極性のパルスの直後に正極性のパルスが存在するため、従来のように揺動電源を使用すると走査電極駆動ＩＣの破壊を招いてしまう。本発明において、揺動電源のパルス幅よりも走査電極の駆動電圧波形のパルス幅を短くしたのは、駆動電圧波形の変形を修正するのではなく、駆動電圧波形のパルスエッジが変形しても揺動電源が変化する前に駆動電圧波形を中心電圧である基準電圧とほぼ等しくするためである。これは走査電極に寄生した容量から逆流してくる電荷を基準電圧に戻すことを意味している。このため駆動電圧波形において正極性のパルスと負極性のパルスが連続しても、最も高い電圧から最も低い電圧に流れる電流が存在しない。そのため本発明により、揺動電源を用いて耐圧を下げた走査電極駆動ＩＣを用いてもＩＣが破壊されない強誘電性液晶装置が提供することができる。
【００３９】
上記実施の形態においては、駆動電圧波形のパルスの前端の立ち上がり又は立ち下がりを、揺動電源のパルスの前端の立ち上がり又は立ち下がりより遅らせた。しかし、駆動電圧波形のパルスの前端と揺動電源のパルスの前端を一致させても、同様の効果が得られる。
【００４０】
また本発明を走査電極と信号電極とに印加される駆動電圧波形を用いて説明したが、２端子型スイッチを有する「ＭＩＭ型アクティブマパネル」又は「ＴＦＤ型アクティブパネル」に本発明の駆動装置を用いても、同様の効果を得ることができる。
【図面の簡単な説明】
【図１】発明の実施の形態におけるリセット期間の波形図である。
【図２】発明の実施の形態における選択期間の波形図である。
【図３】強誘電液晶パネルの分子配列を説明するための図である。
【図４】強誘電液晶パネルのヒステリシス特性を示すグラフである。
【図５】従来例の強誘電性液晶装置のブロック図である。
【図６】従来例の波形図である。
【図７】揺動電源の波形図である。
【図８】揺動電源と駆動電圧波形の関係の説明図である。
【図９】出力バッファ回路の説明図である。
【符号の説明】
５０６  走査電極駆動回路
５０７  信号電極駆動回路
５０８  走査電極
５０９  信号電極
５１０  強誘電性液晶パネル
ＣＯＭｎ  無負荷時のｎ番目の走査電極の駆動電圧波形
ＣＯＭｎ１、ＣＯＭｎ２  走査電極接続時におけるｎ番目の走査電極の駆動電圧波形
ＶＤＤ、ＶＳＳ、ＶＣＣ  揺動電源
Ｓ１、Ｓ２、Ｓ３、Ｓ４  ｎ番目の出力バッファの制御信号
ｃ１  貫通電流除去期間
ＳＥＧｂ  黒表示状態を保持する時の信号電極の駆動電圧波形
ＳＥＧｗ  白表示状態に移す時の信号電極の駆動電圧波形
ＶＡ、ＶＢ  閾値
＋Ｖｓ、−Ｖｓ、＋Ｖｄ、−Ｖｄ、ＶＭ  電圧
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４  トランジスタ
【図１】
0004015517.tif 000002
【図２】
0004015517.tif 000003
【図３】
0004015517.tif 000004
【図４】
0004015517.tif 000005
【図５】
0004015517.tif 000006
【図６】
0004015517.tif 000007
【図７】
0004015517.tif 000008
【図８】
0004015517.tif 000009
【図９】
0004015517.tif 000010