(57)【特許請求の範囲】
【請求項１】
基板上に結晶粒を含む第１の半導体膜を形成する半導体膜形成工程と、
前記第１の半導体膜上にイオン注入保護膜を形成する保護膜形成工程と、
前記第１の半導体膜の一部に希ガス元素イオンを打ち込み、前記結晶粒を含む第１結晶質領域と、前記結晶粒を含む第２結晶質領域と、前記第１結晶質領域と前記第２結晶質領域とに挟持された前記結晶粒を含まない非晶質領域と、前記非晶質領域と前記基板との間に狭持された、前記基板と前記第１の半導体膜との界面の前記第１の半導体膜内に形成された結晶粒を含む第３結晶質領域と、を有する第２の半導体膜を形成するイオン注入工程と、
前記第２の半導体膜を結晶化し、前記第１結晶質領域と前記第２結晶質領域と前記第３結晶質領域とから、前記非晶質領域へ結晶を成長させ、第３の半導体膜を形成する結晶化工程と、を有し、
前記第１結晶質領域から成長した第１結晶粒と、前記第２結晶質領域から成長した第２結晶粒とが、前記非晶質領域において粒界を形成し、
前記非晶質領域には、前記第３結晶質領域から成長した第３結晶粒が形成されていることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記基板が前記第１の半導体膜に面している下地保護膜を含み、該下地保護膜が１０12ｃｍ-2程度以下の界面準位を有する酸化硅素膜である、半導体装置の製造方法。
【請求項３】
請求項１または２において、
前記第２の半導体膜が結晶核の密度を３×１０7ｃｍ-2程度未満とすることを特徴とする、半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記第１の半導体膜の結晶核密度より前記第２の半導体膜の結晶核密度のほうが小さい、半導体装置の製造方法。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記第１の半導体膜の結晶粒径より前記第３の半導体膜の結晶粒径のほうが大きい、半導体装置の製造方法。
【請求項６】
請求項１ないし５のいずれかにおいて、
前記結晶化工程が、前記第２の半導体膜にレーザー光を前記第２の半導体膜の基板とは反対側の表面から照射して、前記第２の半導体膜の表面側から前記第２の半導体膜へ向かう膜厚に対して、８５％以上９７％以下を溶融させるエネルギーを用いて前記第２の半導体膜を溶融させる、半導体装置の製造方法。
【請求項７】
請求項１ないし６のいずれかにおいて、
前記イオン注入工程において、前記希ガス元素イオンの前記第２半導体膜の前記結晶粒を含まない非晶質領域中での最大濃度が５×１０19ｃｍ-3程度から３×１０20ｃｍ-3である、半導体装置の製造方法。
【請求項８】
請求項１ないし７のいずれかにおいて、
前記イオン注入工程において、前記希ガス元素イオンの飛程中心が前記基板と前記第１の半導体膜との界面と、該界面より２０ｎｍ離れた前記第１の半導体膜の中との間にある、半導体装置の製造方法。
【請求項９】
請求項１ないし８のいずれかにおいて、
前記イオン注入工程において、前記希ガス元素イオンの打ち込まれた部分の少なくとも一部をトランジスタのチャネル領域に用いる、半導体装置の製造方法。
【請求項１０】
請求項１ないし９のいずれかに記載の半導体装置の製造方法を用いることを特徴とする電子機器の製造方法。
【請求項１１】
請求項１ないし９のいずれかに記載の半導体装置の製造方法を用いて製造された半導体装置。
【請求項１２】
請求項１１に記載の半導体装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は６００℃程度以下の比較的低温にて、基板上に形成された結晶性半導体膜の品質を向上せしめ、且つ其の品質変動を最小にし得る技術に関する。取り分け此の技術を適応して、基板上に形成された結晶性半導体膜を半導体装置のチャンネル形成領域として活用している薄膜半導体装置の性能を著しく改善し、且つ半導体装置素子間の品質が均一と成り得る、薄膜半導体装置の製造方法に関する。
【０００２】
【従来の技術】
多結晶硅素薄膜トランジスタ（ｐ−Ｓｉ  ＴＦＴ）に代表される半導体装置を汎用ガラス基板を使用し得る６００℃程度以下の低温にて製造する場合、従来以下の如き製造方法が取られて居た。まず基板上に半導体膜と成る非晶質硅素膜を低圧化学気相堆積法（ＬＰＣＶＤ法）で形成する。次に此の非晶質膜にエキシマレーザー等を照射して多結晶硅素膜（ｐ−Ｓｉ膜）とした後、ゲート絶縁膜と成る酸化硅素膜を化学気相堆積法（ＣＶＤ法）や物理気相堆積法（ＰＶＤ法）にて形成する。次にタンタル等でゲート電極を作成して、金属（ゲート電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶硅素膜）から成る電界効果トランジスタ（ＭＯＳ−ＦＥＴ）を構成させる。最後に層間絶縁膜を此等の膜上に堆積し、コンタクトホールを開孔した後に金属薄膜にて配線を施して、半導体装置が完成する。
【０００３】
【発明が解決しようとする課題】
しかしながら此等従来の半導体装置の製造方法では、半導体特性を良好する為に照射レーザー光のエネルギー密度を増すと、僅かなエネルギー密度の変動に依っても半導体特性が同一基板内に於いてすら大きくばらつ居ていた。それ故、基板内で比較的均質な多結晶半導体膜を得るには、レーザー光のエネルギー密度を最適値よりも可成り低く設定する必要が有った。又、レーザー光の出力変動に対して非晶質硅素膜が窮めて敏感である為に、同一基板上に形成された薄膜半導体素子間で移動度や閾値電圧に代表される電気特性の偏差が非常に大きい物となっていた。斯くした事実に則し、従来の製造方法にてｐ−Ｓｉ  ＴＦＴ等の半導体装置を製造すると、完成した半導体装置の電気特性の平均値は、例えばＮＭＯＳの移動度の平均値ならば８０ｃｍ2Ｖ-1ｓ-1と低く、加えて偏差も平均値に対して２０％程度認められるとの課題を有して居た。
【０００４】
そこで本発明は上述の諸事情を鑑み、その目的とする所は６００℃程度以下との低温工程で優良な半導体装置を安定的に製造する方法を提供する事に有る。
【０００５】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、基板上に結晶粒を含む第１の半導体膜を形成する半導体膜形成工程と、前記第１の半導体膜上にイオン注入保護膜を形成する保護膜形成工程と、前記第１の半導体膜の一部に希ガス元素イオンを打ち込み、前記結晶粒を含む第１結晶質領域と、前記結晶粒を含む第２結晶質領域と、前記第１結晶質領域と前記第２結晶質領域とに挟持された前記結晶粒を含まない非晶質領域と、前記非晶質領域と前記基板との間に狭持された、前記基板と前記第１の半導体膜との界面の前記第１の半導体膜内に形成された結晶粒を含む第３結晶質領域と、を有する第２の半導体膜を形成するイオン注入工程と、前記第２の半導体膜を結晶化し、前記第１結晶質領域と前記第２結晶質領域と前記第３結晶質領域とから、前記非晶質領域へ結晶を成長させ、第３の半導体膜を形成する結晶化工程と、を有し、前記第１結晶質領域から成長した第１結晶粒と、前記第２結晶質領域から成長した第２結晶粒とが、前記非晶質領域において粒界を形成し、前記非晶質領域には、前記第３結晶質領域から成長した第３結晶粒が形成されていることを特徴とする。
【０００６】
上記半導体装置の製造方法は、前記基板が前記第１の半導体膜に面している下地保護膜を含み、該下地保護膜が１０12ｃｍ-2程度以下の界面準位を有する酸化硅素膜であることが好ましい。また、前記第２の半導体膜が結晶核の密度を３×１０7ｃｍ-2程度未満とすることが好ましい。また、前記第１の半導体膜の結晶核密度より前記第２の半導体膜の結晶核密度のほうが小さいことが好ましい。また、前記第１の半導体膜の結晶粒径より前記第３の半導体膜の結晶粒径のほうが大きいことが好ましい。また、前記結晶化工程が、前記第２の半導体膜にレーザー光を照射することが好ましい。また、前記イオン注入工程において、前記希ガス元素イオンの前記第２半導体膜の前記結晶粒を含まない非晶質領域中での最大濃度が５×１０19ｃｍ-3程度から３×１０20ｃｍ-3であることが好ましい。また、前記イオン注入工程において、前記希ガス元素イオンの飛程中心が前記基板と前記第１の半導体膜との界面と、該界面より２０ｎｍ離れた前記第１の半導体膜の中との間にあることが好ましい。また、前記イオン注入工程において、前記希ガス元素イオンの打ち込まれた部分の少なくとも一部をトランジスタのチャネル領域に用いることが好ましい。
【０００７】
また、本発明にかかる電子機器の製造方法は、上記半導体装置の製造方法を用いることが好ましい。
【０００８】
本発明にかかる半導体装置は、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域に挟まれたチャネル領域と、を有する半導体膜と、ゲート電極と、前記半導体膜と前記ゲート電極との間に形成されたゲート絶縁膜と、を有し、前記チャネル領域に含まれる結晶粒が前記ソース領域および前記ドレイン領域に含まれる結晶粒より大きく、前記ソース領域から延びる結晶粒と、前記ドレイン領域から延びる結晶粒とが、前記チャネル領域において粒界を形成することを特徴とする。
【０００９】
また、本発明にかかる電子機器は、上記半導体装置を含むことが好ましい。
【００１０】
【発明の実施の形態】
本発明は薄膜半導体装置の製造方法に関し、ガラスの歪点温度が６００℃程度から７５０℃程度と云った低耐熱性ガラス基板、或いは単結晶硅素基板等の各種基板上に硅素膜（Ｓｉ）や硅素ゲルマニウム膜（ＳｉxＧｅ1-x：０＜ｘ＜１）に代表される半導体物質を半導体薄膜として形成する半導体膜形成工程と、此の半導体膜に希ガス元素イオンを打ち込むイオン注入工程と、イオン注入工程後に半導体膜の一部を溶融させた後に冷却固化過程を経て半導体膜の溶融結晶化を進める結晶性半導体膜形成工程とを少なくとも含む事を特徴とする（図１）。
【００１１】
半導体膜形成工程では下地保護膜の形成方法や其れに引き続く半導体膜堆積工程直前の洗浄工程、及び半導体膜堆積工程等を工夫してまず結晶粒が比較的大きい多結晶膜を形成する（図２Ａ）。此の状態では結晶粒は十分に大きくなく、其の分布も広がっている。そこで次のイオン注入工程にて希ガス元素イオンを多結晶半導体膜に打ち込み、多結晶体を構成していた結晶粒の大半を破壊する。結晶粒の大半が破壊され、結晶粒の一部のみが僅かに残る為、希ガス元素イオンを打ち込まれた半導体中の結晶核密度は著しく低下する（図２Ｂ）。此の原理に則りイオン注入工程後の結晶核密度は確実に半導体膜形成工程直後の多結晶半導体膜の結晶粒密度よりも小さくなる。その後に結晶性半導体膜形成工程が行わる。結晶核密度が低下した半導体膜を溶融結晶化させるので、最終的に得られる結晶性半導体膜は必ずイオン注入工程以前に形成された膜よりも結晶粒密度が小さく、故に平均結晶粒径は増大するに至る（図２Ｃ）。
【００１２】
イオン注入工程に於ける希ガス元素イオンの半導体膜への打ち込みを、半導体膜の特定な領域にイオン注入保護膜を設けるなどとして局所的に行えば（図３Ａ）、半導体膜内でイオン注入保護膜に被われていない領域の結晶粒のみが選択的に破壊され、其の一方でイオン注入保護膜に被われていた領域の結晶粒は保護されて生き残る（図３Ｂ）。その後に結晶性半導体膜形成工程が行われ、保護されて生き残った結晶粒が溶融再結晶化時の結晶種として機能するので結晶は横方向に成長し、大粒径の結晶粒となる（図３Ｃ）。加えて此の場合には結晶粒界の位置を或程度制御出来るので、ゲート長やベース長が４μｍ程度未満の小さい半導体装置で有れば、半導体装置の電流方向（ＭＯＳＦＥＴではソース・ドレイン方向、バイポーラトランジスタではエミッター・コレクター方向）を横切る結晶粒界を無くし、窮めて高性能な結晶性半導体装置を作成し得る。結晶粒界を或程度制御可能なので半導体装置の移動度や閾値電圧などの変動は著しく小さくなり、常に高性能な半導体装置を安定的にばらつきなく製造出来るのである。以下、本願発明の薄膜半導体装置の製造方法を図面を用いて詳述する。
【００１３】
半導体膜形成工程では基板上に硅素（Ｓｉ）を主体とした半導体膜を形成する。半導体膜は硅素をその主構成元素（硅素原子構成比が８０％程度以上）として居り、多結晶状態にある。基板としては単結晶硅素等の半導体基板、或いは無アルカリガラスやセラミック等の絶縁性基板が用いられるのが通常だが、基板の耐熱性が６００℃程度以上有れば其の種類に囚われない。此等の基板の表面には半導体膜に対する下地保護膜として、酸化硅素膜が１００ｎｍ程度から１０μｍ程度堆積されて居るのが好ましい。下地保護膜としての酸化硅素膜は単に半導体膜と基板との電気的絶縁性を取ったり、或いは基板が含有する不純物の半導体膜への拡散混入を防ぐにのみならず、下地酸化膜と結晶性半導体膜との界面を良質な物として居る。本願発明では薄膜半導体装置の半導体膜は１０ｎｍ程度から１５０ｎｍ程度の厚みを有し、半導体膜の膜厚方向全域に渡ってエネルギーバンドが曲がって居る場合（ＳＯＩの完全空乏化モデルに相当する）が考えられる。斯様な状況下ではゲート絶縁膜と半導体膜との界面と共に、下地保護膜と半導体膜との界面も電気伝導に無視できぬ関与を及ぼす。酸化硅素膜は半導体膜と界面を成す際に界面捕獲準位を最も低減し得る物質で有るから下地保護膜として適している訳で有る。半導体膜は此の下地保護膜上に形成される。従って下地保護膜としては半導体膜との界面に１０12ｃｍ-2程度以下の界面準位を有する酸化硅素膜が望まれる。更に本願発明では半導体膜下部に於ける結晶核発生を抑制する事が重要な役割を演ずる。斯うした意味からも下地保護膜は半導体膜との界面に生ずる結晶核の密度を３×１０7ｃｍ-2程度未満とし得る絶縁膜で有る事が求められる。結晶核となりうる物は１ｎｍ程度以上の凹凸や段差、塵、埃、微粒子（パーティクル）等である。従って此等の絶縁膜表面での濃度は３×１０7ｃｍ-2程度未満でなければならない。
【００１４】
下地保護膜はプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッター法と云った気相堆積法や硅素の熱酸化法等で形成される。基板が高純度の石英から成る時には下地保護膜と石英基板とが兼用される事も可能で有る。此等下地保護膜上に半導体膜が化学気相堆積法（ＣＶＤ法）で堆積される。ＣＶＤ法としてはプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）が適応される。堆積された半導体内に結晶核と成り得る不純物が少ないと云う高純度半導体膜を得る立場からは、高真空型ＬＰＣＶＤ法にて半導体膜を堆積するのが好ましい。この際に高次シラン（ＳｉnＨ2n+2：ｎ＝２，３，４）を原料気体の一種として半導体膜を堆積する。これは本願発明が対象としている６００℃程度以下の低温工程でも、速い堆積速度で半導体膜が堆積される為に、不純物混入の割合が減り、以て半導体膜の純度が上がるからである。斯うした気相堆積法で形成された半導体膜は堆積直後には非晶質状態に有る。非晶質状態に有る薄膜は非晶質膜と呼ばれ、薄膜は多くの非晶質粒から、或いは非晶質粒と僅かな量の結晶粒から構成されて居る（M. Miyasaka, et al.: Jpn. J. Appl. Phys. vol.36 (1997) p.2049）。本願発明では斯様にして得られた非晶質膜をまず結晶化して多結晶性半導体膜を得る。次にイオン注入工程にて多結晶半導体膜の大半を破壊する。イオン注入は半導体膜の表側より執り行われ、飛程中心は半導体膜の下部に合わせられるので、注入された領域では半導体膜の下側界面近傍のみに僅かな結晶核が残留する事になる。最後に結晶性半導体膜形成工程にてイオン注入された半導体膜の下部を除いた他の部分を溶融させ、溶融した半導体膜の冷却固化時に残留した下部を結晶源として半導体膜の再結晶化を進めて結晶性半導体膜（溶融結晶化膜）を得る。最初に化学気相堆積法にて堆積される非晶質膜を構成する非晶質粒が大きければ、此の非晶質膜から得られる多結晶半導体膜を構成する結晶粒も大きく成る。即ち結晶核密度が小さくなる。結晶核密度が小さいので、イオン注入後に残留する結晶核の密度も自ずから小さくなる。従って結晶性半導体膜形成工程後に得られる結晶性半導体膜を構成する結晶粒も大きく成り、斯くして薄膜半導体装置の高性能化が実現されるので有る。更に上述の条件を満たすと、イオン注入工程が半導体装置のチャンネル形成領域とその周辺の近傍領域とに限定される場合、注入領域では結晶核発生確率が窮めて小さく、其の反面で注入領域の外側は大粒径の結晶粒から構成される多結晶膜で有る為に、結晶性半導体膜形成工程時に注入領域の外側から内側に向かって大粒径の結晶成長が生じる。最終的には此の領域に半導体装置の心臓部であるチャンネル形成領域が作られるので、窮めて優良な薄膜半導体装置が実現される事になる。斯うした意味に於いて、半導体膜形成工程に先立つ下地保護膜形成、及び半導体膜形成方法が重要となる。
【００１５】
本願発明では半導体膜形成工程に先立ち下地保護膜形成工程として、基板上に半導体膜に対する下地保護膜と成る酸化硅素膜を気相堆積法等で形成する。更に此の下地保護膜形成工程が終了した後に、此の基板を洗浄する洗浄工程を設ける。洗浄工程は酸を含む水溶液を少なくとも含んでおり、酸の内でも弗化水素酸水溶液にて基板を洗浄する事が殊の他重要で有る。下地保護膜上の塵や埃は其の上に形成される半導体の純度を落とにのみならず、更には非晶質膜を堆積する時に非晶質核と成ったり、或いは非晶質膜を結晶成長させる時に結晶核とも成る。即ち、下地保護膜上の塵や埃の存在は最終的に得られる結晶性半導体膜の純度を落とすと同時に非晶質膜の非晶質粒を小さくし、多結晶膜の結晶粒を小さくし、イオン注入後の結晶核密度を上げ、斯様にして溶融結晶化膜の結晶粒を小さくし、結局薄膜半導体装置の性能を落とす事に繋がるので有る。従って優良な半導体装置を得る為には、半導体膜堆積前に基板を十分洗浄する必要が有る。此に依り純度が高く、結晶粒の大きい結晶性半導体膜が後に得られる事と成る。下地保護膜の付いた基板は石鹸等の界面活性剤を含む水溶液や酸を含む水溶液、或いはアルカリを含む水溶液、更にはエタノール等のアルコールやアセトン等のケトンなどの有機溶剤にて洗浄される。酸を含む水溶液としては硫酸（Ｈ2ＳＯ4）や塩酸（ＨＣｌ）、硝酸（ＨＮＯ3）、弗酸（ＨＦ）等の水溶液、或いは硫酸と過酸化水素水（Ｈ2Ｏ2）と純水（Ｈ2Ｏ）との混合液（以下本願明細書中では硫酸過水と略す）、塩酸と過酸化水素水と純水との混合液（塩酸過水と略す）、硝酸と過酸化水素水と純水との混合液（硝酸過水と略す）、硫酸と弗酸と純水（Ｈ2Ｏ）との混合液、塩酸と弗酸と純水との混合液、硝酸と弗酸と純水との混合液、アンモニアと弗酸と純水との混合液等が特に適して居る。アルカリを含む水溶液としてはアンモニア（ＮＨ3）水溶液や、アンモニアと過酸化水素水と純水との混合液（アンモニア過水と略す）が適して居る。半導体膜堆積前には此等の各種洗浄を適宜組み合わせ、最終的には純水で十分洗い流す必要が有る。ガラス基板の好ましい洗浄の一例としては次の方法が有る。
（１）有機溶剤洗浄
（１−１）アセトン等のケトン洗浄（有機物除去）
（０℃程度から３０℃程度で１分程度から１０分程度）
（１−２）エタノール等のアルコール洗浄（有機物除去）
（０℃程度から３０℃程度で１分程度から１０分程度）
（１−３）純水洗浄（ケトン、アルコール除去）
（０℃程度から３０℃程度で１分程度から１０分程度）
（２）アルカリ洗浄
（２−１）アンモニア過水洗浄（金属除去）
（５０℃程度から１００℃程度で１分程度から１０分程度）
（２−２）純水洗浄（アンモニア除去）
（０℃程度から５０℃程度で１分程度から１０分程度）
（３）酸洗浄
（３−１）硫酸過水洗浄（金属除去）
（５０℃程度から１００℃程度で１分程度から１０分程度）
（３−２）純水洗浄（硫酸除去）
（０℃程度から５０℃程度で１分程度から１０分程度）
（３−３）塩酸過水洗浄（金属除去）
（５０℃程度から１００℃程度で１分程度から１０分程度）
（３−４）純水洗浄（塩酸除去）
（０℃程度から５０℃程度で１分程度から１０分程度）
（４）表面酸化膜除去
（４−１）弗酸水溶液洗浄（酸化膜表面除去及び酸化膜表面の水素終端化）
（０℃程度から３０℃程度で１分程度から１０分程度）
（４−２）純水洗浄（弗酸除去）
（０℃程度から３０℃程度で１分程度から１０分程度）
此の四工程から成る洗浄の内で最も重要なのは表面酸化膜除去の洗浄で有る。下地保護膜を成す酸化膜の表面層を除去すれば表面層に付着していた金属や塵等も自動的に取り除かれるからで有る。従って工程簡略化等の要請に依り半導体膜堆積前の洗浄工程を最少とさせたい時には、少なくとも表面酸化膜除去の洗浄だけは含まれる様に洗浄工程を設定すれば良い。但し、表面酸化膜除去に用いる洗浄液の寿命を長くして生産性を上げ、且つ下地保護膜上の不純物をより確実に除去するとの視点からは表面酸化膜除去工程の前にアルカリ洗浄乃至は酸洗浄を行うのが好ましい。表面酸化膜除去の洗浄では上例の如く弗酸と純水の混合液（弗化水素酸水溶液）の他に弗酸水溶液とアンモニア等のアルカリ水溶液との混合液を用いても良い。此の混合液はガラスへの損傷を小さくするとの利点が有り、汎用無アルカリガラスを基板として用いる時の表面酸化膜除去の洗浄として最も適して居る。弗酸水溶液とアルカリ水溶液の混合液の一例としては弗化アンモン（ＮＨ4Ｆ）水溶液が考えられる。
【００１６】
上述の洗浄と最後の純水に依る洗い流しが済んだ後に、下地保護膜上に非晶質半導体膜を堆積する。半導体膜堆積には各種気相堆積法が可能で有るが、高純度の半導体膜が容易に堆積されるとの立場からは、其の内でも特に低圧化学気相堆積法（ＬＰＣＶＤ法）が適して居る。基板は純水に依る洗い流しが終了した後、基板に新たな塵や埃の付着を防ぐ為に、直ちに（長くとも２時間程度以内に）気相堆積装置内に設置されるべきで有る。低圧化学気相堆積法は高真空型低圧化学気相堆積装置にて行われる。此は半導体膜の純度を高める事と、不純物に起因する非晶質核の発生を最小として、本願発明で最終的に得られる結晶性半導体膜を高純度で且つ大きな結晶粒から構成される様にする為で有る。高真空型とは非晶質半導体膜堆積直前の背景真空度が５×１０-7Ｔｏｒｒ程度以下とし得る装置で、具体的には成膜室への装置外部からの漏洩流量が、洗浄した基板からの最大脱ガス総流量（例えば３００ｍｍ×３００ｍｍのガラス基板１７枚で最大脱ガス総流量は１×１０-2（ｓｃｃｍ）程度）の十分の一程度以下（先の例に則ると装置外部からの漏洩流量は１×１０-3（ｓｃｃｍ）程度以下）の気密性を有する装置で有る。装置成膜室の気密性は避け得ない基板からの脱ガスの最大流量の十分の一程度以下で有れば、仮令気密性に多少の変動が有ろうとも、総不純物流量（成膜室への装置外部からの漏洩流量と基板からの脱ガス流量との和）に対して著しい影響を及ぼさないからで有る。斯様な高真空型低圧化学気相堆積装置は単に成膜室の気密性が優れて居るにのみならず、成膜室に於ける排気速度が１００ｓｃｃｍ／ｍＴｏｒｒ（不活性ガスを１００ｓｃｃｍ成膜室に流した時に得られる平衡圧力が１ｍＴｏｒｒと成る排気速度）程度以上の排気能力を有して居る事が更に望まれる。斯うした高排気能力を有する装置では１時間程度の比較的短時間で、十分な洗浄を施された基板からの水等の脱ガス流量を装置の漏洩流量程度以下の水準迄低下せしめ、生産性を著しく高める事が可能と成るからで有る。
【００１７】
非晶質硅素膜に代表されるシリコンを主体とする半導体膜は高次シラン（ＳｉnＨ2n+2：ｎは２以上の整数）を原料気体の一種として堆積される。価格や安全性を考慮すると高次シランとしてはジシラン（Ｓｉ2Ｈ6）が最も適している。さて、高純度で高品質の半導体膜を堆積するには、低圧化学気相堆積装置に於ける装置外部からの漏洩流量（ＱL）の高次シラン流量（ＱSiH）に対する比（Ｒ＝ＱL／ＱSiH）を１０ｐｐｍ程度以下（Ｒ≦１０-5）とせねばならない。（先の漏洩流量が１×１０-3（ｓｃｃｍ）程度の例の場合、ジシラン流量は１００ｓｃｃｍ程度以上とする。）前述の如く、本願発明では高真空型低圧化学気相堆積装置を用いて基板からの脱ガス流量が最大脱ガス総流量の十分の一程度以下になってから、即ち外部からの漏洩流量（ＱL）程度以下に成ってから半導体膜の堆積を試みる。従って総不純物流量は外部からの漏洩流量（ＱL）と同程度の水準で有る。装置外部から成膜室へ漏洩する物質は主として空気で有る。空気中の８０％を占める窒素は不活性で有るから、半導体品質に対して大きな問題は生じせしめず、不純物として問題と成るのは残りの２０％を占める酸素で有る。一方、成膜室に導入された高次シランの内で、実際に反応に関与して半導体膜に取り込まれる物は、成膜条件に依存して多少の変動は有るものの、大凡２０％程度で有る。それ故、仮令成膜室内に存在する酸素等の不純物が総て半導体膜中に取り込まれるとの現実には有り得ぬ最悪の状況を想定しても、外部からの漏洩流量（ＱL）の高次シラン流量（ＱSiH）に対する比（Ｒ＝ＱL／ＱSiH）を１０ｐｐｍ程度以下（Ｒ≦１０-5）とすれば、堆積された半導体膜中の硅素原子に対する酸素原子等の不要な不純物の濃度は多くとも１０17ｃｍ-3程度以下（実際は１０16ｃｍ-3程度以下）と成り、高純度な半導体膜が得られるので有る。高純度な多結晶半導体膜はそれを薄膜半導体装置の活性層（電界効果トランジスタのソース・ドレイン領域やチャンネル形成領域、或いはバイポーラトランジスタのエミッター・ベース・コレクター領域）として用いた時に、半導体膜禁制帯中の捕獲準位を減らすと共に不純物元素に起因する移動度低下を最小限に押さえるとの効果を有する。
【００１８】
上述の諸条件に加え、更に本願発明では４３０℃程度未満との比較的低温で非晶質半導体膜の堆積を行う。この際に半導体膜の堆積速度が０．５ｎｍ／ｍｉｎ程度以上と成る様に成膜室の圧力や高次シランの流量、或いは挿入基板枚数が設定される。斯様な低温（４３０℃程度未満）で且つ比較的速い堆積速度を以て非晶質半導体膜を堆積すると、堆積により得られる非晶質膜を構成する非晶質粒が総じて大きくなり、斯くして此の非晶質膜を結晶化させた際に得られる多結晶膜の結晶粒は著しく増大するに到る。此の説明から分かる様に高性能薄膜半導体装置を実現する上での一つの重要要件は非晶質膜の堆積条件に有る。４３０℃程度未満との低温で且つ０．５ｎｍ／ｍｉｎ程度以上の堆積速度で非晶質半導体膜を堆積すると、非晶質粒の成長元と成る核（非晶質核）の発生速度が非晶質膜の成長速度に比べて遅く成り、それ故堆積非晶質膜を構成する非晶質粒が大きく成るので有る。但し、半導体膜堆積の際に基板洗浄が不十分で有ると、基板上に付着した不純物が非晶質核として作用する為、非晶質粒は小さく成って仕舞う。同様に気相堆積装置の機密度が不十分で有ると（例えばＲ＝ＱL／ＱSiH＞１０-5）、外部から成膜室に漏洩した不純物気体が基板上に付着して矢張り非晶質核と成って仕舞い、結果として大粒径の非晶質粒から成る優れた非晶質膜は得られない。又、成膜室内での基板乾燥が不十分で有ると（この時には半導体膜堆積直前の背景真空度が５×１０-7Ｔｏｒｒ程度以下と成って居ない）、全く同じ原理で非晶質粒は小さく成る。高性能薄膜半導体装置を得る為には、基板に十分な洗浄（少なくとも表面酸化膜除去の洗浄工程）を施し、原料気体流量に対する機密度が十分で有る成膜装置（Ｒ＝ＱL／ＱSiH≦１０-5）を用いて、基板を成膜室で良く乾燥させた後（半導体膜堆積直前の背景真空度が５×１０-7Ｔｏｒｒ程度以下とした後）、ジシラン等の高次シランを原料気体として用いて４３０℃程度未満との堆積温度で且つ０．５ｎｍ／ｍｉｎ程度以上の堆積速度で非晶質半導体膜を堆積する事が肝要なので有る。
【００１９】
半導体膜形成工程にて形成される半導体膜は多結晶半導体膜である。此処迄述べて来た手法にて非晶質膜が堆積された後、次に此の非晶質膜を結晶化して多結晶半導体膜へと変換する。非晶質膜から多結晶膜を得るには非晶質膜を固相状態で結晶化しても良いし、或いは非晶質膜を基板全体の０．１％程度未満の局所的で、且つ１０ｎｓ程度から１μｓ程度の極短時間の溶融状態を経て結晶化しても良い。固相状態で結晶化させるには、例えば非晶質膜を略熱平衡状態にある熱処理炉に挿入して、５００℃程度から７００℃程度の温度で数分から数日間に渡り熱処理を施したり、或いは急速熱処理法（ＲＴＡ法）を用いて６００℃程度から９００℃程度の温度で０．１秒程度から数分間に渡り熱処理を施す。熱処理温度と時間は温度が上がる程短時間で処理が終了するとの関係にある。従って高い熱処理温度で結晶化を進めれば、生産性が上がるとの効果が認められる。反対に温度が低ければ結晶核の発生密度が低下するので大粒径の多結晶膜が得られるとの効果が認められる。具体的には処理温度が５５０℃程度の時は一週間程度の熱処理時間が必要であるが、６００℃程度では数日、６５０℃程度では数時間、７００℃程度で数分、８００℃程度で数秒の時間が必要と成る。無論斯うした比較的高い温度を利用するには基板の耐熱性（歪点温度）がそれらの温度よりも最低でも１５０℃程度以上勝っている事が前提となる。此等の諸事実を鑑みると理想的には５５０℃程度一週間程度の熱処理から６５０℃程度数時間の熱処理の間の条件が適していると言える。此の手法は基板全体が熱平衡状態に有るので窮めて均質な多結晶膜を基板全面に渡って得られ、最終的に作成される半導体装置の電気特性を基板全体で均一にし得るとの効果を有する。
【００２０】
非晶質半導体膜を局所的な極短時間の溶融状態を経て結晶化させるには、非晶質膜にレーザー光を照射するのが最も簡便である。局所的な極短時間の溶融結晶化で有れば基板に熱損傷を与えることなく、基板の選択範囲が広がるとの利点を有する。レーザー光としてはエキシマレーザー光が利用でき、より具体的にはキセノン塩素（ＸｅＣｌ）エキシマレーザー光（波長３０８ｎｍ）やクリプトン弗素（ＫｒＦ）エキシマレーザー光（波長２４８ｎｍ）等が用いられる。非晶質半導体膜へのレーザー照射では照射後の半導体膜の状態に応じて三種類の相に分類できる（図４）。即ち照射レーザーエネルギー密度が弱すぎて照射後も非晶質状態にある非晶質相と、適度な照射エネルギー密度で照射後に多結晶状態が得られる多結晶相、及び照射エネルギー密度が強すぎて照射後に微結晶状態となる微結晶相である。非晶質相と多結晶相とを隔てるのが表面溶融エネルギー密度（ＥSM）で、此のエネルギー密度の時に非晶質半導体膜の極表面が溶融する事になる。半導体膜の表面のみが溶融するので表面溶融エネルギー密度は半導体膜の厚みに対して独立である。一方、多結晶相と微結晶相とを隔てるのが完全溶融エネルギー密度（ＥCM）で、此のエネルギー密度の時に非晶質半導体膜が膜厚方向の全域に渡って完全に溶融する事になる。従って完全溶融エネルギー密度（ＥCM）は半導体膜が厚くなるに連れて其の値を増加させて行く。本願発明の半導体膜形成工程にて非晶質膜を多結晶膜に変換する理想のレーザーエネルギー密度をＥiで表現すると、Ｅiの値は次の不等式を満たす。
【００２１】
（ＥCM−ＥSM）×ｋL＋ＥSM＜Ｅi＜（ＥCM−ＥSM）×ｋH＋ＥSM
ｋL＝０．８５
ｋH＝０．９５
この式が示している様に本願発明のレーザーエネルギー密度Ｅiは多結晶相エネルギー密度の８５％から９５％の間に設定され、其れは半導体膜の厚み方向に対して凡そ８５％から９５％を溶融させている事を意味する。理想のレーザーエネルギー密度Ｅiを用いてｋiを
Ｅi＝（ＥCM−ＥSM）×ｋi＋ＥSM
と定義すると、先の不等式は
ｋL＜ｋi＜ｋH
ｋL＝０．８５
ｋH＝０．９５
と記載し直される。即ちｋiを０．８５程度から０．９５程度としてレーザー光照射を施すと、半導体膜の厚み方向の大凡８５％程度から９５％程度が溶融し、結果として得られる多結晶膜は比較的大きい結晶粒から構成される事になる。それ故、後のイオン注入工程では結晶核密度を激減させる事が出来、最終的に得られる半導体装置の電気特性をも改善する。粒径の大きい結晶粒を得るにはＥiは出来る限りＥCMに近い事が望まれる。然るに従来技術の欄にて詳述した様に現在のエキシマレーザー装置の出力変動は数％のオーダーで認められる為、ｋHを０．９７程度よりも大きくすると半導体膜は微結晶相に入って仕舞う場合も認められる。本願発明ではＥiの値をＥCMからレーザー装置の出力偏差分よりも十分に小さく取る（ｋH＝０．９５）。そうする事で此の段階では平均結晶粒径は差程大きく成らない一方で、結晶粒径偏差は窮めて小さくなる。結晶粒の平均径は次工程以降で増大させられる。溶融結晶化は半導体膜の同一地点を２０回程度以上８０回程度以下の回数で繰り返される様に行う。
【００２２】
斯様にして半導体膜形成工程にて形成された多結晶半導体膜に希ガス元素イオンを注入して、結晶核密度の一段たる低減を図る。イオン注入工程にて打ち込まれるイオンはアルゴン（Ａｒ）イオン或いはヘリウム（Ｈｅ）イオン、又はネオン（Ｎｅ）イオン等の希ガス元素が好ましい。此等の元素は化学的に不活性なので半導体中に残留しても半導体装置の電気特性に影響を及ぼさないからである。此に反して硅素やゲルマニウムなどの半導体元素もイオン注入元素として候補に挙がるが、後述する様にイオン注入の飛程中心は半導体膜の下側界面近傍に設定される。その為に半導体元素が注入されると半導体膜の下側界面が不明瞭な広がりを有する事になり、半導体膜全体に渡ってエネルギーバンドが曲がる本願発明の半導体装置では下側界面の悪い状態が半導体特性に悪影響を及ぼす事になる。希ガス元素ならば下側界面近傍に飛程中心が設定されても下側界面を乱すことなく、故に完全空乏型の半導体装置を作成しても良好な性能を示す訳である。希ガス元素がアルゴンならば、製造コストが下がるとの利点と質量が重いので容易に多結晶膜を破壊し、結晶核密度を最小にするとの効果が認められる。希ガス元素がヘリウムで有れば、半導体膜に打ち込まれた後で容易に半導体膜から離脱して残留しないとの利点が認められる。希ガス元素がネオンで有れば、此等の中間で或程度確実に結晶粒を破壊し且つ半導体膜への残留を最小に止められる。
【００２３】
アルゴン等の希ガス元素イオンが半導体膜に打ち込まれる際には、希ガス元素イオンの半導体膜内での最大濃度（飛程中心に於ける濃度）が２×１０19ｃｍ-3程度以上１×１０21ｃｍ-3程度以下と成る様にする。２×１０19ｃｍ-3程度以上の濃度で打ち込めば、多結晶半導体膜を構成する結晶粒の大半は確実に破壊される。１×１０21ｃｍ-3程度以下の打ち込みならば、後の熱工程で希ガスイオン元素は半導体膜から離脱し、半導体膜の密度を落としたり、或いは半導体膜中に空隙（ｖｏｉｄ）を作ったりすることはない。理想的な打ち込み量としては飛程中心に於ける濃度が５×１０19ｃｍ-3程度から３×１０20ｃｍ-3程度の間である。
【００２４】
打ち込まれる希ガス元素イオンの飛程中心は半導体膜の下側界面と半導体膜の下側界面からの厚みの４０％程度との間に存在する様に工程処理を行う。例えば半導体膜の厚みが５０ｎｍで有れば、飛程中心が下側界面と下側界面より２０ｎｍとの間に来るようにイオン注入時のイオン加速エネルギーを設定する。此は半導体膜の下側界面近傍に後の結晶性半導体膜形成工程での結晶核が多く存在し、此等を効率的に破壊する事が求められるからで有る。希ガスイオン注入では飛程中心当たりの半導体が最も損傷を被り、それ故最も確実に結晶核密度が低減される。最も結晶核密度の高い部位を最も確実に破壊するには、其の部位に飛程中心を合わせるのである。換言すれば、イオン注入工程にて打ち込まれる希ガス元素イオンの飛程中心が、半導体膜の下側界面から１０ｎｍ±１０ｎｍ内に来るようにイオン注入工程を行うのである。
【００２５】
希ガス元素イオンは半導体薄膜全体に一様に打ち込まれても良いが、半導体装置のチャンネル形成領域及び其の周辺となる近傍領域のみに選択的に注入されるのが殊の外望ましい（図５Ａ）。近傍領域とは、具体的に後に薄膜半導体装置のチャンネル形成領域となる領域からの周辺１μｍ程度以内の領域を示す。図５Ａに局所的なイオン注入工程に於ける素子断面図を示し、図５Ｂには局所的なイオン注入工程を経て作成された半導体素子断面図を示す。図５Ａと５Ｂとではチャンネル形成領域が一致する様に描かれている。此等の図より希ガス元素イオンが注入される領域は半導体膜の内で後にゲート電極下に来る部分とその周辺である事が分かる。希ガス元素イオンを半導体膜全体に一様に打ち込むと半導体膜全体で一様に結晶核密度が減少し、全体に大きな結晶粒が形成される。此に対して半導体薄膜の特定部位のみに選択的に希ガス元素イオンを注入すると、此の部位のみ半導体膜が破壊され、結晶核密度は著しく減少する。その一方でイオン注入保護膜に保護された多結晶膜は多結晶の状態を維持して残る。即ち結晶核密度が高い状態に残る。此の為、次の結晶性半導体膜形成工程にて半導体膜の溶融再結晶化を進めると、希ガス元素イオンの注入された領域は周辺の多結晶膜を結晶成長の核として横方向への成長が生ずる。溶融結晶化時の結晶成長速度は１０ｍ／ｓ程度であり、溶融時間はレーザー照射条件に応じて１００ｎｍ程度から４００ｎｍ程度と変わるので、結晶の横成長距離は１μｍ程度から４μｍ程度となる。結局、イオン注入された領域の左右１μｍ程度から４μｍ程度がイオン注入保護膜に覆われた多結晶体から横方向に結晶成長する事になる。この事はゲート長が短いトランジスタでは或る程度の結晶粒界制御が可能との事実を物語っている（図５Ｃ）。例えば横成長が４μｍ生ずる条件では、近傍領域の距離を１μｍに取っても、ゲート長が６μｍ以下のトランジスタではソースドレイン方向を横切る結晶粒界は、常にチャンネル形成領域の中央部に一個のみとなる。図５Ｃは此の様子を模式的に描いてある。左右両方向の多結晶体から横成長した結晶粒がゲート電極の略中央部で衝突して、ソースドレイン方向を横切る結晶粒界を只一つだけ作っている（此を横成長効果と称する）。多結晶トランジスタの移動度は結晶粒界を電子又は正孔が横切る時に大きな低下を示すので、斯うした構造の多結晶半導体装置は明らかに優れた性能を示す。ゲート長が長いトランジスタでは、横成長が届かなかった領域は先の全体に均一にイオン注入された半導体膜と同じ結晶核密度を以て結晶成長する。此等の領域も従来よりは著しく結晶核発生密度が落とされているので、横成長は届かぬものの大きな粒径の結晶粒から半導体膜は構成される。斯うしたトランジスタでは結晶粒が大きい効果と横成長効果が共に働き、従来よりも際だって優れた半導体装置を形作る事になる。先にも述べたように横成長効果を最大限に発揮するにはゲート長は８μｍ程度以下で有る事が望まれ、近傍領域距離を考慮するとゲート長は６μｍ程度以下が好ましい。
【００２６】
局所的なイオン注入工程を行う際のチャンネル形成領域（図５Ａ）と半導体装置作成終了後のチャンネル形成領域（図５Ｂ）とが厳密に一致して居ればチャンネル形成領域内に横成長結晶粒を最大限取り込むべく（横成長効果を最大限取り入れるべく）、近傍領域の距離は小さい方が好ましい。然るに現実には製造途上で必ずアライメントエラーが発生し、此等チャンネル形成領域は厳密には一致しない。従って近傍領域距離の最小値はアライメントエラーの最大値よりも大きくする。４００ｍｍ×５００ｍｍ或いは５５０ｍｍ×６５０ｍｍと云った様な大型ガラス基板を使用する際のアライメントエラーは０．３μｍ程度なので、近傍領域距離は余裕を持って１μｍ程度とする。無論アライメントエラーが小さくなれば、近傍領域距離も小さくし得る。近傍領域距離が小さい程トランジスタに於ける横成長効果が強く発揮されるので、此の距離は短いに越した事はない。近傍領域距離が結晶横成長距離よりも短い時に、トランジスタの横成長効果が生ずる。従って近傍領域距離の最大値は結晶横成長距離の最大値であり、その値は大凡４μｍ程度と云える。
【００２７】
斯うしてイオン注入工程で結晶核密度を激減された後に、結晶性半導体膜形成工程にて半導体膜の少なくとも表面を溶融結晶化して、大粒径な結晶性半導体膜或いは横成長効果が認められる結晶性半導体膜を得る。結晶性半導体膜形成工程は半導体膜に表側より光照射を施して半導体膜の溶融結晶化を進めるのが好ましい。光照射を表側より行うのはイオン注入工程などで制御された結晶成長核が半導体膜の下側界面近傍に位置し、制御された此等の核を利用して結晶化を進める為である。表側より光照射を行えば必ず表側の温度は下側界面近傍よりも高くなり、下側界面近傍の結晶成長核を利用出来るのである。光照射としてはエネルギー効率が高く、半導体膜の局所的な極短時間溶融状態を経て結晶化し得るレーザー光照射が最適である。斯様なレーザー光照射では基板への熱損傷を殆どもたらさないからである。レーザー光の内ではエキシマレーザー光が利用でき、より具体的にはキセノン塩素（ＸｅＣｌ）エキシマレーザー光（波長３０８ｎｍ）やクリプトン弗素（ＫｒＦ）エキシマレーザー光（波長２４８ｎｍ）等が用いられる。
【００２８】
結晶性半導体膜形成工程にて、局所的乃至は全面均一にイオン注入された半導体膜にエキシマレーザー光を照射するには、その際のレーザーエネルギー密度をＥCRで表現すると、ＥCRの値は次の不等式を満たす様にする。
【００２９】
（ＥCM−ＥSM）×ｋLC＋ＥSM＜ＥCR＜（ＥCM−ＥSM）×ｋHC＋ＥSM
ｋLC＝０．８５
ｋHC＝０．９７
此処でＥCMはイオン注入された半導体膜の完全溶融エネルギー密度で、ＥSMは矢張りイオン注入された半導体膜の表面溶融エネルギー密度である。結晶性半導体膜形成工程で照射するレーザー光のエネルギー密度ＥCRは多結晶相エネルギー密度の８５％から９７％の間に設定される。照射レーザーエネルギー密度ＥCRを用いてｋCRを
ＥCR＝（ＥCM−ＥSM）×ｋCR＋ＥSM
と定義すると、先の不等式は
ｋLC＜ｋCR＜ｋHC
ｋLC＝０．８５
ｋHC＝０．９７
と記載し直される。即ち、理想的にはｋCRを０．８５程度から０．９７程度としてレーザー光照射を施すと、半導体膜の厚み方向の大凡８５％程度から９７％程度が溶融し、結果として得られる多結晶膜は大きな結晶粒から構成される事になる。エキシマレーザー光の変動を考慮するとｋHCは実質的に０．９５程度となる。又良好な特性を確実に得るにはｋLCは実質的に０．８９程度となる。溶融結晶化は半導体膜の同一地点を２０回程度以上８０回程度以下の回数で繰り返される様に行う。半導体膜形成工程で多結晶半導体膜を得るのにレーザー光照射を行う場合、本工程のレーザー照射と合わせて半導体膜の同一地点を総計で１２０回程度以下の照射回数に成る様にそれぞれの工程を調整する。此は照射回数の総計が多すぎる時の面荒れや不純物混入を防いで、平滑で清浄なＭＯＳ界面を得る為である。
【００３０】
（実施例１）
図６（ａ）〜（ｅ）はＭＯＳ型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例１では基板１０１としてガラスの歪点温度が７５０℃の結晶化ガラスを用いた。然るに此以外の基板で有っても、薄膜半導体装置製造工程中の最高温度に耐えられれば、その種類や大きさは無論問われない。まず基板１０１上に下地保護膜１０２と成る酸化硅素膜を堆積する。基板が高濃度に不純物がドープされた単結晶硅素基板等の導伝性物質の場合や、セラミックス基板等で半導体膜に取って望ましからざる不純物を含んでいる場合、酸化硅素膜堆積前に酸化タンタル膜や窒化硅素膜等の第一の下地保護膜を堆積しても良い。本実施例１では基板１０１上にプラズマ化学気相堆積法（ＰＥＣＶＤ法）で酸化硅素膜を２００ｎｍ程度堆積し、下地保護膜１０２とした。酸化硅素膜はＥＣＲ−ＰＥＣＶＤにて以下の堆積条件で堆積された。
【００３１】
モノシラン（ＳｉＨ4）流量・・・６０ｓｃｃｍ
酸素（Ｏ2）流量・・・１００ｓｃｃｍ
圧力・・・２．４０ｍＴｏｒｒ
マイクロ波（２．４５ＧＨｚ）出力・・・２２５０Ｗ
印可磁場・・・８７５Ｇａｕｓｓ
基板温度・・・１００℃
成膜時間・・・４０秒
次に下地保護膜堆積後、基板を次の手順で洗浄した。
【００３２】
（１）超音波照射に依るイソプロピルアルコール洗浄（２７℃、５分間）
（２）窒素バブリングされた純水洗浄（２７℃、５分間）
（３）アンモニア過水洗浄（８０℃、５分間）
（４）窒素バブリングされた純水洗浄（２７℃、５分間）
（５）硫酸過水洗浄（９７℃、５分間）
（６）窒素バブリングされた純水洗浄（２７℃、５分間）
（７）希釈弗酸水溶液（弗酸濃度１．６７％）洗浄（２７℃、２０秒間）
（８）窒素バブリングされた純水洗浄（２７℃、５分間）
上記７番目の希釈弗酸水溶液洗浄により、下地酸化膜の表層部が凡そ１０ｎｍ除去されて居る。斯うして洗浄された下地保護膜上に真性非晶質硅素膜をＬＰＣＶＤ法にて５０ｎｍ程度の膜厚に堆積した。上記８番目の純水洗浄が終了してから基板がＬＰＣＶＤ装置の成膜室に設置される迄の時間は約２５分間で有った。
【００３３】
ＬＰＣＶＤ装置はホット・ウォール型で容積が１８４．５ｌ有り、基板挿入後の反応総面積は約４４０００ｃｍ2で有る。成膜室に於ける最大排気速度は１２０ｓｃｃｍ／ｍＴｏｒｒで有る。堆積温度は４２５℃で、此の温度にて１時間１５分間に渡る基板の加熱乾燥処理が施された。乾燥熱処理の最中、基板が設置された成膜室には純度が９９．９９９９％以上のヘリウム（Ｈｅ）を２００（ｓｃｃｍ）と純度が９９．９９９９％以上の水素（Ｈ2）を１００（ｓｃｃｍ）導入し、成膜室の圧力は約２．５ｍＴｏｒｒに保たれた。乾燥処理後に成膜室を孤立させた際の成膜室内圧力上昇は９．４×１０-6Ｔｏｒｒ／ｍｉｎで有ったから、成膜室への装置外部からの漏洩流量（ＱL）と基板からの脱ガス流量の和で有る総不純物漏洩流量（ＱTL）はボイル・シャルルの法則に則り、
ＱTL（ｓｃｃｍ）＝２７３．１５（Ｋ）／６９８．１５（Ｋ）
×９．４×１０-6（Ｔｏｒｒ／ｍｉｎ）／７６０（Ｔｏｒｒ）
×１８４．５×１０3（ｃｍ3）
＝８．９３×１０-4（ｓｃｃｍ）
で有る。原料ガスで有る純度９９．９９％以上のジシラン（Ｓｉ2Ｈ6）は２００ｓｃｃｍの流量で成膜室に供給されたから、総不純物漏洩流量（ＱTL）に対する高次シランの比（ＱTL／ＱSiH）は４．４６５×１０-6と成る。従って、漏洩流量（ＱL）の高次シラン流量（ＱSiH）に対する比（Ｒ＝ＱL／ＱSiH）は４．４６５ｐｐｍ以下で有る。斯うした乾燥処理が終了した半導体膜堆積直前の成膜室背景真空度は、４２５℃に於ける温度平衡条件で２．３×１０-7Ｔｏｒｒで有った。非晶質硅素膜堆積時に於ける堆積圧力は凡そ１．１Ｔｏｒｒで有り、此の条件下で硅素膜の堆積速度は０．７７ｎｍ／ｍｉｎで有る。
【００３４】
次に斯うして得られた非晶質半導体膜に熱処理を施して、非晶質膜を固相にて結晶化させた。熱処理は大気圧の窒素９９％と酸素１％の混合気体雰囲気下にて、６００℃の温度で２４時間行われた。この熱処理に依り半導体膜は非晶質状態から多結晶状態へと改質される（半導体膜形成工程終了）。
【００３５】
次にイオン注入工程として、多結晶半導体膜１０３のチャンネル形成領域１０５と其の近傍領域１０６にアルゴンイオン１０７を注入した（図６ａ）。イオン注入保護膜１０４としては厚みが１μｍのフォトレジストを用いた。近傍領域距離は１．０μｍである。アルゴンイオン（40Ａｒ+）は加速エネルギー４０ｋｅＶで、５×１０14ｃｍ-2のドーズ量で半導体膜に打ち込んだ。此の条件に於ける飛程中心は半導体膜の下側界面より９．６ｎｍの半導体膜中にあり、其の飛程中心での濃度は凡そ１．２×１０20ｃｍ-3である。斯うして後に薄膜半導体装置のチャンネル形成領域と其の近傍領域にアルゴンイオンが打ち込まれ、多結晶膜は破壊された半導体膜１０８と化した（イオン注入工程終了）。
【００３６】
イオン注入工程終了後にイオン注入保護膜であるフォトレジストを剥離し、結晶性半導体膜形成工程として、局所的にアルゴンイオン注入された硅素膜にキセノン塩素（ＸｅＣｌ）のエキシマ・レーザー光を照射し、溶融再結晶化を進めた。レーザー光は幅３５０μｍで長さ１５ｃｍの線状に集光され、此の線状の光を各照射毎に２．５％づつ幅方向にずらして、基板上を走査した。従って半導体膜上の同一地点は４０回のレーザー光照射を被る事になる。レーザー光の照射エネルギー密度は３８５ｍＪ・ｃｍ-2で有った。本実施例１にて使用したエキシマレーザー光では、アルゴンイオンの注入された５０ｎｍの半導体膜の最表面のみを溶融させるエネルギー密度ＥSMは１２０ｍＪ・ｃｍ-2で有り、完全溶融させるエネルギー密度ＥCMは４００ｍＪ・ｃｍ-2で有った。従って照射エネルギー密度の３８５ｍＪ・ｃｍ-2はｋCRの０．９４６を意味し、半導体膜の膜厚方向に対して約９４．６％が溶融した事に成る。斯様にして得られた結晶性硅素膜をパターニング加工して半導体膜の島１０９を形成した（結晶性半導体膜形成工程終了）（図６ｂ）。
【００３７】
次にパターニング加工された半導体膜の島１０９を被う様に酸化硅素膜１１０をＥＣＲ−ＰＥＣＶＤ法にて形成した。此の酸化硅素膜は半導体装置のゲート絶縁膜として機能する。ゲート絶縁膜と成る酸化硅素膜堆積条件は堆積時間が２４秒と短縮された事を除いて、下地保護膜の酸化硅素膜の堆積条件と同一で有る。但し、酸化硅素膜堆積の直前にはＥＣＲ−ＰＥＣＶＤ装置内で基板に酸素プラズマを照射して、半導体の表面に低温プラズマ酸化膜を形成した。プラズマ酸化条件は次の通りで有る。
【００３８】
酸素（Ｏ2）流量・・・１００ｓｃｃｍ
圧力・・・１．８５ｍＴｏｒｒ
マイクロ波（２．４５ＧＨｚ）出力・・・２０００Ｗ
印可磁場・・・８７５Ｇａｕｓｓ
基板温度・・・１００℃
処理時間・・・２４秒
プラズマ酸化に依り凡そ３．５ｎｍの酸化膜が半導体表面に形成されて居る。酸素プラズマ照射が終了した後、真空を維持した侭連続で酸化膜を堆積した。従ってゲート絶縁膜と成る酸化硅素膜はプラズマ酸化膜と気相堆積膜の二者から成り、その膜厚は１２６ｎｍで有った。斯様にしてゲート絶縁膜堆積が完了した（図６ｃ）。
【００３９】
引き続いて金属薄膜に依りゲート電極１１１をスパッター法にて形成する。スパッター時の基板温度は１５０℃で有った。本実施例１では７５０ｎｍの膜厚を有するα構造のタンタル（Ｔａ）にてゲート電極を作成し、このゲート電極のシート抵抗は０．８Ω／□で有った。次にゲート電極をマスクとして、ドナー又はアクセプターとなる不純物イオン１１２を打ち込み、ソース・ドレイン領域１１３とチャンネル形成領域１１４をゲート電極に対して自己整合的に作成する。本実施例１ではＣＭＯＳ半導体装置を作製した。ＮＭＯＳトランジスタを作製する際にはＰＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたフォスヒィン（ＰＨ3）を選び、加速電圧８０ｋＶにて水素を含んだ総イオンを７×１０15ｃｍ-2の濃度でＮＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。反対にＰＭＯＳトランジスタを作製する際にはＮＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたジボラン（Ｂ2Ｈ6）を選び、加速電圧８０ｋＶにて水素を含んだ総イオンを５×１０15ｃｍー2の濃度でＰＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ（図６ｄ）。イオン打ち込み時の基板温度は３００℃で有る。
【００４０】
次にＰＥＣＶＤ法でＴＥＯＳ（Ｓｉ−（ＯＣＨ2ＣＨ3）4）と酸素を原料気体として、基板温度３００℃で層間絶縁膜１１５を堆積した。層間絶縁膜は二酸化硅素膜から成り、その膜厚は凡そ５００ｎｍで有った。層間絶縁膜堆積後、層間絶縁膜の焼き締めとソース・ドレイン領域に添加された不純物元素の活性化を兼ねて、窒素雰囲気下３５０℃にて２時間の熱処理を施した。最後にコンタクト・ホールを開穴し、スパッター法で基板温度を１８０℃としてアルミニウムを堆積し、配線１１６を作成して薄膜半導体装置が完成した（図６ｅ）。
【００４１】
この様にして作成した薄膜半導体装置の伝達特性を測定した。測定した半導体装置のチャンネル形成領域の長さ及び幅は其々１０μｍで、測定は室温にて行われた。ＮＭＯＳトランジスタのＶｄｓ＝８Ｖに於ける飽和領域より求めた移動度±標準偏差は２１６．９±１．９ｃｍ2・Ｖー1・ｓ-1で有り、閾値電圧は３．４５８±０．２０６Ｖ、サブスレーシュホールド・スイングは０．４２５３±０．００８７Ｖで有った。又、ＰＭＯＳトランジスタのＶｄｓ＝−８Ｖに於ける飽和領域より求めた移動度は７２．４±３．８ｃｍ2・Ｖー1・ｓ-1で有り、閾値電圧は−３．６４０±０．２４１Ｖ、サブスレーシュホールド・スイングは０．３４５７±０．０１７４Ｖで有った。此の測定実績が示す通り、此等の半導体装置は其の特性が基板内で殆ど変動が無く、高性能半導体装置が均一に製造されて居た。此に対して従来技術で非晶質硅素膜を堆積してＸｅＣｌエキシマ・レーザーで結晶化した比較例ではＮＭＯＳトランジスタの移動度が１１２．２±２５．３ｃｍ2・Ｖー1・ｓ-1、閾値電圧が３．９０８±０．４２１Ｖ、サブスレーシュホールド・スイングが０．５８６６±０．０９５６Ｖで、ＰＭＯＳトランジスタの移動度が４０．８±９．９ｃｍ2・Ｖー1・ｓ-1、閾値電圧が−４．５０５±０．９４６Ｖ、サブスレーシュホールド・スイングが０．４９２３±０．０７４０Ｖで有った。この例が示す様に本発明に依るとＮ型とＰ型の両半導体装置共に高移動度で低閾値電圧を有し、且つ急峻なサブスレーシュホールド特性を示す良好な薄膜半導体装置が汎用ガラス基板を使用し得る低温工程にて、簡便且つ容易に、又安定的に作成出来るので有る。加えて総ての電気特性にて其の変動幅を低減した。
【００４２】
【発明の効果】
以上詳述してきた様に、従来低品質で品質のばらつきが大きかった多結晶薄膜半導体装置を本願発明は高性能で均一な薄膜半導体装置へと簡便且つ安定的に改質でき、同時に半導体装置の動作安定性をも高めるとの効果が認められる。斯うした事実に基づき半導体装置回路の高速動作や電源電圧の低下との効果をもたらし、以て電子機器の高速応答や省エネルギーを導くとの効果が認められる。
【図面の簡単な説明】
【図１】  本願発明の原理を説明した図。
【図２】  本願発明の原理を説明した図。
【図３】  本願発明の原理を説明した図。
【図４】  レーザー結晶化の相を説明した図。
【図５】  本願発明の原理を説明した図。
【図６】  本願発明の製造工程を説明した図。
【符号の説明】
１０１・・・基板
１０２・・・下地保護膜
１０３・・・多結晶半導体膜
１０４・・・イオン注入保護膜
１０５・・・チャネル形成領域
１０６・・・近傍領域
１０７・・・希ガス元素イオン
１０８・・・破壊された半導体膜
１０９・・・半導体膜の島
１１０・・・ゲート絶縁膜
１１１・・・ゲート電極
１１２・・・不純物イオン
１１３・・・ソース・ドレイン領域
１１４・・・チャネル形成領域
１１５・・・層間絶縁膜
１１６・・・配線
【図１】
0003941316.tif 000002
【図２】
0003941316.tif 000003
【図３】
0003941316.tif 000004
【図４】
0003941316.tif 000005
【図５】
0003941316.tif 000006
【図６】
0003941316.tif 000007