(57)【特許請求の範囲】
【請求項１】
通信ネットワーク上を伝播する通信パケットを取り込みその情報により当該通信ネットワークの通信品質を評価するネットワーク品質評価装置において、
前記通信パケットを受信する物理層回路と、
受信した前記通信パケットを時分割で取り込むサンプリング制御回路と、
このサンプリング制御回路の出力に対して時分割でフィルタ条件を切り換えてフィルタ処理を行うフィルタ回路と、
記憶回路と、
前記フィルタ回路の出力データを前記記憶回路に書き込むメモリ制御回路と
を備えたことを特徴とするネットワーク品質評価装置。
【請求項２】
前記フィルタ回路が、
異なるフィルタ条件が格納された第１及び第２のフィルタ条件記憶回路と、
前記サンプリング制御回路の制御により時分割で前記第１のフィルタ条件記憶回路若しくは第２のフィルタ条件記憶回路を選択する選択回路と、
この選択回路の出力に基づきフィルタ処理を行うフィルタ処理回路とから構成されることを特徴とする
請求項１記載のネットワーク品質評価装置。
【請求項３】
前記フィルタ回路が、
第１及び第２のフィルタ条件記憶回路と、
前記サンプリング制御回路の制御により時分割で前記第１のフィルタ条件記憶回路若しくは第２のフィルタ条件記憶回路を選択する選択回路と、
この選択回路の出力に基づきフィルタ処理を行うフィルタ処理回路と、
複数のフィルタ条件が格納された第２の記憶回路と、
前記第２の記憶回路から前記複数のフィルタ条件の内１つを読み出して前記選択回路に選択されていない前記フィルタ条件記憶回路に書き込むフィルタ条件書込回路とから構成されることを特徴とする
請求項１記載のネットワーク品質評価装置。
【請求項４】
３以上の前記フィルタ条件記憶回路を有することを特徴とする
請求項２若しくは請求項３記載のネットワーク品質評価装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信ネットワーク上を伝播する通信パケットを取り込みその情報により当該通信ネットワークの通信品質を評価するネットワーク品質評価装置に関し、特に通信パケットのフィルタ処理を改善したネットワーク品質評価装置に関する。
【０００２】
【従来の技術】
従来のネットワーク品質評価装置は通信ネットワーク上を伝播する通信パケットを通信ネットワークの各ポイントで測定し、測定された通信パケットに基づいて通信ネットワーク回線の通信品質を評価したり、トラフィックを監視したり等行うものである。
【０００３】
例えば、このようなネットワーク品質評価装置としては本願出願人の出願に係る「特願平１１−２７４２７３号」や「特願平１１−３０４２１５号」等が存在する。
【０００４】
そして、図６はこのような従来のネットワーク品質評価装置の一例を示す構成ブロック図である。図６において１は物理層回路、２はサンプリング制御回路、３はフィルタ回路、４はメモリ制御回路、５は記憶回路、６は外部通信回路、７はデータ処理回路、１００は通信パケット信号、１０１は測定データ信号である。また、１〜６はパケットキャプチャ手段５０を構成している。
【０００５】
通信パケット信号１００は物理層回路１に入力され、物理層回路１の出力はサンプリング制御回路２に接続される。サンプリング制御回路２の出力はフィルタ回路３を介してメモリ制御回路４に接続され、メモリ制御回路４には記憶回路５が相互に接続される。
【０００６】
メモリ制御回路４の出力は外部通信回路６に接続され、外部通信回路６の出力である測定データ信号１０１はデータ処理回路７に接続される。
【０００７】
ここで、図６に示す従来例の動作を説明する。通信ネットワークを伝播する通信パケット信号１００は物理層回路で受信され、サンプリング制御回路２において時分割キャプチャ（サンプリング測定）される。
【０００８】
この時分割キャプチャは通信ネットワークを伝播する通信パケット信号１００を常時取り込むのではなく、一定の時間おきに一定の時間間隔だけキャプチャを行うものである。図７はこのような時分割キャプチャの一例を説明する説明図である。
【０００９】
例えば、５分間間隔で２分間のキャプチャを行う場合、図７中”Ｔ００１”に示す期間で通信パケット信号を取り込み、図７中”Ｔ００２”に示す期間では通信パケット信号の取り込みを行わない。そして、このようなパターンを順次繰り返して行く。
【００１０】
このように時分割キャプチャされた通信パケット信号はフィルタ回路３でフィルタ処理される。フィルタ回路３で行われるフィルタ処理としては、例えば、パケットフィルタ処理やデータフィルタ処理等があり、前者は特定のパケット信号のみが抽出され、後者ではパケット信号中の特定の情報（値）のみが抽出される。
【００１１】
フィルタ処理されたデータはメモリ制御回路４においてタイムスタンプ等共に記憶回路５に格納される。また、メモリ制御回路４は必要に応じて記憶回路５から格納されているデータを読み出して外部通信回路６に出力する。
【００１２】
メモリ制御回路４からデータを受け取った外部通信回路６は当該データを測定データ信号１０１として通信ネットワークを介して外部に設けられたデータ処理回路７に送信する。
【００１３】
そして、データ処理回路７ではパケットキャプチャ手段５０から送信されてくる測定データ信号１０１を受信解析して通信ネットワークの通信品質の評価等を行う。
【００１４】
この結果、パケットキャプチャ手段５０を通信ネットワークの各ポイントに設置し、当該ポイントにおける通信パケットの測定データ信号１０１を得ることにより、通信ネットワークの通信品質等の評価が可能になる。
【００１５】
【発明が解決しようとする課題】
しかし、図６に示す従来例ではフィルタ処理の条件を多数指定しようとした場合、フィルタ回路３を条件数分だけ並列に配置しなければならず、フィルタ回路の規模が大きくなってしまうと言った問題点があった。
従って本発明が解決しようとする課題は、規模の小さなフィルタ回路で、フィルタ処理の条件を多数指定することが可能なネットワーク品質評価装置を実現することにある。
【００１６】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
通信ネットワーク上を伝播する通信パケットを取り込みその情報により当該通信ネットワークの通信品質を評価するネットワーク品質評価装置において、
前記通信パケットを受信する物理層回路と、受信した前記通信パケットを時分割で取り込むサンプリング制御回路と、このサンプリング制御回路の出力に対して時分割でフィルタ条件を切り換えてフィルタ処理を行うフィルタ回路と、記憶回路と、前記フィルタ回路の出力データを前記記憶回路に書き込むメモリ制御回路とを備えたことにより、規模の小さなフィルタ回路で、フィルタ処理の条件を多数指定することが可能になる。
【００１８】
請求項２記載の発明は、
請求項１記載の発明であるネットワーク品質評価装置において、
前記フィルタ回路が、
異なるフィルタ条件が格納された第１及び第２のフィルタ条件記憶回路と、前記サンプリング制御回路の制御により時分割で前記第１のフィルタ条件記憶回路若しくは第２のフィルタ条件記憶回路を選択する選択回路と、この選択回路の出力に基づきフィルタ処理を行うフィルタ処理回路とから構成されることにより、規模の小さなフィルタ回路で、フィルタ処理の条件を多数指定することが可能になる。
【００１９】
請求項３記載の発明は、
請求項１記載の発明であるネットワーク品質評価装置において、
前記フィルタ回路が、
第１及び第２のフィルタ条件記憶回路と、前記サンプリング制御回路の制御により時分割で前記第１のフィルタ条件記憶回路若しくは第２のフィルタ条件記憶回路を選択する選択回路と、この選択回路の出力に基づきフィルタ処理を行うフィルタ処理回路と、複数のフィルタ条件が格納された第２の記憶回路と、前記第２の記憶回路から前記複数のフィルタ条件の内１つを読み出して前記選択回路に選択されていない前記フィルタ条件記憶回路に書き込むフィルタ条件書込回路とから構成されることにより、規模の小さなフィルタ回路で、フィルタ処理の条件を多数指定することが可能になる。
【００２０】
請求項４記載の発明は、
請求項２若しくは請求項３記載の発明であるネットワーク品質評価装置において、
３以上の前記フィルタ条件記憶回路を有することにより、規模の小さなフィルタ回路で、フィルタ処理の条件を多数指定することが可能になる。
【００２２】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るネットワーク品質評価装置の一実施例を示す構成ブロック図である。
【００２３】
図１において１，２，４，５，６，７及び１００は図６と同一符号を付してあり、８はフィルタ処理回路、９は記憶回路、１０はフィルタ条件書込回路、１１及び１２はフィルタ条件記憶回路、１３は選択回路，１０１ａは測定データである。
【００２４】
また、１，２及び４〜１３はパケットキャプチャ手段５１を、８及び１０〜１３はフィルタ回路５２をそれぞれ構成している。
【００２５】
通信パケット信号１００は物理層回路１に入力され、物理層回路１の出力はサンプリング制御回路２に接続される。サンプリング制御回路２の出力はフィルタ処理８を介してメモリ制御回路４に接続され、メモリ制御回路４には記憶回路５が相互に接続される。
【００２６】
メモリ制御回路４の出力は外部通信回路６に接続され、外部通信回路６の出力である測定データ信号１０１ａはデータ処理回路７に接続される。
【００２７】
各種フィルタ条件が格納されている記憶回路９の出力はフィルタ条件書込回路１０の入力端子に接続され、フィルタ条件書込回路１０の一方の出力端子はフィルタ条件記憶回路１１の入力端子に接続され、他方の出力端子はフィルタ条件記憶回路１２の入力端子に接続される。
【００２８】
フィルタ条件記憶回路１１及び１２の出力端子は選択回路１３の２つの入力端子にそれぞれ接続され、選択回路１３の出力はフィルタ処理回路８に接続される。また、サンプリング制御回路２の制御信号はフィルタ条件書込回路１０及び選択回路１３の制御入力端子にそれぞれ接続される。
【００２９】
ここで、図１に示す実施例の動作を図２を用いて説明する。図２は実施例の動作を説明するタイミング図である。また、例えば、１０分間間隔で５分間のキャプチャを行い、４つのフィルタ条件”Ａ”、”Ｂ”、”Ｃ”及び”Ｄ”を時分割で切り換える場合を考える。但し、従来例と同様の動作に関しては説明を省略する。
【００３０】
図２において（ａ）は時分割キャプチャのタイミング、（ｂ）はフィルタ条件書込回路１０の動作、（ｃ）はフィルタ条件記憶回路１１の内容、（ｄ）はフィルタ条件記憶回路１２の内容、（ｅ）は選択回路１３の動作、（ｆ）はフィルタ処理回路８が用いるフィルタ条件である。
【００３１】
フィルタ条件”Ａ”〜”Ｄ”は記憶回路９に予め格納されており、図２中”Ｔ１０１”に示すキャプチャのタイミングで選択回路１３はフィルタ条件記憶回路１１を選択し、フィルタ処理回路８は選択回路１３で選択されたフィルタ条件に基づきキャプチャされた通信パケット信号に対してフィルタ処理を行う。
【００３２】
例えば、図２中”Ｔ１０１”に示すタイミングではフィルタ条件記憶回路１１にはフィルタ条件”Ａ”が書き込まれているので、フィルタ処理回路８はフィルタ条件”Ａ”に従ってフィルタ処理を行う。
【００３３】
同時に、図２中”Ｔ１０１”に示すキャプチャのタイミングでフィルタ条件書込回路１０はフィルタ条件記憶回路１２に対して記憶回路９に格納されているフィルタ条件の書込みを行う。
【００３４】
例えば、フィルタ条件書込回路１０はフィルタ条件記憶回路１２を選択すると共に記憶回路９からフィルタ条件”Ｂ”を読み出して、フィルタ条件記憶回路１２に書き込む。このため、フィルタ条件記憶回路１２の格納内容はフィルタ条件”Ｂ”に書き換わる。
【００３５】
図２中”Ｔ１０２”に示すキャプチャのタイミングで選択回路１３はフィルタ条件記憶回路１２を選択し、フィルタ処理回路８は選択回路１３で選択されたフィルタ条件に基づきキャプチャされた通信パケット信号に対してフィルタ処理を行う。
【００３６】
例えば、図２中”Ｔ１０２”に示すタイミングではフィルタ条件記憶回路１２にはフィルタ条件”Ｂ”が書き込まれているので、フィルタ処理回路８はフィルタ条件”Ｂ”に従ってフィルタ処理を行う。
【００３７】
同時に、図２中”Ｔ１０２”に示すキャプチャのタイミングでフィルタ条件書込回路１０はフィルタ条件記憶回路１１に対して記憶回路９に格納されているフィルタ条件の書込みを行う。
【００３８】
例えば、フィルタ条件書込回路１０はフィルタ条件記憶回路１１を選択すると共に記憶回路９からフィルタ条件”Ｃ”を読み出して、フィルタ条件記憶回路１１に書き込む。このため、フィルタ条件記憶回路１１の格納内容はフィルタ条件”Ｃ”に書き換わる。
【００３９】
図２中”Ｔ１０３”に示すキャプチャのタイミングで選択回路１３はフィルタ条件記憶回路１１を選択し、フィルタ処理回路８は選択回路１３で選択されたフィルタ条件に基づきキャプチャされた通信パケット信号に対してフィルタ処理を行う。
【００４０】
例えば、図２中”Ｔ１０３”に示すタイミングではフィルタ条件記憶回路１１にはフィルタ条件”Ｃ”が書き込まれているので、フィルタ処理回路８はフィルタ条件”Ｃ”に従ってフィルタ処理を行う。
【００４１】
同時に、図２中”Ｔ１０３に示すキャプチャのタイミングでフィルタ条件書込回路１０はフィルタ条件記憶回路１２に対して記憶回路９に格納されているフィルタ条件の書込みを行う。
【００４２】
例えば、フィルタ条件書込回路１０はフィルタ条件記憶回路１２を選択すると共に記憶回路９からフィルタ条件”Ｄ”を読み出して、フィルタ条件記憶回路１２に書き込む。このため、フィルタ条件記憶回路１２の格納内容はフィルタ条件”Ｄ”に書き換わる。
【００４３】
図２中”Ｔ１０４”に示すキャプチャのタイミングで選択回路１３はフィルタ条件記憶回路１２を選択し、フィルタ処理回路８は選択回路１３で選択されたフィルタ条件に基づきキャプチャされた通信パケット信号に対してフィルタ処理を行う。
【００４４】
例えば、図２中”Ｔ１０４”に示すタイミングではフィルタ条件記憶回路１２にはフィルタ条件”Ｄ”が書き込まれているので、フィルタ処理回路８はフィルタ条件”Ｄ”に従ってフィルタ処理を行う。
【００４５】
同時に、図２中”Ｔ１０４”に示すキャプチャのタイミングでフィルタ条件書込回路１０はフィルタ条件記憶回路１１に対して記憶回路９に格納されているフィルタ条件の書込みを行う。
【００４６】
例えば、フィルタ条件書込回路１０はフィルタ条件記憶回路１１を選択すると共に記憶回路９からフィルタ条件”Ａ”を読み出して、フィルタ条件記憶回路１１に書き込む。このため、フィルタ条件記憶回路１１の格納内容はフィルタ条件”Ａ”に書き換わる。
【００４７】
このような、時分割キャプチャを順次行うことにより図２（ｆ）に示すようにフィルタ条件が時分割で変化することになる。
【００４８】
この結果、記憶回路９に格納されているフィルタ条件を一方のフィルタ条件記憶回路に書き込むと共に他方のフィルタ条件記憶回路に格納されているフィルタ条件を選択してフィルタ処理回路８で処理させることを交互に行うことにより、各取り込みのタイミング毎にフィルタ処理の条件を時分割で変化させることが可能になる。
【００４９】
なお、図１及び図２に示す実施例では説明の簡単のために４つのフィルタ条件”Ａ”〜”Ｄ”を例示しているが、勿論、フィルタ条件の数に関しては何ら制限はない。
【００５０】
また、フィルタ条件とフィルタ条件記憶回路が同数であれば記憶回路９及びフィルタ条件書込回路１０は不要になる。
【００５１】
また、図１に示す実施例では説明の簡単のためにサンプリング制御回路２で処理した後にフィルタ処理回路８で処理を行っているが、フィルタ処理回路８で処理をした後にサンプリング制御回路２で処理をする構成であっても構わない。
【００５２】
また、図１に示す実施例の説明では外部通信回路６を設けて外部のデータ処理回路７との通信を行っているが、内部にデータ処理回路を有する場合には外部通信回路７は不要であり、記憶回路５にデータを蓄積して持ち運ぶ等する場合には内部のデータ処理回路自体も不要になる。
【００５３】
また、図１及び図２に示す実施例では説明の簡単のために４つのフィルタ条件”Ａ”〜”Ｄ”を順次時分割で切り換えているが、フィルタ条件の順番は任意に設定可能である。
【００５４】
また、図１及び図２に示す実施例では説明の簡単のためにキャプチャタイミング毎に異なるフィルタ条件を用いているが、２以上のキャプチャタイミングにわたって同一フィルタ条件であっても構わない。
【００５５】
また、図１に示す実施例では複数のフィルタ条件を各パケットキャプチャ手段５１毎に記憶回路９を設けて格納しており、１，２，８〜１３をフィルタ処理ＩＣとしてＩＣ化した場合に、記憶回路９をフィルタ処理ＩＣ内部に設けるとＩＣのコストがアップしてしまう。このため、外部の記憶回路からフィルタ条件を書き込む構成にしても構わない。
【００５６】
図３はこのようなネットワーク品質評価装置の一実施例を示す構成ブロック図である。図３において１，２，８，１０，１１，１２，１３及び１００は図１と同一符号を付してあり、１４は外部の記憶回路、１５はＣＰＵ等の制御回路、１６はフィルタＩＣ内に設けられたインターフェース回路である。
【００５７】
また、１，２，８，１０〜１３及び１６はＩＣ化されたフィルタ処理ＩＣ５３を構成している。
【００５８】
接続関係については図１に示す実施例とほぼ同じであり、異なる点はフィルタ条件書込回路１０の入力端子にインターフェース回路１６が接続され、インターフェース回路１６がバス等を介して記憶回路１４及び制御回路１５に接続される点である。
【００５９】
ここで、図３に示す実施例の動作を説明する。但し、図１に示す実施例と同様の動作に関しては説明を省略する。
【００６０】
制御回路１５は記憶回路１４に格納されているフィルタ条件を読み出してインターフェース回路１６を介してフィルタ条件書込回路１０に供給する。そして、フィルタ条件書込回路１０はキャプチャタイミングに基づきフィルタ条件記憶回路にフィルタ条件を書き込む。
【００６１】
この場合には、フィルタ処理ＩＣ５３内部に記憶回路を設ける必要がなくなるので、フィルタ処理部分をＩＣ化した場合であってもコストダウンが可能になる。
【００６２】
また、図１に示す実施例では２つのフィルタ条件記憶回路１１及び１２を例示しているが、勿論、３つ以上のフィルタ条件記憶回路を設けても構わない。
【００６３】
図４はこのような複数のフィルタ条件記憶回路を有するネットワーク品質評価装置の一実施例を示す構成ブロック図である。図４において８及び９は図１と同一符号を付してあり、１０ａはフィルタ条件書込回路、１３ａは選択回路、１７ａ，１７ｂ及び１７ｃはｎ個のフィルタ条件記憶回路である。また、８，１０ａ，１３ａ及び１７ａ〜１７ｃはフィルタ回路５２ａを構成している。
【００６４】
接続関係ついては図１に示す実施例とほぼ同じであり、異なる点はフィルタ条件書込回路１０ａのｎ個の出力端子がフィルタ条件記憶回路１７ａ，１７ｂ及び１７ｃの各々の入力端子に接続され、フィルタ条件記憶回路１７ａ〜１７ｃの各出力端子が選択回路１３ａのｎ個の入力端子に接続される点である。
【００６５】
また、図１に示す実施例では１つのフィルタ回路５２で構成されていたが、複数のフィルタ回路を並列に設けても構わない。図５はこのような複数のフィルタ回路を有するネットワーク品質評価装置の一実施例を示す構成ブロック図である。
【００６６】
図５において１，２，４，５，６，７及び１００は図１と同一符号を付してあり、１８ａ，１８ｂ及び１８ｃはｎ個のフィルタ回路，１０１ｂは測定データ信号である。また、１，２，４，５，６，７及び１８ａ〜１８ｃはパケットチャプチャ手段５４を構成している。
【００６７】
接続関係については図１に示す実施例とほぼ同じであり、異なる点はフィルタ回路５２の代わりにフィルタ回路１８ａ，１８ｂ及び１８ｃが並列に接続された点である。但し、記憶回路９に関しては記載を省略している。
【００６８】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項４の発明によれば、記憶回路に格納されているフィルタ条件を一方のフィルタ条件記憶回路に書き込むと共に他方のフィルタ条件記憶回路に格納されているフィルタ条件を選択してフィルタ処理回路で処理させることを交互に行うことにより、若しくは、フィルタ条件記憶回路に格納されているフィルタ条件を交互に選択してフィルタ処理回路で処理させることにより、規模の小さなフィルタ回路で、フィルタ処理の条件を多数指定することが可能になる。
【図面の簡単な説明】
【図１】本発明に係るネットワーク品質評価装置の一実施例を示す構成ブロック図である。
【図２】実施例の動作を説明するタイミング図である。
【図３】ネットワーク品質評価装置の一実施例を示す構成ブロック図である。
【図４】複数のフィルタ条件記憶回路を有するネットワーク品質評価装置の一実施例を示す構成ブロック図である。
【図５】複数のフィルタ回路を有するネットワーク品質評価装置の一実施例を示す構成ブロック図である。
【図６】従来のネットワーク品質評価装置の一例を示す構成ブロック図である。
【図７】時分割キャプチャの一例を説明する説明図である。
【符号の説明】
１  物理層回路
２  サンプリング制御回路
３，１８ａ，１８ｂ，１８ｃ  フィルタ回路
４  メモリ制御回路
５，９，１４  記憶回路
６  外部通信回路
７  データ処理回路
８  フィルタ処理回路
１０，１０ａ  フィルタ条件書込回路
１１，１２，１７ａ，１７ｂ，１７ｃ  フィルタ条件記憶回路
１３，１３ａ  選択回路
１５  制御回路
１６  インターフェース回路
５０，５１，５４  パケットキャプチャ手段
５２，５２ａ  フィルタ回路
５３  フィルタ処理ＩＣ
１００  通信パケット信号
１０１，１０１ａ，１０１ｂ  測定データ信号
【図１】
0003915396.tif 000002
【図２】
0003915396.tif 000003
【図３】
0003915396.tif 000004
【図４】
0003915396.tif 000005
【図５】
0003915396.tif 000006
【図６】
0003915396.tif 000007
【図７】
0003915396.tif 000008