(57)【特許請求の範囲】
【請求項１】
半導体装置を装着する複数のＩＣソケットを備え、該ＩＣソケットに装着された被試験対象の半導体装置にバーンイン信号を入力し、複数の半導体装置のバーンインを行うためのダイナミック・バーンインカードであって、
上記バーンインカードには、一端がバーンイン信号の入力端に接続され、他端が開放された配線パターンが設けられ、上記ＩＣソケットの各端子は上記配線パターンに接続されており、
上記ＩＣソケット上には、終端回路と切り換え回路が設けられ、該切り換え回路により、上記配線パターンを選択的に終端回路に接続できるように構成されている
ことを特徴とするダイナミック・バーンインカード。
【請求項２】
半導体装置を装着する複数のＩＣソケットを備え、該ＩＣソケットに装着された被試験対象の半導体装置にバーンイン用の信号を入力し、複数の半導体装置のバーンインを行うためのダイナミック・バーンインカードであって、
上記バーンインカードには、上記バーンイン信号の入力端に一端が接続され、他端が開放された配線パターンが設けられ、該配線パターンは各ＩＣソケットの部分で分断されており、
上記分断された配線パターンのバーンイン信号の入力端側の配線パターンは、上記ＩＣソケット上に設けられた回路部の第１の端子に接続されるとともに、上記ＩＣソケットの端子に接続され、
上記分断された配線パターンの他端側の配線パターンは、上記回路部の第２の端子に接続され、
上記回路部は終端回路と切り換え回路を備え、該切り換え回路により、上記第１の端子と、上記第２の端子または上記終端回路とを選択的に接続できるように構成されている
ことを特徴とするダイナミック・バーンインカード。
【請求項３】
上記ＩＣソケットには、上記バーンインカードに設けられた装着孔に差し込み可能な第１のピンおよび第２のピンが設けられ、第１のピンは上記回路部の第１の端子に接続され、第２のピンは上記回路部の第２の端子に接続され、
上記ＩＣソケットをバーンインカードに装着したとき、上記第１のピンが上記分断された配線パターンのバーンイン信号の入力端側の配線パターンに接続され、第２のピンが上記分断された配線パターンの他端側の配線パターンに接続される
ことを特徴とする請求項２のダイナミック・バーンインカード。
【請求項４】
上記切り換え回路は、
上記ＩＣソケットに設けられた上記第１の端子に接続された第１のピン挿入孔と、上記第２の端子に接続された第２のピン挿入孔と、上記終端回路に接続された第３のピン挿入孔に、着脱可能な複数のピンを有する複数の接続子で構成され、
上記接続子により、第１の端子と、第２の端子もしくは終端回路を選択的に接続する
ことを特徴とする請求項３のダイナミック・バーンインカード。
【請求項５】
上記バーンインカードには、一端がバーンイン信号の入力端に接続され、他端が開放された配線パターンが並列に設けられている
ことを特徴とする請求項１，２，３または請求項４のダイナミック・バーンインカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は不良な半導体をスクリーニングするためのバーンイン装置に用いられるダイナミック・バーンインカードに関する。
【０００２】
【従来の技術】
従来から、半導体装置の受け入れ等に際し、バーンイン槽内に半導体装置を収納し、半導体装置に信号発生器からバーンイン信号を入力し、ダイナミックバーンインを行うことにより、不良品をスクリーニングすることが行われている。
図７（ａ）に上記バーンイン装置の概略構成を示す。同図に示すように、バーンイン装置は信号発生器１１ａを備えたバックボード１１と、バーンイン槽１２から構成され、基板１０（以下バーンインカード１０という）に被試験対象となるＬＳＩ等の半導体装置を取り付けてバーンイン槽１２内に設けられたコネクタ１２ａに接続し、信号発生器１１ａから半導体装置にバーンイン信号を所定時間入力しバーンインを行う。
上記半導体装置を取り付けるバーンイン・カード１０は、例えば、図７（ｂ）に示すように、プリント基板上に半導体素子を取り付けるためのＩＣソケット２をｍ行、ｎ列（例えばｍ＝１０，ｎ＝１０）取り付けたものであり、上記コネクタ１２ａに挿入するための接続端子１０ｂを有し、接続端子１０ｂと各ＩＣソケット２を接続する配線パターンが設けられている。上記ソケット２にバーンインを行う半導体装置を取り付け、バーンインを行う。
【０００３】
図８は従来のバーンインカードの配線パターン例を示す図であり、プリント基板上に同図（ａ）に示すように一筆書き状に配線パターンを設けたり、同図（ｂ）に示すように並列に配線パターンを設けていた。
図９に、ＤＲＡＭ、ＳＲＡＭ等の汎用メモリをバーンインする際のバーンイン信号の一例を示す。同図に示すように、バーンイン信号は、クロックＣＬＫ、行アドレスストローブＲＡＳ（以下単にＲＡＳという）、列アドレスストローブＣＡＳ（以下単にＣＡＳという）、ライトイネーブルＷＥと、データＤＩＮ、行アドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）からなり、アドレスはインクリメントされ、メモリの各セルにデータが書き込む処理を行う。
【０００４】
【発明が解決しようとする課題】
従来のバーンインカードは以下の問題をもっていた。
(1) 近年、汎用メモリ等の半導体装置は高速化しており、これに伴いバーンイン信号の周波数が高くなってきている。このため、各半導体装置に印加されるバーンイン信号の波形の乱れなどが問題となってきた。
従来のバーンインカードの配線パターンは例えば前記図８（ａ）（ｂ）に示したように一筆書きや一方端が開放した並列の配線パターンであり、例えば５ＭＨｚ以上の周波数のバーンイン信号を印加すると、開放端からの反射により波形が乱れ、正常に信号伝送ができなかったり、オーバシュートやアンダーシュートが発生し、最悪の場合には半導体装置を破壊することもあった。
(2) 従来のバーンインカードは、ＩＣソケットが固定的に取り付けられたものであり、ＩＣパッケージの変更があると、それに合わせて新規にバーンインカードを製作する必要があった。このため、コスト高になるといった問題があった。
本発明は上記事情を考慮してなされたものであって、本発明の目的は、バーンイン信号の周波数が高くなっても、波形乱れを最小限にすることができ、また、ＩＣパッケージの変更にも容易に対応することができるダイナミック・バーンインカードを提供することである。
【０００５】
【課題を解決するための手段】
本発明においては、図１に示すようにバーンインカード上に装着される各ＩＣソケット２に切り換え回路２２と終端回路２３からなる回路部２０を設ける。
そして、切り換え回路２２により、配線パターンを選択的に終端回路２３に接続できるように構成する。
上記構成とすることにより、半導体素子が装着される最終段のＩＣソケットに終端回路を接続することができ、半導体装置に供給されるバーンイン信号の波形の乱れや、オーバシュート、アンダーシュートをなくすことができる。
また、本発明は以下のように構成することができる。
（１）バーンインカードに、バーンイン信号の入力端に一端が接続され、他端が開放された配線パターンを設け、該配線パターンを各ＩＣソケットの部分で分断する。そして、分断された配線パターンのバーンイン信号の入力端側の配線パターンを、終端回路が設けられた回路部２０の第１の端子とＩＣソケットの端子に接続し、上記分断された配線パターンの他端側の配線パターンを、上記回路部２０の第２の端子に接続し、上記第１の端子と、上記第２の端子または上記終端回路２３とを切り換え回路により選択的に接続できるように構成する。
（２）上記（１）において、上記回路部２０を上記ＩＣソケット２上に設け、該ＩＣソケット２に、上記バーンインカードに設けられた装着孔に差し込み可能な第１のピンおよび第２のピンを設け、第１のピンを回路部２０の第１の端子に接続し、第２のピンを回路部２０の第２の端子に接続する。
そして、ソケットをバーンインカードに装着したとき、上記第１のピンが上記分断された配線パターンのバーンイン信号の入力端側の配線パターンに接続され、第２のピンが上記分断された配線パターンの他端側の配線パターンに接続されるように構成する。
（３）上記（２）において、上記切り換え回路を、上記ＩＣソケットに設けられた上記第１の端子に接続された第１のピン挿入孔と、上記第２の端子に接続された第２のピン挿入孔と、上記終端回路に接続された第３のピン挿入孔に、着脱可能な複数のピンを有する複数の接続子で構成し、上記接続子により、第１の端子と、第２の端子もしくは終端回路を選択的に接続する。
（４）上記バーンインカードにおいて、一端がバーンイン信号の入力端に接続され、他端が開放された配線パターンを並列に設ける。
上記のように、ＩＣソケット２に、上記バーンインカードに設けられた装着孔に差し込み可能な第１のピンおよび第２のピンを設け、ＩＣソケット２を着脱可能に構成することにより、ＩＣパッケージが変更されても容易に対応することができ、ＩＣパッケージが変更される毎に新たにバーンインカードを製作する必要がなく、コストの低減を図ることができる。
また、切り換え回路を上記のように構成することにより、切換操作を容易に行うことができ、特に、切換接続子上に、終端用か次段接続用かを表記しておけば、現場の作業者でも、誤りなく切換接続子を装着することができる。
【０００６】
【発明の実施の形態】
以下、本発明の実施例について説明する。なお、以下の実施例では汎用メモリをバーンインするためのバーンインカードについて説明するが、本発明は、汎用メモリ用のバーンインカードに限られず、その他の半導体装置用のバーンインカードにも適用することができる。
図１は本発明の実施例のバーンインカードの概略構成を示す図である。
図１において、１はバーンインカード基板、２はＩＣソケットであり、ＩＣソケット２は後述するように、バーンインカード基板１に取り付け／取り外し可能に構成されている。
ＩＣソケット２上には、半導体装置を装着するＩＣソケット部２１と回路部２０が設けられ、回路部２０には切り換え回路２２と終端回路２３が設けられている。
バーンインカード基板１の裏面には、前記図８（ｂ）に示したように一方端が接続端子４に接続され、他方端が開放した配線パターンが並列に設けられ、各配線パターンは、後述するように各ＩＣソケットの部分で分断され、上記切り換え回路２２により、分断され配線パターン同士を接続したり、配線パターンを上記終端回路２３に接続することができる。
なお、上記配線パターンを介して各ＩＣソケット２に入力される信号は、汎用メモリの場合、前記図９に示したようにクロックＣＬＫ、ＲＡＳ、ＣＡＳ、ライトイネーブルＷＥ、データＤＩＮ、行アドレスＡＤ（Ｒ）、列アドレスＡＤ（Ｃ）、および、電源ランイＶｃｃ、接地ラインＧＮＤである。
【０００７】
図２は上記ＩＣソケットの構成例を示す図（ＩＣソケットを上から見た図）、図３はＩＣソケットと切換接続子の取り付けを説明する図である。なお、図３（ａ）はバーンインカード基板、ＩＣソケット、切換接続子の斜視図を示し、図３（ｂ）は図３（ａ）のＡ−Ａ断面図を示している。
ＩＣソケット２上には、図２（ａ）に示すように、被試験対象となる半導体装置を取り付けるためのＩＣソケット部２１、回路部２０が設けられ、回路部２０には、切換接続子取り付け部２２ａ、終端回路２３が設けられている。
終端回路２３は同図に示すように、２本の抵抗器を直列に接続したものであり、抵抗器と抵抗器の接続点が切換接続子取り付け部２２ａの端子Ｔ１１〜Ｔ７１に接続され、一方の抵抗器の一端が電源ランイＶｃｃに接続され、他方の抵抗器の一端が接地ラインＧＮＤに接続されている。
切換接続子取り付け部２２ａには、図２（ｂ−１）（ｂ−２）に示す切換接続子２２ｂ，２２ｃが選択的に取り付けられる。上記切換接続子２２ｂあるいは切換接続子２２ｃを上記切換接続子取り付け部２２ａに取り付けることにより、そのＩＣソケットの各端子に接続される配線パターンを終端回路２３に接続したり、次段のＩＣソケットに接続される配線パターンに接続することができる。すなわち、上記切換接続子取り付け部２２ａと切換接続子２２ｂ，２２ｃにより切り換え回路を構成している。
【０００８】
切換接続子取り付け部２２ａには、図２（ａ）、図３（ａ）に示すようにピン挿入用のスルーホールＴ１〜Ｔ７、Ｔ１１〜Ｔ７１、Ｔ１２〜Ｔ７２が設けられている。
切換接続子２２ｂには、上記スルーホールＴ１〜Ｔ７、Ｔ１２〜Ｔ７２に挿入されるピンＰ１〜Ｐ７、Ｐ１２〜Ｐ７２が設けられ、また、切換接続子２２ｃには、上記スルーホールＴ１〜Ｔ７、Ｔ１１〜Ｔ７１に挿入されるピンＰ１〜Ｐ７、Ｐ１１〜Ｐ７１が設けられている。
そして、図２（ｂ−１）（ｂ−２）に示すように切換接続子２２ｂのピンＰ１〜Ｐ７とＰ１２〜Ｐ７２はそれぞれ電気的に接続され、切換接続子２２ｃのピンＰ１〜Ｐ７とＰ１１〜Ｐ７１はそれぞれ電気的に接続されている。
【０００９】
なお、図２（ｂ−１）（ｂ−２）においては、ピンを丸印で示しているが、図３（ａ）に示すようにピンは切換接続子２２ｂ，２２ｃの下方（図２において紙面奥側）に突出している（図３では、切換接続子２２ｂのみを示している）。
したがって、切換接続子２２ｂのピンＰ１〜Ｐ７，Ｐ１２〜Ｐ７２を上記切換接続子取り付け部２２ａのスルーホールＴ１〜Ｔ７、Ｔ１２〜Ｔ７２に挿入することにより、スルーホールＴ１〜Ｔ７とＴ１２〜Ｔ７２をそれぞれ電気的に接続することができ、切換接続子２２ｃのピンＰ１〜Ｐ７、Ｐ１１〜Ｐ７１を上記切換接続子取り付け部２２ａのＴ１〜Ｔ７、Ｔ１１〜Ｔ７１に挿入することにより、スルーホールＴ１〜Ｔ７とＴ１１〜Ｔ７１をそれぞれ電気的に接続することができる。
【００１０】
また、図３（ａ）（ｂ）に示すように、ＩＣソケット２のスルーホールＴ１〜Ｔ７、Ｔ１２〜Ｔ７２はＩＣソケット２の下方（図２において紙面奥側）に突出するピンＱ１〜Ｑ７、Ｑ１２〜Ｑ７２に電気的に接続されている。また、ＩＣソケット部２１の端子Ｖｃｃ、ＧＮＤに接続される端子Ｔ８，Ｔ９はＩＣソケット２の下方（図２において紙面奥側）に突出するピンＱ８，Ｑ９に電気的に接続されている。
一方、バーンインカード基板１には、上記ピンＱ１〜Ｑ９、Ｑ１２〜Ｑ７２が挿入されるスルーホールＳ１〜Ｓ９、Ｓ１２〜Ｓ７２が設けられ、スルーホールＳ１〜Ｓ９、Ｓ１２〜Ｓ７２は、バーンインカード基板の裏面に設けられた配線パターンに電気的に接続されている。
上記配線パターンのうち、電源ラインＶｃｃ、接地ラインＧＮＤを除く配線パターンは、図３（ｂ）、図４に示すように上記スルーホールＳ１〜Ｓ９、Ｓ１２〜Ｓ７２の間が分断されている。
したがって、バーンインカード基板１に装着されたＩＣソケット２に、切換接続子２２ｂを取り付けることにより、上記分断された配線パターンのスルーホールＳ１〜Ｓ９、Ｓ１２〜Ｓ７２間を接続することができ、また、切換接続子２２ｃを取り付けることにより、スルーホールＳ１〜Ｓ９、Ｓ１２〜Ｓ７２間を切り離し、スルーホールＳ１〜Ｓ９に終端回路２３を接続することができる。
【００１１】
図５は、ＩＣソケット２ａに切換接続子２２ｂを取り付け、ＩＣソケット２ｂに切換接続子２２ｃを取り付けた場合の回路の構成を示す図である。同図に示すように、ＩＣソケット２ａに切換接続子２２ｂを取り付けることにより、分断された配線パターン同士を接続して、次の段のＩＣソケット２ｂにバーンイン信号を供給することができ、また、ＩＣソケット２ｂに切換接続子２２ｃを取り付けることにより、そこで配線パターンを終端させることができる。
バーンインに際し、バーンインカード上の全てのＩＣソケットに半導体装置が装着されないことがあるが、上記構成とすれば、配線パターンを任意のＩＣソケットの位置で終端させることができる。
例えば、ＩＣソケット上に図６に示すように半導体装置が装着される場合には、終端となる最終段のＩＣソケット２に切換接続子２２ｃを接続し、それ以外のＩＣソケットには切換接続子２２ｂを取り付ける。
これにより、最終段のＩＣソケットに終端回路を接続することができ、バーンイン信号の周波数が高くなっても、開放端における反射によりバーンイン信号の波形が乱れるのを防止することができる。
【００１２】
以上のように、本実施例においては、切換接続子２２ｂ，２２ｃをＩＣソケット２に選択的に取り付けることにより、バーンイン信号を次段のＩＣソケットに供給したり、配線パターンを終端させることができるので、バーンインカードに装着される半導体装置の数が変動しても、半導体装置が装着された最終段のＩＣソケットの所で配線パターンを終端させることができる。このため、波形の乱れや、オーバシュート、アンダーシュートを防止することができる。
また、切換接続子２２ｂあるいは２２ｃを装着するだけでよいので、切換操作を容易に行うことができ、切換接続子２２ｂ，２２ｃ上に、終端用か次段接続用かを表記しておけば、現場の作業者でも、誤りなく切換接続子を装着することができる。
さらに、ＩＣソケット２はバーンインカード基板に着脱可能に構成されているので、ＩＣパッケージに応じて複数種類のＩＣソケットを用意しておけば、ＩＣパッケージが変更されても容易に対応することができる。
なお、上記実施例では、切り換え回路を切換接続子取り付け部２２ａと切換接続子２２ｂ，２２ｃで構成したが、切り換え回路は上記構成に限定されるものではなく、例えば切り換えスイッチを用いるなど、その他の構成とすることができる。また、上記実施例では、ＩＣソケットを着脱可能に構成した場合について説明したが、ＩＣソケットをバーンインカード基板に固定してもよい。
【００１３】
【発明の効果】
以上説明したように、本発明においては以下の効果を得ることができる。
（１）バーンインカード上に、終端回路と切り換え回路を設け、切り換え回路により、配線パターンを選択的に終端回路に接続できるようにしたので、最終段の半導体素子で配線パターンを終端させることができ、半導体装置に供給されるバーンイン信号の波形の乱れや、オーバシュート、アンダーシュートをなくすことができる。特に、バーンイン信号の周波数が１００ＭＨｚ以上であっても正常な波形のバーンイン信号を印加してバーンインを行うことが可能となる。
また、切り換え回路により選択的に終端回路を接続することができるので、バーンインカードに装着される半導体装置の数が増減しても容易に対応することができる。
（２）ＩＣソケットをバーンインカード基板に着脱可能に構成したので、ＩＣソケットを取り替えることにより、ＩＣパッケージが変更されても容易に対応することができ、ＩＣパッケージが変更される毎に新たにバーンインカードを製作する必要がなく、コストの低減を図ることができる。
（３）切り換え回路を前記のように構成し、切換接続子をＩＣソケットに選択的に取り付けて切り換えを行うことにより、切換操作を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明のバーンインカードの概略構成を示す図である。
【図２】本発明の実施例のＩＣソケットの構成例を示す図である。
【図３】ＩＣソケットと切換接続子の取り付けを説明する図である。
【図４】バーンインカード裏面の配線パターンの例を示す図である。
【図５】ＩＣソケット２ａに切換接続子２２ｂを取り付け、ＩＣソケット２ｂに切換接続子２２ｃを取り付けた場合の回路の構成を示す図である。
【図６】ＩＣソケットへの半導体装置の装着と切換接続子の取り付けを説明する図である。
【図７】バーンイン装置とバーンインカードを示す図である。
【図８】従来のバーンインカードの配線パターン例を示す図である。
【図９】汎用メモリをバーンインする際のバーンイン信号の一例を示す図である。
【符号の説明】
１      バーンインカード基板
２      ＩＣソケット
２０    回路部
２１    ＩＣソケット部
２２    切り換え回路
２３    終端回路
２２ａ  切換接続子取り付け部
２２ｂ  切換接続子
２２ｃ  切換接続子
【図１】
0003946040.tif 000002
【図２】
0003946040.tif 000003
【図３】
0003946040.tif 000004
【図４】
0003946040.tif 000005
【図５】
0003946040.tif 000006
【図６】
0003946040.tif 000007
【図７】
0003946040.tif 000008
【図８】
0003946040.tif 000009
【図９】
0003946040.tif 000010