(57)【特許請求の範囲】
【請求項１】
その入力端子に加えられた入力信号（ＶＩＮ）を増幅し、これによってその出力（ｏｕｔｐ；ｏｕｔｎ）に出力信号（ＶＯＵＴ）を発生させるように構成された低ノイズ増幅器構造体であって、
前記出力と、第一差動入力対（Ｎ１，Ｐ１）と第二差動入力対（Ｎ２，Ｐ２）とに配置された複数の入力端子（Ｎ１，Ｐ１；Ｎ２，Ｐ２）とを有し、前記第一差動入力対（Ｎ１，Ｐ１）は第一極性タイプ（−）の第一入力端子（Ｎ１）と前記第一極性タイプに反対の第二極性タイプ（＋）の第二入力端子（Ｐ１）とを含み、前記第二差動入力対（Ｎ２，Ｐ２）は前記第一極性タイプ（−）の第三入力端子（Ｎ２）と前記第二極性タイプ（＋）の第四入力端子（Ｐ２）とを含む、差動差増幅器（ＤＤＡ１）を有し、前記入力信号（ＶＩＮ）が前記第二入力端子（Ｐ１）と前記第三入力端子（Ｎ２）との間に加えられ、これらの第二、第三入力端子はそれぞれ前記第一差動入力対（Ｎ１，Ｐ１）、第二差動入力対（Ｎ２，Ｐ２）とは逆の極性タイプを有し、前記出力（ｏｕｔｐ；ｏｕｔｎ）は第一出力端子（ｏｕｔｐ）と第二出力端子（ｏｕｔｎ）を含む差動出力であり、および
前記出力と前記複数の入力端子（Ｎ１，Ｐ１；Ｎ２，Ｐ２）の中の少なくとも一つ（Ｎ１；Ｐ２）との間に結合された第一フィードバック手段（Ｒ１ａ，Ｃ１ａ；Ｒ１ｂ，Ｃ１ｂ）と、前記一つの入力端子と共通ノード（ＣＭ）との間に結合された第二フィードバック手段（Ｒ２ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）とを含み、前記入力信号（ＶＩＮ）は、前記複数の入力端子の中の、前記一つの入力端子（Ｎ１，Ｐ２）とは異なる一組の二つの入力端子（Ｐ１，Ｎ２）に加えられる、フィードバック構造体（Ｒ１ａ，Ｃ１ａ，Ｒ２ａ，Ｒ２ａ’；Ｒ１ｂ，Ｃ１ｂ，Ｒ２ｂ，Ｒ２ｂ’）を有し、
前記第一フィードバック手段（Ｒ１ａ，Ｃ１ａ；Ｒ１ｂ，Ｃ１ｂ）は、前記第一出力端子（ｏｕｔｐ）を前記第一差動入力対（Ｎ１，Ｐ１）の前記第一入力端子（Ｎ１）に結合する第一フィードバック回路（Ｒ１ａ，Ｃ１ａ）と、さらに前記第二出力端子（ｏｕｔｎ）を前記第二差動入力対（Ｎ２，Ｐ２）の前記第四入力端子（Ｐ２）に結合する第二フィードバック回路（Ｒ１ｂ，Ｃ１ｂ）とを含み、及び
前記第二フィードバック手段（Ｒ２ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）は、前記第一入力端子（Ｎ１）を前記共通ノード（ＣＭ）に結合する第三フィードバック回路（Ｒ２ａ；Ｒ２ａ’）と、前記第四入力端子（Ｐ２）を前記共通ノード（ＣＭ）に結合する第四フィードバック回路（Ｒ２ｂ，Ｒ２ｂ’）とを含む低ノイズ増幅器構造体において、
前記構造体はさらに、第二差動差増幅器（ＤＤＡ２）と抵抗フィードバックネットワーク（ＧＬ１，ＧＨ１，ＧＨ３，Ｒ２ａ，Ｒ２ａ’；ＧＬ２，ＧＨ２，ＧＨ４，Ｒ２ｂ，Ｒ２ｂ’）とを含む入力コモンモード調整手段を有すること、
前記第二差動差増幅器（ＤＤＡ２）は、第三出力端子（Ｏ１）と第四出力端子（Ｏ２）とを含む第二差動出力（Ｏ１，Ｏ２）を有し、また第三差動入力対（Ｎ１’，Ｐ１’）と第四差動入力対（Ｎ２’，Ｐ２’）とに配置された複数の第二入力端子（Ｎ１’，Ｐ１’；Ｎ２’，Ｐ２’）を有し、前記第三差動入力対（Ｎ１’，Ｐ１’）は極性のタイプが逆の第五入力端子（Ｎ１’）と第六入力端子（Ｐ１’）とを含み、前記第四差動入力対（Ｎ２’，Ｐ２’）は極性のタイプが逆の第七入力端子（Ｎ２’）と第八入力端子（Ｐ２’）とを含むこと、
前記第六入力端子（Ｐ１’）と前記第八入力端子（Ｐ２’）は、前記第１差動差増幅器（ＤＤＡ１）の前記第二入力端子（Ｐ１）と第三入力端子（Ｎ２）にそれぞれ接続され、前記第五入力端子（Ｎ１’）と第七入力端子（Ｎ２’）は、前記第一差動差増幅器（ＤＤＡ１）の前記第一入力端子（Ｎ１）と第四入力端子（Ｐ２）にそれぞれ接続されていること、および
前記抵抗フィードバックネットワーク（ＧＬ１，ＧＨ１，ＧＨ３，Ｒ２ａ，Ｒ２ａ’；ＧＬ２，ＧＨ２，ＧＨ４，Ｒ２ｂ，Ｒ２ｂ’）は前記フィードバック構造体（Ｒ１ａ，Ｃ１ａ，Ｒ２ａ，Ｒ２ａ’，Ｒ１ｂ，Ｃ１ｂ，Ｒ２ｂ，Ｒ２ｂ’）を含み、このうちの前記第三フィードバック回路（Ｒ２ａ，Ｒ２ａ’）と前記第四フィードバック回路（Ｒ２ｂ，Ｒ２ｂ’）は、前記第五入力端子（Ｎ１’）を前記共通ノード（ＣＭ）を介して前記第七入力端子（Ｎ２’）に結合する抵抗手段であり、前記抵抗フィードバックネットワークは、前記第二差動差増幅器（ＤＤＡ２）の前記第三出力端子（Ｏ１）と第四出力端子（Ｏ２）を前記第一差動差増幅器（ＤＤＡ１）の前記第一入力端子（Ｎ１）と第四入力端子（Ｐ２）とにそれぞれ結合するように構成されていることを特徴とする低ノイズ増幅器構造体。
【請求項２】
前記抵抗フィードバックネットワーク（ＧＬ１，ＧＨ１，ＧＨ３，Ｒ２ａ，Ｒ２ａ’；ＧＬ２，ＧＨ２，ＧＨ４，Ｒ２ｂ，Ｒ２ｂ’）が、さらに前記第二差動差増幅器（ＤＤＡ２）の前記第三出力端子（Ｏ１）と第四出力端子（Ｏ２）を前記第一差動差増幅器（ＤＤＡ１）の前記第一入力端子（Ｎ１）と第四入力端子（Ｐ２）とに結合するように構成された切替え手段（ＧＬ１，ＧＨ１，ＧＨ３；ＧＬ２，ＧＨ２，ＧＨ４）を含み、この結合は、前記切替え手段の第一状態に対して直接、または前記切替え手段の第二状態に対して前記抵抗手段（Ｒ２ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）を介してのいずれかによって行われることを特徴とする請求項１に記載の低ノイズ増幅器構造体。
【請求項３】
前記第三フィードバック回路（Ｒ２ａ，Ｒ２ａ’）および第四フィードバック回路（Ｒ２ｂ，Ｒ２ｂ’）の各々は、同じ複数の直列接続抵抗器（Ｒ２ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）を含み、
前記切替え手段（ＧＬ１，ＧＨ１，ＧＨ３；ＧＬ２，ＧＨ２，ＧＨ４）は、
前記第二差動差増幅器（ＤＤＡ２）の前記第三出力端子（Ｏ１）と第四出力端子（Ｏ２）を前記第一差動差増幅器（ＤＤＡ１）の前記第一入力端子（Ｎ１）と第四入力端子（Ｐ２）とに結合するように構成された第一スイッチ対（ＧＬ１，ＧＬ２）と、
前記第二差動差増幅器（ＤＤＡ２）の前記第三出力端子（Ｏ１）と第四出力端子（Ｏ２）を前記第三フィードバック回路（Ｒ２ａ，Ｒ２ａ’）と第四フィードバック回路（Ｒ２ｂ，Ｒ２ｂ’）の前記共通ノード（ＣＭ）に結合するように構成された第二スイッチ対（ＧＨ１；ＧＨ２）と、
各スイッチ（ＧＨ３；ＧＨ４）が前記抵抗手段（Ｒ２ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）の個別手段の一抵抗器（Ｒ２ａ，；Ｒ２ｂ）の両端に接続された、少なくとも一つの第三スイッチ対（ＧＨ３；ＧＨ４）とを含むことを特徴とする請求項２に記載の低ノイズ増幅器構造体。
【請求項４】
前記切替え手段（ＧＬ１，ＧＨ１，ＧＨ３；ＧＬ２，ＧＨ２，ＧＨ４）の前記第一状態が前記構造体の比較的低い利得に該当し、これに対して前記第一スイッチ対（ＧＬ１；ＧＬ２）のスイッチが閉じられ、前記第二スイッチ対（ＧＨ１；ＧＨ２）と前記第三スイッチ対（ＧＨ３；ＧＨ４）のスイッチが開かれること、および
前記切替え手段（ＧＬ１，ＧＨ１，ＧＨ３；ＧＬ２，ＧＨ２，ＧＨ４）の前記第二状態が前記構造体の比較的高い利得に該当し、これに対して前記第一スイッチ対（ＧＬ１；ＧＬ２）のスイッチが開かれ、前記第二スイッチ対（ＧＨ１；ＧＨ２）と前記第三スイッチ対（ＧＨ３；ＧＨ４）のスイッチが閉じられることを特徴とする請求項３に記載の低ノイズ増幅器構造体。
【請求項５】
前記第一差動差増幅器（ＤＤＡ１）の前記第一入力端子（Ｎ１）と第三入力端子（Ｎ２）は反転（−）入力端子であり、前記第一差動差増幅器（ＤＤＡ１）の前記第二入力端子（Ｐ１）と第四入力端子（Ｐ２）は非反転（＋）入力端子であることを特徴とする請求項１に記載の低ノイズ増幅器構造体。
【請求項６】
前記第二差動差増幅器（ＤＤＡ２）の第五入力端子（Ｎ１’）と第七入力端子（Ｎ２’）は反転（−）入力端子であり、前記第二差動差増幅器（ＤＤＡ２）の前記第六入力端子（Ｐ１’）と第八入力端子（Ｐ２’）は非反転（＋）入力端子であることを特徴とする請求項１に記載の低ノイズ増幅器構造体。
【請求項７】
前記第一フィードバック手段（Ｒ１ａ，Ｃ１ａ；Ｒ１ｂ，Ｃ１ｂ）の第一フィードバック回路（Ｒ１ａ，Ｃ１ａ）と第二フィードバック回路（Ｒ１ｂ，Ｃ１ｂ）は各々、抵抗器（Ｒ１ａ；Ｒ１ｂ）とコンデンサ（Ｃ１ａ；Ｃ１ｂ）の並列接続を含むフィルタ回路であることを特徴とする請求項１に記載の低ノイズ増幅器構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、その入力端子に加えられた入力信号を増幅し、これによってその出力側に出力信号を発生させるように構成された低ノイズ増幅器構造体に関するもので、前記構造体は、
−  前記出力と、第一差動入力対と第二差動入力対とに配置された複数の入力端子とを有し、前記第一差動入力対は第一極性タイプの第一入力端子と前記第一極性タイプに反対の第二極性タイプの第二入力端子とを含み、前記第二差動入力対は前記第一極性タイプの第三入力端子と前記第二極性タイプの第四入力端子とを含む、差動差増幅器（differential difference amplifier）、および
−  前記出力と前記複数の入力端子の中の少なくとも一つとの間に結合された第一フィードバック手段（Ｒ１ａ，Ｃ１ａ；Ｒ１ｂ，Ｃ１ｂ）と、前記一つの入力端子と共通ノードとの間に結合された第二フィードバック手段（Ｒ２ａ，Ｒ２ａ’；Ｒ２ｂ，Ｒ２ｂ’）とを含み、前記入力信号は、前記複数の入力端子の中の、前記一つの入力端子とは異なる一組の二つの入力端子に加えられる、フィードバック構造体を有する。
【０００２】
【従来の技術】
このような低ノイズ増幅器構造体は、従来の技術においては例えば、IEEE JOURNAL OF SOLID-STATE CIRCUITS誌１９９３年８月第２８巻第８号の９１５〜９２１ページに公表された、ＳＧＳ-Thomson Microelectronics社のＧ.Nicollini他による論文「A 3.3-V 800-nVrms Noise, Gain-Programmable CMOS Microphone Preamplifier Design Using Yield Modeling Technique」によって周知である。この論文では、高い入力抵抗インピーダンスと広い入力コモンモードレンジを有する低ノイズ増幅器構造体を得るために、さまざまな増幅器配置が比較されている。最もすぐれた構造体は「差動差増幅器（ＤＤＡ）」の使用に基づくものであることが立証された。この最も知られた構造体では、入力信号は増幅器の第一差動入力対に加えられる。増幅器の利得を制御するフィードバック構造体の第一フィードバック手段は、出力と第二差動入力対の入力端子との間に接続された第一抵抗器によって構成されており、また第二フィードバック手段は、後者の入力端子と、この場合には接地されている共通ノードとの間に接続された第二抵抗器によって構成されている。第二差動入力対のもう一つの入力端子も、共通ノードに接続、すなわち接地されている。
【０００３】
【発明が解決しようとする課題】
この周知の低ノイズシングルエンド増幅器構造体に伴う問題点は、入力信号の振幅が比較的高く、例えば１Ｖｐｐ程度になった場合に、出力信号中に認容できないひずみが発生することである。この論文では、入力信号の振幅は１００ｍＶに制限されている。
【０００４】
この原因は、単一の差動入力対のダイナミックレンジが十分に高くないことである。このダイナミックレンジは、例えば差動入力対の入力トランジスタの幅と長さの比（Ｗ／Ｌ）を減ずることによって広げることができる。しかし、トタンジスタが小さいほど、低ノイズ増幅器にとって薦めることのできない入力に関連するノイズは大きくなる。
【０００５】
本発明の目的は、高い入力抵抗インピーダンスと広い入力コモンモードレンジを有し、完全な差動方式で作動する、上記の周知の形式の低ノイズ増幅器構造体を提供することである。
【０００６】
【課題を解決するための手段】
本発明によれば、この目的は、前記入力信号が前記第二入力端子と前記第三入力端子との間に加えられ、これらの第二、第三入力端子はそれぞれ前記第一、第二差動入力対とは逆の極性タイプを有すること、前記出力は第一出力端子と第二出力端子を含む差動出力であること、前記第一フィードバック手段は、前記第一出力端子を前記第一差動入力対の第一入力端子に結合する第一フィードバック回路と、さらに前記第二出力端子を前記第二差動入力対の第四入力端子に結合する第二フィードバック回路とを含むこと、及び
前記第二フィードバック手段は、前記第一入力端子を前記共通ノードに結合する第三フィードバック回路と、前記第四入力端子を前記共通ノードに結合する第四フィードバック回路とを含むことによって達成される。
【０００７】
こうして、入力コモンモードのための高い入力インピーダンスと広いレンジとを有する完全な差動増幅器構造体が得られる。実際に、入力信号は、差動差増幅器の異なった差動入力対に属する入力端子に加えられる。この結果、高い入力信号を受ける差動対はなく、したがって、認容できない高調波ひずみを引き起こす差動対はない。これによって入力ダイナミックレンジは大幅に増加する。入力インピーダンスは差動差増幅器の入力トランジスタによって決定され、したがって比較的高い抵抗値を有する。この構造体の利得は、差動差増幅器の第一および第四入力端子に結合されたフィードバック回路の比によって決定される。
【０００８】
入力コモンモードレンジをさらに増加するための、本発明のさらに別の特徴は、前記構造体が、さらに第二差動差増幅器と抵抗フィードバックネットワークとを含む入力コモンモード調整手段を有すること、前記第二差動差増幅器は、第三出力端子と第四出力端子とを含む第二差動出力を有し、逆の極性タイプの第五入力端子と第六入力端子とを含む第三差動入力対及び逆の極性タイプの第七入力端子と第八入力端子とを含む第四差動入力対で配置された複数の第二入力端子を有すること、前記第六入力端子と前記第八入力端子は、第一の前記差動差増幅器の前記第二入力端子と第三入力端子にそれぞれ接続され、前記第五入力端子と第七入力端子は、前記第一差動差増幅器の前記第一入力端子と第四入力端子にそれぞれ接続されていること、および前記抵抗フィードバックネットワークは前記フィードバック構造体（Ｒ１ａ，Ｃ１ａ，Ｒ２ａ，Ｒ２ａ’，Ｒ１ｂ，Ｃ１ｂ，Ｒ２ｂ，Ｒ２ｂ’）を含み、このうちの前記第三フィードバック回路と前記第四フィードバック回路は、前記第五入力端子を前記共通ノードを介して前記第七入力端子に結合する抵抗手段であり、前記抵抗フィードバックネットワークは、前記第二差動差増幅器の前記第三出力端子と第四出力端子を前記第一差動差増幅器の前記第一入力端子と第四入力端子とにそれぞれ結合するように構成されていることである。
【０００９】
こうして、入力コモンモード調整手段は第一差動差増幅器への電流の電流源となり、これによって第一差動差増幅器の入力コモンモードレンジは増加する。言い換えれば、これらの入力端子のコモンモードは、第二差動差増幅器に基づくコモンモードフィードバック回路として作動する入力コモンモード調整手段を介して入力コモンモードでバイアスされた出力コモンモードとは独立している。
【００１０】
本発明の構造体の利得を変更できるようにするための、さらに別の特徴は、前記抵抗フィードバックネットワークが、前記第二差動差増幅器の前記第三出力端子と第四出力端子を前記第一差動差増幅器の前記第一入力端子と第四入力端子とに結合するように構成された切替え手段を含み、この結合は、前記切替え手段の第一状態に対して直接、または前記切替え手段の第二状態に対して前記抵抗手段を介してのいずれかによって行われる。
【００１１】
これによって、本発明の低ノイズ増幅器構造体は、切替え手段の状態に応じて高または低を設定することのできるプログラム可能な利得を備えている。
【００１２】
さらに詳しくは、前記第三および第四フィードバック回路の各々は、同じ複数の直列接続された抵抗器を含み、前記切替え手段は、
−  前記第二差動差増幅器の前記第三出力端子と第四出力端子を前記第一差動差増幅器の前記第一入力端子と第四入力端子とに結合するように構成された第一スイッチ対と、
−  前記第二差動差増幅器の前記第三出力端子と第四出力端子を前記第三フィードバック回路と第四フィードバック回路の前記共通ノードに結合するように構成された第二スイッチ対と、
−  各スイッチが前記抵抗手段の異なった一つの一抵抗器の両端に接続された、少なくとも一つの第三スイッチ対とを含む。
【００１３】
したがって、切替え手段の適当な制御によって、いくつかの異なる利得モードを得ることが可能である。
【００１４】
本発明のさらに他の特徴は、前記切替え手段の前記第一状態が前記構造体の比較的低い利得に該当し、これに対して前記第一スイッチ対のスイッチが閉じられ、前記第二スイッチ対と前記第三スイッチ対のスイッチが開かれること、および前記切替え手段の前記第二状態が前記構造体の比較的高い利得に該当し、これに対して前記第一スイッチ対のスイッチが開かれ、前記第二スイッチ対と前記第三スイッチ対のスイッチが閉じられることである。
【００１５】
こうして、高い入力信号に対しては、構造体の利得は第三対のスイッチを開くことによって低く設定される（第一状態）ので、抵抗手段の抵抗値は最高となるが、低い入力信号に対しては、構造体の利得は第三対のスイッチを閉じることによって高く設定され（第二状態）、これによって抵抗手段の抵抗値は低下する。さらにまた、後でさらに詳しく説明するように、切替え手段は、利得が高いときに、抵抗フィードバックネットワークが第一差動差増幅器における差ノイズを放出しないようにする。
【００１６】
本発明のさらなる特徴は、請求項６から８までに記載されている。
【００１７】
本発明による低ノイズ増幅器構造体を示す添付の図を関連させて行う実施の形態の下記の説明によって、本発明の上記の目的とその他の目的、および特徴はさらに明らかになり、発明自体がよりよく理解されよう。
【００１８】
【発明の実施の形態】
図は、高い抵抗入力インピーダンスと広い入力コモンモードレンジを保証する「差動差増幅器」（ＤＤＡ）の形態に基づく、完全な差動低ノイズ増幅器構造体を示す。これは、２ｄＢと２０ｄＢの間で切替え可能な組込み式のプログラム可能な利得回路を有する。以後、２ｄＢと２０ｄＢをそれぞれ低利得モードおよび高利得モードと呼ぶことにする。増幅器構造体は０．５μｍ標準ＣＭＯＳ技術で実施される。これは単一３Ｖ電源から供給される電流１．９ｍＡを消費する。
【００１９】
さらに詳しくは、増幅器構造体は本質的に、フィードバック回路Ｒ１ａ、Ｃ１ａ、およびＲ１ｂ、Ｃ１ｂに関連した差動差増幅器ＤＤＡ１からなっている。増幅器ＤＤＡ１は、二つの差動入力対Ｎ１、Ｐ１およびＮ２、Ｐ２、並びに一つの差動出力対ｏｕｔｐ、ｏｕｔｎを有する。このような差動差増幅器は、例えばＩＥＥＥ JOURNAL OF SOLID-STATE CIRCUITS, VOL.SC-22, NO.2,１９８７年４月、２８７〜２９４ページに発表されたE. Sackinger他の論文「A Versatile Building Block: The CMOS Differential Difference Amplifier」から、当業界においては周知であるため、さらに詳しい説明はしない。
【００２０】
フィードバック回路は、低域濾過をもたらすために抵抗器Ｒ１ａ；Ｒ１ｂとコンデンサＣ１ａ；Ｃ１ｂとの並列接続によって構成されている。これらの回路は、差動出力対の端子ｏｕｔｐ、ｏｕｔｎを増幅器ＤＤＡ１の入力端子に逆結合する。増幅器ＤＤＡ１の特徴は、フィードバック回路Ｒ１ａ、Ｃ１ａが、出力端子ｏｕｔｐをＤＤＡ１の第一差動入力対Ｎ１、Ｐ１の反転入力（−）Ｎ１に結合するが、フィードバック回路Ｒ１ｂ、Ｃ１ｂは、出力端子ｏｕｔｎをＤＤＡ１の第二差動入力対Ｎ２、Ｐ２の非反転入力（＋）Ｐ２に結合することである。それから入力信号Ｖｉｎを、ＤＤＡ１の残りの入力端子Ｐ１とＮ２に、すなわち第一差動入力対Ｎ１、Ｐ１の非反転入力（＋）Ｐ１と第二差動入力対Ｎ２、Ｐ２の反転入力（−）Ｎ２との間に加えることもできる。
【００２１】
増幅器構造体はまた、後で説明するように、第二差動差増幅器ＤＤＡ２と、直列接続された四つの抵抗器Ｒ２ａ、Ｒ２ａ’；Ｒ２ｂ、Ｒ２ｂ’と関連したスイッチによって構成される抵抗フィードバックネットワークとを含む。
【００２２】
増幅器ＤＤＡ２は、二つの差動入力対Ｎ１’、Ｐ１’およびＮ２’、Ｐ２’、並びに一つの差動出力対Ｏ１、Ｏ２を有する。ＤＤＡ２の第一差動入力対Ｎ１’、Ｐ１’の反転入力（−）Ｎ１’は、フィードバックノードＡ１を介してＤＤＡ１の第一差動入力対Ｎ１、Ｐ１の反転入力（−）Ｎ１に接続されており、ＤＤＡ２の第二差動入力対Ｎ２’、Ｐ２’の反転入力（−）Ｎ２’は、フィードバックノードＢ１を介してＤＤＡ１の第二差動入力対Ｎ２、Ｐ２の非反転入力（＋）Ｐ２に接続されている。さらにまた、ＤＤＡ２の第一差動入力対Ｎ１’、Ｐ１’の非反転入力（＋）Ｐ１’は、ＤＤＡ１の第一差動入力対Ｎ１、Ｐ１の非反転入力（＋）Ｐ１に接続されており、ＤＤＡ２の第二差動入力対Ｎ２’、Ｐ２’の非反転入力（＋）Ｐ２’は、ＤＤＡ１の第二差動入力対Ｎ２、Ｐ２の反転入力（−）Ｎ２に接続されている。したがって、入力信号ＶｉｎはＤＤＡ２の非反転（＋）入力端子Ｐ１’およびＰ２’の間にもある。
【００２３】
抵抗フィードバックネットワークの抵抗器Ｒ２ａ、Ｒ２ａ’；Ｒ２ｂ、Ｒ２ｂ’は、端子Ａ１とＢ１の間に直列に接続されている。ＤＤＡ２の出力側Ｏ１とＯ２はそれぞれ、スイッチＧＬ１とＧＬ２を介してノードＡ１とＢ１に、またスイッチＧＨ１とＧＨ２を介して抵抗器Ｒ２ａ’とＲ２ｂ’を連結する共通ノードＣＭに結合されている。他のスイッチＧＨ３とＧＨ４はそれぞれ、抵抗器Ｒ２ａとＲ２ｂの両端に、すなわちノードＡ１とＡ２の間とノードＢ１とＢ２の間に結合されており、ノードＡ２はＲ２ａとＲ２ａ’を連結し、ノードＢ２はＲ２ｂとＲ２ｂ’を連結する。
【００２４】
増幅器構造体の差動入力抵抗はほぼ無限大である。ＤＣ利得は、（Ｒ１＋Ｒ２）／Ｒ２として容易に計算され、ここでＲ１は同じ抵抗器Ｒ１ａまたはＲ１ｂの抵抗値に等しく、Ｒ２はＲ２ａ＋Ｒ２ａ’の抵抗値、またはスイッチＧＨ３とＧＨ４が開いているときには、その等価値Ｒ２ｂ＋Ｒ２ｂ’に等しい。
【００２５】
第二増幅器ＤＤＡ２は、ＤＤＡ１のフィードバックノードＡ１、Ｂ１のコモンモードを差動入力信号Ｖｉｎのコモンモードに等しくさせる。したがって、ＤＤＡ２は抵抗フィードバックネットワークへの電流Ｉ１、Ｉ２の電流源となる。
【００２６】
スイッチの状態は増幅器の利得モードを決定する。低入力信号Ｖｉｎのために使用される高利得モード（２０ｄＢ）では、スイッチＧＨ１、ＧＨ２、ＧＨ３、ＧＨ４はすべて閉じられるが、スイッチＧＬ１、ＧＬ２は開かれる。この高利得モードでは、コモンモード調節のためのＤＤＡ２の出力電流はコモンモードＣＭに入れられる。これはＤＤＡ２によって発生するノイズ、すなわちコモンモードノイズを作り、したがって差動出力信号に対しては重要でない。この結果、入力関連ノイズが最小となる。
【００２７】
例えばもっと大きな入力信号Ｖｉｎのために低モード（２ｄＢ）に利得を切り替えるには、スイッチＧＨ３、ＧＨ４は開かれる。これによって余分の抵抗器Ｒ２ａ／Ｒ２ｂがフィードバックネットワークの中に挿入される。しかし、ノードＣＭの中にコモンモード調節電流を入れることは、増幅器ＤＤＡ２の出力段でのダイナミックレンジの問題を起こす結果となる。したがって、スイッチＧＨ１、ＧＨ２も開かれ、スイッチＧＬ１、ＧＬ２は閉じられる。それから電流はフィードバックノードＡ１、Ｂ１に直接加えられる。こうして、ＤＤＡ２の出力ノイズは増幅器出力に差動的に加えられる。しかしこの低利得構成では、ノイズは入力信号に対して小さく、したがって入力信号ははるかに大きい。
【００２８】
差動差増幅器ＤＤＡ１とＤＤＡ２の内部回路構成は比較的古いもので、したがって詳細には示さない。しかし、増幅器ＤＤＡ１では、出力のコモンモードは供給電圧の半分に等しいアナログアースに強制されることに注目することが重要である。さらにまた、差動対の入力トランジスタは、ノイズを減少するために非常に大きい寸法にされる（７５０μｍ／７．５μｍ）。大きなＷ／Ｌ（幅対長さ）比は、結果的に高いトランスコンダクタンスｇｍを生じさせ、この高いトランスコンダクタンスはＤＤＡ１における他のトランジスタの入力関連ノイズを減少する。これは、入力信号が異なる入力対の入力端子、すなわちこの場合にはＰ１、Ｎ２の両端に加えられるときにのみ可能で、そうでなければ、制限されたひずみを伴う妥当な入力信号の処理を可能にするために、入力トランジスタのＷ／Ｌ比をあまりに大きく選択することはできない。
【００２９】
増幅器ＤＤＡ２では、出力電流は、二つの差動対の非反転入力Ｐ１’、Ｐ２’に加えられる入力信号Ｖｉｎのコモンモードによって決定される。抵抗ネットワークのフィードバックノードＡ１、Ａ２は反転ノードＮ１’、Ｎ２’にフィードバックされる。これはコモンモード調節ループを形成する。コモンモード調節ＤＤＡ２の出力が唯一の電流源となり得るので、入力コモンモードレンジは、ＤＤＡ１の出力側のコモンモードにおいて低い側に制限される。しかしながら、入力コモンモードレンジは、出力段を沈下及びソース電流（sink and source current）適合させることによって容易に低い側に広げることができる。それから入力コモンモードレンジは、ＤＤＡ１とＤＤＡ２両方の入力差動対の電流源の飽和制限によって低い側に制限される。この結果、入力コモンモードレンジは、供給電圧の半分からいわゆる上部レール電圧（upper rail current）まで変化することもある。
【００３０】
上述のスイッチＧＬ１、ＧＨ１、ＧＨ３、およびＧＬ２、ＧＨ２、ＧＨ４のすべては、当技術分野では周知のように、ＣＭＯＳトランジスタによって実現することもできることに留意されたい。さらにまた、本発明の構造体を二つの可能な利得モードのみで説明したが、例えば抵抗器の数とこれらの両端のスイッチの数を増加することによって、さらにもっと高い可能な利得設定を得るために、抵抗フィードバックネットワークの設計を広げることは、当業者にとっては比較的容易なことである。
【００３１】
本発明の原理を特定の装置について説明したが、この説明は例示としてのみ、そして発明の範囲を限定しないものとして記載されたことが、はっきり理解されよう。
【図面の簡単な説明】
【図１】本発明による差動差低ノイズ増幅器構造体の概略図である。
【符号の説明】
ＤＤＡ１、ＤＤＡ２  差動差増幅器
ＶIN  入力信号
ＶOUT  出力信号
Ｒ１ａ、Ｒ１ｂ、Ｒ２ａ、Ｒ２ｂ、Ｒ２ａ’、Ｒ２ｂ’  抵抗器
Ｃｌａ、Ｃｌｂ  コンデンサ
Ａ１、Ｂ１、Ａ２、Ｂ２  ノード
ＣＭ  コモンモードノード
ＧＬ１、ＧＬ２、ＧＨ１、ＧＨ２、ＧＨ３、ＧＨ４  スイッチ
【図１】
0004015237.tif 000002