(57)【特許請求の範囲】
【請求項１】
デジタル伝送路より供給されるデジタル映像信号と前記デジタル映像信号のフレーム周期を示すフレーム周期信号とを入力する入力手段と、
所定周波数のクロックを分周して水平同期期間に対応した第１の信号を発生する第１の分周手段と、
前記第１の信号を分周して垂直同期期間に対応した第２の信号を発生する第２の分周手段と、
前記第１の信号を用いて水平同期信号を生成すると共に前記第２の信号を用いて垂直同期信号を生成し、前記入力されたデジタル映像信号に対して前記水平同期信号と垂直同期信号を付加して出力する出力手段と、
前記入力手段により入力されたフレーム周期信号と前記第２の信号との位相差を検出し、前記位相差をなくすように、前記第１の分周手段の分周比を制御する制御手段とを備え、
前記制御手段は１フレーム期間中、第１の期間においては前記第１の分周手段の分周比を所定の分周比とし、第２の期間においては前記位相差に基づいて決定した分周比とするべく前記第１の分周手段を制御することを特徴とする信号処理装置。
【請求項２】
デジタル伝送路より供給されるデジタル映像信号と前記デジタル映像信号のフレーム周期を示すフレーム周期信号とを入力する入力手段と、
所定周波数のクロックをカウントすると共にカウント値が第１の設定値に達したことに応じて水平同期期間に対応した第１の信号を発生する第１のカウンタと、
前記第１の信号をカウントすると共にカウント値が第２の設定値に達したことに応じて垂直同期期間に対応した第２の信号を発生する第２のカウンタと、
前記第１の信号を用いて水平同期信号を生成すると共に前記第２の信号を用いて垂直同期信号を生成し、前記入力されたデジタル映像信号に対して前記水平同期信号と垂直同期信号を付加して出力する出力手段と、
前記入力手段により入力されたフレーム周期信号と前記第２の信号との位相差を検出し、前記位相差をなくすように、前記第１の設定値と前記第２の設定値を変更する制御手段とを備えた信号処理装置。
【請求項３】
前記制御手段は更に、１フレーム期間における垂直ブランキング期間以外の期間においては前記第１の設定値を所定値に設定し、前記垂直ブランキング期間に相当する期間においては前記第１の設定値を前記位相差に基づいて決定した値とすることを特徴とする請求項２記載の信号処理装置。
【請求項４】
デジタル伝送路よりフレーム周期信号とともに供給されるデジタルビデオ信号を入力する入力手段と、
前記入力手段により入力されたデジタル映像信号を記憶するメモリと、
所定周波数のクロックをカウントすると共にカウント値が第１の設定値に達したことに応じて水平同期期間に対応した第１の信号を発生する第１のカウンタと、
前記第１の信号をカウントすると共にカウント値が第２の設定値に達したことに応じてフレーム周期に対応した第２の信号を発生する第２のカウンタと、
前記第１の信号及び前記第２の信号に従って前記メモリに記憶されたデジタル映像信号を読み出して出力する出力手段と、
前記入力手段により入力されたフレーム周期信号と前記出力手段により出力されるビデオ信号のフレーム周期との差を検出する検出手段と、
前記検出手段により検出された差をなくすよう、前記第１の設定値を変更して前記出力されるビデオ信号の水平同期期間を変更すると共に前記第２の設定値を変更して前記出力されるビデオ信号のフレーム周期を変更する制御手段とを備える信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置に関し、特には、外部から入力される映像信号の処理に関するものである。
【０００２】
【従来の技術】
この種の装置として、従来より、画像信号をデジタル信号としてその情報量を圧縮して磁気テープに記録再生するデジタルＶＴＲが知られている。
【０００３】
そして、近年では、この種のデジタルＶＴＲに対してデジタル画像信号を情報慮が圧縮されたままの状態で供給して記録することも考えられている。
【０００４】
このように圧縮された状態でデジタル画像信号を供給し、記録することで、画像信号の圧縮・伸長に伴う信号の劣化を防止することができるとともに、伝送する画像信号の情報量を削減することができ、低い伝送レートでダビング等の画像信号の通信を行うことが可能になる。
【０００５】
この種のデジタル伝送通信フォーマットとしてＩＥＥＥ１３９４フォーマットが近年注目されている。
【０００６】
図５はこの１３９４により圧縮された画像信号を伝送する際のタイミングチャートである。図に示したように、複数のブロックに分割されたパケットとして伝送される。
【０００７】
図において、ｔ０、ｔ１、…は１フレーム期間をパケット数だけ分割したタイムスロットの時刻を示しており、各パケットは伝送路上のトラフィックに応じて、できるだけ決められたタイムスロット内で伝送されるように制御される。また、フレームを示す人号が１フレーム期間に一回だけ所定のパケットで伝送される。アナログ信号の場合には水平同期信号と垂直同期信号の両方が外部から供給されるのに対し、デジタル入力信号では、フレーム信号だけしか入力されない点が特徴である。
【０００８】
【発明が解決しようとする課題】
前述のようなデジタルＶＴＲにおいて、デジタル伝送路からの入力映像信号に係る映像をモニタに表示する場合、伝送側のフレーム周期が正確でないため、伝送される信号のフレーム周期に応じて水平同期信号と垂直同期信号とを内部で生成する必要がある。
【０００９】
そのためには、ＰＬＬ回路により外部のフレーム信号に同期したクロックを生成し、これを分周して水平同期信号と垂直同期信号とを得ることが考えられる。
【００１０】
しかし、アナログ信号の場合には水平同期信号を用いてＰＬＬ回路を駆動するができるのに対し、デジタル信号の場合には水平同期信号期間に対して非常に間隔の大きいフレーム信号を用いてＰＬＬ回路を駆動することになり、正確に入力デジタル信号（外部フレーム信号）に位相同期したクロックを得ることは困難である。
【００１１】
また、ＰＬＬの応答によっては、外部フレーム信号にジッタなどが存在すると、その影響を受けてモニタ上の画面が乱れる等の問題もある。
【００１２】
本発明は前述の如き問題点を解決することを目的とする。
【００１３】
本発明の他の目的は、デジタル伝送路からの映像信号に係る映像を表示する場合に、装置内部のフレームタイミングを伝送側のフレームタイミングに同期させる処にある。
【００１４】
本発明の更に他の目的は、デジタル伝送路からの映像信号に係る画像を表示する際、画面の乱れをなくす処にある。
【００１５】
【課題を解決するための手段】
前述の如き問題を解決し、前記目的を達成するため、本発明は、デジタル伝送路より供給されるデジタル映像信号と前記デジタル映像信号のフレーム周期を示すフレーム周期信号とを入力する入力手段と、所定周波数のクロックを分周して水平同期期間に対応した第１の信号を発生する第１の分周手段と、前記第１の信号を分周して垂直同期期間に対応した第２の信号を発生する第２の分周手段と、前記第１の信号を用いて水平同期信号を生成すると共に前記第２の信号を用いて垂直同期信号を生成し、前記入力されたデジタル映像信号に対して前記水平同期信号と垂直同期信号を付加して出力する出力手段と、前記入力手段により入力されたフレーム周期信号と前記第２の信号との位相差を検出し、前記位相差をなくすように、前記第１の分周手段の分周比を制御する制御手段とを備え、前記制御手段は１フレーム期間中、第１の期間においては前記第１の分周手段の分周比を所定の分周比とし、第２の期間においては前記位相差に基づいて決定した分周比とするべく前記第１の分周手段を制御する構成とした。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
【００１７】
図１は本発明が適用されるデジタルＶＴＲの構成を示すブロック図であり、図１のＶＴＲはＨＤデジタルＶＣＲ評議会により提案されたＤＶフォーマットに従う装置である。
【００１８】
まず、図１における通常の再生動作について説明する。
【００１９】
図１において、再生回路１０３は不図示のヘッドを用いてテープ１０１から映像信号を再生し、記録時に施されたデジタル変調処理に対応した復調処理を施し、もとのデジタル信号に変換する。そして、この再生デジタル信号に位相同期したクロックに従って再生デジタル信号をメモリ１０５に書き込む。
【００２０】
誤り訂正回路１０７はメモリ１０５にアクセスし、記録時にパリティデータがふかされて誤り訂正符号化された再生デジタル信号に対して誤り訂正復号処理を施して再生信号中のエラーを訂正する。
【００２１】
復号回路１０９は、誤り訂正処理された再生信号を復号処理に適した順にメモリ１０５より読み出し、可変長符号復号処理、逆ＤＣＴ処理等記録時と逆の処理を施してその情報量を伸長し、メモリ１１１に書き込む。
【００２２】
出力回路１１３は、メモリ１１１よりモニタ２０にて表示するのに適した順に再生映像信号を読み出して水平、垂直同期信号を付加すると共にアナログ信号に変換し、モニタ２０に出力する。
【００２３】
また、デジタルＩ／Ｆ１１７はメモリ１０５に書き込まれ、誤り訂正処理回路１０７により誤り訂正処理が施された符号化されたままのデジタル映像信号を、前述のＩＥＥＥ１３９４フォーマットに従う伝送形態に変換し、図５に示した如くデジタル伝送路３０に出力する。
【００２４】
次に、デジタル伝送路３０より伝送される映像信号を出力する場合について説明する。
【００２５】
デジタル伝送路３０から入力された信号は、デジタルＩ／Ｆ１１７において、クロック信号ＣＬＫ、映像信号などの主信号、及び前述のフレーム同期信号（以下外部ＦＲ信号）とに分離される。デジタルＩ／Ｆ１１７はこのＣＬＫに従って映像信号をメモリ１０５に書き込むと共に、外部ＦＲ信号を読み出し制御回路１１５に出力する。
【００２６】
メモリ１０５に書き込まれた映像信号は前述の如く復号回路１０９にて復号され、メモリ１１１に書き込まれる。
【００２７】
読み出し制御回路１１５は、デジタルＩ／Ｆからの外部ＦＲ信号を用いてメモリ１１１の読みだしアドレスを生成すると共に、後述の如く内部Ｈ信号及び内部フレーム信号（以下内部ＦＲ信号）を生成して出力回路１１３に出力する。出力回路１１３は読み出し制御回路１１５からの読み出しアドレスに従って読み出された映像信号に対して、デジタルＩ／Ｆ１１７より出力された内部Ｈ信号、内部ＦＲ信号を用いて水平・垂直同期信号を付加してモニタ２０に出力する。
【００２８】
次に、図２を用いて読み出し制御回路１１５について説明する。
【００２９】
図２は読み出し制御回路１１５の構成を示すブロック図である。
【００３０】
図２において、２０３は水晶発振器であり、固定周波数（本形態では１３．５ＭＨｚ）のクロックを発生する。Ｈカウンタ２０５は発振器２０３からのクロックをカウントし、所定数カウントした際にパルスを発生してリセットすることにより発振器２０３からのクロックを分周し、水平同期期間に対応した内部Ｈ信号を生成する。通常、ＮＴＳＣビデオ信号を扱う場合には、Ｈカウンタのカウント値は８５８に設定している。
【００３１】
また、Ｖカウンタ２０７は、Hカウンタ２０５からの内部Ｈ信号をカウントし、所定数カウントした際にパルスを発生してリセットすることによりＨカウンタ２０５からの内部Ｈ信号を分周し、垂直同期期間に対応した内部ＦＲ信号を生成する。ＮＴＳＣビデオ信号を扱う場合には、Ｖカウンタのカウント値は５２５に設定している。
【００３２】
アドレス発生回路２０９は、Ｈカウンタ２０５及びＶカウンタ２０７からの内部Ｈ信号及び内部ＦＲ信号を用いてメモリ１１１の読みだしアドレスを生成し、メモリ１１１より映像信号を読み出して出力回路１１３に出力する。
【００３３】
また、内部Ｈ信号と内部ＦＲ信号は出力回路１１３に出力される。出力回路１１３はこれらの信号を用いて水平・垂直同期信号を生成し、メモリ１１１より読み出された映像信号に付加する。
【００３４】
制御回路２０１は前述の如くデジタルＩ／Ｆより出力された外部ＦＲ信号とＶカウンタ２０７からの内部ＦＲ信号との位相差を検出し、その位相差に応じてＨカウンタ２０５のカウント値を変更することによりＨカウンタ２０５により分周比を変更する。
【００３５】
即ち、内部ＦＲ信号の位相が遅れている場合にはカウント値を８５８よりも小さくして内部Ｈ信号の周波数を高くし、内部ＦＲ信号の位相が進んでいる場合にはカウント値を８５８よりも大きくして内部Ｈ信号の周波数を低くする。
【００３６】
ただし、本形態においては、Ｈカウンタ２０５のカウント値を一様に変更するのではなく、垂直ブランキング期間に相当する期間だけカウント値を８５８とは異なる値とし、有効表示期間においては８５８に固定する。
【００３７】
図３に示したように、ＮＴＳＣビデオ信号では、１フレームの水平走査線数は５２５本であり、そのうち４８０本を有効走査線とし、残りの４５本を垂直ブランキング部としている。一般にモニタ２０において画面上に表示されるのは、４８０本の有効走査線部であり、垂直ブランキング部の映像信号は表示されることはない。例えば、モニタ２０がＣＲＴディスプレイの場合、この垂直ブランキング期間において画面下部までスキャンした電子ビームを画面上部まで戻している。
【００３８】
そこで、本形態では、外部ＦＲ信号と内部ＦＲ信号との間に位相差があった場合、制御回路２０１はＨカウンタ２０５からの内部Ｈ信号に基づいて、垂直ブランキング部の４５ライン分の期間においてのみ、その位相差をなくすようにＨカウンタ２０５のカウント値を変更し、他の４８０ライン分の期間はカウント値を８５８のまま固定にしている。
【００３９】
この結果、垂直ブランキング部において出力される内部Ｈ信号の周期が変動して水平同期期間の長さが変動し、垂直ブランキング期間の長さも変動するが、モニタ２０においては、垂直ブランキング期間の長さが変動した場合であっても有効表示期間外でその変動を吸収することができ、有効表示期間において画面が乱れることはない。また、内部ＦＲ信号の周期を外部ＦＲ信号に追従させることができる。
【００４０】
例えば、ＣＲＴディスプレイの場合、垂直ブランキング部４５ラインが４０ライン程度にまで短くなったとしても、有効表示期間までには十分安定に表示可能な状態にすることが可能である。
【００４１】
このように、本形態においては、デジタル伝送路から供給された映像信号を外部モニタに出力する際、外部ＦＲ信号と内部ＦＲ信号との位相差に応じて、垂直ブランキング部に相当する期間のみＨカウンタ２０５による分周比を変更することで垂直ブランキング期間の長さを変更し、位相変動分を吸収しているので、外部のフレーム信号に位相同期した内部フレーム信号を得ることができると共に、画面全体で一様に分周比を変更する場合に比べて有効表示画面の乱れを少なくすることができる。
【００４２】
前述の実施形態においては、Ｈカウンタ２０５のカウント値のみを変更する構成だったが、Ｖカウンタ２０７のカウント値も変更するように構成してもよい。
【００４３】
例えば、供給側の装置が変更した場合等、供給されるデジタル信号のフレーム信号の位置が大きく変化した場合には、内部ＦＲ信号が外部ＦＲ信号に追従するために非常に長い時間を要する。そのため、本形態では、Ｖカウンタ２０７のカウント値も制御可能な構成とし、外部ＦＲ信号の位置（位相）が大きく変化した場合にはまず、Ｖカウンタ２０７のカウント値を制御して外部ＦＲ信号へ速やかに追従させ、内部ＦＲ信号がほぼ外部ＦＲ信号に追いついた時点でＶカウンタのカウント値を５２５に固定して、前述の実施形態の通りＨカウンタ２０５のカウント値を制御する動作に戻す。
【００４４】
図６にこの様子を示す。
【００４５】
図６は外部ＦＲ信号と内部ＦＲ信号の様子を示すタイミングチャートであり、図中Ｔ１の時点で入力映像信号のフレーム位置が大きく変化している。そこで、この外部ＦＲ信号の変動を制御回路２０１によって検出し、Ｖカウンタ２０７のカウント値を制御する。
【００４６】
図６の例では内部ＦＲ信号が追従するまでに４フレーム期間を要しているが、この追従期間はＶカウンタ２０７のカウント値の設定の仕方により制御可能である。即ち、入力信号が切り換わった時点ですぐ追従するようなＶカウンタ２０７のリセット動作でも、追従期間が長くてもよいからＦＲ信号の周波数の変化を極力少なくするような動作も可能である。
【００４７】
また、Ｖカウンタ２０７のカウント値は、ＮＴＳＣ信号の場合には５２５で固定したが、家庭用ゲーム機器からの信号等、水平走査線数が違うものは、その走査線数に応じてカウント値を設定することで前述の形態と同様の処理を行うことが可能である。
【００４８】
なお、制御回路２０１による位相比較処理は１フレームに一回行えばよいので、マイクロコンピュータによる処理に適しており、制御回路２０１の処理をマイクロコンピュータによるソフトウェア処理で行ってもよい。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、１画面期間中、第１の期間においては所定の分周比とし、第２の期間においては位相差に応じて決定した分周比としているので、表示画面を乱すことなく、内部の画像信号のフレーム周期と外部より伝送されるデジタル信号のフレーム周期とを同期させることができる。
【図面の簡単な説明】
【図１】本発明が適用される再生装置の構成例を示す図である。
【図２】図１の読み出し制御回路の構成を示す図である。
【図３】図２の回路の動作を説明するための図である。
【図４】図１の読み出し回路の他の構成を示す図である。
【図５】図１の装置に対して入出力される信号の様子を示すタイミングチャートである。
【図６】図４の回路の動作を説明するためのタイミングチャートである。
【符号の説明】
１１５  読み出し制御回路
２０１  制御回路
２０５  Ｈカウンタ
２０７  Ｖカウンタ
【図１】
0004011685.tif 000002
【図２】
0004011685.tif 000003
【図３】
0004011685.tif 000004
【図４】
0004011685.tif 000005
【図５】
0004011685.tif 000006
【図６】
0004011685.tif 000007