(57)【特許請求の範囲】
【請求項１】
情報処理装置のオペレーティングシステムを更新するための方法において、前記方法では、
電力を蓄積しておくようにした電源と、マイクロプロセッサと、現存のオペレーティングシステムを含む消去可能なフラッシュＥＰＲＯＭメモリと、メモリバックアップ機能を有するＲＡＭメモリと、前記電源における電源異常を検出する電源異常検出装置と、前記現存のオペレーティングシステムを更新するためのコンソールリンクまたは大容量メモリとを備える情報処理装置を用意し、
前記現存のオペレーティングシステムを、前記コンソールリンクまたは前記大容量メモリによって更新し、
前記現存のオペレーティングシステムを、前記コンソールリンクまたは前記大容量メモリによって供給される更新オペレーティングシステムで更新するときに、ブートプログラムを、前記マイクロプロセッサによって実行される前記現存のオペレーティングシステムによって、前記ＲＡＭメモリに記憶し、
前記現存のオペレーティングシステムによって前記ＲＡＭメモリに記憶された前記ブートプログラムを、前記マイクロプロセッサによって実行し、
前記消去可能なフラッシュＥＰＲＯＭメモリを、前記ＲＡＭメモリに記憶された前記ブートプログラムによって消去し、
前記更新オペレーティングシステムを、前記ＲＡＭメモリに記憶された前記ブートプログラムによって、前記コンソールリンクまたは前記大容量メモリから、前記消去可能なフラッシュＥＰＲＯＭメモリにロードし、
前記電源異常検出装置が、前記電源における電源異常を検出し、前記電源が、前記蓄積電力で作動しているときに、前記ＲＡＭメモリに記憶された前記ブートプログラムが、前記ブートプログラムのエントリポイントを、前記消去可能なフラッシュＥＰＲＯＭメモリにおける前記マイクロプロセッサの再スタートアドレスにマークできるようにし、
前記電源に電力が復旧したときに、前記ＲＡＭメモリに記憶された前記ブートプログラムを、前記マイクロプロセッサによって、前記再スタートアドレスにおいてスタートさせ、
前記消去可能なフラッシュＥＰＲＯＭメモリを、前記ＲＡＭメモリに記憶された前記ブートプログラムによって消去し、前記更新オペレーティングシステムを、前記ＲＡＭメモリに記憶された前記ブートプログラムによって、前記コンソールリンクまたは前記大容量メモリから、前記消去可能なフラッシュＥＰＲＯＭメモリにロードする、というサイクルを再スタートする、方法。
【発明の詳細な説明】
本発明は、コンピュータまたはプログラム可能な論理制御器などのマイクロプロセッサを有する情報処理のオペレーティングシステムをロードする方法に関するものである。
オペレーティングシステムは、プログラム可能な論理制御器（ＰＬＣ）におけるのと同じようにして、コンピュータにおいて基本的なソフトウエアを構成する。それは、アプリケーション・ソフトウエアすなわちプログラム（しばしば「アプリケーション」と呼ばれる）が動作できる環境を、コンピュータ部品またはＰＬＣ部品に連携して提供する。
バックアップされたＲＡＭメモリが装備され、消去可能なフラッシュＥＰＲＯＭメモリ内にオペレーティングシステムが完全に配置されまたは部分的に配置されるような、第１図におけるＰＬＣなどの情報処理装置が存在する。
オペレーティングシステムには、装置をスタートさせるため、および前記システムが更新される場合にフラッシュＥＰＲＯＭにロードするために、ブートプログラムが設けられる。
この更新はフラッシュＥＰＲＯＭを消去することにより開始される。ブートプログラム（第２図）が完全にロードされる前に電源に異常を生じたならば装置を再びスタートさせることは不可能である。
したがって、そのようにして生じた障害状況のために、装置を工場へ送り返したり、オペレーティングシステムを失ったフラッシュＥＰＲＯＭを交換する作業を使用場所で行うことが必要になる。
本発明の目的は、ブートプログラム（定義では、ブートプログラムというのは機器をスタートでき、かつ完全なオペレーティングシステムをロードできる最小のソフトウエアである）がロードを終了する前に主電源に異常が生じた場合に、オペレーティングシステムが失われる恐れを減少することである。
オペレーティングシステムをロードする本発明の方法は、電力を蓄積しておくようにした電源と、マイクロプロセッサと、消去可能なフラッシュＥＰＲＯＭメモリと、バックアップされたＲＡＭメモリと、主電源の異常を検出する装置と、オペレーティングシステムを更新するためのコンソールリンクまたは大容量メモリとを備える情報処理装置に応用でき、かつ、更新を行う場合に、オペレーティングシステムがブートプログラムをバックアップされているＲＡＭへ転送し、その後で、ＲＡＭに記憶されているそのブートプログラムを実行し、ＲＡＭに記憶されているそのブートプログラムはフラッシュＥＰＲＯＭを消去し、その後で新しいオペレーティングシステムをコンソールリンクまたは大容量メモリからフラッシュＥＰＲＯＭにロードすることを特徴とするものである。
本発明の１つの特徴によれば、主電源の異常が検出されると、電源に蓄積されている電力は、主電源の状態が復旧した時に、マイクロプロセッサがＲＡＭに記憶されているブートプログラムを再スタートアドレスにおいてスタートさせるように、バックアップされているＲＡＭにおける入力点へのポインタをフラッシュＥＰＲＯＭメモリへ向けるために、ブートプログラムがプログラムするために十分である。
以下、添付図面に示されている実施形態について本発明を説明する。
図１はＰＬＣのオペレーティングシステムの更新の外面図を表す。
図２は本発明を用いていないロード法におけるフラッシュＥＰＲＯＭおよびバックアップされているＲＡＭの内部構成を示す。
図３は本発明のロード法のためのフラッシュＥＰＲＯＭおよびバックアップされているＲＡＭの内部構成を示す。
図１に示すハードウェア構成はプログラム可能な論理制御器３と、ＰＣまたはターミナル型プログラミング・コンソール１とで構成される。ＰＬＣおよびそれのコンソールはリンク２を介して接続される。そのリンクを介してＰＬＣとコンソールは交信できる。ＰＬＣは電力を蓄積できる電源と、マイクロプロセッサと、消去可能なフラッシュＥＰＲＯＭ型メモリと、バックアップされているＲＡＭメモリと、主電源の異常を検出するための装置と、コンソールリンクとを有する。オペレーティングシステムには、ＰＬＣをスタートさせて、フラッシュＥＰＲＯＭメモリをロードするためのブートプログラムが設けられる。オペレーティングシステムはフロッピーディスク４を用いて更新される。
図１に示す構成の代わりに、コンピュータがＰＬＣについて述べた装置を含んでいるならば、コンピュータのみで構成できる。この場合には、目的はコンピュータ自体のオペレーティングシステムを更新することである。
更新を行う時は、オペレーティングシステムはブートプログラムを実行する。バックアップされているＲＡＭにブートプログラム自体を置くことによりブートプログラムはスタートする。
ブートプログラムは今はＲＡＭ内にあるので、ブートプログラムはフラッシュＥＰＲＯＭを消去して、フロッピーディスク４に保存されている新しいオペレーティングシステムをコンソールリンクを通じてロードできる。
ロードが終った時には、フロッピーディスク４の内容はフラッシュＥＰＲＯＭに転送されてしまっており、ＰＬＣはその新しいオペレーティングシステムで再スタートできる。
ロードが終る前に電源の異常が検出されると、電源に蓄積されている電力によってブートプログラムは、バックアップされているＲＡＭの入力点（ＬＤ＿ＲＡＭ）に対するポインタを、フラッシュＥＰＲＯＭ内のマイクロプロセッサの再スタートアドレスにマークできるようにされる。
したがって、主電源が復旧すると、マイクロプロセッサは、フラッシュＥＰＲＯＭの消去およびオペレーティングシステムのロードのサイクルを再スタートするために、バックアップされているＲＡＭに記憶されているロードプログラムの実行を再スタートできる。
本発明は、単一ブロック・フラッシュＥＰＲＯＭを消去するため、またはマルチブロック・フラッシュＥＰＲＯＭの場合にはブートプログラムを含んでいるセクタを消去するために必要な時間まで、オペレーティングシステムが失われる危険を減少する。
明らかに、本発明が正しく動作するために必要な条件は、マイクロプロセッサの再スタートアドレスがロードされるまでにブートプログラムがフラッシュＥＰＲＯＭに常にロードされることである。
明らかに、本発明の範囲外に逸脱することなく、変形および詳細な改良を考えること、または、均等な手段を用いることを考慮することさえ可能である。
【図１】
0003886539.tif 000002
【図２】
0003886539.tif 000003
【図３】
0003886539.tif 000004