(57)【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタ・スイッチ１４を通してホールド・コンデンサ１５の充電を行うために入力端子１２に加えられた時間と共に変動する入力電圧Ｖinを有するサンプル・アンド・ホールド回路の動作において、重なり静電容量Ｃoxの時間と共に変動する効果を小さくする方法であって、前記ホールド・コンデンサ１５が出力電圧Ｖout に接続され、および動作の第１「トラック」位相（Ａ）の期間中前記スイッチをオンにするために前記トランジスタ・スイッチ１４のゲート１７を第１電圧Ｖddに接続する段階および動作の第２「ホールド」位相（Ｂ）の期間中前記スイッチをオフにするために前記トランジスタ・スイッチ１４のゲート１７を第２電圧（アース）に接続する段階をサンプル・アンド・ホールド動作が有し、および
ＭＯＳトランジスタ・スイッチ１４と並列にダミーＭＯＳトランジスタ２６を前記ホールド・コンデンサ１５に接続する段階と、
ダミーＭＯＳトランジスタ２６のゲート２７を動作の第１位相Ａの期間中第２電圧（アース）に接続しおよび動作の第２位相Ｂの期間中出力電圧Ｖout に接続する段階と、
を有する、前記方法。
【請求項２】
時間と共に変動する入力電圧Ｖinを受け取るための入力端子と、出力電圧Ｖout を供給するために接続されたホールド・コンデンサ１５と、トランジスタ・スイッチ１４のゲートの電圧に応答して前記ホールド・コンデンサを充電するために前記入力電圧Ｖinを選択的に供給するように接続されたＭＯＳトランジスタ・スイッチ１４と、動作の第１「トラック」位相Ａの期間中前記スイッチをオンにするために前記トランジスタ・スイッチの前記ゲートを第１電圧に接続しおよび動作の第２「ホールド」位相Ｂの期間中前記スイッチをオフにするために前記トランジスタ・スイッチの前記ゲートを第２電圧に接続するための制御回路１７と、を有するサンプル・アンド・ホールド回路であって、
ダミーＭＯＳトランジスタ２６が前記ＭＯＳトランジスタ・スイッチ１４と並列に前記ホールド・コンデンサ１５に接続され、
動作の第１位相Ａの期間中前記ダミーＭＯＳトランジスタ２６のゲートを第２電圧に接続しおよび動作の第２位相Ｂの期間中前記ダミーＭＯＳトランジスタ２６のゲートを出力電圧に接続するために、他の制御回路２７が備えられ、
前記サンプル・アンド・ホールド回路の中の重なり静電容量Ｃgdの時間的に変動する効果を小さくするために、前記他の制御回路２７および前記ダミー・トランジスタ２６が接続されおよび構成される、
ことを特徴とする、前記サンプル・アンド・ホールド回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、全体的にいえば、サンプル・アンド・ホールド回路およびトラック・アンド・ホールド回路（本明細書ではこれらはまとめて「サンプル・アンド・ホールド回路」と称する）に関する。さらに詳細にいえば、本発明はＭＯＳトランジスタ・スイッチを用いたサンプル・アンド・ホールド回路に関する。
【０００２】
【発明が解決しようとする課題】
時間的に連続変化する振幅信号の値を離散的な時間間隔でサンプリングするために、サンプル・アンド・ホールド回路が用いられる。このサンプリングは、例えば、アナログ・ディジタル信号変換工程の一部分として用いることができる。この場合、アナログ入力信号の振幅値に対し規則正しくクロックされた時間間隔でサンプリングが行われ、そしてこれらのサンプリングされた値が２進ディジタル値に変換され、それにより時間的に変化する入力信号に対してのディジタル出力表示信号が得られる。この場合、この変換された信号に対して容易にディジタル信号処理を行うことができ、そしてその後、この処理された信号を制御目的または他の目的のためにアナログ形式に戻すように変換することができる。１つの典型的な応用では、有意の情報を正確に捕捉するために、サンプリングの速さはオリジナルの信号の最高の周波数成分（例えば、帯域幅）の少なくとも２倍（ナイキスト周波数）に等しくなければならない。
【０００３】
図１は、従来のサンプル・アンド・ホールド回路１０の概要図である。端子１２に加えられる時間的に連続的に変化する信号Ｖinがスイッチ１４を通して接続され、それによりホールド・コンデンサ１５（Ｃh ）の帯電が行われる。ホールド・コンデンサ１５の１つの端子は出力バッファ１６に接続され、そしてホールド・コンデンサ１５の他の端子はアースに接続される。出力バッファ１６は、例えば、利得１の増幅器であることができる。スイッチ１４は、接続点１７に加えられるサンプル・アンド・ホールド・タイミング（またはクロッキング）信号により制御される。それにより、スイッチ１４が「オン」にスイッチされる時、コンデンサ接続点１９の電圧（したがって、出力接続点２１の出力電圧Ｖout ）が入力接続点１２に加えられた電圧に追随（トラック）する。スイッチ１４が「オフ」にスイッチされる時、入力接続点１２に加えられた最後の電圧がコンデンサ１５の電荷により接続点１９に（したがって、接続点２１に）「ホールド」される。
【０００４】
スイッチ１４は、ＭＯＳ（金属・酸化物・半導体）トランジスタにより実施されることが多い。スイッチ１４が例えばＮＭＯＳトランジスタにより実施される場合、高いゲート電圧（例えば、Ｖdd）が接続点１７に加えられる（「位相Ａ」）時、入力電圧ＶinがＮ形チヤンネルを通過する。そして低いゲート電圧（例えば、アース）が接続点１７に加えられる（「位相Ｂ」）時、入力電圧Ｖinは阻止される。このために、位相Ａの期間中にはＶout はＶinの変動する大きさに追随する（すなわち、Ｖout ＝Ｖin）が、しかし位相Ｂの期間中にはＶinの位相Ａの最後の値が「ホールド」される（すなわち、Ｖout ＝Ｖin（ｔi ））。けれども、ＭＯＳトランジスタに固有の２種類の静電容量があって、トランジスタがオフになる時、透過入力電圧Ｖinと一緒にこれらの静電容量もまた接続点１９に捕獲される電荷に寄与する。その１つの静電容量はゲート・酸化物の静電容量（Ｃox）であり、そして他の１つの静電容量はゲート・ドレイン寄生静電容量（Ｃgd）である。静電容量Ｃoxは、金属および酸化物誘電体をチヤンネルのすぐ上に配置することにより生ずる静電容量である。ＭＯＳトランジスタが「オン」である時、電流が流れるために、酸化物の下のチヤンネルの表面に電荷が存在する。その後、同じトランジスタが「オフ」になる時、この電荷は消散しなければならない。この消散する電荷の一部分はドレインに行き、そして別の一部分はソースに行く。スイッチ１４が「オフ」になる時、このことはコンデンサ１５に蓄えられた電荷（接続点１９にホールドされた電圧）に影響を与える。Ｃoxの電荷への寄与はＶin×Ｃoxに比例する。ここで、Ｃoxはトランジスタ１４のゲート・酸化物の静電容量である。静電容量Ｃgdは、ＭＯＳトランジスタの層状構造体の中における、ゲート端子とドレイン端子との間の物理的重なりによる寄生静電容量、およびゲート接続路とドレイン接続路との間のすべての結合から生ずる寄生静電容量である。（接続点１９に接続されるのがドレインではなくてソースである場合には、本明細書の中で「ドレイン」および「Ｃgd」という用語は「ソース」および「Ｃgs」であると理解しなければならない。）静電容量Ｃgdは、トランジスタが「オン」になっていてもまたは「オフ」になっていても存在する。したがって、スイッチ１４が「オフ」になる時、静電容量Ｃgdはまたコンデンサ１５に蓄えられた電荷（接続点１９に「ホールド」された電圧）に寄与する。Ｃgdのこの電荷寄与はＶin×Ｃgdに比例する。ここで、Ｃgdはトランジスタ１４のゲート・ドレイン間の寄生静電容量である。
【０００５】
入力信号は大きさが時間的に変化する電圧であるから、ＣoxおよびＣgdによるサンプル・アンド・ホールド回路１０に「ホールド」された電圧に及ぼす影響は、入力電圧の関数である。静電容量Ｃoxは、加えられたゲート電圧と接続点１９の電圧との間の差に依存する。例えば、 3.0ボルトをゲートに加えてトランジスタ１４を「オン」にすることができる。けれども、トランジスタ１４が「オン」である時、接続点１９の電圧は入力接続点１２の（変動する）電圧に追随するであろう。したがって、トランジスタが「オフ」になる時、接続点１９におけるＣoxおよびＣgdにより分布する電荷の量は、入力電圧のレベルと共に変わるであろう。もしトランジスタが「オフ」にされてサンプルを「ホールド」する度に捕獲された値に及ぼすＣoxおよびＣgdの効果が一定であるならば、それは容易に考慮に取り入れることができる。それは単に、同じ量だけ信号を高めるまたは低める一定の「台形電圧」であるであろう。しかし、捕獲された信号に及ぼす影響の大きさが入力信号の関数として非線形に変わるから、それは１つの問題点を生ずる。チヤンネルの寸法が小さくなる場合、「ホールド」値に及ぼすＣoxの影響はますます小さくなる。けれども、Ｃgdの影響はますます大きくなる。したがって、サンプル・アンド・ホールド回路の中のＣoxおよびＣgdの有害な効果を補償する必要がある。
【０００６】
【課題を解決するための手段】
本発明により、ＭＯＳトランジスタのサンプル・アンド・ホールド回路（すなわち、サンプル・アンド・ホールド回路およびトラック・アンド・ホールド回路）の中のゲート・チヤンネル静電容量（Ｃox）および重なり静電容量（Ｃgd）の時間的に変動する有害な効果を小さくする方法と装置が得られる。本発明によりさらに、このような特徴が取り込まれたサンプル・アンド・ホールド回路が得られる。
【０００７】
【発明の実施の形態】
本発明の実施例は、例示の目的のための実施例である。本発明の実施例の説明は、添付図面を参照して行われる。
【０００８】
図面において、同等な部品には同等な番号が付されている。
【０００９】
図２は、サンプル・アンド・ホールド（例えば、トラック・アンド・ホールド）回路２０の図である。回路２０は入力端子１２を有し、そして入力端子１２には時間と共に変動する連続した信号Ｖinが加えられる。入力端子１２は、前記のように、ＭＯＳトランジスタ１４を通してコンデンサ１５に接続され、そしてコンデンサ１５の充電を行う。コンデンサ１５の１つの端子（接続点１９）は、利得１の増幅器の形式の出力バッファ１６に接続される。コンデンサ１５の他の端子は、アースに接続される。けれども、図１の回路１０の構成から出発して、位相Ａでは電源電圧Ｖdd（例えば 3.0ボルト）にそして位相Ｂではアースにトランジスタ１４のゲート接続点１７を交互に接続する代わりに、接続点１７は位相Ａでは電圧Ｖ1 ＋Ｖinにそして位相Ｂではアースに交互に接続される。このことは、端子２３および２５を有するコンデンサ２２を備えることにより、例示された実施例で達成される。コンデンサ２２のこれらの端子２３および２５は、位相Ｂの期間中では電源端子Ｖ1 とアースとの間で接続されるようにスイッチされ、そして位相Ａの期間では中ゲート接続点１７と入力接続点１２との間で接続されるようにスイッチされる。したがって、スイッチ１４がオフになる時、コンデンサ２２は位相Ｂの期間中に電圧Ｖ1 にまで充電される。次に位相Ａの期間中、コンデンサ２２がゲート接続点１７にスイッチされる時、コンデンサ２２は加えられた入力電圧Ｖ1 に無関係であるゲート・ソース過剰駆動電圧差（（Ｖ1 ＋Ｖin）−Ｖin＝Ｖ1 ）を加えるであろう。したがって、「ホールド」モード位相Ｂに入る時、ホールド・コンデンサ１５の中に注入されるチヤンネル電荷は、Ｖinの変動にまた無関係であるであろう。このことは、Ｃoxによる非線形性を除去する。けれども、ゲート・ドレイン寄生静電容量Ｃgdによる電荷注入は、Ｖinになお依存する。そしてチヤンネル長がますます短くなる傾向があるので、ＣgdはＣoxと同程度になる。したがって、Ｃgdによる非線形性電荷注入成分を相殺する必要が残る。
【００１０】
トランジスタ１４の寄生静電容量による電荷注入の効果を打ち消すために、図２に示されているように接続された「ダミー」ＭＯＳトランジスタ２６を付加する。ことにより、回路２０がこの電荷注入の効果を打ち消すことを実行する。トランジスタ２６は、その構造パラメータ（例えば、チヤンネル長、チヤンネル幅、酸化物の厚さ、層の重なりなど）がトランジスタ１４の構造パラメータと（少なくとも寄生静電容量の寄与の観点から）整合するように作成される。トランジスタ２６のソースは電圧Ｖddに接続され、そしてそのドレインは接続点１９に接続され、そしてそのゲートは接続点２７に接続される。接続点２７は、位相Ａではアースに接続されるようにスイッチされ、そして位相Ｂでは出力電圧Ｖout に接続されるようにスイッチされる。出力バッファ１６は利得１の増幅器であるから、Ｖout は接続点１９の電圧（位相Ａの期間中およびその期間の終端においてＶinにほぼ等しい）に同じであるであろう。位相Ａまたは位相Ｂのいずれにおいても、トランジスタ２６のゲート電圧がそのソース電圧またはドレイン電圧よりも決して高くないように、電圧ＶddがＶinの予測値に対して選定される。その結果、トランジスタ２６は常に「オフ」であるであろう。けれども、この回路が「追随」位相Ａから「蓄積」位相Ｂにスイッチする時、トランジスタ２６のゲートは、トランジスタ１４が見る遷移と等しいが反対の向きの遷移を見るであろう。このことは、ドレイン・ゲート寄生静電容量による非線形電荷フィードスルーの蓄積された値に及ぼす効果を相殺する。
【００１１】
以上の説明に関して更に以下の項を開示する。
（１）  ＭＯＳトランジスタ・スイッチ１４を通してホールド・コンデンサ１５の充電を行うために入力端子１２に加えられた時間と共に変動する入力電圧Ｖinを有するサンプル・アンド・ホールド回路の動作において、重なり静電容量Ｃoxの時間と共に変動する効果を小さくする方法であって、前記ホールド・コンデンサ１５が出力電圧Ｖout に接続され、および動作の第１「トラック」位相（Ａ）の期間中前記スイッチをオンにするために前記トランジスタ・スイッチ１４のゲート１７を第１電圧Ｖddに接続する段階および動作の第２「ホールド」位相（Ｂ）の期間中前記スイッチをオフにするために前記トランジスタ・スイッチ１４のゲート１７を第２電圧（アース）に接続する段階をサンプル・アンド・ホールド動作が有し、および
ＭＯＳトランジスタ・スイッチ１４と並列にダミーＭＯＳトランジスタ２６を前記ホールド・コンデンサ１５に接続する段階と、
ダミーＭＯＳトランジスタ２６のゲート２７を動作の第１位相Ａの期間中第２電圧（アース）に接続しおよび動作の第２位相Ｂの期間中出力電圧Ｖout に接続する段階と、
を有する、前記方法。
【００１２】
（２）  第１項記載の方法において、前記サンプル・アンド・ホールド回路のゲート・チヤンネル静電容量Ｃgdの時間的に変動する効果をまた小さくするために、動作の第１位相Ａの期間中入力電圧に無関係な電圧Ｖ1 と前記入力電圧Ｖinとの和に等しい電圧に前記トランジスタ・スイッチ・ゲート１７が接続されることを特徴とする、前記方法。
【００１３】
（３）  第２項記載の方法において、第２コンデンサ２２が動作の第２位相Ｂの期間中入力電圧に無関係な前記電圧Ｖ1 にまで充電されることと、動作の第１位相Ａの期間中前記入力端子１２と前記トランジスタ・スイッチ・ゲート１７との間に充電された前記第２コンデンサ２２が接続されることとを特徴とする、前記方法。
【００１４】
（４）  第１項ないし第３項のいずれかに記載された方法において、前記ＭＯＳトランジスタ・スイッチ１４および前記ダミーＭＯＳトランジスタ２６がＮＭＯＳトランジスタを有し、および前記第２電圧がアースである、前記方法。
【００１５】
（５）  時間と共に変動する入力電圧Ｖinを受け取るための入力端子と、出力電圧Ｖout を供給するために接続されたホールド・コンデンサ１５と、トランジスタ・スイッチ１４のゲートの電圧に応答して前記ホールド・コンデンサを充電するために前記入力電圧Ｖinを選択的に供給するように接続されたＭＯＳトランジスタ・スイッチ１４と、動作の第１「トラック」位相Ａの期間中前記スイッチをオンにするために前記トランジスタ・スイッチの前記ゲートを第１電圧に接続しおよび動作の第２「ホールド」位相Ｂの期間中前記スイッチをオフにするために前記トランジスタ・スイッチの前記ゲートを第２電圧に接続するための制御回路１７と、を有するサンプル・アンド・ホールド回路であって、
ダミーＭＯＳトランジスタ２６が前記ＭＯＳトランジスタ・スイッチ１４と並列に前記ホールド・コンデンサ１５に接続され、
動作の第１位相Ａの期間中前記ダミーＭＯＳトランジスタ２６のゲートを第２電圧に接続しおよび動作の第２位相Ｂの期間中前記ダミーＭＯＳトランジスタ２６のゲートを出力電圧に接続するために、他の制御回路２７が備えられ、
前記サンプル・アンド・ホールド回路の中の重なり静電容量Ｃgdの時間的に変動する効果を小さくするために、前記他の制御回路２７および前記ダミー・トランジスタ２６が接続されおよび構成される、
ことを特徴とする、前記サンプル・アンド・ホールド回路。
【００１６】
（６）  第５項記載の回路において、前記サンプル・アンド・ホールド回路のゲート・チヤンネル静電容量Ｃoxの時間的に変動する効果をまた小さくするために、動作の第１位相Ａの期間中入力電圧に無関係な電圧Ｖ1 と入力電圧Ｖinとを加算した値に等しい第１電圧に前記トランジスタ・スイッチ・ゲートを接続するように、前記トランジスタ・スイッチ・ゲートを接続するための前記制御回路が接続されおよび構成されることをさらに特徴とする、前記回路。
【００１７】
（７）  第６項記載の回路において、前記トランジスタ・スイッチ・ゲートを接続するための前記制御回路が、第２コンデンサ２２と、動作の第２位相Ｂの期間中前記第２コンデンサ２２を前記入力電圧に無関係な電圧Ｖ1 にまで充電するための装置と、動作の第１位相Ａの期間中前記入力端子１２と前記トランジスタ・スイッチ・ゲート１７との間に充電された前記第２コンデンサ２２を接続するための装置と、をさらに有することをさらに特徴とする、前記回路。
【００１８】
（８）  第５項ないし第７項のいずれかに記載された回路において、前記ＭＯＳトランジスタ・スイッチおよび前記ダミーＭＯＳトランジスタがＮＭＯＳトランジスタを有し、および前記第２電圧がアースである、前記回路。
【００１９】
（９）  第８項記載の回路において、前記ＮＭＯＳトランジスタ１４のソースが前記入力端子に接続されることと、前記ホールド・コンデンサ１５が前記ＮＭＯＳトランジスタ・スイッチ・ドレイン１７とアースとの間に接続されることと、前記ダミーＮＭＯＳトランジスタ・ドレイン２７が前記ＮＭＯＳトランジスタ・スイッチ・ドレイン１９に接続されることと、前記回路が出力端子をさらに有することおよび前記ＮＭＯＳトランジスタ・スイッチ・ドレインに接続された入力と前記出力端子に接続された出力とを備えた利得１の増幅器をさらに有することと、前記第２制御回路が前記ダミーＮＭＯＳトランジスタ・ゲートをアースと前記出力端子とに交互に選択的に接続するための回路を有することとを、さらに特徴とする、前記回路。
【００２０】
（１０）  スイッチ・フィードスルーによるエラーの相殺を組み込んだＭＯＳトラック・アンド・ホールド回路が得られる。酸化物静電容量によるチヤンネル電荷フィードスルーを消去するために、スイッチされたコンデンサ源２２が、「ホールド」位相の期間中電圧Ｖ1 にまで充電されるように接続され、そして「トラック」位相の期間中電圧Ｖ1 −Ｖinを得るために入力接続点１２とスイッチ・ゲート１７との間に接続される。「オフ」状態にバイアスされたダミー・トランジスタ２６は、ゲート・ドレイン重なり静電容量およびすべてのゲート・ドレイン寄生静電容量からのフィードスルーをまた相殺するために、ホールド・コンデンサ１５に接続されたドレインと、アースと出力端子（Ｖout 、Ｖout はＶinに追随する）の間でスイッチされるゲートとを有する。
【図面の簡単な説明】
【図１】従来のサンプル・アンド・ホールド回路（先行技術）の概要図。
【図２】本発明の原理に従うサンプル・アンド・ホールド回路の概要図。
【符号の説明】
１２  入力端子
１４  ＭＯＳトランジスタ・スイッチ
１５  ホールド・コンデンサ
１７  ＭＯＳトランジスタ・スイッチのゲート
２２  第２コンデンサ
２６  ダミーＭＯＳトランジスタ
２７  ダミーＭＯＳトランジスタのゲート
【図１】
0003887483.tif 000002
【図２】
0003887483.tif 000003