(57)【特許請求の範囲】
【請求項１】
半導体光デバイスは、化合物半導体で形成される動作領域において、半導体表面にｐ型不純物元素の拡散により形成されるｐ型導電性領域を有し、所定の光波長において所定範囲の反射率を有する反射膜層となる誘電体膜の層が前記ｐ型導電性領域の表面に形成される構造を有しており、
前記ｐ型導電性領域の形成と前記反射膜層となる誘電体膜の形成を含む半導体光デバイスの製造方法であって、
（Ａ）前記半導体光デバイスの部分構造に関して、
前記ｐ型導電性領域の表面に形成される前記反射膜層となる誘電体膜層の構造を、前記ｐ型不純物元素を構成元素の一つとする第一の誘電体からなる第一の誘電体膜、その上に前記第一の誘電体と異なる第二の誘電体からなる第二の誘電体膜が積層されている二層構造に選択し、
所定の光波長において、前記第一の誘電体の屈折率は、前記ｐ型導電性領域の半導体の屈折率より低く、また、前記第二の誘電体の屈折率は、第一の誘電体の屈折率より低く選択し、
同時に、前記第一の誘電体膜の膜厚と前記第二の誘電体膜の膜厚とをそれぞれ所定の厚さ範囲に選択し、所定の光波長における反射率を所定値の範囲とするように選択し、
（Ｂ）前記半導体光デバイスの部分構造を作製するに際し、
前記の化合物半導体表面に、所定の開口部を設けた拡散防止膜を形成する工程と、
前記開口部を設けた拡散防止膜上に、前記開口部において化合物半導体表面と接するように、所定膜厚の前記第一の誘電体膜をスパッタ法により形成する工程と、
前記第一の誘電体膜を覆うように、所定膜厚の前記第二の誘電体膜を積層形成する工程と、
前記第二の誘電体膜で被覆された前記第一の誘電体膜をｐ型不純物元素源として、所定の深さに達するように、熱拡散を行う工程とを設け、
前記開口部下に、前記ｐ型導電性領域を形成し、また、前記第一の誘電体膜と第二の誘電体膜とかなる反射膜層を前記開口部上に形成することを特徴とする半導体光デバイスの製造方法。
【請求項２】
ｐ型不純物元素がＺｎであり、前記第一の誘電体がＺｎＯであり、かつ、前記第二の誘電体がＳｉＯ2であることを特徴とする請求項１に記載の半導体光デバイスの製造方法。
【請求項３】
所定の光波長が１．３μm〜１．５μmの範囲に選択され、
前記第一の誘電体膜であるＺｎＯ膜の膜厚を１５００Å±２００Åに選択し、
選択された前記ＺｎＯ膜の膜厚に応じて、前記第二の誘電体であるＳｉＯ2膜の膜厚を１０００Å±７００Åに選択し、それぞれ制御して、
前記所定の光波長における反射率を５％以下とすることを特徴とする請求項２に記載の半導体光デバイスの製造方法。
【請求項４】
半導体光デバイスは、半導体受光素子であり、
その受光動作領域を構成するｐ型導電性領域と受光面を覆う反射膜層とは、請求項３に記載する製造方法に従い作製されることを特徴とする半導体受光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体光デバイスの製造方法に関し、より具体的には、化合物半導体光デバイスにおいて、半導体表面にｐ型不純物元素の拡散により形成されるｐ型導電性領域を有し、このｐ型導電性領域の表面に無反射コーティング層などの誘電体膜の層が形成される構造を有する際、このｐ型導電性領域と無反射コーティング層構造を作製する方法に関する。
【０００２】
【従来の技術】
交換機やルータの大容量化に伴い、それらの架間・架内で伝送される情報量も格段に多量となる。そのため、架間・架内伝送手段として、伝送路の高実装密度化に適しする手法である、並列光インターコネクション技術の利用が検討されている。この並列光インターコネクションでは、並列に配置される複数の伝送路に対応して、送信・受信に使用される光素子も、素子を4チャンネル〜12チャンネルのアレイ状に構成したものが利用される。この光素子アレイは、従来の単体素子を複数個と比較して、素子相互の特性はより均一とすることが必要となる。加えて、光素子アレイは全体として、従来の単体素子と比較し、より高い信頼性が必要であり、また、今後の使用範囲の拡大を進める上では、1チャンネル当たりの低コスト化も望まれる。
【０００３】
並列光インターコネクション用送・受信光インターフェイスを構成する際、受信部に用いる受光素子として代表的な一例として、ＰＩＮフォトダイオード（ＰＩＮ−ＰＤ）が挙げられる。図７は、ＩｎＰ系のＰＩＮ−ＰＤについて、その基本的な断面構造の一例を模式的に示す図である。図７に示す構造のように、高い不純物濃度のｎ+−ＩｎＰバッファ層７０７上に形成した、含有不純物の少ないｉ−ＩｎＧａＡｓ光吸収層７０６、その上部に拡散で形成したｐ−ＩｎＰ領域７０３を設け、ＰＩＮ接合構造が構成されている。このｐ−ＩｎＰ領域７０３は、ｉ−ＩｎＧａＡｓ光吸収層７０６上のｎ−ＩｎＰキャップ層７０５に対して、その表面から選択的なｐ型不純物を拡散する工程において、所望の深さに形成される。その後、ｐ−ＩｎＰ領域７０３の表面には、無反射膜（無反射コーティング膜）となるＳｉＮ膜７０２を積層して、受光部としている。
【０００４】
上述する構成のＰＩＮ−ＰＤは、アレイ化した光素子を作製する上で好ましい構造であるが、その作製には、ｐ型不純物、通常は、Ｚｎ拡散工程ならびに受光部の無反射膜用の誘電体膜積層工程が必要となる。
【０００５】
Ｚｎ拡散の一つの手法として、気相拡散方法、例えば、基板を拡散不純物源（Ｚｎ3Ｐ2など）と共に封管に入れ、熱処理を施し、表面よりＺｎ拡散を行う方法がある。また、無反射膜は、単一の誘電体膜、例えば、ＳｉＮ膜をプラズマＣＶＤ法などを用いて形成し、所定の波長において、ほぼ無反射条件を満たすようにＳｉＮ膜の膜厚を選択していた。
【０００６】
【発明が解決しようとする課題】
上述のＰＩＮ−ＰＤ作製方法では、不純物拡散工程を終了した後、無反射膜形成工程を実施しているが、それぞれの工程に含まれる前処理、後処理を含め、全体の工程数が多く、低コスト化を進める上の妨げとなっていた。例えば、不純物拡散に用いた拡散防止膜を除去し、再び、絶縁膜を形成し、次いで、受光部にＳｉＮ膜を形成する際、再度、前記絶縁膜を部分的に除去し、窓を開けるといった、一連の工程において、半導体表面に酸化膜を形成、除去する工程が繰り返されるため、半導体表面の汚染などが生じる懸念もあり、素子の信頼性を維持する上で、相当の注意を要していた。これらは、信頼性に影響を与えるのみでなく、再現性を高める上でも、工程数が多いことは好ましいものではなかった。
【０００７】
その他、単一の誘電体膜、例えばＳｉＮ膜を利用して、ほぼ無反射条件を満たす反射膜層を作製する際、反射率は、ＳｉＮ膜厚および屈折率に対する依存性が大きく、この両者を精度よく制御する必要がある。すなわち、工程トレランスが少なく、所望の素子特性を高い再現性で得る上で、大きな障害となっている。従って、前記の工程上の制約を緩和し、より少ない工程数で、しかも高い再現性で、均一な素子特性を有する素子作製を可能とする製造方法が望まれている。
【０００８】
本発明は前記の課題を解決するもので、本発明の目的は、拡散によるｐ型導電性領域の形成と、そのｐ型導電性領域表面を被覆する反射膜形成を、より少ない工程数で実施することを可能とし、加えて、反射膜形成を、実質的な反射率の変動を伴うことなく、工程トレランスの向上を図ることも可能とする、改良された工程・手順をとる半導体光デバイスの製造方法を提供することにある。より具体的には、化合物半導体表面にＺｎ拡散をし、そのＺｎ拡散された領域の表面に、実質的な反射率の変動を伴うことなく、工程トレランスの向上を行い、反射膜層の形成を、全体の工程数を削減しつつ実施することを可能とする、例えば、ＩｎＰ系ＰＩＮ−ＰＤの製造に好適に適用することができる、半導体光デバイスの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明者らは、無反射膜の構成を、上下二種の誘電体膜を積層した構造とし、半導体表面と接する第１の誘電体膜は、その屈折率を半導体自体の屈折率より低く、また、第１の誘電体膜上に積層する第２の誘電体膜の屈折率を、第１の誘電体膜の屈折率より低くすると、十分に低い反射率を達成することも可能であり、個々の誘電体膜に関して、その屈折率と膜厚の制御範囲に対して、その工程トレランスの向上も可能であることを見出した。加えて、前記半導体表面と接する第１の誘電体膜として、ｐ型不純物をその構成成分とする材料を選択すると、所定の温度に加熱すると、この材料から供給されるｐ型不純物による拡散を行うことができる。さらに、その際、前記第２の誘電体膜は、ｐ型不純物供給源となる第１の誘電体膜から外部へのｐ型不純物の蒸散による損失を防止する機能をも発揮するものとなることをも見出した。これらの知見を総合した結果、ｐ型不純物供給源となる第１の誘電体膜とその上を被覆する第２の誘電体膜とを積層し、前記のｐ型不純物供給源からの熱拡散により所望のｐ型導電性領域の形成を行うことで、拡散によるｐ型導電性領域の形成と、そのｐ型導電性領域表面を被覆する無反射膜形成とを、より少ない工程で実施でき、また、得られるｐ型導電性領域、無反射膜双方ともに、所定の範囲に再現性よく形成できることを確認した。本発明者らは、かかる知見に基づき、本発明を完成するに至った。
【００１０】
すなわち、本発明にかかる半導体光デバイスの製造方法は、
半導体光デバイスは、化合物半導体で形成される動作領域において、半導体表面にｐ型不純物元素の拡散により形成されるｐ型導電性領域を有し、所定の光波長において所定範囲の反射率を有する反射膜層となる誘電体膜の層が前記ｐ型導電性領域の表面に形成される構造を有しており、
前記ｐ型導電性領域の形成と反射膜層となる誘電体膜の形成を含む半導体光デバイスの製造方法であって、
（Ａ）前記半導体光デバイスの部分構造に関して、
前記ｐ型導電性領域の表面に形成される反射膜層となる誘電体膜層の構造を、前記ｐ型不純物元素を構成元素の一つとする第一の誘電体からなる第一の誘電体膜、その上に前記第一の誘電体と異なる第二の誘電体からなる第二の誘電体膜が積層されている二層構造に選択し、
所定の光波長において、前記第一の誘電体の屈折率は、前記ｐ型導電性領域の半導体の屈折率より低く、また、前記第二の誘電体の屈折率は、第一の誘電体の屈折率より低く選択し、
同時に、前記第一の誘電体膜の膜厚と前記第二の誘電体膜の膜厚とをそれぞれ所定の厚さ範囲に選択し、所定の光波長における反射率を所定値以下の範囲とするように選択し、
（Ｂ）前記半導体光デバイスの部分構造を作製するに際し、
前記の化合物半導体表面に、所定の開口部を設けた拡散防止膜を形成する工程と、
前記開口部を設けた拡散防止膜上に、前記開口部において化合物半導体表面と接するように、所定膜厚の前記第一の誘電体膜をスパッタ法により形成する工程と、
前記第一の誘電体膜を覆うように、所定膜厚の前記第二の誘電体膜を積層形成する工程と、
前記第二の誘電体膜で被覆された前記第一の誘電体膜をｐ型不純物元素源として、所定の深さに達するように、熱拡散を行う工程とを設け、
前記開口部下に、前記ｐ型導電性領域を形成し、また、前記第一の誘電体膜と第二の誘電体膜とかなる反射膜層を前記開口部上に形成することを特徴とする半導体光デバイスの製造方法である。
【００１１】
本発明の半導体光デバイスの製造方法は、例えば、ｐ型不純物元素がＺｎであり、前記第一の誘電体がＺｎＯであり、かつ、前記第二の誘電体がＳｉＯ2であることを特徴とする半導体光デバイスの製造方法とすることができる。
【００１２】
さらに、所定の光波長が１．３μm〜１．５μmの範囲に選択され、
前記第一の誘電体膜であるＺｎＯ膜の膜厚を１５００Å±２００Åに選択し、選択された前記ＺｎＯ膜の膜厚に応じて、前記第二の誘電体であるＳｉＯ2膜の膜厚を１０００Å±７００Åに選択し、それぞれ制御して、
前記所定の光波長における反射率を５％以下とすることを特徴とする方法とすることができる。
【００１３】
この態様は、より具体的には、半導体光デバイスは、半導体受光素子であり、
その受光動作領域を構成するｐ型導電性領域と受光面を覆う反射膜層とは、前記の製造方法に従い作製されることを特徴とする半導体受光素子の製造方法とすることもできる。なお、長さの単位Åは、１０Å＝１ｎｍの関係にあり、本発明の記載により適する単位であり、これを用いて記述する。
【００１４】
【発明の実施の形態】
本発明にかかる半導体光デバイスの製造方法は、特に、化合物半導体の表面に拡散で形成するｐ型導電性領域と、このｐ型導電性領域の表面に誘電体からなる被覆膜を設け、この被覆膜を介して光信号の受信（あるいは、発信）を行う半導体光デバイスの製造に利用される方法である。より具体的には、前記拡散で形成するｐ型導電性領域が、受光素子、例えば、ＰＩＮ−ＰＤにおける動作領域、ＰＩＮ構造を構成する際に好適に利用される。このＰＩＮ−ＰＤ型半導体受光素子では、そのｐ型導電性領域表面に設ける誘電体からなる被覆膜は、素子に入射する光信号の反射を防止する無反射膜として機能するように設計される。
【００１５】
また、前記拡散で形成するｐ型導電性領域が、端面発光型半導体レーザ素子の窓構造を構成する際に、その表面に設ける誘電体からなる被覆膜は、この端面において、所定の反射率とされ、共振器反射面の端面保護膜として機能するように設計される。すなわち、端面にｐ型導電性領域を拡散で形成し、その端面表面を保護するとともに、所定の反射率として共振器反射面とするような端面発光型半導体レーザ素子の製造にも利用できる方法である。
【００１６】
従って、本発明にかかる半導体光デバイスの製造方法は、前者のＰＩＮ−ＰＤ型半導体受光素子の作製により好適に適用することができるが、後者の端面発光型半導体レーザ素子の窓構造を作製する際にも、適用することもできる。
【００１７】
以下に、本発明にかかる半導体光デバイスの製造方法について、ＰＩＮ−ＰＤ型半導体受光素子の作製に適用した形態を例にとり、より詳しく説明する。
【００１８】
本発明の半導体光デバイスの製造方法では、半導体光デバイスにおいて、半導体表面から拡散により、所定のｐ型導電性領域を形成し、このｐ型導電性領域表面を覆う誘電体膜を設ける構造を以下に述べるような手順に従って行っている。
【００１９】
図２は、本発明の製造方法に特徴的な工程を説明する図である。
【００２０】
図２には、ｎ型半導体層２０４の表面から、ｐ型不純物、この例では、Ｚｎを拡散源となるＺｎＯ膜２０２から拡散している。その際、ｎ型半導体層の表面に、所定膜厚Ｗ1のＺｎＯ膜２０２を堆積した後、このＺｎＯ膜２０２の上面を覆うように、別の誘電体膜、この例では、ＳｉＯ2層２０１を所定膜厚Ｗ2積層している。この第二の誘電体膜、ＳｉＯ2層２０１は、先ず、その後、熱拡散を実施する際、ＺｎＯ膜２０２表面からＺｎが蒸散することを防止する保護膜の役割を有している。
【００２１】
従って、前記第二の誘電体膜には、下層の第一の誘電体膜から拡散させる元素、ここでは、ＺｎＯ膜２０２を構成する元素Ｚｎが通過しない材料を選択する。この例で用いている、ＳｉＯ2層２０１は前記の要件を満たすものであるが、この要件を満たす限り、これ以外の誘電体を用いることもできる。
【００２２】
第一の誘電体膜の誘電体材料は、熱拡散における拡散源として利用されるように、それを構成する元素は加熱により解離を起こし易い材料である。従って、この第一の誘電体膜を形成する際、可能な限り加熱を伴わない堆積方法を利用するとよく、本発明においては、スパッタリング法を利用して堆積を行う。
【００２３】
一方、第二の誘電体膜を形成する際にも、過度な温度上昇を伴う堆積方法を選択すると、その間に拡散が進み、その後の熱拡散の制御性を阻害する要因となる懸念がある。従って、第二の誘電体膜を形成する方法には、好ましくは、堆積に際し、過度に温度上昇する時間が長くならない堆積方法を利用するとよい。例えば、第一の誘電体膜の形成に用いる、スパッタリング法などは、好ましい方法の一例である。
【００２４】
なお、本発明の方法においては、前記第一の誘電体膜を拡散源とした拡散を行った後、第一の誘電体膜と第二の誘電体膜からなる積層膜は、所定の反射率を有する反射膜として利用する。従って、第二の誘電体膜に用いる誘電体材料の屈折率は、第一の誘電体膜に用いる誘電体材料の屈折率より低くし、また、第一の誘電体膜に用いる誘電体材料の屈折率自体は、拡散で形成されるｐ型導電性領域の半導体の屈折率より低くなるように、第一の誘電体膜の誘電体材料と第二の誘電体膜の誘電体材料を選択する。例えば、図２においては、半導体はＩｎＰであり、第一の誘電体膜のＺｎＯと第二の誘電体膜のＳｉＯ2の組み合わせは、前記の屈折率に関する要件をも満たす好ましい選択となっている。
【００２５】
選択された二種の誘電体材料の屈折率に基づき、積層膜全体としての反射率を推定することができる。一例として、図２に示す構造に関して、第一の誘電体膜、ＺｎＯ膜２０２の膜厚Ｗ1と、第二の誘電体膜、ＳｉＯ2膜の膜厚Ｗ2とを種々に変え、光波長１．３μｍにおける反射率を算出した結果を、図３に示す。なお、第一の誘電体膜、ＺｎＯ膜２０２の膜厚Ｗ1は、拡散源として用いるために必要な最低源の膜厚以上に選択する。一方、第二の誘電体膜、ＳｉＯ2膜の膜厚Ｗ2も、蒸発防止膜として必要な最低源の膜厚以上に選択する。
【００２６】
この制約を満足する範囲で、所望の反射率の範囲となる膜厚Ｗ1と膜厚Ｗ2の組み合わせを、例えば、図３に示すような結果に基づき選択することができる。図３によると、ｐ型半導体層がＩｎＰ、第一の誘電体膜がＺｎＯ膜、第二の誘電体膜がＳｉＯ2膜とする際、光波長１．３μｍ〜１．５μｍにおける反射率を５％以下とすると、ＺｎＯ膜の膜厚Ｗ1は、１５００Å±２００Åに選択し、ＳｉＯ2膜の膜厚Ｗ2を１０００Å±７００Åに選択するとよいことが判る。特に、反射率が１％以下となる領域としては、ＺｎＯ膜の膜厚Ｗ1を、１５００Å前後に選択し、ＳｉＯ2膜の膜厚Ｗ2を５００Å程度に選択することが好ましく、例えば、図６に示す範囲とすると、より低い反射率が達成されることが判る。
【００２７】
ｐ型不純物の拡散は、所定の膜厚に第一の誘電体膜と第二の誘電体膜、例えば、ＺｎＯ膜とＳｉＯ2膜を堆積した後、不活性ガス雰囲気中において実施することができる。ＩｎＰにＺｎを拡散する際には、拡散温度は５００℃前後に選択することが好ましい。前記の温度程度であれば、ＩｎＰ自体の熱分解によるＶ族元素（Ｐ）の損失もなく、また、拡散深さの制御も好ましいものとなる。
【００２８】
熱拡散により、第一の誘電体膜の誘電体材料を構成する元素の一つ、例えば、ＺｎＯ膜中のＺｎ含有率は僅かながら減少するものの、ＺｎＯ膜の膜厚Ｗ1を十分に厚くすることで、その組成変化は平均化される。結果として、係る組成変化自体に伴う屈折率変化は、実用上問題とならないものとなる。また、固体拡散源を利用するので、拡散で形成されるｐ型導電性領域の表面ｐ型不純物濃度は、拡散温度にのみ依存するものとなり、拡散自体、高い再現性が得られる。
【００２９】
本発明の半導体光デバイスの製造方法は、例えば、図１に示す構成のＰＩＮ−ＰＤの作製に利用することができる。
【００３０】
図１に示す構成のＰＩＮ−ＰＤは、その受光層となるｉ−ＩｎＧａＡｓ光吸収層１０４の上に、ｎ−ＩｎＰキャップ層１０５が積層されているが、その表面から、本発明の方法を適用して、ｐ型導電性領域のＺｎ拡散領域１１１が形成される。その拡散深さは、ｎ−ＩｎＰキャップ層１０５を超え、ｉ−ＩｎＧａＡｓ光吸収層１０４との界面と概ね一致するように設計されている。本発明においては、拡散深さの制御は、拡散温度とその時間を一定とすることで、高い再現性がえられる。
【００３１】
拡散マスクとして、ＳｉＯ2膜からなる拡散防止膜１０６を利用し、その開口部に選択的な拡散が実施される。この開口部下の窓層領域であるＺｎ拡散領域１１１の表面は、拡散が終了した時点で、無反射膜となるＺｎＯ膜１０７とそれを覆いＳｉＯ2膜１０８が既に形成されている。そのため、拡散後、反射膜を改めて形成する際には、その堆積工程における加熱により、更なる内部拡散が進行するといった影響は勿論ないものとなる。すなわち、一旦高い制御性で形成された拡散のプロフィールは、その後の工程においても、ほぼ維持される。
【００３２】
結果として、作製されるＰＩＮ−ＰＤの素子構造は、拡散深さ、その濃度プロフィール、受光窓表面に設ける無反射膜の反射率など、その特性に密接に関係する形状は、極めて高い再現性で作製されるものとなる。加えてに、無反射膜は、第一の誘電体層と第二の誘電体層の二層構造を採用するため、膜厚のバラツキに伴う反射率の変移と、屈折率のバラツキに伴う反射率の変移は、一つの誘電体膜で作製される無反射膜よりも、相対的に小さなものとなる。すなわち、工程トレランスは相対的に大きくなり、これも特性の再現性をより高くする利点となっている。
【００３３】
また、不純物拡散工程後、反射膜形成工程を実施する際には、拡散がなされた開口部表面を再度洗浄し、誘電体膜の形成を行う。この再洗浄の際、開口部の端、すなわち、拡散防止膜１０６のエッジに洗浄液成分が残留する、あるいは、半導体表面を極軽くエッチング除去する際、拡散防止膜１０６とその下の半導体層の間にエッチング液の僅かな浸入が起こるなど、素子特性の不良の要因ともなり得る要素が増す。本発明の方法では、これらの付加的な不良要因はより少ないものとなる。
【００３４】
すなわち、本発明の製造方法では、不純物拡散工程と反射膜形成工程とを一体に実施するので、プロセスが簡易化し、加えて、良好な再現性ならびに制御性も達成され、デバイス作製の低コスト化が実現される。
【００３５】
【実施例】
以下、本発明について、実施例を挙げてより具体的に説明する。この実施例は、本発明の最良の実施の形態の一例ではあるものの、本発明は、かかる実施例によりなんらの限定をうけるものではない。
【００３６】
図１は、一実施例として長波長用受光素子の断面構造を示す模式図である。
【００３７】
まず、ｎ+−ＩｎＰ基板上１０２にクロライドＶＰＥ法等を用いて、ｎ+−ＩｎＰバッファ層１０３、ｉ−ＩｎＧａＡｓ光吸収層１０４、ｎ−ＩｎＰキャップ層１０５を連続に成長する。その後、ｎ−ＩｎＰキャップ層１０５上に拡散防止膜１０６を選択的に形成する。拡散防止膜１０６はＳｉＯ2ＣＶＤ膜を用い、ｐ型不純物を拡散する領域に開口部を設けている。
【００３８】
次に、第一の誘電体膜としてＺｎＯ膜１０７、第二の誘電体膜としてＳｉＯ2膜１０８を連続してスパッタにより積層形成する。このとき、ＺｎＯ膜１０７、ＳｉＯ2膜１０８の膜厚をそれぞれ１５００Å、４００Åとすることにより、光波長１．３μｍに対して、ＺｎＯ膜１０７とＳｉＯ2膜１０８からなる積層膜全体として、その反射率は１％以下の反射膜となる。
【００３９】
図４は、前記の膜厚とした際、反射率の波長依存性を計算により求めた結果を示すものである。波長１．３μｍで反射率は極小を示し、その近傍において、反射率１％以下となる反射膜が得られることがわかる。
【００４０】
次に、上記ＺｎＯ膜１０７、ＳｉＯ2膜１０８を形成した基板をＮ2雰囲気中で熱処理を行うことにより、図１に示すように、拡散防止膜１０６の開口部下にＺｎ拡散領域１１１が形成される。なお、拡散深さは、ｉ−ＩｎＧａＡｓ光吸収層１０４に達するように制御するが、熱処理時の温度および処理時間を調整することにより所望の拡散深さに制御する。
【００４１】
その後、ｐ側電極を蒸着する領域（ｐ側電極コンタクト部）１０９のＺｎＯ膜１０７、ＳｉＯ2膜１０８をパターニングして、ＩｎＰ表面を露出させる。ＺｎＯ膜１０７、ＳｉＯ2膜１０８は、バッファド・フッ酸により、エッチングできる。
【００４２】
次に、パターニングして露出させたＩｎＰ表面にｐ側コンタクト電極を形成し、また、このｐ側コンタクト電極と接触させて、ｐ側配線電極１１０を形成する。その後、基板側にｎ電極１０１を蒸着する。
【００４３】
以上の工程で、受光面には光波長１．３μｍに対して、反射率１％以下の反射膜が形成されると同時に、ｉ−ＩｎＧａＡｓ光吸収層１０４（真性半導体部）に達する深さまでＺｎが拡散し、受光部にはＰＩＮ構造が形成される。また、ｐ側電極配線部１１０の下部には、拡散防止膜１０６、ＺｎＯ膜１０７、ＳｉＯ2膜１０８からなる厚い誘電体膜が形成されている構造となるため、配線容量も低減されている。
【００４４】
図５は、スパッタで形成したＺｎＯ膜の屈折率に対する反射率の依存性を示す図である。波長１．３μｍの光に対して、拡散熱処理前後で、スパッタで形成したＺｎＯ膜の屈折率が１．８０から２．００までの範囲で変化した場合、反射膜の波長１．３μｍにおける反射率の変化を計算により予測した結果である。図５に示すように、 ＺｎＯ膜の屈折率が拡散熱処理前後で変化しても、上記の範囲に留まる限り、反射率は１％以下となっている。すなわち、ＺｎＯ膜の膜厚を１５００Å±２００Åの範囲に設定すると、熱処理における屈折率変動に関しても高いトレランスを得ることができることが判る。
【００４５】
図６は、波長１．３μｍの光における、反射膜の反射率に対する、ＺｎＯ膜厚Ｗ1およびＳｉＯ2膜厚Ｗ2の依存性を計算により予測した結果である。図６は、横軸はＺｎＯ膜厚Ｗ1、縦軸はＳｉＯ2膜厚Ｗ2を示し、等しい反射率を与える組み合わせを結ぶ線をプロットしてある。ＺｎＯ膜厚１５８０Å、ＳｉＯ2膜厚４００Åを中心に、相当広い範囲において、０．１％以下の反射率が得られることがわかる。例えば、ＺｎＯ膜厚１５８０Åでは、ＳｉＯ2膜厚３８０Å〜４３０Åと広い範囲で、０．１％以下の反射率が得られる。さらに、実際の応用を想定すれば、反射率５％以下を満たす範囲が、許容可能な範囲とすることができ、従って、光波長を１．３μｍから１．５μｍの範囲と想定すれば、ＺｎＯ膜の膜厚は１５００Å±２００Åの範囲、ＳｉＯ2膜の膜厚は１０００Å±７００Åの範囲に選択することができる。また、前記の範囲に選択すると、屈折率変動に対しても高いトレランスを持つ層構造となる。
【００４６】
加えて、上述した通り、ｐ型不純物の拡散と形成されるｐ型導電性領域の表面に被覆される反射膜層の形成に際して、拡散防止膜１０６に開口部を形成する工程においてのみ、半導体表面上に形成した酸化膜の除去がなされるので、係る表面の汚染を引き起こす懸念がある半導体表面を露出させる機会が大幅に少なくなっている。その結果、表面に残留した汚濁物質に由来する特性の劣化も本質的に抑制されたものとなる。さらには、ｐ型不純物を拡散する際、第二の誘電体膜は、ｐ型不純物の蒸散を防止することは勿論のこと、化合物半導体自体の構成成分のうち、熱処理中に解離蒸散する懸念があるもの、例えば、ＩｎＰにおけるＰに対しても、その蒸散を防止する機能を有する。従って、拡散熱処理は、例えば、Ｐ蒸気源の存在下に実施する必要もなく、不活性気流中において拡散熱処理が実施でき、閉管を用いる必要がなく、作業性も高いものとなる。
【００４７】
本実施例では、拡散源として、ＺｎＯ膜を用いた例を述べたが、ＩｎＰ中に拡散可能なｐ型不純物を構成成分として含み、緻密な膜に形成でき、ＩｎＰよりも屈折率が低く、一方、その上に積層するスパッタ法によるＳｉＯ2膜の屈折率より高いならば、ＺｎＯ膜に代えて、拡散源と第一の誘電体層として利用できる。特に、前記の要件を満たす、ｐ型不純物となる元素を構成成分として含む酸化物などを用いることもできる。
【００４８】
一方、ｐ型不純物の拡散源とする酸化膜と比べ、より屈折率が小さいものであり、緻密で拡散源からのｐ型不純物の蒸散を防止できる限り、第二の誘電体膜に用いる材質はＳｉＯ2ではなくともよく、例えば、ＳｉＯ2ＮｘあるいはＳｉＮｘであってもよい。
【００４９】
本実施例では、ＰＩＮ−ＰＤの作製を例にとり、その工程におけるｐ型不純物Ｚｎの拡散工程と無反射膜形成工程について説明したが、その他の半導体光デバイスにおいて、Ｚｎ等のｐ型不純物を表面から拡散する工程と、その拡散領域の表面を被覆する、所定の反射率を有する反射膜層を形成する工程とを含むならば、同様に本発明の製造方法を利用できる。
【００５０】
【発明の効果】
本発明の半導体光デバイスの製造方法は、半導体表面にｐ型導電性領域を熱拡散で形成し、その表面を誘電体膜で被覆し、所定の反射率を有する反射膜とする際、前記誘電体膜として、ｐ型不純物の拡散源として利用できる第一の誘電体膜と、その表面に前記ｐ型不純物の蒸発防止膜として利用できる第二の誘電体膜とを積層し、二層からなる反射膜とするとともに、積層後に、前記第一の誘電体膜を拡散源として利用し、熱拡散により所望のｐ型導電性領域を形成することで、不純物拡散工程と反射膜形成工程とを一体に実施するので、プロセスが簡易化し、加えて、良好な再現性ならびに制御性も達成され、デバイス作製の低コスト化が実現される。加えて、二層からなる反射膜を採用することに伴い、所望の反射率の許容変移幅に対して、用いる誘電体膜の膜厚制御の幅などに工程トレランスの増すという利点をも有する。従って、本発明の製造方法は、対象となる半導体光デバイスとして、熱拡散で窓層領域とするｐ型導電性領域を形成し、その受光窓の表面に無反射膜を設ける半導体受光素子を選択すると、前記の利点が最大限発揮される。
【図面の簡単な説明】
【図１】本発明の半導体光デバイスの製造方法を適用して作製される、 ＰＩＮ−ＰＤ型半導体受光素子の構造の一例を模式的に示す図である。
【図２】本発明の半導体光デバイスの製造方法における、拡散により形成されるｐ型導電性領域と、その表面を被覆するように形成されている第一の誘電体層と第二の誘電体層との配置・組み合わせの一例を模式的に示す図である。
【図３】光波長１．３μmの光に対する、ＩｎＰ上にＺｎＯ膜とＳｉＯ2層を順次積層した被覆膜の反射率と、それを与えるＺｎＯ膜の膜厚Ｗ1とＳｉＯ2層の膜厚Ｗ2の組み合わせをプロットする図である。
【図４】ＩｎＰ上にＺｎＯ膜とＳｉＯ2層を順次積層した被覆膜の反射率の波長依存性を示し、光波長１．３μmの光に対して反射率を最小とする被覆膜について、他の光波長における反射率を図示した一例である。
【図５】ＩｎＰ上にＺｎＯ膜とＳｉＯ2層を順次積層した被覆膜における、光波長１．３μmの光に対する反射率の、ＺｎＯ屈折率に対する依存性を示し、光波長１．３μmの光に対して反射率を最小とするＺｎＯ屈折率とその前後における反射率変化を図示した一例である。
【図６】光波長１．３μmの光に対する、ＩｎＰ上にＺｎＯ膜とＳｉＯ2層を順次積層した被覆膜の反射率と、それを与えるＺｎＯ膜の膜厚Ｗ1とＳｉＯ2層の膜厚Ｗ2の組み合わせのうち、 ＺｎＯ膜の膜厚Ｗ1：１５５０〜１６００Å、ＳｉＯ2層の膜厚Ｗ2：３８０〜４２０Åの範囲をロットする図である。
【図７】従来の製造方法で作製されるＰＩＮ−ＰＤ型半導体受光素子の構造の一例を模式的に示す図である。
【符号の説明】
１０１    ｎ側電極
１０２    ｎ+−ＩｎＰ基板
１０３    ｎ+−ＩｎＰバッファ層
１０４    ｉ−ＩｎＧａＡｓ光吸収層
１０５    ｎ−ＩｎＰキャップ層
１０６    拡散防止膜
１０７    ＺｎＯ膜（第一の誘電体膜）
１０８    ＳｉＯ2膜（第二の誘電体膜）
１０９    ｐ側電極コンタクト部
１１０    ｐ側電極配線部
１１１    Ｚｎ拡散領域（ｐ型導電性領域）
２０１    ＳｉＯ2スパッタ膜
２０２    ｐ型不純物を構成成分として含むスパッタ酸化膜
２０３    Ｚｎ拡散領域（ｐ型導電性領域）
２０４    ｎ型半導体層
７０１    ｐ側電極配線部
７０２    ＳｉＮ膜（無反射膜）
７０３    ｐ−ＩｎＰ（Ｚｎ拡散領域）
７０４    ＳｉＮ膜
７０５    ｎ−ＩｎＰキャップ層
７０６    ｉ−ＩｎＧａＡｓ光吸収層
７０７    ｎ+−ＩｎＰバッファ層
７０８    ｎ+−ＩｎＰ基板
７０９    ｎ側電極
７１０    ｐ側電極コンタクト部
【図１】
0003972169.tif 000002
【図２】
0003972169.tif 000003
【図３】
0003972169.tif 000004
【図４】
0003972169.tif 000005
【図５】
0003972169.tif 000006
【図６】
0003972169.tif 000007
【図７】
0003972169.tif 000008