(57)【特許請求の範囲】
【請求項１】
入力信号に対して縦続接続された複数のアッテネータ回路と、
１対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
を有し、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端が、上記入力信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が、上記入力信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記１対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
制御信号により上記定電流源が選択的に動作状態に制御されて上記取り出し回路から上記動作状態に制御された定電流源の接続されている差動アンプの出力信号が取り出される
ようにした可変利得アンプ。
【請求項２】
請求項１に記載の可変利得アンプにおいて、
上記入力信号が上記複数のアンプの第１段目に供給され、
上記複数のアッテネータ回路の各出力信号が、上記複数のアンプの第２段目以降にそれぞれに供給される
ようにした可変利得アンプ。
【請求項３】
請求項１あるいは請求項２に記載の可変利得アンプにおいて、
上記アッテネータ回路のそれぞれは、第１の抵抗器およびコンデンサが並列接続された第１の並列回路と、第２の抵抗器およびコンデンサが並列接続された第２の並列回路とが直列接続されて構成され、
上記第１の並列回路と上記第２の並列回路の直列回路に入力信号が供給され、
上記第２の並列回路か出力が取り出される
ようにした可変利得アンプ。
【請求項４】
放送波の受信信号の信号ラインに可変利得アンプが設けられ、
この可変利得アンプは、
縦続接続された複数のアッテネータ回路と、
１対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
から構成され、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端が、上記受信信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が上記受信信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記１対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
上記定電流源がＡＧＣ電圧にしたがって選択的に動作させられて上記複数の差動アンプおよび上記複数のカスコードアンプが選択的に動作させられることにより、上記取り出し回路から上記受信信号がＡＧＣ制御されて取り出される
ようにした受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、可変利得アンプおよびこれを使用した受信機に関する。
【０００２】
【従来の技術】
デジタル音声放送として、ヨーロッパではＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案されている。
【０００３】
そして、ＩＳＤＢ−Ｔは、
伝送帯域幅：432 ｋHz（狭帯域ＩＳＤＢ−Ｔのとき）
変調方式  ：ＯＦＤＭ
多重方式  ：ＭＰＥＧ２
を採用することにより、複数チャンネルのデジタルオーディオデータやデジタルデータを同時に放送するものである。
【０００４】
なお、放送に使用する周波数帯は、狭帯域ＩＳＤＢ−Ｔのとき、88ＭHz〜108 ＭHzおよび170 ＭHz〜222 ＭHzが予定されている。
【０００５】
【発明が解決しようとする課題】
ところで、ＡＭ受信機にはＡＧＣ回路が設けられ、ＡＭ検波出力のレベルが受信電界強度にかかわらず一定となるように制御されている。すなわち、高周波信号あるいは中間周波信号の信号ラインに、可変利得アンプが設けられ、その利得が、ＡＭ検波出力に含まれる直流電圧（ＡＧＣ電圧）によりフィードバック制御されている。
【０００６】
そして、可変利得アンプとして、例えば図５に示すような回路がある。すなわち、信号源Ａ10の出力信号がアッテネータ回路Ａ11〜Ａ13に順に供給され、アッテネータ回路Ａ11〜Ａ13からは順にレベルが小さくされた信号が出力される。そして、この出力信号が差動アンプＡ21〜Ａ23にそれぞれ供給されるとともに、信号源Ａ10の出力信号が差動アンプＡ20に供給される。また、差動アンプＡ20〜Ａ23は共通の負荷抵抗器Ｒa 、Ｒb に接続される。
【０００７】
したがって、バイアス電圧Ｖa 〜Ｖd を変更することにより、差動アンプＡ20〜Ａ23のトランジスタＱc 〜Ｑc のいずれかをオンとし、残りをオフとすれば、そのオンとされたトランジスタＱc を有する差動アンプだけが有効に動作する。
【０００８】
そして、信号源Ａ10およびアッテネータ回路Ａ11〜Ａ13の出力信号のうち、その有効とされた差動アンプが出力側に接続されている回路の出力信号が、その有効とされた差動アンプにより選択され、抵抗器Ｒa 、Ｒb に取り出される。したがって、図５の回路は、電圧Ｖa 〜Ｖd により利得の変化する可変利得アンプとして動作することになる。
【０００９】
ところが、図５の可変利得アンプは、可変利得範囲を広くするため、アッテネータ回路および差動アンプを多段接続した場合、出力容量が大きくなるので、高い周波数での利得が得にくくなってしまう。
【００１０】
また、出力容量の問題を解決できたとしても、利得の可変範囲を広くすることができない。すなわち、差動アンプＡ20（およびＡ21〜Ａ23）のトランジスタＱa 、Ｑb のベース・コレクタ間には、図５に破線により示すように、容量ＣBC、ＣBCが存在する。
【００１１】
すると、信号源Ａ10の出力信号の一部が、その容量ＣBC、ＣBCを通じて抵抗器Ｒa 、Ｒb にリークしてしまう。そして、このようなリーク信号を生じていても、例えば差動アンプＡ21を有効に動作させてアッテネータ回路Ａ11の出力信号を抵抗器Ｒa 、Ｒb に取り出している場合であれば、その出力信号のレベルは大きいので、リーク信号を無視することができる。
【００１２】
しかし、例えば差動アンプＡ23を有効に動作させてアッテネータ回路Ａ13の出力信号を抵抗器Ｒa 、Ｒb に取り出している場合には、その出力信号のレベルは最小となっているので、差動アンプＡ20からのリーク信号を無視することができなくなる。
【００１３】
このように、差動アンプにより取り出される信号のレベルが小さい場合には、レベルの大きい信号を選択する差動アンプにおいて生じるリーク信号を無視できない。したがって、図５の可変利得アンプの場合には、利得の可変範囲を広くすることができない。
【００１４】
さらに、可変利得アンプを上述したようなデジタル音声放送の受信機のＡＧＣ回路に使用する場合には、可変利得アンプは低歪みであることも要求される。すなわち、ＤＡＢやＩＳＤＢ−Ｔでは、１つの放送波が複数のキャリア信号から構成されている。例えば、狭帯域ＩＳＤＢ−Ｔの場合、放送波は、モード１のときには、４ｋHzおきに分布する109 個のキャリア信号から構成され、モード２のときには、１ｋHzおきに分布する433 個のキャリア信号から構成されている。
【００１５】
したがって、デジタル音声放送の受信機において、可変利得アンプの直線性が悪いと、その可変利得アンプを通過する受信信号や中間周波信号に歪みを生じてしまい、その歪み成分が本来のキャリア信号と区別のつかないことがある。したがって、デジタル音声放送の受信機のＡＧＣ回路に使用される可変利得アンプには、歪みの発生の少ないことも要求される。
【００１６】
この発明は、以上のような問題点を解決しようとするものである。
【００１７】
【課題を解決するための手段】
この発明においては、
入力信号に対して縦続接続された複数のアッテネータ回路と、
１対のトランジスタのエミッタが定電流源に接続されて構成されるとともに、上記複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
複数のカスコードアンプと、
この複数のカスコードアンプの出力端に共通に接続された取り出し回路と、
複数のプルアップ用の抵抗器と
を有し、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端が、上記入力信号の供給される入力端に接続され、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、その前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が、上記入力信号の供給される入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のカスコードアンプのそれぞれは、上記複数の差動アンプのうちの前段の差動アンプから上記取り出し回路に向かってその差動アンプを流れるリーク信号が無視できない差動アンプの数ごとに、その差動アンプにおける上記１対のトランジスタのコレクタが、ベース接地のトランジスタのエミッタに共通に接続されて構成され、
上記複数のカスコードアンプにおける上記ベース接地のトランジスタのベースに所定のバイアス電圧がそれぞれ供給されるとともに、
上記複数のカスコードアンプの上記ベース接地のトランジスタのエミッタと、電源との間に、上記複数のプルアップ用の抵抗器のそれぞれが接続され、
制御信号により上記定電流源が選択的に動作状態に制御されて上記取り出し回路から上記動作状態に制御された定電流源の接続されている差動アンプの出力信号が取り出される
ようにした可変利得アンプ
とするものである。
したがって、カスコードアンプにより出力信号へのリークが阻止される。
【００１８】
【発明の実施の形態】
［ＩＳＤＢ−Ｔ受信機］
ＩＳＤＢ−Ｔ受信機は、例えば図１に示すように構成される。なお、図１は、狭帯域ＩＳＤＢ−Ｔ用の受信機の場合であり、ダイレクトコンバージョン方式に構成された場合である。
【００１９】
すなわち、狭帯域ＩＳＤＢ−Ｔの放送波がアンテナ１１により受信され、この受信信号が電子同調方式のアンテナ同調回路１２に供給されて目的とする周波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧＣ用の可変利得アンプ１３および電子同調方式の段間同調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給される。
【００２０】
また、ＰＬＬ２１において受信信号Ｓ12のキャリア周波数（中心周波数）の２倍の周波数の発振信号が形成され、この発振信号が分周回路２２に供給されて受信信号Ｓ12のキャリア周波数に等しく、かつ、位相が互いに90°異なる２つの信号に分周され、この分周信号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００２１】
こうして、ミキサ回路１５Ａ、１５Ｂにおいて、受信信号Ｓ12は位相が互いに90°異なるベースバンド信号Ｓ15A 、Ｓ15B 、すなわち、Ｉ軸およびＱ軸のベースバンド信号Ｓ15A 、Ｓ15B に周波数変換される。
【００２２】
なお、このとき、ＰＬＬ２１から、そのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１２、１４に同調電圧として供給され、受信信号Ｓ12に対する同調が実現される。
【００２３】
そして、ミキサ回路１５Ａ、１５Ｂからの信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６Ｂ→ＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂ→ローパスフィルタ１８Ａ、１８Ｂの信号ラインを通じて復調回路１９に供給される。この復調回路１９は、図示はしないが、ＩＳＤＢ−Ｔの送信時の変調処理に対応して、複素フーリエ変換、周波数デインターリーブ、タイム・デインターリーブ、複数のチャンネルのうちの目的とするチャンネルのデジタルオーディオデータの選択、エラー訂正およびデータ伸長などの復調処理を行うものである。
【００２４】
したがって、復調回路１９からは、複数の番組（チャンネル）のうちの目的とする番組のオーディオ信号Ｌ、Ｒが取り出される。
【００２５】
また、このとき、ローパスフィルタ１８Ａ、１８Ｂからの信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可変利得アンプ１７Ａ、１７Ｂに利得の制御信号として供給される。
【００２６】
さらに、ミキサ回路１５Ａ、１５Ｂからの信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、この電圧Ｖ24が可変利得アンプ１３に利得の制御信号として供給される。
【００２７】
したがって、ＡＧＣ電圧Ｖ24により同調回路１２からの受信信号Ｓ12に対してＡＧＣが行われるとともに、ＡＧＣ電圧Ｖ25によりローパスフィルタ１６Ａ、１６Ｂからのベースバンド信号Ｓ15A 、Ｓ15B に対してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００２８】
また、この受信機は、同調回路１２、１４、ＰＬＬ２１のＶＣＯの共振回路および復調回路１９を除いて、１チップＩＣ化することができる。
【００２９】
［可変利得アンプ］
可変利得アンプ１３は、例えば図２に示すように、縦続接続された例えば３段のアッテネータ回路３１〜３３と、その入力および各出力を選択的に取り出す差動アンプ４１〜４４と、カスコードアンプ５１〜５４とから構成される。
【００３０】
すなわち、図２の可変利得アンプ１３においては、同調回路１２の同調コイル（図示せず）の２次コイルＬ12に抵抗器Ｒ01〜Ｒ03の直列回路が接続され、同調回路１２からは受信信号Ｓ12がバランス型に取り出される。また、このとき、同調回路１２の出力インピーダンスは、例えば50Ωとされる。
【００３１】
また、アッテネータ回路３１〜３３は、例えば図３に示すように、構成される。すなわち、一方の入力端子Ｔ31と出力端子Ｔ33との間に、コンデンサＣ31および抵抗器Ｒ31の並列回路が接続されるとともに、出力端子Ｔ33と中点端子Ｔ35との間に、抵抗器Ｒ32およびコンデンサＣ32の並列回路が接続される。また、他方の入力端子Ｔ32と出力端子Ｔ34との間に、コンデンサＣ33および抵抗器Ｒ33の並列回路が接続されるとともに、出力端子Ｔ34と中点端子Ｔ35との間に、抵抗器Ｒ34およびコンデンサＣ34の並列回路が接続される。
【００３２】
こうして、素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34によりバランス型アッテネータ回路３１〜３３がそれぞれ構成される。
【００３３】
そして、これらアッテネータ回路３１〜３３は、バランス型のラダーアッテネータ回路３０を構成しているものでもあり、アッテネータ回路３１〜３３のうち、前段のアッテネータ回路の出力端子Ｔ33、Ｔ34が次段のアッテネータ回路の入力端子Ｔ31、Ｔ32に接続される。また、アッテネータ回路３１の入力端子Ｔ31、Ｔ32が同調回路１２の出力端、すなわち、抵抗器Ｒ02の両端に接続され、端子Ｔ35が互いに接続される。
【００３４】
そして、この場合、アッテネータ回路３１〜３３のそれぞれにおいて、
Ｃ31・Ｒ31＝Ｃ32・Ｒ32
Ｃ33・Ｒ33＝Ｃ34・Ｒ34
とされる。
【００３５】
また、各アッテネータ回路３１〜３３の減衰量を等しくする場合には、アッテネータ回路３１の素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34と、アッテネータ回路３１の素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34との値が互いに等しくされるとともに、アッテネータ回路３３の素子Ｒ32、Ｒ34の値が、アッテネータ回路３１の素子Ｒ32、Ｒ34の値の１／２倍とされ、アッテネータ回路３３の素子Ｃ32、Ｃ34の値が、アッテネータ回路３１の素子Ｃ32、Ｃ34の値の２倍とされる。
【００３６】
さらに、各アッテネータ回路３１〜３３の１段あたりの減衰量を１／ｎ〔倍〕（ただし、ｎ＞１）とすれば、
Ｒ32／Ｒ31＝２／（ｎ−１）
Ｃ31／Ｃ32＝２／（ｎ−１）
とされる。例えば、１段あたりの減衰量は６〜８dBとされる。
【００３７】
そして、図２において、トランジスタＱ01、Ｑ02のエミッタが、定電流源用のトランジスタＱ03のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ４０が構成される。そして、トランジスタＱ01、Ｑ02のベースが、抵抗器Ｒ02の両端にそれぞれ接続される。
【００３８】
また、トランジスタＱ11、Ｑ12のエミッタが、トランジスタＱ13のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ４１が構成され、トランジスタＱ11、Ｑ12のベースがアッテネータ回路３１の出力端子Ｔ33、Ｔ34にそれぞれ接続される。
【００３９】
さらに、トランジスタＱ21〜Ｑ23およびＱ31〜Ｑ33により、差動アンプ４２および４３が同様に構成され、トランジスタＱ21、Ｑ22のベースがアッテネータ回路３１の出力端子Ｔ33、Ｔ34にそれぞれ接続され、トランジスタＱ41、Ｑ42のベースがアッテネータ回路３３の出力端子Ｔ33、Ｔ34にそれぞれ接続される。また、アッテネータ回路３１〜３３の端子Ｔ35と接地との間に、直流バイアス電源ＶBBが接続される。
【００４０】
そして、制御電圧形成回路７０において、ＡＧＣ電圧Ｖ24から所定の制御電圧ＶB0〜ＶB3が形成され、これら制御電圧ＶB0〜ＶB3がトランジスタＱ03、Ｑ13、Ｑ23、Ｑ33のベースにそれぞれ供給される。
【００４１】
この場合、これら制御電圧ＶB0〜ＶB3は、ＡＧＣ電圧Ｖ24に変化するものであり、所定の電圧レベルをＶL 、ＶM 、ＶH （ただし、ＶL ＜ＶM ＜ＶH ）とすると、
▲１▼        Ｖ24＜ＶL のとき、トランジスタＱ03だけをオンにする。
▲２▼  ＶL ≦Ｖ24＜ＶM のとき、トランジスタＱ13だけをオンにする。
▲３▼  ＶM ≦Ｖ24＜ＶH のとき、トランジスタＱ23だけをオンにする。
▲４▼  ＶH ≦Ｖ24      のとき、トランジスタＱ33だけをオンにする。
のように変化するものである。
【００４２】
そして、トランジスタＱ01、Ｑ11のコレクタが、ベース接地のトランジスタＱ51のエミッタに接続されてカスコードアンプ５１が構成され、トランジスタＱ02、Ｑ12のコレクタが、ベース接地のトランジスタＱ52のエミッタに接続されてカスコードアンプ５２が構成される。
【００４３】
また、トランジスタＱ21、Ｑ31のコレクタが、ベース接地のトランジスタＱ53のエミッタに接続されてカスコードアンプ５３が構成され、トランジスタＱ22、Ｑ32のコレクタが、ベース接地のトランジスタＱ54のエミッタに接続されてカスコードアンプ５４が構成される。
【００４４】
さらに、この場合、トランジスタＱ51、Ｑ53の各コレクタは共通の負荷抵抗器Ｒ61に接続され、トランジスタＱ52、Ｑ54の各コレクタは共通の負荷抵抗器Ｒ62に接続され、これら負荷抵抗器Ｒ61、Ｒ62に得られる信号が次段の同調回路１４に供給される。また、トランジスタＱ51〜Ｑ54のエミッタが、抵抗器Ｒ51〜Ｒ54により電源電位＋ＶCCにプルアップされる。
【００４５】
このような構成によれば、同調回路１２から受信信号Ｓ12が出力されると、この信号Ｓ12はアッテネータ回路３１〜３３により所定量ずつ順に減衰され、したがって、アッテネータ回路３１〜３３からはレベルが例えば８dBずつ順に小さくされた受信信号Ｓ12が出力される。
【００４６】
また、直流バイアス電源ＶBBからのバイアス電圧が、アッテネータ回路３１〜３３の抵抗器Ｒ31〜Ｒ34を通じてトランジスタＱ01〜Ｑ32のベースにそれぞれ供給される。
【００４７】
そして、ＡＧＣ電圧Ｖ24が▲１▼の場合には、制御電圧ＶB0によりトランジスタＱ03だけがオンとなって定電流源として動作する。したがって、▲１▼の場合には、差動アンプ４０が有効に動作することになり、トランジスタＱ01、Ｑ02と、トランジスタＱ51、Ｑ52とが、カスコードアンプ５１、５２を構成することになる。そして、このとき、トランジスタＱ13〜Ｑ33がオフなので、差動アンプ４１〜４３およびカスコードアンプ５３、５４の各トランジスタはオフである。
【００４８】
したがって、▲１▼の場合には、同調回路１２から出力される受信信号Ｓ12が、差動アンプ４０により選択されるとともに、カスコードアンプ５１、５２を通じて次段へと出力される。
【００４９】
また、ＡＧＣ電圧Ｖ24が▲２▼の場合には、制御電圧ＶB1によりトランジスタＱ13だけがオンとなって定電流源として動作するので、差動アンプ４１が有効に動作する。したがって、第１段目のアッテネータ回路３１から出力される受信信号Ｓ12が、差動アンプ４１により選択されるとともに、カスコードアンプ５１、５２を通じて次段へと出力される。
【００５０】
さらに、ＡＧＣ電圧Ｖ24が▲３▼の場合には、制御電圧ＶB2によりトランジスタＱ23だけがオンとなり、差動アンプ４２が有効に動作する。また、このとき、トランジスタＱ03、Ｑ13、Ｑ33がオフなので、差動アンプ４０、４１、４３およびカスコードアンプ５１、５２の各トランジスタはオフである。
【００５１】
したがって、第２段目のアッテネータ回路３２から出力される受信信号Ｓ12が、差動アンプ４２により選択されるとともに、カスコードアンプ５３、５４を通じて出力される。
【００５２】
そして、ＡＧＣ電圧Ｖ24が▲４▼の場合には、制御電圧ＶB3により差動アンプ４３だけが有効に動作するので、第３段目のアッテネータ回路３３から出力される受信信号Ｓ12が、差動アンプ４３により選択されるとともに、カスコードアンプ５３、５４を通じて出力される。
【００５３】
こうして、図２の回路によれば、同調回路１２および各アッテネータ回路３１〜３３の各出力信号が、ＡＧＣ電圧Ｖ24にしたがって差動アンプ４０〜４３により選択され、カスコードアンプ５１、５２あるいは５３、５４を通じて取り出される。したがって、この図２の回路は利得が４ステップに切り換わる可変利得アンプ１３として動作していることになる。また、このとき、ＡＧＣが行われることになる。
【００５４】
そして、この場合、特に上述の可変利得アンプ１３によれば、例えば、アッテネータ回路３３から出力される受信信号Ｓ12が、差動アンプ４３およびカスコードアンプ５３、５４を通じて負荷抵抗器Ｒ61、Ｒ62に取り出されている場合には（▲４▼の場合には）、トランジスタＱ51、Ｑ52はオフなので、同調回路１２からの受信信号Ｓ12が、トランジスタＱ01、Ｑ02のベース・コレクタ間容量ＣBC、ＣBCを通じてコレクタにリークしてきても、そのリーク信号は、トランジスタＱ51、Ｑ52により阻止され、負荷抵抗器Ｒ61、Ｒ62には出力されない。したがって、抵抗器Ｒ61、Ｒ62には、リーク信号の含まれない、すなわち、目的とするレベルの受信信号Ｓ12が得られる。
【００５５】
したがって、アッテネータ回路３１〜３３および差動アンプ４１〜４３に対応するアッテネータ回路および差動アンプを多段接続して利得の制御範囲をより広くする場合、あるいはＡＧＣ範囲をより広くする場合、これを確実に実現することができる。例えば、アッテネータ回路および差動アンプの５段を縦続接続するとともに、そのアッテネータ回路の１段あたりの減衰量を８dBとすれば、40dBの可変利得範囲を得ることができる。
【００５６】
さらに、例えば、トランジスタＱ51、Ｑ52がオフのときには、そのエミッタは抵抗器Ｒ51、Ｒ52により電源電位にプルアップされるので、トランジスタＱ51、Ｑ52は十分にオフであり、したがって、トランジスタＱ01、Ｑ02のベース・コレクタ間容量ＣBC、ＣBCを通じてコレクタにリークしてくるリーク信号を確実に阻止することができる。
【００５７】
また、例えば、トランジスタＱ51、Ｑ52がオフのときには、そのエミッタは抵抗器Ｒ51、Ｒ52により電源電位にプルアップされ、ベース・コレクタ間は逆バイアスされるので、そのベース・エミッタ間の接合が導通する現象も抑えることができる。したがって、レベルの大きな入力信号を扱うことができ、この点からも利得の制御範囲を広くすることができる。
【００５８】
さらに、差動アンプ４０〜４３に対してトランジスタＱ51〜Ｑ54がカスコード接続されているので、差動アンプ４０〜４３を多段接続しても、出力寄生容量の増加を抑えることができ、高周波における利得の低下を抑えることができる。
【００５９】
また、同調回路１２およびアッテネータ回路３１〜３３の出力信号のうち適正なレベルの受信信号Ｓ12を差動アンプ４０〜４３により選択して取り出しているので、歪みの発生を抑えることができる。
【００６０】
さらに、アッテネータ回路３１〜３３においては、コンデンサＣ31〜Ｃ34によっても信号の分圧ないし減衰が行われるので、抵抗器Ｒ31〜Ｒ34の値を、同調回路１２の出力インピーダンス50Ωに比べて十分に高く、例えば1.25ｋΩと高くすることができ、したがって、抵抗器Ｒ31〜Ｒ34によりノイズフィギュアが悪化することがなく、ノイズの少ない可変利得アンプとすることができる。
【００６１】
また、コンデンサＣ31〜Ｃ34の値に、トランジスタＱ01〜Ｑ32の入力容量を加味することにより、その入力容量を無視することができる。また、Ｃ31・Ｒ31＝Ｃ32・Ｒ32、Ｃ33・Ｒ33＝Ｃ34・Ｒ34とすることにより、周波数特性を平坦にすることもできる。したがって、周波数特性を広帯域化することができる。
【００６２】
さらに、直流バイアス電源ＶBBからのバイアス電圧は、抵抗器Ｒ31〜Ｒ34を通じてトランジスタＱ01〜Ｑ32に供給されるので、トランジスタＱ01〜Ｑ32にバイアス電圧を供給するための回路を新たに設ける必要がない。
【００６３】
さらに、ＩＣ化もできる。また、可変利得アンプ１３の処理する受信信号Ｓ12の周波数を、使用する素子のＣＲ積により決まる周波数よりも遥かに高くすることができ、その場合には、アッテネータ回路３１〜３３の減衰量はコンデンサＣ11〜Ｃ34の容量比だけで決まるので、トランジスタＱ01〜Ｑ32の入力容量を補正するだけでよい。
【００６４】
［ＩＳＤＢ−Ｔ受信機の他の例］
図４は、狭帯域ＩＳＤＢ−Ｔ用の受信機がスーパーヘテロダイン方式に構成されている場合である。
【００６５】
すなわち、狭帯域ＩＳＤＢ−Ｔの放送波がアンテナ１１により受信され、この受信信号が電子同調方式のアンテナ同調回路１２に供給されて目的とする周波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧＣ用の可変利得アンプ１３および電子同調方式の段間同調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給される。
【００６６】
また、ＰＬＬ２１において所定の周波数の発振信号が形成され、この発振信号が分周回路２２に供給されて受信信号Ｓ12のキャリア周波数（中心周波数）よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90°異なる２つの信号に分周され、この分周信号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００６７】
こうして、ミキサ回路１５Ａ、１５Ｂにおいて、受信信号Ｓ12は位相が互いに90°異なる２つの中間周波信号Ｓ15A 、Ｓ15B （中間周波数は500 ｋHz）に周波数変換される。
【００６８】
なお、このとき、ＰＬＬ２１から、そのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１２、１４に同調電圧として供給され、受信信号Ｓ12に対する同調が実現される。
【００６９】
そして、ミキサ回路１５Ａ、１５Ｂからの中間周波信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６ＢおよびＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂを通じて移相回路２６Ａ、２６Ｂに供給され、この移相回路２６Ａ、２６Ｂにおいて、例えば、中間周波信号Ｓ15A 、Ｓ15B に含まれる本来の信号成分が同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号Ｓ15A 、Ｓ15B が加算回路２７に供給され、加算回路２７からは、イメージ成分が相殺され、本来の信号成分を有する中間周波信号Ｓ15が取り出される。
【００７０】
続いて、この中間周波信号Ｓ15が、中間周波フィルタ用のバンドパスフィルタ２８→ＡＧＣ用の可変利得アンプ１７→ローパスフィルタ１８の信号ラインを通じて復調回路１９に供給され、復調回路１９からは、複数の番組のうちの目的とする番組のオーディオ信号Ｌ、Ｒが取り出される。
【００７１】
また、このとき、ローパスフィルタ１８からの中間周波信号Ｓ15がＡＧＣ検波回路２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可変利得アンプ１７に利得の制御信号として供給される。
【００７２】
さらに、ローパスフィルタ１６Ａ、１６Ｂからの中間周波信号Ｓ16A 、Ｓ16B がＡＧＣ検波回路２３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、この電圧Ｖ24が可変利得アンプ１３に利得の制御信号として供給される。
【００７３】
したがって、ＡＧＣ電圧Ｖ24により同調回路１２からの受信信号Ｓ12に対してＡＧＣが行われるとともに、ＡＧＣ電圧Ｖ25によりバンドパスフィルタ２８からの中間周波信号Ｓ15に対してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００７４】
そして、この受信機においても、可変利得アンプ１３を例えば図２に示すように構成することができるとともに、ＩＣ化ができる。
【００７５】
なお、図２において、カスコードアンプ５１〜５４は、差動アンプにおけるリーク信号がさらに他の差動アンプにリークすることを阻止するものであるから、カスコードアンプは差動アンプにおけるリーク信号が無視できない段数ごとに設ければよいことになる。例えば、アッテネータ回路の１段あたりの減衰量が６〜８dBであれば、図２に示すように、差動アンプの２段ごとにカスコードアンプをもうければ、効果的である。
【００７６】
【発明の効果】
この発明によれば、前段において選択されなかった信号が出力信号にリークすることがないので、アッテネータ回路の１段あたりの減衰量を大きくしたり、多段接続したりすることができ、利得の制御範囲を広くすることができる。
【００７７】
また、アッテネータ回路の出力信号のうち適正なレベルの信号を選択して取り出しているので、歪みの発生を抑えることができる。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】この発明の一形態を示す接続図である。
【図３】この発明の一形態を示す接続図である。
【図４】この発明の一形態を示す系統図である。
【図５】この発明を説明するための接続図である。
【符号の説明】
１１…アンテナ、１２…同調回路、１３…可変利得アンプ、１４…同調回路、１５Ａ、１５Ｂ…ミキサ回路、１６Ａ、１６Ｂ…ローパスフィルタ、１７Ａ、１７Ｂ…可変利得アンプ、１８Ａ、１８Ｂ…ローパスフィルタ、１９…復調回路、２１…ＰＬＬ、２２…分周回路、２３…ＡＧＣ検波回路、２４…加算回路、２５…ＡＧＣ検波回路、２６Ａ、２６Ｂ…移相回路、２７…加算回路、２８…バンドパスフィルタ、３１〜３３…アッテネータ回路、４０〜４３…差動アンプ、５１〜５４…カスコードアンプ、７０…制御電圧形成回路
【図１】
0003955987.tif 000002
【図２】
0003955987.tif 000003
【図３】
0003955987.tif 000004
【図４】
0003955987.tif 000005
【図５】
0003955987.tif 000006