(57)【特許請求の範囲】
【請求項１】
白金、イリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、ＳｒＲｕＯ3から選ばれる第一の導電層の上に金属酸化物からなるキャパシタ絶縁膜を形成する工程と、
前記キャパシタ絶縁膜の上に、白金、イリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、ＳｒＲｕＯ3から選ばれる第二の導電層を積層形成する工程と、
前記第二の導電層の上に第一の絶縁膜を形成し、前記第一の絶縁膜を所定の形状にパターニングする工程と、
パターニングされた前記第一の絶縁膜をマスクにして、前記第二の導電層を除去し、前記キャパシタ絶縁膜の上面の一部を露出させる工程と、
前記第一の絶縁膜及び前記第二の導電層を覆う様に形成すると共に、露出した前記キャパシタ絶縁膜の上面に第二の絶縁膜を形成する工程と、
前記第二の絶縁膜に形成されたレジストをマスクにして前記キャパシタ絶縁膜の上面に形成された前記第二の絶縁膜を除去すると共に、前記第一の絶縁膜及び前記第二の導電層を覆う様に形成した前記第二の絶縁膜を残存させる工程と、
残存した前記第二の絶縁膜をマスクにして前記キャパシタ絶縁膜を除去する工程と、
残存した前記第二の絶縁膜をマスクにして前記第一の導電層を除去する工程と、
を具備する事を特徴とする半導体装置の製造方法。
【請求項２】
前記キャパシタ絶縁膜を除去する工程の後、前記第一の導電層を除去する工程の前に、前記キャパシタ絶縁膜に接触するように形成され、前記キャパシタ絶縁膜を構成する物質の成分を含んだ残さを除去することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、金属酸化物をキャパシタ絶縁膜として用いた不揮発性メモリを含む半導体装置、及び、その製造方法に関する。
【０００２】
【従来の技術】
金属酸化物をキャパシタに用いた不揮発性メモリは、バッテリーレスで、高速動作が可能なため、非接触カードＲＦ−ＩＤ（Ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ−Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）への展開が始まりつつある。また、既存のＳＲＡＭ、フラッシュメモリ、ＤＲＡＭとの置き換え、ロジック混載への適用等、ＦＲＡＭへの期待は大変大きい。
【０００３】
【発明が解決しようとする課題】
ＦＲＡＭのキャパシタ絶縁膜には強誘電体である金属酸化物が使用されており、キャパシタ電極には金属酸化膜との密着性等が良い物質が使用されている。しかし、このキャパシタ電極に使用される材料は化学的加工が難しい。
次に、強誘電体である金属酸化膜にチタン酸ジルコン酸鉛（ＰｂＺｒ1-ＸＴｉＸＯ３、以下ＰＺＴと称する）を使用し、上部及び下部に白金Ｐｔを使用する場合を例に採り具体的に説明する。
図１に示した様に、半導体基板１００の上に酸化チタン膜１０１を形成し、その上に白金からなる導電層１０２を形成し、更にその上に強誘電体膜であるＰＺＴ膜１０３を形成する。次に、ＰＺＴ膜１０３の上に白金からなる導電層１０４を形成し、更にその上に所定の形状にパターニングされたレジスト膜１０５を形成する。
次に、図２に示される様に、レジスト膜１０５をマスクにして、反応性イオンエッチング法（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ  以下、ＲＩＥ方と称する）を用いて、白金からなる導電層１０４をエッチング除去する。ここで、注目しなければならない事は、白金からなる導電層１０４をエッチングする際に発生するエッチング残さ１０６（削りかす）がレジスト１０５と導電層１０４の側面に付着する。
【０００４】
次に、図３に示した様に、レジスト１０５をアッシング法により除去する。その際、残さ１０６は残ってしまうので、化学反応を利用して除去する。しかし、残さ１０６は、白金からなる導電層１０４を加工する際に形成されるのもなので、残さ１０６の主成分は白金である。前述の様に、白金は化学的に加工が難しく、物理的に加工すれば他の部分も除去されてしまう可能性があるので、残さ１０６を完全に除去する事は難しい。この為、完全に除去されなかった残さ１０６は折れ曲がったり、そのままの状態で存在してしまう事もある。
次に、図４に示した様に、全面にレジストを塗布して、白金からなる導電層１０４を覆う様な形状にレジスト１０７を加工する。しかし、この時、残さ１０６が残っているとレジスト１０７を所望の形状に加工する事、所望の厚さに塗布する事が困難となってしまい、歩留まりを低下させてしまう。但し、図４にはレジスト１０７が所望の形状に加工されている場合を示している。
次に、図５に示される様に、レジスト１０７をマスクにして、異方性エッチング法、例えば、ＲＩＥ法を用いてＰＺＴ膜１０３をエッチングする。この時、ＰＺＴを含んだ残さ１０８が形成されてしまうが、塩酸処理によりこの残さ１０８を除去する。この残さ１０８を完全に除去できる理由は、白金を含んだ残さ１０６と異なり、この残さ１０８は加工が容易なＰＺＴを含んでいるからである。
【０００５】
しかし、図５から解るように、塩酸処理により残さ１０８を除去すると、ＰＺＴ膜１０３の側面が露出する。この為、ＰＺＴ膜１０３の側面が塩酸にさらされてしまうので、ＰＺＴ膜の特性が劣化してしまう。
次に、図６に示される様に、レジスト１０７をマスクにして、異方性エッチング法、例えば、ＲＩＥ法を用いて、白金からなる導電層１０２をエッチングする。この時も同様に残さ１０９が形成されてしまう。その後、レジスト１０７をアッシング法により除去する。すると、残さ１０９が残ってしまう。また、この残さ１０９は白金を含んでいる為、化学的加工は難しく完全に除去する事は難しい。従って、残さ１０９が倒れて電極として使用する導電層１０５と接触してしまうと、導電層１０４と導電層１０２がショートしてしまう。
また、上述の様な残さをなるべく小さくする為には、レジスト１０５、１０７のテーパー角Ｘを５０度以下にすれば良い（テーパー角Ｘは図１参照）。しかし、テーパー角Ｘが小さくなればなるほどキャパシタの面積が大きくなってしまい、微細化には不適である。
本願発明は上述の様な問題に鑑みてなされたものであり、残さが残ってもキャパシタとして使用される電極間の電気的ショートを防止する事が出来る半導体装置及びその製造方法を提供する事を目的とする。
【０００６】
【課題を解決するための手段】
本発明にかかる半導体装置の製造方法は、白金、イリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、ＳｒＲｕＯ3から選ばれる第一の導電層の上に金属酸化物からなるキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜の上に、白金、イリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、ＳｒＲｕＯ3から選ばれる第二の導電層を積層形成する工程と、前記第二の導電層の上に第一の絶縁膜を形成し、前記第一の絶縁膜を所定の形状にパターニングする工程と、パターニングされた前記第一の絶縁膜をマスクにして、前記第二の導電層を除去し、前記キャパシタ絶縁膜の上面の一部を露出させる工程と、前記第一の絶縁膜及び前記第二の導電層を覆う様に形成すると共に、露出した前記キャパシタ絶縁膜の上面に第二の絶縁膜を形成する工程と、前記第二の絶縁膜に形成されたレジストをマスクにして前記キャパシタ絶縁膜の上面に形成された前記第二の絶縁膜を除去すると共に、前記第一の絶縁膜及び前記第二の導電層を覆う様に形成した前記第二の絶縁膜を残存させる工程と、
前記キャパシタ絶縁膜の上面に形成された前記第二の絶縁膜を除去すると共に、前記第一の絶縁膜及び前記第二の導電層を覆う様に形成した前記第二の絶縁膜を残存させる工程と、残存した前記第二の絶縁膜をマスクにして前記キャパシタ絶縁膜を除去する工程と、残存した前記第二の絶縁膜をマスクにして前記第一の導電層を除去する工程と、を具備する事を特徴とする。
以上
【０００７】
本願発明は上述の様な構成を採用しているので、残さが残ってもキャパシタとして使用される電極間の電気的ショートを防止する事が出来る半導体装置及びその製造方法を提供する事が出来る。
【０００８】
【発明の実施の形態】
（第一の実施形態）
図面を参酌しながら本願発明の実施の形態を詳細に説明する。図８に本願発明にかかる半導体装置の断面図を示した。
図８に示される様に、半導体基板５０の所定の位置に二つのＮ型拡散層５１が形成されている。それらの拡散層５１に隣接し、半導体基板５０の上面にゲート絶縁膜５２が形成されている。その上に、ゲート電極５３、絶縁膜５５が形成されている。また。ゲート絶縁膜５２、ゲート電極５３、絶縁膜５５の側面には側壁絶縁膜５４が形成されている。半導体基板５０の表面には、図示せぬ他の半導体素子と電気的に分離する為、素子分離絶縁膜５８が設けられている。半導体基板５０の上には全面に層間絶縁膜１が形成されて、層間絶縁膜１の上にはキャパシタ５９が形成されている。このキャパシタ５９の一方の電極は、コンタクトプラグ５７を介してＮ型拡散層５１の一方と接続されている。また、キャパシタ５９の他の電極は、プレート線７に接続されている。
また、キャパシタ５９は次に様に構成される。層間絶縁膜１の上に酸化チタン膜２が形成され、その上に厚さ１５００Å程度の下部電極となる導電層３が形成され、その上に厚さ２０００Å程度のキャパシタ絶縁膜４が形成され、更に、その上に、厚さ１０００Å程度の上部電極となる導電層５が形成されている。導電層５はプレート線７０に接続され、酸化チタン膜２はコンタクトプラグ５７に接続されている。また、導電層５の上面のうちプレート線７０と接続されていない部分には、厚さ２０００Å程度の絶縁膜６が設けられている。この絶縁膜は、水素を通しにくい絶縁膜６であっても良く、例えば、シリコン窒化膜ＳｉＮ、ＳｉＯＸＮＹ膜、酸化ジルコンＺｒＯＸ等からなる。導電層５と絶縁膜６の側面には残さ８が形成されている。上部電極となる導電層５を覆う様に絶縁膜９が設けられている。この絶縁膜９は、水素を通し難い絶縁膜であっても良く、例えば、シリコン窒化膜ＳｉＮ、ＳｉＯＸＮＹ膜、酸化ジルコンＺｒＯＸ等からなる。また、上部電極となる導電層５の下面の面積は、キャパシタ絶縁膜４の上面の面積よりも狭くなる様に形成されている。また、絶縁膜９、及び、キャパシタ絶縁膜４の側面には、残さ１０が形成されており、更に、その外側にも残さ１１が形成されている。
【０００９】
本願発明にかかる半導体装置は以上の様に構成されている。すなわち、上部電極となる導電層５の上に設けられた絶縁膜６をマスクにして、導電層５をエッチングする。その後、絶縁膜６を除去しないので、残さ８は倒れる事はない。従って、製品不良の発生を低下させる事が出来る。
上部電極となる導電層５を覆う様に絶縁膜９が設けられており、この絶縁膜９は除去されないので、残さ１０、１１が形成されてしまっても倒れる事はない。この為、上部電極となる導電層５と下部電極となる導電層３はショートする事はないので、製品不良の発生を低下させる事ができる。
また、残さが形成されても倒れる事はないので、残さを取り除く為の特別な工程は必要ない。従って、製造コストを下げる事ができる。
また、本願発明によれば、残さが残っても良いので、残さを形成され難くする為、レジスト等のマスクにテーパー角を付ける必要はない。この為、本願発明にかかる半導体装置は微細化に適している。
また、絶縁膜６、又は、絶縁膜９は、シリコン窒化膜ＳｉＮ、ＴＥＯＳ膜、シリコン酸化膜ＳｉＯ２等であっても良く、絶縁膜ならなんで良い。特に、絶縁膜６、又は、絶縁膜９に水素を通し難い絶縁膜、例えば、シリコン窒化膜ＳｉＮ、ＳｉＯＸＮＹ膜、酸化ジルコンＺｒＯＸ等を用いる事が好ましい。好ましい理由は次の通りである。
【００１０】
キャパシタ５９を形成した後に、水素Ｈ２等の還元作用のある物質を用いてアニール処理する事がある。その際、還元作用のある物質の侵入により、キャパシタ絶縁膜４の特性が劣化してしまう。しかし、本実施形態にかかるキャパシタ絶縁膜の上方にはシリコン窒化膜からなる絶縁膜９が形成されている。シリコン窒化膜ＳｉＮ等は還元作用のある物質の侵入を防止出来るからである。絶縁膜６に水素を通し難い絶縁膜を使用する理由も同じである。
また、キャパシタ絶縁膜の側面は、残さ１０及び１１が形成されているので、還元作用のある物質のキャパシタ絶縁膜４への侵入を防止出来る。
更に、従来例と異なり、ＰＺＴを多く含んだ残さ１０を塩酸処理して除去しないので、キャパシタ絶縁膜の特性劣化の心配も少ない。
（第一の実施形態にかかる半導体装置の製造方法）
次に、半導体装置の製造方法について説明する。図９に示した様に、層間絶縁膜１の上に、スパッタ法を用いて酸化チタン膜２を形成する。次に、酸化チタン膜２の上にスパッタ法を用いて、例えば、白金からなる導電層３を形成し、その上に、ゾルゲル法、若しくは、スパッタ法を用いて、例えばＰＺＴからなるキャパシタ絶縁膜４を形成する。その上にスパッタ法を用いて、例えば白金からなる導電層５を形成し、厚さ３０００Å程度のその上に、例えば、シリコン窒化膜からなる絶縁膜６を形成する。更に、その上にレジスト７を塗布し、写真蝕刻法を用いて所定の形状に加工する。図９に示したレジスト７は加工した後の状態を示している。
【００１１】
次に、図１０に示した様に、レジスト７をマスクにし異方性エッチング法、例えばＲＩＥ法を用いて、絶縁膜６をエッチングし所定の形状に加工する。その後、アッシング法を用いて、レジスト７を除去する。次に、絶縁膜６をマスクにし、異方性エッチング法、例えば、ＲＩＥ法を用いて白金からなる導電層５をエッチングする。その際、絶縁膜６と導電層５の側面には残さ８が形成される。この残さ８は、白金からなる導電層５をエッチングする際に形成されるので、白金を多く含んでいる。この後、絶縁膜6は除去されないので、残さ８は倒れる事はない。従って、残さ８は除去しなくても良い。もし、残さ８が完全に除去できる程度の厚さであるなら、残さ８を除去しても良い。
また、前述では、レジスト７をマスクにして絶縁膜６をエッチングした後、レジスト７をアッシング法により除去した。しかし、レジスト７をアッシング法により除去せず、レジスト７と絶縁膜６の両方をマスクにして、上部電極となる導電層５をエッチングし、その後、レジスト７を除去しても良い。
次に、図１１に示すように、スパッタ法、若しくは、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖｉｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、厚さ３０００Å程度の絶縁膜９を全面に形成する。その後、この絶縁膜９の上面であって、絶縁膜６の上方にレジスト１７を形成する。
【００１２】
次に、図１２に示した様に、レジスト１７をマスクにし、異方性エッチング法、例えば、ＲＩＥ法を用いて、絶縁膜９、ＰＺＴからなるキャパシタ絶縁膜４をエッチングして、白金からなる導電層３の表面を露出させる。この際、絶縁膜９及びキャパシタ絶縁膜４の側面には、残さ１０が形成されてしまう。
次に、図１３に示した様に、レジスト１７をアッシング法により除去する。その後、シリコン窒化膜ならなる絶縁膜９をマスクにして異方性エッチング法、例えば、ＲＩＥ法を用いて、白金からなる導電層３及び酸化チタン膜２をエッチングする。その後、プレート線の形成等の工程を経る事により、図８に示した半導体装置が完成する。
また、前述では、レジスト１７をマスクに用いて絶縁膜９をエッチングした後、レジスト１７をアッシング法により除去した。しかし、絶縁膜９をエッチングした後、レジスト１７を除去せずにレジスト１７及び絶縁膜９の双方をマスクにして、キャパシタ絶縁膜４及び下部電極となる導電層３をエッチングし、その後、レジスト１７を除去しても良い。
本願発明にかかる半導体装置の製造方法は以上の様に構成されている。すなわち、上部電極となる導電層５の上に設けられた絶縁膜６をマスクにして、導電層５をエッチングする。その後、絶縁膜６を除去しないので、残さ８は倒れる事はない。従って、製品不良の発生を低下させる事が出来る。
【００１３】
上部電極となる導電層５を覆う様に絶縁膜９が設けられ、その後も除去しないので、残さ１０、１１が形成されてしまっても倒れる事はない。この為、上部電極となる導電層５と下部電極となる導電層３はショートする事はないので、製品不良の発生を低下させる事ができる。
また、残さが形成されても倒れる事はないので、残さを取り除く為の特別な工程は必要ない。従って、製造コストを下げる事ができる。
また、本願発明によれば、残さが残っても良いので、残さを形成され難くする為、レジスト等のマスクにテーパー角を付ける必要はない。この為、本願発明にかかる半導体装置の製造方法は微細化に適している。
また、絶縁膜６、又は、絶縁膜９は、シリコン窒化膜ＳｉＮ、ＴＥＯＳ膜、シリコン酸化膜ＳｉＯ２等であっても良く、絶縁膜ならなんで良い。特に、絶縁膜、６、又は、絶縁膜９に水素を通し難い絶縁膜、例えば、シリコン窒化膜ＳｉＮ、ＳｉＯＸＮＹ膜、酸化ジルコンＺｒＯＸ等を用いる事が好ましい。好ましい理由は次の通りである。
キャパシタ５９を形成した後に、水素Ｈ２等の還元作用のある物質を用いてアニール処理する事がある。その際、還元作用のある物質の侵入により、キャパシタ絶縁膜４の特性が劣化してしまう。しかし、本実施形態にかかるキャパシタ絶縁膜の上方にはシリコン窒化膜からなる絶縁膜９が形成されている。シリコン窒化膜ＳｉＮ等は還元作用のある物質の侵入を防止出来るからである。絶縁膜６に水素を通し難い絶縁膜を使用する理由も同じである。
【００１４】
また、キャパシタ絶縁膜の側面は、残さ１０及び１１が形成されているので、還元作用のある物質のキャパシタ絶縁膜４への侵入を防止出来る。
更に、従来例と異なり、ＰＺＴを多く含んだ残さ１０を塩酸処理して除去しないので、キャパシタ絶縁膜の特性劣化の心配も無い。
（第二の実施形態）
次に、第二の実施形態を図を参酌しながら説明する。図１４に第二の実施形態にかかる半導体装置の断面図を示した。図８に示した第一の実施形態と異なる点は、キャパシタ絶縁膜４の成分を多く含んだ残さ１０を除去している点である。図１４に示される様に、層間絶縁膜１の上に酸化チタン膜２が形成され、その上に厚さ１５００Å程度の下部電極となる導電層３が形成され、その上に、厚さ２０００Å程度のキャパシタ絶縁膜４を形成する。また、その上に、厚さ１０００Å程度の上部電極となる導電層5が形成されている。その上には、厚さ２０００Å程度の絶縁膜６が設けられている。この絶縁膜６は、水素を通しにくい絶縁膜であっても良く、例えば、シリコン窒化膜ＳｉＮ、ＳｉＯＸＮＹ膜、酸化ジルコンＺｒＯＸ等からなる。
また、導電層５と絶縁膜６の側面には残さ８が形成されている。上部電極となる導電層５を覆う様に絶縁膜９が設けられている。この絶縁膜９は、水素を通しにくい絶縁膜６であっても良く、例えば、シリコン窒化膜ＳｉＮ、ＳｉＯＸＮＹ膜、酸化ジルコンＺｒＯＸ等からなる。また、上部電極となる導電層５の下面の面積は、キャパシタ絶縁膜４の上面の面積よりも狭くなる様に形成されている。また、絶縁膜９、キャパシタ絶縁膜４、及び、導電層３の側面には、残さ１１が形成されている。
【００１５】
本実施形態にかかる半導体装置は以上の様に構成されている。第一の実施形態の様に、キャパシタ絶縁膜４の成分であるＰＺＴを多く含んだ残さ１０（図１３参照）が残っている場合、残さ１０の下面と導電層３の上面とが接触する部分は十分にキャパシタとして機能しない可能性がある。残さ１０に含まれるＰＺＴは純粋なものではなく、不純物も多く含んでいるからである。しかし、第二の実施形態にかかる半導体装置の製造工程によれば、ＰＺＴからなるキャパシタ絶縁膜４をエッチングする際に形成されてしまう残さを塩酸処理により除去している。この為、ＰＺＴを多く含んだ残さの幅の分だけ、キャパシタ絶縁膜４の下面と導電層３の上面との接触面積を広く取ることが出来るので、キャパシタ容量を多少大きくする事が出来る。
また、上部電極となる導電層５の上に設けられた絶縁膜６をマスクにして、導電層５をエッチングする。その後、絶縁膜６は除去されないので、残さ８は倒れる事はない。従って、製品不良の発生を低下させる事が出来る。
上部電極となる導電層５を覆う様に絶縁膜９が設けられており、この絶縁膜９は除去されないので、残さ１1が形成されてしまっても倒れる事はない。この為、上部電極となる導電層５と下部電極となる導電層３はショートする事はないので、製品不良の発生を低下させる事ができる。
【００１６】
また、本実施形態によれば、残さ８及び１１は残っても良いので、残さを形成され難くする為、レジスト等のマスクにテーパー角を付ける必要はない。この為、本願発明にかかる半導体装置は微細化に適している。
また、絶縁膜６、又は、絶縁膜９は絶縁膜ならなんで良い。特に、絶縁膜６又は９に水素を通し難い絶縁膜、例えば、シリコン窒化膜ＳｉＮ、ＳｉＯＸＮＹ膜、酸化ジルコンＺｒＯＸ等を用いる事が好ましい。好ましい理由は次の通りである。
キャパシタ５９を形成した後に、水素Ｈ２等の還元作用のある物質を用いてアニール処理する事がある。その際、還元作用のある物質の侵入により、キャパシタ絶縁膜４の特性が劣化してしまう。しかし、本実施形態にかかるキャパシタ絶縁膜の上方にはシリコン窒化膜からなる絶縁膜９が形成されている。シリコン窒化膜ＳｉＮ等は還元作用のある物質の侵入を防止出来るからである。絶縁膜６に水素を通し難い絶縁膜を使用する理由も同じである。
また、キャパシタ絶縁膜の側面は、残さ１１が形成されているので、還元作用のある物質のキャパシタ絶縁膜４への侵入を防止出来る。
（第二の実施形態にかかる半導体装置の製造方法）
次に、第二の実施形態にかかる半導体装置の製造工程を図面を参酌しながら説明する。但し、第二の実施形態にかかる製造工程は、第一の実施形態にかかる製造工程を示した図９乃至１１までと同じなので省略する。
【００１７】
図１５に示した様に、レジスト１７をマスクにして、異方性エッチング法、例えば、ＲＩＥ法を用いてＰＺＴからなるキャパシタ絶縁膜４をエッチングする。その際、絶縁膜９の側面には残さが形成されてしまうが（図示せず）、塩酸処理により図示せぬ残さを除去する。この残さはキャパシタ絶縁膜を構成するＰＺＴを多く含んでいるので、塩酸処理により除去できる。
次に、レジスト１７をアッシング法により除去し、絶縁膜９をマスクにして白金からなる導電層３をエッチングする。その際、導電層３の成分である白金を多く含んだ残さ１１が形成される。以上の様な工程を経る事によりキャパシタ部が完成する。図１４に完成した断面図を示した。
また、前述では、レジスト１７をマスクに用いて絶縁膜９をエッチングした後、レジスト１７をアッシング法により除去した。しかし、絶縁膜９をエッチングした後、レジスト１７を除去せずにレジスト１７及び絶縁膜９の双方をマスクにして、キャパシタ絶縁膜４及び下部電極となる導電層３をエッチングし、その後、レジスト１７を除去しても良い。
第二の実施形態にかかる半導体装置の製造工程は以上の様に構成される。第一の実施形態の様に、キャパシタ絶縁膜３の成分であるＰＺＴを多く含んだ残さ１０（図１３参照）が残っている場合、残さ１０と導電層３との接触する部分は十分にキャパシタとして機能しない可能性がある。残さ１０に含まれるＰＺＴは純粋なものではなく、不純物も多く含んでいるからである。しかし、第二の実施形態にかかる製造工程によれば、ＰＺＴからなるキャパシタ絶縁膜４をエッチングする際に形成されてしまう残さを塩酸処理により除去している。この為、ＰＺＴを多く含んだ残さの幅の分だけ、ＰＺＴからなるキャパシタ絶縁膜４の下面と導電層３の上面との接触面積を広く取ることが出来るので、キャパシタ容量を多少大きくする事が出来る。
【００１８】
また、絶縁膜６をマスクにして、導電層５をエッチングする。その後、絶縁膜６は除去されないので、残さ８は倒れる事はない。従って、製品不良の発生を低下させる事が出来る。
上部電極となる導電層５を覆う様に絶縁膜９が設けられているので、残さ１1が形成されてしまっても倒れる事はない。この為、上部電極となる導電層５と下部電極となる導電層３はショートする事はないので、製品不良の発生を低下させる事ができる。
また、本実施形態によれば、残さ８及び１１は残っても良いので、残さを形成され難くする為、レジスト等のマスクにテーパー角を付ける必要はない。この為、本願発明にかかる半導体装置は微細化に適している。
また、絶縁膜６、又は、絶縁膜９は絶縁膜ならなんで良い。特に、絶縁膜６又は９に水素を通し難い絶縁膜、例えば、シリコン窒化膜ＳｉＮ、ＳｉＯＸＮＹ膜、酸化ジルコンＺｒＯＸ等を用いる事が好ましい。好ましい理由は次の通りである。
キャパシタ５９を形成した後に、水素Ｈ２等の還元作用のある物質を用いてアニール処理する事がある。その際、還元作用のある物質の侵入により、キャパシタ絶縁膜４の特性が劣化してしまう。しかし、本実施形態にかかるキャパシタ絶縁膜の上方には水素を通し難い絶縁膜、例えば、シリコン窒化膜からなる絶縁膜９が形成されている。シリコン窒化膜は還元作用のある物質の侵入を防止出来るからである。絶縁膜６に水素を通し難い絶縁膜を使用する理由も同じである。
【００１９】
また、キャパシタ絶縁膜の側面は、残さ１１が形成されているので、還元作用のある物質のキャパシタ絶縁膜４への侵入を防止出来る。
上述の実施形態において、上部電極及び下部電極には白金Ｐｔが使用されているが、イリジウムＩｒ、酸化イリジウムＩｒＯＸ、ルテニウムＲｕ、酸化ルテニウムＲｕＯＸ、ＳｒＲｕＯ３等であっても良い。
また、キャパシタ絶縁膜にはＰＺＴをしているが、金属酸化膜からなるキャパシタ絶縁膜であれば何でも良い。例えば、ペロブスカイト結晶構造を有するＰＬＺＴやチタン酸バリウムストロンチウムＢＳＴ等であっても良い。また、層状結晶構造を有するタンタル酸ニオブ酸ストロンチウムビスマスＳｒＢｉ２（Ｎｂ、Ｔａ）２Ｏ９等であっても良い。
また、上述の実施例では、レジスト１７をマスクにしてキャパシタ絶縁膜４をエッチングしている。しかし、レジスト１７の替わりに、ＰＺＴ、アルミナＡｌ２Ｏ３、チタニアＴｉＯＸを用いても良い。
更に、上述の実施例では、絶縁膜９の替わりに、ＰＺＴ、アルミナＡｌ２Ｏ３、チタニアＴｉＯＸを用いても良い。
【００２０】
【発明の効果】
本願発明にかかる半導体装置及びその製造方法によれば、残さが残ってもキャパシタとして使用される電極間の電気的ショートを防止する事が出来る。
【図面の簡単な説明】
【図１】キャパシタの製造工程の一部を記載した従来工程図である。
【図２】キャパシタの製造工程の一部を記載した従来工程図である。
【図３】キャパシタの製造工程の一部を記載した従来工程図である。
【図４】キャパシタの製造工程の一部を記載した従来工程図である。
【図５】キャパシタの製造工程の一部を記載した従来工程図である。
【図６】キャパシタの製造工程の一部を記載した従来工程図である。
【図７】キャパシタの製造工程の一部を記載した従来工程図である。
【図８】本願発明の第一の実施形態にかかるキャパシタ部付近の断面図である。
【図９】本願発明の第一の実施形態にかかる半導体装置の製造工程の一部を示した図である。
【図１０】本願発明の第一の実施形態にかかる半導体装置の製造工程の一部を示した図である。
【図１１】本願発明の第一の実施形態にかかる半導体装置の製造工程の一部を示した図である。
【図１２】本願発明の第一の実施形態にかかる半導体装置の製造工程の一部を示した図である。
【図１３】本願発明の第一の実施形態にかかる半導体装置の製造工程の一部を示した図である。
【図１４】本願発明の第ニの実施形態にかかるキャパシタ部付近の断面図である。
【図１５】本願発明の第ニの実施形態にかかる半導体装置の製造工程の一部を示した図である。
【符号の説明】
３…導電層、４…キャパシタ絶縁膜、５…導電層、６…絶縁膜、１０、１１…残さ、９…絶縁膜。
【図１】
0004011219.tif 000002
【図２】
0004011219.tif 000003
【図３】
0004011219.tif 000004
【図４】
0004011219.tif 000005
【図５】
0004011219.tif 000006
【図６】
0004011219.tif 000007
【図７】
0004011219.tif 000008
【図８】
0004011219.tif 000009
【図９】
0004011219.tif 000010
【図１０】
0004011219.tif 000011
【図１１】
0004011219.tif 000012
【図１２】
0004011219.tif 000013
【図１３】
0004011219.tif 000014
【図１４】
0004011219.tif 000015
【図１５】
0004011219.tif 000016