(57)【特許請求の範囲】
【請求項１】
第１クロック信号によって同期される時にＮビットデータを保存する第１レジスターと、
前記第１クロック信号のクロック速度の二倍のクロック速度を有する第２クロック信号によって同期される時に前記Ｎビットデータを保存する少なくとも一つのレジスターを具備する第２レジスターと、
前記第１レジスターから出力されるＮビットデータを受信し、前記第１クロック信号の半周期の間に前記Ｎビットデータの前半部を出力し、前記第１クロック信号の残りの半周期の間に前記Ｎビットデータの後半部を出力する回路と、
前記回路の出力を第１入力として受信し、前記少なくとも一つのレジスターを具備する第２レジスターの出力を第２入力として受信するマルチプレクサ、
とを具備し、
前記マルチプレクサは、比率制御信号に基づいて前記第１入力を低速データとして出力し、前記第２入力を高速データとして出力する、
ことを特徴とするデータ伝送における速度折衝装置。
【請求項２】
前記マルチプレクサの出力を受信して直列データの出力を生じる並列−直列コンバータをさらに具備する、ことを特徴とする請求項１に記載のデータ伝送における速度折衝装置。
【請求項３】
前記直列データは、約２,１２５ＭＢＡＵＤの速度で出力される、ことを特徴とする請求項２に記載のデータ伝送における速度折衝装置。
【請求項４】
前記回路は、第１入力ポートで前記Ｎビットデータの前半部を受信し、第２入力ポートで前記Ｎビットデータの後半部を受信するＮビットの２：１マルチプレクサを具備する、ことを特徴とする請求項１に記載のデータ伝送における速度折衝装置。
【請求項５】
前記２：１マルチプレクサは、前記第１クロックの位相が反転された信号によって制御される、ことを特徴とする請求項４に記載のデータ伝送における速度折衝装置。
【請求項６】
前記第１クロックの位相が反転された信号は、前記マルチプレクサを制御するために遅延される、ことを特徴とする請求項５に記載のデータ伝送における速度折衝装置。
【請求項７】
前記Ｎビットデータの前半部の各々は、前記Ｎビットの２：１マルチプレクサの二つの第１入力ポートに連結される、ことを特徴とする請求項１に記載のデータ伝送における速度折衝装置。
【請求項８】
少なくとも一つのレジスターを具備する第２レジスターは、第３レジスター及び第４レジスターを具備し、
前記第３レジスターは前記Ｎビットデータを受信し、前記第４レジスターは前記第３レジスターの出力を受信し、
前記第４レジスターは前記第２クロック信号の位相が反転された信号によって同期される、
ことを特徴とする請求項１に記載のデータ伝送における速度折衝装置。
【請求項９】
データリンクにおける速度折衝方法において、
（ａ）Ｎビットの並列データを第１低速パス及び第２高速パスで受信する段階と、
（ｂ）基準クロック信号の第１位相状態の第１クロック信号によって前記第１低速パスを同期させる段階と、
（ｃ）基準クロック信号の第２位相状態であり、前記第１クロック信号より高速の第２クロック信号によって前記第２高速パスを同期させる段階と、
（ｄ）前記第１クロック信号の速度と第２クロック信号の速度との比率によって第１低速パスから前記Ｎビットデータを出力する時間を調節する段階と、
（ｅ）前記第１低速パスから前記第１低速で前記Ｎビットデータを出力したり、あるいは第２高速パスから前記第２高速で前記Ｎビットデータを出力する、ことを特徴とするデータリンクにおける速度折衝方法。
【請求項１０】
（ｆ）直列データ信号を生じるために前記第１低速パスまたは第２高速パスから出力される並列Ｎビットデータを直列Ｎビットデータに転換する段階を、さらに具備する、ことを特徴とする請求項９に記載のデータリンクにおける速度折衝方法。
【請求項１１】
前記直列データは、約２,１２５ＭＢＡＵＤの速度で出力される、ことを特徴とする請求項１０に記載のデータリンクにおける速度折衝方法。
【請求項１２】
前記第２クロック信号の速度は、前記第１クロック信号の速度の２倍である、ことを特徴とする請求項９に記載のデータリンクにおける速度折衝方法。
【請求項１３】
前記（ｄ）段階は、
前記第１クロック信号を第１位相クロック及び第２位相クロックに分け、前記第１位相クロックの間に前記ＮビットデータのうちＭ（Ｍ＜Ｎ）ビットを出力し、前記第２位相クロックの間に前記ＮビットデータのうちＮ−Ｍビットを出力する、ことを特徴とする請求項９に記載のデータリンクにおける速度折衝方法。
【請求項１４】
前記基準クロックは、約１０６.２５ＭＨｚで動作する、
ことを特徴とする請求項９に記載のデータリンクにおける速度折衝方法。
【請求項１５】
前記（ｃ）段階は、
前記第２クロック信号で前記Ｎビット並列データをラッチングする第１ステージと、前記第２クロック信号の位相反転信号で前記Ｎビット並列データをラッチングする第２ステージと、を具備する、ことを特徴とする請求項９に記載のデータリンクにおける速度折衝方法。
【請求項１６】
前記（ｅ）段階は、
前記第１低速パスと前記第２高速パスとの間を多重化し、前記多重化は比率制御信号によって制御される、ことを特徴とする請求項９に記載のデータリンクにおける速度折衝方法。
【請求項１７】
データリンクにおける速度折衝手段において、
Ｎビットの並列データを第１低速パス及び第２高速パスで受信する手段と、
基準クロック信号の第１位相状態の第１クロック信号によって前記第１低速パスを同期させる手段と、
基準クロック信号の第２位相状態であり、前記第１クロック信号より高速の第２クロック信号によって前記第２高速パスを同期させる手段と、
前記第１クロック信号の速度と第２クロック信号の速度との比率によって第１低速パスから前記Ｎビットデータを出力する時間を調節する手段と、
前記第１低速パスから前記第１低速で前記Ｎビットデータを出力したり、あるいは第２高速パスから前記第２高速で前記Ｎビットデータを出力する手段と、
を具備する、ことを特徴とするデータリンクにおける速度折衝手段。
【請求項１８】
前記調節手段は、
第１入力ポートで前記Ｎビットデータの前半部を受信し、第２入力ポートで前記Ｎビットデータの後半部を受信するＮビットの２：１マルチプレクサを具備する、ことを特徴とする請求項１７に記載のデータリンクにおける速度折衝手段。
【請求項１９】
前記第２高速パスを同期させる手段は、
前記第２クロック信号で前記Ｎビット並列データを保存する第１レジスターと、前記第２クロック信号の位相反転信号で前記Ｎビット並列データを保存する第２レジスターと、を具備する、ことを特徴とする請求項１７に記載のデータリンクにおける速度折衝手段。
【請求項２０】
前記出力手段は、比率制御信号の制御によって前記第１低速パス及び前記第２高速パスから出力されるＮビットデータを選択するマルチプレクサを具備する、ことを特徴とする請求項１７に記載のデータリンクにおける速度折衝手段。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデータリンクを通じて伝送するデータ処理のための装置・方法・手段に係り、より詳細には、並列−直列コンバータでのデータ流れの速度を制御するための装置・方法・手段に関する。
【０００２】
【従来の技術】
データリンクやデータ伝送技術分野で、高帯域伝送媒体、すなわち光ファイバのような媒体は、連続的にデータを高速で伝送するのに使われる。一般に高帯域伝送媒体を通じてデータを伝送するために伝送されるデータは、前処理回路により前処理される。例えば、Ｎビットデータの場合、所定のクロック速度でＮビットデータをラッチして出力バスに出力するためには、Ｎ個のラッチが使われる。
【０００３】
そして、出力バスのＮビットデータは、並列−直列コンバータによって直列データに転換される。直列データは、並列−直列コンバータから出力されて高帯域伝送媒体を通じて伝送される。前記データは、高帯域伝送媒体の他の一端に連続的に受信され、処理のために並列データに再び転換される。例えば、光ファイバチャンネルデータリンクは、普通１０ビットデータを処理するための処理回路を有する。一般に、光ファイバや伝送媒体を通じて伝送されたデータは、光ファイバリンクの一端に直列的に受信され、前記直列データは受信端で処理のために並列データに転換される。
【０００４】
最近、コンピュータからコンピュータ（ＰＣ ｔo ＰＣ）へのネットワークや、またはコンピュータから周辺装置へのネットワークのように、多様な環境で動作できる高速データリンクに関する要求が増え、選択できる相異なる速度でデータリンクを通じてデータを伝送及び受信するためのデータ処理装置及びその方法が要求されている。
【０００５】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、一つの基準周波数信号を使用して２つの相異なる動作速度を生じる装置を提供することにある。
本発明が解決しようとする他の技術的課題は、一つの基準周波数信号を使用して２つの相異なる動作速度を生じる方法を提供することにある。
本発明が解決しようとするさらに他の技術的課題は、一つの基準周波数信号を使用して２つの相異なる動作速度を生じる手段を提供することにある。
【０００６】
【課題を解決するための手段】
前記技術的課題を達成するための本発明によるデータ伝送における速度折衝装置は、第１レジスター、少なくとも一つのレジスターを具備する第２レジスター、回路、及びマルチプレクサを具備する。
第１レジスターは、第１クロック信号によって同期される時にＮビットデータを保存する。少なくとも一つのレジスターを具備する第２レジスターは、前記第１クロック信号のクロック速度の二倍のクロック速度を有する第２クロック信号によって同期される時に前記Ｎビットデータを保存する。
【０００７】
回路は前記第１レジスターから出力されるＮビットデータを受信し、前記第１クロック信号の半周期の間に前記Ｎビットデータの前半部を出力し、前記第１クロック信号の残りの半周期の間に、前記Ｎビットデータの後半部を出力する。
マルチプレクサは前記回路の出力を第１入力として受信し、前記少なくとも一つのレジスターを具備する第２レジスターの出力を第２入力として受信する。前記マルチプレクサは、比率制御信号に基づいて前記第１入力を低速データとして出力し、前記第２入力を高速データとして出力することを特徴とする。
【０００８】
データ伝送における速度折衝装置は、前記マルチプレクサの出力を受信して直列データの出力を生じる並列−直列コンバータをさらに具備することを特徴とする。
前記直列データは、約２,１２５ＭＢＡＵＤの速度で出力されることを特徴とし、前記回路は、第１入力ポートで前記Ｎビットデータの前半部を受信し、第２入力ポートで前記Ｎビットデータの後半部を受信するＮビットの２：１マルチプレクサを具備することを特徴とする。
【０００９】
前記Ｎビットデータの前半部の各々は、前記Ｎビットの２：１マルチプレクサの二つの第１入力ポートに連結されることを特徴とし、前記２：１マルチプレクサは、前記第１クロックの位相が反転された信号によって制御されることを特徴とする。
前記第１クロックの位相が反転された信号は、前記マルチプレクサを制御するために遅延されることを特徴とし、前記少なくとも一つのレジスターを具備する第２レジスターは、第３レジスター及び第４レジスターを具備し、前記第３レジスターは前記Ｎビットデータを受信し、前記第４レジスターは前記第３レジスターの出力を受信し、前記第４レジスターは前記第２クロック信号の位相が反転された信号によって同期されることを特徴とする。
【００１０】
前記他の技術的課題を達成するためのデータリンクにおける速度折衝方法は、（ａ）Ｎビットの並列データを第１低速パス及び第２高速パスで受信する段階と、（ｂ）基準クロック信号の第１位相状態の第１クロック信号によって前記第１低速パスを同期させる段階と、（ｃ）基準クロック信号の第２位相状態であり、前記第１クロック信号より高速の第２クロック信号によって前記第２高速パスを同期させる段階と、（ｄ）前記第１クロック信号の速度と第２クロック信号の速度との比率によって第１低速パスから前記Ｎビットデータを出力する時間を調節する段階と、（ｅ）前記第１低速パスから前記第１低速で前記Ｎビットデータを出力したり、あるいは第２高速パスから前記第２高速で前記Ｎビットデータを出力する、ことを特徴とする。
【００１１】
前記データリンクにおける速度折衝方法は、（ｆ）直列データ信号を生じるために前記第１低速パスまたは第２高速パスから出力される並列Ｎビットデータを直列Ｎビットデータに転換する段階を、さらに具備する、ことを特徴とする。
前記直列データは、約２,１２５ＭＢＡＵＤの速度で出力され、前記第２クロック信号の速度は前記第１クロック信号の速度の２倍であることを特徴とする。
【００１２】
前記（ｄ）段階は、前記第１クロック信号を第１位相クロック及び第２位相クロックに分け、前記第１位相クロックの間に前記ＮビットデータのうちＭ（Ｍ＜Ｎ）ビットを出力し、前記第２位相クロックの間に前記ＮビットデータのうちＮ−Ｍビットを出力することを特徴とする。
前記基準クロックは、約１０６.２５ＭＨｚで動作することを特徴とする。
前記（ｃ）段階は、前記第２クロック信号で前記Ｎビット並列データをラッチングする第１ステージと、前記第２クロック信号の位相反転信号で前記Ｎビット並列データをラッチングする第２ステージと、を具備することを特徴とし、前記（ｅ）段階は、前記第１低速パスと前記第２高速パスとの間を多重化し、前記多重化は比率制御信号によって制御されることを特徴とする。
【００１３】
前記さらに他の技術的課題を達成するためのデータリンクにおける速度折衝方法は、Ｎビットの並列データを第１低速パス及び第２高速パスで受信する手段と、基準クロック信号の第１位相状態の第１クロック信号によって前記第１低速パスを同期させる手段と、基準クロック信号の第２位相状態であり、前記第１クロック信号より高速の第２クロック信号によって前記第２高速パスを同期させる手段と、前記第１クロック信号の速度と第２クロック信号の速度との比率によって第１低速パスから前記Ｎビットデータを出力する時間を調節する手段と、前記第１低速パスから前記第１低速で前記Ｎビットデータを出力したり、あるいは第２高速パスから前記第２高速で前記Ｎビットデータを出力する手段と、を具備することを特徴とする。
【００１４】
前記調節手段は、第１入力ポートで前記Ｎビットデータの前半部を受信し、第２入力ポートで前記Ｎビットデータの後半部を受信するＮビットの２：１マルチプレクサを具備することを特徴とし、前記第２高速パスを同期させる手段は、前記第２クロック信号で前記Ｎビット並列データを保存する第１レジスターと前記第２クロック信号の位相反転信号で前記Ｎビット並列データを保存する第２レジスターとを具備することを特徴とする。
また、前記出力手段は、比率制御信号の制御によって前記第１低速パス及び前記第２高速パスから出力されるＮビットデータを選択するマルチプレクサを具備することを特徴とする。
【００１５】
【発明の実施の形態】
本発明と本発明の動作上の利点、及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施の形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して、本発明の望ましい実施の形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は、同じか均等のものを示す。
【００１６】
図１は、本発明の望ましい実施形態による、並列−直列コンバータとデータを処理して選択的なデータ伝送速度を提供する装置に関するブロック図である。
データ入力信号ＩＯＴＸＤは、低速パス１００と高速パス２００の二つのデータパスによって並列で受信される。低速パス１００から出力される低速データ出力信号ＴＸＤＬ、及び高速パス２００から出力される高速データ出力信号ＴＸＤＨは、マルチプレクサ３００に入力される。
外部から印加されうる比率制御信号ＲＡＴＥが、低速データ出力信号ＴＸＤＬ及び高速データ出力信号ＴＸＤＨのうち一つを、ＭＵＸ出力信号ＴＸＯとして選択する。
【００１７】
データ入力信号ＩＯＴＸＤからＭＵＸ出力信号ＴＸＯまでのデータ処理は、各々のステージごとに並列でなされる。例えば、もしデータ入力信号ＩＯＴＸＤが１０ビットであれば、ＭＵＸ出力信号ＴＸＯも１０ビットとなる。
並列−直列コンバータ４００は、並列のＭＵＸ出力信号ＴＸＯを高帯域伝送媒体（図示せず）に伝送するために、直列データ信号ＳＥＲＩＡＬ ＤＡＴＡに転換する。
図１に示した装置は、並列データを選択的なデータ速度で並列−直列コンバータに提供するのに、その長所がある。
【００１８】
マルチプレクサ３００に入力される比率制御信号ＲＡＴＥによって、速度が選択される。選択可能な他のデータ速度は、第１クロック信号ＣＬＫＬに対する第２クロック信号ＣＬＫＨのクロック速度の比によって決定される。図１に示した実施形態によれば、第２クロック信号ＣＬＫＨは、第１クロック信号ＣＬＫＬの二倍の周波数成分を有する。したがって、選択可能なデータ伝送速度は、正常データ速度であるか、または正常データ速度の二倍である。望ましくは、第１クロック信号ＣＬＫＬは１０６.２５Ｍｈｚのクロック速度で動作し、第２クロック信号ＣＬＫＨは２１２.５Ｍｈｚのクロック速度で動作する。
【００１９】
動作において、データ入力信号ＩＯＴＸＤはレジスター１１０によって受信され、第１クロック信号ＣＬＫＬによって同期される。低速パス１００と高速パス２００及びマルチプレクサ３００は、データ入力信号ＩＯＴＸＤの長さと同じデータ幅を有する。例えば、データ入力信号ＩＯＴＸＤが２Ｎビットであれば、レジスター１１０は２Ｎつのフリップフロップを含む。レジスター１１０によってラッチされたデータ入力信号ＩＯＴＸＤは、低速データ出力信号ＴＸＤＬを高速パス２００から出力される高速データ出力信号ＴＸＤＨの速度と合せるためにマルチプレクサ１２０に出力される。
【００２０】
本発明の実施の形態によれば、２Ｎビットのデータ幅を有する２：１マルチプレクサ１２０は、レジスター１１０から出力されるデータ入力信号ＩＯＴＸＤを処理する。
レジスター１１０とマルチプレクサ１２０の動作は、図２でさらに説明される。図２に示したように、データ入力信号ＩＯＴＸＤ １、２Ｎは、レジスター１１０によって受信される。もしデータ入力信号ＩＯＴＸＤが１０ビットの広さであれば、Ｎは５となる。
【００２１】
レジスター１１０の出力の前半部は、マルチプレクサ１２０の二つの入力ポートＡ、Ｂのうち一つに連結される。すなわち、第１レジスター出力信号ＴＸＬの１番からＮ番までは、マルチプレクサ１２０のＡ入力ポートに連結される。
例えば、第１レジスター出力信号ＴＸＬの最初の出力ＴＸＬ＜１＞は、マルチプレクサ１２０の第１内部マルチプレクサＭＵＸ１、及び第２内部マルチプレクサＭＵＸ２のＡポートに、連結される。第１レジスター出力信号ＴＸＬの二番目の出力ＴＸＬ＜２＞は、マルチプレクサ１２０の第３内部マルチプレクサＭＵＸ３及び第４内部マルチプレクサＭＵＸ４のＡポートに、連結される。そして、第１レジスター出力信号ＴＸＬのＮ番目の出力ＴＸＬ＜Ｎ＞は、マルチプレクサ１２０の第２Ｎ−１内部マルチプレクサＭＵＸ＜２Ｎ−１＞及び第２Ｎ内部マルチプレクサＭＵＸ＜２Ｎ＞のＡポートに、連結される。
【００２２】
同じ方法で、レジスター１１０出力の後半部は、マルチプレクサ１２０のＢポートに連結される。例えば、第１レジスター出力信号ＴＸＬのＮ＋１番目（または６番目）の出力ＴＸＬ＜Ｎ＋１＞は、マルチプレクサ１２０の第１内部マルチプレクサＭＵＸ＜１＞及び第２内部マルチプレクサＭＵＸ＜２＞のＢポートに、連結される。第１レジスター出力信号ＴＸＬのＮ＋２番目の出力ＴＸＬ＜Ｎ＋２＞は、マルチプレクサ１２０の第３内部マルチプレクサＭＵＸ＜３＞及び第４内部マルチプレクサＭＵＸ＜４＞のＢポートに、連結される。そして、第１レジスター出力信号ＴＸＬの２Ｎ番目（または１０番目）の出力ＴＸＬ＜２Ｎ＞は、マルチプレクサ１２０の第９内部マルチプレクサＭＵＸ＜９＞及び第１０内部マルチプレクサＭＵＸ＜１０＞のＢポートに、連結される。
【００２３】
互いに位相が反転されたことを除いては、第１クロック信号ＣＬＫＬと同じ信号の制御信号ＣＴＲＬは、マルチプレクサ１２０の出力である低速データ出力信号ＴＸＤＬを制御する。すなわち、制御信号ＣＴＲＬが論理ローレベルである場合に、Ａポートに入力された第１レジスター出力信号ＴＸＬの最初からＮ番目の出力ＴＸＬ＜１、Ｎ＞が出力され、制御信号ＣＴＲＬが論理ハイレベルである場合に、Ｂポートに入力された第１レジスター出力信号ＴＸＬのＮ＋１番目から２Ｎ番目の出力ＴＸＬ＜Ｎ＋１、２Ｎ＞が出力される。したがって、第１レジスター出力信号ＴＸＬの最初の出力から２Ｎ番目の出力までの半分が、制御信号ＣＴＲＬの半周期の間に出力される。データ入力信号ＩＯＴＸＤの全体２Ｎビットは、制御信号ＣＴＲＬの一周期の間に出力される。
【００２４】
図３は、データ入力信号ＩＯＴＸＤが低速パス１００を通過する間のタイミング図を示した図面である。
図３に示したように、データ入力信号ＩＯＴＸＤは、レジスター１１０の出力である第１レジスター出力信号ＴＸＬを出力するために、第１クロック信号ＣＬＫＬのローレベルからハイレベルへの位相遷移によって、同期される。制御信号ＣＴＲＬは、制御信号ＣＴＲＬが論理ローレベルである時に、Ａポートに入力される第１レジスター出力信号ＴＸＬの最初の出力からＮ番目の出力ＴＸＬ＜１、Ｎ＞を出力し、制御信号ＣＴＲＬが論理ハイレベルである時に、Ｂポートに入力される第１レジスター出力信号ＴＸＬのＮ＋１番目の出力から２Ｎ番目の出力ＴＸＬ＜Ｎ＋１、２Ｎ＞を出力するために、マルチプレクサ１２０を選択する。制御信号ＴＣＲＬは、第１レジスター出力信号ＴＸＬの最初の出力からＮ番目の出力ＴＸＬ＜１、Ｎ＞や、Ｎ＋１番目の出力から２Ｎ番目の出力ＴＸＬ＜Ｎ＋１、２Ｎ＞を出力する時点をさらによく制御するために、遅延されうる。
【００２５】
高速パス２００を通したデータ伝送について、図１を参照して説明する。
高速パス２００は、レジスター２１０、２３０を具備する。レジスター２１０は、データ入力信号ＩＯＴＸＤを第２クロック信号ＣＬＫＨに同期して並列で受信する。
レジスター２１０の出力の第２レジスター出力信号ＴＸＨは、レジスター２３０に入力されるが、レジスター２３０は本発明の実施形態によれば、第２クロック信号ＣＬＫＨの位相反転信号である反転第２クロック信号ＣＬＫＨＢに同期され、２Ｎつのフリップフロップを具備する。２Ｎビットのデータ入力信号ＩＯＴＸＤに対応して、レジスター２１０、２３０にも２Ｎ個のフリップフロップが存在する。
【００２６】
図４は、高速パス２００を通過するデータ入力信号ＩＯＴＸＤのタイミング図である。
データ入力信号ＩＯＴＸＤは、先ずレジスター２１０で第２クロック信号ＣＬＫＨに同期される。そして、レジスター２１０の出力である第２レジスター出力信号ＴＸＨは、レジスター２３０で反転第２クロック信号ＣＬＫＨＢに同期される。
反転第２クロック信号ＣＬＫＨＢは、第２クロック信号ＣＬＫＨと位相反転関係にあるので、第２クロック信号ＣＬＫＨがハイレベルからローレベルに遷移される時に、高速データ出力信号ＴＸＤＨがレジスター２３０から出力される。
【００２７】
図３と比較すれば、第２クロック信号ＣＬＫＨの周波数は、第１クロック信号ＣＬＫＬの周波数の２倍であることが分かり、データ入力信号ＩＯＴＸＤは、第２クロック信号ＣＬＫＨの一つのクロック周期の間に出力される。したがって、高速パス２００でのデータ速度は低速パス１００でのデータ速度の２倍となる。
低速パス１００の出力である低速データ出力信号ＴＸＤＬは、マルチプレクサ３００のＡポートに入力され、高速パス２００の出力である高速データ出力信号ＴＸＤＨは、マルチプレクサ３００のＢポートに入力される。
外部から入力されうる比率制御信号ＲＡＴＥは、ＭＵＸ出力信号ＴＸＯであって、並列−直列コンバータ４００に出力されるためのＡポートまたはＢポートを選択する。
【００２８】
図５は、比率制御信号ＲＡＴＥによって制御されるマルチプレクサ３００の出力であるＭＵＸ出力信号ＴＸＯの動作タイミング図である。
示したように、比率制御信号ＲＡＴＥが論理ローレベルである場合に、低速データ出力信号ＴＸＤＬがＭＵＸ出力信号ＴＸＯとして出力される。比率制御信号ＲＡＴＥが論理ハイレベルである場合に、高速データ出力信号ＴＸＤＨがＭＵＸ出力信号ＴＸＯとして出力される。
当業者であれば、低速パス１００の通過時と高速パス２００の通過時とのデータの速度差は、第１クロック信号ＣＬＫＬと第２クロック信号ＣＬＫＨとのクロック速度の比によって決定される、ということが分かる。例えば、もし第２クロック信号ＣＬＫＨのクロック速度が、第１クロック信号ＣＬＫＬのクロック速度の５倍であれば、高速パス２００のデータ速度も低速パス１００のデータ速度の５倍となる。
【００２９】
また当業者であれば、前述された本発明の実施形態に示したように、低速のデータ速度を高速のデータ速度に合せるために、マルチプレクサ１２０の大きさに比例する修正が必要である、ということが分かる。
以上のように、図面及び明細書で最適の実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。よって、当業者であればこれより多様な変形及び均等な他の実施形態が可能である、という点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。
【００３０】
【発明の効果】
前述したように、本発明による速度折衝装置、速度折衝方法、及び速度折衝手段は、内部動作周波数を外部で変化させることなく、一つの基準周波数を利用して相異なる動作速度を生じうる長所がある。
【図面の簡単な説明】
【図１】本発明の実施の形態によるデータを処理して伝送する装置に関するブロック図である。
【図２】図１の低速パスを示すブロック図である。
【図３】図１の低速パスを通じて伝送されるデータのタイミング図である。
【図４】図１の高速パスを通じて伝送されるデータのタイミング図である。
【図５】図１の比率制御信号及び出力データを示す図面である。
【符号の説明】
１００    低速パス
１１０    レジスター
１２０    マルチプレクサ
２００    高速パス
２１０、２３０    レジスター
３００    マルチプレクサ
４００    並列−直列コンバータ
【図１】
0003941862.tif 000002
【図２】
0003941862.tif 000003
【図３】
0003941862.tif 000004
【図４】
0003941862.tif 000005
【図５】
0003941862.tif 000006