(57)【特許請求の範囲】
【請求項１】
受信したＲＦ信号が入力される回路ブロックを複数個有し、
前記複数の回路ブロックの各々は、
ゲートにＲＦ信号が入力され、ドレインから増幅後の信号を出力する高周波トランジスタと、
前記高周波トランジスタのソースと共通電圧の供給線との間に接続され、選択信号の入力によってオンし、非選択信号の入力によってオフして前記高周波トランジスタを流れる直流バイアス電流の経路を遮断する直流スイッチ用トランジスタとを有し、
前記直流スイッチ用トランジスタのソースは、前記複数の回路ブロックで共通な負荷素子を介して前記共通電圧の供給線に接続されている
高周波回路。
【請求項２】
前記直流スイッチ用トランジスタのドレインは、当該直流スイッチ用トランジスタと同じ回路ブロック内の前記高周波トランジスタのソースに接続され、
当該高周波トランジスタのソースと前記共通電圧の供給線との間に、高周波接地用キャパシタが接続されている
請求項１に記載の高周波回路。
【請求項３】
前記高周波トランジスタは、ガリウム砒素電界効果トランジスタである
請求項１に記載の高周波回路。
【請求項４】
ＲＦ信号を局部発振周波数信号と混合してＩＦ信号を出力するミキサ回路ブロックをＲＦ信号の周波数帯域ごとに複数個有し、
前記ミキサ回路ブロックごとに、前記ＲＦ信号が入力されるＲＦ入力端子を備え、
前記局部発振周波数信号を入力するＬＯ入力端子、前記ＩＦ信号を出力するＩＦ出力端子それぞれが、全てのミキサ回路ブロック間で共通化され、
前記複数のミキサ回路ブロックの各々は、
前記ＲＦ入力端子を通ってゲートに入力された信号を増幅して、ドレインから増幅後のＲＦ信号またはＩＦ信号を出力する高周波トランジスタと、
前記高周波トランジスタのソースと共通電圧の供給線との間に接続され、選択信号の入力によってオンし、非選択信号の入力によってオフして前記高周波トランジスタを流れる直流バイアス電流の経路を遮断する直流スイッチ用トランジスタとを有し、
前記直流スイッチ用トランジスタのソースは、前記複数のミキサ回路ブロックで共通な負荷素子を介して前記共通電圧の供給線に接続されている
高周波回路。
【請求項５】
前記高周波トランジスタは、そのソースが高周波接地用キャパシタを介して前記共通電圧の供給線に接続され、そのゲートに前記ＲＦ信号と前記局部発振周波数信号が入力されたときにドレイン側から前記ＩＦ信号を出力するミキサ用トランジスタであり、
前記直流スイッチ用トランジスタは、そのゲートに前記非選択信号が入力されたときに前記ミキサ用トランジスタに流れる動作電流を遮断する出力スイッチ用トランジスタである
請求項４に記載の高周波回路。
【請求項６】
前記ミキサ回路ブロックごとに、ドレインに接続されている前記ＲＦ入力端子からＲＦ信号が入力され、ゲートに前記局部発振周波数信号が入力されたときに、ソースからＩＦ信号を出力するミキサ用トランジスタをさらに有し、
前記高周波トランジスタは、そのソースが高周波接地用キャパシタを介して前記共通電圧の供給線に接続され、そのゲートが前記ミキサ用トランジスタのソースに接続され、当該ゲートに入力される前記ＩＦ信号を増幅してドレインから出力するＩＦ増幅用トランジスタであり、
前記直流スイッチ用トランジスタは、そのゲートに前記非選択信号が入力されたときに前記ＩＦ増幅用トランジスタに流れる動作電流を遮断する出力スイッチ用トランジスタである
請求項４に記載の高周波回路。
【請求項７】
前記ミキサ回路ブロックごとに、
前記ミキサ用トランジスタのゲートと前記共通電圧の供給線との間に接続され、ゲートに接続されている前記ＬＯ入力端子から入力した前記局部発振周波数信号を増幅して前記ミキサ用トランジスタのゲートに出力するＬＯ増幅用トランジスタと、
第２の前記直流スイッチ用トランジスタとして、ゲートに前記非選択信号が入力されたときに前記ＬＯ増幅用トランジスタに流れる動作電流を遮断する入力スイッチ用トランジスタと、
をさらに有する請求項５または６に記載の高周波回路。
【請求項８】
前記ミキサ用トランジスタは、前記ＲＦ入力端子に接続されている第１のゲート電極と、前記局部発振周波数信号が入力される第２のゲート電極とを有するデュアルゲート構造のガリウム砒素電界効果トランジスタである
請求項５に記載の高周波回路。
【請求項９】
前記直流スイッチ用トランジスタは、ガリウム砒素電界効果トランジスタである
請求項４に記載の高周波回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばダイバーシティーアンテナを有する受信装置または移動体通信の受信系等、複数の同一または異なる高周波信号を入力して、それぞれ増幅，周波数変換等の処理を行う高周波回路に関する。
【０００２】
【従来の技術】
無線通信の分野における受信装置では、アンテナダイバーシティー、或いは周波数等が異なる複数のシステムへの対応を実現するために、そのフロントエンドである低雑音増幅器，ミキサ等を複数個予め用意しておき、その中から１経路を選択的に動作させ、他の経路を当該選択した経路から高周波的に遮断して使用する場合が多い。
【０００３】
この複数のシステム対応が要求される無線通信で、近年、目覚ましく発展しているものとして、携帯電話に代表される移動体通信がある。たとえば、国内においては、従来からの８００ＭＨｚ帯のアナログセルラーに加え、新たに８００ＭＨｚ帯および１．５ＧＨｚ帯のディジタルセルラー（ＰＤＣ）が実用化され、数年前からはパーソナルハンディフォンシステム（ＰＨＳ）がサービスを始めている。また、海外では欧州、米国それぞれに種々な方式が存在する。
このように、一言で移動体通信といってもそのシステムは多様であり、また、周波数の割り当ても異なる。そして、これらの複数のシステムによるサービスを１つの携帯端末で受けられるようにする技術開発も既に始まっており、近々商品化される状況にある。
【０００４】
複数のシステムの送受信を１つの端末で実現しようとする場合、ＲＦ(Radio-Frequency) 段で最も影響を受けるのはシステムによる周波数の相違である。とくに、この周波数の相違の影響が受信系で最も大きいと考えられるのは、周波数変換を行なう初段ミキサ部であり、通常、初段ミキサ部はシステム（使用する周波数帯域）ごと分けて構成される。なぜなら、ミキサ部ではイメージ帯やhalfＩＦによる２次歪み抑圧のために、使用帯域のＲＦ信号のみを通過させる狭帯域な帯域通過フィルタをミキサ部前段に設ける必要があるからである。
一方、バッテリーにより駆動される携帯端末とって小型化および低消費電力化を如何に図るかは重要な課題であり、このため優れた高周波特性を有し低消費電力化に有利なＧａＡｓＭＭＩＣ(Monolithic microwave integrated circuits)によるミキサ部の開発が盛んに進められている。ＧａＡｓＭＭＩＣでミキサ部を実現した場合、低消費電力で優れた高周波特性を得ることができる周波数帯域幅は比較的に狭いことから、この意味でも初段ミキサ部を周波数帯域ごとのブロックに分けて構成する必要性は高い。
【０００５】
図９は、従来の複数システムの受信が可能な初段ミキサ回路の構成例として、ＲＦ1 とＲＦ2 といった２つのＲＦ信号を選択して周波数のダウンコンバートが可能なデュアルバンド対応ミキサ回路のブロック図を示す。
この従来のミキサ回路１００は、第１ミキサ回路ブロック１０１と、第２ミキサ回路ブロック１０２と、両ミキサ回路ブロック１０１，１０２のＬＯ入力端子ＬＯin1 とＬＯin2 の間に接続され、図示せぬ局部発振器からの発振信号（ＬＯ信号）の入力方向を選択的に切り替えるＬＯ入力高周波スイッチ１０３と、ミキサ回路ブロック１０１と１０２の出力端子ＩＦout1とＩＦout2の間に接続されて、出力を切り替えるＩＦ出力高周波スイッチ１０４とから構成される。そして、ミキサ回路ブロック１０１と１０２のＲＦ入力端子ＲＦin1 とＲＦin2 には、それぞれ通過帯域の異なる狭帯域フィルタ１０５，１０６が入力を共通化して接続されている。
【０００６】
２つのミキサ回路ブロック１０１と１０２のそれぞれは、ミキサ１０１ａ又は１０２ａと、ＬＯバッファアンプ１０１ｂ又は１０２ｂと、ＩＦアンプ１０１ｃ又は１０２ｃとから構成される。
【０００７】
２つの高周波スイッチ１０３および１０４は、それぞれＧａＡｓのＦＥＴスイッチ或いはＳｉのダイオードスイッチ等から構成されている。
図１０は、ＧａＡｓＦＥＴを用いた高周波スイッチの一般的な構成例を示す回路図である。
この高周波スイッチは、入力端子ＲＦinに接続された入力結合容量Ｃinと第１の出力端子ＲＦout1に接続された第１の出力結合容量Ｃout1との間に、制御信号ＣＴＬ1 がゲートに入力されて導通する第１の転送スイッチ用ＦＥＴＱ1 が接続されている。同様に、第２の出力端子ＲＦout2に接続された第２の出力結合容量Ｃout2と前記入力結合容量Ｃinとの間に、制御信号ＣＴＬ1 と逆相の制御信号ＣＴＬ2 がゲートに入力されて導通する第２の転送スイッチ用ＦＥＴＱ2 が接続されている。第１の出力結合容量Ｃout1と第１の転送スイッチ用ＦＥＴＱ1 との接続ノードには、接地電位との間に、第２の制御信号ＣＬＴ2 によって導通する第３のＦＥＴＱ3 とＲＦ接地用容量Ｃ3 とが直列接続されている。同様に、第２の出力結合容量Ｃout2と第２の転送スイッチ用ＦＥＴＱ2 との接続ノードには、接地電位との間に、第１の制御信号ＣＬＴ1 によって導通する第４のＦＥＴＱ4 とＲＦ接地用容量Ｃ4 とが直列接続されている。また、この高周波的に接地される２つの接続ノード間、２つの転送スイッチ用ＦＥＴＱ1,Ｑ2 の接続点と接地電位の間、および制御信号ＣＴＬ1,ＣＴＬ2 の各入力経路に、それぞれ図示のように抵抗Ｒ40〜Ｒ49が接続さている。
このように構成された高周波スイッチでは、一方の転送スイッチ用ＦＥＴＱ1 またはＱ2 が選択的に導通状態に遷移すると、他方の転送スイッチ用ＦＥＴが非導通状態に遷移し、かつ出力端子側が高周波接地される。このため、入力端子ＲＦinから入力される信号は、他方の出力端子側に漏洩することなく一方の出力端子に導かれて出力される。
【０００８】
ところで、無線通信の分野における受信装置では、上記したミキサ回路ブロック内の各種アンプといった異なる周波数帯域の信号増幅用のほか、例えばアンテナダイバーシティー等、同じＲＦ信号を複数入力する受信機においても、フロントエンド増幅用等に様々な増幅器を内蔵している。
【０００９】
図１１には、その最も簡単な例として１段の高周波増幅回路の基本構成を示す。また、図１２には、入力が２系統ある受信装置において、図１１の基本増幅回路を各回路ブロックに内蔵させた場合を例示する。
図１１に示す１段構成の高周波増幅回路１１０は、高周波増幅用トランジスタＱ30、入力整合回路１１１、出力整合回路１１２、及びバイアス回路から構成されている。また、高周波増幅用トランジスタＱ30のドレインバイアス電流安定化の手段として最も簡便で一般的な、ソース抵抗を利用した自己バイアス方式が採用されている。
【００１０】
電源端子Ｖddと接地電位との間に、負荷インダクタＬ、高周波増幅用トランジスタＱ30およびソース抵抗素子Ｒs を直列に接続させている。電源端子Ｖddと接地電位との間、高周波増幅用トランジスタＱ30のソースと接地電位との間に、それぞれ高周波接地用キャパシタＣ10，Ｃ11が接続されている。
高周波増幅用トランジスタＱ30のゲートは、そのドレインとの間に抵抗Ｒ30、接地電位との間に抵抗Ｒ31を有し、その分圧によりバイアス電圧が設定されている。また、高周波増幅用トランジスタＱ30のゲートとＲＦ入力端子ＲＦinとの間に前記入力整合回路１１１、高周波増幅用トランジスタＱ30のドレインとＲＦ出力端子Ｔout との間に前記出力整合回路１１２が、それぞれ接続されている。
なお、入出力整合回路１１１，１１２については、通常インダクタとキャパシタを使用したリアクティブ回路により構成されている。
【００１１】
図１２は、２系統入力の受信装置の初段部をなす２つのブロック内に、図１１の増幅回路を備えている場合を示す。
この初段部１２０は、第１回路ブロック１２１、第２回路ブロック１２２を有し、それらの電源電圧供給経路を切り替える一般的な手段として、一方の回路ブロックのみ選択的にアクティブにする電源供給切替部１２３を備える。
各回路ブロック１２１，１２２は、図１１の基本構成を有し、各回路ブロックごとに、ＲＦ入力端子ＲＦin1 又はＲＦin2 と、ＲＦ出力端子ＲＦout1又はＲＦout2、及び電源端子Ｖdd1 又はＶdd2 が設けられている。この両電源端子Ｖdd1,Ｖdd2 に、前記電源供給切替部１２３が接続され、これにより制御端子Ｃntに入力される制御信号に応じて電源入力端子Ｖddからの電源電圧ＶDDが電源端子Ｖdd1,Ｖdd2 の何れか一方に供給されるように切替え制御がなされる。
【００１２】
【発明が解決しようとする課題】
ところが、例えば図９及び図１２に例示した複数入力の受信装置では、特にブロック切替え手段をモノリシックＩＣ化する際に、以下に示す課題があった。
まず、図９に示す初段ミキサ回路１００では、高周波スイッチ１０３，１０４が用いられているが、一般に、高周波スイッチでＬＯ信号やＩＦ信号の経路を十分に遮断するには、図１０に示す如くスイッチ自体の構成が複雑になるうえ、配線のオーバラップ部分等が特性に影響することからスイッチの小型化が図り難い。このため、高周波スイッチでブロックを切り替えるといった従来構成の高周波ミキサ回路は、その小型化が図り難く、また集積化に適さないブロック構成であった。
【００１３】
他方、図１２に例示した回路１２０では、電源供給切替回路１２３等の手段を備え、これにより選択すべき経路に対応するブロックの電源端子に電源電圧を与え、他の未使用の電源端子をオフ即ち０Ｖにすることで入出力端子間を高周波的に遮断するが、このため特別に電源供給切替回路１２３等の手段を設ける必要があり、これがシステム設計上大きな負担となっていた。
【００１４】
このブロック選択のためのバイアス電流遮断機能を内部に備えた増幅回路としては、図１３に示す回路が従来から知られている。
この増幅回路１３０では、図１１の基本構成にバイアス電流遮断機能を付加したものとなっている。すなわち、高周波増幅用トランジスタＱ30のソースとソース抵抗Ｒs との間に、直流スイッチ用トランジスタＱs を挿入させ、そのゲートが抵抗Ｒ32を介してスイッチ端子ＳＷに接続されている。
【００１５】
しかし、この増幅回路１３０をＧａＡｓＦＥＴ集積回路においてモノリシックに実現しようとした場合、以下の問題が生じる。
増幅回路１３０を正電源のみで動作可能とするには、少なくとも高周波増幅用トランジスタＱ30をエンハンスメント型とする必要がある。ＧａＡｓＦＥＴとして最も一般的なＭＥＳＦＥＴの場合、その拡散電位は０．６Ｖ〜０．７Ｖであることから、ＤＣ特性のほかに高周波特性を考慮した現実的なピンチオフ電圧範囲は、せいぜい０．１Ｖ〜０．３Ｖと非常に狭く、製造プロセスのバラツキを考えると実用化は難しい。一方、拡散電位が約１．２Ｖと高いＪＦＥＴであれば、ピンチオフ電圧範囲は少なくとも０．１Ｖ〜０．６Ｖを見込め、製造プロセスのバラツキを考慮しても実用化可能となる。
ところが、現実の回路ではその動作電圧マージンを考慮すると、ピンチオフ下限電圧を更に高くする必要が生じる。
【００１６】
図１４は、図１３と同様なバイアス電流遮断機能を高周波ミキサ回路に適用して試作した場合における、変換利得のスイッチ端子電圧Ｖsw依存性を示すグラフである。本試作例では、図１３の直流スイッチ用トランジスタＱs にＧａＡｓＪＦＥＴを用い、そのピンチオフ電圧は０．１Ｖ〜０．２Ｖ程度、電源電圧ＶDDは２．７Ｖである。
図１４より、変換利得は、スイッチ端子電圧Ｖswがオフ電圧である０Ｖから高くなると急峻な増加傾向を示し、この結果、オフ時の動作電圧マージンが極めて小さいことが分かる。
【００１７】
また、図１５は、図１４と同じ試作例において、バイアス電流のスイッチ端子電圧Ｖsw依存性を測定し、その結果をグラフ化したものである。
図１５において、スイッチ端子電圧Ｖswが０Ｖ付近のバイアス電流は、図１３の高周波増幅用トランジスタＱ30のゲートバイアス電圧を生成する抵抗Ｒ30及びＲ31内を、電源電圧ＶDD側から流れる電流である。したがって、高周波増幅用トランジスタＱ30のドレイン電流成分は、グラフから読み取ったバイアス電流値からスイッチ端子電圧Ｖswが０Ｖの時のバイアス電流値を差し引いたものにほぼ等しく、高周波増幅用トランジスタＱ30にドレイン電流が流れ始めるときのスイッチ端子電圧は、バイアス電流が上昇し始めるスイッチ端子電圧Ｖsw0 である。したがって、この電圧Ｖsw0 付近に高周波増幅用トランジスタＱ30のピンチオフ電圧があり、グラフから、このピンチオフ電圧を境に高周波特性が急峻に変化することが分かる。これに回路の動作電圧マージンを考慮し、このマージンを０．３Ｖとした場合、ピンチオフ下限電圧として少なくとも０．４Ｖ程度を見込む必要があり、この結果、回路の動作電圧マージンを考慮したピンチオフ電圧範囲が０．４Ｖ〜０．６Ｖと、ＦＥＴの拡散電圧に基づくピンチオフ電圧範囲０．１Ｖ〜０．６Ｖに比べ急に狭くなってしまう。よって、製造プロセスのバラツキを考慮すると、ＪＦＥＴであっても、図１３に示す単一電源回路を同一基板上にモノリシックに実現することは難しい。
【００１８】
本発明は、このような実情に鑑みてなされ、同一又は周波数等が異なる複数の高周波信号を受信可能な受信装置のフロントエンド用途に好適で、各高周波信号を扱う複数のブロック間の切替用スイッチ構成を簡易なものとして小型化を図り、また当該スイッチをＧａＡｓＦＥＴ等の他の高周波用トランジスタと一体に形成可能とした新たな構成の高周波回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上記目的を達成するために、本発明の高周波回路では、従来の高周波スイッチ、或いは電源切替え機構に代えて、動作電圧マージンが広くできる構成のＤＣスイッチを用い、しかも、このＤＣスイッチを、複数の高周波信号入力に対応する複数の各回路ブロック内にそれぞれ内蔵させた。
【００２０】
すなわち、本発明の高周波回路は、受信したＲＦ信号が入力される回路ブロックを複数個有し、前記複数の回路ブロックの各々は、第１電源で直流バイアスされているゲートにＲＦ信号が入力され、第２電源で直流バイアスされているドレインから増幅後の信号を出力する高周波トランジスタと、前記高周波トランジスタのソースと共通電圧の供給線との間に接続され、選択信号の入力によってオンし、非選択信号の入力によってオフして前記高周波トランジスタを流れる直流バイアス電流の経路を遮断する直流スイッチ用トランジスタとを有し、前記直流スイッチ用トランジスタのソースは、前記複数の回路ブロックで共通な負荷素子を介して前記共通電圧の供給線に接続されている。
本発明では好適に、前記直流スイッチ用トランジスタのドレインは、当該直流スイッチ用トランジスタと同じ回路ブロック内の高周波トランジスタのソースに接続され、当該高周波トランジスタのソースと前記共通電圧の供給線との間に、高周波接地用キャパシタが接続されている。
【００２１】
このような回路構成は、増幅回路、ミキサ回路等の種々な高周波回路に適用できる。
ミキサ回路の場合、本発明に係る高周波回路は、ＲＦ信号を局部発振周波数信号と混合してＩＦ信号を出力するミキサ回路ブロックをＲＦ信号の周波数帯域ごとに複数個有し、前記ミキサ回路ブロックごとに、前記ＲＦ信号が入力されるＲＦ入力端子を備え、前記局部発振周波数信号を入力するＬＯ入力端子、前記ＩＦ信号を出力するＩＦ出力端子それぞれが、全てのミキサ回路ブロック間で共通化され、前記複数のミキサ回路ブロックの各々は、前記ＲＦ入力端子を通ってゲートに入力された信号を増幅して、ドレインから増幅後のＲＦ信号またはＩＦ信号を出力する高周波トランジスタと、前記高周波トランジスタのソースと共通電圧の供給線との間に接続され、選択信号の入力によってオンし、非選択信号の入力によってオフして前記高周波トランジスタを流れる直流バイアス電流の経路を遮断する直流スイッチ用トランジスタと有し、前記直流スイッチ用トランジスタのソースは、前記複数のミキサ回路ブロックで共通な負荷素子を介して前記共通電圧の供給線に接続されている。
【００２２】
さらに具体的なミキサ回路の構成例として、例えば、前記高周波トランジスタは、そのソースが高周波接地用キャパシタを介して前記共通電圧の供給線に接続され、そのゲートに前記ＲＦ信号と前記局部発振周波数信号が入力されたときにドレイン側から前記ＩＦ信号を出力するミキサ用トランジスタであり、前記直流スイッチ用トランジスタは、そのゲートに前記非選択信号が入力されたときに前記ミキサ用トランジスタに流れる動作電流を遮断する出力スイッチ用トランジスタである。
また、他の構成例として、例えば、前記ミキサ回路ブロックごとに、ドレインに接続されている前記ＲＦ入力端子からＲＦ信号が入力され、ゲートに前記局部発振周波数信号が入力されたときに、ソースからＩＦ信号を出力するミキサ用トランジスタをさらに有し、前記高周波トランジスタは、そのソースが高周波接地用キャパシタを介して前記共通電圧の供給線に接続され、そのゲートが前記ミキサ用トランジスタのソースに接続され、当該ゲートに入力される前記ＩＦ信号を増幅してドレインから出力するＩＦ増幅用トランジスタであり、前記直流スイッチ用トランジスタは、そのゲートに前記非選択信号が入力されたときに前記ＩＦ増幅用トランジスタに流れる動作電流を遮断する出力スイッチ用トランジスタである。
【００２３】
一般に、２つの異なる高周波信号を混合すると、広い周波数帯域内に種々の周波数成分が容易に生成されることから、ミキサ用またはＩＦ増幅用のトランジスタについて、そのサイズや構造によっては非導通時に全ての周波数成分に対し高い絶縁性を確保することが難しい場合がある。このため、ミキサ回路ブロック内の入出力間で確実に高い絶縁性を確保するためには、ＬＯ信号の入力経路を遮断して信号のミキシングそのものを行なわないことが望ましい。
この観点から、好ましくは、上記２つの具体的な構成例において、前記ミキサ回路ブロックは、前記ミキサ回路ブロックごとに、前記ミキサ用トランジスタのゲートと前記共通電圧の供給線との間に接続され、ゲートに接続されている前記ＬＯ入力端子から入力した前記局部発振周波数信号を増幅して前記ミキサ用トランジスタのゲートに出力するＬＯ増幅用トランジスタと、第２の前記直流スイッチ用トランジスタとして、ゲートに前記非選択信号が入力されたときに前記ＬＯ増幅用トランジスタに流れる動作電流を遮断する入力スイッチ用トランジスタとをさらに有する。
【００２４】
上述のように本発明をミキサ回路に適用した場合、出力スイッチ用トランジスタにより、一般にＧａＡｓＦＥＴを用いて構成されるミキサ用トランジスタについて、不使用時には、そのドレイン電流経路が遮断されるので、当該ミキサ回路の入出力間高周波絶縁が充分に確保され、ブロックの選択が実現可能となる。また、局部発振周波数信号の入力経路を入力スイッチ用トランジスタによりミキサ用トランジスタの入力と切り離し、これによりミキシングそのものを止めることができる。
このミキサ回路の場合を含め、本発明の高周波回路では、直流スイッチ用ＦＥＴのソースが、ブロック間で相互接続されて負荷素子を介して共通電位に接続されているので、使用ブロック内から当該負荷素子に動作電流が流れ込むため、不使用ブロック内でオフしている高周波トランジスタのソース電位が上昇し、これが当該高周波トランジスタのピンチオフ電圧範囲を拡大する方向に作用する。
【００２５】
【発明の実施の形態】
以下、本発明に係る高周波回路を、図面にもとづいて詳細に説明する。
本発明は、前述したように、少なくとも２以上の同一信号、又は周波数帯域等が異なる信号を入力するシステムに対応可能な高周波回路に関する。したがって、本発明を用いれば、３入力、４入力或いはそれ以上の多入力システムに対応できるが、ここでは２入力の場合を例に、本発明を説明する。
【００２６】
第１実施形態
図１は、本発明の実施形態に係る２システム対応の高周波ミキサ回路の構成を示すブロック図である。
この高周波ミキサ回路１は、取り扱う周波数帯域が互いに異なる２つのミキサ回路ブロック、即ち第１ミキサ回路ブロック２と第２ミキサ回路ブロック３とをモノリシック化して構成されている。第１ミキサ回路ブロック２は、固有の周波数帯域のＲＦ信号が入力されるＲＦ入力端子ＲＦin1 を備え、ミキサ部２ａ、ＬＯバッファアンプ２ｂおよびＩＦアンプ２ｃ等から構成される。同様に、第２ミキサ回路ブロック３は、固有の周波数帯域のＲＦ信号が入力されるＲＦ入力端子ＲＦin2 を備え、ミキサ部３ａ、ＬＯバッファアンプ３ｂおよびＩＦアンプ３ｃ等から構成される。ＬＯバッファアンプ２ｂおよび３ｂの入力は共通化され、ＬＯ入力端子ＬＯinに接続されている。ＩＦアンプ２ｃおよび３ｃの出力も共通化され、ＩＦ出力端子ＩＦout に接続されている。なお、ＬＯバッファアンプ２ｂ，３ｂは、図示せぬ局部発振器の出力が十分に大きな場合等にあっては省略できる。また、ＩＦアンプ２ｃ，３ｃもそれ自体省略し、或いは後段に接続されるＩＦ信号処理回路等に内蔵させることができる。ミキサ回路ブロック２と３のＲＦ入力端子ＲＦin1 とＲＦin2 に、通過帯域の異なる狭帯域フィルタ１０５と１０６が入力を共通化されて接続されていることは、従来と同様である。
【００２７】
このように相互接続される各ミキサ回路ブロック２，３には、それぞれスイッチ端子ＳＷ1,ＳＷ2 が設けられている。このスイッチ端子ＳＷ1 およびＳＷ2 は、図１では図示しない内蔵の入出力遮断部を動作させる非選択信号を受け付ける。入出力遮断部は、入力される非選択信号にもとづいてミキサ回路ブロック内を流れる直流バイアス電流の経路を遮断する。これにより、非選択なミキサ回路ブロック内で、そのＲＦ入力端子（ＲＦin1 又はＲＦin2 ）に対するＩＦ出力端子ＩＦout の高周波的な絶縁が十分に達成される。この結果、非選択信号が入力されない選択ミキサ回路ブロックによって、周波数のダウンコンバートが行なわれる。入出力遮断部の具体的な構成については、後述する。
【００２８】
ミキサ回路１は、これを具体的に実現するデバイスの種類に制約はない。但し、好適には、ＧａＡｓＦＥＴを用いてミキサ回路１を構成するとよい。なぜなら、ＧａＡｓＦＥＴを能動素子として用いるマイクロ波帯ＩＣ（ＭＭＩＣ）は、準マイクロ波帯以上を扱う移動帯通信用の高周波段のデバイスとして最も一般的であり、また、直流バイアス電流の遮断によって入出力間のアイソレーションを確保しやいすいからである。
【００２９】
図２は、ＧａＡｓＦＥＴのドレインバイアス電流遮断、即ちピンチオフ時における等価回路を示す。ここで、ゲート幅Ｌw を２００μｍ、バイアス条件としては、ドレイン電圧Ｖd とソース電圧Ｖs を等しくし、ゲートとソース間電圧Ｖgsを−１Ｖ（但し、ピンチオフ電圧Ｖpinchoff＞Ｖgs）に設定する。この場合のゲート抵抗Ｒg,ドレイン抵抗Ｒd,ソース抵抗Ｒs,ゲートとソース間容量Ｃgs, ゲートとドレイン間容量Ｃgd, ドレインとソース間容量Ｃdsの各値は、それぞれ７．５Ω，２．５Ω，２．５Ω，７０ｆＦ，７０ｆＦ，５０ｆＦ程度である。そして、このときのソース接地におけるゲートとドレイン間のアイソレーションは、２ＧＨｚにおいて２０ｄＢ以上、また入出力インピーダンスは約６００Ωと高く、実用上問題のないレベルを確保することができる。各ＲＦ端子間にＦＥＴを多段接続すれば、更にアイソレーションを向上させることが可能である。
【００３０】
図３は、ＧａＡｓＦＥＴのドレインバイアス電流を遮断して入出力間のアイソレーションを行なう入出力遮断部を付加した回路図である。トランジスタＱs がミキサ用トランジスタＱm のドレイン電流遮断用のＤＣスイッチング素子であり、端子ＳＷの電圧によりトランジスタＱs はオン／オフの動作が可能である。トランジスタＱs がオフ時にはトランジスタＱm のソース電位が上昇するためトランジスタＱm がオフ、即ちピンチオフ状態となり、図２の等価回路に示すドレインバイアス電流遮断時のアイソレーションが実現される。なお、図３のおける符号Ｒssはドレイン電流を安定化させるソース抵抗素子、Ｒ01はゲートバイアス抵抗、Ｒ02はゲート直列抵抗、Ｃは高周波接地用キャパシタ、Ｌは負荷インダクタを示す。
【００３１】
以下、このＧａＡｓＦＥＴのドレインバイアス電流遮断によってブロック選択（及びブロック間アイソレーション）を好適に実現した高周波回路の実施形態を、ミキサ回路と増幅回路を例として図面を参照しながら説明する。
【００３２】
第１実施形態
図４は、第１実施形態に係る高周波ミキサ回路の回路図である。
第１ミキサ回路ブロック２内に、デュアルゲート構造のミキサ用トランジスタＱ11が設けられ、同様に、第２ミキサ回路ブロック３内にもデュアルゲート構造のミキサ用トランジスタＱ12が設けられている。これら２つのミキサ用トランジスタＱ11およびＱ12は、そのドレイン同士が相互接続され、共通なＩＦ出力端子ＩＦout に接続されている。ミキサ用トランジスタＱ11の第１ゲートはＲＦ入力端子ＲＦin1 に接続され、ミキサ用トランジスタＱ12の第１ゲートはＲＦ入力端子ＲＦin2 に接続されている。
【００３３】
ミキサ用トランジスタＱ11とＱ12に、ＬＯ増幅用トランジスタＱ13又はＱ14が高利得化のためカスケード接続されている。すなわち、ＬＯ増幅用トランジスタＱ13のドレインがミキサ用トランジスタＱ11の第２ゲートに接続され、同様に、ＬＯ増幅用トランジスタＱ14のドレインがミキサ用トランジスタＱ12の第２ゲートに接続されている。なお、ミキサ用トランジスタＱ11とＬＯ増幅用トランジスタＱ13との間に結合容量Ｃ1 、ミキサ用トランジスタＱ12とＬＯ増幅用トランジスタＱ14との間に結合容量Ｃ2 がそれぞれ介在している。ミキサ用トランジスタＱ11, Ｑ12の各第１ゲートは、それぞれ抵抗Ｒ1 又はＲ2 を介して接地されている。同様に、ミキサ用トランジスタＱ11, Ｑ12の各第２ゲートは、それぞれ抵抗Ｒ3 又はＲ4 を介して接地されている。各結合容量Ｃ1,Ｃ2 とＬＯ増幅用トランジスタＱ13, Ｑ14のドレイン間の接続ノードが、それぞれ電源電圧の供給端子Ｖdd1 又はＶdd2 に接続されている。ＬＯ増幅用トランジスタＱ13, Ｑ14は、その第１ゲートが共通なＬＯ入力端子ＬＯinに接続され、それぞれ抵抗Ｒ5 又はＲ6 を介して接地電位に接続されている。ＬＯ増幅用トランジスタＱ13, Ｑ14の第２ゲートは、それぞれ抵抗Ｒ7 と容量Ｃ3 、又は抵抗Ｒ8 と容量Ｃ4 を接地電位との間に並列接続させて高周波的な接地がとられている。
【００３４】
ミキサ用トランジスタＱ11，Ｑ12のソースと接地電位との間に、出力スイッチ用トランジスタＱ15, Ｑ16とソース抵抗素子Ｒss1 との直列回路が、それぞれ接地容量Ｃ5 又はＣ6 と並列に接続されている。同様に、ＬＯ増幅用トランジスタＱ13, Ｑ14のソースと接地電位との間に、入力スイッチ用トランジスタＱ17, Ｑ18とソース抵抗素子Ｒss2 との直列回路が、それぞれ接地容量Ｃ7 又はＣ8 と並列に接続されている。これらスイッチ用トランジスタＱ15, Ｑ16，Ｑ17およびＱ18は、シングルゲート構造を有している。スイッチ用トランジスタＱ15, Ｑ17のゲートは、それぞれ抵抗Ｒ9 又はＲ11を介して第１のスイッチ端子ＳＷ1 に接続され、スイッチ用トランジスタＱ16, Ｑ18のゲートは、それぞれ抵抗Ｒ10又はＲ12を介して第２のスイッチ端子ＳＷ2 に接続されている。
これら高抵抗Ｒ9 〜Ｒ12とスイッチ用トランジスタＱ15〜Ｑ18により、本発明の“入出力遮断部”が構成され、また、ブロック間で共通に設けられたソース抵抗素子Ｒss1,Ｒss2 は本発明の“負荷素子”に該当する。
【００３５】
なお、図４において、入出力の整合回路等については省略してある。また、ＲＦ信号とＬＯ信号のミキサ用トランジスタへの入力は逆、即ち第１ゲートにＬＯ信号を入力し、第２ゲートにＲＦ信号を入力してもよい。本実施形態の回路構成では、ミキサ部（ミキサ用トランジスタ）で変換利得を得ることができるため、ＩＦアンプは特に設けていないが、更に変換利得を高めるためＩＦアンプをミキサ部の後段に設けてもよい。
【００３６】
つぎに、このように構成される高周波ミキサ回路１の動作について、第１ミキサ回路ブロック２を選択し、第２ミキサ回路ブロック３を非選択とする場合を例に説明する。
この場合、選択信号が第１ミキサ回路ブロック２のスイッチ端子ＳＷ1 に印加され、選択信号と逆相の非選択信号が第２ミキサ回路ブロック３のスイッチ端子ＳＷ2 に印加される。このため、第１ミキサ回路ブロック２内の２つの直流スイッチ用トランジスタＱ15, Ｑ17がともに導通状態となり、第２ミキサ回路ブロック３内の２つの直流スイッチ用トランジスタＱ16, Ｑ18がともに非導通状態となる。
【００３７】
第１ミキサ回路ブロック２内では、ミキサ用トランジスタＱ11にはＩＦ出力端子ＩＦout から電源電圧ＶDDによるドレインバイアス電流の経路が確保され動作状態が整えられる。また、ＬＯ増幅用トランジスタＱ13についても、ドレインバイアス電流の経路が確保され動作状態が整えられる。この状態で、ＬＯ入力端子ＬＯinからＬＯ信号が入力されると、ＬＯ信号はＬＯ増幅用トランジスタＱ13で増幅され、結合容量Ｃ1 を介してミキサ用トランジスタＱ11の第２ゲートに入力される。また、ＲＦ入力端子ＲＦin1 からＲＦ信号が入力され、ミキサ用トランジスタＱ11の第１ゲートに印加されると、このミキサ用トランジスタＱ11によってＲＦ信号がＬＯ信号とミキシングされる。ミキサ用トランジスタＱ11の出力には、ＬＯ信号とＲＦ信号の周波数の相違に応じて、ＩＦ信号を含む種々の周波数の信号が現れＩＦ出力端子ＩＦout に導かれる。以後は、このＩＦ出力端子ＩＦout からの信号をローパスフィルタを通過させること等によってＩＦ信号が取り出される。
【００３８】
一方、第２ミキサ回路ブロック３は、２つのスイッチ用トランジスタＱ16, Ｑ18がともに非導通状態となることから、ミキサ用トランジスタＱ12およびＬＯ増幅用トランジスタＱ14がともにドレイン電流遮断（ピンチオフ）状態となる。このため、第２ミキサ回路ブロック３の動作が停止されるとともに、図４に示すＲＦ入力側のＰ1 点、ミキシング出力側のＰ2 点、およびＬＯ入力側のＰ3 点について、その相互間の高周波的なアイソレーションが充分に達成される。この結果、第２ミキサ回路ブロック３のＲＦ入力端子ＲＦin2 に信号が入力されたとしても、これがＩＦ出力端子ＩＦout からの信号に殆ど影響を及ぼすことがなく、システム間の干渉が実用上問題のないレベルまで低減される。
【００３９】
第２実施形態
本実施形態は、図１の第１及び第２の高周波回路ブロック２，３の他の形態を例示するものであり、図１〜図３は本実施形態においても適用される。
【００４０】
図５は、本実施形態に係る高周波ミキサ回路の回路図である。
この高周波ミキサ回路１０は、エンハンスメント型ＧａＡｓＦＥＴによる正電源電圧による動作が可能な２系統のＲＦ入力端子をもった回路例を示すものであり、第１実施形態の場合と同様、整合回路等については省略してある。
【００４１】
本回路構成におけるミキサ用トランジスタＱ19, Ｑ20は、シングルゲート構造を有し、ドレインとソース間に電圧を印加しないスイッチ型として用いている。すなわち、ゲートにＬＯ信号を入力し、ソースとドレインの一方にＲＦ信号を入力し、ソースとドレインの他方からミキシング後の信号を取り出すように接続されている。
より詳しい接続関係を述べると、ミキサ用トランジスタＱ19, Ｑ20のソースとドレインの一方にＲＦ入力端子ＲＦin1 又はＲＦin2 が接続され、ミキサ用トランジスタＱ19, Ｑ20のゲートに、第１実施形態と同様に、デュアルゲート構造のＬＯ増幅用トランジスタＱ13又はＱ14が、それぞれ結合容量Ｃ1 又はＣ2 を介して接続されている。ＬＯ増幅用トランジスタＱ13又はＱ14は、その第１ゲートが共通なＬＯ入力端子ＬＯinに接続され、第２ゲートが高周波接地用キャパシタＣ3 又はＣ4 によって高周波的に接地されている。このＬＯ増幅用トランジスタＱ13とＱ14の第１及び第２ゲートのバイアス電圧は、抵抗Ｒ５〜Ｒ８のほかに、Ｒ２１〜Ｒ２４によって設定されている。ミキサ用トランジスタＱ19, Ｑ20のソースとドレインの他方側は、抵抗Ｒ13又はＲ14を介して接地電位に接続されるとともに、結合容量Ｃ9 又はＣ10を介して、シングルゲート構造のＩＦ増幅用トランジスタＱ21またはＱ22のゲートに接続されている。このＩＦ増幅用トランジスタＱ21, Ｑ22のドレインが共通化され、この共通接続点がＩＦ出力端子ＩＦout に接続されている。ＩＦ出力端子ＩＦout から電源電圧ＶDDの供給を受ける構成を採用していることは第１実施形態の場合と同様である。このため、ＩＦ増幅用トランジスタＱ21, Ｑ22のドレインと接地電位の間には２つの抵抗Ｒ15とＲ16、又はＲ17とＲ18がそれぞれ直列接続され、その抵抗分割によってゲートバイアス点を設定している。
【００４２】
また、本実施形態のミキサ用トランジスタＱ19, Ｑ20のゲートには、バイアス回路が接続されている。このバイアス回路では、バイアス供給点（この場合、ＩＦ増幅用トランジスタＱ21, Ｑ22のゲート）と接地電位との間に、負荷抵抗ＲL1またはＲL2と、例えば２００μｍ程度とゲート幅Ｗg が比較的に大きなトランジスタＱ23またはＱ24とがそれぞれ直列接続されている。このトランジスタＱ23, Ｑ24のゲートとドレインは短絡され、しかも容量Ｃ11又はＣ12を介して接地電位に接続されている。また、このトランジスタＱ23, Ｑ24のゲートは、高インピーダンス素子（ここでは、抵抗Ｒ19又はＲ20）を介してミキサ用トランジスタＱ19またはＱ20のゲートに接続されている。
【００４３】
このようにバイアス回路を構成しているのは、本回路構成におけるミキサ用トランジスタＱ19, Ｑ20を、ドレインとソース間に電圧を印加しないスイッチ型として用いているからである。一般に、ドレインとソース間に電圧を印加せず、特性がゲートバイアス電圧に大きく依存する場合、バイアス回路として通常多用される電流帰還型を用いることはできない。スイッチ型のミキサ用トランジスタＱ19, Ｑ20は、その変換効率（ミキシング効率）がゲートバイアス電圧Ｖggに大きく依存し、例えばゲート閾値電圧Ｖthの製造上のバラツキによりゲートバイアス電圧Ｖggが設定値からずれるとミキシングロスが発生する。このバイアス回路において、トランジスタＱ23, Ｑ24のゲート幅Ｗg と負荷抵抗ＲL1, ＲL2を十分大きな値に設定すれば、ゲートバイアス電圧Ｖggをゲート閾値電圧Ｖthに近づけ、しかもゲート閾値電圧Ｖthとともに変化させることができ、この結果、ミキシングロスの発生を有効に防止することができる。
【００４４】
本実施形態においても、第１実施形態とほぼ同様な構成の入出力遮断部を各ミキサ回路ブロック内に内蔵している。ただし、本実施形態の場合、ミキサ用トランジスタＱ19, Ｑ20にはドレイン電流が本来的に流れない構成としていることから、出力スイッチ用トランジスタＱ15, Ｑ16は、ミキサ用トランジスタＱ19, Ｑ20ではなく、ＩＦ増幅用トランジスタＱ21, Ｑ22のソースに接続させている。このＩＦ増幅用トランジスタＱ21, Ｑ22のソースは、それぞれ容量Ｃ13又はＣ14を介して接地電位に接続されている。
【００４５】
本実施形態のミキサ回路は、正電源で対応可能なこと、バイアス回路によりゲートバイアス電圧Ｖggが最適化されたミキサ用トランジスタＱ19, Ｑ20のドレインまたはソース側からＲＦ信号が入力されること、及びミキシング後の信号がＩＦ増幅用トランジスタＱ21, Ｑ22で増幅されて取り出されること以外、その基本的な動作は第１実施形態とほぼ同様である。また、第１実施形態と同様な効果、即ちスイッチング端子ＳＷ1,ＳＷ2 に入力される信号の論理状態に応じて、トランジスタＱ15, Ｑ17、トランジスタＱ16, Ｑ18の何れか一方のペアが選択的に非導通状態になって、その一方のミキサ回路ブロックの動作を停止させ、ＩＦ出力端子ＩＦout に対する高周波的な絶縁が充分に達成される。
【００４６】
第３実施形態
本実施形態では、本発明がミキサ回路以外にも適用可能なことを例示するため、２系統からなる１段構成の高周波増幅回路について説明する。
【００４７】
図６は、この高周波増幅回路の概略構成を示す回路図である。
この高周波増幅回路２０は、図１２に示す従来回路１２０の電源供給切替回路１２３に代えて、各ブロック内の基本構成にドレインバイアス遮断機能を付加したものである。図６における入力整合回路１１１、出力整合回路１１２、高周波増幅用トランジスタＱ30、ゲートバイアス抵抗Ｒ30, Ｒ31、高周波接地用キャパシタＣ10, Ｃ11、負荷インダクタＬの各構成は、従来と同様である。また、各ブロックごとに、ＲＦ入力端子ＲＦin1 又はＲＦin2 と、ＲＦ出力端子ＲＦout1又はＲＦout2を備えることも従来と同様である。
【００４８】
本実施形態の高周波増幅回路２０の２つの回路ブロック２１，２２が従来構成と異なる点は、高周波増幅用トランジスタＱ30のソースと接地電位との間に、直流スイッチ用トランジスタＱs1又はＱs2とソース抵抗素子Ｒssが直列接続され、しかもソース抵抗素子Ｒssがブロック間で共通化されていることである。つまり、第１及び第２回路ブロック２１，２２内の２つの直流スイッチ用トランジスタＱs1, Ｑs2のソース同士が短絡され、その接続点と接地電位との間に上記ソース抵抗素子Ｒssが挿入されている。また、スイッチ端子が各回路ブロックごとに設けられ、各直流スイッチ用トランジスタＱs のゲートは、それぞれゲート直列抵抗Ｒ32を介してスイッチ端子ＳＷ1 又はＳＷ2 に接続されている。さらに、電源端子Ｖddと接地容量Ｃ10は一方の回路ブロック（図６では、第１回路ブロック２１）にのみ設けられ、他方の回路ブロックの負荷インダクタＬの一方端が、一方の回路ブロックの電源端子Ｖddに接続されている。
【００４９】
このような構成の高周波増幅回路２０では、電源端子Ｖddに電源電圧ＶDDを供給し、選択的に一つの回路ブロックを動作させる。いま、例えば第２回路ブロック２２のスイッチ端子電圧Ｖsw2 をハイレベル、第１回路ブロック２１のスイッチ端子電圧Ｖsw1 をローレベルとする。これにより、第２回路ブロック２２内の直流スイッチ用トランジスタＱs2がオン、第１回路ブロック２１内の直流スイッチ用トランジスタＱs1がオフし、第２回路ブロック２２内の高周波増幅用トランジスタＱ30のみ、ドレインバイアス電流（動作電流）が流れる。この第２回路ブロック２２が選択され、第１回路ブロック２１が非選択となった状態では、ＲＦ入力端子ＲＦin2 に入力されるＲＦ信号が、増幅後にＲＦ出力端子ＲＦout2から出力されるが、他方のＲＦ出力端子ＲＦout1からは増幅後の信号が出力されない。
【００５０】
この動作において、第２回路ブロック２２内でオン状態にある直流スイッチ用トランジスタＱs2から、動作電流ｉがソース抵抗素子Ｒssに流れる。この結果、他方の第１回路ブロック２１内でオフ状態にある直流スイッチ用トランジスタＱs1のソース電位が、図１３に示すソース抵抗が共通化されてない単独の場合に比較して、ソース抵抗素子Ｒssの電圧降下分Ｖs だけ上昇する。これは、従来に比べ、オフ状態のトランジスタのゲートとドレイン間の電圧Ｖds(off) を相対的にＶs だけ負電圧方向にシフトさせることを意味する。
その結果、ローレベルのスイッチ端子電圧Ｖsw1 をハイレベルに遷移させたときに、回路ブロックの選択動作におけるオフ状態の動作電圧マージンが拡大される。
【００５１】
なお、先の説明では詳述しなかったが、前記第１及び第２の実施形態においても、高周波トランジスタのソースに直流スイッチ用トランジスタを接続し、そのソースをブロック間で短絡して負荷素子を介して接地する構成は、この第３実施形態と同様であり、同様な効果を奏する。第１実施形態ではミキサ用トランジスタＱ11，Ｑ12、第２実施形態ではＩＦ増幅用トランジスタＱ21，Ｑ22が、本発明の“高周波トランジスタ”に該当する。
【００５２】
最後に、このオフ状態の動作電圧マージン拡大を具体的な試作例において検証した結果について、高周波ミキサ回路への適用例において述べる。
【００５３】
図７及び図８に、上記図５の回路を試作した場合における、変換利得のスイッチ端子電圧依存性を示す。ここでの試作サンプルは、従来の課題を指摘した際に用いた図１４及び図１５の場合と同様、デバイスはＧａＡｓＪＦＥＴであり、そのピンチオフ電圧Ｖpinchoffは０．１Ｖ〜０．２Ｖ程度であった。また、試作した高周波ミキサ回路１０（図５）におけるソース短絡点の電位ｖs が１．２Ｖ〜１．３Ｖとなるように、ソース抵抗素子Ｒss1 ，Ｒss2 の抵抗値が設定されている。なお、本回路測定時の電源電圧ＶDDは２．７Ｖとした。
【００５４】
図７は、図５において第１ミキサ回路ブロック２をオフ状態、第２ミキサ回路ブロック３をオン状態とし、第１ミキサ回路ブロック２においてスイッチ端子ＳＷ1 の端子電圧Ｖsw1 を変化させたときの第２ミキサ回路ブロック３での変換利得の推移を示すグラフである。パラメータとして、他方のスイッチ端子ＳＷ2 の端子電圧Ｖsw2 をとり、これが２．０Ｖと２．７Ｖの場合を示している。
このグラフより、変換利得が大きく減少し始める端子電圧Ｖsw1 は１．３Ｖ〜１．４Ｖであり、これはソース抵抗端電圧ｖs とピンチオフ電圧の和に等しく、従ってオフ時の動作電圧のマージン（Ｖsw1 −Ｖpinchoff）は１Ｖ以上確保できていることが判る。このオフ時の動作電圧マージンは、スイッチ端子ＳＷ2 の端子電圧Ｖsw2 を２．７Ｖから２．０Ｖに下げても、これに殆ど影響を受けていない。
【００５５】
図８は、第１ミキサ回路ブロック２をオン、第２ミキサ回路ブロック３をオフとし、第２ミキサ回路ブロック３の端子電圧Ｖsw2 をオン方向に変化させたときの第２ミキサ回路ブロック３での変換利得の推移を示すグラフである。この変換利得は、オン状態のブロックの端子電圧Ｖsw1 に若干依存するものの、図７の場合と同様、高周波特性はオフ時の端子電圧Ｖsw2 が１．３Ｖ〜１．４Ｖ付近で大きく変化しており、これよりオフ時の動作マージンが拡大して端子電圧Ｖsw2 が１Ｖ以下であれば安定した高周波遮断特性が得られていることが判る。
【００５６】
この試作例では、オフ時の動作電圧マージンが１Ｖ以上確保できることから、オフ時の高周波遮断特性を確保した上で、スイッチ動作の電圧マージン上限を０．３Ｖと仮定すれが、高周波トランジスタの下限ピンチオフ電圧は、余裕をみても−０．６Ｖ程度までは許容できる。したがって、高周波トランジスタがＭＥＳＦＥＴの場合のピンチオフ電圧範囲は−０．６Ｖ〜＋０．３Ｖ程度に、又、ＪＦＥＴの場合であれば−０．６Ｖ〜＋０．６Ｖ程度に拡大できる。その結果、製造プロセスのバラツキを考慮しても、ＧａＡｓＦＥＴ等、高周波特性に優れるが拡散電位に基づくピンチオフ電圧範囲が狭いデバイスから構成された高周波回路について、その動作が安定し、バイアス電流遮断機能のモノリシック化が可能となる。
【００５７】
【発明の効果】
本発明に係る高周波回路によれば、選択回路ブロック内を流れる動作電流が共通ソースに接続された負荷素子を流れるときの電圧降下によって、非選択な回路ブロック内でオフ状態にある高周波トランジスタのピンチオフ電圧が拡大し、その結果、当該非選択回路ブロックのオフ状態の動作電圧マージンが拡大する。このため、もともとピンチオフ電圧範囲が狭くバイアス電流遮断機能のモノリシック化が困難であった高特性な高周波デバイスを用いて、優れた特性の小型で高機能なＭＭＩＣが種々実現可能となる。
【００５８】
また、本発明をミキサ回路に適用した場合、例えばＧａＡｓＦＥＴ等のドレイン電流遮断時における各端子間の高アイソレーション特性を利用すること等によって、複数のＲＦ周波数帯域に対応したマルチシステム対応型ミキサ回路を、高周波スイッチ等による複雑な回路構成を必要とせず、簡単に省スペースで構成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る２システム対応の高周波ミキサ回路の構成を示すブロック図である。
【図２】ＧａＡｓＦＥＴのドレインバイアス電流遮断、即ちピンチオフ時における等価回路を示す。
【図３】ＧａＡｓＦＥＴに、そのドレインバイアス電流を遮断して入出力間のアイソレーションを行なう入出力遮断部を付加した回路図である。
【図４】本発明の第１実施形態に係る高周波ミキサ回路の回路図である。
【図５】本発明の第２実施例に係る高周波ミキサ回路の回路図である。
【図６】本発明の第３実施形態に係る高周波増幅回路の概略構成を示す回路図である。
【図７】図５の回路を試作し第２ミキサ回路ブロックを選択した場合、第２ミキサ回路ブロックの変換利得について、その第１ミキサ回路ブロックのスイッチ端子電圧依存性を示すグラフである。
【図８】図５の回路を試作し第１ミキサ回路ブロックを選択した場合、第２ミキサ回路ブロックの変換利得について、その第２ミキサ回路ブロックのスイッチ端子電圧依存性を示すグラフである。
【図９】従来のデュアルバンド対応ミキサ回路のブロック図である。
【図１０】ＧａＡｓＦＥＴを用いた高周波スイッチの一般的な構成例を示す回路図である。
【図１１】従来の高周波増幅器の基本構成を示す回路図である。
【図１２】入力が２系統ある従来の受信装置において、図１１の基本増幅回路を各回路ブロックに内蔵させた場合の回路図である。
【図１３】図１１の基本構成にバイアス電流遮断機能をもたせた場合の回路図である。
【図１４】図１３と同様なバイアス電流遮断機能を高周波ミキサ回路に適用して試作した場合における、変換利得のスイッチ端子電圧Ｖsw依存性を示すグラフである。
【図１５】図１４と同じ試作例において、バイアス電流のスイッチ端子電圧Ｖsw依存性を測定し、その結果をグラフ化したものである。
【符号の説明】
１…高周波ミキサ回路（高周波回路）、２…第１ミキサ回路ブロック、３…第２ミキサ回路ブロック、２ａ，３ａ…ミキサ部、２ｂ，３ｂ…ＬＯバッファアンプ、２ｃ，３ｃ…ＩＦバッファアンプ、２０…高周波増幅回路（高周波回路）、２１…第１回路ブロック、２２…第２回路ブロック、１１１…入力整合回路、１１２…出力整合回路、１０５，１０６…狭帯域フィルタ、Ｑ11, Ｑ12, Ｑ19, Ｑ20…ミキサ用トランジスタ、Ｑ13, Ｑ14…ＬＯ増幅用トランジスタ、Ｑ15, Ｑ16…出力スイッチ用トランジスタ、Ｑ17, Ｑ18…入力スイッチ用トランジスタ、Ｑ21, Ｑ22…ＩＦ増幅用トランジスタ、Ｑ23, Ｑ24…ゲートバイアス設定用トランジスタ、Ｑ30…高周波増幅用トランジスタ、Ｑs1, Ｑs2…直流スイッチ用トランジスタ、Ｒss, Ｒss1,Ｒss2 …ソース抵抗素子（負荷抵抗）、ＲL1, ＲL2…バイアス回路の負荷抵抗、ＲＦin1,ＲＦin2 …ＲＦ入力端子、ＬＯin…ＬＯ信号入力端子、Ｖdd…電源端子、ＳＷ1,ＳＷ2 …スイッチ端子。
【図１】
0003890707.tif 000002
【図２】
0003890707.tif 000003
【図３】
0003890707.tif 000004
【図４】
0003890707.tif 000005
【図５】
0003890707.tif 000006
【図６】
0003890707.tif 000007
【図７】
0003890707.tif 000008
【図８】
0003890707.tif 000009
【図９】
0003890707.tif 000010
【図１０】
0003890707.tif 000011
【図１１】
0003890707.tif 000012
【図１２】
0003890707.tif 000013
【図１３】
0003890707.tif 000014
【図１４】
0003890707.tif 000015
【図１５】
0003890707.tif 000016