(57)【特許請求の範囲】
【請求項１】
互いに並行に配された複数のコモン電極と、互いに並行に配されるとともに該コモン電極と間隔をおいて交差するように配される複数のセグメント電極と、上記コモン電極へコモン電極用駆動電圧を印加するコモン側駆動回路と、上記セグメント電極へセグメント電極用駆動電圧を印加するセグメント側駆動回路と、上記コモン電極と上記セグメント電極との間に介在する液晶層とを備えた液晶表示装置において、
上記コモン側駆動回路が、外部から付与される上記コモン電極用駆動電圧を上記コモン電極へ出力する第１アナログ回路部と、該第１アナログ回路部の出力動作を制御する第１デジタル回路部とを有する一方、上記セグメント側駆動回路が、外部から付与される上記セグメント電極用駆動電圧を上記セグメント電極へ出力する第２アナログ回路部と、該第２アナログ回路部の出力動作を制御する第２デジタル回路部とを有しており、
電源遮断時に、上記第１および第２アナログ回路部へそれぞれ付与される、上記両駆動電圧と第１および第２アナログ電源電圧とを同一電位にした後、上記第１および第２デジタル回路部にそれぞれ付与される第１および第２デジタル電源電圧を上記第１および第２デジタル回路部の接地電位にするように上記コモン側駆動回路および上記セグメント側駆動回路への上記各電圧の付与を制御する制御手段を備えていることを特徴とする液晶表示装置。
【請求項２】
上記制御手段が、上記コモン電極用駆動電圧、上記セグメント電極用駆動電圧、および上記第１および第２アナログ電源電圧を所定電位にした後、該所定電位を上記第１および第２デジタル回路部の接地電位にしてから、上記第１および第２デジタル電源電圧を上記接地電位にすることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記制御手段が、上記コモン電極用駆動電圧、上記セグメント電極用駆動電圧、ならびに上記第１および第２アナログ電源電圧を所定電位にするとき、上記コモン電極用駆動電圧および上記セグメント電極用駆動電圧を上記所定電位にした後、上記第１および第２アナログ電源電圧を上記所定電位にすることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
互いに並行に配された複数のコモン電極と、互いに並行に配されるとともに該コモン電極と間隔をおいて交差するように配される複数のセグメント電極と、上記コモン電極と上記セグメント電極との間に介在する液晶層とを備えた液晶表示装置において、
電源遮断時に、上記セグメント電極へ印加されるセグメント電極用駆動電圧を、上記コモン電極へ印加されるコモン電極用駆動電圧の平均値と等しい電位にした後、上記コモン電極用駆動電圧を上記平均値と等しい電圧にするように上記両電極への上記各電圧の付与を制御する制御手段を備え、
上記液晶層が強誘電性液晶を含む材料からなることを特徴とする液晶表示装置。
【請求項５】
上記コモン電極用駆動電圧の値と持続時間との積が、上記平均値を基準として、この基準に対する正の領域と負の領域とにおいて所定周期期間毎で等しく、かつ上記コモン電極用駆動電圧の絶対値が上記正の領域と負の領域とで異なるように上記コモン電極用駆動電圧を発生する駆動電圧発生手段をさらに備えていることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
互いに並行に配された複数のコモン電極と、互いに並行に配されるとともに該コモン電極と間隔をおいて交差するように配される複数のセグメント電極と、上記コモン電極へコモン電極用駆動電圧を印加するコモン側駆動回路と、上記セグメント電極へセグメント電極用駆動電圧を印加するセグメント側駆動回路と、上記コモン電極と上記セグメント電極との間に介在する液晶層とを備えた液晶表示装置において、
電源遮断時に、上記コモン側駆動回路における上記コモン電極用駆動電圧の出力端がハイインピーダンス状態になったとき、該コモン側駆動回路にそれぞれ抵抗値の異なる抵抗を介して繋がる複数の電位のうち最も低い抵抗を介して該出力端へ繋がる電位を上記コモン電極用駆動電圧の平均値と等しい電位にするとともに、上記セグメント側駆動回路における上記セグメント電極用駆動電圧の出力端がハイインピーダンス状態になったとき、該セグメント側駆動回路にそれぞれ抵抗値の異なる抵抗を介して繋がる複数の電位のうち最も低い抵抗を介して該出力端へ繋がる電位を上記セグメント電極用駆動電圧の平均値と等しい電位にする平均電位付与手段を備えていることを特徴とする液晶表示装置。
【請求項７】
上記液晶層が強誘電性液晶を含む材料からなることを特徴とする請求項１、２、３または６に記載の液晶表示装置。
【請求項８】
上記コモン電極と上記セグメント電極とがそれぞれの上に形成される１対の基板と上記液晶層との界面近傍における上記液晶層内の液晶分子が、上記液晶層を構成するスメクティック層が折れ曲がる向きに上記界面に対し所定の角度をもって立ち上がるように配向されていることを特徴とする請求項７に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配向の劣化および表示品位の劣化が改善された液晶表示装置、特に強誘電性液晶を用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、一般に、第１電極と第２電極とをそれぞれ備えた、対向する一対の基板の間に液晶が封入されている構造をなしている。このような液晶表示装置、特に液晶として強誘電性液晶を用いた表示装置には、配向の劣化および表示品位の劣化が存在する。
【０００３】
このような問題を解決する対策として、従来、以下のような３つの方法が知られている。その方法とは、（１）第１電極および第２電極に付与される駆動信号の平均電位を等しくする方法（特開平６−８２７５５号公報等）、（２）同電位になるように第１電極と第２電極とを短絡する方法（特開平５−２７２１２号公報等）および（３）電源遮断時に強制的に表示内容を初期化した後、同電位になるように第１電極と第２電極とを短絡する方法（特開平６−４０４７号、特開平３−１４１３２１号公報等）である。
【０００４】
具体的には、特開平６−８２７５５号公報に開示されている（１）の方法では、図１２に示すように、振幅および持続時間が等しい正負の電圧を電極へ印加している。この方法によれば、強誘電性液晶へ印加される電圧から直流成分が除かれるので、液晶の劣化が防止される。これは、ＤＣ電圧印加による液晶の劣化を防止するために行われる操作である。
【０００５】
また、特開平５−２７２１２号公報に開示されている（２）の方法では、図１３に示すように、強誘電性液晶５１に電圧を印加する電極５２・５３間に蓄積された電荷を取り除くように、電極５２・５３を短絡するか、またはスイッチ５４によって電極５２・５３の電位を同電位にした後で電源を遮断することによって液晶の劣化を防止している。これは、電源遮断時に液晶の配向状態を破壊する残留電荷や強いＤＣ電圧が印加されるのを防止するための操作である。
【０００６】
さらに、特開平６−４０４７号公報や特開平３−１４１３２１号公報に開示されている（３）の方法では、図１４および図１５に示すように、コモン電極およびセグメント電極の電位を同電位（コモンおよびセグメント駆動電圧の平均電位ＶC ）にし、続いて強誘電性液晶の配向状態を一方の状態に揃えるようにセグメント電極の電位のみを電圧Ｖ4 とし、さらに再び両電極を同電位にした後に電源を遮断している。これは、電源を投入したときに、強誘電性液晶の双安定性によって以前の電源遮断時に記憶された表示内容が現れることを防ぐこと、および電源遮断後の強誘電性液晶の自発分極の影響をパネル全面で均一にすることで、配向性等をパネル内で均一にし（初期化）、表示品位の劣化を防止するための操作である。
【０００７】
【発明が解決しようとする課題】
しかしながら、強誘電性液晶へ印加される電圧から直流成分を除去する（１）の方法（特開平６−８２７５５号公報）、および強誘電性液晶の両端を同電位とし、その後電源を遮断する（２）の方法（特開平５−２７２１２号公報）の両方を適用しても配向劣化や表示品位の劣化が起こる場合がある。また、（３）の方法（特開平６−４０４７号公報や特開平３−１４１３２１号公報）では、図１５に示すように、強誘電性液晶の配向状態を一方の状態に揃えるように電源遮断前にセグメント電極のみに電圧Ｖ4 を印加するので、この初期化期間にコモン電極とセグメント電極との間にＤＣ電圧が印加されることが液晶の特性劣化の原因となる場合がある。
【０００８】
本発明は、上記の不都合が生じる原因を解析し、液晶の配向劣化および表示品位劣化を防止する液晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の請求項１に記載の液晶表示装置は、上記の課題を解決するために、互いに並行に配された複数のコモン電極と、互いに並行に配されるとともに該コモン電極と間隔をおいて交差するように配される複数のセグメント電極と、上記コモン電極へコモン電極用駆動電圧を印加するコモン側駆動回路と、上記セグメント電極へセグメント電極用駆動電圧を印加するセグメント側駆動回路と、上記コモン電極と上記セグメント電極との間に介在する液晶層とを備えた液晶表示装置において、以下の手段を講じていることを特徴としている。
【００１０】
すなわち、上記液晶表示装置は、上記コモン側駆動回路が、外部から付与される上記コモン電極用駆動電圧を上記コモン電極へ出力する第１アナログ回路部と、該第１アナログ回路部の出力動作を制御する第１デジタル回路部とを有する一方、上記セグメント側駆動回路が、外部から付与される上記セグメント電極用駆動電圧を上記セグメント電極へ出力する第２アナログ回路部と、該第２アナログ回路部の出力動作を制御する第２デジタル回路部とを有しており、電源遮断時に、上記第１および第２アナログ回路部へそれぞれ付与される、上記両駆動電圧と第１および第２アナログ電源電圧とを同一電位にした後、上記第１および第２デジタル回路部にそれぞれ付与される第１および第２デジタル電源電圧を上記第１および第２デジタル回路部の接地電位にするように上記コモン側駆動回路および上記セグメント側駆動回路への上記各電圧の付与を制御する制御手段を備えている。
【００１１】
上記の構成において電源が遮断される際には、制御手段が、コモン側駆動回路およびセグメント側駆動回路への上記各電圧の付与を制御することによって、まず、両駆動電圧と第１および第２アナログ電源電圧とが同一電位になる。このときは、まだ、第１および第２デジタル電源電圧が接地電位になっておらず安定しているので、第１および第２デジタル回路部の動作は安定している。
【００１２】
それゆえ、一般に第１および第２デジタル回路部によってその出力動作が制御される第１および第２アナログ回路部を構成する、同一の出力端子に接続されたアナログスイッチが同時にハイインピーダンス状態に陥ることはないし、もし陥ったとしても、コモン側およびセグメント側の総ての駆動電圧および第１および第２アナログ電源電圧（アナログスイッチを駆動するアナログ系電源電圧）が同一電位に保持される。したがって、コモン電極およびセグメント電極の総ての電位が同電位に維持される。そして、この状態から、第１および第２デジタル電源電圧が記第１および第２デジタル回路部の接地電位になると、電源遮断の操作が完了する。
【００１３】
上記の構成によれば、不要な電荷がコモン電極とセグメント電極との間に残存しなくなるので、液晶の配向乱れが生じなくなる。
【００１４】
上記液晶表示装置においては、請求項２に記載のように、上記制御手段が、上記コモン電極用駆動電圧、上記セグメント電極用駆動電圧、ならびに上記第１および第２アナログ電源電圧を所定電位にした後、該所定電位を上記第１および第２デジタル回路部の接地電位にしてから、上記第１および第２デジタル電源電圧を上記接地電位にすることが好ましい。
【００１５】
この構成による電源遮断操作においては、第１および第２デジタル電源電圧を接地電位にする前に、コモン電極用駆動電圧、セグメント電極用駆動電圧、ならびに上記第１および第２アナログ電源電圧が第１および第２デジタル回路部の接地電位になるので、第１および第２デジタル電源電圧が接地電位になったときには、第１および第２アナログ電源電圧出力がすでに接地電位に安定している。それゆえ、アナログスイッチがハイインピーダンス状態に陥ることはなし、もし陥ったとしても、コモン側およびセグメント側の総ての駆動電圧ならびに第１および第２アナログ電源電圧（アナログスイッチを駆動するアナログ系電源電圧）が総て接地電位に安定しているので、アナログスイッチの動作を制御する第１および第２デジタル回路部からの制御信号が乱れても、コモン電極およびセグメント電極の総ての電位が接地電位に維持される。
【００１６】
請求項１または２に記載の液晶表示装置においては、請求項３に記載のように、上記制御手段が、上記コモン電極用駆動電圧、上記セグメント電極用駆動電圧、ならびに上記第１および第２アナログ電源電圧を所定電位にするとき、上記コモン電極用駆動電圧および上記セグメント電極用駆動電圧を上記所定電位にした後、上記第１および第２アナログ電源電圧を上記所定電位にすることが好ましい。
【００１７】
一般に、コモン側駆動回路およびセグメント側駆動回路はドライバＩＣによって構成される。このドライバＩＣ内部では、第１および第２アナログ回路部（アナログスイッチ）の動作を制御するＯＮ／ＯＦＦ電位と、第１および第２デジタル電源電圧でそれぞれ動作する第１および第２デジタル回路部のＯＮ／ＯＦＦ電位とが一致しない。したがって、両電位を一致させるために、第１アナログ回路部と第１デジタル回路部との間、および第２アナログ回路部と第２デジタル回路部との間にレベルシフタを設ける必要がある。このレベルシフタは、多くの場合、アナログ電源（第１および第２アナログ電源電圧）で動作するので、アナログ電源のＯＦＦ時に、同一の出力端子に接続されたアナログスイッチのいずれがＯＮするかが不確定になる。
【００１８】
これに対しては、上記のように、アナログ電源のＯＦＦに先立って、コモン電極用駆動電圧およびセグメント電極用駆動電圧を所定電位（同一電位）にしておき、続いて第１および第２アナログ電源電圧を所定電位にすることが有効である。つまり、アナログ電源のＯＦＦ時に、同一の出力端子に接続されたアナログスイッチが同時にハイインピーダンス状態に陥っても、すでに各アナログスイッチの前後段の電位が等しくなっているので、その影響を受けない。また、あるアナログスイッチがＯＮした場合でも、各アナログスイッチの前後段の電位が等しくなっているので、余分なＤＣ電圧をコモン電極とセグメント電極とに印加することがない。
【００１９】
本発明の請求項４に記載の液晶表示装置は、上記の課題を解決するために、互いに並行に配された複数のコモン電極と、互いに並行に配されるとともに該コモン電極と間隔をおいて交差するように配される複数のセグメント電極と、上記コモン電極と上記セグメント電極との間に介在する液晶層とを備えた液晶表示装置において、以下の手段を講じていることを特徴としている。
【００２０】
すなわち、上記液晶表示装置は、電源遮断時に、上記セグメント電極へ印加されるセグメント電極用駆動電圧を、上記コモン電極へ印加されるコモン電極用駆動電圧の平均値と等しい電位にした後、上記コモン電極用駆動電圧を上記平均値と等しい電圧にするように上記両電極への上記各電圧の付与を制御する制御手段を備え、上記液晶層が強誘電性液晶を含む材料からなることを特徴としている。
【００２１】
上記の構成において電源が遮断される際には、制御手段が、両電極への上記各電圧の付与を制御することによって、まず、セグメント電極用駆動電圧がコモン電極用駆動電圧の平均値と等しい電位になる。このとき、液晶分子が一方のメモリ状態に安定することによって画面が一様な表示状態になる。
【００２２】
請求項４に記載の液晶表示装置においては、請求項５に記載のように、上記コモン電極用駆動電圧の値と持続時間との積が、上記平均値を基準として、この基準に対する正の領域と負の領域とにおいて所定周期期間毎で等しく（ＤＣバランスをとり）、かつ上記コモン電極用駆動電圧の絶対値が上記正の領域と負の領域とで異なる（非対象となる）ように上記コモン電極用駆動電圧を発生する駆動電圧発生手段をさらに備えていることが好ましい。
【００２３】
このような構成では、コモン電極用電圧が、例えば２種類のパルス状の電圧、すなわち液晶の安定状態を切り換える（現在の表示状態を書き換える）ためのストローブパルスと、液晶の安定状態を所定の一方の状態に切り換える（現在の表示状態を消去する）ブランキングパルスとを有する場合、ＤＣバランスをとりながらストローブパルスの電圧を低下させると、液晶の安定状態が、ストローブパルスによって切り換わらなくなった後、ブランキングパルスでも切り換わらなくなる。
【００２４】
本発明の請求項６に記載の液晶表示装置は、上記の課題を解決するために、互いに並行に配された複数のコモン電極と、互いに並行に配されるとともに該コモン電極と間隔をおいて交差するように配される複数のセグメント電極と、上記コモン電極へコモン電極用駆動電圧を印加するコモン側駆動回路と、上記セグメント電極へセグメント電極用駆動電圧を印加するセグメント側駆動回路と、上記コモン電極と上記セグメント電極との間に介在する液晶層とを備えた液晶表示装置において、以下の手段を講じていることを特徴としている。
【００２５】
すなわち、上記の液晶表示装置は、電源遮断時に、上記コモン側駆動回路における上記コモン電極用駆動電圧の出力端がハイインピーダンス状態になったとき、該コモン側駆動回路にそれぞれ抵抗値の異なる抵抗を介して繋がる複数の電位のうち最も低い抵抗を介して該出力端へ繋がる電位を上記コモン電極用駆動電圧の平均値と等しい電位にするとともに、上記セグメント側駆動回路における上記セグメント電極用駆動電圧の出力端がハイインピーダンス状態になったとき、該セグメント側駆動回路にそれぞれ抵抗値の異なる抵抗を介して繋がる複数の電位のうち最も低い抵抗を介して該出力端へ繋がる電位を上記セグメント電極用駆動電圧の平均値と等しい電位にする平均電位付与手段を備えている。
【００２６】
上記の構成においては、平均電位付与手段によって、コモン側駆動回路およびセグメント側駆動回路の上記出力端が最も低い抵抗を介して付与される電位が、コモン電極用駆動電圧の平均値およびセグメント電極用駆動電圧の平均値になるので、該電位が接地電位に近づくことがなくなる。
【００２７】
請求項１、２、３または６に記載の液晶表示装置においては、請求項７に記載のように、上記液晶層が強誘電性液晶を含む材料からなることが好ましい。双安定性を有する強誘電性液晶は、請求項１、２、３または６に記載の液晶表示装置における操作に適しており、配向劣化および表示品位劣化を効果的に防止することができる。
【００２８】
請求項７に記載の液晶表示装置においては、請求項８に記載のように、上記コモン電極と上記セグメント電極とがそれぞれの上に形成される１対の基板と上記液晶層との界面近傍における上記液晶層内の液晶分子が、上記液晶層を構成するスメクティック層が折れ曲がる向きに上記界面に対し所定の角度をもって立ち上がるように配向されていることが好ましい。このような配向状態は、いわゆるＣ２配向状態と呼ばれ、液晶分子がスメクティック層が折れ曲がる向きと反対の向きに立ち上がるＣ１配向状態よりも、スイッチング速度が高い。
【００２９】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１１に基づいて説明すれば、以下の通りである。
【００３０】
〔強誘電性液晶ディスプレイの構成〕
まず、本発明の実施対象である強誘電性液晶ディスプレイ（以降、ＦＬＣＤと称する）の構成について説明する。なお、以降の説明においては、強誘電性液晶をＦＬＣと称する。
【００３１】
図２に示すように、本ＦＬＣＤ１は、ＦＬＣパネル２と、コモン側駆動回路（以降、コモンドライバと称する）３と、セグメント側駆動回路（以降、セグメントドライバと称する）４とを備えている。
【００３２】
図３に示す断面構造を有するＦＬＣパネル２は、２枚のガラス基板１１・１２が互いに対向されて配置され、一方のガラス基板１１の表面には、インジウム錫酸化物（以降、ＩＴＯと称する）等からなる透明なセグメント電極Ｓが複数本互いに平行に配置されている。その上を被覆する絶縁膜１３は、ＳｉＯ2 等の透明な材料で形成されている。
【００３３】
セグメント電極Ｓと対向するもう一方のガラス基板１２の表面には、ＩＴＯ等からなる透明なコモン電極Ｌがセグメント電極Ｓと直交する向きに複数本互いに平行に配置されている。その上を被覆する絶縁膜１４は、絶縁膜１３と同様、ＳｉＯ2 等の透明な材料で形成されている。絶縁膜１３・１４の上にはラビング処理などが施されたポリビニルアルコール等からなる透明の配向膜１５・１６が各々形成されている。
【００３４】
上記の２枚のガラス基板１１・１２は、一部に注入口を残してシール剤１８で貼り合わされており、それらの間にＦＬＣ材料が封入されることによって液晶層１７が形成されている。ＦＬＣ材料は、シール剤１８により形成されるシール壁に設けられた注入口から配向膜１５・１６で挟まれる空間内に真空注入等によって注入された後、上記注入口が封止剤で封止されることによって封入される。ＦＬＣパネル２における配向膜１５・１６間の間隔、すなわちセルギャップは、約１．０〜１．５μｍに設定されている。
【００３５】
前述のようにして貼り合わされた２枚のガラス基板１１・１２は、互いに偏光軸が直交するように配置された２枚の偏光板１９・２０で挟まれている。
【００３６】
本実施の形態では、上記の液晶層１７を構成する液晶材料として、メルク社製のＳＣＥ−８と以下の構造式で示される化合物とを９：１の割合でブレンドしたＦＬＣ組成物Ａ（特開平６−４３４３３号公報参照）を用いるとともに、配向膜１５・１６をチッソ社製の配向膜材料ＰＳＩ−Ａ−２１０１によって形成している。このＦＬＣ組成物Ａの誘電異方性Δεは負である。また、上記の化合物をＦＬＣ組成物Ａに混入することによって、後述する負の誘電異方性Δεによる効果を高め、後述するメモリパルス幅τが最小値τmin になるときの電圧Ｖmin を上記の化合物が混入されないＳＣＥ−８を液晶材料として用いた場合のそれより低くすることができる。これによって、実用的な低い電圧で液晶を駆動することができる。
【００３７】
【化１】
0003874930.tif 000002
【００３８】
図２に示すように、コモンドライバ３は本ＦＬＣパネル２のコモン電極Ｌに接続され、セグメントドライバ４はセグメント電極Ｓに接続されている。なお、図１では、説明を簡単にするために、１６本のコモン電極Ｌと、１６本のセグメント電極Ｓを備え、これらのコモン電極Ｌおよびセグメント電極Ｓによって１６×１６の画素が構成されている例を示している。また、図２においては、符号Ｌに添字ｉ（ｉ＝Ｏ〜Ｆ）を付加することによって各コモン電極Ｌを区別し、符号Ｓに添字ｊ（ｊ＝Ｏ〜Ｆ）を付加することによって各セグメント電極Ｓを区別している。さらに、以降の説明では、任意のコモン電極Ｌi と任意のセグメント電極Ｓj とが交差する部分である画素に符号Ａijを充てる。
【００３９】
コモンドライバ３は、コモン電極Ｌに駆動電圧を印加するための回路であり、シフトレジスタ（論理制御部）３ａおよびアナログスイッチアレイ３ｂから構成されている。アナログスイッチアレイ３ｂは、コモン電極Ｌへ電圧を印加する第１アナログ回路部としての機能を有し、シフトレジスタ３ａは、第１アナログ回路部を制御する第１デジタル回路部として機能している。
【００４０】
このコモンドライバ３では、１ビットの入力データＹＩがクロックＹＣＫに基づいてシフトレジスタ３ａによって転送されるとともに、シフトレジスタ３ａの各出力端から出力された値に応じた電圧が、その出力端に対応するコモン電極Ｌにアナログスイッチアレイ３ｂを介して印加される。具体的には、出力値が“１”のとき、コモン電極Ｌi には選択電圧ＶC1が印加され、出力値が“０”のとき、コモン電極Ｌk （ｋ≠ｉ）には非選択電圧ＶC0が印加され、出力値が“２”のとき、コモン電極Ｌh （ｈ≠ｋ，ｈ≠ｉ）には消去電圧ＶC2が印加される。
【００４１】
一方、セグメントドライバ４は、セグメント電極Ｓに駆動電圧を印加するための回路であり、シフトレジスタ４ａ、ラッチ４ｂおよびアナログスイッチアレイ４ｃから構成されている。アナログスイッチアレイ４ｃは、セグメント電極Ｓへ電圧を印加する第２アナログ回路部としての機能を有し、シフトレジスタ４ａおよびラッチ４ｂは、第２アナログ回路部を制御する第２デジタル回路部としての機能を有しており、論理制御部４ｄを構成している。
【００４２】
このセグメントドライバ４では、入力データＸＩが、クロックＸＣＫに基づいてシフトレジスタ４ａによって転送され、シフトレジスタ４ａの各出力端から出力されて、さらに負論理のラッチパルスＬＰに同期してラッチ４ｂで保持される。また、このセグメントドライバ４では、ラッチ４ｂに保持された入力データＸＩの値に応じた電圧が、その出力端に対応するセグメント電極Ｓにアナログスイッチアレイ４ｃを介して印加される。具体的には、入力データＸＩの値が“２”のとき、セグメント電極Ｓj に書換電圧ＶS2が印加され、入力データＸＩの値が“１”のとき、セグメント電極Ｓf （ｆ≠ｊ）に保持電圧ＶS1が印加され、入力データＸＩの値が“０”のとき、セグメント電極Ｓg （ｇ≠ｊ，ｇ≠ｆ）に非書換電圧ＶS0が印加される。
【００４３】
ところで、図４（ｂ）に示すように、画素Ａijに含まれるＦＬＣ分子２１は、分子の長軸方向と垂直な方向の自発分極Ｐs を持っている。このＦＬＣ分子２１は、コモン電極Ｌとセグメント電極Ｓとの電位差から生成される電界Ｅと自発分極Ｐs とのベクトル積に比例した力を受け、２倍のチルト角２θの頂角を持った円錐２４の表面上を移動する。ＦＬＣパネル２においては、前述のように狭いセルギャップ（約１．０〜１．５μｍ）が設定されることによって、ＦＬＣ分子２１が、図４（ａ）に示す双安定状態Ｐ1 ・Ｐ2 をとり、図４（ｂ）に示す電界Ｅにより軸２２まで移動させられると安定状態Ｐ1 となり、電界Ｅにより軸２３まで移動させられると安定状態Ｐ2 となる性質を持つ。また、ＦＬＣ分子２１には、その与えられた安定状態が変化しない限り、電界Ｅにより動かされても元の安定状態へ戻ろうとする復元力が働く。
【００４４】
したがって、このＦＬＣ分子２１の一方のメモリ状態と前述の偏光板１９・２０の偏光軸を一致させれば、一方のメモリ状態にあるＦＬＣ分子２１から構成される画素Ａijは暗く見え、他方のメモリ状態にあるＦＬＣ分子２１から構成される画素Ａijは明るく見える。
【００４５】
〔ＦＬＣＤの駆動法〕
次に、誘電異方性が負であるＦＬＣ組成物Ａを含んだＦＬＣＤ１の駆動法を説明する。
【００４６】
誘電異方性が負のＦＬＣ分子２１には、この他に分子の長軸方向と短軸方向との誘電率の差（誘電異方性）Δε、および電界Ｅの二乗に比例した力が働く。すなわち、ＦＬＣ分子に働く力Ｆは、次式により表される。
Ｆ＝Ｋ0 ×Ｐs ×Ｅ＋Ｋ1 ×Δε×Ｅ2 となる。
【００４７】
なお、上式において、Ｋ0 およびＫ1 は定数である。
【００４８】
そこで、この誘電異方性Δεが負のＦＬＣ材料をＦＬＣパネル２ヘ封入すれば、電界Ｅの増加とともに、負の誘電異方性の効果による力の増加が自発分極Ｐs による力の増加よりも大きくなるので、ある電界Ｅmin でＦＬＣ分子２１に働く力は最大になる。また、メモリパルス幅τはＦＬＣ分子２１に働く力に逆比例すると考えられるから、メモリパルス幅τはその電界Ｅmin で最小になる。
【００４９】
この現象を利用したＦＬＣＤ１の駆動方法としては、例えば、Ferroelectrics, 1991, Vol. 122, pp.63-79の“The JOERS/ALVEY Ferroelectric Multiplexing Scheme"に記載されているＪ／Ａ駆動方法がある。
【００５０】
図５に、本実施の形態で用いるＦＬＣ組成物Ａの電圧対メモリパルス幅を示す。図５に示す曲線αは、図６（ｂ）に示すように、±７．５Ｖのバイアス電圧を重畳しながら測定したデータであり、図５に示す曲線βは、図６（ａ）に示すように、±０Ｖのバイアス電圧を重畳しながら測定したデータである。
【００５１】
上記の論文では、Ｊ／Ａ駆動方法が、１画面の書き換えを２フィールドかけて行い、第１のフィールドで図７（ａ）に示す駆動波形を付与し、第２のフィールドで図７（ｂ）に示す駆動波形を付与することが記載されている。
【００５２】
具体的には、画素Ａijを構成するＦＬＣ分子２１の安定状態を一方の安定状態へ切り換える場合は、図７（ａ）に示すように、第１のフィールドでコモン電極Ｌi へ選択電圧ＶCAを印加し、セグメント電極Ｓj へ電圧ＶSCを印加する。このとき、図７（ａ）に示す電圧ＶA-C が画素Ａij内のＦＬＣ分子２１へ印加され、これによって、そのＦＬＣ分子２１の安定状態が一方の安定状態に切り換えられる。また、図７（ｂ）に示すように、第２のフィールドでコモン電極Ｌi へ選択電圧ＶCEを印加し、セグメント電極Ｓj へ電圧ＶSHを印加する。このとき、図７（ｂ）に示す電圧ＶE-H が画素Ａij内のＦＬＣ分子２１へ印加され、これによって、そのＦＬＣ分子２１の安定状態が保持される。
【００５３】
画素Ａijを構成するＦＬＣ分子２１の安定状態をもう一方の安定状態へ切り換える場合は、図７（ａ）に示すように、第１のフィールドでコモン電極Ｌi へ選択電圧ＶCAを印加し、セグメント電極Ｓj へ電圧ＶSGを印加する。このとき、図７（ａ）に示す電圧ＶA-G が画素Ａij内のＦＬＣ分子２１へ印加されるので、そのＦＬＣ分子２１の安定状態は変化しない。また、図７（ｂ）に示すように、第２のフィールドでコモン電極Ｌi へ選択電圧ＶCEを印加し、セグメント電極Ｓj へ電圧ＶSDを印加する。このとき、図７（ｂ）に示す電圧ＶE-D が画素Ａij内のＦＬＣ分子２１へ印加され、そのＦＬＣ分子の安定状態がもう一方の安定状態へ切り換えられる。
【００５４】
他の画素Ａkj（ｋ≠１）を構成するＦＬＣ分子２１の安定状態を切り換えているときには、次のように電圧を印加する。まず、図７（ａ）に示すように、第１のフィールドでコモン電極Ｌi へ非選択電圧ＶCBを印加し、セグメント電極Ｓj へは電圧ＶSCまたはＶSGを印加する。これにより、画素Ａijを構成するＦＬＣ分子２１へは電圧ＶSCまたはＶSGが印加されるので、そのＦＬＣ分子２１の安定状態は変化しない。続いて、図７（ｂ）に示すように、第２のフィールドではコモン電極Ｌi へ非選択電圧ＶCFを印加し、セグメント電極Ｓj へは電圧ＶSDまたはＶSHを印加する。これにより、画素Ａij内のＦＬＣ分子２１へは電圧ＶF-D またはＶF-H が印加されるので、そのＦＬＣ分子２１の安定状態を変化させない。
【００５５】
このように、Ｊ／Ａ駆動方法では、１画面の書き換えを２フィールドかけて行い、第１のフィールドで図７（ａ）に示す駆動波形を付与し、第２のフィールドで図７（ｂ）に示す駆動波形を付与する。しかしながら、SID '92 において“Colour Digital Ferroelectric Liquid Crystal Displays For Laptop Applications" として発表されたブランキング駆動法は、これとは異なる駆動波形を付与する。このブランキング駆動方法は、図８に示すように、選択電圧ＶS ＋ＶC0を１スロット期間（図７（ａ）（ｂ）に示す時間ｔｓ）にコモン電極Ｌへ付与する７スロット期間前から６スロット期間前の間に電圧−ＶS ／２＋ＶC0のブランキングパルスＢＰを付与する。
【００５６】
このブランキングパルスＢＰをコモン電極Ｌi へ付与することで、セグメント電極Ｓj へ図７（ｂ）に示す電圧ＶSDまたはＶSHを印加しても、画素Ａijを構成するＦＬＣ分子２１へは図８に示す電圧（画素印加電圧）が印加される。これにより、セグメント電極Ｓj へ印加される電圧に関係なく、強制的にそのＦＬＣ分子２１の安定状態が一方の安定状態へ切り換えられる。その後、図７（ｂ）に示すように、コモン電極Ｌi へ選択電圧ＶCEを印加し、セグメント電極Ｓj へ印加する電圧を電圧ＶSDまたはＶSHとすることで、選択的にＦＬＣ分子２１の安定状態をもう一方の安定状態に切り換えるか、そのまま一方の安定状態に保持することが可能になる。
【００５７】
〔実施の形態１〕
ここで、前述の図２に示すＦＬＣＤ１に上記のブランキング駆動法を適用した例について説明する。
【００５８】
まず、この例に係るＦＬＣＤ１の詳細な構成について説明する。
【００５９】
本ＦＬＣＤ１は、図１に示すように、ＦＬＣパネル２、コモンドライバ３およびセグメントドライバ４の他に、駆動電圧発生回路５、アナログ電源６、デジタル電源７および制御部８を備えている。
【００６０】
駆動電圧発生回路５は、前述の非選択電圧ＶC0、選択電圧ＶC1、消去電圧ＶC2、非書換電圧ＶS0、書換電圧ＶS2および保持電圧ＶS1を出力する回路である。この駆動電圧発生回路５は、一般の単純マトリクス型液晶表示装置に用いられる駆動電圧発生回路と同様に、複数の電圧を発生するために、分圧抵抗回路などを有している。また、駆動電圧発生回路５は、デジタル電源７のＧＮＤ端子と接続されており、上記の電圧ＶC0〜ＶC2および電圧ＶS0〜ＶS2の出力端をデジタル電源７のＧＮＤ電位（接地電位）にするように、電圧出力経路を切り換える出力切換回路（図示せず）を有している。出力切換回路の動作は、後述する制御部８によって制御される。
【００６１】
アナログ電源６は、アナログスイッチアレイ３ｂに２種類（正負極性）のアナログ電源電圧ＶC+・ＶC-（第１アナログ電源電圧）を付与するとともに、アナログスイッチアレイ４ｃに２種類（正負極性）のアナログ電源電圧ＶS+・ＶS-（第２アナログ電源電圧）を付与する回路である。また、アナログ電源６は、図示はしないが、ブランキング駆動法のための電圧Ｖs ・Ｖd も発生する。このアナログ電源６は、駆動電圧発生回路５からの非選択電圧ＶC0が入力されるとともに、後述するデジタル電源７のＧＮＤ端子と接続されており、上記のアナログ電源電圧ＶC+・ＶC-・ＶS+・ＶS-の出力端の電位を非選択電圧ＶC0またはデジタル電源７のＧＮＤ電位にするように、電圧出力経路を切り換える出力切換回路（図示せず）を有している。出力切換回路の動作は、後述する制御部８によって制御される。
【００６２】
デジタル電源７は、前述の論理制御部（シフトレジスタ）３ａにデジタル電源電圧ＶD1（第１デジタル電源電圧）を付与し、前述の論理制御部４ｄにデジタル電源電圧ＶD2（第２デジタル電源電圧）を付与するとともに、両論理制御部３ａ・４ｄにＧＮＤ電位を付与する。また、デジタル電源７は、デジタル電源電圧ＶD1・ＶD2の出力端の電位をＧＮＤ電位にするように、電圧出力経路を切り換える出力切換回路（図示せず）を有している。出力切換回路の動作は、後述する制御部８によって制御される。
【００６３】
制御部８は、ＣＰＵなどのプロセッサを含んでおり、ＦＬＣＤ１の各部の動作を制御する回路である。この制御部８は、アナログ電源６およびデジタル電源７の投入および遮断を制御する機能を有している。また、制御部８は、駆動電圧発生回路５、アナログ電源６およびデジタル電源７における出力切換回路の動作を後述する手順にしたがって制御する。さらに、制御部８は、論理制御部３ａに付与すべき入力データＹＩおよびクロックＹＣＫと、論理制御部４ｄに付与すべき入力データＸＩおよびクロックＸＣＫとを出力する。
【００６４】
アナログスイッチアレイ３ｂは、電圧ＶC0〜ＶC2のそれぞれの出力を選択するアナログスイッチＳＷC0〜ＳＷC2を有している。アナログスイッチＳＷC0〜ＳＷC2の出力端子は、１本のコモン電極Ｌに接続されている。アナログスイッチアレイ４ｃは、電圧ＶS0〜ＶS2のそれぞれの出力を選択するアナログスイッチＳＷS0〜ＳＷS2を有している。アナログスイッチＳＷS0〜ＳＷS2の出力端は、１本のセグメント電極Ｓに接続されている。
【００６５】
また、アナログスイッチアレイ３ｂは、出力保護用のダイオードＤ1 ・Ｄ2 を有している。ダイオードＤ1 のアノードと、ダイオードＤ2 のカソードは、ともにアナログスイッチＳＷC0〜ＳＷC2の出力端に接続されている。ダイオードＤ1 のカソードには電源電圧ＶC+が印加され、ダイオードＤ2 のアノードには電源電圧ＶC-が印加されている。
【００６６】
一方、アナログスイッチアレイ４ｃは、出力保護用のダイオードＤ3 ・Ｄ4 を有している。ダイオードＤ3 のアノードと、ダイオードＤ4 のカソードは、ともにアナログスイッチＳＷS0〜ＳＷS2の出力端に接続されている。ダイオードＤ3 のカソードには電源電圧ＶS+が印加され、ダイオードＤ4 のアノードには電源電圧ＶS-が印加されている。
【００６７】
上記の構成においては、図７（ｂ）の選択電圧ＶCE，非選択電圧ＶCFをそれぞれコモンドライバ３の選択電圧ＶC1（＝Ｖs ＋ＶC0），非選択電圧ＶC0として印加し、図８のブランキングパルスＢＰ（−ＶS ／２＋ＶC0）をコモンドライバ３の消去電圧ＶC2として印加する。そして、コモンドライバ３の入力データＹＩとして“…０，２，０，０，１，０…”をクロックＹＣＫと同期させて入力することで、図８に示すコモン電極電圧（コモン電極用駆動電圧）を作成する。また、図７（ｂ）の電圧ＶSD，ＶSH，ＶCFをそれぞれセグメントドライバ４の書換電圧ＶS2，保持電圧ＶS1，非書換電圧ＶS0として印加することで、図８のセグメント電極電圧（セグメント電極用駆動電圧）を作成する。
【００６８】
このときの駆動条件は、１スロット期間＝３０μｓ、電圧Ｖs ＝３５Ｖ，電圧Ｖd ＝６Ｖである。また、セグメント電極Ｓj へ図７（ｂ）の電圧ＶSHを印加させ、偏光板１９・２０の偏光軸を互いに直交させたままＦＬＣパネル２に対し回転させ、最も暗くなるように偏光板１９・２０を配置している。これによって、このＦＬＣＤ１では、ブランキングパルスＢＰを付与した後のＦＬＣ分子２１が一方のメモリ状態になる。
【００６９】
さらに、この駆動状態から、従来の（２）の方法（特開平５−２７２１２号公報）と同様に、コモン電極Ｌとセグメント電極Ｓとの短絡後または両電極Ｌ・Ｓの電位を同電位にした後に電源を遮断する。以下に、本実施の形態の比較例として、その具体的手順を説明する。なお、以降の説明では、非選択電圧ＶC0、選択電圧ＶC1、消去電圧ＶC2、非書換電圧ＶS0、保持電圧ＶS1および書換電圧ＶS2をまとめて言及する場合には、駆動電圧と称する。
【００７０】
まず、 (i)セグメントドライバ４に印加する駆動電圧ＶS0〜ＶS2をコモンドライバ３に印加する非選択電圧ＶC0と同電位にし、(ii)コモンドライバ３の駆動電圧ＶC0〜ＶC2を上記の非選択電圧ＶC0と同電位にする。次に、(iii) セグメントドライバ４におけるアナログスイッチアレイ４ｃに印加するアナログ電源電圧ＶS+・ＶS-ならびにシフトレジスタ４ａおよびラッチ４ｂに印加するデジタル電源電圧ＶD2と、コモンドライバ３におけるアナログスイッチアレイ３ｂに印加するアナログ電源電圧Ｖc+・ＶC-およびシフトレジスタ３ａに印加するデジタル電源電圧ＶD1と、非選択電圧ＶC0とをＧＮＤ電位にする。
【００７１】
電源投入時には、逆に（iv）コモンドライバ３のためのアナログ電源電圧ＶC+・ＶC-およびデジタル電源電圧ＶD1と、セグメントドライバ４のためのアナログ電源電圧ＶS+・ＶS-およびデジタル電源電圧ＶD2と、非選択電圧ＶC0とを印加し、（v）駆動電圧ＶC0〜ＶC2を印加し、（vi）駆動電圧ＶS0〜ＶS2を印加する。
【００７２】
しかしながら、図８のコモン電極電圧をコモン電極Ｌi へ印加するとともに、図７（ｂ）の電圧ＶSDまたはＶSHをセグメント電極Ｓj へ印加して、ＦＬＣパネル２を観察したところ、上記の手順による操作を行っても、電源の投入および遮断を繰り返すうちに徐々にパネル周辺部に配向の乱れ（表示状態が白くなってＦＬＣ分子２１がスイッチングしていないと考えられる配向状態）が出現する。
【００７３】
続いて、このＦＬＣパネル２をＦＬＣ組成物Ａがネマチック相を示す温度まで加熱した後、ＦＬＣ組成物ＡがスメクチックＣ相を示す温度まで徐冷するという再配向を施し、さらにＦＬＣＤ１への電源投入を上記の(iv)と異なる操作を含む以下の手順で行う。
【００７４】
まず、(iv-a)両ドライバ３・４のためのデジタル電源電圧ＶD1・ＶD2のみを印加し、コモンドライバ３のためのアナログ電源電圧ＶC+・ＶC-および駆動電圧ＶC0〜ＶC2と、セグメントドライバ４のためのアナログ電源電圧ＶS+・ＶS-および駆動電圧ＶS0〜ＶS2とを総てＧＮＤ電位にする。次に、(iv-b)アナログ電源電圧ＶC+・ＶC-および駆動電圧ＶC0〜ＶC2と、アナログ電源電圧ＶS+・ＶS-および駆動電圧ＶS0〜ＶS2とを総て非選択電圧ＶC0と同電位にする。さらに、(iv-c)アナログ電源電圧ＶC+・ＶC-およびアナログ電源電圧ＶS+・ＶS-を印加するとともに、駆動電圧ＶC0〜ＶC2および駆動電圧ＶS0〜ＶS2を非選択電圧ＶC0と同電位にした状態を維持する。その後は、前述の(v) および(vi)と同様に、駆動電圧ＶC0〜ＶC2を印加し、駆動電圧ＶS0〜ＶS2を印加する。
【００７５】
そして、再度、前記のコモン電極電圧をコモン電極Ｌi へ印加し、セグメント電極Ｓj へ図７（ｂ）の電圧ＶSDまたはＶSHを印加した状態でＦＬＣパネル２を観察した。このとき、先の電源投入の操作手順の結果見られた配向の乱れおよび表示品位の劣化が消えていることが確認された。
【００７６】
この駆動状態から、上記の電源投入操作の手順とは逆に図９に示すフローチャートにしたがった手順で制御部８によって電源遮断を行う。
【００７７】
まず、外部から与えられた電源遮断要求を検出すると（Ｓ１）、バックライトを消灯する（Ｓ２）。この状態で、セグメントドライバ４の駆動電圧ＶS0〜ＶS2をコモンドライバ３の駆動電圧の平均電圧である非選択電圧ＶC0と同電位にする（Ｓ３）。また、コモンドライバ３の駆動電圧ＶC0〜ＶC2を上記の非選択電圧ＶC0と同電位にする（Ｓ４）。このとき、セグメントドライバ４にはアナログ電源電圧ＶS+・ＶS-が印加され、コモンドライバ３にはアナログ電源電圧ＶC+・ＶC-が印加されている。
【００７８】
次に、駆動電圧ＶC0〜ＶC2および駆動電圧ＶS0〜ＶS2に加えて、アナログ電源電圧ＶC+・ＶC-およびアナログ電源電圧ＶS+・ＶS-も非選択電位ＶC0と同電位にする（Ｓ５）。続いて、駆動電圧ＶC0〜ＶC2、駆動電圧ＶS0〜ＶS2、アナログ電源電圧ＶC+・ＶC-およびアナログ電源電圧ＶS+・ＶS-を総てデジタル電源７のＧＮＤ電位にし（Ｓ６）、最後に、コモンドライバ３およびセグメントドライバ４のデジタル電源電圧ＶD1・ＶD2D をＧＮＤ電位にする。
【００７９】
この手順で電源の投入および遮断を繰り返したが、前述のパネル周辺部における配向の乱れは出現しなくなった。
【００８０】
ここで、前述の(iii) の電源遮断時におけるセグメントドライバ４の出力端電位およびコモンドライバ３の出力端電位をＦＥＴプローブを用いて観察した。その結果、コモンドライバ３の出力端電位とセグメントドライバ４の出力端電位とでは非選択電圧ＶC0からＧＮＤ電位に低下する速度に違いがあることが判った。
【００８１】
これは、デジタル電源電圧ＶD1・ＶD2が低下し始めたとき、コモンドライバ３およびセグメントドライバ４におけるアナログスイッチＳＷC0〜ＳＷC2およびアナログスイッチＳＷS0〜ＳＷS2のＯＮ／ＯＦＦを制御するロジック信号が不安定になり、アナログスイッチＳＷC0〜ＳＷC2およびアナログスイッチＳＷS0〜ＳＷS2が途中でハイインピーダンス状態に陥ること、およびそのタイミングにコモンドライバ３とセグメントドライバ４とでずれがあることによると考えられる。
【００８２】
アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2が途中でハイインピーダンス状態に陥ると、これらにそれぞれ繋がる電極Ｌ・Ｓの電位が非選択電圧ＶC0からＧＮＤ電位へ低下する途中の電位にとどまるので、電荷が残ってしまう。また、その電荷を放出する放電特性がコモンドライバ３とセグメントドライバ４とで異なることもロジック信号を不安定にする原因と考えられる。
【００８３】
特に、ＦＬＣを備えたパネルでは、駆動されていない状態のパネルを静電気を帯びた手で触れるだけでＦＬＣの配向が破壊されることがある。したがって、アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2が途中でハイインピーダンス状態に陥ることにより、コモン電極Ｌとセグメント電極Ｓとの間に残存する電荷が配向乱れを引き起こすと考えられる。
【００８４】
一方、アナログ電源６を遮断する際のＳ５の操作では、コモンドライバ３およびセグメントドライバ４の出力端電位は、ともに非選択電圧ＶC0のままであり、Ｓ６の操作のときも、コモンドライバ３およびセグメントドライバ４の出力端電位は、ともに同電位を保ちながら非選択電圧ＶC0からＧＮＤ電位ヘ低下し、さらにＳ７のデジタル電源遮断時では、コモンドライバ３およびセグメントドライバ４の出力端電位は、ともにＧＮＤ電位で安定していることが判った。これは、以下の理由によると考えられる。
【００８５】
第１に、Ｓ５およびＳ６のアナログ電源遮断時は、デジタル電源７が安定していることでアナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2を制御する論理制御部３ｂ・４ｄの動作が安定しているので、アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2がハイインピーダンス状態に陥ることはないし、かつ総てのアナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2とそれぞれ繋がる両電極Ｌ・Ｓに付与される電圧ＶC0が共通の駆動電圧発生回路５から出力されており、このとき、総ての電極Ｌ・Ｓの電位が同電位に維持される。第２に、Ｓ７のデジタル電源遮断時は、アナログ電源６の出力がすでにＧＮＤ電位に安定しているので、アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2がハイインピーダンス状態に陥ることはない。
【００８６】
コモンドライバ３およびセグメントドライバ４は、通常、後述の実施の形態２で挙げたドライバＩＣによって構成される。このようなドライバＩＣ内部では、アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2の動作を制御する前記のロジック信号のＯＮ／ＯＦＦ電位と、論理制御部３ａ・４ｄのＯＮ／ＯＦＦ電位とが一致しない。このため、両電位を一致させるように、アナログスイッチＳＷC0〜ＳＷC2と論理制御部３ａとの間、およびアナログスイッチＳＷS0〜ＳＷS2と論理制御部４ｄとの間にそれぞれレベルシフタ（図示せず）が設けられている。
【００８７】
通常、このレベルシフタは、アナログ電源電圧ＶC+・ＶC-およびアナログ電源電圧ＶS+・ＶS-で動作する。このため、アナログ電源６が遮断される際、同一の出力端子に接続されたアナログスイッチＳＷC0〜ＳＷC2またはアナログスイッチＳＷS0〜ＳＷS2のいずれがＯＮするかが不確定になる。
【００８８】
これに対し、前述のように、Ｓ４およびＳ５の操作の後にＳ６の操作を行うようにすれば、アナログスイッチＳＷC0〜ＳＷC2またはアナログスイッチＳＷS0〜ＳＷS2が同時にハイインピーダンス状態に陥ったとしても、アナログスイッチＳＷC0〜ＳＷC2またはアナログスイッチＳＷS0〜ＳＷS2の前後段の電位が等しいので、その影響を受けない。また、あるアナログスイッチＳＷCi（ｉ＝０〜２）またはアナログスイッチＳＷSj（ｊ＝０〜２）がＯＮしても、アナログスイッチＳＷCiまたはアナログスイッチＳＷSjの前後段の電位が等しいので、余分なＤＣ電圧をコモン電極Ｌまたはセグメント電極Ｓに印加することはない。
【００８９】
本実施の形態では、前述のＪ／Ａ駆動法を用いており、メモリパルス幅を最小にするパルス電圧より大きな値のパルス電圧を駆動電圧として用いているので、前述のように、アナログ電源遮断時の電荷残存が大きな問題となる。これに対し、Ｓ５の操作において、アナログスイッチＳＷC0〜ＳＷC2・ＳＷS0〜ＳＷS2がハイインピーダンス状態に陥いることが回避されるので、特に、液晶材料としてＦＬＣを用いる場合、不要な電荷がコモン電極Ｌとセグメント電極Ｓとの間に残存しなくなる結果、配向劣化が解消されると考えられる。
【００９０】
なお、本実施の形態のＦＬＣパネル２における液晶層１７の配向状態をラビング方向とシェブロン構造をなすスメクティック層の傾きとの関係で特定したところ、図１０（ｃ）に示すＣ２配向状態が得られた。
【００９１】
このＣ２配向状態は、図１０（ａ）に示すＣ１Ｕ（C1-Uniform) 配向状態や図１０（ｂ）に示すＣ１Ｔ（C1-Twisted) 配向状態と比べ電界によるダメージを受けやすいようである。Ｃ１配向状態では、図１０（ａ）および図１０（ｂ）に示すように、ＦＬＣ分子２１が基板２６・２６と液晶層１７との界面に対し所定の角度をもって立ち上がる方向（プレチルトの方向）とシェブロン構造をなすスメクティック層２５の折れ曲がりの向きとが逆になる。Ｃ２配向状態では、図１０（ｃ）に示すように、ＦＬＣ分子２１が上記界面に対するプレチルトの方向とスメクティック層２５の折れ曲がりの向きとが同じになる。
【００９２】
Ｃ１配向状態の場合、配向膜１５・１６の近傍のＦＬＣ分子２１は、配向膜１５・１６とスメクチック層２５との界面の影響を受けにくいので動きやすい。このため、スメクチック層２５においてＦＬＣ分子２１が全て動くことになり、スイッチングに遅れが生じやすくなる。これに対し、Ｃ２配向状態の場合、配向膜１５・１６の近傍の液晶分子は、配向膜１５・１６とスメクチック層２５との界面の影響を受けるので動かないかあるいは僅かしか動かない。このため、スメクチック層２５において動くのは界面近傍の部位以外の液晶分子となり、スイッチング速度をＣ１配向の場合より高めることができる。
【００９３】
また、意図せざることであったが、Ｓ３において、セグメントドライバ４の駆動電圧ＶS0〜ＶS2を非選択電圧ＶC0と同電位にすると、本実施例では画面が一様に薄明るくなる表示状態が得られた。これは、ノンバイアス印加時の一方のメモリ状態であると考えられる。具体的には、本実施の形態のように誘電異方性が負のＦＬＣ組成物Ａへ図６（ａ）のようなバイアス電圧を印加した場合の方が、図６（ｂ）のようなノンバイアス電圧を印加した場合より、図４（ａ）のメモリ角２ωが広がっているため、前述のようにバイアス印加時に配置位置が定められた偏光板１９・２０を通して観察すると、ノンバイアス印加時の一方のメモリ状態が薄明るく見えると考えられる。
【００９４】
したがって、本実施の形態の電源切断操作を用いれば、セグメント電極Ｓj の電位を非選択電圧ＶC0と同電位にすることで表示内容を初期化することができる。それゆえ、従来の（３）の方法（特開平６−４０４７号公報および特開平３−１４１３２１号公報）のように、電源遮断直前にセグメント電極のみに電圧Ｖ4 を印加してＦＬＣの配向状態を一方の状態に揃える操作が不要になる。
【００９５】
これは、本実施の形態では、前述のブランキング駆動法を用いているので、液晶層１７へ付与されるパルスの波形が非対称になるからであると考えられる。すなわち、セグメント電極Ｓj の電位を非選択電位ＶC0にし、１走査期間内でのＤＣバランスをとりながら図８のコモン電極電圧における電圧Ｖs を低くすると、選択期間におけるストローブパルスＳＰによってＦＬＣ組成物Ａがスイッチングしなくなった後、ブランキングパルスＢＰでスイッチングしなくなるからである。勿論、液晶材料や駆動条件を変えれば、ブランキングパルスＢＰでスイッチングしなくなった後、ストローブパルスＳＰでＦＬＣ組成物Ａがスイッチングしなくなることもありうる。しかしながら、いずれの場合でもパネルの表示状態が均一となるので初期化ができることに変わりはない。
【００９６】
特に、強誘電性液晶が自発分極およびメモリ性を有することから、ＦＬＣを用いる場合には表示履歴が生じるので、このような初期化が重要である。しかしながら、本実施の形態では、コモン電極Ｌとセグメント電極Ｓとの間に余分なＤＣ電圧を印加することなく表示状態を初期化することができるので、従来の技術でのようにＤＣ電圧の印加によって液晶の特性劣化が引き起こされるおそれはない。
【００９７】
〔実施の形態２〕
前述の実施の形態１で挙げた比較例では、(iii) の電源遮断時にアナログスイッチが途中でハイインピーダンス状態に陥った後、そのアナログスイッチと繋がる電極の電位が徐々にＧＮＤ電位ヘ低下する現象が観察された。
【００９８】
そこで、駆動時にハイインピーダンス状態となった電極の電位がどのように推移するかを次の方法によって検討した。すなわち、セグメントドライバ４において非書込電圧ＶS0が付与される端子をオープン状態にし、入力データＸＩの値を強制的に“０”として全セグメント電極Ｓをハイインピーダンス状態にし、セグメントドライバ４の出力端電位をＦＥＴプローブを用いて観察した。
【００９９】
このとき、セグメント電極Ｓは液晶層１７を介して対向するコモン電極Ｌと容量性結合していることから、ハイインピーダンス状態となったセグメント電極Ｓは、コモン電極Ｌの平均電位である非選択電圧ＶC0になるという予想に反し、実際には徐々にＧＮＤ電位に低下していくことが確認された。これは、セグメントドライバ４であるドライバＩＣの出力端がハイインピーダンス状態になったとき、その出力端が最も低い抵抗で結合している電位に近づくためと考えられる。ただし、その出力端の抵抗は、低いとはいえ１端子当たり数十ＭΩ以上である。
【０１００】
なお、本実施の形態において、上記のドライバＩＣは、Supertex社のＨＶ２２７を用いて組まれたディスクリート基板である。ＨＶ２２７は、１つのシフトレジスタと複数の高耐圧出力のアナログスイッチとを含むデバイスであり、さらに、シフトレジスタとアナログスイッチとの間に配置される前述のレベルシフタをアナログスイッチと同数備えている。
【０１０１】
次に、コモンドライバ３において非選択電圧ＶC0が付与される端子をオープン状態にし、入力データＹＩの値を強制的に“０”にして全コモン電極Ｌをハイインピーダンス状態とし、の出力端電位をＦＥＴプローブを用いて観察した。
【０１０２】
このとき、コモンドライバ３の出力端電位は、セグメント電極電圧と同期して振動しながら、徐々にＧＮＤ電位に低下していくことが確認された。これは、コモンドライバ３であるドライバＩＣの出力端がハイインピーダンス状態になったとき、その出力端が最も低い抵抗で結合している電位へ近づくことに加え、セグメントドライバ４から付与される電圧が液晶層１７を介して影響しているためであると考えられる。
【０１０３】
さらに、再度、図８のコモン電極電圧が出力されるように、コモンドライバ３において非選択電圧ＶC0が付与される端子に非選択電圧ＶC0を付与して通常通り駆動した。このとき、シフトレジスタ３ａの出力値が変化する度にコモンドライバ３の出力端の電位がややＧＮＤ電位に引き込まれているように観察された。これは、コモンドライバ３のアナログスイッチＳＷC0〜ＳＷC2のターンＯＮ／ＯＦＦ時間が２〜５μｓと遅いことに基づいて、シフトレジスタ３ａの出力値が変化する度に、アナログスイッチＳＷC0〜ＳＷC2のターンＯＮ／ＯＦＦ時間の差によるハイインピーダンス状態が発生し、コモン電極Ｌの電位が最も低い抵抗で結合しているＧＮＤ電位へ近づくためと考えられる。
【０１０４】
本実施の形態では、非選択電位ＶC0とＧＮＤ電位とが等しくないので、この現象がＦＬＣパネル２の駆動マージンに影響を及ぼして表示品位を劣化させていると考えられる。
【０１０５】
これに対し、本実施の形態のＦＬＣＤ１では、図１１に示すように、コモンドライバ３およびセグメントドライバ４にそれぞれ抵抗Ｒ1 ・Ｒ2 が付加されている。抵抗Ｒ1 の一端はコモンドライバ３の出力端とコモン電極Ｌとの間に接続され、他端には非選択電位ＶC0が付与されている。このように構成されたＦＬＣパネル２の表示品位を観察したところ、それまでやや白っぽく見えていた画素が明瞭に見えるようになった。
【０１０６】
なお、抵抗Ｒ1 の抵抗値は、５０Ω程度である前記のドライバＩＣの出力抵抗を上記の効果が得られる７．８〜６００倍して得られた３９０Ω〜３ｋΩの範囲に設定される。
【０１０７】
一方、抵抗Ｒ2 の一端はセグメントドライバ４の出力端とセグメント電極Ｓとの間に接続され、他端には非書換電圧ＶS0が付与されている。このように構成でも、画素が明瞭に見えるようになった。また、抵抗Ｒ2 の抵抗値も、抵抗Ｒ1 の抵抗値と同様に設定される。
【０１０８】
前記のドライバＩＣは、ＤＭＯＳ構成のアナログスイッチＳＷC0〜ＳＷC2を有しているので、通常のＣＭＯＳ構成のドライバＩＣに比べて極端に抵抗が低い。このことから、例えば、本実施の形態でコモンドライバ３として用いたドライバＩＣには、１端子当たり数十ｋΩ程度の低抵抗を介してアナログスイッチアレイ３ｂのＧＮＤ電位が付与されていると考えられる。
【０１０９】
したがって、コモンドライバ３のアナログスイッチＳＷC0〜ＳＷC2またはセグメントドライバ４のアナログスイッチＳＷS0〜ＳＷS2がハイインピーダンス状態になったとき、最も低い抵抗値で結合している電源の電位がコモン電極電圧の平均電位（ＶC0）またはセグメント電極電圧の平均電位（ＶS0＝ＶC0）であった方が、それ以外の場合より駆動波形の乱れが少なくなり、ＦＬＣパネル２の表示品位を向上することができる。特に、ＦＬＣを用いる場合、その高速応答性のために数μＳの駆動電圧の乱れでも駆動特性に影響を与えるので、このような条件を守ることが表示品位を向上させる上で非常に有効である。
【０１１０】
なお、前記の抵抗Ｒ1 ・Ｒ2 は、ドライバＩＣにおいてディスクリート部品として組み込まれるが、ドライバＩＣをカスタムＩＣとして作製する場合、前述のダイオードＤ1 〜Ｄ4 などとともにドライバＩＣ内部に形成されていてもよい。
【０１１１】
【発明の効果】
以上のように、本発明の請求項１に係る液晶表示装置は、コモン側駆動回路が、外部から付与される上記コモン電極用駆動電圧をコモン電極へ出力する第１アナログ回路部と、該第１アナログ回路部の出力動作を制御する第１デジタル回路部とを有する一方、セグメント側駆動回路が、外部から付与される上記セグメント電極用駆動電圧をセグメント電極へ出力する第２アナログ回路部と、該第２アナログ回路部の出力動作を制御する第２デジタル回路部とを有しており、電源遮断時に、上記第１および第２アナログ回路部へそれぞれ付与される、上記両駆動電圧と第１および第２アナログ電源電圧とを同一電位にした後、上記第１および第２デジタル回路部にそれぞれ付与される第１および第２デジタル電源電圧を上記第１および第２デジタル回路部の接地電位にするように上記コモン側駆動回路および上記セグメント側駆動回路への上記各電圧の付与を制御する制御手段を備えている構成である。
【０１１２】
これにより、両駆動電圧と第１および第２アナログ電源電圧とが同一電位になるときには、まだ、第１および第２デジタル電源電圧が接地電位になっておらず安定しているので、第１および第２デジタル回路部の動作は安定している。それゆえ、第１および第２アナログ回路部を構成するアナログスイッチがハイインピーダンス状態に陥ることはないし、コモン電極およびセグメント電極の総ての電位が同電位に維持される。それゆえ、不要な電荷がコモン電極とセグメント電極との間に残存しなくなるので、液晶の配向乱れが生じなくなる。したがって、液晶の配向劣化および表示品位劣化を防止することができるという効果を奏する。
【０１１３】
本発明の請求項２に係る液晶表示装置は、請求項１に係る液晶表示装置において、上記制御手段が、上記コモン電極用駆動電圧、上記セグメント電極用駆動電圧、および上記第１および第２アナログ電源電圧を所定電位にした後、該所定電位を上記第１および第２デジタル回路部の接地電位にしてから、上記第１および第２デジタル電源電圧を上記接地電位にする構成であるので、第１および第２デジタル電源電圧が接地電位になったとには、第１および第２アナログ電源電圧出力がすでに接地電位に安定している。それゆえ、アナログスイッチがハイインピーダンス状態に陥ることはない。したがって、液晶の配向乱れをより確実に防止することができるという効果を奏する。
【０１１４】
本発明の請求項３に係る液晶表示装置は、請求項１または２に係る液晶表示装置において、上記制御手段が、上記コモン電極用駆動電圧、上記セグメント電極用駆動電圧、ならびに上記第１および第２アナログ電源電圧を所定電位にするとき、上記コモン電極用駆動電圧および上記セグメント電極用駆動電圧を上記所定電位にした後、上記第１および第２アナログ電源電圧を上記所定電位にする構成である。
【０１１５】
これにより、アナログ電源の遮断時に、第１および第２アナログ回路部における、同一の出力端子に接続されたアナログスイッチが同時にハイインピーダンス状態に陥っても、すでに各アナログスイッチの前後段の電位が等しいので、その影響を受けない。また、あるアナログスイッチがＯＮした場合でも、各アナログスイッチの前後段の電位が等しいので、余分なＤＣ電圧をコモン電極とセグメント電極とに印加することがない。したがって、より実用に適した形態で液晶の配向乱れを防止することができるという効果を奏する。
【０１１６】
本発明の請求項４に係る液晶表示装置は、電源遮断時に、上記セグメント電極へ印加されるセグメント電極用駆動電圧を、上記コモン電極へ印加されるコモン電極用駆動電圧の平均値と等しい電位にした後、上記コモン電極用駆動電圧を上記平均値と等しい電圧にするように上記両電極への上記各電圧の付与を制御する制御手段を備え、上記液晶層が強誘電性液晶を含む材料からなるので、セグメント電極用駆動電圧が上記平均値と等しい電位になったとき、液晶分子が一方のメモリ状態に安定することによって画面が一様な表示状態になる。したがって、従来の技術のようにＤＣ電圧を印加することなく、液晶の配向状態を一様に揃え（初期化し）、自発分極の偏在等によるスイッチング履歴の影響を抑えることができるという効果を奏する。
【０１１７】
本発明の請求項５に係る液晶表示装置は、請求項４に係る液晶表示装置において、上記コモン電極用駆動電圧の値と持続時間との積が、上記平均値を基準として、この基準に対する正の領域と負の領域とにおいて所定周期期間毎で等しく、かつ上記コモン電極用駆動電圧の絶対値が上記正の領域と負の領域とで異なるように上記コモン電極用駆動電圧を発生する駆動電圧発生手段をさらに備えているので、コモン電極用駆動電圧がストローブパルスとブランキングパルスとを有するパルス電圧である場合、ＤＣバランスをとりながらストローブパルスの電圧を低下させると、液晶の安定状態が、両パルスによって切り換わらなくなる。したがって、液晶の安定状態を一方に揃えるための操作を不要にすることができるという効果を奏する。
【０１１８】
本発明の請求項６に係る液晶表示装置は、電源遮断時に、上記コモン側駆動回路における上記コモン電極用駆動電圧の出力端がハイインピーダンス状態になったとき、該コモン側駆動回路にそれぞれ抵抗値の異なる抵抗を介して繋がる複数の電位のうち最も低い抵抗を介して該出力端へ繋がる電位を上記コモン電極用駆動電圧の平均値と等しい電位にするとともに、上記セグメント側駆動回路における上記セグメント電極用駆動電圧の出力端がハイインピーダンス状態になったとき、該セグメント側駆動回路にそれぞれ抵抗値の異なる抵抗を介して繋がる複数の電位のうち最も低い抵抗を介して該出力端へ繋がる電位を上記セグメント電極用駆動電圧の平均値と等しい電位にする平均電位付与手段を備えている構成であるので、コモン側駆動回路およびセグメント側駆動回路の上記出力端が最も低い抵抗を介して付与される電位が接地電位に近づくことがなくなる。したがって、駆動電圧の乱れを減少させることができるとともに、駆動マージンを改善することができるという効果を奏する。
【０１１９】
本発明の請求項７に係る液晶表示装置は、請求項１、２、３または６に係る液晶表示装置においてコモン電極とセグメント電極との間に有する液晶層が強誘電性液晶を含む材料からなるので、双安定性を有する強誘電性液晶の配向劣化および表示品位劣化を効果的に防止することができる。それゆえ、表示品位の良好な強誘電性液晶表示装置を提供することができるという効果を奏する。
【０１２０】
本発明の請求項８に係る液晶表示装置は、請求項７に係る液晶表示装置において、上記コモン電極と上記セグメント電極とがそれぞれの上に形成される１対の基板と上記液晶層との界面近傍における上記液晶層内の液晶分子が、上記液晶層を構成するスメクティック層が折れ曲がる向きに上記界面に対し所定の角度をもって立ち上がるように配向されているので、スメクティック層が逆向きに折れ曲がるＣ１配向状態よりも、スイッチング速度が高い。したがって、応答性の高い液晶表示装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るＦＬＣＤの要部の構成を示すブロック図である。
【図２】本発明の実施の形態１および２に共通するＦＬＣパネルの構成を示す断面図である。
【図３】上記ＦＬＣパネルを含むＦＬＣＤの概略的な構成を示す平面である。
【図４】（ａ）はガラス基板側から見たＦＬＣ分子のメモリ状態を示す概念図であり、（ｂ）はスメクチックＣ相におけるＦＬＣ分子の状態を示す斜視概念図である。
【図５】上記ＦＬＣパネルの印加電圧対スイッチングパルス幅特性を示すグラフである。
【図６】（ａ）は図５の曲線αの特性を測定するために上記ＦＬＣパネルに付与するパルスの波形を示す波形図であり、（ｂ）は図５の曲線βの特性を測定するために上記ＦＬＣパネルに付与するパルスの波形を示す波形図である。
【図７】本発明の実施の形態１および２のＦＬＣパネルに適用したＪ／Ａ駆動法を示す波形図である。
【図８】本発明の実施の形態１および２のＦＬＣパネルに適用したブランキング駆動法を示す波形図である。
【図９】本発明の実施の形態１のＦＬＣパネルにおいて強誘電性液晶の初期化を行う電源遮断の操作手順を示すフローチャートである。
【図１０】（ａ）（ｂ）はシェブロン構造をなす強誘電性液晶のＣ１配向状態を示す概念図であり、（ｃ）は本発明の実施の形態１のＦＬＣパネルにおいて得られる強誘電性液晶のＣ２配向状態を示す概念図である。
【図１１】本発明の実施の形態２に係るＦＬＣＤの要部の構成を示すブロック図である。
【図１２】従来の表示品位劣化防止方法において強誘電性液晶へ印加される電圧から直流成分を除いて液晶の劣化を防止する駆動波形を示す波形図である。
【図１３】従来の他の表示品位劣化防止方法において強誘電性液晶の両側の電極を短絡することで蓄積された電荷を除去するための装置を示す構成図である。
【図１４】従来のさらに他の表示品位劣化防止方法において強誘電性液晶の初期化を行う電源遮断操作の手順を示すフローチャートである。
【図１５】図１４の電源遮断操作における各信号を示すタイミングチャートである。
【符号の説明】
３            コモン側駆動回路
３ａ          シフトレジスタ（第１デジタル回路部）
３ｂ          アナログスイッチアレイ（第１アナログ回路部）
４            セグメント側駆動回路
４ａ          シフトレジスタ
４ｂ          ラッチ
４ｃ          アナログスイッチアレイ（第２アナログ回路部）
４ｄ          論理制御部（第２デジタル回路部）
５            駆動電圧発生回路（駆動電圧発生手段）
６            アナログ電源
７            デジタル電源
８            制御部
Ｌ            コモン電極
Ｓ            セグメント電極
Ｒ            抵抗（平均電位付与手段）
ＶC+・ＶC-    アナログ電源電圧（第１アナログ電源電圧）
ＶS+・ＶS-    アナログ電源電圧（第２アナログ電源電圧）
ＶD1          デジタル電源電圧（第１デジタル電源電圧）
ＶD2          デジタル電源電圧（第２デジタル電源電圧）
【図１】
0003874930.tif 000003
【図２】
0003874930.tif 000004
【図３】
0003874930.tif 000005
【図４】
0003874930.tif 000006
【図５】
0003874930.tif 000007
【図６】
0003874930.tif 000008
【図７】
0003874930.tif 000009
【図８】
0003874930.tif 000010
【図９】
0003874930.tif 000011
【図１０】
0003874930.tif 000012
【図１１】
0003874930.tif 000013
【図１２】
0003874930.tif 000014
【図１３】
0003874930.tif 000015
【図１４】
0003874930.tif 000016
【図１５】
0003874930.tif 000017