(57)【特許請求の範囲】
【請求項１】
半導体装置のキャパシタの形成方法において、
シリコン基板の全面に第１絶縁膜、第２絶縁膜を順次的に形成する段階と、
前記第１絶縁膜と前記第２絶縁膜を写真／乾式蝕刻工程によりパタニングし、コンタクトホールを有する第１絶縁膜パターンと第２絶縁膜パターンを形成する段階と、
前記コンタクトホールを埋込みながら前記結果物の全面に第１導電膜を蒸着する段階と、
前記第１導電膜を写真／蝕刻工程によりシリンダーの大きさほどにパタニングし、第１導電膜パターンを形成する段階と、
前記結果物の全面に第３絶縁膜を形成する段階と、
前記第３絶縁膜を写真／乾式蝕刻工程によりパタニングし、コンタクトホールを有する第３絶縁膜パターンを形成する段階と、
前記コンタクトホールの表面にのみ第２導電膜パターンを選択成長させる段階と、
第３絶縁膜パターンを湿式蝕刻と乾式蝕刻工程のうち何れか１つにより除去する段階と、
前記結果物の全面に高誘電膜と上部導電極を順次的に形成する段階を含み、
前記第１導電膜パターンがポリシリコンで形成され、前記第２導電膜パターンがタングステン窒化薄膜より形成されることを特徴とする半導体装置のキャパシタの形成方法。
【請求項２】
前記第３絶縁膜パターンの除去の後、前記第２絶縁膜パターンを湿式蝕刻工程により蝕刻して前記第１導電膜パターンの下にアンダーカットを形成することを特徴とする請求項１に記載の半導体装置のキャパシタの形成方法。
【請求項３】
前記第１絶縁膜と第２絶縁膜がシリコン酸化膜、そしてシリコン窒化膜で順次的に形成されることを特徴とする請求項１に記載の半導体装置のキャパシタの形成方法。
【請求項４】
前記タングステン窒化薄膜が蒸着ガス、無機化合物と有機化合物のうち選択された何れか１つ、そして化学反応還元剤の相互反応による化学気相蒸着法で形成されることを特徴とする請求項１に記載の半導体装置のキャパシタの形成方法。
【請求項５】
前記蒸着ガスがタングステン元素を含有する蒸着ガスであるWF6 とWCl6のうち選択された何れか１つであることを特徴とする請求項４に記載の半導体装置のキャパシタの形成方法。
【請求項６】
前記無機化合物がN2とNH3 ガスのうち選択された何れか１つであることを特徴とする請求項４に記載の半導体装置のキャパシタの形成方法。
【請求項７】
前記有機化合物がmethyl-hydrizineであることを特徴とする請求項４に記載の半導体装置のキャパシタの形成方法。
【請求項８】
前記化学反応還元剤がH2、SiH4、SiHlCl3 、SiH2Cl2 、B2H6の中選択された何れか１つであることを特徴とする請求項４に記載の半導体装置のキャパシタの形成方法。
【請求項９】
前記高誘電膜がTa2O5 、BaSrTiO3、SrTiO3の中選択された何れか１つよりなることを特徴とする請求項４に記載の半導体装置のキャパシタの形成方法。
【請求項１０】
半導体装置のキャパシタの形成方法において、
シリコン基板の全面に第１絶縁膜を形成する段階と、
前記第１絶縁膜を写真工程及び乾式蝕刻工程によりパタニングし、コンタクトホールを有する第１絶縁膜パターンを形成する段階と、
前記コンタクトホールを埋込みながら前記結果物の全面に第１導電膜、そして第２絶縁膜を順次的に形成する段階と、
前記第２絶縁膜を写真工程及び乾式蝕刻工程によりパタニングし、コンタクトホールを有する第２絶縁膜パターンを形成する段階と、
前記コンタクトホールの表面にのみ第２導電膜パターンを選択成長させる段階と、
前記第２絶縁膜パターンを湿式蝕刻と乾式蝕刻工程のうち何れか１つにより除去する段階と、
前記第２導電膜パターンをマスクとして前記第１導電膜を湿式蝕刻して第２導電膜パターンの下にアンダーカットを形成する段階と、
前記結果物の全面に高誘電膜と上部導電極を順次的に形成する段階を含み、
前記第２導電膜パターンがタングステン窒化薄膜よりなることを特徴とする半導体装置のキャパシタの形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置のキャパシタの形成方法に係り、特に、選択成長によるタングステン窒化薄膜を利用した半導体装置のキャパシタの形成方法に関する。
【０００２】
【従来の技術】
近来半導体素子の高集積化により素子の大きさが小さくなり使用電源電圧が低くなると共に、従来のキャパシタの構造及び形成方法としては静電容量と信頼性において同一の効果を得にくい。集積度を高くするために、キャパシタの大きさを減らすことになるが、これにより電極の表面積が小さくなると共に静電容量も減少する。また、電圧も素子の高集積化により低くなるのでキャパシタの静電容量はさらに減少される。
【０００３】
これを解決するためには、キャパシタ電極の表面積を広くして誘電率が高い誘電物質を使用すべきであるが、一般的に表面積を大きくするためにはシリンダー形のキャパシタ構造が使用されていて高誘電率を有する五酸化タンタル（Ta2O5 ）が誘電膜として広く使用されている。
一番最近の従来のシリンダー形キャパシタの製造方法に関しては、韓国に出願された“半導体装置のキャパシタの形成方法”（出願番号：P95-003247）に記述されている。
【０００４】
図１乃至図８は従来の上／下部電極と誘電膜で構成されるDRAMセルのシリンダー形キャパシタの製造方法を示す断面図である。
図１を参照すれば、シリコン基板（図示せず）の全面に、例えばBPSG、シリコン窒化、そして高温酸化膜を順次的に蒸着して第１絶縁膜乃至第３絶縁膜を形成する。以降、写真／蝕刻工程により前記第１絶縁膜乃至第３絶縁膜をパタニングすることにより、第１絶縁膜パターン乃至第３絶縁膜パターン１、３、５とコンタクト６を形成する。次いで前記コンタクト６の側壁に第４絶縁膜、例えば窒化シリコン膜でスペーサ７を形成する。
【０００５】
図２を参照すれば、前記コンタクト６を埋込みながら前記結果物の全面にキャパシタの下部電極で使用されるポリシリコン膜９を５０００Åほどに蒸着し、前記ポリシリコン膜９の全面に下部フォトレジスト膜１１と第１プラズマ酸化膜１３及び上部フォトレジスト膜１５を順次的に塗布する。
図３を参照すれば、前記上部フォトレジスト膜１５を写真工程によりパタニングしてキャパシタの下部電極のシリンダーの大きさほど上部フォトレジストパターン１５ａを形成する。
【０００６】
図４を参照すれば、前記上部フォトレジストパターン１５ａをマスクとして前記第１プラズマ酸化膜１３と前記下部フォトレジスト膜１１を蝕刻することにより、第１プラズマ酸化膜パターン１７と下部フォトレジストパターン１９を形成する。次いで前記上部フォトレジストパターン１５ａを除去した後、前記結果物の全面に第２プラズマ酸化膜２１を形成する。
【０００７】
図５を参照すれば、前記第２プラズマ酸化膜２１を異方性蝕刻によりスペーサ２３を形成する。この際前記下部フォトレジストパターン１９上の前記第１プラズマ酸化膜パターン１７も共に除去される。
図６を参照すれば、前記スペーサ２３と前記下部フォトレジストパターン１９をマスクとし、下部電極用ポリシリコン膜９の露出された部分を３０００Åほどに蝕刻することにより、シリンダーの外部を限定するポリシリコンパターン９ａを形成する。
【０００８】
図７を参照すれば、引続き前記下部フォトレジストパターン１９を除去する。前記スペーサ２３をマスクとし、前記ポリシリコンパターン９ａをシリンダー外部の高温酸化層５が露出されるように３０００Åほどに蝕刻することにより、シリンダー形ポリシリコンパターン２５を形成して隣接する下部電極用ポリシリコンパターン（図示せず）と遮断させる。
【０００９】
図８を参照すれば、後続工程で前記スペーサ２３を緩衝酸化膜除去溶液（BOE 、Buffered Oxide Etch ）で除去する。キャパシタ静電容量をさらに増加させる方案として下部電極の表面積を大きくするために、前記第３絶縁膜パターン５、例えば高温酸化膜を緩衝酸化膜除去溶液として部分蝕刻して前記ポリシリコンパターン９ａの下に第３絶縁膜パターン５の一部２７を残してアンダーカットを形成させる。
【００１０】
次いで、示さなかったが前記結果物の全面に、例えば五酸化タンタルを蒸着し、キャパシタの誘電膜を形成して所定の熱処理をした後導電膜、例えばポリシリコン膜でキャパシタの上部電極を形成して完成する。
しかし、前記従来の方法によるシリンダー形キャパシタの製造方法はそのパタニングの完成まで製造工程が余程複雑である。特に形成過程及びその後の熱処理工程により五酸化タンタルから酸素が外部に拡散され、この拡散された酸素は上下部の電極としてポリシリコンを使う場合ポリシリコンと反応してその界面に酸化膜を形成させる。これに因して五酸化タンタルはタンタル成分が酸素に比べて過剰され安定した構造が成せないので代表的な電気的特性である漏れ電流を増加させる問題点がある。
【００１１】
【発明が解決しようとする課題】
従って、本発明の目的は選択的に成長するタングステン窒化薄膜の特性を利用して前記問題点を解消した新規で有用なキャパシタの形成方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するための本発明のキャパシタの形成方法は、シリコン基板の全面に第１絶縁膜、第２絶縁膜を順次的に形成する段階と、前記第１絶縁膜と前記第２絶縁膜を写真工程及び乾式蝕刻工程によりパタニングし、コンタクトホールを有する第１絶縁膜パターンと第２絶縁膜パターンを形成する段階と、前記コンタクトホールを埋込みながら前記結果物の全面に第１導電膜を形成する段階と、前記第１導電膜を写真工程及び蝕刻工程によりシリンダーの大きさほどにパタニングし、第１導電膜パターンを形成する段階と、前記結果物の全面に第３絶縁膜を形成する段階と、前記第３絶縁膜を写真工程及び乾式蝕刻工程によりパタニングし、コンタクトホールを有する第３絶縁膜パターンを形成する段階と、前記コンタクトホールの表面にのみ第２絶縁膜パターンを選択成長させる段階と、第３絶縁膜パターンを湿式または乾式蝕刻工程により除去する段階と、前記第２絶縁膜パターンを湿式蝕刻工程により蝕刻して前記第１導電膜パターンの下にアンダーカットを形成する段階と、前記結果物の全面に高誘電膜と上部導電極を順次的に形成する段階を含み、前記第１導電膜パターンがポリシリコンで形成され、前記第２導電膜パターンがタングステン窒化薄膜より形成されることを特徴とする。
【００１３】
或は、シリコン基板の全面に第１絶縁膜を形成する段階と、前記第１絶縁膜を写真工程及び乾式蝕刻工程によりパタニングし、コンタクトホールを有する第１絶縁膜パターンを形成する段階と、前記コンタクトホールを埋込みながら前記結果物の全面に第１導電膜、そして第２絶縁膜を順次的に形成する段階と、前記第２絶縁膜を写真工程及び乾式蝕刻工程によりパタニングし、コンタクトホールを有する第２絶縁膜パターンを形成する段階と、前記コンタクトホールの表面にのみ第２導電膜パターンを選択成長させる段階と、前記第２絶縁膜パターンを湿式または乾式蝕刻工程により除去する段階と、前記第２導電膜パターンをマスクとして前記第１導電膜を湿式蝕刻して第２導電膜パターンの下にアンダーカットと第１導電膜パターンを形成する段階と、前記結果物の全面に高誘電膜と上部導電極を順次的に形成する段階を含み、前記第２導電膜パターンがタングステン窒化薄膜よりなることを特徴とする。
【００１４】
【発明の実施の形態】
以下、添付の図面に基づき本発明の各実施例をより詳しく説明する。
図９乃至図１６は本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
図９はコンタクトホールを有する絶縁膜パターンを形成する段階を示したものであって、シリコン基板（図示せず）上に第１絶縁膜及び第２絶縁膜、例えばシリコン酸化膜とシリコン窒化膜を各々１２００Å、５００Åほどに順次的に形成する。次いで写真工程及び乾式蝕刻工程により前記第１絶縁膜乃至第２絶縁膜をパタニングすることにより、第１絶縁膜パターン３１乃至第２絶縁膜パターン３３、そしてコンタクトホール３６を形成する。
【００１５】
図１０は下部電極の一部として使用される導電膜を形成する段階を示したものであって、前記コンタクトホール３６を埋込みながら前記結果物の全面に、例えば５００Å乃至５０００Åほどの厚さでポリシリコンを蒸着し第１導電膜を形成する。
図１１はシリンダー形の下部電極の下部となる第１導電膜パターンを形成する段階を示したものであって、写真工程及び乾式蝕刻工程によりシリンダーの大きさほど第１導電膜３５をパタニングし、第１導電膜パターン３５ａを形成する。
【００１６】
図１２は第３絶縁膜を形成する段階を示したものであって、前記結果物の全面に第３絶縁膜３７、例えば酸化膜を３０００Å乃至１５０００Åほどに形成する。
図１３はシリンダーが形成されるコンタクトホールを形成する段階を示したものであって、写真工程及び乾式蝕刻工程により前記第３絶縁膜３７をパタニングすることにより、シリンダー形のコンタクトホールと第３絶縁膜パターン３７ａを形成する。
【００１７】
図１４は下部電極がシリンダーとなる第２導電膜パターンを形成する段階を示したものであって、前記第３絶縁膜パターン３７ａ上には形成されなく前記コンタクトホールの表面にのみ選択的に形成される第２導電膜パターン３９、例えば選択成長によるタングステン窒化薄膜をコンタクトホールに露出された前記第１導電膜パターン３５ａの上部とコンタクトホールの壁面に形成する。この選択成長によるタングステン窒化薄膜を形成する方法は反応室にタングステン元素を含有する蒸着ガス（WF6 またはWCl6ガス）と化学反応還元剤（H2、SiH4、SiHlCl3 、SiH2Cl2 、B2H6の中から１つ）、そして無機化合物（N2またはNH3 ）や有機化合物（Methyl-hydrizine）を注入させこれらの相互反応による化学気相蒸着方法を利用する。
【００１８】
この際、反応室の真空度は０．０１Torr乃至１Torr、そして反応室の温度は２００℃乃至７００℃ほどが望ましい。
図１５は第３絶縁膜パターンを除去する段階を示したものであって、湿式または乾式蝕刻工程として前記第３絶縁膜パターン３７ａを除去する。
図１６は第１導電膜パターンの下にアンダーカットを形成する段階を示したものであって、前記第１導電膜パターン３５ａの下にある前記第２絶縁膜パターン３３を湿式蝕刻してアンダーカットを形成する。これは下部電極の表面積をさらに増加させキャパシタの静電容量を増加させるためである。以降、示さなかったが前記結果物の全面にキャパシタの誘電膜として高誘電膜、例えばTa2O5 、BaSrTiO3、SrTiO3等を蒸着して熱処理した後、この上に上部電極を形成してキャパシタを完成する。
【００１９】
引続き、図１７乃至図２３に基づき本発明の第２実施例を説明する。
図１７はコンタクトホールを有する絶縁膜パターンを形成する段階を示したものであって、シリコン基板（図示せず）上に第１絶縁膜、例えばシリコン酸化膜を１２００Åほどに形成した後、写真工程及び乾式蝕刻工程により前記第１絶縁膜をパタニングすることにより、第１絶縁膜パターン５１とコンタクトホール５６を形成する。
【００２０】
図１８は下部電極の一部として使用される導電膜を形成する段階を示したものであって、前記コンタクトホール５６を埋込みながら前記結果物の全面に第１導電膜５５、例えばポリシリコン膜を５００Å乃至５０００Åほどの厚さで形成する。
図１９は第２絶縁膜を形成する段階を示したものであって、前記結果物の全面に第２絶縁膜５７、例えば酸化膜を３０００Å乃至１５０００Åほどの厚さで形成する。
【００２１】
図２０はシリンダーが形成されるコンタクトホールを形成する段階を示したものであって、写真工程及び乾式蝕刻工程により前記第２絶縁膜５７をパタニングすることにより、シリンダーの形が形成されるコンタクトホールを有する第２絶縁膜パターン５７ａを形成する。
図２１は下部電極がシリンダーとなる第２導電膜パターンを形成する段階を示したものであって、前記第２絶縁膜パターン５７ａ上には形成されなく前記コンタクトホールの表面にのみ選択的に形成される第２導電膜パターン５９、例えば選択成長によるタングステン窒化薄膜をコンタクトホールに露出された前記第１導電膜５５の上部とコンタクトホールの壁面に形成する。この選択成長によるタングステン窒化薄膜を形成する方法は第１実施例の図１４で使用した方法と同一である。
【００２２】
図２２は第２絶縁膜パターンを除去する段階を示したものであって、湿式または乾式蝕刻工程として前記第２絶縁膜パターン５７ａを除去する。
図２３は第２導電膜パターンの下にアンダーカットを形成する段階を示したものであって、前記第２導電膜パターン５９をマスクとして前記第１導電膜５５を湿式蝕刻してアンダーカットと第２導電膜パターン５５ａを形成する。以降、示さなかったが前記結果物の全面にキャパシタの誘電膜として高誘電膜、例えばTa2O5 、BaSrTiO3、SrTiO3等を蒸着して熱処理した後、この上に上部電極を形成してキャパシタを完成する。
【００２３】
【発明の効果】
従って、前述した本発明の実施例等によるキャパシタの形成方法によれば、絶縁膜パターン上には形成されなくコンタクトホールの表面にのみ選択的に形成される第２導電膜パターン、例えば選択成長によるタングステン窒化薄膜の特性を利用して多数の段階の工程が省略されるので従来のキャパシタの形成方法に比べて製造工程が単純である。
【００２４】
特に、キャパシタの形成過程及び後続の高温熱処理工程により高誘電膜、例えば五酸化タンタルから酸素が外部に拡散されることを前記タングステン窒化薄膜が拡散障壁膜の役割をすることにより、五酸化タンタル膜が安定した構造を保てるので従来の方法の問題点である漏れ電流を根本的に解決しうる。
また、本発明は前記実施例に限定されなく、多くの変形が本発明の技術的思想内の当技術分野で通常の知識を有する者により可能である。
【図面の簡単な説明】
【図１】従来の技術による半導体装置のキャパシタの形成方法を示す断面図である。
【図２】従来の技術による半導体装置のキャパシタの形成方法を示す断面図である。
【図３】従来の技術による半導体装置のキャパシタの形成方法を示す断面図である。
【図４】従来の技術による半導体装置のキャパシタの形成方法を示す断面図である。
【図５】従来の技術による半導体装置のキャパシタの形成方法を示す断面図である。
【図６】従来の技術による半導体装置のキャパシタの形成方法を示す断面図である。
【図７】従来の技術による半導体装置のキャパシタの形成方法を示す断面図である。
【図８】従来の技術による半導体装置のキャパシタの形成方法を示す断面図である。
【図９】本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１０】本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１１】本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１２】本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１３】本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１４】本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１５】本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１６】本発明の第１実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１７】本発明の第２実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１８】本発明の第２実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図１９】本発明の第２実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図２０】本発明の第２実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図２１】本発明の第２実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図２２】本発明の第２実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【図２３】本発明の第２実施例による半導体装置のキャパシタの形成方法を示す断面図である。
【符号の説明】
３１    第１絶縁膜パターン
３３    第２絶縁膜パターン
３５ａ  第１導電膜パターン
３６    コンタクトホール
３９    第２導電膜パターン
【図１】
0003887433.tif 000002
【図２】
0003887433.tif 000003
【図３】
0003887433.tif 000004
【図４】
0003887433.tif 000005
【図５】
0003887433.tif 000006
【図６】
0003887433.tif 000007
【図７】
0003887433.tif 000008
【図８】
0003887433.tif 000009
【図９】
0003887433.tif 000010
【図１０】
0003887433.tif 000011
【図１１】
0003887433.tif 000012
【図１２】
0003887433.tif 000013
【図１３】
0003887433.tif 000014
【図１４】
0003887433.tif 000015
【図１５】
0003887433.tif 000016
【図１６】
0003887433.tif 000017
【図１７】
0003887433.tif 000018
【図１８】
0003887433.tif 000019
【図１９】
0003887433.tif 000020
【図２０】
0003887433.tif 000021
【図２１】
0003887433.tif 000022
【図２２】
0003887433.tif 000023
【図２３】
0003887433.tif 000024