(57)【特許請求の範囲】
【請求項１】
チップと、このチップを実装する基板を有し、
前記チップ上の電極が設けられる側を前記基板に向け、この電極とこの電極に対応する前記基板上の接続点とを接続してなる電子部品において、
前記接続点上に構成される絶縁部材からなる突起部と、
この突起部内に形成されたスルーホールとを具備し、
前記チップ上の電極にバンプ（突起状電極）を形成し、このバンプを用いて前記チップの電極と前記基板の接続点とが接続され、
前記突起部内に形成されたスルーホールの径が、前記バンプの径よりも大きく、接続時に前記バンプが前記スルーホール内に埋め込まれる
ことを特徴とする電子部品。
【請求項２】
前記バンプはＡｇペーストを表面に付着したＡｕバンプであることを特徴とする請求項１に記載の電子部品。
【請求項３】
チップの電極を基板に向け、前記電極と基板上の接続点とを接続するチップ搭載工程を有する電子部品の製造方法において、
前記チップの電極に対応する前記基板上の接続点上に絶縁部材からなる突起部を構成し、
前記突起部内にスルーホールを形成し、
前記チップの電極にバンプ（突起状電極）を形成し、このバンプを用いて前記チップの電極と前記基板の接続点とを接続し、
前記突起部のスルーホールの径が前記バンプの径よりも大きく、接続時に前記バンプが前記スルーホール内に埋め込まれる
ことを特徴とする電子部品の製造方法。
【請求項４】
前記バンプとしてＡｇペーストを表面に付着したＡｕバンプを用いることを特徴とする請求項３に記載の電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子部品とその製造方法に関し、特に、高速、高周波特性の重要な電子部品とその製造方法に関する。
【０００２】
【従来の技術】
近年、セルラー電話、ＩＳＤＮ、パーソナルコンピュータ（ＰＣ）等の情報通信（ネットワーク）技術の進展により、様々な機器への高周波通信ブロック、高速シリアルインターフェイス等の搭載が図られている。こういった高速、高周波の回路ブロックの機器への取り込みにおいては、小型コンパクトにまとめる必要がある上に、高速動作、ノイズ等を考慮した実装方法が望まれる。この様な要請から、半導体チップ等の実装方法としてベアチップ実装、特に図１２に示したようなフリップチップ実装が注目されている。
フリップチップ実装は、半導体チップのＩ／Ｏ電極上に突起状電極（バンプ）を形成し、半導体チップをフェイスダウンに基板上にはんだ等で接続する方法である。この方法によると、図１１のワイヤボンディング等を用いて接続を行った実装法に比較して、半導体チップの電極と搭載基板の電極との接続が、低インピーダンス、低容量で行えると共に、配線パスが短くしたがって低ロスであるという特徴を有する。
【０００３】
図１３に、従来の電子部品の製造方法におけるフリップチップ実装工程の一例を示した。
まず、図１３（ａ）で半導体チップ（厚さ１００μｍ程度）１の電極２上に、蒸着、スパッタ、メッキなどの方法によりはんだのバンプを形成する。次に図１３（ｂ）のように半導体チップ１をフェースダウンして基板（厚さ１ｍｍ程度）８上の基板電極７と半導体チップ電極２とを位置合わせをし、リフローを行ってはんだバンプ３を溶融させて接続を行う。そして、図１３（ｃ）で半導体チップ１の周辺部から封止樹脂４を塗布し、Ｉ／Ｏ電極間の毛細管現象を利用して封止樹脂４を浸透させた後、熱で硬化させてフリップチップ実装を完了する。
【０００４】
このように、フリップチップ実装では半導体チップ電極と搭載基板電極の接続部の信頼性低下を防ぐ目的で封止樹脂等を充填するのが一般的である。この際、従来の方法では、電極接続部の他に半導体チップ上の配線パターンも浸透した樹脂で上部を覆われることになり、封止樹脂の比誘電率が高いため、これによって容量成分が増加するなどインピーダンスの変化が起きる。特にＭＭＩＣ（Monolithic Microwave IC ）や一部の高速ディジタルＩＣなど配線がマイクロストリップ線路、コプレーナ線路等で行われている場合は、インピーダンスマッチングを損ない、利得特性が悪化するおそれがある。
又、スパイラル・インダクター等の受動素子の定数変化も起こすほか、誘電ロスによる特性低下が生まれるおそれもある。更に、さらにＦＥＴ上部への有機膜の添加は、ゲ−ト容量の増加を招き、ノイズ・ファクターの低下の要因にもなる。この他、ＳＡＷ（Surface Acoustic Wave Filter）など表面音波の振動モードに基づくフィルタでは特性変化の影響が生じることもある。
【０００５】
【発明が解決しようとする課題】
上述のごとく、従来のフリップチップ実装を用いた電子部品では、チップ電極と搭載基板電極の接続部の信頼性の低下を防ぐ目的で封止樹脂等を充填するのが一般的であるが、このために容量成分が増加し、インピーダンスマッチングを損ない、利得特性が低下したり、受動素子の定数変化や、誘電ロスによる特性低下を発生する等の問題があった。これらの問題はことに高周波で問題が大きくなるおそれがある。
【０００６】
本発明は上記の点を考慮してなされたもので、とくに高周波特性の低下を抑えたフリップチップ実装を用いた電子部品の実現とその製造方法の提案を課題とするものである。
【０００７】
【課題を解決するための手段】
上記課題を達成するため、本発明は、チップと、このチップを実装する基板を有し、前記チップ上の電極が設けられる側を前記基板に向け、この電極とこの電極に対応する前記基板上の接続点とを接続してなる電子部品において、前記接続点上に構成される絶縁部材からなる突起部と、この突起部内に形成されたスルーホールとを具備し、前記チップ上の電極にバンプ（突起状電極）を形成し、このバンプを用いて前記チップの電極と前記基板の接続点とが接続され、前記突起部内に形成されたスルーホールの径が、前記バンプの径よりも大きく、接続時に前記バンプが前記スルーホール内に埋め込まれることを特徴とする。
【０００８】
また、チップの電極を基板に向け、前記電極と基板上の接続点とを接続するチップ搭載工程を有する電子部品の製造方法において、前記チップの電極に対応する前記基板上の接続点上に絶縁部材からなる突起部を構成し、前記突起部内にスルーホールを形成し、前記チップの電極にバンプ（突起状電極）を形成し、このバンプを用いて前記チップの電極と前記基板の接続点とを接続し、前記突起部のスルーホールの径が前記バンプの径よりも大きく、接続時に前記バンプが前記スルーホール内に埋め込まれることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明にかかる電子部品とその製造方法を添付図面を参照にして詳細に説明する。
図１に、本発明による電子部品のフリップチップ実装の一実施の形態を示す。また、図２は本発明による電子部品の基板搭載の状態を上から見たもので、（ａ）のラインが図１に示した図の切断面に対応する。
図１および図２において、１はＧａＡｓなどの半導体チップ、２は半導体チップの電極、３ははんだなどのバンプ、４はエポキシ樹脂等の封止樹脂、５は基板突起部、６はスルーホール、７はＣｕパターンなどの基板電極、８はガラスエポキシ樹脂等で作られた基板である。
【００１０】
半導体チップの電極２は、搭載基板８に設けられた突起部５に形成されたスルーホール６を介して搭載基板８の電極７に接続される。このような構成では半導体チップ電極２の内側部の空間容積が大きくなり、封止樹脂４が入り込まない空間容積が生まれる。
この結果、封止樹脂４は半導体チップ電極２の内側部には浸透せず、半導体チップ１上のパターンは封止樹脂に覆われることなく、誘電率の低い空気中に配置されることになる。
したがって、図１２の従来技術に比較して、容量成分の増加等の高周波特性の低下を抑えたフリップチップ実装を実現し、高周波特性が優れた電子部品を実現することができる。
【００１１】
ここで、この高周波特性変化を抑えたフリップチップ実装は、図３および図１に示す以下の手順によって行うことができる。
まず、厚さ１００μｍ程度の半導体チップ１が実装される基板８の基板電極７の部分に、図３（ａ）のように突起部５を形成する。この突起部５は基板８と同じ材料（例えばガラエポなど）で形成しても、他の材料（例えばテフロンなど）で形成してもよい。突起部５の構成方法については、後に述べることにする。
【００１２】
次に図３（ｂ）のように突起部５にスルーホール６を形成し、これを銅メッキなどで穴埋めし、基板電極７との導通をとる。図３（ｂ）で形成した基板電極７の部分を上から見た様子を図２に示す。
【００１３】
続いて図３（ｃ）のように半導体チップ１をフェースダウンして上記の突起部５と半導体チップ電極２との位置合わせをし、リフローを行ってはんだバンプ３を溶融させて接続を行う。
そして、次に図１で半導体チップ１の周囲を封止するように封止樹脂４を塗布した後、この樹脂４を熱で硬化させてフリップチップ実装を完了する。
この工程においては、フリップチップ実装を行い、半導体チップ１上のパターンが封止樹脂４に覆われない構造とすることで、高周波特性の低下を抑えることが出来る。
【００１４】
次に、図４に他の実施の形態を示す。図４の各部の番号は図１などと同じとした。この実施の形態では、図１の実施の形態における突起部５に形成するスルーホール６の径を、半導体電極２上に形成されたはんだバンプ３の径よりも大きくし、これをフェースダウン実装してバンプ３を突起部５のスルーホール６内に埋め込んでリフローし、接続される構造としている。
【００１５】
上記の実施の形態を従来の技術と比較して、別の切断面の断面図で説明したのが図５および図６である。
図５は図２における（ｂ）のラインを切断面にした場合のこの実施の形態の断面図となっている。図５でわかるように、突起部５がチップ１の周辺にあたる部分で相互に連結して、壁状に形成されている。したがってこの実施の形態では半導体電極２と基板電極７間の隙間が突起部５でおおわれて、同一部分の従来の技術の断面図である図６での半導体電極２と基板電極７との隙間と比較して非常に小さくなり、これによって周囲に塗布した封止樹脂４の半導体チップ１の表面の方への侵入が防がれる構造となっている。
【００１６】
また、上記図４の実施の形態においては、図１の実施の形態に比較して半導体電極２と基板電極７の距離をより短く出来るので、高周波特性の低下を抑える効果を持ちつつ、かつさらなる低インダクタンス、低容量、低ロスを実現することができる。
【００１７】
次に、図７に示した実施の形態では、バンプ３−１を例えばＡｕとし、このＡｕバンプ３−１の先端に導電性接着剤３−２、例えばＡｇペーストを付着しておく。一方、突起部５に形成するスルーホール６の径は、図４の場合と同様に半導体電極２に形成されたＡｕバンプ３−１の径よりも大きくし、これをフェースダウン実装してバンプ３−１を突起部５のスルーホール６内に埋め込んで接着し、接続される構造としている。
図７の実施の形態でも、図４の場合と同様に、図１の実施の形態と比較して半導体電極２と基板電極７間の距離をより短くすることができるので、高周波特性の低下を抑えつつ、さらに低インダクタンス、低容量、低ロスといった効果を実現することができる。
【００１８】
図８〜図１０に、図１の実施の形態で基板８上に突起部５を形成する方法を示す。
図８（ａ）のように、まずガラスエポキシ樹脂等のベース基板８等に通常のサブトラクト法等のプリント基板工法によって銅などの電極パターン７を形成する。
次に、図８（ｂ）のように、光感光材料９すなわちエポキシ系等の光感光樹脂等をコーティングする。あるいは光感光フィルムを貼付しても良い。
次に、図８（ｃ）のように、この光感光材料９にスルーホール６をパターン形成する。
【００１９】
次に、図９（ａ）のように、めっきまたはエッチングによってスルーホール６をメタライズし、端子部分１０をも形成する。
次に、図９（ｂ）のように、この端子部分１０にノボラック系などのフォトレジスト１１をコーティングして、パターンを形成する。
【００２０】
次に、図１０（ａ）のように、このフォトレジスト１１を用いて、Ａｒ、Ｏ２などの反応性ガスプラズマを利用したＲＩＥ法等のドライエッチングによって、光感光材料をエッチングする。エッチング終了後、剥離液を用いてフォトレジストを剥離する。
この結果、図１０（ｂ）に示すような所望の突起部５が得られる。
【００２１】
以上の説明では、チップとして半導体チップの場合を例にして説明したが、チップはこれに限られるものではなく、本発明では、電子部品を構成するための、受動素子や能動素子あるいは集積回路がつくりつけられられた半導体や絶縁物の細片のどのようなものでも用いることができる。ことに、高周波用のフィルタチップなどの搭載に本発明は適している。
【００２２】
【発明の効果】
以上説明したように本発明の請求項１の発明は、チップと、このチップを実装する基板を有し、チップ上の電極が設けられる側を基板に向け、この電極とこの電極に対応する基板上の接続点とを接続してなる電子部品において、接続点上に構成される絶縁部材からなる突起部と、この突起部内に形成されたスルーホールとを具備し、前記チップ上の電極にバンプ（突起状電極）を形成し、このバンプを用いて前記チップの電極と前記基板の接続点とが接続され、前記突起部内に形成されたスルーホールの径が、前記バンプの径よりも大きく、接続時に前記バンプが前記スルーホール内に埋め込まれるようにする。
これにより、チップ電極内側部の空間容積が、従来のフリップチップ実装の場合よりも大きくなり、チップの周辺部から封止樹脂を注入した場合、毛細管現象で樹脂は電極と電極の間を満たして電極接続部の封止が行われるが、チップ表面方向への侵入は防止され、チップ上のパターンは封止樹脂に覆われることがないので、高周波特性の低下を抑えた電子部品を実現することが出来る。
【００２４】
また、本発明の請求項１の発明は、チップの電極にバンプ（突起状電極）を形成し、このバンプを用いて前記チップの電極と前記基板の接続点とを接続することを特徴とする。これにより、実装を一層容易にし、生産性を向上することができる。
【００２７】
また、本発明の請求項１の発明は、突起部のスルーホールの径がバンプの径よりも大きく、接続時にバンプがスルーホール内に埋め込まれることを特徴とする。これにより、チップ電極と基板電極の間隔を縮じめることができるので、封止樹脂の内部への侵入を一層阻止することができ、高周波特性に優れた電子部品を容易に実現することができる。
【００２９】
本発明の請求項２の発明は、バンプはＡｇペーストを表面に付着したＡｕバンプであることを特徴とする。これにより、実装を一層容易にし、かつ製品低下の少ない電子部品を実現することができる。
【００３０】
本発明の請求項３の発明は、チップの電極を基板に向け、電極と基板上の接続点とを接続するチップ搭載工程を有する電子部品の製造方法において、チップの電極に対応する基板上の接続点上に絶縁部材からなる突起部を構成し、突起部内にスルーホールを形成し、チップの電極にバンプ（突起状電極）を形成し、このバンプを用いて前記チップの電極と基板の接続点とを接続し、突起部のスルーホールの径がバンプの径よりも大きく、接続時にバンプが前記スルーホール内に埋め込まれることを特徴とする。
これにより、チップ電極内側部の空間容積が、従来のフリップチップ実装の場合よりも大きくなり、チップの周辺部から封止樹脂を注入した場合、毛細管現象で樹脂は電極と電極の間を満たして電極接続部の封止が行われるが、チップ表面方向への侵入は防止され、チップ上のパターンは封止樹脂に覆われることがないので、高周波特性の低下を抑えたフリップチップ実装工程を有する電子部品の製造方法を実現することが出来る。
【００３２】
また、本発明の請求項３の発明は、チップの電極にバンプ（突起状電極）を形成し、このバンプを用いて前記チップの電極と前記基板の接続点とを接続することを特徴とする。これにより、実装を一層容易にし、生産性の一層の向上が可能な電子部品の製造方法を実現することが出来る。
【００３３】
また、本発明の請求項３の発明は、突起部のスルーホールの径がバンプの径よりも大きく、接続時にバンプがスルーホール内に埋め込まれることを特徴とする。これにより、チップ電極と基板電極の間隔を縮じめることができるので、封止樹脂の内部への侵入を一層阻止することができ、高周波特性に優れた電子部品の生産が可能な電子部品の製造方法を実現することができる。
【００３５】
本発明の請求項４の発明は、バンプとしてＡｇペーストを表面に付着したＡｕバンプを用いることを特徴とする。これにより、製品低下の少ない電子部品を生産性を一層向上して量産できる電子部品の製造方法を実現することが出来る。
【図面の簡単な説明】
【図１】本発明による電子部品のフリップチップ実装の一実施の形態を示す断面図である。
【図２】図１に示す電子部品の一実施の形態の基板搭載の状態を上から見た平面図である。
【図３】図１に示す電子部品の一実施の形態のフリップチップ実装工程の説明図である。
【図４】本発明による電子部品のフリップチップ実装の他の実施の形態を示す断面図である。
【図５】図４の実施の形態の他の切断面での断面図である。
【図６】図５の断面図と同じ切断面での従来例の断面図である。
【図７】本発明による電子部品のフリップチップ実装のさらに他の実施の形態を示す断面図である。
【図８】図１の実施の形態で突起部を形成する方法を示す説明図である。
【図９】図１の実施の形態で突起部を形成する方法を示す説明図である。
【図１０】図１の実施の形態で突起部を形成する方法を示す説明図である。
【図１１】従来のワイヤボンディングを用いて接続を行った実装法の説明図である。
【図１２】従来のフリップチップ実装を用いて接続を行った実装法の説明図である。
【図１３】従来のフリップチップ実装工程の一例を示す説明図である。
【符号の説明】
１…半導体チップ、２…半導体チップの電極、３…バンプ、３−１…Ａｕバンプ、３−２…導電性接着剤、４…封止樹脂、５…突起部、６…スルーホール、７…基板電極、８…基板、９…光感光材料、１０…端子部分、１１…フォトレジスト、１２…ワイヤ、１３…封止パッケージ。
【図１】
0003879267.tif 000002
【図２】
0003879267.tif 000003
【図３】
0003879267.tif 000004
【図４】
0003879267.tif 000005
【図５】
0003879267.tif 000006
【図６】
0003879267.tif 000007
【図７】
0003879267.tif 000008
【図８】
0003879267.tif 000009
【図９】
0003879267.tif 000010
【図１０】
0003879267.tif 000011
【図１１】
0003879267.tif 000012
【図１２】
0003879267.tif 000013
【図１３】
0003879267.tif 000014