(57)【特許請求の範囲】
【請求項１】
半導体基板の一部に素子分離領域を形成する工程（ａ）と、
上記半導体基板の上記素子分離領域によって囲まれる領域上に、ゲート絶縁膜，ゲート電極及びゲート上絶縁膜を形成する工程（ｂ）と、
上記工程（ｂ）の後、基板上に、絶縁性材料からなるパッド膜を堆積する工程（ｃ）と、
上記パッド膜の上に、パッド膜との選択的エッチングが可能な材質からなるサイドウォール用膜を堆積する工程（ｄ）と、
上記サイドウォール用膜をエッチバックして、上記ゲート上絶縁膜及びゲート電極の側面上に、上記パッド膜を介在させてサイドウォールを形成する工程（ｅ）と、
上記ゲート上絶縁膜及びサイドウォールをマスクとする不純物のイオン注入により上記半導体基板内に不純物を導入して、半導体基板内に高濃度拡散層を形成する工程（ｆ）と、
選択的エッチングにより、上記基板上およびゲート電極表面上に上記パッド膜を残したままで上記サイドウォールを除去する工程（ｇ）と、
上記工程（ｇ）の後、基板上に、コンタクト孔形成時における絶縁性材料からなるエッチストッパ膜を堆積する工程（ｈ）と、
上記工程（ｈ）の後、基板上に、上記エッチストッパ膜との選択エッチングが可能な材料からなる層間絶縁膜を形成する工程（ｉ）と、
上記層間絶縁膜，上記エッチストッパ膜及び上記パッド膜を貫通して上記上記高濃度拡散層に到達するコンタクト孔を上記ゲート電極に対して自己整合的に形成する工程（ｊ）とを含み、
上記パッド膜と上記エッチストッパ膜とは異なる膜種であることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
上記工程（ｃ）では、上記パッド膜としてシリコン酸化膜を堆積し、
上記工程（ｄ）では、上記サイドウォール用膜としてシリコン窒化膜を堆積し、
上記工程（ｇ）では、熱燐酸を用いて上記サイドウォールを除去することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
上記工程（ｃ）では、上記パッド膜としてシリコン酸化膜を堆積し、
上記工程（ｄ）では、上記サイドウォール用膜として窒化チタン膜を堆積し、
上記工程（ｇ）では、硫酸及び過酸化水素水の混合液を用いて上記サイドウォールを除去することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
上記工程（ｃ）では、上記パッド膜としてシリコン酸化膜を堆積し、
上記工程（ｄ）では、上記サイドウォール用膜として不純物をドープしたシリコン酸化膜（ＢＰＳＧ膜）を堆積し、
上記工程（ｇ）では、フッ酸蒸気を用いて上記サイドウォールを除去することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ｂ）の後、上記工程（ｃ）の前に、上記ゲート上絶縁膜及びゲート電極をマスクとする不純物のイオン注入により上記半導体基板内に不純物を導入して、半導体基板内に低濃度拡散層を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に自己整合型のコンタクト孔を有する絶縁ゲート電界効果トランジスタの製法に関する。
【０００２】
【従来の技術】
近年、半導体デバイス中の半導体素子の微細化及び高密度化は急速な勢いで進んでおり、現在では、ゲート長が０．１５μｍというデザインルールで設計されたトランジスタを搭載したＣＭＯＳデバイス等の高集積半導体デバイスが開発試作されている。このような高集積デバイスを量産プロセスによって製造するには、まだ、種々の課題が存在するが、その１つとして、半導体素子の製造プロセスにおいて繰り返し行なわれるフォトリソグラフィー工程でのマスク合せマージンの低減がある。
【０００３】
通常、半導体デバイスの製造では、半導体素子用のパターンはフォトリソグラフィー工程において、前工程で形成した下層のパターンのアライメントマークにマスクを重ね合せて上層のパターンを形成する。しかし、このマスク合せの際に完全に下層のパターンと上層のパターンを合わせるのは不可能で、必ず下層のパターンと上層のパターンとの間で重ね合せずれが生じる。そこで、この合せずれを見越してマスク上のパターンの寸法に余裕（マージン）をもたせ、最大限マスクの合わせずれが生じても、実際に形成される部材同士の接続や絶縁状態に不都合が生じないように工夫することが必要となる。しかし、このようなマージンを設けることは、トランジスタ等の半導体素子の高集積化を妨げる大きな障害となっている。
【０００４】
そこで、最近では、マージンを不要とするマージンレス化の技術手法が種々検討されている。その中でも、特に重要なコンタクト孔の形成の自己整合化（セルフアラインコンタクト、略してＳＡＣという）によるマージンレス化がある。以下、従来提案されているＳＡＣ技術の例について説明する。
【０００５】
（第１の従来例）
図７（ａ）〜（ｅ），図８（ａ）〜（ｅ）及び図９（ａ）〜（ｄ）は、第１の従来例である自己整合型コンタクト孔を有するＭＯＳトランジスタの製造工程を示す断面図である。
【０００６】
まず、図７（ａ）に示す工程で、ｐ型のシリコン基板５０１上に、選択酸化（ＬＯＣＯＳ）法によって、フィールド酸化膜５０２を形成し、その後、熱酸化法により、シリコン基板５０１のうちフィールド酸化膜５０２によって囲まれた領域の露出している表面部を酸化して、シリコン基板５０１上にゲート酸化膜５０３を形成する。
【０００７】
次に、図７（ｂ）に示す工程で、基板上に、ｎ型多結晶シリコン膜５０４を堆積し、続いて、ｎ型多結晶シリコン膜５０４の上にシリコン窒化膜５０５を堆積する。その後、シリコン窒化膜５０５の上にゲート電極を形成するためのレジストパターン５０６を形成する。
【０００８】
次に、図７（ｃ）に示す工程で、レジストパターン５０６をマスクとするエッチングにより、シリコン窒化膜５０５および多結晶シリコン膜５０４をパターニングして、ゲート電極５０７とゲート上絶縁膜５０８とをそれぞれ形成する。その後、レジストパターン５０６を除去した後、基板上に、サイドウォール用シリコン窒化膜５０９を堆積する。
【０００９】
次に、図７（ｄ）に示す工程で、サイドウォール用シリコン窒化膜５０９をエッチバックして、ゲート電極５０７およびゲート上絶縁膜５０８の側面上に、窒化膜サイドウォール５１０を形成する。
【００１０】
次に、図７（ｅ）に示す工程で、熱酸化処理を行なって、シリコン基板５０１の上に残存するゲート酸化膜５０３の厚みを増大させて、窒化膜サイドウォール５１０のパッド膜として機能する厚いシリコン酸化膜５１１を形成する。このとき、ゲート酸化膜５０３のうちゲート電極５０７の下方の部分はそれほど厚みが増大することはないが、ゲート酸化膜５０３のうち窒化膜サイドウォール５１０の下方の部分は、シリコン基板５０１が酸化される分だけ厚くなる。
【００１１】
次に、図８（ａ）に示す工程で、フィールド酸化膜５０２とゲート上絶縁膜５０８と窒化膜サイドウォール５１０とをマスクとして、不純物のイオン注入を行なって、シリコン基板５０１のうち窒化膜サイドウォール５１０の外側に位置する領域に低濃度イオン注入層５１２を形成する。
【００１２】
次に、図８（ｂ）に示す工程で、基板上に、追加サイドウォール用シリコン窒化膜５１３を堆積する。そして、図８（ｃ）に示す工程で、追加サイドウォール用シリコン窒化膜５１３をエッチバックして、窒化膜サイドウォール５１０の側面上に追加窒化膜サイドウォール５１４を形成する。
【００１３】
次に、図８（ｄ）に示す工程で、フィールド酸化膜５０２とゲート上絶縁膜５０８と窒化膜サイドウォール５１０と追加窒化膜サイドウォール５１４とをマスクとして、不純物のイオン注入を行ない、シリコン基板５０１のうち低濃度イオン注入層５１２の外側に位置する領域に高濃度イオン注入層５１５を形成する。
【００１４】
次に、図８（ｅ）に示す工程で、基板上に層間絶縁膜となるＢＰＳＧ（Boron-Phospho-Silicate-Glass）膜５１６を堆積した後、８５０℃，３０分間程度の熱処理（アニール）により、注入された不純物を活性化して、ｎ- 拡散層５１７およびｎ+ 拡散層５１８を形成する。
【００１５】
次に、図９（ａ）に示す工程で、ＢＰＳＧ膜５１６の上に、コンタクト孔を開口するためのマスクとなるレジストパターン５１９を形成する。このレジストパターン５１９は、ｎ+ 拡散層５１８の上方に位置する部分に開口を有しているが、この開口の位置はゲート電極５０７に対して自己整合的に形成されている。つまり、レジストパターン５１９の開口は、フォトマスクの位置のずれ方によっては、各窒化膜サイドウォール５１０，５１４やゲート上絶縁膜５０８とオーバーラップすることもあり、フィールド酸化膜５０２とオーバーラップすることもある。
【００１６】
次に、図９（ｂ）に示す工程で、レジストパターン５１９をマスクとするエッチングを行なって、層間絶縁膜であるＢＰＳＧ膜５１６とシリコン酸化膜５１１とを貫通してｎ+ 拡散層５１８に到達するコンタクト孔５２０を開口する。
【００１７】
次に、図９（ｃ）に示す工程で、レジストパターン５１９を除去した後、コンタクト孔５２０の内部及び層間絶縁膜５１６の上にアルミニウム合金膜５２１を堆積する。その後、アルミニウム合金膜５２１の上に配線を形成するためのレジストパターン５２２を形成する。
【００１８】
次に、図９（ｄ）に示す工程で、レジストパターン５２２をマスクとして用いたエッチングによりアルミニウム合金膜５２１をパターニングして、配線５２３を形成する。
【００１９】
（第２の従来例）
図１０（ａ）〜（ｅ）及び図１１（ａ）〜（ｄ）は、第２の従来例である自己整合型コンタクト孔を有するＭＯＳトランジスタの製造工程を示す断面図である。
【００２０】
まず、図１０（ａ）に示す工程で、上記第１の従来例における図７（ａ），（ｂ）と同様の処理を行なって、ｐ型のシリコン基板５０１上に、選択酸化（ＬＯＣＯＳ）法によるフィールド酸化膜５０２と、ゲート酸化膜５０３と、ｎ型多結晶シリコン膜からなるゲート電極５０７と、シリコン窒化膜からなるゲート上絶縁膜５０８とをそれぞれ形成する。
【００２１】
次に、図１０（ｂ）に示す工程で、フィールド酸化膜５０２と、ゲート電極５０７上のゲート上絶縁膜５０８をマスクとして、不純物のイオン注入を行なって、シリコン基板５０１のうちゲート電極５０７の両側方に位置する領域に低濃度イオン注入層５１２を形成する。
【００２２】
次に、図１０（ｃ）に示す工程で、基板上にサイドウォール用シリコン窒化膜を堆積した後、サイドウォール用シリコン窒化膜をエッチバックして、ゲート電極５０７及びゲート上絶縁膜５０８の側面上に窒化膜サイドウォール５１０を形成する。
【００２３】
次に、図１０（ｄ）に示す工程で、フィールド酸化膜５０２と、ゲート電極５０７及びゲート上絶縁膜５０８と、窒化膜サイドウォール５１０とをマスクとして、不純物のイオン注入を行なって、シリコン基板１０１のうち低濃度イオン注入層５１２の外側に位置する領域に高濃度イオン注入層５１５を形成する。
【００２４】
次に、図１０（ｅ）に示す工程で、１０００℃，１０秒間程度の熱処理（アニール）により、注入された不純物を活性化して、ｎ- 拡散層５１７及びｎ+ 拡散層５１８を形成する。さらに、基板上に、シリコン窒化膜からなるエッチストッパ膜５１３とＢＰＳＧ膜５１６とを堆積する。
【００２５】
次に、図１１（ａ）に示す工程で、ＢＰＳＧ膜５１６の上に、コンタクト孔を開口するためのマスクとなるレジストパターン５１９を形成する。このレジストパターン５１９は、ｎ+ 拡散層５１８の上方に位置する部分に開口を有しているが、この開口の位置はゲート電極５０７に対して自己整合的に形成されている。つまり、レジストパターン５１９の開口は、フォトマスクの位置のずれ方によっては、窒化膜サイドウォール５１０やゲート上絶縁膜５０８とオーバーラップすることもあり、フィールド酸化膜５０２とオーバーラップすることもある。
【００２６】
次に、図１１（ｂ）に示す工程で、レジストパターン５１９をマスクとするエッチングを行なって、層間絶縁膜であるＢＰＳＧ膜５１６とエッチストッパ膜５１３とゲート酸化膜５０３とを貫通してｎ+ 拡散層５１８に到達するコンタクト孔５２０を開口する。
【００２７】
次に、図１１（ｃ）に示す工程で、レジストパターン５１９を除去した後、コンタクト孔５２０の内部及び層間絶縁膜５１６の上にアルミニウム合金膜５２１を堆積する。その後、アルミニウム合金膜５２１の上に配線を形成するためのレジストパターン５２２を形成する。
【００２８】
次に、図１１（ｄ）に示す工程で、レジストパターン５２２をマスクとして用いたエッチングによりアルミニウム合金膜５２１をパターニングして、配線５２３を形成する。
【００２９】
【発明が解決しようとする課題】
上記２つの従来の技術では、ゲート電極の上面及び側面上に、ゲート上絶縁膜，窒化膜サイドウォールをそれぞれ形成することによって、ソース・ドレイン領域となる拡散層へのコンタクト孔を、ゲート電極に対してマージンレスで自己整合的に形成できることとなる。
【００３０】
しかしながら、上記第１の従来技術では、以下のような３つの不具合があった。
【００３１】
第１に、ゲート電極の側面上に窒化膜サイドウォールを形成した後に、熱酸化を行なって、窒化膜サイドウォールの下方にパッド膜となるシリコン酸化膜５１１を形成する。このため、シリコン基板５０１のうち窒化膜サイドウォールの下方に位置する部分が酸化されて凹み、酸化のための熱処理によってシリコン基板５０１中の不純物が拡散する。また、低濃度イオン注入層形成のためのＬＤＤ注入工程を、熱酸化工程の前後どちらで行っても、不純物濃度の制御が困難となる。これらの原因によって、パンチスルーの発生などの短チャネル効果、しきい値電圧のばらつき，電流駆動能力の低下が生じたり、設計マージンの低下を招くこととなる。
【００３２】
第２に、ゲート電極の上部を高融点金属膜により構成した場合、その後の工程の熱処理により膜はがれを起こすおそれが生じる。
【００３３】
第３に、層間絶縁膜を貫通するコンタクト孔が素子分離領域に跨って形成された場合、コンタクト孔が素子分離領域のフィールド酸化膜を貫通することにより、基板リークが発生するおそれがある。
【００３４】
また、第２の従来技術では、コンタクト孔が素子分離領域に跨って形成される場合の不具合を回避すべく、ソース・ドレイン領域となる拡散層の形成後、基板上にエッチングストップ用のシリコン窒化膜５１３を堆積している。このために、エッチストッパ膜５１３の膜厚分だけゲート電極間の間隙が縮小されるので、この狭い間隙への層間絶縁膜の埋め込みや、コンタクト孔を開口するためのエッチングが困難となり、半導体装置の微細化に不利となる。
【００３５】
本発明の目的は、自己整合型コンタクト孔を備え、超微細で信頼性の高いＭＩＳトランジスタを配置した半導体装置を形成するための方法を提供することにある。
【００３６】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板の一部に素子分離領域を形成する工程（ａ）と、上記半導体基板の上記素子分離領域によって囲まれる領域上に、ゲート絶縁膜，ゲート電極及びゲート上絶縁膜を形成する工程（ｂ）と、上記工程（ｂ）の後、基板上に、絶縁性材料からなるパッド膜を堆積する工程（ｃ）と、上記パッド膜の上に、パッド膜との選択的エッチングが可能な材質からなるサイドウォール用膜を堆積する工程（ｄ）と、上記サイドウォール用膜をエッチバックして、上記ゲート上絶縁膜及びゲート電極の側面上に、上記パッド膜を介在させてサイドウォールを形成する工程（ｅ）と、上記ゲート上絶縁膜及びサイドウォールをマスクとする不純物のイオン注入により上記半導体基板内に不純物を導入して、半導体基板内に高濃度拡散層を形成する工程（ｆ）と、選択的エッチングにより、上記基板上およびゲート電極表面上に上記パッド膜を残したままで上記サイドウォールを除去する工程（ｇ）と、上記工程（ｇ）の後、基板上に、コンタクト孔形成時における絶縁性材料からなるエッチストッパ膜を堆積する工程（ｈ）と、上記工程（ｈ）の後、基板上に、上記エッチストッパ膜との選択エッチングが可能な材料からなる層間絶縁膜を形成する工程（ｉ）と、上記層間絶縁膜，上記エッチストッパ膜及び上記パッド膜を貫通して上記上記高濃度拡散層に到達するコンタクト孔を上記ゲート電極に対して自己整合的に形成する工程（ｊ）とを含み、上記パッド膜と上記エッチストッパ膜とは異なる膜種である。
【００３７】
この方法により、工程（ｅ）においては、高濃度拡散層の範囲をサイドウォールによって規定しつつ、高濃度拡散層の濃度プロファイルを所望の状態に制御することができる。一方、工程（ｉ）においては、エッチストッパ膜はあるもののサイドウォールが除去されているので、ゲート電極同士の間の間隙を広く確保することができ、層間絶縁膜のゲート電極間への埋め込みや、工程（ｊ）におけるコンタクト孔の形成を円滑に行なうことができる。また、エッチストッパ膜によって、コンタクト孔をゲート電極に対して自己整合的に形成でき、かつ、コンタクト孔が素子分離領域に跨って形成された場合にも、コンタクト孔が素子分離領域を貫通するのを阻止することができる。さらに、エッチストッパ膜とゲート電極との間にはパッド膜が介在しているので、エッチストッパ膜の材質が何であってもチャネル領域へのストレスの印加を緩和することができ、ストレスの印加に起因する欠陥の発生などの不具合を確実に抑制することができる。したがって、自己整合型コンタクトを備え、超微細で信頼性の高いＭＩＳトランジスタを配置した半導体装置を形成することができる。
【００３８】
上記工程（ｃ）では、上記パッド膜としてシリコン酸化膜を堆積し、上記工程（ｄ）では、上記サイドウォール用膜としてシリコン窒化膜を堆積し、上記工程（ｇ）では、熱燐酸を用いて上記サイドウォールを除去することができる。
【００３９】
また、上記工程（ｃ）では、上記パッド膜としてシリコン酸化膜を堆積し、上記工程（ｄ）では、上記サイドウォール用膜として窒化チタン膜を堆積し、上記工程（ｇ）では、硫酸及び過酸化水素水の混合液を用いて上記サイドウォールを除去するようにしてもよい。
【００４０】
特に、上記工程（ｃ）では、上記パッド膜としてシリコン酸化膜を堆積し、上記工程（ｄ）では、上記サイドウォール用膜として不純物をドープしたシリコン酸化膜（ＢＰＳＧ膜）を堆積し、上記工程（ｇ）では、フッ酸蒸気を用いて上記サイドウォールを除去することにより、ウエットエッチングを行なわなくてもよいので、製造工程の所要時間の短縮と、工程の簡素化とを図ることができる。
【００４１】
上記工程（ｂ）の後、上記工程（ｃ）の前に、上記ゲート上絶縁膜及びゲート電極をマスクとする不純物のイオン注入により上記半導体基板内に不純物を導入して、半導体基板内に低濃度拡散層を形成する工程をさらに含むことにより、短チャネル効果の防止機能の高いＬＤＤ構造を有するＭＩＳトランジスタを配置した半導体装置を形成することができる。
【００４２】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜（ｄ），図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）は、本発明の第１の実施形態における半導体装置の製造工程を示す断面図である。
【００４３】
まず、図１（ａ）に示す工程で、ｐ型のシリコン基板１０１上に、選択酸化（ＬＯＣＯＳ）法によって、膜厚が約４００ｎｍのフィールド酸化膜１０２を形成し、その後、熱酸化法により、シリコン基板１０１のうちフィールド酸化膜１０２によって囲まれた領域の露出している表面部を酸化して、シリコン基板１０１上に膜厚が約４ｎｍのゲート酸化膜１０３を形成する。
【００４４】
次に、図１（ｂ）に示す工程で、基板上に、膜厚が約２００ｎｍのｎ型多結晶シリコン膜１０４を堆積し、続いて、ｎ型多結晶シリコン膜１０４の上に膜厚が約１５０ｎｍのシリコン窒化膜１０５を堆積する。その後、シリコン窒化膜１０５の上にゲート電極を形成するためのレジストパターン１０６を形成する。
【００４５】
次に、図１（ｃ）に示す工程で、レジストパターン１０６をマスクとするエッチングにより、シリコン窒化膜１０５および多結晶シリコン膜１０４をパターニングして、ゲート上絶縁膜１０８とゲート電極１０７とをそれぞれ形成する。その後、フィールド酸化膜１０２とゲート上絶縁膜１０８（及びゲート電極１０７）とをマスクとして、不純物のイオン注入を行なって、シリコン基板１０１のうちゲート電極１０７の両側方に位置する領域に低濃度イオン注入層１１２を形成する。このとき、例えば砒素を、注入エネルギーが１０ｋｅＶで、ドーズ量５×１０14／ｃｍ2 の条件で注入する。
【００４６】
次に、図１（ｄ）に示す工程で、基板上に、ゲート電極１０７およびゲート上絶縁膜１０８を覆う膜厚が約２０ｎｍの薄いシリコン酸化膜からなるパッド膜１０９を形成する。その後、シリコン窒化膜を堆積した後、シリコン窒化膜をエッチバックして、ゲート電極１０７およびゲート上絶縁膜１０８の側面上に、窒化膜サイドウォール１１０を形成する。その後、フィールド酸化膜１０２とゲート上絶縁膜１０８と窒化膜サイドウォール１１０とをマスクとして、不純物のイオン注入を行なって、シリコン基板１０１のうち低濃度イオン注入層１１２の外側に位置する領域に高濃度イオン注入層１１５を形成する。このとき、例えば砒素を、注入エネルギーが４０ｋｅＶで、ドーズ量３×１０15／ｃｍ2 の条件で注入する。
【００４７】
次に、図２（ａ）に示す工程で、１０００℃，１０秒間の熱処理（アニール）により、低濃度イオン注入層１１２及び高濃度イオン注入層１１５に注入された不純物を活性化して、低濃度拡散層１１７及び高濃度拡散層１１８をそれぞれ形成する。
【００４８】
次に、図２（ｂ）に示す工程で、例えば熱燐酸によるウエットエッチングによって、窒化膜サイドウォール１１０を除去する。その後、基板上に、膜厚が約５０ｎｍのシリコン窒化膜であるエッチストッパ膜１１３を堆積する。さらに、エッチストッパ膜１１３の上に、層間絶縁膜として膜厚が約１０００ｎｍのＢＰＳＧ（Boron-Phospho-Silicate-Glass）膜１１６を堆積する。
【００４９】
次に、図２（ｃ）に示す工程で、ＢＰＳＧ膜１１６の上に、コンタクト孔を開口するためのマスクとなるレジストパターン１１９を形成する。このレジストパターン１１９は、高濃度拡散層１１８の上方に位置する部分に開口を有しているが、この開口の位置はゲート電極１０７に対して自己整合的に形成されている。つまり、レジストパターン１１９の開口は、フォトマスクの位置のずれ方によっては、エッチストッパ膜１１３の垂直方向に延びる部分やゲート上絶縁膜１０８とオーバーラップすることもあり、フィールド酸化膜１０２とオーバーラップすることもある。
【００５０】
次に、図２（ｄ）に示す工程で、レジストパターン１１９をマスクとするエッチングを行なって、層間絶縁膜であるＢＰＳＧ膜１１６とエッチストッパ膜１１３とパッド膜１０９とを貫通して高濃度拡散層１１８に到達するコンタクト孔１２０を開口する。
【００５１】
その後、上記従来例と同様に、コンタクト孔１２０の内部及び層間絶縁膜１１６の上にアルミニウム合金膜を堆積した後、アルミニウム合金膜をパターニングして、配線を形成する。
【００５２】
本実施形態によると、ゲート電極１０７及びゲート上絶縁膜１０８の上方と側方とが、エッチストッパ膜１１３によって覆われているので、層間絶縁膜であるＢＰＳＧ膜１１６を貫通するコンタクト孔１２０がゲート電極１０７及びゲート上絶縁膜１０８に跨って開口されても、コンタクト孔１２０がゲート電極１０７に到達することはない。したがって、コンタクト孔１２０をゲート電極１０７に対して自己整合的に形成することができる。また、コンタクト孔１２０が素子分離領域に跨って形成されても、フィールド酸化膜１０２の上もエッチストッパ膜１１３によって覆われているので、コンタクト孔１２０がフィールド酸化膜１０２を貫通することはなく、上記第１の従来例のような基板リークの発生を確実に防止することができる。つまり、いわゆるボーダーレスのセルフアラインコンタクト孔を形成することが可能になる。
【００５３】
一方、エッチストッパ膜１１３の下地としてシリコン酸化膜からなるパッド膜１０９が設けられているので、上記第１の従来例のごとくゲート酸化膜をさらに熱酸化して厚いシリコン酸化膜（図７（ｅ）に示すシリコン酸化膜５１１）を形成しなくても、エッチストッパ膜１１３によってチャネル領域にストレスが印加されることはない。したがって、上記第１の従来例のようなシリコン基板の凹みや低濃度拡散層１１７の不純物濃度の制御性の悪化を招くこともない。したがって、トランジスタの短チャネル効果の発生を確実に抑制することができる。
【００５４】
また、層間絶縁膜であるＢＰＳＧ膜１１６を堆積する際には、ゲート電極１０７の側方にはエッチストッパ膜１１３と薄いパッド膜１０９とがあるものの、窒化膜サイドウォール１１０がすでに除去されているので、ゲート電極１０７同士間の間隙は十分広く確保され、第２の従来例のごとく、ＢＰＳＧ膜１１６の埋め込みや、コンタクト孔１２０の開口が困難になることはない。
【００５５】
つまり、ＬＤＤ構造のトランジスタに必要な低濃度拡散層１１７，高濃度拡散層１１８をそれぞれ所定の位置に、かつ所定の濃度プロファイルを有するように形成するには、図１（ｄ）に示すように、ゲート電極１０７の側方に窒化膜サイドウォール１１０を設けておく必要がある。例えば、図２（ｂ）に示す状態、かつ、ＢＰＳＧ膜１１６がないとした状態で、高濃度拡散層１１８を形成するためのイオン注入を行なうと、比較的厚めのエッチストッパ膜１１３によって基板が覆われているために、イオン注入される不純物の濃度プロファイルを制御することが困難となるからである。一方、高濃度拡散層１１８形成のためのイオン注入を行なった後は、エッチストッパ膜１１３があることで、コンタクト孔１２０がゲート電極１０７とオーバーラップしても、ゲート上絶縁膜１０８とエッチストッパ膜１１３とによってコンタクト孔１２０がゲート電極１０７に到達するのを確実に阻止することができる。
【００５６】
ここで、上記各従来例においては、最終の仕上がり構造において設けられていた窒化膜サイドウォールは、ＬＤＤ構造の高濃度拡散層形成のためのイオン注入の際に高濃度拡散層の範囲を規定する部材として機能するとともに、セルフアラインコンタクト（ＳＡＣ）を形成する際のエッチングストッパーとしても機能している。それに対し、本実施形態においては、窒化膜サイドウォール１１０を不純物イオンの注入の際の高濃度拡散層１１８の範囲を規定するためにのみ用い、その後は、基板全体を覆うエッチストッパ膜１１３に、セルフアラインコンタクト（ＳＡＣ）の円滑な形成を確保する役割を果たさせるようにしているのである。
【００５７】
よって、本実施形態では、トランジスタの特性を良好に維持しつつ、セルフアラインコンタクト（ＳＡＣ）構造を有する，超微細で信頼性の高いＭＩＳトランジスタを配置した半導体装置を得ることができる。
【００５８】
（第２の実施形態）
図３（ａ）〜（ｄ）及び図４（ａ）〜（ｄ）は、本発明の第２の実施形態における半導体装置の製造方法を示す断面図である。
【００５９】
まず、図３（ａ）に示す工程で、ｐ型のシリコン基板１０１上に、選択酸化（ＬＯＣＯＳ）法によって、膜厚が約４００ｎｍのフィールド酸化膜１０２を形成し、その後、熱酸化法により、シリコン基板１０１のうちフィールド酸化膜１０２によって囲まれた領域の露出している表面部を酸化して、シリコン基板１０１上に膜厚が約４ｎｍのゲート酸化膜１０３を形成する。
【００６０】
次に、図３（ｂ）に示す工程で、基板上に、膜厚が約２００ｎｍのｎ型多結晶シリコン膜１０４を堆積し、続いて、ｎ型多結晶シリコン膜１０４の上に膜厚が約１５０ｎｍのシリコン窒化膜１０５を堆積する。その後、シリコン窒化膜１０５の上にゲート電極を形成するためのレジストパターン１０６を形成する。
【００６１】
次に、図３（ｃ）に示す工程で、レジストパターン１０６をマスクとするエッチングにより、シリコン窒化膜１０５および多結晶シリコン膜１０４をパターニングして、ゲート上絶縁膜１０８とゲート電極１０７とをそれぞれ形成する。その後、フィールド酸化膜１０２とゲート上絶縁膜１０８（及びゲート電極１０７）とをマスクとして、不純物のイオン注入を行なって、シリコン基板１０１のうちゲート電極１０７の両側方に位置する領域に低濃度イオン注入層１１２を形成する。このとき、例えば砒素を、注入エネルギーが１０ｋｅＶで、ドーズ量５×１０14／ｃｍ2 の条件で注入する。
【００６２】
次に、図３（ｄ）に示す工程で、基板上に、ゲート電極１０７およびゲート上絶縁膜１０８を覆う膜厚が約２０ｎｍの薄いシリコン酸化膜からなるパッド膜１０９を形成する。その後、窒化チタン膜を堆積した後、窒化チタン膜をエッチバックして、ゲート電極１０７およびゲート上絶縁膜１０８の側面上に、窒化チタン膜サイドウォール１３０を形成する。その後、フィールド酸化膜１０２とゲート上絶縁膜１０８と窒化チタン膜サイドウォール１３０とをマスクとして、不純物のイオン注入を行なって、シリコン基板１０１のうち低濃度イオン注入層１１２の外側に位置する領域に高濃度イオン注入層１１５を形成する。このとき、例えば砒素を、注入エネルギーが４０ｋｅＶで、ドーズ量３×１０15／ｃｍ2 の条件で注入する。
【００６３】
次に、図４（ａ）に示す工程で、１０００℃，１０秒間の熱処理（アニール）により、低濃度イオン注入層１１２及び高濃度イオン注入層１１５に注入された不純物を活性化して、低濃度拡散層１１７及び高濃度拡散層１１８をそれぞれ形成する。
【００６４】
次に、図４（ｂ）に示す工程で、例えば硫酸と過酸化水素水との混合液によるウエットエッチングによって、窒化チタン膜サイドウォール１３０を除去する。その後、基板上に、膜厚が約５０ｎｍのシリコン窒化膜であるエッチストッパ膜１１３を堆積する。さらに、エッチストッパ膜１１３の上に、層間絶縁膜として膜厚が約１０００ｎｍのＢＰＳＧ膜１１６を堆積する。
【００６５】
次に、図４（ｃ）に示す工程で、ＢＰＳＧ膜１１６の上に、コンタクト孔を開口するためのマスクとなるレジストパターン１１９を形成する。このレジストパターン１１９は、高濃度拡散層１１８の上方に位置する部分に開口を有しているが、この開口の位置はゲート電極１０７に対して自己整合的に形成されている。つまり、レジストパターン１１９の開口は、フォトマスクの位置のずれ方によっては、エッチストッパ膜１１３の垂直方向に延びる部分やゲート上絶縁膜１０８とオーバーラップすることもあり、フィールド酸化膜１０２とオーバーラップすることもある。
【００６６】
次に、図４（ｄ）に示す工程で、レジストパターン１１９をマスクとするエッチングを行なって、層間絶縁膜であるＢＰＳＧ膜１１６とエッチストッパ膜１１３とパッド膜１０９とを貫通して高濃度拡散層１１８に到達するコンタクト孔１２０を開口する。
【００６７】
その後、上記従来例と同様に、コンタクト孔１２０の内部及び層間絶縁膜１１６の上にアルミニウム合金膜を堆積した後、アルミニウム合金膜をパターニングして、配線を形成する。
【００６８】
本実施形態においても、上記第１の実施形態と同様に、高濃度拡散層１１８形成のための不純物イオンの注入の際（図３（ｄ）参照）には、窒化チタン膜サイドウォール１３０が存在するので、高濃度拡散層１１８の範囲の規定と濃度プロファイルの制御とが円滑に行なわれる。一方、層間絶縁膜であるＢＰＳＧ膜１１６を堆積する前には、窒化チタン膜サイドウォール１３０が除去されゲート電極間の間隙が広く確保されている。また、エッチストッパ膜１１３によってＳＡＣの形成時にコンタクト孔がゲート電極に到達したり、コンタクト孔が素子分離領域のフィールド酸化膜１０２を貫通するのが阻止される。よって、上記第１の実施形態と同じ効果を発揮することができる。
【００６９】
特に、本実施形態においては、第１の実施形態におけるシリコン窒化膜からなる窒化膜サイドウォール１１０に代えて、窒化チタン膜からなる窒化チタン膜サイドウォール１３０を設けているので、この窒化チタン膜サイドウォール１３０を除去する際、選択ウエットエッチングを用いればシリコン酸化膜との選択比が高くなるので、下地のパッド膜１０９をほとんどエッチングすることなく、容易に選択エッチングを行なうことができる。
【００７０】
（第３の実施形態）
図５（ａ）〜（ｄ）及び図６（ａ）〜（ｄ）は、本発明の第３の実施形態における半導体装置の製造方法を示す断面図である。
【００７１】
まず、図５（ａ）に示す工程で、ｐ型のシリコン基板１０１上に、選択酸化（ＬＯＣＯＳ）法によって、膜厚が約４００ｎｍのフィールド酸化膜１０２を形成し、その後、熱酸化法により、シリコン基板１０１のうちフィールド酸化膜１０２によって囲まれた領域の露出している表面部を酸化して、シリコン基板１０１上に膜厚が約４ｎｍのゲート酸化膜１０３を形成する。
【００７２】
次に、図５（ｂ）に示す工程で、基板上に、膜厚が約２００ｎｍのｎ型多結晶シリコン膜１０４を堆積し、続いて、ｎ型多結晶シリコン膜１０４の上に膜厚が約１５０ｎｍのシリコン窒化膜１０５を堆積する。その後、シリコン窒化膜１０５の上にゲート電極を形成するためのレジストパターン１０６を形成する。
【００７３】
次に、図５（ｃ）に示す工程で、レジストパターン１０６をマスクとするエッチングにより、シリコン窒化膜１０５および多結晶シリコン膜１０４をパターニングして、ゲート電極１０７とゲート上絶縁膜１０８とをそれぞれ形成する。
【００７４】
次に、図５（ｄ）に示す工程で、基板上に、ゲート電極１０７およびゲート上絶縁膜１０８を覆う膜厚が約２０ｎｍの薄いシリコン酸化膜からなるパッド膜１０９を形成する。その後、基板上にＢＰＳＧ膜を堆積した後、ＢＰＳＧ膜をエッチバックして、ゲート電極１０７およびゲート上絶縁膜１０８の側面上に、酸化膜サイドウォール１４０を形成する。その後、フィールド酸化膜１０２とゲート上絶縁膜１０８と酸化膜サイドウォール１４０とをマスクとして、不純物のイオン注入を行なって、シリコン基板１０１のうち酸化膜サイドウォール１４０の外側に位置する領域に高濃度イオン注入層１１５を形成する。このとき、例えば砒素を、注入エネルギーが４０ｋｅＶで、ドーズ量３×１０15／ｃｍ2 の条件で注入する。
【００７５】
次に、図６（ａ）に示す工程で、１０００℃，１０秒間の熱処理（アニール）により、高濃度イオン注入層１１５に注入された不純物を活性化して、高濃度拡散層１１８を形成する。
【００７６】
次に、図６（ｂ）に示す工程で、フッ酸蒸気によるエッチングによって、酸化膜サイドウォール１４０を除去する。その後、基板上に、膜厚が約５０ｎｍのシリコン窒化膜であるエッチストッパ膜１１３を堆積する。さらに、エッチストッパ膜１１３の上に、層間絶縁膜として膜厚が約１０００ｎｍのＢＰＳＧ膜１１６を堆積する。
【００７７】
次に、図６（ｃ）に示す工程で、ＢＰＳＧ膜１１６の上に、コンタクト孔を開口するためのマスクとなるレジストパターン１１９を形成する。このレジストパターン１１９は、高濃度拡散層１１８の上方に位置する部分に開口を有しているが、この開口の位置はゲート電極１０７に対して自己整合的に形成されている。つまり、レジストパターン１１９の開口は、フォトマスクの位置のずれ方によっては、エッチストッパ膜１１３の垂直方向に延びる部分やゲート上絶縁膜１０８とオーバーラップすることもあり、フィールド酸化膜１０２とオーバーラップすることもある。
【００７８】
次に、図６（ｄ）に示す工程で、レジストパターン１１９をマスクとするエッチングを行なって、層間絶縁膜であるＢＰＳＧ膜１１６とエッチストッパ膜１１３とパッド膜１０９とを貫通して高濃度拡散層１１８に到達するコンタクト孔１２０を開口する。
【００７９】
その後、上記従来例と同様に、コンタクト孔１２０の内部及び層間絶縁膜１１６の上にアルミニウム合金膜を堆積した後、アルミニウム合金膜をパターニングして、配線を形成する。
【００８０】
本実施形態においても、上記第１の実施形態と同様に、高濃度拡散層１１８形成のための不純物イオンの注入の際（図５（ｄ）参照）には、酸化膜サイドウォール１４０が存在するので、高濃度拡散層１１８の範囲の規定と濃度プロファイルの制御とが円滑に行なわれる。一方、層間絶縁膜であるＢＰＳＧ膜１１６を堆積する前には、酸化膜サイドウォール１４０が除去されゲート電極間の間隙が広く確保されている。また、エッチストッパ膜１１３によってＳＡＣの形成時にコンタクト孔がゲート電極に到達したり、コンタクト孔が素子分離領域のフィールド酸化膜１０２を貫通するのが阻止される。よって、上記第１の実施形態と同じ効果を発揮することができる。
【００８１】
特に、本実施形態においては、第１，第２の実施形態におけるシリコン窒化膜からなる窒化膜サイドウォール１１０や、窒化チタン膜からなる窒化チタン膜サイドウォール１３０に代えて、ＢＰＳＧ膜からなる酸化膜サイドウォール１４０を設けているので、酸化膜サイドウォール１４０の除去をフッ酸蒸気によって選択的に行なうことが可能になる。つまり、本実施形態の方法を用いると、第１，第２の実施形態のごとき液槽に浸漬する必要のあるウエットエッチングではなく、チャンバ内で処理できる蒸気エッチングを用いることができるので、本実施形態により、酸化膜サイドウォール１４０の除去工程とその前後の工程との接続が極めて容易化され、製造工程の所要時間の短縮と工程の簡素化などを図ることができる。
【００８２】
上記第１〜３の実施例においては、半導体装置内のｎチャネル型のＭＩＳトランジスタの部分の構造の変化を示しながら、製造工程の説明を行なったが、一般的に半導体装置内にはｐチャネル型ＭＩＳトランジスタや、ゲート酸化膜の膜厚の異なるトランジスタ（ｎチャネル型及びｐチャネル型ＭＩＳトランジスタ）も配置されており、これらの各ＭＩＳトランジスタにおいても、製造工程において各実施形態に示すｎチャネル型ＭＩＳトランジスタと同様の構造の変化が生じることになる。
【００８３】
また、ＢｉＣＭＯＳデバイスである半導体装置におけるＣＭＯＳ部分に本発明を適用することにより、上記各実施形態と同様の効果を発揮することができる。
【００８４】
また、上記第１，第２の実施形態においては、ＭＩＳトランジスタの拡散層が低濃度拡散層と高濃度拡散層からなるいわゆるＬＤＤ構造を有するＭＩＳトランジスタに本発明を適用した例を説明したが、シングルドレイン構造を有するＭＩＳトランジスタに本発明を適用しても上述の効果を発揮することができる。逆に、第３の実施形態を、ＬＤＤ構造を有するＭＩＳトランジスタに適用しても、上述の効果を発揮することができる。
【００８５】
また、上記第１〜３の実施形態においてはエッチストッパ膜１１３をシリコン窒化膜により構成したが、本発明のエッチストッパ膜の材質はこれに限定するものではなく、例えばシリコンオキシナイトライド膜、窒化アルミニウム膜、あるいはアルミナ膜等によってエッチストッパ膜としての機能を果たさせてもかまわない。
【００８６】
また、上記各実施形態においては、ゲート電極１０７を単層のｎ型多結晶シリコン膜により構成したが、本発明はこれに限定するものではなく、多結晶シリコン膜からなる下部ゲート電極上に例えばモリブデンシリサイド膜等のシリサイド膜からなる上部ゲート電極が設けられたポリサイドゲート構造を有する半導体装置や、多結晶シリコン膜からなる下部ゲート電極上にタングステン膜等のメタル膜からなる上部ゲート電極が設けられたポリメタルゲート構造を有する半導体装置についても、上記各実施形態と同様の効果を得ることができる。
【００８７】
また、高濃度拡散層形成のためのイオン注入後に除去するサイドウォールを構成する材料は、上記各実施形態におけるシリコン窒化膜，窒化チタン膜，ＢＰＳＧ膜に限定されるものではなく、絶縁性材料に限定されるものでもない。例えば、ポリシリコン膜，Ａｌ膜，Ｃｕ膜，Ｔｉ膜などの導体膜など、パッド膜１０９を構成するシリコン酸化膜とのエッチング選択比が十分確保できる材料であれば、それをサイドウォール構成用材料として用いることにより、上記各実施形態とほぼ同様の効果を発揮することができる。
【００８８】
【発明の効果】
本発明の半導体装置の製造方法によれば、高濃度拡散層形成のための不純物のイオン注入の際には、高濃度拡散層の範囲をサイドウォールによって規定しつつ、層間絶縁膜を形成する前にサイドウォールを除去して、基板上にエッチストッパ膜を堆積してから、層間絶縁膜の形成，コンタクト孔の形成を行なうようにしたので、自己整合型コンタクトを備え、超微細で信頼性の高いＭＩＳトランジスタを配置した半導体装置を形成することができる。
【図面の簡単な説明】
【図１】  （ａ）〜（ｄ）は、本発明の第１の実施形態における製造工程のうち高濃度イオン注入層を形成するまでの工程を示す断面図である。
【図２】  （ａ）〜（ｄ）は、本発明の第１の実施形態における製造工程のうちコンタクト孔を形成するまでの工程を示す断面図である。
【図３】  （ａ）〜（ｄ）は、本発明の第２の実施形態における製造工程のうち高濃度イオン注入層を形成するまでの工程を示す断面図である。
【図４】  （ａ）〜（ｄ）は、本発明の第２の実施形態における製造工程のうちコンタクト孔を形成するまでの工程を示す断面図である。
【図５】  （ａ）〜（ｄ）は、本発明の第３の実施形態における製造工程のうち高濃度イオン注入層を形成するまでの工程を示す断面図である。
【図６】  （ａ）〜（ｄ）は、本発明の第３の実施形態における製造工程のうちコンタクト孔を形成するまでの工程を示す断面図である。
【図７】  （ａ）〜（ｅ）は、第１の従来例における製造工程のうち厚いシリコン酸化膜を形成するまでの工程を示す断面図である。
【図８】  （ａ）〜（ｅ）は、第１の従来例における製造工程のうち層間絶縁膜を形成するまでの工程を示す断面図である。
【図９】  （ａ）〜（ｄ）は、第１の従来例における製造工程のうち配線を形成するまでの工程を示す断面図である。
【図１０】  （ａ）〜（ｅ）は、第２の従来例における製造工程のうち層間絶縁膜を形成するまでの工程を示す断面図である。
【図１１】  （ａ）〜（ｄ）は、第２の従来例における製造工程のうち配線を形成するまでの工程を示す断面図である。
【符号の説明】
１０１  シリコン基板（半導体基板）
１０２  フィールド酸化膜（素子分離領域）
１０３  ゲート酸化膜（ゲート絶縁膜）
１０４  多結晶シリコン膜
１０５  シリコン窒化膜
１０６  レジストパターン
１０７  ゲート電極
１０８  ゲート上絶縁膜
１０９  パッド膜
１１０  窒化膜サイドウォール
１１２  低濃度イオン注入層
１１５  高濃度イオン注入層
１１７  低濃度拡散層
１１８  高濃度拡散層
１１９  レジストパターン
１２０  コンタクト孔
１３０  窒化チタン膜サイドウォール
１４０  酸化膜サイドウォール
【図１】
0003886316.tif 000002
【図２】
0003886316.tif 000003
【図３】
0003886316.tif 000004
【図４】
0003886316.tif 000005
【図５】
0003886316.tif 000006
【図６】
0003886316.tif 000007
【図７】
0003886316.tif 000008
【図８】
0003886316.tif 000009
【図９】
0003886316.tif 000010
【図１０】
0003886316.tif 000011
【図１１】
0003886316.tif 000012