(57)【特許請求の範囲】
【請求項１】
方形波のサンプリング信号を形成するタイミング制御手段と、前記サンプリング信号を分周した方形波の高調波監視信号を生成する分周手段と、電力系統からの電力系統信号に前記高調波監視信号を加算した重畳信号を出力するアナログフィルタと、前記重畳信号を前記サンプリング信号でサンプリングしてディジタル化された重畳信号に変換するアナログディジタル変換手段と、ディジタルフィルタの伝送零点周波数がサンプリング信号周波数の１／４倍に設定され、サンプリング信号周波数が伝送零点周波数の４倍に設定され、前記方形波サンプリング信号に基因して伝送零点周波数の４倍内外に形成された奇数倍の伝送零点周波数についてサンプリング信号周波数の１／２の周波数を境にしてディジタルフィルタの周波数−ゲイン特性が折返される周波数特性を備えて、前記ディジタル化された重畳信号に加算された前記高調波監視信号の除去に際して該高調波監視信号に含まれる前記４倍内外の奇数次の高調波成分をも除去する第１ディジタルフィルタと、前記ディジタル化された重畳信号を抽出する第２ディジタルフィルタと、前記第１ディジタルフィルタから、前記奇数次の高調波成分が除去された、ディジタル化された重畳信号を入力し、前記電力系統の電気角３０°周期の演算用周波数で、保護制御演算処理を実行する演算手段と、前記第２ディジタルフィルタで抽出した前記ディジタル化された重畳信号を入力し、前記アナログフィルタを監視する監視手段と、を備えたことを特徴とするディジタル保護・制御装置。
【請求項２】
請求項１において、前記電力系統が５０Ｈｚの場合、奇数倍の高調波成分を含む前記高調波監視信号が６００Ｈｚ、前記サンプリング信号が２４００Ｈｚの周波数に設定されることを特徴とするディジタル保護の制御装置。
【請求項３】
請求項１において、前記電力系統が６０Ｈｚの場合、奇数倍の高調波成分を含む前記高周波監視信号が７２０Ｈｚ、前記サンプリング信号が２８８０Ｈｚの周波数に設定されることを特徴とするディジタル保護・制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル保護・制御装置に係り、特に、保護・制御演算に悪影響がなくアナログ入力部の不良検出を高精度に行うに好適なディジタル保護・制御装置に関する。
【０００２】
【従来の技術】
従来技術のディジタル制御保護装置としては、例えば、特願平1−42501号公報に記載されているように、 電力系統用の信号処理システム(ディジタル保護リレー)に用いたものが知られている。 この種の装置は、アナログ入力部、ディジタル演算処理部、整定部及び出力部を備えており、この入力部に、折返し誤差防止用のアナログフィルタ、 サンプルホールド回路、マルチプレクサ、Ａ/Ｄ変換器及びバッファを備えたディジタル信号処理装置が設けられて構成されている。
上記従来技術によれば、アナログ入力信号に基本波の１２倍調波からなる高調波監視信号(以下、高調波信号と略する)を重畳させ、重畳させた信号のみを第２ディジタルフィルタで抽出し、抽出した第２ディジタルフィルタの出力の実効値を算出し、実効値の大きさを既知の値と比較して、アナログ入力部の不良の有無を検出するようにしている。
【０００３】
また、第２ディジタルフィルタに第１デイジタルフィルタを並列に設け、直流成分と基本波以外の成分、または基本波以外の成分を除去するようにしている。この装置の第１デイジタルフィルタは、電力系統の電圧及び電流に重畳する高調波成分(含む所定不要成分)は勿論のこと、アナログ入力部監視用に重畳した高調波信号についても除去し、 後段のディジタル保護・制御演算部にデータを送出するようにしている。
また、高調波重畳監視については、文献「電気協同研究 第５０巻第１号第二世代ディジタルリレー」の109頁に記載されているように、第二世代ディジタルリレーに対しては標準的に適用されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来技術(特願平1−42501号公報)を、多数の信号チャンネルの総和を取るようなシステム(母線保護装置など)に適用する場合は、以下に要約する課題が生じる。
第１に、 従来技術では、入力するアナログ入力信号に高調波信号(基本波の12倍調波)を重畳させるが、 この高調波信号を方形波としてのディジタル信号から分周して生成しているために、基本波の１２倍高調波以外の高次の信号成分が含まれる。この高調波信号を第１デイジタルフィルタで演算によるフィルタ処理を実行しても高次の微少な信号成分は除去できずノイズ成分として現れてしまい、総和を取ることによりさらに保護・制御演算誤差となり、S/N比が低下する。このことにより、非常に広いダイナミックレンジが要求されるシステムでは適用が困難となる。
【０００５】
第２に、非方形波からなる高調波信号を発生させる高精度な信号発生器を備えれば、基本波に該高調波信号を重畳させても上記課題はなく解決できるが、そのためにコスト高(部品点数の増)となると共に回路の小形化の妨げとなる課題が発生する。また、第３に、上記課題を回避するに、高調波重畳方式ではなく装置本来の保護・制御システムの機能を停止して(即ち、犠牲にして)基本波を入力し、この基本波を検出してアナログ回路の不良を検出する基本波点検方式を採用せざるを得ない場合も生じる。
【０００６】
従って、本発明の目的は、上記課題を解決し、高精度な信号発生器を備えることなく、 低価格化かつ小形化が可能なディジタル保護・制御装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成する本発明によるディジタル保護・制御装置の特徴は、電力系統からのアナログ信号に高調波信号を重畳して重畳信号を出力する重畳手段と、該重畳信号をサンプリングしてディジタル信号に変換する変換手段と、該ディジタル信号から前記高調波信号を除去する除去手段と、保護・制御演算周期Ｔnを保有して保護・制御演算処理を実行する演算手段とを含み構成するディジタル保護・制御装置において、 前記変換手段のサンプリング周波数を「１/保護・制御演算周期Ｔn」の４倍の周波数に設定する手段と、該サンプリング周波数の１／４倍の方形波を前記高調波信号の基準周波数として生成する手段とを設け、前記除去手段の伝送零点周波数を前記サンプリング周波数の１／４倍の周波数に設定したことにある。
【０００８】
また、他の特徴は、アナログ入力部が入力したアナログ信号に高調波信号を重畳して重畳信号を出力する重畳手段と、該重畳信号をサンプリングしてディジタル信号に変換する変換手段と、該ディジタル信号から前記高調波信号を抽出する抽出手段と、 保護・制御演算周期Ｔnを保有して保護・制御演算処理を実行する演算手段と、抽出した信号の実効値を算出し該実効値の大きさを既知の値と比較して前記アナログ入力部の不良の有無を監視する監視手段とを含み構成するディジタル保護・制御装置において、前記変換手段のサンプリング周波数を「１/保護・制御演算周期Ｔn」の４倍の周波数に設定する手段と、該サンプリング周波数の１／４倍の方形波を前記高調波信号の基準周波数として生成する手段とを設けるところにある。
【０００９】
本発明によれば、不要な信号成分が除去されるので、既存のクロック信号を高調波信号として兼用することができ、低価格化かつ小形化が可能である。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照し説明する。
図１は、本発明による一実施例のディジタル保護・制御装置を示すブロック図である。ディジタル保護・制御装置の高調波重畳監視の処理構成を示している。
図２は、図１に示すディジタル保護・制御装置の一実施例のハードウエア構成を示すブロック図である。図１に示した処理構成を実現するハードウエア構成を示すものである。
【００１１】
図１において、 １aは電力系統からの電圧または電流信号を電子回路レベルに変換する入力変成器、 １mは重畳信号を出力するアナログフィルタ(AF)で、１b,１cからなり、１bは入力変成器からの入力信号に高調波信号を加算し重畳させる加算回路、１cは折り返し誤差防止用のローパスフィルタ(LPF)である。
そして、 １dはサンプル／ホールド回路を内蔵したアナログ／ディジタル変換器(A/D)、１eはクロック信号(方形波の一種である信号)を発生するオシレータ(OSCと略称)、 １fはA/D変換指令などの制御信号や重畳するための高調波信号等を生成するタイミング制御回路、１gはA/D変換指令信号(即ち、サンプリング信号)を１／４倍に分周する分周回路、１hは 分周回路からの高調波信号の直流成分及び不要な信号成分を除去するバンドパスフィルタ(BPFと略称)である。
【００１２】
また、１iは重畳信号に含まれる「直流成分と基本波以外の成分」、または「基本波以外の成分」を除去する第１ディジタルフィルタ(DF1)、 １jは入力信号に重畳させた高調波信号成分(基本波の１２倍調波を基準とする信号成分)を抽出する第２ディジタルフィルタ(DF2)、１kは１jに示す第２ディジタルフィルタDF2の出力の実効値を算出し、実効値の大きさを既知の値と比較して、アナログ入力部の不良の有無を検出する判定処理回路を示している。 そして、１nは、除去した周波数特性を有する信号にて保護・制御演算する演算回路である。
【００１３】
従って、本実施例の場合では、重畳手段はアナログフィルタ(AF)に、変換手段はアナログ／ディジタル変換器(A/D)に、除去手段は第１ディジタルフィルタ(DF1)に、抽出手段は第２ディジタルフィルタ(DF2)に、演算手段はオシレータ(OSC)などを包含するマイクロコンピュータからなる演算回路１nに、 監視手段はマイクロコンピュータからなる判定処理回路１kに該当する。
【００１４】
次の図２において、２aはオシレータ、 ２bはタイミング制御回路、２cは分周回路、２dはアナログのバンドパスフィルタである。 ２e〜２gはサンプリングによる折返し誤差防止用のアナログフィルタ(AF1〜AFN)、２hは入力信号in1から入力信号inNまでを切換えて、 多重化するマルチプレクサ(MPXと略称)、２iはサンプル/ホールド回路を内蔵したサンプリング形のアナログ／ディジタル変換器(S/HA/Dと略称)、２jはサンプル/ホールド形アナログ／ディジタル変換器(S/H A/D)にて変換したディジタルデータを記憶するメモリ(MEM1と略称)、 ２kはメモリに格納したアナログ／ディジタル変換データを読み出し、ディジタルフィルタ演算処理及び高調波重畳監視処理を行い、 結果をデータメモリ２n(MEM2)に格納処理するディジタルシグナルプロセッサ(DSPと略称)、 ２lは該DSPの処理プログラムを格納するリードオンリメモリ(ROM)、２mは該DSPのローカルバス、２oはシステムバス２pに接続するインタフェース回路(I/F)である。
【００１５】
図２に示した本発明の特徴となるタイミング制御回路２bは、OSCからの方形波からなるクロック信号(200f)を入力し分周すると共に、分周した信号の組合せから各回路(手段)で必要な信号を生成するものである。すなわち、タイミング制御回路２bからは、分周回路２cとMPX２hとに、サンプリング信号(200e)と、切換信号(200g)とを供給すると共に、S/H A/D,MEM1,DSPに、それぞれ200b，200c，200dの各信号を供給している。
【００１６】
分周回路２cではタイミング制御回路２bから入力したサンプリング信号200eを1/4倍の周波数に分周し、バンドパスフィルタ２dに分周した高調波信号200aを印加する。バンドパスフィルタ２dでは、重畳された信号成分(基本波の１２倍調波からなる信号成分)以外の成分を除去する。即ち、バンドパスフィルタ２dの設置目的は、印加された高調波信号200aの直流成分(オフセット成分)の除去と系統からの入力信号の周波数の除去にある。 このバンドパスフィルタ２dで入力信号の周波数の除去を行わないと、アナログフィルタAF1〜AFNにてバンドパスフィルタ２dの出力信号と入力信号を加算する場合に誤差が生じるからである。
【００１７】
図３は、図２に示したハードウエア構成の主要な信号波形例を示すタイムチャートである。
図３において、(a)は、MPXの切換えの状態を示す。 MPXによる切換えはサンプリング周期の間に複数のチャンネルch1〜chNまでが一廻りするように動作する。このときの切換え周期は1/fsである。fsはサンプリング周波数を表わしている。即ち、切換信号200gはサンプリング信号200eと同じ周期(等価のもの)である。
【００１８】
(b)は、サンプリング形アナログ／ディジタル変換器への 変換指令信号(200b)の波形例を示す。 これは、MPXが切換信号200gに基づいて、複数のチャンネルを切換え多重化するので、多重化された信号を順にサンプリングすると共に、アナログ／ディジタル変換(A/D変換と略)する。 即ち、MPXの切換えタイミングとA/D変換タイミングは１対１に対応する。 このときの同一チャンネルのA/D変換周期は1/fsとなる。即ち、MPXの切換え周波数ならびにA/D変換する変換周波数は、サンプリング周波数と同一とする。切換信号200gならびに変換指令信号200bはサンプリング信号200aと同じ周期(等価のもの)である。
【００１９】
(c)は、MEM1への「書込み信号」(200c)の波形例を示す。これも、MPXが複数のチャンネルを切換え多重化するので、多重化された信号の順にメモリへ格納する。そして、 MPXの切換えタイミングと書き込みタイミングは１対１に対応させる。即ち、書込み信号200cはサンプリング信号200aとも同じ周期とする。従って、このときの同一チャンネルの書き込み周期は1/fsである。しかしながら、書き込みタイミングは、A/D変換に必要な所要時間tAD経過後にずれて発行されている。
【００２０】
(d)は、DSPに対する「割込信号」(200d)を示す。この割込信号の周期は、サンプリング周期と同じ1/fsとするものである。 DSPはこの割込信号を受け付けると、MEM1からA/D変換されたデータを読み出し、 所期の手順(プログラム)に従い、演算処理するように動作する。
【００２１】
(e)は、BPFに印加し、アナログフィルタ(AF1〜AFN)にて重畳するための高調波信号(200a)である。 この高調波信号の周期は、分周回路にて1/4倍に分周しているために、４×1/fsとなる。例えば、サンプリング周波数fsを2400Hzとした場合には、高調波信号の周波数は600Hzとなる。
【００２２】
一方、一般的にディジタル保護・制御装置においては、 保護・制御演算周期Ｔnは、電気角30°とし、電力系統が50Hz系の場合：600Hz{＝(360°/電気角30°)×50Hz}, 60Hz系の場合：720Hzで行っているものが多く、保護・制御演算に影響を与えないためには、600Hzまたは720Hzを除去することが肝要であると言える。
即ち、保護・制御演算に影響を及ぼす高調波信号の周波数は、600Hzまたは720Hzである。従って、ディジタルフィルタの伝送零点は600Hzまたは720Hzとする必要がある。そしてまた、このときのサンプリング周波数は、高調波信号の周波数の４倍の2400Hzまたは2880Hzとする。この４倍についての説明は後述することにする。 以下、説明の便宜上、高調波信号は600Hz、サンプリング周波数は2400Hzとする。
【００２３】
入力信号に重畳する高調波信号は以下に示す式で表わすことができる。
f(t)＝4A/π{sinω1t+1/3 sinω3t+1/5 sinω5t+1/7 sinω7t+…｝  (数１)
但し、ω1＝2π・600、ω3＝2π・1800、ω5＝2π・3000、ω7＝2π・4200、
Ａ＝信号の波高値
(数１)式より明らかなように、 入力信号に重畳する図３(e)に示す高調波信号の周波数は、600Hzの３倍、５倍、７倍、…の奇数高調波成分を含み、600Hzに対する偶数高調波成分が存在しない周波数帯域であることが判る。これは、重畳する高調波信号として、既存のクロック信号を兼用するからである。従って、高調波除去用の第１ディジタルフィルタ(DF1)で、 これらの奇数高調波成分からなる周波数帯域が除去できれば、クロック信号を流用しても、保護・制御演算に誤差の要因がなくなり高精度化が図れると言える。なお、方形波以外の非方形波としては、正弦波,三角波などがある。
【００２４】
更に、本発明によるディジタル保護・制御装置の詳細について説明する。
図４は、本発明による一実施例のアナログフィルタを示す図である。 図４(a)は、構成回路を、図４(b)は、周波数特性を示している。 例えば、図２に示したアナログフィルタ２e〜２g(AF1〜AFN)に関する回路図を示すものである。アナログフィルタ(AF)は、加算機能付きの１次ローパスフィルタと２次のローパスフィルタとから構成される。
【００２５】
図４(a)において、4a,4b,4c,4f,4hは抵抗、4d,4g,4iはコンデンサ、4e,4jは演算増幅器(オペアンプ)である。 そして、図４(a)の4a,4b,4c,4d,4eにて構成する回路は、加算回路１bとしての加算機能付きの１次ローパスフィルタであり、4f,4g,4h,4i,4jにて構成する回路は、ローパスフィルタ１cに相当する２次ローパスフィルタである。即ち、図４(a)に示すアナログフィルタ(AF)は、 図１の加算回路１b，ローパスフィルタ１cに対応するものであり、系統からの入力信号に高調波信号を加算し重畳した重畳信号を出力する構成である。
【００２６】
図４(b)は、上記の２次ローパスフィルタの周波数特性を示し、 図示のように低周波数領域を通過させ、 高周波領域を減衰させる特性であり、1/2fsのゲインは波高値Ａとなる。この２次ローパスフィルタは、サンプリングによる折返成分を低減させるので設けられることが望ましい。
【００２７】
図５は、本発明による一実施例のディジタルフィルタを示すブロック構成図である。 表１は、図５のディジタルフィルタのフィルタ係数導出式の一例(ローパスノッチフィルタ)を示すものである。
図１における、第１ディジタルフィルタ1iと、第２ディジタルフィルタ1jに対応するものである。ハードウエア的には、図２に示したディジタルシグナルプロセッサDSPやリードオンリメモリROMなどにて演算処理するものである。
【００２８】
図５において、5a,5b,5c,5d,5eは乗算回路(ブロック)、5f,5gは遅延回路(ブロック)、5h,5i,5j,5kは加算回路(ブロック)を示す。以下に、図５に示したディジタルフィルタの一例である ２次バイクワッド形の再帰形フィルタ(IIR)の伝達関数H(Z)を示す。(IIR:Infinaite Inpulse Responce  再帰形フィルタ)
H(Z)=ＨO・｛1+A1・Z-1+A2・Z-2｝／｛1+B1・Z-1+B2・Z-2｝      (数２)
(数２)式において、A1,A2,B1,B2,Hoは、表１の係数導出式より求めることができる。
【００２９】
係数導出式において、fzはフィルタの伝送零点周波数、foはしゃ断周波数、Ｑは選択度、Ｔはサンプリング周期(1/fs)をそれぞれ示す。この式から、フィルタの伝送零点周波数fzは、任意に設定できると言える。
【００３０】
【表１】
0004011143.tif 000002
【００３１】
図６は、図５にて示したディジタルフィルタの周波数特性例を示す図である。
図６(a)は、高調波除去用の第１ディジタルフィルタ(DF1)の周波数特性例を示し、図６(b)は、重畳信号抽出用の第２ディジタルフィルタ(DF2)の周波数特性例を示している。
図６(a)において、 第１ディジタルフィルタの伝送零点周波数ｗ１をサンプリング周波数の1/4に設定すると、 サンプリング定理によりサンプリング周波数の1/2の周波数を境にして折返され、 fz＝1/2fs+(1/2fs - w1)の周波数が伝送零点周波数となる。この周波数fzはディジタルフィルタの伝送零点周波数ｗ１の３倍の周波数となっている。同様にして、ｗ１の５倍の周波数、ｗ１の７倍の周波数の伝送零点周波数が形成される。
【００３２】
具体的に説明すると、 伝送零点周波数をｗ１＝600Hzとし、サンプリング周波数fsを伝送零点周波数の４倍の2400Hzに設定すると、伝送零点周波数は、600Hz,1800Hz,3000Hz,4200Hz…となる。従って、重畳した高調波信号は(数１)式に示したように方形波信号であるので、 600Hzの奇数次の高調波の加算で表わせるため第１ディジタルフィルタにて上記した重畳した高調波信号は、完全に除去でき、除去した周波数特性を有する信号にて保護・制御演算すれば、全く悪影響を及ぼすことがない保護・制御が行えることになる。
【００３３】
例えば、母線保護の演算式は下記にて表わせられるが、第１ディジタルフィルタを通過させた信号を使用して演算を行うために、 多数の入力チャンネル(入力電流)があっても重畳した高調波信号の影響は皆無であり、 高精度な演算が可能である。
ΣI−k1Σ｜I｜−k2(Σ｜I｜−Is)≧ Ｋ                        (数３)
ただし、I：入力電流、Is：入力電流のスカラ和、k1,k2：抑制係数、
Ｋ：比較係数。
【００３４】
一方、図６(b)に示したように、 重畳した信号成分部分のみを抽出する第２ディジタルフィルタを構成することは、一般の公知技術で容易である。そして、例えば、第２ディジタルフィルタにて抽出した重畳信号から、下記の(数４)式にて波高値Ａ(大きさ)を求め、所期の値の範囲内かどうか判定することより、アナログ入力回路が不良であるかどうかを判定することができるものである。即ち、装置の不良検出が高精度に行えると言える。
0004011143.tif 000003
但し、波高値は電気角30°毎にn=12サンプルのデータを使用して求める。
【００３５】
以上を纏めると、次の通りである。
従来技術のディジタル保護・制御装置及びディジタル保護・制御装置の高調波重畳監視方法では、前述のように、電力系統から取込んだアナログ入力信号に高調波信号を重畳させ、重畳させた信号のみを抽出する第２ディジタルフィルタと、この第２ディジタルフィルタの出力の実効値を算出し、実効値の大きさを既知の値と比較して、アナログ入力部の不良の有無を検出する検出手段とから構成している。これに対し本発明によるディジタル保護・制御装置及びディジタル保護・制御装置の高調波重畳方法では、以下に示す手段または方法を特徴とするものである。
【００３６】
すなわち、第１に、入力するアナログ信号のサンプリング周波数(fs)を、「１/保護・制御演算周期Ｔn」の４倍に設定する手段を備える。具体的には、保護・制御演算周期Ｔnは、サンプリング周波数としてのfs＝1/n (n:整数でサンプリング周期)との間で、 n＝Ｔn／４の関係とし、ｎの設定はアナログ入力部のマイクロコンピュータのソフトウエアで所定値に設定するものである。換言すれば、サンプリング周期(1/fs)のｎ回に１回の割合で、 保護・制御演算部にデータを送出するように設定する方法であるとも言える。
【００３７】
尚、現時点は、前述のように電力系統が50Hzまたは60Hz系で電気角30°であるので、n＝600または720となっている。そして、保護・制御演算周期を従来と同じの「１/600または720」と設定することは、保護・制御演算部の演算アリゴリズムを流用することになり、 この点からもコスト低減に繋がるが、n＝600または720に限定されるものではない。
従って、保護・制御演算周期をＴnとした場合に、 その1/４倍の周期(周波数では４倍)となるサンプリング信号を生成する手段(本実施例では、オシレータ及びタイミング制御回路に該当する)または方法である。
【００３８】
第２に、アナログ信号に高調波信号を加算するために、 ディジタル保護・制御装置の基板内に実装したオシレータ (OSC)の方形波としてのクロック信号を流用し、即ち、専用の非方形波(単一周波数信号)を生成する高価な回路を設けることなく、設定したサンプリング周波数の1/4倍の方形波を、 該加算する高調波信号の基準周波数として生成する手段 (本実施例では、オシレータ，タイミング制御回路及び分周回路に該当する)または方法である。
【００３９】
第３に、オシレータ(OSC)のクロック信号を流用したサンプリング周波数の1/4倍の方形波であれば、該加算する高調波信号の基準周波数の奇数次高調波も加算されるので、 その奇数次高調波を除去するためにサンプリング周波数の1/4倍の周波数を伝送零点に設定したディジタルフィルタ(本実施例では、 第１ディジタルフィルタDF1に該当する、または、ディジタルシグナルプロセッサDSP及びリードオンリメモリROMに該当する)を備える、あるいは、その奇数次高調波を除去する方法である。
【００４０】
上記構成であれば、本発明の目的は達成される。即ち、まず、アナログ信号に高調波信号を重畳させるが、該高調波信号は小形かつ容易に実現できるように、従来からのクロック信号を流用して生成する。クロック信号は方形波信号であるため、 基準周波数の奇数次の周波数成分(１,３,５,７…)が含まれている。従って、 高調波除去用の第１デイジタルフィルタの伝送零点ｆｚを重畳する「基本波の１２倍調波からなる高調波信号」と同一とし、 基本波の１２倍調波の信号成分を完全に除去するようにする。
【００４１】
即ち、サンプリング周波数を第１デイジタルフィルタの伝送零点ｆｚの４倍とすると、 ディジタルフィルタの周波数−ゲイン特性がサンプリング周波数の1/2の周波数を境にして必ず折返されることが決まっているので、ディジタルフィルタの伝送零点が重畳した高調波の周波数成分(基準周波数の奇数倍：１,３,５,７…)と同一になるために、重畳した高調波信号は完全に除去される。
従って、保護・制御演算に全く影響を与えることなく、 高調波重畳監視によるアナログ部の監視ができるものである。
【００４２】
ところで、本実施例によれば、高精度な専用の信号発生器を備える必要がないものであるが、 その上に、図１に示したアナログバンドパスフィルタ１hも削減して、 分周回路１gの高調波信号(方形波)を直接アナログフィルタ(AF)に重畳することも可能である。したがって、更なる回路の大幅な小形化、低コスト化、高信頼度化などが実現できる。 また、保護・制御演算に全く悪影響を及ぼさないディジタル保護・制御装置のアナログ入力部の高調波重畳監視ができる。
【００４３】
またさらに、上記実施例で説明した第１ディジタルフィルタ(DF1)は、 伝送零点を有したローパスノッチ形であるが、この形に拘らず、例えば、サンプリング周波数の1/4倍の周波数領域が十分減衰するような ディジタルフィルタの形でも本発明を適用できることは言うまでもないことである。
【００４４】
【発明の効果】
本発明によれば、 ディジタル保護・制御装置のアナログ入力部の高調波監視を保護・制御演算に影響させることなくできるので、以下に示す効果がある。
(1)ディジタル保護・制御装置のアナログ入力部の高度な自動監視ができ装置の不良検出が高精度にできる。
(2)保護・制御演算に影響させることなく自動監視ができるので、システムの機能を損なうことがなく高精度な保護・制御演算ができる。
(3)監視用の信号は、 基板内に実装したクロック信号を流用し、そして分周した信号で生成可能であるために、高精度な信号発生器または専用の発生回路を設けることがなく、装置の小形化，低コスト化，高信頼度化が達成できる。
【図面の簡単な説明】
【図１】本発明による一実施例のディジタル保護・制御装置を示すブロック図である。
【図２】図１に示すディジタル保護・制御装置の一実施例のハードウエア構成を示すブロック図である。
【図３】図２に示したハードウエア構成の主要な信号波形例を示すタイムチャートである。
【図４】本発明による一実施例のアナログフィルタを示す図である。
【図５】本発明による一実施例のディジタルフィルタを示すブロック構成図である。
【図６】図５にて示したディジタルフィルタの周波数特性例を示す図である。
【符号の説明】
１a…入力変成器、１b…加算回路、１c…ローパスフィルタ(LPF)、１d…アナログ／ディジタル変換器(A/D)、１e，２a…オシレータ(OSC)、１f，２b…タイミング制御回路、１g，２c…分周回路、１h，２d…バンドパスフィルタ(BPF)、
１i…第１ディジタルフィルタ(DF1)、１j…第２ディジタルフィルタ(DF2)、
１k…判定処理回路、１m，２e〜２g…アナログフィルタ(AF)、１n…演算回路、
２h…マルチプレクサ(MPX)、２i…サンプル／ホールド形アナログ／ディジタル変換器(S/HA/D)、２j…メモリ(MEM1)、
２k…ディジタルシグナルプロセッサ(DSP)、２l…リードオンリメモリ(ROM)、
２m…ローカルバス、２n…データメモリ(MEM2)、
２o…インタフェース回路(I/F)、２p…システムバス、
4a,4b,4c,4f,4h…抵抗、4d,4g,4i…コンデンサ、4e,4j…演算増幅器、
5a,5b,5c,5d,5e…乗算回路、5f,5g…遅延回路、5h,5i,5j,5k…加算回路、
200a…高調波監視信号(高調波信号)、200b…変換指令信号、200c…書込み信号、
200d…割込信号、200e…サンプリング信号、200f…クロック信号、200g…切換信号、fs…サンプリング周波数、tAD…アナログ／ディジタル変換所要時間、
Ｔn…保護・制御演算周期。
【図１】
0004011143.tif 000004
【図２】
0004011143.tif 000005
【図３】
0004011143.tif 000006
【図４】
0004011143.tif 000007
【図５】
0004011143.tif 000008
【図６】
0004011143.tif 000009