(57)【特許請求の範囲】
【請求項１】
サーボ帯域(40)内に、サーボ遷移(42、43、44)を有するタイミング基準サーボパターンが書込まれた、磁気記憶媒体(34)に用いる適応媒体速度駆動ユニット(12、14)において、
磁気ヘッド(38)と、
サーボデコーダ(48)と、
デジタル制御発振器(110)と、を備え、
前記磁気ヘッド(38)は、サーボ読取要素(39)と、データ書込要素(170)と、を備え、前記サーボ読取要素は、前記サーボパターンを読取り、かつ、信号を発生するように構成され、前記信号は、前記サーボ遷移を読取るサーボ読取要素に対応する認識可能信号事象を有し、
前記サーボデコーダは、前記認識可能信号事象間の時間的長さを決定するように構成された時間捕捉論理回路(56)を有し、
前記デジタル制御発振器は、分解能を高める多相クロック発生器(144)を有し、前記データ書込要素が前記記憶媒体の速度に関わらず一定間隔でデータを前記記憶媒体に書込めるように追尾クロックを発生させ、
前記デジタル制御発振器（110）は複数のクロック位相を生成する回路と、それぞれが前記回路に接続した複数のカウンタ（112、114、116、118）とを有し、
前記デジタル制御発振器（110）は周期レジスタ（132）を有し、前記周期レジスタは、前記時間捕捉論理回路（56）から前記ヘッド（38）に対する媒体（34）の速度を表す計数値を受取るために前記時間捕捉論理回路（56）に接続され、それぞれの前記カウンタ（112、114、116、118）に前記計数値を再ロード値として供給するために前記カウンタ（112、114、116、118）に接続される、
ことを特徴とする適応媒体速度駆動ユニット。
【請求項２】
前記時間捕捉論理回路は、計数する複数のマルチビット２進カウンタ（62、64、66、68）と、マルチビットラッチ（70、72、74、76）とを備え、前記マルチビットラッチは、それぞれが前記マルチビット２進カウンタと接続され、前記サーボ遷移を読取るサーボ読取要素（39）に対応する認識可能信号事象に応答して、それぞれの位相の計数値をラッチすることを特徴とする請求項１に記載の適応媒体速度駆動ユニット。
【請求項３】
前記デジタル制御発振器（110）はアキュムレータ（126）を有し、前記アキュムレータ（126）は、前記周期レジスタ（132）に接続され、前記追尾クロック（162）を発生するために使用する位相を選択するフィールドを有することを特徴とする請求項１に記載の適応媒体速度駆動ユニット。
【請求項４】
前記周期レジスタ（132）に接続され、前記位相を選択するフィールドにより示された位相を選択して前記追尾クロック（162）を発生するマルチプレクサ（124）を備えることを特徴とした請求項１または３に記載の適応媒体速度駆動ユニット。
【請求項５】
前記周期レジスタ（132）が、前記時間捕捉論理回路（56）からアンダーレンジ計数を受けるよう構成されており、前記追尾クロック（162）が、前記アンダーレンジ計数に応答して、所定数のパルスおきに１位相だけ変移する出力パルス周期を発生させ、前記出力パルス周期を多重することにより高い分解能を得ることを特徴とする請求項１、３、または４に記載の適応媒体速度駆動ユニット。
【請求項６】
請求項１または３に記載の磁気ヘッドを磁気記憶媒体に対して位置決めするためのタイミング基準サーボシステムにおいて、
前記クロックの複数の位相を発生する回路は、相互に縦列接続され、それぞれが入力および出力を有する複数の遅延要素（146、148、150）と、最初の遅延要素（146）の入力に接続された入力クロック（154）と、を備え、最後の遅延要素が、前記入力クロック（154）の位相と同じ位相を出力することを特徴とするタイミング基準サーボシステム。
【請求項７】
適応速度駆動ユニット（12、14）が磁気媒体（34）にデータを等間隔で書込むのに使用する追尾クロック信号（162）を発生する方法であって、
前記磁気媒体が、サーボ帯域（40）内に書込まれたサーボ遷移（42、44、46）を有するサーボパターンを有し、前記磁気媒体（34）が磁気ヘッド（38）に対して可動であり、前記磁気ヘッド（38）が前記サーボパターンを読取り、かつ信号を発生するように構成されたサーボ読取要素（39）を有し、前記信号がサーボ遷移を読み取る前記サーボ読み取り要素に対応する認識可能な信号事象を有するものにおいて、
サーボ信号を受取り、信号事象間の時間長さを決定することにより、前記磁気ヘッド（38）に対する前記磁気媒体の速さを決定するステップと、
多相クロック発生器（144）を有するデジタル制御発振器（110）のカウンタ（112、114、116、118）内に、テープの前記決定された速さを表す再ロード値をロードすることにより前記追尾クロック信号を発生するステップと、
を備えることを特徴とする追尾クロック発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サーボシステムに関する。本発明はまた、適応磁気媒体システムに関する。
【０００２】
【従来の技術】
磁気テープに情報を保存する一つの方法は、「ヘリカルスキャン」技術といわれているものを使用している。ヘリカルスキャン・テープ装置は、情報をテープの長さに対して斜めのストライプを成して記録させる。ヘリカルスキャン装置は、容量を大きくするため、ゆっくり駆動されるテープに関して動作する回転ドラム・ヘッドを使用している。テープは回転ドラムの周りに巻かれている。
【０００３】
情報を磁気テープに保存する他の方法は、「線形記録」技術といわれているものを使用している。線形記録テープ装置は、情報をテープの長さ方向に延在する多数の平行トラックに記録する。線形記録装置は、ヘリカルスキャン・テープ装置に用いられる速度より早い速度でヘッドを通過して駆動されるテープに対して作動作する静止ヘッドを使用している。線形記録装置では、多数の読取/書込素子をヘッドに採用してテープに対して同時に作動することができる。本発明は、線形記録駆動装置に関する。
【０００４】
サーボ装置は、テープのトラックに沿って記録された情報またはパターンを使用して読取/書込素子をテープ上のデータに対して正確に位置決めしている。サーボ情報を使用してヘッドを（たとえば、テープの長さに沿う、ファイルの始めのような、所要位置を探すとき）テープの長さに対してばかりでなく、テープの幅に対しても正確に位置決めすることができる。したがって、テープ上のサーボ・パターンは、テープの幅を横断して変化するという特性を備えている。
【０００５】
様々なサーボ装置が当技術では既知である。たとえば、米国特許第5,432,652号（参考のためここに記載しておく）は、一様に離間した長手方向に延在する三つのサーボ・トラック域を有する磁気テープに関係している。四つの等しい大きさの長手方向に延在するデータ・トラック域がサーボ・トラック域間およびテープの長手方向の縁と長手方向に延長するデータ・トラック域の一つとの間に設けられている。トラック追尾のため、すべてのサーボ・トラック域は、同時に検知されて一つのヘッド位置決め信号を発生する。
【０００６】
米国特許第5,008,765号（参考のためここに記載しておく）は、複数のデータ・トラックおよび少なくとも第１の専用サーボ・トラックを備えたテープに対してデータを読取りまたは書込む方法に関係している。マルチ・チャンネル・ヘッドを使用してテープのトラックにアクセスする。ヘッドは、複数の所定位置の一つの近くで移動する。チャンネルは、ヘッドのどの一つの所定位置でも、一つのチャンネルがテープの専用トラックの中心にアクセスし、少なくとも二つの他のチャンネルが別個のデータ・トラックの中心にアクセスするように設置されている。
【０００７】
米国特許第5,262,908号（参考のためここに記載しておく）は、複数の磁気ヘッドを有するヘッド・ユニットが磁気テープの幅方向に次々に移動して追跡位置を切替え、データの記録/再生が、複数の磁気ヘッドの各々により、磁気テープ上に磁気テープが移動する方向に平行に形成された複数のデータ・トラックに沿って行なわれるように配置された磁気記録/再生装置のための追跡制御装置に関係している。
【０００８】
米国特許第5,574,602号（参考のためここに記載しておく）は、磁気テープ駆動機構に関係している。磁気ヘッドは、複数のトラックの横位置インジケータを同時に検知して類似の複数の無関係に発生された検知位置誤差信号を発生する。検知位置誤差信号は、組み合わされて位置決め装置を駆動して磁気ヘッドを磁気テープの長さの横方向に位置決めする出力位置誤差信号を与える。出力位置誤差信号は、検知位置誤差信号により示された位置誤差の平均を表している。検知位置誤差信号の量を監視し、出力位置誤差信号から貧弱な量信号を省略して良質のサーボ制御を維持している。
【０００９】
米国特許第5,450,257号（参考のためここに記載しておく）は、ヘッド組立体とテープの記録済みサーボ・トラックとの間の整列不良を自動的に補正する磁気記録テープ駆動装置に使用するためのヘッド−トラック方向決め装置に関係している。サーボ制御ループを使用して、装置は、テープ駆動機構の動作中のヘッド−トラック整列誤差を計算し、ヘッド組立体を旋回させるかまたはテープ・カートリッジを調節して誤差を補償する。横方向ヘッド−トラック位置決め機構をも装置に備えてサーボ・トラック上のヘッドの中心位置を位置決めし、維持する。
【００１０】
サーボ装置の一つの形式は、タイミング基準の装置である。タイミング基準のサーボ装置は、当技術で既知である。このようなサーボ装置では、サーボ帯域は、特定のサーボ帯域構成を有するサーボ帯域に書込まれる。このサーボ帯域構成は、テープの走行方向の位置（および速さ）の指示およびサーボ帯域を読取るサーボ要素に対するテープの横位置の指示を与える。テープ駆動装置は、テープ上のサーボ情報を検知するためのタイミング基準復調機構を備えている。この情報は、横方向位置、テープ速さ、および符号化データ・ビットを備えている。テープ幅に対するヘッドの位置は、対向する方位角方向に傾斜した遷移(transition)の相対タイミングから得られる。サーボ符号からの読戻しパルスをバースト的に処理する。バーストは、読取るとき共にまとめて所定数のパルスを発生する一組の遷移である。隣接バースト間の時間差は、横位置を表し、交互バースト間の時間差は、テープ速さを表している。時間基準サーボ装置の詳細事項については、ヨーロッパ特許出願ＥＰ０６９０４４２Ａ２を参照のこと。
【００１１】
適応テープ速度（ＡＴＳ）装置では、テープ速さは、ホスト・データ速さに適応している。これは高速ホストにデータを高速で転送させる一方、低速ホストは、テープに書込むべきデータがデータ・バッファから流出するときテープ駆動装置にテープを強制的に停止させてデータを位置決めしなおすことがない。
【００１２】
ＡＴＳを達成するには、書込みクロックを発生し、アナログ読み戻しフィルタの帯域幅にテープ速さを追跡させるのにテープ速さを追跡するクロックが必要である。書込みクロックは、テープ速さをなめらかに追跡してテープに書込まれるデータビットがどんな許容テープ速さに対しても一様な空間距離で確実に設置される低ジッタ・クロックであることが必要である。
【００１３】
テープ駆動装置は、アナログ読み戻しフィルタを備えている。読み戻しフィルタは、ノイズを除去し、通常はベッセル・フィルタまたは線形位相フィルタである。これらフィルタはしばしばフィルタの帯域幅を設定するのにクロックにロックされる位相同期ループを使用している。ＡＴＳテープ駆動装置の読み戻しフィルタの帯域幅は、読み戻し信号の帯域幅がテープ速さとともに拡大縮小し、実際に一定の空間スペクトルであるから、テープ速さとともに拡大縮小して一定の空間帯域幅を作り出す必要がある。
【００１４】
このような追尾クロックを、テープに書かれたサーボ・コードにロックされた位相同期ループ（ＰＬＬ）を用いて発生することができる。ＡＴＳ装置が必要とする現在の速さ範囲は、位相同期ループに使用されている通常のアナログ電圧制御発振器の範囲内にある。このような位相同期ループを使用すると、サーボ・コードからの速さ情報の濾過または平均化が可能になり、サーボ信号中の欠陥およびドロップアウトに幾らかの免疫性を与えることができる。
【００１５】
位相同期ループおよび周波数同期ループは、業界で既知であり、位相同期ループが位相の他に周波数を追跡することの他、互いに類似している。位相同期ループは、到来メッセージを受ける第１の入力を有し、第２の入力を有するし、出力を有する位相検出器と、位相検出器の出力に結合された入力を有し且つ出力を有するループ・フィルタと、ループ・フィルタの出力に結合された入力を有し、位相同期ループの出力を規定する出力を有する電圧制御発振器（ＶＣＯ）と、電圧制御発振器の出力に結合された入力を有し、位相検出器の第２の入力に接続された出力を有する分割器と、を備えている。位相検出器は、二つの入力信号の位相差に比例する出力電圧を発生する。ループ・フィルタは、位相同期ループの動力学を制御するのに使用される。電圧制御発振器は、入力制御電圧に比例する周波数を有するＡＣ出力を発生する。分割器は、入力信号の整数分割である周波数を有する出力信号を発生する。ループ・フィルタは、電圧制御発振器の制御ノードにコンデンサを備えている。
【００１６】
ここに使用するかぎり用語「位相同期ループ」は、動作の状態ではなく、機械的構造を記述する手段である。「位相同期ループ」の句の中の「同期（locked）」は、回路が動作していること、またはロック状態で働いていることを意味しない。したがって、ここに使用するかぎり、「同期」は特定の回路構成の規定を補助するための用語であり、回路の動作の所要状態を暗示する意味ではない。
【００１７】
【発明が解決しようとする課題】
この位相同期ループの方法の短所は、アナログ電圧制御発振器により制御電圧の関数として発生される周波数が温度、電源電圧、および部品ごとの変動にわたり予測不能であることにある。この予測不能性のため、ループは、電圧制御発振器の位相および周波数が所要位相および周波数に合致するまで電圧制御発振器の制御電圧を調節する位相/周波数比較器を使用してロックされている。
【００１８】
このフィードバックの必要性により電圧制御発振器の周波数を、位相/周波数比較器がテープ・サーボ・コードからパルスを受けることを単に停止すれば、電圧制御発振器の周波数が最後の良好なデータからドリフトする。位相同期ループを保持モードに切り替える方法も保持周波数に偏ってドリフトする傾向がある。また、現在の範囲より大きいＡＴＳ範囲が必要であれば、位相同期ループの電圧制御発振器は多数の範囲を備える必要がある。これはテープに空間を残して位相同期ループを新しい範囲に静定する必要がある。
本発明は、磁気媒体に書込まれるデータ・ビットが速さに無関係に磁気媒体上で一様間隔に設置されるようにデータを磁気媒体に書込むのに使用される追尾クロックの生成に関し、精度の高い追尾クロックを生成することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、磁気媒体に書込まれるデータ・ビットが速さに無関係に磁気媒体上で一様間隔に設置されるようにデータを磁気媒体に書込むのに使用される追尾クロックに関して多相クロック発生器を提供する。本発明の背景の章で上に説明したアナログ回路の問題を回避するのに、デジタル制御発振器（ＤＣＯ）を使用して追尾クロックを形成している。ＤＣＯの各位相間の位相変移を有する同じ周波数の多数のクロックを使用することにより、はるかに低いＤＣＯクロック速度で高い分解能の追尾クロックを発生している。
【００２０】
本発明の一局面は、磁気記憶媒体に使用する適応媒体速度駆動装置を提供し、磁気記憶媒体は、サーボ帯域内で媒体上に書かれたタイミング基準サーボ・パターンを含み、サーボ・パターンには遷移があり、駆動装置は、サーボ・パターンを読取って信号を発生するよう構成されたサーボ読取要素を備えた磁気ヘッドを備え、信号は、サーボ遷移を読取るサーボ読取要素に対応する認識可能信号事象を備え、磁気ヘッドは更に、データ書込要素と、信号事象間の時間の量を決定するよう構成された時間捕捉論理を備えたサーボ復号器と、書込要素が磁気媒体の速度に関係なく一様間隔でデータを磁気媒体に書込むのに使用できる追尾クロックを発生するよう構成されたデジタル制御発振器と、を備えており、デジタル制御発振器は、分解能を高める多相クロック発生器を備えている。
【００２１】
本発明の他の局面は、長さおよび幅を有し且つ媒体上に、遷移を備えたサーボ・パターンが書かれて磁気テープに使用される適応速度テープ駆動装置を提供しており、テープ駆動装置は、データ書込要素およびサーボ・パターンを読取って、サーボ遷移を読取るサーボ読取要素に対応する認識可能信号事象を備えている信号を発生するよう構成されたサーボ読取要素を備えたテープヘッドと、テープの長さをヘッドに対して移動させ、サーボ読取要素がサーボ・パターンを読取ることができるようにするモータと、サーボ信号を受けるよう構成され、信号事象間の時間の量を決定するよう構成された時間捕捉論理を備えているサーボ復号器と、データをテープにテープの速度に無関係に一様間隔で書込むのに書込要素が使用できる追尾クロックを発生するよう構成され、多相クロック発生器を備えているデジタル制御発振器と、を備えている。
【００２２】
本発明の他の局面は、データを等間隔で適応速度駆動装置で磁気媒体に書込むのに使用される追尾クロック信号を発生する方法を提供するが、磁気記憶媒体は、媒体上にサーボ帯域を成して書込まれた、遷移を有するサーボ・パターンを有し、磁気媒体は、磁気ヘッドに対して移動可能であり、ヘッドは、サーボ・パターンを読取って信号を発生するよう構成されたサーボ読取要素を備えており、信号は、サーボ遷移を読取るサーボ読取要素に対応する認識可能な信号事象を備えているものであり、方法は、サーボ信号を受取り、信号事象間の時間の量を決定することにより、ヘッドに対する磁気媒体の速度を決定すること、および多相クロック発生器を備えたデジタル制御発振器のカウンタにより磁気媒体の速度を表す再負荷値をロードすることにより追尾クロックを発生すること、から構成されている。
【００２３】
本発明の他の特徴および長所は、当業者には、下記詳細説明、特許請求の範囲、および図面を検討すれば明らかになるであろう。
【００２４】
【発明の実施の形態】
図１は、サーボ書込器12、およびテープ駆動装置14および16のような複数の駆動装置、を備えた装置10を示す。本発明を図１にコンピュータのテープ・データ記憶装置に関連して使用するように示してあるが、本発明には広い多様な用途がある。たとえば、本発明の或る局面をテープ以外の記憶媒体に関連して、またはデータ以外のアナログまたはデジタルの音楽または情報を保存するのに使用することができる。本発明の或る局面を、たとえば、ディスク記憶装置を含む多様な形式の記憶装置のどれかと関連して具体化することができる。例示だけの目的で、本発明をテープ技術に関連して説明する。
【００２５】
駆動装置14および16は、テープまたは他の形態の磁気記憶媒体に対してそれぞれデータを読取り、データを書込む。テープ駆動装置14および16をネットワークに結合し、または個別コンピュータに使用することができる。たとえば、テープ駆動装置16をコンピュータ20または22と交信するためにネットワーク18に接続し、テープ駆動装置14を個別コンピュータ24と共に使用する。更に、ネットワークに結合した、または個別コンピュータと共に使用するテープ駆動装置をスタンドアロンユニット（コンピュータから分離した）にすることができ、またはコンピュータのベイに受けられるよう構成することができる。たとえば、例示実施形態では、テープ駆動装置16はスタンドアロンテープ駆動装置であり、テープ駆動装置14は、コンピュータ24のハウジング内部のベイに支持されている。例示実施形態では、駆動装置14および16は、線形記録駆動装置である。代わりの実施形態が可能である。
【００２６】
例示実施形態では、サーボ書込器12およびテープ駆動装置14および16は、テープ・カートリッジ26、28、または30と共に使用されている。例示実施形態では、テープ・カートリッジは単一リール式テープ・カートリッジであり、それぞれリール32、およびリールに巻かれたテープ34を支持するハウジングを備えている。サーボ装置12にまたはテープ駆動装置14または16に入っている第２のリール36はテープに係合している。代わりの実施形態では、テープ・カートリッジは、二つのリールを備えている。テープの幅Ｗ（図２）は８ｍｍ、４ｍｍ、1/4インチ、または1/2インチである。テープはまた、テープ走行方向（すなわち、幅Ｗの方向に垂直な方向）に長さを有している。テープ走行の方向を矢印37で示す。
【００２７】
サーボ書込器12は、データを読み書きし、サーボ・コードを読取るテープ駆動装置14および16が続いて使用するためにサーボ・コードをテープに予め書込む。サーボ書込器12は、振幅基準サーボ・パターンとは対照的に、タイミング基準サーボ・パターンを発生する。
【００２８】
図２は、本発明の一実施形態でサーボ帯域に採用できるサーボ帯域構成を示す。図２に示すサーボ帯域構成は、テープの走行方向の位置（および速さ）の指示、およびサーボ帯域を読取るサーボ要素に対するテープの横方向位置の指示の双方を与える。テープ駆動装置14および16は、テープ34にあるサーボ情報を検知するためのタイミング基準復調機構を備えている。テープ駆動装置14および16はそれぞれのヘッド38を備えている。テープ幅Ｗに対するヘッド38の位置は、方位角方向に傾いた遷移の相対タイミングから得られる。更に詳細に記せば、ヘッド38はそれぞれサーボ読取要素39、データ書込要素170、およびデータ読取要素172を備えている、テープ34にはサーボ帯域40を成してサーボ・コードが書込まれている。サーボ・コードには、計数値10の遷移を有する二つの対向する方位角バースト、および計数値８の遷移を有する二つの対向する方位角バーストがある。図２に示すように、正の傾斜を有する遷移42および43のような遷移、および負の傾斜を有する遷移44のような遷移がある。ヘッド38の横方向位置に関係なく、遷移42と43との間のタイミングは、遷移42および43の傾斜が同じであるから、同じである。したがって、速さ情報は容易に決定する。ヘッド38の横方向位置を決定するために、ヘッドがサーボ帯域の一方の側に近いか他方の側に近いかを決定するために、10の遷移から成る二つのバーストおよびそれに続く８の遷移から成る二つのバーストのパターンを使用する。例示実施形態では、例を挙げれば、遷移42および43は、６度の方位角で書込まれている。したがって、サーボ・コードからの読戻しパルスはバーストで処理される。バーストは、読出されるとき所定数のパルスを発生するよう共にまとめられた一組の遷移である。隣接バースト間の時間差は、横方向の位置を表し、交互バースト間の時間差は、テープ速さを表している。時間基準サーボ装置に関する詳細事項についてはヨーロッパ特許出願ＥＰ０６９０４４２Ａ２を参照されたい。
【００２９】
これは時間基準サーボ装置であるから、高分解能位置測定を行なうには高分解能タイミング測定が必要である。
【００３０】
テープ34はヘッド38に対して可動である。更に詳細に述べれば、テープ駆動装置14および16は、それぞれ、テープの長さをヘッドに対して移動させるよう構成され、ヘッド38のサーボ読取要素39は、サーボ・パターンを読取る。サーボ読取要素39は、サーボ遷移を読取るサーボ読取要素に対応する認識可能信号事象を備えた信号を発生する。更に詳細に述べれば、サーボ読取要素39がサーボ遷移42、43、または44を読取るとき、サーボ読戻し波形にピークが生ずる。
【００３１】
テープ駆動装置14および16はそれぞれ、サーボ読取要素39からサーボ信号を受けるよう構成されたサーボ復号器48（図３）を備えている。例示実施形態では、サーボ復号器48は、サーボ読取要素39に結合された前置増幅器50、前置増幅器50に結合されたアナログ・フィルタ174、アナログ・フィルタ174に結合されたパルス検出器54、およびパルス検出器54に結合された時間捕捉論理56、を備えている特定用途向け集積回路（ＡＳＩＣ）49に形成されている。
【００３２】
サーボ復号器48は、信号事象間の時間の量に応答して、サーボ帯域40に対するヘッド38の位置を決定し、サーボ帯域40の中の所要ヘッド位置に対する実際のヘッド位置を示す誤差信号を発生する。たとえば、線形駆動装置では、誤差信号はテープ34の幅Ｗに関して所要ヘッド位置に対する実際のヘッド位置を示す。
【００３３】
テープ駆動装置14および16はそれぞれ、更に誤差信号に応答して、サーボ帯域40に関して、磁気記憶媒体に対するヘッドの位置を調節するよう構成されたヘッド位置決め器58を備えている。
【００３４】
サーボ復号器48の時間捕捉論理56は、パルス検出器54により示したように、信号事象間の時間の量を決定するよう構成されている。時間捕捉論理は、時間捕捉回路60（図４）を備えている。
【００３５】
一実施形態では、時間捕捉回路60は、複数のカウンタ62、64、66、および68を備えている。カウンタ62、64、66、および68は、自由に計数するよう構成された多数ビット２進カウンタである。時間捕捉回路60は更に、それぞれ２進カウンタに接続されている複数の多数ビット・ラッチ70、72、74、および76を備えている。ラッチは、サーボ遷移を読取るサーボ読取要素に対応する認識可能な信号事象に応答して、それぞれの位相に対する計数値をラッチする。ラッチは、時間事象が開始または停止したことを示すパルスの前縁によりトリガされる負荷入力を備えている。非同期回路を極小にするのに、位相の数に対応して、時間事象の多数の事例が作られ、各ラッチ70、72、74、および76を事例の一つに同期させる。ラッチ・データが静定してから、ラッチ70、72、74、および76にある値の和を計算して高分解能時間値を作る。和の計算は、カウンタ62、64、66、および68が計数し続けている間に時間捕捉論理56によりポスト・プロセッサで行なわれる。高分解能タイムスタンプが計算されてから、更に事象間の時間差の処理が通常のデータ経路処理方法で行なわれる。
【００３６】
図５は、多数位相を備えることにより得られる分解能の増大を示している。第１の時間事象78では、タイムスタンプは、始動および停止パルス80および82の前縁の間のカウンタ62、64、66、および68の計数値の和に等しい。各位相０から３までに対してパルス80および82の前縁の間に三つの前縁が存在する。したがって、事象78に対するタイムスタンプは、３＋３＋３＋３＝12である。
【００３７】
第２の時間事象84については、タイムスタンプは、始動および停止パルス86および85の前縁の間のカウンタ62、64、66、および68の計数値の和に等しい。各位相０から２までに対してパルス86および85の前縁の間および位相３の二つの前縁の間に三つの前縁が存在する。したがって、事象78に対するタイムスタンプは、３＋３＋３＋２＝11である。多相クロックを使用しない場合には、同じ速さのクロックを使用する時間事象78と84とを区別することは不可能であろう。
【００３８】
一実施形態では、カウンタはそれぞれ、400ＭＨＺより大きくない周波数で計数するよう構成されている。更に詳細に記せば、多相クロックに対する位相の数が所要分解能に基づいて、および入力クロックの周波数に基づいて選定されている。たとえば、50ＭＨＺの４相クロックを使用すれば、５ｎｓ（１÷50ＭＨＺ÷４）または200ＭＨＺ単相クロックと同等の時間捕捉分解能が可能である。したがって、一実施形態では、カウンタはそれぞれ、50ＭＨＺより大きくない周波数で計数するよう構成され、多相クロックは、少なくとも４相を備えている。技術が進歩するにつれて、ＡＳＩＣで益々高い速さのクロックが可能になり且つ費用効果的になるにつれて、本発明はやはり、どんな所定のクロック速度に対しても増大する分解能を提供するであろう。
【００３９】
各クロック位相に対してカウンタを重複設置する必要のない、多数の位相からのデータを組み合わせる別の方法が存在する。これは位相の数が増大するにつれて特に有益である。
【００４０】
一実施形態（図６）では、多相クロック発生器87は、共に縦列に結合された複数の遅延要素88、90、および92、および第１の遅延要素88に結合された入力クロック104を備えている。遅延要素88、90、および92は各々、入力および出力を備えている。遅延要素は、多相クロック発生器87のそれぞれの位相Ｐh０、Ｐh１、Ｐh２、およびＰh３を規定する。これら位相Ｐh０、Ｐh１、Ｐh２、およびＰh３は、それぞれ、図４のカウンタ62、64、66、および68のクロック入力位相０、位相１、位相２、および位相３に結合されている。したがって、遅延要素88、90、および92の数は、位相の数によって決まる。例示実施形態では、四つの位相Ｐh０、Ｐh１、Ｐh２、およびＰh３を規定する三つの遅延要素が設けられている。しかし、どんな所要数の位相が存在してもよい。たとえば、一実施形態では、八つの位相が存在する。多相クロック発生器87は更に、第１の遅延要素88の入力に結合された入力クロック104を備えている。最後の遅延要素92は、入力クロック104の位相と同じである位相を有するよう制御される出力Ｐh３を備えている。更に詳細に述べれば、遅延要素88、90、および92は、調節可能遅延要素であり、テープ駆動装置14および16は、更に最後の遅延要素92の出力Ｐh３が入力クロック104と同じ位相を有するように遅延要素を調節するよう構成された制御回路を備えている。例示実施形態では、遅延要素88、90、および92は、個別に制御できるとは対照的にすべて同時に制御される。遅延要素88、90、および92はしたがって、好適に、局部化されて制御されるように構成されているので、遅延要素間の遅延変動が限定される。他の場合には、互いの位相に対する位相の非一様性が事象の捕捉時間値の誤差を生ずることがある。
【００４１】
制御回路は、最後の遅延要素92の出力Ｐh３の位相を入力クロック104と比較して位相の差を表す出力Ｐerrを与える。制御回路は更に、低域フィルタ108を備えている。入力クロック104と最後の遅延要素92の出力Ｐh３との間の位相誤差は濾過され、すべての遅延要素88、90、および92の遅延を調節するのに使用される。このようにして、すべての遅延要素の全遅延が、部品ごとの、温度の、供給電圧の、および他のすべての変動にわたって、入力クロックの１サイクルであることが保証される。
【００４２】
多相クロック発生器87の位相の数は、所要分解能に基づき、および入力クロック104の周波数に基づき選定される。たとえば、一実施形態では、入力クロツク104は、50ＭＨＺより大きくない周波数を有し、多相クロック発生器は少なくとも４相を有している。50ＭＨＺで４相を使用すれば５ｎｓまたは200ＭＨＺ単相と同等の時間捕捉分解能が可能である。他の実施形態では、入力クロック104は、50ＭＨＺより大きくない周波数を有し、多相クロック発生器87は少なくとも８相を有している。
【００４３】
多相クロック発生器はまた、テープに書込まれたデータ・ビットがテープ速度に無関係にテープ上で一様間隔に設置されるようにデータをテープに書込むのに使用される追尾クロックに採用できる。本発明の背景の章で説明したアナログ回路の問題を回避するのに、ＡＳＩＣ49（図３）にデジタル制御発振器（ＤＣＯ）110を使用して追尾クロック162を形成する。追尾クロック162をテープ34にデータを書込むことに関連して使用する。
【００４４】
デジタル制御発振器は、制御レジスタにある数値により決まる周波数のクロックを発生する。デジタル制御発振器では、出力周波数は、どんな制御レジスタ値についても正確に既知である。したがって、フィードバック・ループは不要である。これにより、ループの安定性および動力学を考える必要がないので、設計が簡単になる。デジタル制御発振器を長いサーボ信号ドロップアウトにより最後の既知の良好周波数に保持することは、制御レジスタ値が良好データが再び検出されるまで更新されないので、簡単である。
【００４５】
ＡＳＩＣ49は更に、アナログ・フィルタ制御器ＰＬＬ164を備えている。テープ駆動装置14および16はそれぞれ、サーボ読取要素39からの読み戻し信号を濾過する読み戻しフィルタであるアナログ・フィルタ174を備えている。アナログ・フィルタ174の帯域幅は、テープ34の速さを追跡する。更に詳細に述べれば、アナログ・フィルタ制御器ＰＬＬ164は、アナログ・フィルタ174の帯域幅をＰＬＬ164の入力クロックに追随させる。ＰＬＬ164への入力クロックは追尾クロック162である。
【００４６】
テープ駆動装置14および16は更にそれぞれ、追尾クロック162に結合された入力を有するデータ書込クロック発生ＰＬＬ166を備えている。テープ駆動装置14および16は更にそれぞれ、データ書込クロック発生ＰＬＬ166に、およびデータ書込要素170に結合された書込クロックを有する読取/書込装置168を備えている。読取/書込装置168は更に、データ書込クロック発生ＰＬＬ166をに、およびデータ読取要素172に結合されたアナログ・フィルタを備えている。データ書込クロック発生ＰＬＬ166は、追尾クロック162に読取/書込装置168の書込クロックにとって適切な周波数を乗ずる。
【００４７】
デジタル制御発振器110が制御レジスタ値の増分変化に十分な分解能の最大所要周波数
を発生できるかぎり、はるかに低い周波数を発生することはデジタル制御発振器を構成するのに使用されるカウンタに十分な数のビットを設計するという率直な事柄である。一実施形態では、高周波クロックにより送られる再ロード可能カウンタを使用してこの形式のデジタル制御発振器を実施している。制御レジスタに入っている値は、カウンタの０計数間の高周波クロック・サイクルの数を決定するのに減数カウンタ用再ロード値として使用される。制御レジスタ値は、追尾クロックの周期を実際に決定する。
【００４８】
この方法に伴う困難は、追尾クロック周波数をテープ速度の理想値に十分近く維持するのに必要な周波数分解能を達成するという点にある。たとえば、最大追尾クロックが20ＭＨＺでＤＣＯクロックが100ＭＨＺであれば、周期の分解能は、追尾クロック周期50ｎｓまたは周波数の20％ステップで、10ナノ秒である。これは非常に粗い周波数分解能であり、しかも比較的高い100ＭＨＺのＤＣＯクロック周波数を必要とする。
【００４９】
図７は、各位相間の位相変移が一様で同じ周波数の多数クロック位相０、位相１、位相２、および位相３を使用するＤＣＯ110を示す。各位相間の位相変移が一様で同じ周波数の多数のクロックを使用することにより、高い分解能の追尾クロック162をはるかに低いＤＣＯ速度で発生する。各相には、それぞれ、下向きカウンタ112、114、116、および118があり、これは減数が０計数に達したとき計数フィールド120の内容が自動的に再ロードされる。更に詳細に記せば、比較器122は、カウンタが０に達したとき計数フィールド120の内容を別々に再ロードする。ＤＣＯ110は、どのクロック位相カウンタが０位相を使用して位相フィールド130にある値に基づき追尾クロック出力162を発生するかを選定するマルチプレクサ124を備えている。計数再ロード値および出力パルスとして選択すべき位相を、前の出力パルスが生じたときアキュムレータ126により予め計算する。
【００５０】
幾つかの出力パルスの周期を平均したとき更に細かい分解能を発生するためには、アキュムレータの計算にアンダーレンジ値128を維持する。アンダーレンジ値128を位相増分130および計数増分120と組み合わせて図７に示すように周期レジスタ132を作る。例示実施形態では、アンダーレンジ値128、位相増分130、および計数増分120を２進形態で保存し処理している。
【００５１】
周期レジスタ132は、追尾クロックの所要周期を指定するための制御レジスタ入力である。周期レジスタ132は例示実施形態では各々周期分解能が違う三つのフィールドを備えているが、周期レジスタ132は、入力クロックを位相の数で除し、アンダーレンジ計数で除したものであるＬＳＢ（最小有効ビット）分解能を有する線形制御語として処理される。
【００５２】
図７に示した実施形態で、
ＤＣＯclockＦreq＝25ＭＨＺ（周期＝40ｎｓ）基本ＤＣＯクロック周波数、
位相数＝４（２相選択ビット．40/４＝位相あたり10ｎｓ）、
アンダーレンジ計数＝４（２アンダーレンジビット．10ｎｓ/４＝2.5ｎｓ）、
と仮定する。
【００５３】
所要周期が183ｎｓ（5.46ＭＨｚ）であることが必要であれば、
183ｎｓ/2.5ｎｓ＝73.2または周期レジスタ値73。
２進数として、この周期レジスタ値は、
０１００｜１０｜０１
Ｃｎｔ  ｜ＰＨ｜ＵＲ
である。
【００５４】
これを下記分解において後続出力パルス間の時間間隔と見ることができる。
計数フィールド=4  （４×40ｎｓ計数再ロード値）
位相フィールド=2    （２×10ｎｓ位相増分）
アンダーレンジ=1    （１×2.5ｎｓ累積した各出力パルス）
合計＝182.5ｎｓ＝73×2.5ｎｓ
周期レジスタ＝４、２、１  フィールド分離符号として「、」を使用。
【００５５】
ＤＣＯ110は、二つの部分に分解される。すなわち、実行レジスタ134およびカウンタの次アキュムレータ計算と、実行レジスタ134の内容に作用する位相選択マルチプレクサ124である。
【００５６】
アキュムレータ126は、周期レジスタ132の内容をアキュムレータ126にある現在の位相フィールドおよびアンダーレンジフィールド130および128に単に追加して結果を逆にアキュムレータ126に保存する。アキュムレータ126の計数および位相のフィールド120および130は、カウンタの計数が０に下がるので計数値を１だけ減らしてから実行レジスタ134に保存する。更に詳細に述べれば、図７の実施形態において、実際の計数は、計数フィールドより１多いので計数フィールドは、実行レジスタ134にロードされる前に１だけ減らされる。カウンタは、位相選択マルチプレクサ124が位相選択スイッチ136、138、140、または142を実行レジスタ134の位相フィールド130にある値に基づき単に閉じる間に０計数に達すると実行レジスタ134にある計数フィールド120Ｂを再ロード値として使用する。上の例を続けると（図８を参照）、
周期レジスタ＝４、２、１
アキュムレータ＝  ＋Ｘ、０、０  アキュムレータの位相とＵnderＲange
Ａcc1＝４、２、１  次アキュムレータ値
【００５７】
したがって、４クロックが計数され、位相２がスイッチ140を使用して出力パルスに選定される。このパルスが出力されると、次のパルス実行値が、
周期レジスタ＝４、２、１
アキュムレータ＝＋Ｘ、２、１
Ａcc2＝５、０、２
のように計算される。
【００５８】
したがって、５クロックが計数され、位相０が出力パルスとして選定される。このパルスは、第１のパルスの後  ４×40ｎｓ＋２×10ｎｓ＝180ｎｓである。
続けると、
周期レジスタ＝４、２、１
Ａcc＝＋Ｘ、０、２  アキュムレータの位相とアンダーレンジ
Ａcc3＝４、２、３
このパルスも前のパルスから180ｎｓである。
次に、
周期レジスタ＝４、２、１
Ａcc＝＋Ｘ、０、３  アキュムレータの位相とアンダーレンジ
Ａcc4＝５、１、０
【００５９】
アンダーレンジフィールドの繰り上げのため、このパルスは前のパルスから190ｎｓになる。これら最後の４パルスの総時間は、
730ｎｓ/182.5ｎｓの平均周期について
180*３＋190＝730ｎｓ
である。
【００６０】
４パルスの周期の平均を蓄積できるかぎり、各位相間の変移が10ｎｓであっても2.5ｎｓの分解能を達成することができる。
【００６１】
数パルス周期を平均するとき出力パルス周期をそれほど多数のパルスおきに１位相だけディザさせ、または変移させて更に高い分解能を達成する。この平均の最長長さは、上の例では４であるアンダーレンジ計数値である。
【００６２】
追尾クロックを使用するＰＬＬ164および166が数パルス周期のこの平均を実施し、平均の長さを入力分割器およびＰＬＬのループ帯域幅により設定する。追尾クロックをサーボコードが無い場合でも明確に供給できるから、ＰＬＬドリフトの問題はやはり回避される。
【００６３】
上の例で説明した方法を各フィールド120、130、および128のどんな数のビットについても調節して広範囲の出力周波数（周期）および周期分解能を可能にすることができる。
【００６４】
更に多数のビットをカウンタ112、114、116、および118、および計数フィールド120に追加すると、非常に低い周波数を発生することができる。更に多数のクロック位相および位相フィールド130のビットを追加すると、同じ基本ＤＤＣクロック周波数に対する更に高い非平均化または瞬時の分解能、または同じ瞬時分解能に対する更に低いＤＤＣクロック周波数の使用が可能になる。
【００６５】
更に多数のアンダーレンジビットを追加すると、更に高い平均分解能が可能になるが、平均化してこの高い分解能を達成しなければならないパルスの数が長くなる。
【００６６】
カウンタ112、114、116、および118により使用される位相０、位相１、位相２、および位相３のクロック信号を発生するのに使用される多相クロック発生器144を図９に示す。多相クロック発生器144は、一実施形態では、共に縦列に結合された複数の遅延要素146、148、150、および152、および第１の遅延要素146に結合された入力クロック154を備えている。遅延要素146、148、および150には、各々入力および出力がある。遅延要素は多相クロック発生器144のそれぞれの位相Ｐh０、Ｐh１、Ｐh２、およびＰh３を形成している。これらの位相Ｐh０、Ｐh１、Ｐh２、およびＰh３は、図７のカウンタ112、114、116、および118の、それぞれ、クロック入力位相０、位相１、位相２、および位相３に結合されている。したがって、遅延要素88、90、および92の数は、位相の数によって決まる。図９に示した実施形態では、三つの遅延要素が設けられ、四つの位相Ｐh０、Ｐh１、Ｐh２、およびＰh３を形成している。しかし、どんな必要数の位相でも存在できる。最後の遅延要素150は、入力クロック154の位相と同じ位相を有するよう制御される出力Ｐh３を備えている。更に詳細に記せば、遅延要素146、148、および150は調節可能な遅延要素であり、テープ駆動装置14および16は更に、最後の遅延要素150の出力Ｐh３の位相が入力クロック154の位相と同じであるように遅延要素を調節するよう構成された制御回路を備えている。例示実施形態では、遅延要素146、148、および150はすべて、個別に制御されるとは対照的に、同時に制御される。遅延要素146、148、および150はしたがって、好適には局部化されて制御されるように構成されているので、遅延要素間の遅延の変動は制限されている。そうでない場合には、互いに他の位相に対する位相の非一様性により事象の捕捉時間値の誤差を生ずることがある。
【００６７】
制御回路は、最後の遅延要素150の出力Ｐh３の位相を入力クロック154と比較し、位相の差を表す出力Ｐerrを与える位相比較器156を備えている。制御回路は更に、低域フィルタ158を備えている。入力クロック154と最後の遅延要素150の出力Ｐh３との間の位相誤差は、濾過されて、すべての遅延要素146、148、および150の遅延を調節するのに使用される。このようにして、すべての遅延要素の全遅延は、部品ごとの変動、温度、電源電圧、および他のすべての変動にわたり入力クロックの１サイクルであることが保証される。一実施形態では、多相クロック発生器144は、図６のクロック87を形成するのに使用されるものと同じクロックである。
【００６８】
保護は開示された実施形態に限定されるべきではなく、実施形態は例だけを挙げて説明したものであり、付記した特許請求の範囲の範囲によってのみ限定されるものとする。
【００６９】
以下、本発明の実施の形態を列挙する。
【００７０】
１．  磁気記憶媒体に使用する適応媒体速度駆動ユニットであって、前記磁気記憶媒体にはサーボ帯域を成してタイミング基準サーボ・パターンが書込まれており、前記サーボ・パターンは遷移を含んでおり、前記駆動装置が、
前記サーボ・パターンを読取り、前記サーボ遷移を読取るサーボ読取要素に対応する認識可能信号事象を含む信号を発生するよう構成されたサーボ読取要素を含み、更にデータ書込要素を含む磁気ヘッドと、
前記信号事象間の時間の量を決定するよう構成された時間捕捉論理を含むサーボ復号器と、
前記書込要素が、記憶媒体の速度に無関係に一様間隔で、データを前記記憶媒体に書込み利用でき、且つ多相クロック発生器を含み、それにより分解能が高められるデジタル制御発振器と、
を含む適応媒体速度駆動ユニット。
【００７１】
２．  前記時間捕捉論理が多相クロック発生器を含む上記１に記載の適応媒体速度駆動ユニット。
【００７２】
３．  前記時間捕捉論理が、自由に計数するよう構成された複数の多数ビット２進カウンタおよびそれぞれ２進カウンタに結合し、サーボ遷移を読取るサーボ読取要素に対応する認識可能信号事象に応答してそれぞれの位相の計数値をラッチする複数の多数ビット・ラッチを含む上記１または２に記載の適応媒体速度駆動ユニット。
【００７３】
４．  前記デジタル制御発振器が複数のクロック位相を形成する回路、およびそれぞれクロックの位相に結合している複数のカウンタを含む上記１に記載の適応媒体速度駆動ユニット。
【００７４】
５．  前記デジタル制御発振器が前記時間捕捉論理に結合されて前記時間捕捉論理から前記ヘッドに対する媒体の速度を表す計数値を受取る周期レジスタであって、前記カウンタに結合し、それぞれの前記カウンタに計数値を再ロード値として供給する周期レジスタを含む上記４に記載の適応媒体速度駆動ユニット。
【００７５】
６．  前記デジタル制御発振器が更に、前記周期レジスタに結合したアキュムレータを含み、前記アキュムレータが、前記追尾クロックを形成するのにどの位相を使用すべきかを選択するフィールドを含む上記５に記載の適応媒体速度駆動ユニット。
【００７６】
７．  更に、前記周期レジスタに結合し、位相値により示された位相を選択して前記追尾クロックを形成するマルチプレクサを含む上記４、５、または６に記載の適応媒体速度駆動ユニット。
【００７７】
８．  前記周期レジスタが更に、前記時間捕捉論理から範囲以下の値を受けるよう構成されており、前記追尾クロックが、範囲以下の値に応答して所定数のパルスおきに１位相だけ変移する出力パルス周期を含み、それにより多相だけを使用するより高い分解能が達成される上記４、５、または６に記載の適応媒体速度駆動ユニット。
【００７８】
９．  前記クロックの複数の位相を形成する回路が、共に縦列に結合され、それぞれ入力および出力を含む複数の遅延要素、および縦列遅延要素の第１のものの入力に結合された入力クロック、を含み、縦列遅延要素の最後のものが、前記入力クロックの位相と同じ位相を有する出力を含む上記４、５、または６に記載の磁気ヘッドを磁気記憶媒体に対して位置決めするためのタイミング基準サーボシステム。
【００７９】
１０．  データを適応速度駆動ユニットにより磁気媒体に等間隔に書込むのに使用される追尾クロック信号を発生する方法であって、前記磁気媒体にはサーボ帯域を成してサーボ・パターンが書込まれており、前記サーボ・パターンが遷移を有し、前記磁気媒体が磁気ヘッドに対して可動であり、前記磁気ヘッドが前記サーボ・パターンを読取り、サーボ遷移を読取るサーボ読取要素に対応する認識可能な信号事象を備えた信号を発生するよう構成されたサーボ読取要素を備えた追尾クロック発生方法において、
前記サーボ信号を受取り、信号事象間の時間の量を決定することにより、前記磁気ヘッドに対する磁気媒体の速さを決定し、
多相クロック発生器を有するデジタル制御発振器のカウンタにテープの速さを表す再ロード値をロードすることにより前記追尾クロック信号を発生すること、を含む追尾クロック発生方法。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、磁気媒体に書込まれるデータ・ビットが速さに無関係に磁気媒体上で一様間隔に設置されるようにデータを磁気媒体に書込むのに使用される追尾クロックの生成に関して多相クロック発生器が用いられる。本発明は、デジタル制御発振器を使用することにより、精度の高い追尾クロックを生成することができる。そして、デジタル制御発信器の各位相間の位相変移を有する同じ周波数の多数のクロックを使用することにより、はるかに低いＤＣＯクロック速度で高い分解能の追尾クロックを発生することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるサーボ読取器を備えた駆動装置の斜視図である。
【図２】図１のサーボ読取器により読取られたサーボ帯域を成すサーボ・パターンを示す。
【図３】図１の駆動装置が備えている回路を示すブロック図である。
【図４】図１の駆動装置が備えている時間捕捉回路を示す。
【図５】図４の時間捕捉回路の動作を示すグラフである。
【図６】図４の回路に使用される多相クロック発生器を示す。
【図７】図１の駆動装置が備えているＤＣＯを示す。
【図８】図７のＤＣＯの動作を示すタイミング図である。
【図９】図８のＤＣＯに使用される多相クロック発生器を示す。
【符号の説明】
12、14  適応媒体速度駆動装置
34  磁気記憶媒体
38  磁気ヘッド
39  サーボ読取要素
42、43、44  サーボ遷移
48  サーボ復号器
56  時間捕捉論理
62、64、66、68  多数ビット２進カウンタ
70、72、74、76  ラッチ
87  多相クロック発生器
110 デジタル制御発振器
112、114、116、118 カウンタ
126 アキュムレータ
132 周期レジスタ
144 多相クロック発生器
146、148、150 遅延要素
162 追尾クロック信号
170 データ書込要素
【図１】
0004015332.tif 000002
【図２】
0004015332.tif 000003
【図３】
0004015332.tif 000004
【図４】
0004015332.tif 000005
【図５】
0004015332.tif 000006
【図６】
0004015332.tif 000007
【図７】
0004015332.tif 000008
【図８】
0004015332.tif 000009
【図９】
0004015332.tif 000010