(57)【特許請求の範囲】
【請求項１】
金属板の一主面上に配設された絶縁層上に、パワー半導体素子を載置した複数の主回路導体領域を有する主回路ブロックおよび制御半導体素子を載置した複数の制御回路導体領域を有する制御回路ブロックを備えた半導体パワーモジュールにおいて、前記主回路ブロックおよび前記制御回路ブロックは直線状の分離帯で分離されて該分離帯上に帯状の導体領域が配設され、該帯状の導体領域が金属箔パターン若しくはリードフレームにて形成され接地し得るように構成されると共に、前記パワー半導体素子および前記制御半導体素子が前記直線状の分離帯に略平行に配列されるように前記複数の主回路導体領域および前記複数の制御回路導体領域が配設され、かつ、前記複数の主回路導体領域の一端部が前記直線状の分離帯より離れる方向に導出されて主電流入出力用外部リード端子が形成されたことを特徴とする半導体パワーモジュール。
【請求項２】
請求項１に記載の半導体パワーモジュールにおいて、複数の主回路導体領域および複数の制御回路導体領域はそれぞれリードフレームにて形成され、外部リード端子が前記主回路導体領域および前記制御回路導体領域と一体のリード群にて形成されたことを特徴とする半導体パワーモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体パワーモジュールに関し、特に、その耐ノイズ性を維持しつつ製造工数低減を可能とする構成に関するものである。
【０００２】
【従来の技術】
インテリジェントパワーモジュールとしての半導体パワーモジュールは、スイッチング等の電力制御用に供するパワー半導体素子を備える主回路と、該主回路の動作を制御する制御半導体素子を備える制御回路とを、１個の装置に組み込んだものであり、主としてモータ等を制御するインバータ等に応用されている。
【０００３】
図７は従来の半導体パワーモジュールにおける回路基板の断面図である。図において、１１は主回路基板であり、熱良導性の金属板１２の一主面上に配設された絶縁層１３と、さらにその上に配設された主回路配線パターン１４とからなる。主回路配線パターン１４には、主回路を構成するパワー半導体素子２０が載置され、半田付けされている。
【０００４】
１５は制御回路基板であり、絶縁層１３の主面上における主回路配線パターン１４が配設されていない一定の領域に載置されている。制御回路基板１５は、板状の絶縁体である回路基板本体１６と、回路基板本体１６の両主面に配設された制御回路配線パターン１７からなり、制御回路配線パターン１７には、制御回路を構成する制御半導体素子２１が載置され、半田付けされている。そして、制御回路基板１５は絶縁層１３上に固着されている。
【０００５】
半導体パワーモジュールは、主回路において発生する損失熱を効果的に、装置の外部に放散する必要があり、従って、図７に示した従来の半導体パワーモジュールにおいては、大きな電流が流れるパワー半導体素子２０および主回路配線パターン１４において発生する損失熱は、絶縁層１３を介して金属板１２に伝わり、さらに金属板１２に接合された外部の放熱機構（図示せず）へと放散される。
【０００６】
なお、制御半導体素子２１はパワー半導体素子２０へ入力する制御信号を発生する制御ＩＣであり、微弱な電流が流れるのみであるので、制御回路基板１５は熱を放散するための特別の考慮が不要であり、このため、主回路基板１１の絶縁層１３の主面上の領域に制御回路基板１５を載置した構造とし、パワー半導体素子２０のスイッチング時に発生するノイズが金属板１２を介して制御半導体素子２１へ伝播するのを防止するようになされている。
【０００７】
しかし、従来の半導体パワーモジュールは、主回路基板１１の上に制御回路基板１５を積み重ねた積層構造を有し、この二つの基板の主面の間に相当の段差が生じるため、予め二つの基板を積層構造に組んだ後に、それぞれの基板上にパワー半導体素子２０および制御半導体素子２１の実装を一括して行うことが困難であり、半導体パワーモジュールを製造する過程において、主回路基板１１へのパワー半導体素子２０の実装と、制御回路基板１５への制御半導体素子２１の実装とが、別々の工程で行われ、その後で二つの基板が積層構造に一体化されていた。
【０００８】
【発明が解決しようとする課題】
従来の半導体パワーモジュールとしての半導体パワーモジュールは、以上のように構成されているので、即ち、主回路基板１１の上に制御回路基板１５を積み重ねた積層構造を有するので、この二つの基板の主面の間に相当の段差を生じ、それぞれの基板上にパワー半導体素子の実装と素子の実装とを一括して行うことが困難であり、これらが別々の工程で行われていたので、半導体パワーモジュールの製造工程において多くの工数を要し、それに伴ってコスト高になるという問題点があった。
【０００９】
この発明は、上記のような問題点を解消するためになされたものであり、主回路で発生する損失熱を十分に放散することができると共に、耐ノイズ性に優れ、かつ、製造工数が少なく、低コストで製造できる半導体パワーモジュールを得ることを目的とする。
【００１０】
【課題を解決するための手段】
第１の発明に係る半導体パワーモジュールは、金属板の一主面上に配設された絶縁層上に、パワー半導体素子を載置した複数の主回路導体領域を有する主回路ブロックおよび制御半導体素子を載置した複数の制御回路導体領域を有する制御回路ブロックを備えた半導体パワーモジュールにおいて、前記主回路ブロックおよび前記制御回路ブロックが直線状の分離帯で分離されて該分離帯上に帯状の導体領域が配設され、該帯状の導体領域が金属箔パターン若しくはリードフレームにて形成され接地し得るように構成されると共に、前記パワー半導体素子および前記制御半導体素子が前記直線状の分離帯に略平行に配列されるように前記複数の主回路導体領域および前記複数の制御回路導体領域が配設され、かつ、前記複数の主回路導体領域の一端部が前記直線状の分離帯より離れる方向に導出されて主電流入出力用外部リード端子が形成されたものである。
【００１１】
第２の発明に係わる半導体パワーモジュールは、第１の発明に係わる半導体パワーモジュールにおいて、複数の主回路導体領域および複数の制御回路導体領域がそれぞれリードフレームにて形成され、外部リード端子が前記主回路導体領域および前記制御回路導体領域と一体のリード群にて形成されたものである。
【００１３】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１を図１〜図３に基づき説明する。図１は半導体パワーモジュールにおける回路基板の平面図、図２は図１に示した回路基板の断面図、図３は図１に示した半導体パワーモジュールに載置された三相インバータの回路図である。図中、従来例と同じ符号で示されたものは従来例のそれと同一若しくは同等なものを示す。
【００１４】
図１、図３において、ＩＧＢＴ１〜ＩＧＢＴ６は絶縁ゲート・バイポーラ・トランジスタ（以下、パワー素子と記す）、Ｄ１〜Ｄ６はパワー素子ＩＧＢＴ１〜ＩＧＢＴ６のそれぞれに逆並列に接続されたフライホイルダイオード（以下、ダイオード素子と記す）、ＩＣ１〜ＩＣ３はハイサイド側の、ＩＣ４はロウサイド側の制御ＩＣ（以下、制御素子と記す）であり、それぞれ対応するパワー素子ＩＧＢＴ１〜ＩＧＢＴ６のゲートに接続されている。
【００１５】
また、図１、図２において、１は絶縁金属基板であり、金属板２、絶縁層３、銅箔パターン４にて構成されており、銅箔パターン４は、パワー半導体素子２０を搭載した主回路パターン部４ａ、制御半導体素子２１を搭載した制御回路パターン部４ｂからなり、接続線２２〜接続線２４により電気的に接続されている。５は電力用リード、６は制御用リードであり、それぞれの一端が主回路パターン部４ａ、制御回路パターン部４ｂに半田付けされている。７は絶縁金属基板１やパワー半導体素子２０、制御半導体素子２１等を収納するケースであり、電力用リード５、制御用リード６の他端がケース７を貫通し、外部に露出して外部リード端子を形成している。
【００１６】
なお、図２に示した回路基板の断面図では、図１、図３に示した６個のパワー素子ＩＧＢＴ１〜ＩＧＢＴ６およびダイオード素子Ｄ１〜Ｄ６を総称してパワー半導体素子２０として示し、制御用ＩＣである３個のハイサイド側の制御素子ＩＣ１〜ＩＣ３、１個のロウサイド側の制御素子ＩＣ４を総称して制御半導体素子２１として示している。また、パワー素子ＩＧＢＴ１〜ＩＧＢＴ６の主電流入力端子Ｐ、Ｎおよび主電流出力端子Ｕ、Ｖ、Ｗを電力用リード５として、制御素子ＩＣ１〜ＩＣ３の制御信号入力端子ＵP、ＶP、ＷP、ＵN、ＶN、ＷNおよび接地用リードＧＮＤ等を制御用リード６として示している。
【００１７】
また、銅箔パターン４は、パワー半導体素子２０、即ち、パワー素子ＩＧＢＴ１〜ＩＧＢＴ６等がそれぞれ載置され、半田付けされた導体領域およびその電力入出力部としての導体領域からなる複数の主回路導体領域を有する主回路ブロックとしての主回路パターン部４ａと、制御半導体素子２１、即ち、制御素子ＩＣ１〜ＩＣ４がそれぞれ載置され、半田付けされた導体領域およびその制御信号入力部ならびに電源入力部としての導体領域からなる複数の制御回路導体領域を有する制御回路ブロックとしての制御回路パターン部４ｂとから構成されている。
【００１８】
そして、前記主回路ブロックと前記制御回路ブロック、即ち、主回路パターン部４ａと制御回路パターン部４ｂとは、絶縁金属基板１の一辺に略平行な、即ち、図１の図面上の中央部上下に設けられた直線状の分離帯Ｓで左右に分離して配置されている。
【００１９】
さらに、パワー半導体素子２０としてパワー素子ＩＧＢＴ１〜ＩＧＢＴ６および制御半導体素子２１としての制御素子ＩＣ１〜ＩＣ４がそれぞれ前記直線状の分離帯に略平行に直列に配列されるように前記複数の主回路導体領域および前記複数の制御回路導体領域が配設され、かつ、前記複数の主回路導体領域における直線状の分離帯Ｓ側とは反対側の一端部が該直線状の分離帯より離れる方向、即ち、絶縁金属基板１における前記直線状の分離帯に平行な周辺側に導出され、その先端部にパワー素子ＩＧＢＴ１〜ＩＧＢＴ６の主電流入出力用外部リード端子Ｐ、Ｎ、Ｕ、Ｖ、Ｗが形成されている。
【００２０】
即ち、主回路パターン部４ａおよび制御回路パターン部４ｂには、外部と接続のため、その一端部がそれぞれ絶縁金属基板１の図面左右側の一辺に並列に配列され、電力用リード５および制御用リード６の一端部がそれぞれ半田付けにより接合され、他端部が絶縁金属基板１の端縁からそれぞれ図面上左右に突出し、ケース７を貫通して外部に露出し、外部リード端子を形成している。なお、絶縁金属基板１を収納したケース７内は樹脂封止されている。
【００２１】
以上の構成により、制御素子ＩＣ１〜ＩＣ４が外部からの信号を受け、駆動信号を対応するパワー素子ＩＧＢＴ１〜ＩＧＢＴ６に出力し、各パワー素子ＩＧＢＴ１〜ＩＧＢＴ６が前記駆動信号の入力により、端子Ｐ、Ｎからの直流入力をＯＮ、ＯＦＦし、端子Ｕ、Ｖ、Ｗより負荷である三相モータ（図示せず）に任意の周波数の交流出力を供給する。即ち、制御素子ＩＣ１、制御素子ＩＣ４が外部制御信号の入力により対応するパワー素子ＩＧＢＴ１、パワー素子ＩＧＢＴ４へそれぞれ駆動信号を出力し、これらの駆動信号の入力によりパワー素子ＩＧＢＴ１がＯＮ、パワー素子ＩＧＢＴ４がＯＦＦすることにより、端子Ｐから入力された主電流が端子Ｕを介して三相モータ（図示せず）へ出力される。
【００２２】
図１から明白であるように、パワー素子ＩＧＢＴ１〜ＩＧＢＴ６の電流経路は、主回路パターン部４ａと制御回路パターン部４ｂとが入れ子にならないように直線状の分離帯Ｓで図面上左右に２分割し、相互に離して配置したので、制御素子ＩＣ１〜ＩＣ４から隔たっている。また、パワー素子ＩＧＢＴ１〜ＩＧＢＴ６を直線状の分離帯Ｓに略平行に直列に配列するように前記複数の主回路導体領域を配設し、それらの一端部を直線状の分離帯Ｓより離れる方向に導出してパワー素子ＩＧＢＴ１〜ＩＧＢＴ６の主電流入出力用外部リード端子Ｐ、Ｎ、Ｕ、Ｖ、Ｗを形成すると共に、ハイサイド側のパワー素子ＩＧＢＴ１〜ＩＧＢＴ３とローサイド側のパワー素子ＩＧＢＴ４〜ＩＧＢＴ６との接続線２２が直線状の分離帯Ｓに対してできるだけ直交する配置となるように考慮した。
【００２３】
また、制御素子ＩＣ１〜ＩＣ４も直線状の分離帯Ｓに略平行に直列に配列するように前記複数の制御回路導体領域を配設し、制御素子ＩＣ１〜ＩＣ４が対応する制御対象のパワー素子ＩＧＢＴ１〜ＩＧＢＴ６との隔離距離を略等しくすると共に、できるだけ隔離されるように考慮した。さらに、パワー素子ＩＧＢＴ１〜ＩＧＢＴ６と制御素子ＩＣ１〜ＩＣ４とを接続する接続線２３は電気信号のみ伝達するものであり、前記主回路の電流経路とは交叉しないように配線した。
【００２４】
以上の結果として、制御素子ＩＣ１〜ＩＣ４に対するパワー素子ＩＧＢＴ１〜ＩＧＢＴ６のＯＮ、ＯＦＦに伴って発生するノイズの影響を少なくすることができた。即ち、パワー半導体素子２０は制御半導体素子２１からの制御信号の入力により、高速でＯＮ、ＯＦＦのスイッチングを繰り返し、この際の急峻な電流変化ｄｉ／ｄｔにより、パワー半導体素子２０及び主回路パターン部４ａの周辺にノイズが発生するが、上記一連の処置により、金属板２を介して制御半導体素子２１への前記ノイズの伝播が阻止される。
【００２５】
以上のように、実施の形態１においては、銅箔パターン４を主回路パターン部４ａ、制御回路パターン部４ｂにて構成すると共にこれらを直線状の分離帯Ｓで分離し、信号伝達線の配線等を前記主回路の電流経路と交叉させない等の配慮により、図７に示した従来のものと比較して、耐ノイズ性を維持しつつ、積層構造を有せず、構造が簡単のために製造工数を低減でき、さらに、前記直線状の分離帯が存在するも、図１に示したごとく主回路パターン部４ａおよび制御回路パターン部４ｂのそれぞれを構成する各導体領域を相互に接近して配置したことにより銅箔パターン４の、即ち、絶縁金属基板１の省スペース化を図れ、小型で安価な半導体パワーモジュールが得られる。
【００２６】
実施の形態２．
この発明の実施の形態２を図４に基づき説明する。図４は半導体パワーモジュールにおける回路基板の断面を示す図である。図において、１Ａは絶縁金属基板、８は絶縁層３に接着されたリードフレームであり、絶縁金属基板１Ａは金属板２、絶縁層３およびリードフレーム８にて構成されている。
【００２７】
また、リードフレーム８は、パワー半導体素子２０が載置され、半田付けされた導体領域としての主回路リード部８ａと、制御半導体素子２１が載置され、半田付けされた導体領域としての制御回路リード部８ｂとから構成され、主回路リード部８ａと制御回路リード部８ｂとは直線状の分離帯Ｓで分離配置されている。そして、主回路リード部８ａには絶縁金属基板１Ａの端縁から突出した電力入出力部としての電力用リード８ｃが、制御回路リード部８ｂには同じく、制御信号入力部ならびに電源入力部としての制御用リード８ｄが一体に形成されている。
【００２８】
即ち、直線状の分離帯Ｓを挟んで、主回路リード部８ａが金属絶縁基板１Ａにおける図面左側に、制御回路リード部８ｂが図面右側に配設され、また、主回路リード部８ａおよび制御回路リード部８ｂには絶縁金属基板１Ａの端縁からそれぞれ左右に突出した電力用リード８ｃおよび制御用リード８ｄが形成され、接続線２２〜２４により電気的に接続されている。なお、電力用リード８ｃおよび制御用リード８ｄは絶縁金属基板１Ａを収納したケース（図示せず）を貫通し、外部に露出して外部リード端子を形成している。
【００２９】
図２に示した実施の形態１のものとの相違は、実施の形態１のものにおける銅箔パターン４、電力用リード５および制御用リード６の代わりに、これらを一体にリードフレーム８で構成し、金属板２上の絶縁層３に接着した点にあり、その他の構成は実施の形態１のものと同じであり、実施の形態１のものと同様に耐ノイズ性を確保しつつ、主回路リード部８ａと電力用リード８ｃ、制御回路リード部８ｂと制御用リード８ｄが一体構造であり、製造工数をさらに低減でき、安価に製造できるものが得られる。
【００３０】
実施の形態３．
この発明の実施の形態３を図５、図６に基づき説明する。図５は半導体パワーモジュールにおける回路基板の平面図、図６は図５に示した回路基板の断面図である。図５、図６において、１Ｂは絶縁金属基板であり、金属板２、絶縁層３、銅箔パターン４Ｂにて構成されている。銅箔パターン４Ｂは、主回路パターン部４ａと、制御回路パターン部４ｂと、主回路パターン部４ａと制御回路パターン部４ｂとの間の直線状の分離帯Ｓ上に設けられたＧＮＤ領域としてのＧＮＤ用パターン部４ｃとから構成されている。即ち、ＧＮＤ用パターン部４ｃは直線状の分離帯上に配設され、その端子ＧＮＤが接地し得るように構成される。そして、主回路パターン部４ａと制御回路パターン部４ｂとは、少なくとも、ＧＮＤ用パターン部４ｃの幅に相当する所定の間隔だけ相互に離して配置されている。
【００３１】
図１、図２に示した実施の形態１としての半導体パワーモジュールとの相違点は、主回路パターン部４ａと制御回路パターン部４ｂとが図面上左右に分離する直線状の分離帯Ｓ上にＧＮＤ領域としてのＧＮＤ用パターン部４ｃが挿入、配置されている点にあり、その他の構成は実施の形態１のものと同一である。したがって、実施の形態３においては、実施の形態１のものが有する効果に加えるに、ＧＮＤ用パターン部４ｃを挿入し、これを接地することにより、制御半導体素子２１への前記ノイズの伝播の阻止効果が増大し、耐ノイズ性の極めて優れたものが得られる。
【００３２】
なお、実施の形態３においては、ＧＮＤ用パターン部４ｃを主回路パターン部４ａおよび制御回路パターン部４ｂと共に銅箔パターン４Ｂで形成したが、これを、図４に示した実施の形態３における主回路リード部８ａおよび制御回路リード部８ｂと共にリードフレーム８で形成しても同様なノイズ伝播の阻止効果が得られる。
【００３３】
また、実施の形態３においては、ＧＮＤ用パターン部４ｃに専用の接地端子ＧＮＤを設けたが、この専用の接地端子ＧＮＤは必ずしも必要でなく、直線状のＧＮＤ用パターン部４ｃにおける両端部を絶縁層３に形成したスルーホール（図示せず）を介して金属板２と直接接続し、該金属板２を介して接地しても同様な効果が得られる。
【００３４】
なお、実施の形態１〜実施の形態３において、制御半導体素子２１として裸のチップを用いたが、制御半導体素子２１は裸のチップに限定されるものではなく、パッケージされたＩＣであってもよい。
【００３５】
また、実施の形態１〜実施の形態３において、電力用リード５、８ｃおよび制御用リード６、８ｄ等を絶縁金属基板１、１Ａ、１Ｂ等の端縁からそれぞれ図面上左右に突出させ、ケース７等の側壁を貫通させたものを例示したが、電力用リード５、８ｃおよび制御用リード６、８ｄ等は、ケース（図示せず）内にて折曲げ、該ケースの開口面より外部に露出させ、外部リード端子を形成してもよいことは言うまでもない。
【００３６】
第１の発明によれば、金属板の一主面上に配設された絶縁層上において、パワー半導体素子を載置した複数の主回路導体領域からなる主回路ブロックと制御半導体素子を載置した複数の制御回路導体領域からなる制御回路ブロックとの間を直線状の分離帯で分離すると共に、前記パワー半導体素子および前記制御半導体素子が前記直線状の分離帯に略平行に配列されるように前記複数の主回路導体領域および前記複数の制御回路導体領域を配設し、かつ、前記複数の主回路導体領域の一端部を前記直線状の分離帯より離れる方向に導出して主電流入出力用外部リード端子を形成したので、前記パワー半導体素子で発生するノイズの前記制御半導体素子への伝播を阻止すると共に、前記パワー半導体素子および前記制御半導体素子を同一平面上に配設して部品実装を容易とし、さらに、前記直線状の分離帯が存在する各ブロック内においては各導体領域を接近して配置したことにより、耐ノイズ性を維持しつつ小型で安価な半導体パワーモジュールが得られる効果があり、また加えて、前記直線状の分離帯上に、金属箔パターン若しくはリードフレームにて形成すると共に接地し得るように構成した帯状の導体領域を形成したので、主回路で発生するノイズによる制御回路の誤動作をより確実に防止できる耐ノイズ性に優れた半導体パワーモジュールが得られる効果がある。
【００３７】
また、第２の発明によれば、第１の発明による半導体パワーモジュールにおける複数の主回路導体領域および複数の制御回路導体領域をそれぞれリードフレームにて形成し、リード群で主電流の入出力端子部を形成したので、前記主回路導体領域および制御回路導体領域とそれぞれの外部リード端子とが一体のシンプルな構造であり、製造工数を低減でき、さらに生産性の優れた半導体パワーモジュールが得られる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１としての半導体パワーモジュールにおける回路基板の平面図である。
【図２】  図１に示した回路基板の断面図である。
【図３】  図１に示した半導体パワーモジュールに載置された三相インバータの回路図である。
【図４】  この発明の実施の形態２としての半導体パワーモジュールにおける回路基板の断面図である。
【図５】  この発明の実施の形態３としての半導体パワーモジュールにおける回路基板の平面図である。
【図６】  図５に示した回路基板の断面図である。
【図７】  従来の半導体パワーモジュールにおける回路基板の断面図である。
【符号の説明】
１、１Ａ、１Ｂ  絶縁金属基板、２  金属板、３  絶縁層、４、４Ｂ  銅箔パターン、４ａ  主回路パターン部、４ｂ  制御回路パターン部、４ｃ  ＧＮＤ用パターン部、５  制御用リード、６  電力用リード、７  ケース、８  リードフレーム、２０  パワー半導体素子、２１  制御半導体素子
【図１】
0003941266.tif 000002
【図２】
0003941266.tif 000003
【図３】
0003941266.tif 000004
【図４】
0003941266.tif 000005
【図５】
0003941266.tif 000006
【図６】
0003941266.tif 000007
【図７】
0003941266.tif 000008