(57)【特許請求の範囲】
【請求項１】
半導体基板上または上方に形成されたシリコン膜を含む第１の導電膜からなるヒューズと前記ヒューズ上にＢＰＳＧからなる第１の絶縁膜を介して形成された多結晶シリコンからなるエッチングストッパ層と、
前記エッチングストッパ層を含む前記半導体基板上に形成された第２の絶縁膜と、
前記ヒューズ上を覆わないように形成された第２の導電膜と、
平坦化膜を含む第３の絶縁膜とを有し、
前記第１の絶縁膜の膜厚が前記エッチングストッパ層の膜厚の１乃至３倍であることを特徴とする半導体装置。
【請求項２】
前記第１の絶縁膜と前記エッチングストッパ層の合計膜厚が５００ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板上または上方に形成されたシリコン膜を含む第１の導電膜をパターニングしてヒューズを形成したのち、前記ヒューズ上にＢＰＳＧからなる第１の絶縁膜と、前記絶縁膜の膜厚の１乃至３分の１の膜厚を有する多結晶シリコンからなるエッチングストッパ層を順次形成する工程と、
前記エッチングストッパ層を含む前記半導体基板上に第２の絶縁膜を形成したのち、前記ヒューズ上を覆わないように第２の導電膜を形成し、次いで全面に平坦化膜を含む第３の絶縁膜を形成する工程と、
前記エッチングストッパ層上の第２の絶縁膜及び第３の絶縁膜と、前記第２の導電膜上の前記第３の絶縁膜を選択的に除去して、それぞれに開口部を形成する工程と、
前記エッチングストッパ層と前記ヒューズをレーザブローで除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
前記エッチングストッパ層上の開口部を形成する工程は、前記エッチングストッパ層上と前記第２の導電膜上に開口を有する第１のマスクを用いて前記第２の導電膜を露出させる工程のあとで、前記第２の導電膜上の開口部を覆い、かつ前記エッチングストッパ層上に開口を有する第２のマスクを用いて前記エッチングストッパ層を露出させる工程を含むことを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものであり、特に、大容量ＬＳＩメモリーなどで用いられるヒューズの形成工程に関するものである。
【０００２】
【従来の技術】
近年の半導体集積回路装置の微細化、高集積化、大容量化にともない、通常用いられるメモリセルの他に予備行や予備列を用いる冗長構成が導入されてきている。これは、不良となったメモリセル部の回路を正常な予備行や予備列のメモリセルに置き換えることで、結果として正常なメモリ動作をさせると言うものである。
【０００３】
このような置き換えを行う方法として、ヒューズを用いた回路切り換え方法が広く用いられている。また、単に不良ビットを正常ビットへ置き換える冗長目的だけではなく、種々の半導体素子の機能選択法としてもヒューズを用いた切り換え方法が用いられつつある。
【０００４】
一般にこのような回路の置き換えに用いられる方法としては、多結晶シリコン等で構成されたヒューズをレーザや電流を用いて溶断する方法が採用されている。
【０００５】
このようなヒューズの周りには、半導体回路素子や金属配線がレイアウトされており、高集積化の進展に伴ってヒューズの近くまで金属配線が形成されるようになり、その金属配線上に保護膜を形成した場合には、金属配線の幅やピッチが微細化され、小さくなるにつれてヒューズ膜上の保護膜の平坦性が悪くなってくる。
【０００６】
このように保護膜の平坦性が悪化すると、配線層同士の間を保護膜で完全に充填することができなくなり、ボイド（鬆）が発生するようになるため、耐湿性の劣化などの特性劣化が生じてしまう。
【０００７】
逆に、ボイドの発生を防ぐために平坦性を向上させた保護膜を用いると、平坦性は向上できるが、段差により積層する保護膜の膜厚が異なるため、全てのヒューズ上について均一な膜厚の保護膜を設けることが困難になってきている。
【０００８】
したがって、このようなヒューズ上の保護膜の膜厚のばらつきのために、レーザでヒューズを溶断するレーザブロー法では、溶断しやすいヒューズと溶断しにくいヒューズが混在することとなり、再現性良く確実にヒューズを溶断することが困難であった。
【０００９】
このような問題を解決する方法として、本願発明者らは先にエッチングストッパ膜を用いてヒューズ上の膜厚を一定にする方法を提案している（特願平９−２９７４３０号）ので、図６乃至図８を参照して、この提案した技術におけるヒューズの製造工程を説明する。
【００１０】
図６を参照するに、ｐ型シリコン基板５１上に周知のＬＯＣＯＳ（Local Oxidation of Silicon）を用いて素子分離酸化膜５２を形成したのち、シリコン基板５１の露出表面を熱酸化してゲート酸化膜５３を形成し、多結晶シリコン膜を堆積させ、パターニングすることによってメモリセルトランジスタのゲート電極５４を形成する。
【００１１】
次いで、ゲート電極５４をマスクとしてｎ型不純物をイオン注入することによってソース領域５５及びドレイン領域５６を形成する。なお、図示はしないが周辺回路やロジック部のトランジスタでは、ゲート電極５４をマスクとしてイオン注入を行ってｎ- 型ＬＤＤ領域を形成したのち、ゲート電極５４の側部にサイドウォールを設け、このサイドウォールをマスクとしてイオン注入を行ってｎ+ 型ソース・ドレイン領域を形成する。
【００１２】
次いで、ＣＶＤ法を用いて全面にＳｉＯ2 膜５７を成膜後ＣＭＰ法等で平坦化し、次いで、ドレイン領域５６に対するコンタクトホールを形成したのち、多結晶シリコン膜およびタングステンシリサイド膜を順次堆積させ、パターニングすることによってポリサイド構造のビット線５８及びヒューズ５９を形成する。
【００１３】
次いで、ＣＶＤ法を用いて全面にＳｉＯ2 膜６０を成膜後ＣＭＰ法等で平坦化し、ソース領域５５に対するコンタクトホールを形成したのち、ＣＶＤ法によって不純物を含有した多結晶シリコン膜を堆積させ、パターニングすることによって蓄積電極６１を形成する。
【００１４】
次いで、ＣＶＤ法によってＳｉＮ膜を堆積させたのち熱酸化することによってキャパシタ誘電体膜６２を形成し、次いで、全面にドープドアモルファスシリコン膜を堆積させたのちパターニングすることによってキャパシタの対向電極６３とエッチングストッパ層６４を形成する。
【００１５】
次いで、ＣＶＤ法によって、全面に厚さ５００ｎｍのＢＰＳＧ膜６５を堆積させたのちリフローさせ、次いで、スパッタリング法によって、全面にＡｌ合金膜を堆積させ、パターニングすることによって配線層６６及びボンディング部６７を形成する。
【００１６】
次いで、ＰＣＶＤ（Plasma CVD) 法を用いて３００℃の低温において、ＳＯＧ膜の下地膜となる厚さ１００ｎｍのＳｉＯ2 膜６８を堆積させたのち、ＳＯＧ膜をスピンコートにより塗布しキュアを行ってＳＯＧ膜中の揮発成分を揮発させる。  次いで、ＣＦ4 とＯ2 の混合ガスを用いたＲＩＥ法によってエッチバックすることによって、凹部及び段差部の近傍にＳＯＧ膜６９を残存させて表面を滑らかにし、最後に、ＰＣＶＤ法を用いて保護膜となる厚さ１０００ｎｍのＳｉＮ膜７０堆積させる。
【００１７】
つぎに図７を参照するに、レジストマスク７１をマスクとして、ＣＦ4 とＯ2 の混合ガスを用いたダウンフロープラズマエッチング法によって、ヒューズ開口窓７２及びボンディング用開口７３を同時に形成する。
【００１８】
この場合、多結晶シリコンからなるエッチングストッパ層６４とその上の絶縁膜のエッチング選択比を１：２０程度に、また、ボンディング部６７とその上の絶縁膜のエッチング選択比を極めて大きくすることができるので、オーバーエッチング行うことによって、ＳｉＮ膜７０乃至ＢＰＳＧ膜６５からなる絶縁膜に膜厚分布があってもエッチングストッパ層６４を完全に露出することができ、かつ、ボンディング部６７の露出部もそれほどエッチングされることがない。
【００１９】
つぎに図８を参照するに、レジストマスク７１をマスクとして、ＣＦ4 とＯ2 の混合ガスの流量比を変え、ヒューズ開口窓７２に露出するエッチングストッパ層６４をダウンフロープラズマエッチング法によって選択的にエッチング除去する。
【００２０】
この場合、ボンディング部６７とエッチングストッパ層６４のエッチング選択比をほぼ無限大にすることができるので、このエッチング工程において、ボンディング部６７の露出部は殆どエッチングされることがない。
【００２１】
引き続いて、レジストマスク７１をマスクとして、ＣＦ4 とＯ2 の混合ガスの流量比をＳｉＯ2 をエッチングする条件に変え、ヒューズ開口窓７２に露出するＳｉＯ2 膜６０を１００ｎｍだけエッチング除去する。
【００２２】
次いで、図示しないが、レジストマスク７１を除去し、ボンディング用開口７３を利用して所定の電気的接続を行ったのち、冗長性を必要とする箇所に対応するヒューズ５９或いは所望の機能を選択するためのヒューズ５９に、ヒューズ開口窓７２を介してレーザ光を照射するレーザブローによってヒューズ５９を溶断する。
【００２３】
この様に、この提案においては、エッチングストッパ層６４を用いてヒューズ５９上の絶縁膜厚さを均一にする際に保護膜等の膜厚分布に影響されることなくヒューズ開口窓７２を再現性良く、かつ、スループット良く形成することができ、したがって、同じ強度のレーザ光を照射することによって、再現性良くヒューズを溶断することが可能となる。
【００２４】
【発明が解決しようとする課題】
上記提案した方法によって、ヒューズを再現性良く溶断することができるようになった。しかし、レーザ光でヒューズを溶断するときには、図８中に記載されたヒューズ５９上に残存する絶縁膜６０も同時にブローされるため、隣接する他のヒューズにダメージが生じたり、層間や下地の他の絶縁膜にダメージが生じるなどの問題があり、本来溶断する必要がないヒューズを含む回路に対して悪影響を及ぼす問題があることが分かった。
【００２５】
このため、レーザブローのパワーを落としたり、ヒューズの間隔をダメージが生じないように広くとる必要があり、半導体装置を製造する上でのスループットを阻害したり、半導体装置の微細化、高集積化の上で問題となるということが分かった。
【００２６】
【課題を解決するための手段】
本発明によれば上記課題は、半導体基板上または上方に形成されたシリコン膜を含む第１の導電膜からなるヒューズと前記ヒューズ上にＢＰＳＧからなる第１の絶縁膜を介して形成された多結晶シリコンからなるエッチングストッパ層と、前記エッチングストッパ層を含む前記半導体基板上に形成された第２の絶縁膜と、前記ヒューズ上を覆わないように形成された第２の導電膜と、平坦化膜を含む第３の絶縁膜とを有し、前記第１の絶縁膜の膜厚が前記エッチングストッパ層の膜厚の１乃至３倍であることを特徴とする半導体装置によって解決される。
【００２７】
また、前記第１の絶縁膜と前記エッチングストッパ層を合わせた膜厚が５００ｎｍ以下であることが特徴とする前記半導体装置によって解決される。
【００２８】
あるいは、半導体基板上または上方に形成されたシリコン膜を含む第１の導電膜をパターニングしてヒューズを形成したのち、前記ヒューズ上にＢＰＳＧからなる第１の絶縁膜と、前記絶縁膜の膜厚の１乃至３分の１の膜厚を有する多結晶シリコン膜からなるエッチングストッパ層を順次形成する工程と、前記エッチングストッパ層を含む前記半導体基板上に第２の絶縁膜を形成したのち、前記ヒューズ上を覆わないように第２の導電膜を形成し、次いで全面に平坦化膜を含む第３の絶縁膜を形成する工程と、前記エッチングストッパ層上の第２の絶縁膜及び第３の絶縁膜と、前記第２の導電膜上の前記第３の絶縁膜を選択的に除去して、それぞれに開口部を形成する工程と、前記エッチングストッパ層と前記ヒューズをレーザブローで除去する工程とを有することを特徴とする半導体装置の製造方法によって解決される。
【００２９】
また、このとき、第１の絶縁膜の膜厚が前記エッチングストッパ層の膜厚の１乃至３倍にすることを特徴とする前記半導体装置の製造方法によって解決される。
【００３０】
本発明者らは、種々の実験を行った結果、ヒューズ上のエッチングストッパ層を除去して絶縁膜を露出した状態でレーザブローを行うよりも、エッチングストッパ層を残したままレーザブローを行ったほうが、隣接するヒューズや層間絶縁膜、下地絶縁膜などに対してダメージが生じず、特性が安定することを見いだした。
【００３１】
したがって、従来技術と異なり、ヒューズ上にエッチングストッパ層を残した状態でレーザブローを行うことで、ダメージの少ないヒューズの溶断が可能となる。
【００３２】
また、このときエッチングストッパ層とヒューズとの層間絶縁膜の膜厚をエッチングストッパ層の膜厚の１乃至３倍にすると効果が大きく、さらにヒューズ上の絶縁膜とエッチングストッパ層とのトータル膜厚を５００ｎｍ以下にすることが好ましいことを見いだした。
【００３３】
【発明の実施の形態】
ここで、図１乃至図３を参照して、本発明の第１の実施の形態であるＤＲＡＭにおけるヒューズの製造工程を説明する。なお、図１は従来技術の説明で用いた図６に相当するものであって、同様な製造工程を用いることができる。
【００３４】
図１を参照するに、まず、ｐ型シリコン基板１１にパッド酸化膜を介して設けた窒化膜パターン（図示せず）をマスクとして、９００℃のウエット酸化雰囲気中で熱酸化することによって厚さ５００ｎｍの素子分離酸化膜１２を形成したのち、窒化膜パターン及びパッド酸化膜を除去する。
【００３５】
次いで、ｐ型シリコン基板１１の露出表面を熱酸化してゲート酸化膜１３を形成したのち、多結晶シリコン膜を堆積させ、パターニングすることによってメモリセルトランジスタのゲート電極１４を形成し、次いで、ゲート電極１４をマスクとしてｎ型不純物をイオン注入することによってソース領域１５及びドレイン領域１６を形成する。
【００３６】
なお、周辺回路部やロジック部においては、ゲート電極１４をマスクとしてイオン注入を行ってｎ- 型拡散層領域を形成したのち、ゲート電極１４の側部にサイドウォールを設け、このサイドウォールマスクとしてイオン注入を行ってｎ+ 型ソース・ドレイン領域を形成したＬＤＤ構造をとることができる。
【００３７】
次いで、ＣＶＤ法を用いて８００℃において、全面に厚さ３００ｎｍのＳｉＯ2 膜１７を成膜し、次いで、ドレイン領域１６に対するコンタクトホールを形成したのち、ＣＶＤ法を用いて、全面に厚さ５０ｎｍの多結晶シリコン膜及び厚さ１００ｎｍのタングステンシリサイド膜を順次堆積させ、パターニングすることによってビット線１８およびヒューズ１９を形成する。
【００３８】
次いで、ＣＶＤ法によって、全面に厚さ３００ｎｍのＢＰＳＧ膜２０を堆積させたのち、８５０℃のＮ2 雰囲気中で３０分間熱処理を行ってＢＰＳＧ膜２０をリフローさせる。このとき、ヒューズ１９上の膜厚は約２００ｎｍ程度に減少する。なお、このＢＰＳＧ膜のかわりにＳｉＯ2 膜を用いてＣＭＰ法で平坦化してもよい。
【００３９】
次いで、ソース領域１５に対するコンタクトホールを形成したのち、ＣＶＤ法によって不純物を含有した厚さ２５０ｎｍの多結晶シリコン膜を堆積させ、パターニングすることによって蓄積電極２１を形成する。
【００４０】
次いで、ＣＶＤ法によってキャパシタの誘電体膜となるＳｉＮ膜を８ｎｍ程度堆積させたのち熱酸化することによって誘電体膜２２を形成し、次いで、全面に厚さ１００ｎｍのドープドアモルファスシリコン膜を堆積させたのちパターニングすることによってキャパシタの対向電極２３とエッチングストッパ層２４を形成する。
【００４１】
次いで、ＣＶＤ法によって、全面に厚さ６００ｎｍのＢＰＳＧ膜２５を堆積させたのち、９００℃のＮ2 雰囲気中で３０分間熱処理を行ってＢＰＳＧ膜２５をリフローさせ、次いで、スパッタリング法によって、全面に厚さ１０００ｎｍのＡｌ合金膜を堆積させ、パターニングすることによって配線層２６及びボンディング部２７を形成する。
【００４２】
なお、このリフロー工程において、対向電極２３及びエッチングストッパ層２４は多結晶化する。
【００４３】
次いで、ＰＣＶＤ法を用いて３００℃の低温において、ＳＯＧ膜の下地膜となる厚さ１００ｎｍのＳｉＯ2 膜２８を堆積させたのち、ＳＯＧ膜をスピンコートにより塗布する。次いで、ＳＯＧ膜を４５０℃のＮ2 雰囲気中で３０分間熱処理を行ってＳＯＧ膜中の揮発成分を揮発させる。
【００４４】
次いで、ＣＦ4 とＯ2 の混合ガスを用いたＲＩＥ法によってエッチバックすることによって、凹部及び段差部の近傍にＳＯＧ膜２９を残存させて表面を滑らかにし、最後に、ＰＣＶＤ法を用いて保護膜となる厚さ１０００ｎｍのＳｉＮ膜３０堆積させる。
【００４５】
つづいて図２を参照するに、レジストマスク３１をマスクとして、ＣＦ4 とＯ2 の混合ガスを用いたダウンフロープラズマエッチング法によって、ヒューズ開口窓３２及びボンディング用開口３３を同時に形成する。
【００４６】
このとき、エッチング条件を適当に選ぶことによって、多結晶シリコンからなるエッチングストッパ層２４とその上の絶縁膜のエッチング選択比を１：１５程度に、また、ボンディング部２７とその上の絶縁膜のエッチング選択比を極めて大きくすることができる。したがって、ＳｉＮ膜３０とＳｉＯ2 膜２８を完全にエッチングしてボンディング用開口３３が形成されたあとに、オーバーエッチング行うことによって、ＳｉＮ膜３０乃至ＢＰＳＧ膜２５からなる絶縁膜の積層膜に膜厚分布があってもエッチングストッパ層２４を完全に露出することができ、かつ、ボンディング部２７の露出部も殆どエッチングされることがない。
【００４７】
つづいて図３を参照するに、レジストマスク３１を除去したのち、ボンディング用開口３３を利用して所定の電気的接続を行ったのち、冗長性を必要とする箇所に対応するヒューズ１９あるいは所望の機能を選択するためのヒューズ１９に、ヒューズ開口窓３２を介してレーザ光を照射するレーザブローによってヒューズ１９を溶断する。
【００４８】
本実施の形態ではレーザブローの条件として、波長１３４０ｎｍのＹＬＦレーザを用い、０．３０μＪのレーザパワーを用いたところ、他のヒューズや層間、下地絶縁膜にダメージを生じることなく所定のヒューズのみブローすることができた。
【００４９】
さらに本実施の形態で示したように、ヒューズ上に形成された絶縁膜２０（実施の形態ではＢＰＳＧを用いた）とエッチングストッパ膜２４の膜厚の比を２：１程度に設定することにより、エッチングストッパ膜２４にレーザブロー時の衝撃緩衝層としての役割を担うことができ、レーザパワーを０．４０μＪまで上げても、隣接するヒューズにダメージが生じないことが確認できた。
【００５０】
なお、上記衝撃緩衝層としての効果を得るためには、ヒューズ上の絶縁膜とエチングストッパ膜の膜厚比を１〜３倍とすることが望ましく、ヒューズ上に形成される絶縁膜層とエッチングストッパ層との合計の膜厚を５００ｎｍ以下とすることが望ましい。
【００５１】
次に、図４、５をもとに第２の実施の形態について説明する。本実施の形態は、エッチングストッパ層上の開口部とボンディング用開口の形成を別工程として行ったものである。なお、図４、５中に記載した記号で図１乃至３に相当するものには、同じ記号を付している。
【００５２】
はじめに、第１の実施の形態で説明したのと同様な工程を経て、図１に示す構造を形成する。ただし、ＢＰＳＧ膜２５の厚さは第１の実施の形態の６００ｎｍよりも厚く９００ｎｍとし、ＳｉＮ膜３０の厚さは第１の実施の形態の１０００ｎｍよりも厚く２０００ｎｍとしている。
【００５３】
つづいて図４を参照するに、レジストマスク３１をマスクとして、ＣＦ4 とＯ2 の混合ガスを用いたダウンフロープラズマエッチング法によって、エッチングストッパ層２４上に開口部３４とボンディング用開口３３を形成する。このとき、第１の実施の形態と異なり、本実施の形態ではボンディング用開口３３にボンディング部２７が露出した時点でエッチングを終了するため、開口部３４にはＳｉＯ2 ２５などの絶縁膜が残った状態であり、エッチングストッパ層２４は露出しない。
【００５４】
つづいて図５を参照するに、レジストマスク３１を除去したあとに新たにエッチングストッパ層２４に開口を有するレジストマスク３５をマスクとして、ＣＦ4 とＯ2 の混合ガスを用いたダウンフロープラズマエッチング法によって、エッチングストッパ層２４が露出する開口部３６を形成する。
【００５５】
以下図示はしないが、第１の実施の形態と同じく、レジストマスク３５を除去したのち、ボンディング用開口３３を利用して所定の電気的接続を行い、冗長性を必要とする箇所に対応するヒューズ１９或いは所望の機能を選択するためのヒューズ１９に、ヒューズ開口窓３６を介してレーザ光を照射するレーザブローによってヒューズ１９を溶断する。
【００５６】
本実施の形態では、ヒューズ開口窓３６を形成するために第１の実施形態よりもマスク工程をひとつ増やす必要があるが、エッチングストッパ層２４上の絶縁膜（保護膜）の膜厚がボンディング部２７上の絶縁膜の膜厚よりも著しく大きいときには、ボンディング部２７の膜減りが無視できなくなるため、このような方法をとる必要がある。
【００５７】
したがって、本実施の形態はエッチングストッパ層２４とボンディング部２７の間に比較的厚絶縁膜が存在する場合、たとえば、エッチングストッパ層上に複数の配線金属層を有し、その最上層をボンディング部として用いる場合に、特に有効である。
【００５８】
なお、本願発明に関しては以下に示すように各種の変更が可能である。
【００５９】
例えば、ヒューズ１３はビット線ではなく、ワード線と同時に形成しても良く、材料としてもＴｉＳｉ、ＭｏＳｉ、ＣｏＳｉ等他の金属シリサイド層やそのポリサイド構造、シリコン層の単層構造を用いても良い。
【００６０】
また、エッチングストッパ層２４も対向電極２３と同時ではなく、ヒューズ層上に形成される絶縁膜に対してエッチングの選択比がとれるものならば、ヒューズ層上に設けられた他の配線層を用いることも可能である。
【００６１】
また、保護膜の平坦化の１手法としてＳＯＧ膜を用いているが、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｏｘｙ−Ｓｉｌａｎｅ）を原料ガスとして平坦化膜を形成しても良い。
【００６２】
また、本発明の実施の形態の説明においては、エッチングストッパ層２４を露出させるエッチング工程等において、エッチング原料ガスとしてＣＦ4 とＯ2 との混合ガスを用いているが、これ以外のガスでも有用な選択比が得られるなら使用することが可能である。
【００６３】
さらに、本発明の実施の形態の説明においては、レーザとしてＹＬＦを用いたものを示したが、他に波長１０４７ｎｍのＹＡＧレーザを用いることも可能であるし、ＣＯ2 レーザのように波長が１桁程度大きいレーザを用いるのでなければＹＬＦ（１３４０ｎｍ）よりも長い波長のレーザにおいても有効である。
【００６４】
【発明の効果】
本発明によれば、層間絶縁膜、下地絶縁膜あるいは隣接する他のヒューズにダメージを与えることなく、レーザブローによって再現性良くヒューズを溶断することができるので、高集積度半導体集積回路装置の歩留り向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の製造工程の説明図（その１）である。
【図２】本発明の第１の実施の形態の製造工程の説明図（その２）である。
【図３】本発明の第１の実施の形態の製造工程の説明図（その３）である。
【図４】本発明の第２の実施の形態の製造工程の説明図（その１）である。
【図５】本発明の第２の実施の形態の製造工程の説明図（その２）である。
【図６】従来のヒューズ開口窓の形成工程の説明図（その１）である。
【図７】従来のヒューズ開口窓の形成工程の説明図（その２）である。
【図８】従来のヒューズ開口窓の形成工程の説明図（その３）である。
【符号の説明】
１１、５１  ｐ型シリコン基板
１２、５２  素子分離酸化膜
１３、５３  ゲート酸化膜
１４、５４  ゲート電極
１５、５５  ソース領域
１６、５６  ドレイン領域
１７、５７  ＳｉＯ2 膜
１８、５８  ビット線
１９、５９  ヒューズ
２０、２５、６５  ＢＰＳＧ膜
２１、６１  蓄積電極
２２、６２  誘電体膜
２３、６３  対向電極
２４、６４  エッチングストッパ層
２６、６６  金属配線
２７、６７  ボンディング部
２８、６８  ＳｉＯ2 膜
２９、６９  ＳＯＧ膜
３０、７０  ＳｉＮ膜
３１、３５、７１  レジストマスク
３２、３６、７２  ヒューズ開口窓
３３、７３  ボンディング用開口
３４        ヒューズ部の開口
６０  ＳｉＯ2 膜
【図１】
0003965827.tif 000002
【図２】
0003965827.tif 000003
【図３】
0003965827.tif 000004
【図４】
0003965827.tif 000005
【図５】
0003965827.tif 000006
【図６】
0003965827.tif 000007
【図７】
0003965827.tif 000008
【図８】
0003965827.tif 000009