(57)【特許請求の範囲】
【請求項１】
光電変換部と、該光電変換部からの信号を増幅して出力する第１の増幅手段と、該増幅手段の出力側に接続される容量と、前記容量に保持された電位を更に増幅して出力する第２の増幅手段と、を有する画素を複数、マトリクス状に有し、
該複数の画素のうちの２以上の前記画素の前記容量間を共通に接続する第１のスイッチ手段を更に備え、
前記容量は、前記第１の増幅手段の出力側に一方の端子が接続されるとともに、他方の端子が固定電位とされる保持容量であることを特徴とする撮像装置。
【請求項２】
光電変換部と、該光電変換部からの信号を増幅して出力する第１の増幅手段と、該増幅手段の出力側に接続される容量と、前記容量に保持された電位を更に増幅して出力する第２の増幅手段と、を有する画素を複数、マトリクス状に有し、
該複数の画素のうちの２以上の前記画素の前記容量間を共通に接続する第１のスイッチ手段を更に備え、
前記容量は、前記第１の増幅手段の出力側にクランプ容量として一方の端子が接続されるとともに、他方の端子に該他方の端子を一定の電位に設定するための第２のスイッチ手段が接続され、
前記第１のスイッチ手段は、前記２以上の画素の前記他方の端子間に設けられていることを特徴とする撮像装置。
【請求項３】
請求項１又は２に記載の撮像装置において、前記第１の増幅手段はソースフォロワ回路であることを特徴とする撮像装置。
【請求項４】
請求項１又は２に記載の撮像装置において、前記第１の増幅手段の増幅率と前記容量との積が前記光電変換部の有する容量より大きいことを特徴とする撮像装置。
【請求項５】
請求項２に記載の撮像装置において、前記容量の他方の端子は前記第２の増幅手段の入力側に接続され、該第２の増幅手段の出力側には、前記光電変換部からの信号に基づく該第２の増幅手段からの出力を保持する信号保持用容量と、該第２の増幅手段からのノイズ出力を保持するノイズ保持用容量とが接続されていることを特徴とする撮像装置。
【請求項６】
請求項５に記載の撮像装置において、前記第１のスイッチ手段は、複数の画素のうちの２以上の画素の、前記信号保持用容量間を共通に接続するスイッチ手段と前記信号保持用容量間を共通に接続するスイッチ手段とからなることを特徴とする撮像装置。
【請求項７】
請求項１乃至６のいずれかの請求項に記載の撮像装置において、前記光電変換部の容量値よりも前記容量の容量値の方が大きいことを特徴とする撮像装置。
【請求項８】
請求項１乃至７のいずれかの請求項に記載の撮像装置と、該撮像装置へ光を結像する光学系と、該撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は撮像装置および撮像システムに係わり、特に２以上の画素からの出力を加算して出力可能な撮像装置および撮像システムに関する。
【０００２】
【従来の技術】
撮像装置としては、大別するとＣＣＤセンサとＣＭＯＳセンサがある。ＣＣＤセンサは光電変換された電荷を垂直方向及び水平方向に順次転送するものであり、ＣＭＯＳセンサは各画素に光電変換された信号を増幅する増幅アンプを有し、増幅された信号を垂直走査回路及び水平走査回路を用いて順次出力するものである。
【０００３】
ところで、撮像装置の中には、全画素を読み出す標準的な動作に加えて、解像度が低下しても速いフレームレート（スピード）で読み出す動作が可能な方式が要求されることがある。
【０００４】
上記ＣＭＯＳセンサは垂直走査回路及び水平走査回路の走査を制御することで、ＣＭＯＳセンサのランダム・アクセス・スキャンが可能であり、画素を間引いてスキャンする方法もあるが、この場合、読み飛ばした画素の情報を捨ててしまうので感度的に不利となる。
【０００５】
そこで、隣接するフォトダイオード等の光電変換部の出力側をスイッチで結合させて電荷を加算、別の言い方をすると電位の平均値を求め、この情報を出力する方式が提案されている。
【０００６】
図８（ａ）に撮像装置内の４画素を抜き出した回路図を示す。図８（ａ）においては、フォトダイオードＰＤのリセット用スイッチは省略している。
【０００７】
図８（ａ）に示すように、４つのフォトダイオードＰＤのカソード側（出力側）を加算用スイッチＳＷ３０、３１、３２をオンすることにより結合し、電荷を加算し、選択用スイッチＳＷ２０により画素を選択してアンプＡｍｐ２０から垂直出力線に電位の平均値を出力する。
【０００８】
また、図８（ｂ）に示すように、一度、容量ＦＤにフォトダイオードＰＤの電荷を転送用スイッチＳＷ２１を転送した後に、図８（ａ）と同様にフォトダイオードＰＤのカソード側（出力側）を加算用スイッチをオンすることにより結合し、電荷を加算し、選択用スイッチＳＷ２０により画素を選択してアンプＡｍｐ２０から垂直出力線に電位の平均値を出力する方法もある。
【０００９】
【発明が解決しようとする課題】
一般にフォトダイオードＰＤの光による電荷は少ないので、高い電位を得たいため、フォトダイオードＰＤの容量もしくは図８（ｂ）に示す容量ＦＤは極力小さくすることが望まれる。
【００１０】
その一方、加算用スイッチＳＷもしくは接続用配線には、少なからず浮遊容量ＣSWが存在し、これにより感度が低下する。また、ｋＴＣノイズが増すことになる。
【００１１】
また、加算用スイッチＳＷもしくは接続用配線にはリーク電流ＩSWが存在する。これにより、重要な光電荷がもれてしまう。さらに、リーク電流に伴うショットノイズでノイズが増大する。
【００１２】
つまり、感度を増す目的で付けた加算用スイッチＳＷや接続用配線で逆に感度の低下を招いてしまうことになる。
【００１３】
【課題を解決するための手段】
本発明の撮像装置は、光電変換部と、該光電変換部からの信号を増幅して出力する第１の増幅手段と、該増幅手段の出力側に接続される容量と、前記容量に保持された電位を更に増幅して出力する第２の増幅手段と、を有する画素を複数、マトリクス状に有し、該複数の画素のうちの２以上の前記画素の前記容量間を共通に接続する第１のスイッチ手段を更に備え、前記容量は、前記第１の増幅手段の出力側に一方の端子が接続されるとともに、他方の端子が固定電位とされる保持容量であることを特徴とする。
【００１４】
また本発明の撮像装置は、光電変換部と、該光電変換部からの信号を増幅して出力する第１の増幅手段と、該増幅手段の出力側に接続される容量と、前記容量に保持された電位を更に増幅して出力する第２の増幅手段と、を有する画素を複数、マトリクス状に有し、該複数の画素のうちの２以上の前記画素の前記容量間を共通に接続する第１のスイッチ手段を更に備え、前記容量は、前記第１の増幅手段の出力側にクランプ容量として一方の端子が接続されるとともに、他方の端子に該他方の端子を一定の電位に設定するための第２のスイッチ手段が接続され、前記第１のスイッチ手段は、前記２以上の画素の前記他方の端子間に設けられていることを特徴とする。
【００１６】
上記本発明の撮像装置において、前記第１の増幅手段はソースフォロワ回路であることが望ましい。
また上記本発明の撮像装置において、前記第１の増幅手段の増幅率と前記容量との積が前記光電変換部の有する容量より大きいことが望ましい。
【００１７】
本発明では、画素内に光電荷を増幅する増幅手段を持ち、この増幅手段に接続された容量に加算用のスイッチ手段を設ける。本発明の好適な形態では、容量にサンプルホールドの機能を兼ね備えた電位保持機能を持たせた撮像装置とする。
【００１８】
また本発明の別の好適な形態ではクランプ回路機能を兼ね備え、固定パターンノイズやｋＴＣノイズの小さな高感度の撮像装置とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて詳細に説明する。
【００２０】
（第１の実施形態）
図１は本発明の撮像装置の第１実施形態を示す４画素分の回路構成図である。図２は画素をマトリスク状に配列して構成された撮像装置の回路構成図である。なお、図１及び図２においては画素のフォトダイオードのリセット用スイッチは省略している。図２の領域Ａは加算を行う４画素分の画素領域を示す。
【００２１】
図１に示すように、一画素は、フォトダイオードＰＤ、フォトダイオードＰＤのカソード側がゲートに接続され、フォトダイオードＰＤに蓄積された信号を増幅して出力するアンプＡｍｐ１（ＭＯＳトランジスタ）、アンプＡｍｐ１のドレイン側に接続される電流源Ｉ1（アンプＡｍｐ１と電流源Ｉ1は増幅手段を構成する）、アンプＡｍｐ１のドレイン側に接続されるサンプリング用のスイッチＳＷ１、スイッチＳＷ１を介して転送された信号を保持（ホールド）する容量ＣH、容量ＣHに蓄積された信号を更に増幅して出力するアンプＡｍｐ２（ＭＯＳトランジスタ）、アンプＡｍｐ２のソース側に接続される画素選択用のスイッチＳＷ２、アンプＡｍｐ２のドレイン側に接続される電流源Ｉ2から構成され、アンプＡｍｐ２のドレイン側は垂直出力線ＶＬに接続される。
【００２２】
垂直出力線ＶＬの長さ方向に隣接して配列される画素どうしは、画素の容量ＣHとアンプＡｍｐ２のゲートとの間で、スイッチＳＷ１０、１２を介して接続されている。また、垂直出力線の長さ方向と垂直な方向に隣接して配列される画素どうしは、画素の容量ＣHとアンプＡｍｐ２のゲートとの間で、スイッチＳＷ１１を介して接続されている。
【００２３】
ＡＤＤ信号をハイレベルにすることで、スイッチＳＷ１０、１１、１２は全てオンになり、スイッチＳＷ１０、１１、１２で接続される接続点（容量ＣHとアンプＡｍｐ２のゲートとの間）は共通に接続される。
【００２４】
図３（ａ）は上記撮像装置の通常モードを示すタイミングチャートである。通常モードにおいては、ＡＤＤ信号を常にロウレベルとし、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２をオフ状態としておく。
【００２５】
まず、サンプルホールド信号Ｓ／Ｈをハイレベルとして、フォトダイオードＰＤに蓄積された電荷に対応する信号（増幅した信号）をスイッチＳＷ１によりサンプリングし、容量ＣHに保持（ホールド）する。ここでは全画素一括してサンプルホールド動作を行う。
【００２６】
次に垂直走査回路となるシフトレジスタ（ＳＲ）から出力される選択信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３，・・・が順次ハイレベルとなって、各選択信号が印加される水平方向に配列された画素群からそれぞれ垂直出力線ＶＬに、容量ＣHにホールドされた信号が増幅されて出力される。各垂直出力線に出力された信号は、各選択信号がそれぞれハイレベルの間に水平走査回路（Ｍｕｘ）により順次選択されて出力信号（ｏｕｔ）として出力される。
【００２７】
図３（ｂ）は上記撮像装置の加算モードを示すタイミングチャートである。
【００２８】
まず、サンプルホールド信号Ｓ／Ｈをハイレベルとして、フォトダイオードＰＤに蓄積された電荷に対応する信号（増幅した信号）をスイッチＳＷ１によりサンプリングし、容量ＣHに保持（ホールド）する。ここでは全画素一括してサンプルホールド動作を行う。
【００２９】
次に、ＡＤＤ信号をハイレベルとし、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２をオン状態とする。すると、各画素の容量ＣHの電位は４画素単位で加算前の４つの画素の容量ＣHの電位の平均電位となる。
【００３０】
次にシフトレジスタ（ＳＲ）から出力される選択信号ＳＥＬ１，ＳＥＬ３，ＳＥＬ５，・・・が順次ハイレベルとなって、各選択信号が印加される水平方向に配列された画素群からそれぞれ垂直出力線に、容量ＣHにホールドされた信号が増幅されて出力される。この時、容量ＣHの電位は４画素単位で同電位なので、選択信号ＳＥＬ２，ＳＥＬ４，ＳＥＬ６，・・・をハイレベルとする必要はない。
【００３１】
各垂直出力線に出力された信号は、各選択信号がそれぞれハイレベルの間に水平走査回路（Ｍｕｘ）により１本飛ばしで選択されて、４画素の平均出力が出力信号（ｏｕｔ）として出力される。
【００３２】
図３（ａ）に示す通常モードでは、全画素の出力を水平走査回路（Ｍｕｘ）が出力するのに対し、図３（ｂ）に示す加算モードでは、全画素の１／４に相当する出力のみ出力するため、１フレームに必要な時間はおよそ１／４ですむ。つまり、フレーム・レートを約４倍にすることができる。
【００３３】
また、容量ＣHは大きくしてもアンプＡｍｐが電圧出力のため電位が小さくなることはない。さらに、加算用スイッチＳＷもしくは配線に浮遊容量があっても電位が低下することはない。
【００３４】
また容量ＣHを大きくすることができるため、加算用スイッチもしくは配線でリーク電流があっても感度低下を招くことはないし、ノイズが増大することもない。この場合、容量ＣHはフォトダイオードＰＤの持つ容量より大きければ効果が高くなる。
【００３５】
本実施形態では、増幅手段となる、アンプＡｍｐと電流源はソースフォロワ回路を構成し、電圧は増幅していないが電荷を増幅することになる。勿論、電圧を増幅するタイプであっても本発明の効果があることは明らかである。この場合、電圧の増幅率とＣHとの積がフォトダイオードＰＤの持つ容量より大きければ効果が高くなる。
【００３６】
また別の効果として容量ＣHを大きくすることができるため、垂直出力線に出力するためのソース・フォロワ用のＭＯＳトランジスタ（Ａｍｐ２）も大きくできる。従来はこのＭＯＳトランジスタを大きくするとＭＯＳトランジスタのゲート容量が感度の低下を招くため大きくすることは困難であった。ＭＯＳトランジスタのショットノイズは（チャネル幅Ｗ）×（チャネル長Ｌ）の１／２乗に反比例するためＭＯＳトランジスタのチャネル幅Ｗを大きくすれば垂直出力線に出力するためのソース・フォロワのノイズを無視できるほど小さくすることができる。
【００３７】
また、さらに別の効果としてフォトダイオードの出力を受けるソース・フォロワのＭＯＳトランジスタ（Ａｍｐ１）のショットノイズや１／ｆノイズも低減することができる。このＭＯＳトランジスタのゲート容量の影響で感度が低下させたくない理由から小さくすることが望まれるため、ある程度ショットノイズや１／ｆノイズが発生してしまう。
【００３８】
通常モード時は、このノイズが出力に出てしまうが、加算モード時にはこのノイズを持った個別画素の電位を加算用スイッチＳＷにより平均化できるのでノイズ電圧は小さくなる。個々のランダムノイズを平均化するため、４画素の平均の場合は１／４の１／２乗、つまり１／２にノイズが減じられることになる。
【００３９】
本実施形態では４画素を加算しているが、もっと多くの画素を加算する構成であればさらにこの効果が大きくなるは明らかである。
【００４０】
以下、本発明による撮像装置について図８に示す従来の撮像装置とを対比して説明する。撮像装置の性能は一般的に（感度／ノイズ）、つまりＳ／Ｎで評価される。ここでは、ｎ画素の加算を行うとする。
【００４１】
従来例の感度Ｓｐは、本来の１つのフォトダイオードＰＤの感度Ｓｓに対して、加算用スイッチの容量による低下率をα（α＜１）とすると、
Ｓｐ＝α・Ｓｓ
となる。
【００４２】
従来例のノイズＮｐは、加算前の１つのフォトダイオードＰＤのノイズＮｓとソースフォロワのＭＯＳトランジスタのノイズＮｍに対して、
Ｎｐ＝Ｎｐ**（１／ｎ）＋Ｎｍ  （**はべき乗の演算子）
となる。Ｎｍが変化しない理由は加算後のフォトダイオードを出力するため、必ず１つのソース・フォロワを通過するからである。
【００４３】
本実施形態の感度Ｓｉは加算用スイッチＳＷの低下がないので、
Ｓｉ＝Ｓｓ
である。
【００４４】
本実施形態のノイズＮｉは先に述べたように垂直出力線への出力用ソース・フォロワのノイズは無視でき、フォトダイオードに接続されたソース・フォロワのＭＯＳトランジスタのノイズをＮｍとすると、
Ｎｉ＝（Ｎｓ＋Ｎｍ）**（１／ｎ）
すなわち、
Ｓｐ＜Ｓｉ、  Ｎｐ＞Ｎｉ
となり、性能の指針であるＳ／Ｎは、
Ｓｐ／Ｎｐ ＜＜ Ｓｉ／Ｎｉ
となる。従って、本実施形態の効果は明らかである。
【００４５】
本実施形態では、上述したＳ／Ｎの効果のみならず、Ｓ／Ｈ（サンプル＆ホールド）回路が１画素内に入っているため、１つの撮像装置内のどの行の画素においても全画素と同じタイミングで検出光を蓄積することができ、１つの撮像装置内で像が歪んだり、多数枚の撮像装置を貼り合わせた大判のセンサパネルにおいて隣接する撮像装置で画像が不連続になることはない。
【００４６】
（第２の実施形態）
図４は本発明の撮像装置の第２実施形態を示す４画素分の回路構成図である。なお、図４においては画素のフォトダイオードのリセット用スイッチは省略しているが、フォトダイオードのカソード側にリセット用のＭＯＳトランジスタを接続し、リセット用のＭＯＳトランジスタをオンすることでフォトダイオードをリセットする構成となっている。
【００４７】
図４に示すように、本実施形態では一画素内のフォトダイオードＰＤからの信号を増幅して出力する増幅用ソースフォロワ（Ａｍｐ１，電流源Ｉ1）と垂直出力線用ソースフォロワ（Ａｍｐ２，電流源Ｉ2）の間にクランプ用容量ＣCLを設けている。このクランプ用容量ＣCLはフォトダイオードＰＤのリセット時におけるｋＴＣノイズと固定パターンノイズ（ＦＰＮ）を除去するためのものである。
【００４８】
ノイズ除去は次のような動作により行うことができる。スイッチＳＷ３をオンしてクランプ用容量ＣCLのアンプＡｍｐ２側の電極を一定の電位にする。この状態で、不図示のリセット用スイッチによりフォトダイオードＰＤをリセットすると、ノイズ成分がクランプ用容量ＣCLのアンプＡｍｐ１側の電極に蓄積される。スイッチＳＷ３をオフした後フォトダイオードＰＤの信号電荷蓄積を行うと、クランプ用容量ＣCLのアンプＡｍｐ１側の電極の電位はフォトダイオードの信号（ノイズ成分を含む）からノイズ成分が引かれた分変動し、クランプ用容量ＣCLのアンプＡｍｐ２側にもノイズ成分が除去された分電位が変動することになる。こうして、クランプ用容量ＣCLにはノイズ成分が除去された信号が保持されることになる。
【００４９】
クランプ用容量ＣCLのアンプＡｍｐ２側には第１の実施形態と同様に、加算用スイッチ１０、１１、１２が接続され、加算用スイッチ１０、１１、１２をオンすることで各画素のクランプ容量ＣCLの電位は４画素単位で加算前の４つの画素のクランプ容量ＣCLの電位の平均電位となる。本実施例においてもクランプ容量ＣCLを大きくすることができるため、加算用スイッチもしくは配線でリーク電流があっても感度の低下を招くことはないし、ノイズが増大することもない。この場合、クランプ容量ＣCLはフォトダイオードＰＤの持つ容量より大きければ効果が高くなる。そして、本実施形態においてもＳ／Ｎに関しては第１の実施形態と同等の効果を得ることができ、Ｓｐ／Ｎｐ ＜＜ Ｓｉ／Ｎｉである。
【００５０】
また本実施形態では、フォトダイオードのリセット時におけるｋＴＣノイズと固定パターンノイズ（ＦＰＮ）が除去が可能であり、さらなる感度の向上が図れる。
【００５１】
（第３の実施形態）
図５は本発明の撮像装置の第３実施形態を示す１画素分の回路構成図である。
【００５２】
図５においては、画素のフォトダイオードＰＤのリセット用スイッチＭRを設けており、フォトダイオードＰＤのカソード側にリセット用のＭＯＳトランジスタＭRを接続し、リセット用のＭＯＳトランジスタＭRをオンすることでフォトダイオードＰＤをリセットする構成となっている。なお第１及び第２の実施形態においては、画素のフォトダイオードのリセット用スイッチを示していないが、本実施形態のフォトダイオードのリセット用スイッチＭRと同様なリセット用スイッチを設けることができる。
【００５３】
図５に示すように、本実施形態では、第２の実施形態と同様のクランプ用容量ＣCLを設けるとともに、信号のサンプルホールド用の容量ＣHSとノイズのサンプルホールド用の容量ＣHNとを設けている。容量ＣHSへは転送用のＭＯＳトランジスタＭ４Sを介して増幅された信号が転送されて蓄積され、容量ＣHNへは転送用のＭＯＳトランジスタＭ４Nを介して増幅されたノイズが転送されて蓄積される。垂直出力線へはそれぞれ選択用ＭＯＳトランジスタＭ５S，Ｍ５Nをオンすることで転送することができる。転送用のＭＯＳトランジスタＭ４S，Ｍ４Nをオフすることで、フォトトランジスタＰＤと容量ＣHS，容量ＣHNと電気的に分離することができるので、フォトトランジスタＰＤの信号蓄積動作と容量ＣHS，容量ＣHNからの信号読み出し動作とを独立して行うことができる。ＭＯＳトランジスタＭ１（第１アンプ）とそれと接続される電流源とは第１のソースフォロワ回路を構成し、ＭＯＳトランジスタＭ２（第２アンプ）とそれと接続される電流源とは第２のソースフォロワ回路を構成し、ＭＯＳトランジスタＭ３S（第３アンプ）とそれと接続される電流源及びＭＯＳトランジスタＭ３N（第３アンプ）とそれと接続される電流源は第３のソースフォロワ回路を構成する。
【００５４】
クランプ用容量ＣCLのＭＯＳトランジスタＭ２側には第２の実施形態と同様に、加算用スイッチＳＷ１０、１１、１２（ＳＷ１２は不図示）が接続されている。そして、本実施形態においてもＳ／Ｎに関しては第１の実施形態と同等の効果を得ることができ、Ｓｐ／Ｎｐ ＜＜ Ｓｉ／Ｎｉである。
【００５５】
本実施形態においては、フォトダイオードのリセット時におけるｋＴＣノイズと固定パターンノイズ（ＦＰＮ）が除去でき、信号蓄積動作と信号読み出し動作とを独立して行うことができるので、全画素のフォトダイオードの蓄積タイミングを等しくすることができる。また、サンプルホールド回路を信号用とノイズ用の２回路設けているので、ＭＯＳトランジスタＭ１，Ｍ２の変動を除去することができる。
【００５６】
（第４の実施形態）
図６は本発明の撮像装置の第４実施形態を示す１画素分の回路構成図である。本実施形態は図５に示す第３の実施形態の構成において、２系統のサンプルホールドの信号用容量ＣHSとノイズ用容量ＣHNの出力側にそれぞれ加算用スイッチＳＷ１０S，ＳＷ１１S，ＳＷ１２S、加算用スイッチＳＷ１０N，ＳＷ１１N，ＳＷ１２N（ＳＷ１２S，ＳＷ１２Nは不図示）を設けたものである。
【００５７】
本実施形態においては、第３の実施形態と比較して、さらにＭＯＳトランジスタＭ２のショットノイズ、１／ｆノイズが、
（１／ｎ）**（１／２）    （ｎは加算数）
になり、さらに低ノイズ化される。
【００５８】
次に上記撮像装置を用いた撮像システムについて説明する。図７に基づいて、本発明の固体撮像素子をスチルカメラに適用した場合の一実施形態について詳述する。
【００５９】
図７は本発明の撮像装置を“スチルビデオカメラ”に適用した場合を示すブロック図である。
【００６０】
図７において、１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１０２は被写体の光学像を固体撮像素子１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞り、１０４はレンズ１０２で結像された被写体を画像信号として取り込むための固体撮像素子、１０６は固体撮像素子１０４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、１０８は固体撮像素子１０４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信号処理部１０７に、各種タイミング信号を出力するタイミング発生部、１０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１１０は画像データを一時的に記憶するためのメモリ部、１１１は記録媒体に記録または読み出しを行うためのインターフェース部、１１２は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信するためのインターフェース部である。
【００６１】
次に、前述の構成における撮影時のスチルビデオカメラの動作について、説明する。
【００６２】
バリア１０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器１０６などの撮像系回路の電源がオンされる。
【００６３】
それから、露光量を制御するために、全体制御・演算部１０９は絞り１０３を開放にし、固体撮像素子１０４から出力された信号はＡ／Ｄ変換器１０６で変換された後、信号処理部１０７に入力される。そのデータを基に露出の演算を全体制御・演算部１０９で行う。
【００６４】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞りを制御する。
【００６５】
次に、固体撮像素子１０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【００６６】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子１０４から出力された画像信号はＡ／Ｄ変換器１０６でＡ−Ｄ変換され、信号処理部１０７を通り全体制御・演算１０９によりメモリ部に書き込まれる。その後、メモリ部１１０に蓄積されたデータは、全体制御・演算部１０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１１２に記録される。又外部Ｉ／Ｆ部１１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００６７】
【発明の効果】
以上説明したように、本発明によれば、光電変換部から第１の増幅手段を用いて増幅した信号を容量に蓄積し、容量に保持した電位を第２の増幅手段を用いて更に増幅して出力することにより、撮像装置の加算動作時の感度の低下、ノイズ発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明の撮像装置の第１実施形態を示す４画素分の回路構成図である。
【図２】画素をマトリスク状に配列して構成された撮像装置の回路構成図である。
【図３】本発明の第１実施形態の撮像装置の動作を示すタイミングチャートである。
【図４】本発明の撮像装置の第２実施形態を示す４画素分の回路構成図である。
【図５】本発明の撮像装置の第３実施形態を示す１画素分の回路構成図である。
【図６】本発明の撮像装置の第４実施形態を示す１画素分の回路構成図である。
【図７】本発明の固体撮像装置をスチルビデオカメラに適用した場合を示すブロック図である。
【図８】従来の撮像装置内の画素構成を示す回路図である。
【符号の説明】
ＰＤ  フォトダイオード
Ａｍｐ１，Ａｍｐ２  アンプ
Ｉ1，Ｉ2  電流源
ＳＷ１，ＳＷ２，ＳＷ１０，ＳＷ１１，ＳＷ１２  スイッチ
【図１】
0003890207.tif 000002
【図２】
0003890207.tif 000003
【図３】
0003890207.tif 000004
【図４】
0003890207.tif 000005
【図５】
0003890207.tif 000006
【図６】
0003890207.tif 000007
【図７】
0003890207.tif 000008
【図８】
0003890207.tif 000009