(57)【特許請求の範囲】
【請求項１】
入力映像信号を遅延させる第１の遅延手段と、
前記第１の遅延手段の出力を遅延させる第２の遅延手段と、
前記入力映像信号と前記第２の遅延手段の出力より前記入力映像信号のゴーストを推定する推定ゴースト生成手段と、
前記第１の遅延手段の出力から前記推定ゴースト生成手段の出力を減算する第１の減算手段と、
前記入力映像信号より同期信号を分離する同期分離手段と、
同期分離で生成された同期信号と前記第１の遅延手段の出力よりゴーストの有無を判別するゴースト判別手段と、
前記ゴースト判別手段がゴースト有りと判断した場合は前記第１の減算手段の出力を出力とし、ゴースト無しと判断した場合は前記第１の遅延手段の出力を出力とする第１のスイッチとを備えたゴースト除去回路であって、
前記ゴースト判定手段は、
前記第１の遅延手段の出力のクロック部抜き取りゲート信号のゲート期間中の最小値を検出するＭＩＮ検出手段と、
前記第１の遅延手段の出力のクロック部抜き取りゲート信号のゲート期間中の最大値を検出するＭＡＸ検出手段と、
前記ＭＡＸ検出手段で検出した最大値と前記ＭＩＮ検出手段で検出した最小値を減算し出力する第２の減算手段とを備え、
前記第２の減算手段の出力が所定値より小さい場合はゴースト有りと判定することを特徴とするゴースト除去回路。
【請求項２】
前記推定ゴースト生成手段は、
前記入力映像信号を乗算手段制御信号入力端子より入力された値に応じて乗算する第１の乗算手段と、
前記第２の遅延手段の出力を乗算手段制御信号入力端子より入力された値に応じて乗算する第２の乗算手段と、
前記第１の乗算手段の出力と前記第２の乗算手段の出力とをゴースト切り替え制御信号入力端子より入力される値に応じて切り替える第２のスイッチと、
を備えたことを特徴とする請求項１記載のゴースト除去回路。
【請求項３】
前記推定ゴースト生成手段は、
第１の遅延手段の出力のうちクロック部抜き取りゲート信号期間の最小値を検出するＭＩＮ検出手段と、
前記入力映像信号から前記ＭＩＮ検出手段で検出された最小値を減算する第３の減算手段と、
前記第３の減算手段の出力を乗算手段制御信号入力端子より入力された値に応じて乗算する第１の乗算手段と、
前記第２の遅延手段の出力から前記ＭＩＮ検出手段で検出された最小値を減算する第４の減算手段と、
前記第４の減算手段の出力を乗算手段制御信号入力端子より入力された値に応じて乗算する第２の乗算手段と、
前記第１の乗算手段の出力と前記第２の乗算手段の出力とをゴースト切り替え制御信号入力端子より入力される値に応じて切り替える第２のスイッチと、
を備えたことを特徴とする請求項１記載のゴースト除去回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン映像信号のＶＢＩデータ放送のデータ受信回路で用いられるゴースト除去回路に関するものである。
【０００２】
【従来の技術】
ＶＢＩデータ受信回路におけるゴースト除去回路としては、波形等化が使用される（参考文献：ＴＶ学会 Ｖｏｌ．４５．Ｎｏ５．１９９１ Ｐ５８１〜Ｐ５８３）。
【０００３】
図１６に、ＶＢＩデータ受信回路のゴースト除去回路の従来例を示す。
【０００４】
この図において、１は映像信号の入力端子、２はＡＤ変換回路、３は同期分離回路、１０４トランスバーサルフィルタ（以下、ＴＦ）、１０５はＡＤ変換されたディジタル映像信号を記録しＣＰＵ１０８にデータを出力する入力レジスタ、１０７は波形等化後のディジタル映像信号を記録しＣＰＵ１０８にデータを出力する出力レジスタ、１０８は入力レジスタ１６５と出力レジスタ１０７のデータを取り込みソフト処理でタップレジスタ１０６に設定するタップ値を演算するＣＰＵ、１０６はＣＰＵで演算したタップ値を記録するタップレジスタでこの値に基づきＴＦ１０４で波形等化（ゴースト除去）が行われ、ＶＢＩデータ出力端子より出力される。
【０００５】
ＣＰＵ１０８では、最小二乗誤差法（ＭＳＥ）などのアルゴリズムで、入力レジスタ１０５の値と出力レジスタ１６７の値より検出されたエラー信号との相関演算を行い、その結果に基づきタップ値の修正を行う。このようにして算出され
たタップ値はタップレジスタ１０６に書き込まれ、ＴＦ１０４で波形等化（ゴースト除去）が行われる。
【０００６】
日本の文字多重放送などでは、波形等化した後にＶＢＩデータの伝送レートへのサンプリングと２値化が行われ、さらに誤り訂正が行われることでデータが再生される。
【０００７】
【発明が解決しようとする課題】
従来例では、ＣＰＵでソフト処理でＭＳＥ法によるタップ値の最適化を行っているためＣＰＵが必要であり、またハードでは１０タップ以上のタップを有するＴＦが必要でありさらにその係数制御を行うためのメモリも必要であり、システムとしてコストが高くなると言う問題がある。
【０００８】
【課題を解決するための手段】
第１の発明としてＶＢＩデータのクロックランインの波形よりゴーストが近接ゴーストかどうかをハードで判別し、近接ゴーストと判別した場合のみ、クロックランインの現在の波形から前後に移動させた波形よりゴースト量をハードで推定しゴーストを除去する。ただし前ゴーストと後ゴーストの判別はハードで簡易に構成するのは困難であるので、受信状態が悪いと判断したら前ゴーストと後ゴーストをスイッチで切り替えるようにする。これにより従来より簡易で安いシステムでＶＢＩデータ放送用ゴースト除去回路を提供する。
【０００９】
また第２の発明として、クロックランインの現在の波形から前後に移動させた波形よりゴースト量をハードで推定する場合に、前後に移動させた波形を例えば、１／２倍、１／４倍などと乗算することでより推定精度を上げた推定ゴースト生成回路を提供する。
【００１０】
また第３の発明として、クロックランインの現在の波形から前後に移動させた波形よりゴースト量をハードで推定する場合に、前後に移動させた波形よりまずクロックランインの最小値を減算した上で、第２の発明同様に例えば、１／２倍、１／４倍などと乗算することでＳＩＮ波（ゴーストがない場合のクロックランインの波形）に近い波形でゴースト推定が行えより推定精度を上げた推定ゴースト生成回路を提供する。
【００１１】
【発明の実施の形態】
以下、本発明に係わるＶＢＩデータ放送用ゴースト除去回路の実施の形態について、図面に基づき詳細に説明する。
【００１２】
（実施の形態１）
図１は、実施形態１に係わるＶＢＩデータ放送用ゴースト除去回路のブロック図である。
【００１３】
図１において、１は映像信号入力端子、２はＡＤ変換回路、３は同期分離回路、４はゴースト除去されたＶＢＩデータの出力端子、５は前ゴーストに対応させるための第１の遅延回路Ａ、６は後ゴーストに対応させるための第２の遅延回路Ｂ、７は遅延回路Ａと遅延回路Ｂの遅延量を設定する信号の入力端子、８はクロックランインの波形よりゴースト量を推定し推定ゴースト波形を生成する推定ゴースト生成回路Ａ、９は前ゴーストを除去するためにＡＤ変換回路の出力より推定ゴーストを減算する第１の減算回路、１０は後ゴーストを除去するために遅延回路Ｂの出力より推定ゴーストを減算する第２の減算回路、１１は推定ゴースト切り替え信号の入力端子でハードで判別が困難な前ゴーストと後ゴーストの判別を受信状態などでソフト的に切り替えられるようにしたもの、１２は推定ゴースト切り替え信号に基づき前ゴースト除去後の波形と後ゴースト除去後の波形とを切り替える第１のスイッチＡ，１３は、クロックランインの波形によりゴーストが近接ゴーストかどうかを判別するゴースト判別回路、１４はゴースト判別回路１３の出力に応じゴースト除去のオン・オフを行う第２のスイッチＢである
。
【００１４】
ＶＢＩデータ放送は、映像信号の水平および垂直同期信号を基準にディジタルデータやそのデータに同期したクロック（クロックランイン）が重畳される位置がＶＢＩデータ放送毎に規格化されている。図１０に日本の文字多重放送のクロックランインの波形を示す。図１０においてＴは、水平同期信号からクロックランインまでの距離を、ＣＷはクロックランインの幅を示す。本発明では、水平同期信号をロードとしサンプリングクロックでカウントアップするカウンタで、ＴとＣＷを任意に設定しクロックゲート信号を生成する。このＴとＣＷを任意に設定できる構成にすることで、いろいろな方式のＶＢＩデータ放送のデータ抜き取りに対応することができる。
【００１５】
ＶＢＩデータ放送で問題となるのが映像信号にゴーストがのってきた場合である。特に近接ゴーストは、ＶＢＩデータ放送の受信性能に大きな影響を与える。近接ゴーストでない場合は、ＶＢＩデータ放送の誤り訂正や誤り検出で誤り対応ができるので近接ゴーストほど問題とならない。１１図に、近接ゴーストが波形に加わった場合の波形を示す。ＳＩＮ波の谷間が落ちきらないような波形が特徴である。
【００１６】
本実施例１では、この波形の特徴を用いて近接ゴーストであるかないかの判断とゴースト量の推定を１１図のΔの大きさで行う。Δの算出は、クロックゲート信号がＨの期間（クロックランイン部）でのＭＡＸ値から推定ゴースト値を減算することで行う（なお推定ゴーストの算出の一例に関しては実施の形態５で記述する）。近接ゴーストであるかないかは、このΔが大きければ近接ゴーストでなくΔが小さければ近接ゴーストと判定し、あわせてΔの大きさでゴースト量の検出を行う（ゴーストの判別の一例に関しては、実施の形態３，４で記述する）。
【００１７】
さらに本発明では、近接ゴーストとして前ゴーストと後ゴーストの両方に対応
するため遅延回路Ａと遅延回路Ｂを設けている。
【００１８】
図１２は、後ゴーストを除去する場合の説明図であり、図１３は前ゴーストを除去する場合の説明図である。
【００１９】
図１２において、（ａ）はゴーストがない場合の遅延回路Ａの入力信号（Ａはクロックランイン部の振幅、τはクロックランイン部の周期）であり、（ｃ）は例えばτ／２ディレイした振幅Ａ／２のゴースト（ｂ）が（ａ）に加算されたゴーストがのった波形で、（ｄ）は遅延回路Ａで（ｃ）をτ／２遅延させたものであり、（ｅ）は推定ゴースト生成回路Ａで生成された推定ゴーストを減算器９で（ｄ）より減算したもので、後ゴーストの除去後の波形である。
【００２０】
図１３において、（ａ）はゴーストがない場合の遅延回路Ｂの入力信号（Ａはクロックランイン部の振幅、τはクロックランイン部の周期）であり、（ｃ）は例えばーτ／２ディレイした振幅Ａ／２のゴースト（ｂ）が（ａ）に加算されたゴーストがのった波形で、（ｄ）は遅延回路Ｂで（ｃ）をτ／２遅延させたものであり、（ｅ）は推定ゴースト生成回路Ａで生成された推定ゴーストを減算器１０で（ｄ）より減算したもので、前ゴーストの除去後の波形である。ここで遅延量を可変にすることでＶＢＩデータの受信性能アップを行う。この遅延制御に関してはＶＢＩデータの誤り率を算出し（例えば１００フィールド中に何回誤り訂正ができなかったかをＣＰＵで算出する）、その結果により最適な値を設定する。
【００２１】
スイッチＡでは、前ゴーストと後ゴーストの処理結果を切り替えるがこれも、上記の誤り率の算出で最適な方をセレクトする。スイッチＢでは、ゴースト判別で近接ゴーストでないと判断した場合は、ゴースト除去しない遅延回路Ａの出力をセレクトし、近接ゴーストの判断した場合には、ゴースト処理後のスイッチＡの出力をセレクトする。
【００２２】
スイッチＢの出力信号は、２値化され１，０の１ｂｉｔディジタルデータに変換される。
【００２３】
（実施の形態２）
図２は、実施形態２に係わるＶＢＩデータ放送用ゴースト除去回路のブロック図である。
【００２４】
図２において、１は映像信号入力端子、２はＡＤ変換回路、３は同期分離回路、４はゴースト除去されたＶＢＩデータの出力端子、５は前ゴーストに対応させるための遅延回路Ａ、６は後ゴーストに対応させるための遅延回路Ｂ、７は遅延回路Ａと遅延回路Ｂの遅延量を設定する信号の入力端子、８はクロックランインの波形よりゴースト量を推定し推定ゴースト波形を生成する推定ゴースト生成回路Ａ、９は前ゴーストを除去するためにＡＤ変換回路の出力より推定ゴーストを減算する第１の減算回路、１０は後ゴーストを除去するために遅延回路Ｂの出力より推定ゴーストを減算する第２の減算回路、１１は推定ゴースト切り替え信号の入力端子でハードで判別が困難な前ゴーストと後ゴーストの判別を受信状態などでソフト的に切り替えられるようにしたもの、１２は推定ゴースト切り替え信号に基づき前ゴースト除去後の波形と後ゴースト除去後の波形とを切り替えるスイッチＡ，１３は、クロックランインの波形によりゴーストが近接ゴーストかどうかを判別するゴースト判別回路、１４はゴースト判別回路１３の出力に応じゴースト除去のオン・オフを行うスイッチＢ、１５はスイッチＢの出力にＤＣ値入力端子１６より入力された値を加減算しゴースト除去後のＶＢＩデータのＤＣレベルの制御を行うＤＣ制御回路である。
【００２５】
ＤＣ制御回路を除く基本的な動作は、実施の形態１と重複するので割愛する。本実施例２では、本実施例１よりＶＢＩデータ放送の受信性能を更にアップさせるようにゴースト除去後のＶＢＩデータ出力に対してＤＣ制御を行い最適なレベルで２値化処理を行う。
【００２６】
近接ゴーストがのったクロックランイン部の信号は、波形の谷間が無くなるため、ＶＢＩデータの２値化の最適化には閾値のレベルを上げれば性能は良くなる。実施例２では閾値を上げる変わりにＤＣ値を下げ同じ閾値で２値化できる構成とし、制御の簡易化を図っている。
【００２７】
（実施の形態３）
図３は、実施形態３に係わるゴースト判別回路のブロック図である。
【００２８】
図３において１７は遅延回路Ａ５の出力を入力するディジタル映像信号入力端子、１８は同期分離３の出力の水平同期信号を入力する水平同期信号入力端子、１９はクロック部抜き取りゲート信号を生成する際に、実施形態１に記述したようにさまざまなＶＢＩデータ放送に対応できるようにゲート位置を調整できるようにするためのゲート制御信号入力端子、２０は水平同期信号からゲート制御信号の基づきクロック抜き取りゲート信号を生成するクロック部抜き取りゲート信号生成回路、２１はクロック部抜き取りゲート信号のゲート期間中（図１０や図１１のクロックゲート信号がＨレベルの期間に相当）に最小値を検出するＭＩＮ検出回路、２２はＭＩＮ回路で検出された最小値の絶対値を算出する回路、２３は算出された絶対値と比較器Ａ制御信号入力端子２５から入力された値とを比較する比較器Ａ、２４はゴースト判別信号出力端子である。
【００２９】
実施例３では、図１１の波形よりＭＩＮ値が比較器Ａ制御信号入力端子２５から入力された値より大きい場合に近接ゴーストと判断する。
【００３０】
（実施の形態４）
図４は、実施形態４に係わるゴースト判別回路のブロック図である。
【００３１】
図４において１７は遅延回路Ａ５の出力を入力するディジタル映像信号入力端子、１８は同期分離３の出力の水平同期信号を入力する水平同期信号入力端子、１９はクロック部抜き取りゲート信号を生成する際に、実施形態１に記述したよ
うにさまざまなＶＢＩデータ放送に対応できるようにゲート位置を調整できるようにするためのゲート制御信号入力端子、２０は水平同期信号からゲート制御信号の基づきクロック抜き取りゲート信号を生成するクロック部抜き取りゲート信号生成回路、２１はクロック部抜き取りゲート信号のゲート期間中（図１１や図１０のクロックゲート信号がＨレベルの期間に相当）に最小値を検出するＭＩＮ検出回路、２６はクロック部抜き取りゲート信号のゲート期間中（図１０や図１１のクロックゲート信号がＨレベルの期間に相当）に最大値を検出するＭＡＸ検出回路、２７はＭＡＸ検出回路２６の出力からＭＩＮ検出回路の出力を減算する減算回路、２２は減算回路２７の出力値の絶対値を算出する回路、２３は算出された絶対値と比較器Ａ制御信号入力端子２５から入力された値とを比較する比較器Ａ、２４はゴースト判別信号出力端子である。
【００３２】
実施例４では、図１１の波形より｜ ＭＡＸ − ＭＩＮ ｜値が比較器Ａ制御信号入力端子２５から入力された値より小さい場合に近接ゴーストと判断する。
【００３３】
（実施の形態５）
図５は、実施形態５に係わる推定ゴースト生成回路のブロック図である。
図５において２８は遅延回路Ａ５の出力を入力するディジタル映像入力端子、２９はクロック部抜き取りゲート信号入力端子、３０はクロック部抜き取りゲート信号のゲート期間中（図１０や図１１のクロックゲート信号がＨレベルの期間に相当）に最小値を検出するＭＩＮ検出回路、３１は推定ゴースト値出力端子である。
【００３４】
図１１と図１０を見比べれば推定ゴースト値は、ほぼＭＩＮ値と推定できる。実施例５では、ＭＩＮ検出回路を推定ゴースト値検出回路とすることで簡易なハードで推定ゴーストを生成できる。
【００３５】
（実施の形態６）
図６は、実施形態６に係わるＶＢＩデータ放送用ゴースト除去回路のブロック
図である。
【００３６】
図６において、１は映像信号入力端子、２はＡＤ変換回路、３は同期分離回路、４はゴースト除去されたＶＢＩデータの出力端子、５は前ゴーストに対応させるための遅延回路Ａ、６は後ゴーストに対応させるための遅延回路Ｂ、７は遅延回路Ａと遅延回路Ｂの遅延量を設定する信号の入力端子、３２はクロックランインの現在の波形から前後に移動させた波形よりゴースト量をハードで推定しゴーストを除去する推定ゴースト生成回路Ｂ、３３は遅延回路Ａ５の出力からゴーストを除去するために遅延回路Ａ５の出力から推定ゴースト生成回路Ｂの出力を減算する減算回路、１３はクロックランインの波形によりゴーストが近接ゴーストかどうかを判別するゴースト判別回路、１４はゴースト判別回路１３の出力に応じゴースト除去のオン・オフを行うスイッチＢである。
【００３７】
スイッチＢの出力は、２値化され１ｂｉｔのディジタルデータに変換される。実施例６では近接ゴーストと判別した場合のみ、クロックランインの現在の波形から前後に移動させた波形よりゴースト量をハードで推定しゴーストを除去する構成となっている（ゴーストの生成の一例に関しては、実施の形態８，９に記述する）。
【００３８】
また実施例６では、実施例１と同様に近接ゴーストとして前ゴーストと後ゴーストの両方に対応するため遅延回路Ａと遅延回路Ｂを設けている。
【００３９】
図１４は、後ゴーストを除去する場合の説明図であり、図１５は前ゴーストを除去する場合の説明図である。
【００４０】
図１４において、（ａ）はゴーストがない場合の遅延回路Ｂの入力信号（Ａはクロックランイン部の振幅、τはクロックランイン部の周期）であり、（ｃ）は例えばτ／２ディレイした振幅Ａ／２のゴースト（ｂ）が（ａ）に加算されたゴーストがのった波形で、（ｄ）は遅延回路Ａで（ｃ）をτ／２遅延させたものであり、（ｅ）は推定ゴースト生成回路Ｂで遅延回路Ｂの出力信号より生成された推定ゴースト波形であり（図１４では、（ｄ）の振幅を１／２倍したものを推定ゴーストとしている）、（ｅ）を減算器３３で（ｃ）より減算したものが後ゴーストの除去後の波形（ｆ）である。
【００４１】
図１５において、（ａ）はゴーストがない場合の遅延回路Ａの入力信号（Ａはクロックランイン部の振幅、τはクロックランイン部の周期）であり、（ｃ）は例えばーτ／２ディレイした振幅Ａ／２のゴースト（ｂ）が（ａ）に加算されたゴーストがのった波形で、（ｄ）は遅延回路Ａで（ｃ）をτ／２遅延させたものであり、（ｅ）は推定ゴースト生成回路Ｂで遅延回路Ａの入力信号より生成された推定ゴースト波形であり（図１５では、（ｄ）の振幅を１／２倍したものを推定ゴーストとしている）、（ｅ）を減算器３３で（ｄ）より減算したものが前ゴーストの除去後の波形（ｆ）である。
【００４２】
実施例６では実施例１のようにクロックランイン部で１つの推定ゴーストを生成するに比べ、前ゴーストでは遅延回路Ａの信号に基づき、後ゴーストでは遅延回路Ｂの出力に基づき推定ゴーストを生成する構成となっており実動作に近い推定ゴーストを生成できることを特徴としており、ＶＢＩデータの受信性能を実施例１よりアップすることができる。
【００４３】
（実施の形態７）
図７は、実施形態７に係わるＶＢＩデータ放送用ゴースト除去回路のブロック図である。
【００４４】
図７において、１は映像信号入力端子、２はＡＤ変換回路、３は同期分離回路、４はゴースト除去されたＶＢＩデータの出力端子、５は前ゴーストに対応させるための遅延回路Ａ、６は後ゴーストに対応させるための遅延回路Ｂ、７は遅延回路Ａと遅延回路Ｂの遅延量を設定する信号の入力端子、３２はクロックランインの現在の波形から前後に移動させた波形よりゴースト量をハードで推定しゴーストを除去する推定ゴースト生成回路Ｂ、３３は遅延回路Ａ５の出力からゴーストを除去するために遅延回路Ａ５の出力から推定ゴースト生成回路Ｂの出力を減算する減算回路、１３は、クロックランインの波形によりゴーストが近接ゴーストかどうかを判別するゴースト判別回路、１４はゴースト判別回路１３の出力に応じゴースト除去のオン・オフを行うスイッチＢ、１５はスイッチＢの出力にＤＣ値入力端子１６より入力された値を加減算しゴースト除去後のＶＢＩデータのＤＣレベルの制御を行うＤＣ制御回路である。
【００４５】
本実施例７は、ＤＣ制御以外は実施例６と全く同様であるが、２値化のレベルの最適化を行うために実施例６にＤＣ制御を加え、ＶＢＩデータ放送受信性能アップを図っている。
【００４６】
実施例７では実施例２同様にＤＣ値を下げ同じ閾値で２値化できることを特徴としている。
【００４７】
（実施の形態８）
図８は、実施形態８に係わる推定ゴースト生成回路Ｂのブロック図である。
図８において、３５はＡＤ変換回路の出力を入力するディジタル映像信号入力端子Ａ、３６は遅延回路Ｂの出力信号を入力するディジタル映像信号入力端子Ｂ、３８はディジタル映像信号入力端子Ａからの信号を例えば、１／２倍、１／４倍などに乗算する乗算器Ａ、３９はディジタル映像信号入力端子Ｂからの信号を例えば、１／２倍、１／４倍などに乗算する乗算器Ｂ、３４は乗算器Ａと乗算器Ｂに乗算係数を設定する乗算器制御信号入力端子、４０は乗算器Ａの出力と乗算器Ｂの出力をゴースト切り替え制御信号入力端子３７からの信号で切り替えるスイッチ、４１は推定ゴースト出力端子である。
【００４８】
実施例８では推定ゴーストを生成する際に、位置（遅延量）だけでなく振幅も制御する構成となっており、ゴースト推定の精度を上げることでＶＢＩデータ放送の受信性能をアップできる。
【００４９】
（実施の形態９）
図９は、実施形態９に係わる推定ゴースト生成回路Ｂのブロック図である。
【００５０】
図９において、３５はＡＤ変換回路の出力を入力するディジタル映像信号入力端子Ａ、３６は遅延回路Ｂの出力信号を入力するディジタル映像信号入力端子Ｂ、４２は遅延回路Ａの出力信号を入力するディジタル映像入力端子Ｃ，４３はクロック部抜き取りゲート信号入力端子、４４はクロック部抜き取りゲート信号のゲート期間中（図１０や図１１のクロックゲート信号がＨレベルの期間に相当）に最小値を検出するＭＩＮ検出回路、４５はディジタル映像信号入力端子ＡよりＭＩＮ検出回路４４で検出された最小値を減算する第１の減算器、４６はディジタル映像信号入力端子ＡよりＭＩＮ検出回路４４で検出された最小値を減算する第２の減算器、３８は第１の減算器の出力を例えば、１／２倍、１／４倍などに乗算する乗算器Ａ、３９は第２の減算器の出力を例えば、１／２倍、１／４倍などに乗算する乗算器Ｂ、３４は乗算器Ａと乗算器Ｂに乗算係数を設定する乗算器制御信号入力端子、４０は乗算器Ａの出力と乗算器Ｂの出力をゴースト切り替え制御信号入力端子３７からの信号で切り替えるスイッチ、４１は推定ゴースト出力端子である。
【００５１】
実施例９では実施例８に比べ、クロックランインの現在の波形から前後に移動させた波形よりゴースト量をハードで推定する場合に、前後に移動させた波形よりまずクロックランインの最小値を減算した上で、第８の発明同様に例えば、１／２倍、１／４倍などと乗算することでより実際に近い波形でゴースト推定が行えるので、より推定精度を上げることができる。
【００５２】
本実施例では、基本的にクロックランイン部（図１０や図１１のクロックゲート信号がＨレベルの期間に相当）で、最大値や最小値を算出により動作している。この方式では基本的にノイズによる誤検出が問題となるが、その対策としては、ノイズ量を映像信号のペデスタル部でもとめノイズを除去するか、クロック
ラインイン部での検出を例えば２つ以上のポイントで行いその平均値をとるなどの処理を行えば問題はない。
【００５３】
また本実施例では、基本的には近接ゴースト（前ゴーストと後ゴーストを含む）をターゲットとしており、推定ゴースト生成時の遅延と振幅の設定はある程度相関を持たせることができる。例えば遅延量が小さい場合は振幅を大きくし、また遅延量が大きい場合は振幅を小さくするなどである。さらに本発明ではハード規模を小さくするため、前ゴーストと後ゴーストの判定および遅延量の設定を誤り率の算出で行っているが、前ゴースト処理後と後ゴースト処理後でクロックランイン部の｜ＭＡＸ値―ＭＩＮ値｜をそれぞれ算出し、同時に数種類の遅延量に対してこの値を算出し、これらのなかで｜ＭＡＸ値―ＭＩＮ値｜が最大となる遅延量と前／後ゴーストの判別を設定することで、すべてハードのみでこのシステム構成することができる。
【００５４】
なお近接ゴーストをターゲットとしている理由としては、１つは例えば日本の文字多重放送では、遅延量の大きなゴーストは誤り訂正が効果的であることと、映像信号のゴースト除去システムは遅延量の大きなゴースト除去はできるが文字多重放送で問題となる近接ゴーストに対してはあまり効果がないので例えば本実施例と組み合わせて、すなわち映像信号用のゴースト除去した信号を本実施例の回路に入力すれば更なる性能アップができる可能性があるからである。
【００５５】
【発明の効果】
本発明に係わるＶＢＩデータ放送用データ放送用ゴースト除去回路によれば、従来のＣＰＵのソフト処理とハードのシステムに比べ、簡易で安価に構成できる。本システムを応用し本システムを２段構成にすると２波、さらに段数を増やせば多波のゴースト除去にも使用できる。またクロック部抜き取りゲート信号の位相を可変にできるので、日本の文字多重放送だけでなく、クローズドキャプションや北米のＮＡＢＴＳなどにも展開が可能である。
【図面の簡単な説明】
【図１】  本発明の第１の実施例におけるＶＢＩデータ放送用ゴースト除去回路のブロック図
【図２】  本発明の第２の実施例におけるＶＢＩデータ放送用ゴースト除去回路のブロック図
【図３】  本発明の第３の実施例におけるゴースト判別回路のブロック図
【図４】  本発明の第４の実施例におけるゴースト判別回路のブロック図
【図５】  本発明の第５の実施例における推定ゴースト発生回路のブロック図
【図６】  本発明の第６の実施例におけるＶＢＩデータ放送用ゴースト除去回路のブロック図
【図７】  本発明の第７の実施例におけるＶＢＩデータ放送用ゴースト除去回路のブロック図
【図８】  本発明の第８の実施例における推定ゴースト発生回路のブロック図
【図９】  本発明の第９の実施例における推定ゴースト発生回路のブロック図
【図１０】  クロックゲート信号の説明図
【図１１】  近接ゴーストの例を示す図
【図１２】  本発明１の後ゴースト除去の動作説明図
【図１３】  本発明１の前ゴースト除去の動作説明図
【図１４】  本発明６の後ゴースト除去の動作説明図
【図１５】  本発明６の前ゴースト除去の動作説明図
【図１６】  従来例のＶＢＩデータ放送用ゴースト除去回路のブロック図
【符号の説明】
１  映像信号入力端子
２  ＡＤ変換器
３  同期分離回路
４  ＶＢＩデータ出力端子
５  遅延回路Ａ
６  遅延回路Ｂ
７  遅延制御入力端子
８  推定ゴースト生成回路Ａ
９  減算器
１０  減算器
１１  推定ゴースト切り替え信号入力端子
１２  スイッチＡ
１３  ゴースト判別回路
１４  スイッチＢ
１５  ＤＣ制御回路
１６  ＤＣ値入力端子
１７  ディジタル映像信号入力端子
１８  水平同期信号入力端子
１９  ゲート制御信号入力端子
２０  クロック部抜き取りゲート信号生成回路
２１  ＭＩＮ検出回路
２２  ＡＢＳ回路
２３  比較器Ａ
２４  ゴースト判別信号出力端子
２５  比較器Ａ制御信号入力端子
２６  ＭＡＸ検出回路
２７  減算器
２８  ディジタル映像信号入力端子
２９  クロック部抜き取りゲート信号生成回路
３０  ＭＩＮ検出回路
３１  推定ゴースト出力端子
３２  推定ゴースト生成回路Ｂ
３３  減算器
３４  乗算器制御信号入力端子
３５  ディジタル映像信号入力端子Ａ
３６  ディジタル映像信号入力端子Ｂ
３７  ゴースト切り替え制御信号入力端子
３８  乗算器Ａ
３９  乗算器Ｂ
４０  スイッチ
４１  推定ゴースト出力端子
４２  ディジタル映像信号入力端子Ｃ
４３  クロック部抜き取りゲート信号入力端子
４４  ＭＩＮ検出回路
４５  減算器
４６  減算器
１０４  トランスバーサルフィルタ
１０５  入力レジスタ
１０６  タップレジスタ
１０７  出力レジスタ
１０８  ＣＰＵ
【図１】
0003879234.tif 000002
【図２】
0003879234.tif 000003
【図３】
0003879234.tif 000004
【図４】
0003879234.tif 000005
【図５】
0003879234.tif 000006
【図６】
0003879234.tif 000007
【図７】
0003879234.tif 000008
【図８】
0003879234.tif 000009
【図９】
0003879234.tif 000010
【図１０】
0003879234.tif 000011
【図１１】
0003879234.tif 000012
【図１２】
0003879234.tif 000013
【図１３】
0003879234.tif 000014
【図１４】
0003879234.tif 000015
【図１５】
0003879234.tif 000016
【図１６】
0003879234.tif 000017