(57)【特許請求の範囲】
【請求項１】
ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査方法であって、
対向電極をＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置させるステップと、
前記ＴＦＴ基板の駆動による前記画素電極の電位の変化に応じた前記対向電極の電荷の変化量を検出するステップとを含むＴＦＴ基板の検査方法。
【請求項２】
ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査方法であって、
複数の対向電極をＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置させるステップと、
前記ＴＦＴ基板の駆動による各画素電極の電位の変化に応じた前記複数の対向電極の電荷の変化量を検出するステップと、
前記検出された複数の電荷の変化量を連続的に読出して前記各画素電極の良否を判定するステップとを含むＴＦＴ基板の検査方法。
【請求項３】
前記複数の対向電極の電荷の変化量を検出するステップは、
前記複数の対向電極に第１の所定の電位を与えるステップと、
前記各画素電極の電位を第２の所定の電位に変化させるステップと、
前記複数の対向電極の電荷の変化量を検出するステップとを含む、請求項２記載のＴＦＴ基板の検査方法。
【請求項４】
ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査装置であって、
ＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置される対向電極と、
前記ＴＦＴ基板の駆動による前記画素電極の電位の変化に応じた前記対向電極の電荷の変化量を検出するための検出手段とを含むＴＦＴ基板の検査装置。
【請求項５】
ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査装置であって、
ＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置される複数の対向電極と、
前記ＴＦＴ基板の駆動による各画素電極の電位の変化に応じた前記複数の対向電極の電荷の変化量を検出するための検出手段と、
前記検出手段によって検出された複数の電荷の変化量を連続的に読出して前記各画素電極の良否を判定するためのデータ処理手段とを含むＴＦＴ基板の検査装置。
【請求項６】
前記複数の対向電極は１次元に配列されてなる、請求項５記載のＴＦＴ基板の検査装置。
【請求項７】
前記複数の対向電極は２次元に配列されてなる、請求項５記載のＴＦＴ基板の検査装置。
【請求項８】
前記複数の対向電極の各々が前記画素電極の１つに対応する、請求項５〜７のいずれかに記載のＴＦＴ基板の検査装置。
【請求項９】
前記複数の対向電極の複数個が前記画素電極の１つに対応する、請求項５〜７のいずれかに記載のＴＦＴ基板の検査装置。
【請求項１０】
前記検出手段は、前記複数の対向電極のそれぞれと所定電圧との間のスイッチングを行なうための第１のスイッチング手段と、
電荷の変化量を検出するための電荷変化量検出手段と、
前記複数の対向電極のそれぞれと前記電荷変化量検出手段との間のスイッチングを行なうための第２のスイッチング手段とを含む請求項５〜９のいずれかに記載のＴＦＴ基板の検査装置。
【請求項１１】
ＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置させる複数の対向電極と、前記複数の対向電極のそれぞれと所定電圧との間のスイッチングを行なうための第１のスイッチング手段と、電荷の変化量を検出するための電荷変化量検出手段と、前記複数の対向電極のそれぞれと前記電荷変化量検出手段との間のスイッチングを行なうための第２のスイッチング手段とを含み、ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査装置の制御方法であって、
前記第２のスイッチング手段をオフするステップと、
前記第１のスイッチング手段をオンした後オフするステップと、
前記ＴＦＴ基板を駆動して画素電極の電位を変化させるステップと、
前記第２のスイッチング手段をオンするステップと、
前記電荷変化量検出手段が前記対向電極の電荷の変化量を検出するステップとを含むＴＦＴ基板の検査装置の制御方法。
【請求項１２】
前記対向電極の電位変化量検出手段に対する電位はその絶対値が所定値以上の負の値である、請求項１１記載のＴＦＴ基板の検査装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ液晶パネルを検査するための検査方法、検査装置および検査装置の制御方法に関し、特に、液晶を注入する前のＴＦＴ基板を検査するための検査方法、検査装置および検査装置の制御方法に関する。
【０００２】
【従来の技術】
近年、液晶ディスプレイパネルは、パーソナルコンピュータ、ワードプロセッサあるいは液晶テレビ等に使用され、その需要は急速に高まっている。それに伴って、液晶ディスプレイパネルを低コストでしかも短時間で検査できる検査装置に対する要望も高まっている。
【０００３】
薄膜トランジスタを用いたＴＦＴ（Thin Film Transistor）液晶ディスプレイパネルは、ＴＦＴ基板を製造後、ＴＦＴ基板上にスペーサを介して透明電極を形成した透明基板を配置し、ＴＦＴ基板と透明基板との間に形成された空間に液晶を注入して製造される。
【０００４】
従来は、ＴＦＴ液晶ディスプレイパネルを検査する方法として、ＴＦＴ基板に透明基板を貼り合せ、液晶を注入してＴＦＴ液晶ディスプレイパネルが完成した後に、ＴＦＴ液晶ディスプレイパネル全体を点灯させたり、特定パターンを表示して各画素の光のオンオフを目視または画像処理によって判断する方法が一般的であった。
【０００５】
しかし、この検査方法では、不良パネルに対してもＴＦＴ基板に透明基板を貼り合せて液晶を注入しなければならず、コストが大幅にかかるため、ＴＦＴ基板の状態で検査する方法が種々開発されている。
【０００６】
その１つとして、各画素電極を駆動したときの補助容量線Ｃｓの電位を測定することによって各画素電極の良否を判定する方法がある。
【０００７】
また、特開平５−２４０８００号公報に開示された発明は、電気光学素子を用いる方法をとっており、ＴＦＴ液晶ディスプレイパネル基板を駆動し、画素電極の電位を電気光学素子を通して測定することによって各画素電極の検査が行なわれる。
【０００８】
さらには、特開平６−２７４９４号公報に開示された発明は、画素電極に対して非接触でプローブを配置し、画素電極とプローブ間の静電容量を介して電位の変化を検出することによって各画素電極の良否を判定している。
【０００９】
【発明が解決しようとする課題】
上述した、各画素電極を駆動させ、Ｃｓの電位を測定する方法では、ゲート配線、ソース配線を電気的に短絡しているショートリングを分断し、各ゲート配線、各ソース配線ごとに信号を入力する必要がある。ショートリングはＴＦＴ基板の静電破壊を予防するために設けられているものであり、分断してしまうと検査後の工程においてＴＦＴ基板が静電破壊によって不良となるおそれがある。したがって、ショートリングを残したまま検査できることが望ましい。
【００１０】
特開平５−２４０８００号公報の場合、検査対象となる液晶ディスプレイ基板の上面に微小間隔をおいて対向配置された反射型の液晶の点灯輝度をＣＣＤカメラによって撮像することによって各画素電極の電位を測定するが、反射型の液晶を用いることによって誤差要因が増加する、反射型の液晶の表面に傷がつきやすい等の欠点がある。また、画素電極に加える電圧を大きくしないと検査しにくいため、実際に使用するのに近い条件で検査することができないという問題点もある。
【００１１】
特開平６−２７４９４号公報の場合、各画素電極にプローブを非接触で配置し、それぞれの画素電極とプローブ間の電位の変化を測定しており、ＴＦＴ液晶ディスプレイの高精細化に伴う画素数の増加により、検査時間が莫大になってしまうという問題点がある。
【００１２】
本発明は、上記問題点を解決するためになされたものであり、請求項１〜３に記載の発明の目的は、ＴＦＴ基板に透明基板を貼り合せて液晶を注入する前のＴＦＴ基板の状態で検査が可能であり、検査精度が高く、検査時間の短縮化が可能な検査方法を提供することである。
【００１３】
請求項４〜１０に記載の発明の目的は、ＴＦＴ基板に透明基板を貼り合せて液晶を注入する前のＴＦＴ基板の状態で検査が可能であり、検査精度が高く、検査時間の短縮化が可能な検査装置を提供することである。
【００１４】
請求項１１または１２に記載の発明の目的は、検査の精度を高くすることが可能なＴＦＴ基板の検査装置の制御方法を提供することである。
【００１５】
【課題を解決するための手段】
請求項１に記載のＴＦＴ基板の検査方法は、ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査方法であって、対向電極をＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置させるステップと、ＴＦＴ基板の駆動による画素電極の電位の変化に応じた対向電極の電荷の変化量を検出するステップとを含む。
【００１６】
ＴＦＴ基板の駆動による画素電極の電位の変化に応じた対向電極の電荷の変化量を検出するため、ＴＦＴ基板に透明基板を貼り合せて液晶を注入する前のＴＦＴ基板の状態での検査が可能となる。
【００１７】
請求項２に記載のＴＦＴ基板の検査方法は、ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査方法であって、複数の対向電極をＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置させるステップと、ＴＦＴ基板の駆動による各画素電極の電位の変化に応じた複数の対向電極の電荷の変化量を検出するステップと、検出された複数の電荷の変化量を連続的に読出して各画素電極の良否を判定するステップとを含む。
【００１８】
ＴＦＴ基板の駆動による各画素電極の電位の変化に応じた複数の対向電極の電荷の変化量を連続的に読出すので、ＴＦＴ基板に透明基板を貼り合せて液晶を注入する前のＴＦＴ基板の状態での検査が可能であり、検査精度が高く、検査時間の短縮化が可能となる。
【００１９】
請求項３に記載のＴＦＴ基板の検査方法は、請求項２記載のＴＦＴ基板の検査方法であって、複数の対向電極の電荷の変化量を検出するステップは、複数の対向電極に第１の所定の電位を与えるステップと、各画素電極の電位を第２の所定の電位に変化させるステップと、複数の対向電極の電荷の変化量を検出するステップとを含む。
【００２０】
請求項４に記載のＴＦＴ基板の検査装置は、ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査装置であって、ＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置される対向電極と、ＴＦＴ基板の駆動による画素電極の電位の変化に応じた対向電極の電荷の変化量を検出するための検出手段とを含む。
【００２１】
検査手段は、ＴＦＴ基板の駆動による画素電極の電位の変化に応じた対向電極の電荷の変化量を検出するので、ＴＦＴ基板に透明基板を貼り合せて液晶を注入する前のＴＦＴ基板の状態での検査が可能となる。
【００２２】
請求項５に記載のＴＦＴ基板の検査装置は、ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査装置であって、ＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置される複数の対向電極と、ＴＦＴ基板の駆動による各画素電極の電位の変化に応じた複数の対向電極の電荷の変化量を検出するための検出手段と、検出手段によって検出された複数の電荷の変化量を連続的に読出して各画素電極の良否を判定するためのデータ処理手段とを含む。
【００２３】
データ処理手段は、検出された複数の電荷の変化量を連続的に読出して各画素電極の良否を判定するので、ＴＦＴ基板に透明基板を貼り合せて液晶を注入する前のＴＦＴ基板の状態での検査が可能となり、検査精度が高く、検査時間の短縮化が可能となる。
【００２４】
請求項６に記載のＴＦＴ基板の検査装置は、請求項５記載のＴＦＴ基板の検査装置であって、複数の対向電極は１次元に配列されてなる。
【００２５】
１次元に配列されてなる対向電極を一方向に移動しながら検査することにより、検査時間の短縮化を図っている。
【００２６】
請求項７に記載のＴＦＴ基板の検査装置は、請求項５記載のＴＦＴ基板の検査装置であって、複数の対向電極は２次元に配列されてなる。
【００２７】
２次元に配列されてなる複数の対向電極の全体の大きさをＴＦＴ基板の画素電極の全体の大きさよりも大きくすることによって、移動せずに一度に検査が可能となる。
【００２８】
請求項８に記載のＴＦＴ基板の検査装置は、請求項５〜７のいずれかに記載のＴＦＴ基板の検査装置であって、複数の対向電極の各々が画素電極の１つに対応する。
【００２９】
請求項９に記載のＴＦＴ基板の検査装置は、請求項５〜７のいずれかに記載のＴＦＴ基板の検査装置であって、複数の対向電極の複数個が画素電極の１つに対応する。
【００３０】
複数の対向電極の中の複数個が画素電極の１つに対応するため、対向電極の複数個の電荷の変化量を総合的に判定することによって、より検査精度が高している。
【００３１】
請求項１０に記載のＴＦＴ基板の検査装置は、請求項５〜９のいずれかに記載のＴＦＴ基板の検査装置であって、検出手段は、複数の対向電極のそれぞれと所定電圧との間のスイッチングを行なうための第１のスイッチング手段と、電荷の変化量を検出するための電荷変化量検出手段と、複数の対向電極のそれぞれと電荷変化量検出手段との間のスイッチングを行なうための第２のスイッチング手段とを含む。
【００３２】
請求項１１記載の発明は、ＴＦＴ基板の画素電極に対して微小間隔をおいて対向配置させる複数の対向電極と、複数の対向電極のそれぞれと所定電圧との間のスイッチングを行なうための第１のスイッチング手段と、電荷の変化量を検出するための電荷変化量検出手段と、複数の対向電極のそれぞれと電荷変化量検出手段との間のスイッチングを行なうための第２のスイッチング手段とを含み、ＴＦＴ基板と電気的に独立した状態で検査を行なう、ショートリングが、ゲート配線およびソース配線のそれぞれを電気的に接続するＴＦＴ基板の検査装置の制御方法であって、第２のスイッチング手段をオフするためのステップと、第１のスイッチング手段をオンした後オフするためのステップと、ＴＦＴ基板を駆動して画素電極の電位を変化させるためのステップと、第２のスイッチング手段をオンするためのステップと、電荷変化量検出手段が対向電極の電荷の変化量を検出するためのステップとを含む。
【００３３】
第２のスイッチング手段をオフし、第１のスイッチング手段をオンした後オフすることによって対向電極の電位を所定の電位とし、画素電極の電位の変化に応じた対向電極の電荷の変化量を検出することによって、検査精度を高くしている。
【００３４】
請求項１２に記載のＴＦＴ基板の検査装置の制御方法は、請求項１１記載のＴＦＴ基板の検査装置の制御方法であって、対向電極の電荷変化量検出手段に対する電位はその絶対値が所定値以上の負の値である。
【００３５】
対向電極の電荷変化量検出手段に対する電位を負の値にすることよって、常に対向電極から電子が送出されるようになる。したがって対向電極からの電荷を正しく転送することが可能となる。
【００３６】
【発明の実施の形態】
［実施の形態１］
本発明の実施の形態１として、検査モジュールの対向電極が２次元に配列された２次元エリアセンサである場合について図面を参照しながら以下に説明する。
【００３７】
（検査装置全体のシステム構成）
図１は、本発明の実施の形態１における検査装置の主要部および検査対象となるＴＦＴ基板の概略構成図である。検査装置は、複数の対向電極２０、電荷結合素子３０、シフトゲート３５および電荷検出部３７を含む検査モジュール２と、リセット雑音を抑制するためのＣＤＳ（相関二重サンプリング）４とＡ／Ｄ変換器５と、データ処理部６とを含む。
【００３８】
検査モジュール２の対向電極２０は、検査対象であるＴＦＴ基板１の上面に配置された画素電極１０との間に微小間隔を置いて対向配置される。検査モジュール２の下面に配置された複数の対向電極２０は、それぞれの対向電極２０に対応する画素電極１０の電位の変化によって生じた対向電極２０上の電荷の変化量が電荷結合素子３０を介して転送され、電荷検出部３７によって連続信号として出力される。検査モジュール２の動作および動作原理の詳細な説明は後述する。
【００３９】
検査モジュール２からの出力信号は、ＣＤＳ４によってリセット雑音を抑制される。そして、ＣＤＳ４から出力された信号は、Ａ／Ｄ変換器５によってデジタル信号に変換され、各対向電極２０からの電荷の出力量が検出される。データ処理部６は、Ａ／Ｄ変換器５からの出力信号を読出すことによって、各対向電極２０に対応する画素電極１０の電位の変化量に換算し、２次元データ処理を行なうことによって各画素電極１０の動作の検査を行なう。
【００４０】
（検査対象、検査工程）
図２は、本発明の実施の形態１における検査装置で検査されるＴＦＴ基板１の拡大図を示している。液晶表示パネルに使用されるＴＦＴ基板１は、図２に示すように走査線として機能するゲート配線１１が複数本平行に形成され、それらのゲート配線１１と直交するように信号線として機能するソース配線１２が複数本平行に形成される。両配線１１、１２が交差する位置の近傍には薄膜トランジスタ１３が形成され、この薄膜トランジスタ１３には画素電極１０が接続されている。
【００４１】
本発明の実施の形態１における検査装置は、画素電極１０の電位の変化に対応する対向電極２０の電荷の変化量を測定し、その値によって検査を行なう。ＴＦＴ基板１の配線、画素電極および薄膜トランジスタの構造はいずれも種々の構造が知られているが、いずれの種類の構造であっても本発明の実施の形態１における検査装置で検査することが可能である。
【００４２】
また検査を行なう工程についても、ＴＦＴ基板１に薄膜トランジスタ１３および画素電極１０が形成されており、薄膜トランジスタ１３が動作する状態であれば、ガラス基板と貼り合せるまでのどの工程であっても検査を行なうことが可能である。
【００４３】
図２におけるショートリング１４、１５は、それぞれゲート配線１１、ソース配線１２を電気的に接続するものであり、ＴＦＴ基板１に悪影響を及ぼす静電気を防止するために設けられている。これらのショートリング１４と１５とは、ＴＦＴ基板１の製造段階では形成されているものの、ＴＦＴ基板１の製造後にＴＦＴ基板１と反対側の透明基板を貼り合せて、液晶を注入して液晶表示パネルを製造する後工程の段階において切断除去されるものである。
【００４４】
本発明の実施の形態１における検査装置は、液晶表示パネルを組立てた後の点灯検査と電気的にほぼ同じ条件で検査するため、液晶表示パネルの組立後の点灯検査と同様に、実装ドライバを用いて液晶表示パネルと同じ点灯条件でパネルを駆動することによっても検査が行なえる。また、ショートリング１４と１５とが残っている状態であっても、特開平６−８２８３６号公報に開示された駆動方法でパネルを駆動することによっても検査が行なえる。
【００４５】
（検査モジュールの基本構成）
次に、検査モジュール２の電気的な特性について説明する。
【００４６】
図３は、検査モジュール２の対向電極２０から電荷結合素子３０に電荷を転送する回路を示す図である。図３に示す回路を対向電極部と呼ぶことにする。
【００４７】
各対向電極部は、対向電極２０、対向電極の電圧設定用配線（対向電圧設定用配線）４０、対向電極の電圧設定用回路（対向電圧設定用ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ））４１、シフトゲート３５、および電荷結合素子３０を含む。対向電極２０と、対向配置されたＴＦＴ基板１の画素電極１０との間に容量成分が形成される。この対向電極２０と画素電極１０との間で形成されたコンデンサを介して検査が行なわれる。なお、容量成分として、空気等の気体または水、アルコールもしくは液晶等の液体または絶縁シート等の固体を用いることができる。検査素子２を移動させながら検査を行なう場合に、容量成分として空気層を用いることが考えられる。この場合、画素電極１０と対向電極２０との間の静電容量を液晶パネル組立後の状態と同じにしようとすると、液晶の比誘電率が空気より数倍大きいため、画素電極１０と対向電極２０との間隔を液晶パネル組立後の間隔の数分の１にする必要があり、検査モジュール２の位置制御が非常に難しくなる。そのため、検査モジュール２の位置制御が可能な程度に間隔を広げ、その分だけ静電容量が小さくなった状態で検査を行なう方が望ましい。また、空気層の代わりに液晶より比誘電率の大きな液体層を用いて、その分だけ画素電極１０と対向電極２０との間隔を広げることも可能である。
【００４８】
対向電極２０は、対向電圧設定用配線４０とスイッチング素子を介して接続されている。本実施の形態では、スイッチング素子として対向電圧設定用ＭＯＳＦＥＴ４１を用いるが、他のスイッチング素子であってもよい。対向電圧設定用ＭＯＳＦＥＴ４１がオンになると、対向電極２０は対向電圧設定用配線４０と同じ電位になる。つまり、対向電圧設定用配線４０に、対向電圧２０の電位として設定したい電位の信号を入力しておくと、対向電圧設定用ＭＯＳＦＥＴ４１をオンにすることによって、対向電極２０の電位を自由に設定することができる。
【００４９】
対向電極２０と電荷結合素子３０とは、シフトゲート３５を介して接続されている。シフトゲート３５がオンになると、対向電極２０と電荷結合素子３０との電位差に応じた電荷が電荷結合素子３０へ送出される。この送出された電荷は、電荷結合素子３０によって順次転送され、電荷検出部３７より連続信号として出力される。対向電圧設定用ＭＯＳＦＥＴ４１とシフトゲート３５とがともにオフのときには、対向電極２０上の電荷は一定に保たれる。そのため画素電極１０の電位が変化すると、その変化量の分だけ対向電極２０の電位も変化する。
【００５０】
なお、図４に示すように、対向電圧設定用配線４０と対向電圧設定用ＭＯＳＦＥＴ４１との機能を、電荷結合素子３０とシフトゲート３５とが併せ持つことによって、対向電圧設定用配線４０と対向電圧設定用ＭＯＳＦＥＴ４１とを省略することも可能である。
【００５１】
（検査素子下面の概略構成）
図５は、検査モジュール２が２次元エリアセンサである場合の検査モジュール２の下面のセンサ部３の概略構成を示す。検査モジュールセンサ部３は、対向電極２０、電荷結合素子３０、垂直転送部３１、水平転送部３２、シフトゲート３５、電荷検出部３７、対向電圧設定用配線４０、および対向電圧設定用ＭＯＳＦＥＴ４１を含む。
【００５２】
対向電圧設定用配線４０と電荷結合素子の垂直転送部３１とが複数本平行に形成されている。また、対向電圧設定用配線４０と垂直転送部３１とは、図５に示すように交互に並んでおり、その間には複数の対向電極２０が並んでいる。それぞれの対向電極２０は、対向電圧設定用ＭＯＳＦＥＴ４１を介して対向電圧設定用配線４０と接続されており、さらにシフトゲート３５を介して垂直転送部３１と接続されている。
【００５３】
対向電圧設定用配線４０は、すべて電気的に接続されており、等しい電位に保たれている。垂直転送部３１は、電荷結合素子の水平転送部３２に接続されており、電荷は対向電極２０から垂直転送部３１と水平転送部３２とを介して転送され、その電荷量は電荷検出部３７によって検出される。
【００５４】
（画素と対向電極との対応）
図６は、画素電極１０と対向電極２０との対応関係を表わす図である。（ａ）は、画素電極１０の中の１つが対向電極２０の複数に対応している。１つの画素電極１０に対応する複数の対向電極２０から得られた値を総合して、対応する画素電極１０の電位の変化量を計算によって求める。また、（ｂ）は、画素電極１０と対向電極２０とが１対１に対応しており、各対向電極２０から得られた値によって対応する画素電極１０の電位の変化量が求まる。本実施の形態によれば、（ａ）または（ｂ）のいずれの場合でも検査を行なうことができる。
【００５５】
（検査原理）
図７を参照しながら、画素電極１０の電位が変化したときの電荷の変化量を測定する方法について説明する。ここで、画素電極１０と対向電極２０との間に形成されたコンデンサの静電容量をＣとする。また、測定の間は、対向電圧設定用配線４０は電位Ｖｃ０で一定に保たれており、電荷結合素子３０は電位Ｖｃ２で一定に保たれているものとする。
【００５６】
まず、（ａ）に示すように、対向電圧設定用ＭＯＳＦＥＴ４１をオンにし、シフトゲート３５をオフにしておく。このとき、対向電極２０の電位は対向電圧設定用配線４０の電位Ｖｃ０と等しくなる。
【００５７】
次に、（ｂ）に示すように、対向電圧設定用ＭＯＳＦＥＴ４１をオフにする。このときの画素電極１０の電位をＶｄ０とする。
【００５８】
（ｃ）は、画素電極１０の電位がＶｄ０からＶｄ１に変化した状態を示している。対向電極設定用ＭＯＳＦＥＴ４１とシフトゲート３５とがともにオフであるので、対向電極２０上の電荷の量が一定に保持される。このため、画素電極１０と対向電極２０との間の電位差は一定に保たれる。画素電極１０の電位がＶｄ０からＶｄ１に変化すると、対向電極２０の電位は次式のように変化する。
【００５９】
Ｖｃ１＝Ｖｃ０＋（Ｖｄ１−Ｖｄ０）                          …（１）
次に、（ｄ）に示すように、シフトゲート３５をオンにする。対向電極２０の電位が電荷結合素子３０の電位Ｖｃ２に等しくなるため、（２）式に示す電荷が電荷結合素子３０に送出される。
【００６０】
Ｑ＝Ｃ（Ｖｃ１−Ｖｃ２）＝Ｃ（Ｖｃ０−Ｖｃ２＋Ｖｄ１−Ｖｄ０）…（２）
このとき、ＴＦＴ基板１上の画素の薄膜トランジスタ１３がオフになっていると、画素電極１０上の電荷の量が一定に保持されているので、画素電極１０の電位は（３）式に示す値に変化している。
【００６１】
Ｖｄ２＝Ｖｄ１＋（Ｖｃ２−Ｖｃ１）
以上の過程により、（ｂ）で対向電圧設定用ＭＯＳＦＥＴ４１をオフにしてから、（ｄ）でシフトゲートをオンにするまでの間に、画素電極１０の電位が変化した量（Ｖｄ１−Ｖｄ０）に応じた電荷が対向電極２０から電荷結合素子３０へと送出される。                                                …（３）
次に、（ｅ）に示すように、対向電極設定用ＭＯＳＦＥＴ４１とシフトゲート３５とをともにオフにする。このとき、電荷結合素子３０において各対向電極２０の電荷が順次転送される。転送された電荷は電荷検出部３７から連続信号として出力され、ＣＤＳ４によりリセット雑音が抑圧され、Ａ／Ｄ変換器５によりデジタル信号に変換される。そして、各対向電極２０ごとの電荷の流出量Ｑが次式によって求められる。
【００６２】
Ｑ＝Ｃ（Ｖｃ１−Ｖｃ２）＝Ｃ（Ｖｃ０−Ｖｃ２＋Ｖｄ１−Ｖｄ０）…（４）
したがって、画素電極の電位の変化量は次式のようになる。
【００６３】
Ｖｄ１−Ｖｄ０＝Ｑ／Ｃ＋（Ｖｃ２−Ｖｃ０）                  …（５）
Ｑ，Ｃ，Ｖｃ２およびＶｃ０の値は既知であるから、電位の変化量は計算によって求めることができる。データ処理部６において、対向電極２０に対応する画素電極１０の電位の変化量を計算によって求め、正常な場合の値と比較することにより、良否の判定を行なう。なお、電荷結合素子３０は、電荷として電子しか転送することができないため、Ｑが負の値をとるようにＶｃ０とＶｃ２との値を設定する必要がある。すなわち、
Ｑ＝Ｃ（Ｖｃ１−Ｖｃ２）＝Ｃ（Ｖｃ０−Ｖｃ２＋Ｖｄ１−Ｖｄ０）＜０…（６）
であるから、
Ｖｃ０−Ｖｃ２＜Ｖｄ０−Ｖｄ１                              …（７）
を常に満たすように、Ｖｄ０とＶｄ１との変化の範囲を考慮した上で、対向電極設定用配線４０と電荷結合素子３０との電位を設定する。
【００６４】
（駆動方法および検査結果）
次に、実際にＴＦＴ基板および検査モジュールを駆動して各画素の検査を行なう場合の検査方法の詳細について説明する。
【００６５】
図８および図９を用いて、ＴＦＴ基板１および検査モジュール２の駆動信号の変化と画素電極１０および対向電極２０の電位の変化とを説明する。図８に示すＴＦＴ基板１の駆動信号は、ＴＦＴ基板１のゲート信号Ｖｇ（ｔ）がハイレベルとなる直前にソース信号Ｖｓ（ｔ）の電圧が変化しており、この駆動方法ではオン不良のみが欠陥として検出される。また、図９に示すＴＦＴ基板１の駆動信号は、ＴＦＴ基板１のゲート信号Ｖｇ（ｔ）がハイレベルとなる直後にソース信号Ｖｓ（ｔ）の電圧が変化しており、この駆動方法ではオン不良およびオフ不良ともに欠陥として検出される。
【００６６】
このようにＴＦＴ基板１を駆動する複数の信号を用いることによって、欠陥の種類も判定することができる。本実施の形態における検査装置では、ＴＦＴ基板１をＴＦＴ液晶ディスプレイパネルと電気的にほぼ等価な状態で検査を行なうため、欠陥を検出するための駆動信号としてＴＦＴ液晶ディスプレイパネルの検査用の信号をそのまま用いることができる。ＴＦＴ液晶ディスプレイパネルの検査用の駆動信号および検査の方法としては、特開平６−８２８３６号公報に開示された方法が適用できる。
【００６７】
まず、図８を用いて説明する。（ａ）は、ＴＦＴ基板１のゲート配線１１およびソース配線１２の駆動信号Ｖｇ（ｔ）とＶｓ（ｔ）との信号の変化を示す。ゲート信号Ｖｇ（ｔ）は一定の周期でハイレベルとロウレベルを繰返す。ゲート信号Ｖｇ（ｔ）がハイレベルのとき、薄膜トランジスタ１３がオンになり、ソース配線１２の電位Ｖｓ（ｔ）が画素電極１０に書込まれる。ゲート信号Ｖｇ（ｔ）の立上がり直前にソース信号Ｖｓ（ｔ）の電位が変化する。
【００６８】
（ｂ）は、対向電圧設定用ＭＯＳＦＥＴ４１のゲート電極４４（図３参照）に入力される駆動信号Ｖｓ１（ｔ）を示す。駆動信号Ｖｓ１（ｔ）がハイレベルのときに、対向電圧設定用ＭＯＳＦＥＴ４１がオンとなり、対向電極２０の電位はＶｃ０となる。
【００６９】
（ｃ）は、シフトゲート電極３６（図３参照）に入力される駆動信号Ｖｓ２（ｔ）を示す。駆動信号Ｖｓ２（ｔ）がハイレベルになると、シフトゲート３５がオンとなり、対向電極２０と電荷結合素子３０の電位差に応じた量の電荷が、対向電極２０から電荷結合素子３０へ送出される。
【００７０】
（ｄ）および（ｅ）は画素電極１０が正常に動作している場合の画素電極１０の電位Ｖｄ（ｔ）および対向電極２０の電位Ｖｃ（ｔ）の変化を示す。また、（ｆ）および（ｇ）は電極１０がオン不良の場合の画素電極１０の電位Ｖｄ（ｔ）および対向電極２０の電位Ｖｃ（ｔ）の変化を示す。さらに、（ｈ）および（ｉ）は画素電極１０がオフ不良の場合の画素電極１０の電位Ｖｄ（ｔ）および対向電極２０の電位Ｖｃ（ｔ）の変化を示す。実施の形態１における検査装置は、他の種類の点欠陥や線欠陥なども検出することができるが、一例として画素電極１０のオン不良とオフ不良との２種類の欠陥について説明する。
【００７１】
まず、ゲート信号Ｖｇ（ｔ）の１回目の立上がりの直前にＶｓ１（ｔ）をハイレベルにする。ゲート信号Ｖｇ（ｔ）がハイレベルになることにより画素電極１０にソース信号の電位Ｖｓ（ｔ）＝＋Ｖｓが書込まれ、Ｖｄ（ｔ）＝＋Ｖｓとなる。このとき、対向電極２０の電位はＶｃ０に保持される。
【００７２】
ゲート信号Ｖｇ（ｔ）の２回目の立上がりの直前に、Ｖｓ１（ｔ）をロウレベルにし、ゲート信号Ｖｇ（ｔ）の２回目の立下がりの直後に、シフトゲート電極３６に入力される駆動信号Ｖｓ２（ｔ）をハイレベルにする。Ｖｓ１（ｔ）をロウレベルにしてから、Ｖｓ２（ｔ）をハイレベルにするまでの間に変化した画素電極１０の電位の変化量に応じた電荷が電荷結合素子３０に送出される。
【００７３】
ゲート信号Ｖｇ（ｔ）がハイレベルになることにより、画素電極１０にソース信号の電位Ｖｓ（ｔ）＝−Ｖｓが書込まれ、画素電極１０の電位はＶｄ（ｔ）＝−Ｖｓに変化する。画素電極１０が正常な場合には、（ｄ）に示すように画素電極１０の電位の変化量は−２Ｖｓであり、次式に示す量の電子が電荷結合素子３０に送出される。
【００７４】
−Ｑ＝−ＣΔＶ１＝Ｃ（Ｖｃ０＋Ｖｃ２−２Ｖｓ）            …（８）
画素電極１０がオン不良の場合には、（ｆ）に示すように、画素電極１０の電位の電荷量は−２Ｖｓを下回るため、電荷結合素子３０に送出される電子−Ｑが少なくなり、（ｇ）に示すようにΔＶ１′がΔＶ１より小さくなる。画素電極１０がオフ不良の場合には、（ｈ）に示すように、画素電極１０の電位の変化量はほぼ−２Ｖｓとなるため画素電極１０が欠陥として検出されない。
【００７５】
以上のように１回目の測定が行なわれるが、次にソース信号の位相が１８０°ずれた位置で２回目の測定が以下のように行なわれる。
【００７６】
ゲート信号Ｖｇ（ｔ）の４回目の立上がりの直前に、Ｖｓ１（ｔ）をハイレベルにする。
【００７７】
ゲート信号Ｖｇ（ｔ）がハイレベルになることにより画素電極１０にソース信号の電位Ｖｓ（ｔ）＝−Ｖｓが書込まれ、Ｖｄ（ｔ）＝−Ｖｓとなる。このとき、対向電極２０の電位はＶｃ０に保持される。
【００７８】
ゲート信号Ｖｇの５回目の立上がりの直前に、Ｖｓ１（ｔ）をロウレベルにし、ゲート信号Ｖｇ（ｔ）の５回目の立下がりの直後に、シフトゲート電極３６に入力される駆動信号Ｖｓ２（ｔ）をハイレベルにする。Ｖｓ１（ｔ）をロウレベルにしてから、Ｖｓ２（ｔ）をハイレベルにするまでの間に変化した画素電極１０の電位の変化量に応じた電荷が電荷結合素子３０に送出される。
【００７９】
ゲート信号Ｖｇ（ｔ）がハイレベルになることにより、画素電極１０にソース信号の電位Ｖｓ（ｔ）＝＋Ｖｓが書込まれ、画素電極１０の電位はＶｄ（ｔ）＝＋Ｖｓに変化する。画素電極１０が正常な場合には、（ｄ）に示すように画素電極１０の電位の変化量は＋２Ｖｓであり、次式に示す量の電子が電荷結合素子３０に送出される。
【００８０】
−Ｑ＝−ＣΔＶ２＝Ｃ（Ｖｃ０＋Ｖｃ２＋２Ｖｓ）              …（９）
画素電極１０がオン不良の場合には、（ｆ）に示すように、画素電極１０の電位の変化量は＋２Ｖｓを下回るため、電荷結合素子３０に送出される電子−Ｑが多くなり、（ｇ）に示すようにΔＶ２′がΔＶ２より大きくなる。画素電極１０がオフ不良の場合には、（ｈ）に示すように、画素電極１０の電位の変化量はほぼ＋２Ｖｓとなるため、欠陥として検出されない。
【００８１】
次に図９を用いて説明する。（ａ）は、ＴＦＴ基板１のゲート配線１１およびソース配線１２の駆動信号Ｖｇ（ｔ）とＶｓ（ｔ）との信号の変化を示す。ゲート信号Ｖｇ（ｔ）は一定の周期でハイレベルとロウレベルとを繰返す。ゲート信号Ｖｇ（ｔ）がハイレベルのとき、薄膜トランジスタ１３がオンになり、ソース配線１２の電位Ｖｓ（ｔ）が画素電極１０に書込まれる。ゲート信号Ｖｇ（ｔ）の立下がりの直後にソース信号Ｖｓ（ｔ）の電位が変化する。ソース信号Ｖｓ（ｔ）の電位は、ゲート信号Ｖｇ（ｔ）がハイレベルとなるごとに、＋Ｖｓと−Ｖｓとの電位を繰返す。
【００８２】
（ｂ）は、対向電圧設定用ＭＯＳＦＥＴ４１のゲート電極４４に入力される駆動信号Ｖｓ１（ｔ）を示す。駆動信号Ｖｓ１（ｔ）がハイレベルのときに、対向電圧設定用ＭＯＳＦＥＴ４１はオンとなり、対向電極２０の電位はＶｃ０となる。
【００８３】
（ｃ）は、シフトゲート電極３６に入力される駆動信号Ｖｓ２（ｔ）を示す。駆動信号Ｖｓ２（ｔ）がハイレベルになるとシフトゲート３５がオンとなり、対向電極２０と電荷結合素子３０の電位差に応じた量の電荷が対向電極２０から電荷結合素子３０へ送出される。
【００８４】
（ｄ）および（ｅ）は、画素電極１０が正常に動作している場合の画素電極１０の電位Ｖｄ（ｔ）および対向電極２０の電位Ｖｃ（ｔ）の変化を示す。また、（ｆ）および（ｇ）は画素電極１０がオン不良の場合の画素電極１０の電位Ｖｄ（ｔ）および対向電極２０の電位Ｖｃ（ｔ）の変化を示す。さらに、（ｈ）および（ｉ）は画素電極１０がオフ不良の場合の画素電極１０の電位Ｖｄ（ｔ）および対向電極２０の電位Ｖｃ（ｔ）の変化を示す。まず、ゲート信号Ｖｇ（ｔ）の１回目の立上がりの直前にＶｓ１（ｔ）をハイレベルにする。
【００８５】
ゲート信号Ｖｇ（ｔ）がハイレベルになることにより画素電極１０にソース信号の電位Ｖｓ（ｔ）＝＋Ｖｓが書込まれ、Ｖｄ（ｔ）＝＋Ｖｓとなる。このとき、対向電極２０の電位はＶｃ０に保持される。
【００８６】
ゲート信号Ｖｇ（ｔ）の２回目の立上がりの直前に、Ｖｓ１（ｔ）をロウレベルにし、ゲート信号Ｖｇ（ｔ）の２回目の立下がりの直後に、シフトゲート電極３６に入力される駆動信号Ｖｓ２（ｔ）をハイレベルにする。Ｖｓ１（ｔ）をロウレベルにしてからＶｓ２（ｔ）をハイレベルにするまでの間に変化した画素電極１０の電位の変化量に応じた電荷が電荷結合素子３０に送出される。
【００８７】
ゲート信号Ｖｇ（ｔ）がハイレベルになることにより、画素電極１０にソース信号の電位Ｖｓ（ｔ）＝−Ｖｓが書込まれ、画素電極１０の電位はＶｄ（ｔ）＝−Ｖｓに変化する。画素電極１０が正常な場合には、（ｄ）に示すように、画素電極１０の電位の変化量は−２Ｖｓであり、（８）式に示す量の電子が電荷結合素子３０に送出される。画素電極１０がオン不良の場合には、（ｆ）に示すように、画素電極１０の電位の変化量は−２Ｖｓを下回るため、電荷結合素子３０に送出される電子−Ｑが少なくなり、（ｇ）に示すようにΔＶ１′がΔＶ１より小さくなる。画素電極１０がオフ不良の場合には、（ｈ）に示すように、画素電極１０の電位の変化量は−２Ｖｓを下回るため、電荷結合素子３０に送出される電子−Ｑが少なくなり、（ｉ）に示すようにΔＶ１″がΔＶ１より小さくなる。
【００８８】
以上のようにして１回目の測定が行なわれるが、次にソース信号の位相が１８０°ずれた位置で２回目の測定を以下のように行なう。
【００８９】
ゲート信号Ｖｇ（ｔ）の４回目の立上がりの直前に、Ｖｓ１（ｔ）をハイレベルにする。
【００９０】
ゲート信号Ｖｇ（ｔ）がハイレベルになることにより画素電極１０にソース信号の電位Ｖｓ（ｔ）−Ｖｓが書込まれ、Ｖｄ（ｔ）＝−Ｖｓとなる。このとき、対向電極２０の電位はＶｃ０に保持される。
【００９１】
ゲート信号Ｖｇ（ｔ）の５回目の立上がりの直前に、Ｖｓ１（ｔ）をロウレベルにし、ゲート信号Ｖｇ（ｔ）の５回目の立下がりの直後に、シフトゲート電極３６に入力される駆動信号Ｖｓ２（ｔ）をハイレベルにする。Ｖｓ１（ｔ）をロウレベルにしてから、Ｖｓ２（ｔ）をハイレベルにするまでの間に変化した画素電極１０の電位の変化量に応じた電荷が電荷結合素子３０に送出される。
【００９２】
ゲート信号Ｖｇ（ｔ）がハイレベルになることにより、画素電極１０にソース信号の電位Ｖｓ（ｔ）＝＋Ｖｓが書込まれ、画素電極１０の電位はＶｄ（ｔ）＝＋Ｖｓに変化する。画素電極１０が正常な場合には、（ｄ）に示すように画素電極１０の電位の変化量は＋２Ｖｓであり、（９）式に示す量の電子が電荷結合素子３０に送出される。画素電極１０がオン不良の場合には、（ｆ）に示すように、画素電極１０の電位の変化量は＋２Ｖｓを下回るため、電荷結合素子３０に送出される電子−Ｑが多くなり、（ｇ）に示すようにΔＶ２′がΔＶ２より大きくなる。画素電極１０がオフ不良の場合には、（ｈ）に示すように、画素電極１０の電位の変化量は＋２Ｖｓを下回るため、電荷結合素子３０に送出される電子−Ｑが多くなり、（ｉ）に示すようにΔＶ２″がΔＶ２より大きくなる。
【００９３】
以上のようにして、２回目の測定が行なわれる。このように、ソース信号の位相を１８０°ずらした位置で２回検査を行なうことによって、より正確に検査を行なうことができる。
【００９４】
（検査素子の半導体構造）
図１０は、本実施の形態における検査モジュールの対向電極部の断面構造の一例を示している。検査モジュール２の対向電極部は、対向電極電荷蓄積層２１、信号電荷転送層３３、転送ゲート電極３４、シフトゲート３５、シフトゲート電極３６、対向電圧設定用配線４０、対向電圧設定用ソース４２、対向電圧設定用ゲート４３、対向電圧設定用ゲート電極４４、チャネルストッパ５２、絶縁膜５３、およびパッシベーション膜５４を含む。これらは、ｎ型基板５０の上にｐ型ウェル５１が形成されたシリコン基板上に形成される。
対向電極として機能する対向電極電荷蓄積層２１は、ｎ型半導体層で構成されており、ｐ型半導体層３５、４３および５１と絶縁膜５３とで囲まれている。画素電極１０と対向配置された状態で容量成分を介して検査を行なうため、検査時には対向電極電荷蓄積層２１と画素電極１０との間にコンデンサが形成される。
【００９５】
対向電圧設定用配線４０および対向電圧設定用ＭＯＳＦＥＴ４１は、対向電極電荷蓄積層２１の隣に形成されている。対向電圧設定用ＭＯＳＦＥＴ４１は、対向電圧設定用ソース４２、対向電圧設定用ゲート４３、ドレインである対向電極電荷蓄積層２１およびゲート電極４４で構成される。
【００９６】
シフトゲート３５は、ソースとして機能する対向電極電荷蓄積層２１、シフトゲート用ゲート３８、ドレインとして機能する信号電荷転送層３３およびシフトゲート電極３６から構成され、対向電極電荷蓄積層２１の隣に形成される。電荷結合素子３０は、信号電荷転送層３３および転送ゲート電極３４から構成される。電荷結合素子３０に送出された電子を順次転送していくために転送ゲート電極３４は適切なタイミング信号で駆動される。検査モジュール基板の表面はパッシベーション膜５４によって覆われている。
【００９７】
また、検査モジュール２の対向電極部の構造として、図１１または図１２に示すものを用いてもよい。図１１および図１２はともに、（ａ）が対向電極部の断面構造を、（ｂ）が表面の電極の構造を示している。図１１に示す対向電極部の構造は、対向電極２０が検査モジュール２の表面に形成されている以外は図１０に示す対向電極の構造と同じであるので、詳細な説明は繰返さない。また、図１２に示す対向電極部の構造は、対向電極２０と対向電圧設定用配線４０とが検査モジュール２の表面に形成されている以外は図１０に示す対向電極の構造と同じであるので、詳細な説明は繰返さない。対向電極２０は、対向電極電荷蓄積層２１と電気的に接続した構造となっているが、図１１と図１２とでは対向電極２０の表面積が異なっている。
【００９８】
図１１に示す構造では、図１２に示す構造の場合よりも対向電極２０の表面積が広くなっている。このため、画素電極１０と対向電極２０との間に形成されるコンデンサの対向電極２０側から見た静電容量を大きくとることができる。図１２に示す構造では、対向電圧設定用配線４０が検査モジュール２の表面に広がっており、対向電極２０の表面積が狭くなっている。このため、画素電極１０と対向電極２０との間に形成されるコンデンサの対向電極側から見た静電容量が小さくなる。
【００９９】
どちらの場合も、画素電極１０と対向電極２０の間に形成されるコンデンサの画素電極１０側から見た静電容量は同じであるが、対向電極２０側から見た静電容量が異なるため、電荷結合素子３０に送出される電荷の量が異なる。このように、対向電極２０の表面積を変えることによって、電荷結合素子３０によって転送される電荷の量が適切になるように調整することができる。
【０１００】
以上説明したように、本実施の形態では以下の効果を奏する。
（１）  ＴＦＴ基板を貼り合せ液晶注入する前に、ＴＦＴ基板状態で検査することが可能となる。
【０１０１】
（２）  対向電極の電荷の量を電荷結合素子を用いて直接測定するため、電気光学素子を用いた検査装置よりも精度よく測定することが可能となる。
【０１０２】
（３）  各画素電極を１つずつプローブにより駆動して検査する方法と比較して、ゲート配線とソース配線とを電気的に短絡するショートリングを残したままＴＦＴ基板を検査することができるため、後工程においてＴＦＴ基板が静電破壊することを防ぐことができる。また、ＴＦＴ基板の駆動と検査モジュールの駆動を同期させることによって、検査の高速化が図れる。さらに、検査モジュールには複数の対向電極が存在し、電荷結合素子によって電荷の変化量を転送することによって同時に複数の対向電極の電荷の変化量を測定できるため、検査の高速化が図れる。
【０１０３】
（４）  画素電極の電位の変化量を測定する前に、検査モジュールの対向電極の電荷結合素子に対する電位が負の十分大きな値になるように対向電極の電位を設定してから測定を行なうことにより、常に対向電極から電荷結合素子へ電子が送出される。電荷結合素子は電子しか転送できないため、このように電荷を正しく転送することが可能となる。
【０１０４】
（５）  検査モジュールは半導体素子であるため、対向電極の位置および大きさの精度は非常に高く、欠陥画素の検出の位置精度が高くなる。
【０１０５】
［実施の形態２］
図１３は、本発明の実施の形態２における検査モジュールのセンサ部３′の概略構成を示す。図５に示す実施の形態１における検査モジュール２は２次元エリアセンサの場合についてであったが、実施の形態２における検査モジュール３′は対向電極２０が１次元に配列されている。その他の構成および機能は実施の形態と同じであるので詳細な説明は繰返さない。
【０１０６】
検査モジュール３′は、ＴＦＴ基板上の縦あるいは横１ラインの検査を行ない、次のラインに移動して検査を行なう。この操作を繰返し行なうことによって、ＴＦＴ基板全体の検査が可能となる。実施の形態１と比較して、検査時間は余計にかかるが、検査モジュール自体のコストを低減させることができる。その他の効果は実施の形態１と同じであるので詳細な説明は繰返さない。
【図面の簡単な説明】
【図１】実施の形態１における検査装置の概略構成を示すブロック図である。
【図２】実施の形態１における検査装置の検査対象であるＴＦＴ基板の平面図である。
【図３】検査モジュールの対向電極部の電気的な構成を示す図である。
【図４】対向電圧設定用ＭＯＳＦＥＴの機能を電荷結合素子およびシフトゲートによって代行する場合の検査モジュールの対向電極部の電気的な構成を示す図である。
【図５】検査モジュールが２次元エリアセンサである場合の検査モジュール下面のセンサ部の概略構成図である。
【図６】ＴＦＴ基板の画素電極と検査モジュールの対向電極の対応関係を表わす図である。
【図７】ＴＦＴ基板の画素電極と検査モジュールの対向電極との制御方法を示す図である。
【図８】画素電極のオン不良の点欠陥を検出する場合の駆動方法と画素電極および対向電極の電位の変化を示す図である。
【図９】画素電極のオン不良およびオフ不良の点欠陥を検出する場合の駆動方法と画素電極および対向電極の電位の変化を示す図である。
【図１０】検査モジュールの対向電極部の構造の断面図の一例を示す図である。
【図１１】対向電極の表面積を広くした場合の検査モジュールの対向電極部の構造の断面図および平面図の一例を示す図である。
【図１２】対向電極の表面積を狭くした場合の検査モジュールの対向電極部の構造の断面図および平面図の一例を示す図である。
【図１３】検査モジュールが１次元ラインセンサである場合の検査モジュール下面のセンサ部の概略構成図である。
【符号の説明】
１  ＴＦＴ基板
２  検査モジュール
４  相関二重サンプリング
５  Ａ／Ｄ変換器
６  データ処理部
１０  画素電極
２０  対向電極
３０  電荷結合素子
３５  シフトゲート
３７  電荷検出部
【図１】
0003963983.tif 000002
【図２】
0003963983.tif 000003
【図３】
0003963983.tif 000004
【図４】
0003963983.tif 000005
【図５】
0003963983.tif 000006
【図６】
0003963983.tif 000007
【図７】
0003963983.tif 000008
【図８】
0003963983.tif 000009
【図９】
0003963983.tif 000010
【図１０】
0003963983.tif 000011
【図１１】
0003963983.tif 000012
【図１２】
0003963983.tif 000013
【図１３】
0003963983.tif 000014