(57)【特許請求の範囲】
【請求項１】
マルチチャネルデジタル受信機であって、
無線周波信号を受信するための複数のアンテナ、
前記複数のアンテナの各々に結合されかつ前記無線周波信号を中間周波信号に変換するよう動作可能な複数の無線周波変換器、
前記無線周波変換器の各々に結合され前記中間周波信号をデジタル信号に変換するための複数のアナログ−デジタル変換器、
前記アナログ−デジタル変換器に結合されかつ前記デジタル信号の内の１つを選択しかつ前記デジタル信号の内の１つをベースバンド中間周波信号に変換するよう動作可能なスイッチドデジタルダウンコンバータ、そして
前記スイッチドデジタルダウンコンバータに結合され前記ベースバンド中間周波信号内に含まれる複数の通信チャネルの内の１つを再生するためのチャネルプロセッサ、
を具備することを特徴とするマルチチャネルデジタル受信機。
【請求項２】
無線周波通信を受信する方法であって、
複数のアンテナにおいて無線周波信号を受信する段階、
前記無線周波信号を中間周波信号に変換する段階、
前記中間周波信号をデジタル信号に変換する段階、
前記デジタル信号の内の１つを選択する段階、
前記デジタル信号の内の１つをベースバンド中間周波信号にデジタル的にダウンコンバートする段階、そして
前記ベースバンド中間周波信号を処理してその中に含まれる複数の通信チャネルの１つを再生する段階、
を具備することを特徴とする無線周波通信を受信する方法。
【請求項３】
マルチチャネルデジタル受信機であって、
第１の受信機バンクであって、
各々第１の複数のアンテナに結合されかつ前記第１の複数のアンテナにおいて受信された無線周波信号を第１の組の中間周波信号に変換するよう動作可能な第１の複数の無線周波変換器、
前記第１の複数の無線周波変換器の各々に結合され前記第１の組の中間周波信号を第１の組のデジタル信号に変換するための第１の複数のアナログ−デジタル変換器、
前記第１の複数のアナログ−デジタル変換器に結合されかつ前記第１の組のデジタル信号の内の１つを選択しかつ前記第１の組のデジタル信号の内の１つを第１のベースバンド中間周波信号に変換するよう動作可能な第１のスイッチドデジタルダウンコンバータ、
を具備する前記第１の受信機バンク、
第２の受信機バンクであって、
各々第２の複数のアンテナに結合されかつ前記第２の複数のアンテナにおいて受信された無線周波信号を第２の組の中間周波信号に変換するよう動作可能な第２の複数の無線周波変換器、
前記第２の複数の無線周波変換器の各々に結合され前記第２の組の中間周波信号を第２の組のデジタル信号に変換するための第２の複数のアナログ−デジタル変換器、
前記第２の複数のアナログ−デジタル変換器に結合されかつ前記第２の組のデジタル信号の内の１つを選択しかつ前記第２の組のデジタル信号の内の１つを第２のベースバンド中間周波信号に変換するよう動作可能な第２のスイッチドデジタルダウンコンバータ、
を具備する前記第２の受信機バンク、そして
前記第１および第２のスイッチドデジタルダウンコンバータと通信し前記第１および第２のベースバンド中間周波信号内に含まれる複数の通信チャネルの内の１つを再生するチャネルプロセッサ、
を具備することを特徴とするマルチチャネルデジタル受信機。
【請求項４】
マルチチャネルデジタル受信機であって、
無線周波信号を受信するための複数のアンテナ、
前記複数のアンテナの各々に結合されかつ前記無線周波信号を中間周波信号に変換するよう動作可能な複数の無線周波変換器、
前記無線周波変換器の各々に結合され前記中間周波信号をデジタル信号に変換するための複数のアナログ−デジタル変換器、
前記複数のアナログ−デジタル変換器の各々をスイッチドデジタルダウンコンバータと相互接続する高速通信リンクであって、前記スイッチドデジタルダウンコンバータは前記デジタル信号の内の１つを選択しかつ前記デジタル信号の内の該１つをベースバンド中間周波信号に変換するよう動作可能であるもの、そして
前記スイッチドデジタルダウンコンバータと通信し前記ベースバンド中間周波信号内に含まれる複数の通信チャネルの内の１つを再生するためのチャネルプロセッサ、
を具備することを特徴とするマルチチャネルデジタル受信機。
【発明の詳細な説明】
発明の分野
本発明は通信システムに関し、かつより特定的には、通信システムにおいて使用するためのマルチチャネルデジタル送信機、受信機および送受信機に関する。
発明の背景
通信システムのための送信機および受信機は一般にそれらが広く変化する帯域幅を有しかつ特定の周波数範囲内に入る多数の信号の内の１つを送信しかつ受信するために同調されるよう設計される。当業者にはこれらの送信機および受信機が所望の周波数帯域内で電磁放射を、それぞれ、放出しまたは捕捉することが理解されるであろう。電磁放射はアンテナ、導波路、同軸ケーブルおよび光ファイバを含むいくつかの形式の装置によって、それぞれ、送信機から出力されまたは受信機へ入力することができる。
これらの通信システムの送信機および受信機は多数の信号の送信および受信が可能なものとされるが、そのような送信機および受信機は一般に異なる周波数または帯域幅を有する送信または受信されるべきそれぞれの信号に対して重複した回路を使用する。この回路の重複は最適のマルチチャネル通信ユニットの設計アーキテクチャではなく、それは各々の通信チャネルに対して完全に独立した送信機および／または受信機を構築することに関連して余分のコストおよび複雑さが生じるためである。
別の送信機および受信機アーキテクチャが可能であり、これは所望のマルチチャネルの広い帯域幅を有する信号を送信および受信できるものである。この別の送信機および受信機はデジタイザ（例えば、アナログ−デジタル変換器）を利用し、該デジタイザは所望の帯域幅の信号がナイキスト基準にしたがって確実にデジタル化できるように（例えば、デジタル化されるべき帯域幅の少なくとも２倍に等しいサンプリングレートでデジタル化する）充分に高いサンプリングレートで動作する。その後、デジタル化された信号は好ましくはデジタル信号処理技術を使用して前処理または後処理が行なわれデジタル化された帯域幅内の複数のチャネルの間を区別できるようにする。
図１を参照すると、従来の広帯域送受信機１００が示されている。無線周波（ＲＦ）信号はアンテナ１０２によって受信されＲＦコンバータ１０４を介して処理されかつアナログ−デジタルコンバータ１０６によってデジタル化される。デジタル化された信号は離散フーリエ変換（ＤＦＴ）１０８、チャネルプロセッサ１１０を通して処理されかつチャネルプロセッサ１１０からセルラネットワークおよび公衆交換電話ネットワーク（ＰＳＴＮ）へと処理される。送信モードにおいては、セルラネットワークから受信された信号はチャネルプロセッサ１１０、逆離散フーリエ変換（ＩＤＦＴ）１１４およびデジタル−アナログコンバータ１１６を介して処理される。デジタル−アナログコンバータ１１６からのアナログ信号は次にＲＦアップコンバータ１１８においてアップコンバートされかつアンテナ１２０から放射される。
この別の形式の通信ユニットの欠点は該通信ユニットのデジタル処理部分が充分に高いサンプリングレートを有し複合受信電磁放射帯域幅を形成する個々の通信チャネルの和に等しい受信電磁放射の最大帯域幅に対してナイキスト基準が適合することを保証しなければならないことである。もし前記複合帯域幅信号が充分に広ければ、通信ユニットのデジタル処理部分は非常にコストがかかりかつ多量の電力を消費することになる。さらに、ＤＦＴまたはＩＤＦＴろ波技術によって生成されたチャネルは典型的には互いに隣接しなければならない。
上に述べたもののように、同じ送信または受信回路によって対応するチャネル内の多数の信号を送信しかつ受信できる送信機および受信機の必要性が存在する。しかしながら、この送信機および受信機回路は好ましくは上に述べた送受信機アーキテクチャに関連する通信ユニットの設計上の制約を低減すべきである。もしそのような送信機および受信機アーキテクチャが開発できれば、それはセルラ無線電話通信システムにとって理想的なまでに適したものとなるであろう。セルラベースステーションは典型的には広い周波数帯域幅（例えば、８２４メガヘルツ〜８９４メガヘルツ）内で複数のチャネルを送信しかつ受信する必要がある。さらに、セルラ基幹施設（ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）および加入者機器の製造者に対する商業的な圧力はこれらの製造者を通信ユニットのコストを低減する方法を発見するよう促している。同様に、そのようなマルチチャネル送信機および受信機アーキテクチャは各々のベースステーションに対して（それらの対応するセルラサービス領域よりも）小さなサービス領域を有しかつしたがって与えられた地理的領域をカバーするためにそれに応じてより多数のベースステーションが必要とされるパーソナル通信システム（ＰＣＳ）に充分に適するであろう。ベースステーションを理想的に購入するオペレータは彼らの認可したサービス領域にわたり導入するためにより複雑でなくかつ低いコストを有することを好むであろう。
同じアナログ信号処理部分を共有するマルチチャネル通信ユニットを設計する結果としてセルラおよびＰＣＳ製造者は他の利点を得ることができる。伝統的な通信ユニットは単一の情報信号符号化およびチャネル化標準の下で動作するよう設計されている。これに対し、これらのマルチチャネル通信ユニットはこれらのマルチチャネル通信ユニットがいくつかの情報信号符号化およびチャネル化標準の内の任意のものにしたがって動作できるように製造プロセスの間にまたは導入後のフィールドにおいてソフトウェアにより随意に再プログラムできるデジタル信号処理部分を含む。
本発明の数多くの利点および特徴は添付の図面と共に本発明のいくつかの好ましい実施例の以下の詳細な説明を参照することにより理解できるであろう。
【図面の簡単な説明】
図１は、従来技術のマルチチャネル送受信機のブロック図である。
図２は、本発明の好ましい実施形態に係わるマルチチャネル受信機を示すブロック図表現である。
図３は、本発明の好ましい実施形態に係わるマルチチャネル送信機のブロック図表現である。
図４は、本発明の好ましい実施形態に係わるマルチチャネル送受信機のブロック図表現である。
図５は、本発明の他の好ましい実施形態に係わる図２に示されかつパーチャネル（ｐｅｒ−ｃｈａｎｎｅｌ）走査を提供するよう変更されたマルチチャネル受信機のブロック図表現である。
図６は、本発明の他の好ましい実施形態に係わるマルチチャネル送受信機のブロック図表現である。
図７は、本発明の他の好ましい実施形態に係わるマルチチャネル送受信機のブロック図表現である。
図８は、本発明の好ましい実施形態に係わるマルチチャネル送受信機におけるデータルーティングのブロック図表現である。
図９は、本発明の他の好ましい実施形態に係わるマルチチャネル送受信機におけるデータルーティングのブロック図表現である。
図１０は、本発明の他の好ましい実施形態に係わるマルチチャネル送受信機におけるデータルーティングのブロック図表現である。
図１１は、図５のマルチチャネル送信機のためのかつさらに本発明の好ましい実施形態に係わるデジタル変換器モジュールのブロック図表現である。
図１２は、本発明に係わるデジタルダウンコンバータの好ましい実施形態のブロック図表現である。
図１３は、本発明に係わるデジタルアップコンバータの好ましい実施形態のブロック図表現である。
図１４は、本発明のデジタルアップコンバータに適用可能なアップコンバータのブロック図表現である。
図１５は、本発明のデジタルアップコンバータに適用可能な変調器のブロック図表現である。
図１６は、本発明のデジタルアップコンバータのための好ましい実施形態に係わるアップコンバータ／変調器のブロック図表現である。
図１７は、本発明に係わるチャネルプロセッサカードの好ましい実施形態のブロック図表現である。
図１８は、本発明に係わるチャネルプロセッサカードの他の好ましい実施形態のブロック図表現である。
図１９は、本発明の好ましい実施形態に係わる走査手順を示すフローチャートである。
好ましい実施形態の詳細な説明
本発明は高度の柔軟性および冗長性を導入しかつ特にセルラシステムまたはＰＣＳ通信システムに適応可能な広帯域マルチチャネル送信機および／受信機（送受信機）に向けられている。該送受信機はセクタ化されたセルラ動作、ダイバシティ受信、冗長性または好ましくはこれらの特徴の全ての組合わせのための複数のアンテナに対するサポートを低減されたコストで強化されたユーザ能力と共に提供する。本発明の送受信機はこれらおよび多くの他の特徴を実質的なデジタル処理およびダイナミック機器シェアリング（ＤＥＳ）の導入により性能を強化する実際的なアーキテクチャによって達成する。
図４を参照すると、本発明の好ましい実施形態に係わる送受信機４００が示されている。説明を容易にするため、送受信機４００の広帯域マルチチャネルデジタル受信機および送信機部分、それぞれ、２００および３００、の好ましい実施形態につき説明する。さらに、本発明の好ましい実施形態を与えるため、セルラ無線周波（ＲＦ）帯域において動作可能な送受信機が提示される。しかしながら、本発明は、例えば、ＰＣＳおよび同様の帯域を含む任意のＲＦ通信帯域にサービスを行なうために容易に適用できることを理解すべきである。
次に図２を参照すると、本発明の好ましい実施形態に係わる広帯域マルチチャネルデジタル受信機部（受信機）２００が示されている。該受信機２００は複数のアンテナ２０２（個別的には、アンテナ１，３，…，ｎ−１）を含み、該複数のアンテナ２０２はそれぞれ複数の無線周波ミキサ２０４に結合されアンテナ２０２において受信されたＲＦ信号を中間周波（ＩＦ）信号に変換する。前記ミキサ２０４は受信されたＲＦ信号に対しプリコンディショニングを行ない、注目の特定のＲＦ帯域を分離しかつ該ＲＦ信号を所望のＩＦ信号にミキシングするために少なくともフィルタ、増幅器、および発振器を含む適切な信号処理エレメントを含むことが理解されるべきである。
前記ＩＦ信号は次に複数のアナログ−デジタル変換器（ＡＤＣ）２１０に通信されて注目の帯域全体がデジタル化される。従来の広帯域受信機の１つの過去の不都合は帯域全体を完全にかつ正確にデジタル化するために、ＡＤＣが非常に高いサンプリングレートで動作することを要求することであった。例えば、セルラＡおよびＢ帯域は２５メガヘルツ（ＭＨｚ）のＲＦスペクトルを占有する。よく知られたナイキスト基準によれば、単一のＡＤＣによってセルラ帯域全体を正確にデジタル化するため、５０ＭＨｚ（あるいは、毎秒５０００万サンプル、５０Ｍｓ／ｓ）より大きなサンプリングレートで動作できることが必要である。そのような装置はより一般的になりつつありかつ本発明の範囲内で最新のＡＤＣ技術を利用することが考えられる。ＡＤＣ２１０はＩＦ信号をデジタル化し、それによってデジタル信号を生成する。これらのデジタル信号は次にデジタルダウンコンバータ（ＤＤＣ）２１４に通信される。
好ましい本実施形態のＤＤＣ２１４は、図１２により明瞭に見ることができるが、ＤＤＣ２１４がＩＦ信号を前記複数のアンテナ２０２のいずれかから選択できるようにするスイッチ１２１６を含む。スイッチ１２１６の状態に基づき、ＤＤＣ２１４は選択されたアンテナに関連するＡＤＣ２１０から、好ましい実施形態では図１１のバックプレーン相互接続１１０８を介して、デジタルワードの高速ストリーム（例えば、ほぼ６０ＭＨｚ）を受け入れる。ＤＤＣ２１４は特定の周波数（デジタル領域における）を選択するよう動作可能であり、デシメーション（レートの低減）を提供しかつ通信システムのチャネルに関連する帯域幅への信号のろ波を行なう。特に図１２を参照すると、各々のＤＤＣ２１４はデジタルワードストリームに対してダウンコンバージョンを行なうために数値制御発振器（ｎｕｍｅｒｉｃａｌｌｙ  ｃｏｎｔｒｏｌｌｅｄ  ｏｓｃｉｌｌａｔｏｒ：ＮＣＯ）１２１８および複素乗算器１２２０を含む。第１のダウンコンバージョンはミキサ２０４によって受信されたアナログ信号に対して行なわれたからこれは第２のダウンコンバージョンであることに注意を要する。ダウンコンバージョンおよび複素乗算の結果はクオドラチャ方式のデータストリームであり、すなわち、同相Ｉおよび直交または直角位相Ｑ成分を有しこれはスペクトル的にゼロヘルツの中心周波数へと変換されている（ベースバンドまたはゼロＩＦ）。前記データストリームのＩ，Ｑ成分はそれぞれ一対のデシメーションフィルタ１２２２に通信され帯域幅を低減しかつ処理されている特定の通信システムエアインタフェース（共通エアインタフェースまたはＣＡＩ）に対する適切なレートへとデータレートが低減される。好ましい実施形態では、デシメーションフィルタのデータレート出力はＣＡＩの所望の帯域幅の約２．５倍である。前記所望の帯域幅は好ましいデシメーションフィルタ１２２２の出力レートを変更し得ることを理解すべきである。デシメートされたデータストリームは次にローパスろ波されてデジタルフィルタ１２２４を通る望ましくないエイリアシング成分を除去する。デシメーションフィルタ１２２２およびデジタルフィルタ１２２４は粗（ｒｏｕｇｈ）な選択度を提供し、最終的な選択度は知られた方法でチャネルプロセッサ２２８内で行なわれる。
図２に見られるように、複数のＤＤＣ２１４が好ましい実施形態では設けられかつ各々ＡＤＣ２１０に相互接続されている。各々のＤＤＣ２１４は前記複数のＡＤＣ２１０／アンテナ２０２の内の１つをそこからバックプレーン１１０６を介して高速デジタルワードを受信するために選択することができる。ＤＤＣ２１４の出力、低速データストリーム（例えば、ほぼ１０ＭＨｚ、ベースバンド信号）は出力フォーマッタ１２３２を介して複数のチャネルプロセッサ２２８に通信するために時間領域多重化（ＴＤＭ）バス２２６に接続されている。ＤＤＣの出力をＴＤＭバス２２６に与えることにより、チャネルプロセッサ２２８のいずれかがベースバンド信号を受信するためにＤＤＣ２１４のいずれか１つを選択することができる。チャネルプロセッサ２２８またはＤＤＣ２１４が障害の場合には、チャネルプロセッサ２２８は制御バス２２４および制御バスインタフェース１２３４を介して、利用可能なチャネルプロセッサを利用可能なＤＤＣに対し適切な競合／調停（ｃｏｎｔｅｎｔｉｏｎ／ａｒｂｉｔｒａｔｉｏｎ）処理と共に相互接続するよう動作可能であり２つのチャネルプロセッサが同じＤＤＣにアクセスを試みることを防止する。しかしながら、好ましい実施形態では、ＤＤＣ２１４は特定のチャネルプロセッサ２２８への相互接続のためにＴＤＭバス２２６上の専用のタイムスロットを割当てられている。
チャネルプロセッサ２２８はデジタルワードストリームの処理パラメータを設定するために制御信号を制御バス２２４を介してＤＤＣ２１４に送るよう動作可能である。すなわち、チャネルプロセッサ２２８はＤＤＣ２１４に対しデジタルデータストリームを処理するためにダウンコンバージョン周波数、デシメーションレートおよびフィルタ特性（例えば、帯域幅形状、その他）を選択するよう指令することができる。ＮＣＯ１２１８、複素乗算器１２２０、デシメータ１２２２およびデジタルフィルタ１２２４は前記信号処理パラメータを変更するために数値制御に応答することが理解される。これは受信機２００が数多くの異なるエアインタフェース標準に適合する通信信号を受信できるようにする。
さらに図２を参照すると、本発明の受信機はさらに複数の受信機バンク（２つが示されておりかつ２３０および２３０′として図示されている）を提供する。受信機バンク２３０および２３０′の各々は無線周波信号を受信しかつ処理するためにＴＤＭバス２２６の前に上に述べた要素を含んでいる。本発明によるダイバシティ受信を提供するため、各々受信機バンク２３０および２３０′に関連する、一対の隣接するアンテナ、１つがアンテナ２０２からそして１つがアンテナ２０２′から（それぞれ２，４，…，ｎで参照される）、が通信システムの１つのセクタにサービスを行なうよう指定される。各々のアンテナ２０２および２０２′で受信された信号は独立に、それぞれ、受信機バンク２３０および２３０′を介して処理される。受信機バンク２３０および２３０′の出力は、もちろん単一のバスも使用できるが、それぞれＴＤＭバス２２６および２２６′によってチャネルプロセッサ２２８へと通信され、ダイバシティ受信が達成される。
チャネルプロセッサ２２８はベースバンド信号を受信しかつ必要とされるベースバンド信号処理、通信チャネルを再生するための選択性を達成する。この処理は少なくともアナログＣＡＩ通信システムにおけるオーディオろ波、デジタルＣＡＩ通信システムにおける順方向エラー訂正（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）、および全ての通信システムにおける受信信号強度指示（ＲＳＳＩ）を含む。各々のチャネルプロセッサ２２８は独立にトラフィックチャネルを再生する。さらに、ダイバシティを提供するため、各チャネルプロセッサ２２８はセクタに割当てられた前記一対のアンテナの各々に対し聴取を行ないかつそれによってアンテナごとに１つずつ、２つのベースバンド信号を受信しかつ処理するよう動作可能である。チャネルプロセッサ２２８にはさらに通信ネットワークへの、例えば、セルラ通信システムにおいてはベースステーションコントローラまたは移動交換センタへの、インタフェース４３６、図４、が適切な相互接続を介して与えられる。
図１７を参照すると、チャネルプロセッサ２２８の好ましい実施形態が示されている。後に説明するように、チャネルプロセッサの各々は送信および受信動作双方のために動作可能である。好ましい実施形態では、各チャネルプロセッサ２２８は送信および受信の双方において通信システムの８つまでの通信チャネルにサービス可能である（ダイバシティを備えた受信モードにおいては４チャネル）。ＴＤＭバス２２６または２２６′からの低速ベースバンド信号はそれぞれ入力／出力（Ｉ／Ｏ）ポート１７４０および１７４０′において受信されかつ一対のプロセッサ１７４２および１７４２′へと通信される。各プロセッサ１７４２および１７４２′に関連して、デジタル信号プロセッサ（ＤＳＰ）１７４４および１７４４′ならびにメモリ１７４６および１７４６′がある。各プロセッサ１７４２および１７４２′は４つの通信チャネルにサービスするよう動作可能である。図１７に見られるように、好ましい実施形態では、プロセッサ１７４２および１７４２′は受信機バンク２３０または２３０′の内のいずれか１つ、または好ましいダイバシティ構成において必要とされるように両方、を聴取するよう構成される。この構造は、ダイバシティをも可能にする一方で、冗長性を提供する。受信モードにおいては、もしプロセッサ１７４２または１７４２′の内の一方が障害となれば、ダイバシティのみが失なわれるが、それは他のプロセッサ１７４２または１７４２′は依然として他の受信機バンクからのアップリンクベースバンド信号を処理するために利用できるからである。プロセッサ１７４２および１７４２′は適切なダイバシティ選択またはダイバシティ結合処理能力を備えて構成できることが理解されるべきである。プロセッサ１７４２および１７４２′はさらにそれぞれ制御エレメント１７４８および１７４８′と通信して制御情報を処理しかつＩ／Ｏポート１７４０および１７４０′ならびに制御バス２２４を介して前に述べたようにＤＤＣ２１４に通信する。
引き続き図１７および図４を参照して、送受信機４００の送信機部分３００（送信機）につき説明する。送信モードにおいては、チャネルプロセッサ２２８は通信チャネルによって通信するために通信システムネットワーク（図１７には示されていないインタフェース４３６を介して）からダウンリンク通信信号を受信する。これらのダウンリンク信号は、例えば、セル全体を意図した制御またはシグナリング情報（例えば、ページメッセージ）または特定のセクタのセルを意図したもの（例えば、ハンドオフコマンド）あるいはダウンリンク音声および／またはデータ（例えば、トラフィックチャネル）とすることができる。チャネルプロセッサ２２８内で、プロセッサ１７４２および１７４２′は独立にダウンリンク信号に関して動作し低速ベースバンド信号を発生する。送信モードにおいては、チャネルプロセッサ２２８は８つの通信チャネル（トラフィックチャネル、シグナリングチャネルまたはそれらの組合せのいずれか）にサービスすることができる。もしプロセッサ１７４２または１７４２′の内の１つが障害になれば、システムに対する影響は容量の喪失となるが、セクタ全体またはセルの喪失とはならない。さらに、通信システムから前記複数のチャネルプロセッサ２２８の１つを除去することは８つのチャネルの喪失のみを生じる結果となる。
送信機３００を通る前記ベースバンド信号の処理は受信機２００において完了した処理に対して相補的なものである。単一のバスを使用することもできるが、前記低速ベースバンド信号はチャネルプロセッサ２２８からＩ／Ｏポート１７４０または１７４０′を介してＴＤＭダウンリンクバス３００および３００′に通信されかつそこから複数のデジタルアップコンバータ（ＤＵＣ）３０２に通信される。該ＤＵＣ３０２はベースバンド信号を適切なデータレートに補間する。該補間はチャネルプロセッサ２２８からの全てのベースバンド信号が同じレートとなって中央ロケーションで該ベースバンド信号を加算できるようにするために必要とされる。補間されたベースバンド信号は次に適切なＩＦ信号、例えば直交位相シフトキーイング（ＱＰＳＫ）、差分直交位相シフトキーイング（ＤＱＰＳＫ）、周波数変調（ＦＭ）または振幅変調（ＡＭ）信号（Ｉ，Ｑ入力を備え、変調はチャネルプロセッサ２２８内で行なわれる）にアップコンバートされる。前記ベースバンド信号は今やゼロヘルツからオフセットしたキャリア変調高速ベースバンドデータ信号である。オフセットの量はＤＵＣ３０２のプログラミングによって制御される。前記変調されたベースバンド信号は高速バックプレーン相互接続３０４によって信号セレクタ３０６へと通信される。該信号セレクタは前記変調されたベースバンド信号のサブグループを選択するよう動作可能である。選択されたサブグループは通信システムの特定のセクタ内で送信されるべき通信チャネルである。選択されたサブグループの変調ベースバンド信号は次にデジタル加算器３０８に通信されて加算される。加算された信号は、依然として高速のものであるが、次にバックプレーン相互接続１１３０を介してデジタル−アナログ変換器（ＤＡＣ）３１０に通信されかつＩＦアナログ信号に変換される。これらのＩＦアナログ信号は次にアップコンバータ３１４によってＲＦ信号にアップコンバートされ、増幅器４１８（図４）によって増幅されかつアンテナ４２０（図４）から放射される。
好ましい実施形態では、再び強化されたシステムの信頼性を提供するために、複数のＤＡＣ３１０が、１つのＤＡＣが１つのシェルフ（ｓｈｅｌｆ）に関連して、ＲＦシェルフ上に配置された３つのＤＡＣのグループ３１１を備えて設けられる。該グループのＤＡＣ３１１はバックプレーン相互接続１１３０の別個の信号バス３１３によって受信された、３つの加算された信号をアナログ信号に変換する。これは単一のＤＡＣによって達成可能なものに対して増大したダイナミックレンジを提供可能である。この構成はさらに冗長性を与えるが、それはもし前記ＤＡＣの内のいずれかが障害になれば、他のものが利用可能なためである。その結果は単にシステム容量の低減でありセクタ全体またはセルの喪失とならない。１つのセクタの通信システムに対する信号を受信する１つのグループのＤＡＣ３１１の出力は次に加算器３１１においてアナログ加算され、加算されたアナログ信号はアップコンバータ３１４に通信される。
受信機２００と同様に、送信機３００も複数の送信機バンク（２つが３３０および３３０′として示されている）を備えて構成されている。送信機バンク３３０および３３０′はチャネルプロセッサ２２８および増幅器４１８の間の送信機３００のための全ての機器を含む。各送信機バンク３３０および３３０′に対する、１つのセクタの通信システムに対する加算されたアナログ信号をアップコンバートする、アップコンバータ３１４の出力は次にＲＦ加算器３１６において加算される。加算されたＲＦ信号は次に増幅器４１８に通信されかつアンテナ４２０によって放射される。もし送信機バンク３３０または３３０′の全体が障害となっても、その影響は依然としてシステム容量の喪失のみでありかつ通信システムの全体の部分の喪失とはならない。
図１３を参照すると、本発明の好ましい実施形態に係わるＤＵＣ３０２が示されている。好ましい実施形態では、複数のＤＵＣ３０２が設けられており、それらの各々はバス３００および３００′からダウンリンクベースバンド信号をかつ制御バス２２４から制御信号をフォーマッタ回路１３４１を介して受信するアップコンバータ／変調器１３４０を含む。前記アップコンバータ／変調器１３４０の出力は次にセレクタ３０６に通信される。好ましい実施形態では、セレクタ３０６は２入力ＡＮＤゲートのバンクの形式とすることができ、その１つの入力は前記データワード（すなわち、変調ベースバンド信号）の１ビットに接続されている。制御ラインをハイ（論理的“１”）に維持することにより、前記出力は入力の遷移に従うことになる。セレクタ３０６の出力は次にデジタル加算器バンク１３０８に通信され、該デジタル加算器バンク１３０８は他のＤＵＣに関連する前のデジタル加算器からのデータを複数の信号経路３１３の１つに加える。各々の信号経路は示されているように、通信システムの１つのセクタに関連しかつ前記加算された信号をＤＡＣグループ３１１に通信する。もしセレクタ３０６が開いておれば、セレクタ３０６の出力はゼロであり、かつ加算器１３０８への入力として前記到来信号を不変とする。加算器１３０８のダイナミックレンジ内で前記加算されたデジタル信号をスケーリングするために加算器１３０８の入力、出力または双方に対しスケーリングが必要とされることもあり得ることも理解されるべきである。このようにして、通信システムの特定のセクタに向けられた信号を表わす、ＤＵＣの出力はアナログ信号に変換するために単一の信号に加算することができる。あるいは、好ましい実施形態で行なわれているように、ダイナミックレンジを増強しかつ冗長性を提供するためにさらに組として集積されかつ複数のＤＡＣによってアナログ信号に変換することもできる。
図１４を参照すると、本発明に係わるＩ，Ｑ変調のためのアップコンバータ１４００が示されている。該アップコンバータ１４００はベースバンド信号のＩ，Ｑ部分を補間するために、それぞれ、第１および第２の補間フィルタ１４０２および１４０４（例えば、有限インパルス応答（ＦＩＲ）フィルタ）を含む。前記ベースバンド信号の補間されたＩ，Ｑ部分は数値制御発振器１４１０から入力を受ける、ミキサ１４０６および１４０８においてアップコンバートされる。数値制御発振器（ＮＣＯ）１４１０は入力としてアップコンバージョン周波数、ω0、および前記アップコンバージョン周波数に依存する固定位相増分であるインバースサンプルレート、τ、の積を受ける。この積はＮＣＯ１４１０内の位相アキュムレータ１４１２に供給される。位相アキュムレータ１４１２の出力はサンプル位相、Φ、であり、これはアップコンバージョン信号を発生するために、それぞれ、サインおよびコサイン発生器１４１４および１４１６に通信される。ベースバンド信号のアップコンバートされたＩ，Ｑ部分は次に加算器１４１８において加算されアップコンバータ１４００の変調されたＩＦ信号出力を提供する。
図１５においては、Ｒ，Θ変調、位相の直接変調、のための変調器１５００が示されている。変調器１５００はアップコンバータ１４００よりも簡単なＦＭ発生方法を提供する。前記ベースバンド信号は補間フィルタ１５０２（例えば、さらにＦＩＲフィルタ）に通信され次にスケーラ１５０４においてｋτによってスケーリングされる。補間されかつスケーリングされたベースバンド信号は次に加算器１５０６において数値制御発振器／変調器（ＮＣＯＭ）１５０８における固定位相増分ω0τと加算される。この和は次に位相アキュムレータ１５１０に通信され該位相アキュムレータ１５１０はサンプル位相、Φ、を出力しこれは次に変調器１５００の変調されたＩＦ信号出力を発生するためのシヌソイド発生器１５１２に通信される。
図１４および図１５に示される装置は本発明のアップコンバータ／変調器１３４０において使用するのに適している。しかしながら、アップコンバータ１４００はＦＭを発生することに関しては効率的ではなく、一方変調器１５００はＩ，Ｑアップコンバージョンを提供しない。図１６においては、好ましいアップコンバータ／変調器１３４０が示されており、これはＩ，ＱアップコンバージョンおよびＦＭ変調の双方を提供する。補間器／変調器１３４０は単一のベースバンド信号に対しＩ，Ｑアップコンバージョンをあるいは２つのベースバンド信号に対しＲ，Θ変調を提供する。
ベースバンド信号のＩ，Ｑ部分または２つのＲ，Θ信号がそれぞれポート１６０２および１６０４においてアップコンバータ／変調器１３４０に入力される。信号セレクタ１６０６および１６０８が設けられかつアップコンバータ／変調器１３４０の動作モードに基づきＩ，ＱまたはＲ，Θ信号の間で選択を行なう。
Ｉ，Ｑ信号の処理に関しては、信号のＩ部分はセレクタ１６０６から補間フィルタ（例えば、ＦＩＲフィルタ）１６１０に通信される。補間されたＩ信号は次にミキサ１６１２に通信されそこでコサイン発生器１６１４からのシヌソイドによりアップコンバートされる。コサイン発生器１６１４は位相アキュムレータ１６１６から入力サンプル位相Φを受信する。セレクタ１６１８が設けられかつＩ，Ｑアップコンバージョンのためのゼロ入力を選択する。セレクタ１６１８の出力はスケーラ１６２０においてｋτによりスケーリングされゼロ出力を生成し、これは加算器１６２２においてω0τに加算される。Ｉ，Ｑアップコンバージョンの場合にはω0τである、この和は位相アキュムレータ１６１６に入力されてサンプル位相出力、Φ、を生成する。
前記信号のＱ部分の処理も同じである。Ｑ信号はセレクタ１６０８によって選択されかつ補間フィルタ（例えば、ＦＩＲフィルタ）１６２６へと通信される。補間されたＱ信号は次にミキサ１６２８に通信され、そこでサイン発生器１６３０からのシヌソイドによってアップコンバートされる。サイン発生器１６３０はＩ，Ｑの場合においては位相アキュムレータ１６１６によって発生されるサンプル位相、Φ、を選択するセレクタ１６３２からの入力を受信する。アップコンバートされたＩ，Ｑ信号は次にＩ，Ｑモードにおけるアップコンバータ／変調器１３４０のアップコンバートされた／変調された出力として加算器１６３４において加算される。
Ｒ，Θ処理においては、セレクタ１６０６および１６０８は２つの別個のＲ，Θ信号を選択する。Ｒ，Θ処理に対しては、アップコンバータ／変調器３４０は２つのＲ，Θ信号を同時に処理するよう動作可能である。第１の信号Ｒ，Θ−１は補間フィルタ１６１０において補間されかつろ波される。Ｒ，Θの場合においては、セレクタ１６１８は補間されたＲ，Θ−１信号を選択しこの信号はスケーラ１６２０においてｋτによってスケーリングされかつ加算器１６２２においてω0τに加算される。加算器１６２２の出力は次に位相アキュムレータ１６１６に通信され、該位相アキュムレータ１６１６はコサイン発生器１６１４に入力されるサンプル位相、Φ、を生成する。コサイン発生器１６１４の出力はＲ，Θ処理モードにおいてはアップコンバータ／変調器１３４０の２つの変調されたＩＦ信号出力の内の１つである。
第２のＲ，Θ信号、Ｒ，Θ−２、はセレクタ１６０８によって選択されかつ補間フィルタ１６２６へと通信される。補間されたＲ，Θ−２信号は次にスケーラ１６３６に通信され、そこでｋτによってスケーリングされる。スケーリングされた信号は次に加算器１６３８においてω0τと加算される。加算器１６３８の出力は位相アキュムレータ１６４０に入力され該位相アキュムレータ１６４０は出力サンプル位相、Φ、を生成しこれはセレクタ１６３２によって選択されかつサイン発生器１６３０に通信される。サイン発生器１６３０の出力はＲ，Θ処理モードにおいてはアップコンバータ／変調器１３４０の２つの変調されたＩＦ信号出力の内の第２のものである。
送受信機４００の受信機２００および送信機３００の部分を別個に説明したが、次に送受信機４００について図４を参照してより詳細に説明する。送受信機４００は一対の送受信機バンク４０２および４０４で構成されている。各バンクは同じでありかつ複数のＲＦ処理シェルフ４０６を含む。各々のＲＦ処理シェルフ４０６はアンテナ４１２からの信号を受信しかつデジタル化するよう結合されたＲＦミキサ４０８およびＡＤＣ４１０を含んでいる。ＲＦ処理シェルフ４０６はさらに３つのＤＡＣ４１４を含み、これらの出力は加算器４１６によって加算されかつＲＦアップコンバータ４１７に通信される。ＲＦアップコンバータ４１７の出力はさらに送受信機バンク４０４からの対応する出力と加算するためにＲＦ加算器４１９に通信される。加算されたＲＦ信号は次に増幅器４１８に通信されそこでアンテナ４２０から放射される前に増幅される。
ＡＤＣ４１０からの受信信号は受信バス４２８を介して複数のデジタル変換モジュール（ＤＣＭ）４２６に相互接続される。同様に、送信信号はＤＣＭ４２６からＤＡＣ４１４へ送信バス４３０を介して通信される。理解されるように、受信バス４２８および送信バス４３０はＲＦフレーム４３２内のバックプレーンアーキテクチャ内へ構成された高速データバスである。好ましい実施形態では、該バックプレーンによる通信はほぼ６０ＭＨｚで行なわれるが、これらのエレメントの近接した物理的関係は高速データ信号における大きなエラーを生じることなくそのような高速通信を可能にする。
図１１を参照すると、ＤＣＭ４２６の好ましい実施形態が示されている。ＤＣＭ４２６は受信および送信信号処理を提供するために複数のＤＤＣ応用特定集積回路（ＡＳＩＣ）１１０２および複数のＤＵＣ  ＡＳＩＣ１１０４を含んでいる。受信信号はアンテナ４１２から受信バックプレーン相互接続１１０８、バックプレーン受信機１１０６およびバッファ／ドライババンク１１０７を介して通信リンク１１１０によりＤＤＣ  ＡＳＩＣ１１０２に通信される。好ましい実施形態では、ＤＣＭ４２６は１０個のＤＤＣ  ＡＳＩＣ１１０２を含み、各々のＤＤＣ  ＡＳＩＣ１１０２は、上に述べたように、その中に３つの個別のＤＤＣを備えている。好ましい実施形態では、該ＤＤＣ  ＡＳＩＣ１１０２の内８個が通信チャネル機能を提供し、一方該ＤＤＣ  ＡＳＩＣ１１０２の内の２個が走査機能を提供する。ＤＤＣ  ＡＳＩＣ１１０２の出力はリンク１１１２およびバックプレーンフォーマッタ１１１４ならびにバックプレーンドライバ１１１６を介してバックプレーン相互接続１１１８に通信される。バックプレーン相互接続１１１８から、受信信号はプロセッサシェルフ４４６において各グループに配置された複数のチャネルプロセッサ４４８へと通信するためにインタフェース媒体４５０（図４）へと通信される。
送信モードにおいては、送信信号はチャネルプロセッサ４４８からインタフェース媒体４５０およびバックプレーン相互接続１１１８によって送信バックプレーン受信機１１２０へかつセレクタ／フォーマッタ１１２４を介して複数のＤＵＣ  ＡＳＩＣ１１０４へと通信される。ＤＵＣ  ＡＳＩＣ１１０４の各々は４つの個別のＤＵＣを含み、該ＤＵＣは上に述べたように、Ｒ，Θモードにおいて４つの通信チャネルをあるいはＩ，Ｑモードにおいて２つの通信チャネルを処理するためのものである。ＤＵＣ  ＡＳＩＣ１１０４の出力はリンク１１２６を介してＤＡＣ４１４に通信するために送信バックプレーンドライバ１１２８およびバックプレーン相互接続１１３０へと通信される。
参照数字４６０で概略的に示されるように、ＤＣＭ４２６の各エレメントにクロック信号を提供するために適切な設備が設けられることが理解されるべきである。
ＤＣＭ４２６およびチャネルプロセッサ４４８の間のインタフェース媒体４５０に関しては、これは任意の適切な通信媒体とすることができる。例えば、インタフェース媒体はマイクロ波リンク、ＴＤＭスパンまたは光ファイバリンクとすることができる。そのような構成はチャネルプロセッサ４４８がＤＣＭ４２６およびＲＦ処理シェルフ４０６に関して実質的に遠隔的に位置することができるようにする。したがって、チャネル処理機能は中央集中的に（ｃｅｎｔｒａｌｌｙ）行なうことができ、一方送受信機機能は通信セルサイトにおいて行なうことができる。この構成は通信セルサイトの構成を単純化し、それは通信機器の実質的な部分が実際の通信セルサイトから遠隔的に配置できるからである。
図４に示されるように、送受信機４００は３つのＤＣＭ４２６を含み、ＤＣＭ４２６ごとに１２の通信チャネルの能力を備えている。この構成はシステムの信頼性を提供する。１つのＤＣＭ４２６が障害になれば、システムは利用可能な通信チャネルの一部のみを喪失する。さらに、ＤＣＭは複数のエアインタフェース能力を提供するよう変更可能である。すなわちＤＣＭ上のＤＤＣおよびＤＵＣは特定のエアインタフェースのために個別にプログラム可能である。したがって、送受信機４００は複数のエアインタフェース能力を提供する。
上記から理解できるように、送受信機４００の構造には数多くの利点がある。図５を参照すると、送受信機４００の受信機５００が示されており、これは図２に示された受信機２００と非常に類似している。前記複数のＤＤＣ２１４および相互接続ＴＤＭバス２２６は説明の明瞭化のためにのみ除去されており、かつ受信機５００はこれらのエレメントを含むことが理解されるべきである。受信機５００は前と同様にセレクタ５０４を介してＡＤＣ５０６へと相互接続された付加的なＤＤＣ５０２を含みアンテナ５０８／ミキサ５０９からアップリンクデジタル信号を受信しかつデータ信号をデータバス５１４を介してチャネルプロセッサ５１０へと通信する。動作の間には、チャネルプロセッサ５１０はそれが通信セルにおける最善のアンテナによって通信しているかを判定するために、他のアンテナ、それが現在通信チャネルを処理しているアンテナ以外のアンテナ、を調べる必要があろう。すなわち、もし該通信セルの他のセクタにサービスを行なっているアンテナがより良好な通信品質を提供すれば、該通信リンクがそのアンテナに関して再確立されるべきである。より良好な通信品質を提供するそのようなアンテナの利用可能性を判定するため、チャネルプロセッサは通信セルの各セクタを走査する。本発明では、これはチャネルプロセッサ５１０にＤＤＣ５０２を捕捉させかつ、制御バス５１２を介して、通信セルの各々のアンテナからの通信を受信するようそれをプログラムさせることによって達成される。受信された情報、例えば受信信号強度指示（ＲＳＳＩ）その他、はより良好なアンテナが存在するかを判定するためにチャネルプロセッサ５１０によって評価される。ＤＤＣ５０２における処理はＤＤＣ２１４において行なわれる処理と同じであるが、例外としてＤＤＣ５０２は、チャネルプロセッサ５１０の指令の下に活動中の（ａｃｔｉｖｅ）通信チャネルにサービスしている単一のアンテナとは異なり通信セルにおける複数のアンテナから信号を受信する。
図１９は、このチャネルごとの（ｐｅｒ−ｃｈａｎｎｅｌ）走査機能を達成する方法１９００〜１９２６を示す。この方法はバブル１９００に入りかつブロック１９０２に進み、そこでタイマがセットされる。チャネルプロセッサは次にＤＤＣ３０２がアイドルであるかをチェックし、１９０４、すなわち他のチャネルプロセッサのために現在走査を行なっていないかを調べ、かつもしそれがアイドルであれば、制御バス３１２もアイドルであるかを調べる、１９０６。もしそれがアイドルであれば、ステップ１９０８においてタイマが停止されかつチャネルプロセッサ３１０はステップ１９０９において制御バス３１２を捕捉する。もしチャネルプロセッサ３１０がステップ１９１２において制御バス３１２を捕捉できなければ、本方法はブロック１９０２へとループバックする。もしＤＤＣ３０２または制御バス３１２がアイドルでなければ、ブロック１９１０においてタイムアウトのチェックが行なわれ、もしタイムアウトが到達していなければ、本方法はループバックしてＤＤＣが利用可能になっているかを調べる。もしタイムアウトに到達していれば、ブロック１９２０においてエラーが報告され、すなわち、チャネルプロセッサ３１０は所望の走査を完了できなかったこととなる。
ブロック１９１２において、もし制御バス３１２が首尾よく捕捉されれば、チャネルプロセッサはブロック１９１４において走査機能のためにＤＤＣ３０２をプログラムする。しかしながら、もしステップ１９１６においてＤＤＣ３０２がアクティブになっていれば、プログラミングは中止されブロック１９２０においてエラーが報告される。そうでない場合は、ＤＤＣ３０２はプログラミングを受け入れかつブロック１９１８において種々のアンテナ３０８からサンプルを集め始める。ブロック１９２２において全てのサンプルが集められたとき、ブロック１９２４においてＤＤＣはアイドル状態へとプログラムされかつ本方法はブロック１９２６において終了する。
送受信機４００の他の特徴的機能は通信セルの特定のセクタまたは全てのセクタに対しシグナリングを提供する能力である。再び図３および図１３を参照すると、アップコンバータ／変調器１３４０の出力はセレクタ３０６に通信され、該セレクタ３０６は通信セルの内の特定のセクタに導かれるべき複数のアップコンバータ／変調器１３４０から出力を選択するよう動作可能である。図３に示されるように、３つのセクタの通信セルに対しては、該通信セルの３つのセクタに対応して３つのデータ経路３１３が設けられ、かつセレクタ３０６の機能はアップコンバータ／変調器１３４０の出力をこれら３つのデータ経路の内の１つに加算することである。このようにして、アップコンバータ／変調器１３４０からのダウンリンク信号は通信セルの適切なセクタへと通信される。
しかしながら、セレクタ３０６はさらにアップコンバータ／変調器１３４０の出力を前記信号経路３１３の全てに加えるよう動作可能である。この場合、アップコンバータ／変調器１３４０からのダウンリンク信号は同時に通信セルの全てのセクタに通信される。したがって、アップコンバータ／変調器をシグナリングチャネルとして指定しかつセレクタ３０６をこのアップコンバータ／変調器からのダウンリンク信号を通信セルの全てのセクタに通信するようプログラミングすることにより、サイマルカスト（ｓｉｍｕｌｃａｓｔ）による、全方向様の（ｏｍｎｉ  ｌｉｋｅ）シグナリングチャネルが生成される。さらに、特定のセクタへのシグナリングがセレクタ３０６をシグナリングアップコンバータ／変調器１３４０からのダウンリンク信号を通信セルの１つまたはそれ以上のセクタに通信するようプログラミングすることによって達成できることが理解されるべきである。
図６を参照すると、送受信機６００が示されており、該送受信機６００は、送受信機４００に関して説明した機能的要素を含む一方で、異なるアーキテクチャ構成を提供する。送受信機６００はチャネルプロセッサ内で好適にアップリンクデジタルダウンコンバージョンおよび対応するダウンリンクデジタルアップコンバージョンを提供する。チャネルプロセッサは次に高速リンクを介してＲＦハードウェアに相互接続される。
受信モードにおいては、ＲＦ信号はアンテナ６０２（個別に番号１，２，…，ｎを有する）で受信されかつ関連する受信ＲＦ処理シェルフ６０４に通信される。各々の受信ＲＦシェルフ６０４はＲＦダウンコンバータ６０６およびアナログ−デジタル変換器６０８を含む。受信ＲＦシェルフ６０４の出力は高速データストリームでありこれらはアップリンクバス６１０を介して複数のチャネルプロセッサ６１２に通信される。アップリンクバス６１０は光ファイババスその他のような、適切な高速バスである。チャネルプロセッサ６１２はデータストリームを受信すべきアンテナの１つを選択するためのセレクタおよび通信チャネルを再生するために前記アンテナの１つからのデータストリームを選択しかつ処理するためのＤＤＣおよび他のベースバンド処理要素６１３を含む。該通信チャネルは次に適切な相互接続を介してセルラネットワークおよびＰＳＴＮに通信される。
送信モードにおいては、ダウンリンク信号は前記セルラネットワークおよびＰＳＴＮからチャネルプロセッサ６１２によって受信される。チャネルプロセッサはアップコンバータ／変調器６１５を含み、ダウンリンクデータストリームを送信バス６１６によって送信ＲＦ処理シェルフ６１４に通信する前に前記ダウンリンク信号をアップコンバートしかつ変調する。送信バス６１６はまたは適切な高速バスであることが理解されるべきである。送信ＲＦ処理シェルフ６１４はダウンリンクデータストリームをＲＦアナログ信号に処理するためにデジタル加算器６１８、ＤＡＣ６２０およびＲＦアップコンバータ６２２を含む。ＲＦアナログ信号は次にアナログ送信バス６２４を介して電力増幅器６２６およびＲＦアナログ信号が放射されるアンテナ６−２８へと通信される。
図７を参照すると、送受信機７００が示されており、該送信機７００は、前記送受信機４００に関して説明した機能エレメントを含む一方で、さらに他のアーキテクチャ構成を提供する。送受信機７００はセクタ化された通信システムの単一のセクタに対して説明される。送受信機７００は複数のセクタにサービスを行なうために容易に変更できる。
受信モードにおいては、ＲＦ信号はアンテナ７０２によって受信されかつ受信ＲＦ処理シェルフ７０４に通信される。受信ＲＦ処理シェルフ７０４は各々ＲＦダウンコンバータ７０３およびＡＤＣ７０５を含む。受信ＲＦ処理シェルフ７０４の出力は高速バックプレーン７０６を介して複数のＤＤＣ７０８に通信される高速データストリームである。ＤＤＣ７０８は前に述べたように高速データストリームを選択しかつ該データストリームをダウンコンバートするよう動作する。ＤＤＣ７０８の出力は低速データストリームであり、これらのデータストリームはバス７１０および７１２によってチャネルプロセッサ７１４に通信される。チャネルプロセッサ７１４は前に述べたように動作して通信チャネルを処理しかつ該通信チャネルをチャネルバス７１６およびネットワークインタフェース７１８を介してセルラネットワークおよびＰＳＴＮへと通信する。送受信機７００のＤＤＣ７０８はまた適切な高速バックプレーン相互接続と共にチャネルプロセッサシェルフに好適に配置することができる。
送信モードにおいては、ダウンリンク信号はセルラネットワークおよびＰＳＴＮからインタフェース７１８およびチャネルバス７１６を介してチャネルプロセッサ７１４に通信される。チャネルプロセッサ７１４はダウンリンク信号をアナログＩＦ信号にアップコンバートしかつデジタル化するためにＤＵＣおよびＤＡＣを含む。前記アナログＩＦ信号は同軸ケーブル相互接続７２２、または他の適切な相互接続媒体を介して送信マトリクス７２４に通信され、該送信マトリクス７２４において前記ダウンリンク信号は他のダウンリンクアナログＩＦ信号と組合わされる。組合わされたアナログＩＦ信号は次に同軸相互接続７２６を介してＲＦアップコンバータ７２８に通信される。ＲＦアップコンバータ７２８は前記ＩＦ信号をＲＦ信号に変換する。アップコンバータ７２８からのＲＦ信号は加算器７３０においてＲＦ加算されかつ次に電力増幅器および送信アンテナ（図示せず）に通信される。
送受信機７００から理解されるように、ダウンリンク信号に対する高速データ処理、すなわち、デジタルアップコンバージョンはチャネルプロセッサ７１４内で好適に行なわれる。チャネルプロセッサ７１４の好ましい実施形態が図１８に示されている。チャネルプロセッサ７１４はほとんどの点で図１７に示されるチャネルプロセッサ２２８と同様のものであり、同じ要素は同じ参照数字で示されている。チャネルプロセッサ７１４は、これらの要素に加えて、プロセッサ１７４２，１７４２′からダウンリンク信号を受けるよう結合されたＤＵＣ１８０２を含む。ＤＵＣ１８０２は該ダウンリンク信号をアップコンバートしこれらはＤＡＣ１８０６に通信され、ＤＡＣ１８０６は該ダウンリンク信号をアナログＩＦ信号に変換する。該アナログＩＦ信号は、ポート１７４０，１７４０′を介して、送信マトリクス７２４に通信される。
図８、図９および図１０を参照すると、送受信機４００の各要素を相互接続するためのさらなる構成が示されている。単一の構成要素の障害によりセル全体の喪失が生じるのを避けるため、構成要素のデイジーチェイン相互接続は避けられる。図８において、かつ例えばダウンリンク構成おいて見られるように、セレクタ８００はＤＣＭ８０２においてＤＵＣ８０４およびＤＡＣ８０６の前に設けられる。ダイレクトデータリンク８０８がＤＵＣ８０４からセレクタ８００へ、ＤＣＭ８０２からＤＣＭ８０２へかつ最終的にはＤＡＣ８０６へと設けられる。バイパスデータリンク８１０もまた設けられダイレクトデータリンク８０８へとタップ付けられている。動作においては、もし１つまたはそれ以上のＤＣＭ８０２が障害になれば、セレクタ８００は適切なバイパスデータリンク８１０を作動させて障害のＤＣＭ８０２をバイパスしかつ増幅器８１２および送信アンテナ８１４への連続した信号の通信を可能にするよう動作可能である。前記アップリンクエレメントも同様に接続して送受信機の障害に耐える受信部分を提供できることを理解すべきである。
図９は別の構成を示す。図９において、チャネルプロセッサ９２０はＴＤＭバス９２２を介してＤＣＭ９０２へ相交互接続されている。ＤＣＭは図８に示されるように相互接続され、各々のＤＣＭ９０２に関連するセレクタは図示されておらず、セレクタはＤＣＭ９０２において容易に直接的に実施できることが理解される。バイパスリンク９２４はチャネルプロセッサ９２０を直接関連するＤＣＭに、かつＤＣＭ９０２内の付加的なセレクタ（図示せず）へと相互接続する。チャネルプロセッサ９２０が障害となりＴＤＭバス９２２をダウンさせあるいはＴＤＭバス９２２それ自体の障害の場合には、ＤＣＭ９０２内のセレクタは適切なバイパスリンク９２４を作動させてＤＡＣ９０６、増幅器９１２および送信アンテナ９１４への信号の連続した通信を可能にすることができる。
図１０は、さらに他の構成を示す。前と同様に、ＤＣＭ１００２は図８に示されるように相互接続されている。図１０においては、ダイレクトリンク１０３０はチャネルプロセッサ８２０をデイジーチェイン様式で相互接続し、各チャネルプロセッサ１０２０の出力は加算器１０３２において加算されかつ次にＴＤＭバス１０３４によってＤＣＭ１００２へと通信される。第２のバスを形成するバイパスリンク１０３６はセレクタ１０３８についても図８におけるＤＣＭ８０２に対して示されたものと同様の様式で提供されている。チャネルプロセッサのいずれか１つの障害の場合には、残りのチャネルプロセッサ１０２０からの信号はＤＣＭ８０２について述べたのと同様の様式で障害のチャネルプロセッサを回ってセレクタ１０００、ＤＡＣ１００６、増幅器１０１２およびアンテナ１０１４へと導くことができる。
本発明の数多くの利点および特徴はいくつかの好ましい実施形態に関する上の説明から理解できるであろう。数多くの他の実施形態、利点および特徴は添付の請求の範囲から理解できるその真の範囲内にあることが理解されるべきである。
【図１】
0003945538.tif 000002
【図２】
0003945538.tif 000003
【図３】
0003945538.tif 000004
【図４】
0003945538.tif 000005
【図５】
0003945538.tif 000006
【図６】
0003945538.tif 000007
【図７】
0003945538.tif 000008
【図８】
0003945538.tif 000009
【図９】
0003945538.tif 000010
【図１０】
0003945538.tif 000011
【図１１】
0003945538.tif 000012
【図１２】
0003945538.tif 000013
【図１３】
0003945538.tif 000014
【図１４】
0003945538.tif 000015
【図１５】
0003945538.tif 000016
【図１６】
0003945538.tif 000017
【図１７】
0003945538.tif 000018
【図１８】
0003945538.tif 000019
【図１９】
0003945538.tif 000020