(57)【特許請求の範囲】
【請求項１】
映像信号のうち輝度信号を高速サンプリングするための外付けＡＤ変換器と、映像信号処理ＬＳＩにおいて輝度信号と色差信号をサンプリングするための内部ＡＤ変換器３つと前記外付けＡＤ変換器からの信号と内部ＡＤ変換器からの信号を切り替えるための切替回路と、前記切替回路からの輝度信号および前記内部ＡＤ変換器からの色差信号のある部分を一定レベルに固定させるためのクランプ回路３つと、前記切替回路からの輝度信号から水平同期信号を分離するための水平同期分離回路と、前記水平同期分離回路からの水平同期信号に位相ロックしたクロックを発生させるためのクロック発生回路と、前記クロック発生回路からの信号を２分周するための２分周回路と、前記内部ＡＤ変換器からの２つの色差信号を時分割多重するための多重回路とを具備しており、１つの外付けＡＤ変換器と２つの内部ＡＤ変換器により映像信号の高速サンプリングを実現することを特徴とする外付けＡＤ変換器を用いた高速サンプリングシステム。
【請求項２】
前記請求項１記載の外付けＡＤ変換器を用いた高速サンプリングシステムと、他の映像信号処理ＬＳＩを具備しており、前記外付けＡＤ変換器を用いた高速サンプリングシステムから前記他の映像信号処理ＬＳＩに輝度信号と色差信号をデジタル接続する場合、輝度信号は外付けＡＤ変換器から前記請求項１記載の映像信号処理ＬＳＩと前記他の映像信号処理ＬＳＩに輝度信号のデジタル入力を行ない、色差信号は前記請求項１記載の映像信号処理ＬＳＩの多重回路からの信号を前記他の映像信号処理ＬＳＩにデジタル入力を行なうことを特徴とする外付けＡＤ変換器を用いた高速サンプリングシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機において、外付けＡＤ変換器を用いた映像信号の高速サンプリングシステムに関する。
【０００２】
【従来の技術】
近年、ＢＳデジタル放送の時代を迎え、テレビジョン受像機でも周波数特性の向上による更なる高画質化が重要視されている。しかしながら、映像信号処理ＬＳＩにＡＤ変換器を内蔵する場合、ＡＤ変換器の最大動作速度は外付けのＡＤ変換器に比べて極めて低いものであり、ハイビジョン信号のような周波数帯域の広い映像信号を忠実に再現するためには、外付けのＡＤ変換器を輝度信号用に１つと色差信号用に２つ用意する必要があった。
【０００３】
以下、外付けＡＤ変換器を用いた従来の映像信号の高速サンプリングシステムについて説明する。
【０００４】
図９は、外付けＡＤ変換器を用いた従来の映像信号の高速サンプリングシステムのブロック構成図を示すものである。図９において、外付けＡＤ変換器９Ａによりデジタル信号に変換された信号は映像信号処理ＬＳＩ９Ｒに入力され、切替回路９Ｇにより内部ＡＤ変換器９Ｄによりデジタル信号に変換された信号との切替が行なわれ、クランプ回路９Ｊや水平同期分離回路９Ｍ、映像信号処理回路９Ｑに入力される。
【０００５】
水平同期分離回路９Ｍでは入力された輝度信号から水平同期信号の分離が行なわれる。水平同期分離された水平同期信号をもとにクロック発生回路９Ｎにより、水平同期信号に位相ロックしたクロック９Ｖを発生させ、外付けＡＤ変換器９Ａ／９Ｂ／９Ｃと映像信号処理ＬＳＩ９Ｒ等の各回路に供給される。またクランプ回路９Ｊ／９Ｋ／９Ｌでは、ＡＤ変換器に入力するアナログ映像信号のある部分をあるレベルに固定するための制御が行なわれる。
【０００６】
一方、色差信号（Ｂ−Ｙ）９Ｙと色差信号（Ｒ−Ｙ）９Ｚは、それぞれ外付けＡＤ変換器９Ｂ／９Ｃによりデジタル信号に変換され、切替回路９Ｈ／９Ｉにより選択され、クランプ回路９Ｋ／９Ｌおよび多重回路９Ｐに入力される。多重回路９Ｐでは、切替回路９Ｈ／９Ｉからのそれぞれの信号を時分割多重して映像信号処理回路９Ｒに入力される。映像信号処理回路９Ｒでは、ＹＣ分離やクロマ復調、マトリクス変換などの映像信号処理が行なわれる。
【０００７】
【発明が解決しようとする課題】
しかしながら上記のような構成では、次のような課題を有している。すなわち、外付けＡＤ変換器によりデジタル信号に変換された映像信号を映像信号処理ＬＳＩに入力する場合、ＡＤ変換器のビット数分だけ入力端子が必要となるため、映像信号処理ＬＳＩのパッケージサイズが大きくなりコストアップにつながってしまう。
【０００８】
また、外付けＡＤ変換器は、輝度信号用に１つと色差信号用に２つに用意する必要があるため合計で３つ必要となり、これまたコストアップにつながってしまう。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、第１の発明に係る外付けＡＤ変換器を用いた高速サンプリングシステムは、映像信号のうち輝度信号を高速サンプリングするための外付けＡＤ変換器と、映像信号処理ＬＳＩにおいて輝度信号と色差信号をサンプリングするための内部ＡＤ変換器３つと前記外付けＡＤ変換器からの信号と内部ＡＤ変換器からの信号を切り替えるための切替回路と、前記切替回路からの輝度信号および前記内部ＡＤ変換器からの色差信号のある部分を一定レベルに固定させるためのクランプ回路３つと、前記切替回路からの輝度信号から水平同期信号を分離するための水平同期分離回路と、前記水平同期分離回路からの水平同期信号に位相ロックしたクロックを発生させるためのクロック発生回路と、前記クロック発生回路からの信号を２分周するための２分周回路と、前記内部ＡＤ変換器からの２つの色差信号を時分割多重するための多重回路とを具備することを特徴とする。
【００１０】
上記発明により、外付けＡＤ変換器を輝度信号用に１つだけ用いることにより、外付けＡＤ変換器２つ分のコストダウンを実現できる。また映像信号処理ＬＳＩには外付けＡＤ変換器からの映像信号入力用に特別な端子を用意せずに、映像信号の高速サンプリングを実現できる。
【００１１】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１２】
（実施の形態１）
図１は、本発明の第１の実施の形態による外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図である。
【００１３】
図１において、ＮＴＳＣ信号や４８０Ｉコンポーネント信号のような周波数帯域の狭い信号の場合は、内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄによりデジタル信号に変換し、映像信号処理回路１Ｍにより例えばＹＣ分離やクロマ復調、マトリクス変換といった処理が行なわれる。
【００１４】
その際、クランプ回路１Ｆ／１Ｇ／１Ｈでは、入力されるアナログ映像信号のある部分をあるレベルに固定するための回路であり、代表的なものにペデスタルクランプがある。
【００１５】
クランプはＡＤ変換器によりアナログ信号をデジタル信号に変換する場合、デジタル信号に変換された信号の基準信号レベルを決めるために必要である。図２は内部ＡＤ変換器とクランプ回路のブロック構成図例である。
【００１６】
入力された映像信号２Ａをコンデンサ２Ｂにより直流成分をカットしたあと、抵抗２Ｃとスイッチ２Ｅと電源２Ｇもしくは抵抗２Ｄとスイッチ２Ｆとグランド２Ｈにより与えられた直流成分をコンデンサ２Ｂの出力信号に加える。
【００１７】
その信号をＡＤ変換器２Ｉにてデジタル信号に変換し、ペデスタルレベル検出回路２Ｊにて図３のペデスタルレベル３Ｂに示す部分のデジタル値を検出する。
【００１８】
検出されたデジタル値とペデスタルレベル設定値２Ｌを比較回路２Ｋにて比較し、入力された映像信号のペデスタルレベル３Ｂの方が大きい場合は、ペデスタルレベル３Ｂを小さくするためにスイッチ２Ｆを短絡して抵抗２Ｄに流れる電流によりコンデンサ２Ｂの映像信号出力のペデスタルレベルを小さくする。
【００１９】
一方、上記ペデスタルレベル設定値２Ｌよりペデスタルレベル３Ｂが小さい場合は、ペデスタルレベル３Ｂを大きくするためにスイッチ２Ｅを短絡して抵抗２Ｃに流れる電流によりコンデンサ２Ｂの映像信号出力のペデスタルレベルを大きくする。
【００２０】
このようにして、ＡＤ変換されたあとの信号のペデスタルレベル３Ｂをペデスタルレベル設定値２Ｌに固定できる。
【００２１】
また、水平同期分離回路１ＩによりＡＤ変換された輝度信号の水平同期信号を分離する。クロック発生回路１Ｊでは、前記同期回路１Ｉの出力である水平同期信号に位相ロックしたクロックを発生させる。
【００２２】
クロック発生回路１Ｊは例えば図４に示すＰＬＬ回路により実現できる。ＰＬＬ回路では入力された水平同期信号４Ａと分周期４Ｅからの信号を位相比較器４Ｂに入力して位相比較を行ない、位相差に基づいた電圧を出力する。
【００２３】
低域通過フィルタ４Ｃでは、位相比較器４Ｂからの出力の高周波成分を遮断する。低域通過フィルタ４Ｃからの出力を電圧制御発振器４Ｄにて電圧レベルに応じて発振された信号をクロック４Ｆとして出力し、同時に分周器４Ｅにてクロック４Ｆを分周した信号を前記位相比較器４Ｂのフィードバック入力として水平同期信号入力との位相比較を行なう。このようなＰＬＬ回路を用いて水平同期信号に位相ロックしたクロックを発生させることができる。
【００２４】
クロック発生回路１Ｊにて発生されたクロック１Ｖは、２分周回路１Ｋにより２分周され、分周クロック１Ｗとして映像信号処理ＬＳＩ１Ｎの内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄおよびクランプ回路１Ｆ／１Ｇ／１Ｈ、水平同期分離回路１Ｉ、多重回路１Ｌ、映像信号処理回路１Ｍに入力され、クロックとして使用される。
【００２５】
一方、色差信号１Ｙ／１Ｚは内部ＡＤ変換器１Ｃ／１Ｄによりデジタル信号に変換されたあと、多重回路１Ｌにより時分割多重され、映像信号処理回路１Ｍに入力される。前記時分割多重については図５により説明する。
【００２６】
内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄによりサンプリングされる場合の多重回路は図５のように、入力された信号を１クロック遅延するための１Ｔ遅延回路５Ｈと、２つの信号入力を切り替えるための切替回路５Ｉと、入力された信号を２分周するための２分周回路５Ｊにより構成される。
【００２７】
この多重回路に入力される２つの色差信号のタイミングチャートを入力色差信号（Ｂ−Ｙ）５Ｃと入力色差信号（Ｒ−Ｙ）５Ｄに示す。入力色差信号（Ｒ−Ｙ）５Ｄは前記１Ｔ遅延回路５Ｈにて１クロック遅延されるため、タイミングチャートは色差信号１Ｔ（Ｒ−Ｙ）５Ｅのようになる。
【００２８】
切替回路５Ｉでは、入力色差信号（Ｂ−Ｙ）５Ｃと色差信号１Ｔ（Ｒ−Ｙ）５Ｅを切替信号５Ｆにより切り替えて、出力色差信号（多重後）５Ｇとして出力する。
【００２９】
次に、ハイビジョン信号等の周波数帯域の広い信号が入力された場合、入力された映像信号の周波数特性を忠実に再現するためには高速サンプリングを行なう必要がある。高速サンプリングとは入力する映像信号の周波数帯域の２倍以上の周波数でサンプリングすることを意味する。
【００３０】
したがって、高速サンプリングを行なうためには、前記外付けＡＤ変換器１Ａが必要になる。この前記外付けＡＤ変換器１Ａは同期信号を含んだ輝度信号をサンプリングするためのものであり、ハイビジョン信号の輝度信号の帯域は３０ＭＨｚ以上あるが、色差信号の帯域はその半分程度である。
【００３１】
そのため、前記映像信号処理回路１Ｍでは輝度信号はサンプリングレートのクロックで処理され、２つの色差信号は前記多重回路１Ｌにて１つの色差信号に時分割多重され、色差信号の周波数帯域は輝度信号の半分となる。
【００３２】
すなわち輝度信号のみ前記外付けＡＤ変換器１Ａにより高速サンプリングを行ない、色差信号は前記内部ＡＤ変換器１Ｃ／１Ｄにて前記外付けＡＤ変換器１Ａの半分のサンプリングを行ない、そのレートのまま時分割多重すればよいことになる。
【００３３】
前記外付けＡＤ変換器１Ａにて高速サンプリングされた入力輝度信号１Ｘは、前記切替回路１Ｅにより選択されて、前記クランプ回路１Ｆにてクランプされる。
【００３４】
また前記水平同期分離回路１Ｉにより同期分離された水平同期信号を前記クロック発生回路１Ｊに入力して、水平同期信号に位相ロックしたクロック１Ｖを発生させる。このクロック１Ｖを前記外付けＡＤ変換器１Ａに入力して高速サンプリングを行ない、前記映像信号処理回路１Ｍにより信号処理を行なう。
【００３５】
一方、２つの入力色差信号１Ｙ／１Ｚは、前記２分周回路１Ｋによりクロック１Ｖを２分周したクロックである分周クロック１Ｗを前記内部ＡＤ変換器１Ｃ／１Ｄに入力してサンプリングされる。デジタル信号に変換された２つの色差信号はそれぞれ前記クランプ回路１Ｇ／１Ｈによりクランプが行なわれ、同時に前記多重回路１Ｌに入力される。
【００３６】
ここで注意されたいのは、多重回路における切替回路に入力する切替信号が異なるという点である。前記外付けＡＤ変換器１Ａを用いずに前記内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄを用いてサンプリングした場合は、図５の２分周回路５Ｊにより切替回路５Ｉの切替信号５Ｆはクロックの半分の周波数であったが、前記外付けＡＤ変換器１Ａを用いて高速サンプリングを行なう場合は、図７に示すように切替回路７Ｉの切替信号７Ｆは分周クロック７Ａと同じである。
【００３７】
多重回路を図７のように構成することにより、タイミングチャートの出力色差信号（多重後）７Ｇを前記映像信号処理回路１Ｍに入力することができる。これは図６に示すように出力色差信号（多重後）６Ｇと同じタイミングチャートとなる。
【００３８】
（実施の形態２）
図８は、本発明の第２の実施の形態による外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図である。
【００３９】
図８において、請求項２記載の外付けＡＤ変換器を用いた高速サンプリングシステムは、請求項１記載の映像信号のうち輝度信号を高速サンプリングするための外付けＡＤ変換器１Ａと、映像信号処理ＬＳＩ１Ｎにおいて輝度信号と色差信号をサンプリングするための内部ＡＤ変換器１Ｂ／１Ｃ／１Ｄ３つと前記外付けＡＤ変換器１Ａからの信号と内部ＡＤ変換器からの信号を切り替えるための切替回路１Ｅと、前記切替回路１Ｅからの輝度信号および前記内部ＡＤ変換器１Ｃ／１Ｄからの色差信号のある部分を一定レベルに固定させるためのクランプ回路１Ｆ／１Ｇ／１Ｈの３つと、前記切替回路１Ｅからの輝度信号から水平同期信号を分離するための水平同期分離回路１Ｉと、前記水平同期分離回路１Ｉからの水平同期信号に位相ロックしたクロックを発生させるためのクロック発生回路１Ｊと、前記クロック発生回路１Ｊからの信号を２分周するための２分周回路１Ｋと、前記内部ＡＤ変換器１Ａからの２つの色差信号を時分割多重するための多重回路１Ｌと、他の映像信号処理ＬＳＩ８Ａにより構成される。
【００４０】
本発明の第１の実施の形態で説明したように、ハイビジョン信号等の周波数帯域の広い信号が入力された場合、前記外付けＡＤ変換器１Ａを用いて高速サンプリングを行なうことにより、周波数特性の劣化を防ぐ必要がある。
【００４１】
そして、デジタル信号に変換された映像信号に対して信号処理を行なう場合、他の映像信号処理ＬＳＩを用いる場合がある。例えば、高画質化回路や多画面合成回路等である。それを実現するためには、デジタル信号に変換された輝度信号と色差信号を前記他の映像信号処理ＬＳＩ８Ａに入力する必要がある。
【００４２】
そこで、前記外付けＡＤ変換器１Ａによりデジタル信号に変換された輝度信号（デジタル）８Ｂを前記映像信号処理ＬＳＩ１Ｎと前記他の映像信号処理ＬＳＩ８Ａに入力することにより、前記映像信号処理ＬＳＩ１Ｎにおいてはクランプとクロック発生を行ない、前記他の映像信号処理ＬＳＩ８Ａでは映像信号処理を行なう。
【００４３】
一方、色差信号の場合は、前記映像信号処理ＬＳＩ１Ｎの多重回路１Ｌからの色差信号（デジタル多重）８Ｃを前記他の映像信号処理ＬＳＩ８Ａに入力することにより映像信号処理を行なうことができる。
【００４４】
これは、ＮＴＳＣ信号や４８０Ｉコンポーネント信号等の周波数帯域の狭い信号の場合、前記外付けＡＤ変換器１Ａからの輝度信号（デジタル）８Ｂ用の入力端子を双方向端子として、この場合は出力端子として用いれば、端子数を増やすことなく前記他の映像信号処理ＬＳＩ８Ａとの接続を行なうことができる。
【００４５】
以上の詳細に説明したように、請求項２の外付けＡＤ変換器を用いた高速サンプリングシステムによれば、他の映像信号処理ＬＳＩを用いたシステム構成にする場合でも、多重された色差信号用に出力端子を用意するだけで、外付けＡＤ変換器を用いることにより映像信号処理ＬＳＩの端子数を増やす必要なく、映像信号処理ＬＳＩと他の映像信号処理ＬＳＩとを接続することができる。
【００４６】
【発明の効果】
以上のように、本発明の外付けＡＤ変換器を用いた高速サンプリングシステムによれば、外付けＡＤ変換器を輝度信号用に１つだけ用いることにより、外付けＡＤ変換器２つ分のコストダウンを実現できる。また映像信号処理ＬＳＩには外付けＡＤ変換器からの映像信号入力用に特別な端子を用意せずに、映像信号の高速サンプリングを実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図
【図２】本発明の第１の実施例のクランプ回路のブロック構成図
【図３】本発明の第１の実施例のクランプ回路のペデスタルレベルの説明図
【図４】本発明の第１の実施例のクロック発生回路のブロック構成図
【図５】本発明の第１の実施例の高速サンプリングを行なわない場合の多重回路のブロック構成図およびタイミングチャート
【図６】従来の多重回路のブロック構成図およびタイミングチャート
【図７】本発明の第１の実施例の多重回路のブロック構成図およびタイミングチャート
【図８】本発明の第２の実施例の外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図
【図９】従来の外付けＡＤ変換器を用いた高速サンプリングシステムのブロック構成図
【符号の説明】
１Ａ  外付けＡＤ変換器
１Ｂ〜１Ｄ  内部ＡＤ変換器
１Ｅ  切替回路
１Ｆ〜１Ｈ  クランプ回路
１Ｉ  同期分離回路
１Ｊ  クロック発生回路
１Ｋ  ２分周回路
１Ｌ  多重回路
１Ｍ  映像信号処理回路
１Ｎ  映像信号処理ＬＳＩ
１Ｖ  クロック
１Ｗ  分周クロック
１Ｘ  入力輝度信号（Ｙ）
１Ｙ  入力色差信号（Ｂ−Ｙ）
１Ｚ  入力色差信号（Ｒ−Ｙ）
２Ａ  入力映像信号
２Ｂ  コンデンサ
２Ｃ〜２Ｄ  抵抗
２Ｅ〜２Ｆ  スイッチ
２Ｇ  電源
２Ｈ  グランド
２Ｉ  ＡＤ変換器
２Ｊ  ペデスタルレベル検出回路
２Ｋ  比較回路
２Ｌ  ペデスタルレベル設定値
２Ｍ  内部ＡＤ変換器
２Ｎ  クランプ回路
３Ａ  入力映像信号
３Ｂ  ペデスタルレベル
４Ａ  入力水平同期信号
４Ｂ  位相比較器
４Ｃ  低域通過フィルタ
４Ｄ  電圧制御発振器
４Ｅ  分周期
４Ｆ  出力クロック
５Ａ  分周クロック
５Ｂ  入力輝度信号（Ｙ）
５Ｃ  入力色差信号（Ｂ−Ｙ）
５Ｄ  入力色差信号（Ｒ−Ｙ）
５Ｅ  色差信号１Ｔ（Ｒ−Ｙ）
５Ｆ  切替信号
５Ｇ  出力色差信号（多重後）
５Ｈ  １Ｔ遅延回路
５Ｉ  切替回路
５Ｊ  ２分周回路
６Ａ  クロック
６Ｂ  入力輝度信号（Ｙ）
６Ｃ  入力色差信号（Ｂ−Ｙ）
６Ｄ  入力色差信号（Ｒ−Ｙ）
６Ｅ  色差信号１Ｔ（Ｒ−Ｙ）
６Ｆ  切替信号
６Ｇ  出力色差信号（多重後）
６Ｈ  １Ｔ遅延回路
６Ｉ  切替回路
６Ｊ  ２分周回路
７Ａ  分周クロック
７Ｂ  入力輝度信号（Ｙ）
７Ｃ  入力色差信号（Ｂ−Ｙ）
７Ｄ  入力色差信号（Ｒ−Ｙ）
７Ｅ  色差信号１Ｔ（Ｒ−Ｙ）
７Ｆ  切替信号
７Ｇ  出力色差信号（多重後）
７Ｈ  １Ｔ遅延回路
７Ｉ  切替回路
８Ａ  他の映像信号処理ＬＳＩ
８Ｂ  輝度信号（デジタル）
８Ｃ  色差信号（デジタル多重）
９Ａ〜９Ｃ  外付けＡＤ変換器
９Ｄ〜９Ｆ  内部ＡＤ変換器
９Ｇ〜９Ｉ  切替回路
９Ｊ〜９Ｌ  クランプ回路
９Ｍ  同期分離回路
９Ｎ  クロック発生回路
９Ｏ  ２分周回路
９Ｐ  多重回路
９Ｑ  映像信号処理回路
９Ｒ  映像信号処理ＬＳＩ
９Ｖ  クロック
９Ｗ  分周クロック
９Ｘ  入力輝度信号（Ｙ）
９Ｙ  入力色差信号（Ｂ−Ｙ）
９Ｚ  入力色差信号（Ｒ−Ｙ）
【図１】
0003945228.tif 000002
【図２】
0003945228.tif 000003
【図３】
0003945228.tif 000004
【図４】
0003945228.tif 000005
【図５】
0003945228.tif 000006
【図６】
0003945228.tif 000007
【図７】
0003945228.tif 000008
【図８】
0003945228.tif 000009
【図９】
0003945228.tif 000010