(57)【特許請求の範囲】
【請求項１】
毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換方法であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目，６番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４，Ｎ＋５として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームが、次の関係に基づいて計算されるビデオフレームレート変換方法
0003883585.tif 000010
ただし、ｕ＝８．３３ｍｓ、δは上記第１出力フレームの先頭とフィールドＮの先頭との間のずれ、Ｆ１は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２は上記第２出力フレームのピクセルを表すマトリックスである。
【請求項２】
毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換方法であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームが、次の関係に基づいて計算されるビデオフレームレート変換方法
0003883585.tif 000011
ただし、Ｆ１は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２は上記第２出力フレームのピクセルを表すマトリックスであり、上記第１出力フレームの先頭とフィールドＮの先頭との間のずれはゼロである。
【請求項３】
毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換方法であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームが、次の関係に基づいて計算されるビデオフレームレート変換方法
0003883585.tif 000012
と｜Ｎ＋１｜との加算
Ｆ２´＝Ｎ＋３とＮ＋４との加算。
ただし、Ｆ１´は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２´は上記第２出力フレームのピクセルを表すマトリックスであり、上記第１出力フレームの先頭とフィールドＮの先頭との間のずれは、８．３３ｍｓの２分の１である。
【請求項４】
毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換装置であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目，６番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４，Ｎ＋５として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームを、次の関係に基づいて計算する手段を備えたビデオフレームレート変換装置
0003883585.tif 000013
ただし、ｕ＝８．３３ｍｓ、δは上記第１出力フレームの先頭とフィールドＮの先頭との間のずれ、Ｆ１は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２は上記第２出力フレームのピクセルを表すマトリックスである。
【請求項５】
毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換装置であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームを、次の関係に基づいて計算する手段を備えたビデオフレームレート変換装置
0003883585.tif 000014
ただし、Ｆ１は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２は上記第２出力フレームのピクセルを表すマトリックスであり、上記第１出力フレームの先頭とフィールドＮの先頭との間のずれはゼロである。
【請求項６】
毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換装置であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームを、次の関係に基づいて計算する手段を備えたビデオフレームレート変換装置
0003883585.tif 000015
と｜Ｎ＋１｜との加算
Ｆ２´＝Ｎ＋３とＮ＋４との加算。
ただし、Ｆ１´は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２´は上記第２出力フレームのピクセルを表すマトリックスであり、上記第１出力フレームの先頭とフィールドＮの先頭との間のずれは、８．３３ｍｓの２分の１である。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ビデオフレームレート変換、もっと詳しくいえば、６０Ｈｚ２：１飛越しフォーマットビデオ信号から、映画によく使用される毎秒２４フレーム（こま）フィルムへの変換方式（方式及び装置）に関するものである。
【０００２】
【従来の技術】
６０Ｈｚ２：１飛越しフォーマットの信号のビデオ情報を、電子ビームレコーダ（ＥＢＲ）を用いて２４Ｈｚの非飛越しフィルムに移し変えることは、公知である。
しかし、この方法は、６０Ｈｚフィールドから２４Ｈｚのフレームを作成する必要がある。毎秒２４フレームの信号を毎秒６０フィールドの入力信号と比較すると、２つの２４Ｈｚフレームに割当てられた期間、即ち１／１２秒の間に２．５ビデオフレームに当たる５つの６０Ｈｚ入力フィールドが存在する。
【０００３】
公知の変換方式の１つは、第１の２入力フィールド、即ち原ビデオフレームに対応するものから第１の出力フレームを作成し、第２の２入力フィールド、即ち次の原ビデオフレームに対応するものより第２の出力フレームを作成してから、単に５番目の入力ビデオフィールドを抜か（又は無視）し、６番目から１０番目の入力ビデオフィールドの間もこの過程を繰返すものである。
【０００４】
この公知の方式は、原ビデオ信号から５番目のフィールドを抜かすため、動く映像で特に目に付く１２Ｈｚのジャダー（ｊｕｄｄｅｒ−激しい揺れ）が生じる。
【０００５】
この問題を解決するために、「動き補正時間補間」を含む変換方式が提案された。これは、各フレームが入力フィールドの１つ又は３つから作成される毎秒６０フレームのプログレッシブ（連続又は順次）走査フレームを作る必要がある。そして、毎秒２４フレームの出力フレームは、プログレッシブ走査フレームの対から作られ、出力ピクセルは、該出力フレームと、それが作成されたプログレッシブ走査フレームの対との間の時間的不整合（ずれ）を補正するため、補間により計算される。
【０００６】
この方式で結果はよくなるが、複雑な機器が必要となり、したがって経費がかかる。
【０００７】
代わりとして、第１及び第２プログレッシブ走査フレームの加重結合から第１フレームを作り、第３及び第４プログレッシブ走査フレームの加重結合から第２フレームを作り、第５プログレッシブ走査フレームを抜かすことが提案された。適正な加重（重み付け）により、出力ビデオフレームの時間的重心を入力フィールドの時間的重心の間に置くことになるので、５番目のフィールド又はプログレッシブ走査フレームを抜かすことから生じる１２Ｈｚのジャダー運動を和らげることができる。
【０００８】
【発明が解決しようとする課題】
上述の方式はなお複雑であり、本発明の課題は、簡単なフレームレート変換装置及び方法を提供することである。
【０００９】
【課題を解決するための手段及び作用】
本発明の請求項１に係るビデオフレームレート変換方法は、毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換方法であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目，６番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４，Ｎ＋５として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームが、次の関係に基づいて計算されることを特徴とする。
0003883585.tif 000002
ただし、ｕ＝８．３３ｍｓ、δは上記第１出力フレームの先頭とフィールドＮの先頭との間のずれ、Ｆ１は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２は上記第２出力フレームのピクセルを表すマトリックスである。
【００１０】
また本発明の請求項４に係るビデオフレームレート変換装置は、毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換装置であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目，６番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４，Ｎ＋５として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームを、次の関係に基づいて計算する手段を備えたことを特徴とする。
0003883585.tif 000003
ただし、ｕ＝８．３３ｍｓ、δは上記第１出力フレームの先頭とフィールドＮの先頭との間のずれ、Ｆ１は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２は上記第２出力フレームのピクセルを表すマトリックスである。
【００１１】
上記発明では、各２４Ｈｚ出力フレームについて、当該出力フレームに関する期間に関連するすべてのフィールドをその作成に使用する。したがって、出力フレームは、従来の「フィールドを抜かす」方法で無視されたフィールドに関する映像情報を含んでいるので、フレームからフレームへの移り変わりが滑らかであり、「ジャダー」が減少する。
【００１２】
本発明の請求項２に係るビデオフレームレート変換方法は、毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換方法であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームが、次の関係に基づいて計算されることを特徴とする。
0003883585.tif 000004
ただし、Ｆ１は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２は上記第２出力フレームのピクセルを表すマトリックスであり、上記第１出力フレームの先頭とフィールドＮの先頭との間のずれはゼロである。
また本発明の請求項５に係るビデオフレームレート変換装置は、毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換装置であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームを、次の関係に基づいて計算する手段を備えたことを特徴とする。
0003883585.tif 000005
ただし、Ｆ１は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２は上記第２出力フレームのピクセルを表すマトリックスであり、上記第１出力フレームの先頭とフィールドＮの先頭との間のずれはゼロである。
上記発明は、請求項１，３に係る発明において値δ＝０としたものである。
【００１３】
本発明の請求項３に係るビデオフレームレート変換方法は、毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換方法であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームが、次の関係に基づいて計算されることを特徴とする。
0003883585.tif 000006
と｜Ｎ＋１｜との加算
Ｆ２´＝Ｎ＋３とＮ＋４との加算。
ただし、Ｆ１´は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２´は上記第２出力フレームのピクセルを表すマトリックスであり、上記第１出力フレームの先頭とフィールドＮの先頭との間のずれは、８．３３ｍｓの２分の１である。
また本発明の請求項６に係るビデオフレームレート変換装置は、毎秒６０フィールド２：１飛越しデジタルビデオ信号を毎秒２４フレーム信号に変換するビデオフレームレート変換装置であって、
毎秒２４フレーム信号の２つの出力フレームの期間に入る毎秒６０フィールド２：１飛越しデジタルビデオ信号の入力フィールドのうち、１番目，２番目，３番目，４番目，５番目のフィールドをそれぞれＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋４として、
上記２つの出力フレームのうちの第１の出力フレーム及び第２の出力フレームを、次の関係に基づいて計算する手段を備えたことを特徴とする。
0003883585.tif 000007
と｜Ｎ＋１｜との加算
Ｆ２´＝Ｎ＋３とＮ＋４との加算。
ただし、Ｆ１´は上記第１出力フレームのピクセルを表すマトリックス、Ｆ２´は上記第２出力フレームのピクセルを表すマトリックスであり、上記第１出力フレームの先頭とフィールドＮの先頭との間のずれは、８．３３ｍｓの２分の１である。
上記発明は、請求項１，３に係る発明において値δ＝ｕ／２である場合に、関与率の小さい１／５×（Ｎ＋２）及び１／５×（Ｎ＋５）の値を無視したものである。
【００１９】
【実施例】
以下、図面により本発明を具体的に説明する。
図１は、本発明の第１実施例を示すブロック図である。同図の装置では、システムコントローラ１０の制御の下に、６０Ｈｚ２：１飛越しフォーマットのビデオ信号が入力回路２よりプロセッサ４に送られ、そこで、６０Ｈｚ信号から毎秒２４フレームで表示される一連のフレームが作成される。これらのフレームはそれから、ＥＢＲプリプロセッサ（前処理器）及びガンマ補正器６を経てＥＢＲフィルム転写ユニット８に送られる。完全カラーフレームの場合、ＥＢＲフィルム転写ユニット８には、例えば該フレームの赤，緑及び青に対応する３つのカラー別フレームが供給される。ＥＢＲフィルム転写ユニットは、電子ビームを駆動して３カラー成分に対応する３つの連続フレームを走査し、その結果得られる３フィルムフレームを用いて完全カラーフィルムフレームを作る。
【００２０】
図６のタイミング図を見ると、５つの６０ＨｚフィールドＮ，Ｎ＋１，Ｎ＋２，Ｎ＋３及びＮ＋４が関係する映像の動く期間内に、同じ情報を伝えるのにたった２つの２４Ｈｚフレームしか使えないことが分かるであろう。
【００２１】
上述の「フィールドを抜かす」方式では、フレームＦ１はフィールドＮ及びＮ＋１から、フレームＦ２はフィールドＮ＋２及びＮ＋３から作られ、フィールドＮ＋４は抜か（無視）される。同様に、フレームＦ３及びＦ４はフィールドＮ＋５，Ｎ＋６及びＮ＋７，Ｎ＋８から作られ、フィールドＮ＋９が落とされる。
【００２２】
しかし今、図６において、フレームＦ１を作るのにフィールドＮ，Ｎ＋１及びＮ＋２の組合せを用い、フレームＦ２を作るのにフレームＮ＋２，Ｎ＋３及びＮ＋４の組合せを用いて、どのフィールドも抜かさないことを提案する。即ち、各２４Ｈｚ出力フレームについて、当該出力フレームに関する期間に関連するすべてのフィールドをその作成に使用するのである。
【００２３】
出力フレームＦ１にフィールドＮ，Ｎ＋１及びＮ＋２を用いる過程をもっと詳しく考察する。これらのフィールド中Ｎ及びＮ＋１は原ビデオフレームの第１及び第２のフィールドであるが、Ｎ＋２は次の原ビデオフレームの第１フィールドである。よって、フィールドＮ及びＮ＋２を組合せ、それによって生じた「中間」フィールドにフィールドＮ＋１を組合せることによって、出力フレームＦ１を作成できる。
【００２４】
その過程を図２を参照して説明する。同図は、入力信号Ｎ，Ｎ＋１，Ｎ＋２，Ｎ＋３及びＮ＋４の５フィールドに関するプロセッサ４（図１）の動作を示す機能的ブロック図である。
【００２５】
図６に示すように、フレームＦ１については、フィールドＮ＋２に割当てられた時間の１／２が該フレームＦ１に関する期間に入っているにすぎないのに対し、フィールドＮ＋１に割当てられた時間は全部該期間内に入っている。したがって、この方式によれば、フィールドＮ＋２は、フィールドＮに比べフレームＦ１に対して１／２だけの関与をすべきである。これだけでは、Ｎ及び１／２（Ｎ＋２）の組合せから「中間」フィールドが作られることになるが、全体の画像輝度に影響を与えないよう、関与率（貢献度）を正規化して「中間」フィールドを２／３Ｎ及び１／３（Ｎ＋２）の組合せから作るようにする。
【００２６】
したがって、図２に示すように、フィールドＮ及びＮ＋２の対応するピクセルに夫々２／３及び１／３の率（因数）を乗じ、それらを一緒に加算して「中間」フィールドを作成する。該「中間」フィールドは、次いでフィールドＮ＋１と組合せられフレームＦ１が作られる。
【００２７】
同様に、フィールドＮ＋２は、フィールドＮ＋４に比べフレームＦ２に対して５０％の貢献度しか有しない。したがって、フィールドＮ＋２及びＮ＋４の加重結合とフィールドＮ＋３とを組合せてフレームＦ２を作る。
【００２８】
図１のプロセッサ４の動作をもっと実際的に実現したものを図３に示す。
フィールド分割メモリ４０は、毎秒６０フィールドの入力信号に対しバッファとして動作し、該信号を同じ極性の２つのストリームに分割し、例えば、奇数フィールドを直接フィールド・フレーム変換器４２に、偶数フィールドを中間フィールド作成処理のために供給する。フレーム期間ディレー（遅延回路）４４を設けて、例えばフィールドＮとＮ＋２を同時に処理するようにし、フィールドＮ＋２を乗算器４６に、フィールドＮを乗算器４８に送る。乗算器４６及び４８は、１／３と２／３の因数を用いるが、これらは交替するように制御される。即ち、フィールドＮ及びＮ＋２に対しては乗算器４８及び４６は夫々２／３と１／３の因数を用いるが、フィールドＮ＋２及びＮ＋４に対しては夫々１／３と２／３の因数を用いる。乗算器４６及び４８の出力はそれから、加算器５０を経てフィールド・フレーム変換器４２に送られる。
【００２９】
中間フィールドの組合せ（結合）をプロセッサ４内で行い、フレームをＥＢＲ機器６，８に送るように説明したが、該フィールドをＥＢＲ機器に送りそこで組合せるようにしてもよい。この場合、「同一極性」のフィールドのみを電気的に実際に結合するように、ビデオフィールドの極性を考慮しなければならない。フィルムに印刷するとき、飛越しフィールドが１つのフレームに組合され、あとで見るとき、フィールド対は同時に見える。
【００３０】
本方式で得られる出力フレームは、以前の「フィールドを抜かす」方法で無視されたフィールドに関する映像情報を含んでいるので、フレームからフレームへの移り変わりが滑らかであり、「ジャダー」が減少する。また、本方式の出力フレームは、各々が原ビデオフレームの連続フィールドを含み、組合されたフィールドが同時に見られるので、フレームＦ３及びＦ４などに生じる時間的フィールド逆転はもはや問題でなくなる。
【００３１】
図６はまた、ビデオフィールドＮ，Ｎ＋１，Ｎ＋２，‥‥より位相がδだけずれた一般的な一連のフィルムフレーム（こま）Ｆ１′〜Ｆ４′を示している。
【００３２】
各フィールドの、得られたフレームに対する比率的貢献度を考え、その値を正規化すると、次の式が得られる。
【００３３】
【数１】
0003883585.tif 000008
ただし、２ｕ＝１フィールドに関する期間（ｕ＝８．３３ｍｓ）、δ＝０とフィールドＮのスタートとの間のずれ。
【００３４】
フレームＦ１，Ｆ２，‥‥の場合は、値δ＝０であるから上式は次のように簡単になる。
【００３５】
【数２】
0003883585.tif 000009
【００３６】
この後者の場合、貢献度が小さいため１／５×（Ｎ＋２）及び１／５×（Ｎ＋５）の値を無視してもよく、そうすると、Ｆ２′の式は次のように簡単になる。
Ｆ２′＝Ｎ＋３とＮ＋４の組合せ
【００３７】
この場合の例を図７に示す。同図において、フレーム１はフィールドＮとＮ＋１より、フレーム２はフィールドＮ＋３とフィールドＮ＋２及びＮ＋４の組合せとより、フレーム３はフィールドＮ＋５とＮ＋６より成る。以下同様である。
【００３８】
上式に従えば、フレームＦ１′の「中間」フィールドは、５０％のＮと５０％のＮ＋２の組合せより成る。しかし、フィールドＮ及びＮ＋２とＦ１′との重なりに比例しないが、特殊な主観的効果を与える６０％〜４０％の比率の如き加重を使用することもできる。
【００３９】
種々の具体例を考えるに、図７の方式は、形が簡単で所要の処理量が最も少ない点で有利であるが、フィルムフレームからフィルムフレームへの動的解像度が変わる可能性がある。一方、δ＝０方式は、少しばかりもっと複雑な処理を必要とするが、フレーム間の動的解像度の変化がなく質の向上につながる可能性があるという利点を有する。
【００４０】
上述の方式の変形は、まず線形補間又は動き補正技法を用いるプログレッシブ走査変換によってフィールドからフレームを作り、そして、フィールドについて上述したのと同じ方法で該フレームを比率結合することである。
【００４１】
一般に、ビデオ入力は前に記録した信号、例えばＳＭＰＴＥ  ２４０Ｍのフォーマットの信号であり、これは、フレーム当たり１１２５ライン、毎秒６０フィールド及び２：１飛越しの高精細度フォーマットである。その各フレームは１０３５能動ラインを有し、そのフィールドは５１７又は５１８ラインを有する。
【００４２】
本方式では、プロセッサ４として、実時間でビデオ処理を行える高級並列プロセッサであるソニーＳＩＰＳプロセッサを使用できる。
【００４３】
ＥＢＲプリプロセッサは、毎秒１フレームで動作し、実時間速度の１／３０の遅い転写レートにより、プロセッサ４がビデオ信号を「休まずに」処理するのに十分な時間を与えるようにする。
【００４４】
したがって、入力回路２におけるデジタルビデオテープレコーダは、１／３０のスローモーション・スピードで再生動作をし、各ビデオフレームを３０回繰返す。プロセッサ４は、この連続的繰返しに同期してこれらの各繰返しから１フレームをとらえ、その内部ビデオバッファメモリに図６に示す一連のビデオフィールド列を集める動作をする。
【００４５】
入力回路（ＤＶＴＲ）２とプロセッサ４の間及びプロセッサ４とＥＢＲプリプロセッサ６の間におけるビデオデータ路にバッファを設ける必要をなくすため、フィルムに必要な毎秒２４フレームでなく毎秒３０の繰返しフレームで、両データ路を動作させるのがよい。これは、偽の１フィールドをプロセッサ４から２フレーム出力毎に繰返し、プロセッサ４に対するフィールド入力及び出力の数を同じにすることにより達せられる。
【００４６】
この「偽の」フィールドは、フィルムが２４Ｈｚモードで記録されるとき、ＥＢＲプリプロセッサ６及びＥＢＲフィルム転写ユニット８によりあとで抜かされる。システムコントローラ１０が偽フィールドの作成及び破棄を同期させることは、欠かせない。
【００４７】
図４は、本発明の第２実施例を示すブロック図である。本例は、ＥＢＲ変換の前に信号を前処理する実時間転写機（テープからテープ）として動作するものである。上述のように信号はテーププレーヤから毎秒６０フィールド（ｆｐｓ）で入力されるが、ＥＢＲシステムは「直接フレーム」転写モード、即ち１対１のフレーム対応での毎秒２４フレームの信号を要求するので、該システムの出力におけるレコーダは毎秒２４フレームで記録を行う。
あいにく、２４Ｈｚレコーダは入手しにくいので、このシステムは余り実用的でない。
【００４８】
図５は、標準の毎秒６０フィールドのビデオテープレコーダを用いる、本発明の実用的な第３実施例を示すブロック図である。本システムでは、プロセッサから出力される信号を受けるバッファを用い、ビデオテープレコーダは、毎秒２４フレームのビデオ信号を「バースト断続」動作で周期的に記録する。明らかに、記録された信号を単に再生するならば、３０／２４でスピードアップされる、即ち標準スピードの１．２５倍で動作するように見えるであろう。しかし、該信号がＥＢＲ機器に３０ｆｐｓモード（即ち、直接１対１フレーム転写）で転写された場合、作成されたフィルムは、それを最終的に毎秒２４フレームで見たとき、正しいスピードで見えるであろう。
【００４９】
【発明の効果】
以上述べたとおり、本発明によれば、１２Ｈｚジャダーが減少しフレームからフレームへの映像の移り変わりが滑らかであり、所要の処理量が少なく構成が簡単なビデオフレームレート変換方式を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すブロック図である。
【図２】第１のプロセッサの動作を示す機能的ブロック図である。
【図３】図１のプロセッサの実際の構成を示すブロック図である。
【図４】本発明の第２実施例を示すブロック図である。
【図５】本発明の第３実施例を示すブロック図である。
【図６】６０Ｈｚビデオ入力信号と毎秒２４フレーム出力信号との時間関係を示すタイミング図である。
【図７】本発明の簡略方法による６０ｆｐｓビデオ信号と毎秒２４フレーム出力との関係を示す説明図である。
【符号の説明】
４６，４８  加重手段
５０  加算手段
４２  フィールド・フレーム変換器
【図１】
0003883585.tif 000016
【図２】
0003883585.tif 000017
【図３】
0003883585.tif 000018
【図４】
0003883585.tif 000019
【図５】
0003883585.tif 000020
【図６】
0003883585.tif 000021
【図７】
0003883585.tif 000022