(57)【特許請求の範囲】
【請求項１】
通信機能を有する発振器において、
振動子と、前記振動子の原振信号もしくは前記原振信号の分周信号を出力する出力端子と、
データの書き込み或いは読み出しを行う記憶手段と、
前記記憶手段のアクセス制御を行うと共に、通信用端子を介して外部機器との間でデータの送受信を行う制御手段と、を備え、
前記制御手段は、前記通信用端子を介して受信される受信信号の電位を前記原振信号もしくは前記分周信号に同期したタイミングで検出し、予め定めたパターンの信号が検出された場合に、前記記憶手段へのアクセス制限を解除して、以降の検出結果を受信データとして前記記憶手段に対してデータの書き込み或いは読み出しを行わせる
ことを特徴とする発振器。
【請求項２】
請求項１記載の発振器において、
前記制御手段は、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセス制限を解除し、前記判定後の前記検出結果を受信データとして検出する
ことを特徴とする発振器。
【請求項３】
請求項１または２に記載の発振器において、
前記受信信号は、前記外部機器が当該発振器の出力端子から出力される前記原振信号もしくは前記分周信号に同期させて当該発振器の通信用端子に入力された
ことを特徴とする発振器。
【請求項４】
請求項１ないし３のいずれかに記載の発振器において、
当該発振器がデータを送信する場合は、前記データを前記原振信号もしくは前記分周信号に同期させて前記通信用端子から出力する
ことを特徴とする発振器。
【請求項５】
請求項１ないし４のいずれかに記載の発振器において、
前記制御手段は、アクセス制限を解除した後に、前記検出結果に基づいて予め定めたパターンの信号を検出すると、前記記憶手段へのアクセスを禁止する
ことを特徴とする発振器。
【請求項６】
請求項１ないし４のいずれかに記載の発振器において、
前記制御手段は、アクセス制限を解除した後に、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセスを禁止する
ことを特徴とする発振器。
【請求項７】
請求項１ないし６のいずれかに記載の発振器において、
前記振動子を除く構成部品がワンチップＩＣとして構成されている
ことを特徴とする発振器。
【請求項８】
請求項７記載の発振器において、
前記ワンチップＩＣ及び前記振動子とが一つのパッケージ内に収納されている
ことを特徴とする発振器。
【請求項９】
振動子と、前記振動子の原振信号もしくは前記原振信号の分周信号を出力する出力端子と、データの書き込み或いは読み出しを行う記憶手段と、前記記憶手段のアクセス制御を行うと共に、通信用端子を介して外部機器との間でデータの送受信を行う制御手段と、を備える発振器の通信方法において、
前記制御手段は、前記通信用端子を介して受信される受信信号の電位を前記原振信号もしくは前記分周信号に同期したタイミングで検出する工程と、
予め定めたパターンの信号が検出された場合に、前記記憶手段へのアクセス制限を解除する工程と、
以降の検出結果を受信データとして検出して、前記記憶手段に対してデータの書き込み或いは読み出しを行わせる工程と、を備える
ことを特徴とする発振器の通信方法。
【請求項１０】
請求項９記載の発振器の通信方法において、
前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセス制限を解除し、前記判定後の前記検出結果を受信データとして検出する
ことを特徴とする発振器の通信方法。
【請求項１１】
請求項９または１０に記載の発振器の通信方法において、
前記受信信号は、前記外部機器により前記出力信号に同期されて当該発振器の通信用端子に入力される
ことを特徴とする発振器の通信方法。
【請求項１２】
請求項９ないし１１のいずれかに記載の発振器の通信方法において、
当該発振器がデータを送信する場合は、前記データを前記出力信号に同期させて前記通信用端子から出力する
ことを特徴とする発振器の通信方法。
【請求項１３】
請求項９ないし１２のいずれかに記載の発振器の通信方法において、
前記記憶手段へのアクセス制限を解除した後に、前記検出結果に基づいて予め定めたパターンの信号を検出すると、前記記憶手段へのアクセスを禁止する
ことを特徴とする発振器の通信方法。
【請求項１４】
請求項９ないし１２のいずれかに記載の発振器の通信方法において、
前記記憶手段へのアクセス制限を解除した後に、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセスを禁止する
ことを特徴とする発振器の通信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振器及び発振器の通信方法に関する。
【０００２】
【従来の技術】
従来、内部のデータを書き換え可能な発振器１においては、図６に示すように、電源端子ＶＤＤ、グランド端子ＧＮＤ、出力端子ＦＯＵＴに加えて、通信用としてＣＥ（チップイネーブル）端子、ＣＬＫ（クロック）端子、ＤＡＴＡ（データ）端子を備えたものがある。
この発振器１においては、図７にタイミングチャートを示すように、ＣＥ端子が所定電位に維持される間アクセス制限を解除すると共に、ＣＬＫ端子から入力される外部クロックに同期したタイミングでＤＡＴＡ端子から入力されるデータ信号（書き込みアドレスや書き込みデータを含む信号）を検出することにより、外部から送信された書き込みデータ等を受信できるようになされている（図７に示すライト時）。
また、この発振器１においては、読み出しデータを送信する場合もＣＬＫ端子から入力される外部クロックに同期したタイミングで読み出しデータを送信するようになされている（図７に示すリード時）。
【０００３】
【発明が解決しようとする課題】
ところで、この種の通信機能を有する発振器においては、図８に示すように、発振器内部の通信ラインの数を低減するためにＣＬＫ端子とＤＡＴＡ端子と出力端子ＦＯＵＴを１の端子（以下、「Ｘ端子」という）で共用し、通信時（アクセス制限解除時）は、Ｘ端子のみで外部クロックとデータ信号の両方を送受信するようになされたものが提供されている。
この場合、発振器は、ＣＥ端子によりアクセス制限が解除された状態で、例えば、図９に示すような外部クロックとデータ信号を加算等して生成した信号ＳＣＤをＸ端子に入力することにより、この信号ＳＣＤから外部クロックとデータ信号をそれぞれ検出するようになされていた。すなわち、データ信号の「Ｈ」と「Ｌ」の判別は、予め定めた中間電位Ｖｍを基準にして判別することとしていた。しかし、この通信方法では、外部クロックとデータ信号の両方を含む信号ＳＣＤを生成して送受信する必要があるため、通信方法が複雑になるだけでなく、外部クロックとデータ信号を分離検出するための回路（図８に示すデコーダ）などが必要となり、発振器の回路構成が複雑になってしまうという問題があった。
【０００４】
そこで本発明の目的は、回路構成を複雑にすることなく、通信ラインの数を低減することができる発振器および発振器の通信方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため本発明において、請求項１記載の構成は、通信機能を有する発振器において、振動子と、前記振動子の原振信号もしくは前記原振信号の分周信号を出力する出力端子と、データの書き込み或いは読み出しを行う記憶手段と、前記記憶手段のアクセス制御を行うと共に、通信用端子を介して外部機器との間でデータの送受信を行う制御手段と、を備え、前記制御手段は、前記通信用端子を介して受信される受信信号の電位を前記原振信号もしくは前記分周信号に同期したタイミングで検出し、予め定めたパターンの信号が検出された場合に、前記記憶手段へのアクセス制限を解除して、以降の検出結果を受信データとして前記記憶手段に対してデータの書き込み或いは読み出しを行わせることを特徴としている。
請求項２記載の構成は、請求項１記載の発振器において、前記制御手段は、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセス制限を解除し、前記判定後の前記検出結果を受信データとして検出することを特徴としている。
【０００６】
請求項３記載の構成は、請求項１または２に記載の発振器において、前記受信信号は、前記外部機器が当該発振器の出力端子から出力される前記原振信号もしくは前記分周信号に同期させて当該発振器の通信用端子に入力されたことを特徴としている。
請求項４記載の構成は、請求項１ないし３のいずれかに記載の発振器において、当該発振器がデータを送信する場合は、前記データを前記原振信号もしくは前記分周信号に同期させて前記通信用端子から出力することを特徴としている。
【０００７】
請求項５記載の構成は、請求項１ないし４のいずれかに記載の発振器において、前記制御手段は、アクセス制限を解除した後に、前記検出結果に基づいて予め定めたパターンの信号を検出すると、前記記憶手段へのアクセスを禁止することを特徴としている。
請求項６記載の構成は、請求項１ないし４のいずれかに記載の発振器において、前記制御手段は、アクセス制限を解除した後に、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセスを禁止することを特徴としている。
【０００８】
請求項７記載の構成は、請求項１ないし６のいずれかに記載の発振器において、前記振動子を除く構成部品がワンチップＩＣとして構成されていることを特徴としている。
請求項８記載の構成は、請求項７記載の発振器において、前記ワンチップＩＣ及び前記振動子とが一つのパッケージ内に収納されていることを特徴としている。
【０００９】
請求項９記載の構成は、振動子と、前記振動子の原振信号もしくは前記原振信号の分周信号を出力する出力端子と、データの書き込み或いは読み出しを行う記憶手段と、前記記憶手段のアクセス制御を行うと共に、通信用端子を介して外部機器との間でデータの送受信を行う制御手段と、を備える発振器の通信方法において、前記制御手段は、前記通信用端子を介して受信される受信信号の電位を前記原振信号もしくは前記分周信号に同期したタイミングで検出する工程と、予め定めたパターンの信号が検出された場合に、前記記憶手段へのアクセス制限を解除する工程と、以降の検出結果を受信データとして検出して、前記記憶手段に対してデータの書き込み或いは読み出しを行わせる工程と、を備えることを特徴としている。
【００１０】
請求項１０記載の構成は、請求項９記載の発振器の通信方法において、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセス制限を解除し、前記判定後の前記検出結果を受信データとして検出することを特徴としている。
【００１１】
請求項１１記載の構成は、請求項９または１０に記載の発振器の通信方法において、前記受信信号は、前記外部機器により前記出力信号に同期されて当該発振器の通信用端子に入力されることを特徴としている。
請求項１２記載の構成は、請求項９ないし１１のいずれかに記載の発振器の通信方法において、当該発振器がデータを送信する場合は、前記データを前記出力信号に同期させて前記通信用端子から出力することを特徴としている。
【００１２】
請求項１３記載の構成は、請求項９ないし１２のいずれかに記載の発振器の通信方法において、前記記憶手段へのアクセス制限を解除した後に、前記検出結果に基づいて予め定めたパターンの信号を検出すると、前記記憶手段へのアクセスを禁止することを特徴としている。
請求項１４記載の構成は、請求項９ないし１２のいずれかに記載の発振器の通信方法において、前記記憶手段へのアクセス制限を解除した後に、前記検出結果に基づいて前記通信用端子の電位が予め定めた期間だけ所定レベルに維持されたと判定すると、前記記憶手段へのアクセスを禁止することを特徴としている。
【００１３】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施形態について説明する。
【００１４】
（１）  実施形態
図１は、本発明の実施形態に係る発振器とライタ装置を示す概要構成図である。
図１に示すように、この発振器１０は、水晶振動子１１と、Ｉ／Ｏコントローラ１２と、コントロール用ロジック回路１３と、シフトレジスタ１４と、ＲＯＭ（Read Only Memory）１５とを備え、入出力端子としては、電源端子ＶＤＤ、グランド端子ＧＮＤ、出力端子ＦＯＵＴと、通信用端子ＣＥ・ＤＡＴＡの４つの端子を備えて構成されている。
この発振器１０においては、出力端子ＦＯＵＴから出力される例えば３２ｋＨｚの原振信号ＳｆがＩ／Ｏコントローラ１２に入力されている。
Ｉ／Ｏコントローラ１２は、原振信号Ｓｆに同期したタイミングで通信用端子ＣＥ・ＤＡＴＡの電位を検出する一方、読み出し時は、原振信号Ｓｆに同期したタイミングでシフトレジスタ１４から入力したデータを通信用端子ＣＥ・ＤＡＴＡに出力し、書き込み時は、ライタ装置２０から出力されたデータを通信用端子ＣＥ・ＤＡＴＡから原振信号Ｓｆに同期したタイミングでシフトレジスタ１４に出力するようになされている。
【００１５】
コントロール用ロジック回路１３は、Ｉ／Ｏコントローラ１２が検出した通信用端子ＣＥ・ＤＡＴＡの電位の検出結果を入力し、この検出結果に基づいて、ＲＯＭ１５へのアクセスを制御すると共に、ライタ装置２０との間の通信処理を制御する。ここで、ライタ装置２０は、この発振器１０のＲＯＭ１５に所定のデータ（歩度調整データなど）を書き込んだり、ＲＯＭ１５に書き込まれたデータを読み出すための装置であり、発振器１０の出力端子ＦＯＵＴから出力される原振信号Ｓｆを入力してこの原振信号Ｓｆに同期したタイミングでデータの送受信を行うことにより、発振器１０との間で同期通信を行うことができるようになされている。
【００１６】
すなわち、図２に発振器１０のタイミングチャートを示すように、発振器１０は、ライタ装置２０により通信用端子ＣＥ・ＤＡＴＡが図２（ａ）に示す原振信号Ｓｆの８パルスに相当する期間だけＨレベルに維持されると（図２中「preamble」で示す）、アクセス制限を解除し、ＲＯＭ１５を待ち受け状態にする。
そして、発振器１０は、図２（ｂ）に示すように、ライタ装置２０により通信用端子ＣＥ・ＤＡＴＡが原振信号Ｓｆの８パルスに相当する期間だけＨレベルに維持された後もＨレベルに維持された場合は、以降の通信用端子ＣＥ・ＤＡＴＡの電位の検出結果を書き込みアドレスと書き込みデータとして検出するライトモードに移行することにより、ライタ装置２０との間の通信によってＲＯＭ１５にデータを書き込むことができるようになされている。
【００１７】
これに対して、発振器１０は、図２（ｃ）に示すように、ライタ装置２０により通信用端子ＣＥ・ＤＡＴＡが原振信号Ｓｆの８パルスに相当する期間だけＨレベルに維持された後にＬレベルに変更された場合は、以降の通信用端子ＣＥ・ＤＡＴＡの電位の検出結果を読み出しアドレスとして検出するリードモードに移行するようになされており、これにより、発振器１０は、ＲＯＭ１５に記録されたデータを読み出してライタ装置２０に送信できるようになされている。
この場合、発振器１０はＲＯＭ１５から読み出したデータを原振信号Ｓｆに同期したタイミングで通信用端子ＣＥ・ＤＡＴＡに出力する一方、ライタ装置２０は原振信号Ｓｆに同期したタイミングでデータ受信を行うので、ライタ装置２０は発振器１０から出力されたデータを確実に受信できるようになされている。
そして、発振器１０は、アクセス制限を解除した後に、ライタ装置２０により通信用端子ＣＥ・ＤＡＴＡが原振信号Ｓｆの２５パルスに相当する期間以上、Ｌレベルに維持されると、ＲＯＭ１５へのアクセスを禁止して通信処理を終了するようになされている。
【００１８】
このように、この発振器１０とライタ装置２０との間のデータ通信は、発振器１０が必ず備える出力端子ＦＯＵＴから出力される原振信号Ｓｆに同期させて行うことにより、同期通信を簡易に行うことができる。
また、この発振器１０は、発振器１０のアクセス制御とライタ装置２０との間のデータ通信を１つの通信用端子ＣＥ・ＤＡＴＡだけで行うことができ、通信ラインの数を１本にすることができる。
従って、この発振器１０は、従来の発振器（図５）のようにアクセス制御を行うためのＣＥ端子を独立して設ける必要や、同期をとるための信号（外部クロック）を入力するためのＣＬＫ端子を設ける必要がなく、また、従来の端子数を低減した発振器（図７）のように入力信号から同期をとるための信号（外部クロック）を抽出する回路（デコーダ）も必要としないので、従来の発振器に比して回路構成を複雑にすることなく、通信ラインの数を低減することができる。
【００１９】
また、この発振器１０は、回路構成が簡易で、かつ、端子数を低減することができるので、一つのパッケージで構成した場合のパッケージを小型化することができる。なお、この発振器１０は、実際には、水晶振動子１１を除く回路がワンチップＩＣで形成され、図３に示すように、水晶振動子１１を間に挟んで封止したセラミックパッケージ（図３（ａ））や、水晶振動子１１とワンチップＩＣをモールド封止したプラスチックパッケージ（図３（ｂ））などで構成されることとなる。
【００２０】
（２）  変形例
（２−１）  第１変形例
上述の実施形態においては、発振器１０のアクセス制御を通信用端子ＣＥ・ＤＡＴＡの電位が予め定めた期間だけ所定レベルに維持されたか否かに応じて行う場合について述べたが、本発明はこれに限らず、通信用端子ＣＥ・ＤＡＴＡから予め定めたパターンの信号を検出したか否かに応じて発振器のアクセス制御を行ってもよい。
【００２１】
（２−２）  第２変形例
上述の実施形態においては、アクセス制限を開放した後の通信用端子ＣＥ・ＤＡＴＡの電圧レベルに応じてライトモードまたはリードモードに移行する場合について述べたが、本発明はこれに限らず、図４に示すように、アクセス制限を開放した後のモード設定期間（例えば４パルスに相当する期間）に検出したデータに応じて所望のモードに移行するようにしてもよい。
【００２２】
（２−３）  第３変形例
上述の実施形態においては、原振信号Ｓｆをそのまま出力する発振器に本発明を適用する場合について述べたが、本発明はこれに限らず、分周比設定用の端子を複数備える分周多出力発振器やプログラマブル発振器、出力信号の周波数を変更可能な電圧制御型発振器、発振周波数を温度補償可能な温度補償型発振器、リアルタイムクロックなどに広く適用することができる。
ここで、図５は、温度補償型発振器（ＴＣＸＯ）に本発明を適用した場合の概略構成図である。なお、発振器は、水晶振動子を内蔵する発振器に限らず、セラミック振動子などの他の振動子を内蔵する発振器でもよいことはいうまでもない。
【００２３】
【発明の効果】
上述したように本発明によれば、発振器の回路構成を複雑にすることなく通信ラインの数を低減することができる。
【図面の簡単な説明】
【図１】  本発明の実施形態に係る発振器とライタ装置を示す概要構成図である。
【図２】  前記発振器のタイミングチャートである。
【図３】  図３（ａ）は、前記発振器をセラミックパッケージで構成した場合の斜視図であり、図３（ｂ）は、前記発振器をプラスチックパッケージで構成した場合の斜視図である。
【図４】  第２変形例に係る発振器のタイミングチャートである。
【図５】  第３変形例に係る温度補償型発振器を示す概略構成図である。
【図６】  従来の内部のデータを書き換え可能な発振器を示す概略構成図である。
【図７】  前記発振器のタイミングチャートである。
【図８】  従来の内部のデータを書き換え可能な発振器を示す概略構成図である。
【図９】  前記発振器に送信する信号の信号波形図である。
【符号の説明】
１、１０……発振器、
１１……水晶振動子、
１２……Ｉ／Ｏコントローラ、
１３……コントロール用ロジック回路、
１４……シフトレジスタ、
１５……ＲＯＭ、
２０……ライタ装置、
Ｓｆ……原振信号、
ＣＥ・ＤＡＴＡ……通信用端子、
ＦＯＵＴ……出力端子、
ＧＮＤ……グランド端子、
ＶＤＤ……電源端子。
【図１】
0003965877.tif 000002
【図２】
0003965877.tif 000003
【図３】
0003965877.tif 000004
【図４】
0003965877.tif 000005
【図５】
0003965877.tif 000006
【図６】
0003965877.tif 000007
【図７】
0003965877.tif 000008
【図８】
0003965877.tif 000009
【図９】
0003965877.tif 000010