(57)【特許請求の範囲】
【請求項１】
第１乃至第ｎ（ｎは２以上の整数）の発光素子と、
制御信号に応じて前記第１乃至第ｎの発光素子に供給する電流を各々オンオフする第１乃至第ｎのスイッチング素子と、
前記第１乃至第ｎの発光素子のそれぞれに電源電圧を印加したときの輝度差を記憶したメモリと、
前記第１乃至第ｎのスイッチング素子にそれぞれ供給される第１乃至第ｎの前記制御信号のオンオフのデューティ比を調節するタイミング制御回路と、
周囲の照度を測定する光センサとを具備し、
前記タイミング制御回路は、前記メモリに記憶された前記第１乃至第ｎの発光素子の輝度差と前記光センサによって検出された照度とに応じて、前記第１乃至第ｎの制御信号のそれぞれのデューティ比を設定することを特徴とする発光制御装置。
【請求項２】
前記タイミング制御回路は、前記メモリに記憶された輝度差に応じて、前記第１乃至第ｎの制御信号のそれぞれの立上がりタイミングを所定値だけシフトし、前記第１乃至第ｎの制御信号のそれぞれの立下りタイミングを前記第１乃至第ｎの発光素子の発光効率の個体差に応じて設定し、前記第１乃至第ｎの発光素子の時間平均した輝度が一定値になるように、前記各制御信号のデューティ比を調節することを特徴とする請求項１に記載の発光制御装置。
【請求項３】
マトリクス状に配列した画素毎に画素電極が設けられた素子基板と、
前記画素電極に対向する対向電極が形成された対向基板と、
該両基板に挟持された電気光学材料からなる層と、
１フレーム毎に階調に応じた電圧の画像信号が前記画素電極に印加されて画像が表示される表示領域と、を具備した電気光学装置であって、
前記表示領域に対して所定色の光を照射する複数の発光素子からなる光源と、
請求項１または２に記載の発光制御装置と、を備え、
前記発光制御装置は、前記１フレームを分割した複数のサブフレームのそれぞれにおいて、前記複数の発光素子の時間平均した輝度が一定値になるように、前記複数の発光素子に供給する電流を各々オンオフする制御信号のデューティ比を調節することを特徴とする電気光学装置。
【請求項４】
前記光源からの光が照射されると、前記光源の発光色と補色関係になる色の光を発光する蛍光膜をさらに備えることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
請求項１または２に記載の発光制御装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種情報の表示に用いて好適な発光制御装置、電気光学装置および電子機器に関する。
【０００２】
【背景技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との問に充填された電気光学材料たる液晶とから構成される。
【０００３】
そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、画素電極および対向電極の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に光が変調され表示される濃度が変化することになる。このため、階調を表示することが可能となるのである。
【０００４】
この際、各画素の電極に電荷を蓄積させるのは１画面を表示するための期間に対して、その一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、その走査線の選択期間において、第２に、データ線駆動回路によってデータ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
液晶表示装置は単独では発光しないため、液晶表示装置を反射型に構成し、正面からフロントライトを照射する方法が知られている。しかし、液晶表示装置をカラー画像の表示用として用いる場合には、液晶表示装置を透過型に構成し、背面からバックライトを照射する構造が一般的である。これは、液晶表示装置にカラーフィルタを付加することによって、容易にカラー表示が可能になるためである。
【０００６】
携帯電話等、小型電子機器のバックライトとして、近年白色ＬＥＤが多用されている。白色ＬＥＤは、液晶表示装置の表示面の大きさに応じて、例えば液晶表示装置の後方に３個程度設けられている。これら複数の白色ＬＥＤは直列接続され、この直列回路に電源電圧が印加される。白色ＬＥＤを直列接続する理由は、これらに流れる電流を一定値にすることにより、輝度差がなるべく生じないようにするためである。
【０００７】
【発明が解決しようとする課題】
しかし、白色ＬＥＤには個体差があり、個々のＬＥＤ毎に発光色や発光効率の違いが見られる。さらに、周囲温度によっても発光色が変化する性質がある。従って、従来は同一の電子機器に使用されるＬＥＤとして、特性の似たものを肉眼で選別する必要があった。かかる作業は煩雑であり、コスト高を招いていた。また、白色ＬＥＤは発光効率が悪く、所期の輝度を得るために他色のＬＥＤよりもコストが高くなるという問題もあった。
この発明は上述した事情に鑑みてなされたものであり、液晶表示装置のバックライト等に対して均一な輝度を低コストで実現できる発光制御装置、電気光学装置および電子機器を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために、本発明の発光制御装置は、第１乃至第ｎ（ｎは２以上の整数）の発光素子と、前記第１乃至第ｎの発光素子に供給する電流を各々オンオフする第１乃至第ｎのスイッチング素子と、前記第１乃至第ｎの発光素子のそれぞれに電源電圧を印加したときの輝度差を記憶したメモリと、前記第１乃至第ｎの発光素子が周期的に点灯するように前記第１乃至第ｎのスイッチング素子に対して位相の異なる第１乃至第ｎの制御信号を各々供給するとともに、該第１乃至第ｎの制御信号においてオンオフのデューティ比を前記第１乃至第ｎの発光素子の輝度を平均化するように調節するタイミング制御回路とを具備し、前記タイミング制御回路は、前記メモリに記憶された前記第１乃至第ｎの発光素子の輝度差に応じて、前記第１乃至第ｎの制御信号のそれぞれのデューティ比を調節することを特徴とする。
また、周囲の照度を測定する光センサを備え、前記タイミング制御回路は、前記光センサによって検出された照度に応じて、前記制御信号のデューティ比を設定するようにしてもよい。
また、本発明の電子機器は上述の発光制御装置を備えることを特徴とする。
【０００９】
【発明の実施の形態】
１．実施形態の構成
次に、本発明の一実施形態の電気光学装置の構成を図１を参照し説明する。
図において、タイミング信号生成回路２００には、図示せぬ上位装置から垂直同期信号Ｖｓ、水平同期信号Ｈｓおよび入力階調データＤ０〜Ｄ２のドットクロック信号ＤＣＬＫが供給される。また、発振回路１５０は、読み出しタイミングの基本クロックＲＣＬＫをタイミング信号生成回路２００に供給する。タイミング信号生成回路２００は、これらの信号にしたがって、次に説明する各種のタイミング信号やクロック信号などを生成するものである。まず、交流化信号ＦＲは、１フレーム毎に極性反転する信号である。
【００１０】
駆動信号ＬＣＯＭは、対向基板の対向電極に印加される信号であり、本実施形態においては一定電位（零電位）になる。また、本実施形態においては、１フレームが複数のサブフィールドＳＦ０〜ＳＦ３に分割され、画素がサブフィールド毎にオンオフされることによって階調表示が行われる。スタートパルスＤＹは、各サブフィールドにおいて最初に出力されるパルス信号である。クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。クロック信号ＣＬＸは、表示用のドットクロック信号である。
【００１１】
ここで、サブフィールド駆動の概要を、図７のスタートパルスＤＹの波形を参照しつつ説明しておく。まず、フレームの最初にサブフィールドＳＦ０が設けられる。このサブフィールドの長さは、液晶の透過率が０％（ノーマリーブラックの場合）から立ち上がる境界となる長さに設定される。すなわち、画素に印加する電圧の実効値を零電圧から徐々に上昇させると、最初は透過率に変化が見られないが、ある閾値電圧Ｖthに達した時から実効値に応じて透過率が上昇するようになる。１フレーム内でこの閾値電圧Ｖthを与える長さがサブフィールドＳＦ０の長さに設定される。
【００１２】
また、サブフィールドＳＦ１，ＳＦ２，ＳＦ３は、入力階調データＤ０〜Ｄ２の各ビットに対応した重み付けを有する長さに設定されている。すなわち、サブフィールドＳＦ１は、最下位ビットである階調データＤ０に対応し、そのオンオフによって、階調データＤ０のオンオフに対応する透過率の変化を起こす長さに設定されている。サブフィールドＳＦ２，ＳＦ３も、それぞれのオンオフによって階調データＤ１，Ｄ２のオンオフに対応する透過率の変化を起こす長さに設定されている。すなわち、サブフィールドＳＦ２，ＳＦ３は、各々サブフィールドＳＦ１の２倍，４倍程度の長さを有している。
【００１３】
図１に戻り、素子基板１０１上における表示領域１０１ａには、図においてＸ（行）方向に延在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列されている。ここで、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本とする（ｍ、ｎはそれぞれ２以上の整数）。
【００１４】
１．１．＜画素の構成＞
画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、薄膜トランジスタ（ＴＦＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８と対向電極１０８とに並列して蓄積容量１１９が形成され、画素電極１１８から電荷がリークすることによる表示への影響を小さくしている。なお、この実施形態では、蓄積容量１１９の一方の電位を対向電極１０８と同電位としたが、接地電位ＧＮＤやゲート線の電位と同電位としても良い。
【００１５】
ここで、図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図２（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの２本の走査線が必要となる。
【００１６】
１．２．＜走査線駆動回路１３０＞
説明を再び図１に戻す。走査線駆動回路１３０は、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送し、走査線１１２の各々に走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供給するものである。
【００１７】
１．３．＜データ変換回路３００＞
データ変換回路３００は、ドットクロック信号ＤＣＬＫに同期して入力される入力階調データＤ０〜Ｄ２を、クロック信号ＣＬＸに同期する二値信号Ｄｓに変換し出力するものである。ここで、データ変換回路３００の詳細構成を図３を参照し説明する。図において３２０，３２１，３２２はメモリブロックであり、各々階調データＤ０，Ｄ１，Ｄ２を記憶するために設けられ、素子基板１０１の表示領域（ｍ行×ｎ列）に対応して各々ｍ×ｎビットのメモリ空間を有する。
【００１８】
メモリブロック３２０，３２１，３２２は、書込みおよび読出し動作を非同期に、かつ独立して実行できるように構成されている。３１０は書込みアドレス制御部であり、垂直同期信号Ｖｓ、水平同期信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して、ライトイネーブル信号ＷＥおよび書込みアドレスＷＡＤをメモリブロック３２０，３２１，３２２に供給する。
【００１９】
すなわち、書込みアドレス制御部３１０はドットクロック信号ＤＣＬＫをカウントアップし、このカウント結果を書込みアドレスＷＡＤとして出力するとともに、書込みアドレスＷＡＤの値が確定する毎にライトイネーブル信号ＷＥを出力する。また、書込みアドレス制御部３１０におけるカウント結果は、垂直同期信号Ｖｓが入力される毎にリセットされる。これにより、各メモリブロック３２０，３２１，３２２には、そのｍ×ｎビットのメモリ空間を順次アクセスする書込みアドレスＷＡＤが供給され、階調データＤ０〜Ｄ２は対応するメモリブロックの表示位置に応じたアドレスに順次格納されてゆくことになる。
【００２０】
表示アドレス制御部３３０は、各サブフィールド期間が開始されると、対応する表示行のビットデータをアクセスするアドレス信号ＲＡＤを出力する。アドレス信号ＲＡＤは、クロック信号ＣＬＸに同期し表示列数に応じて「ｎ−１」回インクリメントされる。これにより、対応する表示行に対して第１列〜第ｎ列のビットを順次アクセスするようなアドレス信号ＲＡＤが出力される。また、読出し信号ＲＤ０は、サブフィールドＳＦ１の間、常にイネーブル状態になる。但し、読出し信号ＲＤ１，ＲＤ２はサブフィールドＳＦ１においては常にオフ状態にされる。これにより、メモリブロック３２０のみが読出し可能な状態になり、他のメモリブロックは読出し禁止状態になる。そして、メモリブロック３２０から、対応する表示行の第１列〜第ｎ列における階調データの最下位ビットの階調データＤ０が読み出される。
【００２１】
また、読出し信号ＲＤ１は、サブフィールドＳＦ２の間、常にイネーブル状態になる。但し、読出し信号ＲＤ０，ＲＤ２はサブフィールドＳＦ２においては常にオフ状態にされる。これにより、メモリブロック３２１のみがアクセスされ、階調データの下位より第２ビットの階調データＤ１が読み出される。同様に、読出し信号ＲＤ２は、サブフィールドＳＦ３の間、常にイネーブル状態になる。但し、読出し信号ＲＤ０，ＲＤ１はサブフィールドＳＦ３においては常にオフ状態にされる。これにより、メモリブロック３２２のみがアクセスされ、最上位ビットの階調データＤ２が読み出される。また、サブフィールドＳＦ０が開始されると、クロック信号ＣＬＸのｎ周期の期間、オン信号Ｓ_onがＨレベルに固定される。そして、オア回路３３２は、これら階調データＤ０，Ｄ１，Ｄ２およびオン信号Ｓ_onの論理和を二値信号Ｄｓとして出力する。
【００２２】
１．４．＜データ線駆動回路１４０＞
次に、データ線駆動回路１４０は、ある水平走査期間において二値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の二値信号Ｄｓを、次の水平走査期間において、電位選択回路１４４０を介して、それぞれ対応するデータ線１１４にデータ信号ｄ1, ｄ2, ｄ3, …ｄnとして一斉に供給するものである。ここで、データ線駆動回路１４０の具体的な構成は、図４に示される通りである。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０と、電位選択回路１４４０とから構成されている。
【００２３】
このうちＸシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnとして順次排他的に供給するものである。次に、第１のラッチ回路１４２０は、二値信号Ｄｓをラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnの立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた二値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチし、電位選択回路１４４０に転送する。
【００２４】
電位選択回路１４４０は、交流化信号ＦＲに基づいてこれらのラッチした二値信号を電位に変換し、データ信号ｄ1, ｄ2, ｄ3, …,ｄnとしてデータ線１１４に印加するものである。すなわち、交流化信号ＦＲがＬレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …ｄnのＨレベルは電位Ｖ1に、Ｌレベルは零電位に変換される。一方、交流化信号ＦＲがＨレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …ｄnのＨレベルは電位−Ｖ1に、Ｌレベルは零電位に変換される。
【００２５】
１．５．＜液晶装置の構成＞
上述した電気光学装置の構造について、図６(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´線の断面図である。これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。ここで、素子基板１０１および対向基板１０２はガラスや石英などの非晶質基板である。そして、画素電極１１８等は、素子基板１０１に半導体簿膜を堆積して成るＴＦＴによって形成されている。すなわち、電気光学装置１００は、透過型として用いられることになる。
【００２６】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほほゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【００２７】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外側からの制御信号や電源などを入力する構成となっている。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【００２８】
次に、同図(b)において１２０はカラーフィルタであり、素子基板１０１の下面であって表示領域１０１ａに対応する部分に固着され、ストライプ状や、モザイク状、あるいはトライアングル状等に配列された各原色（Ｒ，Ｇ，Ｂ）のフィルタ素子によって構成されている。１２１は蛍光膜であり、ＹＡＧ蛍光体をカラーフィルタ１２０の下面に塗付することによって構成されている。１２２は長方形板状の光伝搬路であり、蛍光膜１２１の下面に固着されている。１２４，１２６，１２８は青色ＬＥＤであり、同図(a)において光伝搬路１２２の上部に埋設されている。
【００２９】
ほかに、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、素子基板１０１と対向基板１０２には、配向方向に応じた偏光板（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３０】
１．６．＜ＬＥＤ駆動部の構成＞
次に、青色ＬＥＤ１２４，１２６，１２８を駆動する駆動部の構成を図９を参照し説明する。図において１３４，１３６，１３８はトランジスタであり、これらの各ソース端が青色ＬＥＤ１２４，１２６，１２８の各カソード端に接続されている。これらトランジスタおよびトランジスタから成る直列回路は並列に接続され、この並列回路に電源１３３から所定の電源電圧が印加される。
【００３１】
１３２は光センサであり、周囲の照度を測定する。１３１はＲＯＭであり、青色ＬＥＤ１２４，１２６，１２８に対して電源電圧を印加した時の輝度差を記憶する。なお、ＲＯＭ１３１の内容は、製品出荷時等に設定される。１３９はＬＥＤ制御部であり、図９(b)および(c)に示すような駆動信号Ｐa,Ｐb,Ｐcを生成し、各トランジスタ１３４，１３６，１３８のゲート端に印加する。これらトランジスタ１３４，１３６，１３８は、対応する駆動信号Ｐa,Ｐb,ＰcがＨレベルの時にオン状態になり、Ｌレベルの時にオフ状態になる。これにより、駆動信号Ｐa,Ｐb,Ｐcのデューティ比に応じて青色ＬＥＤ１２４，１２６，１２８の時間平均した輝度が決定されることになる。
【００３２】
ＬＥＤ制御部１３９においては、光センサ１３２によって検出された照度に応じて、駆動信号Ｐa,Ｐb,Ｐcのデューティ比が設定される。すなわち、周囲の照度が低い場合には同図(b)に示すようにデューティ比が低く設定され、周囲の照度が高い場合には同図(c)に示すようにデューティ比が高く設定される。これは、周囲が明るい場合はバックライトを明るくせざるを得ないが、周囲が暗い場合にはバックライトの消費電力を節約するためである。
【００３３】
また、ＬＥＤ制御部１３９においては、各青色ＬＥＤ１２４，１２６，１２８の時間平均した輝度が一定値になるように、ＲＯＭ１３１に記憶された輝度差に応じて駆動信号Ｐa,Ｐb,Ｐcのデューティ比が若干づつ増減される。換言すれば、駆動信号Ｐa,Ｐb,Ｐcの立上がりタイミングは「２π／３」づつシフトされているが、立下がりタイミングは青色ＬＥＤ１２４，１２６，１２８の個体差に応じて設定されることになる。これにより、バックライトの輝度の変動によるちらつきを防止することができる。
【００３４】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図７は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、交流化信号ＦＲは、１フレーム（１Ｆ）ごとに極性反転する信号である。一方、スタートパルスＤＹは、各サブフィールドの開始時に供給される。
【００３５】
ここで、交流化信号ＦＲがＬレベルとなる１フレーム（１Ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドＳＦ１よりもさらに短い期間に設定されている。
【００３６】
さて走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。したがって、スタートパルスＤＹが供給されてから、走査信号Ｇ1が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されることになる。
【００３７】
そこで、このラッチパルスＬＰの１ショット（Ｇ0）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図４参照）におけるクロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …,Ｓnが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ1,Ｓ2, Ｓ3, …, Ｓnは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００３８】
この際、図４における第１のラッチ回路１４２０は、ラッチ信号Ｓ1の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチする。
【００３９】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の二値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ２を二値信号Ｄｓに変換して出力することはいうまでもない。
【００４０】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ1が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた二値信号Ｄｓを、電位選択回路１４４０を介して、対応するデータ線１１４の各々にデータ信号ｄ1, ｄ2, ｄ3, …,ｄnとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ1, ｄ2, ｄ3, …,ｄnの書込が同時に行われることとなる。
【００４１】
この書込と並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の二値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応する画素１１０の１行分に対するデータ信号ｄ1,ｄ2, ｄ3, …,ｄnの書込と、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する二値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳf2における書込まで保持される。
【００４２】
以下同様な動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。但し、サブフィールドＳＦ０においては、二値信号Ｄｓのレベルは常にＨレベルである。さらに、１フレーム経過後、交流化信号ＦＲがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。
【００４３】
一方、ＬＥＤ制御部１３９においては、光センサ１３２によって検出された照度と、ＲＯＭ１３１に記憶された輝度差に応じて駆動信号Ｐa,Ｐb,Ｐcのデューティ比が設定され、図９(b)，(c)に示すように各青色ＬＥＤ１２４，１２６，１２８が断続的に点灯される。青色ＬＥＤ１２４，１２６，１２８から放射された青色光は、光伝搬路１２２を介して蛍光膜１２１に放射される。照射された青色光の一部は蛍光膜１２１すなわちＹＡＧ蛍光体に吸収され、ここから黄色光が放射される。一方、吸収されなかった青色光は蛍光膜１２１を透過しカラーフィルタ１２０に放射される。
【００４４】
カラーフィルタ１２０には青色光と黄色光とが放射されるが、両者は補色関係にあるため、合成されて白色光になる。これにより、Ｒ，Ｇ，Ｂの各原色がカラーフィルタ１２０、液晶１０５、および対向基板１０２を介して放射されることになる。
【００４５】
３．電子機器の具体例
３．１．＜モバイル型コンピュータ＞
次に、上述した電気光学装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図８(a)は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ５２００は、キーボード５２０２を備えた本体部５２０４と、表示ユニット５２０６とから構成されている。この表示ユニット５２０６は、先に述べた電気光学装置１００によって構成されている。
【００４６】
３．２．＜携帯電話器＞
次に、上記電気光学装置を、携帯電話器に適用した例について説明する。図８(b)は、この携帯電話器の構成を示す斜視図である。図において、携帯電話器５３００は、複数の操作ボタン５３０２のほか、受話口５３０４、送話口５３０６とともに、表示装置として上記電気光学装置１００を備えるものである。
【００４７】
３．３．＜その他＞
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００４８】
４．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上述した実施形態にあっては、光源として青色ＬＥＤ１２４，１２６，１２８を用い、蛍光膜１２１として黄色光を放射するＹＡＧ蛍光体を用いることによって、白色光を合成した。しかし、補色になる組み合わせは青色光と黄色光とに限定されるものではなく、光源および蛍光膜１２１として、補色を構成する任意の発光色のものを用いることができる。また、青色ＬＥＤ１２４，１２６，１２８に代えて白色ＬＥＤを用いてもよい。かかる場合には、蛍光膜１２１自体を省略することができる。
【００４９】
【発明の効果】
以上説明したように本発明によれば、第１乃至第ｎの制御信号のオンオフのデューティ比を第１乃至第ｎの発光素子の輝度を平均化するように調節し、あるいは光源の発光色の補色を発光する蛍光膜を設けたから、液晶表示装置のバックライト等に対して均一な輝度を低コストで実現することができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態の電気光学装置の電気的構成を示すブロック図である。
【図２】  上記実施形態における画素の構成例を示す図である。
【図３】  上記実施形態におけるデータ変換回路３００のブロック図である。
【図４】  上記実施形態におけるデータ線駆動回路１４０のブロック図である。
【図５】  上記実施形態における階調データと画素電極１１８への印加波形との関係を示す図である。
【図６】  上記実施形態における電気光学装置の構造図である。
【図７】  上記実施形態の電気光学装置のタイミングチャートである。
【図８】  同電気光学装置を適用した各種電子機器の例を示す図である。
【図９】  ＬＥＤ１２４，１２６，１２８を駆動する駆動部のブロック図および駆動波形図である。
【符号の説明】
１００……電気光学装置
１０１……素子基板（本体部）
１０１ａ……表示領域
１０２……対向基板（本体部）
１０４……シール材
１０５……液晶（本体部）
１０６……遮光膜
１０７……領域
１０８……対向電極
１１０……画素
１１２……走査線
１１４……データ線
１１６……薄膜トランジスタ
１１８……画素電極
１１９……蓄積容量
１２０……カラーフィルタ
１２１……蛍光膜
１２２……光伝搬路（光源）
１２４，１２６，１２８……青色ＬＥＤ（発光素子、光源）
１３０……走査線駆動回路
１３１……ＲＯＭ
１３２……光センサ
１３３……電源
１３４，１３６，１３８……トランジスタ（スイッチング素子）
１３９……ＬＥＤ制御部（タイミング制御回路）
１４０……データ線駆動回路
１５０……発振回路
２００……タイミング信号生成回路
３００……データ変換回路
３１０……書込みアドレス制御部
３２０，３２１，３２２……メモリブロック
３３０……表示アドレス制御部
３３２……オア回路
１４１０……シフトレジスタ
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１４４０……電位選択回路
【図１】
0003941411.tif 000002
【図２】
0003941411.tif 000003
【図３】
0003941411.tif 000004
【図４】
0003941411.tif 000005
【図５】
0003941411.tif 000006
【図６】
0003941411.tif 000007
【図７】
0003941411.tif 000008
【図８】
0003941411.tif 000009
【図９】
0003941411.tif 000010