(57)【特許請求の範囲】
【請求項１】
半導体より成る支持基板と、この支持基板上のエピタキシャル層により形成されたダイヤフラムと、このダイヤフラム及び支持基板間に密閉状態で形成された圧力基準室と、前記ダイヤフラム上に形成されたゲージ抵抗とを備えた半導体圧力センサを製造する方法において、
前記支持基板のための１０17cm-3以下の不純物濃度の半導体ウェハ上における前記ダイヤフラムの形成領域と対応した領域に１０18cm-3程度以上の不純物濃度の不純物高濃度層を形成する不純物導入工程と、
前記半導体ウェハ上に前記不純物高濃度層とは異なる導電型がエピタキシャル層を成長させることにより前記エピタキシャル層を形成するエピタキシャル成長工程と、
前記エピタキシャル層における前記不純物高濃度層と対応した位置に前記ゲージ抵抗のための不純物を導入するゲージ抵抗形成工程と、
前記エピタキシャル層に前記不純物高濃度層まで達する穴部を形成する穴部形成工程と、
エッチング液として酢酸を希釈液としたフッ酸−硝酸系のエッチング液を使用し、前記穴部を通じたエッチングにより前記不純物高濃度層を選択的に除去して前記圧力基準室のための空洞部及び前記ダイヤフラムを形成する犠牲層エッチング工程と、
前記穴部を封止することにより前記空洞部を密閉して前記圧力基準室を形成する封止工程とを実行することを特徴とする半導体圧力センサの製造方法。
【請求項２】
前記エピタキシャル層上に、酸化膜及び窒化膜をこの順に形成する工程を実行することを特徴とする請求項１記載の半導体圧力センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧力の印加に応じて変位するダイヤフラムを半導体のエピタキシャル層により形成した半導体圧力センサの製造方法に関する。
【０００２】
【従来の技術】
（第１の従来例）
例えば特開平８−２７４３５０号公報には、単結晶シリコン基板上にエピタキシャル成長により作られたダイヤフラムを形成すると共に、このダイヤフラム及び単結晶シリコン基板間に圧力基準室となる空隙室を形成し、上記ダイヤフラムにゲージ抵抗を形成した半導体圧力センサが記載されている。このように構成された半導体圧力センサにおいては、基本構造部分を単結晶シリコンのみを利用して製造できるため、ダイヤフラムをポリシリコンにより形成する場合に比べて、良好な精度及び感度特性が得られるという利点がある。
【０００３】
上記公報には、このような半導体圧力センサを製造する方法として、ＳＯＩウェハを利用し、そのシリコン酸化膜（絶縁分離膜）を犠牲層エッチングする技術が開示されている。具体的には、この製造方法は、ＳＯＩウェハにおけるＳＯＩシリコン及びシリコン酸化膜を、所要箇所を島状に残した状態で除去した後に、そのＳＯＩウェハ上に、ダイヤフラムとなる部分（島状に残置されたシリコン酸化膜に対応した領域部分）を含んだエピタキシャル層を成長させる。さらに、最終的にダイヤフラムとなる部分にゲージ抵抗を形成すると共に、ＳＯＩウェハの表面からシリコン酸化膜に達する連通孔を形成し、この連通孔からシリコン酸化膜を選択的にエッチングして空隙室を形成し、この後に減圧ＣＶＤ法によりポリシリコン膜を成膜することによって上記連通孔を塞ぐという各工程を順次実行するようになっている。
【０００４】
（第２の従来例）
また、例えば特開平５−６３２０９号公報中には、Ｎ型シリコン基板上に、最終的に空洞領域となるＰ型エピタキシャル層とダイヤフラム厚さに対応したＮ型エピタキシャルとを積層したセンサ用基板を用意し、そのＰ型エピタキシャル層を電気化学ストップエッチングにより除去することによって、ダイヤフラム及び空洞領域を形成した後に、その空洞領域を封止するようにした半導体センサの製造方法が記載されている。
【０００５】
【発明が解決しようとする課題】
第１の従来例の構成では、半導体圧力センサの製造に当たって、基板コストが比較的高いＳＯＩウェハを使用しているため、その製造コストが高騰するという問題点がある。また、ＳＯＩウェハ上に島状に残置されたＳＯＩシリコンを覆った状態でエピタキシャル層が形成される関係上、そのエピタキシャル層には、ダイヤフラム領域とそれ以外の領域との間にＳＯＩシリコンの膜厚に相当した段差が生ずることになる。このため、ダイヤフラムの周辺部分（段差部分）での耐圧が低下することになり、これが寿命に対する信頼性を低下させる原因になる恐れがある。
【０００６】
また、第２の従来例の構成では、ダイヤフラムの周辺部分に段差が生じないという利点があるものの、Ｎ／Ｐ／Ｎの三層構造のエピタキシャルウェハが必要になるため製造コストがさらに高騰するという問題点がある。しかも、電気化学ストップエッチングを行う関係上、ウェハに電圧を印加するための配線が必要になるという事情があり、このため、その配線の存在に起因して素子配置の自由度が低下するという問題が生ずると共に、チップサイズの増大、ウェハからのチップ取れ数の低下、エッチングの歩留まりの低下などに起因した製造コストの上昇を来たすという問題点もあった。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、製造コストの低減を実現できると共に、寿命に対する信頼性並びに素子配置の自由度に優れた半導体圧力センサを製造できるようになる方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載したような半導体圧力センサの製造方法を採用することができる。この方法によれば、不純物導入工程において、１０17cm-3以下の不純物濃度の半導体ウェハ上におけるダイヤフラムの形成領域と対応した領域に１０18cm-3程度以上の不純物濃度の不純物高濃度層が形成され、エピタキシャル成長工程において、上記のように不純物高濃度層が形成された半導体ウェハ上に、当該不純物高濃度層とは導電型が異なるエピタキシャル層を成長させることによりエピタキシャル層が形成され、ゲージ抵抗形成工程において、前記エピタキシャル層における前記不純物高濃度層と対応した位置にゲージ抵抗のための不純物が導入される。さらに、穴部形成工程において、前記エピタキシャル層に前記不純物高濃度層まで達する穴部が形成され、犠牲層エッチング工程において、エッチング液として酢酸を希釈液としたフッ酸−硝酸系のエッチング液を使用し、前記穴部を通じたエッチングにより前記不純物高濃度層が選択的に除去されるのに応じて圧力基準室のための空洞部及びダイヤフラムが形成される。この後には、封止工程において、前記穴部を封止して前記空洞部を密閉することにより、ダイヤフラムに対応した圧力基準室が形成される。
【０００９】
このように半導体圧力センサを製造するに当たって、半導体ウェハ上にエピタキシャル層を成長させただけの安価な基板材料を用いることができるから、従来構成のようなＳＯＩ基板やＮ／Ｐ／Ｎ三層構造のエピタキシャルウェハを使用する場合に比べて製造コストを低減できることになる。また、ダイヤフラムのためのエピタキシャル層をフラットな状態で成長させることができて、当該ダイヤフラムの周辺部分に段差を生ずることがないから、その周辺部分での耐圧の低下を来たすことがなくて、寿命に対する信頼性に優れた半導体圧力センサを製造できるようになる。さらに、不純物高濃度層の選択エッチングには、従来のような電気化学ストップエッチングを使用しなくても済むから、電圧を印加するための配線が不要となって、その配線に起因した素子配置の自由度の低下を来たす恐れがなくなると共に、チップサイズの増大、チップ取れ数の低下及びエッチングの歩留まりの低下などを来たすこともなくなるものであり、この面からも製造コストを低減できるようになる。
【００１０】
請求項２記載の発明によれば、ダイヤフラムを形成するエピタキシャル層上に、酸化膜及び窒化膜がこの順に形成されているから、ダイヤフラムを覆った状態の酸化膜が吸湿することが窒化膜により抑止されるようになる。このため、上記酸化膜の吸湿に応じたダイヤフラムの変形が未然に防止されるようになり、結果的に半導体圧力センサの動作信頼性も向上することになる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施例について図面を参照しながら説明する。
図３には、本実施例による方法で製造される半導体圧力センサの摸式的な断面構造が示されている。この図３において、半導体圧力センサ１は、Ｎ型シリコン基板２（本発明でいう支持基板に相当）上のＮエピタキシャル層３によって形成されたダイヤフラム４と、このダイヤフラム４及びシリコン基板２間に密閉状態で形成された圧力基準室５と、ダイヤフラム４上に不純物拡散により形成されたゲージ抵抗６とを備えた基本構造を有する。
【００１２】
具体的には、ダイヤフラム４を含むＮエピタキシャル層３上には、絶縁保護膜としてのシリコン酸化膜７及び吸湿防止などの機能を果たすシリコン窒化膜８がこの順に成膜されている。さらに、この上にダイヤフラム４及び図示しないボンディングパッド部などを除いた部分を覆うようにして表面パッシベーション膜を兼用する封止膜９が堆積されており、この封止膜９によって、前記圧力基準室５を形成するときに使用された穴部１０を気密に封止した構造となっている。
【００１３】
尚、シリコン窒化膜８上には、ゲージ抵抗６のための配線膜６ａが形成されており、この配線膜６ａは、シリコン酸化膜７及びシリコン窒化膜８を貫通するように設けられたコンタクト６ｂを介してゲージ抵抗６に接続されている。また、Ｎエピタキシャル層３には、これを高電位状態に固定するためのＮ＋領域１１が形成されており、このＮ＋領域１１も、シリコン窒化膜８上の配線膜１１ａに対して、シリコン酸化膜７及びシリコン窒化膜８を貫通するように設けられたコンタクト１１ｂを介して接続されている。
【００１４】
さて、図１及び図２には上述のように構成された半導体圧力センサ１の製造工程が摸式的に示されており、以下これについて説明する。
最初に、図１（ａ）に示すような不純物導入工程を行う。この不純物導入工程では、まず、不純物濃度が１０１４〜１０１７cm−３程度に設定された面方位（１００）のＮバルクウェハ１２（本発明でいう半導体ウェハに相当）を用意し、このＮバルクウェハ１２上の全域に膜厚が１００〜１０００nm程度の熱酸化膜１３を形成する。次いで、Ｎバルクウェハ１２上における前記ダイヤフラム４の形成領域と対応した領域の熱酸化膜１３をエッチングなどにより除去した後に、ボロンを拡散させることによって不純物高濃度層１４を形成する。
【００１５】
具体的には、ボロンをイオン注入した後に、８００〜１２００℃程度の窒素雰囲気中で熱処理を行うことにより不純物高濃度層１４を形成するものであるが、この不純物高濃度層１４の形成領域が最終的に前記圧力基準室５となるため、上記熱処理条件は、ボロンの拡散深さが所定の状態（例えば、０．５〜５μｍ）となるように設定される。また、不純物高濃度層１４は、後述するエピタキシャル成長工程の実行に応じてＰ＋埋め込み層となるものであるが、その不純物濃度は、１０１８〜１０２０cm−３程度となるように設定される。
【００１６】
次いで、上記熱酸化膜１３をエッチング或いは研磨手段などにより全面的に除去した後に、図１（ｂ）に示すようなエピタキシャル成長工程を行う。このエピタキシャル成長工程では、Ｎバルクウェハ１２上の全域に前記Ｎエピタキシャル層３を成長させるものであるが、このＮピタキシャル層３の膜厚がダイヤフラム４の厚みとなるため、例えば１〜２０μｍ程度の範囲内の膜厚となるように制御される。この場合、Ｎエピタキシャル層３の不純物濃度は、Ｎバルクウェハ１２の濃度に依存するため１０１４〜１０１７cm−３程度となる。
【００１７】
次に、図１（ｃ）に示すようなゲージ抵抗形成工程を実行する。このゲージ抵抗形成工程では、まず、Ｎエピタキシャル層３上の全域に、前記シリコン酸化膜７を熱酸化によって形成するものであり、その膜厚は１００〜１０００nm程度に設定される。この後に、このシリコン酸化膜７上に、ゲージ抵抗６の形成領域が開口した状態のレジストパターン１５を形成し、ボロンをイオン注入する。次いで、レジストパターン１５を除去した後に、８００〜１２００℃程度の窒素雰囲気中で熱処理を行うことによりゲージ抵抗６を形成するものであるが、このときの熱処理条件は、拡散深さが０．５〜２μｍ程度となるように設定される。尚、ゲージ抵抗６の不純物濃度は、例えば１０１８〜１０２０cm−３程度となるように設定される。
【００１８】
次に、図１（ｄ）に示すようなＮ＋領域形成工程を実行する。このＮ＋領域形成工程では、具体的には図示しないが、Ｎエピタキシャル層３における所定位置（ダイヤフラム４の形成領域以外の位置）にレジストパターンを利用してリンなどのＮ型不純物をスポット状にイオン注入すると共に、必要に応じて熱処理を行うことにより前記Ｎ＋領域１１を形成する。尚、このＮ＋領域１１の不純物濃度は、例えば１０１８〜１０２０cm−３程度となるように設定される。
【００１９】
次に、図１（ｅ）に示すようなコンタクトホール形成工程を実行する。このコンタクトホール形成工程では、まず、シリコン酸化膜７上の全域に前記シリコン窒化膜８をＣＶＤ法などによって成膜した後に、それらシリコン酸化膜７及びシリコン窒化膜８における前記コンタクト６ｂ及び１１ｂの形成領域に、各コンタクト６ｂ及び１１ｂに対応した形状のスルーホール１６群を形成する。
【００２０】
次に、図２（ｆ）に示すような配線形成工程を実行する。この配線形成工程では、シリコン窒化膜８上に、Ａｌ、Ａｌ−Ｃｕ、Ｗなどの導電材料膜を前記スルーホール１６群を埋めた状態で成膜した後にパターニングすることによって、前記配線膜６ａ、１１ａ及びコンタクト６ｂ及び１１ｂを形成する。
【００２１】
次いで、図２（ｇ）に示すような穴部形成工程を実行する。この穴部形成工程では、シリコン窒化膜８、シリコン酸化膜７及びＮエピタキシャル層３の積層体に対し例えばドライエッチングを施すことによって、当該シリコン窒化膜８の表面側から前記不純物高濃度層１４まで達する前記穴部１０を形成する。尚、この穴部１０は、直径１〜１０μｍ程度の大きさに形成される。
【００２２】
次いで、図２（ｈ）に示すような犠牲層エッチング工程を実行する。この犠牲層エッチング工程では、酢酸を希釈液としたフッ酸−硝酸系のエッチング液、例えばＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨ＝１：３：８（容量比）のエッチング液を使用することにより、不純物高濃度層１４を選択エッチングして除去する。これにより、不純物高濃度層１４に対応した領域が空洞化されて前記ダイヤフラム４が形成されるものであり、また、この空洞部分が最終的に前記圧力基準室５として利用されることになる。尚、このときのエッチングレートは、０．７〜３μｍ／秒程度となる。
【００２３】
この場合、一般的に、高濃度に不純物が拡散されたシリコン基板では、不純物濃度が低いシリコン基板に比べて多数の移動キャリアが酸化工程に参画するため、エッチング速度が大きくなり、低い不純物濃度のシリコン基板では、この反対にエッチング速度が小さくなることが知られている。このような不純物濃度に対するエッチング速度の依存性は非常に大きく、ＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨ＝１：３：８（容量比）のエッチング液の場合には以下のような状態となる。
【００２４】
つまり、このエッチング液によって、本実施例における不純物高濃度層１４（不純物濃度：１０１８〜１０２０cm−３程度）のような高濃度シリコン基板をエッチングする際のエッチングレートは、前述したように０．７〜３μｍ／秒程度となるのに対して、１０１７cm−３以下の低い不純物濃度を持つシリコン基板（本実施例おけるＮバルクウェハ１２及びＮエピタキシャル層３に相当）のエッチングレートは１／１５０以下に低減するものである（このようなエッチングレートの不純物濃度依存性は、不純物のタイプがＮ型でもＰ型でも同様に生ずる）。従って、上記犠牲層エッチング工程における不純物高濃度層１４のエッチング時において、Ｎバルクウェハ１２及びＮエピタキシャル層３はほとんどエッチングされることがないものである。
【００２５】
次いで、図２（ｉ）に示すような封止工程を実行する。この封止工程では、所定圧力（例えが１００Ｐａ以下）の雰囲気で、シリコン酸化膜、シリコン窒化膜、ＴＥＯＳ膜、或いはこれらの複合膜を堆積することによって封止膜９を形成するものであり、この封止膜９によって前記穴部１０を気密に封止し、以てダイヤフラム４に対応した圧力基準室５を形成する。尚、この封止膜９は、最終的には、ダイヤフラム４及び図示しないボンディングパッド部に対応した領域などを除いた部分を覆った状態とされる。
【００２６】
以上のようにして、半導体圧力センサ１の基本構造が形成されるものであり、この状態から、ダイシング工程などを経て図３に示すような半導体圧力センサ１が完成されるものである。
【００２７】
上記した本実施例の製造方法によれば、Ｎバルクウェハ１２上にＮエピタキシャル層３を成長させただけの安価な基板材料を用いるだけで良いから、従来構成のようなＳＯＩ基板やＮ／Ｐ／Ｎ三層構造のエピタキシャルウェハを使用する場合に比べて製造コストを１／２〜１／３程度低減できることになる。また、ダイヤフラム４のためのＮエピタキシャル層３をフラットな状態で成長させることができて、当該ダイヤフラム４の周辺部分に従来構成（特開平８−２７４３５０号公報）のような段差を生ずることがないから、その周辺部分での耐圧の低下を来たすことがなくて、寿命に対する信頼性に優れた半導体圧力センサ１を製造できるようになる。
【００２８】
さらに、不純物高濃度層１４の選択エッチングには、酢酸を希釈液としたフッ酸−硝酸系のエッチング液を使用するだけで済んで、従来構成（特開平５−６３２０９号公報）のような電気化学ストップエッチングを使用しなくても済むから、電圧を印加するための配線が不要となって、その配線に起因した素子配置の自由度の低下を来たす恐れがなくなると共に、チップサイズの増大、チップ取れ数の低下及びエッチングの歩留まりの低下などを来たすこともなくなって、この面からも製造コストを低減できるようになる。
【００２９】
また、ダイヤフラム４を覆うように成膜されたシリコン酸化膜７上には、吸湿防止機能を持ったシリコン窒化膜８が成膜されているから、そのシリコン酸化膜７の吸湿によりダイヤフラム４が変形することがなくなる。この結果、ダイヤフラム４の機械的特性が経時変化する事態を未然に防止できて、半導体圧力センサ１の動作信頼性も向上することになる。
【００３０】
（その他の実施の形態）
前述したように、シリコン基板におけるエッチングレートの不純物濃度依存性は、不純物のタイプがＮ型でもＰ型でも同様に生じるものである。従って、例えば、バルクウェハ（半導体ウェハ）及びエピタキシャル層の不純物濃度が１０１４〜１０１７cm−３程度、不純物高濃度層及びゲージ抵抗の不純物濃度が１０１８〜１０20cm−３程度に設定されるのであれば、バルクウェハ、エピタキシャル層、不純物高濃度層及びゲージ抵抗の伝導型を上記した本実施例のような組み合わせとする必要はない。具体的には、バルクウェハ、エピタキシャル層、不純物高濃度層及びゲージ抵抗の伝導型の組み合わせを下記の表１に示すような状態とすることができる。
【００３１】
【表１】
0003972442.tif 000002
【００３２】
また、上記実施例では、犠牲層エッチングために、ＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨ＝１：３：８（容量比）のエッチング液を使用する構成としたが、エッチング対象の基板の不純物濃度に依存してエッチングレートが大きく異なるエッチング液であれば他の組成のものを使用しても良いものである。
【図面の簡単な説明】
【図１】本発明の一実施例における製造工程の前半を摸式的に示す断面図
【図２】同製造工程の後半を摸式的に示す断面図
【図３】半導体圧力センサの摸式的断面図
【符号の説明】
１は半導体圧力センサ、２はＮ型シリコン基板（支持基板）、３はＮエピタキシャル層、４はダイヤフラム、５は圧力基準室、６はゲージ抵抗、７はシリコン酸化膜、８はシリコン窒化膜、９は封止膜、１０は穴部、１２はＮバルクウェハ（半導体ウェハ）、１４は不純物高濃度層を示す。
【図１】
0003972442.tif 000003
【図２】
0003972442.tif 000004
【図３】
0003972442.tif 000005