(57)【特許請求の範囲】
【請求項１】
素子回路と電極パッドと、これら素子回路及び電極パッドを囲むように形成された切断ラインとを表面に形成したウエハ表面にシート状又は板状の材料を固定する工程と、
上記ウエハ表面の裏面であるウエハ裏面から前記切断ラインに沿って溝を形成する工程と、
上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層を形成する工程と、
上記ウエハ表面に固定したシート状又は板状の材料を除去する工程とをこの順に含むことを特徴とする半導体素子の製造方法。
【請求項２】
素子回路と電極パッドと、これら素子回路及び電極パッドを囲むように形成された切断ラインとを表面に形成したウエハ表面の電極パッドに対して、一端を電気的に接続する２次配線を形成する工程と、
上記２次配線上に開口部を有する絶縁層を形成する工程と、
上記ウエハ表面にシート状又は板状の材料を固定する工程と、
上記ウエハ表面の裏面であるウエハ裏面から前記切断ラインに沿って溝を形成する工程と、
上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層を形成する工程と、
上記ウエハ表面に固定したシート状又は板状の材料を除去する工程とをこの順に含むことを特徴とする半導体素子の製造方法。
【請求項３】
前記ウエハ裏面から切断ラインに沿って溝を形成する工程において、
ウエハ表面側よりもウエハ裏面側の溝の幅を広くしたテーパを形成することを特徴とする請求項１又は２記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シールド構造を持った半導体素子、半導体装置、及び半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化に伴い、半導体装置等の電子部品の小型化や高密度実装に対応する必要がある。このように高密度化が要求される中で、アナログ回路とデジタル回路の混載や、クロック周波数が高いデバイスの混載が行われる必要がある。このような場合、接近したデバイスにより電磁波の影響でノイズが発生することが知られている。
【０００３】
このため、一般的には、電磁波を大きく発生する半導体装置又はモジュールと電磁波の影響を受け易い半導体装置又はモジュールとを遮蔽するために、シールドキャップと呼ばれる金属製のキャップ等で半導体装置又はモジュールごとカバーすることが行われている。
【０００４】
この種の半導体装置の例として、例えば、特開平１０−２５６４１２号（公開日１９９８年９月２５日）には、図ｌ９に示すような構造の半導体装置及びその製造方法が提案されている。
【０００５】
上記半導体装置は、同図に示すように、矩形の配線基板１０１に半導体素子である半導体チップ１０２を搭載し、配線基板１０１の裏面に突起状の外部接続端子１０３を設けた半導体装置本体１１０に、その上面及び側面を覆うように底面が開放された直方体形状のシールドキャップ１２１を被せ、接着剤１２２で固着したものとなっている。
【０００６】
上記半導体チップ１０２には、その表面側に図示しない素子回路が形成されている。この半導体チップ１０２は、アップセットにて配線基板１０１に搭載してボンディングワイヤ１０４にて配線基板１０１と電気的に接続を行うか、又はダウンセットにてフリップチップ接続法を用いて搭載する。搭載した半導体チップ１０２を封止樹脂１０５により覆う。
【０００７】
上記シールドキャップ１２１の材質は、銅系金属に錫や金メッキを施したものか、洋白（ニッケルシルバー）が用いられている。その大きさは、内部の半導体装置本体１１０を充分に覆い隠すことができるように、収納部の水平方向寸法が配線基板１０１のサイズよりも少し大きいものを使用する。また、シールドキャップ１２１の側面内側には配線基板１０１を固定するための突部１２３が設けられており、この突部１２３はプレス加工によって形成される。
【０００８】
製造方法は、半導体装置本体１１０を形成した後に、図示しないディスペンスノズルを用いて接着剤１２２を半導体装置本体１１０の封止樹脂１０５の上に盛り上げて供給し、図示しない吸着搬送手段により吸着したシールドキャップ１２１を上方から被せ、定位置まで押し込み、その状態で硬化処理を施して完成する。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置及び半導体素子の製造方法では、下記の問題点を有している。
（Ａ）チップサイズよりも大きな半導体装置本体１１０にシールドキャップ１２１を被せるため、半導体装置全体のサイズが極めて大きくなる。
（Ｂ）シールドキャップ１２１を半導体装置本体１１０のサイズ毎に準備しなければならない。
（Ｃ）ＢＧＡ（Ball Grid Array)等のエリアアレイのみの適用である。
（Ｄ）半導体装置本体１１０を組み立てた後に、個々の半導体装置本体１１０の上に接着剤１２２をディスペンスし、プレス加工で成型し、メッキ等を施したシールドキャップ１２１を被せて接着剤１２２を硬化させるため、組み立て工程が複雑になる。
（Ｅ）半導体装置裏面（外部接続側端子側）のシールドが困難である。
【００１０】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、従来のような半導体装置にシールドキャップを取り付ける場合よりも小型の半導体装置を容易に製造し得る半導体素子、半導体装置、及び半導体素子の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体素子は、上記の課題を解決するために、素子回路が形成された素子表面に電極パッドを有するとともに、上記素子表面と、上記素子表面の裏面側である素子裏面との間に素子側面を有する半導体素子において、上記素子側面及び素子裏面は、電磁波を遮断するシールド層にて被覆されており、上記シールド層は、絶縁性を有する電磁波吸収材であり、上記素子側面及び素子裏面上に直接形成されていることを特徴としている。
【００１２】
すなわち、従来は、半導体装置にシールドキャップを被せていたので、半導体装置全体のサイズが極めて大きくなるという問題点を有していた。
【００１３】
しかし、本発明によれば、半導体素子における素子側面及び素子裏面は、電磁波を遮断するシールド層にて被覆されている。すなわち、半導体素子に直接シールド層が被覆されている。
【００１４】
この結果、従来のような半導体装置にシールドキャップを取り付ける場合よりも小型の半導体装置を容易に製造し得る半導体素子を提供することができる。また、半導体装置の形状、寸法に合わせてシールドキャップを作製する必要がないので、プレス加工用の金型が不要であり、多くの種類のシールドキャップを作製し、管理する複雑さもなくなる。
【００１５】
また、本発明の半導体素子は、上記記載の半導体素子において、前記素子表面には、前記電極パッドに電気的に接続される２次配線が設けられるとともに、上記２次配線上には、上記２次配線により形成された電極パッドを露出させるための開口部を有する絶縁層が積層されていることを特徴としている。
【００１６】
上記の発明によれば、素子表面には、前記電極パッドに電気的に接続される２次配線が設けられる。また、２次配線上には、２次配線により形成された電極パッドを露出させるための開口部を有する絶縁層が積層されている。
【００１７】
したがって、２次配線のパターンや絶縁層の開口部の配置を自由に変えることができるので、実装基板、又は半導体装置内部でフリップチップ接続を容易に行うことができる。
【００１８】
また、本発明の半導体素子は、上記記載の半導体素子において、前記素子表面の面積よりも素子裏面の面積の方が小さいことを特徴としている。
【００１９】
上記の発明によれば、素子表面の面積よりも素子裏面の面積の方が小さいので、半導体素子の裏面と側面とに、絶縁層やシールド層を形成する場合において、半導体素子の裏面と側面とで膜厚を同程度にすることができる。
【００２０】
また、本発明の半導体素子は、上記記載の半導体素子において、前記シールド層は、導電材からなっていることを特徴としている。
【００２１】
上記の発明によれば、シールド層は、導電材からなっているので、半導体素子の外部から、又は外部への電磁波を妨げることにより、ノイズ等の影響を少なくすることができる。また、導電材からなっているので、電磁波以外にも光の透過も妨げるため、光起電力の発生による誤動作がなくなる。
【００２２】
また、本発明の半導体素子は、上記記載の半導体素子において、前記シールド層は、素子本体のグランド端子と電気的に接続されていることを特徴としている。
【００２３】
上記の発明によれば、シールド層は、素子本体のグランド端子と電気的に接続されているので、シールド層のみの場合に比べて、さらに電磁波を妨げる効果がある。すなわち、金属導体は、電磁波を反射すると特性を有しているが、通過する電磁波も少し存在する。したがって、シールド層をグランド端子と電気的に接続することによって、通過する電磁波の殆どが電流として金属導体を流れてアースされる。
【００２４】
また、本発明の半導体素子は、上記記載の半導体素子において、前記素子表面も、電磁波を遮断するシールド層にて被覆されていることを特徴としている。
【００２５】
上記の発明によれば、シールド層が導電材からなっている場合に、素子表面も、電磁波を遮断するシールド層にて被覆されている。したがって、半導体素子の裏面及び側面のみをシールド層で覆った場合に比べて、さらに電磁波及び光を妨げる効果がある。
【００２６】
この結果、ノイズ及び誤動作の発生をさらに抑制することができる。
【００２７】
また、本発明の半導体素子は、上記記載の半導体素子において、前記シールド層を、さらに絶縁層にて被覆したことを特徴としている。
【００２８】
上記の発明によれば、シールド層は、さらに絶縁層にて被覆されている。したがって、機器の他の構成部品や配線とのショートをなくすことができる。また、さらにはシールド層を保護するので、シールド層の腐食や物理的損傷等を防ぐ効果もある。
【００２９】
また、本発明の半導体素子は、上記記載の半導体素子において、前記シールド層が、電磁波吸収材であることを特徴としている。
【００３０】
上記の発明によれば、シールド層は電磁波吸収材であり、電磁波吸収材は電磁波を吸収するので、電磁波の反射による影響もなくなる。また、電磁波吸収材は一般的に絶縁性を有するため、シールド層の下地に絶縁層を形成する必要がなくなる。また、さらには、機器の他の構成部品や配線とのショートの危険性もない。
【００３１】
また、本発明の半導体素子は、上記記載の半導体素子において、前記素子表面も、電磁波吸収材にて被覆されていることを特徴としている。
【００３２】
上記の発明によれば、シールド層が電磁波吸収材の場合に、素子表面も、電磁波吸収材にて被覆することにより、半導体素子の裏面及び側面のみをシールド層で覆った場合に比べて、さらに電磁波及び光を妨げる効果がある。
【００３３】
この結果、ノイズ及び誤動作の発生をさらに抑制することができる。
【００３４】
また、本発明の半導体装置は、上記の課題を解決するために、上記記載の半導体素子に、外部接続端子を形成したことを特徴としている。
【００３５】
上記の発明によれば、半導体装置は、上記記載の半導体素子に、外部接続端子を形成してなっている。すなわち、上記構成の電磁波シールドタイプの半導体素子から構成されている。
【００３６】
これにより、従来のように半導体装置にシールドキャップを取り付ける場合よりも、小型の半導体装置を提供することができる。また、半導体装置の形状、寸法に合わせてシールドキャップを作製する必要がないので、プレス加工用の金型が不要であり、かつ多くの種類のシールドキャップを作製し、管理する複雑さもなくなる。
【００３７】
また、本発明の半導体装置は、上記の課題を解決するために、上記記載の半導体素子が、配線を有する基板に搭載されているとともに、上記基板の配線と上記素子表面の電極パッドとが電気的に導通され、かつ半導体素子は樹脂にて封止される一方、上記基板における配線を有する面の裏面には、上記配線の一部と電気的に導通される外部接続端子が設けられていることを特徴としている。
【００３８】
上記の発明によれば、半導体装置は、上記記載の半導体素子が、配線を有する基板に搭載されているとともに、上記基板の配線と上記素子表面の電極パッドとが電気的に導通され、かつ半導体素子は樹脂にて封止される一方、上記基板における配線を有する面の裏面には、上記配線の一部と電気的に導通される外部接続用の電極パッドが設けられている。
【００３９】
このようにして、これまで樹脂封止型半導体装置に搭載していた従来の半導体素子を電磁波シールドタイプの半導体素子に置き換えて搭載するだけで、電磁波シールドタイプの半導体装置を得ることができる。すなわち、外観形状がそのままで従来の半導体装置がシールドタイプの半導体装置となるため、半導体装置のアセンブリ工程は従来の製造ラインを利用することができ、実装基板の設計変更や搭載用治具の変更を行う必要もなく、従来通り基板実装もできる。
【００４０】
また、本発明の半導体素子の製造方法は、上記の課題を解決するために、素子回路と電極パッドと、これら素子回路及び電極パッドを囲むように形成された切断ラインとを表面に形成したウエハ表面にシート状又は板状の材料を固定する工程と、上記ウエハ表面の裏面であるウエハ裏面から前記切断ラインに沿って溝を形成する工程と、上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層を形成する工程と、上記ウエハ表面に固定したシート状又は板状の材料を除去する工程とをこの順に含むことを特徴としている。
【００４１】
上記の発明によれば、半導体素子を製造するときには、先ず、素子回路と電極パッドと、これら素子回路及び電極パッドを囲むように形成された切断ラインとを表面に形成したウエハ表面にシート状又は板状の材料を固定する。次いで、上記ウエハ表面の裏面であるウエハ裏面から前記切断ラインに沿って溝を形成する。その後、上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層を形成する。さらに、上記ウエハ表面に固定したシート状又は板状の材料を除去する。
【００４２】
これにより、裏面と側面に電磁波シールド構造をもった半導体素子の製造方法を提供することができる。
【００４３】
また、本発明の半導体素子の製造方法は、上記の課題を解決するために、素子回路と電極パッドと、これら素子回路及び電極パッドを囲むように形成された切断ラインとを表面に形成したウエハ表面の電極パッドに対して、一端を電気的に接続する２次配線を形成する工程と、上記２次配線上に開口部を有する絶縁層を形成する工程と、上記ウエハ表面にシート状又は板状の材料を固定する工程と、上記ウエハ表面の裏面であるウエハ裏面から前記切断ラインに沿って溝を形成する工程と、上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層を形成する工程と、上記ウエハ表面に固定したシート状又は板状の材料を除去する工程とをこの順に含むことを特徴としている。
【００４４】
上記の発明によれば、半導体素子を製造するときには、先ず、素子回路と電極パッドと、これら素子回路及び電極パッドを囲むように形成された切断ラインとを表面に形成したウエハ表面の電極パッドに対して、一端を電気的に接続する２次配線を形成する。次いで、上記２次配線上に開口部を有する絶縁層を形成する。さらに、上記ウエハ表面にシート状又は板状の材料を固定する。その後、上記ウエハ表面の裏面であるウエハ裏面から前記切断ラインに沿って溝を形成する。
【００４５】
さらに、上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層を形成する。その後、ウエハ表面に固定したシート状又は板状の材料を除去する。
【００４６】
この結果、２次配線のパターンや絶縁層の開口部の配置を自由に変えることができる電磁波シールドタイプの半導体素子の製造方法を提供することができる。
【００４７】
また、本発明の半導体素子の製造方法は、上記記載の半導体素子の製造方法において、前記ウエハ裏面から切断ラインに沿って溝を形成する工程において、ウエハ表面側よりもウエハ裏面側の溝の幅を広くしたテーパを形成することを特徴としている。
【００４８】
上記の発明によれば、前記ウエハ裏面から切断ラインに沿って溝を形成する工程において、ウエハ表面側よりもウエハ裏面側の溝の幅を広くしたテーパを形成する。
【００４９】
これにより、半導体素子の裏面と側面に、絶縁層やシールド層を形成する場合において、裏面と側面で膜厚が同程度となるため、高品質の電磁波シールドタイプの半導体素子を提供することができる。
【００５０】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図９に基づいて説明すれば、以下の通りである。
【００５１】
図１に示すように、本実施の形態の半導体素子としての半導体チップ１は、シールド型半導体チップとなっている。上記半導体チップ１には、その表面側に図示しない素子回路が形成されている。そして、半導体チップ１のチップ表面１ａには、パッシベーション膜３が設けられており、このパッシベーション膜3 には、電極パッド２の領域のみ開口部３ａが設けられている。パッシベーション膜３は、ＳｉＯ2 、ＳｉＮ等の無機材料、ポリイミド等の有機材料、又はこれらを２層以上設ける場合もある。なお、一般に、半導体デバイスは、前半工程と呼ばれるウエハプロセスと、後半工程と呼ばれる組み立てのプロセス（パッケージング）とに分けられるが、パッシベーション膜３は、通常、ウエハプロセスの最終工程で形成されたものをさすことが多い。これは、後半工程等で受ける熱又は物理的なストレスから保護する目的で形成されるためである。
【００５２】
本実施の形態では、上記半導体チップ１のチップ裏面１ｂ及びチップ側面１ｃはシールド層４により覆われている。このシールド層４は、Ａｕ等の導電材料で形成されている。またシールド層４の下地には、チップ本体１０との絶縁を確実なものとするために、図示しない絶縁層が形成されている。上記絶縁層の形成方法としては、ワニス状態の樹脂を塗布する方法等種々考えられるが、ここでは薄く一様に形成できるＣＶＤ(Chemical Vapor Deposition) 法により酸化膜を形成した。
【００５３】
なお、上記の半導体チップ１は、断面形状が長方形となっているが、必ずしもこれに限らず、例えば、図２に示すように、半導体チップ１のチップ側面１ｃにテーパを設けることが可能である。すなわち、これにより、素子回路が形成されたチップ表面１ａの面積よりもチップ裏面１ｂの面積の方が小さくなっている。
【００５４】
このような形状とすることにより、気層又は液層でシールド層４を成長、形成させる場合において、シールド層４の膜厚を、半導体チップ１のチップ裏面１ｂとチップ側面１ｃとで厚さのバラツキを少なく形成できる。つまり、半導体チップ１のチップ側面１ｃが部分的に薄くなったり、穴が開いたりするのを無くすることができる。また、シールド層４の下地の図示しない絶縁層においても、裏面と側面とで厚さのバラツキを少なく形成することが可能であり、膜の均一性を保つのに有利である。
【００５５】
次に、上記構成の半導体チップ１の製造方法を、図３に基づいて説明する。
【００５６】
先ず、図３（ａ）に示すように、図示しない素子回路と、電極パッド２…と、これら素子回路、電極パッド２…及び切断ラインとしてのスクライブライン２１…を除く領域にパッシベーション膜３とがその表面に形成されたウエハ２０を準備する。ここで、スクライブライン２１とは、後の工程でウエハ２０を個片化する際に切断されるライン状の領域のことである。
【００５７】
次に、図３（ｂ）に示すように、上記ウエハ２０のウエハ表面２０ａを治具３１に固定する。この治具３１は、表面が平滑であって、後の工程に耐えることができればどのような材料でも良い。例えば、ステンレス、アルミ等の金属材料や、ガラス、シリコンウエハ等の板材、又はポリイミド系のユーピレックス等の耐熱性樹脂シートに張力を与えたものを用いることができる。なお、上記耐熱性樹脂シートに張力を与えたものを用いる場合には、ウエハを切断して個片化する工程であるダイシング等に用いられるリング状の治具等に取り付けて用いるのが好ましい。
【００５８】
これらの材料に、接着剤が塗布されていればウエハ２０が固定できる。接着剤が例えば２００℃以上のガラス転移点Ｔｇを有していれば、後の工程でも耐えることができる。また、後の工程で引き剥がす作業を伴うため、ＵＶ照射やアセトン等の薬品、及び加熱等により、粘着力を低下させることが可能な接着剤が好ましい。
【００５９】
本実施の形態では、治具３１としてガラス製のものを用いるとともに、接着剤としては、ポリイミド系の熱可塑性接着剤を用いた。また、接着剤は、治具３１に塗布して用いた。通常、この種の接着剤は、３５０℃以上の高温で圧着し、強固に固定する。しかしながら、今の場合には、工程中に剥がれない程度の固定ができればよいので、約２５０℃の熱で軽く熱圧着する。この程度の接着であれば、後の工程の引き剥がし作業の際に、接着剤表面での剥離が可能となる。
【００６０】
また、ウエハ２０よりも大きいガラス製の治具３１を貼り付けた後、はみ出しているガラス面にスクライブラインの位置を決めるマークを付けておくことによりダイシングが可能である。ただし、透過性の材料を用いない場合においても、予めウエハ２０の裏面にレーザ等により、スクライブライン位置をマーキングすると、ダイシングが可能である。
【００６１】
すなわち、図４（ａ）に示すように、ウエハ２０におけるウエハ表面２０ａに形成された素子回路面側に少し大きめのガラス製のシート状又は板状の材料としての治具３１を貼り付ける。この治具３１の表面側（同図（ａ）おいて紙面の上側）からスクライブライン位置をマーキングすると、図４（ｂ）に示すようになる。なお、このときのマークは治具３１の外周のみでもよい。このようにして、治具３１等にマーキングしたものをウエハ２０の裏側（同図（ａ）おいて紙面の下側）から見ると、図４（ｃ）に示すように、治具３１が透明のガラスからなっているためマークが見える。この結果、そのマークを基準にウエハ２０の裏面からダイシングすることができる。
【００６２】
続いて、図３（ｃ）に示すように、ブレード３２を用いて、スクライブライン２１…にて、ウエハ２０をダイシングする。ところで、通常、ダイシング用のブレードは円板状の５０μｍ程度の均一な厚さのものを用いる。しかしながら、均一な厚さのブレードを用いた場合には切断面は垂直になるため、次の工程において、シールド層４等の膜厚を均一に保つのは難しくなる。そこで、これを防止する一つの方法として、例えば、予めウエハ２０の裏面を研磨し、厚さを２００μｍ程度以下に研磨しておくことにより、膜の均一性をある程度保つことができる。すなわち、一般に、ウエハ厚は決まっており、具体的には、４インチウエハでは５２５μｍ、６インチウエハでは６２５μｍ、８インチウエハでは７２５μｍとなっている。したがって、これらウエハの厚みを２００μｍ程度以下に研磨しておくことにより、膜の均一性をある程度保つことができる。
【００６３】
一方、シールド層４等の膜厚を均一に保つ他の方法として、本実施の形態では、図５（ａ）（ｂ）にも示すように、外周部と内周部とで厚さが異なる円形のブレード３２を用いる。このブレード３２の外周部の厚みは５０μｍであり、外周部よりも半径方向８００μｍ内側では９８０μｍの厚みである。このようなブレード３２を用いることにより、回転軸を中心に円形のブレード３２が回転して対象物に溝を形成し、ウエハ２０を個片化した半導体チップ１のチップ側面１ｃにテーパが形成され、チップ表面１ａの面積がチップ裏面１ｂの面積よりも大きくすることができる。また、このブレード３２を用いることによって、本実施の形態では、後述するように、シールド層４等の膜厚を均一に保つことができる。なお、テーパの角度について、ここでは、先端角を６０°となるように形成しているが、この角度は大きくなるほど、後の工程において、シールド層４等の均一な膜形成が可能となる。
【００６４】
また、さらに他の形成方法の例としては、例えば、ウエットエッチングや、レーザの照射角度を変えること等が挙げられる。
【００６５】
次に、図３（ｄ）に示すように、シールド層４の下地における図示しない絶縁層を光ＣＶＤにより形成する。絶縁層の形成方法は種々考えられ、例えば、シート状のポリイミド等の樹脂を、治具３１との間で減圧して加熱しながら半導体チップ１を包み込むようにして貼り付けてもよい。ここでは、薄く均一に絶縁膜が形成できるＣＶＤ法を選択した。ＣＶＤ法においても種々の方法があるが、比較的低温で酸化膜が形成できる光ＣＶＤが好ましい。反応系の原料にはＳｉＨ4 −Ｎ2 Ｏにより酸化膜が形成される。
【００６６】
次に、シールド層４については、スパッタリングによりＡｕを約１μｍの厚さで形成する。必要に応じてさらに電解Ａｕメッキを行い、厚く形成することも可能である。電解メッキを施す場合は、膜形成時間の兼ね合いで、スパッタリングによる膜は０．１μｍ程度でもよい。また、Ａｕは高価であるため、Ｃｕ等の他の金属材料を形成することも考えられる。この場合は、スパッタリングにてＣｕを形成する。なお、Ｃｕを厚く形成する必要がある場合には、さらに電解メッキによりＣｕを形成する等種々の方法がある。また、金属以外の電磁波を吸収する材料を用いてもよい。例えば、粉末のフェライトを含有する樹脂シートを治具３１との間で減圧し、加熱することによって、凹凸になじみ、密着する。この方法においても、半導体チップ１のチップ裏面１ｂを研磨し、２００μｍ以下程度に薄くするか、又はチップ側面１ｃにテーパを形成することによって、凹凸があっても、気泡の巻き込みを抑制できる。また、通常、フェライト粒子及びその粒子を含有する樹脂は絶縁性を有するため、下地の絶縁層を必要としない。
【００６７】
次に、図６（ａ）に示すように、ダイシングシートである粘着シート３３に張力を与えるためにこの粘着シート３３にリング状治具３４を貼り付けた引き剥がし具３５を用いて、この引き剥がし具３５の粘着シート３３を半導体チップ１の裏面側のシールド層４に貼り付ける。
【００６８】
次に、図６（ｂ）に示すように、軽く仮止め程度に固定した治具３１を引き剥がし、曲面を有する曲面治具３６に押し当てると、各半導体チップ１…は個片となる。
【００６９】
他の方法としては、治具３１を引き剥がした後、再びダイシングによって、シールド層４でつながった半導体チップ１を個片化することができる。このときのダイシング用ブレードは厚さが均一の円板状を用いる。厚さは薄い方が好ましく、例えば３０μｍ程度のものが良い。
【００７０】
上記の方法にてシールド層４を形成した場合の、各半導体チップ１の側面のシールド層４の形成状態について、詳細に説明する。最初に、シールド層４が導電材であって、スパッタリングのみで形成した場合について説明する。
【００７１】
図７（ａ）に示すように、裏面研磨を行っていないウエハ２０の裏面から溝を形成した場合、溝が深いので、溝の側面のスパッタリング膜は、ウエハ裏面と比べて薄く形成されてしまう。これに対して、図７（ｂ）に示すように、裏面研磨を行って薄くしたウエハ２０の裏面から溝を形成した場合には、溝が浅いので溝の側面にもスパッタリング膜が形成される。一方、溝にテーパを形成した場合には、図７（ｃ）に示すように、さらに溝の側面のスパッタリング膜は均一となり、略ウエハ２０の裏面と同様に均一に形成される。
【００７２】
次に、シールド層４が導電材であって、スパッタリングを行った後、電解メッキを行った場合について説明する。
【００７３】
先ず、図８（ａ）に示すように、裏面研磨を行っていないウエハ２０の裏面から溝を形成した場合、溝が深いので、溝内部のメッキ液の循環がよくないため、溝の側面のメッキ形成膜は、ウエハ裏面と比べて薄く形成されてしまう。また、エッジ部は電解が集中し易いため、メッキ膜が膨らみ、ショートしてしまう。
【００７４】
一方、図８（ｂ）に示すように、裏面研磨を行って薄くしたウエハ２０の裏面から溝を形成した場合には、溝が浅いので、溝の内部にもメッキ液が供給され易いため、溝の側面にも均一にメッキされる。したがって、ウエハ２０の裏面に近い膜厚が得られる。
【００７５】
次に、溝にテーパを形成した場合には、図８（ｃ）に示すように、さらに溝の内部にメッキ液が供給され易いため、溝の側面にも均一にメッキされる。したがって、さらにウエハ２０の裏面に近い膜厚が得られる。
【００７６】
次に、シールド層４が後述する実施の形態３に示す電磁波吸収材であって、一例として粉末フェライトを含有する樹脂シートを用いる場合について説明する。
【００７７】
先ず、図９（ａ）に示すように、裏面研磨を行っていないウエハ２０の裏面から溝を形成した場合、溝が深いので、粉末フェライト含有樹脂シートとウエハ２０との間を減圧しながら、加熱することによって、樹脂シートは凹凸になじもうとするが、溝の底部までは樹脂シートがなじみ難い。
【００７８】
一方、図９（ｂ）に示すように、裏面研磨を行って薄くしたウエハ２０の裏面から溝を形成した場合には、溝が浅いので、粉末フェライト含有樹脂シートは減圧と加熱とを行うことによって、溝の底部まで樹脂シートがなじみ易くなる。
【００７９】
次に、溝にテーパを形成した場合には、図９（ｃ）に示すように、ウエハ２０が厚くても粉末フェライト含有樹脂シートは、溝の底部までなじみ易くなる。
【００８０】
このように、本実施の形態では、半導体チップ１におけるチップ側面１ｃ及びチップ裏面１ｂは、電磁波を遮断するシールド層４にて被覆されている。すなわち、半導体チップ１に直接シールド層４が被覆されている。
【００８１】
この結果、従来のような半導体装置にシールドキャップを取り付ける場合よりも小型の半導体装置を容易に製造し得る半導体チップ１を提供することができる。また、半導体装置の形状、寸法に合わせてシールドキャップを作製する必要がないので、プレス加工用の金型が不要であり、多くの種類のシールドキャップを作製し、管理する複雑さもなくなる。
【００８２】
また、本実施の形態の半導体チップ１では、チップ表面１ａの面積よりもチップ裏面１ｂの面積の方が小さいので、半導体チップ１の裏面と側面とに、絶縁層やシールド層４を形成する場合において、半導体チップ１の裏面と側面とで膜厚を同程度にすることができる。
【００８３】
また、本実施の形態の半導体チップ１では、シールド層４は、導電材からなっているので、半導体チップ１の外部から、又は外部への電磁波を妨げることにより、ノイズ等の影響を少なくすることができる。また、本実施の形態では、シールド層４は、導電材からなっているので、電磁波以外にも光の透過も妨げるため、光起電力の発生による誤動作がなくなる。
【００８４】
また、本実施の形態の半導体チップ１の製造方法は、先ず、素子回路と電極パッド２…と、これら素子回路及び電極パッド２…を囲むように形成されたすスクライブライン２１…とを表面に形成したウエハ表面２０ａに治具３１を固定する。次いで、ウエハ表面２０ａの裏面であるウエハ裏面からスクライブライン２１…に沿って溝を形成する。その後、上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層４を形成する。さらに、ウエハ表面２０ａに固定した治具３１を除去する。
【００８５】
これにより、裏面と側面に電磁波シールド構造をもった半導体チップ１の製造方法を提供することができる。
【００８６】
また、本実施の形態の半導体チップ１の製造方法は、ウエハ裏面からスクライブライン２１…に沿って溝を形成する工程において、ウエハ表面側よりもウエハ裏面側の溝の幅を広くしたテーパを形成する。
【００８７】
これにより、半導体チップ１のちチップ裏面１ｂとチップ側面１ｃとに、絶縁層やシールド層４を形成する場合において、チップ裏面１ｂとチップ側面１ｃとで膜厚が同程度となるため、高品質の電磁波シールドタイプの半導体チップ１を提供することができる。
【００８８】
〔実施の形態２〕
本発明の他の実施の形態について図１０ないし図１３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００８９】
本実施の形態の半導体素子としての半導体チップも、シールド型半導体チップである。上記半導体チップ５０には、図１０に示すように、図示しない素子回路が形成されたチップ表面５０ａにパッシベーション膜３が設けられている。このパッシベーション膜3 には、電極パッド２の領域にのみ開口部３ａが設けられている。
【００９０】
本実施の形態では、電極パッド２には、２次配線５ｌの一端が電気的に接続されており、その上に２次配線５ｌにより形成された電極パッド５１ａを露出させるための開口部５２ａを有する絶縁層５２が形成されている。半導体チップ５０のチップ側面５０ｃにはテーパが形成されており、チップ裏面５０ｂとチップ側面５０ｃとにシールド層４が形成されている。
【００９１】
シールド層４を導電材とした場合は、下地に図示しない絶縁層を形成する。導電材で形成されたシールド層４は、同図に示すように、グランド端子である電極パッド２に２次配線５ｌを介して電気的に接続される。
【００９２】
２次配線５ｌの他方は、絶縁層５２の開口部５２ａから露出している。絶縁層５２の開口部５２ａから露出した２次配線５ｌは、外部と電気的に接続するために用いられる。なお、シールド層４を電磁波吸収材で構成した場合は、グランド端子とシールド層４とを接続する必要はない。
【００９３】
次に、上記構成の半導体チップ５０の製造方法を、図１１ないし図１３に基づいて説明する。
【００９４】
まず、図１１（ａ）に示すように、図示しない素子回路と、電極パッド２とを有し、電極パッド２とスクライブライン２１…を除く領域にパッシベーション膜３が形成されたウエハ２０を準備する。
【００９５】
次に、図１１（ｂ）に示すように、図示していないが、スパッタリングにより金属薄膜を形成した後に、レジスト５３をウエハ表面２０ａの素子回路形成面全体にほぼ一様な膜厚で形成し、フォトリソグラフィにより２次配線５ｌを形成する領域に開口部５３ａを設ける。
【００９６】
電極パッド２の金属がＡｌの場合には、スパッタリングにより形成する１層目の金属薄膜としては、接着及びバリアの働きをもつＴｉ、Ｔｉ−Ｗ、Ｃｒ等が候補に挙げられる。ここではＴｉ−Ｗを用いた。また、２次配線５ｌをＣｕで形成する場合には、２層目の金属薄膜はＣｕを形成する必要がある。このように２層目の金属薄膜は２次配線５ｌの材料によって変える必要がある。ここでは２層目の金属薄膜にＣｕを形成し、レジスト５３の開口部５３ａに、電解メッキ法によりＣｕ、Ｎｉ、Ａｕと順に積層し、２次配線を形成した。Ｃｕ配線は導電性が良く、Ａｕに比べて安価であることから使用した。
【００９７】
また、図１１（ｃ）に示すように、最表面のＡｕは、Ａｕワイヤ等が接続可能なこと、ハンダ接続が容易なこと、表面酸化の防止等の理由により形成した。ＮｉはＣｕが表面に拡散するのを防止すること、ハンダ接続に必要なことが挙げられる。このように、種々の接続に対応できることにより、種々の形態の半導体装置への搭載、応用が可能となる。
【００９８】
次いで、図１１（ｄ）に示すように、２次配線５l の形成後、レジスト５３の剥離を行う。レジスト５３の剥離は通常、アセトン等の溶剤で簡単に行うことができる。次に、ウエットエッチングにより、２次配線５l をマスクとして、不要なＣｕ、Ｔｉ−Ｗ金属薄膜を順に除去する。
【００９９】
次に、図１１（ｅ）に示すように、２次配線５l を保護する目的で絶縁層５２を形成する。形成方法としては、ワニス状態の感光性の樹脂を塗布し、膜形成を行った後に、フォトリソグラフィによりパターニングを行う。パターニングによりスクライブライン２１…及び２次配線５l 上の所望の領域に開口部を設け、熱処理により硬化させる。
【０１００】
後の工程は、実施の形態１と同様にして行う。すなわち、図１２（ａ）に示すように、２次配線５ｌと絶縁層５２とを形成したウエハ２０の素子形成面側を治具３１に固定する。この治具３１は表面が平滑であって、後の工程に耐えることができる材料である。ここでは板状のガラス製の治具３１を用いた。この表面に例えば２００℃以上のガラス転移点Ｔｇのポリイミド系の熱可塑性の接着剤を塗布し、薄く均一な膜厚に形成する。治具３１へのウエハ２０の貼り付けは、工程中に剥がれない程度の固定ができればよいので、２５０℃の熱で軽く熱圧着して行った。この程度の接着であれば、後の工程の引き剥がし作業の際に、接着剤表面での剥離が可能となる。
【０１０１】
次いで、図１２（ｂ）に示すように、ウエハ２０におけるウエハ裏面２０ｂ側の溝形成はダイシングで行った。ダイシングには外周部と内周部とで厚さが異なる円形のブレード３２を用いた。このブレード３２の外周部の厚みは５０μｍであり、外周部よりも半径方向８００μｍ内側では９８０μｍの厚みである。このようなブレード３２を用いることにより、ウエハ２０を個片化した半導体チップ５０のチップ側面５０ｃにテーパが形成され、チップ表面５０ａの面積がチップ裏面５０ｂの面積よりも大きくなる。
【０１０２】
次に、図１２（ｃ）に示すように、シールド層４の下地における図示しない絶縁層を光ＣＶＤにより形成する。反応系の原料にはＳｉＨ4 −Ｎ2 Ｏを用い、チャンバー内で半導体チップ５０を約２００℃に加熱し、水銀ランプを照射することで膜形成が行われる。次に、シールド層４については、スパッタリングによりＡｕを１μｍの厚さで形成した。必要に応じて電解Ａｕメッキにより、厚く形成することも可能である。ここでも、シールド層４にはＡｕ以外の導電材でもよく、Ｃｕ等の他の金属を形成することも考えられる。この場合はスパッタリングでＣｕを形成するか、厚く形成する必要がある場合には、さらに電解メッキによりＣｕを形成する等、種々の方法がある。また、金属以外にも電磁波を吸収する材料を用いてもよい。例えば、粉末のフェライトを含有する樹脂シートを治具３１との間で減圧して加熱することにより半導体チップ５０のチップ裏面５０ｂとチップ側面５０ｃになじませながら、貼り付けても良い。この場合、通常、フェライト及びその粒子を含有する樹脂は絶縁性を有するため、下地の絶縁層を必要としない。また、２次配線５ｌとシールド層４とを接続する必要もない。
【０１０３】
次に、図１３（ａ）に示すように、ダイシングシートである粘着シート３３に張力を与えるためにこの粘着シート３３にリング状治具３４を貼り付けた引き剥がし具３５を用いて、この引き剥がし具３５の粘着シート３３を半導体チップ５０の裏面側のシールド層４に貼り付ける。
【０１０４】
次に、図１３（ｂ）に示すように、軽く仮止め程度に固定した前記治具３１を引き剥がし、曲面を有する曲面治具３６に押し当てると、各半導体チップ５０…は個片となる。
【０１０５】
このように、本実施の形態の半導体チップ５０では、ウエハ表面２０ａには、電極パッド２…に電気的に接続される２次配線５l が設けられる。また、２次配線５l 上には、２次配線５ｌにより形成された電極パッド５１ａを露出させるための開口部５２ａを有する絶縁層５２が積層されている。
【０１０６】
したがって、２次配線５l のパターンや絶縁層５２の開口部５２ａの配置を自由に変えることができるので、実装基板、又は半導体装置内部でフリップチップ接続を容易に行うことができる。
【０１０７】
また、本実施の形態の半導体チップ１では、シールド層４は、素子本体のグランド端子である電極パッド２に２次配線５ｌを介して電気的に接続されるので、シールド層４のみの場合に比べて、さらに電磁波を妨げる効果がある。すなわち、金属導体は、電磁波を反射すると特性を有しているが、通過する電磁波も少し存在する。したがって、シールド層４をグランド端子と電気的に接続することによって、通過する電磁波の殆どが電流として金属導体を流れてアースされる。
【０１０８】
また、本実施の形態の半導体チップ５０では、シールド層４は、さらに絶縁層５２にて被覆されている。
【０１０９】
したがって、機器の他の構成部品や配線とのショートをなくすことができる。また、さらにはシールド層４を保護するので、シールド層４の腐食や物理的損傷等を防ぐ効果もある。
【０１１０】
また、本実施の形態の半導体チップ５０の製造方法は、先ず、素子回路と電極パッド２…と、これら素子回路及び電極パッド２…を囲むように形成されたスクライブライン２１…とを表面に形成したの電極パッド２…に対して、一端を電気的に接続する２次配線５l を形成する。次いで、２次配線５l 上に、開口部５２ａを有する絶縁層５２を形成する。さらに、上記ウエハ表面に治具３１を固定する。その後、上記ウエハ表面の裏面であるウエハ裏面からスクライブライン２１…に沿って溝を形成する。さらに、上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層４を形成する。その後、ウエハ表面に固定した治具３１を除去する。
【０１１１】
この結果、２次配線５l のパターンや絶縁層５２の開口部５２ａの配置を自由に変えることができる電磁波シールドタイプの半導体素子５０の製造方法を提供することができる。
【０１１２】
〔実施の形態３〕
本発明のさらに他の実施の形態について図１４ないし図１６に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１及び実施の形態２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１１３】
本実施の形態では、半導体素子としての半導体チップの表面側にもシールド層が形成されたシールド型半導体チップについて説明する。
【０１１４】
本実施の形態の半導体チップ６０には、図１４に示すように、図示しない素子回路が形成されたチップ表面６０ａにパッシベーション膜３が設けられている。このパッシベーション膜3 には、電極パッド２の領域のみ開口部３ａが設けられている。
【０１１５】
本実施の形態でも、前記実施の形態２と同様に、電極パッド２には、２次配線５ｌの一端が電気的に接続されており、その上に開口部５２ａを有する絶縁層５２が形成されている。半導体チップ６０のチップ側面６０ｃにはテーパが形成されており、チップ裏面６０ｂとチップ側面６０ｃとにシールド層４が形成されている。
【０１１６】
シールド層４を導電材とした場合は、２次配線５ｌは、グランド端子である電極パッド２とシールド層４とに電気的に接続される。また、２次配線５ｌの他端は絶縁層５２の開口部５２ａより露出している。さらに、シールド層４は半導体チップ６０の回路形成面上のシールド層６４と電気的に接続されている。このように、本実施の形態では、チップ表面６０ａ側にもシールド層６４が、絶縁層５２の上に形成されている。
【０１１７】
また、本実施の形態では、シールド層４の表面が絶縁層６２で被覆されるとともに、シールド層６４の表面が絶縁層６３で被覆されている。これら絶縁層６２・６３は、シールド層４・６４の保護、及び他の搭載部品等とのショート等を防ぐ目的で形成されている。
【０１１８】
なお、上記の実施の形態では、シールド層４・６４が導電材にて構成したものとなっているが、必ずしもこれに限らず、シールド層４・６４を電磁波吸収材で構成することも可能である。この場合には、図１５に示すように、前記図１４の構成と比較すると、グランド端子である電極パッド２とシールド層４とを接続する必要がない。また、シールド層４・６４自体が絶縁性を有しているため、下地及び表面をカバーする前記絶縁層５２・６２・６３を必要としない。したがって、導電材のシールド層４を用いた場合よりも、電磁波シールド構造の半導体チップ６０を容易に得ることができる。
【０１１９】
次に、本実施の形態の半導体チップ６０の製造方法を図１６（ａ）〜（ｄ）に基づいて説明する。
【０１２０】
なお、前記実施の形態２にて説明した工程は、本半導体チップ６０の製造方法の工程と略同じであるので、異なる工程のみ説明する。
【０１２１】
本実施の形態では、前記図１１（ｅ）に示したように、２次配線５l を保護する目的で絶縁層５２を形成する。また、絶縁層５２は、パターニングによりスクライブライン２１…及び２次配線５l 上の所望の領域に開口部を設け、熱処理により硬化させる。
【０１２２】
次いで、本実施の形態では、図１６（ａ）に示すように、スパッタリングにより金属薄膜としてＴｉ−ＷとＡｕをそれぞれ０．１μｍ程度形成した後に、レジスト６１をウエハ２０の図示しない素子回路形成面の面全体に膜形成し、フォトリソグラフィによりシールド層６４を形成する領域に開口部を設ける。
【０１２３】
次に、図１６（ｂ）に示すように、電解メッキ法によりＡｕを形成し、トータルの厚さを１μｍとする。さらに厚く形成する必要がある場合は、メッキ時間を長くすればよい。シールド層６４にはＡｕ以外の導電材でもよく、Ｃｕ等の他の金属を形成することも考えられる。この場合は、スパッタリングでＣｕを形成する。なお、厚く形成する必要がある場合には、さらに電解メッキによりＣｕを形成する等種々の方法がある。
【０１２４】
次に、図１６（ｃ）に示すように、レジスト６１を前記レジスト５３と同様にアセトン等の溶剤で剥離する。レジスト６１の剥離を行った後、電解メッキで形成したＡｕをマスクとして、ウエットエッチングにより、スパッタリングで形成した不要なＡｕ、Ｔｉ−ｗ薄膜を順に除去する。
【０１２５】
次に、図１６（ｄ）に示すように、シールド層６４上に、さらに絶縁層６３を形成する。絶縁層６３の材料としては、ワニス状態の感光性の樹脂を用い、これを塗布し、膜形成を行った後に、フォトリソグラフィによりパターニングを行う。パターニングによりスクライブライン２１…と２次配線５ｌ上の所望の領域に開口部６４ａを設け、熱処理により硬化させる。
【０１２６】
後の工程は、実施の形態１の図３（ｂ）〜（ｄ）及び図６（ａ）（ｂ）、又は実施の形態２の図１２（ａ）〜（ｃ）及び図１３（ａ）（ｂ）と同様にして行えばよい。
【０１２７】
なお、本実施の形態では、図１５の構成において、素子形成面上のシールド層６４の形成においては、フェライト粒子を含有する樹脂に感光性を持たせれば、貼り付け後、フォトリソグラフィによって開口部を設けることが可能となる。このように、バインダーとなる樹脂の性質を選べば作業面においても種々の向上が見込める。例えば、半導体チップ６０のチップ側面６０ｃ及びチップ裏面６０ｂへの貼り付けの際には、加熱時に延性が大きな樹脂を選べば、凹凸になじみやすくなり、気泡の巻き込みを防ぐことが可能となる。
【０１２８】
このように、本実施の形態の半導体チップ６０では、シールド層４が導電材からなっている場合に、チップ表面６０ａも、電磁波を遮断するシールド層６４にて被覆されている。したがって、半導体チップ６０のチップ裏面６０ｂ及びチップ側面６０ｃのみをシールド層４で覆った場合に比べて、さらに電磁波及び光を妨げる効果がある。この結果、ノイズ及び誤動作の発生をさらに抑制することができる。
【０１２９】
また、本実施の形態の半導体チップ６０は、シールド層４は電磁波吸収材とすることができる。この電磁波吸収材は電磁波を吸収するので、電磁波の反射による影響もなくなる。また、電磁波吸収材は一般的に絶縁性を有するため、シールド層４の下地に絶縁層を形成する必要がなくなる。また、さらには、機器の他の構成部品や配線とのショートの危険性もない。
【０１３０】
また、本実施の形態の半導体チップ６０では、シールド層４が電磁波吸収材の場合に、チップ表面６０ａも、電磁波吸収材にて被覆することができる。これにより、半導体チップ６０のチップ裏面６０ｂ及びチップ側面６０ｃのみをシールド層４で覆った場合に比べて、さらに電磁波及び光を妨げる効果がある。この結果、ノイズ及び誤動作の発生をさらに抑制することができる。
【０１３１】
〔実施の形態４〕
本発明の他の実施の形態について図１７及び図１８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１〜実施の形態３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１３２】
本実施の形態では、前述した電磁波シールドタイプの半導体チップによる種々の形態の半導体装置への応用例を示す。
【０１３３】
先ず、半導体装置７０は、図１７に示すように、前記実施の形態３で説明した図１４に示す電磁波シールド構造をもった半導体チップ６０について、絶縁層６３の開口部から露出する２次配線５ｌ上に、外部接続端子としての外部接続端子７１を形成している。
【０１３４】
この外部接続端子７１は、例えば、絶縁層６３の開口部にフラックスを塗布後、Ｓｎ−Ａｇ系等の球状のハンダをボール搭載装置により搭載し、Ｎ2 雰囲気で熱処理を行うことができるリフロー炉によって、半球状の突起を得る方法がある。
【０１３５】
２次配線５ｌの構成を、表層からＡｕ、Ｎｉ、Ｃｕとしたことにより、リフロー炉の熱処理時に、Ａｕがハンダの濡れを促し、Ｎｉがハンダ中のＳｎと合金化し、電気的に接続される。なお、同図においては、２個の外部接続端子７１・７１の断面図を描いているが、右側に描いた外部接続端子７１はグランド端子である電極パッド２と２次配線５ｌを介して電気的に接続されており、シールド層４・６４の両方に電気的に接続されている。この外部接続端子７１がアースされた実装基板の端子と電気的に接続されれば、より一層の電磁波のシールド効果を得ることができる。
【０１３６】
一方、図１８に示すように、半導体装置８０は、前記実施の形態１で説明した図１のシールドタイプの半導体チップ１から構成される。この半導体装置８０では、パッシベーション膜３の開口部３ａから露出する電極パッド２は、バンプ８１を介して基板としての配線基板８２上の配線８３と電気的に接続され、配線８３は外部接続端子７１と電気的に接続されている。半導体チップ１と配線基板８２と間にはＮｉ粒子等を樹脂に含有させた異方性導電膜８４が存在し、熱圧着することによって、半導体チップ１の配線基板８２への固定を行うとともに、Ｎｉ粒子がバンプ８１と配線８３との両方に食い込むことにより電気的に接続される。電極パッド２がＡｌの場合において、バンプ材料としては、Ａｕがよく用いられ、電解メッキバンプ、無電解メッキバンプ、Ａｕワイヤから形成するワイヤバンプ等がある。封止樹脂８５は、トランスファモールドによって成型される。
【０１３７】
なお、今までに説明した半導体チップ１・５０・６０は、他にもあらゆる半導体装置に使用することができる。
【０１３８】
このように、本実施の形態の半導体装置７０は、半導体チップ６０に直接外部接続端子７１を形成している。また、半導体装置８０は、半導体チップ１に間接的に外部接続端子７１を形成している。すなわち、半導体装置７０・８０は、電磁波シールドタイプの半導体チップ１・５０・６０から構成されている。
【０１３９】
これにより、従来のように半導体装置にシールドキャップを取り付ける場合よりも、小型の半導体装置７０・８０を提供することができる。また、半導体装置の形状、寸法に合わせてシールドキャップを作製する必要がないので、プレス加工用の金型が不要であり、かつ多くの種類のシールドキャップを作製し、管理する複雑さもなくなる。
【０１４０】
また、本実施の形態の半導体装置８０では、半導体チップ１・５０・６０のいずれかが、配線８３を有する配線基板８２に搭載されているとともに、配線基板８２の配線８３線と素子表面の電極パッド２…とが電気的に導通され、かつ半導体チップ１・５０・６０は封止樹脂８５にて封止される一方、配線基板８２における配線８３を有する面の裏面には、配線８３の一部と電気的に導通される外部接続端子７１が設けられている。
【０１４１】
したがって、これまで樹脂封止型半導体装置に搭載していた従来の半導体素子を電磁波シールドタイプの半導体素子に置き換えて搭載するだけで、電磁波シールドタイプの半導体装置８０を得ることができる。すなわち、外観形状がそのままで従来の半導体装置がシールドタイプの半導体装置８０となるため、半導体装置８０のアセンブリ工程は従来の製造ラインを利用することができ、実装基板の設計変更や搭載用治具の変更を行う必要もなく、従来通り基板実装もできる。
【０１４２】
【発明の効果】
本発明の半導体素子は、以上のように、素子側面及び素子裏面は、電磁波を遮断するシールド層にて被覆されているものである。
【０１４３】
それゆえ、従来のような半導体装置にシールドキャップを取り付ける場合よりも小型の半導体装置を容易に製造し得る半導体素子を提供することができるという効果を奏する。
【０１４４】
また、半導体装置の形状、寸法に合わせてシールドキャップを作製する必要がないので、プレス加工用の金型が不要であり、多くの種類のシールドキャップを作製し、管理する複雑さもなくなるという効果を奏する。
【０１４５】
また、本発明の半導体素子は、上記記載の半導体素子において、前記素子表面には、前記電極パッドに電気的に接続される２次配線が設けられるとともに、上記２次配線上には、上記２次配線により形成された電極パッドを露出させるための開口部を有する絶縁層が積層されているものである。
【０１４６】
それゆえ、２次配線のパターンや絶縁層の開口部の配置を自由に変えることができるので、実装基板、又は半導体装置内部でフリップチップ接続を容易に行うことができるという効果を奏する。
【０１４７】
また、本発明の半導体素子は、上記記載の半導体素子において、前記素子表面の面積よりも素子裏面の面積の方が小さいものである。
【０１４８】
それゆえ、半導体素子の裏面と側面とに、絶縁層やシールド層を形成する場合において、半導体素子の裏面と側面とで膜厚を同程度にすることができるという効果を奏する。
【０１４９】
また、本発明の半導体素子は、上記記載の半導体素子において、前記シールド層は、導電材からなっているものである。
【０１５０】
それゆえ、半導体素子の外部から、又は外部への電磁波を妨げることにより、ノイズ等の影響を少なくすることができる。また、シールド層は、導電材からなっており、電磁波以外にも光の透過も妨げるため、光起電力の発生による誤動作がなくなるという効果を奏する。
【０１５１】
また、本発明の半導体素子は、上記記載の半導体素子において、前記シールド層は、素子本体のグランド端子と電気的に接続されているものである。
【０１５２】
それゆえ、シールド層のみの場合に比べて、さらに電磁波を妨げる効果があるという効果を奏する。
【０１５３】
また、本発明の半導体素子は、上記記載の半導体素子において、前記素子表面も、電磁波を遮断するシールド層にて被覆されているものである。
【０１５４】
それゆえ、シールド層が導電材からなっている場合に、半導体素子の裏面及び側面のみをシールド層で覆った場合に比べて、さらに電磁波及び光を妨げる効果がある。この結果、ノイズ及び誤動作の発生をさらに抑制することができるという効果を奏する。
【０１５５】
また、本発明の半導体素子は、上記記載の半導体素子において、前記シールド層を、さらに絶縁層にて被覆したものである。
【０１５６】
それゆえ、機器の他の構成部品や配線とのショートをなくすことができる。また、さらにはシールド層を保護するので、シールド層の腐食や物理的損傷等を防ぐ効果もあるという効果を奏する。
【０１５７】
また、本発明の半導体素子は、上記記載の半導体素子において、前記シールド層が、電磁波吸収材である。
【０１５８】
それゆえ、電磁波吸収材は電磁波を吸収するので、電磁波の反射による影響もなくなる。また、電磁波吸収材は一般的に絶縁性を有するため、シールド層の下地に絶縁層を形成する必要がなくなる。また、さらには、機器の他の構成部品や配線とのショートの危険性もないという効果を奏する。
【０１５９】
また、本発明の半導体素子は、上記記載の半導体素子において、前記素子表面も、電磁波吸収材にて被覆されているものである。
【０１６０】
それゆえ、シールド層が電磁波吸収材の場合に、素子表面も、電磁波吸収材にて被覆することにより、半導体素子の裏面及び側面のみをシールド層で覆った場合に比べて、さらに電磁波及び光を妨げる効果がある。
【０１６１】
この結果、ノイズ及び誤動作の発生をさらに抑制することができるという効果を奏する。
【０１６２】
また、本発明の半導体装置は、上記の課題を解決するために、上記記載の半導体素子に、外部接続端子を形成したものである。
【０１６３】
それゆえ、従来のように半導体装置にシールドキャップを取り付ける場合よりも、小型の半導体装置を提供することができる。また、半導体装置の形状、寸法に合わせてシールドキャップを作製する必要がないので、プレス加工用の金型が不要であり、かつ多くの種類のシールドキャップを作製し、管理する複雑さもなくなるという効果を奏する。
【０１６４】
また、本発明の半導体装置は、上記の課題を解決するために、上記記載の半導体素子が、配線を有する基板に搭載されているとともに、上記基板の配線と上記素子表面の電極パッドとが電気的に導通され、かつ半導体素子は樹脂にて封止される一方、上記基板における配線を有する面の裏面には、上記配線の一部と電気的に導通される外部接続端子が設けられているものである。
【０１６５】
それゆえ、これまで樹脂封止型半導体装置に搭載していた従来の半導体素子を電磁波シールドタイプの半導体素子に置き換えて搭載するだけで、電磁波シールドタイプの半導体装置を得ることができる。すなわち、外観形状がそのままで従来の半導体装置がシールドタイプの半導体装置となるため、半導体装置のアセンブリ工程は従来の製造ラインを利用することができ、実装基板の設計変更や搭載用治具の変更を行う必要もなく、従来通り基板実装もできるという効果を奏する。
【０１６６】
また、本発明の半導体素子の製造方法は、上記の課題を解決するために、素子回路と電極パッドと、これら素子回路及び電極パッドを囲むように形成された切断ラインとを表面に形成したウエハ表面にシート状又は板状の材料を固定する工程と、上記ウエハ表面の裏面であるウエハ裏面から前記切断ラインに沿って溝を形成する工程と、上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層を形成する工程と、上記ウエハ表面に固定したシート状又は板状の材料を除去する工程とをこの順に含む方法である。
【０１６７】
それゆえ、これにより、裏面と側面に電磁波シールド構造をもった半導体素子の製造方法を提供することができるという効果を奏する。
【０１６８】
また、本発明の半導体素子の製造方法は、上記の課題を解決するために、素子回路と電極パッドと、これら素子回路及び電極パッドを囲むように形成された切断ラインとを表面に形成したウエハ表面の電極パッドに対して、一端を電気的に接続する２次配線を形成する工程と、上記２次配線上に開口部を有する絶縁層を形成する工程と、上記ウエハ表面にシート状又は板状の材料を固定する工程と、上記ウエハ表面の裏面であるウエハ裏面から前記切断ラインに沿って溝を形成する工程と、上記溝を形成したウエハ裏面と該溝の凹部とに電磁波を遮断するシールド層を形成する工程と、上記ウエハ表面に固定したシート状又は板状の材料を除去する工程とをこの順に含む方法である。
【０１６９】
それゆえ、２次配線のパターンや絶縁層の開口部の配置を自由に変えることができる電磁波シールドタイプの半導体素子の製造方法を提供することができるという効果を奏する。
【０１７０】
また、本発明の半導体素子の製造方法は、上記記載の半導体素子の製造方法において、前記ウエハ裏面から切断ラインに沿って溝を形成する工程において、ウエハ表面側よりもウエハ裏面側の溝の幅を広くしたテーパを形成する方法である。
【０１７１】
それゆえ、これにより、半導体素子の裏面と側面に、絶縁層やシールド層を形成する場合において、裏面と側面で膜厚が同程度となるため、高品質の電磁波シールドタイプの半導体素子の製造方法を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明における半導体チップの実施の一形態を示す断面図である。
【図２】側面にテーパを有する半導体チップの断面図である。
【図３】（ａ）〜（ｄ）は上記半導体チップ製造工程を示す断面図である。
【図４】（ａ）は上記製造工程において、ウエハに治具を取り付けた状態を示す正面図、（ｂ）は上記ウエハに治具を取り付けた状態を示す平面図、（ｃ）は上記ウエハに治具を取り付けた状態を示す底面図である。
【図５】（ａ）は上記製造工程において使用するブレードを示す正面図、（ｂ）はブレードを示す側面図である。
【図６】（ａ）、（ｂ）は図３の後の上記半導体チップ製造工程を示す断面図である。
【図７】（ａ）はシールド層が導電材であって、スパッタリングのみで形成した場合において、垂直の溝を形成したときのシールド層の形成状態を示す断面図、（ｂ）は同一条件において裏面研磨を行って薄くしたウエハの裏面から溝を形成したときのシールド層の形成状態を示す断面図、（ｃ）は同一条件においてウエハの側面にテーパを形成したときのシールド層の形成状態を示す断面図である。
【図８】（ａ）はシールド層が導電材であって、スパッタリングを行った後、電解メッキを行った場合において、垂直の溝を形成したときのシールド層の形成状態を示す断面図、（ｂ）は同一条件において裏面研磨を行って薄くしたウエハの裏面から溝を形成したときのシールド層の形成状態を示す断面図、（ｃ）は同一条件においてウエハの側面にテーパを形成したときのシールド層の形成状態を示す断面図である。
【図９】（ａ）はシールド層電磁波吸収材であって、樹脂シートを用いる場合において、垂直の溝を形成したときのシールド層の形成状態を示す断面図、（ｂ）は同一条件において裏面研磨を行って薄くしたウエハの裏面から溝を形成したときのシールド層の形成状態を示す断面図、（ｃ）は同一条件においてウエハの側面にテーパを形成したときのシールド層の形成状態を示す断面図である。
【図１０】本発明における半導体チップの他の実施の形態を示す断面図である。
【図１１】（ａ）〜（ｅ）は上記半導体チップ製造工程を示す断面図である。
【図１２】（ａ）〜（ｃ）は図１１の後の上記半導体チップ製造工程を示す断面図である。
【図１３】（ａ）、（ｂ）は図１２の後の上記半導体チップ製造工程を示す断面図である。
【図１４】本発明における半導体チップのさらに他の実施の形態を示す断面図である。
【図１５】上記半導体チップの変形例を示す断面図である。
【図１６】（ａ）〜（ｄ）は上記半導体チップ製造工程を示す断面図である。
【図１７】本発明における半導体装置を示す断面図である。
【図１８】上記半導体装置の変形例を示す断面図である。
【図１９】従来の半導体装置を示す断面図である。
【符号の説明】
１    半導体チップ（半導体素子）
１ａ  チップ表面（素子表面）
１ｂ  チップ裏面（素子裏面）
１ｃ  チップ側面（素子側面）
２    電極パッド
３    パッシベーション膜
４    シールド層
１０    チップ本体
２０    ウエハ
２１    スクライブライン（切断ライン）
３１    治具（シート状又は板状の材料）
３２    ブレード
３３    粘着シート
３４    リング状治具
３６    曲面治具
５０    半導体チップ
５１    ２次配線
５１ａ  電極パッド
５２    絶縁層
５２ａ  開口部
６０    半導体チップ
６４    シールド層
７０    半導体装置
７１    外部接続端子
８０    半導体装置
８１    バンプ
８２    配線基板（基板）
８３    配線
８４    異方性導電膜
８５    封止樹脂（樹脂）
【図１】
0003923368.tif 000002
【図２】
0003923368.tif 000003
【図３】
0003923368.tif 000004
【図４】
0003923368.tif 000005
【図５】
0003923368.tif 000006
【図６】
0003923368.tif 000007
【図７】
0003923368.tif 000008
【図８】
0003923368.tif 000009
【図９】
0003923368.tif 000010
【図１０】
0003923368.tif 000011
【図１１】
0003923368.tif 000012
【図１２】
0003923368.tif 000013
【図１３】
0003923368.tif 000014
【図１４】
0003923368.tif 000015
【図１５】
0003923368.tif 000016
【図１６】
0003923368.tif 000017
【図１７】
0003923368.tif 000018
【図１８】
0003923368.tif 000019
【図１９】
0003923368.tif 000020