(57)【特許請求の範囲】
【請求項１】
（ａ）  半導体基板上にパッド酸化膜を形成する段階と、
（ｂ）  前記パッド酸化膜上に、非活性領域を限定するための蝕刻マスク層パターンと前記蝕刻マスク層下部にアンダーカットされた可酸化層パターンを形成する段階と、
（ｃ）  前記半導体基板の非活性領域にトレンチを形成する段階と、
（ｄ）  前記可酸化層パターンのアンダーカットされた部分が埋め込まれるように、前記トレンチの内壁及び可酸化層パターンの側壁を熱酸化して熱酸化膜を形成する段階と、
（ｅ）  前記トレンチを絶縁物質で埋込んだ後平坦化する段階と、
（ｆ）  前記蝕刻マスク層パターン、可酸化層パターン及びパッド酸化膜を除去する段階とを含むことを特徴とする半導体装置のトレンチ素子分離方法。
【請求項２】
前記（ｂ）段階で、
前記アンダーカットされた可酸化層パターンを形成する時、前記半導体基板も同時にリセスすることを特徴とする請求項１に記載の半導体装置のトレンチ素子分離方法。
【請求項３】
前記可酸化層は高い酸化率の３００〜１，０００Åの厚さのポリシリコン膜または非晶質シリコン膜より形成し、
前記蝕刻マスク層は５００〜２，０００Åの厚さの窒化膜より形成することを特徴とする請求項１に記載の半導体装置のトレンチ素子分離方法。
【請求項４】
前記（ｂ）段階は、
前記パッド酸化膜上に可酸化層及び蝕刻マスク層を順に形成する段階と、
前記蝕刻マスク層と可酸化層を順に異方性蝕刻して非活性領域の前記パッド層を露出する段階と、
前記可酸化層の側面を等方性蝕刻する段階とよりなることを特徴とする請求項１に記載の半導体装置のトレンチ素子分離方法。
【請求項５】
前記（ｂ）段階は、
前記パッド酸化膜上に可酸化層及び蝕刻マスク層を順に形成する段階と、
前記蝕刻マスク層をパタニングする段階と、
前記可酸化層を等方性蝕刻する段階と、
前記可酸化層を異方性蝕刻する段階とよりなることを特徴とする請求項１に記載の半導体装置のトレンチ素子分離方法。
【請求項６】
前記（ｂ）段階で、
前記アンダーカットは１００〜７００Åの長さで形成することを特徴とする請求項１に記載の半導体装置のトレンチ素子分離方法。
【請求項７】
前記（ｄ）段階で、
前記酸化膜は１００〜５００Åの厚さで形成することを特徴とする請求項１に記載のトレンチ素子分離方法。
【請求項８】
前記（ｅ）段階で前記トレンチを絶縁物質で埋込んだ後平坦化する前に、半導体基板を高温で熱処理することによって前記絶縁物質を緻密化する段階を加えることを特徴とする請求項１に記載のトレンチ素子分離方法。
【請求項９】
（ａ）  半導体基板上にパッド酸化膜、可酸化層及び蝕刻マスク層を順に形成する段階と、
（ｂ）  非活性領域の前記パッド層を露出する段階と、
（ｂ’）前記蝕刻マスク層下部にアンダーカットされた可酸化層パターンを形成する段階と、
（ｃ）  非活性領域の前記半導体基板の表面を酸化してフィールド酸化膜を形成する段階と、
（ｄ）  前記蝕刻マスク層をマスクとして使用して前記半導体基板の表面に形成されたフィールド酸化膜を蝕刻する段階と、
（ｅ）  前記蝕刻マスク層を用いて前記半導体基板にトレンチを形成する段階と、
（ｆ）  前記可酸化層パターンのアンダーカットされた部分が埋め込まれるように、前記トレンチの内壁及び可酸化層の側壁を熱酸化して熱酸化膜を形成する段階と、
（ｇ）  前記トレンチを絶縁物質で埋込んだ後平坦化する段階と、
（ｈ）  前記蝕刻マスク層、可酸化層及びパッド酸化膜を除去する段階とを含むことを特徴とする半導体装置のトレンチ素子分離方法。
【請求項１０】
前記可酸化層は高い酸化率の３００〜１，０００Åの厚さのポリシリコン膜または非晶質シリコン膜より形成し、
前記蝕刻マスク層は５００〜２，０００Åの厚さの窒化膜より形成することを特徴とする請求項９に記載の半導体装置のトレンチ素子分離方法。
【請求項１１】
前記（ｄ）段階で、
前記半導体基板の表面及び可酸化層の側壁に形成されたフィールド酸化膜を全て除去することを特徴とする請求項９に記載のトレンチ素子分離方法。
【請求項１２】
前記（ｄ）段階で、
前記蝕刻マスク層をマスクとして使用して前記半導体基板に形成されたフィールド酸化膜を異方性蝕刻することによって、前記可酸化層の側壁にフィールド酸化膜を残留させることを特徴とする請求項９に記載の半導体装置のトレンチ素子分離方法。
【請求項１３】
前記（ｄ）段階後に、
前記可酸化層の側壁に残留するフィールド酸化膜を除去する段階をさらに具備することを特徴とする請求項９または請求項１２に記載の半導体装置のトレンチ素子分離方法。
【請求項１４】
前記（ｃ）段階で、
前記フィールド酸化膜は５００〜２，０００Åの厚さで形成することを特徴とする請求項９に記載の半導体装置のトレンチ素子分離方法。
【請求項１５】
前記（ｆ）段階で、
前記酸化膜は１００〜５００Åの厚さで形成することを特徴とする請求項９に記載の半導体装置のトレンチ素子分離方法。
【請求項１６】
前記（ｇ）段階で、
前記トレンチを絶縁物質で埋込んだ後平坦化する前に、半導体基板を高温で熱処理することによって前記絶縁物質を緻密化する段階を加えることを特徴とする請求項９に記載のトレンチ素子分離方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の素子分離方法に係り、特にトレンチ素子分離方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程の中で素子分離方法は、局部的酸化方法（以下、ＬＯＣＯＳと称する）とトレンチ素子分離方法とに大別される。
【０００３】
この中で、ＬＯＣＯＳ方法は工程が単純で、広い部位と狭い部位が同時に分離できる長所を有している。しかし、側面酸化によるバーズビーク（ｂｉｒｄ’ｓｂｅａｋ）により素子分離領域の幅が広くなってソース／ドレイン領域の有効面積を縮める。また、フィールド酸化膜形成時、酸化膜の縁部に熱膨張係数の差による応力が集中することによって、シリコン基板に結晶欠陥が発生して漏れ電流がたくさん発生する短所がある。
【０００４】
従って、シリコン基板にトレンチを形成しその内部を酸化物等の絶縁物質で埋込むことによって、同じ分離幅でも有効分離長さを長くしてＬＯＣＯＳより小さな分離領域が具現できるトレンチ素子分離が必須に要求されている。
【０００５】
しかし、トレンチ素子分離の具現において最も大きな問題点中の一つは、トレンチの側壁と隣接するチャンネル領域に局部的に強い電界が形成されて、低い電圧でも容易に反転が起きてソース／ドレイン間に流れる電流が増加することである。特に、高集積半導体装置でシェロートレンチ素子分離（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ；以下ＳＴＩと称する）方法を用いる場合には、トレンチのエッジ部分がどんなプロファイルを有するかによって素子の電気的特性が決まるといっても言い過ぎでない。
【０００６】
図１は従来のＳＴＩ素子分離方法で現れる問題点を説明するための断面図である。
【０００７】
参照符号１００は活性領域を、２００はフィールド領域のＳＴＩ領域に埋込まれた埋没酸化膜を各々示す。そして、参照符号“Ａ”は前記埋没酸化膜２００が湿式蝕刻される前のプロファイルを示し、点線の“Ｂ”は湿式蝕刻後のプロファイルを示す。
【０００８】
前記トレンチに埋込まれた酸化膜２００は通常化学気相蒸着（以下、ＣＶＤと称する）方法で蒸着された酸化膜である。このＣＶＤ酸化膜は酸化膜を蝕刻するための湿式蝕刻工程で熱酸化膜に比べて蝕刻率が高い。従って、トレンチ埋込み後の必須的な色々な酸化膜蝕刻工程、例えばパッド酸化膜除去、犠牲酸化膜除去及びイオン注入時バッファー層として使われた酸化膜除去などの工程で過度に蝕刻される。これにより最終的にトレンチに残っている酸化膜２００の高さが活性領域より低くなって活性領域が露出する現象（参照符号“Ｃ”）が発生する。この現象は、図２に示したように、トランジスタが二回ターンオンするハンプ現象及び逆狭幅効果を誘発してトランジスタの性能を劣化する主要因になる。
【０００９】
図２はトランジスタのゲート電圧に従うドレイン電流特性を示すグラフであって、ＶBが３Ｖの場合、トランジスタが二回ターンオンしたことを示す。
【００１０】
図３は従来のＳＴＩ方法で現れる逆狭幅効果を示すグラフである。この逆狭幅効果とは、グラフに示すように、トランジスタのチャンネル幅が縮むことによってスレショルド電圧が立下る現象を示す。参照符号“Ｘ”はハンプ現象の発生前に観測された結果を、“Ｙ”はハンプ発生後に観測された結果を各々示す。
【００１１】
最近は、トレンチを形成した後トレンチ内にポリシリコンを蒸着し、このポリシリコンを熱酸化する方法が提案されたことがある。この技術は、トレンチ幅が狭い場合にはポリシリコンが酸化しながら体積膨脹によりトレンチが完全に埋込まれうるが、この場合トレンチ側壁部の活性領域にストレスが加わる問題点がある。また、前記トレンチ内部に蒸着されるポリシリコンの段差塗布性の限界によりトレンチ上側のエッジ部位の陥没現象が効率的に防止できない問題点がある。
【００１２】
【発明が解決しようとする課題】
従って本発明の目的は、工程の単純な改善を通じてトランジスタのハンプ現象及び逆狭幅効果を防止することによって優れた特性を有する半導体装置が製造できる半導体装置のトレンチ素子分離方法を提供することである。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために本発明に係る半導体装置のトレンチ素子分離方法によれば、半導体基板上にパッド酸化膜を形成し、前記パッド酸化膜上に、非活性領域を限定するための蝕刻マスク層パターンと前記蝕刻マスク層下部にアンダーカットされた可酸化層パターンを形成する。前記半導体基板の非活性領域にトレンチを形成した後、前記可酸化層パターンのアンダーカットされた部分が埋め込まれるように、トレンチの内壁及び可酸化層パターンの側壁を熱酸化して熱酸化膜を形成する。前記トレンチを絶縁物質で埋込んだ後平坦化し、前記蝕刻マスク層パターン、可酸化層パターン及びパッド酸化膜を除去する。
【００１４】
前記アンダーカットされた可酸化層パターンを形成する時、前記半導体基板も同時にリセスする場合もある。前記可酸化層は高い酸化率の３００〜１，０００Åの厚さのポリシリコン膜または非晶質シリコン膜より形成し、前記蝕刻マスク層は５００〜２，０００Åの厚さの窒化膜より形成する。
【００１５】
蝕刻マスク層パターンとアンダーカットされた可酸化層パターンを形成する時、前記蝕刻マスク層と可酸化層を順に異方性蝕刻して非活性領域の前記パッド層を露出した後、前記可酸化層の側面を等方性蝕刻する。
【００１６】
蝕刻マスク層パターンとアンダーカットされた可酸化層パターンを形成する時、前記蝕刻マスク層をパタニングし、前記可酸化層を等方性蝕刻した後前記可酸化層を異方性蝕刻する。
【００１７】
前記トレンチを絶縁物質で埋込んだ後平坦化する前に、半導体基板を高温で熱処理することによって前記絶縁物質を緻密化する段階を加える場合もある。
【００１８】
前記目的を達成するために、本発明に係る半導体装置のトレンチ素子分離の他の方法によれば、半導体基板上にパッド酸化膜、可酸化層及び蝕刻マスク層を順に形成する。非活性領域の前記パッド酸化膜を露出した後、前記蝕刻マスク層下部にアンダーカットされた可酸化層パターンを形成し、非活性領域の前記半導体基板の表面を酸化する。前記蝕刻マスク層をマスクとして使用して前記半導体基板の表面に形成されたフィールド酸化膜を蝕刻する。前記蝕刻マスク層を用いて前記半導体基板にトレンチを形成する。前記可酸化層パターンのアンダーカットされた部分が埋め込まれるように、前記トレンチの内壁及び可酸化層の側壁を熱酸化して熱酸化膜を形成する。前記トレンチを絶縁物質で埋込んだ後平坦化した後、前記蝕刻マスク層、可酸化層及びパッド酸化膜を除去する。
【００１９】
前記可酸化層は高い酸化率の３００〜１，０００Åの厚さのポリシリコン膜または非晶質シリコン膜より形成し、前記蝕刻マスク層は５００〜２，０００Åの厚さの窒化膜より形成する。
【００２０】
前記半導体基板の表面に形成された酸化膜を蝕刻する時、前記半導体基板の表面及び可酸化層の側壁に形成された酸化膜を全て除去する場合もある。または、前記蝕刻マスク層をマスクとして使用して前記半導体基板に形成された酸化膜を異方性蝕刻することによって、前記可酸化層の側壁に酸化膜を残留させる場合もある。この時、前記可酸化層の側壁に残留するフィールド酸化膜を除去する段階をさらに具備する場合もある。
【００２１】
前記トレンチを絶縁物質で埋込んだ後平坦化する前に、半導体基板を高温で熱処理することによって前記絶縁物質を緻密化する段階を加える場合もある。
【００２２】
【発明の実施の形態】
以下、添付した図面を参照して本発明をより詳細に説明する。
【００２３】
次に説明される実施形態は色々な他の形態に変形でき、本発明の範囲が後述の実施形態に限られることではない。本発明の実施形態は当業界で平均の知識を有する者に本発明をより完全に説明するために提供されることである。本発明の実施形態を説明する図面において、ある層や領域の厚さは明細書の明確性のために誇張されたことであって、図面上の同じ符号は同じ要素を示す。また、ある層が他の層または基板の“上部”にあると記載された場合、前記ある層が前記他の層または基板の上部に直接存在する場合もあり、その間に第３の層が介在する場合もある。
【００２４】
＜第１実施形態＞
図４乃至図７は本発明の第１実施形態に係るトレンチ素子分離方法を説明するための断面図である。
【００２５】
図４を参照すれば、半導体基板３０上に所定厚さの熱酸化膜を成長させて、基板のストレスを緩和し保護膜の役割をするパッド酸化膜３２を形成する。このパッド酸化膜３２上に、酸化工程時酸化できる物質、例えばポリシリコン膜または非晶質シリコン膜を３００〜１，０００Åの厚さで蒸着して可酸化層３４を形成する。
【００２６】
前記可酸化層３４上に、後続のトレンチ形成のための基板蝕刻時またはトレンチ埋込み物質に対する平坦化工程時にマスクとして使われる蝕刻マスク層３６を形成する。前記蝕刻マスク層３６は基板蝕刻工程またはトレンチ埋込み物質に対する平坦化工程で前記半導体基板３０との蝕刻選択比に優れた物質、例えばシリコン窒化膜またはボロン窒化膜を用いて５００〜２，５００Åの厚さで形成する。
【００２７】
次に、写真工程を用いて前記蝕刻マスク層３６上に非活性領域を露出する形態のフォトレジストパターン（図示せず）を形成する。このフォトレジストパターンをマスクとして使用して前記蝕刻マスク層３６と可酸化層３４を順に異方性蝕刻することによって非活性領域のパッド酸化膜３２を露出する。
【００２８】
ここで、前記可酸化層３４を異方性蝕刻する時、塩素または塩素ガス／六フッ化イオウガスを用いて前記蝕刻マスク層３６の下部にアンダーカット（図面に円で示す）を形成する。
【００２９】
前記アンダーカットは図７に示したように、蝕刻マスク層３６を先に異方性蝕刻した後ポリシリコン蝕刻液を用いて露出した可酸化層３４を等方性蝕刻する方法で形成する場合もある。
【００３０】
前記非活性領域を露出する他の工程を簡略に説明する。
【００３１】
図４のＢに示したように、前記蝕刻マスク層３６と可酸化層３４及びパッド酸化膜３２を順に異方性蝕刻して半導体基板３０を露出する。次に硝酸、酢酸、フッ酸及び脱イオン水が４０：１：２：２０の割合で混合されたポリエッチング液を用いて、前記可酸化層３４を側面蝕刻してアンダーカットを形成し半導体基板３０をリセスする場合もある。
【００３２】
前記蝕刻マスク層３６の下部に可酸化層３４を形成すれば、後続する酸化膜蝕刻工程で可酸化層が酸化した厚さだけトレンチ埋込み酸化膜の蝕刻が遅延できるので、活性領域が露出することが抑制できる。さらに、前記蝕刻マスク層３６の下部にアンダーカットを形成すれば、アンダーカットした長さだけ活性領域側に前進して可酸化層が酸化するので、酸化膜蝕刻工程で活性領域が露出することに対するマージンが確保できる。前記アンダーカットの長さは１００〜７００Å程度が望ましい。
【００３３】
図５を参照すれば、前記フォトレジストパターンを除去した後、前記蝕刻阻止層３６を蝕刻マスクとして用いて露出した半導体基板を２，０００〜１０，０００Å程度異方性蝕刻してトレンチを形成する。この際、前記フォトレジストパターンを除去しない状態で前記フォトレジストパターンを蝕刻マスクとして用いてトレンチを形成する場合もある。
【００３４】
次に、トレンチが形成された前記半導体基板に対して所定の熱酸化工程を実施して前記トレンチの内壁に熱酸化膜３８を形成する。この熱酸化工程で前記可酸化層３４も一部酸化して可酸化層３４の側面にも熱酸化膜３８が形成される。また、前記マスク層３６の下部にはアンダーカット（円で示す）が形成されているため、アンダーカットを形成した長さだけ活性領域側に移動して熱酸化膜３８が成長する。
【００３５】
前記熱酸化膜３８は１００〜５００Åの厚さで形成することが望ましい。
【００３６】
図６を参照すれば、熱酸化膜が形成された結果物の全面に絶縁物質、例えばＣＶＤ方法を使用してトレンチが完全に埋込まれる程の厚さで酸化膜３９を蒸着する。前記ＣＶＤ酸化膜３９でトレンチを埋込んだ後、埋込まれた膜質の緻密化のために９００〜１，１５０℃程度の高温で半導体基板を熱処理する工程を実施することが望ましい。
【００３７】
次に、活性領域に形成された前記蝕刻マスク層（図５の３６）をストッパとして用いて化学的物理的ポリシング（以下、ＣＭＰと称する）、エッチバックまたはＣＭＰとエッチバックを共に使用する平坦化工程を実施することによって、トレンチに埋込まれた前記ＣＶＤ酸化膜３９の表面を平坦化する。最後に、前記蝕刻マスク層、可酸化層及びパッド酸化膜を順に湿式蝕刻して除去すれば、図６に示したようにトレンチエッジ部位が露出しない良好なプロファイルを有する素子分離膜３９が完成される。
【００３８】
この際、前記蝕刻マスク層、可酸化層及びパッド酸化膜を除去するための湿式蝕刻工程時、トレンチに埋込まれた前記ＣＶＤ酸化膜の一部も共に蝕刻される。しかし、前記可酸化層の側面にはこのＣＶＤ酸化膜より蝕刻率が低い熱酸化膜が形成され、アンダーカットが形成されているので、前記ＣＶＤ酸化膜の側面への消耗が最小化でき、その結果、トレンチエッジ部位の露出が防止できる。
【００３９】
＜第２実施形態＞
図８乃至図１２は本発明の第２実施形態に係るトレンチ素子分離方法を示す断面図である。
【００４０】
図８を参照すれば、前述した第１実施形態の方法と同じく、半導体基板４０上にパッド酸化膜４２、可酸化層４４及び蝕刻マスク層４６を順に積層した後、写真蝕刻工程を用いて蝕刻マスク層４６と可酸化層４４を順に異方性蝕刻して非活性領域のパッド酸化膜４２を露出する。
【００４１】
次に、非活性領域のパッド酸化膜が露出した結果物に対して酸化工程を実施して非活性領域の半導体基板４０の表面に５００〜２，０００Å程度のフィールド酸化膜４８を形成する。この際、フィールド酸化膜を形成する前に、前記可酸化層４４が側面蝕刻されて蝕刻マスク層４６の下部にアンダーカットが形成される場合がある。
【００４２】
前記フィールド酸化膜４８を形成する工程で、前記可酸化層４４の側面が同時に酸化する。従って、第１実施形態のようにこの可酸化層４４の側面に形成された熱酸化膜により、後続する酸化膜蝕刻工程、またはトレンチ埋込み物質に対する平坦化工程で、トレンチに埋込まれた物質の側面への消耗が遮断されてトレンチのエッジが露出されることが防止される。また、前記半導体基板の表面に形成されるフィールド酸化膜のエッジ部位はバーズビーク状に形成される。従って、後続工程で形成されるトレンチのエッジを丸めて活性領域のエッジ部位のプロファイルを改善する効果がある。
【００４３】
図９を参照すれば、蝕刻マスク層４６をマスクとして前記フィールド酸化膜を等方性蝕刻すれば、示したように非活性領域の半導体基板４０が露出し、可酸化層４４の側面にフィールド酸化膜の一部４８ａが残留する形になる。
【００４４】
図１０を参照すれば、蝕刻マスク層４６を蝕刻マスクとして用いて露出した半導体基板４０を所定深さで異方性蝕刻することによってトレンチを形成する。次に、前記半導体基板に所定の酸化工程を実施して前記トレンチの側壁に熱酸化膜４９を形成する。前記フィールド酸化膜の一部が側面に残留している可酸化層４４も酸化工程に露出して可酸化層の側面にも熱酸化膜が形成される。
【００４５】
前記酸化工程前またはトレンチを形成する前に、図１２に示すように可酸化層の側面に残留するフィールド酸化膜（図９の４８ａ）が除去できる。このようにすれば可酸化層４４の側面にアンダーカットが形成されて第１実施形態と同じ効果が得られる。
【００４６】
次いで、結果物の前面にＣＶＤ酸化膜５０を蒸着する。前記ＣＶＤ酸化膜５０の蒸着後、熱処理を実施して前記ＣＶＤ酸化膜５０が緻密化できる。
【００４７】
図１１を参照すれば、前記蝕刻マスク層（図１０の４６）をストッパとして用いたＣＭＰ工程やエッチバックまたはＣＭＰとエッチバックを同時に用いて前記トレンチに埋込まれたＣＶＤ酸化膜を平坦化する。その後、活性領域に形成された膜質を順に除去することによって素子分離膜５０を形成する。
【００４８】
【発明の効果】
前述した本発明に係るトレンチ素子分離方法によれば、活性領域に可酸化層を積層し前記可酸化層の側面を一部蝕刻してアンダーカットを形成した後、トレンチ形成後に実施される熱酸化工程で前記可酸化層の側面に熱酸化膜を形成する。前記可酸化層の側面に形成される熱酸化膜により、後続する色々な酸化膜蝕刻工程でトレンチエッジ部位の活性領域が露出されることが防止される。よって、従来のトランジスタのハンプ現象及び逆狭幅現象を防止して優れた特性を有する半導体装置が製造できる。
【００４９】
また、半導体基板にトレンチを形成する前に、非活性領域の半導体基板にフィールド酸化膜を形成した後、このフィールド酸化膜を除去する工程を実施する場合もある。このようにすれば、フィールド酸化膜の形成時可酸化層の側壁にも酸化膜が形成されて、後続蝕刻工程でトレンチに埋込まれた物質の側面への消耗を遮断してトレンチのエッジが露出されることが防止できる。また、前記半導体基板の表面に形成されるフィールド酸化膜のエッジ部位はバーズビーク状に形成されるので、後続工程で形成されるトレンチのエッジを丸めて活性領域のエッジ部位のプロファイルを改善する効果がある。
【００５０】
以上、本発明を詳細に説明したが、本発明は前記の実施形態に限らず、本発明が属する技術的思想内で当分野の通常の知識を有する者により多くの変形が可能である。
【図面の簡単な説明】
【図１】  従来のＳＴＩ方法で現れる問題点を説明するための断面図である。
【図２】  従来のＳＴＩ方法で現れるハンプ現象を示すグラフである。
【図３】  従来のＳＴＩ方法で現れる逆狭幅効果を示すグラフである。
【図４】  Ａ、Ｂは本発明の第１実施形態に係るトレンチ素子分離方法を示す断面図である。
【図５】  前記図４Ａに続く、本発明の第１実施形態に係るトレンチ素子分離方法を示す断面図である。
【図６】  前記図５に続く、本発明の第１実施形態に係るトレンチ素子分離方法を示す断面図である。
【図７】  本発明の第１実施形態に係わるトレンチ素子分離方法を示す断面図である。
【図８】  本発明の第２実施形態に係るトレンチ素子分離方法を示す断面図である。
【図９】  前記図８に続く、本発明の第２実施形態に係るトレンチ素子分離方法を示す断面図である。
【図１０】  前記図９に続く、本発明の第２実施形態に係るトレンチ素子分離方法を示す断面図である。
【図１１】  前記図１０に続く、本発明の第２実施形態に係るトレンチ素子分離方法を示す断面図である。
【図１２】  本発明の第２実施形態に係るトレンチ素子分離方法を示す断面図である。
【符号の説明】
３０  半導体基板、
３２  パッド酸化膜、
３４  可酸化層、
３６  蝕刻マスク層、
３８  熱酸化膜、
３９  素子分離膜、
４０  半導体基板、
４２  パッド酸化膜、
４４  可酸化層、
４６  蝕刻マスク層、
４８  フィールド酸化膜、
５０  素子分離膜。
【図１】
0003923214.tif 000002
【図２】
0003923214.tif 000003
【図３】
0003923214.tif 000004
【図４】
0003923214.tif 000005
【図５】
0003923214.tif 000006
【図７】
0003923214.tif 000007
【図８】
0003923214.tif 000008
【図９】
0003923214.tif 000009
【図１０】
0003923214.tif 000010
【図１２】
0003923214.tif 000011
【図６】
0003923214.tif 000012
【図１１】
0003923214.tif 000013