(57)【特許請求の範囲】
【請求項１】
半導体デバイスであって：
回路素子（１１，１１２，１５２５，１５２６）；
前記回路素子（１１，１１２，１５２５，１５２６）上にあり、金属酸化物誘電層（１４，１１５，１５４２）と電極（１３，１０６，１５４１および１５，１０７，１５４３）を含むコンデンサであり、
金属酸化物誘電層を挟んでいる全ての電極（１３，１０６，１５４１および１５，１０７，１５４３）が第１の電極（１３，１０６，１５４１）と第２の電極（１５，１０７，１５４３）から成り、
前記第１の電極（１３，１０６，１５４１）の全てが前記第２の電極（１５，１０７，１５４３）の下に位置し、
前記第２の電極（１５，１０７，１５４３）の全てが前記第１の電極（１３，１０６，１５４１）の上に位置する、
ところのコンデンサ；および
前記回路素子（１１，１１２，１５２５，１５２６）と前記第２の電極（１５，１０７，１５４３）とを互いに電気的に接続する導電部材（６１，１１７，１５４６）であり、前記第１の電極（１３，１０６，１５４１）および前記金属酸化物誘電層（１４，１１５，１５４２）を貫通する導電部材；
を具備する半導体デバイス。
【請求項２】
不揮発性ランダム・アクセス・メモリ・セルであって：
ソース／ドレイン領域（１１２，１５２５，１５２６）を有するトランジスタ（１０３，１４１，１４２）；
前記ソース／ドレイン領域の上にある強誘電コンデンサであり、第１電極層（１０６，１５４１）と、該第１電極層の上にあり強誘電特性を有する金属酸化物誘電層（１１５，１５４２）と、該金属酸化物誘電層の上にある第２電極層（１０７，１５４３）とを含むコンデンサ；
前記ソース／ドレイン領域と前記第２電極層とを互いに電気的に接続し、前記強誘電コンデンサの第１電極層と金属酸化物誘電層を貫通する導電部材（１１７，１５４６）；および
前記導電部材、前記コンデンサおよび前記ソース／ドレイン領域に隣接する絶縁スペーサ（１１６，１５４５）であり、金属酸化物およびマグネシウム酸化物から成る群から選択した材料を含む絶縁スペーサ；
を具備する不揮発性ランダム・アクセス・メモリ・セル。
【請求項３】
不揮発性ランダム・アクセス・メモリ・セルであって：
半導体基板（１５００）であり、互いに離れた第１ドーピング領域（１５２５）と、第２ドーピング領域（１５２６）と、第３ドーピング領域（１５２７）と、第４ドーピング領域（１５２７）とを内部に有する半導体基板；
該半導体基板の上にあり、前記第１ドーピング領域、前記第２ドーピング領域、前記第３ドーピング領域および前記第４ドーピング領域に隣接するワードライン（１５２２）；
該ワードライン、前記第１ドーピング領域、前記第２ドーピング領域、前記第３ドーピング領域および前記第４ドーピング領域の上にある絶縁層（１５３１）；
第１低部電極（１５４１）と金属酸化誘電層（１５４２）の第１部分を含む、当該不揮発性ランダム・アクセス・メモリ・セルの第１強誘電コンデンサであり、前記第１低部電極（１５４１）が前記絶縁層（１５３１）および前記第１ドーピング領域（１５２５）の上にあり、前記金属酸化誘電層（１５４２）の前記第１部分が強誘電特性を有する、ところの第１強誘電コンデンサ；
第２低部電極（１５４１）と前記金属酸化誘電層（１５４２）の第２部分を含む、当該不揮発性ランダム・アクセス・メモリ・セルの第２強誘電コンデンサであり、前記第２低部電極（１５４１）が前記絶縁層（１５３１）および前記第２ドーピング領域（１５２６）の上にあり、前記金属酸化誘電層（１５４２）の前記第２部分が強誘電特性を有する、ところの第２強誘電コンデンサ；
前記第１低部電極を貫通し、前記第１ドーピング領域に電気的に接続した第１導電部材（１５４６）；
前記第２低部電極を貫通し、前記第２ドーピング領域に電気的に接続した第２導電部材（１５４６）；
前記第３ドーピング領域に電気的に接続した第１のビットライン（１５５２）；および
前記第４ドーピング領域に電気的に接続した第２のビットライン（１５５２）；
を具備する不揮発性ランダム・アクセス・メモリ・セル。
【請求項４】
半導体デバイスであって：
回路素子（１１，１１２，１５２５，１５２６）；
前記回路素子（１１，１１２，１５２５，１５２６）上にあり、第１電極層（１３，１０６，１５４１）と、該第１電極層の上にある金属酸化物誘電層（１４，１１５，１５４２）と、該金属酸化物誘電層（１４，１１５，１５４２）の上にある第２電極層（１５，１０７，１５４３）とを含むコンデンサであり、
前記第１電極層（１３，１０６，１５４１）の全てが前記第２電極層（１５，１０７，１５４３）の下に位置し、
前記第２電極層（１５，１０７，１５４３）の全てが前記第１電極層（１３，１０６，１５４１）の上に位置し、
前記第１電極層（１３，１０６，１５４１）および前記第２電極層（１５，１０７，１５４３）の各々が、第１外方端と、該第１外方端に対向する第２外方端を有し、
前記第１電極層（１３，１０６，１５４１）と前記第２電極層（１５，１０７，１５４３）の第１外方端が、互いに一致し、
前記第１電極層（１３，１０６，１５４１）と前記第２電極層（１５，１０７，１５４３）の第２外方端が、互いに一致する、
ことを特徴とし、さらに
前記回路素子と前記第２電極層とを互いに電気的に接続し、当該コンデンサの前記金属酸化物誘電層と前記第１電極とを貫通する導電部材（６１，１１７，１５４６）、
を含むコンデンサ；
を具備する半導体デバイス。
【請求項５】
半導体デバイスであって：
回路素子；
前記回路素子上にあり、第１電極層と、前記第１電極層の上にある金属酸化物誘電層と、前記金属酸化物誘電層の上にある第２電極層を含むコンデンサであり、
前記コンデンサの前記第１電極層の全てが前記コンデンサの前記第２電極層の下に位置し、
前記コンデンサの前記第２電極層の全てが前記コンデンサの前記第１電極層の上に位置し、
前記第１および第２電極層の各々は、第１外方端と、該第１外方端に対向する第２外方端を有し、
前記第１および第２の電極層の前記第１外方端が互いに一致し、かつ
前記第１および第２電極層の前記第２外方端が互いに一致する、
ところのコンデンサ；および
前記回路素子と前記第２の電極層とを互いに電気的に接続する導電部材であって、該導電部材は該導電部材が前記コンデンサの前記第１の電極および金属酸化物誘電層を通って延在するよう形成されている導電部材；
を具備する半導体デバイス。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体デバイスの分野に関し、さらに詳しくは、コンデンサを有する半導体デバイスに関する。
【０００２】
【従来の技術】
コンデンサは、多くの種類の半導体デバイスで用いられる。ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルまたは不揮発性ランダム・アクセス・メモリ（ＮＶＲＡＭ）セルなどのメモリ・デバイス内では、コンデンサは蓄積コンデンサとして機能する。金属酸化物誘電層は、高誘電率または強誘電特性を有するので、ＤＲＡＭまたはＮＶＲＡＭセル用の蓄積コンデンサに利用できる。本明細書では、高誘電率(high permittivity) とは、二酸化シリコンの誘電率よりも高い誘電率を意味する。
【０００３】
金属酸化物誘電層を用いたコンデンサの形成上の制限は、コンデンサの形成を半導体デバイスのプロセスの流れに組み込む実現性である。ＮＶＲＡＭセルを用いた特定の例は、いくつかの問題点を示す。図１は、強誘電コンデンサ２およびトランジスタ３を有するＮＶＲＡＭセル１の回路図を含む。強誘電コンデンサ２の一方の電極は駆動ライン（ＤＬ）に結合され、他方の電極はトランジスタ３のソース／ドレイン領域に結合される。トランジスタ３は、ビット・ライン（ＢＬ）に結合された別のソース／ドレイン領域と、ワード・ライン（ＷＬ）に結合されたゲート電極とをさらに含む。
【０００４】
ある従来のＮＶＲＡＭセルは、「スタック形」強誘電コンデンサを含む。このＮＶＲＡＭセルでは、トランジスタは基板に形成され、導電プラグはトランジスタのソース／ドレイン領域に形成され、強誘電コンデンサは導電プラグの上に形成される。集積上の問題点は、強誘電コンデンサが形成される際に導電プラグが存在することである。多くの種類の導電プラグには、シリコンまたは金属含有材料が含まれる。一般に、強誘電コンデンサの誘電層を形成する金属酸化物層は、金属酸化物層に強誘電特性を持たせるためには、摂氏約５００度以上の高温で酸化しなければならない。本明細書では、高温とは、摂氏約５００度以上の温度を意味する。導電プラグは、このような処理段階に耐えられないことがある。例えば、プラグは酸化して、導電性の低い領域を形成し、電極とその下のトランジスタのソース／ドレイン領域との間の電気経路を劣化または排除することがある。また別の例では、金属含有材料からの金属が基板内に拡散することがある。導電プラグの材料は、接合スパイク(junction spike)を形成するか、あるいはソース／ドレイン領域を完全に貫通するケイ化物を形成して、強誘電コンデンサの電極の１つと基板またはウェル領域との間で短絡を生じさせることがある。ほとんどの障壁層は摂氏約５００度以上の処理に耐えられないので、障壁層も役に立たない。
【０００５】
あるＮＶＲＡＭセルでは、強誘電コンデンサが形成された後に、金属ストラップを強誘電層の電極とソース／ドレイン領域との間に形成することがある。図２は、トランジスタ９３および強誘電コンデンサ９５を含む「ストラップ形」ＮＶＲＡＭセル９０の平面図を含む。金属導体９１は、ＮＶＲＡＭセル９０のビット・ラインとして機能し、ソース／ドレイン領域として機能する第１ドーピング領域９３１にコンタクト９１１によって電気接続される。導電部材９２は、トランジスタ９３のゲート電極として機能し、ワード・ラインの一部である。第２ドーピング領域９３２は、トランジスタ９３の別のソース／ドレイン領域として機能し、導電部材９２の他方の側面にある。トランジスタ９３の能動領域は、フィールド絶縁領域９８によって定められる。
【０００６】
第１誘電層（図示せず）は、トランジスタ９３が形成された後、かつ強誘電コンデンサ９５を形成する前に形成される。一般に、強誘電コンデンサ９５のほとんどは、フィールド絶縁領域９８の上に形成される。強誘電コンデンサ９５は、駆動ラインとして機能する低部電極層９６と、強誘電体として機能する金属酸化物誘電層（図示せず）と、上部電極層９７とを含む。第２絶縁層（図示せず）は、セル９０の上に形成される。導電部材９４は、強誘電コンデンサ９５の上部電極層９７を第２ドーピング領域９３２に対して電気接続する。金属導体９１と導電部材９４に現れる破線は、セルの下の要素が金属導体９１または導電部材９４の下にある場所を示している。少なくとも１つの絶縁層は、金属導体９１または導電部材９４と、破線によって示される下の要素との間にある。一般にコンタクト９４１，９４２，９１１は、同じ処理段階で形成され、コンタクトは少なくとも第２絶縁層を貫通することに留意されたい。さらに、導電部材９１，９４も一般に同じ処理段階で形成されることに留意されたい。
【０００７】
【発明が解決しようとする課題】
ＮＶＲＡＭセル９０は極めて大きい。セル寸法は、導電部材９１，９４を互いにどれほど近接して配置できるか、および／またはコンタクト９４１，９４２，９１１を互いにどれほど近接して配置できるかによって制限される。さらに、一般にアレイ上のビット・ラインの方向は、ワード・ラインとして機能する導電部材９２に対して直交するので、セル寸法は大きくなる。従って、セルのビット・ラインとして機能する導電部材９１の長さは、電気ストラップとして機能する導電部材９４と一般に平行である。実質的に、トランジスタおよび強誘電コンデンサは、平面図から並んで形成される。コンタクト９４２がドーピング領域９３２に接触し、かつ強誘電コンデンサ９５の低部または上部電極層９６に接触しないように、十分な余裕を与えなければならないので、強誘電コンデンサは、トランジスタにわずかに重なるようにされる。
【０００８】
同様な問題は、図３および図４に示すような他のＮＶＲＡＭセルにも生じる。図３は、２つのトランジスタ３１，３３および２つの強誘電コンデンサ３２，３４を含むＮＶＲＡＭセル３０の回路図である。ＮＶＲＡＭセル３０とＮＶＲＡＭセル１との間の１つの違いは、１つのビット・ライン（ＢＬ）ではなく、相補形ビット・ライン（ＢＬおよび反転ＢＬ）を用いることである。図４は、２つのｐチャンネル・トランジスタ４７，４４と、２つのｎチャンネル・トランジスタ４２，４５と、２つの強誘電コンデンサ４３，４６とを含むＮＶＲＡＭセル４０の回路図を含む。このセルとＮＶＲＡＭセル１との間の相違点は、相補形ビット・ライン（ＢＬおよび反転ＢＬ）と相補形ワード・ライン（ＷＬおよび反転ＷＬ）とを用いることである。ＮＶＲＡＭセル３０，４０で用いられるスタック形強誘電コンデンサは、プロセス集積上の問題があり、ストラップ形セルは基板面積をとりすぎる。
【０００９】
図５は、ＤＲＡＭセル５０の回路図を含む。ＤＲＡＭセル５０およびＮＶＲＡＭセル９０の回路図は同様である。ＤＲＡＭセル５０は、トランジスタ５５および蓄積コンデンサ５６を含む。ビット・ライン（ＢＬ）は、トランジスタ５５のソース／ドレイン領域に結合される。トランジスタ５５はさらに、ワード・ライン（ＷＬ）に結合されたゲート電極と、コンデンサ５６の電極の１つに結合された別のソース／ドレイン領域とを含む。コンデンサ５６の他方の電極は、定電圧源ＶC に結合される。セル５０のＶC は、ＶSSでも、あるいはＶDDの電位の半分でもよい。
【００１０】
小型化設計により、ＤＲＡＭセルの蓄積コンデンサによって蓄積できる容量は制限される。厚さまたは寸法を増加せずに蓄積コンデンサの容量を増加する１つの方法として、金属酸化物誘電材料などの高誘電率誘電材料を利用する方法がある。残念ながら、金属酸化物誘電層を有する蓄積コンデンサには、ＮＶＲＡＭセルと同様な集積上の問題がある。金属酸化物誘電層の集積上の問題の多くは、二酸化シリコンおよび窒化シリコンなど従来のシリコン含有誘電材料にはない。
【００１１】
【課題を解決するための手段】
本発明は、回路素子，コンデンサおよび導電部材によって構成される半導体デバイスを含む。コンデンサは回路素子の上にあり、第１電極層と、この第１電極層の上にある金属酸化物誘電層と、この誘電層の上にある第２電極層とを含む。導電部材は、回路素子および第２電極層を互いに電気接続し、導電部材がコンデンサの第１電極および誘電層を貫通するように構成される。本発明はさらに、このデバイスを製造する方法を含む。
【００１２】
本発明の他の特徴および利点は、添付の図面と以下の詳細な説明から明らかになろう。
【００１３】
本発明について、一例として説明し、添付の図面に限定されるものではない。ただし、同様な参照番号は同様な要素を表す。
【００１４】
【実施例】
本発明は、コンデンサ自体を貫通する導電部材によって、下の回路素子に電気接続される電極層を有する金属酸化物コンデンサを含む。本発明は、ＤＲＡＭまたはＮＶＲＡＭに高誘電率または強誘電コンデンサを形成するのに特に役立つ。本発明の実施例について、以下で詳細に説明する。本発明は、説明する実施例に限定されない。
金属酸化物コンデンサ
図６は、その上に形成された層を有する半導体基板１０の一部の断面図を含む。回路素子１１は、基板１０の上にある。回路素子１１は、基板１０内のドーピング領域、または基板１０の上にあるゲート電極，コンデンサ電極，コンタクトまたは穴プラグ(via plug)、相互接続などの導電部材を含むさまざまな要素の１つである。回路素子１１は、形成される高誘電率金属酸化物コンデンサに電気接続される任意のものである。基板１０は、半導体または絶縁材料でもよい。絶縁層１２，低部電極層１３，金属酸化物誘電層１４および上部電極層１５は、回路素子１１の上に順次形成される。
【００１５】
回路素子１１の上の各層の材料の選択は、形成されるデバイスと、特定の層が現在またはその後接触する他の層とに依存する。例えば、ＤＲＡＭは高誘電率コンデンサを必要とするが、金属酸化物誘電層１４は強誘電特性を有する必要はない。金属酸化物層には、五酸化タンタル（Ｔａ2 Ｏ5 ），チタン酸ジルコン（Ｚｒx Ｔｉy Ｏz ），チタン酸ストロンチウム（ＳｒＴｉＯ3 ），チタン酸バリウム・ストロンチウム（ＢＳＴ），ジルコン酸チタン酸鉛（ＰＺＴ），ジルコン酸チタン酸鉛ランタンなどが含まれる。チタン酸ジルコン鉛(lead zironium titanate)およびジルコン酸チタン酸鉛(lead zirconate titanate) は同じ材料であるが、この同一材料は２つの異なる名前を有する。ＮＶＲＡＭの場合、金属酸化物誘電層１４は強誘電特性を有していなければならず、そのため、チタン酸ビスマス（Ｂｉ4 Ｔｉ3 Ｏ12），チタン酸バリウム（ＢａＴｉＯ3 ），ＢＳＴ，ＰＺＴ，ジルコン酸チタン酸鉛ランタンなどを含んでもよい。
【００１６】
電極層１３，１５の材料の選択は、誘電層１４に用いられる材料に部分的に依存する。鉛は、多くのシリコン含有化合物と反応し、またはその中に拡散する。電極層１３，１５は、１）金属酸化物誘電層が鉛を含む場合、および２）誘電層１４が摂氏約５００度以上の温度にさらされる場合、シリコン含有化合物を含んだり、あるいは鉛の拡散を許してはならない。鉛がある場合、電極層１３，１５は、ルテニウム，レニウム，イリジウム，オスミウム，前記の４つの元素の導電金属酸化物のいずれか，プラチナなどを含んでもよい。金属酸化物誘電層がＴａ2 Ｏ5 を含む場合、電極層１３，１５はドーピング・シリコン，金属，金属含有化合物を含むほぼ任意の導電材料を含んでもよい。絶縁層１２は、二酸化シリコン，窒化シリコンなどの任意の従来の半導体絶縁材料を含んでもよい。絶縁層１２は、二酸化シリコン層と、二酸化チタンの薄い上層とを含む。別の実施例では、この薄い上層は必要なくても、あるいは五酸化タンタル，酸化マグネシウムなどを代わりにまたはこれらとともに用いてもよく、特に金属酸化物誘電層１４が鉛を含み、かつ金属酸化物層１４が高温処理中に絶縁層１２と接触する可能性がある場合にそうである。また、絶縁層が薄い二酸化チタン層を含まない場合に、低部電極層１３を形成する前に、薄いチタン層を形成してもよい。このチタン層は、絶縁層１２と低部電極層１３との間の接着層として機能する。もちろん、層１２〜１５の材料の選択は、デバイスの種類および特定の層に接触する層に依存する。
【００１７】
わかりやすいように、強誘電コンデンサが形成されると想定する。具体的な材料は、本発明の理解を助けるために示される。本発明は、これら具体的な材料に限定されない。図６において、絶縁層１２は二酸化シリコンであり、低部電極１３はプラチナである。金属酸化物誘電層１４はＰＺＴであり、スパッタリング被着法，ゾル・ゲル・コーティング法または化学蒸着法などの従来の方法を用いて被着される。金属酸化物誘電層１４は、摂氏約６５０〜７００度の温度で、酸化雰囲気でアニールされる。アニール時間は、高速熱処理装置では約１０〜３００秒であり、従来の炉では約５〜３０分である。酸化雰囲気は酸素を含み、窒素，ヘリウム，アルゴンなどの希釈ガスを含んでもよい。金属酸化物層１４に用いられる材料および被着方法ならびに層１４のアニール時間に応じて、アニール温度は摂氏約５００〜８００度でもよい。アニール後、プラチナからなる上部電極１５が形成される。
【００１８】
電極層１３，１５および金属酸化物層１４は、従来の方法を用いてパターニングされる。本実施例では、プラチナは湿式エッチングまたは乾式エッチングされる。湿式エッチングは、王水溶液または改質王水溶液を用いて行うことができる。改質王水溶液は、塩酸（ＨＣｌ）および硝酸（ＨＮＯ3 ）を含む水溶液であり、摂氏約７５度のエッチング液である。エッチング液は、６０〜８０重量パーセントのリン酸Ｈ3 ＰＯ4 ，１０〜２５重量パーセントの酢酸（ＣＨ3 ＣＯＯＨ），０．１〜５重量パーセントのＨＮＯ3 および残りの水を含む。このエッチング液は、Olin Hut Specialty Products, Inc社から市販されており、M2S （商標）という。乾式エッチングは、イオン・ミリング(ion milling) などの方法を用いて行うことができる。金属酸化物誘電層１４は、湿式または乾式エッチング法を用いてパターニングできる。湿式エッチングは、フッ化水素酸，硝酸，および過酸化水素を含む溶液で行うことができる。この溶液は、エッチング中にほぼ室温で維持される。乾式エッチングは、プラズマ・エッチングまたはイオン・ミリングを用いて行うことができる。プラズマ・エッチングの場合、エッチング剤は、酸素，四フッ化炭素（ＣＦ4 ）などのフッ素含有化合物，または四塩化炭素（ＣＣｌ4 ），モル塩素（Ｃｌ2 ）などの塩素含有化合物を含む。
【００１９】
本実施例では、第１マスキング層（図示せず）は上部電極層１５上に形成される。上部電極層１５および金属酸化物誘電層１４は、これら２つの層のエッジ部が互いに実質的に一致して、パターニング層を形成するように、イオン・ミリングを用いてパターニングされる。イオン・ミリング段階の次に、第１マスキング層は除去される。パターニングされた金属酸化物層１４および上部電極層１５を図７に示す。低部電極層１３の一部は、イオン・ミリング中にエッチングできるが、図７に図示されていない。第２マスキング層（図示せず）は、電極層１３，１５上に形成される。低部電極層１３は、プラチナで用いられる任意の湿式または乾式エッチングによってパターニングされる。低部電極層１３がパターニングされた後、第２マスキング層は除去される。図８は、この段階におけるデバイスを示す。層１４，１５を越えて延在する低部電極層１３の部分により、その後形成されるコンタクトは低部電極１３に達することができる。
【００２０】
開口部４１は、図９に示すように、回路素子１１まで層１２〜１５を貫通して形成される。第３マスキング層（図示せず）は、回路素子１１までの開口部４１が形成される上部電極層１５上に形成される。開口部４１は、層１３〜１５にイオン・ミリングを施し、次に絶縁層１２にプラズマ・エッチングを施すことによって形成できる。イオン・ミリングにより、開口部に隣接する層のエッジ部を互いに実質的に一致させつつ、層１３〜１５をパターニングできる。イオン・ミリングは、部分的に絶縁層１２まで進むことができる。一般に、絶縁層のプラズマ・エッチングは、イオン・ミリングに比べて、回路素子１１に対して選択性の高いエッチングを行う。また、一般に、プラズマ・エッチングは、イオン・ミリングよりも高速に第３マスキング層を浸食しない。第３マスキング層が層１２〜１５のイオン・ミリングを見込んで十分厚い場合には、開口部４１はイオン・ミリングで完全に形成できる。湿式エッチングまたは他の乾式エッチング方法など、他の従来のエッチング方法を用いて開口部４１を形成できる。開口部４１が形成された後、第３マスキング層は除去される。
【００２１】
絶縁スペーサ５１，５２は、図１０に示すように、層１２〜１５の露出されたエッジ部に沿って形成される。絶縁スペーサ５１の材料の選択は、金属酸化物誘電層１４に用いられる材料と、絶縁スペーサ５１にその後施される温度サイクルとに依存する。本実施例では、デバイスが摂氏約５００度以上の温度に露出される場合には、金属酸化物層１４は、シリコン含有絶縁材料と反応する鉛（ＰＺＴから）を含む。従って、絶縁スペーサ５１は、二酸化チタン（ＴｉＯ2 ），五酸化タンタル（Ｔａ2 Ｏ5 ），酸化マグネシウム（ＭｇＯ）などを含んでもよい。
【００２２】
スペーサ５１，５２を形成する１つの方法は、１）チタンを被着して、これを熱酸化して、二酸化チタンを形成し、２）フッ素含有プラズマを用いて二酸化チタンに異方性エッチングを施す。あるいは、スペーサ５１，５２は、反応性スパッタリングまたは化学蒸着法の次に異方性エッチングを施すことにより、ＴｉＯ2 またはＴａ2 Ｏ5 を被着することによって形成できる。金属酸化物誘電層が鉛を含まず、あるいは摂氏約５００度以上の温度にさらされない場合、スペーサ５１，５２にシリコン含有材料を利用できる。もちろん、多くの異なる材料や被着およびエッチング方法も利用できる。一般に、絶縁スペーサ５１，５２に用いられる材料の被着は、共形的(conformal) であるが、これは不可欠ではない。絶縁スペーサ５１，５２用の絶縁材料は、約１００〜３０００オングストロームの厚さに被着される。少なくとも絶縁材料の一部は、層１３，１４の露出された側端部に被着させなければならない。スペーサ５１，５２を形成するためのエッチングは、主に異方性でなければならない。このエッチングは、等方性エッチングを含んでもよいが、絶縁スペーサ５１の少なくとも一部は層１３，１４に隣接しなければならない。絶縁スペーサ５１の形成が完了すると、スペーサ５１は、その後に開口部４１内に形成される導電部材と、低部電極層１３または金属酸化物誘電層１４との間で電気接続を防ぐために十分な厚さでなければならない。
【００２３】
導電部材６１は、図１１に示すように、回路素子１１を上部電極層１５に電気接続して形成される。導電部材６１は、シリコン，金属または金属含有化合物を含んでもよい。一般に、導電層は、化学蒸着法，スパッタリング被着法などの従来の方法によって被着される。第４マスキング層（図示せず）は、導電部材６１が形成される導電層の上に形成される。導電層の露出部分はエッチングされ、導電部材６１を残す。第４マスキング層は、導電部材６１が形成された後に除去される。多結晶シリコン，タングステンまたは窒化チタンは共形的に形成し、パターニングして、導電部材６１を形成できる。あるいは、絶縁スペーサ５１の側部に少なくとも一部の導電材料を残して、被着し、パターニングできる任意の導電材料を利用してもよい。
【００２４】
導電部材は、２つ以上の部分を含んでもよい。例えば、開口部４１を部分的または完全に埋める、タングステン，多結晶シリコンなどを含む導電プラグを形成してもよい。導電プラグと上部電極層１５とを接触する局部相互接続も形成できる。この場合、導電プラグと局部相互接続との組合せが導電部材６１を形成する。
【００２５】
実質的に完成されたデバイスを図１２に示す。第２絶縁層７１は、導電部材６１を含む基板１０上に形成される。開口部および導電プラグ７２は第２絶縁層７１内で順次形成され、低部電極層１３に電気接続を設ける。相互接続７３およびパシベーション層７４が形成される。他の層および電気接続（図示せず）も必要に応じて形成してもよい。
【００２６】
本実施例において、多くの利点がわかる。コンデンサと、回路素子への接続には、貴重な基板面積をしめる従来のストラップがない。導電部材６１は、高温処理のほとんどが終了してから形成される。従来のスタック形コンデンサでは、回路素子と低部電極との間の導電部材は、金属酸化物誘電層をアニールする前に形成された。従来のスタック形コンデンサの導電部材は、アニール中に隣接層または酸化雰囲気と反応，変形，融解，拡散などの都合の悪い相互作用を生じることがある。上記の本発明の実施例では、導電部材６１は、金属酸化物誘電層１４のアニール段階の後に形成される。従って、導電部材６１は、アニール中に隣接層または酸化雰囲気と都合の悪い相互作用を生じることがない。導電部材６１が導電金属酸化物または導電金属酸化物を形成できる金属であるならば、導電部材６１が形成された後にデバイスを酸化雰囲気におくことができる。別の利点は、デバイス形成の簡素化である。プロセス集積上の問題は困難になるとは考えられない。
【００２７】
金属酸化物誘電コンデンサを形成するあらゆる可能な代替方法の完全なリストを、作成するのは困難である。多くの代替方法についてすでに説明してきた。開口部４１の部分を形成する前に層１３〜１５をパターニングすることは、多くの形態があり得る。各層１３〜１５を個別にパターニングしたり、層１４を層１３または層１５とパターニングしたり、あるいは３つの層を一回でパターニングすることができる。また、開口部４１の外側の層１３〜１５のパターニングは、導電部材６１を形成した後に行うこともできる。絶縁スペーサ５１，５２を形成する絶縁層は、多くの異なる方法を用いて形成できる。この絶縁層は、化学蒸着またはスパッタリング被着（反応性またはその他）することができる。本実施例で説明したように、絶縁スペーサ５１，５２の絶縁層は、材料を被着して、次にこれを酸化して絶縁層を形成することによって形成できる。絶縁スペーサを形成するための酸化は、スペーサが形成された後に行ってもよい。この場合、回路素子１１は、回路素子１１とその後に形成される導電部材６１との間に絶縁層を形成せずに、熱酸化サイクルに耐えることができなければならない。回路素子１１を露出した後にスペーサ材料を酸化してスペーサ５１，５２を形成する場合、回路素子１１は絶縁体を形成してはならない。具体的な厚さを示したが、本発明の精神または範囲から逸脱せずに他の厚さを用いてもよい。ここに示す代替方法は、例示的なもので本発明を制限するものではない。
ＮＶＲＡＭセル
本発明は、ＮＶＲＡＭセルで特に有効である。図１３および図１４は、トランジスタ１０３および強誘電コンデンサ１０５を有するＮＶＲＡＭセル１００を含む。図１３はＮＶＲＡＭセル１００の平面図であり、図１４はＮＶＲＡＭセル１００の断面図である。相互接続１０１はビット・ラインとして機能し、図１３の左側と右側との間に延在する長さを有する。相互接続１０１の一部は、ＮＶＲＡＭセル１００の下の要素をよりわかりやすく示すために、図１３では図示されていない。導電プラグ１０１１は、トランジスタ１０３のソース／ドレイン領域として機能する第１ドーピング領域１０９に相互接続１０１を電気接続する。トランジスタ１０３はさらに、ＮＶＲＡＭセル１００のワード・ラインとして機能する導電部材１０２と、トランジスタ１０３の別のソース／ドレイン領域として機能し、かつ強誘電コンデンサ１０５の下にある第２ドーピング領域（図１３には図示せず）とを含む。強誘電コンデンサ１０５は、ＮＶＲＡＭセル１００の駆動ラインとして機能する低部電極層１０６と、強誘電体として機能する金属酸化物誘電層（図１３には図示せず）と、上部電極層１０７とを含む。導電部材１１７は、開口部１０４を介して上部電極層１０７をトランジスタ１０３の第２ドーピング領域に電気接続する。導電部材１１７は、強誘電コンデンサ１０５の低部電極層１０６または金属酸化物誘電層のいずれにも電気接続されない。図１３は、トランジスタ１０３の能動領域を定めるフィールド絶縁領域１０８を含む。
【００２８】
図１４は、図１３に示すＮＶＲＡＭセル１００の一部の断面図を含む。この断面図の説明は、セルの要素が形成される順番に従って行う。ＮＶＲＡＭセル１００は、領域１１０上に形成される。この領域１１０は、ｎ形基板（図示せず）内のｐウェル領域であるか、あるいはｐ形領域があるｐ形基板（図示せず）のドーピング濃度よりも高いドーピング濃度を有するｐ形領域である。フィールド絶縁領域１０８は、ＬＯＣＯＳ(local oxidation of silicon)プロセスなどの従来のフィールド絶縁プロセスを用いて形成される。ゲート誘電層１１３および導電部材１０２が形成される。ゲート誘電層は、熱酸化または化学蒸着法によって形成できる。導電層は、導電性の層または多結晶シリコン，アモルファス・シリコンなどドーピングすることによって導電性となる層を被着することによって形成される。ゲート誘電層および導電層はパターニングされ、ゲート誘電層１１３および導電部材１０２を含む図１４に示すゲート構造を形成する。ゲート構造を形成した後、ドーピング領域１０９，１１２は、１）基板の露出部分をｎ形ドーパントで低濃度にドーピングし、２）ゲート構造に隣接して側壁スペーサ１０３１を形成し、３）基板の露出部分をｎ形ドーパントで高濃度にドーピングすることによって、半導体基板１１０内に形成される。この時点で、トランジスタ１０３は形成され、ドーピング領域１０９，１１２，ゲート誘電層１１３，導電部材１０２およびチャンネル領域を含む。チャンネル領域とは、ドーピング領域１０９と１１２との間で、ゲート誘電層１１３の真下にある基板の部分のことである。
【００２９】
処理工程の次の部分は、強誘電コンデンサ１０５を形成するために用いられる。第１絶縁層１１４は、基板１１０およびトランジスタ１０３の上に形成される。低部電極層１０６，金属酸化物層１１５および上部電極層１０７は、強誘電コンデンサに関する「金属酸化物コンデンサ」の節で説明した層１３〜１５の形成およびパターニングについて説明した実施例を用いて、形成しパターニングされる。
【００３０】
強誘電コンデンサ１０５は、金属酸化物層１１５が強誘電体として機能することを必要とする。従って、金属酸化物層１１５は、ＢＳＴ，ＰＺＴ，ジルコン酸チタン鉛ランタンなどを含んでもよい。また、低部電極層１０６は、ＮＶＲＡＭセル１００の駆動ラインとして機能する。低部電極層１０６は、上部電極層１０７から区別してパターニングしなければならない。金属酸化物層１１５は、電極層１０６または１０７と同じパターニング段階でパターニングでき、あるいは個別にパターニングできる。あるいは、電極１０６，１０７の材料の代替物や、前の実施例で説明したコンデンサを形成するために利用できる代替処理方法は、強誘電コンデンサ１０５を形成する際にも利用できる。前に説明したのと同様な酸化雰囲気でのアニールは、金属酸化物層１１５を被着した後いつでも行うことができる。また、導電部材１１７を形成する前に、処理工程のさまざまな時点で他のアニールを施してもよいが、これは本質的ではない。
【００３１】
処理工程の次の部分は、強誘電コンデンサ１０５の上部電極層１０７をトランジスタ１０３の第２ドーピング領域１１２と電気接続する。開口部１０４は、層１０７，１１５，１０６，１１４を介して第２ドーピング領域１１２まで形成される。絶縁スペーサ１１６は開口部１０４内に形成され、絶縁スペーサ１０５１は、開口部１０４の外側の位置で層１０７，１１５，１０６に隣接して形成される。絶縁スペーサ１１６，１０５１が摂氏約５００度以上の温度にさらされる場合には、絶縁スペーサはシリコン含有化合物を含んではならない。絶縁スペーサ１１６，１０５１は、二酸化チタン，五酸化タンタル、酸化マグネシウムなどを含んでもよい。絶縁スペーサ１１６，１０５１が摂氏約５００以上の温度にさらされない場合、絶縁スペーサは二酸化シリコン，窒化シリコンなどのシリコン含有化合物を含んでもよい。絶縁スペーサ１１６，１０５１を形成した後、導電部材１１７が形成される。「金属酸化物コンデンサ」の節において開口部４１，絶縁スペーサ５１，５２および導電部材６１の形成について説明した代替材料および代替処理方法は、これらの代替物等がこの節で説明する問題と矛盾しない限り、開口部１０４，絶縁スペーサ１１６，１０５１および導電部材１１７の対応する要素にも適用される。
【００３２】
第２絶縁層１１８は、導電部材１１７および第１絶縁層１１４の上に形成される。第１絶縁層１１４および第２絶縁層１１８を介して第１ドーピング領域１０９まで貫通するコンタクト開口部が形成される。導電プラグ１０１１は、コンタクト開口部を埋める。相互接続１０１は、導電プラグ１０１１の上に形成される。パシベーション層１１９は、相互接続１０１を含むデバイスの上に形成され、実質的に完成されたデバイスを形成する。相互接続１０１は、ＮＶＲＡＭセル１００の全長に延在し、図１４のように示される。他の層および電気接続（図示せず）も必要に応じて形成してもよい。
【００３３】
ＮＶＲＡＭセル１００は、従来のＮＶＲＡＭセル９０に比べて多くの利点を有する。相互接続９１，９４は、セル９０をかなり大きくする。確実なプロセスを保証するため、コンタクト開口部および相互接続の両方のレベルで最小間隔条件が必要である。セルの寸法は、コンデンサの領域によって一般に制限されず、大きなコンデンサ領域が必要なくても、大きなコンデンサ領域を用いることができる。従って、セル９０は約８４０平方ミクロンの面積を占めることがあり、４ミクロンの最小形状寸法について約２００平方ミクロンのコンデンサ領域を有する。従来のセルとは異なり、ＮＶＲＡＭセル１００は、コンタクトまたは相互接続間隔ではなく、コンデンサ領域によって決定されるセル領域を有する。従来のセルと同様な設計条件を用いて、ＮＶＲＡＭセル１００は約３２０平方ミクロンの面積を占め、約１１０平方ミクロンのコンデンサ領域を有する。ＮＶＲＡＭセル１００は従来のセル９０の約３分の１の大きさであるが、本発明のＮＶＲＡＭセルは、同様な設計条件を用いて従来のストラップ形セルの少なくとも２分の１の大きさになる。
【００３４】
また、本発明は、スタック形コンデンサＮＶＲＡＭセルに比べて利点を有する。スタック形ＮＶＲＡＭセルにおいてトランジスタのソース／ドレイン領域を強誘電コンデンサの低部電極層に電気接続する導電部材は、強誘電特性を与えるため金属酸化物誘電層１１５をアニールする前に形成される。アニールにより、導電部材は酸化するか、あるいはこの導電部材に隣接する層と都合の悪い相互作用を生じる。金属酸化物層１１５のアニールのすべてが行われるまで、本発明のＮＶＲＡＭセル１００はトランジスタ１０３の第２ドーピング領域１１２と強誘電コンデンサ１０５の上部電極層１０７との間に導電部材を形成しない。従って、導電部材１１７とＮＶＲＡＭセル１００の他の部分との間に都合の悪い相互作用は生じない。
【００３５】
一般に、ＮＶＲＡＭセル１００は、メモリ・アレイ内の複数のセルの１つである。アレイ内のＮＶＲＡＭセル１００は、一般に４つの側面をＮＶＲＡＭセルによって取り囲まれる。各側面のセルは、図１３に示すＮＶＲＡＭセル１００と鏡像をなす平面図を有する。相互接続１０１は、図１３におけるセルの左および右側のセルと同様に、ＮＶＲＡＭセル１００のビット・ラインとして機能する。
【００３６】
「金属酸化物コンデンサ」の節で説明した形成のための多くの代替方法は、ＮＶＲＡＭセル１００にも適用できる。半導体材料の導電型は、逆にしてもよい。
【００３７】
他のＮＶＲＡＭセル設計も本発明を利用できる。図１５は、破線によって示されるＮＶＲＡＭセル１２０を含むＮＶＲＡＭメモリ・アレイの一部の平面図を含む。ＮＶＲＡＭセル１２０は、２つのトランジスタ１２１，１２３および２つの強誘電コンデンサ１２２，１２４を含み、図３に示すものと同様な回路図を有する。相互接続１２１０，１２３０は、それぞれ相補形ビット・ラインＢＬおよび反転ＢＬとして機能する。相互接続１２１０，１２３０はＮＶＲＡＭセル１２０の全長に延在するが、下にある要素がよりはっきりとわかるように、相互接続１２１０，１２３０の一部分は図１５に示されていない。相互接続１２１０は、トランジスタ１２１のソース／ドレイン領域として機能する第１ドーピング領域１２１１に電気接続される。また、トランジスタ１２１は、このトランジスタの別のソース／ドレイン領域として機能する第２ドーピング領域１２１３を含む。導電部材１２１２は、トランジスタ１２１のゲート電極として機能する。相互接続１２３０は、トランジスタ１２３のソース／ドレインとして機能する第３ドーピング領域１２３１に電気接続される。また、トランジスタ１２３は、このトランジスタの別のソース／ドレイン領域として機能する第４ドーピング領域１２３３を含む。導電部材１２１２は、トランジスタ１２３のゲート電極として機能する。また、導電部材１２１２はＮＶＲＡＭセル１２０のワード・ラインとして機能する。トランジスタ１２１，１２３の能動領域は、フィールド絶縁領域１３５によって定められる。
【００３８】
コンデンサ１２２，１２４は、低部電極層１３１および上部電極層１３４０，１３４１を含む。低部電極層１３１は駆動ラインとして機能し、上部電極１３４０，１３４１の実質的にすべての下にある。開口部１３４２は、強誘電コンデンサ１２２を介して第２ドーピング領域１２１３まで貫通し、開口部１３４４は、強誘電コンデンサ１２４を介して第４ドーピング領域１２３３まで貫通する。導電部材１３４６は開口部１３４２を介して延在し、第２ドーピング領域１２１３を強誘電コンデンサ１２２の上部電極１３４０に電気接続する。導電部材１３４８は開口部１３４４を介して延在し、第４ドーピング領域１２３３を強誘電コンデンサ１２４の上部電極１３４１に電気接続する。
【００３９】
図１６は、図４に示すものと同様な回路図を有するＮＶＲＡＭセル１４０を含む。図１６は、ビット・ラインの１つの長さに平行なＮＶＲＡＭセル１４０の一部の断面図を含む。ｎウェル１５０１およびｐウェル１５０２は、半導体基板１５００内にある。フィールド絶縁領域１５０３は、トランジスタ１４１，１４２を互いに分離する。トランジスタ１４１は、ゲート誘電層１５１１と、ゲート電極として機能する導電部材１５２２と、トランジスタのソース／ドレイン領域として機能する第１および第２ドーピング領域１５２４，１５２５とを含む。トランジスタ１４２は、ゲート誘電層１５１１と、ゲート電極として機能する導電部材１５２８と、トランジスタのソース／ドレイン領域として機能する第３および第４ドーピング領域１５２６，１５２７とを含む。ゲート電極１５２２は１ワード・ライン（ＷＬ）として機能し、ゲート電極１５２８は相補ワード・ライン（反転ＷＬ）として機能する。ドーピング領域１５２４〜１５２７を形成する際に用いられる処理工程で形成されるスペーサ１５２３はゲート電極に隣接する。第１および第２ドーピング領域１５２４，１５２５はＰ＋領域であり、第３および第４ドーピング領域１５２６，１５２７はＮ＋領域である。第１絶縁層１５３１は、トランジスタ１４１，１４２の上に形成される。
【００４０】
強誘電コンデンサ１４３は、第１絶縁層１５３１の上に形成される。強誘電コンデンサ１４３は、ＮＶＲＡＭセル１４０の駆動ラインとして機能する低部電極層１５４１と、強誘電体として機能する金属酸化物誘電層１５４２と、上部電極層１５４３とを含む。開口部１５４４は、上部電極層１５４３，金属酸化物誘電層１５４２，低部電極層１５４１および第１絶縁層１５３１を介して第２および第３ドーピング領域１５２５，１５２６まで貫通する。絶縁スペーサ１５４５は、開口部１５４４内に形成され、絶縁スペーサ１５４７は、開口部１５４４の外側の位置で層１５４１〜１５４３に隣接して形成される。導電部材１５４６は、上部電極層１５４３の上にあり、かつ開口部１５４４内の絶縁スペーサ１５４５に隣接する。導電部材１５４６は、第２および第３ドーピング領域１５２５，１５２６と上部電極層１５４３とを互いに電気接続する。
【００４１】
第２絶縁層１５５１は、導電部材１５４６および第１絶縁層１５３１の上に形成される。コンタクト開口部は、第１および第４ドーピング領域１５２４，１５２７を部分的に露出するように形成される。相互接続１５５２は、第２絶縁層１５５１の上およびコンタクト開口部内に形成される。相互接続１５５２はビット・ライン（ＢＬ）として機能し、トランジスタ１４１，１４２の第１および第４ドーピング領域１５２４，１５２７にそれぞれ接続される。パシベーション層１５５３は、相互接続１５５２の上に形成され、実質的に完成されたデバイスを形成する。他の層および電気接続（図示せず）は、必要に応じて形成してもよい。
【００４２】
ＮＶＲＡＭセル１４０は、別のｐチャンネル・トランジスタ，ｎチャンネル・トランジスタ，強誘電コンデンサおよび相補ビット・ライン（反転ＢＬ）を含むが、図１６には図示されていない。これらの他の要素は、図１６と同様に配置され、一般に相互接続１５５２の長さに平行で、図１６に示す要素の直前または直後にある。この配置では、ビット・ラインの長さは一般に互いに平行であり、駆動ラインの長さは一般にビット・ラインに直交する。
【００４３】
ＮＶＲＡＭセル１４０は、図説の実施例に限定されない。前述の他のＮＶＲＡＭセルで利用可能な多くのオプションは、ＮＶＲＡＭセル１４０でも利用可能である。
ＤＲＡＭセル
本発明は、ＤＲＡＭセルで金属酸化物コンデンサを形成する際にも利用できる。図５は、ＤＲＡＭセルの回路図を含む。ＤＲＡＭセルの１実施例の断面図は、図１４のＮＶＲＡＭセル１００とほぼ同じに見える。ただし、ＤＲＡＭセルのコンデンサはＤＲＡＭセルの通常の動作温度範囲で強誘電特性を有さないことに留意されたい。強誘電コンデンサ１０５は、高誘電率コンデンサに置き換えられ、金属酸化物層は、ＤＲＡＭセルの通常動作温度範囲で強誘電特性を得るために処理されない。金属酸化物誘電層は、高誘電率コンデンサの節で説明した任意の材料を含んでもよい。高誘電率金属酸化物誘電層を形成するために、アニールを行う必要があるが、金属酸化物誘電層に強誘電特性を与えるためにアニールは行わない。
【００４４】
絶縁スペーサ１１６の材料の選択は、金属酸化物誘電層に用いられる材料と、絶縁スペーサがさらされる熱サイクルとに依存する。金属酸化物誘電層１１５が鉛を含み、かつ絶縁スペーサ１１６が摂氏約５００度以上の温度にさらされる場合、絶縁スペーサ１１６はＴｉＯ2 ，Ｔａ2 Ｏ5 ，ＭｇＯなどのシリコンを含有しない材料でなければならない。それ以外の場合には、絶縁スペーサは、二酸化シリコン，窒化シリコンなどのシリコン含有材料を含むことができる。
【００４５】
以上、具体的な実施例を参照して本発明について説明してきた。しかし、特許請求の範囲に規定するように、本発明の広い精神または範囲から逸脱せずにさまざまな変形や変更が可能なことが明らかである。よって、本明細書および図面は制限的な意味ではなく、例示的な意味で解釈される。
【図面の簡単な説明】
【図１】１つのトランジスタ，１つの強誘電コンデンサおよび１つのビット・ラインを有するＮＶＲＡＭセルの回路図である。
【図２】ストラップ形ＮＶＲＡＭセルの平面図である。
【図３】２つのトランジスタ，２つの強誘電コンデンサおよび相補形ビット・ラインを有するＮＶＲＡＭセルの回路図である。（従来技術）
【図４】４つのトランジスタ，２つの強誘電コンデンサ，相補形ビット・ラインおよび相補形ワード・ラインを有するＮＶＲＡＭセルの回路図である。（従来技術）
【図５】ＤＲＡＭセルの回路図である。（従来技術）
【図６】本発明の実施例により、下の回路素子に電気接続される金属酸化物コンデンサの形成を示す、半導体基板の部分断面図である。
【図７】本発明の実施例により、下の回路素子に電気接続される金属酸化物コンデンサの形成を示す、半導体基板の部分断面図である。
【図８】本発明の実施例により、下の回路素子に電気接続される金属酸化物コンデンサの形成を示す、半導体基板の部分断面図である。
【図９】本発明の実施例により、下の回路素子に電気接続される金属酸化物コンデンサの形成を示す、半導体基板の部分断面図である。
【図１０】本発明の実施例により、下の回路素子に電気接続される金属酸化物コンデンサの形成を示す、半導体基板の部分断面図である。
【図１１】本発明の実施例により、下の回路素子に電気接続される金属酸化物コンデンサの形成を示す、半導体基板の部分断面図である。
【図１２】本発明の実施例により、下の回路素子に電気接続される金属酸化物コンデンサの形成を示す、半導体基板の部分断面図である。
【図１３】本発明の実施例に従って形成された、１つのトランジスタおよび１つの強誘電コンデンサを有するＮＶＲＡＭセルの平面図である。
【図１４】本発明の実施例に従って形成された、１つのトランジスタおよび１つの強誘電コンデンサを有するＮＶＲＡＭセルの断面図である。
【図１５】本発明の実施例に従って形成された、２つのトランジスタ，２つの強誘電コンデンサおよび相補形ビット・ラインを有するＮＶＲＡＭセルの平面図である。
【図１６】本発明の実施例に従って形成された、４つのトランジスタ，２つの強誘電コンデンサ，相補形ビット・ラインおよび相補形ワード・ラインを有するＮＶＲＡＭセルの断面図である。
【符号の説明】
１０  半導体基板
１１  回路素子
１２  絶縁層
１３  低部電極層
１４  金属酸化物誘電層
１５  上部電極層
４１  開口部
５１，５２  絶縁スペーサ
６１  導電部材
７１  第２絶縁層
７２  導電プラグ
７３  相互接続
７４  パシベーション層
１００  ＮＶＲＡＭセル
１０１  相互接続
１０２  導電部材
１０３  トランジスタ
１０４  開口部
１０５  強誘電コンデンサ
１０６  低部電極層
１０７  上部電極層
１０８  フィールド絶縁領域
１０９  第１ドーピング領域
１１０  半導体基板
１１２  第２ドーピング領域
１１３  ゲート誘電層
１１４  第１絶縁層
１１５  金属酸化物層
１１６  絶縁スペーサ
１１７  導電部材
１１８  第２絶縁層
１１９  パシベーション層
１２０  ＮＶＲＡＭセル
１２１，１２３  トランジスタ
１２２，１２４  強誘電コンデンサ
１３１  低部電極層
１３５  フィールド絶縁領域
１４０  ＮＶＲＡＭセル
１４１，１４２  トランジスタ
１４３  強誘電コンデンサ
１０１１  導電プラグ
１０３１  側壁スペーサ
１０５１  絶縁スペーサ
１２１０，１２３０  相互接続
１２１１  第１ドーピング領域
１２１２  導電部材
１２１３  第２ドーピング領域
１２３１  第３ドーピング領域
１２３３  第４ドーピング領域
１３４０，１３４１  上部電極層
１３４２，１３４４  開口部
１３４６，１３４８  導電部材
１５００  半導体基板
１５０１  ｎウェル
１５０２  ｐウェル
１５０３  フィールド絶縁領域
１５１１  ゲート誘電層
１５２２  導電部材（ゲート電極）
１５２３  スペーサ
１５２４  第１ドーピング領域
１５２５  第２ドーピング領域
１５２６  第３ドーピング領域
１５２７  第４ドーピング領域
１５２８  導電部材（ゲート電極）
１５３１  第１絶縁層
１５４１  低部電極層
１５４２  金属酸化物誘電層
１５４３  上部電極層
１５４４  開口部
１５４５，１５４７  絶縁スペーサ
１５４６  導電部材
１５５１  第２絶縁層
１５５２  相互接続
１５５３  パシベーション層
【図１】
0004008047.tif 000002
【図２】
0004008047.tif 000003
【図３】
0004008047.tif 000004
【図４】
0004008047.tif 000005
【図５】
0004008047.tif 000006
【図６】
0004008047.tif 000007
【図７】
0004008047.tif 000008
【図８】
0004008047.tif 000009
【図９】
0004008047.tif 000010
【図１０】
0004008047.tif 000011
【図１１】
0004008047.tif 000012
【図１２】
0004008047.tif 000013
【図１３】
0004008047.tif 000014
【図１４】
0004008047.tif 000015
【図１５】
0004008047.tif 000016
【図１６】
0004008047.tif 000017