(57)【特許請求の範囲】
【請求項１】
半絶縁性基板と、該半絶縁性基板上に設けられる導電性半導体層と、該導電性半導体層上に設けられる非導電性半導体層と、該非導電性半導体層上に一定間隔で設けられ、前記非導電性半導体層と反応すると共に前記導電性半導体層とショットキー接合をする金属からなるゲート電極と、該ゲート電極の下の前記非導電性半導体層に、該ゲート電極の幅より広い幅になるように形成される前記ゲート電極の金属と前記非導電性半導体層との合金層とからなることを特徴とするショットキー接合型の電荷結合素子。
【請求項２】
半絶縁性基板上に導電性半導体層を設け、該導電性半導体層上に非導電性半導体層を介して、該非導電性半導体層と反応すると共に、前記導電性半導体層とショットキー接合をする金属からなるゲート電極を一定間隔で形成し、熱処理をすることにより、前記ゲート電極の金属と前記非導電性半導体層との合金層を、前記ゲート電極の間隔より合金層の間隔が小さくなるように形成する際、
前記熱処理を前記ゲート電極間のリーク電流を監視しながら行うことを特徴とするショットキー接合型の電荷結合素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ショットキーゲート電極を有する電荷結合素子およびその製造方法に関する。さらに詳しくは、ゲート間ギャップを狭く形成することができる電荷結合素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来のＧａＡｓ−４相駆動電荷結合素子は、たとえば図４に断面構造図が示されるような構造に形成されている。すなわち、半絶縁性のＧａＡｓ化合物半導体基板２１上に、アンドープＧａＡｓ層２２を成長し、その表面にＳｉがドープされたｎ形ＧａＡｓ層２３が形成されている。そして、さらに高濃度のｎ+ 形領域２４の表面に電荷入力用のオーミック電極２５と電荷出力用のオーミック電極２６がリフトオフ法により設けられ、その間に、たとえばリフトオフ法などにより、Ｔｉ／Ｐｔ／Ａｕからなるショットキーゲート電極２７ａ〜２７ｆが設けられることにより、電荷結合素子が形成されている。なお、図４において、ゲート電極の両端の電極２７ａおよび２７ｆは、それぞれ電荷入出力制御用電極で、２７ｂ〜２７ｅが４相転送ゲート電極に対応する。
【０００３】
【発明が解決しようとする課題】
前述の構造の電荷結合素子は、ショットキーゲート電極の間隔が広いと電荷転送効率を考慮した場合、電荷トラップ源となり、電荷転送効率が低下する。従って、ゲート間ギャップは可能な限り狭いほうが望ましい。しかし、従来の構造では、ゲート電極のギャップはリフトオフ工程またはドライエッチングやミーリングの微細化能力により制限され、そのギャップは数千Å程度が限度となっている。そのため電荷転送効率を向上させるため、さらなる微細化が望まれている。
【０００４】
本発明は、このような状況に鑑みてなされたもので、ゲート間ギャップの小さいショットキー接合型の電荷結合素子およびその製造方法を提供することを目的とする。
【０００５】
本発明の他の目的は、ゲート電極用の金属と半導体層との合金層を形成する際に、その合金層のギャップを非常に精度よく制御することができる電荷結合素子の製造方法を提供することにある。
【０００６】
本発明のさらに他の目的は、ゲート電極用の金属と半導体層との合金層を形成する際に、均一に固相反応が進みバラツキが生じないで均一な合金層を形成することができる電荷結合素子の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明のショットキー接合型の電荷結合素子は、半絶縁性基板と、該半絶縁性基板上に設けられる導電性半導体層と、該導電性半導体層上に設けられる非導電性半導体層と、該非導電性半導体層上に一定間隔で設けられ、前記非導電性半導体層と反応すると共に前記導電性半導体層とショットキー接合をする金属からなるゲート電極と、該ゲート電極の下の前記非導電性半導体層に、該ゲート電極の幅より広い幅になるように形成される前記ゲート電極の金属と前記非導電性半導体層との合金層とからなることを特徴とする。
【０００８】
この構造にすることにより、合金層もゲート電極の一部となり、その合金層間のギャップがゲート電極間のギャップとなり、ゲート電極間のギャップを小さくすることができる。また、その反応界面の導電性半導体層の深さ方向（半導体層の表面から基板側）への反応の進行により、電荷井戸の深さも変化し、その深さを制御することもできる。そして、電荷井戸の深さとゲート電極間のギャップを独立して制御することができる。その結果、電荷転送効率が向上し、高性能な電荷結合素子が得られる。
【００１１】
本発明のショットキー接合型の電荷結合素子の製造方法は、半絶縁性基板上に導電性半導体層を設け、該導電性半導体層上に非導電性半導体層を介して、該非導電性半導体層と反応すると共に、前記導電性半導体層とショットキー接合をする金属からなるゲート電極を一定間隔で形成し、熱処理をすることにより、前記ゲート電極の金属と前記非導電性半導体層との合金層を、前記ゲート電極の間隔より合金層の間隔が小さくなるように形成する際、前記熱処理を前記ゲート電極間のリーク電流を監視しながら行うことを特徴とする。
【００１２】
この構成にすることにより、合金層のギャップを非常に精度よく狭くすることができる。
【００１５】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の電荷結合素子およびその製造方法について説明をする。
【００１６】
本発明の参考例のショットキー接合型の電荷結合素子は、図１（ｄ）にその一実施形態の断面説明図が示されるように、たとえばＧａＡｓからなる半絶縁性基板１上に、アンドープのＧａＡｓからなるバッファ層２を介して、たとえばＳｉがドープされたｎ形のＧａＡｓからなる導電性半導体層３が設けられ、そのｎ形半導体層３上に一定間隔でゲート電極７（７ａ〜７ｆ）が設けられている。このゲート電極７は、前述の導電性半導体層３と反応すると共に、導電性半導体層３とショットキー接合をする金属、たとえばＰｔやＰｄなどの白金族の元素が好ましく用いられる。そして、このゲート電極７の下の導電性半導体層３に、ゲート電極７の金属と導電性半導体層３とが固相反応をして合金層８（８ａ〜８ｆ）が、それぞれゲート電極７ａ〜７ｆの幅より広い幅になるように形成されている。
【００１７】
半絶縁性基板１は、前述のように、不純物がドープされていないＧａＡｓなどの化合物半導体が用いられる。その上に設けられるアンドープのＧａＡｓ層２は、半絶縁性基板１から導電性半導体層３への影響をなくするためにバッファ層として設けられるもので、５０００Å程度の厚さに低温で形成される。
【００１８】
導電性半導体層３は、たとえばＳｉドープのｎ形に形成され、電荷を転送するための動作領域となるものである。この厚さが余り厚すぎると素子間分離が大となり、薄すぎると表面準位により常に空乏化するため、好ましくは２０００〜１００００Å程度に、さらに好ましくは５０００Å程度に設けられる。
【００１９】
この導電性半導体層３の動作領域の両端部には、さらにＳｉなどの不純物を高濃度にドーピングした高不純物濃度領域４がバッファ層２に達する深さで形成され、その表面に電荷入力用および電荷出力用のオーミック電極５、６がそれぞれ設けられている。このオーミック電極５、６は、たとえばリフトオフ法などにより、Ａｕ-Ｇｅ／Ｎｉ／Ａｕの積層構造により形成される。
【００２０】
電荷入力用および出力用のオーミック電極５、６の間の動作領域である導電性半導体層３上には、ゲート電極７（７ａ〜７ｆ）が等間隔、たとえば間隔ｒ＝３０００Åになるように設けられている。なお、両端の電極７ａおよび７ｆは、それぞれ電荷入出力制御用ゲート電極に、真ん中の４個の電極７ｂ〜７ｅが４相転送電極にそれぞれ対応する。このゲート電極７は、半導体層３と反応して合金化し、かつ、ショットキーバリアを形成する金属材料、たとえばＰｔ層をリフトオフ法により成膜することにより形成されている。この金属としては、Ｐｔのほかに、Ｐｄ、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒなどの白金族を使用しても、同様に半導体層と固相反応をし、ショットキー接合を形成することができる。
【００２１】
そして、その後熱処理をすることにより、ゲート電極７の金属と半導体層３とを固相反応させ、合金層８（８ａ〜８ｆ）を形成する。この固相反応をさせると、半導体層の面方向（横方向）および深さ方向（基板１側）のそれぞれに順次反応が広がり合金層８が広がる。そのため、合金層８の幅が、それぞれゲート電極７の幅より広くなるように熱処理の時間を制御し、合金層８のギャップｓがゲート電極７のギャップｒより狭くなるように形成され、たとえばｓ＝１０００Å程度になるように合金層８が形成されている。このギャップのコントロールは、たとえば隣接するゲート電極間のリーク電流を測定しながら熱処理をすることにより、精度よく制御することができる。このリーク電流の測定は、ＴＥＧパターンとして作られた隣接するゲート電極のそれぞれに測定端子を接触させ、隣接するゲート電極間の電流電圧測定を行うことによりなされ、予め作成しておいたリーク電流とギャップｓの相関表によりリーク電流を制御することにより、合金層８のギャップｓを非常に精度よく形成することができる。合金層８の成長は、横方向（電極の並ぶ方向）と深さ（縦）方向（基板１側）がほぼ同程度に進むため、横方向への成長を前述のリーク電流により監視することにより、縦方向への形成深さも制御することができる。
【００２２】
さらに、前述の熱処理をランプ加熱などのＲＴＡ処理により行うことにより、均一加熱をすることができると共に、合金化の制御を正確に行うことができる。この急速加熱処理の際、図２に示されるように、窒化ガリウム、窒化アルミニウム、もしくは窒化ホウ素またはこれらの混合物からなる保持台１１を用いて、ランプ加熱などにより行うことが温度制御をしやすく加熱操作との連動性がよいと共に、効率よく均一に加熱することができるため好ましい。この保持台１１は、図２に示されるように、ウェハ１０（図１の半導体層の積層および電極の形成されたもの）の側面を覆うように形成されると共に、さらに上面を同様の材料により形成された保護板１２により蓋することができる構造にしたほうが一層効率よく加熱することができるため好ましい。また、この保持台１１や保護板１２は、その表面またはその内部に、たとえばカーボンの膜や粉末などの赤外線吸収材を設けたものを使用することが、より一層熱の吸収効率を向上させることができるため好ましい。このような窒化ガリウムなどの前述の化合物からなる保持台１１や保護板１２を用いることにより、ＧａＡｓなどの化合物半導体は赤外線を吸収しにくいが、保持台１１などの材料が加熱されて温度が上昇し、これらの材料の高い熱伝導率により即座にウェハ１０の温度を上昇させ、しかもこれらの材料は高温に対して安定で、熱変形などが生じないため、ウェハ１０（ＧａＡｓ基板１）などと常に一定の位置関係を保持し、均一な加熱をすることができる。
【００２３】
この電荷結合素子を製造するには、まず、図１（ａ）に示されるように、たとえばＧａＡｓからなる半絶縁性基板１に、たとえばＭＯＣＶＤ法により、アンドープのＧａＡｓからなるバッファ層２を５０００Å程度成長する。そして、さらにＳｉドープのｎ形ＧａＡｓ層３を５０００Å程度成長する。
【００２４】
つぎに、図１（ｂ）に示されるように、動作領域の両端部側に、ｎ形不純物であるたとえばＳｉをイオン注入し、ＲＴＡ処理によりバッファ層２に達する程度に拡散し、ｎ+ 形の高不純物濃度領域４を形成する。そして、その高不純物濃度領域４上にＡｕ-Ｇｅ／Ｎｉ／Ａｕをリフトオフ法により順次積層し、電荷入力用および出力用のオーミック電極５、６を形成する。このＲＴＡ処理は、前述のように、図２に示されるような保持台１１に入れてランプ加熱などにより行うことが、不要部分への不純物の拡散を防止することができると共に、短時間で高精度に合金化反応を制御することができるため好ましい。
【００２５】
つぎに、図１（ｃ）に示されるように、ｎ形半導体層３上にゲート電極７とするＰｔ層をリフトオフ法により形成する。このゲート電極７は、前述のようにリフトオフ法またはドライエッチングもしくはミーリングなどにより行われる。そのため、ゲート電極７のそれぞれの間隔ｒは、１８００Å程度が限度となる。
【００２６】
その後、図１（ｄ）に示されるように、ランプ加熱などの急速加熱（ＲＴＡ）処理を行いゲート電極７の金属と半導体層３との固相反応により合金層８を形成する。この方法は、前述のように、窒化ガリウムなどからなる保持台に入れて行うと共に、ゲート電極７間のリーク電流を測定しながら行うことにより、合金層８間のギャップｓを非常に精度よく制御することができる。また、深さ方向への反応深さも制御することができ、深さ方向への固相反応部である合金層８の深さを制御することにより、電荷井戸の深さを制御することができ、ピンチオフ電圧をコントロールすることができる。
【００２７】
本発明の参考例によれば、蒸着などにより設けられるゲート電極の間隔が製造プロセスの関係で一定間隔以下にすることができなくても、その後半導体層内に合金層を形成して、合金層のギャップを狭くしているため、非常にゲート電極間ギャップを小さくすることができ、電荷転送効率の優れたショットキー接合型の電荷結合素子が得られる。
【００２８】
しかも、本発明の参考例の製造方法によれば、ゲート電極間のリーク電流を監視しながら合金層の形成をすることができるため、非常にゲート間のギャップを狭くしながら、ゲート間の接触の直前で熱処理を停止することができ、固相反応の過剰な進行によるゲート間ショートを防止することができる。
【００２９】
さらに、ＲＴＡ処理により合金層の形成を行うことにより、その制御を高精度に行うことができると共に、均一加熱をすることができ、各ゲート電極間のギャップを均一に形成することができ、特性の優れた電荷結合素子を得ることができる。
【００３０】
図３は、本発明の一実施形態の断面説明図である。この例は、図１に示される例のｎ形ＧａＡｓからなる導電性半導体層３の上に、さらにアンドープのＧａＡｓからなる非導電性半導体層９が１０００〜５０００Å程度の厚さに設けられていることにある。すなわち、この非導電性半導体層９の表面に前述の参考例と同様にゲート電極７（７ａ〜７ｆ）を設け、非導電性半導体層との間で合金層８（８ａ〜８ｆ）が形成されている。この合金層８は、一例として丁度導電性半導体層３に接する程度になるように形成されている。その他の部分は前述の図１に示される例と同じで、同じ符号を付してその説明を省略する。このような非導電性半導体層が設けられることにより、電荷井戸の深さをゲート電極７（合金層８）のギャップと独立に調整することができる。
【００３１】
前述の各例では、ＧａＡｓ半導体層を用いたが、他の半導体層、たとえばヘテロ構造を利用したＨＥＭＴ構造のもので、最上層がＧａＡｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓなどで形成される構造のものでもよい。
【００３２】
【発明の効果】
本発明によれば、ゲート電極用の金属と半導体層とを固相反応させて合金層を形成しているため、ショットキーバリア型の電荷結合素子のゲート電極を非常に狭くすることができ、非常に高特性の電荷結合素子を得ることができる。
【００３３】
しかも、本発明のゲート電極間のリーク電流を監視しながらゲート電極の金属と半導体層との固相反応を制御したり、ＲＴＡ処理により固相反応をさせる製造方法によれば、非常に精度よくゲート電極間のギャップを形成することができ、非常に高精度で信頼性の高い電荷結合素子を得ることができる。
【図面の簡単な説明】
【図１】  本発明の参考例の電荷結合素子の一実施形態の製造工程を示す図である。
【図２】  本発明の参考例の電荷結合素子の製造方法の一実施形態の熱処理を行う際のＲＴＡ処理の保持台の説明図である。
【図３】  本発明の電荷結合素子の一実施形態の断面説明図である。
【図４】従来の電荷結合素子の一例の断面説明図である。
【符号の説明】
１    半絶縁性基板
３    導電性半導体層
７    ゲート電極
８    合金層
９    非導電性半導体層
【図１】
0004008152.tif 000002
【図２】
0004008152.tif 000003
【図３】
0004008152.tif 000004
【図４】
0004008152.tif 000005