(57)【特許請求の範囲】
【請求項１】
半導体チップと制御回路とからなり、
前記半導体チップは、
データが入力されるデータ入力端子と、
複数の記憶領域を有し、それぞれの記憶領域に前記データ入力端子から入力されたデータが記憶される不揮発性の半導体メモリと、
記憶指令信号が入力される記憶指令信号入力端子と、
この記憶指令信号入力端子から記憶指令信号が入力された際に前記データ入力端子から入力されるデータを前記半導体メモリに記憶させる記憶制御手段と、
読出指令信号が入力される読出指令信号入力端子と、
この読出指令信号入力端子から読出指令信号が入力される度に前記半導体メモリの前記複数の記憶領域の１つを順次指定し、該指定した記憶領域に記憶されているデータを読み出す読出制御手段とを備え、
前記制御回路は、
前記複数の記憶領域のうち、１つを指定する指定データを記憶する指定データ記憶手段と、
前記半導体チップの前記記憶指令信号入力端子に記憶指令信号を出力する記憶指令信号出力手段と、
前記半導体メモリの複数の記憶領域を指定するための記憶領域指定スイッチ手段と、
この記憶領域指定スイッチ手段が操作された際に、前記指定データ記憶手段の指定データを変更する手段と、
前記半導体チップの読出制御手段で、現在指定されている記憶領域を示すデータを記憶する現指定データ記憶手段と、
前記半導体チップの前記読出指令信号入力端子に、前記現指定データ記憶手段に記憶されているデータと、前記指定データ記憶手段に記憶されている指定データとの差に応じた読出指令信号を出力する読出指令信号出力手段とを具備することを特徴とするデータ記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音声データや楽音データ或いは画像データ等の各種データを記憶するデータ記憶装置に関する。
【０００２】
【従来の技術】
従来より、外部からの音声信号あるいは画像信号等のアナログ信号をデジタルデータに変換し（Ａ／Ｄ変換）、ＲＡＭ等の半導体メモリに記憶させておき、必要に応じて上記ＲＡＭから読み出し、復号化（Ｄ／Ａ変換）して出力するデータ記憶装置が知られている。
【０００３】
【発明が解決しようとする課題】
ところで、従来のデータ記憶装置では、１つの半導体メモリを１つの音声データの録音再生装置、あるいは１つの画像（例えば、テレビの１画面分の画像データ）の画像データ記憶装置として使用する場合、音声データの録音および再生時、あるいは、画像データの記憶および読み出し時には、半導体メモリの最初のアドレスから順次アドレス指定すればよい。しかしながら、１つの半導体メモリを複数のブロックに分けて、それぞれ選択的に録音再生する場合においては、あるいは、それぞれのブロックに１画像ずつ画像データを記憶させる場合においては、そのブロックの先頭アドレスから順次アドレス指定しなければならない。そのため、選択されたブロックの先頭アドレスデータをアドレス制御部に送ってプリセットし、そのアドレスから順次アドレスを更新していく必要があった。
【０００４】
一方、符号化されたデータをＲＡＭ等の揮発性メモリに記憶したのでは、電池寿命や電池交換時、あるいは停電地等において、記憶内容が消えてしまうので、ＥＥＰＲＯＭ等の不揮発性メモリを用いることが考えられる。しかしながら、これらの不揮発性メモリは、例えば、１Ｖ程度で動作するＣＭＯＳ回路に比較して、動作させるための駆動電圧が極めて高い。このため、録音再生や画像データの記憶読み出し等を制御する比較的低電圧で動作する電子回路と、不揮発性メモリ等を含む電子回路とを、それぞれ別々のチップで構成し、それぞれ異なった電圧で制御しなければならない。このように、主要な回路部と不揮発性メモリ等を含む電子回路とを別チップで構成し、かつ、上述したように、１つの不揮発性メモリを複数のブロックに分け、それぞれ選択的に録音再生する場合にあっては、各ブロックの先頭アドレスを直接アドレス指定しなければならないので、アドレスデータの入力端子として複数の端子が必要となり、不揮発性メモリ等を含む電子回路のチップが大型化してしまうという問題があった。
【０００５】
そこで本発明は、回路構成を複雑化することなく、不揮発性メモリの各ブロック毎に、データを選択的に録音・再生できるデータ記憶装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的達成のため、請求項１記載によるデータ記憶装置は、半導体チップと制御回路とからなり、前記半導体チップは、データが入力されるデータ入力端子と、複数の記憶領域を有し、それぞれの記憶領域に前記データ入力端子から入力されたデータが記憶される不揮発性の半導体メモリと、記憶指令信号が入力される記憶指令信号入力端子と、この記憶指令信号入力端子から記憶指令信号が入力された際に前記データ入力端子から入力されるデータを前記半導体メモリに記憶させる記憶制御手段と、読出指令信号が入力される読出指令信号入力端子と、この読出指令信号入力端子から読出指令信号が入力される度に前記半導体メモリの前記複数の記憶領域の１つを順次指定し、該指定した記憶領域に記憶されているデータを読み出す読出制御手段とを備え、前記制御回路は、前記複数の記憶領域のうち、１つを指定する指定データを記憶する指定データ記憶手段と、前記半導体チップの前記記憶指令信号入力端子に記憶指令信号を出力する記憶指令信号出力手段と、前記半導体メモリの複数の記憶領域を指定するための記憶領域指定スイッチ手段と、この記憶領域指定スイッチ手段が操作された際に、前記指定データ記憶手段の指定データを変更する手段と、前記半導体チップの読出制御手段で、現在指定されている記憶領域を示すデータを記憶する現指定データ記憶手段と、前記半導体チップの前記読出指令信号入力端子に、前記現指定データ記憶手段に記憶されているデータと、前記指定データ記憶手段に記憶されている指定データとの差に応じた読出指令信号を出力する読出指令信号出力手段とを具備することを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を、携帯用電子機器である電子腕時計等に適用した一実施例として、図面を参照して説明する。
【００１０】
Ａ．本実施例の構成
Ａ−１．ブロック構成
図１は本発明の一実施例による電子腕時計の構成を示すブロック図である。図において、本実施例の電子腕時計は、時計機能、計算機機能、多数の名前・電話番号データ等を記憶して表示するデータバンク機能、外部からの音声をメモとして記憶して再生するメモ機能等を有し、時計機能、計算機機能、データバンク機能等の処理回路を備え、且つ、音声データの録音再生を制御する制御手段を備えた、例えばＣ−ＭＯＳ素子からなる１チップの制御用集積回路１と、音声データ等が記憶される、例えばフラッシュＥＥＰＲＯＭからなる不揮発性メモリおよび該不揮発性メモリおよびそのアドレスを制御するアドレス制御手段を備えた１チップのメモリ制御集積回路２とから構成されている。制御用集積回路１とメモリ制御集積回路２とは、異なる駆動電圧で動作するが、同一のバッテリから電源供給を受け、それぞれの集積回路内の電源回路で必要な電圧を得るように構成されている。また、制御用集積回路１とメモリ制御集積回路２とは、メモリ制御集積回路２が制御用集積回路１の制御に従って不揮発性メモリに音声データを記憶したり、記憶されている音声データを読み出すための指令信号を受信するため、再生指令信号入力端子Ｔ１および録音指令信号入力端子Ｔ２を介して２本のラインによって電気的に接続されている。
【００１１】
まず、制御用集積回路１およびその周辺回路について説明する。キー入力部３は、各種データを入力するためのテンキー、文字キー等（図示せず）を備えており、また、音声を録音するための録音スイッチ３ａ、録音した音声データを再生する再生スイッチ３ｂ、および後述するＥＥＰＲＯＭ２５の複数の記憶領域のブロック（８つ）のうち、録音・再生を行うブロックを選択するための選択キー（セレクトキー）３ｃを備えている。該キー入力部３の各キーの入力信号は制御部７に送られキー入力が検知される。
【００１２】
発振回路４は、所定周波数の基準クロックを生成し、分周回路５に供給する。分周回路５は、上記基準クロックを分周して、計時回路６、制御部７等の各部を動作させるためのシステムクロック、各種タイミングクロックを生成して出力する。計時回路６は、分周回路５からのタイミングクロックのうちの計時用の基準信号である１秒信号に基づいて現在時刻（月日、曜日、時分秒）を計時し、現在時刻データを制御部７に供給する。
【００１３】
制御部７は、後述するＲＯＭ８に予め固定的に記憶された所定のマイクロプログラムを実行することにより、当該電子腕時計の上述した各種機能を実現するＣＰＵ（中央処理回路）であり、特に、本実施例では、後述する処理により、後述するＥＥＰＲＯＭ２５の分割されたブロックに対しての音声データの録音・再生等を行うプログラムを含む。具体的には、制御部７は、選択キー３ｃが押下される度に、録音・再生を行うブロックを１つずつ巡回させることにより、所望するブロックを選択させ、録音スイッチ３ａが押下されると、ＥＥＰＲＯＭ２５の選択されたブロックにマイク２３から入力される音声の音声データを記憶し、さらに、再生スイッチ３ｂが押下されると、ＥＥＰＲＯＭ２５の選択されたブロックに記憶された音声データを再生する。なお、各キーの操作と各部の詳細な動作については後述する。
【００１４】
ＲＯＭ８は、上記制御部７によって実行されるマイクロプログラムや各種初期パラメータを記憶する。また、ＲＡＭ９は、上記制御部７によるプログラムの実行に伴って生じる各種データを格納するレジスタやワーキングエリアとして用いられる。
【００１５】
ここで、図２は、ＲＡＭ９のデータ構成を示す概念図である。図２において、表示レジスタは、後述するＬＣＤ表示器（液晶表示装置）１４に各種データを表示するためのデータを記憶するレジスタである。レジスタＭは、音声データが記憶されるＥＥＰＲＯＭ２５の８つのブロックのうちユーザによって指定された録音／再生ブロックを指定するためのレジスタである。次に、レジスタＬは、メモリ制御集積回路２において、後述する上位アドレスカウンタ２２ｆによってアドレス指定されているブロックを示すレジスタである。制御用集積回路１は、上記レジスタＬを用いて、現在、メモリ制御集積回路２のアドレス制御部２２によってどのブロックが指定されているかを知るようになっている。
【００１６】
レジスタＴは、録音／再生時間（５秒）を計時するタイマとして用いるタイマ用レジスタである。フラグＲは、音声を録音中であることを示すフラグであり、「１」の時には、後述するマイク２３から入力された音声を符号化部（符号化回路）２４を介して取り込み、音声データとしてＥＥＰＲＯＭ２５へ記憶させる。また、フラグＰは、音声データの再生中であることを示すフラグであり、「１」の時には、ＥＥＰＲＯＭ２５から読み出した音声データを後述する復合化部（復合化回路）２６を介して後述するスピーカ２７により出力させる。更に、記憶領域Ｗは、計算機機能、データバンク機能のデータを記憶する領域である。
【００１７】
次に、図１に戻り、ドライバ１３は、制御部７から供給される時刻、計算データ、名前・電話番号データ、ＥＥＰＲＯＭ２５に記憶されている音声データに関する各種データをＬＣＤ（液晶）表示器１４に表示する。ＬＣＤ表示器１４は、ドットマトリクスやセグメントタイプの電極からなり、時計モード時には、日付、現在時刻を表示し、ブロック選択時には、後述する表示例で示すように、日付、現在時刻、および選択されているブロックを表示し、音声データの録音・再生時には、少なくとも、日付、現在の時刻、および録音時間を表示する（点滅表示）。
【００１８】
フリップフロップＦ１，Ｆ２は、各々、制御部７の制御に従って出力レベルがオン／オフされる出力Ｑを、それぞれ再生指令信号ＰＳおよび録音指令信号ＲＳとして、メモリ制御集積回路２のアドレス制御部２２に供給する。電源１５は、共通のバッテリＢＴからの供給電圧を制御用集積回路１を動作させるための駆動電圧に変換し、上述した各部に供給する。
【００１９】
次に、メモリ制御集積回路２およびその周辺回路について説明する。アドレス制御部２２は、上述した制御用集積回路１のフリップフロップＦ１から供給される再生指令信号ＰＳおよびフリップフロップＦ２から供給される録音指令信号ＲＳに従って、ＥＥＰＲＯＭ２５の上位アドレス（ブロック指定アドレス）および下位アドレス（ブロック内のアドレス）を生成するとともに、ＥＥＰＲＯＭ２５のＲ／Ｗ（書き込み／読み出し）信号を生成して、ＥＥＰＲＯＭ２５に供給する。
【００２０】
ここで、図３は、上記アドレス制御部２２の回路構成を示す回路図である。図３において、フリップフロップＦ３は、再生指令信号ＰＳ（１パルス）がセット端子Ｓに入力されると、セット（Ｑ＝１）され、該出力ＱをＡＮＤ（アンド）回路２２ａに供給する。ＡＮＤ回路２２ａは、上記フリップフロップＦ３の出力Ｑが「１」のとき（再生中）、再度、再生指令信号ＰＳが入力されると、１パルス信号を出力し下位アドレスカウンタ２２ｄをリセット（クリア）するとともに、上位アドレスを「１」だけインクリメントする。したがって、再生状態に於いて再度、再生指令信号ＰＳが入力されると、そのブロックの再生状態が中止され、次のブロックの音声データが再生対象となる。
【００２１】
ＯＲ（オア）回路２２ｂは、上記フリップフロップＦ３の出力Ｑまたは録音指令信号ＲＳ（＝Ｒ／Ｗ信号：録音中は「１」）のいずれか一方が「１」となると、すなわち、再生中または録音中であるとき、「１」となる出力をＡＮＤ回路２２ｃに供給する。ＡＮＤ回路２２ｃは、上記ＯＲ回路２２ｂの出力が「１」のとき、すなわち、再生指令信号ＰＳが入力され、上記フリップフロップＦ３がセットされている間、または録音指令信号ＲＳ（「１」）が入力されている間、言い換えると、再生中または録音中、後述する発振回路２８からのクロックφを下位アドレスカウンタ２２ｄに供給する。
【００２２】
下位アドレスカウンタ２２ｄは、上述したように、再生指令信号ＰＳまたは録音指令信号ＲＳが供給されている間、すなわち、再生中または録音中、ＡＮＤ回路２２ｃを介して供給されるクロックφをカウントすることにより、上位アドレスカウンタ（後述）で指定される、ＥＥＰＲＯＭ２５のブロック内において、その先頭アドレスから順次アドレスを更新（インクリメント）する。また、下位アドレスカウンタ２２ｄは、１ブロックのカウントが終了すると、すなわち、１ブロックの録音／再生が終了すると、キャリー信号ＣをＯＲ回路２２ｅおよび上位アドレスカウンタ２２ｆに供給する。ＯＲ回路２２ｅは、上記下位アドレスカウンタ２２ｄのキャリー信号Ｃまたは録音指令信号ＲＳが供給されると、「１」となる出力を上記フリップフロップＦ３のリセット端子Ｒに供給し、フリップフロップＦ３をリセットする。
【００２３】
上位アドレスカウンタ２２ｆは、前述したように、３ビットで構成されており、該３ビットでＥＥＰＲＯＭ２５の８つのブロックのうちの一つを指定するようになっている。該上位アドレスカウンタ２２ｆは、再生中に、再度、再生指令信号ＰＳが入力されることにより、ＡＮＤ回路２２ａの出力が「１」となると、その出力をカウントし、再生／録音の対象となるブロックを次のブロックに進める。また、上位アドレスカウンタ２２ｆは、上述した下位アドレスカウンタ２２ｄからキャリー信号Ｃが出力されると、すなわち、１ブロックの録音／再生が終了すると、リセット（クリア）される。アドレスデコーダ２２ｇは、下位アドレスカウンタ２２ｄおよび上位アドレスカウンタ２２ｆによるカウント値をデコードし、ＥＥＰＲＯＭ２５のアドレスを指定する。
【００２４】
以下、キー入力部３の操作と関連させてアドレス指定を説明すると、
▲１▼再生キー３ｂを押下すると、フリップフロップＦ１から１パルスの再生指令信号ＰＳが出力される（これについては後述する）。この結果、フリップフロップＦ３がセットされ、下位アドレスカウンタ２２ｄによってクロックφがカウントされる。このとき、Ｒ／Ｗ信号（＝録音指令信号ＲＳ）は「０」であるので、ＥＥＰＲＯＭ２５では、アドレス指定されているブロックに記憶されている音声データが読み出される。
【００２５】
▲２▼音声データの再生中に、再度、再生キー３ｂを押下すると、ＡＮＤ回路２２ａの出力が「１」となるので、下位アドレスカウンタ２２ｄがリセット（クリア）され、そのブロックの再生が中止されるとともに、上位アドレスカウンタ２２ｆのカウント値が「１」だけインクリメントされ、再生対象のブロックが次のブロックとなり、該上位アドレスカウンタ２２ｆで新たに指定されたブロックの音声データが先頭アドレスから下位アドレスカウンタ２２ｄのカウント値によって順次読み出される。
【００２６】
▲３▼録音キー３ａを押下すると、後述する処理によって、上位アドレスカウンタ２２ｆのカウント値が選択キー３ｃで指定されたブロックになるまで、フリップフロップＦ１から再生指令信号ＰＳが出力された後、フリップフロップＦ２から「１」となる録音指令信号ＲＳが出力される。この結果、フリップフロップＦ３がリセットされ、下位アドレスカウンタ２２ｄによってクロックφがカウントされる。このとき、Ｒ／Ｗ信号（＝録音指令信号ＲＳ）は「１」であるので、ＥＥＰＲＯＭ２５では、上位アドレスカウンタ２２ｆのカウント値によってアドレス指定されているブロックに、音声データが下位アドレスカウンタ２２ｄのカウント値によって順次記憶される。
【００２７】
次に、図１に戻り、マイク２３は、ユーザの音声を集音し、音声信号を符号化部２４に供給する。符号化部２４は、増幅器、フィルター、ＡーＤ（アナログーデジタル）変換回路（いずれも図示せず）等を備え、音声信号をデジタルデータ（音声データ）に変換し、ＥＥＰＲＯＭ２５に供給する。復号化部２６は、アドレス制御部２２によってアクセスされたＥＥＰＲＯＭ２５のブロックの記憶領域から供給される音声データをアナログ信号に変換し、スピーカ２７によって音声として出力する。
【００２８】
ＥＥＰＲＯＭ２５は、全体として約２Ｍ（メガ）ビットのフラッシュメモリからなり、８つのブロック２５ａ乃至２５ｈを有し、それぞれ音声データを５秒間記憶できる。ＥＥＰＲＯＭ２５のアドレスカウンタは、上述したように、上位３ビットの上位アドレスカウンタ２２ｆと、下位アドレスカウンタ２２ｄとに別れており、上位３ビットによって各ブロックが指定される。つまり、「０００」で１番目のブロック、「００１」で２番目のブロック、「０１０」で３番目、……、「１１１」で８番目のブロックが指定される。マイク２３、符号化部２４を介して取り込まれた音声データは、アドレス制御部２２によるアクセスに従って、所定のブロックに順次記憶される。発振回路２８は、ＥＥＰＲＯＭ２５等を動作させるための所定のタイミングクロック、クロックφ等を生成し、アドレス制御部２２、ＥＥＰＲＯＭ２５等の各部へ供給する。電源（電源回路）２９は、共通のバッテリＢＴからの供給電圧をメモリ制御集積回路２を動作させるための駆動電圧に変換し上述した各部に供給するもので、例えば、録音及び再生動作を行なっていない時には発振回路２８やＥＥＰＲＯＭ２５には電源供給を行なわず、録音時及び再生動作時に電源供給を行なう。この為に、例えばアドレス制御部２２の、録音時及び再生動作時に「１」信号が出力されるオア回路２２ｂの出力信号が供給されるようになっている。
【００２９】
Ａ−２．外観構成
図４は上述した電子腕時計の外観構成を示す模式図である。図４において、時計ケース３０の前面には、日付、時刻、各種データ（画像データ）を表示する表示装置としてＬＣＤ（液晶）表示器１４が設けられている。時計ケース３０は、バンド３１，３２によって腕に装着される。また、ＬＣＤ表示器１４は、ガラス３３によって保護されている。ＬＣＤ表示器１４の下部には、音声を入力するためのマイク２３および録音した音声データを再生するためのスピーカ２７が設けられている。さらに、ＬＣＤ表示器１４の下部には、音声の録音開始を指示するための録音キー３ａおよび録音した音声データの再生を指示するための再生キー３ｂが設けられている。また、図示しないが時計ケース３０の側方には選択キー３ｃが設けられている。
【００３０】
Ｂ．本実施例の動作
次に、上述した実施例による電子腕時計の動作について説明する。なお、時計機能、計算機能、データバンク機能については、従来と同様であるので、その説明は省略し、以下では、音声データのＥＥＰＲＯＭ２５に対する録音／再生動作について説明する。
【００３１】
（１）メイン処理
図５は、本実施例のメイン動作を説明するためのフローチャートである。まず、ステップＳ１０でキー入力部３で何らかのキーが押下されたか否かを判断し、何らかのキーが押下されたことが検出されると、ステップＳ１２に進む。ステップＳ１２では、押下されたキー（録音キー３ａ、再生キー３ｂ、選択キー３ｃ、他のキー）に応じて、後述するキー処理を行う。一方、キー入力がない場合には、ステップＳ１４に進み、録音フラグＲが「１」であるか否かを判断し、録音フラグＲが「１」の場合、すなわち、録音中である場合には、ステップＳ１６に進む。
【００３２】
以下、ステップＳ１６〜Ｓ２０は録音中における処理であり、まず、ステップＳ１６では、タイマＴを「１（秒）」だけインクリメントすることで、録音時間を計時し、ステップＳ１８で、タイマＴが「５（秒）」に達したか否かを判断する。そして、タイマＴが「５（秒）」に達していなければ、ステップＳ３０に進み、表示処理を行う。一方、タイマＴが「５（秒）」に達した場合、すなわち、５秒間の録音（１ブロック分の録音）が終了すると、ステップＳ２０に進み、フリップフロップＦ２をリセットするとともに、録音フラグＲおよびアドレス指定されているブロックを示すレジスタＬを「０」とし、録音処理を終了する。その後、ステップＳ３０で表示処理を行う。
【００３３】
また、ステップＳ１４において、録音フラグＲが「１」でない場合、すなわち録音中でない場合には、ステップＳ２２に進む。以下、ステップＳ２２〜Ｓ２８は録音中における処理であり、まず、ステップＳ２２では、再生フラグＰが「１」であるか否かを判断し、再生フラグＰが「１」でない場合、すなわち、再生中でない場合には、前述したステップＳ３０に進み、表示処理を行う。一方、再生フラグＰが「１」の場合、すなわち、再生中である場合には、ステップＳ２４に進み、タイマＴを「１（秒）」だけインクリメントすることで、再生時間を計時し、ステップＳ２６で、タイマＴが「５（秒）」に達したか否かを判断する。そして、タイマＴが「５（秒）」に達していなければ、ステップＳ３０に進み、表示処理を行う。
【００３４】
一方、タイマＴが「５（秒）」に達した場合、すなわち、５秒間の再生（１ブロック分の再生）が終了すると、ステップＳ２８に進み、再生フラグＰおよびアドレス指定されているブロックを示すレジスタＬを「０」とし、再生処理を終了する。その後、ステップＳ３０で表示処理を行う。
【００３５】
（２）キー処理
次に、図６は、本実施例のキー処理の動作を説明するためのフローチャートである。以下では、録音／再生対象となるブロックを指定するブロック指定処理、指定されたブロックに音声データを記憶する録音処理、ならびに、指定されたブロックに記憶されている音声データを再生する再生処理について説明する。
【００３６】
ａ．ブロック指定処理
以下に述べるステップＳ４０およびＳ４２は、録音／再生対象とする、ＥＥＰＲＯＭ２５のブロックを指定するための処理であり、まず、ステップＳ４０において、上述したステップＳ１０において操作されたキーが選択キー３ｃであるか否かを判断する。そして、選択キー３ｃが押下された場合には、ステップＳ４２で、選択指定されたブロックを示すレジスタＭを「１」だけインクリメントし、録音／再生の対象となるブロックを１つ進める。そして、当該処理を終了し、前述したメイン処理に戻る。
【００３７】
このように、選択キー３ｃを押下する度に、レジスタＭの値がインクリメントされ、指定するブロックを１つずつ進めることができる。例えば、選択キー３ｃを操作することで、６番目のブロックが指定されたとすると（Ｍ＝６）、この場合、図７に示すように、録音日時（日付、時刻、曜日）、記憶済みブロック、被選択（指定されている）ブロックをＬＣＤ表示器に表示する。図示の例では、点灯している矩形部（図示の６番目のブロック）が録音対象として指定されたブロックである。なお、現時点では、上位アドレスカウンタ２２ｆの値は、「０００」で１番目のブロックを指定しており、レジスタＬの値は「０」である。
【００３８】
ｂ．録音処理
以下に述べるステップＳ４４〜Ｓ５６は、録音キー３ａが押下されたときの録音処理であり、上記ステップＳ４０で、選択キー３ｃが押下されていないと判断された場合には、ステップＳ４４に進み、録音キー３ａが押下されたか否かを判断する。そして、録音キー３ａが押下された場合には、ステップＳ４６に進み、録音フラグＲが「１」であるか否か、すなわち、録音中であるか否かを判断する。ここで、録音中でない場合には、ステップＳ４８に進み、フリップフロップＦ１をセット／リセットし、再生指令信号ＰＳ（１パルス）を送出する。これにより、フリップフロップＦ３がセットされる。
【００３９】
次に、ステップＳ５０で、レジスタＬの値とレジスタＭの値とが等しいか否かを判断する。この場合、上述したように、レジスタＬの値は「０」であり、レジスタＭの値は「６」であるので、ステップＳ５２に進み、レジスタＬの値を「１」だけインクリメントし、２番目のブロックを指定させた後、ステップＳ４８に戻る。以下、レジスタＬの値とレジスタＭの値とが等しくなるまで、ステップＳ４８、ステップＳ５２を繰り返し、その都度、フリップフロップＦ１をセット／リセットすることで、再生指令信号ＰＳ（１パルス）を送出させる。この結果、ステップＳ４８が実行される度に、ＡＮＤ回路２２ａの出力が「１」となるので、上位アドレスカウンタ２２ｆのカウント値が順次インクリメントされ、指定しているブロックが１番目、２番目、……、６番目と更新される。同様にして、ステップＳ５２が実行される度に、レジスタＬがインクリメントされるので、指定しているブロックが１番目、２番目、……、６番目と更新される。
【００４０】
そして、レジスタＬの値（＝上位アドレスカウンタのカウント値）とレジスタＭの値とが等しくなると、ステップＳ５０からステップＳ５４に進み、フリップフロップＦ２をセットし、録音指令信号ＲＳを送出するとともに、録音フラグＲを「１」とし、タイマＴをクリアし、当該処理を終了する。これにより、メモリ制御集積回路２では、アドレス制御部２２の上位アドレスカウンタ２２ｆで、ＥＥＰＲＯＭ２５のブロックが指定され、下位アドレスカウンタ２２ｄで、指定されたブロックのアドレスが順次更新されることになる。この結果、マイク２３から入力され、符号化回路２４で変換された音声データは、アドレス制御部２２によって指定されるブロックに順次記憶される。この場合、録音フラグＲが「１」であるので、前述した図５に示すメインルーチンに戻ったとき、ステップＳ１６，Ｓ１８，Ｓ３０が実行される。また、録音中、ＬＣＤ表示器には、図８に示すように、矩形部を点灯または点滅させることによって録音時間を表示する。図示の例では、現時点で、４秒経過したことが表示されている（４番目のブロックが点滅）。
【００４１】
また、録音中（Ｒ＝１）に、録音キー３ａが再度押下されると、ステップＳ４６からステップＳ５６に進む。ステップＳ５６では、フリップフロップＦ２をリセットすることで音声データの録音を停止し、録音フラグＲを「０」として当該処理を終了する。
【００４２】
また、録音中（Ｒ＝１）に、録音スイッチ３ａが再度押下されずに、５秒経過すると、図５に示すステップＳ１８の判断結果が「ＹＥＳ」となるので、ステップＳ２０に進み、前述した録音終了処理が実行される。この結果、制御用集積回路１では、フリップフロップＦ２がリセットされ、録音フラグＲおよびレジスタＬが「０」とされ、初期状態に戻る。また、メモリ制御集積回路２では、下位アドレスカウンタからキャリー信号Ｃが出力されるので、上位アドレスカウンタもリセットされる。
【００４３】
ｃ．再生処理
以下に述べるステップＳ６０〜Ｓ７４は、再生キー３ｂが押下されたときの再生処理であり、上記ステップＳ４０，Ｓ４４で、選択キー３ｃまたは録音キー３ａのどちらも押下されていないと判断された場合には、ステップＳ６０に進み、再生キー３ｂが押下されたか否かを判断する。ここで、再生キー３ｂが押下されていなければ、ステップＳ７６に進み、その他のキー処理を実行し、当該処理を終了する。一方、再生キー３ｂが押下された場合には、ステップＳ６２に進み、再生フラグＰが「０」であるか否か、すなわち、再生中であるか否かを判断する。ここで、再生中でない場合には、ステップＳ６４に進み、フリップフロップＦ１をセット／リセットし、再生指令信号ＰＳ（１パルス）を送出する。これにより、フリップフロップＦ３がセットされる。
【００４４】
次に、ステップＳ６６で、レジスタＬの値とレジスタＭの値とが等しいか否かを判断する。ここで、前述したように、レジスタＬの値が「０」で、レジスタＭの値が「６」とすると、レジスタＬの値とレジスタＭの値とが等しくないので、ステップＳ６８に進み、レジスタＬの値を「１」だけインクリメントし、２番目のブロックを指定させた後、ステップＳ６４に戻る。以下、レジスタＬの値とレジスタＭの値とが等しくなるまで、ステップＳ６４、Ｓ６６、Ｓ６８を繰り返し、その都度、フリップフロップＦ１をセット／リセットすることで、再生指令信号ＰＳ（１パルス）を送出させる。この結果、ステップＳ６４が実行される度に、ＡＮＤ回路２２ａの出力が「１」となるので、上位アドレスカウンタ２２ｆのカウント値が順次インクリメントされ、指定しているブロックが１番目、２番目、……、６番目と更新される。同様にして、ステップＳ６８が実行される度に、レジスタＬがインクリメントされるので、指定しているブロックが１番目、２番目、……、６番目と更新される。
【００４５】
そして、レジスタＬの値（＝上位アドレスカウンタのカウント値）とレジスタＭの値とが等しくなると、ステップＳ６６からステップＳ７０に進み、再生フラグＰを「１」とし、タイマＴをクリアし、当該処理を終了する。これにより、メモリ制御集積回路２では、アドレス制御部２２の上位アドレスカウンタ２２ｆで、ＥＥＰＲＯＭ２５のブロックが指定され、下位アドレスカウンタ２２ｄで、指定されたブロックのアドレスが順次更新されることになる。この結果、アドレス制御部２２で指定されたブロックに記憶されている音声データは、復合化回路２６でアナログ信号に変換され、スピーカ２７から出力される。この場合、再生フラグＰが「１」であるので、前述した図５に示すメインルーチンに戻ったとき、ステップＳ２４，Ｓ２６，Ｓ２８が実行される。また、再生中、ＬＣＤ表示器には、録音中と同様に、図８に示すように、矩形部を点灯または点滅させることによって録音時間を表示する。図示の例では、現時点で、４秒経過したことが表示されている（４番目のブロックが点滅）。
【００４６】
また、再生中（Ｐ＝１）に、再生キー３ｂが再度押下されると、ステップＳ６２からステップＳ７２に進む。ステップＳ７２では、フリップフロップＦ１をセット／リセットすることで、ＡＮＤ回路２２ａから１パルス出力し、上位アドレスカウンタの値を「１」だけインクリメントし、指定されるブロックを次のブロックとする。この結果、次のブロックに記憶されている音声データが再生される。また、このとき、レジスタＬを「１」だけインクリメントしておく。なお、再生処理では、常に、タイマＴが５秒に達した時点（ステップＳ２６）でのみ、音声データの再生を停止する。
【００４７】
なお、上記実施例では、本発明を携帯型の電子時計に適用した例について述べたが、本発明は電子時計以外の電子機器、例えば、携帯型の電話機やページャー、電子手帳等の情報機器、あるいは携帯型ではなく据え置き型の各種電子機器にも適用できる。また、音声データの記憶メモリとしては、フラッシュタイプのＥＥＰＲＯＭに限らず、他の揮発性、或いは不揮発性のメモリを用いる事が可能である。さらに、音声データの録音／再生だけでなく、画像データ等他のデータのの記憶／表示にも適用できる。
【００４８】
【発明の効果】
本発明によれば、半導体チップの端子数を増やさずに、半導体メモリの複数のブロック毎に、データを選択的に録音再生できるという利点がある。
【図面の簡単な説明】
【図１】本発明の一実施例による電子腕時計の構成を示すブロック図である。
【図２】本実施例によるＲＡＭ９のデータ構成を示す概念図である。
【図３】本実施例によるアドレス制御部２２の回路構成を示す回路図である。
【図４】本実施例による電子腕時計の外観構成を示す模式図である。
【図５】本実施例によるメイン動作を説明するためのフローチャートである。
【図６】本実施例によるキー処理の動作を説明するためのフローチャートである。
【図７】本実施例によるブロック指定時におけるＬＣＤ表示器の表示例を示す概念図である。
【図８】本実施例による録音／再生中におけるＬＣＤ表示器の表示例を示す概念図である。
【符号の説明】
１  制御用集積回路（制御回路）
２  メモリ制御集積回路（半導体チップ）
３  キー入力部
３ａ  録音キー
３ｂ  再生キー
３ｃ  選択キー
７  制御部（記憶指令信号出力手段、読出指令信号出力手段、第１の出力制御手段、第２の出力制御手段）
９  指定データ記憶手段
１４  ＬＣＤ表示器
Ｆ１  フリップフロップ（読出指令信号出力手段、第２の出力制御手段）
Ｆ２  フリップフロップ（記憶指令信号出力手段、第１の出力制御手段）
Ｆ３  フリップフロップ
Ｔ１  再生指令信号入力端子（読出指令信号入力端子）
Ｔ２  録音指令信号入力端子（記憶指令信号入力端子）
２２  アドレス制御部（アドレス指定手段、書き込み読み出し制御手段、ジャンプ制御手段、記憶制御手段、読出制御手段）
２５  ＥＥＰＲＯＭ（半導体メモリ）
【図１】
0003968392.tif 000002
【図２】
0003968392.tif 000003
【図３】
0003968392.tif 000004
【図４】
0003968392.tif 000005
【図５】
0003968392.tif 000006
【図６】
0003968392.tif 000007
【図７】
0003968392.tif 000008
【図８】
0003968392.tif 000009