(57)【特許請求の範囲】
【請求項１】
ＰＷＭ信号生成用のカウンタ及びデューティ設定レジスタを有し、３相モータを駆動するための３相のＰＷＭ信号を生成するＰＷＭ信号生成回路と、
前記３相モータの供給電流を示すアナログ信号をデジタル信号に変換する複数のＡＤ変換器とを備え、
前記複数のＡＤ変換器によりＡＤ変換されたデジタル信号に基づいて、前記ＰＷＭ信号生成回路で生成されるＰＷＭ信号のパルス幅を制御するようにしたインバータ制御用半導体装置において、
前記カウンタのカウンタ値が所定値の時、前記カウンタから信号を受けて自動的に時間計測を開始するタイマ手段を備え、前記タイマ手段が設定タイマ周期を計測すると、前記複数のＡＤ変換器のうち１つを起動させるＡＤ変換起動要因を発生するＡＤ変換起動要因発生手段を備え、
前記設定タイマ周期は、前記３相のＰＷＭ信号のＯＮ、ＯＦＦの組み合わせが異なる複数のタイミングで前記複数のＡＤ変換器のうち１つが起動されるように設定されることを特徴とするインバータ制御用半導体装置。
【請求項２】
前記タイマ手段のタイマ周期は、前記デューティ設定レジスタに設定されるデューティ設定値に基づいて、前記３相のＰＷＭ信号のＯＮ、ＯＦＦの組み合わせが異なる複数のタイミングを計数できるように設定され、
前記ＡＤ変換起動要因発生手段は、前記タイマ手段のタイマ周期を格納するタイマ周期格納手段を備えることを特徴とする請求項１記載のインバータ制御用半導体装置。
【請求項３】
前記ＡＤ変換起動要因発生手段において、
前記タイマ手段及び前記タイマ周期格納手段は、各々、前記ＡＤ変換器に対応して同数個備えられ、
前記各タイマ手段は、対応するタイマ周期格納手段に格納されたタイマ周期を計測した時点でＡＤ変換起動要因を発生して対応するＡＤ変換器に出力する
ことを特徴とする請求項２記載のインバータ制御用半導体装置。
【請求項４】
前記ＡＤ変換起動要因発生手段において、
前記タイマ手段は１個備えられると共に、
前記タイマ周期格納手段は前記ＡＤ変換器と同数個備えられ、更に、
前記タイマ周期格納手段と同数個備えられた比較手段を有し、
前記各比較手段は、対応するタイマ周期格納手段に格納されたタイマ周期と前記タイマ手段の計測値とを比較し、一致したときＡＤ変換起動要因を発生して対応するＡＤ変換器に出力する
ことを特徴とする請求項２記載のインバータ制御用半導体装置。
【請求項５】
ＰＷＭ信号生成用のカウンタ及びデューティ設定レジスタを有し、３相モータを駆動するための３相のＰＷＭ信号を生成するＰＷＭ信号生成回路と、
前記３相モータの供給電流を示すアナログ信号をデジタル信号に変換する複数のＡＤ変換器とを備え、
前記複数のＡＤ変換器によりＡＤ変換されたデジタル信号に基づいて、前記ＰＷＭ信号生成回路で生成されるＰＷＭ信号のパルス幅を制御するようにしたインバータ制御用半導体装置において、
設定タイマ周期を格納するタイマ周期格納手段と、前記タイマ周期格納手段に対応して設けられる比較器とを各々前記ＡＤ変換器と同数備え、前記ＰＷＭ信号生成回路のＰＷＭ信号生成用のカウンタのカウンタ値と前記タイマ周期格納手段に格納された設定タイマ周期とを対応する比較器で比較し、一致するときは前記複数のＡＤ変換器のうち１つを起動させるＡＤ変換起動要因を発生するＡＤ変換起動要因発生手段を備え、
前記設定タイマ周期は、前記３相のＰＷＭ信号のＯＮ、ＯＦＦの組み合わせが異なる複数のタイミングで前記複数のＡＤ変換器のうち１つが起動されるように設定されることを特徴とするインバータ制御用半導体装置。
【請求項６】
さらにＣＰＵを有し、
前記ＣＰＵが、前記デューティ設定レジスタに設定されるデューティ設定値に基づいて、前記タイマ周期格納手段に格納するタイマ周期を演算することを特徴とする請求項２記載のインバータ制御用半導体装置。
【請求項７】
前記ＰＷＭ信号生成回路のデューティ設定レジスタから、このデューティ設定レジスタに設定されたデューティ設定値の信号を受け、このデューティ設定値に基づいて前記タイマ手段のタイマ周期を設定し、このタイマ周期を前記タイマ周期格納手段に格納するタイマ周期設定手段を備えた
ことを特徴とする請求項２記載のインバータ制御用半導体装置。
【請求項８】
ＰＷＭ信号生成用のカウンタ、デューティ設定レジスタ及びデッドタイム挿入回路を有し、３相モータを駆動するための３相のＰＷＭ信号を生成するＰＷＭ信号生成回路と、
前記３相モータの供給電流を示すアナログ信号をデジタル信号に変換する複数のＡＤ変換器とを備え、
前記複数のＡＤ変換器によりＡＤ変換されたデジタル信号に基づいて、前記ＰＷＭ信号生成回路で生成されるＰＷＭ信号のパルス幅を制御すると共に、生成される同相のＰＷＭ信号間にデッドタイムを挿入するようにしたインバータ制御回路装置において、
前記３相のＰＷＭ信号のＯＮ、ＯＦＦの組み合わせが異なる複数のタイミングで前記複数のＡＤ変換器のうち１つが起動されるように、前記デッドタイム挿入回路がデッドタイムを挿入してから設定時間を経過した時に、前記複数のＡＤ変換器のうち１つを起動させるＡＤ変換起動要因を発生させるディレイ挿入手段を備えたことを特徴とするインバータ制御用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＤ変換器を搭載したインバータ制御用半導体装置に関する。
【０００２】
【従来の技術】
従来、インバータ制御用のマイクロコンピュータには、図１２に示すように、ＣＰＵ１ａＲＯＭ１ｂ、ＲＡＭ１ｃ、タイマ１ｄ、シリアル通信回路１ｅ、I/Oポート１ｆ、２個のＡＤ変換器１ｇ、１ｈ、ＰＷＭ生成回路１ｉなどが備えられる。
【０００３】
前記インバータ制御用のＰＷＭ信号生成回路１ｉは、一般的には、図１３に示すように、デッドタイムが付加された６相のＰＷＭ（Pulse Width Modulation）信号を生成する。これらの信号は、デューティの異なるＵ相、Ｖ相、Ｗ相の３相のＰＷＭ信号と、それらの反転信号である/Ｕ相、/Ｖ相、/Ｗ相の３相の信号であって、対応する２相（Ｕ相と/Ｕ相、Ｖ相と/Ｖ相、Ｗ相と/Ｗ相）の間には、この両相の信号が所定の一定時間だけ共にＯＮしない時間（デッドタイム）が設けられている。
【０００４】
このＰＷＭ信号生成回路１ｉは、種々の構成のものが知られているが、一般的には、カウンタと比較器（コンパレータ）等から構成される。この一例を図１４に示す。同図の例では、カウンタ３と、このカウンタ３の最大カウント値（キャリア設定値）を格納するキャリア設定レジスタ４と、前記カウンタ３の現在のカウント値をキャリア設定値と比較する比較器５とが備えられ、図１３に示すように、カウンタ３の現在のカウント値が前記キャリア設定値又は零値と一致した時点では、比較器５はカウンタ３をアップカウントからダウンカウントに又はその逆に反転させる。
【０００５】
更に、図１４のＰＷＭ信号生成回路１iには、相回路６ｕが備えられる。同図にはＵ相の相回路６ｕのみが記載されるが、Ｖ相、Ｗ相にもＵ相と同一構成の相回路が備えられる。前記相回路６ｕは、内部に、図１３に示したデューティ設定値Ｕを格納するデューティ設定レジスタ７ｕと、前記カウンタ３のカウント値を前記デューティ設定レジスタ７ｕのデューティ設定値Ｕと比較する比較器８ｕと、カウンタ３のカウント値がデューティ設定値Ｕと一致した時点で前記比較器８ｕから信号を受けてＵ相及び/Ｕ相のＰＷＭ信号を反転するフリップフロップ回路９ｕと、Ｕ相及び/Ｕ相のＰＷＭ信号間にデッドタイムを挿入するデッドタイム挿入回路１０ｕとを備えている。
【０００６】
このようなＰＷＭ信号生成回路１iを備えたインバータ制御用マイクロコンピュータ１は、例えば図１５に示すように、モータＭを駆動するインバータ装置の制御に使用される。すなわち、図１５では、インバータ制御用マイクロコンピュータ１は、その内蔵するＰＷＭ信号生成回路１iから６相のＰＷＭ信号を、図１２に示したI/Oポート1fを介して、対応する駆動トランジスタ１５ｕ、１５/ｕ、１５ｖ、１５/ｖ、１５ｗ、１５/ｗに出力して、モータＭの速度制御などを行っている。この際、モータＭの状態、例えばロータ位置や、モータＭに供給される電流値、その際の電圧値などをセンサ１６、１７により測定し、これらの測定値に応じて各相のデューティ設定レジスタ（Ｕ相では７ｕ）に設定するデューティ設定値を逐次変更して、各相のＰＷＭ信号のパルス幅などをきめ細かく決定している。
【０００７】
従って、センサ１６、１７による電流値等の精度良い計測は、モータＭのきめ細かい制御には必要不可欠である。モータＭへの供給電流をセンサ１６又はセンサ１７で計測する場合には、センサ１６又はセンサ１７の計測値をインバータ制御用マイクロコンピュータ１内のＡ/Ｄ変換器１g又は１hによりＡＤ変換をスタートするタイミングが重要な要素となってくる。従来では、モータＭの供給電流値を計測したセンサ１６又はセンサ１７の出力値をＡＤ変換するために、図１６に示すように、一定間隔で定期的に、カウンタ３のカウント値に同期して自動的にＡＤ変換をスタートさせる機能を持ったインバータ制御用マイクロコンピュータも一般に使用されている。この機能を持ったマイクロコンピュータにおけるＡ/Ｄ変換器の構成を図１７に示す。
【０００８】
同図は、例えば図１２に示したＡ／Ｄ変換器１ｇの内部のブロック図を示す。同図において、ＡＤＣＴＲ１ｇａはＡＤ変換を制御するためのＡＤ変換制御レジスタである。このレジスタＡＤＣＴＲ１ｇａにおいて、ビットＡＤＳＴ（７ビット目）はＡＤ変換の開始を制御するビットであり、このビット値が"０"から"１"に変更された時にアナログ・デジタル変換回路１ｇｂを動作させて、ＡＤ変換を開始させる。レジスタＡＤＣＴＲ１ｇａの他のビット０〜６にはその他のＡＤ変換を制御するためのビットが割り当てられる。この構成では、ビットＡＤＳＴの値を設定する信号として、図１７では、ＣＰＵからの書込み信号、カウンタ３のアンダーフロー又はオーバーフローを検出した信号の何れかが選択される。カウンタ３のアンダーフロー又はオーバーフローの検出信号が選択された場合には、そのアンダー又はオーバーフローに同期して、図１３のアンダー又はオーバーフローのタイミングでＡＤ変換が開始される。
【０００９】
【発明が解決しようとする課題】
ところで、モータの電流値を測定する場合に、何れの時点で測定するのが良いかを検討したところ、６相のＰＷＭ信号を用いる場合には、図１３の時間帯Ａ、Ｂ、Ｃ、Ｄでは、各々、Ｕ相、Ｖ相、Ｗ相の３相のＰＷＭ信号のＯＮ、ＯＦＦの組合せが異なって、モータＭへの電流の流れ方が変化する。例えば、時間帯Ｂでは、Ｕ相及びＷ相のＰＷＭ信号はＯＦＦし、Ｖ相のＰＷＭ信号はＯＮしており、モータＭにはＶ相からＵ相及びＷ相に電流が流れる。一方、時間帯Ｃでは、Ｕ相及びＶ相のＰＷＭ信号がＯＮし、Ｗ相のＰＷＭ信号はＯＦＦしており、モータＭにはＵ相及びＶ相からＷ相に電流が流れる。従って、モータＭの電流値をきめ細かく測定するには、モータＭへの電流の流れ方が相互に異なる時間帯Ａ、Ｂ、Ｃ、Ｄの何れか１点又は複数点で測定することが望まれる。
【００１０】
しかしながら、前記従来のインバータ制御用マイクロコンピュータでは、前記時間帯Ａ、Ｂ、Ｃ、Ｄの少なくとも１点でモータＭへの電流の計測値をＡＤ変換しようとすると、ＣＰＵ１ａでＡＤ変換の開始を制御する必要があるが、このＣＰＵ１ａによる制御は、図１８に示すように、第１に、ＡＤ変換の開始タイミングの測定処理（具体的にはカウンタ３のアンダーフロー時にタイマをスタートさせる処理）、第２にＡＤ変換開始処理（ＡＤ変換制御レジスタＡＤＣＴＲ１ｇａのビットＡＤＳＴを"１"に設定する処理）、第３にＡＤ変換値取得処理、の３つのソフトウェアの割り込み処理が必要となる。近年では、１つのマイクロコンピュータのみを用いて、前記のモータ制御の他に電源制御やシステム制御等の制御を同時に行う傾向がある。このため、前記のように３つの割り込み処理の何れかが制御の優先順位等によって遅延される場合もあり、この場合にはＡＤ変換のスタートタイミングにズレが生じ、精度良い電流値が得られない欠点を招く。一方、これら３つの割り込み処理が優先された場合には、システム制御等の他の制御に遅れが発生する欠点が生じる。
【００１１】
本発明は以上の欠点に鑑みてなされたものであり、その目的は、ＰＷＭ信号生成回路を備えたインバータ制御用半導体装置において、センサの計測値のＡＤ変換を所望の開始タイミングで確実に開始させるようにすることにある。
【００１２】
【課題を解決するための手段】
以上の目的を達成するため、本発明では、ハードウェア構成を用いてセンサの計測値のＡＤ変換を所望の開始タイミングで確実に開始させる。
【００１３】
すなわち、請求項１記載の発明のインバータ制御用半導体装置は、ＰＷＭ信号生成用のカウンタ及びデューティ設定レジスタを有し、３相モータを駆動するための３相のＰＷＭ信号を生成するＰＷＭ信号生成回路と、前記３相モータの供給電流を示すアナログ信号をデジタル信号に変換する複数のＡＤ変換器とを備え、前記複数のＡＤ変換器によりＡＤ変換されたデジタル信号に基づいて、前記ＰＷＭ信号生成回路で生成されるＰＷＭ信号のパルス幅を制御するようにしたインバータ制御用半導体装置において、前記カウンタのカウンタ値が所定値の時、前記カウンタから信号を受けて自動的に時間計測を開始するタイマ手段を備え、前記タイマ手段が設定タイマ周期を計測すると、前記複数のＡＤ変換器のうち１つを起動させるＡＤ変換起動要因を発生するＡＤ変換起動要因発生手段を備え、前記設定タイマ周期は、前記３相のＰＷＭ信号のＯＮ、ＯＦＦの組み合わせが異なる複数のタイミングで前記複数のＡＤ変換器のうち１つが起動されるように設定されることを特徴とする。
【００１４】
請求項２記載の発明は、前記請求項１記載のインバータ制御用半導体装置において、前記タイマ手段のタイマ周期は、前記デューティ設定レジスタに設定されるデューティ設定値に基づいて、前記３相のＰＷＭ信号のＯＮ、ＯＦＦの組み合わせが異なる複数のタイミングを計数できるように設定され、前記ＡＤ変換起動要因発生手段は、前記タイマ手段のタイマ周期を格納するタイマ周期格納手段を備えることを特徴とする。
【００１５】
請求項３記載の発明は、前記請求項２記載のインバータ制御用半導体装置において、前記ＡＤ変換起動要因発生手段において、前記タイマ手段及び前記タイマ周期格納手段は、各々、前記ＡＤ変換器に対応して同数個備えられ、前記各タイマ手段は、対応するタイマ周期格納手段に格納されたタイマ周期を計測した時点でＡＤ変換起動要因を発生して対応するＡＤ変換器に出力することを特徴とする。
【００１６】
請求項４記載の発明は、前記請求項２記載のインバータ制御用半導体装置において、前記ＡＤ変換起動要因発生手段において、前記タイマ手段は１個備えられると共に、前記タイマ周期格納手段は前記ＡＤ変換器と同数個備えられ、更に、前記タイマ周期格納手段と同数個備えられた比較手段を有し、前記各比較手段は、対応するタイマ周期格納手段に格納されたタイマ周期と前記タイマ手段の計測値とを比較し、一致したときＡＤ変換起動要因を発生して対応するＡＤ変換器に出力することを特徴とする。
【００１７】
請求項５記載の発明のインバータ制御用半導体装置は、ＰＷＭ信号生成用のカウンタ及びデューティ設定レジスタを有し、３相モータを駆動するための３相のＰＷＭ信号を生成するＰＷＭ信号生成回路と、前記３相モータの供給電流を示すアナログ信号をデジタル信号に変換する複数のＡＤ変換器とを備え、前記複数のＡＤ変換器によりＡＤ変換されたデジタル信号に基づいて、前記ＰＷＭ信号生成回路で生成されるＰＷＭ信号のパルス幅を制御するようにしたインバータ制御用半導体装置において、設定タイマ周期を格納するタイマ周期格納手段と、前記タイマ周期格納手段に対応して設けられる比較器とを各々前記ＡＤ変換器と同数備え、前記ＰＷＭ信号生成回路のＰＷＭ信号生成用のカウンタのカウンタ値と前記タイマ周期格納手段に格納された設定タイマ周期とを対応する比較器で比較し、一致するときは前記複数のＡＤ変換器のうち１つを起動させるＡＤ変換起動要因を発生するＡＤ変換起動要因発生手段を備え、前記設定タイマ周期は、前記３相のＰＷＭ信号のＯＮ、ＯＦＦの組み合わせが異なる複数のタイミングで前記複数のＡＤ変換器のうち１つが起動されるように設定されることを特徴とする。
【００１８】
請求項６記載の発明は、前記請求項２記載のインバータ制御用半導体装置において、さらにＣＰＵを有し、前記ＣＰＵが、前記デューティ設定レジスタに設定されるデューティ設定値に基づいて、前記タイマ周期格納手段に格納するタイマ周期を演算することを特徴とする。
【００１９】
請求項７記載の発明は、前記請求項２記載のインバータ制御用半導体装置において、前記ＰＷＭ信号生成回路のデューティ設定レジスタから、このデューティ設定レジスタに設定されたデューティ設定値の信号を受け、このデューティ設定値に基づいて前記タイマ手段のタイマ周期を設定し、このタイマ周期を前記タイマ周期格納手段に格納するタイマ周期設定手段を備えたことを特徴とする。
【００２０】
請求項８記載の発明のインバータ制御用半導体装置は、ＰＷＭ信号生成用のカウンタ、デューティ設定レジスタ及びデッドタイム挿入回路を有し、３相モータを駆動するための３相のＰＷＭ信号を生成するＰＷＭ信号生成回路と、前記３相モータの供給電流を示すアナログ信号をデジタル信号に変換する複数のＡＤ変換器とを備え、前記複数のＡＤ変換器によりＡＤ変換されたデジタル信号に基づいて、前記ＰＷＭ信号生成回路で生成されるＰＷＭ信号のパルス幅を制御すると共に、生成される同相のＰＷＭ信号間にデッドタイムを挿入するようにしたインバータ制御回路装置において、前記３相のＰＷＭ信号のＯＮ、ＯＦＦの組み合わせが異なる複数のタイミングで前記複数のＡＤ変換器のうち１つが起動されるように、前記デッドタイム挿入回路がデッドタイムを挿入してから設定時間を経過した時に、前記複数のＡＤ変換器のうち１つを起動させるＡＤ変換起動要因を発生させるディレイ挿入手段を備えたことを特徴とする。
【００２１】
以上により、請求項１〜８記載の発明では、ＰＷＭ信号生成用のカウンタが例えばダウンカウントを終了すると、この時点でＡＤ変換起動要因発生手段において、タイマ手段が前記カウンタからのアンダーフロー信号を受けて時間計測を自動的に開始する。その後、設定タイマ周期が計測された時点で、ＡＤ変換起動要因が発生されてＡＤ変換器が起動するので、前記タイマ手段での設定タイマ周期をＰＷＭ信号のＯＮ、ＯＦＦの特定の組合せとなる所望の時間に設定しておけば、所望通りの時刻でセンサの計測値のＡＤ変換を開始することができる。従って、センサの計測値を精度良く取得することが可能である。しかも、ＣＰＵによるタイマスタート処理及び所定時間計測時でのＡＤ変換開始処理という割り込み処理が不要になるので、ＣＰＵの負担が軽減されて、ＣＰＵが行う温度制御などの他の制御に遅延が生じることが有効に抑制される。
【００２２】
特に、ＡＤ変換器が複数個備えられる場合に、タイマ手段でのタイマ周期を所望の複数種類だけ設定可能である。従って、複数のＡＤ変換器によるＡＤ変換の開始が相互に独立して行われるので、それらのＡＤ変換の開始タイミングが極めて近接する場合であっても、これらのＡＤ変換開始タイミングで確実にＡＤ変換を行うことができる。
【００２３】
更に、請求項４記載の発明では、新たに備えるタイマ手段を１個に制限できるので、低価格及び小型化が可能である。
【００２４】
加えて、請求項５記載の発明では、新たに備えるタイマ手段をＰＷＭ信号生成用のカウンタで兼用するので、新たにタイマ手段を設ける必要がない。
【００２５】
また、請求項７記載の発明では、ＰＷＭ信号生成回路のデューティ設定レジスタにデューティ設定値が設定されると、このデューティ設定値に基づいて、タイマ周期設定手段がタイマ手段のタイマ周期を自動的に設定するので、このタイマ周期の設定をＣＰＵにより行う場合と比較して、ＣＰＵの負担が一層軽減される。
【００２６】
更に、請求項８記載の発明では、デッドタイム挿入回路により同相のＰＷＭ信号にデッドタイムが挿入されると、その挿入後の各相のＰＷＭ信号間のＯＮ、ＯＦＦの組合せは変化して、その挿入前とは異なることを利用して、前記デッドタイム挿入後の設定時間の経過時にディレイ挿入手段がＡＤ変換起動要因を発生すると、この時点でＡＤ変換器が起動するので、ディレイ挿入手段の設定時間（ディレイ時間）を所望の時間に設定すると、ＰＷＭ信号の任意のＯＮ、ＯＦＦの組合せの時点でセンサの計測値が、ＣＰＵによることなく、自動的にＡＤ変換されることになる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２８】
（第１の実施の形態）
図１に本発明の第１の実施の形態を示す。同図はインバータ制御用マイクロコンピュータに備えるＰＷＭ信号生成回路のブロック図を示す。本実施の形態のインバータ制御用マイクロコンピュータの全体構成は既述した図１２と同様であるので、その説明を省略する。
【００２９】
図１に示したＰＷＭ信号生成回路１ｉは、図１４に示した従来のＰＷＭ信号生成回路にタイマ２１及びタイマ周期設定レジスタ２２が追加された構成を持つ。これらのタイマ２１及びタイマ周期設定レジスタ２２は、図１２に示したインバータ制御用マイクロコンピュータ内に備えるＡＤ変換器１ｇに対応し、このＡＤ変換器１ｇは図１５に示したセンサ１６又はセンサ１７が計測したアナログ電流値をデジタル値に変換する。図１２に示したインバータ制御用マイクロコンピュータ内に備えるＡＤ変換器１ｈは、図１５に示したセンサ１６又はセンサ１７が計測したアナログ電流値をデジタル値に変換し、このＡＤ変換器１ｈに対しても、前記ＡＤ変換器１ｇと同様に、タイマ及びタイマ周期設定レジスタが備えられている。
【００３０】
前記各タイマ（タイマ手段）２１は、カウンタ３のカウント値が零値（所定値）の時にカウンタ３からアンダーフロー信号を受けて、この信号に同期して自動的にカウントを開始する。また、前記各タイマ周期設定レジスタ２２には、対応するタイマ２１のカウントの開始から終了までの期間、即ちタイマ周期を格納する。このタイマ周期は、図１３においてＰＷＭ信号のＯＮ、ＯＦＦの組合せの切換り後の所定タイミング、例えば時間帯Ｂ内で一方のタイマ２１がカウントを終了するようにする場合には、Ｖ相のデューティ設定レジスタに格納されたデューティ設定値Ｖを基準に、カウンタ３のカウント値がこのデューティ設定値Ｖに至るまでの時間に所定時間αを加算した時間に設定される。同様に、ＡＤ変換器１ｈに対応するタイマ周期設定レジスタ２２には、例えば時間帯Ｃ内で対応するタイマ２１がカウントを終了するように、Ｕ相のデューティ設定レジスタ７ｕに格納されたデューティ設定値Ｕに至るまでの時間に所定時間αを加算した時間に設定される。これらのタイマ周期は、何れかのデューティ設定値を基準とするが、所定時間βを減算した時間でも良い。例えば、時間帯Ｂ内でタイマ２１がカウントを終了するように、Ｕ相のデューティ設定レジスタ７ｕに格納されたデューティ設定値Ｕに至るまでの時間に所定時間βを減算した時間に設定しても良い。これらのタイマ周期は、ＣＰＵ１ａにより演算されて、各タイマ周期設定レジスタ（タイマ周期格納手段）２２に格納される。尚、前記所定時間α、βの値は、ＣＰＵからの命令により与えられる。これは、ＰＷＭ信号を受ける駆動トランジスタ１５ｕ〜１５/ｗの特性に応じてあらゆるモータＭの駆動回路や他の制御対象に適用可能とするためである。
【００３１】
前記各タイマ２１がカウントを終了すると、その出力信号はＡＤ変換起動要因を示す信号として、対応するＡＤ変換器１ｇ、１ｈに出力される。ＡＤ変換器１ｇ、１ｈは、図１１にＡＤ変換器１ｇを例示するように、前記ＡＤ変換起動要因、及び従来と同様のＣＰＵ１ａからの割り込み指令、カウンタ３のアンダー又はオーバーフロー信号がＡＤ変換制御レジスタＡＤＣＴＲ１ｇａに入力されて、その第７ビット目ＡＤＳＴの値が"０"から"１"に変更されることにより、内蔵するアナログ・デジタル変換回路１ｇｂが動作して、ＡＤ変換を開始する。
【００３２】
前記各ＡＤ変換器１ｇ、１ｈ毎のタイマ２１及びタイマ周期設定レジスタ２２により、タイマ２１が前記タイマ周期設定レジスタ２２に格納された設定タイマ周期を計測した時点のＰＷＭ信号の特定のＯＮ、ＯＦＦの組合せにおいて、ＡＤ変換起動要因を発生して、対応するＡＤ変換器１ｇ、１ｈを起動させるようにしたＡＤ変換起動要因発生手段４０を構成する。
【００３３】
次に、本実施の形態のインバータ制御用マイクロコンピュータの動作を図２に基づいて説明する。カウンタ３がダウンカウントを終了してアンダーフロー信号を出力すると、各タイマ２１はカウントを開始し、対応するタイマ周期設定レジスタ２２に格納されたタイマ周期をカウントした時点でＡＤ変換起動要因を発生し、これを対応するＡＤ変換器１ｇ又は１ｈに出力して、その内部のアナログ・デジタル変換回路１ｇｂを動作させる。その結果、ＡＤ変換のスタートタイミングは所期通り所望の時間帯（例えばＢ、Ｃ内）で行われて、モータＭの供給電流値を精度良く取得することができる。そして、このようにして得られたモータＭの電流値は、次周期のＰＷＭ信号のパルス幅の調整制御に供される。
【００３４】
しかも、本実施の形態では、モータＭの供給電流値の取得についてのＣＰＵ１ａの処理は、図１０に示すように、ＡＤ変換値の取得への割り込みによるソフトウェア処理のみとなり、図１８に示した従来のようにＡＤ変換の開始タイミング測定処理（タイマスタート処理）及びＡＤ変換開始処理への割り込みによるソフトウェア処理が不要となる。従って、ＣＰＵ１ａがモータ制御や電源制御、システム制御を共に行うものであっても、モータ制御以外の電源制御やシステム制御に遅延が生じることを有効に抑制することが可能である。
【００３５】
更に、本実施の形態では、各ＡＤ変換器１ｇ、１ｈが各々独立にＡＤ変換を行うので、図１３の時間帯Ｂ、Ｃ内でのＡＤ変換開始タイミングが極めて近接した場合であっても、この２つのＡＤ変換開始タイミングで確実にＡＤ変換を行うことができると共に、全てのＡＤ変換が終了するまでの時間を短縮できる。また、追加するタイマ２１は単純にカウントを行うものであるので、インバータ制御用マイクロコンピュータ内に元々備えるタイマ１ｄを利用することができ、実現が容易である。
【００３６】
（第２の実施の形態）
次に、本発明の第２の実施の形態を説明する。図３は本実施の形態のＰＷＭ信号生成回路の内部構成を示す。本実施の形態では、追加するタイマを複数のＡＤ変換器で共用するようにしたものである。尚、本実施の形態及び以下に説明する実施の形態では、インバータ制御用マイクロコンピュータの全体構成は図１２と同様であるので、その説明を省略する。
【００３７】
図３に示したＰＷＭ信号生成回路では、複数（２個）のＡＤ変換器１ｇ、１ｈ間で１個のタイマ（タイマ手段）２５が共用される。ＡＤ変換器１ｇに対応してタイマ周期設定レジスタ２６及び比較器２７が配置されている。図示していないが、ＡＤ変換器１ｈに対応してもタイマ周期設定レジスタ及び比較器が配置される。前記共用される１つのタイマ２５は、カウンタ３からのアンダーフロー検出信号を受けてカウントを開始する。このタイマ２５のカウント値は各比較器２７に出力される。各比較器（比較手段）２７は、対応するタイマ周期設定レジスタ２６に設定されたタイマ周期をタイマ２５のカウント値と比較し、この両者が一致した時点でＡＤ変換起動要因を信号として対応するＡＤ変換器１ｇ又は１ｈに出力して、対応するＡＤ変換器１ｇ、１ｈ内のＡＤ変換制御レジスタＡＤＣＴＲ１ｇａのビットＡＤＳＴを"１"にし、アナログ・デジタル変換回路１ｇｂを動作させる。前記各タイマ周期設定レジスタ２６は、第１の実施の形態のタイマ周期設定レジスタ２２と同様に、何れかのデューティ設定レジスタ（Ｕ相では７Ｕ）に設定されたデューティ設定値を基準として、このデューティ設定値と所定時間α又はβとに応じたタイマ周期がＣＰＵ１ａから設定される。
【００３８】
従って、本実施の形態では、第１の実施の形態と同様に、各ＡＤ変換器１ｇ、１ｈによるＡＤ変換のスタートタイミングは、図４から判るように、タイマ周期設定レジスタ２６に設定した所望の時間帯（例えばＢ、Ｃ）の所定時刻に正確に一致して、モータＭの供給電流値を精度良く取得することができると共に、ＡＤ変換の開始タイミング測定処理及びＡＤ変換開始処理への割り込みによるソフトウェア処理を不要にして、モータ制御以外の電源制御やシステム制御に遅延が生じることを有効に抑制することが可能である。
【００３９】
更に、本実施の形態では、カウンタ３はアンダーフロー信号を出力する構成であるのが一般的であるので、図１４に示したＰＷＭ信号生成回路の基本構成は何ら変更する必要がなく、製品の開発期間を短縮できる。
【００４０】
しかも、各ＡＤ変換器１ｇ、１ｈに対応して比較器２７を設ける必要があるものの、追加したタイマ２５がＡＤ変換器１ｇ、１ｈで共用されていて、比較器２７よりも高価格で大型のタイマが１つで済むので、前記第１の実施の形態に比較して、低価格及び小型化が可能である利点を有する。従って、技術的効果、製品の開発期間及び製品コストの全てを考慮すると、本実施の形態が製品化に適している。
【００４１】
（第３の実施の形態）
続いて、本発明の第３の実施の形態を説明する。図５は本実施の形態のＰＷＭ信号生成回路の内部構成を示す。本実施の形態では、前記第２の実施の形態のタイマ２５を不要にしたものである。
【００４２】
すなわち、図５のＰＷＭ信号生成回路では、各ＡＤ変換器１ｇ、１ｈに対応して、各々、タイマ周期設定レジスタ２６及び比較器２８が配置されるが、図３のタイマ２５は配置されず、このタイマ２５のカウント値に代えてカウンタ３のカウント値が比較器２８に入力されている。従って、比較器（比較手段）２８は、対応するタイマ周期設定レジスタ２６に設定されたタイマ周期をカウンタ３のカウント値と比較し、その両者が一致した時に、対応するＡＤ変換器１ｇ又は１ｈにＡＤ変換起動要因を出力して、その内部のＡＤ変換制御レジスタＡＤＣＴＲ１ｇａのビットＡＤＳＴを"１"にし、アナログ・デジタル変換回路１ｇｂを動作させる。前記各タイマ周期設定レジスタ２６には、第１の実施の形態のタイマ周期設定レジスタ２２と同様に、何れかのデューティ設定レジスタ（Ｕ相では７Ｕ）に設定されたデューティ設定値を基準として、このデューティ設定値と所定時間α又はβとに応じたタイマ周期がＣＰＵ１ａから周期毎に設定される。例えば、ＡＤ変換器１ｇに対応するタイマ周期設定レジスタ２６には、図６に示すように、カウンタ３の所定カウント値（同図では零値）を基準とした場合には、Ｗ相のデューティ設定値と所定時間αとに応じたタイマ周期Ａが設定され、ＡＤ変換器１ｈに対応するタイマ周期設定レジスタには、Ｖ相のデューティ設定値と所定時間αとに応じたタイマ周期Ｂが設定される。
【００４３】
従って、本実施の形態では、前記第１の実施の形態と同様の作用を奏すると共に、前記第２の実施の形態と比較して、１つのタイマ２５の追加をも不要になり、より低価格になるメリットがある。一方、カウンタ３のカウント信号を取り出して各比較器２８に出力する必要があるため、図１４に示したＰＷＭ信号生成回路の基本構成を変更する必要が生じ、その分、製品の開発期間は長くなる。
【００４４】
（第４の実施の形態）
次に、本発明の第４の実施の形態を説明する。図７は本実施の形態のＰＷＭ信号生成回路の内部構成を示す。本実施の形態では、前記第２の実施の形態のタイマ周期設定レジスタ２６に設定するタイマ周期を、ＣＰＵ１ａではなく、タイマ周期設定回路により行うようにハードウエア構成を追加したものである。
【００４５】
すなわち、図７において、タイマ周期設定回路（タイマ周期設定手段）３０は、Ｕ相、Ｖ相及びＷ相のデューティ設定レジスタ（Ｕ相では７Ｕ）に設定されたデューティ設定値を受け、これらデューティ設定値のうち予め定めた１つのデューティ設定値と所定時間α又はβとに基づいて既述の通りタイマ周期を決定し、このタイマ周期を対応するタイマ周期設定レジスタ２６に格納する。
【００４６】
従って、本実施の形態では、タイマ周期設定回路３０が自動的にタイマ周期を対応するタイマ周期設定レジスタ２６に格納するので、ＣＰＵ１ａによるタイマ周期の演算及びタイマ周期設定レジスタ２６への格納操作が不要になり、ＣＰＵ１ａの負担を更に軽減することが可能である。
【００４７】
また、本実施の形態では、第３の実施の形態のＰＷＭ信号生成回路に対してタイマ周期設定回路３０を付加したが、前記第１又は第２の実施の形態のタイミング設定回路７、９（図１及び図３参照）に対してタイマ周期設定回路３０を付加しても良いのは勿論である。
【００４８】
（第５の実施の形態）
最後に、本発明の第５の実施の形態を説明する。本実施の形態では、既述の４つの実施の形態とは異なって、生成される同相のＰＷＭ信号間にデッドタイムが挿入される場合には、Ｕ相、Ｖ相及びＷ相のＰＷＭ信号のＯＮ、ＯＦＦの組合せの変化時にデッドタイムが挿入されることに着目し、このデッドタイムの挿入後の設定時間の経過後に電流計測値のＡＤ変換を開始させるようにしたものである。
【００４９】
図８は本実施の形態のＰＷＭ信号生成回路の内部構成を示す。同図では、図１４に示した基本構成に加えて、ＡＤ変換器１ｇ、１ｈに対応して各々ディレイ挿入回路（ディレイ挿入手段）３５が配置される。ＡＤ変換器１ｇに対応するディレイ挿入回路３５は、例えばＵ相のデッドタイム挿入回路１０ｕの出力信号を受けて、このデッドタイム挿入回路１０ｕによるデッドタイムの挿入後に設定時間γを計測する。また、ＡＤ変換器１ｈに対応するディレイ挿入回路３５は、例えばＶ相のデッドタイム挿入回路の出力信号を受けて起動を開始し、そのデッドタイム挿入後に設定時間δを計測する。これらのディレイ挿入回路３５は、設定時間γ又はδの経過時にＡＤ変換起動要因を発生して、これを対応するＡＤ変換器１ｇ、１ｈに出力して、その内部のＡＤ変換制御レジスタＡＤＣＴＲ１ｇａのビットＡＤＳＴを"１"にし、アナログ・デジタル変換回路１ｇｂを動作させる。
【００５０】
従って、本実施の形態では、図９に示すように、時間Ｔ１においてＶ相のＰＷＭ信号に対してデッドタイムの挿入が開始されると、その挿入終了後にＶ相に対応するディレイ挿入回路３５が起動を開始して、設定時間δが経過した時点で対応するＡＤ変換器１ｇに信号が出力されて、ＡＤ変換器１ｇによるモータＭの供給電流値のＡＤ変換が開始される。同様に、時間Ｔ２においてＵ相のＰＷＭ信号に対してデッドタイムの挿入が開始されると、その挿入終了後にＵ相に対応するディレイ挿入回路３５が起動を開始して、設定時間γが経過した時点で対応するＡＤ変換器１ｈに信号が出力されて、ＡＤ変換器１ｈによるモータＭの供給電流値のＡＤ変換が開始される。
【００５１】
従って、本実施の形態においても、既述の実施の形態と同様に、各ＡＤ変換器１ｇ、１ｈによるＡＤ変換のスタートタイミングが所期通り正確なるので、モータＭの供給電流値を精度良く取得することができると共に、従来のようなＡＤ変換の開始タイミング測定処理及びＡＤ変換開始処理への割り込みによるソフトウェア処理が不要になって、モータ制御以外の電源制御やシステム制御に遅延が生じることを有効に抑制することが可能である。
【００５２】
ここに、デッドタイムの長さは、一般的に、制御対象のモータや回路により調整が必要であるので、インバータ制御回路では、通常、デッドタイムの長さを変更できるようにデッドタイム測定用のタイマを備えており、このデッドタイム測定後は次のデッドタイム測定までタイマは空き状態になる。従って、このタイマをディレイ測定用として兼用することが可能である。よって、ディレイ挿入回路としては独自に追加することなく、特定のＰＷＭ信号のＯＮ、ＯＦＦの組合せ時にモータＭの供給電流のＡＤ変換をスタートさせることが可能である。
【００５３】
尚、以上の説明では、ＡＤ変換器１ｇ、１ｈの個数を２個としたが、３個、又は必要に応じて４個以上としても良いのは勿論である。更に、本発明は、モータＭの制御に限定されず、その他、種々の制御対象に対してインバータ制御するものに同様に適用できる。
【００５４】
【発明の効果】
以上説明したように、請求項１〜８記載の発明のインバータ制御用半導体装置によれば、ハードウェア構成により所望通りの時刻でセンサの計測値のＡＤ変換を開始することができるので、センサの計測値を精度良く取得できると共に、ＣＰＵの負担を軽減してＣＰＵが行う他の制御に遅延が生じることを有効に抑制できる。
【００５５】
特に、ＡＤ変換の開始を複数のタイミングで行う場合に、それらのＡＤ変換の開始タイミングが極めて近接するときであっても、これらのＡＤ変換開始タイミングで確実にＡＤ変換を行うことができる。
【００５６】
更に、請求項４及び５記載の発明によれば、新たに備えるタイマ手段を１個に制限又は不要にしたので、低価格及び小型化が可能である。
【００５７】
加えて、請求項７記載の発明によれば、タイマ周期設定手段を別途設けて、タイマ手段のタイマ周期をＣＰＵとは別に設定したので、ＣＰＵの負担を一層軽減することが可能である。
【００５８】
また、請求項８記載の発明によれば、デッドタイム挿入後の設定時間の経過時にＡＤ変換起動要因を発生するようにしたので、ＣＰＵによることなく、ＰＷＭ信号の任意のＯＮ、ＯＦＦの組合せの時点でセンサの計測値をＡＤ変換することができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態のインバータ制御用半導体装置に備えるＰＷＭ信号生成回路の内部構成を示す図である。
【図２】  同ＰＷＭ信号生成回路におけるＰＷＭ信号及びＡＤ変換のタイミングを示す図である。
【図３】  本発明の第２の実施の形態のインバータ制御用半導体装置に備えるＰＷＭ信号生成回路の内部構成を示す図である。
【図４】  同ＰＷＭ信号生成回路におけるＰＷＭ信号及びＡＤ変換のタイミングを示す図である。
【図５】  本発明の第３の実施の形態のインバータ制御用半導体装置に備えるＰＷＭ信号生成回路の内部構成を示す図である。
【図６】  同ＰＷＭ信号生成回路におけるＰＷＭ信号及びＡＤ変換のタイミングを示す図である。
【図７】  本発明の第４の実施の形態のインバータ制御用半導体装置に備えるＰＷＭ信号生成回路の内部構成を示す図である。
【図８】  本発明の第５の実施の形態のインバータ制御用半導体装置に備えるＰＷＭ信号生成回路の内部構成を示す図である。
【図９】  同ＰＷＭ信号生成回路におけるＰＷＭ信号及びＡＤ変換のタイミングを示す図である。
【図１０】  本発明のインバータ制御用半導体装置を使用した場合のＡＤ変換についてのＣＰＵ処理を示す図である。
【図１１】  本発明のインバータ制御用半導体装置におけるＡＤ変換器の内部構成を示す図である。
【図１２】  インバータ制御用半導体装置（マイクロコンピュータ）の基本構成例を示す図である。
【図１３】  インバータ制御用半導体装置を用いてＰＷＭ信号を生成する様子を示す図である。
【図１４】  従来のＰＷＭ信号生成回路の一例を示す図である。
【図１５】  インバータ制御回路の構成例を示す図である。
【図１６】  従来のＰＷＭ信号生成回路の一構成例及びＡＤ変換の制御系を示す図である。
【図１７】  従来のインバータ制御用半導体装置におけるＡＤ変換器の内部構成を示す図である。
【図１８】  従来のインバータ制御用半導体装置を使用した場合のＡＤ変換についてのＣＰＵ処理を示す図である。
【符号の説明】
１               インバータ制御用マイクロコンピュータ
１ａ             ＣＰＵ
１ｄ             タイマ
１ｇ、１ｈ       ＡＤ変換器
１ｇａ           ＡＤ変換制御レジスタ
１ｇｂ           アナログ・デジタル変換回路
１ｉ             ＰＷＭ信号生成回路
３               カウンタ
４               キャリア設定レジスタ
７ｕ             デューティ設定レジスタ
１０ｕ           デッドタイム挿入回路
１６、１７       センサ
Ｍ               モータ
２１、２５       タイマ（タイマ手段）
２２             タイマ周期設定レジスタ（タイマ周期格納手段）
２７、２８       比較器（比較手段）
３０             タイマ周期設定回路（タイマ周期設定手段）
３５             ディレイ挿入回路（ディレイ挿入手段）
４０             ＡＤ変換起動要因発生手段
γ、δ           設定時間
【図１】
0003897598.tif 000002
【図２】
0003897598.tif 000003
【図３】
0003897598.tif 000004
【図４】
0003897598.tif 000005
【図５】
0003897598.tif 000006
【図６】
0003897598.tif 000007
【図７】
0003897598.tif 000008
【図８】
0003897598.tif 000009
【図９】
0003897598.tif 000010
【図１０】
0003897598.tif 000011
【図１１】
0003897598.tif 000012
【図１２】
0003897598.tif 000013
【図１３】
0003897598.tif 000014
【図１４】
0003897598.tif 000015
【図１５】
0003897598.tif 000016
【図１６】
0003897598.tif 000017
【図１７】
0003897598.tif 000018
【図１８】
0003897598.tif 000019