(57)【特許請求の範囲】
【請求項１】
導電性金属酸化物よりなる第１物質層及び金属よりなる第２物質層が交互に積層され、前記第２物質層が蝕刻されてその幅が第１物質層の幅より短くなってフィン形構造を形成する第１電極と、第２電極と、前記第１電極と第２電極との間に形成された誘電物質とを含めてなることを特徴とするキャパシター。
【請求項２】
前記第２物質層の露出面が酸化層で覆われていることを特徴とする請求項１記載のキャパシター。
【請求項３】
前記第２物質層の露出面を覆う前記酸化層の厚さが５０〜２００Åであることを特徴とする請求項２記載のキャパシター。
【請求項４】
前記第１電極の前記第１物質層はルテニウム酸化物（Ｒｕｔｈｅｎｉｕｍｏｘｉｄｅ）、インジウムスズ酸化物（ＩｎｄｉｕｍＴｉｎｏｘｉｄｅ）、オスミウム酸化物（Ｏｓｍｉｕｍｏｘｉｄｅ）及びイリジウム酸化物（Ｉｒｉｄｉｕｍｏｘｉｄｅ）よりなるグループから選択された物質より構成されたことを特徴とする請求項１記載のキャパシター。
【請求項５】
前記第１電極の第２物質層は白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）及びタンタル（Ｔａ）より構成されたグループから選択された物質より構成されることを特徴とする請求項１記載のキャパシター。
【請求項６】
前記誘電物質がＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、Ｂｉ３Ｔｉ４Ｏ１２、ジルコン酸鉛（ｌｅａｄｚｉｒｃｏｎａｔｅ）、ＢＳＴ（ＢａＳｒＴｉＯ３）、ＳＴＯ（ＳｒＴｉＯ３）、五酸化タンタル、酸化シリコン、ＯＮＯ（ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）、チタンシリケート、窒化シリコン、酸化チタン、チタン酸鉛及びＳｒＢｉ２Ｔａ２Ｏ９とよりなる群の中で選択された少なくともいずれか一つであることを特徴とする請求項１記載のキャパシター。
【請求項７】
前記第２電極がＲｕ、Ｐｔ、Ｔｉ及びＩｒとよりなる群の中で選択されたいずれか一つを含むことを特徴とする請求項１記載のキャパシター。
【請求項８】
前記第２電極がポリシリコンを含めて構成され前記誘電物質が五酸化タンタルを含めて構成されることを特徴とする請求項１記載のキャパシター。
【請求項９】
前記キャパシターがトランジスタの電極に連結されてＤＲＡＭセル又は不揮発性メモリセルを構成することを特徴とする請求項１記載のキャパシター。
【請求項１０】
前記キャパシターが、前記第１電極と半導体基板上のソース領域を電気的に接続させる導電性プラグと、前記第１電極と前記導電性プラグとの間に形成される拡散障壁をさらに含めて構成されることを特徴とする請求項１記載のキャパシター。
【請求項１１】
導電性金属酸化物よりなる第１物質層及び金属よりなる第２物質層を交互に積層する段階と、
写真蝕刻方法で前記積層された第１物質層及び第２物質層をパターニングする段階と、
第２物質層に対して蝕刻選択性を有する蝕刻液で選択的蝕刻を行ってフィン形構造の第１電極を形成する段階と、
前記第１電極上に誘電物質を積層する段階と、
前記誘電物質の上部に第２電極を形成する段階とを含めて構成されたことを特徴とするキャパシターの製造方法。
【請求項１２】
前記フィン形構造の第１電極中の第２物質層の露出面を酸化する段階をさらに含めてなることを特徴とする請求項１１記載のキャパシターの製造方法。
【請求項１３】
前記第２物質層の露出面の酸化の結果形成された酸化物層の厚さが５０〜２００Åであることを特徴とする請求項１２記載のキャパシターの製造方法。
【請求項１４】
前記第１電極の前記第１物質層はルテニウム酸化物、インジウムスズ酸化物、オスミウム酸化物、イリジウム酸化物、とより構成されたグループより選択された物質よりなることを特徴とする請求項１１記載のキャパシターの製造方法。
【請求項１５】
前記第１電極の前記第２物質層はＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ａｌ、Ｔｉ、及びＴａとより構成するグループより選択された物質より構成されることを特徴とする請求項１１記載のキャパシターの製造方法。
【請求項１６】
前記誘電物質がＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、Ｂｉ３Ｔｉ４Ｏ１２、ジルコン酸鉛（ｌｅａｄｚｉｒｃｏｎａｔｅ）、ＢＳＴ（ＢａＳｒＴｉＯ３）、ＳＴＯ（ＳｒＴｉＯ３）、五酸化タンタル、酸化シリコン、ＯＮＯ（ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）、チタンシリケート、窒化シリコン、酸化チタン、チタン酸鉛及びＳｒＢｉ２Ｔａ２Ｏ９とよりなる群の中で選択された少なくとも一つであることを特徴とする請求項１１記載のキャパシターの製造方法。
【請求項１７】
前記第２電極がＲｕ、Ｐｔ、Ｔｉ及びＩｒとよりなる群の中で選択されたいずれか一つを含むことを特徴とする請求項１１記載のキャパシターの製造方法。
【請求項１８】
前記キャパシター製造方法が、前記第１電極と半導体基板上のソース領域を電気的に接続させる導電性プラグを形成する段階と、
前記第１電極と前記導電性プラグとに間の拡散障壁を形成する段階とをさらに含めて構成されることを特徴とする請求項１１記載のキャパシター製造方法。
【請求項１９】
前記第１物質層及び第２物質層がスパッタリング工程で積層されることを特徴とする請求項１１記載のキャパシターの製造方法。
【請求項２０】
前記スパッタリング工程が、金属より構成された第１ターゲツト及び導電性金属酸化物より構成された第２ターゲットとがそれぞれ装着されたスパッタリング装置を利用して、金属のみを蒸着させる段階及び導電性金属酸化物のみを蒸着させる段階を少なくとも一回以上繰り返し行われることより構成されたことを特徴とする請求項１９記載のキャパシターの製造方法。
【請求項２１】
前記スパッタリング工程が、金属で構成されたターゲットのみが装着されたスパッタリング装置を利用して酸素と不活性ガスとが混合された雰囲気でスパッタリングで導電性金属酸化物層を形成する段階と、スパッタリングチャンバより酸素を排出させる段階と、不活性ガスのみある雰囲気でスパッタリングして金属層を形成する段階を少なくとも一回以上繰り返し行われることより構成されたことを特徴とする請求項１９記載のキャパシターの製造方法。
【請求項２２】
前記第１物質層はＲｕＯ２又はＩｒＯ２よりなり、前記第２物質層はＲｕ又はＩｒよりなることを特徴とする請求項１９記載のキャパシターの製造方法。
【請求項２３】
前記第１物質層及び第２物質層が化学気相蒸着法で積層されることを特徴とする請求項１１記載のキャパシターの製造方法。
【請求項２４】
前記化学気相蒸着法が前記第１物質層を形成する段階と前記第２物質層を形成する段階とに区分して行われることを特徴とする請求項２３記載のキャパシターの製造方法。
【請求項２５】
前記蝕刻液は、ＮａＯＣｌ＋ＮａＯＨ水溶液であることを特徴とする請求項２２記載のキャパシターの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置のキャパシター製造方法に係り、さらに詳細にはフィン構造の電極と強誘電体膜または高誘電体膜を具備するフィン形キャパシター製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ(Dynamic Randam Access Memory)装置の集積度が増加するにつれ、制限されたセルの面積内でキャパシタンスを増加させるために様々な方法が提案されているが、普通次の三つに分けられる。即ち、第１方法：誘電体膜を薄膜化する方法、第２方法：キャパシターの有効面積を増加させる方法、第３方法：誘電定数が高い物質を用いる方法である。
【０００３】
この中で、第１方法は誘電体膜の厚さを１００Å以下に薄膜化する場合フアウラノードハイム（Flower-Nordheim)電流により信頼性が低下するので大容量のメモリ素子に適用しにくいという短所がある。
【０００４】
従って、最近では第２方法のキャパシターの有効面積を増やすためのものとしてシリンダ形、フィン形などの３次元構造を有するキャパシターが提案されている。
【０００５】
さらに、第３方法の誘電定数の高い物質を使用する方法としては、ペロブスカイト(perovskite)構造の強誘電体、例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）又はＢＳＴ（ＢａＳｒＴｉＯ3 ）などを誘電体膜として使用したり高誘電率物質である五酸化タンタルを誘電膜として使用する方法が提案されている。
【０００６】
強誘電体は既存の酸化膜とは違って自発分極現象を有し、誘電定数が普通数百より１０００程度の物質を言う。このような強誘電体を誘電体膜として用いる場合は、数百Åの厚膜の強誘電体を使用することにより１０Å以下の薄い等価酸化膜厚さを実現し得る。一方、五酸化タンタルは既存の酸化シリコンや窒化シリコンに比べ３倍位の高い誘電率を有する高誘電率物質であって高集積ＤＲＡＭの誘電膜として広く研究されている。
【０００７】
前記ＰＺＴやＢＳＴなどを誘電膜として用いるためには、キャパシターの電極を構成する物質が、第一に電極の表面に形成される誘電体膜がペロブスカイト構造を形成することにおいて８００℃以上の高温を必要とするので電極物質が高温で安定したものでなければならなく、第二に電極と強誘電体との界面に低誘電体膜が生成されてはいけなく、第三にシリコン又は強誘電体の構成元素が相互拡散されることを防止しなければならなく、第四にそのパターニングが容易であるべき条件を満足しなければならない。
【０００８】
しかしながら、現在ＰＺＴやＢＳＴなどの強誘電物質を採用しているキャパシターの電極物質として一番多く使用されているＰｔは前記の第１〜第３の条件は満足しているが第４の条件が満足できない。
【０００９】
このため、Ｒｕを含む物質がＰＺＴ及びＢＳＴの電極として提案されたことがある（米国特許番号第５１８５６８９号）。
【００１０】
しかしながら、前記引用技術においては電極を平板形に形成して用いたのでキャパシター有効面積が前記平板の広さに限定される問題がある。一般的に白金などの貴金属物質は蝕刻しにくいのでパターニングが容易でないという問題がある。
【００１１】
図１は前記従来の方法により製造された強誘電体キャパシターを有するメモリセルを示した断面図である。
【００１２】
図１を参照すれば、フィールド酸化膜１２により制限される活性領域を有する半導体基板１０にゲート酸化膜１４、ドレイン領域１８ａ、ソース領域１８ｂ及びゲート電極１６とを具備するトランジスタと、前記ドレイン領域１８ａに接続される下部ビットライン２０とを形成した後、結果物の全面に絶縁層を形成する。次いで、前記ソース領域１８ｂを露出させるコンタクトホールを形成した後、前記コンタクトホールの内部を導電物質で埋め立てて導電性プラグ２２を形成する。次いで、前記結果物上に拡散障壁２４及び白金よりなるキャパシター下部電極２６を順に形成し、次に前記下部電極２６の側壁に酸化物スペーサ２８を形成する。次いで、前記結果物上にＢＳＴよりなる強誘電体膜３０とキャパシターの上部電極３２を順に形成した後上部ビットライン３４及びアルミニウム配線３６を順に形成する。
【００１３】
前記した従来の方法によりストレージノードを形成する場合、ストレージ電極の平坦な表面しか利用し得ないので面積増加には限りがある。即ち既存の強誘電体キャパシターで下部電極として使用された物質はパターニングしにくくてフィン形などの複雑な構造を形成し得ない問題があった。
【００１４】
一方、五酸化タンタルをキャパシター製造に使用する場合キャパシター形成後のＢＰＳＧフローによるキャパシター特性の劣化が起こる問題があった。このような五酸化タンタルキャパシターの劣化を防ぐための電極構造としてコンキワォンらは論文“Ｄｅｇｒａｄａｔｉｏｎ−Ｆｒｅｅ  Ｔａ２Ｏ５Ｃａｐａｃｉｔｏｒ  ａｆｔｅｒ  ＢＰＳＧ  Ｒｅｆｌｏｗ  ａｔ  ８５０℃  ｆｏｒ  Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  ＤＲＡＭｓ”（ＩＥＤＭ，１９９３）でポリーＳｉ／ＴｉＮ／Ｔａ２Ｏ５／ポリーＳｉ構造を発表した。しかしながらこの場合、上部電極としてスパッタＴｉＮを使用するのでストレージノードが複雑になるとＴｉＮの段差塗布性が悪くなる問題があった。即ち既存の五酸化タンタルキャパシターでは複雑な構造の下部電極を採用することが困難であった。
【００１５】
【発明が解決しようとする課題】
本発明の目的は強誘電体物質と共に使用されるキャパシターの電極がフィン構造と形成されてキャパシタンスの増加されたフィン構造のキャパシターを提供することである。
【００１６】
本発明の他の目的は前記キャパシタンスの増加されたフィン構造のキャパシターの製造方法を提供することである。
【００１７】
本発明のさらに他の目的は高誘電物質と高誘電物質と共に用いられ得る金属電極をパターニングすることによりキャパシタンスの増加されたフィン形キャパシター及びその製造方法を提供することである。
【００１８】
【課題を解決するための手段】
前記目的を達成するために本発明は、導電性金属酸化物よりなる第１物質層及び金属よりなる第２物質層が交互に積層されるものの、前記第２物質を蝕刻してその幅が第１物質層の幅より短くなってフィン形構造を形成した第１電極と、第２電極と、前記第１電極と第２電極との間に形成それた誘電物質を含めて構成されたことを特徴とするキャパシターである。
【００１９】
前記第１電極の前記第１物質層はルテニウム酸化物（Ｒｕｔｈｅｎｉｕｍ  ｏｘｉｄｅ）、インジウムスズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  ｏｘｉｄｅ）、オスミウム酸化物（Ｏｓｍｉｕｍ  ｏｘｉｄｅ）及びイリジウム酸化物（Ｉｒｉｄｉｕｍ  ｏｘｉｄｅ）よりなるグループから選択された物質よりなることができる。前記第１電極の前記第２物質層は白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）及びタンタル（Ｔａ）とよりなることができる。
【００２０】
前記第２物質層の側面の露出部は前記第２物質層の構成物質の酸化物で覆われることが望ましい。前記第２物質層の露出部を覆う前記酸化物の厚さは５０〜２００Åであることが望ましい。
【００２１】
前記誘電物質はＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、Ｂｉ３Ｔｉ４Ｏ１２、ジルコン酸鉛（ｌｅａｄ  ｚｉｒｃｏｎａｔｅ）、ＢＳＴ（ＢａＳｒＴｉＯ３）、ＳＴＯ（ＳｒＴｉＯ３）、五酸化タンタル、酸化シリコン、ＯＮＯ（ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）、チタンシリケート、窒化シリコン、酸化チタン、チタン酸鉛及びＳｒＢｉ２Ｔａ２Ｏ９とよりなる群の中で選択された少なくともいずれか一つであることが望ましい。この中でＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、ＢＳＴ（ＢａＳｒＴｉＯ３）などは強誘電物質としてペロブスカイト構造を有する。
【００２２】
前記第２電極はＲｕ、Ｐｔ、Ｔｉ及びＩｒとよりなる群の中で選択されたいずれか一つが含められる。
【００２３】
前記キャパシターはトランジスタの電極に連結されＤＲＡＭセル又は不揮発性メモリセルを構成する。
【００２４】
更に、前記キャパシターは、前記第１電極と半導体基板上のソース領域を電気的に接続させる導電性プラグ及び前記第１電極と前記導電性プラグとの間に形成される拡散障壁がさらに含めて構成されることができる。
【００２５】
本発明によるフィン構造のキャパシター製造方法は、導電性金属酸化物よりなる第１物質層及び金属よりなる第２物質層を交互に積層する段階と、写真蝕刻方法で前記積層された第１物質層及び第２物質層をパターニングする段階と、第２物質層に対して蝕刻選択性を有する蝕刻液で選択的蝕刻を行ってフィン形構造の第１電極を形成する段階と、前記第１電極上に誘電物質を積層する段階と、前記誘電物質の上部に第２電極を形成する段階とを含めて構成される。
【００２６】
前記キャパシターの製造方法は前記フィン形構造第１電極の中の第２物質層の露出面を酸化する段階を更に含めて構成されることができる。この際、前記第２物質層の露出面に形成される酸化の結果形成された酸化物層の厚さは５０〜２００Åであることが望ましい。
【００２７】
前記第１物質層はルテニウム酸化物、インジウムスズ酸化物、オスミウム酸化物、イリジウム酸化物とより構成されることができる。さらに、前記第１電極の前記第２物質層はＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ａｌ、Ｔｉ及びＴａとより構成され得る。
【００２８】
前記第２電極はＲｕ、Ｐｔ、Ｔｉ及びＩｒとよりなる群で選択されたいずれか一つを含めて形成することもできる。前記キャパシター製造方法はさらに、前記第１電極と半導体基板上のソース領域を電気的に接続させる導電性プラグを形成する段階と、前記第１電極と前記導電性プラグとの間に拡散障壁を形成する段階とを含めて構成され得る。
【００２９】
本発明の一実施例によれば、前記第１物質層は導電性金属酸化物で形成し前記第２物質層は金属で形成し、前記第１物質層及び第２物質層がスパッタリング工程で積層される。このスパッタリング工程は具体的に、金属より構成された第１ターゲットと導電性金属酸化物より構成された第２ターゲットとがそれぞれ装着されたスパッタリング装置を利用して金属のみを蒸着させる段階及び導電性金属酸化物のみを蒸着させる段階を少なくとも一回以上繰り返すことより構成される。
【００３０】
本発明の他の実施例によれば、前記スパッタリング工程が、金属で構成されたターゲットのみが装着されたスパッタリング装置を利用して酸素と不活性ガスとが混合された雰囲気でスパッタリングして導電性金属酸化物層を形成する段階と、スパッタリングチャンバより酸素を排出させる段階と、不活性ガスのみある雰囲気でスパッタリングして金属層を形成する段階を少なくとも一回以上繰り返し行われることより構成される。
【００３１】
ここで、前記金属はＲｕ又はＩｒであり、前記金属酸化物はＲｕＯ2 又はＩｒＯ2 であることが望ましい。
【００３２】
本発明の他の実施例によると、前記第１物質層及び第２物質層が化学気相蒸着法で積層される。前記化学気相蒸着法は前記第１物質層を形成する段階と第２物質層を形成する段階に区分して行われる。
【００３３】
本発明のさらに他の実施例によれば、前記第２電極がポリシリコンを含めて構成され前記誘電物質が五酸化タンタルを含めて構成されることを特徴とするキャパシターが提供される。
【００３４】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
【００３５】
実施例１
図２乃至図８は本発明の方法によりキャパシターを形成する工程を示した断面図である。
【００３６】
図２は半導体基板５０上にコンタクトホール６７及び導電性プラグ６８を形成する段階を示す。フィールド酸化膜５２により活性領域の限定された半導体基板５０上にゲート酸化膜５４及びゲート電極５６を形成する。次いで、前記ゲート電極５６をイオン注入マスクとして使用して不純物イオンを注入することにより、前記基板にドレイン領域６０ａとソース領域６０ｂを形成する。次に、前記結果物上に第１絶縁膜５８を形成しこれを異方性蝕刻して前記ドレイン領域６０ａを露出させた後、前記ドレイン領域６０ａ上に第２絶縁膜６４でキャツピングされたビットライン６２を形成する。次いで、前記基板５０の全面に平坦化層６６を形成する。次に、写真蝕刻工程で前記ソース領域６０ｂに積層されている平坦化層６６及び第１絶縁膜５８を蝕刻することにより、キャパシターの下部電極をソース領域に接続させるためのコンタクトホール６７を形成する。次いで、前記コンタクトホール６７の形成された基板５０上に導電物質、例えば不純物のトーピングされたポリシリコンを蒸着した後エッチバックすることにより、前記コンタクトホール６７の内部を導電性プラグ６８で埋め立てる。
【００３７】
図３を参照すれば、前記導電性プラグ６８と、後に形成される下部電極（第１電極）との間で拡散障壁の役割をするＴｉＮ層７０を数十乃至３００Åの厚さに形成する。
【００３８】
図４を参照すれば、前記拡散障壁の上部にＲｕＯ2 層７２ａ，７２ｂ，７２ｃとＲｕ層７４ａ，７４ｂを繰り返し蒸着する。この際、拡散障壁上の最初の層と最後の層はＲｕＯ2 となる。
【００３９】
Ｒｕ層とＲｕＯ2 層はアルゴン（Ａｒ）雰囲気でＤＣ又はＲＦスパッタリングや化学気相蒸着法を用いて積層する。積層される各層の厚さはそれぞれ１００〜１０００Åであり得る。下部電極の厚さは３０００Åにするが、各層が５００ÅであるＲｕＯ2 層を三つの層にし、各層が７５０ÅであるＲｕ層を二つの層にすることが望ましい。積層厚さ及び積層層数は確保しようとする誘電容量により調節し得る。
【００４０】
図５を参照すれば、前記ＲｕＯ２層７２ａ，７２ｂ，７２ｃ及びＲｕ層７４ａ，７４ｂの積層膜及びＴｉＮ層７０に対して写真蝕刻工程を行って下部電極パターンを形成する。パターニングの結果導電性プラグ６８の上部にＴｉＮ層８０及びＲｕＯ２層８２ａ，８２ｂ，８２ｃとＲｕ層８４ａ，８４ｂとが交互に積層された構造が得られる。この際。前記積層膜はＨＢｒ混合ガスを使用した反応性イオン蝕刻法（ＲＩＥ）によりパターニングする。
【００４１】
図６を参照すれば、５％ＮａＯＣＩ＋３％ＮａＯＨの水溶液を使用して下部電極のＲｕ層９４ａ，９４ｂのみを選択的に蝕刻する。Ｒｕ層９４ａ，９４ｂは前記蝕刻液に溶ける反面ＲｕＯ２層９２ａ，９２ｂ，９２ｃは溶けない特性を有しておるので前記選択的蝕刻が可能になる。この際、前記した湿式蝕刻のみならず乾式蝕刻も可能であり、Ｒｕの蝕刻速度に応じて蝕刻時間を適切に調節することによりＲｕ層が蝕刻されて凹む深さを調節し得る。
【００４２】
前記選択的蝕刻を行った結果としてＲｕ層だけ蝕刻されたステップまたはぺこりと陥入された部分ができる。このステップ部分は下部電極の有効面積を増やす作用をする。前記蝕刻による効果はＲｕとＲｕＯ2 層の代わりにＩｒとＩｒＯ2 とよりなる構造でも同一である。
【００４３】
図７を参照すれば、蝕刻されたＲｕ層の表面が酸化されてＲｕＯ2 となるように酸素雰囲気で熱処理する。この際形成されるＲｕＯ2 層１０６ａ，１０６ｂの厚さは１００Å位である。前記熱酸化の結果下部電極はいずれもＲｕＯ2 で覆われるようになる。ここでＲｕとＲｕＯ2 は下部電極として使用されるに充分な電気伝導性を有しておる。
【００４４】
図８を参照すれば、形成された下部電極の表面にＢＳＴ，ＰＺＴなどを蒸着して強誘電体膜１１８よりなるキャパシターの誘電膜を形成する。前記誘電膜の蒸着方法としては段差塗布性の優れたＣＶＤ法、ゾル−ゲル法、液体ソース化学気相蒸着法（ＬＳＣＶＤ）法などが望ましい。
【００４５】
次に上部電極（第２電極、図示せず）を形成するが、この際下部電極の表面に屈曲が存するので段差塗布性の優れたＣＶＤ法を用いて導電性金属或いは貴金属電極を蒸着する。
【００４６】
図９は金属酸化膜と金属膜を積層してキャパシターの下部電極を形成する方法を示した。
【００４７】
図９Ａを参照すれば、ＲｕＯ2 とＲｕが同時に蒸着された二元ターゲットスパッタリング装置を利用してＲｕ／ＲｕＯ2 積層膜を形成する方法が示されている。
【００４８】
前記スパッタリングではＲｕターゲットのみをスパッタリングする段階１とＲｕＯ２のみをスパッタリングする段階２とをそれぞれ区分して実施し前記段階１，２を望むＲｕ／ＲｕＯ２層数ほど繰り返す。スパッタリング条件としてはＡｒやＮ２などの不活性ガス雰囲気、１〜１００ｍＴｏｒｒのチャンバ圧力及び常温〜５００℃の基板温度を取ることが望ましい。
【００４９】
図９Ｂを参照すれば、Ｒｕ単一ターゲットの装着されたスパッタリング装置を利用してＲｕ／ＲｕＯ2 積層膜を形成するもう一つの方法が示されている。
【００５０】
具体的に１〜１００ｍＴｏｒｒのチャンバ圧力、常温〜５００℃の基板温度で望むＲｕ／ＲｕＯ２層数ほどスパッタリングを繰り返すことによりＲｕ／ＲｕＯ２積層膜を形成する。この際、前記スパッタリングはＡｒ或いはＮ２などの不活性ガスを流す第１段階と前記不活性ガスに全体放電ガスの１〜５０％である酸素を流して酸化性雰囲気でスパッタリングする２段階とチャンバ内部の圧力が１ｍＴｏｒｒ以下になるようにチャンバ内のガスを排気させてチャンバ内部の酸素を取り除く３段階に区分して行われる。
【００５１】
図９Ｃは通常の低圧気相蒸着法を利用してＲｕＯ2 とＲｕを順に積層する方法を示した。
【００５２】
化学気相蒸着でＲｕとＲｕＯ2 とのソースは有機ルテニウム物質であるが、望ましくはそれぞれＲｕ3 （ＣＯ）12、Ｒｕ（Ｃ3 Ｈ5 ）2 を使用したほうがいい。Ｒｕ3 （ＣＯ）12は３００℃の真空で、Ｒｕ（Ｃ3 Ｈ5 ）2 は５７５℃の酸素雰囲気で化学反応を起こしてそれぞれＲｕ薄膜とＲｕＯ2 薄膜とより形成される。
【００５３】
前記化学気相蒸着はＲｕ（Ｃ3 Ｈ5 ）2 とＯ2 との混合よりなる第１反応ガスをチャンバ内に注入してＲｕＯ2 層を形成する１段階とＲｕ3 （ＣＯ）12のみよりなる第２反応ガスを注入してＲｕ層を形成する２段階と分けられて行われる。この１段階の工程と２段階の工程を繰り返し行うことによりＲｕ／ＲｕＯ2 積層膜を形成し得る。
【００５４】
実施例２
キャパシターの誘電膜として強誘電体薄膜の代わりにＴａ2 Ｏ5 又はシリコン窒化膜を用いることを除いては実施例１と同一である。Ｔａ2 Ｏ5 を用いた場合層間の低誘電膜が形成されないのでさらに薄い等価酸化膜を有するキャパシターが得られる。これに反し多結晶のシリコンを下部電極として使用する従来の方法ではＴａより酸化能力の良いシリコンがＴａ2 Ｏ5 層の酸素を取って多結晶シリコンとＴａ2 Ｏ5 との間の低誘電物質であるシリコン酸化膜を生成するようになりこれによりキャパシタテーの等価酸化膜が厚くなる。
【００５５】
実施例３
ＲｕとＲｕＯ2 の代わりに金属及びこの金属の酸化物又は窒化物を用いることを除けば実施例１と同一である。前記金属酸化物又は窒化物はその造成中の酸素又は窒素の量を調節して導電性を与えると同時に前記金属とは蝕刻特性が異なるようにする。このような性質を利用して選択的蝕刻を行うことにより実施例１のように下部電極の表面積を増やす。前記金属はＰｔ又はＰｄであることが望ましい。
【００５６】
図１０は本発明による下部電極の断面図と平面図である。
図１０Ａは本発明の方法により製造された下部電極の高さと金属層がストレージノードの内側に蝕刻されて凹んだ深さとを下部電極の断面図を通じて示した。Ｈは下部電極の高さを示し、ｘは下部電極の内側に蝕刻されて凹んだ金属層の深さを示す。
【００５７】
図１０Ｂは本発明の下部電極の平面図である。ここで下部電極の上部表面は正方形でありその一辺の長さをａと示した。
【００５８】
図１０Ａ及び図１０Ｂで示したａ，Ｈ及びｘを利用して下部電極の有効面積Ｓを次のように計算することができる。
【００５９】
Ｓ＝キャップ面積＋側面積＋面積増加分＝ａ2 ＋４ａＨ＋［２ａｘ＋２ｘ（ａ−２ｘ）］×２ｎ
但しａは下部電極の上部表面が正方形である場合の一辺の長さを示し、ｘは第２物質層が蝕刻されて凹んだ長さを示し、Ｈは下部電極の長さを示し、ｎはＲｕ層数を示す。
【００６０】
ａを２５６Ｍ  ＤＲＡＭと１Ｇ  ＤＲＡＭでそれぞれ０．７μｍ、０．４μｍとし、Ｈを０．３μｍとした時のキャパシター下部電極の有効面積の増加値は次の表の通りである。
【００６１】
【表１】
0003936410.tif 000002
【００６２】
（註）有効面積の増加値の単位はμｍ2 である。
【００６３】
前記表より判るように本発明により金属層を例えば３層に使用すると１Ｇ  ＤＲＡＭと２５６Ｍ  ＤＲＡＭのキャパシター投影面積で有効面積がそれぞれ２．１３倍、３．１７倍増加する効果がある。
【００６４】
実施例４
五酸化タンタルで誘電膜を形成することと上部電極を形成する工程が付け加わったこととを除けば実施例１と同一である。
【００６５】
図１１乃至図１２は前記図７に示された下部電極に連続して五酸化タンタル誘電膜及び上部電極を形成する工程を順次に示した断面図である。
【００６６】
図１１は図７で形成された下部電極１２０の表面に五酸化タンタル層１２２を形成したものを示した。
【００６７】
前記五酸化タンタル層１２２は具体的に、４００〜５００℃の温度と４００ｍＴｏｒｒの圧力でＴａ（Ｃ2 Ｈ5 ）5 とＯ2 を原料として形成される。
【００６８】
図１２を参照すれば、前記下部電極１２０及び五酸化タンタル層１２２に対しＵＶ−オゾン及び乾燥酸素熱処理を行った後上部電極の形成のためのポリシリコン１２４を蒸着する。前記蒸着は具体的にＳｉＨ4 と３％ＰＨ4 ガスを使用して５７０℃の温度で低圧化学気相蒸着法を用いてなる。
【００６９】
図１３乃至図１４は前記実施例による本発明の効果を表として示した。図１３を参照すれば、キャパシターの有効面積（横軸）に対応して必要な誘電膜をシリコン酸化膜に換算した厚さを（縦軸）を示した。２５６Ｍ  ＤＲＡＭ及び１Ｇ  ＤＲＡＭキャパシターの投影面積をそれぞれ０．４μｍ×０．９μｍ，０．３４μｍ×０．５μｍとし、ＤＲＡＭの駆動に要するキャパシタンスはセル当たり２５ｆＦと仮定した。さらに、選択的蝕刻により中心方向に蝕刻されて凹む深さは０．１５μｍと仮定した。
【００７０】
０．５μｍ高さのスタック形キャパシターの場合だと、キャパシターの有効面積はキャパシターの占める面積の約５倍であるので、２５６Ｍ  ＤＲＡＭ及び１Ｇ  ＤＲＡＭに要するキャパシタンスを確保するための五酸化タンタルの酸化膜の厚さはそれぞれ２３Å，１８Å以下になるべきである。これは五酸化タンタルの薄膜化の限界に近接するものか薄膜化の不可能な厚さになるものかである。従って、五酸化タンタルの薄膜化の限界内でＤＲＡＭに必要な有効キャパシタンスを得るためにはキャパシターの占有面積に対する有効キャパシターの面積との比が２５６Ｍでは５以上、１Ｇでは１１以上にならなければならない。しかしながら、このような有効キャパシター面積／占有面積を得るためには下部電極がシリンダ又は二重シリンダ構造となるべきでありこの場合五酸化タンタルを使用することは不可能である。
【００７１】
図１４は本発明の方法によるフィン形下部電極に五酸化タンタルを適用する場合、ＲｕＯ2 ／Ｒｕ積層の下部電極のＲｕ層の層数に応じた有効キャパシター面積／キャパシター占有面積及び２５６Ｍ  ＤＲＡＭで２５ｆＦを得るために必要な誘電膜をシリコン酸化膜に換算した厚さの関係を示した。下部電極の厚さは０．５μｍと仮定した。２５６Ｍ  ＤＲＡＭではＲｕが２層以上であれば３２Åの有効酸化膜の換算厚さを有する五酸化タンタル層を利用して２５ｆＦ以上のキャパシタンスが確保できることが判る。
【００７２】
以上、本発明を具体的な実施例を挙げて説明したが、これは当業者によりさらに改良及び変形されることができる。例えば上記各実施例においては、第１物質としてＲｕＯ２を用い、第２物質としてＲｕを用いたものであるが、第１物質としては、ＲｕＯ２の他に、インジウムスズ酸化物、オスミウム酸化物及びイリジウム酸化物などを用いることができ、第２物質としては、Ｒｕの他に、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）及びタンタル（Ｔａ）などを用いることができる。また、誘電物質としても、上記実施例で用いたＢＳＴ、ＰＺＴ、五酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（シリコン窒化膜）の他に、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、Ｂｉ３Ｔｉ４Ｏ１２、ジルコン酸鉛（ｌｅａｄ  ｚｉｒｃｏｎａｔｅ）、ＳＴＯ（ＳｒＴｉＯ３）、酸化シリコン、ＯＮＯ（ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）、チタンシリケート、酸化チタン、チタン酸鉛及びＳｒＢｉ２Ｔａ２Ｏ９などを用いることができる。
【００７３】
また、Ｒｕ及びＲｕＯ2 よりなる電極は他の形態、即ちトレンチ形、タブルボックス形、平行平板形、クラウン形又はネスティド形などで製造されることができる。
【００７４】
さらに、本発明の電極としては、ＤＲＡＭメモリセルだけでなく不揮発性メモリセルも形成し得る。本発明のＲｕ及びＲｕＯ2 はキャパシター電極の一部だけを構成することができる。例えば電極がアルミニウムやポリシリコンで構成されその表面がＲｕで覆われて電極の酸化が防げる。
【００７５】
またさらに、本発明で触れたＲｕ物質の外にもＲｕを含む物質であれば本発明のキャパシター製造に使用されることができる。例えばカルシウムルテネート、ストロンチウムルテネート、タリュームルテネート、バリウムルテネート、ビスマスルテネート及び鉛ルテネートなどを本発明によるキャパシター電極物質として使用し得る。一方電極間のキャパシター絶縁層として、さらに多様な物質を使用し得る。
【００７６】
上記実施例で言及した拡散障壁層は選択的な性質であって本発明の改良及び変形において必ず必要なものではない。従って、本発明は前記した特定な形態のみに限定されず、本発明の意図と観点を外れない範囲内で変形されることができる。
【００７７】
【発明の効果】
本発明の導電性金属酸化物よりなる第１物質および金属よりなる第２物質より構成された電極は酸素雰囲気で安定する。従って、本発明のキャパシター電極は酸素雰囲気でもその伝導性を保つ所、洗浄サイクル、脱イオン水濯ぎ及び空気雰囲気への露出などのような後続作業で酸化より起こる問題が防止される。これにより酸化物の蝕刻の除去や酸素よりウェーハ分離などのような別の工程無しにもキャパシター電極の電気的接触を向上させ得る。
【００７８】
さらに、本発明のキャパシターは強誘電体薄膜を具備するのみならずフィン形の構造を有するのでキャパシタンスが増加される。
【００７９】
一方、五酸化タンタルを本発明のキャパシターに使用した場合、第１電極が酸化物電極であるＲｕＯ2 なので第１電極と五酸化タンタルとの間で低誘電定数を有する酸化膜の生成される現象が防止されるだけでなく、第１電極がフィン形の構造なので有効キャパシター面積が増えて実際に使用可能な五酸化タンタルの換算したシリコン酸化膜が厚くなり、さらに、第１電極が複雑なフィン形の構造になくても段差塗布性の優れたポリシリコンを第２電極として利用するのでストレージノードの全表面に均一に第２電極を形成し得る。
【図面の簡単な説明】
【図１】  従来の方法により製造された強誘電体キャパシターを有する半導体メモリ装置の断面図である。
【図２】  本発明の方法によりキャパシターを製造する工程を説明するための断面図である。
【図３】  本発明の方法によりキャパシターを製造する工程を説明するための断面図である。
【図４】  本発明の方法によりキャパシターを製造する工程を説明するための断面図である。
【図５】  本発明の方法によりキャパシターを製造する工程を説明するための断面図である。
【図６】  本発明の方法によりキャパシターを製造する工程を説明するための断面図である。
【図７】  本発明の方法によりキャパシターを製造する工程を説明するための断面図である。
【図８】  本発明の方法によりキャパシターを製造する工程を説明するための断面図である。
【図９】  （Ａ）乃至（Ｃ）は本発明によりキャパシターの下部電極を形成する方法を説明するためのグラフである。
【図１０】  （Ａ）及び（Ｂ）はそれぞれ本発明によるキャパシターの下部電極の断面図と平面図である。
【図１１】  本発明によるキャパシターの下部電極上に誘電膜及び上部電極を形成する工程を順次に示した断面図である。
【図１２】  本発明によるキャパシターの下部電極上に誘電膜及び上部電極を形成する工程を順次に示した断面図である。
【図１３】  従来の方法と本発明の実施例によるキャパシターの有効電極の面積と誘電膜の厚さとの関係を示したグラフである。
【図１４】  従来の方法と本発明の実施例によるキャパシターの有効電極の面積と誘電膜の厚さとの関係を示したグラフである。
【符号の説明】
７２ａ，７２ｂ，７２ｃ，８２ａ，８２ｂ，８２ｃ，９２ａ，９２ｂ，９２ｃ，１０２ａ，１０２ｂ，１０２ｃ，１０６ａ，１０６ｂ，１１２ａ，１１２ｂ，１１２ｃ…ＲｕＯ2 層、
７４ａ，７４ｂ，８４ａ，８４ｂ，９４ａ，９４ｂ，１０４ａ，１０４ｂ，１１４ａ，１１４ｂ…Ｒｕ層、
１１８…強誘電体膜、
１２０…下部電極、
１２２…五酸化タンタル、
１２４…ポリシリコン。
【図１】
0003936410.tif 000003
【図２】
0003936410.tif 000004
【図３】
0003936410.tif 000005
【図４】
0003936410.tif 000006
【図５】
0003936410.tif 000007
【図６】
0003936410.tif 000008
【図７】
0003936410.tif 000009
【図８】
0003936410.tif 000010
【図９】
0003936410.tif 000011
【図１０】
0003936410.tif 000012
【図１１】
0003936410.tif 000013
【図１２】
0003936410.tif 000014
【図１３】
0003936410.tif 000015
【図１４】
0003936410.tif 000016