(57)【特許請求の範囲】
【請求項１】
有機金属気相成長法を用い、半絶縁性ＧａＡｓ基板上にIII −Ｖ族化合物半導体から成るエピタキシャル層を成長する前に、アルシンとＴＭＡｓ若しくはＴＢＡｓからなる有機砒素原料を同時に導入して基板表面をクリーニングすることを特徴とする化合物半導体エピタキシャルウェハの製造方法。
【請求項２】
請求項１記載の化合物半導体エピタキシャルウェハの製造方法において、基板表面のクリーニング温度が、基板表面温度で３５０℃から９００℃の温度範囲であることを特徴とする化合物半導体エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果型トランジスタやヘテロバイポーラトランジスタ用として適した化合物半導体エピタキシャルウェハの製造方法に関するものである。
【０００２】
【従来の技術】
化合物半導体ショットキーゲート電界効果トランジスタ（ＭＥＳＦＥＴ）用エピタキシャルウェハは、半絶縁性ＧａＡｓ基板の上に有機金属気相成長（ＭＯＶＰＥ）法により作成される。
【０００３】
まず、鏡面に仕上げられた半絶縁性ＧａＡｓ基板に硫酸系エッチングを施し、基板表面の不純物を除去する。この基板上にＭＯＶＰＥ法を用いて、図１に示すように、バッファー層として高抵抗のアンドープＧａＡｓもしくは、アンドープＧａＡｓとアンドープＡｌＧａＡｓの多層構造のエピタキシャル結晶を、５００〜１０００nm成長し、次いで能動層としてｎ型ＧａＡｓ（キャリア濃度を１〜５×１０17cm-3）を１００〜５００nm成長し、更にオーミックコンタクト層としてｎ+ 型ＧａＡｓ（キャリア濃度を１〜３×１０18cm-3）を２０〜１００nm成長する。
【０００４】
【発明が解決しようとする課題】
しかしながら、問題点は、従来技術で述べたエピタキシャル結晶成長方法で作成されたエピタキシャルウェハにおいては、半絶縁性基板とエピタキシャル層の界面に低抵抗の導電層が存在することである。
【０００５】
このようなエピタキシャルウェハを用いて電界効果トランジスタを作成すると、エピタキシャル層とウェハの界面の導電層を通じてソース電極とドレイン電極にリーク電流が流れ、トランジスタの電気特性を悪化させる。低抵抗層が形成される原因は、基板表面にもともとＳｉが付着しており、このＳｉがエピタキシャル結晶成長中に結晶内に取り込まれ、ｎ型キャリアとなってしまうためである。この基板表面のＳｉを除去するため、エピタキシャル結晶成長前に基板のエッチング、洗浄を行うが、完全にＳｉを除去することはできない。
【０００６】
そこで、本発明の目的は、上記課題を解決し、ソース−ドレイン電極間のリーク電流を低減した電界効果トランジスタを得ることができる化合物半導体エピタキシャルウェハの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明による化合物半導体エピタキシャルウェハの製造方法は、有機金属気相成長（ＭＯＶＰＥ）法を用い、半絶縁性ＧａＡｓ基板上にIII −Ｖ族化合物半導体から成るエピタキシャル層を成長する前に、アルシンとＴＭＡｓ若しくはＴＢＡｓからなる有機砒素原料を同時に導入して基板表面をクリーニングすることを特徴とするものである。
【０００８】
通常の基板の硫酸系エッチングと洗浄処理では、完全に基板表面のＳｉを除去することができないので、半絶縁性基板とエピタキシャル層の界面に低抵抗の導電層が存在することとなる。しかし、本発明により、基板上に化合物半導体のエピタキシャル層を成長させるに先立ち、アルシンとＴＭＡｓ若しくはＴＢＡｓからなる有機砒素原料を同時に導入して基板表面をクリーニングすると、上記洗浄で完全に除去しきれないＳｉを除去することができる。従って、例えば電界効果型トランジスタの製造に適用した場合、そのソース電極とドレイン電極間のリーク電流をなくし、当該トランジスタの電気特性を向上させることができる。
【０００９】
この基板表面のクリーニング温度は、基板表面温度で３５０℃から９００℃の温度範囲であることが好ましい（請求項２）。この基板表面のクリーニング温度が３５０℃より下の温度ではクリーニング効果が低く、また９００℃より上の温度では表面が荒れてしまいＦＥＴの特性が劣化してしまうからである。
【００１０】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００１１】
図１に示すような断面構造の電界効果型トランジスタ用エピタキシャルウェハを製造した。
【００１２】
まず半絶縁性ＧａＡｓ基板１として、［０１１］方向に２°傾斜した（１００）面を有する半絶縁性ＧａＡｓ鏡面ウェハを用意した。この２°ＯＦＦ（１００）半絶縁性ＧａＡｓ鏡面ウェハ表面にＭＯＶＰ法を用いて、図１のＦＥＴ構造の化合物半導体エピタキシャル層を成長させた。
【００１３】
その成長前に、本発明に従い、アルシンと有機砒素原料を同時に導入して、基板表面のクリーニングを行った。有機砒素原料としては、ＴＭＡｓ（トリメチルアルシン）、ＴＢＡｓ（ターシャリーブチルアルシン）をそれぞれ試した。このときの基板表面のクリーニング温度は、基板表面温度で３５０℃から９００℃の温度範囲とした。
【００１４】
その後、ＭＯＶＰ法を用い、エピタキシャル成長温度において、先ずアンドープＧａＡｓよりなる高抵抗バッファ層２を膜厚５００nmに成長し、その上にＳｉドープｎ型ＧａＡｓ（キャリア濃度１．７×１０17cm-3）能動層３を膜厚２００nmに成長し、更にＳｉドープｎ+ 型ＧａＡｓ（キャリア濃度３×１０18cm-3）オーミックコンタクト層４を膜厚５０nmに順次成長し、電界効果型トランジスタ用エピタキシャルウェハを得た。そして、上記クリーニングの有機砒素原料にＴＭＡｓを用いたものを実施例１とし、ＴＢＡｓを用いたものを実施例２とした。
【００１５】
比較例として、昇温過程において有機Ｖ族原料（トリメチルアルシン）を導入しない従来型のエピタキシャルウェハの試料も作成した。
【００１６】
これらの試料のエピタキシャル層の表面に、ソース電極、ゲート電極及びドレイン電極を付け、電界効果型トランジスタ（ＦＥＴ）を作成した。
【００１７】
そして、これらのＦＥＴのゲート電極に、ピンチオフ電圧を印加したときのソース・ドレイン間のリーク電流を調べ、比較した。結果を表１に示す。
【００１８】
【表１】
0003948172.tif 000002
【００１９】
有機砒素原料を導入しクリーニング処理を行ってからエピタキシャル層を成長した実施例におけるＦＥＴのリーク電流は、１５μＡであり、これは従来の方法で作成した比較例のＦＥＴにおけるリーク電流２００μＡに比較して非常に小さく、良好な電気特性が得られた。
【００２０】
また、アルシンと有機砒素原料を同時に導入を開始する温度が、３５０℃以下ではリーク電流に変化が見られないことから、導入時の温度は３５０℃以上であれば良いことがわかった。また、９００℃以上では表面が荒れてしまいＦＥＴの特性が劣化してしまった。
【００２１】
【発明の効果】
以上説明したように本発明によれば、有機金属気相成長（ＭＯＶＰＥ）法を用い、半絶縁性ＧａＡｓ基板上にIII −Ｖ族化合物半導体から成る電界効果型トランジスタ用エピタキシャルウェハを成長する前に、アルシンと有機砒素原料を同時に導入して基板表面をクリーニングするので、通常の基板のエッチングと洗浄処理では完全に除去しきれないＳｉを除去することができる。従って、本発明の方法で作成した化合物半導体エピタキシャルウェハを用いて電界効果型トランジスタを作成することにより、ソース−ドレイン間のリーク電流を大幅に低減でき、優れた特性の電界効果型トランジスタを高い素子歩留で作成することができる。
【図面の簡単な説明】
【図１】  本発明の製造方法の対象としたＦＥＴ用エピタキシャルウェハの断面構造を示した図である。
【符号の説明】
１  半絶縁性ＧａＡｓ基板
２  高抵抗ＧａＡｓ（バッファ層）
３  ｎ型ＧａＡｓ（能動層）
４  ｎ+ 型ＧａＡｓ（オーミックコンタクト層）
【図１】
0003948172.tif 000003