(57)【特許請求の範囲】
【請求項１】
チャネル領域を含む薄膜電界効果トランジスタを備える半導体装置であって、
透明基板と、
前記透明基板上に形成された単層下地膜と、
前記単層下地膜上に接触して形成され、前記薄膜電界効果トランジスタのチャネル領域となるポリシリコン膜を含む上層と、
前記上層上に形成されたゲート絶縁膜と、
前記チャネル領域となるポリシリコン膜上に位置する領域において、前記ゲート絶縁膜上に形成されたゲート電極とを備え、
前記単層下地膜は、シランガスとアンモニアガスとを含む原料ガスを用いる化学気相成長法を用いて形成されたシリコン窒化膜であり、
前記原料ガスにおいて、前記シランガスに対する前記アンモニアガスの分圧比が２以上である、半導体装置。
【請求項２】
前記単層下地膜の屈折率は１．９０以下である、請求項１に記載の半導体装置。
【請求項３】
前記シリコン窒化膜は、ＢＨＦ溶液によるエッチング速度が１００ｎｍ／分以上の膜である、請求項１に記載の半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置を備える液晶表示装置。
【請求項５】
透明基板上に下地膜を１層形成する工程と、
前記下地膜に接触するように、アモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜をアニールすることにより、薄膜電界効果トランジスタのチャネル領域となるべき領域を含むポリシリコン膜を形成する工程と、
前記ポリシリコン膜上にゲート絶縁膜を形成する工程と、
前記チャネル領域となるべき領域上に位置する領域において、前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、
前記下地膜を形成する工程では、シランガスとアンモニアガスとを含む原料ガスを用いる化学気相成長法によりシリコン窒化膜を形成し、
前記原料ガスにおいて、前記シランガスに対する前記アンモニアガスの分圧比が２以上である、半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法を用いた液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置とその製造方法ならびに液晶表示装置とその製造方法に関し、より特定的には、薄膜電界効果トランジスタを備える半導体装置とその製造方法ならびに液晶表示装置とその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置の一種として、ポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置の開発が進んできている。このポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置は、従来のアモルファスシリコン薄膜電界効果トランジスタを用いた液晶表示装置に比べて、高精細な表示画面を実現できるなど、さまざまな利点を有しているため、精力的に開発が進められている。
【０００３】
上記のようなポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置としては、たとえば図１８に示すような構造のものが挙げられる。図１８は、従来の液晶表示装置を示す断面模式図であり、液晶表示装置の一部である薄膜電界効果トランジスタが形成されたガラス基板を示している。図１８を参照して、従来の液晶表示装置を説明する。
【０００４】
図１８を参照して、液晶表示装置は、駆動回路領域と表示画素領域とを有する。ガラス基板１０１上において、それぞれ駆動回路領域ではｐ型薄膜電界効果トランジスタ１１７が形成され、表示画素領域ではｎ型薄膜電界効果トランジスタ１１８および蓄積容量１１９が形成されている。
【０００５】
駆動回路領域においては、ガラス基板１０１上に下地膜１０２が形成されている。この下地膜１０２は、シリコン窒化膜１０２ａとシリコン酸化膜１０２ｂとからなる２層膜である。下地膜１０２上にはｐ型薄膜電界効果トランジスタ１１７のソース／ドレイン領域１０６ａ、１０６ｂとチャネル領域１０７とが同一レイヤの半導体膜としてのポリシリコン膜により形成されている。このソース／ドレイン領域１０６ａ、１０６ｂには、ｐ型の導電性不純物が注入されている。ソース／ドレイン領域１０６ａ、１０６ｂとチャネル領域１０７との上には、ゲート絶縁膜として作用する絶縁膜１０８が形成されている。チャネル領域１０７上の領域において、絶縁膜１０８上にはゲート電極１０９ａが形成されている。ゲート電極１０９ａ上には、保護膜１１１が形成されている。ソース／ドレイン領域１０６ａ、１０６ｂ上において、保護膜１１１と絶縁膜１０８との一部をエッチングにより除去することによりコンタクトホール１１２ａ、１１２ｂが形成されている。コンタクトホール１１２ａ、１１２ｂの内部から保護膜１１１の上部表面上にまで延在するように電極１１３ａ、１１３ｂが形成されている。電極１１３ａ、１１３ｂと保護膜１１１との上には絶縁膜１１４が形成されている。
【０００６】
液晶表示装置の表示画素領域においては、ガラス基板１０１上にシリコン窒化膜１０２ａとシリコン酸化膜１０２ｂとからなる２層膜である下地膜１０２が形成されている。この下地膜１０２上には、ｎ型薄膜電界効果トランジスタ１１８のソース／ドレイン領域１０４ａ、１０４ｂとチャネル領域１０５とが同一レイヤの半導体膜としてのポリシリコン膜により形成されている。また、下地膜１０２上には、ｎ型薄膜電界効果トランジスタ１１８が形成された領域と間隔を隔てて蓄積容量１１９の下部電極１０３が形成されている。ソース／ドレイン領域１０４ａ、１０４ｂとチャネル領域１０５と下部電極１０３との上には、絶縁膜１０８が形成されている。この絶縁膜１０８はｎ型薄膜電界効果トランジスタ１１８のゲート絶縁膜として作用する部分および蓄積容量１１９の誘電体膜として作用する部分を含む。すなわち、チャネル領域１０５上に位置する絶縁膜１０８はゲート絶縁膜として作用し、下部電極１０３上に位置する絶縁膜１１８は誘電体膜として作用する。チャネル領域１０５上に位置する領域においては、絶縁膜１０８上にゲート電極１０９ｂが形成されている。また、下部電極１０３上に位置する領域においては、誘電体膜としての絶縁膜１０８上に上部電極としての共通電極１１０が形成されている。ゲート電極１０９ｂと共通電極１１０との上には保護膜１１１が形成されている。保護膜１１１と絶縁膜１０８との一部をエッチングにより除去することにより、コンタクトホール１１２ｃ〜１１２ｅが形成されている。このコンタクトホール１１２ｃ〜１１２ｅの内部から保護膜１１１の上部表面上にまで延在するように、それぞれ電極１１３ｃ〜１１３ｅが形成されている。電極１１３ｃ〜１１３ｅと保護膜１１１との上には絶縁膜１１４が形成されている。この後、表示画素領域では、通常の工程に従って透明電極などを形成し液晶表示装置を製造する。
【０００７】
次に、図１８に示した液晶表示装置の製造方法を簡単に説明する。図１８を参照して、まずガラス基板１０１上にＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）によって下地膜１０２となるシリコン窒化膜１０２ａおよびシリコン酸化膜１０２ｂを形成する。次に、形成される薄膜電界効果トランジスタ１１７、１１８の電気的特性のばらつきを抑制するため、下地膜１０２表面にウェット洗浄を施す。ウェット洗浄後、下地膜１０２上にアモルファスシリコン膜を形成する。エキシマレーザを用いてアモルファスシリコン膜をアニールすることにより、ｐ型薄膜電界効果トランジスタ１１７およびｎ型薄膜電界効果トランジスタ１１８のチャネル領域となるべきポリシリコン膜を形成する。この後、形成されたポリシリコン膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いてドライエッチングによりチャネル領域１０７、１０５となるべき領域を含むポリシリコン膜および下部電極１０３となるべきポリシリコン膜を形成する。その後レジスト膜を除去する。
【０００８】
次に、蓄積容量１１９の下部電極１０３となるべきポリシリコン膜にｎ型の導電性不純物を注入する。このようにして、下部電極１０３が形成される。次に、ゲート絶縁膜および容量電極１１９の誘電体膜となる絶縁膜１０８を形成する。この絶縁膜１０８上にスパッタリング法を用いてクロム膜を形成する。このクロム膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いて、エッチングによりクロム膜の一部を除去することにより、ゲート電極１０９ａ、１０９ｂおよび共通電極１１０を形成する。その後、ｎ型の導電性不純物を所定の領域に注入することにより、ソース／ドレイン領域１０４ａ、１０４ｂを形成する。また、所定の領域にｐ型の導電性不純物を注入することにより、ソース／ドレイン領域１０６ａ、１０６ｂを形成する。ｎ型の導電性不純物としては、たとえばリンイオンを用いることができ、ｐ型の導電性不純物としては、たとえばボロンイオンを用いることができる。このようにして、ｐ型薄膜電界効果トランジスタ１１７とｎ型薄膜電界効果トランジスタ１１８とが形成される。
【０００９】
次に、ゲート電極１０９ａ、１０９ｂおよび共通電極１１０の上に層間絶縁膜としての保護膜１１１を形成する。この後、活性化アニールを行なう。保護膜１１１上にレジスト膜を形成する。このレジスト膜をマスクとして、保護膜１１１と絶縁膜１０８との一部を除去することにより、コンタクトホール１１２ａ〜１１２ｅを形成する。その後レジスト膜を除去する。コンタクトホール１１２ａ〜１１２ｅの内部と保護膜１１１の上部表面上とにクロムやアルミニウム系の合金からなる導電体膜を形成する。この導電体膜上にレジスト膜を形成する。このレジスト膜をマスクとして、導電体膜をエッチングにより除去することにより、電極１１３ａ〜１１３ｅを形成する。その後レジスト膜を除去する。
【００１０】
その後、水素プラズマを用いてチャネル領域１０５、１０７の水素化を行なうことにより、薄膜電界効果トランジスタの特性の向上および安定化を図る。そして、電極１１３ａ〜１１３ｅ上に絶縁膜１１４を形成する。このようにして、図１８に示すような構造を得ることができる。
【００１１】
駆動回路領域においては、図示したｐ型薄膜電界効果トランジスタ１１７以外にもｎ型薄膜電界効果トランジスタを上述の手法を用いて同時に形成する。これら薄膜電界効果形トランジスタは駆動回路の構成要素となる。また、表示画素領域においては、ｎ型薄膜電界効果トランジスタ１１８と別途形成される透明電極とを電気的に接続することにより表示画素を形成する。さらに、これらの素子が形成されたガラス基板１０１を、カラーフィルタや対向電極が形成された他のガラス基板と貼り合わせる。そして、このガラス基板１０１と上記他のガラス基板との間に形成された間隙に液晶を注入、封止するなどの所定の工程を実施することにより、液晶表示装置を得ることができる。
【００１２】
【発明が解決しようとする課題】
上述の液晶表示装置の製造工程では、アモルファスシリコン膜を形成する前に、下地膜１０２の表面にウェット洗浄を施している。これは、下地膜１０２表面の異物を除去することにより、形成されるアモルファスシリコン膜にこれらの異物が侵入することを防止する効果があると推定されている。製造コストという観点からすれば、上記のようなウェット洗浄工程を実施することは、製造工程数の増加につながり、結果的に液晶表示装置の製造コストを増大させる原因の一つとなっていた。しかし、このウェット洗浄工程を行なわない場合、形成される薄膜電界効果トランジスタの電気的特性のばらつきが大きくなってしまうことが経験的に知られている。つまり、薄膜電界効果トランジスタの電気的特性を劣化させること無くウェット洗浄工程を省略する（製造工程を簡略化する）ことは困難であった。
【００１３】
また、ウェット洗浄工程を省略するため、下地膜１０２とアモルファスシリコン膜とをプラズマＣＶＤ法を用いて連続して形成するという手法も考えられる。このようにすれば、異物が下地膜１０２上に付着する可能性を低減できるので、ウェット洗浄工程を省略してもアモルファスシリコン膜に上記異物が侵入することを抑制できると考えられる。しかし、この場合、アモルファスシリコン膜をプラズマＣＶＤ法により形成するため、アモルファスシリコン膜の膜質により、形成された薄膜電界効果トランジスタのチャネル領域における移動度が相対的に低下するという問題があった。
【００１４】
このように、薄膜電界効果トランジスタの電気的特性を劣化させること無く製造工程を簡略化することは従来困難であった。
【００１５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の一つの目的は、薄膜電界効果トランジスタの電気的特性を劣化させること無く、製造工程を簡略化することが可能な半導体装置およびその製造方法を提供することである。
【００１６】
この発明のもう一つの目的は、画素などを構成する薄膜電界効果トランジスタの電気的特性を劣化させること無く、製造工程を簡略化することが可能な液晶表示装置およびその製造方法を提供することである。
【００１７】
【課題を解決するための手段】
この発明の１の局面における半導体装置は、チャネル領域を含む薄膜電界効果トランジスタを備える半導体装置であって、透明基板と、単層下地膜と、上層と、ゲート絶縁膜と、ゲート電極とを備える。単層下地膜は透明基板上に形成されている。上層は、単層下地膜上に接触して形成され、薄膜電界効果トランジスタのチャネル領域となるポリシリコン膜を含む。ゲート絶縁膜は上層上に形成される。ゲート電極は、チャネル領域となるポリシリコン膜上に位置する領域において、ゲート絶縁膜上に形成される。単層下地膜は、シランガスとアンモニアガスとを含む原料ガスを用いる化学気相成長法を用いて形成されたシリコン窒化膜である。当該原料ガスにおいて、シランガスに対するアンモニアガスの分圧比は２以上である。
【００１８】
このようにすれば、従来のように下地膜としてシリコン窒化膜とシリコン酸化膜との２層膜を用いている場合より、下地膜を形成するための成膜工程数を削減できる。この結果、半導体装置の製造コストを削減できる。
【００２０】
また、単層下地膜としてシリコン窒化膜を用いることにより、上層となるアモルファスシリコン膜を形成する前にウェット洗浄工程を実施しなくても、薄膜電界効果トランジスタの電気的特性が劣化することを防止できる。つまり、従来のようにシリコン酸化膜上にアモルファスシリコン膜を形成する場合、事前にシリコン酸化膜の表面をウェット洗浄しないと、このアモルファスシリコン膜をアニールして形成されるポリシリコン膜を用いた薄膜電界効果トランジスタの電気的特性がばらつくことがあった。しかし、シリコン窒化膜表面上にアモルファスシリコン膜を形成する場合、シリコン窒化膜の表面について洗浄工程を実施しなくても、このアモルファスシリコン膜をアニールしたポリシリコン膜をチャネル領域として用いた薄膜電界効果トランジスタの電気的特性はばらつきがなく、比較的優れていることが経験的に知られている。これは、シリコン窒化膜の表面には、シリコン酸化膜の表面と比較して異物が付着しにくいため、結果的にアモルファスシリコン膜に侵入する異物の量が少なくなるためであると推定される。このため、単層下地膜をシリコン窒化膜により形成すれば、成膜工程数を従来より削減できると共に、薄膜電界効果トランジスタの電気的特性を劣化させること無く、従来必要であったウェット洗浄工程を省略できる。
【００２２】
また、この化学気相成長法を用いて形成されるシリコン窒化膜中での窒素の含有率を高めることが出来る。シリコン窒化膜中の窒素の含有率を高めることが出来れば、このシリコン窒化膜からなる単層下地膜上に形成される薄膜電界効果トランジスタの電気的特性のばらつきを抑制できる。そして、上記のように化学気相成長法の原料ガスにおいてシランガスに対するアンモニアガスの分圧比を２以上とすれば、シリコン窒化膜中の窒素の含有率を充分な値とすることができるので、上記薄膜電界効果トランジスタの電気的特性のばらつきを確実に抑制できる。
【００２３】
また、ここで、単層下地膜としてのシリコン窒化膜上に、アニールすることによって上層となるべきアモルファスシリコン膜を形成する場合を考える。この場合、このアモルファスシリコン膜と上記のようなシリコン窒化膜との密着性は、アモルファスシリコン膜とシリコン酸化膜との密着性より優れているので、アモルファスシリコン膜が下地膜上から剥離するといった欠陥の発生を抑制できる。
【００２４】
上記１の局面における半導体装置では、単層下地膜の屈折率は１．９０以下であることが好ましい。
【００２５】
この場合、後述するようにシリコン窒化膜を化学気相成長法で形成する際の原料ガスにおいてシランガスに対するアンモニアガスの分圧比が大きくなると、形成されたシリコン窒化膜の屈折率は小さくなる。そして、上記のようにシリコン窒化膜中の窒素の含有率を十分な値とした場合（原料ガスにおいてシランガスに対するアンモニアガスの分圧比を２以上とした場合）、そのシリコン窒化膜の屈折率は１．９０以下となる。このため、形成されたシリコン窒化膜の屈折率を測定することにより、シリコン窒化膜中の窒素の含有率が十分な値となっているかを容易に判断できる。そして、シリコン窒化膜の屈折率が１．９０以下となっていれば、そのシリコン窒化膜上に薄膜電界効果型トランジスタを形成した場合の、この薄膜電界効果トランジスタの電気的特性のばらつきを確実に抑制できる。
【００２６】
上記１の局面における半導体装置では、シリコン窒化膜は、ＢＨＦ溶液によるエッチング速度が１００ｎｍ／分以上の膜であることが好ましい。
【００２７】
この場合、後述するようにシリコン窒化膜を化学気相成長法で形成する際の原料ガスにおいてシランガスに対するアンモニアガスの分圧比が大きくなると、形成されたシリコン窒化膜のＢＨＦ溶液によるエッチング速度は大きくなる。なお、ＢＨＦ溶液としては、ＨＦ：ＮＨ4Ｆ＝１：１０という条件の溶液を用いる。そして、上記のようにシリコン窒化膜中の窒素の含有率を十分大きくした場合（原料ガスにおいてシランガスに対するアンモニアガスの分圧比を２以上とした場合）、そのシリコン窒化膜のＢＨＦ溶液によるエッチング速度は１００ｎｍ／分以上となる。このため、形成されたシリコン窒化膜の上記エッチング速度を測定することにより、シリコン窒化膜中の窒素の含有率が十分な値となっているかを容易に判断できる。そして、シリコン窒化膜の上記エッチング速度が１００ｎｍ／分以上となっていれば、そのシリコン窒化膜上に薄膜電界効果型トランジスタを形成した場合の、この薄膜電界効果トランジスタの電気的特性のばらつきを確実に抑制できる。
【００２８】
この発明の他の局面における液晶表示装置は、上記１の局面における半導体装置を備える。
【００２９】
液晶表示装置の表示画素領域においては、表示画面の均一性を向上させるために、使用される薄膜電界効果トランジスタなどの半導体装置の電気的特性を均一にすることが求められている。このため、本発明による半導体装置を液晶表示装置の表示画素領域などに適用することにより、優れた表示特性を有する液晶表示装置を実現できる。
【００３０】
この発明の別の局面における半導体装置の製造方法では、透明基板上に下地膜を１層形成する。下地膜に接触するように、アモルファスシリコン膜を形成する。アモルファスシリコン膜をアニールすることにより、薄膜電界効果トランジスタのチャネル領域となるべき領域を含むポリシリコン膜を形成する。ポリシリコン膜上にゲート絶縁膜を形成する。チャネル領域となるべき領域上に位置する領域において、ゲート絶縁膜上にゲート電極を形成する。下地膜を形成する工程では、シランガスとアンモニアガスとを含む原料ガスを用いる化学気相成長法によりシリコン窒化膜を形成する。当該原料ガスにおいて、シランガスに対するアンモニアガスの分圧比が２以上である。
【００３１】
このようにすれば、本発明による半導体装置を容易に製造できる。
また、下地膜を１層からなる単層下地膜とするので、従来のように２層膜を下地膜として用いる場合より、製造工程数を削減できる。この結果、半導体装置の製造コストを低減できる。
【００３３】
また、この場合、シリコン酸化膜よりその表面に異物の付着が少ないと考えられるシリコン窒化膜を下地膜として用いることになる。このため、アモルファスシリコン膜を形成する前にウェット洗浄工程を実施しなくても、アモルファスシリコン膜への異物の侵入を抑制できるので、薄膜電界効果トランジスタの電気的特性が劣化することを防止できる。つまり、薄膜電界効果トランジスタの電気的特性を劣化させること無く、従来必要であったウェット洗浄工程を省略できる。
【００３５】
また、この化学気相成長法を用いて形成されるシリコン窒化膜中での窒素の含有率を高めることが出来る。シリコン窒化膜中の窒素の含有率を高めることが出来れば、このシリコン窒化膜からなる下地膜上に形成される薄膜電界効果トランジスタの電気的特性のばらつきを抑制できる。そして、上記のように化学気相成長法の原料ガスにおいてシランガスに対するアンモニアガスの分圧比を２以上とすれば、シリコン窒化膜中の窒素の含有率を充分な値とすることができるので、上記薄膜電界効果トランジスタの電気的特性のばらつきを確実に抑制できる。
【００３６】
この発明のもう一つの局面における液晶表示装置の製造方法は、上記別の局面における半導体装置の製造方法を用いる。
【００３７】
このようにすれば、本発明による半導体装置を備える液晶表示装置を容易に製造できる。
【００３８】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００３９】
図１は、本発明による液晶表示装置の実施の形態を示す断面模式図である。図１を参照して、液晶表示装置を説明する。
【００４０】
図１を参照して、液晶表示装置は、基板としてのガラス基板１と上ガラス基板２１と、このガラス基板１および上ガラス基板２１との間に保持される液晶２０とを備える。ガラス基板１上にはシリコン窒化膜からなる単層下地膜としての下地膜２が形成されている。
【００４１】
ガラス基板１の駆動回路領域において、この下地膜２上にｐ型薄膜電界効果トランジスタ１７が形成されている。ｐ型薄膜電界効果トランジスタ１７は、ソース領域６ａとドレイン領域６ｂとチャネル領域７とゲート絶縁膜として作用する絶縁膜８とゲート電極９ａとを備える。下地膜２上には、半導体膜を用いて形成されたソース領域６ａとドレイン領域６ｂとチャネル領域７とが形成されている。ソース領域６ａおよびドレイン領域６ｂにはボロン（Ｂ）などのｐ型の導電性不純物が注入されている。チャネル領域７上にはゲート絶縁膜として作用する絶縁膜８が形成されている。チャネル領域７上に位置する領域において、絶縁膜８上にはクロム膜からなるゲート電極９ａが形成されている。ゲート電極としてはアルミニウム合金膜、タンタル膜などを用いてもよい。ゲート電極９ａと絶縁膜８との上にはＰＥＣＶＤシリコン酸化膜からなる保護膜１１が形成されている。ソース領域６ａおよびドレイン領域６ｂ上に位置する領域においては、保護膜１１と絶縁膜８との一部を除去することによりコンタクトホール１２ａ、１２ｂが形成されている。コンタクトホール１２ａ、１２ｂの内部から保護膜１１の上部表面上にまで延在するように、導電体膜としてのソース電極１３ａとドレイン電極１３ｂとがそれぞれ形成されている。ソース電極１３ａとドレイン電極１３ｂとはそれぞれソース領域６ａおよびドレイン領域６ｂと接続されている。ソース電極１３ａとドレイン電極１３ｂとの上には絶縁膜１４が形成されている。
【００４２】
ガラス基板１の表示画素領域においては、上述のようにガラス基板１上に下地膜２が形成され、この下地膜２上にｎ型薄膜電界効果トランジスタ１８と蓄積容量１９とが形成されている。ｎ型薄膜電界効果トランジスタ１８は、ソース領域４ａとドレイン領域４ｂとチャネル領域５とゲート絶縁膜として作用する絶縁膜８とゲート電極９ｂとを備える。
【００４３】
下地膜２上には、ソース領域４ａとドレイン領域４ｂとチャネル領域５とが半導体膜を用いて形成されている。このソース領域４ａおよびドレイン領域４ｂには、リン（Ｐ）イオンなどのｎ型の導電性不純物が注入されている。チャネル領域５上には、ゲート絶縁膜として作用する絶縁膜８が形成されている。また、チャネル領域５上に位置する領域においては、絶縁膜８上にゲート電極９ｂが形成されている。ゲート電極９ｂと絶縁膜８との上には、駆動回路領域と同様に保護膜１１が形成されている。ソース領域４ａおよびドレイン領域４ｂの上に位置する領域においては、保護膜１１と絶縁膜８との一部を除去することによりコンタクトホール１２ｃ、１２ｄが形成されている。コンタクトホール１２ｃ、１２ｄの内部から保護膜１１の上部表面上にまで延在し、それぞれソース領域４ａとドレイン領域４ｂとに接続するソース電極１３ｃとドレイン電極１３ｄとが形成されている。
【００４４】
また、下地膜２上には、ソース領域４ａ、ドレイン領域４ｂおよびチャネル領域５を構成する半導体膜と同一レイヤにより構成される下部電極３が、ｎ型薄膜電界効果トランジスタ１８と間隔を隔てて形成されている。この下部電極３上には、誘電体膜としての絶縁膜８が形成されている。この下部電極３上に位置する絶縁膜８の部分は蓄積容量１９の誘電体膜として作用する。そして、下部電極３上に位置する領域においては、絶縁膜８上に上部電極としての共通電極１０が形成されている。共通電極１０と絶縁膜８との上には保護膜１１が形成されている。保護膜１１と絶縁膜８との一部を除去することによりコンタクトホール１２ｅが形成されている。コンタクトホール１２ｅの内部から保護膜１１の上部表面上にまで延在するように電極１３ｅが形成されている。保護膜１１とソース電極１３ｃとドレイン電極１３ｄと電極１３ｅとの上には絶縁膜１４が形成されている。
【００４５】
ドレイン電極１３ｄ上に位置する領域には、絶縁膜１４にコンタクトホール１５が形成されている。コンタクトホール１５の内部から絶縁膜１４の上部表面上にまで延在するように、ドレイン電極１３ａと電気的に接続されたＩＴＯ（錫添加酸化インジウム）画素電極１６が形成されている。ＩＴＯ画素電極１６と絶縁膜１４との上には、配向膜３６ａが形成されている。
【００４６】
このｐ型薄膜電界効果トランジスタ１７、ｎ型薄膜電界効果トランジスタ１８および蓄積容量１９が形成されたガラス基板１の面と対向するように、上ガラス基板２１が配置されている。上ガラス基板２１のガラス基板１に対向する面上には、カラーフィルタ２３が形成されている。カラーフィルタ２３のガラス基板１に対向する面上には対向電極２２が形成されている。対向電極２２のガラス基板１に対向する面上には配向膜３６ｂが形成されている。そして、配向膜３６ａ、３６ｂの間には液晶２０が保持されている。
【００４７】
このように、下地膜２としてシリコン窒化膜からなる単層下地膜を用いれば、後述する製造工程で示すように、従来のように下地膜２としてシリコン窒化膜とシリコン酸化膜との２層膜を用いている場合より、下地膜２を形成するための成膜工程数を削減できる。この結果、液晶表示装置の製造コストを削減できる。
【００４８】
また、下地膜２としてシリコン窒化膜を用いることにより、この下地膜２上にチャネル領域５、７などになるアモルファスシリコン膜を形成する前にウェット洗浄工程を実施しなくても、ｐ型薄膜電界効果トランジスタ１７、ｎ型薄膜電界効果トランジスタ１８の電気的特性が劣化することを防止できる。
【００４９】
なお、この下地膜２は、シランガスとアンモニアガスとを含む原料ガスを用いる化学気相成長法を用いて形成された膜であることが好ましく、この原料ガスにおいて、シランガスに対するアンモニアガスの分圧比が２以上であることが好ましい。この場合、下地膜２としてのシリコン窒化膜中での窒素の含有率を高めることが出来る。下地膜２としてのシリコン窒化膜中の窒素の含有率を高めることが出来れば、この下地膜２上に形成されるｐ型薄膜電界効果トランジスタ１７、ｎ型薄膜電界効果トランジスタ１８の電気的特性のばらつきを抑制できる。
【００５０】
また、下地膜２の屈折率は１．９０以下であることが好ましい。また、ＢＨＦ溶液を用い場合の下地膜２のエッチング速度が１００ｎｍ／分以上であることが好ましい。なお、ＢＨＦ溶液としては、ＨＦ：ＮＨ4Ｆ＝１：１０という条件の溶液を用いる。これは、後述するように、発明者らの知見によれば、上記原料ガスにおいてシランガスに対するアンモニアガスの分圧比が大きくなると、形成された下地膜２としてのシリコン窒化膜の屈折率は小さくなり、下地膜２のＢＨＦ溶液を用いた場合のエッチング速度は大きくなる。つまり、シリコン窒化膜の屈折率またはＢＨＦ溶液によるエッチング速度を測定すれば、そのシリコン窒化膜の窒素の含有率を推定できる。そして、上記のようにシリコン窒化膜中の窒素の含有率を十分大きな値とした場合（原料ガスにおいてシランガスに対するアンモニアガスの分圧比を２以上とした場合）、そのシリコン窒化膜の屈折率は１．９０以下となり、上記エッチング速度は１００ｎｍ／分以上となる。このため、下地膜２であるシリコン窒化膜の屈折率または上記エッチング速度を測定することにより、このシリコン窒化膜中の窒素の含有率が十分な値となっているかを容易に判断できる。そして、下地膜２の屈折率が１．９０以下となっていれば、ｐ型薄膜電界効果トランジスタ１７、ｎ型薄膜電界効果トランジスタ１８の電気的特性のばらつきを確実に抑制できる。
【００５１】
図２〜７は、図１に示した液晶表示装置の製造方法を説明するための断面模式図である。図２〜７を参照して、液晶表示装置の製造方法を説明する。
【００５２】
まず、図２に示すように、ガラス基板１上にたとえばＰＥＣＶＤを用いてシリコン窒化膜からなる下地膜２を形成する。下地膜２の膜厚は２００ｎｍである。この下地膜２の成膜条件としては、原料ガスとしてシラン（ＳｉＨ4）ガスを０．１２リットル／分（１２０ｓｃｃｍ）、アンモニア（ＮＨ3）ガスを０．１２リットル／分（１２０ｓｃｃｍ）、水素（Ｈ2）ガスを１リットル／分（１０００ｓｃｃｍ）、窒素（Ｎ2）ガスを４リットル／分（４０００ｓｃｃｍ）供給し、反応室の圧力を１３０Ｐａ、ＲＦパワーを８００Ｗ、温度を３１０℃という条件を用いることができる。なお、原料ガスでのシランガスに対するアンモニアガスの分圧比が２以上であることが好ましい。このようにすれば、下地膜２としてのシリコン窒化膜中における窒素の含有率を高めることが出来る。この結果、後述するように、下地膜２上に形成されるｎ型薄膜電界効果トランジスタ１８、ｐ型薄膜電界効果トランジスタ１７の電気的特性のばらつきを抑制できる。
【００５３】
また、下地膜２を単層のシリコン窒化膜とするので、従来のように２層膜を下地膜２として用いる場合より、製造工程数を削減できる。この結果、液晶表示装置の製造コストを低減できる。
【００５４】
次に、図３に示すように、この下地膜２上に減圧ＣＶＤ法あるいはＰＥＣＶＤ法によりアモルファスシリコン膜２４を形成する。シリコン窒化膜上にアモルファスシリコン膜２４を形成する場合、アモルファスシリコン膜２４を形成する前にシリコン窒化膜からなる下地膜２の表面をウェット洗浄しなくても、この下地膜２上に形成される薄膜電界効果トランジスタの電気的特性は劣化することは無い。このため、従来のようにシリコン酸化膜上にアモルファスシリコン膜を形成する場合に必要であったウェット洗浄工程を省略できる。この結果、製造工程数を削減できる。
【００５５】
このアモルファスシリコン膜２４を、たとえばエキシマレーザを用いてアニールすることによりポリシリコン膜を生成する。そして、このポリシリコン膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いて、ポリシリコン膜をドライエッチングにより部分的に除去することにより、ソース領域４ａ、６ａ、ドレイン領域４ｂ、６ｂ、チャネル領域７、５および下部電極３（図１参照）となるべきポリシリコン膜２５ａ〜２５ｃ（図４参照）を形成する。その後レジスト膜を除去する。このようにして、図４に示すような構造を得る。
【００５６】
次に、下部電極３となるべき半導体膜が位置する領域以外の領域にレジスト膜を形成する。そして、下部電極３となるべきポリシリコン膜２５ａにリンイオンを注入する。このようにして下部電極３が形成される。そして、上述のレジスト膜を除去する。次に、ゲート絶縁膜および誘電体膜として作用するシリコン酸化膜からなる絶縁膜８（図５参照）を形成する。この絶縁膜８はＰＥＣＶＤ法を用いて形成される。この後、絶縁膜８上にクロム膜をスパッタリング法などを用いて形成する。クロム膜にかえて、アルミニウム合金膜あるいはタンタル膜を形成してもよい。このクロム膜上にレジスト膜を形成する。このレジスト膜をマスクとして、クロム膜を部分的にエッチングにより除去することにより、ゲート電極９ａ、９ｂおよび共通電極１０（図５参照）を形成する。共通電極１０と下部電極３と絶縁膜８とから蓄積容量１９が形成される。その後、ゲート電極９ｂをマスクとして半導体膜２５ｂの所定の領域にリンイオンを注入することにより、ソース領域４ａおよびドレイン領域４ｂ、チャネル領域５を形成する。また、ゲート電極９ａをマスクとしてボロンイオンを半導体膜２５ｃの所定の領域に注入することにより、ソース領域６ａ、ドレイン領域６ｂおよびチャネル領域７を形成する。このようにして図５に示すような構造を得る。
【００５７】
次に、図６に示すように、ゲート電極９ａ、９ｂおよび共通電極１０上に保護膜１１を形成する。この保護膜１１はシリコン酸化膜であり、ＰＥＣＶＤ法を用いて形成される。その後、活性化アニール処理を行なう。この活性化アニール処理における加熱温度は４００℃である。次に、水素プラズマ処理を実施することにより、チャネル領域５、７のポリシリコンの水素化を行う。
【００５８】
次に、保護膜１１上にレジスト膜（図示せず）を形成する。このレジスト膜をマスクとしてドライエッチングにより保護膜１１と絶縁膜８との一部を除去することによりコンタクトホール１２ａ〜１２ｅ（図７参照）を形成する。その後レジスト膜を除去する。保護膜１１の上部表面上とコンタクトホール１２ａ〜１２ｅの内部とにスパッタリング法を用いて導電体膜を形成する。この導電体膜としては、たとえばクロム膜、アルミニウム合金膜などを用いることができる。この導電体膜上にレジスト膜を形成する。このレジスト膜をマスクとしてウェットエッチングを行なうことにより、導電体膜からなる電極１３ａ〜１３ｅ（図７参照）を形成する。電極１３ａ〜１３ｅ上にＰＥＣＶＤ法を用いて絶縁膜１４を形成する。このパッシベーション膜である絶縁膜１４としてはシリコン窒化膜を用いる。
【００５９】
このようにして、ガラス基板１の駆動回路領域にｐ型薄膜電界効果トランジスタ１７を形成する。また、表示画素領域にｎ型薄膜電界効果トランジスタ１８および蓄積容量１９を形成する。さらに、駆動回路領域においては、図示されていない他の領域にｎ型の薄膜電界効果トランジスタを形成してもよい。また、表示画素領域においてｐ型薄膜電界効果トランジスタを他の領域に形成してもよい。そして、駆動回路領域において、ｐ型薄膜電界効果トランジスタ１７と上記ｎ型薄膜電界効果トランジスタとを組合せることにより駆動回路を構成する。また、表示画素領域においては、ｎ型薄膜電界効果トランジスタ１８とＩＴＯ画素電極１６（図１参照）などの透明電極とを組合せることにより表示画素を形成する。
【００６０】
すなわち、図７に示した工程の後、絶縁膜１４の上部表面を平坦化する。その後、電極１３ｄ上に位置する領域において、絶縁膜１４にコンタクトホール１５（図１参照）を形成する。そして、コンタクトホール１５の内部から絶縁膜１４の上部表面上にまで延在するようＩＴＯ画素電極１６を形成する。その後、ＩＴＯ画素電極１６上に配向膜３６ａを形成する。
【００６１】
さらに、図１に示したように、カラーフィルタ２３、対向電極２２および配向膜３６ｂが形成された上ガラス基板２１を準備する。この上ガラス基板２１とガラス基板１とを対向するように配置し固定する。そして、このガラス基板１と上ガラス基板２１との間（配向膜３６ａ、３６ｂの間）に液晶２０を注入、封止することによって、図１に示すような液晶表示装置を得る。
【００６２】
このようにして、容易に本発明による液晶表示装置を得ることができる。そして、本発明による液晶表示装置の製造方法では、シリコン窒化膜からなる単層の下地膜２上に薄膜電界効果トランジスタを形成するので、特性のばらつきの少ない、優れた電気的特性を有する薄膜電界効果トランジスタを液晶表示装置に適用できる。この結果、優れた表示特性を有する液晶表示装置を容易に実現できる。
【００６３】
【実施例】
（実施例１）
発明者らは、本発明の効果を確認するため、以下のような試験を行った。
【００６４】
まず、本発明の実施例の試料として、ガラス基板上にシリコン窒化膜からなる単層下地膜を形成した。形成条件は、上記実施の形態で説明した条件を用いた。単層下地膜の膜厚は２００ｎｍである。この単層下地膜上に本発明による液晶表示装置に用いる薄膜電界効果トランジスタを形成した。形成工程は、上述した液晶表示装置におけるｐ型薄膜電界効果トランジスタ１７、ｎ型薄膜電界効果トランジスタ１８の形成工程と同様である。また、比較例の試料として、ガラス基板上に下層がシリコン窒化膜、上層がシリコン酸化膜である２層膜の下地膜を形成した。下層の膜厚は５０ｎｍ、上層の膜厚は１００ｎｍである。この２層膜からなる下地膜上に、実施例と同様に薄膜電界効果トランジスタを形成した。実施例および比較例における薄膜電界効果トランジスタは、ともにゲート幅が１０μｍ、ゲート長が５μｍ、ゲート絶縁膜の膜厚が７５ｎｍ、チャネル膜厚が５０ｎｍ、ソース／ドレイン領域のドーズ量が５×１０15、ｎ型薄膜電界効果トランジスタではＬＤＤのドーズ量が３×１０13、ＬＤＤ長が１μｍである。
【００６５】
上記実施例および比較例について、ＴＦＴ特性（ゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係）を測定した。その測定結果を図８および９に示す。図８は、本発明による半導体装置の実施例１の試料についてのゲート電圧とドレイン電流との関係を示すグラフであり、図９は比較例の試料のゲート電圧とドレイン電流との関係を示すグラフである。なお、図８および９は、試料として下地膜上にｐ型薄膜電界効果トランジスタが形成されたものを用い、このｐ型薄膜電界効果トランジスタについての特性試験の結果を示している。測定条件は、Ｉｄｓ＝−５Ｖ、Ｖｇ＝−１０Ｖ〜５Ｖという条件であった。
【００６６】
図８および９を参照して、本発明の実施例の方がＩoffminの値が小さくなっていることがわかる。
【００６７】
（実施例２）
次に、本発明の実施例としてのシリコン窒化膜からなる単層下地膜の製造条件が異なる２種類の試料を作成した。２種類の試料（試料１および２）での下地膜の成膜条件は、基本的に上記実施の形態で説明した条件と同様であるが、試料１については、原料ガスにおけるアンモニアガスのシランガスに対する分圧比（ＮＨ3／ＳｉＨ4比）を３とした。また、試料２については、ＮＨ3／ＳｉＨ4比を１とした。そして、試料１および２について、下地膜上に実施例１と同様の薄膜電界効果トランジスタを形成した。なお、試料１および２ではガラス基板上に複数の薄膜電界効果トランジスタを形成している。
【００６８】
試料１および２について、薄膜電界効果トランジスタの信頼性を評価するため、ＢＴ（Bias Temperature）ストレス試験を実施した。ストレス条件としては、２００℃、５分間、バイアス電界はＶGS＝±２ＭＶ／ｃｍ、ＶDS＝０である。試料１および２の所定個所において、ＢＴストレス試験の前後にて薄膜電界効果トランジスタのゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を測定した。その結果を図１０〜１５に示す。図１０〜１５は、本発明の実施例２の試料１よび２におけるＢＴストレス試験の結果を示すグラフである。なお、図１０〜１５は、試料１および２として下地膜上にｎ型薄膜電界効果トランジスタが形成されたものを用い、このｎ型薄膜電界効果トランジスタについての特性試験の結果を示している。図１０〜１２は、試料１について、ガラス基板の中央部、周辺部１（基板左上部）、周辺部２（基板右下部）の３箇所でのそれぞれの試験結果を示している。また、図１３〜１５は、試料２について、ガラス基板の中央部、周辺部１（基板左上部）、周辺部２（基板右下部）の３箇所でのそれぞれの試験結果を示している。
【００６９】
図１０〜１５を参照して、試料１の方が、ガラス基板面内の薄膜電界効果トランジスタのＢＴストレス試験前後における電気的特性の変化およびばらつきは小さく、電気的特性が優れているとがわかる。
【００７０】
これは、以下のような理由が推定される。すなわち、シリコン窒化膜の原料ガスにおけるＮＨ3／ＳｉＨ4比が大きければ、シリコン窒化膜中の窒素の含有率を高くできる。そして、このように窒素の含有率が高いことは、アモルファスシリコン膜から生成されるポリシリコン膜とシリコン窒化膜との界面での準位に影響を与えていると考えられる。そして、この界面での準位の変化により、薄膜電界効果トランジスタの電気的特性に差異が見られると考えられる。このような薄膜電界効果トランジスタの電気的特性のばらつきを抑制するなどの効果は、シリコン窒化膜の原料ガスにおけるＮＨ3／ＳｉＨ4比を２以上とすれば顕著になる。
【００７１】
また、このようにシリコン窒化膜を形成する際の原料ガスにおけるＮＨ3／ＳｉＨ4比と、形成されたシリコン窒化膜の屈折率およびエッチング速度とは図１６および１７に示すように相関がある。図１６は、ＮＨ3／ＳｉＨ4比と単層下地膜としてのシリコン窒化膜の屈折率との関係を示すグラフである。また、図１７は、ＮＨ3／ＳｉＨ4比とシリコン窒化膜のＢＨＦ溶液によるエッチング速度との関係を示すグラフである。
【００７２】
図１６を参照して、横軸はＮＨ3／ＳｉＨ4比を、縦軸は屈折率を示している。この屈折率の測定は、波長６２５ｎｍの光源を用いて行った。図１６からも明らかなように、ＮＨ3／ＳｉＨ4比が大きくなれば屈折率が小さくなることがわかる。そして、ＮＨ3／ＳｉＨ4比が２以上となる場合、屈折率は１．９以下となる。
【００７３】
また、図１７を参照して、横軸はＮＨ3／ＳｉＨ4比を、縦軸はシリコン窒化膜からなる下地膜のＢＨＦ溶液によるエッチング速度を示している。ＢＨＦ溶液としては、ＨＦ：ＮＨ4Ｆ＝１：１０という条件の溶液を用いる。図１７からも明らかなように、ＮＨ3／ＳｉＨ4比が大きくなればエッチング速度が大きくなることがわかる。そして、ＮＨ3／ＳｉＨ4比が２以上となる場合、エッチング速度は１００ｎｍ／分（１０００Å／分）以上となる。
【００７４】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７５】
【発明の効果】
このように、本発明によれば、下地膜を単層下地膜とすることにより、薄膜電界効果トランジスタの電気的特性を劣化させること無く、製造工程を簡略化することが可能な半導体装置および液晶表示装置を提供できる。
【図面の簡単な説明】
【図１】  本発明による液晶表示装置の実施の形態を示す断面模式図である。
【図２】  図１に示した液晶表示装置の製造工程の第１工程を説明するための断面模式図である。
【図３】  図１に示した液晶表示装置の製造工程の第２工程を説明するための断面模式図である。
【図４】  図１に示した液晶表示装置の製造工程の第３工程を説明するための断面模式図である。
【図５】  図１に示した液晶表示装置の製造工程の第４工程を説明するための断面模式図である。
【図６】  図１に示した液晶表示装置の製造工程の第５工程を説明するための断面模式図である。
【図７】  図１に示した液晶表示装置の製造工程の第６工程を説明するための断面模式図である。
【図８】  本発明による半導体装置の実施例１の試料についてのゲート電圧とドレイン電流との関係を示すグラフである。
【図９】  比較例の試料のゲート電圧とドレイン電流との関係を示すグラフである。
【図１０】  本発明の実施例２の試料１における、基板中央部でのＢＴストレス試験の結果を示すグラフである。
【図１１】  本発明の実施例２の試料１における、基板左上部でのＢＴストレス試験の結果を示すグラフである。
【図１２】  本発明の実施例２の試料１における、基板右下部でのＢＴストレス試験の結果を示すグラフである。
【図１３】  本発明の実施例２の試料２における、基板中央部でのＢＴストレス試験の結果を示すグラフである。
【図１４】  本発明の実施例２の試料２における、基板左上部でのＢＴストレス試験の結果を示すグラフである。
【図１５】  本発明の実施例２の試料２における、基板右下部でのＢＴストレス試験の結果を示すグラフである。
【図１６】  本発明の実施例２における、単層下地膜を形成する際に用いるシランガスに対するアンモニアガスの分圧比（ＮＨ3／ＳｉＨ4比）と、シリコン窒化膜の屈折率との関係を示すグラフである。
【図１７】  本発明の実施例２における、単層下地膜を形成する際に用いるシランガスに対するアンモニアガスの分圧比（ＮＨ3／ＳｉＨ4比）と、シリコン窒化膜のＢＨＦ溶液によるエッチング速度との関係を示すグラフである。
【図１８】  従来の液晶表示装置を示す断面模式図である。
【符号の説明】
１  ガラス基板、２  下地膜、３  下部電極、４ａ，６ａ  ソース領域、４ｂ，６ｂ  ドレイン領域、５，７  チャネル領域、８，１４  絶縁膜、９ａ，９ｂゲート電極、１０  共通電極、１１  保護膜、１２ａ〜１２ｅ，１５  コンタクトホール、１３ａ，１３ｃ  ソース電極、１３ｂ，１３ｄ  ドレイン電極、１６  画素電極、１７  ｐ型薄膜電界効果トランジスタ、１８  ｎ型薄膜電界効果型トランジスタ、１９  蓄積容量、２０  液晶、２１  上ガラス基板、２２  対向電極、２３  カラーフィルタ、２４  アモルファスシリコン膜、２５ａ〜２５ｃ  ポリシリコン膜、３６ａ，３６ｂ  配向膜。
【図１】
0003927752.tif 000002
【図２】
0003927752.tif 000003
【図３】
0003927752.tif 000004
【図４】
0003927752.tif 000005
【図５】
0003927752.tif 000006
【図６】
0003927752.tif 000007
【図７】
0003927752.tif 000008
【図８】
0003927752.tif 000009
【図９】
0003927752.tif 000010
【図１０】
0003927752.tif 000011
【図１１】
0003927752.tif 000012
【図１２】
0003927752.tif 000013
【図１３】
0003927752.tif 000014
【図１４】
0003927752.tif 000015
【図１５】
0003927752.tif 000016
【図１６】
0003927752.tif 000017
【図１７】
0003927752.tif 000018
【図１８】
0003927752.tif 000019