(57)【特許請求の範囲】
【請求項１】
原映像信号の水平方向の輪郭補正を行う水平輪郭補正回路を備えたテレビジョン受像機において、
前記水平輪郭補正回路は、
水平同期信号を基にしてドットクロックを生成するドットクロック生成手段と、
前記原映像信号を前記ドットクロックを用いて所定時間ｔ１だけ遅延させて第１遅延映像信号として出力する第１遅延回路と、
前記第１遅延映像信号を前記ドットクロックを用いて所定時間ｔ２（ただしｔ２≦ｔ１）だけ遅延させて第２遅延映像信号として出力する第２遅延回路と、
前記原映像信号又は第１の遅延映像信号より前記所定時間ｔ２前の映像信号と前記第１遅延映像信号と前記第２遅延映像信号とを用いて演算する演算回路と、
該演算回路の出力と前記第１遅延映像信号とを加算する加算回路と、
所定時間ｔ２の長さを調整する調整手段と、
を備え、
前記時間ｔ１及び時間ｔ２を前記ドットクロックの周期の整数倍とするとともに、
前記調整手段は、原映像信号に含まれるノイズの量が多い場合又は高周波成分が欠如している場合には、前記所定時間ｔ２の長さを、標準的に設定されている長さよりも長くして、水平方向の輪郭補正幅を大きくすることを特徴とするテレビジョン受像機。
【請求項２】
請求項１記載のテレビジョン受像機において、前記演算回路は、前記原映像信号又は第１の遅延映像信号より前記所定時間ｔ２前の映像信号と前記第２遅延映像信号とを加算した信号を０．５倍して第３映像信号を得、前記第１遅延映像信号から前記第３映像信号を減算して第４映像信号を得、前記第４映像信号に１以下の係数を乗算して出力することを特徴とするテレビジョン受像機。
【請求項３】
請求項１記載のテレビジョン受像機において、前記演算回路は、前記第１遅延映像信号から前記原映像信号又は第１の遅延映像信号より前記所定時間ｔ２前の映像信号を減算して得た映像信号と、前記第１遅延映像信号から前記第２遅延映像信号を減算して得た映像信号とを加算し、該加算によって得られた映像信号に０．５以下の係数を乗じて出力することを特徴とするテレビジョン受像機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水平輪郭補正回路を備えたテレビジョン受像機に関し、特にドット・マトリックス型画像表示装置を備えたテレビジョン受像機に関する。
するものである。
【０００２】
【従来の技術】
近年、テレビジョン受像機における表示画面の大型化に伴って、表示される映像の高画質化の要求が高まり、映像信号に対して水平輪郭補正処理が行われる場合が多くなっている。
図４は従来例テレビジョン受像機に係る水平輪郭補正装置の一例を示す図であり、図５は図４に示す水平輪郭補正装置４０における各部の信号波形を示す図である。また、図４は、映像信号から水平輪郭補正信号を得て、これを映像信号に加算することで水平輪郭補正された映像信号を得るまでの様子を模式的に表したものである。
図４において、ｊ１は水平輪郭補正の対象となっている原映像信号であり、ＣＬ１は水平輪郭補正用のクロック信号であり、前記原映像信号ｊ１に係る色副搬送波周波数ｆｓｃの４倍の周波数である。
【０００３】
図５に示すｊ１〜ｊ８は図４に示す各部の信号の符号に一致している。まず、原映像信号ｊ１を、フリップフロップ回路で構成される第１遅延回路１３によって、一定時間ｔ０だけ遅延させて第１遅延映像信号ｊ２を得、更にフリップフロップ回路で構成される第２遅延回路１５により、第１遅延回路１３と同時間ｔ０だけ遅延させて第２遅延映像信号ｊ３を得る。
次に原映像信号ｊ１と第２遅延映像信号ｊ３とを加算回路１７により加算して加算信号ｊ４を得、さらに係数器１９で振幅を１／２倍して信号ｊ５を得る。そして、減算回路２１で第１遅延信号ｊ２から信号ｊ５を減じて水平輪郭補正信号ｊ６を得る。この水平輪郭補正信号ｊ６を利得制御回路２３によりＫ倍のレベルにした後、第１遅延映像信号ｊ２に加算することによって水平輪郭補正された映像信号ｊ８を得ることができる。
【０００４】
前記クロック信号ＣＬ１の周波数は一般的に色副搬送波周波数の４倍（４ｆｓｃ）に設定される。また、第１遅延回路１３及び第２遅延回路１５の夫々の遅延時間ｔ０と利得制御回路２３の利得は、設計又は製造の段階で予め固定されるか、或いはテレビジョン受像機の操作者により調整可能とされる。具体的には、輪郭を強調した画像を得ようとする場合はＫを大きくする。一方、輪郭を強調せずソフトな画像を得ようとする場合は、利得Ｋを小さく設定するのが一般的である。クロック信号ＣＬ１を４ｆｓｃとした場合は、各フリップフロップ回路による遅延時間がクロック信号の１周期相当の時間であり、ｆｓｃが約３．５８ＭＨｚであるから、遅延時間ｔ０は７０ｎｓ（補正幅はｔ０の２倍で１４０ｎｓ）となり、Ｋは例えば０．２程度とされている。
【０００５】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、第１遅延回路１３及び第２遅延回路１５の遅延時間ｔ０が予め一定の値に固定されているため、テレビジョン受像機の表示画面に表示される画像に最適な水平輪郭補正ができないと言う問題があった。即ち、テレビジョン受像機の表示装置が液晶やプラズマディスプレイ（以下、ＰＤＰとも記す）の如きドット・マトリックス型である場合には、前記ＰＤＰ等の表示画素数に関係なく水平輪郭補正信号が形成されるために、テレビジョン受像機に接続されるＰＤＰ等が変更されると、水平輪郭補正量に過不足が生じるという問題があった。
【０００６】
例えば、１水平走査線を構成する水平画素数が少ない場合と多い場合とでは、水平画素数が少ない場合は、高精細表示ができないから表示される映像信号の帯域はやや狭くても良く、水平輪郭補正の補正幅（遅延時間の２倍）が小さすぎると水平輪郭補正の効果が得にくく、一方、水平画素数が多い場合は、高精細表示ができるから表示される映像信号の帯域は広い方が良く、水平輪郭補正の補正幅（遅延時間の２倍）は或る程度小さくする必要がある。これは、水平画素数が多い場合に水平輪郭補正の補正幅が大きいと、映像信号の高域成分が水平輪郭補正信号によりマスクされて表示できなくなるからである。
【０００７】
本発明は前記問題点に鑑みてなされたものであり、その目的は、表示装置の表示画画素数に応じて適正な水平輪郭補正を行うテレビジョン受像機を提供することである。
【０００８】
【課題を解決するための手段】
本発明のテレビジョン受像機は前記課題を解決するためになされたものであり、第１の発明は、原映像信号の水平方向の輪郭補正を行う水平輪郭補正回路を備えたテレビジョン受像機において、前記水平輪郭補正回路は、水平同期信号を基にしてドットクロックを生成するドットクロック生成手段と、前記原映像信号を前記ドットクロックを用いて所定時間ｔ１だけ遅延させて第１遅延映像信号として出力する第１遅延回路と、前記第１遅延映像信号を前記ドットクロックを用いて所定時間ｔ２だけ遅延させて第２遅延映像信号として出力する第２遅延回路と、前記原映像信号と前記第１遅延映像信号と前記第２遅延映像信号とを用いて演算する演算回路と、該演算回路の出力と前記第１遅延映像信号とを加算する加算回路とを備え、前記時間ｔ１及び時間ｔ２を前記ドットクロックの周期の整数倍になるようにしたテレビジョン受像機である。
【０００９】
本発明によれば、原映像信号に対して水平方向の輪郭補正を行う水平輪郭補正回路において、ドットクロック生成手段で水平同期信号を基にしてドットクロックを生成し、第１遅延回路で前記原映像信号を前記ドットクロックを用いてドットクロック周期の整数倍の時間遅延させて第１遅延映像信号を出力し、第２遅延回路で前記第１遅延映像信号を前記ドットクロックを用いてドットクロック周期の整数倍の時間遅延させて第２遅延映像信号を出力し、前記原映像信号と前記第１遅延映像信号と前記第２遅延映像信号とを用いて演算し、該演算結果と前記第１遅延映像信号とを加算することにより水平輪郭補正を行った映像信号を得ているから、水平輪郭補正信号の補正幅はドット・マトリックス型の画像表示装置における水平表示画素数の逆数に比例したものとなり、適正な補正幅の水平輪郭補正信号で補正した映像を表示することができる。
例えば、高精細度用の表示装置の場合では、低精細度用の表示装置の場合に比して、水平輪郭補正信号の補正幅を小さくすることにより、水平輪郭補正信号により映像信号の高域成分がつぶれて表示されなくなるのを防止でき、逆に、低精細度用の表示装置の場合では、高精細度用の表示装置の場合に比して、水平輪郭補正信号の補正幅が大きくすることにより、水平輪郭補正の効果を大きくすることが出来る。
【００１０】
第２の発明は、第１の発明のテレビジョン受像機において、前記演算回路は、前記原映像信号と前記第２遅延映像信号とを加算した信号を０．５倍して第３映像信号を得、前記第１遅延映像信号から前記第３映像信号を減算して第４映像信号を得、前記第４映像信号に１以下の係数を乗算して出力するようにしたテレビジョン受像機である。
【００１１】
本発明によれば、簡単な回路構成でドットクロックの周期に比例した補正幅を有する水平輪郭補正済みの映像信号を生成することが出来る。
【００１２】
第３の発明は、第１の発明のテレビジョン受像機において、前記演算回路は、前記第１遅延映像信号から前記原映像信号を減算して得た映像信号と、前記第１遅延映像信号から前記第２遅延映像信号を減算して得た映像信号とを加算し、該加算によって得られた映像信号に０．５以下の係数を乗じて出力するようにしたテレビジョン受像機である。
【００１３】
本発明によれば、簡単な回路構成でドットクロックの周期に比例した補正幅を有する水平輪郭補正済みの映像信号を得ることが出来る。
【００１４】
第４の発明は、第１の発明乃至第３の発明のいずれかのテレビジョン受像機において、前記遅延時間ｔ１及び遅延時間ｔ２を選択するための選択手段を備えたテレビジョン受像機である。
【００１５】
本発明によれば、水平輪郭補正の補正幅が例えばテレビジョン受像機の視聴者や、表示対象の映像信号にとって不適当である場合などに、適正な補正幅の水平輪郭補正済み映像信号に切り替えることが出来る。
【００１６】
【発明の実施の形態】
本発明のテレビジョン受像機では、原映像信号の水平方向の輪郭補正を行う水平輪郭補正回路において、ドットクロック生成手段で水平同期信号を基にしてドットクロックを生成し、第１遅延回路で前記原映像信号を前記ドットクロックを用いて所定時間ｔ１だけ遅延させて第１遅延映像信号を出力し、第２遅延回路で前記第１遅延映像信号を前記ドットクロックを用いて所定時間ｔ２だけ遅延させて第２遅延映像信号を出力し、前記原映像信号と前記第１遅延映像信号と前記第２遅延映像信号とを用いて演算し、該演算結果と前記第１遅延映像信号とを加算することにより水平輪郭補正を行い、且つ、前記時間ｔ１及び時間ｔ２を前記ドットクロックの周期の整数倍とすることによりテレビジョン受像機の表示装置の表示画素数に応じて適正な補正幅を有する水平輪郭補正信号を得る。本明細書では、前記ｔ１とｔ２の合計値を水平輪郭補正における補正幅と記す。
【００１７】
以下、本発明によるテレビジョン受像機について図面と共に説明する。
図1は本発明テレビジョン受像機に係る水平輪郭補正装置の第１実施例を示す図である。図１において、９０は水平同期信号ｃ１を基にドットクロックｄｃを生成するドットクロック生成手段であり、位相同期ループ（ＰＬＬ）を有する発信器である。ドットクロック生成手段９０は位相比較器（ＰＣ）２７、ローパスフィルタ（ＬＰＦ）２９、電圧制御発信器（ＶＣＯ）３１、分周器３３で構成されている。ドットクロック生成手段９０から出力される周期ｔｄのドットクロックはサンプリング部１１と第１遅延回路１３と第２遅延回路１５とに与えられる。第１遅延回路１３及び第２遅延回路１５は夫々がフリップフロップで構成される遅延回路であり、Ｄ端子に入力された信号をＣＫ端子に与えられたクロックの１周期分遅延させてＱ端子から出力する。
【００１８】
サンプリング部１１は入力映像信号ｓ０を前記ドットクロックｄｃでサンプリングし、ドット・マトリクス型表示装置（図示せず）の表示画素ごとの画素データを有する原映像信号ｓ１を第１遅延回路１３と加算回路１７とに与える。第１遅延回路１３は原映像信号ｓ１をドットクロックｄｃの１周期分（ｔｄ）遅延させ第１遅延映像信号ｓ２として第２遅延回路１５と減算回路２１と加算回路２５とに与える。第２遅延回路１５は第１遅延映像信号ｓ２をドットクロックｄｃの１周期分（ｔｄ）遅延させ第２遅延映像信号ｓ３として加算回路１７に与える。
【００１９】
演算手段７０は原映像信号ｓ１と第１遅延映像信号ｓ２と第２遅延映像信号ｓ３とから水平輪郭補正信号ｓ６を生成し、該水平輪郭補正信号ｓ６のレベルをＫ１倍して信号ｓ７として加算回路２５に与える。演算手段７０は加算回路１７と係数器１９と減算回路２１と利得制御回路２３とで構成される。
【００２０】
加算回路１７は前記原映像信号ｓ１と第２遅延映像信号ｓ３とを加算し該加算信号ｓ４を係数器１９に与える。係数器１９は加算信号ｓ４の振幅を１／２にして信号ｓ５として減算回路２１に与える。減算回路２１は第１遅延映像信号ｓ２から前記信号ｓ５を減算し、水平輪郭補正信号ｓ６として利得制御回路２３に与える。利得制御回路２３は水平輪郭補正信号ｓ６のレベルをＫ１倍して信号ｓ７として加算回路２５に与える回路であり、前記Ｋ１は通常は１以下、例えば０．２に設定される。前記Ｋ１はテレビジョン受像機の視聴者が変更或いは設定できるようにしても良い。加算回路２５は第１遅延映像信号ｓ２と前記信号ｓ7とを加算することによって水平輪郭補正された映像信号ｓ８を出力する。
【００２１】
加算回路２５から出力される水平輪郭補正された映像信号ｓ８は表示画素ごとの画素データを持ち、水平輪郭補正された映像信号の輪郭補正幅が前記ドットクロックｄｃの周期ｔｄの２倍であり、表示装置の画素間隔が大きい場合には、水平輪郭補正の補正幅が大きくなり、表示装置の画素間隔が小さい場合には、水平輪郭補正の補正幅も小さくなる。従って、前記水平輪郭補正された映像信号ｓ８で、液晶やＰＤＰ等のごときドット・マトリックス型の画像表示装置を駆動すると、表示画素数特に水平表示画素数の多い高精細度用の表示装置ではより細かい画像を表示することができ、表示画素数特に水平表示画素数の小さい低精細度用の表示装置では水平輪郭補正の効果をより大きくすることができる。
【００２２】
図２は本発明テレビジョン受像機に係る水平輪郭補正装置の第２実施例を示す図である。図１に示す第１実施例と同一機能、同一作用の要素、及び同一の信号には同一の符号を付し、その説明を省略する。図２の装置と図１の装置とで異なる点は、演算手段７０ｂにおける演算方法が演算手段７０における演算方法と異なる点である。
図２において、演算手段７０ｂは減算回路４１と加算回路４３と減算回路４５と利得制御回路４７とで構成される。演算手段７０ｂは原映像信号ｓ１と第１遅延映像信号ｓ２と第２遅延映像信号ｓ３とから水平輪郭補正信号ｓ１３を生成し、該水平輪郭補正信号ｓ１３のレベルをＫ２倍して信号ｓ１４として加算回路２５に与える。
【００２３】
減算回路４１は第１遅延映像信号ｓ２から原映像信号ｓ１を減じて信号ｓ１１として加算回路４３に与える。減算回路４５は第１遅延映像信号ｓ２から第２遅延映像信号ｓ３を減じて信号ｓ１２として加算回路４３に与える。加算回路４３は前記信号ｓ１１と信号ｓ１２とを加算し、水平輪郭補正信号ｓ１３を利得制御回路４７に与える。利得制御回路４７は水平輪郭補正信号ｓ１３のレベルをＫ２倍にして信号ｓ１４として加算回路２５に与える回路であり、前記Ｋ２は通常は０．５以下、例えば０．１に設定される。前記Ｋ２はテレビジョン受像機の視聴者が変更或いは設定できるようにしても良い。加算回路２５は第１遅延映像信号ｓ２と前記信号ｓ１４とを加算することによって水平輪郭補正された映像信号ｓ８を出力する。図２の装置では図１に示す係数器１９が不要であり、演算手段の構成が簡単になる。
【００２４】
図３は本発明テレビジョン受像機に係る水平輪郭補正装置の第３実施例を示す図である。図１に示す第１実施例と同一機能、同一作用の要素、及び同一の信号には同一の符号を付し、その説明を省略する。図３の装置と図１の装置とで異なる主な点は、遅延回路の数が多い点とスイッチ（選択手段）６３が設けられている点である。
図３において、遅延回路５１、５３、５５、５７はこの順に従属接続されており、各遅延回路は入力された映像信号をドットクロックｄｃの１周期分ｔｄだけ遅延させて出力する。加算回路５９は遅延回路５１から出力される第１遅延映像信号ｓ２と遅延回路５５から出力される第３遅延映像信号ｓ２４とを加算して信号ｓ２６をスイッチ（選択手段）６３に与える。加算回路６１は原映像信号ｓ１と遅延回路５７から出力される第４遅延映像信号ｓ２５とを加算して信号ｓ２７をスイッチ６３に与える。
【００２５】
スイッチ（選択手段）６３は前記信号ｓ２６か信号ｓ２７のいずれかを選択して信号ｓ２８として係数器１９に与える。係数器１９から加算回路２５までの動作は図１の装置にて説明したとおりである。
スイッチ（選択手段）６３が信号ｓ２６を選択した場合には、減算回路２１から出力される水平輪郭補正信号は補正幅がドットクロックｄｃの周期ｔｄの２倍であり、スイッチ（選択手段）６３が信号ｓ２７を選択した場合には、減算回路２１から出力される水平輪郭補正信号は補正幅がドットクロックｄｃの周期ｔｄの４倍となり、補正幅が大きくなる。
【００２６】
遅延回路の数を増加すればスイッチ（選択手段）６３で選択可能な遅延時間がさらに大きくできる。また、スイッチ（選択手段）６３がいずれの信号を選択するかは、テレビジョン受像機の視聴者が選択するようにしても良く、或いは、映像信号の性質に応じて自動的に切り替えるようにしても良い。
前記映像信号の性質とは、例えば映像信号に含まれるノイズの量であり、或いは、映像信号の周波数帯域である。前記ノイズの量はＣ／Ｎメータで容易に推定でき、前記周波数帯域は映像信号に含まれる所定周波数以上の高域信号成分の量から容易に推定することができる。
標準的な設定では、スイッチ（選択手段）６３は補正幅がｔｄの２倍の補正信号を得るための信号ｓ２６を選択し、映像信号のノイズが多い場合や高周波成分が欠如している信号では補正幅がｔｄの４倍の補正信号を得るための信号ｓ２７を選択する。
【００２７】
以上詳細に説明した如く、本発明のテレビジョン受像機によれば、原映像信号の水平方向の輪郭補正を行う水平輪郭補正回路において、ドットクロック生成手段で水平同期信号を基にしてドットクロックを生成し、第１遅延回路で前記原映像信号を前記ドットクロックを用いてドットクロック周期の整数倍の時間遅延させて第１遅延映像信号を出力し、第２遅延回路で前記第１遅延映像信号を前記ドットクロックを用いてドットクロック周期の整数倍の時間遅延させて第２遅延映像信号を出力し、前記原映像信号と前記第１遅延映像信号と前記第２遅延映像信号とを用いて演算し、該演算結果と前記第１遅延映像信号とを加算することにより水平輪郭補正を行った映像信号を得ているから、テレビジョン受像機におけるドット・マトリックス型の画像表示装置の表示画素数に応じて、適正な補正幅の水平輪郭補正信号で補正した映像を表示することができる。
【図面の簡単な説明】
【図１】本発明テレビジョン受像機に係る水平輪郭補正装置の第１実施例を示す図である。
【図２】本発明テレビジョン受像機に係る水平輪郭補正装置の第２実施例を示す図である。
【図３】本発明テレビジョン受像機に係る水平輪郭補正装置の第３実施例を示す図である。
【図４】従来例テレビジョン受像機に係る水平輪郭補正装置の一例を示す図である。
【図５】図４に示す水平輪郭補正装置における各部の信号波形を示す図である。
【符号の説明】
１１    サンプリング部
１３    フリップフロップ回路（第１遅延回路）
１５    フリップフロップ回路（第２遅延回路）
１７、２５、４３    加算回路
１９    係数器
２１、４１、４５    減算回路
２３、４７    利得制御回路
２７    位相比較器
２９    ローパスフィルタ（ＬＰＦ）
３１    電圧制御発信器
３３    分周器
６３    スイッチ（選択手段）
７０、７０ｂ    演算手段
９０    ドットクロック生成手段
【図１】
0003870022.tif 000002
【図２】
0003870022.tif 000003
【図３】
0003870022.tif 000004
【図４】
0003870022.tif 000005
【図５】
0003870022.tif 000006