(57)【特許請求の範囲】
【請求項１】
（ａ）下面基体と、
（ｂ）上面基体と、
（ｃ）前記下面基体と上面基体間に配置される半導体基板とを備え、
（ｄ）前記半導体基板にダイヤフラムと、該ダイヤフラムの裏面に通じるゲート圧力流路とを形成し、前記上面基体にソースに通じる流路と、前記上面基体に前記ダイヤフラムに面する流体通路を遮る形で形成された平滑な障壁と、ドレインに通じる流路とを形成するとともに、前記ダイヤフラムと平滑な障壁の隙間が流体が流れるチャネル幅となり、前記ダイヤフラム下部に加えられるゲート圧力によって前記チャネル幅が制御されることを特徴とする半導体微小流体制御素子。
【請求項２】
請求項１記載の半導体微小流体制御素子において、前記障壁の高さをあらかじめ低く設定しておくことにより、ノーマリオープン型マイクロバルブ構成とすることを特徴とする半導体微小流体制御素子。
【請求項３】
請求項１記載の半導体微小流体制御素子において、前記障壁の高さを適切に調節しておくことにより、流体が流れ始めるダイヤフラム印加圧力を任意に調整可能にすることを特徴とする半導体微小流体制御素子。
【請求項４】
請求項１記載の半導体微小流体制御素子において、前記障壁と前記ダイヤフラムの間に別の材料からなる薄膜層を設けることにより、閉動作時の特性向上を図るようにすることを特徴とする半導体微小流体制御素子。
【請求項５】
請求項１記載の半導体微小流体制御素子において、可動部分を前記障壁側としたことを特徴とする半導体微小流体制御素子。
【請求項６】
請求項１記載の半導体微小流体制御素子において、可動部分を前記障壁側、ダイヤフラム側の両方とすることを特徴とする半導体微小流体制御素子。
【請求項７】
請求項１記載の半導体微小流体制御素子の前記ソースに通じる流路に接続される高圧力源と、前記ドレインに通じる流路に形成される分析センサと、前記流路が狭まる抵抗部と、該抵抗部に接続される低圧力源と、前記分析センサと前記抵抗部間で接続孔を介して通じる前記ゲート圧力流路への帰還回路を形成し、定流量制御回路を具備することを特徴とする半導体微小流体制御回路。
【請求項８】
請求項１記載の半導体微小流体制御素子の前記ソースに通じる流路に接続される高圧力源及び前記抵抗部に接続される低圧力源とを共通にし、前記ゲート圧力流路を共通にゲートに接続する複数の半導体微小流体制御素子を具備することを特徴とする半導体微小流体制御回路。
【請求項９】
請求項１記載の半導体微小流体制御素子の前記ソースに通じる流路に接続される高圧力源及び前記抵抗部に接続される低圧力源とを共通にし、前記ドレインに通じる流路を次段の前記半導体微小流体制御素子のゲート圧力流路に接続し、多相圧力パルス発生流体回路を構成することを特徴とする半導体微小流体制御回路。
【請求項１０】
請求項１記載の半導体微小流体制御素子の前記ドレインに通じる流路の圧力を前記ゲート圧力流路の圧力に比して増幅させる圧力増幅回路を構成することを特徴とする半導体微小流体制御回路。
【請求項１１】
請求項１記載のいずれか１項記載の半導体微小流体制御素子を同一、または別々の基板上に多数配置し、互いに流体通路で結合することによって形成することを特徴とする半導体微小流体制御回路。
【請求項１２】
請求項１記載のいずれか１項記載の半導体微小流体制御素子を同一、または別の基板上の集積回路、あるいは個別電子部品などにより形成し、これを補助として用いることで高機能化することを特徴とする半導体微小流体制御回路。
【請求項１３】
請求項７から１２のいずれか１項記載の半導体微小流体制御回路を用い、同一、または別々のチップに搭載された各種の流体分析センサに供給される流体を制御することを特徴とする半導体微小流体制御回路。
【請求項１４】
請求項７から１２のいずれか１項記載の半導体微小流体制御回路を用い、前記流路各部の圧力を信号とみなして半導体微小流体制御素子を制御することを特徴とする半導体微小流体制御回路。
【請求項１５】
請求項１項記載の半導体微小流体制御回路において、前記半導体基板の上面と上部基板の下面間に温度制御素子を配置し、ヒータ形成空間を備え、前記ダイヤフラムの裏面の圧力を変化させ、流体流量を電気的な信号で制御可能なバルブを実現することを特徴とする半導体微小流体制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロマシニングなどによって基板上に形成された微小な流路の流体を制御する半導体微小流体制御素子及びそれを用いた半導体微小流体制御回路に係り、ダイヤフラム及びこのダイヤフラムと対向するように配置した障壁などからなり、任意の流体経路の圧力によって、他の流体経路の流れ易さを直接制御するものである。さらに、本発明による流体制御素子を用い、流体の回路を適切に構成することで、多数の流体の複雑な制御を従来と比較して簡便に行えるようにしたものである。また、流体回路中の圧力を信号とみなし、同様な流体回路を適切な組み合わせで形成することにより、回路中に多種の圧力を任意、かつ同時に制御することができるものである。
【０００２】
【従来の技術】
従来、微小化学分析システムを代表とする分析装置の微小流体制御には、マイクロマシニングを用いて形成したマイクロバルブなどが用いられており、例えば、（１）電気制御による駆動装置を用いた例、（２）圧縮空気駆動を用いた例がある。
【０００３】
上記（１）のマイクロバルブは、図１４に示すように、基板１０１の一方の面にエッチングにより形成した流路１０２、及び前記基板１０１の一方に設けられ、蒸着により形成した金属薄膜１０３を有する絶縁膜１０４からなり、外部電気信号を前記金属薄膜１０３に印加することにより変形する前記絶縁膜１０４によって前記流路１０２を通る比測定流体の流れを制御するものである。なお、本例はジュール熱を変形に利用したバイメタル効果に基づく例であるが、電気的にマイクロバルブの流量を制御する方法としては他に、ピエゾ電気効果、ヒータ加熱による気体体積膨張の利用、静電引力などが一般的である。
【０００４】
上記（２）のマイクロバルブは電気的な素子を利用しないものの一例である。図１５に示すように、圧縮空気によって変位するダイヤフラム部１１３ａ，１１３ｂ、およびダイヤフラム部１１３ａ，１１３ｂの一方の面に設けられた流路基板１１１からなり、ダイヤフラム裏面に印加する空気圧力（圧縮空気）Ａで流体を制御する。なお、図１５において、１１２（１１２ａ〜１１２ｄ）はｎ型シリコン薄膜、１１４ａ，１１４ｂは空気通路、１１５ａ，１１５ｂ，１１５ｃは流路である。
【０００５】
本例は、圧縮空気Ａの作用により、ダイヤフラム部１１３ａが駆動され、流路１１５ｂを閉じ、一方、ダイヤフラム部１１３ｂには圧縮空気を作用させないで開放されている流路１１５ａ→１１５ｃを介して流路を通じるようにしている。
【０００６】
このように構成される従来のマイクロバルブは、外部から与えられる電気、圧力などによって流路の幅を制御し、その結果として流体の流量を制御するようにしている。
【０００７】
ところで、従来のマイクロバルブは、流路中を流れる流体を制御するために、バルブ１個につき制御用の電気信号、または圧縮空気のラインがそれぞれ必要であった。また、圧縮空気の印加口も、流体が通る面と反対側に位置されている。従って、制御すべき流路の数が増大し、多数のバルブを同時に開閉したり、複雑なタイミングで流路を切り替えるなどの要求が出てきた場合、必要なマイクロバルブの増加数に比例して、多数の制御回路信号線、圧縮空気配管が必要となる。この最大数は、流路を形成するチップの物理的な大きさと、配線、配管に要するスペースの関係から決まる限界があり、それ以上制御用のマイクロバルブを増加させることは不可能となる。
【０００８】
また、ある流路の流量を一定に保つ定流量制御を行う場合を例として考えると、従来の技術では、まず流量センサまたは圧力センサによって流路の流量を測定し、電気信号に変換する。次にその信号に基づいてマイクロバルブの制御用電圧を変化させるか、または圧縮空気の圧力調整を行い、所望の流量になるようにマイクロバルブが制御される。すなわち、機械信号→電気信号→機械信号という順に２回の変換が行われることになり、制御する流路の規模が増大するにつれてシステムが急速に複雑化する問題がある。また、流量制限などに用いる圧力を制御するためには、通常、圧力ポンプの出力調整や、配管の一部に可変コンダクタンスバルブを設けるなどの工夫を行う必要があった。このことは、圧縮空気駆動のマイクロバルブの場合、バルブ数の増加に対して顕著な問題となってくる。
【０００９】
【発明が解決しようとする課題】
流体分析に用いる流体回路網は今後大規模化してゆくことが予想されるため、規模が増大しても制御系の複雑化を抑える方式の開発と、それを支える流体制御素子が必要となる。また、流量の制御においては、従来技術のように流量を一度電気信号に変換して再度機械量に変換しなおして制御するのではなく、流体の流れる流路の圧力によって直接別の圧力や流量を制御する仕組みができれば、全体の構成を大きく簡略化することが可能である。
【００１０】
よって、本発明は、流路中の圧力によって直接流量を制御するにあたり、その構成要素として必要となる流体制御素子と、それを用いた、流体回路網の大規模化に対し、制御回路系の複雑化を大幅に抑えた半導体微小流体制御素子及びそれを用いた半導体微小流体制御回路を提供することを目的とする。
【００１１】
より具体的には、本発明の第１の目的は、集積化された流路中の圧力によって直接流量を制御するにあたり、その構成要素として必要となる流体制御素子を提供することにある。
【００１２】
さらに、本発明の第２の目的は、流体回路網の大規模化に対し、制御回路系の複雑化を大幅に抑えた流体制御回路を、本発明に係る流体制御素子を複数組み合わせることで提供することにある。
【００１３】
また、流路数の増大、多様化によって様々な圧力を発生、制御する必要が生じた場合、そのために従来技術では複数のポンプ、もしくは多数の可変コンダクタンスバルブを用いて個々の圧力調整を要することになる。さらに、多数の圧縮空気駆動型マイクロバルブを駆動するために、一つの圧力パルスから位相の異なる複数の圧力パルスを生成することも必要になると思われる。
【００１４】
よって、本発明の第３の目的は、任意の圧力の制御、または圧力パルスの発生を行う流体回路を、本発明に係る流体制御素子を複数用いて提供することにある。
【００１５】
【課題を解決するための手段】
〔１〕半導体微小流体制御素子において、下面基体と、上面基体と、前記下面基体と上面基体間に配置される半導体基板とを備え、前記半導体基板にダイヤフラムと、このダイヤフラムの裏面に通じるゲート圧力流路とを形成し、前記上面基体にソースに通じる流路と、前記上面基体に前記ダイヤフラムに面する流体通路を遮る形で形成された平滑な障壁と、ドレインに通じる流路とを形成するとともに、前記ダイヤフラムと平滑な障壁の隙間が流体が流れるチャネル幅となり、前記ダイヤフラム下部に加えられるゲート圧力によって前記チャネル幅が制御されることを特徴とする。
【００１６】
〔２〕請求項〔１〕記載の半導体微小流体制御素子において、前記障壁の高さをあらかじめ低く設定しておくことにより、ノーマリオープン型マイクロバルブ構成とすることを特徴とする。
【００１７】
〔３〕上記〔１〕記載の半導体微小流体制御素子において、前記障壁の高さを適切に調節しておくことにより、流体が流れ始めるダイヤフラム印加圧力を任意に調整可能にすることを特徴とする。
【００１８】
〔４〕上記〔１〕記載の半導体微小流体制御素子において、前記障壁と前記ダイヤフラムの間に別の材料からなる薄膜層を設けることにより、閉動作時の特性向上を図るようにすることを特徴とする。
【００１９】
〔５〕上記〔１〕記載の半導体微小流体制御素子において、可動部分を前記障壁側としたことを特徴とする。
【００２０】
〔６〕上記〔１〕記載の半導体微小流体制御素子において、可動部分を障壁側、ダイヤフラム側の両方とすることを特徴とする。
【００２１】
〔７〕半導体微小流体制御回路において、上記〔１〕記載の半導体微小流体制御素子の前記ソースに通じる流路に接続される高圧力源と、前記ドレインに通じる流路に形成される分析センサと、流路が狭まる抵抗部と、この抵抗部に接続される低圧力源と、前記分析センサと前記抵抗部間で接続孔を介して通じる前記ゲート圧力流路への帰還回路を形成し、定流量制御回路を具備することを特徴とする。
【００２２】
〔８〕半導体微小流体制御回路において、上記〔１〕記載の半導体微小流体制御素子の前記ソースに通じる流路に接続される高圧力源及び前記抵抗部に接続される低圧力源とを共通にし、前記ゲート圧力流路を共通にゲートに接続する複数の半導体微小流体制御素子を具備することを特徴とする。
【００２３】
〔９〕半導体微小流体制御回路において、上記〔１〕記載の半導体微小流体制御素子の前記ソースに通じる流路に接続される高圧力源及び前記抵抗部に接続される低圧力源とを共通にし、前記ドレインに通じる流路を次段の前記半導体微小流体制御素子のゲート圧力流路に接続し、多相圧力パルス発生流体回路を構成することを特徴とする。
【００２４】
〔１０〕半導体微小流体制御回路において、上記〔１〕記載の半導体微小流体制御素子の前記ドレインに通じる流路の圧力を前記ゲート圧力流路の圧力に比して増幅させる圧力増幅回路を構成することを特徴とする。
【００２５】
〔１１〕半導体微小流体制御回路において、上記〔１〕記載のいずれか１項記載の半導体微小流体制御素子を同一、または別々の基板上に多数配置し、互いに流体通路で結合することによって形成することを特徴とする。
【００２６】
〔１２〕半導体微小流体制御回路において、上記〔１〕記載のいずれか１項記載の半導体微小流体制御素子を同一、または別の基板上の集積回路、あるいは個別電子部品などにより形成し、これを補助として用いることで高機能化されることを特徴とする。
【００２７】
〔１３〕半導体微小流体制御回路において、上記〔７〕から〔１２〕のいずれか１項記載の半導体微小流体制御回路を用い、同一、または別々のチップに搭載された各種の流体分析センサに供給される流体を制御することを特徴とする。
【００２８】
〔１４〕半導体微小流体制御回路において、上記〔７〕から〔１２〕のいずれか１項記載の半導体微小流体制御回路を用い、前記流路各部の圧力を信号とみなして半導体微小流体制御素子を制御することを特徴とする。
【００２９】
〔１５〕上記〔１〕項記載の半導体微小流体制御回路において、前記半導体基板の上面と上部基板の下面間に温度制御素子を配置し、ヒータ形成空間を備え、前記ダイヤフラムの裏面の圧力を変化させ、流体流量を電気的な信号で制御可能なバルブを実現することを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００３１】
本発明の一実施の形態として、流路中の圧力によって制御される半導体微小流体制御素子について説明する。この半導体微小流体制御素子は、流路の一部と、障壁部分を形成する上部ガラスと、流路、ダイヤフラム部などを含む単結晶シリコン基板、底部の圧力伝達経路の形成に必要な下部ガラスの３層構造からなり、上面のガラスには、必要に応じて流体の流入、流出口が開けられている。
【００３２】
ダイヤフラム部の位置を制御するための圧力経路は、シリコン基板表面に形成された一つ以上の流路に直接接続されている。この流体制御素子は、実際に試作、評価され、制御用の圧力印加によって流体の流量が良好に制御されることが確認された。
【００３３】
この半導体微小流体制御素子は、流路の圧力を電気回路における電圧、流体の流量を電流と見立てれば、ＭＯＳトランジスタ素子と対比して考えることができ、そのゲート、ドレインに相当する部分に加えた圧力と、ドレイン部を流れる流体流量の関係は、ＭＯＳトランジスタの電圧−電流特性と極めて似た特性が得られることがわかった。
【００３４】
よって、この流体制御素子をトランジスタと等価に考えた流体回路を形成すれば、電子回路を参考として、複雑な流体制御機能が実現できると考えられる。
【００３５】
以下、図面を参照して、本実施の形態を説明する。
【００３６】
図１は流路中の圧力によって制御される半導体微小流体制御素子の要部断面図である。
【００３７】
この図において、１は下部ガラス（下部基体）、２は上部ガラス（上部基体）、３は下部ガラス１と上部ガラス２間に形成されるシリコン基板（半導体基板）、４はこのシリコン基板３に形成されるダイヤフラム、５はそのシリコン基板３に形成されるとともに、ダイヤフラム４の背面に通じるゲート制御圧力用溝（ゲート圧力経路）、６は上部ガラスの下面に突出するように形成されるダイヤフラム４の幅よりは流体通路の方向に広い寸法の障壁、７は上部ガラス２に形成されるソースＳ側の流路、８は上部ガラス２に形成されるドレインＤ側の流路、９は上部ガラス２に形成されるゲート制御圧力用通路である。
【００３８】
制御される流体Ａは、ソースＳからドレインＤに向かって流れるものとする。ゲートＧ部分では、ダイヤフラム４と上部ガラス２上に設けられた障壁６の隙間が流体の流れるチャネルの幅となり、ダイヤフラム４下部に加えられるゲート圧力によってその幅が制御される。図中では、流体Ａは上部ガラス２に設けられた流路７，８から出入りしているが、多くの場合、基板表面に形成されている流路を通して他の流体素子などへ出入りする。ダイヤフラム４の変位は、シリコン基板３の底部に設けたゲート制御圧力用の溝５と下部ガラス１の間の圧力経路を通して伝わる流体の圧力によって制御される。多くの場合、制御圧力は外部から加えられるのではなく、表面のある流路中の圧力が参照される。
【００３９】
図２は本発明の実施例を示す半導体微小流体制御素子の動作を表している。
【００４０】
図２（ａ）に示すように、ゲートＧ部に加えられた圧力（ゲート圧力）が、ダイヤフラム４を障壁６に押しつける場合、チャネルは閉じており、ソースＳとドレインＤ間の流体Ａの流れは遮断される。
【００４１】
一方、図２（ｂ）に示すように、ゲートＧ部に加えられる圧力が負の場合、ダイヤフラム４は下側にたわみ、障壁６との間に隙間ができる。よって、この状態では流体ＡがソースＳとドレインＤの間を流れることが可能となる。この隙間は、ゲートＧに加える圧力を変化させることで、連続的に変化させることができるため、同様に流体Ａの流量も連続的に可変制御できる。特に、圧力が負であるドレインＤ側では、場合によってはドレインＤ側にダイヤフラム４が引き寄せられ、一部チャネルを閉じてしまうピンチオフ現象が生じる。そのため、ｐ型ＭＯＳトランジスタと同様に、ドレインＤの負圧力の増大に対してドレイン流量は飽和する傾向を示す。
【００４２】
なお、（１）上記した半導体微小流体制御素子において、前記障壁の高さをあらかじめ低く設定しておくことにより、ノーマリオープン型マイクロバルブ構成とすることができる。
【００４３】
（２）上記した半導体微小流体制御素子において、前記障壁の高さを適切に調節しておくことにより、流体が流れ始めるダイヤフラム印加圧力を任意に調整することができる。
【００４４】
（３）上記した半導体微小流体制御素子において、前記障壁と前記ダイヤフラムの間に別の材料からなる薄膜層を設けることにより、閉動作時の特性向上を図るようにすることができる。
【００４５】
（４）上記した半導体微小流体制御素子において、可動部分は障壁側に設けるようにしてもよい。
【００４６】
（５）上記した半導体微小流体制御素子において、可動部分を障壁側、ダイヤフラム側の両方とすることもできる。
【００４７】
図３はその半導体微小流体制御素子とＭＯＳトランジスタとの比較である。
【００４８】
本流体制御素子は、ＭＯＳトランジスタの断面図〔図３（ａ）参照〕との比較から分かるように、ドレインＤ、ゲートＧ、ソースＳの幾何学的配置が非常に似ている。また、ゲート電圧（本流体制御素子ではゲート圧力）によってチャネルの幅が制御され、高いドレイン電圧（圧力）でチャネルの一部が消失する点も全く同様である。よって、この流体制御素子を、トランジスタのようなシンボルで記述すると、流体の回路を形成することができ、電子回路と比較する場合に便利である。
【００４９】
図３（ｂ）はＰ型ＭＯＳトランジスタのシンボルであるが、本流体制御素子も以後同様なシンボル〔図３（ｃ）参照〕で記述する。ＭＯＳトランジスタにおけるゲートとソース間、ドレインとソースの間の電圧に相当する量は、本流体制御素子では圧力であり、それぞれＰGS、ＰDSの記号で表されている。また、ドレイン電流に相当する量であるドレイン流量はＱD で表されている。
【００５０】
図４は実際に試作した流体制御素子の上面図（写真）である。素子の特性を測定するため、ゲートＧ、ドレインＤ、ソースＳに接続する上部ガラス２に形成される流路（孔）７，８が上部ガラス２に開けられている。上部ガラス２によって形成されたドレインＤとソースＳの間の障壁（図示なし）の長さは約８００μｍである。
【００５１】
図５はドレイン−ソース間圧力ＰDSを−３０ｋＰａ一定とした場合の、ゲート印加圧力ＰGSとドレイン流量ＱD の測定結果である。ここで、ゲートの幅Ｗ／長さＬは１２００／８００μｍであり、流体としては空気を用いた。ゲート圧力が正圧の場合は流量は小さく抑えられ、負圧の領域ではチャネルが開いて、流体は勢い良く流れ始めている。この特性はＭＯＳトランジスタのＶGS−ＩD 特性に相当し、それと同様な変化を見せる、良好な流体制御特性が示された。
【００５２】
一方、図６はドレイン−ソース間圧力ＰDSとドレイン空気流量ＱD の測定結果である。ここでは、ＰDSが−１９．６ｋＰａと−７．７ｋＰａの場合の特性が示されている。
【００５３】
この特性はＭＯＳトランジスタのＶDS−ＩD 特性に相当し、高いドレイン圧力では、流量が飽和する傾向を示している点も、ＭＯＳトランジスタの場合と非常によく似ている。よって、本流体制御素子を流体回路内でＭＯＳトランジスタのように扱うことが可能であり、電子回路に基づいた各種の機能的な流体回路を基板上に集積化して形成することができる。
【００５４】
本流体制御素子はダイヤフラムを形成する基板材として単結晶シリコンを用いているため、同一基板上に集積電子回路を形成することが可能であり、請求項８に係る流体回路の補助的電子回路を形成することも可能である。
（流体回路の形成による流量制御）
本発明の一実施の形態として、本発明に係る流体制御素子を用いた流体制御回路の形成法について説明する。
【００５５】
本発明は、シリコンなどの基板上に単一、または複数形成された本発明に係る流体制御素子と流体の分析センサ類、ならびにそれらを接続する基板表面の流路で流体回路を形成し、流路を流れる流体のスイッチング動作、連続的な流量制御、多数の流路の同時流体制御などを可能とする。
【００５６】
以下、図面を参照して本実施の形態を説明する。
【００５７】
図７は本発明の流体制御素子を適用した定流量回路の構成図である。
【００５８】
この図に示すように、流体制御素子１１はシリコン基板１０上に形成された流路１２（１２Ａ，１２Ｂ，１２Ｃ）によって、圧力源、分析センサ１３、抵抗部１６などと接続されている。抵抗部１６は流路幅が局所的に絞られており、高い流路抵抗を示す部分である。分析センサ１３部の流路抵抗は無視できるものとする。流体制御素子のゲートＧは、シリコン基板１０底面に形成される圧力経路１５を通って抵抗部１６の一端に接続孔１４を用いて接続されている。流体回路の両端は、圧力差のある２つの圧力源（図示なし）にそれぞれ流路１２Ａ，１２Ｃで接続されている。
【００５９】
流体制御素子を図３（ｃ）で示したシンボルで表し、電子回路に例えて図７の回路を記述したのが図８である。
【００６０】
以下、その流体回路の動作を図８を用いて説明する。
【００６１】
流体制御素子１１、分析センサ１３、抵抗部１６を直列に結んでいる流路１２Ｂは、２本の圧力源２１，２２の差圧によってある流量の流体が流れている。この流量によって、抵抗部１６の両端には流路抵抗による圧力損失が生じている。この圧力損失によって、Ａ点の圧力が決定され、それが流体制御素子１１のゲートＧに加えられている。抵抗部１６や流体制御素子１１を適切に設計することで、流路の流量は、流体制御素子１１のゲートＧの圧力のみでほぼ決定されるようになる。
【００６２】
次に、流路の流量が何らかの原因で減少したとする。この場合、流量の減少に伴って抵抗部１６の圧力損失も低下し、Ａ点の圧力も同時に下がる。このとき、流体制御素子１１のチャネルはより流体を流す方向に広がるように動作するため、流路の流量はまたもとの量に引き戻される。逆に流量が意図せずに増加した場合は、Ａ点の圧力が上昇し、流体制御素子１１は流量を減少させるように働く。
【００６３】
図９は、流体制御素子１１，１１′，１１″のドレイン圧力（絶対値）が高い領域で流量が飽和特性を示すことを利用して、多数の流路１２，１２′，１２″を定流量化する流体回路構成である。
【００６４】
左端の流体回路は上述の通り、定流量制御がなされている。右の複数の流体回路は、それぞれの流体制御素子１１′，１１″で流量が決定されており、そのゲートＧは流路３１を介して全て左端の流体回路のゲートＧと同じ圧力が印加されている。これらの流体制御素子１１，１１′，１１″が同一形状で、かつその流量がゲートＧの圧力のみでほぼ決定されるならば、全ての流路の流量を、接続されたセンサ１３，１３′，１３″などの違いによらず、同一に制御することが可能となる。
（流体回路の形成による任意圧力の発生と制御）
本発明の一実施の形態として、流体回路の形成による任意圧力の発生と制御について説明する。
【００６５】
本発明は、シリコンなどの基板上に単一、または複数形成された本発明に係る流体制御素子１１，１１′と流路抵抗１６，１６′ならびにそれらを接続する基板表面の流路等で流体回路を形成し、任意の圧力の生成、またはその制御を行うことを可能とする。
【００６６】
以下、図面を参照して、本実施の形態を説明する。
【００６７】
図１０（ａ）は本実施の形態による２相圧力パルス発生流体回路の構成図である。また、図１０（ｂ）は、本流体回路の各部圧力波形を示している。図中に示す流体制御素子は本発明に係るものであり、シリコン基板３０上に形成された流路によって、流路上に設けられた抵抗部１６，１６′、圧力源等と接続されている。各段は論理回路の否定回路と同様の働きをする。
【００６８】
図中Ａ点には流体回路を駆動する圧力パルスが図１０（ｂ）に示すように加えられるとする。これにより、左端の流体回路の流体制御素子１１は周期的に開閉状態になる。Ｂ点の圧力は抵抗部１６に流れる流体による圧力損失で決まり、流体制御素子１１が開の状態では高くなり、閉の状態では圧力損失がなくなるため低くなる。
【００６９】
よって、Ｂ点の圧力は、図１０（ｂ）に示すように、Ａ点の圧力と位相が反転した形でパルス波形となる。Ｂ点の圧力は、次段回路の流体制御素子１１′のゲートに接続されているため、次段流体回路の出力Ｃ点の圧力波形は、図１０（ｂ）中に示す通り、Ｂ点の圧力波形を反転した形となる。このようにして、一つの外部圧力パルスから、位相の反転した２相の圧力パルスをＢ点、Ｃ点に生成することができる。
【００７０】
また、流体制御素子を一段中に複数用い、否定回路以外の論理的動作を行う回路を形成することで、より複雑な圧力パルス列の発生を行うことも可能である。
【００７１】
図１１（ａ）は図１０に示した否定回路と同等の接続で実現された圧力増幅回路である。その入力圧力と出力圧力の関係が図１１（ｂ）に示されている。いま、図中のＣ点に入力圧力の基準を置き、入力圧力が変化して、回路の動作点がＤ点に移ったとする。その結果、Ａ点の圧力変化は増幅されてより大きなＢ点の圧力変化として現れる。このように、流体回路中の圧力を信号ととらえれば、本流体回路と同様の考え方を用いて増幅回路の働きを流体回路で実現することが可能となり、電気回路の働きの一部を置き換えることも可能になる。また、Ｂ点の圧力は、Ａ点の圧力で自在に制御できるので、流体制御素子を適切に組み合わせれば、様々な定常圧力を回路中に発生させることができるようになり、それをセンサの駆動や別の流体回路の制御に用いることが可能となる。
【００７２】
上記したように、本発明は、微小化学分析システム、ＤＮＡチップ、ガス分析装置など、流体を対象とした超小型分析チップ内の流体制御に用いる素子、ならびにそれを組み合わせた流体制御法に関するものである。流体の流れを電子回路の電流、圧力を電圧と等価に考えることで、電子回路に対する流体回路を形成することができる。流体回路を形成することで、これまで電子回路、電子素子によって実施されていた複雑な流体や圧力の制御を、流体回路のみによって一部可能とする。
【００７３】
微小な分析システムが多種の流体を扱うようになり、チップ内の流体制御が複雑化するに従って必要となる制御用電子回路、ならびに電子素子の数は増大する。本発明によって、流体制御における制御システムの複雑化を軽減し、場合によっては電子回路を利用しなくとも、高機能でかつ信頼性の高い流体分析システムの形成が可能となる。また、流路中の圧力を回路を伝わる信号として扱うことで、簡単な信号処理機能を流体回路のみで代替することが可能となる。
【００７４】
図１２は本発明の他の実施形態を示す流路中の圧力によって制御される半導体微小流体制御素子の要部断面図、図１３はその半導体微小流体制御素子の配置を示す模式図である。なお、図１と同じ部分については同じ符号を付してそれらの説明は省略する。
【００７５】
これらの図において、４１はヒータ制御電源（集積回路等へ接続）、４２は温度制御素子〔例えば、抵抗加熱ヒータやペルチェ素子（冷却素子）等〕、４３はダイヤフラム下部への接続孔、４４はガラスとシリコン基板（半導体基板）で作られたヒータ形成空間領域の境界、４５はヒータ形成空間である。
【００７６】
この実施例に示すように、シリコン基板３表面に上部ガラス（上部基体）２の下面とシリコン基板３の上面間をエッチングして形成される空間は、接続孔４３を介してゲート圧力経路５、ダイヤフラム４の下部の空間へと接続される。この空間に、例えば、温度制御素子４２を形成することで、ダイヤフラム４の裏面の圧力を変化させ、流体流量を電気的な信号で制御可能なバルブを実現することができる。
【００７７】
なお、ヒータの温度変化で生じる圧力変化を用いてダイヤフラム変位を生じさせ、間接的にバルブの制御を行う方式自体はマイクロバルブの分野で既知であるが、基板下部へヒータを形成したり、そこへの電力供給配線を形成することは困難で、複雑な形成行程を施す必要があった。
【００７８】
本発明によれば、表面に形成された圧力伝達孔により、ヒータはシリコン基板上部に置くことが可能となり、上記の問題点を解消することができる。また、シリコン基板表面に形成されたヒータは、同じく表面に形成された集積回路と接続することも容易であり、その集積回路を用いたバルブの制御も容易に行うことができる。なお、ヒータはヒータの形成空間内部にあればどこであってもよく、上面ガラス側に形成するようにしてもよい。また、空間内の圧力制御を行う素子として、ヒータは一例であり、同じく表面側に形成することで上記の利点を得られるものであれば、各種の圧力制御を行う素子、例えば、ペルチェ素子（冷却素子）等を用いるようにしてもよい。
【００７９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【００８０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【００８１】
（Ａ）流体回路中の流路の圧力をもとに流体を制御する新しい素子を用いることで、センサを通して流量を電気信号に変換する必要がなく、流路の圧力から流量を制御する機構を簡便な形で実現することが可能となる。
【００８２】
（Ｂ）流路網中に含まれる多数の流量を制御する機構を簡便な形で実現することが可能となる。
【００８３】
（Ｃ）流路網中に含まれる多数の流路の流体制御を、集積化した形の流体制御素子で相対精度良く行うことも可能となる。各流路中の圧力を適切に利用して各流路の流体を制御すれば、システムが複雑化しても制御系統を簡便化することができる。
【００８４】
（Ｄ）流体制御素子を用いることで、流路網の流体を制御する圧力を任意に多数発生させる回路を形成できる。回路中で変化する圧力を信号とみなせば、電子回路の演算操作の一部を流体回路で実現することすら可能となる。
【００８５】
本発明の適用によってＤＮＡチップや各種流体分析システムの機能を画期的に向上させ、一方でシステム全体の構成を大きく簡略化することが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施例を示す半導体微小流体制御素子の要部断面図である。
【図２】  本発明の実施例を示す半導体微小流体制御素子の２つの動作状態を示す図である。
【図３】  本発明の実施例を示す半導体微小流体制御素子とＭＯＳトランジスタの比較を示す図である。
【図４】  本発明の実施例を示す半導体微小流体制御素子の上面（写真）を示す図である。
【図５】  本発明の実施例を示す半導体微小流体制御素子のゲート印加圧力とドレイン流量の関係を示す図である。
【図６】  本発明の実施例を示す半導体微小流体制御素子のドレイン印加圧力とドレイン空気流量の関係を示す図である。
【図７】  本発明の実施例を示す定流量回路の構成図である。
【図８】  本発明の実施例を示す定流量回路を電子回路的にシンボルで記述した図である。
【図９】  本発明の実施例を示す定流量回路をを利用して多数の流路を定流量化した回路構成図である。
【図１０】  本発明の実施例を示す２相圧力パルス発生回路と各部圧力波形を示す図である。
【図１１】  本発明を実施例を示す圧力増幅回路とその入出力特性を示す図である。
【図１２】  本発明の他の実施形態を示す流路中の圧力によって制御される半導体微小流体制御素子の要部断面図である。
【図１３】  本発明の他の実施形態を示す流路中の圧力によって制御される半導体微小流体制御素子の配置を示す模式図である。
【図１４】  従来から知られているバイメタル駆動のマイクロバルブを示す図である。
【図１５】  従来から知られている圧縮空気駆動のマイクロバルブを示す図である。
【符号の説明】
１    下部ガラス（下部基体）
２    上部ガラス（上部基体）
３，１０，３０    シリコン基板（半導体基板）
４    ダイヤフラム
５    ゲート制御圧力用溝（ゲート圧力経路）
６    障壁
７    ソースＳ側の流路
８    ドレインＤ側の流路
９    ゲート制御圧力用通路
Ａ    制御される流体
Ｓ    ソース
Ｄ    ドレイン
Ｇ    ゲート
１１，１１′，１１″    流体制御素子
１２（１２Ａ，１２Ｂ，１２Ｃ），１２′，１２″，３１    流路
１３，１３′，１３″    分析センサ
１４    接続孔
１５    圧力経路
１６，１６′    抵抗部
２１，２２    圧力源
４１    ヒータ制御電源
４２    温度制御素子
４３    接続孔
４４    ヒータ形成空間領域の境界
４５    ヒータ形成空間
【図１】
0003904830.tif 000002
【図２】
0003904830.tif 000003
【図３】
0003904830.tif 000004
【図４】
0003904830.tif 000005
【図５】
0003904830.tif 000006
【図６】
0003904830.tif 000007
【図７】
0003904830.tif 000008
【図８】
0003904830.tif 000009
【図９】
0003904830.tif 000010
【図１０】
0003904830.tif 000011
【図１１】
0003904830.tif 000012
【図１２】
0003904830.tif 000013
【図１３】
0003904830.tif 000014
【図１４】
0003904830.tif 000015
【図１５】
0003904830.tif 000016