(57)【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有し、第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力する光電変換回路と、
前記光電変換回路の出力に接続され、前記第１及び第２タイミングにおける前記光電変換回路の出力の差分を得る雑音除去回路と、
を具備し、
前記雑音除去回路は、前記第１及び第２タイミングにおける前記雑音除去回路の容量変化を抑制し、前記第１及び第２タイミングにおける前記光電変換回路からみた前記雑音除去回路のインピーダンスが等しくなるような補正容量を有する固体撮像装置。
【請求項２】
前記雑音除去回路は
一端が前記光電変換回路の出力に接続されたクランプ容量と、
前記クランプ容量の他端と第１所定電位との間に接続されたサンプルホールド容量と、
前記補正容量を前記光電変換回路の出力と第２所定電位との間に選択的に印加するスイッチング素子とを有する請求の範囲第１項記載の固体撮像装置。
【請求項３】
前記補正容量は前記クランプ容量と前記サンプルホールド容量の直列容量の２倍未満の容量である請求の範囲第２項記載の固体撮像装置。
【請求項４】
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有し、第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力する光電変換回路と、
前記光電変換回路の出力に接続され、前記第１及び第２タイミングにおける前記光電変換回路の出力の差分を得る雑音除去回路と、
を具備し、
前記雑音除去回路は、前記光電変換回路の出力に一端が接続されたクランプ容量と、
前記クランプ容量の他端に一端が接続され、他端が第１所定電位に接続されたサンプルホールド容量と、
前記クランプ容量の他端と第２所定電位の間に接続され、選択的に前記サンプルホールド容量をクランプするクランプトランジスタとを有する固体撮像装置。
【請求項５】
その入力が前記光電変換回路に接続され、その出力が前記クランプ容量の一端に接続されるソースフォロワ回路をさらに具備する請求の範囲第４項記載の固体撮像装置。
【請求項６】
前記クランプ容量と前記サンプルホールド容量とが同一基板上で平面的に重なって形成されている請求の範囲第４項記載の固体撮像装置。
【請求項７】
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有し、第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力する光電変換回路と、
前記光電変換回路の出力に接続され、前記第１及び第２タイミングにおける前記光電変換回路の出力の電圧差に応じた電荷をスライス電荷転送容量に送るスライス容量を具備し、前記第１及び第２タイミングにおける前記光電変換回路の出力の電圧差に応じた信号を出力する雑音除去回路と、
を具備する固体撮像装置。
【請求項８】
前記雑音除去回路は前記光電変換回路の出力が供給されるゲートと、前記スライス容量に接続される第１端子と、前記ゲートの電位に従って前記スライス容量から所定量の電荷が転送され、前記スライス電荷転送容量に接続される第２端子とを有するＭＯＳトランジスタを有する請求の範囲第７項記載の固体撮像装置。
【請求項９】
前記雑音除去回路の出力はアナログ信号であり、
前記雑音除去回路の出力をディジタル信号に変換するアナログ−ディジタル変換回路と、前記雑音除去回路の動作を制御するタイミング信号を前記雑音除去回路に供給するタイミング信号発生回路をさらに具備する請求の範囲第１項、第４項または第７項記載の固体撮像装置。
【請求項１０】
前記タイミング信号の電源レベルが前記雑音除去回路の電源レベルと同一である請求の範囲第９項記載の固体撮像装置。
【請求項１１】
前記光電変換素子の上に設けられた色フィルタをさらに具備する請求の範囲第１項、第４項または第７項記載の固体撮像装置。
【請求項１２】
前記アナログ−ディジタル変換回路の出力を記憶するメモリと、前記メモリに記憶された信号を圧縮する圧縮回路とを具備する請求の範囲第１項、第４項または第７項記載の固体撮像装置。
【請求項１３】
前記圧縮回路の出力を記憶する記憶手段をさらに具備する請求の範囲第１２項記載の固体撮像装置。
【請求項１４】
前記圧縮回路の出力が供給されるインターフェースをさらに具備する請求の範囲第１２項記載の固体撮像装置。
【請求項１５】
前記光電変換回路と前記雑音除去回路の間に接続されたインピーダンス変換回路をさらに具備する請求の範囲第１項、第４項または第７項記載の固体撮像装置。
【請求項１６】
前記インピーダンス変換回路は、
ゲートが前記光電変換回路の出力に接続され、ソースが所定電位に接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタのドレインと電源電位との間に接続された負荷と、
を有する請求の範囲第１５項記載の固体撮像装置。
【請求項１７】
前記光電変換回路は複数の水平選択線と複数の垂直信号線との各交差位置に設けられ、前記水平選択線の電位に応じて選択的に活性化される複数の光電変換素子を有する請求の範囲第１項、第４項または第７項記載の固体撮像装置。
【請求項１８】
前記固体撮像素子は半導体基板の表面領域に形成され、前記固体撮像素子の上には画素に相当する領域に開口が設けられた遮光膜が形成される請求の範囲第１項、第４項または第７項記載の固体撮像装置。
【請求項１９】
前記遮光膜の開口上に色フィルタが形成される請求の範囲第１８項記載の固体撮像装置。
【請求項２０】
前記色フィルタの上にマイクロレンズが形成される請求の範囲第１９項記載の固体撮像装置。
【請求項２１】
前記光電変換回路は前記光電変換素子がそのゲートに接続され、光電変換素子の出力信号を増幅して単位セルから出力する増幅トランジスタと、前記光電変換回路を選択する信号線がそのゲートに接続され、前記増幅トランジスタを選択的に導通させる選択トランジスタと、前記増幅トランジスタと選択トランジスタの接続点と前記増幅トランジスタのゲートとの間に接続され、前記増幅トランジスタのゲートを選択的にリセットするリセットトランジスタとを具備する請求の範囲第１項、第４項または第７項記載の固体撮像装置。
【請求項２２】
前記光電変換回路は前記リセットトランジスタのソースまたはドレインと前記増幅トランジスタのゲートとの間に接続される容量と、前記増幅トランジスタのゲートと前記リセットトランジスタのゲートとの間に接続され、そのゲートが共通ゲート線を介して垂直アドレス回路に接続される電荷排出トランジスタとをさらに具備する請求の範囲第２１項記載の固体撮像装置。
【請求項２３】
前記光電変換回路は前記リセットトランジスタと前記増幅トランジスタとの接続点と前記光電変換部との間に接続される転送トランジスタをさらに具備することを特徴とする請求の範囲第２１項または第２２項記載の固体撮像装置。
【請求項２４】
光電変換素子と、
前記光電変換素子と接続された増幅ＭＯＳトランジスタを含み、第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力する出力回路と、
前記出力回路の出力と接続され、前記第１及び第２タイミングにおける前記出力回路からみたインピーダンスが等しく、前記第１及び第２タイミングにおける前記出力回路の出力の差分を得る雑音除去回路と、
前記出力回路と前記雑音除去回路を接続する信号線とを具備し、
前記雑音除去回路は、
一端が前記信号線に接続されたクランプ容量と、
前記クランプ容量の他端とクランプ電位との間に接続され選択的に導通するクランプトランジスタと、
前記クランプ容量の他端と所定電位との間に接続されたサンプルホールド容量と、
前記信号線と所定電位の間に接続されたインピーダンス補正回路とを有する固体撮像装置。
【請求項２５】
前記インピーダンス補正回路は、
前記クランプトランジスタが非導通の際に選択的に導通するスイッチ素子と、
前記スイッチ素子と直列接続され、前記クランプ容量と前記サンプルホールド容量の直列容量に等しい容量を有する補正容量とを有する請求の範囲第２４項記載の固体撮像装置。
【請求項２６】
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有する光電変換回路と、
前記光電変換回路の出力に接続される雑音除去回路とを具備する固体撮像装置の撮像方法において、
前記光電変換回路は第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力し、
前記雑音除去回路は前記第１及び第２タイミングにおける前記雑音除去回路の容量変化を抑制し、前記第１及び第２タイミングにおける前記光電変換回路からみた前記雑音除去回路のインピーダンスが等しくなるような補正容量を前記第１及び第２タイミングのいずれか一方のタイミングで前記光電変換回路の出力に接続し、前記第１及び第２タイミングにおける前記光電変換回路の出力の差分を得る撮像方法。
【請求項２７】
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有する光電変換回路と、
前記光電変換回路の出力に接続される雑音除去回路とを具備する固体撮像装置の撮像方法において、
前記光電変換回路は第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力し、
前記雑音除去回路は、前記光電変換回路の出力に一端が接続されたクランプ容量の他端に一端が接続され、他端が第１所定電位に接続されたサンプルホールド容量を選択的にクランプする撮像方法。
【請求項２８】
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有する光電変換回路と、
前記光電変換回路の出力に接続される雑音除去回路とを具備する固体撮像装置の撮像方法において、
前記光電変換回路は第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力し、
前記雑音除去回路は、前記光電変換回路の出力に接続され、前記第１及び第２タイミングにおける前記光電変換回路の出力の電圧差に応じた電荷をスライス容量からスライス電荷転送容量に送り、前記第１及び第２タイミングにおける前記光電変換回路の出力の電圧差に応じた信号を出力する撮像方法。
【発明の詳細な説明】
技術分野
本発明は、信号電荷をセル内で増幅する増幅型ＭＯＳセンサによる固体撮像装置および固体撮像装置を用いたシステムに関する。
背景技術
半導体デバイス技術の進歩により、ビデオカメラは小型軽量化されており、携帯便利になって、広く利用されている。電子機器の場合、携帯性の関係から電源は電池を用いるが、従来、ビデオカメラは撮像素子としてＣＣＤセンサを用いていた。しかし、ＣＣＤセンサはデバイスの駆動に、複数種の電圧を必要とし、その電圧を電池電圧から発生するための電源回路を必要としている。そして、これがビデオカメラのいっそうの小形化を図る際の妨げとなり、また、消費電力低減の妨げの一因にもなっている。
よりいっそう扱い易くするために、ビデオカメラの小型・軽量化の研究が進められ、また、高画質の画像を得ることができるように、より画素数の多い固体撮像装置の開発が行われているが、ビデオカメラの小型・軽量化には固体撮像装置の小型化はもちろんのこと、さらには低消費電力化・低電圧化した固体撮像装置の出現が強く求められる。
単純に固体撮像装置の小形化と多画素化を図るには、画素を微細化すれば良い。しかし、画素を微細化すると、画素当りの取り扱い信号電荷量が減少するという問題がある。この結果、固体撮像装置のダイナミックレンジの減少が生じ、鮮明な解像度の良い映像を得ることができない、などの問題が生じる。
また、ＣＣＤの場合、素子の駆動電圧に複数種の電圧を使用していることから、カメラシステムの構成や取扱いの上で簡単なシステムで対応できない。即ち、携帯用カメラやパーソナルコンピュータ搭載用カメラへの応用のためには、この低消費電力・低電圧化と共に、Ｓ／Ｎの良い、単一電源の固体撮像装置の出現が望まれる。ところが、ＣＣＤの場合は、単一電源では駆動できず、低消費電力・低電圧化ができないばかりか、画素を微細化するとＳ／Ｎが悪くなるので上記要求には応じることができない。
そこで、上記要求を満たす別のデバイスを探ってみると、低消費電力・低電圧化が可能で、単一電源で駆動できる固体撮像装置として、増幅型のトランジスタを用いたＭＯＳセンサがある。
この固体撮像装置は、各セル内でフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。
特殊な製造プロセスを用いるＣＣＤセンサとは異なり、ＭＯＳセンサはＤＲＡＭ等の半導体メモリ、プロセッサ等で多用されているＭＯＳプロセスにより、生産される。従って、ＭＯＳセンサは半導体メモリやプロセッサと同一の半導体チップ上に形成したり、半導体メモリやプロセッサと生産ラインを共有することが容易である等の利点がある。
しかしながら、上述した増幅トランジスタを用いた従来のＭＯＳセンサ（増幅型ＭＯＳセンサ）は、後述するように、固定パターンノイズと呼ばれる輝度ムラの除去が困難である。また、この増幅型ＭＯＳセンサはその出力のダイナミックレンジも６０ｄＢ程度しかなく、銀塩フィルムの９０ｄＢやＣＣＤセンサの７０ｄＢと比較すると、不十分であった。従ってこの増幅型ＭＯＳセンサをビデオカメラ等の画像システム機器に組み込むことは画質の点で実用上、大きな制約があった。
図１は、増幅型ＭＯＳセンサを用いた従来の固体撮像装置を示す回路構成図である。画素に相当する単位セルＰ０−ｉ−ｊが縦、横に２次元マトリクス状に配列されている。図では、２×２しか示していないが、実際は数千個×数千個の配列である。ｉは水平（row）方向の変数、ｊは垂直（column）方向の変数である。各単位セルＰ０−ｉ−ｊは、フォトダイオード１−ｉ−ｊと、増幅トランジスタ２−ｉ−ｊと、垂直選択トランジスタ３−ｉ−ｊと、リセットトランジスタ４−ｉ−ｊからなる。また、２次元マトリクス状に配列されている単位セルＰ０−１−１，…Ｐ０−ｉ−ｊ，…を順に選択するために、垂直アドレス回路５と水平アドレス回路１３とがある。垂直アドレス回路５にはｎ×ｍ構成の２次元マトリクス状配列の単位セルＰ０−１−１，…Ｐ０−ｉ−ｊ，…の横配列数（水平（row）方向配列数）であるｎに対応する数のアドレス出力端子とリセット信号端子のペアがあり、水平アドレス回路１３にはｎ×ｍ構成の２次元マトリクス状配列の単位セルＰ０−１−１，…Ｐ０−ｉ−ｊ，…の縦配列数（垂直（column）方向配列数）であるｍに対応するアドレス出力端子がある。なお、ｍ，ｎ，ｉ，ｊは任意の整数である。
そして、水平（row）方向に並ぶ単位セルＰ０−１−１，Ｐ０−１−２，…Ｐ０−２−ｊ，…に沿って１本ずつ、垂直アドレス回路５から水平（row）方向に垂直アドレス線６−１，６−２，…が順に配線されており、これら垂直アドレス線６−１，６−２，…はそれぞれ垂直アドレス回路５のｎ個のアドレス出力端子のうち、対応する一つに接続されている。
また、水平（row）方向に並ぶ単位セルＰ０−１−１，Ｐ０−１−２，…Ｐ０−２−ｊ，…に沿って１本ずつ、垂直アドレス回路５から水平（row）方向にリセット信号線７−１，７−２，…が順に配線されており、これらリセット信号線７−１，７−２，…はそれぞれ垂直アドレス回路５のｎ個のリセット信号端子のうち、対応する一つに接続されている。
また、垂直方向に並ぶ単位セルＰ０−１−１，Ｐ０−１−２，…Ｐ０−２−ｊ，…に沿って１本ずつ、水平アドレス回路１３から垂直方向に垂直信号線８−１，８−２，…が順に配線されており、これら垂直信号線８−１，８−２，…はそれぞれ水平アドレス回路１３のｍ個のアドレス出力端子のうち、対応する一つに接続されている。
垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は各行の単位セルの垂直選択トランジスタ３−１−１，…のゲートに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１，７−２，…は、それぞれ対応する各行のリセットトランジスタ４−１−１、…のゲートに接続されている。
入射光を検出するフォトダイオード１−ｉ−ｊは，入射光を検出する受光部を形成するものであって、受光量対応の信号電荷を発生するものであり、１つのフォトダイオードで１画素を構成する。増幅トランジスタ２−ｉ−ｊは、このフォトダイオード１−ｉ−ｊの発生した信号電荷を増幅して検出信号として出力するものであり、フォトダイオード１−ｉ−ｊのカソードが自己のゲートに接続されることにより、フォトダイオード１−ｉ−ｊの信号電荷を増幅してその信号電荷対応の増幅出力を検出信号としてドレイン側に発生するものである。
垂直選択トランジスタ３−ｉ−ｊは、直流のシステム電源と増幅トランジスタ２−ｉ−ｊのドレイン側との間に自己のソース-ドレイン間が接続され、自己ののゲート側は垂直アドレス回路５の垂直アドレス線６−ｊに接続される。
リセットトランジスタ４−ｉ−ｊは直流のシステム電源とフォトダイオード１−ｉ−ｊのカソードとの間に自己のソース-ドレイン間が接続され、動作時にフォトダイオード１−ｉ−ｊの信号電荷をリセットする。
つまり、具体的には垂直選択トランジスタ３−ｉ−ｊのソース側とリセットトランジスタ４−ｉ−ｊのソース側が、直流のシステム電源のドレイン電圧端子に共通に接続されて、ドレイン電圧が供給されるようにしてある。
上述したように、垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は各行の単位セルの垂直選択トランジスタ３−１−１，…のゲートに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１，７−２，…は、各行のリセットトランジスタ４−１−１、…のゲートに接続されている。
従って、ｎ×ｍ構成（ｎ行ｍ列の配列構成）の画素の読み出しにおいて、ｎライン存在する水平ライン（行方向ライン）を、その読み出し走査順にアクティブにすべく、垂直アドレス回路５が垂直アドレス線６−１，６−２，…を順次アクティブにし、また、画素の信号電荷をリセットするように、出力端子に信号出力をすべく、動作する構成としてある。
以上が、画像検出部であり、この画像検出部のほかにこの画像検出部が検出した画像を読み出す出力部がある。出力部は負荷トランジスタ９−１，９−２，…、信号転送トランジスタ１０−１，１０−２，…、蓄積容量１１−１，１１−２，…、水平（row）選択トランジスタ１２−１，１２−２，…から成り、次のような構成である。
すなわち、各列の単位セルの増幅トランジスタ２−１−１，２−１−２，…のソース側は列方向に配置された垂直信号線８−１，８−２，…のうち、自己の対応する列のものにそれぞれ接続されている。また、各列の単位セル対応に、それぞれ一つずつ、負荷トランジスタ９−１，９−２，…が設けられており、垂直信号線８−１，８−２，…の一端はこれら各負荷トランジスタ９−１，９−２，…のうちの対応する一つと、その負荷トランジスタのソース-ドレイン側を介して直流のシステム電源に接続される。
また、垂直信号線８−１，８−２，…の他端は、１行分の信号を取り込む信号転送トランジスタ１０−１，１０−２，…のうちの自己に対応する一つを介して、１行分の信号を蓄積する蓄積容量１１−１，１１−２，…のうちの自己に対応する一つに接続されるとともに、水平アドレス回路１３から供給される水平アドレスパルスにより選択される水平（row）選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５に接続されている。
つまり、垂直信号線８−１，８−２，…の他端は、信号転送トランジスタ１０−１，１０−２，…のうちの対応する一つのトランジスタのソース-ドレインを介して蓄積容量１１−１，１１−２，…のうちの対応する一つの蓄積容量の一端側に接続されるとともに、水平（row）選択トランジスタ１２−１，１２−２，…のうちの対応する一つのトランジスタのソース-ドレインを介して信号出力端（水平信号線）１５に接続される。また、各蓄積容量１１−１，１１−２，…の他端は接地され、信号転送トランジスタ１０−１，１０−２，…のゲート側は共通ゲート１４に接続される。共通ゲート１４には、信号転送すべきタイミングにおいて信号転送パルスを印加することで、信号転送トランジスタ１０−１，１０−２，…をオンさせて、垂直信号線８−１，８−２，…に現れた電圧を、増幅信号蓄積容量１１−１，１１−２，…に転送して蓄積させることができる。
水平アドレス回路１３は、水平１ライン当たりの読み出すべき画素位置を順次選択してゆくためのものであって、ｎ×ｍ構成（ｎ行ｍ列構成）の画素の読み出しにおいて、水平１ラインの読み出し走査速度対応に、その時々の走査位置に該当する画素位置の水平（row）選択トランジスタ１２−１，１２−２，…をアクティブにするように水平アドレスパルスを発生する構成としてある。
従って、ｎ×ｍ構成（ｎ行ｍ列構成）の画素の読み出しにおいて、順次ライン位置を変えながらそのラインにおける画素の信号を読み出すといった走査を制御をすることができる。
以下、図２のタイミングチャートを参照して、このＭＯＳ型固体撮像装置の動作について説明する。
垂直アドレス回路５より、垂直アドレス線６−ｉに当該垂直アドレス線６−ｉをハイレベルにするアドレスパルスが印加されると、この行の選択トランジスタ３−ｉ−１，３−ｉ−２，…のみオンとなり、この行の増幅トランジスタ２−ｉ−１，２−ｉ−２，…と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
これにより、増幅トランジスタ２−ｉ−１，２−ｉ−２，…のゲート電圧、すなわちフォトダイオード１−ｉ−１，１−ｉ−２，…の電圧とほぼ同等の電圧が垂直信号線８−１，８−２，…に現れる。
このとき、信号転送トランジスタ１０−１，１０−２，…の共通ゲート１４に信号転送パルスを印加すると、増幅信号蓄積容量１１−１，１１−２，…には垂直信号線８−１，８−２，…に現れた電圧とその容量との積で表される増幅された信号電荷が蓄積される。
増幅信号蓄積容量１１−１，１１−２，…に信号電荷が蓄積された後、垂直アドレス回路５は、リセットライン７−ｉにリセットパルスを印加する。そして、このリセットパルスによりリセットトランジスタ４−ｉ−１，４−ｉ−２，…はオンされ、フォトダイオード１−ｉ−１，１−ｉ−２，…に蓄積された信号電荷はリセットトランジスタ４−ｉ−１，４−ｉ−２，…を介して放電される。これにより、フォトダイオード１−ｉ−１，１−ｉ−２，…はリセットされたことになる。
つぎに、水平アドレス回路１３から水平アドレスパルスを水平選択トランジスタ１２−１，１２−２，…に順次印加する。すると、水平選択トランジスタ１２−１，１２−２，…はこの水平アドレスパルスの印加されている間、オンとなる。そして、増幅信号蓄積容量１１−１，１１−２，…に蓄積されていた信号電荷は、オンとなった水平選択トランジスタ１２−１，１２−２，…を通って蓄積信号出力端（水平信号線）１５から出力される。これにより、１行分の画像信号が出力信号として得られる。
この動作を次の行（水平ライン）、次の行と順次続けることにより、２次元状に配置されたフォトダイオードのすべての信号を読み出すことができる。
このように、順次、ライン位置を変えながら読み出し制御を行うことで、１画面分の画像信号を順次取り出すことができ、連続的にこの動作を繰り返すと動画像が得られることになる。
上述した従来のＭＯＳ型固体撮像装置の単位セルＰ０−ｉ−ｊは、フォトダイオード１−ｉ−ｊからの電荷信号を増幅する増幅トランジスタ２−ｉ−ｊ、信号を読み出すラインを選択する垂直選択トランジスタ３−ｉ−ｊ、増幅トランジスタのゲートのゲートを充放電するリセットトランジスタ４−ｉ−ｊの計３つのトランジスタが必ず必要である。つまり、従来のＭＯＳ型固体撮像装置は、単位画素に相当する受光部であるフォトダイオード１個あたり、３トランジスタ構成となることから、単位セルを微細化すること、ひいては撮像装置自体を微細化することが難しいという問題があった。
また、増幅トランジスタ２−ｉ−ｊを用いて電荷信号は増幅して出力させるので、この増幅トランジスタ２−ｉ−ｊによる雑音の問題も残る。つまり、増幅トランジスタ２−ｉ−ｊは画素である単位セル毎に設けられるが、フォトダイオードが光を受けていないときにも、増幅トランジスタは出力を発生する。これは増幅トランジスタの特性上、避けることができない暗電流や熱雑音、そして、閾値電圧のバラツキに起因するものであり、マトリクス配置の各画素セルでそれぞれ異なる固有のものであるから、一様な光を受光面全面に当てたとしても、得られる画像信号のレベルは、各画素で一様にならず、輝度むらのある画像信号となる。この輝度むらのある画像は雑音が２次元状に分布する雑音、つまり、画面という平面に分布する雑音であり、場所的に固定されているという意味で、固定パターン雑音と称される。この雑音の問題は深刻であり、画素を微細化することによって一層、顕著になるから撮像用には、その改善を図らなければ、実用化はおぼつかない。
本発明の目的は、第１には、微細化することができて小形化、単一電源化を図ることができるようにした増幅型ＭＯＳ型固体撮像装置を用いた各種応用装置を提供することにある。
本発明の目的は、第２には雑音の影響のない、きれいな画像信号を得ることができるようにしたノイズキャンセラ回路付きの増幅型ＭＯＳ型固体撮像装置およびその応用装置を提供することである。また、雑音の影響のない、きれいな画像信号を得ることができるようにしたノイズキャンセル方法を提供することである。
発明の開示
本発明の一実施態様による固体撮像装置は、
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有し、第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力する光電変換回路と、
前記光電変換回路の出力に接続され、前記第１及び第２タイミングにおける前記光電変換回路の出力の差分を得る雑音除去回路と、
を具備し、
前記雑音除去回路は、前記第１及び第２タイミングにおける前記雑音除去回路の容量変化を抑制し、前記第１及び第２タイミングにおける前記光電変換回路からみた前記雑音除去回路のインピーダンスが等しくなるような補正容量を有する。
本発明の他の実施態様による固体撮像装置は、
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有し、第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力する光電変換回路と、
前記光電変換回路の出力に接続され、前記第１及び第２タイミングにおける前記光電変換回路の出力の差分を得る雑音除去回路と、
を具備し、
前記雑音除去回路は、前記光電変換回路の出力に一端が接続されたクランプ容量と、
前記クランプ容量の他端に一端が接続され、他端が第１所定電位に接続されたサンプルホールド容量と、
前記クランプ容量の他端と第２所定電位の間に接続され、選択的に前記サンプルホールド容量をクランプするクランプトランジスタとを有する。
本発明の他の実施態様による固体撮像装置は、
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有し、第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力する光電変換回路と、
前記光電変換回路の出力に接続され、前記第１及び第２タイミングにおける前記光電変換回路の出力の電圧差に応じた電荷をスライス電荷転送容量に送るスライス容量を具備し、前記第１及び第２タイミングにおける前記光電変換回路の出力の電圧差に応じた信号を出力する雑音除去回路と、
を具備する。
本発明の他の実施態様による固体撮像装置は、
光電変換素子と、
前記光電変換素子と接続された増幅ＭＯＳトランジスタを含み、第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力する出力回路と、
前記出力回路の出力と接続され、前記第１及び第２タイミングにおける前記出力回路からみたインピーダンスが等しく、前記第１及び第２タイミングにおける前記出力回路の出力の差分を得る雑音除去回路と、
前記出力回路と前記雑音除去回路を接続する信号線とを具備し、
前記雑音除去回路は、
一端が前記信号線に接続されたクランプ容量と、
前記クランプ容量の他端とクランプ電位との間に接続され選択的に導通するクランプトランジスタと、
前記クランプ容量の他端と所定電位との間に接続されたサンプルホールド容量と、
前記信号線と所定電位の間に接続されたインピーダンス補正回路とを有する。
本発明の他の実施態様による固体撮像装置の撮像方法は、
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有する光電変換回路と、
前記光電変換回路の出力に接続される雑音除去回路とを具備する固体撮像装置の撮像方法において、
前記光電変換回路は第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力し、
前記雑音除去回路は前記第１及び第２タイミングにおける前記雑音除去回路の容量変化を抑制し、前記第１及び第２タイミングにおける前記光電変換回路からみた前記雑音除去回路のインピーダンスが等しくなるような補正容量を前記第１及び第２タイミングのいずれか一方のタイミングで前記光電変換回路の出力に接続し、前記第１及び第２タイミングにおける前記光電変換回路の出力の差分を得る。
本発明の他の実施態様による固体撮像装置の撮像方法は、
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有する光電変換回路と、
前記光電変換回路の出力に接続される雑音除去回路とを具備する固体撮像装置の撮像方法において、
前記光電変換回路は第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力し、
前記雑音除去回路は、前記光電変換回路の出力に一端が接続されたクランプ容量の他端に一端が接続され、他端が第１所定電位に接続されたサンプルホールド容量を選択的にクランプする。
本発明の他の実施態様による固体撮像装置の撮像方法は、
光電変換素子と、前記光電変換素子の出力を増幅する増幅トランジスタとを有する光電変換回路と、
前記光電変換回路の出力に接続される雑音除去回路とを具備する固体撮像装置の撮像方法において、
前記光電変換回路は第１タイミングで前記光電変換素子の出力を増幅して出力し、第２タイミングで前記光電変換素子の出力と無関係なノイズを出力し、
前記雑音除去回路は、前記光電変換回路の出力に接続され、前記第１及び第２タイミングにおける前記光電変換回路の出力の電圧差に応じた電荷をスライス容量からスライス電荷転送容量に送り、前記第１及び第２タイミングにおける前記光電変換回路の出力の電圧差に応じた信号を出力する。
【図面の簡単な説明】
図１は、ＭＯＳ型固体撮像装置の従来例の構成を示す回路図、
図２は、図１の従来例の動作を示すタイミングチャート、
図３は、固体撮像素子の基本的構成を示す図、
図４は、画像検出部としてＭＯＳセンサを用いた装置の一般的構成を示す図、
図５は、本発明の第２実施例を説明するための図であって、本発明におけるＭＯＳセンサを用いたビデオカメラの実施例を示す構成図、
図６は、カラーフィルタアレー１０４とＭＯＳセンサ１０５を一体化した構成のＭＯＳ撮像デバイスの一例を示す断面図であり、
図７は、本発明の第３実施例を説明するための図であって、本発明におけるＭＯＳセンサを用いた別のビデオカメラの実施例を示す構成図、
図８は本発明の第４実施例を説明するための図であって、本発明における増幅型ＭＯＳセンサのネットワークシステムでの応用例を説明するための図、
図９は、本発明の第５実施例を説明するための図であって、本発明における増幅型ＭＯＳセンサのスチルカメラへの応用例を説明するための図、
図１０は、本発明の第６実施例を説明するための図であって、本発明におけるＭＯＳセンサを用いたファクシミリ装置の実施例を示す図、
図１１は、本発明の第７実施例を説明するための図であって、本発明におけるＭＯＳセンサを用いた電子複写機の実施例を示す図、
図１２は、本発明の第８実施例を説明するための図であって、本発明におけるＭＯＳセンサを用いたハンディ形イメージスキャナの実施例を示す図、
図１３は、本発明の第９実施例を説明するための図であって、機械切り替え式のカラーフィルタを用いた増幅型ＭＯＳセンサの構成例を示す図、
図１４は、本発明の第１０実施例を説明するための図であって、本発明における増幅型ＭＯＳセンサのフィルムスキャナ装置への応用例を説明するための図、
図１５は、本発明の第１１実施例を説明するための図であって、本発明におけるＭＯＳセンサを用いたオートフォーカス機構付きの１眼レフカメラの実施例を示す図、
図１６Ａ，図１６Ｂ，図１６Ｃは、オートフォーカス機構の焦点合わせの原理を説明するための図、
図１７は、本発明の第１２実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図１８は、第１２実施例における垂直アドレス回路の回路構成例を示す図、
図１９は、第１２実施例における垂直アドレス回路の他の回路構成例を示す図、
図２０は、第１２実施例における垂直アドレス回路のさらに他の回路構成例を示す図、
図２１は、第１２実施例の単位セルの回路図、
図２２Ａ、図２２Ｂ、図２２Ｃは、第１２実施例の単位セルの増幅トランジスタの閾値電圧のバラツキを補正する原理を説明する図、
図２３は、第１２実施例の動作を示すタイミングチャート、
図２４は、第１２実施例のノイズキャンセラ部分の装置構造を示す断面図、
図２５Ａ、図２５Ｂは、第１２実施例の単位セルの装置構造を示す断面図、
図２６は、第１２実施例の単位セルの部分の半導体基板の変形例を示す図、
図２７は、ＣＣＤ型固体撮像装置の従来例のセルの断面図、
図２８は、第１２実施例における単位セルの部分の半導体基板の他の変形例を示す図、
図２９は、第１２実施例における単位セルの部分の半導体基板のさらに他の変形例を示す図、
図３０は、第１２実施例における単位セルの部分の半導体基板のさらに他の変形例を示す図、
図３１は、第１２実施例における単位セルの部分の半導体基板のさらに他の変形例を示す図、
図３２は、第１２実施例における単位セルの部分の半導体基板のさらに他の変形例を示す図、
図３３は、本発明の第１３実施例を説明するための図であって、ＭＯＳ型固体撮像装置構成例を示す回路図、
図３４は、第１３実施例の動作を示すタイミングチャート、
図３５は、本発明の第１４実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図３６は、第１４実施例の動作を示すタイミングチャート、
図３７は、本発明の第１５実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図３８は、本発明の第１６実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図３９は、本発明の第１７実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図４０は本発明の第１８実施例を説明するための図であって、第１８実施例におけるＭＯＳ型固体撮像装置の第１の構成例を示す回路図、
図４１は、本発明の第１８実施例を説明するための図であって、第１８実施例におけるＭＯＳ型固体撮像装置の第２の構成例を示す回路図、
図４２は、本発明の第１９実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図４３は、本発明の第２０実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図４４は、本発明の第２１実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図４５は、本発明の変形例において、水平信号線に接続されるビデオアンプの回路図、
図４６は、本発明の第２２実施例を説明するための図であって、この実施例に係わる増幅型ＭＯＳセンサを用いた固体撮像装置を示す回路構成図、
図４７は、図４６の固体撮像装置の動作を示すタイミングチャート、
図４８は、図４６の固体撮像装置におけるスライストランジスタのポテンシャル図、
図４９は、転送トランジスタを用いたセルを示す回路構成図、
図５０は、本発明の第２３実施例に係わる増幅型ＭＯＳセンサを用いた固体撮像装置を示す回路構成図、
図５１は、図５０の固体撮像装置の動作を示すタイミングチャート、
図５２は、本発明の第２４実施例に係わる増幅型ＭＯＳセンサを用いた固体撮像装置を示す回路構成図、
図５３は、本発明の第２４実施例に係わる固体撮像装置を示す回路構成図であって、図５２の構成の一部を変形した固体撮像装置を示す回路構成図、
図５４は、図５２、図５３に示した第２４実施例に係わる固体撮像装置の動作を示すタイミングチャート、
図５５は、垂直信号線電位とクランプノード電位の時間変化を示す図、
図５６は、垂直信号線電位とクランプノード電位の時間変化を示す図、
図５７は、本発明の第２５実施例を説明するための図であって、本発明によるＭＯＳ型固体撮像装置の構成を示す回路図、
図５８は、第２５実施例の回路における垂直アドレス回路５の回路構成例を示す図、
図５９は、第２５実施例の回路における垂直アドレス回路５の他の回路構成例を示す図、
図６０は、第２５実施例の回路における垂直アドレス回路のさらに他の回路構成例を示す図、
図６１は、第２５実施例の回路における単位セルの回路図、
図６２は、第２５実施例の動作を示すタイミングチャート、
図６３は、第２５実施例の回路における単位セルの部分の半導体基板のさらに他の変形例を示す図、
図６４は、第２５実施例の回路における単位セルの部分の半導体基板のさらに他の変形例を示す図、
図６５は、第２５実施例の回路における単位セルの出力回路の変形例の回路図、
図６６は、本発明の第２６実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図６７は、第２６実施例の動作を示すタイミングチャート、
図６８は、本発明の第２７実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図６９は、本発明の第２８実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図７０は、第２８実施例の動作を示すタイミングチャート、
図７１は、第２８実施例の回路におけるスライストランジスタのポテンシャル図、
図７２は、本発明の第２９実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図７３は、本発明の第３０実施例を説明するための図であって、第３０実施例におけるＭＯＳ型固体撮像装置の第１の構成例を示す回路図、
図７４は、本発明の第３０実施例を説明するための図であって、第３０実施例におけるＭＯＳ型固体撮像装置の第２の構成例を示す回路図、
図７５は、第３０実施例の動作を示すタイミングチャート、
図７６は、第３０実施例の回路におけるノイズキャンセラ回路のポテンシャル図
図７７は、本発明の第３１実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図７８は、第３１実施例の動作を示すタイミングチャート、
図７９は、本発明の第３２実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図８０は、第３２実施例の回路における単位セルの回路図、
図８１は、本発明の第３３実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図８２は、第３３実施例の動作を示すタイミングチャート、
図８３は、本発明の第３４実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図８４は、第３４実施例の動作を示すタイミングチャート、
図８５は、本発明の第３５実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図８６は、本発明の第３６実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図８７は、本発明の第３７実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図８８は、第３７実施例の動作を示すタイミングチャート、
図８９は、本発明の第３８実施例を説明するための図であって、ＭＯＳ型固体撮像装置の構成例を示す回路図、
図９０は、本発明の第３９実施例を説明するための図であって、第３９実施例におけるＭＯＳ型固体撮像装置の第１の構成例を示す回路図、
図９１は、本発明の第３９実施例を説明するための図であって、第３９実施例におけるＭＯＳ型固体撮像装置の第２の構成例を示す回路図、
図９２は、第３９実施例の動作を示すタイミングチャート、
図９３は、本発明の第４０実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図９４は、本発明の第４１実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図９５は、本発明の第４２実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図９６は、第４２実施例の動作を示すタイミングチャート、
図９７は、第４２実施例の装置構造を示す図、
図９８は、本発明の第４３実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図９９は、本発明の第４４実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図１００は、本発明の第４５実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図１０１は、本発明の第４６実施例を説明するための図であって、ＭＯＳ型固体撮像装置の単位セルの構成例を示す回路図、
図１０２は、第４６実施例の動作を示すタイミングチャート、
図１０３は、本発明の第４７実施例を説明するための図であって、本発明におけるＭＯＳセルマトリクスをランダムアクセスしようとする場合のセル部を含めた周辺回路の構成例を示すブロック図、
図１０４は、図１０３の構成におけるアドレスバッファＢVA，ＢHA及びデコーダ回路ＤV，ＤHの具体的な構成例を示す回路図である。
発明を実施するための最良の形態
以下、図面を参照して本発明によるＭＯＳ型固体撮像装置およびその応用装置の実施例を説明する。
固体撮像素子は従来ＣＣＤセンサを用いることが一般的である。固体撮像素子の基本的構成は図３に示すように、入力部Ｉ、処理部II、出力部IIIからなる。入力部Ｉは受光部であり、この受光部Ｉは画素を構成するフォトダイオードを複数画素分、配列して、受光量に対応して各画素から電気信号を出力する構成である。処理部IIはこの各画素の信号を順に読み出すと共に、ノイズキャンセルする部分であり、出力部IIIは各画素から読み出された信号を出力する回路である。ＣＣＤセンサの場合、複数種の駆動電源を必要とし、省エネ化をはかりにくく、また、電池駆動とする場合に、複数種の電圧を作るために、回路規模の大きな電源回路を必要とする。
本発明ではＣＣＤセンサの代わりに、単一電源で駆動可能なＭＯＳセンサを用い、ＭＯＳセンサの問題となるＳ／Ｎの問題を前記処理部に読み出し制御の回路のほかにノイズキャンセラ回路を設けて解決する。そして、これにより省エネ化と、小型化を図る。
本発明で用いられるＭＯＳセンサは、ｍ×ｎ個のフォトダイオードをマトリックス状に配列したｍ×ｎ画素構成のＭＯＳセンサであり、フォトダイオードｍ×ｎ個をマトリックス状に配列した受光部（入力部）と、この受光部を構成する各フォトダイオードから順に信号を読み出すための読み出し部およびノイズキャンセラ回路部を備えた処理部、この処理部で読み出された信号を出力する出力部から構成される。
処理部には読み出し部と本発明によるノイズキャンセラ回路が設けられている。本発明で用いられるＭＯＳセンサは、雑音成分のみを取り出すタイミングと、雑音成分の乗った信号成分の取り出しのタイミングとに分けて信号を取り出し、これより雑音成分をキャンセルすることで、雑音の影響の無い信号成分を得ようとするものである。そして、ノイズキャンセラ回路は雑音成分のみの出力時と、雑音成分と信号成分の出力時とでインピーダンスを揃えることができるようにして精度良くノイズをキャンセルできるようにした。このようなノイズキャンセラ回路が備えられていることにより、本発明で用いるＭＯＳセンサは、実用化レベルに達した低ノイズで、しかも高速にノイズキャンセルが行える高性能なＭＯＳセンサとなっている。
なお固体撮像素子として、本発明で用いられるＭＯＳセンサを用いるようにすると、ＭＯＳセンサにおける光電変換を行うセンサ部と、その他の回路（ＩＶ変換回路、ＡＧＣ回路、ＣＬＰ回路、ＡＤＣ回路）は、通常のＭＯＳプロセスを用いて製造することができるようになる。そのため、これらの回路を同一半導体チップ上に形成することが容易になる。また、これにより低消費電力化が実現され、ビデオカメラ等においては単一電圧で駆動可能になって、電源回路が簡易化され、電池駆動がし易くなる。
第１実施例
システム実施例
低消費電力・低電圧化を図り、しかもＳ／Ｎの良い、単一電源化を図ったＭＯＳ型固体撮像装置を適用した各種システムを説明する。
図４に画像検出部としてＭＯＳセンサを用いた装置の一般的構成を示す。図に示すように、光学系Ａ１、ＭＯＳセンサＡ２、信号応用部Ａ３より構成されている。光学系Ａ１は、ＭＯＳセンサＡ２に光学像を導く装置であり、具体的にはレンズ、プリズム、ピンホール、ダイクロイックミラー、集光性光ファイバ、凹面鏡、凸面鏡、色フィルタ、シャッタ機構、絞り機構等を、システムの用途に応じて適宜組み合わせて構成される。
ＭＯＳセンサＡ２は光学系Ａ１にて導かれた光学像をその光量対応に画像信号に変換すると共に、ノイズキャンセル処理して雑音のない信号成分のみを出力する装置である。ＭＯＳセンサＡ２の有するこのノイズキャンセル処理の要素が、詳細は後述する重要な要素の一つであるノイズキャンセラ回路である。
信号応用部Ａ３はノイズキャンセル処理されたＭＯＳセンサＡ２の出力を、システムの形態に応じて加工する装置である。例えば、システムとしてビデオカメラを想定した場合においては、信号応用部Ａ３はＭＯＳセンサＡ２から出力された画像信号をＰＡＬ方式、あるいはＮＴＳＣ方式等の複合映像信号に変換するなどの応用機能部分である。
ＭＯＳセンサＡ２は、単一電源で駆動可能であり、また、光を電気信号に変換するための受光部としてフォトダイオードを用いている。フォトダイオードは画素に相当するものであり、複数個、マトリクス状に配設してあるのは、従来と同じである。画素を微細化するために、フォトダイオードは面積が小さくなるが、そのため、出力は小さくなり、その小さな出力を増幅するために、画素に対応して増幅器（トランジスタ）を設けてある。この増幅器（トランジスタ）を通すことで発生する雑音（増幅トランジスタの特性上、避けられない雑音成分）を、ＭＯＳセンサＡ２の有するフォトダイオードの出力のリセット操作、このリセット操作時の増幅器（トランジスタ）の出力信号（雑音成分）の保持、この保持した出力信号（雑音成分）とリセット操作前、またはリセット操作終了後の増幅器（トランジスタ）の出力信号（“信号成分＋雑音成分”）を利用しての両者のキャンセル処理といった処理操作を行うことで、ノイズキャンセルして信号成分のみを抽出する。
また、このＭＯＳセンサＡ２は後述する構成にすることにより、出力信号の電圧振幅が１０ｍＶ程度以下で、出力電流が１μＡ程度の以上の１／ｆ雑音の無い出力を得ることができる。さらにこのＭＯＳセンサＡ２の出力のダイナミックレンジはＣＣＤセンサと同程度の７０ｄＢまたはそれ以上にまで向上し、適当な信号処理を施すことにより、銀塩フィルムど同程度の９０ｄＢまで更に向上させることも可能である。
この結果、単一電源で、高感度の増幅型ＭＯＳセンサを撮像デバイスとして用いた各種システムを実現でき、低消費電力・低電圧化を図ると共に、しかもＳ／Ｎの良い増幅型ＭＯＳ型固体撮像装置（増幅型ＭＯＳセンサ）の応用装置を提供できる。
第２実施例
増幅型ＭＯＳセンサのビデオカメラへの応用
図５に本発明におけるＭＯＳセンサを用いたビデオカメラの実施例を示す。図５に示すように、本発明のビデオカメラ１００は、被写体像をとりこむ光学系であるレンズ１０１、この光学系のフォーカス調整するためのフォーカス調整機構１０２、光学系の入射光量を調整する絞り機構１１６やフォーカス調整機構１０２を制御する絞り調整・フォーカス調整回路１０３、レンズ１０１で結像された光学像を画素単位でその光学像の光量に対応した電気信号に変換する撮像素子であるＭＯＳセンサ１０５、ＭＯＳセンサ１０５の結像面側に設けられ、画素毎にＲＧＢのいずれかのカラーフィルタ部を有するカラーフィルタアレイ１０４、ＭＯＳセンサ１０５により得られた電気信号を電圧信号に変換する電流電圧変換回路１０６、電流電圧変換回路１０６を経て得られた電圧信号のレベルを調整するＡＧＣ回路１０７、ＡＧＣ回路１０７を経てレベルが揃えられた電圧信号をクランプするクランプ回路（ＣＬＰ）１０８、ＣＬＰ１０８からの出力をレベル対応のデジタル信号に変換するアナログデジタル変換回路（ＡＤＣ）１０９、システムの動作の基本となるタイミングをとるタイミングパルス（クロック信号）を発生するタイミング制御回路１１０、このタイミング制御回路１１０の出力するクロック信号に同期してＭＯＳセンサ１０５の駆動制御をするＴＧ／ＳＧ回路１１１、ＡＤＣ１０９からの出力であるデジタル信号をプロセス処理するプロセス制御回路１１２、このプロセス制御回路１１２によりプロセス処理された信号をエンコードするエンコーダ回路１１３、エンコードされた信号を出力する出力回路１１４、出力回路１１４を介して出力された信号をアナログ信号に変換するデジタルアナログ変換回路１１５よりなる。
このような構成のビデオカメラ１００において、被写体からの光は、レンズ１０１を通してＭＯＳセンサ１０５に入射し、入射した光は光電変換によって電気信号に変換され電流値として出力される。ＭＯＳセンサ１０５上には各画素に対応して赤、青、緑の色フィルタが規則的に配列されたカラーフィルタアレイ１０４が形成されており、これにより、１個のＭＯＳセンサ１０５から３原色に対応するカラー画像信号が電気信号として出力される。
ＭＯＳセンサ１０５から出力された電気信号は、電流電圧変換回路１０６、ＡＧＣ回路１０７、ＣＬＰ回路１０８を介してＡＤＣ回路１０９に供給される。
ＡＤＣ回路１０９はＣＬＰ回路１０８からの画像信号に基づいて、例えば１サンプル値が８ビットからなるデジタルデータに変換し、このデータをプロセス制御回路１１２へ供給する。
プロセス制御回路１１２は、例えば色分離回路、クランプ回路、ガンマ補正回路、ホワイトクリップ回路、ブラッククリップ回路、ニー回路等からなり、供給された映像信号に対して必要に応じてプロセス処理を施す。また必要に応じ、色バランス等の処理を施す。該プロセス制御回路１１２により処理された信号は、エンコーダ回路１１３に送られる。
エンコーダ回路１１３では、送られてきた信号を演算し、輝度信号、色差信号に変換する。また、ビデオカメラ出力をネットワーク等により通信する場合にはこのエンコーダ回路１１３においてＰＡＬやＮＴＳＣ方式等への複合映像信号に変換する処理が施される。
また、ＭＯＳセンサ１０５、電流電圧変換回路１０６は、ＴＧ／ＳＧ（タイミングジェネレータ／シグナルジェネレータ）回路１１１から送られるタイミング信号、同期信号によりタイミングが制御される。このＴＧ／ＳＧ回路１１１の動作電源および出力電圧は、ＭＯＳセンサ１０５に供給される電源レベルと同一である。
その後、映像信号は出力回路１１４を介してＤ／Ａ変換回路１１５に与えられ、このＤ／Ａ変換回路１１５はこの入力された信号をアナログビデオ信号に変換してカメラ信号として出力する。また、映像信号は出力回路１１４を介して直接、デジタルの信号としての出力も可能である。そしてこれらのカメラ信号は、ビデオテープレコーダ等の記録装置やモニタ装置に供給される。
本実施例では、低消費電力・低電圧化を図り、しかも、１秒間に３０フレームの画像を処理する必要のあるビデオカメラにおいて、固定パターン雑音成分を水平帰線期間内にキャンセルすることができて、Ｓ／Ｎの良い高画質の画像信号を得ることのできるビデオカメラを提供できるようになる。
なお、この実施例において、カラーフィルタアレイ１０４と撮像デバイスであるＭＯＳセンサ１０５は別体の構成のものを使用したが、近年においてはＣＣＤデバイスを例に考えてみると、撮像デバイスとカラーフィルタを一体にしたものも多い。そこで、カラーフィルタアレー１０４とＭＯＳセンサ１０５を一体化した構成のものを使用するようにすることもできる。カラーフィルタアレー１０４とＭＯＳセンサ１０５を一体化した撮像デバイスは図６の如き構成とすれば良い。
すなわち、多数の微細なフォトダイオードＰＤがマトリクス状に配置されて形成された半導体基板Ｓｕｂの各フォトダイオード受光面側に、各フォトダイオード受光面の領域部分を開口させたしゃ光マスクであるしゃ光膜Ｍstを例えば、アルミニウムにより形成して、その上に透明な平滑膜Ｍftを形成し、さらにその上にシアンフィルタＦCy，マゼンタフィルタＦMg，イエローフィルタＦYeを形成する。
フォトダイオードＰＤは、マゼンタ像用Ｍｇ、グリーン像用Ｇ、イエロー像用Ｙｅ、シアン像用Ｃｙに分けてあり、シアンフィルタＦCyはグリーン像用とシアン像用のフォトダイオードの受光面上に、また、マゼンタフィルタＦMgはマゼンタ像用のフォトダイオードの受光面上に、イエローフィルタＦYeはイエロー像用のフォトダイオードの受光面上に、それぞれ位置するように形成する。そして、上面に透明なオーバーコート層Ｏcを形成し、その上にマイクロレンズアレイＬmcを形成する。マイクロレンズアレイＬmcは多数の微小なレンズを並べて形成したものであり、それぞれの微小なレンズ部分はフォトダイオードＰＤの受光面上に、来るように設計されている。このマイクロレンズアレイＬmcにより、フォトダイオードＰＤに対する光の入射量を確保し、フォトダイオードＰＤの検出感度を高めている。
このようなカラーフィルタ・一体形成型の撮像デバイスを単板式撮像系の撮像素子（ＭＯＳセンサ１０５）として用いるようにすると、カラーフィルタを別置きにする必要が無くなり、ＭＯＳセンサ１０５の受光面における各画素に対するカラーフィルタの位置合わせを省くことができ、光学系の省スペース化を図ることができるようにもなる。
第３実施例
増幅型ＭＯＳセンサのビデオカメラへの応用
図７に本発明におけるＭＯＳセンサを用いた別のビデオカメラの実施例を示す。図７に示す例は、図５が単板式撮像系であったのに対して、撮像系をＲＧＢ（赤、緑、青）の３系統にわけた３板式のビデオカメラの例である。図７に示すように、本発明のビデオカメラ１００−２は、被写体像をとりこむ光学系であるレンズ１０１、この光学系のフォーカス調整するためのフォーカス調整機構１０２、光学系の入射光量を調整する絞り機構１１６やフォーカス調整機構１０２を制御する絞り調整・フォーカス調整回路１０３、レンズ１０１で取り込まれた光学像をＲＧＢの三原色成分に分解する色分解プリズム２０１Ｒ，２０１Ｇ，２０１Ｂ、これら色分解プリズム２０１Ｒ，２０１Ｇ，２０１ＢによりＲＧＢの三原色成分に分解された画像が結像されて画素単位でその光学像の光量対応の電気信号に変換する撮像素子であるＲ成分用、Ｇ成分用、Ｂ成分用のＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂ、これらＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂにより得られた電気信号を電圧信号に変換するＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用の電流電圧変換回路１０６Ｒ，１０６Ｇ，１０６Ｂ、電流電圧変換回路１０６Ｒ，１０６Ｇ，１０６Ｂにて得られた電圧信号のレベルを調整するＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用のＡＧＣ回路１０７Ｒ，１０７Ｇ，１０７Ｂ、ＡＧＣ回路１０７Ｒ，１０７Ｇ，１０７Ｂを経てレベルが揃えられた電圧信号をクランプするＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用のクランプ回路（ＣＬＰ）１０８Ｒ，１０８Ｇ，１０８Ｂ、ＣＬＰ  １０８Ｒ，１０８Ｇ、１０８Ｂからの出力をレベル対応のデジタル信号に変換するＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用のアナログデジタル変換回路（ＡＤＣ）１０９Ｒ，１０９Ｇ，１０９Ｂ、システムの動作の基本となるタイミングをとるタイミングパルスを発生するタイミング制御回路１１０、このタイミング制御回路１１０の出力するタイミングパルスに同期してＭＯＳセンサ１０５の駆動制御をするＲ成分系統用、Ｇ成分系統用、Ｂ成分系統用のＴＧ／ＳＧ回路１１１、ＡＤＣ  １０９Ｒ，１０９Ｇ，１０９Ｂからの出力であるデジタル信号をプロセス処理するプロセス制御回路１１２、このプロセス制御回路１１２によりプロセス処理された信号をエンコードするエンコーダ回路１１３、エンコードされた信号を入出力制御する出力回路１１４、出力回路１１４を介して出力された信号をアナログ信号に変換するデジタルアナログ変換回路１１５よりなる。
このような構成のビデオカメラ１００−２において、被写体からの光は、レンズ１０１を通り、色分解プリズム２０１Ｒ，２０１Ｇ，２０１Ｂを通ってＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂに結像される。
これら色分解プリズム２０１Ｒ，２０１Ｇ，２０１Ｂは光学像をＲＧＢの三原色成分に分解するためのものであり、色分解プリズム２０１Ｒ，２０１Ｇ，２０１ＢによりＲＧＢの三原色成分に分解された画像はそれぞれ成分別に該当のＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂに結像される。
ＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂに結像されたＲ成分、Ｇ成分、Ｂ成分の光学像は、ここで光電変換されて、電流信号になり、明るさ対応の電流値として出力される。
ＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂから出力された成分別の電気信号は、各成分別の電流電圧変換回路１０６Ｒ，１０６Ｇ，１０６Ｂ、ＡＧＣ回路１０７Ｒ，１０７Ｇ，１０７Ｂ、ＣＬＰ回路１０８Ｒ，１０８Ｇ，１０８Ｂを介してＡＤＣ回路１０９Ｒ，１０９Ｇ，１０９Ｂに供給される。
各成分別のＡＤＣ回路１０９Ｒ，１０９Ｇ，１０９ＢはＣＬＰ回路１０８からの画像信号に基づいて、例えば１サンプル値が８ビットからなるデジタルデータに変換し、このデータをプロセス制御回路１１２へ供給する。
プロセス制御回路１１２は、例えばガンマ補正回路、ホワイトクリップ回路、ブラッククリップ回路、ニー回路等からなり、供給された映像信号に対して必要に応じてプロセス処理を施す。また必要に応じ、色バランス等の処理を施す。該プロセス制御回路１１２により処理された信号は、エンコーダ回路１１３に送られる。エンコーダ回路１１３では、送られてきた信号を演算し、色バランス等の処理を施す。また、ビデオカメラ出力をネットワーク等により通信する場合にはこのエンコーダ回路１１３において、標準のカラーテレビジョン放送方式であるＰＡＬ方式やＮＴＳＣ方式等への複合映像信号に変換する処理が施される。
また、ＭＯＳセンサ１０５Ｒ，１０５Ｇ，１０５Ｂ、電流電圧変換回路１０６Ｒ，１０６Ｇ，１０６Ｂは、自系統対応のＴＧ／ＳＧ回路１１１から送られるタイミング信号、同期信号によりタイミングが制御される。このＴＧ／ＳＧ回路１１１の動作電源および出力電圧は、ＭＯＳセンサ１０５に供給される電源レベルと同一である。
その後、映像信号は出力回路１１４を介してＤ／Ａ変換回路１１５に与えられ、このＤ／Ａ変換回路１１５はこの入力された信号をアナログビデオ信号に変換してカメラ信号として出力する。また、映像信号は出力回路１１４を介して直接、デジタルの信号としての出力も可能である。そしてこれらのカメラ信号は、ビデオテープレコーダ等の記録装置やモニタ装置に供給される。
本実施例では、低消費電力・低電圧化を図り、しかも、１秒間に３０フレームの画像を処理する必要のあるビデオカメラにおいて、固定パターン雑音成分を水平帰線期間内にキャンセルすることができて、Ｓ／Ｎを確保して高画質の画像信号を得ることのできるビデオカメラを提供できる。
以上の例は、光学像をＲＧＢの三原色成分に分解するのに色分解プリズムを用いた構成であるが、これはダイクロイックミラーにより、色分解する構成とすることもできる。例えば、赤反射、緑反射、青反射の各ダイクロイックミラーにより、入射光を分離分配し、それぞれＲＧＢの成分に光学像を分解する。その光学像をＲ像用、Ｇ像用、Ｂ像用のＭＯＳセンサで撮像し、Ｒ像、Ｇ像、Ｂ像の画像信号を得る。このようにすると、プリズムを用いずとも、光学像を三原色の成分別にして得ることができる構成となる。
第４実施例
増幅型ＭＯＳセンサのネットワークシステムでの応用
図８に上述のビデオカメラ１００，１００−２の信号を、ネットワークを通してモニタ装置等に送るときのシステム構成例を示す。図において、３００はネットワークであり、ＬＡＮ（ローカルエリアネットワーク）や公衆回線（電話回線）、専用線といったものや、インターネット、イントラネットなど、何でも良い。ビデオカメラ１００，１００−２はこのネットワーク３００に対してインターフェース３０１を介して接続される。
３１０はインテリジェント端末であり、パーソナルコンピュータ或いはワークステーションなどが相当する。インテリジェント端末３１０はプロセッサやメインメモリ、クロックジェネレータなどを含むコンピュータ本体３１１と、ネットワーク接続用のインターフェース３１２と、画像表示用のメモリであるビデオＲＡＭ３１３、プリンタインターフェース３１４、ＳＣＳＩ（Small Computer System Interface）などの標準バスインターフェース３１５，３１７、ビデオカメラ接続用のインターフェース３１６などを備えており、これらは内部バスで接続されている。ビデオＲＡＭ３１３にはＣＲＴモニタや液晶ディスプレイなどのモニタ装置３１８が接続されており、また、プリンタインターフェース３１４にはプリンタが接続されている。標準バスインターフェース３１７には光ディスク装置やハードディスク装置或いはＤＶＤ（Digital Video Disc）などの大容量外部記憶装置３２０が接続され、さらには標準バスインターフェース３１７には例えば、ハードコピーからイメージ像を取り込むイメージスキャナ３２１が接続されている。また、ビデオカメラ接続用のインターフェース３１６には例えば上述の実施例で説明した構成のビデオカメラ１００が接続されている。
このような構成において、ビデオカメラ１００または１００−２において撮像されることにより得られた被写体の画像は上述したように、エンコーダ回路１１３によりビデオカメラ出力をネットワーク等により通信するためにＭＰＥＧ方式で画像圧縮処理されたデジタル信号に変換する処理が施される。そして、この複合映像信号はデジタルデータとしてインターフェース３０１を介してネットワークでの伝送フォーマットでネットワーク３００へと出力される。ネットワーク３００にはインターフェース３１２を介してインテリジェント端末３１０が接続されており、ビデオカメラ１００または１００−２からの伝送データが当該インテリジェント端末３１０宛てのものであれば、当該インテリジェント端末３１０のコンピュータ本体３１１はこの伝送データをインターフェース３１２を介してネットワーク３００から取り込む。そして、コンピュータ本体３１１はこの伝送データから画像情報部分を抽出する。ビデオカメラ１００または１００−２では画像を圧縮処理しているので、コンピュータ本体３１１は前記画像を伸長処理し、元の画像に復元する。そして、復元した画像のデータをビデオＲＡＭ３１３に順次、書き込む。画像は動画であるからビデオＲＡＭ３１３の画像データは次々に更新する。この結果、ビデオＲＡＭ３１３の画像データを画像として表示するモニタ装置３１８にはビデオカメラ１００または１００−２から送られてきた動画が表示されることになる。
ビデオカメラ１００において撮像されることにより得られた被写体の画像は、上述したように、エンコーダ回路１１３により、ビデオカメラ出力をネットワーク等により通信するために、ＭＰＥＧ方式で画像圧縮処理されたデジタルデータに変換された後、インターフェース３１６を介してコンピュータ本体３１１に出力され、コンピュータ本体３１１はそれを伸長処理し、元の画像に復元する。そして、復元した画像のデータをビデオＲＡＭ３１３に順次、書き込む。画像は動画であるからビデオＲＡＭ３１３の画像データは次々に更新する。このようにしてビデオＲＡＭ３１３の画像データを画像として表示するモニタ装置３１８にはビデオカメラ１００から送られてきた動画が表示される。
また、コンピュータ本体３１１はインテリジェント端末３１０に接続されている当該ビデオカメラ１００の画像をネットワーク３００に伝送しようとする場合、そのネットワークでの伝送フォーマットに編集し、インターフェース３１２を介してネットワーク３００へと出力する。
第５実施例
増幅型ＭＯＳセンサのスチルカメラへの応用
図９に本発明におけるＭＯＳセンサを用いたスチルカメラの実施例を示す。図９に示すように、本発明のスチルカメラ４００は、レンズ系や絞りを含み被写体像をとりこむ光学系４１１、この光学系４１１に取り込まれた像が結像されるＭＯＳセンサ４１５、このＭＯＳセンサ４１５の結像面と前記光学系４１１との間に位置してその両者間の光路上に挿脱自在に配され、当該光路上に挿入されている時は光学系４１１で取り込んだ被写体像をファインダ４１４に分配すると共に光路外に脱出された時は光学系４１１で取り込んだ被写体像をＭＯＳセンサ４１５の結像面に結像させるシャッタとしての機能を有するミラー４１２、ミラー４１２の反射光をファインダ４１４に導くためのミラー４１３、ＭＯＳセンサ４１５から画像の信号を色成分別に読み出す撮像回路４１６、その読み出した出力をデジタル信号に変換するＡ／Ｄ変換器４１７、このＡ／Ｄ変換器４１７により変換されたデジタル信号を画面単位で保持するフレームメモリ４１８、フレームメモリ４１８に保持されたデジタル信号を画面単位で圧縮処理する圧縮回路４１９、画像データを記憶するメモリカード４２１、圧縮回路４１９により圧縮処理されて得られた画像データをメモリカード４２１に書き込むべく制御するカードコントロール回路４２０から構成される。
このような構成において、図示しないシャッタボタンを操作することにより、光学系４１１のとらえた被写体像はＭＯＳセンサ４１５に結像される。ＭＯＳセンサ４１５は本発明で用いられるノイズキャンセラ回路を備えた固体撮像装置であり、光学系４１１で取り込まれた光学像が結像されると画素単位で、その光学像の光量対応の電気信号に変換する。カラー画像を撮影できるようにするために、ＭＯＳセンサ４１５はその結像面側に画素毎にＲＧＢいずれかのカラーフィルタ部を有するカラーフィルタアレイが設けてあり、撮像回路４１６はＭＯＳセンサ４１５により得られた電気信号をＲＧＢの成分別に分離して出力する。そして、電流電圧変換回路１０６は撮像回路４１６から出力された色成分別の電気信号をデジタル信号に変換し、この変換されたデジタル信号はフレームメモリ４１８に画面単位で一時保持される。
フレームメモリ４１８に保持されたデジタル信号は圧縮回路４１９により画像単位で圧縮処理され、カードコントロール回路４２０に出力される。そして、カードコントロール回路４２０はこの圧縮処理された画像のデータをデータの記憶媒体であるメモリカード４２１に記憶制御する。
このようにして、メモリカード４２１には、シャッタボタンを操作する毎に撮影されたスチル画像が、画面単位で圧縮されてメモリカード４２１に記憶される。メモリカード４２１はカメラから着脱可能であり、メモリカード４２１に記憶された画像は、図示しない読取り再生装置に装着して、画像データを伸長して復元し、モニタ装置に表示させたり、ビデオプリンタなどのハードコピー装置に出力して観賞する。
本実施例では、低消費電力・低電圧化を図り、しかも、１秒間に複数コマ連続撮影する高速連写を高いＳ／Ｎを以て実現することが可能になり、コンパクトで、高機能、高性能なスチルカメラを得ることができる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質の写真を得ることのできるスチルカメラを提供できる。
第６実施例
増幅型ＭＯＳセンサのファクシミリへの応用
図１０に本発明におけるＭＯＳセンサを用いたファクシミリ装置の実施例を示す。図は原理的な構成を示しており、紙に手書きあるいはプリントした原稿や、写真などのようなシート状の原稿５０１を、図示しない主搬送機構で主走査方向（矢印Ｂ方向）に搬送しつつ、定位置に固定して原稿の横断方向に配されたＭＯＳセンサ５０２にて原稿のイメージ情報を読み取る。５０３は光源、５０４はＭＯＳセンサ５０２の受光面に原稿像を結像させるレンズである。
ＭＯＳセンサ５０２は画素単位の受光部（フォトダイーオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。
本ファクシミリ装置にシート状の原稿５０１をセットすると、図示しない主搬送機構がこの原稿５０１を主走査方向（矢印Ｂ方向）に搬送する。そして、定位置に固定してあるＭＯＳセンサ５０２の受光面に、原稿の画像が１ライン相当分ずつ、レンズを５０４を介して結像される。ＭＯＳセンサ５０２はこの結像された原稿のイメージ情報を読み取る。
すなわち、これによりＭＯＳセンサ５０２からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるので、増幅器５０５でこれを出力順に増幅した後、この増幅された画像信号をＡ／Ｄコンバータ５０６でデジタル信号に変換してからモデム５０７で電話回線用に変調して電話回線へと出力する。
受信側ではこの受信した信号を復調し、主走査方向に搬送される記録紙の横断方向に、受信順に信号値対応の濃度で画素をプリントしてゆけば、画像がハードコピーとして再生される。
本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いＳ／Ｎを以て実現することが可能になり、コンパクトで、高機能、高性能なファクシミリ装置を得ることができる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質のイメージを高速で送ることのできるファクシミリ装置を提供できる。
なお、リニアセンサは近年の素子の場合、原稿面に密着してイメージを読み取る密着型のもの出現している。そこで、密着型とするには原稿像を導くレンズと、このレンズにより導かれた像が結像されて、その光量対応の電気信号に変換する画素単位の受光部と、原稿面に照明光を当てる発光素子とを一体的に組み込んだ構成として実現でき、この様なものを用いるようにしても良い。
第７実施例
増幅型ＭＯＳセンサの複写機への応用
図１１に本発明におけるＭＯＳセンサを用いた電子複写機の実施例を示す。図は原理的な構成を示しており、箱型の筐体６０１の上面部分に、透明ガラスなどによる原稿置き台６０２が設けられており、この原稿置き台６０２の上面に紙に手書きをしたあるいはプリントした原稿、あるいは写真などのようなシート状の原稿６０３をおいて押さえ蓋６０４で原稿を押さえる構成である。
筐体６０１内には、原稿置き台６０２の直下位置近傍に、原稿置き台６０２の一方の端から他方の端までの間を一定速度で反復移動できる光学系が設けてある。ここでではこの反復移動方向を主走査方向と呼ぶことにする。光学系は棒状の光源６０５、ミラー６０６、レンズ６０７からなり、光源６０５は主走査方向と直交する方向（この方向を副走査方向と呼ぶことにする）に配する。
レンズ６０７の結像位置にはＭＯＳセンサ６０８が設けてある。ＭＯＳセンサ６０８は画素単位の受光部（フォトダイーオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。
ＭＯＳセンサ６０８は副走査方向１ライン分のイメージを結像されてこれを受光量対応の信号に変換する。スキャナコントローラ６０９はＭＯＳセンサ６０８からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるように、ＭＯＳセンサ６０８を制御すると共に、主走査方向に順に光学系が移動するように、当該光学系の主走査方向駆動移動を制御する。システムコントローラ６１０はシステム全体の制御を司るものであり、また、ＭＯＳセンサ６０８から出力される受光量対応の信号に基づいてレーザ光源６１１の出力を制御する。レーザ光源６１１はスポット状のレーザビームを発生するものであり、このレーザ光源６１１から発生されたレーザビームはレーザビームをスキャンさせるための走査ミラーであるポリゴンミラー６１２により反射されて円筒状の感光体ドラム６１３に結像される。この結像位置が描画位置である。感光体ドラム６１３は所定速度で一方向に回転駆動される構成であり、感光体ドラム６１３は図示しない帯電装置により、レーザビームの照射位置の上流位置（描画位置の上流位置）で帯電される。
ポリゴンミラー６１２はシステムコントローラ６１０により制御されることにより、スポット状のレーザビームを円筒状の感光体ドラム６１３表面にＭＯＳセンサ６０８からの信号の出力速度対応にスキャンさせる形となり、感光体ドラム６１３のドラム回転方向を主走査方向とすると、当該回転方向と直交方法にレーザビームをスキャンさせることでドラム表面にはレーザビームの光量対応に電荷が失われて原稿のイメージ相当の潜像が形成される。感光体ドラム６１３は、描画位置の下流位置において潜像を可視像にする現像部６１４の配置位置通過時にその位置にある潜像が、現像部６１４の付与するトナーにより現像されて可視像化される。そして、このトナー像をコピー用紙の収納トレイ６１５より一枚ずつ取り出されて感光体ドラム６１３の下面側位置の搬送経路６１６に搬送されて来るコピー用紙に転写される。
コピー用紙の搬送速度と感光体ドラム６１３の回転速度は同期しており、１ライン単位で逐次描画されて感光体ドラム６１３表面に形成された潜像のトナー像を転写させていくことにより、原稿と同一のイメージのトナー像がコピー用紙上に残ることになる。搬送経路６１６はこのトナー像が転写されたコピー用紙を排出口側へと送る経路であり、搬送経路６１６に設けてある搬送機構によりコピー用紙は排出口側へと送られるようにしてある。定着部６１７は排出口手前に設けたトナー定着のための装置であり、トナー像が転写されたコピー用紙はこの定着部６１７を通過する際に、トナーがコピー用紙に定着され、排出口に排出される仕組みである。
このような構成において、コピーする時は、原稿置き台６０２の上面にシート状の原稿６０３を置き、押さえ蓋６０４で原稿を押さえる。原稿置き台６０２の直下位置近傍には、原稿置き台６０２の一方の端から他方の端までの間を一定速度で主走査方向に反復移動できる光学系が設けてあるので、プリントスタート操作するとこの光学系である光源６０５、ミラー６０６、レンズ６０７は主走査方向に反復移動する構成となる。
主走査方向を縦方向としてみた場合に、原稿置き台６０２の横方向を幅方向と定める。この場合、光学系を構成する光源６０５は原稿置き台６０２の幅相当分の範囲を照らし、光学系を構成するミラー６０６、レンズ６０７はこの照らされた範囲の像をＭＯＳセンサ６０８の受光面に結像する。ＭＯＳセンサ６０８は画素単位の受光部（フォトダイーオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。
従って、ＭＯＳセンサ６０８は幅方向の１ライン分（すなわち、副走査方向１ライン分）のイメージが結像されてこれを受光量対応の信号に変換する。そして、ＭＯＳセンサ６０８からは画素配列順に受光量対応の信号が画素単位で画像信号として読み出されて出力されるように、スキャナコントローラ６０９は制御すると共に、また、主走査方向に順に光学系が移動するように、当該光学系の主走査方向駆動移動を制御する。そのため、原稿置き台６０２の原稿６０３のイメージ像が主走査方向順に、しかも、副走査方向１ライン単位で画素順に受光量対応の信号が得られるようになる。
この信号はシステムコントローラ６１０に与えられ、システムコントローラ６１０はこの信号対応にレーザ光源６１１の出力を制御する。そのため、レーザ光源６１１はＭＯＳセンサ６０８から出力される受光量対応の強さの光を発振することになる。
一方、システムコントローラ６１０はポリゴンミラー６１２をＭＯＳセンサ６０８の読み出し速度に同期させて首振り運動させるように駆動制御するので、ＭＯＳセンサ６０８の読み出し速度に同期させて、しかも、１ライン分のイメージ対応分（すなわち、副走査方向１ライン分）の光学像イメージがポリゴンミラー６１２により感光体ドラム６１３上に描画されることになる。
感光体ドラム６１３は主走査速度に対応する周速度で一定方向に回転駆動されている。そして、感光体ドラム６１３はその周面が、ポリゴンミラー６１２によるレーザ光の描画位置に到達する段階では既に帯電手段により帯電されている。そして、レーザ光を照射されることにより、その照射を受けた部分の感光体ドラム６１３は、電荷がその照射を受けた光量分、電荷が失われている。そのため、感光体ドラム６１３上にはポリゴンミラー６１２によるレーザ光の描画走査位置より回転方向の下流領域に、原稿のイメージが潜像として残ることになる。
この潜像は現像部６１４の位置を通過する段階で、当該現像部６１４の付与するトナーにより現像されて可視像化される。そして、このトナー像はコピー用紙の収納トレイ６１５より一枚ずつ取り出されて感光体ドラム６１３の下面側位置の搬送経路６１６に搬送されて来るコピー用紙に転写される。コピー用紙の搬送速度と感光体ドラム６１３の回転速度は同期しており、１ライン単位で逐次描画されて感光体ドラム６１３表面に形成された潜像のトナー像を転写させていくことにより、原稿と同一のイメージのトナー像がコピー用紙上に残ることになる。このトナー像が転写されたコピー用紙は搬送機構により搬送経路６１６を排出口側へと送られ、排出口手前に設けた定着部６１７を通過する際に、この定着部６１７によりトナーがコピー用紙に定着されて排出される。
本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いＳ／Ｎを以て実現することが可能になり、コンパクトで、高機能、高性能な電子複写機を得ることができるようになる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質のイメージを高速で読み取って高速で複写することのできる電子複写機を提供できる。
なお、以上の複写機は原稿は位置固定とし、光学系を主走査方向に移動させるようにした構成のものを示したが、光学系を位置固定とし、原稿を主走査方向に搬送するようにした構成の装置として実現することもできる。また、以上の複写機はモノクロームの装置を例に説明したが、光学系に３原色のカラーフィルターを設けて、色分解し、色別に潜像を形成して、その色別の潜像をその対応する色のトナーで現像することにより、カラーコピーを得ることができる複写機を実現できる。
第８実施例
増幅型ＭＯＳセンサのスキャナへの応用
図１２に本発明におけるＭＯＳセンサを用いたハンディ形イメージスキャナの実施例を示す。本発明のイメージスキャナ７００は、図に示すように、筐体７０１内に、光源であるＬＥＤアレイ７０２とミラー７０３、ローラ７０４を取り付けて構成してある。ＬＥＤアレイ７０２は筐体７０１のほぼ横幅全体近くに亙る長さであり、筐体７０１の下方外部を照明する。また、ミラー７０３はＬＥＤアレイ７０２の配置位置近傍に配されて、ＬＥＤアレイ７０２で照明された原稿のイメージ像を筐体７０１の下部に設けたスリット７０１ａを介して筐体７０１の内部に取り込む。
図１２のハンディ形イメージスキャナは、筐体７０１を原稿の上に置き、そのまま、原稿上を滑らせるかたちで手操作により移動走査する。その際に、スリット７０１ａから原稿のイメージを１ライン単位で取り込むようにするため、そのライン位置の検出と読取りの同期をとるために、ローラ７０４を設けてある。
ローラ７０４は原稿に接してその原稿との摩擦により、回転できるようにするために、筐体７０１の下部から周面の一部を露出させてある。この露出位置はスリット７０１ａの近傍である。
筐体７０１の内部にはローラ７０４の回転に同期してその回転方向と回転量を検出するエンコーダ７０５が設けてあり、また、筐体７０１の内部にはＭＯＳセンサ７０６と、このＭＯＳセンサ７０６の受光面に前記ミラー７０３により導いた原稿像を結像させるレンズ７０７が設けてある。
ＭＯＳセンサ７０６は画素単位の受光部（フォトダイーオード）を一次元配列したリニアセンサであり、本発明で用いられるノイズキャンセラ回路を備えたモノクロームの固体撮像装置である。リニアセンサは近年の素子の場合、原稿面に密着してイメージを読み取る密着型のものが多い。そこで、密着型とするには原稿像を導くレンズと、このレンズにより導かれた像が結像されて、その光量対応の電気信号に変換する画素単位の受光部と、原稿面に照明光を当てる発光素子とを一体的に組み込んだ構成として実現できる。
ここでは原理的に示すために、図１２のような構成を示している。
ＭＯＳセンサ７０６から読み出された信号は、前記エンコーダ７０５の出力により、位置の対応がとられ、また、読み出しタイミング制御に使用される。
このような構成において、シート状の原稿を平らな場所に置き、その上にこのハンディスキャナを置いて、この原稿上をローラ７０４の回転可能な方向に移動させる。この移動方向が主走査方向となる。このとき、ＬＥＤアレイ７０２は原稿面を照明し、スリット７０１ａを介して原稿のイメージがミラー７０３に入る。そして、ミラー７０３で反射されてレンズ７０７により、ＭＯＳセンサ７０６に結像される。
ＭＯＳセンサ７０６はラインイメージセンサであり、固定してあるＭＯＳセンサ７０６の受光面に、原稿の画像が１ライン相当分ずつ、レンズを７０７を介して結像され、この結像された原稿のイメージ情報を読み取る。
このように、本実施例でのハンディ形イメージスキャナは、筐体７０１を原稿の上に置き、そのまま、原稿上を滑らせるかたちで手操作により移動走査する。その際に、スリット７０１ａから原稿のイメージを１ライン単位で取り込むようにするため、そのライン位置の検出と読取りの同期をとるローラ７０４が設けてあり、このローラ７０４は原稿に接してその原稿との摩擦により、回転される結果、エンコーダ７０５からこのローラ７０４の回転方向、回転量対応の検出信号が出力される。そして、このエンコーダ７０５からの検出信号を元に、図示しない制御手段により、ＭＯＳセンサ７０６の出力信号を原稿の１ライン単位一致するように、制御して出力させる。
本実施例では、低消費電力・低電圧化を図り、しかも、高速読み取りを高いＳ／Ｎを以て実現することが可能になり、コンパクトで、高機能、高性能なイメージスキャナ装置を得ることができる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質のイメージを高速で送ることのできるイメージスキャナ装置を提供できる。
なお、この例ではハンディ形のイメージスキャナを示したが、原稿を原稿置き台の上に置き、光学系を主走査駆動させるようにしたディスクトップ形のイメージスキャナにも応用できる。また、光学系を位置固定とし、原稿を主走査方向に搬送するようにした構成の装置として実現することもできる。また、以上のイメージスキャナはモノクロームの装置を例に説明したが、光学系に３原色のカラーフィルターを設けて、色分解し、色別に画像信号を得ることにより、カラー画像の信号を得ることができるイメージスキャナを実現することができる。さらには、光学系を凹面鏡を用いて形成して画像をこの凹面鏡により、ＭＯＳセンサに導くようにしたり、光ファイバを束ねて構成したオプチカルファイバーにより、画像をＭＯＳセンサに導く構成するにするなど種々の変形が可能である。
第９実施例
ディスクトップ形のカラーイメージスキャナ
第９実施例としてディスクトップ形のカラーイメージスキャナに使用する光学系の構成を示す。ディスクトップ形のカラーイメージスキャナでは光学系は定位置固定であり、原稿を主走査方向に走査する。この場合、図１３に示すように、光学系に３原色のカラーフィルタを設けて、色分解し、色別に画像信号を得る。図１３において、画像信号を得るＭＯＳセンサＳはラインセンサであり、画素を１ライン相当分、直線的に並べて構成してある。ＭＯＳセンサＳの受光面側にはカラーフィルタＦが配されている。カラーフィルタＦは１ライン相当分の幅および長さをそれぞれ有するＲ（赤），Ｇ（緑），Ｂ（青）の各色成分用の光学フィルタ部が並列的に配された構成である。そして、ＭＯＳセンサＳの受光面側は原稿ＤＰの光学像をレンズＬ、およびカラーフィルタＦを介して結像される構成である。原稿ＤＰは、光源ＬＰにより照明される。
カラーフィルタＦは、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色成分用の光学フィルタ部をＭＯＳセンサＳの受光面上に移動できるように駆動移動走査機構ＤＲにより移動走査可能に支持されている。そして、赤像を受光する時はＲの色成分用の光学フィルタ部を、緑像を受光する時はＧの色成分用の光学フィルタ部を、そして、青像を受光する時はＢの色成分用の光学フィルタ部をＭＯＳセンサＳの受光面上に位置させるように、画像の収集タイミングと同期を取りながら駆動移動制御させる。
これにより、ＭＯＳセンサＳからは、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色成分用の光学像の画像信号を得ることができる。
第１０実施例
増幅型ＭＯＳセンサのフィルムスキャナ装置への応用
本発明の増幅型ＭＯＳセンサは、パソコンや画像ディスプレイ装置等に、例えば、３５ｍｍロングフィルムの１コマ、１コマを読み込んで画像信号を得るフィルムスキャナ装置へのも応用できる。
その構成例を図１４に示す。図に示すように、増幅型ＭＯＳセンサによる密着形のラインセンサＳ、このラインセンサＳの受光面側に配されるＳ現像済みの銀塩ロングフィルムＦＭ、この銀塩ロングフィルムＦＭをラインセンサＳの受光面位置上で照明する光源ＬＰ、銀塩ロングフィルムＦを挟んで一方向に一定速度で搬送する一対の搬送ローラＣからなる。
このような構成によれば、搬送ローラＣで銀塩ロングフィルムＦＭを挟み、この搬送ローラＣを一定速度で回転駆動させる。これにより、銀塩ロングフィルムＦＭは一方向に一定速度で搬送される。従って、密着形のラインセンサＳで銀塩ロングフィルムＦＭの像を、フィルム搬送速度に同期させながら読み出し制御して、受光量対応の信号を得る。この信号は雑音のキャンセルが成されており、画像成分のみのフィルム像をライン単位で電気信号に変換して出力することができる。
第１１実施例
オートフォーカス機構への応用
図１５に本発明におけるＭＯＳセンサを用いたオートフォーカス機構付きの１眼レフカメラの実施例を示す。図において、本発明の１眼レフカメラ８００は焦点位置調整機構付きのレンズ８０１と、このレンズ８０１のとらえた光学像が結像されて露光されるフィルム８０３、カメラ８００のファインダ８０２ａにレンズ８０１のとらえた光学像を導くプリズム８０２ｂ、本発明のオートフォーカスセンサモジュール８０４、ハーフミラーで構成され、レンズ８０１の光路上に配されて、シャッタ操作することで、前記光路から完全に外れるようにした跳ね上がり式のファインダーミラー８０５と、このファインダーミラー８０５の背面に取り付けられ、前記レンズ８０１の光路上にこのファインダーミラー８０５が位置するときに、ファインダーミラー８０５の透過光学像をオートフォーカスセンサモジュール８０３に結像させるサブミラー８０６を備える。
オートフォーカスセンサモジュール８０４は本発明で用いられるノイズキャンセラ回路を備えたＭＯＳセンサを用いており、図１６に示すように、ＭＯＳセンサ８０４ａ部分の受光面の前面にはセパレータレンズ８０４ｂが固定して設けてある。ＭＯＳセンサ８０４ａとしては２次元配列の受光面を有するものを用いている。セパレータレンズ８０４ｂは図１６に示すように、一対の凸レンズが並べて配置されて構成であり、サブミラー８０６で分配された光学像はこのセパレータレンズ８０４ｂによりそれぞれＭＯＳセンサ８０４ａの受光面の別の領域に結像される構成である。一対の凸レンズが並べて配置された構成のセパレータレンズ８０４ｂでこのように光学像をＭＯＳセンサ８０４ａの受光面に導く構成とすることで、上記受光面には異なる領域にそれぞれ像が結像されて、一対の像が得られることになる。
このような構成のカメラは、レンズ８０１でとらえられる被写体像はファインダーミラー８０５によりプリズム８０２ｂとサブミラー８０６とに分配される。ファインダーミラー８０５に分配された被写体像はプリズム８０２ｂを通ってファインダ８０２ａに結像され、カメラ８００のとらえている被写体像を観察可能にする。
一方、サブミラー８０６に分配された被写体像は、オートフォーカスセンサモジュール８０４に導かれる。オートフォーカスセンサモジュール８０４はＭＯＳセンサ８０４ａにより構成されており、ＭＯＳセンサ８０４ａ部分の受光面の前面にはセパレータレンズ８０４ｂが配置されている。そして、このセパレータレンズ８０４ｂはＭＯＳセンサ８０４ａの受光面にそれぞれ別の領域に結像させる。ＭＯＳセンサ８０４ａでは受光面を形成するそれぞれの画素対応のフォトダイオードに結像された光学像の光量に対応する電気信号を発生するので、これを順に読み出す。
オートフォーカスセンサモジュール８０４においては、セパレータレンズ８０４ｂにより、ＭＯＳセンサ８０４ａ部分の受光面は２つの画像結像領域に事実上、分割されている状態であり、２つの画像結像領域にそれぞれ結像された被写体像は焦点が合焦（ピントが合った状態）した場合には図１６Ａの８０６Ａのように、ＭＯＳセンサ８０４ａの出力としては各分割された画像結像領域の基準画素位置Ｐ０，Ｐ０′を中心に、それぞれ同じ画像のものがあらわれる状態になる。
また、前ピン（ピント位置がフィルム面から前位置にずれている状態）では図１６Ｂの８０６Ｂのように、ＭＯＳセンサ８０４ａの出力としては各分割された画像結像領域の基準画素位置Ｐ０，Ｐ０′より互いに内側に近付いた位置に、それぞれ同じ画像のものがあらわれる状態とになる。
また、後ピン（ピント位置がフィルム面より後ろの位置にずれている状態）では図１６Ｃの８０６Ｃのように、ＭＯＳセンサ８０４ａの出力としては各分割された画像結像領域の基準画素位置Ｐ０，Ｐ０′より互いに外側に離れる位置に、それぞれ同じ画像のものがあらわれる状態とになる。
したがって、このＭＯＳセンサ８０４ａの出力から、当該ＭＯＳセンサ８０４ａの出力が前記各分割された画像結像領域の基準画素位置Ｐ０，Ｐ０′を中心に、それぞれ同じ画像のものがあらわれる状態になる方向にレンズ８０１をピント調整するに必要な制御量を求めてその制御量分、焦点位置調整機構を制御する。これにより、レンズ８０１はフィルム面に対して合焦状態になるように、ピント調整される。
シャッタ操作がされると、ファインダーミラー８０５が跳ね上がり、光路から外れるので、レンズ８０１でとらえた被写体像はフィルム面に結像され、フィルムは露光されてピントの合った被写体像が撮影される。
本発明のオートフォーカス機構を備えたカメラは、ピントの状態検出を低消費電力・低電圧で実現でき、しかも、高速読み取りを高いＳ／Ｎを以て実現することが可能になり、早いシャッタ速度で撮影する場合や、高速連写撮影においても、十分に追従してピント状態の検出ができ、即座にピント合わせ制御をして鮮明な画像を撮影することができるようになる。つまり、ＭＯＳセンサにおいて問題となっていた固定パターン雑音成分を短時間でキャンセルすることができて、Ｓ／Ｎの良い従って高画質のイメージを高速で読み取って高速でピント状態の検出ができ、即座にピント合わせ制御ができて鮮明な画像を撮影することができるようになる。
なお、ここでは１眼レフカメラを例に説明したが、オートフォーカス機構はレンズシャッタカメラや双眼鏡、光学顕微鏡などにも適用することが可能である。
次に、上述した各システムで用いられる低雑音のＭＯＳセンサ、すなわち、固定パターンノイズが効果的に除去され、例えば、７０ｄＢ以上の大きな出力ダイナミックレンジを得ることが可能なＭＯＳセンサ、そして、このＭＯＳセンサで用いられるノイズキャンセラ回路、および単位セルの具体例について、図面を参照して説明する。
増幅型ＭＯＳセンサによる固体撮像装置が受光部としてフォトダイオードを用いており、各セル毎にフォトダイオードで検出した信号をトランジスタで増幅するもので、高感度という特徴を持つ。
一般に、増幅型ＭＯＳ型固体撮像装置（増幅型ＭＯＳセンサによる型固体撮像装置）においては、各単位セルにおける画素に相当する受光部であるフォトダイオードの出力信号を、その単位セルに設けられた増幅トランジスタを通して増幅して取り出す。そのため、この増幅の際に、増幅トランジスタの閾値電圧のバラツキが信号に重畳されることになる。ゆえに、たとえ各単位セルにおける各フォトダイオードの電位がそれぞれ同じであったとしても、そのフォトダイオードの所属する単位セルでの増幅トランジスタがそれぞれ別物であり、各増幅トランジスタはその閾値電圧が異なるので、出力信号がそれぞれ同じとはならない。そのため、増幅型ＭＯＳ型固体撮像装置で撮像した画像を再生すると、各単位セルでの増幅トランジスタの閾値バラツキに対応する雑音が発生する。
このように増幅型ＭＯＳ型固体撮像装置（増幅型ＭＯＳセンサによる型固体撮像装置）では、各単位セルでの増幅トランジスタでそれぞれ閾値電圧が異なり、各単位セルで固有なものであるために、再生した画像に場所的に固定されて分布する雑音、つまり、２次元状の雑音の発生が避けられない。この雑音は２次元空間である画面上で、場所的に固定されているという意味で、固定パターン雑音と呼ばれる。
この固定パターン雑音を除去するために設けたのが、以下、詳述する本発明で用いられるノイズキャンセラ回路である。
次に、信号電荷をセル内で増幅する増幅型ＭＯＳセンサを用いた固体撮像装置およびそのノイズキャンセラ回路の具体的な例を説明する。
第１２実施例
図１７は、本発明で用いられる第１２実施例に係るＭＯＳ型固体撮像装置の構成を示す。単位セルＰ４−ｉ−ｊが縦、横に２次元マトリクス状に配列されている。図では、２×２しか示していないが、実際は数千個×数千個ある。ｉは水平（row）方向の変数、ｊは垂直（column）方向の変数である。各単位セルＰ４−ｉ−ｊの詳細は図２１に示す。
本発明で用いられる固体撮像装置の応用分野としては、ビデオカメラ、電子スチルカメラ、ディジタルカメラ、ファクシミリ、複写機、スキャナ等がある。
垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は各行の単位セルに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１，７−２，…は、各列の単位セルに接続されている。
各列の単位セルは列方向に配置された垂直信号線８−１，８−２，…に接続され、垂直信号線８−１，８−２，…の一端には負荷トランジスタ９−１，９−２，…が設けられている。負荷トランジスタ９−１，９−２，…のゲートとドレインは共通にドレイン電圧端子２０に接続される。
垂直信号線８−１，８−２，…の他端は、ＭＯＳトランジスタ２６−１，２６−２，…のゲートに接続される。ＭＯＳトランジスタ２６−１，２６−２，…のソースはＭＯＳトランジスタ２８−１，２８−２，…のドレインに接続され、ＭＯＳトランジスタ２６−１，２６−２，…、２８−１，２８−２，…はソースフォロワ回路として動作する。ＭＯＳトランジスタ２８−１，２８−２，…のゲートは共通ゲート端子３６に接続される。
ＭＯＳトランジスタ２６−１，２６−２，…とＭＯＳトランジスタ２８−１，２８−２，…との接続点がサンプルホールドトランジスタ３０−１，３０−２，…を介してクランプ容量３２−１，３２−２，…の一端に接続される。クランプ容量３２−１，３２−２，…の他端にはサンプルホールド容量３４−１，３４−２，…とクランプトランジスタ４０−１，４０−２，…が並列に接続されている。サンプルホールド容量３４−１，３４−２，…の他端は接地されている。クランプ容量３２−１，３２−２，…の他端は水平選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５にも接続される。
垂直アドレス回路５は、複数、ここでは２本の信号を纏めてシフトする回路であり、図１８、図１９、図２０のいずれかの回路により実現される。図１８の例では、入力信号４６を多数の出力端から順次シフトして出力するアドレス回路４４の出力がマルチプレクサ４８により２入力信号５０と合成される。図１９の例では、エンコード入力５４をデコードするデコーダ５２の出力がマルチプレクサ５６により２入力信号５８と合成される。図２０の例では、２つのアドレス回路６０ａ，６０ｂの出力を束ねて各行の制御信号線とする。
図２１は、図１７に示した単位セルＰ４−１−１の一構成例を示す。ここでは、単位セルＰ４−１−１の構成のみを示すが、他の単位セルＰ４−１−２、〜についても同様の構成が採用されている。
同図に示すように、本実施例のＭＯＳ型固体撮像装置の単位セルは、入射光を検出するフォトダイオード６２と、フォトダイオード６２のカソードがゲートに接続され、その検出信号を増幅する増幅トランジスタ６４と、増幅トランジスタ６４のゲートとドレインの間に設けられ、フィードバック動作をするリセットトランジスタ６６と、増幅トランジスタ６４のドレインに接続され、信号を読み出す水平ラインを選択する垂直選択トランジスタ６５からなる。
垂直アドレス回路５から水平方向に配線されている水平アドレス線６−１は、垂直選択トランジスタ６５のゲートに接続され、信号を読み出すラインを選択する。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１はリセットトランジスタ６６のゲートに接続されている。
一般的に、増幅型ＭＯＳ型固体撮像装置においては、増幅トランジスタ６４の閾値電圧のバラツキが信号に重畳するため、フォトダイオード６２の電位が同じでも出力信号が同じとはならず、写した画像を再生すると増幅トランジスタ６４の閾値バラツキ等に対応する２次元状の雑音である固定パターン雑音が発生する。つまり、増幅型ＭＯＳ型固体撮像装置においては、その受光面全面に一様な光を当てたとしても、マトリクス配置の各画素から得られる画像信号のレベルは、各画素で一様にならず、輝度むらのある画像信号となる。この輝度むらのある画像は雑音が２次元状に分布する雑音、つまり、画面という平面に分布する雑音であり、場所的に固定されているという意味で、固定パターン雑音と称される。
このため、本実施例においては、単位セルにおいてリセットトランジスタ（図１の従来例における４−ｉ−ｊ（ｉ，ｊ＝１，２，３，４，…）、図２１では６６の符号を付したトランジスタ）をフィードバック動作させ、固定パターンノイズを低減する構成とすると共に、図１７に示すように、水平選択トランジスタ１２の前に、この低減された固定パターン雑音を更に抑圧するための回路を設けてなる雑音除去回路（ノイズキャンセラ回路）を用いるようにした。
図１７では、雑音除去回路としては電圧領域で信号と雑音との差分をとる相関二重サンプリング型を示すが、雑音除去回路の型は、相関二重サンプリング型には限定されず、種々の雑音除去回路を用いることができる。
先ず、本実施例の特徴である単位セルのフィードバック動作による増幅トランジスタ６４の閾値電圧補正の原理について、図２２Ａ、図２２Ｂ、図２２Ｃを参照して説明する。図２２Ａはセル回路図を、そして、図２２Ｂ，図２２Ｃは増幅トランジスタ６４のポテンシャル図を表す。
図２２Ｂに示されている状態は、垂直選択トランジスタ６５をオフし、リセットトランジスタ６６をオンした状態であって、垂直信号線８に基準電圧を与えたときのポテンシャルを示している。この状態においては、リセットトランジスタ６６のゲートチャネルを通ってそのリセットトランジスタ６６のドレインに電子が流れ込むと、そのドレイン電圧が下がってくる。
リセットトランジスタ６６におけるそのドレイン・ゲート間は、当該リセットトランジスタ６６がオンされていてつながっているため、ゲート電圧も下がり、流れ込む電子が減少してくる。最終的には図２２Ｃに示すように、ソースに与えられた基準電圧とチャネル電位がほぼ等しくなる状態になる。この状態においてはチャネル電位が、外部から与えられた電圧になることから、トランジスタの構造上のばらつきは現れない。
このように本実施例によれば、増幅トランジスタ６４のゲートとドレインの間にフィードバックトランジスタ（リセットトランジスタ６６）を挿入し、ソースに一定電圧を与えるフィードバック動作により、閾値ばらつきを補正することができる。
次に、図２３のタイミングチャートを参照して、このように構成されたＭＯＳ型固体撮像装置の動作について説明する。なお、負荷トランジスタ９の共通ドレイン端子２０、インピーダンス変換回路のトランジスタ２８の共通ゲート端子３６、クランプトランジスタ４０の共通ソース端子３８はＤＣ駆動であるので、タイミングチャートから省略している。
垂直アドレス線６−１にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線６−１に接続されている単位セルＰ４−１−１，Ｐ４−１−２，…の垂直選択トランジスタ６５がオンとなり、増幅トランジスタ６４と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
サンプルホールドトランジスタ３０−１，３０−２，…の共通ゲート３７をハイレベルとしてサンプルホールドトランジスタ３０−１，３０−２，…をオンする。この後、クランプトランジスタ４０−１，４０−２，…の共通ゲート４２をハイレベルとしてクランプトランジスタ４０−１，４０−２，…をオンする。
次に、クランプトランジスタ４０−１，４０−２，…の共通ゲート４２をローレベルとしてクランプトランジスタ４０−１，４０−２，…をオフする。このため、垂直信号線８−１，８−２，…に現れている信号プラス雑音成分はクランプ容量３２−１，３２−２，…に蓄積される。
この後、垂直アドレスパルスをローレベルに戻した後、リセット線７−１にハイレベルのリセットパルスを印加すると、当該リセット線７−１に接続されている単位セルＰ４−１−１，Ｐ４−１−２，…のリセットトランジスタ６６がオンとなり、出力回路６８の入力端子の電荷がリセットされる。
再び、垂直アドレス線６−１にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線６−１に接続されている単位セルＰ４−１−１，Ｐ４−１−２，…の垂直選択トランジスタ６５がオンとなり、増幅トランジスタ６４と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成され、信号成分がリセットされた雑音成分のみが垂直信号線８−１，８−２，…に現れる。
前述したように、クランプ容量３２−１，３２−２，…には信号プラス雑音成分が蓄積されているので、クランプノード４１−１，４１−２，…には垂直信号線８−１，８−２，…の電圧変化分、すなわち信号成分プラス雑音成分から雑音成分を差し引いた、固定パターン雑音のない信号電圧のみが現れる。
そして、サンプルホールドトランジスタ３０−１，３０−２，…の共通ゲート３７をローレベルとしてサンプルホールドトランジスタ３０−１，３０−２，…をオフする。このため、クランプノード４１−１，４１−２，…に現れている雑音のない電圧がサンプルホールド容量３４−１，３４−２，…に蓄積される。
この後、水平選択トランジスタ１２−１，１２−２，…に水平アドレスパルスを順次印加することにより、サンプルホールド容量３４−１，３４−２，…に蓄積されている雑音のないフォトダイオード６２の信号が出力端子（水平信号線）１５から読み出される。
以下、同様に、垂直アドレス線６−２，６−３，…について上述の動作を繰り返すことにより、２次元状に配置された全てのセルの信号を取り出すことが出来る。
ここで、図２３のタイミングの先後関係を説明する。必須の順番は、次の通りである。
垂直アドレスパルスの立ち上がり・サンプルホールドパルスの立ち上がり・クランプパルスの立ち上がり→リセットパルスの立ち上がり→リセットパルスの立ち下がり→サンプルホールドパルスの立ち下がり→垂直アドレスパルスの立ち下がり
なお、垂直アドレスパルスの立ち上がり、サンプルホールドパルスの立ち上がり、クランプパルスの立ち上がりの前後関係は任意であるが、好ましくは上述した順番がよい。
このように、図２３の動作によれば、クランプノード４１には、信号（プラス雑音）がある時と、増幅トランジスタのゲートがリセットされて信号がない時の差の電圧が現れるため、何らかの理由により単位セルのフィードバック動作によって除去しきれなかった増幅トランジスタ６４の閾値バラツキによる固定パターン雑音が補償される。すなわち、クランプトランジスタ３０、クランプ容量３１、サンプルホールドトランジスタ４０、サンプルホールド容量３４からなる回路がノイズキャンセラとして作用する。
なお、本実施例のノイズキャンセラは、ソースフォロワ回路からなるインピーダンス変換回路２６、２８を介して垂直信号線８に接続されている。すなわち、垂直信号線はトランジスタ２６のゲートに接続されている。このゲート容量は非常に小さいので、セルの増幅トランジスタ６４は垂直信号線８−１，８−２，…のみを充電するので、ＣＲの時定数が短く、すぐに定常状態になる。そのため、リセットパルスの印加タイミングを早くすることができ、短時間でノイズキャンセル動作をさせることができる。テレビジョン信号の場合、ノイズキャンセル動作は水平ブランキング期間内に行う必要があり、短時間で正確にノイズキャンセルできることは大きな長所である。さらに、ノイズキャンセル動作に含まれる信号プラス雑音出力時と雑音出力時とで、単位セルから見たノイズキャンセラのインピーダンスが同じであるので、正確にノイズをキャンセルすることができる。
すなわち、“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
次に、本実施例の構造を説明する。
図１７の回路構成から分るように、クランプ容量３２とサンプルホールド容量３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができ、ノイズキャンセラ回路部分を小型化できる。
具体的には、図２４に示すように、シリコン基板７２上に第１の絶縁膜７４を介して第１の電極７６を形成することにより、サンプルホールド容量３４を構成し、さらに第１の電極７６上に第２の絶縁膜７８を介して第２の電極８０を形成することにより、クランプ容量３２を構成する。
この図からも明らかなように、第１の電極７６が共通電極となり、クランプ容量３２とサンプルホールド容量３４が積層形成されているので、個別に形成する場合の１／２の面積で同じ容量値を得ることが可能となる。
本実施例においては、単位セルＰ４−１−１、Ｐ４−１−２，…や、垂直アドレス回路５、水平アドレス回路１３などの周辺回路は、ｐ-型基板上にｐ+型不純物層を形成した半導体基板上に形成されている。
図２５Ａ、図２５Ｂは、このような半導体基板の断面図である。
図２５Ａに示すように、ｐ-型基板８１上にｐ+型不純物層８２を形成した半導体基板にフォトダイオード８３などのセル要素が形成されている。
半導体基板をこのような構成にすることにより、ｐ-／ｐ+境界にある拡散電位により、ｐ-型基板８１で発生した暗電流がｐ+側へ流れ込むのを一部防止することができる。
電子の流れを詳しく解析した結果を簡単に述べると、ｐ-側で発生した電子にとってｐ+不純物層８２の厚さＬがｐ+とｐ-の濃度の比倍すなわちＬ・ｐ+／ｐ-に見える。
すなわち、図２５Ｂに示すように、暗電流の発生源であるｐ-基板８１からフォトダイオード８３までの距離がｐ+／ｐ-倍遠くなったように見えることになる。暗電流は、基板深部から流れ込むもの以外にフォトダイオード８３近傍の空乏層内で発生するものがあり、この空乏層内で発生する暗電流は、基板深部から流れ込む暗電流とほぼ同じ程度ある。空乏層の厚さは約１μｍ程度であり、基板深部から流れ込む暗電流は約１００μｍの深さからも流れてくる。この深さはｐ型半導体内部での電子の拡散距離と呼ばれているものである。この厚さの差にも関わらず暗電流が同等なのは、単位体積あたりの暗電流の発生確率が空乏層内部の方が高いためである。ここで、空乏層で発生する暗電流は原理的に信号電流と分離することができないので、暗電流の低減は基板深部から流れ込む成分を減ずることによってなされる。
また、ｐ-型基板７１上にｐ+型不純物層７２を形成した半導体基板にセルを形成するので、暗電流が発生することによる基板電位の変動を防止することができ、ｐ型基板は厚いため、抵抗が低く、後述するように、雑音除去回路を確実に動作させることができる。
また、素子温度が上昇すると基板深部からの成分の方が急激に増加するので、これが重要である。その目安は、基板深部からの成分が空乏層で発生した成分よりも十分小さいことであり、具体的には、基板深部からの暗電流が空乏層内部からのものに比べて約１桁下であればいい。すなわち、ｐ+／ｐ-を１０に設定して基板深部からのものを約１／１０にすればいい。
さらに、基板深部からの暗電流は、ｎ型基板とｐ型ウェルとで構成される半導体基板ではほぼ全くないといってよいが、このような半導体基板と同じレベルにするためにはｐ+／ｐ-を１００に設定して基板深部からの暗電流を約１／１００にする必要がある。
従来の実績のあるＣＣＤでは、ｎ型の埋め込みチャネルの不純物濃度が約１０16ｃｍ-3程度であり、この埋め込みチャネルの拡散層を安定して製造するための埋め込みチャネルを囲むｐ型層（ここではｐ型基板）の不純物濃度は約１０15ｃｍ-3である。
ｐ+層の濃度はｐ+／ｐ-を１０にする場合は約１０16ｃｍ-3程度、ｐ+／ｐ-を１００にする場合は約１０17ｃｍ-3程度となり、ｎ型の埋め込みチャネルの不純物濃度の約１０16ｃｍ-3と同程度又は１桁逆転してしまう。
このため、従来実績のあるのＣＣＤではこのような不純物濃度のｐ+層を使うことは考えられなかった。また、ｐ-層の濃度を下げると基板のシート抵抗が高くなるという問題が出てくる。
しかしながら、増幅型のＭＯＳ撮像装置ではＣＣＤの埋め込みチャネルがないためｐ-層の濃度を下げずにｐ+／ｐ-の値をある程度自由に設定できる。
そこで、ｐ型ウェルの抵抗を下げ、ｎ型基板とｐ型ウェルとで構成される半導体基板の構造を改善することによってもセルを構成することができる。
図２６は、ｎ型基板８５上にシート抵抗の低いｐ+ウェル８６を用いた単位セルの断面図である。また、図２７は、ＣＣＤの単位セルの断面図を示す。
ＣＣＤの単位セルのｎ型基板８７、ｐ型ウェル８６、ｎ型埋め込みチャネル８９の不純物濃度は安定して製造を行うために、それぞれ約１０14ｃｍ-3、約１０15ｃｍ-3、約１０16ｃｍ-3程度にしてある。
ｎ型フォトダイオード９０の不純物濃度はある程度自由に設定できるため製造上の制約はあまりない。ｐ型ウェル８６のシート抵抗は上記の不純物濃度では約１００ｋΩ／□程度の値である。ＣＣＤは、前述のようにこのような高い値でも雑音が非常に小さい。
一方、増幅型のＭＯＳ撮像装置で雑音除去回路を使用する場合、このｐ型ウェルのシート抵抗は非常に重要である。何故ならば、リセットパルスによるｐ型ウェル８６の電位の擾乱が収まる時間がこの装置を応用するシステムにマッチングしなければならないからである。
現行のテレビ方式であるＮＴＳＣ方式では、雑音除去回路を動作させるのは水平帰線期間である約１１［μｓ］の間である。この時間のあいだにｐ型ウェル８６の電位の擾乱が０．１［ｍＶ］程度まで収まる必要がある。
この０．１［ｍＶ］という非常に小さい値は、ＣＣＤの雑音電圧出力がこの程度であることから起因している。１１［μｓ］という非常に短い時間で０．１［ｍＶ］という非常に小さい値に落ちつかせるには、詳しい解析よるとｐ型ウェル８６のシート抵抗を１ｋΩ／□以下にしなければならない。これは従来のＣＣＤの約１／１００である。
そのためには、ｐ型ウェル８６の不純物濃度を約１００倍にする必要があり、ｐ型基板のところで前述したように、ＣＣＤでは不可能な濃度である。さらにハイビジョンテレビ方式では水平帰線期間が３．７７［μｓ］であり、ｐ型ウェル８６のシート抵抗を３００Ω／□以下にしなければならない。
他の変形例としては、高濃度のｐ+型サンドイッチ層を基板上に形成し、表面をそれより濃度の低いｐ型層にすることが考えられる。
図２８は、ｐ-型基板９１とｐ型層９３との間にｐ+型サンドイッチ層９２を形成した半導体基板の構成を示す図である。また、図２９は、ｎ型基板９５とｐ型層９７との間にｐ+型サンドイッチ層９６を形成した半導体基板の構成を示す図である。
このようなｐ+型サンドイッチ層は高加速度のメガボルトイオン打ち込み機により実現できる。
上記ｐ型層には、単位セルの構成要素であるフォトダイオード８３、トランジスタなどの他に、水平アドレス回路、垂直アドレス回路などの周辺回路も形成される。
図３０は、フォトダイオード８３の周囲を高濃度のｐ型ウェル１０３で囲み、ｎ型基板１０１上の他の部分を他のｐ型ウェル１０２で形成することにより構成される半導体基板の構成を示す図である。
このような構成を採用することにより、フォトダイオード８３への暗電流の漏れ込みを防止することができる。なお、半導体基板１０１は、ｐ-型基板であってもよい。
さらに、セル周辺の水平アドレス回路や垂直アドレス回路の一部又は全部を形成するｐ型ウェルの濃度は回路設計の方から決められており、セルの最適値とは異なるため撮像領域を形成するｐ型ウェルとは別のｐ型層にすることも考えられる。
図３１は、ｎ型基板１０５上に撮像領域を構成するｐ型ウェル１０６を形成するとともに、周辺回路部を構成する他のｐ型ウェル１０７を別々に形成した半導体基板の構成を示す図である。
このような構成とすることにより、各構成要素に適したｐ型ウェルを形成することができる。なお、上記ｎ型基板１０５は、ｐ-型基板であっても良い。
図３２は、ｎ型基板１０５上に撮像領域を形成するｐ+型サンドイッチ層１０８及び濃度の低いｐ型層１０９を形成するとともに、周辺回路部に他のｐ型ウェル１０７を形成したものである。
このような構成とすることにより、各構成要素に適したｐ型ウェルを形成することができ、フォトダイオードへの暗電流の漏れ込みを防止することができる。なお、上記ｎ型基板１０５は、ｐ-型基板であっても良い。
以上説明したように、本実施例によれば、増幅トランジスタ６４のゲートとドレインの間にフィードバックトランジスタ（リセットトランジスタ６６）を挿入し、ソースに一定電圧を与えるフィードバック動作により、閾値ばらつきを補正することができる。
さらに、単位セルの出力をノイズキャンセラを介して出力しているので、単位セルの増幅トランジスタの閾値バラツキに応じた固定パターン雑音をさらに抑えることができる。また、ノイズキャンセラにおいては、クランプ容量３２−１，３２−２，…（以下、これらを３２と総称する。他の添え字付きの部材についても同様）とサンプルホールド容量３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができ、容量を小型化できる。
さらに、単位セルの出力をインピーダンス変換回路を介してノイズキャンセラに供給しているので、雑音出力時と信号プラス雑音出力時とで、単位セルから見たノイズキャンセラのインピーダンスがほぼ同一であるため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去でき、信号成分のみ取り出すことが可能となり、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラを見ると、インピーダンス的にはゲート、容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
また、単位セルを形成する半導体基板として、ｐ-型不純物基体と、ｐ-型不純物基体上に形成されたｐ+型不純物層とからなる基板を用いることにより、単位セルに進入する暗電流を低減することができ、かつ、基板表面の電位を安定させることができるので、雑音除去回路を確実に動作させることができる。
次に、第１２実施例において、ノイズキャンセラ回路部分を変形した実施例を説明する。
第１３実施例
図３３は、本発明で用いられる第１３実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ４−ｉ−ｊ付近の回路構成は第１２実施例と同じである。
垂直信号線８−１，８−２，…に直列に分離トランジスタ２０２−１，２０２−２，…を接続し、分離トランジスタ２０２−１，２０２−２，…と水平選択トランジスタ１２−１，１２−２，…の間に増幅容量２０６−１，２０６−２，…が設けられている。すなわち、本実施例では、水平選択トランジスタの前にはノイズキャンセラは設けられていない。代わりに、増幅率を調整するための増幅容量が設けられている。
図３４を参照して本実施例の動作を説明する。
垂直アドレス線６−１にハイレベルのアドレスパルスを印加するのとほぼ同時に、分離トランジスタ２０２の共通ゲート２０４にハイレベルのパルスを印加して該トランジスタをオンする。これにより、単位セルの増幅トランジスタ６４の出力が垂直信号線８を介して増幅容量２０６に伝達され、増幅された信号電荷が蓄積される。
その後、分離トランジスタ２０２の共通ゲート２０４をローレベルに戻し、分離トランジスタ２０２をオフする。
リセット線７−１にハイレベルのリセットパルスを与え、リセットトランジスタ６６をオンさせ、次いで、垂直アドレス線６−１をローレベルに戻し、垂直選択トランジスタ６５をオフすると、増幅トランジスタ６４のチャネル電位が基準電圧と等しくなる。その後、水平選択トランジスタ１２を順次オンし、増幅容量２０６に蓄積された増幅信号電圧を順次読み出す。
このときの信号電荷の増幅率は増幅容量２０６の容量値をＣａ、フォトダイオード６２の容量をＣｓとすると、Ｃａ／Ｃｓとなる。増幅率は従来型のものと同等又はそれ以上にしたいので、Ｃａの値は垂直信号線８の容量Ｃｖの値と同等又はそれ以上に設定する。
ここで、図３４のタイミングの先後関係を説明する。必須の順番は、次の２つある。
（1）垂直アドレスパルスの立ち上がり→分離トランジスタのゲートパルスの立ち下がり→リセットパルスの立ち上がり→垂直アドレスパルスの立ち下がり→リセットパルスの立ち下がり
（2）分離トランジスタのゲートパルスの立ち上がり→分離トランジスタのゲートパルスの立ち下がり→リセットパルスの立ち上がり→リセットパルスの立ち下がり
なお、垂直アドレスパルスの立ち上がり、分離トランジスタのゲートパルスの立ち上がりの前後関係は任意である。
第１４実施例
図３５は、本発明で用いられる第１４実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ４−ｉ−ｊ付近の回路構成は第１２実施例と同じである。
垂直信号線８−１，８−２，…の他端は、クランプ容量１３１−１，１３１−２，…、サンプルホールドトランジスタ１３３−１，１３３−２，…、水平選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５に接続される。クランプ容量１３１−１，１３１−２，…と、サンプルホールドトランジスタ１３３−１，１３３−２，…との接続点（クランプノード１４５−１，１４５−２，…）にはクランプトランジスタ１３２−１，１３２−２，…のドレインが接続される。
クランプトランジスタ１３２−１，１３２−２，…のソースは共通ソース端子１４１に接続され、ゲートは共通ゲート端子１４２に接続される。サンプルホールドトランジスタ１３３−１，１３３−２，…と、水平選択トランジスタ１２−１，１２−２，…との接続点はサンプルホールド容量１３４−１，１３４−２，…を介して接地される。
この実施例のタイミングチャートを図３６に示す。ノイズキャンセル動作原理は図ＮＡ０９と全く同じである。
第１５実施例
図３７は、本発明で用いられる第１５実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ４−ｉ−ｊ付近の回路構成は第１２実施例と同じである。
第１５実施例は、第１２実施例のインピーダンス変換回路を第１４実施例のノイズキャンセラに接続した例である。なお、クランプトランジスタ１３２の共通ソースは本実施例ではＤＣ駆動している。
第１６実施例
図３８は、本発明で用いられる第１６実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ４−ｉ−ｊ付近の回路構成は第１２実施例と同じである。
負荷トランジスタ９−１，９−２，…とは反対側の垂直信号線８−１，８−２，…の端部は、スライストランジスタ１５０−１，１５０−２，…のゲートにそれぞれ接続されている。スライストランジスタ１５０−１、１５０−２，…のソースにはスライス容量１５２−１，１５２−２，…の一端が接続されており、スライス容量１５２−１，１５２−２，…の他端はスライスパルス供給端子１５４に接続されている。スライストランジスタ１５０−１，１５０−２，…のソース電位をリセットするために、スライストランジスタのソースとスライス電源端子１５８との間にスライスリセットトランジスタ１５６−１，１５６−２，…が設けられ、このトランジスタ１５６−１，１５６−２，…のゲートにスライスリセット端子１６０が接続されている。
スライストランジスタ１５０−１，１５０−２，…のドレインには、スライス電荷転送容量１６２−１，１６２−２，…が接続されている。また、スライストランジスタ１５０−１，１５０−２，…のドレイン電位をリセットするために、そのドレインと蓄積ドレイン電源端子１６４との間にドレインリセットトランジスタ１６６−１，１６６−２，…が設けられ、このトランジスタ１６６−１，１６６−２，…のゲートにドレインリセット端子１６８が接続されている。さらに、スライストランジスタ１５０−１，１５０−２，…のドレインは、水平アドレス回路１３から供給される水平アドレスパルスにより駆動される水平選択トランジスタ１２−１，１２−２，…を介して信号出力端１５に接続されている。
このように第１６実施例のＭＯＳセンサは図１７に示した第１２実施例に対して、単位セルＰ４−ｉ−ｊの構成は同じであるが、ノイズキャンセラの部分の構成が異なり、第１５実施例のノイズキャンセラは、垂直信号線８−１，８−２，…に現れる電圧をスライストランジスタ１５０のゲート容量を介して電荷に変換し、電荷領域で引き算をすることにより雑音を抑圧することが特徴である。
このデバイスでは、スライス容量１５２の値をＣslとすると、最終的に水平信号線１５に読み出される電荷（第２のスライス電荷）は
Ｃsl×（Ｖsch−Ｖ0ch）
となり、信号があるときとリセットされ信号がないときの差に比例する電荷が現れるため、単位セル内の増幅トランジスタ６４の閾値ばらつきによる固定パターン雑音が抑圧されるという特徴がある。このように、垂直信号線８に現れる電圧を電荷に変換し、電荷領域で引き算をする回路構成もノイズキャンセラと呼ぶことができる。
第１７実施例
図３９は、本発明で用いられる第１７実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ４−ｉ−ｊ付近の回路構成は第１２実施例と同じである。
第１７実施例は図１７に示した第１２実施例からソースフォロワトランジスタからなるインピーダンス変換回路を省略した実施例である。
第１８実施例
図４０、図４１は、本発明で用いられる第１８実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ４−ｉ−ｊ付近の回路構成は第１２実施例と同じである。
本実施例は図３５に示した第１４実施例と共通する部分が多いが、異なる点は、“信号成分＋雑音成分”出力時と“雑音成分”のみの出力時とにおける単位セル側から見たノイズキャンセラのインピーダンスの違いを補正するための容量ＣCMP Ｐ１６０−１，１６０−２，…が、クランプ容量１３１−１，１３１−２，…より撮像領域（単位セル）側に、垂直信号線８−１，８−２，…に対して並列に、スイッチ１６２−１，１６２−２，…を介して接続されていることである。補正容量１６０とスイッチ１６２は、図４０の場合にはクランプ容量１３１と撮像領域の間に、また、図４１の場合には撮像領域と負荷トランジスタ９との間に接続されている。
このように本実施例によれば、雑音除去回路付きＭＯＳ型固体撮像素子において、垂直信号線８に補正容量１６０を設けることにより、雑音が発生する原因であった雑音除去動作中の容量変化を抑制することができ、より一層の雑音低下に寄与することが可能となる。すなわち、セルから見たインピーダンスがフォトダイオード選択後の信号プラスノイズ出力時と、リセット終了後のノイズ出力時で同等になり、正確にノイズキャンセルができる。
なお、第１８実施例の変形例として、図１７に示した第１２実施例、図３７に示した第１５実施例、図３９に示した第１７実施例のノイズキャンセラ回路において、補正用容量を接続してもよい。
第１３実施例〜第１８実施例としては、第１２実施例に対してノイズキャンセラ回路部分が異なる実施例を説明したが、次に、第１２〜第１８実施例に対して単位セルの構成が異なる他の実施例を説明する。
第１９実施例
全体の構成は図１７に示した第１２実施例と同じであるので、図示省略する。ただし、図１７の単位セルＰ４の代わりに図４２に示した単位セルＰ５を用いることが特徴である。
本実施例の単位セルＰ５は、フィードバックトランジスタ（リセットトランジスタ）６６がフィードバック容量２１２を介して増幅トランジスタ６４のゲートに接続されている。
第２０実施例
全体の構成は図１７に示した第１２実施例と同じであるので、図示省略する。ただし、図１７の単位セルＰ４の代わりに図４３に示した単位セルＰ６を用いることが特徴である。
本実施例の単位セルＰ６は、第１９実施例の構成に加えて、増幅トランジスタ６４のゲートとリセット線７−１の間に排出トランジスタ２１４が接続されている。排出トランジスタ２１４のゲートは共通ゲート線２１６−１を介して垂直アドレス回路５に接続されている。
第２１実施例
全体の構成は図１７に示した第１２実施例と同じであるので、図示省略する。ただし、図１７の単位セルＰ４の代わりに図４４に示した単位セルＰ７を用いることが特徴である。本実施例の単位セルＰ７は、第１２実施例の構成に加えて、増幅トランジスタ６４のゲート（とリセットトランジスタの接続点）とフォトダイオード６２との間に転送トランジスタ２１８が接続されている。転送トランジスタ２１８のゲートは共通ゲート線２２０−１を介して垂直アドレス回路５に接続されている。
第１９実施例〜第２１実施例も第１２実施例と同様にノイズキャンセラ部分を変形することができる。すなわち、図１７〜図４５の説明は第１９実施例〜第２１実施例にも等しく適用できる。
本発明は上述した実施例に限定されず、種々変形して実施可能である。例えば、単位セルの増幅トランジスタを閾値バラツキがないように製造できれば、固定パターン雑音は発生しないので、ノイズキャンセラは省略することができる。あるいは、固定パターン雑音が発生しても、画質に影響が無ければ、同じくノイズキャンセラは省略することができる。
各実施例のノイズキャンセラにおいては、入力信号がないときに読み出す信号電流（雑音成分のみ）が小さい方が雑音が少ないので、蓄積ドレイン電源端子に印加されている電圧とビデオバイアス電圧とをほぼ等しくすることが好ましい。ビデオバイアス電圧とは、水平信号線１５から信号を電流で読み出すときに水平信号線１５がほぼ固定される電圧である。これを実現した変形例を図４５に示す。出力信号端１５にオペアンプ１７６が接続され、オペアンプ１７６の入出力端間に負荷抵抗１７８が接続される。これによると、信号電流が強制的に負荷抵抗１７８に流され、水平信号線１５は仮想的にある電圧、すなわちビデオバイアス電圧に固定される。
さらに、単位セルは２次元マトリクス状に配列した実施例を説明したが、本発明は単位セルを１次元アレイ状に配列する撮像装置にも適用できることは言うまでもない。
第２２実施例
第２２実施例は、垂直信号線８−１，８−２，…に現れる電圧をスライストランジスタ１５０のゲート容量を介して電荷に変換し、電荷領域で引き算をすることにより雑音を抑圧する構成のノイズキャンセラ回路を用いることが特徴である。つまり、電荷領域でノイズキャンセルされる方式で、スライスノイズキャンセル方式である。
図４６は、増幅型ＭＯＳセンサを用いた固体撮像装置を示す回路構成図である。画素に相当する単位セルＰ０−ｉ−ｊ（Ｐ０−１−１，Ｐ０−１−２，…）が縦、横に２次元マトリクス状に配列されている。各単位セルＰ０−ｉ−ｊには、それぞれ１画素を構成する受光部であるフォトダイオード１が一つずつ、設けられている。１−１−１は単位セルＰ１−１−１のフォトダイオードであり、１−１−２は単位セルＰ１−１−２のフォトダイオードであり、〜，１−３−３は単位セルＰ１−３−３のフォトダイオードである。
一つの単位セルＰ０−ｉ−ｊには、フォトダイオード１（１−１−１，１−１−２，〜，１−３−３）の検出信号を増幅する一つの増幅トランジスタ２（２−１−１，２−１−２，〜，２−３−３）、信号を読み出すラインを選択する一つの垂直選択トランジスタ３（３−１−１，３−１−２，〜，３−３−３）、信号電荷をリセットする一つのリセットトランジスタ４（４−１−１，４−１−２，〜，４−３−３）がある。
このような構成の単位セルが複数個、行列２次元状に配列されている。なお、図では３×３個のセルが配列されているが、実際にはこれより多くの単位セルが配列されている。
垂直アドレス回路５から水平方向に配線されている水平アドレス線６（６−１，６−２，６−３）は垂直選択トランジスタ３のゲートに接続され、信号を読み出すラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７（７−１，７−２，７−３）は、リセットトランジスタ４のゲートに接続されている。増幅トランジスタ２のソースは列方向に配置された垂直信号線８（８−１，８−２，８−３）に接続され、その一端には負荷トランジスタ９（９−１，９−２，９−３）が設けられている。
垂直信号線８（８−１，８−２，８−３）の他端はスライストランジスタ１５０（１５０−１，１５０−２，１５０−３）のゲートにそれぞれ接続されている。スライストランジスタ１５０のソースにはスライス容量１５２（１５２−１，１５２−２，１５２−３）が接続されており、それらの他端はスライスパルス供給端子１５４に接続されている。スライストランジスタ１５０のソース電位をリセットするために、スライストランジスタ１５０のソースとスライス電源端子１５８との間にスライスリセットトランジスタ１５６（１５６−１，１５６−２，１５６−３）が設けられ、このトランジスタ１５６のゲートにスライスリセット端子１６０が接続されている。
スライストランジスタ１５０のドレインには、スライス電荷転送容量１６２（１６２−１，１６２−２，１６２−３）が接続されている。また、スライストランジスタ１５０のドレイン電位をリセットするために、スライストランジスタ１５０のドレインと蓄積ドレイン電源端子１６４との間にドレインリセットトランジスタ１６６（１６６−１，１６６−２，１６６−３）が設けられ、このトランジスタ１６６のゲートにドレインリセット端子１６８が接続されている。さらに、スライストランジスタ１５０のドレインは、水平アドレス回路１４から供給される選択パルスにより駆動される水平選択トランジスタ１２（１２−１，１２−２，１２−３）を介して水平信号線１５に接続されている。
以上のノイズキャンセラの部分が本実施形態の特徴部分であり、このノイズキャンセラは、垂直信号線８に現れる電圧を電荷に変換し、電荷領域で引き算をすることにより雑音を抑圧するものとなっている。
次に、本装置の駆動方法について説明する。図４７は本装置の動作を示すタイミングチャートであり、図４８はスライストランジスタ１５０のポテンシャル図を示している。
図４７を参照して説明する。まず、水平アドレス線６−１をハイレベルにするアドレスパルス１０１を印加すると、このラインの垂直選択トランジスタ３のみＯＮし、このラインの増幅トランジスタ２と負荷トランジスタ９でソースホロア回路が構成される。そして、増幅トランジスタ２のゲート電圧、即ちフォトダイオード１の電圧とほぼ同等の電圧が、垂直信号線８及びスライストランジスタ１５０のゲートに現れる。
次いで、スライスリセット端子１６０にスライスリセットパルス１０６を印加し、スライスリセットトランジスタ１５６をＯＮし、スライス容量１５２の電荷を初期化する。さらに、スライスリセットトランジスタ１５６をＯＦＦし、スライスパルス供給端子１５４に第１のスライスパルス１０７を印加する。これにより、信号電圧がかかっているスライストランジスタ１５０のゲート下のチャンネル電位Ｖschを越えて、第１のスライス電荷がドレインに転送される。このとき、ドレインリセット端子１６８にはドレインリセットパルス１０８が印加され、ドレインリセットトランジスタ１６６はＯＮしているので、ドレインン電位は蓄積ドレイン電源端子１６４の電圧Ｖsddに固定されている。従って、第１のスライス電荷はドレインリセットトランジスタ１６６を通って排出される。
次いで、ドレインリセットトランジスタ１６６をＯＦＦした後にリセット線７−１をハイレベルにするリセットパルス１０３を印加し、このラインのリセットトランジスタ４をＯＮし信号電荷をリセットする。すると、垂直信号線８及びスライストランジスタ１５０のゲートに信号電荷がないときの電圧（信号成分が無く、雑音成分のみ状態であってこの雑音成分相当の電圧）が現れる。次いで、スライスパルス供給端子１５４に第２のスライスパルス１０９を印加する。これにより、信号電荷がないときの電圧（雑音成分相当の電圧）がかかっているスライストランジスタ１５０のゲート下のチャンネル電位Ｖ0chを越えて、第２のスライス電荷がドレインに転送される。このとき、ドレインリセットトランジスタ１６６はＯＦＦしているので、第２のスライス電荷はドレインに接続されているスライス電荷転送容量１６２に転送される。
次いで、水平アドレス回路１４から水平選択パルス１０５（１０５−１，１０５−２，１０５−３）を水平選択トランジスタに順次印加し、水平信号線（信号出力端）１５から１ライン分の信号を順次取り出す。この動作を、次のライン、その次のラインと順次続けることにより、２次元状の全ての信号を読み出すことができる。
このデバイスでは、スライス容量１５２の値をＣslとすると、最終的に水平信号線１５に読み出される電荷（第２のスライス電荷）は
Ｃsl×（Ｖsch−Ｖ0ch）
となり、信号があるときとリセットされ信号がないときの差に比例する電荷が現れるため、増幅トランジスタ２の閾値ばらつきによる雑音が抑圧されるという特徴がある。つまり、ノイズキャンセラとして機能する。
そしてこの場合、セルの増幅トランジスタ２は垂直信号線８とスライストランジスタ１５０のゲートを駆動すれば良く、スライストランジスタ１５０のゲートのゲート容量は従来例のような大きなクランプ容量と比べるとはるかに小さく設計できるため、雑音抑圧にかける時間を大幅に短くできる。従って、実際のテレビ信号を供給する場合の水平ブランキング期間内に、雑音抑制を確実に行うことが可能になる。
また、本実施例においては“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
なお、第２のスライスパルス１０９は直前の第１のスライスパルス１０７の影響を受けることがある。この場合、第１及び第２のスライスパルス１０７，１０９の条件を同じにするために、第１のスライスパルス１０７の直前にダミースライスパルス入れることが有効である。ここで上述の条件とは、直前にパルスがあるか否かを意味する。この例では、直前に第１のスライスパルスが存在している第２のスライスパルスと作用を合わせるために、第１のスライスパルスの前にダミーのスライスパルスを加えるようにしている。
また、第１のスライスパルス１０７と第２のスライスパルス１０９の振幅が同じといった微妙な電圧条件では、微小信号領域で信号電荷が読み出せなくなったり、直線性が悪くなったりする。そこで、第１のスライスパルス１０７の振幅に比べ第２のスライスパルス１０９の振幅を大きくし、第２のスライスパルス１０９で読み出す電荷にバイアス電荷を重畳させるようにする方が動作が安定する。さらに、第１のスライスパルス１０７に比して、第２のスライスパルス１０９の幅を広くする方法も有力である。
なお、水平アドレス線６−１のハイレベルの垂直アドレスパルス前縁位置をＰ１、後縁位置をＰ２、リセット線７−１の信号の前縁位置をＰ３、後縁位置をＰ４、スライスリセット端子１６０に印加されるスライスリセットパルスの前縁位置をＰ５、後縁位置をＰ６、スライスパルス供給端子１５４に印加される第１のスライスパルス１０７と第２のスライスパルス１０９のうち、第１のスライスパルス１０７の前縁位置をＰ７、後縁位置をＰ８、第２のスライスパルス１０９の前縁位置をＰ９、後縁位置をＰ１０、そして、ドレインリセット端子１６８に印加されるドレインリセットパルスの前縁位置をＰ１１、後縁位置をＰ１２としたとき、これら各信号位置の時間的関係は、
Ｐ１＜Ｐ６＜Ｐ７＜Ｐ８＜Ｐ３＜Ｐ４＜Ｐ９＜Ｐ１０＜Ｐ２
そして、Ｐ８＜Ｐ１１＜Ｐ１２＜Ｐ９
とする。望ましくはＰ１１＜Ｐ１２＜Ｐ３＜Ｐ４である。
Ｐ１，Ｐ５の前後関係は問わず、また、Ｐ３とＰ１１の位相関係、Ｐ４とＰ１２の位相関係は問わない。
セルの構成は、図４６に限らず図４９に示すように、フォトダイオード１と増幅トランジスタ２との間に転送トランジスタ２８を挿入したものを用いることができる。図４９に示すように転送トランジスタ２８を使用したものを用いると、初めに信号がないときの電圧を垂直信号線８に出力し、続いて転送トランジスタ２８をＯＮして信号があるときの電圧を出力することが可能である。この場合、スライストランジスタ１５０の導電型をセルのトランジスタと反対の導電型にする方が良い。即ち、セルがｎチャンネル型トランジスタで構成されるなら、スライストランジスタ１５０はｐチャンネル型がよい。さらに本発明は、図４６や図４９に示す構成に限るものではなく、フォトダイオードの検出信号をトランジスタを介して出力するセルに適用することが可能である。
また、入力信号がないときに読み出す信号電流が小さい方が雑音が少ないので、蓄積ドレイン電源端子１６４に印加されている電圧とビデオバイアス電圧とをほぼ等しくする。ビデオバイアス電圧とは、水平信号線１５から信号を電流で読み出すとき水平信号線１５がほぼ固定される電圧である。図４５に示すように、オペアンプ３１の入出力端間に負荷抵抗２９を接続したビデオアンプを用いると、信号電流が強制的に負荷抵抗２９に流され、水平信号線１５は仮想的にある電圧に固定される。これが、ビデオバイアス電圧である。
なお、本発明は上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
以上詳述したように本実施例によれば、増幅型ＭＯＳセンサを用いた固体撮像装置において、垂直信号線の端と水平選択トランジスタの間に、垂直信号線に現れた電圧を電荷に変換し、電荷領域で引き算をすることによって雑音を抑圧する雑音除去回路を設けたことにより、増幅トランジスタの閾値ばらつきによる固定パターン雑音の抑制に要する時間を短くすることができ、テレビ信号を供給する場合の水平ブランキング期間内に雑音抑圧を行うことが可能となる。
すなわち、“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
ゆえにこの実施例によれば、増幅トランジスタの閾値ばらつきによる固定パターン雑音の抑制に要する時間を短くでき、テレビ信号を供給する場合の水平ブランキング期間内でも十分に雑音抑圧を行うことのできる固体撮像装置を提供できる。
第２３実施例
ノイズキャンセラ回路の別な構成例について、第２３実施例として説明する。この実施例のノイズキャンセラ回路（雑音除去回路）は、水平選択トランジスタ側から、並列にクランプトランジスタ、並列にサンプルホールド容量、直列にクランプ容量、直列にサンプルホールドトランジスタ、が上記順に接続されてなるもので、重ね合わせノイズキャンセル方式である。
半導体基板上に、フォトダイオード，このフォトダイオードの出力をゲートに入力する増幅トランジスタ，この増幅トランジスタと直列に接続された垂直選択トランジスタ，フォトダイオードの信号を排出するリセットトランジスタとからなる単位セルを行列２次元状に配列してなる撮像領域と、前記垂直選択トランジスタのゲートに接続され行方向に配置された複数の垂直選択線と、これらの垂直選択線を駆動する垂直アドレス回路と、前記増幅トランジスタの電流を読み出す列方向に配置された複数の垂直信号線と、これらの垂直信号線の一端側に設けられた複数の負荷トランジスタと、前記垂直信号線の他端側に設けられた複数の水平選択トランジスタと、これらの水平選択トランジスタのゲートに順次選択パルス信号を与える水平選択シフトレジスタと、前記水平選択トランジスタを介して前記垂直信号線から信号電流を読み出す水平信号線と、前記垂直信号線の端と前記水平選択トランジスタとの間に設けられた雑音除去回路とを備えた固体撮像装置において、前記雑音除去回路は、前記水平選択トランジスタ側から、並列にクランプトランジスタ、並列にサンプルホールド容量、直列にクランプ容量、直列にサンプルホールドトランジスタ、が上記順に接続されてなることを特徴としている。
また本発明は、上記の各構成において、クランプ容量とサンプルホールド容量を、半導体基板上の同一平面上で全部、又は一部重ね合わせて形成することを特徴としている。また、リセットドレイン電源電圧とビデオバイアス電圧をほぼ等しくしてもよい。
このような構成においては、クランプ容量とサンプルホールド容量とを直接接続して近接配置させることができるので、これらを同一面上に積層して形成することができる。従って、クランプ容量とサンプルホールド容量を半導体基板上に並列的に配置する場合に比べて１／２の面積で同じ容量を得ることができ、素子の微細化をはかることが可能となる。
図５０は、第２３実施例に係わる増幅型ＭＯＳセンサを用いた固体撮像装置を示す回路構成図である。なお、図４６と同一部分には同一符号を付して、その詳しい説明は省略する。
本装置が前記図４６に示した装置と異なる点は、雑音を除去するためのノイズキャンセラ回路の部分である。ノイズキャンセラ回路としては、垂直信号線８（８−１，〜，８−３）側から順に、サンプルホールドトランジスタ３０（３０−１，〜，３０−３）とクランプ容量３２（３２−１，〜，３２−３）が直列接続され、さらにクランプ容量３２と水平選択トランジスタ１２（１２−１，１２−２，１２−３）の接続点には、サンプルホールド容量３４（３４−１，〜，３４−３）とクランプトランジスタ４０（４０−１，〜，４０−３）が並列に接続されている。
次に、本装置の駆動方法について説明する。図５１は、本装置の動作を示すタイミングチャートである。
図５１を参照して本装置の動作を説明する。まず、サンプルホールドトランジスタ３０にはサンプリングパルス１０６を印加し、雑音抑圧期間中はサンプルホールドトランジスタ３０をＯＮ状態にしておく。水平アドレス線６、例えば、水平アドレス線６−１をハイレベルにするアドレスパルス１０１を垂直アドレス回路５より発生してこの水平アドレス線６−１に印加する。
すると、この水平アドレス線６−１にゲートが接続されている配列１行目の並びの単位セルＰ１−１−１，Ｐ１−１−２，…Ｐ１−１−ｎにおける選択トランジスタ３（３−１−１，３−１−２，…３−１−ｎ）のみがＯＮする。そして、このＯＮされた選択トランジスタ３（３−１−１，３−１−２，…３−１−ｎ）に接続される増幅トランジスタ２（２−１−１，２−１−２，…２−１−ｎ）と負荷トランジスタ９−１−１，９−１−２，…９−１−ｎとでソースホロア回路が構成される。
そして、垂直信号線８−１−１，８−１−２，…８−１−ｎには増幅トランジスタ２−１−１，２−１−２，…２−１−ｎのゲート電圧、即ちフォトダイオード１−１−１，１−１−２，…１−１−ｎの電圧とほぼ同等の電圧が現われる。このとき、クランプトランジスタ４０（４０−１−１，４０−１−２，…４０−１−ｎ）のゲートにクランプパルス１０−２を印加し、クランプトランジスタ４０（４０−１−１，４０−１−２，…４０−１−ｎ）をＯＮし、クランプノード３６（３６−１，３６−２，…３６−ｎ）をクランプ電源３８と同じ電圧に固定する。
次いで、クランプトランジスタ４０（４０−１−１，４０−１−２，…４０−１−ｎ）をＯＦＦした後、リセット線７−１をハイレベルにするリセットパルス１０３を垂直アドレス回路５から発生してリセット線７−１に印加し、このリセット線７−１に接続されている配列１行目の並びの単位セルＰ１−１−１，Ｐ１−１−２，…Ｐ１−１−ｎにおけるリセットトランジスタ４（４−１−１，４−１−２，…４−１−ｎ）をＯＮにして、信号電荷をリセットする。すると、クランプノード３６−１−１，３６−１−２，…３６−１−ｎには、フォトダイオード１−１−１，１−１−２，…１−１−ｎに信号電荷があるときと信号電荷がリセットされたときの電圧の差をクランプ容量３２とサンプルホールド容量３４で分割した電圧が、クランプ電源３８に加算されて現われる。
すなわち、クランプ容量３２の容量値をＣｃｌ、サンプルホールド容量３４の容量値をＣｓｈとし、フォトダイオード１に信号電荷があるときの電荷をＥｓｎ、フォトダイオード１がリセットされたときの電荷をＥｎとすると、ＥｓｎとＥｎの差電荷をＣｃｌとＣｓｈで分割した電圧が、クランプ電源３８に加算されて現われる。即ち、Ｃｃｌ／（Ｃｃｌ＋Ｃｓｈ）倍した信号電圧が現れる。
つまり、信号成分がＣｃｌ／（Ｃｃｌ＋Ｃｓｈ）倍されて得られる。
次いで、水平アドレス回路１４により水平選択パルス１０５（１０５−１，〜，１０５−３）を水平選択トランジスタ１２−１−１，１２−１−２，…１２−１−ｎに順次印加し、水平信号線１５から１ライン分の信号を順次取り出す。この動作を、次のライン、その次のラインと順次続けることにより、２次元状の全ての単位セルの信号を読み出すことができる。
なお、水平アドレス線６−１のハイレベルの垂直アドレスパルス前縁位置をＰ１、後縁位置をＰ２、リセット線７−１の信号の前縁位置をＰ３、後縁位置をＰ４、サンプルホールドトランジスタ３０に印加されるサンプリングパルス１０６の前縁位置をＰ５、後縁位置をＰ６、クランプトランジスタ４０のゲートに印加されるクランプパルス１０２の前縁位置をＰ７、後縁位置をＰ８としたとき、これら各信号位置の時間的関係は、
Ｐ１＜Ｐ８＜Ｐ３＜Ｐ４＜Ｐ６＜Ｐ２
とする。また、Ｐ１，Ｐ５，Ｐ７の前後関係は問わない。
しかし、望ましくはＰ１＜Ｐ５＜Ｐ７が良い。
また、入力信号がないときにおいて、読み出す信号電流が小さい方が雑音が少ないので、本実施例ではクランプ電源３８に印加されている電圧とビデオバイアス電圧とをほぼ等しくする。ビデオバイアス電圧とは、水平信号線１５から信号を電流で読み出すとき水平信号線１５がほぼ固定される電圧である。図４５に示すように、オペアンプ１７６の入出力端に負荷抵抗１７８を接続した構成のビデオアンプを用いると、信号電流が強制的に負荷抵抗１７８に流され、水平信号線１５は仮想的に、ある電圧に固定される。これがビデオバイアス電圧である。
このように本実施例では、ノイズキャンセラの回路構成が異なるものの、第２２実施例で説明した装置と同様に、固定パターン雑音を抑制することができる。そしてこの場合、回路構成から分るように、クランプ容量３２とサンプルホールド容量３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができる。
具体的には、図２４に示すように、シリコン基板７２上に第１の絶縁膜７４を介して第１の電極７６を形成することにより、サンプルホールド容量３４を構成し、さらに第１の電極７６上に第２の絶縁膜７８を介して第３の電極８０を形成することにより、クランプ容量３４を構成する。この図からも明らかなように、第１の電極７６が共通電極となり、クランプ容量３２とサンプルホールド容量３４が積層形成されているので、並列にクランプ容量３２とサンプルホールド容量３４を形成する構成に比べて１／２の面積で同じ容量値を得ることが可能となる。
なお、本発明は上述した実施形態に限るものではない。基本セルの構成は、図５０に限らず適宜変更可能である。例えば、フォトダイオード１と増幅トランジスタ２との間に転送トランジスタを挿入したものを用いてもよい。さらに、選択トランジスタを省略したものや、リセットトランジスタを省略した構成であってもよい。要は、フォトダイオードの検出信号をトランジスタを介して出力するセルであれば適用することが可能である。
以上詳述したように本実施例によれば、増幅型ＭＯＳセンサを用いた固体撮像装置において、雑音除去回路を構成する各要素の接続関係を工夫することにより、雑音除去回路のクランプ容量とサンプルホールド容量に必要な面積を小さくすることができ、素子の微細化に寄与することが可能となる。
第２４実施例
図５２、図５３は本発明で用いられる第２４実施例に係わる固体撮像装置の回路構成を示す図である。
固定パターン雑音を低減することを目的として、図５２の構成を説明する。図では、フォトダイオード１（１−１−１、１−１−２，〜，１−３−３）の信号を読み出すラインを選択する増幅トランジスタ２（２−１−１，２−１−２，〜，２−３−３）、信号を読み出すラインを選択する垂直選択トランジスタ３（３−１−１，３−１−２，〜，３−３−３）、信号電荷をリセットするリセットトランジスタ４（４−１−１，４−１−２，〜，４−３−３）からなる単位セルが３×３の行列で２次元状に配列されている。もちろん、実際にはこれより多くの単位セルが配列される。
垂直アドレス回路５から水平方向に配線されている水平アドレス線６（６−１，６−２，６−３）は垂直選択トランジスタ３のゲートに接続され、信号を読み出すラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７（７−１，７−２，７−３）は、リセットトランジスタ４のゲートに接続されている。増幅トランジスタ２のソースは列方向に配置された垂直信号線８（８−１，８−２，８−３）に接続され、その一端には負荷トランジスタ９（９−１，９−２，９−３）が設けられている。
負荷トランジスタ９のゲートには、負荷トランジスタ駆動線３５が接続されている。なお、負荷トランジスタ８は必ずしも駆動線３５により駆動する必要はなく、負荷トランジスタ８のゲートをソースに接続してもよい。
垂直信号線８の他端には、クランプ容量１３１（１３１−１，１３１−２，１３１−３）、クランプトランジスタ１３２（１３２−１，１３２−２，１３２−３）、サンプルホールドトランジスタ１３３（１３３−１，１３３−２，１３３−３）、サンプルホールド容量１３４（１３４−１，１３４−２，１３４−３）からなる雑音除去回路が接続されている。そして、この雑音除去回路は、水平アドレス回路１４から供給される選択パルスにより選択される水平選択トランジスタ１２（１２−１，１２−２，１２−３）を介して水平信号線１５に結線されている。
さらに本装置においては、補正のための容量２０１（２０１−１，２０１−２，２０１−３）が、クランプ容量より撮像領域側に、垂直信号線８に対して並列にスイッチ２０２（２０２−１，２０２−２，２０２−３）を介して設置されている。補正容量２０１とスイッチ２０２は、図５２の場合にはクランプ容量１３１と撮像領域の間に、また図５３の場合には撮像領域と負荷トランジスタ９との間に設置されている。補正容量２０１は所定電圧のバイアスが付与されている。
補正容量２０１の容量値をＣCMP、クランプ容量１３１の容量値をＣCL、サンプルホールド容量１３４の容量値をＣSHとする。本実施例では、スイッチ２０２はサンプルホールド期間中ＯＮ状態にする。この場合、サンプルホールド時に垂直信号線８に連なる容量は、
Ｃ＝ＣCMP＋ＣSH
となる。従って、補正容量２０１の容量値ＣCMPは、
２｛ＣCL−ＣCL・ＣSH／（ＣCL＋ＣSH）｝＞ＣCMP＞０
の範囲で設定する。このように設定すると、サンプルホールド時に垂直信号線８に連なる容量は、補正容量２０１が無い時に比べてクランプ容量１３１の容量値ＣCLの大きさに近づく。そのため、差分ＶCLはより小さくなり、これによって雑音も小さくなる。
動作の詳細を説明する。図５４は、このデバイスの動作を示すタイミングチャートである。本実施例では、補正容量２０１（２０１−１，２０１−２，２０１−３）が、クランプ容量より撮像領域側にあって、しかも、垂直信号線８に対して並列にスイッチ２０２（２０２−１，２０２−２，２０２−３）を介して設置されている。そして、補正容量２０１とスイッチ２０２は、図５２の場合にはクランプ容量１３１と撮像領域の間に、また図５３の場合には撮像領域と負荷トランジスタ９との間に設置されている。そして、スイッチ２０２はサンプルホールド期間中、ＯＮ状態にする。
今、水平アドレス線６−１をハイレベルにするアドレスパルス１０１を印加したとする。すると、このラインの垂直選択トランジスタ３のみＯＮする。続いて、負荷トランジスタ駆動線３５をハイレベルにすると、選択されたラインの増幅トランジスタ２と負荷トランジスタ８でソースフォロワ回路が構成される。そして、増幅トランジスタ２のゲート電圧、即ちフォトダイオード１の電圧とほぼ同等の電圧が垂直信号線８に現れる。このとき、クランプトランジスタ１３２のゲートにクランプパルス１０２を印加し、クランプトランジスタ１３２をＯＮし、クランプノード１４５をクランプ電源１７と同じ電圧に固定する。
次いで、クランプトランジスタ１３２をＯＦＦした後、負荷トランジスタ駆動線３５をローレベルにする。続いて、リセット線７−１をハイレベルにするリセットパルス１０３を印加し、リセットトランジスタ４をＯＮして信号電荷をリセットする。続いて、再び負荷トランジスタ駆動線３５をハイレベルにすると、クランプノード１４５には、フォトダイオード１に信号電荷があるときと信号電荷がリセットされたときの電圧の差が加算された電圧が現れる。
次いで、サンプルホールドトランジスタ１３３のゲートにサンプルホールドパルス１０４を印加し、サンプルホールドトランジスタ１３３をＯＮし、この信号をサンプルホールド容量１３４に伝達する。その後、水平アドレス回路１４から水平選択パルス１０５（１０５−１，１０５−２，１０５−３）を水平選択トランジスタ１２に順次印加し、水平信号線１５から１ライン分の信号を順次取り出す。
この動作を次のライン、その次のラインと順次続けることにより、２次元状の全ての信号を読み出すことができる。
このデバイスでは、クランプノード１４５には最終的には信号があるときと、リセットされて信号が無いときの差の電圧が現れるため、増幅トランジスタ２の閾値ばらつきによる雑音が抑圧される。即ち、クランプ容量１３１、クランプトランジスタ１３２、サンプルホールドトランジスタ１３３、及びサンプルホールド容量１３４からなる回路が雑音除去回路として作用し、２次元状の雑音である固定パターン雑音発生を抑止する。
すなわち、“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。
第２４実施例の構成の場合、補正容量２０１とスイッチ２０２の構成要素部分が無くともクランプパルスが２００（ｎＳ）以上の時間幅を確保できる回路であれば雑音除去能力は十分ある。
つまり、雑音除去回路において、サンプルホールド容量に蓄積される信号電荷は、サンプルホールド容量の大きさと電極間の電圧差の積で決まる。そして、その電極間の電圧差はサンプルホールド容量１３４の容量値ＣSHとクランプ容量１３１の容量値ＣCLとの比で決まる。そのため、サンプルホールド容量に現れる信号電荷を大きくするためには、サンプルホールド容量を大きくすると同時に、それに対応してクランプ容量を大きくする必要がある。その結果、十分な信号電荷を得るためには、かなり大きなクランプ容量が必要となる。しかし、クランプパルスが十分なパルス幅を確保可能であれば、問題は無い。
また、単位セルの増幅トランジスタ２は、垂直信号線８の容量だけでなく大きなクランプ容量を駆動する必要がある。しかし、これも雑音抑圧にかける時間が十分確保できる時には問題ない。これが問題になるのはＭＯＳ型固体撮像装置がテレビカメラとして使用される場合である。実際、テレビ信号を供給する場合は短い水平ブランキング期間内に行う必要があるかであり、この短い水平ブランキング期間内では雑音抑圧の時間が足りず、除去しきれなくなる。
また、フォトダイオード１に信号があり、垂直信号線８をクランプする際に垂直信号線８に連なる容量、即ちクランプ容量１３１の容量値ＣCLの大きさと、フォトダイオード１に信号が無く、サンプルホールドする時に垂直信号線８に連なる容量の大きさＣ（但し、Ｃ＝ＣCL・ＣSH／（ＣCL＋ＣSH））とが異なってしまうと、これが原因で、雑音がキャンセルできないという問題が生ずる。本発明では、サンプルホールド期間中、補正容量２０１を垂直信号線８に接続して、この垂直信号線８に連なる容量を、サンプルホールド期間外の値と合わせるようにする。
本発明では、スイッチ２０２はサンプルホールド期間中ＯＮ状態にすることでこれを行う。すると、サンプルホールド時に垂直信号線８に連なる容量は、
Ｃ＝ＣCMP＋ＣSH
となる。補正容量ＣCMPの大きさを、
２｛ＣCL−ＣCL・ＣSH／（ＣCL＋ＣSH）｝＞ＣCMP＞０
の範囲で設定すると、補正容量２０１が無い時に比べてサンプルホールド期間中での垂直信号線８に連なる容量（サンプルホールド容量１３４とクランプ容量１３１）は、サンプルホールド期間外での垂直信号線８に連なる容量、つまり、クランプ容量１３１（＝容量値ＣCL）のみの状態での容量値ＣCLの大きさに近づく。そのため、差分ＶCLはより小さくなり、そのため雑音も小さくなる。
図５５に垂直信号線電位とクランプノード電位の時間変化を示した。本実施形態では信号が“零”の暗時の場合のように垂直信号線電位がクランプ時に戻る電位とサンプルホールド時に戻る電位が同じ場合、サンプルホールド終了時点でのクランプノードの電位は、ΔＶCLに近い値まで戻ることなく、“零”になる。従って、暗時であり信号が“零”であるのにも拘らずΔＶCLに相当する信号が現れてしまう等の不都合はない。このため、ΔＶCLのばらつきに起因する雑音の発生を未然に防止することができる。
補正容量２０１とスイッチ２０２の構成要素部分が無い場合は、フォトダイオード１に信号があり、垂直信号線８をクランプする際に垂直信号線８に連なる容量、即ちクランプ容量１３１の容量値ＣCLの大きさと、フォトダイオード１に信号が無く、サンプルホールドする時に垂直信号線８に連なる容量の大きさＣ（但し、Ｃ＝ＣCL・ＣSH／（ＣCL＋ＣSH））とが異なってしまうと、これが原因で、雑音がキャンセルできない事情を説明しておく。
最も雑音が目立つ撮像条件である低照度状態での動作を見るために、信号が０である場合、即ちフォトトランジスタリセット前とリセット後のフォトトランジスタ電位が同じ場合について考える。図５６に垂直信号線電位とクランプノード電位の時間変化を示した。
垂直信号線８に信号電圧が現れた後にクランプトランジスタ１３２をＯＮした後の垂直信号線電位は、図のようにクランプと同時に直ちにクランプ電位になり、その後再び信号線電位に戻っていく。信号線電位に直ちにならないのは、負荷トランジスタ９の持つ抵抗ＲTRとクランプ容量ＣCLの積、τ＝ＲTR・ＣCLで決まる時定数を持って電位が変化するからである。現実の素子での値は、ＲTRはおよそ１０（ｋΩ）、ＣCLはおよそ１（ｐＦ）であり、τは約１０（ｎＳ）になり、十分飽和するためには２００（ｎＳ）は必要である。
一方、図５４に示した動作は全て１水平ブランキング期間内に行う必要があるため、クランプパルスは２００（ｎＳ）以上にできない場合が多い。そのため、現実の素子ではクランプ時に垂直信号線電位が十分信号電位まで飽和しない状態でクランプトランジスタがＯＦＦされる。そのため、クランプノードの電位はクランプトランジスタをＯＦＦした後にクランプ電位にならず、ΔＶCLだけずれる。
また、サンプルホールドする時のクランプノードの電位と垂直信号線電位の時間変化は図５６のようになる。この時には垂直信号線に連なる容量は、クランプ容量とサンプルホールド容量の直列合成容量であり、その値は、
Ｃ＝ＣSH・ＣCL／（ＣSH＋ＣCL）
である。このときの遅延時定数τ′は、
τ′＝ＲTR・Ｃ＝ＲTR・ＣSH・ＣCL／（ＣSH＋ＣCL）
となり、クランプ時の遅延時定数τに比べ格段に小さい。そのため、サンプルホールド時に垂直信号線電位が元の電位に戻るまでの時間はクランプの際の時間に比べて速い。
従って、信号が０の暗時の場合のように垂直信号線電位がクランプ時に戻る電位とサンプルホールド時に戻る電位が同じ場合でも、サンプルホールド終了時点でのクランプノードの電位は０にはならずΔＶCLに近い値まで戻ってしまう。即ち、暗時であり信号が０であるのにも拘らず、ΔＶCLに相当する信号が現れてしまい、しかもこのΔＶCLがばらつくために、これが雑音回路で除去しきれない雑音として残ってしまう。
本実施例では、スイッチ２０２はサンプルホールド期間中ＯＮ状態にする。そうすると、サンプルホールド時に垂直信号線に連なる容量は、
Ｃ＝ＣCMP＋ＣSH
となる。補正容量ＣCMPの大きさを、
２｛ＣCL−ＣCL・ＣSH／（ＣCL＋ＣSH）｝＞ＣCMP＞０
の範囲で設定すると、補正容量が無い時に比べてＣCLの大きさに近づく。そのため、差分ＶCLはより小さくなり、そのため雑音も小さくなる。
図５５に垂直信号線電位とクランプノード電位の時間変化を示した。本実施形態では信号が０の暗時の場合のように垂直信号線電位がクランプ時に戻る電位とサンプルホールド時に戻る電位が同じ場合、サンプルホールド終了時点でのクランプノードの電位は、ΔＶCLに近い値まで戻ることなく、０になる。従って、暗時であり信号が０であるのにも拘らずΔＶCLに相当する信号が現れてしまう等の不都合はない。このため、ΔＶCLのばらつきに起因する雑音の発生を未然に防止することができる。
以上は、単位セルあたり、１フォトダイオード構成のＭＯＳセンサに各種のノイズキャンセラ回路を組み合わせた構成のＭＯＳ型固体撮像装置の実施例であった。
次に単位セルあたり、２フォトダイオード以上の複数フォトダイオード構成のＭＯＳセンサに各種のノイズキャンセラ回路を組み合わせた構成のＭＯＳ型固体撮像装置の実施例を説明する。
第２５実施例
第２５実施例は、単位セルあたり、２フォトダイオード構成のＭＯＳセンサに各種のノイズキャンセラ回路を組み合わせた場合の構成例である。
図５７は、本発明で用いられる第２５実施例に係るＭＯＳ型固体撮像装置の構成を示す概略図である。画素に相当する単位セルＰ１−ｉ−ｊが縦、横に２次元マトリクス状に配列されている。図では、２×２の構成しか示していないが、実際は例えば縦横数千個×数千個といった構成である。ｉは水平（row）方向の変数、ｊは垂直（column）方向の変数である。本発明では各単位セルＰ１−ｉ−ｊは受光部であるフォトダイオードを、１個の構成ではなく、２個の構成としてあって、この２フォトダイオード構成とすることで各単位セルは実質的に２画素として機能することになる。各単位セルＰ１−ｉ−ｊの詳細は図６１、図６２に示す。
ここで説明した固体撮像装置の応用分野としては、ビデオカメラ、電子スチルカメラ、ディジタルカメラ、ファクシミリ、複写機、スキャナ等がある。
垂直（column）アドレス回路５から水平方向（row方向）に配線されている水平（row）アドレス線６−１，６−２，…は各行の単位セルに接続され、信号を読み出す水平ライン（row方向ライン）を決めている。同様に、垂直アドレス回路５から水平方向（row方向）に配線されているリセット線７−１，７−２，…は、各列の単位セルに接続されている。後述するように、本実施例の単位セルは２つのフォトダイオードを含んでいるので、垂直アドレス回路５からは第１のフォトダイオード選択線２２−１、２２−２、…、第２のフォトダイオード選択線２４−１、２４−２，…も水平方向に出力され、これらも各行の単位セルに接続されている。
各列の単位セルは列方向に配置された垂直（column）信号線８−１，８−２，…に接続され、垂直信号線８−１，８−２，…の一端には負荷トランジスタ９−１，９−２，…が設けられている。負荷トランジスタ９−１，９−２，…のゲートとドレインは共通にドレイン電圧端子２０に接続される。
垂直信号線８−１，８−２，…の他端は、ノイズキャンセラ回路に接続される。すなわち、本発明で用いられるノイズキャンセラ回路は、ＭＯＳトランジスタ２６−１，２６−２，…，２８−１，２８−２，…、サンプルホールドトランジスタ３０−１，３０−２，…、クランプ容量３２−１，３２−２，…、サンプルホールド容量３４−１，３４−２，…、クランプトランジスタ４０−１，４０−２，…、水平（row）選択トランジスタ１２−１，１２−２，…から構成されている。
垂直信号線８−１，８−２，…の他端は、ノイズキャンセラ回路の構成要素であるＭＯＳトランジスタ２６−１，２６−２，…のゲートに接続される。そして、ノイズキャンセラ回路の構成要素であるＭＯＳトランジスタ２６−１，２６−２，…のソースはＭＯＳトランジスタ２８−１，２８−２，…のドレインに接続され、ＭＯＳトランジスタ２６−１，２６−２，…、２８−１，２８−２，…はソースフォロワ回路として動作する。ＭＯＳトランジスタ２８−１，２８−２，…のゲートは共通ゲート端子３６に接続される。
ＭＯＳトランジスタ２６−１，２６−２，…とＭＯＳトランジスタ２８−１，２８−２，…との接続点が、これもノイズキャンセラ回路の構成要素であるサンプルホールドトランジスタ３０−１，３０−２，…を介してクランプ容量３２−１，３２−２，…の一端に接続される。ノイズキャンセラ回路の構成要素であるクランプ容量３２−１，３２−２，…の他端にはサンプルホールド容量３４−１，３４−２，…とクランプトランジスタ４０−１，４０−２，…が並列に接続されている。
そして、ノイズキャンセラ回路の構成要素であるサンプルホールド容量３４−１，３４−２，…の他端は接地されている。クランプ容量３２−１，３２−２，…の他端は水平選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５にも接続される。
水平（row）選択トランジスタ１２−１，１２−２，…は、水平（row）アドレスを順次切り替えてゆく回路である選択水平アドレス回路１３から供給される水平アドレスパルスによって選択される水平（row）選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５に接続されている。
垂直アドレス回路５は、複数本の信号、ここに示す例では４本の信号を纏めてシフトする回路である。すなわち、垂直アドレス回路５は４本×ｎ組の端子を持ち、４本一組の端子群を順に、一組ずつアクティブにするように切り替えてゆくもので、図５８、図５９、図６０のいずれかの回路により実現される。
図５８の例では、入力信号４６を多数の出力端から順次シフトして出力するシフトレジスタ４４の出力がマルチプレクサ４８により、４入力信号５０と合成される。
図５９の例では、エンコード入力５４をデコードするデコーダ５２の出力がマルチプレクサ５６により４入力信号５８と合成される。
図６０の例では、それぞれ複数の端子を持つ４つのシフトレジスタ６０ａ，６０ｂ，６０ｃ，６０ｄを用い、その出力のうち、同一端子位置のもの同士を束ねて各行の制御信号線とする。
図６１は、図５７に示した単位セルＰ１−１−１の一構成例を示す。ここでは、単位セルＰ１−１−１の構成のみを示すが、他の単位セルＰ１−１−２、〜についても同様の構成が採用されている。
同図に示すように、本実施例のＭＯＳ型固体撮像装置の単位セルは、垂直方向（column方向）に隣り合う２個のフォトダイオード６２ａ，６２ｂと、これらのうち、どちらのフォトダイオード６２ａ，６２ｂの検出信号を単位セルの出力とするかを選択する２個のフォトダイオード選択トランジスタ６３ａ，６３ｂと、これらの選択トランジスタ６３ａ，６３ｂで選択されたフォトダイオード６２ａ，６２ｂの出力信号を、単位セルから出力する出力回路６８を有する。
各選択スイッチ６３ａ，６３ｂは、独立にオン／オフ制御されるものであって、各選択スイッチをオンにすることにより、フォトダイオード６２ａ，６２ｂに蓄積された電荷を時分割的に出力回路６８に供給することができる。
出力回路６８は次の要素から構成されている。すなわち、フォトダイオード６２ａ，６２ｂからの電荷信号がゲートに供給されてそれを増幅する増幅トランジスタ６４、信号を読み出す単位セルを選択する垂直選択トランジスタ６５、そして、増幅トランジスタ６４のゲートに加わる電荷を充放電するためのリセットトランジスタ６６の各要素から構成されている。
垂直アドレス回路５から水平方向（row方向）に配線されている水平アドレス線６−１は、垂直（column）選択トランジスタ６５のゲートに接続され、信号を読み出すラインを選択する。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１、フォトダイオード選択線２２−１，２４−１は、それぞれリセットトランジスタ６６のゲート、フォトダイオード選択トランジスタ６３ａ，６３ｂのゲートに接続されている。
このように、本実施例のＭＯＳ型固体撮像装置の単位セルは、従来例のような１フォトダイオード／単位セルの構成のものとは異なり、複数フォトダイオード／単位セルの構成としている。ここでは垂直（column）方向に隣接する２つのフォトダイオードが１つの出力回路６８を共有している構成としている。つまり、１フォトダイオード／単位セルの構成では単位セル当たり、１画素に相当するのに対して、複数フォトダイオード／単位セルの構成は、受光部であるフォトダイオードが複数であるので、受光部の数の分がそれぞれ画素として扱えることから単位セル当たり、複数画素の構成になる。
そして、本実施例では、単位セルは２個のフォトダイオードで構成されており、単位セル内にはこれらフォトダイオードを選択するための２つのトランジスタを含めて５個のトランジスタを備える構成である。すなわち、本実施例のＭＯＳ型固体撮像装置における単位セルの構成によれば、１つの画素に相当する１つのフォトダイオードあたり、２．５個のトランジスタしか必要としない。そのため、１つのフォトダイオードに３個のトランジスタを必要とする図１に示す従来例の構成に比べて、画素当たりのトランジスタが２．５個となる本実施例は、画素当たりトランジスタ数を０．５個、少なくできる。そのため、その分、画素当たりの占有面積を縮小でき、同一画素数の固体撮像装置ならば、より小型化した固体撮像装置を得ることができる。
また、本実施例に係るＭＯＳ型固体撮像装置の単位セルの特徴は、２つのフォトダイオード６２ａ，６２ｂが選択トランジスタ６３ａ，６３ｂを介して出力回路６８にそれぞれ接続されていることにある。すなわち、フォトダイオード６２ａ，６２ｂが並列に接続されていることにある。もちろん、複数のフォトダイオード６２で１つの出力回路６８を共有する方法としては、こればかりでなく他の方法もある。例えば、１つのフォトダイオードのみ出力回路６８に接続し、他のフォトダイオードは出力回路６８に接続された上記１つのフォトダイオードを介して出力回路６８に接続する、いわゆる直列接続による方法である。しかし、この直列接続による方法では、他のフォトダイオードに蓄積された検出信号を破壊することなく、複数のフォトダイオードそれぞれの出力信号を独立して読み出すことは困難である。従って、実施例に示した構成を使用するのが良い。
一般に、増幅型ＭＯＳ型固体撮像装置においては、各単位セルにおける画素に相当する受光部であるフォトダイオードの出力信号を、その単位セルに設けられた増幅トランジスタ６４を通して増幅して取り出す。そのため、この増幅の際に、増幅トランジスタ６４の閾値電圧のバラツキが信号に重畳されることになる。ゆえに、たとえ各単位セルにおける各フォトダイオード６２の電位がそれぞれ同じであったとしても、そのフォトダイオードの所属する単位セルでの増幅トランジスタがそれぞれ別物であり、各増幅トランジスタ６４の閾値電圧が異なるので、出力信号が同じとはならず、撮像した画像を再生すると増幅トランジスタ６４の閾値バラツキに対応する雑音が発生する。
このように各単位セルでの増幅トランジスタ６４で閾値電圧が異なり、各単位セルで固有なものであるために、再生した画像に場所的に固定されて分布する雑音、つまり、２次元状の雑音となる。この雑音は２次元空間である画面上で、場所的に固定されているという意味で、固定パターン雑音と呼ばれることは前述した通りである。
このため、本実施例においては、従来例としての構成である図１の回路における出力部の信号転送トランジスタと蓄積容量よりなる回路の代わりに、この固定パターン雑音を抑圧するための雑音除去回路（ノイズキャンセラ回路）が設けられている。図５７では、雑音除去回路（ノイズキャンセラ回路）としては電圧領域で信号と雑音との差分をとる相関二重サンプリング型を示したが、雑音除去回路の型は、相関二重サンプリング型には限定されず、種々の雑音除去回路が用いられている。
次に、図６２のタイミングチャートを参照し、このようなノイズキャンセラ回路を備えた本発明で用いられるＭＯＳ型固体撮像装置の動作について説明する。なお、負荷トランジスタ９の共通ドレイン端子２０、インピーダンス変換回路のトランジスタ２８の共通ゲート端子３６、クランプトランジスタの共通ソース端子３８はＤＣ（直流）駆動であるので、タイミングチャートから省略している。
つまり、インピーダンス変換回路を構成するトランジスタ２８−１，２８−２，…の共通ゲート端子３６の電圧は、本ＭＯＳ型固体撮像装置の動作時、ハイレベルの状態におかれ、常にオンとなる。また、クランプトランジスタ４０−１，４０−２，…の共通ソース端子３８の電圧は、本ＭＯＳ型固体撮像装置の動作時、常にローレベルにおかれる。そして、共通ソース端子３６がハイレベルの状態におかれることにより、インピーダンス変換回路のトランジスタ２８−１，２８−２，…は常にオンで、垂直信号線８−１，８−２，…が伝達する信号レベル（電圧レベル）対応にトランジスタ２６−１，２６−２，…が駆動されることで、トランジスタ２６−１，２６−２，…とトランジスタ２８−１，２８−２，…の回路から垂直信号線８−１，８−２，…が伝達する信号レベル対応に電圧信号が出力される構成である。トランジスタ２６−１，２６−２，…とトランジスタ２８−１，２８−２，…は図に示すように、それぞれ対応するペアのもの同士が、そのソース-ドレイン間を直列接続してシステム電源の正極側（所定レベルの直流電圧）とグランドレベル側に接続されており、トランジスタ２８−１，２８−２，…がオンであれば、垂直信号線８−１，８−２，…が伝達する信号レベル対応にトランジスタ２６−１，２６−２，…が駆動されて所定レベルの直流電圧の範囲で電圧を出力できる。つまり、トランジスタ２６−１，２６−２，…とトランジスタ２８−１，２８−２，…でインピーダンス変換して垂直信号線８−１，８−２，…が伝達する信号レベル対応の電圧信号をノイズキャンセラ回路に与える構成となる。
トランジスタ２６−１，２６−２，…とトランジスタ２８−１，２８−２，…とで構成されるインピーダンス変換回路からの出力は、垂直信号線８−１，８−２，…それぞれに対応して設けられているサンプルホールドトランジスタ３０−１，３０−２，…を介して、これも垂直信号線８−１，８−２，…それぞれに対応して設けられているクランプ容量３２−１，３２−２，…に伝達される構成であり、サンプルホールドトランジスタ３０−１，３０−２，…のオンの状態であれば、インピーダンス変換回路からの出力は、対応するクランプ容量３２−１，３２−２，…に伝達されて、ここに蓄積できる仕組みであり、サンプルホールドトランジスタ３０−１，３０−２，…をオフにすることで垂直信号線８−１，８−２，…からの出力の伝達を止めることができる仕組みである。
本装置は、撮像動作中においては、インピーダンス変換回路を構成するトランジスタ２８−１，２８−２，…の共通ゲート端子３６の電圧がハイレベルの状態におかれ、常にオン状態である。また、クランプトランジスタ４０−１，４０−２，…の共通ソース端子３８の電圧は、常にローレベルにおかれている。
この状態において、水平（row）アドレス線６−１にハイレベル（論理信号レベル“Ｈ”）のアドレスパルスを印加すると、当該水平アドレス線６−１に接続されている単位セルＰ１−１−１，Ｐ１−１−２，…の垂直選択トランジスタ６５がオンとなり、増幅トランジスタ６４と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
増幅トランジスタ６４のゲートには、フォトダイオード６２ａ，６２ｂのうち、選択トランジスタ６３ａ，６３ｂで選択されたいずれか１つのフォトダイオードの電圧を与えることができる。増幅トランジスタ６４はこのゲートに与えられた電圧を増幅してドレインに出力するので、選択トランジスタ６３ａ，６３ｂでフォトダイオード６２ａ，６２ｂを選択することで、単位セルからは自己の有するフォトダイオードの受光量対応の電圧を、垂直（row）信号線８−１，８−２，…のうち、その単位セル対応の垂直（row）信号線に出力することができる。
ノイズキャンセラ回路ではその構成要素であるサンプルホールドトランジスタ３０−１，３０−２，…の共通ゲート３７をハイレベルとしてこれらサンプルホールドトランジスタ３０−１，３０−２，…をオンする。これにより、クランプ容量３２−１，３２−２，…には垂直信号線８−１，８−２，…からの出力、厳密にはインピーダンス変換回路を介してインピーダンス変換された垂直信号線８−１，８−２，…出力が伝達されるようになる。
ノイズキャンセラ回路ではその構成要素であるクランプトランジスタ４０−１，４０−２，…の共通ゲート４２を所定の周期で所定時間幅分、ハイレベルとしてこれらクランプトランジスタ４０−１，４０−２，…をオンする。これにより、ノイズキャンセラ回路の構成要素であるクランプ容量３２−１，３２−２，…とサンプルホールド容量３４−１，３４−２，…の接続点は、このクランプトランジスタ４０−１，４０−２，…により、前記所定時間幅の間、共通ソース端子３８の印加電圧レベルであるローレベルになり、サンプルホールド容量３４−１，３４−２，…はこの共通ソース端子３８の電圧レベルまで下がる。つまり、サンプルホールド容量３４−１，３４−２，…は片端が接地されて接地レベルとなっており、この状態において、サンプルホールド容量３４−１，３４−２，…の電荷は共通ソース端子３８の電圧レベルであるローレベルになるので、サンプルホールド容量３４−１，３４−２，…の蓄積電荷は放電されてこのローレベルに落ち着く。これがリセット状態でのレベルである。前記所定の時間幅分の時間が過ぎると、リセット状態は解かれる。
次に、リセット線７−１にハイレベルのリセットパルスが印加されると、当該リセット線７−１に接続されている単位セルＰ１−１−１，Ｐ１−１−２，…のリセットトランジスタ６６がオンとなる。リセットトランジスタ６６は、増幅トランジスタ６４の入力側の電荷をリセットするための回路であるから、このリセットにより、出力回路６８の入力端子の電荷がリセットされることになる。つまり、出力回路６８は入力が零になる。
このため、出力回路６８はその構成要素である増幅トランジスタ６４の出力成分のみを出力することになる。この状態においての増幅トランジスタ６４の出力成分は、当該増幅トランジスタ６４の有する閾値バラツキに対応した雑音成分である。
このように、単位セルＰ１−１−１，Ｐ１−１−２，…のリセットにより、出力回路６８からはフォトダイオード６２に信号電荷が無い時の増幅トランジスタ６４の出力成分、すなわち、当該増幅トランジスタ６４の有する閾値バラツキに対応した雑音成分が、出力信号として出力されることになる。
次に、ノイズキャセラ回路の構成要素であるクランプトランジスタ４０−１，４０−２，…の共通ゲート４２をローレベル（論理信号レベル“Ｌ”）にし、クランプトランジスタ４０−１，４０−２，…をオフする。このクランプトランジスタ４０−１，４０−２，…をオフ制御したことにより、ノイズキャンセラ回路の構成要素であるクランプ容量３２−１，３２−２，…とサンプルホールド容量３４−１，３４−２，…の接続点は、共通ソース端子３８から電気的に切り離され、サンプルホールド容量３４−１，３４−２，…は垂直信号線８−１，８−２，…からの出力が伝達可能な状態になる。
このため、垂直信号線８−１，８−２，…に現れている雑音成分はクランプ容量３２−１，３２−２，…とサンプルホールド容量３４−１，３４−２，…とにより構成される直列容量に蓄積される。なお、クランプされるタイミングはクランプパルスがオフになるときで、リセットパルスとＰＤ選択パルスの間である。
こうして雑音成分の蓄積が終わると次に信号成分の読み出しのシーケンスに移る。単位セルＰ１−１−１，Ｐ１−１−２，…においては、リセット後、フォトダイオード６２ａおよび６２ｂにおいて、信号電荷の蓄積が行われており、次に、これを読み出す。この読み出しは雑音成分の蓄積のシーケンス毎に例えば、最初はフォトダイオード６２ａ、次の雑音成分の蓄積のシーケンス終了後ではフォトダイオード６２ｂ、そして、その次の雑音成分の蓄積のシーケンス終了後ではフォトダイオード６２ａという具合に交互に行う。
フォトダイオード６２ａに蓄積された信号電荷の読み出しには、フォトダイオード選択線２２−１にハイレベルの選択パルスを印加する。すると、単位セルＰ１−１−１，Ｐ１−１−２，…内の出力回路６８からはフォトダイオード６２ａの出力信号（つまり、“信号電荷成分＋雑音成分”）が出力され、それぞれの単位セルＰ１−１−１，Ｐ１−１−２，…内の増幅トランジスタ６４により増幅されてその単位セル対応の垂直信号線８−１，８−２，…に出力される。
前述したように、クランプ容量３２−１，３２−２，…とサンプリングホールド容量３４−１，３４−２，…とにより構成される直列容量には既に雑音成分が蓄積されているので、当該直列容量の接続点であるクランプノード４１−１，４１−２，…には垂直信号線８−１，８−２，…の電圧変化分、すなわち“信号成分＋雑音成分”から“雑音成分”を差し引いた信号、つまり、固定パターン雑音のない、フォトダイオード６２ａの受光量対応の検出出力である信号成分電圧のみが現れる。
なお、このように、まず“雑音成分”のみを読み出し、この後、“信号成分＋雑音成分”を読み出すと、リセット動作によって生じるランダム雑音も同時に除去することができる。
次に、サンプルホールドトランジスタ３０−１，３０−２，…の共通ゲート３７をローレベルとする。これにより、これらサンプルホールドトランジスタ３０−１，３０−２，…はオフされ、このオフによって垂直信号線８−１，８−２，…からノイズキャンセラ回路への出力信号は遮断される。
従ってクランプ容量３２−１，３２−２，…とサンプルホールド容量３４−１，３４−２，…による直列容量でのサンプリングは終了し、これらクランプ容量３２−１，３２−２，…とサンプルホールド容量３４−１，３４−２，…による直列容量にはその時点までで蓄積した電荷が保持されることとなる。このため、クランプノード４１−１，４１−２，…に現れている雑音のない電圧がサンプルホールド容量３４−１，３４−２，…に蓄積され、保持されたことになる。
この後、水平選択トランジスタ１２−１，１２−２，…に水平アドレスパルスを順次印加することにより、サンプルホールド容量３４−１，３４−２，…に蓄積されている雑音のないフォトダイオード６２ａ（または６２ｂ）の信号が信号出力端（水平信号線）１５から読み出される。
このように、まず“雑音成分”のみを読み出し、この後、“信号成分＋雑音成分”を読み出して単位セル別の画素信号成分のみを得、この画素信号成分は水平アドレス回路１３によりテレビスキャンの順序に従った読み出し順序でオン／オフ駆動制御されるトランジスタ１２−１，１２−２，…を介して信号出力端１５に出力させることで、固定パターン雑音の無い画素信号が得られる。
これでフォトダイオード６２ａの信号の読み出しが終わる。
フォトダイオード６２ａの信号の読み出しの次はフォトダイオード６２ｂの信号の読み出しである。
これは、まずはじめに垂直（column）アドレス線６−１にハイレベルのアドレスパルスを印加する。そして、このときは、フォトダイオード選択線２２−１の代わりにフォトダイオード選択線２４−１にハイレベルの選択パルスを印加し、出力回路６８からフォトダイオード６２ｂの出力信号を出力させる。他の動作はフォトダイオード６２ａの信号の読み出しの際の上述の一連の動作と同じである。
以下、同様に、水平アドレス線６−２，６−３，…について上述の動作を繰り返すことにより、２次元状に配置された全てのセルの信号を取り出すことが出来る。
従来のように単位セルが１画素に相当し、従って、１フレーム期間中に単位セル内のフォトダイオードの検出信号の読み出しを１回しか行わない動作シーケンスである場合には、本発明で用いられるＭＯＳ型固体撮像装置のように、単位セルが複数画素に相当する構成としたものでは、単位セルの出力回路は１画素分、すなわち、１フォトダイオードの検出信号しか読み出せず、単位セル内の複数のフォトダイオードそれぞれの検出信号を１フレーム期間中に読み出すことは出来ないことになる。
しかし、本実施例のＭＯＳ型固体撮像装置の駆動方法は、テレビジョン方式における１フレーム期間中の奇数フィールドと偶数フィールドそれぞれの水平ブランキング期間に、それぞれ１回ずつ垂直選択トランジスタ６５をオンにして出力回路６８を動作させ、１回目（奇数フィールドでの自画素対応のラスタ走査位置における水平ブランキング期間）はフォトダイオード６２ａ、２回目（偶数フィールドでの自画素対応のラスタ走査位置における水平ブランキング期間）はフォトダイオード６２ｂの検出信号を読み出すことができるので、単位セルが微細化されたＭＯＳ型固体撮像装置を駆動することができる。
このように、１フレーム期間中に出力回路を２回以上動作させないと、全てのフォトダイオードの検出信号を読み出すことは出来ない。また、１回読み出してから次に読み出す前に出力回路をリセットしないと、次回からの読み出し信号には前回の読み出しの時の信号が重畳されてしまう。
また、本実施例のＭＯＳ型個体撮像装置においては、充放電用のリセットトランジスタ６６が増幅トランジスタ６４のゲートに接続されており、フォトダイオードの電位のリセットをフォトダイオード選択トランジスタ６３を介して行なうという特徴がある。この場合、フォトダイオード６２ａ，６２ｂに増幅トランジスタ６４が１つずつ接続されている場合と比較して、単位セル当たりのトランジスタの数が減るという利点がある。
また、本実施例においては、単位セル内には受光部を構成するフォトダイオードが２つあり、これら２つのフォトダイオードが、同じ１組の出力回路を共有しているという特徴がある。このため、本実施例のＭＯＳ型個体撮像装置をテレビジョンの撮像に適用した場合、テレビジョンの１水平ブランキング期間中に増幅トランジスタ６４を用いて電荷信号を読み出す回数が１回であり、駆動しやすい。要するに、本実施例の特徴は、読み出し方向と共有方向とが異なっていることである。
ここで、図６２のタイミングの先後関係を説明する。必須の順番は、次の３つある。
（1）垂直アドレスの立ち上がり→リセットパルスの立ち下がり→クランプパルスの立ち下がり→フォトダイオード選択パルスの立ち上がり→フォトダイオード選択パルスの立ち下がり→サンプルホールドパルスの立ち下がり→垂直アドレスの立ち下がり
（2）サンプルホールドパルスの立ち上がり→フォトダイオード選択パルスの立ち上がり
（3）クランプパルスの立ち上がり→フォトダイオード選択パルスの立ち上がり
なお、垂直アドレスの立ち上がり、サンプルホールドパルセスの立ち上がり、クランプパルスの立ち上がり、リセットパルスの立ち上がりの前後関係は任意であるが、好ましくは、次の順番がよい。
垂直アドレスの立ち上がり→サンプルホールドパルスの立ち上がり→クランプパルスの立ち上がり→リセットパルスの立ち上がり
このように、図６２の動作によれば、クランプノード４１には、リセットされて信号がない時（つまり、フォトダイオード出力信号成分がなく、雑音成分のみのとき）と、信号がある時（つまり、フォトダイオード出力信号成分＋雑音成分）との差の電圧が現れるため、増幅トランジスタ６４の閾値バラツキによる固定パターン雑音が補償される。すなわち、クランプトランジスタ３０、クランプ容量３１、サンプルホールドトランジスタ４０、サンプルホールド容量３４からなる回路がノイズキャンセラ回路として作用する。
なお、本実施例のノイズキャンセラ回路は、ソースフォロワ回路からなるインピーダンス変換回路２６、２８を介して垂直信号線８に接続されている。すなわち、垂直信号線８はトランジスタ２６のゲートに接続されている。このトランジスタ２６のゲート容量は非常に小さいので、事実上、セルの増幅トランジスタ６４は垂直信号線のみを充電すれば良いことから、ＣＲの時定数が短く、すぐに定常状態になる。そのため、リセットパルス、フォトダイオード選択パルスの印加タイミングを早くすることができ、短時間でノィズキャンセル動作をさせることができる。
テレビジョン信号の場合、ノイズキャンセル動作はテレビジョン走査の水平ブランキング期間内に行う必要があり、本実施例のように、短時間で正確にノイズキャンセルできることは大きな長所である。さらに、ノイズキャンセル動作に含まれる“雑音”出力時と“信号＋雑音”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスが同じであるので、正確にノイズをキャンセルすることができる。
すなわち、“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
次に、本実施例のＭＯＳ型固体撮像装置のデバイス構造を説明する。
図５７の回路構成から分るように、クランプ容量３２とサンプルホールド容量３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができ、単位セルを小型化できる。
具体的には、図２４に示すように、シリコン基板７２上に第１の絶縁膜７４を介して第１の電極７６を形成することにより、サンプルホールド容量３４を構成し、さらに第１の電極７６上に第２の絶縁膜７８を介して第２の電極８０を形成することにより、クランプ容量３２を構成する。
この図からも明らかなように、第１の電極７６が共通電極となり、クランプ容量３２とサンプルホールド容量３４が積層形成されているので、個別に形成する場合の１／２の面積で同じ容量値を得ることが可能となる。
本実施例においては、単位セルＰ１−１−１、Ｐ１−１−２，…や、垂直アドレス回路５、水平アドレス回路１３などの周辺回路は、ｐ-型基板上にｐ+型不純物層を形成した半導体基板上に形成されている。
図２５Ａ、図２５Ｂは、このような半導体基板の断面図である。図に示すように、ｐ-型基板８１上にｐ+型不純物層８２を形成した半導体基板にフォトダイオード８３などのセル要素が形成されている。
半導体基板をこのような構成にすることにより、ｐ-／ｐ+境界にある拡散電位により、ｐ-型基板８１で発生した暗電流がｐ+側へ流れ込むのを一部防止することができる。
電子の流れを詳しく解析した結果を簡単に述べると、ｐ-側で発生した電子にとって、ｐ+不純物層８２の厚さＬがｐ+とｐ-の濃度の比相当倍、すなわち、Ｌ・ｐ+／ｐ-に見える。
すなわち、図２５Ｂに示すように、暗電流の発生源であるｐ-基板８１からフォトダイオード８３までの距離が、ｐ+／ｐ-倍ほど、遠くなったように見えることになる。暗電流は、基板深部から流れ込むもの以外にフォトダイオード８３近傍の空乏層内で発生するものがあり、この空乏層内で発生する暗電流は、基板深部から流れ込む暗電流とほぼ同じ程度ある。空乏層の厚さは約１μｍ程度であり、基板深部から流れ込む暗電流は約１００μｍの深さからも流れてくる。この深さはｐ型半導体内部での電子の拡散距離と呼ばれているものである。この厚さの差にも関わらず暗電流が同等なのは、単位体積あたりの暗電流の発生確率が空乏層内部の方が高いためである。ここで、空乏層で発生する暗電流は原理的に信号電流と分離することができないので、暗電流の低減は基板深部から流れ込む成分を減ずることによってなされる。
また、ｐ-型基板７１上にｐ+型不純物層７２を形成した半導体基板にセルを形成するので、暗電流が発生することによる基板電位の変動を防止することができ、その結果、雑音除去回路（ノイズキャンセラ回路）を正常に動作させることができる。ｐ型基板は厚いため、抵抗が低く、後述するように雑音除去回路を確実に動作させることができる。
また、素子温度が上昇すると基板深部からの成分の方が急激に増加するので、これが重要である。その目安は、基板深部からの成分が空乏層で発生した成分よりも十分小さいことであり、具体的には、基板深部からの暗電流が空乏層内部からのものに比べて約１桁下であればいい。すなわち、ｐ+／ｐ-を１０に設定して基板深部からのものを約１／１０にすればいい。
さらに、基板深部からの暗電流は、ｎ型基板とｐ型ウェルとで構成される半導体基板ではほぼ全くないといってよいが、このような半導体基板と同じレベルにするためにはｐ+／ｐ-を１００に設定して基板深部からの暗電流を約１／１００にする必要がある。
従来の実績のあるＣＣＤでは、ｎ型の埋め込みチャネルの不純物濃度が約１０16ｃｍ-3程度であり、この埋め込みチャネルの拡散層を安定して製造するための埋め込みチャネルを囲むｐ型層（ここではｐ型基板）の不純物濃度は約１０15ｃｍ-3である。
ｐ+層の濃度はｐ+／ｐ-を１０にする場合は約１０16ｃｍ-3程度、ｐ+／ｐ-を１００にする場合は約１０17ｃｍ-3程度となり、ｎ型の埋め込みチャネルの不純物濃度の約１０16ｃｍ-3と同程度又は１桁逆転してしまう。
このため、従来実績のあるのＣＣＤではこのような不純物濃度のｐ+層を使うことは考えられなかった。また、ｐ-層の濃度を下げると基板のシート抵抗が高くなるという問題が出てくる。
しかしながら、増幅型のＭＯＳ撮像装置ではＣＣＤの埋め込みチャネルがないためｐ-層の濃度を下げずにｐ+／ｐ-の値をある程度自由に設定できる。
そこで、ｐ型ウェルの抵抗を下げ、ｎ型基板とｐ型ウェルとで構成される半導体基板の構造を改善することによってもセルを構成することができる。
図２６は、ｎ型基板８５上にシート抵抗の低いｐ+ウェル８６を用いた単位セルの断面図である。また、図２７は、ＣＣＤの単位セルの断面図を示す。
ＣＣＤの単位セルのｎ型基板８７、ｐ型ウェル８６、ｎ型埋め込みチャネル８９の不純物濃度は安定して製造を行うために、それぞれ約１０14ｃｍ-3、約１０15ｃｍ-3、約１０16ｃｍ-3程度にしてある。
ｎ型フォトダイオード９０の不純物濃度はある程度自由に設定できるため、製造上の制約はあまりない。ｐ型ウェル８６のシート抵抗は上記の不純物濃度では約１００ｋΩ／□程度の値である。ＣＣＤは、前述のようにこのような高い値でも雑音が非常に小さい。
一方、増幅型のＭＯＳ撮像装置で雑音除去回路（ノイズキャンセラ回路）を使用する場合、このｐ型ウェルのシート抵抗は非常に重要である。何故ならば、リセットパルスによるｐ型ウェル８６の電位の擾乱が収まる時間がこの装置を応用するシステムにマッチングしなければならないからである。
テレビジョン方式の場合、水平帰線期間が設けられ、この間は、画像信号を送らない。従って、この間に前述のリセットパルスによるｐ型ウェル８６の電位の擾乱をあるレベルまで小さくする必要がある。従って、現行のテレビジョン方式であるＮＴＳＣ方式では、雑音除去回路（ノイズキャンセラ回路）を動作させるに許される期間は、水平帰線期間である約１１［μｓ］の間である。この時間のあいだに、ｐ型ウェル８６の電位の擾乱が０．１［ｍＶ］程度まで収まるようにする必要がある。
この０．１［ｍＶ］という非常に小さい値は、ＣＣＤの雑音電圧出力がこの程度であることから起因している。１１［μｓ］という非常に短い時間で０．１［ｍＶ］という非常に小さい値に落ちつかせるには、詳しい解析よるとｐ型ウェル８６のシート抵抗を１ｋΩ／□以下にしなければならない。これは従来のＣＣＤの約１／１００である。
そのためには、ｐ型ウェル８６の不純物濃度を約１００倍にする必要があり、ｐ型基板のところで既に説明したように、ＣＣＤでは適用不可能な濃度である。さらにハイビジョンテレビ方式では水平帰線期間が３．７７［μｓ］であり、ｐ型ウェル８６のシート抵抗を３００Ω／□以下にしなければならない。
他の変形例としては、高濃度のｐ+型サンドイッチ層を基板上に形成し、表面をそれより濃度の低いｐ型層にすることが考えられる。
図２８は、ｐ-型基板９１とｐ型層９３との間にｐ+型サンドイッチ層９２を形成した半導体基板の構成を示す図である。また、図２９は、ｎ型基板９５とｐ型層９７との間にｐ+型サンドイッチ層９６を形成した半導体基板の構成を示す図である。
このようなｐ+型サンドイッチ層は高加速度のメガボルトイオン打ち込み機により実現できる。
上記ｐ型層には、単位セルの構成要素であるフォトダイオー８３、トランジスタなどの他に、水平アドレス回路、垂直アドレス回路などの周辺回路も形成される。
図３０は、フォトダイオード８３の周囲を高濃度のｐ型ウェル１０３で囲み、ｎ型基板１０１上の他の部分を他のｐ型ウェル１０２で形成することにより構成される半導体基板の構成を示す図である。
このような構成を採用することにより、フォトダイオード８３への暗電流の漏れ込みを防止することができる。なお、半導体基板１０１は、ｐ-型基板であってもよい。
さらに、セル周辺の水平アドレス回路や垂直アドレス回路の一部又は全部を形成するｐ型ウェルの濃度は回路設計の方から決められており、セルの最適値とは異なるため撮像領域を形成するｐ型ウェルとは別のｐ型層にすることも考えられる。
図６３は、ｎ型基板１０５上に撮像領域を構成するｐ型ウェル１０６を形成するとともに、周辺回路部を構成する他のｐ型ウェル１０７を別々に形成した半導体基板の構成を示す図である。
このような構成とすることにより、各構成要素に適したｐ型ウェルを形成することができる。なお、上記ｎ型基板１０５は、ｐ-型基板であっても良い。
図６４は、ｎ型基板１０５上に撮像領域を形成するｐ+型サンドイッチ層１０８及び濃度の低いｐ型層１０９を形成するとともに、周辺回路部に他のｐ型ウェル１０７を形成したものである。
このような構成とすることにより、各構成要素に適したｐ型ウェルを形成することができ、フォトダイオードへの暗電流の漏れ込みを防止することができる。なお、上記ｎ型基板１０５は、ｐ-型基板であっても良い。
以上説明したように、本実施例によれば、垂直（column）方向に隣接する複数（ここでは、２つ）のフォトダイオードで１つの出力回路を共有する単位セルを用いているので、単位セルの面積を微細化することができる。出力回路を共有するフォトダイオードの数は２つに限られずに、３つ以上でも良い。
また、出力回路６８の変形例として、図６５に示すように、垂直選択トランジスタ６６の代わりに垂直選択容量６９を設けるようにしてもよい。この構成では、単位セル当たりの構成トランジスタ数をさらに削減することができ、画素当たりの必要トランジスタ数を削減してセルの微細化に一層有利となる。
アドレス線６−１にハイレベルの電圧を印加すると、増幅トランジスタのゲート電圧が高電圧側にシフトする。隣接する単位画素の増幅トランジスタのゲート電圧は低いままであるので、垂直信号線８−１にはアドレスされて増幅トランジスタの信号が現れる。
また、単位セルの出力を、ノイズキャンセラ回路を介して出力する構成としているので、単位セルの増幅トランジスタの閾値バラツキに応じた固定パターン雑音を取り除くことができる。そして、この実施例では単位セルの出力を、高速動作可能な本発明よるノイズキャンセラ回路を介して出力する構成としているので、ＭＯＳセンサを動画像用の撮像装置に適用した場合でも、フレーム毎あるいはフィールド毎の限られた時間内に単位セルの増幅トランジスタの閾値バラツキに応じた固定パターン雑音を取り除く処理ができて、テレビジョン方式でも十分に利用可能な増幅型ＭＯＳ固体撮像装置が得られるようになる。さらに、ノイズキャンセラ回路においては、クランプ容量３２−１，３２−２，…（以下、これらを３２と総称する。他の添え字付きの部材についても同様）とサンプルホールド容量３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができ、単位セルを小型化できる。
さらに、ノイズキャンセラ回路はインピーダンス変換回路を備えており、単位セルの出力をこのインピーダンス変換回路を介して取り込むので、“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
すなわち、本実施例に示したノイズキャンセラ回路においてはトランジスタ２６−１と２８−１、２６−２と２８−２、２６−３と２８−３、…で構成されるインピーダンス変換回路は、トランジスタ２８−１、２８−２、２８−３、…がインピーダンス変換回路の動作をオンオフするスイッチとしての役割を果たし、トランジスタ２６−１、２６−２、２６−３、…が垂直信号線８−１、８−２、８−３、…からの出力信号の伝達をする役割を果たしている。そして、トランジスタ２６−１、２６−２、２６−３、…は半導体基板上に微細化して形成することで、ゲート容量を小さくすることができ、このゲート容量を小さくできる分、ノイズキャンセラ回路が動作する際の、ＣＲの時定数を短くすることができ、リセットパルス、フォトダイオード選択パルスの印加タイミングを早くすることができて、短時間でノイズキャンセル動作をさせるのに役立ち、テレビジョン信号のようにノイズキャンセル動作をテレビジョン走査の水平ブランキング期間内に済ませる必要があるような場合にも、有効である。
また、本実施例に示したノイズキャンセラ回路は、ＩＣ（集積回路）化するに際して、単位セルを形成する半導体基板として、ｐ-型不純物基体と、ｐ-型不純物基体上に形成されたｐ+型不純物層とからなる基板を用いるようにすることにより、単位セルに侵入する暗電流を低減することができ、かつ、基板表面の電位を安定させることができるので、ノイズキャンセラ回路を確実に動作させて、確実な雑音除去をすることができる。
ゆえに、本実施例によれば、小形化可能であり、高速動作が可能で、しかも、雑音除去性能が確かな、信頼性の高いノイズキャンセラ回路が提供でき、従って、このノイズキャンセラ回路を増幅型ＭＯＳセンサに組み込むことで、小形、高速で、しかも、雑音除去性能が確かな、信頼性の高い増幅型ＭＯＳ固体撮像装置が得られるようになる。
第２６実施例
次に、第２６実施例を説明する。この実施例は、第２５実施例におけるノイズキャンセラ回路部分を変形した実施例である。
図６６は、本発明で用いられる第２６実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。本実施例においては、単位セルＰ１−ｉ−ｊ付近の回路構成は第２５実施例と同じである。
各垂直信号線８−１，８−２，…の他端は、それら対応に設けられるクランプ容量１３１−１，１３１−２，…、クランプトランジスタ１３２−１，１３２−２，…、水平選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５に接続される。
第０Ａ１実施例のノイズキャンセラ回路と異なり、この実施例では、クランプ容量１３１−１，１３１−２，…は直接、それぞれの対応する垂直信号線８−１，８−２，…に接続される。また、各クランプ容量１３１−１，１３１−２，…と、これに対応する各サンプルホールドトランジスタ１３３−１，１３３−２，…との間にはそれぞれ対応するクランプトランジスタ１３２−１，１３２−２，…のドレインが接続される。
クランプトランジスタ１３２−１，１３２−２，…のソースは共通ソース端子１４１に接続され、ゲートは共通ゲート端子１４２に接続される。サンプルホールドトランジスタ１３３−１，１３３−２，…と、水平選択トランジスタ１２−１，１２−２，…との接続点はサンプルホールド容量１３４−１，１３４−２，…を介して接地される。
次に、図６７のタイミングチャートを参照して、このように構成されたＭＯＳ型固体撮像装置の動作について説明する。なお、負荷トランジスタ９の共通ドレイン端子２０、クランプトランジスタの共通ソース端子１４１はＤＣ駆動であるのでタイミングチャートでは省略した。
単位セルは、図６１に示すものを適用して説明する。
水平アドレス線６−１にハイレベルのアドレスパルスを印加すると、当該アドレス線６−１に接続されている単位セルＰ１−１−１，Ｐ１−１−２，…の垂直選択トランジスタ６６がオンとなり、増幅トランジスタ６２と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
サンプルホールドトランジスタ１３３−１，１３３−２，…の共通ゲート１４３をハイレベルとしてサンプルホールドトランジスタ１３３−１，１３３−２，…をオンする。この後、クランプトランジスタ１３２−１，１３２−２，…の共通ゲート１４２をハイレベルとしてクランプトランジスタ１３２−１，１３２−２，…をオンする。
次にリセット線７−１にハイレベルのリセットパルスを印加すると、当該リセット線７−１に接続されている単位セルＰ１−１−１，Ｐ１−１−２，…のリセットトランジスタ６６がオンとなり、出力回路６８の入力端子の電荷がリセットされる。このため、出力回路６８からはフォトダイオード６２に信号電荷が無いときの増幅トランジスタ６４の閾値バラツキに応じた雑音成分が出力される。
次にクランプトランジスタ１３２−１，１３２−２，…の共通ゲート１４２をローレベルとしてクランプトランジスタ１３２−１，１３２−２，…をオフする。
このため、垂直信号線８−１，８−２，…に現れている雑音成分はクランプ容量１３１−１，１３１−２，…に蓄積される。単位セルＰ１−１−１，Ｐ１−１−２，…においては、フォトダイオード６２ａはリセット後、信号電荷の蓄積が行われており、次にこれを読み出す。そのためには、フォトダイオード選択線２２−１にハイレベルの選択パルスを印加する。すると、出力回路６８からはフォトダイオード６２ａの出力信号（すなわち、“信号電荷成分＋雑音成分”）が出力される。
前述したように、クランプ容量１３１−１，１３１−２，…には既に“雑音成分”が蓄積されているので、クランプノード１４５には垂直信号線８−１，８−２，…の電圧変化分、すなわち、“信号成分＋雑音成分”から“雑音成分”を差し引いた、固定パターン雑音の無い信号電圧のみが現れる。サンプルホールドトランジスタ１３３−１，１３３−２，…はオンされており、同じ信号電圧がサンプルホールド容量１３４−１，１３４−２，…端に現れている。
そして、サンプルホールドトランジスタ１３３−１，１３３−２，…の共通ゲート１４３をローレベルとしてサンプルホールドトランジスタ１３３−１，１３３−２，…をオフする。このため、クランプノードに現れている雑音の無い電圧がサンプルホールド容量１３４−１，１３４−２，…に蓄積される。
この後、水平選択トランジスタ１２−１，１２−２，…に水平アドレスパルスを順次印加することにより、サンプルホールド容量１３４−１，１３４−２，…に蓄積されている雑音の無いフォトダイオード６２ａの信号が信号出力端（水平信号線）１５から読み出される。
次に水平アドレス線６−１にハイレベルのアドレスパルスを印加するときは、フォトダイオード選択線２２−１の代わりにフォトダイオード選択線２４−１にハイレベルの選択パルスを印加し、出力回路６８からフォトダイオード６２ｂに出力信号を出力させる。他の動作は上述したものと同じである。
以下、同様に、水平アドレス線６−２，６−３，…について上述の動作を繰り返すことにより、２次元状に配置されたすべてのセルの信号を取り出すことができる。
以上、本実施例のノイズキャンセラ回路は、第２５実施例の構成で採用していたインピーダンス変換回路を廃止したものである。この構成によっても確実にノイズキャンセルが可能であり、固定パターン雑音を除去して信号成分のみを得ることができるようになる。また、回路はインピーダンス変換回路を廃止した分、簡単になり、回路がコンパクトになって、一層の小形化に寄与する。
第２７実施例
図６８は、本発明で用いられる第２７実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ１−ｉ−ｊ付近の回路構成は第２５実施例と同じである。
第２７実施例は、第２５実施例のインピーダンス変換回路を第２６実施例のノイズキャンセラ回路に接続した例である。なお、クランプトランジスタ１３２の共通ソースは本実施例ではＤＣ（直流）駆動している。
第２６実施例のノイズキャンセラ回路において、ノイズキャンセルの精度が問題になる場合に、本実施例のように、第２５実施例のインピーダンス変換回路を入力段に設けて単位セルの出力をインピーダンス変換することにより、“雑音成分”のみの出力時と、“信号成分＋雑音成分”の出力時とで、単位セルからみたノイズキャンセラ回路のインピーダンスをほぼ同一にして、いずれの状態での“雑音成分”もほぼ同一にし、精度の良いノイズキャンセルを行えるノイズキャンセラ回路とすることができる。
第２８実施例
図６９は、本発明で用いられる第２８実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図であり、ノイズキャンセラ回路の構成を変えたものである。この第２８実施例では垂直信号線８−１，８−２，…に現れる電圧をスライストランジスタ１５０のゲート容量を介して電荷に変換し、電荷領域で引き算をすることにより雑音を抑圧する構成のノイズキャンセラ回路としたことが特徴である。
つまり、電圧領域でノイズがキャンセルされる第２５実施例に対して、電荷領域でノイズキャンセルされる方式である。単位セルＰ１−ｉ−ｊ付近の回路構成は第２５実施例と同じである。
第２８実施例においては、ノイズキャンセラ回路は図６９に示すように、スライストランジスタ１５０−１，１５０−２，…、スライス容量１５２−１，１５２−２，…、スライスリセットトランジスタ１５６−１，１５６−２，…、スライス電荷転送容量１６２−１，１６２−２，…、ドレインリセットトランジスタ１６６−１，１６６−２，…、そして、水平選択トランジスタ１２−１，１２−２，…とから構成されている。
スライストランジスタ１５０−１、１５０−２，…は、垂直信号線８−１，８−２，…対応に１対１で設けられている。スライストランジスタ１５０−１、１５０−２，…のゲート側は、垂直信号線８−１，８−２，…のうち、それぞれの対応するものに接続されている。その接続端は、垂直信号線８−１，８−２，…の２つある端部のうち、負荷トランジスタ９−１，９−２，…の接続側とは逆の側の端部である。
スライストランジスタ１５０−１、１５０−２，…のソース側にはスライス容量１５２−１，１５２−２，…のうち、それぞれのトランジスタの対応する一つのスライス容量の一端側がそれぞれ接続されており、また、スライス容量１５２−１，１５２−２，…の他端はスライスパルス供給端子１５４に接続されている。
スライストランジスタ１５０−１，１５０−２，…のドレイン側は、水平（row）選択トランジスタ１２−１，１２−２，…のうちの対応する一つのトランジスタのソース-ドレインを介して信号出力端（水平信号線）１５に接続されている。水平選択トランジスタ１２−１，１２−２，…は水平アドレス回路１３から供給される水平アドレスパルスにより駆動される。
スライストランジスタ１５０−１，１５０−２，…のソース電位をリセットするために、スライストランジスタのソースとスライス電源端子１５８との間にスライスリセットトランジスタ１５６−１，１５６−２，…が設けられ、このトランジスタ１５６−１，１５６−２，…のゲートにスライスリセット端子１６０が接続されている。つまり、スライストランジスタ１５０−１，１５０−２，…のソース側は、トランジスタ１５６−１，１５６−２，…のうちのそれぞれ対応する一つのトランジスタのソース-ドレインを介してスライス電源端子１５８に接続されている。そして、スライスリセットトランジスタ１５６−１，１５６−２，…のゲート側はスライスリセット端子１６０に接続され、このスライスリセット端子１６０より与えられるスライスリセットパルスのタイミングでスライスリセットトランジスタ１５６−１，１５６−２，…はオンとなって、スライストランジスタ１５０−１，１５０−２，…のソース電位はリセットされる。
各スライストランジスタ１５０−１，１５０−２，…のドレインには、スライス電荷転送容量１６２−１，１６２−２，…のうち、それぞれに対応する一つの片端が接続されている。そして、スライス電荷転送容量１６２−１，１６２−２，…の別の端部は、接地されている。
また、各スライストランジスタ１５０−１，１５０−２，…のドレイン電位をリセットするために、これらスライストランジスタ１５０−１，１５０−２，…は、そのドレインと蓄積ドレイン電源端子１６４との間に、ドレインリセットトランジスタ１６６−１，１６６−２，…のうちの対応するものが接続される。つまり、各スライストランジスタ１５０−１，１５０−２，…のドレインは、ドレインリセットトランジスタ１６６−１，１６６−２，…のうち、それぞれ自己に対応する一つのドレインリセットトランジスタにより、そのドレインリセットトランジスタのソース-ドレイン間を介して蓄積ドレイン電源端子１６４と接続される。そして、これらのトランジスタ１６６−１，１６６−２，…のゲートはドレインリセット端子１６８に接続されている。
このように第２８実施例のＭＯＳセンサのノイズキャンセラ回路は、垂直信号線８−１，８−２，…に現れる電圧をスライストランジスタ１５０−１，１５０−２，…のゲート容量を介して電荷に変換し、電荷領域で引き算をすることにより、雑音を抑圧することが特徴である。この電荷領域でノイズキャンセルする方式のノイズキャンセラ回路を図５７に示した第０Ａ１実施例と同様の単位セルＰ１−ｉ−ｊに接続し、固体撮像装置を構成する。
次に、本実施例の駆動方法について説明する。
図７０は本実施例の動作を示すタイミングチャートであり、図７１はスライストランジスタ１５０−１，１５０−２，…のポテンシャル図を示している。ここで、スライストランジスタ１５０−１，１５０−２，…はＰチャネル型とする。
まず、１行目の水平アドレス線６−１にハイレベルの垂直アドレスパルスを印加する。すると、この行の各単位セルではそれぞれ、その単位セル所属の垂直選択トランジスタ６６がオンし、その単位セル所属の増幅トランジスタ６４と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
次いで、ノイズキャンセラ回路のスライスリセット端子１６０にスライスリセットパルスを印加し、スライスリセットトランジスタ１５６−１，１５６−２，…をオンにして、スライス容量１５２−１，１５２−２，…の電荷を初期化する。
スライスリセット端子１６０のスライスリセットパルスが消滅すると、スライスリセットトランジスタ１５６−１，１５６−２，…はオフとなり、スライス容量１５２−１，１５２−２，…が充電可能な状態になる。次に、スライスパルス供給端子１５４に第１のスライスパルスＳＰ１を印加する。
なお、スライス容量１５２−１，１５２−２，…の初期化の前、または後にリセット線７−１にハイレベルのリセットパルスを印加する。すると、当該リセット線７−１に接続されている単位セルＰ１−１−１，Ｐ１−１−２，…のリセットトランジスタ６６が、このリセットパルスを受けてオンとなり、出力回路６８の入力端子の電荷がリセットされる。このため、出力回路６８からはフォトダイオード６２に信号電荷が無いときの増幅トランジスタ６４の閾値バラツキに応じた雑音成分が出力される。図７０のタイムチャートでは、スライス容量１５２−１，１５２−２，…の初期化の後にこれを行い、増幅トランジスタ６４の閾値バラツキに応じた雑音成分を出力させている。
スライスリセットトランジスタ１５６−１，１５６−２，…がオフされ、スライスパルス供給端子１５４に第１のスライルパルスＳＰ１を印加されることにより、各スライストランジスタ１５０−１，１５０−２，…では、信号がないときの（つまり、雑音成分のみのときの）自己のゲート下のチャンネル電位Ｖochを越えて第１のスライス電荷をドレインに転送させる。このとき、ドレインリセット端子１６８にはドレインリセットパルスを印加させる。すると、ドレインリセットトランジスタ１６６はそのドレインリセットパルスの時間幅分、オンするので、ドレイン電位は、蓄積ドレイン電源端子１６４のその時間幅の間は電圧Ｖsddに固定されている。従って、この間、第１のスライス電荷はドレインリセットランジスタ１６６を通って蓄積ドレイン電源端子１６４へ排出される。
ついで、フォトダイオード選択線２２−１にハイレベルの選択パルスを印加すると、単位セルの出力回路６８からは、その単位セルのフォトダイオード６２ａの出力信号（つまり、“信号電荷成分＋雑音成分”）が出力される。
ついで、スライスパルス供給端子１５４に第２のスライスパルスＳＰ２を印加する。これにより、各スライストランジスタ１５０−１，１５０−２，…では、信号電荷があるときの電圧（“信号電荷成分＋雑音成分”があるときの電圧）が加わっている自己のゲート下のチャンネル電位Ｖochを越えて、第２のスライス電荷がドレインに転送される。このとき、各ドレインリセットトランジスタ１６６−１，１６６−２，…はオフしているので、第２のスライス電荷は自ドレインリセットトランジスタ１６６−１，１６６−２，…のドレインに接続されているスライス電荷転送容量１６２−１，１６２−２，…に転送される。
ついで水平アドレス回路１３から水平選択パルスを水平選択トランジスタ１２−１，１２−２，…に順次印加し、信号出力端（水平信号線）１５から、１ライン分の信号を順次取り出す。
次いで、水平アドレス回路１３から水平選択パルスを水平選択トランジスタ１２−１，１２−２，…に順次印加する。これにより、水平選択トランジスタ１２−１，１２−２，…のうち、水平選択パルスが与えられた水平選択トランジスタはオンとなり、スライス電荷転送容量１６２−１，１５２−２，…の蓄積電荷対応の信号が信号出力端（水平信号線）１５に出力されることになる。このようにして、水平アドレス回路１３から水平選択パルスが水平選択トランジスタ１２−１，１２−２，…に順次印加されることにより、スライス電荷転送容量１６２−１，１５２−２，…に蓄積されている電荷対応の信号が順次、信号出力端（水平信号線）１５に出力される結果、信号出力端１５から１ライン分の信号を順次取り出すことができる。
なお、水平アドレス線６−１のハイレベルの垂直アドレスパルス前縁位置をＰ１、後縁位置をＰ２、リセット線７−１の信号の前縁位置をＰ３、後縁位置をＰ４、スライスリセット端子１６０に印加されるスライスリセットパルスの前縁位置をＰ５、後縁位置をＰ６、スライスパルス供給端子１５４に印加される第１のスライスパルスＳＰ１と第２のスライスパルスＳＰ２のうち、第１のスライスパルスＳＰ１の前縁位置をＰ７、後縁位置をＰ８、第２のスライスパルスＳＰ２の前縁位置をＰ９、後縁位置をＰ１０、そして、ドレインリセット端子１６８に印加されるドレインリセットパルスの前縁位置をＰ１１、後縁位置をＰ１２としたとき、これら各信号位置の時間的関係は、
Ｐ１＜Ｐ６＜Ｐ７＜Ｐ８＜Ｐ３＜Ｐ４＜Ｐ９＜Ｐ１０＜Ｐ２
そして、Ｐ８＜Ｐ１１＜Ｐ１２＜Ｐ９
とする。望ましくはＰ１１＜Ｐ１２＜Ｐ３＜Ｐ４である。
Ｐ１，Ｐ５の前後関係は問わず、また、Ｐ３とＰ１１の位相関係、Ｐ４とＰ１２の位相関係は問わない。
この動作を、次のライン、その次のラインと順次続けることにより、２次元状の全ての信号を読み出すことができる。
このデバイスでは、スライス容量１５２の値をＣslとすると、最終的に信号出力端１５に読み出される電荷（第２のスライス電荷）は
Ｃsl×（Ｖsch−Ｖ0ch）
となり、信号電荷があるときと、リセットされて信号電荷がないときの差に比例する電荷が現れるため、単位セル内の増幅トランジスタ６４の閾値ばらつきによる固定パターン雑音が抑圧されるという特徴がある。
このように、垂直信号線８−１，８−２，…に現れる電圧を電荷に変換し、電荷領域で引き算をする回路構成もノイズキャンセラ回路と呼ぶことができる。
この型の回路でのノイズキャンセルの作用は、図５７の第２５実施例とは異なる。第２５実施例ではクランプノード４１では電圧領域でノイズがキャンセルされている。一方、第２８実施例のタイプにおいては、スライストランジスタ１５０のソース端では、電圧領域でノイズはキャンセルされていない。そして、第２のスライスパルスＳＰ２が印加されたとき、はじめてノイズがキャンセルされた電荷がドレインに転送される。すなわち、電荷領域でノイズキャンセルが行われている。このような方式によっても、精度良くノイズがキャンセルでき、信号成分のみを抽出することができるようになる。
以上説明したように、第２８実施例によれば、単位セルの出力をノイズキャンセラ回路を介して出力するようにしているので、単位セルの増幅トランジスタの閾値バラツキに応じた固定パターン雑音を取り除くことができる。
さらに、本実施例では単位セルの出力をスライストランジスタのゲート容量を介してノイズキャンセラ回路に供給するようにしている。そのため、“雑音成分”の出力時であっても、また、“信号成分＋雑音成分”の出力時であっても、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一であるため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると正確に雑音出力を除去でき、信号成分のみを取り出すことができる。
すなわち、正確にノイズをキャンセルすることができ、信号成分のみを取り出すことができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
なお、第２のスライスパルスＳＰ２は、直前の第１のスライスパルスＳＰ１の影響を受けることがある。そのため、第１及び第２のトランジスタの動作に対する第１、第２のスライスパルスの影響を同じにするために、第１のスライスパルスＳＰ１の直前にダミースライスパルスを入れることが有効である。
また、第１のスライスパルスと第２のスライスパルスの振幅が同じであると、微妙な電圧条件では、微小信号領域で信号電荷が読み出せなくなったり、直線性が悪くなったりするので、第１のスライスパルスの振幅に比べ第２のスライスパルスの振幅を大きくし、第２のスライスパルスで読み出す電荷にバイアス電荷をはかせる方が動作が安定する。さらに、第１のスライスパルスに比して、第２のスライスパルスの幅を広くする方法も有力である。
第２９実施例
図７２は、本発明で用いられる第２９実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ１−ｉ−ｊ付近の回路構成は第０Ａ１実施例と同じである。
第２９実施例は、図５７に示した第２５実施例からトランジスタ２６−１，２８−１、２６−２，…およびトランジスタ２８−２、２６−３，２８−３、…とで構成されるインピーダンス変換回路部分を省略した実施例である。第２５実施例において設けたインピーダンス変換回路は、トランジスタ２６のゲート容量が小さいので、ノイズキャンセラ回路が動作する際の、ＣＲの時定数を短くすることができる。そのため、時定数を短くできる分、リセットパルス、フォトダイオード選択パルスの印加タイミングを早くすることができて、短時間でノイズキャンセル動作をさせるのに役立つ。これはテレビジョン信号のようにノイズキャンセル動作がテレビジョン走査の水平ブランキング期間内に行う必要があるような場合に有効である。しかし、そこまで高速動作を要求されない用途に対してはオーバースペックとなる。
従って、ノイズキャンセル動作にあてることのできる時間にゆとりのある場合には、この第２９実施例のように、インピーダンス変換回路を省略した構成でも十分な実用性がある。そして、インピーダンス変換回路を省略することにより、回路構成がより簡易で、その分、小形化を図ることができるようなる。
第３０実施例
図７３、図７４は、本発明で用いられる第３０実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ１−ｉ−ｊ付近の回路構成は第２５実施例と同じである。
本実施例は図６６に示した第２６実施例と共通する部分が多いが、異なる点は、“信号成分＋雑音成分”出力時と“雑音成分”のみの出力時との単位セル側から見たノイズキャンセラのインピーダンスの違いを補正するための補正容量１６０−１，１６０−２，…を設けた点である。これらの補正容量はそれぞれＣCMPなる容量値を持つものとする。これらの補正容量１６０−１，１６０−２，…が、クランプ容量１３１−１，１３１−２，…の設置位置よりも撮像領域（単位セル）側であって、しかも、垂直信号線８−１，８−２，…に対して並列に、かつ、スイッチ１６２−１，１６２−２，…を介して接続されている。この点が第２６実施例と異なる。
補正容量１６０−１，１６０−２，…とこれらに対応して設けられたスイッチ１６２−１，１６２−２，…は、図７３の場合にはクランプ容量１３１と撮像領域の間に、また図７４の場合には撮像領域と負荷トランジスタ９との間に接続されている。
図７５は、本実施例における動作タイミングを示す。スイッチ１６２はクランプトランジスタ１３２によるクランプが終了し、垂直信号線より信号が出力されている期間にオン状態にする。そうすると、サンプルホールド時に垂直信号線８−１，８−２，…に連なる容量は、サンプルホールド容量１３４をＣSH、クランプ容量１３１−１，１３１−２，…の容量値をＣCLとすると、次のようになる。
Ｃ＝ＣCMP＋ＣSH・ＣCL／（ＣCL＋ＣSH）
従って、補正容量ＣCMPの大きさを、
２｛ＣCL−ＣCL・ＣSH／（ＣCL＋ＣSH）｝＞ＣCMP＞０
の範囲で設定すると、補正容量が無い時に比べて、サンプルホールド時に垂直信号線に連なる容量は、クランプ容量１３１−１，１３１−２，…の容量ＣCLの大きさに近づく。そのため、この容量差によって生じる電圧の差分ＶCLは、より小さくなり、そのため雑音も小さくなる。
すなわち、セルから見たインピーダンスが、信号転送時と雑音転送時とで異ならないということと、サンプルホールド期間中のＣをＣCLに近づけるということは結果的に同じことを指すことになる。
図７６に垂直信号線８−１，８−２，…の電位とクランプノード１４５の電位の時間変化を示した。本実施例では、暗闇で信号が“零”となる場合のように、垂直信号線８−１，８−２，…の電位がクランプ時に戻る電位とサンプルホールド時に戻る電位とが同じ場合、サンプルホールド終了時点でのクランプノードの電位は、ΔＶCLに近い値まで戻ることなく“零”になる。従って、暗時（暗闇時）であり、信号が“零”であるのにも拘らず、ΔＶCLに相当する信号が現れてしまう等の不都合はない。このため、ΔＶCLのばらつきに起因する雑音の発生を未然に防止することができる。
このように本実施例によれば、雑音除去回路付きＭＯＳ型固体撮像素子において、垂直信号線８に補正容量１６０−１，１６０−２，…を設けることにより、雑音が発生する原因であった雑音除去動作中の容量変化を抑制することができ、より一層の低雑音化に寄与することになる。すなわち、セルから見たインピーダンスが“信号成分＋雑音成分”出力時と“雑音成分”出力時で同一になり、正確にノイズキャンセルができる。但し、リセット終了時が“雑音成分”出力時で、ＰＤ（フォトダイオード）選択後が“信号成分＋雑音成分”出力時である。
本実施例においては、“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。
なお、第３０実施例の変形例として、図５７に示した第２５実施例、図６８に示した第２７実施例、図７２に示した第２９実施例のノイズキャンセラ回路において、補正用容量を接続してもよい。
第２６実施例〜第３０実施例としては、第２５実施例に対してノイズキャンセラ回路部分が異なる実施例を説明したが、次に第２５〜第３０実施例に対して単位セルの構成が異なる他の実施例を第３１実施例として説明する。
第３１実施例
第３１実施例は、第２５〜第３０実施例に対して単位セルの構成が異なるものであるが、全体の構成は図５７に示した第２５実施例と同じであるので、ここでは図示を省略する。ただし、図５７の単位セルＰ１の代わりに図７７に示した単位セルＰ２を用いることが特徴である。
本実施例の単位セルＰ２の特徴は、フォトダイオード６２ａ，６２ｂが、第２５実施例では垂直方向であったのに対し、水平方向に隣合って配置された構成としたものである。そして、それぞれがフォトダイオード選択トランジスタ６３ａ，６３ｂを介してリセットトランジスタ６６のソースと、増幅トランジスタ６４のゲートに接続され、１つの出力回路６８を共有していることである。
次に、図７８のタイミングチャートを参照して、動作について説明する。まず、水平ブランキング期間において、先ず、水平アドレス線６−１及びフォトダイオード選択線２２−１をハイレベルにし、垂直選択トランジスタ６５及びフォトダイオード選択トランジスタ６３ａをオンにする。
この結果、フォトダイオード６２ａとほぼ同等の電圧が増幅トランジスタ６４のゲートに現れる。さらに、増幅トランジスタ６４と負荷トランジスタ９−１でソースフォロワが形成され、増幅トランジスタ６４のゲート電圧とほぼ等しい電圧が垂直信号線８−１に現れる。
次いで、垂直アドレスパルス６−１をロウレベルにし、垂直選択トランジスタ６５をオフにする。この結果、ソースフォロワは動作しなくなるが、垂直信号線８−１の電位が直ちに変化することはなく、リセット前の増幅トランジスタ６４のゲート電圧とほぼ等しい電圧が保たれる。
次いで、リセット線７−１をハイレベルにし、リセットトランジスタ６６をオンにし、増幅トランジスタ６４のゲート及びフォトダイオード６２ａの電位を初期化する。
また、水平アドレス回路１３から水平アドレスパルスを水平選択トランジスタ１２−１のゲートに印加し、信号出力端１５から、フォトダイオード６３ａの信号を取り出す。
次に、同一の水平ブランキング期間内において、上述と同様な動作において、フォトダイオード選択トランジスタ６３ａの代わりにフォトダイオード選択トランジスタ６３ｂをオンする。この結果、信号出力端１５から、フォトダイオード６３ｂの信号を取り出す。
図示していないが、この水平ブランキング期間内において、同じ垂直アドレスの下で水平アドレスを順次変更して１行分の信号を順次取り出す。次の水平ブランキング期間内に次の垂直アドレスについて同様の動作を行い、順次、各行の信号を取り出す。
このように、本実施例に係るＭＯＳ型個体撮像装置によれば、第０Ａ１実施例の効果に加えて、ある１フレーム期間中には、垂直アドレス線がオン・オフするのは、ある１つの水平期間だけであるので、垂直アドレス線の制御が簡単であるという利点がある。また、これによって垂直アドレス回路とマルチプレクサ回路が簡単になるという効果もある。
第３１実施例も第２５実施例と同様にノイズキャンセラ回路部分を変形することができる。すなわち、図５７〜図７６の説明は第３１実施例にも等しく適用できる。また、第３１実施例の単位セルに含まれる水平方向に隣接するフォトダイオードの数も２つに限らず、３つ以上でも良い。図６５に示すように、出力回路は垂直選択トランジスタの代わりに垂直選択容量を用いても良い。
第３２実施例
図７９は第３２実施例に係るＭＯＳ型固体撮像装置の構成を示す。単位セルＰ３−ｉ−ｊが縦、横に２次元マトリクス状に配列されている。
図８０は、図７９に示した単位セルＰ３−１−１の構成を示す図である。ここでは、単位セルＰ３−１−１の構成のみを示すが、他の単位セルＰ３−１−２、〜についても同様の構成が採用されている。
同図に示すように、本実施例のＭＯＳ型固体撮像装置の単位セルは、４個のフォトダイオード６２ａ〜６２ｄ、４個のフォトダイオード選択トランジスタ６３ａ〜６３ｄ、１つの出力回路６８から構成されている。４個のフォトダイオードは２行２列のマトリクス状に配置されている。
フォトダイオード６２ａ〜６２ｄは、それぞれ選択トランジスタ６３ａ〜６３ｄを介して共通の出力回路６８に接続されている。選択トランジスタ６３ａ〜６３ｄは垂直アドレス回路５から水平方向に配設されているフォトダイオード選択線２２−１，２４−１，１７２−１，１７４−１により独立してオンオフ制御される。
このように、４つのフォトダイオード６２ａ〜６２ｄに対して共通の出力回路６４を接続して単位セルＰ１−１−１を構成することにより、従来のＭＯＳ型固体撮像装置の単位セルと比較して、三つの出力回路を省略することができる。
このように、本実施例に係るＭＯＳ型個体撮像装置によれば、第２５実施例、第２６実施例を組み合わせた効果を得ることができる。
第０Ａ８実施例も第２５実施例と同様にノイズキャンセラ回路部分を変形することができる。すなわち、図５７〜図７６の説明は第０Ａ８実施例にも等しく適用できる。また、第３２実施例の単位セルに含まれるフォトダイオードの数も２行２列に限らず、３つ以上のマトリクスでもよいし、正方形のマトリクスでなくても良い。図６５に示すように、出力回路は垂直選択トランジスタの代わりに垂直選択容量を用いても良い。
さらに本発明は、上述した実施例に限定されず、種々変形して実施可能である。例えば、単位セルの増幅トランジスタを閾値バラツキがないように製造できれば、固定パターン雑音は発生しないので、ノイズキャンセラ回路は省略することができる。あるいは、固定パターン雑音が発生しても、画質に影響が無ければ、同じくノイズキャンセラ回路は省略することができる。
なお、負荷トランジスタのゲートとソースは同一の電源ラインに接続されているが、別々の電源に接続してもよい。このようにすると、流れる電流を制御でき消費電力も低減できる効果が得られる。
また、各実施例のノイズキャンセラ回路においては、入力信号がないときに読み出す信号電流（雑音成分のみ）が小さい方が雑音が少ないので、蓄積ドレイン電源端子に印加されている電圧とビデオバイアス電圧とをほぼ等しくすることが好ましい。ビデオバイアス電圧とは、信号出力端１５から信号を電流で読み出すときに信号出力端１５がほぼ固定される電圧である。これを実現した変形例を図４５に示す。信号出力端１５にオペアンプ１７６が接続され、オペアンプ１７６の入出力端間に負荷抵抗１７８が接続される。これによると、信号電流が強制的に負荷抵抗１７８に流され、水平信号線１５は仮想的にある電圧、すなわちビデオバイアス電圧に固定される。
さらに、単位セルは２次元マトリクス状に配列した実施例を説明したが、本発明は単位セルを１次元アレイ状に配列する撮像装置にも適用できることは言うまでもない。この場合、単位セル内のフォトダイオードの配列は単位セルの配列とは無関係に、垂直方向、水平方向、両方向にマトリクス状に配列することが可能である。
以上、増幅型ＭＯＳ型センサとノイズキャンセラの組み合わせにより、ノイズの無い画像信号を得ることができるようにした種々の具体例を説明した。
ところで、以上の増幅型ＭＯＳ型センサでは単位セルに含まれるトランジスタは最低でも増幅トランジスタ，垂直選択トランジスタ，リセットトランジスタの３つが必要である。セルの微細化、省電力化を図るためにはセルを構成するトランジスタの個数を少しでも少なくする必要がある。なお、増幅型ではないＭＯＳセンサでは、セルはフォトダイオードと１つのトランジスタにより構成されているが、増幅型に比べると感度が低い。
そこで、増幅型ＭＯＳセンサにおいて、より微細化することができる、また、省電力化を可能にするＭＯＳ型固体撮像装置（増幅型ＭＯＳセンサにによる固体撮像装置）の具体例を次に説明する。
第３３実施例
図８１および図８２を参照して、本発明の第３３実施例を説明する。図８１は、本発明の第３３実施例に係るＭＯＳ型固体撮像装置の構成を示す。単位セルＰ８−ｉ−ｊが縦、横に２次元マトリクス状に配列されている。図では、３×３しか示していないが、実際は数千個×数千個ある。ｉは水平（row）方向の変数、ｊは垂直（column）方向の変数である。
本発明の固体撮像装置の応用分野としては、ビデオカメラ、電子スチルカメラ、ディジタルカメラ、ファクシミリ、複写機、スキャナ等がある。
本実施例の基本セルＰ８−ｉ−ｊは、入射光を検出するフォトダイオード６２−ｉ−ｊと、フォトダイオード６２−ｉ−ｊのカソードがゲートに接続され、その検出信号を増幅する増幅トランジスタ６４−ｉ−ｊと、フォトダイオード６２−ｉ−ｊのカソード（増幅トランジスタ６４−ｉ−ｊのゲート）に接続され、信号電荷をリセットするリセットトランジスタ６０−ｉ−ｊと、増幅トランジスタ６４−ｉ−ｊのドレインとゲートとの間に接続されるアドレス容量６９−ｉ−ｊとからなる。このように、本実施例では、従来例（図１）で設けられていた垂直選択トランジスタ３−ｉ−ｊが省略され、代わりに同じ機能を果たすアドレス容量６９−ｉ−ｊが設けられている。
垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は各行の単位セルの増幅トランジスタ６４−ｉ−ｊのドレインとリセットトランジスタ６０のドレインに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１，７−２，…は、各列の単位セルのリセットトランジスタ６６−ｉ−ｊのゲートに接続されている。
各列の単位セルの増幅トランジスタ６４−ｉ−ｊのソースは列方向に配置された垂直信号線８−１，８−２，…に接続され、垂直信号線８−１，８−２，…の一端には負荷トランジスタ９−１，９−２，…が設けられている。負荷トランジスタ９−１，９−２，…のゲートとドレインは共通にドレイン電圧端子２０に接続される。
垂直信号線８−１，８−２，…の他端は、クランプ容量１３１−１，１３１−２，…、サンプルホールドトランジスタ１３３−１，１３３−２，…、水平選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５に接続される。クランプ容量１３１−１，１３１−２，…と、サンプルホールドトランジスタ１３３−１，１３３−２，…との接続点（クランプノード１４５−１，１４５−２，…）にはクランプトランジスタ１３２−１，１３２−２，…のドレインが接続される。クランプトランジスタ１３２−１，１３２−２，…のソースは共通ソース端子１４１に接続され、ゲートは共通ゲート端子１４２に接続される。サンプルホールドトランジスタ１３３−１，１３３−２，…と、水平選択トランジスタ１２−１，１２−２，…との接続点はサンプルホールド容量１３４−１，１３４−２，…を介して接地される。水平選択トランジスタ１２−１，１２−２，…のゲートには水平アドレス回路１３からアドレスパルスが供給される。
垂直アドレス回路５は、複数、ここでは２本の信号を纏めてシフトする回路であり、図１８、図１９、図２０のいずれかの回路により実現される。図１８の例では、入力信号４６を多数の出力端から順次シフトして出力するアドレス回路４４の出力がマルチプレクサ４８により２入力信号５０と合成される。図１９の例では、エンコード入力５４をデコードするデコーダ５２の出力がマルチプレクサ５６により２入力信号５８と合成される。図２０の例では、２つのアドレス回路６０ａ，６０ｂの出力を束ねて各行の制御信号線とする。
図８２は、本実施例の動作を示すタイミングチャートである。水平ブランキング期間に垂直アドレス線６−１にハイレベルのアドレスパルスを印加すると、このハイレベルのアドレスパルスがこのラインに接続されている単位セルの増幅トランジスタ６４のゲートにアドレス容量６９を介して供給され、このゲート下のチャネルの電位が、他のラインに接続されている単位セルの増幅トランジスタ６４のゲート下のチャネル電位より高くなり、オンする。したがって、垂直アドレス線６−１に接続されている単位セルの増幅トランジスタ６４と負荷トランジスタ９でソースホロア回路が構成される。そして、増幅トランジスタ６４のゲート電圧、即ちフォトダイオード６４の電圧とほぼ同等の電圧が垂直信号線８に現れる。このように、アドレスされたラインの増幅トランジスタ６４のゲート電位のみが垂直信号線８−１，８−２，…に現れ、他のラインの増幅トランジスタ６４のゲート電位は現れない。したがって、垂直選択トランジスタを省略しても、垂直アドレスラインのアドレスが可能である。
クランプトランジスタ１３２−１，１３２−２，…の共通ゲート１４２にクランプパルスを印加し、クランプトランジスタ１３２−１，１３２−２，…をオンし、クランプノード１４５−１，１４５−２，…をクランプ電源１４１と同じ電圧に固定する。
次いで、クランプトランジスタ１３２−１，１３２−２，…をオフした後、リセット線７−１にハイレベルのリセットパルスを印加し、リセットトランジスタ６６−１，６６−２，…をオンしてフォトダイオード６２の信号電荷をリセットする。すると、クランプノード１４５−１，１４５−２，…には、フォトダイオード６２に信号電荷があるときとリセットされて信号電荷がないときの垂直信号線８−１，８−２，…の電圧の差がクランプ電源１４１に加算された電圧が現れる。
次いで、サンプルホールドトランジスタ１３３−１，１３３−２，…の共通ゲート１４３にサンプルホールドパルスを印加し、サンプルホールドトランジスタ１３３−１，１３３−２，…をオンし、この信号をサンプルホールド容量１３４−１，１３４−２，…に伝達する。
その後、水平アドレス回路１３から水平アドレスパルスを水平選択トランジスタ１２−１，１２−２，…に順次印加し、水平信号線１５から１ライン分の信号を順次取り出す。
この動作を次のライン、その次のラインと順次続けることにより、２次元状全ての信号を読み出すことができる。
一般的に、増幅型ＭＯＳ型固体撮像装置においては、増幅トランジスタ６４の閾値電圧のバラツキが信号に重畳するため、フォトダイオード６２の電位が同じでも出力信号が同じとはならず、写した画像を再生すると増幅トランジスタ６４の閾値バラツキに対応する２次元状の雑音（場所的に固定されているという意味で、固定パターン雑音と称される）が発生する。しかしながら、上述したように、本実施例によれば、クランプノード１４５−１，１４５−２，…には、最終的には単位セルに信号電荷があるときとリセットされて信号電荷がないときの差の電圧が現れるため、増幅トランジスタ６４の閾値ばらつきによる固定パターン雑音が抑圧される。即ち、クランプ容量１３１，クランプトランジスタ１３２，サンプルホールドトランジスタ１３３，及びサンプルホールド容量１３４からなる回路がノイズキャンセラとして作用する。
次に、本実施例の構造を説明する。
本実施例においては、単位セルＰ８−１−１、Ｐ８−１−２，…や、垂直アドレス回路５、水平アドレス回路１３などの周辺回路は、ｐ-型基板上にｐ+型不純物層を形成した半導体基板上に形成されている。
図２５Ａ、に示すように、ｐ-型基板８１上にｐ+型不純物層８２を形成した半導体基板にフォトダイオード８３などのセル要素が形成されている。
半導体基板をこのような構成にすることにより、ｐ-／ｐ+境界にある拡散電位により、ｐ-型基板８１で発生した暗電流がｐ+側へ流れ込むのを一部防止することができる。
電子の流れを詳しく解析した結果を簡単に述べると、ｐ-側で発生した電子にとってｐ+不純物層８２の厚さＬがｐ+とｐ-の濃度の比倍すなわちＬ・ｐ+／ｐ-に見える。
すなわち、図２５Ｂに示すように、暗電流の発生源であるｐ-基板８１からフォトダイオード８３までの距離が、ｐ+／ｐ-倍遠くなったように見えることになる。暗電流は、基板深部から流れ込むもの以外にフォトダイオード８３近傍の空乏層内で発生するものがあり、この空乏層内で発生する暗電流は、基板深部から流れ込む暗電流とほぼ同じ程度ある。空乏層の厚さは約１μｍ程度であり、基板深部から流れ込む暗電流は約１００μｍの深さからも流れてくる。この深さはｐ型半導体内部での電子の拡散距離と呼ばれているものである。この厚さの差にも関わらず暗電流が同等なのは、単位体積あたりの暗電流の発生確率が空乏層内部の方が高いためである。ここで、空乏層で発生する暗電流は原理的に信号電流と分離することができないので、暗電流の低減は基板深部から流れ込む成分を減ずることによってなされる。
また、ｐ-型基板７１上にｐ+型不純物層７２を形成した半導体基板にセルを形成するので、暗電流が発生することによる基板電位の変動を防止することができ、ｐ型基板は厚いため、抵抗が低く、後述するように、雑音除去回路を確実に動作させることができる。
また、素子温度が上昇すると基板深部からの成分の方が急激に増加するので、これが重要である。その目安は、基板深部からの成分が空乏層で発生した成分よりも十分小さいことであり、具体的には、基板深部からの暗電流が空乏層内部からのものに比べて約１桁下であればいい。すなわち、ｐ+／ｐ-を１０に設定して基板深部からのものを約１／１０にすればいい。
さらに、基板深部からの暗電流は、ｎ型基板とｐ型ウェルとで構成される半導体基板ではほぼ全くないといってよいが、このような半導体基板と同じレベルにするためにはｐ+／ｐ-を１００に設定して基板深部からの暗電流を約１／１００にする必要がある。
従来の実績のあるＣＣＤでは、ｎ型の埋め込みチャネルの不純物濃度が約１０16ｃｍ-3程度であり、この埋め込みチャネルの拡散層を安定して製造するための埋め込みチャネルを囲むｐ型層（ここではｐ型基板）の不純物濃度は約１０15ｃｍ-3である。
ｐ+層の濃度はｐ+／ｐ-を１０にする場合は約１０16ｃｍ-3程度、ｐ+／ｐ-を１００にする場合は約１０17ｃｍ-3程度となり、ｎ型の埋め込みチャネルの不純物濃度の約１０16ｃｍ-3と同程度又は１桁逆転してしまう。
このため、実績のある従来のＣＣＤでは、このような不純物濃度のｐ+層を使うことは考えられなかった。また、ｐ-層の濃度を下げると基板のシート抵抗が高くなるという問題が出てくる。
しかしながら、増幅型のＭＯＳ撮像装置ではＣＣＤの埋め込みチャネルがないためｐ-層の濃度を下げずにｐ+／ｐ-の値をある程度自由に設定できる。
そこで、ｐ型ウェルの抵抗を下げ、ｎ型基板とｐ型ウェルとで構成される半導体基板の構造を改善することによってもセルを構成することができる。
図２６は、ｎ型基板８５上にシート抵抗の低いｐ+ウェル８６を用いた単位セルの断面図である。また、図２７は、ＣＣＤの単位セルの断面図を示す。
ＣＣＤの単位セルのｎ型基板８７、ｐ型ウェル８６、ｎ型埋め込みチャネル８９の不純物濃度は安定して製造を行うために、それぞれ約１０14ｃｍ-3、約１０15ｃｍ-3、約１０16ｃｍ-3程度にしてある。
ｎ型フォトダイオード９０の不純物濃度はある程度自由に設定できるため製造上の制約はあまりない。ｐ型ウェル８６のシート抵抗は上記の不純物濃度では約１００ｋΩ／□程度の値である。ＣＣＤは、前述のようにこのような高い値でも雑音が非常に小さい。
一方、増幅型のＭＯＳ撮像装置で雑音除去回路を使用する場合、このｐ型ウェルのシート抵抗は非常に重要である。何故ならば、リセットパルスによるｐ型ウェル８６の電位の擾乱が収まる時間がこの装置を応用するシステムにマッチングしなければならないからである。
現行のテレビ方式であるＮＴＳＣ方式では、雑音除去回路を動作させるのは水平帰線期間である約１１［μｓ］の間である。この時間のあいだにｐ型ウェル８６の電位の擾乱が０．１［ｍＶ］程度まで収まる必要がある。
この０．１［ｍＶ］という非常に小さい値は、ＣＣＤの雑音電圧出力がこの程度であることから起因している。１１［μｓ］という非常に短い時間で０．１［ｍＶ］という非常に小さい値に落ちつかせるには、詳しい解析よるとｐ型ウェル８６のシート抵抗を１ｋΩ／□以下にしなければならない。これは従来のＣＣＤの約１／１００である。
そのためには、ｐ型ウェル８６の不純物濃度を約１００倍にする必要があり、ｐ型基板のところで前述したように、ＣＣＤでは不可能な濃度である。さらにハイビジョンテレビ方式では水平帰線期間が３．７７［μｓ］であり、ｐ型ウェル８６のシート抵抗を３００Ω／□以下にしなければならない。
他の変形例としては、高濃度のｐ+型サンドイッチ層を基板上に形成し、表面をそれより濃度の低いｐ型層にすることが考えられる。
図２８は、ｐ-型基板９１とｐ型層９３との間にｐ+型サンドイッチ層９２を形成した半導体基板の構成を示す図である。また、図２９は、ｎ型基板９５とｐ型層９７との間にｐ+型サンドイッチ層９６を形成した半導体基板の構成を示す図である。
このようなｐ+型サンドイッチ層は高加速度のメガボルトイオン打ち込み機により実現できる。
上記ｐ型層には、単位セルの構成要素であるフォトダイオード８３、トランジスタなどの他に、水平アドレス回路、垂直アドレス回路などの周辺回路も形成される。
図３０は、フォトダイオード８３の周囲を高濃度のｐ型ウェル１０３で囲み、ｎ型基板１０１上の他の部分を他のｐ型ウェル１０２で形成することにより構成される半導体基板の構成を示す図である。
このような構成を採用することにより、フォトダイオード８３への暗電流の漏れ込みを防止することができる。なお、半導体基板１０１は、ｐ-型基板であってもよい。
さらに、セル周辺の水平アドレス回路や垂直アドレス回路の一部又は全部を形成するｐ型ウェルの濃度は回路設計の方から決められており、セルの最適値とは異なるため撮像領域を形成するｐ型ウェルとは別のｐ型層にすることも考えられる。
図６３は、ｎ型基板１０５上に撮像領域を構成するｐ型ウェル１０６を形成するとともに、周辺回路部を構成する他のｐ型ウェル１０７を別々に形成した半導体基板の構成を示す図である。
このような構成とすることにより、各構成要素に適したｐ型ウェルを形成することができる。なお、上記ｎ型基板１０５は、ｐ-型基板であっても良い。
図６４は、ｎ型基板１０５上に撮像領域を形成するｐ+型サンドイッチ層１０８及び濃度の低いｐ型層１０９を形成するとともに、周辺回路部に他のｐ型ウェル１０７を形成したものである。
このような構成とすることにより、各構成要素に適したｐ型ウェルを形成することができ、フォトダイオードへの暗電流の漏れ込みを防止することができる。なお、上記ｎ型基板１０５は、ｐ-型基板であっても良い。
以上説明したように、本実施例によれば、増幅トランジスタ６４のソースを垂直アドレス線６に直接接続し、さらに垂直選択トランジスタの代わりに、垂直アドレス線６と増幅トランジスタ６４のゲートとの間にアドレス容量６９を挿入することにより、アドレスされた増幅トランジスタ６４をオンさせ、そのゲート電位のみを垂直信号線８に取り出すことができる。つまり、垂直選択トランジスタがなくとも垂直アドレス線をアドレスすることができ、これによりセルの微細化をはかることが可能となる。
さらに、単位セルの出力をノイズキャンセルを介して出力しているので、単位セルの増幅トランジスタの閾値バラツキに応じた固定パターン雑音を抑えることができる。
また、単位セルを形成する半導体基板として、ｐ-型不純物基体と、ｐ-型不純物基体上に形成されたｐ+型不純物層とからなる基板を用いることにより、単位セルに進入する暗電流を低減することができ、かつ、基板表面の電位を安定させることができるので、雑音除去回路を確実に動作させることができる。
次に、第３３実施例において、ノイズキャンセラ回路部分を変形した実施例を説明する。
第３４実施例
図８３および図８４を参照して、本発明の第３４実施例を説明する。図８３は、本発明の第３４実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ８−ｉ−ｊ付近の回路構成は第３３実施例と同じである。
垂直信号線８−１，８−２，…の他端は、ＭＯＳトランジスタ２６−１，２６−２，…のゲートに接続される。ＭＯＳトランジスタ２６−１，２６−２，…のソースはＭＯＳトランジスタ２８−１，２８−２，…のドレインに接続され、ＭＯＳトランジスタ２６−１，２６−２，…、２８−１，２８−２，…はソースフォロワ回路として動作する。ＭＯＳトランジスタ２８−１，２８−２，…のゲートは共通ゲート端子３６に接続される。
ＭＯＳトランジスタ２６−１，２６−２，…とＭＯＳトランジスタ２８−１，２８−２，…との接続点がサンプルホールドトランジスタ３０−１，３０−２，…を介してクランプ容量３２−１，３２−２，…の一端に接続される。クランプ容量３２−１，３２−２，…の他端にはサンプルホールド容量３４−１，３４−２，…とクランプトランジスタ４０−１，４０−２，…が並列に接続されている。サンプルホールド容量３４−１，３４−２，…の他端は接地されている。クランプ容量３２−１，３２−２，…の他端は水平選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５にも接続される。
次に、本実施例の構造を説明する。
図８３の回路構成から分るように、クランプ容量３２とサンプルホールド容量３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができ、単位セルを小型化できる。
具体的には、図２４に示すように、シリコン基板７２上に第１の絶縁膜７４を介して第１の電極７６を形成することにより、サンプルホールド容量３４を構成し、さらに第１の電極７６上に第２の絶縁膜７８を介して第２の電極８０を形成することにより、クランプ容量３２を構成する。
この図からも明らかなように、第１の電極７６が共通電極となり、クランプ容量３２とサンプルホールド容量３４が積層形成されているので、個別に形成する場合の１／２の面積で同じ容量値を得ることが可能となる。
次に、図８４のタイミングチャートを参照して、このように構成されたＭＯＳ型固体撮像装置の動作について説明する。なお、負荷トランジスタ９の共通ドレイン端子２０、インピーダンス変換回路のトランジスタ２８の共通ゲート端子３６、クランプトランジスタ４０の共通ソース端子３８はＤＣ駆動であるので、タイミングチャートから省略している。
水平ブランキング期間において、垂直アドレス線６−１にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線６−１に接続されている単位セルＰ８−１−１，Ｐ８−１−２，…の増幅トランジスタ６４がオンとなり、増幅トランジスタ６４と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
サンプルホールドトランジスタ３０−１，３０−２，…の共通ゲート３７をハイレベルとしてサンプルホールドトランジスタ３０−１，３０−２，…をオンする。この後、クランプトランジスタ４０−１，４０−２，…の共通ゲート４２をハイレベルとしてクランプトランジスタ４０−１，４０−２，…をオンする。
次に、クランプトランジスタ４０−１，４０−２，…の共通ゲート４２をローレベルとしてクランプトランジスタ４０−１，４０−２，…をオフする。このため、垂直信号線８−１，８−２，…に現れている信号プラス雑音成分はクランプ容量３２−１，３２−２，…に蓄積される。
この後、リセット線７−１にハイレベルのリセットパルスを印加すると、当該リセット線７−１に接続されている単位セルＰ８−１−１，Ｐ８−１−２，…のリセットトランジスタ６６がオンとなり、出力回路６８の入力端子の電荷がリセットされる。すると、信号成分がリセットされた雑音成分のみが垂直信号線８−１，８−２，…に現れる。
前述したように、クランプ容量３２−１，３２−２，…には信号プラス雑音成分が蓄積されているので、クランプノード４１−１，４１−２，…には垂直信号線８−１，８−２，…の電圧変化分、すなわち信号成分プラス雑音成分から雑音成分を差し引いた、固定パターン雑音のない信号電圧のみが現れる。
そして、サンプルホールドトランジスタ３０−１，３０−２，…の共通ゲート３７をローレベルとしてサンプルホールドトランジスタ３０−１，３０−２，…をオフする。このため、クランプノード４１−１，４１−２，…に現れている雑音のない電圧がサンプルホールド容量３４−１，３４−２，…に蓄積される。
この後、水平選択トランジスタ１２−１，１２−２，…に水平アドレスパルスを順次印加することにより、サンプルホールド容量３４−１，３４−２，…に蓄積されている雑音のないフォトダイオード６２の信号が出力端子（水平信号線）１５から読み出される。
以下、同様に、垂直アドレス線６−２，６−３，…について上述の動作を繰り返すことにより、２次元状に配置された全てのセルの信号を取り出すことが出来る。
ここで、図８４のタイミングの先後関係を説明する。必須の順番は、次の２つある。
（1）サンプルホールドパルスの立ち上がり→クランプパルスの立ち下がり→１番目の垂直アドレスパルスの立ち下がり→リセットパルスの立ち下がり→２番目の垂直アドレスパルスの立ち上がり→サンプルホールドパルスの立ち下がり→２番目の垂直アドレスパルスの立ち下がり
（2）クランプパルスの立ち下がり→リセットパルスの立ち上がり→リセットパルスの立ち下がり
なお、１番目の垂直アドレスパルスの立ち上がり、サンプルホールドパルスの立ち上がり、クランプパルスの立ち上がりの前後関係は任意であるが、好ましくは上述した順番がよい。また、第１番目の垂直アドレスパルスの立ち下がりとリセットパルスの立ち上がりの前後関係も任意であるが、好ましくは上述した順番がよい。
このように、図８４の動作によれば、クランプノード４１には、信号（プラス雑音）がある時と、増幅トランジスタのゲートがリセットされて信号がない時の差の電圧が現れるため、増幅トランジスタ６４の閾値バラツキによる固定パターン雑音が補償される。すなわち、クランプトランジスタ３０、クランプ容量３１、サンプルホールドトランジスタ４０、サンプルホールド容量３４からなる回路がノイズキャンセラとして作用する。
なお、本実施例のノイズキャンセラは、ソースフォロワ回路からなるインピーダンス変換回路２６、２８を介して垂直信号線８に接続されている。すなわち、垂直信号線はトランジスタ２６のゲートに接続されている。このゲート容量は非常に小さいので、セルの増幅トランジスタ６４は垂直信号線８−１，８−２，…のみを充電するので、ＣＲの時定数が短く、すぐに定常状態になる。そのため、リセットパルスの印加タイミングを早くすることができ、短時間でノイズキャンセル動作をさせることができる。テレビジョン信号の場合、ノイズキャンセル動作は水平ブランキング期間内に行う必要があり、短時間で正確にノイズキャンセルできることは大きな長所である。さらに、ノイズキャンセル動作に含まれる信号プラス雑音出力時と雑音出力時とで、単位セルから見たノイズキャンセラのインピーダンスが同じであるので、正確にノイズをキャンセルすることができる。
すなわち、“雑音成分”出力時と“信号成分＋雑音成分”出力時とで、単位セルから見たノイズキャンセラ回路のインピーダンスがほぼ同一である。そのため、両出力時で雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去できて信号成分のみを取り出すことが可能となる。従って、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラ回路を見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
以上説明したように、本実施例によれば、ノイズキャンセラにおいては、クランプ容量３２−１，３２−２，…とサンプルホールド容量３４が直接接続されて近接しているので、これらを同一面上に積層して形成することができ、容量を小型化できる。さらに、単位セルからノイズキャンセラを見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
第３５実施例
図８５は、本発明の第３５実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ８−ｉ−ｊ付近の回路構成は第３３実施例と同じである。
垂直信号線８−１，８−２，…に直列に分離トランジスタ２０２−１，２０２−２，…を接続し、分離トランジスタ２０２−１，２０２−２，…と水平選択トランジスタ１２−１，１２−２，…の間に増幅容量２０６−１，２０６−２，…が設けられている。すなわち、本実施例では、水平選択トランジスタの前にはノイズキャンセラは設けられていない。代わりに、増幅率を調整するための増幅容量が設けられている。
第３６実施例
図８６は、本発明の第３６実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ８−ｉ−ｊ付近の回路構成は第３３実施例と同じである。
第３６実施例は、第３３実施例のノイズキャンセラ回路に第３４実施例のインピーダンス変換回路を接続した例である。なお、クランプトランジスタ１３２の共通ソースは本実施例ではＤＣ駆動している。
第３７実施例
図８７および図８８を参照して、本発明の第３７実施例を説明する。図８７は本発明の第３７実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ８−ｉ−ｊ付近の回路構成は第３３実施例と同じである。
負荷トランジスタ９−１，９−２，…とは反対側の垂直信号線８−１，８−２，…の端部は、スライストランジスタ１５０−１，１５０−２，…のゲートにそれぞれ接続されている。スライストランジスタ１５０−１、１５０−２，…のソースにはスライス容量１５２−１，１５２−２，…の一端が接続されており、スライス容量１５２−１，１５２−２，…の他端はスライスパルス供給端子１５４に接続されている。スライストランジスタ１５０−１，１５０−２，…のソース電位をリセットするために、スライストランジスタのソースとスライス電源端子１５８との間にスライスリセットトランジスタ１５６−１，１５６−２，…が設けられ、このトランジスタ１５６−１，１５６−２，…のゲートにスライスリセット端子１６０が接続されている。
スライストランジスタ１５０−１，１５０−２，…のドレインには、スライス電荷転送容量１６２−１，１６２−２，…が接続されている。また、スライストランジスタ１５０−１，１５０−２，…のドレイン電位をリセットするために、そのドレインと蓄積ドレイン電源端子１６４との間にドレインリセットトランジスタ１６６−１，１６６−２，…が設けられ、このトランジスタ１６６−１，１６６−２，…のゲートにドレインリセット端子１６８が接続されている。さらに、スライストランジスタ１５０−１，１５０−２，…のドレインは、水平アドレス回路１３から供給される水平アドレスパルスにより駆動される水平選択トランジスタ１２−１，１２−２，…を介して信号出力端１５に接続されている。
このように第３７実施例のＭＯＳセンサは、図８１に示した第３３実施例に対して、単位セルＰ８−ｉ−ｊの構成は同じであるが、ノイズキャンセラの部分の構成が異なり、第３７実施例のノイズキャンセラは、垂直信号線８−１，８−２，…に現れる電圧をスライストランジスタ１５０のゲート容量を介して電荷に変換し、電荷領域で引き算をすることにより雑音を抑圧することが特徴である。
次に、本実施例の駆動方法について説明する。図８８は本実施例の動作を示すタイミングチャートであり、図４８にスライストランジスタ１５０−１，１５０−２，…のポテンシャル図を示す。
まず、１行目の垂直アドレス線６−１にハイレベルの垂直アドレスパルスを印加すると、この行の単位セルの垂直選択トランジスタ６６のみオンし、この行の増幅トランジスタ６４と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
次いで、スライスリセット端子１６０にスライスリセットパルスを印加し、スライスリセットトランジスタ１５６−１，１５６−２，…をオンし、スライス容量１５２−１，１５２−２，…の電荷を初期化する。
さらに、スライスリセットトランジスタ１５６をオフする。このとき、アドレスした１行目のフォトダイオードの信号電荷に対応する信号電圧が垂直信号線８−１，８−２，…に現れる。
スライスパルス供給端子１５４に第１のスライスパルスＳＰ１を印加する。これにより、信号がある時（つまり“信号成分＋雑音成分”の出力時）のスライストランジスタ１５０のゲート下のチャンネル電位Ｖschを越えて、第１のスライス電荷がドレインに転送される。このとき、ドレインリセット端子１６８にはドレインリセットパルスが印加され、ドレインリセットトランジスタ１６６はオンするので、ドレイン電位は蓄積ドレイン電源端子１６４の電圧Ｖsddに固定されている。従って、第１のスライス電荷はドレインリセットトランジスタ１６６を通って蓄積ドレイン電源端子１６４へ排出される。
次いで、リセット線７−１にリセットパルスを印加すると、セルのフォトダイオードがリセットされる垂直信号線８−１，８−２，…には信号のない雑音成分のみが出力される。スライスパルス供給端子１５４に第２のスライスパルスＳＰ２を印加する。これにより、信号電荷がないときの電圧がかかっているスライストランジスタ１５０のゲート下のチャンネル電位Ｖochを越えて、第２のスライス電荷がドレインに転送される。このとき、ドレインリセットトランジスタ１６６はオフしているので、第２のスライス電荷はドレインに接続されているスライス電荷転送容量１６２に転送される。
次いで、水平アドレス回路１３から水平選択パルスを水平選択トランジスタ１２−１，１２−２，…に順次印加し、水平信号線１５から１ライン分の信号を順次取り出す。この動作を、次のライン、その次のラインと順次続けることにより、２次元状の全ての信号を読み出すことができる。
このデバイスでは、スライス容量１５２の値をＣslとすると、最終的に水平信号線１５に読み出される電荷（第２のスライス電荷）は
Ｃsl×（Ｖsch−Ｖ0ch）
となり、信号があるときとリセットされ信号がないときの差に比例する電荷が現れるため、単位セル内の増幅トランジスタ６４の閾値ばらつきによる固定パターン雑音が抑圧されるという特徴がある。このように、垂直信号線８に現れる電圧を電荷に変換し、電荷領域で引き算をする回路構成もノイズキャンセラと呼ぶことができる。
この型のノイズキャンセラの方法は、例えば図８１の第３３実施例とは異なる。第３３の実施例では、クランプノード１４５では、電圧領域でノイズがなくなっており、電圧領域でノイズキャンセルをしている。一方、この型では、スライストランジスタ１５０のソース端では、電圧領域ではノイズはキャンセルされていないが、第３４のスライスパルスＳＰ２が印加されたとき、はじめてノイズがキャンセルされた電荷がドレインに転送される。すなわち、電荷領域では、ノイズがキャンセルされている。
以上説明したように、第３７実施例によれば、単位セルの出力をノイズキャンセルを介して出力しているので、単位セルの増幅トランジスタの閾値バラツキに応じた固定パターン雑音を取り除くことができる。
さらに、単位セルの出力をスライストランジスタのゲート容量を介してノイズキャンセラに供給しているので、雑音出力時と信号プラス雑音出力時とで、単位セルから見たノイズキャンセラのインピーダンスがほぼ同一であるため、両出力時で、雑音成分はほぼ同一となり、両者の差分をとると、正確に雑音出力を除去でき、信号成分のみ取り出すことが可能となり、正確にノイズをキャンセルすることができる。また、単位セルからノイズキャンセラを見ると、インピーダンス的にはゲート容量しか見えず、その容量は非常に小さいので、短時間に確実にノイズをキャンセルすることができる。
なお、第２のスライスパルスＳＰ２は直前の第１のスライスパルスＳＰ１の影響を受けることがある。そのため、第１及び第２のトランジスタの動作に対する第１、第２のスライスパルスの影響を同じにするために、第１のスライスパルスＳＰ１の直前にダミースライスパルスを入れることが有効である。また、第１のスライスパルスと第２のスライスパルスの振幅が同じであると、微妙な電圧条件では、微小信号領域で信号電荷が読み出せなくなったり直線性が悪くなったりするので、第１のスライスパルスの振幅に比べ第２のスライスパルスの振幅を大きくし第２のスライスパルスで読み出す電荷にバイアス電荷をはかせる方が動作が安定する。さらに、第１のスライスパルスに比して、第２のスライスパルスの幅を広くする方法も有力である。
第３８実施例
図８９を参照して、本発明の第３８実施例を説明する。図８９は、本発明の第３８実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ８−ｉ−ｊ付近の回路構成は第３３実施例と同じである。
第３８実施例は図８３に示した第３４実施例からソースフォロワトランジスタからなるインピーダンス変換回路を省略した実施例である。
第３９実施例
図９０、図９１および図９２を参照して、本発明の第３９実施例を説明する。図９０、図９１は、本発明の第３９実施例に係わる増幅型ＭＯＳセンサを用いた撮像装置の回路構成図である。単位セルＰ８−ｉ−ｊ付近の回路構成は第３３実施例と同じである。
本実施例は図８１に示した第３３実施例と共通する部分が多いが、異なる点は、“信号成分＋雑音成分”出力時と“雑音成分”のみの出力時との単位セル側から見たノイズキャンセラのインピーダンスの違いを補正するための容量ＣCMP１６０−１，１６０−２，…が、クランプ容量１３１−１，１３１−２，…より撮像領域（単位セル）側に、垂直信号線８−１，８−２，…に対して並列に、スイッチ１６２−１，１６２−２，…を介して接続されていることである。補正容量１６０とスイッチ１６２は、図９０の場合にはクランプ容量１３１と撮像領域の間に、また図９１の場合には撮像領域と負荷トランジスタ９との間に接続されている。
図９２は、本実施例における動作タイミングを示す。スイッチ１６２はクランプトランジスタ１３２によるクランプが終了し、垂直信号線にフォトダイオードのリセット後の雑音のみが出力されている期間にオン状態にする。そうすると、サンプルホールド時に垂直信号線８に連なる容量は、サンプルホールド容量１３４をＣSH、クランプ容量１３１をＣCLとすると、次のようになる。
Ｃ＝ＣCMP＋ＣSH・ＣCL／（ＣCL＋ＣSH）
補正容量ＣCMPの大きさを、
２｛ＣCL−ＣCL・ＣSH／（ＣCL＋ＣSH）｝＞ＣCMP＞０
の範囲で設定すると、補正容量が無い時に比べて、サンプルホールド時に垂直信号線に連なる容量は、クランプ容量１３１の容量ＣCLの大きさに近づく。そのため、差分ＶCLはより小さくなり、そのため雑音も小さくなる。
図５５に垂直信号線８の電位とクランプノード１４５の電位の時間変化を示した。本実施例では、信号が０の暗時の場合のように垂直信号線８の電位がクランプ時に戻る電位とサンプルホールド時に戻る電位が同じ場合、サンプルホールド終了時点でのクランプノードの電位は、ΔＶCLに近い値まで戻ることなく０になる。従って、暗時であり信号が０であるのにも拘らずΔＶCLに相当する信号が現れてしまう等の不都合はない。このため、ΔＶCLのばらつきに起因する雑音の発生を未然に防止することができる。
このように本実施例によれば、雑音除去回路付きＭＯＳ型固体撮像素子において、垂直信号線８に補正容量１６０を設けることにより、雑音が発生する原因であった雑音除去動作中の容量変化を抑制することができ、より一層の雑音低下に寄与することが可能となる。すなわち、セルから見たインピーダンスがフォトダイオード選択後の信号プラスノイズ出力時と、リセット終了後のノイズ出力時で同一になり、正確にノイズキャンセルができる。
なお、第３９実施例の変形例として、図８３に示した第３４実施例、図８５に示した第３５実施例、図８６に示した第３６実施例、図８７に示した第３７実施例、図８９に示した第３８実施例のノイズキャンセラにおいて、補正用容量を接続してもよい。
第３４実施例〜第３９実施例としては、第３３実施例に対してノイズキャンセラ回路部分が異なる実施例を説明したが、次に、第３３〜第３９実施例に対して単位セルの構成が異なる他の実施例を説明する。
第４０実施例
図９３を用いて第４０実施例を説明する。図９３は第４０実施例における増幅型ＭＯＳセンサを用いた固体撮像装置の全体を示す回路図である。本実施例の単位セルＰ９−ｉ−ｊは、第３３実施例の単位セルからアドレス容量６９を省略したものである。
本実施例では、増幅トランジスタ６４のドレインが垂直アドレス回路５によりアドレスされたとき、増幅トランジスタ６４のゲート下のチャネルの電位を変動させるために、ショートチャネル効果を利用する。即ち、増幅トランジスタ６４のドレインの電位が高くなったとき、ドレインからゲート下のチャネルに空乏層が伸びて、閾値電圧が負の方向に変化することを利用する。アドレスされたラインの単位セルのフォトダイオード６２の出力信号だけが垂直信号線８に現れる原理は第３３実施例の場合と全く同じである。
このように、本実施例によれば、垂直選択トランジスタは勿論のこと、アドレス容量がなくとも垂直アドレス線をアドレスすることができ、これにより第３３実施例よりも素子数を減らすことができ、セルの微細化をはかることができる。
第４０実施例も第３３実施例と同様に、ノイズキャンセラ部分を変形することができる。すなわち、図８１〜図９２、および図５５の説明は第４０実施例にも等しく適用できる。
第４１実施例
図９４を用いて、第４１実施例を説明する。図９４は、本実施例における増幅型ＭＯＳセンサを用いた構成の固体撮像装置の全体を示す回路図である。本実施例の単位セルＰ１０−ｉ−ｊは、垂直選択トランジスタをセルの外に出して、１垂直アドレス線に１つだけにしたものである。すなわち、単位セルＰ１０−ｉ−ｊはフォトダイオード６２−ｉ−ｊと、フォトダイオード６２−ｉ−ｊの検出信号を増幅する増幅トランジスタ６４−ｉ−ｊと、フォトダイオード６２−ｉ−ｊの信号電荷をリセットするリセットトランジスタ６６−ｉ−ｊからなる。
垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は垂直選択トランジスタ３０２−１，３０２−２，…のゲートに接続され、垂直選択トランジスタ３０２−１，３０２−２，…のソースは各単位セルの増幅トランジスタ６４のソースとリセットトランジスタ６６のソースに接続される。垂直選択トランジスタ３０２−１，３０２−２，…のドレインは共通にドレイン端子３０４に接続される。
本実施例によれば、垂直アドレス回路５によりアドレスされた１垂直アドレス線は垂直選択トランジスタ３０２がオンするので、共通ドレイン電源３０４のレベル（ハイレベル）となるが、アドレスされていない垂直アドレス線は電気的に浮遊している。そのため、アドレスされていない垂直アドレス線に接続される単位セルの増幅トランジスタ６４は動作せず、アドレスされた垂直アドレス線に接続される単位セルのフォトダイオード６２の検出信号のみが垂直信号線８に現れる。動作タイミングは図８２に示した第３３実施例と同じである。
第４１実施例も第３３実施例と同様にノイズキャンセラ部分を変形することができる。すなわち、図８１〜図９２、および図５５の説明は第４１実施例にも等しく適用できる。
第４２実施例
図９５は第４２実施例を説明するための図であって、増幅型ＭＯＳセンサを用いた固体撮像装置の全体を示す回路図である。本実施例の単位セルＰ１１−ｉ−ｊは、図８１に示した第３３実施例の基本セルから、リセットトランジスタ６６とリセット線７を省略したものである。すなわち、単位セルＰ１１−ｉ−ｊはフォトダイオード６２−ｉ−ｊと、フォトダイオード６２−ｉ−ｊの検出信号を増幅する増幅トランジスタ６４−ｉ−ｊからなる。
垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は増幅トランジスタ６４のドレインに接続されるとともに、アドレス容量６９を介して増幅トランジスタ６４のゲートに接続される。
本実施例の動作タイミングチャートを図９６に示す。垂直アドレス線６−１，６−２，…に印加されるアドレスパルスの途中に負の信号電荷排出パルスＰdが挿入されている以外は、図８２に示した第３３実施例のタイミングチャートと同じである。
ここで、図９６のタイミングの先後関係を説明する。必須の順番は以下の通りである。
垂直アドレスパルスの１回目の立ち上がり→クランプパルスの立ち下がり→信号電荷排出パルスの立ち上がり→信号電荷排出パルスの立ち下がり→サンプルホールドパルスの立ち下がり→垂直アドレスパルスの２回目の立ち下がり
なお、垂直アドレスパルスの１回目の立ち上がり、サンプルホールドパルスの立ち上がり、クランプパルスの立ち上がりの前後関係は任意であるが、好ましくは上述した順番がよい。
本実施例の基本セルの断面構造と信号電荷の排出の様子を図９７に示す。基本的な動作は第３３実施例と同様であり、アドレス容量６９を備えたことにより、垂直選択トランジスタがなくとも垂直アドレス線のアドレスが可能になる。そして、信号の読み出しが終わった後に垂直アドレス線６−１，６−２，…に負の信号電荷排出パルスＰｄを印加し、結合容量を介してフォトダイオード６２の電位を負の方向にバイアスし、内部の信号電荷をｐ型基板に排出する。これにより、信号電荷のリセットが可能となる。また、雑音除去回路の動作は第３３実施例と何等変わるものではない。
このように、本実施例によれば、基本セルをフォトダイオード６２、増幅トランジスタ６４及びアドレス容量６９で構成することができ、単位セルの大幅な微細化をはかることができる。
第４２実施例も第３３実施例と同様にノイズキャンセラ部分を変形することができる。すなわち、図８１〜図９２、および図５５の説明は第４２実施例にも等しく適用できる。
第４３実施例
図９８は第４３実施例を説明するための図であって、増幅型ＭＯＳセンサを用いた固体撮像装置の全体を示す回路図である。本実施例の単位セルＰ１２−ｉ−ｊは、図８１に示した第３３実施例のセル構成においてフォトダイオード６２と増幅トランジスタ６４のゲートとの間に転送トランジスタ３０６を付加したものである。転送トランジスタ３０６の共通ゲート３０８は垂直アドレス回路５に接続される。
第４４実施例
図９９は第４４実施例を説明するための図であって、増幅型ＭＯＳセンサを用いた固体撮像装置の全体を示す回路図である。本実施例の単位セルＰ１３−ｉ−ｊは、図９３の第４０実施例のセル構成においてフォトダイオード６２と増幅トランジスタ６４のゲートとの間に転送トランジスタ３０６を付加したものである。
第４５実施例）
図１００は第４５実施例を説明するための図であって、増幅型ＭＯＳセンサを用いた固体撮像装置の全体を示す回路図である。本実施例の単位セルＰ１４−ｉ−ｊは、図９４の第４１実施例のセル構成においてフォトダイオード６２と増幅トランジスタ６４のゲートとの間に転送トランジスタ３０６を付加したものである。
第４６実施例
図１０１は第４６実施例の増幅型ＭＯＳセンサを用いた固体撮像装置の全体を示す回路図である。本実施例の単位セルＰ１５−ｉ−ｊは、図９５の第４２実施例のセル構成においてフォトダイオード６２と増幅トランジスタ６４のゲートとの間に転送トランジスタ３０６を付加したものである。
図１０２は、本実施例の動作を示すタイミングチャートである。水平ブランキング期間に垂直アドレス線６−１にハイレベルのアドレスパルスを印加すると、このハイレベルのアドレスパルスがこのラインに接続されている単位セルの増幅トランジスタ６４のゲートにアドレス容量６９を介して供給され、このゲート下のチャネルの電位が、他のラインに接続されている単位セルの増幅トランジスタ６４のゲート下のチャネル電位より高くなり、オンする。したがって、垂直アドレス線６−１に接続されている単位セルの増幅トランジスタ６４と負荷トランジスタ９でソースホロア回路が構成される。そして、増幅トランジスタ６４のゲート電圧、即ちフォトダイオード６４の電圧とほぼ同等の電圧が垂直信号線８に現れる。
このように、アドレスされたラインの増幅トランジスタ６４のゲート電位のみが垂直信号線８−１，８−２，…に現れ、他のラインの増幅トランジスタ６４のゲート電位は現れない。したがって、垂直選択トランジスタを省略しても、垂直アドレスラインのアドレスが可能である。
この後、垂直アドレス線６−１に振幅の大きい負の電荷排出パルスＣＤを印加して、フォトダイオード６２の電荷をリセットする。そして、サンプルホールドトランジスタ１３３−１，１３３−２，…の共通ゲート１４３にハイレベルのサンプルホールドパルスを印加した後、クランプトランジスタ１３２−１，１３２−２，…の共通ゲート１４２にクランプパルスを印加し、クランプトランジスタ１３２−１，１３２−２，…をオンし、クランプノード１４５−１，１４５−２，…をクランプ電源１４１と同じ電圧に固定する。
次いで、クランプトランジスタ１３２−１，１３２−２，…をオフした後、電荷転送ライン３０８−１にハイレベルの転送パルスを印加し、電荷転送トランジスタ３０６−１，３０６−２，…をオンする。すると、クランプノード１４５−１，１４５−２，…には、フォトダイオード６２に信号電荷があるときとリセットされて信号電荷がないときの垂直信号線８−１，８−２，…の電圧の差がクランプ電源１４１に加算された電圧が現れる。この後、サンプルホールドパルスの印加を終了する。
そして、水平アドレス回路１３から水平アドレスパルスを水平選択トランジスタ１２−１，１２−２，…に順次印加し、水平信号線１５から１ライン分の信号を順次取り出す。
ここで、図９６のタイミングの先後関係を説明する。必須の順番は以下の通りである。
垂直アドレスパルスの１回目の立ち上がり→垂直アドレスパルスの１回目の立ち下がり→垂直アドレスパルスの２回目の立ち上がり→クランプパルスの立ち下がり→電荷転送パルスの立ち上がり→電荷転送パルスの立ち下がり→サンプルホールドパルスの立ち下がり→垂直アドレスパルスの２回目の立ち下がり
なお、垂直アドレスパルスの２回目の立ち上がり、サンプルホールドパルスの立ち上がり、クランプパルスの立ち上がり、クランプパルスの立ち下がりの前後関係は任意であるが、好ましくは上述した順番がよい。
このような第４３実施例〜第４６実施例の構成であれば、フォトダイオード６２と増幅トランジスタ６４とを分離することにより、電荷を検出する容量値を小さくし感度を上げることができる。また、転送トランジスタ３０６をオフしておいて、先ず信号電荷がないときの雑音成分に相当する電圧を垂直信号線８に出力し、続いて転送トランジスタ３０６をオンして信号電荷があるときの信号成分プラス雑音成分に相当する電圧を出力することも可能である。このように、最初にリセットすることは、リセット動作によって生じるランダム雑音も同時に除去することができる利点もある。
第４３実施例〜第４６実施例も第３３実施例と同様にノイズキャンセラ部分を変形することができる。すなわち、図８１〜図９２、および図５５の説明は第４３実施例〜第４６実施例にも等しく適用できる。
本発明は上述した実施例に限定されず、種々変形して実施可能である。例えば、単位セルの増幅トランジスタを閾値バラツキがないように製造できれば、固定パターン雑音は発生しないので、ノイズキャンセラは省略することができる。あるいは、固定パターン雑音が発生しても、画質に影響が無ければ、同じくノイズキャンセラは省略することができる。
各実施例のノイズキャンセラにおいては、入力信号がないときに読み出す信号電流（雑音成分のみ）が小さい方が雑音が少ないので、蓄積ドレイン電源端子に印加されている電圧とビデオバイアス電圧とをほぼ等しくすることが好ましい。ビデオバイアス電圧とは、水平信号線１５から信号を電流で読み出すときに水平信号線１５がほぼ固定される電圧である。これを実現した変形例を図９５に示す。出力信号線１５にオペアンプ１７６が接続され、オペアンプ１７６の入出力端間に負荷抵抗１７８が接続される。これによると、信号電流が強制的に負荷抵抗１７８に流され、水平信号線１５は仮想的にある電圧、すなわちビデオバイアス電圧に固定される。
さらに、単位セルは２次元マトリクス状に配列した実施例を説明したが、本発明は単位セルを１次元アレイ状に配列する構成の撮像装置にも適用できることは言うまでもない。つまり、単位セルをｍ×ｎの２次元マトリクス状に配列したエリアセンサとしての構成のほか、単位セルを一列に並べた１次元配列のラインセンサとしての構成にして利用することも容易にできる。
第４７実施例
ＭＯＳセンサにおけるマトリクス配列の受光部分であるＭＯＳセルマトリクスを、ランダムアクセスしようとする場合、セル部を含めた周辺回路の構成は図１０３のようになる。
図１０３において、ＭＯＳセンサは、ｍ×ｎ個のフォトダイオードをマトリックス状に配列したｍ×ｎ画素構成のＭＯＳセンサであり、フォトダイオードｍ×ｎ個をマトリックス状に配列した受光部（入力部）Ｉと、この受光部Ｉを構成する各フォトダイオードから順に信号を読み出すための読み出し制御部CONTおよびノイズキャンセラ回路部ＮＣを備えた処理部III、この処理部IIIで読み出された信号を出力する出力部から構成される。
読み出し制御部CONTは垂直アドレス回路５と水平アドレス回路１３とから構成され、垂直アドレス回路５は、垂直アドレスバッファＢVA及び垂直デコーダ回路ＤVに置き換えられ、水平アドレス回路１３は水平アドレスバッファＢHA及び水平デコーダ回路ＤHに置き換えられる。そして、垂直アドレスバッファＢVAにはアドレス信号Ａ１〜Ａｉが入力され、水平アドレスバッファＢHAにはアドレス信号Ａｉ−Ａｎがが入力され、これらのアドレスにより特定のセルが選択される。垂直デコーダ回路ＤV及び水平デコーダ回路ＤHはアドレスバッファＢVA，ＢHAを経由して入力されたアドレス信号により特定のラインを選択する。
アドレスバッファＢVA，ＢHA及びデコーダ回路ＤV，ＤHの具体的な構成の一例を図１０４に示す。説明を容易にするため、アドレス信号Ａ１、Ａ２、Ａ３のみを用いた場合の例を示した。アドレス信号Ａ１、Ａ２、Ａ３に対してそれぞれ対応するインバータINV1，INV2，INV3を通して反転された信号が元の信号と平行して縦の線で配置されている。これに対して三つずつ異なる信号が選ばれ、その３信号が入力されるＮＯＲ回路NOR1，NOR2，NOR3が配置される。ＮＯＲ回路NOR1，NOR2，NOR3はその３入力信号のＮＯＲ論理をとり、全ての入力信号がＬレペルであるもののみＨレベルの信号を出力し特定のラインを選択する。
垂直ラインを選択するアドレス信号と水平ラインを選択するアドレス信号は、別のアドレス端子から入力することも可能であるが、マルチプレクサ、アドレス信号を行アドレス信号（垂直方向のアドレス信号）として取り込むためのＲＡＳ信号及び、アドレス信号を列アドレス信号（水平方向のアドレス信号）として取り込むためのＣＡＳ信号を用い、同一のアドレス端子から入力することも可能である。
産業上の利用可能性
以上のように本発明によれば、ノイズキャンセルができて綺麗な画像信号を得ることができ、しかも、単一電源で駆動可能な増幅型のＭＯＳ型固体撮像装置を提供できるようになる。また、単位セルを微細化でき、ひいては全体のサイズを小型化できる増幅型のＭＯＳ型固体撮像装置を提供できるようになる。そして、さらにはこの増幅型のＭＯＳ型固体撮像装置を使用することで、小型で省電力、高画質となるＭＯＳ型固体撮像装置応用システムを提供できるようになる。
【図１】
0003966557.tif 000002
【図２】
0003966557.tif 000003
【図３】
0003966557.tif 000004
【図４】
0003966557.tif 000005
【図６】
0003966557.tif 000006
【図５】
0003966557.tif 000007
【図７】
0003966557.tif 000008
【図８】
0003966557.tif 000009
【図９】
0003966557.tif 000010
【図１０】
0003966557.tif 000011
【図１１】
0003966557.tif 000012
【図１２】
0003966557.tif 000013
【図１３】
0003966557.tif 000014
【図１４】
0003966557.tif 000015
【図１５】
0003966557.tif 000016
【図１６】
0003966557.tif 000017
【図１７】
0003966557.tif 000018
【図１８】
0003966557.tif 000019
【図１９】
0003966557.tif 000020
【図２０】
0003966557.tif 000021
【図２１】
0003966557.tif 000022
【図２２Ａ】
0003966557.tif 000023
【図２２Ｂ】
0003966557.tif 000024
【図２２Ｃ】
0003966557.tif 000025
【図２３】
0003966557.tif 000026
【図２４】
0003966557.tif 000027
【図２５】
0003966557.tif 000028
【図２６】
0003966557.tif 000029
【図２７】
0003966557.tif 000030
【図２８】
0003966557.tif 000031
【図２９】
0003966557.tif 000032
【図３０】
0003966557.tif 000033
【図３１】
0003966557.tif 000034
【図３２】
0003966557.tif 000035
【図３３】
0003966557.tif 000036
【図３４】
0003966557.tif 000037
【図３５】
0003966557.tif 000038
【図３６】
0003966557.tif 000039
【図３７】
0003966557.tif 000040
【図３８】
0003966557.tif 000041
【図３９】
0003966557.tif 000042
【図４０】
0003966557.tif 000043
【図４１】
0003966557.tif 000044
【図４２】
0003966557.tif 000045
【図４３】
0003966557.tif 000046
【図４４】
0003966557.tif 000047
【図４５】
0003966557.tif 000048
【図４６】
0003966557.tif 000049
【図４７】
0003966557.tif 000050
【図４８】
0003966557.tif 000051
【図４９】
0003966557.tif 000052
【図５０】
0003966557.tif 000053
【図５１】
0003966557.tif 000054
【図５２】
0003966557.tif 000055
【図５３】
0003966557.tif 000056
【図５４】
0003966557.tif 000057
【図５５】
0003966557.tif 000058
【図５６】
0003966557.tif 000059
【図５７】
0003966557.tif 000060
【図５８】
0003966557.tif 000061
【図５９】
0003966557.tif 000062
【図６０】
0003966557.tif 000063
【図６１】
0003966557.tif 000064
【図６２】
0003966557.tif 000065
【図６３】
0003966557.tif 000066
【図６４】
0003966557.tif 000067
【図６５】
0003966557.tif 000068
【図６６】
0003966557.tif 000069
【図６７】
0003966557.tif 000070
【図６８】
0003966557.tif 000071
【図６９】
0003966557.tif 000072
【図７０】
0003966557.tif 000073
【図７１】
0003966557.tif 000074
【図７２】
0003966557.tif 000075
【図７３】
0003966557.tif 000076
【図７４】
0003966557.tif 000077
【図７５】
0003966557.tif 000078
【図７６】
0003966557.tif 000079
【図７７】
0003966557.tif 000080
【図７８】
0003966557.tif 000081
【図７９】
0003966557.tif 000082
【図８０】
0003966557.tif 000083
【図８１】
0003966557.tif 000084
【図８２】
0003966557.tif 000085
【図８３】
0003966557.tif 000086
【図８４】
0003966557.tif 000087
【図８５】
0003966557.tif 000088
【図８６】
0003966557.tif 000089
【図８７】
0003966557.tif 000090
【図８８】
0003966557.tif 000091
【図８９】
0003966557.tif 000092
【図９０】
0003966557.tif 000093
【図９１】
0003966557.tif 000094
【図９２】
0003966557.tif 000095
【図９３】
0003966557.tif 000096
【図９４】
0003966557.tif 000097
【図９５】
0003966557.tif 000098
【図９６】
0003966557.tif 000099
【図９７】
0003966557.tif 000100
【図９８】
0003966557.tif 000101
【図９９】
0003966557.tif 000102
【図１００】
0003966557.tif 000103
【図１０１】
0003966557.tif 000104
【図１０２】
0003966557.tif 000105
【図１０３】
0003966557.tif 000106
【図１０４】
0003966557.tif 000107