(57)【特許請求の範囲】
【請求項１】
コンデンサ結合で入力されたデジタル信号を一方の入力とする加算手段と、
前記加算手段の出力信号の論理状態を判別する比較手段と、
前記比較手段の出力信号の直流成分を抽出して前記加算手段の他方の入力とする抽出手段と、前記比較手段の出力信号の振幅を前記加算手段の一方の入力信号の振幅に合わせるべく前記比較手段を制御する制御手段とを備え、
前記制御手段は、前記加算手段の一方の入力信号の直流成分を検出する第１の検出回路と、前記比較手段の出力信号の直流成分を検出する第２の検出回路と、前記第１，第２の検出回路の各検出レベルを比較し、そのレベル差に応じた制御信号を出力する差動アンプとを有し、この差動アンプから出力される制御信号に応じて前記比較手段の出力信号の振幅を制御する
ことを特徴とする直流リカバリ回路。
【請求項２】
前記比較手段は差動アンプ構成であり、その電流源の電流が前記制御信号に応じて変化する
ことを特徴とする請求項１記載の直流リカバリ回路。
【請求項３】
前記制御手段は、前記加算手段の一方の入力信号および前記比較手段の出力信号が小さいときに、前記差動アンプに対して所定の制御信号を出力するための情報を与える補償回路を有する
ことを特徴とする請求項１記載の直流リカバリ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンデンサ結合で入力されたデジタル信号の直流レベル（以下、ＤＣレベルと記す）のずれを補正する直流リカバリ回路に関する。
【０００２】
【従来の技術】
シリアルデータの伝送系において、そのデータ受信部の入力段には、伝送線によって伝送されてきたシリアルデータを正しく受信するために、シリアルデータに同期して一定周期のリカバリクロックを生成し、この生成したリカバリクロックに基づいてシリアルデータのタイミングを正しく設定し直してリタイムドデータとして出力するクロックデータリカバリ回路が設けられる。
【０００３】
このクロックデータリカバリ回路を入力段に備えたデータ受信部において、例えば電源電圧３．３Ｖ、内部信号レベルＰＥＣＬ（正電源ＥＣＬ）２００ｍＶppを考えた場合、通常のＥＣＬ(emitter coupled logic) 信号は直接入力することができない。そこで、ＥＣＬ信号であるシリアルデータの入力を可能にするために、その伝送系では次のような構成を採っている。
【０００４】
すなわち、図２に示すように、負電源Ｖｓｓ（例えば、−４．５Ｖ）で動作するＥＣＬ回路（ＩＣ）１０１から出力されるＥＣＬ信号をアッテネータ１０２とカップリングコンデンサ１０３を介してデータ受信部（ＩＣ）１０４に入力し、さらにその入力段に配された直流リカバリ回路１０５によってＤＣレベルのずれを補正するようにしている。
【０００５】
なお、データ受信部１０４において、直流リカバリ回路１０５でＤＣレベルが補正されたＥＣＬ信号であるシリアルデータは、ＰＬＬ(phase locked loop) 回路１０６およびリタイミング回路１０７に供給される。このＰＬＬ回路１０６およびリタイミング回路１０７によってクロックデータリカバリ回路が構成されている。そして、ＰＬＬ回路１０６でリカバリクロックが生成されるとともに、受信したシリアルデータのタイミングがリカバリクロックに基づいてリタイミング回路１０７によって再設定されてリタイムドデータとして出力される。
【０００６】
ここで、データ受信部１０４の仕様として、入力されるデータは、１．５Ｇｂ／ｓのＮＲＺ(non return to zero)データで、Ｈｉｇｈ（論理１）／Ｌｏｗ（論理０）の比率であるマーク率が１：１９迄、振幅が３００〜５００ｍＶpp、他の入力としては４９．５ＭＨｚの参照クロックのＴＴＬ(transistor transistor logic) レベルが必要である。そして、これらを基に振幅が４００ｍＶppのリカバリクロックとリタイムドデータを出力する。
【０００７】
ところで、デジタル信号をコンデンサ結合で入力すると、データのマーク率によって図３（ａ）に示す如き信号の振幅中心レベルが、同図（ｂ）に示すようにＤＣ中心レベル（バイアスレベル）に対してずれてしまう。この信号（ｂ）のＤＣレベルのずれを補正するのに、図４に示すように、入力回路１１１と、この入力回路１１１の出力を一方の入力とする加算器１１２と、この加算器１１２の加算出力の論理状態、即ちＨｉｇｈ／Ｌｏｗを判別するコンパレータ１１３と、このコンパレータ１１３の出力のＤＣ成分を加算器１１２にその他方の入力としてフィードバックするローパルスフィルタ１１４とからなる量子化フィードバック回路が用いられる。
【０００８】
この量子化フィードバック回路は、出力信号の振幅からローパスフィルタ１１４によってそのＤＣ成分を抽出し、この抽出したＤＣ成分を加算器１１２にその他方の入力としてフィードバックして入力信号に加算することにより、入力信号のＤＣレベルのずれを補正するようになっている。この量子化フィードバック回路を正しく動作させるためには、当該回路の入力信号と出力信号の振幅を等しくさせる必要がある。
【０００９】
量子化フィードバック回路を使用した直流リカバリ回路の従来例の構成を図５に示す。この直流リカバリ回路は、入力部アンプ１２１と、この入力部アンプ１２１の出力信号のＤＣレベルの補正を行う量子化フィードバック回路１２２と、入力部アンプ１２１の出力信号の振幅を制御するＡＧＣ（自動利得制御）回路１２３と、このＡＧＣ回路１２３に対してリファレンス信号を与えるリファレンスアンプ１２４とを有する構成となっている。
【００１０】
上記構成の直流リカバリ回路において、量子化フィードバック回路１２２の出力信号の振幅を次段の回路用に２００ｍＶppに設定すれば、量子化フィードバック回路１２２の入力信号として同じ振幅（２００ｍＶpp）の信号を入力する必要がある。そのために、２００ｍＶppのリファレンス信号と量子化フィードバック回路１２２の入力信号の振幅を検波して、振幅を制御するための信号をＡＧＣ回路１２３で生成し、この制御信号に基づいて入力部アンプ１２１において入力信号の振幅を２００ｍＶppに制御して出力するようにしている。
【００１１】
【発明が解決しようとする課題】
上述した従来の直流リカバリ回路では、ＡＧＣ回路１２３の制御信号によって入力部アンプ１２１のゲインを制御し、入力信号にＡＧＣをかけることにより、量子化フィードバック回路１２２の入力振幅をその出力振幅に揃える構成となっているので、振幅が大きい入力信号に対応できるようにするためには、ダイナミックレンジがそれ以上に広い入力部アンプ１２１が必要となる。
【００１２】
しかしながら、入力部アンプ１２１は、その回路構成の一例を示す図６から明らかなように、ＡＧＣ入力が与えられるトランジスタ部分と信号入力が与えられるトランジスタ部分とが、電源Ｖｃｃとグランド（ＧＮＤ）の間にいわゆる縦積みとなった構成となっているため、電源Ｖｃｃの電圧が例えば３．３Ｖと低い場合には、入力部アンプ１２１のダイナミックレンジを広げるにも制限があり、したがって振幅が大きいＥＣＬ信号を受けることができないことになる。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、低い電源電圧でもＥＣＬ信号を受けることが可能な直流リカバリ回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明による直流リカバリ回路は、コンデンサ結合で入力されたデジタル信号を一方の入力とする加算手段と、この加算手段の出力信号の論理状態を判別する比較手段と、この比較手段の出力信号の直流成分を抽出して前記加算手段の他方の入力とする抽出手段と、比較手段の出力信号の振幅を加算手段の一方の入力信号の振幅に合わせるべく当該比較手段を制御する制御手段とを備え、前記制御手段は、前記加算手段の一方の入力信号の直流成分を検出する第１の検出回路と、前記比較手段の出力信号の直流成分を検出する第２の検出回路と、前記第１，第２の検出回路の各検出レベルを比較し、そのレベル差に応じた制御信号を出力する差動アンプとを有し、この差動アンプから出力される制御信号に応じて前記比較手段の出力信号の振幅を制御する構成となっている。
【００１５】
上記構成の直流リカバリ回路において、抽出手段は、比較手段の出力信号を通すことで、その出力信号の直流成分を抽出する。この直流成分は加算手段の他方の入力となり、当該加算手段によってその一方の入力信号に加算されることで、入力信号のＤＣレベルのずれを補正する。このとき、制御手段は、加算手段の一方の入力信号の直流成分を検出し、比較手段の出力信号の直流成分を検出するとともに、各検出レベルを比較してそのレベル差に応じた制御信号に応じて比較手段の出力信号の振幅を制御することで、当該比較手段の出力信号の振幅を加算手段の一方の入力信号の振幅に一致させる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態を示す回路ブロック図である。
【００１７】
本実施形態に係る直流リカバリ回路１０は、コンデンサ結合で入力された例えば振幅３００〜５００ｍＶppのＥＣＬ信号を、内部ＰＥＣＬ信号レベル２００ｍＶppの信号に変換する回路であり、図１から明らかなように、リニアアンプ回路１１、量子化フィードバック回路１２およびＡＧＣ回路１３の３つの回路から構成されている。
【００１８】
ところで、デジタル信号をコンデンサ結合でそのまま入力すると、先述したように、信号のマーク率によって信号の振幅中心レベルが直流中心レベルに対してずれてしまい（図３（ｂ）を参照）、例えば５００ｍＶppの差動信号に対して１Ｖ近くのダイナミックレンジが必要となる。リニアアンプ回路１１は、これを半分にするために設けられたものである。
【００１９】
すなわち、リニアアンプ回路１１は、振幅３００〜５００ｍＶppの入力信号を例えば振幅１５０〜２５０ｍＶppに変換するゲインが１／２の差動アンプ回路であり、その入力のダイナミックレンジは１．２Ｖ程度ある。このリニアアンプ回路１１で振幅変換された信号は、量子化フィードバック回路１２およびＡＧＣ回路１３に供給される。
【００２０】
量子化フィードバック回路１２は、入力回路２１、加算器２２、コンパレータ２３およびローパスフィルタ２４ａ，２４ｂからなり、コンパレータ２３の出力信号の振幅からローパスフィルタ２４ａ，２４ｂで抽出したＤＣレベルを加算器２２で入力信号に加算することによって入力信号のＤＣレベルのずれを補正するとともに、ＡＧＣ回路１３から与えられる制御信号に基づいてコンパレータ２３を構成する差動アンプの電流源の電流を変えることによって入力信号の振幅に出力信号の振幅を一致させる制御を行う構成となっている。
【００２１】
ここで、入力回路２１、加算器２２、コンパレータ２３およびローパスフィルタ２４ａ，２４ｂの具体的な回路構成について説明する。
【００２２】
先ず、入力回路２１は、リニアアンプ回路１１から互いに逆相の信号が各一端に与えられるコンデンサＣ１，Ｃ２と、これらコンデンサＣ１，Ｃ２の各他端に各ベースが接続されたトランジスタＱ１，Ｑ２と、これらトランジスタＱ１，Ｑ２の各ベースをバイアスするバイアス回路２５と、トランジスタＱ１，Ｑ２の各コレクタと電源Ｖｃｃの間に接続された抵抗Ｒ１，Ｒ２と、トランジスタＱ１，Ｑ２の各エミッタ間に接続された抵抗Ｒ３と、トランジスタＱ１，Ｑ２の各エミッタとグランド（ＧＮＤ）の間に接続された定電流源２６，２７とからなり、トランジスタＱ１，Ｑ２の各コレクタから互いに逆相の信号を出力する構成となっている。
【００２３】
加算器２２は、入力回路２１から互いに逆相の信号が各コレクタに与えられるトランジスタＱ３，Ｑ４と、これらトランジスタＱ３，Ｑ４の各エミッタ間に接続された抵抗Ｒ４と、トランジスタＱ３，Ｑ４の各エミッタとグランドの間に接続された定電流源２８，２９とからなり、コンパレータ２３の出力信号の振幅からローパスフィルタ２４ａ，２４ｂで抽出したＤＣレベルがトランジスタＱ３，Ｑ４の各ベースに与えられる構成となっており、トランジスタＱ３，Ｑ４の各コレクタ出力が加算出力となる。
【００２４】
コンパレータ２３は、エミッタが共通に接続された差動対トランジスタＱ５，Ｑ６と、これらトランジスタＱ５，Ｑ６の各コレクタと電源Ｖｃｃの間に接続された抵抗Ｒ５，Ｒ６と、トランジスタＱ５，Ｑ６の各エミッタとグランドの間に接続された定電流源３０と、トランジスタＱ５，Ｑ６の各エミッタとグランドの間に直列に接続されたトランジスタＱ７および抵抗Ｒ７からなる可変電流源３１とからなる差動アンプ構成となっており、ＡＧＣ回路１３からトランジスタＱ７のベースに制御信号が与えられるようになっている。
【００２５】
このコンパレータ２３において、可変電流源３１を構成する制御用トランジスタＱ７は、そのベース入力としてＡＧＣ回路１３から出力される制御信号が与えられることにより、その制御信号に応じて可変電流源３１に流れる電流をコントロールし、量子化フィードバック回路１２の出力振幅をその入力信号の振幅に合わせるように動作する。なお、定電流源３０は、出力信号の振幅が無くならないように可変電流源３１に対して並列に接続されたものであり、５０μＡ程度の一定の電流を流す。
【００２６】
コンパレータ２３の互いに逆相の出力、即ち差動対トランジスタＱ５，Ｑ６の各コレクタ出力は、エミッタフォロワのトランジスタＱ８，Ｑ９を通して量子化フィードバック回路１２の出力信号ＹＰ，ＹＮとして導出されるとともに、エミッタフォロワのトランジスタＱ１０，Ｑ１１を通してローパスフィルタ２４ａ，２４ｂに与えられる。ローパスフィルタ２４ａ，２４ｂは、コンパレータ２３の出力信号ＹＰ，ＹＮの振幅からＤＣレベルを抽出し、このＤＣレベルを加算器２２のトランジスタＱ３，Ｑ４のベース入力とする。
【００２７】
ローパスフィルタ２４ａは、トランジスタＱ１０のエミッタと加算器２２のトランジスタＱ３のベースの間に接続された抵抗Ｒ７と、当該トランジスタＱ３のベースと電源Ｖｃｃの間に接続されたコンデンサＣ３とから構成されている。ローパスフィルタ２４ｂは、トランジスタＱ１１のエミッタと加算器２２のトランジスタＱ４のベースの間に接続された抵抗Ｒ８と、当該トランジスタＱ４のベースと電源Ｖｃｃの間に接続されたコンデンサＣ４とから構成されている。
【００２８】
このように、加算器２２、コンパレータ２３およびローパスフィルタ２４ａ，２４ｂを含む量子化フィードバック回路１２において、コンパレータ２３の出力信号をローパスフィルタ２４ａ，２４ｂを通すことによってその振幅からＤＣレベルを抽出し、この抽出したＤＣレベルを加算器２２にフィードバックして入力信号に加算することにより、入力信号のＤＣレベルのずれを補正することができる。
【００２９】
量子化フィードバック回路１２の出力信号ＹＰ，ＹＮは、ＡＧＣ回路１３にも供給される。ＡＧＣ回路１３は、リニアアンプ回路１１の出力信号、即ち量子化フィードバック回路１２の入力信号のＤＣレベルを検出する第１のＤＣレベル検出回路４１と、量子化フィードバック回路１２の出力信号のＤＣレベルを検出する第２のＤＣレベル検出回路４２と、これら検出回路４１，４２で検出されたＤＣレベル同士を比較し、そのレベル差に応じた制御信号を出力する差動アンプ４３とを備えた構成となっている。
【００３０】
第１のＤＣレベル検出回路４１は、リニアアンプ回路１１の出力信号の振幅を検波する振幅検波回路４１１と、この振幅検波回路４１１の検波出力をＤＣ化するローパスフィルタ（ＬＰＦ）４１２と、このローパスフィルタ４１２で抽出さたＤＣレベルを差動アンプ４３にその（＋）入力として与える出力トランジスタ４１３とから構成されている。
【００３１】
第２のＤＣレベル検出回路４２は、量子化フィードバック回路１２の出力信号の振幅を検波する振幅検波回路４２１と、この振幅検波回路４２１の検波出力をＤＣ化するローパスフィルタ４２２と、このローパスフィルタ４２２で抽出さたＤＣレベルを差動アンプ４３にその（−）入力として与える出力トランジスタ４２３とから構成されている。
【００３２】
上記構成のＡＧＣ回路１３は、量子化フィードバック回路１２の入力信号およびその出力信号のＤＣレベル同士を比較し、そのレベル差に応じた出力信号をコンパレータ２３のトランジスタＱ７のベースに制御信号として供給する。これにより、量子化フィードバック回路１２においては、先述したように、その制御信号に応じて可変電流源３１に流れる電流が変化し、量子化フィードバック回路１２の出力信号の振幅がその入力信号の振幅に一致するように、当該出力信号の振幅制御が行われる。
【００３３】
ＡＧＣ回路１３はさらに、量子化フィードバック回路１２の入力信号および出力信号の双方のＤＣレベルが小さいときなどに、コンパレータ２３のトランジスタＱ７のベースに与える制御信号が不安定にならないようにするための補償回路４４を備えている。この補償回路４４は、差動アンプ４３の（−）入力に所定のＤＣレベルを与えることで、例えば信号が全く入力されないときに、可変電流源３１に電流が僅かに流れた状態で待機させるように作用する。
【００３４】
補償回路４４は、例えば３００ＭＨｚの信号に基づいて４０ｍＶppの信号を与えるリファレンスアンプ４４１と、このリファレンスアンプ４４１の出力振幅を検波する振幅検波回路４４２と、この振幅検波回路４４２の検波出力をＤＣ化するローパスフィルタ４４３と、このローパスフィルタ４４３で抽出さたＤＣレベルを差動アンプ４３にその（−）入力として与える出力トランジスタ４４４とから構成されている。
【００３５】
上述したように、本実施形態に係る直流リカバリ回路においては、量子化フィードバック回路１２を用いることにより、入力信号のＤＣレベルのずれを補正するとともに、ＡＧＣ回路１３から与えられる制御信号に基づいてコンパレータ２３を構成する差動アンプの可変電流源３１の電流を制御ようにしたことにより、従来のように、トランジスタを縦積みした構成の入力部アンプ（図６を参照）を用いなくても、入力信号の振幅に出力信号の振幅を合わせることができる。したがって、低い電源電圧（例えば、３．３Ｖ）でもＥＣＬ信号を受けることができるとともに、正常なＤＣレベルの補正を行うことができる。
【００３６】
また、上記構成の直流リカバリ回路において、入力段にリニアアンプ回路１１を配置し、入力信号の振幅を変換するようにしたので、例えば振幅３００〜５００ｍＶppのように振幅が大きく、ＤＣレベルのずれたデジタル信号であっても、そのＤＣレベルのずれを補正することができる。
【００３７】
なお、上記実施形態で示した各構成部分の具体的な回路構成については一例に過ぎず、これに限定されるものではない。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、コンデンサ結合で入力されたデジタル信号のＤＣレベルのずれを、量子化フィードバック回路を用いて補正する直流リカバリ回路において、量子化フィードバック回路を構成する比較手段を制御することによって当該比較手段の出力信号の振幅をその入力信号の振幅に一致させるようにしたので、低い電源電圧でもＥＣＬ信号を受けることができるとともに、正常なＤＣレベルの補正を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路ブロック図である。
【図２】シリアルデータの伝送系の一例を示す構成図である。
【図３】デジタル信号のコンデンサ結合波形を示す波形図である。
【図４】量子化フィードバック回路の基本構成を示すブロック図である。
【図５】直流リカバリ回路の従来例を示すブロック図である。
【図６】入力部アンプの回路構成の一例を示す回路図である。
【符号の説明】
１１…リニアアンプ回路、１２…量子化フィードバック回路、１３…ＡＧＣ回路、２２…加算器、２３…コンパレータ、４１…第１のＤＣレベル検出回路、４２…第２のＤＣレベル検出回路、４３…差動アンプ、４４…補償回路
【図１】
0003948116.tif 000002
【図２】
0003948116.tif 000003
【図３】
0003948116.tif 000004
【図４】
0003948116.tif 000005
【図５】
0003948116.tif 000006
【図６】
0003948116.tif 000007