(57)【特許請求の範囲】
【請求項１】
ソース領域とドレイン領域との少なくとも一方が、２箇所に分離して設けられ、前記ソース領域とドレイン領域との間に形成されるチャネル領域を制御するゲート電極を備え、前記チャネル領域を流れるキャリアに被検出磁界が作用したときに、その被検出磁界の大きさが前記分離されたソース領域またはドレイン領域を流れるキャリアの差として現れる半導体磁気センサにおいて、
前記ソース領域及びドレイン領域が前記チャネル領域に臨む幅は等しくなっており、
前記ソース領域及びドレイン領域は、ともに分離領域により２箇所に分離されるとともに、前記分離領域により分離された前記ソース領域及びドレイン領域はそれぞれ隣接して設けられ、前記ソース領域とドレイン領域との中間のチャネル領域において、前記分離領域により２箇所に分離されたソース領域間の境界中心と前記分離領域により２箇所に分離されたドレイン領域間の境界中心を通る境界中心線に向かって、前記チャネル領域の両側から前記チャネル領域の幅を狭くする絞り部を設け、
前記チャネル領域幅は、前記絞り部から前記ソース領域及びドレイン領域に向かって拡大することを特徴とする半導体磁気センサ。
【請求項２】
前記ソース領域を分離する分離領域と、前記ドレイン領域を分離する分離領域とは、それぞれ等しい形状に形成され、かつ、前記絞り部は、前記チャネル領域の両側から前記境界中心線に向かって等しい距離だけ前記チャネル領域の幅を狭くすることにより、前記ソース領域の分離領域、前記ドレイン領域の分離領域、及び前記チャネル領域が前記境界中心線に対して軸対象に形成されることを特徴とする請求項１に記載の半導体磁気センサ。
【請求項３】
前記絞り部は、前記ソース領域とドレイン領域間において前記キャリアの流れる方向に対して、鈍角をなす傾斜線もしくは曲線に従って、徐々に前記チャネル領域幅を狭くするものであることを特徴とする請求項１または２に記載の半導体磁気センサ。
【請求項４】
前記ゲート電極と前記チャネル領域が形成される半導体表面との間には絶縁膜が設けられ、当該絶縁膜は、前記チャネル領域として機能する領域上に形成される第１絶縁膜と、前記第１絶縁膜の厚さよりも厚い膜厚を有して、前記チャネル領域を取り囲むように形成される第２絶縁膜とを有し、前記第２絶縁膜は前記ゲート電極による前記チャネル領域の制御を妨げる厚さを有することによって、その内縁形状によって前記チャネル領域に絞り部を設けることを特徴とする請求項１ないし３のいずれかに記載の半導体磁気センサ。
【請求項５】
前記ゲート電極が、前記分離領域の境界中心線上に向けて絞り込まれた形状に形成されることにより、当該ゲート電極によって制御される前記チャネル領域に前記絞り部を設けることを特徴とする請求項１ないし４のいずれかに記載の半導体磁気センサ。
【請求項６】
前記ソース領域とドレイン領域との間に、当該ソース領域及びドレイン領域と同型の不純物を拡散することによって前記チャネル領域を形成し、前記不純物の拡散領域の形状を、前記分離領域の境界中心線に向けて絞り込まれた形状とすることにより前記チャネル部に前記絞り部を設けることを特徴とする請求項１ないし５のいずれかに記載の半導体磁気センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁界の強さを検出する半導体磁気センサに関するものである。
【０００２】
【従来の技術】
従来、磁界の強さを検出可能な半導体磁気センサとしては、例えば文献「A High-Resolution Integrated Magnetic sensor using Chopper-Stabilized Amplification」（TECHINICAL DIGEST OF THE 12TH SENSOR SYMPOSIUM,1994 pp.205〜208）に示されるものがある。
【０００３】
この従来の半導体磁気センサは、図４（ａ），（ｂ）に示すように、ＭＯＳＦＥＴ構造を有し、ｐ型半導体基板５の主面にｎ+ソース領域１ａ、１ｂ及びｎ+ドレイン領域２ａ、２ｂが形成され、かつそのｎ+ソース領域１ａ、１ｂとｎ+ドレイン領域２ａ、２ｂとの間には、シリコン酸化膜等の絶縁膜４を介してチャネル領域９を誘起させるためのゲート電極３が形成されている。
【０００４】
ｎ+ソース領域１ａ、１ｂは２つの領域に分離され、かつｎ+ドレイン領域２ａ、２ｂも２つの領域に分離されている。そして、図４（ｂ）に示すように、２つの領域に分離されたｎ+ソース領域１ａ、１ｂにそれぞれ接触する２個のソースコンタクトを介して、各ｎ+ソース領域１ａ、１ｂを流れる電流が取り出される。各ｎ+ソース領域１ａ、１ｂから取り出された電流は、電流センサ８によって計測され、その後、両電流の差が算出される。２つのｎ+ドレイン領域２ａ、２ｂについては、それぞれに接触する２個のドレインコンタクトを介して、定電流回路７から同じ電流値の定電流が供給される。
【０００５】
上記の構成を有する半導体磁気センサ６に磁界が印加されていない場合には、ｎ+ソース領域１ａからｎ+ドレイン領域２ａへ流れるキャリアと、ｎ+ソース領域１ｂからｎ+ドレイン領域２ｂへ流れるキャリアとはほぼ同一となる。しかし、ｐ型半導体基板５の主面に垂直に磁界が印加されたときには、図４（ｃ）に示すように、ゲート電極３によって誘起されたチャネル領域９を流れるキャリアがローレンツ力を受けて偏向され、その一部のキャリアは、ｎ+ソース領域１ｂからｎ+ドレイン領域２ａに流れ込む。すなわち、上記半導体磁気センサ６は、ホール効果を利用して、被検出磁界の強度に対応した電流値の差を、それぞれ対となるｎ+ソース領域１ａとｎ+ドレイン領域１ｂ及びｎ+ソース領域１ｂとｎ+ドレイン領域１ｂの間に発生させるものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の半導体磁気センサ６においては、被検出磁界によってキャリアが偏向された場合であっても、ｎ+ソース領域１ａからｎ+ドレイン領域２ｂへ流れ込むキャリア、あるいはｎ+ソース領域１ｂからｎ+ドレイン領域２ａに流れ込むキャリアは、チャネル領域の中央付近を流れるキャリアが主であったため、その量は僅かなものである。このため、被検出磁界の大きさに応じて、それぞれ対となるｎ+ソース領域１ａとｎ+ドレイン領域１ｂ及びｎ+ソース領域１ｂとｎ+ドレイン領域１ｂの間に発生する電流値の差も小さいものとなる。従って、従来の半導体磁気センサの磁界の検出感度は、必ずしも満足できるものではなかった。
【０００７】
本発明は、上記の点に鑑みてなされたものであり、被検出磁界に応じて発生する信号の差を大きくし、検出感度を向上することが可能な半導体磁気センサを提供することを目的とする。
【０００８】
上記目的を達成するために、請求項１に記載の半導体磁気センサは、ソース領域及びドレイン領域は、ともに分離領域により２箇所に分離して設けられ、ソース領域とドレイン領域との間に形成されるチャネル領域を制御するゲート電極を備え、チャネル領域を流れるキャリアに被検出磁界が作用したときに、その被検出磁界の大きさが分離されたソース領域またはドレイン領域を流れるキャリアの差として現れる半導体磁気センサにおいて、ソース領域及びドレイン領域がチャネル領域に臨む幅は等しくなっており、ソース領域及びドレイン領域は、分離領域により２箇所に分離されたソース領域及びドレイン領域はそれぞれ隣接して設けられ、ソース領域とドレイン領域との中間のチャネル領域において、分離領域により２箇所に分離されたソース領域間の境界中心と分離領域により２箇所に分離されたドレイン領域間の境界中心を通る境界中心線に向かって、チャネル領域の両側からチャネル領域の幅を狭くする絞り部を設け、チャネル領域幅は、絞り部からソース領域及びドレイン領域に向かって拡大することを特徴とする。
【０００９】
チャネル領域の全体に渡って、チャネル領域の幅を狭くすると、チャネルコンダクタンスが増加して、チャネル領域を流れるキャリア量が減少してしまう。このため、請求項１に記載の発明では、チャネル領域の中間に絞り部を形成して、その中間のチャネル幅のみを狭くし、ソース領域及びドレイン領域に近いチャネル領域の幅はそれよりも広くしている。この結果、チャネル領域のコンダクタンスの増加を抑制することができるため、チャネル領域を流れるキャリアの量の減少を僅かに抑えることができる。従って、絞り部によって境界中心線に向かって狭められたチャネル領域に多量のキャリアを集中して流すことが可能になる。この結果、被検出磁界の大きさに対応する、分離されたソース領域またはドレイン領域に流れるキャリアの差を拡大することができるので、被検出磁界の検出感度を向上することができる。
【００１１】
請求項２に記載の半導体磁気センサは、ソース領域を分離する分離領域と、ドレイン領域を分離する分離領域とが、それぞれ等しい形状に形成され、かつ、絞り部は、チャネル領域の両側から境界中心線に向かって等しい距離だけチャネル領域の幅を狭くすることにより、ソース領域の分離領域、ドレイン領域の分離領域、及びチャネル領域が境界中心線に対して軸対象に形成されることを特徴とする。これにより、被検出磁界が作用していない場合において、各分離領域に等しい値の電流を流すことができる。
【００１３】
請求項３に記載したように、絞り部は、ソース領域とドレイン領域間においてキャリアの流れる方向に対して、鈍角をなす傾斜線もしくは曲線に従って、徐々にチャネル領域幅を狭くするものであることが好ましい。
【００１４】
チャネル領域が絞り部によって絞られる場合、分離領域の境界線上のチャネル領域近傍から離れたチャネル領域の周辺部から絞り部に流入するキャリアの流れが生ずる。このため、絞り部のキャリア流入口もしくはキャリア流出口の端部のキャリア密度が高くなる。このとき、絞り部の流入口あるいは流出口の端部の形状が角部である場合、製造上のばらつき等によりその角部形状が僅かに変化しただけで、キャリアの分布が変化し、例えば、被検出磁界がゼロの場合にも電流値の差が発生してしまう（オフセット電流）。
【００１５】
このため、請求項３に記載の発明では、絞り部によってチャネル領域の幅を狭くする際に、キャリアの流れる方向に対して鈍角をなす傾斜線もしくは曲線に従って、徐々にチャネル領域幅を小さくした。これにより、絞り部の形状がキャリアの流れ方向に沿ったものとなり、絞り部の流入口あるいは流出口におけるキャリアが密集した箇所の発生を防止できる。従って、絞り部の形状にばらつきが生じた場合であっても、上述したようなオフセット電流の発生を抑制することができる。
【００１６】
請求項４に記載したように、ゲート電極とチャネル領域が形成される半導体表面との間には絶縁膜が設けられ、当該絶縁膜は、チャネル領域として機能する領域上に形成される第１絶縁膜と、この第１の絶縁膜の厚さよりも厚い膜厚を有して、チャネル領域を取り囲むように形成される第２絶縁膜とを有し、当該第２絶縁膜はゲート電極によるチャネル領域の制御を妨げる厚さを有することによって、その内縁形状によってチャネル領域に絞り部を設けることができる。すなわち、チャネル領域はゲート電極によって膜厚の厚い第２絶縁膜の内縁によって囲まれる領域に形成されるので、膜厚の厚い第２絶縁膜の内縁形状を、絞り部に対応する部分において幅が狭くなり、絞り部以外のチャネル領域に対応する部分では幅が広がるように形成すれば、チャネル領域に絞り部を設けることができるのである。
【００１７】
請求項５に記載したように、ゲート電極が、分離領域の境界中心線に向けて絞り込まれた形状に形成されることにより、当該ゲート電極によって制御されるチャネル領域に絞り部を設けることもできる。ＭＯＳＦＥＴ構造においては、チャネル領域は、ゲート電極に印加するバイアス電圧によって誘起され、あるいはその厚さが制御される。従って、このようにチャネル領域を制御するゲート電極の形状を絞り部に対応する部分において幅が狭くなり、絞り部以外のチャネル領域に対応する部分では幅が広がるように形成することによっても、チャネル領域に絞り部を設けることができる。
【００１８】
請求項６に記載したように、ソース領域とドレイン領域との間に、当該ソース領域及びドレイン領域と同型の不純物を拡散することによってチャネル領域を形成する場合、当該不純物の拡散領域の形状を、分離領域の境界中心線に向けて絞り込まれた形状とすることにより、チャネル部に絞り部を設けることもできる。すなわち、デプレッション型のＭＯＳＦＥＴの場合、そのチャネル領域は、ソース領域とドレイン領域との間における不純物拡散領域によって規定される。従って、この不純物拡散領域の形状を、上述のように形成することにより、チャネル部に絞り部を設けることができるのである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００２０】
（第１実施形態）
図１（ａ）は、本実施形態による半導体磁気センサの平面図であり、図１（ｂ）は、図１（ａ）におけるＢ−Ｂ線に沿った断面図である。なお、図１（ａ）において、本実施形態による半導体磁気センサの特徴的構成を明確に表示するために、シリコン酸化膜（ＳｉＯ2）２４及び窒化珪素（ＳｉＮ）２５は省略している。
【００２１】
図１（ａ），（ｂ）において、２２はｐ型半導体基板であり、その主面には、分離された２個のｎ+ソース領域１１ａ、１１ｂ及び分離された２個のｎ+ドレイン領域１２ａ、１２ｂが形成されている。すなわち、本実施形態の半導体磁気センサは、ｎＭＯＳ型ＦＥＴ構造を有している。
【００２２】
分離された２個のｎ+ソース領域１１ａ，１１ｂは、隣接して互いに等しい形状に形成されている。ｎ+ソース領域１１ａは、ソースコンタクト１８ａを介して配線１５ａと接続されている。また、ｎ+ソース領域１１ｂも、ソースコンタクト１８ｂを介して配線１５ｂと接続されている。これらの配線１５ａ，１５ｂは、それぞれ電流センサ２６に接続されており、各配線１５ａ，１５ｂを流れる電流値Ｉ１，Ｉ２が電流センサ２６によって測定される。
【００２３】
分離された２個のｎ+ドレイン領域１２ａ、１２ｂも、互いに等しく、かつｎ+ソース領域１１ａ、１１ｂと同様の形状に形成され、隣接して配置されている。ｎ+ドレイン領域１２ａは、ドレインコンタクト１９ａを介して配線１６ａと接続されている。また、ｎ+ドレイン領域１１ｂも、ドレインコンタクト１９ｂを介して配線１６ｂと接続されている。これらの配線１６ａ，１６ｂは、共通の電源に接続されており、各配線１６ａ，１６ｂには同じ電圧が印加される。
【００２４】
なお、図１（ａ）において、Ａ−Ａ線は、それぞれ隣接して配置された２個のｎ+ソース領域１１ａ，１１ｂ及び２個のｎ+ドレイン領域１２ａ、１２ｂの境界の中心を通る境界中心線である。
【００２５】
２個のｎ+ソース領域１１ａ、１１ｂと２個のｎ+ドレイン領域１２ａ、１２ｂとの間において、酸化シリコンからなるゲート絶縁膜２３を介してチャネル領域１４を誘起させるためのゲート電極１３が形成されている。このゲート電極１３は、略矩形状に形成されるとともに、ゲートコンタクト２０を介して配線１７に接続されている。配線１７は、図示されていないが、バイアス電圧が印加されており、これにより、ｐ型半導体基板２２の表面にチャネル領域１４が誘起される。
【００２６】
ゲート電極１３とｐ型半導体基板２２の主面との間に設けられる絶縁膜は２種類の膜厚を有する。１つは、上述したゲート絶縁膜２３からなり、このゲート絶縁膜２３は、ゲート電極１３によってチャネル領域１４を誘起するために、比較的薄く形成されている。もう１つは、ＬＯＣＯＳ酸化膜２１からなり、このＬＯＣＯＳ酸化膜２１は、ゲート電極１３にバイアス電圧が印加されてもチャネル領域１４が誘起されないように、比較的厚く形成されている。
【００２７】
ＬＯＣＯＳ酸化膜２１は、ｎ+ソース領域１１ａ，１１ｂとｎ+ドレイン領域１２ａ、１２ｂとの間のほぼ中間位置において、チャネル領域１４の両側からＡ−Ａ線によって示される境界中心線に向かって突出する突出部２１ａを有する。このため、ＬＯＣＯＳ酸化膜２１の突出部２１ａの直下のｐ型半導体基板２２の表面にはチャネル領域１４が誘起されない。すなわち、チャネル領域１４の形状は、ＬＯＣＯＳ酸化膜２１の内縁形状２１ｂによって定義される。
【００２８】
なお、２４は酸化シリコンであり、２５は窒化珪素であって、半導体磁気センサを保護するために形成されるものである。また、上述した構造を有する半導体磁気センサは、標準的なＭＯＳプロセスにより製造することができるものである。
【００２９】
次に、上記構成を有する半導体磁気センサの作用について説明する。
【００３０】
半導体磁気センサに磁界が印加されていない場合には、ｎ+ソース領域１１ａ，１１ｂから対となるｎ+ドレイン領域１２ａ，１２ｂへのみキャリアが流れる。従って、電流センサ２６によって検出される各配線１５ａ，１５ｂを流れる電流値の大きさに差が生じることはない。
【００３１】
ここで、２個のｎ+ソース領域１１ａ，１１ｂと２個のｎ+ドレイン領域１２ａ，１２ｂとは、すべて同じ形状に形成され、チャネル領域１４に臨む各領域１１ａ，１１ｂ，１２ａ，１２ｂの幅も等しくなっているので、各領域１１ａ，１１ｂ，１２ａ，１２ｂの電流容量は等価である。さらに、ＬＯＣＯＳ酸化膜２１の突出部２１ａは、チャネル領域１４の両側から等しい距離だけ、境界中心線（Ａ−Ａ線）に向かって突出している。このように、本実施形態による半導体磁気センサのｎ+ソース領域１１ａ，１１ｂ、ｎ+ドレイン領域１２ａ，１２ｂ及びチャネル領域１４は境界中心線（Ａ−Ａ線）に対して軸対象に形成されているので、被検出磁界が作用していない場合において、それぞれ対となるｎ+ソース領域１１ａ，１１ｂとｎ+ドレイン領域１２ａ，１２ｂとの間で、等しい値の電流を流すことができる。
【００３２】
ｐ型半導体基板２２の主面に垂直に磁界が印加されたときには、ゲート電極３によって誘起されたチャネル領域１４を流れるキャリアがローレンツ力を受けて偏向され、その一部のキャリアは、ｎ+ソース領域１１ｂからｎ+ドレイン領域１２ａ、もしくはｎ+ソース領域１１ａからｎ+ドレイン領域１２ｂに流れ込む。
【００３３】
ここで、本実施形態の半導体磁気センサにおいては、ｎ+ソース領域１１ａ，１１ｂと２個のｎ+ドレイン領域１２ａ、１２ｂとの間のほぼ中間位置において、
ＬＯＣＯＳ酸化膜２１の突出部２１ａによってチャネル領域１４の幅が狭くなっている。チャネル領域１４は、このように、その中間位置においてのみ幅が狭く絞り込まれた絞り部２６を有しているため、ｎ+ソース領域１１ａ，１１ｂからｎ+ドレイン領域１２ａ，１２ｂに流れるキャリアは、絞り部２６において境界中心線（Ａ−Ａ線）上のチャネル領域近傍に集中される。このため、被検出磁界によるキャリアの偏向量が僅かであっても、対向するｎ+ドレイン領域１２ａ，１２ｂに流れ込むキャリアの量を増加させることができる。従って、本実施形態による半導体磁気センサは、被検出磁界に対する検出感度を向上できる。
【００３４】
なお、チャネル領域１４のキャリアの流れる方向全体に渡って、チャネル領域１４の幅を狭くすると、チャネルコンダクタンスが増加して、チャネル領域１４を流れるキャリア量が減少してしまう。しかしながら、本実施形態においては、ｎ+ソース領域１１ａ，１１ｂとｎ+ドレイン領域１２ａ，１２ｂとのほぼ中間位置におけるチャネル領域の幅のみを狭くし、ｎ+ソース領域１１ａ，１１ｂ及びｎ+ドレイン領域１２ａ，１２ｂに近いチャネル領域１４の幅はそれよりも広くしている。この結果、チャネル領域１４のコンダクタンスの増加を抑制することができ、チャネル領域１４を流れるキャリアの量の減少を僅かに抑えることができる。従って、境界中心線（Ａ−Ａ線）上のチャネル領域近傍に多量のキャリアを集中して流すことが可能になるのである。
【００３５】
（第２実施形態）
次に本発明の第２実施形態について説明する。なお、本実施形態による半導体磁気センサは、第１の実施形態による半導体磁気センサと共通する部分が多いので、以下、両者の相違点についてのみ説明する。
【００３６】
図２は、第２の実施形態による半導体磁気センサの平面図である。図２に示すように、本実施形態による半導体磁気センサは、そのチャネル領域１４の形状のみ、第１の実施形態による半導体磁気センサと異なる。すなわち、本実施形態による半導体磁気センサにおいては、ＬＯＣＯＳ酸化膜２１の突出部２１ｃが略半円状に形成されている。このため、ＬＯＣＯＳ酸化膜２１の内縁形状２１ｂによって定義されるチャネル領域１４の形状は、曲線に従って、絞り部２６へ向けて徐々にチャネル領域幅を狭くするものとなっている。
【００３７】
チャネル領域１４がＬＯＣＯＳ酸化膜２１の突出部２１ｃによって絞られて幅が狭くなっていると、境界中心線Ａ−Ａから離れたチャネル領域１４の周辺部から、その幅の狭いチャネル領域（絞り部）２６に流入するキャリアの流れが生ずる。このため、絞り部２６のキャリア流入口もしくはキャリア流出口の端部のキャリア密度が高くなる。このとき、第１実施形態に示すように、絞り部２６の流入口あるいは流出口の端部の形状が角部である場合、製造上のばらつき等によりその角部形状が僅かに変化しただけで、キャリアの分布が変化する。この結果、例えば、被検出磁界がゼロの場合にも、それぞれ対となるｎ+ソース領域１１ａ，１１ｂとｎ+ドレイン領域１２ａ，１２ｂとの間で、電流値の差（オフセット電流）が発生してしまう。
【００３８】
これに対し、本実施形態のように、チャネル領域１４の絞り部２６の幅が曲線に従って、徐々に狭くなり、かつ、徐々に広がるように構成すれば、絞り部２６の形状がキャリアの流れ方向に沿ったものとなり、絞り部２６の流入口あるいは流出口におけるキャリアの密集を防止できる。従って、絞り部２６の形状にばらつきが生じた場合であっても、上述したようなオフセット電流の発生を抑制することができる。
【００３９】
図３は、第２実施例の変形例としての半導体磁気センサを示す平面図である。
【００４０】
絞り部２６は、曲線に従って徐々にチャネル領域１４の幅を狭くするものである必要はなく、図３に示すように、キャリアの流れる方向に対して鈍角をなす傾斜線に従って徐々にチャネル領域１４の幅を狭くするものであっても良い。この場合、ＬＯＣＯＳ酸化膜２１の突出部２１ｄは略三角形状に形成される。
【００４１】
（変形例）
上述した第１及び第２の実施形態では、ｎ+ソース領域１１ａ，１１ｂとｎ+ドレイン領域１２ａ，１２ｂとも、２個に分離した例について示したが、ｎ+ソース領域とｎ+ドレイン領域との一方のみが２個に分離されているものでも良い。この場合でも、その分離された領域から、それぞれ電流を個別に取り出すことにより、電流値の差を検出することができる。
【００４２】
また、上述した第１及び第２の実施形態では、ゲート電極１３とｐ型半導体基板２２の主面との間に膜厚の厚いＬＯＣＯＳ酸化膜２１の突出部２１ａ，２１ｃ，２１ｄを形成することによって、チャネル領域１４に幅の狭い絞り部２６を設けた。しかしながら、チャネル領域１４に絞り部２６を設けるために以下の手法を用いてもよい。
【００４３】
まず、第１の手法としては、ゲート電極１３を、第１及び第２の実施形態において説明したＬＯＣＯＳ酸化膜２１の内縁形状２１ｂに等しい外形を持つ形状に形成することである。ＭＯＳＦＥＴ構造においては、チャネル領域１４は、ゲート電極１３に印加するバイアス電圧によって誘起され、あるいはその厚さが制御される。従って、このようにチャネル領域１４を制御するゲート電極１３の形状を絞り部２６に対応する部分において幅が狭くなり、絞り部２６以外のチャネル領域１４に対応する部分では幅が広がるように形成することによっても、チャネル領域１４に絞り部２６を設けることができる。
【００４４】
次に、第２の手法としては、半導体磁気センサをデプレッション型のＭＯＳＦＥＴに形成する場合には、ｎ+ソース領域１１ａ，１１ｂとｎ+ドレイン領域１２ａ，１２ｂとの間に、それらと同型の不純物を拡散することによってチャネル領域を形成するので、この不純物の拡散領域の形状を、ＬＯＣＯＳ酸化膜２１の内縁形状２１ｂに等しい輪郭を持つように形成することである。これによっても、チャネル部１４に絞り部２６を設けることができる。
【００４５】
なお、ＬＯＣＯＳ酸化膜２１によってチャネル領域１４に絞り部２６を形成する手法と上記第１及び第２の手法とは任意に組み合わせて実施することも可能である。
【００４６】
また、上述した第１及び第２の実施形態では、ｎ+ドレイン領域１２ａ，１２ｂに共通の電圧を印加し、それぞれ対となるｎ+ソース領域１１ａ，１１ｂとｎ+ドレイン領域１２ａ，１２ｂとの電流値の差を検出する例を示したが、それぞれ対となるｎ+ソース領域１１ａ，１１ｂとｎ+ドレイン領域１２ａ，１２ｂ間に一定の電流を与え、両者の間に発生する電圧値の差を求めることによっても、被検出磁界の大きさを検出することができる。
【００４７】
さらに、上述した実施形態では、ｎＭＯＳ型ＦＥＴ構造による半導体磁気センサについて示したが、ｐＭＯＳ型ＦＥＴ構造としても良いことはいうまでもない。
【図面の簡単な説明】
【図１】（ａ）は第１実施形態による半導体磁気センサの平面図であり、（ｂ）は（ａ）におけるＢ−Ｂ線に沿った断面図である。
【図２】第２実施形態による半導体磁気センサの平面図である。
【図３】第２実施形態の半導体磁気センサの変形例の構成を示す平面図である。
【図４】従来の半導体磁気センサを示すものであり、（ａ）は斜視図、（ｂ）は回路部、（ｃ）はキャリアの流れ方を説明する説明図である。
【符号の説明】
１１ａ、１１ｂ  ソース領域
１２ａ、１２ｂ  ドレイン領域
１３  ゲート電極
１４  チャネル領域
２１  ＬＯＣＯＳ酸化膜
２１ａ  突出部
２１ｂ  ＬＯＣＯＳ酸化膜の内縁
２２  半導体基板
２３  ゲート絶縁膜
２６  電流センサ
【図１】
0003931686.tif 000002
【図２】
0003931686.tif 000003
【図３】
0003931686.tif 000004
【図４】
0003931686.tif 000005