(57)【特許請求の範囲】
【請求項１】
スペクトル信号を複数のレベル別に弁別し、弁別された各信号をシリアルイン−パラレルアウトの複数のシフトレジスタに入力し、シフトクロックで一定のビット数シフトする毎に、シフトレジスタに弁別した信号入力があったことを条件に、シフトクロックスタートからの時間と前記シフトレジスタ内のシフトデータを読み出して記録するようにしたことを特徴とする飛行時間型質量分析装置用データ収集方法。
【請求項２】
スペクトル信号を複数のレベル別に弁別し、弁別された各信号をシリアルイン−パラレルアウトの複数のシフトレジスタに入力し、シフトクロックで一定のビット数シフトする毎に、シフトレジスタに弁別した信号入力があったことを条件に、シフトクロックスタートからの時間と前記シフトレジスタ内のシフトデータを読み出して記録し、記録された該シフトデータに基づいて時間データを作成し、作成した時間データを該シフトデータと対応して記録されたシフトクロックスタートからの時間と組み合わせて記録するようにしたことを特徴とする飛行時間型質量分析装置用データ処理方法。
【請求項３】
スペクトル信号が入力される異なるスレッショルドレベルに設定された複数のコンパレータと、前記各コンパレータで弁別された信号が入力されるシリアルイン−パラレルアウトの複数のシフトレジスタと、シフトクロックを分周して一定のシフトクロック数毎に出力を発生する分周回路と、分周回路の出力を計数するカウンタと、分周回路の出力と前記シフトレジスタ内のシフトデータの論理積信号により読み出し信号を発生する読み出し信号発生手段と、該読み出し信号発生手段からの読み出し信号に基づいて前記シフトデータと前記カウンタの出力値を組み合わせて記憶するメモリと、を備えたことを特徴とする飛行時間型質量分析装置用データ収集装置。
【請求項４】
前記複数のコンパレータは、それぞれに付属して設けられるＤ／Ａ変換器によってスレッショルドレベルが設定されることを特徴とする請求項３記載の飛行時間型質量分析装置用データ収集装置。
【請求項５】
スペクトル信号が入力される異なるスレッショルドレベルに設定された複数のコンパレータと、前記各コンパレータで弁別された信号が入力されるシリアルイン−パラレルアウトの複数のシフトレジスタと、シフトクロックを分周して一定のシフトクロック数毎に出力を発生する分周回路と、分周回路の出力を計数するカウンタと、分周回路の出力と前記シフトレジスタ内のシフトデータの論理積信号により読み出し信号を発生する読み出し信号発生手段と、該読み出し信号発生手段からの読み出し信号に基づいて前記シフトデータと前記カウンタの出力値を組み合わせて記憶する第１のメモリと、該組み合わせて記憶されたカウンタの出力値とシフトデータに基づいて１つ又は複数の時間データを作成するデコーダと、該デコーダにより作成された１つ又は複数の時間データと前記組み合わせて記憶されたカウンタの出力値とを組み合わせて１つ又は複数の複合時間データとして記録する第２のメモリと、を備えたことを特徴とする飛行時間型質量分析装置用データ処理装置。
【請求項６】
前記第１及び第２のメモリは、ＦＩＦＯメモリであることを特徴とする請求項５記載の飛行時間型質量分析装置用データ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はイオン化された試料を加速し、質量の相違に基づく検出器への到達時間差を測定して試料分析を行う飛行時間型質量分析装置(Time Of Flight Mass Spectrometer : ＴＯＦＭＳ)用のデータ収集及び処理を行う方法及び装置に関する。
【０００２】
【従来の技術】
従来、ＴＯＦＭＳにおけるＴＯＦデータを収集する方式には、イオン化された試料を加速した時間を起点として、
(１)イオンが検出器に到達した時間を、次々にストツプウォッチ方式で記録するTime to Digital (ＴＤＣ)方式、
(２)スペクトルをAnalogue to Digital Converter (ADC)でＡ／Ｄ変換する方式があり、両者には各々得失がある。
【０００３】
【発明が解決しようとする課題】
ＴＤＣ方式は、ある閾値（スレッショルドレベル）以下のパルスを計数しないように設定できるためノイズに強く、またイオンが検出器に到着した時間のみ記録するので、必要とするメモリが少なくてすむ利点があるが、パルスが連続して来た時にストップウォッチ動作が間に合わず数え落とし(不感時間:Dead Time)があるため、計測できるイオン量が少なく、試料導入量を少なくしておかなければならないという欠点がある。
【０００４】
ＡＤＣ方式は、イオン検出器として使用される二次電子増倍管のパルス領域から電流領域までの広い動作領域でＡ／Ｄ変換できるため、扱えるイオン量は多いが、検出器の出力パルス幅が狭い場合、Ａ／Ｄ変換速度が遅いとパルスをＡ／Ｄ変換し損ねるため高速ＡＤＣを高速のクロックで動作させる必要があり、これによりメモリが大量に必要となる。また高速ＡＤＣに対してメモリは低速なので、ＡＤＣとメモリを接続する制御回路は複数(通常8個以上)並列に動作させる必要があり、回路規模が大きくなる。また、高速ＡＤＣは高価でもある。また、ＴＤＣ方式に比べノイズの影響を受けやすい。
【０００５】
本発明は上記課題を解決するためのもので、ＴＯＦデータを収集する際、単なるＴＤＣ方式よりＴＯＦＭＳの扱える試料のダイナミックレンジを大きくし、単なるＡＤＣ方式より少ないメモリ、小さな回路規模で、かつ低コストでデータ収集ができるようにすることを目的とする。
【０００６】
また、本発明は、そのようにして収集されたデータに基づいて時間データを作成する処理方法及び装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の飛行時間型質量分析装置用データ収集方法は、スペクトル信号を複数のレベル別に弁別し、弁別された各信号をシリアルイン−パラレルアウトの複数のシフトレジスタに入力し、シフトクロックで一定のビット数シフトする毎に、シフトレジスタに弁別した信号入力があったことを条件に、シフトクロックスタートからの時間と前記シフトレジスタ内のシフトデータを読み出して記録するようにしたことを特徴とする。
【０００８】
更に、本発明の飛行時間型質量分析装置用データ収集方法は、スペクトル信号を複数のレベル別に弁別し、弁別された各信号をシリアルイン−パラレルアウトの複数のシフトレジスタに入力し、シフトクロックで一定のビット数シフトする毎に、シフトレジスタに弁別した信号入力があったことを条件に、シフトクロックスタートからの時間と前記シフトレジスタ内のシフトデータを読み出して記録し、記録された該シフトデータに基づいて時間データを作成し、作成した時間データを該シフトデータと対応して記録されたシフトクロックスタートからの時間と組み合わせて記録するようにしたことを特徴とする。
【０００９】
また、本発明の飛行時間型質量分析装置用データ収集装置は、スペクトル信号が入力される異なるスレッショルドレベルに設定された複数のコンパレータと、前記各コンパレータで弁別された信号が入力されるシリアルイン−パラレルアウトの複数のシフトレジスタと、シフトクロックを分周して一定のシフトクロック数毎に出力を発生する分周回路と、分周回路の出力を計数するカウンタと、分周回路の出力と前記シフトレジスタ内のシフトデータの論理積信号により読み出し信号を発生する読み出し信号発生手段と、該読み出し信号発生手段からの読み出し信号に基づいて前記シフトデータと前記カウンタの出力値を組み合わせて記憶するメモリと、を備えたことを特徴とする。
【００１０】
更に、本発明の飛行時間型質量分析装置用データ処理装置は、スペクトル信号が入力される異なるスレッショルドレベルに設定された複数のコンパレータと、前記各コンパレータで弁別された信号が入力されるシリアルイン−パラレルアウトの複数のシフトレジスタと、シフトクロックを分周して一定のシフトクロック数毎に出力を発生する分周回路と、分周回路の出力を計数するカウンタと、分周回路の出力と前記シフトレジスタ内のシフトデータの論理積信号により読み出し信号を発生する読み出し信号発生手段と、該読み出し信号発生手段からの読み出し信号に基づいて前記シフトデータと前記カウンタの出力値を組み合わせて記憶する第１のメモリと、該組み合わせて記憶されたカウンタの出力値とシフトデータに基づいて１つ又は複数の時間データを作成するデコーダと、該デコーダにより作成された１つ又は複数の時間データと前記組み合わせて記憶されたカウンタの出力値とを組み合わせて１つ又は複数の複合時間データとして記録する第２のメモリと、を備えたことを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。図１は本発明の飛行時間型質量分析装置用データ収集及び処理装置の全体構成を示す図、図２は図１においてデータ収集回路１を例にした説明図、図３、図４はＴＯＦスペクトル信号とコンパレータのスレッショルドの関係を説明する図である。
【００１２】
図１において、ＴＯＦスペクトル信号は、スレッショルドレベルがそれぞれ別個に設定されているコンパレータＡ〜Ｄからなるレベル弁別装置２にバッファアンプ１を通して加えられる。各コンパレータのスレッショルドレベルは、各コンパレータに付属した可変直流電圧源により図３(ａ)、図４(ａ)のように設定され、コンパレータによってスレッショルドレベルと比較された結果、スレッショルドレベル以上であれば「１」、未満であれば「０」のデジタル化された信号となり、このレベル弁別装置２の出力は、オシレー夕(ＯＳＣ)３からのクロックでデータ収集回路Ａ〜Ｄからなるデータ収集装置６にイオンの飛行時間の下位桁として取り込まれる。
【００１３】
ＴＯＦスペクトル信号は、試料のイオンを高電圧パルスにより衝撃加速して発生させるが、その衝撃加速のトリガ信号によりＯＳＣ３をスタートさせている。ＴＯＦＭＳの時間分解能はＯＳＣの周波数で決まるため、ＯＳＣは可能な限り高い周波数(例えば１GHz)のクロック信号を発生させる。また、ＯＳＣ３のクロックは１／２n分周回路４で分周され、分周出力はデータ収集装置６のメモリヘの書き込み信号となり、またｍビットカウンタ５でカウントされてイオンの飛行時間の上位桁としてデータ収集装置６に書き込まれる。
【００１４】
データ収集装置６の各データ収集回路Ａ〜Ｄは同一構成であるので、データ収集回路Ａを例にした図２を参照してより詳細に説明すると、ＯＳＣ３で発生された原クロック(例1GHz)は、２nビットシフトレジスタ１０(例ｎ＝４、ビット数１６)のシリアルシフトクロックに入力される。
【００１５】
このシフトレジスタ１０はシリアルイン−パラレルアウトであり、シフトクロックによりシリアルデータインに入力されているデジタル化されたコンパレータＡの弁別出力が、イオンの飛行時間の下位桁を示すシフトデータとして取り込まれる。シフトレジスタ１０のパラレルアウトは、(m+２n)ビットのＦＩＦＯ(First In First Out)メモリ(例m=16、n=4の場合、３２ビットＦＩＦＯメモリ)のデータインの下位桁(下位１６ビット)に接続されている。
【００１６】
一方、ＯＳＣ３で発生された原クロック(例１GHz)は、１／２n分周回路４で分周(例ｎ=４、周波数１GHz／１６＝６２．５MHz)され、ｍビットカウンタ５(ｍ＝１６→６５５３６進)とＡＮＤ回路１３に供給される。ｍビットカウンタ５の内容はイオンの飛行時間の上位桁を表しており、これがＦＩＦＯメモリ１１のデータインの上位桁(上位１６ビット)へ送られて書き込まれる。シフトレジスタ１０のパラレルアウトは、ＯＲ回路１２で全ビットのＯＲがとられてＡＮＤ回路１３に入力されている。
【００１７】
すなわち、シフトレジスタ内のシフトデータに１個でも「１」があれば、６２．５MHzのクロックがＦＩＦＯメモリの書き込み入力(ライトクロック)に印加されてデータ(イオンの飛行時間の上位桁(１６ビット)とシフトデータ(１６ビット))がＦＩＦＯメモリ１３に書き込まれる。シフトデータに１個も「１」がなければデータの書き込みは行われない。上記書き込みクロック(１GHz／１６＝６２．５MHz)は、シフトビット数１６と一致させてあるため、シフトデータに１個でも「１」があればシフトデータ１６個に一回ＦＩＦＯメモリに書き込みが行われる。
【００１８】
シフトデータを飛行時間の下位桁へ換算すること、及び飛行時間の上位桁との接続はダイムエンコーダ１４で行われる。タイムエンコーダ１４は１６ビット解読するごとに読み取り信号をＦＩＦＯメモリ１１へ送ってデータを解読し、時間信号を生成する。弁別レベル間の時間関係は、時間上位桁がシフトデータと同一ワード内に記録されているので、ヒストグラム演算装置７では時間上位桁が一致するデータを一つのパルスとして認識することができ、複数回のスキャンが行われた場合、ヒストグラム化される。なお、ヒストグラム演算装置７は、前記各コンパレータに付属する直流電圧源を制御し、各コンパレータに適宜なスレッショルドレベルを設定する役割も持つ。
【００１９】
図３、図４は、ｍ＝１６、ｎ＝４の場合のＴＯＦスペクトル信号とコンパレータのスレッショルドレベルの関係を示している。図３(ａ)、図４(ａ)に示すようなＴＯＦスペクトル信号が検出されたとき(なお、便宜上、図３と図４に分けているがこれらは連続しているものとする)、最初のピークＰ1はレベル１とレベル２の間にあり、他の小さなピークはレベル１に達しないため、ピークＰ1のみシフトレジスタに「１」として書き込まれ、１６ビット目にＡＮＤ回路１３から書き込みクロック(６２．５MHz)がＦＩＦＯメモリ１１のライトクロックに印加され、データ(イオンの飛行時間の上位桁とシフトデータ(図３(ｂ))が書き込まれる。
【００２０】
このときレベル２〜４のシフトデータに１個も「１」がないためＡＮＤ回路１３から書き込みクロックが出力されず、ＦＩＦＯメモリヘの書き込みは行われない。次のピークＰ2ではレベル２とレベル３の間にあり、レベル１では３個の「１」が連続して書き込まれ、レベル２では１個の「１」が書き込まれ、レベル３、４ではシフトデータに１個も「１」がないため、ＡＮＤ回路１３から書き込みクロックが出力されず、ＦＩＦＯメモリヘの書き込みは行われない。
【００２１】
ピークＰ３の場合は、ピークＰ１の場合と同様にレベル１のみデータが書き込まれる。ピークＰ４の場合も同様に、レベル３では２個の「１」が、レベル２では４個の「１」が、レベル１では６個の「１」がそれぞれ連続して書き込まれ、ピークＰ５の場合は、レベル４では１個の「１」が、レベル３では４個の「１」が、レベル２では６個の「１」が、レベル１では８個の「１」がそれぞれ連続して書き込まれる。各レベル別に「１」のデータを抽出した図３(ｃ)、図4(ｃ)のデータから、各ピークについて、その高さと幅の情報が得られていることが分かる。
【００２２】
すなわち、検出器からのパルスの到達時間と、パルス高さ、パルス幅が同時に計測されている。なお、このデータをヒストグラム化する場合、レベル１〜４で重複してパルスがカウントされているので、この補正を行うようにする。
【００２３】
図５は、前述したタイムエンコーダ１４の構成例を示すブロック図である。図５において、ＦＩＦＯメモリ１１は、便宜上、下位１６ビットデータ(シフトデータ)と上位１６ビットデータ(タイムデータ)をそれぞれ格納するＦＩＦＯメモリ１１ａ，１１ｂの２つに分けて描かれている。このＦＩＦＯメモリ１１ａ，１１ｂからのデータを受け取ってタイムデータに変換するタイムエンコーダは、ＦＩＦＯメモリ１１ｂからタイムデータを受け取るレジスタＨと、レジスタＨからのタイムデータがデータイン(上位１６ビット)に供給される２０ビットＦＩＦＯメモリ２１と、ＦＩＦＯメモリ１１ａからタイムデータを受け取るレジスタＳと、レジスタＳからのシフトデータを受けてシフトデータに含まれるパルスの位置に応じたタイミングで書き込み信号を作成するためのデコーダ２２，ＯＲ回路２３，AND回路２４、及びタイムエンコードクロックをカウントし、カウント出力を前記ＦＩＦＯメモリ２１のデータイン(下位４ビット)及び前記デコーダ２２に供給する４ビット２進カウンタ２５とから構成される。
【００２４】
今、ＦＩＦＯメモリ１１ａ，１１ｂのリード入力にリードパルスが与えられると、ＦＩＦＯメモリ１１ａからレジスタＳにシフトデータが、ＦＩＦＯメモリ１１ｂからタイムデータがそれぞれ書き込まれてラッチされる。
【００２５】
ここで、レジスタＳ内のシフトデータは、時間の若い順にT0〜T15として並んでいる。レジスタＨに時間データの上位が格納されているので、これをH(m)とすれば、ｍ＝１６の場合、H(m)は０〜65535の値を取り、かつH(m)は、シフト数を２nとすれば、１６を乗じた値が時間データの上位を表わす。したがって、T0〜T15に時間を付与する場合には、
T0(H(m))＝(H(m)X16+0[Clk]，T1(H(m))＝(H(m)X16+1[Clk]，・・・
T15(H(m))＝(H(m)X16+15[Clk]
となる。[Clk]は時間単位で、原クロックが１ＧＨｚとすれば、１nSである。
【００２６】
タイムエンコードクロック(原クロックとは必ずしも同期している必要はないが、タイムエンコード処理を高速に行う必要から、20MHz以上が望まれる)は、タイムデータの下位を決定するためにカウントするカウンタ２５(シフトデータが２4＝１６ビットの場合４ビット)のクロック入力と前記ＡＮＤ回路２４に供給されている。
【００２７】
カウンタ２５のカウントコード出力(A,/A,B,/B,C,/C,D,/D)は、バイナリコード0000,0001,0002,0003,・・・1110,1111としてデコーダ２２を構成する１６個の５入力ＡＮＤ回路に供給される。そして、各ＡＮＤ回路においてレジスタＳの出力とＡＮＤが取られ、各ＡＮＤ回路の出力はＯＲ回路でＯＲが取られ、更に、タイムエンコードクロックとＡＮＤを取るためのＡＮＤ回路２４に供給される。
【００２８】
図６は、タイムエンコードクロックとT0〜T15およびFIFOメモリ２１へのデータ書き込み指令パルス(Write Clock)のタイミングを示す図である。この例は、T0，T5，T6，T12が「１」すなわちイオンが検出器に到達しパルスとして検出されたタイミングである。書き込み指令パルスは、t0，t5，t6，t12の時のみ発生し、そのタイミングでカウンタ２５からの４ビットの下位データとＦＩＦＯメモリ１１ｂからの１６ビットの上位データとからなる２０ビットのタイムデータがＦＩＦＯメモリ２１へ書き込まれる。
【００２９】
図７は、ＦＩＦＯメモリ１１ａ，１１ｂ内に格納されていたタイムエンコード前のデータ(タイムデータおよびシフトデータ)が、ＦＩＦＯメモリ２１内にタイムエンコードされて格納された様子を表わす図である。図７(a)において下線を付したＦＩＦＯメモリ１１ｂ，１１ａの先頭のデータ「0000000000001010」，「0001000001100001」が、図７(b)において下線を付したＦＩＦＯメモリ２１の先頭から４つのデータ
「0000000000001010 0000」
「0000000000001010 0101」
「0000000000001010 0110」
「0000000000001010 1100」
に変換されている。この４つのデータの下位４ビットは、先に説明したt0，t5，t6，t12のタイミングでの、カウンタ２５のカウント出力で与えられたものであり、シフトデータ「0001000001100001」中の４つの「１」が存在する位置が時間に変換されていることが分かる。
【００３０】
以後、順次ＦＩＦＯメモリ１１ａ，１１ｂからデータが読み出され、タイムエンコードされた結果がＦＩＦＯメモリ２１に書き込まれて行く。そして、ヒストグラム演算装置７は、ＦＩＦＯメモリ２１のタイムデータを読み出し、繰り返しのスキャン(測定)が行われた場合のヒストグラム処理を行う。
【００３１】
図８は、タイムエンコーダの他の構成例を示している。本例では、図５に示された構成におけるレジスタＳとデコーダ２２とＯＲ回路２３の代わりに、パラレルインシリアルアウトのシフトレジスタ３０が用いられている。
【００３２】
なお、スレッショルドレベルき上述した例のように等間隔に設定する必要はない。例えば図９(a)に示すように最初のレベルを高く取り、後を等間隔に設定しても良いし、図９(b)に示すように最初のレベルを低く取り、後を等間隔に設定しても良いし、図９(c)に示すようにレベル１から徐々に狭くなるようにしても良い。
【００３３】
更に、各パルスの高さの情報を取り出す際、上記例では４つのスレッショルドレベルにより４段階に区分して取り出しているが、スレッショルドレベルを更に多く設定すれば、更に多段階に区分して取り出すことができる。また、４つのスレッショルドレベルのままでも、以下のような考え方を導入することにより、５段階以上に区分して各パルスの高さ情報を取り出すことも可能である。
【００３４】
例えば、図１０に示すパルスＰ７のように、一番高いレベル４において計測されるパルス幅がある程度以上広い(例えばクロック２個分以上)場合、そのパルスは更に高いレベル５(実際には設定されていないが)を越えるものと推測し、そのパルスのレベルを４ではなく５に補正して認定するという考え方である。このような考え方を導入することにより、限られた数のコンパレータにより、広いダイナミックレンジでパルスの高さ情報を取り出すことが可能となる。
【００３５】
また、コンパレータＡ〜Ｄにおいてスレッショルドレベルを規定する可変電圧源として、Ｄ／Ａ変換器を用いることができる。Ｄ／Ａ変換器を用いれば、スレッショルドレベルの変更が容易かつ迅速に行えるので、前述した各種の設定を任意に選択できる。
【００３６】
【発明の効果】
以上のように本発明によれば、検出器からのパルスの到達時間、パルス幅、パルス高を同時計測することにより、単なるＴＤＣ方式よりＴＯＦＭＳの扱える試料のダイナミックレンジを大きくし、単なるＡＤＣ方式より少ないメモリ、小さな回路規模で、かつ低コストでデータ収集することが可能となる。.
【図面の簡単な説明】
【図１】本発明の飛行時間型質量分析装置用データ収集及び処理装置の全体構成を示す図である。
【図２】図１においてデータ収集回路１を例にした説明図である。
【図３】ＴＯＦスペクトル信号とコンパレータのスレッショルドの関係を説明する図である。
【図４】ＴＯＦスペクトル信号とコンパレータのスレッショルドの関係を説明する図である。
【図５】タイムエンコーダ１４の構成例を示すブロック図である。
【図６】タイムエンコードクロックとT0〜T15およびFIFOメモリ２１へのデータ書き込み指令パルスのタイミングを示す図である。
【図７】ＦＩＦＯメモリ１１ａ，１１ｂ内に格納されていたタイムエンコード前のデータが、ＦＩＦＯメモリ２１内にタイムエンコードされて格納される様子を表わす図である。
【図８】タイムエンコーダの他の構成例を示す図である。
【図９】スレッショルドレベルの他の設定例を示す図である。
【図１０】限られた数のコンパレータにより、広いダイナミックレンジでパルスの高さ情報を取り出す考え方を説明するための図である。
【符号の説明】
１…バッファアンプ
２…レベル弁別装置
３…発振器
４…分周回路
５…カウンタ
６…データ収集装置
７…ヒストグラム演算装置
１０…シフトレジスタ
１１，１１ａ，１１ｂ，２１…ＦＩＦＯメモリ
１２，２３…ＯＲ回路
１３，２４…ＡＮＤ回路
１４…タイムエンコーダ
２２…デコーダ
２５…２進カウンタ
【図１】
0003986747.tif 000002
【図２】
0003986747.tif 000003
【図３】
0003986747.tif 000004
【図４】
0003986747.tif 000005
【図５】
0003986747.tif 000006
【図６】
0003986747.tif 000007
【図７】
0003986747.tif 000008
【図８】
0003986747.tif 000009
【図９】
0003986747.tif 000010
【図１０】
0003986747.tif 000011