(57)【特許請求の範囲】
【請求項１】
基板の表面に薄膜トランジスタのゲート電極を形成し、このゲート電極を含む前記基板上に絶縁膜を形成する工程と、
前記絶縁膜上に非晶質で不純物を含む第１の半導体膜を形成する工程と、
前記ゲート電極をマスクとして前記第１の半導体膜にエネルギービームを照射し前記第１の半導体膜を選択的に多結晶化する工程と、
前記第１の半導体膜の多結晶化領域と非晶質領域とのエッチング速度の差を利用して非晶質領域を選択的に除去する工程と、
前記非晶質領域を選択的に除去した後、前記絶縁膜および第１の半導体膜上に非晶質の第２の半導体膜を形成し、この第２の半導体膜にエネルギービームを照射して多結晶化すると共に前記第１の半導体膜中の不純物を拡散させて薄膜トランジスタのソース領域およびドレイン領域をそれぞれ形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
基板の表面に薄膜トランジスタのゲート電極を形成し、このゲート電極を含む前記基板上に絶縁膜を形成する工程と、
前記絶縁膜上に非晶質の第１の半導体膜を形成し、この第１の半導体膜にエネルギービームを照射することにより多結晶化する工程と、
多結晶化した第１の半導体膜上に非晶質で不純物を含む第２の半導体膜を形成する工程と、
前記ゲート電極をマスクとして前記第１の半導体膜および第２の半導体膜にエネルギービームを照射し前記第１の半導体膜および第２の半導体膜を選択的に多結晶化すると共に、前記第２の半導体膜中の不純物を拡散させて薄膜トランジスタのソース領域およびドレイン領域をそれぞれ形成する工程と、
前記第２の半導体膜の多結晶化領域と非晶質領域とのエッチング速度の差を利用して非晶質領域を選択的に除去する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
基板の表面に薄膜トランジスタのゲート電極を形成し、このゲート電極を含む前記基板上に絶縁膜を形成する工程と、
前記絶縁膜上に非晶質の第１の半導体膜を形成し、この第１の半導体膜の表面領域に不純物領域を形成する工程と、
前記ゲート電極をマスクとして前記第１の半導体膜にエネルギービームを照射し前記第１の半導体膜を選択的に多結晶化すると共に、前記不純物領域中の不純物を拡散させて薄膜トランジスタのソース領域およびドレイン領域をそれぞれ形成する工程と、
前記第１の半導体膜の多結晶化領域と非晶質領域とのエッチング速度の差を利用して前記非晶質領域における不純物領域を選択的に除去する工程と、
少なくとも前記第１の半導体膜の非晶質領域にエネルギービームを照射して多結晶化する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
基板の表面に薄膜トランジスタのゲート電極を形成し、このゲート電極を含む前記基板上に絶縁膜を形成する工程と、
前記絶縁膜上に非晶質の第１の半導体膜を形成し、この第１の半導体膜にエネルギービームを照射することにより多結晶化する工程と、
前記多結晶化した第１の半導体膜上に非晶質の第２の半導体膜を形成する工程と、
前記第２の半導体膜に不純物を導入する工程と、
前記ゲート電極をマスクとして前記第１の半導体膜および第２の半導体膜にエネルギービームを照射し前記第２の半導体膜を選択的に多結晶化すると共に、前記第２の半導体膜中の不純物を拡散させて薄膜トランジスタのソース領域およびドレイン領域をそれぞれ形成する工程と、
前記第２の半導体膜の多結晶化領域と非晶質領域とのエッチング速度の差を利用して前記第２の半導体膜の非晶質領域を選択的に除去する工程と
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は基板上に非晶質の半導体膜を形成した後、この非晶質半導体膜を選択的に多結晶化する工程を含む半導体装置の製造方法に係り、特に、薄い多結晶シリコン膜内にソース、ドレインおよびチャネルの各領域を形成した薄膜トランジスタ構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
液晶ディスプレーでは、液晶の制御にガラス基板上に集積化された薄膜トランジスタ( ＴＦＴ ;Thin Film Transistor）が用いられる。
【０００３】
従来、この種の薄膜トランジスタは例えば図１１に示すような構造となっている。すなわち、ガラス基板１００上にモリブデンタンタル（ＭｏＴａ）からなるゲート電極１０１が形成され、このゲート電極１０１上に酸化膜（Ｔａ2 Ｏ5 ）１０２が形成されている。この酸化膜１０２を含むガラス基板１００上には窒化シリコン（ＳｉＮX ) 膜１０３および二酸化シリコン膜（ＳｉＯ2 ）１０４からなるゲート絶縁膜が形成され、更にこの二酸化シリコン膜１０４上に薄い多結晶シリコン膜１０５が形成されている。この多結晶シリコン膜１０５内には例えばｎ型不純物の導入によりソース領域１０５ａおよびドレイン領域１０５ｂがそれぞれ形成されている。多結晶シリコン膜１０５上にはこの多結晶シリコン膜１０５のチャネル領域１０５ｃに対応して二酸化シリコン膜（ＳｉＯ2 ）１０６が選択的に形成されている。多結晶シリコン膜１０５および二酸化シリコン膜１０６の上にはｎ+ ドープト多結晶シリコン膜１０７、更にこのｎ+ ドープト多結晶シリコン膜１０７上にソース領域１０５ａに対向してソース電極１０８、またドレイン領域１０５ｂに対向してドレイン電極１０９がそれぞれ形成されている。
【０００４】
ところで、この従来の薄膜トランジスタは、次のような方法により製造されている。すなわち、ガラス基板１００の全面にモリブデンタンタル（ＭｏＴａ）膜を形成した後、このモリブデンタンタル膜をエッチングにより所定形状にパターニングしてゲート電極１０１を形成する。こののち、このゲート電極１０１を陽極酸化させることによりその表面に酸化膜１０２を形成する。
【０００５】
次に、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition)法により、酸化膜１０２上の全面に窒化シリコン膜１０３，二酸化シリコン膜１０４および非晶質シリコン膜を連続的に形成する。
【０００６】
次に、この非晶質シリコン膜に例えばエキシマレーザによるレーザビームを照射することにより、この非晶質シリコン膜を一旦溶融させ、その後、室温に冷却して結晶化させる。これによって非晶質シリコン膜が多結晶シリコン膜１０５となる。続いて、チャネル領域となる部分の多結晶シリコン膜１０５上にチャネル領域に対応する形状の二酸化シリコン膜１０６を選択的に形成した後、ｎ型不純物例えば燐（Ｐ）や砒素（Ａｓ）を含んだ非晶質シリコン膜を形成し、再度エキシマレーザによるレーザビームの照射によってｎ+ ドープト多結晶シリコン膜１０７とすると共に不純物を電気的に活性化させる。
【０００７】
次に、スパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により全面にアルミニウム（Ａｌ）膜を形成した後、このアルミニウム膜およびｎ+ ドープト多結晶シリコン膜１０７をそれぞれエッチングにより所定の形状にパターニングし、ソース領域１０５ａおよびドレイン領域１０５ｂ上にソース電極１０８およびドレイン電極１０９を形成する。続いて、水素にさらし二酸化シリコン膜１０６を通過する水素ラジカル，原子状水素によってチャネル領域１０５ｃを水素化することによってダングリングボンドなどを不活性化させる。以上のプロセスにより図１１に示した従来の薄膜トランジスタを得ることができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のような従来の方法では次のような問題があった。第１に、ソース領域１０５ａおよびドレイン領域１０５ｂを形成する際にストッパ（二酸化シリコン膜１０６）を使用しているので、この二酸化シリコン膜１０６を形成するためにもマスクが必要であり、全工程におけるマスク数が多くなり、プロセスが複雑化すると共に製造歩留りが低下するという問題があった。また、この方法では、ソース領域１０５ａおよびドレイン領域１０５ｂをそれぞれゲート電極１０１に対して自己整合的に形成することができない。そのためマスクの位置合わせの誤差を見込んだマスク合わせの余裕が必要になり、デバイスの寸法が大きくなり、高集積化を妨げる要因となると共に、ゲート電極１０１とソース領域１０５ａおよびドレイン領域１０５ｂとの間に余分な重なりでき、この部分がコンデンサ（寄生容量）として働き、トランジスタの高速動作を妨げるという問題があった。
【０００９】
第２に、従来の方法では、多結晶シリコン膜１０５およびｎ+ ドープト多結晶シリコン膜１０７を形成するために２つの非晶質シリコン膜を形成し、それぞれレーザビームを照射して結晶化しているため、２回のレーザビームの照射が必要であり、結晶化プロセスに要する時間が長いという問題があった。
【００１０】
第３に、ゲート絶縁膜としての二酸化シリコン膜１０４の他に、ストッパとしての二酸化シリコン膜１０６を別に堆積させる必要があるため、ＰＥＣＶＤ工程が２回必要であり、これによってもプロセスに要する時間が長くなるという問題があった。
【００１１】
第４に、従来の方法ではストッパとしての二酸化シリコン膜１０６をウェットエッチングによりパターニングしているが、このウェットエッチングの際にエッチング速度の速いガラス基板１００も削られるため、ガラス基板１０６に含まれているナトリウム（Ｎａ）等の不純物がデバイスに混入してしまい悪影響を与えることがある。
【００１２】
第５に、多結晶シリコン膜１０５を水素化する際に、チャネル領域１０５ｃの両端部の上が金属膜（アルミニウム膜）とｎ+ ドープト多結晶シリコン膜１０７に覆われていて水素が通過する領域が狭くなり、十分な水素化のためにはかなり時間がかかるという問題があった。
【００１３】
本発明はかかる問題点に鑑みてなされたもので、その目的は、多結晶シリコン膜等の半導体層に形成されるソース，ドレイン等の不純物領域を自己整合的に形成することができ、動作速度が向上し、しかもプロセスに要する時間を大幅に短くできると共に、基板内の不純物が混入する虞れがなく、更には水素化に要する時間も短くすることができる半導体装置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、基板の表面に薄膜トランジスタのゲート電極を形成し、このゲート電極を含む基板上に絶縁膜を形成する工程と、絶縁膜上に非晶質で不純物を含む第１の半導体膜を形成する工程と、ゲート電極をマスクとして第１の半導体膜にエネルギービームを照射し第１の半導体膜を選択的に多結晶化する工程と、第１の半導体膜の多結晶化領域と非晶質領域とのエッチング速度の差を利用して非晶質領域を選択的に除去する工程と、非晶質領域を選択的に除去した後、絶縁膜および第１の半導体膜上に非晶質の第２の半導体膜を形成し、この第２の半導体膜にエネルギービームを照射して多結晶化すると共に前記第１の半導体膜中の不純物を拡散させて薄膜トランジスタのソース領域およびドレイン領域をそれぞれ形成する工程とを含むものである。
【００１７】
本発明に係る他の半導体装置の製造方法は、基板の表面に薄膜トランジスタのゲート電極を形成し、このゲート電極を含む基板上に絶縁膜を形成する工程と、絶縁膜上に非晶質の第１の半導体膜を形成し、この第１の半導体膜にエネルギービームを照射することにより多結晶化する工程と、多結晶化した第１の半導体膜上に非晶質で不純物を含む第２の半導体膜を形成する工程と、ゲート電極をマスクとして第１の半導体膜および第２の半導体膜にエネルギービームを照射し第１の半導体膜および第２の半導体膜を選択的に多結晶化すると共に、第２の半導体膜中の不純物を拡散させて薄膜トランジスタのソース領域およびドレイン領域をそれぞれ形成する工程と、第２の半導体膜の多結晶化領域と非晶質領域とのエッチング速度の差を利用して非晶質領域を選択的に除去する工程とを含むものである。
【００１８】
本発明に係る更に他の半導体装置の製造方法は、基板の表面に薄膜トランジスタのゲート電極を形成し、このゲート電極を含む基板上に絶縁膜を形成する工程と、絶縁膜上に非晶質の第１の半導体膜を形成し、この第１の半導体膜の表面領域に不純物領域を形成する工程と、ゲート電極をマスクとして第１の半導体膜にエネルギービームを照射し第１の半導体膜を選択的に多結晶化すると共に、不純物領域中の不純物を拡散させて薄膜トランジスタのソース領域およびドレイン領域をそれぞれ形成する工程と、第１の半導体膜の多結晶化領域と非晶質領域とのエッチング速度の差を利用して非晶質領域における不純物領域を選択的に除去する工程と、少なくとも第１の半導体膜の非晶質領域にエネルギービームを照射して多結晶化する工程とを含むものである。
【００１９】
本発明に係る更に他の半導体装置の製造方法は、基板の表面に薄膜トランジスタのゲート電極を形成し、このゲート電極を含む基板上に絶縁膜を形成する工程と、絶縁膜上に非晶質の第１の半導体膜を形成し、この第１の半導体膜にエネルギービームを照射することにより多結晶化する工程と、多結晶化した第１の半導体膜上に非晶質の第２の半導体膜を形成する工程と、第２の半導体膜に不純物を導入する工程と、ゲート電極をマスクとして第１の半導体膜および第２の半導体膜にエネルギービームを照射し第２の半導体膜を選択的に多結晶化すると共に、第２の半導体膜中の不純物を拡散させて薄膜トランジスタのソース領域およびドレイン領域をそれぞれ形成する工程と、第２の半導体膜の多結晶化領域と非晶質領域とのエッチング速度の差を利用して第２の半導体膜の非晶質領域を選択的に除去する工程とを含むものである。
【００２０】
本発明による半導体装置の製造方法では、ゲート電極等の光遮蔽部をマスクとして非晶質半導体膜にエネルギービームを照射することにより、非晶質半導体膜が選択的に多結晶化され、この多結晶化された領域と、多結晶化されていない非晶質領域とのエッチング速度の差を利用して非晶質領域が除去されると共に、ソース領域、ドレイン領域およびチャネル領域等の領域がそれぞれ自己整合的に形成される。
【００２１】
【実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２２】
具体的な実施の形態の説明に先立ち、まず、本発明に適用する非晶質シリコン膜と多結晶シリコン膜とのエッチング速度の差について説明する。図３は不純物が添加されたドープト非晶質シリコン膜と、同じく不純物が添加されたドープト多結晶シリコン膜それぞれについてエッチング時間とエッチング量との関係を実験的に求めたものである。ここでは、ガスとしてＳＦ6 （６フッ化硫黄）を用い、高周波電力（ＲＦ）を５Ｗとしたプラズマエッチングを行った。この結果から明らかなように、ドープト多結晶シリコン膜よりもドープト非晶質シリコン膜の方が２．５倍程エッチング速度が速いことが分かる。このエッチング速度の差は、エッチングガスおよび高周波電力によって若干異なるが、一般にドープト非晶質シリコン膜の方が速くなる。
【００２３】
本発明はこのような非晶質シリコン膜と多結晶シリコン膜とのエッチング速度の差を利用するものである。以下、本発明を薄膜トランジスタの製造方法に適用した例について説明する。
【００２４】
〔第１の実施の形態〕
図１（ａ）〜（ｄ）および図２（ａ）〜（ｄ）は本発明の第１の実施の形態に係る薄膜トランジスタの製造方法を工程順に表すものである。まず、図１（ａ）に示したように、例えばスパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により基板、例えばガラス基板１０の全面にアルミニウム（Ａｌ）膜および酸化アルミニウム（Ａｌ2 Ｏ3 ）膜の積層構造からなるゲート電極１１を形成する。続いて、例えば同じくスパッタガスとしてヘリウム（Ｈｅ）を用いたスパッタリング法により全面に窒化シリコン（ＳｉＮX ) 膜を形成した後、引き続き二酸化シリコン（ＳｉＯ2 ）膜を形成して絶縁膜１２を形成する。続いて、例えばＰＥＣＶＤ法により絶縁膜１２上に不純物として例えばＰ（燐）を含む膜厚５０ｎｍのｎ+ ドープト非晶質シリコン膜１３を形成する。
【００２５】
ｎ+ ドープト非晶質シリコン膜１３を形成した後、続いて図１（ｂ）に示したように、このｎ+ ドープト非晶質シリコン膜１３に対してガラス基板１０の裏面側からゲート電極１２をマスクとして、例えばエキシマレーザによるレーザビーム１４を照射する。このレーザビーム１４の照射によりｎ+ ドープト非晶質シリコン膜１３のゲート電極１２に対応する領域以外の領域が溶融し、その後、室温に冷却することにより溶融領域が結晶化する。これによって図１（ｃ）に示したように薄いｎ+ ドープト多結晶シリコン膜１５が形成される。
【００２６】
エネルギービームとしては、ｎ+ ドープト非晶質シリコン膜１５が吸収する波長のビーム例えばレーザビームが用いられ、特にエキシマレーザによるパルスレーザビームを用いることが好ましい。エキシマレーザとしては、ＸｅＣｌエキシマレーザによるパルスレーザビーム（波長３０８ｎｍ）やＸｅＦエキシマレーザによるパルスレーザビーム（波長３５０ｎｍ）などが用いられる。
【００２７】
続いて、図１（ｄ）に示したように、前述（図３）の選択エッチング法で示した条件の下、ｎ+ ドープト非晶質シリコン膜１３およびｎ+ ドープト多結晶シリコン膜１５をエッチングする。このとき多結晶シリコン膜よりも非晶質シリコン膜のエッチング速度が速いことからゲート電極１１上のｎ+ ドープト非晶質シリコン膜１３が先に除去され、ｎ+ ドープト多結晶シリコン膜１５が残存する。
【００２８】
次に、図２（ａ）に示したように例えばスパッタガスとしてヘリウム（Ｈｅ）ガスを用いたスパッタリング法により絶縁膜１２およびｎ+ ドープト多結晶シリコン膜１５上に例えば膜厚５０ｎｍの非晶質シリコン膜１６を形成する。続いて、図２（ｂ）に示したように、このｎ+ ドープト非晶質シリコン膜１６に対してガラス基板１０の表面側から例えばエキシマレーザによるレーザビーム１８を照射する。このレーザビーム１８の照射によりｎ+ ドープト非晶質シリコン膜１６が溶融し、その後、室温に冷却することにより結晶化し、ｎ+ ドープト多結晶シリコン膜１５を含めてｎ+ ドープト多結晶シリコン膜１７となる。このとき多結晶シリコン膜１５中の不純物が拡散してソース領域１７ａおよびドレイン領域１７ｂが形成される。
【００２９】
次に、図２（ｃ）に示したように、例えばスパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により、ｎ+ ドープト多結晶シリコン膜１７ａ中のソース領域１７ａおよびドレイン領域１７ｂ上にそれぞれアルミニウム（Ａｌ）からなる電極１９を形成する。そののち図２（ｄ）に示したように、水素プラズマ中でプラズマ水素化を行うことによりｎ+ ドープト多結晶シリコン膜１７内のチャネル領域１７ｃを水素化してダングリングボンドなどを不活性化させる。
【００３０】
このように本実施の形態による薄膜トランジスタの製造方法によれば、図１（ｂ）の工程で説明したように、ゲート電極１１をマスクとして裏面からレーザビーム１４を照射し、多結晶化領域と非晶質領域とを分けるようにしたので、ソース領域１７ａおよびドレイン領域１７ｂ、更にチャネル領域１７ｃをそれぞれ自己整合的に形成することができる。従って、従来のようにマスク合わせに余裕をもたせる必要がなく、ソースおよびドレイン領域の形成に伴って不要な寄生容量が形成されることがなくなり、トランジスタの高速動作を妨げることがなくなる。また、チャネル領域１７ｃの両端部に形成されるオフセット領域２０により電界を弱めることができ、オフ電流の低減に効果がある。
【００３１】
また、本実施の形態では、フォトレジスト膜を用いることなくソース領域１７ａ、ドレイン領域１７ｂおよびチャネル領域１７ｃをそれぞれ自己整合的に形成することができるため、フォトレジスト膜に含まれる不純物の影響を受けることがなくなり、安定した薄膜トランジスタを作製することができる。
【００３２】
更に、従来方法ではソース・ドレイン領域の形成の際のマスクとしての酸化膜１０２（図１１）をウエットエッチングによりパターニングする際にガラス基板に含まれている不純物が混入する虞れがあったが、本方法では上述のようにウエットエッチングプロセスが不要であるため、このような虞れがなくなる。
【００３３】
また、本方法では、水素化を行う際に、ｎ+ ドープト多結晶シリコン膜１７中のチャネル領域１７ｃの両端部が従来方法のように金属膜および多結晶シリコン膜により覆われていないため、水素化に要する時間を大幅に短縮することができる。
【００３４】
更に、従来方法では全工程で多数（４枚）のマスクが必要であったが、これに対して本方法ではマスクとして、ゲート電極、多結晶シリコン膜およびソース・ドレイン電極の形成の際の３枚でよいため、プロセスを簡略化することができる。
【００３５】
〔第２の実施の形態〕
図４（ａ）〜（ｄ）および図５（ａ）〜（ｃ）は本発明の第２の実施の形態に係る薄膜トランジスタの製造方法を工程順に表すものである。
【００３６】
まず、図４（ａ）に示したように、例えばスパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により基板、例えばガラス基板４０の全面にアルミニウム（Ａｌ）膜および酸化アルミニウム（Ａｌ2 Ｏ3 ）膜の積層構造からなるゲート電極４１を形成する。続いて、例えば同じくスパッタガスとしてヘリウム（Ｈｅ）を用いたスパッタリング法により全面に窒化シリコン（ＳｉＮX ) 膜を形成した後、引き続き二酸化シリコン（ＳｉＯ2 ）膜を形成して絶縁膜４２を形成する。続いて、例えばスパッタガスとしてヘリウム（Ｈｅ）ガスを用いたスパッタリング法により絶縁膜４２上に例えば膜厚５０ｎｍの非晶質シリコン膜４３を形成し、更に例えば２５０〜４００℃の温度で熱処理を施すことにより、成膜中に非晶質シリコン膜４３中に入ったヘリウムを外部に放出させる。
【００３７】
非晶質シリコン膜４３を形成した後、続いて同図（ｂ）に示したように、この非晶質シリコン膜４３に対してガラス基板１０の表面側から例えばエキシマレーザによるレーザビーム４４を照射する。このレーザビーム４４の照射により非晶質シリコン膜４３が溶融し、その後、室温に冷却されることにより結晶化し、多結晶シリコン膜４５となる。
【００３８】
次に、同図（ｃ）に示したように例えばＰＥＣＶＤ法により多結晶シリコン膜４５上にｎ型不純物例えば燐（Ｐ）を含む膜厚５０ｎｍのｎ+ ドープト非晶質シリコン膜４６を形成する。続いて、同図（ｄ）に示したようにｎ+ ドープト非晶質シリコン膜４６に対してガラス基板１０の裏面側からゲート電極４１をマスクとして例えばエキシマレーザによるレーザビーム４７を照射する。このレーザビーム４７の照射によりｎ+ ドープト非晶質シリコン膜４６のゲート電極４１に対応する領域以外の領域が溶融し、その後、室温に冷却することにより溶融領域が結晶化する。これによって図５（ａ）に示したようにｎ+ ドープト多結晶シリコン膜４８が選択的に形成されると共に、ゲート電極４１に対応する領域にｎ+ ドープト非晶質シリコン膜４６が残存した状態となる。このときｎ+ ドープト非晶質シリコン膜４６中の不純物が多結晶シリコン膜４５にも拡散し、ソース領域４８ａおよびドレイン領域４８ｂが自己整合的に形成される。
【００３９】
続いて、図５（ｂ）に示したように、第１の実施例と同様に非晶質シリコン膜と多結晶シリコン膜とのエッチング速度の差を利用してゲート電極４１上のｎ+ ドープト非晶質シリコン膜４６を選択的にエッチングして除去する。
【００４０】
続いて、図５（ｃ）に示したように、例えばスパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により、ｎ+ ドープト多結晶シリコン膜４８内のソース領域４８ａおよびドレイン領域４８ｂ上にそれぞれアルミニウムからなるソース電極４９をそれぞれ形成する。その後、図示しないが、水素プラズマ中でプラズマ水素化を行うことにより多結晶シリコン膜４５内のチャネル領域４８ｃを水素化してダングリングボンドなどを不活性化させる。
【００４１】
この第２の実施の形態によっても、第１の実施の形態と同様の効果を得ることができる。
【００４２】
〔第３の実施の形態〕
図６（ａ）〜（ｄ）および図７（ａ）〜（ｃ）は本発明の第３の実施の形態に係る薄膜トランジスタの製造方法を工程順に表すものである。
【００４３】
まず、図６（ａ）に示したように、例えばスパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により基板、例えばガラス基板４０の全面にアルミニウム（Ａｌ）膜および酸化アルミニウム（Ａｌ2 Ｏ3 ）膜の積層構造により形成されたゲート電極６１を形成する。次に、例えば同じくスパッタガスとしてヘリウム（Ｈｅ）を用いたスパッタリング法により全面に窒化シリコン（ＳｉＮX ) 膜を形成した後、引き続き二酸化シリコン（ＳｉＯ2 ）膜を形成して絶縁膜６２を形成する。続いて、例えばスパッタガスとしてヘリウム（Ｈｅ）ガスを用いたスパッタリング法により絶縁膜６２上に例えば膜厚５０ｎｍの非晶質シリコン膜６３を形成し、更に例えば２５０〜４００℃の温度で熱処理を施すことにより、成膜中に非晶質シリコン膜６３中に入ったヘリウムを外部に放出させる。
【００４４】
続いて、同図（ｂ）に示したように、例えば図１０に示したプラズマ処理装置２２０を用いて非晶質シリコン膜６３の表面に対してｎ+ 不純物６４のプラズマドーピングを行い、ｎ+ ドーピング領域６５を形成する。
【００４５】
プラズマ処理装置２２０は図示しないポンプにより真空排気された処理容器２２１内の載置テーブル２２２上にドーピングの対象となる被処理物２２３（すなわち、図６（ａ）の工程まで終了した基板６０）を収容した後、反応ガス導入口２２４からｎ型不純物の場合には例えば燐（Ｐ）を含む反応ガス例えばフォスフィン（ＰＨ3 ）、またｐ型不純物の場合には例えばボロン（Ｂ）を含む反応ガス例えばジボラン（Ｂ2 Ｈ6 ）を導入すると共に、高周波電源（ＲＦ）２２５により処理容器２２１内に高周波を導入することによりｎ型不純物またはｐ型不純物のプラズマを発生させて被処理物２２３に対して不純物を導入するものである。本実施の形態では、処理容器２２１内を２００ｍTorrの真空とし、反応ガスとして例えばアルゴン中に１％のフォスフィン（ＰＨ3 ）を含むガスを用いたプラズマドーピングを５分間行い、非晶質シリコン膜６３の表面にｎ+ 不純物を導入させることにより浅いｎ+ ドーピング領域６５を形成する。
【００４６】
図６に戻って説明を続けると、非晶質シリコン膜６３の表面にｎ+ ドーピング領域６５を形成した後、続いて図６（ｃ）に示したように、非晶質シリコン膜６３に対してガラス基板６０の裏面側からゲート電極６１をマスクとして例えばエキシマレーザによるレーザビーム６６を照射する。このレーザビーム６６の照射により非晶質シリコン膜６３のゲート電極６１に対応する領域以外の領域が溶融し、その後、室温に冷却することにより溶融領域が結晶化する。これによって図６（ｄ）に示したようにｎ+ ドープト多結晶シリコン膜６７が選択的に形成されると共に、ゲート電極６１に対応する領域に非晶質シリコン膜６３が残存した状態となる。このときｎ+ ドーピング領域６５中の不純物が多結晶シリコン膜６３にも拡散し、ｎ+ ドープト多結晶シリコン膜６７中にソース領域６７ａおよびドレイン領域６７ｂが自己整合的に形成される。
【００４７】
続いて、図７（ａ）に示したように、第１の実施例と同様に非晶質シリコン膜と多結晶シリコン膜とのエッチング速度の差を利用してゲート電極６１上の非晶質シリコン膜６３の表面に形成されたｎ+ ドーピング領域６５を選択的にエッチングして除去する。
【００４８】
続いて、図７（ｂ）に示したように、非晶質シリコン膜６３に対してガラス基板６０の表面から例えばエキシマレーザによるレーザビーム６８を照射する。このレーザビーム６８の照射により非晶質シリコン膜６３が溶融し、その後、室温に冷却されることにより結晶化し多結晶シリコン膜６９となる。
【００４９】
続いて、図７（ｃ）に示したように、例えばスパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により、ソース領域６７ａおよびドレイン領域６７ｂ上にそれぞれアルミニウムからなる電極７０を形成する。そののち、図示しないが、水素プラズマ中でプラズマ水素化を行うことにより多結晶シリコン膜６９内のチャネル領域を水素化してダングリングボンドなどを不活性化させる。
【００５０】
この第３の実施の形態による効果も第１の実施の形態と同様であるので、その説明は省略する。
【００５１】
〔第４の実施の形態〕
図８（ａ）〜（ｄ）および図９（ａ）〜（ｃ）は本発明の第４の実施の形態に係る薄膜トランジスタの製造方法を工程順に表すものである。
【００５２】
すなわち、図８（ａ）に示したように、例えばスパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により基板、例えばガラス基板８０の全面にアルミニウム（Ａｌ）膜および酸化アルミニウム（Ａｌ2 Ｏ3 ）膜の積層構造からなるゲート電極８１を形成する。続いて、例えば同じくスパッタガスとしてヘリウム（Ｈｅ）を用いたスパッタリング法により全面に窒化シリコン（ＳｉＮX ) 膜を形成した後、引き続き二酸化シリコン（ＳｉＯ2 ）膜を形成して絶縁膜８２を形成する。続いて、例えばスパッタガスとしてヘリウム（Ｈｅ）ガスを用いたスパッタリング法により絶縁膜８２上に例えば膜厚５０ｎｍの非晶質シリコン膜８３を形成し、更に例えば２５０〜４００℃の温度で熱処理を施すことにより、成膜中に非晶質シリコン膜８３中に入ったヘリウムを外部に放出させる。
【００５３】
非晶質シリコン膜８３を形成した後、この非晶質シリコン膜８３に対してガラス基板８０の表面側から例えばエキシマレーザによるレーザビーム８４を照射する。このレーザビーム８４の照射により非晶質シリコン膜８３が溶融し、その後、室温に冷却されることにより結晶化し、図８（ｂ）に示したように多結晶シリコン膜８５となる。続いて、例えばスパッタガスとしてヘリウム（Ｈｅ）ガスを用いたスパッタリング法により多結晶シリコン膜８５上に例えば膜厚５０ｎｍの非晶質シリコン膜８６を形成する。
【００５４】
続いて、同図（ｃ）に示したように図１０に示したプラズマ処理装置２２０を用いて非晶質シリコン膜８６中にｎ+ 不純物８７のプラズマドーピングを行い、ｎ+ ドープト非晶質シリコン膜８８とする。
【００５５】
続いて、同図（ｄ）に示したように、ｎ+ ドープト非晶質シリコン膜８８に対してガラス基板８０の裏面側からゲート電極８１をマスクとして例えばエキシマレーザによるレーザビーム８９を照射する。このレーザビーム８９の照射によりｎ+ ドープト非晶質シリコン膜８８のゲート電極８１に対応する領域以外の部分が溶融し、その後、室温に冷却することにより溶融領域が結晶化する。これによって図９（ａ）に示したように、ｎ+ ドープト多結晶シリコン膜９０が選択的に形成されると共に、ゲート電極８１に対応する領域にｎ+ ドープト非晶質シリコン膜８８が残存した状態となる。このとき多結晶化したｎ+ ドープト非晶質シリコン膜８８中の不純物が多結晶シリコン膜８５にも拡散し、ｎ+ ドープト多結晶シリコン膜９０中にソース領域９０ａおよびドレイン領域９０ｂが自己整合的に形成される。
【００５６】
続いて、図９（ｂ）に示したように、第１の実施例と同様に非晶質シリコン膜と多結晶シリコン膜とのエッチング速度の差を利用して、ゲート電極８１上の多結晶シリコン膜８５の表面に形成されたｎ+ ドープト非晶質シリコン膜８８を選択的にエッチングして除去する。
【００５７】
続いて、図９（ｂ）に示したように、例えばスパッタガスとしてアルゴン（Ａｒ）を用いたスパッタリング法により、ソース領域９０ａおよびドレイン領域９０ｂ上にそれぞれアルミニウムからなる電極９１を形成する。そののち、図示しないが、水素プラズマ中でプラズマ水素化を行うことにより多結晶シリコン膜８５内のチャネル領域を水素化してダングリングボンドなどを不活性化させる。
【００５８】
この第４の実施の形態による効果も第１の実施の形態と同様であるので、その説明は省略する。
【００５９】
以上実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定するものではなく種々変形可能である。例えば、上記実施の形態においては、一旦形成した非晶質シリコン膜に不純物を導入する際にプラズマドーピング法を用いるようにしたが、プラズマ以外の方法によるドーピング法を用いてもよい。この場合にはシート抵抗についてプラズマドーピング法の場合に比べて問題があるものの上述の効果は得ることができる。また、上記実施の形態では、マスク（光遮蔽部）として機能するゲート電極１１，４１，６１，８１をスパッタリング法により形成するようにしたが、その他蒸着法やＣＶＤ（Chemical Vapor Deposition:化学的気相成長 )法を用いて形成するようにしてもよい。
【００６０】
また、上記実施の形態においては、非晶質半導体膜としてシリコン膜を用いて説明したが、その他の非晶質膜についてもエネルギービームの照射により結晶化するものであれば適用可能である。更に、上記実施の形態においては、本発明を薄膜トランジスタの製造方法に適用した例について説明したが、その他の半導体デバイスの製造プロセスに適用することも可能である。
【００６１】
【発明の効果】
以上説明したように本発明に係る半導体装置の製造方法によれば、ゲート電極等の光遮蔽部をマスクとして非晶質半導体膜にエネルギービームを照射することにより、非晶質半導体膜を選択的に多結晶化し、この多結晶化された領域と多結晶化されていない非晶質領域とのエッチング速度の差を利用して非晶質領域を除去するようにしたので、ソース領域、ドレイン領域およびチャネル領域等の領域をそれぞれ自己整合的に形成することができる。従って、デバイスの動作速度が向上し、しかもプロセスに要する時間を大幅に短くできると共に、ウェットエッチングが不要であるので基板内の不純物が混入する虞れがなく、更には水素化に要する時間も短くすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る薄膜トランジスタの製造方法を工程毎に表す断面図である。
【図２】図１に続く工程を表す断面図である。
【図３】本発明に適用する非晶質シリコン膜と多結晶シリコン膜のエッチング速度の違いを説明するための図である。
【図４】本発明の第２の実施の形態に係る薄膜トランジスタの製造方法を工程毎に表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】本発明の第３の実施の形態に係る薄膜トランジスタの製造方法を工程毎に表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】本発明の第４の実施の形態に係る薄膜トランジスタの製造方法を工程毎に表す断面図である。
【図９】図９に続く工程を表す断面図である。
【図１０】本発明に用いるプラズマ処理装置の構成を表す断面図である。
【図１１】従来の薄膜トランジスタの構造および製造方法を説明するための断面図である。
【符号の説明】
１０，４０，６０，８０…ガラス基板、１１，４１，６１，８１…ゲート電極（光遮蔽部）、１２…絶縁膜、１３，４６…ｎ+ ドープト非晶質シリコン膜、１４，１８，４４，４７，６６，６８，８４，８９…レーザビーム、１５，１７，…ｎ+ ドープト多結晶シリコン膜、１６，４３，６３，８３，８６…非晶質シリコン膜、１７ａ，４８ａ，６７ａ，９０ａ…ソース領域、１７ｂ，４８ｂ，６７ｂ，９０ｂ…ドレイン領域、１７ｃ，４８ｃ，６７ｃ，９０ｃ…チャネル領域
【図１】
0003931359.tif 000002
【図２】
0003931359.tif 000003
【図３】
0003931359.tif 000004
【図４】
0003931359.tif 000005
【図５】
0003931359.tif 000006
【図６】
0003931359.tif 000007
【図７】
0003931359.tif 000008
【図８】
0003931359.tif 000009
【図９】
0003931359.tif 000010
【図１０】
0003931359.tif 000011
【図１１】
0003931359.tif 000012