(57)【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成する成膜工程と、前記半導体膜に対してエネルギー光を照射して結晶性半導体膜を得るアニール工程を有する半導体膜の製造方法において、
前記半導体膜に対して１パルスのラインビームであるエネルギー光の照射を行ない、前記半導体膜をライン状に結晶化する予備照射工程を有し、
前記結晶化された半導体膜部分の表面散乱光強度の変化から、結晶性半導体膜が微結晶化を生じる照射エネルギー密度（以下、微結晶化のしきい値、とする）を求めた後、その微結晶化のしきい値を超えないよう、前記結晶性半導体膜を得るアニール工程の照射エネルギー密度を決定することを特徴とする半導体膜の製造方法。
【請求項２】
請求項１において、
半導体膜の表面散乱光強度の変化から前記微結晶化のしきい値を、ラマン分光分析による信号強度測定によって判断することを特徴とする半導体膜の製造方法。
【請求項３】
請求項２において、
前記エネルギー光の照射エネルギー密度に対する前記ラマン分光分析による信号強度データを微分処理し、前記信号強度データの傾きが最大になる照射エネルギー密度から前記微結晶化のしきい値を判断することを特徴とする半導体膜の製造方法。
【請求項４】
請求項１において、
半導体膜の表面散乱光強度の変化から光学顕微鏡の暗視野における落射光の強度測定を行うことによって前記微結晶化のしきい値を判断することを特徴とする半導体膜の製造方法。
【請求項５】
請求項４において、
前記エネルギー光の照射エネルギー密度に対する前記落射光の光強度データを微分処理し、前記光強度データの傾きが最大になる照射エネルギー密度から前記微結晶化のしきい値を判断することを特徴とする半導体膜の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体膜の製造方法において、
前記エネルギー光はレーザー光であることを特徴とする半導体膜の製造方法。
【請求項７】
請求項１乃至６のいずれかに記載の半導体膜の製造方法において、
前記半導体膜は１０ｎｍから６０ｎｍの膜厚の範囲に形成され、且つエネルギー光の照射エネルギー密度が６０〜１８０ｍＪ／ｃｍ２の範囲でアニールされることを特徴とする半導体膜の製造方法。
【請求項８】
請求項７において、
前記半導体膜の膜厚が２０〜４０ｎｍの範囲では前記照射エネルギー密度が１００〜１６０ｍＪ／ｃｍ２の範囲に設定されてなることを特徴とする半導体膜の製造方法。
【請求項９】
請求項１乃至８のいずれかに記載の半導体膜の製造方法に用いるアニール装置であって、
エネルギー光を出射する光源部、および該光源部から出射されたエネルギー光を均一なラインビームにするための光学系と、前記予備照射工程により結晶化された半導体膜部分の表面散乱光強度の変化から、前記微結晶化のしきい値を判断する分析光学系を有することを特徴とするアニール装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板表面に形成した半導体薄膜にエネルギー光を照射してその結晶化処理、あるいは結晶性を高めるための処理を行う半導体膜の製造方法、それを用いた薄膜トランジスタ（以下、ＴＦＴという。）の製造方法、この方法で製造したＴＦＴを用いたアクティブマトリクス基板、および半導体膜の製造方法に用いるアニール装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置に用いられるアクティブマトリクス基板では、基板に汎用の安価なガラス基板を用いることができるよう低温プロセスによるＴＦＴの製造が望まれている。ここで、ＴＦＴのチャネル領域等を形成するのに必要なシリコン膜のうち、アモルファスシリコン膜については低温プロセスによって成膜できるものの、アモルファスシリコンのままでは得られるＴＦＴの移動度が低いという欠点がある。
【０００３】
そこで、基板上に形成したアモルファスシリコン膜にレーザー光（エネルギー光）を照射して溶融結晶化する方法（レーザーアニール）が検討されている。このようなレーザー光による溶融結晶化においては、その照射レーザー光強度により得られる結晶性半導体膜の結晶性は大きく異なる。照射されたレーザー光のエネルギー密度が弱すぎると、十分な結晶成長が進まず、逆に強すぎるとアモルファスシリコン膜は微結晶化と呼ばれる粒径が数〜数十ｎｍの微小粒の集合体となってしまう。そのためレーザー光の照射エネルギー密度はこの微結晶化が起こらず、かつその範囲で可能な限り強いレベルに設定されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体膜の製造方法では、このような微結晶化のしきい値を判断する方法として、予備照射工程としてのレーザー光の１パルス照射を１度以上行い、その基板を集光ランプのような強い光の下にかざすなどして、オペレーターの目視により、経験と勘に頼った判断が必要であった。
【０００５】
また分析的な手法としては、以前よりラマン分光分析によるラマンスペクトルの半値幅または半々値幅が結晶性の判断材料として用いられてきた。しかしながらこの方法では半値幅を求めるために、ソフトウェアーによるデータの処理と解析が必要であり、その場の結晶性フィードバックには向かず、むしろ処理後の確認として用いられてきた。
【０００６】
さらに微結晶化のしきい値は、ビーム形状、光学系の透過率、アモルファスシリコン膜の膜厚などに応じて変動するものである。そのためには基板毎にこのような判断作業を行うことが必須となり、作業効率上大変負担となり、前述したラマン分光分析の半値幅解析といった処理を行っていては追いついていけない。この対策としてはある数量の基板を流動する範囲においては種々の条件における変動を見越して照射エネルギー密度を決定してしまうのであるが、変動分によっても微結晶化が生じないよう、最適値より幾分低めの照射エネルギー密度とするため、ＴＦＴ特性も低くなってしまう。
【０００７】
これら問題点に鑑みて、本発明の課題は、時事、基板毎に変化する微結晶化のしきい値に対応して、絶えずこの微結晶化を超えないような照射エネルギー密度条件によってレーザー結晶化が行えるよう、基板毎簡潔に微結晶化のしきい値を確認し、エネルギー密度の制御を行うことによって、半導体膜の結晶化率にばらつきのない高品質な半導体膜の製造方法、それを用いたＴＦＴの製造方法、この方法で製造したＴＦＴを用いたアクティブマトリクス基板、および半導体膜の製造方法に用いるアニール装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明では、基板上に半導体膜を形成する成膜工程と、前記半導体膜に対してエネルギー光を照射して結晶性半導体膜を得るアニール工程を有する半導体膜の製造方法において、
前記成膜工程前に前記半導体膜にエネルギー光を照射し、前記半導体膜からの光に基づいて前記エネルギー光の照射エネルギー密度を決定する予備照射工程を有することを特徴とする。
【０００９】
本発明では、アモルファスシリコン膜が形成された基板の一枚毎に、上記のような微結晶化のしきい値の確認を簡潔かつ正確に行った後、そのエネルギー密度を超えないような条件において基板全面の結晶化を行っている。このため、半導体膜は微結晶化のしきい値を越えない最適なエネルギー密度によってアニールされ、高い結晶性を有する。また基板間の半導体膜の結晶化率にばらつきは生じない。それ故、このように構成した半導体膜を用いてＴＦＴを製造すると、いずれの基板のＴＦＴからもばらつきのない高い電気特性を得られる。
【００１０】
本発明において、前記エネルギー光としてその種類に限定はなく、連続発振であるレーザー光を用いたとしても、その予備照射工程においては断髪的な照射によって同様な条件出しを行えばよい。また、ラインビームの長尺方向とは垂直となるＹ軸方向のビーム断面形状は、頂上に平らな部分を有していても（トップフラットビーム）、平らな部分を有さなくても（ガウシアンビーム）、いずれのビーム形状についても有効であるが、ガウシアンビームの場合は、微結晶化のしきい値を確認できる幅が狭いため注意を要する。
【００１１】
また、予備照射工程では、半導体膜に対して１パルスのラインビームであるエネルギー光の照射を行ない、半導体膜をライン状に結晶化し、結晶性半導体膜が微結晶化を生じる照射エネルギー密度（以下、微結晶化のしきい値、とする）を求めた後、その微結晶化のしきい値を超えないよう、結晶性半導体膜を得るアニール工程の照射エネルギー密度を決定する。
【００１２】
また、本発明は、半導体膜は１０ｎｍから６０ｎｍの膜厚の範囲に形成され、且つエネルギー密度が６０〜１８０ｍＪ／ｃｍ２の範囲でアニールされることを特徴とする。特に、半導体膜の膜厚が２０〜４０ｎｍの範囲ではレーザー光のエネルギー密度が１００〜１６０ｍＪ／ｃｍ２の範囲に設定されてなる。このような範囲で半導体膜をアニールすることにより、蒸発することがなく且つ非晶質の状態にもならずに多結晶化させることが可能となる。
【００１３】
更に、このような半導体膜の製造方法に用いるアニール装置では、前記エネルギー光を出射する光源部、および該光源部から出射されたエネルギー光をラインビームへと成形する光学系を備える光照射装置と、微結晶化を生じた状態を判定するための光学的な判断方法としてのラマン分光分析の信号強度測定等の測定装置と、該微結晶化の測定装置によって確認された微結晶化のしきい値を超えないエネルギー密度によってエネルギー光の照射を行う照射装置を有することを特徴とする。
【００１４】
本発明に係る半導体膜の製造方法は、この方法で得た半導体膜からＴＦＴを製造することが好ましく、この方法で製造したＴＦＴは、大型基板において高性能の電気特性が要求される液晶表示装置用のアクティブマトリクス基板上で駆動回路や画素スイッチング素子を構成するのに適している。
【００１５】
【発明の実施の形態】
本発明の各実施の形態を説明する前に、各形態で共通なアクティブマトリクス基板の基本的な構成、およびＴＦＴを形成する基本的な工程を説明する。
【００１６】
［アクティブマトリクス基板の基本構成］
図１（Ａ）は、液晶表示装置に用いるアクティブマトリクス基板の構成を模式的に示す説明図である。
【００１７】
このアクティブマトリクス基板２は例えば図１０もしくは図１１に示すような液晶表示装置(１)に用いられる一方の基板(２)に相当するものであり、基板２上にはデータ線３および走査線４が形成されている（図１参照）。図１０は液晶表示装置の平面図であり、アクティブマトリクス基板２と対向基板（ＯＰ）とにより形成されている。アクティブマトリクス基板には、駆動回路（７０、６０）が基板上に形成されている。図１のＨ−Ｈ’断面で液晶表示装置を示したのが図１１である。
【００１８】
基板（２）上にはデータ線３及び走査線４には画素用薄膜トランジスタ（１０）を介して画素電極が接続されてなり、画素領域５がマトリクス上に形成されている。また、そこには画素用のＴＦＴ１０を介して画像信号が入力され、液晶セルの液晶容量６が構成されている。
【００１９】
データ線３に対しては、シフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４を備えるデータドライバ部７が構成され、走査線４に対しては、シフトレジスタ８１およびレベルシフタ８２を備える走査ドライバ部８が構成されている。なお、画素領域５には、前段の走査線４との間に保持容量２５が形成されることもある。
【００２０】
データドライバ部７や走査ドライバ部８では、図１（Ｂ）に２段のインバータを例示するように、Ｎ型のＴＦＴｎ１、ｎ２と、Ｐ型のＴＦＴｐ１、ｐ２とによって構成されたＣＭＯＳ回路などが高密度に形成される。但し、アクティブマトリクス部９のＴＦＴ１０と、データドライバ部７のＴＦＴｎ１、ｎ２やＰ型のＴＦＴｐ１、ｐ２とは、基本的な構造が同じであり、基本的には同じ工程中で製造される。
【００２１】
アクティブマトリクス基板２としては、アクティブマトリクス部９だけが基板上に構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７が構成されたもの、アクティブマトリクス部９と同じ基板上に走査ドライバ部８が構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７および走査ドライバ部８の双方が構成されたものがある。また、ドライバ内蔵型のアクティブマトリクス基板２であっても、データドライバ部７に含まれるシフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４等の全てがアクティブマトリクス基板２上に構成された完全ドライバ内蔵タイプと、それらの一部がアクティブマトリクス基板２上に構成された部分ドライバ内蔵タイプとがあるが、いずれに対しても本発明を適用できる。
【００２２】
図２は、本形態のアクティブマトリクス基板２において画素領域５が形成されているアクティブマトリクス部の一部を拡大して示す平面図であり、図３（Ａ）は図２のＡ−Ａ’線における断面図、図３（Ｂ）は図２のＢ−Ｂ’線における断面図である。なお、データドライバ部７などのＴＦＴは基本的には同一の構造を有するので、その図示を省略する。
【００２３】
これらの図において、いずれの画素領域５におけるＴＦＴ１０はデータ線３に対して層間絶縁膜１６に形成されたコンタクトホール１７を介して電気的接続するソース領域１１、画素電極１９に対して層間絶縁膜１６に形成されたコンタクトホール１８を介して電気的接続するドレイン領域１２、ドレイン領域１２とソース領域１１との間に位置するチャネル領域１３、およびチャネル領域１３に対してゲート絶縁膜１４を介して対峙するゲート電極１５から構成されている。このゲート電極１５は走査線４の一部として構成されている。なお、基板２０の表面側には、シリコン酸化膜からなる下地保護膜２１が形成されている。
【００２４】
［アクティブマトリクス基板２の製造方法の基本構成］
図４を参照して、ＴＦＴの製造方法の基本的な工程を説明する。図４は、図２のＡ−Ａ’線における断面に対応するＴＦＴの工程断面図である。
【００２５】
本例では、ガラス基板として、３００ｍｍ角の無アルカリガラス板を用いて以下の各工程を行なう
（下地保護膜形成工程）
図４（Ａ）において、まず、ＰＥＣＶＤ法により２５０℃〜４００℃の温度条件下で、ガラス基板の表面に下地保護膜２１となる膜厚が３００ｎｍのシリコン酸化膜を形成する。シリコン酸化膜は、ＡＰＣＶＤ法でも形成することができ、この場合には基板２０の温度を２５０℃から４５０℃までの範囲に設定した状態で、モノシラン及び酸素を原料ガスとしてシリコン酸化膜を形成する。
【００２６】
（半導体膜堆積工程）
次に、下地保護膜２１の表面に真性のシリコン膜３０（半導体膜）を５０ｎｍ程度堆積する。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスであるジシランを２００ＳＣＣＭ流しながら、４２５℃の堆積温度でアモルファスシリコン膜３０を堆積する。なお、シリコン膜３０の形成にあたっては、ＰＥＣＶＤ法やスパッタ法を用いてもよく、これらの方法によれば、その成膜温度を室温から３５０℃までの範囲に設定することができる。
【００２７】
（レーザー溶融結晶化法によるアニール工程）
次に、図４（Ｂ）に示すように、アモルファスシリコン膜３０にレーザー光を照射してアモルファスシリコン膜３０を多結晶シリコンに改質する。本例では、たとえば、ゼノン・クロライド（ＸｅＣｌ）のエキシマ・レーザー（波長が３０８ｎｍ）を照射する。出力が２００Ｗであるこのレーザービームを光学系を介することによって、長尺方向が１５０ｍｍ、断面のビーム形状は上底が０．３５ｍｍ、下底が０．４５ｍｍである台形のラインビームを形成している。そしてこのラインビームを、基板に対して上底のビーム幅以下のピッチで重なりを持ちながら、照射をしていくことによって、アモルファスシリコン膜は溶融結晶化により多結晶シリコン膜となる。
【００２８】
この工程において、レーザー照射は、基板２０を室温（２５℃）とし、真空雰囲気中あるいは不活性ガス雰囲気中または大気中で行なう。
【００２９】
本発明では、このアニール工程を行なう際に、照射エネルギー密度を決定するにあたって、光学的な手法によって微結晶化を発現するエネルギー密度を判断した後、それを越えないエネルギー密度によって照射を行っているが、その詳細な説明は実施の形態毎に後述する。
【００３０】
（シリコン膜のパターニング工程）
次に、図４（Ｃ）に示すように、アニール工程で多結晶化したシリコン膜３０を、フォトリソグラフィ技術を用いてパターニングを行い、島状のシリコン膜３１とする。
【００３１】
（ゲート絶縁膜の形成工程）
次に、図４（Ｄ）に示すように、 ＰＥＣＶＤ法により２５０℃〜４００℃の温度条件下で、シリコン膜３１に対してシリコン酸化膜からなるゲート酸化膜１４を形成する。
【００３２】
（ゲート電極形成工程）
次に、ゲート酸化膜１４の表面側に膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成した後、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５を形成する。本例では、タンタル薄膜を形成する際に、基板温度を１８０℃に設定し、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、その比抵抗は小さい。
【００３３】
（不純物導入工程）
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてシリコン膜３１に不純物イオンを打ち込む。Ｎチャネル型のＴＦＴを形成する場合には、原料ガスとして、水素ガスで濃度が５％となるように希釈したホスフィンなどを用いる。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３１のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。このとき、Ｐチャネル型のＴＦＴを形成する領域をレジストマスクで覆っておく。
【００３４】
逆に、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして、水素ガスで濃度が５％となるように希釈したジボランなどを用いるが、その際にはＮチャネル型のＴＦＴを形成する領域をレジストマスクで覆っておく。
【００３５】
（層間絶縁膜の形成工程）
次に、図４（Ｅ）に示すように、ＰＥＣＶＤ法により２５０℃〜４００℃の温度条件下で、層間絶縁膜１６としての膜厚が５００ｎｍのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳと酸素である。
【００３６】
（活性化工程）
次に、水素を３％含んだアルゴンガス雰囲気下で４００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
【００３７】
（配線工程）
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、図３（Ａ）に示すように、コンタクトホール１７、１８を介して、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
【００３８】
なお、上記の製造方法は、ＴＦＴ１０をセルフアライン構造として製造する例であったが、ＴＦＴ１０をＬＤＤ構造あるいはオフセットゲート構造で製造する場合でも本発明を適用できる。この場合の構造や製造方法についての説明を省略するが、レジストマスクやサイドウォールを利用して、ソース・ドレイン領域のうち、ゲート電極１５の端部に対峙する部分には低濃度ソース・ドレイン領域（ＬＤＤ領域）、あるいはオフセット領域を形成する。
【００３９】
［レーザー照射時のエネルギー密度と膜質］
次に、図４（Ｂ）を参照して説明したアニール工程において、アモルファスのシリコン膜３０に照射したレーザー光のエネルギー密度（エネルギー強度）と、レーザー照射後の膜質との関係を、図５乃至図６を参照して説明しておく。
【００４０】
本発明のいずれの形態でも、後述するように、アモルファスのシリコン膜をレーザー溶融結晶化法により多結晶化させるが、このレーザー溶融結晶化法では、図５に示すように、エネルギー密度Ｅを増加させていくと、「▲」および一点鎖線Ｌ１で示すＥc以上でシリコン膜には溶融凝固が起こって多結晶化する。ここで、エネルギー密度Ｅを増加させるほど、その多結晶化が進むが、エネルギー密度Ｅが「□」および点線Ｌ２で示すＥaを超えるとシリコン膜は微結晶化し、移動度の低下が起きてしまう。
【００４１】
また、シリコン膜の膜厚が薄い場合には、エネルギー密度ＥがＥaを越えなくても、エネルギー密度Ｅが「○」および二点鎖線Ｌ３で示すＥｂを超えると、アモルファスシリコン膜に戻ってしまう。なお、エネルギー密度Ｅが「□」および実線Ｌ４で示すＥdを超えると、シリコン膜は蒸発してしまう。
【００４２】
また、パルス発振レーザー光のエネルギー密度Ｅを変えたときのシリコン膜の結晶性を図６に「○」および実線Ｌ５で示す。図６の縦軸は、ラマンピークの半値幅であるから、その値が小さいほど、結晶性が高いことを表す。これらの結果を比較してわかるように、レーザー溶融結晶化では、エネルギー密度Ｅの最高値を上限値Ｅaにかなり近い値に設定すれば、その結晶性を高めることができる。なお、ラマンピークの半値幅が上限値Ｅaをわずかに越えた付近で跳ね上がっているのが、シリコン膜の微結晶化が生じている状態である。
【００４３】
ここで、アモルファスのシリコン膜からＴＦＴ１０を形成するには、シリコン膜３０の結晶性を可能な限り高め、高い移動度を得たい。そこで理想的にはレーザー光のエネルギー密度は、微結晶化のしきい値よりわずかに低いエネルギー密度に設定することが好ましい。
【００４４】
しかしながら、例えばパルスレーザーの安定性の問題などによって、エネルギー密度にはばらつきが生じるため、理想的なエネルギー密度の設定を行ってしまうと、強い方にばらついたエネルギー密度が微結晶化のしきい値を越えたときに、結晶性の低下が起こってしまう。そこで、このようなばらつきを考慮し、強い方にばらついた時にも微結晶化のしきい値を越えないよう、理想的な設定値より低く設定せざるを得ない。
【００４５】
このように高品質な結晶性半導体膜を得るためには、微結晶化のしきい値をアモルファスシリコン膜に対して正確に確認しておく必要がある。さらにこの微結晶化のしきい値の変動要因としては、ビーム形状の変動、光学系の透過率の変動、アモルファスシリコン膜の膜厚変動があるため、基板毎に微結晶化のしきい値を確認することが重要である。
【００４６】
そこで、本発明では、この微結晶化のしきい値の簡易的かつ正確な光学的判断方法を提供すると共に、その判断装置を搭載した結晶化アニール装置を使用することによって、基板毎に最適な結晶化エネルギー密度により結晶化を行い、高品質な結晶性半導体膜を、基板間でばらつきなく形成できるようにしている。
【００４７】
［実施例１］
図７は、本発明を適用した微結晶化のしきい値の判断方法として、ラマン分光分析の信号強度測定を用いた結晶性半導体膜のアニール装置の概要図である。レーザー光の照射が行われるレーザー照射室６０にはラマン分光分析用の励起光６６導出用のレーザー６４（本例の場合はＡｒレーザー：５１４．５ｎｍを使用）と、試料からの散乱光６７の導入部が備え付けられている。そしてその導入部に引き続くところには分光器ならびにラマンスペクトル信号をカウントするためのＣＣＤ（電荷結合素子）６３が備え付けられている。
【００４８】
予備照射工程においては、搬送ステージ６１上のアモルファスシリコン膜付き基板６２に対して１パルスのラインビームであるレーザー光の照射を行い、アモルファスシリコン膜の一部をライン状に結晶化した後、この結晶化された部分に対してラマン分光分析の信号強度測定の手法を用いて、結晶性半導体膜が微結晶化を生じる照射エネルギー密度を求めている。散乱光強度の数値化など一連の処理はコンピューターからなる付属のラマン制御装置６５により処理される。このときの信号強度の変化から微結晶化のしきい値を判断する方法について説明する。
【００４９】
図８はラマン分光分析の信号強度である。［レーザー照射時のエネルギー密度と膜質］において説明したラマン半値幅は、微結晶化のしきい値に達するとわずかに広がるのに対応して、信号強度は急激に低くなる。これは微結晶化のしきい値に到達することによって、多結晶シリコンはその結晶性が低下するためと、表面の荒れが収まり平滑になるため、観測される散乱光が減少するためである。この結果、この信号強度を見ることによって、データ解析を行いラマン半値幅を求めなくとも、微結晶化のしきい値を生じるエネルギー密度を容易に判断できる。
【００５０】
このように測定された信号強度からオペレーターが微結晶化のしきい値を確認した後に、レーザー発振器の制御系に微結晶化のしきい値よりわずかに低い値である照射エネルギー密度を入力し結晶化アニールを行うことができる。またこの信号強度データをレーザー発振器に取り込み微分処理し、その傾きが最大となるところから微結晶化のしきい値を判断するようプログラミングすれば、自動的に照射エネルギー密度が最適化され結晶化アニールを行うことができるので、より一層効率的である。
【００５１】
［実施例２］
同様に実施例２として光学顕微鏡システムと評価系を組み込んだ微結晶化のしきい値判定システムについて説明する。光学顕微鏡は照射室に取り付けられておりレーザー光照射後直ちに観察が可能となっている。
【００５２】
ここでは予備照射工程においてのアモルファスシリコン膜に対して１パルスのラインビームであるレーザー光の照射を行い、アモルファスシリコン膜の一部をライン状に結晶化した後、この結晶化された部分を光学顕微鏡の暗視野モードによって、結晶性半導体膜が微結晶化を生じる照射エネルギー密度を求める方法について説明する。
【００５３】
光学顕微鏡は暗視野において落射光を観察しており、これは基板表面における直接の反射光ではなく、表面における散乱光が取り込まれている。そのため微結晶化を迎えた半導体膜表面は急激にその表面荒れが低減するため、明確な散乱光の変化となって観測される。さらにこの散乱光はＣＣＤによって取り込まれた後、Ｒ（Ｒｅｄ）Ｇ（Ｇｒｅｅｎ）Ｂ（Ｂｌｕｅ）の３色に成分分離することによって、その変化がより明確なとなる。図９にはＲ（「●」および実線Ｌ１１）、Ｇ（「■」および点線Ｌ１２）、Ｂ（「▲」および一点鎖線Ｌ１３）それぞれについての結果を示す。
【００５４】
図中に矢印をもって示した条件において強度は急激に低下しており、これより微結晶化を迎えたことが判断される。
【００５５】
このように測定された反射光強度からオペレーターが微結晶化のしきい値を確認した後に、レーザー発振器の制御系に微結晶化のしきい値よりわずかに低い値である照射エネルギー密度を入力し結晶化アニールを行うことができる。またこの反射光強度データをレーザー発振器に取り込み微分処理し、その傾きが最大となるところから微結晶化のしきい値を判断するようプログラミングすれば、自動的に照射エネルギー密度が最適化され結晶化アニールを行うことができるので、より一層効率的である。
【００５６】
【発明の効果】
以上説明したように、本発明に係るアクティブマトリクス基板では、多結晶シリコン膜を得るためのエネルギー光照射時に、時事、基板毎に変化する微結晶化のしきい値に対応して、絶えずこの微結晶化を超えないような照射エネルギー密度条件によってレーザー結晶化を行うことで、結晶化率にばらつきのない高品質な結晶性半導体膜を形成することができ、高い移動度のＴＦＴを均一性よく製造することができる。
【図面の簡単な説明】
【図１】（Ａ）は、液晶表示装置のアクティブマトリクス基板を模式的に示す説明図、（Ｂ）は、その駆動回路に用いたＣＭＯＳ回路の説明図である。
【図２】液晶表示装置のアクティブマトリクス基板上の画素領域を拡大して示す平面図である。
【図３】（Ａ）は、図２のI−I’線における断面図、（Ｂ）は、図２のII−II’線における断面図である。
【図４】本発明の実施例において、図２のに示すI−I’線における断面に対するＴＦＴの工程断面図である。
【図５】レーザー溶融結晶化におけるエネルギー密度とシリコン膜に起きる変化との関係を示す説明図である。
【図６】レーザー溶融結晶化におけるエネルギー密度と結晶性の関係を示すグラフである。
【図７】本発明の実施例に係る結晶性半導体膜のアニール装置を示す説明図である。
【図８】本発明の実施例に係る、レーザー溶融結晶化におけるエネルギー密度とラマン信号強度の関係を示すグラフである。
【図９】本発明の実施例に係る、レーザー溶融結晶化におけるエネルギー密度と光学顕微鏡暗視野モードの散乱光強度の関係を示すグラフである。
【図１０】本発明の実施例に係る液晶表示装置の平面図である。
【図１１】本発明の実施例に係る液晶表示装置の断面図であり、図１０のＨ−Ｈ‘における断面である。
【符号の説明】
１      液晶表示装置
２      アクティブマトリクス基板
３      データ線
４      走査線
５      画素領域
６      液晶容量
９      アクティブマトリクス部
１０    ＴＦＴ
１１    ソース領域
１２    ドレイン領域
１３    チャネル領域
１４    ゲート絶縁膜
１５    ゲート電極
１６    層間絶縁膜
１７、１８    コンタクトホール
１９    画素電極
２０    ガラス基板
２１    下地保護膜
２５    保持容量
３０    シリコン膜（シリコン膜３０）
３１    島状のシリコン膜（シリコン膜３０）
【図１】
0004016504.tif 000002
【図２】
0004016504.tif 000003
【図３】
0004016504.tif 000004
【図４】
0004016504.tif 000005
【図５】
0004016504.tif 000006
【図６】
0004016504.tif 000007
【図７】
0004016504.tif 000008
【図８】
0004016504.tif 000009
【図９】
0004016504.tif 000010
【図１０】
0004016504.tif 000011
【図１１】
0004016504.tif 000012