(57)【特許請求の範囲】
【請求項１】
集積回路の入力側論理値の遷移時点から出力側論理値の遷移時点に至るまでの遅延時間が、所定のパラメータの変化に基づいてどのように変化するかを示す遅延特性を、回路シミュレータ部と特性選択部とを有する装置を用いた集積回路の動作シミュレーションによって、特定の入力端子と出力端子との間の端子間ごとにそれぞれ求める測定方法であって、
前記回路シミュレータ部が、測定対象となる集積回路を構成する各構成要素およびこれら各構成要素間の接続関係を示す回路情報ファイルを入力する段階と、
前記回路シミュレータ部が、前記集積回路の全入力端子に与える論理値もしくはその遷移状態を示す波形パターンを、多数の組み合わせについて集めた入力波形ファイルを入力する段階と、
前記回路シミュレータ部が、シミュレーションに必要なパラメータおよびそのパラメータについての複数の測定ポイントを示す解析条件を入力する段階と、
前記回路シミュレータ部が、前記パラメータについて設定された特定の固定ポイントを入力する段階と、
前記回路シミュレータ部が、前記回路情報ファイルと前記入力波形ファイルとに基づいて、パラメータの値を前記固定ポイントに固定した状態において、前記入力波形ファイル内の各波形パターンを前記集積回路の各入力端子に与えたときの動作シミュレーションを実行し、各端子間ごとに遅延時間を測定する段階と、
前記特性選択部が、前記測定の結果に基づいて、複数ｎ通りの波形パターンに基づいて複数ｎ通りの遅延時間が定義された端子間については、遅延時間が所定の選択条件を満たす特定の波形パターンを選択し、１通りの波形パターンに基づいて１通りの遅延時間のみが定義された端子間についてはその波形パターンを選択し、選択されなかった不要な波形パターンを前記入力波形ファイルから除外して新たな入力波形ファイルを作成する段階と、
前記回路シミュレータ部が、前記新たな入力波形ファイルを入力する段階と、
前記回路シミュレータ部が、前記回路情報ファイルと前記新たな入力波形ファイルとに基づいて、パラメータの値を前記各測定ポイントに設定した複数の状態において、前記新たな入力波形ファイル内の各波形パターンを前記集積回路の各入力端子に与えたときの動作シミュレーションを実行し、各端子間ごとの遅延時間を各測定ポイントごとに測定し、各端子間ごとに遅延特性を求める段階と、
を有することを特徴とする集積回路の端子間遅延特性の測定方法。
【請求項２】
請求項１に記載の測定方法において、
入力波形ファイル内の各波形パターンとして、個々の入力端子について、「論理値０を維持」、「論理値１を維持」、「論理値０→１への遷移」、「論理値１→０への遷移」の４つの状態のうちのいずれか１つが定義され、
端子間遅延特性として、「入力端子の論理値０→１遷移に基づく出力端子の論理値０→１遷移」、「入力端子の論理値０→１遷移に基づく出力端子の論理値１→０遷移」、「入力端子の論理値１→０遷移に基づく出力端子の論理値０→１遷移」、「入力端子の論理値１→０遷移に基づく出力端子の論理値１→０遷移」の４つの特性がそれぞれ別個に定義されることを特徴とする集積回路の端子間遅延特性の測定方法。
【請求項３】
請求項１または２に記載の測定方法において、
シミュレーションに必要なパラメータとして、負荷容量、入力波形なまり、もしくは動作温度が用いられることを特徴とする集積回路の端子間遅延特性の測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は集積回路の端子間遅延特性の測定方法、特に、集積回路の入力側論理値の遷移時点から出力側論理値の遷移時点に至るまでの遅延時間が、所定のパラメータの変化に基づいてどのように変化するかを示す遅延特性を、集積回路の動作シミュレーションによって、特定の入力端子と出力端子との間の端子間ごとにそれぞれ求める測定方法に関する。
【０００２】
【従来の技術】
半導体集積回路の集積度および動作速度は年々向上してきており、今後も高集積化および高速化が要求されてゆくものと予想される。このような高集積化および高速化を実現させるためには、集積回路を構成する個々の素子を非常にシビアな条件で動作させる必要が生じ、回路設計を行う上では、信号の遅延特性を解析する作業が不可欠になる。このような遅延特性の解析手法として従来から一般的に用いられている手法は、回路シミュレータを用いてシミュレーションを実行する方法である。この方法では、種々の波形パターンを集積回路の入力端子に与えたときに、回路内部を論理信号が伝播して最終的に出力端子の論理値に変化が生じるまでにかかる遅延時間がシミュレーションによって求められる。通常は、測定対象となる集積回路の後段に接続される負荷容量や、入力波形なまり、動作温度といったパラメータを設定しておき、各パラメータ値の変化によって、遅延時間がどのように変化するかを示す遅延特性が求められる。特に、特定の入力端子の論理値が遷移してから、特定の出力端子の論理値が遷移するまでに要する遅延時間を種々のパラメータ値について測定した端子間遅延特性は、集積回路を設計する上での有用な情報となり、通常は、各端子間ごとにそれぞれ端子間遅延特性が測定されることになる。
【０００３】
【発明が解決しようとする課題】
ある特定の端子間の遅延特性は、机上の理論における集積回路では、他の端子の論理状態にかかわらず一義的に定まることになるが、実際の集積回路では、他の端子の論理状態の影響を受けて多少変化することになる。たとえば、入力端子Ａの論理値が０から１へ遷移した場合に、出力端子Ｙの論理値が１から０へ遷移するような論理回路について考える。この場合、入力端子Ａの論理値の０→１遷移の時点から、出力端子Ｙの論理値の１→０遷移の時点に至るまでの遅延時間ｄは、別な入力端子の論理値の状態によって変化する。たとえば、入力端子Ｂが論理値０に維持され、入力端子Ｃが論理値１に維持されていた場合と、入力端子Ｂ，Ｃがともに論理値１に維持されていた場合とでは、遅延時間ｄに差が生じるのである。したがって、Ａ−Ｙという特定の端子間の遅延特性は一義的に定まらず、他の入力端子Ｂ，Ｃの論理状態に応じて複数通りの遅延特性が定義されることになる。そこで、回路シミュレーションによって、このように複数通りの遅延特性が得られた場合には、所定の選択条件にしたがっていずれか１つの遅延特性を選択して用いることになる。たとえば、「最も大きな遅延時間を示す特性を選択する」という選択条件を予め定めておけば、複数通りの遅延特性の中で最も悪い特性（最も遅い特性）が選択されることになる。
【０００４】
このように、従来の端子間遅延特性の測定方法では、シミュレーションの結果、複数通りの遅延特性が定義された端子間については、所定の選択条件に基づいて１つの特性を選択して用いるようにしていたため、必ずしも効率的な処理が行われていなかった。すなわち、最終的に選択されなかった遅延特性については、無駄なシミュレーションが行われたことになる。今後は、更に集積度の高い集積回路について、更に精度の高い遅延特性の測定が要求される傾向にあり、シミュレーションの実行には、膨大なデータを用いた膨大な演算が必要になるものと予想される。したがって、演算負担を軽減するためのより効率的な処理が不可欠である。
【０００５】
そこで本発明は、より効率的な処理により演算負担を軽減することが可能な端子間遅延特性の測定方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
(1)   本発明の第１の態様は、集積回路の入力側論理値の遷移時点から出力側論理値の遷移時点に至るまでの遅延時間が、所定のパラメータの変化に基づいてどのように変化するかを示す遅延特性を、回路シミュレータ部と特性選択部とを有する装置を用いた集積回路の動作シミュレーションによって、特定の入力端子と出力端子との間の端子間ごとにそれぞれ求める測定方法において、
回路シミュレータ部が、測定対象となる集積回路を構成する各構成要素およびこれら各構成要素間の接続関係を示す回路情報ファイルを入力する段階と、
回路シミュレータ部が、集積回路の全入力端子に与える論理値もしくはその遷移状態を示す波形パターンを、多数の組み合わせについて集めた入力波形ファイルを入力する段階と、
回路シミュレータ部が、シミュレーションに必要なパラメータおよびそのパラメータについての複数の測定ポイントを示す解析条件を入力する段階と、
回路シミュレータ部が、設定されたパラメータについて設定された特定の固定ポイントを入力する段階と、
回路シミュレータ部が、回路情報ファイルと入力波形ファイルとに基づいて、パラメータの値を固定ポイントに固定した状態において、入力波形ファイル内の各波形パターンを集積回路の各入力端子に与えたときの動作シミュレーションを実行し、各端子間ごとに遅延時間を測定する段階と、
特性選択部が、この測定の結果に基づいて、複数ｎ通りの波形パターンに基づいて複数ｎ通りの遅延時間が定義された端子間については、遅延時間が所定の選択条件を満たす特定の波形パターンを選択し、１通りの波形パターンに基づいて１通りの遅延時間のみが定義された端子間についてはその波形パターンを選択し、選択されなかった不要な波形パターンを入力波形ファイルから除外して新たな入力波形ファイルを作成する段階と、
回路シミュレータ部が、新たな入力波形ファイルを入力する段階と、
回路シミュレータ部が、回路情報ファイルと新たな入力波形ファイルとに基づいて、パラメータの値を各測定ポイントに設定した複数の状態において、新たな入力波形ファイル内の各波形パターンを集積回路の各入力端子に与えたときの動作シミュレーションを実行し、各端子間ごとの遅延時間を各測定ポイントごとに測定し、各端子間ごとに遅延特性を求める段階と、
を行うようにしたものである。
【０００７】
(2)   本発明の第２の態様は、上述の第１の態様に係る集積回路の端子間遅延特性の測定方法において、
入力波形ファイル内の各波形パターンとして、個々の入力端子について、「論理値０を維持」、「論理値１を維持」、「論理値０→１への遷移」、「論理値１→０への遷移」の４つの状態のうちのいずれか１つが定義され、
端子間遅延特性として、「入力端子の論理値０→１遷移に基づく出力端子の論理値０→１遷移」、「入力端子の論理値０→１遷移に基づく出力端子の論理値１→０遷移」、「入力端子の論理値１→０遷移に基づく出力端子の論理値０→１遷移」、「入力端子の論理値１→０遷移に基づく出力端子の論理値１→０遷移」の４つの特性がそれぞれ別個に定義されるようにしたものである。
【０００８】
(3)   本発明の第３の態様は、上述の第１または第２の態様に係る集積回路の端子間遅延特性の測定方法において、
シミュレーションに必要なパラメータとして、負荷容量、入力波形なまり、もしくは動作温度が用られるようにしたものである。
【０００９】
【発明の実施の形態】
以下、本発明を図示する実施形態に基づいて説明する。
【００１０】
§１．  従来の一般的な端子間遅延特性の測定方法
はじめに、本発明の説明を容易にするために、従来の一般的な端子間遅延特性の測定方法の手順を説明する。図１は、この従来の測定方法の一般的な手順を示す概念図である。この方法では、まず、回路情報ファイル１と入力波形ファイル２とが用意され、回路シミュレータ部１０において回路シミュレーションが実行される。このとき、解析条件３が設定され、この解析条件３によって示されるパラメータ値に基づいてシミュレーションが実行される。このような回路シミュレーションの結果、各波形ごとの遅延特性４が得られる。この遅延特性は、入力波形ファイル２に含まれる全波形パターンについて、それぞれ出力波形の遅延特性を示すものであり、全く同一の端子間の遅延特性であっても複数通りの特性が存在しうる。特性選択部２０は、このように複数通りの特性が存在する端子間遅延特性については、所定の選択条件５に従っていずれか１つの特性を選択する処理を実行し、端子間遅延特性６を生成する機能を有する。
【００１１】
続いて、具体的な例に基づいて、上述の手順をより詳細に説明しよう。最初に用意される回路情報ファイル１は、測定対象となる集積回路を構成する各構成要素およびこれら各構成要素間の接続関係を示すデータからなるファイルである。一般的な集積回路は、膨大な数の論理回路から構成されているが、ここでは便宜上、図２に示すようなＡＮＤ回路３１とＮＯＲ回路３２との２つの論理回路によって構成される非常に単純な回路が測定対象となる集積回路になった場合を例にとって、以下の説明を行うことにする。この場合、回路情報ファイル１には、この集積回路がＡＮＤ回路３１とＮＯＲ回路３２とによって構成され、これらが図示のように接続されていることを示すデータが含まれていることになる。
【００１２】
一方、入力波形ファイル２は、この図２に示す集積回路の全入力端子Ａ，Ｂ，Ｃに与える論理値もしくはその遷移状態を示す波形パターンを、必要なすべての組み合わせについて集めたファイルである。ここでは、各入力端子に与える論理値もしくは遷移状態として、次の４通りを定義している。
【００１３】
▲１▼  論理値０を維持（以下、図３(a) の記号で示す）
▲２▼  論理値１を維持（以下、図３(b) の記号で示す）
▲３▼  論理値０→１への遷移（以下、図３(c) の記号で示す）
▲４▼  論理値１→０への遷移（以下、図３(d) の記号で示す）
なお、ここでは、３つの入力端子のうちのいずれか１つの論理状態が遷移した場合の出力端子Ｙの論理値の遷移遅延時間をみることにするので、いずれか１つの入力端子について上記▲３▼，▲４▼の遷移が生じている場合には、他の２つの入力端子は上記▲１▼，▲２▼の維持状態となるような波形パターンのみを用意している。したがって、入力波形ファイル２は、図４に示すような波形パターンＷ１，Ｗ２，Ｗ３…Ｗ２４によって構成されることになる。
【００１４】
たとえば、波形パターンＷ１では、入力端子Ａについては「論理値０→１への遷移」の状態、入力端子ＢおよびＣは「論理値０を維持」の状態となっており、波形パターンＷ２では、入力端子Ａについては「論理値１→０への遷移」の状態、入力端子ＢおよびＣは「論理値０を維持」の状態となっている。ここで、任意の端子Ｘの論理値が０→１に遷移する状態を「Ｘrise」と表わし、この端子Ｘの論理値が１→０に遷移する状態を「Ｘfall」と表わすことにすると、波形パターンＷ１はＡrise、波形パターンＷ２はＡfallを表わす波形パターンということになる。なお、波形パターンＷ３〜Ｗ８も同様にＡriseもしくはＡfallを表わす波形パターンであるが、入力端子ＢおよびＣの論理状態がそれぞれ異なっている。結局、入力端子Ａの論理状態が遷移する波形パターンとして、Ｗ１〜Ｗ８の８通りの波形パターンが用意されることになり、全入力端子の論理状態の遷移を示す波形パターンとして、合計２４通りのパターンが用意されることになる。
【００１５】
解析条件３は、回路シミュレータ部１０で実行されるシミュレーションに必要なパラメータと、そのパラメータについての複数の測定ポイントとを示すものである。パラメータとしては、負荷容量、入力波形なまり、温度条件などが用いられている。負荷容量は、たとえば図２に示す回路の場合、出力端子Ｙに接続される後段の回路の静電容量値を示す。入力波形なまりは、たとえば図２に示す回路の場合、入力端子Ａ，Ｂ，Ｃに与えられる信号の歪みを定量的に表現したパラメータである。また、温度条件は、この回路の動作時の温度を示すパラメータである。この他にも種々のパラメータを用いることが可能であるが、ここでは、代表的なパラメータとして負荷容量を用いた例で以下の説明を行うことにする。この場合、解析条件３としては、負荷容量について、たとえば、１０ｐＦ，１５ｐＦ，２０ｐＦ，２５ｐＦといった複数の測定ポイントを示す情報が用意される。
【００１６】
回路シミュレータ部１０は、回路情報ファイル１で特定される集積回路を対象として、入力波形ファイル２内に含まれる個々の波形パターンを与えた場合の動作について、解析条件３で設定された各測定ポイントの条件下におけるシミュレーションを実行し、各波形ごとの遅延特性４を求める。たとえば、図２に示す回路に対して、図４に示す波形パターンＷ３を与えると、図５に示すような論理遷移が起こり、出力端子Ｙの論理値は１→０へと遷移することになる。すなわち、「Ａrise→Ｙfall」という論理変化が生じることになる。回路シミュレータ部１０では、このときの回路内での物理現象をシミュレートする演算が実行され、Ａriseに相当する遷移時点からＹfallに相当する遷移時点に至るまでの遅延時間ｄが求められる。遅延時間ｄの定義方法には種々の方法があるが、たとえば、図６に示すように、論理値０の電位レベルと論理値１の電位レベルとの中間位置に基準電位レベルを定義しておき、入力端子Ａの論理信号が基準電位レベルに到達した時点から、出力端子Ｙの論理信号が基準電位レベルに到達する時点までを遅延時間ｄと定義すればよい。
【００１７】
なお、図４に示す入力波形ファイル２に含まれている２４通りの波形パターンを回路に与えた場合、必ずしも出力端子Ｙの論理値が遷移するとは限らない。出力端子Ｙの論理値が遷移しない場合には、遅延時間ｄを定義することはできないので、入力波形ファイル２に含まれている２４通りの波形パターンのうち、出力端子Ｙの論理値に遷移を生じさせることができるパターンについてのみ遅延時間ｄが定義されることになる。ここに示す例の場合、結局、図７に示す１０通りの波形パターンＳ１〜Ｓ１０についてのみ、出力端子Ｙの論理値遷移が生じ、それぞれについて遅延時間ｄ１〜ｄ１０が定義されることになる（たとえば、図７に示す波形パターンＳ１は、図４に示す波形パターンＷ３に対応する）。
【００１８】
ところで、回路シミュレータ部１０におけるシミュレーションは、解析条件３で設定されたパラメータ（この例では負荷容量）に関する複数の測定ポイントについて実行される。たとえば、Ｐ１，Ｐ２，Ｐ３，Ｐ４といった４通りの負荷容量値が測定ポイントとして設定されていた場合には、図２に示す回路の後段にＰ１，Ｐ２，Ｐ３，Ｐ４の負荷容量を接続した４通りの場合について、それぞれ別個のシミュレーションが実行され、遅延時間もそれぞれ４通りのものが求められることになる。図８は、横軸にパラメータ値（負荷容量値）を縦軸に遅延時間をとって、４つの測定ポイントについての遅延時間の測定値（シミュレーションによる演算値）をプロットしたグラフである。ここでは、このような所定のパラメータに関する遅延時間の変化を遅延特性と呼ぶことにする。この図８に示すグラフは、たとえば、波形パターンＳ１を与えたときの「Ａrise→Ｙfall」の遅延特性を示すグラフであり、波形パターンＳ２〜Ｓ１０についても、同様にそれぞれの遅延特性を示すグラフが得られることになる。結局、図１において、回路シミュレータ部１０から得られる各波形ごとの遅延特性４とは、波形パターンＳ１〜Ｓ１０のそれぞれについての図８に示すようなグラフということになる。
【００１９】
一般に、集積回路の設計を行う上では、各波形パターンごとに求めた遅延特性よりも、各端子間ごとに求めた遅延特性の方が有用な情報になる。そこで、通常は、信号波形の立上がり（rise）と立ち下がり（fall）とをそれぞれ考慮して細分類した各端子間の遅延特性（いわゆるピン・ツー・ピン（Pin-to-Pin）特性値）が求められる。図９は、このように細分類された端子間とそれに対応する波形パターンとの対応表である。たとえば、入力端子Ａと出力端子Ｙとの組み合わせからなる「端子間Ａ→Ｙ」は、更に、「Ａrise→Ｙrise」，「Ａrise→Ｙfall」，「Ａfall→Ｙrise」，「Ａfall→Ｙfall」の４つに細分類される。ここで、「Ａrise→Ｙrise」および「Ａfall→Ｙfall」に対応する波形パターンは、図２の回路では論理的に存在せず（図９における「φ」は存在しないことを示す）、「Ａrise→Ｙfall」は図７に示す波形パターンＳ１に対応し、「Ａfall→Ｙrise」は図７に示す波形パターンＳ２に対応する。
【００２０】
同様に、入力端子Ｂと出力端子Ｙとの組み合わせからなる「端子間Ｂ→Ｙ」は、更に、「Ｂrise→Ｙrise」，「Ｂrise→Ｙfall」，「Ｂfall→Ｙrise」，「Ｂfall→Ｙfall」の４つに細分類され、「Ｂrise→Ｙrise」および「Ｂfall→Ｙfall」に対応する波形パターンは存在せず、「Ｂrise→Ｙfall」は波形パターンＳ３に対応し、「Ｂfall→Ｙrise」は波形パターンＳ４に対応する。また、入力端子Ｃと出力端子Ｙとの組み合わせからなる「端子間Ｃ→Ｙ」は、更に、「Ｃrise→Ｙrise」，「Ｃrise→Ｙfall」，「Ｃfall→Ｙrise」，「Ｃfall→Ｙfall」の４つに細分類され、「Ｃrise→Ｙrise」および「Ｃfall→Ｙfall」に対応する波形パターンは存在せず、「Ｃrise→Ｙfall」は波形パターンＳ５，Ｓ７，Ｓ９に対応し、「Ｃfall→Ｙrise」は波形パターンＳ６，Ｓ８，Ｓ１０に対応する。
【００２１】
結局、この例の場合、「Ｃrise→Ｙfall」なる端子間については、図１０に示すように、波形パターンＳ５，Ｓ７，Ｓ９の３通りの遅延特性が得られ、「Ｃfall→Ｙrise」なる端子間については、図１１に示すように、波形パターンＳ６，Ｓ８，Ｓ１０の３通りの遅延特性が得られることになる。たとえば、図１０に示す３種類の遅延特性のグラフは、いずれも入力端子Ｃの論理値を０→１に遷移させたときに、出力端子Ｙの論理値が１→０に遷移するまでの遅延時間を、負荷容量をパラメータとしてプロットしたグラフである。ただし、入力端子Ａ，Ｂの論理状態が各グラフで異なる。すなわち、図７に示されているように、波形パターンＳ５についての遅延特性は、入力端子Ａ，Ｂがともに論理値０に維持されている状態におけるものであり、波形パターンＳ７についての遅延特性は、入力端子Ａが論理値１に、入力端子Ｂが論理値０に維持されている状態におけるものであり、波形パターンＳ９についての遅延特性は、入力端子Ａが論理値０に、入力端子Ｂが論理値１に維持されている状態におけるものである。
【００２２】
このように複数通りの遅延特性が得られた場合、特性選択部２０は、所定の選択条件５に基づいていずれか１つの遅延特性を代表として選択する。たとえば、「最も遅延時間の大きなものを選択する」という選択条件が予め定められている場合には、「Ｃrise→Ｙfall」なる端子間についての遅延特性としては、図１０に示す波形パターンＳ９の特性が選択され、「Ｃfall→Ｙrise」なる端子間についての遅延特性としては、図１１に示す波形パターンＳ１０の特性が選択されることになる。こうして、最終的に得られる端子間遅延特性６としては、「Ａrise→Ｙfall」として波形パターンＳ１の遅延特性が、「Ａfall→Ｙrise」として波形パターンＳ２の遅延特性が、「Ｂrise→Ｙfall」として波形パターンＳ３の遅延特性が、「Ｂfall→Ｙrise」として波形パターンＳ４の遅延特性が、「Ｃrise→Ｙfall」として波形パターンＳ９の遅延特性が、「Ｃfall→Ｙrise」として波形パターンＳ１０の遅延特性が、それぞれ得られることになる。
【００２３】
§２．  本発明に係る端子間遅延特性の測定方法
上述した従来の測定方法では、波形パターンＳ５，Ｓ６，Ｓ７，Ｓ８は、特性選択部２０において選択除外され、最終的な端子間遅延特性６としては利用されないことになる。したがって、回路シミュレータ部１０におけるシミュレーション演算には、無駄な演算が含まれていたことになる。上述の例では、負荷容量なるパラメータについて、４つの測定ポイントＰ１，Ｐ２，Ｐ３，Ｐ４を設定し、この４つの測定ポイントについてシミュレーションを実行したが、実際には、より精度の高い遅延特性を得るため、より多数の測定ポイントが設定されることになる。このような多数の測定ポイントについてのシミュレーションを、すべての波形パターンについて実行すると、その演算負担は非常に重くなり、極めて効率が悪くなる。以下に述べる本発明に係る方法は、このような演算負担を軽減するための一手法である。
【００２４】
以下、本発明に係る集積回路の端子間遅延特性の測定方法を、図１２の流れ図を参照しながら説明する。まず、ステップ４１において、回路情報ファイルを用意し、続くステップ４２において、入力波形ファイルを用意し、ステップ４３において、解析条件の設定を行う。ここまでは、上述した従来の一般的な方法と全く同様である。すなわち、ステップ４１において、図２に示すような回路を特定するための回路情報ファイル１が用意され、ステップ４２において、図４に示すような入力波形ファイル２が用意され、ステップ４３において、負荷容量をパラメータとして４つの測定ポイントＰ１〜Ｐ４が設定される。
【００２５】
続いて、ステップ４４において、固定ポイントの設定を行う。この固定ポイントは、ステップ４３で設定したパラメータについての特定のパラメータ値を示すものであり、ここでは、所定の固定ポイントＰfix （後述する図示の例では、Ｐfix ＝Ｐ４にしている）が設定されたものとして以下の説明を行う。続くステップ４５では、回路シミュレータ部１０におけるシミュレーションが実行される。すなわち、ステップ４１で用意した回路情報ファイル１と、ステップ４２で用意した入力波形ファイル２とを、回路シミュレータ部１０に与えて、シミュレーションが実行されることになる。ただし、従来の方法のように全測定ポイントについてのシミュレーションを実行するのではなく、パラメータの値をステップ４４で設定した固定ポイントＰfix に固定した状態のシミュレーションのみを実行するのである。すなわち、図４に示す入力波形ファイル２に含まれるすべての波形パターンについてのシミュレーションを実行するものの、パラメータとしての負荷容量値はＰfix （＝Ｐ４）に固定し、他の測定ポイントであるＰ１，Ｐ２，Ｐ３についてのシミュレーションは実行されない。
【００２６】
こうして、図７に示すような１０通りの波形パターンＳ１〜Ｓ１０について、それぞれ遅延時間が求まることになるが、負荷容量値はＰfix に固定されているので、たとえば、「Ｃrise→Ｙfall」なる端子間の遅延時間としては、図１３に示すような３点（Ｓ５，Ｓ７，Ｓ９）のみが求まり、「Ｃfall→Ｙrise」なる端子間の遅延時間としては、図１４に示すような３点（Ｓ６，Ｓ８，Ｓ１０）のみが求まる。続いて、ステップ４６において、必要な波形パターンのみを選択して、選択された波形パターンによって新たな入力波形ファイルを作成する。すなわち、「Ｃrise→Ｙfall」や「Ｃfall→Ｙrise」のように、複数通りの遅延時間が定義された端子間については、所定の選択条件に基づいて波形パターンを選択する。ここに示す例では、「最も遅延時間の大きなものを選択する」という選択条件に基づいて、図１３に示す３点の中からＳ９のみが選択され、図１４に示す３点の中からＳ１０のみが選択される。一方、「Ａrise→Ｙfall」，「Ａfall→Ｙrise」，「Ｂrise→Ｙfall」，「Ｂfall→Ｙrise」のように、１通りの遅延時間のみが定義された端子間については、対応する１通りの波形パターンをそのまま選択する。結局、図７に示す１０通りの波形パターンのうち、Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ９，Ｓ１０が選択され、残りのＳ５，Ｓ６，Ｓ７，Ｓ８が選択されないことになる。したがって、新たな入力波形ファイルには、図１５に示すように、波形パターンＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ９，Ｓ１０のみが含まれることになる。
【００２７】
最後に、ステップ４７において、この新たな入力波形ファイルを用いて、再度シミュレーションを実行し、図１６に示すように、各波形パターンごとに遅延時間を求める。このとき、設定したすべての測定ポイントＰ１，Ｐ２，Ｐ３，Ｐ４についてのシミュレーションが行われるようにし、新たな入力波形ファイルに含まれる６通りの波形パターンＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ９，Ｓ１０のそれぞれについて、各測定ポイントごとの遅延時間をプロットしたグラフからなる遅延特性が得られるようにする。この６通りの波形パターンＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ９，Ｓ１０は、それぞれ「Ａrise→Ｙfall」，「Ａfall→Ｙrise」，「Ｂrise→Ｙfall」，「Ｂfall→Ｙrise」，「Ｃrise→Ｙfall」，「Ｃfall→Ｙrise」なる６通りの端子間に対応するものであり、得られた６通りのグラフは、これら端子間の遅延特性を示すものになる。
【００２８】
以上述べた本発明による測定方法によって最終的に得られる端子間遅延特性は、従来の測定方法によって最終的に得られる端子間遅延特性と変わりはない。しかしながら、従来の測定方法では、図４に示す２４通りもの波形パターンから構成される入力波形ファイルを用いて、解析条件３として設定されたすべての測定ポイントについてシミュレーションを実行しなければならなかったのに対し、本発明の測定方法では、図１５に示す６通りの波形パターンについてシミュレーションを実行するだけで足りる。上述の例は、たかが３入力１出力の非常に単純な論理回路について、たかが４つの測定ポイントを設定した例であるが、実際には、多数の入出力を有する集積回路に対して、より多数の測定ポイントを設定した遅延特性が要求され、本発明の適用によって、シミュレーションのための演算負担は大幅に軽減されることになる。
【００２９】
【発明の効果】
以上のとおり本発明に係る集積回路の端子間遅延特性の測定方法によれば、処理を効率化することにより演算負担を軽減することが可能になる。
【図面の簡単な説明】
【図１】従来の端子間遅延特性の測定方法の一般的な手順を示す概念図である。
【図２】端子間遅延特性を求める対象となる回路の一例を示す回路図である。
【図３】入力として与える波形パターンの態様を示す図である。
【図４】図１に示す手順で用いる入力波形ファイル２を構成する波形パターンを示す図表である。
【図５】図２に示す回路に、図４に示す波形パターンＷ３を与えたときの論理動作を示す回路図である。
【図６】入力波形Ａの遷移から出力波形Ｙの遷移に至るまでの遅延時間ｄの定義方法の一例を示す波形図である。
【図７】図２に示す回路に図４に示す波形パターンを与えたときに得られる遅延特性の一覧を示す図表である。
【図８】図７に示す波形パターンＳ１についての遅延特性を示すグラフである。
【図９】個々の端子間についての遅延特性と波形パターンとの対応関係を示す図表である。
【図１０】「Ｃrise→Ｙfall」なる端子間について定義された３種類の遅延特性を示すグラフである。
【図１１】「Ｃfall→Ｙrise」なる端子間について定義された３種類の遅延特性を示すグラフである。
【図１２】本発明に係る端子間遅延特性の測定方法の手順を示す流れ図である。
【図１３】負荷容量を固定ポイントＰfix に固定した状態において、「Ｃrise→Ｙfall」なる端子間について定義された３種類の遅延時間を示すグラフである。
【図１４】負荷容量を固定ポイントＰfix に固定した状態において、「Ｃfall→Ｙrise」なる端子間について定義された３種類の遅延時間を示すグラフである。
【図１５】図１２に示す流れ図のステップ４６の処理によって作成された新たな入力波形ファイルの一例を示す図表である。
【図１６】図２に示す回路に図１５に示す波形パターンを与えたときに得られる遅延特性を示すグラフである。
【符号の説明】
１…回路情報ファイル
２…入力波形ファイル
３…解析条件
４…各波形ごとの遅延特性
５…選択条件
６…端子間遅延特性
１０…回路シミュレータ部
２０…特性選択部
３１…ＡＮＤ回路
３２…ＮＯＲ回路
４１〜４７…流れ図のステップ
Ｓ１〜Ｓ１０…波形パターン
Ｗ１〜Ｗ２４…波形パターン
【図１】
0003927263.tif 000002
【図２】
0003927263.tif 000003
【図３】
0003927263.tif 000004
【図４】
0003927263.tif 000005
【図５】
0003927263.tif 000006
【図６】
0003927263.tif 000007
【図７】
0003927263.tif 000008
【図８】
0003927263.tif 000009
【図９】
0003927263.tif 000010
【図１０】
0003927263.tif 000011
【図１１】
0003927263.tif 000012
【図１２】
0003927263.tif 000013
【図１３】
0003927263.tif 000014
【図１４】
0003927263.tif 000015
【図１５】
0003927263.tif 000016
【図１６】
0003927263.tif 000017