(57)【特許請求の範囲】
【請求項１】
読取対象からの光学画像を受け入れる複数画素の配列からなる光電変換手段と、光電変換手段の画素の配列における奇数画素と偶数画素により変換された画像信号をそれぞれ別のアナログ処理系で並列処理するアナログ信号処理回路と、該アナログ信号処理回路の出力信号から奇数画素及び偶数画素の画像信号をそれぞれに対応する異なるサンプリングクロックにより取り出し、Ａ／Ｄ変換する奇数画素と偶数画素の画像信号に応じて用意されたＡ／Ｄ変換回路とを有する画像読取装置において、前記Ａ／Ｄ変換回路のサンプリングクロックのタイミングを奇数画素と偶数画素の画像信号に対して独立して調整するクロックタイミング制御回路を備えることを特徴とする画像読取装置。
【請求項２】
請求項１に記載された画像読取装置において、前記クロックタイミング制御回路は、奇数画素及び偶数画素により変換された画像信号出力の差値に応じて前記サンプリングクロックの位相を独立して制御することにより、前記サンプリングクロックのタイミングを調整することを特徴とする画像読取装置。
【請求項３】
請求項２に記載された画像読取装置において、前記クロックタイミング制御回路は、奇数画素及び偶数画素により変換された画像信号出力の差値を、所定の光学的特性を持つ基準体の光学像を読み取ったときの出力値から求めることを特徴とする画像読取装置。
【請求項４】
請求項２又は３に記載された画像読取装置において、前記クロックタイミング制御回路は、奇数画素及び偶数画素により変換された画像信号出力の差値を前記Ａ／Ｄ変換回路のデジタルデータ出力から求めることを特徴とする画像読取装置。
【請求項５】
請求項１乃至４のいずれかに記載された画像読取装置を備えたことを特徴とする画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像読取装置に関し、より詳細には、ＣＣＤ等のリニアイメージセンサにより光電変換した原稿画像信号をデジタル信号に変換して処理する画像読取において、読み取り画像信号における奇数画素と偶数画素の出力差を低減させるようにした画像読取装置及び該画像読取装置を備えたスキャナ、電子写真複写機、ＦＡＸ等の画像処理装置に関する。
【０００２】
【従来の技術】
従来の画像読取装置は、スキャナ、電子写真複写機、ＦＡＸ等で利用されるもので、図８に例示される装置構成をとる。
ここに示す画像読取装置は、原稿１５を載置するコンタクトガラス１と、原稿照明用のハロゲンランプ２、第１反射ミラー３を載せた第１キャリッジ６と、第２反射ミラー４及び第３反射ミラー５を載せた第２キャリッジ７と、原稿１４から第１〜３反射ミラー３〜５を介して伝えられる原稿画像を結像させるレンズユニット８と、センサーボード１０上でレンズユニット８の結像面に配置されたＣＣＤリニアイメージセンサ９（以下、単に「ＣＣＤ」と記す）と、読み取り光学系等による各種の歪みを補正するための白基準板１５と、センサーボード１０でＣＣＤ９を駆動し画像を読み取った後、信号ケーブル１１を介し出力される画像信号を処理する信号処理部１２と、から構成される。
画像を読み取るＣＣＤ９は、複数の画素（光電変換素子）が一列に配置され、各画素が受けた光量に応じて蓄積された電荷を画素列に沿い、所定の繰り返し周期で主走査して順次取り出すとともに、第１キャリッジ６及び第２キャリッジ７をステッピングモータによって主走査方向に交叉する副走査方向（図示のＡ方向）に移動させることにより原稿全面の画像を光電変換素子で読み取って、画像信号として出力する。
【０００３】
図９に、ＣＣＤ９の出力画像信号を処理する信号処理部１２のより詳細なブロック図が示されている。
信号処理部１２で行われる、ＣＣＤ９の出力からデジタル画像信号を得るまでの信号処理では、まず、ＣＣＤ９から駆動パルスに同期して画像信号ＶO（奇数画素信号）、ＶE（偶数画素信号）が出力され、サンプルホールド回路１６によって画像信号ＶO，ＶEをそれぞれサンプルパルスによりサンプリングし、保持することによって画像信号を連続したアナログ信号にする。次に、このアナログ画像信号に黒レベル補正回路１７においてＣＣＤの暗出力のレベルのバラツキの補正がなされた後、増幅回路１８において各色の（図示していないが、カラー読み取りの場合Ｒ，Ｇ，Ｂの各色毎に読み取り画像信号が処理される）奇数、偶数画素の画像信号ＶO，ＶE出力を一定レベルに合わせた後、マルチプレクス回路１９において奇数、偶数画素の出力をマルチプレクスし画像信号Ｖとされる。画像信号Ｖは増幅回路２０でＡ／Ｄ変換の基準電圧のレベルに増幅された後、Ａ／Ｄ変換回路２１によって８bitのデジタルデータに変換される。こうして得られたデジタル画像信号はシェーディング補正回路２２において用意されている補正値（即ち、ハロゲンランプ２で照射された白基準板１５の反射光をＣＣＤ９で読み取ることにより得られた所定の濃度のレベルへの補正値）により、ＣＣＤ９の感度バラツキや照射系の配光ムラの補正が施され、図面では省略されているが、画像データに各種のデジタル画像処理が施され、画像データを利用する外部の回路や装置にＩ／Ｆ２５を介して送られる。
【０００４】
ところで、奇数画素用のＣＣＤシフトレジスタと、偶数画素用のＣＣＤシフトレジスタを備えたＣＣＤに一般的にいえるが、シフトレジスタの特性差により、奇数画素信号ＶOと偶数画素信号ＶEの出力信号レベルに差が生じる。特に、３ラインのカラーＣＣＤのような複数ラインのＣＣＤシフトレジスタを有する場合には、シフトレジスタ同士の干渉がこの奇偶差の原因となっている。
この奇偶差も、上記した信号処理の際に、増幅回路１８および黒レベル補正回路部１７において白側および黒側では補正されるが、奇数画素信号と偶数画素信号とで直線特性が異なると、中間階調領域では、奇数画素信号と偶数画素信号との強度差の補正は困難になる。
この問題に対して、従来提案された解決方法では、主走査もしくは副走査方向の読み取り位置にグレースケールチャートを設け、その各ステップの読取データを基にγ補正テーブルを参照し、奇偶差を補正した値を出力し高階調で安定した画像読取りを可能にしているが、この方式では、機構が複雑になる上に、全階調をある程度多段階に補正しないと、奇偶差は補正できても、合成した画像データの直線性がくずれてしまう恐れがある。
【０００５】
最近のＣＣＤはデバイス技術の進歩などでシフトレジスタ間の干渉などは、かなり軽減されＣＣＤ単体が原因となる奇偶差は少なくなってきている。一方、画像読取装置の高速化、高精度化への要求が強く、画素周波数が高くなってきており、シフトレジスタ間の干渉より、むしろ奇数画素、偶数画素をマルチプレクスした際の切り替えノイズやアンプのステップ応答などによるノイズの重畳が奇偶差の大きな要因となってきている。
図１０は白基準板１５を読んだ際の画像信号に１連のアナログ処理を施しマルチプレクスするアナログ信号処理回路２４から出力される連続する画素のアナログ画像信号（即ち、Ａ／Ｄ変換回路２１に入力される直前のアナログ信号）とＡ／Ｄ変換回路２１の入力クロックのタイミングを表したものある。本来であれば、白基準板を読んだ時の画像信号のレベルは奇数画素、偶数画素でそろっていなけらばならないが、実際にＡ／Ｄ変換回路２１に入力されるアナログ信号は奇数画素、偶数画素をマルチプレクスした際の切り替えノイズやアンプのステップ応答などによるノイズが重畳し、さらに、画素周波数が高くなってくると、１画素期間は短くなるのでより画素波形にノイズの占める割合は高くなり、図１０に示すように、奇数画素と偶数画素の波形間において周期性のない信号となる。
【０００６】
【発明が解決しようとする課題】
このような状態のアナログ画像信号をＡ／Ｄ変換回路２１では、図示のように、奇数、偶数それぞれの画素周期に合わせたタイミングのクロックでサンプリングをするが、このとき、サンプリングのクロックタイミングによっては、奇数画素と偶数画素の波形間において周期性がないために、図１０のように奇数画素と偶数画素とで画像データのレベルに差ができてしまう。
このサンプリング状態で白レベル調整を行なうと奇数画素側と偶数画素側に適当なゲインがかけられ、図１１のようなアナログ画像信号の出力状態になる。同図に示す状態では、サンプリングされた奇数画素と偶数画素の画像信号レベルが揃うので、白レベルの調整はなされるものの、中間階調での直線性は保てない、という問題を残す。
本発明は、上記した従来技術の問題点に鑑みてなされたもので、その目的は、高速で奇数画素、偶数画素のアナログ合成を行う時に重畳するノイズ成分の影響により生じる奇偶差を低減させて、中間階調領域においても直線性を確保できる画像信号レベルの調整を行うことにより、良質の読み取り画像信号を得ることが出来る画像読取装置及び該画像読取装置を備えた画像処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、読取対象からの光学画像を受け入れる複数画素の配列からなる光電変換手段と、光電変換手段の画素の配列における奇数画素と偶数画素により変換された画像信号をそれぞれ別のアナログ処理系で並列処理するアナログ信号処理回路と、該アナログ信号処理回路の出力信号から奇数画素及び偶数画素の画像信号をそれぞれに対応する異なるサンプリングクロックにより取り出し、Ａ／Ｄ変換する奇数画素と偶数画素の画像信号に応じて用意されたＡ／Ｄ変換回路とを有する画像読取装置において、前記Ａ／Ｄ変換回路のサンプリングクロックのタイミングを奇数画素と偶数画素の画像信号に対して独立して調整するクロックタイミング制御回路を備えることを特徴とする画像読取装置を構成する。
【０００８】
請求項２の発明は、請求項１に記載された画像読取装置において、前記クロックタイミング制御回路は、奇数画素及び偶数画素により変換された画像信号出力の差値に応じて前記サンプリングクロックの位相を独立して制御することにより、前記サンプリングクロックのタイミングを調整することを特徴とするものである。
【０００９】
請求項３の発明は、請求項２に記載された画像読取装置において、前記クロックタイミング制御回路は、奇数画素及び偶数画素により変換された画像信号出力の差値を、所定の光学的特性を持つ基準体の光学像を読み取ったときの出力値から求めることを特徴とするものである。
【００１０】
請求項４の発明は、請求項２又は３に記載された画像読取装置において、前記クロックタイミング制御回路は、奇数画素及び偶数画素により変換された画像信号出力の差値を前記Ａ／Ｄ変換回路のデジタルデータ出力から求めることを特徴とするものである。
【００１１】
請求項５の発明は、請求項１乃至４のいずれかに記載された画像読取装置を備えたことを特徴とする画像処理装置を構成する。
【００１２】
【発明の実施の形態】
本発明による画像読取装置を添付する図面とともに示す以下の実施例に基づき説明する。
図１に本実施例の画像読取装置の概略構成を示す。同図に示すように、本実施例の画像読取装置は、原稿３７を載置するコンタクトガラス２４と、原稿照明用のハロゲンランプ２５及び第１反射ミラー２６を載せた第１キャリッジ２９と、第２反射ミラー２７及び第３反射ミラー２８を載せた第２キャリッジ３０と、原稿３７から第１反射ミラー２６、第２反射ミラー２７及び第３反射ミラー２８を介して伝えられる原稿画像を結像させるレンズユニット３１と、レンズユニット８の結像面に配置されたＣＣＤリニアイメージセンサ３２（以下、単に「ＣＣＤ」と記す）と、ＣＣＤ３２とその駆動回路（図示せず）を載置するセンサーボード３３と、読み取り光学系等による各種の歪みを補正するための白基準板３８と、センサーボード３３でＣＣＤ３２を駆動し画像を読み取った後、信号ケーブル３４を介し出力される画像信号を処理する信号処理部３５と、をスキャナ本体３６に備えることにより構成される。
【００１３】
図１を参照して、本実施例の画像読取装置による原稿画像の読み取り動作に係わる詳細を以下に説明すると、原稿画像を読み取るＣＣＤ３２は、複数の画素（光電変換素子）が一列に配置され、各画素が受けた光量に応じて蓄積された電荷を画素列に沿い、所定の繰り返し周期で主走査して順次取り出すとともに、第１キャリッジ２９及び第２キャリッジ３０をステッピングモータ（図示せず）によって主走査方向に交叉する副走査方向Ａに移動させる（なお、第１キャリッジ２９及び第２キャリッジ３０の移動は、原稿３７の光照射面からＣＣＤ３２の受光面までの光路長が常に一定となるように駆動される）。こうした２次元の走査により、原稿全面の画像を光電変換素子で読み取って、画像信号として出力する。
【００１４】
図２に、ＣＣＤ３２の出力画像信号を処理する信号処理部３５のより詳細なブロック図が示されている。
信号処理部３５では、ＣＣＤ３２の画像出力に対しアナログ信号処理回路５０によるアナログ処理と、その後、画像信号に各種の補正処理が施され、スキャナ、電子写真複写機、ＦＡＸ等の画像処理装置が使用可能な信号形態の画像データを得るまでのデジタル信号処理過程を行い、Ｉ／Ｆ５１を介して外部の回路或いは装置に送られる。
ここでは、先ず、センサーボード３３上に載置されたＣＣＤ３２の駆動回路（図示せず）が発生する駆動パルスに同期してＣＣＤ３２から画像信号ＶO（奇数画素信号）、ＶE（偶数画素信号）が出力され、サンプルホールド回路３９によって画像信号ＶO，ＶEをそれぞれサンプルパルスによりサンプリングし保持することによって画像信号を連続したアナログ信号にする。
次に、このアナログ画像信号に黒レベル補正回路４０においてＣＣＤ３２の暗出力のレベルのバラツキの補正がなされた後、増幅回路４１において各色の（図示していないが、カラー読み取りの場合Ｒ，Ｇ，Ｂの各色毎に読み取り画像信号が処理される）奇数、偶数画素の画像信号ＶO，ＶE出力を一定レベルに合わせた後、マルチプレクス回路４２において、奇数、偶数画素の出力をマルチプレクスし画像信号Ｖとする。画像信号Ｖは増幅回路４３でＡ／Ｄ変換の基準電圧のレベルに増幅された後、Ａ／Ｄ変換回路４４によって８bitのデジタルデータに変換される。
【００１５】
Ａ／Ｄ変換回路４４は、奇数、偶数画素の画像信号に応じて一対用意され、各変換回路のサンプリングクロックの位相を位相制御回路４９により制御しサンプリングのタイミングを調整可能としている。さらに、位相制御回路４９への位相制御命令を生成するために、奇数、偶数画素の画像信号に応じて用意されたＡ／Ｄ変換回路の出力データを保持するデジタル値検出レジスタ４７と奇偶差検出回路４８を有する。
Ａ／Ｄ変換後のデジタル画像信号はシェーディング補正回路４５において用意されている補正値（即ち、ハロゲンランプ２５で照射された白基準板３８の反射光をＣＣＤ３２読み取ることにより得られた所定の濃度のレベルへの補正値）により、ＣＣＤ３２の感度バラツキや照射系の配光ムラの補正が施される。
なお、センサーボード基板３３のＣＣＤ３２の駆動回路に入力されるＣＣＤ３２の駆動に必要なタイミング信号、或いは、信号処理基板３５の信号処理基板３５上の各回路の動作に必要なタイミング信号はともに、タイミング信号発生回路４６において相互にタイミングを調整して生成される。
【００１６】
次に、本実施例における奇数、偶数画素の画像出力の間に生じる出力レベル差を低減させる奇偶差の補正動作について、図３に示す動作フローに従い、より詳細に説明する。なお、図３中のステップ符号を以下の説明において、参照のために括弧書きにて示す。
アナログ信号処理回路５０における増幅回路４１では、図示しないＣＰＵからの制御データによりＡＧＣを行い、各色信号の奇数、偶数画素の出力を一定レベルに合わせることにより、白レベル補正を行うが、この白レベル補正動作を行う前に奇偶差の補正動作を行う。
奇偶差の補正動作は、先ず、停止状態にある両キャリッジ２９、３０を図１に示すＡ方向に移動させて、ホームポジションから有効画像範囲にさしかかる直前に位置する白基準板３８を読み取る。読み取った白基準板３８の信号を固定ゲインで処理し、奇数、偶数信号に対してそれぞれ設けたＡ／Ｄ変換回路４４によって変換されたデジタルの白基準板読取データをデジタル値検出レジスタ４７に保持する（Ｓ３１）。
【００１７】
検出レジスタ４７に保持された奇数画素と偶数画素の白基準板読取データを取り出し、奇偶差検出回路４８において両者のレベル差（奇偶差）値Ｘを算出し（Ｓ３２）、算出した奇偶差値と目標とする奇偶差レベル値とを比較演算、即ち、−｜目標奇偶差レベル｜≦Ｘ≦｜目標奇偶差レベル｜の条件を満たすか否かをチェックする（Ｓ３３）。
検出した奇偶差Ｘが目標レベルの範囲を外れる（条件を満たさない）場合には、位相制御回路４９に位相制御命令を出し、Ａ／Ｄ変換回路４４へ入力するサンプリングクロックのタイミング（位相）をずらす。タイミングを変えたところで、再び白基準板３８を読み取り、奇偶差を算出し比較演算し、必要であればＡ／Ｄ変換のサンプリングクロックのタイミングをずらすという動作を奇偶差が目標レベル値の範囲に収まるまで繰返す（Ｓ３４）。
奇偶差が目標レベル範囲に収まったところで、奇偶差補正を終え、デジタルの白基準板の読取データに応じて増幅回路４１では、白レベル補正を行う（Ｓ３５）。この時、さらに、各色信号の奇数、偶数画素の出力を一定レベルに合わせるように補正がなされる。
【００１８】
上記の、Ａ／Ｄ変換回路４４へ入力するサンプリングクロックのタイミング（位相）を制御する位相制御回路４９の動作（Ａ／Ｄクロックずらし）を、図４に例示される動作フローに従い具体的に示すと、ここでは、位相制御命令が入力される毎に、先ず、偶数側クロックを固定し（Ｓ４１）、奇数側のクロックを位相が遅れる方向に一定の間隔、例えば３ステップ、ずらし、その後、位相が進む方向に３ステップずらす（Ｓ４２）。この時に奇偶差を検出して、検出した奇偶差が目標レベル範囲に収まるかをチェックし（Ｓ４３）、いずれかで目標レベル範囲に収まれば、この動作を終了させる。また、いずれも奇偶差が目標値に収まるタイミングにならない場合に、奇数側の位相ずらしを終え（Ｓ４４）、偶数側の位相ずらしを行う。
次に、奇数側のクロックを固定し（Ｓ４５）、偶数側のクロックの位相を遅れ方向および進み方向に３ステップずつずらしながら、奇数側で行ったと同じ手順を行い適正なタイミングを見つける（Ｓ４６〜４８）。ここでは、位相を遅れ方向および進み方向にずらした結果、いずれも奇偶差が目標値に収まるタイミングにならない場合に、エラーが生じたと判断し、エラー処理を行う（Ｓ４９）。
【００１９】
この手順による画像信号の処理過程を信号波形で説明すると、例えば、白基準板３８を読んだ際にアナログ信号処理回路５０から出力される連続する画素のアナログ画像信号（即ち、Ａ／Ｄ変換回路４４に入力される直前のアナログ信号）とＡ／Ｄ変換回路４４へ入力されるサンプリングクロックのタイミングが図１０のように、奇数、偶数側のクロックの位相をずらさない状態であると、奇数画素と偶数画素との読取レベルが異なるので奇偶差が発生する。ここで、前述したような手順で、位相制御回路４９において、偶数側を固定し、奇数側の位相を進める方向にＡ／Ｄ入力クロックのタイミングをずらして、図５の状態にしたとすると、このタイミングでは、サンプリングした奇数画素と偶数画素のレベルが等しく、奇偶差のない出力が得られる。従って、次に固定ゲインで白基準板３８を読む際は奇数画素と偶数画素の読み取りレベルの差が無くなるので、この後に白レベル補正によるゲイン設定を行なった場合に、中間階調での奇偶差が低減される。
【００２０】
次に、本発明の奇数、偶数画素の画像出力の間に生じる出力レベル差を低減させる奇偶差の補正動作の他の実施例について示す。
本実施例においては、図６に示すように、白基準板５２の他に、読み取り位置に設けた中間階調の濃度を持った中間調基準板５１を用いて、白レベル補正の前段の手順として中間階調の奇偶差の補正を行うものである。なお、図６に示す読取装置は、中間調基準板５１を除いて、その他は図１と同一の装置構成であり、図１をともに参照する。
この奇偶差の補正動作を、図７に示す動作フローに従い、より詳細に説明する。なお、図７中のステップ符号を以下の説明において、参照のため、括弧書きにて示す。
本例の奇偶差の補正動作は、先ず、停止状態にある両キャリッジ２９、３０を図１に示すＡ方向に移動させて、ホームポジションから有効画像範囲にさしかかる直前に位置する白基準板５２を読み取る。白基準板読取信号を固定ゲインで処理し、デジタルの白基準板読取データを所定値にすべくゲインの設定を行う（Ｓ７１）。
白レベル補正開始時の通常の動作を行った後に、今度はキャリッジの移動によりホームポジションから白基準板５２の直前に位置する中間調基準板５１を設定ゲインで読み取り、奇数、偶数信号に対してそれぞれ設けたＡ／Ｄ変換回路４４によって変換されたデジタルの中間調基準板読取データをデジタル値検出レジスタ４７に保持する（Ｓ７２）。
【００２１】
検出レジスタ４７に保持された奇数画素と偶数画素の中間調基準板読取データを取り出し、奇偶差検出回路４８において両者のレベル差（奇偶差）値Ｘを算出し（Ｓ７３）、算出した奇偶差値と目標とする奇偶差レベル値とを比較演算し、即ち、−｜目標奇偶差レベル｜≦Ｘ≦｜目標奇偶差レベル｜の条件を満たすか否かをチェックする（Ｓ７４）。
検出した奇偶差Ｘが目標レベルの範囲を外れる（条件を満たさない）場合には、位相制御回路４９に位相制御命令を出し、Ａ／Ｄ変換回路４４へ入力するサンプリングクロックのタイミング（位相）をずらす。タイミングを変えたところで、再び白基準板５２を読み取りゲイン設定をし直し、その後に中間調基準板５１を設定ゲインで読み取り、偶奇差を算出し比較演算し、必要であればＡ／Ｄ変換のサンプリングクロックのタイミングをずらすという動作を奇偶差が目標レベル値の範囲に収まるまで繰返す（Ｓ７５）。
奇偶差が目標レベル範囲に収まったところで、奇偶差補正を終え、デジタルの白基準板の読取データに応じて増幅回路４１では、白レベル補正を行う。この時、さらに各色信号の奇数、偶数画素の出力を一定レベルに合わせるように補正が施される。
【００２２】
【発明の効果】
（１）  請求項１の発明の画像読取装置によると、Ａ／Ｄ変換回路のサンプリングクロックのタイミングを奇数画素と偶数画素信号の画像信号に対して独立して調整し、適正なタイミングを得ることにより、高速で奇数画素、偶数画素信号のアナログ合成を（複合）行う時に重畳するノイズ成分の影響により生じる奇偶差が低減され、良質の読取画像信号を得ることができる。
（２）  請求項２の発明の画像読取装置によると、光学像を読み取ったときの奇数画素及び偶数画素により変換された画像信号出力の差値に応じてサンプリングクロックの位相を独立して制御するフィードバック系を備えることにより、サンプリングクロックのタイミングの調整をし、奇偶差補正を最適化することが出来る。
（３）  請求項３の発明の画像読取装置によると、白基準板や中間調基準板を読み取ったときの奇数画素及び偶数画素の画像信号出力の差に基づいてサンプリングクロックのタイミングの調整量を定めることにより、より正確に奇偶差が低減でき、また、中間階調の直線性を確保できる。
（４）  請求項４の発明の画像読取装置によると、奇数画素及び偶数画素の画像信号出力の差を前記Ａ／Ｄ変換回路のデジタルデータ出力から求めることにより、安定し確実な動作で奇偶差の補正が出来、また、デジタルデータによるシェーディング補正等の処理の精度を向上させる。
（５）  請求項５の発明の画像処理装置において、高速で奇数画素、偶数画素のアナログ合成を行う時に重畳するノイズ成分の影響により生じる奇偶差が低減され、中間階調領域においても直線性が確保された良質の読み取り画像信号による画像処理が可能となる。
【図面の簡単な説明】
【図１】本発明による画像読取装置の実施例の構成を概略図にて示す。
【図２】本発明による画像読取装置のＣＣＤの出力画像信号の信号処理部を示す。
【図３】本発明における奇偶差の補正動作のフローを示す。
【図４】本発明におけるＡ／Ｄ変換回路のクロックずらし動作のフローを示す。
【図５】本発明におけるアナログ信号処理回路の出力画像信号とＡ／Ｄ変換回路の入力サンプリングクロックのタイミングを示す。
【図６】図１の画像読取装置に中間調基準板を付加した実施例を示す。
【図７】本発明における奇偶差の補正動作の他の実施例のフローを示す。
【図８】従来の画像読取装置の構成を概略図にて示す。
【図９】従来の画像読取装置のＣＣＤの出力画像信号の信号処理部を示す。
【図１０】従来のアナログ信号処理回路の出力画像信号とＡ／Ｄ変換回路の入力サンプリングクロックのタイミングを示す。
【図１１】ゲイン調整後の図１０の信号波形を示す。
【符号の説明】
３２…ＣＣＤリニアイメージセンサ、  ３３…センサボード、
３５…信号処理部、                  ３８、５２…白基準板、
４４…Ａ／Ｄ変換回路、              ４８…デジタル値検出レジスタ、
４８…奇偶差検出回路、              ４９…位相制御回路、
５０…アナログ信号処理回路、        ５１…中間調基準板。
【図１】
0003948694.tif 000002
【図２】
0003948694.tif 000003
【図３】
0003948694.tif 000004
【図４】
0003948694.tif 000005
【図５】
0003948694.tif 000006
【図６】
0003948694.tif 000007
【図７】
0003948694.tif 000008
【図８】
0003948694.tif 000009
【図９】
0003948694.tif 000010
【図１０】
0003948694.tif 000011
【図１１】
0003948694.tif 000012