(57)【特許請求の範囲】
【請求項１】
遊技機を制御するための制御用のプログラムが記憶された記憶手段と該記憶手段に記録されたプログラムに基づき遊技機を制御するように構成されたＣＰＵとからなる遊技機制御用マイクロコンピュータチップ（以下チップという。）が組み込まれた遊技機器において、前記チップを検査するためにチップの全ピンに接続するためのＩＣクリップと、該ＩＣクリップで結線されたチップのデータバスの信号を入力するための信号入力ケーブル及び信号入力部と、遊技機制御用チップの照合するために装着された第三者検査機関の認定を受けた正規のＣＰＵ及び記憶手段と、前記信号入力部を介して入力された遊技機制御用チップのデータバスの信号と前記正規のＣＰＵ及び記憶手段のデータバスの信号を比較照合する信号比較回路と、前記信号比較回路で検出した信号のズレが数クロック期間以上連続した場合にエラーとして検出するエラー検出回路と、該エラー検出回路でエラーが検出された時に異常信号を点灯する表示部とからなり、前記ＩＣクリップを遊技機に設置されたチップにクリップすることにより照合するように構成されていることを特徴とする遊技機制御用チップの照合装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、型式認定を受けたパチンコ等の遊技機の制御基板に搭載されたＣＰＵ及びＲＯＭが、製造後に不正に改造等されたものであるか否かを検査するための照合装置に関するものである。
【０００２】
【従来技術】
パチンコ等の遊技機は、ＣＰＵとこれを制御するためのプログラムが記憶された記憶手段等により構成される制御基板により制御されているが、前記制御基板は搭載された遊技機が所定の確率で大当たりが発生するか否について型式認定を受けることが必要とされている。しかし型式認定後にプログラムが改変されたりするおそれもあることから、かかる不正を防止するために遊技機の始動当初プログラムの内容が改変されていないかをチェックする所定のアルゴリズムを有するマイクロコンピュータチップ（以下チップという。）が発明されている（特願平０３−１１８１２０号）。従って、かかるチップを使用した遊技機では、記憶手段に組み込まれたプログラムの不正は不可能に近いものであった。
【０００３】
【発明が解決しようとする課題】
しかしながら、最近制御用のＣＰＵ、制御用プログラム用の記憶手段（ＲＯＭ）を型式認定時とは異なる物に入れ替えたり、外観は正規のＣＰＵ及びＲＯＭが搭載されているように装いながら、実際は不正のＣＰＵ及びＲＯＭを駆動させるように構成したりする行為が行われるが、これを簡単にチェックすることはできない等の不都合がある。そこで本発明は、かかる従来技術の欠点に鑑みなされたものでＣＰＵ又はＲＯＭが改変されたとしても不正をチェックすることが可能な照合装置を提供する。
【０００４】
【課題を解決するための手段】
すなわち本発明は、遊技機を制御するための制御用のプログラムが記憶された記憶手段と該記憶手段に記録されたプログラムに基づき遊技機を制御するように構成されたＣＰＵとからなる遊技機制御用チップが組み込まれた遊技機器において、前記チップを検査するためにチップの全ピンに接続のするためのＩＣクリップと、該ＩＣクリップで結線されたチップのデータバスの信号を入力するための信号入力ケーブル及び信号入力部と、遊技機制御用チップの照合のために装着された第三者検査機関の認定を受けた正規のＣＰＵ及び記憶手段と、前記信号入力部を介して入力された遊技機制御用チップのデータバスの信号と前記正規のＣＰＵ及び記憶手段のデータバスの信号を比較照合する信号比較回路と、前記信号比較回路で検出した信号のズレが数クロック期間以上連続した場合にエラーとして検出するエラー検出回路と、該エラー検出回路でエラーが検出された時に異常信号を点灯する表示部とからなり、前記ＩＣクリップを遊技機に設置されたチップにクリップすることにより被検査対象のデータと正規のチップのデータとを照合するように構成された遊技機制御用チップの照合装置により本目的を達成する。
【０００５】
【作用】
本発明は、次のような前提に立つ。すなわち照合装置に搭載された記憶手段及びチップが、第三者認定機関により検査を受けたものと同一（正規）である場合には、遊技機制御基板に搭載されたチップも同じ動作をしなければならない。本発明にかかる照合装置では、例えば遊技機の電源をＯＦＦの状態で装置のＩＣクリップを遊技機制御基板に搭載されたチップのピンに接続すると共に当該照合装置には、制御対象となる遊技機の正規のチップ及び記憶手段を装着した後、遊技機の電源をＯＦＦからＯＮに切り替えると、遊技機及び照合装置のチップはオンの状態となり、特願平０３−１１８１１２０号で開示された遊技機制御用のチップでは、チップに組み込まれた所定の暗号化アルゴリズムに従い記憶手段に記憶されたユーザープログラムを走査した暗号化することによりセキュリティーチェックを行う。すると始動当初に双方のチップにおいてセキュリティーコードの照合が行われるが、本発明にかかる装置では遊技機側データバスのセキュリティーコード等のデータが入力回路を介して信号比較回路に送信され、本照合装置に搭載された正規のＣＰＵ及び謄本ＲＯＭからもデータが信号比較回路に入力される。そして双方から入力されたデータバスのデータは信号比較回路において比較される。その結果、単純にＣＰＵ又は記憶手段を置き換えた場合の不正がチェックされる。尚、遊技機のＣＰＵと照合装置のＣＰＵとを完全に同期させることは不可能で、若干のずれが生じることは必然の状態にあり、本発明における照合装置において時期的な遅れにより不正と判断するのは適当でないことから、所定のクロックを用いて、クロック数回分のデータのズレについては補正しておくようにして、連続して一致しないときにエラー表示される。
【０００６】
【発明の実施の形態】
以下に本発明を図示された実施例に従って詳細に説明する。図１において１は、遊技機に装着された制御基板であり、該制御基板１にはプログラム等が記憶されたＲＯＭ２と、該ＲＯＭ２に記憶されたプログラムに従い遊技機を制御するＣＰＵ３が装着されており、該制御基板１ではＲＯＭ２に予めアプリケーションプログラムや該アプリケーションプログラムが認証されたものであることを示す認定証コード等が記憶されており、前記ＣＰＵ３では遊技機作動前にＲＯＭ２に格納されたプログラムが認定されたものであるか否をチェックするためのアルゴリズムがＣＰＵ３内の識別回路にされており、ＲＯＭ２のアプリケーションプログラムを走査して所定の認証コードを算出し、該認証コードが予め算出されたものと一致しているか否かを比較して認証コードが一致した時にアプリケーションプログラムを実行して遊技機を作動するように構成されている。
【０００７】
次に図１において４は、前記被検査対象の制御基板１のＣＰＵ３のピンに接続して信号を取り出すためのＩＣクリップ５（図２）と、該ＩＣクリップ５で取り出した信号を照合装置へ送信するための信号入力ケーブル６と、該信号入力ケーブル６から送信された信号等を内部回路に対して供給するための信号入力回路７と、該信号入力回路７と接続された正規のＣＰＵ９及び正規謄本ＲＯＭ８と、前記信号入力回路７、正規のＣＰＵ８及び謄本ＲＯＭ８と接続され前記被検査対象のＣＰＵ３から送信されるデータバス上のデータと正規のＣＰＵ９から送信されるデータバス上のデータを取り込み比較する信号比較回路１０と、前記信号比較回路１０で検出したズレの信号を内部に配置された２４ＭＨｚクロック１３から発振されるクロック数８ビットのフィルターにかけて、データのズレが例えば８クロック以上連続した場合にエラーを検出するエラー検出回路１２と、遊技機の電源がＯＮの間、電源ＬＥＤ１４ａを点灯し、前記エラー検出回路１２でエラーが検出された時、異常ＬＥＤ１４ｂを点灯し、照合終了時に終了ＬＥＤ１４ｃを点灯する表示部１４とからなる照合装置である。通常は正規のＣＰＵ９のエンド信号により正常として照合が終了するようなっている。
【０００８】
以下に図４乃至図８に示された図に従って本実施例にかかる装置の作用について説明する。
（１）本実施例にかかる装置には図４に示すように電源の供給、外部制御バスの信号（ＳＲＳＴＯ，ＵＲＳＴ）及びクロック信号（ＣＬＫＯＡ）が供給を受けてＳＲＳＴＯの立上りから照合を開始する。
（２）被検査対象のＣＰＵ３からデータ、アドレス、制御信号、クロック系信号の各入力信号は、ドライバー（例えば７４ＨＣ５４１）を介して比較回路に入力される（図５）。
（３）被検査対象のＣＰＵ３のデータバスの信号は、他の信号と異なり照合装置のＣＰＵ９のデータバスの信号と異なることが考えられるために、それぞれメモリーのリード信号のタイミングでイネーブルパルスを生成し、これらをラッチする（図６）。
（４）照合装置の内部のＣＰＵ９の各信号と被検査対象のＣＰＵ３の各信号は信号比較回路１０内の比較回路で比較され、各信号ブロック単位で信号のズレを”Ｈ”レベルの信号として検出する（図７）。
（５）各信号比較回路１０で検出した信号が同じか、そうでないかを判定するために８ビットのシフトレジスターを２４ＭＨｚのクロックで動作させ、連続して２４ＭＨｚの８クロックの期間信号のズレが”Ｈ”であれば、比較した信号は異なる信号であると判断し、エラーとして検出し、エラー保持信号を”Ｈ”として保持し、異常信号として出力する（図８）。
（６）照合装置内蔵ＣＰＵ９がセキュリティーチェックを終了し、ＲＯＭ８内のオペコードをフェッチした際のＭ１信号を検出し、これを終了信号として出力することにより照合は終了する。また、終了信号移行はエラー信号と終了信号をゲーティングして、新たなエラーの保持を禁止する。
（７）その結果電源が投入された時点で電源ＬＥＤが点灯し、データバスにおける異常信号が出力された時に異常ＬＥＤＥを点灯し、かつセキュリティーチェックが終了した時点で終了ＬＥＤを点灯させることにより、当該被検査対象のＣＰＵ３及びＲＯＭ２が正規のものであるか否かの検査を行うことができる。
【０００９】
以上はセキュリティチェック中におけるチップの照合について述べたが、本実施例にかかる照合装置では、セキュリティチェック終了後に照合を終了させず、遊技中においてもデータバスのデータの比較を行うことにより、セキュリティチェック終了後に遊技機制御基板上のチップを正規のものから不正のものにスイッチするような不正行為を施した遊技機に関しても照合することも可能である。
【００１０】
この場合には、照合装置内に設置されたＣＰＵ９から送信されるデータバス上のデータは被検査対象のＣＰＵ３がＩ／Ｏにデータを読み書きする時は被検査対象のＣＰＵ３だけがそれを行うように制御しなければならず、照合装置はアドレスとデータの一致のみを比較するようにする必要がある。そこで図３に示すように被検査対象のデータバスをトライステート回路１６を通じて照合装置側に接続し、命令フェッチ以外のリード信号ＲＤのアクティブの時だけトライステート回路をＯＮさせれば良い。
【００１１】
【発明の効果】
以上述べたように本発明にかかる装置は、型式認定を受けた正規のＣＰＵ及び謄本ＲＯＭを照合装置に搭載することにより、被検査対象の遊技機の制御基板に搭載されたＣＰＵ又はＲＯＭが正規のものであるか否を検定するように構成していることから、作業者は単に照合装置のＩＣクリップをＣＰＵの全ピンに接続した後に電源を入れるだけで簡単に検査を行うことができる。
【図面の簡単な説明】
【図１】 本発明にかかる装置の実施例を示す装置のブロック図である。
【図２】 本発明にかかる装置の実施例を示す装置の正面図である。
【図３】 検査対象の遊技機のデータバスと照合装置のデータバスの接続関係を示す回路図である
【図４】 検査対象の遊技機のＣＰＵと照合装置のＣＰＵの接続関係を示す回路図である
【図５】 検査対象の遊技機のＣＰＵの各バスの信号の比較回路への入力するための回路図である。
【図６】 データバスの信号のラッチの方式を示すタイムチャートである。
【図７】 信号比較回路における信号のズレの検出を示すタイムチャートである。
【図８】 信号のズレから異常状態を検出する場合のタイムチャートである。
【符号の説明】
１    遊技機制御基板
２    ＲＯＭ（遊技機）
３    ＣＰＵ（遊技機）
４    照合装置
５    ＩＣクリップ
６    信号入力ケーブル
７    信号入力回路
８    正規のＲＯＭ
９    正規のＣＰＵ
１０  信号比較回路
１２  エラー検出回路
１４  表示部
【図１】
0004008969.tif 000002
【図２】
0004008969.tif 000003
【図３】
0004008969.tif 000004
【図４】
0004008969.tif 000005
【図５】
0004008969.tif 000006
【図６】
0004008969.tif 000007
【図７】
0004008969.tif 000008
【図８】
0004008969.tif 000009