(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差に対応して複数の画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、
１フレームを複数のサブフィールドに分割する一方、階調データにかかわらず前記複数の画素をオン状態にするオン区間またはオフ状態にするオフ区間を有し、
当該オン区間またはオフ区間を前記１フレーム内において複数回に分割して設け、
前記階調データに基づいて、前記各サブフィールドに対応する複数のメモリブロックにオン状態またはオフ状態を指示する２値信号を書込み、
前記複数のサブフィールド毎に、前記複数のメモリブロックのうち前記サブフィールドに対応するメモリブロックから前記２値信号を読み出すとともに他のメモリブロックからの読み出しを禁止し、
前記オン区間またはオフ区間においては、前記複数のメモリブロックからの読み出しを禁止し、
前記複数のメモリブロックから読出された前記２値信号に基づいて前記各画素のオン状態またはオフ状態を制御する
ことを特徴とする電気光学装置の駆動方法。
【請求項２】
前記複数のメモリブロックから読み出された前記２値信号及び前記オン区間またはオフ区間を指示する２値信号の論理和に基づいて前記各画素のオン状態またはオフ状態を制御することを特徴とする請求項１記載の電気光学装置の駆動方法。
【請求項３】
複数の走査線と複数のデータ線との各交差に対応して複数の画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動回路であって、
１フレームを複数のサブフィールドに分割する一方、階調データにかかわらず前記複数の画素をオン状態にするオン区間またはオフ状態にするオフ区間を有し、当該オン区間またはオフ区間が前記１フレーム内において複数回に分割して設けられ、前記複数のサブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
前記複数のサブフィールドに対応して設けられた複数のメモリブロックと、
前記階調データに基づいて、前記各サブフィールドに対応する複数のメモリブロックにオン状態またはオフ状態を指示する２値信号を書き込む書込み制御部と、
前記複数のサブフィールド毎に、前記複数のメモリブロックのうち前記サブフィールドに対応するメモリブロックから前記２値信号を読出すとともに他のメモリブロックからの読出しを禁止し、前記オン区間またはオフ区間においては、前記複数のメモリブロックからの読み出しを禁止する読出し制御部と、
前記２値信号に基づくデータ信号を、それぞれ前記画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項４】
前記データ線駆動回路は、前記複数のメモリブロックから読み出された前記２値信号及び前記オン区間またはオフ区間を指示する２値信号の論理和に基づいて前記各画素に対応するデータ線にデータ信号を供給することを特徴とする請求項３記載の電気光学装置の駆動回路。
【請求項５】
複数の走査線と、複数のデータ線と、複数の走査線と複数のデータ線との各交差に対応して複数の画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子とを備えた素子基板と、
前記画素電極に対して対向配置された対向電極を備える対向基板と、
前記素子基板と前記対向基板との問に挟持された電気光学材料と、
１フレームを複数のサブフィールドに分割する一方、階調データにかかわらず前記複数の画素をオン状態にするオン区間またはオフ状態にするオフ区間を有し、当該オン区間またはオフ区間が前記１フレーム内において複数回に分割して設けられ、前記複数のサブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、
前記各サブフィールドに対応して設けられた複数のメモリブロックと、
前記階調データに基づいて、前記各サブフィールドに対応する複数のメモリブロックにオン状態またはオフ状態を指示する２値信号を書き込む書込み制御部と、
前記複数のサブフィールド毎に、前記複数のメモリブロックのうち前記サブフィールドに対応するメモリブロックから前記２値信号を読出すとともに他のメモリブロックからの読出しを禁止し、前記オン区間またはオフ区間においては、前記複数のメモリブロックからの読み出しを禁止する読出し制御部と、
前記２値信号に基づくデータ信号を、それぞれ前記画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項６】
前記データ線駆動回路は、前記複数のメモリブロックから読み出された前記２値信号及び前記オン区間またはオフ区間を指示する２値信号の論理和に基づいて前記各画素に対応するデータ線にデータ信号を供給することを特徴とする請求項５記載の電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動に用いて好適な電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置に関する。
【０００２】
【背景技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との問に充填された電気光学材料たる液晶とから構成される。
【０００３】
そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
しかしながら、データ線に印加される画像信号は、階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなとが必要となるので、装置全体のコスト高を招致してしまう。くわえて、これらのＤ／Ａ変換回路、オペアンプなとの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。さらに、液晶等の電気光学物質において、印加電圧と透過率との関係は、電気光学物質の種類に応じて相違する。このため、電気光学装置を駆動する駆動回路としては、各種の電気光学装置に対応できる汎用のものが望まれる。
【０００６】
上述した事情により、本出願人は、１フレームを複数のサブフィールドに分割し、サブフィールド毎に各画素をオン／オフする技術を開発している。この技術によれば、各サブフィールド内で画素がオン／オフされる際の印加電圧は階調に拘らず一定であり、１フレーム内で画素がオン状態になるデューティ比（または電圧実効値）によって画素の階調が決定される。
【０００７】
ここで、デューティ比を０〜１００％の間で変化させながら電気光学装置の階調を観察すると、デューティ比０％付近において、デューティ比が変化しているにもかかわらず階調が変化しない領域が存在する。この領域が発生する態様は、液晶の組成に応じて異なるが、階調が変化しない領域に対応して、指定された階調に拘らず画素が常にオンまたはオフに設定される期間を設ける必要がある。
【０００８】
ここで、必要とされる画像の階調度を２Ｎとした時、１フレーム内に２Ｎ個のサブフィールドを設ける方式と、Ｎ個のサブフィールドを設ける方式とが考えられる。前者の方式においては、各サブフィールド期間はほぼ等しい長さを有するが、電気光学装置の非線形特性を補償するために、必要に応じてサブフィールド期間は若干づつ増減される。これにより、前者の方式は電気光学装置の非線形特性を精密に補償できる点で有利である。
【０００９】
一方、後者の方式においては、Ｎ個のサブフィールド期間は、階調データの各ビットに対応付けられる。２０桁に対応付けられるサブフィールド期間は最短になり、他のサブフィールドは、対応するビットの桁数Ｍに応じて、最短サブフィールド長のほぼ２Ｍ倍の長さを有する。後者の方式は前者の方式と比較して、１フレーム内における画素のオン／オフ回数を少なくすることができ、消費電力を低く抑えられる点で有利である。
【００１０】
【発明が解決しようとする課題】
ところで、後者の方式において階調データの１画素を構成するＮビットのデータは一旦メモリに書き込まれ、対応するサブフィールドのオン／オフ制御に用いられる。各サブフィールドのオン／オフ制御のために必要なビットは各１ビットであるが、従来のサブフィールド駆動回路においては全Ｎビットが同時に読出され、この中から必要な１ビットのみが使用されていた。かかる構成においては、本来必要とされないビットもサブフィールド毎に読み出されるため、メモリアクセスのための電力が無駄になっていた。
この発明は上述した事情に鑑みてなされたものであり、消費電力を低減できる電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決するため本発明にあっては、下記構成を具備することを特徴とする。複数の走査線と複数のデータ線との各交差に対応して複数の画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動方法であって、１フレームを複数のサブフィールドに分割する一方、階調データにかかわらず前記複数の画素をオン状態にするオン区間またはオフ状態にするオフ区間を有し、当該オン区間またはオフ区間を前記１フレーム内において複数回に分割して設け、前記階調データに基づいて、前記各サブフィールドに対応する複数のメモリブロックにオン状態またはオフ状態を指示する２値信号を書込み、前記複数のサブフィールド毎に、前記複数のメモリブロックのうち前記サブフィールドに対応するメモリブロックから前記２値信号を読み出すとともに他のメモリブロックからの読み出しを禁止し、前記オン区間またはオフ区間においては、前記複数のメモリブロックからの読み出しを禁止し、前記複数のメモリブロックから読出された前記２値信号に基づいて前記各画素のオン状態またはオフ状態を制御することを特徴とする。
さらに、前記複数のメモリブロックから読み出された前記２値信号及び前記オン区間またはオフ区間を指示する２値信号の論理和に基づいて前記各画素のオン状態またはオフ状態を制御することを特徴とする。
また、複数の走査線と複数のデータ線との各交差に対応して複数の画素が設けられ、前記走査線に走査信号が供給され、前記データ線に印加される電圧にしたがって前記画素に階調表示させる電気光学装置の駆動回路であって、１フレームを複数のサブフィールドに分割する一方、階調データにかかわらず前記複数の画素をオン状態にするオン区間またはオフ状態にするオフ区間を有し、当該オン区間またはオフ区間が前記１フレーム内において複数回に分割して設けられ、前記複数のサブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、前記複数のサブフィールドに対応して設けられた複数のメモリブロックと、前記階調データに基づいて、前記各サブフィールドに対応する複数のメモリブロックにオン状態またはオフ状態を指示する２値信号を書き込む書込み制御部と、前記複数のサブフィールド毎に、前記複数のメモリブロックのうち前記サブフィールドに対応するメモリブロックから前記２値信号を読出すとともに他のメモリブロックからの読出しを禁止し、前記オン区間またはオフ区間においては、前記複数のメモリブロックからの読み出しを禁止する読出し制御部と、前記２値信号に基づくデータ信号を、それぞれ前記画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路と、を具備することを特徴とすることを特徴とする。
さらに、前記データ線駆動回路は、前記複数のメモリブロックから読み出された前記２値信号及び前記オン区間またはオフ区間を指示する２値信号の論理和に基づいて前記各画素に対応するデータ線にデータ信号を供給することを特徴とすることを特徴とする。
また、複数の走査線と、複数のデータ線と、複数の走査線と複数のデータ線との各交差に対応して複数の画素電極と、前記画素電極毎に設けられ、当該走査線を介して供給される走査信号によって、当該データ線と当該画素電極との導通を制御するスイッチング素子とを備えた素子基板と、前記画素電極に対して対向配置された対向電極を備える対向基板と、前記素子基板と前記対向基板との問に挟持された電気光学材料と、１フレームを複数のサブフィールドに分割する一方、階調データにかかわらず前記複数の画素をオン状態にするオン区間またはオフ状態にするオフ区間を有し、当該オン区間またはオフ区間が前記１フレーム内において複数回に分割して設けられ、前記複数のサブフィールド毎に前記走査信号を前記走査線の各々に順次供給する走査線駆動回路と、前記各サブフィールドに対応して設けられた複数のメモリブロックと、前記階調データに基づいて、前記各サブフィールドに対応する複数のメモリブロックにオン状態またはオフ状態を指示する２値信号を書き込む書込み制御部と、前記複数のサブフィールド毎に、前記複数のメモリブロックのうち前記サブフィールドに対応するメモリブロックから前記２値信号を読出すとともに他のメモリブロックからの読出しを禁止し、前記オン区間またはオフ区間においては、前記複数のメモリブロックからの読み出しを禁止する読出し制御部と、前記２値信号に基づくデータ信号を、それぞれ前記画素に対応する走査線に前記走査信号が供給される期間に、当該画素に対応するデータ線に供給するデータ線駆動回路と、を具備することを特徴とする。
さらに、前記データ線駆動回路は、前記複数のメモリブロックから読み出された前記２値信号及び前記オン区間またはオフ区間を指示する２値信号の論理和に基づいて前記各画素に対応するデータ線にデータ信号を供給することを特徴とする。
【００１２】
【発明の実施の形態】
１．実施形態の構成
次に、本発明の一実施形態の電気光学装置の構成を図１を参照し説明する。
図において、タイミング信号生成回路２００には、図示せぬ上位装置から垂直同期信号Ｖｓ、水平同期信号Ｈｓおよび入力階調データＤ０〜Ｄ２のドットクロック信号ＤＣＬＫが供給される。また、発振回路１５０は、読み出しタイミングの基本クロックＲＣＬＫをタイミング信号生成回路２００に供給する。タイミング信号生成回路２００は、これらの信号にしたがって、次に説明する各種のタイミング信号やクロック信号などを生成するものである。まず、交流化信号ＦＲは、１フレーム毎に極性反転する信号である。
【００１３】
駆動信号ＬＣＯＭは、対向基板の対向電極に印加される信号であり、本実施形態においては一定電位（零電位）になる。スタートパルスＤＹは、各サブフィールドにおいて最初に出力されるパルス信号である。クロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。クロック信号ＣＬＸは、表示用のドットクロック信号である。
【００１４】
−方、素子基板１０１上における表示領域１０１ａには、図においてＸ（行）方向に延在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列されている。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００１５】
１．１．＜画素の構成＞
画素１１０の具体的な構成としては、例えば、図２（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８と対向電極１０８との聞においては蓄積容量１１９が形成されて、液晶層に蓄積される電荷のリークを防止している。なお、この実施形態では、蓄積容量１１９を画素電極１１８と対向電極１０８の間に形成したが、画素電極１１８と接地電位ＧＮＤ間や画素電極１１８とゲート線間等に形成しても良い。
【００１６】
ここで、図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図２（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの２本の走査線が必要となる。
【００１７】
１．２．＜走査線駆動回路１３０＞
説明を再び図１に戻す。走査線駆動回路１３０は、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送し、走査線１１２の各々に走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供給するものである。
【００１８】
１．３．＜データ変換回路３００＞
データ変換回路３００は、ドットクロック信号ＤＣＬＫに同期して入力される入力階調データＤ０〜Ｄ２を、クロック信号ＣＬＸに同期する二値信号Ｄｓに変換し出力するものである。ここで、データ変換回路３００の詳細構成を図３を参照し説明する。図において３２０，３２１，３２２はメモリブロックであり、各々階調データＤ０，Ｄ１，Ｄ２を記憶するために設けられ、素子基板１０１の表示領域（ｍ行×ｎ列）に対応して各々ｍ×ｎビットのメモリ空間を有する。
【００１９】
メモリブロック３２０，３２１，３２２は、書込みおよび読出し動作を非同期に、かつ独立して実行できるように構成されている。３１０は書込みアドレス制御部であり、垂直同期信号Ｖｓ、水平同期信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して、ライトイネーブル信号ＷＥおよび書込みアドレスＷＡＤをメモリブロック３２０，３２１，３２２に供給する。
【００２０】
すなわち、書込みアドレス制御部３１０はドットクロック信号ＤＣＬＫをカウントアップし、このカウント結果を書込みアドレスＷＡＤとして出力するとともに、書込みアドレスＷＡＤの値が確定する毎にライトイネーブル信号ＷＥを出力する。また、書込みアドレス制御部３１０におけるカウント結果は、垂直同期信号Ｖｓが入力される毎にリセットされる。これにより、各メモリブロック３２０，３２１，３２２には、そのｍ×ｎビットのメモリ空間を順次アクセスする書込みアドレスＷＡＤが供給され、階調データＤ０〜Ｄ２は対応するメモリブロックの表示位置に応じたアドレスに順次格納されてゆくことになる。なお、以上のような書き込み制御のタイミングチャートを図１６に示しておく。
【００２１】
次に、図５，図６を参照し、本実施形態におけるサブフィールド駆動の概要を説明しておく。
図５に示すように、各フレームは、階調データに拘らず画素がオンになるオン区間Ｄ_onと、サブフィールドＳＦ１，ＳＦ２，ＳＦ３とから構成される。図中の＋Ｖ，−Ｖは液晶のオン電位である。サブフィールドＳＦ２の長さはサブフィールドＳＦ１のほぼ２倍、サブフィールドＳＦ３の長さはサブフィールドＳＦ２のほぼ２倍になるように設定され、各画素のオン／オフ状態はサブフィールド毎に切り換えられる。ここで、各画素のサブフィールド毎のオン／オフ状態は、階調データの値に応じて図６の真理値表に示すように設定される。なお、サブフィールド数、サブフィールドの長さは、用途に応じて適宜設定される。
【００２２】
図３に戻り、表示アドレス制御部３３０は、上記各サブフィールド期間が開始されると、対応する表示行のビットデータをアクセスするアドレス信号ＲＡＤを出力する。アドレス信号ＲＡＤは、クロック信号ＣＬＸに同期し表示列数に応じて「ｎ−１」回インクリメントされる。これにより、対応する表示行に対して第１列〜第ｎ列のビットを順次アクセスするようなアドレス信号ＲＡＤが出力される。
【００２３】
また、読出し信号ＲＤ０は、サブフィールドＳＦ１の間、常にイネーブル状態になる。但し、読出し信号ＲＤ１，ＲＤ２はサブフィールドＳＦ１においては常にオフ状態にされる。これにより、メモリブロック３２０のみが読出し可能な状態になり、他のメモリブロックは読出し禁止状態になる。そして、メモリブロック３２０から、対応する表示行の第１列〜第ｎ列における階調データの最下位ビットの階調データＤ０が読み出される。
【００２４】
また、読出し信号ＲＤ１は、サブフィールドＳＦ２の間、常にイネーブル状態になる。但し、読出し信号ＲＤ０，ＲＤ２はサブフィールドＳＦ２においては常にオフ状態にされる。これにより、メモリブロック３２１のみがアクセスされ、階調データの下位より第２ビットの階調データＤ１が読み出される。
【００２５】
同様に、読出し信号ＲＤ２は、サブフィールドＳＦ３の間、常にイネーブル状態になる。但し、読出し信号ＲＤ０，ＲＤ１はサブフィールドＳＦ３においては常にオフ状態にされる。これにより、メモリブロック３２２のみがアクセスされ、最上位ビットの階調データＤ２が読み出される。なお、以上のような読み出し制御のタイミングチャートを図１２〜１５に示しておく。
【００２６】
このように、本実施形態においては、各サブフィールドＳＦ１，ＳＦ２，ＳＦ３においてメモリブロック３２０，３２１，３２２の何れか一つのみが択一的に読み出される。つまり、当該サブフィールド期間に必要なデータのみが読み出される。よって、余分なデータが読み出されないため、従来と比較してデータ読み出しに必要な電力を低減できるのである。さらに、本実施形態のように各サブフィールドに対応したメモリブロックを設けることにより、対象となるサブフィールドに関連しないメモリブロックが読み出されることが防止され、メモリブロック３２０，３２１，３２２をアクセスするための電力が著しく低減されることが解る。
【００２７】
また、オン区間Ｄ_onが開始されると、クロック信号ＣＬＸのｎ周期の期間、オン信号Ｓ_onがＨレベルに固定される。そして、オア回路３３２は、これら階調データＤ０，Ｄ１，Ｄ２およびオン信号Ｓ_onの論理和を二値信号Ｄｓとして出力する。なお、図５ではオン区間Ｄ_onは１フレーム期間内に１回設けているが、複数回に分割して設けてもよい。また、オン区間Ｄ_onだけでなく、オフ区間Ｄ_offを併せて設けても良い。このようにオン区間Ｄ_onとオフ区間Ｄ_offを両方設けることにより、１フレーム期間の長さを固定したままでオン区間Ｄ_onの長さを調整することができるようになる。
【００２８】
１．４．＜データ線駆動回路１４０＞
次に、データ線駆動回路１４０は、ある水平走査期間において二値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の二値信号Ｄｓを、次の水平走査期間において、電位選択回路１４４０を介して、それぞれ対応するデータ線１１４にデータ信号ｄ1, ｄ2, ｄ3, …ｄnとして一斉に供給するものである。ここで、データ線駆動回路１４０の具体的な構成は、図４に示される通りである。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０と、電位選択回路１４４０とから構成されている。
【００２９】
このうちＸシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnとして順次排他的に供給するものである。次に、第１のラッチ回路１４２０は、二値信号Ｄｓをラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnの立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた二値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチし、電位選択回路１４４０に転送する。
【００３０】
電位選択回路１４４０は、交流化信号ＦＲに基づいてこれらのラッチした二値信号を電位に変換し、データ信号ｄ1, ｄ2, ｄ3, …,ｄnとしてデータ線１１４に印加するものである。すなわち、交流化信号ＦＲがＬレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …ｄnのＨレベルは電位Ｖ1に、Ｌレベルは零電位に変換される。一方、交流化信号ＦＲがＨレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …ｄnのＨレベルは電位−Ｖ1に、Ｌレベルは零電位に変換される。
【００３１】
１．５．＜液晶装置の構成＞
上述した電気光学装置の構造について、図７(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´線の断面図である。これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。
【００３２】
ここで、素子基板１０１は、上述したように半導体基板であるため不透明である。このため、画素電極１１８は、アルミニウムなどの反射性金属から形成されて、電気光学装置１００は、反射型として用いられることになる。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。
【００３３】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほほゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【００３４】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外側からの制御信号や電源などを入力する構成となっている。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【００３５】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１およげ対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３６】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、交流化信号ＦＲは、１フレーム（１Ｆ）ごとに極性反転する信号である。一方、スタートパルスＤＹは、オン区間Ｄ_onおよび各サブフィールドの開始時に供給される。
【００３７】
ここで、交流化信号ＦＲがＬレベルとなる１フレーム（１Ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドＳＦ１よりもさらに短い期間に設定されている。
【００３８】
さて走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。したがって、スタートパルスＤＹが供給されてから、走査信号Ｇ1が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されることになる。
【００３９】
そこで、このラッチパルスＬＰの１ショット（Ｇ0）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ0）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図４参照）におけるクロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …,Ｓnが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ1,Ｓ2, Ｓ3, …, Ｓnは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００４０】
この際、図４における第１のラッチ回路１４２０は、ラッチ信号Ｓ1の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目のデータ線１１４との交差に対応する画素１１０への二値信号Ｄｓをラッチする。
【００４１】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の二値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることになる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データＤ０〜Ｄ２を二値信号Ｄｓに変換して出力することはいうまでもない。
【００４２】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ1が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた二値信号Ｄｓを、電位選択回路１４４０を介して、対応するデータ線１１４の各々にデータ信号ｄ1, ｄ2, ｄ3, …,ｄnとして一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ1, ｄ2, ｄ3, …,ｄnの書込が同時に行われることとなる。
【００４３】
この書込と並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の二値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。そして、以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査繰１１２に対応する画素１１０の１行分に対するデータ信号ｄ1,ｄ2, ｄ3, …,ｄnの書込と、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する二値信号Ｄｓの点順次的なラッチとが並行して行われることになる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳf2における書込まで保持される。
【００４４】
以下同様な動作が、オン区間Ｄ_onおよびサブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。但し、オン区間Ｄ_onにおいては、二値信号Ｄｓのレベルは常にＨレベルである。さらに、１フレーム経過後、交流化信号ＦＲがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。
【００４５】
３．電子機器の具体例
３．１．＜プロジェクタ＞
次に、上述した電気光学装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、上記実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図９は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００４６】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【００４７】
このようにして、電気光学装置１００Ｒ，１００Ｇ，１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【００４８】
３．２．＜モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１０は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【００４９】
モバイル型コンピュータにおいては、ユーザがキーボード１２０２等を一定時間操作しなかった場合は、省電力モードに移行する。この場合、表示ユニット１２０６には「POWER SAVE」のような省電力表示が行われる。かかる表示を行う場合には階調数を高くする必要が無いため、モバイル型コンピュータにおいて動作するデバイスドライバ（ソフトウエア）の制御の下、例えば階調数「２」を指定する階調数選択信号が保持回路２４０に供給される。
【００５０】
３．３．＜携帯電話器＞
さらに、上記電気光学装置を、携帯電話器に適用した例について説明する。図１１は、この携帯電話器の構成を示す斜視図である。図において、携帯電話器１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【００５１】
３．４．＜その他＞
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００５２】
４．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上述した実施形態にあっては、必要とされる画像の階調度を２Ｎ（上記例ではＮ＝３）とした時、Ｎ＝３個のサブフィールドを設ける方式について説明したが、２Ｎ＝８個のサブフィールドを設ける方式も採用できる。この際、メモリブロック３２０，３２１，３２２に代えて、
▲１▼３ビットの階調データを、８個のサブフィールドのオン／オフを示す８ビットのデータに変換するデコーダと、
▲２▼これら８ビットのデータを各々格納する、ｍ×ｎビットの８個のメモリブロックと
をデータ変換回路３００に設けるとよい。
【００５３】
（２）上述した実施形態にあっては、交流化信号ＦＲを１フレームの周期で極性反転することとしたが、本発明は、これに限られず、例えば、２フレーム以上の周期で極性反転する構成としても良い。ただし、上述した実施形態において、データ変換回路３００は、スタートパルスＤＹをカウントするとともに、当該カウント結果を交流化信号ＦＲの遷移によってリセットすることで、現状のサブフィールドを認識する構成としたので、交流化信号ＦＲを２フレーム以上の周期で極性反転する場合には、フレームを規定するための何らかの信号を与える必要が生じる。
【００５４】
（３）上記実施形態において対向電極１０８に印加する駆動信号ＬＣＯＭは零電位であったが、各画素に印加される電圧はトランジスタ１１６の特性、蓄積容量１１９や液晶の容量等によって、電圧がシフトする場合がある。この様な場合には、対向電極１０８に印加する駆動信号ＬＣＯＭのレベルを電圧のシフト量に応じてずらしてもよい。
【００５５】
（４）また、上記実施形態においては、電気光学装置を構成する素子基板１０１を半導体基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成したが、本発明は、これに限られない。例えば、素子基板１０１を、ガラスや石英などの非晶質基板とし、ここに半導体簿膜を堆積してＴＦＴを形成する構成としても良い。このようにＴＦＴを用いると、素子基板１０１として透明基板を用いることができる。また、走査線駆動回路１３０やデータ線駆動回路１４０は外付けの構成としてもよい。さらに、タイミング信号生成回路２００、データ変換回路３００、およびデータ線駆動回路１４０を１チップにまとめたり、他の回路をまとめるような構成も可能である。
【００５６】
（５）さらに、上記実施形態は本発明を液晶を用いた電気光学装置に適用した例を説明したが、他の電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。このような電気光学装置としてはエレクトロルミネッセンス装置やプラズマディスプレイなどが考えられる。特に有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。
【００５７】
（６）上記実施形態においては、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmを順次排他的に出力することによって走査線１１２を上から順に選択する例を挙げたが、走査線１１２の選択順序はこれに限定されるものではなく、例えば走査信号を「Ｇ1,Ｇ11, Ｇ21,  … ,Ｇ2, Ｇ12, Ｇ22, … ,Ｇ3, Ｇ13, Ｇ23, … 」の如く、複数ライン毎に飛ばしながら出力し、１サブフィールド内で全ラインの走査線１１２を選択するようにしてもよい。
【００５８】
以上説明したように、各サブフィールド毎に、複数のメモリブロックのうち該サブフィールドに対応する一のメモリブロックを読出し状態に設定し、他のメモリブロックを読出し禁止状態に設定し、該一のメモリブロックからオンまたはオフ情報を読み出すから、メモリアクセスのための電力を有効に活用することができ、消費電力を低減することができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態の電気光学装置の電気的構成を示すブロック図である。
【図２】  上記実施形態における画素の構成例を示す図である。
【図３】  上記実施形態におけるデータ変換回路３００のブロック図である。
【図４】  上記実施形態におけるデータ線駆動回路１４０のブロック図である。
【図５】  上記実施形態における階調データと画素電極１１８への印加波形との関係を示すタイミングチャートである。
【図６】  上記実施形態における階調データと画素電極１１８への印加波形との関係を示す真理値表である。
【図７】  上記実施形態における電気光学装置の構造図である。
【図８】  上記実施形態の電気光学装置のタイミングチャートである。
【図９】  同電気光学装置を適用した電子機器の一例たるプロジェクタ１１００の構成を示す図である。
【図１０】  同電気光学装置を適用した電子機器の一例たるモバイル型コンピュータ１２００の正面図である。
【図１１】  同電気光学装置を適用した電子機器の一例たる携帯電話器１３００の斜視図である。
【図１２】  データ変換回路３００の読み出し制御のタイミングチャートである。
【図１３】  データ変換回路３００の読み出し制御のタイミングチャートである。
【図１４】  データ変換回路３００の読み出し制御のタイミングチャートである。
【図１５】  データ変換回路３００の読み出し制御のタイミングチャートである。
【図１６】  データ変換回路３００の書き込み制御のタイミングチャートである。
【符号の説明】
１０１……素子基板
１０１ａ……表示領域
１０５……液晶
１０８……対向電極
１１２……走査線
１１４……データ線
１１６……トランジスタ
１１８……画素電極
１１９……蓄積容量
１３０……走査線駆動回路
１４０……データ線駆動回路
２００……タイミング信号生成回路
３００……データ変換回路
３１０……書込みアドレス制御部（書込み制御部）
３２０，３２１，３２２……メモリブロック
３３０……表示アドレス制御部（読出し制御部）
３３２……オア回路
【図１】
0003876622.tif 000002
【図２】
0003876622.tif 000003
【図３】
0003876622.tif 000004
【図４】
0003876622.tif 000005
【図５】
0003876622.tif 000006
【図６】
0003876622.tif 000007
【図７】
0003876622.tif 000008
【図８】
0003876622.tif 000009
【図９】
0003876622.tif 000010
【図１０】
0003876622.tif 000011
【図１１】
0003876622.tif 000012
【図１２】
0003876622.tif 000013
【図１３】
0003876622.tif 000014
【図１４】
0003876622.tif 000015
【図１５】
0003876622.tif 000016
【図１６】
0003876622.tif 000017