(57)【特許請求の範囲】
【請求項１】
受信したＴＶ信号から得られた水平同期信号を基に、前記ＴＶ信号の水平同期が正しくとれたかを検出し、検出結果を第１の検出結果として出力する第１の検出手段と、
前記ＴＶ信号の水平同期が正しくとれている場合、水平同期信号および垂直同期信号を基に走査線数を得て、第２の検出結果として出力する第２の検出手段と、
前記第１の検出手段及び前記第２の検出手段から出力された前記第１の検出結果および前記第２の検出結果を格納する記憶手段と、
前記記憶手段内に格納された前記第１の検出結果及び前記第２の検出結果を読み出し、読み出した前記第１の検出結果及び前記第２の検出結果と、予め設定されている判定基準に基づいて、前記ＴＶ信号状態を判定し制御動作を実行する制御手段と、を備え、
ＴＶ信号状態検出装置はデータスライサーを内蔵したマイクロコンピュータであり、
前記データスライサーを構成する同期分離回路は、受信した前記ＴＶ信号を基に前記同期信号を分離し、前記第１の検出手段、前記第２の検出手段、及び、前記記憶手段は、前記データスライサーを構成するＶタイミング回路、Ｈタイミング回路、レジスタからなり、
前記制御手段は、所定のアルゴリズムに基づくソフトウェアで実現され、前記記憶手段から読み出した前記第１の検出結果及び前記第２の検出結果、および、任意に設定された前記判定基準とに基づいて、前記制御手段は、制御動作を実行することを特徴とするＴＶ信号状態検出装置。
【請求項２】
前記同期信号は、マイクロコンピュータの外部で分離され供給され、切替手段により前記同期分離回路を介さずに、前記Ｈタイミング回路及び前記Ｖタイミング回路へ供給されることを特徴とする請求項１記載のＴＶ信号状態検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、受信したＴＶ信号の状態を、例えば、マイクロコンピュータに内蔵されたデータスライサー等を用いて判定するＴＶ信号状態検出方法およびＴＶ信号状態検出装置に関するものである。
【０００２】
【従来の技術】
図５は、従来の映像信号検出装置を示すブロック図である。図５に示すように、従来の映像信号検出装置では、ＶＨＦ／ＵＨＦ受信選局復調回路５１が、ＶＨＦ／ＵＨＦテレビジョン放送信号（以下、ＴＶ信号という）を受信し、選局し、復調を行い、映像信号および音声信号を得ている。
【０００３】
そして、ビデオ回路５２は、ＶＨＦ／ＵＨＦ受信選局復調回路５１からの映像信号に対して映像信号処理を行い、表示用の映像信号を作成し、作成した映像信号を映像表示手段（図示せず）へ送り表示させていた。
【０００４】
同期分離回路５３は、ＶＨＦ／ＵＨＦ受信選局復調回路５１からの映像信号から同期信号を分離し、抵抗Ｒ、コンデンサＣからなるフイルタ回路５４を介して同期信号として、マイクロコンピュータ５５の信号検出端子へ出力する。
【０００５】
マイクロコンピュータ５５は、信号検出端子を介して入力した同期分離回路５３からの同期信号の同期パルスの数を、タイマカウンタ５６を用いてカウントし、映像信号の有無の判別を行っている。この判別結果に基づいて、マイクロコンピュータ５５はＡＦＴ信号を得る。また、正規のチューニングの判別を行い、無音声信号ミュートに利用する場合もある。
【０００６】
例えば、ＴＶ信号としてＮＴＳＣ方式の映像信号を入力した場合、水平同期信号ｆＨのパルス周期は６３．５μｓｅｃであるので、マイクロコンピュータ５５のパルスカウント読み込み周期（読み込み期間）を、例えば、２ｍｓｅｃとすれば、３１ｆＨカウントが標準となる。この場合、正規の映像信号ならばカウント数３１となる（周期的にカウント数が３２となる場合もあるが、無視する）。一方、無信号ノイズの場合はノイズ周波数が高いので３１よりカウント数が大きく、ＦＭラジオ等の信号の場合は３１よりカウント数が小さくなる。このような方法で、信号有無の判別を行っている。
【０００７】
【発明が解決しようとする課題】
従来の映像信号検出装置は上記したように構成されていたので、マイクロコンピュータ５５の外部の同期分離回路５３により同期・分離された同期信号をマイクロコンピュータ５５の入力ポートを介してマイクロコンピュータ５５内部に入力した後、タイマカウンタ５６で同期信号の同期パルスをカウントし、得られたカウント値からＴＶ信号状態を判別していた。従って、マイクロコンピュータ５５の１つの入力ポートとタイマカウンタ５６とが、このＴＶ信号状態の判定のために専用されるので他の用途に使用することができなかった。
【０００８】
この発明は上記の課題を解決するためになされたもので、マイクロコンピュータの１つのポートやタイマカウンタを占有することなく、外部から入力されたＴＶ信号の状態を、例えば、マイクロコンピュータに内蔵されたデータスライサーを用いて判定可能なＴＶ信号状態検出方法及びＴＶ信号状態検出装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、この発明に係るＴＶ信号状態検出装置は、受信したＴＶ信号から得られた水平同期信号を基に、前記ＴＶ信号の水平同期が正しくとれたかを検出し、検出結果を第１の検出結果として出力する第１の検出手段と、前記ＴＶ信号の水平同期が正しくとれている場合、水平同期信号および垂直同期信号を基に走査線数を得て、第２の検出結果として出力する第２の検出手段と、前記第１の検出手段及び前記第２の検出手段から出力された前記第１の検出結果および前記第２の検出結果を格納する記憶手段と、前記記憶手段内に格納された前記第１の検出結果及び前記第２の検出結果を読み出し、読み出した前記第１の検出結果及び前記第２の検出結果と、予め設定されている判定基準に基づいて、前記ＴＶ信号状態を判定し制御動作を実行する制御手段と、を備え、ＴＶ信号状態検出装置はデータスライサーを内蔵したマイクロコンピュータであり、前記データスライサーを構成する同期分離回路は、受信した前記ＴＶ信号を基に前記同期信号を分離し、前記第１の検出手段、前記第２の検出手段、及び、前記記憶手段は、前記データスライサーを構成するＶタイミング回路、Ｈタイミング回路、レジスタからなり、前記制御手段は、所定のアルゴリズムに基づくソフトウェアで実現され、前記記憶手段から読み出した前記第１の検出結果及び前記第２の検出結果、および、任意に設定された前記判定基準とに基づいて、前記制御手段は、制御動作を実行することを特徴とする。
【００１１】
また、この発明のＴＶ信号状態検出方法では、前記データスライサー内の前記同期分離回路を介さずに、前記データスライサーの外部で得られ供給される同期信号を用いて、前記第１の検出結果、及び、前記第２の検出結果を得ることを特徴とするものである。
【００１２】
また、この発明のＴＶ信号状態検出方法では、前記判定基準は、ソフトウェアにより任意に設定されることを特徴とするものである。
【００１３】
この発明のＴＶ信号状態検出装置は、受信したＴＶ信号から得られた同期信号を基に、前記ＴＶ信号の同期が正しくとれたかを検出し、検出結果を第１の検出結果として出力する第１の検出手段と、前記ＴＶ信号の同期が正しくとれている場合、前記同期信号を基に走査線数を得て、第２の検出結果として出力する第２の検出手段と、前記第１の検出手段及び前記第２の検出手段から出力された前記第１の検出結果および前記第２の検出結果を格納する記憶手段と、前記記憶手段内に格納された前記第１の検出結果及び前記第２の検出結果を読み出し、読み出した前記第１の検出結果及び前記第２の検出結果と、予め設定されている判定基準に基づいて、前記ＴＶ信号状態を判定し制御動作を実行する制御手段と、を備え、ＴＶ信号状態検出装置はデータスライサーを内蔵したマイクロコンピュータであり、前記データスライサーを構成する同期分離回路は、受信した前記ＴＶ信号を基に前記同期信号を分離し、前記第１の検出手段、前記第２の検出手段、及び、前記記憶手段は、それぞれ、前記データスライサーを構成するＶタイミング回路、Ｈタイミング回路、レジスタであることを特徴とするものである。
【００１５】
また、この発明のＴＶ信号状態検出装置では、前記同期信号は、マイクロコンピュータの外部で分離され供給され、切替手段により前記同期分離回路を介さずに、前記Ｈタイミング回路及び前記Ｖタイミング回路へ供給されることを特徴とするものである。
【００１６】
また、この発明のＴＶ信号状態検出装置では、前記制御手段は、所定のアルゴリズムに基づくソフトウェアで実現され、前記記憶手段から読み出した前記第１の検出結果及び前記第２の検出結果、および、任意に設定された前記判定基準とに基づいて、前記制御手段は、制御動作を実行することを特徴とするものである。
【００１７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
【００１８】
実施の形態
図１は、この発明の実施の形態に関わるＴＶ信号状態検出装置を示すブロック図である。図１は、ＴＶ信号状態検出装置として、マイクロコンピュータに内蔵されたデータスライサーを用いた例を示しているが、この発明はこの実施の形態に限定されるものではない。
【００１９】
アンテナやケーブルを介し受信されたＴＶ信号は、受信選局復調回路（図示せず）等から、コンポジットビデオ信号（以下、ビデオ信号という）として、図１に示すマイクロコンピュータに内蔵されたデータスライサー内に入力される。
【００２０】
ビデオ信号入力端子Ｔ１，Ｔ２の直前に、ローパスフイルタ、電圧増幅器、コンデンサＣ１，Ｃ２が設けられており、そこでは、ビデオ信号からノイズやカラーバーストを除去する。その後、ビデオ信号はビデオ信号入力端子Ｔ１，Ｔ２へ入力され、同期分離回路１及びデータ分離回路５へ入力される。尚、データ分離回路５は、ビデオ信号に重畳されたキャプションデータを分離するための回路であるが、ここではその詳細な説明を省略する。
【００２１】
同期分離回路１は、入力したビデオ信号からＨＤ／ＶＤ同期信号を分離する。シンクチップクランプ回路１１とコンパレータ１２とにより、所定の基準電圧１のレベルで分離されたＨＤ／ＶＤ同期信号が得られる。この基準電圧１のレベルは、用途に応じてユーザが任意の値に設定することが出来る。
【００２２】
得られた同期信号は、スイッチＳ１を介して、Ｈタイミング回路２へ出力される。Ｈタイミング回路２は、ＨＤ／ＶＤ同期信号から水平同期信号を検出する。また、ビデオ信号をクランプするためのクランプパルスを発生し、データ分離回路５内のペデスタルクランプ回路５ａへ出力する。また、Ｈタイミング回路２は、水平同期信号の周期の変化を検出し、スライスレベル制御回路６を介してサンプリングクロック発生器７へ検出結果を出力する。
【００２３】
Ｖタイミング回路３は、Ｈタイミング回路２から得られた水平同期信号の周期に関する検出結果を入力し、同期がとれているか否かを示す値をスライサステータスリードレジスタ４内のフラグＧＯＯＤＶ（１ビット）へ出力する。さらに、ＨＤ／ＶＤ同期信号から垂直同期信号を検出し、走査線の数をカウントして、カウント結果をスライサステータスリードレジスタ４内のフラグＦＬＩＮＥの領域（５ビット）へ書き込む。
【００２４】
図２は、スライサステータスリードレジスタ４の構成を示す説明図である。
【００２５】
図１に示したマイクロコンピュータに内蔵されたデータスライサーは、スライサステータスリードレジスタ４を備えており、そこには、２つの状態フラグＧＯＯＤＶ（１ビット）及びＦＬＩＮＥ（５ビット）の値が格納される。
【００２６】
フラグＧＯＯＤＶは１ビットで構成され、外部から入力されたビデオ信号の同期がとれているか否かを示すフラグである。また、フラグＦＬＩＮＥは５ビットで構成され、データスライサーが検出しているＴＶ信号の走査線数に相当する値が設定される。
【００２７】
フラグＦＬＩＮＥ内の１ビット領域のＦＬＩＮＥ４は１又は０の値をとり、４ビット領域のＦＬＩＮＥ０〜３は０〜Ｆの値をとる。
【００２８】
この発明の実施の形態に係るＴＶ信号状態検出装置およびＴＶ信号状態検出方法は、この２つのフラグＧＯＯＤＶおよびフラグＦＬＩＮＥを用いて、所定の判断基準に基づくアルゴリズムで組まれたソフトウェアの動作に従って、外部からデータスライサーへ供給されるビデオ信号の状態を判定し、判定結果に基づいて各種制御動作を行う。この所定の判断基準に基づくアルゴリズムで組まれたソフトウェアは、図１では制御手段８に相当するものである。従って、ビデオ信号の状態を判定するために用いられる判定基準は、用途に応じて任意の値に設定可能である。
【００２９】
図３は、この発明の実施の形態に係るＴＶ信号状態検出方法を示すフローチャートである。例えば、正規ＮＴＳＣのＴＶ信号を入力した場合、同期分離回路１において、ビデオ信号の同期をとり同期信号を分離する（ステップＳ１）。その後、Ｈタイミング回路２を経て、Ｖタイミング回路３で同期が正しくとれたかを判定する（ステップＳ２）。正しく同期がとれない場合は、フラグＧＯＯＤＶへ値０を出力し処理の流れはステップＳ６へ進む、そして、ソフトウェアにより、このフラグＧＯＯＤＶの値を読み出し、フラグＧＯＯＤＶが０であった場合は、受信したＴＶ信号の状態は規格外信号、無信号、あるいは弱電界であることが分かる（ステップＳ６）。
【００３０】
一方、ステップＳ２で同期が正しくとれたと判定した場合、即ち、フラグＧＯＯＤＶに値１が設定された場合、処理の流れはステップＳ３へ進む。そこで、Ｖタイミング回路３は水平同期信号および垂直同期信号を基に走査線数をカウントする（ステップＳ３）。カウントされた走査線数を示すデータは、Ｖタイミング回路３により、スライサステータスリードレジスタ４内のフラグＦＬＩＮＥへ出力される。その後、ソフトウェアによりフラグＦＬＩＮＥ内の値を読み出し、走査線数が所定の判定基準である許容範囲内であるかを判定し（ステップＳ４）、許容範囲内であれば規格内信号で強電界であると判定し（ステップＳ５）所定の処理動作を行う。この判定基準としての許容範囲は、ソフトウェアで任意に設定可能なので、ＴＶセットメーカで任意の値に設定することができる。
【００３１】
このように、ソフトウェアによりスライサステータスリードレジスタ４内のフラグＧＯＯＤＶ及びフラグＦＬＩＮＥの値を読み出し、例えば、フラグＧＯＯＤＶが１（ＧＯＯＤＶ＝１）、フラグＦＬＩＮＥが１ＦＨ（ＦＬＩＮＥ＝１ＦＨ）である場合、受信したＴＶ信号は、規格内ＴＶ信号であると判断することができる。
【００３２】
また、入力したＴＶ信号のレベルが減衰しているような場合、具体的には、ＴＶ信号の映像にノイズがのっているような場合では、フラグＧＯＯＤＶの値とフラグＦＬＩＮＥの値とをチエックすることで、受信したＴＶ信号の状態を判定することができる。
【００３３】
図４は、実際のＮＴＳＣＴＶ信号の受信状態を示す説明図である。図４において、（ａ）は正常な状態である正規ＴＶ信号（正規ＮＴＳＣＴＶ信号）を示しており（ＧＯＯＤＶ＝１，ＦＬＩＮＥ＝１Ｆ）、（ｂ）は弱電界状態の正規ＴＶ信号を示しており（ＧＯＯＤＶ＝１，ＦＬＩＮＥ＝Ｘ、（０≦Ｘ≦１Ｅ））、（ｃ）はほとんど受信不可能なレベルの正規ＴＶ信号を示している（ＧＯＯＤＶ＝１，ＦＬＩＮＥ＝０６）。
【００３４】
図４の（ａ）に示した場合では、減衰が無い正常な受信状態の正規ＴＶ信号を入力しており、データスライサー内のＶタイミング回路３が正規ＮＴＳＣＴＶ信号の正確な走査線数をカウントすることができる。従って、スライサステータスリードレジスタ４内のフラグＧＯＯＤＶには値１，フラグＦＬＩＮＥには値１Ｆがセットされる。
【００３５】
一方、図４の（ｂ）に示した場合では、減衰した正規ＴＶ信号を入力しており、データスライサー内のＶタイミング回路３が、正規ＴＶ信号の正確な走査線数をカウントすることができない場合が発生するので、スライサステータスリードレジスタ４内のフラグＧＯＯＤＶには値１，フラグＦＬＩＮＥには値Ｘがセットされる。但し、Ｘは、０≦Ｘ≦１Ｅの値をとる（以下同様）。
【００３６】
同様に、図４の（ｃ）に示した場合では、減衰した正規ＴＶ信号を入力しており、データスライサー内のＶタイミング回路３が正確な走査線数をカウントすることが不可能なので、スライサステータスリードレジスタ４内のフラグＧＯＯＤＶには値１，フラグＦＬＩＮＥには例えば、値０６がセットされる。
【００３７】
このように、データスライサー内のＶタイミング回路３により得られるフラグＦＬＩＮＥのＸ値をソフトウェア等によりチエックすることで、入力したＴＶ信号の状態を知ることができる。従って、フラグＦＬＩＮＥの値をチエックし、入力したＴＶ信号が視聴レベルにない状態、例えば、無信号状態やノイズが多い場合等を推測して、映像や音声をカットするような処理を実行することができる。この映像や音声のカットの基準は、ＴＶセットメーカにより異なるが、Ｘの値をその判定基準にすることが可能である。また、規格外の信号が入力された場合は、フラグＧＯＯＤＶの値はゼロとなり（ＧＯＯＤＶ＝０）規格外の信号と判断することができる。
【００３８】
尚、上記の実施の形態では、データスライサー内の同期分離回路１を用いて、ビデオ信号からＨＤ／ＶＤ同期信号を同期し分離したが、ＴＶセットの仕様により、データスライサーの外部で既にＨＤ／ＶＤ同期信号の同期および分離がなされている場合は、ＨＤ／ＶＤ同期信号を直接に入力して受信状態の判定を行うことができる。その場合、スイッチＳ１およびスイッチＳ２を介して、外部から入力されたＨＤ／ＶＤ同期信号を得るように切り替える。入力したＨＤ／ＶＤ同期信号に関するその後の処理は上記した場合と同様なので、ここではその説明を省略する。
【００３９】
【発明の効果】
以上のように、この発明のＴＶ信号状態検出装置およびＴＶ信号状態検出方法によれば、例えば、マイクロコンピュータに内蔵されたデータスライサーを用いてスライサステータスリードレジスタ内に設定されたフラグＧＯＯＤＶおよびフラグＦＬＩＮＥの値をソフトウェアで読みだし、入力したＴＶ信号の受信状態を判定するようにしたので、即ち、入力したＴＶ信号が規格信号状態か、規格外信号状態か、弱電界信号状態か、無信号状態か等の受信状態を判定するようにしたので、マイクロコンピュータの入力ポートやタイマカウンタを占有することなくＴＶ信号の受信状態を判定することができる。また、一般に、ＴＶセットのメーカにより判定基準は異なるが、この発明を用いれば、用途・目的に応じて任意の範囲となるように調整することができるので、幅広い用途に適用可能であるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態に係るＴＶ信号状態検出装置を示すブロック図である。
【図２】スライサステータスリードレジスタの構成を示す説明図である。
【図３】この発明の実施の形態に係るＴＶ信号状態検出方法を示すフローチャートである。
【図４】入力ＴＶ信号の状態を示す説明図である。
【図５】従来の映像信号検出装置を示すブロック図である。
【符号の説明】
１  同期分離回路、２  Ｈタイミング回路、３  Ｖタイミング回路、４  スライサステータスリードレジスタ、５  データ分離回路、６  スライスレベル制御回路、７  サンプリングクロック発生回路、８  制御手段（ソフトウェア）、１１  シンクチップクランク回路、１２  コンパレータ、５１  ペデスタルクランプ回路、５２  コンパレータ。
【図１】
0004021610.tif 000002
【図２】
0004021610.tif 000003
【図３】
0004021610.tif 000004
【図４】
0004021610.tif 000005
【図５】
0004021610.tif 000006