(57)【特許請求の範囲】
【請求項１】
多ビットのＰＣＭデータをデータストリームに変換するデルタシグマ変調回路と、
前記データストリームが入力される低域ろ波回路と、
自身の反転入力端子、または、非反転入力端子の少なくとも一方には、前記低域ろ波回路によってろ波された信号が、インピーダンス可変または固定の第１のインピーダンス素子を介して入力されるようになっているとともに、自身の入力端子と出力端子との間に、ゲート端子の電圧によりインピーダンスが変化するＭＯＳトランジスタとインピーダンス固定の第２のインピーダンス素子とが並列に接続された演算増幅器を備えるミュート回路と、を有し、
前記ＭＯＳトランジスタは、非ミュート時はオフ状態であり、ミュートする時は前記ゲート端子の電圧が緩やかに変化して、オフ状態からオン状態になることを特徴とするＤ／Ａ変換器。
【請求項２】
請求項１において、さらに、
ＰＣＭデータが所定時間無音となる状態が継続することを検出する無音検出回路を含み、
前記無音検出回路が、ＰＣＭデータの所定時間無音となる状態を検出した時、前記ミュート回路の増幅率を小さくするように構成したことを特徴とするＤ／Ａ変換器。
【請求項３】
請求項１および２のいずれかにおいて、
前記ミュート回路の増幅率が、緩やかに変化するように構成したことを特徴とするＤ／Ａ変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号をアナログ信号に変換するＤ／Ａ変換器に係わり、特に、Ｓ／Ｎ比（フルスケール信号出力と無信号時の残留雑音との比）を向上可能なデルタシグマＤ／Ａ変換器に関する。
【０００２】
【従来の技術】
デルタシグマＤ／Ａ変換器は、高分解能と直線性が良いため、近年、オーディオ機器やビデオ機器への応用が活発に行われている。
【０００３】
デルタシグマＤ／Ａ変換器は、例えば、あるサンプリングレートの１６ビットのＰＣＭ信号が与えられると、これをよりサンプリングレートの高いＰＣＭ信号に変換した後、デジタルシグマ変調器により１ビットのビットストリーム信号に変換し、このビットストリーム信号に対応するアナログ基準電位＋Ｖ、−Ｖに変換され、ローパスフィルタ回路を介してアナログ信号に変換される。
【０００４】
デルタシグマ変調されることにより、ＰＣＭ信号変換時に発生する量子化ノイズを高域にシフトさせ、低周波数領域でのノイズを小さくする。これはノイズシエーピングと称されていて、このノイズシエーピングによって低周波数領域に存在する音声帯域のＳ／Ｎ比を大幅に向上することが可能となる。
【０００５】
また、デルタシグマＤ／Ａ変換器では、ノイズシェーピング後のＰＣＭ信号をＤ／Ａ変換するが、アナログ信号には高域にシフトした量子化ノイズが有るため、例えば、スイッチト・キャパシタ・フィルタ（ＳＣＦ）等の低域ろ波回路を通して音声帯域外のノイズを除去している。
【０００６】
また、Ｄ／Ａ変換器においては、Ｓ／Ｎ比を大きくしたいという要望があり、これを実現するために、無音時にはシステムクロックの漏れやノイズ等が出力されないように回路系の一部を電気的に切り離す出力パス切断や、信号をミューティングするといったことが提案されていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、出力パスの切断では、切断時や接続時にパスの電圧を保持することが難しくノイズが発生してしまうという問題がある。
【０００８】
また、重み付け電流源型等の通常のＤ／Ａ変換器であれば、ＰＣＭデジタル信号が一定であれば、スイッチの切換もなく、スイッチングノイズは発生しないがデルタシグマ変調器では、ＰＣＭ信号が一定の場合でも、１ビット信号として、基準電圧を中心に「＋１」と「−１」に相当する信号が交互に出力されており、原理的にスイッチングノイズが大きいという問題がある。
【０００９】
本発明は、このような従来の課題を解決するためになされたもので、その目的は、Ｓ／Ｎ比を向上可能なデルタシグマＤ／Ａ変換器を提供する点にある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、多ビットのＰＣＭデータをデータストリームに変換するデルタシグマ変調回路と、前記データストリームが入力される低域ろ波回路と、自身の反転入力端子、または、非反転入力端子の少なくとも一方には、前記低域ろ波回路によってろ波された信号が、インピーダンス可変または固定の第１のインピーダンス素子を介して入力されるようになっているとともに、自身の入力端子と出力端子との間に、ゲート端子の電圧によりインピーダンスが変化するＭＯＳトランジスタとインピーダンス固定の第２のインピーダンス素子とが並列に接続された演算増幅器を備えるミュート回路と、を有し、前記ＭＯＳトランジスタは、非ミュート時はオフ状態であり、ミュートする時は前記ゲート端子の電圧が緩やかに変化して、オフ状態からオン状態になることを特徴とするＤ／Ａ変換器である。
【００１１】
なお、第１のインピーダンス素子を可変または固定とすると共に、第２のインピーダンス素子を可変として、ミュート回路の増幅率を可変とすればよい。
また、請求項２に係る発明は、請求項１において、さらに、
ＰＣＭデータが所定時間無音となる状態が継続することを検出する無音検出回路を含み、
前記無音検出回路が、ＰＣＭデータの所定時間無音となる状態を検出した時、前記ミュート回路の増幅率を小さくするように構成したことを特徴とする。
【００１２】
さらに、請求項３に係る発明は、請求項１および２のいずれかにおいて、
前記ミュート回路の増幅率が、緩やかに変化するように構成したことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しつつ説明する。
図１は本発明の実施の形態にかかるＤ／Ａ変換器のブロック構成図であり、このＤ／Ａ変換器は、ＰＣＭ信号Ｄinが与えられると、サンプル点間の信号を補間するデジタルインターポレーションフィルタ１０と、デジタル信号のデルタシグマ変調を行うデジタルデルタシグマ変調器２０と、１ビットのデジタル信号のＤ／Ａ変換を行う１ｂｉｔＤ／Ａ変換器３０と、ローパスフィルタ４０と、ローパスフィルタ５０と、無音時に信号をミューティングするためのミュート回路６０と、ＰＣＭデータが所定時間無音である状態が継続することを検出する無音検出回路７０とを有する。そして、無音検出回路７０は制御線１００によってミュート回路６０の所定部と接続されている。
【００１４】
なお、ローパスフィルタ４０は、例えば、２次スイッチトキャパシタフィルタ（ＳＣＦ）で構成し、ローパスフィルタ５０は、例えば、抵抗、コンデンサからなるＲＣフィルタ（スムージングフィルタ（ＳＭＦ）とも称する）で実現可能である。また、１ｂｉｔＤ／Ａ変換器３０は、差動アナログ信号を出力することが好ましく、この場合、ローパスフィルタ４０、５０も差動動作し、ミュート回路６０で差動入力をシングルエンド出力に変換する。
【００１５】
図２は、無音検出回路７０の構成図の例であり、無音検出回路７０は、ＰＣＭ信号が「０」であることを検出する無音検出部７１と、この無音検出部７１による検出結果に基づいてＰＣＭ信号が「０」である時間を計数するカウンタ７２と、このカウンタ７２の計数結果が所定値以上の時、無音状態であると判断してミュート回路６０に制御線１００を介して制御信号を供給する制御部７３とを有している。
【００１６】
図３は、ミュート回路６０の回路図であり、ミュート回路６０は、音声信号を出力する出力端子を備える演算増幅器６５を備え、演算増幅器６５の反転入力端子および非反転入力端子の夫々には抵抗Ｒ１が接続されている。
【００１７】
また、演算増幅器６５の反転入力端子と出力端子との間には、ＭＯＳトランジスタ６１および抵抗Ｒ２が並列に接続されていて、一方、演算増幅器６５の非反転入力端子と出力端子との間には、ＭＯＳトランジスタ６２および抵抗Ｒ２が並列に接続されている。
【００１８】
さらに、ＭＯＳトランジスタ６１とＭＯＳトランジスタ６２のゲート端子には制御線１００が接続されていて、演算増幅器６５の非反転入力端子と出力端子との間に接続された、ＭＯＳトランジスタ６２および抵抗Ｒ２の一方側はアナログ基準電位であるＡＧＮＤに接続されている。
【００１９】
ＭＯＳトランジスタ６１、６２の抵抗値はゲート端子の電圧で変動し、このＭＯＳトランジスタによる抵抗と抵抗Ｒ２との並列による合成抵抗をＲとすると、ミュート回路６０の増幅率は「Ｒ／Ｒ１」となる。例えば、Ｒ１を４０（ｋΩ）、Ｒ２を１７（ｋΩ）とし、無音検出回路７０から制御信号として０（Ｖ）が入力される場合には、合成抵抗Ｒは１７（ｋΩ）であり、増幅率は０．４２５であるが、無音検出回路７０から制御信号として５（Ｖ）が供給された場合には、ＭＯＳトランジスタ６１、６２はオンして、合成抵抗Ｒは５００（Ω）となり増幅率は、０．０１２５となる。
【００２０】
次に、図１乃至図３を参照して回路の動作について説明する。
ＰＣＭ信号Ｄinとして「１６ｂｉｔ，ｆｓ（サンプリング周波数）＝４４．１（ＫＨｚ）」の信号が入力されたとすると、デジタルインターポレーションフィルタ１０はサンプル点間の信号を補間して、「１６ｂｉｔ，６４ｆｓ（サンプリング周波数）＝２．８２２４（ＭＨｚ）」の信号を出力する。
【００２１】
この信号が入力されたデジタルデルタシグマ変調器２０はこの信号のデルタシグマ変調を行い、「１ｂｉｔ，６４ｆｓ（サンプリング周波数）＝２．８２２４（ＭＨｚ）」の信号を出力する。１ｂｉｔＤ／Ａ変換器３０は、この信号をＤ／Ａ変換して出力する。
【００２２】
さらに、この出力信号は、ローパスフィルタ４０、５０によって高域部分がろ波される。そして、このろ波された信号はミュート回路６０に入力される。通常時は、ミュート回路６０は入力された信号を前述したように、「Ｒ／Ｒ１」で定まる増幅率で差動増幅して出力端子を介してアナログ信号として出力する。
【００２３】
さて、ＰＣＭ信号が「０」である場合、無音検出部７１がＰＣＭ信号が「０」であることを検出して、カウンタ７２はこの無音検出部７１による検出結果に基づいてＰＣＭ信号が「０」である時間を計数する。そして、制御部７３は、カウンタ７２の計数結果が所定値以上の時、無音状態であると判断してミュート回路６０に制御線１００を介して制御信号を供給する。
【００２４】
これによって、ＭＯＳトランジスタ６１、６２がオン状態となり、ミュート回路６０の増幅率が小さくなり、よって、ミュート回路６０より前段の回路が発生するノイズが無視できるレベルまで抑圧される。このとき、ＭＯＳトランジスタ６１、６２に入力される制御信号が急激に変化するとノイズの原因となるため、図４に示すように、ゲート電圧を緩やかに変化させると、合成抵抗Ｒも１０（ｍｓｅｃ）程度に緩やかに変化し、ミュート回路自体がノイズの発生源とはならない。なお、図４中、ＶTHはしきい値電圧である。
【００２５】
以上のように構成することにより、ローパスフィルタ４０、５０、および、ミュート回路６０の夫々でのノイズレベルをＮ１、Ｎ２、Ｎ３とすると、有音時（通常動作時）のノイズレベルは「Ｎ１＋Ｎ２＋Ｎ３」であるが、本発明の実施形態によれば、無音時のノイズレベルはミュート回路６０のみのノイズレベルであるＮ３となり、Ｓ／Ｎ比が向上できる。
【００２６】
さらに、本発明の実施形態によれば、簡素な構成で従来問題となっていた切断時のノイズ等を発生させずに、自動的にミューティングを行ってＳ／Ｎ比を向上させることができる。
【００２７】
なお、多ビットのデルタシグマ変調器を用いることも可能であり、その場合には、１ｂｉｔＤ／Ａ変換器の替わりに、例えば４ビット等の多ビットＤ／Ａ変換器を用いれば良い。
【００２８】
（実験値）
具体的な実験値を例示すると以下のようになる。抵抗Ｒ１「４０ｋ（Ω）」、抵抗Ｒ２「１７ｋ（Ω）」とし、１６ビット、４４．１（ＫＨｚ）のＰＣＭ信号を入力すると、従来ではＳ／Ｎ比が１００（ｄＢ）であったものが、この発明によればＳ／Ｎ比が１１０（ｄＢ）となり、Ｓ／Ｎ比の改善が見られた。
【００２９】
なお、以上の実施の形態ではＲ２と並列接続するＭＯＳトランジスタを制御して、Ｒ２とＭＯＳトランジスタとの合成抵抗を変化するようにしてミュート回路６０の増幅率を変化させたが、Ｒ１とＭＯＳトランジスタとの合成抵抗を変化するようにしてミュート回路６０の増幅率を変化させるようにしても良い。
【００３０】
【発明の効果】
以上説明したように、請求項１に係る発明によれば、デルタシグマ変調回路が多ビットのＰＣＭデータをデータストリームに変換し、ローパスフィルタがデータストリームの高域成分をろ波し、ミュート回路の増幅率を可変としたので、簡単な構成でＳ／Ｎ比を向上させることが可能となる。
【００３１】
また、請求項２に係る発明によれば、請求項１の効果に加えて、さらに、無音検出回路がＰＣＭデータの所定時間のゼロ状態を検出した時、ミュート回路の増幅率を小さくすることにより、不要なノイズを発生させることが無く、自動的にミューティングを行ってＳ／Ｎ比を向上させることができる。
【００３２】
さらに、請求項３に係る発明によれば、ミュート回路の増幅率が、緩やかに変化するので、不要なノイズの発生がなくなるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるＤ／Ａ変換器のブロック構成図である。
【図２】無音検出回路の構成図である。
【図３】ミュート回路の回路図である。
【図４】ミュート回路の動作の説明図である。
【符号の説明】
１０  デジタルインターポレーションフィルタ
２０  デジタルデルタシグマ変調器
３０  １ビットＤ／Ａ変換器
４０  ローパスフィルタ
５０  ローパスフィルタ
６０  ミュート回路
６１  ＭＯＳトランジスタ
６２  ＭＯＳトランジスタ
６５  演算増幅器
７０  無音検出回路
７１  無音検出部
７２  カウンタ
７３  制御部
１００  制御線
Ｒ１  抵抗
Ｒ２  抵抗
【図１】
0003885911.tif 000002
【図２】
0003885911.tif 000003
【図３】
0003885911.tif 000004
【図４】
0003885911.tif 000005