(57)【特許請求の範囲】
【請求項１】
光半導体素子と光ファイバを光結合させる光学素子搭載基板であって、
シリコンを主構成元素とする基板と、
前記光ファイバが設置されるための保持部と、
前記基板上に形成される、薄膜電極、薄膜コンデンサ、外部から連結されるワイヤの端部が接続されるための第一の領域、光半導体素子を搭載する領域、及び前記光半導体素子の温度を測定するための温度センサ、を有し、
前記薄膜電極は、前記第一の領域と前記光半導体素子を搭載する領域とを連絡し、
前記光半導体素子が搭載される領域と前記保持部とを結ぶ線の一方側に前記第一の領域と前記薄膜コンデンサが形成され、他方側に前記温度センサが形成されることを特徴とする光学素子搭載基板。
【請求項２】
光半導体素子と光ファイバとをレンズを介して光結合させる光学素子搭載基板であって、
シリコンを主構成元素とする基板と、
前記光ファイバが設置されるために前記シリコンの一主面に形成された第一の溝部と、前記光レンズが設置されるために前記シリコンの一主面に形成された第二の溝部と、
前記第二の溝部の周囲の前記基板上に形成される、薄膜電極、フィルタ回路を構成する抵抗とコンデンサ、外部から連結されるワイヤの端部が接続されるための第一の領域、光半導体素子を搭載する領域、及び前記光半導体素子の温度を測定するための温度センサを有し、
前記コンデンサは、薄膜電極と薄膜コンデンサの少なくとも一方を備え、
前記薄膜電極は前記第一の領域と光半導体素子を搭載する領域とを連絡し、
前記光半導体素子が搭載される領域と前記第一の溝部とを結ぶ線の一方側に前記第一の領域及び前記抵抗と前記コンデンサが形成され、他方側に前記温度センサが形成されることを特徴とする光学素子搭載基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光学素子搭載基板に係り、光半導体素子と光ファイバまたはレンズとを光結合させ光学素子搭載基板に関する。
【０００２】
【従来の技術】
従来、光半導体素子と光ファイバまたはレンズとを光結合させる搭載基板であるシリコンオプティカルベンチとして、特開平8-201660号公報に開示された構造があった。このシリコンオプティカルベンチには、光ファイバや球状レンズを搭載固定するためのシリコン異方性エッチングによるＶ溝が形成されていた。
【０００３】
また、高速伝送可能な小型光モジュール用のシリコンオプティカルベンチとして、特開2001-36182号公報に開示された構造があった。これには、誘電体膜上に光半導体素子用の引き出し配線となる薄膜電極が形成されていた。また、その薄膜電極のボンディングパッド部はシリコン基板上の誘電体膜が除かれた領域に形成されていた。
【０００４】
また、特開平5-315707号公報には、Ｖ50Ｒｕ50合金からなる薄膜温度センサを備える構造が開示されている。
【０００５】
【発明が解決しようとする課題】
しかし、上記公知例に記載された形態では、光半導体素子と光ファイバや、レンズの光結合が容易にでき、高周波信号の劣化を抑えて、高集積化できる光学素子搭載基板を提供するには、前記公知例では十分でないことを見出した。特開平8-201660号公報では、シリコンの異方性エッチングによるＶ溝がある凹凸基板に、光半導体素子を実際に駆動させるために必要な光半導体素子に通電するための部材等について記載されていない。
【０００６】
一方、データの伝送速度が高速化するにつれて薄膜電極やボンディングワイヤで伝送信号が劣化する問題がある。この劣化を低減させるためには、光半導体素子と薄膜電極とのインピーダンス整合を取ることと、ボンディングワイヤの長さをできるだけ短くして寄生インダクタンス成分を抑えることとが重要である。インピーダンス整合をとるためには、Ｖ溝が形成された凹凸基板に配線パターンとなる薄膜電極を高精度に形成する必要があり、ボンディングワイヤの長さを短くするためには、薄膜電極の配置を工夫する必要がある。また、高周波の信号を取り扱うためパルス信号成分にオーバシュート等のノイズが発生する。そのためノイズカット用のフィルタ回路（ＲＣ回路等）が必要となる。
さらに、特開2001-36182号公報では、光半導体素子を実際に駆動させるために必要な光半導体素子に通電するための部材等を他の基板上に形成して、多くの基板間をワイヤで各々を結合する複雑な構造になる。また、光ファイバまたはレンズを搭載するための溝がなく、凹凸の無いシリコン基板に薄膜電極が形成された構造である。そのため、シリコンオプティカルベンチの他に光ファイバやレンズを搭載するために光フェルール等の別部品が必要となる。このため、光モジュールの部品点数が増え、各光部品間で光結合をさせるための組み立て工程に時間を要し、生産性を低下させる。また、各部品同士の結合損失も累積しやすい。
【０００７】
そこで、本発明の目的は、光半導体素子と光ファイバや、レンズの光結合が容易にでき、高周波信号の劣化を抑えて、高集積化できる光学素子搭載基板を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、以下に示す構造をとることができる。
【０００９】
例えば、光半導体素子と光ファイバ或いは更にレンズとの光結合が容易に可能となる光ファイバやレンズ搭載部を備える前記光学素子搭載基板上に、高周波伝送信号の劣化を抑える薄膜電極やノイズ除去用のＲＣフィルタ回路（あるいは薄膜抵抗と薄膜コンデンサ）或いは更に薄膜温度センサを併せて備える構造にした光学素子搭載基板である。
【００１０】
具体的には、一例として以下の形態をとることができる。
（１）光半導体素子と光ファイバとを光結合させる光学素子搭載用基板であって、前記基板上に形成される絶縁膜と、前記光ファイバが設置されるために前記基板に形成された保持部と、前記保持部の周囲に位置する前記絶縁上に形成される薄膜電極と前記薄膜コンデンサと、を有する。前記絶縁膜は例えば、当該基板内部より抵抗が高い膜である。また、更に温度センサを前記絶縁膜上に搭載することが好ましい。
（２）または、光学素子搭載用基板であって、前記光ファイバと前記レンズが設置されるために前記基板に形成された溝部と、前記基板上に形成される、薄膜電極、フィルタ回路を構成する抵抗とコンデンサ、及び前記コンデンサと間隔を介して配置される薄膜温度センサと、前記薄膜電極に電気的に連絡するように前記光半導体素子を搭載する領域に形成されたはんだ膜と、前記フィルタ回路は、少なくとも薄膜抵抗或いは薄膜コンデンサの一方を有する。なお、前記はんだ膜は、前記薄膜電極の上に配置される領域を有する。
【００１１】
具体的構造としては、例えば、光半導体素子と光ファイバまたはレンズとを固定させて光結合をさせる光学素子搭載用基板であって、基板が表面に酸化膜を形成したシリコン基板であり、前記シリコン基板の一方の面に深さの異なる溝があり、前記一方の面の前記酸化膜上に薄膜電極と薄膜抵抗と薄膜コンデンサとがあり、前記溝に前記光ファイバまたは前記レンズを固定し前記光半導体素子と光結合させ、前記光半導体素子、前記薄膜電極、前記薄膜抵抗、前記薄膜コンデンサを前記シリコン基板上で電気的に接続させて、光電変換を前記シリコン基板上で行うようにすることもできる。
【００１２】
または、例えば、前記シリコン基板上に、異方性エッチングによって複数の深さ又は大きさの異なる溝が形成され、これらの溝の周囲に薄膜電極や薄膜抵抗や薄膜コンデンサのパターンとが形成される。
（３）光学素子搭載用基板であって、前記光ファイバ或いは前記レンズが設置されるために形成された保持部と、前記光半導体素子を搭載する主表面に形成された絶縁膜と、前記絶縁膜上に形成される薄膜電極層、薄膜コンデンサ層隔、及び薄膜抵抗層とを備え、前記薄膜電極層は第一の層を有し、前記薄膜コンデンサ層或いは前記薄膜抵抗層を構成する複数の層の少なくとも一部の層は前記第一の層を有する。これは、例えば、共通する層で堆積された後に不要部が除去されて残った層であることができる。また、薄膜コンデンサ或いは薄膜抵抗を構成する複数の層の少なくとも一層を前記薄膜電極と同じ位置の層を有する。例えば薄膜電極層に対して薄膜コンデンサ層或いは薄膜抵抗層は間隔を介して配置される。
（４）ボンディングパッドが形成される第一の領域或いは薄膜抵抗や薄膜コンデンサ等と温度センサの位置関係を以下のようにすることにより、例えば、光半導体素子に高周波信号が出入りし、温度センサには検知のための信号が頻繁に出入りする場合であっても高周波信号ラインへの信号の干渉を抑制して安定な光信号を出すことができる。
【００１３】
例えば、光学素子搭載用基板であって、前記光学素子搭載基板はシリコンを主構成元素とし、前記光ファイバが設置されるための保持部と、前記保持の周囲の前記基板上に形成された、薄膜電極、薄膜コンデンサ、温度センサ、外部から連結されるワイヤの端部が接続されるための第一の領域、及び光半導体素子を搭載する領域と、を有し、前記薄膜電極は前記第一の領域と前記光半導体素子を搭載する領域とを連絡し、前記光半導体素子が搭載される領域と光ファイバが搭載される領域とを結ぶ線の一方側に前記第一の領域と前記薄膜コンデンサが形成され、他方側に前記温度センサが形成される。
（５）光学素子搭載用基板であって、前記基板はシリコンを主構成元素とし、前記光ファイバ或いは前記レンズが設置されるために実質的に前記シリコンの一の結晶面に沿って形成された領域を有する溝部と、前記溝部の周囲の前記光学素子搭載基板上に形成される、薄膜電極、フィルタ回路を構成する抵抗とコンデンサ、温度センサ、外部から連結されるワイヤの端部が接続されるための第一の領域、及び光半導体素子を搭載する領域と、を有し、前記コンデンサは薄膜電極と薄膜コンデンサの少なくとも一方を備え、前記薄膜電極は前記第一の領域と光半導体素子を搭載する領域とを連絡し、前記光半導体素子が搭載される領域と光ファイバ連絡される領域とを結ぶ線の一方側に前記第一の領域及び前記抵抗と前記コンデンサが形成され、他方側に前記温度センサが形成される。
（６）光学素子搭載用基板であって、前記光学素子搭載基板はシリコン基板であり、前記光ファイバ或いは前記レンズが設置されるために前記基板に形成された溝部と、前記溝部の周囲の前記基板上に形成された、フィルタ回路を形成する抵抗とコンデンサ、薄膜温度センサ、光半導体素子及び光受光素子を設置する領域、前記光受光素子に連絡するための第一の薄膜電極と第二の薄膜電極、とを有し、前記フィルタ回路は少なくとも薄膜抵抗或いは薄膜コンデンサの少なくとも一方を有し、前記光半導体素子と光受光素子を設置する領域とを結ぶ線の一方の側であって、前記第一の薄膜電極と前記第二の薄膜電極とで挟まれる領域の外側であって前記第一の電極側に前記薄膜温度センサを配置し、前記光半導体素子と光受光素子を設置する領域とを結ぶ線の他方の側であって、前記第一の薄膜電極と前記第二の薄膜電極とで挟まれる領域の外側であって前記第二の電極側に前記抵抗と前記コンデンサを配置する。
（７）光学素子搭載用基板であって、前記基板表面に形成される絶縁膜と、前記光ファイバ或いは前記レンズが設置されるために前記基板に形成された保持部と、前記基板上に形成される、前記絶縁膜上に形成される薄膜抵抗、前記薄膜抵抗と間隔を介して配置される薄膜コンデンサ、外部から連結されるワイヤの端部が接続されるための第一の領域、前記光半導体素子を搭載する領域、前記第一の領域と前記光半導体素子を搭載する領域とを連絡する薄膜電極と、を有し、前記薄膜抵抗或いは前記薄膜コンデンサの少なくとも一方は、その周囲の過半数の領域が前記薄膜電極の一部と間隔を介して対向するよう配置される。
【００１４】
これにより、インダクタンス成分の低減、寄生容量の低減、等を図ることができる。とくに、周囲に形成される薄膜電極がグランド層である場合に、信号ラインがこれに対抗するように形成されれば、相互インダクタンスの影響による信号（電流）の劣化を抑制することができる。
【００１５】
また、たとえば、前記薄膜抵抗と前記薄膜コンデンサの間に前記薄膜電極の一部の領域が配置するよう形成される。前記過半数は、例えば、その周囲の半分以上の領域をいう。また、オプティカルベンチの端部に近い側を除く過半数の領域に前記薄膜電極の一部を対向するようにすることができる。
（８）前記光学素子搭載基板は、前記光半導体素子を搭載する主表面に形成された絶縁膜と、前記光ファイバ或いは前記レンズが設置されるために前記基板に形成された保持部と、前記保持部の周囲の前記絶縁膜上に形成される薄膜抵抗、前記薄膜コンデンサと、前記薄膜抵抗と前記薄膜コンデンサとを電気的に連絡する薄膜電極と、を有する。
【００１６】
これにより、高周波の信号が前記光半導体素子に流れる場合であっても、伝送信号の劣化や波形の崩れをより防ぐことができる。また、製造上も効率敵に製造することができる。
【００１７】
また、光学素子搭載用基板の製造方法としては、基板に溝形成する工程と、その後、レジストを溝及びその他の領域に塗布する工程と塗布したレジストを用いて前記基板上に薄膜電極、薄膜温度センサ等の少なくとも一つを形成する工程を備えるものである。具体例を以下に記載する。
（９）基板を提供する工程と、異方性エッチングによって基板に溝を形成する溝形成工程と、前記溝形成工程の後に、少なくとも前記基板の溝が形成された一主面における前記溝の外の領域にレジストを塗布する工程と、前記レジストをマスクとして前記基板の溝が形成された前記主面側に薄膜電極、薄膜抵抗、薄膜コンデンサの構成部分を形成する工程と、を有する。
【００１８】
なお、例えば、前記溝形成工程後には、溝表面及びその他のシリコン基板に酸化膜を形成する工程を有する。また、酸化膜を形成する工程の後にレジストを塗布する工程を備えることができるまた、前記に加えて薄膜温度センサの構成部分を形成するようにすることが好ましい。
（１０）シリコンの異方性エッチングによってシリコン基板に深さの異なる溝（光ファイバ保持用、及びレンズ保持用）を形成する溝形成工程と、前記溝形成工程の後に、前記シリコン基板の溝形成部及び溝が形成された前記シリコン基板の一主面に３５ｃｐ以下の低粘性レジストを回転塗布する塗布工程と、前記塗布工程の後に前記溝の外の領域に薄膜電極、薄膜抵抗及び薄膜コンデンサを堆積する工程と、を有する。
【００１９】
前記低粘性レジストは、例えば、３５ｃｐ以下の粘性を有するものを低回転で塗布することが好ましい。粘度の下限は実用に応じて定めることができる。現在の製品においては、例えば、１０ｃｐ以上程度のものを使用することができる。または、前記低粘性レジストに代えて、電着レジスト用いることができる。或は、レジストを噴霧状にして前記シリコン基板に塗布するようにすることもできる。
【００２０】
または、レジストを用いて前記シリコン基板の溝が形成された前記主面側に、薄膜電極層と、２つの温度センサ電極層の間を前記温度センサ電極層より高抵抗の抵抗領域で連絡する薄膜温度センサと、を形成する工程を有し、前記薄膜電極層と前記温度センサを構成する少なくとも何れかの層を共通する層で堆積する堆積工程と、前記堆積工程の後に不要部分をエッチングする工程とを有すことが好ましい。また、上記の代わりに、温度センサを構成する一の層と前記コンデンサを構成する一の層を前記のように共通する層で堆積して、その後不要部を除去するようにすることもできる。
（１１）また、本発明の光学素子搭載装置は、前記基板の表面に形成された絶縁膜と、前記光ファイバ或いは前記レンズが設置される前記基板に形成された保持部と、前記絶縁膜上に形成される薄膜電極、フィルタ回路を構成する抵抗とコンデンサ、薄膜温度センサと、を有し、前記コンデンサは少なくとも薄膜抵抗或いは薄膜コンデンサを有する。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を詳細に説明する。
【００２２】
なお、本発明は以下に記載の実施例の形態に限定されるものではなく、他の形態もとりうるものである。
【００２３】
図１は本発明における高速伝送対応のレーザダイオードモジュールにおけるベース基板であるシリコンオプティカルベンチの上面図である。シリコンオプティカルベンチ１には、ボールレンズを搭載するためのボールレンズ搭載用溝２（溝深さおよそ４５０μｍ）、光ファイバを搭載するための光ファイバ搭載用第一Ｖ溝（溝深さおよそ１００μｍ）３、薄膜抵抗を構成する抵抗薄膜５および電極膜である抵抗薄膜用第一薄膜電極６および抵抗薄膜用第二薄膜電極７、薄膜コンデンサを構成する誘電体薄膜８および電極膜である上部薄膜電極９および下部電極である共通薄膜電極１０、共通薄膜電極１０上に形成されレーザダイオード（ＬＤ）を搭載するための接合材料であるＬＤ用AuSnはんだ薄膜１３、ＬＤ搭載用位置合わせマーカ１６、ホトダイオード（ＰＤ）と電気的接続をおこなうためのＰＤ用第一薄膜電極１１、ＰＤ用第二薄膜電極１４、ＰＤ用第一薄膜電極１１上に形成されＰＤを搭載するための接合材料であるＰＤ用AuSnはんだ薄膜１２、ＰＤ搭載用位置合わせマーカ１５、ＬＤからの出射光を反射させＰＤに光を入射させるための第二Ｖ溝４（溝深さおよそ７０μｍ）、ボールレンズ用位置合わせマーカ１７、光ファイバ用位置合わせマーカ１８、がそれぞれ形成されている。このときのシリコンオプティカルベンチ１の厚さは１ｍｍである。
【００２４】
図２は図１におけるa-a'断面を模式的に示す断面図である。ここでは、シリコンオプティカルベンチ１は、結晶方位｛１００｝の単結晶シリコン基板１９を用いて形成されている例を示す。シリコンオプティカルベンチ１は，結晶面方位（１００）の単結晶シリコン基板２を用いて形成され，これにはシリコンの異方性エッチング（加工方法は後述する。）によって形成された角度５４．７°の斜面（斜面と底面のなす角度）を備えたボールレンズ搭載用溝４がある。ボールレンズ搭載用溝４の斜面はシリコンの結晶面の｛１１１｝面から構成され，底面は（１００）面である。このボールレンズ搭載用溝４はシリコンの異方性エッチングにより形成されるので，結晶面で決められた高い精度と再現性とを備えた形状である。
この単結晶シリコン基板１９の表面にはシリコン酸化膜２０が形成されている。また、図２に示すようにボールレンズ搭載用溝２が最も深い溝であり、そのボールレンズ搭載用溝２に続いて光ファイバ搭載用第一Ｖ溝３が形成されている。一方、最も浅い溝として第二Ｖ溝４が形成されている。シリコン酸化膜２０上に、共通薄膜電極１０、ＰＤ用第一薄膜電極１１が形成され、それらの上にＬＤ用AuSnはんだ薄膜１３、ＰＤ用AuSnはんだ薄膜１２がそれぞれ形成されている。
【００２５】
次に、図３は図１におけるb-b'断面を模式的に示す断面図である。図２の場合と同様に、シリコン酸化膜２０上に共通薄膜電極１０、抵抗薄膜５、ＰＤ用第一薄膜電極１１がそれぞれ分割されて形成されている。また、共通薄膜電極１０の一部に誘電体薄膜８および上部薄膜電極９が積層して形成されており、これらの積層薄膜により薄膜コンデンサが構成される。
【００２６】
さらに、図４は図１におけるc-c'断面を模式的に示す断面図である。図４は、薄膜抵抗の断面図を示している。シリコン酸化膜２０上に抵抗薄膜５と抵抗薄膜用第一薄膜電極６と抵抗薄膜用第二薄膜電極７とが形成されている。抵抗薄膜５は抵抗薄膜用第一薄膜電極６と抵抗薄膜用第二薄膜電極７との一部で重なるように形成され電気的導通がとられている。このようにして薄膜抵抗が構成されている。なお、薄膜抵抗には例えば、窒化タンタルを用いる。または、Ｎｉ，Ｃｒを用いることも考えられる。
【００２７】
なお、ボールレンズ用位置合わせマーカ１７および光ファイバ用位置合わせマーカ１８は、ボールレンズ搭載用溝２と光ファイバ搭載用第一Ｖ溝３と第二Ｖ溝４とを形成するときに同時に形成するものである。なぜなら、ボールレンズと光ファイバと位置合わせマーカとはそれぞれ相対的な位置関係が崩れると光軸のずれが生じるからである。そのため、これらの溝およびマーカは同一のホトマスクにより製作されることが望ましい。
【００２８】
以上のように、本発明のシリコンオプティカルベンチ１には深さの異なる溝が複数形成され、さらにそれらの溝の周囲に薄膜電極や薄膜抵抗や薄膜コンデンサが形成されている。これらの溝は、シリコンの異方性エッチングにより形成されるので、図２に示すように溝の側面は水平面に対してある一定の角度を有する斜面となる。そのため、シリコンの異方性エッチングによる加工形状は高い再現性と精度とを備える。
【００２９】
次に、シリコンオプティカルベンチ１の製造方法について説明する。シリコンオプティカルベンチ１の製造方法には三種類の製造方法がある。いずれの製造方法においても、シリコンの異方性エッチングによって複数の異種形状の溝（深さの異なる溝または、大きさの異なる溝）を先に同時形成し、その後、薄膜電極や薄膜抵抗や薄膜コンデンサのパターンを形成することに特徴がある。さらに、この薄膜電極や薄膜抵抗や薄膜コンデンサのパターン形状をエッチングによって形成するためのマスク剤となるレジストの塗布方法に特徴がある。従来の半導体製造に適用されるスピンコータによるレジスト塗布方法では、本発明の深溝（例えば、ボールレンズ搭載用溝２）が形成された凹凸のあるシリコンオプティカルベンチ１上に深溝をカバーするようにレジストを塗布することが難しい。なぜなら、従来の方法ではおよそ１００μmを超える溝にレジストを塗布すると溝の側面（斜面）特にコーナーの部分をレジストでカバーすることが困難であるからである。さらにシリコンの異方性エッチング用のエッチング液には水酸化カリウム水溶液を用いる。このエッチング液を用いることにより、結晶方位｛１００｝のシリコン基板のエッチング断面に｛１１１｝面が現れ、＜１１０＞方位に対し５４．７°の角度を成す。その他のエッチング液として、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ＥＤＰ（エチレンジアミンピロカテコール水）が考えられるが、エッチング形状および取扱の観点から、水酸化カリウム水溶液のほうが適している。
図５は、レジストの塗布方法に従来のスピンコータによるレジスト塗布方法を用い、使用するレジストとして低粘性のレジストを用いた場合のシリコンオプティカルベンチ１の製造プロセスを示す図である。ただし、図５はシリコンオプティカルベンチ１の特徴的な構造を形成するための方法が理解されやすいように示した模式図であり、図１に示したシリコンオプティカルベンチ１の断面と一致していない。図５のａ）からｌ）に従って順に製造プロセスを説明する。
【００３０】
ａ）はじめに、単結晶シリコン基板１９の両面にSi3N4/SiO2積層膜２１を成膜する。SiO2膜（例えば、膜厚１２０ｎｍ）は熱酸化により形成された熱酸化膜で、Si3N4膜（例えば、膜厚１６０ｎｍ）はCVD（Chemical Vapor Deposition）法により成膜された膜である（ここでは一例として減圧CVDを用いた）。次に、このSi3N4/SiO2積層膜２１にボールレンズ搭載用溝２および第二Ｖ溝４を形成するための開口部を設ける。この方法には、従来の半導体技術で用いられる方法（レジスト塗布、レジストパターン形成、レジストをマスク剤としてSi3N4/SiO2積層膜２１にパターンを転写する。）を適用し、Si3N4/SiO2積層膜２１のエッチングにはRIE（Reactive Ion Etching）を適用する。その後、４０ｗｔ％の水酸化カリウム水溶液（温度７０℃）にてシリコンの異方性エッチングを行う。このとき、ボールレンズ搭載用溝２の深さが４５０μmになるまでエッチングする。第二Ｖ溝４は、Si3N4/SiO2積層膜２１によるマスク開口部が小さいので、ボールレンズ搭載用溝２のエッチング深さが４５０μmになる前に｛１１１｝面が出現してＶ形状の溝（溝深さ７０μm）となり、見かけ上エッチングが停止した状態となる。このように、シリコンの異方性エッチングによる異種形状溝（深さの異なる溝、大きさの異なる溝）の形成は、深さが最も深い溝のエッチングに律速されるが、同時に複数の溝を形成することができる。
【００３１】
ｂ）次に、Si3N4/SiO2積層膜２１を熱りん酸、ＢＨＦ（HF＋NH4F混合液）を用いて順次剥離し、新たに熱酸化によりシリコン酸化膜２０を１μm形成する。その後、ボールレンズ搭載用溝２が形成された面にAu（例えば、膜厚５００ｎｍ）/Pt（例えば、膜厚３００ｎｍ）/Ti（例えば、膜厚１００ｎｍ）薄膜２２を成膜する。成膜方法には、スパッタ法、真空蒸着法のいずれかを適用する。
【００３２】
ｃ）ネガ型の低粘性のレジスト２３（例えば、ＯＭＲ８５−３５ｃｐ、東京応化製）を低速回転（例えば５００ｒｐｍ）でスピンコータにて塗布する。その後プリベークしてレジストの溶剤を除去する。必要に応じて、これを繰り返しレジストの膜厚を厚くし溝をレジストでカバーする。
【００３３】
ｄ）低粘性のレジスト２３にホトマスクのパターンを転写し、レジストパターン２４をポストベークして形成する。その後、レジストパターン２４をマスクとしてイオンミリングによりAu/Pt/Ti薄膜２２をエッチングする。
【００３４】
ｅ）レジストパターン２４を剥離して、抵抗薄膜用第一薄膜電極６、抵抗薄膜用第二薄膜電極７、共通薄膜電極１０をシリコン酸化膜２０上に形成する。
【００３５】
ｆ）抵抗薄膜の材料となるTa2N薄膜２５をスパッタ法により成膜する。この場合のスパッタには、アルゴン雰囲気中に微量の窒素ガスを導入して成膜するリアクティブスパッタ法を適用する。
ｇ）ｃ）の工程と同様に低粘性のレジスト２３を低回転でスピンコータにより塗布し、それをプリベークする。
【００３６】
ｈ）低粘性のレジスト２３にホトマスクのパターンを転写し、薄膜コンデンサ形成用レジストパターン２６および薄膜抵抗形成用レジストパターン２７をポストベークして形成する。その後、それらをマスクとしてイオンミリングによりTa2N薄膜２５をエッチングし、抵抗薄膜５および誘電体用抵抗薄膜２８を形成する。
【００３７】
ｉ）誘電体用抵抗薄膜２８を陽極酸化法（例えば、電解液：りん酸０．１ｖｏｌ％水溶液、電流密度：０．５ｍＡ／ｃｍ２、電圧：１００Ｖ）によりこの部分だけを選択的に陽極酸化してTa2O5薄膜とし、誘電体薄膜８を得る。
【００３８】
ｊ）ｃ）の工程と同様に低粘性のレジスト２３を塗布し、金属膜であるAl薄膜２９を成膜する。成膜方法には、スパッタ法、真空蒸着法のいずれかを適用する。この場合、金属膜であればAl以外の金属膜でもよく、積層膜でもよい。
【００３９】
ｋ）低粘性のレジスト２３を剥離し、リフトオフ法により上部薄膜電極９を誘電体薄膜８上に形成する。
【００４０】
ｌ）上部薄膜電極９を形成する方法と同様に、ＬＤ用AuSnはんだ薄膜１３を共通薄膜電極１０上に形成する。
【００４１】
以上のような工程を順次経ることでシリコンオプティカルベンチ１を形成することができる。
【００４２】
図６は、レジストに電着レジストを用いた場合のシリコンオプティカルベンチ１の製造プロセスを示す図である。ただし、図６はシリコンオプティカルベンチ１の特徴的な構造を形成するための方法が理解されやすいように示した模式図であり、図１に示したシリコンオプティカルベンチ１の断面と一致していない。
図６のａ）からｌ）に従って順に製造プロセスを説明する。
【００４３】
ａ）〜ｂ）の工程は、図５の場合と同様である。
ｃ）次に、ネガ型の電着レジスト３０（ＥＤホトレジスト、イーグル２１００シプレイ製）を用いて、レジストをAu/Pt/Ti薄膜２２上に電着させ、プリベークして溶剤成分を除去する。ここで、電着レジストの塗布方法を図７を用いて説明する。３４は基板ホルダ、３５はアノード電極、３６は定電圧電源、３７は浴槽、３８はホトレジスト乳濁液である。ネガ型の電着レジスト３０はカチオン型の電着機構をとる。カソード電極となる基板ホルダ３４に単結晶シリコン基板１９を固定し、単結晶シリコン基板１９上のAu/Pt/Ti薄膜２２と電気的接続を行い電圧を印加する。この方法により電着レジスト３０がAu/Pt/Ti薄膜２２上に成膜される。
【００４４】
ｄ）この後、露光・現像を行い、電着レジストのレジストパターン３１をAu/Pt/Ti薄膜２２上に形成する。
【００４５】
次に、ｅ）ｆ）の各工程は、図５の場合と同様である。
ｇ）ｃ）の工程と同様にネガ型の電着レジスト３０を塗布する。
【００４６】
ｈ）電着レジスト３０にホトマスクのパターンを転写し、薄膜コンデンサ形成用電着レジストパターン３２および薄膜抵抗形成用電着レジストパターン３３をポストベークして形成する。その後、それらをマスクとしてイオンミリングによりTa2N薄膜２５をエッチングし、抵抗薄膜５および誘電体用抵抗薄膜２８を形成する。
【００４７】
次に、ｉ）〜ｌ）の各工程は、図５の場合と同様である。
【００４８】
以上のような工程を順次経ることでシリコンオプティカルベンチ１を形成することができる。
【００４９】
また、電着レジストと同様な効果を示すレジスト塗布方法に、レジストを噴霧状にして基板に塗布するいわゆるレジストのスプレー塗布方法がある。図８に示すように、基板固定用ホルダ４０に単結晶シリコン基板１９を固定し、ノズル３９よりレジスト噴霧４１を単結晶シリコン基板１９上に塗布する。このとき、ノズル３９が単結晶シリコン基板１９上を移動して単結晶シリコン基板１９上のレジスト膜厚を制御する。この方法を用いても凹凸基板上に膜厚が均一なレジストを塗布することが可能である。この場合のレジストには、汎用のポジレジスト（例えば、ＡＺＰ４０００シリーズ、クラリアントジャパン製）を用いることができる。この方法を用いた場合のシリコンオプティカルベンチ１の製造プロセスは、図６に示すプロセスと同様である。
次に、シリコンオプティカルベンチ１の薄膜抵抗と薄膜コンデンサとを別々に製作する方法について説明する。はじめに薄膜抵抗を製作し、次に薄膜コンデンサを製作する。図１４は、この製造方法の中で、薄膜抵抗を形成する方法を示した製造プロセスフローである。図１４のシリコンオプティカルベンチ１は、特徴的な構造を形成するための方法が理解されやすいように示した模式図であり、図１に示したシリコンオプティカルベンチ１の断面と一致していない。また、形成される薄膜抵抗において、抵抗薄膜５と抵抗薄膜用第一薄膜電極６との重なり部や抵抗薄膜５と抵抗薄膜用第二薄膜電極７との重なり部は、図４の場合と上下逆となる。
【００５０】
ａ）からｉ）に従って順に製造プロセスを説明する。
【００５１】
ａ）はじめに、図５のａ）と同様な工程および条件にて単結晶シリコン基板１９にボールレンズ搭載用溝２、第二Ｖ溝４を形成し、シリコン酸化膜２０を１μm表面に形成する。その後、ボールレンズ搭載用溝２が形成された面にTa2N薄膜２５を成膜する。Ta2N薄膜２５は、スパッタ法により成膜することができる。この場合のスパッタには、アルゴン雰囲気中に微量の窒素ガスを導入して成膜するリアクティブスパッタ法を適用する。次に、ネガ型の低粘性のレジスト２３（例えば、ＯＭＲ８５―３５ｃｐ、東京応化工業製）を低速回転（例えば５００ｒｐｍ）でスピンコータにて塗布する。その後プリベークする。必要に応じてこれを繰り返しレジストの膜厚を厚くし溝をレジストでカバーする。
【００５２】
ｂ）この低粘性のレジスト２３にホトマスクのパターンを転写（露光、現像、ポストベーク）して、抵抗薄膜５の薄膜抵抗形成用レジストパターン２７を形成する。これをマスクとしてイオンミリングにてTa2N薄膜２５をエッチングする。
【００５３】
ｃ）薄膜抵抗形成用レジストパターン２７を剥離液を用いて剥離する。その後、低粘性のレジスト２３をスピンコータにて塗布する。このとき、抵抗薄膜５は低粘性のレジスト２３にて覆われる。
【００５４】
ｄ）この低粘性のレジスト２３を露光、現像、ポストベークして、抵抗薄膜５上にこれを保護するための図のようなレジストパターン２４を形成する。
【００５５】
ｅ）次に、ボールレンズ搭載用溝２が形成された面にAu（例えば、膜厚５００ｎｍ）/Pt（例えば、膜厚３００ｎｍ）/Ti（例えば、膜厚１００ｎｍ）薄膜２２を成膜する。成膜方法には、スパッタ法、真空蒸着法のいずれかを適用する。
【００５６】
ｆ）低粘性のレジスト２３を上記と同様に塗布する。
【００５７】
ｇ）低粘性のレジスト２３を露光、現像、ポストベークして、図のようなレジストパターン２４を形成する。
【００５８】
ｈ）このレジストパターン２４をマスクとして、イオンミリングにてAu/Pt/Ti薄膜２２をエッチングする。
【００５９】
ｉ）レジストパターン２４を剥離液を用いて剥離し、抵抗薄膜５や抵抗薄膜用第一薄膜電極６や抵抗薄膜用第二薄膜電極７から構成される薄膜抵抗をシリコン酸化膜２０上に形成する。このようにして、シリコンオプティカルベンチ１上に薄膜抵抗を形成することができる。
【００６０】
最後に、薄膜コンデンサを図５または図６で示した方法と同様な方法で製作し、シリコンオプティカルベンチ１を形成することができる。
【００６１】
低粘性のレジストを使用して薄膜電極を形成する方法を方式Ａ、電着レジストを使用して薄膜電極を形成する方法を方式Ｂ、噴霧状のレジストを使用して薄膜電極を形成する方法を方式Ｃとする。ここで、シリコンの異方性エッチングによるエッチング溝の深さと溝から薄膜までの距離との関係は、図９で表すことができる。方式Ａでは、溝の深さが５０μmまでは溝から薄膜までの距離はおよそ５μm、溝の深さが１００μmまでは溝から薄膜までの距離はおよそ１０μm、溝の深さが５００μm以上の場合は溝から薄膜までの距離はおよそ３０μmであった。一方、方式Ｂ、方式Ｃでは、凹凸部分にレジストを均一に塗布できる方法であるので、エッチング溝の深さに関わらず溝から薄膜までの距離はおよそ０μmであった。
【００６２】
次に補正エッチングについて説明する。現在購入可能な直径４インチの結晶方位｛１００｝の単結晶シリコン基板の結晶方位ずれは、一般的に±０．５°である。そのため、オリエンテーションフラットを基準にしてホトマスクのパターンを合わせパターン転写した場合、転写したパターンと単結晶シリコン基板の正しい結晶軸との間で最大０．５°のずれが生じる可能性がある。このようなずれが転写したパターンにある状態でシリコンの異方性エッチングをすると、形成したエッチング溝の｛１１１｝面に段差が生じたり、開口部の幅が位置によって大きく異なる場合がある。このような現象は、例えば、深さ３００μm以上の深いエッチング溝において顕著に現れる。そこで、このようなずれを補正しエッチング溝の形状精度を向上させるために補正エッチング工程が必要となる。
図１０はこの補正エッチングを行うためのホトマスクの模式図である。補正エッチング用ホトマスク４２には、オリエンテーションフラットと合わせを行うためのオリフラ合わせ用パターン４３、単結晶シリコン基板１９の外周部に位置するように形成された補正用扇形パターン４４が２箇所対称に形成されている。  図１１は、図１０の補正用扇形パターン４４の詳細を示す模式図である。e-e'軸に対して±１°の範囲に長方形開口パターン４５が複数（この場合は９個）形成されている。このような開口パターン４５を単結晶シリコン基板１９に転写し、先に示した水酸化カリウム水溶液にてシリコンの異方性エッチングを行う。開口パターン４５に従ってエッチング溝が形成され、｛１１１｝面から構成されたＶ溝が形成される。Ｖ溝となった後もオーバーエッチングを行う。オーバエッチングするに従い結晶方位がずれた位置にある長方形開口パターン４５によって形成されたＶ溝の幅Dは相対的に大きくなる。逆に正しい結晶方位上に形成された長方形開口パターン４５によって形成されたＶ溝の幅Dは最も小さくなる。すなわち、長方形開口パターン４５によって形成されたＶ溝の幅Dを測定して最も小さい幅を持つＶ溝が正しい結晶方位上にあると判断できる。  図１２は、シリコンオプティカルベンチ１のボールレンズ搭載用溝２や光ファイバ搭載用第一Ｖ溝３等のパターン４８、アライメント用パターン４７が形成されたホトマスク４６を示す図である。このホトマスク４６のアライメント用パターン４７を先の補正エッチング工程にて得た正しい結晶方位を表す長方形開口パターン４５によって形成されたＶ溝に一致するように重ね合せてパターン４８を単結晶シリコン基板１９に転写する。
【００６３】
以上のような方法によって、単結晶シリコン基板１９にボールレンズ搭載用溝２や光ファイバ搭載用第一Ｖ溝３を結晶方位のずれなく形成することができる。
【００６４】
図１３は、シリコンオプティカルベンチ１にボールレンズ５１、光ファイバ５２、レーザダイオード５３、ホトダイオード５４を搭載したときの状態を表す模式図である。すなわち、シリコンオプティカルベンチ１をレーザダイオードモジュールのベース基板として適用する場合の実装例である。
ボールレンズ５１および光ファイバ５２は接着剤によってボールレンズ搭載用溝２、光ファイバ搭載用第一Ｖ溝３にそれぞれ固定される。レーザダイオード５３およびホトダイオード５４は、ＬＤ用AuSnはんだ薄膜１３、ＰＤ用AuSnはんだ薄膜１２に熱を加えて溶かすことによりシリコンオプティカルベンチ１にそれぞれ固定される。その際、ＬＤ搭載用位置合わせマーカ１６およびＰＤ搭載用位置合わせマーカ１５によってそれぞれアライメントして搭載する。このような各光部品が実装されたシリコンオプティカルベンチ１に高周波の電気信号を印可して外部へ光信号を送信するために、ワイヤボンディングによって各部品の電気的接続を行う。高周波電気信号を取り扱うので、ワイヤの長さが最も短くなるように、共通薄膜電極１０や、抵抗薄膜５と抵抗薄膜用第一薄膜電極６と抵抗薄膜用第二薄膜電極７とで構成される薄膜抵抗や、共通薄膜電極１０と誘電体薄膜８と上部薄膜電極９とで構成される薄膜コンデンサや、ＰＤ用第一薄膜電極１１や、ＰＤ用第二薄膜電極１４が予め最適な位置に形成されている。これらの形成方法は、先に示したいずれかの製造プロセスによる。
【００６５】
また、先に示した製造プロセスに基づき、上記各薄膜はレーザダイオード５３やホトダイオード５４とインピーダンス整合がとれるようにパターンの形状を予め決めてある。この場合、ボールレンズ搭載用溝２の深さが４５０μmであるので、図９よりボールレンズ搭載用溝２の少なくとも３０μmの位置にまで共通薄膜電極１０等を形成することができる。第一ボンディングワイヤ４９は上部薄膜電極９と抵抗薄膜用第一薄膜電極６とを接続し、第三ボンディングワイヤ５５は抵抗薄膜用第二薄膜電極７とレーザダイオード５３とを接続し、第七ボンディングワイヤ５９はホトダイオード５４とＰＤ用第二薄膜電極１４とを接続する。
【００６６】
一方、第二ボンディングワイヤ５０は抵抗薄膜用第一薄膜電極６、第四ボンディングワイヤ５６は共通薄膜電極１０、第五ボンディングワイヤ５７はＰＤ用第一薄膜電極１１、第六ボンディングワイヤ５８はＰＤ用第二薄膜電極１４を介してシリコンオプティカルベンチ１の外部に接続される。高周波電気信号は第二ボンディングワイヤ５０を通じてシリコンオプティカルベンチ１に印加され、シリコンオプティカルベンチ１上に形成された薄膜抵抗および薄膜コンデンサによるＲＣ回路を通ってレーザダイオード５３に印加される。ここでのＲＣ回路はフィルタの役割をする。
【００６７】
レーザダイオード５３にて電気信号は光信号に変換され、レーザダイオード５３から出射された光信号はボールレンズ５１、光ファイバ５２を通って外部へ送信される。このとき、レーザダイオード５３から出射された光信号は、ホトダイオード５４にてモニタされる。
【００６８】
以上のような構成にて、本発明におけるシリコンオプティカルベンチ１は、データの伝送速度が高速化しても伝送信号の劣化を抑制することが可能である。
【００６９】
さらに、形成した薄膜抵抗にのみ通電し、その電流−電圧特性を測定した結果を図１５に示す。この結果、図１５のＡで示す電流値で、ＰＤ用AuSnはんだ薄膜１２、ＬＤ用AuSnはんだ薄膜１３がともに溶けることが分かった。さらに電流値を上昇させた結果、Ｂで示す電流値が抵抗薄膜５に印加できる最大の電流値で、これより高い電流値では抵抗薄膜５が溶断することが分かった。ただし、この場合の抵抗薄膜５は、長さ0.15 mm、幅0.3 mm、厚さ0.136 mmで、抵抗値がおよそ10 ?あった。これより、この場合の抵抗薄膜５の最大電流密度は1.2×106 A/cm2（この場合の電流値：0.5A）で、これより低い電流密度で、抵抗薄膜５は発熱し、ＰＤ用AuSnはんだ薄膜１２、ＬＤ用AuSnはんだ薄膜１３をともに溶かすことができる。このときの電流値は0.45 A、電圧値4.2 Vであった。以上のことから、本発明の薄膜抵抗に単独に電流を印加し抵抗薄膜５を発熱させれば、ＰＤ用AuSnはんだ薄膜１２、ＬＤ用AuSnはんだ薄膜１３を溶かし、レーザダイオード５３、ホトダイオード５４を本発明のシリコンオプティカルベンチ１に実装させることができる。このため、レーザダイオード５３やホトダイオード５４をシリコンオプティカルベンチ１に実装させるための新たな加熱器具を必要としない。本発明の薄膜抵抗にはこのような優れた効果も備えている。
【００７０】
本実施例の光学素子搭載基板は、薄膜抵抗や薄膜コンデンサを光学素子やレンズと共通する基板上に形成するので、高周波信号に好適な構造とすることができる。
【００７１】
また、本実施例の光学素子搭載基板には、光ファイバまたはレンズを搭載するための異方性エッチングによる高精度な溝を形成することにより、本実施例を適用した光モジュールには、簡便に光ファイバやレンズを搭載できる。そのため、各部品間で光結合させるための組み立て工程が簡単で生産性を向上させることができる。
【００７２】
また、溝が形成されたシリコン基板上に薄膜電極を高精度でしかも任意の位置に形成可能であるため、データの伝送速度が高速化しても光半導体素子と薄膜電極とのインピーダンス整合を取ることと、ボンディングワイヤの長さをできるだけ短くして寄生インダクタンス成分を抑えるができる。この光学素子搭載基板を用いれば、伝送信号の劣化を抑制することができる。また、薄膜抵抗と薄膜コンデンサとを光学素子やレンズと共通する基板上に形成し、ＲＣのフィルタ回路を構成可能であるため、伝送信号のノイズをカットすることができる。
【００７３】
次に，薄膜温度センサを備える構造に関する本発明の実施例を詳細に説明する。
図１６は本発明における第二の実施例である薄膜温度センサを形成したシリコンオプティカルベンチの斜視図である。シリコンオプティカルベンチ１０１は，表面にシリコン酸化膜１０３が形成された結晶面方位（１００）（面方位｛１００｝を表せばその他の方位でもよい。）の単結晶シリコン基板１０２に，ボールレンズを搭載するためのボールレンズ搭載用溝１０４（溝深さおよそ４５０μｍ），レーザダイオードからの出射光を反射させホトダイオードに光を入射させるための第二Ｖ溝１０５（溝深さおよそ７０μｍ），薄膜温度センサ１０６，レーザダイオードと電気的接続を行うための共通薄膜電極１０７，共通薄膜電極１０７上に形成され，レーザダイオードを実装するためのはんだ膜であるレーザダイオード用AuSnはんだ薄膜１０８，レーザダイオードのもう一つの電極となるレーザダイオード用薄膜電極１０９，ホトダイオードと電気的接続を行うためのホトダイオード用第一薄膜電極１１０，ホトダイオード用第一薄膜電極１１０上に形成され，ホトダイオードを実装するためのはんだ膜であるホトダイオード用AuSnはんだ薄膜１１１，ホトダイオードのもう一つの電極となるホトダイオード用第二薄膜電極１１２，がそれぞれ形成された光学素子搭載用基板である。図のように，薄膜温度センサ１０６は，レーザダイオードが実装されるレーザダイオード用AuSnはんだ薄膜１０８が形成されている位置の近傍に形成されている。このため，レーザダイオードから発生する熱を効率よくセンシングすることができる。なお，一例としては、この場合のシリコンオプティカルベンチ１０１の大きさは，およそ３×３×１ｍｍ（厚さ）である。当然ながら，シリコンオプティカルベンチ１０１は，直径１００ｍｍ等のシリコンウエハから多数個一括形成されることが好ましい。
【００７４】
図１７は図１６における薄膜温度センサ１０６の第一の形状を示す上面図である。薄膜温度センサ１０６は，薄膜温度センサ用第一抵抗薄膜１１４，薄膜温度センサ用第一薄膜電極１１５，そして薄膜温度センサ用第二薄膜電極１１６から構成される。薄膜温度センサ用第一抵抗薄膜１１４と薄膜温度センサ用第一薄膜電極１１５とは，一部重なって形成され，電気的に接続されている。なお，温度センサは第一薄膜電極１１５と第二の電極１１６が抵抗薄膜１１４を介して配置され，前記第一薄膜電極１１５と第二薄膜電極１１６は前記薄膜抵抗１１４と間隔を介して配置され，記第一薄膜電極１１５と第二薄膜電極１１６の少なくとも一方は前記共通薄膜電極１０７と同一の層に位置することが好ましい。同一の層とは，例えば，前記酸化膜の上に積層された両層が同一の層形成工程において形成されているものであることができる。
同様に，薄膜温度センサ用第一抵抗薄膜１１４と薄膜温度センサ用第二薄膜電極１１６とは電気的に接続されている。薄膜温度センサ１０６の温度検出は次のような原理に基づき行われる。一般的に，抵抗体は温度に対応してその抵抗値が変動する。この原理を利用して，温度を検出する。具体的には，薄膜温度センサ用第一薄膜電極１１５および薄膜温度センサ用第二薄膜電極１１６を介して薄膜温度センサ用第一抵抗薄膜１１４に通電し，薄膜温度センサ用第一抵抗薄膜１１４の抵抗値を常にモニタする。薄膜温度センサ用第一抵抗薄膜１１４の抵抗値は温度によって変化するので，測定された抵抗値より温度を導出する。このようにして，シリコンオプティカルベンチ１０１の温度すなわちレーザダイオードの温度を測定することができる。当然ながら，薄膜温度センサ用第一抵抗薄膜１１４は薄膜温度センサ用第一薄膜電極１１５および薄膜温度センサ用第二薄膜電極１１６よりも抵抗率の高い材料から成ることが望ましい。例えば，薄膜温度センサ用第一抵抗薄膜１１４には窒化タンタル薄膜が挙げられ，薄膜温度センサ用第一薄膜電極１１５および薄膜温度センサ用第二薄膜電極１１６にはAu/Pt/Tiからなる三層の薄膜が挙げられる。ここで，薄膜温度センサ用第一抵抗薄膜１１４が図のようにY軸方向に折れ曲がったパターン形状をしている理由は，電流パスを長く取り薄膜温度センサ１０６の抵抗値を高くすることで，温度に対する感度を向上させるためである。抵抗値Rは，薄膜の抵抗率をρ，パターンの長さをL，薄膜の膜厚をｄ，パターンの幅をwとすると，ρ×L×（d×w）−１で表されるので，膜厚と幅を一定とすればパターンの長さLを大きくとれば抵抗値Rは増大する。薄膜温度センサ１０６が図のような形状を取れば同じ抵抗値を達成するためのスペースは小さくて済む。シリコンオプティカルベンチ１０１上に薄膜温度センサ１０６を形成するスペースの制約を考慮すると，図のような薄膜温度センサ１０６は有効である。なお，薄膜温度センサ用第一薄膜電極１１５および薄膜温度センサ用第二薄膜電極１１６は，必ずしも三層薄膜である必要は無く，Au/Ti薄膜やAu/Cr薄膜やTi薄膜やAl薄膜でもよい。
【００７５】
図１８は，図１６における薄膜温度センサ１０６の第二の形状を示す上面図である。薄膜温度センサ１０６は，薄膜温度センサ用第一薄膜電極１１５，薄膜温度センサ用第二薄膜電極１１６，そして薄膜温度センサ用第二抵抗薄膜１１７から構成される。図１７の場合と同様に，薄膜温度センサ用第二抵抗薄膜１１７と薄膜温度センサ用第一薄膜電極１１５とが電気的に接続され，また薄膜温度センサ用第二抵抗薄膜１１７と薄膜温度センサ用第二薄膜電極１１６とが電気的に接続されている。この場合も薄膜温度センサ１０６は薄膜抵抗を構成し，温度による抵抗値変化を読み取ることにより，温度をセンシングする。薄膜温度センサ用第二抵抗薄膜１１７は，X軸方向の長さを長くして折れ曲がったパターン形状である。この形状は，膜厚と幅が一定の場合，少ないターン数で，薄膜温度センサ１０６の抵抗値を大きくすることができる。
【００７６】
いずれの場合においても，抵抗薄膜のターン数を多くとれば，すなわち薄膜温度センサ１０６を構成する抵抗薄膜の長さを長くすれば，薄膜温度センサ１０６の抵抗値を増加させることができるので，図示した形状以外にも螺旋形状や層間絶縁膜を設けた積層形成した抵抗薄膜パターンも考えられる。
【００７７】
次に，本発明の一実施例のシリコンオプティカルベンチ１０１の製造方法について説明する。この製造方法には，シリコンの異方性エッチングによって複数の異種形状の溝（深さの異なる溝または，大きさの異なる溝），この場合，ボールレンズ搭載用溝１０４や第二Ｖ溝１０５を先に同時形成し，その後，薄膜温度センサ１０６や共通薄膜電極１０７やレーザダイオード用薄膜電極１０９やホトダイオード用第一薄膜電極１１０やホトダイオード用第二薄膜電極１１２のパターンを形成する特徴がある。さらに，薄膜温度センサ１０６を構成する薄膜や上記各薄膜電極のパターン形状をエッチングによって形成するためのマスク剤となるレジストの塗布方法に特徴がある。半導体製造等に適用されるスピンコータによるレジスト塗布方法では，本発明の深溝（例えば，ボールレンズ搭載用溝１０４）が形成された凹凸のあるシリコンオプティカルベンチ１０１上に深溝をカバーするようにレジストを塗布することが難しい。なぜなら，たとえ高粘性のレジストを用いた場合でも，一度塗りによるレジスト塗布方法では，およそ１００μmを超える溝にレジストを塗布すると溝の側面（斜面）特にコーナーの部分をレジストでカバーすることが困難であるからである。本発明では，この問題を解決するレジスト塗布方法として，第一に低粘性のネガ型レジストを用いたスピンコータによるレジストの重ね塗り方法があり，第二に電着レジストを用いたレジスト塗布方法があり，第三にレジストの噴霧を作りそれを塗布するスプレー塗布方法とがある。第一の方法は，図１６に示した実施例であるシリコンオプティカルベンチ１０１の製造プロセスにて説明する。第二，第三の方法については，他の実施例（図２２）であるシリコンオプティカルベンチ１０１の製造プロセスで説明する。
【００７８】
図１９は，第一の方法として，レジストの塗布にスピンコータによるレジスト塗布方法を用い，使用レジストとして低粘性のネガ型レジストを用いた場合のシリコンオプティカルベンチ１０１の製造プロセスを示す図である。ただし，図１９はシリコンオプティカルベンチ１０１の特徴的な構造を形成するための方法が理解されやすいように示した模式図であり，図１６に示したシリコンオプティカルベンチ１０１の断面と一致していない。図１９のａ）からｉ）に従って順に製造プロセスを説明する。ａ）はじめに，結晶面方位（１００）の単結晶シリコン基板１０２の両面にSi3N4/SiO2積層膜１１８を成膜する。SiO2膜（例えば，膜厚１２０ｎｍ）は熱酸化により形成された熱酸化膜で，Si3N4膜（例えば，膜厚１６０ｎｍ）は減圧CVD（Chemical Vapor Deposition）法により成膜された膜である。次に，このSi3N4/SiO2積層膜１８にボールレンズ搭載用溝４および第二Ｖ溝１０５を形成するための開口部を設ける。この方法には，一般の半導体技術で用いられる方法（レジスト塗布，レジストパターン形成，レジストをマスク剤としてSi3N4/SiO2積層膜１１８にパターンを転写する。）を適用し，Si3N4/SiO2積層膜１１８のエッチングにはRIE（Reactive Ion Etching）を適用する。その後，濃度４０ｗｔ％の水酸化カリウム水溶液（温度７０℃）にてシリコンの異方性エッチングを行う。このとき，ボールレンズ搭載用溝１０４の深さが４５０μmになるまでエッチングする。第二Ｖ溝１０５は，Si3N4/SiO2積層膜１８によるマスク開口部が小さいので，ボールレンズ搭載用溝１０４のエッチング深さが４５０μmになる前に｛１１１｝面が出現してＶ形状の溝（溝深さ７０μm）となり，見かけ上エッチングが停止した状態となる。このように，シリコンの異方性エッチングによる異種形状溝（深さの異なる溝，大きさの異なる溝）の形成は，深さが最も深い溝のエッチングに律速されるが，同時に複数の溝を形成することができる。ｂ）次に，Si3N4/SiO2積層膜１１８を熱りん酸，ＢＨＦ（HF＋NH4F混合液）を用いて順次剥離し，新たに熱酸化によりシリコン酸化膜１０３を１μm形成する。その後，初めにボールレンズ搭載用溝１０４が形成された面にAu（例えば，膜厚５００ｎｍ）/Pt（例えば，膜厚３００ｎｍ）/Ti（例えば，膜厚１００ｎｍ）薄膜１１９を成膜する。次に，逆の面にも同様な膜を成膜し，接合用裏面薄膜電極１１３を形成する。成膜方法には，スパッタ法，真空蒸着法のいずれかを適用する。次に，ネガ型の低粘性レジスト１２０（例えば，ＯＭＲ８５―３５ｃｐ，東京応化工業製）を低速回転（例えば５００ｒｐｍ）でスピンコータにて塗布する。その後プリベークしてレジストの溶剤を除去する。必要に応じて，これを繰り返しレジストの膜厚を厚くし溝をレジストでカバーする。ｃ）低粘性レジスト１２０にホトマスクのパターンを転写し，低粘性レジストパターン１２１をポストベークして形成する。その後，低粘性レジストパターン１２１をマスクとしてイオンミリングによりAu/Pt/Ti薄膜１１９をエッチングする。ｄ）低粘性レジストパターン２１を剥離液を用いて剥離し，共通薄膜電極１０７，レーザダイオード用薄膜電極１０９，ホトダイオード用第二薄膜電極１１２，薄膜温度センサ用第一薄膜電極１１５，薄膜温度センサ用第二薄膜電極��１６をシリコン酸化膜１０３上に形成する。ｅ）薄膜温度センサ１０６用の温度センサ用抵抗薄膜１２２を成膜する。たとえば，温度センサ用抵抗薄膜１２２の材料として，窒化タンタル薄膜を用いてよい。窒化タンタル薄膜は，スパッタ法により成膜することができる。この場合のスパッタには，アルゴン雰囲気中に微量の窒素ガスを導入して成膜するリアクティブスパッタ法を適用する。ｆ）ｂ）の工程と同様に低粘性レジスト１２０を低回転でスピンコータにより塗布し，それをプリベークする。ｇ）低粘性レジスト１２０にホトマスクのパターンを転写し，薄膜温度センサ１０６用のレジストパターンをポストベークして形成する。その後，それをマスクとしてイオンミリングにより温度センサ用抵抗薄膜１２２をエッチングし，レジストを除去して薄膜温度センサ用第一抵抗薄膜１１４を形成する。ｈ）ｃ）の工程と同様に低粘性レジスト１２０を塗布し，レジストのパターンを形成する。次にAuSnはんだ膜１２３を真空蒸着法にて成膜する。ｉ）低粘性レジスト１２０を剥離し，リフトオフ法によりレーザダイオード用AuSnはんだ薄膜１０８を共通薄膜電極１０７上に形成する。このようにして，シリコンオプティカルベンチ１０１に薄膜温度センサ１０６を形成することができる。
【００７９】
以上のような工程を順次経ることで薄膜温度センサ１０６を形成したシリコンオプティカルベンチ１０１を得ることができる。
【００８０】
このように本実施例のシリコンオプティカルベンチには，温度によって抵抗が変わる薄膜にて構成された薄膜温度センサにより，LDモジュールを製作する場合における実装工程数を削減できるとともに実装部品点数を減らすことができる。
【００８１】
また，熱容量が小さい薄膜温度センサがあるので，レーザダイオードの熱変化に対する感度を向上させることができるとともに，レーザダイオードを従来よりも安定に動作させることができる。
また，シリコンオプティカルベンチに形成された薄膜温度センサは，マイクロマシニング技術を適用して形成されることにより，レーザダイオードの近傍に形成することができるとともに従来のセンサよりも小型化することができる。そのため，他の薄膜電極や薄膜素子やワイヤボンディングに対する配置の制約を緩和するだけでなく，よりレーザダイオードの熱変化にたいする感度を向上させることができる。
【００８２】
さらに，本シリコンオプティカルベンチを適用したLDモジュールは，実装コストを削減したため安価で，しかもレーザダイオードの動作を従来よりも高いレベルで保証することができる。
【００８３】
図２０は，本発明における第三の実施例である薄膜温度センサ１０６を形成したシリコンオプティカルベンチ１０１の裏面側を示す斜視図であり，図２１は，このシリコンオプティカルベンチ１０１の表面側を示す斜視図である。これらの図からわかるように，薄膜温度センサ１０６をシリコンオプティカルベンチ１０１の裏面側でレーザダイオードが実装される真裏に形成している点が先の第二の実施例と異なる点である。このようにレーザダイオードが実装される裏側に薄膜温度センサ１０６が形成されるので，レーザダイオードが発生する熱をほぼ直接センシングすることができるメリットがある。さらに，シリコンオプティカルベンチ１０１に形成する共通薄膜電極１０７等を含む電極パターンのレイアウトに自由度が増すだけでなく，シリコンオプティカルベンチ１０１の小型集積化も可能となる。この場合の薄膜温度センサ１０６は，接合用裏面薄膜電極１１３が形成されていない部分に，第一電極接続部１２４，第二電極接続部１２５，第一電極パッド部１２６，第二電極パッド部１２７，第一電極Pt露出部１２８，第二電極Pt露出部１２９，薄膜温度センサ用第一抵抗薄膜１１４から構成され，形成されている。このシリコンオプティカルベンチ１０１の実装には，あらかじめ薄膜温度センサ１０６の形状に対応した薄膜電極が形成されたベース基板を用意し，接合用裏面薄膜電極１１３と第一電極パッド部１２６および第二電極パッド部１２７との部分ではんだを用いて接合する。このとき第一電極Pt露出部１２８，第二電極Pt露出部１２９がそれぞれ形成されているので，第一電極接続部１２４，第二電極接続部１２５，薄膜温度センサ用第一抵抗薄膜１１４にはんだが拡散することはない。
【００８４】
図２２は本発明における第四の実施例である薄膜温度センサ１０６を形成したシリコンオプティカルベンチ１０１を示す斜視図である。このシリコンオプティカルベンチ１０１には，薄膜温度センサ１０６の他に，薄膜抵抗１３０，薄膜コンデンサ１３１がシリコンオプティカルベンチ１０１に形成されている。その他は，第二の実施例とほぼ同じ構成である。これらの薄膜抵抗１３０および薄膜コンデンサ１３１は外部からの電気信号のノイズをカットするためのフィルタを構成する要素である。このように，レーザダイオード，ホトダイオード，レンズまたはファイバ以外の部品をすべて薄膜素子としてシリコンオプティカルベンチ上に形成することで，従来の光学素子搭載基板としてのシリコンオプティカルベンチに比べ，その機能性を向上させることができる。この場合，薄膜温度センサ１０６はレーザダイオードを挟んで薄膜抵抗１３０，薄膜コンデンサ１３１が形成されている逆側に配置されているがこの限りでなく，レーザダイオードが実装される箇所であるレーザダイオード用AuSnはんだ薄膜１０８およびボールレンズ搭載用溝１０４の近傍に形成されていれば，レーザダイオードの熱変化を即座にモニタできるので問題ない。また、薄膜抵抗１３０、薄膜コンデンサ１３１及び薄膜温度センサ１０６と、レーザダイオードを設置する領域であるはんだ薄膜１０８及びホトダイオードを設置する領域とであるはんだ薄膜１１１と、前記ホトダイオードに連絡する第一の薄膜電極１１０と第二の薄膜電極１１２と、前記レーザダイオードを設置する領域とホトダイオードを設置する領域とを結ぶ線の一方の側であって、第一薄膜電極１１０と第二薄膜電極１１２とで挟まれる領域の外側であって第二薄膜電極側に、薄膜抵抗１３０及び薄膜コンデンサ１３１を配置し、レーザダイオードホトダイオードを設置する領域とを結ぶ線の他方の側であって、第一薄膜電極１１０と第二薄膜電極１１２とで挟まれる領域の外側であって前記第一の電極側に、前記薄膜温度センサを配置することにより、高周波に対応した構造となる。
【００８５】
図２２におけるb-b'断面は、図４と同様の主要構造をとる。
【００８６】
図２３は，図２２におけるc-c'断面を模式的に示す断面図であり，薄膜コンデンサ１３１の断面図を示している。シリコン酸化膜１０３上に窒化タンタル薄膜パターン１３２と誘電体である五酸化タンタル薄膜１３５と共通薄膜電極１０７とが形成されている。五酸化タンタル薄膜１３５は先に形成される窒化タンタル薄膜パターン１３２を陽極酸化することで形成される。窒化タンタル薄膜パターン１３２が薄膜コンデンサ１３１の下部電極の役割をし，共通薄膜電極１０７が薄膜コンデンサ１３１の上部電極の役割をする。これらの積層薄膜により薄膜コンデンサ１３１が形成されている。
【００８７】
次に，図２４を用いて図２２に示した第三の実施例である薄膜温度センサ１０６を形成したシリコンオプティカルベンチ１０１の製造プロセスについて説明する。レジスト塗布方法として，先に述べた第二の方法すなわち電着レジストを用いた方法または第三の方法すなわち噴霧レジストを用いたスプレー塗布方法を用いた例を示す。ただし，図２４はシリコンオプティカルベンチ１０１の特徴的な構造を形成するための方法が理解されやすいように示した模式図であり，図２２に示したシリコンオプティカルベンチ１０１の断面と一致していない。図２２のａ）からｌ）に従って順に製造プロセスを説明する。ａ）の工程は，図１９の場合と同様である。ｂ）次に，Si3N4/SiO2積層膜１１８を熱りん酸，ＢＨＦ（HF＋NH4F混合液）を用いて順次剥離し，新たに熱酸化によりシリコン酸化膜１０３を１μm形成する。その後，初めにボールレンズ搭載用溝１０４が形成された面にAu（例えば，膜厚５００ｎｍ）/Pt（例えば，膜厚３００ｎｍ）/Ti（例えば，膜厚１００ｎｍ）薄膜１１９を成膜する。次に，逆の面にも同様な膜を成膜し，接合用裏面薄膜電極１１３を形成する。成膜方法には，スパッタ法，真空蒸着法のいずれかを適用する。ｃ）次に，ネガ型の電着レジスト１３６（ＥＤホトレジスト，イーグル２１００ シプレイ製）を用いて，レジストをAu/Pt/Ti薄膜１１９上に電着させ，プリベークして溶剤成分を除去する。ここで，電着レジストの塗布方法を図７を用いて説明する。カソード電極となるウエハホルダ３４にウエハ１９を固定し，ウエハ１９のAu/Pt/Ti薄膜１１９と電気的接続を行い電圧を印加すると，電着レジスト１３６がAu/Pt/Ti薄膜１１９上に成膜される。ｄ）この後，露光・現像・ポストベークを行い，電着レジストパターン１３７をAu/Pt/Ti薄膜１１９上に形成する。さらに，電着レジストパターン１３７をマスクとしてイオンミリングによりAu/Pt/Ti薄膜１１９をエッチングする。ｅ）ｆ）の各工程は図１９のｄ）ｅ）の工程とそれぞれ同じである。ただしｅ）では，薄膜抵抗用第一薄膜電極１３３，薄膜抵抗用第二薄膜電極１３４，ホトダイオード用第一薄膜電極１１０，ホトダイオード用第二薄膜電極１１２，薄膜温度センサ用第一薄膜電極１１５，薄膜温度センサ用第二薄膜電極１１６が形成され，ｆ）では窒化タンタル薄膜１３８が成膜される。ｇ）ｃ）の工程と同様にネガ型の電着レジスト１３６を塗布する。ｈ）電着レジスト１３６にホトマスクのパターンを転写し，窒化タンタル薄膜形成用レジストパターン１３９をポストベークして形成する。その後，これをマスクとしてイオンミリングにより窒化タンタル薄膜１３８をエッチングする。ｉ）電着レジストの窒化タンタル薄膜形成用レジストパターン１３９を剥離して窒化タンタル薄膜パターン１３２，薄膜温度センサ用第一抵抗薄膜１１４を得る。次に，窒化タンタル薄膜パターン１３２の一部を陽極酸化法（例えば，電解液：りん酸０．１ｖｏｌ％水溶液，電流密度：０．５ｍＡ／ｃｍ２，電圧：１００Ｖ）によりこの部分だけを選択的に陽極酸化して五酸化タンタル薄膜１３５とし，誘電体薄膜を得る。ｊ）低粘性のレジストを塗布し，共通薄膜電極形成用レジストパターン１４０を露光・現像・ポストベークして形成する。次に，共通薄膜電極用Au/Pt/Ti薄膜１４１を成膜する。成膜方法には，スパッタ法，真空蒸着法のいずれかを適用する。この場合，金属膜であればこれ以外の金属膜でもよく，Al薄膜やCr薄膜等の単層膜でもよい。ｋ）共通薄膜電極形成用レジストパターン１４０を剥離し，リフトオフ法により共通薄膜電極１０７を五酸化タンタル薄膜１３５上に形成する。ｌ）共通薄膜電極１０７を形成する方法と同様に，ホトダイオード用AuSnはんだ薄膜１１１をホトダイオード用第一薄膜電極１１０上に形成する。このようにして，シリコンオプティカルベンチ１０１に薄膜温度センサ１０６，薄膜抵抗１３０，薄膜コンデンサ１３１を形成する。
【００８８】
以上のような工程を順次経ることで薄膜温度センサ１０６を形成したシリコンオプティカルベンチ１０１を形成することができる。
【００８９】
上記では，第二のレジスト塗布方法である電着レジストを用いた方法で説明したが，図３のようにレジストを噴霧状にして基板に塗布するいわゆるレジストのスプレー塗布方法を用いてもよい。この方法を用いた場合のシリコンオプティカルベンチ１０１の製造プロセスは，図２４に示すプロセスと同様である。
図８、図９で言及したのと同様にしてこれらのレジスト塗布方法を用いれば，レーザダイオードが実装される場所とエッチングで形成された溝との近傍に薄膜温度センサを形成することができる。
【００９０】
図２５は，本発明におけるシリコンオプティカルベンチ１０１上に形成される薄膜温度センサ１０６の第二の形成方法を示す製造プロセスフローである。レジストの塗布方法には低粘性のネガ型レジストを用いた第一の方法を適用する。図２５のシリコンオプティカルベンチ１０１は，特徴的な構造を形成するための方法が理解されやすいように示した第二の実施例の模式図であり，図１６に示したシリコンオプティカルベンチ１０１の断面と一致していない。ａ）からｉ）に従って順に製造プロセスを説明する。ａ）はじめに，図１９のａ）と同様な工程および条件にて単結晶シリコン基板１０２にボールレンズ搭載用溝１０４，第二Ｖ溝１０５を形成し，シリコン酸化膜１０３を１μm表面に形成する。その後，ボールレンズ搭載用溝１０４が形成された面に温度センサ用抵抗薄膜１２２を形成する。たとえば，温度センサ用抵抗薄膜１２２の材料として，窒化タンタル薄膜を用いるのがよい。窒化タンタル薄膜は，スパッタ法により成膜することができる。この場合のスパッタには，アルゴン雰囲気中に微量の窒素ガスを導入して成膜するリアクティブスパッタ法を適用する。次に，ネガ型の低粘性レジスト１２０（例えば，ＯＭＲ８５―３５ｃｐ，東京応化工業製）を低速回転（例えば５００ｒｐｍ）でスピンコータにて塗布する。その後プリベークする。必要に応じてこれを繰り返しレジストの膜厚を厚くし溝をレジストでカバーする。ｂ）この低粘性レジスト１２０にホトマスクのパターンを転写（露光，現像，ポストベーク）して，薄膜温度センサ用第一抵抗薄膜１４の低粘性レジストパターン１２１を形成する。これをマスクとしてイオンミリングにて温度センサ用抵抗薄膜１２２をエッチングする。ｃ）低粘性レジストパターン１２１を剥離液を用いて剥離する。次に，ボールレンズ搭載用溝１０４が形成された面と逆の面にAu（例えば，膜厚５００ｎｍ）/Pt（例えば，膜厚３００ｎｍ）/Ti（例えば，膜厚１００ｎｍ）の３層の金属薄膜を成膜し，接合用裏面薄膜電極１１３を形成する。成膜方法には，スパッタ法，真空蒸着法のいずれかを適用する。その後，低粘性レジスト１２０をスピンコータにて塗布する。このとき，薄膜温度センサ用第一抵抗薄膜１１４は低粘性レジスト１２０にて覆われる。ｄ）この低粘性レジスト１２０を露光，現像，ポストベークして，薄膜温度センサ用第一抵抗薄膜１１４上にこれを保護するための図のような低粘性レジストパターン１２１を形成する。ｅ）次に，ボールレンズ搭載用溝１０４が形成された面にAu（例えば，膜厚５００ｎｍ）/Pt（例えば，膜厚３００ｎｍ）/Ti（例えば，膜厚１００ｎｍ）薄膜１１９を成膜する。成膜方法には，スパッタ法，真空蒸着法のいずれかを適用する。ｆ）低粘性レジスト１２０を上記と同様に塗布する。ｇ）低粘性レジスト１２０を露光，現像，ポストベークして，図のような低粘性レジストパターン１２１を形成する。ｈ）この低粘性レジストパターン１２１をマスクとして，イオンミリングにてAu/Pt/Ti薄膜１１９をエッチングする。ｉ）低粘性レジストパターン１２１を剥離液を用いて剥離し，共通薄膜電極１０７，レーザダイオード用薄膜電極１０９，ホトダイオード用第二薄膜電極１１２，薄膜温度センサ１０６を構成する薄膜温度センサ用第一薄膜電極１１５や薄膜温度センサ用第二薄膜電極１１６をシリコン酸化膜１０３上に形成する。このようにして，シリコンオプティカルベンチ１０１上に薄膜温度センサ１０６を形成することができる。なお，AuSnはんだ膜に関しては，図１９のｈ），ｉ）にて示した方法にて形成することができる。例えば，図１９の（ｉ）においては共通薄膜電極107の上の層１０８のようにすることができる。
【００９１】
ここでは，薄膜温度センサ１０６の第二の形成方法として上記の製造プロセスフローを示したが，この形成方法は，他の実施例のシリコンオプティカルベンチ１０１上に形成された薄膜抵抗１３０にも適用できる。
【００９２】
図２６は，本発明の第四の実施例である薄膜温度センサ１０６，薄膜抵抗１３０，薄膜コンデンサ１３１が形成されたシリコンオプティカルベンチ１０１にボールレンズ１０５１，レーザダイオード１５２，ホトダイオード１５３を実装したときの状態を表す模式図である。ボールレンズ１５１は接着剤によってボールレンズ搭載用溝１０４に固定される。レーザダイオード１５２およびホトダイオード１５３は，レーザダイオード用AuSnはんだ薄膜１０８，ホトダイオード用AuSnはんだ薄膜１１１に熱を加えて溶かすことによりシリコンオプティカルベンチ１０１にそれぞれ固定される。その際，レーザダイオード１５２，ホトダイオード１５３，ボールレンズ１５１の光軸が合致するようにアライメントし固定する。このような各光部品が実装されたシリコンオプティカルベンチ１０１に高周波の電気信号を印可して外部へ光信号を送信するために，ワイヤボンディングによって各部品の電気的接続を行う。高周波電気信号を取り扱うので，ワイヤの長さが短くなるように，共通薄膜電極１０７，薄膜抵抗用第一薄膜電極１３３や薄膜抵抗用第二薄膜電極１３４等から成る薄膜抵抗１３０（番号示さず），共通薄膜電極１０７や窒化タンタル薄膜パターン１３２等から成る薄膜コンデンサ１３１（番号示さず），ホトダイオード用第一薄膜電極１１０，ホトダイオード用第二薄膜電極１１２，薄膜温度センサ用第一薄膜電極１１５や薄膜温度センサ用第二薄膜電極１１６等から成る薄膜温度センサ１０６が予め最適な位置に形成されている。また，上記各薄膜はレーザダイオード１５４やホトダイオード１５３とインピーダンス整合がとれるようにパターンの形状を予め決めてある。この場合，ボールレンズ搭載用溝１０４の深さが４５０μmであるので，図９よりボールレンズ搭載用溝１０４の少なくとも３０μmの位置にまで薄膜温度センサ１０６や共通薄膜電極１０７等を形成することができる。次に，ワイヤボンディングを用いた電気的結線について説明する。第一ボンディングワイヤ１５４はレーザダイオード１５２と薄膜抵抗１３０（番号示さず）を構成する薄膜抵抗用第二薄膜電極１３４とを接続し，第二ボンディングワイヤ１５５はホトダイオード１５３とホトダイオード用第二薄膜電極１１２とを接続し，第三ボンディングワイヤ１５６は薄膜抵抗１３０（番号示さず）を構成する薄膜抵抗用第一薄膜電極１３３と薄膜コンデンサ１３１（番号示さず）を構成する窒化タンタル薄膜パターン１３２とを接続し，第四ボンディングワイヤ１５７はホトダイオード用第一薄膜電極１１０とシリコンオプティカルベンチ１０１の外部にある外部電極（図示せず）とを接続し，第五ボンディングワイヤ１５８は薄膜温度センサ１０６を構成する薄膜温度センサ用第一薄膜電極１１５とシリコンオプティカルベンチ１０１の外部にある外部電極（図示せず）とを接続し，第六ボンディングワイヤ１５９は薄膜温度センサ１０６を構成する薄膜温度センサ用第二薄膜電極１１６とシリコンオプティカルベンチ１０１の外部にある外部電極（図示せず）とを接続し，第七ボンディングワイヤ１６０はホトダイオード用第二薄膜電極１１２とシリコンオプティカルベンチ１０１の外部にある外部電極（図示せず）とを接続し，第八ボン���ィングワイヤ１６１は共通薄膜電極１０７とシリコンオプティカルベンチ１０１の外部にある外部電極（図示せず）とを接続し，第九ボンディングワイヤ１６２は薄膜抵抗１３０（番号示さず）を構成する薄膜抵抗用第一薄膜電極１３３とシリコンオプティカルベンチ１０１の外部にある外部電極（図示せず）とを接続している。高周波電気信号は第九ボンディングワイヤ１６２を通じてシリコンオプティカルベンチ１０１に印加され，シリコンオプティカルベンチ１０１上に形成された薄膜抵抗１３０（番号示さず）および薄膜コンデンサ１３１（番号示さず）により形成されるＲＣ回路を通ってレーザダイオード１５２に印加される。ここでのＲＣ回路は電気信号のノイズをカットするフィルタの役割をする。レーザダイオード１５２にて電気信号は光信号に変換され，レーザダイオード１５２から出射された光信号はボールレンズ１５１を通って光ファイバ等の外部へ送信される。このとき，レーザダイオード１５２から出射された光信号は，ホトダイオード１５３にてモニタされる。さらに，レーザダイオード１５２とボールレンズ搭載用溝１０４の近傍に形成された薄膜温度センサ用第一薄膜電極１１５や薄膜温度センサ用第二薄膜電極１１６等から構成される薄膜温度センサ１０６にて，レーザダイオード１５２の温度が常にモニタされ，外部の判定回路（ＬＳＩ）に温度がフィードバックされる。この判定回路（ＬＳＩ）により，ペルチェ素子（図示せず）が駆動され，シリコンオプティカルベンチ１０１が冷却され，すなわちレーザダイオード１５２が冷却されて，レーザダイオード１５２が所定の波長の光信号を送信することができる。ペルチェ素子（図示せず）は薄膜温度センサ１０６により規定の温度に達した場合，その動作を止める。このような一連の動作を繰り返して，レーザダイオード１５２から送信される光信号の波長を制御している。なお、薄膜の各構造物は、例えば、CVDやスパッタを用いて堆積して成膜される。また、例えば、前記薄膜電極、薄膜抵抗、薄膜コンデンサ、薄膜温度センサは、厚さが１μｍ以下程度にすることができる。また、前記レーザダイオードやホトダイオードは、基板に対して前記はんだ層を介して設置されるが、成膜された薄膜電極、薄膜抵抗、薄膜コンデンサ、薄膜温度センサ等は前記はんだ層を介さず基板に設置される。
【００９３】
このように、光半導体素子と光ファイバ或いは更にレンズとの光結合が容易に可能となる光ファイバやレンズ搭載部を備える前記光学素子搭載基板上に、高周波伝送信号の劣化を抑える薄膜電極やノイズ除去用のＲＣフィルタ回路（あるいは薄膜抵抗と薄膜コンデンサ）更に薄膜温度センサを併せて備える構造にすることにより、チップ抵抗等のチップ部品用いた場合に比べ寄生容量を抑制することができる。また、抵抗等を光半導体素子が搭載された基板と隣接する基板に設置してワイヤで連絡する場合に比べ、インダクタンス成分を低減できる。また、小型化・集積化に良好な形態となる。また、薄膜コンデンサや薄膜抵抗の周囲を薄膜電極（或いは薄膜配線）で囲むことにより、相互インダクタンスの影響に関して良好な状況を得ることができる。
【００９４】
図２７は，本発明のシリコンオプティカルベンチ１０１をバタフライタイプのレーザダイオードモジュールに実装した例を示す模式図である。ボールレンズ１５１，レーザダイオード１５２，ホトダイオード１５３がそれぞれ実装された薄膜温度センサ１０６を形成したシリコンオプティカルベンチ１０１が，バタフライパッケージ１６３の中に実装されている。レーザダイオード１５２からの光信号は，ボールレンズ１５１，非球面レンズ１６４，フェルール１６５で固定された光ファイバ１６６を通って外部に発信される。このような構成にて本発明のシリコンオプティカルベンチ１０１はLDモジュールに適用される。
以上説明してきたシリコンオプティカルベンチ１０１のボールレンズ搭載用溝１０４や第二Ｖ溝１０５の形成には，水酸化カリウム水溶液を用いたが，ＴＭＡＨ（水酸化テトラメチルアンモニウム）やＥＤＰ（エチレンジアミンピロカテコール水）等のシリコンの異方性エッチングが可能な他のエッチング液を適用してもよい。ただし，エッチング形状および取扱の観点から，水酸化カリウム水溶液が適している。
さらに，本実施例では単結晶シリコン基板１０２を用いたシリコンオプティカルベンチ１０１に関して述べたが，単結晶シリコン基板１０２の代わりにAlNやSiC等のセラミックス基板やガラス基板を用いたサブマウントにも本発明の薄膜温度センサ１０６を適用することができる。この場合，ダイシングによる加工にてボールレンズや光ファイバ用の溝を製作することが好ましい。ただし，サブマウントの場合，レーザダイオード１５２やホトダイオード１５３を実装できれば良く，必ずしもこれに溝を必要としない。例えば，溝はシリコン基板等の別の基板に製作し組み合わせて対応してもよい。このようなサブマウントは，本発明の薄膜温度センサ１０６を形成することができるので，シリコンオプティカルベンチ１０１と同様の効果を得ることができる。
【００９５】
図２８は，図２６に示した構造のうち，薄膜抵抗用第一薄膜電極１３３と窒化タンタル薄膜パターン１３２とを電気的に接続していた第三ボンディングワイヤ１５６の代りに薄膜電極を用いて接続した構造を示す図である。本構造は信号ラインに接続されたワイヤボンディングを極力無くした構造である。ワイヤボンディングはインダクタンス成分が大きいので，これにより，高周波信号ラインにワイヤボンディングを多用すると信号の伝送特性を劣化させることを抑制できる。すなわち，信号ラインにインダクタンスに起因した逆起電力が発生し，高周波信号が流れにくくなることを抑制できる。また，ここで形成された薄膜電極は，薄膜抵抗１３０（番号示さず）および薄膜コンデンサ１３１（番号示さず）を含めて，図のように，その過半数以上の周囲領域（好ましくは基板の端面側以外のできるだけ多くの領域）を共通薄膜電極１０７により囲まれている。これにより，高周波信号が通る電極パターンとグランドとの相互インダクタンスにより信号の伝送特性が劣化するのを抑制することができる。図２８のような構造にすれば，インダクタンスによる高周波信号の伝送特性劣化を十分抑制することが可能である。
【００９６】
また，比較例としてのオプティカルベンチを用いた光通信用のレーザダイオード(LD)モジュールを図２９に示す。LDモジュール７２は光半導体素子であるレーザダイオード５２，レーザダイオード５２が搭載される基板であるサブマウント６８，レーザダイオード５２の発信状況をモニタする光半導体素子であるホトダイオード５３，ホトダイオード５３を実装する基板であるＰＤマウント６９，レーザダイオード５２の発熱状態をモニタするためのサーミスタ６７，レーザダイオード５２やホトダイオード５３やサーミスタ６７等の後付部品をオプティカルベンチ７０に固定するためのはんだ膜まで含めた薄膜電極７１，オプティカルベンチ７０の下に配置される冷却用のペルチェ素子（図示せず）で主に構成されている。外部からの電気信号の導入やオプティカルベンチ７０上で電気的結線を行うために，ワイヤボンディングが適用される。レーザダイオード５２は動作中に熱を発生し，ある閾値温度を超えると動作不良すなわち仕様波長範囲を逸脱する不良を起こす。そのため，その閾値温度を超えないように，サーミスタ６７でオプティカルベンチ７０の温度をモニタし，その温度をフィードバックしてペルチェ素子（図示せず）を駆動させオプティカルベンチ７０の温度すなわちレーザダイオード５２の温度を一定に維持する。本発明の実施例では、前述の効果に加えて、比較例と比較して，実装工程の簡便化，実装部品点数の削減を図ることができる。
【００９７】
そして、レーザダイオードの熱変化に対する反応が速く、比較例のようにオプティカルベンチ上にサーミスタ実装用の薄膜電極（はんだ膜）を形成しなければならないのに比べて，オプティカルベンチに形成する他の薄膜電極や薄膜電子素子の配置の自由度を高めることができる。
【００９８】
【発明の効果】
本発明により、光半導体素子と光ファイバや、レンズの光結合が容易にでき、高周波信号の劣化を抑えて、高集積化できる光学素子搭載基板を提供することができる。
【図面の簡単な説明】
【図１】本発明における一実施例のシリコンオプティカルベンチの上面図である。
【図２】図１の上面図におけるa-a'断面を模式的に示す断面図である。
【図３】図１の上面図におけるb-b'断面を模式的に示す断面図である。
【図４】図１の上面図におけるc-c'断面を模式的に示す断面図である。
【図５】本発明の一実施例のシリコンオプティカルベンチの製造方法で、低粘性のレジストを用いるときの製造プロセスフローである。
【図６】本発明の一実施例のシリコンオプティカルベンチの製造方法で、電着レジストまたは噴霧状のレジストを用いるときの製造プロセスフローである。
【図７】電着レジストの塗布方法を示す概念図である。
【図８】レジストのスプレー塗布方法を示す概念図である。
【図９】各レジスト塗布方法を用いた場合における薄膜電極の形成可能領域を示すグラフである。
【図１０】結晶方位｛１００｝の単結晶シリコン基板を用いた場合における結晶方位ずれを補正するためのホトマスクの概略図である。
【図１１】図１０のｄ部におけるホトマスクのパターン形状の詳細を示す概略図である。
【図１２】シリコンの異方性エッチングによる溝を形成するためのホトマスクの概略図である。
【図１３】シリコンオプティカルベンチに光学部品を実装した上面図である。
【図１４】薄膜抵抗を形成する方法を示した製造プロセスフローである。
【図１５】薄膜抵抗にのみ通電して電流−電圧特性を測定した結果である。
【図１６】本発明における一実施例を示すシリコンオプティカルベンチの斜視図である。
【図１７】本発明における一実施例のシリコンオプティカルベンチ上に形成された薄膜温度センサの第一の形状を示す上面図である
【図１８】本発明における一実施例のシリコンオプティカルベンチ上に形成された薄膜温度センサの第二の形状を示す上面図である
【図１９】本発明の一実施例のシリコンオプティカルベンチの製造方法で，低粘性のレジストを用いるときの製造プロセスフローである。
【図２０】本発明における一実施例のシリコンオプティカルベンチの裏面側を示す斜視図である。
【図２１】本発明における一実施例のシリコンオプティカルベンチの表面側を示す斜視図である。
【図２２】本発明における一実施例のシリコンオプティカルベンチを示す斜視図である。
【図２３】図２２の斜視図におけるc-c'断面を模式的に示す断面図である。
【図２４】本発明における第三の実施例のシリコンオプティカルベンチの製造方法で，電着レジストまたは噴霧状のレジストを用いるときの製造プロセスフローである。
【図２５】本発明における薄膜温度センサの第二の形成方法を示す製造プロセスフローである。
【図２６】本発明における一実施例のシリコンオプティカルベンチにレーザダイオード，ホトダイオード，ボールレンズを実装したときの斜視図である。
【図２７】バタフライタイプのレーザダイオードモジュールに本発明における第三の実施例のシリコンオプティカルベンチを実装したときの上面模式図である。
【図２８】本発明における一実施例のオプティカルベンチにレーザダイオード、ホトダイオード、ボールレンズを実装したときの斜視図である。
【図２９】比較例のLDモジュールを示す斜視図である。
【符号の説明】
１，１０１...シリコンオプティカルベンチ、２，１０４...ボールレンズ搭載用溝、３...光ファイバ搭載用第一Ｖ溝、４，１０５...第二Ｖ溝、５...抵抗薄膜、６...抵抗薄膜用第一薄膜電極、７...抵抗薄膜用第二薄膜電極、８...誘電体薄膜、９...上部薄膜電極、１０...共通薄膜電極、１１，１１０...ＰＤ用第一薄膜電極、１２，１１１...ＰＤ用AuSnはんだ薄膜、１３，１０８...ＬＤ用AuSnはんだ薄膜、１４，１１２...ＰＤ用第二薄膜電極、１５...ＰＤ搭載用位置合わせマーカ、１６...ＬＤ搭載用位置合わせマーカ、１７...ボールレンズ用位置合わせマーカ、１８...光ファイバ用位置合わせマーカ、１９...単結晶シリコン基板、２０...シリコン酸化膜、２１，１１８...Si3N4/SiO2積層膜、２２，１１９...Au/Pt/Ti薄膜、２３，１２０...低粘性のレジスト、２４...レジストパターン、２５...Ta2N薄膜、２６...薄膜コンデンサ形成用レジストパターン、２７...薄膜抵抗形成用レジストパターン、２８...誘電体用抵抗薄膜、２９...Al薄膜、３０...電着レジスト、３１...電着レジストのレジストパターン、３２...薄膜コンデンサ形成用電着レジストパターン、３３...薄膜抵抗形成用電着レジストパターン、３４...基板ホルダ、３５...アノード電極、３６...定電圧電源、３７...浴槽、３８...ホトレジスト乳濁液、３９...ノズル、４０...基板固定用ホルダ、４１...レジスト噴霧、４２...補正エッチング用ホトマスク、４３...オリフラ合わせ用パターン、４４...補正用扇形パターン、４５...長方形開口パターン、４６...ホトマスク、４７...アライメント用パターン、４８...パターン、４９，１５４...第一ボンディングワイヤ、５０，１５５...第二ボンディングワイヤ、５１，１５１...ボールレンズ、５２...光ファイバ、５３，１５２...レーザダイオード、５４，１５３...ホトダイオード、５５，１５６...第三ボンディングワイヤ、５６，１５７...第四ボンディングワイヤ、５７，１５８...第五ボンディングワイヤ、５８，１５９...第六ボンディングワイヤ、５９，１６０...第七ボンディングワイヤ，１０２...単結晶シリコン基板，１０３...シリコン酸化膜，１０６...薄膜温度センサ，１０７...共通薄膜電極，１０９...レーザダイオード用薄膜電極，１１３...接合用裏面薄膜電極，１１４...薄膜温度センサ用第一抵抗薄膜，１１５...薄膜温度センサ用第一薄膜電極，１１６...薄膜温度センサ用第二薄膜電極，１１７...薄膜温度センサ用第二抵抗薄膜，，１２１...低粘性レジストパターン，１２２...温度センサ用抵抗薄膜，１２３...AuSnはんだ膜，１２４...第一電極接続部，１２５...第二電極接続部，１２６...第一電極パッド部，１２７...第二電極パッド部，１２８...第一電極Pt露出部，１２９...第二電極Pt露出部，１３０...薄膜抵抗，１３１...薄膜コンデンサ，１３２...窒化タンタル薄膜パターン，１３３...薄膜抵抗用第一薄膜電極，１３４...薄膜抵抗用第二薄膜電極，１３５...五酸化タンタル薄膜，１３６...電着レジスト，１３７...電着レジストパターン，１３８...窒化タンタル薄膜，１３９...窒化タンタル薄膜形成用レジストパターン，１４０...共通薄膜電極形成用レジストパターン，１４１...共通薄膜電極用Au/Pt/Ti薄膜，１６１...第八ボンディングワイヤ，１６２...第九ボンディングワイヤ，１６３...バタフライパッケージ，１６４...非球面レンズ，１６５...フェルール，１６６...光ファイバ，１６７...サーミスタ，１６８...サブマウント，１６９...ＰＤマウント，１７０...オプティカルベンチ，１７１...薄膜電極，1７２...比較LDモジュール
【図１】
0003931703.tif 000002
【図２】
0003931703.tif 000003
【図３】
0003931703.tif 000004
【図４】
0003931703.tif 000005
【図５】
0003931703.tif 000006
【図６】
0003931703.tif 000007
【図７】
0003931703.tif 000008
【図８】
0003931703.tif 000009
【図９】
0003931703.tif 000010
【図１０】
0003931703.tif 000011
【図１１】
0003931703.tif 000012
【図１２】
0003931703.tif 000013
【図１３】
0003931703.tif 000014
【図１４】
0003931703.tif 000015
【図１５】
0003931703.tif 000016
【図１６】
0003931703.tif 000017
【図１７】
0003931703.tif 000018
【図１８】
0003931703.tif 000019
【図１９】
0003931703.tif 000020
【図２０】
0003931703.tif 000021
【図２１】
0003931703.tif 000022
【図２２】
0003931703.tif 000023
【図２３】
0003931703.tif 000024
【図２４】
0003931703.tif 000025
【図２５】
0003931703.tif 000026
【図２６】
0003931703.tif 000027
【図２７】
0003931703.tif 000028
【図２８】
0003931703.tif 000029
【図２９】
0003931703.tif 000030