(57)【特許請求の範囲】
【請求項１】
急峻なエッジを有する入力信号に対する入力増幅器において、以下の回路要素を有すること、すなわち、
ａ）入力信号（ＸＩＮ）を供給するための入力端子（５）および出力信号（ＯＵＴ）を供給するための出力端子（２０）を有し、
ｂ）節点（４）において接続された２つの差動増幅器枝路（３、７；２、６）を持つ差動増幅器を有し、その際、前記節点（４）はトランジスタ（１０）を介して一方の給電電位に対する端子と接続され、前記トランジスタ（１０）のゲート端子は入力端子（５）と接続され、
ｃ）相互に接続され第１の差動増幅器枝路内に配置された少なくとも１つの第１のトランジスタ（３）および第２のトランジスタ（７）を有し、その際、第２のトランジスタ（７）は出力端子（２０）と接続され、
ｄ）前記第２のトランジスタ（７）および第３のトランジスタ（６）を含む電流ミラー（６、７）を有し、その際、第３のトランジスタ（６）は第２の差動増幅器枝路内に配置され、そのゲート端子は第２の差動増幅器枝路に接続され、
ｅ）入力側で出力端子（２０）と接続された遅延要素（Ｘ）を有し、
ｆ）前記節点（４）と前記一方の給電電位に対する端子との間に接続され遅延要素（Ｘ）の出力により制御される電流源トランジスタ（２１）を有する
ことを特徴とする入力増幅器。
【請求項２】
電流ミラー（６、７）は、第４のトランジスタ（９）を介して他方の給電電位（ＶＣＣ）に対する端子（８）と接続され、該第４のトランジスタ（９）のゲート端子は入力端子（５）に接続されていることを特徴とする請求項１記載の入力増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、急峻なエッジ（特に“ハイ‐ロー‐エッジ”）を有する入力信号に対する入力増幅器であって、出力端と接続されている電極を有する少なくともトランジスタを有する入力増幅器に関する。
【０００２】
【従来の技術】
ＣＭＯＳ増幅器はかなり以前から知られており、また非常に広範な回路に使用されている。冒頭に記載した種類の入力増幅器は、たとえば専門図書“ＣＭＯＳ‐Ａｎａｌｏｇ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｇｎ”、Ｐ．Ｅ．ＡｌｌｅｎおよびＤ．Ｒ．Ｈｏｌｂｅｒｇ、第３８１頁に記載されている。
【０００３】
図２はＮチャネルＭＯＳトランジスタ２、３およびＰチャネルＭＯＳトランジスタ６、７、ＰチャネルＭＯＳトランジスタ９およびＮチャネルＭＯＳトランジスタ１０を有する差動増幅器１から成るこのような公知の入力増幅器を示す。トランジスタ９、１０のゲートおよび差動増幅器１の入力端ＩＮは、入力信号ＸＩＮを与えられる入力端子５と接続されており、他方においてトランジスタ９のソース‐ドレイン間パスは作動電圧ＶＣＣに対する端子８と接続されている。さらに差動増幅器１は基準電圧ＸＲＥＦを与えられており、また出力信号ＯＵＴを出力するための出力端子２０と接続されている。
【０００４】
このような公知の入力増幅器は、たとえばＬＶＴＴＬ回路（ＬＶＴＴＬ＝Ｌｏｗ  Ｖｏｌｔａｇｅ‐Ｔｒａｎｓｉｓｔｏｒ‐Ｔｒａｎｓｉｓｔｏｒ‐Ｌｏｇｉｋ）およびＳＳＴＬ論理回路（ＳＳＴＬ＝Ｓｔｕｂ‐Ｓｅｒｉｅｓ‐Ｔｅｒｍｉｎａｔｅｄ‐Ｌｏｇｉｃ）に使用され得る。ＬＶＴＴＬ論理回路では約０．８Ｖないし２．０Ｖの電圧上昇‐および下降エッジが生じ、他方においてＳＳＴＬ論理回路は基準値のまわりに約４００ｍＶの相応の上昇‐および下降エッジを有する。
【０００５】
両論理回路、すなわちＬＶＴＴＬ論理回路およびＳＳＴＬ論理回路、では電圧下降エッジが非常に急峻であり、従って相応に速い入力エッジが存在する。いまチップの上に多数の入力増幅器が設けられているならば、電流節減作動モードではこれらの入力増幅器のうち可能なかぎり多くの入力増幅器が、電流を消費しないように、不能動化されるべきである。さらに、能動状態にある入力受信器を入力信号により無電流状態にもたらすことは望ましい。いずれの場合にも、駆動されている回路のみが実際に能動的であるべきである。
【０００６】
いましかし、入力信号の急峻なエッジの際に入力増幅器があまりに速く無電流の終状態に達し、従って出力信号のスイツチングが妨げられることが判明している。
【０００７】
この問題を解決するため、従来は、終状態への到達以前にスイツチング過程が終了されているように、スイツチング過程を十分に速くするため、非対称な入力増幅器を使用することが考えられた。しかし、このディメンジョニングは、望ましくない場合に直流電流消費（“Ｗｏｒｓｔ‐ｃａｒｅ  ＤＣ  ｃｏｎｓｕｍｐｔｉｏｎ”）が高められるという結果を有する。
【０００８】
【発明が解決しようとする課題】
従って、本発明の課題は、速い入力エッジの際にも確実なスイツチングを行い得る入力増幅器を提供することである。
【０００９】
【課題を解決するための手段】
この課題は、本発明によれば、請求項１に記載された構成により解決される。
【００１０】
本発明による入力増幅器は、
−定常的状態では、十分に低いまたは高い入力レベルの際に電流は増幅器を通って流れず、
−１つの出力状態から他方の出力状態へのスイツチングの後に増幅器を通る電流は、出力信号の帰還結合により入力信号が評価された後に初めて遮断される
ことにより優れている。
【００１２】
【実施例】
以下、図面ににより本発明を一層詳細に説明する。
【００１３】
図２は既に冒頭に説明されている。図１中で互いに相応する構成部分には図２中と等しい参照符号が付されている。
【００１４】
差動増幅器１は、そのゲートに基準電圧ＸＲＥＦを与えられるＮチャネルＭＯＳトランジスタ２と、節点４に関してこれに対して対称に位置しているＮチャネルＭＯＳトランジスタ３とから成っている。トランジスタ３のゲートと接続されている入力端子５には、入力信号ＸＩＮが供給されている。トランジスタ２、３のドレインは電流ミラー‐ＰチャネルＭＯＳトランジスタ６、７と接続されている。作動電圧ＶＣＣは端子８からＰチャネルＭＯＳトランジスタ９に与えられており、そのゲートに入力信号ＸＩＮが供給されている。ＮチャネルＭＯＳトランジスタ１０はそのソースまたはドレインで節点４と接続されており、そのゲートに入力端子５から入力信号ＸＩＮを与えられる。トランジスタ９およびトランジスタ１０はインバ−タとして作用する。トランジスタ６のゲートは、トランジスタ２とトランジスタ６との間の節点Ｑと、およびトランジスタ７のゲートと接続されている。さらにトランジスタ３とトランジスタ７との間の節点ＱＮは、出力信号ＯＵＴを供給するための出力端子２０と接続されている。
【００１５】
トランジスタ９、１０は、高い電圧ストロークの際に差動増幅器１のなかを流れる横電流を遮断する役割をする。
【００１６】
トランジスタ３、７はトランジスタ２、６に対して対称である。トランジスタ６および７から成る電流ミラー回路は、Ｎチャネルトランジスタによっても実現され得る。同様に入力トランジスタ２、３はＰチャネルＭＯＳトランジスタであってもよい。
【００１７】
入力端子５にはたとえば、ＬＶＴＴＬ論理で急峻にほぼ２．０Ｖ以上から０．８Ｖ以下へ下降する入力信号が与えられる。
【００１８】
前記形式の“ハイ‐ロー‐電圧エッジ”は上記のような回路においてトランジスタ１０を遮断し、それによって節点Ｑはその電圧をトランジスタ６によりプルアップされる。それにより再び、そもそも節点ＱＮを電圧的にプルアップすべきであったトランジスタ７も遮断される。換言すれば、上記の入力増幅器は急峻なエッジを有する入力信号では満足に動作しない。
【００１９】
このような満足な動作をこのような急峻なエッジを有する入力信号の際にも保証するため、本発明による入力増幅器は追加的に（図２中の点線１１を参照）、差動増幅器１またはトランジスタ７の早期の完全な遮断を阻止する装置Ｘをも有する。
【００２０】
この装置Ｘは反転遅延要素から成っており、それを介して入力増幅器により評価された信号が増幅器の電流供給のために帰還結合される。この装置Ｘの後に、同じく図１中に示されているように、電流源として作用するＮチャネルＭＯＳトランジスタ接続されていてよく、このトランジスタはゲートに遅延させられた出力信号を与えられており、そのドレイン‐ソース間パスは節点４と接地点との間に接続されている。
【００２１】
本発明による入力増幅器では、トランジスタ２１は帰還結合ループを介して入力信号ＸＩＮにより既に能動的である。それによって電流がトランジスタ２１を通じて導かれる。このことは再び、節点Ｑにおける電圧がより遅く上昇し、従って節点Ｑにおける電圧がトランジスタ７を介してプルアップされ得ることを意味する。
【００２２】
こうして本発明による入力増幅器は非常に速いエッジを有する信号のスイツチングを可能にし、従って確実に遮断が行われ得る。既存の入力増幅器に対して追加的に必要な回路費用は、遅延要素Ｘおよびもうトランジスタ２１しか必要とされないので、非常にわずかである。
【図面の簡単な説明】
【図１】本発明による入力増幅器の回路図。
【図２】従来通常の入力増幅器の回路図。
【符号の説明】
１  差動増幅器
５  入力端子
２０  出力端
２１  電流源として作用するＮチャネルＭＯＳトランジスタ
Ｘ  遅延要素
ＸＩＮ  入力信号
【図１】
0003927312.tif 000002
【図２】
0003927312.tif 000003