(57)【特許請求の範囲】
【請求項１】
第１の種類のドーパントを含む第１のクラッド層と、前記第１のクラッド層の上に配置された活性層である真性層と、前記第１のクラッド層及び前記真性層の上に配置され、第１の種類とは異なる第２の種類のドーパントを含む第２のクラッド層とを含み、さらに第１の側面と第２の側面を有するメサと、
前記メサの前記第１及び第２の側面にそって配置されたブロック層と、
前記第１及び第２の側面のそれぞれとブロック層との間に配置されたドーパント拡散障壁スパイクであって、前記第１又は第２のクラッド層とｐｎ接合を作り出さないスパイクと、
前記ドーパント拡散障壁スパイクと前記第１及び第２の側面との間に位置するドープされていない層とを含む、オプトエレクトロニクスデバイス。
【請求項２】
前記第１のクラッド層はｎ型ＩｎＰであり、前記第２のクラッド層はｐ型のＩｎＰであり、前記ブロック層は半絶縁性ＩｎＰである、請求項１記載のオプトエレクトロニクスデバイス。
【請求項３】
前記第１及び第２の側面のそれぞれとブロック層との間に配置された前記ドーパント拡散障壁スパイクはＡｌである、請求項１記載のオプトエレクトロニクスデバイス。
【請求項４】
前記第１及び第２の側面のそれぞれとブロック層の間に配置された前記ドーパント拡散障壁スパイクはアルミニウムを含む、請求項１記載のオプトエレクトロニクスデバイス。
【請求項５】
前記第２のクラッド層はｐ型にドープされた第２のクラッド層であり、前記第２のクラッド層内に配置された追加の少なくとも１つのドーパント拡散障壁スパイクであって、前記第２のクラッド層内にｐｎ接合を作り出さないドーパント拡散障壁スパイクをさらに含む、請求項１に記載のオプトエレクトニクスデバイス。
【請求項６】
前記追加の少なくとも１つのドーパント拡散障壁スパイクはＡｌである、請求項５記載のオプトエレクトロニクスデバイス。
【請求項７】
前記追加の少なくとも１つのドーパント拡散障壁スパイクはアルミニウムを含む、請求項５記載のオプトエレクトロニクスデバイス。
【請求項８】
前記第１及び第２の側面のそれぞれとの間に配置された前記ドーパント拡散障壁スパイクは１ｎｍの厚さを有する、請求項１に記載のオプトエロクトロニクスデバイス。
【請求項９】
前記ドープされていない層は、ドープされていないIｎP層である、請求項１に記載のオプトエロクトロニクスデバイス。
【請求項１０】
前記ドープされていないIｎP層は第１のドープされていないIｎP層であり、前記ドーパント拡散障壁スパイクは第１のドーパント拡散障壁スパイクであり、更に前記第１のドーパント拡散障壁スパイクと前記ブロック層との間に位置する第２のドーパント拡散障壁スパイク、及び前記第２のドーパント拡散障壁スパイクと前記第１のドーパント拡散障壁スパイクとの間に位置する第２のドープされていないIｎP層を含む、請求項９に記載のオプトエロクトロニクスデバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＩＩ−Ｖ族半導体構造において用いるドーパント拡散障壁スパイクに関する。
【０００２】
【従来の技術】
変調帯域幅、出力パワー、消光比（extinction raitio）、無冷却動作等、ますます過酷になるデバイスの性能への要求を満たすためには、オプトエレクトロニクスデバイスの活性領域およびブロック構造においてｐｎ接合およびｐｉ（ｐ型−真性）接合を正確に配置することが、非常に重要である。
【０００３】
オプトエレクトロニクスデバイスにおいて用いる典型的な構造の１つは、ｐ−ｉ−ｎ（ＰＩＮ）構造である。典型的なＰＩＮ構造においては、ｐ型の層とｎ型の層との間に真性層が配置されている。通常、ｐ−ｉの接合面とｎ−ｉの接合面にはヘテロ接合が形成される。真性層は、ｐ層やｎ層よりも屈折率が大きく、その結果、導波管が自然になる。更に、ＰＩＮ構造において、伝導および価電子帯についてエネルギーバンドが不連続であるので、活性層内へのキャリアの閉じ込めが促進される。要するに、ＰＩＮ構造は、様々な光エミッタおよび光検出器のオプトエレクトロニクスデバイスの用途に適している。
【０００４】
オプトエレクトロニクスデバイスにおいてよく用いられる材料のひとつは、リン化インジウム（ＩｎＰ）である。ＩｎＰを用いたＰＩＮ構造において、ｐ型のＩｎＰ（ｐ−ＩｎＰ）層は、ドーパントとして亜鉛を導入することによって製造することが多い。亜鉛は、ｐ型の層を形成するのに適したドーパントではあるが、ＩｎＰの成長時に高温になると容易に拡散してしまう可能性がある。活性層（ＰＩＮ構造においては真性層）に拡散してしまうと、活性層に不所望にドープしてしまう可能性がある。これによって、悪影響が生じる可能性がある。例えばレーザにおいて、バンド内の遷移が生じて、光学的損失や出力パワーの低減が起こってしまう可能性がある。更に、このように活性層に故意でないドープを行ってしまうことによって、エミッタの放出波長がシフトしてしまう可能性がある。ＰＩＮ構造を電気吸収変調器(electroabsorptive modulator)として用いる用途においては、活性層における亜鉛のドーパントが吸収限界を変えてしまい、それによって消光比が低下してしまう可能性がある。
【０００５】
亜鉛のドーパントが活性領域内に拡散してしまうことの欠点を克服するために、拡散障壁すなわちブロックが用いられている。こういった拡散障壁層によって、亜鉛が活性層に拡散することが防止され、それによって上述の欠点が克服される。例えばシリコンの非常に薄い層をｐ−ＩｎＰ層内に配置して、良好な拡散障壁層を作り出すことができる。しかし、シリコンはドナー材料であるので、ｐ−ＩｎＰ層内に不所望のｐ−ｎ接合が形成されてしまう可能性がある。亜鉛のドーパントが活性層に拡散することは防止されるが、ｐ−ｎ接合が形成されることによって不所望に寄生容量が導入されてしまう。これは、高速デバイスにおいては特に望ましくない。結果として生じるｐ−ｎ接合は寄生的であり、その結果キャリアの再結合が生じる可能性がある。例えばレーザにおいては、駆動電流をより多くすることが必要かもしれない。当業者には容易に理解されるように、駆動電流を多くするとデバイスが過熱されてしまい、その結果、放出光の波長がシフトしてしまう。
【０００６】
亜鉛のドーパントが活性層に拡散してしまうのを防止する他の技術は、ＩｎＰ上にドープしていない層を用いるということである。この層は、セットバック層とも呼ばれる。ＩｎＰセットバック層は、亜鉛のドーパントが活性層に拡散することをある程度は防止するが、セットバック層の最適厚さは、亜鉛をドープしたクラッドおよび接触の層の、ドープのレベルおよび厚さによって決まる。これによって、製造が不所望に複雑になってしまう。さらに、亜鉛をドープするプロフィルは、セットバック層を用いて制御するのが困難である。例えば、活性領域の近傍では、ｐ−ＩｎＰ層のｐ型のドープ濃度が低いかもしれない。例えばレーザにおいては、これによってキャリア濃度が低減し、その結果、パワーが低減し、結局はレーザの効率が低減する。適切な出力パワーを供給するためには、駆動電流が増大されるが、その結果、加熱によって誘発される波長シフトを含む、加熱による諸問題が生じてしまう。
【０００７】
【発明が解決しようとする課題】
従って、上述の技術の欠点を克服する、オプトエレクトロニクスデバイスのｐ−ＩｎＰ層からの亜鉛のドーパントの拡散を妨げる技術が必要とされている。
【０００８】
【課題を解決するための手段】
本発明は、デバイスのドープ層内に配置された、少なくとも１つのドーパント拡散障壁スパイクを有する、オプトエレクトロニクスデバイスに関する。ドープ層内にｐｎ接合を作り出さないが拡散は効果的に防止するように、ドーパント拡散障壁スパイクの材料が選択される。
【０００９】
【発明の実施の形態】
本発明は、以下の詳細な説明を添付の図面と共に読めば、最もよく理解される。半導体産業における標準の慣習（standard practice）に従って、様々な特徴は正確な縮尺率で描いたものではない、ということが強調される。実際、様々な特徴の寸法は、説明を明瞭にするために、任意に増大または減少しているかもしれない。
簡潔に言えば、本発明は、ＩＩＩ−Ｖ族半導体構造において用いるドーパント拡散障壁スパイクに関する。図１に示す例示的実施形態において、基板１０１の上には、ｎ型の層１０２、活性層１０３、およびｐ型の層１０４が配置されている。ドープしていない層１０６の上には、ドーパント拡散障壁スパイク１０５が配置されている。本明細書において、ドーパント拡散障壁スパイクという用語は、一般的に、ｐ型のドーパントが層１０４から活性領域に拡散するのは防止するが寄生ｐ−ｎ接合は作り出さないように選択される材料でできた、非常に薄い層を指す。この目的のために、スパイク１０５は、クラッド層１０４内に寄生ｐ−ｎ接合を形成することなく、活性層１０３上の真性層がクラッド層１０４からのｐ型ドーパントによって汚染されることを防止する。従って、スパイク１０５によって、ｐ−ｉ−ｎ構造を作り出すのに適したドーパントを用いることができる。
【００１０】
例示の目的のために、本発明の例示的実施形態は、半導体レーザまたは変調器であってもよい。しかし、当業者であれば容易に理解されるように、例示的実施形態のデバイスは、様々な光エミッタまたは光検出器であってもよい。更に、別段の説明がなければ、例示的実施形態の構造を製造するのに用いる技術は、従来技術の半導体製造技術である。こういった技術は当業者には既知であるので、更なる詳細については控える。
【００１１】
図１の例示的実施形態は、ＰＩＮデバイスである。基板１０１はＩｎＰであり、その上にｎ型ＩｎＰ層１０２（下部クラッド層とも呼ぶ）が配置されている。活性層１０３は、ＩｎＧａＡｓＰの真性層であり、その上にｐ型ＩｎＰ層１０４が配置されている。通常、層１０４を製造するのに用いるｐ型のドーパントは亜鉛である。もっとも、Ｂｅ、Ｍｇ、Ｃｄを含むドーパントを用いてもよい。例えば、ドーパント障壁スパイクは、アルミニウムや、ＡｌＡｓ等のアルミニウムを含む材料である。特に、この例示的実施形態において、アルミニウムのスパイク１０５は、厚さが約１ｎｍの薄いアルミニウムの層である。
【００１２】
次に、アルミニウムまたはアルミニウムを含む材料の利点を説明する。アルミニウムは、ｐ型の層１０４から活性層１０３に亜鉛が拡散しないようにする障壁を提供する。しかしアルミニウムは、ＩｎＰ層１０４におけるドナー種としての役割を果たすわけではない。従って、スパイク１０５は、活性領域外で不所望のキャリアの再結合が生じる結果になるような、寄生ｐ−ｎ接合を作り出さない。本発明の発明者は更に、スパイク１０５とｐ型の層１０４との間の界面も、層１０４から活性層へのドーパントの拡散を低減するのに役立つということを、理論化しているが、これに束縛されるわけではない。この界面において、ドーパントの濃度は急激に下降する。更に、スパイク１０５は比較的薄い（アルミニウムの場合には１ｎｍ）ので、前述したことに加えて、これよりも厚い従来技術の拡散ブロック層よりも優れた利点を有する。例えば、スパイクが非常に薄く、Ａｌのバンドギャップが比較的広い（＞１．４６ｅＶ）ので、ＡｌのまたはＡｌを含むスパイクは、デバイスの光学的吸収を増大させることはない。従って、デバイスの吸収特性は、スパイク１０５によって略影響を受けない。
【００１３】
ＡｌまたはＡｌを含む材料は、本発明のドーパント拡散障壁スパイクとして用いる例示的材料であるが、明らかに、本発明を実施するのに他の材料をドーパント拡散障壁スパイクとして用いてもよい。このことは、他のＩＩＩ−Ｖ族半導体材料およびドーパントを用いてオプトエレクトロニクスデバイスを製造する場合には、特に事実であるかもしれない。いずれにしても、本発明のドーパント拡散障壁スパイクは、配置したドープ層内にｐｎ接合を作り出さないがドーパントが活性層１０３に拡散するのは妨げるのに適した材料でできていてもよい。
【００１４】
次に図２を参照して、本発明の他の実施形態を示す。図示の基本的な構造および材料は、図１に示すものと同じである。基板２０１の上には、ｎ型の層２０２、活性層２０３、およびｐ型の層２０４がある。２０５で示すスパイクは、厚さが約１００−１０００オングストロームのドープしていないＩｎＰ層２０６によって分離されている。スパイクの数は、障壁の反対側の層（１層または多層）における亜鉛のレベルによって決まる。例えば、亜鉛のドーパントの濃度が１．８×１０18ｃｍ-3である場合には、それぞれの厚さが約１ｎｍのアルミニウムのスパイクを約６個有し、その間に適切な厚さのドープしていないＩｎＰの層を有するＩｎＰ層は、亜鉛の拡散に対して効果的な障壁を提供する。この場合、スパイクがドーパントの拡散を妨げることができるということに加えて、発明者はここでもまた、スパイク２０５および層２０４、２０６の間のそれぞれの界面が、ドーパントの拡散を妨げる助けとなると考えるが、これに束縛されようとは思っていない。図２に示す構造になる例示的な製造シーケンスの更なる詳細については、以下に開示する。
【００１５】
最後に、図２に示す実施形態は、層２０４における特定のドープレベルについてのスパイクが多数の構造を示すが、層２０４のドープ濃度次第では、スパイクの数、従って層２０６とスパイク２０５との間の界面の数、は変動してもよい。
【００１６】
次に図３を参照して、メサ構造のオプトエレクトロニクスデバイスにおいて用いられる本発明の例示的実施形態を示す。知られているように、レーザ等の半導体発光デバイスには、光学的なおよびキャリアの閉じ込め用の半絶縁性電流閉じ込め（埋め込みおよび横方向閉じ込めとも呼ぶ）層を用いているものが多い。このような構造は、埋め込みヘテロ構造デバイスと呼ばれることが多い。基板３０１の上には、例えばｎドープのＩｎＰである、下部クラッド層３０２が配置されている。層３０２の上には、ＩｎＧａＡｓＰその他適切な三元または四元のＩＩＩ−Ｖ族材料でできた真性層３０３が配置されており、その上には、ｐ型ＩｎＰでできた頂部クラッド層３０４が配置されている。横方向閉じ込め層すなわち埋め込み層３０５は、例えば、鉄（Ｆｅ）をドープしたＩｎＰである。ＦｅをドープしたＩｎＰは、電気的に高抵抗であるとともに、屈折率が活性層３０３よりも低いので、電流の閉じ込めと横断する光学的閉じ込めとの両方を行うことができる。本発明の拡散を防止する障壁スパイクを、３０６、３０７で示す。３０６で示すスパイクは、図１および図２に関して説明したものと略同一であり、ドーパントが上部クラッド層３０４から真性層３０３に拡散するのを防止するのに役立つ。障壁３０６は、図１に示すように単一の障壁スパイクであってもよく、図２に示すように多数の障壁スパイクであってもよい。
【００１７】
一般的に３０７で示す障壁スパイクもまた、図１に関して説明したのと同じ仕組みによって、ドーパントがｐ−ＩｎＰ層３０４から埋め込み層３０５に拡散するのを防止する。更に、スパイク３０７は、鉄が半絶縁性鉄ドープＩｎＰ層３０５からメサ構造に拡散するのを妨げるのに役立つ。これは明らかに望ましいことである。鉄が層３０２、３０３、３０４に拡散してしまうと、こういった層が抵抗性になってしまうが、それは明らかに望ましくないからである。スパイク３０７は、電流が層３０４から半絶縁性層３０５に漏れるのを低減するのに役立つ。これは、電流閉じ込めを行わなければならない場合には、明らかに望ましいことである。更に、亜鉛がｐ型クラッド層３０４から半絶縁性鉄ドープ層３０５に拡散することが防止されるので、半絶縁性層３０５とｐ型クラッド層３０４との接合に沿って寄生容量が形成される傾向は、かなり低減される。
【００１８】
図３を参照して、ドーパント拡散障壁スパイクを組み込んだ埋め込みリッジを有する例示的レーザダイオードを製造する工程ステップを説明する。図３の例示的レーザに関して説明する製造技術は、図１および図２に示す構造を製造するのに用いてもよいので、簡潔にするために、図１および図２に示す構造の製造についての詳細な説明は控える。図３の埋め込みリッジのレーザダイオードの製造は、周知の技術によるｎ−ＩｎＰ層３０２および活性領域３０３の形成で始まる。活性領域の上には、スパイク３０６（例えば、Ａｌ、またはＡｌＡｓ等のＡｌを含む材料）が製造される。活性層３０３とスパイク３０６との間には、適切なクラッド材料、例えばドープしていないＩｎＰ、でできた層３０９が形成される。この層３０９は、ＭＯＣＶＤ、金属有機気相エピタキシー（ＭＯＶＰＥ）、分子線エピタキシー（ＭＢＥ）、液相エピタキシー（ＬＰＥ）等、標準の技術によって製造してもよい。その上に、これもまたＩｎＰ層３０９を形成するのに用いた上述の技術のうちのひとつによって、スパイク３０６が形成される。図１ないし図３の例示的実施形態において、スパイクは、例えば厚さが約１ｎｍの、ＡｌまたはＡｌＡｓであってもよい。例えば図２の構造において（図３には示さず）１つよりも多いスパイクが所望される場合には、これもまた層３０９およびスパイク３０６を形成するのに用いたのと同じ技術によって、ドープしていないＩｎＰの連続する各層の上に各スパイクを配置してもよい。
【００１９】
最後のスパイクをデポジットした後、ｐドープ層が形成される。図１ないし図３の例示的実施形態において、これは、ｐドープのＩｎＰである。ｐドープのＩｎＰでできた層３０４は、ＭＯＶＰＥ、ＭＯＣＶＤ、その他上述の技術等の従来技術によって製造される。ＩｎＰ層３０４の形成中に、適切なドーパントが導入される。こういったものには、Ｚｎ、Ｂｅ、Ｃｄ、Ｍｇが含まれるが、これらに限定するものではない。
【００２０】
その後、電流閉じ込め層３０５を有するメサ構造が形成される。ＳｉＯ2やＳｉ3Ｎ4等の従来技術のマスクが、層３０４の上面上にストライプ状に形成される。次に、多層構造３０４、３０３、３０２が、選択的にｎ−ＩｎＰ基板３０１までエッチングされて、図３に示すようにメサのストライプが作成される。半絶縁性の電流ブロック層３０５が、ＭＯＶＰＥ、ＭＯＣＶＤ、その他当業者に既知の技術等の標準の技術によって製造される。スパイク３０７は、図１ないし図３の実施形態に関して上述した材料で形成される。更に、スパイク３０７は、単一のスパイク（図３に示すように）であっても、多数のスパイク（図３には示さず）であってもよい。多数のスパイクを用いる場合には、これらは層３１０と同一のドープしていない材料によって分離され、同様の技術によって形成される。スパイク３０７は、スパイク３０６を製造するのに用いたのと同じ技術によって形成される。ここでもまた、層３１０は、ＩｎＰ等のドープしていない材料でできた薄い層（１００−１０００オングストローム）である。
【００２１】
前述のように、本発明は、様々なオプトエレクトロニクスデバイスに適用可能である。例示的なデバイスには、半導体レーザ、変調器、および検出器が含まれるが、これらに限定するものではない。知られているように、こういったデバイスにおいては、ヘテロ接合が用いられる。ＩＩＩ−Ｖ族半導体を含む非常に様々な材料を用いて、本発明のヘテロ構造のデバイスを製造してもよい。例えば、層１０２、１０３、１０４からヘテロ構造を形成するのに用いてもよい材料には、ＧａＡｓ、ＧａＰ、ＩｎＧａＡｓＰ、およびＩｎＧａＡｓが含まれるが、これらに限定するものではない。活性層は、最終的に得ようとするデバイス次第で、単一の真のまたは単一量子のウェル層を組み込んでもよい。更に、超格子構造やマルチ量子ウェル（ＭＱＷ）構造等のマルチプルヘテロ接合構造を活性層に用いてもよい、ということは明らかである。上に挙げたものおよびその他当業者の理解し得る範囲内にあるものを含む材料を、これに含んでもよい。層１０２、１０３、１０４用に選択した材料および選択した化学量論は、デバイスの用途および所望の特性によって変動する。このような特定の材料および化学量論の選択は、当業者の理解し得る範囲内であろう。もちろん、上の説明と同様に、こういった様々な材料は、様々なドーパントを用いてもよい。スパイク１０５用に選択する材料、スパイク１０５の数、方向、および間隔は、層１０２、１０３、１０４に用いる材料およびそこにおいて用いるドーパントに従って、選択される。
【００２２】
詳細に説明した本発明は、本開示の助けを得れば、当業者には変形および変更が容易に明白である、ということが明らかである。半導体デバイスにおいてドーパントの拡散を防止しながら不所望なｐ−ｎ接合の悪影響を回避する、拡散障壁スパイクを製造するこのような変形および変更が、当業者に容易に利用できる限り、このような変形および変更は本発明の範囲内にあるとみなされる。
【００２３】
【発明の効果】
本発明によれば、電子デバイスにおけるドーパントの拡散を妨げる、ＩＩＩ−Ｖ族半導体構造に対する拡散障壁スパイクが提供される。
【図面の簡単な説明】
【図１】１つの拡散障壁スパイクを示す、本発明の例示的実施形態の断面図である。
【図２】多数の拡散障壁スパイクを示す、本発明の例示的実施形態の断面図である。
【図３】ｐ型領域内およびｐ型領域とブロック層との間に拡散を防止する障壁スパイクを有する、メサ構造の断面図である。
【符号の説明】
１０１  ＩｎＰ基板
１０２  ｎ型ＩｎＰ層
１０３  活性層
１０４  Ｐ型の層
１０５  スパイク
【図１】
0004021148.tif 000002
【図２】
0004021148.tif 000003
【図３】
0004021148.tif 000004