(57)【特許請求の範囲】
【請求項１】
データのインタリーブ処理またはデインタリーブ処理を行う半導体装置であって、
メモリと、
制御回路とを有し、
上記制御回路は、インタリーブ処理またはデインタリーブ処理の処理単位分の第１のデータを少なくとも第１及び第２の部分データに分割し、上記第１の部分データを上記メモリの第１の領域に書き込み、上記第２の部分データを上記メモリの第２の領域に書き込み、上記インタリーブ処理またはデインタリーブ処理のために上記第１の部分データを上記第１の領域から読み出し、上記処理単位分のインタリーブ処理またはデインタリーブ処理の終了前に上記第１のメモリ領域を開放し、上記開放された第１のメモリ領域と第３のメモリ領域に上記第１のデータの次のインタリーブ処理またはデインタリーブ処理の処理単位分の第２のデータを分割して書き込むことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
上記第２のデータを分割した部分データは、上記第２の部分データが上記第２のメモリ領域から読み出され終る前に上記第１のメモリ領域に書き込まれることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
上記第１のメモリ領域は上記第２のメモリ領域よりも大きいメモリ容量を有することを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
上記第１のメモリ領域と上記第２のメモリ領域とは同じ大きさのメモリ容量を有することを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
上記第１のメモリ領域はフレームタイミング信号またはアドレス信号に応じて選択されることを特徴とする半導体装置。
【請求項６】
無線通信装置であって、
データ送受信を行うアンテナと、
ベースバンド処理部とを有し、
上記ベースバンド処理部は、
送信データにインタリーブ処理を行うインタリーブ回路と、
上記インタリーブ処理を施された送信データを送信する送信器とを有し、
上記インタリーブ回路は、インタリーブ処理の処理単位分の第１のデータを少なくとも第１及び第２の部分データに分割し、上記第１の部分データをインタリーブ処理用のメモリの第１の領域に書き込み、上記第２の部分データを上記メモリの第２の領域に書き込み、上記インタリーブ処理のために上記第１の部分データを上記第１の領域から読み出し、上記処理単位分のインタリーブ処理の終了前に上記第１のメモリ領域を開放し、上記開放された第１のメモリ領域と第３のメモリ領域に上記第１のデータの次のインタリーブ処理の処理単位分の第２のデータを分割して書き込むことを特徴とする無線通信装置。
【請求項７】
請求項６記載の無線通信装置であって、
上記第２のデータを分割した部分データは、上記第２の部分データが上記第２のメモリ領域から読み出される前に上記第３のメモリ領域に書き込まれることを特徴とする無線通信装置。
【請求項８】
請求項６記載の無線通信装置であって、
上記第１のメモリ領域は上記第２のメモリ領域以上のメモリ容量を有することを特徴とする無線通信装置。
【請求項９】
請求項６記載の無線通信装置であって、
上記第１のメモリ領域はフレームタイミング信号またはアドレス信号に応じて選択されることを特徴とする無線通信装置。
【請求項１０】
請求項６記載の無線通信装置であって、上記ベースバンド処理部の動作周波数が上記アンテナで送信されるデータの送信レートよりも高いことを特徴とする無線通信装置。
【請求項１１】
無線通信装置であって、
データ送受信を行うアンテナと、
ベースバンド処理部とを有し、
上記ベースバンド処理部は、
データを受信する受信器と、
該受信データにデインタリーブ処理を行うデインタリーブ回路とを有し、
上記デインタリーブ回路は、デインタリーブ処理の処理単位分の第１のデータを少なくとも第１及び第２の部分データに分割し、上記第１の部分データをデインタリーブ処理用のメモリの第１の領域に書き込み、上記第２の部分データを上記メモリの第２の領域に書き込み、上記デインタリーブ処理のために上記第１の部分データを上記第１の領域から読み出し、上記処理単位分のデインタリーブ処理の終了前に上記第１のメモリ領域を開放し、上記開放された第１のメモリ領域と第３のメモリ領域に上記第１のデータの次のデインタリーブ処理の処理単位分の第２のデータを分割して書き込むことを特徴とする無線通信装置。
【請求項１２】
請求項１１記載の無線通信装置であって、
上記第２のデータを分割した部分データは、上記第２の部分データが上記第２のメモリ領域から読み出される前に上記第３のメモリ領域に書き込まれることを特徴とする無線通信装置。
【請求項１３】
請求項１１記載の無線通信装置であって、
上記第１のメモリ領域は上記第２のメモリ領域以上のメモリ容量を有することを特徴とする無線通信装置。
【請求項１４】
請求項１１記載の通信装置であって、
上記第１のメモリ領域はフレームタイミング信号またはアドレス信号に応じて選択されることを特徴とする通信装置。
【請求項１５】
請求項１１記載の通信装置であって、上記ベースバンド処理部の動作周波数が上記アンテナで送信されるデータの送信レートよりも高いことを特徴とする無線通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は変復調処理の過程において、インタリーブ技術を利用する通信方式による通信装置（基地局、端末）のハードウェア構成に関する。特に符号分割多元接続（ＣＤＭＡ：Code Division Multiple Access）方式の移動体通信システムで使用される通信装置に適する。
【０００２】
【従来の技術】
インタリーブとは、データを送信する際に順序を所定のパターンに従って並べ替えることにより、伝送路上でバースト的に発生するエラーの影響を受けにくくする技術のことをいい、移動体通信やインターネット通信等の幅広い通信分野で利用されている。
【０００３】
広帯域符号多元接続方式（Ｗ−ＣＤＭＡ）の移動体通信システムの国際的な標準化団体３ＧＰＰによって制定された規格においてもインタリーブ技術は採用されている。３ＧＰＰ規格に基づいた従来のＲＡＭ構成を図１に、インタリーブ概念図とエラー訂正の効果の説明を図２に示す。
【０００４】
３ＧＰＰ規格のインタリーブは、通常の送信フレーム単位が１０ｍｓであるのに対し、最大８０ｍｓまでの長い周期でデータの並べ替えを行う点に特徴がある。データの送信順序を入れ替えるため、データの作成元から送られてきたデータは一度ＲＡＭ領域００１にスプールされる。ＲＡＭ領域００１に書き込む際には、アドレスを通常通り１,２,３,,,の順にインクリメントさせる。ここで図２に示すように３０個で１行と考えて書き込みを行う。８０ｍｓ分溜まったら、読み出しアドレスを１,３１,６１,,,のように変化させ、３０個おき（列方向）にデータを読み出して別のＲＡＭ領域００２に書き写す。読み出す列の順番は、所定のパターンを参照してランダムに変化させる。
【０００５】
このようにデータの順番を入れ替えて送信すると、図２に示すように伝送路上でノイズ等により局所的に多数エラーが発生しても、受信側でデータの順番を元に並べ替え直すと(これをデインタリーブ処理と呼ぶ)、エラーの箇所が分散されるため、誤り訂正符号の効果が発揮されやすい。例えばレート３分の1の畳み込み符号を用いた場合、元のデータの情報は３個分のデータに引き伸ばされているため、３個ともエラーが起きると復号できなくなるが、３個のうち１個程度までのエラーならば高い精度で修復が可能である。
【０００６】
【発明が解決しようとする課題】
上記のような方法でインタリーブ処理を行う一方で、処理中も途切れなく送信を続けるためには、インタリーブ用ＲＡＭ領域とは別に、現在送信中のデータを保持する領域００３を用意する必要がある。受信側のデインタリーブ処理では、図１０に示すように、受信データをまずＲＡＭ領域００１に書きこみ、デインタリーブ単位の分だけデータが溜まったら、次はＲＡＭ領域００３に書きこむ。ＲＡＭ領域００３に書きこんでいる間に、ＲＡＭ領域００１のデータに対してデインタリーブ処理を行い、結果をＲＡＭ領域００１に書きこむ。したがって受信側でも送信側と同様なＲＡＭ構成が必要となるため、送信系・受信系ともに８０ｍｓ×３面分ずつＲＡＭ領域が必要となる。具体的にＲＡＭ容量を試算すると、送信系のインタリーブ処理では拡散処理前のデータは１ビット幅であるので、３８４ｋｂｉｔ/ｓのレートで送信を行う場合、３８４ｋｂｉｔ/ｓ×３倍（ターボ符号化率）×８０ｍｓ×３面＝約３００ｋｂｉｔのＲＡＭが必要となる。受信系のデインタリーブ処理では軟判定後のデータを処理する。この軟判定後のデータは多ビット幅となるため、仮にそのビット幅を４ビットとすると送信系の４倍の１．２Ｍｂｉｔ必要となる。送受信系合わせて１．５Ｍｂｉｔと非常に大きいため、インタリーブ／デインタリーブ処理用のＲＡＭをＬＳＩに内蔵しようとすると、上述の通りその容量が大きいため、チップ全体の面積に占める割合が大きくなり、ダイサイズ削減の大きな障害となっていた。
【０００７】
【課題を解決するための手段】
上記問題を解決するために本発明では、データの送受信レート（Ｗ−ＣＤＭＡでは通常１５ｋＨｚ〜３８４ｋＨｚ程度）に比べてベースバンド処理部の動作周波数（２０ＭＨｚ〜１５０ＭＨｚ程度）が十分に速い点に着目し、インタリーブ用ＲＡＭを複数の領域に分割し、読み出し側と書きこみ側で共通の領域を時分割使用することによりＲＡＭ容量を削減する。デインタリーブ処理でも同様な構成にすることにより、送信側、受信側双方のＲＡＭ容量を削減する。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を説明する。
【０００９】
図１の従来例において、インタリーブ処理単位が８０ｍｓの場合、その８０ｍｓのうち最後の１０ｍｓ分のデータを読み出している時には、ＲＡＭ領域００３のうち７０ｍｓ分は既に読み出し済みである。本実施例ではこの点に着目し、図３に示すように、ＲＡＭ領域００３を７０ｍｓ分（図３のＲＡＭ領域００４）と１０ｍｓ分（図３のＲＡＭ領域００６）とに分割し、ＲＡＭ領域００５を１０ｍｓ分とする。つまり、本実施例では、１つの送受信フレームに含まれるデータ数を１単位とした場合、ＲＡＭ領域００４，ＲＡＭ領域００５およびＲＡＭ領域００６は、その単位の整数倍のワード数で構成されている。
【００１０】
インタリーブ処理を行うタイミングとＲＡＭの選択状態を図４に示す。インタリーブ処理単位の８０ｍｓのうち、最後の１０ｍｓ（図中４０１の区間）で次のデータのインタリーブ処理を行うこととし、読み出し側では１０ｍｓ分（図３のＲＡＭ領域００６）を使用し、インタリーブ処理側では７０ｍｓ分（図３のＲＡＭ領域００４）と、別の１０ｍｓ分（図３のＲＡＭ領域００５）の計８０ｍｓ分を使用する。ＲＡＭ領域００６を読み出し終わったら（図中４０２の区間）、読み出し側ではＲＡＭ領域００４を選択し次の７０ｍｓ分のデータをアクセスする。その間インタリーブ処理は行わず、ＲＡＭの書きこみは停止する。次の処理単位の最後の１０ｍｓ（図中４０３の区間）では、読み出し側はＲＡＭ領域００５を選択し、インタリーブ処理側はＲＡＭ領域００４及びＲＡＭ領域００６とにデータを書きこむ。
【００１１】
このように交互に組み合わせを変えながらデータを書きこむことにより、従来８０ｍｓ分×３面必要だったＲＡＭ領域を約３０％削減する。
【００１２】
ＲＡＭ領域００４，ＲＡＭ領域００５及びＲＡＭ領域００６は、それぞれ異なる半導体チップ上に構築しても良いし、これらの領域を一つの半導体チップ上に構築しても良い。
【００１３】
次に本発明のデインタリーブ側の実施例を示す。実施例の構成を図１１に、デインタリーブ処理を行うタイミングとＲＡＭの選択状態を図１２に示す。この実施例では、初めの１０ｍｓ（図１２の４１１の区間）はＲＦ部から受信したデータをＲＡＭ領域０１５に書きこみ、次の７０ｍｓ（図１２の４１２の区間）はＲＡＭ領域０１４に書きこむ。更に次の１０ｍｓ(図１２の４１３の区間)ではＲＡＭ領域０１６に書きこみながら、ＲＡＭ領域０１５及び０１４に格納された合計８０ｍｓのデータに対しデインタリーブ処理を行い、結果をＲＡＭ領域０１１に書きこむ。次の７０ｍｓ(図１２の４１４の区間)ではＲＡＭ領域０１４に書きこみ、その次の１０ｍｓ(図１２の４１５の区間)ではＲＡＭ領域０１５に書きこみながら，ＲＡＭ領域０１６及び０１４に格納された８０ｍｓのデータに対しデインタリーブ処理を行い、結果をＲＡＭ領域０１１に書きこむ。このように交互に組合せを変えながらデータを書きこむことにより、デインタリーブＲＡＭにおいても、従来８０ｍｓ分×３面必要だったＲＡＭ領域を約３０％削減する。
【００１４】
ＲＡＭ領域０１４，ＲＡＭ領域０１５及びＲＡＭ領域０１６は、それぞれ異なる半導体チップ上に構築しても良いし、これらの領域を一つの半導体チップ上に構築しても良い。デインタリーブ用ＲＡＭは前述した通り、軟判定処理後で多ビットになる場合が多く、ＲＡＭ容量も大きい。半導体チップ全体の面積に占める割合が大きいため、これらのＲＡＭを外付けメモリとして異なる半導体チップ上に構築すると、半導体チップの面積を小さくすることができる。外付けメモリに既存部品を使用することにより、製造費のかかるベースバンド処理専用の半導体チップ(カスタムＡＳＩＣ)の面積を小さくして歩留りを向上させ、全体としてコストを削減できる。
【００１５】
図５に本発明の他の実施例を示す。インタリーブ処理単位は実施例１と同様８０ｍｓであるが、ＲＡＭ領域を分割する割合を７０ｍｓ：１０ｍｓから４０ｍｓ：４０ｍｓに変更している。つまり、本実施例では、ＲＡＭ領域２０４とＲＡＭ領域２０５とをそれぞれ４０ｍｓ分としている。ＲＡＭ領域２０１は、図３で説明したＲＡＭ領域００１と同じでよい。また、ＲＡＭ領域２０６は、４０ｍｓ分あればよい。このように分割比率が等分に近い構成ではＲＡＭ容量の削減率は約１６％と落ちるものの、図６に示すようにインタリーブ処理を行う時間を実施例１に比べて長く取ることができる。したがってインタリーブ処理を行う回路の動作周波数がデータの送信レートに比べて２〜３倍程度であっても、本発明を採用してＲＡＭ容量の削減を図ることが可能である。
【００１６】
デインタリーブ処理においても同様な構成でＲＡＭ容量を削減できる。デインタリーブ処理を行う場合の上記実施例の構成を図１３に、デインタリーブ処理を行うタイミングとＲＡＭの選択状態を図１４に示す。
【００１７】
上述の実施例のポイントの一つは、第１のＲＡＭ領域と第２のＲＡＭ領域との組み合わせにインタリーブされたデータを書き込み、次のインタリーブされたデータを書き込む時には、第１のＲＡＭ領域と第３のＲＡＭ領域との組み合わせに書き込み、これを交互に繰り返すことである。第１のＲＡＭ領域に書き込めるデータ量と第２のＲＡＭ領域に書き込めるデータ量との比率は、データの送受信レートと、インタリーブ処理を行う回路の動作周波数との比率に応じて設定すればよい。
【００１８】
図７は、本発明の他の実施例を示す。本実施例では、インタリーブ単位が送信フレーム単位の整数倍とする。ＲＡＭ領域３０１は、図３で説明したＲＡＭ領域００１と同じでよい。また、ＲＡＭ領域３０４，ＲＡＭ領域３０５及びＲＡＭ領域３０６は、図３に示したＲＡＭ領域００４，ＲＡＭ領域００５及びＲＡＭ領域００６、または、ＲＡＭ領域２０４，ＲＡＭ領域２０５及びＲＡＭ領域２０６の何れかと同じである。
【００１９】
セレクタ３０８，３０９は、ＲＡＭ領域の選択を行う。セレクタ３０８，３０９は、切り替え周期カウンタ３０７が出力するＲＡＭの切り替え信号に応じてＲＡＭ領域の選択を行う。切り替え周期カウンタ３０７には送信フレームタイミング信号が入力される。切り替え周期カウンタ３０７は、フレーム周期でカウントするカウンタによってＲＡＭの切り替え信号を生成する。フレーム周期は、例えば、ＲＡＭ領域３０４，ＲＡＭ領域３０５及びＲＡＭ領域３０６は、図３に示したＲＡＭ領域００４，ＲＡＭ領域００５及びＲＡＭ領域００６と同じであるとすると、それらの領域は、それぞれ７０ｍｓ分、１０ｍｓ分及び１０ｍｓ分のデータを格納する。それらは、送信フレーム単位の整数倍になっているので、フレーム周期でカウントするカウンタによって生成されるＲＡＭの切り替え信号により、セレクタの選択動作を制御することができる。
【００２０】
ＲＡＭ領域の選択は、ＲＡＭの読み出し又は書き込みアドレスの上位ビット指定で行うこともできる。例えば、図7のＲＡＭ領域３０４が１０２４ワード、ＲＡＭ領域３０５が５１２ワード、ＲＡＭ領域３０６が同じく５１２ワードである場合、個々のＲＡＭのアドレスは１０ビット以内で指定可能である。ここでアドレス幅をあと２ビット拡張し、１１ビット目及び１２ビット目でどのＲＡＭ領域を選択するかを指定するようにすればよい。
【００２１】
図１５に、デインタリーバの実施例を示す。セレクタ３１８，３１９、切替周期カウンタ３１７の動作は、それぞれ、図７のセレクタ３０８，３０９及び切り替え周期カウンタ３０７と同様である。
【００２２】
上述したインタリーブ／デインタリーブ方式が用いられるシステムの例として、移動端末及び基地局が挙げられる。以下、移動端末、及び基地局の構成を説明する。
【００２３】
図８により、本発明に関するＣＤＭＡ方式の移動通信システムに使用される移動端末の構成について説明する。アンテナ８０８より受信された搬送波周波数の受信信号は無線部８０１において周波数を下げられ、無線インタフェース部８０２を介してベースバンド帯域の受信信号がベースバンド処理部８０９内のセルサーチ部８０５及び受信部８０４に入力される。セルサーチ部８０５は電源投入時の初期同期補足及び、移動により通信区域が変わり、通信対象となる基地局を切り替える(ハンドオーバ)場合の他基地局信号の同期補足を行う。受信部８０４は、受信データの逆拡散、検波、ＲＡＫＥ合成、デインタリーブ及び誤り訂正を行う。復号された伝送信号はユーザインタフェース部８０７を介して出力され、その後の処理に供される。また、基地局へ送信する送信信号はユーザインタフェース部８０７を介して送信部８０３に入力される。送信部８０３は、送信信号の符号化、インタリーブ、送信フォーマット構成及び拡散を行う。制御部８０６ではＣＰＵ又はＤＳＰを用いて各部への初期値の設定やタイミング管理等を行う。
【００２４】
上述のインタリーブ方式は、ベースバンド処理部８０９内のインタリーバ８１０で使用され、上述のデインタリーブ方式は、ベースバンド処理部８０９内のデインタリーバ８１１で使用される。ベースバンド処理部８０９は１つのＬＳＩで実現することができる。
この場合、上述したＲＡＭ領域が構築されるメモリは、そのＬＳＩ内部に設けられてもよいし、そのメモリだけを外付けにする構成にしてもよい。
【００２５】
次に図９により、ＣＤＭＡ方式の移動通信システムに使用される基地局の構成について説明する。アンテナ９００から受信された搬送波周波数帯域の受信信号は無線部９０１においてベースバンドの受信信号に変換され、ベースバンド処理部９０２に入力される。ベースバンド処理部９０２には、1チャネルの送受信処理を行う変復調処理部９０３−１〜ｓが基地局で使用するチャネル数（ｓ）分用意されている。マッチドフィルタ（ＭＦ）９０４及びピーク検出部９０５は複数のチャネルについて１つ設けられており、各チャネルについて間欠的に信号受信タイミング(パス)のサーチを行う。ピーク検出部９０５はＭＦから出力されるパス相関値のピークのうち大きいものを選択する。選択されたパスは、それぞれ対応するチャネルの変復調処理部９０３−１〜ｓの相関演算部９０６−１〜ｎ（nはフィンガ数）に設定され、フィンガごとの逆拡散処理がなされる。逆拡散結果は検波部９０７-１〜nで位相を揃えられた後、ＲＡＫＥ合成部９０８で合成される。合成後のデータはデインタリーバ９０９、誤り訂正復号器９１０及び誤り検出復号器９１１で復調処理を施され、ネットワーク側へと出力される。一方ネットワーク側から入力される送信データは誤り検出符号器９１２、誤り訂正符号器９１３、インタリーバ９１４で符号化される。その後送信フォーマット作成器９１５でパイロット信号等の制御信号と合わせて送信フォーマット化され、拡散演算部９１６で拡散され、送信電力制御部９１７で他チャネルとの電力比率を調整される。こうしてベースバンド部９０２から出力された各チャネルのベースバンドの送信信号は出力合成部９１８において重畳され、無線部９０１において搬送波周波数帯域の送信信号に変換され、アンテナ９００より送信される。
【００２６】
上述のインタリーブ方式は、ベースバンド処理部９０２内のインタリーバ９１４で使用される。上述のデインタリーブ方式は、ベースバンド処理部９０２内のデインタリーバ９０９で使用される。ベースバンド処理部９０２は１つのＬＳＩで実現することができる。この場合、上述したＲＡＭ領域が構築されるメモリは、そのＬＳＩ内部に設けられても良いし、そのメモリだけを外付けにしてもよい。
【００２７】
【発明の効果】
ベースバンド部の面積に大きな割合を占めるインタリーブ用／デインタリーブ用ＲＡＭを複数の領域に分割し、読み出し側と書きこみ側で共通の領域を時分割使用することによりＲＡＭ容量を削減し、ダイサイズの縮小、ひいては製造コストの低減を可能とする。
【図面の簡単な説明】
【図１】従来のインタリーブＲＡＭの構成例を示す図である。
【図２】３ＧＰＰ規格で定められたインタリーブ処理内容及びその効果を説明する図である。
【図３】本発明のインタリーブＲＡＭの構成を示す図である。
【図４】図３のインタリーブＲＡＭ構成における、インタリーブ処理のスケジューリング及びＲＡＭ選択方法を説明する図である。
【図５】本発明の他のインタリーブＲＡＭの構成例を示す図である。
【図６】図５のインタリーブＲＡＭ構成における、インタリーブ処理のスケジューリング及びＲＡＭ選択方法を説明する図である。
【図７】本発明の他のインタリーブＲＡＭの構成例を示す図である。
【図８】ＣＤＭＡ方式の移動通信システムに使用される移動端末の構成を示す図である。
【図９】ＣＤＭＡ方式の移動通信システムに使用される基地局の構成を示す図である。
【図１０】従来のインタリーブＲＡＭの構成例を示す図である。
【図１１】本発明のデインタリーブＲＡＭの構成を示す図である。
【図１２】図１１のインタリーブＲＡＭ構成における、デインタリーブ処理のスケジューリング及びＲＡＭ選択方法を説明する図である。
【図１３】本発明の他のインタリーブＲＡＭの構成例を示す図である。
【図１４】図１３のインタリーブＲＡＭ構成における、インタリーブ処理のスケジューリング及びＲＡＭ選択方法を説明する図である。
【図１５】本発明の他のインタリーブＲＡＭの構成例を示す図である。
【符号の説明】
００１、２０１、３０１・・・インタリーブ前のデータ用ＲＡＭ領域、００２、００３、００４、００５、００６、２０４、２０５、２０６、３０４．３０５、３０６・・・インタリーブ後のデータ用ＲＡＭ領域、４０１、４０３、６０１、６０３・・・インタリーブ処理区間、４０２、６０２・・・送信データ読み出し（インタリーブ処理休止）区間、３０７・・・ＲＡＭ選択切り替え周期カウンタ、３０８、３０９・・・ＲＡＭ選択セレクタ、０１１、２１１、３１１・・・デインタリーブ後のデータ用ＲＡＭ領域、０１２、０１３、０１４、０１５、０１６、２１４、２１５、２１６、３１４．３１５、３１６・・・デインタリーブ前のデータ用ＲＡＭ領域、４１３、４１５、６１３、６１５・・・デインタリーブ処理区間、４１１、４１２、４１４、６１１、６１２、６１４・・・受信データ書きこみ（デインタリーブ処理休止）区間、３１７・・・ＲＡＭ選択切り替え周期カウンタ、３１８、３１９・・・ＲＡＭ選択セレクタ。８０１、９０１・・・無線部、８０２・・・無線インタフェース部、８０３・・・送信部、８０４・・・受信部、８０５・・・セルサーチ部、８０６・・・制御部、８０７・・・ユーザインタフェース部、８０９、９０２・・・ベースバンド処理部、８０８、９００・・・アンテナ、９０３−１〜ｓ・・・変復調処理部、９０６−１〜ｎ・・・相関演算部、９０７−１〜ｎ・・・検波部、９０８・・・Ｒａｋｅ合成部、９０９・・・デインタリーバ、９１０・・・誤り訂正復号器、９１１・・・誤り検出復号器、９１２・・・誤り検出符号器、９１３・・・誤り訂正符号器、９１４・・・インタリーバ、９１５・・・送信フォーマット作成器、９１６・・・拡散演算部、９１７・・・送信電力制御部、９１８・・・送信出力合成部。
【図１】
0003931071.tif 000002
【図２】
0003931071.tif 000003
【図３】
0003931071.tif 000004
【図４】
0003931071.tif 000005
【図５】
0003931071.tif 000006
【図６】
0003931071.tif 000007
【図７】
0003931071.tif 000008
【図８】
0003931071.tif 000009
【図９】
0003931071.tif 000010
【図１０】
0003931071.tif 000011
【図１１】
0003931071.tif 000012
【図１２】
0003931071.tif 000013
【図１３】
0003931071.tif 000014
【図１４】
0003931071.tif 000015
【図１５】
0003931071.tif 000016