(57)【特許請求の範囲】
【請求項１】
転送方向制御信号の論理レベルによって示される一方から他方への方向に、又は、他方から一方への方向に、クロック信号の論理レベルが反転する毎に入力信号を転送して出力信号とする回路ブロックを多段接続したシフトレジスタであって、
一つの回路ブロックにおける入力信号および出力信号が有意であるか否かを検出する検出回路と、
前記検出回路によって、前記入力信号または前記出力信号が有意であると検出された場合には、前記クロック信号を当該回路ブロックに供給する一方、前記入力信号および前記出力信号がともに有意でないと検出された場合には、前記転送を行うべき期間には一定の論理レベルであって、前記転送の方向に応じて論理レベルが変動する信号を、前記クロック信号に替えて当該回路ブロックに供給するクロック制御回路と、を備え、
一つの回路ブロックは、
第１、第２、第３および第４のクロックドインバータを含み、
前記第１および第２のクロックドインバータの出力端同士が、前記第３および第４のクロックドインバータの入力端同士に接続され、
前記第４のクロックドインバータの出力端が前記第１のクロックドインバータの入力端に接続され、
前記第３のクロックドインバータの出力端が前記第２のクロックドインバータの入力端に接続され、
前記第１および第２のクロックドインバータは、
前記クロック制御回路によってクロック信号が供給される場合、当該クロック信号の論理レベルに応じて互いに排他的に有効となり、
前記クロック制御回路によって前記転送の方向に応じて論理レベルが変動する信号が供給される場合であって、前記一方から前記他方への方向に転送するとき、前記第１のクロックドインバータが無効となり、前記第２のクロックドインバータが有効となる一方、前記他方から前記一方への方向に転送するとき、前記第１のクロックドインバータが有効となり、前記第２のクロックドインバータが無効となり、
前記第３および第４のクロックドインバータは、
前記転送方向制御信号の論理レベルに応じて互いに排他的に有効となり、
前記一方から前記他方への方向に転送するとき、前記第３のクロックドインバータが有効となり、前記第４のクロックドインバータが無効となる一方、
前記他方から前記一方への方向に転送するとき、前記第３のクロックドインバータが無効となり、前記第４のクロックドインバータが有効となり、
前記一方から前記他方への方向に転送する場合、前記入力信号が前記第１のクロックドインバータの入力端に入力され、前記出力信号が前記第３のクロックドインバータの出力端から出力される一方、
前記他方から前記一方への方向に転送する場合、前記入力信号が前記第２のクロックドインバータの入力端に入力され、前記出力信号が前記第４のクロックドインバータの出力端から出力される
ことを特徴とするシフトレジスタ。
【請求項２】
前記転送を行うべき期間には一定の論理レベルであって、前記転送の方向に応じて論理レベルが変動する信号は、前記転送方向制御信号である
ことを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
転送方向制御信号の論理レベルによって示される一方から他方への方向に、又は、他方から一方への方向に、クロック信号の論理レベルが反転する毎に、入力信号を転送して出力信号とする回路ブロックを多段接続したシフトレジスタを有する電気光学装置の駆動回路であって、
一つの回路ブロックにおける入力信号および出力信号が有意であるか否かを検出する検出回路と、
前記検出回路によって、前記入力信号または前記出力信号が有意であると検出された場合には、前記クロック信号を当該回路ブロックに供給する一方、前記入力信号および前記出力信号がともに有意でないと検出された場合には、前記転送を行うべき期間には一定の論理レベルであって、前記転送の方向に応じて論理レベルが変動する信号を、前記クロック信号に替えて当該回路ブロックに供給するクロック制御回路と、を備え、
一つの回路ブロックは、
第１、第２、第３および第４のクロックドインバータを含み、
前記第１および第２のクロックドインバータの出力端同士が、前記第３および第４のクロックドインバータの入力端同士に接続され、
前記第４のクロックドインバータの出力端が前記第１のクロックドインバータの入力端に接続され、
前記第３のクロックドインバータの出力端が前記第２のクロックドインバータの入力端に接続され、
前記第１および第２のクロックドインバータは、
前記クロック制御回路によってクロック信号が供給される場合、当該クロック信号の論理レベルに応じて互いに排他的に有効となり、
前記クロック制御回路によって前記転送の方向に応じて論理レベルが変動する信号が供給される場合であって、前記一方から前記他方への方向に転送するとき、前記第１のクロックドインバータが無効となり、前記第２のクロックドインバータが有効となる一方、前記他方から前記一方への方向に転送するとき、前記第１のクロックドインバータが有効となり、前記第２のクロックドインバータが無効となり、
前記第３および第４のクロックドインバータは、
前記転送方向制御信号の論理レベルに応じて互いに排他的に有効となり、
前記一方から前記他方への方向に転送するとき、前記第３のクロックドインバータが有効となり、前記第４のクロックドインバータが無効となる一方、
前記他方から前記一方への方向に転送するとき、前記第３のクロックドインバータが無効となり、前記第４のクロックドインバータが有効となり、
前記一方から前記他方への方向に転送する場合、前記入力信号が前記第１のクロックドインバータの入力端に入力され、前記出力信号が前記第３のクロックドインバータの出力端から出力される一方、
前記他方から前記一方への方向に転送する場合、前記入力信号が前記第２のクロックドインバータの入力端に入力され、前記出力信号が前記第４のクロックドインバータの出力端から出力される
ことを特徴とする電気光学装置の駆動回路。
【請求項４】
転送方向制御信号の論理レベルによって示される一方から他方への方向に、又は、他方から一方への方向に、クロック信号の論理レベルが反転する毎に、入力信号を転送して出力信号とする回路ブロックを多段接続したシフトレジスタを有する駆動回路は、
一つの回路ブロックにおける入力信号および出力信号が有意であるか否かを検出する検出回路と、
前記検出回路によって、前記入力信号または前記出力信号が有意であると検出された場合には、前記クロック信号を当該回路ブロックに供給する一方、前記入力信号および前記出力信号がともに有意でないと検出された場合には、前記転送を行うべき期間には一定の論理レベルであって、前記転送の方向に応じて論理レベルが変動する信号を、前記クロック信号に替えて当該回路ブロックに供給するクロック制御回路と、を含み、
一つの回路ブロックは、
第１、第２、第３および第４のクロックドインバータを含み、
前記第１および第２のクロックドインバータの出力端同士が、前記第３および第４のクロックドインバータの入力端同士に接続され、
前記第４のクロックドインバータの出力端が前記第１のクロックドインバータの入力端に接続され、
前記第３のクロックドインバータの出力端が前記第２のクロックドインバータの入力端に接続され、
前記第１および第２のクロックドインバータは、
前記クロック制御回路によってクロック信号が供給される場合、当該クロック信号の論理レベルに応じて互いに排他的に有効となり、
前記クロック制御回路によって前記転送の方向に応じて論理レベルが変動する信号が供給される場合であって、前記一方から前記他方への方向に転送するとき、前記第１のクロックドインバータが無効となり、前記第２のクロックドインバータが有効となる一方、前記他方から前記一方への方向に転送するとき、前記第１のクロックドインバータが有効となり、前記第２のクロックドインバータが無効となり、
前記第３および第４のクロックドインバータは、
前記転送方向制御信号の論理レベルに応じて互いに排他的に有効となり、
前記一方から前記他方への方向に転送するとき、前記第３のクロックドインバータが有効となり、前記第４のクロックドインバータが無効となる一方、
前記他方から前記一方への方向に転送するとき、前記第３のクロックドインバータが無効となり、前記第４のクロックドインバータが有効となり、
前記一方から前記他方への方向に転送する場合、前記入力信号が前記第１のクロックドインバータの入力端に入力され、前記出力信号が前記第３のクロックドインバータの出力端から出力される一方、
前記他方から前記一方への方向に転送する場合、前記入力信号が前記第２のクロックドインバータの入力端に入力され、前記出力信号が前記第４のクロックドインバータの出力端から出力される
ことを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置を表示部に備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、双方向に信号を転送可能とするとともに、クロック信号線の低容量化や低消費電力化を図ったシフトレジスタ、電気光学装置、駆動回路および電子機器に関する。
【０００２】
【従来の技術】
近年、液晶や有機ＥＬ（エレクトロ・ルミネッセンス）などの電気光学物質の電気光学的な変化により表示を行う電気光学装置が、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器やテレビジョンなどに広く用いられつつある。
ここで、電気光学装置は、駆動方式等によって分類すると、画素スイッチにより画素を駆動するアクティブ・マトリクス型と、画素スイッチを用いないで画素を駆動するパッシブ・マトリクス型とに大別することができる。このうち、前者に係るアクティブ・マトリクス型の電気光学装置は、次のような構成となっている。
【０００３】
すなわち、アクティブ・マトリクス型の電気光学装置においては、行方向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成されるとともに、さらに、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走査信号にしたがってオンオフする薄膜トランジスタなどの画素スイッチが介挿される一方、画素電極には対向電極が電気光学物質を介して対向する構成となっている。
【０００４】
このような構成において、走査線にオン電圧の走査信号が印加されると、当該走査線に接続された画素スイッチがオン状態となる。このオン状態の際に、データ線に、階調（濃度）に応じたデータ信号を供給すると、当該データ信号は画素スイッチを介して画素電極に印加されるので、当該画素電極および対向電極の間に挟持された電気光学物質には、当該データ信号に応じた電圧が印加されることになる。これによって該電気光学物質は電気光学的に変化する結果、画素における透過光量、反射光量または発光量（いずれにせよ、観察者側に視認される光量）が、画素電極に印加されたデータ信号の電圧に応じたものとなる。したがって、このような制御を画素毎に実行することによって、所定の表示が可能になる。
【０００５】
ここで、走査信号は、走査線駆動回路から出力される。この走査線駆動回路は、複数段の回路ブロックをＹ方向に沿って多段接続したＹシフトレジスタを有する。ここで、Ｙシフトレジスタは、第１に、垂直走査期間の最初に供給されるスタートパルスを、水平走査の基準となるＹクロック信号を用いてシフトし、第２に、各段の回路ブロックによってシフトされたパルス信号を論理演算し、順次排他的にアクティブなレベルとなるようにして、それぞれ走査線に供給する構成となっている。これにより、走査線は、順番に１本ずつ選択されることになる。
【０００６】
一方、データ信号は、データ線駆動回路から出力される。このデータ線駆動回路は、垂直走査および水平走査に同期して供給される画像信号を、データ線毎にサンプリングするサンプリングスイッチに対し、水平有効走査期間内に、サンプリング制御信号を供給する構成となっている。詳細には、データ線駆動回路は、複数段の回路ブロックをＸ方向に沿って多段接続したＸシフトレジスタを有する。ここで、Ｘシフトレジスタは、第１に、水平走査走査期間の最初に供給されるスタートパルスを、画像信号が供給される周期に同期したＸクロック信号を用いてシフトし、第２に、各段の回路ブロックによってシフトされたパルス信号を論理演算し、順次排他的にアクティブなレベルとなるサンプリング制御信号を出力する構成となっている。これにより、サンプリングスイッチの各々は、それぞれサンプリング制御信号にしたがって画像信号をサンプリングして、対応するデータ線に供給されることになる。
【０００７】
ところで、回路ブロックでは、クロック信号がクロックドインバータのゲートに入力されるため、クロック信号を、そのまま回路ブロックに供給する構成を採用すると、クロック信号を供給するクロック信号線の容量が増大する。そして、この容量によって、クロック信号の論理レベルが遷移する毎に充放電が無駄に行われるので、低消費電力化を阻害する大きな要因となるだけでなく、容量に対する十分なドライブ能力が必要になる。特に、Ｘクロック信号は、Ｙクロック信号よりも３桁程度周波数が高いので、Ｘクロック信号を供給するクロック信号線において消費される電力が無視できなくなる。
【０００８】
そこで、各段の回路ブロックに、その入力および出力が有意であるか否かを検出する検出回路と、この検出結果が肯定的である回路ブロックに限り（すなわち、スタートパルスを実際に転送している回路ブロックにのみ）、クロック信号を供給する一方、他の回路ブロックには、電源電圧の一方を供給してクロックドインバータの出力状態を確定させるクロック制御回路とをそれぞれ設けた技術が知られている（例えば、特開平１０−１９９２８４号公報参照）。
【０００９】
一方、近年、電気光学装置には、必要に応じて表示画像を上下・左右反転する機能が求められている。例えば、画像を拡大投射するプロジェクタでは、机上に据え置いたり、天井から吊り下げたりして使用するため、設置状況に応じて表示画像を上下・左右反転する必要がある。また例えば、ビデオカメラの回転式パネルモニタでは、回転角度に応じて、やはり表示画像を上下・左右反転する必要がある。このため、Ｘ、Ｙシフトレジスタには、スタートパルスを一方向だけでなく、制御信号によっていずれの方向にも転送することが可能なタイプが用いられる。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような双方向に転送可能なシフトレジスタのブロック回路の各段に、検出回路とクロック制御回路とを設ける技術を適用しようとした場合、構成が複雑化する、といった問題があった。詳細には、転送方向に応じて、クロックドインバータのゲートに供給する電源電圧を切り替えて供給する構成が必要となるので、この構成の分、構成が複雑化して、それだけ回路面積が必要となるだけでなく、製品歩留まりを低下させる等の問題があった。
【００１１】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、データを双方向に転送可能とし、クロック信号線の低容量化や低消費電力化を図ったシフトレジスタ、電気光学装置、その駆動回路および電子機器を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るシフトレジスタにあっては、転送方向制御信号の論理レベルによって示される一方から他方への方向に、又は、他方から一方への方向に、クロック信号の論理レベルが反転する毎に入力信号を転送して出力信号とする回路ブロックを多段接続したシフトレジスタであって、一つの回路ブロックにおける入力信号および出力信号が有意であるか否かを検出する検出回路と、前記検出回路によって、前記入力信号または前記出力信号が有意であると検出された場合には、前記クロック信号を当該回路ブロックに供給する一方、前記入力信号および前記出力信号がともに有意でないと検出された場合には、前記転送を行うべき期間には一定の論理レベルであって、前記転送の方向に応じて論理レベルが変動する信号を、前記クロック信号に替えて当該回路ブロックに供給するクロック制御回路と、を備え、一つの回路ブロックは、第１、第２、第３および第４のクロックドインバータを含み、前記第１および第２のクロックドインバータの出力端同士が、前記第３および第４のクロックドインバータの入力端同士に接続され、前記第４のクロックドインバータの出力端が前記第１のクロックドインバータの入力端に接続され、前記第３のクロックドインバータの出力端が前記第２のクロックドインバータの入力端に接続され、前記第１および第２のクロックドインバータは、前記クロック制御回路によってクロック信号が供給される場合、当該クロック信号の論理レベルに応じて互いに排他的に有効となり、前記クロック制御回路によって前記転送の方向に応じて論理レベルが変動する信号が供給される場合であって、前記一方から前記他方への方向に転送するとき、前記第１のクロックドインバータが無効となり、前記第２のクロックドインバータが有効となる一方、前記他方から前記一方への方向に転送するとき、前記第１のクロックドインバータが有効となり、前記第２のクロックドインバータが無効となり、前記第３および第４のクロックドインバータは、前記転送方向制御信号の論理レベルに応じて互いに排他的に有効となり、前記一方から前記他方への方向に転送するとき、前記第３のクロックドインバータが有効となり、前記第４のクロックドインバータが無効となる一方、前記他方から前記一方への方向に転送するとき、前記第３のクロックドインバータが無効となり、前記第４のクロックドインバータが有効となり、前記一方から前記他方への方向に転送する場合、前記入力信号が前記第１のクロックドインバータの入力端に入力され、前記出力信号が前記第３のクロックドインバータの出力端から出力される一方、前記他方から前記一方への方向に転送する場合、前記入力信号が前記第２のクロックドインバータの入力端に入力され、前記出力信号が前記第４のクロックドインバータの出力端から出力されることを特徴としている。この構成によれば、入力信号または出力信号が有意であると検出された回路ブロックにのみ、クロック信号がクロック制御回路によって供給されるので、クロック信号が供給されるクロック信号線の容量が小さく抑えられる。このため、該容量によって消費される電力も低く抑えられる。また、ある一つの回路ブロックの入力信号および出力信号がともに有意でないと検出された場合、電源電圧ではなく、転送を行うべき期間には一定の論理レベルであって、転送の方向に応じて論理レベルが変動する信号が、クロック制御回路によって当該回路ブロックに供給される。このため、回路構成を肥大化させないで済む。この構成において、前記転送を行うべき期間には一定の論理レベルであって、前記転送の方向に応じて論理レベルが変動する信号は、前記転送方向制御信号であることが望ましい。こうすると、特別な信号を生成することなく、既存の信号を有効活用することができる。
【００１４】
次に、上記目的を達成するため、本発明に係る電気光学装置の駆動回路にあっては、転送方向制御信号の論理レベルによって示される一方から他方への方向に、又は、他方から一方への方向に、クロック信号の論理レベルが反転する毎に、入力信号を転送して出力信号とする回路ブロックを多段接続したシフトレジスタを有する電気光学装置の駆動回路であって、一つの回路ブロックにおける入力信号および出力信号が有意であるか否かを検出する検出回路と、前記検出回路によって、前記入力信号または前記出力信号が有意であると検出された場合には、前記クロック信号を当該回路ブロックに供給する一方、前記入力信号および前記出力信号がともに有意でないと検出された場合には、前記転送を行うべき期間には一定の論理レベルであって、前記転送の方向に応じて論理レベルが変動する信号を、前記クロック信号に替えて当該回路ブロックに供給するクロック制御回路と、を備え、一つの回路ブロックは、第１、第２、第３および第４のクロックドインバータを含み、前記第１および第２のクロックドインバータの出力端同士が、前記第３および第４のクロックドインバータの入力端同士に接続され、前記第４のクロックドインバータの出力端が前記第１のクロックドインバータの入力端に接続され、前記第３のクロックドインバータの出力端が前記第２のクロックドインバータの入力端に接続され、前記第１および第２のクロックドインバータは、前記クロック制御回路によってクロック信号が供給される場合、当該クロック信号の論理レベルに応じて互いに排他的に有効となり、前記クロック制御回路によって前記転送の方向に応じて論理レベルが変動する信号が供給される場合であって、前記一方から前記他方への方向に転送するとき、前記第１のクロックドインバータが無効となり、前記第２のクロックドインバータが有効となる一方、前記他方から前記一方への方向に転送するとき、前記第１のクロックドインバータが有効となり、前記第２のクロックドインバータが無効となり、前記第３および第４のクロックドインバータは、前記転送方向制御信号の論理レベルに応じて互いに排他的に有効となり、前記一方から前記他方への方向に転送するとき、前記第３のクロックドインバータが有効となり、前記第４のクロックドインバータが無効となる一方、前記他方から前記一方への方向に転送するとき、前記第３のクロックドインバータが無効となり、前記第４のクロックドインバータが有効となり、前記一方から前記他方への方向に転送する場合、前記入力信号が前記第１のクロックドインバータの入力端に入力され、前記出力信号が前記第３のクロックドインバータの出力端から出力される一方、前記他方から前記一方への方向に転送する場合、前記入力信号が前記第２のクロックドインバータの入力端に入力され、前記出力信号が前記第４のクロックドインバータの出力端から出力されることを特徴としている。この構成でも、上記シフトレジスタと同様に、クロック信号が供給されるクロック信号線の容量が小さく抑えられるので、該容量によって消費される電力も低く抑えられ、また、回路構成を肥大化させないで済む。
【００１５】
また、上記目的を達成するため、本発明に係る電気光学装置にあっては、転送方向制御信号の論理レベルによって示される一方から他方への方向に、又は、他方から一方への方向に、クロック信号の論理レベルが反転する毎に、入力信号を転送して出力信号とする回路ブロックを多段接続したシフトレジスタを有する駆動回路は、一つの回路ブロックにおける入力信号および出力信号が有意であるか否かを検出する検出回路と、前記検出回路によって、前記入力信号または前記出力信号が有意であると検出された場合には、前記クロック信号を当該回路ブロックに供給する一方、前記入力信号および前記出力信号がともに有意でないと検出された場合には、前記転送を行うべき期間には一定の論理レベルであって、前記転送の方向に応じて論理レベルが変動する信号を、前記クロック信号に替えて当該回路ブロックに供給するクロック制御回路と、を含み、一つの回路ブロックは、第１、第２、第３および第４のクロックドインバータを含み、前記第１および第２のクロックドインバータの出力端同士が、前記第３および第４のクロックドインバータの入力端同士に接続され、前記第４のクロックドインバータの出力端が前記第１のクロックドインバータの入力端に接続され、前記第３のクロックドインバータの出力端が前記第２のクロックドインバータの入力端に接続され、前記第１および第２のクロックドインバータは、前記クロック制御回路によってクロック信号が供給される場合、当該クロック信号の論理レベルに応じて互いに排他的に有効となり、前記クロック制御回路によって前記転送の方向に応じて論理レベルが変動する信号が供給される場合であって、前記一方から前記他方への方向に転送するとき、前記第１のクロックドインバータが無効となり、前記第２のクロックドインバータが有効となる一方、前記他方から前記一方への方向に転送するとき、前記第１のクロックドインバータが有効となり、前記第２のクロックドインバータが無効となり、前記第３および第４のクロックドインバータは、前記転送方向制御信号の論理レベルに応じて互いに排他的に有効となり、前記一方から前記他方への方向に転送するとき、前記第３のクロックドインバータが有効となり、前記第４のクロックドインバータが無効となる一方、前記他方から前記一方への方向に転送するとき、前記第３のクロックドインバータが無効となり、前記第４のクロックドインバータが有効となり、前記一方から前記他方への方向に転送する場合、前記入力信号が前記第１のクロックドインバータの入力端に入力され、前記出力信号が前記第３のクロックドインバータの出力端から出力される一方、前記他方から前記一方への方向に転送する場合、前記入力信号が前記第２のクロックドインバータの入力端に入力され、前記出力信号が前記第４のクロックドインバータの出力端から出力されることを特徴としている。この構成でも、上記シフトレジスタや上記駆動回路と同様に、クロック信号が供給されるクロック信号線の容量が小さく抑えられるので、該容量によって消費される電力も低く抑えられ、また、回路構成を肥大化させないで済む。
【００１６】
さらに、本発明に係る電子機器は、上記電気光学装置を表示部に備えるので、構成簡易化や低消費電力化を図ることが可能となる。なお、このような電子機器としては、机上に据え置いて、または、天井から吊り下げて使用するプロジェクタのライトバルブや、ビデオカメラの回転式モニタなど、画像を左右または上下反転する必要のある機器が想定される。
【００１７】
【発明の実施の形態】
以下、本発明に係る実施形態について説明する。
【００１８】
＜電気光学装置の全体＞
まず、説明の便宜上、本発明の実施形態に係るシフトレジスタを備える電気光学装置の全体について説明する。この電気光学装置は、電気光学物質として液晶を用いて表示を行うものであり、図１は、この構成を示すブロック図である。
【００１９】
この図に示されるように、電気光学装置１００においては、複数ｍ本の走査線１１２が、行（Ｘ）方向に沿って延在して形成される一方、複数ｎ本のデータ線１１４が、列（Ｙ）方向に沿って延在して形成されている。そして、これらの走査線１１２とデータ線１１４との交差に対応して画素が形成されている。
【００２０】
詳述すると、画素には、走査線１１２とデータ線１１４とが互いに交差する部分（電気的には絶縁状態にある）に対応して、薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と称する）１１６が設けられるとともに、そのゲートが走査線１１２に接続され、そのソースがデータ線１１４に接続され、そのドレインが画素電極１１８に接続されている。実施形態において、ＴＦＴ１１６をＮチャネル型とした場合、走査線１１２に供給される走査信号がＨレベルになると、ＴＦＴ１１６はソース・ドレイン間にてオンすることになる。
ここで、画素電極１１８は、一定電圧が共通印加される対向電極１０８と対向するものである。そして、両電極と、両電極間に挟持された液晶１０５とによって、液晶容量が形成されて、両電極間に印加される電圧実効値に応じて、その透過光量が変化する構成となっている。
なお、画素電極１１８（ＴＦＴ１１６のドレイン）は、蓄積容量１１７の一端に接続される一方、蓄積容量１１７の他端は、容量線１１３により全画素にわたって共通接続されて、一定電圧の信号Ｓｔｇが印加される構成となっている。
【００２１】
さて、走査線駆動回路１３０は、詳細については後述するが、実施形態に係るシフトレジスタを含むものであって、垂直走査期間の開始を規定するスタートパルスＤＹをクロック信号ＹＣＬおよび反転クロック信号ＹＣＬinvにしたがって順番にラッチすることにより、１垂直走査期間にわたって順次排他的にＨレベルになる走査信号を、転送方向制御信号Ｄｉｒ−Ｄ、Ｄｉｒ−Ｕにより指示される方向に向かって走査線１１２に供給するものである。
ここで、転送方向制御信号Ｄｉｒ−Ｄ、Ｄｉｒ−Ｕは、垂直走査方向を指示する信号であって、図１において下方向（＋Ｙ方向）に垂直走査を行う場合には、転送方向制御信号Ｄｉｒ−ＤがＨレベルとなり、転送方向制御信号Ｄｉｒ−ＵがＬレベルとなる一方、上方向（−Ｙ方向）に垂直走査を行う場合には、転送方向制御信号Ｄｉｒ−ＤがＬレベルとなり、転送方向制御信号Ｄｉｒ−ＵがＨレベルとなる。すなわち、転送方向制御信号Ｄｉｒ−Ｄ、Ｄｉｒ−Ｕは、垂直走査方向を、互いに排他的な論理レベルで指示する信号である。
【００２２】
そして、転送方向制御信号Ｄｉｒ−Ｄ、Ｄｉｒ−Ｕが、それぞれＨ、Ｌレベルとなって垂直走査方向が下方向に指示されている場合、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍの順番で排他的にＨレベルとなる一方、転送方向制御信号Ｄｉｒ−Ｄ、Ｄｉｒ−Ｕが、それぞれＬ、Ｈレベルとなって垂直走査方向が上方向に指示されている場合、走査信号Ｙｍ、Ｙｍ−１、Ｙｍ−２、…、Ｙ１の順番で排他的にＨレベルとなる。なお、走査信号Ｙ３、Ｙｍ−１、Ｙｍ−２は、それぞれ３行目、（ｍ−１）行目、（ｍ−２）行目の走査線１１２に供給されるが、図示を省略している。
【００２３】
一方、データ線駆動回路１４０は、詳細については後述するが、実施形態に係るシフトレジスタを含むものであって、水平走査期間の開始を規定するスタートパルスＤＸをクロック信号ＸＣＬおよび反転クロック信号ＸＣＬinvにしたがって順番にラッチすることにより、１水平有効走査期間にわたって順次排他的にＨレベルになるサンプリング制御信号を、転送方向制御信号Ｄｉｒ−Ｌ、Ｄｉｒ−Ｒにより指示される方向に向かって出力するものである。
ここで、転送方向制御信号Ｄｉｒ−Ｌ、Ｄｉｒ−Ｒは、水平走査方向を指示する信号であって、図１において右方向（＋Ｘ方向）に水平走査を行う場合には、転送方向制御信号Ｄｉｒ−ＬがＨレベルとなり、転送方向制御信号Ｄｉｒ−ＲがＬレベルとなる一方、左方向（−Ｘ方向）に水平走査を行う場合には、転送方向制御信号Ｄｉｒ−ＬがＬレベルとなり、転送方向制御信号Ｄｉｒ−ＲがＨレベルとなる。すなわち、転送方向制御信号Ｄｉｒ−Ｌ、Ｄｉｒ−Ｒは、水平走査方向を、互いに排他的な論理レベルで指示する信号である。
【００２４】
そして、転送方向制御信号Ｄｉｒ−Ｌ、Ｄｉｒ−Ｒが、それぞれＨ、Ｌレベルとなって水平走査方向が右方向に指示されている場合、サンプリング制御信号Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘｎの順番で排他的にＨレベルとなる一方、転送方向制御信号Ｄｉｒ−Ｌ、Ｄｉｒ−Ｒが、それぞれＬ、Ｈレベルとなって水平走査方向が左方向に指示されている場合、サンプリング制御信号Ｘｓｎ、Ｘｓｎ−１、Ｘｓ−２、…、Ｘ１の順番で排他的にＨレベルとなる。なお、サンプリング制御信号Ｘｓｎ−１、Ｘｓｎ−２は、それぞれ（ｎ−１）列目、（ｎ−２）列目のデータ線１１４に対応するサンプリングスイッチ１５１に供給されるが、図示を省略している。
【００２５】
次に、サンプリングスイッチ１５１は、各列におけるデータ線１１４の一端と、画像信号ＶＩＤが供給される画像信号線１７１との間に介挿されて、対応するサンプリング制御信号がＨレベルとなったときにオンするものである。
ここで、画像信号線１７１には、図示せぬ上位装置から、画素の階調（濃度）に応じた電圧を有する画像信号ＶＩＤが水平走査および垂直走査に同期して供給される。
【００２６】
＜データ線駆動回路＞
続いて、図１におけるデータ線駆動回路１４０の詳細について説明する。図２は、データ線駆動回路１３０の構成を示すブロック図である。
この図に示されるように、データ線駆動回路１４０は、スタートパルスＤＸを双方方向に転送可能なＸシフトレジスタ１４００を備え、このＸシフトレジスタ１４００は、（ｍ＋２）段の転送単位回路１４０２、１４０４が縦続接続された構成となっている。すなわち、転送単位回路１４０２、１４０４の総数は、データ線１１４の本数ｍよりも「２」だけ多い個数となっている。
なお、図２においては、データ線１１４の本数ｎを奇数である場合の構成を表している。
【００２７】
ここで、水平走査方向が右方向である場合に、転送単位回路１４０２、１４０４では、その左端が入力となる一方、その右端が出力となる。このため、水平走査方向が右方向である場合には、転送単位回路１４０２、１４０４を、図において左から順番に、０段、１段、…、ｎ段、ｎ＋１段と数えることにする。また、便宜的に、水平走査方向が右方向である場合に、０段、１段、…、ｎ段の転送単位回路の右端から出力される信号を、それぞれＸＬ０、ＸＬ１、…、ＸＬｎと表記することにする。
反対に、水平走査方向が左方向である場合に、転送単位回路１４０２、１４０４では、その右端が入力となる一方、その左端が出力となる。このため、水平走査方向が左方向である場合には、転送単位回路１４０２、１４０４を、図の括弧書で示されるように、右から順番に、０段、１段、…、ｎ段、ｎ＋１段と数えることにする。また、便宜的に、水平走査方向が左方向である場合に、０段、１段、…、ｎ段の転送単位回路の左端から出力される信号を、それぞれＸＲ０、ＸＲ１、…、ＸＲｎと表記することにする。
【００２８】
なお、左から数えても右から数えても、偶数（０を含む）段目における転送単位回路の符号を便宜的に１４０２とし、奇数段目における転送単位回路の符号を１４０４とする。転送単位回路１４０２、１４０４の回路構成は、後述するように互いに同一ではあるが、クロック信号線１４１２を介して供給されるクロック信号ＸＣＬと、反転クロック信号線１４１４を介して供給される反転クロック信号ＸＣＬinvとの供給が互いに入れ替わった関係にあるので、その動作を区別するためである。
【００２９】
一方、相補型のアナログスイッチ１４２２は、転送方向制御信号Ｄｉｒ−ＬがＨレベルである場合（転送方向制御信号信号Ｄｉｒ−ＲがＬレベルである場合）にオンして、スタートパルスＤＸをノードＡ（すなわち、右方向転送の場合における０段目の転送単位回路の入力端）に供給するものである。また、同じく相補型のアナログスイッチ１４２４は、転送方向制御信号Ｄｉｒ−ＬがＬレベルである場合（転送方向制御信号信号Ｄｉｒ−ＲがＨレベルである場合）にオンして、スタートパルスＤＸをノードＢ（すなわち、左方向転送の場合における０段目の転送単位回路の入力端）に供給するものである。
【００３０】
ここで、サンプリング制御信号Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘｓｎを一般的に説明するために、１≦ｊ≦ｎを満たす整数ｊを用いる。ＮＡＮＤ回路１４３２は、水平走査方向が右方向である場合に、隣接する転送単位回路から出力される信号ＸＬｊ−１、ＸＬｊ同士の否定論理積を求めるものであり、否定回路１４３４は、該ＮＡＮＤ回路１４３２による否定論理積を再否定して、サンプリング制御信号Ｘｓｊとして出力するものである。
すなわち、ＮＡＮＤ回路１４３２および否定回路１４３４は、各列のデータ線１１４に対応して設けられている。
【００３１】
次に、偶数段における転送単位回路１４０２および奇数段における転送単位回路１４０４について説明する。図３は、この詳細構成を示す回路図である。この図に示されるように、転送単位回路１４０２、１４０４は、いずれも回路ブロック１４５０および制御ブロック１４６０を備えている。
このうち、回路ブロック１４５０は、スタートパルスＤＸの転送を行うものであり、また、制御ブロック１４６０は、対応する回路ブロック１４５０へのクロック信号を制御するものである。
【００３２】
ここで、制御ブロック１４６０におけるＮＯＲ回路（検出回路）１４６２は、対応する回路ブロック１４５０の入力と出力との否定論理和を求めるものである。また、否定回路１４６４は、相補型のアナログスイッチ１４７２、１４７４、１４７６、１４７８を駆動するために、ＮＯＲ回路１４６２による否定論理和の再否定を求めるものである。
【００３３】
一方、アナログスイッチ１４７２、１４７４は、転送方向制御信号Ｄｉｒ−Ｒ、または、偶数段においてはクロック信号ＸＣＬ（奇数段においては反転クロック信号ＸＣＬinv）のいずれか一方を選択するセレクタとして機能するものである。詳細には、ＮＯＲ回路１４６２による否定論理和信号がＨレベルである場合（否定回路１４６４による否定信号がＬレベルである場合）、アナログスイッチ１４７２がオンする一方、アナログスイッチ１４７４がオフするので、転送方向制御信号Ｄｉｒ−Ｒが、回路ブロック１４５０におけるクロックドインバータ１４５１への制御信号として供給される。反対に、ＮＯＲ回路１４６２による否定論理和信号がＬレベルである場合（否定回路１４６４による否定信号がＨレベルである場合に）、アナログスイッチ１４７２がオフする一方、アナログスイッチ１４７４がオンするので、偶数段においてはクロック信号ＸＣＬ（奇数段においては反転クロック信号ＸＣＬinv）が、クロックドインバータ１４５１への制御信号として供給される。
【００３４】
また、アナログスイッチ１４７６、１４７８は、転送方向制御信号Ｄｉｒ−Ｌ、または、偶数段においては反転クロック信号ＸＣＬinv（奇数段においてはクロック信号ＸＣＬ）のいずれか一方を選択するセレクタとして同様に機能するものである。詳細には、ＮＯＲ回路１４６２による否定論理和信号がＨレベルである場合、アナログスイッチ１４７６、１４７８がそれぞれオン、オフするので、転送方向制御信号Ｄｉｒ−Ｌがクロックドインバータ１４５２への制御信号として供給される。反対に、ＮＯＲ回路１４６２による否定論理和信号がＬレベルである場合、アナログスイッチ１４７６、１４７８がそれぞれオフ、オンするので、偶数段においては反転クロック信号ＸＣＬinv（奇数段においてはクロック信号ＸＣＬ）が、クロックドインバータ１４５２への制御信号として供給される。
すなわち、ＮＯＲ回路１４６２が検出回路として機能し、アナログスイッチ１４７２、１４７４、１４７６、１４７８が、ＮＯＲ回路の検出結果にしたがって、クロック信号または転送方向制御信号を供給するクロック制御回路として機能する。
【００３５】
次に、回路ブロック１４５０は、供給された制御信号がＨレベルである場合にそれぞれ否定動作を実行するクロックドインバータ１４５１、１４５２と、供給された転送方向制御信号Ｄｉｒ−ＬがＨレベルである場合に否定動作を実行するクロックドインバータ１４５３と、供給された転送方向制御信号Ｄｉｒ−ＲがＨレベルである場合に否定動作を実行するクロックドインバータ１４５４とを備える。
このうち、クロックドインバータ１４５１は、水平走査方向が右方向であれば、当該回路ブロック１４５０に左端から入力された信号を入力して、クロックドインバータ１４５３の側に出力する一方、水平走査方向が左方向であれば、クロックドインバータ１４５４の出力を入力して、クロックドインバータ１４５４の入力に帰還する。また、クロックドインバータ１４５２は、水平走査方向が右方向であれば、クロックドインバータ１４５３の出力を入力して、クロックドインバータ１４５３の入力に帰還する一方、水平走査方向が左方向であれば、当該回路ブロック１４５０に右端から入力された信号を入力して、クロックドインバータ１４５４の側に出力する。
【００３６】
なお、図３における回路ブロック１４５０では、説明の理解のため、相補型構成が省略されている。詳細には、回路ブロック１４５０を構成するクロックドインバータ１４５１、１４５２、１４５３、１４５４の各々は、実際には図４に示されるように、それぞれ、電源の高位側電圧Ｖｄｄから低位側電圧Ｖｓｓまでの間に直列的に接続された２個のＰチャネル型ＴＦＴおよび２個のＮチャネル型ＴＦＴによって相補型で構成される。
したがって、アナログスイッチ１４７２、１４７４は、転送方向制御信号Ｄｉｒ−Ｒ、または、偶数段においてはクロック信号ＸＣＬ（奇数段においては反転クロック信号ＸＣＬinv）のいずれか一方を、クロックドインバータ１４５１におけるＮチャネル型ＴＦＴのゲートとともに、クロックドインバータ１４５２におけるＰチャネル型ＴＦＴのゲートにも供給する構成となっている。
同様に、アナログスイッチ１４７６、１４７８は、転送方向制御信号Ｄｉｒ−Ｌ、または、偶数段においては反転クロック信号ＸＣＬinv（奇数段においてはクロック信号ＸＣＬ）のいずれか一方を、クロックドインバータ１４５２におけるＮチャネル型ＴＦＴのゲートとともに、クロックドインバータ１４５１におけるＰチャネル型ＴＦＴのゲートにも供給する構成となっている。
また、転送方向制御信号Ｄｉｒ−Ｌは、クロックドインバータ１４５３におけるＮチャネル型ＴＦＴとともに、クロックドインバータ１４５４におけるＰチャネル型ＴＦＴのゲートにも供給され、同様に、転送方向制御信号Ｄｉｒ−Ｒは、クロックドインバータ１４５４におけるＮチャネル型ＴＦＴとともに、クロックドインバータ１４５３におけるＰチャネル型ＴＦＴのゲートにも供給される。
【００３７】
このような構成のデータ線駆動回路１４０において、水平走査方向が右方向である場合、Ｈレベルである転送制御信号Ｄｉｒ−ＬおよびＬレベルである転送方向制御信号Ｄｉｒ−Ｒによって、図２において、アナログスイッチ１４２２がオンし、アナログスイッチ１４２４がオフするので、スタートパルスＤＸは、左から数えて０段目の転送単位回路１４０２における左端に入力されることになる。
また、図４におけるクロックドインバータ１４５３では、Ｈレベルである転送制御信号Ｄｉｒ−Ｌが制御（ゲート）信号として供給されるＮチャネル型ＴＦＴと、Ｌレベルである転送制御信号Ｄｉｒ−Ｒが制御信号として供給されるＰチャネル型ＴＦＴとがいずれもオンする。このため、クロックドインバータ１４５３は、通常の否定動作を行うことになる。一方、クロックドインバータ１４５４では、Ｈレベルである転送制御信号Ｄｉｒ−Ｌが制御信号として供給されるＰチャネル型ＴＦＴと、Ｌレベルである転送制御信号Ｄｉｒ−Ｒが制御信号として供給されるＮチャネル型ＴＦＴとがいずれもオフする。このため、クロックドインバータ１４５４は、ハイインピーダンス状態となる。
【００３８】
したがって、水平走査方向が右方向である場合において、偶数段および奇数段における回路ブロック１４５０の等価回路は、図５（ａ）に示される通りとなる。すなわち、クロックドインバータ１４５１の出力は、クロックドインバータ１４５３により反転されて、当該回路ブロック１４５０の出力信号とされるとともに、この出力信号をクロックドインバータ１４５２により反転した信号がクロックドインバータ１４５３の入力に帰還される構成となる。
【００３９】
この際、クロック信号ＸＣＬがＨレベルである期間（反転クロック信号ＸＣＬinvがＬレベルである期間）では、偶数段のクロックドインバータ１４５１が否定動作を行うので、当該偶数段におけるクロックドインバータ１４５３の出力信号は、クロックドインバータ１４５１の入力信号と一致する。
次に、クロック信号ＸＣＬがＬレベル（反転クロック信号ＸＣＬinvがＨレベル）に遷移すると、偶数段のクロックドインバータ１４５２は否定動作を行うので、当該偶数段におけるクロックドインバータ１４５３の出力信号は、ラッチされる。一方、クロック信号ＸＣＬがＬレベルである期間では、奇数段のクロックドインバータ１４５１が否定動作を行うので、当該奇数段におけるクロックドインバータ１４５３の出力信号は、当該奇数段の前段である偶数段においてラッチされた信号、すなわち、当該奇数段のクロックドインバータ１４５１の入力信号と一致する。
【００４０】
このため、奇数段のクロックドインバータ１４５３から出力される信号は、その前段たる偶数段のクロックドインバータ１４５３から出力される信号よりも、クロック信号ＸＣＬ（反転クロック信号ＸＣＬinv）の半周期だけ遅延したものとなる。
したがって、水平走査方向が右方向である場合に、０段、１段、２段、３段、…、ｎ段の回路ブロック１４５０から出力される信号ＸＬ０、ＸＬ１、ＸＬ２、ＸＬ３、…、ＸＬｎは、図６に示される通りとなる。すなわち、第０段の信号ＸＬ０は、スタートパルスＤＸを、クロック信号ＸＣＬが立ち上がり（反転クロック信号ＸＣＬinvの立ち下がり）で取り込んだものとなり、続く信号ＸＬ１、ＸＬ２、ＸＬ３、…、ＸＬｎは、信号ＸＬ０を、クロック信号ＸＣＬ（反転クロック信号ＸＣＬinv）の半周期ずつ順次シフトしたものとなる。
【００４１】
そして、各列に対応するＮＡＮＤ回路１４３２および否定回路１４３４によって、互いに隣接する段から出力される信号同士の重複部分が取り出されて、図６に示されるように、サンプリング制御信号Ｘｓ１、Ｘｓ２、Ｘｓ３、……、Ｘｓｎの順番で出力される。
【００４２】
さて、本実施形態では、水平走査方向が右方向である場合に、ある段における回路ブロック１４５０の左端に入力された信号（クロックドインバータ１４５１の入力信号）がＨレベルであるとき、または、当該段における回路ブロック１４５０の右端に出力された信号（クロックドインバータ１４５３の出力信号）がＨレベルであるとき、ＮＯＲ回路１４６２による否定論理積信号がＬレベルになる（否定回路１４６４による否定信号がＨレベルになる）。
ここで、水平走査方向が右方向である場合に、ある段におけるクロックドインバータ１４５１の入力信号がＨレベルであるとき、または、当該段におけるクロックドインバータ１４５３の出力信号がＨレベルであるときとは、当該段における回路ブロック１４５０がスタートパルスＤＸを転送するときである。このとき、アナログスイッチ１４７２、１４７６がオフし、アナログスイッチ１４７４、１４７８がオンする結果、偶数段にあってはクロック信号ＸＣＬが、奇数段にあっては反転クロック信号ＸＣＬinvが、それぞれクロックドインバータ１４５１に制御信号として供給され、また、偶数段にあっては反転クロック信号ＸＣＬinvが、奇数段にあってはクロック信号ＸＣＬが、それぞれクロックドインバータ１４５２に制御信号として供給される。
【００４３】
一方、クロックドインバータ１４５１の入力信号がＬレベルであって、かつ、クロックドインバータ１４５１の出力信号がＬレベルであるとき、ＮＯＲ回路１４６２による否定論理積信号がＨレベルになる（否定回路１４６４による否定信号がＬレベルになる）。
ここで、水平走査方向が右方向である場合に、ある段におけるクロックドインバータ１４５１の入力信号と、当該段におけるクロックドインバータ１４５３の出力信号とがともにＬレベルであるときとは、当該段における回路ブロック１４５０がスタートパルスＤＸの転送に関与していないときである。このとき、アナログスイッチ１４７２、１４７４、１４７６、１４７８のオンオフ関係が逆転するので、Ｌレベルの転送方向制御信号Ｄｉｒ−Ｒが、制御信号としてクロックドインバータ１４５１に供給され、また、Ｈレベルの転送方向制御信号Ｄｉｒ−Ｌが、制御信号としてクロックドインバータ１４５２に供給される。
【００４４】
このため、Ｌレベルである転送制御信号Ｄｉｒ−Ｒが制御信号として供給されるＮチャネル型ＴＦＴと、Ｈレベルである転送制御信号Ｄｉｒ−Ｌが制御信号として供給されるＰチャネル型ＴＦＴとがいずれもオフするので、クロックドインバータ１４５１は、ハイインピーダンス状態となる。一方、Ｈレベルである転送制御信号Ｄｉｒ−Ｌが制御信号として供給されるＮチャネル型ＴＦＴと、Ｌレベルである転送制御信号Ｄｉｒ−Ｒが制御信号として供給されるＰチャネル型ＴＦＴとがいずれもオンするので、クロックドインバータ１４５２は、通常の否定動作を行うことになる。このため、クロックドインバータ１４５２、１４５３により、クロック信号とは無関係なラッチ回路が形成される。そして、このようなラッチ回路が形成される前提は、クロックドインバータ１４５１の入力信号とクロックドインバータ１４５３の出力信号が、ともにＬレベルであることから、かかるＬレベルが該ラッチ回路により保持されて出力されることになる。
【００４５】
一方、水平走査方向が左方向である場合、Ｌレベルである転送制御信号Ｄｉｒ−ＬおよびＨレベルである転送方向制御信号Ｄｉｒ−Ｒによって、図２におけるアナログスイッチ１４２２、１４２４が、それぞれオフ、オンするので、スタートパルスＤＸは、右から数えて０段目の転送単位回路１４０２における右端に入力されることになる。
また、図４において、クロックドインバータ１４５４では、Ｈレベルである転送制御信号Ｄｉｒ−Ｒが制御（ゲート）信号として供給されるＮチャネル型ＴＦＴと、Ｈレベルである転送制御信号Ｄｉｒ−Ｒが制御信号として供給されるＰチャネル型ＴＦＴとがいずれもオンする。このため、クロックドインバータ１４５４は、通常の否定動作を行うことになる。一方、クロックドインバータ１４５３では、Ｈレベルである転送制御信号Ｄｉｒ−Ｒが制御信号として供給されるＰチャネル型ＴＦＴと、Ｌレベルである転送制御信号Ｄｉｒ−Ｌが制御信号として供給されるＮチャネル型ＴＦＴとがいずれもオフする。このため、クロックドインバータ１４５３は、ハイインピーダンス状態となる。
【００４６】
したがって、水平走査方向が左方向である場合において、偶数段および奇数段における回路ブロック１４５０の等価回路は、図５（ｂ）に示される通りとなる。すなわち、クロックドインバータ１４５２の出力は、クロックドインバータ１４５４により反転されて、当該回路ブロック１４５０の出力信号とされるとともに、この出力信号をクロックドインバータ１４５１により反転した信号がクロックドインバータ１４５４の入力に帰還される構成となる。
【００４７】
ここで、図５（ｂ）の等価回路となる回路ブロック１４５０を複数段接続した構成と、図５（ａ）の等価回路となる回路ブロック１４５０を複数段接続した構成とは、クロック信号ＸＣＬおよび反転クロック信号ＸＣＬinvの供給関係を含めて、互いに左右対称の関係にある。このため、水平走査方向が左方向である場合に、データ線駆動回路１４０から出力されるサンプリング制御信号は、水平走査方向が右方向である場合に出力されるサンプリング制御信号の時系列的関係を逆転したものとなる。
【００４８】
すなわち、水平走査方向が左方向である場合、右から数えて第０段の信号ＸＲ０は、図７に示されるように、スタートパルスＤＸを、クロック信号ＸＣＬが立ち上がり（反転クロック信号ＸＣＬinvの立ち下がり）で取り込んだものとなり、続く信号ＸＲ１、ＸＲ２、ＸＲ３、…、ＸＲｎは、信号ＸＲ０を、クロック信号ＸＣＬ（反転クロック信号ＸＣＬinv）の半周期ずつ順次シフトしたものとなる。
そして、各列に対応するＮＡＮＤ回路１４３２、１４３４（図２参照）によって、互いに隣接する段から出力される信号同士の重複部分が取り出されて、図７に示されるように、サンプリング制御信号Ｘｓｎ、Ｘｓｎ−１、Ｘｓｎ−２、……、Ｘｓ１の順番で出力される。
【００４９】
ここで、本実施形態では、水平走査方向が左方向である場合に、ある段におけるクロックドインバータ１４５２の入力信号がＨレベルであるとき、または、当該段におけるクロックドインバータ１４５４の出力信号がＨレベルであるとき、すなわち、当該段における回路ブロック１４５０がスタートパルスＤＸを転送するとき、当該段におけるクロック制御回路によって、水平走査方向が右方向である場合と同様に、偶数段にあってはクロック信号ＸＣＬが、奇数段にあっては反転クロック信号ＸＣＬinvが、それぞれクロックドインバータ１４５１に制御信号として供給され、また、偶数段にあっては反転クロック信号ＸＣＬinvが、奇数段にあってはクロック信号ＸＣＬが、それぞれクロックドインバータ１４５２に制御信号として供給される。
【００５０】
一方、クロックドインバータ１４５１の入力信号がＬレベルであって、かつ、クロックドインバータ１４５１の出力信号がＬレベルであるとき、すなわち、当該段における回路ブロック１４５０がスタートパルスＤＸを転送しないとき、当該段におけるクロック制御回路によって、Ｈレベルの転送方向制御信号Ｄｉｒ−Ｒが、制御信号としてクロックドインバータ１４５１に供給され、また、Ｌレベルの転送方向制御信号Ｄｉｒ−Ｌが、制御信号としてクロックドインバータ１４５２に供給される。
【００５１】
このため、Ｌレベルである転送制御信号Ｄｉｒ−Ｌが制御信号として供給されるＮチャネル型ＴＦＴと、Ｈレベルである転送制御信号Ｄｉｒ−Ｒが制御信号として供給されるＰチャネル型ＴＦＴとがいずれもオフするので、クロックドインバータ１４５２は、ハイインピーダンス状態となる。
一方、Ｈレベルである転送制御信号Ｄｉｒ−Ｒが制御信号として供給されるＮチャネル型ＴＦＴと、Ｌレベルである転送制御信号Ｄｉｒ−Ｌが制御信号として供給されるＰチャネル型ＴＦＴとがいずれもオンするので、クロックドインバータ１４５１は、通常の否定動作を行うことになる。このため、クロックドインバータ１４５１、１４５４により、クロック信号とは無関係なラッチ回路が形成される。そして、このようなラッチ回路が形成される前提は、クロックドインバータ１４５２の入力信号とクロックドインバータ１４５４の出力信号が、ともにＬレベルであることから、かかるＬレベルが該ラッチ回路により保持されて出力されることになる。
【００５２】
このように、本実施形態において、ある段の制御ブロック１４６０は、当該段における回路ブロック１４５０がスタートパルスＤＸを転送するときには、クロック信号ＸＣＬおよび反転クロック信号ＸＣＬinvを当該回路ブロック１４５０のクロックドインバータに制御信号として供給する一方、当該段における回路ブロック１４５０がスタートパルスＤＸを転送しないときには、クロック信号ＸＣＬおよび反転クロック信号ＸＣＬinvに替えて、転送方向制御信号Ｄｉｒ−Ｌ、Ｄｉｒ−Ｒを、当該回路ブロック１４５０のクロックドインバータに制御信号として供給している。
このため、本実施形態において、クロック信号ＸＣＬが供給されるクロック信号線１４１２と反転クロック信号線１４１４とは、スタートパルスＤＸの転送を行う転送単位回路１４０２、１４０４にのみ接続され、他の転送単位回路１４０２、１４０４からは切り離されることになる。このため、本実施形態において、クロック信号線１４１２および反転クロック信号線１４１４の容量は、制御ブロック１４６０を設けない構成と比較すると激減するので、これらの容量によって、クロック信号の論理レベルが遷移する毎に電力が無駄に消費されることがない。
【００５３】
さらに、本実施形態において、ある段における回路ブロック１４５０がスタートパルスＤＸを転送しないときに、当該回路ブロック１４５０のクロックドインバータに制御信号として供給する信号は、電源の高位側電圧Ｖｄｄまたは低位側電圧Ｖｓｓではなくて、転送方向制御信号Ｄｉｒ−Ｒ、Ｄｉｒ−Ｕとしている。この理由は、次の通りである。
すなわち、Ｘシフトレジスタ１４００が、例えば右方向のみの転送を行う構成であれば、ある段における回路ブロック１４５０がスタートパルスＤＸを転送しないときに、当該回路ブロック１４５０の出力信号をＬレベルに確定させるためには、当該回路ブロック１４５０にあって、クロックドインバータ１４５１におけるＮチャネル型ＴＦＴの制御信号に電源の低位側電圧Ｖｓｓ（Ｐチャネル型ＴＦＴの制御信号に電源の高位側電圧Ｖｄｄ）を供給し、クロックドインバータ１４５２におけるＮチャネル型ＴＦＴの制御信号に電源の高位側電圧Ｖｄｄ（Ｐチャネル型ＴＦＴの制御信号に電源の低位側電圧Ｖｓｓ）を供給する構成で十分である（例えば、上記特開平１０−１９９２８４号公報参照）。
【００５４】
しかしながら、本実施形態のように、右方向にも左方向にも転送を行うのであれば、このような構成では不十分である。この構成において、左方向に転送しようとすると、スタートパルスを転送しないときに、クロックドインバータ１４５２は否定動作にあり、クロックドインバータ１４５４も否定動作にあるので、すなわち回路ブロックは、入力から出力まで、いわゆる筒抜け状態になっているので、シフトレジスタの機能をなさなくなってしまうからである。
そこで、片方向転送の構成を発展させて考えてみると、右方向に転送を行うときには、クロックドインバータ１４５１におけるＮチャネル型ＴＦＴの制御信号に低位側電圧Ｖｓｓ（Ｐチャネル型ＴＦＴの制御信号に電源の高位側電圧Ｖｄｄ）を供給し、クロックドインバータ１４５２におけるＮチャネル型ＴＦＴの制御信号に高位側電圧Ｖｄｄ（Ｐチャネル型ＴＦＴの制御信号に電源の低位側電圧Ｖｓｓ）を供給する一方、左方向に転送を行うときには、電源電圧を入れ替えて供給する構成とすれば良いはずである。
ただし、このように転送方向に応じて電源電圧を入れ替える構成では、この電源電圧の入替回路が別途必要となる。しかも、この電源電圧の入替回路は、転送単位回路毎に必要となるので、Ｘシフトレジスタ１４００全体でみれば、無視できないほどの影響が発生することになる。例えば、歩留まりの低下や、シフトレジスタの面積肥大、データ線ピッチの狭小化が困難となる、といった問題が発生することになる。
【００５５】
そこで本実施形態におけるクロック制御回路は、スタートパルスを転送しない回路ブロック１４５０において、クロックドインバータ１４５１、１４５２の制御信号として、電源電圧ではなくて、転送方向制御信号Ｄｉｒ−Ｒ、Ｄｉｒ−Ｕを供給する構成としているのである。
そして、このような構成では、転送方向に応じて電源電圧を入れ替える回路が不要となるので、歩留まりの低下や、シフトレジスタの面積肥大といった問題が発生することになる。特に、駆動回路を表示領域の周辺に形成した駆動回路内蔵型の電気光学装置では、駆動回路に要する面積が抑えられるので、狭額縁化が容易となる。
【００５６】
さて、ここまでは、データ線駆動回路１４０について説明したが、走査線駆動回路１３０についても同様な構成となる。詳細には、図８に示されるように、Ｙシフトレジスタ１３００の配列方向がＹ方向である点、Ｙシフトレジスタ１３００を構成する転送単位回路１３０２、１３０４の段数が走査線１１２の本数ｍよりも「２」だけ多い点、および、供給される信号が異なる点以外、走査線駆動回路１３０は、データ線駆動回路１４０の構成と同様である。なお、走査線駆動回路１３０に供給されるスタートパルスＤＹ、クロック信号ＹＣＬ、反転クロック信号ＹＣＬinv、転送方向制御信号Ｄｉｒ−Ｄ、Ｄｉｒ−Ｕについては、上述した通りである。
なお、図８においては、走査線１１２の本数ｍを奇数とした場合の構成を表している。
【００５７】
＜画像表示動作＞
次に、上述した電気光学装置の表示動作について説明する。まず、垂直走査方向が下方向であって、水平走査方向が右方向である場合の正転画像表示動作について説明する。
この場合、転送方向制御信号Ｄｉｒ−ＤがＨレベルとなり、転送方向制御信号Ｄｉｒ−ＨがＬレベルとなるので、アナログスイッチ１３２２、１３３４は、それぞれオン、オフする結果、垂直走査期間の最初を規定するスタートパルスＤＹが上から数えて０段の転送単位回路１３０２の上端に供給される。このため、図９に示されるように、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍが、順番で出力される。
【００５８】
詳細には、図８において上から数えて０段、１段、２段、３段、…、ｍ段の転送単位回路１３０２（１３０４）から出力される信号は、スタートパルスＤＹをクロック信号ＹＣＬが立ち上がり（反転クロック信号ＹＣＬinvの立ち下がり）で取り込んだものを、さらに、クロック信号ＹＣＬ（反転クロック信号ＹＣＬinv）の半周期ずつ順次シフトしたものとなり、さらに、各行に対応するＮＡＮＤ回路１３３２および否定回路１３３４によって、互いに隣接する段から出力される信号同士の重複部分が取り出されて、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍとして出力される。
【００５９】
ここで、走査信号Ｙ１がＨレベルとなると、１行目の走査線１１２にゲートが接続されたＴＦＴ１１６がすべてオンになる。一方、走査信号Ｙ１がＨレベルになる期間では、各画素に対応する画像信号ＶＩＤが、サンプリング制御信号Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘｓｎの供給にそれぞれ同期して、画像信号線１７１を介して順番に供給される。
ここで、サンプリング制御信号Ｘｓ１がＨレベルになると、１列目のサンプリングスイッチ１５１がオンするので、画像信号ＶＩＤが、１列目のデータ線１１４にサンプリングされる。そして、１列目のデータ線１１４にサンプリングされた画像信号ＶＩＤは、オンとなっているＴＦＴ１１６を介して、１行１列の画素電極１１８に印加されて、その液晶容量に書き込まれる。
【００６０】
次に、サンプリング制御信号Ｘｓ２がＨレベルになると、２列目のサンプリングスイッチ１５１がオンするので、画像信号ＶＩＤが、２列目のデータ線１１４にサンプリングされて、オンとなっているＴＦＴ１１６を介し、１行２列の液晶容量に書き込まれる。以下同様にして、画像信号ＶＩＤがサンプリングされて、１行ｎ列の液晶容量まで書き込まれることになる。こうして、１行目における１列からｎ列までに至る液晶容量の書込が完了する。
以降、走査信号Ｙ２、Ｙ３、…、Ｙｍが順番にＨレベルになると、２行目、３行目、…、ｍ行目において、それぞれ１列からｎ列までに至る液晶容量の書込が、１行目と同様にして実行される。
こうして、垂直走査方向が下方向であって、水平走査方向が右方向である正転画像が形成されることになる。
【００６１】
次に、垂直走査方向が上方向であって、水平走査方向が左方向である場合の反転画像表示動作について説明する。
この場合、転送方向制御信号Ｄｉｒ−ＤがＬレベルとなり、転送方向制御信号Ｄｉｒ−ＵがＨレベルとなるので、アナログスイッチ１３２２、１３３４は、それぞれオフ、オンする結果、スタートパルスＤＹが下から数えて０段の転送単位回路１３０２の下端に供給される。このため、図１０に示されるように、走査信号Ｙｍ、Ｙｍ−１、Ｙｍ−２、……、Ｙ１が、順番で出力される。
【００６２】
ここで、走査信号ＹｍがＨレベルとなると、ｍ行目の走査線１１２にゲートが接続されたＴＦＴ１１６がすべてオンになる。一方、走査信号ＹｍがＨレベルになる期間では、画像信号ＶＩＤが、サンプリング制御信号Ｘｓｎ、Ｘｓｎ−１、Ｘｓｎ−２、…、Ｘｓ１の供給にそれぞれ同期して、画像信号線１７１を介して順番に供給される。
ここで、サンプリング制御信号ＸｓｎがＨレベルになると、ｎ列目のサンプリングスイッチ１５１がオンするので、ｍ行ｎ列の画素に対応する画像信号ＶＩＤが、ｎ列目のデータ線１１４にサンプリングされる。そして、ｎ列目のデータ線１１４にサンプリングされた画像信号ＶＩＤは、オンとなっているＴＦＴ１１６を介して、ｍ行ｎ列の画素電極１１８に印加されて、その液晶容量に書き込まれる。
【００６３】
次に、サンプリング制御信号Ｘｓｎ−１がＨレベルになると、（ｎ−１）列目のサンプリングスイッチ１５１がオンするので、画像信号ＶＩＤが、（ｎ−１）列目のデータ線１１４にサンプリングされて、オンとなっているＴＦＴ１１６を介し、ｍ行（ｎ−１）列の液晶容量に書き込まれる。以下同様にして、画像信号ＶＩＤがサンプリングされて、ｍ行１列の液晶容量まで書き込まれる。こうして、ｍ行目におけるｎ列から１列までに至る液晶容量の書込が完了することになる。
以降、走査信号Ｙｍ−１、Ｙｍ−２、…、Ｙ１が順番にＨレベルになると、（ｍ−１）行目、（ｍ−１）行目、…、１行目において、それそれｎ列から１列までに至る液晶容量の書込が、ｍ行目と同様にして実行されて、１フレームの反転画像が形成されることになる。
こうして、垂直走査方向が上方向であって、水平走査方向が左方向である正転画像が形成されることになる。
【００６４】
＜応用例＞
上述した実施形態では、例えばデータ線駆動回路１４０において、ある段における回路ブロック１４５０がスタートパルスＤＸを転送しないときに、当該回路ブロック１４５０のクロックドインバータに制御信号として供給する信号は、転送方向制御信号Ｄｉｒ−Ｒ、Ｄｉｒ−Ｌとしていたが、Ｘシフトレジスタ１４００が転送を行うべき期間には一定の論理レベルであって、転送の方向に応じて論理レベルが変動する信号であれば良い。
例えば、図１１に示されるように、ある段における制御ブロック１４６０は、当該段における回路ブロック１４５０がスタートパルスＤＸを転送しないときに、転送方向制御信号Ｄｉｒ−Ｒ、Ｄｉｒ−Ｌの替わりに、信号Ｆｉｘ、Ｆｉｘinvを当該段における回路ブロック１４５０のクロックドインバータ１４５１、１４５２に供給する構成としても良い。
【００６５】
ここで、図１２に示されるように、信号Ｆｉｘは、水平走査方向が右方向である場合に、各段の回路ブロック１４５０から出力される信号ＸＬ０、ＸＬ１、…、ＸＬｎが出力される期間にＬレベルとなるが、他の期間では、任意の論理レベルをとる一方、水平走査方向が左方向である場合に、各段の回路ブロック１４５０から出力される信号ＸＲ０、ＸＲ１、…、ＸＲｎが出力される期間にＨレベルとなるが、他の期間では、任意の論理レベルをとる信号である。
また、信号Ｆｉｘinvは、水平走査方向が右方向である場合に、各段の回路ブロック１４５０から出力される信号ＸＬ０、ＸＬ１、…、ＸＬｎが出力される期間にＨレベルとなるが、他の期間では、任意の論理レベルをとる一方、水平走査方向が左方向である場合に、各段の回路ブロック１４５０から出力される信号ＸＲ０、ＸＲ１、…、ＸＲｎが出力される期間にＬレベルとなるが、他の期間では、任意の論理レベルをとる信号である。
このような構成では、転送方向制御信号Ｄｉｒ−Ｌ、Ｄｉｒ−Ｒを、それぞれアナログスイッチ１４７２、１４７６まで引き回すほど、スペースに余裕がない場合に都合が良い。
【００６６】
また、例えばデータ線駆動回路１４０において、水平走査方向を指示する信号を互いに論理レベルが相反する転送方向制御信号Ｄｉｒ−Ｌ、Ｄｉｒ−Ｒを用いたが、図１３に示されるように、１相の転送方向制御信号Ｄｉｒ−Ｌを各段に供給する一方、各段に否定回路１４８０を設けて、転送方向制御信号Ｄｉｒ−Ｌと論理レベルが相反する信号を求める構成としても良い。このような構成では、各段にわたって供給する転送方向制御信号が１相で済むので、その分、外部との接続点数が減少する。
【００６７】
また、図１１における技術と図１３における技術との双方を適用して、図１４に示される構成としても良い。すなわち、１相の信号Ｆｉｘを、各段に供給する一方、各段に否定回路１４９０を設けて、信号Ｆｉｘと論理レベルが相反する信号Ｆｉｘinvを各段にて求めるとともに、１相の転送方向制御信号Ｄｉｒ−Ｌを各段に供給する一方、各段に否定回路１４８０を設けて、転送方向制御信号Ｄｉｒ−Ｌと論理レベルが相反する信号を求める構成としても良い。
なお、信号Ｆｉｘinvから信号Ｆｉｘを求めても良いし、転送方向制御信号Ｄｉｒ−Ｒから転送方向制御信号Ｄｉｒ−Ｌを求めても良いのは、もちろんである。
さらに、本実施形態において、回路ブロック１４５０は、スタートパルスＤＹを、クロックドインバータ１４５１、１４５２、１４５３により右方向に転送する一方、クロックドインバータ１４５１、１４５２、１４５４により左方向に転送する構成となっていたが、本発明はこれに限られない。たとえば相補型のアナログスイッチを複数用いて回路ブロックを構成しても良い。このようにアナログスイッチを用いる場合でも、クロック制御回路は、当該回路ブロックがスタートパルスの転送に関与しないとき、クロック信号（反転クロック信号）に替えて、転送方向制御信号（または、それに同期する信号）を供給する構成は、上述した実施形態となんら変わることはない。
【００６８】
また、上述した電気光学装置１００では、シフトレジスタ１３００、１４００の段数を奇数としたが、これは便宜上に過ぎず、偶数としても良いのはもちろんである。
さらに、上述した電気光学装置１００において、例えばデータ線駆動回路１４０では、各列に設けられるＮＡＮＤ回路１４３２および否定回路１４３４によって互いに隣接する回路ブロック１４５０から出力されるパルス信号同士の重複部分をサンプリング制御信号として求める構成としたが、互いに重複するパルスが存在しないように論理演算処理した上で、さらに波形整形を施す構成を付加しても良い。
【００６９】
一方、上述したデータ線駆動回路１４０では、サンプリング制御信号によって１個のサンプリングスイッチ１５１を駆動する構成としたが、画像信号を複数系統に分配するとともに時間軸に複数倍に伸長し、さらに、データ線１１４を複数本毎にブロック化して、１ブロックを構成する本数分のサンプリングスイッチを同時に駆動する構成としても良い。
また、サンプリングした画像信号を、データ線を１本ずつ順番に供給する点順次駆動ではなく、サンプリングした画像信号を順番にラッチした後、すべてのデータ線に一斉に供給する線順次駆動としても良い。
【００７０】
くわえて、上述した電気光学装置は、電気光学物質に液晶を用いた液晶表示装置であり、この液晶表示装置は、透過型、反射型または半透過半反射型のいずれにも適用可能である。また、アクティブ・マトリクス方式のみならす、パッシブ・マトリクス方式にても適用可能である。
さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である。
【００７１】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
【００７２】
＜その１：プロジェクタ＞
まず、上述した電子光学装置１００をライトバルブとして用いたプロジェクタについて説明する。図１５は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００７３】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態に係る電気光学装置１００、すなわち、透過型の液晶表示装置と基本的には同様である。すなわち、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００７４】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ２１１４を介して、スクリーン２１２０に投射されることになる。
ここで、机上に載置したプロジェクタ２１００を、その底面を天井面に向けて吊り下げて使用する場合、ライトバルブによる変調像の上下左右を、机上に使用するときと比較して反転させる必要があるが、本実施形態では、上述したように走査線駆動回路１３０による垂直走査方向を上方向とし、データ線駆動回路１４０による水平走査方向を左方向とすれば、反転画像が形成される。
【００７５】
＜その２：ビデオカメラ＞
次に、上述した電気光学装置１００を、ハンディ型のビデオカメラのモニタに適用した例について説明する。図１６は、このビデオカメラの構成を示す斜視図である。
この図に示されるように、ビデオカメラ２２００の本体２２１０には、モニタ１０として用いられる電気光学装置１００のほか、光学系２２１２、ハンドグリップ２２１４などが設けられる。ここで、電気光学装置１００は、軸２２２４を中心にして、ヒンジ２２１６に対し回動自在に取り付けられ、さらに、ヒンジ２２１６は、軸２２２２を中心にして、本体２２１０に対し開閉する構造となっている。
【００７６】
このため、電気光学装置１００は、図に示される態様と、撮影者が図の奥側に位置してファインダで用いる態様とでは、表示画像の上下左右が反転した関係にさせる必要がある。ここで、本実施形態では、上述したように走査線駆動回路１３０による垂直走査方向、および、データ線駆動回路１４０による水平走査方向をそれぞれ互いに逆向きとすれば、表示画像の上下左右を反転させることができる。
【００７７】
＜電子機器のまとめ＞
なお、電子機器としては、図１５や図１６を参照して説明した例に限られず、他にも、各種状況に応じて画像の上下、左右を反転させる必要のある機器のすべてに適用可能である。
【００７８】
【発明の効果】
以上説明したように本発明によれば、双方向に転送可能なシフトレジスタにおいて、クロック信号線の低容量化や低消費電力化を図ることが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施形態に係るシフトレジスタが適用された電気光学装置の全体構成を示すブロック図である。
【図２】  同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図３】  同データ線駆動回路におけるクロック制御回路および回路ブロックの構成を示す回路図である。
【図４】  同回路ブロックにおける素子構成を示す図である。
【図５】  （ａ）は、水平走査方向が右方向である場合の回路ブロックの等価回路を示す図であり、水平走査方向が左方向である場合の回路ブロックの等価回路を示す図である。
【図６】  水平走査方向が右方向である場合におけるデータ線駆動回路の動作を示すタイミングチャートである。
【図７】  水平走査方向が左方向である場合におけるデータ線駆動回路の動作を示すタイミングチャートである。
【図８】  実施形態に係るシフトレジスタを適用した走査線駆動回路の構成を示すブロック図である。
【図９】  同電気光学装置における正転画像の表示動作を説明するためのタイミングチャートである。
【図１０】  同電気光学措置における反転画像の表示動作を説明するためのタイミングチャートである。
【図１１】  クロック制御回路および回路ブロックの構成例を示す回路図である。
【図１２】  同構成例における信号Ｆｉｘ、Ｆｉｘinvの信号波形を示すタイミングチャートである。
【図１３】  クロック制御回路および回路ブロックの構成例を示す回路図である。
【図１４】  クロック制御回路および回路ブロックの構成例を示す回路図である。
【図１５】  同電気光学装置を備える電子機器の一例たるプロジェクタの構成を示す図である。
【図１６】  同電気光学装置を備える電子機器の一例たるビデオカメラの構成を示す斜視図である。
【符号の説明】
１００…電気光学装置
１０５…液晶
１１２…走査線
１１４…データ線
１１６…ＴＦＴ
１１８…画素電極
１３０…走査線駆動回路
１４０…データ線駆動回路
１３００…シフトレジスタ
１３５０…回路ブロック
１３６０…クロック制御回路
１４００…シフトレジスタ
１４１２、１４１４…クロック信号線
１４５０…回路ブロック
１４５１〜１４５４…クロックドインバータ
１４６０…クロック制御回路
２１００…プロジェクタ
２２００…ビデオカメラ
【図１】
0004016605.tif 000002
【図２】
0004016605.tif 000003
【図３】
0004016605.tif 000004
【図４】
0004016605.tif 000005
【図５】
0004016605.tif 000006
【図６】
0004016605.tif 000007
【図７】
0004016605.tif 000008
【図８】
0004016605.tif 000009
【図９】
0004016605.tif 000010
【図１０】
0004016605.tif 000011
【図１１】
0004016605.tif 000012
【図１２】
0004016605.tif 000013
【図１３】
0004016605.tif 000014
【図１４】
0004016605.tif 000015
【図１５】
0004016605.tif 000016
【図１６】
0004016605.tif 000017