(57)【特許請求の範囲】
【請求項１】
半導体チップが複数の端子と電気的に接続され、前記半導体チップと前記端子とが樹脂からなるパッケージにより封止された半導体素子であって、
前記パッケージの実装面側を切削することにより形成された切削溝を備え、
前記複数の端子のうち少なくとも一部は、一方の面に形成されて前記パッケージの実装面から外部に露出する電極面と、一部が側方に延びて前記切削溝の側壁から外部に露出する露出端面とを有し、且つ、この端子の電極面と露出端面との間が前記パッケージと一体に形成された樹脂からなる隔離部によって隔離されていることを特徴とする半導体素子。
【請求項２】
前記半導体チップの周囲に２重に配置された内側及び外側の端子群を備え、
前記内側の端子群は、各端子の一方の面に形成されて前記パッケージの実装面から外部に露出する電極面と、各端子の一部が側方に延びて前記切削溝の側壁から外部に露出する露出端面とを有し、且つ、これら各端子の電極面と露出端面との間が前記パッケージと一体に形成された樹脂からなる隔離部によって隔離され、
前記外側の端子群は、各端子の一方の面に形成されて前記パッケージの実装面から外部に露出する電極面と、各端子の一部が側方に延びて前記パッケージの辺部側壁から外部に露出する露出端面とを有し、且つ、これら各端子の電極面と露出端面との間が前記パッケージと一体に形成された樹脂からなる隔離部によって隔離されていることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記端子が、前記パッケージ内に突出した係止部を有することを特徴とする請求項１又は請求項２に記載の半導体素子。
【請求項４】
前記端子が、前記パッケージにより封止された裏面に凹部を有し、この凹部に前記パッケージから延びた突出部が嵌合していることを特徴とする請求項１〜請求項３の何れかに記載の半導体素子。
【請求項５】
前記複数の端子のうち少なくとも１端子の電極面が、他の端子の電極面とは異なる形状に成形されたことを特徴とする請求項１〜請求項４の何れかに記載の半導体素子。
【請求項６】
前記複数の端子が、半導体素子の方向を判別できるように非対称に配列されたことを特徴とする請求項１〜請求項５の何れかに記載の半導体素子。
【請求項７】
半導体チップが複数の端子と電気的に接続され、前記半導体チップと前記端子とが樹脂からなるパッケージにより封止された半導体素子の製造方法であって、
前記複数の端子を連結部を介して連結した端子支持部を有するフレームを成形するフレーム成形工程と、
前記端子支持部に連結された各端子と前記半導体チップの各パッドとを電気的に接続してフレーム組立物を形成するフレーム組立工程と、
前記フレーム組立物を、前記各端子の一方の面に形成された電極面を外部に露出した状態で樹脂からなるパッケージにより封止する封止工程と、
前記パッケージの実装面側から前記端子支持部の少なくも一部、又は前記端子支持部に連結した各端子の連結部の少なくとも一部をハーフダイシングにより切除して前記各端子を切り離すと共に切削溝を形成し、前記半導体素子となるユニットをフルダイシングにより切除して単離させる切除工程とを有し、
前記フレーム成形工程において、少なくとも前記各端子の連結部を前記電極面のレベルから前記パッケージ内に引込むように成形し、
前記封止工程において、少なくとも前記連結部の引込みにより形成された空隙に樹脂を充填することにより、前記パッケージと一体に形成された樹脂からなる隔離部を形成し、
前記切除工程において、前記各端子を切り離したときに、これら各端子の前記切削溝に向けて延びる連結部が前記切削溝の側壁に端面を露出させ、この露出端面と前記電極面との間を前記隔離部によって隔離することを特徴とする半導体素子の製造方法。
【請求項８】
前記フレーム成形工程において、前記端子支持部を前記連結部のレベルから前記パッケージ内に引込むように成形し、
前記封止工程において、前記連結部及び前記端子支持部の引込みにより形成された空隙に樹脂を充填することにより、前記パッケージと一体に形成された樹脂からなる隔離部を形成し、
前記切除工程において、前記端子支持部に連結した各端子の連結部の少なくとも一部をハーフダイシングにより切除して、前記各端子を切り離すことを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
前記フレーム成形工程において、前記端子支持部を、前記パッケージの実装面から露出する露出部と前記パッケージ内に引込んだ引込部とが交互に連結し、且つ前記露出部に前記連結部が連結するように成形し、
前記封止工程において、前記連結部及び前記端子支持部の引込みにより形成された空隙に樹脂を充填することにより、前記パッケージと一体に形成された樹脂からなる隔離部を形成し、
前記切除工程において、前記露出部をハーフダイシングにより切除して、前記各端子を切り離すことを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項１０】
前記フレーム成形工程において、前記端子の連結部をエッチング、研削又はプレス加工により前記電極面のレベルから引込ませることを特徴とする請求項７〜請求項９の何れかに記載の半導体素子の製造方法。
【請求項１１】
前記フレーム成形工程において、前記半導体チップを載置するステージと、前記ステージの周囲に２重に配置される内側及び外側の端子群と、前記内側の端子群の各端子を連結部を介して連結する内側の端子支持部と、前記外側の端子群の各端子を連結部を介して連結する外側の端子支持部とを有し、且つ、前記内側の端子支持部が前記外側の端子支持部及び前記ステージに連結されたフレームを成形し、なお且つ、少なくとも前記内側の端子群の各端子の連結部を前記電極面のレベルから前記パッケージ内に引込むように成形し、
前記フレーム組立工程において、前記フレームのステージに前記半導体チップを接着し、前記内側及び外側の端子群の各端子と前記半導体チップの各パッドとを電気的に接続してフレーム組立物を形成し、
前記封止工程において、前記フレーム組立物を、前記内側及び外側の端子群の各端子の一方の面に形成された電極面を外部に露出した状態で樹脂からなるパッケージにより封止し、なお且つ、少なくとも前記連結部の引込みにより形成された空隙に樹脂を充填することにより、前記パッケージと一体に形成された樹脂からなる隔離部を形成し、
前記切除工程において、前記パッケージの実装面側から前記内側の端子支持部の少なくも一部、又は前記内側の端子支持部に連結した各端子の連結部の少なくとも一部をハーフダイシングにより切除して、前記ステージ及び前記内側の端子群の各端子を切り離すと共に切削溝を形成し、前記外側の端子支持部の少なくとも一部をフルダイシングにより切除して、前記外側の端子群の各端子を切り離すと共に前記半導体素子となるユニットを単離させ、
前記内側の端子群の各端子を切り離したときに、これら各端子の前記切削溝に向けて延びる連結部が前記切削溝の側壁に端面を露出させ、この露出端面と前記電極面との間を前記隔離部によって隔離し、
前記外側の端子群の各端子を切り離したときに、これら各端子の前記パッケージの辺部に向けて延びる連結部が前記パッケージの辺部側壁に端面を露出させ、この露出端面と前記電極面との間を前記隔離部によって隔離することを特徴とする請求項７〜請求項１０の何れかに記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に関し、特にＬＧＡタイプの半導体素子において外部回路と接続する端子が剥離し難くかつ半田の乗りが安定する半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
一般に樹脂パッケージにより封止された半導体素子は、半導体チップと端子とが電気的に接続され、この端子の一部が電極として外部に露出した状態で樹脂からなるパッケージにより一体に封止されてなっている。従来の半導体素子は前記端子の電極がパッケージ本体の側面から水平方向に突出するように構成されていたが、半導体素子から導出される端子数の増大と小型化の要求に対応して最近ではＬＧＡ（Land Grid Array）タイプと称し、パッケージ本体の裏面（実装面）に多数の端子が配列されたものが用いられるようになってきている。
【０００３】
このＬＧＡタイプの半導体素子は概略、以下のようにして製造される。
図２２は前記従来の半導体素子を製造する際に用いられるフレームの一例を示し、図２３は前記のフレームを用いて製造された半導体素子の断面を示す。
図２２に示すフレーム１０５は、外枠として端子支持部１５１を有し、この端子支持部１５１には、内側に連結された端子１０２ａ…の群と、外側に連結された端子１０２ｂ…の群とが配列されている。またフレーム１０５の４隅から内側にステージ支持部１５３が延びて中央に配されたステージ１５２を支持している。ステージ１５２及びステージ支持部１５３は省略される場合もあるが、ここでは形成されているものとして説明する。
【０００４】
このフレームのステージ１５２に半導体チップ１を載置して固定する。図２３に示すように半導体チップ１をフェイスアップモードで装着する場合は、半導体チップ１のパッド１ａ…と各端子１０２…の裏面とを接続細線３により接続する。図示しないが半導体チップがフェイスダウンモードで装着される場合は、半導体チップ１のパッド１ａ…と各端子１０２…とを半田バンプ又は半田ボールにより直接に接続する。
【０００５】
前記のように半導体チップ１とフレーム１０５とが接続されたフレーム組立物を、外部回路と接続する端子１０２の電極面１２１を外向きに露出させた状態で、樹脂からなるパッケージ４により封止する。次に、各端子の電極面１２１…と共にパッケージ４から露出している端子支持部１５１をダイシングにより研削除去し、それぞれ内側の端子１０２ａ…と外側の端子１０２ｂ…を切り離す。実際には前記フレーム組立物のユニットが多数連結された多連装のフレーム組立物が用いられるので、外側端子１０２ｂ…の外縁部もダイシングして個々の半導体素子を切り離す。符号ＤＧは端子支持部１５１を研削除去した痕に形成された切削溝を表す。
【０００６】
【発明が解決しようとする課題】
前記のようにして製造されたＬＧＡタイプの半導体素子を外部回路と接続するには、半導体素子の下面（以下「実装面」という）を例えば半田浴に漬けて各端子の電極面１２１に半田フィレットを形成し、外部回路の端子に密着させる。この半田盛りに際して、従来の半導体素子には不具合があった。その一つは、端子１０２がダイシングによりパッケージ４に形成された切削面４１に一方の端面１２３を露出していて、この露出した端面１２３が電極面１２１に連続しているので、半田浴に漬けたとき、図２４（ａ）に示すように、半田が電極面１２１ばかりでなく端面１２３側にも回り込み、電極面１２１から連続した半田フィレットＦが形成され、半田の付着量が一定せず、従って外部回路との接合強度にバラツキが生じ、また半田消費量が一定しないので生産管理に支障を来すことである。また、図２４（ｂ）に示すように、半田盛りに際して内側の端子１０２ａと外側の端子１０２ｂとの間に半田フィレットＦによるブリッジが形成されたり、又は半田の付着量が多すぎて外部回路と接合する際に外部回路の端子間に半田のブリッジが形成されるという問題もあった。更に図２４（ｃ）に示すように、外部回路１２０と接合した後に半導体素子が引張られると、端子１０２とパッケージ４とが剥離しやすいという問題もあった。
【０００７】
実際に端子１０２とパッケージ４との結合力は一方が金属であり一方が樹脂であることから比較的弱く、前記のダイシングの衝撃によっても剥離が起こる可能性があった。この問題に関して特開2000−286375号公報は、図２４（ｄ）に示すように、パッケージ裏面から端子支持部（前記公報では「連結体」）を取り除くことで前記端子（「接続片」）１１０を個々に分離し、前記分離した領域以外の前記端子（１１０）の側面に前記パッケージ（「樹脂封止体」）との密着性を向上する食い付き部１２４を設けた半導体素子を提案している。しかしこの方法では、端子の露出した端面が電極面に連続しているために半田フィレットＦの付着量が一定しない問題、半田によるブリッジが発生する問題などがいずれも解決できないばかりでなく、端子１１０を個々に分離した領域すなわち切削面４１の側面には食い付き部１２４が形成できないので、端子１１０とパッケージ４との接合力が不十分で、外部回路と接合した後に半導体素子が引張られる際には端子１１０とパッケージ４と剥離の可能性が排除できなかった。
【０００８】
本発明は前記の課題を解決するためになされたものであって、従ってその目的は、端子の電極面における半田の付着量を安定化し、半田によるブリッジの発生を防止し、端子支持部を除去する際のみならず外部回路と接合した後に半導体素子が引張られても十分な耐剥離性を有する半導体素子及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
前記の課題を解決するために本発明は、半導体チップが複数の端子と電気的に接続され、前記半導体チップと前記端子とが樹脂からなるパッケージにより封止された半導体素子であって、前記パッケージの実装面側を切削することにより形成された切削溝を備え、前記複数の端子のうち少なくとも一部は、一方の面に形成されて前記パッケージの実装面から外部に露出する電極面と、一部が側方に延びて前記切削溝の側壁から外部に露出する露出端面とを有し、且つ、この端子の電極面と露出端面との間が前記パッケージと一体に形成された樹脂からなる隔離部によって隔離されていることを特徴とする半導体素子を提供する。
【００１０】
本発明の前記半導体素子は、端子の電極面とパッケージの切削面に露出した露出端面とが樹脂からなる隔離部により隔離されているので、半田を付着したとき、半田フィレットは電極面にのみ形成され、半田が電極面から連続して露出端面に回り込むことはない。従って外部回路との半田付け接合強度が一定となり製品品質のバラツキが解消できると共に半田の消費量が一定するので生産管理上も有利になる。また電極面と露出端面との間に半田によるブリッジが形成されることもないので半田付け不良が減少し生産歩留りが向上する。更に隔離部が端子の連結部を押さえて浮き上がりを防ぐので端子とパッケージとの結合強度が向上し、端子支持部を除去する際のみならず外部回路と半田付け接合した後に半導体素子が引張られることがあっても端子の剥離は防止できる。
【００１１】
前記パッケージに形成された切削面は、前記端子を連結した端子支持部の少なくとも一部、又は前記端子支持部に連結した端子の部分（連結部）を切除した際に形成されたものであってよい。
以下に説明する本発明の半導体素子の製造方法にあっては、切除工程において端子支持部の少なくとも一部、又は端子支持部と端子との連結部が切除され、端子が端子支持部から切り離される。この切除の際パッケージには端子支持部に沿う切削溝が形成される。前記切削面はこのとき形成される切削溝の面であり得る。
【００１２】
また、本発明は、半導体チップが複数の端子と電気的に接続され、前記半導体チップと前記端子とが樹脂からなるパッケージにより封止された半導体素子の製造方法であって、前記複数の端子を連結部を介して連結した端子支持部を有するフレームを成形するフレーム成形工程と、前記端子支持部に連結された各端子と前記半導体チップの各パッドとを電気的に接続してフレーム組立物を形成するフレーム組立工程と、前記フレーム組立物を、前記各端子の一方の面に形成された電極面を外部に露出した状態で樹脂からなるパッケージにより封止する封止工程と、前記パッケージの実装面側から前記端子支持部の少なくも一部、又は前記端子支持部に連結した各端子の連結部の少なくとも一部をハーフダイシングにより切除して前記各端子を切り離すと共に切削溝を形成し、前記半導体素子となるユニットをフルダイシングにより切除して単離させる切除工程とを有し、前記フレーム成形工程において、少なくとも前記各端子の連結部を前記電極面のレベルから前記パッケージ内に引込むように成形し、前記封止工程において、少なくとも前記連結部の引込みにより形成された空隙に樹脂を充填することにより、前記パッケージと一体に形成された樹脂からなる隔離部を形成し、前記切除工程において、前記各端子を切り離したときに、これら各端子の前記切削溝に向けて延びる連結部が前記切削溝の側壁に端面を露出させ、この露出端面と前記電極面との間を前記隔離部によって隔離することを特徴とする半導体素子の製造方法を提供する。
【００１３】
前記製造方法のフレーム成形工程において、前記端子の連結部は、エッチング、研削又はプレス加工により前記電極面のレベルから引込ませることが好ましい。
連結部をエッチング又は研削により引込ませる場合は端子の連結部における厚さが電極面における厚さより薄くなり、この段差が引込み深さになる。プレス加工により引込ませる場合は、連結部と電極面とで端子の厚さに変化はない。
【００１４】
前記製造方法のフレーム成形工程において、前記端子支持部を前記連結部のレベルから前記パッケージ内に引込むように成形し、前記封止工程において、前記連結部及び前記端子支持部の引込みにより形成された空隙に樹脂を充填することにより、前記パッケージと一体に形成された樹脂からなる隔離部を形成し、前記切除工程において、前記端子支持部に連結した各端子の連結部の少なくとも一部をハーフダイシングにより切除して、前記各端子を切り離すようにしてもよい。
また、前記製造方法のフレーム成形工程において、前記端子支持部を、前記パッケージの実装面から露出する露出部と前記パッケージ内に引込んだ引込部とが交互に連結し、且つ前記露出部に前記連結部が連結するように成形し、前記封止工程において、前記連結部及び前記端子支持部の引込みにより形成された空隙に樹脂を充填することにより、前記パッケージと一体に形成された樹脂からなる隔離部を形成し、前記切除工程において、前記露出部をハーフダイシングにより切除して、前記各端子を切り離すようにしてもよい。
【００１５】
前記何れの方法によっても、端子を切り離すに際して端子支持部の全体を切削除去する必要がなくなる。すなわち切除工程において端子の連結部のみを切除するか、又は端子支持部の露出部のみを切除するだけで端子を切り離すことができるので、端子支持部の全体を除去する場合に比べて切削に要する負担が大幅に減少し、電力も時間も節約でき、また金属部を連続して切削することによるダイシングブレードの破損や目詰まりも減少し、切削機の寿命を延長しブレード交換などの経費も節減できる。
【００１６】
前記隔離部の厚さは、前記端子の前記電極面における厚さの２５％〜７５％の範囲内とされていることが好ましい。
これによって電極面と露出端面との間に半田の回り込みを防止するに十分な間隔が得られ、半田によるブリッジの生成も抑制できるようになる。隔離部はパッケージから連続して電極面と露出端面との間の端子表面を覆うように形成されるので、端子に引張り応力が作用した場合、隔離部の厚さが電極面における端子厚さの２５％未満では隔離部が破壊されやすく十分な剥離強度が得られない。隔離部の厚さが電極面における端子厚さの７５％を越えると、前記の連結部をエッチング又は研削により引込ませる製造方法においては連結部の厚さが極端に薄くなり端子に十分な強度が得られなくなる場合がある。
【００１７】
前記端子は、前記パッケージ内に突出した係止部を有することが好ましい。また前記端子は、前記パッケージにより封止された裏面に凹部を有し、この凹部に前記パッケージから延びた突出部が嵌合していることが好ましい。
【００１８】
隔離部によって連結部が押さえつけられた端子がパッケージ内に突出した係止部を別途に有していれば、端子の剥離強度は更に向上する。また端子がパッケージにより封止された裏面に凹部を有し、この凹部にパッケージから延びた突出部が嵌合していれば、アンカー効果により端子の剥離強度は更に向上する。
【００１９】
前記複数の端子のうち少なくとも１端子の電極面は、他の端子の電極面とは異なる形状に成形されていることが好ましい。また前記複数の端子は、半導体素子の方向を判別できるように非対称に配列されていてもよい。
【００２０】
一般にＬＧＡタイプ半導体素子の実装面には多数の端子が規則的に配列されている。この場合、半導体素子の各端子と、接続相手である外部回路の各端子との回路的対応をつけるためには、半導体素子の上下左右の方向を知る手段が必要になる。端子のうち少なくとも１端子の電極面を他と異なる形状に形成しておくか、又は端子群の配列を非対称にしておけば、目視のみならず光学的読み取りによっても半導体素子の方向が判別できるようになる。また他と異なる形状の端子を配置すれば、半導体素子の製造方法においてこの異形端子が、端子支持部をダイシングにより切除する際の見当として利用できる。
【００２１】
【発明の実施の形態】
次に本発明の実施の形態を具体例によって説明するがこれらの具体例は本発明を何ら制限するものではない。また添付の図面は本発明の思想を説明するためのものであって、本発明の説明に不要な要素は省略し、また図示した各要素の形状・寸法比・数なども実際のものと必ずしも一致しない。
【００２２】
（実施形態１）
図１は本発明の半導体素子の一実施形態を示す断面図であり、図２は前記半導体素子を、外部配線と接続する電極面が形成された下面（実装面）から見た平面図である。
図１及び図２において、本実施形態の半導体素子は、半導体チップ１がパッド１ａ…及び接続細線３…を介して、それぞれ内側と外側の２列に配列された端子２ａ…，２ｂ…と電気的に接続され、それぞれの端子２の一方の面に形成された電極面２１が外部に露出した状態で、半導体チップ１と端子２…とが熱硬化性樹脂コンパウンド（以下単に「樹脂」という）からなるパッケージ４により封止されてなっている。電極面２１は本実施形態の半導体素子を回路基板に実装する際の半田ポートとなる領域であり、本実施形態では円形に成形されている。
【００２３】
パッケージ４の実装面には、図２に示すように、中央に半導体チップを載置するステージ５２とこのステージを支持するステージ支持部５３が露出し、その周囲には端子の電極面２１…が内側の端子群２ａ…と外側の端子群２ｂ…の２重に配列されている。また、ステージ５２の外周を囲むように、ダイシングにより形成された４本の切削溝ＤＧ…が井桁状に組合わされてパッケージ４の辺部まで延びている。この切削溝ＤＧと電極面２１…とは互いに所定の距離を離間して配置されている。切削溝ＤＧの双方の側壁、及びパッケージ４の辺部側壁は何れも実装面に対して垂直な切削面４１となっている。
【００２４】
図１に示すように、全ての端子２…は、電極面２１から端子の一部（以下「連結部」という）２２が側方に延び、この連結部２２はパッケージ４に形成された切削面４１の何れかに端面（露出端面）２３を露出させている。この形状は、後に半導体素子の製造方法で詳しく説明するように、端子２が連結部２２を介して連結された端子支持部をダイシングにより切削切除した結果として形成されたものである。そして本発明の半導体素子においては、端子２の電極面２１と露出端面２３との間に、パッケージ４と一体に形成された樹脂からなる隔離部４２が形成されている。
【００２５】
図３（ａ）（ｂ）は端子２とその周辺のパッケージ４の態様とを示している。ここでは端子２ａを例示するが、端子２ｂも実質的に同様である。図３（ａ）は端子２ａの側面図であり、図３（ｂ）は電極面２１の側から見た平面図である。図３（ａ）（ｂ）において端子２ａは、平面視円形の電極面２１と、この電極面のレベルからパッケージ４内に厚さｔだけ引込んだ位置に形成されかつ電極面２１を囲んでフランジ状に広がる係止部２４と、この係止部から切削溝ＤＧの切削面４１に向けて延びる連結部２２と、この連結部が切削面４１に形成した露出端面２３とを有している。端子２ａは電極面２１と露出端面２３を除きパッケージ４内に埋設されている。隔離部４２はパッケージ４の一部として電極面２１と露出端面２３とを隔離している。隔離部４２の厚さｔは端子２ａの厚さＴの５０％とされている。電極面２１の表面は図示しないがメッキされている。
【００２６】
本実施形態の半導体素子は、端子２（２ａも２ｂも同じ）の電極面２１とパッケージの切削面４１に露出した露出端面２３とが樹脂からなる隔離部４２により隔離されているので、半導体素子の実装に際して電極面２１に半田を付着させたとき、半田フィレットは電極面２１にのみ形成され、半田が電極面２１から連続して露出端面２３に回り込むことがない。従って半導体素子の実装に際して外部回路との半田付け接合強度が一定となり製品品質のバラツキが解消できると共に、半田の付着量すなわち消費量が一定するので生産管理上も有利になる。また隣接する電極面２１どうしの間に半田によるブリッジが形成されることもないので半田付け不良が減少し生産歩留りが向上する。
【００２７】
本実施形態の半導体素子は、隔離部４２が端子の連結部２２を押さえ込んで浮き上がりを防いでいるので端子２がパッケージ４から剥離し難くなっている。更に端子２は、電極面２１の周囲にパッケージ４内に突出したフランジ状の係止部２４を有しているので、端子の剥離強度は極めて高く、製造課程で端子支持部を切削除去する際の衝撃に対してのみならず、半導体素子が外部回路に実装された後で引張られることがあっても、端子２の剥離は防止できる。
【００２８】
本実施形態の半導体素子は、下記の製造方法により製造することができる。
図４は本製造方法の工程図である。すなわち本製造方法は▲１▼フレーム成形工程、▲２▼フレーム組立工程、▲３▼封止工程、▲４▼メッキ工程および▲５▼切除工程を含んでいる。以下、工程順に詳しく説明する。
【００２９】
▲１▼フレーム成形工程
図５は、フレーム成形工程において成形されるフレームの１ユニットを実装面側から見た平面図である。実際のフレームはこのユニットと同形のユニットが平面的に多数連結されてなっているが、ここでは図示した１ユニットをフレーム５として説明する。このフレーム５は外形が正方形の金属板からなり、中心部に半導体チップ１を載置するステージ５２が形成されている。ステージ５２の周囲には、それぞれ端子２…を連結した４本の端子支持部５１ａ…が井桁状に組合わされてフレーム５の辺部まで延びている。フレーム５の４辺は、端子２…を連結した４本の端子支持部５１ｂ…が囲み、外枠を形成している。端子支持部５１ａ…の各交点からは内側にステージ支持部５３…が延びてステージ５２を４隅で支えている。
【００３０】
前記のフレーム５に引込み加工を行う。この加工は、端子の連結部２２及び係止部２４を、電極面２１及び端子支持部５１のレベルよりパッケージ内に引込むもので、本実施形態ではフォトリソグラフィを用いたエッチングにより行われている。
図６は引込み加工を行った後の端子周りを示す側面図である。図６において、端子２は連結部２２を介して端子支持部５１に連結され、連結部２２及び係止部２４は電極面２１及び端子支持部５１のレベルよりパッケージ内に深さｔだけ引込まれて、厚さがフレーム５の元の厚さＴの５０％となっている。
【００３１】
▲２▼フレーム組立工程
ステージ５２の裏面（実装面から見た反対側）に半導体チップ１をフェースアップモードで接着する。次に半導体チップの各パッド１ａ…に接続細線の一方の端末を接合し、他方の端末を各端子２…の裏面に接合してフレーム組立物を形成する。
【００３２】
▲３▼封止工程
図７は封止工程の一過程を示す断面図である。前記のフレーム組立物（実際はユニットが多連装されている）を割り型１１ａ，１１ｂからなる型１１に装着し、型１１のキャビティに樹脂を充填し硬化させる。これにより各ユニットに連通したパッケージ４が形成される。この封止工程において、樹脂はフレーム５の引込みにより形成された空隙にも充填され、パッケージ４と一体化された隔離部４２が形成される。
硬化物を型１１から取り出すと半導体素子のユニット連続体が得られる。この連続体では、実装面に各ユニットの電極部２１及び端子支持部５１ａ，５１ｂ、ステージ支持部５３、ステージ５２の表面が露出している。
▲４▼メッキ工程
次に実装面をメッキする。これによって電極部２１…など前記の露出した各面にメッキ層（図示せず）が形成される。
【００３３】
▲５▼切除工程
前記半導体素子の連続体を、図７に一点鎖線で示したように切削し切削溝ＤＧを形成する。図８は切除工程の一過程を示す断面図である。先ず実装面に露出している端子支持部５１ａ…を、実装面側からのハーフダイシングによって切削除去する。これにより図２及び図８に切削溝ＤＧとして示す溝が形成される。次にフレームユニットの４辺を囲んで露出している端子支持部５１ｂ…の部分をフルダイシングにより切削する。これにより端子支持部５１ｂが除去されると共に、半導体素子の周囲の切削面４１が形成され個々のユニットが単離される。必要に応じて、次にパッケージ４のコーナー部を切断線ＣＬに沿って斜めに研削することにより面取りを行い、図１に示す半導体素子製品を完成させる。
【００３４】
（実施形態２）
本実施形態は、フレーム５の構成が実施形態１の場合と異なる以外、実施形態１のものと実質的に同様である。よってここでは主としてフレーム５の構成についてのみ説明する。
図９は本実施形態の製造に用いられるフレームの１ユニットを実装面側から見た平面図である。実際のフレームはこのユニットと同形のユニットが平面的に多数連結されてなっている。
【００３５】
図９においてこのフレーム５は、外形が長方形の金属板からなり、中央部に半導体チップ１を載置するステージ５２が形成され、ステージ５２の相対する２方向に、端子２…を連結した２本の端子支持部５１ａ…が平行に配置され、フレーム５の４辺は４本の端子支持部５１ｂ…が囲んで外枠を形成し、このうち短辺２本の端子支持部５１ｂに端子２…が連結されている。端子支持部５１ａ…と長辺２本の端子支持部５１ｂとの各交点からは内側にステージ支持部５３…が延びてステージ５２を４隅で支えている。端子２（２ａ，２ｂ）の形状は実施形態１のものと同様である。
【００３６】
フレーム組立工程において図９のフレーム５に半導体チップ１をアップフェースモードで接着し、半導体チップの各パッドと端子２とを接続細線で接続し、フレーム組立物を形成する。封止工程においてフレーム組立物を型に装着し、型のキャビティに樹脂を充填し硬化させる。型から取り出した硬化物の実装面に露出している端子支持部５１ａ…を、実装面側からのハーフダイシングにより切削除去し、フレーム５の４辺を囲んで露出している端子支持部５１ｂ…の部分をフルダイシングにより切削除去する。次に必要ならパッケージのコーナー部を斜めに切削することにより面取りを行い半導体素子製品を完成させる。製造された半導体素子は長方形で、実装面の長辺側２方向にそれぞれ端子群が配列されている。
【００３７】
（実施形態３）
本実施形態は、端子２…の構成が実施形態１の場合と異なる以外、実施形態１のものと実質的に同様である。よってここでは主として端子２…の構成についてのみ詳しく説明する。
図１０（ａ）（ｂ）は本実施形態における端子２とその周辺のパッケージ４の態様とを示している。図１０（ａ）は端子２の断面図であり、図１０（ｂ）は電極面２１の側から見た平面図である。本実施形態において端子２は、裏面２５に凹部２６を有し、この凹部２６にパッケージ４から延びた突出部４３が嵌合している。このため本実施形態の半導体素子は、端子の凹部２６とこの凹部に延びたパッケージの突出部４３とが係止手段（アンカー）となって、端子の耐剥離性を強化している。この端子は図３で説明したフランジ状の係止部２４を有さないので端子のサイズを縮小でき、従って限られた面積の実装面により多くの端子を密集して配設することができる。
【００３８】
（実施形態４）
図１１は本実施形態の半導体素子を示す断面図であり、図１２は本実施形態の製造に用いられるフレームの１ユニットを実装面側から見た平面図である。本実施形態は半導体チップ１をフェースダウンモードで端子２…に接続した半導体素子の例である。
図１１において本実施形態の半導体素子は、半導体チップ１がフェースダウンに配置され、その回路面に形成されたパッド１ａ…が半田ボールによって直接、対応する端子２ａ，２ｂに接続されている。そして半導体チップ１と端子２…とが樹脂からなるパッケージ４により封止されている。この半導体チップ１は載置するためのステージを必要としない。
【００３９】
端子２…の構成は実施形態１のものと実質的に同様である。すなわち全ての端子２…は、電極面２１と、この電極面のレベルからパッケージ４内に引込んだ位置に形成されかつ電極面２１を囲んでフランジ状に広がる係止部２４と、この係止部から切削溝ＤＧ又は半導体素子の側壁が形成する切削面４１に向けて延びる連結部２２と、この連結部が切削面４１に形成した露出端面２３とを有している。端子２は電極面２１と露出端面２３を除きパッケージ４内に埋設され、電極面２１と露出端面２３との間には、パッケージ４の一部として隔離部４２が形成されている。切削溝ＤＧは本実施形態の製造に際して端子支持部をダイシングにより切除した結果形成されたものである。
【００４０】
本実施形態の半導体素子は、端子２（２ａも２ｂも同じ）の電極面２１とパッケージの切削面４１に露出した露出端面２３とが樹脂からなる隔離部４２により隔離されているので、電極面２１に半田を付着したとき、半田フィレットは電極面２１にのみ形成され、半田が電極面２１から連続して露出端面２３に回り込むことはない。従って半導体素子の実装に際して外部回路との半田付け接合強度が一定となり製品品質のバラツキが解消できると共に、半田の付着量すなわち消費量が一定するので生産管理上も有利になる。また電極面２１と露出端面２３との間に半田によるブリッジが形成されることもないので、半田付け不良が減少し生産歩留りが向上する。
【００４１】
本実施形態の半導体素子は、隔離部４２が端子の連結部２２を押さえ込んで浮き上がりを防ぐので端子２がパッケージ４から剥離し難くなっている。更に端子２は、電極面２１の周囲をフランジ状に囲んでパッケージ４内に突出した係止部２４を有しているので端子の剥離強度は更に向上し、製造課程で端子支持部を切削除去する際の衝撃に対して耐性があるのみならず、半導体素子が外部回路に実装された後に引張られることがあっても端子２の剥離が防止できる。本実施形態の半導体素子は半導体チップ１がダウンフェースモードで端子２…に接続されているので、端子２…が半導体チップ１の投影面積内に配置され、実質的にチップサイズのコンパクトな半導体素子となっている。
【００４２】
本実施形態の半導体素子は、下記の製造方法により製造することができる。
先ずフレーム成形工程において図１２に示すフレーム５を成形する。このフレーム５は、図５に示した実施形態１のフレームと比較すれば明らかなようにステージ５２とこれを支えるステージ支持部５３とを欠いている。フレーム５はフォトリソグラフィにより連結部２２と係止部２４に引込み加工が施される。フレーム組立工程において前記フレームの各端子…にダウンフェースモードで半導体チップ１の各パッドを接続しフレーム組立物を形成する。封止工程において前記のフレーム組立物（実際は多連装されている）を割り型からなる型に装着し、型のキャビティに樹脂を充填し硬化させる。この封止工程において、樹脂はフレーム５の引込みにより形成された空隙にも充填され、パッケージ４と一体化された隔離部４２が形成される。この状態で実装面には端子の電極面２１…と端子支持部５１ａ，５１ｂとが露出している。脱型後、メッキ工程において、この露出面にメッキを施す。切除工程において端子支持部５１ａ…を、実装面側からのハーフダイシングによって切削除去する。次にフレームユニットの４辺を囲んで露出している端子支持部５１ｂ…をフルダイシングにより切削し個々のユニットを単離する。必要ならパッケージ４のコーナー部を斜めに切削することにより面取りを行い、図１１に示す半導体素子製品を完成させる。
【００４３】
（実施形態５）
図１３（ａ）は、本実施形態の半導体素子を示す断面図である。本実施形態の半導体素子は、半導体チップ１がパッド１ａ…及び接続細線３…を介してそれぞれ内側と外側の２列に配列された端子２ａ…，２ｂ…と電気的に接続され、それぞれの端子２の一方の面に形成された電極面２１が外部に露出した状態で、半導体チップ１と端子２とがパッケージ４により封止されてなっている。本実施形態において電極面２１は正方形に成形されている。
【００４４】
パッケージ４の端子２ａと端子２ｂとの間には、実装面側からのハーフダイシングによって溝状に切削された切削溝ＤＧが形成され、その内奥には端子支持部５１がパッケージ４内に埋設されて延びている。また半導体チップ１を載置したステージ５２と、このステージを支持するステージ支持部５３（図示せず）もパッケージ４内に埋設されている。
【００４５】
端子２（２ａ，２ｂ）は、平面視正方形の電極面２１と、この電極面からパッケージ４内に引込んだ位置に形成されて切削溝ＤＧの切削面４１に向けて延びる連結部２２と、この連結部が切削面４１に形成した露出端面２３と、特に端子２ａに関しては電極面のレベルからパッケージ４内に引込んだ位置に形成されて連結部２２とは反対の方向に延びる係止部２４とを有している。端子２の電極面２１と露出端面２３との間には、パッケージ４と一体に成形された樹脂からなる隔離部４２が形成されている。
【００４６】
本実施形態の半導体素子は、下記の製造方法により製造することができる。
図１４は、フレーム成形工程において成形されるフレームの１ユニットを実装面側から見た平面図である。実際のフレームはこのユニットと同形のユニットが平面的に多数連結されてなっているが、ここでは図示した１ユニットをフレーム５として説明する。このフレーム５は外形が正方形の金属板からなり、中心部に半導体チップ１を載置する円形のステージ５２が形成されている。ステージ５２の周囲には、それぞれ端子２…を連結した４本の端子支持部５１…が方形に組合わされて延びている。端子支持部５１…の各交点からは内側にステージ支持部５３…が延びてステージ５２を４箇所で支えている。各端子支持部５１は内側に端子２ａ…の配列が形成され、外側に端子２ｂ…の配列が形成され、各端子２ｂは更に延長して隣接するフレームユニットのそれぞれ端子２ｂと連続するように形成されている。
【００４７】
フレーム成形工程において前記のフレーム５に引込み加工を行う。
図１５は、本実施形態における端子２ａと端子支持部５１の形状を示す斜視図である。図１５においてフレーム５は２段階の引込みが行われる。すなわち、実装面に露出した電極面２１のレベルに対して連結部２２及び係止部２４が１段引込まれている。そして端子支持部５１はこの連結部２２より更に１段引込まれている。この引込みはプレス加工により容易に行うことができる。なお図示しないがステージ５２のレベルは、端子支持部５１から延びるステージ支持部５３の引込みレベルの調整により、半導体チップ１がパッケージ４の中央部に位置するように適宜設定されている。
【００４８】
フレーム組立工程においてステージ５２に半導体チップ１をアップフェースモードで装着し、半導体チップのパッド１ａ…と各端子２…の裏面とを接続細線３で接続する。得られたフレーム組立物を封止工程で型に装着し、電極面２１…以外は全ての要素をパッケージ４の中に封止する。切除工程において、先ずパッケージにより隠蔽された端子支持部５１の上層を長さ方向に、端子支持部５１の幅より広く、ただし端子支持部５１には達しない深さまで実装面側からハーフダイシングを行う。すると図１５の点線（切削溝ＤＧ）で示すように、端子２ａの連結部２２は斜線部分２２ａで示す部位が切削され端子２ａは端子支持部５１から切り離される。このとき、図１３に示すように切削溝ＤＧによって形成された切削面には連結部２２の露出端面２３が露出し、かつ電極面２１と露出端面２３との間にはパッケージ４と一体化された隔離部４２が形成されている。
以上、端子２ａについて説明したが、端子２ｂの場合は、隣接するフレームユニットと連結しているので、図１４の点線（切削溝ＤＧ）で示すように、当該ユニットの外周部をフルダイシングすることにより、当該ユニットの外周によって形成された切削面４１に連結部２２の露出端面２３が露出し、かつ電極面２１と露出端面２３との間にはパッケージ４と一体化された隔離部４２が形成される。
【００４９】
本実施形態の端子構造によれば、ダイシングに際して端子支持部５１が切削除去されることはない。一般に、金属からなる端子支持部５１の全長を切削し除去しようとすれば切削機の負担が大きく、ダイシングブレードが破損したり目詰まりを起こしやすい。本実施形態の端子構造では、端子支持部５１を切削除去するのではなく、連結部２２の僅かな部分を切削するだけなので切削機の負担は大幅に軽減され、電力も時間も節約できかつブレード交換などの経費も節減できる。
【００５０】
本実施形態の端子構造によれば端子２は、電極面２１をパッケージ４の実装面に露出した状態で連結部２２と係止部２４とがそれぞれ樹脂中に固定されているので、電極面２１が引張られても剥離することはない。
また、実施形態５のハーフエッチを用いる方法と、実施形態６のプレスを用いる方法を組み合わせて、図１３（ｂ）に示すような端子としてもよい。このようにすると、ワイヤボンド部が平坦な形状にすることができるので、ボンディングが良好となり、プレス加工を簡便にすることができる。この形態では、実装面に露出した電極面２１のレベルに対し連結部２２がプレス加工により引き込まれている。一方、係止部は、ハーフエッチングにより一段引き込まれているとともにハーフエッチングの分だけ、電極面２１での厚さと比較すると薄くなっている。
【００５１】
（実施形態６）
図１６は本実施形態におけるフレーム５の端子２ａ，２ｂと端子支持部５１の一部を示す斜視図である。本実施形態で用いるフレームは、端子２ａ，２ｂの配置と端子支持部５１の形状が異なる以外は実施形態５のものと実質的に同様である。よってここではこれらの構成のみを詳しく説明する。
【００５２】
本実施形態のフレーム５は端子２ａ…，端子２ｂ…が端子支持部５１の同じ位置からそれぞれ内側と外側に対称的に延びている。このフレーム５は１段階の引込みが行われる。すなわち、端子２ａ…，２ｂ…に関しては、実装面にそれぞれ露出する電極面２１に対して連結部２２及び係止部２４が１段引込まれている。そして端子支持部５１は長さ方向に、実装面に露出する露出部５１ａと１段引込んだ引込部５１ｂとが交互に連結する構成とされ、この凹凸状端子支持部の露出部５１ａに、端子２ａ…，端子２ｂ…の連結部２２の先端が実装面レベルまで立ちあがって連結されている。封止工程でパッケージ４を形成すると、図１７に示すように、実装面には端子の電極面２１…と共に端子支持部の露出部５１ａ…が点線状に延びている。
【００５３】
切除工程において端子支持部の露出部５１ａ…のライン上をハーフダイシングする。このハーフダイシングでは、露出部５１ａが完全に切除され、ただし引込部５１ｂが切除されない程度の幅と深さの切削溝ＤＧを形成する。更に半導体素子の１ユニットの外周部をフルダイシングする。製造された半導体素子は、断面を図１８に示すように、各端子の露出端面２３が切削溝ＤＧの側壁面ではなく底面に露出し、かつ端子支持部の引込部５１ｂが切削溝に沿ってパッケージ４内に点線状に残留している。そして本実施形態においても電極面２１と露出端面２３との間には樹脂からなる隔離部４２が形成されている。
【００５４】
本実施形態の端子構造によれば、切除工程において端子支持部５１の全体が切削除去されることはない。本実施形態では、端子支持部５１の露出部５１ａのみを切削除去するので、切削機の負担は全体を切削除去する場合より大幅に軽減され、電力も時間も節約できかつブレード交換などの経費も節減できる。また、実施形態５では端子と端子支持部が３段に構成されてフレーム構造の厚みが厚くなる傾向があったが、本実施形態では２段ですむので、半導体素子の厚みを薄くする要求には有利である。
【００５５】
本実施形態の端子構造によれば端子２は、電極面２１をパッケージ４の実装面に露出した状態で、連結部２２と係止部２４とがそれぞれ樹脂中に固定されているので、電極面２１が引張られても剥離することはない。
【００５６】
（実施形態７）
本実施形態は実装面の様相が異なる以外、実施形態１で説明した半導体素子と実質的に同様である。よってここでは実装面の様相に関してのみ詳しく説明する。
図１９は実施形態１の一変形例を示す。この変形例では、切削溝ＤＧのそれぞれの交点に通常の円形の電極面２１…とは異なる異形電極面２１ａが配設されている。これは、切除工程において正確なダイシングアライメントを実現するための「見当」として設けられたものである。
【００５７】
図２０は実施形態１の他の一変形例を示す。ここでは刻印された電極面２１ｂが非対称位置に設置されている。実施形態１の半導体素子は外形が正方形でかつ実装面には端子群が規則的に配列されているので、このままでは外部回路に実装する場合などに接続の方向が判別できない。図２０の変形例のように非対称な位置の少なくとも１端子を他から識別できるように異形又は刻印による標識を付与しておけば、目視のみならず光学的読み取りによっても半導体素子の方向が判別できるようになり、誤配線が防止できる。
【００５８】
図２１は実施形態１の更に他の一変形例を示す。ここでは非対称な位置の端子に標識を付与するのではなく、電極面２１…の配置自体を非対称としている。すなわちコーナーの１箇所だけ電極面が符号Ｖで示すように空席になっている。この方法によっても半導体素子の方向性は確認でき、誤配線が防止できる。
【００５９】
【発明の効果】
本発明の半導体素子は、端子の電極面とパッケージに形成された切削面に露出した露出端面との間に樹脂からなる隔離部が形成されているので、外部回路への実装に際して半田が電極面から連続して露出端面に回り込むことがなく、半田付け接合強度が一定となり製品品質のバラツキが解消できると共に半田の消費量が一定するので生産管理上も有利になる。また電極面と露出端面との間に半田によるブリッジが形成されることもないので半田付け不良が減少し生産歩留りが向上する。更に隔離部が端子の連結部を押さえて浮き上がりを防ぐので端子とパッケージとの結合強度が向上し、端子支持部を除去する際のみならず外部回路と半田付け接合した後に半導体素子が引張られることがあっても端子の剥離が防止できる。
【図面の簡単な説明】
【図１】  本発明の半導体素子の一実施形態を示す断面図である。
【図２】  前記半導体素子を実装面から見た平面図である。
【図３】  前記実施形態における端子とその周辺の態様とを示し、図３（ａ）は前記端子の側面図であり、図３（ｂ）は電極面の側から見た平面図である。
【図４】  前記実施形態における製造方法の工程図である。
【図５】  前記実施形態のフレーム成形工程において成形されるフレームの１ユニットを実装面側から見た平面図である。
【図６】  前記実施形態における引込み加工を行った後の端子周りを示す側面図である。
【図７】  前記実施形態の封止工程の一過程を示す断面図である。
【図８】  前記実施形態の切除工程の一過程を示す断面図である。
【図９】  本発明の他の一実施形態の製造に用いられるフレームの１ユニットを実装面側から見た平面図である。
【図１０】 本発明の更に他の一実施形態における端子とその周辺の態様とを示し、図１０（ａ）は端子の断面図であり、図１０（ｂ）は電極面の側から見た平面図である。
【図１１】 本発明の更に他の一実施形態である半導体素子を示す断面図である。
【図１２】 前記実施形態の製造に用いられるフレームの１ユニットを実装面側から見た平面図である。
【図１３】  図１３（ａ）および（ｂ）は、ともに本発明の更に他の一実施形態における半導体素子を示す断面図である。
【図１４】  前記実施形態のフレーム成形工程において成形されるフレームの１ユニットを実装面側から見た平面図である。
【図１５】  本発明の更に他の一実施形態における端子と端子支持部の形状を示す斜視図である。
【図１６】  本発明の更に他の一実施形態における端子と端子支持部の形状を示す斜視図である。
【図１７】  前記実施形態における実装面の様相を示す平面図である。
【図１８】  前記実施形態における半導体素子を示す断面図である。
【図１９】  本発明の更に他の一実施形態における実装面の様相を示す平面図である。
【図２０】  本発明の更に他の一実施形態における実装面の様相を示す平面図である。
【図２１】  本発明の更に他の一実施形態における実装面の様相を示す平面図である。
【図２２】  従来の半導体素子を製造する際に用いられるフレームの一例を示す平面図である。
【図２３】  前記従来のフレームを用いて製造された半導体素子の断面図である。
【図２４】  従来の半導体素子における端子の様相を示し、図２４（ａ）〜図２４（ｃ）は半田付けの際の様相を示す断面図、図２４（ｄ）は剥離を防止しようとして提案された端子の様相を示す断面図である。
【符号の説明】
１：半導体チップ
２，２ａ，２ｂ：端子  ２１：電極面  ２２：連結部  ２３：露出端面
４：パッケージ  ４１：切削面  ４２：隔離部
５：フレーム    ５１，５１ａ，５１ｂ：端子支持部
ＤＧ：切削溝
【図１】
0003909575.tif 000002
【図２】
0003909575.tif 000003
【図３】
0003909575.tif 000004
【図４】
0003909575.tif 000005
【図５】
0003909575.tif 000006
【図６】
0003909575.tif 000007
【図７】
0003909575.tif 000008
【図８】
0003909575.tif 000009
【図９】
0003909575.tif 000010
【図１０】
0003909575.tif 000011
【図１１】
0003909575.tif 000012
【図１２】
0003909575.tif 000013
【図１３】
0003909575.tif 000014
【図１４】
0003909575.tif 000015
【図１５】
0003909575.tif 000016
【図１６】
0003909575.tif 000017
【図１７】
0003909575.tif 000018
【図１８】
0003909575.tif 000019
【図１９】
0003909575.tif 000020
【図２０】
0003909575.tif 000021
【図２１】
0003909575.tif 000022
【図２２】
0003909575.tif 000023
【図２３】
0003909575.tif 000024
【図２４】
0003909575.tif 000025