(57)【特許請求の範囲】
【請求項１】
同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、
基板上に、上記ショットキーダイオードの材料となるオーミック電極側高濃度半導体層およびショットキー電極側低濃度半導体層、並びに上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層をこの順に積層する工程と、
上記負性抵抗ダイオードを形成すべき領域の一部を覆う第１マスクを用いてエッチングを行って、上記第１マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、
上記負性抵抗ダイオードを形成すべき領域の全域を覆う第２マスクを用いてエッチングを行って、上記第２マスクの周りの領域に存するアノード電極側高濃度半導体層を除去する工程と、
上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の一部を覆う第３マスクを用いてエッチングを行って、上記第３マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、
上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のオーミック電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第４マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１、２または３に記載の半導体装置の製造方法において、
上記ショットキー電極側低濃度半導体層と上記アノード電極側高濃度半導体層との間にエッチングストッパ層を形成して、上記第２マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする半導体装置の製造方法。
【請求項５】
同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、
基板上に、上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層、並びに上記ショットキーダイオードの材料となるショットキー電極側低濃度半導体層をこの順に積層する工程と、
上記ショットキーダイオードを形成すべき領域の一部を覆う第１マスクを用いてエッチングを行って、上記第１マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、
上記ショットキーダイオードを形成すべき領域の全域および上記負性抵抗ダイオードを形成すべき領域の一部を覆う第２マスクを用いてエッチングを行って、上記第２マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、
上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のカソード電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第３マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項５または６に記載の半導体装置の製造方法において、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項５、６または７に記載の半導体装置の製造方法において、
上記カソード電極側高濃度半導体層と上記ショットキー電極側低濃度半導体層との間にエッチングストッパ層を形成して、上記第１マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする半導体装置の製造方法。
【請求項９】
請求項３または７に記載の半導体装置の製造方法によって作製された半導体装置を備え、それぞれ上記負性抵抗ダイオードが発振素子、上記ショットキーダイオードが可変容量素子、上記伝送線路がオープンスタブ又はショートスタブを構成することを特徴とする発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。より詳しくは、同一の基板上に異種の化合物半導体素子を形成する半導体装置の製造方法に関する。
【０００２】
また、この発明は、そのような半導体装置の製造方法によって作製された半導体装置を備えた発振器に関する。
【０００３】
【従来の技術】
従来、ミリ波帯・マイクロ波帯用の発振素子として、負性抵抗を示すＩＭＰＡＴＴ（Ｉｍａｃｔ  Ｉｏｎｉｚａｔｉｏｎ  Ａｖａｌａｎｃｈｅ  Ｔｒａｎｓｉｔ  Ｔｉｍｅ）ダイオードが知られている（例えば特開平１−１１２８２７号公報）。同公報によれば、ＩＭＰＡＴＴダイオードは次のようにして製造される。図１８（ａ）に示すように、まず半絶縁性ＧａＡｓ基板８０１上に、ｎ+ＧａＡｓ層８０２（濃度１×１０19ｃｍ-3、厚さ１．５μｍ）、ｎＧａＡｓ層８０３（濃度２×１０17ｃｍ-3、厚さ０．２５μｍ）、ｐＧａＡｓ層８０４（濃度２×１０17ｃｍ-3、厚さ０．２５μｍ）、ｐ+ＧａＡｓ層８０５（濃度１×１０19ｃｍ-3、厚さ０．２μｍ）、を順次エピタキシャル成長する。次に、フォトレジストを塗布し直径５μｍの円形パターンを形成して、ＴｉＷ８０６（厚さ１００ｎｍ）／Ａｕ８０７（厚さ４００ｎｍ）からなる電極を形成する。次に、その電極をエッチングマスクとして湿式エッチングを行って、ｐ+ＧａＡｓ層８０５、ｐＧａＡｓ層８０４、ｎＧａＡｓ層８０３、ｎ+ＧａＡｓ層８０２をエッチングして除去し、ｎ+ＧａＡｓ層８０２内でエッチングを停止する。次に、図１８（ｂ）に示すように、フォトレジストを塗布し、上述の円形パターンを含む領域に１辺７５μｍの四角形パターンを形成して、リフトオフ法によりＴｉ８０８（１００ｎｍ）／Ａｕ８０９（厚さ４００ｎｍ）からなる電極を形成する。これにより、ＧａＡｓ基板８０１上にＩＭＰＡＴＴダイオード８１が形成される。このとき、電極８０８，８０９は電極８０６，８０７に対してセルフアラインになる。次に、図１８（ｃ）に示すように、異方性プラズマエッチングを行って、ＩＭＰＡＴＴダイオード８１の周りの領域８３に存するｎ+ＧａＡｓ層８０２及び基板８０１の一部約１００ｎｍを除去する。これにより、ＩＭＰＡＴＴダイオード８１が半絶縁基板８０１上のメサとして隔離される。その後、リフトオフ法によりＴｉ８１０（厚さ１００ｎｍ）／Ａｕ８１１（厚さ４００ｎｍ）からなるマイクロストリップ・パッチ８２を基板８０１上に形成する。
【０００４】
集積化の要望に応えるためには、基板８０１上にＩＭＰＡＴＴダイオード８１に加えて他の種類の能動素子を形成するのが望ましい。そこで上記公報には、
▲１▼  マイクロストリップ・パッチ８２を形成する直前に、ＩＭＰＡＴＴダイオード８１及びマイクロストリップ・パッチ８２に対する区域から離して、半絶縁基板８０１内に能動素子領域をイオン注入により形成すること、
▲２▼  この代わりに、ｎ+ＧａＡｓ層８０２をエッチングする工程で、別の写真製版マスクを用いて、他の能動素子を製造するために、ｎ+ＧａＡｓ層８０２の領域を保存すること
が提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、基板８０１上にＩＭＰＡＴＴダイオード８１に加えて他の種類の能動素子を形成するための上述の提案▲１▼，▲２▼には、以下の問題がある。
【０００６】
まず、マイクロストリップ・パッチ８１０，８１１を形成する直前にイオン注入を行った場合（上記▲１▼）、イオン注入された領域を活性化させるために、イオン注入後に高温（例えば６００℃程度）の熱処理（アニール）を行う必要が生じる。このため、熱処理により先に作製されたＩＭＰＡＴＴダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化（ヘテロ接合の劣化、濃度プロファイルの劣化）したりするという問題が生じる。
【０００７】
また、ｎ+ＧａＡｓ層８０２の領域を他の能動素子の領域として保存した場合（上記▲２▼）、このｎ+ＧａＡｓ層８０２は電極８０８，８０９のコンタクト抵抗を低減するためにｎ+に高濃度ドープされていることから、例えばＭＥＳＦＥＴのゲート電極や、ショットキーダイオードのショットキー電極に必要なショットキー特性が得られないという問題が生じる。
【０００８】
そこで、この発明の目的は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる半導体装置の製造方法を提供することにある。
【０００９】
また、この発明の目的は、そのような半導体装置の製造方法によって作製された半導体装置を備えることにより、高性能を実現できる発振器を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、この発明の半導体装置の製造方法は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、基板上に、上記ショットキーダイオードの材料となるオーミック電極側高濃度半導体層およびショットキー電極側低濃度半導体層、並びに上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層をこの順に積層する工程と、上記負性抵抗ダイオードを形成すべき領域の一部を覆う第１マスクを用いてエッチングを行って、上記第１マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域の全域を覆う第２マスクを用いてエッチングを行って、上記第２マスクの周りの領域に存するアノード電極側高濃度半導体層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の一部を覆う第３マスクを用いてエッチングを行って、上記第３マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のオーミック電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする。
【００１１】
この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。すなわち、この発明では、負性抵抗ダイオードとショットキーダイオードとを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化（ヘテロ接合の劣化、濃度プロファイルの劣化）したりする不具合が生じない。また、この発明では、負性抵抗ダイオードのコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層を設けているので、所望のショットキー特性が得られる。また、このように負性抵抗ダイオードとショットキーダイオードを同一基板上に形成した場合、損失低減・小型化という利点がある。
【００１２】
一実施形態の半導体装置の製造方法は、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第４マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする。
【００１３】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードとショットキーダイオードとを実質的に電気的に分離できる。
【００１４】
また、一実施形態の半導体装置の製造方法は、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする。
【００１５】
この一実施形態の半導体装置の製造方法によれば、上記オーミック電極またはショットキー電極とともに伝送線路が形成されるので、製造工程が簡素化される。また、作製された半導体装置を様々な回路に用いることが可能になる。
【００１６】
また、一実施形態の半導体装置の製造方法は、上記ショットキー電極側低濃度半導体層と上記アノード電極側高濃度半導体層との間にエッチングストッパ層を形成して、上記第２マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする。
【００１７】
この一実施形態の半導体装置の製造方法によれば、ショットキー電極側低濃度半導体層の厚みをエピタキシャル成長時の厚みに実質的に維持することができる。したがって、ショットキー電極側低濃度半導体層の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このことによって、ショットキーダイオードの特性の再現性が得られる。
【００１８】
なお、上記第２マスクを用いて別途エッチングを行って、上記第２マスクの周りの領域に存する上記エッチングストッパ層を除去し、上記ショットキー電極側低濃度半導体層でそのエッチングを停止させるのが望ましい。
【００１９】
また、この発明の半導体装置の製造方法は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、基板上に、上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層、並びに上記ショットキーダイオードの材料となるショットキー電極側低濃度半導体層をこの順に積層する工程と、上記ショットキーダイオードを形成すべき領域の一部を覆う第１マスクを用いてエッチングを行って、上記第１マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、上記ショットキーダイオードを形成すべき領域の全域および上記負性抵抗ダイオードを形成すべき領域の一部を覆う第２マスクを用いてエッチングを行って、上記第２マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のカソード電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする。
【００２０】
この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。すなわち、この発明では、負性抵抗ダイオードとショットキーダイオードとを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化（ヘテロ接合の劣化、濃度プロファイルの劣化）したりする不具合が生じない。また、この発明では、負性抵抗ダイオードのコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層を設けているので、所望のショットキー特性が得られる。また、このように負性抵抗ダイオードとショットキーダイオードを同一基板上に形成した場合、損失低減・小型化という利点がある。
【００２１】
一実施形態の半導体装置の製造方法は、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第３マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする。
【００２２】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードとショットキーダイオードとを実質的に電気的に分離できる。
【００２３】
また、一実施形態の半導体装置の製造方法は、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする。
【００２４】
この一実施形態の半導体装置の製造方法によれば、上記オーミック電極またはショットキー電極とともに伝送線路が形成されるので、製造工程が簡素化される。また、作製された半導体装置を様々な回路に用いることが可能になる。
【００２５】
また、一実施形態の半導体装置の製造方法は、上記カソード電極側高濃度半導体層と上記ショットキー電極側低濃度半導体層との間にエッチングストッパ層を形成して、上記第１マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする。
【００２６】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードの材料となる各層（特にカソード電極側高濃度半導体層）の厚みをエピタキシャル成長時の厚みに実質的に維持することができる。したがって上記負性抵抗ダイオードの材料となる各層（特にカソード電極側高濃度半導体層）の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このことによって、負性抵抗ダイオードの特性の再現性が得られる。
【００２７】
なお、上記第１マスクを用いて別途エッチングを行って、上記第１マスクの周りの領域に存する上記エッチングストッパ層を除去し、上記カソード電極側高濃度半導体層でそのエッチングを停止させるのが望ましい。
【００２８】
また、この発明の発振器は、請求項３または７に記載の半導体装置の製造方法によって作製された半導体装置を備え、それぞれ上記負性抵抗ダイオードが発振素子、上記ショットキーダイオードが可変容量素子、上記伝送線路がオープンスタブ又はショートスタブを構成することを特徴とする。
【００２９】
ミリ波帯（３０ＧＨｚ〜９０ＧＨｚ）では、負性抵抗ダイオードからなる発振素子とショットキーダイオードからなる可変容量素子（バラクタ）とを別チップとして発振器を構成すると、線路での損失や実装時の損失（ワイヤボンドの損失等）が大きくなり、Ｑ値が低くなり位相雑音が悪くなる等の性能の低下につながる。
【００３０】
これに対して、この発明の発振器では、上記負性抵抗ダイオードからなる発振素子と上記ショットキーダイオードからなる可変容量素子（バラクタ）とが同一基板上（同一チップ内）に形成されているので、線路での損失や実装時の損失（ワイヤボンドの損失等）を小さくでき、位相雑音を低減できる。したがって、高性能を実現できる。
【００３１】
【発明の実施の形態】
以下、この発明を図面に基づいて詳細に説明する。
【００３２】
（第１実施形態）
図１は、第１実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示している。図１において、ガンダイオード領域Ａに負性抵抗ダイオードとしてのガンダイオード１１、ショットキーダイオード領域Ｂにショットキーダイオード１２、素子間分離領域Ｃに伝送線路１３がそれぞれ設けられている。領域Ａのガンダイオード１１は、アノード電極側高濃度半導体層１０５と、エッチングストッパ層１０６と、負性抵抗層１０７，１０８，１０９と、カソード電極側高濃度半導体層１１０と、アノード電極側高濃度半導体層１０５の表面に設けられたアノードオーミック電極１１１と、カソード電極側高濃度半導体層１１０の表面に設けられたカソードオーミック電極１１２とを含んでいる。一方、領域Ｂのショットキーダイオード１２は、オーミック電極側高濃度半導体層１０２と、ショットキー電極側低濃度半導体層１０３と、オーミック電極側高濃度半導体層１０２の表面に設けられたオーミック電極１１３と、ショットキー電極側低濃度半導体層１０３の表面に設けられ、この低濃度半導体層１０３との間でショットキー接合を形成する電極（導電性膜）１１５とを含んでいる。素子間分離領域Ｃの伝送線路１３は導電性膜１１５とＡｕ膜１１６との積層からなっている。ガンダイオード１１およびショットキーダイオード１２の周囲には素子間分離溝１３０が形成されている。
【００３３】
図２から図７は上記ガンダイオード・ショットキーダイオード集積回路の製造工程を示している。
【００３４】
ｉ）まず図２に示すように、半絶縁性ＧａＡｓ基板１０１上に、ＭＢＥ（分子線エピタキシャル成長）あるいはＭＯＣＶＤ法（有機金属気相成長）等によりショットキーダイオード１２の材料となるオーミック電極側高濃度半導体層としてのｎ+ＧａＡｓ層１０２（Ｓｉドーピング濃度５×１０18ｃｍ-3、厚さ５００ｎｍ）、ショットキー電極側低濃度半導体層としてのｎＧａＡｓ層１０３（Ｓｉドーピング濃度３×１０16ｃｍ-3、厚さ４００ｎｍ）、エッチングストッパ層としてのｎＩｎＧａＰ層１０４（Ｓｉドーピング濃度５×１０18ｃｍ-3、厚さ２０ｎｍ）、ガンダイオード１１の材料となるアノード電極側高濃度半導体層としてのｎ+ＧａＡｓ層１０５（Ｓｉドーピング濃度５×１０18ｃｍ-3、厚さ５００ｎｍ）、エッチングストッパ層としてのｎＩｎＧａＰ層１０６（Ｓｉドーピング濃度３×１０18ｃｍ-3、厚さ２０ｎｍ）、活性層としてのｎＧａＡｓ層１０７（Ｓｉドーピング濃度２×１０16ｃｍ-3、厚さ２０００ｎｍ）、ワイドバンドギャップを有するカソード層（ｎＡｌ0.35Ｇａ0.65Ａｓ層１０８、Ｓｉドーピング濃度５×１０17ｃｍ-3、厚さ５０ｎｍ）、ｎＡｌxＧａ1-xＡｓ層１０９（Ｘ＝０．３５→０、Ｓｉドーピング濃度５×１０17ｃｍ-3、厚さ２０ｎｍ）、カソード電極側高濃度半導体層としてのｎ+ＧａＡｓ層１１０（Ｓｉドーピング濃度５×１０18ｃｍ-3、厚さ５００ｎｍ）を順次エピタキシャル成長させる。
【００３５】
ii）次に、ガンダイオード領域Ａの一部（カソード領域）を図示しない第１マスクとしてのフォトレジストパターン等で覆い、硫酸、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第１マスクの周りの領域に存するｎ+ＧａＡｓ層１１０、ｎＡｌxＧａ1-xＡｓ層１０９、ｎＡｌ0.35Ｇａ0.65Ａｓ層１０８、ｎＧａＡｓ層１０７をエッチングして除去し、エッチングストッパ層としてのｎＩｎＧａＰ層１０６でそのエッチングを停止させる。これにより、図３中に示すように、四層１１０，１０９，１０８，１０７がパターン加工された状態で残される。このとき、前記エッチング液ではｎＩｎＧａＰ層１０６は殆どエッチングされない。なお、ここではウエットエッチングを行っているが、代わりに塩素系ガスを用いたドライエッチングを行っても良い。ドライエッチングの場合、Ｉｎを含む層をエッチングすることが困難なため、上述のウエットエッチングの場合と同様に、ｎＩｎＧａＰ層１０６でエッチングの進行が止まる。
【００３６】
iii）続いて、上記第１マスクを設けた状態で塩酸を用いてエッチングを行って、その第１マスクの周りの領域に存するｎＩｎＧａＰ層１０６をエッチングして除去し、ｎ+ＧａＡｓ層１０５でそのエッチングを停止させる。このとき、塩酸ではｎ+ＧａＡｓ層１０５は殆どエッチングされない。このようにして合計膜厚２０００ｎｍ以上のエッチングをウエハ面内で均一に精度良く行うことができる。
【００３７】
iv）次に、ガンダイオード領域Ａの全域を図示しない第２マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第２マスクの周りの領域に存するｎ+ＧａＡｓ層１０５をエッチングして除去し、エッチングストッパ層としてのｎＩｎＧａＰ層１０４でそのエッチングを停止させる。これにより、図３中に示すように、アノード電極側高濃度半導体層としてのｎ+ＧａＡｓ層１０５がパターン加工された状態で残される。このとき、前記エッチング液ではｎＩｎＧａＰ層１０４は殆どエッチングされない。
【００３８】
ｖ）続いて、上記第２マスクを設けた状態で塩酸を用いてエッチングを行って、その第２マスクの周りの領域に存するｎＩｎＧａＰ層１０４をエッチングして除去し、ｎＧａＡｓ層１０３でそのエッチングを停止させる。このとき、塩酸ではｎＧａＡｓ層１０３は殆どエッチングされない。したがって、ショットキー電極側低濃度半導体層としてのｎＧａＡｓ層１０３の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。
【００３９】
vi）次に、ガンダイオード領域Ａの全域およびショットキーダイオード領域Ｂの一部（ショットキー電極領域）を図示しない第３マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第３マスクの周りの領域に存するｎＧａＡｓ層１０３をエッチングして除去し、ｎ+ＧａＡｓ層１０２でそのエッチングを停止させる。これにより、図４中に示すように、ｎＧａＡｓ層１０３がパターン加工された状態で残される。なお、この実施形態では、ｎＧａＡｓ層１０３とｎ+ＧａＡｓ層１０２との間に、ｎＩｎＧａＰ層のようなエッチングストッパ層を設けていない。この理由は、ｎＧａＡｓ層１０３の膜厚が厚くないこと、および、ｎ+ＧａＡｓ層１０２を少しオーバーエッチングしたとしてもショットキーダイオード１２のために十分問題のないオーミック電極を形成できることからである。よって、所望のショットキーダイオード特性を得るためにｎＧａＡｓ層１０３の膜厚を厚くする場合は、ｎＩｎＧａＰ層のようなエッチングストッパ層を設けることが望ましい。
【００４０】
vii）次に、ガンダイオード領域Ａの全域とショットキーダイオード領域Ｂの全域を図示しない第４マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、ガンダイオード領域Ａとショットキーダイオード領域Ｂの周りの領域Ｃに存するｎ+ＧａＡｓ層１０２をエッチングして、その領域Ｃに素子間分離溝１３０を形成する。これにより、図４中に示すように、ガンダイオード領域Ａとショットキーダイオード領域Ｂとがそれぞれメサ状に形成され、実質的に電気的に分離される。なお、このときメサ分離の代わりにイオン注入による分離を行っても良い。そのようにした場合、段差がメサ分離に比して低くなり、その後のレジスト塗布パターニングが容易となる。
【００４１】
viii）次に、図５に示すように、ガンダイオード領域Ａ内のｎ+ＧａＡｓ層１０５の表面、ｎ+ＧａＡｓ層１１０の表面、ショットキーダイオード領域Ｂ内のｎ+ＧａＡｓ層１０２の表面に、それぞれオーミック電極１１１、１１２、１１３を形成する。具体的には、ＡｕＧｅ（厚さ１００ｎｍ）／Ｎｉ（厚さ１５ｎｍ）／Ａｕ（厚さ１００ｎｍ）を蒸着法等により形成して、３９０℃の熱処理による合金化処理を行う。
【００４２】
ix）その後、基板上１０１の全域に、素子の信頼性を向上させるために、保護膜としてのシリコン窒化膜（図示せず）を２００ｎｍ堆積する。このシリコン窒化膜の屈折率は１．９以上であるのが好ましい。
【００４３】
ｘ）次に、図６に示すように、ガンダイオード１１とショットキーダイオード１２の段差部のうち伝送線路１３（配線）が通るべき場所にレジスト１１４を設け、続いてレジスト１１４が軟化する温度で熱処理を行いリフローさせる。これは各段差部で伝送線路１３が断線するのを防ぐためである。
【００４４】
xi）次に、ガンダイオード領域Ａ内のアノードオーミック電極１１１上、カソードオーミック電極１１２上、ショットキーダイオード領域Ｂ内のオーミック電極１１３上、およびｎＧａＡｓ層１０３上にそれぞれコンタクトホール（図示せず）を形成する。続いて、基板上１０１の全域に、蒸着法等によりＴｉ（厚さ１００ｎｍ）／Ａｕ（厚さ１００ｎｍ）からなる導電性膜１１５（図１参照）を堆積する。この導電性膜１１５は、この後の伝送線路１３（配線）をメッキにより形成するための給電メタルの役割だけでなく、ショットキー電極としても用いる。このように給電メタルとショットキー電極とを同時に形成することにより、製造工程を簡素化できる。この場合、ショットキー電極材料としてＴｉ、Ｗ、Ｍｏなどの高融点金属、高融点窒化物、高融点珪化物やＡｌなどを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶことが良い。なお、給電メタルとショットキー電極とを別工程によって形成しても良い。
【００４５】
xii）次に、膜厚１５μｍからなるレジストを塗布し、伝送線路１１６を形成するためのパターニングを行った後に厚さ９μｍのＡｕメッキを行う。その後、そのレジスト除去し、不要な導伝性膜１１５をエッチングして除去し、さらにリフローされたレジスト１１４を除去する。これにより、図１中に示すような伝送線路１３を形成する。なお、この実施形態では、伝送線路１３としてコプレーナ線路を用いているが、マイクロストリップ線路を用いても良い。また、伝送線路１３の形成にＡｕメッキを用いているが、コスト低減のためにＣｕメッキを用いることもできる。
【００４６】
このようにして、この製造方法によれば、同一の基板１０１上にガンダイオード１１とショットキーダイオード１２とを首尾良く形成できる。すなわち、この製造方法では、ガンダイオード１１とショットキーダイオード１２とを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化（ヘテロ接合の劣化、濃度プロファイルの劣化）したりする不具合が生じない。また、この製造方法では、ガンダイオード１１のコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層１０３を設けているので、所望のショットキー特性が得られる。また、このようにガンダイオード１１とショットキーダイオード１２を同一基板１０１上に形成した場合、損失低減・小型化という利点がある。
【００４７】
この実施形態では、ショットキーダイオード１２を構成するショットキー電極側低濃度半導体層１０３としてｎ型のもの（ｎＧａＡｓ層）を用いているが、ｐ型のものでも良い。ｎ型の場合とは異なるショットキー電極材料が使用できるため、プロセス構築時の選択の幅が広がる。ショットキー電極側低濃度半導体層１０３のドーピング濃度は、ショットキーダイオード１２の用途に応じて設定するのが好ましい。例えばショットキーダイオード１２を６０ＧＨｚ帯で用いるミキサ用とした場合には、ダイオードのインピーダンスに対して内部抵抗が低くなるようにすることが必要であり、具体的にはドーピング濃度を２×１０17ｃｍ-3以下とするのが好ましい。膜厚も１００ｎｍから２００ｎｍと薄くするのが良い。また、ショットキーダイオード１２をバラクタとして用いる場合には、電圧による容量の変化、つまり空乏層の変化が必要であるから、具体的にはドーピング濃度を５×１０16ｃｍ-3以下とし、膜厚も４００ｎｍ以上とするのが好ましい。また、ドーピング濃度のプロファイルに傾斜をもたせることにより、更に抵抗を低く抑えたり、容量の変化の仕方を変えることができる。
【００４８】
また、この実施形態では、コプレーナ線路を用いているが、ＮＲＤ（ノン・ラジエイティブ・ダイエレクトリック）ガイドを用いても良い。その場合、特にミリ波帯においてコプレーナ線路やマイクロストリップ線路に比して、低損失の伝送線路となり性能低下を防ぐことができる。
【００４９】
また、この実施形態では、伝送線路１３が断線しないように、ガンダイオード１１とショットキーダイオード１２の段差部にレジスト１１４のリフローを行っているが、代わりに図７に示すような平坦化膜１１７を用いても良い。具体的には、ポリイミド、ベンゾシクロブテン、スピンオングラス等の平坦化膜１１７を塗布形成し、コンタクトホールマスク（図示せず）を形成し、平坦化膜１１７をドライエッチングにより加工して、各電極に対応する位置にコンタクトホール１１７ａ，１１７ｂ，１１７ｃ，１１７ｄを形成する。この後、上述の場合と同様に伝送線路１３を形成する。このようにした場合、コンタクトホールマスクを平坦化膜１１７上に形成するので１μｍ以下のフォトリソグラフィが容易となり微細なコンタクトホールを形成することができる。したがって、各デバイスサイズも微細化できる。
【００５０】
また、この実施形態では、ガンダイオード１１とショットキーダイオード１２の材料としてＧａＡｓ／ＡｌＧａＡｓ系を用いているが、その他の負性抵抗を発生する半導体を用いても良い。例えばＩｎＰ／ＩｎＧａＡｓ系を用いるとＧａＡｓ／ＡｌＧａＡｓ系に比してガンダイオードの高周波での効率等の特性が良くなる。
【００５１】
（第２実施形態）
一般的に言って、エピタキシャル成長は下層の状態に大きく作用する。第１実施形態では、ショットキーダイオード１２の材料の上にガンダイオード１１の材料を積層したため、ガンダイオード１１の構造下に結晶格子を歪ませる原因となる、ＩｎＧａＰ層やｐ型ＧａＡｓが多く存在することになる。しかも、ガンダイオード１１の活性層は低濃度でかつ膜厚が厚いため、エピタキシャル成長が難しい。具体的には、活性層の格子が歪み、欠陥が増えるとキャリア濃度が低下し、安定した活性層の特性を得ることが困難となる。活性層の特性の変化は、ガンダイオード１１の発振周波数、効率、雑音特性などに大きな影響を与えてしまう。
【００５２】
そこで、この第２実施形態では、図８に示すように、ガンダイオード２１の材料の上にショットキーダイオード２２の材料を積層して、ガンダイオード２１の活性層の特性を安定させるようにした例について説明する。
【００５３】
図８は、第２実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示している。図８において、ガンダイオード領域Ａに負性抵抗ダイオードとしてのガンダイオード２１、ショットキーダイオード領域Ｂにショットキーダイオード２２、素子間分離領域Ｃに伝送線路２３がそれぞれ設けられている。領域Ａのガンダイオード２１は、アノード電極側高濃度半導体層２０５と、エッチングストッパ層２０６と、負性抵抗層２０７，２０８，２０９と、カソード電極側高濃度半導体層２１０と、アノード電極側高濃度半導体層２０５の表面に設けられたアノードオーミック電極２１１と、カソード電極側高濃度半導体層２１０の表面に設けられたカソードオーミック電極２１２とを含んでいる。一方、領域Ｂのショットキーダイオード２２は、カソード電極側高濃度半導体層（オーミック電極側高濃度半導体層）２１０と、エッチングストッパ層２０４と、ショットキー電極側低濃度半導体層２２０と、カソード電極側高濃度半導体層２１０の表面に設けられたオーミック電極２１３と、ショットキー電極側低濃度半導体層２２０の表面に設けられ、この低濃度半導体層２２０との間でショットキー接合を形成する電極（導電性膜）２１５とを含んでいる。素子間分離領域Ｃの伝送線路２３は導電性膜２１５とＡｕ膜２１６との積層からなっている。ガンダイオード２１およびショットキーダイオード２２の周囲には素子間分離溝２３０が形成されている。
【００５４】
図９から図１３は上記ガンダイオード・ショットキーダイオード集積回路の製造工程を示している。
【００５５】
ｉ）まず図９に示すように、半絶縁性ＧａＡｓ基板２０１上に、ＭＢＥ（分子線エピタキシャル成長）あるいはＭＯＣＶＤ法（有機金属気相成長）等により、ガンダイオード２１の材料となるアノード電極側高濃度半導体層としてのｎ+ＧａＡｓ層２０５（Ｓｉドーピング濃度５×１０18ｃｍ-3、厚さ５００ｎｍ）、エッチングストッパ層としてのｎＩｎＧａＰ層２０６（Ｓｉドーピング濃度３×１０18ｃｍ-3、厚さ２０ｎｍ）、活性層としてのｎＧａＡｓ層２０７（Ｓｉドーピング濃度２×１０16ｃｍ-3、厚さ２０００ｎｍ）、ワイドバンドギャップを有するカソード層（ｎＡｌ0.35Ｇａ0.65Ａｓ層２０８、Ｓｉドーピング濃度５×１０17ｃｍ-3、厚さ５０ｎｍ）、ｎＡｌxＧａ1-xＡｓ層２０９（Ｘ＝０．３５→０、Ｓｉドーピング濃度５×１０17ｃｍ-3、厚さ２０ｎｍ）、カソード電極側高濃度半導体層としてのｎ+ＧａＡｓ層２１０（Ｓｉドーピング濃度５×１０18ｃｍ-3、厚さ５００ｎｍ）、エッチングストッパ層としてのｎＩｎＧａＰ層２０４（Ｓｉドーピング濃度５×１０18ｃｍ-3、厚さ２０ｎｍ）、ショットキーダイオード２２の材料となるショットキー電極側低濃度半導体層としてのｎＧａＡｓ層２２０（Ｓｉドーピング濃度１×１０17ｃｍ-3、厚さ１５０ｎｍ）を順次エピタキシャル成長させる。
【００５６】
ii）次に、ショットキーダイオード領域Ｂの一部（ショットキー電極領域）を図示しない第１マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第１マスクの周りの領域に存するｎＧａＡｓ層２２０をエッチングして除去し、エッチングストッパ層としてのｎＩｎＧａＰ層２０４でそのエッチングを停止させる。これにより、図１０中に示すように、ｎＧａＡｓ層２２０がパターン加工された状態で残される。
【００５７】
iii）続いて、上記第１マスクを設けた状態で塩酸を用いてエッチングを行って、その第１マスクの周りの領域に存するｎＩｎＧａＰ層２０４をエッチングして除去し、ｎ+ＧａＡｓ層２１０でそのエッチングを停止させる。このとき、塩酸ではｎ+ＧａＡｓ層２１０は殆どエッチングされない。したがって、カソード電極側高濃度半導体層としてのｎ+ＧａＡｓ層２１０の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このとき、エッチングストッパ層としてｎＩｎＧａＰ層２０４を用いているが、代わりにＡｌＧａＡｓ層を用いても良い。ＡｌＧａＡｓ層の選択エッチング液としてはフッ酸を用いるのが良い。
【００５８】
iv）次に、ショットキーダイオード領域Ｂの全域およびガンダイオード領域Ａの一部（カソード領域）を図示しない第２マスクとしてのフォトレジストパターン等で覆い、硫酸、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第２マスクの周りの領域に存するｎ+ＧａＡｓ層２１０、ｎＡｌxＧａ1-xＡｓ層２０９、ｎＡｌ0.35Ｇａ0.65Ａｓ層２０８、ｎＧａＡｓ層２０７をエッチングして除去し、エッチングストッパ層としてのｎＩｎＧａＰ層２０６でそのエッチングを停止させる。これにより、図１０中に示すように、四層２１０，２０９，２０８，２０７がパターン加工された状態で残される。このとき、前記エッチング液ではｎＩｎＧａＰ層２０６は殆どエッチングされない。なお、ここではウエットエッチングを行っているが、代わりに塩素系ガスを用いたドライエッチングを行っても良い。ドライエッチングの場合、Ｉｎを含む層をエッチングすることが困難なため、上述のウエットエッチングの場合と同様に、ｎＩｎＧａＰ層２０６でエッチングの進行が止まる。
【００５９】
ｖ）続いて、上記第２マスクを設けた状態で塩酸を用いてエッチングを行って、その第２マスクの周りの領域に存するｎＩｎＧａＰ層２０６をエッチングして除去し、ｎ+ＧａＡｓ層２０５でそのエッチングを停止させる。このとき、塩酸ではｎ+ＧａＡｓ層２０５は殆どエッチングされない。このようにして合計膜厚２０００ｎｍ以上のエッチングをウエハ面内で均一に精度良く行うことができる。
【００６０】
vi）次に、ガンダイオード領域Ａの全域とショットキーダイオード領域Ｂの全域を図示しない第３マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、ガンダイオード領域Ａとショットキーダイオード領域Ｂの周りの領域Ｃに存するｎ+ＧａＡｓ層２０５をエッチングして、その領域Ｃに素子間分離溝２３０を形成する。これにより、図１１中に示すように、ガンダイオード領域Ａとショットキーダイオード領域Ｂとがそれぞれメサ状に形成され、実質的に電気的に分離される。なお、このときメサ分離の代わりにイオン注入による分離を行っても良い。そのようにした場合、段差がメサ分離に比して低くなり、その後のレジスト塗布パターニングが容易となる。
【００６１】
vii）次に、図１２に示すように、ガンダイオード領域Ａ内のｎ+ＧａＡｓ層２０５の表面、ｎ+ＧａＡｓ層２１０の表面、ショットキーダイオード領域Ｂ内のｎ+ＧａＡｓ層２１０の表面に、それぞれオーミック電極２１１、２１２、２１３を形成する。具体的には、ＡｕＧｅ（厚さ１００ｎｍ）／Ｎｉ（厚さ１５ｎｍ）／Ａｕ（厚さ１００ｎｍ）を蒸着法等により形成して、３９０℃の熱処理による合金化処理を行う。
【００６２】
viii）その後、基板上２０１の全域に、素子の信頼性を向上させるために、保護膜としてのシリコン窒化膜（図示せず）を２００ｎｍ堆積する。このシリコン窒化膜の屈折率は１．９以上であるのが好ましい。
【００６３】
ix）次に、図１３に示すように、ガンダイオード２１とショットキーダイオード２２の段差部のうち伝送線路２３（配線）が通るべき場所にレジスト２１４を設け、続いてレジスト２１４が軟化する温度で熱処理を行いリフローさせる。これは各段差部で伝送線路２３が断線するのを防ぐためである。
【００６４】
ｘ）次に、ガンダイオード領域Ａ内のアノードオーミック電極２１１上、カソードオーミック電極２１２上、ショットキーダイオード領域Ｂ内のオーミック電極２１３上、およびｎＧａＡｓ層２２０上にそれぞれコンタクトホール（図示せず）を形成する。続いて、基板上２０１の全域に、蒸着法等によりＴｉ（厚さ１００ｎｍ）／Ａｕ（厚さ１００ｎｍ）からなる導電性膜２１５（図８参照）を堆積する。この導電性膜２１５は、この後の伝送線路２３（配線）をメッキにより形成するための給電メタルの役割だけでなく、ショットキー電極としても用いる。このように給電メタルとショットキー電極とを同時に形成することにより、製造工程を簡素化できる。この場合、ショットキー電極材料としてＴｉ、Ｗ、Ｍｏなどの高融点金属、高融点窒化物、高融点珪化物やＡｌなどを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶことが良い。なお、給電メタルとショットキー電極とを別工程によって形成しても良い。
【００６５】
xi）次に、膜厚１５μｍからなるレジストを塗布し、伝送線路２１６を形成するためのパターニングを行った後に厚さ９μｍのＡｕメッキを行う。その後、そのレジスト除去し、不要な導伝性膜２１５をエッチングして除去し、さらにリフローされたレジスト２１４を除去する。これにより、図８中に示すような伝送線路２３を形成する。なお、この実施形態では、伝送線路２３としてコプレーナ線路を用いているが、マイクロストリップ線路を用いても良い。また、伝送線路２３の形成にＡｕメッキを用いているが、コスト低減のためにＣｕメッキを用いることもできる。
【００６６】
このようにして、この製造方法によれば、同一の基板２０１上にガンダイオード２１とショットキーダイオード２２とを首尾良く形成できる。すなわち、この製造方法では、ガンダイオード２１とショットキーダイオード２２とを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化（ヘテロ接合の劣化、濃度プロファイルの劣化）したりする不具合が生じない。また、この製造方法では、ガンダイオード２１のコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層２２０を設けているので、所望のショットキー特性が得られる。また、このようにガンダイオード２１とショットキーダイオード２２を同一基板２０１上に形成した場合、損失低減・小型化という利点がある。
【００６７】
この実施形態では、ショットキーダイオード２２を構成するショットキー電極側低濃度半導体層２２０としてｎ型のもの（ｎＧａＡｓ層）を用いているが、ｐ型のものでも良い。ｎ型の場合とは異なるショットキー電極材料が使用できるため、プロセス構築時の選択の幅が広がる。ショットキー電極側低濃度半導体層２２０のドーピング濃度は、ショットキーダイオード２２の用途に応じて設定するのが好ましい。例えばショットキーダイオード２２を６０ＧＨｚ帯で用いるミキサ用とした場合には、ダイオードのインピーダンスに対して内部抵抗が低くなるようにすることが必要であり、具体的にはドーピング濃度を２×１０17ｃｍ-3以下とするのが好ましい。膜厚も１００ｎｍから２００ｎｍと薄くするのが良い。また、ショットキーダイオード２２をバラクタとして用いる場合には、電圧による容量の変化、つまり空乏層の変化が必要であるから、具体的にはドーピング濃度を５×１０16ｃｍ-3以下とし、膜厚も４００ｎｍ以上とするのが好ましい。また、ドーピング濃度のプロファイルに傾斜をもたせることにより、更に抵抗を低く抑えたり、容量の変化の仕方を変えることができる。
【００６８】
また、この実施形態では、コプレーナ線路を用いているが、ＮＲＤ（ノン・ラジエイティブ・ダイエレクトリック）ガイドを用いても良い。その場合、特にミリ波帯においてコプレーナ線路やマイクロストリップ線路に比して、低損失の伝送線路となり性能低下を防ぐことができる。
【００６９】
また、この実施形態では、ガンダイオード２１とショットキーダイオード２２の材料としてＧａＡｓ／ＡｌＧａＡｓ系を用いているが、その他の負性抵抗を発生する半導体を用いても良い。例えばＩｎＰ／ＩｎＧａＡｓ系を用いるとＧａＡｓ／ＡｌＧａＡｓ系に比してガンダイオードの高周波での効率等の特性が良くなる。
【００７０】
また、この実施形態ではガンダイオード２１とショットキーダイオード２２との間の素子間分離（アイソレーション）を行っているが、これに限られるものではない。図１４に示すように、ガンダイオード２１のカソードとショットキーダイオードのアノードを連結した領域（ｎ+ＧａＡｓ層）２１０にすることもできる。この場合、ガンダイオード２１とショットキーダイオード２２との間の伝送線路を省略することができ、伝送線路の損失を解消できる。この変形は、この実施形態に限らず、第１実施形態でも同様に行うことができる。
【００７１】
（第３実施形態）
図１７は、図１または図８に示したガンダイオード・ショットキーダイオード集積回路によって構成された第３実施形態の電圧制御発振器（以下「ＶＣＯ」という。）の等価回路を示している。このＶＣＯは、発振素子６０１と、可変容量素子（バラクタ）６０２と、λ／４長オープンスタブ６０４と、インピーダンスＺｏが５０Ωであるような出力線路６０３とを備えている。例えば図１中のガンダイオード１１が発振素子６０１、ショットキーダイオード１２がバラクタ６０２、伝送線路１３がλ／４長オープンスタブ６０４および出力線路６０３をそれぞれ構成する。または、図８中のガンダイオード２１が発振素子６０１、ショットキーダイオード２２がバラクタ６０２、伝送線路２３がλ／４長オープンスタブ６０４および出力線路６０３をそれぞれ構成する。なお、簡単のため、以下の説明では、図１に示したガンダイオード・ショットキーダイオード集積回路がＶＣＯを構成するものとする。
【００７２】
このＶＣＯでは、ガンダイオード１１からなる発振素子６０１とショットキーダイオード１２からなるバラクタ６０２とが同一基板１０１上（同一チップ内）に形成されているので、線路での損失や実装時の損失（ワイヤボンドの損失等）を小さくでき、位相雑音を低減できる。したがって、高性能を実現できる。
【００７３】
このときバラクタ６０２の容量は、バイアス印加によって可変されるが、設計段階でショットキーダイオード１２の接合面積によっても可変して設定される。例えば、図１中のｎＧａＡｓ層１０３と導電性膜１１５とが作るショットキー接合の容量は、接合面積が５０μｍ2である場合はゼロバイアス状態で約３０ｆＦであるが、接合面積を大きくするとそれに比例して大きくなる。また、バラクタ６０２の容量は、ｎＧａＡｓ層１０３の不純物濃度と膜厚を変更することによっても可変して設定される。これにより、必要な周波数帯で用いる容量値を選択できる。
【００７４】
また、ＶＣＯのＱ値を上げる必要がある場合、ハイブリッド型ＶＣＯ（従来）では、別体として作製された誘電体共振器を同一基板上に搭載しているため、誘電体共振器の実装精度が悪いと、電磁界の結合が悪くなり、十分な効果が得られないといった問題がある。特に、ミリ波帯では波長が短いため、高い精度が要求される。これに対して、この実施形態では、ＶＣＯがモノリシック化されているので、ウエハプロセス段階で各ＶＣＯに同時に誘電体共振器を精度良く形成することができ、チップ間の特性バラツキを抑えることができる。具体的には、ウエハプロセス段階で図１中に示す伝送線路１３形成工程後に、スパッタリング法や蒸着法により誘電体を堆積するか、ゾル・ゲル状になった誘電体をスピンコートすることにより、基板１０１上の全域に誘電体膜を形成する。次に、フォトリソグラフィを行ってレジスト等からなるエッチングマスクを形成し、上記誘電体膜のうち不要な部分をエッチングして除去する。これにより、各ＶＣＯ上に誘電体共振器を形成する。フォトリソグラフィによるエッチングマスクの作製精度は１μｍ以下にできるため、誘電体共振器と伝送線路１３との距離も精度良く制御できる。
【００７５】
また、この実施形態のＶＣＯによれば、損失低減・小型化以外に、パッケージに実装された状態で発振周波数が安定するという利点が得られる。詳しくは図１５を用いて説明する。図１５（ａ）は、或るパッケージにこの実施形態のＶＣＯチップ９１１を実装した例を示している。このパッケージは、メタルグランド９１０上に積層された、ＶＣＯチップ９１１を収容するための凹部を有するアルミナ部材９１２と、側壁をなすアルミナ部材９１３と、蓋９１５とからなっている。ＶＣＯチップ９１１はアルミナ部材９１２の凹部に収容され、ＶＣＯチップの伝送線路とアルミナ部材９１２の上面に形成された伝送線路（図示せず）とがＡｕワイヤ９１４によって接続されている。これに対して図１５（ｂ）は、同タイプのパッケージに、ガンダイオード９１６とショットキーダイオード９１７とを別チップとして実装した従来例を示している。この従来例では、ガンダイオード９１６はアルミナ部材９１２の凹部に収容されるが、ショットキーダイオード９１７はアルミナ部材９１２の上面に搭載されている。これらの図を比較すれば分かるように、図１５（ａ）の実装形態では、アルミナ部材９１２の上面にチップ状の素子を搭載する必要がないので、その分だけパッケージの高さｈを低くすることができる。したがって、図１５（ａ）の実装形態によれば、パッケージ内の浮遊容量を低減でき、発振周波数を安定化できる。なお、パッケージ内の浮遊容量が大きいと、パッケージ内で不要な発振が発生したり、ＶＣＯの発振が止まったりするという不具合が生ずる。特に、ミリ波帯のＶＣＯにおいては発振周波数が高いため、必要な発振周波数より低い発振が発生する傾向がある。よって、図１５（ａ）の実装形態のようにパッケージの高さｈを低く抑えることは非常に重要である。
【００７６】
図１６（ａ）は、図１７に示したＶＣＯからなる発振器９０１を用いてミリ波送信機を構成した例を示している。また、図１６（ｂ）は、同じ発振器９０１を用いてミリ波受信機を構成した例を示している。
【００７７】
図１６（ａ）に示すミリ波送信機は、発振器９０１に加えて、図１中の同一基板１０１上に形成された別のショットキーダイオード１２からなるミキサ９０２と、同一基板１０１上に形成された別の伝送線路１３からなるフィルタ９０３と、パワーアンプ９０４と、アンテナ９０５を備えている。図１６（ｂ）に示すミリ波受信機は、発振器９０１に加えて、図１中の同一基板１０１上に形成された別のショットキーダイオード１２からなるミキサ９０２と、同一基板１０１上に形成された別の伝送線路１３からなるフィルタ９０３と、ローノイズアンプ９０６と、アンテナ９０５を備えている。
【００７８】
図１６（ａ）中のパワーアンプ９０４以外の要素、図１６（ｂ）中のローノイズアンプ９０６以外の要素は、それぞれ第１実施形態（または第２実施形態）で説明した製造方法によって同一の基板１０１上に同時に形成され得る。パワーアンプ９０４、ローノイズアンプ９０６は、トランジスタの形態で別途作製され、パッケージに実装される。ただし、発振器９０１からのローカル信号が十分大きければ、パワーアンプ９０４、ローノイズアンプ９０６を省略することができる。このことは、ミリ波帯の送信機と受信機をモノリシック化できるということを意味している。
【００７９】
既述のように、ミキサ９０２の性能、つまり高周波特性は、ショットキーダイオード１２形成の際、エッチングをコントロールしてショットキー電極側低濃度半導体層１０３の厚みを薄くすることによって改善できる。
【００８０】
【発明の効果】
以上より明らかなように、この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。
【００８１】
また、この発明の発振器は、そのような半導体装置の製造方法によって作製された半導体装置を備えることにより、高性能を実現できる。
【図面の簡単な説明】
【図１】  この発明の第１実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示す図である。
１）のを説明する断面図
【図２】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図３】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図４】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図５】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図６】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図７】  図１のガンダイオード・ショットキーダイオード集積回路の変形例を示す図である。
【図８】  この発明の第２実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示す図である。
【図９】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図１０】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図１１】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図１２】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図１３】  上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図１４】  図８のガンダイオード・ショットキーダイオード集積回路の変形例を示す図である。
【図１５】  図１５（ａ）は第３実施形態の電圧制御発振器（ＶＣＯ）をパッケージに実装した状態の断面を示す図、図１５（ｂ）は同タイプのパッケージにガンダイオードとショットキーダイオードとを別チップとして実装した従来例の断面を示す図である。
【図１６】  図１６（ａ）は第３実施形態のＶＣＯを備えたミリ波送信機の構成例を示す図、図１６（ｂ）は第３実施形態のＶＣＯを備えたミリ波受信機の構成例を示す図である。
【図１７】  図１または図８のガンダイオード・ショットキーダイオード集積回路によって構成された第３実施形態の電圧制御発振器（ＶＣＯ）の等価回路を示す図である。
【図１８】  公知のＩＭＰＡＴＴダイオードの製造方法を説明する工程断面図である。
【符号の説明】
１１，２１  ガンダイオード
１２，２２  ショットキーダイオード
１３，２３  伝送線路
１０１    半絶縁性ＧａＡｓ基板
１０２  オーミック電極側高濃度半導体層
１０３，２２０  ショットキー電極側低濃度半導体層
１０５，２０５  アノード電極側高濃度半導体層
１１０，２１０  カソード電極側高濃度半導体層
１１１，２１１  アノードオーミック電極
１１２，２１２  カソードオーミック電極
１１３，２１３  オーミック電極
１１５，２１５  導電性膜
【図１】
0003923260.tif 000002
【図２】
0003923260.tif 000003
【図３】
0003923260.tif 000004
【図４】
0003923260.tif 000005
【図５】
0003923260.tif 000006
【図６】
0003923260.tif 000007
【図７】
0003923260.tif 000008
【図８】
0003923260.tif 000009
【図９】
0003923260.tif 000010
【図１０】
0003923260.tif 000011
【図１１】
0003923260.tif 000012
【図１２】
0003923260.tif 000013
【図１３】
0003923260.tif 000014
【図１４】
0003923260.tif 000015
【図１５】
0003923260.tif 000016
【図１６】
0003923260.tif 000017
【図１７】
0003923260.tif 000018
【図１８】
0003923260.tif 000019