(57)【特許請求の範囲】
【請求項１】
ソレノイド駆動用のスイッチング素子に対してそれぞれ直列に接続される複数のソレノイドと、ソレノイドがショートした際にソレノイドに流れる過電流を検出して過電流検出信号を出力する検出回路とを備え、該検出回路の過電流検出信号に基づいて、ソレノイド駆動用の電源からソレノイドへの電力供給を制御するスイッチング素子の駆動回路の駆動を停止させるソレノイド駆動用のスイッチング素子の保護方法であって、
各ソレノイドと前記検出回路との間に、各ソレノイドのいずれかを選択的に電力供給可能とするために電圧駆動素子をそれぞれ直列に接続するとともに、各電圧駆動素子のゲートにスイッチ素子を接続し、スイッチ素子の駆動により各電圧駆動素子に供給する電圧の値を、ソレノイドのショート時において前記スイッチ素子が接続された前記電圧駆動素子のゲート・ソース間電圧の低下に伴ってドレイン電流が所定の値以下に低下する値に設定することで、ソレノイドのショート時に前記電圧駆動素子を流れる電流値の増加を所定の値以下に抑制するソレノイド駆動用のスイッチング素子の保護方法。
【請求項２】
ソレノイドと直列に接続されるとともに、駆動回路により駆動されてソレノイド駆動用の電源からソレノイドへの電力供給を制御するスイッチング素子の保護回路であって、
前記ソレノイドに流れる過電流をシャント抵抗を用いて検出するとともに過電流検出信号を出力する検出回路と、
前記検出回路の過電流検出信号に基づいて前記駆動回路の駆動を停止させる制御回路と、
前記ソレノイドと前記検出回路との間に直列に接続され、所定のバイアス電圧が印加される電圧駆動素子とを備え、
前記スイッチング素子に対して複数のソレノイドがそれぞれ直列に接続され、各ソレノイドのいずれかを選択的に電力供給可能とするために電圧駆動素子がそれぞれ直列に接続されるとともに、各電圧駆動素子のゲートには所定の電圧を供給するためのスイッチ素子が接続され、前記所定の電圧は前記ソレノイドのショート時において前記スイッチ素子が接続された前記電圧駆動素子のゲート・ソース間電圧の低下に伴ってドレイン電流が所定の値以下に低下する値に設定されているソレノイド駆動用のスイッチング素子の保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ソレノイド駆動用のスイッチング素子の保護方法及び保護回路に関するものである。詳しくはソレノイドに流れる過電流を検出する検出回路の過電流検出信号に基づいて、ソレノイド駆動用のスイッチング素子の駆動を停止する制御回路を備えた回路構成におけるソレノイド駆動用のスイッチング素子の保護方法及び保護回路に関するものである。
【０００２】
【従来の技術】
例えば、産業車両のフォークリフトにおいては、荷役装置を駆動する油圧回路でソレノイド弁を使用している。そして、ソレノイド弁を構成するソレノイドの駆動制御回路として図６に示す構成のものがある。この制御回路は、ソレノイド４１へのバッテリ４２からの電力供給を駆動回路４３によるスイッチング素子４４のスイッチング制御により行う。検出回路４５はシャント抵抗Ｒｓとソレノイド４１との結合点に接続されている。駆動回路４３には図示しない制御装置からのスイッチング信号と、検出回路４５の出力信号とがアンドゲート４６を介して入力される。検出回路４５は、ソレノイド４１に流れる電流を検出し、ソレノイド４１に過電流が流れたことを検出すると、過電流検出信号としてＬレベルの信号を出力し、過電流が流れない状態ではＨレベルの信号を出力する。従って、ソレノイド４１に過電流が流れ、検出回路４５がそれを検出し、その過電流検出信号に基づいて駆動回路４３によるスイッチング素子４４の駆動が停止される。
【０００３】
そして、ソレノイド４１がショートした場合のスイッチング素子４４の保護は、ソレノイド４１とスイッチング素子４４との間にコイル４７を接続することで、検出回路４５による検出の遅れをカバーしていた。即ち、図７に示すように、ソレノイド４１に流れる電流Ｉは、ソレノイド４１が時刻ｔ0においてショートすると、コイル４７がない状態では鎖線で示すように急激に上昇し、検出回路４５の検出の遅れＴ（数百ナノ秒）の間にスイッチング素子４４の損傷を招く値Ｉｈ以上に上昇する。しかし、コイル４７を設けた場合は図７に実線で示すように、電流の立ち上がりが緩くなり、電流Ｉの値がＩｈに達する前の検出時ｔ１において検出回路４５が過電流を検出し、その過電流検出信号に基づいてスイッチング素子４４による電力の供給が停止される。
【０００４】
【発明が解決しようとする課題】
ところが、コイル４７を設けることによるスイッチング素子４４の保護を図る構成では、ソレノイド４１の数に対応してコイル４７を設ける必要がある。コイル４７は半導体素子に比較して体格が大きく、また、大量生産性が悪くコストが高い。従って、制御回路を設けるプリント基板の体格アップと製造コストのアップになるという問題がある。
【０００５】
本発明は前記の問題点に鑑みてなされたものであって、その第１の目的は体格及びコストの面で不利なコイルを使用せずに、ソレノイドのショート時にソレノイド駆動用のスイッチング素子に過大な電流が流れるのを防止することができるソレノイド駆動用のスイッチング素子の保護方法を提供することにある。第２の目的は保護回路を提供することにある。
【０００６】
【課題を解決するための手段】
前記第１の目的を達成するため、請求項１に記載の発明は、ソレノイド駆動用のスイッチング素子に対してそれぞれ直列に接続される複数のソレノイドと、ソレノイドがショートした際にソレノイドに流れる過電流を検出して過電流検出信号を出力する検出回路とを備え、該検出回路の過電流検出信号に基づいて、ソレノイド駆動用の電源からソレノイドへの電力供給を制御するスイッチング素子の駆動回路の駆動を停止させるソレノイド駆動用のスイッチング素子の保護方法であって、各ソレノイドと前記検出回路との間に、各ソレノイドのいずれかを選択的に電力供給可能とするために電圧駆動素子をそれぞれ直列に接続するとともに、各電圧駆動素子のゲートにスイッチ素子を接続し、スイッチ素子により各電圧駆動素子に供給する電圧の値を、ソレノイドのショート時において前記スイッチ素子が接続された前記電圧駆動素子のゲート・ソース間電圧の低下に伴ってドレイン電流が所定の値以下に低下する値に設定することで、ソレノイドのショート時に前記電圧駆動素子を流れる電流値の増加を所定の値以下に抑制する。
【０００７】
この発明の方法では、従来装置のようにコイルを設けてソレノイドのショート時における電流の立ち上がりを遅らせるのではなく、ソレノイドに流れる電流を抑制して、ショート発生から検出回路による過電流検出までに遅れがあっても、その間にスイッチング素子に過大な電流が流れるのを抑制する。即ち、ソレノイドがショートすると、ソレノイドと検出回路との間に接続された電圧駆動素子を流れる電流値の増加が抑制され、検出回路により過電流が検出されるまでスイッチング素子を流れる電流値は、スイッチング素子に悪影響を与える大きさに達しない。従って、ソレノイドのショートから検出回路による過電流の検出時までに遅れがあっても、スイッチング素子に過大な電流が流れるのを防止できる。
【０００８】
第２の目的を達成するため、請求項２に記載の発明は、ソレノイドと直列に接続されるとともに、駆動回路により駆動されてソレノイド駆動用の電源からソレノイドへの電力供給を制御するスイッチング素子の保護回路である。保護回路は前記ソレノイドに流れる過電流をシャント抵抗を用いて検出するとともに過電流検出信号を出力する検出回路を備える。また、保護回路は前記検出回路の過電流検出信号に基づいて前記駆動回路の駆動を停止させる制御回路と、前記ソレノイドと前記検出回路との間に直列に接続され、所定のバイアス電圧が印加される電圧駆動素子とを備えている。
【０００９】
この発明では、ソレノイドへの電力供給を制御するスイッチング素子は駆動回路によりスイッチング制御される。検出回路から過電流検出信号が出力されると、制御回路により駆動回路の駆動が停止されてスイッチング素子がオフ状態となる。ソレノイドがショートするとシャント抵抗の存在により、電圧駆動素子がＮチャネルの場合は、ゲート・ソース間電圧が低くなってドレイン・ソース間電圧Ｖｄｓが上昇し、電圧駆動素子を流れる電流が抑制される。電圧駆動素子がＰチャネルの場合は、ソース・ゲート電圧が低くなってソース・ドレイン電圧が上昇し、電圧駆動素子を流れる電流が抑制される。従って、ソレノイドのショートから検出回路による過電流の検出時までに遅れがあっても、スイッチング素子に過大な電流が流れるのを防止できる。
【００１０】
また、請求項２に記載の発明では、前記スイッチング素子に対して複数のソレノイドがそれぞれ直列に接続され、各ソレノイドを選択的に電力供給可能とするために電圧駆動素子がそれぞれ直列に接続されるとともに、各電圧駆動素子のゲートには所定の電圧を供給するためのスイッチ素子が接続されている。前記所定の電圧は前記ソレノイドのショート時において前記スイッチ素子が接続された前記電圧駆動素子のゲート・ソース間電圧の低下に伴ってドレイン電流が所定の値以下に低下する値に設定されている。
【００１１】
請求項１，２に記載の発明では、スイッチング素子に直列に接続された複数のソレノイドは、各ソレノイドに直列に接続された電圧駆動素子がオン状態において、スイッチング素子の駆動により電力が供給される。各電圧駆動素子はゲートに所定の電圧を供給するためのスイッチ素子のオン状態においてオン状態に保持される。各スイッチ素子のうちいずれか一個がオン状態に保持され、対応するソレノイドに電力が供給されている状態で当該ソレノイドがショートすると、電圧駆動素子がＮチャネルの場合は、ゲート・ソース間電圧が低くなってドレイン・ソース間電圧Ｖｄｓが上昇し、電圧駆動素子を流れる電流が抑制される。電圧駆動素子がＰチャネルの場合は、ソース・ゲート電圧が低くなってソース・ドレイン電圧が上昇し、電圧駆動素子を流れる電流が抑制される。従って、ソレノイドのショートから検出回路による過電流の検出時までに遅れがあっても、スイッチング素子に過大な電流が流れるのを防止できる。各電圧駆動素子は複数のソレノイドのうち、どのソレノイドを駆動させるかの切替手段としての役割も果たす。
【００１２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を産業車両としてのフォークリフトの荷役装置を駆動する油圧回路のソレノイド弁のソレノイドの駆動制御回路に具体化した第１の実施の形態を図１〜図３（ａ）に従って説明する。
【００１３】
図１に示すように、制御回路１１は、電源としてのバッテリ１２に対して、スイッチング素子１３とソレノイド１４とが直列に接続されている。バッテリ１２と並列にコンデンサＣが接続され、コンデンサＣとバッテリ１２のプラス側端子との間に電源スイッチ１５が接続されている。この実施の形態ではスイッチング素子１３にＮチャネルのＭＯＳＦＥＴが使用され、そのゲートがスイッチング素子１３を制御する駆動回路１６に接続されている。
【００１４】
ソレノイド１４は電圧駆動素子１７及びシャント抵抗Ｒｓを介してバッテリ１２のマイナス側端子に接続され、電圧駆動素子１７とシャント抵抗Ｒｓとの結合点Ｎに、ソレノイド１４を流れる電流を検出する検出回路１８が接続されている。検出回路１８はソレノイド１４に流れる過電流を検出するとともに過電流検出信号を出力する。検出回路１８は過電流を検出しない状態ではＨレベルの信号を出力し、過電流が流れたことを検出すると、過電流検出信号としてＬレベルの信号を出力するように構成されている。具体的には、比較器を内蔵し、前記結合点の電圧が基準電圧以上になるとＬレベルの信号を出力するように構成されている。
【００１５】
駆動回路１６は制御回路としてのアンドゲート１９の出力端子に接続され、アンドゲート１９には検出回路１８の出力と、図示しない油圧回路制御装置からの制御信号とが入力されるようになっている。油圧回路制御装置はアンドゲート１９に所定のデューティ信号（パルス幅変調信号）を出力し、検出回路１８が過電流を検出していない状態では、油圧回路制御装置からのデューティ信号に対応した信号が駆動回路１６に入力される。
【００１６】
電圧駆動素子１７にはＮチャネルのＭＯＳＦＥＴが使用され、そのゲートには抵抗Ｒ１を介して電源に接続され、所定のバイアス電圧Ｖｃが印加されている。抵抗Ｒ１にはダイオードＤが並列に接続されている。
【００１７】
ソレノイド１４、電圧駆動素子１７及びシャント抵抗Ｒｓの直列回路と並列にダイオードＤ１が接続されている。ダイオードＤ１はそのカソードがスイッチング素子１３とソレノイド１４との結合点に接続されている。
【００１８】
シャント抵抗Ｒｓ、電圧駆動素子１７、検出回路１８及びアンドゲート１９により、ソレノイド１４のショート時にソレノイド駆動用のスイッチング素子１３に過大な電流が流れるのを防止する保護回路が構成されている。
【００１９】
次に、前記のように構成された制御回路１１の作用を説明する。
電源スイッチ１５がオン状態に保持され、ソレノイド１４が正常に作動され、検出回路１８が過電流を検出していない状態では、検出回路１８からはＨレベルの出力信号がアンドゲート１９に出力される。従って、アンドゲート１９からは油圧回路制御装置からのデューティ信号に対応した信号が出力され、駆動回路１６によりスイッチング素子１３がスイッチング制御されてソレノイド１４に所望の電力が供給される。
【００２０】
ＮチャネルのＭＯＳＦＥＴでは、図３（ａ）に示すように、飽和状態となるまでは、ドレイン・ソース間電圧Ｖｄｓが上昇するほどドレインからソースに流れるドレイン電流Ｉｄが大きくなる。また、ゲート・ソース間電圧Ｖｇｓが大きい方が飽和状態になるドレイン・ソース間電圧Ｖｄｓが大きくなる。そして、正常状態では、電圧駆動素子１７は、そのゲートに印加されているバイアス電圧Ｖｃと、ソースの電圧との差であるゲート・ソース間電圧Ｖｇｓが比較的大きな状態に保持され、ドレイン・ソース間電圧Ｖｄｓは小さな状態に保持されている。この状態では、ドレイン電流Ｉｄとドレイン・ソース間電圧Ｖｄｓとは図３（ａ）におけるＡの部分に相当する関係を有する。
【００２１】
ソレノイド１４が何らかの原因でショートすると、ソレノイド１４に流れる電流が急激に増加し、シャント抵抗Ｒｓとソースとの結合点Ｎの電圧ＶRがそれに伴って増加する。電流の立ち上がりを緩くするためのコイルが設けられていないため、電流は図２の時刻ｔ0から急激に増加する。検出回路１８の過電流の検出時ｔ１まで電流が増加を続けると、その値はスイッチング素子１３の損傷を招く値に達する。
【００２２】
しかし、電圧駆動素子１７のゲート・ソース間電圧Ｖｇｓはバイアス電圧Ｖｃと電圧ＶRとの差であるので、電圧ＶRが増加するとゲート・ソース間電圧Ｖｇｓは小さくなり、ドレイン・ソース間電圧Ｖｄｓが大きくなる。その結果、ドレイン電流Ｉｄとドレイン・ソース間電圧Ｖｄｓとは図３（ａ）におけるＢの部分に相当する関係を有する状態となる。そして、電圧駆動素子１７は検出回路１８の過電流の検出時ｔ１までに飽和状態となり、図２に示すように、検出回路１８はスイッチング素子１３の損傷を招く値より小さな飽和状態の電流値を検出して、ソレノイド１４に過電流が流れていることを検出する。そして、検出回路１８から過電流検出信号としてＬレベルの信号がアンドゲート１９に出力される。アンドゲート１９に過電流検出信号が出力されると、その出力がＬレベルに保持されて駆動回路１６へのデューティ信号の出力が停止され、スイッチング素子１３がオフとなってソレノイド１４への電力供給が停止される。
【００２３】
ソレノイド１４のショートが解消されると、電圧ＶRが通常の値に減少し（戻り）、ゲート・ソース間電圧Ｖｇｓが通常の値に上昇して、ドレイン電流Ｉｄと、ドレイン・ソース間電圧Ｖｄｓとは自動的に図３（ａ）のグラフのＡで示す関係に復帰する。
【００２４】
この実施の形態では以下の効果を有する。
（１）  ソレノイド１４と検出回路１８との間に、電圧駆動素子１７を直列に接続し、ソレノイド１４のショート時に電圧駆動素子１７を流れる電流値の増加を所定の値以下に抑制する。従って、ソレノイド１４のショートから検出回路１８による過電流の検出時ｔ１までに遅れがあっても、スイッチング素子１３に過大な電流、即ちスイッチング素子１３に悪影響を与える大きな電流が流れるのを防止することができる。即ち、体格及びコストの面で不利なコイルを使用することなく、ソレノイド駆動用のスイッチング素子１３の保護を行うことができる。
【００２５】
（２）  電圧駆動素子１７としてＮチャネルのＭＯＳＦＥＴが使用され、該ＭＯＳＦＥＴは検出回路１８が電流検出用に使用するシャント抵抗Ｒｓのソレノイド１４側の端子にソースが接続され、ゲートに所定のバイアス電圧Ｖｃが印加されている。従って、ソレノイド１４がショートするとシャント抵抗Ｒｓの存在により、電圧駆動素子１７のゲート・ソース間電圧Ｖｇｓが低くなってドレイン・ソース間電圧Ｖｄｓが上昇し、電圧駆動素子１７を流れる電流が抑制される。その結果、ソレノイド１４のショートから検出回路１８による過電流の検出時ｔ１までに遅れＴがあっても、スイッチング素子１３に過大な電流が流れるのを防止できる。また、電圧駆動素子１７としてＮチャネルのＭＯＳＦＥＴを使用しているため、ＰチャネルのＭＯＳＦＥＴを使用する場合に比較して、ショート時にスイッチング素子１３に流れる電流量を抑制する作用が安定する。
【００２６】
（３）  従来の保護回路に使用されている検出回路や制御回路をほとんど利用し、コイルに代えて電圧駆動素子１７を使用するという簡単な改造で実施することができる。
【００２７】
（第２の実施の形態）
次に第２の実施の形態を図３（ｂ）及び図４に従って説明する。この実施の形態では同時に動作しない複数個（この実施の形態では２個）のソレノイドを駆動する制御回路１１に具体化した点と、各ソレノイドを選択的に動作可能な状態に切り替える切替手段が、保護回路の一部を構成している点とが前記実施の形態と異なっている。前記実施の形態と同一部分は同一符号を付して詳しい説明を省略する。同時に動作しない２個のソレノイドとしては、例えばフォークリフトのリフトシリンダの上昇用ソレノイド及び下降用ソレノイドがある。
【００２８】
図４に示すように、スイッチング素子１３に対して２個のソレノイド２０，２１がそれぞれ直列に接続され、各ソレノイド２０，２１を選択的に電力供給可能とするために各ソレノイド２０，２１に対して電圧駆動素子２２，２３がそれぞれ直列に接続されている。各電圧駆動素子２２，２３にはＮチャネルのＭＯＳＦＥＴが使用され、そのゲートに所定の電圧を供給するスイッチ素子２４，２５がそれぞれ接続されている。前記所定の電圧は各ソレノイド２０，２１のショート時においてスイッチ素子２４，２５が接続された電圧駆動素子２２，２３のゲート・ソース間電圧Ｖｇｓの低下に伴ってドレイン電流Ｉｄが所定の値以下に低下する値に設定されている。
【００２９】
スイッチ素子２４，２５は図示しない油圧回路制御装置からの信号により、対応するソレノイド２０，２１を駆動させる際にゲートに所定の電圧を供給する切替手段を構成し、両スイッチ素子２４，２５が同時にオン状態となることはない。また、スイッチ素子２４，２５は、電圧駆動素子２２，２３が単にソレノイド２０，２１の作動を切り替える切替手段としてのみ機能する構成であれば、ゲートに対して１５Ｖ程度の電圧を供給するように構成される。しかし、この実施の形態では電圧駆動素子２２，２３は切替手段の他に、保護回路の一部も構成するため、スイッチ素子２４，２５はソレノイド２０，２１のショート時に、電圧駆動素子２２，２３のドレイン電流Ｉｄが所定の値以下に低下し易いように、ゲートに対して５Ｖ程度の電圧を供給するように構成されている。
【００３０】
各電圧駆動素子２２，２３のゲートとスイッチ素子２４，２５との結合点には、過電流が流れたときにＭＯＳＦＥＴのゲート容量を速く抜くためのダイオードＤのアノードが接続されている。
【００３１】
また、ソレノイド２０と並列にダイオードＤ２及びツェナーダイオードＺＤ１の直列回路が接続され、ソレノイド２１と並列にダイオードＤ３及びツェナーダイオードＺＤ２の直列回路が接続されている。これらの直列回路は、スイッチング素子１３の動作中に電圧駆動素子２２又は電圧駆動素子２３をオフしたときに、ソレノイド２０，２１のインダクタンスＬ分による過電圧（サージ電圧）が電圧駆動素子２２，２３に印加されるのを防止する役割を果たす。
【００３２】
この実施の形態では、油圧回路制御装置からの信号により、駆動すべきソレノイド２０，２１に対応する一方のスイッチ素子２４，２５がオン状態に保持され、その状態でスイッチング素子１３が制御される。ソレノイド２０，２１がショートすると、前記実施の形態と同様に電圧駆動素子２２，２３のゲート・ソース間電圧Ｖｇｓが低下し、ドレイン・ソース間電圧Ｖｄｓが大きくなる。電圧駆動素子２２，２３を単に切替手段として使用する場合は、ゲートに供給される電圧は１５Ｖ程度と比較的高いため、ゲート・ソース間電圧Ｖｇｓが１〜２Ｖ程度低下しても、図３（ｂ）に示すグラフから明らかなように、ドレイン・ソース間電圧Ｖｄｓの増加割合は小さい。しかし、ゲートに供給される電圧は５Ｖ程度のため、ゲート・ソース間電圧Ｖｇｓが１〜２Ｖ程度低下しても、ドレイン・ソース間電圧Ｖｄｓの増加割合は大きくなる。その結果、ドレイン電流Ｉｄが小さな値で飽和状態となり、検出回路１８による過電流の検出時ｔ１までに遅れＴがあっても、スイッチング素子１３に過大な電流が流れることが防止される。
【００３３】
この実施の形態では前記実施の形態の（１）〜（３）の効果の他に次の効果を有する。
（４）  複数のソレノイド２０，２１を１個のスイッチング素子１３に選択的に接続して駆動する構成において、ソレノイド２０，２１の接続状態を切り替える切替手段が、ソレノイド２０，２１のショート時にスイッチング素子１３に過大な電流が流れるのを防止する保護回路の主要部を構成している。従って、複数のソレノイド２０，２１を駆動する制御回路１１において、保護回路を構成する際に追加の素子が少なくて簡単に製造できる。
【００３４】
（５）  スイッチング素子１３とバッテリ１２のマイナス側端子との間に並列に接続された各ソレノイド２０，２１に対してダイオードＤ２，Ｄ３とツェナーダイオードＺＤ１，ＺＤ２の直列回路が並列に接続されている。従って、スイッチング素子１３の動作中に電圧駆動素子２２，２３をオフにした際、ソレノイド２０，２１のインピーダンスＬ分によるサージ電圧が電圧駆動素子２２，２３に印加されるのを防止することができる。
【００３５】
実施の形態は前記に限らず、例えば次のように構成してもよい。
○  電圧駆動素子１７，２２，２３としてＮチャネルのＭＯＳＦＥＴに代えてＰチャネルのＭＯＳＦＥＴを使用する。この場合、ソレノイド１４，２０，２１をスイッチング素子１３よりバッテリ１２のプラス端子側に接続する。また、電圧駆動素子１７，２２，２３はソレノイド１４，２０，２１よりバッテリ１２のプラス端子側に接続する。例えば、２個のソレノイド２０，２１を使用する第２の実施の形態において電圧駆動素子２２，２３としてＰチャネルのＭＯＳＦＥＴを使用する場合は、図５に示すように、スイッチング素子１３をソレノイド２０，２１よりバッテリ１２のマイナス端子側に接続する。電圧駆動素子２２，２３はソレノイド２０，２１よりバッテリ１２のプラス端子側に接続する。検出回路１８は電圧駆動素子２２，２３よりバッテリ１２のプラス端子側に接続する。この構成では、例えば、ソレノイド２０の駆動状態でソレノイド２０がショートしてシャント抵抗Ｒｓに流れる電流が増加してＶRが増加すると、ソース・ゲート間電圧Ｖｓｇが低くなってソース・ドレイン間電圧Ｖｓｄが上昇し、電圧駆動素子２２を流れる電流Ｉｄが抑制される。従って、ソレノイド２０のショートから検出回路１８による過電流の検出時までに遅れがあっても、スイッチング素子１３に過大な電流が流れるのを防止できる。
【００３６】
○  電圧駆動素子１７，２２，２３としてＭＯＳＦＥＴに代えてＩＧＢＴを使用してもよい。
○  複数のソレノイドを選択的に切り替えて使用する構成において、駆動すべきソレノイドを選択する切替手段と、保護回路を構成する電圧駆動素子とを別個に設けてもよい。
【００３７】
○  スイッチング素子１３としてＭＯＳＦＥＴを用いたが、スイッチング機能を有していれば特に限定されず、例えば、バイポーラトランジスタ、ＳＩＴ（静電誘導トランジスタ）やＩＧＢＴ、あるいはサイリスタ等の他のスイッチング素子を使用してもよい。
【００３８】
○  前記実施の形態では、フォークリフトの油圧回路のソレノイド弁のソレノイド駆動用のスイッチング素子の保護回路に適用したが、他のソレノイドを駆動する場合に適用してもよい。
【００３９】
○  また、産業車両に限らず、一般の電気機器におけるソレノイド駆動用のスイッチング素子の保護回路に適用してもよい。
前記実施の形態から把握できる技術的思想（発明）について以下に記載する。
【００４０】
（１）  前記電圧駆動素子はＭＯＳＦＥＴである。
（２）  前記ＭＯＳＦＥＴはＮチャネル構造である。
【００４１】
（３）  前記ソレノイドはフォークリフトのリフトシリンダの上昇用ソレノイド及び下降用ソレノイドである。
【００４２】
【発明の効果】
以上詳述したように、各請求項に記載の発明によれば、体格及びコストの面で不利なコイルを使用せずに、ソレノイドのショート時にソレノイド駆動用のスイッチング素子に過大な電流が流れるのを防止することができる。
【図面の簡単な説明】
【図１】  第１の実施の形態の保護回路を示す回路図。
【図２】  検出回路の作用を説明するグラフ。
【図３】  （ａ）及び（ｂ）は電圧駆動素子のＶｇｓ、Ｖｄｓ，Ｉｄの関係を示すグラフ。
【図４】  第２の実施の形態の保護回路を示す回路図。
【図５】  別の実施の形態の保護回路を示す回路図。
【図６】  従来の保護回路を示す回路図。
【図７】  スイッチング素子に流れる電流の時間変化を示すグラフ。
【符号の説明】
Ｉｄ…ドレイン電流、Ｒｓ…保護回路を構成するシャント抵抗、Ｖｃ…バイアス電圧、Ｖｇｓ…ゲート・ソース間電圧、１１…制御回路、１２…電源としてのバッテリ、１３…スイッチング素子、１４，２０，２１…ソレノイド、１６…駆動回路、１７，２２，２３…保護回路を構成する電圧駆動素子、１８…同じく検出回路、１９…同じく制御回路としてのアンドゲート、２４，２５…スイッチ素子。
【図１】
0003870808.tif 000002
【図２】
0003870808.tif 000003
【図３】
0003870808.tif 000004
【図４】
0003870808.tif 000005
【図５】
0003870808.tif 000006
【図６】
0003870808.tif 000007
【図７】
0003870808.tif 000008