(57)【特許請求の範囲】
【請求項１】
基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソード上に、所定の反応ガスとの反応によって体積膨張を生じさせる副生成物を生成する体積膨張誘発層を形成する段階と、
前記体積膨張層の上に、基板から浮遊させる所定の積層構造物を形成するための電極物質層を形成する段階と、
前記電極物質層の上に、前記所定の積層構造物に前記反応ガスを供給するためのホールを形成する段階と、
前記ホールに前記反応ガスを供給することにより、この反応ガスと前記体積膨張誘発層とを接触させて体積膨張誘発層から生成された副生成物により前記電極物質層を局所的に浮遊させる段階と、
前記ホールを通して前記副生成物を除去することにより、前記電極物質層で局所的に浮遊した部分を基板から完全に分離させる段階と、を含むことを特徴とする基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項２】
前記体積膨張誘発層は、触媒層及びこの触媒層と接する非晶質物質を含んで構成されることを特徴とする請求項１に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項３】
前記触媒層は、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選ばれた少なくとも１種の金属で構成されることを特徴とする請求項２に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項４】
前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項２に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項５】
前記副生成物の除去は、焼成工程、または、ガスプラズマを用いた焼結工程によって行われることを特徴とする請求項１に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項６】
前記反応ガスは、一酸化炭素ガス及び水素ガスの混合ガスで構成されることを特徴とする請求項１から請求項５の何れか１項に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項７】
前記反応ガスは、化学気相蒸着（ＣＶＤ）法により供給されることを特徴とする請求項６に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項８】
基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソードの上に触媒層を形成する段階と、
前記触媒層の上に非晶質物質層を形成し、この非晶質物質層に前記触媒層の一部を露出させる開口部を形成する段階と、
前記開口部を通して水素及び炭化水素ガスを含む反応ガスを供給し、前記開口部及びその周辺部の前記非晶質物質層と触媒層との間に非晶質炭素を生成させて堆積させることにより所定の炭素層を形成させて、この炭素層によって前記非晶質物質層を前記基板から浮遊させる段階と、
前記開口部を通して前記炭素層を除去し、前記開口部及びその周辺部の前記非晶質物質層を局所的に前記基板から浮遊させる段階と、を含むことを特徴とする基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項９】
前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項８に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項１０】
前記触媒層は、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選ばれた少なくとも１種を含む金属で構成されることを特徴とする請求項８に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項１１】
前記炭素層の除去は、焼成工程、または、ガスプラズマによる焼結工程により行われることを特徴とする請求項８に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項１２】
前記反応ガスは、一酸化炭素ガス及び水素ガスの混合ガスで構成されることを特徴とする請求項８から請求項１１の何れか１項に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項１３】
前記反応ガスは、化学気相蒸着（ＣＶＤ）法により供給されることを特徴とする請求項１２に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
【請求項１４】
基板から浮遊した構造物を有する積層体を含むゲート電極の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソードの上に触媒層を形成する段階と、
前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、
前記非晶質物質層の上にゲート電極を形成する段階と、
前記ゲート電極に、基板に向かって鉛直方向にホールを形成し、前記触媒層またはカソードの表面を局所的に露出させる段階と、
前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質層とその下部の触媒層との間に炭素層を成長させてこの炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、
前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及びゲート電極を局所的に基板から浮遊させる段階と、を含むことを特徴とする基板から浮遊した構造物を含むゲート電極の製造方法。
【請求項１５】
前記触媒層を形成する段階の前に、前記カソードの上に前記ホールに対応する位置にある開口部、または、前記ホールの軸心方向と同一の軸上に位置する開口部を有する、所定厚さの絶縁層を形成する段階を、さらに含むことを特徴とする請求項１４に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項１６】
前記触媒層は、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選択された少なくとも１種を含む金属で構成されることを特徴とする請求項１４に記載の電界放出素子において基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項１７】
前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項１４に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項１８】
前記炭素層の除去は、焼成工程、または、ガスプラズマによる焼結工程により行われることを特徴とする請求項１４に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項１９】
前記反応ガスは、化学気相蒸着（ＣＶＤ）法により供給されることを特徴とする請求項１４から請求項１８の何れか１項に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項２０】
基板から浮遊した構造物を有する積層体を含むゲート電極の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソードの上に所定厚さのゲート絶縁層を形成する段階と、
前記ゲート絶縁層の上にゲート電極を形成する段階と、
前記ゲート電極の上に所定厚さの上部絶縁層を形成し、この上部絶縁層に開口部を設けて、この上部絶縁層の下に位置するゲート電極を露出させる段階と、
前記上部絶縁層の開口部の底面に露出したゲート電極の上面に、触媒層を形成する段階と、
前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、
前記非晶質物質層の上に第２ゲート電極を形成する段階と、
前記第２ゲート電極に、前記開口部に対応する位置で基板に向かって鉛直方向にホールを形成して、前記触媒層、または前記カソードを局所的に露出させる段階と、
前記基板を加熱しながら、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質層とその下部に位置する前記触媒層との間に炭素層を成長させて、この炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、
前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及びゲート電極を局所的に前記基板から浮遊させる段階と、を含むことを特徴とする基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項２１】
前記触媒層は、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選ばれた少なくとも１種を含む金属で構成されることを特徴とする請求項２０に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項２２】
前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項２０に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項２３】
前記炭素層を除去する工程は、焼成工程、または、ガスプラズマによる焼結工程により行われることを特徴とする請求項２０に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項２４】
前記反応ガスは、化学気相蒸着（ＣＶＤ）法により供給されることを特徴とする請求項２０から請求項２３の何れか１項に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
【請求項２５】
基板から浮遊した構造物を有する積層体を含むゲート電極を備えた電解素子の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソードの上に所定厚さのゲート絶縁層を形成する段階と、
前記ゲート絶縁層の上にゲート電極を形成する段階と、
前記ゲート電極の上に所定厚さの上部ゲート絶縁層を形成し、この上部絶縁層に開口部を設けてこの開口部の下部に位置するゲート電極を露出させる段階と、
前記上部ゲート絶縁層の開口部の底面に露出したゲート電極の上面に触媒層を形成する段階と、
前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、
前記非晶質物質層の上に第２ゲート電極を形成する段階と、
前記第２ゲート電極に、前記開口部に対応する位置で基板に向かって鉛直方向にホールを形成して前記触媒層または前記カソードを局所的に露出させる段階と、
前記基板を加熱しながら、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質とその下部に位置する前記触媒層との間に炭素層を成長させて、この炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、
前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及び第２ゲート電極を局所的に基板から浮遊させる段階と、
前記ホール及び前記第２ゲート電極の上面にフォトレジストを供給し、前記ホール内にこのフォトレジストを注入して第２ゲート電極の上に所定厚さのフォトレジスト膜を形成する段階と、
前記ホール内に形成されたフォトレジスト膜を除去する段階と、
前記ゲート電極の上に触媒層を成長させて、前記ホールの底面に露出した前記カソードの上にカーボンナノチューブ成長用の触媒層を形成する段階と、
前記触媒層の上にカーボンナノチューブ物質を蒸着して、前記ホールの底面に位置する触媒層にカーボンナノチューブ構造物を形成する段階と、
前記ホールの外側のフォトレジスト膜及びこのフォトレジスト膜の上部に形成された触媒層等の不要成分を除去する段階と、を含むことを特徴とする基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
【請求項２６】
前記触媒層は、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選ばれた少なくとも１種を含む金属で構成されることを特徴とする請求項２５に記載の基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
【請求項２７】
前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項２５に記載の基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
【請求項２８】
前記炭素層の除去は、焼成工程、または、ガスプラズマによる焼結工程により行われることを特徴とする請求項２５に記載の基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
【請求項２９】
前記反応ガスは、化学気相蒸着（ＣＶＤ）法により供給されることを特徴とする請求項２５から請求項２８の何れか１項に記載の基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板の表面から浮いた状態のドーム形構造物の形成方法、及びこの構造物を有する電界放出素子（ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｄｅｖｉｃｅ；以下、「ＦＥＤ」という）の製造方法に関する。
【０００２】
【従来の技術】
従来のＦＥＤは、一連のいわゆる半導体工程、すなわち、カソードを形成する工程、ゲート絶縁層を成膜する工程、及びゲート電極を形成する工程等を経て製造されている。その中で、ゲート電極からカソードの頂部までを貫通するゲートホールが、フォトレジスト膜を形成する工程、所定のマスクを介して露光を行う工程、及びドライエッチング工程またはウェットエッチング工程等を経て形成され、このゲートホールを通してカソードの頂部が露出される。そして、このゲートホールの底面、すなわちカソードの頂部に、エミッタとして、たとえば、マイクロチップまたはカーボンナノチューブ（以下、「ＣＮＴ」という）が形成される。
【０００３】
図１及び図２は、それぞれ、このＣＮＴを電子放出源として採用した、従来の一般的なＦＥＤの構成を模式的に示す断面図である。また、図３は、マイクロチップを電子放出源として採用し、特に、ドーム状のフォーカス電極が設けられた１例のＦＥＤの構成を模式的に示す断面図である（特許文献１参照）。
なお、図１〜図３では、説明の便宜上、同一の機能をする部材については同一の参照番号が附されている。
【０００４】
図１及び図２に示すように、従来の一般的なＦＥＤは、基板１の上にカソード２が形成され、このカソード２の上にＣＮＴ３が形成されている。そして、基板１の頂部に、カソード２及びＣＮＴ３の位置にゲートホール（または、ゲートウェル）４、４’が設けられているゲート絶縁層５及びゲート電極６が形成されている。
【０００５】
ここで、図１はゲートホール４が「るつぼ状」に形成された例を示し、図２はゲートホール４’が「垂直円筒状」に形成された例を示している。これらのゲートホール４とゲートホール４’の形状の差異は、エッチング法の違いによるものである。すなわち、図１に示すゲートホール４はウェットエッチング法によって形成されたものであり、図２に示すゲートホール４’はドライエッチング法によって形成されたものである。
【０００６】
かかる構造を有する各々のゲートホールにおいて、ゲート絶縁層５の厚さはＣＮＴ３から電子が進行する距離と関連しており、ゲート絶縁層５の厚さが所定の距離よりも薄い場合には、電子を円滑に放出するための電子の制御及び電子の加速が充分に行われない。しかし、このように電子を円滑に放出させることが可能な距離を確保するには、ゲート絶縁層５の厚さを充分に厚くする必要があるが、このゲート絶縁層５は一般に単一の層で構成されるため、このゲート絶縁層５の厚さには限界があり、しかもこのゲート絶縁層５の厚さが厚くなるにつれてコストが増大するという問題がある。
【０００７】
このような問題点を解決するために、前記した構成要素に加えて、真空ブリッジのフォーカス電極７を備えた図３に示すようなＦＥＤが提案されている。このＦＥＤでは、その特性上、ＣＮＴで構成される電子放出源を形成することが難しいため、従来公知のマイクロチップ３’が適用されている。図３に示すような構造を有するＦＥＤにおいては、フォーカス電極７が、フォトレジスト膜を形成する工程、所定のマスクを介して露光を行う工程、金属薄膜を蒸着する工程、及びパターニング行う工程等を経由して形成されるため工程時間が長くなる。しかも、図３に示すようなＦＥＤは構造が比較的複雑なため、前記工程も複雑なものとなる。
【０００８】
また、図３に示すような比較的複雑な構造を有するＦＥＤは、残留応力等に起因して内部構造が脆弱なものとなり易く、その結果、変形し易いという問題点を有している。そして、多数のマイクロチップの集合体で構成されるサブピクセルを調節するに際して、均一な電位が作用するように均一な電極を形成することが難しいという問題点も内在している（特許文献１、特許文献２参照）
【０００９】
【特許文献１】
米国特許第６１３７２１３号明細書（全頁）
【特許文献２】
米国特許第５９７３４４４号明細書（全頁）
【００１０】
【発明が解決しようとする課題】
本発明は前記問題点を解決するためになされたものであって、その目的は、電解放出素子（ＦＥＤ）に用いられるフォーカス電極のように、基板から浮いたドーム状の構造物を容易に形成することができる方法、及びこの構造物が適用されたゲート電極の製造方法、並びにこのゲート電極を備えたＦＥＤの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために、本発明は、基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造するに際し、従来のように、基板から浮遊した構造物の高さに対応する厚さを有する、いわゆる「犠牲層（ａ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ）」を形成して、この犠牲層の上に所望の形状の構造物を形成するのではなく、予め、基板の上に副生成物を生成して体積膨張を生じさせる体積膨張誘発層を形成し、この体積膨張誘発層の上に電極物質層を被覆して比較的単純な形状の構造物を形成した後、この構造物の下に位置する体積膨張誘発層で副生成物を生成させて体積膨張を生じさせ、この体積膨張に対応してこの上に形成された電極物質層を所望の形状に変形させる技術を提供する。
【００１２】
すなわち、本発明に係る第１の態様は、基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造方法であって、基板の上にカソードを形成する段階と、前記カソード上に、所定の反応ガスとの反応によって体積膨張を生じさせる副生成物を生成する体積膨張誘発層を形成する段階と、前記体積膨張層の上に、基板から浮遊させる所定の積層構造物を形成するための電極物質層を形成する段階と、前記電極物質層の上に、前記所定の積層構造物に前記反応ガスを供給するためのホールを形成する段階と、前記ホールに前記反応ガスを供給することにより、この反応ガスと前記体積膨張誘発層とを接触させて体積膨張誘発層から生成された副生成物により前記電極物質層を局所的に浮遊させる段階と、前記ホールを通して前記副生成物を除去することにより、前記電極物質層で局所的に浮遊した部分を基板から完全に分離させる段階とを含む基板から浮遊した構造物を有する電界放出素子用電極の製造方法として構成される。
【００１３】
本発明に係る第２の態様は、前記第１の態様において、触媒はＦｅ−Ｎｉ−Ｃｏ合金であり、非晶質物質は非晶質シリコンであることが望ましい。
【００１４】
また、本発明に係る第３の態様は、前記第２の態様において、触媒は蒸着法により形成され、非晶質物質または非晶質シリコンは、化学気相蒸着（ＣＶＤ）法により形成されることが望ましい。
【００１５】
さらに、本発明に係る第４の態様は、前記第２の態様において、炭酸ガス及び水素ガスの供給は、ＣＶＤ法によりなされることが望ましい。
【００１６】
また、本発明に係る第５の態様は、前記第１の態様において、副生成物の除去を、焼成工程、または、ガスプラズマを用いた焼結工程によって行うことが望ましい。
【００１７】
さらに、本発明に係る第６の態様は、前記第１の態様から第５の態様の何れかにおいて、反応ガスが、一酸化炭素ガス及び水素ガスの混合ガスで構成されることが望ましい。
【００１８】
そして、本発明に係る第７の態様は、前記第６の態様において、反応ガスが、化学気相蒸着（ＣＶＤ）法により供給されることが望ましい。
【００１９】
また、前記目的を達成するための本発明に係る第８の態様は、基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造方法であって、基板の上にカソードを形成する段階と、前記カソードの上に触媒層を形成する段階と、前記触媒層の上に非晶質物質層を形成し、この非晶質物質層に前記触媒層の一部を露出させる開口部を形成する段階と、前記開口部を通して水素及び炭化水素ガスを含む反応ガスを供給し、前記開口部及びその周辺部の前記非晶質物質層と触媒層との間に非晶質炭素を生成させて堆積させることにより所定の炭素層を形成させて、この炭素層によって前記非晶質物質層を前記基板から浮遊させる段階と、前記開口部を通して前記炭素層を除去し、前記開口部及びその周辺部の前記非晶質物質層を局所的に前記基板から浮遊させる段階とを含む基板から浮遊した構造物を有する電界放出素子用電極の製造方法として構成される。
【００２０】
本発明に係る第９の態様は、前記第８の態様において、非晶質物質が、非晶質シリコンで構成されることが望ましい。
【００２１】
また、本発明に係る第１０の態様は、前記第８の態様において、触媒層が、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選ばれた少なくとも１種を含む金属で構成されることが望ましい。
【００２２】
さらに、本発明に係る第１１の態様は、前記第８の態様において、炭素層の除去が、焼成工程、または、ガスプラズマによる焼結工程により行われることが望ましい。
【００２３】
また、本発明に係る第１２の態様は、前記第８の態様から第１１の態様の何れかにおいて、反応ガスが、一酸化炭素ガス及び水素ガスの混合ガスで構成されることが望ましい。
【００２４】
そして、本発明に係る第１３の態様は、前記第１２の態様において、反応ガスが、化学気相蒸着（ＣＶＤ）法により供給されることが望ましい。
【００２５】
また、前記目的を達成するための本発明に係る第１４の態様は、基板から浮遊した構造物を有する積層体を含むゲート電極の製造方法であって、基板の上にカソードを形成する段階と、前記カソードの上に触媒層を形成する段階と、前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、前記非晶質物質層の上にゲート電極を形成する段階と、前記ゲート電極に、基板に向かって鉛直方向にホールを形成し、前記触媒層またはカソードの表面を局所的に露出させる段階と、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質層とその下部の触媒層との間に炭素層を成長させてこの炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及びゲート電極を局所的に基板から浮遊させる段階とを含む基板から浮遊した構造物を含むゲート電極の製造方法として構成される。
【００２６】
本発明に係る第１５の態様は、前記第１４の態様において、触媒層を形成する段階の前に、前記カソードの上に前記ホールに対応する位置にある開口部、または、前記ホールの軸心方向と同一の軸上に位置する開口部を有する、所定厚さの絶縁層を形成する段階をさらに含むことが望ましい。
【００２７】
また、本発明に係る第１６の態様は、前記第１４の態様において、触媒層が、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選択された少なくとも１種を含む金属で構成されることが望ましい。
【００２８】
さらに、本発明に係る第１７の態様は、前記第１４の態様において、非晶質物質が、非晶質シリコンで構成されることが望ましい。
【００２９】
また、本発明に係る第１８の態様は、前記第１４の態様において、炭素層の除去が、焼成工程、または、ガスプラズマによる焼結工程により行われることが望ましい。
【００３０】
そして、本発明に係る第１９の態様は、前記第１４の態様から第１８の態様の何れかの態様において、反応ガスが、化学気相蒸着（ＣＶＤ）法により供給されることが望ましい。
【００３１】
また、前記目的を達成するために、本発明に係る第２０の態様は、基板から浮遊した構造物を有する積層体を含むゲート電極の製造方法であって、基板の上にカソードを形成する段階と、前記カソードの上に所定厚さのゲート絶縁層を形成する段階と、前記ゲート絶縁層の上にゲート電極を形成する段階と、前記ゲート電極の上に所定厚さの上部絶縁層を形成し、この上部絶縁層に開口部を設けて、この上部絶縁層の下に位置するゲート電極を露出させる段階と、前記上部絶縁層の開口部の底面に露出したゲート電極の上面に、触媒層を形成する段階と、前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、前記非晶質物質層の上に第２ゲート電極を形成する段階と、前記第２ゲート電極に、前記開口部に対応する位置で基板に向かって鉛直方向にホールを形成して、前記触媒層、または前記カソードを局所的に露出させる段階と、前記基板を加熱しながら、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質層とその下部に位置する前記触媒層との間に炭素層を成長させて、この炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及びゲート電極を局所的に前記基板から浮遊させる段階とを含む基板から浮遊した構造物を有するゲート電極の製造方法として構成される。
【００３２】
本発明に係る第２１の態様は、前記第２０の態様において、触媒層が、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選ばれた少なくとも１種を含む金属で構成されることが望ましい。
【００３３】
また、本発明に係る第２２の態様は、前記第２０の態様において、非晶質物質が、非晶質シリコンで構成されることが望ましい。
【００３４】
さらに、本発明に係る第２３の態様は、前記第２０の態様において、炭素層を除去する工程が、焼成工程、または、ガスプラズマによる焼結工程により行われることが望ましい。
【００３５】
そして、本発明に係る第２４の態様は、前記第２０の態様から第２３の態様の何れかにおいて、反応ガスが、化学気相蒸着（ＣＶＤ）法により供給されることが望ましい。
【００３６】
また、前記目的を達成するために、本発明に係る第２５の態様は、基板から浮遊した構造物を有する積層体を含むゲート電極を備えた電解素子の製造方法であって、基板の上にカソードを形成する段階と、前記カソードの上に所定厚さのゲート絶縁層を形成する段階と、前記ゲート絶縁層の上にゲート電極を形成する段階と、前記ゲート電極の上に所定厚さの上部ゲート絶縁層を形成し、この上部絶縁層に開口部を設けてこの開口部の下部に位置するゲート電極を露出させる段階と、前記上部ゲート絶縁層の開口部の底面に露出したゲート電極の上面に触媒層を形成する段階と、前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、前記非晶質物質層の上に第２ゲート電極を形成する段階と、前記第２ゲート電極に、前記開口部に対応する位置で基板に向かって鉛直方向にホールを形成して前記触媒層または前記カソードを局所的に露出させる段階と、前記基板を加熱しながら、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質とその下部に位置する前記触媒層との間に炭素層を成長させて、この炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及び第２ゲート電極を局所的に基板から浮遊させる段階と、前記ホール及び前記第２ゲート電極の上面にフォトレジストを供給し、前記ホール内にこのフォトレジストを注入して第２ゲート電極の上に所定厚さのフォトレジスト膜を形成する段階と、前記ホール内に形成されたフォトレジスト膜を除去する段階と、前記ゲート電極の上に触媒層を成長させて、前記ホールの底面に露出した前記カソードの上にカーボンナノチューブ成長用の触媒層を形成する段階と、前記触媒層の上にカーボンナノチューブ物質を蒸着して、前記ホールの底面に位置する触媒層にカーボンナノチューブ構造物を形成する段階と、前記ホールの外側のフォトレジスト膜及びこのフォトレジスト膜の上部に形成された触媒層等の不要成分を除去する段階とを含むゲート電極を備えた電解放出素子の製造方法として構成される。
【００３７】
また、本発明に係る第２６の態様は、前記第２５の態様において、触媒層が、Ｎｉ、Ｆｅ及びＣｏからなる群の中から選ばれた少なくとも１種を含む金属で構成されることが望ましい。
【００３８】
さらに、本発明に係る第２７の態様は、前記第２５の態様において、非晶質物質が、非晶質シリコンで構成されることが望ましい。
【００３９】
また、本発明に係る第２８の態様は、前記第２５の態様において、炭素層の除去が、焼成工程、または、ガスプラズマによる焼結工程により行われることが望ましい。
【００４０】
そして、本発明に係る第２９の態様は、前記第２５の態様から第２８の態様の何れかにおいて、反応ガスが、化学気相蒸着（ＣＶＤ）法により供給されることが望ましい。
【００４１】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の望ましい実施形態を詳細に説明する。なお、以下の説明では、当該技術分野で従来公知の技術や工程については詳細な説明を省略する。
【００４２】
本発明は、基本的に、基板から浮遊した構造を構成するオブジェクト物質層の下部に非晶質物質層を設けるとともに、この非晶質物質層の下部に触媒層を設け、さらに、この触媒層まで延びるホールを形成し、この形態で一酸化炭素ガス及び水素ガスを供給することにより浮遊構造物を形成する工程を含む。
【００４３】
本発明にあっては、基板上に設けられた構造物の下部に、非晶質層及び触媒層を順次配置させ、前記両者の界面または前記触媒層で化学反応を生じさせて副生成物を生成し、この副生成物を前記構造物の下部に堆積させて拡張させることによって、基板から構造物を浮遊させるものである。このような本発明の包括的な概念について、図４〜図７を用いて詳細に説明する。
【００４４】
図４は基板上に所定の構造物を形成して、この基板から前記構造物が浮遊した積層体を形成する方法を説明するための模式的な断面図である。図４に示す積層体の形成では、まず、基板上に１層から構成される所定のベース層１００（あるいは、Ｃｒから構成されるＦＥＤのカソード１０１）の上に触媒層１０２を形成する。
【００４５】
本発明は、このベース層１００について特別に限定するものではなく、基板から浮遊される構造物を支持することができるものであれば、従来公知の各種の積層体または構造物で構成することが可能である。本発明では、Ｎｉ、Ｆｅ及びＣｒからなる群の中から選ばれた少なくとも１種を含む金属、たとえばＩｎｖａｒと呼ばれているＦｅ−Ｎｉ−Ｃｏ合金で触媒層１０２を形成し、この触媒層１０２の上に非晶質物質層１０３として、たとえば非晶質シリコン（ａ−Ｓｉ）１０３を形成することが望ましい。
【００４６】
ここで、触媒層１０２、及び非晶質物質層１０３は、本発明で体積膨張誘発層として機能する。この体積膨張誘発層は、前記したように、所定の反応ガスとして、たとえば比較的高温の一酸化炭素ガス、具体的には所定割合の一酸化炭素ガスと水素ガスとの反応によって生成される副生成物、たとえば非晶質炭素（ａ−Ｃ）１０４の副生成物を生成する。
【００４７】
このとき、非晶質炭素（ａ−Ｃ）１０４を効果的に生成するために、触媒層１０２、及び非晶質物質層１０３から構成される体積膨張誘発層を所定温度以上に昇温した後、所定時間保持して降温させる。このようにして行われる非晶質炭素の生成は、後記するような所望の形状で基板から浮遊した構造に変形されるオブジェクト物質層を浮遊させて変形させるためのものである。
【００４８】
すなわち、図５に示すように、非晶質物質層１０３から触媒層１０２の表面、またはベース層１００に到るまで、ホールまたはウェル１０３’を形成した後、一酸化炭素ガス及び水素ガスの混合ガスを供給することにより、図６に示すように、副生成物、すなわち非晶質炭素（ａ−Ｃ）１０４が非晶質シリコン（ａ−Ｓｉ）１０３の下部で生成して堆積し、その結果、前記体積膨張誘発層が膨張（拡大）する。
【００４９】
このような体積膨張誘発層の膨張によって前記非晶質シリコン（ａ−Ｓｉ）１０３はドーム状に変形され、その後、図７に示すように、非晶質炭素（ａ−Ｃ）１０４が除去されると、非晶質シリコン（ａ−Ｓｉ）１０３で浮遊した部分がベース層１００から完全に浮いた状態となる。そして、この状態でこの部分に比較的高温の水素ガスや酸素ガスのプラズマを供給すると、前記非晶質炭素（ａ−Ｃ）１０４がＣＯ2等のガス状に酸化されて前記非晶質炭素（ａ−Ｃ）１０４が除去される。あるいは、本発明にあっては、これ以外の工程として、たとえば、高温で行われる焼成の工程により前記非晶質炭素を除去することも可能である。
【００５０】
図８（Ａ）、（Ｂ）は、図６に示す本発明に含まれる工程で形成された非晶質炭素（ａ−Ｃ）の走査型電子顕微鏡（ＳＥＭ）観察写真を示す図であって、図８（Ａ）はドーム状の構造物の外観を示し、図８（Ｂ）は、このドーム状の構造物の内部に非晶質炭素（ａ−Ｃ）の副生成物が生成されて堆積された状態を示している。
【００５１】
また、図９（Ａ）、（Ｂ）は、図７に示す工程、すなわち酸素ガスによって前記非晶質炭素（ａ−Ｃ）が除去された状態を示すＳＥＭ観察写真であって、図９（Ａ）は、前記ドーム状の構造物の外観を示し、図９（Ｂ）は、前記ドーム状の構造物内の非晶質炭素（ａ−Ｃ）が除去された状態を示している。図９（Ｂ）に示すように、ドーム状の構造物の底面に非晶質炭素（ａ−Ｃ）が残留していることがわかる。本発明では、この非晶質炭素（ａ−Ｃ）の残留物の量が、素子が所望の性能を発揮するための許容範囲内に抑えられるように調節されることが望ましい。
【００５２】
以上のような、基板から浮遊した構造物の形成は、各種の分野に適用することが可能である。たとえば、ＦＥＤのように電子放出源から所定距離離隔されて配置されるゲート電極、またはウェーハレベルでＭＥＭＳ（ｍｉｃｒｏ  ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍｓ）技術による立体構造物、たとえばＲＦスイッチの駆動電極等の形成に適用することができる。前記した包括的な本発明に係る方法は、このような具体的な適用分野に制限されるものではなく、これを応用したあらゆる分野に亘ってその技術的範囲を包括する。
【００５３】
図１０〜図１７は、本発明に係る浮遊構造のゲート電極を備えるＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図である。
なお、ここでは、説明の便宜上、ベース層１００またはカソード１０１を支持する基板を省略して示している。また、ここに示す基板は、従来公知のガラスまたは石英から構成されたものである。
【００５４】
まず、図１０に示すように、カソード１０１の上に開口部１１１を有するＳｉＯ2ゲート絶縁層１１０を形成する。このゲート絶縁層１１０の形成には、化学気相蒸着（ＣＶＤ）法によってＳｉＯ2を蒸着し、このＳｉＯ2の上にフォトレジスト膜等から構成されるマスクを形成するためのフォトリソグラフィ工程、さらにこのようにして形成したマスクを用いてパターニングを行うエッチング工程等が用いられる。
【００５５】
つぎに、図１１に示すように、絶縁層１１０に設けられた開口部１１１の内側の底面に触媒層１２０を形成する。このとき、触媒層１２０は、絶縁層１１０形成時に用いられたマスク層を利用してリフトオフすれば、開口部１１１の内側の底面、すなわちカソード１０１の露出面のみに形成される。
【００５６】
続いて、図１２に示すように、前記のように積層された構造物の上に非晶質シリコン（ａ−Ｓｉ）１３０及びゲート電極１４０を順次積層する。この非晶質シリコン（ａ−Ｓｉ）１３０は、たとえば化学気相蒸着（ＣＶＤ）法を用いて形成され、ゲート電極１４０は、たとえばＡｌやＣｒ等のターゲットを用いるスパッタリング法または電子ビーム蒸着法等によって形成することができる。このゲート電極１４０は、当然のことながら、ＦＥＤで要求される設計通りにパターニングされるべきであり、このパターニングの方法についての説明は省略する。
【００５７】
さらに、図１３に示すように、ゲート電極１４０からカソード１０１の表面に到るホールまたはウェル１４１を形成する。本発明では、このとき、カソード１０１の表面までホール１４１を形成する、あるいは触媒層１１０の上面までホール１４１を形成することも可能である。図１３に示すホール１４１の底面の点線は触媒層１１０が除去されずに残留可能であるということを意味する。
【００５８】
図１４は、触媒層１２０（図１１及び図１２参照）及び非晶質物質（ａ−Ｓｉ）１３０で生成された副生成物である非晶質炭素（ａ−Ｃ）によって、触媒層１２０及び非晶質物質（ａ−Ｓｉ）１３０から構成される体積膨張誘発層が体積膨脹した状態を示す図である。図１４に示すように、ホール１４１の上部から化学気相蒸着（ＣＶＤ）装置により比較的高温の一酸化炭素ガス及び水素ガスが供給されれば、ホール１４１を通して露出した触媒層１２０及び非晶質シリコン１３０が反応し、非晶質シリコン１３０の下部に副生成物の非晶質炭素（ａ−Ｃ）が生成されて堆積され、その結果、この上部の非晶質シリコン（ａ−Ｓｉ）１３０及びゲート電極１４０がドーム状に変化する。
【００５９】
さらに、図１５に示すように、ホール１４１を通して水素ガス（Ｈ2）または酸素（Ｏ2）プラズマ等が供給されれば、非晶質シリコン（ａ−Ｓｉ）１３０の下部に堆積された非晶質炭素（ａ−Ｃ）が分解して除去される。その結果、ドーム状に変形された非晶質シリコン（ａ−Ｓｉ）１３０及びゲート電極１４０がカソード１０１から浮遊した状態となり、その結果、ドーム状の空洞部１４２が形成される。このとき、本発明にあっては、前記したように、ドーム状構造物の内部の底面に非晶質炭素（ａ−Ｃ）が残留するが、この非晶質炭素の残留物の量は適宜調節されるべきである。
【００６０】
以上説明した工程までが、ＦＥＤにおいて浮遊した構造のゲート電極を形成する本発明に係る一実施形態である。以下に示す工程は、前記したような工程を通して得られた浮遊構造のゲート電極を備えたＦＥＤの製造方法の一実施形態である。
【００６１】
本発明に係る浮遊構造のゲート電極を備えたＦＥＤの製造方法では、まず、図１６に示すように、ドーム状の空洞部１４２の底面、すなわちカソード１０１の上面にＣＮＴを蒸着するために用いる触媒層１５０を形成する。この触媒層１５０の形成は、通常のフォトレジスト膜を利用した従来公知のリフトオフ法により行われる。
【００６２】
つぎに、図１７に示すように、触媒層１５０の上に通常の方法、たとえば直流方式のプラズマ誘起化学気相蒸着（ＤＣ−ＰＥＣＶＤ）法等によりＣＮＴ１６０を形成し、所望の３極構造の電界放出素子を完成する。
【００６３】
図１８は、図１７に示す工程を経て形成されたＣＮＴが、ドーム状の構造物で構成されるゲート電極の下部に形成された状態を示すＳＥＭ観察写真である。図１８に示すように、ＣＮＴが充分に成長しており、このＣＮＴの周辺部には非晶質炭素（ａ−Ｃ）が残留していることがわかる。
【００６４】
また、図１９は、ゲート絶縁層が不要であり、ゲート電極のドーム状構造物以外の部分がカソードと同一平面上に位置しているＦＥＤの構造を模式的に示す図であって、図１９（Ａ）はその斜視図であり、図１９（Ｂ）は図１９（Ａ）のＡ−Ａ線断面図である。このような構造を有するＦＥＤは、図２０〜図２５で説明する工程を経て製造される。
【００６５】
まず、図１９（Ａ）、（Ｂ）に示すように、基板９９の上面にカソード１０１が一方向にストリップ状に延び、このカソード１０１と交差する方向にゲート電極１４０が延びている。実際には、多数のカソード及び、この各々のカソードに対応して直交する多数のゲート電極が格子状に配置されているが、図１９（Ａ）、（Ｂ）では、１つの３極部構造の構成のみを模式的に示している。
【００６６】
カソード１０１及びゲート電極１４０は同一平面上に配置され、カソード１０１とゲート電極１４０との交差部では、ゲート電極１４０がアーチ状またはブリッジ状に形成されてカソード１０１から所定距離離隔されている。そして、ゲート電極１４０でカソード１０１と交差する部位に、ゲートまたはゲートホール１４１が形成されており、その下方に電子放出源としてのＣＮＴ１６０が設けられている。さらに、ゲート電極１４０の下部には、ゲート電極１４０の構造を変形させるための非晶質炭素（ａ−Ｃ）を生成して堆積させるために用いられる非晶質シリコン（ａ−Ｓｉ）１３０が設けられている。
【００６７】
以下、図１９（Ａ）、（Ｂ）に示すようなＦＥＤを得るための本発明に係るＦＥＤの製造工程について、図２０〜図２５を参照しながら具体的に説明する。図２０〜図２５は、１つの３極部の単位構造のみを模式的に示す斜視図である。
【００６８】
まず、図２０に示すように、基板９９の上にストリップ状のカソード１０１を形成する。このとき、カソード物質を蒸着して形成されたカソード物質層のパターニング工程が行われる。
【００６９】
つぎに、図２１に示すように、カソード１０１の上に、触媒層１２０を形成する。この場合も、触媒物質の全面蒸着工程、及びカソード１０１の上の一部のみを残留させるパターニング工程が行われる。
【００７０】
続いて、図２２に示すように、基板９９の全面に非晶質シリコン（ａ−Ｓｉ）１３０を蒸着し、さらに、このように形成された非晶質シリコンの層をパターニングする工程を経て、触媒層１２０を露出させる開口部１３１を形成する。本発明では、開口部１３１の形状を長方形とすることが望ましいが、必要に応じて、他の形状に形成することも可能である。また、非晶質シリコン１３０の上には、ゲート電極を形成するための金属層が形成され、触媒層１２０を露出させる開口部がこの金属層にも同様に形成される。ここでは、この工程については省略する。
【００７１】
さらに、図２３に示すように、化学気相蒸着（ＣＶＤ）装置により比較的高温の水素（Ｈ2）ガス及び一酸化炭素（ＣＯ）ガスを供給し、前記したような過程を経て非晶質炭素（ａ−Ｃ）を生成させて堆積させ、非晶質シリコン（ａ−Ｓｉ）１３０をドーム状に変形させる。
なお、図２４は図２３のＢ−Ｂ線断面図である。
【００７２】
そして、図２５に示すよう構造を得るために、従来公知のフォトリソグラフィの工程を経て非晶質シリコン（ａ−Ｓｉ）１３０及びゲート電極（図示せず）をパターニングする。このパターニングは、いわゆる「エッチバック」の工程として、たとえば、従来公知の焼成装置を用いて行われる。すなわち、この焼成装置に図２３に示すような構造物が形成された基板を挿入して、これに水素または酸素プラズマを通してｍ非晶質シリコン１３０の下部の非晶質炭素（ａ−Ｃ）を除去することにより図２５に示すようなパターニングが形成された構造物が形成される。
【００７３】
このような工程を経た後、カソードの上にＣＮＴを形成させるための触媒層を形成する工程と、さらにこの触媒層の上にＣＮＴを成長させる工程を経て、図１９（Ａ）、（Ｂ）に示すような構造を有するＦＥＤが得られる。
ここで、図２５に示すような構造を形成するためのエッチバックを行う際、エッチバックの深さを適宜調節して非晶質炭素（ａ−Ｃ）の形成時に用いられた触媒層１２０を適度に残留させれば、ＣＮＴを形成するための触媒層を別途形成する工程を省略することができる。
【００７４】
以下では、より効率的な電子放出を具現することが可能なダブルゲート方式、またはフォーカス電極を有するＦＥＤを得るための本発明に係る製造方法について、図２６〜図３３を参照しながら具体的に説明する。図２６〜図３３は、本発明に係る基板から浮遊した構造物を備えた電界放出素子の製造工程を模式的に示す断面図である。
【００７５】
まず、図２６に示すように、基板９９に所定の工程、たとえば、前記したような工程を通してカソード１０１、ゲート絶縁層１１０及びゲート電極１４０を形成し、ゲート電極１４０の上には所定直径ｄの開口部を有する絶縁層として、たとえばシリコンオキシド１７１を形成し、その内側の底面には非晶質炭素（ａ−Ｃ）を生成するための触媒層１２０を形成し、この触媒層１２０の上に非晶質物質として、たとえば非晶質シリコン（ａ−Ｓｉ）１３０、及び第２ゲート電極またはフォーカス電極１７０を形成する。このような積層構造は、当該分野で従来公知の方法によって形成され、ゲート絶縁層１４０の上の積層構造は前記した通りである。
【００７６】
つぎに、図２７に示すように、前記積層構造に垂直にウェル１７２を形成する。このとき、ウェル１７２は、前記シリコンオキシド１７１の開口部の中央部付近に位置し、その底面にはカソード１０１が露出している。
【００７７】
引き続き、図２８に示すように、化学気相蒸着（ＣＶＤ）装置により一酸化炭素ガス及び水素ガスを混合したガス（ＣＯ＋Ｈ2）をウェル１７２内に供給して、触媒層１２０と反応させることにより、非晶質シリコン１３０の下部に非晶質炭素（ａ−Ｃ）を生成させて堆積させ、前記積層構造の上部をドーム状に変形させる。
【００７８】
さらに、図２９に示すように、エッチバックにより前記非晶質炭素（ａ−Ｃ）を除去し、非晶質シリコン（ａ−Ｓｉ）１３０の下部にドーム状の空洞部１７４を設ける。
【００７９】
そして、図３０に示すように、前記積層構造の上からフォトレジストを供給してウェル１７２及びドーム状の空洞部１７４内にこのフォトレジストを埋め込み、頂部に位置する第２ゲート電極１７０の上に、リフトオフのための犠牲層１８０を形成する。
【００８０】
つぎに、図３１に示すように、ウェル１７２内のフォトレジストにフォトリソグラフィ工程を施し、その後、これをエッチング工程で除去する。このとき、ドーム状の空洞部１７４内のフォトレジストは除去されない。
【００８１】
続いて、図３２に示すように、ウェル１７２の底面、すなわちカソード１０１の上面にＣＮＴを形成するための触媒層１５０を形成する。このとき、触媒層１５０は、第２ゲート電極１７０の上に形成されたフォトレジスト１８０の上にも形成される。
【００８２】
最後に、図３３に示すように、ウェル１７２の底面に形成された触媒層１５０の上にプラズマ誘起化学気相蒸着（ＰＥ−ＣＶＤ）法によりＣＮＴ１６０を成長させれば、所望のダブルゲートまたはフォーカス電極を有する４極構造のＦＥＤが完成する。
【００８３】
前記した通り、本発明は、従来の方法とは異なり、まず、基板上に所定の反応ガスとの反応によって体積膨張を生じさせる副生成物を生成する体積膨張誘発層を形成し、この体積膨張誘発層の上に所望の形状を有する構造物を形成するためのオブジェクト物質層を形成するが、このオブジェクト物質層を形成する際、最初から所望の形状に形成せずに比較的単純な形状に被覆した後、このオブジェクト物質層の下部に配置された前記体積膨張誘発層で副生成物を生成させて拡張（体積膨張）させ、これに対応して、この体積膨張誘発層の上に形成されたオブジェクト物質層を所望の形状に変形させる技術を採用している。すなわち、本発明は、本質的に、前記体積膨張誘発層を構成する触媒層及び非晶質物質で生成される副生成物により、前記オブジェクト物質層で構成される積層構造のうち所望の一部のみを変形させ、この変形を通して基板から浮遊した所望の構造物を形成するものである。
【００８４】
ここでは、本発明で好適な幾つかの実施形態について、添付した図面を参照しながら本発明を具体的に説明したが、これらの実施形態は本発明の単なる例示に過ぎず、当業者であれば、本発明がこれらの実施形態のみに限定されるものではないという点が容易に理解されるであろう。したがって、本発明は、これらの実施形態の図面に示される構造及び配列のみに限定されるものではなく、当業者であれば、これらの実施形態に基づいて種々の変形が可能である。
【００８５】
【発明の効果】
以上説明した通りに構成される本発明によれば、以下の効果を奏する。
すなわち、本発明によれば、同一平面内に配置され、しかもゲート電極とカソードとの間で所定の電位差を有する３極管構造の製造が従来の製造方法に比べて容易である。また、本発明で体積膨張誘発層として用いられる非晶質シリコン（ａ−Ｓｉ）は抵抗層の役割を果たす構造としても活用することが可能である。
【００８６】
そして、本発明にあっては、必要に応じて、絶縁層を設けることなく、真空の空間を介在させて、電気的な要素、たとえば、カソードとゲート電極とを絶縁させ、その結果として、電子放出特性を向上させることができる。
【００８７】
また、本発明では、ダブルゲート方式のＦＥＤを製造する際に、セルフアライメント（自己整合）特性を用いることが可能なので、所望の特性を安定して発揮させることができ、しかもその製造が容易である。
【００８８】
さらに、本発明は、化学気相蒸着（ＣＶＤ）法を用いてＣＮＴを選択的に成長させることができるので、成膜またはエッチングの際に膜厚や成膜条件を適宜制御することによって所望の効果を発揮する構造が得られ、さらに、所望の特性を有する構造物が具現される。
【００８９】
そして、本発明は、各ホールまたはピクセルを単位とする領域を選択的にカバーする構造を製造することが可能であり、従来の方法に比べてより多くの工程を省略することが可能である。また、本発明で設けられる各種の開口部は、形状や大きさについて限定されるものではなく、必要に応じてその形状や大きさを適宜調節することにより、各種の構造を比較的容易に形成することができる。
【００９０】
さらに、本発明では、触媒層の厚さを適宜調節する、あるいは、化学気相蒸着（ＣＶＤ）工程の条件を適宜調節することにより、基板上に形成される基板から浮遊した構造物と基板との空間の形態や、前記構造物の高さ、または、前記両者の距離を所望に応じて調節するが可能である。
【００９１】
そして、本発明と当該分野で従来公知の各種の半導体工程技術を駆使すれば、このような空間が形成された構造物を有して新規な特性を発現する半導体装置を具現できるとともに、ＭＥＭＳ等の新しい構造物を具現することも可能である。本発明は、このように半導体装置をはじめとする様々な分野に適用可能であり、また、本発明の原理を用いて新規な種々の構造物を創製することも可能である。
【図面の簡単な説明】
【図１】ＣＮＴを電子放出源として適用した従来の１例のＦＥＤの構成を模式的に示す断面図である。
【図２】ＣＮＴを電子放出源として適用した従来の他の１例のＦＥＤの構成を模式的に示す断面図である。
【図３】米国特許第６１３７２１３号明細書に開示された、マイクロチップを電子放出源として適用し、特にドーム状のフォーカス電極が設けられたＦＥＤの構成を模式的に示す断面図である。
【図４】本発明に係る浮遊構造物の形成方法の工程を模式的に示す断面図であって、基板上に触媒層と非晶質物質層とから構成される積層構造を形成した状態を示す図である。
【図５】本発明に係る浮遊構造物の形成方法の工程を模式的に示す断面図であって、図４に示す非晶質物質層にホールまたはウェルを形成した状態を示す図である。
【図６】本発明に係る浮遊構造物の形成方法の工程を模式的に示す断面図であって、体積膨張誘発層が膨張（拡大）した状態を示す図である。
【図７】本発明に係る浮遊構造物の形成方法の工程を模式的に示す断面図であって、非晶質シリコンで浮遊した部分が基板から完全に浮いた状態を示す図である。
【図８】図６に示す本発明に含まれる工程で形成された非晶質炭素の走査型電子顕微鏡（ＳＥＭ）観察写真を示す図であって、図８（Ａ）はドーム状の構造物の外観を示し、図８（Ｂ）は、このドーム状の構造物の内部に非晶質炭素（ａ−Ｃ）の副生成物が生成されて堆積された状態を示す図である。
【図９】図７に示す工程で非晶質炭素が除去された状態を示すＳＥＭ観察写真であって、図９（Ａ）はドーム状の構造物の外観を示し、図９（Ｂ）はドーム状の構造物内の非晶質炭素が除去された状態を示す図である。
【図１０】本発明に係るＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図であって、カソードの上に開口部を有するＳｉＯ2ゲート絶縁層を形成した状態を示す図である。
【図１１】本発明に係るＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図であって、絶縁層に設けられた開口部の内側の底面に触媒層を形成した状態を示す図である。
【図１２】本発明に係るＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図であって、図１１に示す構造物の上に非晶質シリコン（ａ−Ｓｉ）及びゲート電極を順次積層した状態を示す図である。
【図１３】本発明に係るＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図であって、ゲート電極からカソードの表面に到るホールまたはウェルを形成した状態を示す図である。
【図１４】本発明に係るＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図であって、ａ−Ｓｉで生成された副生成物により体積膨張誘発層で体積膨張が生じた状態を示す図である。
【図１５】本発明に係るＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図であって、非晶質物質層の下部に堆積された非晶質炭素が分解して除去された状態を示す図である。
【図１６】本発明に係るＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図であって、カソードの上面にＣＮＴを蒸着するために用いる触媒層を形成した状態を示す図である。
【図１７】本発明に係るＦＥＤの製造方法における一実施形態の工程を模式的に示す断面図であって、触媒層の上に通常の方法、ＣＮＴを形成して３極構造の電界放出素子が完成した状態を示す図である。
【図１８】図１７に示す工程を経て形成されたＣＮＴが、ドーム状構造物で構成されるゲート電極の下部に形成された状態を示すＳＥＭ観察写真である。
【図１９】ゲート絶縁層が不要かつゲート電極のドーム状構造物以外の部分がカソードと同一平面上に位置しているＦＥＤの構造を模式的に示す図であって、図１９（Ａ）は斜視図であり、図１９（Ｂ）は図１９（Ａ）のＡ−Ａ線断面図である。
【図２０】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を模式的に示す断面図であって、基板の上にストリップ状のカソードを形成した状態を示す図である。
【図２１】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を模式的に示す断面図であって、カソードの上に、触媒層を形成した状態を示す図である。
【図２２】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を模式的に示す断面図であって、基板の全面に非晶質シリコンを蒸着し、さらに、この非晶質シリコンの層をパターニングする工程を経て触媒層を露出させる開口部を形成した状態を示す図である。
【図２３】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を模式的に示す断面図であって、水素ガス及び一酸化炭素ガスを供給して、非晶質炭素を生成させて堆積させ、非晶質シリコンをドーム状に変形させた状態を示す図である。
【図２４】図２３のＢ−Ｂ線断面図である。
【図２５】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を模式的に示す断面図であって、図２３に示す構造物に水素または酸素プラズマを通し、非晶質シリコンの下部の非晶質炭素を除去することによりパターニングが行われた状態を示す図である。
【図２６】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を示す断面図であって、基板にカソード、ゲート絶縁層及びゲート電極を形成し、ゲート電極上に開口部を有する絶縁層を形成し、その内側の底面に触媒層を形成し、この触媒層上に非晶質物質及び第２ゲート電極またはフォーカス電極を形成した状態を示す図である。
【図２７】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を示す断面図であって、図２６に示す積層構造に垂直にウェルを形成した状態を示す図である。
【図２８】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を示す断面図であって、一酸化炭素ガス及び水素ガスを混合したガスをウェル内に供給して、触媒層と反応させることにより、非晶質シリコンの下部に非晶質炭素を生成させて堆積させ、前記積層構造の上部をドーム状に変形させた状態を示す図である。
【図２９】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を示す断面図であって、エッチバックにより図２８に示す非晶質炭素を除去して非晶質シリコンの下部にドーム状の空洞部を設けた状態を示す図である。
【図３０】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を示す断面図であって、図２９に示す積層構造の上からフォトレジストを供給してウェル及びドーム状の空洞部内にフォトレジストを埋め込み、頂部に位置する第２ゲート電極の上に、リフトオフのための犠牲層を形成した状態を示す図である。
【図３１】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を示す断面図であって、ウェル内のフォトレジストにフォトリソグラフィ工程を施し、その後、これをエッチング工程で除去した状態を示す図である。
【図３２】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を示す断面図であって、ウェルの底面、すなわちカソードの上面にＣＮＴを形成するために用いられる触媒層を形成した状態を示す図である。
【図３３】本発明に係るＦＥＤの製造方法における１例の実施形態の工程を示す断面図であって、ウェルの底面に形成された触媒層の上にプラズマ誘起化学気相蒸着法によりＣＮＴを成長させて完成された所望のダブルゲートまたはフォーカス電極を有する４極構造のＦＥＤを示す図である。
【符号の説明】
１        基板
２        カソード
３        ＣＮＴ
３’      マイクロチップ
４、４’  ゲートホール（ゲートウェル）
５        ゲート絶縁層
６        ゲート電極
７        フォーカス電極
９９        基板
１００        ベース層
１０１        カソード
１０２        触媒層
１０３        非晶質シリコン
１０３’      ウェル
１１０        ゲート絶縁層
１１１        開口部
１２０        触媒層
１３０        非晶質シリコン（ａ−Ｓｉ）
１４０        ゲート電極
１４１        ウェル
１４２        ドーム状の空洞部
１５０        触媒層
１６０        ＣＮＴ
【図１】
0004028796.tif 000002
【図２】
0004028796.tif 000003
【図３】
0004028796.tif 000004
【図４】
0004028796.tif 000005
【図５】
0004028796.tif 000006
【図６】
0004028796.tif 000007
【図７】
0004028796.tif 000008
【図８】
0004028796.tif 000009
【図９】
0004028796.tif 000010
【図１０】
0004028796.tif 000011
【図１１】
0004028796.tif 000012
【図１２】
0004028796.tif 000013
【図１３】
0004028796.tif 000014
【図１４】
0004028796.tif 000015
【図１５】
0004028796.tif 000016
【図１６】
0004028796.tif 000017
【図１７】
0004028796.tif 000018
【図１８】
0004028796.tif 000019
【図１９】
0004028796.tif 000020
【図２０】
0004028796.tif 000021
【図２１】
0004028796.tif 000022
【図２２】
0004028796.tif 000023
【図２３】
0004028796.tif 000024
【図２４】
0004028796.tif 000025
【図２５】
0004028796.tif 000026
【図２６】
0004028796.tif 000027
【図２７】
0004028796.tif 000028
【図２８】
0004028796.tif 000029
【図２９】
0004028796.tif 000030
【図３０】
0004028796.tif 000031
【図３１】
0004028796.tif 000032
【図３２】
0004028796.tif 000033
【図３３】
0004028796.tif 000034