(57)【特許請求の範囲】
【請求項１】
Ｄ−ＲＡＭと、該Ｄ−ＲＡＭを制御するメモリ制御回路とをカードに実装することで構成されるＤ−ＲＡＭカードであって、
バッテリと、
カードが本体に装着されるときに、本体から供給される電源をカード電源として選択し、カードが本体から離脱されるときに、上記バッテリをカード電源として選択する選択手段と、
カードが本体から離脱されているか否かを検出する検出手段と、
上記検出手段による本体からの離脱検出時点より第１の遅延時間後に、トライステート構成の出力バッファ回路を介してＤ−ＲＡＭのＣＡＳラインをローレベルに設定する信号を出力する第１のゲート回路部と、上記検出手段による本体からの離脱検出時点より、上記第１の遅延時間より長い第２の遅延時間後に、トライステート構成の出力バッファ回路を介してＤ−ＲＡＭのＲＡＳラインをローレベルに設定する信号を出力する第２のゲート回路部とを備えて、上記検出手段が本体からの離脱を検出するときに、Ｄ−ＲＡＭをセルフリフレッシュモードに設定する設定手段と、
上記検出手段が本体からの離脱を検出するときに、上記メモリ制御回路への電源供給を切断する切断手段とを備えることを、
特徴とするＤ−ＲＡＭカード。
【請求項２】
請求項１記載のＤ−ＲＡＭカードにおいて、
上記検出手段は、本体から供給される電源を監視することで、カードが本体から離脱されているか否かを検出することを、
特徴とするＤ−ＲＡＭカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｄ−ＲＡＭをカードに実装することで構成されるＤ−ＲＡＭカードに関する。
【０００２】
【従来の技術】
最近、Ｓ−ＲＡＭをカードに実装することで構成されるＳ−ＲＡＭカードが使用されつつある。
【０００３】
このＳ−ＲＡＭカードは、コンピュータ装置に着脱自在に装着されるメモリとして機能して、コンピュータ装置から外されると、データをそのまま保持して、フロッピィディスクのような形態で使用されている。
【０００４】
Ｓ−ＲＡＭカードは、消費電力が小さいことから、カード電源としてバッテリを搭載すれば容易に実現でき、これから、最近広く使用されるようになってきたものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、Ｓ−ＲＡＭはメモリ容量が小さくコストも高いことから、Ｓ−ＲＡＭカードはメモリ容量が小さいとともに、コストが高くなるという欠点がある。
【０００６】
これに対して、Ｄ−ＲＡＭはメモリ容量が大きくコストも安いことから、Ｓ−ＲＡＭの代わりにＤ−ＲＡＭをカードに実装していくことが考えられる。
しかしながら、Ｄ−ＲＡＭは消費電力が大きいことから、カード電源として使用するバッテリが大きなものとなり、そのままではカード化できないという問題点がある。
【０００７】
本発明はかかる事情に鑑みてなされたものであって、Ｄ−ＲＡＭをカードに実装することで構成されるＤ−ＲＡＭカードの提供を目的とする。
【０００８】
【課題を解決するための手段】
図１に本発明の原理構成を図示する。
図中、１は本発明により構成されるＤ−ＲＡＭカードである。
【０００９】
この本発明のＤ−ＲＡＭカード１は、Ｄ−ＲＡＭ１０と、Ｄ−ＲＡＭ１０へのアクセスを制御するメモリ制御回路１１と、カード電源として動作するバッテリ１２と、本体から供給される電源か、バッテリ１２から供給される電源のいずれか一方をカード電源として選択する選択手段１３と、本体から供給される電源を監視することなどにより、カードが本体から離脱されているのか否かを検出する検出手段１４と、Ｄ−ＲＡＭ１０をセルフリフレッシュモードに設定する設定手段１５と、メモリ制御回路１１への電源供給を切断する切断手段１６とを備える。
ここで、設定手段１５は、検出手段１４による本体からの離脱検出時点より第１の遅延時間後に、トライステート構成の出力バッファ回路を介してＤ−ＲＡＭのＣＡＳラインをローレベルに設定する信号を出力する第１のゲート回路部と、検出手段１４による本体からの離脱検出時点より、第１の遅延時間より長い第２の遅延時間後に、トライステート構成の出力バッファ回路を介してＤ−ＲＡＭのＲＡＳラインをローレベルに設定する信号を出力する第２のゲート回路部とを備えて、検出手段１４が本体からの離脱を検出するときに、Ｄ−ＲＡＭをセルフリフレッシュモードに設定するという処理を行う。
【００１０】
このように構成される本発明のＤ−ＲＡＭカード１では、選択手段１３は、カードが本体に装着されるときには、本体から供給される電源をカード電源として選択し、カードが本体から離脱されるときには、バッテリ１２から供給される電源をカード電源として選択する。
【００１１】
このとき、設定手段１５は、検出手段１４によりカードが本体から離脱されていることが検出されると、Ｄ−ＲＡＭ１０をセルフリフレッシュモードに設定し、切断手段１６は、検出手段１４によりカードが本体から離脱されていることが検出されると、メモリ制御回路１１への電源供給を切断する。
【００１２】
このようにして、本発明によれば、カードが本体から離脱されるときには、Ｄ−ＲＡＭ１０を低消費電力のセルフリフレッシュモードに設定するとともに、通常のアクセス処理のときに使用するメモリ制御回路１１への電源供給を切断する構成を採ることから、バッテリ１２の電力消費が抑えられるようになるので、小型のＤ−ＲＡＭカード１を実現できるようになる。
【００１３】
【発明の実施の形態】
以下、実施の形態に従って本発明を詳細に説明する。
図２に、本発明のＤ−ＲＡＭカード１の一実施例を図示する。
【００１４】
この実施例のＤ−ＲＡＭカード１は、Ｄ−ＲＡＭ２０と、メモリ制御回路２１と、セルフリフレッシュ制御回路２２と、バッテリ２３と、コンパレータ回路２４と、第１のダイオード２５と、第２のダイオード２６と、スイッチ回路２７とを備える。
【００１５】
このメモリ制御回路２１は、Ｄ−ＲＡＭ２０へのアクセス制御を実行するものであって、Ｄ−ＲＡＭカード１が本体と接続されているときに機能する。セルフリフレッシュ制御回路２２は、コンパレータ回路２４の出力信号に応答してＤ−ＲＡＭ２０をセルフリフレッシュモードに設定するものであって、Ｄ−ＲＡＭカード１が本体から離脱されているときに機能する。
【００１６】
バッテリ２３は、Ｄ−ＲＡＭカード１の電源として動作する。コンパレータ回路２４は、本体から供給される電源の電圧レベルを基準値と比較することで、その電源が供給されているのか否かを検出して、その電源が供給されているときにはハイレベルを示し、供給されていないときにはローレベルを示すカード検出信号を出力する。
【００１７】
第１のダイオード２５は、本体から供給される電源を受け取る。第２のダイオード２６は、バッテリ２３から供給される電源を受け取る。この第１のダイオード２５と第２のダイオード２６の出力はワイヤードＯＲされて、Ｄ−ＲＡＭ２０の電源端子に入力されるとともに、セルフリフレッシュ制御回路２２／コンパレータ回路２４／スイッチ回路２７に供給される。
【００１８】
スイッチ回路２７は、第１のダイオード２５と第２のダイオード２６のワイヤードＯＲ出力を入力信号として、カード検出信号がハイレベルを示すときに、その入力信号をメモリ制御回路２１の電源端子に入力し、ローレベルを示すときに、その入力を遮断する。
【００１９】
図３に、セルフリフレッシュ制御回路２２の一実施例を図示する。
この図に示すように、セルフリフレッシュ制御回路２２は、直列に接続される３つのバッファ回路３０と、その後段に接続されて、制御端子にローレベルが入力されるときに入力信号をＤ−ＲＡＭ２０のＲＡＳラインに出力するトライステート構成の出力バッファ回路３１とからなる第１の回路ライン４０と、１つのバッファ回路３２と、その後段に接続されて、制御端子にローレベルが入力されるときに入力信号をＤ−ＲＡＭ２０のＣＡＳラインに出力するトライステート構成の出力バッファ回路３３とからなる第２の回路ライン４１とで構成される。
【００２０】
この構成に従って、セルフリフレッシュ制御回路２２は、コンパレータ回路２４がローレベルのカード検出信号を出力すると、図４に示すように、先ず最初に、Ｄ−ＲＡＭ２０のＣＡＳラインにローレベルを出力し、続いて、Ｄ−ＲＡＭ２０のＲＡＳラインにローレベルを出力することで、Ｄ−ＲＡＭ２０をセルフリフレッシュモードに設定するのである。
【００２１】
なお、トライステート構成の出力バッファ回路３１，３３を使用するのは、メモリ制御回路２１もまたＤ−ＲＡＭ２０のＲＡＳライン／ＣＡＳラインを使用するから、それに影響を与えないためである。
【００２２】
このように構成される本発明のＤ−ＲＡＭカード１では、カードが本体に装着されるときには、第１のダイオード２５と第２のダイオード２６のワイヤードＯＲは、本体から供給される電源を出力し、コンパレータ回路２４は、ハイレベルのカード検出信号を出力する。
【００２３】
これを受けて、スイッチ回路２７は、本体から供給される電源をメモリ制御回路２１の電源端子に入力するので、メモリ制御回路２１は、動作可能になって、本体からの指示に従ってＤ−ＲＡＭ２０をアクセスしていくとともに、Ｄ−ＲＡＭ２０をリフレッシュしていく。
【００２４】
一方、カードが本体から離脱されるときには、第１のダイオード２５と第２のダイオード２６のワイヤードＯＲは、バッテリ２３から供給される電源を出力し、コンパレータ回路２４は、ローレベルのカード検出信号を出力する。
【００２５】
これを受けて、スイッチ回路２７は、メモリ制御回路２１の電源端子への電源供給を切断し、セルフリフレッシュ制御回路２２は、図４で説明したように、先ず最初に、Ｄ−ＲＡＭ２０のＣＡＳラインにローレベルを出力し、続いて、Ｄ−ＲＡＭ２０のＲＡＳラインにローレベルを出力することで、Ｄ−ＲＡＭ２０をセルフリフレッシュモードに設定する。
【００２６】
このようにして、本発明によれば、カードが本体から離脱されるときには、Ｄ−ＲＡＭ２０を低消費電力のセルフリフレッシュモードに設定するとともに、通常のアクセス処理のときに使用するメモリ制御回路２１への電源供給を切断する構成を採ることから、バッテリ２３の電力消費が抑えられるようになるので、小型のＤ−ＲＡＭカード１を実現できるようになる。
【００２７】
図示実施例に従って本発明を説明したが、本発明はこれに限定されるものではない。例えば、実施例では、本体から供給される電源を監視することで、カードが本体から離脱されているのか否かを検出する構成を採ったが、小さなスイッチ等を使ってこれを検出するものでもよいのである。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、Ｄ−ＲＡＭをカードに実装することで構成されるＤ−ＲＡＭカードを実現できるようになる。このＤ−ＲＡＭカードは、Ｓ−ＲＡＭカードに比べて、メモリ容量が大きくコストも安いという大きなメリットを有している。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の一実施例である。
【図３】セルフリフレッシュ制御回路の一実施例である。
【図４】セルフリフレッシュ制御回路の動作説明図である。
【符号の説明】
１    Ｄ−ＲＡＭカード
１０  Ｄ−ＲＡＭ
１１  メモリ制御回路
１２  バッテリ
１３  選択手段
１４  検出手段
１５  設定手段
１６  切断手段
【図１】
0003980680.tif 000002
【図２】
0003980680.tif 000003
【図３】
0003980680.tif 000004
【図４】
0003980680.tif 000005