(57)【特許請求の範囲】
【請求項１】
シリコン基板に該シリコン基板をエッチングしてなるトレンチを形成するトレンチ形成工程と、
前記トレンチが形成されたシリコン基板をチャンバ内に収容する収容工程と、
前記チャンバ内でプラズマを生成させるプラズマ生成工程と、
前記チャンバ内に、ＳｉＨ４ガス、Ｏ２ガス、およびＮＦ３ガスを共に導入して前記トレンチを絶縁膜で埋め込む成膜工程と、
前記シリコン基板の表面より上の前記絶縁膜を除去して素子間分離構造を得る除去工程と、を含み、
前記成膜工程において、前記ＳｉＨ４ガス及び前記Ｏ２ガスの導入を開始して所定時間経過してから前記ＮＦ３ガスを導入することを特徴とする半導体デバイスの製造方法。
【請求項２】
前記ＮＦ３ガスは、間欠的に導入されることを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記トレンチ形成工程において、前記トレンチの幅が０．１５μｍ以下となるように前記トレンチを形成することを特徴とする請求項１又は２に記載の半導体デバイスの製造方法。
【請求項４】
前記トレンチ形成工程において前記シリコン基板の表面上にマスク層が設けられており、前記マスク層の表面から前記トレンチの底部までの長さと、前記トレンチの幅が下記式：
ｄ／ｔ≧３．０
（上記式中、ｄは、前記マスク層の表面から前記トレンチの底部までの長さを表し、ｔは前記トレンチの幅を表す）を満たすことを特徴とする請求項３に記載の半導体デバイスの製造方法。
【請求項５】
前記成膜工程において、前記ＳｉＨ４ガスに対するＮＦ３ガスの流量比を２以下にすることを特徴とする請求項１〜４のいずれか一項に記載の半導体デバイスの製造方法。
【請求項６】
前記成膜工程において、前記ＳｉＨ４ガスに対するＮＦ３ガスの流量比を０．２以上にすることを特徴とする請求項１〜５のいずれか一項に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に係り、より詳しくは、トレンチ分離（Shallow Trench Isolation:STI）構造を有する半導体デバイスの製造方法に関する。
【０００２】
【従来技術】
超ＬＳＩのような素子が高集積された半導体デバイスにおいては、従来より微細化が図られており、近年、その傾向はますます顕著となっている。このような半導体デバイスの製造においては、半導体基板上に形成される素子間を電気的に分離するために、半導体基板に形成されるトレンチに絶縁膜を埋め込むトレンチ分離（Shallow Trench Isolation:STI）構造を製造する工程が含まれている。
【０００３】
このＳＴＩ構造は一般に、半導体基板にトレンチを形成し、次いで図６（ａ）に示すように、半導体基板１００に形成されたトレンチ１０１内に絶縁膜（例えばＳｉＯ2）１０２を成膜してトレンチ１０１に絶縁膜１０２を埋め込んだ後、半導体基板１００の表面より上の絶縁膜１０２を半導体基板１００の表面まで除去することにより形成される。
【０００４】
【発明が解決しようとする課題】
ところで、半導体デバイスにおいては、上述したように、微細化が図られており、近年では、ＳＴＩ構造におけるトレンチの幅が従来の０．１８μｍから０．１５μｍ以下へと移行しつつある。
【０００５】
しかしながら、０．１５μｍ以下という狭い幅を持つトレンチ１０１に絶縁膜１０２を成膜しようとすると、絶縁膜１０２がトレンチ１０１の上方で張り出す現象（以下、「オーバーハング」と言う）が生じ（図６（ａ）参照）、トレンチ１０１内に、大きなボイド１０３が形成されるといった埋め込み不良が生じる場合があった（図６（ｂ）参照）。このため、素子間で電流のリークが生じたり、最終的に得られる半導体デバイスが動作不良を起こす場合があった。
【０００６】
なお、上述した絶縁膜１０２のオーバーハングの十分な抑制を図るために、高密度プラズマＣＶＤ法を用いて、オーバーハングする部分１０２ａをアルゴン（Ａｒ）でスパッタしながら絶縁膜１０２を形成することも行われているが（図６（ｃ）参照）、この場合でも、絶縁膜１０２中におけるボイドの発生を十分に防止することには至らなかった。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、半導体基板に形成される凹部に埋め込まれた絶縁膜中におけるボイドの形成を十分に防止することができる半導体デバイスの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者等は、上記課題を解決するため鋭意研究を重ねた結果、チャンバ内にプラズマを生成させた後、絶縁膜形成用ガスを導入して、半導体基板に形成された凹部に絶縁膜を成膜する際に、フッ素原子を含む化合物からなるフッ素含有ガスをチャンバ内に導入することにより、絶縁膜中のボイドの形成が十分に防止されることを見出し、本発明を完成するに至った。
【０００９】
すなわち、本発明の半導体デバイスの製造方法は、シリコン基板に該シリコン基板をエッチングしてなるトレンチを形成するトレンチ形成工程と、前記トレンチが形成されたシリコン基板をチャンバ内に収容する収容工程と、前記チャンバ内でプラズマを生成させるプラズマ生成工程と、前記チャンバ内に、ＳｉＨ４ガス、Ｏ２ガス、およびＮＦ３ガスを共に導入して前記トレンチを絶縁膜で埋め込む成膜工程と、前記シリコン基板の表面より上の前記絶縁膜を除去して素子間分離構造を得る除去工程と、を含み、前記成膜工程において、前記ＳｉＨ４ガス及び前記Ｏ２ガスの導入を開始して所定時間経過してから前記ＮＦ３ガスを導入することを特徴とする。
【００１０】
この発明によれば、半導体基板に形成されたトレンチに絶縁膜を成膜するときに、絶縁膜のオーバーハングが十分に抑制され、絶縁膜中におけるボイドの形成を十分に防止することができる。また成膜工程においてチャンバ内にフッ素含有ガスを導入すると、プラズマによって、フッ素含有ガスに由来するフッ素ラジカル等の活性種が生じ、この活性種は、トレンチ内面にフッ素原子の偏積を起こしたり、トレンチ内面をエッチングする傾向がある。本発明によれば、チャンバ内にＳｉＨ４ガス及びＯ２ガスの導入を開始して所定時間経過してからＮＦ３ガスを導入することで、トレンチ側壁にＳｉＯ２膜が成膜され、これが上記活性種に対する保護膜として作用するので、上述したようなトレンチ内面にフッ素原子の偏積が起こったり、トレンチ内面がエッチングされることが十分に防止される。さらに、本発明のようにフッ素含有ガスが窒素原子を含むと、絶縁膜中にＳｉＮが残ることがあるが、このＳｉＮは、絶縁膜の絶縁性に悪影響を与えることが無い。また、フッ素含有ガスが窒素原子を含まない場合に比べて、トレンチ内面へのフッ素原子の偏積やトレンチ内面へのエッチングを十分に防止することもできる。さらにまた、本発明では、上記窒素原子を含むフッ素含有ガスがＮＦ３であるが、これは、ガス１分子中に含まれるフッ素原子数が、例えばＮ２Ｆ２などの窒素原子を含有する他のフッ素含有ガスに比べて多いからである。
本発明において、ＮＦ３ガスは、間欠的に導入することが好ましい。この場合、トレンチ内面へのフッ素原子の偏積やトレンチ内面へのエッチングがより十分に防止される。
【００１１】
上記発明は、前記トレンチ形成工程において、トレンチの幅が０．１５μｍ以下となるように前記トレンチを形成する場合に有効である。これは、トレンチの幅が０．１５μｍ以下の場合に絶縁膜のオーバーハングが起こりやすい傾向があるからである。
【００１２】
なお、本発明において、「トレンチの幅」とは、半導体基板の表面におけるトレンチの側壁間の幅をいうものとする。
【００１３】
上記発明は、前記トレンチ形成工程において半導体基板の表面上にマスク層が設けられており、前記マスク層の表面から前記トレンチの底部までの長さと、前記トレンチの幅が下記式：
ｄ／ｔ≧３．０
（上記式中、ｄは、前記マスク層の表面から前記トレンチの底部までの長さを表し、ｔは前記トレンチの幅を表す）
を満たす場合に特に有効である。
【００１４】
これは、上記ｄとｔが上記関係式を満たす場合に、絶縁膜のオーバーハングが特に起こりやすい傾向があるからである。
【００１９】
前記成膜工程において、前記ＳｉＨ４ガスに対するＮＦ３ガスの流量比を２以下にすることが好ましい。
【００２０】
ＳｉＨ４ガスに対するＮＦ３ガスの流量比が２を超えると、トレンチ内面にフッ素原子の偏積が起こったり、トレンチの内面がエッチングされる傾向がある。
【００２１】
前記成膜工程において、前記ＳｉＨ４ガスに対するＮＦ３ガスの流量比の流量比を０．２以上にすることが好ましい。
【００２２】
前記ＳｉＨ４ガスに対するＮＦ３ガスの流量比が０．２未満になると、絶縁膜のオーバーハングが生じやすくなり、絶縁膜中にボイドが発生する傾向がある。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。
【００２７】
図１（ａ）〜（ｇ）は、半導体基板上にＳＴＩ構造を作製するまでの一連の工程を示す工程図である。
【００２８】
まず、図１（ａ）に示すように、シリコン基板（半導体基板）１を熱酸化してシリコン基板１の表面にシリコン熱酸化膜２を形成する。次いで、シリコン基板１上にシリコン窒化膜３を形成する（マスク形成工程）。
【００２９】
次に、図１（ｂ）に示すように、シリコン熱酸化膜２及びシリコン窒化膜３にパターニングを行い、シリコン基板１の表面を露出させる（パターニング工程）。
【００３０】
その後、図１（ｃ）に示すように、露出されたシリコン基板１に、シリコン窒化膜３をマスク層として、ドライエッチングによりトレンチ（凹部）４を形成する（凹部形成工程）。このとき、トレンチ４の幅ｔは０．１５μｍ以下（例えば０．１３μｍ）とする。これは、後述する成膜工程において、トレンチ４の幅が０．１５μｍ以下になったときに特に絶縁膜であるＳｉＯ2のオーバーハングが起こりやすい傾向があるからである。
【００３１】
また、シリコン窒化膜（マスク層）３の上面からトレンチ４の底部までの長さ（シリコン窒化膜３の上面からの溝の深さ）と、トレンチ４の幅ｔとが下記式：
ｄ／ｔ≧３．０
（上記式中、ｄは、シリコン窒化膜３層の上面からトレンチ４の底部までの長さを表す）
を満たす。上記比（ｄ／ｔ）が３．０未満では、後述する成膜工程において、絶ＳｉＯ2膜５のオーバーハングが起こりやすい傾向がある。
【００３２】
次に、図１（ｄ）に示すように、シリコン基板１上にＳｉＯ2膜５の成膜を行う。成膜方法の詳細については後述する。
【００３３】
次に、図１（ｅ）に示すように、例えば化学機械研磨（Chemical Mechanical Polishing:CMP）によりシリコン窒化膜３の上面まで平坦化する。その後、図１（ｆ）に示すように、シリコン窒化膜３及びシリコン熱酸化膜２をウェットエッチングにより除去する。続いて図１（ｇ）に示すように、ＳｉＯ2膜５の一部を除去してシリコン基板１の表面まで平坦化し、ＳＴＩ構造（素子間分離構造）を得る（除去工程）。
【００３４】
こうしてシリコン基板１にＳＴＩ構造を製造した後は、公知の方法でＭＯＳトランジスタなどの素子を形成し、半導体デバイスを得る。
【００３５】
次に、前述した成膜方法について詳細に説明する。この成膜方法は、高密度プラズマ（High Density Plasma:HDP）式のＣＶＤ装置で行われる。
【００３６】
図２は、上記成膜方法を実施するＨＤＰ式のＣＶＤ装置の一例を示す概略構成図である。ＨＤＰ式のＣＶＤ装置１０は、トレンチ４が形成されたシリコン基板１（以下、「被処理板Ｗ」という）を内部に導入するための導入口１１ａを有するチャンバ１１を備えている。チャンバ１１内には、シリコン基板１を支持する支持部材１２が設けられ、この支持部材１２の上部には、被処理板Ｗを支持部材１２に固定するための静電チャック１３が設けられている。この静電チャック１３には、図示しない直流電源が接続されている。
【００３７】
また、支持部材１２には、被処理板Ｗを持ち上げる（リフトアップ）ためのリフトピン等を有するリフト機構（図示せず）が設けられている。このリフト機構は、帯電した被処理板Ｗをプラズマに接触させて被処理板Ｗから電荷を除去する際に使用される。さらに、チャンバ１１の上部には、ドーム１４がチャンバ１１を覆うように設置されている。このドーム１４上には、ドーム温度を設定するヒータープレート１５及びコールドプレート１６が置かれている。またさらに、チャンバ１１はガス導入口１７ａを有しており、ドーム１４にはガス導入口１７ｂが設けられている。
【００３８】
これらのガス導入口１７ａ，１７ｂは、それぞれガス供給ライン１８ａ，１８ｂを介してガス供給源１９ａ〜１９ｄに接続されており、これらのガス供給源１９ａ〜１９ｄから所定のガスがガス導入口１７ａ，１７ｂを通してチャンバ１１内に導入される。ここで、ガス供給源１９ａ〜１９ｄは、それぞれＳｉＨ4ガス、Ｏ2ガス、Ａｒガス、及びＮＦ3ガスの供給源である。
【００３９】
また、ガス供給ライン１８ａ，１８ｂには、ガス導入口１７ａ，１７ｂに導入される各ガスの量を制御する質量流量コントローラ２０が設けられている。特に、ＳｉＨ4が貯留されるガス供給源１９ａ、及び、ＮＦ3が貯留されるガス供給源１９ｄが接続されたガス供給ライン１８ａ，１８ｂに設けられた質量流量コントローラ２０は、両ガスの流量比を適宜又は所定の値に調整する制御機能を有している。
【００４０】
なお、これらのガスのうちＳｉＨ4ガス及びＯ2ガスは、被処理板Ｗ上にＳｉＯ2膜を形成せしめるための主原料ガス（絶縁膜形成用ガス）である。さらに、ＮＦ3ガスは、ＳｉＯ2膜の成膜時にチャンバ１１内に導入されるものである。
【００４１】
さらに、チャンバ１１の下方には、二枚ブレード式のターボスロットルバルブ２１が格納されたスロットル弁チャンバ２２が、チャンバ１１と連通するように設けられている。このスロットル弁チャンバ２２の下方には、ゲートバルブ２４を介して、チャンバ１１内を真空引きするターボ分子ポンプ２５が設置されており、ゲートバルブ２４を開閉することによって、スロットル弁チャンバ２２とターボ分子ポンプ２５の吸気口とを連通・隔離できるようになっている。このようなターボスロットルバルブ２１、ゲートバルブ２４及びターボ分子ポンプ２５を設けることにより、被処理板Ｗの処理時にチャンバ１１内の圧力が安定に制御される。
【００４２】
また、ターボ分子ポンプ２５の排気口２６は、排気配管２７を介してチャンバ１１内を真空引きするドライポンプ２８に接続されている。また、この排気配管２７と、スロットル弁チャンバ２２に設けられた排気口２９とは、ラフスロットルバルブ３１を有する排気配管３０で接続されている。これらの排気配管２７，３０には、それぞれアイソレーションバルブ３２，３３が設けられている。
【００４３】
さらに、チャンバ１１には、クリーニングガスの供給ライン３４を介してリアクターキャビティ３５に接続されたガス導入口３６が設けられている。このリアクターキャビティ３５は、プラズマを生成するためのマイクロ波ジェネレータ３７を有すると共に、ガス供給ライン３８を介してガス供給源１９ｃと接続されている。また、ガス供給ライン３８には、リアクターキャビティ３５に導入される各ガスの量を制御する質量流量コントローラ３９が設けられている。
【００４４】
またさらに、ドーム１４には、コイル４０ａ，４０ｂ（それぞれサイドコイル及びトップコイル）が取り付けられている。各コイル４０ａ，４０ｂは、それぞれＲＦジェネレータ４１ａ，４１ｂに接続されており、これらのＲＦジェネレータ４１ａ，４１ｂからの高周波電力の印加により、チャンバ１１内にプラズマが生成される。
【００４５】
また、コイル４０ａ，４０ｂとＲＦジェネレータ４１ａ，４１ｂとの間には、ＲＦジェネレータ４１ａ，４１ｂの出力インピーダンスをコイル４０ａ，４０ｂに整合させるマッチングネットワーク４２ａ，４２ｂが設けられている。さらに、静電チャック１３は、マッチングネットワーク４２ｃを介してバイアス用のＲＦジェネレータ４１ｃに接続されている。
【００４６】
次に、このように構成されたＨＤＰ式のＣＶＤ装置１０を用いた成膜方法について説明する。
【００４７】
まず、図１（ｃ）に示す構成を有する被処理板Ｗを導入口１１ａを通してチャンバ１１内に収容し支持部材１２上に載置する（収容工程）。
【００４８】
次に、ゲートバルブ２４を開き、ターボスロットルバルブ２１を所定の角度に開いた状態で、ドライポンプ２８及びターボ分子ポンプ２５によりチャンバ１１内を減圧する。チャンバ１１内の圧力が所定値になった後、ガス供給源１９ｂのＯ2ガスをガス供給口１７ａ，１７ｂからチャンバ１１内に導入する。
【００４９】
次いで、ＲＦジェネレータ４１ｂ，４１ａからコイル４０ｂ，４０ａにこの順で高周波電力を印加し、チャンバ１１内にプラズマを生成させる（プラズマ生成工程）。このとき、被処理板Ｗはプラズマによって加熱される。続いて、静電チャック１３を介して被処理板Ｗに直流電圧を印加して静電チャック１３をＯＮにする。これにより、被処理板Ｗがプラズマシースに対して所定の電位となるように帯電する。
【００５０】
次に、ガス供給源１９ａのＳｉＨ4ガスをガス供給口１７ａ，１７ｂからチャンバ１１内に導入する。チャンバ１１内に導入されたＳｉＨ4ガス及びＯ2ガスは、プラズマによって活性種を生じる。さらに、やや遅れて被処理板Ｗの冷却を開始する。それから、ＲＦジェネレータ４１ｃから静電チャック１３を介して被処理板Ｗにバイアス用の高周波電力を印加する。これにより、ＳｉＨ4、Ｏ2から生じる活性種が支持部材１２上の被処理板Ｗ側に引き込まれ、被処理板Ｗ上に達し、化学反応によって被処理板Ｗの表面にＳｉＯ2が堆積成長し、トレンチ４の内壁面上にＳｉＯ2が成長し、トレンチ４が埋め込まれていく（成膜工程）。
【００５１】
トレンチ４の開口端部近傍、特にシリコン窒化膜３のテーパ部にはＳｉＯ2が堆積し易く、従来は、オーバーハング等によりトレンチ４内のＳｉＯ2膜中にボイドを残した状態でトレンチ４が閉塞されることがあった。
【００５２】
そこで、本実施形態では、上記成膜工程において、ガス供給源１９ｄのＮＦ3ガスをガス供給口１７ａ，１７ｂからチャンバ１１内に導入することとしている。このとき、チャンバ１１内にはプラズマが生成されており、このプラズマは、チャンバ１１内に導入されたＮＦ3ガスから、ＮＦ3ガス由来のフッ素を含む化学種の活性種（フッ素ラジカル、フッ素系ラジカル等）を生成させる。そして、この活性種は、成膜工程においてエッチング剤として作用し、オーバーハングが起り易い部位に堆積したＳｉＯ2が活性種によってエッチングされながら成膜が進行する。このため、成膜工程において、ＳｉＯ2のオーバーハングが十分に抑制され、ＳｉＯ2膜中におけるボイドの生成を十分に防止することができる。
【００５３】
ここで、上記成膜工程において、上記ＮＦ3ガスは、チャンバ１１内にＳｉＨ4ガスを導入して所定時間経過してからチャンバ１１内に導入することが好ましい。
【００５４】
上記成膜工程においてチャンバ１１内にＮＦ3ガスを導入すると、プラズマによって、ＮＦ3ガスに由来するフッ素ラジカル等の活性種が生じる。この活性種は、成膜時におけるＳｉＯ2のオーバーハングしている部位をエッチングし、ＳｉＯ2のオーバーハングを十分に抑制する反面、トレンチ４の側壁にアタッキングして、フッ素原子の偏積を起こしたり、トレンチ４の側壁を過度にエッチングする傾向がある。そのため、チャンバ１１内にＳｉＨ4ガスを所定時間導入することでトレンチ４の側壁にＳｉＯ2膜が成膜され、これが上記活性種に対する保護膜として作用するので、上述したようなトレンチ４の側壁にフッ素原子の偏積が起こったり、トレンチ４の側壁がエッチングされる事態を十分に防止することができる。
【００５５】
ここで、所定時間とは、ＳｉＨ4ガスの流量等に依存し、例えばＳｉＨ4ガスの流量を５０ｓｃｃｍとする場合に８秒である。
【００５６】
チャンバ１１内にＳｉＨ4ガスを所定時間導入する場合は、ＮＦ3ガスは、間欠的に導入することが好ましい。この場合、トレンチ４の側壁へのフッ素原子の偏積やトレンチ４の側壁へのエッチングがより十分に防止される。
【００５７】
ＮＦ3ガスを間欠的に導入する場合、１回あたりの導入時間は、例えば２０秒である。
【００５８】
また、上記成膜工程において、ＳｉＨ4ガスとＮＦ3ガスをともにチャンバ１１内に導入する場合、ＳｉＨ4ガスに対するＮＦ3ガスの流量は、好ましくは２以下であり、より好ましくは１以下である。
【００５９】
このガス流量の比が２を超えると、トレンチ４の側壁にフッ素原子の偏積が起こったり、フッ素プラスマ等の活性種により、トレンチ４の側壁がエッチングされる傾向がある。
【００６０】
また、ＳｉＨ4ガスとＮＦ3ガスをともにチャンバ１１内に導入する場合、ＳｉＨ4ガスに対するＮＦ3ガスの流量の比は、好ましくは０．２以上であり、より好ましくは０．５以上であり、更に好ましくは１．０以上である。このガス流量の比が０．２未満では、ＳｉＯ2膜５中におけるボイドの形成を十分に防止できない傾向がある。
【００６１】
また、ＳｉＯ2膜５の成膜を行っているときのチャンバ１１内の圧力としては、好ましくは５０ｍＴｏｒｒ以下、特に好ましくは１０ｍＴｏｒｒ以下である。このチャンバ１１内の圧力が５０ｍＴｏｒｒを超過すると、ＳｉＯ2膜中におけるボイドの生成を十分に防止できなくなる傾向がある。
【００６２】
またさらに、チャンバ１１内に導入する各ガスの流量としては、以下の条件であると好適である。
［各ガス供給流量の好適条件］
・ＳｉＨ4ガス：２５〜１００ｍＬ／ｍｉｎ
・Ｏ2ガス：５０〜２００ｍＬ／ｍｉｎ
・Ａｒガス：０〜２００ｍＬ／ｍｉｎ
・ＮＦ3ガス：２５〜１００ｍＬ／ｍｉｎ
さらにまた、ＲＦジェネレータ４１ａ，４１ｂから印加する高周波電力の周波数は、好ましくは１．８〜２．２ＭＨｚ、出力は、好ましくは１０００〜５０００Ｗであり、これらは、ＲＦジェネレータ４１ａと４１ｂとで同一であっても異なっていてもよい。一方、ＲＦジェネレータ４１ｃから印加する高周波電力の周波数としては、好ましくは１３．５６ＭＨｚ、出力は、好ましくは１０００〜５０００Ｗ、より好ましくは１５００〜３５００Ｗとされる。
【００６３】
次いで、所定時間、ＳｉＯ2膜の成膜を行った後、ガス供給源１９ａ，１９ｄからのＳｉＨ4ガス及びＮＦ3ガスの導入を停止し、それと同時又は略同時に、ＲＦジェネレータ４１ｃからの高周波電力の印加を停止してバイアス用ＲＦを休止する。この時点で被処理板Ｗ上へのＳｉＯ2膜の成膜を実質的に終了する。その後、被処理板Ｗの冷却を停止し、被処理板Ｗの静電チャック１３を切り、ＲＦジェネレータ４１ａ，４１ｂからコイル４０ａ，４０ｂへの高周波電力の印加を停止する。また、それと共に、ガス供給源１９ｂ，１９ｃからのＯ2ガス及びＡｒガスの導入を停止する。
【００６４】
このような構成を有するＨＤＰ式のＣＶＤ装置１０を用いた半導体デバイスの製造方法によれば、ＳｉＨ4ガスと共にＮＦ3ガスをチャンバ１１内に導入することにより、プラズマによって生成されたフッ素を含む化学種の活性種がエッチング剤として作用しつつＳｉＯ2膜の成膜が行われる。これにより、被処理基板Ｗに形成されたトレンチ４内の特に開口部近傍における、オーバーハングが生じ易い部位に堆積して成長するＳｉＯ2が効果的にエッチングされる。その結果、トレンチ４の幅が小さくなっても、オーバーハングの発生を抑制でき、ＳｉＯ2膜を成膜されたトレンチ４内にボイドが発生することを十分に防止できる。したがって、素子間の電流リークや半導体デバイスの動作不良が十分に防止される半導体デバイスを製造することができる。
【００６５】
なお、本発明の実施形態は、前述した実施形態に限定されるものではない。例えば上記実施形態においては、各ガスのチャンバ１１への導入手順及びＲＦジェネレータからの高周波電力の印加手順は、上述した手順に限定されない。
【００６６】
また、上記実施形態では、フッ素含有ガスとしてＮＦ3ガスを用いたが、ＮＦ3ガス以外に、例えば一フッ化窒素（Ｎ2Ｆ2）ガスでもよく、これらは単独で又は混合して用いることができる。さらに、これらのガスに二フッ化窒素（ＮＦ2）ガスが混合されていてもよい。また、ＳｉＯ2膜中におけるボイドの形成を十分に防止するという観点からは、窒素原子を含まないフッ素含有ガス、例えばフッ化炭素（ＣＦX）、フッ化ケイ素（ＳｉＦX）等を用いることもできる。但し、フッ素含有ガスをフッ化炭素（ＣＦX）とすると、ＳｉＯ2膜５中にカーボンが残り、ＳｉＯ2膜５の絶縁抵抗が低くなる傾向があり、フッ素含有ガスをフッ化ケイ素（ＳｉＦX）とすると、ＳｉＯ2膜５中にＳｉＦが不純物として残り、これが後工程のアニール工程で拡散し、トレンチ４の側壁にフッ素原子の偏積が起こったり、トレンチ４の側壁がエッチングされる傾向がある。これに対して、フッ素含有ガスが窒素原子を含むと、絶縁膜中にＳｉＮが残るが、このＳｉＮは、ＳｉＯ2膜の絶縁性に悪影響を与えることが無い。また、フッ素含有ガスが窒素原子を含まない場合に比べて、トレンチ４の側壁へのフッ素原子の偏積やトレンチ４の内面へのエッチングを十分に防止することもできる。
【００６７】
更に、半導体基板としてシリコン基板１が用いられているが、シリコンに代えて、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰなどを用いることもできる。
【００６８】
次に、本発明の内容を、実施例及び比較例を用いてより具体的に説明する。
【００６９】
【実施例】
（実施例１）
シリコン基板１を熱酸化してシリコン基板１の表面に厚さ約１０ｎｍのシリコン熱酸化膜２を形成した。次いで、シリコン基板１上に厚さ１５０ｎｍのシリコン窒化膜３を形成した。次に、シリコン熱酸化膜２及びシリコン窒化膜３にパターニングを行い、シリコン基板１の表面を露出させた。
【００７０】
その後、ドライエッチングによりシリコン窒化膜３をマスク層として、シリコン基板１に幅０．１３μｍのトレンチ４を形成した。このとき、マスク層であるシリコン窒化膜３の上面からトレンチ４の底部までの長さ（シリコン窒化膜４の表面からの溝の深さ）を約０．４５μｍとした。次に、図２に示すＨＤＰ式のＣＶＤ装置を用いて、以下の成膜条件で、シリコン基板１上にＳｉＯ2膜５を形成した。
[成膜条件]
・チャンバ内圧力：２ｍＴｏｒｒ
・成膜温度：６００℃
・ＳｉＨ4ガス流量：５０ｍＬ／ｍｉｎ
・Ｏ2ガス流量：１００ｍＬ／ｍｉｎ
・ＮＦ3ガス流量：５０ｍＬ／ｍｉｎ
・ＲＦジェネレータ４１ａ（サイド）：周波数２．０ＭＨｚ，出力３５００Ｗ
・ＲＦジェネレータ４１ｂ（トップ）：周波数２．０ＭＨｚ，出力５０００Ｗ
なお、成膜時においては、ＮＦ3ガスは、ＳｉＨ4ガスと同時にチャンバ１１内に導入した。
【００７１】
こうして成膜したＳｉＯ2膜の断面を、走査型電子顕微鏡（日立製作所製Ｓ５０００）により観察した。その結果を図３に示す。
【００７２】
（参考例）
上記成膜条件のうち、ＮＦ3ガスをＳｉＦ４に代えた以外は実施例１と同様にしてシリコン基板上にＳｉＯ２膜を形成した。そして、実施例１と同様にして、成膜したＳｉＯ２膜の断面を観察した。結果を図４に示す。
【００７３】
（比較例１）
上記成膜条件のうち、ＮＦ3ガスの流量をゼロとした以外は実施例１と同様にしてシリコン基板上にＳｉＯ2膜を形成した。そして、実施例１と同様にして、成膜したＳｉＯ2膜の断面を観察した。結果を図５に示す。
【００７４】
上記実施例１、参考例及び比較例１の結果から、成膜工程でＮＦ3を添加しない場合は、ＳｉＯ２膜５において、トレンチ４の内部のみならず、トレンチ４の上方にも大きなボイド５０ができることが分かった（図５参照）。
【００７５】
これに対し、成膜工程でＮＦ3を添加した場合には、ＳｉＯ2膜５において、全くボイドが見られなかった（図３参照）。また、ＳｉＦ4を添加した場合には、ＳｉＯ2膜５において、トレンチ４の内部にボイド５０が見られたが（図４参照）、フッ素含有ガスを添加しない場合に比べるとかなりボイド５０が小さくなっていることが分かった。
【００７６】
（実施例３）
ＳｉＨ4ガスをチャンバ１１内に導入した後、８秒後にＮＦ3ガスを間欠的にチャンバ１１内に導入した以外は実施例１と同様にしてシリコン基板１上にＳｉＯ2膜を形成した。このとき、ＮＦ3ガスをチャンバ１１内に導入する時間は２０秒とし、導入しない時間は８秒とし、これを交互に行った。これにより、ＮＦ3ガスを導入しない始めの８秒間でＳｉＯ2膜を３００Å堆積し、その後ＮＦ3ガスを導入した２０秒間でＳｉＯ2膜を７５０Å堆積した。そして、実施例１と同様にして、成膜したＳｉＯ2膜の断面を観察した。
【００７７】
（実施例４）
ＳｉＨ4ガスをチャンバ１１内に導入した後、４０秒後にＮＦ3ガスをチャンバ１１内に導入した以外は実施例１と同様にしてシリコン基板１上にＳｉＯ2膜を形成した。このとき、ＮＦ3ガスは、チャンバ１１内に１６０秒導入した。これにより、ＮＦ3ガスを導入しない始めの４０秒間でＳｉＯ2膜を１５００Å堆積し、その後ＮＦ3ガスを導入した１６０秒間でＳｉＯ2膜を６０００Å堆積した。そして、実施例１と同様にして、成膜したＳｉＯ2膜の断面を観察した。
【００７８】
実施例３及び実施例４の結果から、ＮＦ3ガスを間欠的に導入しなかった実施例４の場合は、ＳｉＯ2膜５中にボイドは全く見られなかったものの、トレンチ４の側壁へのフッ素原子の偏積が起こっていた。これに対して、ＮＦ3ガスを間欠的に導入した実施例３の場合は、ＳｉＯ2膜５中にボイドは全く見られなかったのみならず、トレンチ４の側壁へのフッ素原子の偏積領域が実施例４の場合よりも十分に小さくなることが分かった。
【００７９】
【発明の効果】
以上説明したように本発明の半導体デバイスの製造方法によれば、絶縁膜のオーバーハングが抑制され、絶縁膜中におけるボイドの形成を十分に防止することができる。このため、素子間の電流リークや半導体デバイスの動作不良が十分に防止された半導体デバイスを製造することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｇ）は、ＳＴＩ構造を有する半導体デバイスを作製するための一連の工程を示す工程図である。
【図２】成膜工程を行うＨＤＰ式のＣＶＤ装置の一例を示す概略断面図である。
【図３】実施例１に係るＳｉＯ2膜を示す断面図である。
【図４】実施例２に係るＳｉＯ2膜を示す断面図である。
【図５】比較例１に係るＳｉＯ2膜を示す断面図である。
【図６】（ａ）は、成膜工程においてＳｉＯ2膜がオーバーハングしている状態を示す断面図、（ｂ）は、成膜工程により得られたＳｉＯ2膜中にボイドが発生している状態を示す断面図である。
【符号の説明】
１…シリコン基板（半導体基板）、４…トレンチ（凹部）、５…ＳｉＯ2膜（絶縁膜）。
【図１】
0003980866.tif 000002
【図２】
0003980866.tif 000003
【図３】
0003980866.tif 000004
【図４】
0003980866.tif 000005
【図５】
0003980866.tif 000006
【図６】
0003980866.tif 000007