(57)【特許請求の範囲】
【請求項１】
基体と、該基体の表面に設けられた導電体よりなる静電電極と、該静電電極を覆う誘電体層とを備えた静電チャックであって、前記基体は１０〜４０℃における熱膨張係数が１．０×１０-6／℃以下で、その厚みが３〜５０ｍｍであり、前記誘電体層は触媒ＣＶＤ法により形成された、Ｓｉを主成分とするアモルファス薄膜からなり、その厚みが０．００１〜０．３ｍｍであることを特徴とする静電チャック。
【請求項２】
前記誘電体層の内部応力が１０8Ｐａ以下である請求項１記載の静電チャック。
【請求項３】
前記基体は希土類酸化物を１〜２０質量％含むコージライトからなることを特徴とする請求項１または２に記載の静電チャック。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造工程において、半導体ウエハ（以下、ウエハと称す）に微細加工を施すエッチング工程や薄膜を形成するための成膜工程、主にフォトレジスト膜に露光するための露光処理工程等において、ウエハを保持する静電チャックに関するものである。
【０００２】
【従来の技術】
静電チャックは、吸着面にウエハを載置して静電電極とウエハとの間に電圧を印可しクーロン力やジョンソン・ラーベック力等の静電気力を発現させてウエハを吸着保持するものである。この種の静電チャックとしては、吸着用の静電電極の上にアルミナ、サファイヤ、窒化アルミニウムなどからなる誘電体を形成したものが提案されている。例えば、特開平１１−５４６０３号公報には窒化アルミニウムからなる静電チャックが開示されている。
【０００３】
また、近年、半導体集積回路の配線は、微細化し集積度が向上している。そして、この様な半導体集積回路を製造するウエハを吸着し固定する静電チャックには、工程中の温度変化に対して寸法変動の小さいことが望まれるようになってきた。
【０００４】
特に、露光工程では１℃の温度変化によって発生する静電チャックの僅かな寸法変化が、半導体集積回路の製造歩留まりを低下させる。そこで、吸着面を備えた静電チャックは低熱膨張材料であることが望まれている。
【０００５】
更に、露光工程では配線パターンの露光を複数回に分けて施すことから、ウエハの位置精度をナノミクロンレベルで制御することが必要とされてきた。そのため、ウエハ温度を出来る限り一定としているが、ウエハの熱膨張による寸法変化をより小さくする必要が出てきた。中でも、ウエハと静電電極間に生じる微小な漏れ電流によって発生するジュール熱によりウエハの温度が変化し、この漏れ電流がウエハ面内で不均一であると、ウエハ面内で温度差が生じ、ウエハの面内で部分的な寸法変化が生じて、ウエハ上の集積回路の精度を上げられないことから、静電電極からウエハへの漏れ電流がウエハの面内で均一であることが重要とされてきた。
【０００６】
コージライトは代表的な低熱膨張材料であり、特公平６−９７６７５号公報には、静電チャックの基体にコージライトを使用する事が開示されている。すなわち、図３に示すように、コージライトなどのセラミックスからなる基体２１の上に電極２２を形成し、その上にアルミナを主体とする誘電体層２３を設け、積層体２４からなる静電チャックを形成している。
【０００７】
更に、特開２００１−３１３３３２公報では、図４（ａ）に示すように、誘電体層２３の裏面に静電電極２２を形成し、基体２１に接着固定した静電チャックが開示されている。この基体２１は１０〜４０℃の熱膨張係数が１．０×１０-6／℃以下と小さいコージライトからなる。
【０００８】
また、図４（ｂ）は、コージライトからなる誘電体層２３と窒化アルミニウム、炭化珪素やムライトからなる基体２１からなる静電チャックや、誘電体層２３と基体２１とを同材質として静電電極２２を埋設した静電チャックが開示されている。
【０００９】
また、特開平７−１３５２４６号公報では、図４（ｃ）に示すように室温〜８００℃における熱膨張係数が４．０×１０-6／℃〜６．０×１０-6／℃である導電性の基体２１の表面に窒化アルミからなる薄膜誘電体層２３を形成した静電チャックが提案されている。
【００１０】
【発明が解決しようとする課題】
これまでの静電チャックでは、静電電極とウエハの間の漏れ電流がウエハ面内で不均一であることから、漏れ電流によるウエハ面内の部分的な加熱によりウエハの一部が発熱しウエハの温度分布が悪くなる虞があった。
【００１１】
また、静電チャックの熱膨張係数が大きいと微妙な温度変化によりウエハの位置がずれるとの問題があった。
【００１２】
更に、温度サイクルにより誘電体層が基体から剥離する虞があった。
【００１３】
つまり、図３に示す静電チャックでは誘電体層２３がアルミナを主体とするセラミックスであり、その熱膨張係数は基体２１をなすコージライトの熱膨張係数の数１０倍以上にも達するため、積層体２４を高温で焼結したのち冷却した際に、誘電体層２３に剥がれが生じる問題があった。また、同時焼結後に常温まで冷却するとウエハ吸着面が歪んで平坦度が低下したり、誘電体層２３と基体２１との間、または、電極２２と誘電体層２３との間に大きな応力が発生したりしており、室内の温度変化で寸法変化が発生すると言う問題があった。
【００１４】
また、図４（ａ）の静電チャックでは、接着剤の熱膨張が誘電体層２３、基体２１と著しく異なるため、接着・加工後に加わる温度変化により１μｍオーダーの寸法変化が生じる問題があった。
【００１５】
更に、図４（ｂ）の静電チャックでは、１３００〜１５００℃の温度の高温で焼成する必要があるため、焼成の際に熱変形して焼結体に０．０５〜１ｍｍの反りが生じ温度分布が悪いとの問題があった。
【００１６】
【課題を解決するための手段】
本発明は上記課題に鑑み、基体と、該基体の表面に設けられた導電体よりなる静電電極と、該静電電極を覆う誘電体層とを備えた静電チャックであって、前記基体は１０〜４０℃における熱膨張係数が１．０×１０-6／℃以下で、その厚みが３〜５０ｍｍであり、前記誘電体層は触媒ＣＶＤ法により形成された、Ｓｉを主成分とするアモルファス薄膜からなり、その厚みが０．００１〜０．３ｍｍであることを特徴とする。
【００１７】
更に、前記誘電体層の内部応力が１０8Ｐａ以下であることを特徴とする。
【００１８】
また、前記基体は希土類酸化物を１〜２０質量％含むコージライトからなることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００２０】
図１は本発明の静電チャックの一例を示す斜視図であり、図２は、図１の断面図である。静電チャック４は、基体１の上面に導電体よりなる静電電極２を備え、該静電電極２を覆う誘電体層３を有しており、誘電体層３の上面をウエハＷを載せる載置面５としている。そして、載置面５に載せられたウエハＷと、静電電極２との間に概ね１００〜１０００Ｖの電圧を印可してウエハＷと静電電極２の間に静電気力を発現させ載置面５にウエハＷを吸着させている。
【００２１】
本発明の基体１は、１０〜４０℃における熱膨張係数が１．０×１０-6／℃以下である。基体１の熱膨張係数が１．０×１０-6／℃以下であれば、１℃の温度変化により基体１が膨張あるいは収縮してもウエハＷの位置ズレをナノミクロン以下に抑えることができる。
【００２２】
例えば、基体１として、石英、Ｍｇ−Ａｌ−Ｓｉを含むコージライト系、Ｌｉ−Ａｌ−Ｓｉを含むＬＡＳ系材料、Ｋ−Ｚｒ−Ｐ−Ｏを含むＫＺＰ系材料、Ａｌ2ＴｉＯ5で表されるチタン酸アルミ等が好ましい。特に、コージライトを主成分とする材料からなる基体１は熱膨張係数が小さく、しかも、ヤング率が大きいことから好適である。すなわち、静電チャックを成膜装置などにネジ等により固定する際に、変形しにくく、微小な温度変化に対し、基体１の膨張や収縮が小さく、載置面５が高精度な平面度を備えた静電チャックを構成することが可能である。
【００２３】
また、基体１の厚みは３〜５０ｍｍとする。特に、厚みを３ｍｍ以上とするのは、静電チャックの載置面の平面度の加工する際に変形しない剛性が必要であり。また、誘電体層３は薄く内部応力が小さいものの、基体１の厚みが３ｍｍを下回ると成膜後の基体１の反りが大きくなる虞があり、誘電体層３の加工時と静電チャック４の使用時の温度差により熱膨張差から変形し、載置面４の平面度を０．００１ｍｍ以下に保ち得ないからである。
【００２４】
基体１の厚みは、軽量・コンパクトを必要とする露光装置のステージとしては５０ｍｍ以下が望ましく、さらに望ましくは３０ｍｍ以下である。
【００２５】
そして、誘電体層３はＳｉを主成分とするアモルファス薄膜とする。半導体デバイスの製造工程において、デバイスの微小な配線に露光したり、成膜する際に誘電体層３がパーティクルとなり飛散し難いからである。すなわち、誘電体層３がＳｉを主成分とする膜であれば、載置面５を洗浄する際に使用されるフッ素や塩素系のガスによって容易に誘電体層３の脱落紛をガス化できるため、ウエハＷ上にパーティクルとして飛散して残留しないからである。
【００２６】
また、Ｓｉを主成分とするアモルファス薄膜とする理由は、結晶質膜は結晶格子間が強固に結合し格子間距離が外部応力で変化し難く、結晶膜に加えられた応力を緩和する機能に乏しいが、Ｓｉを主成分とするアモルファス薄膜は、結晶質膜と異なり格子間距離が一定でなく外部応力に対し格子間距離が変化する機能があり、アモルファス薄膜の内部応力をＳｉの結晶質膜よりも小さくできる。そこで、基体１の熱膨張係数を１．０×１０-6／℃以下としても基体１や静電電極２から誘電体層３が剥がれる虞が小さい。
【００２７】
更に、誘電体層３の厚みは、０．００１〜０．３ｍｍの厚みとする。０．００１ｍｍより小さいとウエハＷと静電電極２に電圧印加の際に誘電体層５が絶縁破壊してしまう虞がある。また、誘電体層３を洗浄した際に、容易に誘電体層３が脱落・消耗し好ましくない。
【００２８】
他方、誘電体層３の厚みが０．３ｍｍより厚いと、基体１と誘電体層３の熱膨張差から成膜後に図６（ａ）に示すような大きな反りが発生し、その後、静電チャックの載置面５を平坦に加工すると図６（ｂ）に示すように、反りに起因する誘電体層３の厚みのバラツキが大きくなる。すると、誘電体層３の厚みの薄い部分は抵抗値が小さくなり静電電極２とウエハＷの間に流れる漏れ電流が局部的に大きくなる。そのため、ウエハＷ面内の漏れ電流のバラツキが大きく、漏れ電流による発熱でウエハＷの温度ムラが発生し、ウエハＷ面内の温度差に起因する熱膨張差からウエハＷの面内の位置がズレて精密な露光ができない虞があるからである。
【００２９】
更に、誘電体層３の内部応力は１０8Ｐａ以下とすることが好ましい。内部応力が１０8Ｐａを超える薄膜では、図６（ａ）に示すように、基体１や静電電極２に成膜した後の反りが大きく、しかも誘電体層３の応力も大きくなり、成膜後に誘電体層３に割れが生じたり、剥離が生じたりする虞がある。特に、露光装置用静電チャックでは、載置面５の平坦度を１μｍ以下とするために誘電体層３を成膜後に平坦化する加工が必要であり、その際に加わる加工応力により誘電体層３が剥がれ易いからである。
【００３０】
また、前記と同様に図６（ｂ）に示すように誘電体層３の内部応力が１０8Ｐａを超える薄膜では、誘電体層３を成膜した後の反りが大きく、誘電体層３を平坦に加工すると、誘電体層３の厚みが不均一となる。誘電体層３の厚みが不均一となると、静電電極２とウエハＷとの間の抵抗がウエハＷの面内で不均一となり、静電チャックとして使用する際に、誘電体層３の抵抗の小さな領域で大きな漏れ電流が流れ、この漏れ電流により発熱しウエハＷの温度不均一を生じる。
【００３１】
尚、この誘電体層３の膜内部の応力は、図５の方法にて測定することが出来る。すなわち、測定試料として長さ４０ｍｍ×幅１０ｍｍ×厚み０．１ｍｍのＡＦ４５製のガラス基板の上に誘電体層３となる膜を１０μｍ程度成膜し、ＡＦ４５ガラスのそり量δから内部応力σを式１によって求めることができる。
σ＝（Ｅ×δ×Ｔｓ2）／（３×（１−ν）×Ｌ2×Ｔｆ）・・・（式１）
Ｅは基体１のヤング率、Ｔｓは基体１の厚み、νは基体１のポアソン比、Ｔｆは誘電体層３の厚みである。
【００３２】
基体１を構成する材料は、コージライトに希土類元素を酸化物換算で１〜２０重量％の割合で含有することが好ましい。希土類元素の含有により、焼結時の緻密化が促進し、相対密度９５％以上の緻密体を容易に得ることが可能となる。これにより、気孔率２％以下となり、基体１から発生するアウトガスが少なく、ＥＵＶ露光やＥＢ露光、およびスパッターなど高真空中で行うプロセスでの使用に好適となる。
【００３３】
次に、前記静電チャック４の製造方法や構成について述べる。
【００３４】
誘電体層３として、内部応力の小さいアモルファス薄膜を製造するためには、触媒ＣＶＤ法等がある。例えば、Ｓｉを主成分とするアモルファス膜（以後はａ−と略す）は、原料ガスであるＨ2／ＳｉＨ4の比や、Ｂ2Ｈ6／ＳｉＨ4の比を小さくすることによって誘電体層３を成膜できる。誘電体層３を形成する膜としては、ａ−Ｓｉ系もしくはａ−Ｓｉ合金系の材料やａ−Ｓｉ・ａ−ＳｉＣ・ａ−ＳｉＮ・ａ−ＳｉＯ・ａ−ＳｉＧｅ・ａ−ＳｉＣＮ・ａ−ＳｉＮＯ・ａ−ＳｉＣＯ・ａ−ＳｉＣＮＯ・ａ−ＡｌＯなどが挙げられる。誘電体層３は、周期表第３ｂ族元素（以下、３ｂ族元素と略す）や第５ｂ族元素（以下、５ｂ族元素と略す）を含有させたり、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）等の元素を含有させたりして電気的特性を調節することが出来る。３ｂ族元素および５ｂ族元素としてはそれぞれホウ素（Ｂ）・リン（Ｐ）が共有結合性に優れ半導体特性を敏感に変えることができる。Ｃ、Ｎ、Ｏ等の元素とともにＢ、Ｐを含有させるには、誘電体層３に３ｂ族元素で０．１〜２００００質量ｐｐｍ含ませることが好ましく、５ｂ族元素であれば０．１〜１００００質量ｐｐｍ含ませることがよい。また、誘電体層３の厚み方向にＣ、Ｎ、Ｏ等の元素含有量を変化させ勾配を設けても良く、その場合には誘電体層３全体の平均含有量が上記範囲内であればよい。
【００３５】
また、膜の内部応力を小さくする方法は、ａ-Ｓｉの成膜の際に、原料ガスの成分量比を変更することによって可能である。すなわち、原料ガスのＨ2/ＳｉＨ4、Ｂ2Ｈ6/ＳｉＨ4比を小さくすることで、内部応力が１０8Ｐａ以下のシリコンを主成分とするアモルファス薄膜を作ることができる。
【００３６】
一方、薄膜製法において、成膜スピードは１０μm／時間程であり、０．３ｍｍ以上の膜を成膜することは、経済的でない。
【００３７】
次に、基体１をコージライトを主体としたセラミックスで作製する製造方法を述べる。１０μｍ以下のコージライト粉末に、平均粒径が１０μｍ以下の希土類元素酸化物粉末を１〜２０質量％、好適には５〜１５質量％、さらに好適には８〜１２質量％の割合で添加することが良い。添加剤を加えないコージライト１００質量％でも、緻密化が可能であるが、焼成温度が高く、焼成可能温度領域が±５℃と非常に狭いために緻密化した材料を安定に作製することが難しい。これに対して、希土類元素を１質量％以上含有すると、焼成時にコージライトの成分と反応して液相を生成することから、焼結性を高める効果があり、低温で焼成可能とすることができる共に、焼成可能温度領域を±２５℃程度まで広げることが出来ることから、量産性を高めることができる。コージライト中に含有させる希土類元素としては、Ｙ、Ｙｂ、Ｌｕ、Ｅｒ、Ｃｅ、Ｎｄ、Ｓｍ等が挙げられる。これらの中でも安価に入手出来る点でＹ、Ｙｂが好適である。
【００３８】
なお、この希土類元素はコージライト結晶の粒界に存在するが、この希土類元素はＲＥ2Ｏ3・ＳｉＯ2またはＲＥ2Ｏ3・２ＳｉＯ2などのシリケート化合物結晶相として存在することが望ましい、これは、粒界相の結晶化により基体１の熱膨張係数を小さくするためである。
【００３９】
電極２を成す導電性の静電電極２は、金属などの導電性材料を用いれば良く、特に製造方法は限定される事は無く、例えばグロー放電分解法・各種スパッタリング法・各種蒸着法・ＥＣＲ法・光ＣＶＤ法・触媒ＣＶＤ法・反応性蒸着法などにより成膜し形成する事が出来る。静電電極２の厚みは、０．０００１〜０．１ｍｍであれば良い。０．０００１ｍｍ以下では静電電極２の平面的な導通が得られない。０．１ｍｍ以上では基体１との熱膨張差のために、基体１との界面に剥がれが生じやすい。特に、基体１の表面である界面はＲａ０．３以上、好ましくは０．７以上とすることで、剥がれが生じにくい静電電極２を形成することができる。
【００４０】
本発明のアモルファス薄膜によって誘電体層３を形成すれば、誘電体層３の内部応力は小さい。そして、誘電体層３を成膜後の基体１の反りは５０μｍ以下となり、誘電体層３の厚みが均一となり、誘電体層３の面内での抵抗バラツキを小さくできる。その結果、ウエハＷの面内温度を均一とすることが可能である。すなわち、誘電体層３を成膜する時の基体１の反りを小さく、誘電体層３の剥離や割れが生じない位置精度の高い静電チャックを製造することができる。
【００４１】
【実施例】
（実施例１）
平均粒径が３μｍのコージライト粉末に、焼結助剤として、Ｙ2Ｏ3、Ｙｂ2Ｏ3、Ｅｒ2Ｏ3、ＣｅＯ2粉末を表１のように調合し、バインダーおよび溶媒を添加して２４時間混合し乾燥し造粒粉体を得た。その後、造粒粉体を金型に充填し９８ＭＰａの圧力にて加圧成形し成形体を作製した。そして、成形体は、還元雰囲気下で炭化珪素質の匣鉢に入れて表１の焼成温度で電気炉にて焼成した。
【００４２】
得られた焼結体を研磨して３×４×１５ｍｍの大きさに研磨加工し、このセラミックスの１０〜４０℃までの平均熱膨張係数をＪＩＳ  Ｒ３２５１―１９９５に規定される方法により測定した、相対密度はＪＩＳ  Ｃ２１４１−１９９２に規定された方法を用いて気孔率、嵩密度を測定し求めた。さらにＪＩＳ  Ｒ１６２０に規定された方法にて測定した粉砕試料の粉体密度を測定し、上記の嵩密度を粉体密度で除して相対密度を算出した。
【００４３】
また、同様の方法で作製した焼結体を外径３２０ｍｍ、厚み１０ｍｍの円板状に研磨加工し、上下面の平面度を１μｍ以下として、上面のほぼ全面にわたって、厚さ１μｍのアルミ膜をスパッタ法にて成膜して静電電極２とした。
【００４４】
次に、基体１を触媒ＣＶＤ装置にセットして、基体温度２６０℃、装置内圧１３．３Ｐａの条件にて、静電電極３の上面にａ−Ｓｉ膜を形成した。Ｓｉ源にはＨ2／ＳｉＨ4混合ガスを用い、Ｈ2、ＳｉＨ4ガスの流量は１００ｓｃｃｍとし、膜の特性をコントロールするために必要に応じてＢ2Ｈ6を０．５％含んだＨ2ガスを供給した。成膜速度は１１．５μｍ／時間であった。
【００４５】
同時に、ＡＦ４５よりなる基板に成膜した誘電体層の内部応力を前述の方法にて測定したところ、２ｘ１０7Ｐａであった。また、成膜部分とステンレス製マスクでマスキングした部分との段差をダイヤルゲージにて測定し成膜した膜の厚みとした。
【００４６】
その後、静電電極を形成した面の平面度を測定した。さらに、誘電体層を錫製ラップ盤上にて１０μｍのダイヤモンドスラリーを用いて、ラップ加工し載置面とした。載置面は、ラップ加工により平面度約１μｍ、表面粗さＲａ０．１に加工した。
【００４７】
吸着力は真空中で２５ｍｍ角のＳｉ板を使い、Ｓｉ板と静電電極間に５００Ｖの直流電圧を印加して、Ｓｉ板を吸着させ、その後Ｓｉ板をロードセルを介して引き剥がした際に加わる力（Ｆ）をロードセルを用いて測定し、ＦをＳｉ板の面積で除して、単位面積あたりの吸着力を算出した。
【００４８】
さらに、２５ｍｍ角のＳｉ板を載置面の全面に移動させて、Ｓｉ板と静電電極の間の電流を漏れ電流として測定し、漏れ電流の最大値と最小値から、その差を漏れ電流差として算出した。
【００４９】
また、静電チャックの位置精度の評価法として、静電チャックを２０℃と３０℃の雰囲気温度内に置き、この温度差でのウエハ変形量を位置ズレとして測定した。
【００５０】
先ず、３００ｍｍのウエハの表面に２００ｍｍ離れた２点の距離を２０℃でレーザーマーキングを行い、２０℃で２点間の距離を測定した。次に、静電チャック上に３００ｍｍウエハを搭載して吸着し、２００ｍｍ離れた２点に３０℃でレーザーマーキングを行い、２０℃で２点間の距離を測定し、その位置ずれを変形量とした。また、直径３００ｍｍのシリコンウエハを３０℃で３０分吸着した後のシリコンウエハ面内の温度分布を赤外線温度測定器で測定しシリコンウエハ内の温度差を測定した。結果を表１に示した。
【００５１】
【表１】
0004028753.tif 000002
【００５２】
本発明の試料Ｎｏ．３〜５、７の熱膨張係数は１．０×１０-6／℃より小さく、基体の厚みは３〜５０ｍｍで、誘電体層はＳｉを主成分としたアモルファス薄膜からなり、膜厚が０．００１〜０．３ｍｍであり、マーキングの位置ずれは１．０μｍ以下で且つ温度差は５℃以下と小さく好ましい静電チャックであった。また、吸着力は１×１０4Ｐａ以上の大きな吸着力を示し、良好な結果であった。
【００５３】
一方、熱膨張係数が１．０×１０-6／℃より大きい試料Ｎｏ．６は、マーキングの位置ずれが２．５μｍと大きく良くなかった。
【００５４】
試料Ｎｏ.１は基体の厚みが１ｍｍと小さく位置ずれが１．１μｍと大きく好ましくなかった。また、試料Ｎｏ.９は基体の厚みが６０ｍｍと大きいことから、ウエハの温度差が１．２℃と大きく、また位置ずれも１．２μｍと大きかった。従って、基体の厚みは３〜５０ｍｍが好ましい事が分った。
【００５５】
試料Ｎｏ.２は誘電体層の厚みが０．０００５ｍｍと小さく、評価中に誘電体層が絶縁破壊した。また、試料Ｎｏ．８は誘電体層の厚みが０．４ｍｍと大きく誘電体層の厚みバラツキが生じ、ウエハの温度バラツキが１．１℃大きく位置ずれも１．１μｍと大きかった。
【００５６】
従って、誘電体層の厚みは０．００１〜０．３ｍｍが好ましいことが分った。
（実施例２）
次に、実施例１の試料Ｎｏ.４と同じ組成で厚み１０ｍｍの基体を用いて、原料ガス流量を変化させて異なる物性の誘電体層を形成し、−１０〜１００℃の熱サイクルを施し、サイクルごとの膜の剥がれを観察した。
【００５７】
加熱、冷却は試料を温冷風試験機にて、３０℃／時間の速度で昇降温し、最高・最低温度で３０分保持した。結果を、表２に示した。
【００５８】
【表２】
0004028753.tif 000003
【００５９】
内部応力が１０8Ｐａ以下の試料Ｎｏ．３１〜３３、３５、３７、３８は、熱サイクル１００回でも剥がれが発生せず良好な結果であった。
【００６０】
しかし、内部応力が１０8Ｐａ以上であった試料Ｎｏ．３４，３６では、１００サイクルで剥がれ生じ、良くなかった。
【００６１】
【発明の効果】
本発明によれば、基体と、該基体の表面に設けられた導電体よりなる静電電極と、該静電電極を覆う誘電体層とを備えた静電チャックであって、前記基体は１０〜４０℃における熱膨張係数が１．０×１０-6／℃以下で、前記基体の厚みが３〜５０ｍｍであり、前記誘電体層は触媒ＣＶＤ法により形成された、Ｓｉを主成分とするアモルファス薄膜からなり、その厚みを０．００１〜０．３ｍｍとしたことによって、静電電極とウエハの間の漏れ電流を小さくし、ウエハの温度分布が小さくなる。
【００６２】
また、静電チャックの熱膨張係数が小さくウエハの位置がずれることを防止できる。
【００６３】
更に、温度サイクルにより誘電体層が基体から剥離することがなく信頼性の高い静電チャックを提供できる。
【図面の簡単な説明】
【図１】本発明の静電チャックを示す斜視図である。
【図２】本発明の静電チャックを示す断面図である。
【図３】従来の静電チャックを示す断面図である。
【図４】（ａ）〜（ｃ）は従来の他の静電チャックを示す断面図である。
【図５】内部応力の測定法を示す図である。
【図６】（ａ）（ｂ）は従来の静電チャックを示す断面図である。
【符号の説明】
１：基体  ２：電極  ３：誘電体層
Ｗ：ウエハ
４：静電チャック  ５：載置面
２１：基体  ２２：電極  ２３：誘電体層
２４：積層体  ２５：載置面  ２６：接着剤
【図１】
0004028753.tif 000004
【図２】
0004028753.tif 000005
【図３】
0004028753.tif 000006
【図４】
0004028753.tif 000007
【図５】
0004028753.tif 000008
【図６】
0004028753.tif 000009