(57)【特許請求の範囲】
【請求項１】
整数ｋをインデックスとする一連の二進シンボルｕｋ＝＋１，−１又はｕｋ＝０，１を非線形性の磁気記録チャンネルに記録して得た信号ａ（ｔ）をサンプリングしてデジタル信号ａ［ｋ］を得、デジタル信号ａ［ｋ］を元データ＾ｕ［ｋ］の検出に適するよう適応的に等化した後、元データを検出する信号検出方法において、
適応型部分応答目標等化器によって前記入力信号ａ［ｋ］を望む形態のチャンネルに適した信号に変換する過程と、
下記式を用いて訓練信号ｔ［ｋ＋１］，ｔ［ｋ−１］，ｔ［ｋ］に非線形性を加えて非線形信号ｆ［ｋ］に変換する非線形性付加過程と、
ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］
−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−１］
−γｔｔ［ｋ−Ｔｔ］−γｉｔ［ｋ−Ｔｉ］
（ここで、αは３次非線形による影響力定数、βは２次非線形による影響力定数、γｔ，γｉは各々トレーリングアンダーシュートとリーディングアンダーシュートによる影響力定数であり、｜α｜，｜β｜，｜γｔ｜，｜γｉ｜は全て１より小さいか等しい値を有する。）
前記非線形信号ｆ［ｋ］を望むチャンネルとコンボリューション（convolution）させて基準信号ｄ［ｋ］を生成する過程と、
前記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算してエラーｅ［ｋ］を出力する過程と、
前記エラーｅ［ｋ］を用いて最小平均二乗法によって前記適応型部分応答目標等化器のタップ係数を等化する係数適応過程と
を具備することを特徴とするデータ貯蔵機器の信号検出方法。
【請求項２】
前記係数適応過程では、前記最小平均二乗法をサインド最小平均二乗法にするために前記適応型部分応答目標等化器の出力信号ｘ［ｋ］の符号を用いて等化係数ｗ［ｉ］を、
ｗ［ｉ］＋２μｅ［ｉ］ｓｇｎ（ｘ［ｋ］）
ｉ＝０，１，２，…，Ｎｅ−１、Ｎｅはできるだけ全てのエラー数）
と更新することによって等化することを特徴とする請求項１記載のデータ貯蔵機器の信号検出方法。
【請求項３】
前記サンド最小平均二乗法を用いる係数適応過程では高速信号処理のために、発生された可能性ある全てのＮｅ個の定数エラー値ｅｃ［０：Ｎｅ−１］と現在のＮｗ個の適応型部分応答目標等化器のタップ係数を用いて下記式
ｗｔ［０：Ｎｗ−１，Ｉ，０］＝ｗ［０：Ｎｗ−１］＋２μｅｃ［ｉ］（１）
（Ｉ＝０，１，２，…，Ｎｅ−１）
ｗｔ［０：Ｎｗ−１，Ｉ，１］＝ｗ［０：Ｎｗ−１］＋２μｅｃ［ｉ］（−１  ）
（Ｉ＝０，１，２，…，Ｎｅ−１）
ｗｔ［０：Ｎｗ−１，Ｉ，２］＝ｗ［０：Ｎｗ−１］
によってＮｗ個の適応型部分応答目標等化器のタップ係数列を２Ｎｅ＋１単位本出力する過程と、
下記の規則
ｗｔ［０：Ｎｗ−１］＝ｗｔ［０：Ｎｗ−１，ｉ，ｊ］
（ここで、ｉは現在発生したエラー値ｅ［ｋ］の予め用意した定数エラー値ｅｃ［０：Ｎｅ−１］に該当するインデックス値であり、ｊはｓｇｎ（ｘ［ｋ］）が１の時は０，−１の時は１であり、０の時は現在エラー値ｅ［ｋ］に関係なく以前のタップ係数となる。）
によって２Ｎｅ単位本に出力されたタップ係数列のうち、ｓｇｎ（ｘ［ｋ］）とエラーｅ［ｋ］値によって決定された１単位のフィルタ係数列を出力する過程と
を具備することを特徴とする請求項２記載のデータ貯蔵機器の信号検出方法。
【請求項４】
前記非線形信号付加過程は、前記磁気記録チャンネルの特性に合わせるために前記訓練信号ｔ［ｋ＋１］，ｔ［ｋ］，ｔ［ｋ−１］の組合がそれぞれ（１，１，１）、（−１，１，−１）、（１，−１，−１）、（−１，−１，１）の場合はαを、（１，−１，１）、（−１，−１，−１）、（−１，１，−１）、（１，１，−１）の場合は−αを出力する過程と、
前記ｔ［ｋ］から前記α又は−αを引く過程と
を具備することを特徴とする請求項１記載のデータ貯蔵機器の信号検出方法。
【請求項５】
整数ｋをインデックスとする一連の二進シンボルｕｋ＝＋１，−１又はｕｋ＝０，１を非線形性磁気記録チャンネルに記録して得た信号ａ（ｔ）をサンプリングしてデジタル信号ａ［ｋ］を得、デジタル信号ａ［ｋ］を元データ＾ｕ［ｋ］の検出に適するよう適応的に等化した後、元データを検出するデータ貯蔵機器の信号検出装置において、
前記入力信号ａ［ｋ］を望む形態のチャンネルに変換する適応型部分応答目標等化器と、
訓練信号ｔ［ｋ＋１］、ｔ［ｋ−１］、ｔ［ｋ］に下記式
ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］
−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−１］
−γｔｔ［ｋ−Ｔｔ］−γｉｔ［ｋ−Ｔｉ］
（ここで、αは３次非線形による影響力定数、βは２次非線形による影響力定数、γｔ、Ｔｉは各々トレーリングアンダーシュートとリーディングアンダーシュートによる影響力定数、｜α｜，｜β｜，｜γｔ｜，｜γｉ｜はいずれも１以下である。）
によって非線形性を加えて非線形信号ｆ［ｋ］を生成する非線形信号付加部と、
前記非線形信号ｆ［ｋ］を望むチャンネルとコンボリューションさせて基準信号ｄ［ｋ］を生成する基準信号生成部と、
前記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算してエラーを出力するエラー検出部と、
前記エラーｅ［ｋ］を用いて最小平均二乗法で前記適応型部分応答目標等化器のタップ係数を等化する係数適応部と
を具備することを特徴とするデータ貯蔵機器の信号検出装置。
【請求項６】
前記適応型部分応答目標等化器から出力される信号から貯蔵機器に記録された元データを検出するために、
ＲＡＭ−ルックアップテーブルの出力信号ｒ１［ｋ］とＦＩＲフィルタの出力信号ｒ２［ｋ］とを合わせた信号ｂ［ｋ］を出力する第１加算器と、
前記適応型部分応答目標等化器の出力信号ｘ［ｋ］から前記第１加算器の出力信号ｂ［ｋ］を減算してｖ［ｋ］を出力する減算器と、
前記減算器の出力信号ｖ［ｋ］を用いて元信号を検出するＰＲクラス４ビタビ検出器と、
前記ＰＲクラス４ビタビ検出器の生存経路からポジティブ経路とネガティブ経路をそれぞれ出力する出力手段と、
前記ポジティブ経路にネガティブ経路を加算する第２加算器と、
前記第２加算器から出力される信号の符号を判別して−１，０，１のうち、一つを決定してｇ［ｋ−１：ｋ−Ｌ］（Ｌはビット比検出器により処理されるコードワードの長さである）を出力する符号判別器と、
前記符号判別器の出力信号中ｇ［ｋ−１：ｋ−Ｌ１］（Ｌ１はルックアップテーブルのアドレス決定のために使用されるビット数である）までの値を用いて前記ＲＡＭ−ルックアップテーブルのアドレスにマッピングされた値をアドレスに変換する変換手段と、
前記変換されたアドレスを用いて予め貯蔵したルックアップテーブルの値ｒ１［ｋ］を出力するＲＡＭ−ルックアップテーブルと、
前記符号判別器の出力信号中ｇ［ｋ−Ｌ１−１：ｋ−Ｌ］と予め決定された信号列ｕ［ｋ：ｋ−Ｎｕ］を用いてｒ２［ｋ］を出力するＦＩＲフィルタと
をさらに具備することを特徴とする請求項５記載のデータ貯蔵機器の信号検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデータ貯蔵機器の信号検出方法及び装置に関する。
【０００２】
【従来の技術】
データ貯蔵機器で再生された信号から元々記録された信号を検出することにおいて、再生信号が非線形要素を多く含んでいると既存の線形フィルタで該非線形要素を取り除いたり、再生信号を望む形態のチャンネルに変換し難くなり、特に非線形性が酷くなるとシステム性能は非常に劣化する。
例えば、磁気、光、光磁気システムのような貯蔵機器のうち、磁気システムでは磁気力が相異なる信号が近づくほどトランジションシフト（transition shift）現象と部分減殺（partial eraser）現象が起こることによって非線形要素が多くなる。ここで、トランジションとは、相異なる磁気成分の＋と−とが合う地点のことであって、該地点を信号検出に用いる。従って、トランジションシフトをビット移動或いはデータ従属位置移動とも言う。
【０００３】
そして、部分減殺とは左右信号の境界線が部分的に無くなる現象をいう。
光システムではレンズの特性、焦点の誤差などによって非線形性が発生されるほか、非点収差、球面収差、コマ収差、ディスクの傾斜などによって非線形歪曲が起こる。
一方、光磁気システムでは磁気システム及び光システムによる影響が複合的に作用して非線形歪曲が発生する。
特に、光磁気システムでは前処理によってトランジションシフトによる影響が取り除かれたとしても部分減殺による影響は依然として存在するため線形フィルタのみでは等化し難い。
【０００４】
貯蔵機器の再生信号からシンボル間の干渉と非線形歪曲を等化するためにビタビアルゴリズムが提案された。該方式は、トレリス（trellis）遷移度を用いて具現されるので信号列の復旧が比較的速く且つ容易になされる。
ビタビアルゴリズムを実際のチャンネルに適用して単純化したのが所謂差分部分応答−４ビタビアルゴリズム（differential PR-4 Viterbi Algorithm）である。該方式は、差分評価量（differential metric）によってＰＲ４ビタビアルゴリズムを単純化したものの、シンボル間の干渉の影響を取り除き切れない。さらに、該方式は線形部分応答目標等化器（Partial Reaponse Target Equalizer：以下、ＰＲＥＱと略す）を用いるので拡張された部分応答４（ＥＰＲ４）チャンネルなどの高密度のチャンネルをＰＲ４チャンネルに等化させると、雑音と信号との相関性が増加され、よってシステムの性能が著しく劣化する。
【０００５】
一方、領域ビット記録又は光ディスクの等角速度回転によるチャンネル変化に適応するために適応型ＰＲＥＱが用いられる。該方式はチャンネルの特性が非線形にも関わらず線形のＬＭＳ方式を用いるため最適の等化係数を見つける時間が多くかかるだけではなく、等化係数が非線形性と適応型白色ガウス雑音（ＡＷＧＮ）によって揺れることでシステムが不安定となる恐れがある。
【０００６】
最近、シンボル間の干渉の他にトラック間の干渉も増加することによって貯蔵機器用チャンネルにアンダーシュートが発生することもある。従来では、これを取り除くために線形有限インパルス応答（Finite Impulse Response：以下、ＦＩＲと略す）フィルタを用いたりトレーリングアンダーシュートのほか、リーディングアンダーシュートを取り除くためにシンボル−バイ−シンボル（symbol-by-symbol）検出器を用いた。
【０００７】
しかしながら、このような方式は仮説決定方式によるものであって、リーティングアンダーシュートを取り除くためにＦＩＲポールチップフィルタを用いると雑音のカラリングが発生し、仮説設定器で誤決定されるとメインビタビアルゴリズム検出器の性能が劣化する。
一方、帰還フィルタの代わりに帰還ＲＡＭを用いて決定帰還等化器（Decision Feedback Equalizer：以下、ＤＦＥと略す）を具現する方法が提案された。一般に、貯蔵機器の非線形性は過去データに大きく影響されるが、これは帰還信号のシンボル間の干渉（Inter-Symbol Interference：ＩＳＩと略す）を処理するための帰還ＲＡＭによって殆ど取り除かれる。しかし、このような装置は貯蔵機器の他のトラックから信号を読み出す場合は相当量のデータを用いてＲＡＭをアップデートさせないと所望の信号が読み出せない。
【０００８】
従来の方法による前方等化器を適応させる場合は、これが線形性を持つことにも係わらず非線形特性にも適用するよう強いられることによって等化係数が最適値で収斂されるまでは相当の時間がかかり、任意の値で収斂したとしても等化係数はさらに分散されてしまう。さらに、該前方等化器は理論的に全てのＩＳＩ、即ち線形と非線形歪曲を基底形態（canonical form）に変えるべきであるが、既存の線形ＬＭＳ方式を用いると線形歪曲だけでなく非線形歪曲まで線形等化器を適応させる値として作用されることによって所望の形態のチャンネルに等化し難くなる。
【０００９】
一方、ＩＳＩが酷く、ポストカーソルによる非線形歪曲が優勢な磁気チャンネルでＤＦＥ及びＲＡＭを用いると、その性能はＰＲ４又はＥＰＲ４とはほぼ同一であるが、エラー伝播及び具現のためのコストなどによってＰＲ４差分評価量ビタビアルゴリズムに比べ選択幅が縮まる。
【００１０】
【発明が解決しようとする課題】
従って、本発明は前述した問題点を解決するためにデータ貯蔵器から再生されれるデータパターンによって相異なる適応型等化法を用いて元記録信号を検出するための方法及び装置を提供することにその目的がある。
【００１１】
【課題を解決するための手段】
前記の目的を達成するために本発明による信号検出方法は、整数ｋをインデックスとする一連の二進シンボルｕｋ＝＋１，−１又はｕｋ＝０，１を非線形性磁気記録チャンネルに記録して得た信号ａ（ｔ）をサンプリングしてデジタル信号ａ［ｋ］を得、デジタル信号ａ［ｋ］を元データ＾ｕ［ｋ］（本明細書においては、記号“ｕ”の上部に記号“＾”が付された記号を記号“＾ｕ”で示す。）の検出に適するよう適応的に等化した後元データを検出する信号検出方法において、適応型部分応答目標等化器によって前記入力信号ａ［ｋ］を望む形態のチャンネルに適した信号に変換する過程と、下記式を用いて訓練信号ｔ［ｋ＋１］，ｔ［ｋ−１］，ｔ［ｋ］に非線形性を加えて非線形信号ｆ［ｋ］に変換する非線形性付加過程と、
ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］
−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−１］
−γｔｔ［ｋ−Ｔｔ］−γｉｔ［ｋ−Ｔｉ］
（ここで、αは３次非線形による影響力定数、βは２次非線形による影響力定数、γｔ，γｉは各々トレーリングアンダーシュートによる影響力定数であり、｜α｜，｜β｜，｜γｔ｜，｜γｉ｜は全て１より小さいか等しい値を有する。）
前記非線形信号ｆ［ｋ］を望むチャンネルとコンボリューションさせて基準信号ｄ［ｋ］を生成する過程と、前記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算してエラーを出力する過程と、前記エラーｅ［ｋ］を用いて最小平均二乗法によって前記適応型部分応答目標等化器のタップ係数を等化する係数適応過程とを具備する。
さらに、前記係数適応過程では、前記最小平均二乗法をサインド最小平均二乗法にするために前記適応型部分応答目標等化器の出力信号ｘ［ｋ］の符号を用いて等化係数ｗ［ｉ］を、
ｗ［ｉ］＋２μｅ［ｉ］ｓｇｎ（ｘ［ｋ］）
ｉ＝０，１，２，…，Ｎｅ−１、Ｎｅはできるだけ全てのエラー数）
と更新することによって等化することが好ましい。
さらに、前記サインド最小平均二乗法を用いる係数適応過程では高速信号処理のために、発生された可能性のある全てのＮｅ個の定数エラー値ｅｃ［０：Ｎｅ−１］と現在のＮｗ個の適応型部分応答目標等化器のタップ係数を用いて下記式
ｗｔ［０：Ｎｗ−１，Ｉ，０］＝ｗ［０：Ｎｗ−１］＋２μｅｃ［ｉ］（１）
（ここで、Ｉ＝０，１，２，…，Ｎｅ−１）
ｗｔ［０：Ｎｗ−１，Ｉ，１］＝ｗ［０：Ｎｗ−１］＋２μｅｃ［ｉ］（−１）
（ここで、Ｉ＝０，１，２，…，Ｎｅ−１）
ｗｔ［０：Ｎｗ−１，Ｉ，２］＝ｗ［０：Ｎｗ−１］
によってＮｗ個の適応型部分応答目標等化器のタップ係数列を２Ｎｅ＋１単位本出力する過程と、下記の規則
ｗｔ［０：Ｎｗ−１］＝ｗｔ［０：Ｎｗ−１，ｉ，ｊ］
（ここで、ｉは現在発生したエラー値ｅ［ｋ］の予め用意した定数エラー値ｅｃ［０：Ｎｅ−１］に該当するインデックス値であり、ｊはｓｇｎ（ｘ［ｋ］）が１であれば０、−１であれば１となり、０なら現在エラー値ｅ［ｋ］に関係なく以前のタップ係数となる。）
によって２Ｎｅ単位本で出力されたタップ係数列のうち、ｓｇｎ（ｘ［ｋ］）とエラーｅ［ｋ］値によって決定された１単位のフィルタ係数列を出力する過程とを具備することが好ましい。
さらに、前記非線形信号付加過程は、前記磁気記録チャンネルの特性に合わせるために前記訓練信号ｔ［ｋ＋１］，ｔ［ｋ］，ｔ［ｋ−１］の組合がそれぞれ（１，１，１）、（−１，１，−１）、（１，−１，−１）、（−１，−１，１）の場合はαを、（１，−１，１）、（−１，−１，−１）、（−１，１，−１）、（１，１，−１）の場合は−αを出力する過程と、前記ｔ［ｋ］から前記α又は−αを引く過程とを具備することが好ましい。
前記他の目的を達成するために本発明による信号検出装置は、整数ｋをインデックスとする一連の二進シンボルｕｋ＝＋１，−１又はｕｋ＝０，１を非線形性磁気記録チャンネルに記録して得た信号ａ（ｔ）をサンプリングしてデジタル信号ａ［ｋ］を得、デジタル信号ａ［ｋ］を元データ＾ｕ［ｋ］の検出に適するよう適応的に等化した後、元データを検出するデータ貯蔵機器の信号検出装置において、前記入力信号ａ［ｋ］を望む形態のチャンネルに変換させる適応型部分応答目標等化器と、訓練信号ｔ［ｋ＋１］，ｔ［ｋ−１］，ｔ［ｋ］に下記式
ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］
−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−１］
−γｔｔ［ｋ−Ｔｔ］−γｉｔ［ｋ−Ｔｉ］
（ここで、αは３次非線形による影響力定数、βは２次非線形による影響力定数、γｔ，Ｔｉは各々トレイリングアンダーシュートとリーディングアンダーシュートによる影響力定数、｜α｜，｜β｜，｜γｔ｜，｜γｉ｜はいずれも１以下である。）
によって非線形性を加えて非線形信号ｆ［ｋ］を生成する非線形信号付加部と、前記非線形信号ｆ［ｋ］を望むチャンネルとコンボリューションさせて基準信号ｄ［ｋ］を生成する基準信号生成部と、前記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算してエラーを出力するエラー検出部と、前記エラーｅ［ｋ］を用いて最小平均二乗法によって適応型部分応答目標等化器のタップ係数を等化する係数適応部とを具備する。
さらに、前記適応型部分応答目標等化器から出力される信号から貯蔵機器に記録された元データを検出するために、ＲＡＭ−ルックアップテーブルの出力信号ｒ１［ｋ］とＦＩＲフィルタの出力信号ｒ２［ｋ］とを合わせた信号ｂ［ｋ］を出力する第１加算器と、前記適応型部分応答目標等化器の出力信号ｘ［ｋ］から前記第１加算器の出力信号ｂ［ｋ］を減算してｖ［ｋ］を出力する減算器と、前記減算器の出力信号ｖ［ｋ］を用いて元信号を検出するＰＲクラス４ビタビ検出器と、前記ＰＲクラス４ビタビ検出器の生存経路からポジティブ経路とネガティブ経路をそれぞれ出力する出力手段と、前記ポジティブ経路にネガティブ経路を加算する第２加算器と、前記第２加算器から出力される信号の符号を判別して−１，０，１のうち、一つを決定してｇ［ｋ−１：ｋ−Ｌ］（Ｌはビット比検出器により処理されるコードワードの長さである）を出力する符号判別器と、前記符号判別器の出力信号中、ｇ［ｋ−１：ｋ−Ｌ１］（Ｌ１はルックアップテーブルのアドレス決定のために使用されるビット数である）までの値を用いて前記ＲＡＭ−ルックアップテーブルのアドレスにマッピングされた値をアドレスに変換する変換手段と、前記変換されたアドレスを用いて予め貯蔵したルックアップテーブルの値ｒ１［ｋ］を出力するＲＡＭ−ルックアップテーブルと、前記符号判別器の出力信号のうち、ｇ［ｋ−Ｌ１−１：ｋ−Ｌ］と予め決定された信号列ｕ［ｋ：ｋ−Ｎｕ］を用いてｒ２［ｋ］を出力するＦＩＲフィルタとをさらに具備することが好ましい。
【００１２】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の好ましい実施形態を詳細に説明する。図１は本発明によるデータ貯蔵機器の信号検出装置を示したブロック図である。図１に示した装置は、適応型部分応答目標等化器（ＰＲＥＱ）１１、非線形ＬＭＳ適応化器（ＮＬＡ）１３、ビタビアルゴリズム等化器（ＶＡＥＱ）１５、及び非線形有効チャンネル評価器（ＮＥＣＥ）１７からなる。
【００１３】
図２は図１に示したＮＬＡの詳細な構成を示したブロック図である。図２に示した装置は非線形信号付加部２１、基準信号発生部２３、エラー検出部２５、及び係数適応部２７とからなる。
図３は相当の３次非線形性を有し、ＰＲクラス４ビタビアルゴリズムを用いる時のＮＬＡ１３の非線形信号付加部３１と基準信号発生部３３を示したものである。
【００１４】
図４は図３の非線形信号付加部３１を詳細に示したものであって、ディレイ素子４１，４３、マルチプレクサー４５、及び減算器４７からなる。
図５は図３の基準信号発生部３３を詳細に示したものであって、ディレイ素子５１，５３と減算器５５とからなる。
図６は図３の係数適応部２７を詳細に示したものであって、多数の係数適応部６１とマルチプレクサー６３とからなる。
【００１５】
図７は図１においてＶＡＥＱ１５の実施形態を示したものであって、減算器７０、ＰＲクラス４（ＩＶ）ビタビ検出器７１、加算器７３，８１、ｓｇｎ（.）器７１、バリュー／アドレス変換器７５、ＲＡＭ−ルックアップテーブル（ＲＡＭ−ＬＵＴ）７６、ディレイ素子７７，７８，７９、及びＦＩＲフィルタ８０からなる。
【００１６】
次いで、本発明の作用及び効果について図１乃至図６に基づいて説明する。
まず、正常モードで本発明による信号検出装置は次のように動作する。
図１において、貯蔵機器から再生された入力信号ａ［ｋ］はＰＲＥＱ１１を通過しながらＶＡＥＱ１５で用いる形態のＰＲチャンネル信号ｘ［ｋ］に変形される。ここで、目標ＰＲチャンネルはＰＲクラス４の場合１−Ｄ2（Ｄドメイン）である。この際、ＰＲＥＱ１１は線形フィードフォーワードなどで具現されるため、正確に目標を１−Ｄ2にし難く、非線形ＩＳＩを取り除くことができない。従って、ＶＡＥＱ１５は生存経路又はビタビアルゴリズム検出器で決定されたデータを帰還させて残りＩＳＩを取り除くことによって続く入力信号をより信頼高く検出し得る。特に、ＰＲクラス４チャンネルの場合、高周波の入力信号に対してはトレリスマージ（trellis merge）が直ぐ起こるのでビタビアルゴリズムを用いた信号決定が速く起こるようになる。従って、該信号を用いて帰還すれば残りＩＳＩが効率よく取り除かれる。
【００１７】
非線形有効チャンネル評価器（ＮＥＣＥ）１７は、適応型ＰＲＥＱ１１を用いて目標チャンネルに変更した後にも目標ＰＲを除いた残り線形及び非線形ＩＳＩと意図的に残したＩＳＩとを測定してＶＡＥＱ１５に伝達するＬＭＳなどを用いる一般のチャンネル測定装置である。
図７において、一般のＰＲ４ビタビ検出器７１によって生成される生存パスのマージされた部分を見つけるためにポジティブ／ネガティブ生存経路７２を加算器７３で加えた後、ｓｇｎ器７４を通じて符号（０，１，−１）のみを求めて出力する。出力されたシンボル中５シンボルはバリュー／アドレス変換器７５を通過しながらＲＡＭ−ＬＵＴ７６のアドレスを出力する。該アドレスを用いたＲＡＭ−ＬＵＴ７６の出力値は加算器８１で、残り経路出力シンボルと予め決定された信号列に対するＦＩＲフィルタ８０出力値に加算された後、その結果値がＶＡＥＱ１５の入力端から引かれる。
【００１８】
一方、訓練モードで本発明による信号検出装置は次のごとく動作する。
図１において、ＮＬＡ１３は訓練信号ｔ［ｋ］、入力信号ａ［ｋ］及びＰＲＥＱ１１の出力信号ｘ［ｋ］を入力してＰＲＥＱ１１を最適の状態に適応させる。
ａ［ｋ］はＰＲＥＱ１１を通過しながらＶＡＥＱ１５で使用し易い形態の出力信号ｘ［ｋ］となる。出力信号ｘ［ｋ］はＮＬＡ１３に入力されてｔ［ｋ］，ａ［ｋ］と共にＰＲＥＱ１１の等化誤差を求める。ＮＬＡ１３は該誤差値を用いて一般のＬＭＳ又はサインド（signed）ＬＭＳ方式を用いてＰＲＥＱ１１のタップ係数を適応させる。
【００１９】
図２は図１に示したＮＬＡ１３の実施形態を示したものであって、ｔ［ｋ］は非線形信号付加部２１を通過しながら非線形信号ｆ［ｋ］となる。ｆ［ｋ］は非線形雑音とアンダーシュートの影響を取り除くために下記（１）式によって決定される。
ｆ（ｔ［ｋ−１：Ｋ＋１］）＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］                                                          ・・・（１）
ここで、αは３次の非線形雑音による影響力定数である。
【００２０】
理論的な正確度の判別のため、従来の方法によるα＝０の場合と本発明によるα＝０．２の場合に対してＬＭＳを用いて最適係数を求めたら、全体パワー比が１：１．０４であった。この際、該値は無視しても良い。しかし、提案した非線形処理を行わないと繰り返される雑音の影響によって正確な解答を求め難く、求めても分散が不良なのでシステムの安定性が劣化する。
【００２１】
ＨＤＤは他の手段でアンダーシュートの影響を取り除かない限り、ＩＴＩとヘッドに影響される。従って、アンダーシュートの影響が取り除かれない場合、或いは２次の非線形雑音の影響が無視できない場合はｆ（ｔ）を次のような方式で設定すべきである。ここで、３次の非線形雑音、２次の非線形雑音、そしてアンダーシュートの影響力に対する程度は次の（２）式のように類似ランダムシーケンスの入力を通じた最小二乗チャンネル測定を通じて求められる。
0003958405.tif 000002
ここで、βは２次の非線形雑音による影響力定数、γt、γiは各々トレーリングアンダーシュートとリーディングアンダーシュートによる影響力定数である。
【００２２】
一方、ｈ［ｋ］はＰＲＥＱ１１が目標とするチャンネル応答信号であり、ＰＲクラス４の場合１−Ｄ2である。
ｆ［ｋ］とｈ［ｋ］は基準信号発生部２３を通過しながらＶＡＥＱ１５で用いられる基準信号ｄ［ｋ］となる。基準信号ｄ［ｋ］はＰＲクラス４ビタビアルゴリズムの場合、次の（３）式によって決定される。
ｄ［ｋ］＝ｆ（ｔ［ｋ−ｐＬｋ＋ｐ］）＊ｈ［ｋ］            ・・・（３）
ここで、＊はコンボリューション演算子であり、ｈ［ｋ］はｋ＝０，１，２の時各々〔１，０，−１〕の値を有する。
【００２３】
エラー検出部２５から出力されるエラー信号ｅ［ｋ］は次の（４）式によって決定される。
ｅ［ｋ］＝ｄ［ｋ］−ｘ［ｋ］                              ・・・（４）
ｅ［ｋ］は現在等化器係数値ｗ［ｋ］、ａ［ｋ］と共に係数適応部２７に印加されて一般のＬＭＳ、サインド又は高速係数適応手段を用いてｗ［ｋ］を∞に適応させる。
【００２４】
図３は図２に示した非線形信号付加部３１と基準信号発生部３３の他の実施形態を示したブロック図である。該装置３１，３３は３次の非線形雑音の影響が相当存在し、ＰＲクラス４ビタビアルゴリズムを用いる時に適している。非線形信号付加部３１は訓練信号ｔ［ｋ］を入力して次の（５）式による非線形信号ｆ［ｋ］を出力する。
ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］    ・・・（５）
【００２５】
基準信号発生部３３はｆ［ｋ］を入力して次の（６）式による基準信号ｄ［ｋ］を出力する。
ｄ［ｋ］＝ｆ［ｋ］−ｆ［ｋ−２］                          ・・・（６）
図４は図３に示した非線形信号付加部の詳細な構成を示すブロック図である。
入力信号ｔ［ｋ＋１］はディレイ素子４１，４３を通じてマルチプレクサー４５を通過した後、減算器４７でｔ［ｋ］から減算されてｆ［ｋ］と出力される。マルチプレクサー４５は次の表１によってα又は−αを出力する。
【表１】
0003958405.tif 000003
【００２６】
図５は図３に示した基準信号発生部３３の詳細な構成を示したブロック図である。図５において、減算器５５はｆ［ｋ］からｆ［ｋ−２］を減算した値ｄ［ｋ］を出力する。ここで、ｆ［ｋ−２］はｆ［ｋ］がディレイ素子５１，５３を通過することで生成される。
図６は図３に示した係数適応部の詳細な構成を示したブロック図である。ＨＤＤのように高速信号処理が求められる場合、多数の係数適応部６１で全てのエラーに対する係数適応値を予め求めた後、エラー値が求められるやマルチプレクサー６３を用いて適切な係数適応値を直ぐ出力する。これはルックアヘッド信号処理法を用いたものであって、可能な全てのエラー値定数ｅｃ［０：Ｎｅ−１］と現在のＰＲＥＱ１１のタップ値ｗ［０：Ｎｗ−１］は多数の係数適応部６１に印加されて次の（７）式によってできるだけ全ての出力係数値ｗｔ［０：２Ｎｅ，Ｎｗ−１］を出力する。
【００２７】
ｗt［０：Ｎw−１，Ｉ，０］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（１）
（ここで、Ｉ＝０，１，２，…，Ｎe−１）
ｗt［０：Ｎw−１，Ｉ，１］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（−１）
（ここで、Ｉ＝０，１，２，…，Ｎe−１）
ｗt［０：Ｎw−１，Ｉ，２］＝ｗ［０：Ｎw−１］
上記Ｎeはできるだけ全てのエラー数であり、ＮwはＰＲＥＱ１１のタップ数である。
【００２８】
一方、ｓｇｎ（ｘ［ｋ］）はｘ［ｋ］の符号のみを取る関数なので０，１，−１の値のみを有する。従って、ｓｇｎ（ｘ［ｋ］）を考慮すれば複数の係数適応部６１の出力は２Ｎe個となり、マルチプレクサー６３を通過しながらエラーｅ［ｋ］とｘ［ｋ］との組合で新たにアップデートされた¬［ｋ］が出力される。
【００２９】
【発明の効果】
前述のごとく、本発明によるデータ貯蔵機器の信号検出方法及び装置は貯蔵機器から再生されるデータパターンによってＰＲＥＱの係数適応法を非線形組合で施すことによって適応等化器の係数設定に障害となる非線形雑音の影響を最小化することができ、よって非線形歪曲が酷く且つＩＳＩが多く存在する信号を信頼度高く検出し得る。
特に、係数適応にかかる時間を最小化することができ、収斂した後にもその分散が既存の線形ＬＭＳ方式に比べ著しく小さいのでＰＲＥＱシステムの安定性を大きく向上させ得る。
さらに、ＶＡＥＱがトレーリングアンダシュートを取り除くよう設けられた場合も、本発明による係数適応方式によればＰＲＥＱの等化係数適応に邪魔となる取り除き難いＩＳＩの影響を最小化し得る。該適応方式で等化すると３次の非線形雑音が他の次数の非線形雑音に影響を与えないため、ＶＡＥＱで少量のＲＡＭ−ルックアップテーブルを用いても効率良く非線形が取り除ける。
特に、ＲＬＬ８／９（０，４）コードを用いるとＰＲクラス４ビタビアルゴリズムの深さが縮まり、よって予め決定された信号列を用いたＤＦＥはヘッド特性とＨＤＤトラック間の距離が短くなることから発生するアンダーシュートを相当効率良く取り除くことができる。ここで、予め決定された信号列はビタビアルゴリズムから外部に出力された出力データのほか、生存経路内でマージされて（＋）と（−）生存経路に同一に入力された検出データを含む。さらに、帰還される部分の一部をＲＡＭで処理することによって線形だけでなく非線形歪曲も信頼高く取り除ける。
【図面の簡単な説明】
【図１】  本発明によるデータ貯蔵機器の信号検出装置を示すブロック図である。
【図２】  図１に示したＮＬＡの詳細な構成を示したブロック図である。
【図３】  図２に示した非線形信号付加部と基準信号発生部の他の実施形態を示すブロック図である。
【図４】  図３に示した非線形信号付加部の詳細な構成を示すブロック図である。
【図５】  図３に示した基準信号発生部の詳細な構成を示すブロック図である。
【図６】  図３に示した係数適応部の詳細な構成を示すブロック図である。
【図７】  図１に示したＶＡＥＱの詳細な構成を示すブロック図である。
【符号の説明】
１１    適応型部分応答目標等化器
１３    非線形ＬＭＳ適応化器
１５    ビタビアルゴリズム等化器
１７    非線形有効チャンネル評価器
２１    非線形信号付加部
２３    基準信号検出部
２５    エラー検出部
２７    係数適応部
３１    非線形信号付加部
３３    基準信号発生部
７０    減算器
７１    ＰＲクラス４ビタビ検出器
７２    ポジティブ／ネガティブ生存経路
７３    加算器
７４    ｓｇｎ器
７５    バリュー／アドレス変換器
７６    ＲＡＭ−ルックアップテーブル
８０    ＦＩＲフィルタ
８１    加算器
【図１】
0003958405.tif 000004
【図２】
0003958405.tif 000005
【図３】
0003958405.tif 000006
【図４】
0003958405.tif 000007
【図５】
0003958405.tif 000008
【図６】
0003958405.tif 000009
【図７】
0003958405.tif 000010