(57)【特許請求の範囲】
【請求項１】
所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列されたウェハ状態のときの前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向とすると共に、前記ウェハ状態の前記チップのＸ方向及びＹ方向の配列の単位ピッチをそれぞれLx，Lyとしたとき、前記チップは、当該チップの所定位置の前記Ｘ方向に平行な直線上に等間隔px（但し、pxとLxは同じ長さの単位とする）で配置された全て同一のNx個（但し、Nxは正の整数）の第１特性モニタ部を備え、当該チップの所定位置の前記Ｙ方向に平行な直線上に等間隔py（但し、pyとLyは同じ長さの単位とする）で配置された全て同一のNy個（但し、Nyは正の整数）の第２特性モニタ部を備え、更に、NxとNyのうち少なくとも一方は2以上の整数であって、Lx＝Nx×px、Ly＝Ny×py、を満足する前記チップを含むことを特徴とする半導体装置。
【請求項２】
前記第１特性モニタ部と前記第２特性モニタ部が同一構成である請求項１記載の半導体装置。
【請求項３】
前記第１及び第２特性モニタ部が、いずれもｎチャンネル型電界効果トランジスタである請求項１記載の半導体装置。
【請求項４】
前記第１及び第２特性モニタ部が、いずれもｐチャンネル型電界効果トランジスタである請求項１記載の半導体装置。
【請求項５】
前記第１及び第２特性モニタ部が、いずれも論理ゲート伝搬遅延時間測定回路である請求項１記載の半導体装置。
【請求項６】
前記第１及び第２特性モニタ部が、いずれも配線素子である請求項１記載の半導体装置。
【請求項７】
所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列された半導体ウェハであって、前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向として、前記チップの前記Ｘ方向及び前記Ｙ方向の配列の単位ピッチをそれぞれLx，Lyとしたとき、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれpx（但し、pxとLxは同じ長さの単位とする）、Lyで前記Ｘ方向に平行なＸ方向切断領域上にマトリックス状に配置された第１特性モニタ部と、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれLx、py（但し、pyとLyは同じ長さの単位とする）で前記Ｙ方向に平行なＹ方向切断領域上にマトリックス状に配置された第２特性モニタ部と、を備え、且つ前記第１特性モニタ部の前記Ｘ方向の単位ピッチLx当たりの配置個数をNx個（但し、Nxは正の整数）、前記前記第２特性モニタ部のＹ方向の単位ピッチLy当たりの配置個数をNy個（但し、Nyは正の整数）としたとき、NxとNyのうち少なくとも一方は2以上の整数であって、Lx＝Nx×px、Ly＝Ny×py、を満足することを特徴とする半導体ウェハ。
【請求項８】
所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列された半導体ウェハであって、前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向として、前記チップの前記Ｘ方向及び前記Ｙ方向の配列ピッチをそれぞれLx，Lyとしたとき、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれpx（但し、pxとLxは同じ長さの単位とする）、Lyで前記Ｘ方向に平行なＸ方向切断領域上にマトリックス状に配置された第１特性モニタ部と、前記チップ上の所定位置の前記Ｙ方向に平行な直線上に等間隔py（但し、pyとLyは同じ長さの単位とする）で配置された前記チップ当たりNy個（但し、Nyは正の整数）の全て同一の第２特性モニタ部を備え、且つ前記第１特性モニタ部の前記Ｘ方向の単位ピッチLx当たりの配置個数をNx個（但し、Nxは正の整数）としたとき、NxとNyのうち少なくとも一方は2以上の整数であって、Lx＝Nx×px、Ly＝Ny×py、を満足することを特徴とする半導体ウェハ。
【請求項９】
所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列された半導体ウェハであって、前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向として、前記チップの前記Ｘ方向及び前記Ｙ方向の配列ピッチをそれぞれLx，Lyとしたとき、前記チップ上の所定位置の前記Ｘ方向に平行な直線上に等間隔px（但し、pxとLxは同じ長さの単位とする）で配置された前記チップ当たりNx個（但し、Nxは正の整数）の全て同一の第１特性モニタ部と、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれLx、py（但し、pyとLyは同じ長さの単位とする）で前記Ｙ方向に平行なＹ方向切断領域上にマトリックス状に配置された第２特性モニタ部を備え、且つ前記第２特性モニタ部の前記Ｙ方向の単位ピッチLy当たりの配置個数をNy個（但し、Nyは正の整数）としたとき、NxとNyのうち少なくとも一方は2以上の整数であって、Lx＝Nx×px、Ly＝Ny×py、を満足することを特徴とする半導体ウェハ。
【請求項１０】
前記第１特性モニタ部と前記第２特性モニタ部が同一構成である請求項７乃至９いずれか１項に記載の半導体ウェハ。
【請求項１１】
前記第１及び第２特性モニタ部が、いずれもｎチャンネル型電界効果トランジスタである請求項７乃至９いずれか１項に記載の半導体ウェハ。
【請求項１２】
前記第１及び第２特性モニタ部が、いずれもｐチャンネル型電界効果トランジスタである請求項７乃至９いずれか１項に記載の半導体ウェハ。
【請求項１３】
前記第１及び第２特性モニタ部が、いずれも論理ゲート伝搬遅延時間測定回路である請求項７乃至９いずれか１項に記載の半導体ウェハ。
【請求項１４】
前記第１及び第２特性モニタ部が、いずれも配線素子である請求項７乃至９いずれか１項に記載の半導体ウェハ。
【請求項１５】
前記第１特性モニタ部及び前記第２特性モニタ部は全て前記Ｘ方向切断領域と前記Ｙ方向切断領域の交差部を除く位置に配置されている請求項７乃至１４いずれか１項に記載の半導体ウェハ。
【請求項１６】
所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列されると共に第１特性モニタ部及び第２特性モニタ部を有する半導体ウェハを形成するステップを含み、前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向として、前記チップの前記Ｘ方向及び前記Ｙ方向の配列の単位ピッチをそれぞれLx，Lyとしたとき、前記第１特性モニタ部は、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれpx（但し、pxとLxは同じ長さの単位とする）、Lyで前記Ｘ方向に平行な直線上にマトリックス状に配置され、前記第２特性モニタ部は、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれLx、py（但し、pyとLyは同じ長さの単位とする）で前記Ｙ方向に平行な直線上にマトリックス状に配置され、且つ前記第１特性モニタ部の前記Ｘ方向の単位ピッチLx当たりの配置個数をNx個（但し、Nxは正の整数）、前記前記第２特性モニタ部のＹ方向の単位ピッチLy当たりの配置個数をNy個（但し、Nyは正の整数）としたとき、NxとNyのうち少なくとも一方は2以上の整数であって、Lx＝Nx×px、Ly＝Ny×py、を満足することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び半導体ウェハに関し、特に、トランジスタ特性，論理ゲート伝搬遅延時間，配線容量・配線抵抗等の各種特性値を測定し、ウェハ面内における分布やバラツキを把握する特性モニタ部を有する半導体装置及び半導体ウェハに関する。
【０００２】
【従来の技術】
集積回路（以下、ＬＳＩとする）等の半導体装置の性能は、集積されるトランジスタ、配線等の構成要素の物理的・電気的特性の良否により左右される。これら特性は製造プロセスの各工程における物理的・化学的処理の結果であり、これら処理はウェハの全面に渡って完全に均一にはなり得ない。原因は、温度勾配、ウェハ中心部と周辺部間での露光特性差等である。結果としてＬＳＩの構成要素の特性値は、ウェハ面内における分布あるいはバラツキを持つこととなる。通常製造プロセスの各工程の管理・制御こよって、このような分布あるいはバラツキが、ＬＳＩの目標性能を実現するための規格範囲内に収められている。しかしながら様々の要因により、分布やバラツキが規格範囲を逸脱することを完全には避けることはできず、そのような場合には原因となる工程を特定することが必要となる。構成要素の特性値のウェハ面内分布あるいはバラツキ自身が、その原因工程を特定するための重要な情報となる。
【０００３】
従来、このような特性値のウェハ面内分布あるいはバラツキを解析するための手法として画像処理のようにフーリエ解析やウェーブレット解析を適用した手法が報告されている。例えば「１９９７年２月、アイ・イー・イー・イー・トランザクションズ・オン・セミコンダクター・マニュファクチャリング、第10巻、ナンバー１（IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, VOL.10, NO.1, FEBRUARY 1997 ）」の２４頁から４０頁に報告されている。
【０００４】
このような手法では、空間周波数の低周波成分をウェハ全面に渡った特性値の分布の傾向として捉らえ、一方高周波成分を、個々の素子の特性値がランダムにばらつく成分、信号処理で言うところのホワイトノイズに相当する成分として捉らえる。低周波成分が示す分布から、それを生じさせている製造プロセスの原因工程を推定することが可能となる。
【０００５】
【発明が解決しようとする課題】
上記のような手法では、ウェハ面内に均一に素子が配置されていることを前提とする。これは画像処理における画像が、一定のサンプリング間隔でサンプリングされた画素値が要素となっている２次元配列として構成されたものであることに相当する。少なくとも水平方向、垂直方向のそれぞれにおいて素子が等間隔に配置されていることが必要である。
【０００６】
このようなウェハは、製造プロセス開発時において専用チップとして作成し、製造プロセスラインに投入することは可能であるが、製品量産時においてはコスト面・管理面等の点で投入することは困難となる。上記参考文献においても専用チップを作成して必要なデータを取得している。
【０００７】
しかし、近年のプロセス微細化・多層化に伴うマスク製造コストの増大は著しく、このようなウェハ面内分布あるいはバラツキ取得用チップのマスクを、プロセス開発に必要な他のテスト素子群用マスクとは別に作成することは、製造プロセス開発時においてさえも、実施し難くなってきている。
【０００８】
チップ内に若干数のテスト用トランジスタ等を搭載することは、従来から製品チップにおいても行われているが、上記に述べた画像処理を応用した手法にとっては、単位面積当たりのデータ数すなわちデータ密度が小さいという点で不十分である。チップ内のある領域に限れば、ある程度多数の素子を配置することは可能であるが、ウェハ全体から見ると、サンプリング間隔が均一でないことに相当する。
【０００９】
本発明の主な目的は、製品チップの製造時においてもその製造プロセスによる素子特性のウェハ面内分布あるいはバラツキを解析するために十分な個数且つ均一サンプリング間隔を実現することができる特性モニタ部を有する半導体装置及び半導体ウェハを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列されたウェハ状態のときの前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向とすると共に、前記ウェハ状態の前記チップのＸ方向及びＹ方向の配列の単位ピッチをそれぞれLx，Lyとしたとき、
前記チップは、当該チップの所定位置の前記Ｘ方向に平行な直線上に等間隔px（但し、pxとLxは同じ長さの単位とする）で配置された全て同一のNx個（但し、Nxは正の整数）の第１特性モニタ部を備え、当該チップの所定位置の前記Ｙ方向に平行な直線上に等間隔py（但し、pyとLyは同じ長さの単位とする）で配置された全て同一のNy個（但し、Nyは正の整数）の第２特性モニタ部を備え、
更に、Lx＝Nx×px、Ly＝Ny×py、を満足する前記チップを含むことを特徴とする。このとき、前記第１特性モニタ部と前記第２特性モニタ部を同一構成としてもよい。
【００１１】
また、前記第１及び第２特性モニタ部を、いずれもｎチャンネル型電界効果トランジスタ、ｐチャンネル型電界効果トランジスタ、論理ゲート伝搬遅延時間測定回路、あるいは抵抗素子や容量素子を含む配線素子とすることができる。
【００１２】
また、本発明の半導体ウェハは、所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列され、前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向として、前記チップの前記Ｘ方向及び前記Ｙ方向の配列の単位ピッチをそれぞれLx，Lyとしたとき、
前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれpx、Lyで前記Ｘ方向に平行なＸ方向切断領域上にマトリックス状に配置された第１特性モニタ部と、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれLx、pyで前記Ｙ方向に平行なＹ方向切断領域上にマトリックス状に配置された第２特性モニタ部と、を備え、
且つ前記第１特性モニタ部の前記Ｘ方向の単位ピッチLx当たりの配置個数をNx個（但し、Nxは正の整数）、前記前記第２特性モニタ部のＹ方向の単位ピッチLy当たりの配置個数をNy個（但し、Nyは正の整数）としたとき、
Lx＝Nx×px、Ly＝Ny×py、を満足することを特徴とする。
【００１３】
また、本発明の他の半導体ウェハは、所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列され、前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向として、前記チップの前記Ｘ方向及び前記Ｙ方向の配列ピッチをそれぞれLx，Lyとしたとき、
前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれpx、Lyで前記Ｘ方向に平行なＸ方向切断領域上にマトリックス状に配置された第１特性モニタ部と、前記チップ上の所定位置の前記Ｙ方向に平行な直線上に等間隔pyで配置された前記チップ当たりNy個（但し、Nyは正の整数）の全て同一の第２特性モニタ部を備え、
且つ前記第１特性モニタ部の前記Ｘ方向の単位ピッチLx当たりの配置個数をNx個（但し、Nxは正の整数）としたとき、Lx＝Nx×px、Ly＝Ny×py、を満足することを特徴とする。
【００１４】
また、本発明の更に他の半導体ウェハは、所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列され、前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向として、前記チップの前記Ｘ方向及び前記Ｙ方向の配列ピッチをそれぞれLx，Lyとしたとき、
前記チップ上の所定位置の前記Ｘ方向に平行な直線上に等間隔pxで配置された前記チップ当たりNx個（但し、Nxは正の整数）の全て同一の第１特性モニタ部と、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれLx、pyで前記Ｙ方向に平行なＹ方向切断領域上にマトリックス状に配置された第２特性モニタ部を備え、
且つ前記第２特性モニタ部の前記Ｙ方向の単位ピッチLy当たりの配置個数をNy個（但し、Nyは正の整数）としたとき、Lx＝Nx×px、Ly＝Ny×py、を満足することを特徴とする。
【００１５】
また上記各半導体ウェハにおいて、前記第１特性モニタ部と前記第２特性モニタ部を同一構成とすることができる。
【００１６】
また、前記第１及び第２特性モニタ部を、いずれもｎチャンネル型電界効果トランジスタ、ｐチャンネル型電界効果トランジスタ、論理ゲート伝搬遅延時間測定回路、あるいは抵抗素子や容量素子を含む配線素子とすることができる。
【００１７】
また、前記第１特性モニタ部及び前記第２特性モニタ部は全て前記Ｘ方向切断領域と前記Ｙ方向切断領域の交差部を除く位置に配置してもよい。
【００１８】
また、本発明の半導体装置の製造方法は、所望の機能回路を作り込まれた半導体チップが所定の切断領域を介してマトリックス状に配列されると共に第１及び第２特性モニタ部を有する半導体ウェハを形成するステップを含み、
前記配列の第１の方向をＸ方向とし、該Ｘ方向と直交する第２の方向をＹ方向として、前記チップの前記Ｘ方向及び前記Ｙ方向の配列の単位ピッチをそれぞれLx，Lyとしたとき、
前記第１特性モニタ部は、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれpx、Lyで前記Ｘ方向に平行な直線上にマトリックス状に配置され、
前記第２特性モニタ部は、前記Ｘ方向及び前記Ｙ方向の配置ピッチがそれぞれLx、pyで前記Ｙ方向に平行な直線上にマトリックス状に配置され、
且つ前記第１特性モニタ部の前記Ｘ方向の単位ピッチLx当たりの配置個数をNx個（但し、Nxは正の整数）、前記前記第２特性モニタ部のＹ方向の単位ピッチLy当たりの配置個数をNy個（但し、Nyは正の整数）としたとき、
Lx＝Nx×px、Ly＝Ny×py、を満足することを特徴とする。
【００１９】
【発明の実施の形態】
本発明の上記の目的、特徴及び利点を明確にすべく、以下添付した図面を参照しながら、本発明の実施の形態につき詳細に説明する。尚、以下の説明において、ピッチ，間隔，距離，幅，長さ等の単位は全て共通（ここでは、μｍ単位）とする。
【００２０】
図１は、本発明の第１の実施形態の半導体装置を説明するための図で、特性モニタ部の配置の一例を示すチップの模式的な平面図である。また、図２はこのチップが個別に分離される前の半導体ウェハ上にマトリックス状に配列されている状態を模式的に示す平面図であり、図１は図２のＡ部の拡大図である。以下、図１，２を参照して説明する。
【００２１】
本実施形態の半導体装置が含むチップ１０は、Ｘ方向の辺（以下、単にＸ辺とする）7a，7bに平行な直線上に一定の間隔pxで配置されたNx個の第１特性モニタ部１２と、Ｙ方向の辺（以下、単にＹ辺とする）6a，6bに平行な直線上に一定の間隔pyで配置されたNy個の第２特性モニタ部１４を備えている。（但し、Nx、Nyはいずれも１以上の整数で、少なくとも一方は２以上であることが望ましく、図１の例では、Nx＝５，Ny＝４となっている。）また、半導体ウェハ１上のチップ１０のＸ方向及びＹ方向の配列ピッチをそれぞれLx，Lyとすると、Nx×px＝Lx、Ny×py＝Lyとなっている。従って、第１特性モニタ部１２は、Ｘ方向及びＹ方向の配置ピッチがそれぞれpx，Lyでウェハ１上全面に渡って配置されていることになる。また、同様に第２特性モニタ部１４は、Ｘ方向及びＹ方向の配置ピッチがそれぞれLx，pyでウェハ１上全面に渡って配置されていることになる。
【００２２】
ここで、Nx個の第１特性モニタ部１２及びNy個の第２特性モニタ部１４が全てチップ１０の有効領域内に配置される条件について説明する。
【００２３】
まず、第１特性モニタ部１２は、Ｘ方向及びＹ方向の長さがそれぞれdx１，dy１の矩形領域内に形成され、第２特性モニタ部１４は、Ｘ方向及びＹ方向の長さがそれぞれdx２，dy２の矩形領域内に形成されているとする。また、チップ１０が個別に分離された後も確実に残される有効領域を確定するＸ辺及びＹ辺の有効長をそれぞれＬxe，Ｌyeとし、Ｘ方向切断領域５ｘ及びＹ方向切断領域５ｙの幅をいずれもWsとすると、Lx＝Ｌxe＋Ws、Ly＝Ｌye＋Wsとなる。更に、チップ１０の有効領域内に配置されていて、且つ例えばＹ辺6bに最も近い第１特性モニタ部１２ｙの中心と隣接するＸ辺7a及びＹ辺6bとの距離をそれぞれY1及びX1とし、Ｘ辺7bに最も近い第２特性モニタ部１２ｘの中心と隣接するＸ辺7b及びＹ辺6aとの距離をそれぞれY2及びX2としたとき、
（Nx−１）×px＋dx１≦Ｌxe＝Lx−Ws  …  （１）
dx１≦２×X1                        …  （２）
dy１≦２×Y1                        …  （３）
（Ny−１）×py＋dy２≦Ｌye＝Ly−Ws
dx２≦２×X2
dy２≦２×Y2
を全て満足するようにしておけば、Nx個の第１特性モニタ部１２及びNy個の第２特性モニタ部１４は、全てチップ１０の有効領域内に形成することができる。
【００２４】
図３は、このチップ１０をマトリックス状に配列したウェハ１における第１及び第２特性モニタ部１２，１４の配置の様子を模式的に示す平面図である。図３から分かるとおり、チップ１０内で見ても、あるいはウェハ１全面で見ても、第１及び第２特性モニタ部１２，１４が占める領域はごく一部である。従来のテスト測定用に作成した専用チップの場合であれば、特性モニタ部をウェハ面内において２次元的に埋め尽くすように配置できることとの大きな相違点である。このような専用チップを用いた場合は、素子の特性値を解析するに際しては、２次元のフーリエ変換やウェーブレット変換等を適用することでウェハ面内分布等が取得できる。
【００２５】
一方、本実施形態のチップ１０を配列したウェハ１では、図３の第１特性モニタ部配置領域２１０の第１特性モニタ部１２から取得される特性値群、及び第２特性モニタ部配置領域２２０の第２特性モニタ部１４から取得される特性値群に対しては、１次元のフーリエ変換やウェーブレット変換を適用する。
【００２６】
１次元、２次元いずれの場合も、低周波成分すなわちウェハ面内全面に渡って比較的ゆるやかに変化する成分をウェハ面内分布と捉え、信号処理で言うところのホワイトノイズに相当するような高周波成分を、素子の特性値がランダムにばらつく成分と捉える。
【００２７】
本実施形態のチップ１０によるデータ取得の場合は、素子特性値のウェハ面内分布が解析できない領域が専用チップの場合に比べて大きくなるわけであるが、ウェハ面内分布は低周波成分であるため、図３に示すような第１特性モニタ部配置領域２１０及び第２特性モニタ部配置領域２２０のそれぞれの間に存在するチップサイズ程度の解析不能領域は、ウェハ面内分布を把握する上で大きな障害にはならない。
【００２８】
また、ランダムなバラツキ成分はウェハ面内の位置に依存しないため、第１特性モニタ部配置領域２１０及び第２特性モニタ部配置領域２２０から取得される特性値群から、標準偏差等の統計的性質を把握することが可能である。
【００２９】
更に、ウェハ面内分布には、露光時の露光単位サイズを基本周期とする何らかの周期性が含まれると考えれられるが、その周期性も水平方向、垂直方向の各成分を持つはずであり、同じく第１特性モニタ部配置領域２１０及び第２特性モニタ部配置領域２２０の第１及び第２特性モニタ部１２，１４から取得されるそれぞれの特性値群から、水平方向、垂直方向のそれぞれの周期性が確認できる。
【００３０】
以上から、本実施形態のチップ１０のように第１及び第２特性モニタ部１２，１４を配置することにより、製品チップの場合においても、ウェハ面内分布あるいはランダムなバラツキを把握するのに必要な素子の特性値群を取得することが可能となる。
【００３１】
尚、図１の例のように第１特性モニタ部１２と第２特性モニタ部１４とが重ならないように配置すれば、第１及び第２特性モニタ部１２，１４は同一構成であっても、異なる構成であっても問題ない。また、第１及び第２特性モニタ部１２，１４が同一構成であれば、一つの特性モニタ部配置領域を共用させるようにすることもできる。図４は、一つの特性モニタ部配置領域を第１及び第２特性モニタ部に共用させた場合の模式的な平面図の例である。図４を参照すると、チップ２０は、共通特性モニタ部２５と、第１特性モニタ部２６と、第２特性モニタ部２７とを備え、これらは全て同一構成の特性モニタ部となっている。また、共通特性モニタ部２５は、第１特性モニタ部２６を配列する仮想的なＸ方向の直線と第２特性モニタ部２７を配列する仮想的なＹ方向の直線との交点に位置し、且つ隣接する第１特性モニタ部２６及び第２特性モニタ部２７との中心間距離はそれぞれpx及びpyである。このように配置することにより、特性モニタ部の配置面積を節約することができる。
【００３２】
次に、  第１の実施形態の具体例を以下に説明する。図５は、この具体例を説明するための図で、第１特性モニタ部１２としてｎチャンネル型電界効果トランジスタ（以下、ＮＭＯＳとする）を例とし、水平方向の配置の説明に関連する要部を模式的に示す平面図である。また、図６はこのＮＭＯＳの電極割り当ての詳細を模式的に示した図である。尚、図６には、ゲート電極２５０とゲート電極パッド２５４を接続する配線、ソース領域２５１とソース電極パッド２５５を接続する配線、ドレイン領域２５２とドレイン電極パッド２５６を接続する配線、ＮＭＯＳを形成するウェル及びこのウェルとウェル電極パッド２５３を接続する配線等の図示は省略してある。
【００３３】
Ｘ方向のチップ１０の配列ピッチLxは１００００μｍ、第１特性モニタ部１２の幅dx１，dy１はそれぞれ１２５μｍ，１００μｍ、第１特性モニタ部１２の配置間隔pxは２５０μｍ、X1，Y1はそれぞれ７５μｍ，６０μｍ、切断領域の幅Wsは１００μｍと想定している。従ってNx＝Lx／px＝１００００／２５０＝４０個である。また、（１）〜（３）式も全て満足している。また、この例の第１特性モニタ部１２は、チップ１０上で外部接続電極８と当該チップ１０と接するＸ方向切断領域５ｘとの間の辺端領域に配置されている。尚、Nxが比較的少なくて良いのであれば、その分pxを広く取ることができ、その場合第１特性モニタ部１２間に異なる種類の特性モニタ部を配置することも可能である。
【００３４】
次に、本発明の第２の実施形態の半導体ウェハについて説明する。図７は、本実施形態の半導体ウェハの模式的な概略平面図、図８は図５のＢ部を拡大した模式的な平面図である。第１の実施形態では、第１特性モニタ部及び第２特性モニタ部が全て、チップ１０を個別に分離後も確実に残る有効領域内に配置されていたが、本実施形態では、逆に第１特性モニタ部及び第２特性モニタ部が全て切断領域内に配置される。
【００３５】
図７，８を参照すると、本実施形態の半導体ウェハ３は、所望の機能を実現する各種素子及び配線等が形成されたチップ３０を、Ｘ方向切断領域５ｘ、及びＹ方向切断領域５ｙを介してマトリックス状に配列している点は、第１の実施形態の半導体ウェハ１と同様であるが、Ｘ方向切断領域５ｘにはＸ方向ピッチpx、Ｙ方向ピッチLyで第１特性モニタ部３２を、またＹ方向切断領域５ｙにはＸ方向ピッチLx、Ｙ方向ピッチpyで第２特性モニタ部３４をそれぞれ半導体ウェハ３上の全面に渡ってマトリックス状に配置している点が半導体ウェハ１と異なる。尚、本実施形態においても、チップ３０のＸ方向及びＹ方向の配列ピッチをそれぞれLx，Lyとし、Nx個の第１特性モニタ部配置領域２１３及びNy個の第２特性モニタ部配置領域２２３のように、第１特性モニタ部３２のLx当たりの配置個数をNx、第２特性モニタ部３４のLy当たりの配置個数をNyとすると、Nx×px＝Lx、Ny×py＝Lyとなっている。
【００３６】
また、本実施形態の第１特性モニタ部３２及び第２特性モニタ部３４も、第１の実施形態の第１特性モニタ部１２及び第２特性モニタ部１４と同様、Ｘ方向及びＹ方向の長さがそれぞれdx１，dy１の矩形領域内、並びにＸ方向及びＹ方向の長さがそれぞれdx２，dy２の矩形領域内にそれぞれ形成されているとし、Ｘ方向切断領域５ｘ及びＹ方向切断領域５ｙの幅をいずれもWsとすると、dy１＜Ws、且つdx２＜Wsを満足し、更に、（px−dx１）≧Ws、又は（py−dy２）≧Wsの少なくともいずれか一方を満足するようにしておけば、Ｘ方向切断領域５ｘとＹ方向切断領域５ｙの交差部においても第１特性モニタ部３２と第２特性モニタ部３４が重ならないように配置することができる。また、Ｘ方向切断領域５ｘとＹ方向切断領域５ｙの交差部には、他の目的のモニタパターンを配置される場合が多いので、第１特性モニタ部３２、第２特性モニタ部３４いずれもこの交差部を避けて配置するには、（px−dx１）≧Ws、及び（py−dy２）≧Wsをいずれも満足するようにしておけばよい。
【００３７】
尚、本実施形態においても、第１特性モニタ部３２と第２特性モニタ部３４が同一構成である場合、Ｘ方向切断領域５ｘとＹ方向切断領域５ｙの交差部に共通特性モニタ部を配置し、且つ隣接する第１特性モニタ部３２及び第２特性モニタ部３４との中心間距離がそれぞれpx及びpyとなるように配置してもよいことは第１の実施形態の場合と同様であり、詳細な図示、説明は省略する。また、この場合は、dx１＜Ws、dy１＜Ws、dx２＜Ws、及びdy２＜Wsを全て満足する必要があるという制約も生じる。
【００３８】
本実施形態の半導体ウェハ３においても、第１の実施形態のチップ１０を配列したウェハ１の場合と同様、Ｘ方向切断領域５ｘの第１特性モニタ部３２から取得される特性値群、及びＹ方向切断領域５ｙの第２特性モニタ部３４から取得される特性値群に対して、１次元のフーリエ変換やウェーブレット変換を適用することでウェハ面内分布の解析を行うことができる。また、本実施形態においても、素子特性値のウェハ面内分布が解析できない領域が専用チップの場合に比べて大きくなっても、ウェハ面内分布は低周波成分であるため、チップサイズ程度の解析不能領域は、ウェハ面内分布を把握する上で大きな障害にはならないことも第１の実施形態の場合と同様である。
【００３９】
以上説明したとおり、本実施形態の半導体ウェハ３は、Ｘ方向切断領域及びＹ方向切断領域に、第１及び第２特性モニタ部３２，３４をそれぞれ所定のピッチで配置したことにより、ウェハ処理終了後に、これら第１及び第２特性モニタ部の所望の特性を測定して取得することで、製品チップの中に製品機能の実現に直接関係しない特性モニタ部を設けることなく、ウェハ面内分布あるいはランダムなバラツキを把握するのに必要な素子の特性値群を取得することが可能となる。
【００４０】
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内において変更が可能であることは言うまでもない。例えば、上記第１の実施形態と第２の実施形態とを組み合わせ、第１特性モニタ部をチップの有効領域内に配置し、第２特性モニタ部をＹ方向切断領域に配置する、あるいは逆に第１特性モニタ部をＸ方向切断領域に配置し、第２特性モニタ部をチップの有効領域内に配置するようにしても、上記実施形態の場合と同様、素子特性値のウェハ面内分布を把握できることは明らかである。
【００４１】
また、第１特性モニタ部及び第２特性モニタ部としては、上記具体例のＮＭＯＳに限らず、ｐチャンネル型電界効果トランジスタ、論理ゲート伝搬遅延時間測定回路、あるいは抵抗素子や容量素子を含む配線素子であってもよく、更にこれらを複数組み合わせて含むこともできる。
【００４２】
【発明の効果】
以上説明したように、本発明の半導体チップ及び半導体ウェハによれば、製品チップの製造工程中で、モニタ専用のチップを作成することなく、ウェハ面内における素子の特性値の分布あるいはバラツキを、フーリエ解析やウェーブレット解析のような信号処理の手法によって容易に解析することのできる特性値のデータセットを取得することができるので、製造工程の変動をモニタして安定化を図り、製品の歩留を向上できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置を説明するための図で、特性モニタ部の配置の一例を示すチップの模式的な平面図である。
【図２】図１のチップが個別に分離される前の半導体ウェハ上にマトリックス状に配列されている状態を模式的に示す平面図である。
【図３】第１の実施形態のチップをマトリックス状に配列したウェハにおける第１及び第２特性モニタ部の配置の様子を模式的に示す平面図である。
【図４】一つの特性モニタ部配置領域を第１及び第２特性モニタ部に共用させた場合の模式的な平面図の例である。
【図５】第１の実施形態の具体例を説明するための図で、第１特性モニタ部としてＮＭＯＳを例とし、水平方向の配置の説明に関連する要部を模式的に示す平面図である。
【図６】図５のＮＭＯＳの電極割り当ての詳細を模式的に示した図である。
【図７】本発明の第２の実施形態の半導体ウェハの模式的な概略平面図である。
【図８】図５のＢ部を拡大した模式的な平面図である。
【符号の説明】
１，３    ウェハ
５ｘ，５ｙ    切断領域
6a，6b    Ｙ辺
7a，7b    Ｘ辺
８    外部接続電極
１０，２０，３０    チップ
１２，１２＿１ａ，１２＿ａ，１２＿ａ１，１２ｙ，２６，３２    第１特性モニタ部
１４，１４＿ａ，１４＿ａ１，１４ｘ，２７，３４    第２特性モニタ部
２５    共通特性モニタ部
２１３    Nx個の第１特性モニタ部配置領域
２２３    Ny個の第２特性モニタ部配置領域
２５０    ゲート電極
２５１    ソース領域
２５２    ドレイン領域
２５３    ウェル電極パッド
２５４    ゲート電極パッド
２５５    ソース電極パッド
２５６    ドレイン電極パッド
【図１】
0004022395.tif 000002
【図２】
0004022395.tif 000003
【図３】
0004022395.tif 000004
【図４】
0004022395.tif 000005
【図５】
0004022395.tif 000006
【図６】
0004022395.tif 000007
【図７】
0004022395.tif 000008
【図８】
0004022395.tif 000009