(57)【特許請求の範囲】
【請求項１】
複数の通信ユニットを備え、それらの各通信ユニットを使用して、画像データを所定の符号化方式で符号化して得られた符号化画像データを相手先に送信する一方、相手先から受信した符号化画像データを所定の復号化方式で復号化して元の画像データを得る多重通信が可能な画情報通信装置において、
前記各通信ユニットにおける通信時に使用され、それぞれが１または複数の参照ラインを参照して画像データの符号化・復号化を行う符号化復号化器群と、
前記各符号化復号化器により共用される、多重通信に必要な数のメモリブロックにより構成されるメモリブロック群と、
前記メモリブロック群を構成するメモリブロックと同数の設定ワード数を持つメモリ設定レジスタと、
前記符号化復号化器群を構成する各符号化復号化器のうちの多重通信の状況に応じて使用開始しようとする符号化復号化器について前記メモリ設定レジスタを設定することにより前記メモリブロック群を構成する各メモリブロックのうちのいずれかを参照ライン保持用に割り付ける一方、多重通信の状況に応じて使用終了した符号化復号化器について前記メモリ設定レジスタを設定することによりそれまで対応付けて設定されていたメモリブロックの割り付けを解除する制御手段と、
前記符号化復号化器群と前記メモリブロック群との間に介在し、前記メモリ設定レジスタの設定に基づいて、前記符号化復号化器群を構成する各符号化復号化器のうちの使用中のもののそれぞれと対応するそれぞれのメモリブロックとの間のデータの書き込み読み込みのための信号を切換接続するメモリ管理手段と
を備えたことを特徴とする画情報通信装置。
【請求項２】
複数の通信ユニットを備え、それらの各通信ユニットを使用して、画像データを所定の符号化方式で符号化して得られた符号化画像データを相手先に送信する一方、相手先から受信した符号化画像データを所定の復号化方式で復号化して元の画像データを得る多重通信が可能な画情報通信装置において、
前記各通信ユニットにおける通信時に使用され、それぞれが１または複数の参照ラインを参照して画像データの符号化・復号化を行う符号化復号化器群と、
前記各符号化復号化器により共用される、多重通信に必要な数の１ライン分の容量のメモリブロックにより構成されるメモリブロック群と、
前記メモリブロック群を構成するメモリブロックと同数の設定ワード数を持つメモリ設定レジスタと、
前記符号化復号化器群を構成する各符号化復号化器のうちの多重通信の状況に応じて使用開始しようとする符号化復号化器について前記メモリ設定レジスタを設定することにより前記メモリブロック群を構成する各メモリブロックのうちのいずれかを該符号化復号化器の符号化復号化方式に応じて必要となるライン数分だけ参照ライン保持用に割り付ける一方、多重通信の状況に応じて使用終了した符号化復号化器について前記メモリ設定レジスタを設定することによりそれまで対応付けて設定されていたメモリブロックの割り付けを解除するた制御手段と、
前記符号化復号化器群と前記メモリブロック群との間に介在し、前記メモリ設定レジスタの設定に基づいて、前記符号化復号化器群を構成する各符号化復号化器のうちの使用中のもののそれぞれと対応するそれぞれのメモリブロックとの間のデータの書き込み読み込みのための信号を切換接続するメモリ管理手段と
を備えたことを特徴とする画情報通信装置。
【請求項３】
複数の通信ユニットを備え、それらの各通信ユニットを使用して、画像データを所定の符号化方式で符号化して得られた符号化画像データを相手先に送信する一方、相手先から受信した符号化画像データを所定の復号化方式で復号化して元の画像データを得る多重通信が可能な画情報通信装置において、
前記各通信ユニットにおける通信時に使用され、それぞれが１または複数の参照ラインを参照して画像データの符号化・復号化を行う符号化復号化器群と、
前記各符号化復号化器により共用される、多重通信に必要な数の所定の主走査幅で所定の最低主走査画素密度の１ライン分の容量のメモリブロックにより構成されるメモリブロック群と、
前記メモリブロック群を構成するメモリブロックと同数の設定ワード数を持つメモリ設定レジスタと、
前記符号化復号化器群を構成する各符号化復号化器のうちの多重通信の状況に応じて使用開始しようとする符号化復号化器について前記メモリ設定レジスタを設定することにより前記メモリブロック群を構成する各メモリブロックのうちのいずれかを該符号化復号化器の符号化復号化方式及び符号化復号化対象画像データの主走査画素密度に応じて必要となるライン数分だけ参照ライン保持用に割り付ける一方、多重通信の状況に応じて使用終了した符号化復号化器について前記メモリ設定レジスタを設定することによりそれまで対応付けて設定されていたメモリブロックの割り付けを解除するた制御手段と、
前記符号化復号化器群と前記メモリブロック群との間に介在し、前記メモリ設定レジスタの設定に基づいて、前記符号化復号化器群を構成する各符号化復号化器のうちの使用中のもののそれぞれと対応するそれぞれのメモリブロックとの間のデータの書き込み読み込みのための信号を切換接続するメモリ管理手段と
を備えたことを特徴とする画情報通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｇ３ファクシミリ装置、Ｇ４ファクシミリ装置、ネットワークファクシミリ装置等の画情報通信装置に関し、特に、複数の通信ユニットを備え、それらの各通信ユニットを使用して、画像データを所定の符号化方式で符号化して得られた符号化画像データを相手先に送信する一方、相手先から受信した符号化画像データを所定の復号化方式で復号化して元の画像データを得る多重通信が可能な画情報通信装置に関する。
【０００２】
【従来の技術】
従来のファクシミリ装置等の画情報通信装置に搭載される、符号化復号化器は、画像データの符号化・復号化を行う際に、符号化効率の向上のために、現在処理中のラインに属する画素のみならず、隣接する１つまた複数のラインに属する隣接画素をも参照して符号化復号化を行う必要があるため、内部または外部に、参照ライン保持のためのメモリを必要とする。具体的には、例えば、Ｇ３ファクシミリ等に適用される、ＭＨ方式では、一次元符号化方式なので参照ラインを必要としないが、二次元符号化方式であるＭＲ、ＭＭＲ方式では、現ラインの直前の１ラインを参照する必要があり、同じく、ＪＢＩＧ方式では、現ラインの直前の２または３ラインを参照する必要がある。
【０００３】
また、通常のファクシミリ装置等の画情報通信装置においては、網制御部、モデムを含む通信制御部等の相手先との通信に必要な通信ユニットを、１ユニットのみ備え、同時に１つの送信または受信の通信にのみ対応できるものが普通であるが、複数の通信ユニットを備え、同時に複数の送信または受信の通信に対応した多重通信が可能なものもある。
【０００４】
一方、特定の通信ユニットを使用して行われる実際の通信時における符号化方式は、相手先装置が対応している符号化復号化方式に適合させる必要があるため、特定の通信ユニットを使用して行われる通信において実行される可能性のある各方式用の符号化復号化器を備える必要があり、全通信ユニット数以上の符号化復号化器が必要となる。
【０００５】
【発明が解決しようとする課題】
そのため、通信ユニットにより使用中でない符号化復号化器用の参照ライン保持のためのメモリは未使用状態となり、参照ライン保持用のメモリを有効利用できないという問題点があった。
【０００６】
もっとも、異なる符号化方式の参照ラインを共通のメモリ領域に割り付る技術は知られてはいるが（例えば、特開平１１−１２２４９８号公報参照）、その公知技術では、参照ライン保持用のメモリを、多数の符号化復号化器により共有使用することはできない。
【０００７】
本発明は係る事情に鑑みてなされたものであり、必要最低限のメモリ容量で多重通信を実現することができる画情報通信装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の画情報通信装置は、複数の通信ユニットを備え、それらの各通信ユニットを使用して、画像データを所定の符号化方式で符号化して得られた符号化画像データを相手先に送信する一方、相手先から受信した符号化画像データを所定の復号化方式で復号化して元の画像データを得る多重通信が可能な画情報通信装置において、前記各通信ユニットにおける通信時に使用され、それぞれが１または複数の参照ラインを参照して画像データの符号化・復号化を行う符号化復号化器群と、前記各符号化復号化器により共用される、多重通信に必要な数のメモリブロックにより構成されるメモリブロック群と、前記メモリブロック群を構成するメモリブロックと同数の設定ワード数を持つメモリ設定レジスタと、前記符号化復号化器群を構成する各符号化復号化器のうちの多重通信の状況に応じて使用開始しようとする符号化復号化器について前記メモリ設定レジスタを設定することにより前記メモリブロック群を構成する各メモリブロックのうちのいずれかを参照ライン保持用に割り付ける一方、多重通信の状況に応じて使用終了した符号化復号化器について前記メモリ設定レジスタを設定することによりそれまで対応付けて設定されていたメモリブロックの割り付けを解除する制御手段と、前記符号化復号化器群と前記メモリブロック群との間に介在し、前記メモリ設定レジスタの設定に基づいて、前記符号化復号化器群を構成する各符号化復号化器のうちの使用中のもののそれぞれと対応するそれぞれのメモリブロックとの間のデータの書き込み読み込みのための信号を切換接続するメモリ管理手段とを備えたことを特徴とする。
【０００９】
請求項２に記載の画情報通信装置は、複数の通信ユニットを備え、それらの各通信ユニットを使用して、画像データを所定の符号化方式で符号化して得られた符号化画像データを相手先に送信する一方、相手先から受信した符号化画像データを所定の復号化方式で復号化して元の画像データを得る多重通信が可能な画情報通信装置において、前記各通信ユニットにおける通信時に使用され、それぞれが１または複数の参照ラインを参照して画像データの符号化・復号化を行う符号化復号化器群と、前記各符号化復号化器により共用される、多重通信に必要な数の１ライン分の容量のメモリブロックにより構成されるメモリブロック群と、前記メモリブロック群を構成するメモリブロックと同数の設定ワード数を持つメモリ設定レジスタと、前記符号化復号化器群を構成する各符号化復号化器のうちの多重通信の状況に応じて使用開始しようとする符号化復号化器について前記メモリ設定レジスタを設定することにより前記メモリブロック群を構成する各メモリブロックのうちのいずれかを該符号化復号化器の符号化復号化方式に応じて必要となるライン数分だけ参照ライン保持用に割り付ける一方、多重通信の状況に応じて使用終了した符号化復号化器について前記メモリ設定レジスタを設定することによりそれまで対応付けて設定されていたメモリブロックの割り付けを解除するた制御手段と、前記符号化復号化器群と前記メモリブロック群との間に介在し、前記メモリ設定レジスタの設定に基づいて、前記符号化復号化器群を構成する各符号化復号化器のうちの使用中のもののそれぞれと対応するそれぞれのメモリブロックとの間のデータの書き込み読み込みのための信号を切換接続するメモリ管理手段とを備えたことを特徴とする。
【００１０】
請求項３に記載の画情報通信装置は、複数の通信ユニットを備え、それらの各通信ユニットを使用して、画像データを所定の符号化方式で符号化して得られた符号化画像データを相手先に送信する一方、相手先から受信した符号化画像データを所定の復号化方式で復号化して元の画像データを得る多重通信が可能な画情報通信装置において、前記各通信ユニットにおける通信時に使用され、それぞれが１または複数の参照ラインを参照して画像データの符号化・復号化を行う符号化復号化器群と、前記各符号化復号化器により共用される、多重通信に必要な数の所定の主走査幅で所定の最低主走査画素密度の１ライン分の容量のメモリブロックにより構成されるメモリブロック群と、前記メモリブロック群を構成するメモリブロックと同数の設定ワード数を持つメモリ設定レジスタと、前記符号化復号化器群を構成する各符号化復号化器のうちの多重通信の状況に応じて使用開始しようとする符号化復号化器について前記メモリ設定レジスタを設定することにより前記メモリブロック群を構成する各メモリブロックのうちのいずれかを該符号化復号化器の符号化復号化方式及び符号化復号化対象画像データの主走査画素密度に応じて必要となるライン数分だけ参照ライン保持用に割り付ける一方、多重通信の状況に応じて使用終了した符号化復号化器について前記メモリ設定レジスタを設定することによりそれまで対応付けて設定されていたメモリブロックの割り付けを解除するた制御手段と、前記符号化復号化器群と前記メモリブロック群との間に介在し、前記メモリ設定レジスタの設定に基づいて、前記符号化復号化器群を構成する各符号化復号化器のうちの使用中のもののそれぞれと対応するそれぞれのメモリブロックとの間のデータの書き込み読み込みのための信号を切換接続するメモリ管理手段とを備えたことを特徴とする。
【００１５】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【００１６】
先ず、図１は、本発明の実施の形態に係る画像処理装置としてのファクシミリ装置１のブロック構成を示している。
【００１７】
同図において、ファクシミリ装置１は、システム制御部２、ＲＯＭ３、ＲＡＭ４、スキャナ５、プロッタ６、画像メモリ７、符号化復号化部８、操作表示部９、１０−０ないし１０−ｌの複数の通信制御部、１１−０ないし１１−ｌの複数の網制御部、及び、システムバス１２により構成されている。なお、通信制御部１０−ｐ及び網制御部１１−ｐ（ｐ＝０、…、ｌ）の組は、通信ユニットを構成している。
【００１８】
システム制御部２は、ＲＯＭ３書き込まれた制御プログラムに従って、ＲＡＭ４を作業領域として使用しながら、装置各部を制御するマイクロコンピュータである。
【００１９】
ＲＯＭ３は、前述したように、システム制御部２が上記装置各部を制御するための制御プログラムやデータテーブルが記憶されているリードオンリメモリである。
【００２０】
ＲＡＭ４は、前述したようにシステム制御部２の作業領域として使用されるランダムアクセスメモリである。なお、ＲＡＭ４は、図示しないバックアップ用回路によりバックアップされており、装置電源遮断時にも記憶内容は保持される。
【００２１】
スキャナ５は、原稿画像を、図示しないラインイメージセンサにより１主走査ライン単位で光学的にスキャンして得られた画像データに画像処理を施し２値化してシステムに渡すためのものである。
【００２２】
プロッタ６は、受信した画像データを、記録出力したり、スキャナ５で読み取った画像データを、記録出力（コピー動作）したりして、画像データを物理的にイメージ化するためのものである。
【００２３】
画像メモリ７は、スキャナ５で読み取った画像データを、メモリ送信するために一時的にファイルとして蓄積したり、受信した画像データを、プロッタ６により記録するまでファイルとして一時的に蓄積したりするためのものである。
【００２４】
符号化復号化部８は、送信画像データを、Ｇ３ファクシミリに適合する、ＭＨ符号化方式、ＭＲ符号化方式、ＭＭＲ符号化方式、ＪＰＥＧ符号化方式等の所定の符号化方式で符号化圧縮する一方、受信画像データをＭＨ符号化方式、ＭＲ符号化方式、ＭＭＲ符号化方式、ＪＰＥＧ符号化方式等に対応する所定の復号化方式で復号伸長するものである。
【００２５】
操作表示部９は、相手先ファクシミリ番号を指定するためのテンキー、送信スタートキー、ワンタッチダイヤルキー、ファンクションキー、及び、その他各種キーが配設される一方、液晶表示装置等の表示器を備え、ユーザに知らせるべき装置の動作状態や、各種メッセージを表示するものである。
【００２６】
通信制御部１０−ｐ（ｐ＝０、…、ｌ）は、互いに同一構成で、それぞれ、Ｇ３モデム機能を含み、それぞれ網制御部１１−ｐ（ｐ＝０、…、ｌ）を介して公衆網に送信するデータを変調する一方、網制御部１１−ｐ（ｐ＝０、…、ｌ）を介して公衆網から受信した信号を復調するものである。また、通信制御部１０−ｐ（ｐ＝０、…、ｌ）は、ダイヤル番号に対応してＤＴＭＦ信号の送出も行う。網制御部１１ｐ（ｐ＝０、…、ｌ）は、公衆網に接続されて、通信制御部１０−ｐ（ｐ＝０、…、ｌ）への回線接続制御や、回線の直流ループの閉結・解放や、回線の極性反転の検出、回線解放の検出、発信音の検出、ビジートーン（話し中）等のトーン信号の検出、呼出信号の検出等の回線との接続制御や、ダイヤルパルスの生成を行うものである。システムバス１２は、上記各部がデータをやり取りするための信号ラインである。
【００２７】
以上のように構成されるファクシミリ装置１は、通信制御部１０−ｐ及び網制御部１１−ｐ（ｐ＝０、…、ｌ）により構成される複数（ｌ＋１個）の通信ユニットのそれぞれが並行して同時的に送信または受信の通信を行うことが可能である。
【００２８】
そのため、符号化復号化部８は、各通信ユニットをそれぞれ使用した画像データの送受信に伴う符号化・復号化に対応するため、複数チャンネルの符号化・復号化の同時的を行う必要があり、また、各通信ユニットを使用した通信において複数の符号化復号化方式のうちのいずれかが適用される可能性があるため、１通信ユニット当たり、符号化復号化方式が異なる複数の符号化復号化器を備える必要があり、通信ユニット数以上の数の符号化復号化器を備える必要がある。
【００２９】
以下、本実施の形態に係る符号化復号化部８の構成の第１ないし第５例について説明する。
【００３０】
先ず、第１例の符号化復号化部８について説明する。
【００３１】
図２に、第１例に係る符号化復号化部８の具体的な構成について示す。
【００３２】
同図において、ＤＣＲ８１−０ないしＤＣＲ８１−ｎの各符号化復号化器は、各通信ユニットにおける画像データの送受信に関連してシステムバス１２を介して入力される未符号化画像データを符号化して得られる符号化後画像データをシステムバス１２を介して出力し、または、システムバス１２を介して入力される符号化画像データを復号化して得られる画像データをシステムバス１２を介して出力する。なお、以後の説明で、ＤＣＲ８１−０ないしＤＣＲ８１−ｎを特に区別しない場合には単にＤＣＲ８１と称する。他の構成についても同様である。
【００３３】
各ＤＣＲ８１としては、１次元、２次元符号化を行うＤＣＲと、ＪＢＩＧ符号化を行うＤＣＲ等、符号化方式の異なるものが個別に搭載され、装置に要求される多重通信数に必要な数が搭載される。
【００３４】
各ＤＣＲ８１は、符号化・復号化の際に参照するラインメモリが格納される、各ＤＣＲ８１で共用のメモリブロック８６−０ないし８６−ｍの各メモリブロックに、メモリ管理部８０を介して参照ラインデータの入出力アクセスを行う。
【００３５】
メモリ管理部８０は、ＤＣＲ８１−０ないし８１−ｎのそれぞれに対応したストローブ生成部８２−０ないし８２−ｎとアドレス生成部８３−０ないし８３−ｎを備え、また、マルチプレクサ８５及びメモリ設定レジスタ８４を備えていて、各メモリブロック８３の各ＤＣＲ８１への動的な割付及び割付解除を行う。
【００３６】
メモリ設定レジスタ８４は、システム制御部２からアクセスされて設定されるもので、搭載されるメモリブロック８６−０ないし８６−ｍの数と同数の設定ワード数を持ち、各メモリブロック８６と１対１に対応していて、該当するメモリブロック８６をどのＤＣＲ８１に割り当てて使用させるかを設定するものである。
【００３７】
システム制御部２は、多重通信の状況に応じて、使用開始しようとするＤＣＲ８１についてメモリ設定レジスタ８４に使用するメモリブロック８６を設定し、使用終了したＤＣＲ８１については、それまで使用していたメモリブロック８６に対応してメモリ設定レジスタ８４に「未使用」を示す番号を設定して、割り付けを解除する。
【００３８】
なお、ＤＣＲ８１より参照される１つまたは複数の参照ライン記憶のためのメモリブロック８６の総数（ｍ＋１）は、ＤＣＲ８１の総数（ｎ＋１）とは同数ではなく、それよりも少ない、多重通信に必要な数である。また、各メモリブロック８６は、符号化復号化方式の違いから参照ライン数が異なり得る各ＤＣＲ８１の全てに割り付けられる可能性があるため、各ＤＣＲ８１のうちの参照ライン数が最多のものに対応できるように、その参照ライン数が最多のものが必要とするライン数分の容量を備える。
【００３９】
図３に第１例におけるメモリ設定レジスタ８４の設定例を示す。同図においては、メモリブロック８６−０に対応する設定レジスタ０に、ＤＣＲ８１−２を示す設定番号がライトされて、メモリブロック８６−０をＤＣＲ８１−２に割り付けている。未使用のメモリブロック８６については、設定レジスタには未使用を示す設定番号がライトされて、未使用のメモリブロック８６を識別可能としている。
【００４０】
図２に戻って、マルチプレクサ８５は、各メモリブロック８６のデータバスＤＡＴＡ、アドレスバスＡＤＤ、チップセレクト信号ＣＳ、リード信号ＲＤ及びライト信号ＷＲの各信号に、メモリ設定レジスタ８４に設定されているＤＣＲ８１から直接入出力されるデータバスＤＡＴＡ、当該ＤＣＲ８１に対応するストローブ生成部８２から入力されるリード信号ＲＤ及びライト信号ＷＲ、当該ＤＣＲ８１に対応するアドレス生成部８３からの入力されるチップセレクト信号ＣＳ及びアドレスバスＡＤＤの各信号を切換接続する。
【００４１】
それにより、メモリ設定レジスタ８４により特定のメモリブロック８６が割り付けられたＤＣＲ８１は、データバスＤＡＴＡが当該特定のメモリブロック８６に接続された状態で、リクエスト信号ＲＥＱを出力し、対応するストローブ生成部８２からのアックノリッジ信号ＡＣＫによりデータバスＤＡＴＡ上のデータの書き込み読み込みを行う。なお、ＤＣＲ８１が複数の参照ラインをもつ場合は同数のリクエスト信号ＲＥＱ及びアックノリッジ信号ＡＣＫが存在する。
【００４２】
ストローブ生成部８２は、対応するＤＣＲ８１からのデータ転送のリクエスト信号ＲＥＱからリード信号ＲＤ及びライト信号ＷＲを生成し、また、アックノリッジ信号ＡＣＫの返す。アドレス生成部８３は、チップセレクト信号ＣＳを出力する一方、アドレスバスＡＤＤに対して、リード、ライト動作毎のストローブ生成部８２からのタイミングでカウンタをインクリメントし下位アドレスを生成すると共に、対応するＤＣＲ８１が参照ラインを複数もつ場合は、ＤＣＲ８１からのリクエスト信号ＲＥＱの種類により上位アドレスを切り替え、ＤＣＲ８１からのラインエンド信号ＬＥＮＤによりアドレスをリセットする。
【００４３】
このように、第１例によれば、ＤＣＲ８１の総数よりも少ない、多重通信数に見合う数だけのメモリブロック８６を各ＤＣＲ８１に必要に応じて割り付けて共有することができるようになる。
【００４４】
次に第２例に係る符号化復号化部８について説明する。
【００４５】
この第２例の符号化復号化部８の構成は、図２に示した第１例に係るものと同一ブロック構成で、その細部構成と動作のみが異なる。
【００４６】
つまり、各メモリブロック８６の容量は、参照ライン１ライン分の容量を持ち、それらのメモリブロック８６は、多重通信に必要な数だけ備わっている。また、メモリ設定レジスタ５４が、各ＤＣＲ８１の符号化方式によって必要な数だけ参照ライン保持用のメモリブロック８６を割り付ける。
【００４７】
図４に第２例におけるメモリ設定レジスタ８４の設定例を示す。同図においては、メモリブロック８６−０及び８６−１にそれぞれ対応する設定レジスタ０及び１に、ＤＣＲ８１−２を示す設定番号がライトされて、メモリブロック８６−０及び８６−１をＤＣＲ８１−２に必要な２ライン分の参照ライン用に割り付けている。
【００４８】
また、マルチプレクサ８５は、各メモリブロック８６のデータバスＤＡＴＡ、アドレスバスＡＤＤ、チップセレクト信号ＣＳ、リード信号ＲＤ及びライト信号ＷＲの各信号に、メモリ設定レジスタ８４に設定されているＤＣＲ８１から直接入出力されるデータバスＤＡＴＡ、当該ＤＣＲ８１に対応するストローブ生成部８２から入力されるリード信号ＲＤ及びライト信号ＷＲ、当該ＤＣＲ８１に対応するアドレス生成部８３からの入力されるチップセレクト信号ＣＳ及びアドレスバスＡＤＤの、各信号を切換接続するのは第１例と同様であるが、図４に示したように、特定のＤＣＲ８１、ストローブ生成部８２及びアドレス生成部８３の組が、複数のメモリブロック８６と接続される場合もある。
【００４９】
また、アドレス生成部８３は、リード、ライト動作毎のストローブ生成部８２からのタイミングでカウンタをインクリメントしアドレスを生成すると共に、対応するＤＣＲ８１が参照ラインを複数もつ場合は、ＤＣＲ８１からのリクエスト信号ＲＥＱの種類によりメモリブロック８６を切り替える。なお、メモリブロック８６の切り替えは異なるチップセレクト信号ＣＳを発生することによりマルチプレクサ８５で行われる。
【００５０】
このように、第２例によれば、多重通信数に見合う数だけの、参照ライン１ライン分の容量のメモリブロック８６を各ＤＣＲ８１が必要とする本数だけ必要に応じて割り付けて共有することができるようになる。
【００５１】
次に第３例に係る符号化復号化部８について説明する。
【００５２】
この第３例の符号化復号化部８の構成は、図２に示した第１例に係るものと同一ブロック構成で、その細部構成と動作のみが異なる。
【００５３】
つまり、各メモリブロック８６の容量は、装置に要求される主走査方向の最大サイズで画素密度２００ｄｐi分の容量を持ち、それらのメモリブロック８６は、多重通信に必要な数だけ備わっている。また、メモリ設定レジスタ５４が、各ＤＣＲ８１の符号化方式と主走査画素密度によって必要な数だけのメモリブロック８６を割り付ける。例えば、必要な参照ライン数が２本で、符号化・復号化対象の画像データの主走査画素密度が４００ｄｐiであれば、４個のメモリブロック８６が割り付けられることになる。
【００５４】
また、マルチプレクサ８５は、各メモリブロック８６のデータバスＤＡＴＡ、アドレスバスＡＤＤ、チップセレクト信号ＣＳ、リード信号ＲＤ及びライト信号ＷＲの各信号に、メモリ設定レジスタ８４に設定されているＤＣＲ８１から直接入出力されるデータバスＤＡＴＡ、当該ＤＣＲ８１に対応するストローブ生成部８２から入力されるリード信号ＲＤ及びライト信号ＷＲ、当該ＤＣＲ８１に対応するアドレス生成部８３からの入力されるチップセレクト信号ＣＳ及びアドレスバスＡＤＤの、各信号を切換接続するのは第１例と同様であるが、特定のＤＣＲ８１、ストローブ生成部８２及びアドレス生成部８３の組が、複数のメモリブロック８６と接続される場合もある。
【００５５】
また、アドレス生成部８３は、リード、ライト動作毎のストローブ生成部８２からのタイミングでカウンタをインクリメントしアドレスを生成すると共に、対応するＤＣＲ８１の参照ラインが、２００ｄｐｉを越える場合は、カウンタフルの時にメモリブロックを切り替え、対応するＤＣＲ８１が参照ラインを複数もつ場合は、ＤＣＲ８１からのリクエスト信号ＲＥＱの種類によりメモリブロック８６を切り替える。なお、メモリブロック８６の切り替えは異なるチップセレクト信号ＣＳを発生することによりマルチプレクサ８５で行われる。
【００５６】
このように、第３例によれば、多重通信数に見合う数だけの、最大主走査サイズで２００ｄｐiの主走査画素密度に相当する画素数分の単位容量のメモリブロック８６を各ＤＣＲ８１が必要とする本数だけ必要に応じて割り付けて共有することができるようになる。
【００５７】
次に第４例に係る符号化復号化部８について説明する。
【００５８】
この第４例は第３例の変形例で、その第４例の符号化復号化部８の構成は、図５に示すもので、図２に示した第３例に係るものとは、メモリ管理部８０が調停部８８を備えた点と、多数のメモリブロック８６をメモリ８７に統合して、
データバスＤＡＴＡ、アドレスバスＡＤＤ、チップセレクトＣＳ、リードＲＤ、ライトＷＲの各制御信号を大幅に省いた点が異なっている。なお、メモリ８７に各ＤＣＲ８１が同時にアクセスすることはでないため、その調停は調停部８８により行われる。
【００５９】
図５において、メモリ８７は、各ＤＣＲ８１が参照する参照ラインを保持するための共用のメモリで、多重通信に必要なだけの容量を持つ。メモリ８７は、装置に要求される主走査方向の最大サイズで画素密度２００ｄｐi分の容量を単位として分割利用される。また、メモリ設定レジスタ８４が、各ＤＣＲ８１の符号化方式と主走査画素密度によって必要となる容量分のメモリブロックをメモリ８７から確保する。例えば、必要な参照ライン数が２本で、符号化・復号化対象の画像データの主走査画素密度が４００ｄｐiであれば、４つのメモリブロックが割り付けられることになる。
【００６０】
調停部８８は、各ＤＣＲ８１からのリクエスト信号ＲＥＱから1つを選択し、各ストローブ生成部８２のうちちの選択したリクエスト信号ＲＥＱのＤＣＲ８１に対応するものに対してのみメモリセレクト信号ＭＳＥＬを発生する。調停部８８は、リクエスト信号ＲＥＱが複数発生している場合は、優先回路、順序回路等にて１つのリクエストのみを選択する。 そして、選択したリクエスト信号ＲＥＱのＤＣＲ８１に対して、アックノリッジ信号ＡＣＫを発生しデータ転送を行なう事を通知する。
【００６１】
また、アドレス生成部８３は、リード、ライト動作毎のストローブ生成部８２からのタイミングでカウンタをインクリメントし下位アドレスを生成するが、チップセレクト信号ＣＳは発生しない。対応するＤＣＲ８１の参照ラインが、２００ｄｐｉを越える場合は、カウンタフルの時に、メモリブロックを切り替え、対応するＤＣＲ８１が参照ラインを複数もつ場合は、ＤＣＲ８１からのリクエスト信号ＲＥＱの種類によりメモリブロックを切り替えるが、そのメモリ８７上に構成される仮想的なメモリブロックの切り替えは、異なる上位アドレスを発生することによりマルチプレクサ８５で行われる。
【００６２】
このように、第４例によれば、多重通信数に見合う容量の、最大主走査サイズで２００ｄｐiの主走査画素密度に相当する画素数分の単位容量のメモリブロックを仮想的にメモリ８７上に構成して、各ＤＣＲ８１が必要とする本数だけ必要に応じて割り付けて共有することができるようになる。なお、第４例と同様の単一のメモリ８７をメモリブロック構成用に共有する構成は、第１例または第２例にも同様に適用可能である。
【００６３】
次に第５例に係る符号化復号化部８について説明する。
【００６４】
この第５例は第４例の変形例で、その第５例の符号化復号化部８の構成は、図６に示すもので、図５に示した第４例に係るものとは、各ＤＣＲ８１の中に、複数の論理チャンネルで符号化・復号化を行うものが含まれ、その複数の論理チャンネル対応のＤＣＲ８１からマルチプレクサ８５にチャンネル信号ＣＨが入力される点が異なっている。
【００６５】
図６において、特に、２次元符号化を行うＤＣＲ８１−１は、複数の符号化・復号化対象データを１ライン又は数ライン毎に時分割で処理し、１つのＤＣＲ８１−１が複数チャンネルの符号化・復号化処理を行うことが可能とする。
【００６６】
その場合現在動作中の論理チャンネルを示すチャンネル信号ＣＨをマルチプレクサ８５に出力する。
【００６７】
メモリ設定レジスタ８４は、図７に示すように設定され、設定レジスタ０に、ＤＣＲ８１−１の論理チャンネルＡを示す設定番号がライトされ、設定レジスタ１に、ＤＣＲ８１−１の論理チャンネルＢを示す設定番号がライトされることにより、論理チャンネルＡ、Ｂそれぞれに、あたかも各論理チャンネルが独立したＤＣＲ８１であるかのように、メモリブロックがメモリ８７上に割り当てられる。
【００６８】
マルチプレクサ８５は、メモリ８７上に構成される仮想的なメモリブロックの各ＤＣＲ８１（論理チャンネルによるり仮想的なものを含む）への切り替えを、調停部８６からのメモリセレクト信号ＭＳＥＬ及びチャンネル信号ＣＨに基づいて、異なる上位アドレスを発生することにより行う。
【００６９】
このように、第５例によれば、複数の論理チャンネルでの符号化・復号化を行うＤＣＲ８１が含まれる場合でも、各ＤＣＲ８１（論理チャンネルを含む）が必要とする本数だけ必要に応じて割り付けてメモリ８７を共有することができるようになる。なお、第５例と同様の、複数の論理チャンネルを備えたＤＣＲ８１に対応するための構成は、第１例または第２例にも同様に適用可能である。
【００７０】
以上の第１ないし第５例の符号化復号化部８は、システム制御部２によりその全体動作が制御される。
【００７１】
第１ないし第５例の符号化復号化部８を適用したファクシミリ装置１におけるメモリブロックの割付と解放の動作例を下記に示す。
【００７２】
つまり、システム制御部２は、各通信ユニットによる各通信処理からの、符号化または復号化処理の要求があると、メモリ設定レジスタ８４の設定レジスタ０ないしｍを読み出し（処理１）、 未使用の設定レジスタがある場合は、要求元のＤＣＲ８１の設定番号を書き込む（処理２）。
【００７３】
未使用の設定レジスタがない場合は、定期的に前期処理２を実行し、設定レジスタ０ないしｍをポーリングする（処理３）。
【００７４】
そして、設定レジスタを設定できたＤＣＲ８１（論理チャンネルを含む）による符号化または復号化処理を行う（処理４）。
【００７５】
前期処理４が終了すると、処理２で設定した設定レジスタに未使用を意味する設定番号を書き込む。
【００７６】
このように本実施の形態によれば、各ＤＣＲ８１がメモリブロック群またはメモリを共有しつつ、多重通信に対応した符号化・復号化を行うことが可能となる。
【００７７】
なお、以上説明した実施の形態においては、本発明をＧ３ファクシミリに適用したが、本発明はそれに限らず、画像データの多重通信を行う画情報通信装置であれば、同様に適用可能なものである。
【００７８】
【発明の効果】
請求項１に係る発明によれば、前記各符号化復号化器が、参照メモリ保持用のメモリブロックを個別にもつのではなく、多重通信に必要なだけの数のメモリブロックにより構成されるメモリブロック群を共用するようにしたため、必要最低限のメモリ容量で多重通信を実現することが可能となる効果が得られる。
【００７９】
請求項２に係る発明によれば、請求項１に係る発明と同様な、必要最低限のメモリ容量で多重通信を実現することが可能となる効果に加えて、前記各符号化復号化器が、参照メモリ保持用のメモリブロックを個別にもつのではなく、多重通信に必要なだけの数の１ライン分の容量のメモリブロックにより構成されるメモリブロック群を共用するようにしたため、各符号化復号化器ごとの符号化復号化方式の違いによって必要参照ライン数が異なることに起因して、請求項１に係る発明では発生し得た、メモリブロックの未使用領域の発生がなくなり、前記メモリブロック群の合計のメモリ容量を請求項１に係る発明の場合よりも低減することが可能となる効果が得られる。
【００８０】
請求項３に係る発明によれば、請求項２に係る発明と同様な、必要最低限のメモリ容量で多重通信を実現することが可能となる効果に加えて、前記各符号化復号化器が、参照メモリ保持用のメモリブロックを個別にもつのではなく、多重通信に必要なだけの数の、所定の最大主走査幅で所定の最低主走査画素密度の１ライン分の容量のメモリブロックにより構成されるメモリブロック群を共用するようにしたため、各符号化復号化器ごとに、符号化復号化方式によって必要参照ライン数が異なることや、符号化復号化対象画像データの主走査画素密度が前記所定の最低主走査画素密度の等倍であったり２倍であったりして異なることに起因して、請求項１や２に係る発明では発生し得た、メモリブロックの未使用領域の発生がなくなるため、前記メモリブロック群の合計のメモリ容量を請求項２に係る発明の場合よりも低減することが可能となる効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る画情報通信装置としてのファクシミリ装置のブロック構成を示す図である。
【図２】本発明の実施の形態に係るファクシミリ装置の符号化復号化部の構成について示す図である。
【図３】メモリ設定レジスタの設定例について示す図である。
【図４】メモリ設定レジスタの設定例について示す図である。
【図５】本発明の実施の形態に係るファクシミリ装置の符号化復号化部の、図２に示したものとは別の構成について示す図である。
【図６】本発明の実施の形態に係るファクシミリ装置の符号化復号化部の、図２または図５に示したものとは別の構成について示す図である。
【図７】メモリ設定レジスタの設定例について示す図である。
【符号の説明】
１  ファクシミリ装置
２  システム制御部
３  ＲＯＭ
４  ＲＡＭ
５  スキャナ
６  プロッタ
７  画像メモリ
８  符号化復号化部
９  操作表示部
１０−０、１０−１、…、１０−ｌ  通信制御部
１１−０、１１−１、…、１１−ｌ  網制御部
１２  システムバス
８０  メモリ管理部
８１−０、８１−１、８１−２、…、８１−ｎ  ＤＣＲ（符号化復号化器）
８２−０、８２−１、８２−２、…、８２−ｎ  ストローブ生成部
８３−０、８３−１、８３−２、…、８３−ｎ  アドレス生成部
８４  メモリ設定レジスタ
８５  マルチプレクサ
８６−０、８６−１、…、８６−ｍ  メモリブロック
８７  メモリ
８８  調停部
【図１】
0003986730.tif 000002
【図２】
0003986730.tif 000003
【図３】
0003986730.tif 000004
【図４】
0003986730.tif 000005
【図５】
0003986730.tif 000006
【図６】
0003986730.tif 000007
【図７】
0003986730.tif 000008