(57)【特許請求の範囲】
【請求項１】
フォトダイオードに集電された電荷をフローティング拡散領域に伝達するトランスファートランジスタを備えるＣＭＯＳイメージセンサにおいて、
半導体基板と、
前記半導体基板上に形成された前記トランスファートランジスタのゲート電極（３５）と、
前記ゲート電極（３５）の一端の前記半導体基板内に積層された第１導電型の第１不純物領域（３７）及び第２導電型の第２不純物領域（３２）からなるフォトダイオードと、
前記ゲート電極（３５）の他端の前記半導体基板内に形成された第２導電型の第３不純物領域（３８）からなるフローティング拡散領域と、
前記ゲート電極（３５）下部の前記半導体基板内に形成されて前記フォトダイオード及び前記フローティング拡散領域と各々離隔された第１導電型の第４不純物領域（３３）とを備え、
前記第２導電型の第２不純物領域（３２）が、前記第１導電型の第１不純物領域（３７）のジャンクション深さの最大値よりも浅くない位置に形成されてフォトダイオードを形成し、
前記第１導電型の第４不純物領域（３３）が、前記第２導電型の第３不純物領域（３８）のジャンクション深さの最大値よりも浅くない位置であり、前記フォトダイオードの第２不純物領域（３２）と実質的に同じ深さの位置に形成され、
前記トランスファートランジスタゲート電極下部の半導体基板内に前記第１導電型の第４不純物領域（３３）を備えることによってトランスファートランジスタのパンチスルー電圧を増加させ、トランスファートランジスタのオフ時のフォトダイオードとフローティング拡散領域との間の電位バリアを増加させて、フォトダイオードの集電量を増大させることを特徴とするパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサ。
【請求項２】
前記第４不純物領域（３３）と前記フォトダイオードとの間の距離は、前記第４不純物領域（３３）と前記フローティング拡散領域との間の距離より相対的に遠いことを特徴とする請求項１に記載のパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサ。
【請求項３】
前記第１導電型はｐ型であって、前記第２導電型は、ｎ型であることを特徴とする請求項１に記載のパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサ。
【請求項４】
フォトダイオードに集電された電荷をフローティング拡散領域に伝達するトランスファートランジスタを備えるＣＭＯＳイメージセンサ製造方法において、
フォトダイオード形成領域の半導体基板内に第２導電型の第２不純物領域（３２）を形成する第１のステップと、
トランスファートランジスタ領域の前記半導体基板内に第１導電型の第４不純物領域（３３）を形成する第２のステップと、
前記半導体基板上にトランスファートランジスタのゲート絶縁膜（３４）及びゲート電極（３５）を形成し、前記ゲート電極（３５）の一部が前記第４不純物領域（３３）と重なるようにする第３のステップと、
前記第２不純物領域（３２）上の前記半導体基板内に第１導電型の第１不純物領域（３７）を形成する第４のステップと、
前記ゲート電極（３５）を間に置いて前記フォトダイオード形成領域から離隔された前記半導体基板内に第２導電型の第３不純物領域からなるフローティング拡散領域（３８）を形成する第５のステップとを備え、
前記第２導電型の第２不純物領域（３２）が、前記第１導電型の第１不純物領域（３７）のジャンクション深さの最大値よりも浅くない位置に形成されてフォトダイオードを形成し、
前記第１導電型の第４不純物領域（３３）が、前記第２導電型の第３不純物領域からなるフローティング拡散領域（３８）のジャンクション深さの最大値よりも浅くない位置であり、前記フォトダイオードの第２不純物領域（３２）と実質的に同じ深さの位置に形成され、
前記トランスファートランジスタゲート電極下部の半導体基板内に前記第１導電型の第４不純物領域（３３）を備えることによってトランスファートランジスタのパンチスルー電圧を増加させ、トランスファートランジスタのオフ時のフォトダイオードとフローティング拡散領域との間の電位バリアを増加させて、フォトダイオードの集電量を増大させるパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法。
【請求項５】
前記第１導電型の第４不純物領域（３３）と前記フォトダイオードとの間の距離は、前記第１導電型の第４不純物領域（３３）と前記フローティング拡散領域との距離より相対的に遠いことを特徴とする請求項４に記載のパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法。
【請求項６】
前記第１導電型はｐ型であって、前記第２導電型は、ｎ型であることを特徴とする請求項５に記載のパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法。
【請求項７】
前記第４不純物領域（３３）は、ホウ素（Ｂ）をイオン注入して形成することを特徴とする請求項５に記載のパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法。
【請求項８】
フォトダイオードに集電された電荷をフローティング拡散領域に伝達するトランスファートランジスタを備えるＣＭＯＳイメージセンサの製造方法において、
半導体基板上にフォトダイオード形成領域を区画する第１イオン注入マスクを形成する第１のステップと、
第１イオン注入工程を実施して前記半導体基板内にフォトダイオード形成の為の第２導電型の第２不純物領域（３２）を形成する第２のステップと、
前記第１イオン注入マスクを除去する第３のステップと、
前記半導体基板上に、前記フォトダイオード形成領域に隣接するように区画されたトランスファートランジスタ領域に包含される、第１導電型の第４不純物領域（３３）を区画する第２イオン注入マスクを形成する第４のステップと、
第２イオン注入工程を実施して前記半導体基板内に第１導電型の第４不純物領域（３３）を形成する第５のステップと、
前記第２イオン注入マスクを除去する第６のステップと、
前記半導体基板上の前記トランスファートランジスタ領域に、前記トランスファートランジスタのゲート絶縁膜（３４）及びゲート電極（３５）を形成し、前記ゲート電極（３５）の一部が前記第４不純物領域（３３）と重なるようにする第７のステップと、
前記第２不純物領域（３２）上の前記半導体基板内にフォトダイオード形成の為の第１導電型の第１不純物領域（３７）を形成する第８のステップと、
前記ゲート電極（３５）を間に置いて前記フォトダイオード形成領域から離隔された前記半導体基板内に、第２導電型の第３不純物領域である前記フローティング拡散領域（３８）を形成する第９のステップと、を備え、
前記第２導電型の第２不純物領域（３２）が、前記第１導電型の第１不純物領域（３７）のジャンクション深さの最大値よりも浅くない位置に形成されてフォトダイオードを形成し、
前記第１導電型の第４不純物領域（３３）が、前記第２導電型の第３不純物領域からなるフローティング拡散領域（３８）のジャンクション深さの最大値よりも浅くない位置であり、前記フォトダイオードの第２不純物領域（３２）と実質的にほぼ同じ深さの位置に形成され、
前記トランスファートランジスタゲート電極下部の半導体基板内に前記第１導電型の第４不純物領域（３３）を備えることによってトランスファートランジスタのパンチスルー電圧を増加させ、トランスファートランジスタのオフ時のフォトダイオードとフローティング拡散領域との間の電位バリアを増加させて、フォトダイオードの集電量を増大させることを特徴とするパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法。
【請求項９】
前記第４不純物領域（３３）と前記フォトダイオードとの間の距離は、前記第４不純物領域（３３）と前記フローティング拡散領域（３８）との距離より相対的に遠いことを特徴とする請求項８に記載のパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法。
【請求項１０】
前記第１導電型はｐ型であって、前記第２導電型は、ｎ型であることを特徴とする請求項９に記載のパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法。
【請求項１１】
前記第４不純物領域（３３）は、ホウ素（Ｂ）をイオン注入して形成することを特徴とする請求項９に記載のパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、ＣＭＯＳイメージセンサの製造分野に関し、特に、パンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサ及びその製造方法に関する。
【０００２】
【従来の技術】
ＣＭＯＳイメージセンサは、ＣＭＯＳ製造技術を利用して光学的イメージを電気的信号に変換させる素子であって、光に反応して生成された信号電子を電圧に変換して信号処理過程を経て画像情報を再現する。ＣＭＯＳイメージセンサは、各種のカメラ、医療装備、監視用カメラ、位置確認及び感知のための各種の産業装備等、画像信号を再現する全ての分野に利用可能であって、低電圧駆動と単一チップ化が可能であるので、益々活用範囲が拡大している状況にある。ＣＭＯＳイメージセンサは、画素数ほどＭＯＳトランジスタを製作しこれを利用して順に出力を検出するスイッチング方式を採用している。ＣＭＯＳイメージセンサは、従来のイメージセンサとして広く用いられているＣＣＤイメージセンサに比べて駆動方式が簡単かつ多様なスキャニング方式の実現が可能であり、信号処理回路を単一チップに集積できるので、製品の小型化が可能であるのみでなく、互換性のＣＭＯＳ技術を使用するので、製造コストを低減することができ、電力消費も非常に低いという長所をもっている。
【０００３】
図１は、４個のトランジスタと２個のキャパシタンス構造からなるＣＭＯＳイメージセンサの単位画素を示す回路図であって、光感知手段であるフォトダイオードＰＤと４個のＮＭＯＳトランジスタとから構成されるＣＭＯＳイメージセンサの単位画素を示している。４個のＮＭＯＳトランジスタの中、トランスファートランジスタＴｘは、フォトダイオードＰＤで生成された光電荷をフローティング拡散領域に搬送する役割をし、リセットトランジスタＲｘは、信号検出のためにフローティング拡散領域に格納されている電荷を排出する役割をし、ドライブトランジスタＤｘは、ソースフォロアとしての役割をし、セレクトトランジスタＳｘは、スイッチング及びアドレッシング（Ａｄｄｒｅｓｓｉｎｇ）のためのものである。
【０００４】
図面における“Ｃｆ”は、フローティング拡散領域が有するキャパシタンスを、“Ｃｐ”は、フォトダイオードが有するキャパシタンスを各々示す。このように構成されたイメージセンサの単位画素に対する動作は以下のように行われる。最初にリセットトランジスタＲｘ、トランスファートランジスタＴｘ及びセレクトトランジスタＳｘをオン（ｏｎ）させて単位画素をリセットさせる。この時フォトダイオードＰＤは空乏し始めて、キャパシタンスＣｐは電荷蓄積（ｃａｒｒｉｅｒ  ｃｈａｒｇｉｎｇ）が発生し、フローティング拡散領域のキャパシタンスＣｆは、供給電圧（ＶＤＤ）まで電荷蓄電される。そして、トランスファートランジスタＴｘをオフさせ、セレクトトランジスタＳｘをオンさせた後、リセットトランジスタＲｘをオフさせる。このような動作状態で単位画素出力端（Ｏｕｔ）から出力電圧‘Ｖ１’を読み出してバッファに格納させた後、トランスファートランジスタＴｘをオンさせて、光の強さに応じて変化されたキャパシタンスＣｐのキャリアをキャパシタンスＣｆに移動させた後、再び出力端（Ｏｕｔ）から出力電圧‘Ｖ２’を読み出して二つの出力電圧間の差（Ｖ１−Ｖ２）に対するアナログデータをデジタルデータに変更させることで単位画素に対する一動作周期が完了される。
【０００５】
以下、図２乃至図４を参照しながら従来の技術に係るＣＭＯＳイメージセンサの単位ピクセルのトランスファートランジスタ、フォトダイオード及びフローティング拡散領域の製造方法を説明する。まず、図２に示すように、素子分離膜２１形成が完了したｐ型半導体基板２０上にゲート絶縁膜２２及びゲート電極２３を形成し、ゲート電極２３の一端の半導体基板２０内にフォトダイオード（ＰＤ）をなすｎ型不純物領域２４を形成する。次いで、図３に示すように、ゲート電極２３の側壁に絶縁膜スペーサ２５を形成し、ｎ型不純物領域２４上にｐ型不純物領域２６を形成してフォトダイオード形成工程を完了する。その後、フローティング拡散領域を形成するためのイオン注入マスクとしてフォトレジストパターンＰＲを形成し、ｎ型不純物イオン注入工程を実施してフローティング拡散領域２７を形成する。次いで、図４に示すように、フォトレジストパターンＰＲを除去する。
【０００６】
上述したことのようになされる従来のＣＭＯＳイメージセンサの製造工程では、ゲート電極２３形成後、ゲート電極２３を利用した自己整列（ｓｅｌｆ  ａｌｉｇｎ）イオン注入工程によりフォトダイオードのｎ型不純物領域２４を形成する。また、フォトダイオードからフローティング拡散領域に電荷を移動させるためのトランスファートランジスタは、電圧降下が発生しないように、しきい電圧が０Ｖ以下に調節されたトランジスタ、すなわち、ネイティブＮＭＯＳトランジスタからなるが、トランスファートランジスタＴｘの下層構造は、単純にｐ型エピタキシャル層からなっている。チップの大きさが小さくなるほどトランスファートランジスタのチャネル長さ（ｃｈａｎｎｅｌ  ｌｅｎｇｔｈ）が短くなるので、相対的に低い電圧においてもパンチスルー（ｐｕｎｃｈ−ｔｈｔｏｕｇｈ）が起きて漏洩の原因となり得る。
【０００７】
また、トランスファートランジスタがオフされた場合、フォトダイオードとフローティング拡散領域との間の電位バリア（ｐｏｔｅｎｔｉａｌ  ｂａｒｒｉｅｒ）が低くなって電荷集積（ｃｈａｒｇｅ  ｉｎｔｅｇｒａｔｉｏｎ）の間フォトダイオードの電荷集電量が減少するという問題点がある。また、設計上フォトダイオード領域を自己整列せずに進行時工程変動（ｖａｒｉａｔｉｏｎ）問題も引き起こし得る。
【０００８】
【発明が解決しようとする課題】
そこで、本発明は上記従来のＣＭＯＳイメージセンサ及びその製造方法における問題点に鑑みてなされたものであって、本発明の目的は、トランスファートランジスタのパンチスルー電圧を増加させ、トランスファートランジスタのオフの時フォトダイオードとフローティング拡散領域との間の電位バリアを増加させて、フォトダイオードの集電量を増大させることができ、自己整列イオン注入工程によらずにフォトダイオードを形成することのできるＣＭＯＳイメージセンサ及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサは、請求項１に示すように、フォトダイオードに集電された電荷をフローティング拡散領域に伝達するトランスファートランジスタを備えるＣＭＯＳイメージセンサにおいて、半導体基板と、前記半導体基板上に形成された前記トランスファートランジスタのゲート電極（３５）と、前記ゲート電極（３５）の一端の前記半導体基板内に積層された第１導電型の第１不純物領域（３７）及び第２導電型の第２不純物領域（３２）からなるフォトダイオードと、前記ゲート電極（３５）の他端の前記半導体基板内に形成された第２導電型の第３不純物領域（３８）からなるフローティング拡散領域と、前記ゲート電極（３５）下部の前記半導体基板内に形成されて前記フォトダイオード及び前記フローティング拡散領域と各々離隔された第１導電型の第４不純物領域（３３）とを備え、前記第２導電型の第２不純物領域（３２）が、前記第１導電型の第１不純物領域（３７）のジャンクション深さの最大値よりも浅くない位置に形成されてフォトダイオードを形成し、前記第１導電型の第４不純物領域（３３）が、前記第２導電型の第３不純物領域（３８）のジャンクション深さの最大値よりも浅くない位置であり、前記フォトダイオードの第２不純物領域（３２）と実質的に同じ深さの位置に形成され、前記トランスファートランジスタゲート電極下部の半導体基板内に前記第１導電型の第４不純物領域（３３）を備えることによってトランスファートランジスタのパンチスルー電圧を増加させ、トランスファートランジスタのオフ時のフォトダイオードとフローティング拡散領域との間の電位バリアを増加させて、フォトダイオードの集電量を増大させることを特徴とする。
【００１０】
上記目的を達成するためになされた本発明によるパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法は、請求項４に示すように、フォトダイオードに集電された電荷をフローティング拡散領域に伝達するトランスファートランジスタを備えるＣＭＯＳイメージセンサ製造方法において、フォトダイオード形成領域の半導体基板内に第２導電型の第２不純物領域（３２）を形成する第１のステップと、トランスファートランジスタ領域の前記半導体基板内に第１導電型の第４不純物領域（３３）を形成する第２のステップと、前記半導体基板上にトランスファートランジスタのゲート絶縁膜（３４）及びゲート電極（３５）を形成し、前記ゲート電極（３５）の一部が前記第４不純物領域（３３）と重なるようにする第３のステップと、前記第２不純物領域（３２）上の前記半導体基板内に第１導電型の第１不純物領域（３７）を形成する第４のステップと、前記ゲート電極（３５）を間に置いて前記フォトダイオード形成領域から離隔された前記半導体基板内に第２導電型の第３不純物領域からなるフローティング拡散領域（３８）を形成する第５のステップとを備え、前記第２導電型の第２不純物領域（３２）が、前記第１導電型の第１不純物領域（３７）のジャンクション深さの最大値よりも浅くない位置に形成されてフォトダイオードを形成し、前記第１導電型の第４不純物領域（３３）が、前記第２導電型の第３不純物領域からなるフローティング拡散領域（３８）のジャンクション深さの最大値よりも浅くない位置であり、前記フォトダイオードの第２不純物領域（３２）と実質的に同じ深さの位置に形成され、前記トランスファートランジスタゲート電極下部の半導体基板内に前記第１導電型の第４不純物領域（３３）を備えることによってトランスファートランジスタのパンチスルー電圧を増加させ、トランスファートランジスタのオフ時のフォトダイオードとフローティング拡散領域との間の電位バリアを増加させて、フォトダイオードの集電量を増大させることを特徴とする。
【００１１】
上記目的を達成するためになされた本発明によるパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサの製造方法は、請求項８に示すように、フォトダイオードに集電された電荷をフローティング拡散領域に伝達するトランスファートランジスタを備えるＣＭＯＳイメージセンサの製造方法において、半導体基板上にフォトダイオード形成領域を区画する第１イオン注入マスクを形成する第１のステップと、第１イオン注入工程を実施して前記半導体基板内にフオトダイオード形成の為の第２導電型の第２不純物領域（３２）を形成する第２のステップと、前記第１イオン注入マスクを除去する第３のステップと、前記半導体基板上に、前記フォトダイオード形成領域に隣接するように区画されたトランスファートランジスタ領域に包含される、第１導電型の第４不純物領域（３３）を区画する第２イオン注入マスクを形成する第４のステップと、第２イオン注入工程を実施して前記半導体基板内に第１導電型の第４不純物領域（３３）を形成する第５のステップと、前記第２イオン注入マスクを除去する第６のステップと、前記半導体基板上の前記トランスファートランジスタ領域に、前記トランスファートランジスタのゲート絶縁膜（３４）及びゲート電極（３５）を形成し、前記ゲート電極（３５）の一部が前記第４不純物領域（３３）と重なるようにする第７のステップと、前記第２不純物領域（３２）上の前記半導体基板内にフォトダイオード形成の為の第１導電型の第１不純物領域（３７）を形成する第８のステップと、前記ゲート電極（３５）を間に置いて前記フォトダイオード形成領域から離隔された前記半導体基板内に、第２導電型の第３不純物領域である前記フローティング拡散領域（３８）を形成する第９のステップと、を備え、前記第２導電型の第２不純物領域（３２）が、前記第１導電型の第１不純物領域（３７）のジャンクション深さの最大値よりも浅くない位置に形成されてフォトダイオードを形成し、前記第１導電型の第４不純物領域（３３）が、前記第２導電型の第３不純物領域からなるフローティング拡散領域（３８）のジャンクション深さの最大値よりも浅くない位置であり、前記フォトダイオードの第２不純物領域（３２）と実質的に同じ深さの位置に形成され、前記トランスファートランジスタゲート電極下部の半導体基板内に前記第１導電型の第４不純物領域（３３）を備えることによってトランスファートランジスタのパンチスルー電圧を増加させ、トランスファートランジスタのオフ時のフォトダイオードとフローティング拡散領域との間の電位バリアを増加させて、フォトダイオードの集電量を増大させることを特徴とする。
【００１２】
本発明は、トランスファートランジスタゲート電極下部の半導体基板内にｐ型不純物領域を備えるＣＭＯＳイメージセンサ及びその製造方法を提供することに特徴がある。本発明によって自己整列に制限されず工程を進行することができるので工程変動が抑制され得る。すなわち、２００Ｋｅｖ以上のフォトダイオードのｎ型不純物領域を深く注入しなければならない設計構造における自己整列によって発生するチャネリング効果を克服できる。また、トランスファートランジスタゲート電極下部の半導体基板内にｐ型不純物領域を備えることによって、フォトダイオードとフローティング拡散領域との間の電位バリアを増加させて、すなわち、二つの領域間の電位差が増加されてフォトダイオードに格納し得る電荷格納能力が増加する。
【００１３】
【発明の実施の形態】
次に、本発明に係るパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサ及びその製造方法の実施の形態の具体例を図面を参照しながら説明する。まず、図５に示すように、素子分離膜３１形成が完了したｐ型半導体基板３０にフォトダイオード形成領域を区画するイオン注入マスクとして第１フォトレジストパターンＰＲ１を形成し、イオン注入工程を実施してフォトダイオードのｎ型不純物領域３２を形成する。次いで、第１フォトレジストパターンＰＲ１を除去し、図６に示すように、トランスファートランジスタ領域を区画するイオン注入マスクとして第２フォトレジストパターンＰＲ２を形成し、ホウ素（Ｂ）などの不純物をイオン注入してｐ型不純物領域３３を形成する。次いで、図７に示すように、トランスファートランジスタのゲート絶縁膜３４、ゲート電極３５を形成して、ゲート電極３５の一部がｐ型不純物領域３３と重なるようにする。次いで、図８に示すように、絶縁膜スペーサ３６、フォトダイオードのｐ０不純物領域３７及びｎ＋フローティング拡散領域３８等を形成するＣＭＯＳイメージセンサ製造のための後続工程を実施する。
【００１４】
ここで、トランスファートランジスタのゲート電極３５に電圧が印加される時、ｎ＋フローティング拡散領域３８より相対的に深く形成されるフォトダイオードのｎ型不純物領域３２に電圧がより良好に印加されて読み出し面で有利となるようにする。すなわち、ｐ型不純物３３領域によりトランスファートランジスタのしきい電圧が高くなれば、ネイティブトランジスタとしての役割をすることができないため、動作電圧が低くなる場合発生し得る問題に備えるためのものである。しかし、トランスファートランジスタをポンプ回路（ｐｕｍｐ  ｃｉｒｃｕｉｔ）などのような構造に形成する場合、フォトダイオードのｎ型不純物領域３２とｐ型不純物領域との間の距離（Ａ）は考慮しないこともできる。
【００１５】
また、ｎ＋フローティング拡散領域３８の濃度は、ｐ型不純物領域３３の濃度に比べて相当に高いので、ｐ型不純物領域３３の形成に伴う動作特性の変化は大きく発生しない。むしろ、ｐ型不純物領域３３の形成によって、ｎ＋フローティング拡散領域３８のキャパシタンスは減少され、それによって変換比（ｃｏｎｖｅｒｔｉｎｇ  ｒａｔｉｏ）が増加されて感度向上の効果を期待することができる。上述した本発明の実施例においてｐ型不純物領域３３とフォトダイオードとの間の距離（Ａ）をｐ型不純物領域３３とｎ＋フローティング拡散領域３８との間の距離（Ｂ）より遠く形成する。
【００１６】
図９、図１０は、従来の技術と本発明に係るイメージセンサの電位変化に対するシミュレーション結果を比較して示すグラフであって、電位分布における線と線との間の電位差は、０．１Ｖである。従来の技術に係るイメージセンサ（図９）の場合には、フォトダイオードとフローティング拡散領域との間の電位差が１．２Ｖであるのに対し、本発明に係るトランスファートランジスタ領域のシリコン基板にｐ型不純物領域を備えるイメージセンサ（図１０）の場合には、フォトダイオードとフローティング拡散領域との間の電位差が１．８Ｖに増加される。
【００１７】
工程変動（ｖａｒｉａｔｉｏｎ）は、フォトダイオード領域の工程誤差許容程度（ｔｏｌｅｒａｎｃｅ）である０．１μｍにおいて、従来の技術に係るイメージセンサの場合、フォトダイオードとフローティング拡散領域との間の最大電位バリアが１．４Ｖであり、最小電位バリアは０．９Ｖであって、二つの電位差が０．５Ｖであるが、本発明に係るイメージセンサの場合、最大電位バリアは、２．１Ｖであり、最小電位バリアは、１．８Ｖであって、二つの電位差が０．３Ｖとなって最大電位バリアと最小電位バリア値は全部増加しながらその差が大きく減少する。したがって、従来のような自己整列方法によってフォトダイオードを形成する場合よりフォトダイオードの特性が相対的に向上することが分かる。
【００１８】
すなわち、ｐ型不純物領域３３を形成せず、フォトダイオードのｎ型不純物領域３２を自己整列方法によるイオン注入工程により形成する場合には、工程誤差許容程度が０．１μｍであるので、電位バリア変化が最大０．５Ｖとなり、各ピクセルに対する飽和電圧の差が著しくなって全体的な感度特性を統制することが困難となる。しかし、本発明のように、ｐ型不純物領域３３を形成する場合、最大電位バリアと最小電位バリアとの差が０．３Ｖに減少して工程変動に対する依存性が減少するといえる。したがって、自己整列工程によるｎ型不純物領域３２形成の場合に比べ、電位バリア差を保持しながらパンチスルー電圧と飽和電圧を増加させることができる。
【００１９】
尚、本発明は、本実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【００２０】
【発明の効果】
上述したように、本発明によるパンチスルー電圧とフォトダイオードの集電量を増加させることのできるＣＭＯＳイメージセンサよれば、自己整列によらずにフォトダイオードのｎ型不純物領域を形成できるので、イオン注入工程時工程変化を減少させることができる。すなわち、従来のフォトダイオードのｎ型不純物領域を形成するために、２００ｋｅＶ以上のエネルギーでイオンを注入する場合発生するチャネリングの問題点をトランスファートランジスタゲート電極下部の半導体基板内にｐ型不純物領域を形成することによって解決できる。また、トランスファートランジスタのチャネル長さが減少してもフォトダイオードとフローティング拡散領域との間のパンチスルー電圧を強化させて漏れ電流を減らすことができ、フォトダイオードとフローティング拡散領域との間の電位バリアを高くしてフォトダイオードの集電量を増加させることができる。
【図面の簡単な説明】
【図１】従来の技術に係るＣＭＯＳイメージセンサの単位画素構造を概略的に示す回路図である。
【図２】従来の技術に係るＣＭＯＳイメージセンサの単位ピクセルのトランスファートランジスタ、フォトダイオード及びフローティング拡散領域の製造方法を説明するための工程断面図である。
【図３】従来の技術に係るＣＭＯＳイメージセンサの単位ピクセルのトランスファートランジスタ、フォトダイオード及びフローティング拡散領域の製造方法を説明するための工程断面図である。
【図４】従来の技術に係るＣＭＯＳイメージセンサの単位ピクセルのトランスファートランジスタ、フォトダイオード及びフローティング拡散領域の製造方法を説明するための工程断面図である。
【図５】本発明の実施例に係るＣＭＯＳイメージセンサの単位ピクセルのトランスファートランジスタ、フォトダイオード及びフローティング拡散領域の製造方法を説明するための工程断面図である。
【図６】本発明の実施例に係るＣＭＯＳイメージセンサの単位ピクセルのトランスファートランジスタ、フォトダイオード及びフローティング拡散領域の製造方法を説明するための工程断面図である。
【図７】本発明の実施例に係るＣＭＯＳイメージセンサの単位ピクセルのトランスファートランジスタ、フォトダイオード及びフローティング拡散領域の製造方法を説明するための工程断面図である。
【図８】本発明の実施例に係るＣＭＯＳイメージセンサの単位ピクセルのトランスファートランジスタ、フォトダイオード及びフローティング拡散領域の製造方法を説明するための工程断面図である。
【図９】従来の技術に係るイメージセンサの電位変化に対するシミュレーション結果を比較して示すグラフである。
【図１０】本発明に係るイメージセンサの電位変化に対するシミュレーション結果を比較して示すグラフである。
【符号の説明】
３０        半導体基板
３１        素子分離膜
３２        ｎ型の第２不純物領域
３３        ｐ型の第４不純物領域
３４        ゲート絶縁膜
３５        ゲート電極
３６        絶縁膜スペーサ
３７        ｐ型の第１不純物領域
３８        ｎ型の第３不純物領域、もしくはフローティング拡散領域
【図１】
0003932399.tif 000002
【図２】
0003932399.tif 000003
【図３】
0003932399.tif 000004
【図４】
0003932399.tif 000005
【図５】
0003932399.tif 000006
【図６】
0003932399.tif 000007
【図７】
0003932399.tif 000008
【図８】
0003932399.tif 000009
【図９】
0003932399.tif 000010
【図１０】
0003932399.tif 000011