(57)【特許請求の範囲】
【請求項１】
複数の遅延素子が従続接続され前記遅延素子の段数を制御することにより遅延量が変化する第１の遅延回路を含み、前記第１の遅延回路の遅延量を制御して記録データのパルス幅を調整する回路と、
複数の遅延素子が従続接続され前記第１の遅延回路と等価に構成された第２の遅延回路を含み、前記第２の遅延回路の遅延量によって周波数が変化するクロックを生成するリングオシレータと、
記録チャンネルビット周波数に比例したクロックと前記リングオシレータからのクロックが入力され、前記リングオシレータのクロック周波数と前記記録チャンネルビット周波数の差を計測する記録速度計測回路と、
前記記録速度計測回路の計測結果に基いて前記第１の遅延回路の遅延素子の段数を制御する制御回路と、を具備したことを特徴とする光ディスク記録装置または光ディスク記録再生装置の記録データパルス幅調整装置。
【請求項２】
前記記録速度計測回路と前記制御回路の間に平均化回路を配置したことを特徴とする請求項１に記載の光ディスク記録装置または光ディスク記録再生装置の記録データパルス幅調整装置。
【請求項３】
前記記録速度計測回路と前記制御回路の間にヒステリシス処理回路を配置したことを特徴とする請求項１または２に記載の光ディスク記録装置または光ディスク記録再生装置の記録データパルス幅調整装置。
【請求項４】
前記制御回路による前記第１の遅延回路の遅延素子の段数切り替えを、前記記録データの変化点が存在しない期間に行うように制御するタイミング制御回路を具備したことを特徴とする請求項１乃至３のいずれか１つに記載の光ディスク記録装置または光ディスク記録再生装置の記録データパルス幅調整装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスク記録装置または光ディスク記録再生装置に関し、特に記録データのパルス幅を調整し、半導体記録レーザー発生素子のオン・オフを制御する記録パルスとして出力する記録データパルス幅調整装置に関する。
【０００２】
【従来の技術】
光ディスク記録装置によって、光ディスク上に記録されたデータの品位は、レーザー光照射時間すなわち半導体記録レーザー発生素子のオン・オフを制御するための記録パルス幅の精度に左右される。
【０００３】
記録データパルス幅を調整するための分解能は、記録チャンネルビット周期の１／（２のｎ乗）が基本単位であり、光ディスク記録装置は、記録パルス幅調整装置を、記録チャンネルビット周波数の２のｎ乗倍周波数のタイミングで動作させるのが一般的である。
【０００４】
また、記録データパルス幅調整装置の動作周波数には限りがあるため、遅延回路を併用する。これによって、光ディスクへの速い記録時（速いピット生成時）、記録データのパルス幅を、小さくまたは微小に調整する方法が用いられている。
【０００５】
図７に、従来の光ディスク記録装置の記録データパルス幅調整装置の構成を示す。フリップフロップ１０１とＯＲ回路１０３とＡＮＤ回路１０５と選択回路１０７とで、記録データのパルス幅を、大きくまたはやや大きく調整する。フリップフロップ１０１は、クロック（記録チャンネルビット周波数の２のｎ乗倍周波数のクロック）のタイミングで動作する。
【０００６】
遅延回路１０９とＯＲ回路１１１とＡＮＤ回路１１３と選択回路１１５とで、選択回路１０７が選択したパルス、ひいては記録データのパルス幅を、小さくまたは微小に調整する。そして選択回路１１５から、記録パルスとして、半導体記録レーザー発生素子（図示せず）に供給する。
【０００７】
なお図８に、この記録データパルス幅調整装置の動作状態を示す。
【０００８】
記録速度が更に速くなり、前記クロックで動作する記録データパルス幅調整装置では十分に記録データのパルス幅を調整することが出来ない場合（記録データのパルスを、更に小さくまたは微小に調整出来ない場合）、更に新たな遅延回路を、遅延回路１０９に従続接続している。
【０００９】
【発明が解決しようとする課題】
しかしながら、遅延回路は、半導体集積回路化した際、製造バラツキ、経年変化、温度変化などにより、遅延量のバラツキを発生する。このため、従来の記録データパルス幅調整装置では、記録データのパルス幅を十分な精度をもって調整出来ないという問題があった。
【００１０】
そこで、本発明は、記録データのパルス幅を十分な精度をもって調整可能な光ディスク記録装置または光ディスク記録再生装置の記録データパルス幅調整装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の光ディスク記録装置または光ディスク記録再生装置の記録データパルス幅調整装置は、複数の遅延素子が従続接続され前記遅延素子の段数を制御することにより遅延量が変化する第１の遅延回路を含み、前記第１の遅延回路の遅延量を制御して記録データのパルス幅を調整する回路と、複数の遅延素子が従続接続され前記第１の遅延回路と等価に構成された第２の遅延回路を含み、前記第２の遅延回路の遅延量によって周波数が変化するクロックを生成するリングオシレータと、記録チャンネルビット周波数に比例したクロックと前記リングオシレータからのクロックが入力され、前記リングオシレータのクロック周波数と前記記録チャンネルビット周波数の差を計測する記録速度計測回路と、前記記録速度計測回路の計測結果に基いて前記第１の遅延回路の遅延素子の段数を制御する制御回路と、を具備したことを特徴とする。
【００１３】
【発明の実施の形態】
（第１の実施例）
図１に、本発明の光ディスク記録装置または光ディスク記録再生装置の記録データパルス幅調整装置の構成を示す。図１に従って、構成と動作を説明する。
【００１４】
記録データは、選択回路７と、フリップフロップ１の入力端と、ＯＲ回路３の一方の入力端と、ＡＮＤ回路５の一方の入力端とに供給される。
【００１５】
フリップフロップ１は、第１のクロック（記録チャンネルビット周波数の２のｎ乗倍周波数のクロック）の例えば立ち上がりのタイミングで動作する。フリップフロップ１の出力は、選択回路７と、ＯＲ回路３の他方の入力端と、ＡＮＤ回路５の他方の入力端とに供給される。
【００１６】
選択回路７は、第１の選択信号に基き、４入力のなかから所望の１つを出力する。フリッププロップ１とＯＲ回路３とＡＮＤ回路５とで、光ディスクに実際記録（生成）するピットの長さが正しい長さになるよう、記録データのパルス幅を大きくまたはやや大きく作り直したパルスを生成している。フリッピフロップ１とＯＲ回路３とＡＮＤ回路５と選択回路７とで、記録データのパルス幅を大きくまたはやや大きく調整している。
【００１７】
選択回路７の出力は、選択回路１９と、選択回路１１と、ＯＲ回路１５の一方の入力端と、ＡＮＤ回路１７の一方の入力端とに供給される。
【００１８】
選択回路１１は、光ディスク（図示せず）に対して記録を実行していない間（光ディスクにピットを生成してない間）、第３の選択信号により、インバータ２１を介して、遅延回路１３の出力を選択する。この時、遅延回路１３とインバータ２１で、リングオシレータを構成する。このリングオシレータのクロック（第３のクロック）の周波数とクロック幅は、遅延回路１３の遅延量で決まる。
【００１９】
図３に、遅延回路１３の構成の一例を示す。この例では、遅延回路１３の入力端に、Ｎ個（Ｎは、整数）の遅延素子５１が、直列に接続されている。遅延素子５１の１つを、１つの段とする。遅延素子としては、半導体集積回路化が可能なもの、例えば抵抗、論理ゲートなどを使用する。各遅延素子５１の出力端は、スイッチ素子５３を介して、遅延回路１３の出力端に接続される。スイッチ素子５３の動作については、後述する。
【００２０】
また選択回路１１は、光ディスクに対して記録を実行している場合（光ディスクにピットを生成している間）、選択回路７の出力を選択して、遅延回路１３に供給する。遅延回路１３の出力は、選択回路１９と、ＯＲ回路１５の他方の入力端と、ＡＮＤ回路１７の他方の入力端とに供給される。
【００２１】
遅延回路１３とＯＲ回路１５とＡＮＤ回路１７とで、光ディスクに実際に記録（生成）するピットの長さが正しい長さになるよう、選択回路７の出力、ひいては記録データのパルス幅を、小さくまたは微小に作り直したパルスを生成する。遅延回路１３とＯＲ回路１５とＡＮＤ回路１７と選択回路１９とで、選択回路７の出力、ひいては記録データのパルス幅を小さくまたは微小に調整している。
【００２２】
選択回路１９は、第２の選択信号に基き、４入力のなかから所望の１入力を、記録パルスとして出力する。この記録パルスは、ＡＮＤ回路３１の一方の入力端に供給される。ＡＮＤ回路３１の他方の入力端には、前記第３の選択信号が、インバータ２９を介して、供給される。これにより、光ディスクに対し記録を実行していない間、記録データパルス幅調整装置は、信号を出力しない。
【００２３】
記録パルスは、ＡＮＤ回路３１を介して、半導体記録レーザー発生素子（図示せず）に供給される。
【００２４】
光ディスクに対して記録を実行していない間（光ディスクにピットを生成していない間）における本記録データパルス幅調整装置の動作を、説明する。
【００２５】
２Ｎカウンタ２３は、２Ｎの間、第２のクロック（記録チャンネルビット周波数のクロック）をカウントする。２Ｎカウンタ２３は、第２のクロックのカウント値を、計測期間信号として、記録速度計測回路２５に供給する。記録速度計測回路２５は、前記リングオシレータが生成する第３のクロックをカウントする。記録速度計測回路２５のカウント値（計測結果）は、記録チャンネルビットのクロック×１周期分の遅延量を得るための遅延素子５１の直列接続段数の情報となる。
【００２６】
また、リングオシレータに寄与する遅延素子数とリングオシレータが発生するクロックのカウント期間の比を変えれば、記録速度計測回路２５のカウント値（計測結果）は、記録チャンネルビットのクロック×Ｍ周期分の遅延量を得るための遅延素子５１の直列接続段数の情報となる。
【００２７】
別の見方をすると、記録速度計測回路２５のカウント値（計測結果）は、リングオシレータの周波数と記録チャンネルビット周波数の差である。つまり、遅延回路１３の遅延量と記録チャンネルビットの周期の差である。この差により、遅延素子５１の直列接続すべき段数が決まる。
【００２８】
遅延素子段数制御回路２７は、記録速度計測回路２５からのカウント値（計測結果）を、光ディスクに対して記録がなされるのに対応するため保持する。または、記録速度計測装置２５の方で、光ディスクに対して記録がなされるのに対応するためカウント値（計測結果）を保持する。
【００２９】
パルス幅が調整された記録データ（記録パルス）に基き、光ディスクに対して記録を実行することとなったら（光ディスクにピットを生成することとなったら）、遅延素子段数制御回路２７は、前記カウント値（計測結果）に基いた直列接続段数の遅延素子５１の出力端のスイッチ素子５３をオンにする段数選択信号を、遅延回路１３に供給する。例えば、図３に示すごとく、入力端から３番目の遅延素子５１の出力端のスイッチ素子５３をオンにする。
【００３０】
遅延素子５１の該当スイッチ素子５３は、記録実行中、オン状態にされる。方法としては、遅延素子段数制御回路２７は、記録実行中、前記段数選択信号を供給し続ける。または、遅延素子段数制御回路２７の段数選択信号の供給は、瞬間的なものであり、スイッチ素子５３の方で、記録実行中、オン状態を維持する。
【００３１】
勿論、遅延素子段数制御回路２７は、光ディスクへの記録実行前でも、段数選択信号を、遅延回路１３に供給し、遅延素子５１の該当スイッチ素子５３をオン状態にしていても良い。
【００３２】
なお、記録速度計測回路２５でのカウント動作を複数回行う場合（常に行っても良い）、すなわち遅延回路１３の遅延量と記録チャンネルビット周期の差を数回計測する場合、計測誤差を低減させるため、記録速度計測回路２５と遅延素子段数制御回路２７の間に、平均化回路を配置しても良い。
【００３３】
また、記録速度計測回路２５は、２Ｎカウンタ２３の構成を変えることにより、遅延回路１３の遅延量と記録チャンネルビットの所望周期との差を計測する場合も考えられる。
【００３４】
以上の構成による本記録データパルス幅調整装置を集積回路化しても、製造のバラツキ、経年変化、温度変化、電源変化に関わらず、遅延量のバラツキを補償することが出来る。言い換えると、記録データのパルス幅を十分な精度をもって調整出来る。
【００３５】
（第２の実施例）
第１の実施例の記録データパルス幅調整装置では、光ディスクに対して記録を実行している間、遅延回路１３は、リングオシレータの構成要素とは成り得ないため、記録実行中の温度変化や電源変化などによる遅延量の変化を補償出来ない。
【００３６】
また記録速度が変化するＣＡＶ方式（光ディスクの回転速度を、一定とする方式）による記録では、遅延回路１３の遅延量を記録速度に追従させるために、記録を実行していない期間に得た記録速度計測回路２５で得たカウント値（計測結果）に対して、記録速度の変化量に応じた補正を行う必要があり、計算回路が複雑であった。
【００３７】
そこで、図２に、光ディスクに対して記録を実行するか否かに関わらず、光ディスク記録装置または光ディスク記録再生装置の前記欠点を解消する記録データパルス幅調整装置の構成を示す。
【００３８】
図１の記録データパルス幅調整装置と異なる部分だけを、図２を参照しつつ、以下に説明する。
【００３９】
遅延回路１３と等価な遅延回路４１とインバータ４３を使用したリングオシレータを別個に設け、第１の実施例と同様、第３のクロックを生成する。遅延回路４１で選択した遅延素子５１の段数は、遅延回路１３で当初選択した遅延素子５１の段数と同じである。第３のクロックのパルスの周波数とクロック幅は、遅延回路４１の遅延量で決まる。
【００４０】
記録速度計測回路２５は、前述と同様、計測期間信号に基き、リングオシレータの第３のクロックを、計測期間カウントする。なお、記録データの供給速度が変化すると、前記第２のクロックの速度も変化する。
【００４１】
記録速度計測回路２５のカウント値（計測結果）は、前述したように、リングオシレータの周波数と記録チャンネルビット周波数の差である。つまり、遅延回路１３の遅延量と記録チャンネルビットの周期の差である。この差により、選択すべき遅延素子５１の段数が決まる。
【００４２】
本実施例では、選択回路１１とＡＮＤ回路３１等は、不要である。
【００４３】
また、光ディスクに対して記録中（ピット生成中）、記録速度計測回路２５でのカウント動作を複数回行う場合（常に行っても良い）、すなわち遅延回路４１の遅延量と記録チャンネルビット周期の差を数回計測する場合、計測誤差によって遅延素子５１の段数が頻繁に切り替わりジッタとなる。そこで、記録速度計測回路２５と遅延素子段数制御回路２７の間に、平均化回路４５を配置する。
【００４４】
さらに、ヒステリシス処理回路４７を、平均化回路４７と遅延素子段数制御回路２７の間に配置する。ヒステリシス処理回路４７は、現在の入力と以前の入力との差が、所定値以上になった時点で、その現在の入力を出力する。そして、ヒステリシス処理回路４７は、現在の入力と以前の入力との差が、所定値未満の場合、現在の出力を維持する。
【００４５】
遅延素子段数制御回路２７は、ヒステリシス処理回路４７の出力により、前記段数選択信号を生成する。
【００４６】
なお、平均化回路４７を省略して、ヒステリシス処理回路４７は、記録速度計測回路２５と遅延素子段数制御回路２７の間に配置しても良い。
【００４７】
次に、遅延素子段数切り替え時の問題点を述べる。
【００４８】
図４は、図３で図示した遅延回路１３であるが、例えば入力端から３段目の遅延素子５１の出力端に現れる遅延信号をａ、例えば最終段目（Ｎ段目）の遅延素子５１の出力端に現れる遅延信号をｂとする。そして、入力データである記録データのパルス期間内で、３段目の遅延素子５１の出力端のスイッチ素子５３をオンからオフにし、代わりに最終段目の遅延素子５１の出力端のスイッチ素子５３をオンにした場合、図５に示すごとく、遅延回路１３の出力データ（記録データ）に不要なパルスを生成してしまう。
【００４９】
上記欠点を克服するため、タイミング信号生成回路４９を設ける。タイミング信号生成回路４９は、記録データと遅延回路１３の例えば総遅延量から、遅延回路１３に記録データの変化点が残っていない期間をあらわすタイミング信号を生成し、遅延素子段数制御回路２７に供給する。
【００５０】
遅延素子段数制御回路２７は、タイミング信号が供給されている間に、３段目の遅延素子５１の出力端のスイッチ素子５３をオンからオフにし、最終段目の遅延素子５１をオンにする段数選択信号を出力する。その結果、遅延回路１３の動作状態は、図６に示すごとくになる。従って、上記欠点は、克服される。
【００５１】
なお、この場合、平均化回路４５または／およびヒステリシス処理回路４７を省略しても良い。
【００５２】
また、記録速度計測回路２５は、２Ｎカウンタ２３の構成を変えることにより、遅延回路１３の遅延量と記録チャンネルビットの所望周期との差を計測する場合も考えられる。
【００５３】
更に、遅延回路４１において、これを構成する遅延素子と遅延回路１３を構成する遅延素子とは等価であるが、遅延回路４１の総従属接続（例えば、総直列接続）遅延素子数と遅延回路１３の総従属接続（例えば、総直列接続）遅延素子数とは異なってもよい。
【００５４】
【発明の効果】
以上、本発明の光ディスク記録再生装置または光ディスク記録再生装置の記録データパルス幅調整装置によれば、製造バラツキ、経年変化、温度変化、電源変化にかかわらず、記録データのパルス幅を十分な精度をもって調整可能である。
【００５５】
また、遅延回路を構成する遅延素子も半導体集積回路内に構成出来るため、本記録データパルス幅調整装置は、半導体集積回路化が可能である。
【００５６】
更に、本記録データパルス幅調整装置は、ＣＡＶ方式などのように記録チャンネルビットの周波数が変化する場合でも自動的に追従し、外部からの制御は不要である。
【図面の簡単な説明】
【図１】図１は、本発明の光ディスク記録再生装置または光ディスク記録再生装置の記録データパルス幅調整装置の第１の実施例の構成を示す図である。
【図２】図２は、本発明の光ディスク記録再生装置または光ディスク記録再生装置の記録データパルス幅調整装置の第２の実施例の構成を示す図である。
【図３】図３は、図１と図２の記録データパルス幅調整装置の遅延回路１３、４１の構成の一例を示す図である。
【図４】図４は、図２の記録データパルス幅調整装置に、タイミング信号生成回路４９を設けない場合の欠点を説明するための図である。
【図５】図５は、図２の記録データパルス幅調整装置に、タイミング信号生成回路４９を設けない場合の欠点を説明するための動作図である。
【図６】図６は、図２の記録データパルス幅調整装置に、タイミング信号生成回路４９を設けた場合の動作図である。
【図７】図７は、従来の光ディスク記録装置の記録データパルス幅調整装置の構成を示す図である。
【図８】図７の記録データパルス幅調整装置の動作状態を説明するための図である。
【符号の説明】
１１・・選択回路、１３,４１・・遅延回路、２１，２９，４３・・インバータ、２３・・２Ｎカウンタ、２５・・記録速度計測回路、２７・・遅延素子段数制御回路、４５・・平均化回路、４７・・ヒステリシス処理回路、４９・・タイミング信号生成回路。
【図１】
0003968263.tif 000002
【図２】
0003968263.tif 000003
【図３】
0003968263.tif 000004
【図４】
0003968263.tif 000005
【図５】
0003968263.tif 000006
【図６】
0003968263.tif 000007
【図７】
0003968263.tif 000008
【図８】
0003968263.tif 000009