(57)【特許請求の範囲】
【請求項１】
少なくとも、チャネル領域が形成される半導体層と該半導体層の上方及び下方に各々絶縁膜を介して形成された第１の電極及び第２の電極とを備えたダブルゲート構造を有するフォトセンサをマトリクス状に配列したフォトセンサシステムの駆動制御方法において、
該フォトセンサシステムの駆動制御方法は、
前記フォトセンサの第１の電極にリセットパルスを印加することにより、該第１の電極に印加される信号電圧におけるハイレベルの電圧を印加するとともに、少なくとも該リセットパルスの印加期間に、第２の電極に所定の電圧パルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加して前記フォトセンサを初期化する第１のステップと、
前記第１の電極に、該第１の電極に印加される信号電圧におけるローレベルの電圧を印加するとともに、前記第２の電極に、該第２の電極に印加される信号電圧におけるローレベルの電圧を印加して前記初期化を終了した後、プリチャージパルスに基づくプリチャージ動作が終了した前記フォトセンサに対して、前記第２の電極に読み出しパルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加し、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に蓄積された電荷に対応した電圧を出力する第２のステップと、を含み、
前記リセットパルス及び前記電圧パルスにおける前記ローレベルの電圧に対する前記ハイレベルの電圧が同じ極性に設定されていることを特徴とするフォトセンサシステムの駆動制御方法。
【請求項２】
前記第１のステップにおいて前記第２の電極に印加される電圧パルスの立ち下がりタイミングは、前記リセットパルスの立ち下がりタイミングと一致していることを特徴とする請求項１記載のフォトセンサシステムの駆動制御方法。
【請求項３】
前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記リセットパルスのパルス幅と同一に設定されていることを特徴とする請求項１記載のフォトセンサシステムの駆動制御方法。
【請求項４】
前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのパルス幅と同一に設定されていることを特徴とする請求項１記載のフォトセンサシステムの駆動制御方法。
【請求項５】
前記第１のステップにおいて前記第１の電極に印加されるリセットパルス、及び、前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのパルス幅と同一に設定されていることを特徴とする請求項１記載のフォトセンサシステムの駆動制御方法。
【請求項６】
前記第１のステップにおいて前記第１の電極に印加されるリセットパルスのハイレベルの電圧と、前記第１のステップにおいて前記リセットパルスに同期して前記第２の電極に印加される前記電圧パルスのハイレベルの電圧とにより前記チャネル領域の一端部と前記第１の電極及び前記第２の電極に対応する領域との間に誘起される電位差は、前記フォトセンサの初期化が可能な値に設定されていることを特徴とする請求項１乃至４のいずれかに記載のフォトセンサシステムの駆動制御方法。
【請求項７】
前記第１のステップにおいて前記リセットパルスに同期して前記第２の電極に印加される前記電圧パルスのハイレベルの電圧レベルは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのハイレベルの電圧レベルと同一に設定されていることを特徴とする請求項１乃至５のいずれかに記載のフォトセンサシステムの駆動制御方法。
【請求項８】
前記フォトセンサは、前記チャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記半導体層の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を備えたダブルゲート構造を有し、
前記トップゲート電極を前記第１の電極とするとともに、前記ボトムゲート電極を前記第２の電極として、前記第１のステップにおいて前記第１の電極に前記リセットパルスを印加するとともに、前記第２の電極に前記電圧パルスを印加し、前記第２のステップにおいて前記第２の電極に前記読み出しパルスを印加することにより、前記電荷蓄積期間に前記チャネル領域に蓄積された電荷に対応した電圧を出力することを特徴とする請求項１記載のフォトセンサシステムの駆動制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フォトセンサシステムの駆動制御方法に関し、特に、いわゆる、ダブルゲート構造を有する薄膜トランジスタを２次元配列して構成されるフォトセンサアレイに適用して良好なフォトセンサシステムの駆動制御方法に関する。
【０００２】
【従来の技術】
【０００３】
近年、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ（以下、ダブルゲート型フォトセンサという）が開発され、システムの小型化、及び、画素の高密度化を図る試みがなされている。
【０００４】
以下、ダブルゲート型フォトセンサの構造及び機能について説明する。
図７は、ダブルゲート型フォトセンサの構造を示す断面図である。
図７（ａ）に示すように、ダブルゲート型フォトセンサ１０は、可視光が入射されると電子−正孔対が生成されるアモルファスシリコン等の半導体層（チャネル領域）１１と、半導体層１１の両端にそれぞれ設けられたｎ＋シリコン層１７、１８と、ｎ＋シリコン層１７、１８上に形成されたソース電極１２及びドレイン電極１３と、半導体層１１の上方（図面上方）にシリコン窒化膜等からなるブロック層１４及び上部（トップ）ゲート絶縁膜１５を介して形成されたトップゲート電極２１と、半導体層１１の下方（図面下方）に下部（ボトム）ゲート絶縁膜１６を介して形成されたボトムゲート電極２２と、を有して構成されている。
【０００５】
なお、図７（ａ）において、トップゲート電極２１、トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、及び、トップゲート電極２１上に設けられる保護絶縁膜２０は、いずれも半導体層１１を励起する可視光に対して透過率の高い材質により構成され、一方、ボトムゲート電極２２は、可視光の透過を遮断する材質により構成されることにより、図面上方から入射する照射光のみを検知する構造を有している。
【０００６】
すなわち、ダブルゲート型フォトセンサ１０は、半導体層１１を共通のチャネル領域として、半導体層１１、ソース電極１２、ドレイン電極１３及びトップゲート電極２１により形成される上部トランジスタと、半導体層１１、ソース電極１２、ドレイン電極１３及びボトムゲート電極２２により形成される下部トランジスタとからなる２つのトランジスタの組み合わせた構造が、ガラス基板等の透明な絶縁性基板１９上に形成されている。そして、このようなダブルゲート型フォトセンサ１０は、一般に、図７（ｂ）に示すような等価回路により表される。ここで、ＴＧはトップゲート端子、ＢＧはボトムゲート端子、Ｓはソース端子、Ｄはドレイン端子である。
【０００７】
次に、上述したダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムについて、図面を参照して簡単に説明する。
図８は、ダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムの概略構成図である。
図８に示すように、フォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサ１０をｎ行×ｍ列のマトリクス状に配列したフォトセンサアレイ１００と、各ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧ及びボトムゲート端子ＢＧを各々行方向に接続したトップゲートライン１０１及びボトムゲートライン１０２と、トップゲートライン１０１及びボトムゲートライン１０２に各々接続されたトップゲートドライバ１１１及びボトムゲートドライバ１１２と、各ダブルゲート型フォトセンサのドレイン端子Ｄを列方向に接続したデータライン１０３と、データライン１０３に接続されたコラムスイッチ１１３と、を有して構成される。ここで、φtg及びφbgは、それぞれ後述するリセットパルスφＴ１、φＴ２、…φＴｉ、…φＴｎ、及び、読み出しパルスφＢ１、φＢ２、…φＢｉ、…φＢｎを生成するための基準電圧、φpgは、後述するプリチャージ電圧Ｖpgを印加するタイミングを制御するプリチャージパルスである。
【０００８】
このような構成において、トップゲートドライバ１１１からトップゲート端子ＴＧに電圧を印加することによりフォトセンス機能が実現され、ボトムゲートドライバ１１２からボトムゲート端子ＢＧに電圧を印加し、データライン１０３を介して検出信号をコラムスイッチ１１３に取り込んでシリアルデータとして出力（Ｖout）することにより選択読み出し機能が実現される。
【０００９】
次に、上述したフォトセンサシステムの駆動制御方法について、図面を参照して説明する。
図９は、フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートであり、図１０は、ダブルゲート型フォトセンサの動作概念図であり、図１１は、フォトセンサシステムの出力電圧の光応答特性を示す図である。
まず、リセット動作においては、図９、図１０（ａ）に示すように、ｉ番目の行のトップゲートライン１０１にパルス電圧（リセットパルス；例えばＶtg＝＋１５Ｖのハイレベル）φＴｉを印加して、各ダブルゲート型フォトセンサ１０の半導体層に蓄積されているキャリア（正孔）を掃き出す（リセット期間Ｔreset）。
【００１０】
次いで、光蓄積動作においては、図９、図１０（ｂ）に示すように、トップゲートライン１０１にローレベル（例えばＶtg＝−１５Ｖ）のバイアス電圧φＴｉを印加することにより、リセット動作を終了し、キャリヤ蓄積動作による光蓄積期間Ｔａがスタートする。光蓄積期間Ｔａにおいては、トップゲート電極側から入射した光量に応じてチャネル領域にキャリアが蓄積される。
そして、プリチャージ動作においては、図９、図１０（ｃ）に示すように、光蓄積期間Ｔａに並行して、プリチャージパルスφpgに基づいてｍ列全てのデータライン１０３に所定の電圧（プリチャージ電圧）Ｖpgを印加し、ドレイン電極１３に電荷を保持させる（プリチャージ期間Ｔprch）。
【００１１】
次いで、読み出し動作においては、図９、図１０（ｄ）に示すように、プリチャージ期間Ｔprchを経過した後、ボトムゲートライン１０２にハイレベル（例えばＶbg＝＋１０Ｖ）のバイアス電圧（読み出し選択信号；以下、読み出しパルスという）φＢｉを印加することにより、ダブルゲート型フォトセンサ１０をＯＮ状態にする（読み出し期間Ｔread）。
ここで、読み出し期間Ｔreadにおいては、チャネル領域に蓄積されたキャリア（正孔）が逆極性のトップゲート端子ＴＧに印加されたＶtg（−１５Ｖ）を緩和する方向に働くため、ボトムゲート端子ＢＧのＶbgによりｎチャネルが形成され、ドレイン電流に応じて各データライン１０３のデータライン電圧ＶＤは、図１１（ａ）に示すように、プリチャージ電圧Ｖpgから時間の経過とともに徐々に低下する傾向を示す。
【００１２】
すなわち、光蓄積期間Ｔａにおける光蓄積状態が暗状態で、チャネル領域に正孔が蓄積されていない場合には、図１０（ｅ）、図１１（ａ）に示すように、トップゲート端子ＴＧに負バイアスをかけることによって、ボトムゲート端子ＢＧの正バイアスが打ち消され、ダブルゲート型フォトセンサ１０はＯＦＦ状態となり、ドレイン電圧、すなわち、データライン１０３の電圧ＶＤが、ほぼそのまま保持されることになる。
一方、光蓄積状態が明状態の場合には、図１０（ｄ）、図１１（ａ）に示すように、チャネル領域に入射光量に応じた正孔が捕獲されているため、トップゲート端子ＴＧの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲート端子ＢＧの正バイアスによって、ダブルゲート型フォトセンサ１０はＯＮ状態となる。そして、この入射光量に応じたＯＮ抵抗に従って、データライン１０３の電圧ＶＤは、低下することになる。
【００１３】
したがって、図１１（ａ）に示したように、データライン１０３の電圧ＶＤの変化傾向は、トップゲート端子ＴＧへのリセットパルスφＴｉの印加によるリセット動作の終了時点から、ボトムゲート端子ＢＧに読み出しパルスφＢｉが印加されるまでの時間（光蓄積期間Ｔａ）に受光した光量に深く関連し、蓄積されたキャリアが少ない場合には緩やかに低下する傾向を示し、また、蓄積されたキャリアが多い場合には急峻に低下する傾向を示す。そのため、読み出し期間Ｔreadがスタートして、所定の時間経過後のデータライン１０３の電圧ＶＤを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。
【００１４】
上述した一連の画像読取動作を１サイクルとして、ｉ＋１番目の行のダブルゲート型フォトセンサ１０にも同等の処理手順を繰り返すことにより、ダブルゲート型フォトセンサ１０を２次元のセンサシステムとして動作させることができる。
なお、図９に示したタイミングチャートにおいて、プリチャージ期間Ｔprchの経過後、図１０（ｆ）、（ｇ）に示すように、ボトムゲートライン１０２にローレベル（例えばＶbg＝０Ｖ）を印加した状態を継続すると、ダブルゲート型フォトセンサ１０はＯＦＦ状態を持続し、図１１（ｂ）に示すように、データライン１０３の電圧ＶＤは、プリチャージ電圧Ｖpgを保持する。このように、ボトムゲートライン１０２への電圧の印加状態により、ダブルゲート型フォトセンサ１０の読み出し状態を選択する選択機能が実現される。
【００１５】
【発明が解決しようとする課題】
上述したように、従来技術に係るフォトセンサシステムの駆動制御方法においては、トップゲート端子ＴＧ、ドレイン端子Ｄ及びボトムゲート端子ＢＧに順次リセットパルスφＴｉ、プリチャージパルスφpg、及び、読み出しパルスφＢｉが印加される。
ここで、リセットパルスφＴｉ、プリチャージパルスφpg、及び、読み出しパルスφＢｉの各々の電圧レベルは、図９にも示したように、例えば、次のように設定されている。
▲１▼  リセットパルス電圧Ｖtg＝＋１５Ｖ〜−１５Ｖ
▲２▼  プリチャージパルス電圧Ｖpg＝０Ｖ〜＋５Ｖ
▲３▼  読み出しパルス電圧Ｖbg＝０Ｖ〜＋１０Ｖ
【００１６】
ここで、図７に示したような構成を有するダブルゲート型フォトセンサにおいては、トップゲート電極２１と半導体層１１との間にシリコン窒化膜等により構成されるブロック層１４が形成されているため、半導体層１１に蓄積されたキャリヤを掃き出してダブルゲート型フォトセンサ１０を初期化（リセット）するためには、トップゲート端子ＴＧに比較的高い電圧（例えば、＋１５Ｖ）を有するリセットパルスφＴｉを印加する必要がある。
そのため、リセットパルス印加時にトップゲート端子ＴＧに印加される電圧の振幅が極めて大きくなり（例えば、電圧振幅＝３０Ｖ）、次に示すような問題を有していた。
【００１７】
すなわち、
（１）ダブルゲート型フォトセンサを駆動制御するために高耐圧ドライバを必要とするため、装置構成が複雑化、大型化にするとともに、製品のコストアップを招く。
（２）リセットパルスの印加電圧に対応した高電圧電源が必要となり、装置構成が大型化にするとともに、製品のコストアップを招く。
（３）ダブルゲート型フォトセンサに対して高電圧パルスが頻繁に印加されることになるため、素子特性の劣化が生じ易く、画像の読取動作性能やフォトセンサシステムに対する信頼性が低下する。
（４）トップゲート電極に近接する他の配線との間で絶縁不良が起こり易く、画像の読取動作性能やフォトセンサシステムに対する信頼性が低下する。
【００１８】
そこで、本発明は、上述した問題を解決し、フォトセンサに印加されるリセットパルスの電圧振幅を低減させて、装置構成の簡略化を図りつつ、素子特性の劣化を抑制して信頼性の高い画像読取装置を実現することができるフォトセンサシステムの駆動制御方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
請求項１記載のフォトセンサシステムの駆動制御方法は、少なくとも、チャネル領域が形成される半導体層と該半導体層の上方及び下方に各々絶縁膜を介して形成された第１の電極及び第２の電極とを備えたダブルゲート構造を有するフォトセンサをマトリクス状に配列したフォトセンサシステムの駆動制御方法において、該フォトセンサシステムの駆動制御方法は、前記フォトセンサの第１の電極にリセットパルスを印加することにより、該第１の電極に印加される信号電圧におけるハイレベルの電圧を印加するとともに、少なくとも該リセットパルスの印加期間に、第２の電極に所定の電圧パルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加して前記フォトセンサを初期化する第１のステップと、前記第１の電極に、該第１の電極に印加される信号電圧におけるローレベルの電圧を印加するとともに、前記第２の電極に、該第２の電極に印加される信号電圧におけるローレベルの電圧を印加して前記初期化を終了した後、プリチャージパルスに基づくプリチャージ動作が終了した前記フォトセンサに対して、前記第２の電極に読み出しパルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加し、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に蓄積された電荷に対応した電圧を出力する第２のステップと、を含み、前記リセットパルス及び前記電圧パルスにおける前記ローレベルの電圧に対する前記ハイレベルの電圧が同じ極性に設定されていることを特徴としている。
【００２０】
請求項２記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第２の電極に印加される電圧パルスの立ち下がりタイミングは、前記リセットパルスの立ち下がりタイミングと一致していることを特徴としている。
請求項３記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記リセットパルスのパルス幅と同一に設定されていることを特徴としている。
請求項４記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのパルス幅と同一に設定されていることを特徴としている。
請求項５記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第１の電極に印加されるリセットパルス、及び、前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのパルス幅と同一に設定されていることを特徴としている。
【００２１】
請求項６記載のフォトセンサシステムの駆動制御方法は、請求項１乃至４のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第１の電極に印加されるリセットパルスのハイレベルの電圧と、前記第１のステップにおいて前記リセットパルスに同期して前記第２の電極に印加される前記電圧パルスのハイレベルの電圧とにより前記チャネル領域の一端部と前記第１の電極及び前記第２の電極に対応する領域との間に誘起される電位差は、前記フォトセンサの初期化が可能な値に設定されていることを特徴としている。請求項７記載のフォトセンサシステムの駆動制御方法は、請求項１乃至５のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記リセットパルスに同期して前記第２の電極に印加される前記電圧パルスのハイレベルの電圧レベルは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのハイレベルの電圧レベルと同一に設定されていることを特徴としている。
【００２２】
請求項８記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記フォトセンサは、前記チャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記半導体層の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を備えたダブルゲート構造を有し、前記トップゲート電極を前記第１の電極とするとともに、前記ボトムゲート電極を前記第２の電極として、前記第１のステップにおいて前記第１の電極に前記リセットパルスを印加するとともに、前記第２の電極に前記電圧パルスを印加し、前記第２のステップにおいて前記第２の電極に前記読み出しパルスを印加することにより、前記電荷蓄積期間に前記チャネル領域に蓄積された電荷に対応した電圧を出力することを特徴としている。
【００２３】
【発明の実施の形態】
以下に、本発明に係るフォトセンサシステムの駆動制御方法の実施の形態について、図面を参照しながら説明する。なお、以下に示す実施形態においては、フォトセンサとして、上述したダブルゲート型フォトセンサ（図７参照）を適用し、トップゲート電極を第１の電極として電圧を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極を第２の電極として電圧を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。
【００２４】
＜第１の実施形態＞
図１は、本発明に係るフォトセンサシステムの駆動制御方法の第１の実施形態を示すタイミングチャートである。ここでは、フォトセンサシステムの駆動制御方法として、上述した「リセット動作→光蓄積動作→プリチャージ動作→読み出し動作」からなる一連の処理サイクルを各行毎に繰り返す手法（図９）とは異なり、まず各行毎に順次リセット動作を実行し、その後光蓄積期間が経過した行のダブルゲート型フォトセンサに対してプリチャージを行い、読取動作を実行する駆動制御方法を採用した場合について説明する。また、図８に示したフォトセンサシステムを適宜参照しながら、駆動制御方法を説明する。
（第１のステップ）
【００２５】
図１に示すように、本実施形態に係る駆動制御方法は、まず、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧを行方向に接続するトップゲートライン１０１の各々に、順次トップゲートパルス（リセットパルス）φＴ１、φＴ２、…φＴｎを印加するとともに、当該トップゲートパルスφＴ１、φＴ２、…φＴｎの印加期間に合わせて、当該ダブルゲート型フォトセンサ１０のボトムゲート端子ＢＧを行方向に接続するボトムゲートライン１０２の各々に、順次ボトムゲートパルス（電圧パルス）φＢ１、φＢ２、…φＢｎを印加して、リセット動作（リセット期間Ｔreset）を実行し、各行毎のダブルゲート型フォトセンサ１０を初期化する。すなわち、同一のダブルゲート型フォトセンサ１０に対して、同時にトップゲートパルス及びボトムゲートパルス（電圧パルス）を印加する。
【００２６】
ここで、トップゲートパルスφＴ１、φＴ２、…φＴｎは、所定の電圧レベルを有するパルス電圧であって、例えば、ハイレベルＶtghが０Ｖ、ローレベルＶtglが−１５Ｖに設定されている。また、ボトムゲートパルス（電圧パルス）φＢ１、φＢ２、…φＢｎは、所定の電圧レベルを有するパルス電圧であって、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定されたパルス信号である。
そして、上述したリセット期間Ｔresetにおいては、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧにハイレベル（０Ｖ）のトップゲートパルスφＴ１、φＴ２、…φＴｎと、ボトムゲート端子ＢＧにハイレベル（＋１０Ｖ）のボトムゲートパルス（電圧パルス）φＢ１、φＢ２、…φＢｎが同期して印加されることにより、ダブルゲート型フォトセンサ１０の半導体層１１に誘起される電位差によって、（従来技術に示したような）通常のキャリヤの掃き出し動作と同等の作用が働いて、リセット動作が実現される。
【００２７】
（第２のステップ）
次いで、トップゲートパルスφＴ１、φＴ２、…φＴｎ、及び、ボトムゲートパルスφＢ１、φＢ２、…φＢｎが同期して立ち下がり、リセット期間Ｔresetが終了することにより、光蓄積期間Ｔａがスタートして、各行毎にダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。ここで、図１に示すように、光蓄積期間Ｔａに並行して、プリチャージパルスφpgを順次印加することにより、プリチャージ期間Ｔprchをスタートし、データライン１０３にプリチャージ電圧Ｖpgを印加してダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。ここで、プリチャージパルスφpgは、所定の電圧レベルを有するプリチャージ電圧Ｖpgを供給制御するパルス信号であって、プリチャージ電圧Ｖpgは、例えば、ハイレベルＶpghが＋５Ｖ、ローレベルＶpglが０Ｖに設定されている。
【００２８】
そして、光蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、各行毎にボトムゲートライン１０２に順次ボトムゲートパルス（読み出しパルス）φＢ１、φＢ２、…φＢｎを印加して、読み出し期間Ｔreadをスタートし、ダブルゲート型フォトセンサ１０に蓄積された電荷に対応する電圧ＶＤ１、ＶＤ２、…ＶＤｍの変化を、コラムスイッチ１１３により各データライン１０３を介して読み出す。ここで、ボトムゲートパルス（読み出しパルス）φＢ１、φＢ２、…φＢｎは、上述した第１のステップにおいて印加されたボトムゲートパルス（電圧パルス）と同様に、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定されたパルス信号である。
なお、照射光量の検出方法は、上述した従来技術と同様に、各データライン１０３の電圧ＶＤ１、ＶＤ２、…ＶＤｍの低下傾向を、読み出し期間Ｔreadがスタートして、所定の時間経過後の電圧値を検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧値に至るまでの時間を検出することにより、照射光量を電気信号に換算する。
【００２９】
このようなフォトセンサシステムの駆動制御方法によれば、画像読取動作におけるリセット期間Ｔresetに、トップゲート端子ＴＧ及びボトムゲート端子ＢＧの各々に所定のパルス電圧を同期して印加（特に、ボトムゲート端子ＢＧに正のバイアス電圧を印加）することにより、半導体層に所定の電位差が誘起され、従来のリセット動作におけるキャリヤの掃き出し動作と同等の作用を実現することができるので、トップゲート端子ＴＧに印加されるパルス電圧の電圧レベルを低減（例えば、＋１５Ｖ→０Ｖ）しつつ、良好なリセット動作を実現することができる。
したがって、トップゲートパルスの電圧振幅を従来技術（図９参照）に比較して縮小（例えば、３０Ｖ→１５Ｖ）することができるので、駆動電源を低電圧化することができるとともに、駆動制御用のドライバの仕様を低い耐圧に変更することができ、装置構成を簡略、小型化して、製品コストの削減を図ることができる。
また、高電圧パルスがダブルゲート型フォトセンサに印加されることがなくなるので、フォトセンサの素子特性の劣化や配線間での絶縁不良の発生を抑制することができ、信頼性の高いフォトセンサシステムを提供することができる。
なお、本実施例においては、ボトムゲートパルスがトップゲートパルスと同一タイミングで印加される構成としたが、要するにトップゲートパルスが印加されている期間中にボトムゲートパルスが印加されるようにすればよい。但し、トップゲートパルスの幅よりボトムゲートパルスの幅が狭いほど、上記のトップゲートパルスの電圧振幅低減効果は低下するため、トップゲートパルスの幅とボトムゲートパルスの幅は等しいことが好ましい。
【００３０】
＜第２の実施形態＞
次に、本発明に係るフォトセンサシステムの駆動制御方法の第２の実施形態について、図面を参照して説明する。
図２は、本発明に係るフォトセンサシステムの駆動制御方法の第２の実施形態を示すタイミングチャートである。ここで、上述した実施形態と同等の制御処理については、その説明を簡略化して説明する。
本実施形態は、上述した第１の実施形態において、リセット期間Ｔresetにボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス）φＢ１、φＢ２、…φＢｎ（以下、φＢｉと記す）のパルス幅を、読み出し期間Ｔreadにボトムゲート端子ＢＧに印加されるボトムゲートパルス（読み出しパルス）φＢｉのパルス幅と同一に設定したことを特徴としている。
【００３１】
（第１のステップ）
図２に示すように、本実施形態に係る駆動制御方法は、まず、リセット期間Ｔresetに先立って、ボトムゲートライン１０２の各々にボトムゲートパルスφＢｉが順次印加され、さらに、リセット期間Ｔresetにおいて、トップゲートライン１０１の各々にトップゲートパルスφＴ１、φＴ２、…φＴｎ（以下、φＴｉと記す）が順次印加される。トップゲートパルスφＴｉの印加により、リセット動作が実行され、各行毎のダブルゲート型フォトセンサ１０が初期化される。そして、トップゲートパルスφＴｉ、及び、ボトムゲートパルスφＢｉが同期して立ち下がることにより、リセット動作が終了する。
【００３２】
ここで、上述した実施形態と同様に、トップゲートパルスφＴｉは、例えば、ハイレベルＶtghが０Ｖ、ローレベルＶtglが−１５Ｖが設定されたパルス電圧であり、また、ボトムゲートパルスφＢｉは、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定されたパルス信号である。
さらに、上述したリセット期間Ｔresetを含んで印加されるボトムゲートパルスφＢｉのパルス幅Ｗｂは、後述する読み出し期間Ｔreadに印加されるボトムゲートパルス（読み出しパルス）のパルス幅Ｗｂと同一に設定されている。
そして、リセット期間Ｔresetにおいては、ダブルゲート型フォトセンサのトップゲート端子ＴＧにハイレベル（０Ｖ）のトップゲートパルスφＴｉと、ボトムゲート端子ＢＧにハイレベル（＋１０Ｖ）のボトムゲートパルス（電圧パルス）φＢｉが同時に印加されることにより、ダブルゲート型フォトセンサ１０の半導体層１１に誘起される電位差によって、（従来技術に示したような）通常のキャリヤの掃き出し動作と同等の作用が働いて、リセット動作が実現される。
【００３３】
（第２のステップ）
次いで、リセット期間Ｔresetが終了することにより、光蓄積期間Ｔａがスタートして、ダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。一方、光蓄積期間Ｔａに並行して、プリチャージパルスφpgを順次印加することにより、プリチャージ期間Ｔprchをスタートし、データライン１０３にプリチャージ電圧Ｖpgを印加してダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
そして、光蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、各行毎にボトムゲートライン１０２に順次ボトムゲートパルス（読み出しパルス）φＢｉを印加して、読み出し期間Ｔreadをスタートし、蓄積された電荷に対応する電圧ＶＤ１、ＶＤ２、…ＶＤｍ（以下、ＶＤｊと記す）の変化をデータライン１０３を介して読み出す。ここで、ボトムゲートパルス（読み出しパルス）φＢｉは、上述した第１のステップにおいて印加されたものと同様に、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定され、さらに、パルス幅がＷｂに設定されたパルス信号である。
【００３４】
ところで、本実施形態に係るフォトセンサシステムの駆動制御方法においては、トップゲート端子ＴＧにトップゲートパルス（リセットパルス）φＴｉが印加される以前（リセット期間Ｔreset以前）に、ボトムゲート端子ＢＧにボトムゲートパルス（電圧パルス）φＢｉが印加されるので、見かけ上読み出し動作が行われ、半導体層１１に入射する光量（明暗状態）に応じてダブルゲート型フォトセンサ１０がＯＮ／ＯＦＦ動作することになるが、このときには前記プリチャージパルスは印加されておらず、また、このボトムゲートパルス（電圧パルス）φＢｉの印加時間内（パルス幅Ｗｂに相当）にトップゲートパルスφＴｉが印加され、トップゲートパルスφＴｉの立ち下がりタイミングに同期してボトムゲートパルス（電圧パルス）φＢｉが立ち下がるので、ダブルゲート型フォトセンサ１０は正常にリセットされ、フォトセンサシステムの駆動制御上、何ら問題は生じない。
【００３５】
次いで、本実施形態に係るフォトセンサシステムの駆動制御方法に適用されるボトムゲートパルスの生成方法について、図面を参照して説明する。
図３は、一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を示すタイミングチャートであり、図４は、本実施形態に係るフォトセンサシステムの駆動制御方法に、図３に示したパルス信号の生成、出力処理を適用した場合のタイミングチャートである。
一般的なシフトレジスタ回路においては、図３に示すように、出力されるパルス信号のハイレベル、あるいは、ローレベルのパルス幅を規定するシフト信号と、パルス信号の出力タイミングを決定するスタート信号に基づいて、所定の時間間隔で複数のパルス信号ＰＳ１、ＰＳ２、ＰＳ３、…が順次生成、出力される。
【００３６】
これに対して、本実施形態に係るフォトセンサシステムの駆動制御方法においては、図２に示したように、リセット動作時、及び、読み出し操作時にボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉのパルス幅Ｗｂが同一であり、かつ、各ボトムゲートライン１０２へのボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉの印加間隔（シフトタイミング）も均一であるので、図４に示すように、上述したような一般的なシフトレジスタ回路をボトムゲート側のドライバに適用して、常時、同じシフト信号ＳＦＴ２を供給し、リセット動作の開始時、及び、読み出し動作の開始時にのみスタート信号ＳＴＲ２を入力することにより、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢ１、φＢ２、φＢ３、…φＢｎの生成、出力処理を簡易に制御することができる。
【００３７】
このようなフォトセンサシステムの駆動制御方法によれば、上述した第１の実施形態と同等の作用効果を得られるとともに、リセット期間Ｔreset、及び、読み出し期間Ｔreadにボトムゲート端子ＢＧに印加される各々のボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉのパルス幅が同一に設定されるので、一般的なシフトレジスタを用いて簡易にボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉを生成、出力することができる。
したがって、ボトムゲートパルスの生成手段の構成を簡略化して、製品コストの削減を図ることができる。
【００３８】
＜第３の実施形態＞
次に、本発明に係るフォトセンサシステムの駆動制御方法の第３の実施形態について、図面を参照して説明する。
図５は、本発明に係るフォトセンサシステムの駆動制御方法の第３の実施形態を示すタイミングチャートである。ここで、上述した実施形態と同等の制御処理については、その説明を簡略化して説明する。
本実施形態は、上述した第１の実施形態において、リセット期間Ｔresetにトップゲート端子ＴＧに印加されるトップゲートパルス（リセットパルス）φＴｉのパルス幅と、ボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス）φＢｉのパルス幅とを、読み出し期間Ｔreadにボトムゲート端子ＢＧに印加されるボトムゲートパルス（読み出しパルス）φＢｉのパルス幅と同一に設定したことを特徴としている。
【００３９】
（第１のステップ）
図５に示すように、本実施形態に係る駆動制御方法は、上述した第１の実施形態と同様に、トップゲートライン１０１の各々に、順次トップゲートパルス（リセットパルス）φＴｉを印加するとともに、当該トップゲートパルスφＴｉの印加タイミングに同期して、ボトムゲートライン１０２の各々に、順次ボトムゲートパルス（電圧パルス）φＢｉを印加して、リセット動作（リセット期間Ｔreset）を実行し、各行毎のダブルゲート型フォトセンサ１０を初期化する。
ここで、上述した実施形態と同様に、トップゲートパルスφＴｉは、例えば、ハイレベルＶtghが０Ｖ、ローレベルＶtglが−１５Ｖが設定されたパルス電圧であり、また、ボトムゲートパルスφＢｉは、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定されたパルス信号である。
【００４０】
さらに、上述したリセット期間Ｔresetに印加されるトップゲートパルス（リセットパルス）φＴｉのパルス幅と、ボトムゲートパルス（電圧パルス）φＢｉのパルス幅Ｗｂは、後述する読み出し期間Ｔreadに印加されるボトムゲートパルス（読み出しパルス）φＢｉのパルス幅Ｗｂと同一に設定されている。
そして、上述したリセット期間Ｔresetにおいては、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧに、ハイレベル（０Ｖ）のトップゲートパルスφＴｉと、ハイレベル（＋１０Ｖ）のボトムゲートパルスφＢｉが同期して印加されることにより、ダブルゲート型フォトセンサ１０の半導体層１１に誘起される電位差によって、（従来技術に示したような）通常のキャリヤの掃き出し動作と同等の作用が働いて、リセット動作が実現される。
【００４１】
（第２のステップ）
次いで、トップゲートパルスφＴｉ、及び、ボトムゲートパルス（電圧パルス）φＢｉが同期して立ち下がり、リセット期間Ｔresetが終了することにより、光蓄積期間Ｔａがスタートして、ダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。一方、光蓄積期間Ｔａに並行して、プリチャージパルスφpgを順次印加することにより、プリチャージ期間Ｔprchをスタートし、データライン１０３にプリチャージ電圧Ｖpgを印加してダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
【００４２】
そして、光蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、各行毎にボトムゲートライン１０２に順次ボトムゲートパルス（読み出しパルス）φＢｉを印加して、読み出し期間Ｔreadをスタートし、蓄積された電荷に対応する電圧ＶＤｊの変化をデータライン１０３を介して読み出す。ここで、ボトムゲートパルス（読み出しパルス）φＢｉは、上述した第１のステップにおいて印加されたものと同様に、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定され、さらに、パルス幅がＷｂに設定されたパルス信号である。
【００４３】
ところで、本実施形態に係るフォトセンサシステムの駆動制御方法においては、トップゲートパルス（リセットパルス）φＴｉのパルス幅Ｗｂが、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉのパルス幅Ｗｂと同一に設定されているので、リセット期間Ｔresetが通常よりも長くなるが、リセット期間Ｔresetは本来、半導体層１１に蓄積された（残留する）キャリヤを掃き出すことが目的であるので、リセット期間Ｔresetを長く設定しても、フォトセンサシステムの駆動制御上、何ら問題は生じない。
【００４４】
次いで、本実施形態に係るフォトセンサシステムの駆動制御方法に適用されるボトムゲートパルスの生成方法について、図面を参照して説明する。
図６は、本実施形態に係るフォトセンサシステムの駆動制御方法に、一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を適用した場合のタイミングチャートである。なお、ここでは、必要に応じて、図３に示したシフトレジスタ回路によるパルス信号の生成、出力処理を参照しながら説明する。
【００４５】
本実施形態に係るフォトセンサシステムの駆動制御方法においては、図５に示したように、リセット動作時にトップゲート端子ＴＧに印加されるトップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス）φＢｉのパルス幅Ｗｂと、読み出し動作時にボトムゲート端子ＢＧに印加されるボトムゲートパルス（読み出しパルス）φＢｉのパルス幅Ｗｂが同一であり、かつ、各ボトムゲートライン１０２へのボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉの印加間隔（シフトタイミング）も均一であるので、図６に示すように、上述したような一般的なシフトレジスタ回路（図３参照）をトップゲート側、及び、ボトムゲート側のドライバに適用して、常時、同じシフト信号ＳＦＴ１、ＳＦＴ２を供給し、リセット動作の開始時、及び、読み出し動作の開始時にのみスタート信号ＳＴＲ１、ＳＴＲ２を入力することにより、トップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉの生成、出力処理を極めて簡易に制御することができる。
また、トップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉを、実質的に同じシフト信号ＳＦＴ１、ＳＦＴ２により生成制御することができるので、ダブルゲート型フォトセンサを駆動するタイミングを正確に保持することができる。
【００４６】
このようなフォトセンサシステムの駆動制御方法によれば、上述した第１の実施形態と同等の作用効果を得られるとともに、リセット期間Ｔreset、及び、読み出し期間Ｔreadにトップゲート端子ＴＧに印加されるトップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉのパルス幅Ｗｂを同一に設定することができるので、一般的なシフトレジスタを用いて極めて簡易に、かつ、正確にトップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉを生成、出力することができる。
したがって、ボトムゲートパルスの生成手段の構成を簡略化して、製品コストの削減を図りつつ、動作精度が高く、良好な信頼性を有するフォトセンサシステムを提供することができる。
【００４７】
なお、上述した各実施形態においては、リセット時と読み出し時に印加されるボトムゲートパルスの電圧レベルを同等に設定した場合について説明したが、本発明はこれに限定されるものではなく、異なる電圧レベル（ハイレベル）を印加するものであってもよい。要するに、リセット時に印加されるトップゲートパルス（リセットパルス）とボトムゲートパルス（電圧パルス）によってフォトセンサのチャネル領域に誘起される電位差により、ダブルゲート型フォトセンサのリセット動作を良好に実現できる電圧レベルを有するものであれば良い。なお、上述した実施形態のように、リセット時と読み出し時に印加されるボトムゲートパルスの電圧パルスを読み出しパルスの電圧レベルと同一に設定した場合には、パルスの生成、出力処理を大幅に簡略化することができ、製品コストの削減効果を向上させることができる。
【００４８】
【発明の効果】
請求項１又は２記載の発明によれば、チャネル領域が形成される半導体層と該半導体層の上方及び下方に各々絶縁膜を介して形成された第１の電極及び第２の電極とを備えたダブルゲート構造を有するフォトセンサの第１の電極にリセットパルスを印加することにより、該第１の電極に印加される信号電圧におけるハイレベルの電圧を印加する期間に、第２の電極に所定の電圧パルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加してフォトセンサを初期化する第１のステップと、第１の電極に、該第１の電極に印加される信号電圧におけるローレベルの電圧を印加するとともに、第２の電極に、該第２の電極に印加される信号電圧におけるローレベルの電圧を印加して初期化を終了した後、プリチャージパルスに基づくプリチャージ動作が終了したフォトセンサに対して、第２の電極に読み出しパルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加し、電荷蓄積期間に蓄積された電荷に対応した電圧を出力する第２のステップと、を含み、リセットパルス及び電圧パルスにおけるローレベルの電圧に対するハイレベルの電圧が同じ極性に設定されているので、リセットパルスの電圧レベルを低減して、電圧振幅を縮小することができ、駆動電源を低電圧化することができるとともに、駆動制御用のドライバの仕様を低い耐圧に変更することができる。したがって、フォトセンサシステムの装置構成を簡略、小型化して、製品コストの削減を図ることができる。また、高電圧パルスがフォトセンサに印加されることがなくなるので、素子特性の劣化や配線間での絶縁不良の発生を抑制することができる。
【００４９】
請求項３記載の発明によれば、第１のステップにおいて第２の電極に印加される電圧パルスは、リセットパルスのパルス幅と同一に設定されているので、リセットパルスと電圧パルスを、実質的に同じシフト信号により生成制御することができ、フォトセンサを駆動するタイミングを常に正確に保持することができる。請求項４記載の発明によれば、第１のステップにおいて第２の電極に印加される電圧パルスは、第２のステップにおいて第２の電極に印加される読み出しパルスのパルス幅と同一に設定されているので、一般的なシフトレジスタ回路をドライバに適用することができ、常時、同じシフト信号を供給しつつ、リセット動作の開始時、及び、読み出し動作の開始時にのみスタート信号を入力することにより、電圧パルス及び読み出しパルスの生成、印加処理を簡易に制御することができる。
【００５０】
請求項５記載の発明によれば、第１のステップにおいて第１の電極に印加されるリセットパルス、及び、第２の電極に印加される電圧パルスは、第２のステップにおいて第２の電極に印加される読み出しパルスのパルス幅と同一に設定されているので、一般的なシフトレジスタ回路をドライバに適用することができ、常時、同じシフト信号を供給しつつ、リセット動作の開始時、及び、読み出し動作の開始時にのみスタート信号を入力することにより、リセットパルス、及び、電圧パルス、読み出しパルスの生成、印加処理を極めて簡易に制御することができるとともに、フォトセンサの駆動タイミングを常に正確に保持することができる。請求項６記載の発明によれば、第１のステップにおいて第１の電極に印加されるリセットパルスのハイレベルの電圧と、そのリセットパルスに同期して第２の電極に印加される電圧パルスのハイレベルの電圧とによりチャネル領域の一端部と第１の電極及び第２の電極に対応する領域との間に誘起される電位差は、フォトセンサの初期化が可能な値に設定されているので、リセットパルスの電圧レベルを低減して、電圧振幅を縮小しつつ、良好にリセット動作を実行することができる。したがって、駆動電源を低電圧化することができるとともに、駆動制御用のドライバの仕様を低い耐圧に変更することができ、フォトセンサシステムの装置構成を簡略、小型化して、製品コストの削減を図ることができる。
【００５１】
請求項７記載の発明によれば、第１のステップにおいてリセットパルスに同期して第２の電極に印加される電圧パルスのハイレベルの電圧レベルは、第２のステップにおいて第２の電極に印加される読み出しパルスのハイレベルの電圧レベルと同一に設定されているので、駆動電源及び駆動制御用のドライバを共通化することができ、フォトセンサシステムの装置構成を簡略化しつつ、電圧パルス及び読み出しパルスの生成処理を簡易に制御することができ、製品コストの削減を図ることができる。請求項８記載の発明によれば、フォトセンサは、照射光量に応じた電荷を蓄積するチャネル領域が形成される半導体層の上方及び下方に形成されたトップゲート電極及びボトムゲート電極を備えたダブルゲート型フォトセンサにより構成されているので、画像読取動作時にトップゲート電極に印加されるリセットパルスの電圧レベルを低減して電圧振幅を縮小し、装置構成の簡略化を図ることができるとともに、素子特性の劣化や配線間での絶縁不良の発生を抑制することができ、信頼性の高いフォトセンサシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明に係るフォトセンサシステムの駆動制御方法の第１の実施形態を示すタイミングチャートである。
【図２】本発明に係るフォトセンサシステムの駆動制御方法の第２の実施形態を示すタイミングチャートである。
【図３】一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を示すタイミングチャートである。
【図４】第２の実施形態に係るフォトセンサシステムの駆動制御方法に、一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を適用した場合のタイミングチャートである。
【図５】本発明に係るフォトセンサシステムの駆動制御方法の第３の実施形態を示すタイミングチャートである。
【図６】第３の実施形態に係るフォトセンサシステムの駆動制御方法に、一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を適用した場合のタイミングチャートである。
【図７】従来技術におけるダブルゲート型フォトセンサの構造を示す断面図である。
【図８】従来技術におけるダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムの概略構成図である。
【図９】フォトセンサシステムの駆動制御方法を示すタイミングチャートである。
【図１０】ダブルゲート型フォトセンサの動作概念図である。
【図１１】フォトセンサシステムの出力電圧の光応答特性を示す図である。
【符号の説明】
１０      ダブルゲート型フォトセンサ
１１      半導体薄膜
１１ａ    半導体層
２１      トップゲート電極
２２      ボトムゲート電極
１００    センサアレイ
１０１    トップゲートライン
１０２    ボトムゲートライン
１０３    データライン
１１１    トップアドレスデコーダ
１１２    ローアドレスデコーダ
１１３    コラムスイッチ
【図１】
0003885222.tif 000002
【図２】
0003885222.tif 000003
【図３】
0003885222.tif 000004
【図４】
0003885222.tif 000005
【図５】
0003885222.tif 000006
【図６】
0003885222.tif 000007
【図７】
0003885222.tif 000008
【図８】
0003885222.tif 000009
【図９】
0003885222.tif 000010
【図１０】
0003885222.tif 000011
【図１１】
0003885222.tif 000012