(57)【特許請求の範囲】
【請求項１】
ペースト塗布方法であって、
外周面に導体ペーストを塗布させたローラを回転させるとともに、前記ローラの回転方向とほぼ同じ方向にセラミック素体を移動させ、
前記ローラの外周面に前記セラミック素体の一面を近接させて前記導体ペーストを塗布させる工程を含んでおり、
前記セラミック素体の移動速度をＶｃとし、前記セラミック素体の前記一面に接する円周でみた前記ローラの周速度をＶｐとしたとき、比Ｖｐ／Ｖｃが
０．９５≦Ｖｐ／Ｖｃ≦０．９８
を満たす
ペースト塗布方法。
【請求項２】
請求項１に記載されたペースト塗布方法であって、
前記セラミック素体は、複数の内部電極を有し、
前記複数の内部電極は、素体内部で互いに間隔を隔てて積層され、前記セラミック素体の前記一面に露出されている
ペースト塗布方法。
【請求項３】
ローラと、セラミック素体移動装置とを含むペースト塗布装置であって、
前記ローラは、回転駆動されるものであり、
前記セラミック素体移動装置は、前記ローラの回転方向とほぼ同じ方向にセラミック素体を移動させ、前記ローラの外周面に前記セラミック素体の一面を近接させるものであり、
前記セラミック素体の移動速度をＶｃとし、前記セラミック素体の前記一面に接する円周でみた前記ローラの周速度をＶｐとしたとき、比Ｖｐ／Ｖｃが
０．９５≦Ｖｐ／Ｖｃ≦０．９８
を満たす
ペースト塗布装置。
【請求項４】
請求項３に記載されたペースト塗布装置であって、
前記セラミック素体は、複数の内部電極を有し、
前記複数の内部電極は、素体内部で互いに間隔を隔てて積層され、前記セラミック素体の前記一面に露出されている
ペースト塗布装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミック電子部品、並びに、そのセラミック電子部品の製造に用いられるペースト塗布方法及びペースト塗布装置に関する。
【０００２】
【従来の技術】
チップコンデンサ等のセラミック電子部品では、キャップ状の端子電極がセラミック素体の長さ方向の両端側に形成されている。詳しくは、それぞれの端子電極は、セラミック素体の長さ方向の一面と、幅方向の両面の一部分と、厚さ方向の両面の一部分とを覆うように形成されている。
【０００３】
このような端子電極を形成するには、導体ペースト中にセラミック素体を浸漬させる方法、またはローラ塗布法を用いて、セラミック素体の両端側に導体ペーストを塗布させ、この導体ペーストを熱処理により乾燥固化させるのが一般的である。
【０００４】
導体ペーストにより形成される端子電極は、導体ペーストの塗布条件に起因して、幅方向の一面に形成された部分の長さと、幅方向の他面に形成された部分の長さが、互いに異なっている場合がある。
【０００５】
このようなセラミック電子部品にハンダ付け工程を行うと、幅方向の両面について、端子電極とハンダとの接触面積が異なってしまう。このため、端子電極はハンダから異なる大きさの応力を受けることとなり、セラミック素体の立ち上がり（マンハッタン現象）等の不具合を招く。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、ハンダ付け工程におけるセラミック素体のマンハッタン現象を回避し得るセラミック電子部品、並びに、そのセラミック電子部品の製造に用いられるペースト塗布方法及びペースト塗布装置を提供することである。
【０００７】
【課題を解決するための手段】
１．セラミック電子部品
上述した課題を解決するため、本発明に係るセラミック電子部品は、セラミック素体と、端子電極とを含む。
【０００８】
前記セラミック素体は、ほぼ直方体状である。前記端子電極は、前記セラミック素体の長さ方向の両端側に備えられ、それぞれの端子電極が、長さ方向の一面と、幅方向の両面の一部分と、厚さ方向の両面の一部分とを覆うように設けられている。
【０００９】
前記セラミック素体の長さをＬ１とし、幅方向の両面における前記端子電極の側面から見た最大長さを、それぞれ、Ｌ３、Ｌ４としたとき、
０＜｜Ｌ４−Ｌ３｜／Ｌ１≦１／４４
を満たす。
【００１０】
発明者らの実験によれば、比（｜Ｌ４−Ｌ３｜／Ｌ１）を、０から１／４４までの範囲内に設定すると、ハンダ付け工程におけるマンハッタン現象の発生率が低く保たれた。比｜Ｌ４−Ｌ３｜／Ｌ１＝１／４４の付近で、マンハッタン現象の発生率が急激に増大した。
【００１１】
２．ペースト塗布方法
更に、本発明は、セラミック電子部品の製造に用いられるペースト塗布方法を開示する。このペースト塗布方法では、外周面に導体ペーストを塗布させたローラを回転させるとともに、前記ローラの回転方向とほぼ同じ方向にセラミック素体を移動させる。そして、前記ローラの外周面に前記セラミック素体の一面を接触させて前記導体ペーストを塗布させる。
【００１２】
更に、前記セラミック素体の移動速度をＶｃとし、前記セラミック素体の前記一面に接する円周でみた前記ローラの周速度をＶｐとしたとき、比Ｖｐ／Ｖｃが
０．９５≦Ｖｐ／Ｖｃ≦０．９８
を満たす。
【００１３】
発明者らの実験によれば、比Ｖｐ／Ｖｃを０．９５から０．９８までの範囲に設定してペースト塗布方法を実行すると、形成される端子電極の比（｜Ｌ４−Ｌ３｜／Ｌ１）を、０から１／４４までの範囲内に収めることができた。比Ｖｐ／Ｖｃを０．９８よりも大きく設定すると、端子電極の比（｜Ｌ４−Ｌ３｜／Ｌ１）が１／４４を超えた。また、比Ｖｐ／Ｖｃを０．９５よりも小さく設定しても、端子電極の比（｜Ｌ４−Ｌ３｜／Ｌ１）が１／４４を超えた。
【００１４】
３．ペースト塗布装置
更に、本発明は、セラミック電子部品の製造に用いられるペースト塗布装置を開示する。このペースト塗布装置は、ローラと、セラミック素体移動装置とを含む。
【００１５】
前記ローラは、回転駆動されるものである。前記セラミック素体移動装置は、前記ローラの回転方向とほぼ同じ方向にセラミック素体を移動させ、前記ローラの外周面に前記セラミック素体の一面を近接させるものである。
【００１６】
更に、前記セラミック素体の移動速度をＶｃとし、前記セラミック素体の前記一面に接する円周でみた前記ローラの周速度をＶｐとしたとき、比Ｖｐ／Ｖｃが
０．９５≦Ｖｐ／Ｖｃ≦０．９８
を満たす。
【００１７】
このペースト塗布装置は、ローラの外周面に導体ペーストを塗布して用いられる。この状態でローラを回転させるとともに、ローラの回転方向とほぼ同じ方向にセラミック素体を移動させる。更に、ローラの外周面にセラミック素体の一面を近接させる。これにより、ローラの外周面上の導体ペーストがセラミック素体の一面に塗布される。従って、上述のペースト塗布方法が実現されることとなり、上述した本発明に係るセラミック電子部品が得られる。
【００１８】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に具体的に説明する。添付図面は単に例を示すに過ぎない。
【００１９】
【発明の実施の形態】
１．セラミック電子部品
図１は本発明に係るセラミック電子部品の斜視図、図２は図１の２−２線に沿った断面図である。図示のように、本発明に係るセラミック電子部品は、セラミック素体１と、端子電極３１、３２とを含んでいる。セラミック電子部品は、チップコンデンサ、チップインダクタ、チップバリスタもしくはチップ抵抗またはそれらの組み合わせを含むことができる。図はチップコンデンサを示している。
【００２０】
セラミック素体１は、ほぼ直方体状である。ほぼ直方体状という表現は、直方体の角を丸めた形状、または直方体を面取りした形状も含んでいる。セラミック素体１について、長さ方向Ｌに沿った長さＬ１、幅方向Ｗに沿った幅Ｗ１、及び、厚さ方向Ｔに沿った厚さＴ１は、任意である。図示実施例の場合、長さＬ１＝２．０ｍｍ、幅Ｗ１＝１．２ｍｍ、厚さＴ１＝１．２５ｍｍである。別の例として、長さＬ１＝４．４ｍｍ、幅Ｗ１＝３．１ｍｍ、厚さＴ１＝２．２ｍｍとしてもよい。
【００２１】
長さＬ１、幅Ｗ１及び厚さＴ１の大小関係は、長さＬ１＞幅Ｗ１、かつ、長さＬ１＞厚さＴ１となっている。セラミック素体１は、セラミック電子部品の種類に応じて選択された周知のセラミック材料により構成することができる。
【００２２】
更に、図２を参照すると、セラミック素体１は、複数の内部電極２１〜２８を有する。複数の内部電極２１〜２８は、素体内部で互いに間隔を隔てて厚さ方向Ｔに積層されている。
【００２３】
図３は図１に図示したセラミック電子部品であって、端子電極を露出した状態を示す断面図、図４は端子電極を露出した状態を示す正面図、図５は端子電極を露出した状態を示す背面図、図６は端子電極を露出した状態を示す平面図である。図３は、図２に示した断面図に対応した断面図である。また、図４〜図６では、端子電極３１、３２の形状的特徴が強調して示されている。
【００２４】
図３を参照すると、端子電極３１、３２は、セラミック素体１の長さ方向Ｌの両端側に備えられている。更に図４〜図６も参照すると、一方の端子電極３１は、長さ方向Ｌの一面１１と、幅方向Ｗの両面１３、１４の一部分と、厚さ方向Ｔの両面１５、１６の一部分とを覆うように設けられている。他方の端子電極３２は、長さ方向Ｌの他面１２と、幅方向Ｗの両面１３、１４の一部分と、厚さ方向Ｔの両面１５、１６の一部分とを覆うように設けられている。
【００２５】
詳しくは、図４を参照すると、一方の端子電極３１は、幅方向Ｗの一面１３全体のうち、長さ方向Ｌの一面１１付近の部分を覆っている。他方の端子電極３２は、幅方向Ｗの一面１３全体のうち、長さ方向Ｌの他面１２付近の部分を覆っている。幅方向Ｗの一面１３側における端子電極３１、３２の最大長さをＬ３とする。
【００２６】
更に図５を参照すると、一方の端子電極３１は、幅方向Ｗの他面１４全体のうち、長さ方向Ｌの一面１１付近の部分を覆っている。他方の端子電極３２は、幅方向Ｗの他面１４全体のうち、長さ方向Ｌの他面１２付近の部分を覆っている。幅方向Ｗの他面１４側における端子電極３１、３２の最大長さをＬ４とする。
【００２７】
更に図６を参照すると、一方の端子電極３１は、厚さ方向Ｔの一面１５全体のうち、長さ方向Ｌの一面１１付近の部分を覆っている。他方の端子電極３２は、厚さ方向Ｔの一面１５全体のうち、長さ方向Ｌの他面１２付近の部分を覆っている。厚さ方向Ｔの一面１５側からみたとき、幅方向Ｗの一面１３上における端子電極３１、３２の長さをＬ５とし、幅方向Ｗの他面１４上における端子電極３１、３２の長さをＬ６とする。
【００２８】
更に図３を参照すると、一方の端子電極３１は、セラミック素体１の長さ方向Ｌの一面１１で、電極膜２１、２３、２５、２７に接続されている。他方の端子電極３２は、セラミック素体１の長さ方向Ｌの他面１２で、電極膜２２、２４、２６、２８に接続されている。
【００２９】
上述した端子電極３１、３２は、セラミック素体１に焼き付けられた電極である。このような端子電極３１、３２は、セラミック素体１に導体ペーストを塗布させ、熱処理で導体ペーストを乾燥固化することによって、得られる。
【００３０】
再び図１、図２を参照すると、端子電極３１、３２の表面には、めっき膜４１、４２が付着されている。更に、これらのめっき膜４１、４２の表面に、めっき膜４３、４４が付着されている。めっき膜４１〜４４はＣｕ、Ｎｉ、Ｓｎ等の金属膜である。
【００３１】
上述した端子電極３１の長さＬ３、Ｌ４（図４、図５参照）は、端子電極３１の表面に付着されるめっき膜４１、４３の膜厚よりもはるかに大きく、めっき膜４１、４３の膜厚は実質上、無視し得る。同様にして、もう１つの端子電極３２の長さＬ３、Ｌ４は、端子電極３２の表面に付着されるめっき膜４２、４４の膜厚よりもはるかに大きく、めっき膜４２、４４の膜厚は実質上、無視し得る。
【００３２】
本発明に係るセラミック電子部品の重要な特徴は、セラミック素体１の長さＬ１、幅方向Ｗの一面１３側における端子電極３１、３２の長さＬ３、及び、幅方向Ｗの他面１４側における端子電極３１、３２の長さＬ４について、
０≦｜Ｌ４−Ｌ３｜／Ｌ１≦１／４４        （１）
を満たすことである。例えば、セラミック素体１の長さＬ１が２．０ｍｍの場合、上記式（１）は、０≦｜Ｌ４−Ｌ３｜≦（１／２２）ｍｍとなる。
【００３３】
＜実験データ＞
次に、実験データを挙げて説明する。上述した構成のセラミック電子部品において、端子電極３１、３２の比（｜Ｌ４−Ｌ３｜／Ｌ１）を段階的に変化させ、５つのサンプル群１〜５を作製した。サンプル群１〜５にはそれぞれ１００個のサンプルが含まれており、サンプル群１〜５の比（｜Ｌ４−Ｌ３｜／Ｌ１）は、それぞれ、０．００２、０．０１１、０．０２１、０．０３１、０．０４１とした。但し、これらの値は、それぞれ、当該サンプル群に含まれる１００個のサンプルの平均値である。
【００３４】
次に、それぞれのサンプル群１〜５についてハンダ付け工程を行い、マンハッタン現象の発生個数を調べた。ハンダ付け工程では共晶ハンダを用い、リフロー温度を２４０℃とした。結果を下記の表１に示す。
0003885938.tif 000002
【００３５】
次に、比（｜Ｌ４−Ｌ３｜／Ｌ１）に対するマンハッタン現象の発生個数をグラフ化し図７に示す。近似化された曲線を、参照符号Ｕ８で示してある。この曲線Ｕ８を参照すると、比（｜Ｌ４−Ｌ３｜／Ｌ１）が０から１／４４までの範囲内では、ハンダ付け工程におけるマンハッタン現象の発生個数が低く保たれる。比｜Ｌ４−Ｌ３｜／Ｌ１＝１／４４の付近で、マンハッタン現象の発生個数が急激に増大する。
【００３６】
以上、セラミック電子部品の一種であるチップコンデンサに本発明を適用した場合を説明したが、他の種類のセラミック電子部品にも本発明を適用することができる。
【００３７】
２．ペースト塗布方法及びペースト塗布装置
次に、上述のセラミック電子部品の製造に用いられるペースト塗布方法及びペースト塗布装置について説明する。
【００３８】
図８はペースト塗布装置の構成を概略的に示す図、図９は図８に示したペースト塗布装置の部分拡大図である。図８を参照すると、ペースト塗布装置は、ローラ６１と、セラミック素体移動装置８とを含んでいる。
【００３９】
ローラ６１は、駆動装置７１により、矢印ａ１で示す方向に回転駆動される。ローラ６１の外周面には導体ペースト３５が塗布される。具体的には、ローラ６１の下側が、容器３７に入れられた導体ペースト３５に浸されており、このローラ６１が回転駆動されることによって、ローラ６１の外周面に導体ペースト３５が塗布されることになる。導体ペースト３５は、周知の組成、粘度、電気特性を有するものによって構成される。
【００４０】
更に、ローラ６１には固定スキージ６７が組み合わされている。固定スキージ６７は、ローラ６１の外周面に塗布される余分な導体ペースト３５を掻き取り、ローラ６１の外周面に塗布される導体ペースト３５の厚さを一定化する役割を担う。
【００４１】
図８、図９に示すように、セラミック素体移動装置８は、ローラ６１の回転方向ａ１とほぼ同じ方向ａ３にセラミック素体１を移動させ、ローラ６１の外周面にセラミック素体１の長さ方向Ｌの一面１１を近接させる。セラミック素体１は、図１、図２を参照して説明したものである。セラミック素体１の移動方向ａ３は、ローラ６１の回転軸６１１にほぼ垂直となる。セラミック素体移動装置８は、具体的な構成として、ベルト８３と、案内ローラ８５、８６とを含んでいる。
【００４２】
ベルト８３には、複数の固定具８１が備えられている。これらの固定具８１はベルト８３上で互いに間隔を隔てて備えられている。セラミック素体１は、この固定具８１を介してベルト８３に固定される。
【００４３】
ベルト８３は、案内ローラ８５、８６の間に張設されている。案内ローラ８６は、駆動装置７３により、矢印ａ４で示す方向に回転駆動される。これにより、ベルト８３は矢印ａ３の方向に走行し、ベルト８３に固定されたセラミック素体１も、矢印ａ３の方向に移動される。
【００４４】
図８を参照すると、ペースト塗布装置には、掻き取りローラ６２が備えられている。掻き取りローラ６２は、ローラ６１の後段に備えられ、駆動装置７２により、セラミック素体１の移動方向ａ３とは逆の方向ａ２に回転駆動される。更に、掻き取りローラ６２には固定スキージ６８が組み合わされている。固定スキージ６８は、掻き取りローラ６２の外周面の汚れを除去する役割を担う。
【００４５】
セラミック素体移動装置８は、上述のようにローラ６１にセラミック素体１を近接させた後、掻き取りローラ６２の回転方向ａ２とは逆の方向ａ３にセラミック素体１を移動させ、掻き取りローラ６２の外周面にセラミック素体１の一面１１を近接させる。
【００４６】
更にペースト塗布装置には、制御装置７５が備えられている。制御装置７５は、駆動装置７１に制御信号Ｓ１を与え、駆動装置７１を介してローラ６１の回転を制御する。同様に、制御装置７５は、駆動装置７２に制御信号Ｓ２を与え、駆動装置７２を介して掻き取りローラ６２の回転を制御する。更に、制御装置７５は、駆動装置７３に制御信号Ｓ３を与え、駆動装置７３及び案内ローラ８６を介してベルト８３の走行を制御する。
【００４７】
図８、図９を参照して説明したように、外周面に導体ペースト３５を塗布させたローラ６１を回転させるとともに、ローラ６１の回転方向ａ１とほぼ同じ方向ａ３にセラミック素体１を移動させ、ローラ６１の外周面にセラミック素体１の長さ方向Ｌの一面１１を近接させる。これにより、ローラ６１の外周面上の導体ペースト３５が、セラミック素体１の長さ方向Ｌの一面１１及びその付近に塗布される。セラミック素体１の幅方向Ｗの両面１３、１４のうち、一面１３がペースト突入側となり、他面１４がペースト脱出側となる（図９参照）。
【００４８】
更に図９に示すように、セラミック素体１の移動速度をＶｃとし、セラミック素体１の一面１１に接する円周Ｃｒ１でみたローラ６１の周速度をＶｐとする。図１〜図６に示したセラミック電子部品を得るには、上述のローラ６１及びセラミック素体移動装置８について、比Ｖｐ／Ｖｃが
０．９５≦Ｖｐ／Ｖｃ≦０．９８                              （２）
を満たせばよい。図示実施例では、比Ｖｐ／Ｖｃは、制御装置７５により制御することができる。
【００４９】
次に、図９を参照して説明したように、矢印ａ２で示される方向に掻き取りローラ６２を回転させるとともに、掻き取りローラ６２の回転方向ａ２とは逆の方向ａ３にセラミック素体１を移動させ、掻き取りローラ６２の外周面にセラミック素体１の一面１１を近接させる。従って、セラミック素体１の一面１１側に塗布された導体ペースト３５の余分な部分が、掻き取りローラ６２の外周面により掻き取られる。
【００５０】
その後、セラミック素体１の一面１１側に塗布された導体ペースト３５を、熱処理で乾燥固化する。セラミック素体１の反対側の面１２についても同様なペースト塗布工程及び熱処理を施せばよい。
【００５１】
＜実験データ＞
次に、実験データを挙げて説明する。上述したペースト塗布方法において、セラミック素体１の移動速度Ｖｃを固定し、セラミック素体１の一面１１に接する円周Ｃｒ１でみたローラ６１の周速度Ｖｐを段階的に変化させた（下記の表２を参照）。これにより、比Ｖｐ／Ｖｃを段階的に変化させ、数値例１〜６とした。
0003885938.tif 000003
【００５２】
但し、セラミック素体１の一面１１に接する円周Ｃｒ１でみたローラ６１の周速度Ｖｐは、ローラ６１の外周面の周速度から求められる。ローラ６１の外周面とセラミック素体１の一面１１との間の距離は０．１ｍｍとした。
【００５３】
数値例１〜６のペースト塗布方法によって、それぞれ、セラミック素体１の長さ方向Ｌの一面１１及びその付近に導体ペースト３５を塗布させた。セラミック素体１の長さＬ１、幅Ｗ１、厚さＴ１は、それぞれ、２．０ｍｍ、１．２ｍｍ、１．２５ｍｍとした。また、導体ペースト３５の組成及び粘度は下記の通りとした。
【００５４】
＜ペースト組成＞
金属分：  Ａｇ１００％
金属含有率：  ７３ｗｔ％
バインダー：  アクリル系
＜ペースト粘度＞
１ｒｐｍ：  ８０Ｐａ．ｓ
１０ｒｐｍ：  ３５Ｐａ．ｓ
１００ｒｐｍ：  ２３Ｐａ．ｓ
但し、上記のペースト粘度はＢ．Ｆ．粘度計による値である。
【００５５】
その後、塗布された導体ペースト３５を、熱処理で乾燥固化した。これにより、セラミック素体１の一面１１側に端子電極３１を備えたサンプルを得た。それぞれの数値例１〜６ごとに、５つのサンプルを得た。
【００５６】
次に、得られたサンプルについて、幅方向Ｗの一面１３側における端子電極３１の長さＬ３と、幅方向Ｗの他面１４側における端子電極３１の長さＬ４とを測定した（図４、図５参照）。更に、厚さ方向Ｔの一面１５側からみたとき、幅方向Ｗの一面１３上における端子電極３１の長さＬ５と、幅方向Ｗの他面１４上における端子電極３１の長さＬ６とを測定した。一面１３はペースト突入側の面であり、他面１４はペースト脱出側の面である（図９参照）。長さＬ３〜Ｌ６の測定は投影器により行った。
【００５７】
図１０は、比Ｖｐ／Ｖｃに対する端子電極３１の長さＬ３、Ｌ４を示すグラフである。図示において、比Ｖｐ／Ｖｃに対する長さＬ３の特性、及び、比Ｖｐ／Ｖｃに対する長さＬ４の特性を、それぞれ、参照符号Ｕ３、Ｕ４で示してある。特性Ｕ３、Ｕ４を参照すると、比Ｖｐ／Ｖｃを大きくするにつれて、ペースト突入側の面１３における端子電極３１の長さＬ３は減少し、ペースト脱出側の面１４における端子電極３１の長さＬ４は増大する。
【００５８】
図１１は、比Ｖｐ／Ｖｃに対する比（｜Ｌ４−Ｌ３｜／Ｌ１）の特性Ｕ１を示すグラフである。この特性Ｕ１は、図１０に示した特性Ｕ３、Ｕ４から求められる。比Ｖｐ／Ｖｃが０．９６以下の範囲では、比Ｖｐ／Ｖｃを小さくするにつれて、比（｜Ｌ４−Ｌ３｜／Ｌ１）は増大し、比Ｖｐ／Ｖｃが０．９５よりも小さくなると、比（｜Ｌ４−Ｌ３｜／Ｌ１）は１／４４を超える。そこで、比Ｖｐ／Ｖｃの下限値を０．９５とした。
【００５９】
また、比Ｖｐ／Ｖｃが０．９７以上の範囲では、比Ｖｐ／Ｖｃを大きくするにつれて、比（｜Ｌ４−Ｌ３｜／Ｌ１）は増大し、比Ｖｐ／Ｖｃが０．９８よりも大きくなると、比（｜Ｌ４−Ｌ３｜／Ｌ１）は１／４４を超える。そこで、比Ｖｐ／Ｖｃの上限値を０．９８とした。
【００６０】
このように比Ｖｐ／Ｖｃを、０．９５≦Ｖｐ／Ｖｃ≦０．９８の範囲Ｂ１内に設定すると、端子電極３１の比（｜Ｌ４−Ｌ３｜／Ｌ１）を、０≦｜Ｌ４−Ｌ３｜／Ｌ１≦１／４４の範囲Ｂ２内に収めることができる。
【００６１】
図１２は、比Ｖｐ／Ｖｃに対する端子電極３１の長さＬ５、Ｌ６を示すグラフである。図示において、比Ｖｐ／Ｖｃに対する長さＬ５の特性、及び、比Ｖｐ／Ｖｃに対する長さＬ６の特性を、それぞれ、参照符号Ｕ５、Ｕ６で示してある。特性Ｕ５、Ｕ６を参照すると、比Ｖｐ／Ｖｃを大きくするにつれて、厚さ方向Ｔの一面１５側からみたときのペースト突入側の面１３上における端子電極３１の長さＬ５は減少し、ペースト脱出側の面１４上における端子電極３１の長さＬ６は増大する。
【００６２】
図１３は、比Ｖｐ／Ｖｃに対する比（｜Ｌ６−Ｌ５｜／Ｌ１）の特性Ｕ２を示すグラフである。この特性Ｕ２は、図１２に示した特性Ｕ５、Ｕ６から求められる。比Ｖｐ／Ｖｃを、０．９５≦Ｖｐ／Ｖｃ≦０．９８の範囲Ｂ１内に設定すると、端子電極３１の比（｜Ｌ６−Ｌ５｜／Ｌ１）を、０≦｜Ｌ６−Ｌ５｜／Ｌ１≦１／４４の範囲Ｂ３内に収めることができる。
【００６３】
【発明の効果】
以上述べたように、本発明によれば、ハンダ付け工程におけるセラミック素体のマンハッタン現象を回避し得るセラミック電子部品、並びに、そのセラミック電子部品の製造に用いられるペースト塗布方法及びペースト塗布装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るセラミック電子部品の斜視図である。
【図２】図１の２−２線に沿った断面図である。
【図３】図１に図示したセラミック電子部品であって、端子電極を露出した状態を示す断面図である。
【図４】図１に図示したセラミック電子部品であって、端子電極を露出した状態を示す正面図である。
【図５】図１に図示したセラミック電子部品であって、端子電極を露出した状態を示す背面図である。
【図６】図１に図示したセラミック電子部品であって、端子電極を露出した状態を示す平面図である。
【図７】比（｜Ｌ４−Ｌ３｜／Ｌ１）に対するマンハッタン現象の発生個数を示すグラフである。
【図８】ペースト塗布装置の構成を概略的に示す図である。
【図９】図８に示したペースト塗布装置の部分拡大図である。
【図１０】比Ｖｐ／Ｖｃに対する端子電極の長さＬ３、Ｌ４を示すグラフである。
【図１１】比Ｖｐ／Ｖｃに対する比（｜Ｌ４−Ｌ３｜／Ｌ１）の特性を示すグラフである。
【図１２】比Ｖｐ／Ｖｃに対する端子電極の長さＬ５、Ｌ６を示すグラフである。
【図１３】比Ｖｐ／Ｖｃに対する比（｜Ｌ６−Ｌ５｜／Ｌ１）の特性を示すグラフである。
【符号の説明】
１                  セラミック素体
３１、３２          端子電極
【図１】
0003885938.tif 000004
【図２】
0003885938.tif 000005
【図３】
0003885938.tif 000006
【図４】
0003885938.tif 000007
【図５】
0003885938.tif 000008
【図６】
0003885938.tif 000009
【図７】
0003885938.tif 000010
【図８】
0003885938.tif 000011
【図９】
0003885938.tif 000012
【図１０】
0003885938.tif 000013
【図１１】
0003885938.tif 000014
【図１２】
0003885938.tif 000015
【図１３】
0003885938.tif 000016