(57)【特許請求の範囲】
【請求項１】
複数の端子に対する過電圧保護回路と過電圧検出回路を備えた半導体集積回路装置であって、
過電圧が印加されると第１の電流が流れる第１の負荷部と該第１の電流に比例した第２の電流が流れる第２の負荷部を持つカレントミラー回路を前記複数の端子にそれぞれ接続し、前記複数の端子の一つに接続されたカレントミラー回路の第１の負荷部をその他の前記複数の端子に接続されたカレントミラー回路の第１の負荷部として共用するとともに、この第１の負荷部を前記過電圧保護回路とし、前記複数の端子に接続されたカレントミラー回路のそれぞれの第２の負荷部を第２の電流を検出する過電圧検出回路としたことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置の端子に過電圧や各種サージが侵入した場合に半導体集積回路装置やその内部回路を保護する保護回路とその過電圧検出回路を有する半導体集積回路装置に関する。
【０００２】
【従来の技術】
半導体集積回路装置を使用した電子機器が多様化とその利用形態の多様化に伴い、ノイズ、サージ、静電気などの様々な形の過電圧が直接的に、或いは人体などを通して間接的に電気回路に流入し、これらの電子機器を破壊したり著しい障害を与えるケースが増加している。又、これらの電子機器の製造現場にあってもその対策は万全ではなく不良率を増加させる一要因となっている。
【０００３】
そのため、電子回路や半導体集積回路では、過電圧が印加される危険性のある端子に保護回路を設けることにより、本来の機能回路に過電圧が印加されないようにしている。
【０００４】
図４と図５にそのような従来の過電圧保護回路を示す。図４は従来の過電圧保護回路で、図５は従来の過電圧保護回路に過電圧検出回路を付加したものである。尚、図４と図５で同一の機能を持つものには同一記号を付与している。
【０００５】
図４で１０は端子ａ〜ｍを持つ半導体集積回路装置を示し、端子ａ〜ｍにはそれぞれ直列に接続されたｎ個のツェナーダイオードＺＤ１〜ＺＤ（ｎ）からなる保護回路が接続され、最終のツェナーダイオードのアノードは接地されている。又、図示していないが、それぞれの端子には本来の内部回路の一端が保護回路の一端と共に接続されている。
【０００６】
このような構成において、半導体集積回路装置１０の内部回路を、ある所定の電圧以上の電圧から保護するためには、ツェナーダイオードの特性、すなわちツェナー電圧とツェナーダイオードの個数を決定することにより保護電圧を設定することができる。半導体集積回路装置の内部回路を１００Ｖ以上の過電圧から保護するためには、例えば、ツェナー電圧が１０Ｖのツェナーダイオード１０個を端子ａ〜ｍにそれぞれ直列接続することにより、端子ａ〜ｍに１００Ｖ以上の過電圧が印加されても、ツェナーダイオードＺＤ１〜ＺＤ（ｎ）を介してグランドに逆電流が流れ、不図示の内部回路に１００Ｖより高い過電圧が流入することはない。又、端子ａ〜端子ｍを介して不図示の内部回路に供給される本来の信号電圧は、設定した保護電圧よりも低いので、例えば、５Ｖの信号電圧が端子ａに供給されても、ツェナーダイオードに逆電流が流れることはなく、信号電圧は本来の内部回路に供給されることになる。
【０００７】
次に、図５に図４の従来の保護回路に過電圧検出回路を付加した回路を示す。１１は端子ａ〜ｍを持つ半導体集積回路装置を示している。端子ａにはｎ個のツェナーダイオードＺＤ１〜ＺＤ（ｎ）が直列に接続され、保護回路を構成し、最終のツェナーダイオードのアノードは抵抗Ｒ１を介して接地されていると同時に、抵抗Ｒ１はその一端と他端がＮＰＮトランジスタＱａのベースとエミッタにそれぞれ接続されている。又、図示していないが、トランジスタＱａのコレクタは、例えば半導体集積回路装置の内部回路に接続されている。他の端子も同様である。
【０００８】
このような構成において、過電圧に対して内部回路をツェナーダイオードで保護する仕組みについては図４と同じなのでその説明は省略し、ここでは、抵抗Ｒ１とトランジスタＱａとにより構成される過電圧検出回路について説明する。過電圧が逆電流Ｉ１となってツェナーダイオードＺＤ１〜ＺＤ（ｎ）と抵抗Ｒ１を介してグランドに流れる時、抵抗Ｒ１の両端にはＩ１×Ｒ１の電圧降下が発生して、トランジスタＱａをＯＮの状態にする。従って、そのコレクタを図示しない半導体集積回路装置の内部回路に接続することにより、コレクタから過電圧検出信号を取り出して、該当する内部回路の動作を一時的に、或いは、回路全体のリセットがされるまで不能にしたりすることができる。
【０００９】
【発明が解決しようとする課題】
前述の如く、従来の技術では、過電圧が印加される可能性のある端子毎に多数のツェナーダイオードを接続することが必要となり半導体集積回路装置が大型化する。同時に、製造時の工数も増加しコストアップの要因にもなる。更に、素子のばらつきにより端子毎に保護する電圧に差異が生じる欠点もある。
【００１０】
本発明は、かかる実情に鑑み、従来技術の課題を克服し、素子数を減少させることによりチップサイズを縮小し、コストの低減を可能にしつつ、端子毎の保護電圧のばらつきを押さえた過電圧検出回路を有する半導体集積回路装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明においては複数の端子に対する過電圧保護回路と過電圧検出回路を備えた半導体集積回路装置であって、過電圧が印加されると第１の電流が流れる第１の負荷部と該第１の電流に比例した第２の電流が流れる第２の負荷部を持つカレントミラー回路を前記複数の端子にそれぞれ接続し、前記複数の端子の一つに接続されたカレントミラー回路の第１の負荷部をその他の前記複数の端子に接続されたカレントミラー回路の第１の負荷部として共用するとともに、この第１の負荷部を前記過電圧保護回路とし、前記複数の端子に接続されたカレントミラー回路のそれぞれの第２の負荷部を第２の電流を検出する過電圧検出回路としたことを特徴とする半導体集積回路装置である。
【００１３】
上記発明によれば、複数の端子に過電圧が印加される可能性がある場合でも、過電圧に対する保護回路を共通にすることで、各端子毎の過電圧の保護と検出出力が可能となり、更に、素子数の低減、半導体集積回路装置の小型化、コストの低減、素子のばらつきに起因する検出電圧のばらつきの低減を図ることができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して説明する。図１は本発明の第１の実施形態の一例であって、同図の中で図４及び図５と同一の符号を付した部分は同一物または同一機能を表わし、基本的な説明は省略する。
【００１５】
図１に本発明の第１の実施形態に係る過電圧検出回路を付加した過電圧保護回路を示す。２０は過電圧が印加される可能性のある端子ａ〜ｍを持つ半導体集積回路装置で、その端子ａには、エミッタとベースがそれぞれ共通接続されたＰＮＰトランジスタＱａ１とＱａ２のエミッタが接続され、共通接続されたベースがトランジスタＱａ１のコレクタに接続され、それぞれのトランジスタのコレクタの下流に第１と第２の負荷部を有するカレントミラー回路を構成している。端子ａは更に、配線を介して図示しない内部回路に接続されている。また、Ｄ１やＤ２で示される保護ダイオードや寄生ダイオードを介して、電源またはグランドに接続されている。
【００１６】
又、一方のトランジスタＱａ１のコレクタには３個のツェナーダイオードＺＤ１〜ＺＤ３が直列に接続され、その下流、すなわち第１の負荷部には、それぞれのコレクタとベースが共通接続されたＮＰＮトランジスタＴｒ４とＴｒ５が直列接続にして配され、Ｔｒ５のエミッタが接地されている。又、他方のトランジスタＱａ２は、下流にあたる第２の負荷部において、そのコレクタが抵抗Ｒａを介して接地されている。抵抗Ｒａの一端にはＮＰＮトランジスタＱａのベースが、他端にはトランジスタＱａのエミッタが接続され、過電圧を検出した場合、コレクタから検出信号ａが出力される。
【００１７】
端子ｂ〜ｍには、端子ｉを代表として説明すると、端子ａの時と同様にＰＮＰトランジスタＱｉ１とＱｉ２で構成されるカレントミラー回路の共通エミッタが接続されており、両者の共通ベースとトランジスタＱｉ１コレクタが接続されて、他の端子ａ〜ｈ、ｊ〜ｍの同じ個所に共通接続されている。一方、トランジスタＱｉ２のコレクタは端子ａの時と同様に抵抗Ｒｉを介して接地され、抵抗Ｒｉの両端はそれぞれＮＰＮトランジスタＱｉのベースとエミッタに接続されている。この場合、そのコレクタから過電圧の検出信号ｉが出力される。
【００１８】
次にその動作を説明する。今、トランジスタＱｉ１、Ｔｒ４，Ｔｒ５がそれぞれＯＮできる電圧Ｖｑ１、ＶＴ４、ＶＴ５と、ツェナーダイオードＺＤ１〜ＺＤ３がそれぞれＯＮできるツェナー電圧ＶＤ１、ＶＤ２、ＶＤ３の総和を超える電圧Ｖｉが端子ｉ印加されると、電流ＩがトランジスタＱｉ１のコレクタからツェナーダイオードＺＤ１〜ＺＤ３、トランジスタＴｒ４、Ｔｒ５を介してグランドに流れる。この時、カレントミラー回路を構成している他方のトランジスタＱｉ２のコレクタから抵抗Ｒｉを介して電流Ｉに比例した電流がグランドに流れ、抵抗Ｒｉの両端に電圧降下が発生してトランジスタＱｉをＯＮすることにより検出信号ｉが出力される。
【００１９】
このように、本発明の第１の実施形態では、半導体集積回路装置の一つの端子に接続されたカレントミラー回路の第１の負荷部にツェナーダイオードで構成される過電圧保護回路を設けて、その他の端子に接続されたカレントミラー回路の第１の負荷部として共用するとともに、全てのカレントミラー回路の第２の負荷部に、抵抗とトランジスタで構成される過電圧の検出回路を配することにより、端子毎に多数のツェナーダイオードを必要とせず、ある端子に過電圧が印加された場合、その端子に接続される内部回路が確実に保護されると共に、端子毎に過電圧検出を行うことが可能となる。また、保護電圧も端子毎にばらつかず精度の高い過電圧保護と検出を行うことができる。
【００２０】
次に、図２と図３を参照し本発明の第２の実施形態を説明する。図２は過電圧検出信号を出力する回路に替えてヒューズを使用した構成である。
【００２１】
図２で示す回路は本発明の第２の実施形態に係る第１の回路構成であり、第１の実施形態において抵抗ＲｉとトランジスタＱｉがヒューズＦｉに置き換えられた構成である。例えば、端子ｉに過電圧が印加された場合、カレントミラー回路を構成するトランジスタＱｉ１とＱｉ２、ツェナーダイオードＺＤ１〜ＺＤ３、トランジスタＴｒ４とＴｒ５に係る動作は前述したとおりである。この時、トランジスタＱｉ２のコレクタに流れる電流により溶断されるヒューズをその下流の第２の負荷部に配することにより、過電圧が検出されたかどうかの記憶手段として利用でき、後で端子毎の検査を行うことにより過電圧が印加された端子を特定することができる。
【００２２】
図３は本発明の第２の実施形態の第２の回路例で、検出出力ｉが半導体集積回路装置２２の内部に設けられた記憶手段のメモリーセルに入力されることを除き、その構成と動作は本発明の第１の実施形態によるものと、同じである。この場合、トランジスタＱｉからの過電圧の検出信号ｉの出力が、端子ｉに印加された過電圧の履歴情報としてメモリーセルに蓄積され、後で端子毎の検査を行うことにより過電圧が印加された端子を特定することができる。更に、端子毎の過電圧検出回数、カレンダー機能付きのメモリーセルの場合は過電圧の検出の日時をも履歴として記憶することが可能となり、図示しない読み出し回路により履歴情報を外部に取り出すことも可能となる。
【００２３】
尚、第１と第２の実施形態において、ＮＰＮとＰＮＰバイポーラトランジスタとツェナーダイオード３個を使用する回路について説明したが、本実施形態はこれらに限定されるものではなく、半導体集積回路の種類によりＰチャネルやＮチャネルのＭＯＳトランジスタや、任意の数のツェナーダイオードやダイオードを使用することができる。
【００３１】
【発明の効果】
以上、説明したように本発明の過電圧検出回路を有する半導体集積回路装置によれば、複数の端子に過電圧が印加される可能性がある場合でも、過電圧に対する保護回路を共通にすることで、各端子毎の過電圧の保護と検出出力が少ない素子数で可能となり、更に、半導体集積回路装置の小型化、コストの低減、素子のばらつきに起因する検出電圧のばらつきの低減を図ることができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態に係る過電圧検出回路を付加した過電圧保護回路である。
【図２】  本発明の第２の実施形態に係る過電圧溶断ヒューズ付きの過電圧保護回路である。
【図３】  本発明の第２の実施形態に係る過電圧の履歴を記憶するメモリーセル付きの過電圧保護回路である。
【図４】  従来の過電圧保護回路である。
【図５】  従来の過電圧検出回路付きの過電圧保護回路である。
【符号の説明】
１０  半導体集積回路装置
２２  半導体集積回路装置
Ｄ１、Ｄ２  保護ダイオード
Ｆａ、Ｆｂ、Ｆｉ、Ｆｍ  ヒューズ
Ｉ、Ｉ１  電流
Ｑａ、Ｑａ１、Ｑａ２、Ｑｂ、Ｑｂ１、Ｑｂ２、Ｑｉ、Ｑｉ１、
Ｑｉ２、Ｑｍ、Ｑｍ１、Ｑｍ２、Ｔｒ４、Ｔｒ５  トランジスタ
Ｒ１、Ｒａ、Ｒｂ、Ｒｉ、Ｒｍ  抵抗
Ｖｃｃ  電源端子
ＺＤ１、ＺＤ２、ＺＤ３、ＺＤ（ｎ）  ツェナーダイオード
【図１】
0003966747.tif 000002
【図２】
0003966747.tif 000003
【図３】
0003966747.tif 000004
【図４】
0003966747.tif 000005
【図５】
0003966747.tif 000006