(57)【特許請求の範囲】
【請求項１】
チップ素体と、前記チップ素体の内部に設けられた貫通電極と、前記貫通電極に対向するように設けられた内部電極と、前記チップ素体の両端面にそれぞれ設けられ、前記貫通電極に電気的に接続された第１外部端子および第２外部端子と、前記チップ素体の側面に設けられ、前記内部電極に電気的に接続された第３外部端子とを有する３端子コンデンサを、ホット側導体パターンとグランド側導体パターンとを有する回路基板に実装してなる３端子コンデンサの実装構造であって、
前記３端子コンデンサは、前記第１外部端子および第２外部端子が前記ホット側導体パターンに電気的に接続され、前記グランド側導体パターンは、前記回路基板の内部および裏面の少なくともいずれか一方に設けられており、前記回路基板の内部に設けられた電気的接続手段を介して、前記３端子コンデンサの第３外部端子と電気的に接続され、前記グランド側導体パターンに流れるノイズ電流の方向と前記３端子コンデンサに流れるノイズ電流の方向とが互いに逆向きになるように、前記３端子コンデンサを前記回路基板に実装するとともに、前記グランド側導体パターンが配置されていることを特徴とする３端子コンデンサの実装構造。
【請求項２】
チップ素体と、前記チップ素体の内部に設けられた貫通電極と、前記貫通電極に対向するように設けられた内部電極と、前記チップ素体の両端面にそれぞれ設けられ、前記貫通電極に電気的に接続された第１外部端子および第２外部端子と、前記チップ素体の側面に設けられ、前記内部電極に電気的に接続された第３外部端子とを有する３端子コンデンサを、ホット側導体パターンとグランド側導体パターンとを有する回路基板に実装してなる３端子コンデンサの実装構造であって、
前記３端子コンデンサは、前記第３外部端子が前記グランド側導体パターンに電気的に接続され、前記ホット側導体パターンは、前記回路基板の内部および裏面の少なくともいずれか一方に設けられており、前記回路基板の内部に設けられた電気的接続手段を介して、前記３端子コンデンサの第１外部端子および第２外部端子と電気的に接続され、前記ホット側導体パターンに流れるノイズ電流の方向と前記３端子コンデンサに流れるノイズ電流の方向とが互いに逆向きになるように、前記３端子コンデンサを前記回路基板に実装するとともに、前記ホット側導体パターンが配置されていることを特徴とする３端子コンデンサの実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３端子コンデンサの実装構造に関する。
【０００２】
【従来の技術】
従来より、例えば高速ＩＣの電源ラインで使用されるノイズ電流除去用２端子コンデンサの等価直列インダクタンス（ＥＳＬ）を小さくするには、図１５に示すように、複数の２端子コンデンサ１Ａ，１Ｂをホット側導体パターン６０とグランド側導体パターンＧ１１の間に電気的に並列に接続して、回路基板３０上に実装していた。つまり、等価直列インダクタンスを１／２にしたい場合には、２個の２端子コンデンサを並列実装し、１／３にしたい場合には３個の２端子コンデンサを並列実装していた。なお、図１５において、矢印Ｉａ，Ｉｂはそれぞれ、２端子コンデンサ１Ａ，１Ｂ内を流れるノイズ電流とその方向を表示している。
【０００３】
【発明が解決しようとする課題】
そのため、小さい等価直列インダクタンスを実現しようとした場合には、多数のコンデンサを回路基板３０に実装する必要があり、回路基板３０には広い実装スペースが要求され、高コストの一つの要因であった。
【０００４】
そこで、本発明の目的は、実装スペースが小さくかつ低コストで、しかも、コンデンサの等価直列インダクタンスが小さい３端子コンデンサの実装構造を提供することにある。
【０００５】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る３端子コンデンサの実装構造は、チップ素体と、チップ素体の内部に設けられた貫通電極と、貫通電極に対向するように設けられた内部電極と、チップ素体の両端面にそれぞれ設けられ、貫通電極に電気的に接続された第１外部端子および第２外部端子と、チップ素体の側面に設けられ、内部電極に電気的に接続された第３外部端子とを有する３端子コンデンサを、ホット側導体パターンとグランド側導体パターンとを有する回路基板に実装してなる３端子コンデンサの実装構造であって、３端子コンデンサは、第１外部端子および第２外部端子をホット側導体パターンに電気的に接続され、グランド側導体パターンは、回路基板の内部および裏面の少なくともいずれか一方に設けられており、回路基板の内部に設けられた電気的接続手段を介して、３端子コンデンサの第３外部端子と電気的に接続され、グランド側導体パターンに流れるノイズ電流の方向と３端子コンデンサに流れるノイズ電流の方向とが互いに逆向きになるように、３端子コンデンサを回路基板に実装するとともに、グランド側導体パターンが配置されている。
【０００６】
あるいは、本発明に係る３端子コンデンサの実装構造は、第３外部端子がグランド側導体パターンに電気的に接続され、ホット側導体パターンは、回路基板の内部および裏面の少なくともいずれか一方に設けられており、回路基板の内部に設けられた電気的接続手段を介して、３端子コンデンサの第１外部端子および第２外部端子と電気的に接続され、ホット側導体パターンに流れるノイズ電流の方向と３端子コンデンサに流れるノイズ電流の方向とが互いに逆向きになるように、３端子コンデンサを回路基板に実装するとともに、ホット側導体パターンが配置されている。
【０００７】
以上の構成により、３端子コンデンサの中を流れるそれぞれのノイズ電流の方向とは逆向きのノイズ電流が、回路基板の内部もしくは裏面に設けたグランド側導体パターンやホット側導体パターンに流れる。従って、これらのノイズ電流によってそれぞれ発生する磁界は互いに打ち消し合う。この結果、３端子コンデンサと回路基板のトータルの等価直列インダクタンスが小さくなる。
【０００８】
【発明の実施の形態】
以下、本発明に係るコンデンサの実装構造の実施形態について添付の図面を参照して説明する。
【０００９】
［第１実施形態、図１〜図５］
図１は、高速ＩＣの電源ラインでノイズ電流除去のために使用される２端子コンデンサの実装構造の一実施形態を示す平面図であり、図２はその断面図である。回路基板３０の表面には、積層型２端子コンデンサ１Ａ，１Ｂがはんだ等で実装されている。
【００１０】
積層型２端子コンデンサ１Ａ，１Ｂは、誘電体からなる直方体状のセラミック素体（チップ素体）の両端面にそれぞれ第１外部端子２ａおよび第２外部端子２ｂを設けるとともに、セラミック素体の内部に複数の内部電極を設けている。
【００１１】
回路基板３０は誘電体からなるセラミック基板であり、その表面には、２端子コンデンサ１Ａ，１Ｂのそれぞれの第１外部端子２ａ，２ａが電気的に接続されるホット側導体パターン（第１導体パターン）３１と、第２外部端子２ｂ，２ｂがそれぞれ電気的に接続されるグランド側導体パターン（第２導体パターン）Ｇ１，Ｇ２とが形成されている。グランド側導体パターンＧ１，Ｇ２は、ホット側導体パターン３１を間にして配置されている。２端子コンデンサ１Ａ，１Ｂは、このホット側導体パターン３１に対して略左右対称になるように、対置して実装されている。
【００１２】
さらに、回路基板３０の内部にも、グランド側導体パターンＧが設けられており、回路基板３０に設けたスルーホール３４ａ，３４ｂを介してグランド側導体パターンＧ１，Ｇ２にそれぞれ電気的に接続している。グランド側導体パターンＧは、導体幅の比較的狭い線路状のものであってもよいし、広面積のプレーン状のものであってもよい。グランド側導体パターンＧには、スルーホール３４ａ，３４ｂから略等距離の位置でかつ平面視で２端子コンデンサ１Ａと１Ｂの略中間の位置に、共通スルーホール３５を配置している。
【００１３】
以上の構成において、信号電流（直流電流）はホット側導体パターン３１を流れる。一方、ホット側導体パターン３１に侵入したノイズ電流（高周波電流）は、２端子コンデンサ１Ａ，１Ｂの中を通ってグランドに流れる。つまり、ノイズ電流の略半分は、２端子コンデンサ１Ａ−グランド側導体パターンＧ１−スルーホール３４ａ−グランド側導体パターンＧ（図２において略左半分の部分）−共通スルーホール３５と流れ、残りは２端子コンデンサ１Ｂ−グランド側導体パターンＧ２−スルーホール３４ｂ−グランド側導体パターンＧ（図２において略右半分の部分）−共通スルーホール３５と流れる。
【００１４】
ここで、２端子コンデンサ１Ａ，１Ｂは、このホット側導体パターン３１に対して略線対称になるように、対置して実装されているので、２端子コンデンサ１Ａ，１Ｂのそれぞれの中を大きさの略等しいノイズ電流Ｉａ，Ｉｂが左右逆向きに流れる。これにより、ノイズ電流Ｉａ，Ｉｂによってそれぞれ発生する磁界は打ち消し合う。この結果、二つの２端子コンデンサ１Ａ，１Ｂによって発生するコンデンサの等価直列インダクタンスは、１／２になるのではなく、略１／３以下に抑えることができる。そのため、回路基板３０に実装するコンデンサの数を削減することができる。
【００１５】
図３には、中を流れるそれぞれのノイズ電流Ｉａ，Ｉｂの方向が互いに逆向きになるように配置した二つの２端子コンデンサ１Ａ，１Ｂの挿入損失特性（実線Ａ１参照）が記載されている。図３には、比較のために、一つの２端子コンデンサの挿入損失特性（一点鎖線Ａ２参照）と、図１５のように並列接続した従来の二つの２端子コンデンサの挿入損失特性（点線Ａ３参照）とを併せて記載している。
【００１６】
さらに、本第１実施形態では、２端子コンデンサ１Ａ，１Ｂを実装する回路基板３０を多層にし、ホット側導体パターン３１に対して略線対称になるように、グランド側導体パターンＧ１，Ｇ２，Ｇやスルーホール３４ａ，３４ｂ，３５を配置している。従って、２端子コンデンサ１Ａ，１Ｂの中を流れるノイズ電流Ｉａ，Ｉｂによってそれぞれ発生する磁界と、回路基板３０のグランド側導体パターンＧ１，Ｇ２，Ｇの中を流れるノイズ電流Ｉｃ，Ｉｄ，Ｉｅ，Ｉｆによってそれぞれ発生する磁界とが、互いに相殺される。
【００１７】
すなわち、２端子コンデンサ１Ａの中を流れるノイズ電流Ｉａおよびグランド側導体パターンＧ１の中を流れるノイズ電流Ｉｃによってそれぞれ発生する磁界の和と、回路基板３０の内部に形成されたグランド側導体パターンＧ（図２において略左半分の部分）の中を流れるノイズ電流Ｉｅによって発生する磁界とは互いに打ち消し合う。同様に、２端子コンデンサ１Ｂの中を流れるノイズ電流Ｉｂおよびグランド側導体パターンＧ２の中を流れるノイズ電流Ｉｄによってそれぞれ発生する磁界の和と、グランド側導体パターンＧ（図２において略右半分の部分）の中を流れるノイズ電流Ｉｆによって発生する磁界とは互いに打ち消し合う。この結果、２端子コンデンサ１Ａ，１Ｂと回路基板３０のトータルの等価直列インダクタンスを小さくすることができる。
【００１８】
また、図４および図５に示すように、グランド側導体パターン（第１導体パターン）Ｇ３を間にして、二つのホット側導体パターン（第２導体パターン）３８，３９を配置してもよい。グランド側導体パターンＧ３の中央部には、共通スルーホール３５を配置している。回路基板３０の内部に設けたグランド側導体パターンＧには、共通スルーホール３５から略等距離の位置でかつ平面視で２端子コンデンサ１Ａと１Ｂの位置に、それぞれスルーホール３４ａ，３４ｂを配置している。ホット側導体パターン３８，３９にそれぞれ侵入したノイズ電流は、２端子コンデンサ１Ａ，１Ｂの中を通って、グランド側導体パターンＧ３−共通スルーホール３５を経て一つの電流になり、グランド側導体パターンＧで再び二つに分枝してそれぞれスルーホール３４ａ，３４ｂに流れる。
【００１９】
ここで、２端子コンデンサ１Ａ，１Ｂは、このグランド側導体パターンＧ３に対して略線対称になるように、対置して実装されているので、２端子コンデンサ１Ａ，１Ｂのそれぞれの中を大きさの略等しいノイズ電流Ｉａ，Ｉｂが左右逆向きに流れる。これにより、ノイズ電流Ｉａ，Ｉｂによってそれぞれ発生する磁界は打ち消し合う。この結果、二つの２端子コンデンサ１Ａ，１Ｂによって発生するコンデンサの等価直列インダクタンスは、略１／３以下に抑えることができる。
【００２０】
さらに、２端子コンデンサ１Ａの中を流れるノイズ電流Ｉａおよびグランド側導体パターンＧ３（図５において略左半分の部分）の中を流れるノイズ電流Ｉｃによってそれぞれ発生する磁界の和と、回路基板３０の内部に形成されたグランド側導体パターンＧ（図５において略左半分の部分）の中を流れるノイズ電流Ｉｅによって発生する磁界とは互いに打ち消し合う。同様に、２端子コンデンサ１Ｂの中を流れるノイズ電流Ｉｂおよびグランド側導体パターンＧ３（図５において略右半分の部分）の中を流れるノイズ電流Ｉｄによってそれぞれ発生する磁界の和と、グランド側導体パターンＧ（図５において略右半分の部分）の中を流れるノイズ電流Ｉｆによって発生する磁界とは互いに打ち消し合う。この結果、２端子コンデンサ１Ａ，１Ｂと回路基板３０のトータルの等価直列インダクタンスを小さくすることができる。
【００２１】
［第２実施形態、図６〜図１１］
図６は、ノイズ電流除去のために使用される３端子コンデンサの実装構造の一実施形態を示す模式平面図であり、図７はその模式断面図である。回路基板３０の表面には、積層型３端子コンデンサ１１がはんだ５０等で実装されている。
【００２２】
３端子コンデンサ１１は、誘電体からなる直方体状のセラミック素体（チップ素体）１２の両端面にそれぞれ第１外部端子１３および第２外部端子１４を設けるとともに、セラミック素体１２の内部に内部電極１７と貫通電極１６を設けている。各内部電極１７は、セラミック素体１２の両側面にそれぞれ設けた第３外部端子１５ａ，１５ｂに電気的に接続され、貫通電極１６は第１外部端子１３と第２外部端子１４を電気的に接続している。
【００２３】
回路基板３０の表面には、３端子コンデンサ１１の第１外部端子１３および第２外部端子１４がそれぞれ電気的に接続されるホット側接続ランド（ホット側導体パターン）４０，４１と、第３外部端子１５ａ，１５ｂがそれぞれ電気的に接続されるグランド側接続ランド（グランド側導体パターン）Ｇ４，Ｇ５とが形成されている。
【００２４】
回路基板３０の内部には、ホット側導体パターン（図示せず）とグランド側導体パターンＧが、通常、異なる層に積層されている。回路基板３０内のホット側導体パターンやグランド側導体パターンＧは、導体幅の比較的狭い線路状のものであってもよいし、広面積のプレーン状のものであってもよい。グランド側導体パターンＧは、回路基板３０に設けたスルーホール３４ａ，３４ｂを介してグランド側接続ランドＧ４，Ｇ５に電気的に接続している。ホット側導体パターンは、回路基板３０に設けたスルーホール３４ｃ，３４ｄを介してホット側接続ランド４０，４１に電気的に接続している。
【００２５】
スルーホール３４ａ，３４ｂは、共通スルーホール３５の位置を基準にして略左右対称の位置に配置されていることが好ましい。また、３端子コンデンサ１１の第３外部端子１５ａ，１５ｂはそれぞれ、スルーホール３４ａ，３４ｂから略等距離の位置にあることが好ましい。
【００２６】
信号電流（直流電流）は３端子コンデンサ１１の貫通電極１６を流れる。一方、貫通電極１６に侵入したノイズ電流（高周波電流）は、内部電極１７を通ってグランドに流れる。つまり、ノイズ電流の略半分は、３端子コンデンサ１１の内部電極１７（図７において略左半分の部分）−第３外部端子１５ａ−グランド側接続ランドＧ４−スルーホール３４ａ−グランド側導体パターンＧ（図７において略左半分の部分）−共通スルーホール３５と流れ、残りは３端子コンデンサ１１の内部電極１７（図７において略右半分の部分）−第３外部端子１５ｂ−グランド側接続ランドＧ５−スルーホール３４ｂ−グランド側導体パターンＧ（図７において略右半分の部分）−共通スルーホール３５と流れる。
【００２７】
図８は３端子コンデンサ１１の実装構造の電気等価回路図である。図８において、Ｌ１，Ｌ２は、３端子コンデンサ１１の中を左右に向かって流れるノイズ電流Ｉａ，Ｉｂによってそれぞれ発生する磁界に基づく等価直列インダクタンスである。Ｌ３，Ｌ４は、グランド側接続ランドＧ４，Ｇ５の中を流れるノイズ電流Ｉｃ，Ｉｄによってそれぞれ発生する磁界に基づく等価直列インダクタンスである。Ｌ５ａは、グランド側導体パターンＧ（略左半分の部分）のグランド側接続ランドＧ４と対向する部分（３端子コンデンサ１１の下方よりも左外側の部分）の中を流れるノイズ電流Ｉｅ１によって発生する磁界に基づく等価直列インダクタンスである。Ｌ５ｂは、グランド側導体パターンＧ（略左半分の部分）のグランド側接続ランドＧ４と対向しない部分（３端子コンデンサ１１の下方の左側部分）の中を流れるノイズ電流Ｉｅ２によって発生する磁界に基づく等価直列インダクタンスである。Ｌ６ａは、グランド側導体パターンＧ（略右半分の部分）のグランド側接続ランドＧ５と対向する部分（３端子コンデンサ１１の下方よりも右外側の部分）の中を流れるノイズ電流Ｉｆ１によって発生する磁界に基づく等価直列インダクタンスである。Ｌ６ｂは、グランド側導体パターンＧ（略右半分の部分）のグランド側接続ランドＧ５と対向しない部分（３端子コンデンサ１１の下方の右側部分）の中を流れるノイズ電流Ｉｆ２によって発生する磁界に基づく等価直列インダクタンスである。
【００２８】
ここで、図７において、３端子コンデンサ１１の中を左に向かって流れるノイズ電流Ｉａと、右に向かって流れるノイズ電流Ｉｂとによってそれぞれ発生する磁界の一部（言い換えると、等価直列インダクタンスＬ１の一部とＬ２の一部）が、互いに打ち消し合う（この点は、従来の３端子コンデンサと同様）。また、グランド側接続ランドＧ４の中を流れるノイズ電流Ｉｃと、グランド側導体パターンＧのグランド側接続ランドＧ４と対向する部分の中を流れるノイズ電流Ｉｅ１とによってそれぞれ発生する磁界（言い換えると、等価直列インダクタンスＬ３とＬ５ａ）が、互いに打ち消し合う。また、前記ノイズ電流Ｉａの残りと、グランド側導体パターンＧのグランド側接続ランドＧ４と対向しない部分の中を流れるノイズ電流Ｉｅ２とによってそれぞれ発生する磁界（言い換えると、等価直列インダクタンスＬ１の残りとＬ５ｂ）が、互いに打ち消し合う。
【００２９】
同様に、グランド側接続ランドＧ５の中を流れるノイズ電流Ｉｄと、グランド側導体パターンＧのグランド側接続ランドＧ５と対向する部分の中を流れるノイズ電流Ｉｆ１とによってそれぞれ発生する磁界（言い換えると、等価直列インダクタンスＬ４とＬ６ａ）が、互いに打ち消し合う。また、前記ノイズ電流Ｉｂの残りと、グランド側導体パターンＧのグランド側接続ランドＧ５と対向しない部分の中を流れるノイズ電流Ｉｆ２とによってそれぞれ発生する磁界（言い換えると、等価直列インダクタンスＬ２の残りとＬ６ｂ）が、互いに打ち消し合う。さらに、前記ノイズ電流Ｉｅ２の残りと前記ノイズ電流Ｉｆ２の残りとによってそれぞれ発生する磁界（言い換えると、等価直列インダクタンスＬ５ｂの残りとＬ６ｂの残り）が、互いに打ち消し合う。
【００３０】
この結果、３端子コンデンサ１１と回路基板３０のトータルの等価直列インダクタンスを従来の略１／２以下に小さくすることができる。
【００３１】
図９には、本第２実施形態の３端子コンデンサ１１の挿入損失特性（実線Ａ４参照）が記載されている。比較のために、従来の実装構造の３端子コンデンサの挿入損失特性（点線Ａ５参照）も併せて記載している。
【００３２】
また、３端子コンデンサは、図１０に示すように同一層に対向して内部電極１７ａ，１７ｂを設けたものや、図１１に示すように交互に内部電極１７ａ，１７ｂを設けたものであってもよい。これらの３端子コンデンサ１１Ａ，１１Ｂも、前記３端子コンデンサ１１と同様の作用効果を奏する。
【００３３】
さらに、図１１に示すように、グランドに接続される第３外部端子を、コンデンサの中央の胴部を巻くように形成された周回形状の第３外部端子１５とし、第３外部端子１５の下面中央部に位置する共通スルーホール３５にグランド側接続ランド５１を介して電気的に接続させた実装構造であってもよい。
【００３４】
これにより、３端子コンデンサ１１Ｂの中を左に向かって流れるノイズ電流Ｉａと、右に向かって流れるノイズ電流Ｉｂとによってそれぞれ発生する磁界の一部が互いに打ち消し合う（この点は、従来の３端子コンデンサと同様）。また、前記ノイズ電流Ｉａの残りと、グランド側接続ランド５１の略左半分の部分の中を流れるノイズ電流Ｉｈとによってそれぞれ発生する磁界が、互いに打ち消し合う。同様に、前記ノイズ電流Ｉｂの残りと、グランド側接続ランド５１の略右半分の部分の中を流れるノイズ電流Ｉｉとによってそれぞれ発生する磁界が、互いに打ち消し合う。さらに、前記ノイズ電流Ｉｈの残りと前記ノイズ電流Ｉｉの残りとによってそれぞれ発生する磁界が、互いに打ち消し合う。この結果、３端子コンデンサ１１Ｂと回路基板３０のトータルの等価直列インダクタンスを小さくすることができる。
【００３５】
［他の実施形態］
なお、本発明に係るコンデンサの実装構造は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、グランド側導体パターンＧは必ずしも回路基板３０の内部に配置する必要はなく、回路基板３０の裏面に設けてもよい。この場合も、回路基板３０の表面に設けたグランド側導体パターンＧ１〜Ｇ３やグランド側接続ランドＧ４，Ｇ５との電気的接続は、スルーホールを介して行われることになる。さらに、チップ素体は、積層セラミックコンデンサに限らず、樹脂材料や複合材料からなる積層コンデンサであってもよい。回路基板３０は、ガラスセラミック、樹脂、複合材料などからなるものであってもよい。
【００３６】
また、前記第１実施形態において、２端子コンデンサを３個以上実装する場合には、ノイズ電流の方向のベクトル和が０となるように配置するとよい。例えば、図１２に示すように、３個の２端子コンデンサ１Ａ〜１Ｃを実装する場合には、互いに１２０度の間隔で放射状に配置するとよい。図１２において、符号５５はホット側導体パターン、Ｇ６〜Ｇ８はそれぞれグランド側導体パターンである。
【００３７】
また、図１３は、回路基板３０の内部の異なる層に設けた広面積のホット側導体プレーン５７とグランド側導体プレーンＧに、スルーホール５８，５９を介して、ホット側接続ランド５６とグランド側接続ランドＧ９，Ｇ１０を電気的に接続したものである。スルーホール５９ａ，５９ｂは、ホット側導体プレーン５７に設けた大径の穴５７ａを挿通することにより、ホット側導体プレーン５７とショートするのを防止している。
【００３８】
また、図１４は、ノイズ電流除去のために使用される３端子コンデンサの実装構造の別の実施形態を示す模式断面図である。回路基板３０の表面には、積層型３端子コンデンサ１１がはんだ等で実装されている。３端子コンデンサ１１は、前記第２実施形態で説明したものと同様のものであり、その詳細な説明は省略する。回路基板３０の表面には、３端子コンデンサ１１の第１外部端子１３および第２外部端子１４がそれぞれ電気的に接続されるホット側接続ランド７１，７２と、第３外部端子１５ａ，１５ｂがそれぞれ電気的に接続されるグランド側接続ランドＧ１２（第３外部端子１５ｂが電気的に接続されるグランド側接続ランドは図示せず）とが形成されている。
【００３９】
回路基板３０の内部には、導体幅の比較的狭い線路状のホット側導体パターン７３，７４と広面積のプレーン状のグランド側導体パターンＧとが、通常、異なる層に積層されている。グランド側導体パターンＧは、回路基板３０に設けたスルーホール８５を介してグランド側接続ランドＧ１２に電気的に接続している。ホット側導体パターン７３，７４の他端に接続されたスルーホール８３，８４は、グランド側導体パターンＧに設けた大径の穴７７を挿通することにより、グランド側導体パターンＧとショートするのを防いでいる。
【００４０】
スルーホール８１，８３と８２，８４とは、スルーホール８５の位置を基準にして略左右対称の位置に配置されていることが好ましい。また、３端子コンデンサ１１の第１外部端子１３と第２外部端子１４はそれぞれ、スルーホール８１，８２から略等距離の位置にあることが好ましい。
【００４１】
第２外部端子１４を通って貫通電極１６に侵入するノイズ電流（高周波電流）は、回路基板３０のスルーホール８３−ホット側導体パターン７３−スルーホール８１−ホット側接続ランド７１−第２外部端子１４−貫通電極１６−内部電極１７−第３外部端子１５ａ，１５ｂ−スルーホール８５−グランド側導体パターンＧと流れる。一方、第１外部端子１３を通って貫通電極１６に侵入するノイズ電流（高周波電流）は、回路基板３０のスルーホール８４−ホット側導体パターン７４−スルーホール８２−ホット側接続ランド７２−第１外部端子１３−貫通電極１６−内部電極１７−第３外部端子１５ａ，１５ｂ−スルーホール８５−グランド側導体パターンＧと流れる。
【００４２】
ここで、図１４において、３端子コンデンサ１１の中を右に向かって流れるノイズ電流Ｉａと、左に向かって流れるノイズ電流Ｉｂとによってそれぞれ発生する磁界の一部が、互いに打ち消し合う（この点は、従来の３端子コンデンサと同様）。また、ホット側接続ランド７１の中を流れるノイズ電流Ｉｃと、ホット側導体パターン７３のホット側接続ランド７１と対向する部分の中を流れるノイズ電流Ｉｅ１とによってそれぞれ発生する磁界が、互いに打ち消し合う。また、前記ノイズ電流Ｉａの残りと、ホット側導体パターン７３のホット側接続ランド７１と対向しない部分の中を流れるノイズ電流Ｉｅ２とによってそれぞれ発生する磁界が、互いに打ち消し合う。
【００４３】
同様に、ホット側接続ランド７２の中を流れるノイズ電流Ｉｄと、ホット側導体パターン７４のホット側接続ランド７２と対向する部分の中を流れるノイズ電流Ｉｆ１とによってそれぞれ発生する磁界が、互いに打ち消し合う。また、前記ノイズ電流Ｉｂの残りと、ホット側導体パターン７４のホット側接続ランド７２と対向しない部分の中を流れるノイズ電流Ｉｆ２とによってそれぞれ発生する磁界が、互いに打ち消し合う。さらに、前記ノイズ電流Ｉｅ２の残りと前記ノイズ電流Ｉｆ２の残りとによってそれぞれ発生する磁界が、互いに打ち消し合う。
【００４４】
この結果、３端子コンデンサ１１と回路基板３０のトータルの等価直列インダクタンスを小さくすることができる。また、図１４のホット側導体パターンの構造と、前記第１〜第２実施形態のグランド側導体パターンの構造とを合わせ持つ３端子コンデンサであってもよい。
【００４５】
また、回路基板の内部に設けられる電気的接続手段は、スルーホール（孔の内周面に導電ペーストを付与したもの）の他に、ビアホール（孔の内部に導電ペーストを充填したもの）でもよい。
【００４６】
【発明の効果】
以上の説明で明らかなように、本発明によれば、コンデンサの中を流れるノイズ電流や回路基板のグランド側導体パターンを流れるノイズ電流が互いに逆向きになるように設定しているので、これらのノイズ電流によってそれぞれ発生する磁界は互いに打ち消し合う。この結果、実装スペースが小さくかつ低コストで、しかも、コンデンサや回路基板の等価直列インダクタンスが小さい実装構造を得ることができる。
【図面の簡単な説明】
【図１】  コンデンサの実装構造の第１実施形態を示す平面図。
【図２】  図１に示したコンデンサの実装構造の断面図。
【図３】  挿入損失特性を示すグラフ。
【図４】  第１実施形態の変形例を示す平面図。
【図５】  図４に示したコンデンサの実装構造の断面図。
【図６】  本発明に係るコンデンサの実装構造の第２実施形態を示す平面図。
【図７】  図６に示したコンデンサの実装構造の模式断面図。
【図８】  図６に示したコンデンサの実装構造の電気等価回路図。
【図９】  挿入損失特性を示すグラフ。
【図１０】  第２実施形態の変形例を示す模式断面図。
【図１１】  第２実施形態の別の変形例を示す模式断面図。
【図１２】  他の実施形態を示す平面図。
【図１３】  別の他の実施形態を示す模式断面図。
【図１４】  さらに別の他の実施形態を示す模式断面図。
【図１５】  従来のコンデンサの実装構造を示す平面図。
【符号の説明】
１１，１１Ａ，１１Ｂ…３端子コンデンサ
１２…セラミック素体
１３…第１外部端子
１４…第２外部端子
１５ａ，１５ｂ，１５…第３外部端子
１６…貫通電極
１７，１７ａ，１７ｂ…内部電極
３０…回路基板
３１，３８，３９…ホット側導体パターン
３４ａ，３４ｂ，５８，５９ａ，５９ｂ，８１〜８５…スルーホール
３５…共通スルーホール
４０，４１，７１，７２…ホット側接続ランド（ホット側導体パターン）
５１…グランド側接続ランド
５５，７３，７４…ホット側導体パターン
Ｇ６〜Ｇ８，Ｇ…グランド側導体パターン
Ｇ４，Ｇ５…グランド側接続ランド（グランド側導体パターン）
Ｇ９，Ｇ１０，Ｇ１２…グランド側接続ランド
Ｉａ，Ｉｂ，Ｉｃ，Ｉｄ，Ｉｅ１，Ｉｅ２，Ｉｆ１，Ｉｆ２，Ｉｈ，Ｉｉ…ノイズ電流
【図１】
0003948321.tif 000002
【図２】
0003948321.tif 000003
【図３】
0003948321.tif 000004
【図４】
0003948321.tif 000005
【図５】
0003948321.tif 000006
【図６】
0003948321.tif 000007
【図７】
0003948321.tif 000008
【図８】
0003948321.tif 000009
【図９】
0003948321.tif 000010
【図１０】
0003948321.tif 000011
【図１１】
0003948321.tif 000012
【図１２】
0003948321.tif 000013
【図１３】
0003948321.tif 000014
【図１４】
0003948321.tif 000015
【図１５】
0003948321.tif 000016