(57)【特許請求の範囲】
【請求項１】
直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ直列に接続された複数のＭＯＳＦＥＴと、
該複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の異なる２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路とを備え、
上記複数の異なる２次巻線のうち上記コアとの耐圧の小さい巻線ほど、フルブリッジインバータ装置を構成する１のアームの中で上記直流電圧の入力される入力端子側に配置されたＭＯＳＦＥＴに対応したドライブ回路に接続することを特徴とする高周波交流電源装置。
【請求項２】
直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴには並列に異なる分圧コンデンサが接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された分圧コンデンサは上記フルブリッジインバータ装置を構成するアームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記分圧コンデンサの容量値が大きいことを特徴とする高周波交流電源装置。
【請求項３】
直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴには並列に異なる分圧抵抗が接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された分圧抵抗は上記フルブリッジインバータ装置を構成するアームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記分圧抵抗の値が小さいことを特徴とする高周波交流電源装置。
【請求項４】
直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴにはそれぞれスナバコンデンサとスナバ抵抗を並列接続したものをダイオードに直列接続したスナバ回路が並列に接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された上記スナバ回路のスナバ抵抗は上記アームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記スナバ抵抗の値が小さいことを特徴とする高周波交流電源装置。
【請求項５】
それぞれスナバコンデンサには、ゼナダイオードのアノードをＭＯＳＦＥＴのゲートに、上記ゼナダイオードのカソードをＭＯＳＦＥＴのドレインに接続し、上記ＭＯＳＦＥＴのゲートとソースとの間に抵抗を接続した回路に抵抗を直列に接続したクランパ回路を並列に接続したことを特徴とする請求項４に記載の高周波交流電源装置。
【請求項６】
フルブリッジインバータ装置の交流電圧出力の休止期間に、上記フルブリッジインバータ装置を構成する４つのアームのうち並列に接続されるアームの組のうち高電圧側のアーム同士が導通する期間と低電圧側のアーム同士が導通する期間とが交互に一定周期で繰り返されるスナバ回路の充電モードを備えたことを特徴とする請求項４に記載の高周波交流電源装置。
【請求項７】
複数のＭＯＳＦＥＴに対応して設けられた複数のドライブ回路に対し、アーム毎に制御信号を送信する制御回路をさらに備え、上記信号はそれぞれのアームの導通時間の位相をずらしかつフルブリッジインバータ装置を構成する４つのアームのうち並列に接続されるアームの組のうちそれぞれ高電圧側のアームと低電圧側のアームとが周期的に入れ替わる制御信号であることを特徴とする請求項１〜４のいずれか１項に記載の高周波交流電源装置。
【請求項８】
フルブリッジインバータ装置からの交流出力によるレーザ発振用主放電の前または休止期間に、上記フルブリッジインバータ装置から出力される上記レーザ発振用の交流周波数よりも低い周波数の交流出力を上記フルブリッジインバータ装置より出力することを特徴とする請求項１〜４のいずれか１項に記載の高周波交流電源装置。  
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流放電を利用してレーザ発振を行い加工等に用いる、レーザ用電源装置に関するものである。
【０００２】
【従来の技術】
図２６は従来のレーザ装置の構成を示す図であり、図において、１は放電を形成する電極、２は電極表面に形成された誘電体、３は高周波電源、４はレーザ発振を起こすための部分反射ミラー、５はレーザ発振を起こすための全反射ミラー、６はレーザ光である。図２７は誘電体２と放電部との等価回路を示す図であり、図において、７は誘電体コンデンサ、８は放電抵抗である。図２８は高周波電源３の詳細を示す図であり、図において、９は高速半導体スイッチ、１０は直流電源、１１は高周波トランス、１２は出力リアクトルである。
【０００３】
次に動作について説明する。図２８において、９−１〜４の高速半導体スイッチはフルブリッジインバータを構成しており、たとえば図２９に示されるような制御信号によって駆動されており、インバータの出力Ｖｏｕｔには矩形の高周波電圧が発生する。Ｖｏｕｔは高周波トランス１１によって昇圧され出力リアクトル１２を通して負荷に供給される。出力リアクトル１２と誘電体コンデンサ７によって、出力電流の高周波成分はなくなり、ほぼ正弦波の電流が負荷に流れ、放電を形成する。放電が形成されると放電空間に封入されているガスが励起され、外部に設けられたミラーによってレーザ発振を得る。レーザ発振で得られた光６は加工などに用いられる。なお、ここで出力リアクトル１２は高周波トランス１１の漏れインダクタンスを利用する場合が多い。
【０００４】
加工対象によるものの、微細な精度を要求される場合には、図３０に示すようにエネルギー強度が高くて短いパルス幅のレーザ光６を求められることが多い。エネルギー強度の高いレーザ光６を得るためには、放電空間に大きな電流を流す必要が生ずる。
【０００５】
【発明が解決しようとする課題】
放電負荷のインピーダンスは容量性であるため放電空間に大きな電流を流す場合、図３１に示すように周波数が高いほど誘電体コンデンサ７に印加される電圧は小さくなる。図３１（ａ），（ｂ）に示すように、同じ電流Ｉｄを流すために必要な電圧Ｖｃは、同図（ｂ），（ｄ）に示すように周波数が高いほど小さい。今、誘電体２の厚みが一定の場合には、誘電体２に印加される電圧が耐圧以下となるよう設計されるから、大きな電流を流そうとすれば、周波数を上げざるを得ない。一方、周波数を増加すると負荷に流れる電流は放電抵抗８よりむしろ出力リアクトル１２の大きさによって制限を受ける。出力リアクトル１２が大きい場合、電流が十分たちあがらないうちにたち下がるから結果的に大きな電流を流せない。先にも述べたように出力リアクトル１２は高周波トランス１１の漏れインダクタンスで形成することが多いため、トランスの構造上漏れインダクタンスをゼロにすることはできないから必然的に、出力リアクトル１２の最小値も決まり、その結果流しうる電流の大きさも制限される。トランスの漏れインダクタンスは巻き数比の２乗に比例するため、２次側が高圧の場合には、出力リアクトル１２の大きさも大きくなる。その結果、周波数にも上限が発生し、ひいては誘電体コンデンサ７の耐圧の面から、レーザ光６のエネルギー強度にも上限が生ずる。そのため、高周波トランス１１を用いた従来のレーザ用電源装置では、レーザ光のエネルギー強度を高くすることができず、微細加工に不向きとなる。
【０００６】
本発明は上記のような課題を解消するためになされたもので、レーザ光のエネルギー強度を高くするため、最大出力を決める電源リアクトルを小さくし、微細加工に適したレーザ用電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の第１の構成である高周波交流電源装置は、直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ直列に接続された複数のＭＯＳＦＥＴと、
該複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の異なる２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路とを備え、
上記複数の異なる２次巻線のうち上記コアとの耐圧の小さい巻線ほど、フルブリッジインバータ装置を構成する１のアームの中で上記直流電圧の入力される入力端子側に配置されたＭＯＳＦＥＴに対応したドライブ回路に接続したものである。
【０００８】
また、本発明の第２の構成である高周波交流電源装置は、直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴには並列に異なる分圧コンデンサが接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された分圧コンデンサは上記フルブリッジインバータ装置を構成するアームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記分圧コンデンサの容量値を大きくしたものである。
【０００９】
また、本発明の第３の構成である高周波交流電源装置は、直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴには並列に異なる分圧抵抗が接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された分圧抵抗は上記フルブリッジインバータ装置を構成するアームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記分圧抵抗の値が小さいものである。
【００１０】
また、本発明の第４の構成である高周波交流電源装置は、直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴにはそれぞれスナバコンデンサとスナバ抵抗を並列接続したものをダイオードに直列接続したスナバ回路が並列に接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された上記スナバ回路のスナバ抵抗は上記アームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記スナバ抵抗の値が小さいものである。
【００１１】
また、本発明の第５の構成である高周波交流電源装置は、第４の構成において、それぞれスナバコンデンサには、ゼナダイオードのアノードをＭＯＳＦＥＴのゲートに、上記ゼナダイオードのカソードをＭＯＳＦＥＴのドレインに接続し、上記ＭＯＳＦＥＴのゲートとソースとの間に抵抗を接続した回路に抵抗を直列に接続したクランパ回路を並列に接続したものである。
【００１２】
また、本発明の第６の構成である高周波交流電源装置は、第４の構成において、フルブリッジインバータ装置の交流電圧出力の休止期間に、上記フルブリッジインバータ装置を構成する４つのアームのうち並列に接続されるアームの組のうち高電圧側のアーム同士が導通する期間と低電圧側のアーム同士が導通する期間とが交互に一定周期で繰り返されるスナバ回路の充電モードを備えたものである。
【００１３】
また、本発明の第７の構成である高周波交流電源装置は、第１〜４の構成において、複数のＭＯＳＦＥＴに対応して設けられた複数のドライブ回路に対し、アーム毎に制御信号を送信する制御回路をさらに備え、上記信号はそれぞれのアームの導通時間の位相をずらしかつフルブリッジインバータ装置を構成する４つのアームのうち並列に接続されるアームの組のうちそれぞれ高電圧側のアームと低電圧側のアームとが周期的に入れ替わる制御信号である。
【００１４】
また、本発明の第８の構成である高周波交流電源装置は、第１〜４の構成において、間に、上記フルブリッジインバータ装置から出力される上記レーザ発振用の交流周波数よりも低い周波数の交流出力を上記フルブリッジインバータ装置より出力するものである。ことを特徴とする請求項１〜４のいずれか１項に記載の高周波交流電源装置。
【００２７】
【発明の実施の形態】
実施の形態１．
図１、図２によって第１の実施の形態について説明する。図１は本発明の基本的な構成を示す図であり、図において、１３は高電圧スイッチ、１４は高電圧スイッチ１３を駆動するゲート回路、１５はゲート回路１４に電源を供給するゲート用電源、１６は高圧電源、１７は制御回路、１８はゲート回路１４にオンオフ信号を供給する光発振器、２０は信号伝送用光ファイバ、１９は電流センサーである。レーザ制御回路１７から出力されるオンオフ信号を光発振器１８で光に変換し光ファイバ２０を用いてゲート回路１４に伝送する。ゲート回路１４にはあらかじめゲート用電源１５から電源が供給されている。ゲート回路１４は高電圧スイッチ１３にゲート信号を供給する。高圧電源１６は２つに分けられ中点を接地されている。本構成では、高電圧スイッチ１３が直接高電圧をスイッチングするため、昇圧トランスは不要となる。そのため、高電圧スイッチ１３で構成されるフルブリッジインバータの出力端から負荷までのインダクタンスは、ほぼ挿入する出力リアクトル１２によって決まる。出力リアクトル１２は十分に小さく選定できるから、インバータの周波数を高くすることができ、放電電力を大きくすることができ、結果的にレーザ出力強度も大きくできる。
【００２８】
図３はゲート用電源１５、高電圧スイッチ１３、ゲート回路１４、高電圧スイッチ１３部分の詳細を示しており、図では２アーム分（たとえばＳ１、Ｓ４）を示している。図において、２１は商用電源、２２はトランスの一次巻線、２４はトランスの２次巻線、２３はトランスの鉄心、２５は分圧用コンデンサ、２６はドライブ回路、２７は高電圧スイッチ１３の各ステージの高速半導体スイッチ、２８は２次巻線２４とトランスの鉄心との浮遊容量ＣｐｘおよびＣｐｘｏ、２９は２次巻線間の浮遊容量である。商用電源２１によって一次巻線２２に電圧が印加されると、トランスの２次巻線にはそれぞれ電圧が発生する。トランスの２次巻線に発生した電圧はドライブ回路２６に供給され、各ドライブ回路には光ファイバ２０を通してオンオフ信号が伝送されており、ドライブ回路２６から高速半導体スイッチ２７を駆動する電圧が発生する。高速半導体スイッチはそれぞれ直列に接続されているため、一つの耐圧が小さくても全体としては、高電圧仕様を満足し得る。このように、高速半導体を直列に接続することにより、先に述べたように高周波トランス１１が不要となり、高電圧スイッチ１３で構成されるフルブリッジインバータの出力端から負荷までのインダクタンスは、ほぼ挿入する出力リアクトル１２のみによって決まる。出力リアクトル１２は十分に小さく選定できるから、インバータの周波数を高くすることができ、放電電力を大きくすることができ、結果的にレーザ出力強度も大きくできる。
【００２９】
図４は高電圧スイッチ１３に用いられている高速半導体スイッチ２７の１ステージ分を示したものであり、図において、３０はＭＯＳＦＥＴ、３３はスナバダイオード、３４はスナバコンデンサ、３５はスナバ抵抗、３６はゼナダイオード、３７はクランパゲート抵抗、３８はクランパ抵抗、３９はクランパＦＥＴである。ここで、ＭＯＳＦＥＴ３０は１個だけを示しているが、並列に接続されていても構わない。図からわかるように、高速半導体スイッチ２７が直列に接続されることにより、ＭＯＳＦＥＴ３０が直列に接続され、またドライブ回路２６はそれぞれのＭＯＳＦＥＴ３０をドライブするから、高速半導体スイッチ２７のうち１〜６ステージまでを同時に動作させ、また７〜１２ステージまでを同時に動作させるようにすれば、高圧のインバータ動作を実現できる。
【００３０】
実施の形態２．
第２の実施の形態を説明する。図３に示されているように、各ドライブ回路２６には各々独立の２次巻線２４から交流電圧が供給され、ドライブ回路２６の内部で直流化されて、光ファイバ２０からの信号処理用の電源として用いられる。図５はゲート用電源１５のトランスの詳細構造を示す図である。図において、４０は鉄心、４１は巻線間の絶縁を保つための絶縁物である。１次巻線２２を共通として、２次巻線２４は順番に重ねて巻かれており、１次巻線２２との耐圧を考えると例えば７Ｗと６Ｗが最も大きくなる。また、１２Ｗと１Ｗが最も小さくなる。さらに、１Ｗと１２Ｗは１次巻線２２や鉄心４０との間に大きな浮遊容量をもちやすい。そのため、１Ｗや１２Ｗと一次巻線２２や鉄心４０との間の電圧が変化すると、上記浮遊容量を充電するための過大な電流が流れ、それによる発熱などが増加してしまう。一般に鉄心４０はアース電位に接地されているから、やはり一次巻線２２の電位もおおよそアース電位付近に固定される。図３に示されるように１Ｗと１２Ｗとは、インバータを構成するアームのうち、下側のアームでは最低圧側に、上側のアームでは最高圧側に接続されている。図２に示されているように、高圧電源１６の中間電位をアース電位に接地しているので、結局１Ｗと１２Ｗの一次巻線２２および鉄心４０に対する電位の変化は、高圧電源１６の負極端子と正極端子の電位の変化に対応する。すなわち、このような２次巻線の配置構成にすることにより、１Ｗと１２Ｗの一次巻線２２および鉄心４０に対する電位の変化は最小となり、上記の充電電流も小さくなり、トランスとしての負担も最も小さくなる。その結果、装置の信頼性が大幅に向上する。
【００３１】
図３に示されているように、ステージ２〜１１までにはそれぞれＣ２〜Ｃ１１のコンデンサが接続されている。これは、各ステージ両端に印加される電圧の分担を均等化するためのものである。図６はＣ２〜Ｃ１１が接続されていない場合の分担電圧を求めるための図である。高圧電源１６に±３ｋＶ印加し、各ステージの出力容量を４００ｐＦ、２次巻線間の浮遊容量２９を１００ｐＦ、トランスの鉄心と２次巻線との浮遊容量Ｃｐｘ２８を１０ｐＦとすると各部分の容量値は図６の通りであり、ステージ１２とステージ６の等価並列容量は２次巻線間の浮遊容量２９分だけ他より小さくなる。すなわち、ステージ６とステージ１２のドレイン側には、２次巻線が接続されないため、上記ステージ間には２次巻線間同士の浮遊容量１００ＰＦは接続されない。なお、ステージ１と１２と鉄心との間の浮遊容量Ｃｐｘｏはアース電位に近い１次巻線２２に隣接してＷ１２とＷ１が巻かれているため、他の浮遊容量Ｃｐｘより大きく、ほぼ巻線間容量２９に近い値となる。そのため、図６で対ア−ス間容量が１００ｐＦとなっている。図６（ａ）では、ステージ７〜１２がオン、ステージ１〜６がオフの状態から、ステージ７〜１２がオフ、ステージ１〜６がオンの状態に変化する場合の、各接続点の電位が図のようになった場合の、各部分の移動電荷を求めたものである（実際は各接続点の電位は分圧状態によって異なるので少し電荷も異なってくる）。図６（ｂ）では、ステージ７〜１２がオフ、ステージ１〜６がオンの状態から、ステージ７〜１２がオン、ステージ１〜６がオフの状態に変化する場合の、各接続点の電位が図のようになった場合の、各部分の移動電荷を求めたものである。各部分の移動電荷を各ステージの等価並列容量で除したものが分担電圧を等価的に表し、それを示したものが図７である。図から、いずれのアームにおいても出力端子に近いステージ  （例えば、ステージ６やステージ７）が最も分担電圧が高くなっている。すなわち、これを改善するには、各ステージに図中に示すような相対値をもつ並列容量が必要である。つまり、ステージ１は最も必要ステージ容量が小さいため、追加容量を接続しなくてもよい。またステージ１２も同様である。つまり、Ｃ２〜Ｃ１１は図７の関係を得るために追加される並列容量を示している。結局、出力端子側に近いステージほど多くの容量をつければよいことになる。このように出力端子側に近いステージにより多くの容量を接続することにより、電圧の均等分担化が実現でき、装置の信頼性が大幅に増加する。
【００３２】
図８は、各ステージの両端に接続されていた分圧用コンデンサＣｓ２〜１１を分圧抵抗２５０に置き換えたものである。図７で示したように出力端子に近いほど分担電圧が高くなることから、出力端に近いステージほど抵抗２５０の値を小さくするように設定することにより、分圧の均等化を実現できる。つまり、Ｒ６＜Ｒ５＜Ｒ４＜Ｒ３＜Ｒ２＜Ｒ１、および、Ｒ７＜Ｒ８＜Ｒ９＜Ｒ１０＜Ｒ１１＜Ｒ１２と設定する。このように、出力端子に近いステージほど分圧抵抗２５０の値を小さくすることにより分圧が均等化され装置の信頼性が大幅に上昇する。
【００３３】
実施の形態３．
第３の実施の形態を説明する。図４を詳細に説明する。スナバダイオード３３とスナバコンデンサ３４とスナバ抵抗３５とは各ステージのターンオンやターンオフ時の同期ずれ不良によって発生する過電圧を吸収するものである。図９に効果が示されている。詳細には、文献電気学会論文誌Ｄ−１１３巻１号を参照のこと。まず、スナバコンデンサ３４とスナバ抵抗３５との積は、パルス周波数に対して十分に大きく選定しているから、スナバコンデンサ３４の電圧はおおよそ直流電圧が印加されている。（ａ）はスナバ回路がない場合であり、例えばステージＱｎのみがターンオンが遅れたとするとＱｎの電圧Ｖｑｎには過電圧が発生する。（ｂ）はスナバ回路がある場合であり、Ｑｎが遅れても、スナバコンデンサ３４が電圧を吸収するため、電圧上昇ΔＶはわずかとなる。電圧上昇はスナバコンデンサ３４の容量値を大きく選んでおくことにより小さくできる。上昇したスナバコンデンサ３４の電圧ΔＶは、出力パルスの休止期間でスナバ抵抗３５を通して放電し、やがて元に戻る。この構成では、スナバコンデンサ３４の放電はスナバ抵抗３５でしか行われないため、スナバコンデンサ３４の容量値を大きくしても、損失が増加することはない。このような構成の場合、スナバ抵抗３５は先の上昇電圧を放電する役目の他に、電圧均等化の役目も果たす。先のΔＶがない場合でも、スナバ抵抗３５には常に分担電圧が印加されているから、スナバ抵抗３５が小さければ、そのステージの分担電圧は小さくなろうとする。図８で示したように、出力端子に近いほど分担電圧が大きくなるから、スナバ抵抗３５の値を出力端子に近いステージほど小さく設定しておくことで、電圧の均等分担化が図れる。例えば、ステージ１〜１２のスナバ抵抗３５をＲｐ１〜Ｒｐ１２とすれば、Ｒｐ６＜Ｒｐ５＜Ｒｐ４＜Ｒｐ３＜Ｒｐ２＜Ｒｐ１、および、Ｒｐ７＜Ｒｐ８＜Ｒｐ９＜Ｒｐ１０＜Ｒｐ１１＜Ｒｐ１２と設定する。上記のように、出力端に近いステージほどスナバ抵抗３５の大きさを小さく設定しておくことで、各ステージの電圧分担が均等化され、装置の信頼性が大幅に向上する。
【００３４】
実施の形態４．
第４の実施の形態を説明する。図１に示したように、高圧電源１６を２つに分離し中点を接地しているから、回路各部アースとの最大電圧は高圧電源１６の起電力の半分に抑えられる。それによって、装置の耐圧設計が容易となり、小型化が図れる。また、出力リアクトル１２は放電負荷に対して２つに分離され、同じインダクタンス値を有するよう設定されている。この結果、放電負荷の両端の電位は、アースに対して、同じ絶対電圧を有するようになるから、装置の耐圧設計が容易となり、小形化が図れる。
【００３５】
実施の形態５．
第５の実施の形態を説明する。図４において、ゼナダイオード３６、クランパゲート抵抗３７、クランパ抵抗３８、クランパＦＥＴ３９は、スナバコンデンサ３４の電圧の最大値を抑えるように働くクランプ回路である。すなわち、先に述べたようにスナバコンデンサ３４には同期ずれ不良が生じた場合の過電圧を吸収する電流が流れ込み、スナバコンデンサ３４の電圧が上昇する。この電圧上昇分はスナバ抵抗３５で放電するから、当然ながらスナバコンデンサ３４が小さければ放電能力も高いため、スナバコンデンサ３４の電圧上昇が大きくても、すぐにもとに戻り、復帰できる。つまり、スナバコンデンサ３４の放電能力が高ければスナバコンデンサ３４の電圧上昇が何回も数多く発生しても、また、ひどい同期ずれが発生してもスナバコンデンサ３４の電圧が定常的には上昇せず、ＭＯＳＦＥＴ３０の電圧破壊が防止される。このような機能をもたらすのがクランプ回路である。図１０は、スナバ抵抗３５に流れる電流ｉｓｚ、クランパ抵抗３８に流れる電流ｉｚ１、スナバコンデンサ３４から放電する電流ｉｘをスナバコンデンサ３４の電圧に対して示したものである。ここで先に述べたように、スナバコンデンサ３４の電圧はほぼ直流である。電圧が増加し、ゼナダイオード３６の降伏電圧と一致すると、クランパＦＥＴ３９のゲートに電圧が印加されるから、クランパ抵抗３８とクランパＦＥＴ３９の直列回路に電流が急激に流れ始め（クランパＦＥＴ３９が電圧増幅器の役目を果たす）るため、スナバコンデンサ３４からの放電電流が増加する。例えば、Ｖｚの値を本来各ステージに均等に分圧されるべき電圧（Ｅａ／直列数）より少し小さく選定しておくと、Ｅａ／直列数の少し手前でスナバコンデンサ３４に放電電流が急激にながれ始め、Ｅａ／直列数辺りでは、大きな放電電流が得られる。つまり、Ｅａ／直列数において、スナバコンデンサ３４の放電能力が大きくなるため、同期ずれが繰り返し生じても、またひどい同期ずれが発生しても、スナバコンデンサ３４の電圧が定常的に上昇しなくなり、ＭＯＳＦＥＴ３０の破壊が防止できる。たとえ、相当ひどい同期ずれが発生した場合を考えると、スナバコンデンサ３４の電圧が定常的に上昇しようとするが、上昇すればするほどスナバコンデンサ３４の電流が増加するため、結果的にはそれほど上昇しないですむ。この上昇の特性はクランパ抵抗３８に依存することは明らかである。もし、クランパ抵抗３８をゼロとし、ゼナダイオード３６の降伏電圧をＥａ／直列数に合せれば、確実にスナバコンデンサ３４の放電能力が高くなるが、クランパＦＥＴ３９にＥａ／直列数だけの電圧が印加されることになる。このように、クランパＦＥＴ３９にクランパ抵抗３８を直列に接続することにより、クランパＦＥＴ３９の耐圧を小さく設定できるにも係わらず、スナバコンデンサ３４の放電能力をＥａ／直列数以上で高めることができるから、装置の信頼性が増加すると共に、低コストが実現できる。
【００３６】
図４に示された回路は上記のように、各ステージの同期ずれによる過電圧を吸収し、高速半導体３０を電圧破壊から防止するものである。スナバコンデンサ３４には、通常動作中は各ステ−ジへの分担電圧が充電されている。すなわち、電源Ｅａの電圧値Ｅａを各アームの直列数で除した付近の値（以下、Ｅａ／ｎ，ｎは直列数）に充電されている。つまり、インバータが比較的速い繰り返しで、出力を出している場合には、その繰り返し周期Ｔｐより（図１１参照）十分に長い時定数にスナバコンデンサ３４とスナバ抵抗３５の値が選定されているから、スナバコンデンサ３４の電圧は、Ｅａ／ｎになっている。しかし、Ｔｐが上記時定数より長くなると、スナバコンデンサ３４の電圧がＥａ／ｎを下回ってくる。そうすると、次にインバータ動作を始めるとき、例えば、上側のアームが導通すると、下側のアームのスナバコンデンサ３４の低下した電圧を充電するための過大な電流が流れることになる。Ｔｐの周期が非常にながくなった場合や、Ｔｐが無限大（パルスを単発的に出力する場合）には、スナバコンデンサ３４の電圧はほとんどゼロであるから、この充電電流はほとんどアーム短絡と同じ程度の電流値に匹敵することになる。これによって高速半導体３０が破壊することになる。これを防止するための動作を図１１に示している。インバータ動作の休止期間であるＴｐｏｆｆにも、Ｇ１とＧ３が同時にオンする期間とＧ２とＧ４とが同時にオンする期間とを交互に繰り返すようになる。これにより、出力は発生することはない。一方、Ｇ１とＧ３がオンすることにより、Ｇ２とＧ４との各ステージに設けられているスナバコンデンサ３４の充電がなされ（Ｇ１とＧ３のスナバコンデンサも同様）、つまり、スナバコンデンサ３４の充電周期を、スナバ回路の放電時定数より十分に短く選定することができる。この様に、インバータ動作の休止期間中にスナバ回路の充電モードを設けることにより、スナバコンデンサ３４の両端の電圧は、Ｔｐの周期の大小によらず、常にＥａ／ｎ付近に設定しておくことができるから、過大な充電電流を流すこともなく、高速半導体３０を破壊に至らしめることもない。これにより大幅に信頼性が向上する。
【００３７】
実施の形態６．
第６の実施の形態を説明する。図１２は各アームに流れる電流の詳細を示す図であり、各アームは１つのパワーＭＯＳＦＥＴＧ１〜Ｇ２で示されている。Ｄ１〜Ｄ２は環流ダイオード、Ｃ１〜Ｃ４は、パワーＭＯＳＦＥＴの出力容量や分圧を均等化するために接続される接続される分圧用コンデンサ２５やゲート電源用トランス２４の巻き線間容量２９などの等価並列容量１１０を表している。図において、各スイッチのオン・オフタイミングｔ１〜ｔ４に注目すると、ｔ１では、スイッチＧ２が導通する時刻であり、それ以前には、Ｇ１とＤ３とがオンしているから、Ｇ２のオンと同時に、Ｇ２にはＣ３を充電するための電流とＣ２を放電するための電流とが流れる。そのとき、Ｇ２にて損失が発生する。このときの損失は、負荷電流のスイッチング損失とＣ２およびＣ３の充放電損失である。同様に時刻ｔ３では、Ｇ３にて同様の損失が発生する。次に、ｔ２では、Ｇ１がオフすると、Ｃ１は負荷電流ｉｏｕｔによって徐々に充電され、それと同時に、Ｃ４はｉｏｕｔに電荷を徐々に放電し、Ｃ１の充電とＣ４との放電とが互いの電荷変動を補償するように動作するから、このとき両者の損失はＧ１では発生しない。また、時刻ｔ４でも同様である。つまり、インバータ動作の１周期間において、Ｇ３とＧ２とは、Ｃ２およびＣ３の充放電損失を負担する必要があるため、Ｇ１およびＧ４よりも損失が大きくなってしまう。これにより、冷却構造の設計が複雑になってしまう。これを防止するための制御回路を図１３、動作チャートを図１４に示している。図１３において、５１は高周波パルス発生回路、５２は位相制御回路、５３はＤ−フリップフロップ、５４は切替器、５５はアンド回路である。高周波パルス発生回路５１から出力された信号Ｋｐは、外部から入力される値に従って、位相をずらすよう構成された位相制御回路５２によって、インバータ出力幅を決定するパルス信号Ｑ１〜Ｑ４を出力する。パルスクロック信号Ｖｅの立ち上がりでＤ−ＦＦ５３が反転し、切替器５４に入力されるため、パルスクロック信号毎に、例えばＰ１の信号はＱ１とＱ３とが切り換えられ、またＰ３の信号はＱ３とＱ１とが切り換えられる。同様にＰ２、Ｐ４の信号もＱ２、Ｑ４が交互に切り換えられる。そして、このＰ１〜Ｐ４の信号はパルスクロック信号Ｖｅとのアンド論理をとったあと、Ｓ１〜Ｓ４信号となる。例えば、図１４のチャートで動作を説明する。Ｖｅ毎に信号が切り換えられることによって、Ｔａ期間中には、図１２に示したｔ１では、Ｇ２が導通することになり、またｔ３ではＧ３が導通することになる。次に、Ｔｂ期間中には、ｔ１では、Ｇ１が導通し、ｔ３ではＧ４が導通することになる。すなわち、パルスクロック信号Ｖｅ毎に、Ｇ１〜Ｇ４に並列に等価接続されているコンデンサＣ１〜Ｃ４の充放電損失を負担するパワーＭＯＳＦＥＴが左右アームで切り換えられ、トータルでは損失が左右アーム共に同じになる。このように、４つの信号のうち高電圧側アーム同士および低電圧側アーム同士の信号を一定周期で入れ替えることにより、各アームの損失が均等化され、冷却系の設計が極めて容易となる。
【００３８】
実施の形態７．
本発明の第７の実施の形態を図１５を用いて説明する。本実施の形態の目的は、インバータの電源投入時にスナバコンデンサの急激な充電にともなう過大電流を避け、半導体スイッチング素子の破壊を防ぐものである。図１５（ａ）は、インバータの電源１０を投入した時に高周波スイッチング回路に与えられる電圧の上昇速度を制限する回路構成を示す。電源１０の出力電圧Ｅａを電源投入スイッチ５６で投入した時にスイッチング回路に与えられる電圧Ｅａ’の上昇速度を、電源１０の出力インピーダンスＲｏと平滑コンデンサ９５の容量Ｃｏによる遅延回路の時定数Ｔｅｏ（＝ＲｏＣｏ）で制限し、徐々に上昇させる。図１５（ｂ）は、インバータ動作のオン―オフシーケンスを制御するクロックＶｅの周期Ｔｐと、前記の遅延時定数Ｔｅｏの関係を示すものである。クロックパルスＶｅのオン期間中には、図１１に示すようにインバータの高圧側アームＧ１，Ｇ３がともに導通する期間と、低圧側アームＧｚ，Ｇ４がともに導通する期間があり、この期間にスナバコンデンサの充電が行なわれる。図１５（ｂ）に示すように電源の印加遅延時間ＴｅｏをクロックパルスＶｅの周期Ｔｐより長く設定することにより、スナバコンデンサの充電は複数回にわたって徐々に行なわれる。これにより、スナバコンデンサの急激な充電にともなう過大電流が避けられ、半導体スイッチング素子の破壊を防ぐことができる。
【００３９】
図１５（ｃ）は、図１１に示すようにインバータ動作の休止期間中にスナバコンデンサの充電モードを設けた場合の充電モードパルス周期Ｔｓとスイッチング回路に与えられるＥａ’の遅延時間Ｔｅｏの関係を示す。電圧Ｅａ’の遅延時間Ｔｅｏを充電パルス周期Ｔｓより長く設定することにより、スナバコンデンサの充電を複数にわたって徐々に行なうことができる。この方法によれば、インバータの電源電圧が正規の電圧に収束した後にインバータの動作を開始することができるので、電源投入直後の不完全なインバータ出力を避けることができる。
【００４０】
図１６は電源投入時のスイッチング回路への印加電圧Ｅａ’を遅延させる他の方法を示す。平滑用リアクトル９２、出力コンデンサ９５、還流用ダイオード９３からなる電圧平滑回路に電源９４の電圧を印加する制御用トランジスタ９１をインバータのオン―オフクロックパルスＶｅに同期した制御信号Ｖαで間歇制御する。電源投入時には、制御信号Ｖαのデューティー（オン期間の時間率）を徐々に増加することによって出力コンデンサ９５の電圧を期間Ｔｅｏわたって徐々に上昇させる。電圧の上昇期間ＴｅｏをクロックパルスＶｅの周期Ｔｅより長くすることによってスナバコンデンサの充電を複数回にわたって徐々に行なうことができる。また、電源投入時のインバータのスイッチング制御信号を、図１１に示すようなスナバコンデンサの充電モードとしておき、電圧上昇期間Ｔｅｏを充電モードのパルス周期Ｔｓより長くしてもよい。
【００４１】
前記のいずれの方法においても、電源１０の電圧Ｅａの上昇を遅延させた電圧Ｅａ’をインバータのスイッチング回路に与え、電圧上昇の遅延時間Ｔｅｏをインバータのオン―オフ制御信号の周期Ｔｐ、またはスナバコンデンサの充電モードのパルス周期Ｔｓより長く設定すればスナバコンデンサの充電が複数回にわたって徐々に行なわれる。これにより、スナバコンデンサの急激な充電にともなう過大電流が避けられ、半導体スイッチング素子の破壊を防ぐことができる。
【００４２】
実施の形態８．
第８の実施の形態を説明する。図１７，図１８はレーザ出力の安定性を高めるための波形出力図である。放電の周期Ｔｐが長くなると、放電空間のイオンや電子がほとんどなくなるため、高周波の放電の開始がしにくくなり、放電空間への投入電力量が変化し、その結果レーザ出力が変動するようになる。一般にこれを防止するために、予備的な放電を主放電の少し前に設けることが行われる。これを図１９に示している。従来のトランスを用いた構成では、予備放電のための周波数はトランスの磁束の関係から、やはり主放電の周波数と同じもしくは多くなければならなかった。放電を確実に発生させるためには、できるだけ長時間に渡って電圧を印加する必要がある。図１７は、主放電の前に設ける予備放電の周波数を低下させ、放電空間に印加される同一極性の電圧の時間を長くしたものである。これにより、放電が徐々に増大し、やがて、確実に成長したあと、主放電に移行するため、主放電の投入電力量はＴｓの長さによらず一定となり、安定したレーザ出力が得られる。図１８は、さらに休止期間中に一定の周期で、持続放電を挿入したものである。持続放電は放電を持続し、放電空間にイオンや電子を常に滞留させるため、主放電が確実に発生し、上記と同様にレーザ出力が安定化する。図１８では、持続放電の周波数は、放電を確実に発生できるように、周波数を低く設定している。このように、インバータは、不特定の幅を有する交流出力パルスの直前に周波数の異なる交流出力を発生し、また休止期間に周波数の異なる交流出力を発生するため主放電の発生が安定となり、レーザ出力の安定なレーザ装置が得られる。
【００４３】
実施の形態９．
第９の実施の形態を説明する。説明を図１に戻る。１９は電源電流検出器である。レーザ制御回路の詳細を示したものが、図２０である。電源電流を検出した信号は、積分器６１に入力され、その出力Ｖｉｏとレーザエネルギー設定電圧Ｖｒｅｆとが比較器６２に入力される。Ｖｉｏはおおよそ放電エネルギー量を示すから、所定のエネルギー量に達した時刻ｔｅにて、ＶｏｆｆにＨが発生し、あらかじめ、ＶｃｌによってＦ／Ｆ６３によって、Ｈが出力されていた信号ＶｅがＬに落とされる。すなわち、時刻ｔｅで、放電は停止し、レーザ出力も停止する。このように、電源電流の積分値が一定の値に達したら、放電を停止するように構成することにより、Ｖｒｅｆに比例したレーザエネルギーを放電に供給することができ、安定したレーザ出力を得ることができる。これにより、放電がたとえ不安定な場合でも、１パルス内の放電エネルギー量は一定となり、一定のレーザ出力を得ることができる。図２では、放電電流を検出してレーザ制御回路に入力している。放電電流は交流であるから、図２１に示すように、一旦整流器６５を介して、レーザ制御回路６４に入力する。このように、放電電流を直接検出することにより、インバータの損失を含まない、より正確な放電電力エネルギーを設定することが可能となる。
【００４４】
実施の形態１０．
第１０の実施の形態を説明する。図２２はインバータの損失を低減する構成を示す図である。図において、７０は回収用スイッチ、７１は１対の磁束結合を持ったリアクトルである。先に述べたように、インバータ動作のうち、時刻ｔ１とｔ３では、容量１１０の充放電損失が発生する。これを軽減するものが、図２２である。時刻ｔ１の少し前に、ＳＲ７０を導通すると、Ｇ１の容量１１０に蓄えられていた電荷は、１対のリアクトル７１を通って、Ｇ４の容量１１０に移行される。移行が終わると、ＳＲ７０はオフし、Ｇ１がオンする。これにより、これまで、Ｇ１を通って、充放電されていた、Ｇ１とＧ４の容量１１０の電荷が、互いに交換されるため、損失が発生しなくなる。同様にｔ３でも損失が発生しなくなる。この結果、インバータの損失が低減され、効率の高いレーザ電源を供給することができる。図では、Ｓ１とＳ４とにＳＲ７０およびリアクトル７１を設けているが、ｔ１とｔ３での損失がＧ３とＧ４とで発生するような駆動の場合には、Ｇ３とＧ２とにＳＲ７０とリアクトル７１を設ければ、同様の効果をもたらす。
【００４５】
図２３はインバータの損失を低減する構成の他の例を示す図である。図２２では、アームに１つのスイッチＳＲ７０によって、電荷を移行させていたが、スイッチの耐圧が大きくなる。図２３では、各ステージに１つ、スイッチＳＲ７０を設けているので、スイッチ耐圧が低くても効率良く電荷を移行できる。
【００４６】
実施の形態１１．
第１１の実施の形態を説明する。図２４はゲート回路部分のロジック構成の詳細を示す図である。一般にＯ／Ｅ変換器は、高速領域では、ジッタ（スイッチング時間の変動）が無視できなくなる。このジッタは立ち下がり部分ほど著しいという特性を持つ。これは、Ｏ／Ｅ変換器内に用いられている光トランジスタの蓄積時間によるものである。このジッタが大きいと、各ステージの同期ずれを生ずる原因となり、各直列段に過電圧を発生してしまう。図２４はこれを改善するものであり、Ｏ／Ｅ変換器８０の後段に単安定マルチ回路８１を挿入している。それによって、オフ時の立ち下がりのジッタを少なくすることができる。これによりステージ間の同期ずれがなくなり、過電圧が発生しなくなり、信頼性の高い電源が構成できる。
【００４７】
図２５は異常検出回路の構成を示す図である。直列半導体スイッチ３０の各段に設けたフォトカプラ９６は、異常検出をすると同時に下段のフォトカプラに異常の検出を伝達する。正常動作時のスナバコンデンサ３４には、電源電圧Ｅａを半導体スイッチのアームの直列数で除した電圧にほぼ等しい電圧Ｖｄｅｔが充電されているが、短絡検出用ゼナーダイオード９１のゼナー電圧Ｖ９１はＶｄｅｔより小さく、過電圧検出用ゼナーダイオード９２のゼナー電圧Ｖ９２はＶｄｅｔより大きく設定されている。このため、正常動作時はフォトカプラ９６―１が導通状態にある。ここで、Ｖｄｅｔが短絡検出用ゼナー電圧Ｖ９１より小さくなるとフォトカプラ９６―１のｂ点の電位が下がり、フォトカプラ９６ー１はオフとなる。また、Ｖｄｅｔが過電圧検出用ゼナー電圧Ｖ９２より大きくなるとトランジスタ９４がオンとなるため、やはりフォトカプラ９６ー１がオフとなる。従って、ＶｄｅｔがＶ９１とＶ９２の中間の電圧にある場合（正常動作）に限り、フォトカプラ９６―１がオンとなる。
【００４８】
フォトカプラ９６―１がオンであることは下段のフォトカプラ９６―２（検出回路９７）がオンとなるために必要であり、この関係は順に最下段のフォトカプラ９６―６まで繰り返される。結局、すべてのステージが正常動作である場合に限り、最下段のフォトカプラ９６―６がオンとなりａ６点が低電位となる。
【００４９】
一般に、ＭＯＳＦＥＴが破壊すると、短絡状態になる場合が多く、Ｖｄｅｔはゼナー電圧Ｖ９１より小さくなる。また、直列接続の分圧が不均等な場合や、ひどい同期ずれが発生した場合には、Ｖｄｅｔはゼナー電圧Ｖ９２より大きくなる。従って、ａ６点の電位を監視することによって両者の異常状態を把握することができる。ａ６点の電圧は、制御回路に入力され、Ｈｉｇｈの場合には、インバータの動作を停止することが可能となる。このように、各ステージに設けられたスナバコンデンサの電圧を２種類のゼナダイオードに接続し、異常を検出することにより、インバータ回路の異常はいち早く検出し、対策を講じることができるため、信頼性の高い電源を供給することができる。
【００５０】
【発明の効果】
本発明の第１の構成である高周波交流電源装置によれば、直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ直列に接続された複数のＭＯＳＦＥＴと、
該複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の異なる２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路とを備え、
上記複数の異なる２次巻線のうち上記コアとの耐圧の小さい巻線ほど、フルブリッジインバータ装置を構成する１のアームの中で上記直流電圧の入力される入力端子側に配置されたＭＯＳＦＥＴに対応したドライブ回路に接続したので、昇圧トランスが不要となり、放電負荷に大きい高周波電流を供給できる。また、ドライブ回路に交流電圧を供給するトランスの負担が小さくなる。
【００５１】
また、本発明の第２の構成である高周波交流電源装置によれば、直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴには並列に異なる分圧コンデンサが接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された分圧コンデンサは上記フルブリッジインバータ装置を構成するアームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記分圧コンデンサの容量値を大きくしたので、直列接続されたＭＯＳＦＥＴの電圧の分圧が均等となる。また、昇圧トランスが不要となり、放電負荷に大きい高周波電流を供給できる。
【００５２】
また、本発明の第３の構成である高周波交流電源装置によれば、直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴには並列に異なる分圧抵抗が接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された分圧抵抗は上記フルブリッジインバータ装置を構成するアームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記分圧抵抗の値が小さいので、直列接続されたＭＯＳＦＥＴの電圧の分圧が均等となる。また、昇圧トランスが不要となり、放電負荷に大きい高周波電流を供給できる。
【００５３】
また、本発明の第４の構成である高周波交流電源装置によれば、直流電圧が入力され、その交流出力を一対の誘電体を介してガス空間に導き、ガス空間に高周波放電を形成させてガスを励起してレーザ発振を得る高周波交流電源装置において、
上記高周波交流電源装置は、４つのアームによるフルブリッジインバータ装置を備え、
上記１つのアームはそれぞれ複数のＭＯＳＦＥＴが直列に接続されかつ上記複数のＭＯＳＦＥＴにはそれぞれスナバコンデンサとスナバ抵抗を並列接続したものをダイオードに直列接続したスナバ回路が並列に接続され、
上記複数のＭＯＳＦＥＴに対応して設けられ、コアを共通とし複数の２次巻線を有するトランスから上記２次巻線に対応して供給される交流電圧を、該ＭＯＳＦＥＴを駆動するための直流電圧に変換する複数のドライブ回路を備え、
上記ＭＯＳＦＥＴに並列接続された上記スナバ回路のスナバ抵抗は上記アームの中でそれぞれ出力端子に近いＭＯＳＦＥＴに接続されたものほど上記スナバ抵抗の値が小さいので、直列接続されたＭＯＳＦＥＴの破壊を防ぐことができ、電圧の分担も均等となる。また、昇圧トランスが不要となり、放電負荷に大きい高周波電流を供給できる。
【図面の簡単な説明】
【図１】  本発明の基本的な構成を示す図である。
【図２】  本発明の基本的構成の他の例を示す図である。
【図３】  本発明のインバータのアーム部分の詳細図である。
【図４】  本発明のインバータを構成する直列段の詳細図である。
【図５】  本発明のインバータを駆動するためのゲート電源用トランスの構造を示す図である。
【図６】  インバータを構成する直列段の電圧分担を示す図である。
【図７】  インバータを構成する直列段の電圧分担均等化を説明する図である。
【図８】  インバータを構成する直列段の電圧分担均等化を説明する他の例を示す図である。
【図９】  インバータを構成する直列段のスナバ回路の動作原理を説明する図である。
【図１０】  直列段に設けられたクランパ回路の動作を説明する図である。
【図１１】  直列段に設けられたスナバ回路を充電するためのシーケンス図である。
【図１２】  各アームに流れる電流の詳細を示す図である。
【図１３】  インバータを構成するアームの動作を入れ替える発明を説明する構成図である。
【図１４】  インバータを構成するアームの動作を入れ替える発明を説明する波形図である。
【図１５】  インバータに入力する電源の投入を説明する図である。
【図１６】  インバータに入力する電源の投入を説明する詳細図である。
【図１７】  インバータの出力パルスの形態を説明する図である。
【図１８】  インバータの出力パルスの形態の他の例を説明する図である。
【図１９】  従来のインバータ出力波形図である。
【図２０】  レーザエネルギーを一定に制御するための図である。
【図２１】  レーザエネルギーを一定に制御するための他の例を示す図である。
【図２２】  インバータの損失を低減する構成を示す図である。
【図２３】  インバータの損失を低減する構成の他の例を示す図である。
【図２４】  ゲート回路部分のロジック構成の詳細を示す図である。
【図２５】  異常検出回路の構成を示す図である。
【図２６】  従来のレーザ装置の構成を示す図である。
【図２７】  誘電体と放電部との等価回路を示す図である。
【図２８】  従来のレーザ電源の構成を示す図である。
【図２９】  従来のレーザ電源の動作を示す図である。
【図３０】  レーザ加工の特性を示す図である。
【図３１】  放電部の容量にかかる電圧を表す図である。
【符号の説明】
１  電極、２  誘電体、３  高周波電源、４  部分反射ミラー、５  全反射ミラー、６  レーザ光、７  誘電体コンデンサ、８  放電抵抗、９  高速半導体、１０  直流電源、１１  高周波トランス、１２  出力リアクトル、１３  高電圧スイッチ、１４  ゲート回路、１５  ゲート電源用トランス、１６  高圧電源、１７  レーザ制御回路、１８  光発振器、１９  電流センサー、２０  光ファイバ、２１  商用電源、２２  一次巻線、２３  トランスの鉄心、２４  ２次巻線、２５  分圧用コンデンサ、２６  ドライブ回路、２７  高速半導体スイッチ、２８  トランスの鉄心と２次巻線との浮遊容量、２９  ２次巻線間の浮遊容量、３０  ＭＯＳＦＥＴ、３３  スナバダイオード、３４  スナバコンデンサ、３５スナバ抵抗、３６  ゼナダイオード、３７  クランパゲート抵抗、３８  クランパ抵抗、３９  クランパＦＥＴ、４０  鉄心、４１  巻線間の絶縁を保つための絶縁物、５１  高周波パルス発生回路、５２  位相制御回路、５３  Ｄ／ＦＦ、５４  切替え器、５５  アンド回路、５６  電源スイッチ、６１  積分器、６２  比較器、６３  Ｆ／Ｆｃ、６４  レーザ制御回路、６５  整流器、７０  スイッチ、７１  一対のリアクトル、８０  Ｏ／Ｅ変換器、８１  単安定マルチ、８２  バッファ、９１，９２  ゼナダイオード、９３，９９  抵抗、９４  トランジスタ、９５  制限抵抗、９６  フォトカプラ、９７  検出回路、１１０  容量、２５０  分圧抵抗。
【図１】
0003991450.tif 000002
【図２】
0003991450.tif 000003
【図３】
0003991450.tif 000004
【図４】
0003991450.tif 000005
【図５】
0003991450.tif 000006
【図６】
0003991450.tif 000007
【図７】
0003991450.tif 000008
【図８】
0003991450.tif 000009
【図９】
0003991450.tif 000010
【図１０】
0003991450.tif 000011
【図１１】
0003991450.tif 000012
【図１２】
0003991450.tif 000013
【図１３】
0003991450.tif 000014
【図１４】
0003991450.tif 000015
【図１５】
0003991450.tif 000016
【図１６】
0003991450.tif 000017
【図１７】
0003991450.tif 000018
【図１８】
0003991450.tif 000019
【図１９】
0003991450.tif 000020
【図２０】
0003991450.tif 000021
【図２１】
0003991450.tif 000022
【図２２】
0003991450.tif 000023
【図２３】
0003991450.tif 000024
【図２４】
0003991450.tif 000025
【図２５】
0003991450.tif 000026
【図２６】
0003991450.tif 000027
【図２７】
0003991450.tif 000028
【図２８】
0003991450.tif 000029
【図２９】
0003991450.tif 000030
【図３０】
0003991450.tif 000031
【図３１】
0003991450.tif 000032