(57)【特許請求の範囲】
【請求項１】
ＣＰＵユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、ＣＰＵユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、自己の出力電圧を検出するとともに検出電圧としきい値電圧とを比較して検出電圧がしきい値電圧に略一致するように出力電圧を制御する機能を有し、駆動電源停止手段は、リセット信号によって検出電圧を強制的にしきい値電圧よりも高くして成ることを特徴とするプログラマブルコントローラの入出力ユニット。
【請求項２】
電圧変換回路の出力端間に電圧検出用の分圧抵抗を接続し、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路に検出電圧が入力される検出電圧入力端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とする請求項１記載のプログラマブルコントローラの入出力ユニット。
【請求項３】
ＣＰＵユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、ＣＰＵユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、出力電流を検出するとともに検出レベルが所定のしきい値レベルを超えると動作を停止する機能を有し、駆動電源停止手段は、リセット信号によって検出レベルを強制的にしきい値レベルよりも高くして成ることを特徴とするプログラマブルコントローラの入出力ユニット。
【請求項４】
駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路が有する出力電流検出用端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とする請求項３記載のプログラマブルコントローラの入出力ユニット。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットに関するものである。
【０００２】
【従来の技術】
図６は従来の入出力ユニットの一構成例を示しており、外部機器に接続されて電気信号を入力又は出力する入出力部（図示例では出力の構成のみを図示しているので、以下「出力部」という）７ａ〜７ｄと、入出力ユニットや電源ユニットともにマザーボードに装着されたＣＰＵユニット（図示せず）からの命令に応じて出力部７ａ〜７ｄを制御する制御部２と、マザーボードを介して電源ユニット（図示せず）からの電源供給を受けて制御部２の動作電源Ｖｃｃを作成する動作電源部３と、制御部２と出力部７ａ〜７ｄとの間を絶縁して両者の間で信号の授受を行う絶縁回路部（フォトカプラ）５とを備えている。出力部７ａ〜７ｄにおいては、フォトカプラ５のフォトトランジスタのコレクタが外部電源Ｖ１に接続され、フォトトランジスタのエミッタが出力用のトランジスタＴｒのベースに直接接続されるとともにバイアス抵抗を介してトランジスタＴｒのエミッタに接続されている。そして、各出力部７ａ〜７ｄの出力用トランジスタＴｒのエミッタ同士が共通接続され、この共通端子と各出力用トランジスタＴｒのコレクタに設けた出力端子６ａ〜６ｄが外部機器に接続される。
【０００３】
ここで、絶縁回路部５に用いるフォトカプラとしては、通常の数１０kHz程度の出力（又は入出力）の場合には特に電源を必要としない無電源型のフォトカプラが用いられるが、数１００kHz以上の高速な出力（又は入出力）には、いわゆる高速型フォトＩＣカプラが用いられる。この高速型フォトＩＣカプラには通常駆動電源（５Ｖ程度）が必要である。
【０００４】
図７は絶縁回路部８に上記高速型フォトＩＣカプラを用いた入出力ユニットの一構成例を示している。ここで、制御部２の動作電源Ｖｃｃを駆動電源として絶縁回路部８に供給すると制御部２側と出力部７ａ〜７ｄ側を絶縁回路部８で絶縁している意味がなくなってしまうので、出力部７ａ〜７ｄ側に別途駆動電源供給用の駆動電源部１９を設ける必要がある。この駆動電源部１９には、絶縁型のＤＣ／ＤＣコンバータを使って制御部２側から駆動電源を供給する方式と、非絶縁型のＤＣ／ＤＣコンバータを使って外部から駆動電源を供給する方式とが考えられる。前者の絶縁型のＤＣ／ＤＣコンバータを使う方式が理想的であるが、コストが高くつくこと、部品点数が多くなって入出力ユニットの小型化が困難になること等の問題があるので、後者の非絶縁型のＤＣ／ＤＣコンバータを使う方式が一般的である。
【０００５】
【発明が解決しようとする課題】
ところが、駆動電源部１９に上記非絶縁型のＤＣ／ＤＣコンバータを使うと、出力部７ａ〜７ｄ側に電源端子を設けて外部機器から電源を供給することになるため、外部機器の電源が入っている場合、プログラマブルコントローラの電源を落とした状態でも駆動電源部１９が動作してしまい、不要な電力が消費されてしまう。また、場合によっては出力部７ａ〜７ｄの構成上入出力ユニット自体が正常動作でない時（電源オフ時又は制御部２の暴走時）に出力部７ａ〜７ｄの出力がオンになっていることも考えられ、非制御状態で出力部７ａ〜７ｄの出力がオンしてしまうと外部機器の誤動作等の不具合が生じる虞がある。而して、このような状況は外部機器が指定されているもの（例えばモータドライバの駆動パルス出力ユニットなど）であればあまり問題にならないが、外部機器が限定されていない場合には無視することはできない。
【０００６】
本発明は上記事情に鑑みて為されたものであり、その目的とするところは、起動時等において外部機器に対して誤った信号が出力されることを防止したプログラマブルコントローラの入出力ユニットを提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、ＣＰＵユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、ＣＰＵユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、自己の出力電圧を検出するとともに検出電圧としきい値電圧とを比較して検出電圧がしきい値電圧に略一致するように出力電圧を制御する機能を有し、駆動電源停止手段は、リセット信号によって検出電圧を強制的にしきい値電圧よりも高くして成ることを特徴とし、動作電源部からの動作電源供給開始時に駆動電源停止手段によって絶縁回路部への駆動電源の供給を強制的に停止させるので、絶縁回路部は駆動電源が供給されないために動作せず、制御部の動作が不安定となる起動時等において外部機器に対して誤った信号が出力されることを防止することができる。
【００１１】
請求項２の発明は、請求項１の発明において、電圧変換回路の出力端間に電圧検出用の分圧抵抗を接続し、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路に検出電圧が入力される検出電圧入力端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とし、請求項１の発明と同様の作用を奏する。
【００１２】
請求項３の発明は、上記目的を達成するために、ＣＰＵユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、ＣＰＵユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、出力電流を検出するとともに検出レベルが所定のしきい値レベルを超えると動作を停止する機能を有し、駆動電源停止手段は、リセット信号によって検出レベルを強制的にしきい値レベルよりも高くして成ることを特徴とし、動作電源部からの動作電源供給開始時に駆動電源停止手段によって絶縁回路部への駆動電源の供給を強制的に停止させるので、絶縁回路部は駆動電源が供給されないために動作せず、制御部の動作が不安定となる起動時等において外部機器に対して誤った信号が出力されることを防止することができる。
【００１３】
請求項４の発明は、請求項３の発明において、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路が有する出力電流検出用端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とし、請求項３の発明と同様の作用を奏する。
【００１５】
【発明の実施の形態】
（実施形態１）
図１に本発明の実施形態１の概略回路ブロック図を示す。基本的には図７に示した従来例と共通の構成を有しており、外部機器に接続されて電気信号を入力又は出力する入出力部（図示例では出力の構成のみを図示しているので、以下「出力部」という）７ａ〜７ｄと、マイコンを主構成要素とし、ＣＰＵユニットからの命令に応じて出力部７ａ〜７ｄを制御する制御部２と、マザーボードを介して電源ユニット（図示せず）からの電源供給を受けて制御部２の動作電源Ｖｃｃを作成する動作電源部３と、高速型フォトＩＣカプラから成り、制御部２と出力部７ａ〜７ｄとの間を絶縁して両者の間で信号の授受を行う絶縁回路部８と、外部からの電源供給を受けて絶縁回路部８の駆動電源を作成する駆動電源部９と、少なくとも動作電源部３からの動作電源供給開始時に制御部２をリセットするためのリセット信号を出力するリセット回路部１０と、駆動電源部９との間を絶縁してリセット回路部１０から出力されたリセット信号を駆動電源部９に入力するリセット信号伝達部５とを備えている。ここで、説明を簡単にするために制御部２、動作電源部３、リセット回路部１０、絶縁回路部８の入力側並びにリセット信号伝達部５の入力側を制御部ブロック１と呼び、出力部７ａ〜７ｄ、駆動電源部９、絶縁回路部８の出力側並びにリセット信号伝達部５の出力側を出力部ブロック４と呼ぶ。
【００１６】
図２に本実施形態における駆動電源部９の具体回路構成例を示し、図４にその基本回路構成を示す。まず、図４に基づいて駆動電源部９の基本構成を説明する。外部機器などから直流電圧Ｖｉｎ（例えば、２４Ｖ）が入力される入力端子４１に、整流用のダイオード４３と平滑用のコンデンサ４８及びコンデンサ４７の並列回路を介してＤＣ／ＤＣコンバータＩＣの電源電圧端子２６が接続されている。このＤＣ／ＤＣコンバータＩＣは例えばシャープ社製のＤＣ／ＤＣコンバータ（型番：ＩＲ３Ｍ０３Ａ）であって、図３に示すような内部回路構成を有している。フリップフロップ回路３６のセット端子Ｓにはアンドゲート３５の出力端が接続され、このアンドゲート３５の入力端にはコンパレータ３４の出力端及び発振器３２の出力端が接続される。また、発振器３２の出力端はフリップフロップ回路３６のリセット端子Ｒにも接続される。フリップフロップ回路３６の出力Ｑはトランジスタ３７のベースに接続され、トランジスタ３７のコレクタが端子２８となり、抵抗Ｒ３を介して入力端子４１に接続される。トランジスタ３７のエミッタはスイッチング用のトランジスタ３９のベースに接続されるとともにバイアス抵抗３８を介してトランジスタ３９のエミッタに接続される。そして、トランジスタ３９のコレクタ及びエミッタが端子２１，２２となり、端子２１に供給される入力電圧をトランジスタ３９でスイッチングして所望のレベルに変換した直流電圧が出力端子２２とグランド端子２４との間に出力される。
【００１７】
コンパレータ３４は、出力端子２２とグランド端子２４との間に挿入された分圧抵抗Ｒ１，Ｒ２で分圧された検出電圧Ｖｓを検出電圧入力端子２５から取り込み、基準電圧発生回路３３から出力されるしきい値電圧Ｖｒ１と比較している。すなわち、検出電圧Ｖｓがしきい値電圧Ｖｒ１よりも低い場合にはコンパレータ３４の出力がＨレベルとなり、アンドゲート３５の出力は発振器３２の出力に応じてＨ、Ｌが切り替わり、トランジスタ３９のスイッチング動作が行われる。それに対して検出電圧Ｖｓがしきい値電圧Ｖｒ１を超えるとコンパレータ３４の出力がＬレベルとなり、アンドゲート３５の出力は発振器３２の出力に関係なく常にＬとなるため、トランジスタ３９のスイッチング動作が停止する。すなわち、検出電圧がしきい値電圧Ｖｒ１よりも低いときにはトランジスタ３９のオンデューティ比を大きくし、高いときにはオンデューティ比を低くすることで出力電圧を調整するＰＷＭ制御が行われるのである。
【００１８】
また、発振器３２にはオペアンプ３１の出力端が接続されている。このオペアンプ３１は出力電流検出用端子２７から入力される検出電圧Ｖｘ（抵抗Ｒ３の両端電圧）と入力端子２６に入力される入力電圧Ｖｉｎとの差が所定のしきい値電圧３０を超えた場合に発振器３２の発振を停止させることで過電流保護機能を実現している。
【００１９】
ＤＣ／ＤＣコンバータＩＣの出力端子２２にはインダクタ４４を介して平滑コンデンサ４９が接続されており、ＤＣ／ＤＣコンバータＩＣのチョッパ動作によって平滑コンデンサ４９の両端に所望の駆動電圧（例えば直流５Ｖ）が得られる。
【００２０】
次に図２に戻って本実施形態の回路構成を説明する。抵抗Ｒ３とコンデンサ４７との接続点に抵抗Ｒ８を介してスイッチング素子５１のコレクタが接続されるとともに抵抗Ｒ９を介してスイッチング素子５１のベースが接続され、スイッチング素子５１のエミッタがＤＣ／ＤＣコンバータＩＣの検出電圧入力端子２５に接続される。また、スイッチング素子５１のベース−エミッタ間にはリセット信号伝達部５の出力側（フォトトランジスタ）が接続される。このリセット信号伝達部５の入力側（フォトダイオード）にはナンドゲート１１を介して制御部ブロック１からのリセット信号が入力される。なお、ナンドゲート１１の入力にはリセット信号とエラー信号（制御部２の暴走時に出力される信号）が入力されている。
【００２１】
次に本実施形態の動作を説明する。まず、プログラマブルコントローラの電源が落ちていて制御部ブロック１が動作していない状態では、リセット回路部１０からもリセット信号は出力されず、リセット信号伝達部５の出力もオフとなる。このとき、駆動電源部９に外部から電源が供給されていると、スイッチング素子５１には抵抗Ｒ５で制限されたベース電流が流れるためにオンとなり、ＤＣ／ＤＣコンバータＩＣの検出電圧入力端子２５には実際の検出電圧（抵抗Ｒ２の両端電圧）並びにしきい値電圧Ｖｒ１よりも十分に高い電圧が入力されるため、ＤＣ／ＤＣコンバータＩＣの出力電圧が低下して駆動電圧Ｖ１が所定レベル（５Ｖ）よりも十分に低くなる。その結果、絶縁回路部８が動作せず、出力部７ａ〜７ｄの出力がＬレベルに保持される。
【００２２】
一方、プログラマブルコントローラの電源が投入されてから制御部２の動作が安定するまではリセット回路部１０からリセット信号が出力されるが、リセット信号が出力されている間はリセット信号伝達部５の出力がオフとなってスイッチング素子５１がオンし、上述と同様に絶縁回路部８が動作せずに出力部７ａ〜７ｄの出力がＬレベルに保持される。そして、制御部２の動作が安定してリセット信号が出力されなくなれば、スイッチング素子５１がオフしてＤＣ／ＤＣコンバータＩＣの検出電圧入力端子２５に分圧抵抗Ｒ２の両端電圧（本来の検出電圧）Ｖｓのみが入力されるため、駆動電源部９から絶縁回路部８に所定の駆動電圧Ｖａが供給されて通常の動作が行われる。
【００２３】
（実施形態２）
図５に本発明の実施形態２における駆動電源部９の具体回路構成を示している。但し、基本的な構成は実施形態１と共通するので、共通する構成には同一の符号を付して説明を省略する。
【００２４】
本実施形態では、抵抗Ｒ３及びコンデンサ４７と並列に抵抗Ｒ４，Ｒ５及びスイッチング素子５２の直列回路６２を接続し、抵抗Ｒ４，Ｒ５の接続点をＤＣ／ＤＣコンバータＩＣの出力電流検出用端子２７に接続し、スイッチング素子５２のベースを抵抗Ｒ６を介してＤＣ／ＤＣコンバータＩＣの入力端子２６に接続するとともに抵抗Ｒ７を介してエミッタを接続し、さらにリセット信号伝達部５の出力側を介してスイッチング素子Ｒ７のベース−エミッタ間に接続してある。
【００２５】
次に本実施形態の動作を説明する。まず、プログラマブルコントローラの電源が落ちていて制御部ブロック１が動作していない状態では、リセット回路部１０からもリセット信号は出力されず、リセット信号伝達部５の出力もオフとなる。このとき、駆動電源部９に外部から電源が供給されていると、スイッチング素子５２には抵抗Ｒ６で制限されたベース電流が流れるためにオンとなり、入力電圧を抵抗Ｒ４，Ｒ５で分圧した電圧がＤＣ／ＤＣコンバータＩＣの出力電流検出用端子２７に入力される。ここで、抵抗Ｒ４での電圧降下がしきい値電圧３０以上となるように抵抗Ｒ４，Ｒ５の抵抗値が設定してあるので、ＤＣ／ＤＣコンバータＩＣの過電流保護機能によって発振器３２が停止し、ＤＣ／ＤＣコンバータＩＣも動作を停止する。その結果、絶縁回路部８が動作せず、出力部７ａ〜７ｄの出力がＬレベルに保持される。
【００２６】
一方、プログラマブルコントローラの電源が投入されてから制御部２の動作が安定するまではリセット回路部１０からリセット信号が出力されるが、リセット信号が出力されている間はリセット信号伝達部５の出力がオフとなってスイッチング素子５２がオンし、上述と同様に絶縁回路部８が動作せずに出力部７ａ〜７ｄの出力がＬレベルに保持される。そして、制御部２の動作が安定してリセット信号が出力されなくなれば、リセット信号伝達部５の出力がオンとなり、スイッチング素子５２のベース−エミッタ間電圧が低下してスイッチング素子５２がターンオフする。スイッチング素子５２がオフすると抵抗Ｒ４，Ｒ５による分圧が成立しなくなり（抵抗Ｒ５が見かけ上無限大となる）、しかも出力電流検出用端子２７にはほとんど電流が流れないために抵抗Ｒ４での電圧降下は無視できる。よって、出力電流検出用端子２７と入力端子２６との電位差は抵抗Ｒ３の電圧降下分のみと考えることができるので、ＤＣ／ＤＣコンバータＩＣが通常の動作を行い、駆動電源部９から絶縁回路部８に所定の駆動電圧Ｖａが供給されて通常の動作が行われる。
【００２７】
実施形態１ではＤＣ／ＤＣコンバータＩＣの検出電圧入力端子２５に接続する分圧抵抗の分圧比を切り換えているため、スイッチング素子５１がオフすると抵抗Ｒ５が検出電圧入力端子２５に接続されることになり、抵抗Ｒ１，Ｒ２，Ｒ５の抵抗値の設定が難しくなって出力電圧を精度良く制御することが困難になるので、本実施形態の方が望ましい。
【００２８】
なお、本実施形態では制御部２にマイコンが使われている場合を例示したが、例えばマイコンの代わりにＳＲＡＭタイプのＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）を使用した場合にてＦＰＧＡのデータコンフィグレーション中（ＦＰＧＡ）の回路データをＲＯＭからＦＰＧＡに転送する動作）の出力不安定状態の時にも出力部７ａ〜７ｄから誤った振動が出力されるようなことを防ぐことができる。また、実施形態１では出力部７ａ〜７ｄのみを例示したが入力部を備えた構成においても同様の効果を奏することができ、このような入力部の構成は従来周知の技術を用いて実現可能であるから図示並びに説明は省略する。
【００２９】
【発明の効果】
請求項１の発明は、ＣＰＵユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、ＣＰＵユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、自己の出力電圧を検出するとともに検出電圧としきい値電圧とを比較して検出電圧がしきい値電圧に略一致するように出力電圧を制御する機能を有し、駆動電源停止手段は、リセット信号によって検出電圧を強制的にしきい値電圧よりも高くして成ることを特徴とし、動作電源部からの動作電源供給開始時に駆動電源停止手段によって絶縁回路部への駆動電源の供給を強制的に停止させるので、絶縁回路部は駆動電源が供給されないために動作せず、制御部の動作が不安定となる起動時等において外部機器に対して誤った信号が出力されることを防止することができるという効果がある。
【００３３】
請求項２の発明は、請求項１の発明において、電圧変換回路の出力端間に電圧検出用の分圧抵抗を接続し、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路に検出電圧が入力される検出電圧入力端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とし、請求項１の発明と同様の効果を奏する。
【００３４】
請求項３の発明は、ＣＰＵユニットや電源ユニットで構成されるプログラマブルコントローラに用いられて外部機器との間で電気信号の入出力を行う入出力ユニットであって、外部機器に接続されて電気信号を入力又は出力する入出力部と、ＣＰＵユニットからの命令に応じて入出力部を制御する制御部と、電源ユニットからの電源供給を受けて制御部の動作電源を作成する動作電源部と、制御部と入出力部との間を絶縁して両者の間で信号の授受を行う絶縁回路部と、外部からの電源供給を受けて絶縁回路部の出力部側の二次側駆動電源を作成する駆動電源部と、少なくとも動作電源部からの動作電源供給開始時に駆動電源部から絶縁回路部の出力部側への二次側駆動電源の供給を強制的に停止させる駆動電源停止手段とを備え、駆動電源停止手段は、少なくとも動作電源部からの動作電源供給開始時に制御部をリセットするためのリセット信号を出力するリセット回路部と、駆動電源部との間を絶縁してリセット回路部から出力されたリセット信号を駆動電源部に入力するリセット信号伝達部とを有し、リセット信号の入力中は駆動電源部の動作を停止させて成り、駆動電源部は外部から供給される入力電圧を所望の駆動電源電圧に変換する電圧変換回路を具備し、駆動電源停止手段はリセット信号によって電圧変換回路の動作を強制的に停止させて成り、電圧変換回路は、出力電流を検出するとともに検出レベルが所定のしきい値レベルを超えると動作を停止する機能を有し、駆動電源停止手段は、リセット信号によって検出レベルを強制的にしきい値レベルよりも高くして成ることを特徴とし、動作電源部からの動作電源供給開始時に駆動電源停止手段によって絶縁回路部への駆動電源の供給を強制的に停止させるので、絶縁回路部は駆動電源が供給されないために動作せず、制御部の動作が不安定となる起動時等において外部機器に対して誤った信号が出力されることを防止することができるという効果がある。
【００３５】
請求項４の発明は、請求項３の発明において、駆動電源停止手段は、駆動電源部における外部電圧の入力端子と電圧変換回路が有する出力電流検出用端子との間に挿入されてリセット信号の入力時にオフされるとともにリセット信号の非入力時にオンされるスイッチング素子を具備したことを特徴とし、請求項３の発明と同様の効果を奏する。
【図面の簡単な説明】
【図１】実施形態１の概略回路ブロック図である。
【図２】同上における駆動電源部の具体回路図である。
【図３】同上におけるＤＣ／ＤＣコンバータの概略回路図である。
【図４】同上における駆動電源部の基本的な具体回路図である。
【図５】実施形態２における駆動電源部の具体回路図である。
【図６】従来例の概略回路ブロック図である。
【図７】他の従来例の概略回路ブロック図である。
【符号の説明】
１  制御部ブロック
２  制御部
３  動作電源部
４  出力部ブロック
７ａ〜７ｄ  出力部
８  絶縁回路部
９  駆動電源部
１０  リセット回路部
【図１】
0003991542.tif 000002
【図２】
0003991542.tif 000003
【図３】
0003991542.tif 000004
【図４】
0003991542.tif 000005
【図５】
0003991542.tif 000006
【図６】
0003991542.tif 000007
【図７】
0003991542.tif 000008