(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の表面近傍に形成された第２導電型不純物領域と、前記半導体基板の表面近傍に前記第２導電型不純物領域と接合するように形成された第１導電型不純物領域とを備えたダイオードであって、
前記第２導電型不純物領域の深さと前記第１導電型不純物領域の深さとが互いに同程度であり、
前記第２導電型不純物領域と前記半導体基板とが直接接触しており、
前記第２導電型不純物領域と前記半導体基板との境界面の面積は、前記第１導電型不純物領域と前記半導体基板との境界面の面積よりも小さく、かつ、前記第１導電型不純物領域および第２導電型不純物領域間への順方向電圧の印加によって起きる前記第２導電型不純物領域から前記半導体基板への電荷担体の移動を制限して電荷担体が前記半導体基板内に蓄積されるのを防止し得る大きさである
ことを特徴とするダイオード。
【請求項２】
前記第１導電型不純物領域は、前記第２導電型不純物領域の周囲のすべてまたは一部を取り囲むように形成されたものである
ことを特徴とする請求項１記載のダイオード。
【請求項３】
前記第１導電型不純物領域および第２導電型不純物領域の不純物濃度は、前記半導体基板の不純物濃度よりも大きく、かつ、前記第１導電型不純物領域と第２導電型不純物領域との間に逆方向電圧が印加されたときに降伏現象が生じない程度に小さい
ことを特徴とする請求項１記載のダイオード。
【請求項４】
前記第１導電型不純物領域および第２導電型不純物領域は、ＣＭＯＳ構造の半導体装置のＮウェルおよびＰウェルの製造工程において同時に形成されたものである
ことを特徴とする請求項３記載のダイオード。
【請求項５】
外部から発せられた電波を受信すると共にそれに対応した交流電流を発生する受信コイルと、
前記受信コイルから発生した交流電流を整流して直流電流を生成するダイオードと、
前記ダイオードによって生成された直流電流が供給される負荷回路と
を備え、
前記ダイオードは、
第１導電型の半導体基板の表面近傍に形成された第２導電型不純物領域と、
前記半導体基板の表面近傍に前記第２導電型不純物領域と接合するように形成された第１導電型不純物領域と
を有し、
前記第２導電型不純物領域の深さと前記第１導電型不純物領域の深さとが互いに同程度であり、
前記第２導電型不純物領域と前記半導体基板とが直接接触しており、
前記第２導電型不純物領域と前記半導体基板との境界面の面積は、前記第１導電型不純物領域と前記半導体基板との境界面の面積よりも小さく、かつ、前記第１導電型不純物領域および第２導電型不純物領域間への順方向電圧の印加によって起きる前記第２導電型不純物領域から前記半導体基板への電荷担体の移動を制限して電荷担体が前記半導体基板内に蓄積されるのを防止し得る大きさである
ことを特徴とする非接触型ＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は交流電流の整流等に用いられるダイオードに係わり、特に、半導体基板の主表面に横方向に形成されるラテラル型のダイオードに関する。
【０００２】
【従来の技術】
近年、例えば非接触型のＩＣ（半導体集積回路）カードのように、電波によって電力供給とデータ伝送とが行われる記憶媒体が実用化されている。このような記憶媒体では、受信した交流電流を整流して直流電流を作る必要があることから整流用ダイオードが用いられるのが一般的である。また、このようなＩＣカードにおける記憶回路等の信号処理部には、通常、消費電力の小さいＭＯＳ(Metal-Oxide-Semiconductor；金属・酸化膜・半導体）構造の半導体素子が用いられることが多い。
【０００３】
従来、この種のＩＣカードでは、整流用ダイオードの部分は、ＭＯＳ半導体素子からなる信号処理部と別体のチップとしてバイポーラプロセスにより製作されていたが、これではカード全体としての小型化とコスト低減とを図ることが困難であることから、最近では、標準的なＣＭＯＳ(Complementary MOS；相補型ＭＯＳ）製造プロセスにおいて併せてダイオードを作り込むことが行われている。このようにして製造されるダイオードとしては、ラテラル型と呼ばれているタイプが一般的である。このダイオードは、半導体基板の表面近傍にアノードとなるＰ導電型不純物領域とカソードとなるＮ導電型不純物領域とを隣接させて形成し、これらの領域間のＰＮ接合によって交流電流を整流しようとするものである。ここで、各不純物領域は、ＭＯＳ製造プロセスにおけるソースおよびドレインを形成するためのイオン注入工程等において同時に形成されるようになっていた。
【０００４】
【発明が解決しようとする課題】
ところで、通常、ＭＯＳトランジスタのソースおよびドレインは１０19〜１０20個／ｃｍ3 という高濃度の不純物を含むように形成されるので、これらと同工程で形成されるダイオードのアノードおよびカソードもまた同程度の高濃度不純物を含むこととなる。一方、ダイオードのＰＮ接合に逆方向電圧を印加したときの降伏電圧はアノードおよびカソードの不純物濃度が高くなるに従って低下することが知られている。したがって、従来のようにＭＯＳ製造プロセスにおけるソース・ドレイン形成工程と同一工程によってダイオードのアノードおよびカソードを形成した場合には、逆方向の降伏電圧は相当低くなってしまう。
【０００５】
特に、上記した非接触型のＩＣカードのように、電波によって電力を空間伝送するシステムでは、ＩＣカードに対するデータの書き込みと読み出しを行うためのリーダライタとＩＣカードとの距離がある程度離れていても正常に動作できるようにするため、リーダライタ側の送信電界強度を強めに設定する必要がある。したがって、ＩＣカードをリーダライタに近づけ過ぎた場合のようにＩＣカードの受信電界強度が過剰に高くなったときには、ＩＣカード内の整流用ダイオードに相当高い逆バイアスが掛かって降伏現象が生じ、正常な整流動作ができなくなるという問題が生ずるおそれもある。
【０００６】
この問題を解決するには、ダイオードのアノードおよびカソードの不純物濃度をより低めに設定すればよいと考えられる。ところが、不純物濃度を適正に設定したとしても、この種のダイオードにおいては、その構造上、順方向電圧の印加期間中にカソードまたはアノードから半導体基板へ流出したキャリア（電荷担体）が逆バイアス印加期間中に半導体基板からカソードまたはアノードに流れて逆方向電流が生じるというさらなる不都合がある。このため、整流素子としての効率が低く、供給された交流電力の利用効率を高めることが困難になるという問題があった。このことは、電波による電力供給を行う場合のみならず、電波による非接触データ伝送を行う場合においても信号電力の利用効率の向上を図る上で問題となることである。さらに、このように整流効率が低いことは、例えば通常のＡＭ(Amplitude Modulation)受信機の検波（復調）回路等のような非接触型ＩＣカード以外の用途に用いられる整流用ダイオードにおいても、受信信号の忠実な再現性を確保する上で問題となることである。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、逆方向の降伏電圧が高く、かつ効率よく整流を行うことができるダイオード、およびそのようなダイオードを備えた非接触型ＩＣカードを提供することにある。
【０００８】
【課題を解決するための手段】
本発明のダイオードは、第２導電型不純物領域の深さと第１導電型不純物領域の深さとを互いに同程度に設定すると共にこの第２導電型不純物領域と半導体基板とが直接接触するようにし、第２導電型不純物領域と半導体基板との境界面の面積を、第１導電型不純物領域と半導体基板との境界面の面積よりも小さく、かつ、第１導電型不純物領域および第２導電型不純物領域間への順方向電圧の印加によって起きる前記第２導電型不純物領域から半導体基板への電荷担体の移動を制限して電荷担体が半導体基板内に蓄積されるのを防止し得る大きさに設定したものである。ここで、第１導電型不純物領域は、第２導電型不純物領域の周囲のすべてまたは一部を取り囲むように形成するのが好適であり、また、第１導電型不純物領域および第２導電型不純物領域の不純物濃度は、半導体基板の不純物濃度よりも大きく、かつ、第１導電型不純物領域と第２導電型不純物領域との間に逆方向電圧が印加されたときに降伏現象が生じない程度に小さく設定するのが好適である。また、第１導電型不純物領域および第２導電型不純物領域は、ＣＭＯＳ構造の半導体装置のＮウェルおよびＰウェルの製造工程において同時に形成することが可能である。
本発明の非接触型ＩＣカードは、外部から発せられた電波を受信すると共にそれに対応した交流電流を発生する受信コイルと、この受信コイルから発生した交流電流を整流して直流電流を生成するダイオードと、このダイオードによって生成された直流電流が供給される負荷回路とを備えたものであり、上記ダイオードが、第１導電型の半導体基板の表面近傍に形成された第２導電型不純物領域と、半導体基板の表面近傍にこの第２導電型不純物領域と接合するように形成された第１導電型不純物領域とを有し、第２導電型不純物領域の深さと第１導電型不純物領域の深さとを互いに同程度に設定すると共にこの第２導電型不純物領域と半導体基板とが直接接触するようにし、第２導電型不純物領域と半導体基板との境界面の面積を、第１導電型不純物領域と半導体基板との境界面の面積よりも小さく、かつ、第１導電型不純物領域および第２導電型不純物領域間への順方向電圧の印加によって起きる第２導電型不純物領域から半導体基板への電荷担体の移動を制限して電荷担体が半導体基板内に蓄積されるのを防止し得る大きさに設定したものである。
【０００９】
本発明のダイオードおよび非接触型ＩＣカードでは、第２導電型不純物領域と半導体基板との境界面の面積を適切に設定することにより、第１導電型不純物領域と第２導電型不純物領域との間に順方向電圧が印加されたときに第２導電型不純物領域から半導体基板へ移動する電荷担体が半導体基板中に蓄積されないように電荷担体の移動量を制限することができる。これにより、逆方向電圧が印加されたときに、半導体基板中に蓄積された電荷担体に起因する逆方向リーク電流の発生を抑制できる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
図２は本発明の一実施の形態に係るダイオードを含む整流回路を用いて構成した非接触型ＩＣカードシステムの概略構成を表すものである。このシステムは非接触型ＩＣカード１と、この非接触型ＩＣカード１に対する電力供給とデータの読み書きとを行うためのリーダライタ２とを含んで構成される。非接触型ＩＣカード１は、受信コイル３と、この受信コイル３の両端子間に直列接続された整流用のダイオード４およびキャパシタ５と、キャパシタ５の両端間に接続されたメモリ回路等の負荷回路６とを備えている。ダイオード４のカソードは受信コイル３の一端Ｂに接続され、アノードはキャパシタ５の一端Ａに接続されている。受信コイル３は、リーダライタ２の送信コイル７から発せられた電波を受信して、それに対応した交流電流を発生する。この交流電流は、ダイオード４によって半波整流されると共にキャパシタ５によってほぼ平滑化されて直流電流に変換され、負荷回路６に供給されるようになっている。
【００１２】
図１は図２におけるダイオード４の構造を表すものである。この図の（ａ）は平面構造を表し、（ｂ）は（ａ）のＸ−Ｘ′方向から見た断面構造を表す。これらの図に示したように、ダイオード４は、半導体基板１１の表面近傍に形成されたＮ型不純物領域１２と、Ｎ型不純物領域１２の周囲を取り囲むと共にこれと接するようにして半導体基板１１の表面近傍に形成されたＰ型不純物領域１３とを備えたラテラル型ダイオードとして構成されている。Ｎ型不純物領域１２とＰ型不純物領域１３とはいわゆるＰＮ接合を形成する。このうち、Ｐ型不純物領域１３は図１におけるキャパシタ５の一端Ａに接続され、ダイオード４のアノードとして機能するようになっている。一方、Ｎ型不純物領域１２は図１における受信コイル３の一端Ｂに接続され、ダイオード４のカソードとして機能するようになっている。ここで、半導体基板１１は本発明における「半導体基板」に対応し、Ｐ型不純物領域１３は本発明における「第１導電型不純物領域」に対応し、Ｎ型不純物領域１２は本発明における「第２導電型不純物領域」に対応する。
【００１３】
半導体基板１１は、例えばボロン（Ｂ）等のＰ型不純物を含むシリコン単結晶基板等で構成され、その不純物濃度は例えば１０15個／ｃｍ3 程度である。Ｎ型不純物領域１２は、通常のＭＯＳ製造プロセスにおいて例えばリン（Ｐ）等のＮ型不純物をイオン注入してＮウェル領域を形成する際に同時に形成されるもので、その不純物濃度は例えば１０17個／ｃｍ3 程度と、半導体基板１１よりも２桁程度高くなっている。Ｐ型不純物領域１３は、通常のＭＯＳ製造プロセスにおいて例えばボロン（Ｂ）等のＰ型不純物をイオン注入してＰウェル領域を形成する際に同時に形成されるもので、その不純物濃度は例えば１０17個／ｃｍ3 程度と、Ｎ型不純物領域１２とほぼ等しく、半導体基板１１よりも２桁程度高くなっている。Ｎ型不純物領域１２の底面サイズは例えば２μｍ×２μｍ程度で、Ｐ型不純物領域１３の底面サイズは例えば１０μｍ×１０μｍ程度である。また、Ｎ型不純物領域１２およびＰ型不純物領域１３の深さは共に例えば１．５μｍ程度である。ただし、これらの数値は適宜変更可能である。
【００１４】
次に、このような構造のダイオード４を含む非接触型ＩＣカード１の概略動作を説明する。
【００１５】
非接触型ＩＣカード１をリーダライタ２にセットすると、リーダライタ２は伝送電力に伝送データを重畳させて送信コイル７によって電波として出力する。非接触型ＩＣカード１の受信コイル３には、リーダライタ２の送信コイル７を流れる電流に比例する交流電流が生じる。ダイオード４の端子ＡＢ間に順方向電圧が印加されている期間はダイオード４がオン状態となるのでキャパシタ５が充電されると同時に負荷回路６に電流が流れる。一方、逆方向電圧が印加されている期間はダイオード４がオフ状態となるのでキャパシタ５が放電して負荷回路６に電流が流れる。このようにして、半波整流と整流とが行われる。なお、負荷回路６では、半波整流されて得られた電圧から直流成分が除去されて伝送データの復調が行われると共に、さらに十分な平滑化が行われて直流電圧が得られ、負荷回路６内の各部に供給される。
【００１６】
次に、図１に示した構造のダイオード４の詳細な作用を、図５に示したような通常に考え得る構造のラテラル型ダイオードとの比較において説明する。
【００１７】
まず、図１に示したダイオード４の作用説明に先立ち、比較例として図５に示したダイオードについて説明する。なお、図５（ａ）は平面構造を表し、同図（ｂ）は（ａ）のＹ−Ｙ′方向から見た断面構造を表す。
【００１８】
図５に示したダイオードは、Ｐ型の半導体基板１０１の表面近傍に形成されたＮ型不純物領域１０２と、Ｎ型不純物領域１０２の一端面と接するようにして半導体基板１０１の表面近傍に形成されたＰ型不純物領域１０３とを備えて構成されている。Ｎ型不純物領域１０２とＰ型不純物領域１０３とはＰＮ接合を形成する。このうち、Ｐ型不純物領域１０３は例えばキャパシタ５（図１）の一端Ａに接続されてアノードとして機能し、Ｎ型不純物領域１０２は例えば受信コイル３（図１）の一端Ｂに接続されてカソードとして機能するようになっている。なお、半導体基板１０１、Ｎ型不純物領域１０２およびＰ型不純物領域１０３の各不純物濃度は、上記した図１のダイオード４の各不純物濃度と同等であるとする。
【００１９】
このような一般的構造のラテラル型ダイオードは次のように動作する。以下、図６および図７を参照してその整流作用を説明する。
【００２０】
まず、図６に示したように、端子ＡＢ間に順方向電圧が印加されている期間においては、Ｎ型不純物領域１０２のキャリア（ここでは、図中の“−”で示した電子）は、その一端面に形成されたＰＮ接合面を介してＰ型不純物領域１０３に移動し、ここに多数存在するホール（図中の“＋”で示した正孔）と再結合して消滅する。これにより、Ｐ型不純物領域１０３からＮ型不純物領域１０２に流れる順方向の電流（以下、横方向電流という。）が生ずる。
【００２１】
このとき、Ｐ導電型である半導体基板１０１の電位はＰ型不純物領域１０３とほぼ同電位となっているので、Ｎ型不純物領域１０２中のキャリアの一部は、半導体基板１０１内にも移動して、ここに存在しているホールと再結合して消滅する。このＮ型不純物領域１０２から半導体基板１０１へのキャリア移動はＮ型不純物領域１０２と半導体基板１０１との間のすべての境界面（側面および底面）を介して行われるが、Ｎ型不純物領域１０２の底面の面積はその側面の面積に比べてかなり大きいことから、現実には大部分のキャリア移動はこの底面部を介して行われると考えられる。また、Ｎ型不純物領域１０２の底面の面積は、Ｐ型不純物領域１０３との間に形成されたＰＮ接合の面積に比べてもかなり大きなものとなっている。このため、Ｎ型不純物領域１０２から半導体基板１０１に移動するキャリア量は相当多くなり、結果として、上記した横方向電流と比較して無視できない大きさの電流（以下、縦方向電流という。）が半導体基板１０１からＮ型不純物領域１０２へ向かって流れることとなる。
【００２２】
ところが、半導体基板１０１の不純物濃度は上記したように１０15個／ｃｍ3 程度と低く、半導体基板１０１中のホール数は十分ではない。このため、半導体基板１０１中に移動したキャリアのうちの相当数がホールと再結合できず、半導体基板１０１中にそのまま蓄積キャリアＣ２として残ることとなる。
【００２３】
ここで、図７に示したように、端子ＡＢ間に逆方向電圧が印加されると、半導体基板１０１内に相当数残っていた蓄積キャリアＣ２がＮ型不純物領域１０２に移動し、この結果、Ｎ型不純物領域１０２から半導体基板１０１に向かって小さくない逆方向電流が流れる。このことは整流効率が良くないことを意味する。なお図７では、半導体基板１０１内およびＰ型不純物領域１０３内のホールについては図示を省略している。
【００２４】
このように、図５に示した構造のダイオードでは、逆方向のリーク電流が大きく、ダイオードに要求される整流特性を十分満たしていない。
【００２５】
これに対して本実施の形態のダイオード４（図１）は次のように動作する。以下、図３および図４を参照してその整流作用を説明する。
【００２６】
まず、図３に示したように、端子ＡＢ間に順方向電圧が印加されている期間においては、Ｎ型不純物領域１２のキャリア（ここでは電子）は、その全周囲に形成されたＰＮ接合面を介してＰ型不純物領域１３に移動し、ここに多数存在するホールと再結合して消滅する。これにより、Ｐ型不純物領域１３からＮ型不純物領域１２に流れる順方向の横方向電流が生ずる。ここでは、キャリアである電子が本発明における「電荷担体」に対応する。
【００２７】
このとき、Ｐ導電型である半導体基板１１の電位はＰ型不純物領域１３とほぼ同電位となっているので、Ｎ型不純物領域１２中のキャリアの一部は、半導体基板１１内にも移動して、ここに存在しているホールと再結合して消滅する。このＮ導電型不純物領域１２から半導体基板１１へのキャリア移動はＮ型不純物領域１２と半導体基板１１との間の唯一の境界面である底面を介して行われるが、本実施の形態では、Ｎ型不純物領域１２の底面積は図５の場合と比べて小さいことから、Ｎ型不純物領域１２から半導体基板１１へ向かって移動する移動するキャリア数は図６の場合と比べて少ない。この結果、本実施の形態のダイオード４では、順方向電圧印加期間に半導体基板１１からＮ型不純物領域１２に流れる縦方向電流は、図５の場合よりも相当小さくなり、また、上記した順方向の横方向電流に比べても相当小さいものとなる。
【００２８】
半導体基板１１の不純物濃度は上記したように１０15個／ｃｍ3 程度と低く、半導体基板１１中のホール数は十分ではないが、本実施の形態では、半導体基板１１中に移動するキャリア数が少ないため、その殆どがホールと再結合して消滅し、半導体基板１１中にそのまま蓄積キャリアＣ１として残るものは極めてわずかであり、半導体基板１１やＮ型不純物領域１２の不純物濃度等の条件によっては殆どゼロとなる。
【００２９】
ここで、図４に示したように、端子ＡＢ間に逆方向電圧が印加されると、半導体基板１１内に残っていた蓄積キャリアＣ１がＮ型不純物領域１２に移動し、Ｎ型不純物領域１２から半導体基板１１への逆方向電流が流れるが、上記したように、この場合の蓄積キャリアＣ１の数は極めて微少であるため、逆方向電流も極めて微小あるいは殆どゼロとなる。なお、図４では、半導体基板１１内およびＰ型不純物領域１３内のホールは図示を省略している。
【００３０】
このように、本実施の形態のダイオード４では、逆方向のリーク電流が小さいというダイオードに要求される整流特性を十分満たしている。
【００３１】
本実施の形態では、Ｎ型不純物領域１２と半導体基板１１との境界面の面積（すなわち、Ｎ型不純物領域１２の底面の面積）を例えば５μｍ2 程度とし、半導体基板１１の不純物濃度を例えば１０15個／ｃｍ3 程度とし、カソード（Ｎ型不純物領域１２）およびアノード（Ｐ型不純物領域１３）の不純物濃度を例えば１０17個／ｃｍ3 程度として説明したが、本発明のダイオードはこれらの値に限定されるものではなく、それぞれ異なる値に適宜設定することが可能である。要は、アノード（Ｐ型不純物領域１３）と半導体基板１１との境界面の面積を、アノード・カソード間に順方向電圧が印加されたときにアノードから半導体基板１１へ移動するキャリアが半導体基板１１中に蓄積されない程度にキャリア移動量を制限できる大きさに設定すればよい。
【００３２】
次に、図８〜図１１を参照して、本実施の形態のダイオード４を含む各種のダイオードの整流特性について相互に比較しつつ説明する。
【００３３】
ここでは、図８に示したように、正弦波信号Ｖｓを出力する交流信号源１５の出力端子間に被検ダイオード１４と抵抗器１６とを直列接続して、被検ダイオード１４の両端電圧Ｖｄの変化を調べるものとし、その結果を図９〜図１１に示す。なお、これらの図で、横軸は時間軸、縦軸は電圧軸を示し、また、破線は正弦波信号Ｖｓの波形、実線は被検ダイオード１４の両端電圧Ｖｄの波形を示す。
【００３４】
図９は通常のバイポーラプロセスにより製造されたダイオード（以下、バイポーラ型ダイオードという。）の整流特性の一例を表すものである。この図で、交流信号源１５からの正弦波信号Ｖｓが順方向期間にあるときは被検ダイオード１４がオン状態となるので、その両端電圧Ｖｄは順方向電圧Ｖｆとなる。この順方向電圧Ｖｆは、アノードとカソードとの間のＰＮ接合の抵抗成分による電圧降下分であり、できるだけ小さいことが望ましい。一方、正弦波信号Ｖｓが逆方向期間にあるときは被検ダイオード１４はオフ状態となり、このときのリーク電流も極めて微小であるため、これによる電圧降下は殆どなく、被検ダイオード１４の両端電圧Ｖｄの波形は正弦波信号Ｖｓの波形とほぼ一致する。この図で斜線を施した領域は、整流の際に失われるエネルギに対応するものであるが、図から明らかなように、無駄になるのは順方向期間のエネルギが大部分であり、逆方向期間においてはほとんどエネルギの無駄がない。
【００３５】
図１０は比較例として図５に示したラテラル型ダイオードの整流特性を表すものである。この図で、正弦波信号Ｖｓが順方向期間にあるときは被検ダイオード１４がオン状態となり、その両端電圧Ｖｄは順方向電圧Ｖｆとなるが、この場合の順方向電圧Ｖｆは、図９の場合よりもやや高めになっている。一方、正弦波信号Ｖｓが逆方向期間にあるときは被検ダイオード１４はオフ状態となるが、上記したようにこのときのリーク電流は相当大きいので、これによる電圧降下ΔＶは無視できない程度に大きくなる。このため、図から明らかなように、順方向期間のみならず、逆方向期間においてもエネルギの無駄が多い。
【００３６】
図１１は本実施の形態に係るラテラル型ダイオード（図１に示したダイオード４）の整流特性を表すものである。この図で、正弦波信号Ｖｓが順方向期間にあるときは被検ダイオード１４がオン状態となり、その両端電圧Ｖｄは順方向電圧Ｖｆとなるが、この場合の順方向電圧Ｖｆは、図１０の場合よりもやや高めになる。一方、正弦波信号Ｖｓが逆方向期間にあるときは被検ダイオード１４はオフ状態となる。このときのリーク電流は図９に示したバイポーラ型ダイオードよりは大きいものの、図１０に示したラテラル型ダイオードよりは小さくなっており、これによる電圧降下ΔＶは図１０の場合よりも相当小さくなっている。このため、図から明らかなように、逆方向期間におけるリーク電流によるエネルギの無駄が図１０の場合よりも抑制され、整流効率が改善される。
【００３７】
なお、上記したように、本実施の形態のダイオード４では、順方向電圧Ｖｆがやや高くなるが、これはＮ型不純物領域１２の底面積を極端に小さくしたことによる電流能力の低下に起因すると考えられる。したがって、ダイオードが適用される回路において電流が不足すると考えられる場合には、複数のダイオード４を並列接続することで、この問題に対処することが可能である。
【００３８】
次に、本実施の形態のダイオード４（図１）をＣＭＯＳ半導体チップ中に一体に作り込む場合について説明する。
【００３９】
図１２は同一基板上にＣＭＯＳ素子とラテラル型ダイオードとを形成してなる半導体装置の断面構造を表すものである。この半導体装置は、ＣＭＯＳ素子領域に形成されたＰＭＯＳトランジスタ２０およびＮＭＯＳトランジスタ３０と、周辺領域に形成されたダイオード４とを備えている。これらの各素子間は、シリコン酸化膜等からなる素子分離膜４０によって相互に分離されている。なお、ダイオード４は、図１に示したものと同一構造のものであり、同一構成部分には同一の符号を付して適宜説明を省略する。
【００４０】
この図に示したように、ＰＭＯＳトランジスタ２０は、Ｐ型の半導体基板１１の表面近傍に形成されたＮウェル２１内に形成されており、ソースおよびドレインとしての高濃度Ｐ型不純物領域２２，２３と、これらの高濃度Ｐ型不純物領域２２，２３によって挟まれた領域の半導体基板１１上にゲート絶縁膜２４を介して形成されたゲート電極２５とを含んで構成されている。ゲート絶縁膜２４は、例えばシリコン酸化膜で構成され、ゲート電極２５は例えばポリシリコン等で構成される。
【００４１】
一方、ＮＭＯＳトランジスタ３０は、Ｐ型の半導体基板１１の表面近傍に形成されたＰウェル領域３１内に形成されており、ソースおよびドレインとしての高濃度Ｎ型不純物領域３２，３３と、これらの高濃度Ｎ型不純物領域３２，３３によって挟まれた領域の半導体基板１１上にゲート絶縁膜３４を介して形成されたゲート電極３５とを含んで構成されている。ゲート絶縁膜３４は、例えばシリコン酸化膜で構成され、ゲート電極３５は、例えばポリシリコン等で構成される。
【００４２】
周辺領域に形成されたダイオード４は、図１に示したものと同様の構造であるので説明を省略する。
【００４３】
このような構造の半導体装置は、例えば次のようなプロセスにより製造される。まず、不純物濃度が１０15個／ｃｍ3 程度の半導体基板１１の表面に、ＬＯＣＯＳ(Local Oxidation of Silicon)法等によって素子分離膜４０を形成した後、周知のフォトリソグラフィ工程を経て、イオン注入法により、半導体基板１１の表面近傍に、不純物濃度が１０17個／ｃｍ3 程度のＮウェル領域２１およびＮ型不純物領域１２を同時に形成する。次に、同様のフォトリソグラフィ工程を経て、イオン注入法により、半導体基板１１の表面近傍に、不純物濃度が１０17個／ｃｍ3 程度のＰウェル領域３１およびＰ型不純物領域１３を同時に形成する。
【００４４】
次に、ＣＭＯＳ素子領域のＮウェル領域２１およびＰウェル領域３１上に熱酸化法等によってシリコン酸化膜からなるゲート絶縁膜を形成したのち、その上に例えばポリシリコン等からなるゲート電極層を形成し、これらを選択的にエッチングする。これにより、Ｎウェル領域２１には、ゲート絶縁膜２４を介してゲート電極２５が形成され、Ｐウェル領域３１には、ゲート絶縁膜３４を介してゲート電極３５が形成される。
【００４５】
次に、例えばイオン注入法により、Ｎウェル領域２１の表面近傍に、ゲート電極２５と自己整合的にソース・ドレインとしての高濃度Ｐ型不純物領域２２，２３を形成する。次に、例えばイオン注入法により、Ｐウェル領域３１の表面近傍に、ゲート電極３５と自己整合的にソース・ドレインとしての高濃度Ｎ型不純物領域３２，３３を形成する。次に、これらの素子構造を覆うようにして全面に層間絶縁膜（図示せず）を形成した後、この層間絶縁膜に、高濃度Ｐ型不純物領域２２，２３および高濃度Ｎ型不純物領域３２，３３およびゲート電極２５，３５、ならびにダイオード４のＮ型不純物領域１２およびＰ型不純物領域１３にそれぞれ達するコンタクトホールを開口する。そして、これらのコンタクトホールを埋め込むようにして層間絶縁膜上にアルミニウム等の金属配線層（図示せず）を形成し、これをパターニングして配線とする。その後、図示しない保護膜等を形成する。
【００４６】
このように、図１に示した構造のダイオード４をＣＭＯＳプロセス中で同一基板上に同時に形成することにより、ダイオードを含む整流回路と他のＣＭＯＳ型の信号処理回路等とを１チップの半導体装置として作製することができる。このため、整流回路の整流効率を向上させると同時に、半導体装置の小型化と、工程簡略化によるコスト低減とを達成できる。
【００４７】
次に、本発明の他の実施の形態について説明する。
【００４８】
図１３は本発明の他の実施の形態に係るダイオードの断面構造を表すものである。なお、このダイオードの平面図は図１（ａ）に示したものと同様であるのでここでは図示を省略する。
【００４９】
本実施の形態に係るダイオードは、半導体基板１１ａの表面近傍に形成されたＮ型不純物領域１２ａの周囲を取り囲むようにしてＰ型不純物領域１３ａが形成されている点は図１の場合と同様であるが、図１のダイオードでは両領域のＰＮ接合面が基板とほぼ垂直に形成されているのに対し、本実施の形態のダイオードではＰＮ接合面が基板と垂直でなく傾いて形成され、Ｎ型不純物領域１２を基板と平行に切ったときの断面形状は底面側に行くほど小さくなっている。したがって、Ｎ型不純物領域１２ａおよびＰ型不純物領域１３ａの深さ、ならびに基板表面におけるＮ型不純物領域１２の面積が、それぞれ、図１のダイオードのそれらと同じであるとすれば、本実施の形態のダイオードの方が底面積はより小さくなる。このため、順方向期間にＮ型不純物領域１２ａから半導体基板１１に移動するキャリア数は図１の場合よりも少なく、半導体基板１１ａ内の蓄積キャリアも少ない。したがって、逆方向のリーク電流がより小さくなり、さらに整流効率の向上が期待できる。
【００５０】
図１４は本発明のさらに他の実施の形態に係るダイオードの断面構造を表すものである。なお、このダイオードの平面図は図１（ａ）に示したものと同様であるのでここでは図示を省略する。
【００５１】
本実施の形態に係るダイオードは、半導体基板１１ｂの表面近傍に形成されたＮ型不純物領域１２ｂの周囲を取り囲むようにしてＰ型不純物領域１３ｂが形成されている点は図１および図１３の場合と同様であるが、図１および図１３のダイオードではＮ型不純物領域１２，１２ａの底面が半導体基板１１と直接接触しているのに対し、本実施の形態のダイオードではＰ型不純物領域１３ｂがＮ型不純物領域１２ｂの下側をも取り囲んでおり、Ｎ型不純物領域１２ｂの底面は半導体基板１１ｂと接触していない。このため、順方向期間にＮ型不純物領域１２ｂから縦方向に移動するキャリアはＰ型不純物領域１３ｂ内ですべて再結合して消滅し、半導体基板１１ｂへは移動しない。したがって、半導体基板１１ｂ内に蓄積キャリアが発生しないので、逆方向期間におけるリーク電流が殆どゼロになり、図１の場合よりもさらに整流効率の向上が期待できる。
【００５２】
なお、以上の各実施の形態では、Ｎ型不純物領域１２等の全周（四方）をＰ型不純物領域１３等で取り囲むようにしているが、例えば図１５に示したように、Ｎ型不純物領域１２ｃの三方のみをＰ型不純物領域１３ｃで取り囲んで他の一方は半導体基板１１と接するようにしたり、あるいは図１６に示したように、Ｎ型不純物領域１２ｄの二方のみをＰ型不純物領域１３ｄで取り囲んで他の二方は半導体基板１１と接するように構成することも可能である。
【００５３】
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、その均等の範囲で種々変更可能である。例えば、上記の各実施の形態では、Ｐ型の半導体基板１１等に形成したカソードとしてのＮ型不純物領域１２等の周囲をアノードとしてのＰ型不純物領域１３等によって取り囲む構造とし、図２の非接触型ＩＣカード１における接地ラインＶSS（ＡＢ間）に挿入することとしたが、図１８のように非接触型ＩＣカード１ａの電源ラインＶDD（ＣＤ間）に挿入するためには、これとは導電型を逆にすればよい。すなわち、図１７に示したように、Ｎ型の半導体基板１１ｅにアノードとしてのＰ型不純物領域１３ｅを形成すると共に、その周囲をカソードとしてのＮ型不純物領域１２ｅによって取り囲む構造とすればよい。ここで、図１７（ａ）はダイオード４ａの平面図であり、同図（ｂ）は（ａ）におけるＺ−Ｚ′方向から見た断面図である。この場合、順方向期間にＰ型不純物領域１３ｅから半導体基板１１ｅにキャリアとしてのホールが移動して再結合するが、そのキャリア移動数は小さいため、半導体基板１１ｅ内で再結合できずに残留する蓄積キャリアは少なく、逆方向期間におけるリーク電流が小さくなる。なお、このような構造のダイオード４ａは、例えば図１８に示したような非接触型ＩＣカード１ａに適用可能である。なお、この図で図２と同一構成要素には同一の符号を付している。
【００５４】
また、上記の各実施の形態に係るダイオードでは、Ｎ型不純物領域１２等およびＰ型不純物領域１３等の平面形状を矩形にすることとして説明したが、円形その他の形状としてもよい。
【００５５】
また、上記の実施の形態に係るダイオードは非接触型ＩＣカードに適用されるものとして説明したが、用途はそのような非接触型ＩＣカードに限定されず、通常のＡＭ受信機が備える検波回路や、その他の整流回路にも適用することが可能である。
【００５６】
【発明の効果】
以上説明したように請求項１ないし請求項４のいずれか１に記載のダイオードまたは請求項５記載の非接触型ＩＣカードによれば、第２導電型不純物領域と半導体基板との境界面の面積を、第１導電型不純物領域および第２導電型不純物領域間への順方向電圧の印加によって起きる第２導電型不純物領域から半導体基板への電荷担体の移動を制限して電荷担体が半導体基板内に蓄積されるのを防止し得る大きさに設定するようにしたので、逆方向電圧が印加されたときに、半導体基板中に蓄積された電荷担体に起因する逆方向リーク電流の発生を抑制できる。したがって、整流に伴う電力の損失を低減することができ、整流効率が向上するという効果がある。
【００５７】
特に、請求項２記載のダイオードによれば、第１導電型不純物領域を、第２導電型不純物領域の周囲のすべてまたは一部を取り囲むように形成するようにしたので、第２導電型不純物領域と半導体基板との境界面の面積を小さくすることができ、蓄積キャリアに起因するリーク電流を低減することが容易である。
【００５８】
また、請求項３記載のダイオードによれば、第１導電型不純物領域および第２導電型不純物領域の不純物濃度を、半導体基板の不純物濃度よりも大きく、かつ、第１導電型不純物領域と第２導電型不純物領域との間に逆方向電圧が印加されたときに降伏現象が生じない程度に小さく設定するようにしたので、整流効率の向上のほかに、降伏現象を防止して整流素子としての信頼性を維持することができるという効果もある。
【００５９】
また、請求項４記載のダイオードによれば、第１導電型不純物領域および第２導電型不純物領域を、金属・酸化膜・半導体（ＣＭＯＳ）構造の半導体装置のＮウェルおよびＰウェルの製造工程において同時に形成するようにしたので、ダイオードを含む整流回路と他の信号処理回路等とを１チップのＣＭＯＳ半導体装置に混載可能となる。このため、整流効率の向上のほかに、半導体装置の小型化と、接続工程の簡略化によるコスト低減とを達成できるという効果もある。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るダイオードの構造を表すもので、（ａ）はその平面図、（ｂ）は断面図である。
【図２】図１のダイオードを適用して構成した非接触型ＩＣカードシステムの概略構成を表す図である。
【図３】図１のダイオードの順方向期間における作用を説明するための素子断面図である。
【図４】図１のダイオードの逆方向期間における作用を説明するための素子断面図である。
【図５】比較例としてのラテラル型ダイオードの構造を表すもので、（ａ）はその平面図、（ｂ）は断面図である。
【図６】図５のラテラル型ダイオードの順方向期間における作用を説明するための素子断面図である。
【図７】図５のラテラル型ダイオードの逆方向期間における作用を説明するための素子断面図である。
【図８】ダイオードの整流特性を測定するための回路例を表す回路図である。
【図９】通常のバイポーラプロセスで製造されたダイオードの整流特性を表す特性図である。
【図１０】図５に比較例として示したダイオードの整流特性を表す特性図である。
【図１１】図１のダイオードの整流特性を表す特性図である。
【図１２】ＣＭＯＳプロセスによって同一基板上に整流ダイオードとＣＭＯＳ素子とを形成してなる半導体装置の一例を表す断面図である。
【図１３】本発明の他の実施の形態に係るダイオードの構造を表す断面図である。
【図１４】本発明のさらに他の実施の形態に係るダイオードの構造を表す断面図である。
【図１５】本発明のさらに他の実施の形態に係るダイオードの構造を表す平面図である。
【図１６】本発明のさらに他の実施の形態に係るダイオードの構造を表す平面図である。
【図１７】本発明のさらに他の実施の形態に係るダイオードの構造を表すもので、（ａ）はその平面図、（ｂ）は断面図である。
【図１８】図１７のダイオードを適用して構成した非接触型ＩＣカードシステムの概略構成を表す図である。
【符号の説明】
１，１ａ…非接触型ＩＣカード、２…リーダライタ、３…受信コイル、４，４ａ…ダイオード、５…キャパシタ、６…負荷回路、７…送信コイル、１１，１１ａ，１１ｂ，１１ｅ，１０１…半導体基板、１２，１２ａ〜１２ｅ，１０２…Ｎ型不純物領域、１３，１３ａ〜１３ｅ，１０３…Ｐ型不純物領域、１５…交流信号源、１６…抵抗器、２０…ＰＭＯＳトランジスタ、２１…Ｎウェル、２２，２３…高濃度Ｐ型不純物領域（ソース・ドレイン）、２４，３４…ゲート絶縁膜、２５，３５…ゲート電極、３０…ＮＭＯＳトランジスタ、３１…Ｐウェル、３２，３３…高濃度Ｎ型不純物領域（ソース・ドレイン）、Ｖｆ…順方向電圧、Ｖｓ…正弦波信号、Ｖｄ…被検ダイオードの両端電圧
【図１】
0003968603.tif 000002
【図２】
0003968603.tif 000003
【図３】
0003968603.tif 000004
【図４】
0003968603.tif 000005
【図５】
0003968603.tif 000006
【図６】
0003968603.tif 000007
【図７】
0003968603.tif 000008
【図８】
0003968603.tif 000009
【図９】
0003968603.tif 000010
【図１０】
0003968603.tif 000011
【図１１】
0003968603.tif 000012
【図１２】
0003968603.tif 000013
【図１３】
0003968603.tif 000014
【図１４】
0003968603.tif 000015
【図１５】
0003968603.tif 000016
【図１６】
0003968603.tif 000017
【図１７】
0003968603.tif 000018
【図１８】
0003968603.tif 000019