(57)【特許請求の範囲】
【請求項１】
直交振幅変調信号用の復調器から出力されるＩＱ値をスクリーン上のＩＱ面内でグラフィックディスプレイするためのグラフィックディスプレイ装置であって、
データメモリー、
データメモリーに接続されディスプレー装置を制御するプロセッサー、
但しここでデータメモリーの各アドレスは個々のＩＱ値に割り当てられ、ディスプレイ装置の各ピクセルはデータメモリーの各アドレスに割り当てられ、各ＩＱ値に割り当てられた各情報は前記データメモリーの各アドレスに格納されているものである、
及び
復調器のＩＱ出力に直接に接続され、各ＩＱ値に対してデータメモリー内にそれに伴うＩＱ値アドレスを決めるように構成されたプロセッサー、
をそれぞれ具備したグラフィックディスプレー装置。
【請求項２】
対応するＩＱ値が発生すると、各指定ピクセル保持時間がデータメモリーの各アドレスにしたがってそれぞれ格納されることを特徴とする
請求項１に記載のグラフィックディスプレー装置。
【請求項３】
データメモリーの各アドレスに周波数が格納され、その周波数に対応するアドレス、したがってそれに対応するピクセル、が指定取得時間内に決定されることを特徴とする
請求項１または２に記載のグラフィックディスプレー装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直交振幅変調信号に対する復調器のＩＱ値を図的に（グラフィカリーに）表示するための構成に関する。
【０００２】
【従来の技術】
直交振幅変調信号に対する復調器のＩＱ値を図的に表示する構成は、例えばヒューレットパッカード社のベクトル信号アナライザーＨＰ８９４００−８のデータシートなどにより既知である。ＱＡＭ復調器のＩＱ出力からシリアルに出力されるＩＱ値は、それらの発生順にデータメモリーに、順次一時的に格納され、その後プロセッサーによって読み出され、モニタースクリーン上のＩＱ座標（Ｘ−Ｙ座標）上に図的に表示される。
【０００３】
【発明が解決しようとする課題】
上記の目的を達成するためには、これまで大容量のデータメモリーが必要であった。たとえば、４０９６個の信号状態に対してさえ４ＭＢのデータメモリーが必要となる（例えば前記のヒューレットパッカード社のデータシートの４ページ参照）。 さらに、この既知の構成では、送信機と受信機との間でのデータ伝送中に起こり得るエラーを測定するのに非常に複雑な方法が必要であった。
【０００４】
【発明の目的】
本発明の目的は簡単で経済的な構成を持ち、その上、ＩＱ値の操作と評価の一般的な方法を可能とする構成を提供することにある。
一般的な用語で云えば、本発明は、直交振幅変調信号用の復調器から出力されるＩＱ値をスクリーン上のＩＱ面内でグラフィックディスプレイするための構成である。その構成はデータメモリーとディスプレー装置を制御するプロセッサーを具備する。個々のＩＱ値がデータメモリーの各アドレスに割り当てられ、ディスプレイ装置の各ピクセルもデータメモリーの各アドレスに割り当てられる。各ＩＱ値に割り当てられる情報は、このデータメモリーの各アドレスに格納される。プロセッサーは復調器のＩＱ出力に直接に接続され、それに伴うＩＱ値アドレスを各ＩＱ値に対してデータメモリー内に決定するよう構成されている。
【０００５】
【課題を解決するための手段】
第１の発明のグラフィックディスプレイ装置は、
直交振幅変調信号用の復調器から出力されるＩＱ値をスクリーン上のＩＱ面内でグラフィックディスプレイするためのグラフィックディスプレイ装置であって、
データメモリー、
データメモリーに接続されディスプレー装置を制御するプロセッサー、
但しここでデータメモリーの各アドレスは個々のＩＱ値に割り当てられ、ディスプレイ装置の各ピクセルはデータメモリーの各アドレスに割り当てられ、各ＩＱ値に割り当てられた各情報は前記データメモリーの各アドレスに格納されているものである、
及び
復調器のＩＱ出力に直接に接続され、各ＩＱ値に対してデータメモリー内にそれに伴うＩＱ値アドレスを決めるように構成されたプロセッサー、
をそれぞれ具備したグラフィックディスプレー装置である。
【０００６】
第２の発明のグラフィックディスプレー装置は、第１の発明においてさらに、対応するＩＱ値が発生すると、各指定ピクセル保持時間がデータメモリーの各アドレスにしたがってそれぞれ格納されることを特徴とする。
【０００７】
第３の発明のグラフィックディスプレー装置は第１または第２の発明においてさらに、
データメモリーの各アドレスに周波数が格納され、その周波数に対応するアドレスしたがってそれに対応するピクセルが、指定取得時間内に決定されることを特徴とする。
【０００８】
【発明の作用効果】
本発明によれば指定されたピクセル保持時間が、それに対応するＩＱ値の発生に応じてデータメモリーの各アドレス格納される。
データメモリーの各アドレスに周波数が格納されており、そのアドレス、したがって、それに対応するＩＱ値が、指定された取得時間に決められている。
本発明の構成によればデータメモリーの各々のアドレスが個々のディジタル化されたＩＱ値に割り当てられる。したがって、個々のＩＱ値に割り当てられた個々のピクセルに対してそれぞれに情報をたくわえることが可能となる。その一つの適用法は、所望のピクセル保持時間を各アドレスごとに格納することである。他の一つの適用法は、各アドレスに所定の周波数を格納して、その周波数によって、それに対応するアドレスが、したがって、それに対応するＩＱ値が、指定された取得時間の期間中発生するようにすることである。
【０００９】
上の２つの有利な可能性に加えて、各アドレスに任意の付加的な情報を格納することもできる。これらの情報は各ピクセルのディスプレイの際に、たとえば、ピクセルの明るさを変えるとか、色を変えるとかして扱うことができる。
本発明の構成では、データメモリーとして、比較的小さなメモリー容量のものがあれば十分である。たとえば、８ビット量子化ＩＱ値に対して、ただ一つの６５、５３６ワードのデータメモリーを要するだけである。それでも、本発明の構成によれば、ＩＱ位相エラーやＩＱ振幅不均一性など、あるいは搬送波抑圧度などの変調器発振側エラーが測定できるだけでなく、送信側と受信側間の伝送路上でのエラー、たとえば、位相ジッター、正弦波干渉、ＳＮ比、あるいは、ベクトルエラーの大きさ（ＶＥＭ）、ＲＭＳ（２乗平均根）、ピークなどの測定もできる。
【００１０】
【発明の実施の形態】
本発明の新規な特徴は、添付の特許請求範囲で詳しく述べてある。本発明の更なる目的ならびに利点は添付の単一の図面を参照した以下の記述によってよく理解される。
上記単一の図面は、ディスプレイ装置のスクリーン７上のＩＱ面内における直交振幅変調（ＱＡＭ）信号の１つの状態のグラフィックディスプレイについての構成を示している。ＱＡＭ受信器（それ自体は既知であるから、詳細は図示されていない）の変調器２のＩ（同相）ならびにＱ（直交位相）信号の出力端１はデータ線３を通してディジタル信号プロセッサー５の入力端４に直接接続されている。ＩＱ面内の信号状態に関連する位置は、シリアルに供給されるこれらのＩならびにＱ値から信号プロセッサー５によって与えられる。ＩＱ面内の対応する信号状態はデータ線６を通してディスプレイ装置のスクリーン７上にディスプレイされる。ディスプレイ装置は、たとえばＬＣ（液晶）ディスプレイであってよい。さらに、プロセッサー５はデータ線８を通してデータメモリー９に接続されている。データメモリー９の各アドレスは各ＩＱ値に割り当てられている。図示の本実施例では、スクリーン上のＩＱ面内にディスプレイされる状態図は２５６×２５６＝６５，５３６個のＩＱ値と同じ数のピクセル（スクリーン上の点）を有している。したがって、スクリーン上のいずれの１個のピクセル位置も１６ビットで指定できる。データメモリー９はその１部に６５，５３６個のアドレスを持ち、その各アドレスは、同様に１６ビットで指定できる。各アドレスに対する任意の情報をデータメモリー９の各アドレスに格納することができる。
【００１１】
本発明の構成の第１の動作の可能性は、各ピクセルをスクリーン上で表示しようとする時間についての情報をデータメモリー９の各アドレスにしたがって格納することを含んでいる。もし、たとえば、ユーザーが１秒ごとのリフレッシュレートで２０秒のピクセル保持時間を要求したとすれば、測定ピクセルに割り当てられたデータメモリー９の各アドレス内に２０という数が格納される。これはたとえば、データメモリー９の各メモリーセルに割り当てられた保持時間設定装置１０を通じてユーザーによって入力できる。ＩＱ値がプロセッサー５によってスクリーン７上にディスプレイされている間、データメモリー９の各アドレスの内容はそれぞれに読み出されている。もし割り当てられたアドレスの内容がゼロよりも大きければ、ピクセルはディスプレイ上にディスプレイされる。もしあるピクセルがプロセッサー５によってスクリーン上にディスプレイされたならば、メモリーセルの内容はその時同時に、その割り当てられたアドレス上で１だけ減じられる。
【００１２】
ここでの説明に選んだ例で、ピクセルは２０回ディスプレイを繰り返して指定された保持時間に達すると、もうそれ以上スクリーン上にディスプレイすることはしない。モニターしているＩＱ値の更新が起こると、このアドレスのメモリーセルに再び数２０がロード（記憶）され、このピクセルの更新の発生が既に選択されている保持時間でディスプレイされる。保持時間は任意に大きくできるので、無限に長い保持時間の指定も可能である。この場合には、毎回の読み出しの度のメモリーセル内容の減算は省略される。
【００１３】
ディスプレイ装置のもう１つの動作の可能性は、指定の取得時間内に各アドレスへの信号状態の更新がどの程度頻繁に起こるかを格納することを含む。指定取得時間は制御スイッチ１１によって設定できる。もしもプロセッサー５によってデータメモリーのこのアドレスに、したがってまた各ピクセル位置に、割り当てられているＩＱ値がそれぞれ決められると、上の指定時間の枠内にメモリーアドレスの内容はデータメモリー９のアドレス上で、プロセッサー５によってそれぞれ１ずつ加算される。このようにして、データメモリーの各アドレスに周波数が格納され、それに対応するアドレスが、したがって、それに伴うピクセルがそれぞれ発生する。広範囲のエラー計算が以上のような基礎の上に実行可能となるのである。
【００１４】
上に述べてきた実施例では、６４ＱＡＭ信号の信号状態がディスプレイ装置７のスクリーン上にディスプレイされる。これによって、ユーザーは用いられている変調のタイプとその品質を知ることができる。
本発明はここに図示された装置の詳細な記述に限定されるものではない。これ以外の変形や応用も考えられる。以上に述べてきた発明の主旨と範囲から逸脱することなく、以上に述べてきた装置に対して、述べてきた以外の変形が可能である。したがって、上に図示した主題は説明のためのものであって、それに限られる意味で用いたものではないことに留意すべきである。
【図面の簡単な説明】
【図１】本発明を図式的に説明するブロック図である。
【符号の説明】
２  変調器
５  信号プロセッサー
６  データ線
７  スクリーン
９  データメモリ
１０  保持時間設定装置
１１  制御スイッチ
【図１】
0003927635.tif 000002