(57)【特許請求の範囲】
【請求項１】
２つのトランジスタにより差動増幅回路が構成されてなる差動入力段が複数設けられると共に、これら複数の差動入力段の各々の正入力端子が相互に接続されて共通の入力端子とされ、
前記複数の差動入力段の内、一の差動入力段の動作時の電流供給が可能に構成されてなる電流源が、前記複数の差動入力段の内、所望するいずれか一つの差動入力段に対して選択的に電流供給可能となるようにスイッチ手段と共に設けられ、
前記複数の差動入力段に対して共用の終段増幅部が設けられ、
前記終段増幅部と最終回路出力端子との間に抵抗器が、前記出力端子とグランドとの間にコンデンサが、それぞれ設けられ、
前記抵抗器は前記複数の差動入力段の数に応じた外部との接続点が設けられ、当該複数の接続点には前記複数の差動入力段の負入力端子がそれぞれ接続されてなることを特徴とする時定数切り替え回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、時定数の切り替えを要する回路に係り、特に、構成の簡素化等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の回路としては、例えば、図２に示されたような構成を有してなるスイッチオペアンプが公知・周知となっている。
すなわち、以下、同図を参照しつつこの従来回路について説明すれば、まず、この従来回路は、例えば、オーディオ信号用フィルタ回路として用いられるもので、スイッチ４９の切り替えによって、２つの異なる通過特性が得られるようになっているものである。
より具体的には、スイッチ４９が一方の端子４９ａへ切り替えられて、電流源５０がこの一方の端子４９ａへ接続された場合には、第１及び第２のｐｎｐ型トランジスタ４１，４２による差動増幅回路が入力段として動作することとなり、その入力側に設けられた第１の抵抗器４５及び第１のコンデンサ４７による時定数回路によって通過信号に対する特性が定まるものとなっている。
一方、スイッチ４９が他方の端子４９ｂへ切り替えられて、電流源５０がこの他方の端子４９ｂへ接続された場合には、第３及び第４のｐｎｐ型トランジスタ４３，４４による差動増幅回路が入力段として動作することとなり、その入力側に設けられた第２の抵抗器４６及び第２のコンデンサ４８による時定数回路によって通過信号に対する特性が定まるものとなっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来回路においては、必要とされる時定数に応じた数の時定数回路を設ける構成となっているため、素子数が多くなるだけでなく、一般に集積回路、特にオーディオ信号を扱う集積回路においては、コンデンサの容量が大きくなり、そのため、いわゆる外付けとする必要が生じるが、時定数回路の数に応じた分だけのコンデンサを外付けするとすると、そのための接続端子も増やす必要があり、パッケージコストの増加と共に実装面積、実装コストの増加をも招くという問題があった。
本発明は、上記実状に鑑みてなされたもので、時定数切り替えのための素子数が極力少なく、従来に比して集積回路化におけるパッケージコストや実装面積、また、実装コストを削減することができる時定数切り替え回路を提供するものである。
【０００４】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る時定数切り替え回路は、
２つのトランジスタにより差動増幅回路が構成されてなる差動入力段が複数設けられると共に、これら複数の差動入力段の各々の正入力端子が相互に接続されて共通の入力端子とされ、
前記複数の差動入力段の内、一の差動入力段の動作時の電流供給が可能に構成されてなる電流源が、前記複数の差動入力段の内、所望するいずれか一つの差動入力段に対して選択的に電流供給可能となるようにスイッチ手段と共に設けられ、
前記複数の差動入力段に対して共用の終段増幅部が設けられ、
前記終段増幅部と最終回路出力端子との間に抵抗器が、前記出力端子とグランドとの間にコンデンサが、それぞれ設けられ、
前記抵抗器は前記複数の差動入力段の数に応じた外部との接続点が設けられ、当該複数の接続点には前記複数の差動入力段の負入力端子がそれぞれ接続されてなるものである。
【０００５】
かかる構成においては、スイッチ手段により電流源が接続される差動入力段が切り替えられ、それによって終段増幅部の出力側に設けられた抵抗器と複数の差動入力段の負入力端子との接続点の内、電流源が接続された差動入力段の負入力端子との接続点がイマジナリーショートされることとなり、抵抗器の抵抗値とコンデンサの容量値による時定数が見かけ上変更された状態とすることができ、一つのコンデンサを時定数の変更に共用できるため、従来に比してより素子数が少なく、集積回路化におけるパッケージコストや実装面積、また、実装コストを削減することができることとなるものである。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における回路構成について、図１を参照しつつ説明する。
本発明の実施の形態における時定数切り替え回路は、いわゆるスイッチオペアンプに適用されたもので、次述するように構成されたものとなっている。
すなわち、時定数切り替え回路は、２つの差動入力段１０１，１０２と、これら２つの差動入力段１０１，１０２に共用される終段増幅部１０３と、時定数回路１０４とに大別されると共に、スイッチ７による定電流源６の接続の切り替えによって、２つの差動入力段１０１，１０２のいずれか一方を選択的に動作状態とすることができるようになっているものである。
一方の差動入力段１０１は、ｐｎｐ型第１及び第２のトランジスタ１，２により、他方の差動入力段１０２は、ｐｎｐ型第３及び第４のトランジスタ３，４により差動増幅回路が形成されたものとなっている。
【０００７】
具体的には、一方の差動入力段１０１は、ｐｎｐ型第１及び第２のトランジスタ１，２のエミッタ同士が相互に接続されると共にスイッチ７の一方の切替端子７ｂに接続される一方、他方の差動入力段１０２は、ｐｎｐ型第３及び第４のトランジスタ３，４のエミッタ同士が相互に接続されると共にスイッチ７の他方の切替端子７ｃに接続されたものとなっている。
ここで、スイッチ手段としてのスイッチ７は、切替接点７ａが一方の切替端子７ｂ又は他方の切替端子７ｃのいずれか一方に選択的に切り替え、接続されるよう構成されてなるもので、切替接点７ａには、定電流源６が接続されたものとなっている。
【０００８】
また、ｐｎｐ型第１のトランジスタ１のベースは、入力端子２１に接続されると共に、ｐｎｐ型第３のトランジスタ３のベースに接続されたものとなっている。ここで、ｐｎｐ型第１のトランジスタ１のベースは、一方の差動入力段１０１の正入力端子となり、ｐｎｐ型第３のトランジスタ３の各々のベースは、他方の差動入力段１０２の正入力端子となる。
さらに、ｐｎｐ型第１のトランジスタ１のコレクタは、ｐｎｐ型第３のトランジスタ３のコレクタと共に終段増幅部１０３としての終段用オペアンプ５の一方の入力端子に接続される一方、ｐｎｐ型第２のトランジスタ２のコレクタは、ｐｎｐ型第４のトランジスタ４のコレクタと共に終段用オペアンプ５の他方の入力端子に接続されたものとなっている。
終段用オペアンプ５は、それ自体は公知・周知の構成を有してなるものであり、その出力端子と最終回路出力端子２２との間には、次述するように時定数回路１０４が接続されている。
【０００９】
すなわち、時定数回路１０４は、直列接続された第１及び第２の抵抗器１１，１２と、コンデンサ１３を有して構成されたものとなっている。直列接続された第１及び第２の抵抗器１１，１２の一方の端部、すなわち、第１の接続点３１ａは、先のｐｎｐ型第２のトランジスタ２のベース（負入力端子）と共に終段用オペアンプ５の出力端子に接続される一方、直列接続された第１及び第２の抵抗器１１，１２の他方の端部は、最終回路出力端子２２に接続され、この最終回路出力端子２２とグランドとの間に、コンデンサ１３が接続されたものとなっている。
また、第１の抵抗器１１と第２の抵抗器１２の相互の接続点、すなわち、第２の接続点３１ｂには、先のｐｎｐ型第４のトランジスタ４のベース（負入力端子）が接続されたものとなっている。
【００１０】
次に、かかる構成における動作について説明する。
まず、前提条件として、終段用オペアンプ５には、図示されない電源により電源電圧が供給されることとする。
最初に、スイッチ７の切替接点７ａが一方の切替端子７ｂ側に切り替えられている場合について説明すれば、この場合、２つの差動入力段１０１，１０２の内、一方の差動入力段１０１が動作状態となり、入力端子２１に印加された入力信号は、一方の差動入力段１０１による差動増幅が施されて、終段用オペアンプ５に入力されることとなる。この場合、一方の差動入力段１０１を構成するｐｎｐ型第２のトランジスタ２のベースが終段用オペアンプ５の出力端に接続されているため、この接続点３１ａは、イマジナリーショートされることとなる。
そして、終段用オペアンプ５により増幅出力された信号は、第１及び第２の抵抗器１１，１２の抵抗値及びコンデンサ１３の容量値で定まる時定数に応じたフィルタ作用が施されて最終回路出力端子２２から出力されることとなる。
【００１１】
次に、スイッチ７の切替接点７ａが他方の切替端子７ｃ側に切り替えられた場合は、２つの差動入力段１０１，１０２の内、他方の差動入力段１０２が動作状態となり、入力端子２１に印加された入力信号は、他方の差動入力段１０２による差動増幅が施されて、終段用オペアンプ５に入力されることとなる。この場合、他方の差動入力段１０２を構成するｐｎｐ型第４のトランジスタ４のベースが第１及び第２の抵抗器１１，１２の相互の接続点に接続されているため、この接続点３１ｂは、イマジナリーショートされることとなる。
したがって、この場合、終段用オペアンプ５により増幅出力された信号は、第２の抵抗器１２の抵抗値及びコンデンサ１３の容量値で定まる時定数に応じたフィルタ作用が施されて最終回路出力端子２２から出力されることとなる。
【００１２】
なお、上記構成においては、終段用オペアンプ５の出力端子と最終回路出力端子２２との間に接続される抵抗器を、第１の抵抗器１１と第２の抵抗器１２とに分けた、すなわち、それぞれ別体のものとしたが、一つの抵抗器として、所望する抵抗値となる箇所に外部との接続のためのタップ（接続点）を設けたような構成のものを用いるようにしても勿論よいものである。
また、上記構成においては、トランジスタとしてｐｎｐ型トランジスタを用いたが、勿論これに限定される必要はなく、例えば、ｎｐｎ型トランジスタで構成してもよく、さらには、バイポーラトランジスタだけではなく、電界効果トランジスタを用いて構成してもよいものである。
【００１３】
【発明の効果】
以上、述べたように、本発明によれば、複数の時定数を切り替える回路における時定数設定用のコンデンサの数を極力減らすことができるような構成としたので、時定数の切り替えにおいてコンデンサを共有することが可能となり、そのため、従来に比してより素子数が少なく、集積回路化におけるパッケージコストや実装面積、また、実装コストを削減することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における時定数切り替え回路の回路構成例を示す回路図である。
【図２】従来回路の一回路構成例を示す回路図である。
【符号の説明】
６…定電流源
７…スイッチ
１１…第１の抵抗器
１２…第２の抵抗器
１３…コンデンサ
２１…入力端子
２２…最終回路出力端子
１０１…一方の差動入力段
１０２…他方の差動入力段
１０３…終段増幅部
１０４…時定数回路
【図１】
0003936881.tif 000002
【図２】
0003936881.tif 000003