(57)【特許請求の範囲】
【請求項１】
動作の中心となる基準温度Ｔ0に対する周囲温度Ｔの温度差（Ｔ−Ｔ0）に伴って変化する１次信号を入力し、前記基準温度Ｔ0に対して前記周囲温度Ｔが高温のときに、温度差｜（Ｔ−Ｔ0）｜に比例した入力電流Ｉ1を生成する第１の入力電流生成手段と、
前記１次信号を入力し、前記基準温度Ｔ0に対して前記周囲温度Ｔが低温のときに、前記温度差｜（Ｔ−Ｔ0）｜に比例した前記入力電流Ｉ1を生成する第２の入力電流生成手段と、
前記１次信号を入力し、温度変化に対して略一定の温度補償用の基準電流Ｉｒを生成する基準電流生成手段と、
３段の第１、第２及び第３のバイポーラトランジスタにより構成され、前記入力電流Ｉ1を前記第１のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅ１に変換し、前記第２及び第３のバイポーラトランジスタにより前記電圧Ｖｂｅ１を３倍に増幅して電圧３Ｖｂｅ１を生成する第１の対数増幅器と、
２段の第４及び第５のバイポーラトランジスタにより構成され、前記基準電流Ｉｒを前記第４のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記第５のバイポーラトランジスタにより前記電圧Ｖｂｅｒを２倍に増幅して電圧２Ｖｂｅｒを生成する第２の対数増幅器と、
前記電圧３Ｖｂｅ１及び前記電圧２Ｖｂｅｒを入力し、前記電圧３Ｖｂｅ１から前記電圧２Ｖｂｅｒを減算して電圧Ｖｂｅ（＝３Ｖｂｅ１−２Ｖｂｅｒ）を求め、電圧／電流変換用の指数増幅器を構成する第６のバイポーラトランジスタのベース・エミッタ間に前記電圧Ｖｂｅを印加して、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2に変換し、前記エミッタ電流Ｉ2に対応した３次信号を出力する出力手段と、
を備えたことを特徴とする３次関数発生回路。
【請求項２】
動作の中心となる基準温度Ｔ0に対する周囲温度Ｔの温度差（Ｔ−Ｔ0）に伴って変化する１次信号を入力し、前記基準温度Ｔ0に対して前記周囲温度Ｔが高温のときに、温度差｜（Ｔ−Ｔ0）｜に比例した入力電流Ｉ1を生成する第１の入力電流生成手段と、
前記１次信号を入力し、前記基準温度Ｔ0に対して前記周囲温度Ｔが低温のときに、前記温度差｜（Ｔ−Ｔ0）｜に比例した前記入力電流Ｉ1を生成する第２の入力電流生成手段と、
前記１次信号を入力し、温度変化に対して略一定の温度補償用の基準電流Ｉｒを生成する基準電流生成手段と、
２段の第１及び第２のバイポーラトランジスタにより構成され、前記入力電流Ｉ1を前記第１のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅ１に変換し、前記第２のバイポーラトランジスタにより前記電圧Ｖｂｅ１を２倍に増幅して電圧２Ｖｂｅ１を生成する第１の対数増幅器と、
２段の第３及び第４のバイポーラトランジスタにより構成され、前記基準電流Ｉｒを前記第３のバイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記第４のバイポーラトランジスタにより前記電圧Ｖｂｅｒを２倍に増幅して電圧２Ｖｂｅｒを生成する第２の対数増幅器と、
前記電圧２Ｖｂｅｒ及び前記電圧Ｖｂｅ１を入力し、前記電圧２Ｖｂｅｒから前記電圧Ｖｂｅ１を減算して電圧（２Ｖｂｅｒ−Ｖｂｅ１）を求める演算手段と、
前記電圧２Ｖｂｅ１及び前記電圧（２Ｖｂｅｒ−Ｖｂｅ１）を入力し、前記電圧２Ｖｂｅ１から前記電圧（２Ｖｂｅｒ−Ｖｂｅ１）を減算して電圧Ｖｂｅ（＝３Ｖｂｅ１−２Ｖｂｅｒ）を求め、電圧／電流変換用の指数増幅器を構成する第５のバイポーラトランジスタのベース・エミッタ間に前記電圧Ｖｂｅを印加して、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2 に変換し、前記エミッタ電流Ｉ2に対応した３次信号を出力する出力手段と、
を備えたことを特徴とする３次関数発生回路。
【請求項３】
周囲温度Ｔに対応した温度信号を入力し、動作の中心となる基準温度Ｔ0に対する前記周囲温度Ｔの温度差（Ｔ−Ｔ0）に伴って変化する１次信号を生成する１次関数発生回路と、
前記１次信号を入力し、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2に対応した３次信号を出力する請求項１又は２記載の３次関数発生回路と、
前記温度信号及び前記３次信号を入力し、発振周波数の温度補償用の制御電圧を生成する制御電圧生成回路と、
前記制御電圧を入力し、前記制御電圧によって発振周波数が制御される電圧制御圧電発振器と、
を備えたことを特徴とする温度補償圧電発振器。
【請求項４】
前記電圧制御圧電発振器は、電圧制御水晶発振器である請求項３記載の温度補償圧電発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周囲温度に対応した温度信号の３乗に対応する３次信号を生成する３次関数発生回路と、この３次関数発生回路を用い、周囲温度の変化にかかわらず、発振周波数を一定値に維持することができる温度補償水晶発振器（以下「ＴＣＸＯ」という。）等の温度補償圧電発振器とに関するものである。
【０００２】
【従来の技術】
従来、周囲温度に応じて３次関数的に変化する信号を生成する回路は、温度補償を必要とするＴＣＸＯ等の種々の回路に用いられている。
図２は、従来のＴＣＸＯの一例を示す構成図である。
このＴＣＸＯは、制御電圧Ｖｃによって発振信号ＯＵＴの周波数が制御される電圧制御水晶発振器（以下「ＶＣＸＯ」という。）１０と、周囲温度によるＶＣＸＯ１０の周波数変動を補正するための制御電圧Ｖｃを生成する補償電圧生成回路２０とで構成されている。
【０００３】
ＶＣＸＯ１０は、反転増幅回路を構成するインバータ１１と、このインバータ１１の出力信号を入力側に帰還して連続した発振信号ＯＵＴを得るための水晶振動子１２及び帰還抵抗１３を有している。インバータ１１の出力端子とグラウンド（以下「ＧＮＤ」という。）との間には、負荷キャパシタ１４が接続され、更にインバータ１１の入力端子とＧＮＤとの間に、負荷キャパシタ１５とＮチャネル型ＭＯＳＦＥＴ（以下「ＮＭＯＳ」という。）、ＯＭＯＳ、ＤＭＯＳ等のＦＥＴ１６との直列回路が接続されている。そして、ＦＥＴ１６のゲートに、補償電圧生成回路２０から制御電圧Ｖｃが与えられるようになっている。水晶振動子１２の固有振動数は、一般的に周囲温度に応じて３次関数的に変化する特性を有しており、このＶＣＸＯ１０の発振信号ＯＵＴの周波数は、インバータ１１の入力側に接続されたＦＥＴ１６のオン抵抗の値によって制御できるようになっている。
【０００４】
一方、補償電圧生成回路２０は、周囲温度に影響されず一定の電圧を発生する定電圧発生部２１を有しており、この定電圧発生部２１の出力端子にサーミスタ２２，２３の一端が接続されている。サーミスタ２２の他端はノードＮ１に接続され、サーミスタ２３の他端は可変抵抗２４を介してノードＮ２に接続されている。ノードＮ１とＮ２間には可変抵抗２５が接続されている。ノードＮ２にはサーミスタ２６及び可変抵抗２７の一端が接続され、これらのサーミスタ２６及び可変抵抗２７の他端が、ノードＮ３に接続されている。ノードＮ３は、可変抵抗２８を介してＧＮＤに接続されている。そして、ノードＮ１から制御電圧Ｖｃが出力されてＶＣＸＯ１０に与えられるようになっている。
【０００５】
このようなＴＣＸＯでは、補償電圧生成回路２０内のサーミスタ２２，２３，２６の抵抗値は、周囲温度に応じて２次関数的に変化する。従って、サーミスタの温度特性を利用して、水晶振動子１２の固有振動数の変化を打ち消すような逆特性の３次関数的な制御電圧Ｖｃを生成するように、可変抵抗２４，２５，２７，２８の値を調整している。これにより、このＴＣＸＯは、周囲温度の変化にかかわらず、発振周波数を一定値に維持することができるようになっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の回路では、複数の可変抵抗２４，２５，２７，２８の調整によって３次関数的な制御電圧Ｖｃを生成しているので、精度良く温度補償をすることが困難であった。
本発明は、前記従来技術が持っていた課題を解決し、集積回路化が容易で、精度の良い３次関数発生回路と、これを用いた温度補償圧電発振器を提供するものである。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、３次関数発生回路において、第１、第２の入力電流生成手段と、基準電流生成手段と、第１、第２の対数増幅器と、出力手段とを備えている。
前記第１の入力電流生成手段は、動作の中心となる基準温度Ｔ0に対する周囲温度Ｔの温度差（Ｔ−Ｔ0）に伴って変化する１次信号を入力し、前記基準温度Ｔ0に対して前記周囲温度Ｔが高温のときに、温度差｜（Ｔ−Ｔ0）｜に比例した入力電流Ｉ1を生成するものである。前記第２の入力電流生成手段は、前記１次信号を入力し、前記基準温度Ｔ0に対して前記周囲温度Ｔが低温のときに、前記温度差｜（Ｔ−Ｔ0）｜に比例した前記入力電流Ｉ1を生成するものである。前記基準電流生成手段は、前記１次信号を入力し、温度変化に対して略一定の温度補償用の基準電流Ｉｒを生成するものである。
前記第１の対数増幅器は、３段の第１、第２及び第３のバイポーラトランジスタ（以下「ＴＲ」という。）により構成され、前記入力電流Ｉ1を前記第１のＴＲのベース・エミッタ間電圧Ｖｂｅ１に変換し、前記第２及び第３のＴＲにより前記電圧Ｖｂｅ１を３倍に増幅して電圧３Ｖｂｅ１を生成する回路である。前記第２の対数増幅器は、２段の第４及び第５のＴＲにより構成され、前記基準電流Ｉｒを前記第４のＴＲのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記第５のＴＲにより前記電圧Ｖｂｅｒを２倍に増幅して電圧２Ｖｂｅｒを生成する回路である。
更に、出力手段は、前記前記電圧３Ｖｂｅ１及び前記電圧２Ｖｂｅｒを入力し、前記電圧３Ｖｂｅ１から前記電圧２Ｖｂｅｒを減算して電圧Ｖｂｅ（＝３Ｖｂｅ１−２Ｖｂｅｒ）を求め、電圧／電流変換用の指数増幅器を構成する第６のＴＲのベース・エミッタ間に前記電圧Ｖｂｅを印加して、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2に変換し、前記エミッタ電流Ｉ2に対応した３次信号を出力するものである。
【００１０】
このような構成を採用したことにより、１次信号が入力されると、第１又は第２の入力電流生成手段により、温度差｜（Ｔ−Ｔ0）｜に比例した入力電流Ｉ1が生成され、基準電流生成手段により、温度補償用の基準電流Ｉｒが生成される。入力電流Ｉ1は、第１の対数増幅器内で第１のＴＲのベース・エミッタ間電圧Ｖｂｅ１に変換された後、この電圧Ｖｂｅ１が第２及び第２のＴＲによって３倍に増幅される。基準電流Ｉｒは、第２の対数増幅器内で第４のＴＲのベース・エミッタ間電圧Ｖｂｅｒに変換された後、この電圧Ｖｂｅｒが第５のＴＲによって２倍に増幅される。そして、出力手段により、電圧３Ｖｂｅ１から電圧２Ｖｂｅｒが減算されて電圧Ｖｂｅ（＝３Ｖｂｅ１−２Ｖｂｅｒ）が求められ、この電圧Ｖｂｅが第６のＴＲのベース・エミッタ間に印加され、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2に変換された後、このエミッタ電流Ｉ2が３次信号として出力される。
【００１１】
第２の発明は、３次関数発生回路において、第１、第２の入力電流生成手段と、基準電流生成手段と、第１、第２の対数増幅器と、演算手段と、出力手段とを備えている。
前記第１の入力電流生成手段は、動作の中心となる基準温度Ｔ0に対する周囲温度Ｔの温度差（Ｔ−Ｔ0）に伴って変化する１次信号を入力し、前記基準温度Ｔ0に対して前記周囲温度Ｔが高温のときに、温度差｜（Ｔ−Ｔ0）｜に比例した入力電流Ｉ1を生成するものである。前記第２の入力電流生成手段は、前記１次信号を入力し、前記基準温度Ｔ0に対して前記周囲温度Ｔが低温のときに、前記温度差｜（Ｔ−Ｔ0）｜に比例した前記入力電流Ｉ1を生成するものである。前記基準電流生成手段は、前記１次信号を入力し、温度変化に対して略一定の温度補償用の基準電流Ｉｒを生成するものである。
前記第１の対数増幅器は、２段の第１及び第２のＴＲにより構成され、前記入力電流Ｉ1を前記第１のＴＲのベース・エミッタ間電圧Ｖｂｅ１に変換し、前記第２のＴＲにより前記電圧Ｖｂｅ１を２倍に増幅して電圧２Ｖｂｅ１を生成する回路である。前記第２の対数増幅器は、２段の第３及び第４のＴＲにより構成され、前記基準電流Ｉｒを前記第３のＴＲのベース・エミッタ間電圧Ｖｂｅｒに変換し、前記第４のＴＲにより前記電圧Ｖｂｅｒを２倍に増幅して電圧２Ｖｂｅｒを生成する回路である。前記演算手段は、前記電圧２Ｖｂｅｒ及び前記電圧Ｖｂｅ１を入力し、前記電圧２Ｖｂｅｒから前記電圧Ｖｂｅ１を減算して電圧（２Ｖｂｅｒ−Ｖｂｅ１）を求めるものである。
更に、前記出力手段は、前記電圧２Ｖｂｅ１及び前記電圧（２Ｖｂｅｒ−Ｖｂｅ１）を入力し、前記電圧２Ｖｂｅ１から前記電圧（２Ｖｂｅｒ−Ｖｂｅ１）を減算して電圧Ｖｂｅ（＝３Ｖｂｅ１−２Ｖｂｅｒ）を求め、電圧／電流変換用の指数増幅器を構成する第５のＴＲのベース・エミッタ間に前記電圧Ｖｂｅを印加して、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2 に変換し、前記エミッタ電流Ｉ2に対応した３次信号を出力するものである。
【００１２】
このような構成を採用したことにより、１次信号が入力されると、第１又は第２の入力電流生成手段により、温度差｜（Ｔ−Ｔ0）｜に比例した入力電流Ｉ1が生成され、基準電流生成手段によって温度補償用の基準電流Ｉｒが生成される。入力電流Ｉ1は、第１の対数増幅器内で第１のＴＲのベース・エミッタ間電圧Ｖｂｅ１に変換された後、この電圧Ｖｂｅ１が第２のＴＲによって２倍に増幅される。基準電流Ｉｒは、第２の対数増幅器内で第３のＴＲのベース・エミッタ間電圧Ｖｂｅｒに変換された後、この電圧Ｖｂｅｒが第４のＴＲによって２倍に増幅される。そして、演算手段により、電圧２Ｖｂｅｒから電圧Ｖｂｅ１が減算されて電圧（２Ｖｂｅｒ−Ｖｂｅ１）が求められる。その後、出力手段により、電圧２Ｖｂｅ１から電圧（２Ｖｂｅｒ−Ｖｂｅ１）が減算されて電圧Ｖｂｅ（＝３Ｖｂｅ１−２Ｖｂｅｒ）が求められ、この電圧Ｖｂｅが第５のＴＲのベース・エミッタ間に印加され、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2に変換され、このエミッタ電流Ｉ2が３次信号として出力される。
【００１３】
第３の発明は、温度補償圧電発振器において、周囲温度に対応した温度信号を入力し、動作の中心となる基準温度Ｔ0に対する周囲温度Ｔの温度差（Ｔ−Ｔ0）に伴って変化する１次信号を生成する１次関数発生回路と、前記１次信号を入力し、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2に対応した３次信号を出力する第１又は第２の発明の３次関数発生回路と、前記温度信号及び前記３次信号を入力し、発振周波数の温度補償用の制御電圧を生成する制御電圧生成回路と、前記制御電圧を入力し、この制御電圧によって発振周波数が制御される電圧制御圧電発振器とを備えている。
【００１４】
第４の発明は、第３の発明の温度補償圧電発振器において、前記電圧制御圧電発振器をＶＣＸＯで構成している。
このような構成を採用したことにより、周囲温度Ｔに対応した温度信号が入力されると、１次関数発生回路により、基準温度Ｔ0に対する周囲温度Ｔの温度差（Ｔ−Ｔ0）に伴って変化する１次信号が生成される。この１次信号に基づき、３次関数発生回路により、温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2に対応した３次信号が出力される。この３次信号と温度信号に基づき、制御電圧生成回路によって発振周波数の温度補償用の制御電圧が生成される。この生成された制御電圧により、電圧制御圧電発振器の発振周波数が制御される。
【００１５】
【発明の実施の形態】
（第１の実施形態）
図３は、本発明の第１の実施形態を示す３次関数発生回路を有するＴＣＸＯの構成図であり、従来の図２に示すＴＣＸＯ中の要素と共通の要素には共通の符号が付されている。
このＴＣＸＯは、検出された周囲温度Ｔに対応した温度信号（例えば、温度の上昇に伴って電圧が上昇する正の温度特性を有する温度検出電圧）Ｖｔに基づいて発振周波数の温度補償用の制御電圧Ｖｃを生成する補償電圧生成回路３０と、その制御電圧Ｖｃによって発振信号ＯＵＴの周波数が制御される電圧制御圧電発振器（例えば、従来と同様のＶＣＸＯ）１０とで構成されている。
【００１６】
補償電圧生成回路３０は、１次関数発生回路１００と、３次関数発生回路２００と、制御電圧生成回路３００とで構成されている。
１次関数発生回路１００は、入力された温度検出電圧Ｖｔと基準温度電圧Ｖｔ０とに基づいて、動作の中心となる基準温度Ｔ0 からの温度変化に伴って増加する第１の１次信号（例えば、信号Ｓｘｐ，Ｓａ）と、基準温度Ｔ0 からの温度変化に伴って減少する第２の１次信号（例えば、信号Ｓａｐ，Ｓｘ）を生成する回路である。
【００１７】
３次関数発生回路２００は、１次関数発生回路１００の出力信号Ｓｘｐ，Ｓａ，Ｓａｐ，Ｓｘに基づいて、周囲温度Ｔの基準温度Ｔ0 からの温度差｜（Ｔ−Ｔ0 ）｜の３乗に対応する電流を、３次信号Ｏ３として出力する回路である。
制御電圧生成回路３００は、温度検出電圧Ｖｔと３次信号Ｏ３と基準電圧Ｖｒ１とに基づいて、水晶振動子１２の温度特性を打ち消すための制御電圧Ｖｃを生成する回路である。
【００１８】
図４は、図３中の１次関数発生回路１００の回路図である。
この１次関数発生回路１００は、演算増幅器１０１を有しており、この演算増幅器１０１の反転入力端子に温度検出電圧Ｖｔが与えられている。温度検出電圧Ｖｔは、また抵抗１０２を介して演算増幅器１０３の反転入力端子に与えられるようになっている。演算増幅器１０３の非反転入力端子には基準温度電圧Ｖｔ０が与えられ、この演算増幅器１０３の出力端子と反転入力端子の間が、抵抗１０４で接続されて加算回路が構成されている。
【００１９】
演算増幅器１０３の出力端子は、演算増幅器１０５の反転入力端子に接続され、この演算増幅器１０５の出力端子がＰチャネル型ＭＯＳＦＥＴ（以下「ＰＭＯＳ」という。）１０６のゲートに接続されている。ＰＭＯＳ１０６のソースは、例えば３Ｖの電源（以下「ＶＤＤ」という。）に接続され、このＰＭＯＳ１０６のドレインが、演算増幅器１０５の非反転入力端子に接続されると共に、抵抗１０７を介してＧＮＤに接続されている。演算増幅器１０１の出力端子は、ＰＭＯＳ１０８のゲートに接続されている。ＰＭＯＳ１０８のソースはＶＤＤに接続され、このＰＭＯＳ１０８のドレインが、演算増幅器１０１の非反転入力端子に接続されると共に、抵抗１０９を介してＧＮＤに接続されている。
【００２０】
演算増幅器１０１の出力端子は、レベルシフト回路を構成するＰＭＯＳ１１０のゲートに接続され、このＰＭＯＳ１１０のソースがＶＤＤに、ドレインがＮＭＯＳ１１１を介してＧＮＤに接続されている。また、演算増幅器１０５の出力端子は、レベルシフト回路を構成するＰＭＯＳ１１２のゲートに接続され、このＰＭＯＳ１１２のソースがＶＤＤに、ドレインがＮＭＯＳ１１３を介してＧＮＤに接続されている。
【００２１】
ＮＭＯＳ１１１のドレインは、このＮＭＯＳ１１１とＮＭＯＳ１１４のゲートに接続されている。ＮＭＯＳ１１４のソースはＧＮＤに、ドレインはＰＭＯＳ１１５を介して定電圧化された例えば２．２Ｖの基準電源（以下「ＶＲＥＦ」という。）に接続されている。また、ＮＭＯＳ１１３のドレインは、このＮＭＯＳ１１３のゲートとＮＭＯＳ１１６のゲートに接続されている。ＮＭＯＳ１１６のソースはＧＮＤに接続され、ドレインはＰＭＯＳ１１７を介してＶＲＥＦに接続されている。
【００２２】
ＶＲＥＦには、ＰＭＯＳ１１７に対してミラー比が１：１の電流ミラー回路を構成するＰＭＯＳ１１８が接続され、このＰＭＯＳ１１８のドレインが、ダイオード接続されたＮＭＯＳ１１９を介してＧＮＤに接続されている。また、ＰＭＯＳ１１５に対してミラー比が１：１の電流ミラー回路を構成するＰＭＯＳ１２０のソースが、ＶＲＥＦに接続され、このＰＭＯＳ１２０のドレインが、ダイオード接続されたＮＭＯＳ１２１を介してＧＮＤに接続されている。そして、ＰＭＯＳ１１７，１１５のドレインから、それぞれ信号Ｓｘｐ，Ｓａｐが出力され、ＰＭＯＳ１１８，１２０のドレインから、それぞれ信号Ｓｘ，Ｓａが出力されるようになっている。
【００２３】
図１は、本発明の第１の実施形態を示す図３中の３次関数発生回路２００の回路図である。
この３次関数発生回路２００は、基準温度Ｔ0 に対して周囲温度Ｔが高温（Ｔ−Ｔ0 ≧０）のときに入力電流Ｉ1 を生成する第１の入力電流生成手段２１０と、基準温度Ｔ0 に対して周囲温度Ｔが低温（Ｔ−Ｔ0 ＜０）のときに入力電流Ｉ1 を生成する第２の入力電流生成手段２２０とを有している。
【００２４】
第１の入力電流生成手段２１０は、それぞれのゲートに信号Ｓｘｐ，Ｓａが与えられるＰＭＯＳ２１１及びＮＭＯＳ２１２を有し、これらがＶＲＥＦとＧＮＤとの間に直列に接続されている。ＰＭＯＳ２１１のソースが接続されたＶＲＥＦには、ミラー比がそれぞれ１：１の電流ミラー回路を構成するＰＭＯＳ２１３〜２１６の各ソースが接続され、これらの各ゲートがＰＭＯＳ２１１，２１３のドレインに共通接続されている。信号ＳｘｐがＰＭＯＳ２１１のゲートに入力されると、該ＰＭＯＳ２１１のソース・ドレイン間に電流Ｉｘが流れ、信号ＳａがＮＭＯＳ２１２のゲートに入力されると、該ＮＭＯＳ２１２のドレイン・ソース間に電流Ｉａが流れる。これにより、ＰＭＯＳ２１３のソース・ドレイン間に入力電流Ｉ1 が流れ、他の各ＰＭＯＳ２１４〜２１６のソース・ドレイン間にも入力電流Ｉ1 が流れる。
【００２５】
第２の入力電流生成手段２２０は、それぞれのゲートに信号Ｓａｐ，Ｓｘが与えられるＰＭＯＳ２２１及びＮＭＯＳ２２２を有し、これらがＶＲＥＦとＧＮＤとの間に直列に接続されている。ＰＭＯＳ２２１のソースが接続されたＶＲＥＦには、ミラー比がそれぞれ１：１の電流ミラー回路を構成するＰＭＯＳ２２３〜２２６の各ソースが接続され、これらの各ゲートがＰＭＯＳ２２１，２２３のドレインに共通接続されている。信号ＳａｐがＰＭＯＳ２２１のゲートに入力されると、該ＰＭＯＳ２２１のソース・ドレイン間に電流Ｉａが流れ、信号ＳｘがＮＭＯＳ２２２のゲートに入力されると、該ＰＭＯＳ２２２のソース・ドレイン間に電流Ｉｘが流れる。これにより、ＰＭＯＳ２２３のソース・ドレイン間に入力電流Ｉ1 が流れ、他の各ＰＭＯＳ２２４〜２２６のソース・ドレイン間にも入力電流Ｉ1 が流れる。
【００２６】
ＰＭＯＳ２１４〜２１６，２２４〜２２６のドレインとＧＮＤとの間には、入力電流Ｉ1を電圧３Ｖｂｅ１に変換する第１の増幅手段２３０が接続されている。増幅手段２３０は、第１、第２、第３のＴＲである３段のＰＮＰ型ＴＲ（以下「ＰＮＰ」という。）２３１〜２３３からなる第１の対数増幅器で構成されている。第１のＴＲである１段目のＰＮＰ２３１は、エミッタがＰＭＯＳ２１４，２２４のドレインに接続され、コレクタ及びベースがＧＮＤに接続されており、入力電流Ｉ1をベース・エミッタ間電圧Ｖｂｅ１に変換するトランジスタである。２段目のＰＮＰ２３２は、エミッタがＰＭＯＳ２１５，２２５のドレインに接続され、コレクタがＧＮＤに接続され、ベースが前段のＰＮＰ２３１のエミッタに接続されており、電圧Ｖｂｅ１を増幅してベース・エミッタ間電圧２Ｖｂｅ１を発生させるトランジスタである。３段目のＰＮＰ２３３は、エミッタがＰＭＯＳ２１６，２２６のドレイン側のノードＮ２２６に接続され、コレクタがＧＮＤに接続され、ベースが前段のＰＮＰ２３２のエミッタに接続されており、電圧２Ｖｂｅ１を増幅してベース・エミッタ間電圧３Ｖｂｅ１を発生させるトランジスタである。
【００２７】
ＶＲＥＦとＧＮＤの間には、温度変化に対して略一定の温度補償用の基準電流Ｉｒを生成する基準電流生成手段２４０が接続されている。基準電流生成手段２４０は、ミラー比がそれぞれ１：１の電流ミラー回路を構成するＰＭＯＳ２４１〜２４３を有している。各ＰＭＯＳ２４１〜２４３のソースは、ＶＲＥＦに接続され、これらの各ゲートが該ＰＭＯＳ２４１のドレインに共通接続されている。ＰＭＯＳ２４１のドレイン及びゲートとＧＮＤとの間には、ＮＭＯＳ２４４，２４５が並列に接続されている。各ＮＭＯＳ２４４，２４５のゲートに１次信号Ｓａ，Ｓｘがそれぞれ入力されると、これらの各ＮＭＯＳ２４４，２４５のドレイン・ソース間に電流Ｉａ，Ｉｘがそれぞれ流れる。これにより、ＰＭＯＳ２４１のソース・ドレイン間に基準電流Ｉｒが流れ、他の各ＰＭＯＳ２４２，２４３のソース・ドレイン間にも基準電流Ｉｒが流れる。
【００２８】
ＰＭＯＳ２４２，２４３のドレインとＧＮＤとの間には、基準電流Ｉｒを電圧２Ｖｂｅｒに変換する第２の増幅手段２５０が接続されている。第２の増幅手段２５０は、第４、第５のＴＲである２段のＰＮＰ２５１，２５２からなる第２の対数増幅器で構成されている。１段目のＰＮＰ２５１は、エミッタがＰＭＯＳ２４２のドレインに接続され、コレクタ及びベースがＧＮＤに接続されており、基準電流Ｉｒをベース・エミッタ間電圧Ｖｂｅｒに変換するトランジスタである。２段目のＰＮＰ２５２は、エミッタがＰＭＯＳ２４３のドレインに接続され、コレクタがＧＮＤに接続され、ベースが前段のＰＮＰ２５１のエミッタに接続されており、電圧Ｖｂｅｒを増幅してベース・エミッタ間電圧２Ｖｂｅｒを発生するトランジスタである。
【００２９】
ＰＮＰ２５２のエミッタには、電圧／電流変換用の指数増幅器を構成する第６のＴＲであるＰＮＰ２６１のベースが接続されている。ＰＮＰ２６１は、コレクタがＧＮＤに接続され、エミッタが、ノードＮ２６３を介して演算増幅器２６２の非反転入力端子及びＰＭＯＳ２６３のドレインに接続され、ベース・エミッタ間電圧Ｖｂｅをエミッタ電流Ｉ2に変換するトランジスタである。演算増幅器２６２は、電源端子がＶＤＤに接続され、反転入力端子がノードＮ２２６を介してＰＭＯＳ２１６，２２６のドレイン及びＰＮＰ２３３のエミッタに接続され、出力端子が、各ミラー比１：１の電流ミラー回路を構成するＰＭＯＳ２６３〜２６５の各ゲートに接続されている。ＰＭＯＳ２６３〜２６５の各ソースは、ＶＲＥＦに接続されている。演算増幅器２６２は、反転入力端子側のノードＮ２２６の電圧３Ｖｂｅ１と非反転入力端子側のノードＮ２６３の電圧Ｖｂｅ＋２Ｖｂｅｒとが等しくなるようにＰＭＯＳ２６３のゲート電圧を制御する機能を有している。
【００３０】
ＶＲＥＦには、出力電流切換え用のＰＭＯＳ２６６のソースが接続され、このゲートに１次信号Ｓｘｐが入力されるようになっている。ＰＭＯＳ２６４〜２６６のドレインとＧＮＤとの間には、このＰＭＯＳ２６６と共に出力電流切換え手段を構成するＮＭＯＳ２６７〜２７０が接続されている。ＮＭＯＳ２６７は、ドレインがノードＮ２６４を介してＰＭＯＳ２６４のドレインに接続され、ソースがＧＮＤに接続され、そのノードＮ２６４から３次信号Ｏ３の電流が出力されるようになっている。ＮＭＯＳ２６７のゲートには、ＮＭＯＳ２６８のゲート及びドレインとＮＭＯＳ２６９のドレインとが接続され、これらのＮＭＯＳ２６８，２６９のソースがＧＮＤに接続されている。ＮＭＯＳ２６７とＮＭＯＳ２６８により、ミラー比が２：１の電流ミラー回路が構成されている。ＮＭＯＳ２６９のゲートには、ＰＭＯＳ２６６のドレイン及びＮＭＯＳ２７０のドレインが接続されている。ＮＭＯＳ２７０のソースはＧＮＤに接続され、ゲートに１次信号Ｓａが入力されるようになっている。
【００３１】
ＰＮＰ２６１、演算増幅器２６２、ＰＭＯＳ２６３〜２６６、及びＮＭＯＳ２６７〜２７０によって出力手段が構成されている。この出力手段は、ＰＮＰ２６１のベース・エミッタ間電圧Ｖｂｅ（＝３Ｖｂｅ１−２Ｖｂｅｒ）を、温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉ2 に変換し、このエミッタ電流Ｉ2 に対応した３次信号Ｏ３をノードＮ２６４から出力する機能を有している。この出力手段、第１の増幅手段２３０、及び第２の増幅手段２５０により、演算出力手段が構成されている。
【００３２】
図５は、図３中の制御電圧生成回路３００の回路図である。
この制御電圧生成回路３００は、演算増幅器３０１を有しており、この演算増幅器３０１の反転入力端子に３次関数発生回路２００からの３次信号Ｏ３が与えられるようになっている。また、演算増幅器３０１の非反転入力端子には、基準電圧Ｖｒ１ａが与えられている。演算増幅器３０１の出力端子は、抵抗３０２を介してこの反転入力端子に接続され、電流／電圧変換回路が構成されている。これにより、３次信号Ｏ３の電流が電圧に変換されて、演算増幅器３０１の出力端子に３次電圧Ｖ３が出力されるようになっている。
【００３３】
更に、演算増幅器３０１の出力端子は、抵抗３０３を介して演算増幅器３０４の反転入力端子に接続されている。演算増幅器３０４の反転入力端子には、抵抗３０５を介して温度検出電圧Ｖｔが与えられると共に、抵抗３０６を介して基準電圧Ｖｒ１が与えられるようになっている。演算増幅器３０４の非反転入力端子には基準電圧Ｖｒ１ａが与えられ、この演算増幅器３０４の出力端子が、抵抗３０７を介して反転入力端子に接続されている。これにより、３次電圧Ｖ３、温度検出電圧Ｖｔ、及び基準電圧Ｖｒ１に、それぞれ抵抗３０３，３０５，３０６の抵抗値に対応した係数を掛けて合計した値の電圧が、演算増幅器３０４の出力端子から制御電圧Ｖｃとして出力されるようになっている。
【００３４】
次に、動作を説明する。
例えば、周囲温度Ｔに応じて、（１）式のような温度検出電圧Ｖｔが補償電圧生成回路３０内の１次関数発生回路１００及び制御電圧生成回路３００に入力される。
Ｖｔ＝Ａ（Ｔ−Ｔ0 ）＋Ｖｔ０                          ・・・（１）
但し、Ａ；１次の比例係数
Ｔ0 ；動作の基準温度
Ｖｔ０；基準温度電圧＝基準温度Ｔ0 における温度検出電圧
【００３５】
１次関数発生回路１００内の演算増幅器１０１には、温度検出電圧Ｖｔが入力されるので、この演算増幅器１０１の出力端子に接続されたＰＭＯＳ１０８のドレインの電圧は、温度検出電圧Ｖｔに等しくなる。従って、抵抗１０９の抵抗値をＲとすると、ＰＭＯＳ１０８に流れる電流Ｉａは、（２）式のように表される。
0003923725.tif 000002
但し、Ｉ0 ＝Ｖｔ０／Ｒ；一定電流
【００３６】
演算増幅器１０３では、温度検出電圧Ｖｔと基準温度電圧Ｖｔ０とが加算されるので、その出力電圧ＶＯは、次の（３）式のように表される。
0003923725.tif 000003
演算増幅器１０３の出力電圧ＶＯは、演算増幅器１０５に入力されるので、この演算増幅器１０５の出力端子に接続されたＰＭＯＳ１０６のドレインの電圧は、出力電圧ＶＯに等しくなる。従って、抵抗１０７の抵抗値をＲとすると、ＰＭＯＳ１０６に流れる電流Ｉｘは、次の（４）式のように表される。
0003923725.tif 000004
【００３７】
ＰＭＯＳ１０８，１１０は、演算増幅器１０１の出力電圧によって制御されるので、このＰＭＯＳ１１０には（２）式の電流Ｉａに対応した電流が流れる。また、ＰＭＯＳ１１０にはＮＭＯＳ１１１が直列に接続され、このＮＭＯＳ１１１には電流ミラー回路を構成するＮＭＯＳ１１４が接続されているので、このＮＭＯＳ１１４にも電流Ｉａに対応した電流が流れる。更に、ＮＭＯＳ１１４にはＰＭＯＳ１１５が直列に接続され、このＰＭＯＳ１１５には電流ミラー回路を構成するＰＭＯＳ１２０が接続されている。従って、ＰＭＯＳ１２０とＮＭＯＳ１２１にも電流Ｉａに対応した電流が流れる。これにより、ＰＭＯＳ１１５のドレインから、電流Ｉａに対応する電圧を有する信号Ｓａｐが出力され、ＮＭＯＳ１２１のドレインから、この電流Ｉａに対応する信号Ｓａが出力される。
【００３８】
同様に、ＰＭＯＳ１０６，１１２は、演算増幅器１０５の出力電圧によって制御されるので、このＰＭＯＳ１１２には（４）式の電流Ｉｘに対応した電流が流れる。これにより、ＰＭＯＳ１１７のドレインから、電流Ｉｘに対応する電圧を有する信号Ｓｘｐが出力され、ＮＭＯＳ１１９のドレインから、この電流Ｉｘに対応する信号Ｓｘが出力される。
１次関数発生回路１００から出力された１次信号Ｓｘｐ，Ｓａ，Ｓａｐ，Ｓｘが図１の３次関数発生回路２００に与えられると、この３次関数発生回路２００では次のように動作する。
【００３９】
まず、３次関数発生回路２００の動作原理を説明する。
図１の３次関数発生回路２００は、ＴＲのベース・エミッタ間電圧Ｖｂｅとエミッタ電流Ｉｅとの電圧−電流特性を用いた電流／電圧変換用の対数増幅器（２３０，２５０）と電圧／電流変換用の指数増幅器（２６１）とを有する回路である。ここで、３次項の３乗特性について説明する。
【００４０】
ＴＲのベース・エミッタ間電圧Ｖｂｅとエミッタ電流Ｉｅとの関係式は、Ｉｅ≫Ｉｓのとき、
Ｖｂｅ≒ＫＴ／ｑｌｎ（Ｉｅ／Ｉｓ）                    ・・・（５）
となる。但し、Ｋはボルツマン定数、ｑは電子の電荷量、Ｔは絶対温度、及びＩｓは飽和電流である。（５）式を書き直すと次のようになる。
Ｉｅ≒Ｉｓ・ｅｘｐ（ｑＶｂｅ／ＫＴ）                  ・・・（６）
【００４１】
（５）式は対数特性、及び（６）式は指数特性を示している。
次に、３乗特性を得るには、（５）式の対数特性で３倍することにより出力電圧は、
0003923725.tif 000005
となり、更に（６）式の指数特性を持つＴＲで逆対数変換すると、３乗特性が得られる。
【００４２】
実際には、飽和電流Ｉｓの温度特性の影響をなくすために、補償用ＴＲ（２４０）を用いた構成で３次関数発生回路２００を実現する。ここで、ＴＲのエミッタ電流Ｉｅに対応する入力電流をＩ1 、出力電流であるエミッタ電流をＩ2 とすると、各々のＴＲ（群）の特性は、次のように表される。
対数変換  Ｖｂｅ１≒ＫＴ／ｑｌｎ（Ｉ1 ／Ｉｓ1 ）        ・・・（８）
逆対数変換  Ｖｂｅ２≒ＫＴ／ｑｌｎ（Ｉ2 ／Ｉｓ2 ）
つまり  Ｉ2 ≒Ｉｓ2 ｅｘｐ（ｑＶｂｅ２／ＫＴ）          ・・・（９）
補償用  Ｖｂｅｒ≒ＫＴ／ｑｌｎ（Ｉｒ／Ｉｓｒ）          ・・・（10）
【００４３】
補償後のＶｂｅは
Ｖｂｅ＝３Ｖｂｅ１−２Ｖｂｅｒ                    ・・・（11）
で、（８）、（10）式から
0003923725.tif 000006
【００４４】
（12）式を（９）式に代入して逆対数変換すると、出力電流であるエミッタ電流Ｉ2 は
0003923725.tif 000007
となる。また、各々ＴＲ（群）が同一形状の場合は、Ｉｓ1 ＝Ｉｓ2 ＝Ｉｓｒとなり、（13）式は
Ｉ2 ＝（Ｉ1 ）3 ／（Ｉｒ）2 ＝Ｉｒ（Ｉ1 ／Ｉｒ）3      ・・・（14）
となり、飽和電流Ｉｓの項（即ち、温度特性）がキャンセルされた、入力電流Ｉ1 の３乗特性が得られる。Ｉｒは補償用基準電流であり、入力電流Ｉ1 が温度差｜（Ｔ−Ｔ0 ）｜に比例した電流であるので、（14）式から出力電流であるエミッタ電流Ｉ2 は｜（Ｔ−Ｔ0 ）｜3 の３乗特性を示す。
【００４５】
図６（ａ）〜（ｃ）は、図１に示す入力電流Ｉ1 及び基準電流Ｉｒの波形図である。
このような動作原理に基づき、図１の３次関数発生回路２００では、１次関数発生回路１００から１次信号Ｓｘｐ，Ｓａ，Ｓａｐ，Ｓｘが与えられると、次のように動作する。
【００４６】
基準温度Ｔ0 からの温度変化に伴って増加する１次信号Ｓｘｐ，Ｓａのうち、ＳｘｐがＰＭＯＳ２１１，２６６のゲートに与えられ、ＳａがＮＭＯＳ２１２，２７０，２４４に与えられる。基準温度Ｔ0 からの温度変化に伴って減少する１次信号Ｓａｐ，Ｓｘのうち、ＳａｐがＰＭＯＳ２２１のゲートに与えられ、ＳｘがＮＭＯＳ２２２，２４５のゲートに与えられる。
【００４７】
周囲温度Ｔが基準温度Ｔ0 よりも高い高温の場合（Ｔ−Ｔ0 ≧０）、信号ＳｘｐによってＰＭＯＳ２１１のソース・ドレイン間に電流Ｉｘが流れると共に、信号ＳａによってＮＭＯＳ２１２のドレイン・ソース間に電流Ｉａが流れる。このとき、図６（ａ）に示すように、Ｉａ＞Ｉｘであるから、ＰＭＯＳ２１３のソース・ドレイン間には、温度差｜（Ｔ−Ｔ0 ）｜に比例した入力電流が流れる。これに対し、信号ＳａｐによってＰＭＯＳ２２１のソース・ドレイン間に電流Ｉａが流れると共に、信号ＳｘによってＮＭＯＳ２２２のドレイン・ソース間に電流Ｉｘが流れる。ところが、Ｉａ＞Ｉｘであるから、図６（ｂ）に示すように、ＰＭＯＳ２２３のソース・ドレイン間には入力電流Ｉ1 が流れない。
【００４８】
一方、信号ＳａによってＮＭＯＳ２４４のドレイン・ソース間に電流Ｉａが流れると共に、信号ＳｘによってＮＭＯＳ２４５のドレイン・ソース間に電流Ｉｘが流れる。これにより、図６（ｃ）に示すように、ＰＭＯＳ２４１のソース・ドレイン間には、温度変化に対して略一定の温度補償用の基準電流Ｉｒ（＝Ｉａ＋Ｉｘ）が流れる。
【００４９】
ＰＭＯＳ２１３のソース・ドレイン間に入力電流Ｉ1 が流れると、このＰＭＯＳ２１３と共に各ミラー比が１：１の電流ミラー回路を構成するＰＭＯＳ２１４〜２１６にもそれぞれ入力電流Ｉ1 が流れ、これらの入力電流Ｉ1 が第１の増幅手段２３０内の各ＰＮＰ２３１〜２３３のエミッタにそれぞれ与えられ、電圧に変換される。即ち、１段目のＰＮＰ２３１のエミッタに入力電流Ｉ1 が与えられると、これがベース・エミッタ間電圧Ｖｂｅ１に変換される。この電圧Ｖｂｅ１は、２段目のＰＮＰ２３２によって増幅され、このＰＮＰ２３２にベース・エミッタ間電圧２Ｖｂｅ１が発生する。この電圧２Ｖｂｅ１は、３段目のＰＮＰ２３３によって増幅され、このＰＮＰ２３３にベース・エミッタ間電圧３Ｖｂｅ１が発生し、これがノードＮ２２６を介して演算増幅器２６２の反転入力端子に印加される。
【００５０】
一方、ＰＭＯＳ２４１のソース・ドレイン間には基準電流Ｉｒが流れており、このＰＭＯＳ２４１と共に各ミラー比が１：１の電流ミラー回路を構成するＰＭＯＳ２４２，２４３にも基準電流Ｉｒが流れ、この基準電流Ｉｒが第２の増幅手段２５０内の各ＰＮＰ２５１，２５２のエミッタに与えられ、電圧に変換される。即ち、第２の増幅手段２５０内の１段目のＰＮＰ２５１のエミッタに基準電流Ｉｒが与えられると、これがベース・エミッタ間電圧Ｖｂｅｒに変換される。この電圧Ｖｂｅｒは、２段目のＰＮＰ２５２によって増幅され、このＰＮＰ２５２にベース・エミッタ間電圧２Ｖｂｅｒが発生する。
【００５１】
電圧２ＶｂｅｒはＰＮＰ２６１のベースに与えられ、このＰＮＰ２６１に生じるベース・エミッタ間電圧Ｖｂｅにより、ノードＮ２６３の電圧が（Ｖｂｅ＋２Ｖｂｅｒ）となる。演算増幅器２６２は、ノードＮ２２６の電圧３Ｖｂｅ１とノードＮ２６３の電圧（Ｖｂｅ＋２Ｖｂｅｒ）とを等しくするようにＰＭＯＳ２６３のゲート電圧を制御するので、
Ｖｂｅ＋２Ｖｂｅｒ＝３Ｖｂｅ１
ＰＮＰ２６１のベース・エミッタ間電圧が、
Ｖｂｅ＝３Ｖｂｅ１−２Ｖｂｅｒ
となる。これにより、ＰＮＰ２６１にエミッタ電流Ｉ2 が流れる。
【００５２】
ここで、信号Ｓｘｐ，Ｓａのレベルは“Ｈ”であり、ＰＭＯＳ２６６がオフ状態、ＮＭＯＳ２７０がオン状態になっているので、このＮＭＯＳ２７０のドレインがＧＮＤ電位に引き下げられて“Ｌ”になっている。この“Ｌ”によってＮＭＯＳ２６９がオフ状態となり、このＮＭＯＳ２６９のドレインが“Ｈ”となり、ＮＭＯＳ２６７，２６８がオン状態になる。ＮＭＯＳ２６７，２６８は、ミラー比が２：１の電流ミラー回路を構成しているので、ノードＮ２６４にはＰＭＯＳ２６４からの引き出し電流Ｉ2 とＮＭＯＳ２６７への２倍の引き込み電流２Ｉ2 との加算されたエミッタ電流Ｉ2 が流れる。即ち、ノードＮ２６４には、引き込み電流Ｉ2 のみが流れる。このため、ノードＮ２６４から、引き込み電流Ｉ2 に対応する３次信号Ｏ３が出力され、制御電圧生成回路３００へ与えられる。
【００５３】
周囲温度Ｔが基準温度Ｔ0 よりも低い低温の場合（Ｔ−Ｔ0 ＜０）、信号ＳｘｐによってＰＭＯＳ２１１のソース・ドレイン間に流れる電流Ｉｘと、信号ＳａによってＮＭＯＳ２１２のドレイン・ソース間に流れる電流Ｉａとは、図６（ａ）に示すように、Ｉａ＜Ｉｘになっているので、ＰＭＯＳ２１３のソース・ドレイン間には入力電流Ｉ1 が流れない。
【００５４】
これに対し、信号ＳａｐによってＰＭＯＳ２２１のソース・ドレイン間に流れる電流Ｉａと、信号ＳｘによってＮＭＯＳ２２２のドレイン・ソース間に流れる電流Ｉｘとは、図６（ｂ）に示すように、Ｉａ＜Ｉｘになっているので、ＰＭＯＳ２２３のソース・ドレイン間には、温度差｜（Ｔ−Ｔ0 ）｜に比例した入力電流Ｉ1 （＝−Ｉａ＋Ｉｘ）が流れる。すると、ＰＭＯＳ２２３と共に電流ミラー回路を構成する各ＰＭＯＳ２２４〜２２６のソース・ドレイン間にも入力電流Ｉ1 が流れ、これらの各入力電流Ｉ1 が第１の増幅手段２３０内の各ＰＮＰ２３１〜２３３のエミッタに与えられて電圧に変換され、このＰＮＰ２３３のエミッタ側ノードＮ２２６にベース・エミッタ間電圧３Ｖｂｅ１が発生する。
【００５５】
一方、図６（ｃ）に示すように、信号Ｓａ，ＳｘによってＰＭＯＳ２４１のソース・ドレイン間には、温度変化に対して略一定の基準電流Ｉｒ（＝Ｉａ＋Ｉｘ）が流れる。この基準電流Ｉｒが第２の増幅手段２５０内の各ＰＮＰ２５１，２５２のエミッタに供給されて電圧に変換され、このＰＮＰ２５２のエミッタにベース・エミッタ間電圧２Ｖｂｅｒが発生する。この電圧２Ｖｂｅｒは、ＰＮＰ２６１のベースに与えられ、上記高温の場合の動作と同様に、このＰＮＰ２６１にエミッタ電流Ｉ2 が流れる。
【００５６】
ここで、信号Ｓｘｐ，Ｓａのレベルは“Ｌ”であり、ＰＭＯＳ２６６がオン状態、ＮＭＯＳ２７０がオフ状態になっているので、このＮＭＯＳ２７０のドレインが“Ｈ”である。この“Ｈ”によってＮＭＯＳ２６９がオン状態になり、このＮＭＯＳ２６９のドレインがＧＮＤ電位に引き下げられて“Ｌ”となり、ＮＭＯＳ２６７，２６８がハイインピーダンス状態になる。このため、ノードＮ２６４にはＰＭＯＳ２６４からの引き出し電流Ｉ2 のみが流れ、このノードＮ２６４から引き出し電流Ｉ2 に対応する３次信号Ｏ３が出力され、制御電圧生成回路３００へ与えられる。
【００５７】
図５の制御電圧生成回路３００において、演算増幅器３０１と抵抗３０２で構成される電流／電圧変換回路により、３次信号Ｏ３は電圧に変換され、この演算増幅器３０１の出力端子に、次の（15）式のような３次電圧Ｖ３が生成される。
Ｖ３＝ＲＬ×Ｏ３＋Ｖｒ１ａ∝｜（Ｔ−Ｔ0 ）｜3        ・・・（15）
但し、ＲＬ；抵抗３０２の抵抗値
【００５８】
３次電圧Ｖ３、温度検出電圧Ｖｔ、及び基準電圧Ｖｒ１は、それぞれ抵抗３０３，３０５，３０６を介して演算増幅器３０４及び抵抗３０７に与えられる。これにより、抵抗３０３，３０５，３０６の各抵抗値に応じた割合でこれらの３次電圧Ｖ３、温度検出電圧Ｖｔ、及び基準電圧Ｖｒ１が加算され、演算増幅器３０４の出力端子から制御電圧Ｖｃが出力される。
【００５９】
ここで、３次電圧Ｖ３は（15）式に示すように、｜（Ｔ−Ｔ0 ）｜3 に比例した電圧である。また、温度検出電圧Ｖｔは（１）式に示すように、（Ｔ−Ｔ0 ）の１次関数で表される電圧である。従って、制御電圧Ｖｃは、次の（16）式のように、（Ｔ−Ｔ0 ）の３次関数で表すことができる。
Ｖｃ＝ａ（Ｔ−Ｔ0 ）3 ＋ｂ（Ｔ−Ｔ0 ）＋ｃ            ・・・（16）
なお、係数ａ，ｂ，ｃは、抵抗３０３，３０５，３０６の抵抗値等の比によって定まるものである。
制御電圧生成回路３００から出力される制御電圧Ｖｃは、ＶＣＸＯ１０内のＦＥＴ１６のゲートに温度補償用の制御電圧として与えられる。
【００６０】
一方、水晶振動子１２の固有振動数の温度特性は、次の（17）式で表されることが実測データから得られている。
Δｆ／ｆ＝α（Ｔ−Ｔ0 ）3 ＋β（Ｔ−Ｔ0 ）＋γ        ・・・（17）
従って、（16）式の係数ａ，ｂ，ｃを適切に設定することにより、水晶振動子１２の固有振動数の温度特性を打ち消すような制御電圧Ｖｃを得ることが可能になる。これにより、ＶＣＸＯ１０から出力される発振信号ＯＵＴの周波数は、周囲温度Ｔの変化にかかわらず一定の周波数に維持される。
【００６１】
以上のように、この第１の実施形態では、次の（ａ）〜（ｄ）のような効果がある。
（ａ）  本実施形態のＴＣＸＯは、補償電圧生成回路３０をトランジスタ等の半導体素子で構成しているので、トランジスタによる消費電力の低減と、低い電源電圧での動作が可能であると共に、外付けの回路素子を必要としないので、容易に集積回路化及び小型化を図ることができる。
【００６２】
（ｂ）  ３次関数発生回路２００から出力される３次信号Ｏ３は、３次の出力電流であり、これを制御電圧生成回路３００内の演算増幅器３０１及び抵抗３０２によって電圧に変換することにより、（15）式で表される３次電圧Ｖ３が生成され、この３次電圧Ｖ３が３次関数の出力信号となる。３次信号Ｏ３は、３次の出力電流であり、この電流は、１次関数発生回路１００内の抵抗１０７，１０９によって決まる（なお、抵抗１０７，１０９の抵抗値は等しい）。よって、３次電圧Ｖ３の特性としては、（15）式から判るように、抵抗３０２の抵抗値ＲＬと、抵抗１０７，１０９の抵抗値との抵抗比によって決まる。従って、プロセスによるばらつきや、抵抗の温度変化による影響を受けず、精度良く３次関数の３次電圧Ｖ３を生成できる。
【００６３】
（ｃ）  制御電圧Ｖｃは、（16）式に示すように抵抗値等の比によって所定の３次関数となるように設定することができるので、集積回路化した場合のプロセスによるばらつきや、抵抗の温度変化による影響を受けず、精度良く温度補償ができる。
（ｄ）  ３次関数発生回路２００では、基準温度Ｔ0に対して周囲温度Ｔが高温のときには第１の入力電流生成手段２１０、又は基準温度Ｔ0に対して周囲温度Ｔが低温のときには第２の入力電流生成手段２２０により生成される入力電流Ｉ1と、温度補償用の基準電流Ｉｒとに基づき、ＴＲのベース・エミッタ間電圧Ｖｂｅとエミッタ電流Ｉｅとの電圧−電流特性を用いて｜（Ｔ−Ｔ0）｜3の３乗特性を示すエミッタ電流Ｉ2を生成しているので、温度変化に対応したより精度の高い３次関数を発生することができる。
【００６４】
（第２の実施形態）
図７は、本発明の第２の実施形態を示す３次関数発生回路２００Ａの回路図であり、第１の実施形態を示す図１の３次関数発生回路２００中の要素と共通の要素には共通の符号が付されている。
本実施形態の３次関数発生回路２００Ａでは、図１の３次関数発生回路２００の出力段における低温／高温での出力電流切り替え手段を、ＣＭＯＳインバータ２７１を用いて構成している点のみが、図１と異なる。
【００６５】
即ち、ＶＲＥＦとＧＮＤとの間に直列接続されたＰＭＯＳ２６６及びＮＭＯＳ２７０のドレイン側ノードＮ２６６に、ＣＭＯＳインバータ２７１の入力端子が接続されている。インバータ２７１は、ＰＭＯＳ２７１ａ及びＮＭＯＳ２７１ｂで構成され、これらのＰＭＯＳ２７１ａ及びＮＭＯＳ２７１ｂのゲートがノードＮ２６６に共通に接続されている。ＰＭＯＳ２７１ａのドレインとＮＭＯＳ２７１ｂのドレインは、ノードＮ２６４を介して相互に接続され、そのＰＭＯＳ２７１ａのソースがＰＭＯＳ２６４を介してＶＲＥＦに接続されている。ＮＭＯＳ２７１ｂのソースは、ＮＭＯＳ２６７Ａを介してＧＮＤに接続されている。ＮＭＯＳ２６７Ａのゲートには、ＮＭＯＳ２６８Ａのゲート及びドレインが接続されている。ＮＭＯＳ２６８Ａのドレインは、ＰＭＯＳ２６５を介してＶＲＥＦに接続され、ソースがＧＮＤに接続されている。ＮＭＯＳ２６７Ａ，２６８Ａは、ミラー比１：１の電流ミラー回路を構成している。なお、ノードＮ２６６に接続されたＮＭＯＳ２７０のゲートには、図１と異なり、１次信号Ｓｘが入力される。
【００６６】
以上の構成において、周囲温度Ｔが高温側の場合、１次信号Ｓａｐ，Ｓｘのレベルが“Ｌ”であるため、ＰＭＯＳ２６６がオン状態、ＮＭＯＳ２７１がオフ状態になる。そのため、ノードＮ２６６が“Ｈ”になり、インバータ２７０のＮＭＯＳ２７１ｂがオン状態となり、ノードＮ２６４に引き込み電流Ｉ2が流れ、これに対応した３次信号Ｏ３が出力される。
【００６７】
一方、周囲温度が低温側の場合、上記動作と逆になり、１次信号Ｓａｐ，Ｓｘのレベルが“Ｈ”であるため、ＰＭＯＳ２６６がオフ状態、ＮＭＯＳ２７０がオン状態になる。そのため、ノードＮ２６６が“Ｌ”になり、インバータ２７１のＰＭＯＳ２７１ａがオン状態となり、ＰＭＯＳ２６４からノードＮ２６４に引き出し電流Ｉ2が流れ、これに対応した３次信号Ｏ３が出力される。
従って、第１の実施形態とほぼ同様の効果が得られる。
【００６８】
（第３の実施形態）
図８は、本発明の第３の実施形態を示す３次関数発生回路２００Ｂの回路図であり、第１の実施形態を示す図１の３次関数発生回路２００中の要素と共通の要素には共通の符号が付されている。
本実施形態の３次関数発生回路２００Ｂは、周囲温度Ｔが常に基準温度Ｔ0 以上になる高温のときに適用可能な回路である。このため、第１の実施形態の図１において、周囲温度Ｔが基準温度Ｔ0 よりも低くなる低温のときに処理する入力電流生成手段２２０、及びＰＭＯＳ２６５〜２７０が省略されている。その他の構成は、図１とほぼ同様である。
【００６９】
この３次関数発生回路２００Ｂでは、基準温度Ｔ0 からの温度変化に伴って増加する１次信号Ｓｘｐ，Ｓａと、基準温度Ｔ0 からの温度変化に伴って減少する１次信号Ｓｘとが、１次関数発生回路１００から与えられる。すると、第１の実施形態と同様に、各ＰＭＯＳ２１３〜２１６のソース・ドレイン間に入力電流Ｉ1 が流れる。この入力電流Ｉ1 は、第１の増幅手段２３０に供給されて電圧に変換され、該第１の増幅手段２３０内のＰＮＰ２３３のエミッタ側ノードＮ２２６に、ベース・エミッタ間電圧３Ｖｂｅ１が発生する。
【００７０】
一方、信号Ｓａ，Ｓｘにより、各ＰＭＯＳ２４１〜２４３のソース・ドレイン間に基準電流Ｉｒ（＝Ｉａ＋Ｉｘ）が流れる。この基準電流Ｉｒは、第２の増幅手段２５０に供給されて電圧に変換され、該第２の増幅手段２５０内のＰＮＰ２５２のエミッタにベース・エミッタ間電圧２Ｖｂｅｒが発生する。電圧２ＶｂｅｒはＰＮＰ２６１のベースに与えられ、このＰＮＰ２６１及びＰＭＯＳ２６３にエミッタ電流Ｉ2 が流れる。すると、ＰＭＯＳ２６４にもエミッタ電流Ｉ2 が流れ、ノードＮ２６４からエミッタ電流Ｉ2 に対応する３次信号Ｏ３が出力される。
【００７１】
以上のように、この第３の実施形態の３次関数発生回路２００Ｂでは、周囲温度Ｔが基準温度Ｔ0 よりも高い高温のときに、第１の実施形態と同様の作用、効果を奏する。しかも、周囲温度Ｔが基準温度Ｔ0 よりも低い低温のときの処理回路が省略されているので、回路構成を簡単化できる。
なお、周囲温度Ｔが基準温度Ｔ0 よりも常に低くなる低温のときには、１次信号Ｓｘｐに代えて１次信号ＳａｐをＰＭＯＳ２１１のゲートに与え、１次信号Ｓａに代えて１次信号ＳｘをＮＭＯＳ２１２のゲートに与えるようにすれば、上述した３次関数発生回路２００Ｂとほぼ同様の作用、効果が得られる。
【００７２】
（第４の実施形態）
図９は、本発明の第４の実施形態を示す３次関数発生回路２００Ｃの回路図であり、第１の実施形態を示す図１の３次関数発生回路２００中の要素と共通の要素には共通の符号が付されている。
本実施形態の３次関数発生回路２００Ｃでは、図１の第１の対数増幅器である３段の第１の増幅手段２３０に代えて、第１の対数増幅器である２段の第１の増幅手段２３０Ａと演算手段２８０とを設けている点が異なっている。
【００７３】
即ち、ＰＭＯＳ２１４，２１５，２２４，２２５のドレインとＧＮＤとの間に、第１、第２のＴＲである２段のＰＮＰ２３１，２３２からなる第１の対数増幅器である第１の増幅手段２３０Ａが接続されている。ＰＭＯＳ２２６のドレインとＧＮＤとの間に、演算増幅器２８１及びＰＮＰ２８２からなる演算手段２８０が接続されている。演算増幅器２８１の反転入力端子は、ＰＭＯＳ２１６，２２６のドレイン及びＰＮＰ２８２のエミッタに接続され、非反転入力端子がＰＮＰ２５２のエミッタとＰＭＯＳ２４３のドレインに接続されている。演算増幅器２８１の出力端子には、ＰＮＰ２６１，２８２のベースが接続され、このＰＮＰ２６１，２８２のコレクタがＧＮＤに接続されている。
【００７４】
この３次関数発生回路２００Ｃでは、周囲温度Ｔが基準温度Ｔ0 よりも高い高温のときに、各ＰＭＯＳ２１３〜２１６のソース・ドレイン間に入力電流Ｉ1 が流れ、周囲温度Ｔが基準温度Ｔ0 よりも低い低温のときに、各ＰＭＯＳ２２３〜２２６のソース・ドレイン間に入力電流Ｉ1 が流れる。この入力電流Ｉ1 は、第１の増幅手段２３０Ａ内のＰＮＰ２３１，２３２のエミッタに与えられて電圧に変換される。即ち、ＰＮＰ２３１，２３２のエミッタに入力電流Ｉ1 が与えられると、１段目のＰＮＰ２３１にベース・エミッタ間電圧Ｖｂｅ１が発生し、この電圧Ｖｂｅ１が２段目のＰＮＰ２３２で増幅されてベース・エミッタ間電圧２Ｖｂｅ１が発生する。
【００７５】
一方、１次信号Ｓａ，Ｓｘが基準電流生成手段２４０内のＮＭＯＳ２４４，２４５のゲートに与えられると、各ＰＭＯＳ２４１〜２４３のソース・ドレイン間に基準電流Ｉｒが流れ、この基準電流Ｉｒが、第３、第４のＴＲであるＰＮＰ２５１，２５２により構成される第２の対数増幅器である第２の増幅手段２５０で電圧に変換され、２段目のＰＮＰ２５２にベース・エミッタ間電圧２Ｖｂｅｒが発生する。ベース・エミッタ間電圧２Ｖｂｅｒは、演算増幅器２８１の非反転入力端子に入力される。
【００７６】
演算増幅器２８１の反転入力端子に接続されたＰＭＯＳ２１６又は２２６とＰＮＰ２８２には、入力電流Ｉ1が流れているので、この演算増幅器２８１によって電圧２Ｖｂｅｒから電圧Ｖｂｅ１が減算され、該演算増幅器２８１の出力端子に電圧（２Ｖｂｅｒ−Ｖｂｅ１）が発生する。電圧（２Ｖｂｅｒ−Ｖｂｅ１）が、電圧／電流変換用の指数増幅器を構成する第５のＴＲであるＰＮＰ２６１のベースに与えられると、このＰＮＰ２６１のベース・エミッタ間電圧Ｖｂｅにより、ノードＮ２６３の電圧が（２Ｖｂｅｒ−Ｖｂｅ１＋Ｖｂｅ）となる。演算増幅器２６２は、反転入力端子側の電圧２Ｖｂｅ１と非反転入力端子側のノードＮ２６３の電圧（２Ｖｂｅｒ−Ｖｂｅ１＋Ｖｂｅ）とを等しくするように、ＰＭＯＳ２６３のゲート電圧を制御する。
【００７７】
２Ｖｂｅ１＝２Ｖｂｅｒ−Ｖｂｅ１＋Ｖｂｅ              ・・・（18）
これにより、ＰＮＰ２６１のベース・エミッタ間電圧が、
Ｖｂｅ＝３Ｖｂｅ１−２Ｖｂｅｒ
となる。よって、ＰＮＰ２６１にエミッタ電流Ｉ2 が流れ、ＰＭＯＳ２６４を介してノードＮ２６４から、エミッタ電流Ｉ2 に対応する３次信号Ｏ３が出力される。
【００７８】
本実施形態の３次関数発生回路２００Ｃでは、第１の実施形態を示す図１の３次関数発生回路２００とほぼ同様の効果が得られる。更に、演算増幅器２８１を使用し、第１の増幅手段２３０Ａを２段のＰＮＰ２３１，２３２で構成しているので、図１に比べてＰＮＰの段数が１段少なくなり、その分、例えば３Ｖの電源電圧を約０．６Ｖ低くすることができ、これによって低電圧化が可能になる。
【００７９】
（第５の実施形態）
図１０は、本発明の第５の実施形態を示す３次関数発生回路２００Ｄの回路図であり、第４の実施形態を示す図９の３次関数発生回路２００Ｃ中の要素と共通の要素には共通の符号が付されている。
本実施形態の３次関数発生回路２００Ｄは、周囲温度Ｔが常に基準温度Ｔ0 以上の高温のときに適用可能な回路であり、第４の実施形態の図９において、周囲温度Ｔが基準温度Ｔ0 よりも低い低温のときの処理回路が削除されている。その他の構成は、第４の実施形態の図９と同様である。
【００８０】
この３次関数発生回路２００Ｄでは、周囲温度Ｔが常に基準温度Ｔ0 よりも高い高温のときに、１次信号Ｓｘｐ，ＳａがＰＭＯＳ２１１及びＮＭＯＳ２１２のゲートにそれぞれ与えられると、各ＰＭＯＳ２１３〜２１６のソース・ドレイン間に入力電流Ｉ1 が流れる。この入力電流Ｉ1 は、第１の増幅手段２３０Ａによって電圧に変換され、２段目のＰＮＰ２３２にベース・エミッタ間電圧２Ｖｂｅ１が発生する。一方、１次信号Ｓａ，Ｓｘが基準電流生成手段２４０内の各ＮＭＯＳ２４４，２４５のゲートに与えられると、各ＰＭＯＳ２４１〜２４３のソース・ドレイン間に基準電流Ｉｒが流れ、この基準電流Ｉｒが第２の増幅手段２５０で電圧に変換され、２段目のＰＮＰ２５２にベース・エミッタ間電圧２Ｖｂｅｒが発生する。
【００８１】
電圧２Ｖｂｅｒは、演算増幅器２８１の非反転入力端子に与えられるので、この演算増幅器２８１の出力端子には電圧（２Ｖｂｅｒ−Ｖｂｅ１）が発生する。よって、第４の実施形態と同様に、ノードＮ２６４から、エミッタ電流Ｉ2 に対応する３次信号Ｏ３が出力される。
従って、第４の実施形態とほぼ同様の効果がある。更に、第４の実施形態から、周囲温度Ｔが基準温度Ｔ0 よりも低い低温のときの処理回路を省略しているので、回路構成を簡単化できる。
なお、周囲温度Ｔが常に基準温度Ｔ0 よりも低い低温のときには、１次信号Ｓｘｐ，Ｓａに代えて１次信号Ｓａｐ，ＳｘをＰＭＯＳ２１１及びＮＭＯＳ２１２のゲートにそれぞれ与えるようにすれば、図１０とほぼ同様の作用、効果が得られる。
【００８２】
（変形例）
なお、本発明は上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ）  ３次関数発生回路２００，２００Ａ〜２００Ｄにおいて、入力電流Ｉ1 及び基準電流Ｉｒから温度差｜（Ｔ−Ｔ0 ）｜3 の３乗特性を持つエミッタ電流Ｉ2 を生成する回路を、ＰＮＰ、ＰＭＯＳ、ＮＭＯＳ等で構成したが、他のＴＲやＦＥＴ等で構成してもよい。例えば、ＰＮＰに代えてＮＰＮ型ＴＲ（以下「ＮＰＮ」という。）を用いる場合、このＮＰＮの極性に合わせて周辺回路及びＶＤＤ、ＶＲＥＦの極性等を適宜変更すればよい。また、図１０の３次関数発生回路２００Ｄにおいて、例えば、増幅手段２３０Ａ，２５０は、演算増幅器とこの出力で動作する１段のＴＲとで構成して、所望の出力電圧が得られるようにしてもよい。このような構成にすれば、例えば、ダイオードの２段分（約１．２Ｖ）だけ電源電圧を低くでき、これによってより低電圧化が可能になる。
【００８３】
（ｂ）  １次関数発生回路１００、制御電圧生成回路３００、及びＶＣＸＯ１０は、図示の回路構成に限定されず、種々の回路構成を採用できる。また、ＶＣＸＯ１０に代えて、セラミック振動子等の圧電振動子を使用する電圧制御圧電発振器を用いてもよい。
（ｃ）  ３次関数発生回路２００，２００Ａ〜２００Ｄは、温度補償圧電発振器以外の種々の回路や装置に適用できる。
【００８４】
【発明の効果】
以上詳細に説明したように、第１及び第２の発明によれば、基準温度Ｔ0に対して周囲温度Ｔが高温のときには第１の入力電流生成手段、又は基準温度Ｔ0に対して周囲温度Ｔが低温のときには第２の入力電流生成手段により生成される入力電流Ｉ1と、温度補償用の基準電流Ｉｒとに基づき、ＴＲのベース・エミッタ間電圧とエミッタ電流との電圧−電流特性を用いて温度差｜（Ｔ−Ｔ0）｜3の３乗特性を持つエミッタ電流Ｉ2を生成するようにしたので、温度特性が除去された精度の良い入力電流Ｉ1の３乗特性を得ることができる。しかも、３次関数発生回路の回路素子を全て半導体回路素子で構成することができ、これによって集積回路化及び小型化が可能になる。また、第２の発明では、演算手段を用いているので、第１及び第２の対数増幅器のＴＲの段数を第１の発明よりも少なくでき、その分、電源電圧を低くして低電圧化が可能になる。
第３及び第４の発明によれば、第１又は第２の発明の３次関数発生回路を用いて温度補償圧電発振器を構成したので、温度変化による影響を受けず、精度の良い補償特性を得ることができる。更に、全てを半導体回路素子で構成することが可能になり、集積回路化及び小型化が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す３次関数発生回路２００の回路図である。
【図２】従来のＴＣＸＯの一例を示す構成図である。
【図３】本発明の第１の実施形態を示すＴＣＸＯの構成図である。
【図４】図３中の１次関数発生回路１００の回路図である。
【図５】図３中の制御電圧生成回路３００の回路図である。
【図６】図１の入力電流Ｉ1 及び基準電流Ｉｒの波形図である。
【図７】本発明の第２の実施形態を示す３次関数発生回路２００Ａの回路図である。
【図８】本発明の第３の実施形態を示す３次関数発生回路２００Ｂの回路図である。
【図９】本発明の第４の実施形態を示す３次関数発生回路２００Ｃの回路図である。
【図１０】本発明の第５の実施形態を示す３次関数発生回路２００Ｄの回路図である。
【符号の説明】
１０    ＶＣＸＯ
３０    補償電圧生成回路
１００    １次関数発生回路
２００，２００Ａ〜２００Ｄ    ３次関数発生回路
２１０，２２０    入力電流生成手段
２３０，２３０Ａ，２５０    増幅手段
２４０    基準電流生成手段
２６１    出力用ＰＮＰ
２８０    演算手段
３００    制御電圧生成回路
【図１】
0003923725.tif 000008
【図２】
0003923725.tif 000009
【図３】
0003923725.tif 000010
【図４】
0003923725.tif 000011
【図５】
0003923725.tif 000012
【図６】
0003923725.tif 000013
【図７】
0003923725.tif 000014
【図８】
0003923725.tif 000015
【図９】
0003923725.tif 000016
【図１０】
0003923725.tif 000017