(57)【特許請求の範囲】
【請求項１】
絶縁基板上に第１マスクを用いて端部を有した半導体層を形成する段階と；
前記半導体層を含む絶縁基板上に第１絶縁膜を形成する段階と；
前記半導体層上部の第１絶縁膜上に第２マスクを用いてその上部にゲートキャッピング層を備えたゲートを形成する段階と；
前記ゲート及びゲートキャッピング層の側壁にスペーサを形成すると同時に半導体層の端部を露出させる段階と；
前記露出された半導体層に高濃度不純物をイオン注入して高濃度ソース／ドレイン領域を形成する段階と；
第３マスクを用いて前記高濃度ソース／ドレイン領域と直接コンタクトされるソース／ドレイン電極を形成する段階と；
基板全面に平坦化膜を形成する段階と；
第４マスクを用いて前記ソース／ドレイン電極のうちの一方の電極の末端部及び前記絶縁基板の表面の一部が露出されるように前記平坦化膜をエッチングして開口部を形成する段階と；
第５マスクを用いて前記平坦化膜上及び前記開口部内に、前記ソース／ドレイン電極のうちの露出された前記電極の末端部及び前記絶縁基板の表面の一部と接触する画素電極を形成する段階と、
前記画素電極の第１所定の領域と前記平坦化膜の第２所定の領域上に有機ＥＬ層とカソード電極を形成する段階と、
を含むことを特徴とするアクティブマトリックス型表示装置の製造方法。
【請求項２】
前記ゲートを形成した後に、前記半導体層に前記高濃度不純物と同一な導電型を有する低濃度不純物をイオン注入して低濃度ソース／ドレイン領域を形成して前記半導体層がＬＤＤ領域を含むようにすることを特徴とする請求項１に記載のアクティブマトリックス型表示装置の製造方法。
【請求項３】
前記スペーサを形成した後に、前記半導体層の露出された部分にシリサイド膜を形成する段階をさらに含むことを特徴とする請求項１に記載のアクティブマトリックス型表示装置の製造方法。
【請求項４】
請求項１に記載のアクティブマトリックス型表示素子の製造方法によって製造されることを特徴とするアクティブマトリックス型表示装置。
【請求項５】
絶縁基板と；
前記絶縁基板上に形成された端部を有した半導体層と；
前記半導体層の両端部が露出されるように前記半導体層上に形成された第１絶縁膜と；前記第１絶縁膜上に形成されたゲートと；
前記ゲート上部に形成されたゲートキャッピング層と；
前記第１絶縁膜上の前記ゲート及びゲートキャッピング層の側壁に形成されたスペーサと；
前記露出された半導体層に形成された高濃度ソース／ドレイン領域と；
前記高濃度ソース／ドレイン領域と直接コンタクトされるソース／ドレイン電極と；
前記ソース／ドレイン電極のうちの一方の電極の末端部及び前記絶縁基板の表面の一部を、開口部を通して露出させる平坦化膜と；
前記平坦化膜上及び前記開口部内に、前記ソース／ドレイン電極うちの一方の電極の末端部及び前記絶縁基板の表面の一部と接触するように形成された画素電極と、
前記画素電極の第１所定の領域と前記平坦化膜の第２所定の領域上に形成された有機ＥＬ層とカソード電極と、
を含むことを特徴とするアクティブマトリックス型表示装置。
【請求項６】
前記スペーサ下部の前記高濃度ソース／ドレイン領域と前記ゲート間の半導体層に形成された、前記高濃度ソース／ドレイン領域と同一導電型を有する低濃度ソース／ドレイン領域をさらに含むＬＤＤ構造を有することを特徴とする請求項５に記載のアクティブマトリックス型表示装置。
【請求項７】
前記ソース／ドレイン領域と前記ソース／ドレイン電極間に形成されたシリサイド膜をさらに含むことを特徴とする請求項５に記載のアクティブマトリックス型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ及びその製造方法に関する。また、本発明はアクティブマトリックス型表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
最近、有機電界発光素子を利用した有機電界発光表示装置がＣＲＴやＬＣＤの代わりに平板表示装置として注目されている。これは同一な画面サイズを有するＣＲＴに比べて有機電界発光表示装置の厚さ、重量、大きさ及び消費電力がはるかに少ないためである。また、有機電界発光素子は自ら発光するためにＬＣＤでは必要なバックライトアセンブリが要らなくてＬＣＤより有機電界発光表示装置を軽量化薄型化させることができて、視野角にも制限がないので次世代の平板表示装置として注目されている。
【０００３】
最近には有機電界発光素子とこれを駆動させる薄膜トランジスタを接ぎ木させた有機電界発光表示装置の開発が活発に進行している。
【０００４】
図１は、従来の薄膜トランジスタの断面図である。図１を参照して従来の薄膜トランジスタの製造方法を説明すると次のようである。
【０００５】
まず、ガラス基板または合成樹脂のような透明な絶縁基板１０上にバッファ層１１を形成して、前記バッファ層１１上にポリシリコン膜を蒸着し次にパターニングして半導体層１２を形成する。前記半導体層１２を含んだバッファ層１１上にゲート絶縁膜１３を形成して、ゲート絶縁膜１３上にゲート電極物質を蒸着し次にパターニングする。したがって、半導体層１２上部のゲート絶縁膜１３上にゲート１４を形成する。
【０００６】
次に、前記ゲート１４をマスクとして前記半導体層１２に所定導電型、例えばｎ型またはｐ型導電型の低濃度不純物をイオン注入して低濃度ソース／ドレイン領域１５−１、１５−２を形成する。前記ゲート１４を陽極酸化して陽極酸化膜１６を形成する。例えば、ゲート１４がＡｌでなされる場合、陽極酸化膜１６としてＡｌ2Ｏ3が形成される。
【０００７】
続いて、前記半導体層１２に前記低濃度ソース／ドレイン領域１５−１、１５−２と同一導電型の高濃度不純物をイオン注入して高濃度ソース／ドレイン領域１７−１、１７−２を形成する。基板全面に層間絶縁膜１８を形成した次に、前記高濃度ソース／ドレイン領域１７−１、１７−２が露出されるように前記層間絶縁膜１８とゲート絶縁膜１３をエッチングしてコンタクトホール１９−１、１９−２を形成する。
【０００８】
次に、前記コンタクトホール１９−１、１９−２を含んだ前記層間絶縁膜１８上に金属膜を蒸着した次にパターニングして前記コンタクトホール１９−１、１９−２を通して前記高濃度ソース／ドレイン領域１７−１、１７−２とコンタクトされるソース／ドレイン電極２０−１、２０−２を形成する。こうして、従来の低濃度ソース／ドレイン領域１５−１、１５−２と高濃度ソース／ドレイン領域１７−１、１７−２のＬＤＤ（Lightly Doped Drain）構造を有する薄膜トランジスタが製造される。
【０００９】
従来の薄膜トランジスタをＬＤＤ構造の代りにオフセット構造で形成しようとする場合にはゲート１４形成工程後低濃度不純物をイオン注入する工程を省略して直ちにゲート１４の陽極酸化工程を遂行した後高濃度不純物をイオン注入して前記ゲート１４と一定距離だけ離れた高濃度ソース／ドレイン領域を形成するとオフセット構造を有する薄膜トランジスタが製造される。
【００１０】
前記したような従来のＬＤＤ構造またはオフセット構造を有する薄膜トランジスタの製造方法によると、半導体層１２を形成するための第１マスク、ゲート１４を形成するための第２マスク、コンタクトホール１９−１、１９−２を形成するための第３マスク、ソース／ドレイン電極２０−１、２０−２を形成するための第４マスクなどの４枚のマスクが要求されて製造単価が上昇する問題点があった。
【００１１】
また、従来の薄膜トランジスタの製造方法は、ＬＤＤ構造をフォトレジストパターンを利用して形成する代わりに陽極酸化膜を利用して形成することによってセルフ−アライン方式で形成することはあるが、ゲートを陽極酸化して陽極酸化膜を形成するためには別途の新しい設備を使用しなければならなくて工程が複雑になる問題点があった。
【００１２】
更に、従来の薄膜トランジスタは、高濃度ソース／ドレイン領域のポリシリコン膜とソース／ドレイン電極の金属膜が直接コンタクトされるのでコンタクト抵抗が増加して全体的に素子の性能を低下させる問題点があった。
【００１３】
図２は、図１に示した薄膜トランジスタを有した従来の有機電界発光表示素子の断面構造図であって、図２を参照して従来の有機電界発光表示素子の製造方法を説明すると次のようである。
【００１４】
図１で説明したような方法で絶縁基板１０上にＬＤＤ構造を有する薄膜トランジスタを製造した次に、第１層間絶縁膜１８上にパッシベーションのための第２層間絶縁膜２１を形成する。続いて、前記ソース／ドレイン電極２０−１、２０−２中の一つ、例えばドレイン電極２０−２が露出されるように前記第２層間絶縁膜２１をエッチングしてビアホール２２を形成する。
【００１５】
続いて、前記ビアホール２２を含んだ前記第２層間絶縁膜２１上に有機電界発光表示素子の陽極を形成するために透明導電膜を蒸着する。前記透明導電膜をパターニングして前記ビアホール２２を通して前記ドレイン電極２０−２とコンタクトされる画素電極２３すなわち、有機電界発光表示素子の陽極２３を形成する。この際、有機電界発光表示素子の陽極２３が前記薄膜トランジスタのドレイン電極２０−２とコンタクトされたが、前記陽極２３が薄膜トランジスタのソース電極２０−１とコンタクトされる場合もある。
【００１６】
前記陽極２３を含んだ第２層間絶縁膜２１上に平坦化用第３層間絶縁膜２４を蒸着する。前記陽極２３が露出されるように前記第３層間絶縁膜２４をエッチングして前記有機電界発光表示素子の有機薄膜層のための開口部２５を形成する。続いて、前記開口部２５を含んだ第３層間絶縁膜２４上に有機薄膜層２６を形成して、さらに陰極２７を形成する。こうして、有機電界発光表示素子が製造される。
【００１７】
前記したような有機電界発光表示素子は、前記した薄膜トランジスタを形成するための４枚のマスク外に、前記陽極２３とドレイン電極２０−２をコンタクトさせるためのビアホール２２を形成するための第５マスク、前記陽極２３を形成するための第６マスク及び前記有機薄膜層のための開口部２５を形成するための第７マスクの３枚のマスクがさらに必要である。
【００１８】
したがって、有機電界発光表示素子の工程数及び工程時間が長くなって、マスク製作費用によって製品の値段が上昇する問題点がある。
【００１９】
【発明が解決しようとする課題】
本発明は前記したような従来技術の問題点を解決するためのものであり、本発明の目的は、製造工程が単純で、収率が高く、製造費用が低い薄膜トランジスタ及びアクティブマトリックス型ディスプレー装置を提供することにある。
【００２０】
本発明の他の目的は、優秀な電気的特性を有した薄膜トランジスタ及びアクティブマトリックス型ディスプレー装置を提供することにある。
【００２１】
【課題を解決するための手段】
前記本発明の目的及び他の目的を達成するための本発明は、絶縁基板上に第１マスクを利用して半導体層を形成する段階と；前記半導体層を含む絶縁基板上に第１絶縁膜を形成する段階と；前記半導体層上部の前記第１絶縁膜上に第２マスクを利用してその上部にゲートキャッピング層を備えたゲートを形成する段階と；前記ゲートの側壁にスペーサを形成すると同時に半導体層を露出させる段階と；前記露出された半導体層に高濃度不純物をイオン注入して高濃度ソース／ドレイン領域を形成する段階と；前記高濃度ソース／ドレイン領域と直接コンタクトされるソース／ドレイン電極を第３マスクを利用して形成する段階とを含むことを特徴とする薄膜トランジスタの製造方法を提供する。
【００２２】
前記スペーサを形成する方法は、ゲートを含むゲート絶縁膜上に第２絶縁膜を形成する段階と；前記第１及び第２絶縁膜をエッチングしてゲートの側壁にスペーサを形成すると同時に前記半導体層を露出させる段階でなされる。前記第１及び第２絶縁膜及び前記ゲートキャッピング層は酸化膜または窒化膜中の一つで作る。
【００２３】
前記薄膜トランジスタ製造方法は、前記ゲート電極を形成した後に、前記高濃度不純物のような導電型を有した低濃度不純物を前記半導体層にイオン注入して低濃度ソース／ドレイン領域を形成して前記スペーサの下の半導体層にＬＤＤ領域を形成する段階をさらに含む。
【００２４】
前記薄膜トランジスタ製造方法は、前記半導体層の高濃度ソース／ドレイン領域上にシリサイド膜を形成する段階をさらに含む。前記シリサイド膜を形成する段階は第１金属膜を基板全面に形成する段階と、シリサイド工程を利用して前記シリサイド膜を形成する段階を含む。
【００２５】
本発明はまた基板と；前記基板上に形成された端部を有した半導体層と；前記半導体層の両端部を露出するように前記半導体層上に形成された第１絶縁膜と；前記第１絶縁膜上に形成されたゲートと；前記ゲート上部に形成されたゲートキャッピング層と；前記ゲート絶縁膜上の前記ゲート及びゲートキャッピング層の側壁に形成されたスペーサと；前記露出された半導体層に形成された高濃度のソース／ドレイン領域と；前記高濃度ソース／ドレイン領域と直接コンタクトされるソース／ドレイン電極とを含むことを特徴とする薄膜トランジスタを提供する。
【００２６】
前記薄膜トランジスタは、前記スペーサ下部の高濃度ソース／ドレイン領域とゲート間の半導体層に形成された、前記高濃度ソース／ドレイン領域と同一導電型を有する低濃度ソース／ドレイン領域をさらに含むＬＤＤ領域を有する。前記第１絶縁層、前記ゲートキャッピング層及び前記スペーサは酸化膜または窒化膜中の一つでなされる。前記薄膜トランジスタは前記ソース／ドレイン領域と前記ソース／ドレイン電極間に形成されたシリサイド膜をさらに含む。
【００２７】
また、本発明は絶縁基板上に第１マスクを利用して端部を有した半導体層を形成する段階と；前記半導体層を含む絶縁基板上に第１絶縁膜を形成する段階と；前記半導体層上部の第１絶縁膜上に第２マスクを利用してその上部にゲートキャッピング層を備えたゲートを形成する段階と；前記ゲートの側壁にスペーサを形成すると同時に半導体層の端部を露出させる段階と；前記露出された半導体層に前記高濃度不純物をイオン注入して高濃度ソース／ドレイン領域を形成する段階と；前記高濃度ソース／ドレイン領域と直接コンタクトされるソース／ドレイン電極を第３マスクを利用して形成する段階と；基板全面に第２絶縁膜を形成する段階と；第４マスクを用いて前記ソース／ドレイン電極中の一つが露出されるように前記第２絶縁膜をエッチングして開口部を形成する段階と；第５マスクを用いて前記開口部を含んだ第２絶縁膜上に前記ソース／ドレイン電極中露出された電極と接触する画素電極を形成する段階とを含むことを特徴とするアクティブマトリックス型表示装置の製造方法を提供する。
【００２８】
また、本発明は基板と；前記基板上に形成された端部を有した半導体層と；前記半導体層の両端部が露出されるように前記半導体層上に形成された第１絶縁膜と；前記第１絶縁膜上に形成されたゲートと；前記ゲート上部に形成されたゲートキャッピング層と；前記ゲート絶縁膜上の前記ゲート及びゲートキャッピング層の側壁に形成されたスペーサと；前記露出された半導体層に形成された高濃度のソース／ドレイン領域と；前記高濃度ソース／ドレイン領域と直接コンタクトされるソース／ドレイン電極と；前記ソース／ドレイン電極中の一つを露出させる開口部を備えた平坦化膜と；前記平坦化膜上に前記開口部を通して前記ソース／ドレイン電極中の一つと連結されるように形成された画素電極とを含むことを特徴とするアクティブマトリックス型表示素子を提供する。
【００２９】
【発明の実施の形態】
以下、本発明の実施例を添付された図面によって説明すると次のようである。
【００３０】
図３Ａないし図３Ｌは、本発明の実施例による薄膜トランジスタの製造方法を説明するための工程断面図を図示したものである。
【００３１】
図３Ａ及び図３Ｂは、基板上に半導体層を形成するための工程であって、まず透明な絶縁基板３０上にバッファ層としてＳｉＯ2膜３１を形成して、さらにポリシリコン膜３２を形成する。この際、前記ポリシリコン膜３２を形成する方法は非晶質シリコン膜を蒸着した次に所定の熱処理工程によってポリシリコンとして結晶化したりまたは直接ポリシリコン膜を蒸着して形成することができる。
【００３２】
続いて、半導体層を形成するための第１マスク(図面上には図示せず)を利用して前記ポリシリコン膜をパターニングする。こうして、バッファ層３１上に半導体層３３が形成される。前記バッファ層３１は絶縁基板から発生されるナトリウムイオンのような不純物が半導体層３２に流入されることを遮断させる役割をする。
【００３３】
図３Ｃ及び図３Ｄは、ゲートを形成するための工程であって、まず前記半導体層３３を含むバッファ層３１上にゲート絶縁膜３４、ゲート電極物質３５及びゲートキャッピング物質３６を順次に形成する。この際、ゲート絶縁膜３４とゲートキャッピング物質３６として酸化膜(ＳｉＯ2)または窒化膜(ＳｉＮｘ)を用いる。
【００３４】
続いて、図面上には示さなかったが、ゲート形成用第２マスクを利用して前記ゲートキャッピング物質３６とゲート電極物質３５を順次にエッチングして半導体層３３上部のゲート絶縁膜３４上にゲート３７とゲートキャッピング層３８を形成する。
【００３５】
図３Ｅは、低濃度ソース／ドレイン領域を形成するための工程であって、前記半導体層３３に前記ゲート３７をマスクとして所定導電型、例えばｐ型またはｎ型の低濃度不純物をイオン注入する。したがって、ゲート３７両側の半導体層３３に低濃度ソース／ドレイン領域３９−１、３９−２を形成する。
【００３６】
この際、ゲート３７上にはゲートキャッピング層３８が形成されてソース／ドレイン領域３９−１、３９−２のための低濃度不純物がゲート３７に注入されることが防止されるので、ゲート３７でヒロック(hｉｌｌｏｃｋ)やクラック(ｃｒａｃｋ)のような不良が発生されることを防止する。
【００３７】
図３Ｆ及び図３Ｇは、ゲート３７の側壁にスペーサを形成するための工程であって、まずゲート３７を含んだゲート絶縁膜３４上にスペーサ用絶縁膜４０、例えばＳｉＯ2膜またはＳｉＮｘ膜を蒸着した次にエッチバックしてゲート３７の側壁にスペーサ４１を形成する。
【００３８】
この際、前記スペーサ４１を形成するための絶縁膜４０のエッチング時その下部のゲート絶縁膜３４もエッチングされて低濃度のソース／ドレイン領域３９−１、３９−２を露出させる。
【００３９】
図３Ｈと図３Ｉは、露出された低濃度のソース／ドレイン領域３９−１、３９−２上にシリサイド膜を形成するための工程であって、まず基板全面にかけて高融点金属膜４２を蒸着した次にシリサイド工程を遂行すると半導体層３３のシリコンと金属膜４２が反応する。こうして、低濃度のソース／ドレイン領域３９−１、３９−２の露出された部分にのみシリサイド膜４３−１、４３−２が形成されて残り部分では金属膜４２がそのまま存在するようになる。
【００４０】
したがって、残っている金属膜４２を除去すると低濃度のソース／ドレイン領域３９−１、３９−２にのみシリサイド膜４３−１、４３−２が形成される。この際、高融点金属膜４２としてクロム膜またはニッケルを用いるとシリサイド膜４３−１、４３−２はクロムシリサイド膜またはニッケルシリサイド膜になる。
【００４１】
図３Ｊは、高濃度ソース／ドレイン領域を形成するための工程であって、前記ゲート３７とスペーサ４１をマスクとして前記低濃度ソース／ドレイン領域３９−１、３９−２と同一な導電型を有する不純物をイオン注入してシリサイド膜４３−１、４３−２下部の半導体層にセルフ−アライン方式で高濃度ソース／ドレイン領域４４−１、４４−２を形成する。こうして、ソース／ドレイン領域は低濃度接合領域３９−１、３９−２と高濃度接合領域４４−１、４４−２でなされたＬＤＤ構造を有する。
【００４２】
前記高濃度ソース／ドレイン領域４４−１、４４−２を形成するためのイオン注入工程時、シリサイド膜４３−１、４３−２を通して半導体層３３に高濃度不純物をイオン注入するために、前記シリサイド膜４３−１、４３−２によって半導体層３３が保護されることによってイオン注入によって半導体層３３の損傷を最少化できる。
【００４３】
図３Ｋと図３Ｌは、ソース／ドレイン電極を形成するための工程であって、まず基板全面にソース／ドレイン電極用金属物質４５を蒸着する。続いて、図面上には示さなかったが、ソース／ドレイン電極を形成するための第３マスクを利用して前記ソース／ドレイン電極用金属物質４５をパターニングして露出されたシリサイド膜４３−１、４３−２とコンタクトホールなしに(ｎｏｎ−ｃｏｎｔａｃｔhｏｌｅ)直接コンタクトされるソース／ドレイン電極４６−１、４６−２を形成する。こうして、本発明の実施例による薄膜トランジスタを製造する。
【００４４】
前記したような本発明の薄膜トランジスタの製造方法によると、半導体層３３を形成するための第１マスク、ゲート３７を形成するための第２マスク及びソース／ドレイン電極４６−１、４６−２を形成するための第３マスクの３枚のマスクのみを用いることによって従来の４枚のマスクを用いる薄膜トランジスタの製造方法より工程を単純化できる。
【００４５】
すなわち、本発明の薄膜トランジスタの製造方法では前記ゲート３７の側壁にスペーサ４１を形成して、このスペーサ４１をマスクとしてセルフアライン形態でＬＤＤ構造のソース／ドレイン領域を形成することによって、従来のような陽極酸化工程が排除される。
【００４６】
また、前記スペーサ４１の形成時その下部のゲート絶縁膜３４も一緒にエッチングされて高濃度／ソースドレイン領域４４−１、４４−２が露出されることによって、後続のソース／ドレイン電極４６−１、４６−２がソース／ドレイン領域４４−１、４４−２と直接コンタクトされて電気的に連結されるように形成する。こうして、従来のソース／ドレイン電極とソース／ドレイン領域を電気的に連結させるためのコンタクトホール工程が排除されるので、１枚のマスクが減る。
【００４７】
更に、本発明は前記ゲート３７上部にゲートキャッピング層３８が形成されて、その側壁にスペーサ４１が形成されてゲート３７とソース／ドレイン電極４６−１、４６−２を分離させる。それゆえ、従来のように層間絶縁膜を形成した次にコンタクトホールを通してソース／ドレイン領域とソース／ドレイン電極をコンタクトさせなくてもゲート３７とソース／ドレイン電極４６−１、４６−２間の十分な絶縁を確保することができる。
【００４８】
本発明の薄膜トランジスタの製造方法によると、高濃度ソース／ドレイン領域４４−１、４４−２上にシリサイド膜４３−１、４３−２が形成されているので、高濃度ソース／ドレイン領域４４−１、４４−２を形成するためのイオン注入時バリヤとして働くだけでなくソース／ドレイン電極４６−１、４６−２を形成するための金属膜４５のパターニング時エッチングバリヤとして働いてエッチング選択比を向上させることができる。
【００４９】
前記高濃度ソース／ドレイン領域４４−１、４４−２とソース／ドレイン電極４６−１、４６−２間にシリサイド膜４３−１、４３−２が形成されてコンタクト抵抗を減少させて素子の特性を向上させることができる。
【００５０】
また、本発明の薄膜トランジスタの製造方法は、低濃度ソース／ドレイン領域３９−１、３９−２を形成するためのイオン注入時ゲートキャッピング層３８によってゲート３７に不純物がイオン注入されることを防止するので、素子の特性を向上させることができる。
【００５１】
図３Ａないし図３Ｌに示した実施例は、ＬＤＤ構造を有する薄膜トランジスタの製造方法に関したものであるが、ゲート形成後図３Ｅの低濃度不純物をイオン注入する工程を省略した次にスペーサ４１を形成した後高濃度不純物をイオン注入して高濃度ソース／ドレイン領域４４−１、４４−２をイオン注入するとオフセット構造を有する薄膜トランジスタを製造できる。
【００５２】
図４は、本発明の実施例による有機電界発光表示素子１００を図示したものであって、一つの画素部分に対するレイアウトを図示したものである。
【００５３】
本発明の実施例による有機電界発光表示素子１００は、光を透過させる透明な絶縁基板１１０と、前記基板１１０上に形成された信号線すなわち、データ線１３０、電源印加線１４０及びゲート線１２０と、前記信号線に連結されて配列された画素でなされる。
【００５４】
前記データ線１３０は、前記画素にデータ電圧を印加するためのものであって、前記電源印加線１４０は前記データ線１３０と平行に配列されて、有機電界発光表示素子１００が駆動するあいだ前記画素に常に電源を印加するためのものである。前記ゲート線１２０は前記データ線１３０と電源印加線１４０と交差するように配列されて、前記画素の薄膜トランジスタＴＦＴをオン／オフさせるための信号を印加するためのものである。
【００５５】
前記画素は、前記データ線１３０とゲート線１２０が交差する部分に配列され、図４に示したように２個のＴＦＴ１７０、２００と充電用キャパシタ１８０及び有機電界発光素子３００で構成される。
【００５６】
前記２個のＴＦＴ１７０、２００中第１ＴＦＴ１７０はゲート線１２０に連結されて、前記ゲート線を通して印加される信号によって駆動される。前記第１ＴＦＴ１７０及び電源印加線１４０間に連結されたキャパシタ１８０は有機電界発光表示素子１００が１フレームのあいだその画像を維持することができるように前記データ線１３０から印加されるデータを維持させるための充電用キャパシタである。そして、第２ＴＦＴ２００は前記第１ＴＦＴ１７０及びキャパシタ１８０に連結されて、有機電界発光素子３００を駆動させるためのものである。
【００５７】
図４に示した有機電界発光表示素子の平面構造を説明すると、複数本のゲート線中該当する一つのゲート線１２０が複数本のデータ線中該当する一つのデータ線１３０及び複数本の電源印加線中該当する一つの電源印加線１４０と交差するように配列される。
【００５８】
前記データ線１３０、ゲート線１２０及び電源印加線１４０によって限定される画素領域中上側部分には第１ＴＦＴ１７０とキャパシタ１８０が形成されて、残り下側部分には第２ＴＦＴ２００と有機電界発光素子３００が形成される。
【００５９】
前記ゲート線１２０及びデータ線１３０に連結される第１ＴＦＴ１７０は、そのゲート１７４がゲート線１２０から延長形成されて、半導体層１７２はゲート１７４の下部に形成され、前記データ線１３０から延長形成されたソース電極１７６とドレイン電極１７８は高濃度ソース／ドレイン領域が形成された前記半導体層１７２とコンタクトホールなしに(ｎｏｎ−ｃｏｎｔａｃｔhｏｌｅ)直接コンタクトされる。
【００６０】
前記第１ＴＦＴ１７０のドレイン電極１７８は、連結パッド３１５を通して前記キャパシタ１８０の第１電極１８２と連結されて前記第１電極１８２上には前記電源印加線１４０から延長形成された第２電極１８４が配列される。
【００６１】
前記ドレイン電極１７８は、コンタクトホール２６１を通して連結パッド３１５に連結されて、前記キャパシタ１８０の第１電極１８２はコンタクトホール２６２を通して連結パッド３１５に連結されて前記第１ＴＦＴ１７０とキャパシタ１８０が相互電気的で連結される。
【００６２】
この際、前記キャパシタ１８０の第１電極１８２は、前記ゲート線１２０及びゲート１７４と同一物質から成り、前記ゲート線１２０及びゲート１７４形成時同時に形成される。そして、前記キャパシタ１８０の第２電極１８４は前記データ線１３０及びソース／ドレイン電極１７６、１７８と電源印加線１４０と同一物質から成り、データ線１３０及びソース／ドレイン電極１７６、１７８と電源印加線１４０を形成する際同時に形成される。
【００６３】
一方、前記キャパシタ１８０と電源印加線１４０に連結された第２ＴＦＴ２００は前記第１キャパシタ１８０の第１電極１８２から延びたゲート２２０が半導体層２１０上に形成されて、高濃度ソース／ドレイン領域が形成された前記半導体層２１０には前記電源印加線１４０から延長形成されたソース電極２５０とドレイン電極２５５がコンタクトホールなしに直接コンタクトされるように形成される。
【００６４】
第２ＴＦＴ２００のドレイン電極２５５は、開口部２６７を通して透明電極である有機電界発光素子３００の陽極３１０とコンタクトされて第２ＴＦＴ２００が有機電界発光素子３００と電気的で連結される。
【００６５】
前記したような構造を有する本発明の有機電界発光表示素子の製造方法は図３Ａないし図３Ｌに示した薄膜トランジスタの製造方法を利用するものであって、図５Ａないし図５Ｆ及び図６を参照して説明すると次のようである。図５Ａないし図５Ｆは図４のＶ−Ｖ線に沿って切断された断面図であって、図６は図５のＶＩ−ＶＩ線に沿って切断された断面図である。
【００６６】
図５Ａは、図３Ａないし図３Ｌに示した薄膜トランジスタ２００を製造するための断面構造を図示したものである。絶縁基板１１０上にバッファ層としてＳｉＯ2膜２０２を形成して、第１マスク(図面上には図示せず)を利用して前記バッファ層２０２上に第２薄膜トランジスタ２００の半導体層２１０を形成すると同時に図６に示したように第１薄膜トランジスタ１７０の半導体層１７２を形成する。
【００６７】
続いて、第１薄膜トランジスタ１７０の半導体層１７２(図６参照)と第２薄膜トランジスタ２００の前記半導体層２１０を含むバッファ層２０２上にゲート絶縁膜２１５を形成して、さらに第２マスク(図面上には図示せず)を利用して第２薄膜トランジスタ２００のゲート２２０及びゲートキャッピング層２２５そして第１薄膜トランジスタ１７０のゲート１７４及びゲートキャッピング層２２５を形成する。これと同時に第１キャパシタ１８０の第１電極１８２である下部電極とキャッピング層１８３と図面上には示さなかったが前記ゲート線１２０も同時に形成される。この際、前記第１電極１８２上に形成されたキャッピング層１８３はキャパシタ誘電膜として作用し、前記第１及び第２薄膜トランジスタ１７０、２００のゲートキャッピング層２２５及び第１キャパシタ１８０の誘電膜１８３として窒化膜または酸化膜が用いられる。
【００６８】
続いて、前記第２薄膜トランジスタ２００の前記半導体層２１０に前記ゲート２２０をマスクとして所定導電型、例えばｐ型またはｎ型の低濃度不純物をイオン注入する。したがって、ゲート２２０両側の半導体層２１０に低濃度ソース／ドレイン領域２１４−１、２１４−２を形成する。これと同時に、前記の低濃度不純物が第１薄膜トランジスタ１７０のゲート１７４をマスクとして前記半導体層１７２にイオン注入されるので、第１薄膜トランジスタ１７０の低濃度ソース／ドレイン領域１７３−１、１７３−２を形成する。
【００６９】
この際、第１及び第２薄膜トランジスタ１７０、２００のゲート１７４、２２０上にはゲートキャッピング層２２５が各々形成されて、キャパシタ１８０の第１電極１８２上にも誘電膜１８３が形成されて、低濃度の不純物イオン注入時イオン注入バリヤとして働く。第２薄膜トランジスタ２００の半導体層２１０中前記低濃度ソース／ドレイン領域２１４−１、２１４−２間の部分と第１薄膜トランジスタ１７０の半導体層１７２中前記低濃度ソース／ドレイン領域１７３−１、１７３−２間の半導体層はチャネル領域として働く。
【００７０】
次に、第２薄膜トランジスタ２００のゲート２２０を含んだゲート絶縁膜２１５上にスペーサ用絶縁膜、例えばＳｉＯ2膜またはＳｉＮｘ膜を蒸着した次にエッチバックしてゲート２２０の側壁にスペーサ２３０を形成して、図６に示したように第１薄膜トランジスタ１７０のゲート１７４及びキャパシタ２００の第１電極１８２の側壁にもスペーサ２３０を同時に形成する。
【００７１】
前記スペーサ２３０を形成するための絶縁膜のエッチング時その下部のゲート絶縁膜２１５もエッチングされて第１及び第２薄膜トランジスタ１７０、２００の低濃度のソース／ドレイン領域１７３−１、１７３−２、２１４−１、２１４−２を露出させる。
【００７２】
前記スペーサ２３０を形成した次に、第２薄膜トランジスタ２００の露出された低濃度のソース／ドレイン領域２１４−１、２１４−２と第１薄膜トランジスタ１７０の露出された低濃度ソース／ドレイン領域１７３−１、１７３−２上にシリサイド膜２４０を形成する。続いて、第２薄膜トランジスタ２００の前記ゲート２２０とスペーサ２３０をマスクとして前記低濃度ソース／ドレイン領域２１４と同一な導電型を有する高濃度不純物をイオン注入してシリサイド膜２４０下部の半導体層にセルフ−アライン方式で高濃度ソース／ドレイン領域２１６−１、２１６−２を形成する。この際、図６に示したように第１薄膜トランジスタ１７０のシリサイド膜２４０の下部にも高濃度／ソースドレイン領域１７５が形成される。
【００７３】
こうして、第１及び第２薄膜トランジスタ１７０、２００のソース／ドレイン領域は低濃度接合領域１７３−１、１７３−２、２１４−１、２１４−２と高濃度接合領域１７５−１、１７５−２と２１６−１、２１６−２でなされたＬＤＤ構造を有する。
【００７４】
前記高濃度ソース／ドレイン領域１７５−１、１７５−２と２１６−１、２１６−２を形成するためのイオン注入工程時、シリサイド膜２４０が半導体層１７２、２１０のイオン注入バリヤとして働いて半導体層１７２、２１０の損傷を最少化できる。
【００７５】
次に、基板全面にソース／ドレイン電極用金属物質を蒸着して、図面上には示さなかったが、ソース／ドレイン電極を形成するための第３マスクを利用してパターニングして露出されたシリサイド膜２４０とコンタクトホールなしに(ｎｏｎ−ｃｏｎｔａｃｔhｏｌｅ)直接コンタクトされる第２薄膜トランジスタ２００のソース／ドレイン電極２５０、２５５そして図６に示したように第１薄膜トランジスタ１７０のソース／ドレイン電極１７６、１７８を形成する。この際、データ線１３０及び電源印加線１４０も同時に形成される。こうして本発明の有機電界発光表示素子の薄膜トランジスタ１７０、２００が形成される。
【００７６】
図５Ｂ及び図５Ｃは、有機電界発光素子３００の陽極を形成する工程であって、基板全面に平坦化膜２６０を形成した次に、図面上には示さなかったがコンタクトホール形成のための第４マスクを利用して前記第２薄膜トランジスタ２００のドレイン電極２５５が露出されるように前記平坦化膜２６０をエッチングして開口部２６７を形成する。
【００７７】
続いて、図５Ｄ及び図５Ｅに示したように、前記開口部２６７を含んだ平坦化膜２６０上に透明導電膜３１０ａを蒸着した次に、図面上には示さなかったが陽極形成用第５マスクを利用して前記透明導電膜３１０ａをパターニングして画素電極３１０を形成する。この際、前記画素電極３１０は有機電界発光素子３００の陽極３１０として作用し、透明導電膜３１０ａとしてＩＴＯ膜またはＩＺＯ膜が用いられる。
【００７８】
また、図６に示したように、前記第４マスクを用いて平坦化膜２６０をエッチングして開口部２６７を形成する時、前記第１薄膜トランジスタ１７０のドレイン電極１７８と前記キャパシタ１８０の第１電極１８２が各々露出されるようにコンタクトホール２６１、２６２が各々形成されて、前記コンタクトホール２６１、２６２を通して前記第１薄膜トランジスタ１７０のドレイン電極１７８とキャパシタ１８０の第１電極１８２を連結させるための透明導電膜でなされた連結パッド３１５が同時に形成される。
【００７９】
前記有機電界発光素子３００の陽極３１０を形成するための開口部２６７を形成する方法として図５Ｃのように前記第２薄膜トランジスタ２００のドレイン電極２５５及びバッファ層２０２が露出されるように開口部２６７を形成する方法の代りに、図７に示したようにドレイン電極２６５及びバッファ層２０２を各々露出させる二個の開口部２６７、２６７ａを各々形成したりまたは図８に示したように前記ドレイン電極２５５のみ露出されるように一個の開口部２６７を形成する場合もある。
【００８０】
図５Ｆは、前記有機電界発光素子３００の有機薄膜層３２０と陰極３３０を形成する工程を図示したものであって、陽極３１０を含んだ平坦化膜２６０上に有機薄膜層３２０と陰極３３０を順次形成する。この際、図８に示したように第１薄膜トランジスタ１７０とキャパシタ１８０が形成された部分には有機薄膜層３２０と陰極３３０が形成されない。この際、陰極３３０は陽極３１０より仕事関数が小さな金属膜を用いる。
【００８１】
図面には示さなかったが、有機薄膜層３２０は、正孔輸送層と発光層及び電子輸送層で構成される。ここで、正孔輸送層は陽極３１０から注入された正孔を発光層に伝達して、電子輸送層は陰極３３０で注入された電子を発光層に伝達し、発光層は輸送された正孔と電子を再結合させて光を発散させる。すなわち、正孔と電子が再結合すると発光層を形成する有機分子が励起されながら励起子（ｅｘｃｉｔｏｎ）が放射されて、放射された励起子が非活性化されながら発光層から光が発散されることである。
【００８２】
本発明の有機電界発光表示素子の製造方法は、ＬＤＤ構造を有する薄膜トランジスタをスイッチング素子とする場合に対して説明したが、図５Ｄで第２薄膜トランジスタ２００のゲート２２０を形成した後図５Ａで低濃度ソース／ドレイン領域を形成する工程を省略すると、高濃度ソース／ドレイン領域２１４−１、２１４−２が前記ゲート２２０から一定距離ほど離れて形成されるのでオフセット構造を有する薄膜トランジスタを製造できる。これは第１薄膜トランジスタ１７０の場合も同様である。
【００８３】
【発明の効果】
前記したような本発明の実施例による有機電界発光表示素子の製造方法によると、薄膜トランジスタを形成するための３枚のマスクと有機電界発光素子を形成するための２枚のマスク等総５枚のマスクのみ用いられるので、従来の有機電界発光表示素子を製造するために総７枚のマスクが用いられる方法に比べて２枚のマスクを減らすことができる。また、陽極酸化を利用しないでスペーサを利用したセルフ−アライン方式でソース／ドレイン領域を形成することによって工程を単純化する。
【００８４】
前記したような本発明の薄膜トランジスタ及び有機電界発光表示素子の製造方法によると、ソース／ドレイン領域とソース／ドレイン電極を直接コンタクトさせることによってマスクの数を減少させて工程を単純化して、製造費用を減少させることができる。
【００８５】
また、陽極酸化を利用しないでスペーサを利用したセルフアライン方法でソース／ドレイン領域を形成することによって工程単純化及び製造費用を減少させることができる。
【００８６】
更に、本発明はソース／ドレイン領域とソース／ドレイン電極間にシリサイド膜を形成してコンタクト抵抗を減少させることができる。また、前記シリサイド膜がエッチングバリヤとして働いてソース／ドレイン電極形成時エッチング選択比を向上させることができるのみならず前記シリサイド膜がソース／ドレイン領域を形成するためのイオン注入時バリヤとして働いて半導体層の損傷を最少化できる。
【００８７】
また、本発明は低濃度のソース／ドレイン領域のためのイオン注入時ゲート上部にゲートキャッピング層が形成されてイオン注入に対するバリヤとして働くことによって、ゲートを保護することができる。
【００８８】
上述した本発明は有機電界発光表示装置を例に挙げて説明したことであって、有機電界発光表示装置に限定されることではなく、薄膜トランジスタをスイッチング素子で利用する液晶表示素子のような表示素子等に適用可能である。
【図面の簡単な説明】
【図１】  従来の薄膜トランジスタの製造方法の断面図である。
【図２】  スイッチング素子であって、図１の薄膜トランジスタを有した従来の有機電界発光表示素子の断面図である。
【図３Ａ】
本発明の実施例による薄膜トランジスタの製造方法を説明するための製造工程図であって、最初の工程を説明するための図である。
【図３Ｂ】  図３Ａの次の工程を説明するための図である。
【図３Ｃ】  図３Ｂの次の工程を説明するための図である。
【図３Ｄ】  図３Ｃの次の工程を説明するための図である。
【図３Ｅ】  図３Ｄの次の工程を説明するための図である。
【図３Ｆ】  図３Ｅの次の工程を説明するための図である。
【図３Ｇ】  図３Ｆの次の工程を説明するための図である。
【図３Ｈ】  図３Ｇの次の工程を説明するための図である。
【図３Ｉ】  図３Ｈの次の工程を説明するための図である。
【図３Ｊ】  図３Ｉの次の工程を説明するための図である。
【図３Ｋ】  図３Ｊの次の工程を説明するための図である。
【図３Ｌ】  図３Ｋの次の工程を説明するための図である。
【図４】  本発明の実施例による有機電界発光表示素子の平面構造図である。
【図５Ａ】  図４のＶ−Ｖ線に沿って切断された断面図であって、図３Ｌの薄膜トランジスタを有した本発明の他の実施例による有機電界表示装置の製造工程図であって、最初の工程を説明するための図である。
【図５Ｂ】  図５Ａの次の工程を説明するための図である。
【図５Ｃ】  図５Ｂの次の工程を説明するための図である。
【図５Ｄ】  図５Ｃの次の工程を説明するための図である。
【図５Ｅ】  図５Ｄの次の工程を説明するための図である。
【図５Ｆ】  図５Ｅの次の工程を説明するための図である。
【図６】  図４のＶＩ−ＶＩ線に沿って切断された断面図であって、本発明の有機電界発光表示素子の製造方法を説明するための断面図である。
【図７】  本発明のまた他の実施例を示した断面図であって、バッファ層の一部とドレイン電極の一部を露出するように二個の開口部が形成されたものを示す図面である。
【図８】  本発明のまた他の実施例による断面図であって、ドレイン電極の一部を露出させるように一個の開口部が形成されたものを示す図面である。
【符号の説明】
３０  絶縁基板
３１  ＳｉＯ2膜
３２  ポリシリコン膜
３３  半導体層
３４  ゲート絶縁膜
３５  ゲート電極物質
３６  ゲートキャンピング物質
３７  ゲート
３８  ゲートキャンピング層
３９−１  低濃度ソース電極
３９−２  低濃度ドレイン電極
４０  スペーサ用絶縁膜
４１  スペーサ
４２  金属膜
４３−１、４３−２  シリサイド膜
４４−１  高濃度ソース電極
４４−２  高濃度ドレイン電極
４６−１  高濃度ソース電極
４６−２  高濃度ドレイン電極
１００  有機電界発光表示素子  １１０  絶縁基板
１２０  ゲート線
１３０  データ線
１４０  電源印加線
１７０、２００  ＴＦＴ
１７２  半導体層
１７３−１  低濃度ソース電極
１７３−２  低濃度ドレイン電極
１７４  ゲート
１７６  ソース電極
１７８  ドレイン電極
１８０  キャパシタ
１８２  第１電極
１８３  誘電膜
１８４  第２電極
２０２  ＳｉＯ2膜
２１０  半導体層
２１４−１  低濃度ソース電極
２１４−２  低濃度ドレイン電極
２１６−１  高濃度ソース電極
２１６−２  高濃度ドレイン電極
２２０  ゲート
２２５  ゲートキャンピング層
２３０  スペーサ
２４０  シリサイド膜
２５０  ソース電極
２５５  ドレイン電極
２６１，２６２  コンタクトホール
２６７  開口部
３００  有機電界発光表示素子
３１０  陽極
３１５  連結パッド
３２０  有機薄膜層
３３０  陰極
【図１】
0003958605.tif 000002
【図２】
0003958605.tif 000003
【図３Ａ】
0003958605.tif 000004
【図３Ｂ】
0003958605.tif 000005
【図３Ｃ】
0003958605.tif 000006
【図３Ｄ】
0003958605.tif 000007
【図３Ｅ】
0003958605.tif 000008
【図３Ｆ】
0003958605.tif 000009
【図３Ｇ】
0003958605.tif 000010
【図３Ｈ】
0003958605.tif 000011
【図３Ｉ】
0003958605.tif 000012
【図３Ｊ】
0003958605.tif 000013
【図３Ｋ】
0003958605.tif 000014
【図３Ｌ】
0003958605.tif 000015
【図４】
0003958605.tif 000016
【図５Ａ】
0003958605.tif 000017
【図５Ｂ】
0003958605.tif 000018
【図５Ｃ】
0003958605.tif 000019
【図５Ｄ】
0003958605.tif 000020
【図５Ｅ】
0003958605.tif 000021
【図５Ｆ】
0003958605.tif 000022
【図６】
0003958605.tif 000023
【図７】
0003958605.tif 000024
【図８】
0003958605.tif 000025