(57)【特許請求の範囲】
【請求項１】
イメージング装置読出しの間に画像アーチファクトの少ない画像を作成するためのフラットパネル放射線イメージング装置において、
行および列から成るイメージング配列パターンに配置された複数の画素であって、当該画素の各々が薄膜スイッチング・トランジスタに結合され、画素電極を備える光センサを含んでいる複数の画素、
上記複数の画素のそれぞれを個別にアドレス指定できるように上記イメージング配列パターン内に配置された複数のアドレス線、
上記複数の画素の上方に配置された共通電極、および
基板の上方で、上記画素電極および上記アドレス線の下方に配置され、導電性物質シートからなるアース平面電極と、
上記画素電極および上記アドレス線の下方であって、前記アース平面電極上に配置されたアース平面誘電体層とを含み、
上記アース平面電極は、上記アース平面電極と上記アース平面誘電体層により、上記画素電極並びに上記アドレス線と電気的に遮断されており、
上記アース平面電極はさらに、上記複数のアドレス線のうち列方向に沿って配置された方のアドレス線であるデータ線の少なくとも一部の下に、上記イメージング配列パターン内のデータ線の軸方向に沿って配置された、上記アース平面電極の上記導電性物質が除去された複数のデータ線カットアウト領域を備えている
ことを特徴とするフラットパネル放射線イメージング装置。
【請求項２】
上記複数のアドレス線が、上記イメージング配列パターンの第１の軸に沿って上記基板に対する第１のレベルに配置され、かつ上記イメージング配列パターン内の各々の画素行に対しそれぞれ設けられた複数の走査線であって、それぞれの走査線の各々が上記イメージング配列パターン内のそれぞれの画素行に沿って配置された各画素に対する上記薄膜スイッチング・トランジスタのそれぞれのゲート電極に結合されている複数の走査線、および上記イメージング配列パターンの第２の軸に沿って上記基板に対する第２のレベルに配置され、かつ上記イメージング配列パターン内の各々の画素列に対してそれぞれ設けられた複数のデータ線であって、それぞれのデータ線の各々が上記イメージング配列パターン内のそれぞれの画素列に沿って配置された各画素に対する上記薄膜スイッチング・トランジスタのそれぞれの読出し電極に結合されている複数の上記データ線を含んでいる請求項１記載のフラットパネル放射線イメージング装置。
【請求項３】
上記アース平面電極が選択された遮蔽電位に維持されるように、上記アース平面電極が遮蔽電圧源に結合されている請求項１記載のフラットパネル放射線イメージング装置。
【請求項４】
上記アース平面電極が、モリブデン、チタン、酸化インジウムスズおよびクロムで構成される群から選択された導電性物質で構成され、その厚さが０．１μｍから１μｍまでの範囲にある請求項１記載のフラットパネル放射線イメージング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に固体放射線イメージング装置に関するものであり、更に詳しくはこのような固体放射線イメージング装置で幻影（ｐｈａｎｔｏｍ）ノイズおよび画像アーチファクトを低減するための構造に関するものである。
【０００２】
【従来の技術】
固体放射線イメージング装置は典型的には、行および列に配列された複数の画素を有する大形のフラットパネル・イメージング装置を含む。各画素は、スイッチング・トランジスタを介して２つの別個のアドレス線（すなわち、走査線およびデータ線）に結合された光センサ（例えば、ホトダイオード）を含む。各々の画素行では、各々のスイッチング・トランジスタ、典型的には薄膜電界効果トランジスタ（ＦＥＴ）のゲート電極が共通の走査線に結合される。各々の画素列では、各々のトランジスタの読出し電極（例えば、ＦＥＴのソース電極）がデータ線に結合される。データ線は選択的に読出し増幅器に結合される。ここで説明するような装置は一般にフラットパネル・イメージング装置と呼ばれる。
【０００３】
動作の際、放射線（例えば、Ｘ線束）がパルス式にオン状態にされ（すなわち供給され）、被検体を通過したＸ線がイメージング配列に入射する。放射線はシンチレータ材に入射し、画素の光センサがＸ線とシンチレータとの相互作用によって発生する光の量を（ダイオードを横切る電荷の変化により）測定する。この代わりに、Ｘ線で直接に光センサに電子正孔対を発生させることもできる（これは通常、「直接検出」と呼ばれる）。このような光センサの電荷データを読み出すには、各々の画素行を順次に駆動し（すなわち、走査線に信号を印加して、その走査線に結合されたスイッチング・トランジスタを導電状態にし）、それぞれの駆動された画素から信号をそれぞれのデータ線を介して読み出す（すなわち、導電状態のスイッチング・トランジスタとそのデータ線に結合された対応する読出し電極とを介して、ホトダイオードの電荷信号がデータ線に結合される）。このように、画素に結合された走査線の駆動と、その画素に結合されたデータ線からの読出しとの組み合わせにより、所与の画素をアドレス指定することができる。
【０００４】
フラットパネル・イメージング装置の性能は、データ線と画素ホトダイオード電極との間の容量結合により劣化する。詳しく述べると、通常のイメージング装置の動作では、画素の読出しの間、Ｘ線束はオン状態に留まっている。このような動作の一例は、手術または携帯用に使用される可能性のある小形の装置またはあまり複雑でない装置によるＸ線透視の場合である。このような装置は軽量で低コストのＸ線発生器を使用しており、このＸ線発生器は適当な出力信号を作成するために、連続的にオン状態にしなければならない。更に一般的に、このような装置は、読出し期間の間の放射を防止するために関連の期間の間にＸ線ビームをオンとオフに素早く繰り返し切り換えるように構成されていない。もう１つの例は、放射線療法に使用されるイメージング装置であり、このイメージング装置では、放射線源が（伝達される線量を最大にするため）連続的にオン状態にされるかまたは、周期的にパルス式にオン状態にされる。これらのパルスは読出し期間の間に生じ得る。このように画素を読み出しながら同時にイメージング装置を励起すると、画像アーチファクトまたは「幻影（ｐｈａｎｔｏｍ）」画像が生じる。幻影画像は、それぞれのホトダイオード電極と隣接のデータ線との間の容量結合の結果として生じる。所与のデータ線に結合された所与の画素の読出しの間、他の画素電極（例えば、読み出されない画素）の電位は、放射線束がイメージング装置に当たるので変化し続ける。読出し中でない画素の電位の変化はデータ線に容量結合され、これにより付加的な電荷が誘起される。この付加的な電荷は、増幅器により読み出され、アドレス指定された画素からの信号の一部として供給される。この影響により、画像に漏話またはコントラストの劣化が生じる。この影響は一般に、表示の中の明るい線として見られる。
【０００５】
【発明が解決しようとする課題】
漏話が最小であるとともに、Ｘ線束が印加されている間に画素が読み出される動作モードを含む多数の動作モードで安定で正確な画像を発生することができる固体イメージング装置を提供することが望ましい。
【０００６】
【課題を解決しようとする手段】
本発明では、画素ホトダイオード電極と読出しデータ線との間の容量結合が低減され、したがって動作時に幻影画像および画像アーチファクトが低減されるフラットパネル放射線イメージング装置を提供し、この装置は、イメージング配列パターンに配列された複数の画素と基板との間に配置されたアース平面電極を含む。アース平面電極は、イメージング配列パターンの下に位置する連続シートとして配置された導電性物質で構成される。この代わりに、アース平面が、データ線カットアウト領域を持つ導電性物質のパターン形成されたシートで構成され、そのデータ線カットアウト領域は、アース平面導電性物質がイメージング配列パターン内のデータ線の長さの少なくとも一部分に対してデータ線の下に位置しない（すなわち、データ線に対して横方向セットオフ距離より近くならない）ように配置される。パターン形成されたアース平面は更に画素電極カットアウト部分を有していてよく、この画素電極カットアウト部分は、アース平面導電性物質がイメージング配列パターン内の画素電極の境界のまわりに選択されたオーバラップ距離だけ画素電極の下に位置するように配置される。
【０００７】
新規性があると考えられる本発明の特徴は、特許請求の範囲に明確に述べられている。しかし添付の図面を参照した以下の説明から、本発明の上記以外の目的および利点とともに、本発明自体の構成および動作方法を最も良く理解することができよう。全図面を通じて、同じ参照番号は同じ部品を表す。
【０００８】
【発明の詳しい説明】
固体放射線イメージング装置１００は、行および列から成るマトリクス状のイメージング配列パターンとして配列された複数の画素１１０（その内の代表的な１つの画素が図１に示されている）を含む。イメージング装置１００は第１の軸１０１および第２の軸１０２（これらは説明のためのもので、限定するものではない）を有する。第１の軸１０１はそれに沿って画素の行がそろえられる軸であり、第２の軸１０２はそれに沿って画素の列がそろえられる軸である。各画素１１０には、光センサ１２０および薄膜スイッチング・トランジスタ１３０が含まれる。光センサ１２０は一般的にホトダイオードで構成され、その能動領域（すなわち、光電性領域）と一致する画素電極１２２を有する。スイッチング・トランジスタ１３０は一般的に、ゲート電極１３２、ドレーン電極１３４、およびソース電極すなわち読出し電極１３６を有する薄膜電界効果トランジスタ（ＦＥＴ）で構成される。イメージング装置１００は更に、複数のデータ線１４０および走査線１５０も含む（これらの線は包括的にアドレス線と呼ばれる）。イメージング配列パターン内の各々の画素行に対して第１の軸１０１に沿って、少なくとも１つの走査線１５０が配置される。各走査線は、その画素行の中の画素のそれぞれのゲート電極１３２に結合される。イメージング配列パターン内の各々の画素列に対して第２の軸１０２に沿って、少なくとも１つのデータ線が配置される。このデータ線は、その画素行の中の画素のそれぞれの読出し電極１３６に結合される。
【０００９】
１つの画素１１０の部分的な横断面図が図２に示されている。ホトダイオード１２０は基板１０５の上方に配置される。一般的には、第１の誘電体層１２１が画素電極１２２と基板１０５との間に配置される。ホトダイオードは光電性物質体１２４（典型的にはアモルファス・シリコンより成る）を含み、光電性物質体１２４は、イメージング配列の上に配置される共通電極１２６に電気的に結合される。窒化シリコンなどより成る第２の誘電体層１２３が、光電性物質体１２４の側壁の一部をおおって伸びる。ポリイミドなどより成る第３の誘電体層１２５が、イメージング配列内の共通電極１２６と他の構成要素との間に配置される（第２の誘電体層１２３および第３の誘電体層１２５の中のバイア（ｖｉａ）を介した光電性物質体１２４に対するコンタクトを除く）。
【００１０】
図２に示されるようなイメージング配列には、配列内の導電性構成要素相互間に容量結合の数個の源がある。例えば、各データ線１４０と隣接の画素電極１２２との間に容量結合がある。本明細書中で使用される用語、「隣接」の導電性構成要素とは、空間的に互いに接近しているが、物理的に直接接触していない構成要素であって、したがってその２つの構成要素の間に直接の導電性経路（すなわち短絡）が存在しないような構成要素を指す。解析のため、データ線と隣接のホトダイオードのベース電極との間の結合は２つの静電容量に分解される。その第１の静電容量Ｃ１０（説明のために図２に破線で表してあり、配列内の個別のコンデンサ構成要素を表すものではない）は、主として、基板と画素電極１２２の下に配置された物質とを介した結合を表す。（ここで、本明細書で使用される用語「下」、「上方」、「上」等は基板に対する構成要素の相対位置を表すために使用されるもので、イメージング配列の配置方向、使用、または動作に対するどのような制約も意味するものではないことに留意されたい）。第２の静電容量Ｃ２０は、ベース電極１２２より上の配列要素を介した容量結合を表す。「下方の経路」の静電容量Ｃ１０は、「上方の経路」の静電容量Ｃ２０に比べて、誘起静電容量に対する寄与が大きくなることが多いということが観測された。他の容量結合の源は、画素電極１２２と共通電極１２６との間（図２にＣ２１で表されている）、およびデータ線１４０と共通電極１２６との間（図２にＣ２２で表されている）にある。（一般的には小さい走査線の寄生静電容量を除いた）総画素静電容量Ｃpxは次式で表される。
【００１１】
Ｃpx＝２（Ｃ１０＋Ｃ２０）＋Ｃ２１
画素電極の面積がデータ線の面積よりずっと大きいので、ＣpxはＣ２１（ベース電極と共通電極との間の静電容量）により支配される。総画素静電容量は画素の両側のデータ線に対する誘起静電容量の関数であり、したがってＣ１０とＣ２０との和が２倍される。
【００１２】
容量結合効果は、画素の読出しを行っている時間のすべてまたは一部の間にイメージング装置が励起される（すなわち、当該放射線（例えばＸ線）がイメージング装置に入射する）動作において重要であることが最も多い。イメージング装置が励起される期間の間に読み出される信号は、イメージング装置が励起されない期間の間に読み出される信号より大きくなる。平均信号に対して正規化された増加の１つの近似は、次のように表すことができる。
【００１３】
【数１】
２［（Ｃ１０＋Ｃ２０）／Ｃpx］×Ｚ1 ×Ｚ2 
ここで、Ｚ1 ≡［（読出しチャネル当たりの画素数）／（放射線ビームに照射された画素の走査線の数）］、Ｚ2 ≡［（積分時間）／（線走査時間）］。
式（Ｃ１０＋Ｃ２０）は、単一の画素電極と１つの隣接のデータ線との間の結合静電容量を表す。配列のレイアウトでは、各データ線１４０は一般的に、２つの画素電極１２２に隣接する。線走査時間に対する増幅器の積分時間の比は比較的小さく、約０．８５である。連続透視検査またはパルス状透視検査では、Ｘ線ビーム・オン時間がフレーム間時間のかなりの部分であれば、結合効果の大きさは２［（Ｃ１０＋Ｃ２０）／Ｃpx］である。この比により、容量性結合効果の大きさを明らかにする有用な方法が得られる。図１および図２を参照して説明した構成を有するイメージング装置の場合には、構造から計算した、またはイメージング装置データから推定した２［（Ｃ１０＋Ｃ２０）／Ｃpx］の値は約０．５％の範囲にある。この値はかなり大きい。それは、Ｘ線イメージング装置における代表的なコントラスト変調が約０．１％から約１０％までの範囲内にあるからである。
【００１４】
本発明によれば、上記の放射線イメージング装置１００にアース平面電極１７０（図３）が設けられる。アース平面電極１７０は、画素電極１２２と隣接のデータ線１４０との間の容量結合を小さくするように配置される。アース平面電極１７０は、基板１０５を覆うように配置され、イメージング配列パターンを形成する画素および関連のアドレス線と基板１０５との間に位置する。イメージング配列の動作中にアース平面電極を所望の一定の電位に維持できるように、アース平面電極１７０はアース平面電極電圧源１９０に電気的に結合される。アース平面電極を設けた本発明の構造は、それぞれの画素電極１２２とデータ線１４０との間に遮蔽効果を与えるので、これらの構成要素の間の誘起静電容量が小さくなる。特に、アース平面電極を画素電極の下に位置決めすることにより、誘起静電容量値Ｃ１０（図２に示されるような「下方の経路」の静電容量）が小さくなる。遮蔽線を使用することにより誘起静電容量を小さくするもう１つの手法が、本出願人による１９９５年９月５日出願の米国特許出願第０８／５２３，３２３号に示されている。
【００１５】
アース平面電極１７０は一般に基板１０５の表面上に配置され、その厚さは約０．１μｍから約１μｍの範囲にある。導電性物質の堆積（および後述するパターン形成）に続いて、窒化シリコン、酸化シリコン等より成るアース平面誘電体層１７５が導電性物質の上に約０．１μｍから約４μｍの範囲の厚さとなるように堆積される。イメージング装置の製造プロセスでは、走査線１５０およびスイッチング・トランジスタのゲート電極が次に堆積されてパターン形成される。その後は、製造プロセスは図１および図２に示されるような装置の製造のプロセスと同様である。
【００１６】
図３に示されるような本発明の一実施例では、アース平面電極１７０は導電性物質（例えば、モリブデン、クロム、チタン、酸化インジウム錫など）の連続シートで構成される。この連続シートはイメージング配列パターン内の画素およびアドレス線の下に位置するように配置される。導電性物質のシートが連続であるとは、導電性物質のシートが第１の軸１０１と第２の軸１０２（図１）の両方に沿ってイメージング配列パターンの下に伸びていて、イメージング配列の境界より内側にはカットアウト（導電性物質がシートから除去されたところ）やパターン形成が無いことを意味する。
【００１７】
図４に示されるような本発明の他の実施例では、アース平面電極１７０はパターン形成される。すなわち、アース平面が、導電性物質のシートの内の選択された領域から導電性物質を除去したカットアウト領域１７２を含む。パターン形成されたアース平面電極１７０は典型的には、それぞれのデータ線１４０の長さ（すなわち、図１の第２の軸１０２に沿ったデータ線の範囲）の少なくとも一部の下にそれぞれ配置された複数のデータ線カットアウト領域１７４を含む。アース平面電極１７０（図４）は製造プロセスの間に、例えば写真印刷技術を用いてパターン形成され、これにより、基板上に配置された導電性物質の所望のパターンが得られ、これは後の製造工程のアドレス線および画素の配置と一致する。本発明の一実施例では、各データ線カットアウト領域はイメージング配列パターン内のデータ線の全長に沿って伸びるような大きさになっている。この構成では、アース平面電極のシートの残りの部分はそれぞれのデータ線カットアウト領域により電気的に互いに絶縁されるので、他の接触手段（例えば、図示しないイメージング配列パターンの境界の外側の電極分路）により電気的に一緒に結合し、そしてアース電極電圧源に結合しなければならない。代案では、それぞれのデータ線カットアウト領域はデータ線１４０の全長に沿って伸びないように配置されて、アース平面電極１７０の一部分がデータ線１４０の一部の下の所定位置にとどまって、データ線カットアウト領域１７４によって隔てられたアース平面部分相互の間を電気的接続するようにする。
【００１８】
データ線１４０の下にある領域からアース平面電極１７０の導電性物質を除去することにより、データ線と画素電極１２２との間、データ線と共通電極１２６との間、データ線と走査線１５０との間、およびデータ線とアース平面電極１７０との間の静電容量の関数である総データ線静電容量が小さくなる。データ線の下にある領域からアース平面電極１７０の導電性物質を除去することにより、総データ線静電容量が小さくなるとともに、画素電極とデータ線との間の誘起静電容量を小さくする有益な遮蔽効果が維持される。
【００１９】
データ線カットアウト領域１７４は典型的な大きさは、アース平面電極１７０がセットオフ（ｓｅｔｏｆｆ）ギャップ距離Ｇだけ各データ線１４０の境界から横方向にずれるように定められる。典型的なギャップ距離Ｇは約２μｍから約１０μｍまでの範囲にあり、データ線から画素電極への誘起静電容量に対して有効な遮蔽効果が得られるとともに、データ線からアース平面電極への静電容量を含むデータ線総静電容量が最小になるように選定される。
【００２０】
パターン形成されたアース平面電極１７０は典型的には更に、イメージング配列パターン内のそれぞれの画素電極の部分の下に配置された複数の画素電極カットアウト部分１７６を含む。上記のように、製造プロセスの間にアース平面電極がパターン形成されることにより、基板１０５の領域から導電性物質シートの一部が除去される。組み立てられた配列では、その上方に画素電極１２２が配置される。画素電極カットアウト部分の典型的な大きさは、アース平面電極１７０の導電性物質がオーバラップ距離Ｄだけそれぞれの画素電極１２２の下に位置するように配置されるような大きさになっている。典型的なオーバラップ距離Ｄは約１μｍから約２０μｍまでの範囲にある。画素電極１２２の下にある領域からアース平面電極１７０の導電性物質を除去することにより、これら２つの電極の間の静電容量が小さくなり、したがって画素電極から見た総静電容量が小さくなる。導電性物質を除去することにより更に、アース平面と画素電極との間の電位短絡に対する面積が小さくなり、製造プロセスの歩どまりが改善される。
【００２１】
例えば、アース平面電極１７０と画素電極１２２との間に配置されるアース平面誘電体層１７５および第１の誘電体層１２１の代表的な厚さは約２μｍである。誘電体が誘電率約３．９の酸化シリコンであり、画素電極１２２の寸法が約２００μｍ×２００μｍであるとすれば、約５μｍのアース平面電極オーバラップ距離Ｄにより誘電体の厚さに応じて各画素電極に対して約０．３ｐＦから約３ｐＦまでの追加の静電容量が付加される。２００μｍの画素に対する代表的な総画素静電容量は約２ｐＦである。ほとんどのイメージング装置の用途では、特にデータ線から画素への誘起静電容量の低減を考慮すると、画素の静電容量の増大は許容できる。用途によっては、より高い飽和電荷負荷を得るために静電容量の増大は望ましい。この場合、アース平面は画素の静電容量を増大するように有利に使用することができる。
【００２２】
図５はデータ線・画素間静電容量モデルの解析結果をデータ線から画素までのギャップの関数として表したグラフである。連続シートのアース平面電極を有する本発明による装置のとアース平面電極を有していない装置とを別々の曲線で示してある（すべての曲線で共通電極１２６は存在するものと仮定している）。図５から明らかなように、本発明に従ってアース平面電極を設けたものは、アース平面電極が存在しない構造に比べて静電容量が劇的に減少（例えば、数桁減少）している。
【００２３】
本発明によれば、アース平面電極を有するフラットパネル放射線イメージング装置は、その構造によりデータ線と画素電極との間の誘起静電容量が小さくなり、その結果、イメージング動作中の幻影画像および画像アーチファクトが少なくなるので、性能が向上する。
以上、本発明を図示し説明してきたが、熟練した当業者には明らかなように、本発明の趣旨および範囲を逸脱することなく、開示された実施例に対して変形および変更を加えることができる。したがって、本発明の趣旨の中に入るこのような変形および変更をすべて包含するように特許請求の範囲を記述してあることが理解されるはずである。
【図面の簡単な説明】
【図１】従来技術によるイメージング配列の一部の平面図である。
【図２】図１の線Ｉ−Ｉに沿って見た代表的な画素の部分横断面図である。
【図３】本発明の一実施例によるイメージング配列パターンの代表的な部分の横断面図である。
【図４】本発明の他の１つの実施例によるイメージング配列パターンの代表的な部分の横断面図である。
【図５】異なるイメージング配列構造について（データ線の幅が５μｍで、１μｍの誘電体によりアース平面電極と画素電極とが隔てられている場合に）データ線から画素電極までのギャップの関数として単一画素・単一データ線間静電容量モデルの解析結果を表したグラフである。
【符号の説明】
１００    固体放射線イメージング装置
１０１    第１の軸
１０２    第２の軸
１０５    基板
１１０    画素
１２０    光センサ
１２１    第１の誘電体層
１２２    画素電極
１２３    第２の誘電体層
１２４    光電性物質体
１２５    第３の誘電体層
１２６    共通電極
１３０    薄膜スイッチング・トランジスタ
１３２    ゲート電極
１３６    読出し電極
１４０    データ線
１５０    走査線
１７０    アース平面電極
１７２    カットアウト領域
１７４    データ線カットアウト領域
１７５    アース平面誘電体層
１７６    画素電極カットアウト部分
１９０    アース平面電極電圧源
【図１】
0003936758.tif 000002
【図２】
0003936758.tif 000003
【図３】
0003936758.tif 000004
【図４】
0003936758.tif 000005
【図５】
0003936758.tif 000006