(57)【特許請求の範囲】
【請求項１】
マイクロ電子構造体を形成させる方法において、次の工程：
−  誘電層（５）を有する半導体基板（１０）を準備する工程；
−  前記誘電層（５）中に開口（２５）を形成させ、当該開口（２５）の上方で当該誘電層（５）中に溝（３０）を形成させる工程；
−  次に、前記半導体基板（１０）を前清浄化して前清浄化された当該半導体基板（１０）を得る工程；
−  次に、ＴｉＮおよびＷＮからなる群から選択された材料の金属窒化物層（４５）を前清浄化された前記半導体基板（１０）上に化学蒸着によって２４０〜４００℃の温度で相似的に析出させる工程；
−  次に、タンタル層（５０）を前記金属窒化物層（４５）上に２００〜３００℃の温度でスパッタリング析出してα相タンタルから構成されている当該タンタル層（５０）を得る工程；
−  金属層（５５）を前記タンタル層（５０）上に析出させる工程を有することを特徴とする、マイクロ電子構造体を形成させる方法。
【請求項２】
前記金属窒化物層（４５）を析出する工程が５ｎｍ〜３０ｎｍの厚さでの当該金属窒化物層（４５）の析出を含む、請求項１記載の方法。
【請求項３】
前記タンタル層（５０）を析出する工程が１０ｎｍ〜５０ｎｍの厚さでの当該タンタル層（５０）の析出を含む、請求項１記載の方法。
【請求項４】
析出された前記金属窒化物層（４５）を有する前記半導体基板（１０）をイオン化物理的蒸着チャンバーに移す工程、その後に前記タンタル層（５０）をスパッタリング析出する工程を含み、当該タンタル層（５０）をイオン化物理的蒸着チャンバー内でスパッタリング析出する工程を実施する、請求項１記載の方法。
【請求項５】
析出された前記タンタル層（５０）を有する前記半導体基板（１０）を別のイオン化物理的蒸着チャンバーに移す工程を含み、次に前記金属層（５５）を他のイオン化物理的蒸着チャンバー内で析出する工程を実施する、請求項１記載の方法。
【請求項６】
前記金属窒化物層（４５）を相似的に析出する工程でテトラキス−ジエチルアミノチタンが使用される、請求項１記載の方法。
【発明の詳細な説明】
【０００１】
技術分野
本発明は、マイクロ電子構造体を形成させる方法に関する。
【０００２】
背景技術
半導体デバイスは、一般に半導体基板の表面上の複数の活性領域およびこの表面の上面上の多重金属化層を有する半導体基板を有する。金属化層は、ＳｉＯ２、Ｓｉ３Ｎ４、ＢＰＳＧまたは他の適した材料から形成された誘電層によって相互に分離されており、誘電層の上面上に複数の導電性トラックを有するかまたは誘電層の表面上に形成された溝の中に複数の導電性トラックを有する。これらの導電性トラックは、誘電層を通る接触開口と関連して、半導体デバイスの相互接続構造を定義する。
【０００３】
このような相互接続構造を形成させるために、誘電層は、半導体基板の上面上または金属化層の上面上に析出され、その後に異方的にエッチングされ、誘電層を通って金属化層または基板にまで延在する接触開口（バイアス）を形成させる。次の工程で、バイアスは、導電性材料、例えばタングステンまたはポリシリコンで充填される。最後に、金属層は、誘電層の上面上に析出され、その後に構造化される。
【０００４】
相互接続構造を形成させる別の取り組み方において、溝は、付加的に接触開口の形成後に誘電層中に形成される。接触開口と部分的に接触する溝は、導電性トラックの位置を定義する。好ましくは、溝および接触開口は、１つの工程で導電性材料で完全に充填される。その後に、導電性材料は、完全に充填された溝を有する平面を得るために誘電層の上面と背中合わせに研磨される。この方法は、デュアルダマシン法と呼ばれる。
【０００５】
金属化に主に使用される材料は、アルミニウム、タングステンおよびポリシリコンである。しかし、半導体デバイスの構造化寸法をミクロンより下の次元に削減する場合には、バイアスの電気抵抗および導電性トラックは、導電性構造体の減少された断面積のために増大する。この問題を克服するために、高度に導電性の材料、例えば銅（Ｃｕ）の使用が提案された。不利なことに、銅は、半導体基板の誘電層および活性領域中に拡散する傾向を有し、それ故に、金属拡散遮断層によって完全に封入されなければならない。このような拡散層に適した材料は、例えばタンタル（Ｔａ）である（米国特許第５７１４４１８号明細書；米国特許第５５２８５９９号明細書および米国特許第５８１７５７２号明細書）。
【０００６】
種々の誘電材料、例えばＳｉＯ２へのタンタルの付着問題のために、Ｔａと誘電層との間の付加的な窒化タンタル層（ＴａＮ）が示唆されている（欧州特許出願公開第０７５１５６６号明細書Ａ２）。ＴａＮはＰＶＤ法によってのみ析出されうるので、ミクロンより下の寸法での信頼のおける相互接続にとって極めて重要である薄手で高度に相似的な層を得ることは、困難である。
【０００７】
発明の開示
本発明には、
−  第１の層；
−  第１の層を少なくとも部分的に被覆する金属窒化物層、この場合この金属窒化物層は、ＴｉＮおよびＷＮからなる群から選択された材料を有し；
−  金属窒化物層の上面上のタンタル層；
および
−  タンタル層の上面上の金属層からなるマイクロ電子構造体が記載されている。
【０００８】
接着層として窒化タンタルの代わりに窒化チタン（ＴｉＮ）または窒化タングステン（ＷＮ）を使用することにより、極めて薄手で均一な層を得ることが可能である。更に、ＴｉＮおよびＷＮは、付加的にＣｕの拡散に対する拡散遮断層として作用する。好ましくは、ＴｉＮまたはＷＮは、高度に相似的なＣＶＤ法によって析出される。
【００１０】
本発明は、第１の層である誘電層を有するマイクロ電子構造体を形成させる方法を提供し、この方法は、次の工程：
−  誘電層（５）を有する半導体基板（１０）を準備する工程；
−  前記誘電層（５）中に開口（２５）を形成させ、当該開口（２５）の上方で当該誘電層（５）中に溝（３０）を形成させる工程；
−  次に、前記半導体基板（１０）を前清浄化して前清浄化された当該半導体基板（１０）を得る工程；
−  次に、ＴｉＮおよびＷＮからなる群から選択された材料の金属窒化物層（４５）を前清浄化された前記半導体基板（１０）上に化学蒸着によって２４０〜４００℃の温度で相似的に析出させる工程；
−  次に、タンタル層（５０）を前記金属窒化物層（４５）上に２００〜３００℃の温度でスパッタリング析出してα相タンタルから構成されている当該タンタル層（５０）を得る工程；
−  金属層（５５）を前記タンタル層（５０）上に析出させる工程を有する。
【００１１】
本発明の前記の特徴および他の特徴、対象および利点は、図との関連を読み取った場合に、本発明の以下の詳細な記載を考慮しながら明らかになるであろう。
【００１２】
発明を実施するための最良の形態
銅配線（導電性トラック）を有するマイクロ電子構造体を形成させるための方法が記載される。
【００１３】
図１に関連して云えば、第２の層１０を少なくとも部分的に被覆する第１の層５を有するマイクロ電子構造体が例示的に示されている。しばしばレベル間誘電体（ＩＬＤ）として公知である第１の層は、ＳｉＯ２、ＢＰＳＧ（硼燐酸珪酸塩ガラス）、ＴＥＯＳ（テトラエチルオルトシラン）、Ｓｉ３Ｎ４または比較的に低い誘電定数を有する他の適した誘電材料から形成されている。また、層５のために上記材料の組合せ物を使用することは、好ましい。更に、別の好ましい実施態様において、層５は、厚手の酸化シリコン層を下方に重ねている薄手の窒化シリコン層を有する多重層から構成されている。第２の層１０がＩＬＤとして十分に機能する場合には、第２の層は、好ましくは第１の層と同じ材料から構成されている。この場合第２の層１０は、導電性領域２０を表わす表面上に一体型で形成された導電性トラック１５を有する。
【００１４】
別の好ましい実施態様において、第２の層１０は、半導体基板１０、例えば導電性領域２０を活性領域２０の形で有する単結晶性シリコンを表わす。この領域は、通常、半導体基板１０を適当にドーピングすることによって形成される。
【００１５】
第１の層５を第２の層１０または半導体基板１０の上面上に析出した後、少なくとも１つの開口２５は、第１の層５中にエッチングされる。これは、エッチングマスク、例えばフォトリソグラフィー的に構造化可能なレジストおよびエッチング媒体、例えばＣＦ４、ＣＨＦ３およびアルゴンを用いて行なわれる。その後に、溝３０は、第２のエッチングマスクを用いる別のエッチング工程によって第１の層５の上面３５上に形成される。その間、エッチングは、エッチングマスクによってマスクされていない領域内で第１の層５が完全に除去されないように注意されなければならない。これは、第１の層５内に位置しているエッチング遮断層を使用することによって行なわれうるかまたはエッチング処理の早期停止によって行われうる。溝および接触開口を有する誘電層を備えさせる他の可能性は、米国特許第５７２６１００号明細書および米国特許第５６１２２５４号明細書に記載されており、この場合これらの米国特許明細書は、参考のために本明細書中に記載されている。
【００１６】
生じる構造体は、図１に示されている。開口２５は、第１の層５の上面３５から下面４０にまで延在しており、これに対して、溝３０は、上面３５上にのみ形成されている。
【００１７】
次に、図２に関連して云えば、この図２は、幾つかの層の析出後のマイクロ電子構造体を示す。第１の工程において、マイクロ電子構造体は、脱ガス工程を実施するのに適したチャンバー中に導入される。この前処理は、約３５０℃で実施され、吸着された汚染物を除去するために清浄化工程として役立つ。他の清浄化工程として、アルゴンスパッタリング処理は、好ましくは例えば天然の酸化物を除去するために別のチャンバー内で適用される。次に、前清浄化されたマイクロ電子構造体は、ＣＶＤチャンバー中に移され、金属窒化物層４５、例えばＣＶＤ−ＴｉＮ層が析出される。ＴｉＮ層は、約２４０℃〜４００℃の範囲内、好ましくは約３６０℃の温度でＴＤＥＡＴ（テトラキス−ジエチルアミノチタン）を用いての化学蒸着によって析出される。生じるＴｉＮ層は、約５〜３０ｎｍ、好ましくは１０ｎｍの厚さを有する。
【００１８】
その後に、析出されたＴｉＮ層４５を有するマイクロ電子構造体は、イオン化物理的蒸着（Ｉ−ＰＶＤ）を実施することができるチャンバーに移される。このチャンバーは、約２５０℃の温度に維持されている。次に、ＴｉＮ層４５の上面上でのタンタル層５０のスパッタリング析出は、２００℃〜３００℃の温度で実施される。析出後、Ｔａ層５０は、約１０〜５０ｎｍ、好ましくは４０ｎｍの厚さである。
【００１９】
もう１つの析出工程において、所謂接触層５５（厚さ約１５０ｎｍ）は、付加的なＩ−ＰＶＤチャンバー内で約２５℃でＴａ層５０の上面上に析出される。接触層５５は、実質的に銅から構成されている。この層は、低い温度で析出されるので、この層は、銅の他の析出にとって本質的である極めて微細な結晶性構造体を有する。
【００２０】
少なくとも１つのＣＶＤチャンバーと、真空を中断することなく処理されたマイクロ電子構造体を１つのチャンバーから他のチャンバーへ運搬するのに適したデバイスによって結合された２個のＩ−ＰＶＤチャンバーとからなる系中で全ての析出工程を実施することは、好ましい。このような系が有効でない場合には、タンタル層および接触層の析出前に付加的な脱ガスおよび前清浄化工程を実施しなければならない。
【００２１】
ＣＶＤ法によって析出されたＴｉＮ層５０を使用することによって、それぞれ第１の層５の上面３５、開口２５の底面７０ならびに溝３０の側壁６０および開口２５の側壁６５の均一な被覆を示す高度に相似的な接着層が得られる。このような析出されたＴｉＮ層の別の利点は、ＴｉＮとＴａとの間の低い接触抵抗にある。それというのも、ＣＶＤ−ＴｉＮは、タンタルの好ましいα相の形成を可能にするからであり、この場合このα相は、銅析出にとって重要な前提条件として識別された（欧州特許出願公開第０７５１５６６号明細書Ａ２）。
【００２２】
本発明を使用することにより形成された二重層系は、ＣＶＤ−ＴｉＮ層およびＴａ層を有し、この場合双方の材料は、金属拡散遮断層として作用する。更に、ＣＶＤ−ＴｉＮは、極めて微細で結晶性の部分的に無定形の構造を有し、この構造は、微細な構造体（例えば、０．２μｍ以下の開口）の極めて相似的な被覆を可能にし、タンタルのα相の形成を支持する。
【００２３】
ＴｉＮの代わりに窒化タングステン（ＷＮ）を使用する場合には、同様の結果が得られる。
【００２４】
次に、図３に関連して云えば、この図３は、電気メッキによる金属層７５としての銅の析出後のマイクロ電子構造体を示す。銅の代わりに、アルミニウムまたは銅合金も析出されうる。析出の間、開口２５および溝３０は、実質的に銅で充填される。最後に、ＴｉＮ層４５およびタンタル層５０を含む金属層７５は、好ましくは化学機械的研磨によってエッチバックされる。生じる構造体は、図４に示されている。導電性トラックが低い抵抗および第２の層１０の導電性領域２０との良好な電気的接触を有する場合には、溝３０および接触開口２５中に埋封された、エッチバックされた銅７５が役立つ。
【００２５】
銅７５がＴｉＮ層４５およびＴａ層５０によって第１の層５から完全に分離され、銅と誘電層との間の任意の接触が回避されることに注目することは、重要である。
【００２６】
電気抵抗の測定により、化学蒸着によって析出されたＴｉＮ層４５上に成長するタンタル層５０は、α相を示すことが明らかになった。この結果は、タンタル層５０の抵抗率を測定することによって証明されうる。図５に示されているように、Ｓｚｅ, "Physics of Semiconductor Device" １９８１, John Wiley & Sons, 第２版,第３１〜３２頁の記載と同様に測定された抵抗率は、８Ω／ｓｑを超えず、これは、タンタルα相についての特性である。更に、図５から、タンタルの析出前のＣＶＤ−ＴｉＮのエッチバックは、タンタル層抵抗率の変化を殆んど生じないことが明らかになる。記載された測定は、４０ｎｍの厚さのタンタル層を下方に重ねている、約３４０℃および６０トルで析出された１０ｎｍの厚さのＣＶＤ−ＴｉＮ層を用いて実施された。双方の層の工程の適用範囲は、極めて高度である。
【図面の簡単な説明】
【図１】  一体型で形成された溝および接触開口を有する第１の層を備えたマイクロ電子構造体を示す断面図。
【図２】  接着層、タンタル層および接触層の析出後のマイクロ電子構造体を示す断面図。
【図３】  金属層の析出後のマイクロ電子構造体を示す断面図。
【図４】  研磨工程後のマイクロ電子構造体を示す断面図。
【図５】  本発明により析出されたタンタル層の抵抗を示す線図。
【符号の説明】
５  第１の層、  １０  第２の層、  １５  導電性トラック、  ２０  導電性領域、  ２５  開口、  ３０  溝、  ３５  上面、  ４０  下面、  ４５  ＴｉＮ層、  ５０  タンタル層、  ５５  接触層、  ６０  溝３０の側壁、  ６５  開口２５の側壁、  ７０  開口２５の底面、  ７５  金属層
【図１】
0003927771.tif 000002
【図２】
0003927771.tif 000003
【図３】
0003927771.tif 000004
【図４】
0003927771.tif 000005
【図５】
0003927771.tif 000006