(57)【特許請求の範囲】
【請求項１】
原稿読取前にアレイ状の固体撮像素子から得られる各画素毎の出力信号を或るリファレンス電圧に設定されたＡ／Ｄ変換器によりデジタル信号に変換して前記固体撮像素子の全画素の基準黒レベルを検出し、検出された基準黒レベルのデータをメモリに格納し、原稿読取時に前記固体撮像素子から得られる各画素毎の出力信号を前記Ａ／Ｄ変換器によりデジタル信号に変換した原稿データから前記メモリに格納されている対応する画素の前記基準黒レベルのデータを減算して黒シェーディング補正を行う画像読取装置において、
原稿読取時の前記Ａ／Ｄ変換器のリファレンス電圧が前記或るリファレンス電圧から可変される場合、
前記黒シェーディング補正時に用いる前記メモリに格納された前記基準黒レベルのデータを、前記基準黒レベルを検出する時の前記或るリファレンス電圧と原稿読取時の前記可変されたリファレンス電圧との比率に応じて補正する補正手段を備えることを特徴とする画像読取装置。
【請求項２】
前記Ａ／Ｄ変換器に設定されるリファレンス電圧をデジタルデータに変換して出力する変換手段を有し、前記補正手段は、前記基準黒レベルを検出する時に前記変換手段により変換された前記或るリファレンス電圧のデジタルデータを一時記憶しておくラッチと、このラッチに記憶された前記或るリファレンス電圧のデジタルデータと前記メモリに格納されている各画素毎の基準黒レベルのデータとを乗算する乗算回路と、この乗算回路により乗算処理された各画素毎の基準黒レベルのデータを当該原稿読取時に設定されて前記変換手段により変換された前記原稿読取時のリファレンス電圧のデジタルデータにより除算して補正された基準黒レベルのデータを出力する除算回路とを備えることを特徴とする請求項１記載の画像読取装置。
【請求項３】
前記固体撮像素子は、光源により照明された原稿からの反射光を等倍型光学系を介して受光して光電変換する等倍密着型センサよりなることを特徴とする請求項１又は２記載の画像読取装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージスキャナ、デジタル複写機のスキャナ等であって、特にＣＣＤイメージセンサによる等倍密着型センサ等の固体撮像素子を用いて原稿画像を読取る画像読取装置に関する。
【０００２】
【従来の技術】
一般に、この種の画像読取装置では、光源により原稿を露光し、原稿からの反射光をＣＣＤイメージセンサに結像させることで、反射光の強さに応じた電圧値に変換して読取り、その電圧値（アナログ値）をＡ／Ｄ変換器により例えば８ビットのデジタル値に変換して画像処理部等に出力するようにしている。この際、ＣＣＤイメージセンサの各画素の感度のばらつきや暗電流による信号成分のばらつきがあっても、Ａ／Ｄ変換器のダイナミックレンジを広くとれるように、通常は、白シェーディング補正機能や黒シェーディング補正機能を持たせており、これらの機能に関して、各種提案がなされている（例えば、特開昭６２−２３５８７１号公報、特開昭６３−１８７６３号公報、特開平６−１６４９２２号公報、特開平９−９０５６号公報、特開平１１−２７５２２号公報等参照）。
【０００３】
ここに、特に黒シェーディング補正に着目すると、最も一般的な縮小光学系を介して原稿像が結像されるＣＣＤイメージセンサを用いたタイプでは、ＣＣＤイメージセンサ自体がその一部に常に遮光された黒ダミー画素を有しているため、黒ダミー出力が常に可能であり、１ライン毎に常に黒シェーディング用の基準黒レベルのデータを有していることになる。このため、Ａ／Ｄ変換器のリファレンス電圧の上限値を原稿画像のピーク値に追従させる地肌除去機能を持たせる場合のように、Ａ／Ｄ変換器のリファレンス電圧が可変される場合であっても、可変されるリファレンス電圧に対応して黒シェーディング用の基準黒レベルのデータも可変可能となっている。
【０００４】
【発明が解決しようとする課題】
ところが、例えば、ＣＣＤイメージセンサとしてインラインで構成された等倍密着型センサを用いたものでは、原稿幅全幅に渡って複数のチップが隙間なく並べられているため、このような等倍密着型センサには黒ダミー画素を持たせることができない。このように１ライン毎に黒シェーディング用の基準黒レベルのデータを持っていないＣＣＤイメージセンサを用いた場合や、或いは、上記のＣＣＤイメージセンサであってもその全画素の黒シェーディング補正を行う場合には、白基準板の読取前や原稿画像の読取前の光源の消灯期間中にＣＣＤイメージセンサの各画素から得られる出力を或るリファレンス電圧に設定されたＡ／Ｄ変換器でデジタル値に変換して黒シェーディング用の基準黒レベルのデータとしてメモリに記憶させておく必要がある。
【０００５】
このため、Ａ／Ｄ変換器のリファレンス電圧を可変させて原稿を読取る装置（例えば、特開平５−１０３１９７号公報参照）の場合や、白基準板の読取時や原稿画像の読取時で異なるリファレンス電圧を使用する装置の場合には、黒シェーディング用の基準黒レベルのデータをデジタルデータとして持っているため、可変されるリファレンス電圧に対応した黒シェーディング補正を行えないという不具合がある。
【０００６】
この点を数式を用いて分かりやすく説明する。まず、８ビットのＡ／Ｄ変換器の或るリファレンス電圧Ｖref 0でアナログ信号による黒レベル電圧Ｖb を読取った時の基準黒レベルのデジタル値Ｄ0 b は、
Ｄ0 b ＝ INT［Ｖb ／Ｖref 0×２５５］    …………(１)
ただし、INT［  ］；小数点以下を四捨五入
で表され、黒シェーディング用の基準黒レベルのデータとしてメモリに格納される。また、(１)式より、基準黒レベルのデータＤ0 b がＡ／Ｄ変換器のリファレンス電圧Ｖref に依存していることが分かる。
【０００７】
一方、黒シェーディング補正後の画像データＤshb は、原稿画像を読取って得られるデータをＤ0 g とすると、
Ｄshb ＝Ｄ0 g −Ｄ0 b
として計算される。このとき、原稿読取り時のＡ／Ｄ変換器のリファレンス電圧をＶref 1、白基準板読取りによる基準白レベルのデータをＶw とすると、
Ｄshb ＝INT［Ｖw ／Ｖref 1×２５５］−INT［Ｖb ／Ｖref 0×２５５］
…………………………………(２)
となり、黒レベル検出時と原稿読取時とで異なるリファレンス電圧で読取ったデータ間で計算を行っているため、正確にシェーディング補正された画像データが得られなくなってしまう。
【０００８】
そこで、本発明は、基準黒レベルのデータをデジタルデータとして保有する状況下に、固体撮像素子の出力をデジタルデータに変換するためのＡ／Ｄ変換器のリファレンス電圧が基準黒レベル検出時のリファレンス電圧から可変される場合であっても、正確に黒シェーディング補正された画像データを得ることができる画像読取装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載の発明は、原稿読取前にアレイ状の固体撮像素子から得られる各画素毎の出力信号を或るリファレンス電圧に設定されたＡ／Ｄ変換器によりデジタル信号に変換して前記固体撮像素子の全画素の基準黒レベルを検出し、検出された基準黒レベルのデータをメモリに格納し、原稿読取時に前記固体撮像素子から得られる各画素毎の出力信号を前記Ａ／Ｄ変換器によりデジタル信号に変換した原稿データから前記メモリに格納されている対応する画素の前記基準黒レベルのデータを減算して黒シェーディング補正を行う画像読取装置において、原稿読取時の前記Ａ／Ｄ変換器のリファレンス電圧が前記或るリファレンス電圧から可変される場合、前記黒シェーディング補正時に用いる前記メモリに格納された前記基準黒レベルのデータを、前記基準黒レベルを検出する時の前記或るリファレンス電圧と原稿読取時の前記可変されたリファレンス電圧との比率に応じて補正する補正手段を備える。
【００１０】
従って、黒シェーディング補正時に用いたメモリに格納された基準黒レベルのデータを、基準黒レベルを検出する時の或るリファレンス電圧と当該原稿読取時に設定される前記可変されたリファレンス電圧との比率に応じて補正することで、Ａ／Ｄ変換器のリファレンス電圧の可変に応じた基準黒レベルのデータを用いることができ、正確に黒シェーディング補正された画像データを得ることができる。
【００１１】
請求項２記載の発明は、請求項１記載の画像読取装置において、前記Ａ／Ｄ変換器に設定されるリファレンス電圧をデジタルデータに変換して出力する変換手段を有し、前記補正手段は、前記基準黒レベルを検出する時に前記変換手段により変換された前記或るリファレンス電圧のデジタルデータを一時記憶しておくラッチと、このラッチに記憶された前記或るリファレンス電圧のデジタルデータと前記メモリに格納されている各画素毎の基準黒レベルのデータとを乗算する乗算回路と、この乗算回路により乗算処理された各画素毎の基準黒レベルのデータを当該原稿読取時に設定されて前記変換手段により変換された前記原稿読取時のリファレンス電圧のデジタルデータにより除算して補正された基準黒レベルのデータを出力する除算回路とを備える。
【００１２】
従って、請求項１記載の発明を簡単な回路構成で実現できる。
【００１３】
請求項３記載の発明は、請求項１又は２記載の画像読取装置において、前記固体撮像素子は、光源により照明された原稿からの反射光を等倍型光学系を介して受光して光電変換する等倍密着型センサよりなる。
【００１４】
従って、１ライン毎に黒シェーディング補正用の基準黒レベルのデータを持っていないタイプにおけるＡ／Ｄ変換器のリファレンス電圧の可変に伴う不具合を解消できる。
【００１５】
【発明の実施の形態】
本発明の一実施の形態を図面に基づいて説明する。
【００１６】
［本実施の形態の原理］
本実施の形態の原理を数式を用いて説明する。前述した(１)(２)式のような条件下に、本実施の形態では、Ａ／Ｄ変換器のリファレンス電圧が可変された場合でも、そのリファレンス電圧に応じて黒シェーディング補正された画像データが得られるように、
Ｄshb 0 ＝Ｄ0 g −Ｄ0 b ×Ｖref 0／Ｖref 1              …………(３)
なる演算処理を行わせるものである。即ち、
Ｄshb 0 ＝INT［Ｖw ／Ｖref 1×２５５］−INT［Ｖb ／Ｖref 0×２５５］×Ｖref 0／Ｖref1
＝INT［Ｖw ／Ｖref 1×２５５］−INT［Ｖb ／Ｖref 1×２５５］
＝INT［（Ｖw −Ｖb ）／Ｖref 1×２５５］    …………(４)
なる黒シェーディング補正処理となり、そのリファレンス電圧に応じて黒シェーディング補正された画像データが得られる。
【００１７】
ここに、リファレンス電圧Ｖref 自体はアナログ値であるので、(３)式中のリファレンス電圧の比率Ｖref 0／Ｖref 1を、
Ｖref 0／Ｖref 1
＝INT［Ｖref 0 ／Ｖcc×２５５］／INT［Ｖref 1 ／Ｖcc×２５５］
＝Ｄref 0／Ｄref 1              …………………………………………(５)
として、デジタル量に変換して検出し、所定の演算を行わせることにより、簡単に実現できる。
【００１８】
［本実施の形態］
上記原理を利用した本実施の形態について説明する。本実施の形態は、原稿画像を光電的に読取る固体撮像素子として等倍密着型センサ１を用いたシートスルータイプのＡＤＦ２に適用されている。図１はその概略構成を示す正面図である。この等倍密着型センサ１は、原稿をスリット露光する光源としてのＬＥＤアレイ３と、インラインで構成された複数のＣＣＤイメージセンサ４ａ，４ｂ，…，４ｎ（図２参照）のチップとよりなり、レンズアレイ等の等倍結像光学系を介して原稿搬送路に臨んで設けられている。等倍密着型センサ１に対向する位置には白基準板５が配設され、その前後には原稿搬送ローラ６，７が配設されている。このような原稿読取部に対して、原稿トレイ８から搬送ベルト９等を経て原稿排紙トレイ１０に至る原稿搬送路が形成されている。
【００１９】
図２は、等倍密着型センサ１の出力を処理して画像処理部に出力するための出力処理回路の構成例を示すブロック図である。概略を説明すると、複数のチップからなる各ＣＣＤイメージセンサ４ａ，４ｂ，…，４ｎの各画素からパラレルに出力される画像データは、サンプリング／ホールド回路（Ｓ／Ｈ回路）１１ａ，１１ｂ，…，１１ｎでサンプリング／ホールドした後、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎでデジタルデータに変換される。この後、これらのＡ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎにより変換されたデータにつき、１チップ構造のＣＣＤイメージセンサで読取った場合と同じようなデータの並びに揃えるためのインライン化処理をインライン化回路１３で行い、黒シェーディング補正回路１４、白シェーディング補正回路１５で順次黒シェーディング補正、白シェーディング補正を行って、後続の画像処理部に出力する。
【００２０】
ここに、各Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎに対してはそのリファレンス電圧Ｖref を設定・切換えするためのリファレンスコントロール回路１６が接続されている。また、このリファレンスコントロール回路１６や白シェーディング補正回路１５に対してタイミング制御のための各種ゲート信号を所定のタイミングで出力するゲート信号発生回路１７が設けられている。
【００２１】
図３はリファレンスコントロール回路１６の構成例を示すブロック図である。このリファレンスコントロール回路１６は、本実施の形態では、各Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎのリファレンス電圧Ｖref として、Ｖref g，Ｖref w，Ｖref AEの３種類の何れかを切換え自在に設定するものである。具体的には、原稿用ゲート信号DOCGTがＨレベルのときオンするスイッチ２１ａを介して、原稿用電圧をＤＡ変換器２２ａで変換してなるアナログ電圧Ｖref gがリファレンス電圧としてＡ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎに与えられる。同様に、白基準用ゲート信号WTGTがＨレベルのときオンするスイッチ２１ｂを介して、白基準用電圧をＤＡ変換器２２ｂで変換してなるアナログ電圧Ｖref wがリファレンス電圧としてＡ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎに与えられる。さらに、地肌除去機能を持たせるための自動露光モード信号によりオンするスイッチ２１ｃを介して、ピークホールド回路（Ｐ／Ｈ回路）２３によりピークホールドされたアナログ電圧Ｖref AEがリファレンス電圧としてＡ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎに与えられる。なお、ピークホールド回路２３に対しては、インライン化回路１３から得られるデジタル画像信号Ｄ0 について白用の平均値回路２４により平均値をとった値と所定の比較値とをコンパレータ２５で比較し、その結果をＤＡ変換器２６でアナログ電圧に変換してなる値が与えられる。
【００２２】
また、各スイッチ２１ａ〜２１ｃの出力側には、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎに設定されるリファレンス電圧Ｖref の値を電源電圧Ｖccを用いてデジタルデータＤref に変換して黒シェーディング補正回路１４に出力する変換手段としてのＡ／Ｄ変換器２７が設けられている。
【００２３】
図４は、黒シェーディング補正回路１４の構成例を示すブロック図である。基本的には、基準黒レベルを検出する際にインライン化回路１３から得られるデジタル画像データＤ0 について黒用の平均値回路３１で平均値処理された結果を、検出された基準黒レベルのデータＤ0 bとして格納するメモリ３２が設けられている。また、原稿読取時にインライン化回路１３から得られるデジタル画像データＤ0 gから、メモリ３２に格納されている基準黒レベルのデータＤ0 bを減算して黒シェーディング後のデータＤshb として後段の白シェーディング補正回路１５に出力する減算回路３３が設けられている。
【００２４】
このような黒シェーディング補正回路１４において、本実施の形態では、メモリ３２・減算回路３３間に補正手段３４が付加されている。この補正手段３４は、基準黒レベルを検出する時（ゲート信号BKGTの出力時）にＡ／Ｄ変換器２７により変換された或るリファレンス電圧のデジタルデータＤref 0 を一時記憶しておくラッチ３５と、このラッチ３５に記憶されたデジタルデータＤref とメモリ３２に格納されている各画素毎の基準黒レベルのデータＤ0 b とを乗算する乗算回路３６と、この乗算回路３６により乗算処理された各画素毎の基準黒レベルのデータＤ1 b を当該原稿読取時に設定されてＡ／Ｄ変換器２７により変換されたリファレンス電圧のデジタルデータＤref 1 により除算して補正された基準黒レベルのデータＤ2 b を出力する除算回路３７とにより構成されている。
【００２５】
このような構成において、図５に示すタイムチャートを参照しつつ動作について説明する。まず、原稿トレイ８上の原稿が給紙され始めると、コントローラ（図示せず）によりＬＥＤ点灯信号LED ONがアクティブとなり、ＬＥＤアレイ３に関して点灯動作が開始される。ここに、ＬＥＤアレイ３が点灯するまでのラインに相当するＬ１ライン分の期間中、基準黒レベル検出用ゲート信号BKGTがアクティブとなり、このアクティブ期間中に、ＣＣＤイメージセンサ４ａ，４ｂ，…，４ｎから出力されＡ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎでデジタル画像データに変換された各画素毎のデジタル画像データＤ0 が平均値処理を経て基準黒レベルのデータとしてメモリ３２に格納される。即ち、基準黒レベル検出用ゲート信号BKGTのアサート期間中に平均値回路３１により１画素毎に平均値処理を行い、
Ｄ0 b(n)＝ΣＤ0 (n)／Ｌ１
Ｄ0 b(n)：ｎ画素目の基準黒レベルデータ
Ｄ0 (n) ：ｎ画素目の読取データ
ΣＤ0 (n)：Ｄ0 (n)の１ライン目からＬ１ライン目までの加算値
を求め、その値をメモリ３２に記憶させるものである。
【００２６】
このＬＩライン分なる基準黒レベル検出用ゲート信号BKGTがアクティブな期間中は、リファレンスコントロール回路１６によりAEMODE＝WTGT＝Ｌレベル、DOCGT＝Ｈレベルとされることにより、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎのリファレンス電圧としてＶref gが選択設定される。即ち、(５)式中に示す基準黒レベルのデータを読み込んだ時のＡ／Ｄ変換器１２ａ，１２ｂ，…，１５ｎのリファレンス電圧Ｖref 0は本実施の形態では、Ｖref gであるので、Ａ／Ｄ変換器２７によりデジタル化して
Ｄref 0＝INT［Ｖref g／Ｖin×２５５］
として検出する。このリファレンス電圧のデジタルデータＤref 0をゲート信号BKGTのＨレベルのエッジタイミングでラッチ３５にラッチしておく。そして、ゲート信号BKGTがネゲートされると同時に基準黒レベルのデータの検出・生成が終了し、ＬＥＤアレイ３が点灯する。
【００２７】
つづいて、白基準板５の読取動作期間を示すSLEAD信号がアサートされると、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎのリファレンス電圧に白板用電圧に基づくＶref wが選択され、ＣＣＤイメージセンサ４ａ，４ｂ，…，４ｎによる白基準板５の読取りが開始される。そして、このSLEAD信号に包含されている基準白レベル検出用ゲート信号WTGTのアサート期間中に周知の如くシェーディングデータが生成される。この際、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎのリファレンス電圧を変更するのは、例えば、特開平５−１０３１９７号公報中に示されるように、白基準板５のばらつきを吸収する等のためである。
【００２８】
この結果、前述したように、基準黒レベルの検出時と異なるリファレンス電圧を用いてデータを読取っていることが分かる。つまり、(５)式中に示す原稿読取時（ここでは、白基準板５の読取時）のＡ／Ｄ変換器１２ａ，１２ｂ，…，１５ｎのリファレンス電圧Ｖref 1は本実施の形態では、Ｖref wであるので、Ａ／Ｄ変換器２７によりデジタル化して
Ｄref 1＝INT［Ｖref w／Ｖin×２５５］
として検出する。
【００２９】
そこで、(３)式の演算処理を行う。まず、乗算回路３６で
Ｄ1 b ＝Ｄ0 b ×Ｄref 0
なる演算を行い、さらに、除算回路３７で
Ｄ2 b ＝Ｄ1 b ／Ｄref 1＝Ｄ0 b ×Ｄref 0／Ｄref 1
を計算して、補正された基準黒レベルのデータＤ2 b を得る。そして、この補正された基準黒レベルのデータＤ2 bを用いて減算回路３３で
Ｄshb ＝Ｄ0 g −Ｄ2 b
を演算することにより、リファレンス電圧の変化に応じた黒シェーディング補正後のデータが得られる。
【００３０】
この後、SLEAD信号がネゲートされると白基準板５の読取りが終了する。そして、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎのリファレンス電圧として再びＶref gがセットされ、原稿が密着等倍型センサ１に対向する読取位置に搬送されると、原稿有効範囲を示すSSCAN信号がアサートされることで原稿の読取りが開始され、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎによりデジタルデータに変換されたデジタル画像データにつき、黒シェーディング補正回路１４、白シェーディング補正回路１５で各々黒シェーディング補正、白シェーディング補正が施されて、画像処理部側に出力される。
【００３１】
ちなみに、本実施の形態では、基準黒レベルの検出時と本来の原稿読取時とで、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎのリファレンス電圧として同じ電圧Ｖref gを用いているが、(３)式からも分かるように、原稿（有効データ）を読み取っている時のリファレンス電圧Ｖref 1を用いて基準黒レベルのデータを補正しているので、基準黒レベルの検出時と本来の原稿読取時とで、Ａ／Ｄ変換器１２ａ，１２ｂ，…，１２ｎのリファレンス電圧が異なることになっても（Ｖref 1＝Ｖref g≠Ｖref 0）、或いは、地肌除去用のリファレンス電圧（Ｖref 1＝Ｖref AE）に設定され原稿読取時にリファレンス電圧が変動するようなことがあっても、それに応じて基準黒レベルのデータが補正されて減算回路３３による減算処理に供される。よって、精度よく、かつ，リアルタイムなリファレンス電圧のレベル変動にも追従して基準黒レベルのデータを適正に補正することができる。
【００３２】
【発明の効果】
請求項１記載の発明によれば、黒シェーディング補正時に用いた前記メモリに格納された基準黒レベルのデータを、前記或るリファレンス電圧と当該原稿読取時に設定される前記可変されたリファレンス電圧との比率に応じて補正するようにしたので、Ａ／Ｄ変換器のリファレンス電圧の可変に応じた基準黒レベルのデータを用いることができ、正確に黒シェーディング補正された画像データを得ることができる。
【００３３】
請求項２記載の発明によれば、請求項１記載の発明を簡単な回路構成で実現することができる。
【００３４】
請求項３記載の発明によれば、固体撮像素子が、光源により照明された原稿からの反射光を等倍型光学系を介して受光して光電変換する等倍密着型センサよりなるので、本来的に１ライン毎に黒シェーディング補正用の基準黒レベルのデータを持っていないタイプにおけるＡ／Ｄ変換器のリファレンス電圧の可変に伴う不具合を解消することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＡＤＦの概略構成を示す正面図である。
【図２】等倍密着型センサの出力処理回路の構成例を示すブロック図である。
【図３】そのリファレンスコントロール回路の構成例を示すブロック図である。
【図４】黒シェーディング補正回路の構成例を示すブロック図である。
【図５】動作例を示すタイムチャート図である。
【符号の説明】
１      固体撮像素子、等倍密着型センサ
３      光源
１２      Ａ／Ｄ変換器
２７      変換手段
３２      メモリ
３４      補正手段
３５      ラッチ
３６      乗算回路
３７      除算回路
【図１】
0003885984.tif 000002
【図２】
0003885984.tif 000003
【図３】
0003885984.tif 000004
【図４】
0003885984.tif 000005
【図５】
0003885984.tif 000006