(57)【特許請求の範囲】
【請求項１】
半導体基板上に第１窒化膜を形成し、前記第１窒化膜上に酸化膜を形成する工程と、
前記第１窒化膜及び前記酸化膜をパターニングして酸化防止膜パターンを形成する工程と、
前記酸化防止膜パターンの側面に側壁スペーサを形成する工程と、
前記酸化防止膜パターン及び前記側壁スペーサをマスクとして用いて前記基板を食刻して、傾斜するか、または垂直な側壁を有するトレンチを形成する工程と、
前記トレンチの側壁が前記側壁スペーサの下方に移動するように前記トレンチの表面を酸化して絶縁膜を形成する工程と、
前記トレンチの底面に不純物イオンを注入する工程と、
熱酸化により前記トレンチ内にフィールド酸化膜を形成する工程とを備えることを特徴とする半導体素子の隔離膜形成方法。
【請求項２】
前記側壁スペーサを形成する工程は、
前記酸化防止膜パターン上及び前記基板上に第２窒化膜を形成する工程と、
前記第２窒化膜を異方性食刻して、前記酸化防止膜パターンの側面に第２窒化膜からなる前記側壁スペーサを形成する工程とを備えることを特徴とする請求項１記載の半導体素子の隔離膜形成方法。
【請求項３】
前記不純物イオンは、フッ素イオン或いはゲルマニウムイオンであることを特徴とする請求項１記載の半導体素子の隔離膜形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子に関し、特に微細素子間の電気的な隔離に適した半導体素子の隔離膜形成方法に関する。
【０００２】
【従来の技術】
一般に、素子間の電気的な隔離方法に最も広く用いられている方法中の一つは選択酸化工程(LOCOS)である。しかし、このＬＯＣＯＳ工程は、設計基準０．２μｍ以下の工程では殆ど使用できない。通常、素子隔離方法にはコンベンショナル(conventional)ＬＯＣＯＳ方法、ＮＳＬ(Nitride Sidewall LOCOS)方法、そしてトレンチアイソレーション(Trench Isolation)方法などがある。
【０００３】
以下、添付図面に基づき従来技術による半導体素子の隔離膜形成方法を説明する。
図１ａ〜図１ｃ、図２a〜図２ｃは従来のＮＳＬ(Nitride Sidewall LOCOS)方法を説明するための工程断面図である。ＮＳＬ方法は、コンベンショナルＬＯＣＯＳ方法と工程が類似し、フィールド酸化膜を形成するに先立って基板を所定の深さに食刻して側壁を形成するという点だけが異なる。
【０００４】
すなわち、図１ａに示すように、半導体基板１１上に初期酸化膜１２を成長させた後、初期酸化膜１２上に第１シリコン窒化膜１３を蒸着により形成する。
図１ｂに示すように、アクティブマスク１４を用いて実際の素子形成領域のアクティブ領域と、素子間の電気的な絶縁役割を果たすフィールド領域とを区画する。
【０００５】
図１ｃに示すように、アクティブマスク１４を用いて食刻工程で第１シリコン窒化膜１３の一部を選択的に取り除く。そして、第１シリコン窒化膜１３をマスクとして用いてイオン注入を施す。
【０００６】
図２ａに示すように、第１シリコン窒化膜１３を含む半導体基板１１の全面に第２シリコン窒化膜１５を蒸着により形成する。
図２ｂに示すように、エッチバック工程を用いて第２シリコン窒化膜１５の一部を食刻して、第１シリコン窒化膜１３の両側面に側壁(sidewall)１５ａを形成する。次いで、側壁１５ａをマスクとして用いて食刻工程で半導体基板１１の表面を所定の深さに食刻してトレンチ１６を形成する。その後、図２ｃに示すように高温の炉内で熱処理して選択的にフィールド酸化膜１７を成長させる。これにより、従来のＮＳＬ工程が完了する。
【０００７】
一方、図３ａ〜図３ｃ、図４ａ、図４ｂは従来技術によるトレンチアイソレーション方法を説明するための工程断面図である。
図３ａに示すように、半導体基板２１上に初期酸化膜２２を成長させた後、初期酸化膜２２上にシリコン窒化膜２３を蒸着により形成する。
【０００８】
図３ｂに示すように、アクティブマスク（図示せず）を用いた食刻工程でシリコン窒化膜２３と初期酸化膜２２の一部を選択的に取り除いて、半導体基板２１の一部を選択的に露出させる。
【０００９】
この後、図３ｃに示すように、シリコン窒化膜２３をマスクとして用いて食刻工程で露出された半導体基板２１の表面を所定の深さに食刻して、トレンチ２４を形成する。
【００１０】
図４ａに示すように、トレンチ２４を含む半導体基板２１の全面に絶縁膜２５を蒸着により形成する。
図４ｂに示すように、ＣＭＰ工程で不要な絶縁膜２５を取り除いてフィールド酸化膜２５ａを形成する。これにより、従来技術によるトレンチアイソレーション工程が完了する。
【００１１】
【発明が解決しようとする課題】
しかし、上記のような従来の半導体素子の隔離膜形成方法には次の問題点があった。
【００１２】
（１）従来のコンベンショナルＬＯＣＯＳ方法を用いる場合、素子間の隔離領域の幅が１μｍ以下になればフィールド酸化膜の厚さが薄くなる現象(シンニング(thinning)現象）が発生し、０．５μｍ以下になればシンニング現象がひどくなる。このため、フィールド酸化膜の一部がアクティブ領域に侵入するバーズビーク(bird's beak)が発生してアクティブ領域が減少する等の理由により微細素子にコンベンショナルＬＯＣＯＳ方法を適用することは不可能である。
【００１３】
（２）ＮＳＬ方法を用いる場合、バーズビークが発生しないという点では有利である。しかし、半導体基板２１を食刻してフィールド酸化膜２５ａを形成する際、フィールド酸化膜２５ａの下部がラウンディングされず、尖鋭の部分ができる。このため、尖鋭の部分よりストレスが増加し、結局漏洩電流が増加して、素子特性に悪影響を及ぼす要因となる。更に、フィールド酸化膜２５ａのシンニング現象も生じるため、基板２１の表面から内部への酸化膜２５aの成長量が不足してアイソレーション特性が不安定となる。
【００１４】
（３）トレンチアイソレーション方法を用いる場合、コンベンショナルＬＯＣＯＳに比べて素子隔離の特性を改善させることができるものの、トレンチの形成及びトレンチ内への絶縁膜の埋め込みが困難である。また、ＣＭＰ工程を適用することにより、微細の粒子が発生し、工程が複雑となり、このためＴＡＴ(Turn Around Time)及びコストが増加する。
【００１５】
本発明は上記の問題点を解決するためになされたものであり、その目的は、素子間の隔離特性を改善して高集積半導体素子を具現するに適した半導体素子の隔離膜形成方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するための請求項１に記載の半導体素子の隔離膜形成方法は、半導体基板上に第１窒化膜を形成し、前記第１窒化膜上に酸化膜を形成する工程と、前記第１窒化膜及び前記酸化膜をパターニングして酸化防止膜パターンを形成する工程と、前記酸化防止膜パターンの側面に側壁スペーサを形成する工程と、前記酸化防止膜パターン及び前記側壁スペーサをマスクとして用いて前記基板を食刻して、傾斜するか、または垂直な側壁を有するトレンチを形成する工程と、前記トレンチの側壁が前記側壁スペーサの下方に移動するように前記トレンチの表面を酸化して絶縁膜を形成する工程と、前記トレンチの底面に不純物イオンを注入する工程と、熱酸化により前記トレンチ内にフィールド酸化膜を形成する工程とを備えることを要旨とする。
【００１８】
請求項２に記載の発明は、請求項１記載の半導体素子の隔離膜形成方法において、前記側壁スペーサを形成する工程が前記酸化防止膜パターン上及び前記基板上に第２窒化膜を形成する工程と、前記第２窒化膜を異方性食刻して、前記酸化防止膜パターンの側面に第２窒化膜からなる前記側壁スペーサを形成する工程とを備えることを要旨とする。
【００１９】
請求項３に記載の発明は、請求項１記載の半導体素子の隔離膜形成方法において、前記不純物イオンは、フッ素イオン或いはゲルマニウムイオンであることを要旨とする。
【００２０】
【発明の実施の形態】
以下、本発明の半導体素子の隔離膜形成方法を添付図面に基づき説明する。
図５ａ〜図５ｃ、図６ａ〜図６ｃ、図７ａ、図７ｂは本発明の第１実施形態による半導体素子の隔離膜形成方法を説明するための工程断面図である。
【００２１】
図５ａに示すように、半導体基板３０上に第１絶縁層３１を形成し、第１絶縁層３１上に第２絶縁層３２、第３絶縁層３３を順次形成する。この際、第１、第３絶縁層３１、３３はシリコン酸化膜であり、第２絶縁層３２はシリコン窒化膜である。第２絶縁層３２はアクティブ領域をマスキングするためのマスク層として用いられ、第３絶縁層３３は、以後の工程で窒化膜側壁３３ａを形成する場合、第２絶縁層３２との食刻選択比を調節するために用いられる。
【００２２】
次いで、第３絶縁層３３上にフォトレジストＰＲ３を塗布した後、パターニングすることにより、素子隔離領域を区画する。
通常、シリコン基板３０上に素子を形成するための多くの工程を行うことにより、特定の結晶方向を有するシリコン結晶体の構造が決定される。例えば、シリコン結晶体の結晶方向が＜１１１＞である場合、他方向の場合に比べて原子の表面密度が高く、シリコンの張力が大きく、且つシリコンの酸化速度が早い。ＭＯＳ素子では通常＜１００＞方向のシリコン基板を用いる。
【００２３】
図５ｂに示すように、パターニングされたフォトレジストＰＲ３をマスクとして用いて食刻工程で第３、第２、第１絶縁層３３、３２、３１を順次食刻して、アクティブ領域をマスキングして酸化を防止するための酸化防止パターン３２ａ及びパッド酸化膜３１ａを形成する。酸化防止パターン３２ａにより基板３０のアクティブ領域がマスキングされる。このとき、酸化防止パターン３２ａの側面部位が露出されている。
【００２４】
図５ｃに示すように、露出された基板３０を含む酸化防止パターン３２ａ上に、シリコン窒化膜からなる第４絶縁層（図示せず）を化学気相蒸着法を用いてエッチバックする。こうして、パッド酸化膜３１ａ及び酸化防止パターン３２ａの側面にシリコン窒化膜からなる側壁３３ａが形成される。この際、側壁３３ａを形成するべく第４絶縁層をエッチバックする際、酸化防止パターンを構成するシリコン酸化膜である第３絶縁層３３が第２絶縁層３２上に覆われているため、第２絶縁層３２は食刻されない。
【００２５】
図６ａに示すように、側壁３３ａをマスクとして用いて食刻工程で基板３０を非等方性食刻することにより、底面が＜１００＞方向、側面が＜１１１＞方向を有するトレンチ３４を形成する。この際、基板３０の食刻深さは、形成されるフィールド酸化膜の厚さの略半分程度の深さに調節される。又、トレンチ３４において、＜１１１＞方向のシリコンの平面は＜１００＞方向の平面よりも更に稠密であり、食刻率が更に低い。
【００２６】
基板３０を湿式食刻する場合、２３重量％のＫＯＨと、１３重量％のＣＨ３、ＣＨＯＨ、ＣＨ３を混合してエッチング液として用いる。この種のエッチング液を用いて食刻する場合、食刻率は＜１００＞方向が＜１１１＞方向よりも大きい。乾式食刻を行う場合にはダブルプラズマ食刻装置を使用することが好ましい。
【００２７】
図６ｂに示すように、酸化雰囲気中でトレンチ３４の両側面及び底面に熱酸化膜３５を成長させる。この際、トレンチ３４の側面と底面は互いに異なる方向性を有し、側面の熱酸化膜３５の成長速度が底面よりも早い。これにより、底面の熱酸化膜３５の厚さよりも側面の熱酸化膜３５の厚さが大きくなる。更に、熱酸化膜３５の成長率から見ると、トレンチ３４の底面は＜１００＞方向、側面は＜１１１＞方向であり、低い温度での熱酸化膜３５の成長率は側面が底面よりも略６７％程度大きい。ゆえに、成長した熱酸化膜３５は、＜１００＞方向の底面よりも＜１１１＞方向の側面で大きな傾斜を有する。
【００２８】
図６ｃに示すように、底面の酸化速度を促進する不純物イオン例えば不活性イオン（Ｆ）或いはゲルマニウム（Ｇｅ）イオンを基板３０に注入して、高濃度にドープされた不純物層３６を形成する。この際、トレンチ３４の側面には若干の不純物がドープされ（図示せず）、トレンチの底面に大部分の不純物がドープされる。ここで、＜１１１＞方向の側面での傾斜角は＜１００＞方向のトレンチの底面に対して約５５゜の傾斜を有する。
【００２９】
図７ａに示すように、トレンチ３４内の熱酸化膜３５を取り除く。熱酸化膜３５は、側壁３３ａと、シリコン基板３０と、パッド酸化膜３１ａとの食刻選択比を有するエッチング液を用いて湿式食刻工程で容易に取り除くことができる。
【００３０】
図７ｂに示すように、酸化雰囲気中で９００〜１１００℃の温度で２〜４時間の間熱成長させることにより、２００〜１０００ｎｍの厚さを有するフィールド酸化膜３７を成長させる。
【００３１】
ここで、熱酸化膜３５を取り除いた後、シリコン基板３０からフィールド酸化膜３７を成長させる図７ｂの工程の外に、熱酸化膜３５を取り除かずにそのまま熱酸化工程によりフィールド酸化膜を成長させてもよい。
【００３２】
フィールド酸化膜３７を成長させた後、酸化防止パターン３２ａ及びパッド酸化膜３１ａを取り除いてアクティブ領域を露出させる。酸化防止パターン３２ａ及びパッド酸化膜３１ａは等方性湿式食刻によって容易に取り除くことができる。
【００３３】
第１の実施形態では、酸化速度促進用の不純物をトレンチの底面の中央に注入することにより、トレンチ３４の側面における酸化速度が遅くなる。このため、アクティブ領域へフィールド酸化膜３７が侵入するのを効果的に防止でき、バーズビークの発生が防止される。又、トレンチ３４の側面での酸化速度と底面での酸化速度とが異なるため、バーズヘッドの発生も防止される。
【００３４】
更に、酸化防止パターン３２ａを構成するシリコン窒化膜３２と側壁３３ａとの食刻選択比を考慮してシリコン窒化膜３２上にシリコン酸化膜３３が形成されているので、酸化防止パターン３２ａの酸化防止効果に対する信頼性が向上する。
【００３５】
図８ａ〜図８ｃ、図９ａ〜図９ｃは本発明の第２実施形態による半導体素子の隔離膜形成方法を説明するための工程断面図である。
図８ａに示すように、半導体基板４０上に第１絶縁層４１を形成し、第１絶縁層４１上に第２絶縁層４２、第３絶縁層４３を順次形成する。この際、第１、第３絶縁層４１、４３はシリコン酸化膜であり、第２絶縁層４２はシリコン窒化膜である。第２絶縁層４２はアクティブ領域をマスキングするためのマスク層として用いられ、第３絶縁層４３は、以後の工程で窒化膜側壁４３ａを形成する場合、第２絶縁層４２との食刻選択比を調節するために用いられる。
【００３６】
次いで、第３絶縁層４３上にフォトレジストＰＲ４を塗布した後、パターニングすることにより、素子隔離領域を区画する。
図８ｂに示すように、パターニングされたフォトレジストＰＲ４をマスクとして用いて第３、第２、第１絶縁層４３、４２、４１を順次食刻して、アクティブ領域をマスキングして酸化を防止するための酸化防止パターン４２ａ及びパッド酸化膜４１ａを形成する。酸化防止パターン４２ａにより基板４０のアクティブ領域がマスキングされる。このとき、酸化防止パターン４２ａの側面部位が露出されている。
【００３７】
図８ｃに示すように、露出された基板４０を含む酸化防止パターン４２ａ上に、シリコン窒化膜からなる第４絶縁層（図示せず）を化学気相蒸着法を用いて形成してエッチバックする。こうして、パッド酸化膜４１ａ及び酸化防止パターン４２ａの側面にシリコン窒化膜からなる側壁４３ａが形成される。この際、側壁４３ａを形成するべく第４絶縁層をエッチバックする際、酸化防止パターン４２ａを構成するシリコン酸化膜である第３絶縁層４３が第２絶縁層４２上に覆われているため、第２絶縁層４２は食刻されない。
【００３８】
図９ａに示すように、基板４０を非等方性食刻することにより、水平な底面と、底面に対して垂直な側面とを有するトレンチ４４を形成する。この際、トレンチ４４は、要求されるフィールド酸化膜の厚さの略半分程度の深さに形成される。
【００３９】
図９ｂに示すように、低エネルギーを有する不活性イオン或いはゲルマニウムイオンをトレンチ４４内に注入する。これにより、トレンチ４４の底面の直下方の基板４０には高濃度にドープされた不純物層４６が形成される。この不純物層４６は、熱酸化工程時に酸化膜の成長速度を促進させる。
【００４０】
図９ｃに示すように、酸化雰囲気中で９００〜１１００℃の温度で２〜４時間の間熱成長させることにより、２００〜１０００ｎｍの厚さを有するフィールド酸化膜４７を成長させる。
【００４１】
フィールド酸化膜４７を成長させた後、酸化防止パターン４２ａ及びパッド酸化膜４１ａを取り除いてアクティブ領域を露出させる。酸化防止パターン４２ａ及びパッド酸化膜４１ａは等方性湿式食刻によって容易に取り除くことができる。
【００４２】
第２の実施形態では、不純物をトレンチ４４の底面の中央に注入することにより、トレンチ４４の側面における酸化速度が遅くなる。このため、アクティブ領域へフィールド酸化膜４７が侵入するのを効果的に防止でき、バーズビックの発生が防止される。又、トレンチ４４の側面での酸化速度と底面での酸化速度とが異なるため、バーズヘッドの発生も防止される。
【００４３】
【発明の効果】
以上説明したように、本発明の半導体素子の隔離膜形成方法は以下のような効果がある。
【００４４】
請求項１に記載の発明によれば、フィールド酸化膜の成長前に不純物イオンをトレンチの底面に注入することにより、トレンチ側面におけるフィールド酸化膜の酸化速度が遅くなる。従ってフィールド酸化膜が半導体基板の所定領域に侵入するのが防止されるので、素子隔離の特性を改善することができる。
【００４５】
請求項１に記載の発明によれば、酸化防止膜パターンが酸化防止のための窒化膜と酸化膜とから構成されているので、酸化防止効果に対する信頼性を向上させることができる。
【００４６】
請求項３に記載の発明によれば、不活性イオンとして、自身は反応しないながらも酸化速度に影響を及ぼすＦ或いはＧｅイオンを用いることにより、トレンチの底面における酸化速度を早くすることができる。
【図面の簡単な説明】
【図１】a〜ｃは、従来技術によるＮＳＬ(Nitride Sidewall LOCOS)方法を説明するための工程断面図。
【図２】ａ〜ｃは、図１に続く従来技術によるＮＳＬ方法を説明するための工程断面図。
【図３】ａ〜ｃは、従来技術によるトレンチアイソレーション方法を説明するための工程断面図。
【図４】ａ、ｂは、図３に続く従来技術によるトレンチアイソレーション方法を説明するための工程断面図。
【図５】ａ〜ｃは、本発明の第１の実施の形態の半導体素子の隔離膜形成方法を説明するための工程断面図。
【図６】ａ〜ｃは、図５に続く第１の実施の形態の半導体素子の隔離膜形成方法を説明するための工程断面図。
【図７】ａ、ｂは、図６に続く第１の実施の形態の半導体素子の隔離膜形成方法を説明するための工程断面図。
【図８】ａ〜ｃは、本発明の第２の実施の形態の半導体素子の隔離膜形成方法を説明するための工程断面図。
【図９】ａ〜ｃは、図８に続く第２の実施の形態の半導体素子の隔離膜形成方法を説明するための工程断面図。
【符号の説明】
３０、４０…半導体基板
３７、４７…フィールド酸化膜
３２ａ、４３ａ…酸化防止パターン（酸化防止膜パターン）
３２、４２…第２絶縁層（第１窒化膜）
３３、４３…第３絶縁層（酸化膜）
３３ａ、４３ａ…側壁（側壁スペーサ、酸化防止膜パターン及び側壁スペーサはパターンを形成する。）
３４、４４…トレンチ
３５…熱酸化膜（絶縁膜）
【図１】
0003958454.tif 000002
【図２】
0003958454.tif 000003
【図３】
0003958454.tif 000004
【図４】
0003958454.tif 000005
【図５】
0003958454.tif 000006
【図６】
0003958454.tif 000007
【図７】
0003958454.tif 000008
【図８】
0003958454.tif 000009
【図９】
0003958454.tif 000010