(57)【特許請求の範囲】
【請求項１】
５０ＭＨｚ以上の周波数で振動子を発振させる発振回路において、
発振条件を満たす範囲で、発振回路の周波数を当該発振回路における周波数−負性抵抗の特性曲線の負性抵抗のピーク時の周波数より低くすることを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路において、
前記振動子は、圧電振動子または弾性表面波共振子であることを特徴とする発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低ジッターの発振回路に関する。
【０００２】
【従来の技術】
近年急速に成長するギガビットイーサネット、ファイバーチャンネル、ワイヤレスＬＡＮ等を背景にネットワーク市場においては、発振回路の高周波化及び高安定化が要求されている。
【０００３】
【発明が解決しようとする課題】
この種のネットワークに要求される発振回路においては、特に通信エラー等の回避等の観点から低ジッターの発振回路が要求されている。ここで、ジッターとは、発振周波数のゆらぎ（理想位置からのズレ）をいい、振幅、位相、パルス幅に生じるズレ全てを含む。
【０００４】
本発明は以上の点を考慮してなされたもので、低ジッターの発振回路を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上記課題を解決するため本発明において、請求項１記載の構成は、５０ＭＨｚ以上の周波数で振動子を発振させる発振回路において、発振条件を満たす範囲で、発振回路の周波数を当該発振回路における周波数−負性抵抗の特性曲線の負性抵抗のピーク時の周波数より低くすることを特徴としている。
【０００６】
請求項２記載の構成は、請求項１に記載の発振回路において、前記振動子は、圧電振動子または弾性表面波共振子であることを特徴としている。
【００１０】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施形態について説明する。
【００１１】
（１）  第１実施形態
本発明の第１実施形態に係る発振回路は、発振回路の負荷容量の設計手法が異なる点を除いて従来からある発振回路とほぼ同様である。以下、図１に示す従来の発振回路の回路図を用いて本実施形態に係る発振回路を説明する。
【００１２】
図１に示すように、発振回路は、水晶振動子Ｘ、発振用のインバータＩＮＶ１、帰還抵抗Ｒｆ、ドライブ調整抵抗Ｒｄ、ゲート側の容量Ｃｇ及びドレイン側の容量Ｃｄから構成されるコルピッツ発振回路と、出力用のインバータＩＮＶ２とから概略構成されている。ここで、図２に示すように、水晶振動子Ｘは、直列に接続される直列抵抗Ｒ１、直列容量Ｃ１及び直列インダクタンスＬ１と、並列に接続される並列容量Ｃ０とから構成される等価回路に置き換えることができる。
【００１３】
本実施形態に係る発振回路は、水晶振動子Ｘを除く発振回路全体の容量分である負荷容量ＣＬが水晶振動子Ｘの並列容量Ｃ０近傍の値になるように設計されており、その理由は以下に説明する。これに対し、従来の発振回路においては、発振する周波数等の諸特性に対する並列容量Ｃ０の影響を回避する観点から負荷容量ＣＬを並列容量Ｃ０に比して十分に大きな値にする設計手法を採用している。
【００１４】
図３及び図４は、高周波発振回路全体の負荷容量ＣＬを変化させてジッター（発振パルスの時間ズレ）を測定し、その測定結果から求めた負荷容量ＣＬ毎の標準偏差σを示す図である。ここで、図３は、ＡＴカット水晶振動子（並列容量Ｃ０＝３．３６［ｐＦ］）を用いて８０［ＭＨｚ］で発振させた場合の測定結果であり、図４は、ＳＡＷ（Surface acoustic wave:弾性表面波）共振子（並列容量Ｃ０＝５．７５［ｐＦ］）を用いて１２５［ＭＨｚ］で発振させた場合の測定結果である。
【００１５】
図３及び図４に示すように、発振回路の負荷容量ＣＬが水晶振動子Ｘの並列容量Ｃ０に近傍の値になると、標準偏差σが小さく、ジッターが少ないことが判る。発明者らは、同様の実験を行った結果、高周波、好ましくは５０ＭＨｚ以上の周波数の発振回路では、発振回路の負荷容量ＣＬを水晶振動子Ｘの並列容量Ｃ０近傍の値にすれば、従来の設計手法による発振回路に比してジッターを低減できることが判った。これにより、本実施形態に係る発振回路は、発振回路の負荷容量ＣＬを水晶振動子Ｘの並列容量Ｃ０近傍の値にすることにより、ジッターの低減を図ることとしている。
【００１６】
（２）  第２実施形態
本発明の第２実施形態に係る発振回路は、周波数に対する負性抵抗の使用範囲が異なる点を除いて従来の発振回路とほぼ同様である。ここで、図５は、発振回路の周波数−負性抵抗の特性曲線図である。
【００１７】
本実施形態に係る発振回路は、図５に符号αにより示す負性抵抗のピーク値PKの時の周波数より低い周波数側の負性抵抗領域を使用するように設計されている。実際には、発振回路は目的の周波数Ｆが最初に決定されることから、図６に示すように、発振回路の各抵抗値を変化させることにより、周波数−負性抵抗の特性曲線を周波数方向に移動させ、目的の周波数Ｆが特性曲線における負性抵抗のピークの周波数より低くなるように調整される。ここで、発振回路の各抵抗値は、図１に示す発振回路の場合は、ドライブ調整抵抗Ｒｄと帰還抵抗Ｒｆを変化させる。また、図７に示す発振回路の場合は、抵抗Ｒａ、Ｒｂ、Ｒｃ（発振回路のバイアス抵抗）を変化させる。
【００１８】
これに対して、従来の発振回路においては、図５に示すように、符号αにより示す領域は負性抵抗の値が急峻に変化し、また、目的の周波数の奇数倍の発振が起きてしまう可能性があったことから、符号βにより示す負性抵抗のピーク値の周波数より高い周波数側の負性抵抗領域を使って設計するようになされていた。
【００１９】
ここで、図８（ａ）は、周波数−負性抵抗の特性曲線上における目的の周波数に対応する負性抵抗位置を変化させて各位置毎にジッター（発振パルスの時間ズレ）を測定し、その測定結果から求めた負性抵抗位置毎の標準偏差σを示す図である。また、図８（ｂ）は、図８（ａ）で測定した負性抵抗位置を周波数−負性抵抗の特性曲線上に示した図である。また、図８は、ＡＴカット水晶振動子を用いて８０［ＭＨｚ］で発振させた場合の測定結果である。
【００２０】
同図に示すように、特性曲線の負性抵抗のピーク値の発振周波数より低い周波数側の負性抵抗領域（図５の符号α参照）を使用すると、他の領域（図５の符号β参照）を使用する場合に比してジッターが低減されていることが判る。
【００２１】
発明者らは、同様の実験を行った結果、高周波数、好ましくは５０ＭＨｚ以上の周波数の発振回路では、特性曲線の負性抵抗のピーク値の周波数より低い周波数側の負性抵抗領域を使用すれば、従来の設計手法による発振回路に比してジッターを低減できることが判った。これにより、本実施形態に係る発振回路は、特性曲線の負性抵抗のピーク値の周波数より低い周波数側の負性抵抗領域を使用することにより、ジッターの低減を図ることとしている。
【００２２】
（３）  変形例
（３−１）  第１変形例
上述の各実施形態においては、ジッターを低減する方法として、発振回路の負荷容量ＣＬを水晶振動子Ｘの並列容量Ｃ０近傍の値にする方法（第１実施形態）と、負性抵抗のピーク値PKの時の周波数より低い周波数側の負性抵抗領域を使用する方法（第２実施形態）のそれぞれについて述べたが、本発明はこれに限らず、これら２種類の方法を同時に適用してジッターを低減してもよい。
【００２３】
（３−２）  第２変形例
上述の各実施形態に係る発振回路は、上述したように低ジッターであるため、様々な機器に好適であり、例えば、高速インターフェース技術の一つであるRAMBUS（Rambus社）用クロックジェネレータに流用することができる。ここで、RAMBUS用クロックジェネレータとは、図９に示すように、クロックジェネレータから出力されるクロック信号の周波数（例えば100/133［ＭＨｚ］）をRAMBUSメモリーのクロック周波数（例えば、400［ＭＨｚ］）にして出力するものである。
【００２４】
このように本実施形態に係る発振回路をRAMBUS用クロックジェネレータに流用する場合は、図１０に示すように、発振回路からダイレクトに出力される信号の周波数をRAMBUSメモリーのクロック周波数とし、さらに、この信号の分周信号をクロックジェネレータに供給するようにすることにより、回路全体を低ジッター化でき、回路パターンの変更も少なくて済むことから好ましい。
【００２５】
（３−３）  第３変形例
上述の各実施形態においては、水晶振動子またはＳＡＷ共振子を内蔵する発振回路に本発明を適用する場合について述べたが、本発明はこれに限らず、セラミック振動子等の他の振動子を内蔵する発振回路に広く適用することができる。
【００２６】
【発明の効果】
上述したように本発明によれば、低ジッターの発振回路を提供することができる。
【図面の簡単な説明】
【図１】  発振回路の回路図である。
【図２】  水晶振動子の等価回路図である。
【図３】  発振回路の負荷容量ＣＬ毎のジッターを示す図である。
【図４】  他の発振回路の負荷容量ＣＬ毎のジッターを示す図である。
【図５】  発振回路の周波数−負性抵抗の特性曲線図である。
【図６】  前記発振回路の周波数−負性抵抗の特性曲線の移動の説明に供する図である。
【図７】  他の発振回路の回路図である。
【図８】  図８（ａ）は、発振回路の周波数−負性抵抗の特性曲線における負性抵抗位置毎のジッターを示す図であり、図８（ｂ）は、図８（ａ）の負性抵抗位置を示す図である。
【図９】  従来のRAMBUS用クロックジェネレータを周辺構成と共に示す図である。
【図１０】  本発明の発振回路をRAMBUS用クロックジェネレータに流用した場合の構成を周辺構成と共に示す図である。
【符号の説明】
Ｘ……水晶振動子、
ＩＮＶ１、ＩＮＶ２……インバータ、
Ｒｆ……帰還抵抗、
Ｒｄ……ドライブ調整抵抗、
Ｃｇ、Ｃｄ……発振回路の負荷容量、
Ｒ１……水晶振動子の抵抗、
Ｃ０……水晶振動子の並列容量、
Ｃ１……水晶振動子の直列容量、
Ｌ１……水晶振動子のインダクタンス
Ｒａ、Ｒｂ、Ｒｃ……発振回路のバイアス抵抗。
【図１】
0003948206.tif 000002
【図２】
0003948206.tif 000003
【図３】
0003948206.tif 000004
【図４】
0003948206.tif 000005
【図５】
0003948206.tif 000006
【図６】
0003948206.tif 000007
【図７】
0003948206.tif 000008
【図８】
0003948206.tif 000009
【図９】
0003948206.tif 000010
【図１０】
0003948206.tif 000011