(57)【特許請求の範囲】
【請求項１】
垂直型トランジスタの製造方法において、
半導体基板の上面に窒化膜及び酸化膜を順に形成する工程、
前記半導体基板上の後にソース領域を形成する領域上の前記酸化膜を除去して、開口を有する酸化膜パターンを形成する工程、
該酸化膜パターンをマスクに用いて前記半導体基板にイオン注入処理を施して、前記開口下の前記半導体基板表層部にソース領域を形成する工程、
前記酸化膜パターンの側面に酸化膜スペーサを形成し、該酸化膜スペーサの形成時に前記酸化膜スペーサの間で露出された窒化膜をエッチングし、前記半導体基板を露出させる工程、
露出領域内の半導体基板上面に不純物を含むシリコンを成長させて、前記酸化膜パターンの高さを越えて突出した、垂直型トランジスタにおけるチャンネル領域となる第１シリコン層を形成する工程、
該第１シリコン層の上方に茸状の第２シリコン層を形成する工程、
該第２シリコン層にイオン注入処理を施してドレイン領域を形成する工程、
該ドレイン領域の側面に窒化膜スペーサを形成する工程、
前記酸化膜パターン及び前記酸化膜スペーサを除去する工程、
前記第１シリコン層の露出した側面、及び前記ドレイン領域下方の露出した領域を覆うゲート絶縁膜を形成する工程、
前記ドレイン領域、前記窒化膜スペーサ、及び前記ゲート絶縁膜の露出した表面と、前記窒化膜パターン上面とにポリシリコン層を形成する工程、
及び該ポリシリコン層に平坦化処理を施して、前記ドレイン領域を露出させるゲート電極を形成する工程を含むことを特徴とする垂直型トランジスタの製造方法。
【請求項２】
前記ソース領域を形成する工程が、イオン注入工程後に熱処理工程をさらに行うことを特徴とする請求項１記載の垂直型トランジスタの製造方法。
【請求項３】
前記第１シリコン層を形成する工程が、ＳＥＧ法により行われることを特徴とする請求項１記載の垂直型トランジスタの製造方法。
【請求項４】
前記第２シリコン層を形成する工程が、ＳＥＧ法により行われることを特徴とする請求項１記載の垂直型トランジスタの製造方法。
【請求項５】
前記窒化膜スペーサを形成する工程が、
前記ドレイン領域の露出面、及び前記酸化膜パターンの上面にスペーサ用窒化膜を形成する工程と、
前記スペーサ用窒化膜をエッチングして窒化膜スペーサを形成する工程とを含むことを特徴とする請求項１記載の垂直型トランジスタの製造方法。
【請求項６】
前記スペーサ用窒化膜をエッチングして窒化膜スペーサを形成する工程には、ドライエッチング法が用いられることを特徴とする請求項５記載の垂直型トランジスタの製造方法。
【請求項７】
前記酸化膜パターン及び前記酸化膜スペーサを除去する工程には、ＨＦ及びＢＯＥを用いたウェットエッチング法が用いられることを特徴とする請求項１記載の垂直型トランジスタの製造方法。
【請求項８】
前記ゲート絶縁膜を形成する工程が、シリコン酸化処理により行われることを特徴とする請求項１記載の垂直型トランジスタの製造方法。
【請求項９】
前記ポリシリコン層を形成する工程が、インサイチュードーピング法により行われることを特徴とする請求項１記載の垂直型トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、垂直型トランジスタ及びその製造方法に関し、より詳細にはセルフアラインメント技術を利用してソース／ドレイン領域を形成した垂直型トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
垂直型素子は、水平型半導体素子が基板上の大きな面積を占有するため素子の集積度が制限されていたことに鑑み、これを克服するため提案されたものである。
【０００３】
しかしながら、垂直型素子の製造方法の多くは非常に複雑な処理を伴うため量産への移行には問題があった。例えば、極めて微細な線幅を形成するために、最先端の高精度なリソグラフィ技術、及びそれを実現する装置を必要とし、コスト面で問題があった。
【０００４】
さらに、垂直型素子では、半導体基板をエッチングして形成したトレンチの側面にゲート酸化膜を形成する方法を利用するが、この場合、エッチング時にシリコン基板内に発生した欠陥により不良率が高くなるという問題もあった。また、ソース領域及びドレイン領域をゲート酸化膜の上側及び下側に配置する場合、イオン注入工程の実施が困難であるという問題点があった。
【０００５】
【発明が解決しようとする課題】
本発明は、上記のような問題を解決するためになされたものであり、最先端の高精度なリソグラフィ技術を用いることなく製造可能であり、欠陥が少なく高集積化が可能な垂直型トランジスタ及びその製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本発明に係る垂直型トランジスタの製造方法は、垂直型トランジスタの製造方法において、半導体基板の上面に窒化膜及び酸化膜を順に形成する工程、前記半導体基板上の後にソース領域を形成する領域上の前記酸化膜を除去して、開口を有する酸化膜パターンを形成する工程、該酸化膜パターンをマスクに用いて前記半導体基板にイオン注入処理を施して、前記開口下の前記半導体基板表層部にソース領域を形成する工程、前記酸化膜パターンの側面に酸化膜スペーサを形成し、該酸化膜スペーサの形成時に前記酸化膜スペーサの間で露出された窒化膜をエッチングし、前記半導体基板を露出させる工程、露出領域内の半導体基板上面に不純物を含むシリコンを成長させて、前記酸化膜パターンの高さを越えて突出した、垂直型トランジスタにおけるチャンネル領域となる第１シリコン層を形成する工程、該第１シリコン層の上方に茸状の第２シリコン層を形成する工程、該第２シリコン層にイオン注入処理を施してドレイン領域を形成する工程、該ドレイン領域の側面に窒化膜スペーサを形成する工程、前記酸化膜パターン及び前記酸化膜スペーサを除去する工程、前記第１シリコン層の露出した側面、及び前記ドレイン領域下方の露出した領域を覆うゲート絶縁膜を形成する工程、前記ドレイン領域、前記窒化膜スペーサ、及び前記ゲート絶縁膜の露出した表面と、前記窒化膜パターン上面とにポリシリコン層を形成する工程、及び該ポリシリコン層に平坦化処理を施して、前記ドレイン領域を露出させるゲート電極を形成する工程を含むことを特徴としている。
【０００７】
ここで、前記ソース領域を形成する工程が、イオン注入工程後に熱処理工程をさらに行うことが望ましい。
【０００８】
また、前記第１シリコン層を形成する工程が、ＳＥＧ法により行われることが望ましい。
【０００９】
また、前記第２シリコン層を形成する工程が、ＳＥＧ法により行われることが望ましい。
【００１０】
また、前記窒化膜スペーサを形成する工程が、前記ドレイン領域の露出面、及び前記酸化膜パターンの上面にスペーサ用窒化膜を形成する工程と、前記スペーサ用窒化膜をエッチングして窒化膜スペーサを形成する工程とを含むことが望ましい。
【００１１】
また、前記スペーサ用窒化膜をエッチングして窒化膜スペーサを形成する工程には、ドライエッチング法が用いられることが望ましい。
【００１２】
また、前記酸化膜パターン及び前記酸化膜スペーサを除去する工程には、ＨＦ及びＢＯＥを用いたウェットエッチング法が用いられることが望ましい。
【００１３】
また、前記ゲート絶縁膜を形成する工程が、シリコン酸化処理により行われることが望ましい。
【００１４】
また、前記ポリシリコン層を形成する工程が、インサイチュードーピング法により行われることが望ましい。
【００１６】
【発明の実施の形態】
以下、本発明に係る実施の形態について、図面を参照しつつ詳細に説明する。
【００１７】
図１は、本発明の実施の形態に係る垂直型トランジスタを示す断面図である。図１に示されているように、半導体基板１００表層部の所定領域にはイオン注入工程によりソース領域１５０が形成されており、半導体基板１００の上面にはソース領域１５０の一部を露出させる開口部を備えた窒化膜パターン１１５が形成されている。前記開口部により露出されたソース領域１５０の上方にはＳＥＧ法により形成され、前記開口から下方に突出した第１シリコン層２００が設けられており、第１シリコン層２００の上方には茸状のドレイン領域３１０が設けられている。
【００１８】
ドレイン領域３１０の側面には窒化膜スペーサ３２０が形成されており、さらにゲート酸化膜４００が第１シリコン層２００の側面、及びドレイン領域３１０下方の露出した領域を覆うように形成されている。そして、ゲート電極４５０が、ゲート酸化膜４００、窒化膜パターン１１５、及び窒化膜スペーサ３２０に接するように形成されている。
【００１９】
すなわち、本発明の実施の形態に係る垂直型トランジスタは、半導体基板１００表層部に形成されたソース領域１５０、ソース領域１５０の上方に形成されたドレイン領域３１０、一端が前記ソース領域に接し、他端が前記ドレイン領域に接する第１シリコン層２００からなる垂直型チャンネル、及び該垂直型チャンネル及びドレイン領域３１０の側面を取り囲むように形成され、ソース領域１５０とは半導体基板１００上面に形成された窒化膜パターン１１５により、ドレイン領域３１０とはドレイン領域３１０側面に形成された窒化膜スペーサ３２０により、前記垂直型チャンネルとは該垂直型チャネルの側面及びドレイン領域３１０下方の露出した領域を覆うように形成されたゲート酸化膜４００により電気的に絶縁されたゲート電極４５０を含んで構成されている。
【００２０】
図２Ａ〜図２Ｋは、本発明の実施の形態に係る垂直型トランジスタの製造過程における断面構造を工程順に示した図である。
【００２１】
まず図２Ａに示されているように、半導体基板１００の上面に窒化膜１１０及び酸化膜１２０を順に形成し、次いで図２Ｂに示されているように、半導体基板１００上の後にソース領域１５０を形成する領域上の酸化膜１２０を除去して、開口を有する酸化膜パターン１２５を形成する。ここで、酸化膜１２０の厚さは垂直型トランジスタのチャンネル長さを決めるものとなるので、数ｎｍ〜数百ｎｍであることが好ましい。
【００２２】
次に、酸化膜パターン１２５をマスクに用いて半導体基板１００にイオン注入処理を施して、前記開口下の半導体基板１００表層部にソース領域１５０を形成する。イオン注入に利用される不純物は、通常のｎチャネル型ＭＯＳトランジスタ、又はｐチャネル型ＭＯＳトランジスタを形成するためのイオン注入処理に用いられる不純物、例えばＡｓ、Ｂ、ＢＦ2、Ｉｎ又はＳｂ等を用いるのが好ましい。イオン注入処理の後には、追加的に熱処理を施すことが好ましい。
【００２３】
次いで、前記開口内の窒化膜１１０上面、酸化膜パターン１２５の上面及び側面に酸化膜（図示せず）を形成し、これをエッチングして、図２Ｃに示されているように酸化膜パターン１２５の側面に酸化膜スペーサ１３０を形成する。また、酸化膜スペーサ１３０の形成時には、酸化膜スペーサ１３０の間で露出された窒化膜１１０をエッチングし、半導体基板１００を露出させる開口を有する窒化膜パターン１１５を形成する。酸化膜スペーサ１３０の幅は半導体基板１００の露出領域の大きさを決めるものとなるので、窒化膜１１０の露出領域を決定する酸化膜パターン１２５の開口面積の設定に留意する。
【００２４】
次に、図２Ｄに示されているように、ＳＥＧ（Silicon Epitaxial Growth）法により、露出領域内の半導体基板１００上面に不純物を含むシリコンを成長させて第１シリコン層２００を形成する。第１シリコン層２００は酸化膜パターン１２５の高さを越えて突出するように成長させる。この第１シリコン層２００は、本発明の実施の形態に係る垂直型トランジスタにおけるチャンネル領域となる。
【００２５】
次いで、図２Ｅに示されているように、第１シリコン層２００の上方にシリコン単結晶からなる第２シリコン層３００を形成する。この場合もＳＥＧ法により行われることが望ましく、この場合、第２シリコン層３００は、はっきりとした側面のない茸状に形成される。その後、図２Ｆに示されているように、第２シリコン層３００にイオン注入処理を施してドレイン領域３１０を形成する。ここで、イオン注入処理に利用されるイオンは、ソース領域１５０を形成するとき用いられたイオンと同じ種類のイオンであり、イオン注入処理の後には熱処理を施すことが好ましい。
【００２６】
次に、図２Ｇに示されているように、ドレイン領域３１０の側面に窒化膜スペーサ３２０を形成する。窒化膜スペーサ３２０は、ドレイン領域３１０の露出面、及び酸化膜パターン１２５の上面にスペーサ用窒化膜（図示せず）を形成し、これをエッチングして形成される。スペーサ用窒化膜の厚さは数ｎｍから数百ｎｍであるのが好ましく、この厚さは、垂直型トランジスタのゲート電極及びドレインに印加される電圧により異なる。窒化膜（図示せず）のエッチングには、ドライエッチング法を用いることが好ましい。
【００２７】
次いで、図２Ｈに示されているように、酸化膜パターン１２５及び酸化膜スペーサ１３０をエッチングにより除去する。酸化膜パターン１２５及び酸化膜スペーサ１３０のエッチングにはウェットエッチング法を用いることが望ましく、詳細には、ＨＦ及びＢＯＥ（Buffered Oxide Etchant）を用いることが好ましい。
【００２８】
次に、図２Ｉに示されているように、第１シリコン層２００の露出した側面、及びドレイン領域３１０下方の露出した領域を覆うゲート絶縁膜４００を形成する。ゲート絶縁膜４００の形成は、シリコン酸化処理により行われる。次いで、図２Ｊに示されているように、ドレイン領域３１０、窒化膜スペーサ３２０、及びゲート絶縁膜４００の露出した表面と、窒化膜パターン１１５上面とに所定の厚さのポリシリコン層４１０を形成し、その後、図２Ｋに示されているように、ポリシリコン層４１０に平坦化処理を施して、ドレイン領域３１０を露出させるゲート電極４５０を形成する。ポリシリコン層４１０の形成は、Ｐ、Ａｓ又はＢ等の不純物を一定量、同時に注入するインサイチュードーピング（in-Situ Doping）法により行われることが好ましい。また、平坦化処理には、通常のＣＭＰ処理を用いることが望ましい。
【００２９】
【発明の効果】
上述のように、本発明に係る垂直型トランジスタは、セルフアラインメント技術を用いて、そのソース／ドレイン領域が形成される。これにより最先端の高精度なリソグラフィ技術を用いることなく、製造可能となる。また、ＳＥＧ法を用いてチャンネルを形成し、該チャンネルの両端にゲート酸化膜を設けることにより、同じチャンネル長さの素子に比べ２倍の性能を有することができ、欠陥の少ない高集積化が可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る垂直型トランジスタの構成を概略的に示した断面図である。
【図２Ａ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、半導体基板の上面に窒化膜及び酸化膜を順に形成した状態を示す断面図である。
【図２Ｂ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、酸化膜の一部を除去して開口を有する酸化膜パターンを形成した状態を示す断面図である。
【図２Ｃ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、酸化膜パターンの側面に酸化膜スペーサを形成した状態を示す断面図である。
【図２Ｄ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、露出領域内の半導体基板上面に第１シリコン層を形成した状態を示す断面図である。
【図２Ｅ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、第１シリコン層の上方にシリコン単結晶からなる第２シリコン層を形成した状態を示す断面図である。
【図２Ｆ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、第２シリコン層にイオン注入処理を施してドレイン領域を形成した状態を示す断面図である。
【図２Ｇ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、ドレイン領域の側面に窒化膜スペーサを形成した状態を示す断面図である。
【図２Ｈ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、酸化膜パターン及び酸化膜スペーサをエッチングにより除去した状態を示す断面図である。
【図２Ｉ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、第１シリコン層の露出した側面及びドレイン領域下方の露出した領域を覆うゲート絶縁膜を形成した状態を示す断面図である。
【図２Ｊ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、ドレイン領域、窒化膜スペーサ、及びゲート絶縁膜の露出した表面と、窒化膜パターン上面とに所定の厚さのポリシリコン層を形成した状態を示す断面図である。
【図２Ｋ】  本発明の実施の形態に係る垂直型トランジスタの製造過程において、ポリシリコン層に平坦化処理を施して、ドレイン領域を露出させるゲート電極を形成した状態を示す断面図である。
【符号の説明】
１００  半導体基板
１１０  窒化膜
１１５  窒化膜パターン
１２０  酸化膜
１２５  酸化膜パターン
１３０  酸化膜スペーサ
１５０  ソース領域
２００  第１シリコン層
３００  第２シリコン層
３１０  ドレイン領域
３２０  窒化膜スペーサ
４００  ゲート絶縁膜
４１０  ポリシリコン層
４５０  ゲート電極
【図１】
0003870323.tif 000002
【図２Ａ】
0003870323.tif 000003
【図２Ｂ】
0003870323.tif 000004
【図２Ｃ】
0003870323.tif 000005
【図２Ｄ】
0003870323.tif 000006
【図２Ｅ】
0003870323.tif 000007
【図２Ｆ】
0003870323.tif 000008
【図２Ｇ】
0003870323.tif 000009
【図２Ｈ】
0003870323.tif 000010
【図２Ｉ】
0003870323.tif 000011
【図２Ｊ】
0003870323.tif 000012
【図２Ｋ】
0003870323.tif 000013