(57)【特許請求の範囲】
【請求項１】
半導体基板の上に絶縁膜を配置するとともに、当該絶縁膜の上にレーザトリミング用薄膜抵抗を配置する工程と、
前記絶縁膜の上に、前記半導体基板を用いて形成された半導体素子と前記レーザトリミング用薄膜抵抗とを接続するための配線を配置する工程と、
前記配線の配置された前記絶縁膜の上にシリコン窒化膜を堆積するとともに、このシリコン窒化膜に対し前記レーザトリミング用薄膜抵抗における少なくともトリミング箇所を開口する工程と、
前記シリコン窒化膜の上にシリコン酸化膜を堆積して前記レーザトリミング用薄膜抵抗におけるトリミング箇所をシリコン酸化膜で覆う工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記レーザトリミング用薄膜抵抗の上に配線を残した状態から、絶縁膜の上にシリコン窒化膜を堆積するとともに、このシリコン窒化膜に対し前記レーザトリミング用薄膜抵抗における少なくともトリミング箇所を開口し、さらに、シリコン窒化膜の開口部に露出した前記配線における少なくとも前記薄膜抵抗のトリミング箇所を除去し、その後に、前記シリコン窒化膜の上にシリコン酸化膜を堆積するようにした請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体基板上にレーザトリミング用薄膜抵抗を有する半導体装置に係り、詳しくは保護膜構造に係る製造方法の改良に関するものである。
【０００２】
【従来の技術】
図２６，２７には、レーザトリミング用薄膜抵抗７２を有する半導体装置の一例を示す。シリコン基板７０を用いてｎｐｎトランジスタＱ２が形成されている。また、シリコン基板７０の上にはシリコン酸化膜７１が形成され、その上に薄膜抵抗７２が配置されている。この薄膜抵抗７２は配線（電極）７３にてｎｐｎトランジスタＱ２と電気的に接続されている。さらに、薄膜抵抗７２および配線７３は保護膜（パッシベーション膜）７４にて覆われている。
【０００３】
そして、ウエハ工程内での熱処理（アルミシンタリング、プラズマダメージ回復アニール）時には、シリコン基板７０と酸化膜７１の間の界面準位の増加を抑制するために、還元雰囲気（例えば１０％Ｈ2 ／Ｎ2 ）で熱処理が行われるのが通常である。しかしながら、ウエハ工程完了後の組み付け工程での熱処理においては、水素雰囲気で行うことができないものもある。例えばセラミックパッケージのガラス封止等においては、ガラス／セラミック間の漏れ性を確保する目的から、酸化雰囲気での封止、もしくは酸化雰囲気での表面酸化及び不活性雰囲気での封止が要求される。また、真空封止等においても、キャンパッケージやチップ接着剤からのガス出しを目的として、真空中での空焼きが行われる。これら還元雰囲気以外の熱処理においては、Ｓｉ／ＳｉＯ2 の界面準位が増加し、回路のバランスや定数が調整時と異なってしまうため、回路（トランジスタＱ２）の特性変動が生じる。
【０００４】
【発明が解決しようとする課題】
そこで、この発明の目的は、熱処理を行っても特性変動しない保護膜構造を有する半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
発明者らは、様々な保護膜構造を試験し、シリコン窒化膜（ＳｉＮ膜）が熱処理後の特性変動に対して強いことを見出した。これは、熱処理時にシリコン窒化膜の内部に包有されるＨ（水素）が拡散して、還元雰囲気で熱処理を行うのと同等の効果を生み出しているものと考えられる。しかしながら、レーザトリミングを行う素子においては、シリコン窒化膜が一層の保護膜では具合が悪く、レーザによる抵抗溶融時にシリコン窒化膜が昇華性であるために、内圧が高まり膜割れが生じる。これを解決するために、図２６，２７に示す保護膜７４として、下層シリコン酸化膜７５ａおよび上層シリコン窒化膜７５ｂを用いた上層ＳｉＮ／下層ＳｉＯ2 とする構造が有効である。しかしながら、発明者らの試験においては、この上層ＳｉＮ／下層ＳｉＯ2 の二層保護膜構造は、熱処理による特性変動を生じる。これは、水素の供給源であるＳｉＮ膜７５ｂからシリコン基板７０に至る間にＳｉＯ2 膜７５ａが存在することにより、ＳｉＯ2 で水素が消費されてしまうことに起因すると考えられる。
【０００６】
つまり、保護膜７４を上層ＳｉＮ／下層ＳｉＯ2 の二層構造とすることにより、レーザトリミングを良好に行うことができるが、ウエハ作製工程完了後の組み付け工程において、３００℃以上５５０℃以下の熱処理を加えると、トランジスタＱ２の特性変動が生じてしまう。なお、５５０℃以上の熱処理はアルミで形成されている配線（電極）の溶融が発生するので通常は行われない。
【０００９】
また、半導体装置の製造方法として、請求項２に記載のように、半導体基板の上に絶縁膜を配置するとともに、当該絶縁膜の上に所定形状のレーザトリミング用薄膜抵抗を配置する。そして、前記絶縁膜の上に、前記半導体基板を用いて形成された半導体素子と前記レーザトリミング用薄膜抵抗とを接続するための配線を配置する。さらに、前記配線の上にシリコン窒化膜を堆積するとともに、このシリコン窒化膜に対し前記レーザトリミング用薄膜抵抗におけるトリミング箇所を開口する。引き続き、シリコン窒化膜の上にシリコン酸化膜を堆積してレーザトリミング用薄膜抵抗におけるトリミング箇所をシリコン酸化膜で覆う。
【００１０】
このようにして製造された半導体装置は、そのトリミング箇所はシリコン酸化膜にて接する状態で覆われるため、レーザによる薄膜抵抗の溶融時にシリコン酸化膜が溶融し再固化され、膜割れが生じないようになる。また特性変動が懸念される半導体素子がシリコン窒化膜にて接する状態で覆われるため、３００℃以上の熱処理を行っても特性は変動しないようにもなる。
ここで、請求項２に記載のように、前記レーザトリミング用薄膜抵抗の上に配線を残した状態から、絶縁膜の上にシリコン窒化膜を堆積するとともに、このシリコン窒化膜に対し前記レーザトリミング用薄膜抵抗における少なくともトリミング箇所を開口し、さらに、シリコン窒化膜の開口部に露出した前記配線における少なくとも前記薄膜抵抗のトリミング箇所を除去し、その後に、前記シリコン窒化膜の上にシリコン酸化膜を堆積するようにすると、実用上好ましいものとなる。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した実施の形態を図面に従って説明する。
【００１２】
図１には本実施形態における半導体装置の平面図を示す。また、図２には図１のＡ−Ａ断面図を示す。なお、図１では、図を見やすくするために図２のシリコン酸化膜２３を省略している。
【００１３】
図２に示すように、半導体基板１において、ｐ型シリコン基板２の上にはｎ型エピタキシャル層３が形成されている。ｎ型エピタキシャル層３には素子分離用ｐ型領域５が形成され、このｐ型領域５により隣接する素子が絶縁分離される。素子分離されたエピタキシャル層３においてシリコン基板２とエピタキシャル層３の間にはｎ型埋め込み層４が形成されている。また、このｎ型エピタキシャル層３の表層部にｐ型のベース領域６が形成されるとともに、このｐ型領域６の内部にはｎ型のエミッタ領域７が形成され、さらに、ｎ型エピタキシャル層３の表層部にはｎ型のコレクタ領域８が形成されている。
【００１４】
半導体基板１の上面には絶縁膜としてのシリコン酸化膜９が形成されている。シリコン酸化膜９における所定領域にはコンタクトホール１０，１１，１２が形成されている。
【００１５】
このシリコン酸化膜９の上面における所定領域には、ＣｒＳｉ膜よりなるレーザトリミング用薄膜抵抗１３が形成されている。このレーザトリミング用薄膜抵抗１３は、図１に示すように長方形をなしている。このレーザトリミング用薄膜抵抗（ＣｒＳｉ膜）１３の上面における両端部には、バリアとしてのＴｉＷ膜１４ａ，１４ｂが形成されている。つまり、ＴｉＷ膜１４ａ，１４ｂは後記するアルミ配線（電極）１９，２０とＣｒＳｉ膜１３の合金化を防止するバリヤメタルとして機能する。
【００１６】
さらに、シリコン酸化膜９の上には、アルミ薄膜よりなるアルミ配線（電極）１６が配置されている。詳しくは、図２においてコンタクトホール１０を通してｎ型エミッタ領域７と電気的に接続するアルミ配線（電極）１７、コンタクトホール１１を通してｐ型ベース領域６と電気的に接続するアルミ配線（電極）１８、コンタクトホール１２を通してｎ型コレクタ領域８とレーザトリミング用薄膜抵抗１３の一端部とを電気的に接続するアルミ配線（電極）１９、レーザトリミング用薄膜抵抗１３の他端部と電気的に接続するアルミ配線（電極）２０を有する。
【００１７】
このようにして半導体基板１を用いてｎｐｎトランジスタＱ１が形成されている。そして、このｎｐｎトランジスタＱ１および薄膜抵抗１３が、以下の保護膜にて覆われている。
【００１８】
アルミ配線１６の上にはプラズマＣＶＤによるシリコン窒化膜（Ｐ−ＳｉＮ膜）２１が形成されている。つまり、シリコン窒化膜（ＳｉＮ膜）２１は、ＳｉＨ4 （シラン）とＮＨ3 （アンモニア）とをプラズマＣＶＤ装置によって分解・反応させて堆積したものである。また、シリコン窒化膜２１における所定領域２２は開口している。この開口部２２はレーザトリミング用薄膜抵抗１３のトリミング箇所Ｚ１を含むものであり、本例ではトリミング箇所Ｚ１よりやや広くなっている。さらに、開口部２２を含むシリコン窒化膜２１の上にはスパッタリングによるシリコン酸化膜（ＳｉＯ2 膜）２３が形成されている。ここで、本例では、シリコン窒化膜２１の膜厚を１μｍとするとともに、シリコン酸化膜２３の膜厚を０．２μｍとしている。
【００１９】
このように、レーザトリミング用薄膜抵抗１３における少なくともトリミング箇所Ｚ１がシリコン酸化膜２３にて接する状態で覆われるともに、少なくともｎｐｎトランジスタＱ１（領域Ｚ２）がシリコン窒化膜２１にて接する状態で覆われている。ここで、シリコン窒化膜２１はシリコンに対する密着力が弱いが、シリコン窒化膜２１が、高い密着力をもつシリコン酸化膜（ＳｉＯ2 ）２３を介してシリコン基板（１）に接触しており高い接着力を確保することができる。
【００２０】
なお、シリコン酸化膜２３としてスパッタＳｉＯ2 としたが、他の酸化膜（例えばＣＶＤ−ＳｉＯ2 ）でもよい。
そして、この状態から、レーザトリミング用薄膜抵抗（ＣｒＳｉ膜）１３がレーザトリミングされる。この際、保護膜の膜割れは生じない。つまり、ＣｒＳｉ膜１３にＳｉＮ膜が接触している状態でＣｒＳｉ膜１３のレーザトリミングを行うと、ＣｒＳｉ膜１３は溶融されるが、この時、昇華性物質であるＳｉＮがＣｒＳｉとの接触部分で蒸発し、応力の行き場がなくなり、膜割れを生じる。これに対し、本例では、ＣｒＳｉ膜１３上にはシリコン酸化膜（ＳｉＯ2 ）２３が配置されており、ＳｉＯ2 は昇華せずに溶融し、再固化するため、膜割れは生じない。
【００２１】
また、このようなレーザトリミングを含むウエハ工程完了後に、組み付け工程に移行される。この工程においては熱処理を含む。つまり、例えばセラミックパッケージのガラス封止等においては、酸化雰囲気での封止、もしくは酸化雰囲気での表面酸化及び不活性雰囲気で封止される。また、真空封止等においては真空中での空焼きが行われる。本例では、このような還元雰囲気以外の熱処理においてｎｐｎトランジスタＱ１の特性変動が生じることはない。なぜなら、熱処理時にシリコン窒化膜（ＳｉＮ）２１の内部に包有されるＨ（水素）が拡散して、還元雰囲気で熱処理を行うのと同等の効果を生み出しているものと考えられる。つまり、ＳｉＮ膜２１は、ＳｉＨ4 （シラン）とＮＨ3 （アンモニア）とをプラズマＣＶＤ装置によって分解・反応させて堆積されるが、この時、ＳｉＨ4 から分解されたＨが膜中に存在すると考えられる。
【００２２】
次に、この半導体装置の製造方法を、図１〜図１０を用いて説明する。図３，５，７，９は図１に対応する平面図であり、図４，６，８，１０は図２に対応する断面図である。
【００２３】
まず、図３，４に示すように、ｐ型シリコン基板２、ｎ型エピタキシャル層３、ｎ型埋め込み層４、素子分離用ｐ型領域５が形成された半導体基板１を用意する。そして、ｎ型エピタキシャル層３にｐ型ベース領域６、ｎ型エミッタ領域７、ｎ型コレクタ領域８を形成する。さらに、基板１の上面にシリコン酸化膜９を堆積する。
【００２４】
そして、シリコン酸化膜９の上に、レーザトリミング用薄膜抵抗（ＣｒＳｉ膜）１３およびＴｉＷ膜１４をデポするとともに、この膜１３，１４に対し薄膜ホトエッチングにより所望の形状に形成する。これにより、長方形のＴｉＷ／ＣｒＳｉの２層構造体が形成される。さらに、コンタクトホトエッチングにより、所望の位置のシリコン酸化膜９を除去してコンタクトホール１０，１１，１２を形成してアルミ配線（電極）との接触の準備を行う。
【００２５】
引き続き、図５，６に示すように、全面にアルミ薄膜１６をスパッタで形成し、アルミ薄膜１６のホトエッチングを行い、所望の形状のアルミ配線（電極）１７〜２０を形成する。このとき、レーザトリミング用薄膜抵抗１３およびＴｉＷ膜１４の上のアルミ薄膜１６は残される。その後、アルミ除去の際のレジストを除去する。
【００２６】
そして、図７，８に示すように、プラズマＣＶＤによりシリコン窒化膜（Ｐ−ＳｉＮ膜）２１を全面にデポし、ホトエッチングを行い、シリコン窒化膜２１に開口部２２を形成する（窓開けを行う）。このエッチング時にレーザトリミング用薄膜抵抗１３では、アルミ薄膜１６がエッチングストッパとなり、ＴｉＷ膜１４や薄膜抵抗（ＣｒＳｉ膜）１３を痛めることなく、シリコン窒化膜（Ｐ−ＳｉＮ膜）２１のエッチングを行うことができる。なお、この工程において組み付け時にワイヤボンディングを行うパッド部にも開口部を形成する。
【００２７】
さらに、図９，１０に示すように、パターニングしたレジスト２４を配置する。この状態から、このレジスト２４をマスクにしてアルミ薄膜１６のエッチングを行い、図１，２に示すように、エッチングストッパとして機能したアルミ薄膜１６を除去する。この時、除去されるアルミ薄膜１６の長さＬ１によってレーザトリミング用薄膜抵抗１３の抵抗値は決定される。また、同エッチング時にはレーザトリミング用薄膜抵抗１３以外は図９，１０のレジスト２４で保護されている。このアルミ薄膜１６の除去に連続してレジスト２４をマスクにしてＴｉＷ膜１４を除去する。その後、レジスト２４の除去を行う。そして、図１，２のように、レーザトリミング用薄膜抵抗１３の保護膜となるスパッタもしくはＣＶＤによるシリコン酸化膜（ＳｉＯ2 ）２３を堆積する。これによりレーザトリミング用薄膜抵抗１３におけるトリミング箇所Ｚ１がシリコン酸化膜２３で覆われる。
【００２８】
さらに、シリコン酸化膜２３の不要な領域、即ち、後の組み付け工程においてワイヤボンディングを行うパッド部の窓開けを行う。なお、開口部２２以外のシリコン酸化膜２３を除去してもよい。そして、パッシベーションアニールを行う。
【００２９】
その後において、レーザトリミング用薄膜抵抗１３のレーザトリミングおよびこのようなウエハ工程完了後の組み付けが行われる。
なお、図１，２においては半導体素子としてｎｐｎトランジスタＱ１のみを示したが、基板１には他にも多数の素子が形成されており、その素子の中にはレーザトリミングを行わない薄膜抵抗と接続されている。このレーザトリミングを行わない薄膜抵抗の保護膜構造としては、上層シリコン酸化膜２３／下層シリコン窒化膜２１の二層構造となっている。
【００３０】
以下に、シリコン窒化膜（ＳｉＮ膜）２１による特性変動の抑制効果に関する実験を行ったので説明する。
図２６，２７に示す構造を採用した半導体装置に対し、熱処理（３８０℃，３０分，Ｎ2 ）を行った。つまり、ＳｉＮ／ＣＶＤ−ＳｉＯ2 保護膜構造のｎｐｎトランジスタを組み込んだ半導体装置に熱処理（３８０℃，３０分，Ｎ2 ）を行った。
【００３１】
そして、この場合の熱処理前後でのｎｐｎトランジスタのベース電圧に対するベース電流およびコレクタ電流を測定した。その結果を図１１に示す。図１１の横軸にベース電圧をとり、縦軸にベース電流およびコレクタ電流をとっている。
【００３２】
この結果から求めたｎｐｎトランジスタの電流増幅率ｈFE（＝ＩC ／ＩB ）を、図１２に示す。図１２の横軸にはコレクタ電流をとり、縦軸には電流増幅率ｈFEをとっている。
【００３３】
この図１１，１２から、熱処理（３８０℃，３０分，Ｎ2 ）を行うことにより、低電流領域のベース電流ＩB が増加し、電流増幅率ｈFEが低下していることが分かる。これは、再結合電流が増加していることを示すものであり、エミッタからベースに注入された電子が、ベース表面の界面準位によってトラップされることによって発生すると考えられる。
【００３４】
一方、図１，２に示す構造を採用した半導体装置に対し、同様の熱処理（３８０℃，３０分，Ｎ2 ）を行った。つまり、スパッタＳｉＯ2 ／ＳｉＮ保護膜構造のｎｐｎトランジスタを組み込んだ半導体装置に熱処理（３８０℃，３０分，Ｎ2 ）を行った。
【００３５】
図１３には、この場合の熱処理前後でのｎｐｎトランジスタのベース電圧に対するベース電流およびコレクタ電流を測定結果を示す。この結果から求めたｎｐｎトランジスタの電流増幅率ｈFE（＝ＩC ／ＩB ）を、図１４に示す。この図１３，１４から、熱処理（３８０℃，３０分，Ｎ2 ）を行っても、低電流領域のベース電流ＩB が多くならず、電流増幅率ｈFEが低下しないことが分かる。
【００３６】
一般に界面準位は、Ｓｉ／ＳｉＯ2 界面のダングリングボンドと考えられており、そのターミネートには、水素が有効であるとされている。図１２〜図１４から、熱処理時にＳｉＮ膜が水素の供給源として機能したと考えられる。
【００３７】
このように本実施形態は、下記の特徴を有する。
（イ）図１，２に示すように、レーザトリミング用薄膜抵抗１３およびｎｐｎトランジスタＱ１の保護膜構造として、レーザトリミング用薄膜抵抗１３における少なくともトリミング箇所Ｚ１をシリコン酸化膜２３にて接する状態で覆うとともに、少なくともｎｐｎトランジスタＱ１（領域Ｚ２）をシリコン窒化膜２１にて接する状態で覆った。よって、トリミング箇所Ｚ１はシリコン酸化膜２３にて接する状態で覆われ、レーザによる薄膜抵抗１３の溶融時にシリコン酸化膜２３が溶融し再固化され、膜割れは生じない。また、特性変動が懸念されるｎｐｎトランジスタＱ１（領域Ｚ２）がシリコン窒化膜２１にて接する状態で覆われ、３００℃以上の熱処理を行っても特性は変動しない。
【００３８】
つまり、特性変動が懸念される領域Ｚ２への保護膜としてＳｉＮ膜２１を用い、レーザトリミング用薄膜抵抗１３には良好なレーザトリミングが行えるように保護膜をＳｉＯ2 一層なる構造とすることにより、ＳｉＯ2 膜はレーザによる抵抗溶融時に一緒に溶融・再固化するために具合が良い。このように３００℃以上の熱処理を加えても、特性変動しない保護膜構造とすることができる。
（ロ）製造方法として、図３，４のように、半導体基板１の上にシリコン酸化膜９を配置するとともに、当該シリコン酸化膜９の上に所定形状のレーザトリミング用薄膜抵抗１３を配置する。そして、図５，６のように、シリコン酸化膜９の上に、基板１を用いて形成されたｎｐｎトランジスタＱ１とレーザトリミング用薄膜抵抗１３とを接続するためのアルミ薄膜（配線）１６を配置する。さらに、図７，８のように、シリコン酸化膜９の上にシリコン窒化膜２１を堆積するとともに、このシリコン窒化膜２１に対しレーザトリミング用薄膜抵抗１３における少なくともトリミング箇所Ｚ１を開口する。引き続き、図１，２のように、シリコン窒化膜２１の上にシリコン酸化膜２３を堆積してレーザトリミング用薄膜抵抗１３におけるトリミング箇所Ｚ１をシリコン酸化膜２３で覆った。
【００３９】
このようにして、（イ）の半導体装置を製造することができる。
つまり、レーザトリミング用薄膜抵抗１３以外をＳｉＯ2 ／ＳｉＮの保護膜構造とし、レーザトリミング用薄膜抵抗１３のみＳｉＮ保護膜２１に窓開けを施すことによりＳｉＯ2 一層保護膜構造とすることができる。
（ハ）この製造方法において、図７，８のようにレーザトリミング用薄膜抵抗１３の上にアルミ薄膜（配線）１６を残した状態から、シリコン酸化膜９の上にシリコン窒化膜２１を堆積するとともに、このシリコン窒化膜２１に対しレーザトリミング用薄膜抵抗１３における少なくともトリミング箇所Ｚ１を開口し、さらに、図９，１０のレジスト２４を用いて図１，２のようにシリコン窒化膜２１の開口部２２に露出したアルミ薄膜（配線）１６における少なくとも薄膜抵抗のトリミング箇所Ｚ１を除去し、その後に、シリコン窒化膜２１の上にシリコン酸化膜２３を堆積したので、実用上好ましいものになる。つまり、シリコン窒化膜２１の窓開けの際に、アルミ薄膜１６がエッチングストッパとして機能し、ＴｉＷ膜１４やレーザトリミング用薄膜抵抗（ＣｒＳｉ膜）１３が保護される。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４０】
本例では、ＳＯＩ基板を用いている。
以下、製造方法を説明する。
まず、図１５に示すように、ＳＯＩ基板３０を用意する。このＳＯＩ基板３０は、単結晶シリコン基板３１の上にシリコン酸化膜３２を介してｎ型単結晶シリコン層３３を配置したものである。これは、例えば、ｐ型の単結晶シリコン基板３１にシリコン酸化膜３２を形成したものとｎ型の単結晶シリコン基板（３３）とを所定の処理を行った後、１１００℃程度の温度にて貼り合わせ、単結晶シリコン基板（３３）を研磨して必要な厚さとしたものである。そして、シリコン層３３における所定の領域にドライエッチング等を用いてトレンチ溝３４を形成するとともに、トレンチ溝３４の側面に酸化膜３５を形成し、さらに、トレンチ溝３４の内部をポリシリコン３６で埋め込む。これにより、隣接する素子が酸化膜３５、トレンチ溝３４により絶縁分離される。
【００４１】
そして、図１６に示すように、シリコン層３３の表面における所定の領域に耐酸化マスク３７を形成する。耐酸化マスク３７は、例えば、ＣＶＤ等の気相成長法を用いて窒化膜（ＳｉＮ）を堆積してホト工程によりパターニングしたものである。
【００４２】
さらに、図１７に示すように、ＬＯＣＯＳ酸化によりシリコン層３３の表面に選択酸化膜３８を形成する。この選択酸化膜３８は基板の表面にて隣接する素子あるいは半導体領域を分離するためのものである。さらに、基板（シリコン層３３）の素子形成領域に、ｎｐｎバイポーラトランジスタを構成するためのｐ型のベース領域３９、ｎ型のエミッタ領域４０、ｎ型のコレクタ領域４１を形成する。
【００４３】
引き続き、図１８に示すように、基板３０の上に絶縁膜４２を堆積する。絶縁膜４２はＢＰＳＧ膜やＳＯＧ膜等よりなる。さらに、図１９に示すように、絶縁膜４２の上にレーザトリミング用薄膜抵抗４３を形成する。この薄膜抵抗４３はスパッタ等によりＣｒＳｉ膜を堆積し、所望の形状にパターニングしたものである。
【００４４】
そして、図２０に示すように、絶縁膜４２にコンタクトホールを形成した後、アルミ等の電極配線材料を堆積してパターニングして所望の配線４４を形成する。図２０では薄膜抵抗４３をトランジスタのコレクタ領域４１と接続している。その後、基板１上に保護膜としてのシリコン窒化膜４５を堆積する。
【００４５】
引き続き、図２１に示すように、シリコン窒化膜４５におけるレーザトリミング領域に開口部４６を形成する。そして、図２２に示すように、その上にシリコン酸化膜４７を堆積する。
【００４６】
以上のように形成された半導体装置に対し、薄膜抵抗４３のレーザトリミングを行い抵抗値を調整する。このようなウエハ工程完了後に、熱処理を伴う組み付けが行われる。
【００４７】
これまで説明したものの他にも、下記のように実施してもよい。
図２に代わる図２３に示すように、シリコン酸化膜２３の上に更にシリコン窒化膜５０を堆積して薄膜抵抗１３のトリミング箇所の上をＳｉＮ／ＳｉＯ2 構造にしてもよい。このようにすると、シリコン窒化膜５０の存在により、例えばモールド状態での仕様においてトリミング箇所の耐湿性に優れたものになる。
【００４８】
また、図１，２に示す構造の他にも、図２４，２５に示すように、薄膜抵抗１３を直接、覆うシリコン酸化膜２３として、トリミング箇所Ｚ１のみとしてもよい。即ち、トリミング箇所Ｚ１のみをシリコン酸化膜２３にて接する状態で覆うようにしてもよい。
【００４９】
さらに、基板１を用いて形成される半導体素子としてｎｐｎトランジスタＱ１を想定したが、ｐｎｐトランジスタであったり、バイポーラトランジスタ以外にもＭＯＳトランジスタであったり、トランジスタ以外の素子であってもよい。
【図面の簡単な説明】
【図１】  第１の実施形態における半導体装置の平面図。
【図２】  図１のＡ−Ａ断面図。
【図３】  製造工程を説明するための半導体装置の平面図。
【図４】  製造工程を説明するための半導体装置の断面図。
【図５】  製造工程を説明するための半導体装置の平面図。
【図６】  製造工程を説明するための半導体装置の断面図。
【図７】  製造工程を説明するための半導体装置の平面図。
【図８】  製造工程を説明するための半導体装置の断面図。
【図９】  製造工程を説明するための半導体装置の平面図。
【図１０】  製造工程を説明するための半導体装置の断面図。
【図１１】  ｎｐｎトランジスタの特性を示す図。
【図１２】  ｎｐｎトランジスタの特性を示す図。
【図１３】  ｎｐｎトランジスタの特性を示す図。
【図１４】  ｎｐｎトランジスタの特性を示す図。
【図１５】  第２の実施形態における半導体装置の製造工程を説明するための半導体装置の断面図。
【図１６】  同じく半導体装置の製造工程を説明するための断面図。
【図１７】  同じく半導体装置の製造工程を説明するための断面図。
【図１８】  同じく半導体装置の製造工程を説明するための断面図。
【図１９】  同じく半導体装置の製造工程を説明するための断面図。
【図２０】  同じく半導体装置の製造工程を説明するための断面図。
【図２１】  同じく半導体装置の製造工程を説明するための断面図。
【図２２】  同じく半導体装置の製造工程を説明するための断面図。
【図２３】  別例の半導体装置の断面図。
【図２４】  別例の半導体装置の平面図。
【図２５】  図２４のＢ−Ｂ断面図。
【図２６】  半導体装置の平面図。
【図２７】  図２６のＸ−Ｘ断面図。
【符号の説明】
１…シリコン基板、９…シリコン酸化膜、１３…レーザトリミング用薄膜抵抗、１６…アルミ配線、２１…シリコン窒化膜、２３…シリコン酸化膜、Ｑ１…ｎｐｎトランジスタ
【図１】
0003948102.tif 000002
【図２】
0003948102.tif 000003
【図３】
0003948102.tif 000004
【図４】
0003948102.tif 000005
【図５】
0003948102.tif 000006
【図６】
0003948102.tif 000007
【図７】
0003948102.tif 000008
【図８】
0003948102.tif 000009
【図９】
0003948102.tif 000010
【図１０】
0003948102.tif 000011
【図１１】
0003948102.tif 000012
【図１２】
0003948102.tif 000013
【図１３】
0003948102.tif 000014
【図１４】
0003948102.tif 000015
【図１５】
0003948102.tif 000016
【図１６】
0003948102.tif 000017
【図１７】
0003948102.tif 000018
【図１８】
0003948102.tif 000019
【図１９】
0003948102.tif 000020
【図２０】
0003948102.tif 000021
【図２１】
0003948102.tif 000022
【図２２】
0003948102.tif 000023
【図２３】
0003948102.tif 000024
【図２４】
0003948102.tif 000025
【図２５】
0003948102.tif 000026
【図２６】
0003948102.tif 000027
【図２７】
0003948102.tif 000028