(57)【特許請求の範囲】
【請求項１】
半導体基板と、この半導体基板とは格子定数が異なり、エピタキシャル成長により形成される半導体層と、前記半導体基板と前記半導体層との間に介在する傾斜バッファ層とを有する半導体積層構造体において、
前記傾斜バッファ層は、前記半導体基板の格子定数と前記半導体層の格子定数との間で格子定数を自由に設定できる２層以上の半導体層を有し、
前記傾斜バッファ層を構成する半導体層のうちの１つの半導体層に、この半導体層の格子定数と異なる格子定数をもつ半導体材料からなる単一量子井戸層を挿入し、
前記単一量子井戸層が挿入されない残りの半導体層の膜厚、および前記単一量子井戸層によって分割された下側の半導体層の膜厚は、それぞれ、格子歪による応力を解放できる臨界膜厚以上であることを特徴とする半導体積層構造体。
【請求項２】
半導体基板と、この半導体基板とは格子定数が異なり、エピタキシャル成長により形成される半導体層と、前記半導体基板と前記半導体層との間に介在する傾斜バッファ層とを有する半導体積層構造体において、
前記傾斜バッファ層は、前記半導体基板の格子定数と前記半導体層の格子定数との間で格子定数を自由に設定できる２層以上の半導体層を有し、
前記傾斜バッファ層を構成する半導体層のうちの１つの半導体層に、この半導体層の格子定数より大なる格子定数をもつ半導体材料および小なる格子定数をもつ半導体材料を交互に堆積した多重量子井戸層を挿入し、
前記多重量子井戸層が挿入されない残りの半導体層の膜厚、および前記多重量子井戸層によって分割された下側の半導体層の膜厚は、それぞれ、格子歪による応力を解放できる臨界膜厚以上であることを特徴とする半導体積層構造体。
【請求項３】
半導体基板と、この半導体基板とは格子定数が異なり、エピタキシャル成長により形成される半導体層と、前記半導体基板と前記半導体層との間に介在する傾斜バッファ層とを有する半導体積層構造体において、
前記傾斜バッファ層は、前記半導体基板の格子定数と前記半導体層の格子定数との間で格子定数を自由に設定できる２層以上の半導体層を有し、
前記傾斜バッファ層を構成する半導体層のうちの１つの半導体層に、この半導体層の材料と、この半導体層の格子定数と異なる格子定数をもつ半導体材料とを交互に堆積した多重量子井戸層を挿入し、
前記多重量子井戸層が挿入されない残りの半導体層の膜厚、および前記多重量子井戸層によって分割された下側の半導体層の膜厚は、それぞれ、格子歪による応力を解放できる臨界膜厚以上であることを特徴とする半導体積層構造体。
【請求項４】
前記傾斜バッファ層と前記半導体基板との間に、前記半導体基板と同一材料で構成された半導体層が設けられている、請求項１〜３のいずれかに記載の半導体積層構造体。
【請求項５】
前記単一量子井戸層または多重量子井戸層が挿入されている半導体層は、最上層の半導体層である、請求項１〜４のいずれかに記載の半導体積層構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的には、半導体基板上に傾斜バッファ層を介在させて半導体基板とは格子定数が異なる半導体結晶をエピタキシャル成長した半導体積層構造体に関するものであり、特に、１層以上の半導体層から形成される傾斜バッファ層において、各半導体層間の格子不整合により発生するミスフィット転位の伝搬を低減させた半導体積層構造体に関するものである。本発明は、さらにはこのような半導体積層構造体を製造する場合の半導体結晶の成長方法に関するものである。
【０００２】
【従来の技術】
半導体基板上に半導体基板とは格子定数が異なる半導体材料をエピタキシャル成長する場合に、成長界面に生ずるミスフィット転位を成長層に伝搬させないために、半導体基板と成長層との間にバッファ層を介在させることがおこなわれている。
【０００３】
バッファ層の介在に関して、従来いくつかの方法がなされてきた。例えばＩｎＰ基板上に、この基板と数％の格子不整合率を有するＩｎy Ｇａ1-y Ａｓ（ｙ＞０．５３）層を結晶成長する場合、ＩｎＰ基板とＩｎy Ｇａ1-y Ａｓ層との間に、傾斜バッファ層として例えばＩｎＡｓx Ｐ1-x 層を複数層介在させ、そのＡｓ組成を連続的もしくは段階的に変化させることにより、格子定数を連続的もしくは段階的に変化させて、ＩｎＰ基板の格子定数と結晶成長層材料の格子定数との間を連続的もしくは段階的に変化させて、格子定数をＩｎy Ｇａ1-y Ａｓ層にあわせていく方法が用いられていた。
【０００４】
図１は、従来の方法で作製されたフォトダイオード用の半導体積層構造体の一例の断面図である。ＩｎＰ基板１上に、ＩｎＡｓx Ｐ1-x をＡｓ組成を連続的に変化させてエピタキシャル成長して、傾斜バッファ層２を形成し、続いて光吸収層４（Ｉｎ0.85Ｇａ0.15Ａｓ層）をエピタキシャル成長し、その上に窓層５を形成している。
【０００５】
図２は、従来の方法で作製されたフォトダイオード用の半導体積層構造体の他の例の断面図である。ＩｎＰ基板１上に、ＩｎＡｓx Ｐ1-x をＡｓ組成を段階的に変化させてエピタキシャル成長して、複数のＩｎＡｓx Ｐ1-x 層よりなる傾斜バッファ層２を形成し、続いて光吸収層４（Ｉｎ0.82Ｇａ0.18Ａｓ層）をエピタキシャル成長し、その上に窓層５を形成している。
【０００６】
【発明が解決しようとする課題】
図１に示した従来技術では、半導体基板と傾斜バッファ層との界面での格子不整合に起因して発生するミスフィット転位が、傾斜バッファ層を伝搬して最終的な結晶成長層である光吸収層まで達し、フォトダイオード特性に影響を与えるという問題があった。
【０００７】
また、図２に示した従来技術では、傾斜バッファ層を形成する半導体界面での格子不整合に起因して発生するミスフィット転位が、傾斜バッファ層を伝搬して光吸収層４まで達し、フォトダイオード特性に影響を与えるという問題点があった。
【０００８】
本発明の目的は、傾斜バッファ層を介在させた構造において、傾斜バッファ層内でミスフィット転位の伝搬を低減かつ停止するようにした半導体積層構造体を提供することにある。
【０００９】
本発明の他の目的は、このような半導体積層構造体を製造する場合の半導体結晶の成長方法を提供することにある。
【００１０】
【発明の概要】
本発明の半導体積層構造体は、半導体基板と、この半導体基板とは格子定数が異なり、エピタキシャル成長により形成される半導体層と、前記半導体基板と前記半導体層との間に介在する傾斜バッファ層とを有する半導体積層構造体において、前記傾斜バッファ層は、前記半導体基板の格子定数と前記半導体層の格子定数との間で格子定数を自由に設定できる１層以上の半導体層を有し、各半導体層の膜厚は格子歪による応力を解放できる臨界膜厚以上である。さらに、前記傾斜バッファ層を構成する半導体層のうちの少なくとも１つの半導体層に、単一量子井戸層または多重量子井戸層を挿入している。また、前記傾斜バッファ層を構成する半導体層のうち、前記半導体基板に接する半導体層は、前記半導体基板と同一材料で構成することもできる。
【００１３】
【発明の実施の形態】
一般に、ミスフィット転位は、成長層間の格子定数の差が大であるほど多く発生するが、同時に成長層の膜厚が大となることでも発生する。成長層の原子層が小さければ歪応力を内包した層が成長するが、膜厚の増加に伴い歪応力の累積値が大となると転位が発生して歪応力を解放する（このときの膜厚を臨界膜厚と呼ぶ）。
【００１４】
本発明では、傾斜バッファ層の各半導体層の膜厚を臨界膜厚より大なる構造とすることにより、各半導体層内で転位を発生させ、隣接半導体層間での転位の伝搬を低減する。さらに傾斜バッファ層の最上層の半導体層内あるいは途中の半導体層内に、半導体層と格子定数を異にする半導体材料からなる単一もしくは多重の量子井戸構造を挿入する。この場合、量子井戸の厚さは臨界膜厚より十分薄いものとする。挿入した量子井戸の上下の半導体層の格子定数は量子井戸層の格子定数によらず一定であるため、歪応力を内包した状態を形成し、量子井戸層以降への転位の伝搬を停止する。これにより、転位密度が低減する。
【００１５】
本発明の半導体積層構造体を、光吸収層の格子定数が基板に対して大きな材料系からなるフォトダイオードへ応用する例について説明する。フォトダイオードの構造模式図を、図３に示す。
【００１６】
基板（ＩｎＰ）１上にｎ層の半導体層よりなる傾斜バッファ層２が形成され、その上に光吸収層（ＩｎＧａＡｓ）４および窓層（ＩｎＡｓＰ）５が形成されている。傾斜バッファ層２の最上層には、量子井戸層３が挿入されている。図中には、各層の格子定数および膜厚を記号で示してある。各層における格子定数，膜厚を次のように定義する。
【００１７】
デバイス特性のため、傾斜バッファ層最上層，光吸収層，窓層は格子整合する必要があるので、これら層の格子定数ａn ，ａa ，ａw は、
ａn ≒ａa ≒ａw
となる。また、これらの層の膜厚ｄn ″，ｄa ，ｄw は、いずれもデバイス特性からの要請により定まる。一般に、傾斜バッファ層の第１層は基板と同じ材料を結晶成長するため、これら層の格子定数ａ1 ，ａsub は、
ａ1 ＝ａsub
であり、第１層の膜厚ｄ1 は任意の厚さとすることができるが、同じ材料を結晶成長しなくても可能な場合は、以下に示す２層目以降の条件が適用される。傾斜バッファ層第２層以降、量子井戸層挿入直前の最上層までは、
（１）格子定数は、徐々に大きくする
（２）傾斜バッファ層の各層の膜厚は、格子定数差に起因する臨界膜厚より大きな値とする
という条件を満足することが必要である。
【００１８】
量子井戸層については、傾斜バッファ層最上層の格子定数との差の絶対値が、直前の２つの傾斜バッファ層間の格子定数差より十分大きい必要がある。
【００１９】
以上の例では、傾斜バッファ層は複数の半導体層とから構成されているが、光吸収層と基板との格子定数の差が小さく、また基板上に直接異なる材料の傾斜バッファ層を成長可能な場合、図３における量子井戸層を含む傾斜バッファ層最上層のみが傾斜バッファ層となり、１層でもよい。
【００２０】
また、量子井戸層の導入は、傾斜バッファ層の１層のみへの導入に限るものではなく、２層以上に導入してもよい。
【００２１】
【実施例１】
図４は、ＩｎＰ基板上にエピタキシャル成長されたＩｎ0.85Ｇａ0.15Ａｓ層を光吸収層とするフォトダイオード用の積層構造体の断面を示す。ＩｎＰ基板１と光吸収層４との間に、傾斜バッファ層２が介在されており、光吸収層４上にはＩｎＡｓ0.68Ｐ0.32よりなる窓層５が形成されている。傾斜バッファ層２は、複数層（１０層）の半導体層よりなる。
【００２２】
本実施例の構造の一例を表１に示す。
【００２３】
【表１】
0003923108.tif 000002
【００２４】
傾斜バッファ層の第１層２1 は、基板と同じ材料であるＩｎＰで構成し他の層（第２層２2 〜第１０層２10）はＩｎＡｓx Ｐ1-x で構成した。ＩｎＡｓx Ｐ1-x は、Ａｓ組成を変化させることにより、格子定数を自由に設定できる。各ＩｎＡｓx Ｐ1-x 層の厚さは、臨界膜厚より大きくする。
【００２５】
最上層のＩｎＡｓ0.68Ｐ0.32層２10には、格子定数が大きいＩｎＡｓ0.80Ｐ0.20の単一量子井戸層３が挿入されている。この場合、挿入位置は、最上層である下側のＩｎＡｓ0.68Ｐ0.32層が、臨界膜厚を越える位置とする。
【００２６】
以上のような構造の積層体を作製するには、ＩｎＰ基板１上に、傾斜層の第１層（ＩｎＰ）２1 を成長させる。この第１層は、基板１と同一材料であるため、膜厚は任意に設定できる。一例として、０．５μｍである。続いて、格子定数を段階的に変化させながら、ＩｎＡｓx Ｐ1-x 層を９層（２2 ，２3 ，…，２10）成長させる。この場合、直前の層との格子定数差から決まる臨界膜厚より十分厚い膜厚設計になっている。そして、最上層２10では、臨界膜厚を越えるまで成長させた後、ＩｎＡｓ0.80Ｐ0.20の単一量子井戸層３（膜厚０．０２μｍ）を成長し、続いて最上層２10の残りの層を成長させる。続いて、光吸収層（Ｉｎ0.85Ｇａ0.15Ａｓ）４および窓層（ＩｎＡｓ0.68Ｐ0.32）５を成長させる。ただし、傾斜バッファ層最上層，光吸収層，および窓層は、格子整合条件で成長させている。
【００２７】
最上層２10の残りの層の厚さは１．２５μｍ、光吸収層４の厚さは４．０μｍ、窓層５の厚さは１．０μｍとしたが、これら３層の膜厚は、デバイスからの要請によって決まる。
【００２８】
【実施例２】
図５は、図４の単一量子井戸層３を、傾斜バッファ層２を構成する最上層以外の層に挿入した例を示す断面図である。図４と同一の構成要素には、同一の参照番号を付して示してある。この例では、層２８に挿入している。ＩｎＡｓＰ単一量子井戸層３の層２８内への挿入位置は、臨界膜厚を越えた膜厚の位置である。
【００２９】
【実施例３】
図６は、図４の実施例において、単一量子井戸層３の代わりに、多重量子井戸層６を設けた場合の、ＩｎＰ基板上にエピタキシャル成長されたＩｎ0.85Ｇａ0.15Ａｓ層を光吸収層とするフォトダイオード用の積層構造体の断面を示している。量子井戸層以外の構造は表１に示した構造と同じである。図４と同一の構成要素には、同一の参照番号を付して示してある。
【００３０】
傾斜バッファ層２の最上層に挿入された多重量子井戸層６は、最上層であるＩｎＡｓ0.68Ｐ0.32層２10より格子定数の大きいＩｎＡｓ0.80Ｐ0.20層７と格子定数の小さいＩｎＡｓ0.56Ｐ0.44層８とを交互に５層ずつ０．００２μｍの膜厚で堆積している。このような多重量子井戸層６の挿入位置は、下側のＩｎＡｓ0.68Ｐ0.32バッファ層が、臨界膜厚を越える位置とする。本実施例では多重量子井戸層の組成については、多重量子井戸層を挿入している傾斜バッファ層の格子定数の差の絶対値が同程度になるような組成を選択した。
【００３１】
以上のような構造の積層体を作製するには、ＩｎＰ基板１上に、傾斜層の第１層（ＩｎＰ）２1 を成長させる。続いて、格子定数を段階的に変化させながら、ＩｎＡｓx Ｐ1-x 層を９層（２2 ，２3 ，…，２10）成長させる。この場合、直前の層との格子定数差から決まる臨界膜厚より十分厚い膜厚設計になっている。そして、最上層２10では、臨界膜厚を越えるまで成長させた後、前述の多重量子井戸層６（膜厚０．０２μｍ）を成長し、続いて最上層２10の残りの層を成長させる。続いて、光吸収層（Ｉｎ0.85Ｇａ0.15Ａｓ）４および窓層５（ＩｎＡｓ0.68Ｐ0.32）５を成長させる。
【００３２】
なお、多重量子井戸層の材料は、傾斜バッファ層の材料との関係で、ＡｌＩｎＡｓ，ＡｌＡｓＳｂ等も使用できる。
【００３３】
【実施例４】
図７は、多重量子井戸層６を、傾斜バッファ層２を構成する最上層以外の層に挿入した例を示す断面図である。図６と同一の構成要素には、同一の参照番号を付して示してある。この例では、２8 層に挿入している。多重量子井戸層６の層２8 内への挿入位置は、臨界膜厚を越えた膜厚の位置である。
【００３４】
【実施例５】
図８は、実施例３および４の多重量子井戸層の他の例を示す図である。
【００３５】
本実施例の多重量子井戸層９は、挿入されるＩｎＡｓx Ｐ1-x 層と同じ材料よりなる層１０と、ＩｎＡｓx Ｐ1-x との格子定数と異なる格子定数をもつＩｎＡｓx Ｐ1-x よりなる層１１とを交互に堆積した多重量子井戸層である。
【００３６】
なお、多重量子井戸層の材料は、傾斜バッファ層の材料との関係で、ＡｌＩｎＡｓ，ＡｌＡｓＳｂ等も使用できる。
【００３７】
【発明の効果】
本発明を用い転位密度の低減を目的とした結晶成長法により作製したエピタキシャルウェハは、従来方法に比べ表面モホロジが良好であり、また前記ウェハより作製したフォトダイオードにおいて、従来方法により作製したフォトダイオードに比べその性能指標の一つである暗電流が低下することを確認した。
【図面の簡単な説明】
【図１】従来の方法で作製されたフォトダイオード用の半導体積層構造体の断面図である。
【図２】従来の方法で作製されたフォトダイオード用の半導体積層構造体の断面図である。
【図３】本発明を適用したフォトダイオードを説明するための断面図である。
【図４】ＩｎＰ基板上にエピタキシャル成長されたＩｎ0.82Ｇａ0.18Ａｓ層を光吸収層とするフォトダイオード用の積層構造体の断面図である。
【図５】単一量子井戸層を、傾斜バッファ層を構成する最上層以外の層に挿入した例を示す断面図である。
【図６】図３の実施例において、単一量子井戸層の代わりに、多重量子井戸層を設けた場合の断面図である。
【図７】多重量子井戸層を、傾斜バッファ層を構成する最上層以外の層に挿入した例を示す断面図である。
【図８】多重量子井戸層の他の例を示す図である。
【符号の説明】
１  ＩｎＰ基板
２  傾斜バッファ層
３  単一量子井戸層
４  光吸収層
５  窓層
６，９  多重量子井戸層
７，８，１０，１１  半導体材料
【図１】
0003923108.tif 000003
【図２】
0003923108.tif 000004
【図３】
0003923108.tif 000005
【図４】
0003923108.tif 000006
【図５】
0003923108.tif 000007
【図６】
0003923108.tif 000008
【図７】
0003923108.tif 000009
【図８】
0003923108.tif 000010