(57)【特許請求の範囲】
【請求項１】
複数の電極を有する半導体素子の前記電極が設けられた面と、複数のリードの形成された基板の前記リードが形成された面と、の間に、接着剤を設ける工程と、
前記複数の電極のうちの少なくとも一つと、前記複数のリードのうちの少なくとも一つとを対向させて位置合わせする工程と、
前記半導体素子と前記基板とを間隔が狭くなる方向に加圧する工程と、
を含み、
前記基板の前記リードが形成された前記面には、前記半導体素子が接着される領域の少なくとも一部の領域に、前記基板の基材よりも前記接着剤との接着性が低い膜が形成され、
前記膜は、前記複数の電極のうちの少なくとも一つと重ならない位置に形成されている半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記接着剤は、絶縁性を有する母材に導電粒子が分散されて異方性導電材料を構成する半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記リード及び前記膜を、前記基材に貼り付けられた導電箔をエッチングして形成する半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記膜の形成には、前記リードを形成する際に用いられる導電箔が用いられる半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記リードの形成と同時に前記膜を形成する半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記電極を、前記半導体素子の前記面の端部に設け、
前記膜を、前記半導体素子の前記面の中央部に対向する領域に形成する半導体装置の製造方法。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記膜を面状に形成し、前記基板の表面が露出する少なくとも一つの開口を前記膜に形成する半導体装置の製造方法。
【請求項８】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記膜を、前記半導体素子が接着される領域をはみ出して形成する半導体装置の製造方法。
【請求項９】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記膜を、前記半導体素子が接着される領域の中心点に対して、対称に形成する半導体装置の製造方法。
【請求項１０】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記膜を、少なくとも１つの前記リードを避けた形状で形成する半導体装置の製造方法。
【請求項１１】
請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記膜の一部を、前記複数の電極のうちの少なくとも一つと重なる位置に形成する半導体装置の製造方法。
【請求項１２】
複数の電極を有する半導体素子と、複数のリードが形成された基板と、前記半導体素子の前記電極が設けられた面と前記基板の前記リードが形成された面との間に設けられて前記半導体素子と前記基板とを接着する接着剤と、
を含み、
前記複数の電極のうちの少なくとも一つと、前記複数のリードのうちの少なくとも一つとは電気的に接続され、
前記基板には、前記半導体素子と対向する領域の少なくとも一部を含む領域に、前記基板の基材よりも前記接着剤との接着性が低い膜が形成され、
前記膜は、前記複数の電極のうちの少なくとも一つと重ならない位置に形成されている半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記接着剤は、絶縁性を有する母材に導電粒子が分散されて異方性導電材料を構成する半導体装置。
【請求項１４】
請求項１２記載の半導体装置において、
前記リード及び前記膜は、同一の導電性材料で構成されている半導体装置。
【請求項１５】
請求項１２記載の半導体装置において、
前記電極は、前記半導体素子の前記面の端部に設けられ、
前記膜は、前記半導体素子の前記面の中央部に対向する領域に形成されている半導体装置。
【請求項１６】
請求項１２から請求項１５のいずれかに記載の半導体装置において、
前記膜は、面状に形成され、前記基板の表面が露出する少なくとも一つの開口を有する半導体装置の製造方法。
【請求項１７】
請求項１２から請求項１５のいずれかに記載の半導体装置において、
前記膜は、前記半導体素子が接着される領域をはみ出して形成されている半導体装置。
【請求項１８】
請求項１２から請求項１５のいずれかに記載の半導体装置において、
前記膜は、前記半導体素子が接着される領域の中心点に対して、対称に形成されている半導体装置。
【請求項１９】
請求項１２から請求項１５のいずれかに記載の半導体装置において、
前記膜は、少なくとも１つの前記リードを避けた形状で形成されている半導体装置。
【請求項２０】
請求項１２から請求項１５のいずれかに記載の半導体装置において、
前記膜の一部は、前記複数の電極のうちの少なくとも一つと重なる位置に形成されている半導体装置。
【請求項２１】
請求項１２から請求項１５のいずれかに記載の半導体装置が実装された回路基板。
【請求項２２】
請求項１２から請求項１５のいずれかに記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【背景技術】
異方性導電膜を使用して基板間の電気的接続をとる方法が知られている。また、特開平４−３１７３４７号公報には、この方法をフリップチップボンディングに適用して、半導体チップと基板とを接合することが記載されている。
【０００３】
異方性導電膜等の樹脂ベースからなる接着剤は、基板との接着性が高いので、接着剤自体の流動性が悪くなり、その結果、ＩＣ搭載部及びその周辺部に空孔やボイドが発生することがある。空孔やボイドには水分が溜まりやすいので信頼性に悪影響を及ぼすおそれがあった。
【０００４】
【発明が解決しようとする課題】
本発明は、この問題点を解決するものであり、その目的は、ＩＣ搭載部及びその周辺部に空孔やボイドが発生しにくい半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、複数の電極を有する半導体素子の前記電極が設けられた面と、複数のリードの形成された基板の前記リードが形成された面と、の間に、接着剤を設ける工程と、
前記複数の電極のうちの少なくとも一つと、前記複数のリードのうちの少なくとも一つとを対向させて位置合わせする工程と、
前記半導体素子と前記基板とを間隔が狭くなる方向に加圧する工程と、
を含み、
前記基板の前記リードが形成された前記面には、前記半導体素子が接着される領域の少なくとも一部の領域に、前記基板の基材よりも前記接着剤との接着性が低い膜が形成されている。
【０００６】
本発明によれば、接着剤によって半導体素子と基板とを接着するので、簡単に両者の接合が可能であり、しかも、電極とリードとの電気的な接続を図るための、両者（半導体素子と基板）の強固な固持が可能となる。また、基板には、半導体素子が接着される領域の少なくとも一部を含む領域に、基板の基材よりも接着剤との接着性が低い膜が形成されている。したがって、この膜の表面では、空孔やボイドが分散しやすくなって許容できる程度に小さくなり、信頼性の高い半導体装置の製造が可能になる。
【０００７】
（２）この半導体装置の製造方法において、
前記接着剤は、絶縁性を有する母材に導電粒子が分散されて異方性導電材料を構成してもよい。
【０００８】
これによれば、導電粒子によって電極とリードとの電気的接続が可能であり、半導体素子と基板との接着とともに、電気的な接続を同時（すなわち、一工程中）に行うことができる。
【０００９】
（３）この半導体装置の製造方法において、
前記リード及び前記膜を、前記基材に貼り付けられた導電箔をエッチングして形成してもよい。
【００１０】
こうすることで、少ない工程でリード及び膜を簡単に形成することができる。
【００１１】
（４）この製造方法において、
前記膜の形成には、前記リードを形成する際に用いられる導電箔が用いられてもよい。
【００１２】
（５）この半導体装置の製造方法において、
前記リードの形成と同時に前記膜を形成してもよい。
【００１３】
（６）この半導体装置の製造方法において、
前記電極を、前記半導体素子の前記面の端部に設け、
前記膜を、前記半導体素子の前記面の中央部に対向する領域に形成してもよい。
【００１４】
これによれば、空孔やボイドができやすい中央部に、接着剤との接着性の低い膜が形成されるので、大きな効果を得られる。
【００１５】
（７）この半導体装置の製造方法において、
前記膜を面状に形成し、前記基板の表面が露出する少なくとも一つの開口を前記膜に形成してもよい。
【００１６】
こうすることで、開口部では基板の表面が露出するので、この部分では接着剤による接着性が高まり、半導体素子と基板との接着力が高まる。
【００１７】
（８）この半導体装置の製造方法において、
前記膜を、前記半導体素子が接着される領域をはみ出して形成してもよい。
【００１８】
こうすることで、膜の、半導体素子からはみ出した部分上を通って、空孔やボイドを外部に逃がしやすい。
【００１９】
（９）この半導体装置の製造方法において、
前記膜を、前記半導体素子が接着される領域の中心点に対して、対称に形成してもよい。
【００２０】
これによれば、半導体素子に対して対称的な接着力を与えることができる。ここでいう「対称的な接着力」とは、バランスのとれた状態、もしくは、むらのない状態をいう。
【００２１】
（１０）この半導体装置の製造方法において、
前記膜を、少なくとも１つの前記リードを避けた形状で形成してもよい。
【００２２】
（１１）この半導体装置の製造方法において、
前記膜の一部を、前記電極と重なる位置に形成してもよい。
【００２３】
そして、膜と電極とを電気的に接合してもよい。
【００２４】
（１２）本発明に係る半導体装置は、複数の電極を有する半導体素子と、複数のリードが形成された基板と、前記半導体素子の前記電極が設けられた面と前記基板の前記リードが形成された面との間に設けられて前記半導体素子と前記基板とを接着する接着剤と、
を含み、
前記複数の電極のうちの少なくとも一つと、前記複数のリードのうちの少なくとも一つとは電気的に接続され、
前記基板には、前記半導体素子と対向する領域の少なくとも一部を含む領域に、前記基板の基材よりも前記接着剤との接着性が低い膜が形成されている。
【００２５】
本発明によれば、接着剤によって半導体素子と基板とが接着されており、電極とリードとの電気的な接続が図られている。基板には、半導体素子の面と対向する領域の少なくとも一部を含む領域に、基板の基材よりも接着剤との接着性が低い膜が形成されている。したがって、この膜の表面では、空孔やボイドが分散しやすくなって許容できる程度に小さくなり、信頼性が高くなっている。
【００２６】
（１３）この半導体装置において、
前記接着剤は、絶縁性を有する母材に導電粒子が分散されて異方性導電材料を構成してもよい。
【００２７】
これによれば、導電粒子によって電極とリードとが電気的に接続されており、半導体素子と基板との接着とともに、電気的な接続が図られている。
【００２８】
（１４）この半導体装置において、
前記リード及び前記膜は、同一の導電性材料で構成されていてもよい。
【００２９】
こうすることで、少ない工程でリード及び膜を簡単に形成することができる。
【００３０】
（１５）この半導体装置において、
前記電極は、前記半導体素子の前記面の端部に設けられ、
前記膜は、前記半導体素子の前記面の中央部に対向する領域に形成されていてもよい。
【００３１】
このように、空孔やボイドができやすい中央部に、接着剤との接着性の低い膜が形成されるので、大きな効果を得ることができる。
【００３２】
（１６）この半導体装置において、
前記膜は、面状に形成され、前記基板の表面が露出する少なくとも一つの開口を有してもよい。
【００３３】
こうすることで、開口部では基板の表面が露出するので、この部分では接着剤による接着性が高まり、半導体素子と基板との接着力が高まる。
【００３４】
（１７）この半導体装置において、
前記膜は、前記半導体素子が接着される領域をはみ出して形成されていてもよい。
【００３５】
こうすることで、膜の、半導体素子からはみ出した部分上を通って、空孔やボイドを外部に逃がしやすい。
【００３６】
（１８）この半導体装置において、
前記膜は、前記半導体素子が接着される領域の中心点に対して、対称に形成されていてもよい。
【００３７】
これによれば、半導体素子に対して対称的な接着力を与えることができる。
【００３８】
（１９）この半導体装置において、
前記膜は、少なくとも１つの前記リードを避けた形状で形成されていてもよい。
【００３９】
（２０）この半導体装置において、
前記膜の一部は、前記電極と重なる位置に形成されていてもよい。
【００４０】
そして、膜と電極とを接合してもよい。
【００４１】
（２１）本発明に係る回路基板には、上記半導体装置が実装される。
【００４２】
（２２）本発明に係る電子機器は、上記半導体装置を有する。
【００４３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明するが、本発明はこれらの実施の形態に限定されるものではない。
【００４４】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る半導体装置を説明する図であり、図２は、図１に示す半導体装置で使用される基板を示す図である。本実施の形態に係る半導体装置は、基板１０、半導体素子２０及び接着剤３０を含む。基板１０は、基材と、基材上に形成された配線パターンや後述する膜１４などを含む。
【００４５】
図１及び図２には、基板１０の一部を切り欠いて示してあり、その全体形状は特に限定されず、矩形、多角形、あるいは複数の矩形を組み合わせた形状のいずれであってもよい。基板１０の基材の厚みは、その材質により決まることが多いが、これも限定されない。基板１０の基材の基材は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板１０の基材として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。無機系の材料から形成された基板１０の基材として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。
【００４６】
基板１０の基材には、複数のリード１２を含む配線パターンが形成されている。リード１２の一部（例えば端部）には、必要があれば、半導体素子２０の電極２２とのボンディングのために、リード１２の幅よりも大きいランド部を形成してもよい。隣同士のリード１２の間隔は、３０μｍ以上であることが好ましい。リード１２は７０μｍ程度のピッチで形成してもよい。なお、図２には、半導体素子２０の電極２２に接続される部位並びにその近辺の部位のリード１２のみが示されているが、このリード１２をさらに延長して外部接続用配線としてもよいし、電子部品に接続してもよい。
【００４７】
リード１２は、基板１０の基材の一方の面において、一部（例えば中央部）を避けて形成されている。例えば、複数のリード１２が、基板１０の基材の一部の領域（図２に示す例では矩形の領域）を囲んで形成されている。この場合、リード１２を基板１０の基材の端部に形成し、中央部にはリード１２を形成しない構成にしてもよい。複数のリード１２のうちの一群のリード１２は、一つの方向を向いて並列してもよい。また、複数の方向のそれぞれの方向を向くように複数のリード１２を並列させてもよい。この場合、複数のリード１２は、複数の方向を向く複数群のリード１２に分けられる。なお、リード１２は、基板１０の基材の一方の面に加えて、他方の面にも形成することができる。
【００４８】
リード１２は、導電性材料で構成されている。導電性材料として金属が挙げられる。例えば、銅の表面に金又は錫のメッキを施してリード１２を形成することができる。あるいは、金でリード１２を形成してもよい。
【００４９】
本発明では、リード１２が基板１０の基材に対して接着剤を介して貼り付けられた３層基板を使用してもよい。あるいは、リード１２は、スパッタリング等により基板に銅などの導電性の膜を被着し、これをエッチングして形成することができる。この場合には、基板１０の基材にリード１２が直接形成され、接着剤が介在しない２層基板となる。もしくは、メッキでリード１２を形成するアディティブ法を適用してもよい。あるいは、絶縁樹脂とリード１２を含む配線パターンを積層して構成されるビルドアップ多層構造の基板や、複数の基板が積層された多層基板を使用してもよい。
【００５０】
基板１０の基材表面には、膜１４が形成されている。膜１４は、基板１０の基材表面よりも接着剤３０との接着性が低いことが好ましい。膜１４は、少なくとも一つの又は全部のリード１２を避けて形成されている。膜１４は、少なくとも一つの又は全部のリード１２と接触しないように形成されている。複数のリード１２のうちの全部ではなくて少なくとも一つが、膜１４に接触していてもよい。例えば、接地電位（ＧＮＤ電位）に接続されるリード１２を膜１４に接触させて電気的に導通させ、膜１４全体を接地電位（ＧＮＤ電位）としてもよい。この場合、リード１２よりも大きい膜１４が接地電位（ＧＮＤ電位）となるので、その電位の急激な変化を吸収することができる。また、半導体素子２０自体の電位も安定する。
【００５１】
リード１２が基板１０の基材の面の一部（例えば中央部）を避けて形成されている場合には、このリード１２が避けた部分（例えば中央部）に、膜１４を形成することができる。膜１４の形状は、矩形、多角形又は複数の矩形を組み合わせた形状のいずれであってもよい。
【００５２】
膜１４は、半導体素子２０における電極２２が形成された面と対向する領域に形成される。また、膜１４は、半導体素子２０が接着される領域の少なくとも一部を含む領域に形成される。詳しくは、膜１４の全部、一部又は少なくとも一部と、半導体素子２０における電極２２が形成された面と、が平面視において重なっている。例えば、膜１４は、半導体素子２０における電極２２が形成された面の範囲内（電極２２が形成された面の投影領域内）に形成されてもよいし、膜１４の一部がその面の範囲からはみ出してもよい。はみ出していれば、接着剤３０内に生じた気泡を、膜１４上で分散させて外に抜きやすい。
【００５３】
膜１４は、半導体素子２０の電極２２を避ける形状で形成されていてもよい。あるいは、複数の電極２２のうちの一群（少なくとも１つであって全部である場合を除く）と重複して接触するように形成されてもよい。この場合、膜１４がリード１２と比べて広い面積を有するので、電極２２と膜１４との位置合わせが簡単である。
【００５４】
図２に示す例では、膜１４は、複数のリード１２によって囲まれた領域（例えば矩形領域）内に形成されている。膜１４は、半導体素子２０が接着される領域の中心点を含んだ位置に形成されている。特に、その中心点からみて、対称（点対称又はその点を通る線対称）な形状で、膜１４を形成することが好ましい。こうすることで、半導体素子２０に対して対称な接着力を与えられる。膜１４の外周端と、リード１２の先端とは、できるだけ大きな間隔をあけて形成することが好ましく、少なくとも２５μｍ〜５０μｍ程度、余裕がある場合にはそれ以上の間隔をあけて形成することが好ましい。
【００５５】
膜１４は、導電性材料で構成することができる。導電性材料として金属が挙げられる。例えば、銅の表面全面に金又は錫のメッキを施して膜１４を形成することができる。あるいは、金で膜１４を形成してもよい。金属は、基板１０の基材の表面よりも、接着剤３０との接着性が低いことが多い。
【００５６】
上記基板１０に、半導体素子２０が実装されている。半導体素子２０には、複数の電極２２が形成されている。この電極２２には、導電性突起（バンプ）が形成されていることが好ましい。半導体素子２０は、電極２２が形成された面を、基板１０の基材におけるリード１２及び膜１４が形成された面に向けて位置している。また、少なくとも一つの電極２２は、いずれかのリード１２の一部上に位置する。リード１２にランド部が形成されている場合には、電極２２は、ランド部上に位置する。半導体素子２０における電極２２が形成された面で電極２２を除く領域は、膜１４の全部、一部又は少なくとも一部に対向する。電極２２のうち、全部ではなくて少なくとも一つが膜１４上に位置してもよい。
【００５７】
基板１０と半導体素子２０とは、接着剤３０によって接着されている。接着剤３０は、エポキシ樹脂を主な材料とするものであってもよい。接着剤３０は、絶縁性のものであってもよい。あるいは、接着剤３０は、導電粒子が分散された異方性導電接着剤（ＡＣＡ）、例えば異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）であってもよい。その場合には、基板１０の基材に形成されたリード１２と、半導体素子２０に形成された電極２２との間に、導電粒子が介在して両者間の電気的な接続が図られる。あるいは、リード１２と電極２２とが直接的に接合されて、接着剤３０にて基板１０と半導体素子２０とが接着されていてもよい。半導体素子２０における電極２２が形成された面は、膜１４に対向している。この場合は、電極２２上もしくはリード１２上の少なくともいずれか一方において導電性突起が形成されていることが好ましい。
【００５８】
ここで用いる接着剤３０は、基板１０の基材に対する接着力よりも、膜１４に対する接着力が低いものを使用する。したがって、接着剤３０は、基板１０の基材におけるリード１２及び膜１４の形成されない領域に対して高い接着力で接着しているので、基板１０と半導体素子２０とを強固に接着する。また、接着剤３０は、リード１２及び膜１４上に対して低い接着力で接着しているので、流動性が高まるなどの理由で、リード１２及び膜１４の表面にボイドや空孔が形成されにくくなる。したがって、ボイドや空孔に水分が溜まることを防止でき、信頼性を高めることができる。
【００５９】
本実施の形態は、上記のように構成されており、以下その製造方法を説明する。まず、基板１０の基材にリード１２及び膜１４を形成する。リード１２及び膜１４は、別々の工程で形成することもできるが、同一の工程で形成することが好ましい。例えば、基板１０の基材に金属箔などの導電箔を形成し、これをエッチングしてリード１２及び膜１４を一括形成することができる。
【００６０】
そして、複数の電極２２を有する半導体素子２０における電極２２が設けられた面と、リード１２及び膜１４が形成された基板１０の基材におけるリード１２及び膜１４が形成された面と、の少なくともいずれか一方に接着剤３０を設ける。接着剤３０は、予め粘着テープとして構成してもよい。また、接着剤３０として異方性導電材料又は異方性導電膜を使用することもできる。
【００６１】
次に、複数の電極２２を有する半導体素子２０における電極２２が設けられた面と、リード１２及び膜１４が形成された基板１０の基材におけるリード１２及び膜１４が形成された面と、を対向させる。そして、複数の電極２２のうちの少なくとも一つ又は全部と、複数のリード１２のうちの少なくとも一つ又は全部と、を位置合わせする。さらに、半導体素子２０と基板１０とを間隔が狭くなる方向に加圧する。接着剤３０として樹脂中に導電粒子が存在する異方性導電材料、例えば固体状の異方性導電膜が使用される場合には、電極２２とリード１２との間で導電粒子がつぶされて両者間が電気的に導通するまで加圧する。両者（電極２２とリード１２）が電気的に導通した状態で固着される。
【００６２】
以上の工程によって、半導体装置を製造することができる。本実施の形態によれば、接着剤３０によって半導体素子２０と基板１０とを接着するので、簡単に両者の接合が可能であり、しかも、電極２２とリード１２との電気的な接続を図ることができる。また、基板１０の基材には、半導体素子２０の面と対向する領域に、基板１０の基材よりも接着剤３０との接着性が低い膜１４が形成されている。したがって、この膜１４の表面には、空孔やボイドができにくくなっているおり、信頼性の高い半導体装置の製造が可能になる。
【００６３】
（第２の実施の形態）
図３は、本発明を適用した第２の実施の形態に係る半導体装置を説明する図であり、図４は、図３に示す半導体装置で使用される基板を示す図である。本実施の形態に係る半導体装置は、基板４０と、第１の実施の形態で説明した半導体素子２０及び接着剤３０とを含む。基板４０は、第１の実施の形態で説明した基板１０の膜１４の形状を変形させたもので、それ以外の構成は基板１０と同じ構成を採用できるので説明を省略する。
【００６４】
基板４０の膜４４は、少なくとも一つの開口４６が形成されている点で、膜１４と異なる。開口４６は、基板４０の基材の表面を露出させるもので、その形状は円形、矩形、多角形などいずれの形状であってもよい。開口４６を形成することで、膜４４の少なくとも一部において、基板４０の基材の表面が露出し、接着剤３０が開口４６に入り込む。こうすることで、接着剤３０が基板４０に接着する領域が多くなり、半導体素子２０と基板４０との接着力が高まる。特に、一つの大きな開口４６を形成するよりも、膜４４の複数箇所に複数の比較的小さな開口４６を形成することが好ましい。こうすることで、膜４４上での空孔やボイドの発生を防止しつつ、接着力の低下を防ぐことができる。膜４４に開口４６を形成するときには、膜４４を例えば８〜１２μｍ程度に薄く形成すれば、開口４６に接着剤３０が入り込みやすく、空気が逃げやすいので好ましい。
【００６５】
本実施の形態に係る半導体装置の製造方法には、第１の実施の形態で説明した方法を適用することができる。金属箔や導電箔をエッチングしてリード１２及び膜４４を形成するのであれば、開口４６も同時に形成することができる。
【００６６】
（第３の実施の形態）
図５は、本発明を適用した第３の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、基板５０と、第１の実施の形態で説明した半導体素子２０及び接着剤３０とを含む。基板５０は、第１の実施の形態で説明した基板１０に、スルーホール５２を形成し、リード１２とは反対側の面にリード５４を形成したもので、それ以外の構成は基板１０と同じ構成を採用できるので説明を省略する。
【００６７】
スルーホール５２は、基板５０の基材の一方の面に形成された複数のリード１２のうちのいずれかと、基板５０の基材の他方の面に形成された複数のリード５４のうちのいずれかと、の間に形成されている。スルーホール５２には、金などのメッキやハンダなどの導電部材が設けられており、基板５０の両面のリード１２、５４を電気的に接続している。基板５０の基材の他方の面に形成されたリード５４には、ハンダボールなどの外部電極５６が設けられてもよい。ハンダボールを設けずにリード５４自体に外部端子の役目を担わせてもよい。これら以外の構成及び製造方法は、第１の実施の形態の構成及び製造方法を適用することができる。
【００６８】
膜１４が存在することで、例えばポリイミド基板のような可撓性の基板において膜１４がない場合に起こり得る基板の反りの発生を抑制できるという効果を有する。基板の基材上に膜１４が形成されていない場合には、特に基板が可撓性を有する基板であれば基板自体が反るという問題が発生するが、膜１４が設けられたことで強度的にも優位性を保つことができる。つまり、気泡の発生を抑制することのできる本構造を採用することで、外部端子の形成される面において十分に平坦性を確保することができる。したがって、外部接続時の信頼性向上にもつながる。
【００６９】
（第４の実施の形態）
図６は、本発明を適用した第４の実施の形態に係る半導体装置で使用される基板を示す図である。基板１１０は、第１の実施の形態で説明した基板１０の膜１４の形状を変形させた膜１１４を有する。
【００７０】
基板１１０には、複数のリード１１２が形成されており、膜１１４は、リード１１２間に入り込むように形成されている。例えば、一対のリード１１２が平行に並んでおり、その間に入り込む凸部１１６を有するように膜１１４が形成されている。膜１１４には、複数の凸部１１６が形成されている。凸部１１６とリード１２とは、できるだけ大きな間隔をあけて形成することが好ましく、例えば２５μｍ〜５０μｍ程度の間隔をあけて形成することが好ましい。それ以外の構成は基板１０と同じ構成を採用できるので説明を省略する。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
【００７１】
（第５の実施の形態）
図７には、本発明を適用した第５の実施の形態に係る半導体装置１１００を実装した回路基板１０００が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部電極とを機械的に接続することでそれらの電気的導通を図る。
【００７２】
（第６の実施の形態）
本発明を適用した電子機器として、図８には、半導体素子２０が実装された基板１０に、液晶パネル６０を取り付けた例が示されている。半導体素子２０は、液晶パネル６０のドライバとなる。
【００７３】
（第７の実施の形態）
図９は、本発明を適用した第７の実施の形態に係る電子機器を示す図である。図９に示す電子機器は、ＬＣＤモジュールであり、液晶パネル１２０と、半導体素子１２２と、基板１２４と、を含む。半導体素子１２２は液晶パネル１２０の駆動回路を含む。半導体素子１２２と基板１２４との接着構造に本発明が適用されている。半導体素子１２２が基板１２４に実装されて半導体装置を構成している。半導体素子１２２の実装には、ＣＯＦ（Chip On Film）が適用されている。したがって、基板１２４は、例えば２５μｍ程度の薄いフレキシブルなフィルムである。このような基板１２４は、例えば、フィルムにマトリクス状に複数の配線パターンをパターニングして形成し、各配線パターンのうち電気的な接続をしない部分にレジストを設け、各配線パターンに応じて個片に打ち抜いて形成される。
【００７４】
図１０は、本実施の形態における半導体装置の詳細を示す図である。基板１２４には、複数のリード１２６と、膜１２８と、が形成されている。リード１２６は液晶パネル１２０と電気的に接続される。
【００７５】
膜１２８には、形状を除いて第１の実施の形態で説明した内容が当てはまる。膜１２８は、少なくとも１つ（１つ又は複数）のリード１２６を避けて形成されている。また、膜１２８には、少なくとも１つ（１つ又は複数）のリード１２６が接続されていてもよい。
【００７６】
膜１２８は、半導体素子１２２の電極１３０が形成された面の領域内に配置される第１の部分と、その面からはみ出す第２の部分と、を有する。第１の部分では、半導体素子１２２の電極１３０（好ましくはバンプ）が膜１２８上に接触して電気的に導通してもよい。この場合、膜１２８全体を接地電位（ＧＮＤ電位）としてもよい。
【００７７】
あるいは、第１の部分は、電極１３０を避ける形状をなしていてもよい。例えば、第１の部分に凹部が形成されて電極１３０を避けている場合、凹部内にリード１２６が入り込み、凹部内で電極１３０がリード１２６に接合されていてもよい。
【００７８】
膜１２８のうち、半導体素子１２２の電極１３０が形成された面から、第２の部分がはみ出すことで、半導体素子１２２と基板１２４とを接着する接着剤内に生じた気泡を、膜１２８上で分散させて外に抜きやすい。
【００７９】
図９に示す電子機器には、少なくとも１つの電子部品１３２が搭載されていてもよい。このような電子機器の製造方法は、基板１２４に半導体素子１２２を実装する工程と、電子部品１３２を実装する工程と、半導体素子１２２が実装された基板１２４を液晶表示パネル１２０に接続する工程と、を含む。
【００８０】
半導体素子１２２の実装には、例えば異方性導電材料を使用したフェースダウンボンディングを適用してもよい。電子部品１３２の実装には、リフロー工程を経てハンダ等のろう付けを行うＳＭＴ（Surface Mount Technology）方式を適用してもよい。基板１２４の汚れを減らすため又はなくすために、ろう付けを行う工程は、できるだけ後で行うことが好ましい。
【００８１】
上述した全ての実施の形態において、接着剤が配置される領域には、例えば膜や配線パターンのような接着剤とは接着性の悪い領域と、基板の基材のように接着剤とは接着性の良い領域とが存在する。空孔やボイドの発生を抑えるためには、接着剤の配置領域において、
接着性の悪い領域の面積≧接着性の良い領域の面積となるように工夫するとよい。
【００８２】
なお、上記本発明の構成要件「半導体素子」を「電子素子」に置き換えて、半導体素子と同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】  図１は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図２】  図２は、本発明の第１の実施の形態に係る半導体装置の基板を示す図である。
【図３】  図３は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図４】  図４は、本発明の第２の実施の形態に係る半導体装置の基板を示す図である。
【図５】  図５は、本発明の第３の実施の形態に係る半導体装置を示す図である。
【図６】  図６は、本発明の第４の実施の形態に係る半導体装置の基板を示す図である。
【図７】  図７は、本発明の第５の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図８】  図８は、本発明の第６の実施の形態に係る半導体装置を備える電子機器を示す図である。
【図９】  図９は、本発明の第７の実施の形態に係る半導体装置を備える電子機器を示す図である。
【図１０】  図１０は、本発明の第７の実施の形態に係る半導体装置の詳細を示す図である。
【図１】
0003904058.tif 000002
【図２】
0003904058.tif 000003
【図３】
0003904058.tif 000004
【図４】
0003904058.tif 000005
【図５】
0003904058.tif 000006
【図６】
0003904058.tif 000007
【図７】
0003904058.tif 000008
【図８】
0003904058.tif 000009
【図９】
0003904058.tif 000010
【図１０】
0003904058.tif 000011