(57)【特許請求の範囲】
【請求項１】
共用バスと、
優先順位要求バスと、
前記共用バスおよび優先順位要求バスと接続された第１バス装置と、
前記共用バスおよび優先順位要求バスと接続された第２バス装置とを備え、
前記第２バス装置には、前記共用バスから非優先順位要求を受け入れるために接続された要求バッファと、前記優先順位要求バスから優先順位要求を受け入れるために接続された優先順位バッファとを設け、
前記優先順位要求バスは、優先順位情報バスと、優先順位要求有効ラインと、優先順位許容状態ラインとを備え、
前記第１バス装置は、前記優先順位要求バスの前記優先順位許容状態ラインを介して前記優先順位バッファをモニタし、前記優先順位要求が空であれば、前記優先順位有効ラインを介して前記優先順位要求と、前記優先順位情報バスを介して優先順位情報とを前記優先順位バッファへ出力し、
前記第２バス装置は、前記優先順位バッファを優先的に処理し、前記優先順位バッファに前記優先順位要求がない場合は、前記要求バッファの未解決の前記非優先順位要求を処理して、前記共用バスへ出力することを特徴とするバス通信システム。
【請求項２】
請求項１に記載のバス通信システムにおいて、
前記共用バスに接続された第３バス装置を更に備え、この第３バス装置は前記優先順位要求バスに接続されていないことを特徴とするバス通信システム。
【請求項３】
請求項１に記載のバス通信システムにおいて、
前記優先順位バッファでの優先順位要求は、前記要求バッファの非優先順位要求より先に処理されることを特徴とするバス通信システム。
【請求項４】
請求項１に記載のバス通信システムにおいて、
前記要求バッファは、複数の非優先順位要求を格納できるＦＩＦＯであることを特徴とするバス通信システム。
【請求項５】
請求項１に記載のバス通信システムにおいて、
前記優先順位バッファは、優先順位要求有効ビットを有するレジスタであり、前記優先順位要求有効ビットは前記優先順位要求バスの優先順位要求有効ラインから優先順位有効信号を格納することを特徴とするバス通信システム。
【請求項６】
請求項１に記載のバス通信システムにおいて、
前記第２バス装置には、前記要求バッファに接続された第１入力ポートと、前記優先順位バッファに接続された第２入力ポートと、前記優先順位要求有効ビットに接続された選択端子とを有するマルチプレクサを更に備えることを特徴とするバス通信システム。
【請求項７】
請求項１に記載のバス通信システムにおいて、
前記優先順位バッファは、前記優先順位要求バスの優先順位要求有効ラインに接続された書込み許容端子を有するＦＩＦＯであることを特徴とするバス通信システム。
【請求項８】
請求項７に記載のバス通信システムにおいて、
前記優先順位バッファのＦＩＦＯは、前記優先順位要求許容状態ラインに接続され、ＦＩＦＯフルフラグを有し、
前記優先順位要求許容信号は、前記優先順位要求を受付けるか否かを示すために、前記優先順位要求が所定の数になると前記フルフラグを立て、前記周辺装置制御器は、前記優先順位許容ラインを介して前記ＦＩＦＯフルフラグを監視し、前記フルフラグが立つと前記優先順位要求の送信を停止することを特徴とするバス通信システム。
【請求項９】
請求項７に記載のバス通信システムにおいて、
第２バス装置は、前記要求バッファに接続された第１入力ポートと、前記優先順位バッファに接続された第２入力ポートと、選択端子を有するマルチプレクサとを更に備え、前記優先順位バッファのＦＩＦＯは、前記マルチプレクサの選択端子に接続されたＦＩＦＯ空フラグを有し、
前記優先順位バッファに格納された前記優先順位要求の処理が終了し前記ＦＩＦＯ空フラグが立たない限り、前記マルチプレクサは、前記データ装置管理器へ前記優先順位要求を送信し続けることを特徴とするバス通信システム。
【請求項１０】
請求項１に記載のバス通信システムにおいて、
前記第１バス装置に接続された周辺装置と、前記第２バス装置および周辺装置に接続された優先順位バイパスバスとを更に備え、前記優先順位要求に対する応答データが前記優先順位バイパスバスに伝達されることを特徴とするバス通信システム。
【請求項１１】
請求項１０に記載のバス通信システムにおいて、
前記優先順位バイパスバスは、前記優先順位データバスとデータ有効ラインとを備えることを特徴とするバス通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はバス通信システムに係り、特に、優先順位データチャンネルを最小待ち時間で処理するバス通信システムに関する。
【０００２】
【従来の技術】
バスとは電子システムの多様な装置間の通信経路を言う。例えば、コンピュータシステムにおいて中央処理装置はメモリバスを介して主メモリと伝達する。また周辺装置は、メモリバスと接続、または分離される入出力バス（Ｉ／Ｏバス）を介すことにより中央処理装置と接続される。
このようなバスは、２地点間バスと共用バスとに分けられる。２地点間バスは、単に２つのバス装置間のみで相互接続される。一方、共用バスは、１つのバスに複数のバス装置が接続される。ここで、通信に要求されるバスの数は、２地点間バスと共用バスとでは異なる。例えば、４つのバス装置をお互いに通信する場合、２地点間バス構造では６つのバスを必要とするが、共用バス構造は１つのバスのみで接続できる。１つの共用バス構造により接続された４つのバス装置は、全て１つのバスを共有することができる。
【０００３】
２地点間バスは、より短い待ち時間、最小限のバス競争の利点を有し、多重同時データ伝送を支援する能力をもっている。しかし、２地点間バス構造に使用される多数のバスは、多くのチップやボード領域を必要とする。
一方、共用バスは、多重バス装置を支援することができるので、チップやボード領域が２地点間バス構造に比べて減少する。また電子システムが複雑になるにつれデータバスも膨大になる。この膨大なデータバスにおいて、チップやボードが高コストになると、２地点間バスの使用が抑制されるため共用バスが使用される。従って、共用バスは主に多重電子システムに使用される。
【０００４】
共用バスは、バス待ち時間、即ちバスの使用を要求するバス装置がバスを使用しているバス装置を待つ時間が長いという不具合がある。このような共用バスにおいてバス待機の主な原因は、複数のバス装置がバスの使用を同時に要求するときに起こる。
またバス使用の待ち時間は、複数のバス装置が所定のバス装置に同一目的で同時に使用を要求すると更に増大する。このように複数の装置に使用を要求されたバス装置は、様々な要求に待機することができ、各要求に応じて順に対応する。この順に対応する処理が遅延するほど要求に対しての待ち時間も遅延する。このように、装置に要求する待ち時間が遅延するほど、更に長い待ち時間を許容することになる。従って、バスシステムにおいては、短い待ち時間が要求される。
【０００５】
図５は、従来の共用バスシステム１００を示したブロック図である。この図５に示すように、共用バスシステム１００は、データ装置制御器１２０、バス装置１３０、および周辺装置制御器１４０とのバス装置を備えている。このようなバス装置は、アドレスバス、データバス、および制御バスとを備えた共用バス１９０により接続される。共用バスシステム１００では、アドレス値やデータ値は一つの複合されたアドレス／データバス上で多重化される。
データ装置制御器１２０は、データ装置１２５と接続され、このデータ装置１２５は、例えば、同期ダイナミックメモリチップ、マグネティックディスクドライブ、テープドライブのようなメモリシステム、または、カメラ、オーディオ入力装置、測定ステーションのようなデータ収集システム、或いは、コンピュータネットワークのような通信装置である。
【０００６】
周辺装置制御器１４０には、周辺装置１５０と周辺装置１６０とが接続される。この周辺装置１５０、１６０には、例えば、グラフィック画面制御器、オーディオコーデック、ビデオコーデック、ディスクドライブ、テープドライブ、またはコンピュータネットワークなどが接続される。
共用バスシステム１００は、特に共用バス１９０に接続することを制御するためのバス仲裁システム（図示せず）をもっている。
【０００７】
ここで、バスの使用が与えられるバス装置は、通常、バスマスタと称されている。このバスマスタは、他のバス装置と接続し、その他の装置は主にバススレーブと称されている。バス装置は、マスタのみになることができ、またスレーブだけになることもでき、或いは、マスタとスレーブの両者になることもできる。
このような共用バス１９０によると、様々な制御信号を制御および使用することができる。例えば、各バス装置がデータＦＩＦＯをバッファとして使用した場合、満たされたＦＩＦＯと空いたＦＩＦＯとの状態フラグは、バススレーブのデータ受け取りの有無、または伝送準備の有無に関する表示に使用できる。また他に、デバイス準備信号として使用することも可能である。
【０００８】
しかし、共用バス１９０は、バス待ち時間の問題が生じてしまう不具合がある。例えば、データ装置１２５が共用バスシステム１００に対する主メモリである場合、バス装置１３０と周辺装置制御器１４０とは、データ装置１２５と頻繁にデータの受渡しを行う。またバス装置は、他のバス装置とデータの受渡しができるように共用バス１９０の使用を要求する。このような全てのバス装置が同時にバスの使用を要求すると、共用バス１９０の待ち時間が長くなる。更に、メモリ制御器の役割を果たすデータ装置制御器１２０は、データ装置１２５に対する要求を受入れた順に連続的に処理（キュー）して待ち時間の悪化を防止する。従って、データ装置制御器１２０においての待ち時間は、データ装置１２５の要求による共用バス１９０の待ち時間を更に悪化させる。
【０００９】
また、周辺装置１６０が画面再生のためのスクリーンデータを要する画面制御器のような優先順位装置である場合、周辺装置１６０からの要求を短い待ち時間で処理しなければ前述した共用バス１９０の待ち時間の悪化により画像に悪影響を与えてしまう。従って、データ装置制御器１２０は、周辺装置１６０からの要求を優先して処理しなければならない。更に、共用バス１９０に使用されるバス仲裁構造は、周辺装置１６０に優先順位を与えなければいけない。このような優先順位を処理するための手段は、データ装置制御器１２０に備えられている。
【００１０】
このようなデータ装置制御器１２０を図６を参照して説明する。図６は、図５に示したデータ装置制御器１２０の詳細を示すブロック図である。この図６に示すように、データ装置制御器１２０内部には、優先順位要求に対する待ち時間を減らすことができる解決手段を設けてある。まずデータ装置制御器１２０には、要求バッファ２１０が備えてある。この要求バッファ２１０は、データ装置１２５に対する待機中の未解決要求を格納する。この未解決要求には、優先順位デコーダ２２０が未解決要求の中で最も高い優先順位を有する要求を決めるための優先順位情報を備えている。また優先順位デコーダ２２０は、データ装置管理器２４０に最も高い優先順位を有する未解決要求を供給するための要求バッファ２１０を制御する。データ装置管理器２４０は、要求に応じてデータの受渡しをするためのデータ装置１２５を制御する。
【００１１】
データ書込み要求には、共用バス１９０からのデータが３状態バッファ２５５を介してデータ装置１２５に伝達する前に、このデータを書込みバッファ２６０と書込みラッチ２５０とに一時的に格納する。３状態バッファ２５５は、データ装置１２５と書込みラッチ２５０とを接続するデータライン上に設けられた分離する３状態バッファである。この３状態バッファ２５５は、書込みラッチ２５０の出力がデータ装置１２５の出力を妨げないように読出す間には動作しない。従って、書込みバッファ２６０は、共用バス１９０からの伝送時間が最小化されるようにＳＲＡＭやＦＩＦＯのような速いメモリ装置を使用する。
【００１２】
また、データ読出し要求には、データ装置１２５からのデータが共用バス１９０に到達するために読出しラッチ２７０、読出しバッファ２８０、および３状態バッファ２８５を通過する。３状態バッファ２８５は、読出しバッファ２８０が共用バス１９０上のバス装置間に発生するラインコンテンションを防ぐために共用バス１９０へ送られるときのみイネーブルされる。もし、データ装置１２５が速度の遅い装置である場合、共用バス１９０への伝送は読出しバッファ２８０から行われる。これにより、速度の遅いデータ装置１２５の動作による待ち時間が、共用バス１９０の速度に及ぼす影響を減らすことができる。ここで、データ装置１２５には、一方が書込みラッチ２５０、他方が読出しラッチ２７０に分離された入出力ポートを使用することができる。これによりデータ装置１２５は、書込ラッチ２５０がデータ装置１２５の入力ポートと接続されるため３状態バッファ２５５が不要となる。同様に、読出しラッチ２７０は、データ装置１２５の出力ポートと接続される。このように、従来の共用バスシステムは、最も高い優先順位を有するデータから優先的に順に処理されるため共用バス１９０の待ち時間を減らすことができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、優先順位デコーディングにおいて、要求バッファ２１０はＦＩＦＯのような比較的単純な設計構造の代わりにＲＡＭ構造を有するためコストが高くなる。また、優先順位デコーディングにおいて、様々なバスの使用要求に応じて全バス装置が装置制御器１２０に優先順位構造を補助することができる回路構成要素を必要とする不具合がある。
また、データ装置制御器１２０に設けた優先順位デコーダ２２０は、多重同時要求による本来の共用バス１９０の時間遅延を全て解消したとはいえない。高い優先順位装置が低い優先順位装置に先だってバスとの接続を許容する共用バス１９０の仲裁に関する優先順位構造は、高い優先順位装置の待ち時間を減らす。しかし、低い優先順位装置は、時間遅延が増加する。このように低い優先順位装置と同時に高い優先順位装置が共用バス１９０の使用を要求するため、低い優先順位装置の時間遅延が一層増加する不具合があった。
【００１４】
【課題を解決するための手段】
本発明のバス通信システムは、共用バスとこの共用バスに接続された複数の第１、第２バス装置を備え、第１バス装置は優先順位要求バスにより第２バス装置と接続され、この第２バス装置は共用バスから非優先順位の要求を受け入れる要求バッファと優先順位要求バスから優先順位の要求を受け入れる優先順位バッファを設け、第２バス装置は要求バッファで非優先順位要求が処理される前に優先順位バッファで優先順位要求を処理する。
ここで、マルチプレクサは要求バッファと接続された第１入力ポートと、優先順位バッファに接続された第２入力ポートと、優先順位バッファに接続された選択端子を有する。また、優先順位バッファが一つのレジスタである場合、この優先順位バッファは選択端子に接続された優先順位要求有効ビットを備え、優先順位バッファがＦＩＦＯであるのに対し、ＦＩＦＯ空フラグは選択端子と接続される。
また、周辺装置は第１バス装置に接続され、この周辺装置は優先順位要求に対するデータを受け入れまたは供給し、共用バスの待機による待ち時間を取り除くために優先順位バイパスバスは周辺装置と第２バス装置間に接続され、優先順位要求に対するデータは共用バスの代わりに優先順位バイパスバスに伝達する。このような本発明により、バス通信システムにおいて優先順位要求に対する待ち時間を減少させる。
【００１５】
【発明の実施の形態】
次に、添付図面を参照して本発明によるバス通信システムの第１の実施の形態を詳細に説明する。
図１は、本発明によるバス通信システムの第１の実施の形態を示すブロック図である。この図１に示すように、第１の実施の形態は、優先順位バイパスバス３６０を接続した共用バスシステム３００である。
【００１６】
共用バスシステム３００内には、第１バス装置である周辺装置制御器３４０と、第２バス装置であるデータ装置制御器３２０とのバス装置が設けられ、このバス装置が共用バス１９０を共有する。共用バス１９０は、アドレスバス、データバス、制御バスを備えている。また、共用バスシステム３００は、データ装置制御器３２０に制御されるように接続された第３バス装置であるデータ装置１２５を備えている。更に、周辺装置制御器３４０には、周辺装置３５０が接続される。この周辺装置３５０と周辺装置制御器３４０とは、一つのユニットとして複合することができる。同様に、データ装置１２５とデータ装置制御器３２０とは、一つのユニットとして複合できる。
【００１７】
周辺装置３５０は、データ装置１２５に高い優先順位を要求する。これによって、周辺装置３５０からデータ装置１２５への要求は、極めて短い待ち時間を与えなければならない。共用バス１９０での時間待機を避けるために、データが周辺装置３５０からデータ装置制御器３２０に優先順位バイパスバス３６０を介して直接伝送される。優先順位バイパスバス３６０は通常、データバス、制御バス、またはアドレスバスを備える。
また、周辺装置制御器３４０は、データ装置制御器３２０と直接接続され、特に、周辺装置制御器３４０は優先順位要求バス３７０を経由してデータ装置制御器３２０に優先順位要求信号を送ることができる。優先順位要求バス３７０は、データバス、制御バス、またはアドレスバスを備える。しかし通常、優先順位要求バス３７０は、データバスを接続しない。
【００１８】
周辺装置３５０がデータ装置１２５からデータを必要とする際、周辺装置制御器３４０が優先順位要求バス３７０上の優先順位要求を動作させることで優先順位バス要求を開始する。また、周辺装置制御器３４０は、データ装置制御器３２０が新しい優先順位要求を取り扱うことが可能であるかを決めるために優先順位要求バス３７０上で優先順位許容状態ラインを制御する。もし、データ装置制御器３２０が新しい優先順位要求を取り扱うことができる場合、周辺装置制御器３４０がデータ装置制御器３２０へ優先順位要求を伝送し動作させる。また、周辺装置制御器３４０は、優先順位要求情報を有効にする制御信号と、優先順位要求バス３７０上の優先順位要求情報とを伝送する。要求のサイズを示す制御信号は、要求が読出し用、書込用、または要求体であることに係わらず優先順位要求情報の一部になる。データ装置制御器３２０は、共用バス１９０から未解決の非優先順位要求よりまず優先順位要求を処理する。
【００１９】
データ装置制御器３２０が優先順位要求を処理する際、データは共用バス１９０の代わりに優先順位バイパスバス３６０上で移動する。従って、優先順位要求が処理される間、他のバス装置は共用バス１９０を利用することができる。しかし、通常は、優先順位データに対して共用バス１９０を使用する。この共用バスシステム３００の構造は、例えば、一つの集積回路により製造、または一つの印刷回路基板上の構成要素により製造、もしくは複合印刷回路基板を用いて製造することにより具現できる。
【００２０】
このような、共用バスシステム３００において、非優先順位要求より先に優先順位要求が処理される動作を図２を参照して更に詳細に説明する。図２は、図１に示したデータ装置制御器３２０の詳細を示すブロック図である。この図２に示すように、データ装置制御器３２０は、非優先順位要求より先に優先順位要求を処理するための機能を備えている。このデータ装置制御器３２０は、共用バス１９０からの非優先順位要求を格納する要求ＦＩＦＯ４１０が設けてある。一方、優先順位要求バス３７０からの優先順位要求は、優先順位バッファ４４０に格納される。要求ＦＩＦＯ４１０と優先順位バッファ４４０との要求は、それぞれマルチプレクサ４２０の第１入力ポートと第２入力ポートとに伝送される。もし優先順位バッファ４４０に高い優先順位要求を格納していれば、マルチプレクサ４２０は優先順位バッファ４４０からデータ装置管理器４３０へ優先順位要求を送り出す。反面、マルチプレクサ４２０は、要求ＦＩＦＯ４１０からデータ装置管理器４３０へ非優先順位要求を送り出す。
【００２１】
ここで、優先順位バッファ４４０は、優先順位要求バス３７０からの優先順位要求を格納する一つのレジスタである。優先順位要求は伝送サイズ、リクエストＩＤ、および読出し／書込みのような制御信号のみならず、データ装置１２５に対するアドレス値を有している。更に、優先順位バッファ４４０内の優先順位要求有効ビットは、優先順位要求バス３７０内の優先順位有効ラインから優先順位有効信号を格納する。この優先順位要求有効ビットは、マルチプレクサ４２０の選択ラインに接続される。もしマルチプレクサ４２０の選択ラインが優先順位要求有効状態で優先順位要求有効ビットにより動作すると、マルチプレクサ４２０が優先順位バッファ４４０内の優先順位要求をデータ装置管理器４３０に伝送する。ちなみに、優先順位要求有効ビットは、優先順位要求バス３７０の優先順位許容状態ラインと接続されているが、これは優先順位バッファ４４０が一つの有効な優先順位要求を同時に格納するためである。そして、優先順位要求は、データ装置管理器４３０に入力され、このデータ装置管理器４３０は、優先順位バッファ４４０をリセットし、優先順位要求有効ビットを解除する。周辺装置制御器３４０（図１参照）は、優先順位バッファ４４０内に有効な優先順位要求がないときのみデータ装置制御器３２０に優先順位要求を送る。
【００２２】
ここで、優先順位バッファ４４０は、ＦＩＦＯであり、これは複数の未決の優先順位要求を格納する。優先順位要求バス３７０上の優先順位要求有効信号は、優先順位バッファ４４０（ＦＩＦＯ）の書込み許容端子（図示せず）に接続される。優先順位バッファ４４０のＦＩＦＯフルフラグは、優先順位要求許容信号が、周辺装置制御器３４０により送信される他の優先順位要求を受信できるか否かを示すために使用される。
更に、優先順位バッファ４４０からのＦＩＦＯ空フラグは、マルチプレクサ４２０の選択端子と接続される。優先順位バッファ４４０が空き状態でない限り、マルチプレクサ４２０はデータ装置管理器４３０に優先順位要求を送る。
【００２３】
データ装置管理器４３０の構造は、データ装置管理器４３０に接続する特定のデータ装置によって制限される。データ装置管理器４３０の一部は、一つのレジスト構成に属している優先順位バッファ４４０をリセットし、必要に応じて優先順位バイパスバス３６０上の制御信号を動作させる。例えば、データ装置管理器４３０は、優先順位バイパスバス３６０と優先順位データ有効ラインにより接続されている。この優先順位データ有効ラインは、データ装置管理器４３０が優先順位バイパスバス３６０上で適切なデータにより動作していることを示すために優先順位バイパスバス３６０上に接続している。
【００２４】
共用バス１９０からデータ装置制御器３２０を介してデータ装置１２５までの非優先順位の読出しおよび書込みは、図６に示したように、データ装置制御器１２０を介して実行される読出しおよび書込みと類似している。よって、重複する説明は省略する。
【００２５】
データ装置１２５からの優先順位読出しにおいて、データ装置管理器４３０は３状態バッファ４５５により読出しラッチ２７０からのデータが優先順位バイパスバス３６０上に伝送させる。３状態バッファ２５５は、優先順位バイパスバス３６０からのデータが読出しバッファ２８０を通過できるように読出しバッファ２８０の出力端子（図示せず）と接続される。データ装置１２５への優先順位書込みにおいて、データ装置管理器４３０は３状態バッファ４５８により優先順位バイパスバス３６０からのデータが書込みラッチ２５０内に伝送できるようにする。また３状態バッファ４５８は、優先順位バイパスバス３６０からのデータが書込みバッファ２６０に伝送できるように書込みバッファ２６０の入力端子と接続される。このように、本発明によるバス通信システムの第１の実施の形態によると、多重要求による待ち時間を優先順位バイパスバス３６０により解消することができる。
【００２６】
次に、図３は、本発明によるバス通信システムの第２の実施の形態を示すブロック図である。この第２の実施の形態によるバス通信システムは、マルチメディア信号処理システムの一部としての同期共用バスシステム５００である。
同期共用バスシステム５００は、図６に示したバスシステム３００と同様な構造を有する。このバスシステム３００と比較すると、コーデックインタフェース５５０は周辺装置３５０に対応し、ＤＭＡ制御器５２０は周辺装置制御器３４０と対応し、メモリ制御器５２０はデータ装置制御器３２０と対応し、メモリ装置５２５はデータ装置１２５と対応する。また同期共用バス５００は、クロック信号ＣＬＫ（図示せず）によって同期されメモリ装置５２５は同期ＤＲＡＭを使用する均一なメモリ構造の一部分である。メモリ装置５２５は、読出しおよび書込みを高速にするために２つのメモリバンクでインターリーブされる。ここで格納されるデータとして、例えば、ビデオスクリーンデータはメモリ装置５２５に格納される。また図１のデータ装置制御器３２０は、前述のようにメモリ制御器５２０として対応しているが、図２のデータ装置管理器４３０はメモリ装置５２５を制御することが要求される。
【００２７】
ＤＭＡ制御器５４０には、様々なＤＭＡ制御器が使用されるが、このＤＭＡ制御器５４０は多数のＤＭＡ要求に対するアドレスを供給する。コーデックインタフェース５５０の構造は、これと接続されるコーデックの形態に依存する。ビデオコーデック５８０は、例えば、三星電子株式会社のモデル番号ＫＳ０１１９が使用される。これはモニタ５９０上にスクリーン再生を実行する。モニタ５９０上における点滅の防止やシャープイメージを保障するために、ビデオコーデック５８０はモニタ５９０上で一定にイメージを再生しなければならない。各再生サイクル間の遅延は、モニタ５９０の画面上に点滅が起こらないように最小にしなければならない。従って、メモリ装置５２５での再生要求の待ち時間が短くなければならない。同時に、コーデックインタフェース５５０による再生データに対する要求は優先順位要求である。
【００２８】
ビデオコーデック５８０を制御するコーデックインタフェース５５０は、ＤＭＡ要求ライン５５２上にＤＭＡ要求信号ＤＭＡ＿ＲＥＱ（図４参照）を伝送することで、ＤＭＡ制御器５４０から再生データを要求する。ＤＭＡ制御器５４０が優先順位要求バス３７０を介して優先順位を要求できる場合、ＤＭＡ制御器５４０はＤＭＡ確認ライン５５４上のＤＭＡ確認信号ＤＭＡ＿ＡＣＫ（図４参照）を伝送することによりコーデックインタフェース５５０からのＤＭＡ要求に対して応答する。
【００２９】
同期共用バスシステム５００において、優先順位要求バス３７０は優先順位要求情報バス５７２、優先順位要求有効ライン５７４、および優先順位許容状態ライン５７６を備える。優先順位要求情報バス５７２は、優先順位要求のアドレス、優先順位要求のサイズ、および優先順位要求に関する情報を伝達する。優先順位要求有効ライン５７４は、適切な優先順位要求が動作されていることを示す信号をＤＭＡ制御器５４０により伝送するラインである。優先順位許容状態ライン５７６は、メモリ制御器５２０が優先順位要求を受け入れる準備ができたことを示す信号をメモリ制御器５２０により伝送するラインである。
【００３０】
同期共用バスシステム５００の優先順位バイパスバス３６０は、優先順位データバス５６２と優先順位データ有効ライン５６４とを備える。メモリ制御器５２０は、優先順位データバス５６２上でビデオコーデック５８０に再生データを伝送する。また、メモリ制御器５２０は優先順位データバス５６２上の再生データの有効な再生時間を示すためにデータ有効信号ＤＡＴＡ＿ＶＡＬＩＤ（図４参照）を優先順位データ有効ライン５６４上に伝送する。
【００３１】
このような装置によりデータを伝送する動作を図４を参照して更に詳細に説明する。図４は、図３に示した同期共用バスシステム５００の再生サイクルを示すタイミング図である。この図４において、ハイ論理（Ｌｏｇｉｃ  Ｈｉｇｈ）は、全ての信号でアクティブな状態として使用される。しかし、いずれの信号においてもアクティブな状態として低い論理（Ｌｏｇｉｃ  Ｌｏｗ）を使用することができる。クロック信号ＣＬＫの立ち上がりのエッジ６１０で、コーデックインタフェース５５０がＤＭＡ要求ライン５５２上のＤＭＡ要求信号ＤＭＡ＿ＲＥＱをハイ論理で伝送することで再生要求を開始する。
メモリ制御器５２０が有効とする優先順位要求を受けた後にＤＭＡ制御器５４０は、ＤＭＡ確認ライン５５４上のＤＭＡ確認信号ＤＭＡ＿ＡＣＫをクロック信号ＣＬＫの立ち上がりのエッジ６１２でアクティブハイで伝送する。
【００３２】
クロック信号ＣＬＫの立ち上がりエッジ６１４において、ＤＭＡ制御器５４０は優先順位要求有効ライン上の優先順位要求有効信号ＰＲ＿ＶＡＬＩＤをハイ論理で伝送する。また、クロック信号ＣＬＫの立ち上がりのエッジ６１４において、ＤＭＡ制御器５４０は優先順位要求情報バス５７２上に優先順位要求をするために優先順位情報ＰＲ＿ＩＮＦＯを伝送する。クロックのサイクル、即ちその正確なクロック数はメモリ制御器５２０およびメモリ装置５２５の待ち時間により決定されるサイクルが過ぎると、メモリ制御器５２０がコーデックインタフェース５５０へ再生データを伝送する。特に、立ち上がりのエッジ６１６では、メモリ制御器５２０はデータ有効信号ＤＡＴＡ＿ＶＡＬＩＤが優先順位データ有効ライン５６４上にあると見なし、再生データＤＡＴＡを優先順位データバス５６２上で伝送する。これによりコーデックインタフェース５５０は、再生データをビデオコーデック５８０に供給し、ビデオコーデック５８０はモニタ５９０に画像を再生するためのビデオ信号を発生する。
【００３３】
以上、本発明によってなされたバス通信システムの実施の形態を詳細に説明したが、本発明は前述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、本実施の形態においてＦＩＦＯによる要求ＦＩＦＯ４１０を説明したが、これに限定されるものではない。
また、本実施の形態において、ＤＭＡ制御器、書込みおよび読込みラッチ、コーデック、コーデックインタフェースなどの構成要素を説明をしたが、これに限定されるものではない。
【００３４】
【発明の効果】
このように、本発明のバス通信システムによれば、バス装置間を接続する優先順位要求バス３７０により高い優先順位要求を先に処理するように要求するため、共用バスシステムの全般的な待ち時間を増加させることなく、高い優先順位のバス要求に対する待ち時間を軽減させることができる。
また、バス装置間と周辺装置とを直接接続する優先順位バイパスバス３６０により優先順位要求に対するデータの移動を行えるため、他のバス装置は共用バス１９０を利用でき、データの伝送が高速になる。
更に、優先順位バイパスバス３６０と優先順位要求バス３７０とによりバス要求による待ち時間を軽減できるため、バス通信システムの構造が簡略化されるとともに、製造コストも低減する。
【図面の簡単な説明】
【図１】本発明によるバス通信システムの第１の実施の形態を示すブロック図。
【図２】図１に示したデータ装置制御器の詳細を示すブロック図。
【図３】本発明によるバス通信システムの第２の実施の形態を示すブロック図。
【図４】図３に示した同期共用バスシステムの再生サイクルを示すタイミング図。
【図５】従来の共用バスシステムを示したブロック図。
【図６】図５に示したデータ装置制御器の詳細を示すブロック図。
【符号の説明】
１２５  データ装置
１９０  共用バス
２５０  書込みラッチ
２７０  読出しラッチ
３００  共用バスシステム
３２０  データ装置制御器
３４０  周辺装置制御器
３５０  周辺装置
３６０  優先順位バイパスバス
３７０  優先順位要求バス
４１０  要求ＦＩＦＯ
４２０  マルチプレクサ
４３０  データ装置管理器
４４０  優先順位バッファ
４５５、４５８  ３状態バッファ
【図１】
0003952226.tif 000002
【図２】
0003952226.tif 000003
【図３】
0003952226.tif 000004
【図４】
0003952226.tif 000005
【図５】
0003952226.tif 000006
【図６】
0003952226.tif 000007