(57)【特許請求の範囲】
【請求項１】
被測定高周波信号を入力し、サンプルパルスによりサンプリングして低周波信号に変換しデジタイズするサンプリング・デジタイザにおいて、
被測定高周波信号を入力端子より入力し、サンプリング・パルスによりサンプリングして低周波信号に変換するサンプリング・ヘッドと、
前記サンプリング・ヘッドの出力アナログ信号を、デジタルデータに変換するデジタイザと、
前記デジタイザの出力するデジタルデータをメモリし、演算処理する処理器と、
前記サンプリング・ヘッド及び前記デジタイザを動作させるサンプル周波数を発生するサンプリング・クロック発生器と、
前記サンプリング・クロック発生器からのクロックパルスを受けて、所定のパルス幅とパルス電圧を発生し、前記サンプリング・ヘッドに供給するサンプリング・パルス発生回路と、
前記サンプリング・クロック発生器からのクロックパルスを受け、ＤＡＣが発生するテスト信号の周期（ＴＤ）と等価サンプリング周期（ＴＳ）とにより一定の演算を行って決められた間引き数（Ｎ）に応じたクロックパルス数ごとに、タイミング・パルスを前記デジタイザに供給する間引き回路と、
を具備することを特徴とするサンプリング・デジタイザ。
【請求項２】
前記間引き回路は、プログラマブル・カウンタで構成されることを特徴とする請求項１記載のサンプリング・デジタイザ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波信号の入力波形を受けてサンプリング（Sampling）によって低周波信号に変換し、ＡＤ（アナログ・デジタル）変換して得られたデータの必要な部分のみをメモリし、不要なデータは無視することでデータ格納メモリの負担を軽減するサンプリング・デジタイザ（Sampling Digitizer）に関する。ここで、サンプリング・デジタイザとは、数１０ＭＨｚから数ＧＨｚ程度の繰り返し入力波形を入力周波数より低い周波数のパルス信号で位相をずらしながらサンプリングし、入力波形と相似性を保ちながらＡＤ変換するデジタイザをいう。
【０００２】
【従来の技術】
初めに、サンプリング・デジタイザの動作原理について簡単に説明する。デジタイザとはアナログ信号をデジタル信号に変換するＡＤコンバータ（アナログ・デジタル変換器：以後「ＡＤＣ」という）をいう。アナログ信号をデジタイズする場合にＡＤＣの変換スピードにより、信号を解析する周波数に上限を生じる。例えば、ナイキストのサンプリング定理により、１０Ｍｓｐｓ（サンプル／秒）の変換スピードを持つＡＤＣでは５ＭＨｚ未満のアナログ信号でないと解析することができない。そこで、数ＧＨｚまでの高周波アナログ信号を解析するには、周波数変換の技法を用いることになる。
【０００３】
図６に従来のサンプリング・デジタイザの構成図を、図７にサンプリング・ヘッドの構成図を、図８、図９にサンプリングの原理図を示す。
図６において数１００ＭＨｚの高周波の被測定アナログ信号は入力端子１からサンプリング・ヘッド２に入力される。サンプリング・ヘッド２はこの被測定アナログ信号をサンプルパルスでサンプリングして低周波信号に変換し、デジタイザ３でデジタル信号に変換し、メモリや演算器等の処理器４に伝送される。サンプルパルスは、サンプリング・クロック発生器５からのクロックパルスをサンプリング・パルス発生回路６でサンプルパルスに整形される。サンプルパルスは、例えばパルス幅が１００ｐｓ〜２００ｐｓで、パルス高が±６Ｖ程度である。デジタイザ３はサンプルパルスより若干遅延されたクロックパルスのタイミングでＡＤ変換する。
【０００４】
図７にサンプリング・ヘッドの一例の構成図を示す。４つのダイオードｄで構成されたダイオード・スイッチ８は、サンプルパルスがサンプルパルス入力端子１１及び１２に入力されるわずかな時間のみ導通し、サンプリング・ヘッド入力端子１からの被測定アナログ信号の電圧に比例する電荷をサンプルホールド・コンデンサ９に蓄える。サンプルホールド・コンデンサ９の電圧は、バッファ・アンプ１０を経てデジタイザ３に送られる。
【０００５】
図８及び図９にサンプラの動作原理図を示す。図８は正弦波信号を入力する場合である。例えば、１０Ｍｓｐｓの変換スピードを持つＡＤ変換器で、図８（Ａ）に示す２０ＭＨｚの正弦波信号を解析する場合、図８（Ｃ）に示す１８ＭＨｚのサンプルパルスでサンプリングし、図８（Ｂ）に示すような２ＭＨｚの周波数に変換してデジタイズする。つまり、繰り返し周期５０ｎｓ（１／２０ＭＨｚ）の正弦波信号の瞬時値を、繰り返し周期５５．５６ｎｓ（１／１８ＭＨｚ）のパルス信号でサンプリングし、後でスムージングすると、２０ＭＨｚ−１８ＭＨｚ＝２ＭＨｚ  の正弦波信号に再現されることになる。２ＭＨｚの信号であると、１０ＭｓｐｓのＡＤ変換器でもって解析することが可能となる。但し、この場合に、２０ＭＨｚの信号は繰り返し信号でなくては再現できない。
【０００６】
図９には、繰り返し周波数１０ＭＨｚ（周期：１００ｎｓ）の台形波の立ち上がり特性を測定する原理図を示す。立ち上がり波形は、少なくとも１ｎｓおきにデータをサンプリングしたい。１ｎｓサンプリングをするには、そのままでは１Ｇｓｐｓの変換スピードを持つＡＤ変換器が必要である。１０ＭｓｐｓのＡＤ変換器で波形データを取るにはサンプラを用いる。図９（Ａ）に示すように、原波形は周期１００ｎｓ（１／１０ＭＨｚ）であり、サンプルパルスの周期を１０１ｎｓとすると、１ｎｓずれているので１波形毎にサンプルされるデータは、１ｎｓ遅れている。よって、１０１ｎｓステップの出力データは、等価的に１ｎｓステップの波形データとして測定することができる。つまり、初めにαのデータを取り、次に１ｎｓずらしてβのデータを取る。続いてγ、δ、…、κ、とデータを取ると、図９（Ｂ）に示すように、１ｎｓステップのデータが再現できる。この１ｎｓを等価サンプリング周期という。このようにしてサンプラを用い、１０ＭｓｐｓのＡＤ変換器で台形波の立ち上がり特性を１ｎｓステップで測定することができる。
【０００７】
【発明が解決しようとする課題】
前述のサンプリング・デジタイザを用いて、例えば、数１００ＭＨｚ程度の高周波の正弦波を発生するＤＡＣ（デジタル・アナログ変換器）の出力波形のリニアリティを高速にチェックしたい場合がある。例えば、アナログ半導体試験装置においては、アナログＩＣやアナログ・デジタル混在ＩＣのＤＵＴ（被試験デバイス）の試験を行うので、ＤＡＣとサンプリング・デジタイザを搭載し、ＤＵＴに数１００ＭＨｚのアナログ信号を与え、その応答信号をデジタイズして試験するので、試験の前にＤＡＣの出力信号のチェックを行っている。
【０００８】
ＤＡＣが発生する高周波信号のリニアリティを高速にテストするためには最小限のデジタル値のデータでテスト信号を発生させ、サンプリング・デジタイザで出力信号をチェックしたい。そこで、ＤＡＣでは正弦波を発生する４ポイントのデジタル値のデータでテスト信号を発生させることとする。
図５（Ａ）に、ＤＡＣで４点のデータで正弦波を発生させる説明図を示す。発生させたい正弦波は点線で示すＸである。データは、▲１▼、▲２▼、▲３▼、▲４▼、の４点の繰り返しデータである。例えば、▲１▼のデータに（７７７）を、▲２▼のデータに（ＦＦＦ）を、▲３▼のデータに（７７７）を、▲４▼のデータを（０００）として、このデータを繰り返すと、ＤＡＣは実線で示すＹの矩形波を発生する。このＹの波形をローパス・フィルタに通すことによりＸの正弦波を得ることができる。データ数が４ポイントで１波形を構成できるので、１，０２４ポイントで２５６波形を出力させることができる。
【０００９】
図５（Ｂ）に、ＤＡＣの出力信号のリニアリティを高速にテストするための望ましい波形を示す。高速に正確にテストするために、例えば、データ値を図５（Ａ）に比して、１／４周期毎に正弦波のメモリ・データのＬＳＢ（最小ビット値）を１づつ増減して信号を発生させたい。１周期毎にＬＳＢを増減してもよいが、高速測定のために１／４周期毎とした方が高速になる。従って、ＤＡＣのデータ値は、例えば、▲１▼のデータを（７７７）とすると、▲２▼のデータを（ＦＦＥ）に、▲３▼のデータを（７７９）に、▲４▼のデータを（００３）とし、続いて▲５▼のデータに（７７３）を、▲６▼のデータに（ＦＦＡ）を、▲７▼にデータに（７７Ｄ）を、▲８▼のデータを（００７）として連続して発生させる。よって、図５（Ｂ）に示すように、図５（Ａ）より１／４周期毎にＬＳＢを１ビット増減した波形が発生される。
【００１０】
図４に、１周波４ビットでＬＳＢを１ビットずつ増減させて発生させた繰り返し周波数、約１００ＭＨｚのＤＡＣの出力波形をμｓ（１０-6ｓ）オーダで示す。これをｎｓ（１０-9ｓ）オーダに拡大した波形は、図３に示す波形となる。
図３に示すように、ｎｓオーダで図４のμｓオーダの波形を拡大すると、台形波形となっている。この波形をｎｓオーダの等価サンプリング周期でサンプリングすると、○印の点の電圧レベルを測定することになり、この全ての測定点のデータをメモリさせ、処理することになる。前述したように、測定に必要な電圧レベルは、一定電圧となっている●印の点のみである。
【００１１】
デジタイザ３の出力信号を処理する処理器４では、入力するデータを全てメモリして演算を行うが、不要なデータを全てメモりすることは記憶器のロスになり、その後の演算にも支障を生じることがある。
この発明は、ＤＡＣのテスト信号の周期とサンプリング・デジタイザのサンプリング信号の関連を考慮して、図３に示す必要な●印のみのデータをメモリして処理するサンプリング・デジタイザを提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、この発明は図３に示すＤＡＣの発生するテスト信号の周期と等価サンプリング周期の関係式を求め、サンプリング・クロック発生器からデジタイザに送られてくるサンプルパルスを間引きして、●印のみのデータをデジタイズするようにする。
【００１３】
図３に示すように、測定したい電圧は●印の点の電圧である。そこで、●印と●印との間隔をテスト周期としてＴＤと表現する。等価サンプリング周期は○印と○印との間隔でありＴＳと表現する。すると、間引き数Ｎは、
Ｎ＝（ＴＤ／ＴＳ）−１  …式（１）
となる。周期ＴＤと等価サンプリング周期ＴＳは設定諸元で決まるので既知である。ＤＡＣとサンプラのサンプリング・クロック発生器を共用すると、測定すべき●印のタイミングは容易に設定できる。よって、間引き回路をサンプリング・クロック発生器とデジタイザの間に挿入して、上式の間引き数Ｎを間引きすると、デジタイザは必要な●印のみのデータをデジタイズするようになる。間引き回路は、プログラマブル・カウンタが適切である。
【００１４】
本発明によると、被測定高周波信号を入力し、サンプルパルスによりサンプリングして低周波信号に変換しデジタイズするサンプリング・デジタイザにおいて、被測定高周波信号を入力端子より入力し、サンプリング・パルスによりサンプリングして低周波信号に変換するサンプリング・ヘッドと、前記サンプリング・ヘッドの出力アナログ信号を、デジタルデータに変換するデジタイザと、前記デジタイザの出力するデジタルデータをメモリし、演算処理する処理器と、前記サンプリング・ヘッド及び前記デジタイザを動作させるサンプル周波数を発生するサンプリング・クロック発生器と、前記サンプリング・クロック発生器からのクロックパルスを受けて、所定のパルス幅とパルス電圧を発生し、前記サンプリング・ヘッドに供給するサンプリング・パルス発生回路と、前記サンプリング・クロック発生器からのクロックパルスを受け、ＤＡＣが発生するテスト信号の周期（ＴＤ）と等価サンプリング周期（ＴＳ）とにより一定の演算を行って決められた間引き数（Ｎ）に応じたクロックパルス数ごとに、タイミング・パルスを前記デジタイザに供給する間引き回路と、を具備することを特徴とするサンプリング・デジタイザを提供する。
【００１５】
前記間引き回路は、プログラマブル・カウンタで構成されてよい。
【００１６】
【発明の実施の形態】
発明の実施の形態を実施例に基づき図面を参照して説明する。図１に本発明の一実施例の構成図を、図２に図１のタイミングチャートを示す。先ず、図１について説明する。
図１の構成と、従来の構成である図６との主な相違点は、サンプリング・クロック発生器５とデジタイザ３との間に、間引き回路２０を挿入したことである。間引き回路２０は、間引き数Ｎを自由に設定できるプログラマブル・カウンタが最も適切である。
【００１７】
ＤＡＣの出力波形のリニアリティを高速にチェックするときは、前述したように図３の波形を発生させ、間引き数Ｎを、式（１）により求めた間引き数Ｎをプログラマブル・カウンタに設定する。従って、デジタイザは必要な電圧のみをデジタイズしてメモリに記憶させたり、直接演算させることもできる。デジタイザのサンプリングのタイミングは、図３の台形波形のほぼ中央付近に設定する。これは、ＤＡＣとサンプリング・ヘッド２に供給するサンプリング・クロック発生器５を共用することにより、その位置を容易に設定することができる。
【００１８】
図２に図１の動作のタイミングチャートを示す。図２（Ａ）はサンプリング・クロック発生器５のクロック波形である。このクロック波形を、図２（Ｂ）に示すようにサンプリング・パルス発生回路６で、例えばパルス幅が１００ｐｓ〜２００ｐｓに、パルス高を±６Ｖ程度にしたサンプルパルスをサンプリング・ヘッド２に与える。サンプリング・ヘッド２は、図７に示すように、サンプルパルス入力端子１１及び１２に、それぞれ正あるいは負のサンプルパルスを入力し、入力端子１からの被測定信号をサンプリングする。図２（Ｃ）はそのサンプリングした電圧レベルを示す。
【００１９】
しかしながら、図２（Ｃ）には測定に不要な電圧レベルが多数含まれている。そこで間引き回路２０は、前述の式（１）に示す、Ｎ＝（ＴＤ／ＴＳ）−１  に基づいて不要な電圧レベルを除去する。間引き回路２０でデジタイザ３に与えるクロックパルスを図２（Ｄ）に示す。よって、図３に示す必要な電圧レベルのみデジタイザ３にサンプリング・クロックを与え、デジタイザ３はそのタイミングでＡ／Ｄ変換し、必要なデータのみを得ることができる。そのデータは図２（Ｅ）に示す電圧レベルである。
【００２０】
間引き回路２０は、前述したようにプログラマブル・カウンタが適切である。プログラマブル・カウンタは、任意に間引き数を設定できるので、どのようなテストにおいても、プログミラミングが容易である。
【００２１】
【発明の効果】
以上詳細に説明したように、この発明はＤＡＣの出力波形のリニアリティを高速にチェックするサンプリング・デジタイザについて非常に有効である。更に、この発明の効果はＤＡＣとの連携に関わらず、サンプリング・デジタイザにおける予め予測できる不要データを削除するデジタイザにおいても、メモリの数を削減し、演算を容易にさせる。この効果は実用に際して、技術的に大きな効果を発揮できる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】本発明の図１のタイミングチャートである。
【図３】本発明で測定する被測定アナログ波形の説明図である。
【図４】本発明で測定するＤＡＣの出力波形図である。
【図５】ＤＡＣで４点のデータで正弦波を発生させる説明図である。
【図６】サンプリング・デジタイザの従来からの構成図である。
【図７】サンプリング・ヘッドの構成図である。
【図８】正弦波を入力したときのサンプリングの原理図である。
【図９】台形波の繰り返し波形をサンプリングする原理図である。
【符号の説明】
１    入力端子
２    サンプリング・ヘッド
３    デジタイザ
４    処理器
５    サンプリング・クロック発生器
６    サンプリング・パルス発生回路
７    遅延回路
８    ダイオード・スイッチ
９    サンプルホールド・コンデンサ
１０    バッファ・アンプ
１１、１２    サンプルパルス入力端子
２０    間引き回路
Ｃ    コンデンサ
ｄ    ダイオード
Ｘ    正弦波
Ｙ、Ｚ    矩形波
【図１】
0003958866.tif 000002
【図２】
0003958866.tif 000003
【図３】
0003958866.tif 000004
【図４】
0003958866.tif 000005
【図５】
0003958866.tif 000006
【図６】
0003958866.tif 000007
【図７】
0003958866.tif 000008
【図８】
0003958866.tif 000009
【図９】
0003958866.tif 000010