(57)【特許請求の範囲】
【請求項１】
コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、
前記コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなるドライバＩＣと、
前記マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなるＥＡ変調素子とを有し、
前記マイクロストリップ線路を構成する信号線の端部間は直線的には形成されておらず、
前記信号線の平面形状は、９０度以上の角度で変化する箇所を有さず、その信号線の中間で狭くなる弧を有していることを特徴とする光変調装置。
【請求項２】
コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、
前記コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなるドライバＩＣと、
前記マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなるＥＡ変調素子とを有し、
前記マイクロストリップ線路を構成する信号線の端部間は直線的には形成されておらず、
前記信号線の平面形状は、９０度以上の角度で変化する箇所を有さず、その信号線の中間で滑らかに細くなっていることを特徴とする光変調装置。
【請求項３】
コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、
前記コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなるドライバＩＣと、
前記マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなるＥＡ変調素子とを有し、
前記マイクロストリップ線路を構成する信号線の端部間は直線的には形成されておらず、
前記信号線の平面形状は、９０度以上の角度で変化する箇所を有さず、中間で括れ、その括れは、信号の伝送方向に対して９０度未満の角度で幅を変化させたものであることを特徴とする光変調装置。
【請求項４】
コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、
前記コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなるドライバＩＣと、
前記マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなるＥＡ変調素子とを有し、
前記マイクロストリップ線路を構成する信号線の端部間は直線的には形成されておらず、
前記信号線の平面形状は、９０度以上の角度で変化する箇所を有さず、その信号線の中間で広くなる弧を有していることを特徴とする光変調装置。
【請求項５】
コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、
前記コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなるドライバＩＣと、
前記マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなるＥＡ変調素子とを有し、
前記マイクロストリップ線路を構成する信号線の端部間は直線的には形成されておらず、
前記信号線の平面形状は、９０度以上の角度で変化する箇所を有さず、その信号線の中間で滑らかに太くなっていることを特徴とする光変調装置。
【請求項６】
コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、
前記コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなるドライバＩＣと、
前記マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなるＥＡ変調素子とを有し、
前記マイクロストリップ線路を構成する信号線の端部間は直線的には形成されておらず、
前記信号線の平面形状は、９０度以上の角度で変化する箇所を有さず、中間で広くなっており、その広がりの幅は、信号の伝送方向に対して９０度未満の角度で滑らかに幅を変化させたものであることを特徴とする光変調装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、値の異なる入・出力インピーダンスを備えた機能部品間を伝送線路基板で接続した構造を有する光変調装置に関する。
【０００２】
【従来の技術】
従来の２つの異なる入出力インピーダンスを有する機能部品を伝送線路基板で接続した構造を有する光変調装置の多くは、伝送周波数が１ＧＨｚ以下を対象としていたので、インピーダンスマッチングが考慮されていない５０Ω系と称されるような基準インピーダンス系に基づいて設計された直線的な伝送線路基板を用いていた。
しかし、１０ｂｐｓや４０ｂｐｓなどの１ＧＨｚ以上の高周波数伝送を行おうとすると、インピーダンスマッチングをとるために伝送線路の形状を変化させる必要がある。このインピーダンスマッチングをとる従来の方法として、（１）誘電体の厚み又は比誘電率を変える方法、（２）信号線層の線幅を全体に渡って細くする方法、（３）信号線路の形状の一部を変更する方法がある。
【０００３】
この（３）の手法が記載された文献に、特開平７−１０６７５９号公報がある。この文献には、２つのデバイスの間に接続されているマイクロストリップ線路の薄膜多層基板であって、その信号線の形状を信号線の全体又は一部で変化させ、当該変化に応じてインピーダンスを変えるようにしたものが記載され、該公報の図２にはその中央部の幅を短形にへこませた（幅が狭い）２つの線路幅を有する構造が、図４には中央部の厚みが短形のへこんだ（厚みが薄い）２つの線路厚みを有する構造が記載され、図３には線路幅を直線的に変更させた構造が記載されている。
【０００４】
【発明が解決しようとする課題】
従来技術の伝送線路の形状は、機能部品の周波数特性に応じた配慮がなされていなかった。特に、変調素子とその変調素子に印加するドライバＩＣとの間に配置される場合、コプレーナ構造とマイクロストリップ構造の双方の構造を有する伝送線路基板を用いるが、それらの境界の構造やマイクロストリップの構造に対してドライバＩＣから印加される１GHｚ以上の周波数の信号電圧に対するインピーダンスマッチングをとりながら、反射に起因する伝送効率の低下を抑制することについては考慮されていなかった。
【０００５】
つまり、前述の公報に記載された図２や図４の構造とコプレーナ構造とを組み合わせた構造を用い、その出力インピーダンスと入力インピーダンスの異なる機能部品を接続して、高周波数帯域の信号を伝達した場合には、伝送線路内や機能部品との接続領域で反射が生じ、１GHｚ以上での伝送効率が低下していた。
また、該図３のような直線的に変化させるような場合でも、１GHｚ以上の高周波信号を伝送する場合には、反射が生じ、伝送効率が低くなっていた。
【０００６】
つまり、本発明の目的は、１GHｚ以上の高周波帯域、特に３７ＧＨｚ〜８０GHｚ帯域又は１GHｚ以上２３ＧＨｚ以下帯域に応じた伝送線路の構造を提供することにより、それらの周波数帯域での伝送効率を向上させることにある。
【０００７】
【課題を解決するための手段】
本発明の一つの態様に、コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなる構成と、マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなる構成とを有し、マイクロストリップ線路を構成する信号線の平面形状に滑らかな括れであって、その括れの幅が前記信号線の２つの端部を構成する幅の平均よりも狭いことを特徴とする光変調装置がある。なお、ここでいう幅とは信号線の延伸方向に対して垂直（又は基板の入力辺に対して平行）の最短距離とする。
【０００８】
このように光変調装置に備えた伝送線路基板の伝送線路を構成するマイクロストリップ線路に括れを持たせることで、１ＧＨｚ〜２３ＧＨｚの周波数信号を伝送しても、伝送線路内部又はその接続部における反射を抑えながらインピーダンスマッチングを行うことができるので、伝送効率を向上させることができる。
また、滑らかな括れとして、弧状又は直線の傾きを９０度未満で徐如に変化させた形状とする。
【０００９】
また、他の態様として、コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなる構成と、マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなる構成とを有し、マイクロストリップ線路を構成する信号線の平面形状が、弧で形成されているか又は９０度未満の角度で変化させた突出部を有し、その突起部の幅が前記信号線の２つの端部を構成する幅の平均のよりも広いことを特徴とする光変調装置がある。
【００１０】
この場合、３７ＧＨｚ〜８０ＧＨｚの周波数伝送を行う場合に、伝送線路内部又はその接続部における反射を抑えながらインピーダンスマッチングを行うことができるので、伝送効率を向上させることができる。
【００１１】
また、他の態様として、コプレーナ線路及びマイクロストリップ線路とを備えた伝送線路基板と、コプレーナ線路に接続され、周波数に比例して入力インピーダンスが大きくなる構成と、前記マイクロストリップ線路に接続され、周波数に反比例して出力インピーダンスが小さくなる構成とを有し、前記マイクロストリップ線路を構成するインピーダンスを入力インピーダンスと近似させた部分ｚ１と出力インピーダンスに近似させた部分ｚ３の関係が、ｚ１＞ｚ２＞ｚ３かつｚ２＞（ｚ１＋ｚ３）／２と、ｚ１＞ｚ３＞ｚ２と、ｚ２＞ｚ１＞ｚ３かつｚ２＞（ｚ１＋ｚ３）／２と、ｚ１＞ｚ２＞ｚ３かつｚ２＜（ｚ１＋ｚ３）／２のいずれかの関係を満たすことを特徴とする光変調装置がある。
これらの関係を満たす構造を採用すると１ＧＨｚ以上の周波数での伝送効率が向上する。
【００１２】
特に、ｚ１＞ｚ２＞ｚ３かつｚ２＞（ｚ１＋ｚ３）／２と、ｚ２＞ｚ１＞ｚ３かつｚ２＞（ｚ１＋ｚ３）／２のいずれかの関係を満たす場合には、図２０にあるように１ＧＨｚ〜２３ＧＨｚの高周波帯域での伝送効率を向上させることができる。
また、ｚ１＞ｚ３＞ｚ２、又はｚ１＞ｚ２＞ｚ３かつｚ２＜（ｚ１＋ｚ３）／２の関係を満たす場合には、図２０にあるように３７ＧＨｚ〜８０ＧＨｚの周波数帯域での伝送効率を向上させることができる。
【００１３】
なお、この条件を実現する構造としては、前述の信号線の幅の増減により実現することがエッチングプロセス上好ましいが、厚み方向で条件を満たすように形成しても形成することができる。
【００１４】
【発明の実施の形態】
本発明を用いた光変調装置の断面構造を図２１に示す。
【００１５】
この光変調装置は、光ファイバを通過してきた光を変調素子に印加した電圧で変調する機能を有するものである。変調素子（ＥＡ素子）に印加される電圧が駆動半導体チップ（ドライバＩＣ）で制御され、所望の周波数の信号として伝送されている。
【００１６】
この変調素子及びドライバＩＣを中心する斜視図が図２２である。ドライバＩＣから印加された電圧は伝送線路が形成されている伝送線路基板を介して変調素子、さらにその先の終端抵抗まで伝えられる。
ドライバＩＣは、パッケージの筐体底面（ＰＫＧ底面）上にはんだで固定された高熱導電性のベース基板に接合されている。伝送線路基板は、ペルチェクーラの上の基板に接合され、そのペルチェクーラーははんだでＰＫＧ底面上に固定されている。変調素子と終端抵抗も、伝送線路基板と同様にペルチェクーラー上に固定された基板に形成されている。
ドライバＩＣと伝送線路はリボンワイヤにより接続されている。また、変調素子と伝送線路、変調素子と終端抵抗はワイヤーボンディング又はリボンワイヤにより接続されている。
【００１７】
なお、本態様に用いたドライバＩＣは、周波数の増加に伴ってインピーダンスが小さくなる素子であり図２３のスミスチャートのようなインピーダンスー周波数特性を有している。また、変調素子は、周波数の増加に伴ってインピーダンスが大きく素子であり、図２４のスミスチャートのようなインピーダンスー周波数特性を有している。
【００１８】
上記構造の伝送線路基板を図１の斜視図でさらに詳細に説明する。
この伝送線路基板は、誘電体（白地領域）、誘電体の上層に形成された信号線１０４、誘電体の下面全体に広がる下層グランド層とこの下層にスルーホールで接続されつつ信号線１０４を挟み込んでいる上層グランド層の2層で構成されたグランド層１０３で構成されている。信号線１０４及び上層グランド層１０３は誘電体の上方に金属層を形成し、その金属層をエッチングすることにより、テーパを備えた図１の形状に加工されたものである。
【００１９】
この伝送線路基板の構造を二つに分けると、コプレーナ線路構造１０１と、マイクロストリップ線路構造１０２とに分けることができる。
コプレーナ線路構造１０１は、上層及び下層のグランド層、グランド層の上方に誘電体を介し、上層のグランド層で信号線１０４の両サイドを、誘電体を介して挟み込むようにした信号線１０４を有する構造で、信号線１０４及び上層のグランド層１０３のそれぞれがリボンワイヤを介してドライバＩＣの信号端子とグランド層端子に接続されている。接続されるドライバＩＣとのインピーダンスマッチング及びマイクロストリップ線路構造とのインピーダンスマッチングを実現するために、上部グランド層の領域を徐如に狭くなり、信号線１０４の幅が徐如に広くなっている。
【００２０】
マイクロストリップ線路構造１０２は、下層のグランド層１０３の上に誘電体を介して配置され、上層グランド層が信号線１０４の延伸方向に対して左右に上層グランド層が配置されていない領域の構造である。
このマイクロストリップ線路を構成する信号線は、コプレーナ線路とマイクロストリップ線路との境界（変換部）で最も幅が広くなっており、その後出力端に向かってマイクロストリップ線路の幅が一旦段階的に狭くなり、その先では一転広くなっている。このように、信号線路の形状を信号の伝送方向に対して鋭角に変化させ、９０度以上変化させずに幅を変化させている。従って、高周波信号の反射の原因となる極端な凹凸をないので、高周波数の反射を抑制できている。
【００２１】
なお、この幅の連続的な変化は、図１のように誘電体の見える領域が多角形の一部を構成するように徐如に角度を変えることにより増減させる構造のほか、弧を描くように構成することでも実現できている。
【００２２】
また、図１９（伝送線路の周波数−利得Ｓ２１特性シミュレーション用等価回路モデルを示す図である。）のように伝送線路のインピーダンスを仮想的にｚ１、ｚ２、ｚ３に分割し、インピーダンスの異なる機能部品を接続した等価回路と考えた場合に、伝送線路基板のインピーダンスをz1>z2>z3,z2<(z1+z3)/2を満たす構造としているので、図２０（伝送線路の周波数−利得Ｓ２１特性シミュレーション結果を示すである。）からわかるように，マイクロストリップ線路の端部間が直線的に形成されている場合（z2=(z1+z3)/2）に比べて、１ＧＨｚ〜２３ＧＨｚの高周波側で高い利得Ｓ２１を得られている。なお、ここでいうｚ１は、コプレーナ線路の入力端におけるインピーダンスでドライバＩＣのインピーダンスに近似させた値である。また、ｚ３は、マイクロストリップ線路の出力端におけるインピーダンスで、ＥＡ素子のインピーダンスに近似させた値である。さらに、ｚ２は、ｚ１、ｚ３の間に挟まれたインピーダンスの値とする。
【００２３】
次に、高周波に対応した伝送線路基板の他の構造について説明する。
図２に，インピーダンス変換マイクロストリップ線路の参考例を示す。ここでは，入力端２０１におけるマイクロストリップ線路の特性インピーダンスは，線幅が狭いことから，インダクタンスＬが大きく，キャパシタンスＣが小さいため特性インピーダンスＺ（＝√｛Ｌ／Ｃ｝）が大きいことがわかる。これに対し，出力端は線幅が広いために逆に特性インピーダンスが小さいことがわかる。この間の線路部分は，反射を最小限に抑えるために，連続的になめらかな変化をすることが要求され，特性インピーダンスの大きなものから小さなものへ接続する線路の形状はこのようになる。また，特性インピーダンスの小さなものから大きなものへ接続する線路は，この線路の入出力端を入れ替えた形状になり，特性インピーダンスが同じもの同士を接続する場合は，この入出力端，および途中の線路幅は一定である。
【００２４】
図３に、高周波に対応したマイクロストリップ線路基板の構造の一例を示す。この構造では、信号線を直線的に変化させずに、中央で信号線の幅を広くした線路幅広部３０１を設けることでマイクロストリップ線路の中間部分Ｚ２の特性インピーダンスを低くしている。
図３の構造を、図１９の等価回路で考えた場合、伝送線路基板１９０２のそれぞれのインピーダンスを考えると、z1>z2>z3,z2<(z1+z3)/2となるので、図２０（マイクロストリップ伝送線路の信号線幅毎にグラフ化した伝送線路の周波数−利得Ｓ２１特性シュミレーション結果）からわかるように，マイクロストリップ線路の端部間が直線的に形成されている場合（z2=(z1+z3)/2）に比べて，３７ＧＨｚ以上の高周波側で高い利得Ｓ２１を得ることができる。つまり、図３のような、伝送線路の中央が広く形成された伝送線路基板にすることにより、上記条件を満たすようになるので、３７ＧＨｚ以上８０ＧＨｚ以下の高周波伝送特性が向上することがわかる。
【００２５】
図４に他のマイクロストリップ線路の構造を示す。
この構造では，信号線の幅が途中で狭まっている領域（線路幅細部４０１）を有するので、マイクロストリップ線路の中間部分Ｚ２の特性インピーダンスが高くなっている。この伝送線路基板を、図１９に示す等価回路を用いて考えると，z1>z2>z3,z2>(z1+z3)/2となり、図２０の計算結果からわかるように、マイクロストリップ線路の端部間が直線的に形成されている場合（z2=(z1+z3)/2）に比べて、１ＧＨｚ以上２３ＧＨｚ以下の高周波で高い利得S21を得ることができる。つまり、図４のように伝送線路の中央が広く形成された伝送線路基板とすることで、条件条件を満たすようになり、１ＧＨｚ以上２３ＧＨｚ以下の伝送に用いると伝送特性が向上する。
【００２６】
図５に示す基板は，線路幅平均よりも両端部の幅を広くし、中央部を狭く形成したもので、z2>z1>z3,z2>(z1+z3)/2の条件を満たす伝送線路構造である。従って、図４の構造と同様に１GHｚ以上２３ＧＨｚ以下で高い利得S21得ることができる。
【００２７】
図６に示す基板は，線路幅平均よりも両端部の幅を狭くし、中央部を広く形成したものでz1>z3>z2、z2<(z1+z3)/2の条件となる伝送線路構造である。従って、図３の構造と同様に３７ＧＨｚ以上８０ＧＨｚ以下に示す高周波で高い利得S21を得ることができる。
【００２８】
図７に示す基板は，入出力端の一方がコプレーナ線路で構成されるため，コプレーナ部７０１とマイクロストリップ部７０２を併せ持つ参考例である。
【００２９】
図８に示す基板は、マイクロストリップ線路を構成する信号線の中央部の線幅を広くした線路幅広部３０１を設けることで、マイクロストリップ線路の中間部分の特性インピーダンスを低くしたものである。この基板を，図１９に示す等価回路を用いて考えると，z1>z2>z3,z2<(z1+z3)/2となり、図２０の計算結果からわかるように、図７の基板を用いた場合（z2=(z1+z3)/2）に比べて、３７ＧＨｚ以上８０ＧＨｚ以下で高い利得S21を得ることができる。
【００３０】
図９では，図４の端部の一方にコプレーナ線路に適用したものである。この基板を，図１９に示す等価回路を用いて考えると，z1>z2>z3,z2>(z1+z3)/2となり，図２０の計算結果からわかるように，図８の基板を用いた場合（z2=(z1+z3)/2）に比べて，１ＧＨｚ以上２３ＧＨｚ以下で高い利得S21を得ることができる。
【００３１】
図１０に示す基板は，図５の端部の一方にコプレーナ線路に適用したものである。z2>z1>z3の条件となるので、１ＧＨｚ以上２３ＧＨｚ以下で高い利得S21を得ることができる。
【００３２】
図１１に示す基板は，図６の端部の一方にコプレーナ線路に適用したものである。z1>z3>z2の条件となるので、高周波で高い利得S21を得ることができる。
【００３３】
図１２に示す基板は、入出力端の両端がコプレーナ線路で構成されるが、伝送特性劣化を防ぐため、コプレーナ部７０１の間にマイクロストリップ部７０２を併せ持つ参考例である。
【００３４】
図１３に示す基板は、図３の入出力端がコプレーナ線路で構成されている。図１９に示す等価回路を用いて考えると，z1>z2>z3,z2<(z1+z3)/2となる。従って、図２０の計算結果からわかるように、図１３の基板を用いた場合（z2=(z1+z3)/2）に比べて，３７ＧＨｚ以上８０ＧＨｚ以下で高い利得S21を得ることができる。
【００３５】
図１４に示す基板は，図４の入出力端がコプレーナ線路で構成されている。図１９に示す等価回路を用いて考えると，z1>z2>z3,z2>(z1+z3)/2となる。従って、図２０の計算結果からわかるように、図１２の基板を用いた場合（z2=(z1+z3)/2）に比べて、１ＧＨｚ以上２３ＧＨｚ以下で高い利得S21を得ることができる。
【００３６】
図１５に示す基板は、図５に示す伝送線路基板の出力端をコプレーナ構造にしたものである。z2>z1>z3の条件となるもので、図１２の基板を用いた場合に比べて、１ＧＨｚ以上２３ＧＨｚ以下で高い利得S21を有する。
【００３７】
図１６に示す基板は，図５に示す伝送線路基板の出力端をコプレーナ構造にしたものである。z1>z3>z2の条件となるもので、３７ＧＨｚ以上８０ＧＨｚ以下で高い利得S21を有する。
【００３８】
上記図７〜１６におけるコプレーナ部のコプレーナ−マイクロストリップ変換部分は、図１７に示すようにグランド層１０３に挟まれた信号線１０４は、コプレーナ部分において等幅線路１７０１を用いて、線路の特性インピーダンスを連続的に高める構造を用いても良い。
【００３９】
また、図１８に示すようにグランド層１０３に挟まれた信号線１０４は、コプレーナ部分においてグランド層１０３の間隔が広がるにつれて、インピーダンス線幅変換部１８０１を用いて信号線１０４の線幅を広くし、コプレーナ区間におけるインピーダンスを一定にしたり、所望のインピーダンスに変換したりしても良い。
【００４０】
なお、図示はしていないが、これまでの態様における機能部品のインピーダンス特性が、逆の関係になる場合、この信号線の入出力配置を入れ替える。つまり、周波数に比例してインピーダンスが増加する構造が出力側に配置され、周波数に反比例してインピーダンスが減少する構造が入力側に配置された場合、信号線路の入出力端を入れ替えた形状にする。
【００４１】
【発明の効果】
本発明によれば、１GHｚ以上の高周波の信号伝送特性を向上させることができる。
【図面の簡単な説明】
【図１】  本発明のフィルタ型伝送線路基板を示す図である。
【図２】  参考例であるマイクロストリップ線路基板を示す図である。
【図３】  幅広型フィルタ型伝送線路基板を示す図である。
【図４】  幅細型フィルタ型伝送線路基板を示す図である。
【図５】  凹型フィルタ型伝送線路基板を示す図である。
【図６】  凸型フィルタ型伝送線路基板を示す図である。
【図７】  コプレーナ−マイクロストリップ変換インピーダンス変換基板を示す図である。
【図８】  幅広型コプレーナ−マイクロストリップ変換フィルタ型伝送線路基板を示す図である。
【図９】  幅細型コプレーナ−マイクロストリップ変換フィルタ型伝送線路基板を示す図である。
【図１０】  凹型コプレーナ−マイクロストリップ変換フィルタ型伝送線路基板を示す図である。
【図１１】  凸型コプレーナ−マイクロストリップ変換フィルタ型伝送線路基板を示す図である。
【図１２】  CPW-MSL-CPW変換インピーダンス変換基板を示す図である。
【図１３】  幅広型CPW-MSL-CPW変換フィルタ型伝送線路基板を示す図である。
【図１４】  幅細型CPW-MSL-CPW変換フィルタ型伝送線路基板を示す図である。
【図１５】  凹型CPW-MSL-CPW変換フィルタ型伝送線路基板を示す図である。
【図１６】  凸型CPW-MSL-CPW変換フィルタ型伝送線路基板を示す図である。
【図１７】  CPW-MSL等幅線路変換を示す図である。
【図１８】  CPW-MSLインピーダンス線幅変換を示す図である。
【図１９】  伝送線路の周波数−利得Ｓ２１特性シミュレーション用等価回路モデルを示す図である。
【図２０】  伝送線路の周波数−利得Ｓ２１特性シミュレーション結果を示す図である。
【図２１】  本発明が適用される光変調装置の断面図である。
【図２２】  図２１の変調素子近傍周辺の接続構造を示す斜視図である。
【図２３】  図２１の光変調装置に適用したドライバのスミスチャートである。
【図２４】  図２１の光変調装置に適用した変調素子のスミスチャートである。
【符号の説明】
１０１…コプレーナ線路、１０２…マイクロストリップ線路、１０３…グランド層（上層及び下層）、１０４…信号線、１０５…基板（伝送線路基板）、２０１…入力端、２０２…出力端、２０３…線路幅平均、３０１…線路幅広部、３０２…直線結合幅、４０１…線路幅細部、７０１…コプレーナ部、７０２…マイクロストリップ部、１７０１…等幅線路、１８０１…インピーダンス線幅変換部。
【図１】
0003936858.tif 000002
【図２】
0003936858.tif 000003
【図３】
0003936858.tif 000004
【図４】
0003936858.tif 000005
【図５】
0003936858.tif 000006
【図６】
0003936858.tif 000007
【図７】
0003936858.tif 000008
【図８】
0003936858.tif 000009
【図９】
0003936858.tif 000010
【図１０】
0003936858.tif 000011
【図１１】
0003936858.tif 000012
【図１２】
0003936858.tif 000013
【図１３】
0003936858.tif 000014
【図１４】
0003936858.tif 000015
【図１５】
0003936858.tif 000016
【図１６】
0003936858.tif 000017
【図１７】
0003936858.tif 000018
【図１８】
0003936858.tif 000019
【図１９】
0003936858.tif 000020
【図２０】
0003936858.tif 000021
【図２１】
0003936858.tif 000022
【図２２】
0003936858.tif 000023
【図２３】
0003936858.tif 000024
【図２４】
0003936858.tif 000025