(57)【特許請求の範囲】
【請求項１】
ダマシン製造プロセスにより製造される半導体デバイスであって、
ａ．トレンチ内部に形成された導電性相互接続を備える第１絶縁層、及び
ｂ．前記第1絶縁層上に形成され、トレンチ内部に形成されたキャパシタ、該トレンチから水平方向に所定の距離を置いて該トレンチに隣接して形成されたバイアホール内に金属を充填してなるバイア、及び該キャパシタと該バイアとを接続するストラップ・コンタクトを有する第２絶縁層、
を含み、
前記ストラップ・コンタクトは、前記キャパシタのトレンチ内壁を覆って形成された該キャパシタのボトム・プレートの前記バイア側の側壁上端と、前記バイアの前記キャパシタ側の上端との間に、前記所定の距離だけ延びて備えられ、
前記バイアは、前記導電性相互接続の上に位置し、当該バイアの底面で前記導電性相互接続に接続され、これにより、前記キャパシタの前記ボトム・プレートが前記導電性相互接続と接続され、
前記ストラップ・コンタクトは、ダマシン製造プロセス中の前記バイアに充填された前記金属の平坦化工程において、該平坦化を停止するための、金属、金属窒化物、及び金属ケイ化物からなる群より選ばれる物質からなる層の一部である、
ことを特徴とする半導体デバイス。
【請求項２】
ダマシン製造プロセスにより製造される半導体デバイスであって、
ａ．トレンチ内部に形成された導電性相互接続を備える第１絶縁層、
ｂ．前記第1絶縁層上に形成され、トレンチ内部に形成されたキャパシタ、該トレンチから水平方向に所定の距離を置いて該トレンチに隣接して形成されたバイアホール内に金属を充填してなるバイア、及び該キャパシタと該バイアとを接続するストラップ・コンタクトを有する第２絶縁層、及び
ｃ．前記第２絶縁層上に形成され、２つのバイアと、該２つのバイアをそれらの上部で接続する水平方向に延びる接続部分からなる逆U字型相互接続を有する第３絶縁層と、
を含み、
前記ストラップ・コンタクトは、前記キャパシタのトレンチ内壁を覆って形成された該キャパシタのボトム・プレートの前記バイア側の側壁上端から、前記所定の距離よりも短い距離だけ延びて備えられ、その上面が前記逆U字型相互接続の前記２つのバイアのうちの前記キャパシタにより近い方の一のバイアの底面と接続され、
前記U字型相互接続の前記２つのバイアのうちの残りの一のバイアの底面は、前記第２絶縁層の前記バイアの上面の一部と接続され、前記バイアは当該バイアの底面で前記導電性相互接続に接続され、これにより、前記キャパシタの前記ボトム・プレートが前記導電性相互接続と接続され、
前記第１層の前記バイアの上面の残りの部分と前記ストラップ・コンタクトとの間には絶縁層が備えられ、
前記ストラップ・コンタクトは、ダマシン製造プロセス中の前記バイアに充填された前記金属の金属平坦化工程において、平坦化を停止するための、金属、金属窒化物、及び金属ケイ化物からなる群より選ばれる物質からなる層の一部であることを特徴とする半導体デバイス。
【請求項３】
前記キャパシタが、前記ボトム・プレートと、
前記ボトム・プレートの上方に配置された誘電層と、
前記誘電層の上方に配置されたトップ・プレートと
を備える、請求項１または２記載の半導体デバイス。
【請求項４】
前記第２絶縁層中のバイアが、側壁及び底面を覆うライナを備え、前記ストラップ・コンタクトが前記ライナの上端に接続されている請求項１または３記載の半導体デバイス。
【請求項５】
前記第２絶縁層中のバイアが、側壁及び底面を覆うライナを備え、前記他方のバイアの底面が前記ライナの上端に接続されている請求項２または３記載の半導体デバイス。
【請求項６】
前記ストラップ・コンタクトが、前記ボトム・プレートと共通の層から形成された、請求項１〜５のいずれか１項記載の半導体デバイス。
【請求項７】
さらに、前記ライナが前記共通の層から形成された、請求項６記載の半導体デバイス。
【請求項８】
前記キャパシタが、前記誘電層と、前記トップ・プレートとの間に前記ボトム・プレートと同じ物質から構成されたバリア層をさらに含む、請求項１〜７のいずれか１項記載の半導体デバイス。
【請求項９】
前記導電性相互接続を構成する金属及び前記第２絶縁層中のビアに充填された金属が銅であり、前記平坦化を停止する作用を有する物質がタンタルである、請求項１〜８のいずれか１項記載の半導体デバイス。
【請求項１０】
ダマシン製造プロセスにより半導体デバイスを製造する方法において、
１）トレンチの中に形成された導電性相互接続を備える第１絶縁層を用意する段階
２）該第１絶縁層上に第２絶縁層を形成し、該第２絶縁層中にキャパシタ形成用のトレンチと、該トレンチと所定の距離を置いて隣接し且つ前記導電性相互接続の上部に位置するバイアホールを画定する段階、
３）第２絶縁層の上面、前記トレンチの内部、及び前記バイアホールの内部に、金属、金属窒化物、及び金属ケイ化物からなる群より選ばれる物質からなる第１導電性層を付着させる段階、
４）前記第１導電性層の上に、金属を、前記トレンチ及び前記バイアホールに充填し、さらに前記第２絶縁層の上面全面を覆うように付着する段階、
５）前記付着された金属を平坦化する段階であって、ここで、該平坦化は前記第１導電性層で停止される、段階
６）前記トレンチから前記金属を除去する段階、
７）前記トレンチの上面、前記トレンチと前記バイアとの間、及び前記バイア上面の前記第１導電性層上に誘電体層を付着する段階、
８）前記誘電体層上に、前記第１導電性層と同じ物質からなる第２導電性層を付着する段階、
９）前記第２導電性層の上に、金属を、前記トレンチに充填し、さらに前記第２絶縁層の上面全面を覆うように付着する段階、
１０）段階９で付着された金属を平坦化して、トレンチ内にのみ残す段階であって、ここで、該平坦化は前記第２導電性層で停止される、段階、
１１）前記金属で覆われていない部分の前記第２導電性層を除去する段階、
を含み、
前記トレンチ内の前記第１導電性層は、キャパシタのボトム・プレートを構成し、さらに、前記トレンチと前記バイアの間及び前記バイア内を前記バイアの底面迄延びる前記第１導電性層の部分は、前記ボトム・プレートを前記導電性相互接続に接続する作用を有する、
ことを特徴とする方法。
【請求項１１】
前記バイアに充填される金属が銅であり、第１導電性層及び第２導電性層を構成する物質がタンタルである、請求項１０記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ上のメタライゼーション層におけるキャパシタの製造に関し、詳細には、半導体ウェハ上の隣接する回路に金属キャパシタを相互接続する構造を形成する段階を含む銅デュアル・ダマシン製造プロセスの一部として製造された金属キャパシタ、および折畳み構成を有する金属キャパシタに関する。
【０００２】
【従来の技術】
チップのフロント・エンド・オブ・ザ・ライン（ＦＥＯＬ）構成要素が次第に小型化、多数化、複雑化および高速化するにつれ、バック・エンド・オブ・ザ・ライン（ＢＥＯＬ）層の数は増加した。ＦＥＯＬデバイスの小型化、高密度化のため、ＢＥＯＬ層中の相互接続線の幅、したがって断面積は狭められた。しかし、このような断面積の低減によって、これまで使用されてきたアルミニウム線の抵抗は高いものとなった。そのため最近では、ＢＥＯＬプロセスに抵抗の低い銅を使用する動きが起こっている。銅の使用に伴って、銅デュアル・ダマシン製造技法に基づく全く新しい製造技術を採用する必要が生じた。このような進展に関連して、銅がもたらす速度向上の好機を生かそうと、以前は半導体チップのパッケージング中に置かれていた受動回路部品、例えば減結合キャパシタをチップ上に直に含めたいとする要望が起こった。
【０００３】
新しいデュアル・ダマシン金属製造プロセスの文脈でのキャパシタの製造にはある種の難しい問題がある。使用可能な空間または「フットプリント」に所望のキャパシタンスを有するキャパシタを形成することは問題を含む。さらに、周知のデュアル・ダマシン製造プロセスでキャパシタを製作するのに使用される材料からなるバイアの深さ、幅および傾斜の変動に起因する受け入れがたいキャパシタンスの変動を回避するために、反応性イオンエッチング（ＲＩＥ）の選択性を十分に制御することは難しく、これに関連したプロセス制御の問題も生じる。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、銅デュアルまたはシングル・ダマシン製造プロセスの一部として、チップ上に金属キャパシタを製造する方法を提供することにある。
【０００５】
本発明の他の目的は、銅デュアルまたはシングル・ダマシン製造プロセスの一部として、半導体チップ上に精密金属キャパシタを製造する方法を提供することにある。
【０００６】
本発明の他の目的は、キャパシタのボトム・プレートに対する独特のストラップ・コンタクトを有するキャパシタを提供することにある。
【０００７】
本発明の他の目的は、半導体ウェハ上の利用可能空間を最大限に使用するキャパシタ構造を提供し、これによってそのキャパシタンスを増大させることにある。
【０００８】
【課題を解決するための手段】
本発明は、これらの目的およびその他の目的を、半導体ウェハ上に製造されたキャパシタのボトム・プレートに対して、ボトム・プレートに隣接し、かつボトム・プレートから離隔した相互接続線、およびボトム・プレートを相互接続線に接続するストラップ・コンタクトを備えたコンタクトを提供することによって達成する。
【０００９】
本発明の他の態様は、半導体デバイス中のキャパシタ構造である。この構造は、トレンチおよび前記トレンチの中に形成された少なくとも２つのバイアを有する絶縁層を備える。ボトム・プレートが、前記トレンチおよび前記少なくとも２つのバイアを内張りする。前記ボトム・プレートの上方に誘電層が配置され、前記誘電層の上方にトップ・プレートが配置される。
【００１０】
本発明の他の態様は、金属相互接続レベルまで製造されたデバイスを有し、少なくとも１つのバイアおよびトレンチがその中に形成された絶縁体レベルをその上に有するウェハ上にキャパシタを形成する方法である。この方法は、（ａ）第１のバリア層を付着させる段階、（ｂ）前記バリア層の上に誘電材料を付着させる段階、（ｃ）前記誘電材料の上に第２のバリア層を付着させる段階、および（ｄ）前記第２のバリア層の上に金属導体を付着させる段階を含む。
【００１１】
本発明の他の態様は、相互接続および表面を有する金属相互接続レベルまで製造されたデバイスを有するウェハ上にキャパシタを形成する方法である。この方法は、（ａ）前記金属相互接続レベル上に上面を有する絶縁体を付着させる段階、（ｂ）前記絶縁体中に、前記相互接続と交差するバイアおよび前記バイアに隣接したトレンチを形成する段階、（ｃ）前記バイアの中および前記トレンチの中にバリア層を付着させる段階、（ｄ）前記バリア層の上方に誘電材料を付着させる段階、および（ｅ）前記誘電材料の上方に金属導体を付着させる段階を含む。
【００１２】
【発明の実施の形態】
本発明は、バック・エンド・オブ・ザ・ライン（ＢＥＯＬ）デュアル・ダマシン製造プロセスの間に製造されるキャパシタである。このキャパシタ構造の第１のバージョンは、キャパシタのボトム・プレートを周囲の回路に接続するのに使用される独特のストラップ・コンタクトを有する。第２のバージョンは、キャパシタのサイズを大きくし、これによって利用可能空間を最大限に使用してキャパシタンスを増大させる折畳み構成を有する。
【００１３】
図１〜１１に、本発明の第１のバージョンを製造する一実施形態を示す。図１に、チップ１９の金属相互接続レベル２１における最初の製造を示す。金属相互接続レベル２１は、金属相互接続２３および２５が埋め込まれた絶縁体２２を含む。説明の目的上、相互接続２３および２５は銅から製作されるものとして示す。ただし、これに限定されるわけではない。代わりに、当技術分野で周知のトランジスタ、拡散、受動デバイス、ローカル相互接続、コンタクトなどをレベル２１に製造することができる。図２に、金属相互接続レベル２１上への平面誘電層２７の形成を示す。層２７は、銅拡散バリアの働きをする、約１０〜５０ｎｍの厚さに付着させた窒化物、例えばＳｉＮxＨyまたは炭化物、例えばＳｉＣxＨyから製作されることが好ましい。層２７が必要となるのは、相互接続２３および２５が銅、または絶縁層２９（後述）中への拡散を防止する必要があるその他の元素を含む場合である。層２１中の相互接続、例えば２３、２５が銅、または誘電層２９への拡散を防止する必要があるその他の金属を含まない場合、層２７は任意である。
【００１４】
次いで、平面誘電層２７の上に絶縁層２９を形成する。絶縁層２９は、ＳｉＯ2、フッ化ＳｉＯ2（ＦＳＧ）、ポリアリーレンエーテル（ＰＡＥ）、エーロゲル、水素シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）およびＳｉＯxＣyＨzのうちの１種または数種の材料、あるいは低い比誘電率Ｋ、例えば２〜５の範囲の比誘電率を有する他の同種の材料から製作されることが好ましい。次の段階では、標準のフォトパターニング／エッチング・プロセスを実施して、キャパシタ・トレンチ３５を絶縁層２９中に、ワイヤ開口３７、ワイヤ／バイア３９およびバイア４０を誘電層２７および絶縁層２９中にそれぞれ画定する。このプロセスは一般に、１回のマスク／エッチング／ストリップ段階の間にトレンチ３５および開口３７を絶縁層２９の途中までエッチングし、次いで、バイア３９および４０を絶縁層２９および２７を貫通するまでエッチングする、２段階プロセスである。これらのエッチング・プロセスには一般に反応性イオン・エッチング（ＲＩＥ）が使用される。これらの段階を実施する順序は重要ではない。フォトレジストを付着させ、マスクを用いてフォト・パターニングし、フォトレジストを現像し、エッチングし、余分なフォトレジストを除去する技法は基本的なものであり、当業者にとって周知のものであるので、このプロセスが議論に上るたびに、このプロセスの全体を完全に説明することはしない。このプロセスを指示する目的には、「フォトパターニング」、「エッチング」、「マスク／エッチング／ストリップ」などの用語または同種の周知の用語を使用する。同様に、図によっては、このプロセスに使用されるいくつかの層が含まれていないことがあるが、当業者なら、それらが含まれることを容易に理解しよう。
【００１５】
次に、図３に示すように、絶縁層２９の表面、トレンチ３５の内部、開口３７の内部、およびバイア３９、４０の内部に導電性バリア層４１を付着させる。導電性バリア層４１は、物理蒸着（ＰＶＤ）を使用して付着させた高融点金属、高融点金属窒化物または高融点金属ケイ化物、好ましくはＴａ（４０ｎｍ）から製作されたライナから成る。層４１は一般に、化学蒸着（ＣＶＤ）、ＰＶＤまたはイオン化物理蒸着（ＩＰＶＤ）、あるいは導電性薄膜を付着させる当技術分野で周知のその他の方法を使用して付着させることができる。めっきした銅を主導体として使用する場合には、次に、ＰＶＤ、スパッタリングまたはその他の周知のプロセスによって厚さ５０〜１５０ｎｍの銅シード層（図示せず）を付着させる。最後に、銅シード層の上に厚い銅層４３を電気めっきする。電気めっきした銅を使用すると記述したが、本明細書に記載のキャパシタを形成するワイヤ・トレンチおよびバイアに充てんを実施する目的には、任意の導電性金属または半導体を使用することができる。
【００１６】
次いで、図４に示すように、化学機械研磨段階（ＣＭＰ）を使用して銅層４３の余分な銅をバリア層４１まで除去する。あるいは、銅エッチングを使用して銅の一部または全部を除去してもよい。好ましい実施形態では、バリア層４１がＴａ層であり、この平坦化段階をＴａ層で停止させる。これによって、キャパシタ・トレンチ３５中に銅層４３Ａが、ワイヤ／バイア３９中に銅層４３Ｂ（すなわち銅スタッド）が、ワイヤ開口３７およびバイア４０中に銅層４３Ｃが残る。このＣＭＰ段階を単に研磨段階または平坦化段階と呼ぶことがある。
【００１７】
図５を参照する。次いで開口４５から銅層４３Ａを除去する。これは、ａ）フォトレジスト層４７を付着させ、ｂ）適当なマスクを用いてトレンチ３５の領域のフォトレジスト層を露光し、ｃ）露光したフォトレジストを除去して銅層４３Ａの上方に開口４５を形成し、ｄ）過硫酸で銅層４３Ａをエッチングすることによっておこなう。銅層４３Ａのエッチングでは、水で薄めた硫酸／過酸化水素混合液、例えばＨ2ＳＯ4  １部、Ｈ2Ｏ2  １部、Ｈ2Ｏ  ２００部の混合液など、タンタルに対しては選択的だが、銅（またはバリア層４１の上層として使用されたその他の材料）に対しては非選択的な銅エッチング液を使用する。これによって、トレンチ３５中のバリア層４１の上部が無傷のまま残る。次いで、フォトレジスト層４７の残りの部分をチップ１９から剥ぎ取り、続いて任意選択で、溶剤、酸またはプラズマ表面洗浄を実施する。ＥＫＣなどの溶剤の使用が好ましい。
【００１８】
次に、図６に示すように、１層または数層の誘電層から成るキャパシタ誘電層４９を付着させる。使用する一般的な誘電材料はＴａ2Ｏ5またはＳｉ3Ｎ4であるが、比誘電率Ｋが４、好ましくは約７を超えるその他の材料を使用することもできる。次いで、第２のバリア層５１を付着させる。この層は、バリア層４１と同じ材料、すなわち１種または数種の高融点金属および高融点金属化合物から製作され、薄い銅シード層で覆われることが好ましい。キャパシタ誘電体４９および第２のバリア層５１を付着させる前には、真空脱ガス段階、例えば約４００℃、約３分の真空脱ガス段階、およびこれに続く、水素またはアンモニア・ドーピングを伴う、またはこれらを伴わないアルゴン・スパッタ段階（約５〜１０ｎｍ相当のＳｉＯ2除去）を使用することが好ましい。次いで最後に、第２のバリア層５１の上に厚い銅層５３を電気めっきする。
【００１９】
図７を参照する。次いで、ＣＭＰ研磨段階によって銅層５３を除去する。銅層５３を除去するのは、第２のバリア層５１の上面までである。これによって、トレンチ３５の上方の開口５６の内部に銅プレート５５が残る。銅プレート５５は、本発明のこの実施形態のキャパシタの上プレートを形成する。
【００２０】
次に、図８に示すように、第２のバリア層５１および銅プレート５５の上にフォトレジスト層５７を付着させる。次いで、図９に示すように、フォトレジスト層５７をパターニングし、バイア３９およびトレンチ３５の上の部分５７Ａを除く部分を全て除去する。次に、ＲＩＥプロセスを使用して、フォトレジスト部分５７Ａによって覆われていない部分のバリア層５１を除去する。ＳＦ6、ＨＣｌまたはＢＣｌ3を含む従来のＲＩＥケミストリを使用する。バリア層５１が、フッ素エッチングの副生物の揮発性が比較的に高い金属（例えばタングステン）から成る場合には、代替として、ペルフルオロカーボン（ＰＦＣ）および酸素ベースのＲＩＥケミストリを使用することができる。最後に、フォトレジスト部分５７Ａによって覆われていない部分の誘電層４９を、ＰＦＣまたはヒドロフルオロカーボン・ベースのＲＩＥケミストリ、例えばＣＦ4またはＣＨＦ3を使用したエッチングによって除去する。いずれにしても、誘電層４９の部分除去に使用するエッチング・ケミストリは、その下の銅部分４３Ｂ、４３Ｃおよび５５をエッチングしないものを選択する。フォトレジスト部分５７Ａは、層４９をエッチングする前に除去してもよいし、またはエッチングした後に除去してもよい。
【００２１】
図１０を参照する。フォトレジスト層５７Ａの下で保護されていた第２のバリア層５１ＡをＣＭＰ段階で研磨して除き、誘電層部分４９Ａを残す。図１０に示すように、誘電層部分４９Ａによって覆われた部分を除く第１のバリア層４１の水平延長部分もこのＣＭＰ段階で除去される。このＣＭＰ段階の間、誘電層部分４９Ａはバリア層４１のストラップ・コンタクト４１Ａを保護する。ストラップ・コンタクト４１Ａは、バリア層４１の下プレート部分４１Ｂをバリア層４１のバイア・ライナ部分４１Ｃに接続する。図１０に示したプロセス段階で使用されるＣＭＰプロセスは、選択的２段階ＣＭＰプロセスとして知られる。まず、銅のＣＭＰ除去速度が相対的に高く、バリア層４１の材料の除去速度が相対的に低い銅ＣＭＰプロセスを使用して、ウェハの表面よりも上の銅を除去し、大部分のバリア層４１を無傷のまま残す。次に、銅のＣＭＰ除去速度が相対的に低く、バリア層４１の材料の除去速度が相対的に高いライナまたはバリア層ＣＭＰプロセスを使用する。
【００２２】
図１０に示した構造に至るプロセス・シーケンスの変更は本発明に含まれる。フォトレジスト部分５７Ａを形成した後、部分５７Ａによって覆われていない部分の第２のバリア層５１、誘電層４９およびバリア層４１を、適当なエッチング・ケミストリを選択して１回のＲＩＥプロセスで除去してもよい。これらのケミストリは、このプロセスの間に変更されるものであるが、当初は、誘電層４１および第２のバリア層５１に関して先に論じたものと同様のものであり、続いて、第２のバリア層５１に対して論じたものと同様のケミストリに変更され、誘電層４９をエッチングする。
【００２３】
図１０は、次のメタライゼーション層が完成する前の本発明の第１のバージョンのキャパシタ６０を示す。キャパシタ６０の下プレートは下プレート部分４１Ｂから形成される。キャパシタ６０の上プレートは銅プレート５５から形成される。誘電層部分４９Ａはキャパシタ６０の誘電層を形成する。ストラップ・コンタクト４１Ａは、キャパシタ６０の下プレート部分４１Ｂをバイア３９のライナ部分４１Ｃに接続し、ライナ部分４１Ｃは相互接続２３に接続する。誘電層４９Ａは、ストラップ・コンタクト４１Ａを覆う保護カバーを形成する。
【００２４】
次に図１１を参照する。キャパシタ６０の銅プレート５５（すなわち上プレート）および銅層４３Ｃは一般に、次のメタライゼーション層６５を介してチップ１９のその他の部分に接続される。このメタライゼーション層は一般に、絶縁層２７を形成するのに使用した材料などの材料から製作された絶縁層７１を含む。絶縁層７１の上に絶縁層７３を付着させる。絶縁層７３の中に、垂直相互接続７５および７７が形成され、これらは、絶縁層７３およびバリア層７１を貫通して延び、それぞれ銅プレート５５および銅部分４３Ｃと接触する。キャパシタ６０のボトム・プレート４１Ｂはストラップ・コンタクト４１Ａを介して、下位金属相互接続レベル２１の相互接続２３に接続される。
【００２５】
次に図９、１１および１２を参照する。ストラップ・コンタクト４１Ａに中断部分を設けて、ストラップ・コンタクト４１Ａがバイア３９中の部分４１Ｃに接続されないようにすることが望ましい場合がある。例えば、図１２に示すように、ストラップ・コンタクト４１Ａ'はバイア３９’中の部分４１Ｃ'に接続されていない。下プレート４１Ｂ'を金属相互接続レベル２１中の相互接続２３と接続するため、逆Ｕ字形の構成を有する相互接続７９'を金属相互接続レベル６５'中に形成する。相互接続７９'を形成して、ストラップ・コンタクト４１Ａ'を部分４１Ｃ'および銅層４３Ｂ'に接続し、これによってストラップ部分、したがって下プレート４１Ｂ'を相互接続２３に接続する。相互接続７９'は、先に説明した相互接続７５および７７と同じ方法で製作される。
【００２６】
図１２に示した実施形態を製作するプロセスは、図１１の実施形態に関して先に説明したプロセスと１点を除き全く同じである。図９に示した段階において、第２のバリア層５１Ａおよび誘電層４９Ａの除去部分がより大きくなるように、レジスト層５７をフォトパターニングする。具体的には、図９に示した段階に類似の段階において、図１２に指示するように、第２のバリア層５１Ａ'および誘電層４９Ａ'の一部を、バイア３９'を覆わずに、相互接続７９'の左側で終わるように除去する。この代替プロセス段階の結果、ストラップ・コンタクト４１Ａ'と部分４１Ｃ'の間に先に論じた中断部分ができる。
【００２７】
図１３〜１９に、先に説明した本発明の第１のバージョンを製造する別の方法を示す。図１３は、金属相互接続９７および９９が埋め込まれた絶縁層９５を含む金属相互接続レベル９３までデバイスが製造されたチップ９１の一部分を示す。次いで、金属相互接続層９３の上に平面絶縁層１００を形成する。絶縁層１００は、先に説明した絶縁層２９と同じ材料から製作することができ、ＣＭＰプロセスを使用して平坦化することが好ましい。次いで、標準のフォトパターニングおよびエッチングを実施して、絶縁層１００中にキャパシタ開口１０１およびワイヤ開口１０２、１０３を画定する。このプロセスは２段階で実施される。すなわち、ｉ）キャパシタ開口１０１およびワイヤ開口１０２、１０３を１回のマスク／エッチング／ストリップ段階の間に形成し、ｉｉ）バイア１０５および１０７を別のマスク／エッチング／ストリップ段階の間に形成する。次いで、標準Ｔａライナ、次いで銅シード層またはバリア層４１に適したものとして先に記載したその他の材料を付着させることによって、標準バリア層１１１を形成する。最後に、電気めっきした銅から成る厚い層１１３を付着させる。
【００２８】
次に、図１４に示すように、フォトレジスト層１１５を付着させ、これをパターニングして、キャパシタ開口１０１の上およびワイヤ開口１０２の一部分の上に開口１１６を図示のように形成する。次いで、開口１１６の下にあたる部分の銅層１１３を等方性ウェット・エッチング・プロセスによって除去し、開口１１７を形成する。この等方性エッチングによって、開口１１７はフォトレジスト層１１５の下に横方向に延び、開口域１１７Ａおよび１１７Ｂが形成される。このプロセスには過硫酸（すなわち硫酸と過酸化水素の混合）を使用することが好ましい。好ましい実施形態では、これが２００：１、すなわち水２００部に対して過硫酸１部の割合に希釈される。このエッチングは、図１４に示した断面が得られる十分な時間、実施する。この断面では開口域１１７Ａがトレンチ１０２と交差している。エッチング時間は、銅の密度、浴の温度および浴中の過酸化水素の割合によって決まり、当業者であれば、ルーチンのプロセス最適化によって経験的に容易に決定することができる。このウェット・エッチングは選択的に実施され、開口１１７中の銅を除去し、バリア層１１１の上面で止まる。この銅ウェット・エッチングは当然ながら、バリア層１１１の上に付着させた銅シード層の一部または全部をも除去する。代替として、異方性または等方性ＲＩＥエッチングを使用して、銅層１１３を除去することもできる。ＲＩＥエッチングでは、導電性ライナ層１１１を大幅にエッチングすることがないよう制御しなければらない。ウェット・エッチング段階が完了した後、フォトレジスト層１１５の残りの部分を除去し、続いてウェハの表面を先に論じたように洗浄する。
【００２９】
次の段階の間に、図１５に示すように、高比誘電率Ｋキャパシタ誘電層１１９を付着させる。層１１９は、先に説明した誘電層４９と同じ材料から製作する。次いで、誘電層１１９の上にバリア層１２１を付着させる。バリア層１２１は、先に説明したバリア層４１と同じ材料から製作する。次いで、バリア層１２１の上に厚い銅層１２３を電気めっきによって付着させる。銅層１２３の厚さは一般に０．５〜２ミクロンとする。図１６に示すように、銅ＣＭＰ段階を使用して層１２３を、層１２１の上面まで除去する。次に、図１７に示すように、バリアまたはライナＣＭＰ段階を使用して層１２１を、層１１９の上面まで除去する。
【００３０】
次いで、ＣＭＰ研摩段階を実施して誘電層１１９および銅層１１３を、図１８に示すように、キャパシタ／ストラップ接続領域１２４では上部バリア層１２１まで、ワイヤリング・バイア領域１２５およびその他の領域では下部バリア層１１１まで除去する。
【００３１】
追加のＣＭＰ段階を実施して、最初のＣＭＰ段階の後に残ったバリア層１２１の上部１２１Ａ、１２１Ｂおよび１２１Ｃを除去し、ストラップ・カバー部分１１９Ａ（図１８）をそのまま残す。このＣＭＰ段階では、第１のバリア層１１１の露出部分も全て除去するが、誘電層１１９のストラップ部分１１９Ａはそのまま残る。図１９に、第２のＣＭＰプロセス完了後のチップ９１を示す。
【００３２】
図１９に示した完成キャパシタ１２６は、下プレート１１１Ａ、キャパシタ誘電体部分１１９Ｂおよびトップ・プレート１２３Ａを含む。ストラップ・コンタクト１１１Ｂは、キャパシタ１２６の下プレート１１１Ａを隣接するバイア１０５中のバリア層部分１１１Ｃに接続し、バリア層部分１１１Ｃは、金属相互接続レベル９３中の相互接続９７に接続する。第２の誘電層１１９のストラップ・カバー部分１１９Ａはストラップ・コンタクト１１１Ｂを保護する。図示はされていないが、キャパシタ１２６のトップ・プレート１２３Ａは一般に、図１１に示し先に説明したレベル６５などの上位メタライゼーション・レベルに接続される。
【００３３】
本発明は、図１３〜１９に示し先に説明した実施形態のわずかな変形を含む。この変形を図２０〜２５に示す。図１３に示した段階は両方の実施形態で全く同じであるので、この変形の図１３に対応する図は添付しない。後述するものを除き、図２０〜２５に示した実施形態に使用するプロセス段階および材料は、図１４〜１９に示し先に説明したものと同一である。この点に関して、プロセス段階および材料の共通性を示すため、図２０〜２５で使用する符号は図１４〜１６で使用した符号と同一とした。ただし、図２０〜２５ではプライム付きの表記を使用した。
【００３４】
図１４〜１９の実施形態と図２０〜２５の実施形態の唯一の違いは、図２０で実施されるプロセス段階のわずかな変形から生じる。この実施形態では、レジスト・マスク１１５'の開口１１６'が、開口域１１７'がトレンチ１０２'の中までは延びずに、図２０に示すようにトレンチ１０１'と１０２'の間まで延びるように配置される。次に、キャパシタ１２６'の製造が、図１５〜１９に関して先に説明したとおりに図２１〜２５に示すように進む。トレンチ１０２'の中まで延びないように開口域１１７'を形成した結果、下プレート１１１Ａ'は、表面ストラップ１１１Ｂ'によってバリア層部分１１１Ｃ'に接続されない。その結果、下プレート１１１Ａ'は、下位金属相互接続レベル９３'中の相互接続９７'に接続されない。そのため、キャパシタ１２６'の上方の金属相互接続レベル中に、図１２に示したレベル６５中の垂直相互接続７９'などの表面ストラップ１１１Ｂ'と接触する垂直相互接続を設ける必要がある。
【００３５】
図１〜１１および１３〜１９に示した本発明の実施形態は、ボトム・プレートとこれに隣接しかつ分離された、ワイヤリング相互接続に接続されたバイア内の導電性ライナとの間に延びる表面ストラップを使用して、ダマシン・トレンチ中のキャパシタのボトム・プレートを隣接するワイヤリング相互接続に接続する構造を提供する。図１２の実施形態では、相互接続７９'を使用してこの相互接続が達成される。このような構造ならびに図２０〜２５の構造は、銅デュアル・ダマシン製造プロセスでの使用に特に適合されたときに有利である。しかし本発明はこれに限定されるわけではない。実際、図１〜１１、１２、１３〜１９および２０〜２５の議論に関して以上で銅を使用するとした全ての点について、アルミニウム、アルミニウム／銅合金、およびタングステン、チタンなどの高融点金属などの銅以外の金属を含むものと解釈しなければならない。銅以外の材料を使用するときには、状況によって、上側バリア層５１、５１'、１２１および１２１'を省略すること、または銅の拡散に対するバリアでは必ずしもない導電性材料から下側バリア層４１、４１'、１１１および１１１'を製作することが許容される。
【００３６】
図２６〜３０および３２〜３３に本発明の第２のバージョンの２つの実施形態を示す。このバージョンの減結合キャパシタは、多数のバイアを含む長い平行ワイヤリング・ランが望ましい応用に理想的に適する。
【００３７】
図２６に、金属相互接続レベル１５１までデバイスが製造された半導体チップ１４９の一部分を示す。金属相互接続レベル１５１は一般に、一連のダマシン銅相互接続１５３および１５５がその中に形成された絶縁層１５２を含む。後に論じるように、相互接続１５５は、キャパシタの下プレートのストラップ・コンタクトを形成する。
【００３８】
相互接続１５３および１５５が銅を含むときには、レベル１５１の上に絶縁体の銅拡散バリア層１５６を付着させる。層１５６は、先に説明した層２７（図２）に対して使用したものと同じ材料から製作することができる。相互接続１５３および１５５が銅を含まないとき、層１５６は任意である。層１５６の上に、次の金属／バイア・レベルのための絶縁層１５７を付着させる。絶縁層１５７は絶縁層２９と同じ材料、すなわち、ＳｉＯ2、フッ化ＳｉＯ2（ＦＳＧ）、ポリアリーレンエーテル（ＰＡＥ）、エーロゲル、水素シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、ＳｉＯxＣyＨzまたは他の同種の材料から製作することができる。
【００３９】
次に、絶縁層１５６および１５７中にバイア１６１、１６３、１６５およびトレンチ１６９を、先に絶縁層１００中にバイア１０５、１０７およびトレンチ１０１、１０２、１０３を形成したのと同じ方法でエッチングする。具体的には、図２６に示すように、バイア１６５を相互接続１５３までエッチングし、バイア１６１および１６３を相互接続１５５までエッチングする。トレンチ１６９の形成前に、バイア１６１、１６３および１６５の中に選択的に付着する有機反射防止コーティング（ＡＲＣ）（図示せず）を付着させてもよい。ＡＲＣ層は、トレンチのエッチング中のオーバエッチングからバイア１６１、１６３および１６５を保護する。トレンチ１６９中には２つのバイア、すなわちバイア１６１および１６３が形成されるが、本発明が、このトレンチ中での任意の数のバイア、例えば、１、３、１０〜、１００〜、１０００〜またはそれ以上の数のバイアの使用を含むことを理解されたい。
【００４０】
次いで、バリア層１７１を約５〜４０ｎｍの厚さに付着させる。バリア層１７１は、先に説明したバリア層４１と同じ材料から製作するることができる。ただし、銅シード層は一般に含まれない。次いでバリア層１７１の上に、高比誘電率Ｋ（＞５）材料の層１７３、例えばＳｉxＮyＨz、ＳｉＣx、ＳｉＯzを約５０〜３００ｎｍの厚さに付着させる。
【００４１】
次いで、誘電層１７３の上に第３のフォトレジスト層１７５を付着させ、これをフォトパターニングし、次いで、図２８に示すように、トレンチ１６９の上および直近の部分を除いて現像する。次の段階で、図２８に示すように、フォトレジスト層１７５を剥ぎ取った領域の誘電層１７３を以前に説明した方法を使用してエッチングする。
【００４２】
図２９を参照する。フォトレジスト層１７５の残りの部分を剥ぎ取る。次いで、誘電層１７３、バリア層１７１およびその他の露出表面の上にバリア層１７９を付着させ、バリア層１７９の上に銅シード層（図示せず）を付着させる。バリア層４１に対して使用した材料をバリア層１７９に対して使用することができる。次いで、銅層１８３を電気めっきによって付着させる。最終段階として、ＣＭＰプロセスまたは他の平坦化技法を使用してウェハから余分の銅を除去し、これによってバイア１６５、トレンチ１６９、バイア１６１およびバイア１６３の中の銅を残す。本発明では、ダマシン銅を用いて製造されたキャパシタを記述したが、ダマシン・プロセスでワイヤおよびバイアとすることができる任意の導体または半導体を使用することができる。
【００４３】
図３０に示すように、以上のプロセス段階によってキャパシタ１８５が形成される。キャパシタ１８５は、下プレート１７１Ａおよび誘電層１７３Ａ、ならびに金属バリア層１７９Ａと銅層１８３Ａの組合せを含む上プレートから成る。好ましい実施形態の相互接続１５５は銅から成り、金属相互接続レベル１５１上の金属相互接続系統の一部を形成する。チップ１４９のワイヤリングへの相互接続１５５の実際の接続（図示せず）は、製造中のデバイスのワイヤリング要件によって決まる。好ましい実施形態では、相互接続１５５が、部分１７１Ｂおよび１７１Ｃのところでボトム・プレート１７１Ａに接続される。キャパシタのボトム・プレートとトップ・プレートの短絡を防ぐため、図３０に示したチップ１４９の表面は一般に、絶縁層、例えば厚さ５０ｎｍの窒化物または炭化物で不活性化される。別のメタライゼーション・レベルを追加する場合には、層１５７に対して使用される材料から選択した別の絶縁体を付着させる。キャパシタを最終ワイヤリング・レベルに構築する場合には、酸化物ＳｉＯ2または窒化物ＳｉxＮyＨzが一般に使用される。キャパシタ１８５のトップ・プレートは、図１１に関して以前に説明したように表面１８３Ａまで達するワイヤおよびバイアを製造することによって接触させることができる。
【００４４】
キャパシタ１８５をその中に構築する絶縁層１５７の縦横比は、キャパシタのキャパシタンスが最大になるように選択することが好ましい。絶縁層１５７の縦横比とは、バイアの一般的な幅と一般的なバイアまたはトレンチの深さとの間の比である。この比が約４：１、すなわち一般的なバイアの幅が０．２ミクロン程度、一般的なバイアまたはトレンチの深さが約０．８ミクロンであることが好ましい。具体的には、前記縦横比に応じて下プレート１７１Ａ、誘電層１７３Ａおよび上プレート層１７９Ａ、１８３Ａを図示のように折り畳むことによって、キャパシタ１８５の各層の長さ、したがってキャパシタのキャパシタンスが最大となり、一方でキャパシタの「フットプリント」は最小限に抑えられる。このことは、チップ１４９の密集領域でキャパシタ１８５を減結合キャパシタとして使用する予定の場合に特に有利である。
【００４５】
バリア層１７１および高比誘電率Ｋ誘電層１７３は、先に述べたように、（フォトレジストで保護されていない）ウェハ全体に付着させ、次いでこれをフォトパターニングし、層１７３およびあらゆるＴａまたはＴａＮバリア材料をエッチングする水性または蒸気性ＨＦ酸を使用してキャパシタが存在しない領域からエッチングすることができる。代替のバリアに対しては、その他の適当なウェットまたはドライ・エッチング技法が使用可能である。別のオプションとして、応用によっては、この金属バリアをそのまま残すこともできる。例えば、ＴｉＮバリア層１７１およびＳｉＯ2高比誘電率Ｋ誘電層１７３に対して、非キャパシタ領域をフォトパターニングし、ＨＦを用いてエッチングすると、ＳｉＯ2層１７３が除去され、ＴｉＮ層１７１が残る。レジスト層１７５を剥ぎ取った後、図２９および３０に示すようにバリア層１７９およびＣｕ膜１８３を付着させ、平坦化する。これによって得られる非キャパシタ・トレンチおよびバイア中の構造はバリア層１７１および１７９を含む。
【００４６】
図２８、３０および３１を参照する。本発明は、図２６〜３０に示し先に説明したプロセスのわずかな変形を含む。図２８に示した段階で、フォトレジスト１７５によって覆われていない部分の誘電層１７３を除去するのに加え、フォトレジスト１７５によって覆われていない部分のバリア層１７１を先に説明したプロセスを使用して除去するエッチング・プロセスを実施する。フォトレジスト１７５を除去した後に、誘電層１７３の上、バイア１６５の内部、および露出したその他の表面にバリア層１７９を付着させる。この変形の結果、キャパシタ構造を含まないバイア１６５'などのバイアおよびトレンチがバリア層１７９'で内張りされ、次いでこれらに銅１８３'を充てんする。
【００４７】
キャパシタ１８５を形成する代替方法を図３２および３３に示す。この代替方法の始めの諸段階は、バリア層１７１および誘電層１７３を付着させる段階を除き、図２６に示し先に説明したものと全く同じである。
【００４８】
図３２を参照する。プロセスの最初の段階として、絶縁層１５７の上にフォトレジスト層２３５を付着させ、これをフォトパターニングして、キャパシタ１８５を形成しない領域２３６を保護する。フォトレジスト層２３５が、層１７１および１７３の付着中に必要な温度に耐える高温レジストまたはポリイミドであることが好ましい。次の段階で、バイア１６１、１６３の内部、トレンチ１６９の内部、フォトレジスト層２３５の上、および隣接したチップ１４９の露出領域の上にバリア層１７１を付着させる。次いで、バリア層１７１の上に高比誘電率Ｋ誘電層１７３を付着させる。最後に、フォトレジスト層２３５を剥ぎ取る。この剥離プロセスによって、フォトレジスト層２３５を覆っている層１７１および１７３が除去され、図３３に示す構造が得られる。
【００４９】
その後、図２９および３０に示し先に説明したプロセス段階に基づいてキャパシタ１８５を形成する。図３２および３３に示し説明した代替のプロセス段階によって得られるキャパシタ１８５は、図２６〜３０に示し先に説明したプロセス段階によって得られるキャパシタと全く同じである。
【００５０】
この場合もやはり、図２６〜３０および３２〜３３に示した本発明の第２のバージョンは特に、銅デュアル・ダマシン・プロセスでの使用に適合しているが、その他の金属デュアル・ダマシン・プロセスで使用することもできる。同様に、銅以外の金属を使用する場合には、上側バリア層１７９を省略し、銅の拡散を必ずしもブロックしない材料を下側バリア層１７１に対して使用したほうが望ましいことがある。
【００５１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００５２】
（１）半導体デバイス中のダマシン・トレンチに製造されたキャパシタのボトム・プレートに対するコンタクト構造であって、
ａ．部分的に延びているが貫通しない開口を有する絶縁層を備え、
前記開口が、前記ボトム・プレートに隣接し、かつ前記ボトム・プレートから分離されて配置され、
さらに、
ｂ．前記開口の中に配置された第１の導電性相互接続と、
ｃ．前記ダマシン・トレンチから延び、前記ボトム・プレートを前記相互接続に接続するストラップ・コンタクト
を備えるコンタクト構造。
（２）前記絶縁層の上方に配置された相互接続レベルをさらに含み、前記ストラップ・コンタクトが、前記ボトム・プレートおよび前記相互接続レベル中の第２の導電性相互接続に接続されたストラップを含み、前記第２の導電性相互接続が前記ストラップを前記第１の導電性相互接続に接続する、上記（１）に記載のコンタクト構造。
（３）前記ストラップ・コンタクトが、金属および半導体から成るグループから選択された導電材料から製作された、上記（１）に記載のコンタクト構造。
（４）前記ストラップ・コンタクトが導電性銅拡散バリヤ材料から製作された、上記（１）に記載のコンタクト構造。
（５）前記ストラップ・コンタクトが前記ボトム・プレートの延長部分として形成された、上記（１）に記載のコンタクト構造。
（６）前記ストラップ・コンタクトと前記ボトム・プレートが共通の導電性バリア層から形成された、上記（１）に記載のコンタクト構造。
（７）前記第１の相互接続および前記ストラップ・コンタクトと接触した第１の導電層と、前記第１の導電層に接触したスタッドをさらに含む、上記（１）に記載のコンタクト構造。
（８）前記第１の導電層と前記ストラップ・コンタクトが共通の金属層から形成された、上記（７）に記載のコンタクト構造。
（９）前記半導体デバイスが、表面および前記ボトム・プレートがその中に形成されたダマシン・トレンチを有する絶縁層を含み、前記ストラップ・コンタクトが、前記ボトム・プレートから前記絶縁層の前記表面を横切って前記相互接続まで延びる、上記（１）に記載のコンタクト構造。
（１０）前記ストラップ・コンタクトを覆う保護層をさらに含む、上記（１）に記載のコンタクト構造。
（１１）ａ．部分的に延びているが貫通しない第１および第２の開口が形成された絶縁層と、
ｂ．前記第１の開口の中に少なくとも部分的に配置されたトップ・プレートと、
ｃ．前記第１の開口の中に少なくとも部分的に配置されたボトム・プレートと、
ｄ．前記トップ・プレートと前記ボトム・プレートの間に配置された誘電層と、
ｅ．前記第２の開口の中に配置された第１の導電性相互接続と、
ｆ．前記ボトム・プレートを前記第１の導電性相互接続に接続するストラップ・コンタクト
を備える半導体デバイス中のキャパシタ構造。
（１２）前記絶縁層の上方に配置された相互接続レベルをさらに含み、前記ストラップが、前記ボトム・プレートおよび前記相互接続レベル中の第２の導電性相互接続に接続された第１の部分を含み、前記相互接続レベル中の前記第２の導電性相互接続が前記ストラップ・コンタクトを前記第１の導電性相互接続に接続する、上記（１１）に記載の構造。
（１３）前記ストラップ・コンタクトが銅拡散バリア膜を含む、上記（１１）に記載の構造。
（１４）前記トップ・プレートが銅を含む、上記（１１）に記載の構造。
（１５）前記ストラップ・コンタクトが前記ボトム・プレートの延長部分として形成された、上記（１１）に記載の構造。
（１６）前記ストラップ・コンタクトと前記ボトム・プレートが共通の銅拡散バリア層から形成された、上記（１１）に記載の構造。
（１７）前記第１の相互接続および前記ストラップ・コンタクトに接触した第１の導電層と、前記第１の導電層に接触したスタッドをさらに含む、上記（１１）に記載の構造。
（１８）前記絶縁層が表面を有し、前記ストラップ・コンタクトが、前記ボトム・プレートから前記絶縁層の前記表面を横切って前記相互接続まで延びる、上記（１１）に記載の構造。
（１９）前記誘電層が前記ストラップ・コンタクトを覆う、上記（１０）に記載の構造。
（２０）ａ．トレンチおよび前記トレンチの中に形成された少なくとも１つのバイアを有する絶縁層と、
ｂ．前記トレンチおよび前記少なくとも１つのバイアを内張りするボトム・プレートと、
ｃ．前記ボトム・プレートの上方に配置された誘電層と、
ｄ．前記誘電層の上方に配置されたトップ・プレート
を備える半導体デバイス中のキャパシタ構造。
（２１）前記ボトム・プレートが銅拡散バリア層を含み、前記トップ・プレートが銅を含む、上記（２０）に記載の構造。
（２２）前記誘電層と前記トップ・プレートの間に配置された銅拡散バリア層をさらに含む、上記（２０）に記載の構造。
（２３）前記ボトム・プレートの下方に配置され、前記ボトム・プレートに接続された相互接続をさらに含む、上記（２０）に記載の構造。
（２４）金属相互接続レベルまで製造されたデバイスを有し、少なくとも１つのバイアおよびトレンチがその中に形成された絶縁体レベルをその上に有するウェハ上にキャパシタを形成する方法であって、
ａ．前記少なくとも１つのバイアの中に第１のバリア層を付着させる段階と、
ｂ．前記少なくとも１つのバイアの中の前記バリア層の上に誘電材料を付着させる段階と、
ｃ．前記少なくとも１つのバイアの中の前記誘電材料の上に第２のバリア層を付着させる段階と、
ｄ．前記第２のバリア層の上に金属導体を付着させる段階
含む方法。
（２５）前記段階ｃが、前記第１のバリア層に対するストラップ・コンタクトを形成する段階を含む、上記（２４）に記載の方法。
（２６）前記金属相互接続レベルが相互接続を含み、前記段階ｃが、前記相互接続に接触した、前記第１のバリア層に対するストラップ・コンタクトを形成する段階を含む、上記（２４）に記載の方法。
（２７）前記絶縁体レベルが表面を有し、前記ストラップ・コンタクトが前記表面に沿って延びるように形成される、上記（２６）に記載の方法。
（２８）前記金属相互接続レベルが、相互接続および前記相互接続と交差したバイアを含み、前記段階ｃが、前記相互接続に接続された、前記バイア中の前記第１のバリア層に対するストラップ・コンタクトを形成する段階を含む、上記（２４）に記載の方法。
（２９）前記段階ｃで付着させる前記第２のバリア層が、銅の拡散をブロックする材料および銅シード層を含む、上記（２４）に記載の方法。
（３０）前記少なくとも１つのバイアが前記トレンチに隣接し、かつ前記トレンチから分離されており、前記段階ａが、前記少なくとも１つのバイアと前記トレンチの中に同時に前記第１のバリア層を付着させる段階を含む、上記（２４）に記載の方法。
（３１）前記少なくとも１つのバイアが前記トレンチの内部に配置され、前記段階ａが、前記少なくとも１つのバイアと前記トレンチの中に同時に前記第１のバリア層を付着させる段階を含む、上記（２４）に記載の方法。
（３２）前記絶縁体レベルが、前記トレンチの中に配置された少なくとも１つのバイアを含み、前記段階ａが、前記少なくとも１つのバイアと前記トレンチの中に同時に前記第１のバリア層を付着させる段階を含む、上記（２４）に記載の方法。
（３３）前記少なくとも１つのバイアが前記金属相互接続レベル中の相互接続と交差し、前記第１のバリア層が前記相互接続と接触するように付着される、上記（３２）に記載の方法。
（３４）段階ａで付着される前記第１および第２のバリア層が銅の拡散をブロックし、前記段階ｄで付着される前記金属導体が銅を含む、上記（２４）に記載の方法。
（３５）前記第１のバリア層、前記誘電材料、前記第２のバリア層および前記金属導体が前記トレンチの中に付着され、前記トレンチが、前記諸層が前記トレンチの内部で折り畳まれるように構成される、上記（２４）に記載の方法。
（３６）キャパシタを形成しないウェハの領域から、前記第１のバリア層と前記誘電層のうちの少なくとも一方を除去する段階をさらに含む、上記（２４）に記載の方法。
（３７）前記バリア層および前記誘電層を、キャパシタを形成するウェハの領域にのみ付着させる、上記（２４）に記載の方法。
（３８）相互接続および表面を有する金属相互接続レベルまで製造されたデバイスを有するウェハ上にキャパシタを形成する方法であって、
ａ．前記金属相互接続レベル上に上面を有する絶縁体を付着させる段階と、
ｂ．前記絶縁体中に、前記相互接続と交差したバイアおよび前記バイアに隣接したトレンチを形成する段階と、
ｃ．前記バイアの中および前記トレンチの中にバリア層を付着させる段階と、
ｄ．前記バリア層の上方に誘電材料を付着させる段階と、
ｅ．前記誘電材料の上方に金属導体を付着させる段階
を含む方法。
（３９）前記バリア層の前記バイアと前記トレンチの間の部分が前記絶縁層の前記上面に沿って延びるように前記段階ｃが実施される、上記（３８）に記載の方法。
（４０）前記金属導体が銅を含み、前記バリア層が銅の拡散をブロックする、上記（３８）に記載の方法。
（４１）前記絶縁層の下方に配置され、第３の相互接続を有する金属相互接続レベルをさらに含み、前記第１の相互接続が前記第３の相互接続に接触した、上記（１）に記載のコンタクト構造。
（４２）前記絶縁層の下方に配置され、第３の相互接続を有する金属相互接続レベルをさらに含み、前記第１の相互接続が前記第３の相互接続に接触した、上記（１１）に記載の構造。
（４３）前記絶縁層の上方に配置され、第４の相互接続を含む金属相互接続レベルをさらに含み、前記トップ・プレートが前記第４の相互接続に接続された、上記（１１）に記載のコンタクト構造。
（４４）前記絶縁層の下方に配置され、第３の相互接続を有する金属相互接続レベルをさらに含み、前記ボトム・プレートが前記第３の相互接続に接触した、上記（２０）に記載の構造。
（４５）前記絶縁層の上方に配置され、第４の相互接続を含む金属相互接続レベルをさらに含み、前記トップ・プレートが前記第４の相互接続に接続された、上記（２０）に記載のコンタクト構造。
【図面の簡単な説明】
【図１】半導体デバイス中にキャパシタを製造する方法の一実施形態の最初の段階の断面図である。
【図２】半導体デバイス中にキャパシタを製造する方法の一実施形態の図１に続く段階の断面図である。
【図３】半導体デバイス中にキャパシタを製造する方法の一実施形態の図２に続く段階の断面図である。
【図４】半導体デバイス中にキャパシタを製造する方法の一実施形態の図３に続く段階の断面図である。
【図５】半導体デバイス中にキャパシタを製造する方法の一実施形態の図４に続く段階の断面図である。
【図６】半導体デバイス中にキャパシタを製造する方法の一実施形態の図５に続く段階の断面図である。
【図７】半導体デバイス中にキャパシタを製造する方法の一実施形態の図６に続く段階の断面図である。
【図８】半導体デバイス中にキャパシタを製造する方法の一実施形態の図７に続く段階の断面図である。
【図９】半導体デバイス中にキャパシタを製造する方法の一実施形態の図８に続く段階の断面図である。
【図１０】半導体デバイス中にキャパシタを製造する方法の一実施形態の図９に続く段階の断面図である。
【図１１】半導体デバイス中にキャパシタを製造する方法の一実施形態の図１０に続く段階の断面図である。
【図１２】図１〜１１に示した方法のわずかな変形を示す以外、図１１と同様の図である。
【図１３】半導体デバイス中にキャパシタを製造する方法の他の実施形態の最初の段階の断面図である。
【図１４】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図１３に続く段階の断面図である。
【図１５】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図１４に続く段階の断面図である。
【図１６】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図１５に続く段階の断面図である。
【図１７】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図１６に続く段階の断面図である。
【図１８】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図１７に続く段階の断面図である。
【図１９】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図１８に続く段階の断面図である。
【図２０】図１４で図２０よりも大きな開口が形成される以外、図１４と同一の図である。
【図２１】図１４で図２０よりも大きな開口が形成される以外、図１５と同一の図である。
【図２２】図１４で図２０よりも大きな開口が形成される以外、図１６と同一の図である。
【図２３】図１４で図２０よりも大きな開口が形成される以外、図１７と同一の図である。
【図２４】図１４で図２０よりも大きな開口が形成される以外、図１８と同一の図である。
【図２５】図１４で図２０よりも大きな開口が形成される以外、図１９と同一の図である。
【図２６】半導体デバイス中にキャパシタを製造する方法の他の実施形態の最初の段階の断面図である。
【図２７】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図２６に続く段階の断面図である。
【図２８】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図２７に続く段階の断面図である。
【図２９】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図２８に続く段階の断面図である。
【図３０】半導体デバイス中にキャパシタを製造する方法の他の実施形態の図２９に続く段階の断面図である。
【図３１】非キャパシタ・バイア中に形成されるバリア層が１層だけである以外は、図３０と同様の図である。
【図３２】図２６〜３０に示した方法のいくつかの段階の変形の最初の段階を示す断面図である。
【図３３】図２６〜３０に示した方法のいくつかの段階の変形の図３２に続く段階を示す断面図である。
【符号の説明】
１９  チップ
２１  金属相互接続レベル
２２  絶縁体
２３  金属相互接続
２５  金属相互接続
２７  平面誘電層
２９  絶縁層
３５  キャパシタ・トレンチ
３７  ワイヤ開口
３９  ワイヤ／バイア
４０  バイア
４１  導電性バリア層
４１Ａ  ストラップ・コンタクト
４１Ｂ  下プレート部分
４１Ｃ  バイア・ライナ部分
４３  厚い銅層
４３Ａ  銅層
４３Ｂ  銅層（銅スタッド）
４３Ｃ  銅層
４５  開口
４７  フォトレジスト層
４９  キャパシタ誘電層
４９Ａ  誘電層部分
５１  第２のバリア層
５１Ａ  第２のバリア層
５３  厚い銅層
５５  上側銅プレート
５６  開口
５７  フォトレジスト層
５７Ａ  フォトレジスト部分
６０  キャパシタ
６５  メタライゼーション層（金属相互接続レベル）
７３  絶縁層
７５  垂直相互接続
７７  垂直相互接続
７９'  相互接続
９１  チップ
９３  金属相互接続レベル
９５  絶縁層
９７  金属相互接続
９９  金属相互接続
１００  平面絶縁層
１０１  キャパシタ開口
１０２  ワイヤ開口
１０３  ワイヤ開口
１０５  バイア
１０７  バイア
１１１  バリア層
１１１Ａ  下プレート
１１１Ｂ  ストラップ・コンタクト
１１１Ｃ  バリア層部分
１１３  厚い銅層
１１５  フォトレジスト層
１１６  開口
１１７  開口
１１７Ａ  開口域
１１７Ｂ  開口域
１１９  高Ｋキャパシタ誘電層
１１９Ａ  ストラップ・カバー部分
１２１  バリア層
１２１Ａ  上部バリア層部分
１２１Ｂ  上部バリア層部分
１２１Ｃ  上部バリア層部分
１２３  厚い銅層
１２３Ａ  トップ・プレート
１２４  キャパシタ／ストラップ接続領域
１２５  ワイヤリング・バイア領域
１２６  キャパシタ
１４９  半導体チップ
１５１  金属相互接続レベル
１５２  絶縁層
１５３  ダマシン銅相互接続
１５５  ダマシン銅相互接続
１５６  絶縁体銅拡散バリア層
１５７  絶縁層
１６１  バイア
１６３  バイア
１６５  バイア
１６９  トレンチ
１７１  バリア層
１７１Ａ  ボトム・プレート
１７１Ｂ  ボトム・プレート部分
１７１Ｃ  ボトム・プレート部分
１７３  誘電層
１７３Ａ  誘電層
１７５  第３のフォトレジスト層
１７９  バリア層
１７９Ａ  金属バリア層（上プレート）
１８３  銅層
１８３Ａ  銅層（上プレート）
１８５  キャパシタ
２３５  フォトレジスト層
２３６  非キャパシタ領域
【図１】
0003870031.tif 000002
【図２】
0003870031.tif 000003
【図３】
0003870031.tif 000004
【図４】
0003870031.tif 000005
【図５】
0003870031.tif 000006
【図６】
0003870031.tif 000007
【図７】
0003870031.tif 000008
【図８】
0003870031.tif 000009
【図９】
0003870031.tif 000010
【図１０】
0003870031.tif 000011
【図１１】
0003870031.tif 000012
【図１２】
0003870031.tif 000013
【図１３】
0003870031.tif 000014
【図１４】
0003870031.tif 000015
【図１５】
0003870031.tif 000016
【図１６】
0003870031.tif 000017
【図１７】
0003870031.tif 000018
【図１８】
0003870031.tif 000019
【図１９】
0003870031.tif 000020
【図２０】
0003870031.tif 000021
【図２１】
0003870031.tif 000022
【図２２】
0003870031.tif 000023
【図２３】
0003870031.tif 000024
【図２４】
0003870031.tif 000025
【図２５】
0003870031.tif 000026
【図２６】
0003870031.tif 000027
【図２７】
0003870031.tif 000028
【図２８】
0003870031.tif 000029
【図２９】
0003870031.tif 000030
【図３０】
0003870031.tif 000031
【図３１】
0003870031.tif 000032
【図３２】
0003870031.tif 000033
【図３３】
0003870031.tif 000034