(57)【特許請求の範囲】
【請求項１】
低速側線路から送信されるデータを時分割多重して高速側線路に伝送するとともに、高速側線路から送信される時分割多重されたデータを分岐して前記低速側線路に伝送する回線接続装置において、
前記低速側線路から送信されるデータからクロックを抽出する第１クロック抽出手段を有する低速インタフェース部と、
前記高速側線路から送信される時分割多重されたデータからクロックを抽出する第２クロック抽出手段を有する高速インタフェース部と
を備え、
前記低速インタフェース部は、前記第１クロック抽出手段によって抽出されたクロックと前記第２クロック抽出手段によって抽出されたクロックとに基づいて前記低速インタフェース部の動作タイミングを規定するクロックを生成するクロック生成手段を備えることを特徴とする回線接続装置。
【請求項２】
前記第２クロック抽出手段は、前記時分割多重されたデータから抽出したクロックを、前記第１クロック抽出手段が抽出したクロックに対してロックさせたクロックを生成することを特徴とする請求項１記載の回線接続装置。
【請求項３】
前記低速インタフェース部は、前記低速側線路に伝送するデータを一時的に記憶し、前記第１クロック抽出手段によって抽出されたクロックに対して所定時間遅延させたタイミングで記憶した前記データを伝送するデータ遅延手段を備えることを特徴とする請求項１又は請求項２記載の回線接続装置。
【請求項４】
前記高速インタフェース部は、前記低速インタフェース部からのデータを時分割多重して前記高速側線路に出力するとともに、前記高速側線路から送信された時分割多重されたデータを分離して前記低速インタフェース部に出力する多重分離部を備えることを特徴とする請求項１から請求項３の何れか一項に記載の回線接続装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回線接続装置に係り、特に端末側の複数の分岐線路（低速側線路）から送信されるデータを時分割多重化して網側（高速側線路）に伝送するとともに、網側から送信される多重化されたデータを分岐して端末側に送信する回線接続装置に関する。
【０００２】
【従来の技術】
まず、従来の伝送装置について説明する。
図３は、従来の伝送装置の接続状態を示す全体図である。
図３において、１０は局側装置であり、交換設備１２、無線装置１４、及び回線接続装置１６からなる。
交換設備１２と回線接続装置１６との間で授受されるデータは、時分割多重化されたデータである。
【０００３】
上記交換設備１２は交換器等を備えた設備であり、無線装置１４から送出される時分割多重化されたデータを受け、このデータに含まれる送信先情報に基づいて送信先へ分配するとともに、基地局２４−１〜２４−ｎ宛のデータを集めて無線装置１４へ送出する。
無線装置１４は、少なくとも２つの無線送受信装置を有し（図示省略）、無線でデータの授受を行う。
【０００４】
回線接続装置１６は、無線接続装置１４に接続されているとともに、複数の分岐路１７−１〜１７−ｎが接続されており、無線装置１４から送出されてくる時分割多重されたデータを分岐して、分岐路１７−１〜１７−ｎに送出する。また、回線接続装置１６は、各分岐路１７−１〜１７−ｎから送出されてくるデータを時分割多重し、無線装置１４へ出力する。
【０００５】
２０−１〜２０−ｎは上記分岐路１７−１〜１７−ｎ各々に設けられたＤＳＵ（回線終端装置）である。各分岐路１７−１〜１７−ｎは、回線網２２に接続されている。また、回線網２２には、複数の基地局２４−１〜２４−ｎが接続されている。
基地局２４−１〜２４−ｎは、例えば携帯電話やＰＨＳ等の移動体端末との間のデータを授受するためのものである。移動体端末がビルの影等にある場合、移動体端末が発する電波が基地局２４−１〜２４−ｎに届かなかったり、逆に基地局２４−１〜２４−ｎから出力される電波が移動体端末に届かなかったりする不具合がある。
上述の回線網２２は、基地局２４−１〜２４−ｎと回線接続装置１６との距離が所定の距離以上の場合、上記の不具合を解消するために設けられる。
【０００６】
上記構成において、データの授受は同期方式を用いて行われる。つまり、局側装置１０内では、データ授受は、交換設備１２内で用いられる同期クロックに同期して行われる。また、回線網２２においても、同期通信を行うためのクロックが用いられる。
交換設備１２内で用いられるクロックの位相と回線網２２へ供給されるクロックの位相が異なる場合にはデータが同期して正常に通信が行われないので、これらのクロックは同じクロックが用いられる。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の伝送装置においては、図３に示したように交換設備１２、無線装置１４、及び回線接続装置１６は局側装置１０に設けられており、端末側がＤＳＵ２０−１〜２０−ｎを介して回線網２２に接続されている場合には、回線網２２からのクロック（Ｔクロック：ディジタル回線終端装置の出側（Ｔ点）に現れるクロック）を用いることができないため、交換設備１２からのクロック（ＤＣＳクロック又はライン抽出クロック）に従属する同期方式を使用せざるを得ない。
また、上記Ｔクロックを用いることができないため、回線網２２からＤＳＵ２０−１〜２０−ｎを介して回線接続装置１６の低速側に接続し、高速側に移動携帯端末用の基地局を接続する形態を実現することはできなかった。
また、種々の形態に対応させる場合には、周辺の装置の規格に応じた対応をする必要がある。例えばデータ送出のタイミング等である。
【０００８】
本発明は上記事情に鑑みてなされたものであり、回線接続装置の高速側及び低速側の何れからでも通信に必要な同期クロックが得られ、種々の用途に適用できる回線接続装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の回線接続装置は、低速側線路から送信されるデータを時分割多重して高速側線路に伝送するとともに、高速側線路から送信される時分割多重されたデータを分岐して前記低速側線路に伝送する回線接続装置において、前記低速側線路から送信されるデータからクロックを抽出する第１クロック抽出手段を有する低速インタフェース部と、前記高速側線路から送信される時分割多重されたデータからクロックを抽出する第２クロック抽出手段を有する高速インタフェース部とを備え、前記低速インタフェース部は、前記第１クロック抽出手段によって抽出されたクロックと前記第２クロック抽出手段によって抽出されたクロックとに基づいて前記低速インタフェース部の動作タイミングを規定するクロックを生成するクロック生成手段を備えることを特徴とする。
また、本発明の回線接続装置は、前記第２クロック抽出手段が、前記時分割多重されたデータから抽出したクロックを、前記第１クロック抽出手段が抽出したクロックに対してロックさせたクロックを生成することを特徴とする。
また、本発明の回線接続装置は、前記低速インタフェース部が、前記低速側線路に伝送するデータを一時的に記憶し、前記第１クロック抽出手段によって抽出されたクロックに対して所定時間遅延させたタイミングで記憶した前記データを伝送するデータ遅延手段を備えることを特徴とする。
また、本発明の回線接続装置は、前記高速インタフェース部は、前記低速インタフェース部からのデータを時分割多重して前記高速側線路に出力するとともに、前記高速側線路から送信された時分割多重されたデータを分離して前記低速インタフェース部に出力する多重分離部を備えることを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による回線接続装置について詳細に説明する。
まず、図１を参照して、本発明の一実施形態による回線接続装置の接続形態について説明する。
図１は、本発明の一実施形態による回線接続装置の接続状態を示す図である。
【００１１】
図１において、５０は回線網であり、図３中の回線網２２と同様のものである。回線網５０内においては、ＤＣＳクロックが用いられ、このクロックに同期してデータが伝送される。回線網５０は、ビル内装置６０と複数の線路で接続されている。
ビル内装置６０は、ＤＳＵ６２−１〜６２−ｎ、回線接続装置６４、大容量基地局６６、基地局６８−１〜６８−ｎからなる。
【００１２】
ＤＳＵ６２−１〜６２−ｎは、回線網２２に接続される複数の線路各々に設けられており、これらＤＳＵ６２−１〜６２−ｎが設けられた各々の線路は、回線接続装置６４の低速側に接続されている。
尚、ＤＳＵ６２−１〜６２−ｎと回線接続装置６４との間がＴ点である（図１中符号Ｔが付された点）。尚、図１中においては、ＤＳＵ６２−１と回線接続装置６４との間のＴ点のみを図示しており、他のＴ点（例えばＤＳＵ６２−２と回線接続装置６４との間のＴ点等）は図示を省略している。
【００１３】
６６は、回線接続装置６４と接続された大容量基地局であり、時分割多重化されたデータを回線接続装置６４との間で授受する。また、大容量基地局６６には、基地局６８−１〜６８−ｎが接続されており、回線接続装置６４から送出された時分割多重化されたデータを各基地局６８−１〜６８−ｎに分配するとともに、各基地局６８−１〜６８−ｎから出力されるデータを時分割多重して回線接続装置６４に送出する。
【００１４】
図３に示した従来の技術においては、回線接続装置１６の高速側に供給されるクロックに同期して通信が行われていたが、図１に示した本発明の一実施形態においては、低速側から供給されるクロック（ＤＣＳクロック、ライン抽出クロック）を用いて同期通信が行われる。
【００１５】
回線網５０から供給されるこのクロックを同期クロックとして用いる場には、まずクロックを抽出する必要がある。更に、図１に示した形態においては、装置全体として同期して動作を行うようにする必要がある。
回線網５０からＤＳＵ６２−１〜６２−ｎを介して回線接続装置６４へ送出されるデータを回線接続装置６４が受信する場合には、上述のように、データからクロックを抽出し、このクロックに同期させてデータを大容量基地局６６へ送出すればよい。
【００１６】
しかしながら、大容量基地局６０から回線接続装置６４へ送出されたデータを、回線網５０へ同期させて送信するためには、当然ながら同期させる基準となるクロックが必要となる。
この場合においても装置全体が同期して動作するためには、Ｔ点から得られるＴクロックを同期クロックとしなければならない。つまり、Ｔ点から抽出したクロックを用いて回線網５０へ送出するデータを同期させなければならない。
【００１７】
しかし、回線網５０の規格上Ｔ点から抽出したクロック（以下、受信クロックという）と、回線接続装置６４から回線網５０へデータを送出する際に用いられるクロック（以下、送出クロックという）とは、２ビット分時間的に時間差を要する。つまり、送出クロックは受信クロックに対して２ビット分時間的に遅れている必要がある。
【００１８】
以下、上記規格を満足する回線接続装置について説明する。
図２は、本発明の一実施形態による回線接続装置の回路構成を示すブロック図である。
図２において、１００は高速インタフェース部であり、１１０−１〜１１０−１２は低速インタフェース部である。
【００１９】
高速インタフェース部の入出力部Ｐ0は図１中の大容量基地局６６に接続される。また、低速インタフェース部１１０−１〜１１０−１２の各々の入出力部Ｐ1〜Ｐ12はＤＳＵ６２−１〜６２−ｎ（ここでｎは“１２”である）に接続される。
上記高速インタフェース部１００は低速インタフェース部１１０−１〜１１０−１２から出力される１２チャネル分のデータを多重し、また大容量基地局６６から出力される時分割多重されたデータを分離する多重分離部１０２を有する。
【００２０】
本実施形態における回線接続装置６６は、図３に示した接続形態及び図１に示した接続形態の何れをも可能とする構成となっている。
つまり、図３に示されたように、（１）高速側から供給される時分割多重されたデータからクロックを抽出する形態、及び（２）低速側のＴ点から供給されるＴ点クロックを用いる形態の何れをも可能としている。
上記（１）の形態を可能とするため、高速インタフェース部１００はＰＬＬ回路１０４を備える。このＰＬＬ回路は、入出力部Ｐ0から入力されるデータから、例えば８Ｋのクロックを抽出し、後述するように、低速インタフェース部１１０−１〜１１０−１２の何れかから出力されるクロックとロックしたクロックを生成し、低速インタフェース部１１０−１〜１１０−１２各々へ供給する。
【００２１】
上記低速インタフェース部１１０−１〜１１０−１２は、２つの動作モードを有する。
この２つの動作モードのうちの１つは、低速インタフェース部１１０−１〜１１０−１２に接続される装置（図１に示した例では回線網５０）に従属するＴＥモードであり、もう１つの動作モードは、高速インタフェース１００に従属するＮＴモードである。
主として図３に示された形態においてはＮＴモードが使用され、図１に示された形態においては、ＴＥモードが使用される。
【００２２】
図２に示した例では、低速インタフェース部１１０−１，１１０−２はＴＥモードで使用され、低速インタフェース部１１０−１２はＮＴモードで使用されている。
いま、低速インタフェース部１１０−１〜１１０−１２について、低速インタフェース部１１０−１を代表例に挙げて説明する。
図２において、１１２はレシーバであり、回線網５０から出力されるデータを受信し、受信したデータを受信フレーム１１４へ出力する。
【００２３】
受信フレーム１１４は、レシーバ１１２から出力されるデータからクロックを抽出し、後述する送信フレーム１２４、エラスティックメモリ１１６，１２２、速度変換部１１８，１２０、及び高速インタフェース部１００内のＰＬＬ回路１０４へ出力する。また、受信したデータをエラスティックメモリ１１６へ出力する。以下、受信フレームから出力されるクロックをシステムクロックと称する。
【００２４】
エラスティックメモリ１１６は、受信フレームから出力されたデータを一時的に記憶し、受信フレーム１１４から出力されるシステムクロックに同期させて出力する。従って、エラスティックメモリ１１６において、データのジッタが吸収されることになる。
【００２５】
速度変換部１１８は、エラスティックメモリ１１６から出力されるデータのデータ速度を変換して出力する。この場合も、データの出力タイミングは、受信フレーム１１４から出力されるシステムクロックに同期して出力される。速度変換部１１８から出力されたデータは高速インタフェース部１００内の多重分離部１０２へ出力される。
【００２６】
速度変換部１２０は、速度変換部１１８と同様に、多重分離部１０２から出力されるデータのデータ速度を変換する。受信フレーム１１４から出力されるシステムクロックは速度変換部１２０にも入力されており、データの出力タイミングは、このクロックに同期して出力される。
エラスティックメモリ１２２は、低速インタフェース部１１０−１〜１１０−１２がＴＥモードの場合にのみ用いられ、速度変換部１２０から出力されるデータをシステムクロックから送出クロックのタイミングで出力する。
【００２７】
前述したように、送出クロックは、受信クロックに対して２ビット遅れたタイミングで出力される。エラスティックメモリ１２２は、このタイミングずれを吸収するために用いられる。
送信フレーム１２４は受信フレーム１１４から出力されるシステムクロックに同期してエラスティックメモリ１２２から出力されるデータをドライバ１２６へ出力する。
【００２８】
尚、図２において、低速インタフェース部１１０−２，１１０−１２ではＰＬＬ回路１３０−２，１３０−１２が設けられており、低速インタフェース部１１０−１ではＰＬＬ回路が設けられていない。また、低速インタフェース部１１０−１２では低速インタフェース部１１０−１内のエラスティックメモリ１２２に相当する部材が設けられていない。
【００２９】
図２は、低速インタフェース部のモードの違いによる動作の違いを説明するためのものであるため図示を省略しているが、実際の回路では低速インタフェース部１１０−１内にＰＬＬ回路が設けられ、低速インタフェース部１１０−１２内にエラスティックメモリが設けられている。
【００３０】
図２に示した例では、低速インタフェース部１１０−１，１１０−２がＴＥモードで動作し、低速インタフェース部１１０−１２がＮＴモードで動作している。また低速インタフェース部１１０−１は受信したデータからクロックを抽出し、システムクロックとして出力している。
低速インタフェース部１１０−１と低速インタフェース部１１０−２との違いは、低速インタフェース部１１０−１からシステムクロックを高速インタフェース部１００へ出力している点である。
【００３１】
したがって、ＰＬＬ回路１０４は、入出力部Ｐ0から入力されるデータから抽出したクロックとこのシステムクロックとがロックしたクロックを生成し、低速インタフェース部１１０−２〜１１０−１２へ出力する。
低速インタフェース部１１０−２が備えるＰＬＬ回路１３０−２は、ＰＬＬ回路１０４から供給されるクロック及び受信フレーム１１４から出力されるクロックに基づいて速度変換部１１８，１２０の動作タイミングを規定するクロックを出力する。
【００３２】
また、低速インタフェース部１１０−１２が備えるＰＬＬ回路１３０−１２は、ＰＬＬ回路１０４から供給されるクロック及び受信フレーム１１４から出力されるクロックに基づいて速度変換部１１８，１２０、及び送信フレーム１２４の動作タイミングを規定するクロックを出力する。
【００３３】
上記構成において、低速インタフェース部１１０−１の入出力部Ｐ1からデータが入力されると、レシーバ１１２によって受信され、受信フレーム１１４に出力される。受信フレーム１１４では、受信したデータからクロックが抽出され、システムクロックとして速度変換部１１８，１２０、エラスティックメモリ１１６，１２２、送信フレーム１２４、及びＰＬＬ回路１０４へ出力される。
ＰＬＬ回路１０４へ出力されたシステムクロックは、ＰＬＬ回路１０４が抽出したクロックとロックされ、ロックされたクロックが各低速インタフェース部１１０−２〜１１０−１２へ供給される。
【００３４】
また、受信フレーム１１４に入力されたデータはエラスティックメモリ１１６へ出力され、一時的に記憶される。エラスティックメモリ１１６に記憶されたデータはシステムクロックのタイミングで出力されることによりジッタが除去される。このデータは速度変換部１１８へ出力され、データ速度が変換されシステムクロックのタイミングで出力される。出力されたデータは高速インタフェース部１００の多重分離部１０２へ出力され、多重化されて入出力部Ｐ0から出力される。
【００３５】
また、入出力部Ｐ0から入力されたデータは分離されて各々のチャネル毎に分配される。いま、低速インタフェース部１１０−１へ分配されたデータを例に挙げて説明する。
データが低速インタフェース部１１０−１の速度変換部１２０へ入力されると、データ速度が変換されてエラスティックメモリ１２２へ出力される。エラスティックメモリ１２２において、受信クロックと送出クロックとの２ビット分の時間が費やされ、データは図１中の回線網５０が要求する時間差を満足させ送信フレーム１２４へ出力され、ドライバ１２６を介して入出力部Ｐ1から出力される。
【００３６】
【発明の効果】
以上説明したように、本発明の回線接続装置によれば、回線接続装置の高速側及び低速側の何れからでも通信に必要な同期クロックが得られるとともに、周辺の装置の規格に適合することができ、種々の用途に適用できるという効果がある。
また、低速側線路を介して伝送されるクロックによって網側及び端末側の同期をとるようにしているので、信頼性の高い安定した同期通信を行うことができるという効果がある。
【図面の簡単な説明】
【図１】  本発明の一実施形態による回線接続装置の接続状態を示す図である。
【図２】  本発明の一実施形態による回線接続装置の回路構成を示すブロック図である。
【図３】  従来の伝送装置の接続状態を示す全体図である。
【符号の説明】
１１４                      受信フレーム（第１クロック抽出手段）
１２２                      エラスティックメモリ（データ遅延手段）
１１０−１〜１１０−１２    低速インタフェース部
１００                      高速インタフェース部
１０４                      ＰＬＬ回路第２クロック抽出手段
１３０−２〜１３０−１２    ＰＬＬ回路（クロック生成手段）
【図１】
0003952593.tif 000002
【図２】
0003952593.tif 000003
【図３】
0003952593.tif 000004