(57)【特許請求の範囲】
【請求項１】
ソース領域およびドレイン領域が形成された、シリコンを含む半導体基板と、
該半導体基板上の前記ソース領域および前記ドレイン領域の間に配置された酸化ジルコニウム（ＺｒＯ2）膜と、
該酸化ジルコニウム（ＺｒＯ2）膜上に配置されており、少なくとも７０％の単一相のｃ軸配向を有するＰＧＯ膜と、
該ＰＧＯ膜上に配置された金属ゲート電極と
を含む、金属強誘電体絶縁体半導体電界効果トランジスタ。
【請求項２】
前記金属ゲート電極は、白金（Ｐｔ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、導電性酸化物、および導電性合金からなる群から選択された材料から製造される、請求項１に記載の金属強誘電体絶縁体半導体電界効果トランジスタ。
【請求項３】
前記金属強誘電体絶縁体半導体電界効果トランジスタが、０．１〜３．０ボルトの範囲のメモリウィンドウを有する、請求項２に記載の金属強誘電体絶縁体半導体電界効果トランジスタ。
【請求項４】
前記ＰＧＯ膜が、少なくとも８０％の単一相のｃ軸配向を有する、請求項１に記載の金属強誘電体絶縁体半導体電界効果トランジスタ。
【請求項５】
請求項１に記載の金属強誘電体絶縁体半導体電界効果トランジスタの製造方法であって、
ソース領域およびドレイン領域が形成された、シリコンを含む半導体基板を準備する工程と、
該半導体基板上の前記ソース領域および前記ドレイン領域の間に酸化ジルコニウム（ＺｒＯ2）膜を堆積する工程と、
該酸化ジルコニウム（ＺｒＯ2）膜上に少なくとも７０％の単一相のｃ軸配向膜のＰＧＯ膜を堆積する工程と、
該ＰＧＯ膜上に金属ゲート電極を形成する工程と
を包含する、方法。
【請求項６】
前記酸化ジルコニウム（ＺｒＯ2）膜を堆積する工程が、物理的気相成長（ＰＶＤ）、蒸着および酸化、化学的気相成長（ＣＶＤ）、ならびに原子層成長からなる群から選択される堆積方法を含む、請求項５に記載の方法。
【請求項７】
前記ＰＧＯ膜を堆積する工程が、スピンオン、物理的気相成長、ＣＶＤ、有機金属ＣＶＤ（ＭＯＣＶＤ）、化学溶液成長（ＣＳＤ）、およびレーザアブレーションからなる群から選択される堆積方法を含む、請求項５に記載の方法。
【請求項８】
前記金属ゲート電極は、白金（Ｐｔ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、導電性酸化物、および導電性合金からなる群から選択される材料を含む、請求項５に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリ用途のための絶縁層上の単一ｃ軸の酸化ゲルマニウム鉛（ＰＧＯ）薄膜、およびその製造方法、より具体的には、強誘電性ランダムアクセスメモリ（ＦｅＲＡＭ）およびダイナミックランダムアクセスメモリ（ＤＲＡＭ）用途のための酸化ジルコニウム（ＺｒＯ2）絶縁体上ＰＧＯ薄膜に関する。
【０００２】
【従来技術】
酸化ゲルマニウム鉛（ＰＧＯまたはＰｂ5Ｇｅ3Ｏ11）は、周知の強誘電性材料である。純粋なｃ軸配向ＰＧＯ薄膜は、イリジウム（Ｉｒ）、白金（Ｐｔ）、白金／イリジウム（Ｐｔ／Ｉｒ）、およびイリジウム−タンタル−酸素（Ｉｒ−Ｔａ−Ｏ）導電性電極の上に成長することができていた。これらの構造は、金属強誘電体金属酸化物半導体（ＭＦＭＯＳ）単一トランジスタメモリ用途のために用いられ得る。
【０００３】
また、強誘電性デバイスは、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）を用いて製造されていた。多結晶構造を有し、強誘電性を示す、強誘電性材料ＳＢＴとは異なり、ＰＧＯは、ｃ軸に配向される場合にのみ強誘電性を示す。しかし、ＰＧＯ膜が、通常、アモルファスまたは多結晶構造を示すので、絶縁体上に単一相、ｃ軸ＰＧＯ膜を成長させることはより困難である。
【０００４】
【発明が解決しようとする課題】
金属強誘電体半導体電界効果トランジスタ（ＭＦＳＦＥＴ）は、ＭＦＭＯＳの魅力的な代替品である。しかし、ＰＧＯ膜とシリコンとの間の強い相互作用が、ＰＧＯ強誘電体層を用いるこのようなデバイスの製造を妨げる。金属強誘電体絶縁体半導体電界効果トランジスタ（ＭＳＩＳＦＥＴ）も、その構造がＭＦＭＯＳ構造より単純なので、研究されてきた。しかし、今までは、ＰＧＯ強誘電体層を含むＭＳＩＳＦＥＴデバイスの製造用の良好な絶縁膜が見つからなかった。従って、ＰＧＯ強誘電体層を有するＭＳＩＳＦＥＴデバイスの製造を可能にする良好な絶縁膜を見つける必要がある。
【０００５】
従って、本発明の目的は、ＰＧＯ強誘電体膜を含むＭＦＩＳトランジスタ構造を提供することである。
【０００６】
本発明の他の目的は、ＺｒＯ2絶縁膜を含むＭＦＩＳトランジスタ構造を提供することである。
【０００７】
本発明のさらなる目的は、絶縁層上にＰＧＯ強誘電体層を含むＭＦＩＳトランジスタ構造を提供することである。
【０００８】
【課題を解決するための手段】
本発明の金属強誘電体絶縁体半導体電界効果トランジスタは、ソース領域およびドレイン領域が形成された、シリコンを含む半導体基板と、該半導体基板上の前記ソース領域および前記ドレイン領域の間に配置された酸化ジルコニウム（ＺｒＯ2）膜と、該酸化ジルコニウム（ＺｒＯ2）膜上に配置されており、少なくとも７０％の単一相のｃ軸配向を有するＰＧＯ膜と、該ＰＧＯ膜上に配置された金属ゲート電極と、を含む。
【００１０】
前記金属ゲート電極は、白金（Ｐｔ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、導電性酸化物、および導電性合金からなる群から選択された材料から製造される。
【００１２】
前記金属強誘電体絶縁体半導体電界効果トランジスタが、０．１〜３．０ボルトの範囲のメモリウィンドウを有する。
【００１４】
前記ＰＧＯ膜が、少なくとも８０％の単一相のｃ軸配向を有する。
【００２２】
また、本発明は、前記金属強誘電体絶縁体半導体電界効果トランジスタの製造方法であって、ソース領域およびドレイン領域が形成された、シリコンを含む半導体基板を準備する工程と、該半導体基板上の前記ソース領域および前記ドレイン領域の間に酸化ジルコニウム（ＺｒＯ2）膜を堆積する工程と、該酸化ジルコニウム（ＺｒＯ2）膜上に少なくとも７０％の単一相のｃ軸配向膜のＰＧＯ膜を堆積する工程と、該ＰＧＯ膜上に金属ゲート電極を形成する工程とを包含する。
【００２５】
前記酸化ジルコニウム（ＺｒＯ2）膜を堆積する工程が、物理的気相成長（ＰＶＤ）、蒸着および酸化、化学的気相成長（ＣＶＤ）、ならびに原子層成長からなる群から選択される堆積方法を含む。
【００２６】
前記ＰＧＯ膜を堆積する工程が、スピンオン、物理的気相成長、ＣＶＤ、有機金属ＣＶＤ（ＭＯＣＶＤ）、化学溶液成長（ＣＳＤ）、およびレーザアブレーションからなる群から選択される堆積方法を含む。
【００２７】
前記金属ゲート電極は、白金（Ｐｔ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、導電性酸化物、および導電性合金からなる群から選択される材料を含む。
【００２９】
【発明の実施の形態】
次に、図面を参照すると、図１には、本発明のデバイスの模式図が示されている。デバイス１０は、シリコン基板のような半導体基板１２を含む。ＺｒＯ2のような絶縁膜１４は、半導体基板１２上に配置される。強誘電体層１６は、すなわち、実質的に単一相のｃ軸Ｐｂ5Ｇｅ3Ｏ11（ＰＧＯ）膜は、絶縁膜１４上に配置される。金属上部電極１８は、ＰＧＯ膜１６上に配置される。
【００３０】
このような構造を用意する典型的な方法は、以下の工程を含み得る。第１に、半導体基板は、任意の技術レベルの分離およびウェル形成を含むプロセスを用いて用意される。第２に、ＺｒＯ2のような絶縁膜が、以下の手段のうちの任意の手段によって堆積される。手段として、物理的気相成長（ＰＶＤ）、蒸着および酸化、化学的気相成長（ＣＶＤ）、ならびに原子層成長がある。任意の必要な堆積後アニーリングには、摂氏８００度までの温度での形成ガスまたは酸素雰囲気におけるアニーリングが含まれ得る。第３に、ＰＧＯ膜が、以下の方法のうちの任意の方法によって堆積される。方法として、スピンオン、物理的気相成長、ＣＶＤ、有機金属ＣＶＤ（ＭＯＣＶＤ）、化学溶液成長（ＣＳＤ）、およびレーザアブレーション（ａｂｌａｔｉｏｎ）がある。第４に、金属ゲート電極は、当該技術分野において公知である任意の手段によってＰＧＯ層上に堆積される。第５に、端子および相互接続形成が行われる。
【００３１】
例えば、以下のデバイスのようなデバイスが製造される。ＺｒＯ2は、酸素雰囲気において、ジルコニウムターゲットの反応性スパッタリングによって、きれいなシリコンウェハ上にスパッタされて堆積される。分光楕円偏光法（エリプリメトリー）によって測定される、フィルムの厚さ２０は、１３５オングストロームであった。絶縁層の厚さは、通常、少なくとも２０オングストロームより厚い。ＰＧＯ薄膜１６は、２−（２−エトキシエトキシ）エタノール溶液（Ｈ（ＯＣ2Ｈ4ＯＣ2Ｈ4ＯＣ2Ｈ5）内で、酢酸鉛（Ｐｂ（ＯＡｃ）2・３Ｈ2Ｏ）、およびゲルマニウムイソプロポキシド（Ｇｅ（Ｏｐｒ’）4）を用いてスピンコーティングされ、深い赤褐色になるまで空気に露出された状態で加熱される。鉛対ゲルマニウムの比（Ｐｂ／Ｇｅ）は、５．２５／３である。ベーキング温度は、摂氏約５０〜３５０度であり、３０〜３６００秒の間である。各スピンオン層の後のアニーリング温度は、摂氏約４００〜５５０度であり、３０〜３６００秒の間である。最終的なアニーリング温度は、摂氏約４５０〜６００度であり、５分〜３時間の間である。ＰＧＯ層１６の厚さ２２は、約１６００オングストロームであり、通常、１００〜５０００オングストロームの範囲内である。堆積されたＰＧＯ層の相は、Ｘ線回折によって検査される。
【００３２】
図２は、上記の工程によって製造されたＺｒＯ2基板上のＰＧＯ膜のＸ線回折光線のグラフである。ｘ軸は、２倍のθ（度）を表し、ｙ軸は、１秒あたりのカウントを表す。グラフは、（００１）、（００２）、（００３）、（００４）、（００５）、および（００６）と数字が付けられたピークによって示されるように、実質的に純粋なｃ軸ＰＧＯがＺｒＯ2基板上で得られたことを示す。他のピークが観察されず（２９度での最小ピークを除く）、ＰＧＯ層とＺｒＯ2層との界面で、反応がないことを示すか、または最小限の反応（２９度で二次相として示される）しか起きないことを示す。
【００３３】
図３は、Ｐｔ／ＰＧＯ／ＺｒＯ2／Ｓｉを含む金属強誘電体絶縁体半導体（ＭＦＩＳ）キャパシタの高周波キャパシタンス−電圧（ＣＶ）測定のグラフである。ｘ軸は、電圧を示し、ｙ軸は、キャパシタンスを示す。ＺｒＯ2基板上のＰＧＯ薄膜のメモリウィンドウを測定するために、白金（Ｐｔ）上部電極が、薄いマスクと共に、ＰＧＯ表面上に堆積された。上部電極の面積は、約４×１０-4ｃｍ2である。ＰＧＯ膜は、約１６００オングストロームの厚さであり、ＺｒＯ2層の厚さは、約１３０オングストロームの厚さである。Ｃ−Ｖ曲線のヒステリシスは、約０．７ボルトのメモリウィンドウを示す。メモリウィンドウは、通常、０．１〜３．０ボルトの間である。これは、金属強誘電体金属（ＭＦＭ）構造における１８００オングストロームのＰＧＯ膜用の１．３ボルトメモリウィンドウより少ない。
【００３４】
図４は、Ｐｔ／ＰＧＯ（１８０ｎｍ）／Ｉｒキャパシタ構造のキャパシタンス−電圧（ＣＶ）測定のグラフである。示されているメモリウィンドウは、約１．８ボルトである。
【００３５】
図５は、ＺｒＯ2膜上のＰＧＯ膜のリーク電流（Ｉ−Ｖ）のグラフである。グラフによって示されるように、ＰＧＯ／ＺｒＯ2構造を流れるリーク電流は、非常に小さく、ＰＧＯと、ＺｒＯ2と、シリコン基板との間に良好な界面が維持されていることが示されている。具体的には、リーク電流は、通常、１００ＫＶ／ｃｍ2で、１×１０-6Ａ／ｃｍ2未満である。
【００３６】
図６は、複合ＰＧＯ／絶縁体層状構造、すなわち、絶縁層上にＰＧＯ膜を含む金属強誘電体絶縁体半導体電界効果トランジスタ（ＭＦＩＳＦＥＴ）の好適な実施形態の模式図である。デバイス３０は、ソース領域３４およびドレイン領域３６を含む、シリコン基板のような半導体基板３２を含む。絶縁膜３８は、半導体基板３２上に配置される。絶縁膜３８は、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、ジルコニウムまたはハフニウムのケイ酸塩、あるいはこれらの混合物を含み得る。絶縁膜３８は、酸化アルミニウム、酸化イットリウム、酸化カルシウム、酸化ランタン、酸化チタン（ＴｉＯ2）、酸化タンタル（ＴａＯ5）、ドープされたＺｒＯ2またはドープされたＨｆＯ2、Ｚｒ−Ａｌ−Ｏ、Ｈｆ−Ａｌ−Ｏ、Ｚｒ−Ｔｉ−Ｏ、Ｈｆ−Ｔｉ−Ｏ、およびＬａ−Ａｌ−Ｏ、ならびにこれらの混合物を含み得る。強誘電体層４０は、絶縁膜３８上に配置された、単一相の、ｃ軸Ｐｂ5Ｇｅ3Ｏ11（ＰＧＯ）膜を含む。強誘電性ＰＧＯ層は、米国特許登録第６，１９０，９２５号に記載の方法によって堆積され得る。米国特許登録第６，１９０，９２５号は、２００１年２月２０日に発行され、Ｓｈａｒｐ  Ｌａｂｏｒａｔｏｒｉｅｓ  ｏｆ  Ａｍｅｒｉｃａ，  Ｉｎｃ．に譲渡され、エピタキシャル成長ゲルマネート鉛膜および堆積方法という名称であり、本明細書中で参考として援用される。上記の特許において開示されたＰＧＯ堆積方法を用いることによって、ＰＧＯ層が、実質的にｃ軸結晶化配向で、すなわち、７０％より多く、ほぼ８０％までがｃ軸配向で、堆積され得る。好適な実施形態において、ＰＧＯ層は、約９０％以上のｃ軸配向を有し得る。金属上部電極４２がＰＧＯ膜４０上に配置される。金属上部電極は、白金（Ｐｔ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、または、導電性酸化物もしくは合金を含み得る。
【００３７】
図７は、本発明の絶縁体上ＰＧＯ構造を製造する方法のフローチャートである。工程５０は、分離およびウェル形成を含む任意の技術レベルのプロセスを用いて半導体基板を用意する工程を含む。工程５２は、以下の手段のうちの任意の手段を用いることによって絶縁膜を堆積する工程を含む。このような手段として、物理的気相成長（ＰＶＤ）、蒸着および酸化、化学的気相成長（ＣＶＤ）、ならびに原子層成長がある。必要な場合、工程５４は、摂氏８００度までの温度での形成ガスまたは酸素雰囲気における絶縁膜の堆積後のアニーリングの工程を含む。工程５６は、以下の方法のうちの任意の方法によって、ＰＧＯ膜を堆積する工程を含む。このような方法として、スピンオン、物理的気相成長、ＣＶＤ、有機金属ＣＶＤ（ＭＯＣＶＤ）、化学溶液成長（ＣＳＤ）、およびレーザアブレーションがある。工程５８は、当該技術において公知の任意の手段によって、ＰＧＯ層上に金属ゲート電極を堆積する工程を含む。工程６０は、必要とされる任意の端子および相互接続形成を行う工程を含む。
【００３８】
従って、不揮発性メモリ用途のための絶縁体上の単一相のｃ軸ＰＧＯ薄膜、およびその製造方法が開示されてきた。好ましい構造およびデバイスの製造方法が開示されてきたが、添付の特許請求の範囲によって規定される発明の範囲から逸脱することなく、さらなる変形および改良が加えられ得ることが理解されるべきである。
【００３９】
【発明の効果】
本発明の金属強誘電体絶縁体半導体電界効果トランジスタは、半導体と、その半導体上に配置された絶縁材料の層と、絶縁材料の層上に配置されたＰＧＯの層とを有することにより、ＰＧＯ強誘電体膜を含むＭＦＩＳトランジスタ構造が得られた。
【００４０】
また、薄膜構造は、金属強誘電体絶縁体半導体単一トランジスタ不揮発性メモリ用途のために用いられる、絶縁体上の実質的に単一相のｃ軸ＰＧＯ膜を含む。絶縁体構造上のＰＧＯは、キャパシタ、焦電性赤外線センサ、光学ディスプレイ、光学スイッチ、圧電変換器、表面弾性波デバイスにおいても用いられ得る。好適な実施形態において、ＰＧＯ膜は、酸化ジルコニウムの絶縁層上に堆積される。
【図面の簡単な説明】
【図１】図１は、本発明の絶縁膜上のＰＧＯ強誘電体膜の模式図である。
【図２】図２は、ＺｒＯ2絶縁膜上のＰＧＯ膜のＸ線回折スペクトルのグラフである。
【図３】図３は、Ｐｔ／ＰＧＯ／ＺｒＯ2／Ｓｉを含む金属強誘電体絶縁体半導体（ＭＦＩＳ）キャパシタの高周波数キャパシタンス−電圧（ＣＶ）測定のグラフである。
【図４】図４は、Ｐｔ／ＰＧＯ（１８０ｎｍ）／Ｉｒキャパシタ構造のキャパシタンス−電圧（ＣＶ）測定のグラフである。
【図５】図５は、ＰＧＯ／ＺｒＯ2膜のリーク電流（Ｉ−Ｖ）のグラフである。
【図６】図６は、絶縁体構造上にＰＧＯ層を含む金属強誘電体絶縁体半導体電界効果トランジスタの模式図である。
【図７】図７は、本発明の絶縁体上ＰＧＯ構造を製造する方法のフローチャートである。
【符号の説明】
１０  デバイス
１２  半導体基板
１４  絶縁膜
１６  強誘電体層
１８  金属上部電極
３０  デバイス
３４  ソース領域
３６  ドレイン領域
３８  絶縁膜
４０  強誘電体層
４２  金属上部電極
【図１】
0004020364.tif 000002
【図２】
0004020364.tif 000003
【図３】
0004020364.tif 000004
【図４】
0004020364.tif 000005
【図５】
0004020364.tif 000006
【図６】
0004020364.tif 000007
【図７】
0004020364.tif 000008