(57)【特許請求の範囲】
【請求項１】
第１の半導体を含むベース層と、
コレクタ層と、
前記第１の半導体の禁制帯幅より大きな禁制帯幅を有する第２の半導体を含んでおり、前記コレクタ層および前記ベース層の表面を覆うように設けられたエミッタ層と
を備えるヘテロ接合バイポーラトランジスタ。
【請求項２】
前記第２の半導体材料の禁制帯幅より小さな禁制帯幅を有する半導体を含むエミッタコンタクト層を更に備え、
前記エミッタ層は、前記エミッタコンタクト層と前記ベース層との間に設けられている、請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
サブコレクタ層を更に備え、
前記コレクタ層は前記サブコレクタ層と前記ベース層との間に設けられており、
前記エミッタ層は、前記サブコレクタ層の表面を覆うように設けられている、請求項１又は請求項２に記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記コレクタ層、前記ベース層、前記エミッタコンタクト層の各々はＩｎＧａＡｓ半導体を含み、
前記エミッタ層はＩｎＰ半導体を含む、請求項１〜３のいずれかに記載のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】
シリコン半導体を主材料として含むトランジスタを製造する半導体プロセスでは、シリコン酸化膜を保護膜として用いることができる。また、良質なシリコン酸化膜は、このトランジスタを構成する半導体領域を酸化することによりにより比較的容易に得られる。
【０００３】
一方、化合物半導体を主材料として含むヘテロ接合バイポーラトランジスタは、コレクタ、ベース及びエミッタを構成する半導体層の接合を有している。ヘテロ接合バイポーラトランジスタを製造する半導体プロセスでは、熱酸化シリコン膜に対応するような良質な膜が提供されていない。ヘテロ接合バイポーラトランジスタは、コレクタ、ベース及びエミッタを構成する半導体層の表面を覆うように設けられたＳｉＯ2、ＳｉＮ、ＳｉＯＮといったシリコン系無機絶縁膜を備えており、この無機絶縁膜がトランジスタの表面を保護している。
【０００４】
【発明が解決しようとする課題】
発明者らは、ヘテロ接合バイポーラトランジスタを研究している。このトランジスタを動作させるとき、ベース、コレクタ、エミッタに電圧を印加するが、これらの電圧のうちベース−コレクタ間に最も大きい逆バイアス電圧が加わる。故に、発明者らは、トランジスタのベース−コレクタ間の逆方向耐圧を大きくすることが重要であると考えている。この逆方向耐圧は、ベース−コレクタ間のリーク電流と関係している。ベース−コレクタ接合が露出される形態のトランジスタでは、ベース−コレクタ接合のリーク電流は、内部接合に流れる電流成分と、接合の境界に流れる電流成分からなる。発明者らは、この接合の境界に流れる電流成分を小さくすることが耐圧特性の向上に重要であると考えている。
【０００５】
発明者らが研究しているトランジスタでは、ベース−コレクタ接合が露出されることを防ぐためにこの接合上に絶縁性シリコン無機化合物膜を設けている。発明者らは、このトランジスタに関して下記の技術課題に着目している。このシリコン系無機絶縁膜は、プラズマＣＶＤ法によって形成される。成膜中に、トランジスタの半導体層の表面及びこれらの半導体層の接合がプラズマに晒される。また、トランジスタを構成する半導体領域上に無機絶縁膜を設けると、半導体領域の表面のダングリングボンドにより表面準位が増加する。発明者らは、これらの技術課題を解決する候補はシリコン系無機絶縁膜に替えて半導体膜を用いることであると考えている。しかしながら、トランジスタは、２端子を有するダイオードと異なり、コレクタ、ベース及びエミッタといった３端子デバイスであり、第１導電型半導体領域を第２導電型半導体領域により挟むｎｐｎ構造あるいはｐｎｐ構造を備えている。故に、発明者らは、トランジスタの半導体領域を半導体膜で覆うと、新たなリーク電流の経路を形成する可能性があると考えている。
【０００６】
そこで、本発明の目的は、トランジスタの耐圧を向上できる構造を有するヘテロ接合バイポーラトランジスタを提供することである。
【０００７】
【課題を解決するための手段】
本発明の一側面は、ヘテロ接合バイポーラトランジスタである。ヘテロ接合バイポーラトランジスタは、第１の半導体を含むベース層と、コレクタ層と、前記第１の半導体の禁制帯幅より大きな禁制帯幅を有する第２の半導体を含んでおり、前記コレクタ層および前記ベース層の表面を覆うように設けられたエミッタ層と
を備える。
このトランジスタでは、エミッタ層の禁制帯幅は第１の半導体の禁制帯幅より大きいので、ベース、コレクタ、エミッタの間に望まれないリーク電流経路が発生する可能性を低減できる。また、エミッタ層がコレクタ層およびベース層の表面を覆うので、トランジスタを構成する半導体領域において表面準位の増加およびプラズマダメージを低減できる。故に、ヘテロ接合バイポーラトランジスタの耐圧が高くなる。
本発明のヘテロ接合バイポーラトランジスタは、前記第２の半導体の材料の禁制帯幅より小さな禁制帯幅を有する半導体を含むエミッタコンタクト層を更に備え、前記エミッタ層は、前記エミッタコンタクト層と前記ベース層との間に設けられることが好適である。
本発明のヘテロ接合バイポーラトランジスタは、サブコレクタ層を更に備え、前記コレクタ層は前記サブコレクタ層と前記ベース層との間に設けられており、前記エミッタ層は、前記サブコレクタ層の表面を覆うように設けられることが好適である。
本発明のヘテロ接合バイポーラトランジスタでは、前記コレクタ層、前記ベース層、前記エミッタコンタクト層の各々はＩｎＧａＡｓ半導体を含み、前記エミッタ層はＩｎＰ半導体を含むことが好適である。
【０００８】
ヘテロ接合バイポーラトランジスタは、コレクタ層と、ベース層と、エミッタ層と、半導体保護層を備える。ベース層は、第１の半導体を含む。エミッタ層は、第１の半導体材料の禁制帯幅より大きな禁制帯幅を有する第２の半導体を含む。ベース層はコレクタ層とエミッタ層との間に設けられている。コレクタ層は、第３の半導体を含む。半導体保護層は、第１及び第３の半導体の禁制帯幅より大きな禁制帯幅を有する半導体から構成されており、コレクタ層、ベース層およびエミッタ層の表面を覆うように設けられている。
半導体保護層の禁制帯幅は第１及び第３の半導体の禁制帯幅より大きいので、望まれないリーク電流経路が、ベース、コレクタ、エミッタの間に発生する可能性を低減できる。また、このトランジスタは半導体層を保護層として用いているので、トランジスタを構成する半導体領域において表面準位の増加およびプラズマダメージを低減できる。故に、半導体保護層は、ヘテロ接合バイポーラトランジスタの耐圧を高めることができる。
【０００９】
また、半導体保護層が不純物を意図的に添加していない半導体を含めば、半導体保護層全体にわたって空乏層が形成される。
【００１０】
このトランジスタでは、エミッタコンタクト層を更に備えることができる。エミッタコンタクト層は、第２の半導体材料の禁制帯幅より小さい禁制帯幅を有する半導体を含む。エミッタ層は、エミッタコンタクト層とベース層との間に設けられている。半導体保護層は、エミッタコンタクト層の表面を覆うように設けられている。
【００１１】
半導体保護層は、エミッタコンタクト層の表面を覆うので、エミッタコンタクト層の表面を介してベース・エミッタ間に流れる電流を低減するために役立つ。
【００１２】
このトランジスタでは、サブコレクタ層を更に備えることができる。コレクタ層はサブコレクタ層とベース層との間に設けられている。半導体保護層は、サブコレクタ層の表面を覆うように設けられている。
【００１３】
半導体保護層は、サブコレクタ層の表面を覆うので、ベースとコレクタとの間にサブコレクタ層の表面を介して流れる電流を低減するために役立つ。
【００１４】
このトランジスタでは、コレクタ層、ベース層、及びエミッタコンタクト層の各々はＩｎＧａＡｓ半導体を含むことができる。エミッタ層は、ＩｎＰ半導体を含むことができる。半導体保護層は、不純物を意図的に添加していないＩｎＰ半導体を含むことができる。
【００１５】
本発明の別の側面は、ヘテロ接合バイポーラトランジスタである。ヘテロ接合バイポーラトランジスタは、コレクタ層と、ベース層と、エミッタ層とを備える。ベース層は、第１の半導体を含む。エミッタ層は、第１の半導体の禁制帯幅より大きな禁制帯幅を有する第２の半導体を含んでおり、コレクタ層およびベース層の表面を覆うように設けられている。
【００１６】
このトランジスタでは、エミッタ層の禁制帯幅は第１の半導体の禁制帯幅より大きいので、ベース、コレクタ、エミッタの間に望まれないリーク電流経路が発生する可能性を低減できる。また、エミッタ層がコレクタ層およびベース層の表面を覆うので、トランジスタを構成する半導体領域において表面準位の増加およびプラズマダメージを低減できる。故に、ヘテロ接合バイポーラトランジスタの耐圧が高くなる。
【００１７】
このトランジスタは、エミッタコンタクト層を更に備えることができる。エミッタコンタクト層は、第２の半導体材料の禁制帯幅より小さな禁制帯幅を有する半導体を含む。エミッタ層は、エミッタコンタクト層とベース層との間に設けられている。
【００１８】
エミッタ層は、ベース層の表面を覆うので、ベース層の表面を介してエミッタコンタクト層とベース電極との間を流れる電流の低減に役立つ。
【００１９】
このトランジスタは、サブコレクタ層を更に備えることができる。コレクタ層は、サブコレクタ層とベース層との間に設けられている。エミッタ層は、サブコレクタ層の表面を覆うように設けられている。
【００２０】
エミッタ層は、サブコレクタ層の表面を覆うので、ベースとコレクタ電極との間にサブコレクタ層の表面を介して流れる電流を低減するために役立つ。
【００２１】
このトランジスタでは、コレクタ層、ベース層、エミッタコンタクト層の各々はＩｎＧａＡｓ半導体を含むことができる。エミッタ層はＩｎＰ半導体を含むことができる。
【００２２】
ヘテロ接合バイポーラトランジスタを製造する方法は、(ａ)コレクタ層、第１の半導体を含むベース層、及び第１の半導体材料の禁制帯幅より大きな禁制帯幅を有する第２の半導体を含むエミッタ層を含む第１のメサを形成する工程と、(ｂ)下地の半導体領域の表面を覆うように、第１の半導体の禁制帯幅より大きな禁制帯幅を有する半導体保護膜を形成する工程とを備える。
【００２３】
この方法は、(ｃ)第１のメサを形成する工程に先だって、エミッタコンタクト層を形成する工程を更に備えることができる。
【００２４】
この方法は、(ｄ)半導体保護膜を形成する工程に先だって、サブコレクタ層を形成する工程を更に備えることができる。或いは、この方法は、半導体保護膜を形成する工程の後に、サブコレクタ層及び保護層を形成する工程を更に備えることができる。
【００２５】
ヘテロ接合バイポーラトランジスタを製造する方法は、(ｅ)コレクタ層、第１の半導体を含むベース層を含む第１のメサを形成する工程と、(ｆ)下地の半導体領域の表面を覆うように、第１の半導体材料の禁制帯幅より大きな禁制帯幅を有する第２の半導体を含むエミッタ層を形成する工程とを備える。
【００２６】
ヘテロ接合バイポーラトランジスタを製造する方法は、(ｇ)コレクタ層、及び第１の半導体を含むベース層を含む第１のメサを形成する工程と、(ｈ)下地の半導体領域の表面を覆うように、第１の半導体材料の禁制帯幅より大きな禁制帯幅を有する第２の半導体を含むエミッタ膜を形成する工程と、(ｉ)エミッタ膜上にエミッタコンタクト層を形成する工程と、(ｊ)エミッタ膜をエッチングして第１のメサを覆うようにエミッタ層を形成する工程と、を備える。
【００２７】
ヘテロ接合バイポーラトランジスタを製造する方法は、(ｋ)サブコレクタ膜、コレクタ膜、及び第１の半導体を含むベース膜を形成する工程と、(ｍ)コレクタ膜及びベース膜をエッチングしてコレクタ層及びベース層を含む第１のメサを形成する工程と、(ｎ)サブコレクタ膜をエッチングしてサブコレクタ層を形成する工程と、(ｐ)下地の半導体領域の表面を覆うように、第１の半導体材料の禁制帯幅より大きな禁制帯幅を有する第２の半導体を含むエミッタ膜を形成する工程と、(ｑ)エミッタ膜上にエミッタコンタクト層を形成する工程と、(ｒ)エミッタ膜をエッチングして第１及び第２のメサを覆うようにエミッタ層を形成する工程とを備える。
【００２８】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【００２９】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のヘテロ接合バイポーラトランジスタに係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００３０】
(第１の実施の形態)
図１は、本実施の形態に係わるヘテロ接合バイポーラトランジスタを示す平面図である。図２(ａ)は、図１のI−I線に沿ってとられた断面図である。図２(ｂ)は、図１のII−II線に沿ってとられた断面図である。本実施の形態に係わるヘテロ接合バイポーラトランジスタ(以下、トランジスタと記す)１ａは、III−Ｖ族化合物半導体から形成されたｎｐｎタイプトランジスタであり、そのエミッタのバンドギャップはベースのバンドギャップより大きい。
【００３１】
図１を参照すると、トランジスタ１ａは、基板２、第１のメサ４、第２のメサ６、エミッタコンタクトメサ８、半導体保護層１０、エミッタ電極１２、ベース電極１４、およびコレクタ電極１６を備える。図１には、結晶軸を示す座標系Ｓが記載されている。基板２としては、半絶縁性ＩｎＰ基板といった半導体基板が例示される。また、半導体基板の主面は、例えば(１００)面である。
【００３２】
図１、図２(ａ)及び図２(ｂ)を参照しながら、トランジスタ１ａの構成要素を説明する。第１のメサ４は、基板２の主面上に設けられており、サブコレクタ層(図２(ａ)及び図２(ｂ)の参照番号１８)を含む。第１のメサ(サブコレクタ層１８)は、〔０１１〕(以下、特段の記述がある場合を除き結晶学的に等価な結晶方向を示す)方向に伸びる一対の側面４ａ及び４ｂと、〔０１−１〕方向に伸びる一対の側面４ｃ及び４ｄとを有する。第１のメサ４の主面は、第１の領域と、この第１の領域を囲むように設けられた第２の領域とを備える。コレクタ電極１６は、第１のメサ４の第２の領域に電気的に接続されており、第１のメサ４のステップ４ｃを横切って〔０１１〕方向に伸びている。第１のメサ４は、当該トランジスタ１ａを別のトランジスタから電気的に分離するために役立つ。
【００３３】
第２のメサ６は、第１のメサ４の第１の領域上に設けられており、コレクタ層２０及びベース層２２を含んでいる。第２のメサ６(コレクタ層２０、及びベース層２２)は、〔０１１〕方向に伸びる一対の側面６ａ、６ｂと、〔０１−１〕方向に伸びる一対の側面６ｃ、６ｄとを有する。第２のメサ６の主面は、第１の領域と、この第１の領域を囲むように設けられた第２の領域とを備える。ベース電極１４は、第２のメサ６の第２の領域に電気的に接続されており、第１及び第２のメサ４、６のステップ４ｃ、６ｄを横切って〔０１１〕方向に伸びている。コレクタ層２０は、サブコレクタ層１８上に設けられており、ベース層２２は、コレクタ層２０上に設けられている。
【００３４】
また、第２のメサ６は、更にエミッタ層２６を含むことができる。エミッタ層２６は、ベース層２２上に設けられている。しかしながら、エミッタ層は、第２のメサ(ベース・コレクタメサ呼ばれる)６と別個に設けることができる。
【００３５】
エミッタコンタクトメサ８は、第２のメサ６上に設けられており、エミッタコンタクト層２８を含む。エミッタコンタクト層２８は、〔０１１〕方向に伸びる一対の側面２８ａ及び２８ｂと、〔０１−１〕方向に伸びる一対の側面２８ｃ及び２８ｄとを有する。側面２８ａ及び２８ｂの各々は逆メサ形状を有しており、側面２８ｃ及び２８ｄの各々は順メサ形状を有する。
【００３６】
エミッタ電極１２は、エミッタコンタクト層２８に電気的に接続されており、エミッタコンタクト層２８の順メサ形状の側面２８ｄ、並びに第１及び第２のメサ４、６のステップ４ｄ、６ｄを横切って〔０１１〕方向に伸びている。
【００３７】
半導体保護層１０は、コレクタ層２０、ベース層２２およびエミッタ層２６の表面を覆うように設けられている。図１に示される実施の形態においては、半導体保護層１０を明示的に示すために、コレクタ層２０、ベース層２２及びエミッタ層２６の表面を覆う矩形領域に半導体保護層１０が設けられているが、基板全体に対して保護機能を発揮するために、基板の全面に設けられていることが好ましい。
【００３８】
半導体保護層１０は、ベース層２２の半導体及びコレクタ層２０の半導体の禁制帯幅より大きな禁制帯幅を有する半導体から構成されているので、リーク電流経路が、ベース、コレクタ、エミッタの間に発生する可能性を低減できる。故に、半導体保護層は、ヘテロ接合バイポーラトランジスタの耐圧を高めることができる。
【００３９】
また、トランジスタ１ａは、シリコン系無機化合物層に替えて半導体保護層１０を用いているので、トランジスタを構成する半導体層と同じ成長法を採用できる。故に、トランジスタを構成する半導体領域の表面がプラズマに晒されることがないので、この半導体領域の表面準位の増加が抑えられると共に半導体領域に対するプラズマダメージも低減できる。
【００４０】
更に、半導体保護層１０の不純物濃度が十分に低ければ、半導体保護層１０の全体にわたって又は部分的に空乏層が形成される。半導体保護層１０に空乏層が形成されるようにするためにの条件としては、例えば、膜厚４００ナノメートル以下、キャリア濃度１．０×１０15ｃｍ-3以下であることが好ましい。空乏層の形成により、半導体保護層１０を介して流れるキャリアを低減できる。空乏層を確実に形成するためには、半導体保護層１０が不純物を意図的に添加していない半導体から構成されていることが好ましい。
【００４１】
加えて、半導体保護層１０が十分に空乏化していれば、半導体保護層１０内の残存キャリア濃度を小さくできる。発明者の知見によれば、残存キャリアは浮遊容量を増加させる。トランジスタには高周波信号が入力されるが、半導体保護層１０が完全に空乏化していれば、トランジスタの高周波特性が浮遊容量により悪化することがない。
【００４２】
トランジスタ１ａが動作している状態では、ベース・コレクタ間にはミリアンペア程度の量の電流が流れている。また、ベース・コレクタ接合には、大きな電圧が印加されている。故に、ベース・コレクタ接合の近傍には、ホットエレクトロンが生じている。一方、トランジスタ１ａのベース・コレクタ接合のエッジがメサ表面に現れている。シリコン系無機化合物層が直接に覆っている場合、成膜の際にプラズマダメージによって発生する界面準位や、界面近傍のシリコン系無機化合物層にホットエレクトロンが捕獲される現象が生じる。この現象は、界面近傍のリーク電流増大や寄生効果といった悪影響を生じさせる。半導体保護層１０は接合のエッジを覆っているので、ホットエレクトロンの捕獲が生じにくい。
【００４３】
シリコン系無機化合物層に替えて半導体保護層１０がベース層２２およびエミッタ層２６の表面を覆っているので、ベース層２２およびエミッタ層２６の表面を介してエミッタ・ベース間に流れる電流を抑制する。
【００４４】
シリコン系無機化合物層に替えて半導体保護層１０がエミッタコンタクト層２８の表面を覆っているので、エミッタコンタクト層２８の表面(側面)を介して、エミッタ電極・ベース電極間に通じるリーク電流を抑えることができる。
【００４５】
さらに、半導体保護層１０がサブコレクタメサの側面を覆っていれば、隣接した素子間に流れるリーク電流を抑制できる。
【００４６】
トランジスタ１ａの主要な構成要素が説明された。
具体例；
基板２：半絶縁性ＩｎＰ基板；
層１８：Ｓｉ添加ＩｎＧａＡｓ、
２００〜５００ｎｍ、１．０×１０19ｃｍ-3〜２．０×１０19ｃｍ-3 ；
層２０：Ｓｉ添加ＩｎＧａＡｓ、
２００〜５００ｎｍ、１．０×１０15ｃｍ-3〜２．０×１０17ｃｍ-3 ；
層２２：  Ｃ添加ＩｎＧａＡｓ、
３０ｎｍ〜１００ｎｍ、２．０×１０19ｃｍ-3〜４．０×１０19ｃｍ-3；
層２６：Ｓｉ添加ＩｎＰ、
５０ｎｍ〜２００ｎｍ、１．０×１０17ｃｍ-3〜５．０×１０18ｃｍ-3；
層２８：Ｓｉ添加ＩｎＧａＡｓ、
２００ｎｍ、１．０×１０19〜２．０×１０19 ；
層１０：アンドープＩｎＰ、  ２０ｎｍ。
【００４７】
(第２の実施の形態)
図３は、別の実施の形態のトランジスタ１ｂを示す図面である。図４(ａ)は、図１のIII−III線に沿ってとられた断面図である。図４(ｂ)は、図１のIＶ−IＶ線に沿ってとられた断面図である。本実施の形態に係わるヘテロ接合バイポーラトランジスタ(以下、トランジスタと記す)１ｂは、III−Ｖ族化合物半導体から形成されたｎｐｎタイプトランジスタであり、そのエミッタのバンドギャップはベースのバンドギャップより大きい。図３には、結晶軸を示す座標系Ｓが記載されている。
【００４８】
図３を参照すると、トランジスタ１ａと同様に、トランジスタ１ｂは、基板２、第１のメサ４、エミッタコンタクトメサ８、ベース電極１４、コレクタ電極１６、およびエミッタ電極１２を備える。しかしながら、トランジスタ１ｂは、第１の実施の形態における構成に限定されるものではない。また、トランジスタ１ｂは、半導体保護層を備えておらず、トランジスタ１ａの第２のメサ６に替えて、第２のメサ７を備える。また、トランジスタ１ｂは、エミッタ層１０の代わりにエミッタ層１１を備える。
【００４９】
第２のメサ７は、第１のメサ４の第１の領域上に設けられており、コレクタ層２１及びベース層２３を含んでいる。第２のメサ７(コレクタ層２１、及びベース層２３)は、〔０１１〕方向に伸びる一対の側面７ａ、７ｂと、〔０１−１〕方向に伸びる一対の側面７ｃ、７ｄとを有する。第２のメサ７の主面は、第１の領域と、この第１の領域を囲むように設けられた第２の領域とを備える。ベース電極１４は、第２のメサ７の第２の領域に電気的に接続されており、第１及び第２のメサ４、７のステップ４ｃ、７ｄを横切って〔０１１〕方向に伸びている。コレクタ層２１は、サブコレクタ層１８上に設けられており、ベース層２３は、コレクタ層２１上に設けられている。
【００５０】
エミッタ層１１は、第２のメサ７(ベース・コレクタメサ呼ばれる)を覆うように設けられている。エミッタ層１１は、コレクタ層２１およびベース層２３の表面を覆うように設けられている。エミッタ層１１は２つの部分からなる。第１の部分は、ベース層２３とエミッタコンタクト層２８との間に位置して、トランジスタのワイドギャップエミッタとして機能する。第２の部分は、ベース層２３及びコレクタ層２１の表面を覆って半導体保護層として機能する。
【００５１】
エミッタ層１１は、ベース層２３及びコレクタ層２１の禁制帯幅より大きな禁制帯幅を有する半導体から構成されているので、望まれないリーク電流経路が、ベースとコレクタとの間に発生する可能性を低減できる。故に、エミッタ層１１は、ヘテロ接合バイポーラトランジスタの耐圧を高めることができる。
【００５２】
また、トランジスタ１ｂは、シリコン系無機化合物層に替えてエミッタ層１１を保護層として用いているので、トランジスタを構成する半導体層と同じ成長法を採用できる。故に、トランジスタを構成する半導体領域の表面がプラズマに晒されることがないので、この半導体領域の表面準位の増加が抑えられると共に半導体領域に対するプラズマダメージも低減できる。
【００５３】
トランジスタ１ｂが動作しているとき、ベース・コレクタ間にはミリアンペア程度の量の電流が流れている。また、ベース・コレクタ接合には、大きな電圧が印加されている。故に、ベース・コレクタ接合の近傍には、ホットエレクトロンが生じている。一方、トランジスタ１ｂのベース・コレクタ接合のエッジがメサ表面に現れている。半導体層１１は接合のエッジを覆っているので、ホットエレクトロンの捕獲が生じにくい。
【００５４】
エミッタ層１１を保護膜と兼用しているので、エミッタ層１１の不純物濃度は、１．０×１０16ｃｍ-3以上〜１．０×１０17ｃｍ-3以下であることが好ましい。発明者らの見積もりでは、ベース層２３の不純物濃度が４×１０19ｃｍ-3でありエミッタ層の不純物濃度が１．０×１０17ｃｍ-3であるとき、エミッタ層における空乏層の広がりが１００ナノメートルであり、エミッタ層の不純物濃度が１．０×１０16ｃｍ-3であるとき、エミッタ層における空乏層の広がりが３５０ナノメートルである。この程度の空乏層の広がりが得られれば、エミッタ層１１は保護層として用いることが可能である。空乏層の形成により、半導体層１１を介して流れる電流を低減できる。また、保護層としての機能が期待される半導体層１１の部分が完全に空乏化していれば、浮遊容量により、トランジスタの高周波特性が悪化することがない。
【００５５】
エミッタ層１１の濃度を低下させることは、エミッタ層の抵抗を増大させることになる。エミッタ層の機能は、電子に対しては障壁として働くことなく、正孔に対しては障壁として働くことである。故に、エミッタ層の不純物濃度を低くすることは、トランジスタの他の層の不純物濃度を低下させることに比べると、実現可能性がある。
【００５６】
エミッタ層１１は、第１のメサ４を覆うように設けられている。第１のメサ４は、サブコレクタ層１８を含む。エミッタ層１１がサブコレクタ層を覆っていれば、隣接した素子間に流れるリーク電流を抑制できる。半導体層１１は、サブコレクタ層１８の表面を覆うように設けられている。半導体層１１は、サブコレクタ層１８の禁制帯幅より大きな禁制帯幅を有する半導体から構成されているので、望まれないリーク電流経路が発生する可能性を低減できる。
【００５７】
エミッタコンタクトメサ８は、第２のメサ７上に設けられており、エミッタコンタクト層２８を含む。エミッタ電極１２は、エミッタコンタクト層２８に電気的に接続されており、エミッタコンタクト層２８の順メサ形状の側面２８ｄ、並びに第１及び第２のメサ４、７のステップ４ｄ、７ｄを横切って〔０１１〕方向に伸びている。
【００５８】
コレクタ電極１６は、第１のメサ４の第２の領域に電気的に接続されており、第１のメサ４のステップ４ｃを横切って〔０１１〕方向に伸びている。コレクタ電極１６とサブコレクタ層１８との接続を得るために、第１のメサ４上の半導体層１１に開口部を設けることが好ましい。半導体層１１の厚さに関係なく、確実にコレクタ電極１６とサブコレクタ層１８との接続を得ることができる。
【００５９】
半導体基板上に複数のトランジスタが設けられているとき、第１のメサ４は、当該トランジスタ１ｂを別のトランジスタから電気的に分離するために役立つ。また、半導体層１１は、トランジスタ毎に別個に設けられている。
【００６０】
トランジスタ１ｂの主要な構成要素が説明された。
【００６１】
(第３の実施の形態)
図５(ａ)、図５(ｂ)、図６(ａ)、図６(ｂ)、図７(ａ)、図７(ｂ)、図８(ａ)及び図８(ｂ)を参照しながら、ヘテロ接合バイポーラトランジスタを製造する方法を説明する。ヘテロ接合バイポーラトランジスタを製造するために、基板４０を準備する。
【００６２】
(成膜工程)
第１の成膜工程では、基板４０上に複数のIII−Ｖ族化合物半導体膜を成長する。図５(ａ)に示される実施例では、半絶縁性ＩｎＰ基板といった基板４０上に、サブコレクタ膜４２、コレクタ膜４４、ベース膜４６、エミッタ膜４８及びエミッタコンタクト膜５０を順に成長する。
【００６３】
この成膜は、例えば有機金属気相成長法(ＯＭＶＰＥ)を用いてエピタキシャル成長により行われる。サブコレクタ膜４２の不純物濃度は、コレクタ膜４４の不純物濃度よりも高い。サブコレクタ膜４２をｎ導電型にするために、ｎ型ドーパントが添加されている。サブコレクタ膜４２の不純物濃度は、コレクタ損失(コレクタ−エミッタ間を流れる電流ＩCEと、コレクタ−エミッタ間電圧ＶCEの積)を小さくするように比較的高く決定される。好適なサブコレクタ膜４２としては、例えば、材料がＩｎＧａＡｓ、ドーパントがＳｉ、不純物濃度の上限が１×１０19〜５×１０19ｃｍ-3、膜厚２００ｎｍ以上５００ｎｍ以下である。
【００６４】
コレクタ膜４４をｎ導電型にするために、ｎ型ドーパントが添加されている。コレクタ膜４４の不純物濃度は、コレクタ損失を小さくするために大きいことが好ましいが、トランジスタ動作に好適なベース・コレクタ接合を得るためにあまり高くできない。コレクタ膜４４の不純物濃度を高くすると、ベース・コレクタ接合容量が増加するだけでなく、ベース・コレクタ耐圧を高めることができない。好適なコレクタ膜４４としては、例えば、材料がＩｎＧａＡｓ、ドーパントがＳｉ、不純物濃度の上限が１×１０15〜１×１０17ｃｍ-3、膜厚２００ｎｍ以上５００ｎｍ以下である。コレクタ膜の厚さは、ベース・コレクタ容量ＣBCを増加させないように決定される。
【００６５】
ベース膜４６をｐ導電型にするために、ｐ型ドーパントが添加されている。ベース膜４６の不純物濃度は、ベース抵抗ｒbbを低減するために比較的大きく決定される。ベース膜４６の厚さは、優れた電流増幅率を得るために比較的薄く決定される。ベース膜４６のドーパントは、固容限が亜鉛に比べて比較的大きい炭素(Ｃ)が使用される。炭素(Ｃ)の拡散係数が亜鉛(Ｚｎ)の拡散係数に比べて小さいので、より急峻な不純物プロファイルが得られる。好適なベース膜４６としては、例えば、材料がＩｎＧａＡｓ、ドーパントがＣ、不純物濃度の上限が２×１０19〜４×１０19ｃｍ-3、膜厚３０ｎｍ以上１００ｎｍ以下である。
【００６６】
エミッタ膜４８の半導体のバンドギャップは、ベース膜４６のバンドギャップより大きい。エミッタ膜４８をｎ導電型にするために、ｎ型ドーパントとしてシリコン(Ｓｉ)が使用される。好適なエミッタ層４８としては、例えば、材料がＩｎＰ、ドーパントがＳｉ、不純物濃度の上限が２×１０17〜５×１０18ｃｍ-3、膜厚５０ｎｍ以上２００ｎｍ以下である。
【００６７】
エミッタコンタクト膜５０の半導体のバンドギャップは、エミッタ膜４８のバンドギャップより小さい。エミッタコンタクト膜５０をｎ導電型にするために、ｎ型ドーパントとしてシリコン(Ｓｉ)が使用される。好適なエミッタコンタクト層５０としては、例えば、材料がＩｎＧａＡｓ、ドーパントがＳｉ、不純物濃度の上限が１×１０19〜５×１０19ｃｍ-3、膜厚が１００ｎｍ以上である。エミッタコンタクト膜５０の膜厚の下限は、エミッタ電極の金属がシンターによって拡散する距離より大きく決定される。
【００６８】
また、エミッタコンタクト膜５０は、ステップ状の不純物濃度変化、あるいは、連続的な不純物濃度変化を有する不純物プロファイルを有することができる。不純物プロファイルにおいて、エミッタ膜４８から離れた領域の不純物濃度は、エミッタ膜４８に近い領域の不純物濃度より大きい。例示的なエミッタコンタクト膜５０としては、シリコンを１．０×１０18から２．０×１０19ｃｍ-3添加した２５０ナノメートルのＧａＩｎＡｓ膜が示される。或いは、エミッタコンタクト膜５０は、２層構造を備えることができ、例えば、シリコンを１．０×１０19から２．０×１０19ｃｍ-3添加した１００〜２００ナノメートルの第１のＧａＩｎＡｓ膜と、シリコンを１．０×１０18から１．０×１０19ｃｍ-3添加した５０〜１００ナノメートルの第２のＧａＩｎＡｓ膜とを備える。第２のＧａＩｎＡｓ膜は、第１のＧａＩｎＡｓ膜とＩｎＰ膜との間に設けられている。
【００６９】
(エミッタコンタクトメサ形成)
図５(ｂ)に示されるように、エミッタコンタクト膜５０上にマスク層５２を形成する。マスク層５２は、エッチングにより形成されるエミッタコンタクト層がほぼ矩形になるようにパターン形成されている。図６を参照すると、マスク層５２は、〔０１１〕方向に伸びる第１及び第２の辺５２ａ及び５２ｂと、〔０１−１〕方向に伸びる第３及び第４の辺５２ｃ及び５２ｄとを備える。また、マスク層５２は、辺５２ｃ及び５２ｄの各々から伸び出す突起５２ｅ、５２ｆ、５２ｇ、５２ｈを形成するように設けられた追加の辺５２ｉ、５２ｊ、５２ｋ、５２ｍを備える。突起５２ｅ、５２ｆ、５２ｇ、５２ｈの各々は、それぞれ、辺５２ａ及び５２ｂの一部と追加の辺５２ｉ、５２ｊ、５２ｋ、５２ｍの各々とにより規定されている。マスクパターンは、パターンを形成する４つの主要辺と、主要辺のいくつかから伸び出す４つの突起とを備える。突起の各々は、主要辺の内の一つと、この辺を主要辺の内の他の一つと接続する追加の斜辺とにより規定されている。
【００７０】
次いで、マスク層５２を用いて、エミッタコンタクト膜５０をエッチングするエミッタコンタクトメサを形成する。エッチングは、例えば、リン酸系のエッチャントを用いて行われる。このエッチャントを用いると、ＩｎＧａＡｓ半導体のエミッタコンタクト膜をＩｎＰ半導体のエミッタ膜に対して選択的にエッチングできる。この実施例においては、ＩｎＰ半導体膜はエッチング停止層として働いている。マスク層５２は、エッチング終了後に除去される。
【００７１】
図７は、エッチングにより得られたエミッタコンタクト層５０ａを示す平面図である。図７を参照すると、マスク層５２を用いてエッチングを行ったので、ほぼ矩形のエミッタコンタクト層５０ａが得られている。エミッタコンタクト層５０ａは、〔０１１〕方向に伸びる側面５１ａ及び５１ｂと、〔０１−１〕方向に伸びる側面５１ｃ及び５１ｄとを有する。本実施例では、リン酸系のエッチャントを用いてＩｎＧａＡｓ半導体のエミッタコンタクト膜５０をエッチングしている。この形態では、エミッタコンタクト層５０ａの側面５１ａ及び５１ｂは、逆テーパ形状を有する。エミッタコンタクト層５０ａの側面５１ｃ及び５１ｄは、順テーパ形状を有する。
【００７２】
(ベース・コレクタメサ形成)
図８(ａ)を参照すると、エミッタコンタクト層５１及びエミッタ膜４８上にマスク層５４が形成されている。マスク層５４は、ベース・コレクタメサを形成する領域を規定するパターンを有する。
【００７３】
まず、第１のエッチャントを用いてベース膜４６に対してエミッタ膜４８を選択的にエッチングして、エミッタ層４８ａを形成する。ＩｎＰ半導体のエミッタ膜及びＩｎＧａＡｓ半導体のベース膜を備えるトランジスタの実施例では、塩酸系エッチャントを用いることができる。このエッチャントにより、ＩｎＧａＡｓ半導体膜に対してＩｎＰ半導体膜を選択的にエッチングすることが可能になる。
【００７４】
次いで、第２のエッチャントを用いてベース膜４６及びコレクタ膜４４をエッチングして、ベース層４６ａ及びコレクタ層４４ａを形成する。ベース層４６ａ及びコレクタ層４４ａがＩｎＧａＡｓ半導体から成る実施例では、硫酸系エッチャントを用いることができる。このエッチングは、ベース膜及びコレクタ膜を十分に除去すると共に、サブコレクタ膜を残すように行われる。サブコレクタ膜の膜厚は、このエッチング工程における減少量を考慮して決定されている。これらのエッチングにより、ベース・コレクタメサ５６が得られる。ベース・コレクタメサ５６は、コレクタ層４４ａ、ベース層４６ａ、及びエミッタ層４８ａを含む。エッチング終了後に、マスク層５４を除去する。
【００７５】
(サブコレクタメサ形成)
図８(ｂ)を参照すると、ベース・コレクタメサ５６及びサブコレクタ膜４２上にマスク層５８が形成されている。マスク層５８は、サブコレクタメサを形成する領域を規定するパターンを有する。
【００７６】
基板４上に設けられたサブコレクタ膜４２をエッチャントを用いてエッチングする。ＩｎＧａＡｓ半導体のサブコレクタ膜及びＩｎＰ基板を備えるトランジスタの実施例では、リン酸系エッチャントを用いることができる。このエッチングは、ＩｎＰ基板に対してサブコレクタ膜を選択的に除去できる。
【００７７】
これらのエッチングにより、サブコレクタメサ６０が得られる。サブコレクタメサ６０は、サブコレクタ層４２ａを備える。エッチング終了後に、マスク層５８を除去する。
【００７８】
(保護膜形成)
図９(ａ)を参照すると、ＩｎＰ基板４０、サブコレクタメサ６０、ベース・コレクタメサ５６及びエミッタコンタクト層５０ａ上に半導体保護膜６２が形成されている。この成膜は、例えばＯＭＶＰＥ法を用いて行われる。半導体保護膜６２のバンドギャップは、サブコレクタ層４２ａ、コレクタ層４０ａ、ベース層４６ａ、エミッタコンタクト層５０ａのバンドギャップよりも大きい。また、半導体保護膜６２の不純物濃度は、サブコレクタ層４２ａ、ベース層４６ａ、エミッタコンタクト層５０ａの不純物濃度よりも小さい。半導体保護膜６２の不純物濃度は、サブコレクタ層４２ａ、コレクタ層４０ａ、ベース層４６ａ、エミッタ層４８ａ、エミッタコンタクト層５０ａと半導体保護膜６２が接触したときに、半導体保護膜６２が空乏化するように決定される。半導体保護膜６２の厚さは、サブコレクタ層４２ａ、コレクタ層４０ａ、ベース層４６ａ、エミッタ層４８ａ、エミッタコンタクト層５０ａと半導体保護膜６２が接触したときに、半導体保護膜６２が実質的に或いは完全に空乏化するように決定される。
【００７９】
半導体保護膜６２としてＩｎＰ半導体を用いるときは、上記のメサを十分に覆うために、少なくとも１００ナノメートル程度が必要であり、好ましくは２００ナノメートル程度である。好適な実施例としては、半導体保護膜６２は、不純物を意図的に添加していないＩｎＰ半導体膜からなる。このＩｎＰ半導体膜は、ｎ導電型を示し、その電子濃度は１×１０15ｃｍ-3以下である。この半導体保護膜６２が、サブコレクタ層４２ａ、コレクタ層４０ａ、ベース層４６ａ、エミッタ層４８ａ、エミッタコンタクト層５０ａに接触したときに、空乏層の深さは２００ナノメートル程度である。半導体保護膜６２の膜厚を２００ナノメートル程度にすれば、半導体保護膜６２の全体が空乏化される。空乏化した半導体領域にはキャリア(伝導電子)が存在しないので、サブコレクタ層４２ａ、コレクタ層４０ａ、ベース層４６ａ、エミッタ層４８ａ、エミッタコンタクト層５０ａの間に半導体保護層６２を介して電流が流れることはない。
【００８０】
(保護膜エッチング)
図９(ｂ)を参照すると、レジスト材からなるマスク層６６が半導体保護層６２上に形成されている。マスク層６６は、エミッタコンタクト、ベースコンタクト、コレクタコンタクトを形成する位置に開口部６６ａ〜６６ｄを有している。マスク層６６を用いて半導体保護層６２をエッチングして半導体保護層６２ａを形成する。ＩｎＰエミッタ層及びＩｎＰ基板に対してＩｎＰ膜をエッチングするエッチャントとしては、塩酸系エッチャントを用いることができる。エッチング時間により、エッチング量を制御する。ベース電極部分は、ベース層が露出するまでエッチングしてもよい。エッチング終了後にマスク層６６を除去する。
【００８１】
(メタル堆積)
図１０(ａ)を参照しながら、メタル堆積工程を説明する。この工程では、エミッタ電極、ベース電極及びコレクタ電極を形成するために利用するレジスト材からなるマスク層６８を半導体保護層６２ａ上に形成する。マスク層６８は、コレクタ電極を形成するための領域、エミッタ電極を形成するための領域、及びベース電極を形成するための領域の各々に開口部６８ａ、６８ｂ、６８ｃを有する。このマスク層上の全面にメタル膜７０を形成する。メタル膜としては、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ膜といったメタル多層膜が例示される。
【００８２】
(電極形成)
図１０(ｂ)に示すように、メタル膜を形成した後にマスク層６８を選択的に除去すると、リフトオフ法によりコレクタ電極７４、エミッタ電極７６、及びベース電極７８が得られる。
【００８３】
引き続いて、熱処理を施すと、ヘテロ接合バイポーラトランジスタの主要工程が完了する。ＩｎＧａＡｓ半導体の組成は、ＧａＡｓに格子整合するＩｎ0.53Ｇａ0.47Ａｓである。トランジスタの典型的なサイズは、エミッタコンタクト層の幅は約１マイクロメートルであり、ベース・コレクタメサの幅は約２マイクロメートルである。トランジスタの長さは、駆動電流の最大値により規定されるけれども、数マイクロメートル以上であり約２０マイクロメートルも可能である。
【００８４】
(第４の実施の形態)
図１１(ａ)を参照して、別の実施の形態を説明する。この製造方法では、ベース・コレクタメサ形成工程(図８(ａ))の後に、引き続いて半導体保護膜７２を形成する。成膜条件は、第３の実施の形態における保護膜形成工程(図９(ａ))と同様の条件が適用できるが、別の成膜条件を用いることができる。
【００８５】
図１１(ｂ)を参照して、サブコレクタメサ工程を説明する。半導体保護膜７２を形成した後に、サブコレクタ領域を規定するためのマスク層７４を形成する。マスク層７４を用いて半導体保護膜７２及びサブコレクタ膜４２をエッチングして、サブコレクタメサ７６を形成する。ＩｎＧａＡｓ半導体のサブコレクタ膜及びＩｎＰ半導体の半導体保護膜７２がＩｎＰ基板上に設けられているトランジスタでは、ＩｎＰ半導体のエッチングに塩酸系エッチャントを用いることができ、ＩｎＧａＡｓ半導体のサブコレクタ膜のエッチングにリン酸系エッチャントを用いることができる。これらのエッチャントを使い分けることにより、ＩｎＧａＡｓ半導体膜に対してＩｎＰ半導体膜を選択的に除去でき、ＩｎＰ基板に対してサブコレクタ膜を選択的に除去できる。
【００８６】
サブコレクタメサ７６は、半導体保護層７２ａ及びサブコレクタ層４２ｂを含む。基板上に複数のトランジスタが設けられている場合、半導体保護層７２ａは、個々のトランジスタ毎に互いに分離されている。引き続いて図１２(ａ)に示されるように、マスク層６８上にメタル膜７０を形成した後にマスク層６８をリフトオフして電極を形成すると、図１２(ｂ)に示されたトランジスタ１ｃが得られる。
【００８７】
本実施の形態は、他の実施の形態と同様に、リーク電流を低減できるという利点を有する。
【００８８】
(第５の実施の形態)
図１３(ａ)〜図１３(ｃ)及び図１４(ａ)〜図１４(ｃ)を参照して、別の実施の形態に係わるヘテロ接合バイポーラトランジスタを製造する方法を説明する。ヘテロ接合バイポーラトランジスタを製造するために、基板４０を準備する。本実施の形態のトランジスタは、第３の実施の形態に示されたトランジスタと、半導体保護層がエミッタ層と兼用されている点で異なっている。
【００８９】
(第１の成膜工程)
第１の成膜工程では、基板４０上に複数のIII−Ｖ族化合物半導体膜を成長する。図１３(ａ)に示される実施例では、半絶縁性ＩｎＰ基板といった基板４０上に、サブコレクタ膜８２、コレクタ膜８４、及びベース膜８６を順に成長する。この成膜は、例えばＯＭＶＰＥ法を用いてエピタキシャル成長により行われる。本実施の形態においては、サブコレクタ膜８２はＳｉ添加ＩｎＧａＡｓから構成され、コレクタ膜８４はアンドープＩｎＧａＡｓから構成され、ベース膜８６は、Ｃ添加ＩｎＧａＡｓから構成されている。これらの半導体膜のドーパント濃度及び膜厚は、第３の実施の形態に係わる実施例と同じ値であることができる。
【００９０】
(ベース・コレクタメサ形成)
第１の成膜工程の後には、ベース・コレクタメサ形成工程を行う。図１３(ａ)を参照すると、ベース膜８６上にマスク層８８が形成されている。マスク層８８は、ベース・コレクタメサを形成する領域を規定するパターンを有する。エッチャントを用いてベース膜８６及びコレクタ膜８４をエッチングして、ベース層８６ａ及びコレクタ層８４ａを形成する。ベース層８６ａ及びコレクタ層８４ａがＩｎＧａＡｓ半導体から成るトランジスタの実施例では、このエッチングのために硫酸系エッチャントを用いることができる。このエッチングは、ベース膜及びコレクタ膜を十分に除去すると共に、サブコレクタ膜を残すように行われる。これらのエッチングにより、ベース・コレクタメサ９０が得られる。エッチング終了後に、マスク層８８を除去する。
【００９１】
(サブコレクタメサ形成)
図１３(ｃ)を参照すると、ベース・コレクタメサ９０及びサブコレクタ膜８２上にマスク層９２が形成されている。マスク層９２は、サブコレクタメサを形成する領域を規定するパターンを有する。基板４０上に設けられたサブコレクタ膜８２をエッチャントを用いてエッチングする。ＩｎＧａＡｓ半導体のサブコレクタ膜及びＩｎＰ基板を備える実施例では、リン酸系エッチャントを用いることができる。リン酸系エッチャントを用いると、ＩｎＰ基板に対してＩｎＧａＡｓ半導体サブコレクタ膜を選択的に除去できる。このエッチングにより、サブコレクタ層(サブコレクタメサ)８２ａが得られる。エッチング終了後に、マスク層９２を除去する。
【００９２】
(第２の成膜工程)
図１４(ａ)に示される実施例では、半絶縁性ＩｎＰ基板といった基板４０、ベース・コレクタメサ９０、及びサブコレクタメサ８２ａ上にエミッタ膜９４及びエミッタコンタクト膜９６を形成する。エミッタ膜９４は、ベース・コレクタメサ９０及びサブコレクタ層８２ａの表面を覆っている。エミッタ膜９４の半導体のバンドギャップは、ベース膜８６のバンドギャップより大きい。好適なエミッタ膜９４としては、例えば、材料がＩｎＰ、ドーパントがＳｉが例示される。エミッタ膜９４を保護膜と兼用するので、エミッタ層の不純物濃度は、１．０×１０16ｃｍ-3以上〜１．０×１０17ｃｍ-3以下であることが好ましい。エミッタコンタクト膜９６の半導体のバンドギャップは、エミッタ膜９４のバンドギャップより小さい。好適なエミッタコンタクト層９６としては、例えば、材料がＩｎＧａＡｓ、ドーパントがＳｉ、不純物濃度の上限が１×１０19〜２×１０19ｃｍ-3、膜厚が２００ｎｍ以上である。
【００９３】
(エミッタコンタクトメサ形成)
図１４(ｂ)を参照して、エミッタコンタクトメサ形成工程を説明する。この工程では、エミッタコンタクト層９６ａを形成する。まず、エミッタコンタクト膜９６上にマスク層９８を形成する。マスク層９８は、図６に示されるように、エミッタコンタクト層がほぼ矩形になるようにパターン形成されている。マスク層９８を用いて、エミッタコンタクト膜９６をエッチングしてエミッタコンタクトメサを形成する。エッチングは、例えば、リン酸系のエッチャントを用いて行われる。この実施例においては、ＩｎＰ半導体膜はエッチング停止層として働いている。マスク層９８は、エッチング終了後に除去される。
【００９４】
(エミッタ層エッチング)
図１４(ｃ)を参照すると、レジスト材からなるマスク層１００がエミッタ膜９４上に形成されている。マスク層１００は、エミッタコンタクト、ベースコンタクト、コレクタコンタクトを形成する位置に開口部１００ａ〜１００ｃを有すると共に、ベース・コレクタメサ９０及びサブコレクタ層８２ａの上面及び側面を覆うように設けられている。マスク層１００を用いてエミッタ膜９４をエッチングしてエミッタ層９４ａを形成する。このエッチングのために、塩酸系エッチャントを使用できる。このエッチャントを用いると、ＩｎＧａＡｓコレクタ層８６ａに対してＩｎＰ半導体膜を選択的に除去できる。エッチング終了後にマスク層１００を除去する。エミッタ層９４ａは、ベース・コレクタメサ９０及びサブコレクタ層８２ａの表面を覆っている。基板上に複数のトランジスタが設けられている場合、エミッタ層９４ａは、個々のトランジスタ毎に互いに分離されている。
【００９５】
(メタル堆積)
引き続いて、図１５(ａ)に示されるように、マスク層１０２を設けた後に基板全面にメタル層１０４を堆積する。マスク層１０２は、エミッタ電極及びベース電極のための第１の開口部１０２ａとコレクタ電極のための第２の開口部１０２ｂとを備える。
【００９６】
(電極形成)
マスク層１０２を除去すると、電極が形成される。本実施の形態では、図１５(ｂ)に示されるように、ベース電極１０６及びエミッタ電極１０８は自己整合的に形成されている。コレクタ電極１１０は、サブコレクタ層８２ａ上に設けられている。これにより、トランジスタ１ｄが得られる。
【００９７】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることができることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、半導体膜はＯＭＶＰＥ法で形成されているが、ＭＢＥ法で形成することもできる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００９８】
【発明の効果】
以上説明したように、本発明によれば、トランジスタの耐圧を向上できる構造を有するヘテロ接合バイポーラトランジスタが提供される。
【図面の簡単な説明】
【図１】図１は、第１の実施の形態に係わるヘテロ接合バイポーラトランジスタを示す平面図である。
【図２】図２(ａ)は、図１のI−I線に沿ってとられた断面図である。図２(ｂ)は、図１のII−II線に沿ってとられた断面図である。
【図３】図３は、第２の実施の形態のトランジスタを示す平面図である。
【図４】図４(ａ)は、図１のIII−III線に沿ってとられた断面図である。図４(ｂ)は、図１のIＶ−IＶ線に沿ってとられた断面図である。
【図５】図５(ａ)は、第３の実施の形態のヘテロ接合バイポーラトランジスタの製造方法における成膜工程を示す断面図であり、図５(ｂ)は、エミッタコンタクトメサ形成工程を示す断面図である。
【図６】図６は、エミッタコンタクトメサ形成用のマスク層を示す平面図である。
【図７】図７は、エミッタコンタクト層を示す平面図である。
【図８】図８(ａ)は、ベース・コレクタメサ形成工程を示す工程断面図であり、図８(ｂ)は、サブコレクタメサ形成工程を示す工程断面図である。
【図９】図９(ａ)は、保護膜形成工程を示す工程断面図であり、図９(ｂ)は、保護膜エッチング工程を示す工程断面図である。
【図１０】図１０(ａ)は、メタル形成工程を示す工程断面図であり、図１０(ｂ)は、電極形成工程を示す工程断面図である。
【図１１】図１１(ａ)及び図１１(ｂ)は、第４の実施の形態のヘテロ接合バイポーラトランジスタの製造方法を示す工程断面図である。
【図１２】図１２(ａ)及び図１２(ｂ)は、第４の実施の形態のヘテロ接合バイポーラトランジスタの製造方法を示す工程断面図である。
【図１３】図１３(ａ)は、第５の実施の形態のヘテロ接合バイポーラトランジスタの製造方法における第１の成膜工程を示す断面図であり、図１３(ｂ)は、ベース・コレクタメサ形成工程を示す断面図であり、図１３(ｃ)は、サブコレクタメサ形成工程を示す断面図である。
【図１４】図１４(ａ)は、第２の成膜工程工程を示す断面図である。図１４(ｂ)は、サブコレクタメサ形成を示す断面図であり、図１４(ｂ)は、エミッタコンタクトメサ形成工程を示す断面図であり、図１４(ｃ)は、エミッタ層エッチング工程を示す断面図である。
【図１５】図１５(ａ)は、メタル形成工程を示す工程断面図であり、図１５(ｂ)は、電極形成工程を示す工程断面図である。
【符号の説明】
１ａ、１ｂ、１ｃ、１ｄ…トランジスタ、２…基板、４…第１のメサ、６、７…第２のメサ、８…エミッタコンタクトメサ、１０、１１…半導体保護層、１２…エミッタ電極、１４…ベース電極、１６…コレクタ電極、２０…コレクタ層、２２…ベース層、１８…サブコレクタ層、２６…エミッタ層、２８…エミッタコンタクト層、４０…基板、４２…サブコレクタ膜、４４…コレクタ膜、４６…ベース膜、４８…エミッタ膜、５０…エミッタコンタクト膜、８２…サブコレクタ膜、８４…コレクタ膜、８６…ベース膜、９０…ベース・コレクタメサ、９４…エミッタ膜、９６…エミッタコンタクト膜
【図１】
0003885658.tif 000002
【図２】
0003885658.tif 000003
【図３】
0003885658.tif 000004
【図４】
0003885658.tif 000005
【図５】
0003885658.tif 000006
【図６】
0003885658.tif 000007
【図７】
0003885658.tif 000008
【図８】
0003885658.tif 000009
【図９】
0003885658.tif 000010
【図１０】
0003885658.tif 000011
【図１１】
0003885658.tif 000012
【図１２】
0003885658.tif 000013
【図１３】
0003885658.tif 000014
【図１４】
0003885658.tif 000015
【図１５】
0003885658.tif 000016