(57)【特許請求の範囲】
【請求項１】
コレクタ層となる低抵抗の第１導電型の半導体基板と、
前記半導体基板の表面上にエピタキシャル成長された、前記半導体基板よりも不純物濃度が低い第１導電型のバッファ層と、
前記第１導電型のバッファ層上にエピタキシャル成長された第２導電型のバッファ層と、
前記第２導電型のバッファ層上にエピタキシャル成長された、前記第２導電型のバッファ層よりも不純物濃度が低い第２導電型のドリフト層と、
前記ドリフト層の表面層に選択的に形成された第１導電型のベース領域と、
前記ベース領域内に選択的に形成された第２導電型のエミッタ領域と、
前記ベース領域の、チャネルが形成される部分の表面上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記エミッタ領域および前記ベース領域に接続されたエミッタ電極と、
前記半導体基板の裏面に形成されたコレクタ電極と、
を具備し、
前記第１導電型のバッファ層の不純物濃度は１×１０17ｃｍ-3以下であり、前記第１導電型のバッファ層中の電子ライフタイムおよび電子拡散係数をそれぞれｔｅおよびＤｅとし、前記第１導電型のバッファ層の厚さをＷとすると、
√（ｔｅ×Ｄｅ）＜１０Ｗ
であり、
前記第１導電型のバッファ層中の電子ライフタイムを制御する局所ライフタイムキラーとしてヘリウムイオンが注入されているフィールドストップ型ＩＧＢＴであることを特徴とする半導体装置。
【請求項２】
コレクタ層となる低抵抗の第１導電型の半導体基板と、
前記半導体基板の表面上にエピタキシャル成長された、前記半導体基板よりも不純物濃度が低い第１導電型のバッファ層と、
前記バッファ層上にエピタキシャル成長された第２導電型のドリフト層と、
前記ドリフト層の表面層に選択的に形成された第１導電型のベース領域と、
前記ベース領域内に選択的に形成された第２導電型のエミッタ領域と、
前記ベース領域の、チャネルが形成される部分の表面上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記エミッタ領域および前記ベース領域に接続されたエミッタ電極と、
前記半導体基板の裏面に形成されたコレクタ電極と、
を具備し、
前記第１導電型のバッファ層の不純物濃度は１×１０17ｃｍ-3以下であり、前記第１導電型のバッファ層中の電子ライフタイムおよび電子拡散係数をそれぞれｔｅおよびＤｅとし、前記第１導電型のバッファ層の厚さをＷとすると、
√（ｔｅ×Ｄｅ）＜１０Ｗ
であり、
前記第１導電型のバッファ層中の電子ライフタイムを制御する局所ライフタイムキラーとしてヘリウムイオンが注入されているノンパンチスルー型ＩＧＢＴであることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力変換装置などに使用されるパワー半導体装置に関し、特にコレクタ層となる半導体基板上にドリフト層等をエピタキシャル成長させたエピタキシャルウエハを用いて作製されるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）に関する。
【０００２】
【従来の技術】
ＩＧＢＴは、定常オン状態ではドリフト層中のキャリア濃度が不純物濃度よりも高い状態、すなわち高注入状態にある。このため、ドリフト層抵抗が低くなり、低オン電圧化が可能であるという利点がある。しかし、ターンオフ時には蓄積過剰キャリアが掃き出されるため、ターンオフ損失の原因となる。このように、定常オン電圧とターンオフ損失はトレードオフの関係にある。
【０００３】
このトレードオフの関係に関し、ドリフト層のコレクタ側領域の過剰キャリア量がエミッタ側領域の過剰キャリア量よりも低い方が、より良好な関係が得られることがわかっている。このようなキャリア分布はコレクタ層の低注入化によって実現される。そのためには、コレクタ層の不純物濃度を低くし、さらにコレクタ層を薄くすることが有効である。
【０００４】
図６は、従来のノンパンチスルー型ＩＧＢＴ（以下、ＮＰＴ−ＩＧＢＴとする）の構成を示す縦断面図である。また、図７は、従来のフィールドストップ型ＩＧＢＴ（以下、ＦＳ−ＩＧＢＴとする）の構成を示す縦断面図である。これらＮＰＴ−ＩＧＢＴおよびＦＳ−ＩＧＢＴは、フローティングゾーン法により製造されたウエハ（以下、ＦＺウエハとする）を用いて作製される。
【０００５】
図６および図７において、符号１はｐ+コレクタ層、符号３はＦＺウエハよりなるｎ-ドリフト層、符号４はｐベース領域、符号５はｎ+エミッタ領域、符号６はゲート酸化膜、符号７はゲート電極、符号８はエミッタ電極、符号９はコレクタ電極である。また、図７において、符号２はｎ+バッファ層である。いずれのタイプのＩＧＢＴでも、低ドーズ量のイオン注入によって低注入コレクタ層１が形成されているので、良好なトレードオフ特性が得られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のＩＧＢＴでは総ウエハ厚を極めて薄くする必要がある。たとえば、耐圧１２００Ｖクラスの場合、ＮＰＴ−ＩＧＢＴおよびＦＳ−ＩＧＢＴの総ウエハ厚はそれぞれ１８０μｍおよび１２０μｍである。また、耐圧６００Ｖクラスでは、ＮＰＴ−ＩＧＢＴの総ウエハ厚は１００μｍであり、ＦＳ−ＩＧＢＴの総ウエハ厚は６５μｍである（図６および図７参照）。このような薄いウエハの取り扱いは困難であり、製造プロセス中に割れ不良が発生しやすく、歩留まりが悪いという問題点がある。
【０００７】
また、従来のＦＳ−ＩＧＢＴでは、基板表面のアルミ電極構造を形成した後に、基板裏面からリンイオンを注入し、低温度アニールをおこなうことによって、ｎ型のバッファ層２が形成されている。このため、このバッファ層２の厚さを２μｍ以上にすることは困難であり、十分な耐圧が得られないという問題点がある。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、厚いウエハ、たとえば厚さが２００μｍ以上のエピタキシャルウエハを用いて、薄いＦＺウエハで作製されたＮＰＴ−ＩＧＢＴまたはＦＳ−ＩＧＢＴと同等の特性を具えたＩＧＢＴよりなる半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置は、コレクタ層となる低抵抗の第１導電型の半導体基板と、前記半導体基板の表面上にエピタキシャル成長された、前記半導体基板よりも不純物濃度が低い第１導電型のバッファ層と、前記第１導電型のバッファ層上にエピタキシャル成長された第２導電型のバッファ層と、前記第２導電型のバッファ層上にエピタキシャル成長された、前記第２導電型のバッファ層よりも不純物濃度が低い第２導電型のドリフト層と、前記ドリフト層の表面層に選択的に形成された第１導電型のベース領域と、前記ベース領域内に選択的に形成された第２導電型のエミッタ領域と、前記ベース領域の、チャネルが形成される部分の表面上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記エミッタ領域および前記ベース領域に接続されたエミッタ電極と、前記半導体基板の裏面に形成されたコレクタ電極と、を具備し、前記第１導電型のバッファ層の不純物濃度は１×１０17ｃｍ-3以下であり、前記第１導電型のバッファ層中の電子ライフタイムおよび電子拡散係数をそれぞれｔｅおよびＤｅとし、前記第１導電型のバッファ層の厚さをＷとすると、つぎの（１）式を満たすことを特徴とする。
【００１０】
√（ｔｅ×Ｄｅ）＜１０Ｗ  ・・・（１）
【００１１】
この発明によれば、半導体基板とドリフト層との間に半導体基板よりも不純物濃度が低い第１導電型のバッファ層が設けられており、この第１導電型のバッファ層中の電子ライフタイムが上記（１）式を満たすように制御されていることによって、コレクタ層の低注入化が可能となる。また、半導体基板が低抵抗であるため、基板中の電圧降下はほぼゼロである。したがって薄ウエハを用いた低注入型のＦＳ−ＩＧＢＴと同等の特性が得られる。
【００１２】
また、上記目的を達成するため、本発明にかかる半導体装置は、コレクタ層となる低抵抗の第１導電型の半導体基板と、前記半導体基板の表面上にエピタキシャル成長された、前記半導体基板よりも不純物濃度が低い第１導電型のバッファ層と、前記バッファ層上にエピタキシャル成長された第２導電型のドリフト層と、前記ドリフト層の表面層に選択的に形成された第１導電型のベース領域と、前記ベース領域内に選択的に形成された第２導電型のエミッタ領域と、前記ベース領域の、チャネルが形成される部分の表面上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記エミッタ領域および前記ベース領域に接続されたエミッタ電極と、前記半導体基板の裏面に形成されたコレクタ電極と、を具備し、前記第１導電型のバッファ層の不純物濃度は１×１０17ｃｍ-3以下であり、前記第１導電型のバッファ層中の電子ライフタイムおよび電子拡散係数をそれぞれｔｅおよびＤｅとし、前記第１導電型のバッファ層の厚さをＷとすると、上記（１）式を満たすことを特徴とする。
【００１３】
この発明によれば、第１導電型のバッファ層が設けられていることと、この第１導電型のバッファ層の電子ライフタイム制御によって、コレクタ層の低注入化が可能となり、また、基板中の電圧降下はほぼゼロである。したがって薄ウエハを用いた低注入型のＮＰＴ−ＩＧＢＴと同等の特性が得られる。
【００１４】
これらの発明において、前記第１導電型のバッファ層中の電子ライフタイムを制御する局所ライフタイムキラーとしてヘリウムイオンが注入されていることを特徴とする。
【００１５】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置であるＮＰＴ−ＩＧＢＴの構成を示す縦断面図である。図１に示すように、ｐ+コレクタ層１１の表面上に、ｐ+コレクタ層１１よりも不純物濃度が低いｐバッファ層２１が積層され、さらにその上にｎ-ドリフト層１３が積層されている。ｎ-ドリフト層１３の表面層には選択的にｐベース領域１４が形成されている。ｐベース領域１４内には選択的にｎ+エミッタ領域１５が形成されている。
【００１６】
ゲート酸化膜１６は、ｐベース領域１４の、チャネルが形成される部分、すなわちｐベース領域１４の、ｎ-ドリフト層１３とｎ+エミッタ領域１５との間の部分の表面上に形成されている。ゲート酸化膜１６上にはゲート電極１７が形成されている。エミッタ電極１８は、ｎ+エミッタ領域１５およびｐベース領域１４に接続されており、層間絶縁膜２２を介してゲート電極１７から絶縁されている。ｐ+コレクタ層１１の裏面にはコレクタ電極１９が形成されている。
【００１７】
ｐ+コレクタ層１１は、抵抗値が１８ｍΩのｐ型基板により構成される。ｐバッファ層２１の不純物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１０16ｃｍ-3である。また、ｐバッファ層２１に関し、層中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅとし、当該バッファ層２１の厚さをＷとすると、前記（１）式を満足する。
【００１８】
前記（１）式の左辺、すなわちｔｅとＤｅとの積の平方根の値はｐバッファ層２１中での電子の拡散長である。この拡散長がｐバッファ層２１の厚さＷよりも大幅に大きいと、ｐバッファ層２１に注入された電子の大部分は、ｐバッファ層２１を素通りしてｐ+コレクタ層１１に到達してしまうため、ｐバッファ層２１の低注入化効果が得られなくなる。
【００１９】
これを防ぐには、ｐバッファ層２１中のキャリア寿命を短くしてｐバッファ層２１中の電子の再結合を起こりやすくし、電子がｐバッファ層２１中で消滅してｐ+コレクタ層１１に届かないようにする必要がある。そのため、ｐバッファ層２１中での電子の拡散長をｐバッファ層２１の厚さＷの１０倍よりも小さくする必要がある。ここで、１０倍とした理由は、電子拡散長がｐバッファ層２１の厚さＷの１０倍を超えると、ほとんど全ての電子がｐバッファ層２１を素通りしてしまうからである。
【００２０】
つぎに、図１に示す構成の耐圧６００ＶクラスのＮＰＴ−ＩＧＢＴの製造プロセスについて説明する。まず、厚さ５００μｍで抵抗値が１８ｍΩのｐ型半導体基板を用意し、これをｐ+コレクタ層１１としてその表面上に２０μｍ厚で不純物濃度が１×１０16ｃｍ-3のｐバッファ層２１をエピタキシャル成長させ、さらにその上に１００μｍ厚で不純物濃度が１．４５×１０14ｃｍ-3のｎ-ドリフト層１３をエピタキシャル成長させる。
【００２１】
このエピタキシャルウエハの表面に、ｐベース領域１４、ｎ+エミッタ領域１５、ゲート酸化膜１６、ゲート電極１７、層間絶縁膜２２およびエミッタ電極１８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ構造を保護膜で被覆した後、ウエハを３５０μｍの厚さまで削る。
【００２２】
その後、ｐバッファ層２１を狙ってウエハ裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを照射して、ｐバッファ層２１に前記（１）式を満足するように局所ライフタイムキラーを導入する。最後にウエハ裏面に金属を蒸着してコレクタ電極１９を形成し、ダイシングして図１に示す構成のＮＰＴ−ＩＧＢＴが完成する。ただし、図１では保護膜が省略されている。
【００２３】
ここで、特に図示しないが、図１に示す構成のＮＰＴ−ＩＧＢＴにおいてｐバッファ層２１を形成するためのエピタキシャル成長をおこなわない構成としてもよい。この場合、たとえば耐圧６００Ｖクラスでは、厚さ５００μｍで抵抗値が１８ｍΩのｐ+コレクタ層１１となるｐ型半導体基板の表面上に、１００μｍ厚で不純物濃度が１．４５×１０14ｃｍ-3のｎ-ドリフト層１３をエピタキシャル成長させる。そして、ウエハ表面にＩＧＢＴ構造を形成し、保護膜付けをおこなった後、ウエハを３５０μｍの厚さまで削る。
【００２４】
その際、ＩＧＢＴ構造を形成するプロセス中の熱履歴により、ｐ型半導体基板からボロンが拡散する。それによって、図２に深さ方向の濃度プロファイルを示すように、ｐ+コレクタ層１１とｎ-ドリフト層１３との接合部分が傾斜接合となり、擬似的なｐバッファ層２１が形成されていることになる。この擬似的なｐバッファ層２１を狙ってウエハ裏面から前記（１）式を満たすように局所ライフタイムキラーを導入すればよい。
【００２５】
図３は、実施の形態１のＩＧＢＴ（実施例）と薄ウエハで作製されたＩＧＢＴ（比較例）とについて、Ｌ負荷ターンオフ波形を比較した波形図である。図３より明らかなように、実施例では、オン電圧は１．９５Ｖであり、ターンオフ損失は６．１３ｍＪ／ｃｍ2である。それに対して比較例では、オン電圧は２．０１Ｖであり、ターンオフ損失は６．２４ｍＪ／ｃｍ2である。したがって、実施例のＩＧＢＴは薄ウエハ型ＩＧＢＴに匹敵する性能を具えていることがわかる。
【００２６】
上述した実施の形態１によれば、電子ライフタイム制御がなされたｐバッファ層２１が設けられていることによって、ｐ+コレクタ層１１の低注入化が可能となる。また、ｐ+コレクタ層１１が低抵抗であるため、ｐ+コレクタ層１１中の電圧降下がほぼゼロとなる。したがって、薄ウエハを用いた低注入型のＮＰＴ−ＩＧＢＴと同等の特性を具えた厚ウエハのＮＰＴ−ＩＧＢＴが得られる。
【００２７】
実施の形態２．
図４は、本発明の実施の形態２にかかる半導体装置であるＦＳ−ＩＧＢＴの構成を示す縦断面図である。図４に示すように、ｐ+コレクタ層３１の表面上に、ｐ+コレクタ層３１よりも不純物濃度が低いｐバッファ層４１が積層され、さらにその上にｎ+バッファ層３２が積層され、さらにその上にｎ-ドリフト層３３が積層されている。ｎ+バッファ層３２の不純物濃度はｎ-ドリフト層３３の不純物濃度よりも高い。ｎ-ドリフト層３３の表面層には選択的にｐベース領域３４が形成されている。ｐベース領域３４内には選択的にｎ+エミッタ領域３５が形成されている。
【００２８】
ゲート酸化膜３６は、ｐベース領域３４のチャネル形成部分、すなわちｐベース領域３４の、ｎ-ドリフト層３３とｎ+エミッタ領域３５との間の部分の表面上に形成されている。ゲート酸化膜３６上にはゲート電極３７が形成されている。エミッタ電極３８は、ｎ+エミッタ領域３５およびｐベース領域３４に接続されており、層間絶縁膜４２を介してゲート電極３７から絶縁されている。ｐ+コレクタ層３１の裏面にはコレクタ電極３９が形成されている。
【００２９】
ｐ+コレクタ層３１は、抵抗値が１８ｍΩのｐ型基板により構成される。ｐバッファ層４１の不純物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１０16ｃｍ-3である。また、ｐバッファ層４１に関し、層中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅとし、当該バッファ層４１の厚さをＷとすると、実施の形態１と同様に、前記（１）式を満足する。
【００３０】
つぎに、図４に示す構成の耐圧６００ＶクラスのＦＳ−ＩＧＢＴの製造プロセスについて説明する。まず、厚さ５００μｍで抵抗値が１８ｍΩのｐ型半導体基板を用意し、これをｐ+コレクタ層３１としてその表面上に２０μｍ厚で不純物濃度が１×１０16ｃｍ-3のｐバッファ層４１をエピタキシャル成長させる。そして、その上に１０μｍ厚で不純物濃度が３×１０15ｃｍ-3のｎ+バッファ層３２を成長させ、さらにその上に６０μｍ厚で不純物濃度が１×１０14ｃｍ-3のｎ-ドリフト層３３をエピタキシャル成長させる。
【００３１】
このエピタキシャルウエハの表面に、ｐベース領域３４、ｎ+エミッタ領域３５、ゲート酸化膜３６、ゲート電極３７、層間絶縁膜４２およびエミッタ電極３８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ構造を保護膜で被覆した後、ウエハを３５０μｍの厚さまで削る。
【００３２】
その後、ｐバッファ層４１を狙ってウエハ裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを照射して、ｐバッファ層４１に前記（１）式を満足するように局所ライフタイムキラーを導入する。最後にウエハ裏面に金属を蒸着してコレクタ電極３９を形成し、ダイシングして図４に示す構成のＦＳ−ＩＧＢＴが完成する。ただし、図４では保護膜が省略されている。
【００３３】
上述した実施の形態２によれば、電子ライフタイム制御がなされたｐバッファ層４１が設けられていることによって、ｐ+コレクタ層３１の低注入化が可能となる。また、ｐ+コレクタ層３１が低抵抗であるため、ｐ+コレクタ層３１中の電圧降下がほぼゼロとなる。したがって、薄ウエハを用いた低注入型のＦＳ−ＩＧＢＴと同等の特性を具えた厚ウエハのＦＳ−ＩＧＢＴが得られる。
【００３４】
実施の形態３．
図５は、本発明を適用した６００Ｖ逆阻止型ＩＧＢＴの構成を示す縦断面図である。図５において、符号５１はｐ+コレクタ層、符号５３はｎ-ドリフト層、符号５４はｐベース領域、符号５５はｎ+エミッタ領域、符号５６はゲート酸化膜、符号５７はゲート電極、符号５８はエミッタ電極、符号５９はコレクタ電極１９、符号６１はｐバッファ層である。また、符号６２は層間絶縁膜、符号６３は保護膜である。これらより構成されるＩＧＢＴの構造は図１に示す構成と同様である。符号６４はエッチング溝である。
【００３５】
ｐ+コレクタ層５１は、抵抗値が１８ｍΩのｐ型基板により構成される。ｐバッファ層６１の不純物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１０16ｃｍ-3である。また、ｐバッファ層６１に関し、層中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅとし、当該バッファ層６１の厚さをＷとすると、実施の形態１と同様に、前記（１）式を満足する。
【００３６】
つぎに、図５に示す構成の６００Ｖ逆阻止型ＩＧＢＴの製造プロセスについて説明する。まず、厚さ５００μｍで抵抗値が１８ｍΩのｐ型半導体基板をｐ+コレクタ層５１とし、その上に２０μｍ厚で不純物濃度が１×１０16ｃｍ-3のｐバッファ層６１をエピタキシャル成長させ、さらにその上に１００μｍ厚で不純物濃度が１．４５×１０14ｃｍ-3のｎ-ドリフト層５３をエピタキシャル成長させる。
【００３７】
このエピタキシャルウエハの表面に、ｐベース領域５４、ｎ+エミッタ領域５５、ゲート酸化膜５６、ゲート電極５７、層間絶縁膜６２およびエミッタ電極５８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ構造を保護膜６３で被覆した後、ウエハを３５０μｍの厚さまで削る。ついで、ＩＧＢＴのスクライブ部分を１５０μｍの深さまでウエットエッチングしてエッチング溝６４を形成する。
【００３８】
その後、ｐバッファ層６１を狙ってウエハ裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを照射して、ｐバッファ層６１に前記（１）式を満足するように局所ライフタイムキラーを導入する。最後にウエハ裏面に金属を蒸着してコレクタ電極５９を形成し、ダイシングしてチップを得る。
【００３９】
上述した実施の形態３によれば、上述した構成の逆阻止型ＩＧＢＴを２個、逆並列に組み合わせることによって、双方向モジュールを構成することができる。双方向モジュールは、双方向の電流および電圧を制御することができるので、マトリックスコンバータ用の双方向スイッチとして利用される。従来の双方向スイッチは２個のＩＧＢＴと２個の逆耐圧発生用ダイオードにより構成されている。そのため、双方向スイッチ全体のオン電圧は、ＩＧＢＴのオン電圧とダイオードのオン電圧との合計となり、定常オン損失が大きかった。しかし、実施の形態３の逆阻止型ＩＧＢＴを２個用いた双方向スイッチでは、ダイオードが不要であるため、オン電圧が大幅に低減されるという効果を奏する。
【００４０】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、各実施の形態において例示した不純物濃度、ドーズ量、厚さ等の寸法などは適宜変更可能である。また、上述した各実施の形態では、第１導電型をｐ型とし、第２導電型をｎ型としたが、本発明はその逆の導電型でも成り立つ。
【００４１】
ところで、パワーデバイスにおいては、従来よりドリフト層のコレクタ層寄りの領域を狙った局所ライフタイム制御技術が適用されているが、これはドリフト層中のキャリア拡散長を低減することによるキャリア濃度低減を目的としている。それに対して、本発明にかかる局所ライフタイム制御技術は、ｐ+コレクタ層１１，３１，５１（正確にはｐバッファ層２１，４１，６１）を狙ったものであり、コレクタ層１１，３１，５１の注入効率そのものを抑えることによるキャリア濃度の低減を目的としており、明らかに従来の局所ライフタイム制御技術とは異なる。
【００４２】
【発明の効果】
本発明によれば、第１導電型のバッファ層が設けられていることと、この第１導電型のバッファ層の電子ライフタイムを制御する局所ライフタイムキラーとしてヘリウムイオンイオンが注入されていることによって、コレクタ層の低注入化が可能となり、また、基板中の電圧降下はほぼゼロであるため、薄ウエハを用いた低注入型のＦＳ−ＩＧＢＴやＮＰＴ−ＩＧＢＴと同等の特性を具えた厚ウエハのＦＳ−ＩＧＢＴやＮＰＴ−ＩＧＢＴが高い歩留まりで得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の構成を示す縦断面図である。
【図２】本発明の実施の形態１にかかる半導体装置のｐバッファ層を設けない構成の深さ方向の濃度プロファイルを示す図である。
【図３】本発明の実施の形態１にかかる半導体装置と薄ウエハ型ＩＧＢＴとについてＬ負荷ターンオフ波形を比較した波形図である。
【図４】本発明の実施の形態２にかかる半導体装置の構成を示す縦断面図である。
【図５】本発明の実施の形態３にかかる半導体装置の構成を示す縦断面図である。
【図６】従来のＮＰＴ−ＩＧＢＴの構成を示す縦断面図である。
【図７】従来のＦＳ−ＩＧＢＴの構成を示す縦断面図である。
【符号の説明】
１１，３１，５１  ｐ+コレクタ層
３２  ｎ+バッファ層
１３，３３，５３  ｎ-ドリフト層
１４，３４，５４  ｐベース領域
１５，３５，５５  ｎ+エミッタ領域
１６，３６，５６  ゲート酸化膜
１７，３７，５７  ゲート電極
１８，３８，５８  エミッタ電極
１９，３９，５９  コレクタ電極
２１，４１，６１  ｐバッファ層
【図１】
0003885616.tif 000002
【図２】
0003885616.tif 000003
【図３】
0003885616.tif 000004
【図４】
0003885616.tif 000005
【図５】
0003885616.tif 000006
【図６】
0003885616.tif 000007
【図７】
0003885616.tif 000008