(57)【特許請求の範囲】
【請求項１】
入力信号の位相をデジタル化する方法であって、
入力信号の所要周波数に実質的に等しい周波数の位相レファレンス信号を生成するステップ（１１２）と、
サンプリング信号の発生時に位相レファレンス信号の第１値（ｒｓ）をルックアップデーブル（１２６）に記録し、入力信号の第１ゼロクロス、第２ゼロクロスにそれぞれ応答して位相レファレンス信号の第２値（ｒ１）、第３値（ｒ２）をルックアップデーブル（１２６）に記録するステップ（１１４）と、
ルックアップデーブルを複数の入力周波数に応答させるための比例関係（ｐｒｏｐｏｒｔｉｏｎａｌｉｔｙ）すなわち予測信号周波数に対する比例関係を、記録値を用いて求めるステップと、
サンプリング信号が発生したときに前記比例関係を使用して入力信号の位相を表す値を計算するステップ（１２６）とを含む前記方法。
【請求項２】
請求項１記載の方法であって、前記比例関係に唯１つのレシオファクタ（ｒａｔｉｏ  ｆａｃｔｏｒ）が含まれる前記方法。
【請求項３】
請求項１記載の方法であって、入力信号の第１、第２ゼロクロスが時間的にサンプリング信号の発生に最も近い２つである前記方法。
【請求項４】
請求項１記載の方法であって、更に、入力信号の２つのゼロクロスで記録される位相レファレンス信号の第２値、第３値の間における補間ステップによって前記計算ステップを特徴付けた前記方法。
【請求項５】
請求項１記載の方法であって、更に、入力信号の２つのゼロクロスで記録される位相レファレンス信号の第２値、第３値に基づく補外ステップによって前記計算ステップを特徴付けた前記方法。
【請求項６】
請求項１記載の方法であって、式ｓ＝ｒｌ＋（ｒ２−ｒｌ＋１８０）＊（ｒｓ−ｒｌ）／（ｒ２−ｒｌ）に従って前記計算ステップを実行する前記方法。
【請求項７】
請求項６記載の方法であって、更に、サンプリング信号および入力信号の論理結合に基づいたｒｓ、ｒ１、ｒ２を記憶するステップによって前記記録ステップを特徴付けた前記方法。
【請求項８】
請求項１記載の方法であって、更に、正から負へのゼロクロスに基づいてｒ１が記録されるときにｓの値を１８０度調整するステップ（１１８）によって前記計算ステップを特徴付けた前記方法。
【請求項９】
請求項８記載の方法であって、ｓの値に−１８０度を２の補数形式で加算することによって前記調整ステップを実行する前記方法。
【請求項１０】
請求項１記載の方法であって、更に、計時を位相レファレンス信号の１サイクル以上に延長するためにサンプリング信号の発生間隔において位相レファレンス信号のサイクルをカウントするステップを含むことを特徴とする前記方法。
【請求項１１】
入力信号の位相をデジタル化するための装置であって、
入力信号の所要周波数に実質的に等しい周波数の位相レファレンス信号を生成するための手段（１１２）と、
サンプリング信号の発生時に位相レファレンス信号の第１値（ｒｓ）を記録し、入力信号の第１ゼロクロス、第２ゼロクロスにそれぞれ応答して位相レファレンス信号の第２値（ｒ１）、第３値（ｒ２）を記録する手段（１１４）と、
記録値を使用して予測信号周波数に対する比例関係を決定するための手段と、
前記比例関係を格納し、複数の入力周波数に応答する記憶装置（１２８）と、
前記比例関係を用いて、サンプリング信号発生時における入力信号の位相を表す値（ｓ）を計算する手段（１２６）とを有する前記装置。
【請求項１２】
請求項１１記載の装置であって、更に、ルックアップデーブル（１２８）によって前記記憶装置を特徴付けた前記装置。
【請求項１３】
請求項１１記載の装置であって、入力信号の第１、第２ゼロクロスが時間的にサンプリング信号の発生に最も近い２つである前記装置。
【請求項１４】
請求項１１記載の装置であって、更に、入力信号の２つのゼロクロスで記録される位相レファレンス信号値の間で補間を前記計算手段によって実行する前記装置。
【請求項１５】
請求項１１記載の装置であって、更に、入力信号の２つのゼロクロスで記録される位相レファレンス信号値に基づく補外を前記計算手段によって実行する前記装置。
【請求項１６】
請求項１１記載の装置であって、式ｓ＝ｒｌ＋（ｒ２−ｒｌ＋１８０）＊（ｒｓ−ｒｌ）／（ｒ２−ｒｌ）に従ってsの値を計算する前記装置。
【請求項１７】
請求項１１記載の装置であって、更に、サンプリング信号および入力信号の論理結合に基づいたｒｓ、ｒ１、ｒ２の記憶動作をトリガする手段（１１６）によって前記記録手段を特徴付けた前記装置。
【請求項１８】
請求項１１記載の装置であって、更に、レファレンス信号のｒ１値が正から負へのゼロクロスに基づくいている場合に、ｓの値を１８０度調整する手段（１１８）によって前記計算手段を特徴付けた前記装置。
【請求項１９】
請求項１８記載の装置であって、前記調整手段によってｓの値に−１８０度を２の補数形式で加算する前記装置。
【請求項２０】
請求項１１記載の装置であって、更に、計時を位相レファレンス信号の１サイクル以上に延長するためにサンプリング信号の発生間隔において位相レファレンス信号のサイクルを計数する手段を含むことを特徴とする前記方法。
【請求項２１】
入力信号の位相をデジタル化するためのシステムであって、
入力信号の所要周波数に実質的に等しい周波数の位相信号を出力として供給するレファレンス発生器（１１２）と、
前記レファレンス発生器の位相レファレンス出力に接続され、サンプリング信号の発生時に位相レファレンス信号の第１値（ｒｓ）を記録し、入力信号の第１、第２ゼロクロスにそれぞれ応答して位相レファレンス信号の第２値（ｒ１）、第３値（ｒ２）を記録するレジスタ（１１４）と、
前記ｒｓ、ｒ１、ｒ２、ｒｓの値を受信するように前記レジスタの出力に接続され、サンプリング信号の発生時に入力信号の位相を表す出力値（ｓ）を生成するために、前記ｒｓ、ｒ１、ｒ２、ｒｓの値を用いて予測信号周波数に対する比例関係を計算する演算装置（１２２、１２４、１２６）とを有する前記システム。
【請求項２２】
請求項２１記載のシステムであって、更に、比例関係を格納し、前記比例関係によって複数の入力周波数に応答するルックアップデーブル（１２８）によって前記演算装置を特徴付けた前記システム。
【請求項２３】
請求項２１記載のシステムであって、入力信号の第１、第２ゼロクロスが時間的にサンプリング信号の発生に最も近い２つである前記システム。
【請求項２４】
請求項２１記載のシステムであって、入力信号の２つのゼロクロスで記録される位相レファレンス信号値の間における補間を前記演算装置によって生成、出力する前記システム。
【請求項２５】
請求項２１記載のシステムであって、入力信号の２つのゼロクロスで記録される位相レファレンス信号値に基づく補外を前記演算装置によって生成、出力する前記システム。
【請求項２６】
請求項２１記載のシステムであって、式ｓ＝ｒｌ＋（ｒ２−ｒｌ＋１８０）＊（ｒｓ−ｒｌ）／（ｒ２−ｒｌ）に従ってsの値を決定する前記システム。
【請求項２７】
請求項２１記載のシステムであって、更に、前記レジスタに接続された出力を備え、入力信号およびサンプリング信号を入力するトリガ回路（１１６）を有することを特徴とし、受信入力の論理結合に基づくｒｓ、ｒｌ、ｒ２を前記トリガ回路によってレジスタに格納させる前記システム。
【請求項２８】
請求項２１記載のシステムであって、更に、正から負へのゼロクロス時にｒ１値が格納されたか否かを示す信号を入力する負のゼロクロス補償器（１１８）によって前記演算装置を特徴付け、レファレンス信号のｒ１値が正から負へのゼロクロスに基づいている場合に１８０度調整されたｓの値を前記補償器によって生成、出力する前記システム。
【請求項２９】
請求項２８記載のシステムであって、前記補償器によってｓの値に−１８０度を２の補数形式で加算することによってｓの値を調整する前記システム。
【請求項３０】
請求項２１記載のシステムであって、更に、計時を位相レファレンス信号の１サイクル以上に延長するためにサンプリング信号の発生間隔において位相レファレンス信号のサイクル数をカウントするために、位相レファレンス信号に接続されたインクリメント入力およびサンプリング信号に接続されたリセット入力を備えたカウンタを有することを特徴とする前記システム。
【発明の詳細な説明】
【０００１】
（関連出願）
本出願は、Ｈｏｌｍｑｖｉｓｔに付与され引用によって全体的に本出願に包含される米国特許Ｎｏ．５，２２０，２７５に関連する。
【０００２】
（発明の背景）
（発明の技術分野）
本発明は一般に通信信号処理分野、特に無線通信分野で使用される改良された位相デジタイザと方法に関するものである。
【０００３】
（関連技術の説明）
多くの電子信号処理用途において、交流（ＡＣ）信号の瞬時位相をデジタル形式で直接利用できたとすれば、非常に都合がよい。例えば、数値的に処理する場合、信号をデジタル表示にすることは特に有用である。
【０００４】
既存の位相／デジタル信号変換アプローチの重要な問題は固定周波数信号の位相が連続傾斜であり、その傾斜をデジタル表示にしようとすれば結局、無限個のビットを使用することになる。この問題に対する既存解決法はモジュロ２πなどの円形ドメインで信号位相を表すことである。例えば、信号位相を表すのに８ビットワードを選ぶ場合、円形位相角度（０．．２π）をマッピングして２進ワード０．．２５６（モジュロ２５６）の円形ドメインあるいはガロア域を合わせることができる。このように１つの円形ドメインを別のドメインへマッピングすると、既存の数値処理アプローチが非常に簡単になる。
アナログ信号の位相情報をデジタル表示に変換する既存の位相デジタイザのタイプについては、（１）欧州特許出願番号ＥＰ０４４６１９０、（２）欧州特許出願番号ＥＰ０５５２６０１、（３）米国特許番号５,２２０,２７５、（４）英国特許出願番号ＧＢ２２７７４２６に記載されている。
【０００５】
図１は信号位相をデジタル信号に変換する既存の位相デジタイザ回路を示すブロック図である。図１の詳細に入る前に、ここで典型的な位相／デジタル信号変換回路の設計について説明しておく。まず、入力信号周波数の整数倍（例えば、バイナリー）の基準クロック信号が生成可能と仮定する。基準クロック信号はデジタルカウンタに入力され、そこで整数倍数で分周され、予測された信号入力周波数と同じレートで分周カウントサイクルが繰り返される。その結果、非変調入力信号周期ごとに正確に１回転する位相ベクトルとしてカウンタの状態を観測することができる。入力信号がゼロを通過（ゼロクロス）する時にカウンタの状態を記録することによって、出力値を生成することができる。カウンタ状態の記録は、２つの事象すなわち、（１）測定の必要性を示すサンプルパルスが生成された時と、（２）入力信号のゼロクロス時に発生するトリガによって開始することができる。負のゼロクロスで記録されるそれらの値と正のゼロクロスで記録される値は位相が１８０度ずれる。これら位相のずれは、負のゼロクロスで記録された値に対する１８０度の加算または減算操作によって補償することができる。記録された値に１８０度を加算すると、円形位相ドメインのラップアラウンド効果により、１８０度を減算するのと同じ結果になる。
【０００６】
これらの原理を図１の位相デジタイザ回路１０に適用して、基準クロック信号はデジタル基準発生器１２に入力され、そこから対応のデジタル基準信号が出力される。デジタル化すべき信号のサンプルはトリガ回路１６に入力され、トリガ回路は、所望サンプルに最も近い入力信号ゼロクロスポイントでデジタル基準信号の値（すなわち、位相）をレジスタ１４にロードする。レジスタ１４の出力は所望サンプルの位相を表すデジタルワードである。トリガによってロードされる値が負のゼロクロスに基づく場合、負のゼロクロス補償回路１８はレジスタ１４からのデジタルワードに１８０度を加算する（または、デジタルワードから減算する）。入力パルスサンプルに出力サンプルを同期させるために第２レジスタ（オプション）２０を使用することができる。図１のデジタイザにある程度の修正が加えられているが、動作原理は変わらない。
【０００７】
図１に関して記述される位相デジタイザの主要な欠点は上述のように、ゼロクロスにおいて入力信号の位相が記録されることである。デジタイザとしては、ほとんどの用途において、入力信号との関連があまり強くない一定レートで出力サンプルを生成することが望ましい。トリガ回路は、この要点を満たすためにすべての位相記録を所要サンプルに最も近いゼロクロスでトリガするように設計することができる。しかし、この対応策には、実際の位相サンプリング時点とサンプル要求時点の相違から生じる誤差が伴う。正と負、両方のゼロクロスで位相サンプルを記録することができると仮定すれば、この相違すなわち誤差は、入力信号周期をＴとしてＴ／４を超えることはない。しかし、この時間の差に起因する位相誤差の大きさは信号の周波数偏移に依存する。例えば、図２において、２つの異なる入力信号（例えば、一方が１００ｋＨｚ、他方が１ＭＨｚで、最大周波数偏移が共に±１０のｋＨｚ）の最大位相誤差はそれぞれ、（１）φerror（１００ｋＨｚ）＝１／４（１００ｅ3−１０ｅ3）-1＊１０ｅ3＊３６０＝１０度と、（２）φerror（１ＭＨｚ）＝１／４（１ｅ6−１０ｅ3）-1＊１０ｅ3＊３６０＝０．９１度になる。
【０００８】
用途によっては、この位相誤差量は重要な問題でない。しかし、信号偏移／信号周波数比（偏移／周波数比）が比較的大きい用途では、この誤差がかなり重要になる。特に、入力信号の偏移／周波数比が増加するときに、位相デジタイザの性能はかなり低下する。偏移／周波数比の大きい用途で性能を向上させるために、既存の誤差補償アプローチとしては、複数の位相測定値と、それらの所要サンプルに対する時間的関係とを記録することである。そして、結果を補間（補外）してサンプルの推定値を導出することができる。
【０００９】
このような誤差補償アプローチの例が図３に示されている。図３において、式ｓ＝ｐｌ＋（ｐ２−ｐｌ）＊ｔｌ／（ｔｌ＋ｔ２）を用いることにより、２つの記録された位相測定値ｐ１およびｐ２から、補間出力サンプルｓ（すなわち、モジュロ２πとして実行される信号位相関連の数値演算を伴う）が得られる。特に、これらの数値演算はデジタルプロセッサにおいてオーバーフローを無視して、結果をその円形ドメインで「ラップアラウンド」することによって、モジュロ２πとして比較的容易に実行される。しかし、通常は、記録された位相と所要サンプルの時間差を測定するためにある種のデバイス（通常は１つ以上の２進カウンタ）が利用され、関連の除算、乗算機能のために別のハードウェアデバイスが利用されるので、このような補間アプローチに関連するハードウェア「コスト」（例えば、サイズおよび電力消費）は比較的高くなる。ハードウェア「コスト」は、乗算、除算、その他の数値演算を部分的に「ルックアップテーブル」に置き換えることによって多少は減少する。しかしながら、これらの「コスト」は依然として大幅には減らない。本発明は以下に述べるように、これらの問題の解決に成功した。
【００１０】
（発明の概要）
したがって、本発明の目的はデジタル無線電話における受信信号の位相をデジタル化するときに使用される方法を提供することである。
【００１１】
本発明の別の目的は信号サンプルと位相デジタイザに記録された測定値との時間差に起因して既存の無線電話音声出力に現れるビート音を除去することである。
【００１２】
本発明の更に別の目的は既存の無線電話より低い中間周波数で動作し、ビート音の発生と性能劣化を最小限にすることが可能な無線電話用位相デジタイザを供給することである。
【００１３】
本発明の更に別の目的は、位相デジタイザを使用する場合のハードウェアコストを最小限にすることである。
【００１４】
本発明によると、上記およびその他の目的は、改良された位相デジタイザと、入力ゼロクロスとサンプルパルスなどの事象間の相対時間を測定するために位相デジタイザにおいてデジタル生成による位相レファレンスからの記録を利用する誤差補償法とによって達成される。デジタルレファレンスは、所要信号周波数に等しい一定の周波数をもつので、レファレンスの位相を使用して事象間の時間差を測定することができる。その結果、デジタル生成による既存の位相レファレンスを使用することによって、従来の誤差補償アプローチに関連するハードウェア「コスト」を大幅に削減あるいは排除することができる。
本発明の装置および方法を更に深く理解するため、以下に付図を用いて詳細に記述する。
【００１５】
（図面の詳細説明）
図１から図８を参照することによって本発明の好ましい実施例とその利点を十分に理解することができる。なお、各図において、対応する同じ部材には同じ参照符号が付けられる。
【００１６】
本発明によれば基本的に、誤差補償する位相デジタイザおよび方法は、入力事象間、例えばゼロクロスとサンプルパルスの間の相対時間を測定するために、デジタル生成による位相レファレンスからの記録を利用する。デジタルレファレンスは所要信号周波数に等しい一定周波数をもち、そして事象間の時間を測定するためにそのレファレンスの位相を利用することができる（例えば、ｔ＝１／ωref＊Φref、ただし、ωrefは定数）。したがって、既存のデジタル生成による位相レファレンスを使用することによって、従来の誤差補償アプローチに伴うハードウェア「コスト」はかなり軽減あるいは排除することができる。
【００１７】
具体的に、本発明の好ましい実施例に従って位相デジタイザに適用する誤差補償を実行するための方法が図４に示される。以下に記述される位相デジタイザおよび誤差補正方法は主としてセルラ無線通信分野で使用されるが、発明はそれを制限するものではなく、位相デジタイザや同様の位相／デジタル信号変換回路を使用する分野にも適用することができる。図４において、３つの記録されたレファレンスのカウンタ値を使用することができる。すなわち、（１）ｒ１は第１ゼロクロスの記録を表し、（２）ｒｓは所要サンプルの記録を表し、（３）ｒ２は第２ゼロクロスの記録を表す。図４のグラフにおいて、ｐｌ＝ｒｌ、ｐ２＝ｒ２＋１８０度 （負のゼロクロス)、ｔｌ＝（ｒｓ−ｒｌ）／ωrefである。したがって、出力サンプルはｓ＝ｐｌ＋（ｐ２−ｐｌ）＊ｔｌ／（ｔｌ＋Ｔ２）として表される。その結果、記録されたレファレンスのカウンタ値に関して、出力サンプルはｓ＝ｒｌ＋（ｒ２−ｒｌ＋１８０）＊（ｒｓ−ｒｌ）／（ｒ２−ｒｌ）として表すことができる。
【００１８】
上述のハードウェア的節約に加えて、本発明には、時間測定が予測信号周波数に比例するという別の重要な特徴がある。特に、この特徴により、位相デジタイザおよび誤差補償機能の実行に利用される回路のサイズおよび複雑さを更に軽減することができる。また、ルックアップテーブルを利用する場合は、回路サイズおよび複雑さは更に軽減される。
【００１９】
例えば、入力信号の異なる２つの用途（例えば、一方が３００ｋＨｚ、他方が１ＭＨｚで、最大周波数偏移は共に１０ｋＨｚとする）で位相デジタイザを利用する場合、図４に示される誤差補正方法では、最大相対時間はそれぞれの信号周期、すなわち１／（３００ｋＨｚ−１０ｋＨｚ）、１／（１ｋＨｚ−１０ＭＨｚ）の１／２に等しくなる。最大相対時間はそれぞれ３．４５μｓ、１．０１μｓにほぼ等しい。これらの計算にルックアップテーブルが使用されるならば、狭い０〜０．１μｓレンジインクリメント間の許容精度が得られるだけでなく、０〜３．４５μｓのフルレンジを正確にカバーすることができる。その結果、本発明および図４に示される方法によれば、時間測定値は予測信号周波数に比例する。したがって、上記と同じ条件で、最大相対時間はそれぞれ、（１）１／２＊１／（３００ｋＨｚ−１０ｋＨｚ）＊３００ｋＨｚ＊３６０度＝１８６度、（２）１／２＊１／（１ＭＨｚ−１０ｋＨｚ）＊ｌＭＨｚ＊３６０度＝１８２度になる。この比は、従来の３．４：１に対して、本発明の場合は１．０２：１となり、ルックアップテーブルを利用する場合はそのサイズを小さくするのに役立つ。
【００２０】
図５は、図４に関連して上述した本発明の方法を実施するために使用される代表的な誤差補償付き位相デジタイザのブロック図である。好ましい実施例では、図５の位相デジタイザ回路は、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）で実施することができる。図５で示される誤差補正位相デジタイザ１００において、トリガ回路１１６は、デジタルレファレンス発生器１１２から出力されるデジタルレファレンス値記録時期を決定するためにサンプルパルスおよび入力信号ゼロクロスを用いて複数の測定記録を開始する。この実施例において、それぞれ（１）ｒ１、（２）ｒ２（時間的にサンプルに最も近い２つのゼロクロス）、（３）ｒｓ（サンプル自体）のための３つの値を記録し、シフトレジスタ１１４にシフトされる。代数的にｒ２からｒ１を減算するために第１加算器１２２を使用し、ｒｓからｒ１を減算するために第２加算器１２４を使用することができる。計算結果の値は、ルックアップテーブル１２８のそれぞれの記憶位置に入力することができる。ルックアップテーブルは上記計算の実行に使用可能であって、例えば第１、第２加算器からの入力などを用いると、負のゼロクロス補整器１１８の入力に接続される出力サンプルはｓ＝ｒｌ＋（ｒ２−ｒｌ＋１８０）＊（ｒｓ−ｒｌ）／（ｒ２−ｒｌ）となる。記録された値ｒ１が正、負いずれのゼロクロスに由来するかに依存して、出力位相サンプルに対して１８０度の補償（１１８）をするか、しないかが決まる。負のゼロクロスについては、ワードの最上位ビット（ＭＳＢ）を反転する（すなわち、２の補数形式で代数的に−１８０度を加算する）ことによって１８０度の補償を実行するのが好ましい。負のゼロクロス補整器１１８からのデジタル位相出力は同期レジスタ１２０に接続することができる（オプション）。
【００２１】
好ましい実施例への修正として、レファレンス周期（サイクル）をモニターするための追加カウンタを含めることができる。例えば、位相サンプルがモジュロ２πを使用して表されるならば、（追加の計時論理を実行せずに）測定可能な最大相対時間は１レファレンス周期に等しい。追加カウンタを使用してレファレンスサイクルを監視することにより、この最大相対時間を拡張することができる。カウンタ（明示されていない）は各レファレンスについて一度インクリメントし、カウンタサイズは、そのカウントサイクルの繰返し率が測定される所要最大相対時間より大きくなるように選択することができる。この拡張した計時能力の応用は、例えば、公称入力信号周波数がサンプルレートよりも高い場合に、１レファレンス周期以上離れた測定値を用いて補間することである（例えば、図４、図５に関して述べたように）。トリガ回路（１１６）が時間的にサンプルパルスに最も近いゼロクロスを求めて位相カウンタを読み込むと仮定すれば、この応用は図６のグラフで示されるものと同様である。特に、図６のグラフを図４のグラフと比べると、図６で周期（ｔ２）が負であることを除いて、デジタル位相出力ｓを求める計算は実質的に同じである。つまり、図４の方法による補間（例えば、ｔ２が正の場合）と対照的に、図６の方法を実行する位相デジタイザは手法として「補外」を用いて計算している。
【００２２】
本発明を適切に理解するために代表的な２つの応用例を以下に説明する。第１の例として、補間（または、補外）位相デジタイザ、例えば図４から図６と関連して記述された位相デジタイザについて、下記動作条件を想定する。すなわち、（１）レファレンスクロック周波数２５．６ＭＨｚ、（２）予測入力信号周波数１００ｋＨｚ、（３）＋３ｋＨｚオフセットの直流（ＤＣ）変調スキーム使用、（４）  サンプル周波数５０ｋＨｚ。これらのレファレンスクロックと入力信号周波数を使用して、８ビットのレファレンスカウンタを使用するのが好ましい。８ビットカウンタはモジュロ２５６でラップアラウンドし、予測入力信号（すなわち、２５．６ＭＨｚ／２５６＝１００ｋＨｚ）に等しい周波数の位相ベクトルを生成する。入力信号の変調により、１００ｋＨｚの中心周波数から偏移が生じる。周波数変調（ＦＭ）を使用し、変調信号をＤＣと仮定すると、入力信号オフセットは例えば、予測中心周波数１００ｋＨｚから＋３ｋＨｚに固定される。位相デジタイザ（１００）の出力はレファレンスおよび入力信号との相対位相である。その結果、入力信号を１０３ｋＨｚとすれば、位相デジタイザの出力は−３ｋＨｚの信号の位相（すなわち、１００ｋＨｚレファレンス−１０３ｋＨｚ信号＝−３ｋＨｚ）である。この負の出力値が問題になる場合、「アップカウント」の代わりに「ダウンカウント」するレファレンスカウンタを使用するか、出力の符号を算術的に変えればよい（例えば、出力に１か２の補数を使用する）。レファレンスカウンタの値は、入力信号にゼロクロスが生じたときに読まれる。図７Ａは上記条件で可能な一連の測定値（１６進値）を示す。
【００２３】
例えば１０３ｋＨｚで、入力信号ゼロクロスは１／１０３ｅ2／２、あるいは互いに４．８５μｓ離れている。その周期中、レファレンスカウンタは４．８５μｓ＊２５．６ＭＨｚだけデクリメント、あるいは平均で１２４．２７デクリメントする。負のゼロクロス測定値は、正のゼロクロスの位相から１８０度ずれているので、１８０度補償される。１８０度の補償後に、図７Ｂに示される位相値を使用することができる。
【００２４】
この方法の次のステップは出力サンプルの生成である。図４に関して上述した補間法を図７Ａ、図７Ｂに示すレファレンス測定値および位相値に適用すると次のようになる。
ｒｌ＝Ｅ３ｈ、
ｒ２＝５Ｆｈ、
ｐｌ＝Ｅ３ｈ、
ｐ２＝ＤＦｈ、
ｒｓ＝０２ｈ、
ｔｌ＊ωref＝ｒｓ−ｒｌ＝０２ｈ−Ｅ３ｈ＝ｌＦｈ、
ｔ２＊ωref＝ｒ２−ｒｓ＝５Ｆｈ−０２ｈ＝５Ｄｈ、
ｐ２−ｐｌ＝ＤＦｈ−Ｅ３ｈ＝ＦＣｈ
その結果、第３の出力サンプルの値ｓは以下の通りである。
ｓ＝ｐｌ＋（ｐ２−ｐｌ）＊ｔｌ／（ｔｌ＋ｔ２）＝Ｅ３ｈ＋ＦＣｈ＊ｌＦｈ／（ｌＦｈ＋５Ｄｈ）＝Ｅ２ｈ
特に、この例では、この補間法は信号周波数比に対する偏移が比較的低いので、上記のようにほとんど効果がない。
【００２５】
第２の例は信号周波数比に対する偏移が比較的高い場合である。第２例では、図４から図６と関連して述べた位相デジタイザなどの補間（または、補外）位相デジタイザについて、以下の動作条件を想定する。すなわち、（１）レファレンスクロック周波数２５．６ＭＨｚ、（２）予測入力信号周波数１００ｋＨｚ、（３）−２０ｋＨｚオフセットの直流（ＤＣ）変調スキーム使用、４）サンプル周波数５０ｋＨｚ。この例のために選択されたレファレンスカウンタは２＋８＝１０ビットである。
【００２６】
第２の例の動作条件は、下記２点を除いて第１の例と同じである。すなわち、第２の例では、（１）オフセットを−２０ｋＨｚとする変調スキームを使用する、（２）「より賢い」トリガ回路を使用する。言い換えれば、第２の例で使用するトリガ回路は１サンプルあたり２つのレファレンスカウンタ測定値を記録する。線形補間（または補外）に望ましい３つの測定値を得るために、前のサンプルから１つの測定値が使用される。特に、第１の例で使用する補間法が１出力サンプルあたり３つのレファレンスカウンタ測定値をとる。しかし、第２の例では１出力サンプルあたり２つしか測定値を記録しないので、ハードウェアコスト（特に電力消費）は更に減少する。
【００２７】
第２の例において、入力信号周波数は１００ｋＨｚ−２０ｋＨｚ＝８０ｋＨｚである。したがって、図８（図６に適用された第２例）において、信号のゼロクロスはｌ／８０ｅ3／２＝６．２５μｓごとに現れる。ゼロクロス間におけるレファレンスカウンタのインクリメントは６．２５ｅ−６＊２５．６ｅ６＝１６０である。測定値ｒｌとｒ２は２レファレンスカウンタ周期以上離れているので、追加の周期を監視するためにカウンタを２ビットだけ（例えば、２＋８ビット＝ｌ０ビット）「左」に伸ばすことが好ましい。言い換えれば、追加２ビットによって、周期を逃すことなく確実にｒ２−ｒｌとωref＊（ｔｌ＋ｔ２）を等しくすることができる。
【００２８】
上で図６に関して述べた補間法を図８のレファレンス測定値および位相値に適用すると次のようになる。
Ｒｓ−ｒｌ＝０６４ｈ−２３４ｈ＝２３０ｈ
ｒ２−ｒｌ＝０１４ｈ−２３４ｈ＝ｌＥ０ｈ
Ｐ２−ｐｌ＝１４ｈ−B４ｈ＝６０ｈ
その結果、出力サンプルｓの値は以下の通りである。
ｓ＝ｐｌ＋（ｐ２−ｐｌ）＊（ｒｓ−ｒｌ）／（ｒ２−ｒｌ）＝Ｂ４ｈ＋６０ｈ＊２３０ｈ／ｌＥＯｈ＝２４ｈ
特に、この例では、この補間法は信号周波数比に対する偏移が比較的高いので、上記のようにかなりの効果が得られる。
本発明の方法および装置の好ましい実施例について付図と上記詳細説明によって記述してきたが、発明は開示実施例に制限されず、種々の再構成、修正、置換が可能であると考えられる。発明の範囲は請求の範囲に記載されている。
【図面の簡単な説明】
【図１】  交流信号をデジタル信号に変換するために使用される既存の位相デジタイザ回路のブロック図。
【図２】  既存の位相／デジタル信号変換アプローチに伴う位相誤差を示す図。
【図３】  偏移／周波数比が大きい場合のための既存の誤差補償アプローチを示す図。
【図４】  本発明の好ましい実施例であって、位相デジタイザ応用において誤差補償を実行するための方法を示す図。
【図５】  本発明の方法を実施する際に使用される代表的な誤差補償付き位相デジタイザのブロック図。
【図６】  本発明の修正を示す図。
【図７Ａ】  本発明の好ましい実施例による一連の測定値を示す図。
【図７Ｂ】  本発明の好ましい実施例による１８０度誤差補償の結果から得られた一連の位相値を示す図。
【図８】  図６に示される本発明の修正の一応用例を示す図。
【図１】
0003932090.tif 000002
【図２】
0003932090.tif 000003
【図３】
0003932090.tif 000004
【図４】
0003932090.tif 000005
【図５】
0003932090.tif 000006
【図６】
0003932090.tif 000007
【図７】
0003932090.tif 000008
【図８】
0003932090.tif 000009