(57)【特許請求の範囲】
【請求項１】
Ｂ級若しくはＣ級で動作する電力増幅器と、
前記電力増幅器の入力レベルを検出する第１の検出器と、
前記電力増幅器の出力レベルを検出する第２の検出器と、
前記第１の検出器で検出した入力レベルおよび前記第２の検出器で検出した出力レベルから前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記入力信号を予め補正するプリディストーション手段と
を具備することを特徴とする電力増幅装置。
【請求項２】
前記電力増幅器の直流バイアスを前記入力信号のレベルに応じて可変する直流バイアス可変手段
を更に具備することを特徴とする請求項１記載の電力増幅装置。
【請求項３】
前記入力信号は、
同相チャネルと直交チャネルとの２つのチャネルで伝送されるデジタル変調信号からなり、
前記電力増幅器は、
前記デジタル変調信号を２つのアナログ信号に変換した後該２つのアナログ直変調器で直交変調して入力し、
前記第１の検出器は、
前記直変調器の出力レベルを検出し、
前記プリディストーション手段は、
前記第１の検出器で検出した入力レベルおよび前記第２の検出器で検出した出力レベルから前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記デジタル変調信号を予め補正するディジタルシグナルプロセッサ
を具備することを特徴とする請求項１記載の電力増幅装置。
【請求項４】
同相チャネルと直交チャネルとの２つのチャネルで伝送されるデジタル変調信号をそれぞれアナログ信号に変換するデジタルアナログ変換器と、
前記デジタルアナログ変換器で変換された２つのアナログ信号を直交変調する直交変調器と、
前記直交変調器の出力を入力しＢ級若しくはＣ級で動作する電力増幅器と、
前記電力増幅器の入力レベルを検出する第１の検出器と、
前記電力増幅器の出力レベルを検出する第２の検出器と、
前記第１の検出器で検出した前記入力レベルをアナログディジタル変換する第１のアナログディジタル変換器と、
前記第２の検出器で検出した前記出力レベルをアナログディジタル変換する第２のアナログディジタル変換器と、
前記第１のアナログディジタル変換器で変換した第１の値および前記第２のアナログディジタル変換器で変換した第２の値から前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記デジタル変調信号を予め補正するディジタルシグナルプロセッサと
を具備することを特徴とする電力増幅装置。
【請求項５】
前記電力増幅器の直流バイアスを前記デジタル変調信号のレベルに応じて可変するＤＣ−ＤＣコンバータ
を更に具備することを特徴とする請求項４記載の電力増幅装置。
【請求項６】
電力増幅器をＢ級若しくはＣ級で動作させ、
前記電力増幅器の入力レベルを第１の検出器により検出するとともに、
前記電力増幅器の出力レベルを第２の検出器により検出し、
前記第１の検出器で検出した入力レベルおよび前記第２の検出器で検出した出力レベルをプリディストーション手段に入力し、該プリディストーション手段で前記入力レベルおよび前記出力レベルから前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記入力信号を予め補正する
ことを特徴とする電力増幅装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力増幅装置およびその制御方法に関し、特にＢ級若しくはＣ級動作させた電力増幅器に対してＤＳＰ(ディジタルシグナルプロセッサ：Digital Signal Processor)を用いてゲインのみのプリディストーションを行うことで低歪化を実現した電力増幅装置およびその制御方法に関する。
【０００２】
【従来の技術】
従来、この種の電力増幅装置において、電力増幅器は、効率と線形性を両立するためにＡＢ級で動作させるのが普通であった。
【０００３】
この場合、プリディストーションを行うに当たっては、電力増幅器のゲイン特性だけでなく位相特性も補償する必要があった。
【０００４】
このため、従来のプリディストーションを行う電力増幅装置においては、電力増幅器のゲイン特性と位相特性との両者を取得していた。
【０００５】
【発明が解決しようとする課題】
しかし、電力増幅器のゲイン特性と位相特性との両者を取得する場合は、電力増幅器の出力を復調する復調器等が必要になり、このため回路構成が複雑化し、装置全体が大型化し、更にコストも高くなるという問題があった。
【０００６】
そこで、この発明は、簡単な回路構成で、低歪化、高効率化、小型化を可能にした電力増幅装置およびその制御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明の電力増幅装置は、Ｂ級若しくはＣ級で動作する電力増幅器と、前記電力増幅器の入力レベルを検出する第１の検出器と、前記電力増幅器の出力レベルを検出する第２の検出器と、前記第１の検出器で検出した入力レベルおよび前記第２の検出器で検出した出力レベルから前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記入力信号を予め補正するプリディストーション手段とを具備することを特徴とする。
【０００９】
また、前記電力増幅器の直流バイアスを前記入力信号のレベルに応じて可変する直流バイアス可変手段を更に具備することを特徴とする。
【００１０】
ここで、前記入力信号は、同相チャネルと直交チャネルとの２つのチャネルで伝送されるデジタル変調信号からなり、前記電力増幅器は、前記デジタル変調信号を２つのアナログ信号に変換した後該２つのアナログ直変調器で直交変調して入力し、前記第１の検出器は、前記直変調器の出力レベルを検出し、前記プリディストーション手段は、前記第１の検出器で検出した入力レベルおよび前記第２の検出器で検出した出力レベルから前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記デジタル変調信号を予め補正するディジタルシグナルプロセッサを具備することを特徴とする。
【００１１】
また、この発明の電力増幅装置は、同相チャネルと直交チャネルとの２つのチャネルで伝送されるデジタル変調信号をそれぞれアナログ信号に変換するデジタルアナログ変換器と、前記デジタルアナログ変換器で変換された２つのアナログ信号を直交変調する直交変調器と、前記直交変調器の出力を入力しＢ級若しくはＣ級で動作する電力増幅器と、前記電力増幅器の入力レベルを検出する第１の検出器と、前記電力増幅器の出力レベルを検出する第２の検出器と、前記第１の検出器で検出した前記入力レベルをアナログディジタル変換する第１のアナログディジタル変換器と、前記第２の検出器で検出した前記出力レベルをアナログディジタル変換する第２のアナログディジタル変換器と、前記第１のアナログディジタル変換器で変換した第１の値および前記第２のアナログディジタル変換器で変換した第２の値から前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記デジタル変調信号を予め補正するディジタルシグナルプロセッサとを具備することを特徴とする。
【００１２】
ここで、前記電力増幅器の直流バイアスを前記ディジタルシグナルプロセッサの出力に基づき可変するＤＣ−ＤＣコンバータを更に具備することを特徴とする。
【００１３】
また、この発明の電力増幅装置の制御方法は、電力増幅器をＢ級若しくはＣ級で動作させ、前記電力増幅器の入力レベルを第１の検出器により検出するとともに、前記電力増幅器の出力レベルを第２の検出器により検出し、前記第１の検出器で検出した入力レベルおよび前記第２の検出器で検出した出力レベルをプリディストーション手段に入力し、該プリディストーション手段で前記入力レベルおよび前記出力レベルから前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記入力信号を予め補正する
ことを特徴とする。
【００１４】
【発明の実施の形態】
以下、この発明に係わる電力増幅装置およびその制御方法の実施の形態を添付図面を参照して詳細に説明する。
【００１５】
図１は、この発明に係わる電力増幅装置の一実施の形態を示す回路図である。
【００１６】
図１において、この電力増幅装置は、ＱＰＳＫ(Quadrature Phase Shift Keying)変調された同相チャネルと直交チャネルとの２チャネルのディジタル変調信号Ｉ（ｔ）およびＱ（ｔ）を入力し、このディジタル変調信号Ｉ（ｔ）およびＱ（ｔ）をそれぞれディジタルアナログ変換した後直交変調し、電力増幅して出力するものである。
【００１７】
さて、この図１に示す電力増幅装置は、２チャネルのディジタル変調信号Ｉ（ｔ）およびＱ（ｔ）を入力するＤＳＰ(ディジタルシグナルプロセッサ：Digital Signal Processor)１０、ディジタルアナログ変換器（ＤＡＣ）１１−１および１１−２、ローパスフィルタ（ＬＰＦ）１２−１および１２−２、直交変調器１３、発振器１４、カプラ１５、電力増幅器（ＰＡ）１６、カプラ１７、検波器１８−１および１８−２、アナログディジタル変換器（ＡＤＣ）１９−１および１９−２を具備して構成される。
【００１８】
ここで、電力増幅器１６は、直交変調器１３の出力を電力増幅するもので、この実施の形態においては、Ｂ級若しくはＣ級で動作するように構成されている。
【００１９】
また、カプラ１５は、電力増幅器１６の入力レベルを検出するために設けられたもので、例えば、方向性結合器から構成される。
【００２０】
また、カプラ１７は、電力増幅器１６の出力レベルを検出するために設けられたもので、カプラ１５と同様に、例えば、方向性結合器から構成される。
【００２１】
また、検波器１８−１および１８−２は、カプラ１５および１７でそれぞれ取り出された電力増幅器１６の入力信号および出力信号をそれぞれ検波してその信号レベルを検出するものである。この検波器１８−１および１８−２で検出された電力増幅器１６の入力レベルおよび出力レベルは、アナログディジタル変換器（ＡＤＣ）１９−１および１９−２でそれぞれアナログディジタル変換されて、ＤＳＰ１０に入力される。
【００２２】
ＤＳＰ１０は、検波器１８−１および１８−２で検出された電力増幅器１６の入力レベルおよび出力レベルに基づき電力増幅器１６の入力−ゲイン特性を予め取り込んでおき、伝送時にこの電力増幅器１６の入力−ゲイン特性に基づき電力増幅器１６から所望の信号が得られるようにＤＳＰ１０に入力されるディジタル変調信号Ｉ（ｔ）およびＱ（ｔ）を補正してプリディストーション信号を作成する。
【００２３】
ＤＳＰ１０でプリディストーションされたディジタル変調信号Ｉ（ｔ）は、ディジタルアナログ変換器１１−１でディジタルアナログ変換された後、ローパスフィルタ１２−１でローパス処理され、直交変調器１３に入力される。
【００２４】
同様にＤＳＰ１０でプリディストーションされたディジタル変調信号Ｑ（ｔ）は、ディジタルアナログ変換器１１−２でディジタルアナログ変換された後、ローパスフィルタ１２−２でローパス処理され、直交変調器１３に入力される。
【００２５】
直交変調器１３は、ローパスフィルタ１２−１および１２−２の出力信号を直交変調し、この直交変調した信号をカプラ１５を経由して電力増幅器１６に入力し、電力増幅器１６はこの信号を電力増幅し、カプラ１７を経由して出力信号Ｐ（ｔ）として出力する。
【００２６】
ここで、ＤＳＰ１０に入力されるディジタル変調信号Ｉ（ｔ）およびＱ（ｔ）は、ＤＳＰ１０で電力増幅器１６の入力−ゲイン特性に基づきプリディストーションされているので、電力増幅器１６からはその入力−ゲイン特性に基づく歪がキャンセルされた低歪の出力信号Ｐ（ｔ）が出力される。
【００２７】
また、図１の回路は、ＤＳＰ１０、直交変調器１３、検波器１８−１からなる直交変調器１３の低歪化回路も含んでいるので、直交変調器１３および電力増幅器１６の両者の低歪化も可能である。
【００２８】
また、図１に示した回路は、ＤＳＰ１０と２つの検波器１８−１および１８−２を設けることで電力増幅器１６および直交変調器１３の低歪化が可能になるので、復調器を用いて電力増幅器１６のゲイン特性と位相特性を抽出する従来の回路に比較して大幅に小型化および低コスト化が可能になる。
【００２９】
なお、電力増幅器１６をＢ級若しくはＣ級で動作させる場合、図２に示すようにそのゲイン特性は非線形性を有する。
【００３０】
すなわち、図２は、電力増幅器１６を、Ａ級、ＡＢ級、Ｂ級、Ｃ級で動作させた場合のそれぞれの入力−ゲイン特性を比較して示したものである。
【００３１】
さて、この実施の形態においては、電力増幅器１６をＢ級若しくはＣ級で動作させるので、Ａ級、ＡＢ級で動作させた場合に比較してその入力−ゲイン特性は非線形性を有する。
【００３２】
そのため、この非線形性を補償するようにＤＳＰ１０で作成されるプリディストーション信号は、図３に示すようにその電力分布の広がりを抑えるように生成される。これにより、電力増幅器１６に対して入力される信号のダイナミックレンジは狭くなり、この結果、補償していない位相特性の非線形による隣接チャネル漏洩電力悪化を抑制することができる。
【００３３】
すなわち、図３において、入力信号の任意の２点をＰin1（ｄＢｍ）、Ｐin2（ｄＢｍ）とする。この信号Ｐin1、Ｐin2は、電力増幅器１６の入力信号で、この信号Ｐin1、Ｐin2の大小関係は
Ｐin1＜Ｐin2                            ・・・（１）
であるとする。
【００３４】
ここで、電力増幅器１６の入力−ゲイン特性が線形ゲインＧ0（ｄＢ）の線形であれば、この２つの信号Ｐin1、Ｐin2から得られるこの電力増幅器１６の出力信号をそれぞれＰout1（ｄＢｍ）、Ｐout2（ｄＢｍ）とすると、
Ｐout1＝Ｐin1＋Ｇ0                      ・・・（２）
Ｐout2＝Ｐin2＋Ｇ0                      ・・・（３）
であり、
Ｐout2−Ｐout1＝Ｐin2−Ｐin1            ・・・（４）
となって２信号の比は保存される。
【００３５】
しかし、電力増幅器１６は実際には非線形性を有しているため、信号Ｐin1、Ｐin2をそのまま入力すると、その出力信号はＰout1、Ｐout2は、
Ｐout1＝Ｐin1＋Ｇ（Ｐin1）              ・・・（５）
Ｐout2＝Ｐin2＋Ｇ（Ｐin2）              ・・・（６）
（Ｇ（Ｐin1）≠Ｇ（Ｐin2）：Ｇ（Ｐin）は、図３に示す電力増幅器１６の入力−ゲイン特性）
となり、式（４）を満たすことができない。
【００３６】
そこで、この実施の形態の電力増幅装置においては、図１に示したＤＳＰ１０により電力増幅器１６に入力する入力信号に対してプリディストーション補正を行う。
【００３７】
すなわち、図１に示したＤＳＰ１０においては、電力増幅器１６に入力される入力信号Ｐin1、Ｐin2を電力増幅器１６から得られる出力信号Ｐout1、Ｐout2が式（４）の条件を満たすように、ディジタル変調信号Ｉ（ｔ）およびＱ（ｔ）のプリディストーション補正を行う。
【００３８】
ここで、このプリディストーション補正した電力増幅器１６の入力信号をＰin1'、Ｐin2'とすると、電力増幅器１６から得られる出力信号Ｐout1、Ｐout2は、
Ｐout1＝Ｐin1'＋Ｇ（Ｐin1'）            ・・・（７）
Ｐout2＝Ｐin2'＋Ｇ（Ｐin2'）            ・・・（８）
となり、ここで、
Ｐin1'＝Ｐin1＋ＰＧ（Ｐin1）            ・・・（９）
Ｐin2'＝Ｐin2＋ＰＧ（Ｐin2）            ・・・（１０）
（ＰＧ（Ｐin）は、プリディストーション補正のためのゲイン）
であり、
Ｐout1＝Ｐin1＋ＰＧ（Ｐin1）＋Ｇ（Ｐin1'）・・・（１１）
Ｐout2＝Ｐin2＋ＰＧ（Ｐin2）＋Ｇ（Ｐin2'）・・・（１２）
となる。
【００３９】
そして、式（１１）および（１２）を式（２）および（３）と比較すると、
0004028248.tif 000002
の関係があり、図１に示したＤＳＰ１０においては、式（１３）を満たすようにディジタル変調信号Ｉ（ｔ）およびＱ（ｔ）のプリディストーション補正が行われる。
【００４０】
ここで、電力増幅器１６の最大ゲインを与える入力信号をＰGS（ｄＢｍ）として、元の入力信号Ｐin1、Ｐin2との間に
Ｐin1＜Ｐin2＜ＰGS                    ・・・（１４）
の関係がある場合、
Ｐin1'＜Ｐin2'                        ・・・（１５）
であり、図３の入力−ゲイン特性より
Ｇ（Ｐin1'）＜Ｇ（Ｐin2'）            ・・・（１６）
となる。
【００４１】
一方式（４）、（７）、（８）より、
0004028248.tif 000003
であるから、式（１６）より、
Ｐin2'−Ｐin1'＜Ｐin2−Ｐin1
となり、電力増幅器１６の任意の２信号に対してプリディストーションを行った後のレベル差は、もとの２つの入力信号のレベル差より小さくなる。つまり、これにより変調信号全体の電力分布の広がりを抑圧することができるといえる。
【００４２】
すなわち、電力増幅器１６のＢ級動作やＣ級動作の場合に現れる入力を大きくなるにつれてゲインが大きくなる特性の部分でこの実施の形態のプリディストーションを行えば電力分布の抑圧が行えることになる。なお、この場合、飽和レベルを越える入力の範囲では電力分布はプリディストーション後に広がる。
【００４３】
また、この実施の形態の電力増幅装置のように電力増幅器１６をＢ級若しくはＣ級で動作させると、待機時に電力を消費しないため、電力増幅装置の高効率化を達成することができ、待機時にアイドル電流をカットするためのスイッチおよびその周辺回路等が不要になるためこれによっても小型化が可能になる。
【００４４】
図４は、この発明に係わる電力増幅装置の他の実施の形態を示す回路図である。
【００４５】
一般に、電力増幅器を低い出力レベルで動作させると効率が悪い。そこで、この実施の形態においては、電力増幅装置のパワーコントロールに対応して、電力増幅器１６に印可する直流バイアスを可変するＤＣ−ＤＣコンバータ２０を図１の回路に追加する。
【００４６】
すなわち、図４の電力増幅装置においては、ＤＳＰ１０から入力ディジタル変調信号Ｉ（ｔ）およびＱ（ｔ）に対応して出力されるパワーコントロールに対応して電力増幅器１６に印可する直流バイアスを可変するＤＣ−ＤＣコンバータ２０が設けられている。その他の構成は、図１の同一の符号を用いて示した構成と同様である。
【００４７】
この構成によれば、電力増幅装置のパワーコントロールに対応して、電力増幅器１６に印可する直流バイアスが可変制御されるので、電力増幅装置の更なる高効率化が期待できる。
【００４８】
【発明の効果】
以上説明したようにこの発明によれば、電力増幅器をＢ級若しくはＣ級で動作させ、前記電力増幅器の入力レベルを第１の検出器により検出するとともに、前記電力増幅器の出力レベルを第２の検出器により検出し、前記第１の検出器で検出した入力レベルおよび前記第２の検出器で検出した出力レベルをプリディストーション手段に入力し、該プリディストーション手段で前記入力レベルおよび前記出力レベルから前記電力増幅器の入力−ゲイン特性を予め求め、該入力−ゲイン特性に基づき、前記電力増幅器のゲイン歪を除去するように、前記入力信号を予め補正するように構成したので、簡単な回路構成で、低歪化、高効率化、小型化を可能にした電力増幅装置およびその制御方法を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明に係わる電力増幅装置の一実施の形態を示す回路図である。
【図２】電力増幅器をＡ級、ＡＢ級、Ｂ級、Ｃ級で動作させた場合のそれぞれの入力−ゲイン特性を比較して示したグラフである。
【図３】この発明に係るプリディストーションによる電力分布広がりの抑圧作用を説明する図である。
【図４】この発明に係わる電力増幅装置の他の実施の形態を示す回路図である。
【符号の説明】
１０    ＤＳＰ(ディジタルシグナルプロセッサ)
１１−１、１１−２    ディジタルアナログ変換器（ＤＡＣ）
１２−１、１２−２    ローパスフィルタ（ＬＰＦ）
１３    直交変調器
１４    発振器
１５    カプラ
１６    電力増幅器（ＰＡ）
１７    カプラ
１８−１、１８−２    検波器
１９−１、１９−２    アナログディジタル変換器（ＡＤＣ）
２０    ＤＣ−ＤＣコンバータ
【図１】
0004028248.tif 000004
【図２】
0004028248.tif 000005
【図３】
0004028248.tif 000006
【図４】
0004028248.tif 000007