(57)【特許請求の範囲】
【請求項１】
テレビ映像に関する第１の画像情報を入力する入力手段と、
該入力手段により入力された該第１の画像情報がコンピュータ画像に関する第２の画像情報の中に部分的に嵌め込まれた形態で出力する出力手段と、
該入力手段により該第１の画像情報を入力した後に、該第１の画像情報の輝度が該第２
の画像情報の輝度よりも高輝度になるよう該第２の画像情報の輝度は制御せず該第１の画像情報の輝度制御を行う輝度制御手段と、
該輝度制御手段により輝度制御された画像情報を出力する画像情報出力手段を備えるこ
とを特徴とする情報処理装置。
【請求項２】
請求項１に記載の情報処理装置において、
前記第２の画像情報の中に部分的に嵌め込まれた前記第１の画像情報を検出する検出手段を備えることを特徴とする情報処理装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、文字や図形表示を主体とするコンピュータ画像と自然画表示を主体とするテレビ映像を同一画面上に同時に表示する画像表示システム及び画像表示装置に関する。
【０００２】
【従来の技術】
近年、好きなときに好きな番組が見られるＶＯＤ（Video On Demmand）サービスやＣＤ−ＲＯＭを使った電子百科事典など、いわゆるマルチメディアサービスが盛んになってきている。このようなマルチメディアサービスでは、コンピュータ画面に自然画などのテレビ映像を嵌め込み表示することが多い。
【０００３】
【発明が解決しようとする課題】
一般に、コンピュータ用ディスプレイ、は文字や図形を直近で見るため、コンピュータオペレータが見やすいように表示輝度はあまり高くしていない。一方、テレビ映像は、きれいに見せるため、比較的高輝度に設定している。
【０００４】
このために、テレビ映像と文字や図形のコンピュータ画像とをコンピュータ用ディスプレイ装置に同時に表示すると、テレビ映像は通常のテレビ受像機で見るより輝度が低くなって映えがなくなる。そこで、ディスプレイ装置の画面上に表示される文字や図形表示の輝度レベルと自然画表示の輝度レベルとを別々に制御し、自然画の表示部分のみを明るくするなどの手立てが必要になる。
【０００５】
ところで、嵌め込み表示としては、テレビの親画面に子画面を嵌め込み表示するピクチャー・イン・ピクチャーが広く知られている。ピクチャー・イン・ピクチャーでは、テレビ受像機の中に親画面用と子画面用に複数の映像信号入力系統があり、映像信号毎に別々に振幅レベルや直流レベルを制御して親画面と子画面で独立に輝度レベルを変えることができるようになっている。
【０００６】
一方、コンピュータの文字や図形表示に自然画などのテレビ映像を嵌め込む処理（合成処理）は、コンピュータのソフトウェア処理などで行われ、このように合成された映像信号をディスプレイ装置に供給して表示するようになっている。このため、コンピュータの文字や図形表示に自然画などのテレビ映像を嵌め込んで表示する場合の多くは、合成した映像信号１系統がそのままディスプレイに供給されるので、ピクチャー・イン・ピクチャーのような複数の映像信号入力系統を持つ構成では、嵌込み画面の振幅レベルや直流レベルを別々に制御することは不可能である。
【０００７】
本発明の目的は、文字や図形などのコンピュータ画像とともに自然画などのテレビ映像とを表示した場合に、明るくきれいなテレビ映像を実現することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、例えば、テレビ映像に関する画像情報の輝度がコンピュータ画像の輝度よりも高輝度になるよう該テレビ映像に関する画像情報の輝度制御を行うように構成すればよい。具体的には特許請求の範囲に開示された手段を用いればよい。
【０００９】
【作用】
画像表示手段の画面上に表示される文字や図形と自然画との輝度レベルを別々に制御することができ、この結果、自然画などのテレビ映像は明るくきれいに表示され、文字や図形などのコンピュータ画像は低輝度で読み易く表示されることになる。
【００１０】
【実施例】
以下、本発明の実施例を図面により説明する。
【００１１】
図１は本発明による情報処理装置の第１の参考例を示すブロック図であって、１は画像表示手段、２は特定領域輝度変換手段、３は画像合成手段、４はＣＰＵ回路、５はＲＯＭ回路、６は外部入力手段、７は入力端子、８は信号バスである。
【００１２】
同図において、特定領域輝度変換手段２，画像合成手段３，ＣＰＵ回路４，ＲＯＭ回路５及び外部入力手段６は信号バス８で接続されている。また、画像合成手段３，ＣＰＵ回路４，ＲＯＭ回路５及び外部入力手段６からなる装置は、例えば、コンピュータと同じ構成としてもよい。画像合成手段３は２つの画像を合成するものであって、例えば、フレームメモリ装置で構成することができる。特定領域輝度変換手段２は、画像表示手段１に表示する特定の領域の輝度レベルを変換するものである。
【００１３】
以下、この参考例の動作を説明するが、ここでは、画像Ａに画像Ｂを嵌め込んで画像表示手段１で表示するものとする。
【００１４】
ＣＰＵ回路４は、ＲＯＭ回路５に格納されているプログラム情報に基づいて、例えばＲＯＭ回路５に保存している画像データＡを画像合成手段３で映像信号に変換する。この映像信号は特定領域輝度変換手段２を通って画像表示手段１に供給される。これにより、画像表示手段１で画像Ａが表示される。
【００１５】
一方、外部入力手段６は、例えば、テレビジョン映像信号の入力装置であり、入力端子７から入力される画像信号Ｂを取り込み、信号バス８を介して画像合成手段３に送る。勿論、外部入力手段６から画像合成手段３への信号伝送は、信号バス８とは別に設けた回線を使ってもよい。画像合成手段３でこの画像データＢは先の画像データＡに嵌め込まれ、画像表示手段１に供給表示される。ここでは、図示するように、画像Ａの中に画像Ｂが嵌め込まれて表示される。
【００１６】
特定領域輝度変換手段２は、画像表示手段１で表示される画像Ａ，Ｂの輝度レベルを別々に変えることができる。
【００１７】
図３はこの特定領域輝度変換手段２の一具体例を示すブロック図であって、１０は振幅制御手段、１１は直流レベル制御手段、１２は加算器、１３，１４，１６は可変電源、１５は切換スイッチ、１７ａ〜１７ｃはデータラッチ、１８ａ〜１８ｃはアドレスデコーダ、１９ａ〜１９ｄはカウンタ、２０ａ〜２０ｃはアンドゲート、２１はタイミング発生回路２１である。
【００１８】
同図において、この具体例は、画像信号の振幅を制御する振幅制御手段１０と、画像信号の直流レベルを制御する直流レベル制御手段１１と、加算器１２と、可変電源１３，１４，１６と、切換スイッチ１５と、可変電源１３，１４，１６の電圧値をセットするデータラッチ１７ａ〜１７ｃと、データラッチ１７ａ〜１７ｃにデータをラッチするアドレスデコーダ１８ａ〜１８ｃと、切換スイッチ１５の切換制御のためのタイミング信号Keyを生成するタイミング発生回路２１とからなっている。
【００１９】
タイミング発生回路２１は、画像Ａ中の画像Ｂの嵌込み位置を特定するタイミング信号Keyを発生するものであって、画像Ｂの垂直，水平方向の開始アドレスと終了アドレスを特定するカウンタ回路１９ａ〜１９ｄと、アンドゲート２０ａ〜２０ｃと、カウンタ回路１９ａ〜１９ｄに夫々のアドレス値をセットするデータラッチ１７ｄ〜１７ｇと、アドレスデコーダ１８ｄ〜１８ｇからなっている。
【００２０】
ＣＰＵ回路４から信号バス８（図１）を介して供給される合成画像の画面全体の直流レベルを定めるデータがデータラッチ１７ａに、この画面全体の振幅を定めるデータがデータラッチ１７ｂに、嵌込み部分（この場合、画像Ｂの部分）の振幅を決めるデータがデータラッチ１７ｃに、この嵌込み部分の垂直開始アドレスがデータラッチ１７ｄに、この嵌込み部分の垂直終了アドレスがデータラッチ１７ｅに、この嵌込み部分の水平開始アドレスがデータラッチ１７ｆに、この嵌込み部分の水平終了アドレスがデータラッチ１７ｇに夫々格納される。
【００２１】
垂直開始カウンタ１９ａと垂直終了カウンタ１９ｂには、データラッチ１７ｄのデータ、データラッチ１７ｅのデータが夫々垂直同期信号Vsyncでプリセットされ、水平開始カウンタ１９ｃと水平終了カウンタ１９ｄには、データラッチ１７ｆのデータ、データラッチ１７ｇのデータが夫々水平同期信号Hsyncでプリセットされる。そして、垂直開始カウンタ１９ａと垂直終了カウンタ１９ｂは夫々水平同期信号Hsyncをカウントクロック信号とし、水平開始カウンタ１９ｃと水平終了カウンタ１９ｄは夫々ドットクロック信号DOTCKをカウンタクロック信号とする。垂直開始カウンタ１９ａと垂直終了カウンタ１９ｂの出力はアンドゲート２０ａで論理積がとられ、水平開始カウンタ１９ｃと水平終了カウンタ１９ｄの出力はアンドゲート２０ｂで論理積がとられ、更に、これらアンドゲート２０ａ，２０ｂの出力がアンドゲート２０ｃで論理積がとられて、画像Ｂの嵌込み位置を示すタイミング信号Keyが得られる。
【００２２】
図２はこのタイミング信号Key と映像信号のレベルとの関係を、水平走査周期と垂直走査周期とに分けて示す図である。
【００２３】
同図において、入力画像信号Video1のハッチ（斜線）部分が嵌込み部分（画像Ｂ）である。タイミング信号Keyはこの画像信号Video1のハッチ（斜線）部分で“Ｌ”（ローレベル）から“Ｈ”（ハイレベル）に変化し、切換スイッチ１５を可変電源１６側に閉じる。
【００２４】
これにより、画像表示手段１（図１）での画像Ｂの表示期間だけ、振幅制御手段１０に印加される制御電圧は、加算器１２により、可変電源１３，１６の電圧を加算した電圧になり、これによって振幅が増加し、画像表示手段１の入力画像信号Video2の画像Ｂの部分だけ輝度レベルを変えることができる。
【００２５】
例えば、画像Ａがテキスト画面で画像Ｂがテレビ画面である場合、明るくきれいなテレビ画面と輝度を抑えた読み易いテキスト画面とを同時に表示が可能になる。
【００２６】
なお、外部入力手段６は、ＶＯＤシステムなどで使われるＣＡＴＶやＬＡＮ，ＩＳＤＮに対応するディジタル方式でも、勿論良いことは言うまでもない。
【００２７】
また、図４に示すように、外部入力手段６の代わりに、データ蓄積装置３１を用いてもよい。このデータ蓄積装置３１は、固体磁気ディスクや磁気ディスクあるいは光磁気ディスクやＣＤ−ＲＯＭなどでよく、画像Ａ，Ｂに相当する画像データが蓄積されている。
【００２８】
また、図５に示すように、外部入力手段６の代わりに、画像Ａ，Ｂに相当する画像データを蓄積したＲＯＭ２０５でもよいし、図６に示すように、これにさらに外部入力手段６やデータ蓄積装置１３１を設けるようにしてもよい。
図６に示す参考例の場合には、勿論、画像表示手段１に画像Ａ，Ｂ，Ｃの３個の画像が同時に表示されることもできる。この場合の特定領域輝度変換手段１０２の一具体例を図７に示す。但し、１７ｉ，１７ｊはデータラッチ、１８ｉ，１８ｊはアドレスデコーダ、２１ａ，２１ｂはタイミング発生回路、３２は切換スイッチ、３３，３４は可変電源、３５はデコーダであり、図３に対応する部分には同一符号を付けて重複する説明を省略する。
【００２９】
図７において、タイミング発生回路２１ａは図６での画像表示手段１の画像Ｂの表示期間を示すタイミング信号を発生するものであり、タイミング発生回路２１ｂは画像Ｃの表示期間を示すタイミング信号を発生するものである。これらタイミング発生回路２１ａ，２１ｂの出力信号はデコーダ３５を介して切換スイッチ３２に供給されるが、タイミング発生回路２１ａがタイミング信号を発生すると、切換スイッチ３２は可変電源３３側に閉じ、タイミング発生回路２１ｂがタイミング信号を発生すると、切換スイッチ３２は可変電源３４側に閉じる。それ以外では、切換スイッチ３２は電圧値０の電圧を選択する。
【００３０】
切換スイッチ３２からの電圧は加算回路１２で可変電源１３の電圧と加算され、振幅制御手段１０に供給される。可変電源３３の電圧はデータラッチ１７ｉのデータに応じて設定され、可変電源３４の電圧もデータラッチ１７ｊのデータに応じて設定される。
【００３１】
そこで、データラッチ１７ｉ，１７ｊのデータを適宜設定することにより、画像Ｂ，Ｃの振幅を適宜設定することができる。
【００３２】
タイミング発生回路を増やしていけば、任意個数の嵌込み画面の輝度レベル変換でも対応できることは明らかである。
【００３３】
以上のようにして、嵌込み画像の輝度だけを単独に制御することができる、例えば、画像Ａがテキスト画面、画像Ｂがテレビ画面の場合、明るくきれいなテレビ画面と輝度を抑えた読み易いテキスト画面との同時表示が可能になる。
【００３４】
図８は本発明による情報処理装置の第２の参考例における特定領域輝度変換手段２の一具体例を示すブロック図であって、１８ｈはアドレスデコーダ、２２ａ，２２ｂは切換スイッチ、２３はＡ／Ｄ変換器、２４はＬＵＴ（ルックアップテーブル）、２５はＤ／Ａ変換器であり、図３に対応する部分には同一符号を付けて重複する説明を省略する。
【００３５】
この第２の参考例も全体構成が図１に示す構成をなしているが、特定領域輝度変換手段２が上記の第１の参考例での図３に示した特定領域輝度変換手段２と異なる。この具体例が図３に示した具体例と大きく異なるのは、嵌込み部分の輝度レベル変換をディジタル信号処理で行なう点であって、このための処理手段を、アナログ映像信号をディジタル映像信号に変換するＡ／Ｄ変換器２３と、ディジタルデータ変換器としてのＬＵＴ２４と、ディジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換器５２と、切換スイッチ２２ａ，２２ｂとで構成している。
【００３６】
次に、この具体例の動作を説明する。
【００３７】
タイミング発生器２１からのタイミング信号Keyにより、嵌込み部分の時間帯だけで切換スイッチ２２ａ，２２ｂはＢ側に閉じる。このとき、映像信号Video1の画像Ｂの部分の信号はＡ／Ｄ変換器２３でディジタル化されてＬＵＴ２４に供給される。ＬＵＴ２４には、ＣＰＵ回路４から信号バス８（図１）を介して変換データが入力されており、この変換データによって映像信号Video1の振幅や直流レベルなどが所望の値にセットされている。このＬＵＴ２４は、例えば、ＥＥＰＲＯＭなどのメモリで構成することができ、ＣＰＵ回路４からのデータ書替えも自由自在にできる。
【００３８】
このＬＵＴ２４の出力データは、Ｄ／Ａ変換器２５でアナログ映像信号に変換された後、振幅制御手段１０と直流レベル制御手段１１とでレベル制御されて映像信号Video2として出力される。これにより、画像Ｂの期間だけは、ＬＵＴ２４によって輝度レベルを制御できるようになる。
【００３９】
画像Ａの期間では、切換スイッチ２２ａ，２２ｂはＡ側に閉じており、ＬＵＴ２４による輝度制御はなされない。また、全体の振幅や直流レベルの制御は、図３に示した具体例と同様、可変電源１３，１４を介して行なわれる。
【００４０】
以上のようにして、嵌込み部分（画像Ｂ）だけの輝度レベルを変えることができる。特に、図８に示したディジタル方式の場合、振幅だけでなく、直流レベルやガンマレベルや色相など種々の制御が可能になる。
【００４１】
なお、図８では、切換スイッチ２２ａ，２２ｂを夫々Ａ／Ｄ変換器２３の前とＤ／Ａ変換器２５の後に配置し、アナログ映像信号を切り換えるようにしているが、切換スイッチ２２ａ，２２ｂを夫々Ａ／Ｄ変換器２３の後とＤ／Ａ変換器２５の前に配置し、ディジタル映像信号を切り換えるようにしてもよい。
【００４２】
図９は本発明による情報処理装置の第１の実施例を示すブロック図であって、３６は画像合成手段であり、図１に対応する部分には同一符号を付けて重複する説明を省略する。
【００４３】
この実施形態の特徴は、図９に示すように、画像合成手段３６に特定領域輝度変換機能を付加したことであって、図１に示した参考例に比べて回路構成が簡単になる。
【００４４】
図１０はこの画像合成手段３６の一具体例を示すブロック図であって、３７はフレームメモリ、３８は制御装置、１２２ａ，１２２ｂは切換スイッチ、１２４はＬＵＴ、１２５はＤ／Ａ変換器である。
【００４５】
図１０において、この具体例は、画像データの書込み／読出しを行なうフレームメモリ３７と、ディジタルデータを変換するＬＵＴ１２４と、ディジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換器１２５と、切換スイッチ１２２ａ，１２２ｂと、フレームメモリ３７の書込み／読出し制御や切換スイッチ１２２ａ，１２２ｂの切換え制御、ＬＵＴ１２４のデータ書替えを行なう制御装置３８とから構成されている。
【００４６】
制御装置３８は、また、フレームメモリでの画像データＡ，Ｂの記憶領域を定め、画像データＡ，Ｂはその指定される領域で書込み，読出しが行なわれる。これにより、フレームメモリ３７で画像Ａへの画像Ｂの嵌込みが行なわれる。従って、制御装置３８は、フレームメモリ３７での読出し位置が画像テータＡの記憶領域であるか、画像データＢの記憶領域であるかを判断することができ、この判断に基づいて切換スイッチ１２２ａ，１２２ｂを切換え制御する。
【００４７】
フレームメモリ３７には、ＣＰＵ回路４（図９）から画像データＡ，Ｂが転送されて展開されている。フレームメモリ３７が画像データＡの部分を出力するときには、切換スイッチ１２２ａ，１２２ｂはＡ側に閉じており、この画像データＡは切換スイッチ１２２ａ，１２２ｂを介してＤ／Ａ変換器１２５に供給され、そこでアナログ映像信号に変換されて出力される。
【００４８】
画像データＢの時間帯では、切換スイッチ１２２ａ，１２２ｂはＢ側に閉じ、ＬＵＴ１２４でデータ変換される。図８でも説明したように、ＬＵＴ１２４で映像信号の振幅や直流レベルなどを自由自在に変えることができるので、画像Ｂの輝度レベルだけを自由に制御することができる。
【００４９】
以上のようにして、比較的簡単な構成で嵌込み部分の輝度レベルだけを独立に調整することができ、例えば、画像Ａがテキスト画面、画像Ｂがテレビ画面の場合、明るくきれいなテレビ画面と輝度を抑えた読みやすいテキスト画面との同時表示が可能になる。
【００５０】
図１１は本発明による情報処理装置の第２の実施例を示すブロック図であって、３０５はＲＯＭであり、図１に対応する部分には同一符号を付けて重複する説明を省略する。
【００５１】
同図において、ＲＯＭ３０５には、ＣＰＵ回路４のプログラムとともに、画像データＡも格納されており、ＣＰＵ回路４は、このプログラムに基づいて、嵌込み領域の設定や各種演算処理などの処理を行なう。ここで、ＣＰＵ回路４は、嵌込み部分の輝度レベルをソフトウエア演算によって行ない、これにより、図１に示した参考例に比べてハードウエア構成がさらに簡単になる。
【００５２】
次に、図１２により、この実施例のソフトウエア処理について説明する。
【００５３】
ＣＰＵ回路４は、まず、特定領域、即ち、嵌込み部分がどうかを判定し（ステップ１２００）、嵌込み部分でないときには、ＲＯＭ３０５から画像データＡを読み出して画像合成手段３に転送し、嵌込み部分であると判定したときには、外部入力手段６から取り込まれる画像データＢに所望の係数を乗算して振幅を調整し、画像合成手段３に転送する（ステップ１２０１）。これにより、画像合成手段３で、画像Ａに振幅が調整された画像Ｂが嵌め込まれる。かかる動作が上記特定領域が終わるまで行なわれ、この特定領域が終わると（ステップ１２０２）、再びステップ１２００に戻って画像データＡを画像合成手段３に転送する。
【００５４】
この実施例では、勿論、直流レベルの調整も可能であり、その場合には、画像データＢに所定の値を加算すればよい。
【００５５】
以上のようにして、嵌込み部分の輝度レベルを独立に調整することができる。
【００５６】
図１３は本発明による情報処理装置の第３の参考例を示すブロック図であって、１０６は外部入力手段、１０７は入力端子、２０２は特定領域輝度変換手段、４０５はＲＯＭであり、図１に対応する部分には同一符号を付けて重複する説明を省略する。
【００５７】
この参考例の特徴は、外部入力手段１０６に入力される画像信号が既に嵌め込み処理が施されたものであっても、その嵌込み部分を検出し、その嵌込み部分の輝度レベルを独立に制御できる点である。この処理が、図１３において、特定領域輝度変換手段２０２によって行なわれる。それ以外の構成は図１に示した参考例と同様である。
【００５８】
図１４はこの特定領域輝度変換手段２０２の一具体例を示すブロック図であって、３９は遅延回路、４０は画像処理装置、１２３はＡ／Ｄ変換器であり、図３に対応する部分には同一符号を付けて重複する説明を省略する。
【００５９】
同図において、この具体例は、図３でのタイミング発生回路２１の代わりに画像処理装置４０を設け、画像Ｂ（図１３）の嵌込み部分の判定を行なって切換スイッチ１５を制御するようにしたものである。
【００６０】
この画像処理装置４０で行なわれる判定処理としては、図１５に示すような嵌込み部分（画像Ｂ）の枠の検出、あるいは、図１６に示すような動きのある画面の検出、あるいは、図１７に示すようにヒストグラムによる嵌込み部分の検出などがあり、さらに、これらを組合わせることにより、検出精度をさらに高めることができる。
【００６１】
このようにして検出して得た情報をもとにして、図３に示した具体例のようにタイミング信号Key を生成し、これでもって切換スイッチ１５を制御する。
【００６２】
なお、遅延回路３９は、画像処理装置４０での遅延を相殺するためのものである。
【００６３】
以上のようにして、予め画像が嵌め込まれた画像信号であっても、その嵌込み位置を検出してその部分の輝度レベルだけを独立に変化させることができる。
【００６４】
図１８は本発明による情報処理装置の第４の参考例を示すブロック図であって、５０は画像表示手段、５１は画像信号出力手段、５２はインターフェース、１０３は画像合成手段、１０４はＣＰＵ回路であり、図１３に対応する部分には同一符号を付けて重複する説明を省略する。
【００６５】
同図において、この参考例は、画像表示手段５０と画像信号出力手段５１とから構成されており、画像表示手段５０に特定領域輝度変換手段が一体化されている。画像信号出力手段５１は、図１や図１３での画像表示手段１と特定領域輝度変換手段２を除く部分を一体にしたものとほぼ同じ構成になっている。画像信号出力手段５１からは、画像合成手段１０３から出力される画像信号とインターフェース５２を通った制御信号とが画像表示手段５０に供給される。
【００６６】
この参考例の具体的構成としては、例えば、画像信号出力手段５１はパソコンやワークステーションなどのコンピュータ本体であり、画像表示手段５０はモニタディスプレイ装置である。
【００６７】
図１９はこの画像表示手段５０の一具体例を示すブロック図であって、５３，５４は入力端子、１０１は画像表示素子、１１０は振幅制御手段、１１１は直流レベル制御手段、１１２は加算器、１１３，１１４は可変電源である。
【００６８】
同図において、この画像表示手段５０は画像表示素子１０１と、画像信号の直流レベル制御手段１１１と、画像信号の振幅制御手段１１０と、加算器１１２と、可変電源１１３，１１４とからなっている。
【００６９】
図１８の画像信号出力手段５１から入力端子５４に供給される画像信号Video1は、その振幅が振幅制御手段１１０で制御される。画像表示素子１０１の画面の画像Ｂの嵌込み部分で画像信号出力手段５１から入力端子５４に制御電圧cont.が供給され、この制御電圧cont.が加算器１１２で可変電源１１３の電圧と加算されて振幅制御手段１１０に供給される。画像表示素子１０１の画面の画像Ｂの嵌込み部分以外の部分では、可変電源１１３の電圧が振幅制御手段１１０に供給される。振幅制御手段１１０では、かかる供給電圧により、画像信号Video1の振幅が制御される。
【００７０】
振幅制御手段１１０の出力画像信号は直流レベル制御手段１１１に供給され、可変電源１１４の電圧でその直流レベルを設定される。直流レベル制御手段１１１の出力画像信号Video2が画像表示素子１０１に供給され、画像が表示される。
【００７１】
以上のようにして、入力端子５４に供給される制御電圧cont.の電圧レベルとその供給タイミングで、画像Ｂの嵌込み部分の輝度レベルを可変とすることができる。
【００７２】
図２０は制御電圧cont.の供給タイミングと電圧レベルの関係を水平走査周期と垂直走査周期に分けて示したものである。
【００７３】
同図において、画像信号Video1のハッチ（斜線）部分が画像Ｂの嵌込み部分である。このとき、入力端子５４に供給される制御電圧cont.は画像信号Video1のハッチ（斜線）部分で０（Ｖ）からｐ（Ｖ）に変化する。これにより、画像表示素子１０１の入力画像信号Video2のレベルは、画像Ｂの嵌込み部分だけ振幅が大きくなる。
【００７４】
この結果、画像表示素子１０１上のテキスト画像Ａにテレビ映像Ｂを嵌込み表示すると、テレビ映像を明るくきれいに見せながら、他の領域では、輝度の変化はなくて文字や図形表示は見やすい輝度レベルのままである。
【００７５】
以上のようにして、嵌込み部分の輝度レベルだけを制御する画像表示装置が実現できる。
【００７６】
図２１は本発明による情報処理装置の第５の参考例での画像表示手段の一具体例を示すブロック図であって、１１５は切換スイッチ、１１６は可変電源、１５４は入力端子であり、図１９に対応する部分には同一符号を付けて重複する説明を省略する。
【００７７】
この参考例の全体構成は図１８に示すものと同様であるが、インターフェース５２から画像表示手段５０に供給されるのは、画像Ｂの嵌込み位置を示すタイミング信号Keyである。
【００７８】
図２１において、入力端子１５４からは画像Ｂの嵌込み位置を示すタイミング信号Keyが入力され、切換スイッチ１１５を可変電源１１６側に閉じる。これにより、可変電源１１６の電圧が加算器１１２で可変電源１１３の電圧と加算され、その加算電圧で振幅制御手段１１０が制御される。従って、嵌込み部分の輝度レベルだけが所望に制御されることになる。
【００７９】
ここで、タイミング信号Key は２値のディジタル信号でよく、このため、画像信号出力手段５１のインタフェース回路５２（図１８）の構成が簡単になる。
【００８０】
図２２は本発明による情報処理装置の第６の参考例の画像表示手段の一具体例を示すブロック図であって、５５はタイミング発生回路、２５４は入力端子であり、第２１図に対応する部分には同一符号を付けて重複する説明を省略する。
【００８１】
この参考例も、その全体構成は図１８に示したものと同様であるが、インターフェース５２から画像表示手段５０に供給されるのは、画像Ｂの嵌込み位置をコード化したデータ（嵌込み位置データ）である。この嵌込み位置データは、図２３に示すように、嵌込み位置の開始アドレスと終了アドレスを示すもの、または嵌込み位置の開始アドレスと嵌込み位置の水平，垂直幅を示すもの、あるいは嵌込み位置の終了アドレスと嵌込み位置の水平，垂直幅を示すものなどがある。
【００８２】
図２２において、入力端子２５４から嵌込み位置データが入力されると、画像信号Video1の同期信号やドットクロック信号とともにタイミング発生回路５５に供給され、図２１でのタイミング信号Keyと同様の画像Ｂの嵌込み位置のタイミング信号Key が生成される。このタイミング信号Keyにより、切換スイッチ１１５が制御される。これ以外の部分については、図２１に示した具体例と同様である。
【００８３】
タイミング発生回路５５は、基本的には、例えば、図７に示した構成をなしているが、その一具体例を図２４に示す。但し、５６はＰＬＬ（フェーズ・ロックド・ループ）回路、５７はマイコン、１１７ｄ〜１１７ｇはデータラッチ、１１８ｄ〜１１８ｇはアドレスラッチ、１１９ａ〜１１９ｄはカウンタ、１２０ａ〜１２ｃはアンドゲートである。
【００８４】
図２４において、入力端子２５４から入力された嵌込み位置データはマイコン５７でデコードされ、データラッチ１１７ｄ〜１１７ｇに転送されてラッチされる。垂直タイミング開始カウンタ１１９ａと垂直タイミング終了カウンタ１１９ｂは、垂直同期信号Ｖsyncで初期化された後、データラッチ１１７ｄ，１１７ｅのデータがプリセットされる。水平タイミング開始カウンタ１１９ｃと水平タイミング終了カウンタ１１９ｄは、水平同期信号Ｈsyncで初期化された後、データラッチ１１７ｆ，１１７ｇのデータがプリセットされる。そして、垂直タイミング開始カウンタ１１９ａと垂直タイミング終了カウンタ１１９ｂは水平同期信号Ｈsyncを、水平タイミング開始カウンタ１１９ｃと水平タイミング終了カウンタ１１９ｄは、水平同期信号ＨsyncをＰＬＬ回路５６で逓倍して得られるドットクロック信号を夫々カウンタクロック信号とする。垂直タイミング開始カウンタ１１９ａと垂直タイミング終了カウンタ１１９ｂのカウンタ出力はアンドゲート１２０ａで論理積がとられ、水平タイミング開始カウンタ１１９ｃと水平タイミング終了カウンタ１１９ｄのカウント出力はアンドゲート１２０ｂで論理積がとられ、さらに、アンドゲート１２０ａ，１２０ｂの出力がアンドゲート１２０ｃで論理積がとられて嵌込み位置を示すタイミング信号Key が得られる。
【００８５】
この参考例では、入力端子２５４から入力される嵌込み位置データとして、例えば、ＲＳ−２３２Ｃなどのパソコンやワークステーションなどのコンピュータでよく用いられている仕様のものを利用することができ、このため、画像信号出力手段５１のインターフェース回路５２（図１８）は標準品を利用できて、コストを低くすることができる。
【００８６】
以上のようにして、嵌込み部分の輝度レベルだけを制御することができる。
【００８７】
図２５は本発明による情報処理装置の第７の参考例での画像表示手段の一具体例を示すブロック図であって、１５５はタイミング発生回路、２１６は可変電源、３５４は入力端子であり、図２２に対応する部分には同一符号を付けて重複する説明を省略する。
【００８８】
この参考例も、その全体構成は図１８に示したものと同様であるが、インターフェース５２から画像表示手段５０に供給されるのは、画像Ｂの嵌込み位置とその輝度レベルを指示するコード化されたデータ（嵌込み位置／輝度レベルデータ）である。この嵌込み位置／輝度レベルデータは、図２６に示すように、図２３に示した嵌込み位置データに輝度レベルのデータを付加したものである。
【００８９】
タイミング発生回路１５５は、切換スイッチ１１５の制御用のタイミング信号Keyを発生するための図２４に示した回路と、輝度レベルのデータ（図２６）に応じて可変電源２１６を制御する回路とからなっている。この可変電源２１６を制御する回路は、例えば、図３で可変電源１３，１４，１６を制御する回路と同様の構成をとることができる。
【００９０】
図２７は本発明による情報処理装置の第８の参考例の画像表示手段の一具体例を示すブロック図であって、１３２は切換スイッチ、１３３，１３４は可変電源であり、図２１に対応する部分には同一符号を付けて重複する説明を省略する。
【００９１】
この参考例も、その全体構成は図１８に示したものと同様であるが、嵌め込む画像がＢ，Ｃというように複数あるようにしたものである。
【００９２】
図２７において、可変電源１３３，１３４は画像表示素子１０１の画面での画像Ｂ，Ｃの嵌め込み位置での振幅を決めるためのものであって、入力端子１５４から入力されるタイミング信号Keyによって切換制御される切換スイッチ１３２で選択される。タイミング信号Key は、例えば、３値の信号である。これ以外は、図２１に示した画像表示手段と同様である。
【００９３】
図２８は本発明による情報処理装置の第９の参考例での画像表示手段の一具体例を示すブロック図であって、２１２は加算器、３５４は入力端子であり、図１９に対応する部分には同一符号を付けて重複する説明を省略する。
【００９４】
この参考例も、その全体構成は図１８に示したものと同様であるが、嵌め込む画像Ｂの直流レベルも制御できるようにしたものである。
【００９５】
図２７において、画像Ｂの嵌込み位置では、入力端子５４から制御電圧cont.1が供給され、加算器１１２で可変電圧源１１３の電圧と加算されて振幅制御手段１１０に供給され、これとともに、入力端子３５４から制御電圧cont.2が供給され、加算器２１２で可変電圧源１１４の電圧と加算されて直流レベル制御手段１１１に供給される。これにより、嵌め込まれる画像Ｂの振幅と直流レベルとが独立に制御できる。
【００９６】
図２９は本発明による情報処理装置の第１０の参考例での画像表示手段の一具体例を示すブロック図であって、７０は制御回路、２２２ａ，２２２ｂは切換スイッチ、２２３はＡ／Ｄ変換器、２２４はＬＵＴ、２２５はＤ／Ａ変換器、４５４は入力端子であり、図１９に対応する部分には同一符号を付けて重複する説明を省略する。
【００９７】
この参考例も、その全体構成は図１８に示したものと同様であるが、図８で示した具体例のように、嵌め込む画像Ｂの輝度レベルの制御をＬＵＴでのデータ変換によって行なうようにしたものである。
【００９８】
図２９において、入力端子４５４からデータが供給される制御回路７０の制御のもとに、切換スイッチ２２２ａ，２２２ｂは、画像Ｂの嵌込み位置でＢ側に閉じ、それ以外では、Ａ側に閉じる。切換スイッチ２２２ａ，２２２ｂがＡ側に閉じているときには、入力端子５３から入力された画像信号Video.1は直接振幅制御手段１１０に供給されるが、切換スイッチ２２２ａ，２２２ｂがＢ側に閉じているときには、Ａ／Ｄ変換器２２３でディジタルデータに変換された後、ＬＵＴ２２４でデータ変換されて所望の振幅や直流レベルに変換され、Ｄ／Ａ変換器２２５でアナログ画像信号に変換されて振幅制御手段１１０に供給される。
【００９９】
なお、ＬＵＴ２２４のデータ書換えは、制御回路７０を介して入力端子４５４から入力される情報に基づき行なう。
【０１００】
図３０は図２９における制御回路７０の一具体例を示すブロック図であって、１８ｋはアドレスカウンタ、１５７はマイコンであり、図２４に対応する部分には同一符号を付けている。
【０１０１】
同図において、図２９の切換スイッチ２２２ａ，２２２ｂの切換制御信号を生成する部分は、図２４に示す構成と同様である。この具体例は、かかる構成にＬＵＴ２２４のデータ書換え手段が付加されたものである。
【０１０２】
即ち、マイコン１５７は、入力端子４５４からのデータに基づいて、嵌込み位置をデコードするとともに、ＬＵＴ２２４で書き換えるデータとその書換え位置を示すアドレスデータを出力する。このデータはＬＵＴ２２４（図２９）に供給されるとともに、アドレスデータがアドレスデコーダ１８ｋでデコードされてＬＵＴ２２４に供給される。
【０１０３】
この参考例によると、ＬＵＴ２２４を用いることにより、画像信号の振幅や直流レベルばかりでなく、ガンマ特性の変更や色相変更などもできることはいうまでもない。
【０１０４】
図３１は本発明による情報処理装置の第３の実施例での画像表示手段の一具体例を示すブロック図であって、１５３は入力端子、２０１は画像表示素子、２５４は入力端子、３２２ａ，３２２ｂは切換スイッチ、３２３はＡ／Ｄ変換器であり、図２９に対応する部分には同一符号を付けて重複する説明を省略する。
【０１０５】
この実施例も、その全体構成は図１８に示したものと同様であり、図２９で示した具体例のように、嵌め込む画像Ｂの輝度レベルの制御をＬＵＴでのデータ変換によって行なうようにしたものであるが、画像表示素子として、液晶ディスプレイやプラズマディスプレイをはじめとするマトリクス型のディスプレイのように、ディジタル画像信号を入力とするものである。
【０１０６】
図３１において、画像表示素子２０１はこのようなディジタル画像信号を入力とするものである。入力端子１５３から入力される画像信号Video.1はＡ／Ｄ変換器３２３でディジタル変換される。制御回路７０の制御により、画像Ｂの嵌め込み位置では、切換スイッチ３２２ａ，３２２ｂがＢ側に切り換えられ、Ａ／Ｄ変換器３２３からのディジタル画像信号が、ＬＵＴ２２４でデータ変換されて輝度レベルが制御された後、画像表示素子２０１に供給され、また、画像Ｂ以外の時間帯では、切換スイッチ３２２ａ，３２２ｂがＡ側に切り換えられ、Ａ／Ｄ変換器３２３からのディジタル画像信号が直接画像表示素子２０１に供給される。
【０１０７】
この実施例によると、部品点数も少なく、安価にできるメリットがある。
【０１０８】
図３２は本発明による情報処理装置の第１１の参考例での画像表示手段の一具体例を示すブロック図であって、７１は開閉スイッチ、７２は積分器、７３は比較器、７４はＬＰＦ（ローパスフィルタ）、７５は開閉スイッチ、８０は基準電源、２１２は加算器であり、図２１に対応するには同一符号を付けて重複する説明を省略する。
【０１０９】
この参考例も、その全体構成は図１８に示したものと同様であるが、嵌込み部分の画像Ｂの平均輝度レベルを一定に抑えるようにしたものである。例えば、ブラウン管などでは、平均輝度が上がり過ぎてビーム電流が流れ過ぎると、ブラウン管の寿命に影響するために、このような手段が必要な機能である。また、プラズマディスプレイ装置でも、異常発熱防止に必要である。
【０１１０】
図３２において、入力端子１５４からのタイミング信号Keyにより、画像Ｂの時間帯だけ開閉スイッチ７１，７５が閉じられ、この時間帯に画像表示素子１０１の入力画像信号Video2を積分器７２に供給し、画像信号Video2の画像Ｂの期間の平均レベルを検出する。この平均レベルは比較器７３で基準電源８０の基準電圧Ｅｓと比較される。この基準電圧Ｅｓは、画像信号Video2の平均レベルの最大許容値に等しく設定されている。比較器７３の出力、即ち、比較結果はＬＰＦ７４で脈動成分が除かれ、さらに、開閉スイッチ７５を介して加算器２１２に供給されて、画像Ｂの期間だけ供給される可変電源１１６の電圧からこのＬＰＦ７４からの電圧が引き算される。この加算器２１２の出力電圧が加算器１１２で可変電源１１３の電圧と加算され、振幅制御手段１１０に供給される。
【０１１１】
以上の構成により、嵌め込まれる画像Ｂに対し、その輝度レベルに負帰還制御が掛けられる。
【０１１２】
そこで、例えば、可変電源１１６の電圧を高く設定しすぎて、嵌込み画像Ｂの平均輝度レベルが基準電源８０に設定した基準電圧Ｅｓよりも高くなったとすると、上記の負帰還制御により、嵌込み画像Ｂだけ輝度制御がかかることになる。
【０１１３】
従って、画像Ａの部分の輝度レベルを一定に保ちながら、嵌込み画像Ｂだけの輝度制御ができるので、例えば、画像Ａがテキスト画面、画像Ｂがテレビ画面の場合、明るくきれいなテレビ画面と輝度を抑えた読みやすいテキスト画面の安定した同時表示が可能になり、さらには、この嵌込み画像Ｂの輝度調整でこの輝度が高くなりすぎるような調整をしても、所定以下の平均輝度に保たれることになる。
【０１１４】
なお、ブラウン管の場合、上記のように、画像信号を検出対象とするのではなく、アノードからのビーム電流を検出して負帰還制御してもよいことは、現在一般に行われていることなので、いうまでもないことである。
【０１１５】
図３３は本発明による情報処理装置の第１２の参考例の画像表示手段の一具体例を示すブロック図であって、７６，７７は増幅器電源、７８は切換スイッチ、２１０は振幅制御手段、２１１は直流レベル制御手段であり、図２１に対応するには同一符号を付けて重複する説明を省略する。
【０１１６】
この参考例も、その全体構成は図１８に示したものと同様であるが、図３３に示すように、嵌込み部分の画像Ｂの表示期間だけ振幅制御手段２１０と直流レベル制御手段２１１の電源電圧を高め、画像信号Video1の振幅幅を確保するものである。これにより、無駄な直流バイスをなくして損失を低減することができて、熱容量増大によるディスプレイセットの大型化を防止できる。
【０１１７】
ここで、増幅器電源７６による電源電圧＞増幅器電源７７による電源電圧とする。
【０１１８】
次に、この具体例の動作を説明する。
【０１１９】
入力端子１５４からのタイミング信号Keyにより、画像Ｂの時間帯では、切換スイッチ７８がＡ側に閉じ、増幅器電源７６から振幅制御手段２１０と直流レベル制御手段２１１とに電源電圧が供給される。画像Ｂの時間帯以外では、切換スイッチ７８をＢ側に閉じ、増幅器電源７７から振幅制御手段２１０と直流レベル制御手段２１１とに電源電圧が供給される。
【０１２０】
このようにして、画像Ｂの時間帯では、高い直流バイアスで画像表示素子１０１の入力画像信号Video2の振幅を確保し、画像Ｂの時間帯以外では、低めの直流バイアスで損失を抑えることができる。
【０１２１】
以上のようにして、嵌込み画像Ｂだけの輝度制御ができる実用的なディスプレイセットが実現できる。
【０１２２】
なお、以上述べた画像表示素子１０１としては、直視タイプのブラウン管や投写タイプのブラウン管をはじめ、液晶ディスプレイやプラズマディスプレイなど、どのような表示デバイスであってもよいことはいうまでもない。
【０１２３】
【発明の効果】
以上説明したように、本発明によれば、例えば、文字や図形などのコンピュータ画像とともに自然画などのテレビ映像とを表示した場合に、明るくきれいなテレビ映像を実現することができる。
【図面の簡単な説明】
【図１】  本発明による情報処理装置の第１の参考例を示すブロック図である。
【図２】  図１に示した参考例の動作を示すタイミングチャートである。
【図３】  図１における特定領域輝度変換手段の一具体例を示すブロック図である。
【図４】  図１に示した第１の参考例の一変形例を示すブロック図である。
【図５】  図１に示した第１の参考例の他の変形例を示すブロック図である。
【図６】  図１に示した第１の参考例のさらに他の変形例を示すブロック図である。
【図７】  図６における特定領域輝度変換手段の一具体例を示すブロック図である。
【図８】  本発明による情報処理装置の第２の参考例における特定領域輝度変換手段の一具体例を示すブロック図である。
【図９】  本発明による情報処理装置の第１の実施例を示すブロック図である。
【図１０】  図９における画像合成回路の一具体例を示すブロック図である。
【図１１】  本発明による情報処理装置の第２の実施例を示すブロック図である。
【図１２】  図１１に示した実施例の動作を示すフローチャートである。
【図１３】  本発明による情報処理装置の第３の参考例を示すブロック図である。
【図１４】  図１３における特定領域輝度変換手段の一具体例を示すブロック図である。
【図１５】  図１４における画像処理装置４０の嵌込み画像の検出方法の一例を示す説明図である。
【図１６】  図１４における画像処理装置４０の嵌込み画像の検出方法の他の例を示す説明
図である。
【図１７】  図１４における画像処理装置４０の嵌込み画像の検出方法のさらに他の例を示
す説明図である。
【図１８】  本発明による情報処理装置の第４の参考例での画像表示手段の一具体例を示すブロック図である。
【図１９】  図１８における画像表示手段の一具体例を示すブロック図である。
【図２０】  図１９に示す具体例の動作を示すタイミングチャートである。
【図２１】  本発明による情報処理装置の第５の参考例での画像表示手段の一具体例を示すブロック図である。
【図２２】  本発明による情報処理装置の第６の参考例での画像表示手段の一具体例を示すブロック図である。
【図２３】  図２２に示した具体例で用いる嵌込み位置データの具体例を示す図である。
【図２４】  図２２におけるタイミング発生回路の一具体例を示すブロック図である。
【図２５】  本発明による情報処理装置の第７の参考例での画像表示手段の一具体例を示すブロック図である。
【図２６】  図２５に示した具体例で用いる嵌込み位置／輝度レベルデータの具体例を示す図である。
【図２７】  本発明による情報処理装置の第８の参考例での画像表示手段の一具体例を示すブロック図である。
【図２８】  本発明による情報処理装置の第９の参考例での画像表示手段の一具体例を示すブロック図である。
【図２９】  本発明による情報処理装置の第１０の参考例での画像表示手段の一具体例を示すブロック図である。
【図３０】  図２９における制御回路の一具体例を示すブロック図である。
【図３１】  本発明による情報処理装置の第３の実施例での画像表示手段の一具体例を示すブロック図である。
【図３２】  本発明による情報処理装置の第１１の参考例での画像表示手段の一具体例を示すブロック図である。
【図３３】  本発明による情報処理装置の第１２の参考例での画像表示手段の一具体例を示すブロック図である。
【符号の説明】
１  画像表示手段
２  特定領域輝度変換手段
３  画像合成手段
４  ＣＰＵ回路
５  ＲＯＭ回路
６  外部入力手段
７  画像信号の入力端子
８  信号バス
１０  振幅制御手段
１１  直流レベル制御手段
１２  加算器
１３，１４，１６  可変電源
１５  切換スイッチ
１７ａ〜１７ｇ，１７ｉ，１７ｊ  データラッチ
１８ａ〜１８ｊ  アドレスデコーダ
１９ａ〜１９ｄ  カウンタ
２０ａ〜２０ｃ  アンドゲート
２１，２１ａ，２１ｂ  タイミング発生回路
２２ａ，２２ｂ  切換スイッチ
２３  Ａ／Ｄ変換器
２４  ルックアップテーブル
２５  Ｄ／Ａ変換器
３１  データ蓄積装置
３２  切換スイッチ
３３，３４  可変電源
３６  画像合成手段
３７  フレームメモリ
３８  制御回路
４０  画像処理装置
５０  画像表示手段
５１  画像信号出力手段
５５  タイミング発生手段
５６  ＰＬＬ回路
５７  マイコン
７０  制御回路
７１  開閉スイッチ
７２  積分器
７３  比較器
７４  ＬＰＦ
７５  開閉スイッチ
７６，７７  増幅器電源
【図１】
0003948386.tif 000002
【図２】
0003948386.tif 000003
【図３】
0003948386.tif 000004
【図４】
0003948386.tif 000005
【図５】
0003948386.tif 000006
【図６】
0003948386.tif 000007
【図７】
0003948386.tif 000008
【図８】
0003948386.tif 000009
【図９】
0003948386.tif 000010
【図１０】
0003948386.tif 000011
【図１１】
0003948386.tif 000012
【図１２】
0003948386.tif 000013
【図１３】
0003948386.tif 000014
【図１４】
0003948386.tif 000015
【図１５】
0003948386.tif 000016
【図１６】
0003948386.tif 000017
【図１７】
0003948386.tif 000018
【図１８】
0003948386.tif 000019
【図１９】
0003948386.tif 000020
【図２０】
0003948386.tif 000021
【図２１】
0003948386.tif 000022
【図２２】
0003948386.tif 000023
【図２３】
0003948386.tif 000024
【図２４】
0003948386.tif 000025
【図２５】
0003948386.tif 000026
【図２６】
0003948386.tif 000027
【図２７】
0003948386.tif 000028
【図２８】
0003948386.tif 000029
【図２９】
0003948386.tif 000030
【図３０】
0003948386.tif 000031
【図３１】
0003948386.tif 000032
【図３２】
0003948386.tif 000033
【図３３】
0003948386.tif 000034