(57)【特許請求の範囲】
【請求項１】
入力信号に対して基準クロック信号に同期した信号処理を施す信号処理装置であって、
外部から入力される外部クロック信号を受け、該外部クロック信号の単一エッジに同期して変化するモニタ信号を出力するモニタ出力回路と、
上記外部クロック信号の位相を、該外部クロック信号と上記モニタ信号との位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整回路と、
上記位相調整クロック信号を基準クロック信号として受け、入力信号に対して該位相調整クロック信号に同期した信号処理を施す信号処理回路と、
を備え、
前記モニタ信号は、前記外部クロック信号の単一エッジに対応する変化が、該外部クロック信号により前記信号処理回路が駆動する場合の、該外部クロック信号と該信号処理回路の出力信号との位相差に応じた時間だけ遅延する信号である、
ことを特徴とする信号処理装置。
【請求項２】
入力信号に対して基準クロック信号に同期した信号処理を施す信号処理装置であって、
外部から入力される外部クロック信号を受け、該外部クロック信号の単一エッジに同期して変化するモニタ信号を出力するモニタ出力回路と、
上記外部クロック信号と上記モニタ信号との位相差を検出する位相差検出回路と、
上記外部クロック信号を基準クロック信号として受け、入力信号に対して該外部クロック信号に同期した信号処理を施す信号処理回路と、
該信号処理回路から出力される出力信号の位相を、上記位相差検出回路にて検出された位相差に応じて遅延する遅延手段と、
を備え、
前記モニタ信号は、前記外部クロック信号の単一エッジに対応する変化が、該外部クロック信号により前記信号処理回路が駆動する場合の、該外部クロック信号と該信号処理回路の出力信号との位相差に応じた時間だけ遅延する信号である、
ことを特徴とする信号処理装置。
【請求項３】
外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とを受け、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理装置であって、
上記基準クロック信号としての外部クロック信号により上記信号処理回路が駆動する場合の、該外部クロック信号と上記出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出し、上記外部クロック信号を該位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整回路を備え、
上記位相調整クロック信号を上記基準クロック信号として上記信号処理回路に供給することを特徴とする信号処理装置。
【請求項４】
外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とを受け、入力信号に対して該外部クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理装置であって、
上記外部クロック信号と上記信号処理回路の出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出する位相差検出回路と、
該信号処理回路から出力される出力信号の位相を、上記位相差検出回路にて検出された位相差に応じて遅延する遅延手段と、
を備えたことを特徴とする信号処理装置。
【請求項５】
請求項１記載の信号処理装置において、
上記クロック位相調整回路は、上記外部クロック信号と上記モニタ信号の位相差の最大値を記憶する記憶部を有し、上記位相調整クロック信号として、上記外部クロック信号と上記モニタ信号との位相差が、常にその最大値となるよう上記外部クロック信号の位相を遅らせたクロック信号を出力するものであることを特徴とする信号処理装置。
【請求項６】
請求項３記載の信号処理装置において、
上記クロック位相調整回路は、上記外部クロック信号により上記信号処理回路が駆動する場合の、上記外部クロック信号と上記出力信号との位相差の最大値を記憶する記憶部を有し、上記位相調整クロック信号として、上記外部クロック信号と上記出力信号との位相差が、常にその最大値となるよう上記外部クロック信号の位相を遅らせたクロック信号を出力するものであることを特徴とする信号処理装置。
【請求項７】
外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とに基づいて、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理方法であって、
上記基準クロック信号としての外部クロック信号により上記信号処理回路が駆動する場合の、該外部クロック信号と上記出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出する位相検出ステップと、
上記外部クロック信号を該位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整ステップとを含み、
上記位相調整クロック信号を上記基準クロック信号として上記信号処理回路に供給する  ことを特徴とする信号処理方法。
【請求項８】
請求項７記載の信号処理方法において、
上記クロック位相調整ステップは、上記外部クロック信号により上記信号処理回路が駆動する場合の、上記外部クロック信号と上記出力信号との位相差の最大値を記憶し、上記位相調整クロック信号として、上記外部クロック信号と上記出力信号との位相差が、常に、その最大値となるよう上記外部クロック信号の位相を遅らせたクロック信号を発生するものであることを特徴とする信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置及び信号処理方法に関し、特に、入力クロック信号に同期して動作する信号処理回路の出力信号の位相を、該入力クロックの位相に対して調整する処理に関するものである。
【０００２】
【従来の技術】
半導体装置に搭載する複数の信号処理装置（以下、信号処理回路ともいう。）は、そのすべての回路の内部状態が基本クロックの立ち上がりエッジにおいて同時に変化する同期化回路であることが多い。近年、半導体装置では動作周波数の高速化が図られている。半導体装置では、動作周波数が低い場合には、電源電圧や周囲温度などの動作使用条件に拘わらず、基本クロックに合わせて出力が変化するが、その動作が高速になると、動作使用条件に変動があったとき、基本サイクルに合わせて出力が変化せず、基本サイクルに対応する出力の変化が次サイクルにて生ずることとなる。そのため、半導体装置の検査におけるマージン不足、周辺機器に対する設計マージンの確保などが課題となる。
【０００３】
以下、図６、図７を用いて従来の信号処理回路の一例について説明をする。
図６は、従来の信号処理回路を搭載した半導体装置を説明するブロック図、図７は、図６に示す半導体装置の動作を説明する図である。
従来の半導体装置２００は、外部からクロック信号（外部クロック信号）Ｃｋが入力されるクロック入力端子２０ａと、データ信号（入力データ信号）Ｄinが入力されるデータ入力端子２０ｂと、上記入力データ信号Ｄin及び外部クロック信号Ｃｋを受け、外部クロック信号Ｃｋの立ち上がりエッジに同期して内部状態が変化する信号処理回路１０３と、該信号処理回路１０３から出力されるデータ信号（出力データ信号）Ｄoutを外部に出力するためのデータ出力端子２０ｃとを有している。
【０００４】
ここで、上記信号処理回路１０３は、外部クロック信号Ｃｋの立ち上がりエッジ毎に、上記入力データ信号Ｄinに応じて変化するフリップフロップ（以下、ＦＦ回路という。）と、入力信号の状態により出力信号の状態が決まる組み合わせ回路とから構成されている。具体的には、この信号処理回路１０３は上記外部クロック信号Ｃｋと上記入力データ信号Ｄinとを入力とし、外部クロック信号Ｃｋの立ち上がりエッジに同期して変化する出力データ信号Ｄoutを出力するものである。
【０００５】
次に動作について説明する。
クロック入力端子２０ａに外部クロック信号Ｃｋとしてクロック信号３００が入力され、データ入力端子２０ｂにデータ信号Ｄinが入力されると、データ出力端子２０ｃには、上記クロック信号３００の立ち上がりエッジに同期して変化する出力データ信号（Ｄout1）３０４が得られる。
【０００６】
この時、クロック信号３００の立ち上がりタイミングＴ２から、その立ち上がりエッジをトリガとしてデータ出力信号３０４が変化するまでのデータ遅延時間Ｄde（＝ｄ１）は、次式（１）により表される。
ｄ１＝Ｔａ＋Ｔｂ＋Ｔｃ＋Ｔｄ    ・・・（１）
ここで、時間Ｔａは、クロック信号３００が半導体装置の外部からデータ入力端子２０ａに入力されてから、信号処理回路１０３に到達するまでの時間、時間Ｔｂは、クロック信号３００が信号処理回路１０３に到達してから、信号処理回路１０３の内部のＦＦ回路に到達するまでの時間、時間Ｔｃは、クロック信号３００がＦＦ回路に到達してからＦＦ回路の出力が確定するまでの時間、時間Ｔｄは、信号処理回路１０３の出力状態が確定してから出力データ信号として半導体装置の外部に伝わるまでの時間である。
従って、上記データ遅延時間ｄ１は、半導体装置の動作使用条件（電源電圧、周囲温度）や、製造上生じる特性ばらつきにより変化するものである。
【０００７】
【発明が解決しようとする課題】
ところが、従来の信号処理回路を搭載した半導体装置では、上記データ遅延時間がクロック信号の周期より大きくなると、クロック信号のあるサイクルの立ち上がりタイミングに対応する出力データの変化が、次にサイクルに生ずることとなり、上述した課題、つまり、半導体装置の検査マージンが不足したり、周辺機器に対する設計マージンを大きく確保することが必要となったりするという問題が生ずる。
【０００８】
以下、この問題について具体的に説明する。
図７は、データ遅延時間Ｄdeが小さい場合（Ｄde＝ｄ１）のデータ出力信号３０４と、データ遅延時間Ｄdeが大きい場合（Ｄde＝ｄ２＞ｄ１）のデータ出力信号３０５とを対比して示している。ここで、上記データ遅延時間の差Δｄ（＝ｄ２−ｄ１）は半導体装置の動作使用条件や、製造上生じる特性ばらつきによる出力データ信号のばらつき幅である。
【０００９】
上記信号処理回路１０３の動作周波数が高くなった場合、クロック信号の立ち上がりエッジＴ２からＴ４までの期間が短くなるが、データ遅延時間Ｄdeは変わらない。従って、この場合、例えば、クロック信号３００の立ち上がりエッジＴ２で確定したデータ出力信号３０４の出力値Ｑ２は、該エッジＴ２からその次の立ち上がりエッジＴ４までの期間に出力されるのに対して、データ出力信号３０５の出力値Ｑ２は、上記立ち上がりエッジＴ２の次の立ち上がりエッジＴ４からその次のクロックの立ち上がりエッジＴ６までの期間に出力されることとなる。
【００１０】
そこで、このような信号処理回路を搭載した半導体装置の機能検査を行う場合には、データ出力信号３０４にもデータ出力信号３０５にも対応できるよう対処する必要がある。
【００１１】
以下、クロック信号３００の立ち下がりタイミングＴ３で、信号処理回路１０３の出力データ信号Ｄoutの出力値とその期待値との比較を行なった場合について簡単に説明する。この場合、上記出力データ信号Ｄoutとして、出力データ信号３０４が出力されているときは、このタイミングＴ３での出力値は、期待値と一致した正しい出力値Ｑ２であると判定できる。ところが、上記出力データ信号Ｄoutとして出力データ信号３０５が出力されているときには、上記信号処理回路１０３からは、上記タイミングＴ２をトリガーとする正しい出力値Ｑ２が出力されているにもかかわらず、タイミングＴ３での出力値は、期待値と一致しない出力値Ｑ１であると判定されてしまい、歩留の低下を招くこととなる。
【００１２】
従来、半導体装置の検査では、上記のように出力データ信号３０４が出力される場合と出力データ信号３０５が出力される場合とで、半導体装置の検査を制御するプログラム（以下、検査プログラムという。）により検査条件を変更していた。このように検査条件を変更する検査プログラムは機械的に自動発生することができないため、検査プログラムの開発期間の長期化につながっていた。
【００１３】
また、１つの半導体装置のために開発した検査プログラムは、別の半導体装置のための検査プログラムとしてそのまま流用することができない。これは、半導体装置が異なると、検査を行う信号本数、基準とする信号、検査の対象となる信号、検査規格、検査プログラム言語の種類などが異なるためである。
【００１４】
また、図６に示す従来の半導体装置の周辺機器の設計を行なう場合、データ遅延時間Ｄdeが小さい場合のデータ出力信号３０４にも、データ遅延時間Ｄdeが大きい場合のデータ出力信号３０５にも対応できるようにする必要があり、データ遅延時間ＤdeのばらつきΔｄを許容できるだけの設計マージンの確保が必要になる。
【００１５】
本発明は上記のような問題点を解決するためになされたもので、クロック信号をトリガーとして変化する出力データ信号の遅延時間のばらつきを抑制することができる信号処理装置及び信号処理方法を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明（請求項１）に係る信号処理装置は、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理装置であって、外部から入力される外部クロック信号を受け、該外部クロック信号の単一エッジに同期して変化するモニタ信号を出力するモニタ出力回路と、上記外部クロック信号の位相を、該外部クロック信号と上記モニタ信号との位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整回路と、上記位相調整クロック信号を基準クロック信号として受け、入力信号に対して該位相調整クロック信号に同期した信号処理を施す信号処理回路と、を備え、前記モニタ信号は、前記外部クロック信号の単一エッジに対応する変化が、該外部クロック信号により前記信号処理回路が駆動する場合の、該外部クロック信号と該信号処理回路の出力信号との位相差に応じた時間だけ遅延する信号であることを特徴とするものである。
【００１７】
この発明（請求項２）に係る信号処理装置は、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理装置であって、外部から入力される外部クロック信号を受け、該外部クロック信号の単一エッジに同期して変化するモニタ信号を出力するモニタ出力回路と、上記外部クロック信号と上記モニタ信号との位相差を検出する位相差検出回路と、上記外部クロック信号を基準クロック信号として受け、入力信号に対して該外部クロック信号に同期した信号処理を施す信号処理回路と、該信号処理回路から出力される出力信号の位相を、上記位相差検出回路にて検出された位相差に応じて遅延する遅延手段と、を備え、前記モニタ信号は、前記外部クロック信号の単一エッジに対応する変化が、該外部クロック信号により前記信号処理回路が駆動する場合の、該外部クロック信号と該信号処理回路の出力信号との位相差に応じた時間だけ遅延する信号であることを特徴とするものである。
【００１８】
この発明（請求項３）に係る信号処理装置は、外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とを受け、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理装置であって、上記基準クロック信号としての外部クロック信号により上記信号処理回路が駆動する場合の、該外部クロック信号と上記出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出し、上記外部クロック信号を該位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整回路を備え、上記位相調整クロック信号を上記基準クロック信号として上記信号処理回路に供給することを特徴とするものである。
【００１９】
この発明（請求項４）に係る信号処理装置は、外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とを受け、入力信号に対して該外部クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理装置であって、上記外部クロック信号と上記信号処理回路の出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出する位相差検出回路と、該信号処理回路から出力される出力信号の位相を、上記位相差検出回路にて検出された位相差に応じて遅延する遅延手段と、を備えたことを特徴とするものである。
【００２０】
この発明（請求項５）は、請求項１記載の信号処理装置において、上記クロック位相調整回路は、上記外部クロック信号と上記モニタ信号の位相差の最大値を記憶する記憶部を有し、上記位相調整クロック信号として、上記外部クロック信号と上記モニタ信号との位相差が、常にその最大値となるよう上記外部クロック信号の位相を遅らせたクロック信号を出力するものであることを特徴とするものである。
【００２１】
この発明（請求項６）は、請求項３記載の信号処理装置において、上記クロック位相調整回路は、上記外部クロック信号により上記信号処理回路が駆動する場合の、上記外部クロック信号と上記出力信号との位相差の最大値を記憶する記憶部を有し、上記位相調整クロック信号として、上記外部クロック信号と上記出力信号との位相差が、常にその最大値となるよう上記外部クロック信号の位相を遅らせたクロック信号を出力するものであることを特徴とするものである。
【００２２】
この発明（請求項７）に係る信号処理方法は、外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とに基づいて、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理方法であって、上記基準クロック信号としての外部クロック信号により上記信号処理回路が駆動する場合の、該外部クロック信号と上記出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出する位相検出ステップと、上記外部クロック信号を該位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整ステップとを含み、上記位相調整クロック信号を上記基準クロック信号として上記信号処理回路に供給することを特徴とするものである。
【００２３】
この発明（請求項８）は、請求項７記載の信号処理方法において、上記クロック位相調整ステップは、上記外部クロック信号により上記信号処理回路が駆動する場合の、上記外部クロック信号と上記出力信号との位相差の最大値を記憶し、上記位相調整クロック信号として、上記外部クロック信号と上記出力信号との位相差が、常に、その最大値となるよう上記外部クロック信号の位相を遅らせたクロック信号を発生するものであることを特徴とするものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
（実施の形態１）
図１は本発明の実施の形態１による信号処理装置を説明するためのブロック図であり、該信号処理装置を搭載した半導体装置を示している。
この実施の形態１の半導体装置１００ａは、クロック信号（外部クロック信号）Ｃｋが入力されるクロック入力端子１０ａと、データ信号（入力データ信号）Ｄinが入力されるデータ入力端子１０ｂと、入力されたデータ信号Ｄinに対応するデータ信号（出力データ信号）Ｄoutを出力するデータ出力端子１０ｃとを有している。
【００２５】
また、上記半導体装置１００ａは、上記外部クロック信号Ｃｋを、モニタ信号Ｄmonに基づいて遅延して、クロック遅延信号（位相調整クロック信号）Ｃkadjを出力する遅延時間調整回路１１０ａと、上記外部クロック信号Ｃｋ，クロック遅延信号Ｃkadj及び入力データ信号Ｄinを受け、上記出力データ信号Ｄoutを出力するとともに、上記モニタ信号Ｄmonを出力する信号処理部１０１とを有している。
【００２６】
また、上記信号処理部１０１は、上記モニタ信号Ｄmonとして、上記外部クロック信号Ｃｋの立ち上がりエッジに同期してレベルが変化する信号を出力するモニター出力回路１０２と、上記クロック遅延信号Ｃkadj及び入力データ信号Ｄinを受け、外部クロック信号Ｃｋの立ち上がりエッジに同期して内部状態が変化する信号処理回路１０３とから構成されている。
【００２７】
ここで、上記モニター出力回路１０２及び信号処理回路１０３はともに、外部クロックＣｋに基づいて動作する同期回路である。また、モニタ信号Ｄmonは従来の半導体装置２００における出力データ信号と同様、外部クロック信号の立ち上がりエッジに対応する変化が、動作使用条件や、製造上生じる特性ばらつきによって遅延するものである。
【００２８】
また、上記遅延時間調整回路１１０ａは、上記モニタ信号Ｄmonの変化が、外部クロック信号Ｃｋの立ち上がりエッジに対してどれだけ遅れているか、つまり、外部クロック信号Ｃｋの立ち上がりタイミングとモニタ信号Ｄmonの変化との位相差を検出し、外部クロック信号Ｃｋを、検出した位相差に相当する位相だけ遅延したクロック遅延信号Ｃkadjを出力するものである。
【００２９】
なお、この実施の形態１では、上記信号処理部１０１及び遅延時間調整回路１１０ａは、半導体装置１００ａに搭載されたものであり、上記信号処理部１０１及び遅延時間調整回路１１０ａにより信号処理装置１ａが構成されている。また、この実施の形態１では、上記遅延時間調整回路１１０ａ及びモニター出力回路１０２により、外部クロック信号の位相を調整する位相調整手段１２０ａが構成されている。
【００３０】
次に動作について説明する。
図２は、上記半導体装置の動作を説明するための図であり、外部クロック信号Ｃｋ，モニタ信号Ｄmon，クロック遅延信号Ckadj，及び出力データ信号Ｄoutの波形を示している。
【００３１】
半導体装置１００ａのクロック入力端子１０ａに外部クロック信号Ｃｋとしてクロック信号３００が入力されると、該クロック信号３００は、遅延時間調整回路１１０ａ及びモニター出力回路１０２に入力される。
【００３２】
該モニター出力回路１０２では、クロック信号３００の立ち上がりエッジ毎にレベルが変化するモニタ信号Ｄmonが生成され、該モニタ信号Ｄmonが出力される。このモニタ信号Ｄmonは上記クロック信号３００の立ち上がりエッジからデータ遅延時間ｄ３だけ遅れてレベル変化している。このデータ遅延時間ｄ３は、図７におけるデータ遅延時間ｄ１と同様、半導体装置の動作使用条件（電源電圧や周囲温度）、製造上生じる特性ばらつきなどにより変化するものであり、次式（２）により表される。
ｄ３＝Ｔａ’＋Ｔｂ’＋Ｔｃ’＋Ｔｄ’    ・・・（２）
ここで、時間Ｔａ’は、クロック信号３００がクロック入力端子１０ａに入力されてから、モニター出力回路１０２に到達するまでの時間、Ｔｂ’は、クロック信号３００がモニター出力回路１０２に到達してから、モニター出力回路１０２の内部のＦＦ回路に到達するまでの時間、Ｔｃ’は、クロック信号３００がＦＦ回路に到達してからＦＦ回路の出力が変化するまでの時間、Ｔｄ’は、モニター出力回路１０２の出力状態が変化してからモニタ信号として外部に伝わるまでの時間である。
【００３３】
上記遅延時間調整回路１１０ａでは、クロック信号３００とモニタ信号（Ｄmon）３０１の位相差として、上記データ遅延時間ｄ３が検出される。また、この遅延時間調整回路１１０ａの内部では、クロック信号３００を、その周期に対して十分短い微小時間ΔＴを単位として少しずつ遅延させた、遅延時間が異なる複数のクロック遅延信号が生成される。そして、遅延時間調整回路１１０ａでは、上記遅延時間が、クロック信号３００とモニタ信号Ｄmonの位相差ｄ３に相当するクロック遅延信号が、上記複数のクロック遅延信号のうちから選択され、選択されたクロック遅延信号が位相調整クロック信号Ｃkadjとして出力される。
【００３４】
そして、信号処理回路１０３では、入力データ信号Ｄin及び位相調整クロック信号Ｃkadjが入力されると、入力データ信号Ｄinに対応する出力データ信号Ｄoutとして、位相調整クロック信号Ｃkadjの立ち上がりエッジに同期して変化する出力データ信号（Ｄout）３０３が出力される。
【００３５】
このように本実施の形態１では、動作クロックに基づいて入力データ信号Ｄinを処理する信号処理回路１０３を搭載した半導体装置１０１を、外部からのクロック信号Ｃｋと同期して変化するモニタ信号Ｄmonを発生するモニタ出力回路１０２を有するものとし、外部クロック信号Ｃｋと、外部からのクロック信号Ｃｋと同期して変化するモニタ信号Ｄmonとの位相差ｄ３に基づいて外部クロック信号の位相を調整して、該位相差ｄ３に相当する時間だけ外部クロック信号を遅延したクロック遅延信号Ｃkadjを出力する遅延時間調整回路１１０ａを備え、該クロック遅延信号Ｃkadjを、信号処理回路１０３の動作クロックとして供給するので、半導体装置の動作使用条件や、製造上の特性ばらつきに拘わらず、外部クロック信号３００の立ち上がりエッジと、このエッジに対応する出力データ信号Ｄoutの変化タイミングとの位相差を、常に一定にすることができる。
【００３６】
この結果、個々の半導体装置の検査を、それぞれのデータ遅延時間のばらつきにより検査条件を変更することなく、しかも、高い動作検証効率でもって行うことができる。
また、基準とする動作クロックに対するデータ出力タイミングのばらつきが抑えられるので、上記半導体装置の周辺機器に対する設計マージンを小さくして、周辺機器の設計効率を高めることができる。
【００３７】
なお、上記実施の形態１では、上記遅延時間調整回路１１０ａは、外部クロック信号Ｃｋとモニタ信号Ｄmonとの位相差を検出し、この位相差に相当する時間だけ外部クロック信号を遅延するものとしているが、外部クロック信号の遅延時間を調整する方法はこれに限るものではない。
【００３８】
例えば、上記遅延時間調整回路１１０ａは、外部クロック信号Ｃｋとモニタ信号Ｄmonとの位相差として検出した位相差の最大値を記憶する記憶部を有し、現時点での位相差と、記憶されている位相差の最大値との比較により、その差分を求め、その差分に相当する時間だけ外部クロック信号を遅延させて、位相調整クロック信号を生成するものであってもよい。
【００３９】
この場合、出力データ信号Ｄoutは、外部クロック信号Ｃｋに対して、常に、データ遅延時間Ｄdeが最大であるときと同じタイミングで変化することとなる。
【００４０】
（実施の形態２）
図３は本発明の実施の形態２による信号処理装置を説明するためのブロック図であり、該信号処理装置を搭載した半導体装置を示している。
この実施の形態２の半導体装置１００ｂは、実施の形態１の半導体装置１００ａにおける遅延時間調整回路１１０ａに代えて、外部クロック信号Ｃｋと、モニタ信号Ｄmonとの位相差を検出し、該位相差に応じた遅延制御信号Ｓcontを出力する位相検出回路１０４ｂを備え、さらに、信号処理回路１０３から出力される出力データ信号Ｄoutを、上記遅延制御信号Ｓcontに基づいて遅延して、出力データ遅延信号Ｄdelをデータ出力端子１０ｃに出力する遅延回路１０５を備えたものである。上記実施の形態２の半導体装置１００ｂにおけるその他の部分は、実施の形態１の半導体装置１００ａにおけるものと同一である。
【００４１】
ここで、上記位相差検出回路１０４ｂは、検出した位相差の最大値、つまり外部クロック信号Ｃｋとモニタ信号Ｄmonの位相差の最大値を記憶する記憶部（図示せず）を有し、現時点で検出されている位相差と、記憶されている位相差の最大値との差分情報を遅延制御信号Ｓcontとして出力するものである。また上記遅延回路１０５は、信号処理回路１０３からの出力データ信号Ｄoutを、上記遅延制御信号Ｓcontに基づいて上記最大位相差と現在の位相差との差分に相当する遅延時間だけ遅延して、上記出力データ遅延信号Ｄdelを出力するものである。
【００４２】
なお、この実施の形態２では、上記信号処理部１０１，位相差検出回路１０４ｂ及び遅延回路１０５は、半導体装置１００ｂに搭載されたものであり、上記信号処理部１０１，位相差検出回路１０４ｂ及び遅延回路１０５により、信号処理装置１ｂが構成されている。また、この実施の形態２では、上記位相差検出回路１０４ｂ，モニター出力回路１０２，及び遅延回路１０５により、外部クロック信号Ｃｋの位相に対して、信号処理回路１０３の出力データ信号Ｄoutの位相を調整する位相調整手段１２０ｂが構成されている。
【００４３】
次に動作について説明する。
この実施の形態２では、位相検出回路１０４ｂ及び遅延回路１０５以外の動作は実施の形態１の半導体装置と同一であるので、以下、主として、位相検出回路１０４ｂ及び遅延回路１０５の動作について説明する。
【００４４】
上記位相検出回路１０４ｂでは、外部クロック信号Ｃｋとモニタ信号Ｄmonとの位相差が検出され、該位相差の最大値は、その記憶部（図示せず）に記憶される。そして、該位相検出回路１０４ｂからは、現時点で検出された位相差と、その最大値との差分を示す情報が遅延制御信号Ｓcontとして遅延回路１０５に出力される。
【００４５】
すると、遅延回路１０５では、信号処理回路１０３からの出力データ信号Ｄoutを、上記遅延制御信号Ｓcontに基づいて上記最大位相差と現在の位相差との差分に相当する遅延時間だけ遅延させる遅延処理が行われ、上記出力データ遅延信号Ｄdelが出力される。
【００４６】
このようにこの実施の形態２では、外部クロック信号Ｃｋと、そのモニタ信号Ｄmonとの位相差を検出する位相差検出回路１０４ｂと、該位相差とその最大値との差分に応じた遅延時間だけ、信号処理回路１０３からの出力データ信号Ｄoutを遅延する遅延回路１０５とを備えたので、上記遅延回路１０５から出力される出力データ遅延信号Ｄdelは、常に、外部クロック信号Ｃｋに対して、動作使用条件や製造上の特性ばらつきにより変動する、外部クロック信号Ｃｋと出力データ信号Ｄoutとの位相差の最大値に相当する時間だけ遅延したものとなる。
【００４７】
このため、上記実施の形態１と同様、半導体装置の使用条件や特性ばらつきによりデータ遅延時間Ｄdeが変動しても、外部クロック信号３００の立ち上がりエッジと、このエッジに対応する出力データ信号Ｄdelの変化タイミングとの位相差を、常に一定にすることができる効果がある。
【００４８】
また、この実施の形態２では、出力データ信号の位相を調整して、出力データ信号と外部クロック信号Ｃｋの位相差を常に一定にするので、特に出力データ信号の数が少ない半導体装置では有効である。
【００４９】
（実施の形態３）
図４は本発明の実施の形態３による信号処理装置を説明するためのブロック図である。
この実施の形態３の信号処理装置１ｃは、実施の形態１の信号処理装置１ａにおける位相調整手段１２０ａを構成する遅延時間調整回路１１０ａを、半導体装置１００ａの外部に配置したものであり、その他の部分は、上記実施の形態１の信号処理装置１ａのものと同一である。
【００５０】
つまり、この実施の形態３の位相調整手段１２０ｃは、半導体装置１００ｃに搭載され、外部クロック信号Ｃｋに応じて信号レベルが変化するモニタ信号Ｄmonを出力するモニター出力回路１０２と、上記半導体装置１００ｃの外部に配置され、上記モニタ信号Ｄmonに基づいて外部クロック信号Ｃｋを遅延する遅延時間調整回路１１０ｃとから構成されている。
【００５１】
ここで、上記半導体装置１００ｃは、実施の形態１の半導体装置１００ａと同様、モニター出力回路１０２及び信号処理回路１０３からなる信号処理装置１０１を有している。また、この半導体装置１００ｃは、上記半導体装置１００ａにおける、クロック入力端子１０ａ，データ入力端子１０ｂ，及びデータ出力端子１０ｃの他に、上記遅延時間調整回路１１０ｃから出力される位相調整クロック信号Ｃkadjを入力するための遅延クロック入力端子１０ｄ及び上記モニタ信号Ｄmonを上記遅延時間調整回路１１０ｃへ出力するためのモニタ信号出力端子１０ｅとを有している。
【００５２】
この実施の形態３では、遅延時間調整回路１１０ｃを半導体装置の外部に構成しているため、上記実施の形態１と同様な効果に加えて、実施の形態１のように遅延時間調整回路１００ａを搭載した半導体装置１００ａに比べて、半導体装置のコスト低減を図ることができるという効果がある。
【００５３】
（実施の形態４）
図５は本発明の実施の形態４による信号処理装置を説明するためのブロック図である。
この実施の形態４の信号処理装置１ｄは、実施の形態２の信号処理装置１ｂにおける位相調整手段１２０ｂを構成する位相差検出回路１０４ｂ及び遅延回路１０５を、半導体装置１００ｄの外部に配置したものであり、その他の部分は、上記実施の形態２の信号処理装置１ｂのものと同一である。
【００５４】
つまり、この実施の形態４の位相調整回路１２０ｄは、半導体装置１００ｄに搭載され、外部クロック信号Ｃｋに応じて信号レベルが変化するモニタ信号Ｄmonを出力するモニター出力回路１０２と、半導体装置１００ｄの外部に配置され、上記外部クロック信号Ｃｋと上記モニタ信号Ｄmonとの位相差を検出する位相差検出回路１０４ｄと、半導体装置１００ｄの外部に配置され、半導体装置の信号処理回路１０３からの出力データ信号Ｄoutを遅延して、遅延出力データ信号Ｄdelを出力する遅延回路１０５とから構成されている。
【００５５】
ここで、上記半導体装置１００ｄは、実施の形態２の半導体装置１００ｃと同様、モニター出力回路１０２及び信号処理回路１０３からなる信号処理部１０１を有している。また、この半導体装置１００ｄは、上記半導体装置１００ｂにおける、クロック入力端子１０ａ，データ入力端子１０ｂ，及びデータ出力端子１０ｃの他に、上記モニタ信号Ｄmonを上記位相差検出回路１０４ｄへ出力するためのモニタ信号出力端子１０ｅを有している。
【００５６】
この実施の形態４では、位相差検出回路１０４ｄ及び遅延回路１０５を半導体装置１００ｄの外部に構成しているため、実施の形態２の効果の他に、実施の形態２のように位相差検出回路１０４ｂ及び遅延回路１０５を搭載した半導体装置１００ｂに比べて、半導体装置のコスト低減を図ることができる効果がある。
【００５７】
【発明の効果】
以上のように、この発明（請求項１，５）に係る信号処理装置によれば、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理装置であって、外部から入力される外部クロック信号を受け、該外部クロック信号の単一エッジに同期して変化するモニタ信号を出力するモニタ出力回路と、上記外部クロック信号の位相を、該外部クロック信号と上記モニタ信号との位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整回路と、上記位相調整クロック信号を基準クロック信号として受け、入力信号に対して該位相調整クロック信号に同期した信号処理を施す信号処理回路と、を備え、前記モニタ信号は、前記外部クロック信号の単一エッジに対応する変化が、該外部クロック信号により前記信号処理回路が駆動する場合の、該外部クロック信号と該信号処理回路の出力信号との位相差に応じた時間だけ遅延する信号であることを特徴とするので、半導体装置の動作使用条件や製造上の特性ばらつきに拘わらず、外部クロック信号と信号処理回路の出力データ信号との位相差を、ほぼ一定にすることができる。
【００５８】
これにより、半導体装置の検査を、機械的に自動発生した検査プログラムを使用して行うことが可能となる。また、外部クロック信号に対する半導体装置の出力データ信号の位相のばらつき範囲が狭くなるため、半導体装置の周辺機器の設計を行う際の設計マージンを小さくすることができる。
【００５９】
この発明（請求項２）に係る信号処理装置によれば、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理装置であって、外部から入力される外部クロック信号を受け、該外部クロック信号の単一エッジに同期して変化するモニタ信号を出力するモニタ出力回路と、上記外部クロック信号と上記モニタ信号との位相差を検出する位相差検出回路と、上記外部クロック信号を基準クロック信号として受け、入力信号に対して該外部クロック信号に同期した信号処理を施す信号処理回路と、該信号処理回路から出力される出力信号の位相を、上記位相差検出回路にて検出された位相差に応じて遅延する遅延手段と、を備え、前記モニタ信号は、前記外部クロック信号の単一エッジに対応する変化が、該外部クロック信号により前記信号処理回路が駆動する場合の、該外部クロック信号と該信号処理回路の出力信号との位相差に応じた時間だけ遅延する信号であることを特徴とするので、半導体装置の動作使用条件や製造上の特性ばらつきに拘わらず、信号処理回路の出力データ信号の位相が、該出力データ信号と外部クロック信号と位相差がほぼ一定になるよう調整されることとなる。
【００６０】
これにより、半導体装置の検査を、機械的に自動発生した検査プログラムを使用して行うことができる。また、外部クロック信号に対する半導体装置の出力データ信号の位相のばらつき範囲が狭まり、半導体装置の周辺機器の設計を行う際の設計マージンを小さくすることができる。
【００６１】
この発明（請求項３，６）に係る信号処理装置によれば、外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とを受け、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理装置であって、上記基準クロック信号としての外部クロック信号により上記信号処理回路が駆動する場合の、該外部クロック信号と上記出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出し、上記外部クロック信号を該位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整回路を備え、上記位相調整クロック信号を上記基準クロック信号として上記信号処理回路に供給することを特徴とするので、半導体装置の動作使用条件や製造上の特性ばらつきに拘わらず、半導体装置を駆動する外部クロック信号と、半導体装置から出力される出力データ信号との位相差を、ほぼ一定にすることができる。
【００６２】
この結果、個々の半導体装置の検査を、それぞれのデータ遅延時間のばらつきにより検査条件を変更することなく、しかも、高い動作検証効率でもって行うことができる。また、上記クロック位相調整回路は半導体装置の外部に配置することにより、半導体装置のコスト低減を図ることができる。
【００６３】
この発明（請求項４）に係る信号処理装置によれば、外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とを受け、入力信号に対して該外部クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理装置であって、上記外部クロック信号と上記信号処理回路の出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出する位相差検出回路と、該信号処理回路から出力される出力信号の位相を、上記位相差検出回路にて検出された位相差に応じて遅延する遅延手段と、を備えたことを特徴とするので、半導体装置の動作使用条件や製造上の特性ばらつきに拘わらず、信号処理回路の出力データ信号の位相が、該出力データ信号と外部クロック信号と位相差がほぼ一定になるよう調整されることとなる。
【００６４】
この結果、個々の半導体装置の検査を、それぞれのデータ遅延時間のばらつきにより検査条件を変更することなく、しかも、高い動作検証効率でもって行うことができる。また、上記クロック位相調整回路は半導体装置の外部に配置することにより、半導体装置のコスト低減を図ることができる。
【００６５】
この発明（請求項７，８）に係る信号処理方法によれば、外部クロック信号と、該外部クロック信号の単一エッジに同期して出力レベルが変化するモニタ出力回路の出力信号とに基づいて、入力信号に対して基準クロック信号に同期した信号処理を施す信号処理回路の出力信号の位相を調整する信号処理方法であって、上記基準クロック信号としての外部クロック信号により上記信号処理回路が駆動する場合の、該外部クロック信号と上記出力信号との位相差を、該位相差に応じた値を示す、該外部クロック信号に対する上記モニタ出力回路の出力信号の遅延量に基づいて検出する位相検出ステップと、上記外部クロック信号を該位相差に相当する分だけずらせて、位相調整クロック信号を発生するクロック位相調整ステップとを含み、上記位相調整クロック信号を上記基準クロック信号として上記信号処理回路に供給することを特徴とするので、半導体装置の動作使用条件や製造上の特性ばらつきに拘わらず、半導体装置を駆動する外部クロック信号と、半導体装置から出力される出力データ信号との位相差を、ほぼ一定にすることができる。
【００６６】
この結果、個々の半導体装置の検査を、それぞれのデータ遅延時間のばらつきにより検査条件を変更することなく、しかも、高い動作検証効率でもって行うことができる。また、上記クロック位相調整回路は半導体装置の外部に配置することにより、半導体装置のコスト低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による信号処理装置を説明するためのブロック図である。
【図２】上記実施の形態１の信号処理装置の動作を説明するための図であり、該信号処理装置内部での信号の波形を示している。
【図３】本発明の実施の形態２による信号処理装置を説明するためのブロック図である。
【図４】本発明の実施の形態３による信号処理装置を説明するためのブロック図である。
【図５】本発明の実施の形態４による信号処理装置を説明するためのブロック図である。
【図６】従来の信号処理装置の一例を示すブロック図である。
【図７】上記従来の信号処理装置の動作を説明するための信号波形図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ  信号処理装置
１０ａ  クロック入力端子
１０ｂ  データ入力端子
１０ｃ  データ出力端子
１０ｄ  遅延クロック入力端子
１０ｅ  モニタ信号出力端子
１００ａ，１００ｂ，１００ｃ，１００ｄ  半導体装置
１０１  信号処理部
１０２  モニター出力回路
１０３  信号処理回路
１０４ｂ，１０４ｄ  位相差検出回路
１０５  遅延回路
１１０ａ，１１０ｃ  遅延時間調整回路
１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ  位相調整手段
Ｃｋ  外部クロック信号
Ｃkadj  位相調整クロック信号（クロック遅延信号）
Ｄdel  出力データ遅延信号
Ｄin  入力データ信号
Ｄmon  モニタ信号
Ｄout 出力データ信号
Ｓcont 遅延制御信号
【図１】
0003958586.tif 000002
【図２】
0003958586.tif 000003
【図３】
0003958586.tif 000004
【図４】
0003958586.tif 000005
【図５】
0003958586.tif 000006
【図６】
0003958586.tif 000007
【図７】
0003958586.tif 000008