(57)【特許請求の範囲】
【請求項１】
半導体基板の第１基板上に第１導電型および第２導電型の不純物層を形成する段階と、
前記第１基板上に第１絶縁膜を形成する段階と、
前記第１導電型と第２導電型の不純物層を分離するトレンチ構造を所定の深さまで形成する段階と、
前記第１基板の第１絶縁膜が形成されている面にドーピングしない第２基板を取付ける段階と、
第１基板をトレンチ構造の一部が露出されるように平坦化させる段階とを含むＳＯＩ(Silicon on insulator)半導体基板の製造方法。
【請求項２】
前記第１絶縁膜は熱酸化によって形成される、請求項１に記載のＳＯＩ半導体基板の製造方法。
【請求項３】
前記第２基板を取付ける段階の前に、前記トレンチ構造の内部に第２絶縁膜を形成する段階と、
前記半導体基板上に多結晶シリコン層を蒸着した後平坦化させて前記トレンチ構造の内部に多結晶シリコン層を形成する段階とをさらに含む、請求項１に記載のＳＯＩ半導体基板の製造方法。
【請求項４】
前記第２絶縁膜は熱酸化によって形成される、請求項３に記載のＳＯＩ半導体基板の製造方法。
【請求項５】
前記半導体基板上に少なくとも一つ以上の電子素子を形成する段階をさらに含む、請求項３に記載のＳＯＩ半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体基板およびその製造方法に係り、より詳しくは絶縁膜を媒介に二つの基板を取付けているＳＯＩ半導体基板およびその製造方法に関する。
【０００２】
【従来の技術】
添付図面を参照して、従来のＳＯＩ半導体基板の製造方法について詳細に説明する。
【０００３】
図１０ないし図１４は従来の技術に従うＳＯＩ(Silicon on insulator)半導体基板の製造方法をその工程の順序に従い示す断面図である。
【０００４】
図１０に示すように、従来のＳＯＩ半導体基板の製造方法は、第１基板１の表面にＮ型またはＰ型の不純物を高濃度でイオン注入した後、拡散して不純物層３を形成する。
【０００５】
次いで、第１基板１上部に酸化膜からなる絶縁膜５を形成しドーピングしない第２基板７を絶縁膜５上部に取付ける（図１１および図１２参照）。
【０００６】
次に、図１３および図１４に示すように、ドーピングしない第２基板７を下部基板とし、第１基板を素子に必要な所定の厚さに削った後、第１基板１上部にドーピングしない酸化膜を形成し活性マスクにパターニングして酸化膜の一部をエッチングする。酸化膜をマスクにして第１基板１および不純物層３を同一の幅に絶縁膜５に達する深さまでエッチングして二つの部分のトレンチ構造９を形成した後、熱酸化によってトレンチ構造９の内部に酸化膜１１を形成し二つのトレンチ構造９の間に第１基板１の一部からなる活性領域Ａを形成する。
【０００７】
かかる従来のＳＯＩ基板においては活性領域Ａにベース、コレクタおよびエミッタ領域を形成して所望する特性を有する素子を形成することになる。
【０００８】
【発明が解決しようとする課題】
しかしながら、かかる従来のＳＯＩ半導体基板およびその製造方法においては第２基板７と第１基板１との間に絶縁膜５が全面にわたって形成されているため選択的な分布が難しい。また、活性領域Ａの不純物層３をＰ型またはＮ型のうちのいずれかで全面にわたって形成しなければならないので、選択的にＮ型またはＰ型を所望する部分に形成することが困難である。そして、図１０の段階においてフォトリソグラフィーを通じて選択的にイオン注入しても二つの基板１、７を互いに取付けた後にはドーピングされた領域に対する整列が不可能で、絶縁膜５を選択的にエッチングしても同様に以後の工程において整列することが非常に難しいという問題点がある。
【０００９】
従って、本発明は前記従来の問題点を解決するためのものであって、その目的は、選択的に絶縁膜が形成され、Ｎ型とＰ型の不純物層が一つの基板上に形成されているＳＯＩ半導体基板およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明によるＳＯＩ半導体基板はトレンチ構造が形成されており、トレンチ構造を境界にして同一の基板上に互いに異なる導電型の不純物層を有する活性領域が形成されている。
【００１１】
また、互いに異なる不純物層の下部に形成されている絶縁膜もトレンチ構造を境界にして相互分離している。
【００１２】
かかる本発明に従うＳＯＩ半導体基板の製造方法は第１基板に第１導電型および第２導電型の不純物層を形成し熱酸化によって前記第１基板上に第１絶縁膜を形成し第１導電型と第２導電型とを分離するトレンチ構造を所定の深さまで形成する。次いで、第１基板上部にドーピングしない第２基板を取付け第１基板をトレンチ構造の高さまで削って互いに異なる導電型の不純物層を有する第１、第２活性領域を形成する。
【００１３】
ここで、さらにトレンチ構造の内部に絶縁膜を形成した後、多結晶シリコン層を形成することができる。
【００１４】
かかる本発明に従うＳＯＩ半導体基板においては第１、第２活性領域内にそれぞれエミッタ、コレクタおよびベース領域を形成して互いに異なる不純物層を有する素子が形成される。
【００１５】
【発明の実施の形態】
以下、本発明の好ましい実施例を添付図面に基づいて詳細に説明する。
【００１６】
図１ないし図７は本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断平面図である。
【００１７】
図１および図２に示すように、本発明の実施例によるＳＯＩ半導体基板の製造方法は、第１基板１０上に酸化膜を蒸着し一部をエッチングした後、残った酸化膜２０をマスクにしてＮ型不純物を高濃度にイオン注入し拡散して高濃度Ｎ型不純物層３０を形成する。次いで、第１基板１０に酸化膜２０を除去し再び酸化膜を蒸着しＮ型不純物層３０の上部にのみ酸化膜４０を残し一部をエッチングした後、残った酸化膜４０をマスクにして同一の方法でＮ型不純物層３０を覆いＰ型不純物を高濃度にイオン注入してＰ型不純物層６０を形成する。
【００１８】
次に、図３および図４に示すように、熱酸化によって第１基板１０上に酸化膜である第１絶縁膜５０を形成する。第１基板１０上に感光膜を蒸着した後フォトリソグラフィーを通じて感光膜の一部を除去し、感光膜をマスクにしてＮ型不純物層３０とＰ型不純物層６０の境界部分の上部に形成された第１絶縁膜５０を一部エッチングする。一部エッチングされた第１絶縁膜５０をマスクにして第１基板１０を所定の深さにトレンチ構造１００を形成する。ここで、トレンチ構造１００の深さは不純物層３０、６０の深さより深く形成する。次いで、再び熱酸化によりトレンチ構造１００内部に第１絶縁膜５０と連結される第２絶縁膜８０を形成する。
【００１９】
次に、第１基板１０の上部に多結晶シリコンまたは酸化膜を蒸着し第１絶縁膜５０の高さまで平坦化させてトレンチ構造１００内部に多結晶シリコン層１２０または酸化膜を形成する。次いで、ドーピングしない第２基板７０を平坦化した第１絶縁膜５０および多結晶シリコン層１２０または酸化膜が形成されている面に取付け、第１基板１０を上部基板に、第２基板７０を下部基板にした後、第１基板１０に形成されているトレンチ構造１００に形成された第２絶縁膜８０の上部が露出されるように第１基板１０を所定の厚さに削る（図５ないし図７参照）。
【００２０】
このとき、基板１０と基板７０の厚さが位置によって一定していなくても最初に一定の深さにトレンチ構造１００だけつくらせしめると、切り出すとき酸化膜８０にかかるので、一定の厚さの基板１０をつくることができる。
【００２１】
かかる本発明に従うＳＯＩ半導体基板は図７に示すように、ドーピングしないシリコン基板７０上にトレンチ構造１００を境界にして一方には第１絶縁膜５０、Ｎ型不純物層３０および第１活性領域であるシリコン層１０が順に形成されており、他方には第１絶縁膜５０、Ｐ型不純物層６０および第２活性領域であるシリコン層１０が順に形成されている。
【００２２】
次に、本発明に従うＳＯＩ半導体基板に電子素子が適用された実施例について説明する。
【００２３】
図８および図９は本発明によるＳＯＩ半導体基板に形成された相補型双極性トランジスタを示す。図８および図９にあるように、活性層１０の左側部分にＮ+エミッタ、Ｐ-ベースおよびコレクタを含むＮ−Ｐ−Ｎ型双極性トランジスタが形成されている。前記コレクタはＮ領域とＮ+不純物層３０を含む。前記エミッタ、ベースおよびコレクタにはそれぞれエミッタ電極１３０、ベース電極１４０およびコレクタ電極１５０が連結されており、これら電極は酸化シリコンからなる絶縁層１６０により分離されている。
【００２４】
活性層１０の右側部分にはＰ+エミッタ、Ｎ-ベースおよびコレクタを含むＰ−Ｎ−Ｐ型双極性トランジスタが形成されている。前記コレクタはＰ領域とＰ+不純物層６０を含む。前記エミッタ、ベースおよびコレクタにはそれぞれエミッタ電極１３０、ベース電極１４０およびコレクタ電極１５０が連結されており、これら電極は酸化シリコンからなる絶縁層１６０により分離されている。
【００２５】
【発明の効果】
以上のように、本発明に従うＳＯＩ半導体基板およびその製造方法においては同一の基板上に露出されたトレンチ構造を中心に異なる導電型の不純物層を有する半導体素子を設計することができ、トレンチ構造を露出させることにより、露出されたトレンチ構造を後続工程における整列に用いることにより、素子の製造の際連続する工程についても整列に対する問題点を解決することができ、基板の全面に均一の厚さを有する活性領域を形成することができる効果がある。
【００２６】
本発明に従うＳＯＩ半導体基板には前記トランジスタ以外に多様な他の電子素子も適用することができる。
【図面の簡単な説明】
【図１】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図２】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図３】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図４】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図５】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図６】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図７】本発明の実施例に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図８】活性領域にトランジスタが適用された本発明に従うＳＯＩ半導体基板の平面図である。
【図９】図３Ａの断面図である。
【図１０】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図１１】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図１２】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図１３】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【図１４】従来の技術に従うＳＯＩ半導体基板の製造方法をその工程順序に従い示す断面図である。
【符号の説明】
１０ 第１基板（シリコン層）
２０ 酸化膜
３０ Ｎ型不純物層
４０ 酸化膜
５０ 第１絶縁膜
６０ Ｐ型不純物層
７０ 第２基板
８０ 第２絶縁膜
１００ トレンチ構造
１３０ エミッタ電極
１４０ ベース電極
１５０ コレクタ電極
１６０ 絶縁層
【図１】
0003923620.tif 000002
【図２】
0003923620.tif 000003
【図３】
0003923620.tif 000004
【図４】
0003923620.tif 000005
【図５】
0003923620.tif 000006
【図６】
0003923620.tif 000007
【図７】
0003923620.tif 000008
【図８】
0003923620.tif 000009
【図９】
0003923620.tif 000010
【図１０】
0003923620.tif 000011
【図１１】
0003923620.tif 000012
【図１２】
0003923620.tif 000013
【図１３】
0003923620.tif 000014
【図１４】
0003923620.tif 000015