(57)【特許請求の範囲】
【請求項１】
Ｓｉよりバンドギャップの広い半導体からなるワイドバンドギャップ半導体基板を有する電界効果トランジスタにおいて、
第１導伝型の上記ワイドバンドギャップ半導体基板の一主面の所定の領域に第１導伝型のチャンネル領域を形成し、
上記チャンネル領域の一主面の所定の領域に上記チャンネル領域よりも不純物濃度の高い第１導伝型のソース領域を形成し、
上記ソース領域を貫通し、上記ワイドバンドギャップ半導体基板に到達する溝を形成し、
上記溝から上記ワイドバンドギャップ半導体基板に不純物を拡散させて、上記チャンネル領域と接した第２導伝型の第１の半導体領域を形成し、
上記チャンネル領域の一主面上の所定の領域にゲート絶縁膜を形成し、
上記ゲート絶縁膜により上記チャンネル領域と絶縁してゲート電極を形成し、
上記ゲート電極に電圧が印加されていない状態で上記チャンネル領域が上記第１の半導体領域との間のビルトインポテンシャルにより空乏化している
ことを特徴とする電界効果トランジスタ。
【請求項２】
上記チャンネル領域を第１導伝型の第２の半導体領域によって構成したことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
上記ワイドバンドギャップ半導体基板としてＳｉＣからなるものを用いたことを特徴とする請求項１または２に記載の電界効果トランジスタ。
【請求項４】
Ｓｉよりバンドギャップの広い半導体からなるワイドバンドギャップ半導体基板を有する電界効果トランジスタを製造する電界効果トランジスタの製造方法において、
第１導伝型の上記ワイドバンドギャップ半導体基板の一主面の所定の領域に第１導伝型のチャンネル領域および上記チャンネル領域よりも不純物濃度の高い第１導伝型のソース領域を形成し、
上記ソース領域を貫通し、上記ワイドバンドギャップ半導体基板に到達する溝を形成し、
上記溝から上記ワイドバンドギャップ半導体基板に不純物を拡散させて、上記チャンネル領域と接した第２導伝型の第１の半導体領域を形成し、
上記チャンネル領域の一主面上の所定の領域にゲート絶縁膜および上記ゲート絶縁膜により上記チャンネル領域と絶縁されたゲート電極を形成し、
上記ゲート電極に電圧が印加されていない状態で上記チャンネル領域を上記第１の半導体領域との間のビルトインポテンシャルにより空乏化させる
ことを特徴とする電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＳｉ（珪素）よりバンドギャップの広いＳｉＣ（炭化珪素）等の半導体からなるワイドバンドギャップ半導体基板を有するパワーＭＯＳＦＥＴ等の電界効果トランジスタおよび電界効果トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
図９は従来の電界効果トランジスタ（特開平９−７４１９１号公報）を示す断面図である。図に示すように、高濃度Ｎ+型ＳｉＣからなるワイドバンドギャップ半導体基板１０上にＮ型ＳｉＣからなるエピタキシャル領域２０が形成され、エピタキシャル領域２０上にＰ型ＳｉＣからなるエピタキシャル領域６０が形成され、エピタキシャル領域６０内に溝５０およびＮ+型ＳｉＣからなるソース領域４０が形成され、溝５０の側壁にＮ型ＳｉＣからなるチャンネル領域３０が形成され、溝５０内にゲート絶縁膜７０を介してゲート電極８０が形成されている。また、層間絶縁膜９０によりゲート電極８０と絶縁されてソース領域４０に接続されたソース電極１００が形成され、ワイドバンドギャップ半導体基板１０の裏面にドレイン電極１１０が形成されている。
【０００３】
この電界効果トランジスタにおいては、ドレイン電極１１０とソース電極１００との間に電圧が印加された状態で、ゲート電極８０に電圧が印加されると、ゲート電極８０に対向したチャンネル領域３０の表面にＮ型蓄積層型のチャンネルが形成され、ドレイン電極１１０からソース電極１００に電流が流れる。
【０００４】
【発明が解決しようとする課題】
しかし、図９に示した電界効果トランジスタにおいては、ドレイン電極１１０に高電圧が印加されたとき、溝５０の底部のゲート絶縁膜７０に電界が加わるので、ドレイン耐圧が低い。また、溝５０の側壁にチャンネル領域３０をエピタキシャル法によって形成するから、プロセス工程が複雑となる。そして、トレンチエッチングにより形成した溝５０の側壁にエピタキシャル法により均質で欠陥の少ないチャンネル領域３０を形成するのは困難であり、トレンチエッチングのダメージの影響によりチャンネル抵抗が高い。
【０００５】
本発明は上述の課題を解決するためになされたもので、ドレイン耐圧が高く、プロセス工程が単純であり、チャンネル抵抗が低い電界効果トランジスタ、電界効果トランジスタの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この目的を達成するため、本発明においては、Ｓｉよりバンドギャップの広い半導体からなるワイドバンドギャップ半導体基板を有する電界効果トランジスタにおいて、第１導伝型の上記ワイドバンドギャップ半導体基板の一主面の所定の領域に第１導伝型のチャンネル領域を形成し、上記チャンネル領域の一主面の所定の領域に上記チャンネル領域よりも不純物濃度の高い第１導伝型のソース領域を形成し、上記ソース領域を貫通し、上記ワイドバンドギャップ半導体基板に到達する溝を形成し、上記溝から上記ワイドバンドギャップ半導体基板に不純物を拡散させて、上記チャンネル領域と接した第２導伝型の第１の半導体領域を形成し、上記チャンネル領域の一主面上の所定の領域にゲート絶縁膜を形成し、上記ゲート絶縁膜により上記チャンネル領域と絶縁してゲート電極を形成し、上記ゲート電極に電圧が印加されていない状態で上記チャンネル領域を上記第１の半導体領域との間のビルトインポテンシャルにより空乏化させる。
【０００７】
この場合、上記チャンネル領域を第１導伝型の第２の半導体領域によって構成する。
【０００８】
これらの場合、上記ワイドバンドギャップ半導体基板としてＳｉＣからなるものを用いる。
また、Ｓｉよりバンドギャップの広い半導体からなるワイドバンドギャップ半導体基板を有する電界効果トランジスタを製造する電界効果トランジスタの製造方法において、第１導伝型の上記ワイドバンドギャップ半導体基板の一主面の所定の領域に第１導伝型のチャンネル領域および上記チャンネル領域よりも不純物濃度の高い第１導伝型のソース領域を形成し、上記ソース領域を貫通し、上記ワイドバンドギャップ半導体基板に到達する溝を形成し、上記溝から上記ワイドバンドギャップ半導体基板に不純物を拡散させて、上記チャンネル領域と接した第２導伝型の第１の半導体領域を形成し、上記チャンネル領域の一主面上の所定の領域にゲート絶縁膜および上記ゲート絶縁膜により上記チャンネル領域と絶縁されたゲート電極を形成し、上記ゲート電極に電圧が印加されていない状態で上記チャンネル領域を上記第１の半導体領域との間のビルトインポテンシャルにより空乏化させる。
【０００９】
【発明の効果】
本発明に係る電界効果トランジスタ、電界効果トランジスタの製造方法においては、ドレイン電極とソース電極との間に高電圧が印加された場合、第１の半導体領域から伸びる空乏層によってゲート絶縁膜にかかる電界がシールドされるから、ドレイン耐圧が高く、またチャンネル領域を溝の側壁に形成する必要がないから、プロセス工程が単純であり、また均質で欠陥の少ないチャンネル領域を形成することができるから、チャンネル抵抗が低い。
【００１０】
また、チャンネル領域を第１導伝型の第２の半導体領域によって構成したときには、蓄積層型のチャンネルが形成されるから、電子の移動度が向上するので、チャンネル抵抗を低減することができる。
【００１１】
また、ワイドバンドギャップ半導体基板としてＳｉＣからなるものを用いたときには、ＰＮ接合のビルトインポテンシャルが大きく、ゲート電極に電圧が印加されていない状態で電流が非導通状態となるような設計を容易に行なうことができる。
【００１２】
【発明の実施の形態】
図１は本発明に係る電界効果トランジスタを示す断面図である。図に示すように、Ｎ+型ＳｉＣからなるワイドバンドギャップ半導体基板２１０上にＮ型ＳｉＣからなるエピタキシャル領域２２０が形成され、エピタキシャル領域２２０上の所定の領域にＮ型ＳｉＣからなる第２の半導体領域（チャンネル領域）２３０およびＮ+型ＳｉＣからなるソース領域２４０が形成され、エピタキシャル領域２２０の一主面側のソース領域２４０が形成された領域に凹型の溝２５０が形成され、溝２５０の下面はエピタキシャル領域２２０に達しており、溝２５０の底部に沿ってＰ型ＳｉＣからなる第１の半導体領域２６０が形成され、半導体領域２３０上にゲート絶縁膜２７０を介してゲート電極２８０が形成されている。ここで、ゲート電極２８０の材料としては半導体領域２３０の多数キャリアが空乏化するような仕事関数の値を有するものを選択している。また、層間絶縁膜２９０によりゲート電極２８０と絶縁されてソース電極３００が形成され、ソース電極３００は溝２５０内にも形成され、ワイドバンドギャップ半導体基板２１０の裏面にドレイン電極３１０が形成されている。
【００１３】
この電界効果トランジスタにおいては、ゲート電極２８０に電圧が印加されていない状態では、ゲート電極２８０の直下のゲート電圧によって伝導度が変調されるチャンネル領域となる半導体領域２３０は、半導体領域２６０との間のビルトインポテンシャルにより多数キャリアが空乏化しており、ドレイン電極３１０とソース電極３００との間は電流が非導通状態となる。そして、ドレイン電極３１０とソース電極３００との間に電圧が印加された状態で、ゲート電極２８０に電圧が印加されると、ゲート電極２８０の直下の半導体領域２３０の表面にＮ型蓄積層型のチャンネルが形成され、ドレイン電極３１０からソース電極３００に電流が流れる。
【００１４】
このような電界効果トランジスタにおいては、ドレイン電極３１０とソース電極３００との間に高電圧が印加された場合、溝２５０の底部に沿って形成された半導体領域２６０から伸びる空乏層によってゲート絶縁膜２７０にかかる電界がシールドされるから、ドレイン耐圧が高い。また、半導体領域（チャンネル領域）２３０を溝２５０の側壁に形成する必要がないから、プロセス工程が単純である。また、半導体領域２３０へのプロセス形成上のダメージが少なく、均質で欠陥の少ない半導体領域２３０を形成することができるから、チャンネル抵抗が低い。また、チャンネル領域が半導体領域２６０とは反対導伝型の半導体領域２３０で構成されているから、蓄積層型のチャンネルが形成されるので、反転層型のチャンネルに比べて電子の移動度が向上するため、チャンネル抵抗を低減することができる。また、ワイドバンドギャップ半導体基板２１０、半導体領域（チャンネル領域）２３０がＳｉＣからなり、ＳｉＣはバンドギャップが大きいから、ＰＮ接合のビルトインポテンシャルが大きいので、ゲート電極２８０に電圧が印加されていない状態で電流が非導通状態となるような設計を容易に行なうことができる。また、ゲート電極２８０の材料として半導体領域２３０の多数キャリアが空乏化するような仕事関数の値を有するものを選択しているから、ゲート電極２８０に電圧が印加されない状態でチャンネルをオフにすることが容易である。
【００１５】
つぎに、図１に示した電界効果トランジスタの製造方法、すなわち本発明に係る電界効果トランジスタの製造方法を図２〜図７により説明する。まず、図２に示すように、ワイドバンドギャップ半導体基板２１０上に例えば不純物濃度が１×１０１４〜１×１０１８ｃｍ−３、厚さが０．１〜数十μｍのエピタキシャル領域２２０を形成する。さらに、エピタキシャル領域２２０の表面に例えば不純物濃度が１×１０１４〜１×１０１７ｃｍ−３、厚さが数十Å〜数μｍの半導体領域２３０を形成する。つぎに、図３に示すように、絶縁膜３２０を形成し、絶縁膜３２０をマスクとして、例えばイオン注入により不純物濃度が１×１０１８〜１×１０２１ｃｍ−３のソース領域２４０を形成する。つぎに、図４に示すように、絶縁膜３２０を除去したのち、絶縁膜３３０を形成し、絶縁膜３３０をマスクとして溝２５０を形成し、さらに絶縁膜３３０をマスクとしてイオン注入を行なうことにより、溝２５０からの不純物の拡散によって溝２５０の底部に沿って半導体領域２６０を形成する。つぎに、絶縁膜３３０を除去したのち、例えばＡｒ雰囲気中で９００〜１８００℃の熱処理を行なうことにより、ソース領域２４０と半導体領域２６０とを活性化する。つぎに、図５に示すように、例えば厚さが１００〜３０００Åの酸化膜よりなるゲート絶縁膜２７０を形成し、さらに例えば厚さが１０００〜５０００Åの多結晶Ｓｉからなるゲート電極２８０を形成する。つぎに、図６に示すように、層間絶縁膜２９０を形成する。つぎに、図７に示すように、所定の領域の層間絶縁膜２９０を除去したのち、ソース電極３００を形成する。その後、ワイドバンドギャップ半導体基板２１０の裏面にドレイン電極３１０を形成する。
【００１６】
この電界効果トランジスタの製造方法においては、溝２５０からの不純物の拡散によって半導体領域２６０を形成することにより、チャンネル領域となる半導体領域２３０を半導体領域２６０とゲート絶縁膜２７０との間に形成しているから、ＳｉＣにおいては高温でも不純物が拡散しにくく、深い接合を形成することが困難であったとしても、深い拡散を必要とすることなく、半導体領域２３０を半導体領域２６０とゲート絶縁膜２７０との間に形成することできる。
【００１７】
図８は本発明に係る他の電界効果トランジスタを示す断面図である。図に示すように、Ｐ型ＳｉＣからなるワイドバンドギャップ半導体基板２１５上にＮ型ＳｉＣからなるエピタキシャル領域２２５が形成され、層間絶縁膜２９５によりゲート電極２８０と絶縁されてＮ+型ＳｉＣからなるドレイン領域２４５がエピタキシャル領域２２５の一主面上に形成され、ドレイン領域２４５に接続されたドレイン電極３１５が層間絶縁膜２９０上に形成されている。
【００１８】
この電界効果トランジスタにおいては、ソース電極３００とドレイン電極３１５とが同一主面上に形成されているので、複数の出力トランジスタを同一半導体チップ上に形成することが容易となる。
【００１９】
なお、上述実施の形態においては、第１導伝型をＮ型とし、第２導伝型をＰ型としたが、第１導伝型をＰ型とし、第２導伝型をＮ型としてもよい。
【図面の簡単な説明】
【図１】本発明に係る電界効果トランジスタを示す断面図である。
【図２】図１に示した電界効果トランジスタの製造方法の説明図である。
【図３】図１に示した電界効果トランジスタの製造方法の説明図である。
【図４】図１に示した電界効果トランジスタの製造方法の説明図である。
【図５】図１に示した電界効果トランジスタの製造方法の説明図である。
【図６】図１に示した電界効果トランジスタの製造方法の説明図である。
【図７】図１に示した電界効果トランジスタの製造方法の説明図である。
【図８】本発明に係る他の電界効果トランジスタを示す断面図である。
【図９】従来の電界効果トランジスタを示す断面図である。
【符号の説明】
２１０…ワイドバンドギャップ半導体基板
２１５…ワイドバンドギャップ半導体基板
２３０…第２の半導体領域
２５０…溝
２６０…第１の半導体領域
２７０…ゲート絶縁膜
【図１】
0003968901.tif 000002
【図２】
0003968901.tif 000003
【図３】
0003968901.tif 000004
【図４】
0003968901.tif 000005
【図５】
0003968901.tif 000006
【図６】
0003968901.tif 000007
【図７】
0003968901.tif 000008
【図８】
0003968901.tif 000009
【図９】
0003968901.tif 000010