(57)【特許請求の範囲】
【請求項１】
上部電極と下部電極とこれら両電極間に挟持されキャパシタ絶縁膜となる酸化物高強誘電体薄膜とで構成されるコンデンサ構造と、前記コンデンサ構造の上部電極の上面及び側面と酸化物高誘電体薄膜の側面とを覆うプラズマ処理によって形成されたシリコン酸化膜からなる絶縁保護膜とからなる集積化コンデンサを有し、前記キャパシタ絶縁膜を構成する酸化物高強誘電体薄膜の表層部側に酸素を導入することにより形成された酸素導入層を有して成り、
前記酸素導入層は、前記上部電極と接する半導体メモリ。
【請求項２】
高強誘電体薄膜を、チタン酸ジルコニウム酸鉛、チタン酸ストロンチウム、チタン酸バリウム・ストロンチウム、チタン酸ビスマス、タンタル酸ストロンチウム・ビスマスのいずれか１種の金属酸化物結晶で構成して成る請求項１記載の半導体メモリ。
【請求項３】
上部電極を、白金、パラジウム、ニッケル、タングステン、チタン、及びモリブデンの少なくとも１種を主成分とする金属材料で構成して成る請求項１記載の半導体メモリ。
【請求項４】
下部電極と上部電極との間にキャパシタ絶縁膜となる酸化物高強誘電体薄膜を成膜してコンデンサ構造を形成する工程と、前記コンデンサ構造の上部電極を覆う保護膜を成膜して集積化コンデンサを形成する工程とを有する半導体メモリの製造方法において、前記コンデンサ構造を形成した後で、前記保護膜をプラズマ処理によって形成する前に、前記上部電極を通して前記上部電極と高強誘電体膜の界面であって前記高強誘電体薄膜の表面側に酸素を導入し、前記高強誘電体薄膜の表層部に酸素導入層を形成する工程を有して成る半導体メモリの製造方法。
【請求項５】
上記上部電極を通して高強誘電体薄膜の表層部に酸素導入層を形成する工程は、酸素雰囲気中で熱処理する工程で構成して成る請求項４記載の半導体メモリの製造方法。
【請求項６】
コンデンサ構造を覆う保護膜を成膜する工程は、シリコンの水素化物もしくはテトラエトキシシランのプラズマアシスト分解工程で構成して成る請求項４記載の半導体メモリの製造方法。
【請求項７】
酸素雰囲気中で熱処理する工程は、常圧酸素雰囲気中４００〜５７５℃の温度で、少なくとも１０分以上の時間の熱処理する工程として成る請求項５記載の半導体メモリの製造方法。
【請求項８】
下部電極と上部電極との間にキャパシタ絶縁膜となる酸化物高強誘電体薄膜を成膜してコンデンサ構造を形成する工程と、前記コンデンサ構造を覆う保護膜をプラズマ処理によって成膜して集積化コンデンサを形成する工程とを有し、前記コンデンサ構造を形成する工程の上部電極膜の形成工程後であり前記保護膜をプラズマ処理により成膜する前に、上部電極を通して上部電極−高強誘電体薄膜の界面に酸素を導入し、前記高強誘電体薄膜の表層部に酸素導入層を形成する工程を有して成る半導体メモリの製造方法。
【請求項９】
上記上部電極を通して高強誘電体薄膜の表層部に酸素導入層を形成する工程は、酸素雰囲気中で熱処理する工程で構成して成る請求項８記載の半導体メモリの製造方法。
【請求項１０】
コンデンサ構造を覆う保護膜を成膜する工程は、シリコンの水素化物もしくはテトラエトキシシランのプラズマアシスト分解工程で構成して成る請求項８記載の半導体メモリの製造方法。
【請求項１１】
酸素雰囲気中で熱処理する工程は、常圧酸素雰囲気中４００〜５７５℃の温度で、少なくとも１０分以上の時間の熱処理する工程として成る請求項８記載の半導体メモリの製造方法。
【発明の詳細な説明】
技術分野
本発明は、半導体メモリ及びその製造方法に係り、特に蓄積容量を構成するコンデンサのキャパシタ絶縁膜として高強誘電体薄膜を用いる場合に好適な半導体メモリ及びその製造方法に関する。
なお、高強誘電体薄膜とはキャパシタ絶縁膜を構成する高誘電体薄膜や強誘電体薄膜を云い、以下に詳述するように、これらのキャパシタ絶縁膜を用いたコンデンサを、ここでは高強誘電体薄膜コンデンサと総称することにする。
背景技術
キャパシタ絶縁膜として高誘電体を用いる半導体メモリのコンデンサは、従来のシリコン酸化膜や、シリコン窒化膜等の絶縁膜を用いるコンデンサと比較して単位面積あたりの静電容量が大きいために、特に大規模ＤＲＡＭのような、小面積で大きな静電容量を必要とする応用が検討されている。
例えば、「IEEE International Electron Device Meeting pp.823-826（1991）」によれば、高誘電体材料として（Ｂａ，Ｓｒ）ＴｉＯ3（以下、ＢＳＴと略称）を用いた例が報告されており、ここでの電極材料は、貴金属である白金である。
一方、同様な構造を持つ強誘電体をキャパシタ絶縁膜として用いるコンデンサも、不揮発性を持つ大規模メモリ用として検討されている。例えば「1995 Symposium on VLSI Technology Digest of Technical Papers,pp.123-124」によると、強誘電体材料としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3（以下、ＰＺＴと略称）を用いた例が報告されており、ここでの電極材料は、ＢＳＴの場合と同様に、貴金属である白金である。
これらを用いる半導体メモリを製造する場合には、コンデンサを作成した後に、このコンデンサに対する電気的な接続を行なう配線層、及びメモリセルとメモリチップ外部との電気的な変換を行なう周辺回路部分に関わる配線層が形成される。このため、各配線層の間、及びこれら配線層とコンデンサとの間の電気的絶縁をとるために、層間絶縁膜を形成する必要があるが、この工程は配線層の劣化を防ぐために還元性あるいは弱い酸化性の雰囲気となる。この工程を経ることで、コンデンサは重大なダメージを被ることが知られている。
例えば、「Material Research Society Symposium Proceedings Vol. 310、pp.151-156（1993）」によると、層間絶縁膜としてＣＶＤによるＳｉＯ2膜を形成することにより、強誘電体であるＰＺＴは強誘電性を失うとともに、リーク電流が増大することが報告されている。
さらに、メモリ製造工程では、金属配線層及びコンデンサよりも下の層に形成されるトランジスタの信頼性確保のために、最終的に水素雰囲気中で熱処理が施される。この水素処理は、層間絶縁膜の形成工程と同様に、コンデンサ特性に影響を与えることが知られている。
例えば「8th International Symposium on Integrated Ferroelectrics,llc（1996）」によると、強誘電体としてＳｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴと略称）を用いた場合には、水素雰囲気での処理を行なうと強誘電特性の大幅な劣化を伴うこと、及び水素処理での劣化を酸素中での熱処理により修復することが試みられている。
しかしながら、上記の方法には実際の製造プロセスには、適用できない問題点があることがわかった。すなわち、
（１）コンデンサの製造工程後に形成される金属配線は、アルミニウムなど、高温の酸化性雰囲気に弱い材料が用いられること、
（２）層間絶縁層の厚みにより、後工程での酸素熱処理では酸素濃度が低下し、劣化回復の効果も低下すること、である。本発明者等の実験によれば、トランジスタの信頼性確保のために水素処理をしてしまうと、その後に酸素中で熱処理を行なっても、一度劣化してしまったコンデンサの特性は回復が不十分であり修復が困難であることがわかった。
また、劣化現象のうち、とくに、コンデンサの剥離（キャパシタ絶縁膜から上部電極が剥離する）は、微細な配線構造を多用する大規模メモリの製造工程においては、同一の製造ロットに属する全数が不良となり、歩留まりが低下すると共に信頼性が著しく低下する。
以上の問題点に加えて、水素雰囲気での処理を経たコンデンサは、処理を行わなかったコンデンサと比較すると、電圧ストレス、交流ストレスによる電気特性の劣化が大きく、信頼性の面でも大きな問題があることが判明した。
なお、特開昭８−５５９６７号公報（平成８年２月２７日公開）には、強誘電体薄膜キャパシタの製造方法に関し、誘電体薄膜中の酸素空孔をアニール（酸化性雰囲気中）することにより、リーク電流を小さくすることが知られている。しかし、電極剥離の問題点については何等認識されていない。
発明の開示
したがって、本発明の目的は、上記これらの問題点を解消することにあり、特に、半導体集積回路と共存して、かつ、低洩れ電流、大容量、高残留分極を有するコンデンサを備えた半導体メモリ及びその製造方法を提供することにある。
上記目的を達成するために、本発明者等は、コンデンサ特性の劣化の原因を種々実験検討したところ、主たる劣化原因は、上部電極とキャパシタ絶縁膜を形成する高強誘電体の界面近傍での構造変化、特に高強誘電体を構成する金属酸化物の表層部における酸素欠損の発生に起因することがわかった。そして、この酸素欠損は、高強誘電体薄膜形成よりも後に形成される上部電極と、高強誘電体薄膜との界面に多く存在することもわかった。さらに、上部電極を形成する貴金属電極と高強誘電体との接着性の劣化（上部電極剥離の問題）が、この酸素欠損濃度と強い相関があることも判明した。
そこで本発明者等は、コンデンサ電極（特に上部電極）の形成後に、高強誘電体−電極界面を強制酸化する工程を加えてみた。その結果、その後の工程である高強誘電体コンデンサの絶縁膜形成工程での劣化、剥離が抑えられ、また、長期信頼性の向上も認められた。すなわち、コンデンサを形成した後に水素処理する従来法とは異なり、コンデンサを形成した後に水素処理に先行して酸素処理することが極めて有効であるという知見を得たものである。
本発明はこのような知見に基づいてなされたものであり、上記目的を達成することのできる半導体メモリは、上部電極と下部電極とこれら両電極間に挟持されキャパシタ絶縁膜となる酸化物高強誘電体薄膜とで構成されるコンデンサ構造と、前記コンデンサ構造を覆うプラズマ処理によって形成された絶縁保護膜とからなる集積化コンデンサを有し、前記キャパシタ絶縁膜を構成する酸化物高強誘電体薄膜の表層部に酸素導入層が形成されていることを特徴とする。
【図面の簡単な説明】
第１図は、本発明の半導体メモリの蓄積容量を構成するコンデンサの一例を示す断面図、
第２図は、従来技術によるコンデンサの断面図、
第３図は、従来技術によるコンデンサの不良を示す断面図、
第４図は、本発明のコンデンサと、従来技術によるコンデンサのＣＶ特性比較曲線図、
第５図は、本発明のコンデンサと、従来技術によるコンデンサのＩＶ特性比較曲線図、
第６図は、本発明のコンデンサと、従来技術によるコンデンサの交番電界ストレスによる静電容量の変化を示した特性曲線図、
第７図は、本発明のコンデンサと、従来技術によるコンデンサの交番電界ストレス後の耐圧分布特性図、
第８図は、本発明の酸素処理効果の温度依存性を示した特性図、
第９図は、本発明の酸素処理効果の時間依存性を示した特性図、
第１０図は、セル構造上側面に耐酸化性の劣る材料が含まれる場合の断面図および酸化の状況を示した特性図、
第１１図は、本発明の酸素処理によるＰＺＴコンデンサのＩＶ特性図、
第１２図は、パッシベーション処理後のＩＶ特性の本発明と従来技術との比較図、
第１３図は、パッシベーション処理後のヒステリシス特性の本発明と従来技術との比較図、
第１４図は、パッシベーション処理後のＩＶ特性の本発明と従来技術との比較図、
第１５図は、本発明の一例となるキュパシタ絶縁膜としてＢＳＴを用いたＤＲＡＭの断面構造図、
第１６図は、本発明の一例となるキュパシタ絶縁膜としてＰＺＴを用いた不揮発メモリの断面構造図、である。
発明を実施するための最良の形態
以下、本発明につき、図面を参照して詳細に説明する。
第１図は、半導体メモリの蓄積容量を構成するコンデンサの要部断面図を示したもので、先ず、トランジスタ等の能動デバイスを含む半導体基板１０１上に、下部電極１０２、キャパシタ絶縁膜１０３、このキャパシタ絶縁膜１０３の表層部に酸素導入層１０４、上部電極１０５が形成されており、これら上下部電極と強誘電体からなるコンデンサを、層間絶縁膜となる保護膜１０６により覆った。
この保護膜１０６の一部には適当なエッチングプロセスにより、開口部が設けてあり、金属配線１０７がコンデンサの上部電極１０５と電気的導通を有している。
酸素導入層１０４は、上部電極１０５を形成する際にキャパシタ絶縁膜１０３を構成する高強誘電体薄膜の表層部に生じた微量酸素の欠損層が、後述する酸素雰囲気中の熱処理で十分に修復された層を意味している。
下部電極１０２、上部電極１０５を構成する電極材料としては、白金が代表的なものとして挙げられるが、その他、例えばパラジウム、ニッケル、タングステン、チタン、モリブデン等の単体、もしくは合金を主成分とする金属材料、さらには導電性を有する金属酸化物等が使用される。
また、キャパシタ絶縁膜１０３を構成する高強誘電体薄膜としては、例えば鉛、ビスマス、ストロンチウム、バリウムのうちの少なくとも１つを主成分に持つ酸化物からなる誘電体薄膜が挙げられ、強誘電体薄膜であれば代表的なものとしてＰＺＴと略称されるチタン酸ジルコン酸鉛〔Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3〕及びこれにＬａをドープしたＰＬＺＴ、チタン酸鉛（ＰｂＴｉＯ3）、ＳＢＴと略称されるタンタル酸ストロンチウム・ビスマス（ＳｒＢｉ2Ｔａ2Ｏ9）、チタン酸ビスマス（Ｂｉ4Ｔｉ3Ｏ12）等が挙げられる。
また、高誘電体薄膜の代表的なものとしては、例えばＢＳＴと略称されるチタン酸バリウム・ストロンチウム〔（Ｂａ，Ｓｒ）ＴｉＯ3〕、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸バリウム（ＢａＴｉＯ3）等が挙げられる。
層間絶縁膜となる保護膜１０６としては、ＬＳＩの層間絶縁膜として通常使用されている例えばＳｉＯ2、Ｓｉ3Ｎ4等が挙げられる。
一方、比較例として集積化コンデンサを本発明によらない従来工程によって作成した断面図を第２図および第３図に示した。酸素導入工程を経ない場合には、第２図に示したごとく、上部電極１０５と高強誘電体１０３との界面に酸素欠損層２０１が発生する。また、ＳｉＯ2保護膜１０６の形成時、または、コンデンサ形成後の水素処理によって、第３図に示したような、上部電極１０５と高強誘電体１０３との界面に剥離部分３０１が生じたり、上部電極１０５が剥離により脱落する不良が頻発した。
このような酸素欠損層２０１を酸素導入層１０４により補修した効果を、先ず初期電気特性から示す。高誘電体、例えばＢＳＴを誘電体とする集積コンデンサの電気特性の、微分容量−バイアス電圧特性（以下これをＣＶ特性と略記）の比較を第４図に示す。
本発明によって酸素欠損層２０１を補修した場合には、酸素欠損層における電圧降下が小さくなるので、特に１Ｖ以下のメモリ動作電圧領域での実効誘電率が向上する。第４図に示した本発明は、酸素処理（酸素雰囲気で熱処理）で酸素導入層１０４を形成した場合の特性を、また従来技術の特性は上部電極１０５を形成しただけで、水素処理も酸素処理もしない場合の特性を示している。なお、従来技術にしたがって水素処理を施し、その後に酸素処理をした場合には、ここに示した従来技術の特性曲線よりも更に劣化する。
さらに、漏洩電流−電圧特性（以下これをＩＶ特性と略記）の比較を第５図に示す。上部電極−高強誘電体界面における電子に対するエネルギーバリア高さが電流制限機構となる負電圧側で、漏洩電流値の低減が図れており、酸素導入層により、より絶縁性に優れた集積コンデンサが形成できた。
また、キャパシタ絶縁膜１０３に強誘電体ＰＺＴを用いた場合には、加えて、電束密度−電界特性の履歴曲線（以下ヒステリシス特性と略記）の向上が見られる。本発明による場合には、残留分極が発生する閾値電界である抗電界が減少し、残留分極が増大して、不揮発メモリ動作の安定化が図れた。
次に長期信頼性に係る本発明の効果を示す。
集積コンデンサの初期特性が向上することは、前節で述べた。本発明によらず、性能の低い特性であっても、メモリの要求仕様によっては、あたかも適用可能のごとく見える初期特性が得られる場合がある。しかし、長期信頼性、特に、印加電圧極性が高速で反転する動作下では、誘電率と漏洩電流の経時変化が激しく、実用にならないことがわかった。
本発明は、初期特性の向上に加えて、経時変化を抑制する効果がある。第６図は、交番電界を印加した場合に、ＢＳＴコンデンサの静電容量の時間変化を、本発明と、従来技術で比較したものである。図示のように本発明によるコンデンサでは、交番電界ストレスに起因する電極−高強誘電体界面に発生する酸素欠損領域の成長が抑えられるので、酸素欠損領域の発生が少なく、従って、静電容量の経時劣化も小さくなる。
また、同様な交番電界を加えた場合の絶縁耐圧の累積不良率の時間依存性を第７図に示した。本発明によるコンデンサでは、不良発生率が抑制できることがわかった。酸素欠損領域の生成を抑制することにより、欠損領域起因の耐圧不良も同時に抑えられるので、不良発生率が下がるものと考えられる。
なお、第３図の比較例に示したように、ＳｉＯ2保護膜１０６の形成時、あるいは、金属配線１０７の形成後の水素処理により、上部電極−高強誘電体界面に剥離部分３０１が生じることは、製品歩留まりと生産ラインのスループット低下につながり、実用に耐えなかった。しかし、本発明によるコンデンサは、この剥離抑制の効果が十分に発揮されていることがわかった。
この原因を分析したところ、ＳｉＯ2保護膜形成時、あるいは、金属配線後の水素処理による酸素濃度低下領域は、主に上部電極−高強誘電体膜界面に集中しており、酸素濃度低下が上部電極と高強誘電体界面の接着性を失わせていることがわかった。即ち、上部電極１０５と高強誘電体１０３との界面へ酸素を導入することで、酸素欠損領域の発生が抑えられる他に、上部電極１０５と高強誘電体１０３との接着性が向上することが、本発明による剥離抑制効果の原理であると推定される。
以下、本発明の実施例を挙げて詳細に説明する。
＜実施例１＞
ここでは、第１図に示した酸素導入層１０４を持つ集積コンデンサの製造方法について具体的に述べる。周知の方法により形成された電界効果トランジスタを含む基板１０１の上に、先ず、コンデンサの下部電極１０２となる白金膜をスパッタ法により形成する。膜厚は１００ｎｍとした。
次に、この電極１０２上に酸素雰囲気中での反応性スパッタにより、キャパシタ絶縁膜１０３としてＰＺＴを１００ｎｍ堆積した。堆積時の圧力は０．５Ｔｏｒｒ、基板温度は、室温である。この構造を、常圧の酸素雰囲気中で６５０℃、３０秒の急速酸化処理し、ＰＺＴを結晶化させた。
このＰＺＴ１０３上に、さらに白金を５０ｎｍスパッタ法で堆積し、上部電極１０５とした。この後、周知のフォトリソグラフィー工程により形成したマスクを用い、コンデンサを各メモリセルに対応した微細領域にスパッタエッチングによって分割し、Ｐｔ／ＰＺＴ／Ｐｔの３層構造からなるコンデンサ構造を形成した。
ただし、この状態では上部電極（Ｐｔ）１０５とＰＺＴ１０３との界面、すなわちＰＺＴの表層部には、第２図に示したように酸素欠乏層２０１が既に形成されており、接着性も十分ではないことがわかった。そこで、この状態で横型石英管を持つ電気炉中で酸素熱処理を行う。この酸素熱処理条件は、常圧の酸素雰囲気中で５００℃、３０分の酸化処理である。
第８図は、上部白金堆積直後に、酸素欠乏層が多く発生したために、十分な強誘電性を示さないＰｔ／ＰＺＴ／Ｐｔ構造を、上記のように酸素熱処理した場合の３Ｖ印加時の残留分極値変化を示している。図示のように、酸素熱処理４００〜５７５℃で、十分な残留分極が検出できた。一方で、熱処理温度６００℃以上では、残留分極の低下が観察された。これらから、より好ましい熱処理温度は、４５０〜５５０℃であり、特に好ましくは５００℃で処理することが有効であることがわかる。
また、第９図は、５００℃での酸素熱処理時間による残留分極値の変化を示している。これより、本熱処理工程は、１０分程度から効果があることがわかった。ここで重要なことは、この集積コンデンサ構造をとる場合に限ることであるが、本発明の他の効果として、側壁に露出した高強誘電体１０３に加わるダメージが酸素熱処理により修復されることである。即ち、第１図に示した構造を作成すると、本発明により、上部電極／高強誘電体界面の酸素欠乏層だけでなく、高強誘電体側面のダメージを除去する効果もある。
また、上部白金膜をフォトリソグラフィー工程を経て、コンデンサに分割した後に酸素処理を行なうことで、基板温度を上昇させる際のストレスによる剥離を抑止する効果もある。
また、メモリセル構造によっては、コンデンサをメモリセル毎に分割した際に、下層基板１０１に含まれるトランジスタとの接続のための、耐酸化性の劣る材料、例えば窒化チタンが露出している可能性がある。第１０図は、コンデンサをメモリセル毎に分割した断面図を示している。
第１０図（１）に示した酸素処理前の窒化チタン１００１は、酸素処理によって第１０図（２）に示すように、窒化チタン１００１の露出した周縁が酸化されて高抵抗層１００４が形成される。このように、周縁が露出した窒化チタン１００１は、コンデンサ加工に伴うダメージにより、通常の窒化チタンの耐酸化性を維持していないため、酸素雰囲気での熱処理が難しくなる。なお、同図の１００２はシリコン拡散層への接続プラグ（ここではポリシリコン）を、１００３は層間絶縁膜（ＳｉＯ2）を示している。
酸素処理におけるこの問題を解決するためには、下部電極１０２となる白金膜のエッチング前、あるいは、エッチングは進んでいるものの、下層の窒化チタン１００１の側壁が露出していない時点での適用が有効であった。
このように、本発明の適用方式は、メモリセル構造により、様々な適用時点が考えられる。本発明の効果は、原理的には上部電極１０５の形成後、パッシベーション工程（層間絶縁膜１０６の形成）までの間に酸素処理工程を行なうことで得られるものであり、すべてのメモリセル構造に適用できるものである。
さらに、上記の例に挙げたように、キャパシタ加工工程によるダメージを除去する効果があるので、加工工程完了後の適用がさらに望ましい。
＜実施例２＞
つぎに、酸素雰囲気中での熱処理以外の方法でキャパシタ絶縁膜表層部に酸素導入層１０４を形成する他の実施例について説明する。
本発明の本質は、上部電極と高強誘電体界面に酸素を導入することにあるが、酸素を強制的に上部電極（この例では白金）１０５に含有させ、結果的に界面への酸素導入を行なう方法も有効であった。
具体的には、上部電極１０５の白金を、酸素中でのスパッタリングにより高強誘電体上に堆積させる。例えば直流スパッタにより、１０％酸素を添加したアルゴン雰囲気（２００ｍＴｏｒｒ）でスパッタを行なった。
通常の純アルゴンスパッタによる白金膜は、（１１１）方向に強く配向し、膜厚と同程度の大きさを持つ粒構造となるが、純酸素によるスパッタ白金膜は、微細粒からなり、これに対応して、（１１１）配向性がほとんど失われる。即ち、結晶性が非常に悪くなる。一方で、高強誘電体との接着性は非常に良くなることがわかった。純アルゴンスパッタで成膜した高強誘電体薄膜上の白金は、そのままの成膜状態では粘着テープによる剥離試験ではがれが生じるが、この酸素スパッタによる白金は剥離しなかった。これは、実施例１に示した酸素熱処理同様に、高強誘電体界面に酸素が十分供給された状態になることに対応するものと思われる。
この効果は、スパッタ雰囲気の酸素濃度が高いほど顕著であったが、酸素濃度の上昇にともない、接着性が向上する一方で堆積速度が低下してしまった。実用的な酸素濃度は、５〜３０％程度、望ましくは、１０％程度であった。
＜実施例３＞
また、別の実施方法としては、上部電極１０５の形成を白金の錯体を原料とするＣＶＤ法により行ない、雰囲気は酸素中で行なう方法も有効であった。すなわち、白金の原料としては例えば白金ヘキサフルオロアセチルアセトン錯体〔Ｐｔ（ＨＦＡ）2：Ｐｔ（ＣＦ3ＣＯＣＨＣＯＣＦ3）2〕を５０℃に加熱して昇華させ、アルゴンをキャリアガスとして反応炉に導入する。この原料と、酸素とを反応炉に導入した。
キャリアガスの流量は５０ｃｃ／ｍｉｎである。３分間の堆積により、上部電極１０５として１００ｎｍの白金を形成した。この場合、上部電極１０５の堆積中は酸素雰囲気中であるため、上部電極（白金）／高強誘電体界面に酸素が導入され、実施例１の酸素熱処理中と同様な効果が確認された。
また、常圧酸素雰囲気下の熱処理は、デバイス構造によっては、第２図及び第３図で説明したように、例えばＴｉＮのごときバリアメタルなどに望ましくない酸化が起こる場合があったので、酸素ラジカル照射下での熱処理、酸素プラズマ中での熱処理の適用を行なったところ、熱処理温度を低下させる効果があった。
＜実施例４＞
次に、本発明によるコンデンサの電気特性の向上について具体的に示す。第１１図は、膜厚１００ｎｍのＰＺＴをキャパシタ絶縁膜とする第１図に示した構造のコンデンサ（以下、ＰＺＴコンデンサと云う）の電流電圧特性である。横軸の電圧は、下部電極１０２を基準にした上部電極１０５の電圧である。
特徴的なことは、負電圧側でのリーク電流が低下していることであり、１０-7Ａ／ｃｍ2で定義した絶縁耐圧は、−４Ｖから−４．５Ｖに向上している。ＰＺＴコンデンサの電流電圧特性は、電流が立ち上がりを示す電圧（第１１図では、約−４Ｖ）より高電圧側では、ショットキー電流であり、電極とＰＺＴの界面におけるバンド不連続性により電流値が決定されている。
このショットキー領域において、負電圧側で電流値が低下することは、上部電極側からの電子の注入確率の低下、即ち、上部電極／ＰＺＴ界面の急峻化によるバンド不連続性の向上があることを示している。このことは、本発明の酸素導入の効果を最も端的に表しているものである。
さらに、このコンデンサ上にプラズマ分解のＴＥＯＳ（テトラエトキシシランの略）原料のＣＶＤによりパッシベーション膜１０６としてＳｉＯ2を堆積し、周知の方法により電極上だけパッシベーション膜を取り除いて電流電圧特性を計測したものが、第１２図である。プラズマＳｉＯ2膜１０６は、基板温度３９０℃で堆積した。
従来の方法で形成したコンデンサは、上部電極１０５の剥離が多発したことに加え、図中に示したように、剥離を起こさない場合にも、絶縁破壊が低い電圧で発生し、実用にならなかった。一方本発明によれば、剥離が防止できたことに加え、電流電圧特性の劣化はほとんどなかった。
また、第１３図は、同じく膜厚１００ｎｍのＰＺＴコンデンサの電束密度電界特性である。同図中に比較例として従来方法で形成したコンデンサ〔従来技術（１）〕は、強誘電性を示すものの、抗電界が高く、通常の高集積半導体メモリに必要とされる低電圧動作には、適さなかった。
一方、本発明によれば、抗電界を低く抑えることができ、電源電圧３Ｖでも十分な強誘電性を示すコンデンサが形成できた。電流電圧特性の際と同一のプラズマ分解ＴＥＯＳによるパッシベーションを行なった後の特性は、第１３図の従来技術（２）である。
本発明によらないコンデンサは、さらに抗電界が増大し、実用には適さなかったのに対し、本発明によるコンデンサでは、パッシベーションによる変化はなく、高い強誘電性が確保でき、十分な残留分極を３Ｖ動作において示した。
また、ＢＳＴを誘電体に用いたコンデンサ上に、パッシベーション膜として同様にプラズマＳｉＯ2膜１０６を堆積すると、第１４図に示したように従来方式のコンデンサの場合、特に電圧負の場合に絶縁破壊電圧の急激な低下が見られるのに対し、本発明によれば、このような現象は見られなかった。
これらのコンデンサを用いて作成した半導体メモリの例を次に示す。
＜実施例５＞
第１５図は、高強誘電体としてＢＳＴを用いたＤＲＡＭの例であり、ここで用いたＢＳＴの膜厚は２５ｎｍ、静電容量は８０ｆＦ／μｍ2であり、１０-8Ａ／ｃｍ2で定義した絶縁性の臨界電圧は、２．２Ｖであった。このコンデンサを用いたＤＲＡＭは、１０年の信頼性有していることが、わかった。
また、第１６図は、高強誘電体としてＰＺＴを用いた不揮発動作の半導体メモリの例である。ここで用いたＰＺＴの膜厚は１００ｎｍ、残留分極は３Ｖ動作時で５０μＣ／ｃｍ2であり、非残留分極成分は、２５μＣ／ｃｍ2であった。
産業上の利用可能性
以上詳述したように、本発明の半導体メモリ及びその製造方法によれば、比較的低温で処理可能なプラズマでのパッシベーション膜（絶縁膜）形成によるコンデンサの容量低下、絶縁不良、特に電極剥離が防止でき、また、交番電界印加時の容量低下を抑制し、絶縁不良の発生率を下げることができる。さらに、強誘電体を誘電体膜として用いた場合には、残留分極を増大させ、抗電圧を減少させる効果がある。このように優れた特性を有するコンデンサを備えることにより、信頼性の高い不揮発性半導体メモリを実現することが可能となった。
【図１】
0003948629.tif 000002
【図２】
0003948629.tif 000003
【図３】
0003948629.tif 000004
【図４】
0003948629.tif 000005
【図５】
0003948629.tif 000006
【図６】
0003948629.tif 000007
【図７】
0003948629.tif 000008
【図８】
0003948629.tif 000009
【図９】
0003948629.tif 000010
【図１０】
0003948629.tif 000011
【図１１】
0003948629.tif 000012
【図１２】
0003948629.tif 000013
【図１３】
0003948629.tif 000014
【図１４】
0003948629.tif 000015
【図１５】
0003948629.tif 000016
【図１６】
0003948629.tif 000017