(57)【特許請求の範囲】
【請求項１】
２n個の動作モードをオン・オフの組み合わせによって設定するためのｎ個のスイッチが、各々の一方の端は、電圧変換用抵抗器を介してアースに接続される一方、各々の他方の端には、それぞれ定電流源が接続されて設けられ、
前記ｎ個のスイッチと前記電圧変換用抵抗器との接続点には、（２n−１）個の比較回路の一方の入力端が接続され、
当該（２n−１）個の比較回路の他方の入力端には、それぞれ基準電源が接続され、
前記ｎ個のスイッチと前記電圧変換用抵抗器との接続点には、コンデンサが接続され、
前記ｎ個のスイッチに対応して設けられたｎ個の定電流源は、それぞれの出力電流が、ｉを基準電流、ｓ＝１からｎまでの整数とした場合に、それぞれ２s×ｉと重み付けされ、
前記（２n−１）個の比較回路の他方の入力端に、それぞれ接続された（２n−１）個の基準電源は、それぞれの電圧が、ｉを前記基準電流、Ｒを前記電圧変換用抵抗器の抵抗値、ｍ＝１から（２n−１）までの整数とした場合に、それぞれＶTHｍ＝｛２×(ｍ−１)＋１｝×ｉ×Ｒと重み付けされ、
前記（２n−１）個の比較回路の内、第１の比較回路には、基準定電流源が接続される一方、前記各々の比較回路は、２つの出力段を有し、判定結果に応じて２つの出力段のいずれか一方に電流を出力するよう構成され、前記２つの出力段の内、一方の出力段は、その出力電流がカレントミラー回路を介して次段の比較回路の電源電流として供給されるよう次段の比較回路と接続される一方、他方の出力段は、当該比較回路の外部へ電流を出力可能に設けられてなることを特徴とするボツ音防止回路。
【請求項２】
前記コンデンサと前記電圧変換用抵抗器とからなる時定数回路による第１乃至第ｎのスイッチのオン・オフの際の電圧変化の遅延を可能としたことを特徴とする請求項１記載のボツ音防止回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オーディオ用半導体集積回路に係り、特に、スイッチオペアンプ回路を有すると共に、その動作モードの切り替えを行うよう構成されたものにあって、不快音の低減等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の回路としては、例えば、図２に示されたような構成を有してなるものが公知・周知となっている。
すなわち、以下、同図を参照しつつこの従来回路について説明すれば、まず、この従来回路は、図示は省略されているが、公知・周知の構成を有してなるスイッチオペアンプ回路が複数、例えばそれぞれオーディオ信号用フィルタ回路を形成するように設けられており、図２においては、主に、その動作モードの切り換えを行うための制御回路部分の回路構成例が示されたものとなっている。
この制御回路部分は、図示されないスイッチオペアンプに対応して比較回路ＣＯＭＰ１１、ＣＯＭＰ２１、ＣＯＭＰ２２、・・・ＣＯＭＰn1、ＣＯＭＰna(a＝２n−１)が設けられると共に、ｎ個のスッチＳＷ1〜ＳＷnが設けられており、このｎ個のスイッチＳＷ1〜ＳＷnの切り替えの組み合わせによって、図示されないスイッチオペアンプへの供給電流の切り替えを行うことによるスイッチオペアンプを用いたオーディオ信号用フィルタ回路の動作モードの切り替えが行えるように構成されたものとなっている。
【０００３】
比較回路ＣＯＭＰ１１、ＣＯＭＰ２１、ＣＯＭＰ２２、・・・ＣＯＭＰn1、ＣＯＭＰnaは、いずれもその基本的な回路構成が同一のもので、この回路構成例においては、差動回路を構成するｐｎｐ型のトランジスタＱ１，Ｑ２と、カレントミラー回路を構成するｎｐｎ型のトランジスタＱ３乃至Ｑ６とを有して構成されたものとなっている。
そして、各々の比較回路ＣＯＭＰ１１、ＣＯＭＰ２１、ＣＯＭＰ２２、・・・ＣＯＭＰn1、ＣＯＭＰnaのトランジスタＱ２のベースには、一定の基準電圧ＶTHが印加されている一方、スイッチＳＷ1〜ＳＷnの切り替えによってトランジスタＱ１のベースには、低入力制御電圧ＶIL（＜基準電圧ＶTH）又は高入力制御電圧ＶIH（＞基準電圧ＶTH）が印加されるようになっており、低入力制御電圧ＶIL又は高入力制御電圧ＶIHと基準電圧ＶTHとの比較が行われ、その結果に応じてトランジスタＱ４又はトランジスタＱ６から所定の電流が出力されるようになっている。
【０００４】
さらに、比較回路ＣＯＭＰ１１のトランジスタＱ４に得られる出力電流は、次段の比較回路ＣＯＭＰ２１のトランジスタＱ１，Ｑ２へ、比較回路ＣＯＭＰ１１のトランジスタＱ６に得られる出力電流は、次段の比較回路ＣＯＭＰ２２のトランジスタＱ１，Ｑ２へ、そして、比較回路ＣＯＭＰ２１のトランジスタＱ４に得られる出力電流は、図示されない次段の比較回路ＣＯＭＰ３１のトランジスタＱ１，Ｑ２へ、また、比較回路ＣＯＭＰ２１のトランジスタＱ６に得られる出力電流は、図示されない次段の比較回路ＣＯＭＰ３２のトランジスタＱ１，Ｑ２へ、さらに、比較回路ＣＯＭＰ２２のトランジスタＱ４に得られる出力電流は、図示されない次段の比較回路ＣＯＭＰ３３のトランジスタＱ１，Ｑ２へ、比較回路ＣＯＭＰ２２のトランジスタＱ６に得られる出力電流は、図示されない次段の比較回路ＣＯＭＰ３４のトランジスタＱ１，Ｑ２へというように、ＣＯＭＰnaの添字nの数の小さい方から大きい方へと、出力電流がカレントミラー回路によって伝達されるようになっている。そして、この回路構成例においては、ｐｎｐ型のトランジスタＱ１１，Ｑ１２、Ｑ１３，Ｑ１４、Ｑ１５，Ｑ１６、Ｑ１７，Ｑ１８、Ｑ７及び図示されないトランジスタによってそれぞれカレントミラー回路が構成されるようになっている。
【０００５】
かかる構成における動作を概括的に説明すれば、まず、例えば、スイッチＳＷ1によって低入力制御電圧ＶILが選択されたとすると、基準電圧ＶTHとの比較の結果、トランジスタＱ１及びＱ２に接続された定電流源の電流ＩREFと同量の電流がトランジスタＱ４のコレクタに出力されることとなる一方、高入力制御電圧ＶIHが選択された場合には、ＩREFと同量の電流がトランジスタＱ６のコレクタへ出力される。そして、Ｑ４若しくはＱ６のコレクタに出力された電流は、Ｑ１１とＱ１２若しくはＱ１３とＱ１４によるカレントミラー回路によって、次段の比較回路ＣＯＭＰ２１若しくはＣＯＭＰ２２のＱ１及びＱ２のエミッタに流入するものとなっている。以下同様にして、前段の比較結果による出力電流が次段のＱ１及びＱ２のエミッタへ流入されてゆき、最終段の比較回路ＣＯＭＰn1、・・・ＣＯＭＰnaのＱ４若しくはＱ６のいずれかのコレクタに出力制御電流Ｉcoとして出力されるようになっている。
【０００６】
ところで、この従来回路においては、スイッチＳＷ1〜ＳＷnの切り替えによって動作モードを変更する際に、出力制御電流が瞬時に変化することに起因して、この従来回路を用いたオーディオ装置に接続されたスピーカ（図示せず）から「ボツ」というような異音、すなわち、一般に「ボツ音」と称されている音が出力されることが知られている。そのため、従来回路においては、スイッチＳＷ1〜ＳＷnと、それぞれの対応する比較回路ＣＯＭＰ１１、ＣＯＭＰ２１、ＣＯＭＰ２２、・・・ＣＯＭＰn1、ＣＯＭＰnaの各々のトランジスタＱ１のベースとの間に抵抗器Ｒ1，・・・Ｒnを挿入すると共に、トランジスタＱ１のベースと抵抗器Ｒnとの接続点とグランドとの間にコンデンサＣ1，・・・Ｃnを挿入し、いわゆる時定数回路を形成し、出力制御電流の変化を緩慢なものとしてボツ音の発生を抑圧できるようにしている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来回路の構成においては、時定数回路の時定数、換言すれば、遅延時間を十分大きなものとするためには、コンデンサＣnの容量値として、数μＦオーダのものが必要となり、そのような容量値のコンデンサは、半導体集積回路内では実現できないために、半導体集積回路の外部に接続する構成としなければならない。そのため、半導体集積回路には、コンデンサを外付けするための端子を設ける必要が生じ、しかも、比較回路ＣＯＭＰの段数ｎに相当する数が必要となるために、半導体集積回路のいわゆるパッケージコストが高くなるばかりか、外付けのコンデンサが複数必要であるために、上述の従来回路を用いた装置の高価格化を招くという問題がある。
【０００８】
本発明は、上記実状に鑑みてなされたもので、外付けが必要となるコンデンサの数を最小限として、ボツ音の発生を防止できるボツ音防止回路を提供するものである。
【０００９】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係るボツ音防止回路は、
２n個の動作モードをオン・オフの組み合わせによって設定するためのｎ個のスイッチが、各々の一方の端は、電圧変換用抵抗器を介してアースに接続される一方、各々の他方の端には、それぞれ定電流源が接続されて設けられ、
前記ｎ個のスイッチと前記電圧変換用抵抗器との接続点には、（２n−１）個の比較回路の一方の入力端が接続され、
当該（２n−１）個の比較回路の他方の入力端には、それぞれ基準電源が接続され、
前記ｎ個のスイッチと前記電圧変換用抵抗器との接続点には、コンデンサが接続され、
前記ｎ個のスイッチに対応して設けられたｎ個の定電流源は、それぞれの出力電流が、ｉを基準電流、ｓ＝１からｎまでの整数とした場合に、それぞれ２s×ｉと重み付けされ、
前記（２n−１）個の比較回路の他方の入力端に、それぞれ接続された（２n−１）個の基準電源は、それぞれの電圧が、ｉを前記基準電流、Ｒを前記電圧変換用抵抗器の抵抗値、ｍ＝１から（２n−１）までの整数とした場合に、それぞれＶTHｍ＝｛２×(ｍ−１)＋１｝×ｉ×Ｒと重み付けされ、
前記（２n−１）個の比較回路の内、第１の比較回路には、基準定電流源が接続される一方、前記各々の比較回路は、２つの出力段を有し、判定結果に応じて２つの出力段のいずれか一方に電流を出力するよう構成され、前記２つの出力段の内、一方の出力段は、その出力電流がカレントミラー回路を介して次段の比較回路の電源電流として供給されるよう次段の比較回路と接続される一方、他方の出力段は、当該比較回路の外部へ電流を出力可能に設けられてなる
【００１０】
かかる構成においては、定電流源の電流値に重み付けをし、その電流を一つの電圧変換用抵抗器へ流すようにし、かつ、この電圧変換用抵抗器に生ずる電圧を各々の比較回路の一方の入力端に共通に印加するような構成とすることにより、従来と異なり、スイッチ毎に電圧変換用抵抗器を設ける必要がなく、そのため、スイッチのオン・オフの際の電圧変化を遅延させるために電圧変換用抵抗器へ接続するコンデンサも一つで済み、最小限のコンデンサを用いて確実にボツ音を防止できるものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるボツ音防止回路について、図１を参照しつつ説明する。なお、図１においては、表示スペースの制限の関係上、便宜的に本発明の実施の形態におけるボツ音防止回路をほぼ半分に分割し、その一方を図１（Ａ）に、他方を図１（Ｂ）に、それぞれ示したものとなっており、双方の回路の結合部分は、円中にＡ、Ｂを記述して表している。
まず。本発明の実施の形態におけるボツ音防止回路は、オーディオ信号回路制御用半導体集積回路において実現した例であり、このオーディオ信号回路制御用半導体集積回路は、公知・周知の構成を有してなるスイッチオペアンプ回路（図示せず）が複数、例えばそれぞれオーディオ信号用フィルタ回路を形成するように設けられており、図１においては、主に、その動作モードの切り換えを行うための制御回路部分の回路構成例が示されている。
【００１２】
そして、この図１に示された本発明の実施の形態におけるオーディオ信号回路制御用半導体集積回路（以下、「本集積回路」と言う）Ｓは、（２n−１）個の比較回路１−１〜１−(2n-1)と、ｎ個のスイッチ２−１〜２−ｎと、ｎ個の定電流源３−１〜３−ｎと、カレントミラー回路を構成する（詳細は後述）複数のトランジスタ４−１〜４−(2n+6)とを主たる構成要素としてなるものである。
さらに、本集積回路Ｓは、部品外付け端子（図１においては「ＰＩＮ」と表記）５が設けられており、本集積回路Ｓの外部において、この部品外付け端子５とグランドとの間にコンデンサ６が接続されたものとなっている。
【００１３】
以下、具体的な回路構成について説明すれば、まず、第１乃至第(2n-1)の比較回路１−１〜１−(2n-1)は、いずれもその基本的な構成は同一のもので、図１においては、それぞれ同一の符号及び表記を付している。なお、図１においては、第１乃至第(2n-1)の比較回路１−１〜１−(2n-1)を、それぞれ「ＣＯＭＰｍ」と表記している。但し、ｍは、１から(2n-1)まで昇順に付される整数である。
具体的に、その構成を説明すれば、第１乃至第(2n-1)の比較回路１−１〜１−(2n-1)は、まず、ｐｎｐ型の第１及び第２のトランジスタ（図１においては、それぞれ「Ｑ１」、「Ｑ２」と表記）４−１，４−２による差動増幅回路が構成されたものとなっている。すなわち、第１及び第２のトランジスタ４−１，４−２のエミッタは、相互に接続されて基準定電流源７に接続される一方、第１のトランジスタ４−１のコレクタは、ｎｐｎ型の第３のトランジスタ（図１においては「Ｑ３」と表記）４−３のコレクタに、第２のトランジスタ４−２のコレクタは、ｎｐｎ型の第５のトランジスタ（図１においては「Ｑ５」と表記）４−５のコレクタに、それぞれ接続されたものとなっている。
【００１４】
また、第１のトランジスタ４−１のベース（一方の入力端）側には、後述するように第１乃至第ｎのスイッチ（図１においては、それぞれ「ＳＷ１」、「ＳＷ２」、・・・「ＳＷｎ」と表記）２−１〜２−ｎ等が接続されたものとなっている一方、第２のトランジスタ４−２のベース（他方の入力端）には、基準電源８−１が接続されて基準電圧ＶTH1が印加されるようになっている。なお、第２乃至第(2n-1)の比較回路１−２〜１−(2n-1)に接続されるそれぞれの基準電源を、８−２〜８−(２n−１)とすると共に、図１においては、それぞれの基準電圧を、ＶTH2、・・・ＶTH(2n-1)と表記してある。
これらの基準電源８−１〜８−ｎの基準電圧は、それぞれ次のようにいわゆる重み付けをされて設定されたものとなっている。
【００１５】
ＶTHｍ＝｛２×(ｍ−１)＋１｝×ｉ×Ｒ
【００１６】
ここで、Ｒは、後述するように第１乃至第(2n-1)の比較回路１−１〜１−(2n-1)の第１のトランジスタ４−１のベースとグランドとの間に設けられる電圧変換用抵抗器（図１においては「ＲCI」と表記）９の抵抗値である。ｍは、第１乃至第(2n-1)の比較回路１−１〜１−(2n-1)の番号で、ｍ＝１，２，・・・(2n-1)となる。
【００１７】
そして、第３のトランジスタ４−３は、ｎｐｎ型の第４のトランジスタ（図１のおいては「Ｑ４」と表記）４−４と共にカレントミラー回路を構成するものとなっている。すなわち、第３のトランジスタ４−３は、そのコレクタとベースとが相互に接続されて、いわゆるダイオード接続状態とされている一方、第３のトランジスタ４−３のベースと第４のトランジスタ４−４のベースは相互に接続されたものとなっている。
さらに、第３及び第４のトランジスタ４−３，４−４のエミッタは、共にグランドに接続されており、第４のトランジスタ４−４のコレクタに出力制御電流Ｉco1が得られるようになっている。この第４のトランジスタ４−４のコレクタは、図示されないスイッチオペアンプに接続されており、出力制御電流Ｉco1は、スイッチオペアンプの動作に必要な電流として供給されるようになっている。すなわち、第４のトランジスタ４−４は、この比較回路１−１の他方の出力段を形成するものとなっている。
なお、図１において、各々の第１乃至第(2n-1)の比較回路１−１〜１−(2n-1)の第４のトランジスタ４−４のコレクタ近傍に、Ｉco1、Ｉco2、・・・、Ｉco(２n−１)、Ｉco(２n)とそれぞれの出力制御電流を表記してある。
【００１８】
一方、第５のトランジスタ４−５は、ｎｐｎ型の第６のトランジスタ（図１においては「Ｑ６」と表記）４−６と共にカレントミラー回路を構成するものとなっている。すなわち、第５のトランジスタ４−５は、そのコレクタとベースとが相互に接続されて、いわゆるダイオード接続状態とされている一方、第５のトランジスタ４−５のベースと第６のトランジスタ４−６のベースは相互に接続されたものとなっている。
さらに、第５及び第６のトランジスタ４−５，４−６のエミッタは、共にグランドに接続されており、第６のトランジスタ４−６のコレクタ電流は、ｐｎｐ型の第７及び第８のトランジスタ（図１においては、それぞれ「Ｑ７」、「Ｑ８」と表記）４−７，４−８により、次述するように構成されたカレントミラー回路を介して次段の第２の比較回路１−２の第１及び第２のトランジスタ４−１，４−２のエミッタへ供給されるようになっている。すなわち、第６のトランジスタ４−６は、比較回路１−１の一方の出力段を形成するものとなっている。
【００１９】
まず、第７のトランジスタ４−７のコレクタは、ベースと共に接続され、いわゆるダイオード接続状態とされて、そのベースは、第８のトランジスタ４−８のベースと相互に接続されている。また、この第７のトランジスタ４−７のコレクタには、第６のトランジスタ４−６のコレクタが接続されたものとなっている。そして、第７及び第８のトランジスタ４−７，４−８のエミッタは、図示されない電源電圧が印加されるようになっている一方、第８のトランジスタ４−８のコレクタが次段の第２の比較回路１−２の第１及び第２のトランジスタ４−１，４−２のエミッタに接続されたものとなっている。
【００２０】
一方、第１のトランジスタ４−１のベースは、各々の第１乃至第(2n-1)の比較回路１−１〜１−(2n-1)の第１のトランジスタ４−１のベースと相互に接続されると共に部品外付け端子５に接続されている。
また、第１乃至第ｎのスイッチ２−１〜２−ｎの一端が共に第１のトランジスタ４−１のベース及び部品外付け端子５に接続され、第１乃至第ｎのスイッチ２−１〜２−ｎのそれぞれの他端は、それぞれ第１乃至第ｎの定電流源３−１〜３−ｎに接続されたものとなっている。
さらに、第１のトランジスタ４−１のベースとグランドとの間には、電圧変換用抵抗器９が接続されたものとなっている。
ここで、第１乃至第ｎの定電流源３−１〜３−ｎは、基準電流ｉとすれば、それぞれ次のようにその出力電流がいわゆる重み付けがなされた値に設定されたものとなっている。
【００２１】
ＩCIs＝２s×ｉ
【００２２】
なお、ｓ＝１，２，３，・・・ｎである。
【００２３】
次に、上記構成における動作について説明する。
まず、第１乃至第ｎのスイッチ２−１〜２−ｎは、この本集積回路Ｓにおける所望する動作モードに対応して、そのオン・オフの組み合わせが設定されるものとなっており、その組み合わせの数は、２nとなる。
そして、この第１乃至第ｎのスイッチ２−１〜２−ｎのオン・オフの組み合わせに応じて、第１乃至第ｎの定電流源３−１〜３−ｎからの電流が、電圧変換用抵抗器９へ流れ込み、入力制御電圧ＶCIを生ずることとなる。この入力制御電圧ＶCIは、第１乃至第ｎのスイッチ２−１〜２−ｎのオン・オフの組み合わせの数２nに応じた数の電圧値をとることとなるもので、各々の電圧は、ＶCIk＝２×ｋ×ｉ×Ｒと表すことができる。ここで、ｋは、ｋ＝０，１，２，・・・・，２n−２，２n−１の値をとる。
【００２４】
以下、第１乃至第ｎのスイッチ２−１〜２−ｎの２n個の設定状態の内、代表的なケースにおける動作について説明することとする。
最初に、第１乃至第ｎのスイッチ２−１〜２−ｎが全てオフ（開成状態）に設定された場合について説明すれば、この場合、第１乃至第ｎのスイッチ２−１〜２−ｎを介しての第１乃至第ｎの定電流源３−１〜３−ｎから電圧変換用抵抗器９への電流の流入は無いため、この電圧変換用抵抗器９における電圧降下分である入力制御電圧ＶCI0は零となる。
したがって、第１の比較回路１−１の第２のトランジスタ４−２のベースの基準電圧ＶTH1＝ｉ×Ｒが第１のトランジスタ４−１のベース電位、すなわち、入力制御電圧ＶCI0より大となるため、基準定電流源７からの基準定電流ＩREFが第１のトランジスタ４−１へ流れ込む結果、第４のトランジスタ４−４のコレクタ側に出力制御電流Ｉco1として出力されることとなる。
【００２５】
次に、第１のスイッチ２−１のみがオン（閉成状態）で、他のスイッチ２−２〜２−ｎが全てオフの場合について説明すれば、この場合、電圧変換用抵抗器９には、第１の定電流源３−１からの電流ＩCI1が流入するため、この場合の入力制御電圧ＶCI1は、ＶCI1＝２×ｉ×Ｒとなり、第２のトランジスタ４−２のベース電位である基準電圧ＶTH1＝ｉ×Ｒより大となる。
したがって、基準定電流ＩREFは、第２のトランジスタ４−２へ流入することとなり、その結果、第７及び第８のトランジスタ４−７，４−８によるカレントミラー回路を介して次段の第２の比較回路１−２の第１及び第２のトランジスタ４−１，４−２のエミッタに流れ込むこととなる。
この第２の比較回路１−２においては、第１のトランジスタ４−１のベースに印加されているＶCI1＝２×ｉ×Ｒは、第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH2＝３×ｉ×Ｒより小となる。そのため、先の基準定電流ＩREFは、第１のトランジスタ４−１のコレクタに流れ込み、第４のトランジスタ４−４のコレクタ側において、出力制御電流Ｉco2として出力されることとなる。
【００２６】
次に、第２のスイッチ２−２のみがオンで（閉成状態）で、他のスイッチ２−１、２−３〜２−ｎが全てオフの場合について説明すれば、この場合、電圧変換用抵抗器９には、第２の定電流源３−２からの電流ＩCI2が流入するため、この場合の入力制御電圧ＶCI2は、ＶCI2はＶCI＝４×ｉ×Ｒとなり、第１の比較回路１−１における第２のトランジスタ４−２のベースの基準電圧ＶTH1＝ｉ×Ｒより大となり、基準定電流ＩREFは、第７及び第８のトランジスタ４−７，４−８によるカレントミラー回路を介して、次段の第２の比較回路１−２の第１及び第２のトランジスタ４−１，４−２のエミッタに流れ込むこととなる。そして、この第２の比較回路１−２においては、第１のトランジスタ４−１のベースに印加されているＶCI2＝４×ｉ×Ｒが、第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH2＝３×ｉ×Ｒより大となるため、基準定電流ＩREFは、第２のトランジスタ４−２へ流入し、結局、次段の比較回路（図示せず）の第１及び第２のトランジスタ４−１，４−２のエミッタに流れ込む。この図示されない次段の比較回路においては、第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH3は、ＶTH3＝５×ｉ×Ｒであり、第１のトランジスタ４−１のベースに印加されるＶCI2＝４×ｉ×Ｒが第２のトランジスタ４−２の電位に比べて小さくなるため、基準定電流ＩREFは、第１のトランジスタ４−１のコレクタに流れ込み、第４のトランジスタ４−４のコレクタ側に出力制御電流Ｉco3が得られることとなる。
【００２７】
次に、第１のスイッチ２−１のみがオフで他のスイッチ２−２〜２−ｎがオンの場合について説明すれば、この場合、第１の定電流源３−１を除いて他の定電流源３−２〜３−ｎの各々から定電流が電圧変換用抵抗器９に流入するため、入力制御電圧ＶCI(2n-2)は、ＶCI(2n-2)＝｛２×(２n−２)｝×ｉ×Ｒとなる。その結果、入力制御電圧ＶCI(2n-2)は、第(2n-1)の比較回路１−(2n-1)の第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH(2n-1)＝｛２×(２n−２)＋１｝×ｉ×Ｒより小となり、基準電流ＩREFは、第(2n-1)の比較回路１−(2n-1)の第１のトランジスタ４−１のコレクタに流れ込み、第４のトランジスタ４−４のコレクタ側において、出力制御電流Ｉco(2n-1)として出力されることとなる。
【００２８】
次に、第１乃至第ｎのスイッチ２−１〜２−ｎが全てオンの場合について説明すれば、この場合、全ての定電流源３−１〜３−ｎから定電流が、電圧変換用抵抗器９へ流入するため、入力制御電圧ＶCI(2n-1)は、ＶCI(2n-1)＝｛２×(２n−１)｝×ｉ×Ｒとなる。その結果、第(2n-1)の比較回路１−(2n-1)の第２のトランジスタ４−２のベースに印加されている基準電圧ＶTH(2n-1)＝｛２×(２n−２)＋１｝×ｉ×Ｒより大となり、基準電流ＩREFは、第(2n-1)の比較回路１−(2n-1)の第２のトランジスタ４−２のコレクタに流れ込み、第６のトランジスタ４−６のコレクタ側において、出力制御電流Ｉco(2n)として出力されることとなる。
【００２９】
以上、第１乃至第ｎのスイッチ２−１〜２−ｎの代表的なオン、オフの設定状態における動作を説明したが、他の設定状態においても、同様にして第１乃至第(2n-1)の比較回路１−１〜１−(2n-1)における比較動作に応じて、出力制御電流Ｉcoが得られるものとなっている。
上述のようにして、本発明の実施の形態におけるボツ音防止回路は、第１乃至第ｎのスイッチ２−１〜２−ｎのオン・オフによって２nケースの動作モードの切り替えができるが、第１乃至第ｎのスイッチ２−１〜２−ｎのオン・オフの際の入力制御電圧の変化は、部品外付け端子５を介して電圧変換用抵抗器９に接続された１個のコンデンサ６が共用されて行われるようになっており、極力少ない外付け部品によって、動作モード切り替えの際のいわゆるボツ音の発生が防止されるものとなっている。
【００３０】
【発明の効果】
以上、述べたように、本発明によれば、複数のスイッチのオフ・オフに起因するボツ音を防止するための抵抗器とコンデンサを、複数のスイッチに共用できるような構成とすることで、必要最小限のコンデンサを用いることでボツ音の発生を確実に防止することができ、しかも、部品点数の低減による回路構成の簡素化が図られるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるボツ音防止回路の構成例を示す構成図であり、図１（Ａ）は、前段部分の構成を示す構成図、図１（Ｂ）は後段部分の構成を示す構成図である。
【図２】従来回路の一例を示す構成図である。
【符号の説明】
１−１〜１−（２n−１）…比較回路
２−１〜２−ｎ…スイッチ
３−１〜３−ｎ…定電流源
５…部品外付け端子
６…コンデンサ
９…電圧変換用抵抗器
【図１】
0003980937.tif 000002
【図２】
0003980937.tif 000003