(57)【特許請求の範囲】
【請求項１】
５３０℃以下の第１温度で拡散工程を実施して下部基板上にシリコン層を形成する段階と、
前記第１温度から６２０℃以上の第２温度まで上昇させる段階と、
シラン（ＳｉＨ4）である第１フラッシュ物質を使用して前記シリコン層をフラッシングして転移層を形成する段階と、
ジクロロシラン（ＳｉＨ2Ｃｌ2）およびフッ化タングステン（ＷＦ6）である第２フラッシュ物質を使用して前記シリコン層をフラッシングして前記シリコン層の上部にタングステンシリサイド（ＷＳｉｘ）からなる第２物質層を形成し、前記転移層に前記第２物質層と前記シリコン層との間の接着力を付与する段階と、
前記第２フラッシュ物質を使用して前記転移層の上に第２物質層バルクを形成する段階と、
ジクロロシラン（ＳｉＨ2Ｃｌ2）を使用して前記第２物質層バルクをフラッシングして不純物を除去する段階と、
前記第２フラッシュ物質を使用して前記第２物質層バルクをフラッシングして、前記第２物質層バルクの核を形成して前記第２物質層バルク上部の結晶大きさを減少させる段階と、
前記第１フラッシュ物質を使用して前記第２物質層バルクをフラッシングして前記シリコン層と第２物質層との間の応力を緩和させる段階と、
を含むことを特徴とする半導体薄膜の形成方法。
【請求項２】
前記第１フラッシュ物質を使用して前記第２物質層バルクをフラッシングする段階は、フラッシング時間を１０秒以下に制限することを特徴とする請求項１に記載の半導体薄膜の形成方法。
【請求項３】
前記第１フラッシュ物質を使用して前記第２物質層バルクをフラッシングする段階は、前記第１フラッシュ物質の供給流量を３００ｓｃｃｍとすることを特徴とする請求項１に記載の半導体薄膜の形成方法。
【請求項４】
前記シリコン層を形成した後、前記シリコン層を洗浄する段階をさらに含むことを特徴とする請求項１に記載の半導体薄膜の形成方法。
【請求項５】
前記シリコン層を形成する段階は、大気圧で実施されることを特徴とする請求項１に記載の半導体薄膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体薄膜の形成方法に関し、特にジクロロシランの異常成長を制御可能な二つの層を有する半導体薄膜の形成方法に関する。
【０００２】
【従来の技術】
ジクロロシラン（Ｄｉｃｈｌｏｒｏ‐Ｓｉｌａｎｅ：ＳｉＨ2Ｃｌ2）によるＷＳｉｘ層は抵抗性が低いために半導体製造工程に積極的に使用されている。特に、前記ＷＳｉｘ層はトランジスターのゲート/ビットラインの接触領域の形成に使用される。しかし、米国特許第５、７８６、０２７号（ｉｓｓｕｅｄ  ｔｏ  Ｒｏｌｆｓｏｎ）及び米国特許第５、４２５、３９２号（ｉｓｓｕｅｄ  ｔｏ  Ｔｈａｋｕｒ  ｅｔ  ａｌ．）に開示されたことによると、ウェーハが結晶化された部位でポリシリコンが異常成長し、これによって、製造収率が低下される結果を招来する。
【０００３】
従来において、ポリシリコンシード層は、例えばトランジスターのアクティブ部位の上部といった下部基板上に積層される。トランジスターのゲート層及び／またはビットラインは、ＤＣＳガスを使用したＤＣＳシード層の形成を通じてポリシリコン層上に形成される。続いて、シリコンが豊富なＤＣＳ層は、ＷＳｉx露出によって核を形成してタングステン及びポリシリコン層をバルク積層して成る。そして、ＤＣＳポストフラッシュを実施して、ＷＳｉｘ層の核及びバルク積層の結果として存在するＣｌ及びＦなどのような不純物を除去する。続けて、モノ−シラン（ｍｏｎｏ−ｓｉｌａｎｅ：ＳｉＨ4）ポストフラッシュを実施して、タングステン及びポリシリコン層間において層を剥離させる高い応力を除去する。一般的に、シランフラッシュを長い間に実施する場合、応力は減少される。
【０００４】
前記ポリシリコンを形成する間には、層の面抵抗を減少させるためにＤＣＳガスの溶解温度である６２０℃で基板を加熱する。しかし、基板の加熱はシリコンを結晶化させ、異常成長を招来する。この異常成長は、後続工程途中に表面クラックのような応力破壊を招来する。
上記以外にも、前記モノ−シランフラッシュで前記ＷＳｉx及びポリシリコン層間の応力を減少させるときには、前記ポリシリコン層にシリコンが注入されるため、異常成長が起り、工程及びデバイス収率に悪い影響を及ぼす。
【０００５】
【発明が解決しようとする課題】
上述した従来の問題点を解決するための本発明の目的は、シリコンの異常成長を除去又は緩和させることと同時にＤＣＳを使用した半導体薄膜の形成方法を提供するものである。
【０００６】
【課題を解決するための手段】
前記目的を達成するための方法は、ＤＣＳ層バルク上に核を有する長壁層を形成してモノ−シランフラッシュを続けて実施する間にシリコンが注入されることを防止し、これにより、高い温度で工程を実施することができ、抵抗率を減少させるものである。
【０００７】
本発明の具体的な方法は、二つの層を有する半導体薄膜を形成するものである。５３０℃以下の第１温度で拡散工程を実施して下部基板上にシリコン層を形成する。そして、温度をシリコン層を形成する前記第１温度から６２０℃以上の第２温度まで上昇させる。前記シリコン層をシラン（ＳｉＨ4）である第１フラッシュ物質によりフラッシングして転移層を形成する。前記シリコン層をジクロロシラン（ＳｉＨ2Ｃｌ2）およびフッ化タングステン（ＷＦ6）である第２フラッシュ物質によりフラッシングして前記シリコン層の上部にタングステンシリサイド（ＷＳｉｘ）からなる第２物質層を形成する。この時、前記転移層は前記第２物質層と前記シリコンとの間の接着力を付与する。前記第２フラッシュ物質を使用して前記転移層の上に第２物質層バルクを積層する。前記第２物質層バルクをジクロロシラン（ＳｉＨ2Ｃｌ2）によりフラッシングして不純物を除去する。その後、前記第２フラッシュ物質を使用して前記第２物質層バルクをフラッシングして、前記第２物質層バルクの核を形成して、前記第２物質層バルク上部の結晶大きさを減少させる。そして、前記第２物質層バルクを前記第１フラッシュ物質によりフラッシングして前記シリコン層と第２物質層間の応力を緩和させる。
【０００８】
前記第１フラッシュ物質により前記第２物質層バルクをフラッシングする段階は、前記シリコン層の異常成長を実質的に避けることができるようにフラッシング時間を１０秒以下に制限することが望ましい。他の方法としては、前記シリコン層の異常成長を実質的に避けることができるように流量を制限した前記第１フラッシュ物質により第２物質層バルクをフラッシングすることである。
【０００９】
尚、前記第１温度は、シリコンの結晶化を実質的に避けることができる温度であり、前記第２温度は、二つの層を有する半導体薄膜結果物の抵抗力を減少させることができる温度である。
【００１０】
前記シリコン層は洗浄を実施した後に大気圧で前記シリコン層を積層することが望ましい。
【００１１】
前記第２フラッシュ物質を使用して前記シリコン層をフラッシングした次に、前記第２物質層の核を形成して前記第２物質層の結晶大きさを減少させることが望ましい。
【００１２】
前記第２フラッシュ物質を使用して前記第２物質層バルクをフラッシングした次に、前記第２物質層バルクの核を形成して前記第２物質層バルク上部の結晶大きさを減少させることが望ましい。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施形態をより詳細に説明する。
本発明の実施例に従うと、シリコンの異常成長が緩和及び／又は除去される場合、デバイス収率は向上される。一番目の方法として、シリコンを積層する温度をシリコンの結晶化を実質的に避けることができる水準に合わせる。二番目の方法としては、タングステンシリサイド層とシリコン層との間の応力を減少するために使用されるモノ−シランフラッシュの露出（例えば、時間及び／又は流量）を制限してシリコン層の異常成長を回避する。三番目の方法としては、ＤＣＳ層バルク上に核を有する長壁層を形成してモノ−シランフラッシュを続けて実施するの間にシリコンが注入されることを防止する。これにより、高い温度で工程を実施することができ、抵抗率を減少させる。
【００１４】
表１はＤＣＳポリサイドでタングステンシリサイド層を形成するための望ましい技術段階を示すチャートである。表１は工程の流れ、チャンバの圧力（単位：Ｔｏｒｒ）及び多様な工程ガスの流量（単位：ｓｃｃｍ（standard cubic centimeters per minute））を詳細に示す。
【００１５】
【表１】
0003968222.tif 000002
【００１６】
項目は図１に示される流れで構成される。図１の参照符号は表１の項目と対応している。
まず、基板上にシリコン層を形成し、大気圧及び実温の工程チャンバで洗浄を実行する。ポンプダウンを実施することで、工程チャンバの気圧を例えば、１０-6ｍＴｏｒｒに設定する（Ｓ１０２段階）。工程チャンバを加熱することで、温度はＤＣＳ層を溶解させる十分な温度である６２０℃まで上昇する（Ｓ１０４段階）。
【００１７】
続いて、３００ｓｃｃｍの流量でモノ−シランを提供するプレ−フラッシュを実施する（Ｓ１０６段階）。この時、流量は流量調節機（ＭＦＣ：ｍａｓｓ  ｆｌｏｗ  ｃｏｎｔｒｏｌｌｅｒ）を使用して一定に維持する。そして、圧力は７ｍＴｏｒｒより低く維持され、望ましくは４０秒程度実施する。工程時間は生産性の向上のために短縮することができる。しかし、工程時間の短縮はモノ−シラン流量の増加に対応して補償されなければならない。
【００１８】
そして、ＤＣＳプレフラッシュを実施する（Ｓ１０８段階）。この時、圧力は１〜４ｍＴｏｒｒであり（例えば、１．２ｍＴｏｒｒ）、ＤＣＳの流量は１〜２００ｓｃｃｍであり（例えば、１００ｓｃｃｍ）、Ａｒの流量は０〜１０００ｓｃｃｍであり（例えば、５００ｓｃｃｍ）であり、ＷＦ6の流量は１〜３０ｓｃｃｍ（例えば、２ｓｃｃｍ）である。ＤＣＳプレフラッシュは後続するバルク積層でＤＣＳ層バルクが積層されることができるようにＤＣＳシードを形成するための工程である。ＤＣＳシードはシリコン層とＷＦ6層バルクとの間の力を供給する。
【００１９】
核を形成し（Ｓ１１０段階）、シリコン層と上部に形成されるＤＣＳ層バルクとの間には転移層として１００Åの厚さを有するシリコンの豊富な層が形成される。
核の形成は、シリコン層との境界面でタングステンシリサイド層の結晶の大きさを減少させ、シリコン層の低い表面抵抗を提供し、核層の上部に形成されるタングステンシリサイド層バルクを形成するための基盤を提供する。核の形成はＤＣＳを１０６ｓｃｃｍ程度の流量で、ＷＦ6を５．５ｓｃｃｍ程度の流量で提供し、１２秒間実施する。
【００２０】
核層の形成において、ジクロロシランタングステンシリサイド（ＤＣＳ−ＷＳｉX）のバルクの積層が実施される（Ｓ１１２段階）。この工程を実施することで、ゲート又はビットラインが所望の厚さで核層の上部に成長する。ＤＣＳ層バルクの結晶の大きさはＤＣＳ及びＷＦ6各々の流量の適切な調節で制御する。バルクの積層はＤＣＳを１８０ｓｃｃｍの流量で、ＷＦ6を１３ｓｃｃｍの流量で提供し、１分程度実施する。
【００２１】
続けて、ＤＣＳフラッシュを実施して以前の核及びバルクの積層による結果物として残留するＣｌ及びＦなどのような不純物を除去する（Ｓ１１４段階）。表１に示されるように、段階はＤＣＳの流量を１７５ｓｃｃｍに提供し、１０秒程度実施する。これによって、ＷＦ6は除去され、ＤＣＳのみ残る。ＤＣＳガスは不純物と反応して不純物を除去し、その結果ＤＣＳ層の抵抗率を向上させる。
【００２２】
ＤＣＳフラッシュを実施した後、モノシラン（ＳｉＨ4）ポストフラッシュを実施してタングステンとシリコン層との間で発生する応力を除去する（Ｓ１１６段階）。この時、モノシランポストフラッシュはＳｉＨ4を３００ｓｃｃｍの流量で提供し、３秒間実施する。一般的に、モノシランポストフラッシュの工程時間が延長される場合には層間応力が改善される。しかし、この工程はシリコン層にシリコンが注入される結果を招き、その結果異常成長の原因となる。そのため、異常成長によって後続工程での欠陥（例えば、亀裂又は曲がり）を生じることになる。そのため、本実施例ではこの工程をシリコン層の異常成長を実質的に避けることができる時間に制限し、例えば１０秒以下で制限する。他の方法としては、モノシランポストフラッシュの流量を減少させてシリコン層にシリコンが注入されることを実質的に防止する。
【００２３】
モノシランポストフラッシュを実施した後、ポンプダウンを通じて工程チャンバ内のガスを除去し、圧力を大気圧よりも低くする（Ｓ１１８段階）。そして、この工程が実施されたウェーハは後続工程のために移送される。
【００２４】
図２は本実施例に従う望ましい実施形態を示す流れ図である。上述したように、モノシランポストフラッシュを実施することで（Ｓ１１６段階）、シリコン層にシリコンが注入されて後続工程層の亀裂又は曲がりなどのような欠陥の原因に作用する異常成長が発生する。しかし、本実施例では、最初に形成するシリコン層の積層温度を制御することで、シリコン層へのシリコン注入による結果物でより大きな抵抗力を作ることができることを認知している。図２で言及したように、Ｓ２０２段階ではシリコン層を形成するための拡散工程での温度を５５０℃以下で制限することができる。５５０℃以下で形成されたシリコン層の構造は非結晶質であるが、反面に５５０℃以上の温度で形成されたシリコン層の構造は結晶質である。結晶質構造に比べて非結晶質構造は、モノシランポストフラッシュが実施されることでシリコンが注入されるのに起因して生じるシリコン層の異常成長に対し、より大きな抵抗力を有するようになる。そのため、本実施例では図２のＳ２０４段階を実施することで、シリコン層の結晶化を制限したり、又は回避するための制御温度（例えば、５３０℃）でシリコン層を形成する。続けて、Ｓ２０６段階によって酸化層を除去し、図１の工程に従ってタングステン−ＤＣＳ工程のためにシリコン層を準備する。
【００２５】
図３は本発明の他の実施例を示す流れ図である。本実施例では、第２核層をＤＣＳ層バルクの上部に形成してバルク層の上部の結晶構造を縮小させる。ＤＣＳポストフラッシュを実施した後（Ｓ１１４段階）、かつモノシランポストフラッシュを実施する以前に（Ｓ１１６段階）、Ｓ２０８段階を実施して第２核層を形成する。この工程は前述した第１核層を形成するための工程と類似である。このように、バルク層の結晶の大きさはバルク層の上部で減少される。そのため、Ｓ１１６段階でモノシランポストフラッシュを実施する場合、相対的に小さい結晶を有する核層の上部はシリコン層にシリコンが注入されることを阻止し、その結果、シリコン層の異常成長を緩和及び／又は阻止することができる。
【００２６】
【発明の効果】
以上で説明した方法により、高い温度でシリコン層を形成することができる。例えば、シリコンが結晶化される温度である５５０℃以上の温度でシリコン層を形成することができ、核層の上部の結晶が小さいため、モノシランポストフラッシュを実施して、シリコンが注入されることを防止することができる。
【００２７】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更可能である。
【図面の簡単な説明】
【図１】  本発明の一実施例による半導体薄膜の形成方法の流れを示す図であって、ＤＣＳ  ＷＳｉｘ層を形成する流れを示す図である。
【図２】  本発明の一実施例による半導体薄膜の形成方法の流れを示す図であって、シリコン層を形成する手順を示す図である。
【図３】  本発明の一実施例による半導体薄膜の形成方法の流れを示す図であって、核層上に長壁層を形成する手順を示す図である。
【図１】
0003968222.tif 000003
【図２】
0003968222.tif 000004
【図３】
0003968222.tif 000005