(57)【特許請求の範囲】
【請求項１】
１２Ｖの外部電圧を入力し、３．３Ｖと５Ｖの内部電圧を液晶モジュール駆動回路の他の部分に供給する電源供給部と；
所定の解像度モードに従った周波数のクロック信号を発生するクロック発生部と；
前記クロック信号を入力し、データイネーブル信号、垂直同期信号、水平同期信号、及びイネーブル信号を駆動信号として発生し、信号選択部、出力部を介して液晶モジュールに供給するための駆動信号発生部と；
所定のエージング動作モードに従い、前記駆動信号である、データイネーブル信号、垂直同期信号、水平同期信号、イネーブル信号の中、所定の信号を選択し、選択した駆動信号と前記クロック信号を、出力部を介して液晶モジュールに供給するための信号選択部と；
前記垂直同期信号と５Ｖの外部電圧を入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部と；
前記電源供給部からの５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧又は１２Ｖの外部電圧の実際の値を選択出力するための電源電圧選択部と；
前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する出力部と
を含むことを特徴とする液晶モジュール駆動回路。
【請求項２】
外部電圧と内部電圧が同時に印加される場合、外部電圧を優先的に選択し回路を保護するための回路保護部をさらに含むことを特徴とする請求項１記載の液晶モジュール駆動回路。
【請求項３】
前記回路保護部は、同時に１２Ｖの外部電圧と１２Ｖの内部電圧が印加される場合、これらのいずれか一つを選択するための第１保護部と；同時に５Ｖの外部電圧と５Ｖの内部電圧が印加される場合、このうち一つを選択する第２保護部とからなることを特徴とする請求項２記載の液晶モジュール駆動回路。
【請求項４】
前記電源供給部は、１２Ｖの外部電圧を入力し５Ｖの内部電圧を発生する第１発生部と；１２Ｖの外部電圧を入力し３．３Ｖの内部電圧を発生する第２発生部とからなることを特徴とする請求項１記載の液晶モジュール駆動回路。
【請求項５】
前記駆動信号発生部は、前記クロック発生部から発生されるクロック信号をカウンティングするためのカウンティング部と；前記カウンティング部の出力信号を入力してデータイネーブル信号を発生するためのデータイネーブル信号発生部と；前記カウンティング部の出力信号を入力して水平同期信号を発生するための水平同期信号発生部と；前記データイネーブル信号発生部から出力されるデータイネーブル信号を入力して垂直同期信号を発生するための垂直同期信号発生部と；前記垂直同期信号発生部から発生された垂直同期信号と前記データイネーブル信号発生部から発生されるデータイネーブル信号を入力してイネーブル信号を発生するイネーブル信号発生部と；前記電源供給部から印加される５Ｖの内部電源を安定化させ、前記データイネーブル信号発生部、垂直同期信号発生部及び水平同期信号発生部へ提供するための電源安定化部とを具備することを特徴とする請求項１記載の液晶モジュール駆動回路。
【請求項６】
前記信号選択部は、前記駆動信号発生部から発生された駆動信号と、前記クロック発生部からのクロック信号とを前記出力部へ伝達するための伝達部と；前記駆動信号の中から、液晶モジュールの所定のエージング動作モードに必要な信号が前記出力部へ伝達されるように選択するための選択部とを具備することを特徴とする請求項１記載の液晶モジュール駆動回路。
【請求項７】
前記電源電圧選択部は、前記電源供給部からの前記第３の所定の内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧か０Ｖかを前記出力部に提供するための第１選択部と；前記電源供給部からの前記第３の所定の内部電圧の実際の値が所定の閾値より大か小かに応じて、０Ｖか１２Ｖの外部電圧かを前記出力部に提供するための第２選択部とからなることを特徴とする請求項１記載の液晶モジュール駆動回路。
【請求項８】
前記第１選択部は、前記電源供給部からの５Ｖの内部電圧の印加を検出するインバータと；前記インバータの検出結果によって５Ｖの外部電圧を前記出力部に出力するための第１トランジスタと；前記第１トランジスタのベースとコレクタに５Ｖの外部電圧を各々印加するための第１及び第２抵抗とからなることを特徴とする請求項７記載の液晶モジュール駆動回路。
【請求項９】
前記第２選択部は、前記電源供給部からの５Ｖの内部電圧を分圧するための第３及び第４抵抗と；分圧された電圧によって１２Ｖの外部電圧を前記出力部に出力するための第２トランジスタとからなることを特徴とする請求項８記載の液晶モジュール駆動回路。
【請求項１０】
前記状態検出部は、前記垂直同期信号と５Ｖの内部電圧とを入力して正常動作状態を検出するＡＮＤゲートと；前記ＡＮＤゲートの出力によって、正常動作時には０Ｖの電圧を前記出力部に提供し、非正常動作時には１２Ｖの外部電圧を前記出力部に提供するためのトランジスタとからなることを特徴とする請求項１記載の液晶モジュール駆動回路。
【請求項１１】
前記クロック発生部は２５．１７５ＭＨｚ、４０ＭＨｚ、６５ＭＨｚのいずれか一つの周波数を有するクロック信号を発生することを特徴とする請求項１記載の液晶モジュール駆動回路。
【請求項１２】
１２Ｖの外部電圧を入力し、３．３Ｖと５Ｖの内部電圧を液晶モジュール駆動回路の他の部分に供給する電源供給部と；
ＳＶＧＡ解像度モードに従って、４０ＭＨｚのクロック信号ＣＬＫ及び反転クロック信号を発生するクロック発生部と；
前記クロック信号及び反転されたクロック信号を入力して８００ＣＬＫのデータイネーブル信号、６００Ｈの垂直同期信号及びイネーブル信号を駆動信号として発生し、信号選択部、出力部を介して液晶モジュールに供給するための駆動信号発生部と；
所定のエージング動作モードに従い、前記駆動信号である、データイネーブル信号、垂直同期信号、イネーブル信号の中、所定の信号を選択し、選択した駆動信号と前記クロック信号を、出力部を介して液晶モジュールに供給するための信号選択部と；
前記垂直同期信号と５Ｖの外部電圧を入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部と；
前記電源供給部からの５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧又は１２Ｖの外部電圧の実際の値を選択出力するための電源電圧選択部と；
エージング又はパネルテスト中に液晶パネル上にディスプレイされるパターンとして、黒パターン又は黒／白パターンを選択するためのパターン選択部と；
前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する出力部と
を含むことを特徴とする液晶モジュール駆動回路。
【請求項１３】
前記駆動信号発生部は、前記クロック発生部からのクロック信号をカウンティングするためのカウンティング部と；前記カウンティング部の出力信号を入力して前記８００ＣＬＫのデータイネーブル信号を発生するためのデータイネーブル信号発生部と；前記データイネーブル信号発生部から出力されるデータイネーブル信号を入力して前記６００Ｈの垂直同期信号を発生するための垂直同期信号発生部と；前記垂直同期信号発生部からの垂直同期信号及び前記データイネーブル信号発生部からのデータイネーブル信号を入力してイネーブル信号を発生するためのイネーブル信号発生部と；５Ｖの内部電源を前記データイネーブル信号発生部と垂直同期信号発生部に安定的に印加するための電源安定化部とを具備することを特徴とする請求項１２記載の液晶モジュール駆動回路。
【請求項１４】
前記駆動信号発生部の前記カウンティング部は、前記クロック発生部から反転クロック信号の立下りエッジでトリガされクロック信号をカウンティングし、第１から第１２の出力信号を発生する第１カウンタからなることを特徴とする請求項１３記載の液晶モジュール駆動回路。
【請求項１５】
前記データイネーブル信号発生部は、前記第１カウンタの第９出力を入力する第１ＮＡＮＤゲートと；前記第１カウンタの第６出力と第１１出力を入力する第２ＮＡＮＤゲートと；前記第１ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされる第１フリップフロップと；前記第２ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされ、その反転出力信号が前記第１カウンタのリセット信号に提供される第２フリップフロップと；前記第１及び第２フリップフロップの反転出力及び出力が各々プリセット信号及びクリア信号へ入力され、８００ＣＬＫのデータイネーブル信号を出力する第３フリップフロップとからなることを特徴とする請求項１４記載の液晶モジュール駆動回路。
【請求項１６】
前記垂直同期信号発生部は、前記データイネーブル信号発生部から発生される前記データイネーブル信号の立下りエッジでトリガされ、前記データイネーブル信号をカウンティングし第１から第１２の出力信号を発生するための第２カウンタと；前記第２カウンタの第３から第５の出力を入力する第３ＮＡＮＤゲートと；前記第２カウンタの第５出力及び第６出力を入力する第１ＡＮＤゲートと；前記第２カウンタの第７出力及び第１０出力を入力する第２ＡＮＤゲートと；前記第１及び第２ＡＮＤゲートの出力及び前記カウンタの第３出力を入力する第４ＮＡＮＤゲートと；前記データイネーブル信号発生部から発生されたデータイネーブル信号を反転させるためのインバータと；前記第３ＮＡＮＤゲートの出力を入力信号とし、反転されたデータイネーブル信号の立上りエッジでトリガされる第４フリップフロップと；前記第４ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされる第５フリップフロップと；前記第４フリップフロップの反転出力信号がプリセット信号として印加される第５フリップフロップの出力信号がクリア信号へ印加され、その出力信号として６００Ｈの垂直同期信号を出力する第６フリップフロップとからなることを特徴とする請求項１５記載の液晶モジュール駆動回路。
【請求項１７】
前記イネーブル信号発生部は、前記データイネーブル信号発生部からのデータイネーブル信号と、垂直同期信号発生部からの垂直同期信号とを入力し、イネーブル信号を発生するための第３ＡＮＤゲートから構成されることを特徴とする請求項１６記載の液晶モジュール駆動回路。
【請求項１８】
前記信号選択部は、前記駆動信号発生部からデータイネーブル信号、イネーブル信号、及び垂直同期信号と、クロック発生部からのクロック信号とを出力部へ伝達するための伝達部と；前記伝達部から印加されるイネーブル信号とクロック信号を選択して出力部に提供するための選択部とからなることを特徴とする請求項１２記載の液晶モジュール駆動回路。
【請求項１９】
前記伝達部は、前記駆動信号発生部から入力されるデータイネーブル信号、垂直同期信号、及びイネーブル信号を入力する出力バッファと；前記出力バッファからイネーブル信号と垂直同期信号、及びクロック発生部のクロック信号を前記出力部へ伝達するための保護用の多数のバッファとを具備することを特徴とする請求項１８記載の液晶モジュール駆動回路。
【請求項２０】
前記選択部は、前記伝達部へ印加されるイネーブル信号とクロック信号を選択するためのスイッチから構成されることを特徴とする請求項１９記載の液晶モジュール駆動回路。
【請求項２１】
前記パターン選択部は、黒／白パターンを選択するためのジャンパスイッチと；ジャンパスイッチにより選択された黒／白パターンの周期を調節するためのタイマーと；前記タイマーの出力を入力とし、前記データイネーブル信号の立上りエッジでトリガされパターンの周期をジャンパスイッチを介して前記出力部に出力するフリップフロップとからなることを特徴とする請求項１２記載の液晶モジュール駆動回路。
【請求項２２】
１２Ｖの外部電圧を入力し、３．３Ｖと５Ｖの内部電圧を液晶モジュール駆動回路の他の部分に供給する電源供給部と；
ＶＧＡ解像度モードに従って、２５．１７５ＭＨｚのクロック信号ＣＬＫ及び反転クロック信号を発生するクロック発生部と；
前記クロック信号及び反転されたクロック信号を入力して６４０ＣＬＫのデータイネーブル信号、４８０Ｈの垂直同期信号、水平同期信号、及びイネーブル信号を駆動信号として発生し、信号選択部、出力部を介して液晶モジュールに供給するための駆動信号発生部と；
前記駆動信号である、データイネーブル信号、垂直同期信号、水平同期信号、イネーブル信号の中、所定の駆動信号を液晶モジュールのエージング動作モードに従い選択し、選択した駆動信号と前記クロック信号を、出力部を介して液晶モジュールに供給するための信号選択部と；
前記垂直同期信号と５Ｖの外部電圧を入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部と；
前記電源供給部から５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧又は１２Ｖの外部電圧の実際の値を選択出力するための電源電圧選択部と；
前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する出力部と
を含むことを特徴とする液晶モジュール駆動回路。
【請求項２３】
前記駆動信号発生部は、前記クロック発生部からの反転クロック信号の立下りエッジでトリガされ前記クロック信号をカウンティングするためのカウンティング部と；前記カウンティング部の出力信号を入力して前記６４０ＣＬＫのデータイネーブル信号を発生するためのデータイネーブル信号発生部と；前記カウンティング部の出力信号を入力して水平同期信号を発生する水平同期信号発生部と；前記データイネーブル信号発生部から出力されるデータイネーブル信号を入力して前記４８０Ｈの垂直同期信号を発生するための垂直同期信号発生部と；前記垂直同期信号発生部からの垂直同期信号及び前記データイネーブル信号発生部からのデータイネーブル信号を入力してイネーブル信号を発生するためのイネーブル信号発生部と；５Ｖの内部電源を前記データイネーブル信号発生部、垂直同期信号発生部、及び水平同期信号発生部に安定的に印加するための電源安定化部とを具備することを特徴とする請求項２２記載の液晶モジュール駆動回路。
【請求項２４】
前記駆動信号発生部の前記カウンティング部は、前記クロック発生部から反転クロック信号の立下りエッジでトリガされ前記クロック信号をカウンティングし、第１から第１２の出力信号を発生する第１カウンタからなることを特徴とする請求項２３記載の液晶モジュール駆動回路。
【請求項２５】
前記データイネーブル信号発生部は、前記第１カウンタの第６出力と第８出力を入力する第１ＮＡＮＤゲートと；前記第１カウンタの第６出力、第９出力、及び第１０出力を入力する第２ＮＡＮＤゲートと；前記第１ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされる第１フリップフロップと；前記第２ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされ、その反転出力信号が前記第１カウンタのリセット信号に提供される第２フリップフロップと；前記第１及び第２フリップフロップの反転出力及び出力が各々プリセット信号及びクリア信号へ入力され、６４０ＣＬＫのデータイネーブル信号を出力する第３フリップフロップとからなることを特徴とする請求項２４記載の液晶モジュール駆動回路。
【請求項２６】
前記水平同期信号発生部は、前記第１カウンタの第６出力と第７出力を入力する第３ＮＡＮＤゲートと；前記第３ＮＡＮＤゲートの出力を入力とし、前記クロック信号の立上りエッジでトリガされる第４フリップフロップと；前記第４フリップフロップの出力と第２フリップフロップの出力を各々プリセット信号とクリア信号とし、その出力へ水平同期信号を発生する第５フリップフロップとからなることを特徴とする請求項２５記載の液晶モジュール駆動回路。
【請求項２７】
前記垂直同期信号発生部は、前記データイネーブル信号発生部から発生される前記データイネーブル信号の立下りエッジでトリガされ、前記データイネーブル信号をカウンティングし第１から第１２の出力信号を発生するための第２カウンタと；前記第２カウンタの第３出力、第４出力及び第１０出力を入力する第４ＮＡＮＤゲートと；前記第２カウンタの第３出力、第４出力及び第６出力を入力する第５ＮＡＮＤゲートと；前記データイネーブル信号発生部から発生されたデータイネーブル信号を反転させるためのインバータと；前記第２カウンタの第２出力を入力信号とし、反転されたデータイネーブル信号の立上りエッジでトリガされる第６フリップフロップと；前記第４ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされ、その反転出力信号を前記第２カウンタのクリア信号を提供する第７フリップフロップと；前記第６フリップフロップの反転出力信号がプリセット信号として印加され、第７フリップフロップの出力信号がクリア信号へ印加され、その出力信号として垂直同期信号を出力する第８フリップフロップと；前記第６ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされる第９フリップフロップと；前記第９フリップフロップの出力信号がプリセット信号として印加され、第７フリップフロップの出力信号がクリア信号へ印加される第１０フリップフロップとからなることを特徴とする請求項２６記載の液晶モジュール駆動回路。
【請求項２８】
前記イネーブル信号発生部は、前記データイネーブル信号発生部からのデータイネーブル信号と、垂直同期信号発生部からの第１０フリップフロップの出力信号とを入力し、イネーブル信号を発生するための第３ＡＮＤゲートから構成されることを特徴とする請求項２７記載の液晶モジュール駆動回路。
【請求項２９】
前記信号選択部は、前記駆動信号発生部からデータイネーブル信号、イネーブル信号、水平同期信号、及び垂直同期信号の中、液晶モジュールのエージング動作モードに従い垂直同期信号、水平同期信号及び／又はイネーブル信号を選択するための選択部と；前記選択部により駆動信号とクロック発生部からのクロック信号を出力部へ伝達するための伝達部とからなることを特徴とする請求項２７記載の液晶モジュール駆動回路。
【請求項３０】
１２Ｖの外部電圧を入力し、３．３Ｖと５Ｖの内部電圧を駆動回路の他の部分に供給する電源供給部と；
ＸＧＡ解像度モードに従って、６５ＭＨｚのクロック信号ＣＬＫ及び反転クロック信号を発生するクロック発生部と；
前記クロック信号及び反転されたクロック信号を入力して１０２４ＣＬＫのデータイネーブル信号、７６８Ｈの垂直同期信号、水平同期信号、及びイネーブル信号を駆動信号として発生し、信号選択部、出力部を介して液晶モジュールに供給するための駆動信号発生部と；
前記駆動信号である、データイネーブル信号、垂直同期信号、水平同期信号の中、所定の信号を液晶モジュールのエージング動作モードに従い選択し、選択した駆動信号と前記クロック信号を、出力部を介して液晶モジュールに供給するための信号選択部と；
前記垂直同期信号と５Ｖの外部電圧とを入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部と；
前記電源供給部から５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧又は１２Ｖの外部電圧の実際の値を選択出力するための電源電圧選択部と；
前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する出力部と
を含むことを特徴とする液晶モジュール駆動回路。
【請求項３１】
前記駆動信号発生部は、前記クロック発生部からの反転クロック信号の立下りエッジでトリガされ前記クロック信号をカウンティングするためのカウンティング部と；前記カウンティング部の出力信号を入力して前記１０２４ＣＬＫのデータイネーブル信号を発生するためのデータイネーブル信号発生部と；前記カウンティング部の出力信号を入力して水平同期信号を発生する水平同期信号発生部と；前記データイネーブル信号発生部から出力されるデータイネーブル信号を入力して前記７６８Ｈの垂直同期信号を発生するための垂直同期信号発生部と；前記垂直同期信号発生部からの垂直同期信号及び前記データイネーブル信号発生部からのデータイネーブル信号を入力してイネーブル信号を発生するためのイネーブル信号発生部と；５Ｖの内部電源を前記データイネーブル信号発生部、垂直同期信号発生部、及び垂直同期信号発生部に安定的に印加するための電源安定化部とを具備することを特徴とする請求項３０記載の液晶モジュール駆動回路。
【請求項３２】
前記駆動信号発生部の前記カウンティング部は、前記クロック発生部から反転クロック信号の立下りエッジでトリガされ前記クロック信号をカウンティングし、第１から第１２の出力信号を発生する第１カウンタからなることを特徴とする請求項３１記載の液晶モジュール駆動回路。
【請求項３３】
前記データイネーブル信号発生部は、前記第１カウンタの第６出力と第８出力を入力する第１ＮＡＮＤゲートと；前記第１カウンタの第６出力、第８出力、及び第１０出力を入力する第２ＮＡＮＤゲートと；前記第１ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされる第１フリップフロップと；前記第２ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされ、その反転出力信号が前記第１カウンタのリセット信号に提供される第２フリップフロップと；前記第１及び第２フリップフロップの出力が各々プリセット信号及びクリア信号へ入力され、６４０ＣＬＫのデータイネーブル信号を出力する第３フリップフロップとからなることを特徴とする請求項３２記載の液晶モジュール駆動回路。
【請求項３４】
前記水平同期信号発生部は、前記第１カウンタの第３出力と第７出力を入力する第３ＮＡＮＤゲートと；前記第３ＮＡＮＤゲートの出力を入力とし、前記クロック信号の立上りエッジでトリガされる第４フリップフロップと；前記第４フリップフロップの出力と第２フリップフロップの出力を各々プリセット信号とクリア信号とし、その出力へ水平同期信号を発生する第５フリップフロップとからなることを特徴とする請求項３３記載の液晶モジュール駆動回路。
【請求項３５】
前記垂直同期信号発生部は、前記データイネーブル信号発生部から発生される前記データイネーブル信号の立下りエッジでトリガされ、前記データイネーブル信号をカウンティングし第１から第１２の出力信号を発生するための第２カウンタと；前記第２カウンタの第２出力及び第３出力を入力する第４ＮＡＮＤゲートと；前記第２カウンタの第２出力及び第３出力を入力する第１ＡＮＤゲートと；前記第２カウンタの第６出力及び第９出力を入力する第２ＡＮＤゲートと；前記第１及び第２ＡＮＤゲートの出力と第１０出力を入力する第５ＮＡＮＤゲートと；前記第２カウンタの第２出力、第３出力及び第６出力を入力する第６ＮＡＮＤゲートと；前記データイネーブル信号発生部から発生されたデータイネーブル信号を反転させるためのインバータと；前記第４ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされる第６フリップフロップと；前記第５ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされ、その反転出力を第２カウンタの出力信号に提供する第７フリップフロップと；前記第６フリップフロップの反転出力信号がプリセット信号として印加され、第７フリップフロップの出力信号がクリア信号へ印加され、その出力信号として垂直同期信号を出力する第８フリップフロップと；前記第６ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされる第９フリップフロップと；前記第９フリップフロップの出力信号がプリセット信号として印加され、第７フリップフロップの出力信号がクリア信号へ印加される第１０フリップフロップとからなることを特徴とする請求項３４記載の液晶モジュール駆動回路。
【請求項３６】
前記イネーブル信号発生部は、前記データイネーブル信号発生部からのデータイネーブル信号と、垂直同期信号発生部からの第１０フリップフロップの出力信号とを入力し、イネーブル信号を発生するための第３ＡＮＤゲートから構成されることを特徴とする請求項３５記載の液晶モジュール駆動回路。
【請求項３７】
前記信号選択部は、前記駆動信号発生部からデータイネーブル信号、イネーブル信号、水平同期信号、及び垂直同期信号の中、所定の信号を液晶モジュールのエージング動作モードに従い選択するための選択部と；前記選択部により選択された駆動信号とクロック発生部からのクロック信号を出力部へ伝達するための伝達部とからなることを特徴とする請求項３０記載の液晶モジュール駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶モジュール駆動回路に係り、より具体的には各種の解像度モードで動作する液晶モジュールをテストするための信号を発生する液晶モジュール駆動回路に係り、特に、液晶モジュール（ＬＣＭ）の信頼性を測定するためのエージング（ＡＧＩＮＧ）テストとパネルテストの際、モジュールアセンブリインライン（ＩＮ−ＬＩＮＥ）で用いられるパターンディスプレイのための一連の駆動信号を発生する液晶モジュール駆動回路に関するものである。
【０００２】
【従来の技術】
一般に、従来の液晶モジュール駆動回路は、所定の解像度モード（具体的には、ＶＧＡ、ＳＶＧＡ、ＸＧＡなどの一つ）のＴＦＴＬＣＭのみが駆動できるように設計されている。従って、液晶モジュールの解像度モードが変更された場合には、その解像度モードに適した駆動回路をさらに設計、製作することになって経済的な費用負担が大きくなるという問題点があった。
【０００３】
従来の液晶モジュールは、エージングテスト時、テストパターンとして一つの黒パターンのみを液晶パネル上にディスプレイするように液晶モジュールを駆動させた。従来のエージングテスト用液晶モジュール駆動回路は、液晶モジュールのエージングテストの間に、固定された一つの黒パターンをディスプレイするための信号だけを発生し、液晶モジュールを駆動することにより、液晶パネル上に黒パターンだけディスプレイさせていた。
【０００４】
【発明が解決しようとする課題】
従って、従来のエージングテスト用液晶モジュール駆動回路は、液晶モジュールのエージングテストの間、液晶パネル上に黒又は白パターンを所定時間、例えば２〜３秒間隔でディスプレイするための信号を発生するのは不可能であった。
【０００５】
また、従来のエージングテスト用液晶モジュール駆動回路は、３．３Ｖの電源電圧を必要とする液晶モジュールに対して、３．３Ｖの電源電圧を供給するのは不可能であった。
【０００６】
本発明の目的は、液晶モジュールの解像度モードに関係なくエージングテスト用パターンディスプレイのための駆動信号を発生する液晶モジュール駆動回路を提供することにある。
本発明の他の目的は、イネーブルモード及び同期モードに適用できる液晶モジュール駆動回路を提供することにある。
本発明の更に他の目的は、３．３Ｖ又は５Ｖの電源電圧を液晶モジュールに供給できるエージングテスト用液晶モジュール駆動回路を提供することにある。
本発明の更に他の目的は、所定時間の間隔で黒及び白パターンを液晶パネル上にディスプレイできる駆動信号を発生する液晶モジュール駆動回路を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、本発明による液晶モジュール駆動回路は、１２Ｖの外部電圧を入力し、３．３Ｖと５Ｖの内部電圧を液晶モジュール駆動回路の他の部分に供給する電源供給部と；所定の解像度モードに従った周波数のクロック信号を発生するクロック発生部と；前記クロック信号を入力し、データイネーブル信号、垂直同期信号、水平同期信号、及びイネーブル信号を駆動信号として発生し、信号選択部、出力部を経て液晶モジュールに供給するための駆動信号発生部と；所定のエージング動作モードに従い、前記駆動信号である、データイネーブル信号、垂直同期信号、水平同期信号、イネーブル信号の中、所定の信号を選択し、選択した駆動信号と前記クロック信号を、出力部を介して液晶モジュールに供給するための信号選択部と；前記垂直同期信号と５Ｖの外部電圧を入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部と；前記電源供給部からの５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧または１２Ｖの外部電圧の実際の値を選択出力するための電源電圧選択部と；前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する出力部とを含む。
【０００８】
外部電圧と内部電圧が同時に印加される場合、外部電圧を選択して回路を保護するための回路保護部を更に含み、前記回路保護部は同時に１２Ｖの外部電圧と１２Ｖの内部電圧が印加される場合、このうち一つを選択するための第１保護部と；同時に５Ｖの外部電圧と５Ｖの内部電圧が印加される場合、このうち一つを選択する第２保護部とからなる。
【０００９】
前記クロック発生部は、２５．１７５ＭＨｚ、４０ＭＨｚ、６５ＭＨｚのいずれか一つの周波数を有するクロック信号を発生する。
【００１０】
前記電源供給部は、１２Ｖの外部電圧を入力して５Ｖの内部電圧を発生する第１発生部と、１２Ｖの外部電圧を入力して３．３Ｖの内部電圧を発生する第２発生部とからなる。
【００１１】
前記駆動信号発生部は前記クロック発生部から発生されるクロック信号をカウンティングするためのカウンティング部と；前記カウンティング部の出力信号を入力してデータイネーブル信号を発生するためのデータイネーブル信号発生部と；前記カウンティング部の出力信号を入力して水平同期信号を発生するための水平同期信号発生部と；前記データイネーブル信号発生部から出力されるデータイネーブル信号を入力して垂直同期信号を発生するための垂直同期信号発生部と；前記データイネーブル信号発生部から発生されるデータイネーブル信号を入力してイネーブル信号を発生するイネーブル信号発生部と；前記電源供給部から印加される５Ｖの内部電源を安定化させ、前記データイネーブル信号発生部、垂直同期信号発生部及び水平同期信号発生部へ提供するための電源安定化部とを具備する。
【００１２】
前記信号選択部は、前記駆動信号発生部から発生された駆動信号と前記クロック発生部からクロック信号を前記出力部へ伝達するための伝達部と；前記駆動信号の中から、液晶モジュールの所定のエージング動作モードに必要な信号が前記出力部へ伝達されるように選択するための選択部とを具備する。
【００１３】
前記電源電圧選択部は、電源供給部からの前記５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、前記５Ｖの外部電圧か０Ｖかを前記出力部に提供するための第１選択部と；電源供給部からの前記５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、０Ｖか前記１２Ｖの外部電圧かを前記出力部に提供するための第２選択部とからなる。前記第１選択部は、前記電源供給部から５Ｖの内部電圧の印加を検出するインバータと；前記インバータの検出結果によって５Ｖの外部電圧を前記出力部に出力するための第１トランジスタと；前記第１トランジスタのベースとコレクタに５Ｖの外部電圧を各々印加するための第１及び第２抵抗とからなる。前記第２選択部は、前記電源供給部からの５Ｖの内部電圧を分圧するための第３及び第４抵抗と；分圧された電圧によって１２Ｖの外部電圧を前記出力部に出力するための第２トランジスタとからなる。
【００１４】
前記状態検出部は、前記垂直同期信号と５Ｖの外部電圧とを入力して正常動作状態か否かを検出するＡＮＤゲートと；前記ＡＮＤゲートの出力によって、正常動作時には０Ｖの電圧を前記出力部に提供し、非正常動作時には１２Ｖの外部電圧を前記出力部に提供するためのトランジスタとからなる。
前記出力部は、前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する。
【００１５】
また、本発明による液晶モジュール駆動回路は、１２Ｖの外部電圧を入力し３．３Ｖと５Ｖの内部電圧を液晶モジュール駆動回路の他の部分に供給する電源供給部と；  ＳＶＧＡ解像度モードに従って、４０ＭＨｚのクロック信号ＣＬＫ及び反転クロック信号を発生するクロック発生部と；  前記クロック信号及び反転されたクロック信号を入力して８００ＣＬＫのデータイネーブル信号、６００Ｈの垂直同期信号及びイネーブル信号を駆動信号として発生し、信号選択部、出力部を経て液晶モジュールに供給するための駆動信号発生部と；  液晶モジュールの所定のエージング動作モードに従い、前記駆動信号である、データイネーブル信号、垂直同期信号、イネーブル信号の中、所定の信号を選択し、選択した信号と前記クロック信号を、出力部を介して液晶モジュールに供給するための信号選択部と；  前記垂直同期信号と５Ｖの外部電圧を入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部と；  前記電源供給部から５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧又は１２Ｖの外部電圧の実際の値を選択出力するための電源電圧選択部と；  エージング又はパネルテスト中に液晶パネル上にディスプレイされるパターンとして、黒パターン又は黒／白パターンを選択するためのパターン選択部と；  前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する出力部とを含む。
【００１６】
前記駆動信号発生部は、前記クロック発生部からのクロック信号をカウンティングするためのカウンティング部と；前記カウンティング部の出力信号を入力して前記８００ＣＬＫのデータイネーブル信号を発生するためのデータイネーブル信号発生部と；前記データイネーブル信号発生部から出力されるデータイネーブル信号を入力して前記６００Ｈの垂直同期信号を発生するための垂直同期信号発生部と；前記垂直同期信号発生部からの垂直同期信号及び前記データイネーブル信号発生部からのデータイネーブル信号を入力してイネーブル信号を発生するためのイネーブル信号発生部と；５Ｖの内部電源を前記データイネーブル信号発生部と垂直同期信号発生部に安定的に印加するための電源安定化部とを具備する。
【００１７】
前記カウンティング部は、前記クロック発生部から反転クロック信号の立下りエッジでトリガされクロック信号をカウンティングし、第１〜第１２出力信号を発生する第１カウンタからなる。
前記データイネーブル信号発生部は、前記第１カウンタの第９出力を入力する第１ＮＡＮＤゲートと；前記第１カウンタの第６出力と第１１出力を入力する第２ＮＡＮＤゲートと；前記第１ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされる第１フリップフロップと；前記第２ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされ、その出力信号が前記第１カウンタのリセット信号に提供される第２フリップフロップと；前記第１及び第２フリップフロップの反転出力及び出力が各々プリセット信号及びクリア信号へ入力され、８００ＣＬＫのデータイネーブル信号を出力する第３フリップフロップとからなる。
【００１８】
前記垂直同期信号発生部は、前記データイネーブル信号発生部から発生される前記データイネーブル信号の立下りエッジでトリガされ、前記データイネーブル信号をカウンティングし第１〜第１２出力信号を発生するための第２カウンタと；前記第２カウンタの第３〜第５出力を入力する第３ＮＡＮＤゲートと；前記第２カウンタの第５出力及び第６出力を入力する第１ＡＮＤゲートと；前記第２カウンタの第７出力及び第１０出力を入力する第２ＡＮＤゲートと；前記第１及び第２ＡＮＤゲートの出力及び前記カウンタの第３出力を入力する第４ＮＡＮＤゲートと；前記データイネーブル信号発生部から発生されたデータイネーブル信号を反転させるためのインバータと；前記第３ＮＡＮＤゲートの出力を入力信号とし、反転されたデータイネーブル信号の立上りエッジでトリガされる第４フリップフロップと；前記第４ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされ、その出力を第２カウンタのリセット信号に提供する第５フリップフロップと；前記第４フリップフロップの反転出力信号がプリセット信号として印加される第５フリップフロップの出力信号がクリア信号へ印加され、その出力信号として６００Ｈの垂直同期信号を出力する第６フリップフロップとからなる。
【００１９】
前記イネーブル信号発生部は、前記データイネーブル信号発生部からのデータイネーブル信号と、垂直同期信号発生部からの垂直同期信号とを入力し、イネーブル信号を発生するための第３ＡＮＤゲートからなる。
【００２０】
前記信号選択部は、前記駆動信号発生部からデータイネーブル信号、イネーブル信号、垂直同期信号、及びクロック発生部からのクロック信号を出力部へ伝達するための伝達部と；前記伝達部から印加されるイネーブル信号とクロック信号を選択して出力部に提供するための選択部とからなる。
前記伝達部は、前記駆動信号発生部から入力されるデータイネーブル信号、垂直同期信号、及びイネーブル信号を入力するための出力バッファと；前記出力バッファからイネーブル信号と垂直同期信号、及びクロック発生部のクロック信号を前記出力部へ伝達するための保護用の多数のバッファとを具備する。
前記選択部は、前記出力バッファから出力部へ印加されるイネーブル信号とクロック信号を選択するためのスイッチからなる。
また、前記パターン選択部は、黒／白パターンを選択するためのジャンパスイッチと；ジャンパスイッチにより選択された黒／白パターンの周期を調節するためのタイマーと；前記タイマーの出力を入力とし、前記データイネーブル信号の立上りエッジでパターンの周期をジャンパスイッチを介して前記出力部へ出力するフリップフロップとからなる。
【００２１】
また、本発明は、１２Ｖの外部電圧を入力し３．３Ｖと５Ｖの内部電圧を液晶モジュール駆動回路の他の部分に供給する電源供給部と；  ＶＧＡ解像度モードに従って、２５．１７５ＭＨｚのクロック信号ＣＬＫ及び反転クロック信号を発生するクロック発生部と；  前記クロック発生部のクロック信号及び反転されたクロック信号を入力して６４０ＣＬＫのデータイネーブル信号、４８０Ｈの垂直同期信号、水平同期信号、及びイネーブル信号を駆動信号として発生し、信号選択部、出力部を介して液晶モジュールに供給するための駆動信号発生部と；  液晶モジュールのエージング動作モードに従い、前記駆動信号である、データイネーブル信号、垂直同期信号、水平同期信号、イネーブル信号の中、所定の信号を選択し、選択した駆動信号と前記クロック信号を、出力部を介して液晶モジュールに供給するための信号選択部と；  前記垂直同期信号と５Ｖの外部電圧を入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部と；  前記電源供給部から５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧又は１２Ｖの外部電圧の実際の値を選択出力するための電源電圧選択部と；  前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する出力部とを含む。
【００２２】
本発明の液晶モジュール駆動回路において、前記駆動信号発生部は、前記クロック発生部からの反転クロック信号の立下りエッジでトリガされ前記クロック信号をカウンティングするためのカウンティング部と；前記カウンティング部の出力信号を入力して前記６４０ＣＬＫのデータイネーブル信号を発生するためのデータイネーブル信号発生部と；前記カウンティング部の出力信号を入力して水平同期信号を発生する水平同期信号発生部と；前記データイネーブル信号発生部から出力されるデータイネーブル信号を入力して前記４８０Ｈの垂直同期信号を発生するための垂直同期信号発生部と；前記垂直同期信号発生部からの垂直同期信号及び前記データイネーブル信号発生部からのデータイネーブル信号を入力してイネーブル信号を発生するためのイネーブル信号発生部と；５Ｖの内部電源を前記データイネーブル信号発生部、垂直同期信号発生部、及び垂直同期信号発生部に安定的に印加するための電源安定化部とを具備する。
【００２３】
前記カウンティング部は、前記クロック発生部から反転クロック信号の立下りエッジでトリガされ前記クロック信号をカウンティングし、第１〜第１２出力信号を発生する第１カウンタからなる。前記データイネーブル信号発生部は、前記第１カウンタの第６出力と第８出力を入力する第１ＮＡＮＤゲートと；前記第１カウンタの第６出力、第９出力、及び第１０出力を入力する第２ＮＡＮＤゲートと；前記第１ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされる第１フリップフロップと；前記第２ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされ、その反転出力信号が前記第１カウンタのリセット信号に提供される第２フリップフロップと；前記第１及び第２フリップフロップの反転出力及び出力が各々プリセット信号及びクリア信号へ入力され、６４０ＣＬＫのデータイネーブル信号を出力する第３フリップフロップとからなる。前記水平同期信号発生部は、前記第１カウンタの第６出力と第７出力を入力する第３ＮＡＮＤゲートと；前記第３ＮＡＮＤゲートの出力を入力とし、前記クロック信号の立上りエッジでトリガされる第４フリップフロップと；前記第４フリップフロップの出力と第２フリップフロップの出力を各々プリセット信号とクリア信号とし、その出力へ水平同期信号を発生する第５フリップフロップとからなる。
【００２４】
また、前記垂直同期信号発生部は、前記データイネーブル信号発生部から発生される前記データイネーブル信号の立下りエッジでトリガされ、前記データイネーブル信号をカウンティングし第１〜第１２出力信号を発生するための第２カウンタと；前記第２カウンタの第３出力、第４出力及び第１０出力を入力する第４ＮＡＮＤゲートと；前記第２カウンタの第３出力、第４出力及び第６出力を入力する第５ＮＡＮＤゲートと；前記データイネーブル信号発生部から発生されたデータイネーブル信号を反転させるためのインバータと；前記第２カウンタの第２出力を入力信号とし、反転されたデータイネーブル信号の立上りエッジでトリガされる第６フリップフロップと；前記第４ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされ、その反転出力信号を前記第２カウンタのリセット信号に提供する第７フリップフロップと；前記第６フリップフロップの反転出力信号がプリセット信号として印加され、第７フリップフロップの出力信号がクリア信号へ印加され、その出力信号として垂直同期信号を出力する第８フリップフロップと；前記第６ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされる第９フリップフロップと；前記第９フリップフロップの出力信号がプリセット信号として印加され、第７フリップフロップの出力信号がクリア信号へ印加される第１０フリップフロップとからなる。前記イネーブル信号発生部は、前記データイネーブル信号発生部からのデータイネーブル信号と、垂直同期信号発生部からの第１０フリップフロップの出力信号とを入力し、イネーブル信号を発生するための第３ＡＮＤゲートからなる。
【００２５】
本発明の液晶モジュール駆動回路において、前記信号選択部は、前記駆動信号発生部からのデータイネーブル信号、イネーブル信号、水平同期信号、垂直同期信号の中、液晶モジュールの所定のエージング動作モードに必要な信号を選択するための選択部と；前記選択部により選択された駆動信号とクロック発生部からのクロック信号を前記出力部へ伝達するための伝達部とからなる。
【００２６】
また、本発明は、１２Ｖの外部電圧を入力し３．３Ｖと５Ｖの内部電圧を駆動回路の他の部分に供給する電源供給部と；  ＸＧＡ解像度モードに従って、６５ＭＨｚのクロック信号ＣＬＫ及び反転クロック信号を発生するクロック発生部と；  前記クロック発生部のクロック信号及び反転されたクロック信号を入力して１０２４ＣＬＫのデータイネーブル信号、７６８Ｈの垂直同期信号、水平同期信号、及びイネーブル信号を駆動信号として発生し、信号選択部、出力部を介して液晶モジュールに供給するための駆動信号発生部と；  前記駆動信号である、データイネーブル信号、垂直同期信号、水平同期信号、イネーブル信号の中、所定の信号を液晶モジュールのエージング動作モードに従い選択し、選択した駆動信号と前記クロック信号を、出力部を介して液晶モジュールに供給するための信号選択部と；  前記垂直同期信号と５Ｖの外部電圧とを入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部と；  前記電源供給部から５Ｖの内部電圧の実際の値が所定の閾値より大か小かに応じて、５Ｖの外部電圧又は１２Ｖの外部電圧の実際の値を選択出力するための電源電圧選択部と；  前記選択された駆動信号、前記クロック信号、前記電源電圧選択部からの選択出力、及び前記状態検出信号を、液晶モジュールに、そのエージングまたはパネルテストを目的として供給する出力部とを含む。
【００２７】
本発明の液晶モジュール駆動回路において、前記駆動信号発生部は、前記クロック発生部からの反転クロック信号の立下りエッジでトリガされ前記クロック信号をカウンティングするためのカウンティング部と；前記カウンティング部の出力信号を入力して前記１０２４ＣＬＫのデータイネーブル信号を発生するためのデータイネーブル信号発生部と；前記カウンティング部の出力信号を入力して水平同期信号を発生する水平同期信号発生部と；前記データイネーブル信号発生部から出力されるデータイネーブル信号を入力して前記７６８Ｈの垂直同期信号を発生するための垂直同期信号発生部と；前記垂直同期信号発生部からの垂直同期信号及び前記データイネーブル信号発生部からのデータイネーブル信号を入力してイネーブル信号を発生するためのイネーブル信号発生部と；５Ｖの内部電源を前記データイネーブル信号発生部、水平同期信号発生部、及び垂直同期信号発生部に安定的に印加するための電源安定化部とを具備する。
【００２８】
前記カウンティング部は、前記クロック発生部から反転クロック信号の立下りエッジでトリガされ前記クロック信号をカウンティングし、第１〜第１２出力信号を発生する第１カウンタからなる。前記データイネーブル信号発生部は、前記第１カウンタの第６出力と第８出力を入力する第１ＮＡＮＤゲートと；前記第１カウンタの第６出力、第８出力、及び第１０出力を入力する第２ＮＡＮＤゲートと；前記第１ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされる第１フリップフロップと；前記第２ＮＡＮＤゲートの出力を入力とし、前記クロック発生部のクロック信号の立上りエッジでトリガされ、その反転出力信号が前記第１カウンタのリセット信号に提供される第２フリップフロップと；前記第１及び第２フリップフロップの反転出力及び出力が各々プリセット信号及びクリア信号へ入力され、６４０ＣＬＫのデータイネーブル信号を出力する第３フリップフロップとからなる。前記水平同期信号発生部は、前記第１カウンタの第３出力と第７出力を入力する第３ＮＡＮＤゲートと；前記第３ＮＡＮＤゲートの出力を入力とし、前記クロック信号の立上りエッジでトリガされる第４フリップフロップと；前記第４フリップフロップの出力と第２フリップフロップの出力を各々プリセット信号とクリア信号とし、その出力へ水平同期信号を発生する第５フリップフロップとからなる。
【００２９】
また、前記垂直同期信号発生部は、前記データイネーブル信号発生部から発生される前記データイネーブル信号の立下りエッジでトリガされ、前記データイネーブル信号をカウンティングし第１〜第１２出力信号を発生するための第２カウンタと；前記第２カウンタの第２出力及び第３出力を入力する第４ＮＡＮＤゲートと；前記第２カウンタの第２出力及び第３出力を入力する第１ＡＮＤゲートと；前記第２カウンタの第６出力及び第９出力を入力する第２ＡＮＤゲートと；前記第１及び第２ＡＮＤゲートの出力と第１０出力を入力する第５ＮＡＮＤゲートと；前記第２カウンタの第２出力、第３出力及び第６出力を入力する第６ＮＡＮＤゲートと；前記データイネーブル信号発生部から発生されたデータイネーブル信号を反転させるためのインバータと；前記第４ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされる第６フリップフロップと；前記第５ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされ、その出力を第２カウンタのリセット信号に提供する第７フリップフロップと；前記第６フリップフロップの反転出力信号がプリセット信号として印加され、第７フリップフロップの出力信号がクリア信号へ印加され、その出力信号として垂直同期信号を出力する第８フリップフロップと；前記第６ＮＡＮＤゲートの出力を入力信号とし、前記反転されたデータイネーブル信号の立上りエッジでトリガされる第９フリップフロップと；前記第９フリップフロップの出力信号がプリセット信号として印加され、第７フリップフロップの出力信号がクリア信号へ印加される第１０フリップフロップとからなる。前記イネーブル信号発生部は、前記データイネーブル信号発生部からのデータイネーブル信号と、垂直同期信号発生部からの第１０フリップフロップの出力信号とを入力し、イネーブル信号を発生するための第３ＡＮＤゲートからなる。
【００３０】
前記信号選択部は、前記駆動信号発生部からデータイネーブル信号、イネーブル信号、水平同期信号、垂直同期信号の中、液晶モジュールの所定のエージング動作モードに必要な信号を選択するための選択部と；前記選択部により選択された駆動信号とクロック発生部からのクロック信号を出力部へ伝達するための伝達部とからなる。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の形態を説明する。図１は、本発明のエージングテスト用液晶モジュール駆動回路のブロック図である。本発明の実施の形態によるエージングテスト用液晶モジュール駆動回路は、１２Ｖの外部電圧１２Ｂを入力し、３．３Ｖと５Ｖの内部電圧を駆動回路に発生する電源供給部１０と；所望の周波数のクロック信号ＣＬＫを発生するクロック発生部２０と；前記クロック信号発生部２０から発生されるクロック信号ＣＬＫを入力して駆動回路を駆動するための駆動信号、例えばデータイネーブル信号ＤＥ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ及びイネーブル信号ＥＮＡＢを発生するための駆動信号発生部３０とを含む。
【００３２】
液晶モジュール駆動回路は、前記駆動信号発生部３０からのデータイネーブル信号発生信号ＤＥ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、イネーブル信号ＥＮＡＢの中、所望の信号を選択して出力するための信号選択部４０と；前記垂直同期信号と５Ｖの外部電圧を入力し、液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部５０とを含む。
【００３３】
また、液晶モジュール用駆動回路は、電源供給部１０から発生された５Ｖの内部電圧の印加に従い、液晶モジュール駆動時には５Ｖの外部電圧５Ｂを出力し、パターンディスプレイ時には１２Ｖの外部電圧１２Ｂを選択するための電源電圧選択部６０と；インタフェース回路（図示せず）  とのインタフェースのために、電源電圧１２Ｂ、５Ｂ、５Ｖ、信号選択部４０を通じて選択された駆動信号、及び状態検出部５０から状態検出信号を出力するための出力部７０と；外部電圧と内部電圧が同時に印加される場合、外部電圧を選択して回路を保護するための回路保護部８０とを具備する。
【００３４】
電源供給部１０は、１２Ｖの外部電圧を入力して５Ｖの内部電圧を発生する第１発生部１１と；１２Ｖの外部電圧を入力して３．３Ｖの内部電圧を発生する第２発生部１２とからなる。
【００３５】
一般に、液晶モジュールは、６４０×４８０の解像度を有するＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）、８００×６００の解像度を有するＳＶＧＡ（Ｓｕｐｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）、１０２４×７６８の解像度を有するＸＧＡ（Ｅｘｔｅｎｄｅｄ  ＧｒａｐｈｉｃｓＡｒｒａｙ）などがある。
【００３６】
従って、クロック発生部２０では、液晶モジュールによって該当する周波数のクロック信号ＣＬＫを発生することになる。この時、ＶＧＡは２５．１７５ＭＨｚ、ＳＶＧＡは４０ＭＨｚ、ＸＧＡは６５ＭＨｚの周波数を有するクロック信号を発生することになる。
【００３７】
前記駆動信号発生部３０は、電源供給部１０から印加される５Ｖの内部電源を安定化させるための電源安定化部３１と；前記クロック発生部２０から発生されるクロック信号ＣＬＫをカウンティングするためのカウンティング部３２と；前記カウンティング部３２の出力信号を入力してデータイネーブル信号ＤＥを発生するためのデータイネーブル信号発生部３３と；前記カウンティング部３２の出力信号を入力して水平同期信号ＨＳＹＮＣを発生するための水平同期信号発生部３４と；前記データイネーブル信号発生部３３から出力されるデータイネーブル信号ＤＥを入力して垂直同期信号ＶＳＹＮＣを発生するための垂直同期信号発生部３５と；前記データイネーブル信号発生部３３から発生されるデータイネーブル信号ＤＥと垂直同期信号発生部の垂直同期信号を入力してイネーブル信号ＥＮＡＢを発生するイネーブル信号発生部３６とを具備する。
【００３８】
前記信号選択部４０は、モードに従い前記駆動信号発生部３０から印加される駆動信号中、所望の信号を選択するための選択部４１と；前記駆動信号発生部３０から印加される駆動信号中、前記選択部４１により選択された信号を伝達するための伝達部４２とからなる。
【００３９】
前記状態検出部５０は、垂直同期信号ＶＳＹＮＣと５Ｖの外部電圧を入力して正常状態を検出する。
【００４０】
前記電源電圧選択部６０は、前記駆動部から５Ｖの内部電圧の印加に従い、液晶モジュール駆動時には５Ｖの外部電圧を選択出力するための第１選択部６１と、パターンディスプレイ時には１２Ｖの外部電圧を選択出力する第２選択部６２とからなる。前記出力部７０は、駆動回路の出力信号をインタフェース回路（図示せず）に提供するためのコネクタから構成される。前記回路保護部８０は、同時に５Ｖの外部電圧と５Ｖの内部電圧が印加される場合、このうち一つを選択するための第１保護部８１と、同時に１２Ｖの外部電圧と１２Ｖの内部電圧が印加される場合、このうち一つを選択する第２保護部８２とからなる。
【００４１】
本発明による、上記の液晶モジュール駆動回路の動作を説明すれば次の通りである。電源供給部１０は、１２Ｖの外部電圧を入力し、第１発生部１１及び第２発生部１２を通じて５Ｖの内部電圧と３．３Ｖの内部電圧を各々発生し駆動回路に供給する。他方、クロック発生部２０は、所定の周波数を有するクロック信号ＣＬＫを前記駆動信号発生部３０と信号選択部４０に供給する。
【００４２】
クロック発生部２０から所定周波数のクロック信号ＣＬＫが印加されると、駆動信号発生部３０は、クロック信号ＣＬＫをカウンティング部３２を通じてカウンティングし、データイネーブル信号発生部３３と水平同期信号発生部３４は、カウンティング部３２の出力信号を入力し各々データイネーブル信号ＤＥと水平同期信号ＨＳＹＮＣを発生する。そして、垂直同期信号発生部３５は、前記データイネーブル信号発生部３３から発生されるデータイネーブル信号ＤＥを入力し垂直同期信号ＶＳＹＮＣを発生し、イネーブル信号発生部３６は、前記データイネーブル信号発生部３３のデータイネーブル信号ＤＥと垂直同期信号発生部３５の垂直同期信号ＶＳＹＮＣとを入力し、イネーブル信号ＥＮＡＢを発生する。この時、電源安定化部３１は、前記電源供給部１０から発生される５Ｖの内部電圧を安定化させ、前記データイネーブル信号発生部３３、水平同期信号発生部３４及び垂直同期信号発生部３５に提供する。
【００４３】
信号選択部４０は、前記駆動信号発生部３０から発生されたデータイネーブル信号ＤＥ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、イネーブル信号ＥＮＡＢの中、所望の信号を前記選択部４１を通じて選択し、伝達部４２を通じて、クロック発生部２０からのクロック信号ＣＬＫと共に前記出力部７０へ伝達する。
【００４４】
この時、状態検出部５０は、垂直同期信号発生部３５から発生された垂直同期信号ＶＳＹＮＣと５Ｖの外部電圧を入力し、駆動回路が正常に動作するかを検出して出力部７０に検出信号を提供する。又、電源電圧選択部６０は５Ｖの内部電圧が印加されると、＋５Ｖの外部電圧と０Ｖの電圧をそれぞれ各々第１及び第２選択部６１、６２を通じて出力部７０に提供し、５Ｖの内部電圧が印加されない場合には０Ｖと＋１２Ｖの外部電圧を出力部７０に提供する。
【００４５】
図２及び図３は本発明の一実施の形態によるＳＶＧＡ用液晶モジュール駆動回路の詳細図である。本発明の一実施の形態による液晶モジュール駆動回路は、８００×６００の解像度を有するＳＶＧＡ級液晶モジュールのエージングテストのための駆動回路として、４０ＭＨｚクロック信号ＣＬＫ、８００ＣＬＫのデータイネーブル信号ＤＥ、及び６００Ｈ（ＨＯＲＩＺＯＮＴＡＬ  ＰＥＲＩＯＤ）の垂直同期信号ＶＳＹＮＣ及びイネーブル信号ＥＮＡＢを発生することになる。
【００４６】
本発明の一実施の形態による液晶モジュール駆動回路は、１２Ｖの外部電圧１２Ｂを入力し、駆動回路に３．３Ｖと５Ｖの内部電源を発生する電源供給部１０と、４０ＭＨｚのクロック信号ＣＬＫ及び反転クロック信号／ＣＬＫを発生するクロック発生部２０と、前記クロック発生部２０からのクロック信号ＣＬＫを入力して駆動信号、即ち、データイネーブル信号ＤＥ、垂直同期信号ＶＳＹＮＣ及びイネーブル信号ＥＮＡＢを発生するための駆動信号発生部３０とを含む。
【００４７】
前記電源供給部１０は、図２を参照すれば、外部から印加される１２Ｖの電圧１２Ｂを入力して５Ｖの内部電圧を発生する、レギュレータＲＧ１１、コンデンサＣ１１−Ｃ１４及びダイオードＤ１１で構成された第１発生部１１と、外部から印加される１２Ｖの電圧１２Ｂを入力して３．３Ｖの内部電圧を発生する、レギュレータＲＧ１２、コンデンサＣ１５−Ｃ１８、及び抵抗Ｒ１１、Ｒ１２で構成された第２発生部１２とからなる。また、電源供給部１０は第１発生部１１から発生された５Ｖの内部電圧を選択的に駆動回路へ出力するためのコネクタＣＮ１を含む。
【００４８】
図３を参照すれば、前記クロック発生部２０は、前記電源供給部１０から発生された５Ｖの内部電圧を入力し、ＳＶＧＡ用クロック信号、即ち４０ＭＨｚのクロック信号ＣＬＫ及び反転クロック信号を発生するためのもので、５Ｖの内部電圧が印加される発振器ＯＳＣ２１と、反転クロック信号を発生する第１インバータＩＮ２１と、クロック信号を発生する第２インバータＩＮ２２とで構成される。
【００４９】
前記駆動信号発生部３０は、電源安定化部３１、カウンティング部３２、データイネーブル信号発生部３３、垂直同期信号発生部３５及びイネーブル信号発生部３６を具備する。前記電源安定化部３１は、前記データイネーブル信号発生手段３３と垂直同期信号発生手段３５に印加される５Ｖの内部電源を安定化させるためのもので、５Ｖの内部電圧と接地間に直列連結されたダイオードＤ３１とコンデンサＣ３１、前記ダイオードＤ３１に並列連結された抵抗Ｒ３１、及び前記ダイオードのアノードとコンデンサの一端に連結したインバータＩＮ３１、Ｎ３２からなる。前記カウンティング部３２は、前記クロック発生部２０から発生されるクロック信号ＣＬＫをカウンティングし、第１〜第１２出力Ｑ１−Ｑ１２を発生する第１の１２状態２進リップルカウンタＣＮＴ３１からなる。第１カウンタＣＮ３１はクロック発生部２０から印加される反転クロック信号／ＣＬＫの立下りエッジでトリガされ、クロック信号ＣＬＫをカウントする。
【００５０】
前記データイネーブル信号発生手段３３は、前記カウンタＣＮＴ３１の出力Ｑ１、Ｑ６、Ｑ９、Ｑ１１を入力し、８００ＣＬＫのデータイネーブル信号ＤＥを発生するためのもので、前記第１カウンタＣＮＴ３１の出力Ｑ９を入力する第１ＮＡＮＤゲートＮＡ３１と、前記第１カウンタＣＮＴ３１の出力Ｑ６、Ｑ１１を入力する第２ＮＡＮＤゲートＮＡ３２と、前記第１及び第２ＮＡＮＤゲートＮＡ３１、ＮＡ３２の出力を各々入力とし、前記クロック発生部２０のクロック信号ＣＬＫの立上りエッジでトリガされるＤフリップフロップＤＦ３１、ＤＦ３２と、前記ＤフリップフロップＤＦ３１、ＤＦ３２の出力がプリセット端子ＰＲ及びクリア端子ＣＬに各々印加され、出力段を通じて８００ＣＬＫのデータイネーブル信号ＤＥを出力するＤフリップフロップＤＦ３３とからなる。前記第１カウンタＣＮＴ３１は前記第２フリップフロップＤＦ２の反転出力信号によりリセットされる。
【００５１】
前記垂直同期信号発生部３５は、前記データイネーブル信号発生手段３０の出力信号である８００ＣＬＫのデータイネーブル信号ＤＥを入力して６００Ｈの垂直同期信号ＶＳＹＮＣを発生するためのもので、前記データイネーブル信号発生手段３２からのデータイネーブル信号ＤＥをカウンティングし、第１〜第１２出力Ｑ１−Ｑ１２を発生する第２の１２状態２進リップルカウンタＣＮＴ３２と、前記カウンタＣＮＴ３２の１２ビット出力Ｑ３−Ｑ５を入力する第３ＮＡＮＤゲートＮＡ３３と、前記カウンタＣＮＴ３２の出力Ｑ５、Ｑ６を入力する第１ＡＮＤゲートＡＮ３１と、前記カウンタＣＮＴ３２の出力Ｑ７、Ｑ１０を入力する第２ＡＮＤゲートＡＮ３２と、前記第１及び第２ＡＮＤゲートＡＮ３１、ＡＮ３２の出力及び前記カウンタＣＮＴ３２の出力Ｑ３を入力する第４ＮＡＮＤゲートＮＡ３４とを具備する。前記カウンタＣＮＴ３２は、データイネーブル信号発生部３３のデータイネーブル信号ＤＥの立下りエッジでトリガされ、データイネーブル信号ＤＥをカウントする。
【００５２】
また、垂直同期信号発生部３５は、前記第３ＮＡＮＤゲートＮＡ３３の出力を入力信号とし、インバータＩＮ３３を通じて反転されたデータイネーブル信号／ＤＥの立上りエッジで２８Ｈ信号を出力する第４ＤフリップフロップＤＦ３４と、前記第４ＮＡＮＤゲートＮＡ３４の出力を入力信号とし、前記インバータＩＮ４１を通じて反転されたデータイネーブル信号／ＤＥの立上りエッジでトリガされ、その反転出力を第２カウンタＣＮ３２のリセット信号ＲＳＴに出力する第５ＤフリップフロップＤＦ３５と、前記第４ＤフリップフロップＤＦ３４の出力信号がプリセット端子ＰＲに印加され、第５ＤフリップフロップＤＦ３５の出力信号がクリア端子ＣＬに印加され、６００Ｈの垂直同期信号ＶＳＹＮＣを出力する第６ＤフリップフロップＤＦ３６とからなる。
【００５３】
前記イネーブル信号発生部３６は、前記データイネーブル信号発生部３３からのデータイネーブル信号ＤＥと、垂直同期信号発生部３５からの垂直同期信号ＶＳＹＮＣとを入力し、イネーブル信号ＥＮＡＢを発生するための第３ＡＮＤゲートＡＮ３３からなる。
【００５４】
また、液晶モジュール駆動回路は、前記駆動信号発生部３０からデータイネーブル信号ＤＥ、垂直同期信号ＶＳＹＮＣ、及びイネーブル信号ＥＮＡＢと、前記クロック発生部２０からのクロック信号ＣＬＫとを入力し、モードに従い所望の信号を選択するための信号選択部４０と、前記信号選択部４０を通じて前記駆動信号発生部３０から印加される垂直同期信号ＶＳＹＮＣと５Ｖの内部電圧を入力して液晶モジュール駆動回路の他の部分が正常動作状態にあるか否かを検出するための状態検出信号として出力する状態検出部５０とを含む。
【００５５】
前記信号選択部４０は、前記駆動信号発生部３０からの駆動信号、即ちデータイネーブル信号ＤＥ、イネーブル信号ＥＮＡＢ及び垂直同期信号ＶＳＹＮＣと、前記クロック発生部２０からのクロック信号ＣＬＫとを伝達するための伝達部４２と、前記伝達部４２を通じて印加される駆動信号中のイネーブル信号ＥＮＡＢとクロック信号ＣＬＫを選択し、前記出力部７０に提供するための選択部４１とを具備する。
【００５６】
前記伝達部４２は、５Ｖの内部電圧と接地電圧が制御端子Ｇ１、Ｇ２に印加され、前記駆動信号発生部３０の垂直同期信号ＶＳＹＮＣ、データイネーブル信号ＤＥ及びイネーブル信号ＥＮＡＢを入力し前記制御信号Ｇ１、Ｇ２によって出力する３状出力バッファＯＢ４１で構成される。また、前記伝達部４２は、前記３状出力バッファＯＢ４１から提供される垂直同期信号ＶＳＹＮＣ、クロック信号ＣＬＫ及びイネーブル信号ＥＮＡＢを安定に出力するための三つのバッファＢＵ４１−ＢＵ４３を具備する。これらは逆流して入る過負荷の流入を防止し、３状態出力バッファＯＢ４１からの駆動信号を安定に出力されるようにする。
【００５７】
前記選択部４１は、前記３状態バッファＢＵ４１−ＢＵ４３から印加されるイネーブル信号ＥＮＡＢとクロック信号ＣＬＫを選択出力するためのスイッチＳＷ４１で構成される。
【００５８】
前記状態検出部５０は、前記信号選択部４０のバッファＢＵ４１から印加される垂直同期信号ＶＳＹＮＣと、前記電源供給部１０から発生される５Ｖの内部電圧とを入力するＡＮＤゲートＡＮ５１、ＡＮＤゲートＡＮ５１の出力により、正常動作時には０Ｖの電圧を、出力部７０を構成するコネクタＣＮ２の１２−ピンに印加し、正常状態動作でない場合には１２Ｖの外部電圧１２Ｂを印加するためのトランジスタＱ５１、抵抗Ｒ５１−  Ｒ５４及びコンデンサＣ５１で構成される。
【００５９】
また、液晶モジュール用駆動回路は、前記電源供給部１０からの５Ｖの内部電圧により、１２Ｖの外部電圧１２Ｂと５Ｖの外部電圧５Ｂのうち一つを選択出力するための電源電圧選択部６０と、同時に外部及び内部から電源電圧が印加される場合にこのうち一つを遮断して回路を保護するための回路保護部８０とを具備する。前記電源電圧選択部６０は、液晶モジュール駆動時に５Ｖの外部電圧５Ｂを選択出力するためのインバータＩＮ６１、抵抗Ｒ６１、Ｒ６２及びトランジスタＱ６１で構成された第１選択部６１と、パターンディスプレイ時に１２Ｖの外部電圧１２Ｂを選択出力する抵抗Ｒ６３−  Ｒ６５及びトランジスタＱ６２で構成された第２選択部６２とからなる。
前記回路保護部８０は、図２に示したように、コネクタＣＮ４を通じて１２Ｖの内部電圧とコネクタＣＮ５を通じて１２Ｖの外部電圧１２Ｂとが同時に印加される時１２Ｖの内部電圧を遮断して１２Ｖの外部電圧１２Ｂを出力するためのリレイＲＬ９１、比較器ＣＯＭ９１及びトランジスタＱ９１と多数の抵抗で構成された第１保護部８１と、５Ｖの内部電圧と５Ｖの外部電圧５Ｂとが同時に印加される時５Ｖの外部電源電圧５Ｂを出力するためのリレイＲＬ９２、比較器ＣＯＭ９２及びトランジスタＱ９２と多数の抵抗で構成された第２保護部８２とからなる。
【００６０】
また、本発明の一実施の形態による液晶モジュール用駆動回路は、黒パターン又は黒／白パターンを選択するためのパターン選択部９０を具備する。この時、パターンの周期を調節するためのタイマーＴＩＭ７１とフリップフロップＤＦ７１、及び黒パターン又は黒／白パターンのうち一つを選択するためのジャンパスイッチＪＰ１を具備する。
【００６１】
上記のような本発明の一実施の形態による液晶モジュール用駆動回路の動作を説明すれば次の通りである。
図２に示すように、１２Ｖの外部電圧１２Ｂが印加されると、電源供給部１０は、レギュレータＲＧ１１、ＲＧ１２を通じて５Ｖと３．３Ｖの内部電圧を発生して駆動回路に印加する。
次に図３に示すように、クロック発生部２０は、電源供給部１０から５Ｖの内部電圧を印加され発振器ＯＳＣ２１を通じて４０ＭＨｚのクロック信号ＣＬＫを発生する。クロック発生部２０から４０ＭＨｚのクロック信号ＣＬＫが印加されると、駆動信号発生部３０のカウンタＣＮＴ３１は前記クロック信号ＣＬＫをカウンティングし出力Ｑ１−Ｑ１２を発生する。
【００６２】
データイネーブル信号発生部３３では、前記カウンタＣＮＴ３１の出力Ｑ９を、ＮＡＮＤゲートＮＡ３１を通じてＤフリップフロップＤＦ３１の入力信号に入力し、前記クロック信号ＣＬＫの立上りエッジで２５６ＣＬＫの信号を出力する。
【００６３】
又、カウンタＣＮＴ３１の出力Ｑ６、Ｑ１１をＮＡＮＤゲートＮＡ３２と論理ＮＡＮＤし、ＮＡＮＤゲートＮＡ３２の出力信号をＤフリップフロップＤＦ３２の入力信号Ｄに入力し、前記クロック信号ＣＬＫの立上りエッジで１０５６ＣＬＫの信号を出力する。
【００６４】
続いて、ＤフリップフロップＤＦ３１からの反転出力信号をプリセット信号に入力し、ＤフリップフロップＤＦ３２の出力信号をクリア信号に入力するＤフリップフロップＤＦ３３を通じて８００ＣＬＫのデータイネーブル信号ＤＥを出力する。
【００６５】
前記垂直同期信号発生部３５は、前記８００ＣＬＫのデータイネーブル信号ＤＥをカウンタＣＮＴ３２を通じてカウンティングし、出力信号Ｑ１−Ｑ１２を発生する。
【００６６】
前記カウンタＣＮＴ３２の出力Ｑ３、Ｑ４、Ｑ５を入力するＮＡＮＤゲートＮＡ３３の出力信号をＤフリップフロップＤＦ３４の入力信号に入力し、前記データイネーブル信号ＤＥがインバータＩＮ３３を通じて反転されたデータイネーブル信号／ＤＥの立上りエッジで２８Ｈの信号を出力する。
【００６７】
また、前記カウンタＣＮＴ３２の出力Ｑ５とＱ６及びＱ７とＱ１１をＡＮＤゲートＡＮ３１、ＡＮ３２の入力とし、両ＡＮＤゲートＡＮ３１、ＡＮ３２の出力をＮＡＮＤゲートＮＡ３４を通じて論理ＮＡＮＤし、前記ＮＡＮＤゲートＮＡ３４の出力信号をＤフリップフロップＤＦ３５の入力信号Ｄに入力し、前記反転データイネーブル信号／ＤＥの立上りエッジで６２８Ｈの信号を出力する。
【００６８】
続いて、ＤフリップフロップＤＦ３４からの反転出力信号をプリセット信号に入力し、ＤフリップフロップＤＦ３５の出力信号をクリア信号に入力するＤフリップフロップＤＦ３６を通じて６００Ｈの垂直同期信号ＶＳＹＮＣを出力する。
【００６９】
一方、イネーブル信号発生部３６では、前記データイネーブル信号発生手段３２の出力信号である８００ＣＬＫのデータイネーブル信号ＤＥと、垂直同期信号発生手段３３の出力信号である６００Ｈの垂直同期信号ＶＳＹＮＣとを入力し、イネーブル信号ＥＮＡＢを出力する。
【００７０】
信号選択部４０は、前記駆動信号発生部３０から発生された垂直同期信号ＶＳＹＮＣを前記状態検出部５０に提供し、イネーブル信号ＥＮＡＢをスイッチＳＷ１を通じて選択して出力部７０に提供する。
【００７１】
一方、状態検出部５０は、垂直同期信号ＶＳＹＮＣと５Ｖの内部電圧とを入力し、駆動回路の正常動作状態を検出する。即ち、駆動回路が正常動作する場合には、ＡＮＤゲートＡＮ５１の出力により、トランジスタＱ５１がターンオンされロー状態（接地電圧）の信号がコネクタＣＮ２へ印加され次段のインタフェース回路（図示せず）に提供されるので、インタフェース回路では駆動回路が正常に動作していることが認識できる。反対に、駆動回路が正常状態ではない場合には、ＡＮＤゲートＡＮ５１の出力により、トランジスタＱ５１がターンオフされコネクタＣＮ２へ１２Ｖの外部電圧１２Ｂが印加されインタフェース回路に提供されるので、インタフェース回路では駆動回路が正常動作しないことが認識できる。
【００７２】
電源電圧選択部６０では、液晶モジュール駆動時には、電源供給部１０のスイッチング用コネクタＣＮ１により、電源供給部１０から５Ｖの内部電圧が印加され、トランジスタＱ６２はターンオンされトランジスタＱ６１はターンオフされる。これに伴い、コネクタＣＮ２に０Ｖの電圧と５Ｖの外部電圧５Ｂを提供することなる。
【００７３】
これと反対に、５Ｖの内部電圧が印加されないパターンディスプレイ時には、トランジスタＱ６１はターンオンされトランジスタＱ６２はターンオフされる。これに伴い、コネクタＣＮ２に１２Ｖの外部電圧１２Ｂと０Ｖの電圧を提供することになる。
【００７４】
本発明の液晶モジュール駆動回路では、図３に示すパターン選択部９０を通じて黒パターン又は黒／白パターンのうち一つを選択してディスプレイできる。ジャンパスイッチＪＰ１により黒／白パターンが選択される場合にはパターン選択部９０の出力がジャンパスイッチＪＰ１を通じてコネクタＣＮ２へ印加される。この時、黒／白パターンの周期はパターン選択部９０のタイマーＴＩＭ７１の周期によって変わる。
【００７５】
また、本発明の液晶モジュール駆動回路では、ジャンパスイッチＪＰ２を利用し５Ｖの外部電圧と３．３Ｖの電圧を選択してコネクタＣＮ２を通じてインタフェース回路に提供することが可能である。
【００７６】
図４は、本発明の他の実施の形態による６４０×４８０の解像度を有するＶＧＡ用液晶モジュールのエージングテストのための駆動回路であって、クロック発生部２０、駆動信号発生部３０、信号選択部４０、状態検出部５０、電源電圧選択部６０及び出力部７０の詳細図を示した。電源供給部１０、回路保護部８０の構成は図２と同じである。本発明のＶＧＡ用液晶モジュール駆動回路は、２５．１７５ＭＨｚのクロック信号ＣＬＫ、６４０ＣＬＫのデータイネーブル信号ＤＥ、４８０Ｈのイネーブル信号発生用第１垂直同期信号ＶＳ、第２垂直同期信号ＶＳＹＮＣ及びイネーブル信号ＥＮＡＢＬを発生することになる。
【００７７】
本発明のＶＧＡ用液晶モジュール駆動回路は、電源電圧発生部１０、液晶モジュールのモデルに従う周波数のクロックパルスを発生するソケットタイプのクロック信号発生部２０、駆動信号発生部３０、信号選択部４０、状態検出部５０、電源電圧選択部６０、出力部７０及び回路保護部８０を具備する。ＶＧＡ用液晶モジュール駆動回路において、クロック信号発生部２０、状態検出部５０、電源電圧選択部６０、出力部７０及び回路保護部８０の動作や構成はＳＶＧＡ用液晶モジュール駆動回路と同様である。
【００７８】
本発明の他の実施の形態によるＶＧＡ用液晶モジュール駆動回路において、信号選択部４０では、モードに従い前記駆動信号発生部３０から発生される駆動信号を選択するためのスイッチＳＷ４２を具備した選択部４１が、出力バッファＯＢ４１、ＢＵ４４−ＢＵ４６を具備した伝達部４２の前端に設けられる。
【００７９】
前記駆動信号発生部３０は、５Ｖの内部電圧を安定化させるための安定化手段３１と、前記クロック信号発生部２０から発生されるクロック信号をカウンティングするカウンティング部３２と、前記カウンティング部３２の出力を入力してデータイネーブル信号ＤＥを発生するデータイネーブル信号発生部３３と、前記カウンティング部３２の出力信号を入力して水平同期信号ＨＳＹＮＣを発生する水平同期信号発生部３４と、前記データイネーブル信号発生部３２のデータイネーブル信号ＤＥを入力して垂直同期信号ＶＳＹＮＣを発生する垂直同期信号発生部３５と、前記垂直同期信号発生部３５の第１垂直同期信号ＶＳとデータイネーブル信号ＤＥを入力してイネーブル信号ＥＮＡＢを発生するイネーブル信号発生部３６とを具備する。
【００８０】
上記のように、前記安定化手段３１は、ダイオードＤ３２、抵抗Ｒ３２、コンデンサＣ３２並びに第１及び第２インバータＩＮ３４、ＩＮ３５からなる。前記カウンティング部３２は１２状態２進リップルカウンタＣＮＴ３３からなる。
【００８１】
前記データイネーブル信号発生部３３は、前記カウンティング部３２のカウンタＣＮＴ３３の第６出力及び第８出力Ｑ６、Ｑ８を入力する第１ＮＡＮＤゲートＮＡ３５と、前記カウンティング部３２のカウンタＣＮＴ３３の第６出力、第９出力及び第１０出力Ｑ６、Ｑ９、Ｑ１０を入力する第２ＮＡＮＤゲートＮＡ３６と、前記第１ＮＡＮＤゲートＮＡ３５の出力信号を入力とし、前記クロック信号ＣＬＫの立上りエッジでトリガされる第１ＤフリップフロップＤＦ３７と、前記第２ＮＡＮＤゲートＮＡ３６の出力信号を入力とし、前記クロック信号ＣＬＫの立上りエッジでトリガされる第２ＤフリップフロップＤＦ３８と、前記第１フリップフロップＤＦ３７の反転出力／Ｑをプリセット信号ＰＲとし、前記第２フリップフロップＤＦ３８の反転出力／Ｑをクリア信号とし、出力にデータイネーブル信号ＤＥを発生する第３ＤフリップフロップＤＦ３９とからなる。
【００８２】
前記水平同期信号発生部３４は、前記カウンティング部３２のカウンタＣＮＴ３３の第６及び第７出力Ｑ６、Ｑ７を入力する第３ＮＡＮＤゲートＮＡ３７と、前記第３ＮＡＮＤゲートＮＡ３７の出力信号を入力とし、前記クロック信号ＣＬＫの立上りエッジでトリガされる第４ＤフリップフロップＤＦ４０と、前記第４ＤフリップフロップＤＦ４０の出力Ｑがプリセット信号ＰＲへ印加され、前記第２ＤフリップフロップＤＦ３８の出力Ｑがクリア信号ＣＬへ印加され、出力に水平同期信号ＨＳＹＮＣを発生する第５ＤフリップフロップＤＦ４１とからなる。
【００８３】
前記垂直同期信号発生部３５は、前記データイネーブル信号発生部３３からのデータイネーブル信号ＤＥの立下りエッジで前記データイネーブル信号ＤＥをカウンティングするカウンタＣＮＴ３４と、前記データイネーブル信号ＤＥを反転させるためのインバータＩＮ３６と、前記カウンタＣＮＴ３４の第３出力、第４出力及び第１０出力Ｑ３、Ｑ４、Ｑ１０を入力する第４ＮＡＮＤゲートＮＡ３８と、前記カウンタＣＮＴ３４の第３出力、第４出力及び第６出力Ｑ３、Ｑ４、Ｑ６を入力する第５ＮＡＮＤゲートＮＡ３９と、前記カウンタＣＮＴ３４の第２出力Ｑ２を入力とし、前記反転されたデータイネーブル信号／ＤＥをクロック信号とする第６ＤフリップフロップＤＦ４２と、前記ＮＡＮＤゲートＮＡ３８の出力を入力とし、反転されたデータイネーブル信号／ＤＥの立下りエッジでトリガされ、その反転出力を前記カウンタＣＮＴ３４のリセット信号ＲＳＴへ印加する第７ＤフリップフロップＤＦ４３と、前記ＮＡＮＤゲートＮＡ３９の出力を入力とし、反転されたデータイネーブル信号／ＤＥの立下りエッジでトリガされる第８ＤフリップフロップＤＦ４５と、前記第８フリップフロップＤＦ４５の反転出力をプリセット信号ＰＲとし、前記第７ＤフリップフロップＤＦ４３の出力をクリア信号ＣＬとし、イネーブル信号発生用４８０Ｈの第１垂直同期信号ＶＳを発生する第９ＤフリップフロップＤＦ４６と、前記第６ＤフリップフロップＤＦ４２の反転出力がプリセット信号ＰＲへ印加され、前記第７ＤフリップフロップＤＦ４３の出力をクリア信号ＣＬとし、出力に第２垂直同期信号ＶＳＹＮＣを発生する第１０ＤフリップフロップＤＦ４４とからなる。
【００８４】
前記イネーブル信号発生部３６は、前記垂直同期信号発生部３５の第９ＤフリップフロップＤＦ４６の出力と前記データイネーブル信号発生部３３のデータイネーブル信号ＤＥを入力して論理ＡＮＤし、論理ＡＮＤされた信号を複合同期信号であるイネーブル信号ＥＮＡＢとして発生するＡＮＤゲートＡＮ３２からなる。
【００８５】
上記のような構成を有するＶＧＡ用液晶モジュール駆動回路の動作を説明する。前記駆動信号発生部３０の２進リップルカウンタＣＮＴ３３は前記クロック信号ＣＬＫをカウンティングし第１〜第１２出力Ｑ１−Ｑ１２を発生する。
【００８６】
データイネーブル信号発生部３３の第１ＤフリップフロップＤＦ３７は、前記クロック信号ＣＬＫの立上りエッジでトリガされ、出力信号として１６０ＣＬＫの信号を発生する。第２ＤフリップフロップＤＦ３８は、前記クロック信号ＣＬＫの立上りエッジでトリガされ、出力信号として８００ＣＬＫの信号を発生する。第３ＤフリップフロップＤＦ３９は、６４０ＣＬＫのデータイネーブル信号ＤＥとして発生する。
【００８７】
水平同期信号発生部３４は、前記第４ＤフリップフロップＤＦ４０と前記第５ＤフリップフロップＤＦ４１を通じて７０４ＣＬＫの水平同期信号ＨＳＹＮＣを発生する。垂直同期信号発生部３５は、５２２Ｈの第２垂直同期信号ＶＳＹＮＣと４８０Ｈの第１垂直同期信号ＶＳを発生する。イネーブル信号発生部３６は、４８０Ｈの垂直同期信号ＶＳと６４０ＣＬＫのデータイネーブル信号ＤＥを入力してイネーブル信号ＥＮＡＢを発生する。
【００８８】
図５は、本発明の他の実施の形態による１０２４×７６８の解像度を有するデュアルタイプ（ｄｕａｌ  ｔｙｐｅ）  ＸＧＡ用液晶モジュールのエージングテストのための駆動回路であって、クロック発生部２０、駆動信号発生部３０、信号選択部４０、状態検出部５０、電源電圧選択部６０及び出力部７０の詳細図を示した。電源供給部１０及び回路保護部８０の構成は図２と同じである。本発明のＸＧＡ用液晶モジュール駆動回路は、６５ＭＨｚのクロック信号ＣＬＫ、５１２ＣＬＫのデータイネーブル信号ＤＥ、第１垂直同期信号ＶＳＹＮＣ、及びイネーブル信号発生用７６８Ｈの第２垂直同期信号ＶＳを発生することになる。
【００８９】
本発明のＸＧＡ用液晶モジュール駆動回路は、電源電圧発生部１０、液晶モジュールのモデルに従う周波数のクロックパルスを発生するソケットタイプのクロック信号発生部２０、駆動信号発生部３０、信号選択部４０、状態検出部５０、電源電圧選択部６０、出力部７０及び回路保護部８０を具備する。ＶＧＡ用液晶モジュール駆動回路において、クロック信号発生部２０、信号選択部４０、状態検出部５０、電源電圧選択部６０、出力部７０及び回路保護部８０の動作や構成はＳＶＧＡ用又はＶＧＡ用液晶モジュール駆動回路と同様である。
【００９０】
本発明の他の実施の形態によるＸＧＡ用液晶モジュール駆動回路において、前記駆動信号発生部３０は、５Ｖの内部電圧を安定化させるための安定化手段３１と、前記クロック信号発生部２０から発生されるクロック信号をカウンティングするカウンティング部３２と、前記カウンティング部３２の出力を入力してデータイネーブル信号ＤＥを発生するデータイネーブル信号発生部３３と、前記カウンティング部３２の出力信号を入力して水平同期信号ＨＳＹＮＣを発生する水平同期信号発生部３４と、前記データイネーブル信号発生部３２のデータイネーブル信号ＤＥを入力して垂直同期信号ＶＳＹＮＣを発生する垂直同期信号発生部３５と、前記垂直同期信号発生部３５の垂直同期信号ＶＳＹＮＣとデータイネーブル信号ＤＥを入力してイネーブル信号ＥＮＡＢを発生するイネーブル信号発生部３６とを具備する。
【００９１】
データイネーブル信号発生部３３は、前記カウンティング部３２のカウンタＣＮＴ３５の第６出力及び第８出力Ｑ６、Ｑ８を入力する第１ＮＡＮＤゲートＮＡ４０と、前記カウンティング部３２のカウンタＣＮＴ３５の第６出力、第８出力及び第１０出力Ｑ６、Ｑ８、Ｑ１０を入力する第２ＮＡＮＤゲートＮＡ４１と、前記第１ＮＡＮＤゲートＮＡ４０の出力信号を入力とし、前記クロック信号ＣＬＫの立上りエッジでトリガされる第１ＤフリップフロップＤＦ４７と、前記第２ＮＡＮＤゲートＮＡ４１の出力信号を入力とし、前記クロック信号ＣＬＫの立上りエッジでトリガされ、その反転出力をカウンタＣＮＴ３５のリセット信号ＲＳＴに発生する第２ＤフリップフロップＤＦ４８と、前記第１フリップフロップＤＦ４７の反転出力／Ｑをプリセット信号ＰＲとし、前記第２フリップフロップＤＦ４８の出力Ｑをクリア信号ＣＬとし、出力に５１２ＣＬＫのデータイネーブル信号ＤＥを発生する第３ＤフリップフロップＤＦ４９とからなる。
【００９２】
前記水平同期信号発生部３４は、前記カウンティング部３２のカウンタＣＮＴ３５の第３及び第７出力Ｑ３、Ｑ７を入力する第３ＮＡＮＤゲートＮＡ４２と、前記第３ＮＡＮＤゲートＮＡ４２の出力信号を入力とし、前記クロック信号ＣＬＫの立上りエッジでトリガされる第４ＤフリップフロップＤＦ５０と、前記第４ＤフリップフロップＤＦ５０の出力Ｑがプリセット信号ＰＲへ印加され、前記第２ＤフリップフロップＤＦ４８の出力Ｑがクリア信号ＣＬへ印加され、出力に６６４ＣＬＫの水平同期信号ＨＳＹＮＣを発生する第５ＤフリップフロップＤＦ５１とからなる。
【００９３】
前記垂直同期信号発生部３５は、前記データイネーブル信号発生部３３からのデータイネーブル信号ＤＥの立下りエッジで前記データイネーブル信号ＤＥをカウンティングするカウンタＣＮＴ３６と、前記データイネーブル信号ＤＥを反転させるためのインバータＩＮ３９と、前記カウンタＣＮＴ３６の第２出力及び第３出力Ｑ２、Ｑ３を入力する第４ＮＡＮＤゲートＮＡ４３と、前記カウンタＣＮＴ３６の第２出力及び第３出力Ｑ２、Ｑ３を入力する第１ＡＮＤゲートＡＮ３３と、前記カウンタＣＮＴ３６の第６出力及び第９出力Ｑ６、Ｑ９を入力する第２ＡＮＤゲートＡＮ３４と、前記第１及び第２ＡＮＤゲートＡＮ３３、ＡＮ３４の各出力と前記カウンタＣＮＴ３６の第１０出力Ｑ１０を入力する第５ＮＡＮＤゲートＮＡ４４と、前記第４ＮＡＮＤゲートＮＡ４３の出力を入力とし、反転されたデータイネーブル信号／ＤＥの立上りエッジでトリガされる第６ＤフリップフロップＤＦ５２と、前記第５ＮＡＮＤゲートＮＡ４４の出力を入力とし、反転されたデータイネーブル信号／ＤＥの立上りエッジでトリガされ、前記カウンタＣＮＴ３６のリセット信号ＲＳＴを反転出力信号として発生する第７ＤフリップフロップＤＦ５３と、前記第６ＤフリップフロップＤＦ５２の反転出力がプリセット信号ＰＲへ印加され、前記第７ＤフリップフロップＤＦ５３の出力をクリア信号ＣＬとし、出力に垂直同期信号ＶＳＹＮＣを発生する第８ＤフリップフロップＤＦ５４と、前記第６ＮＡＮＤゲートＮＡ４５の出力を入力とし、反転されたデータイネーブル信号／ＤＥの立上りエッジでトリガされる第９ＤフリップフロップＤＦ５５と、前記第９フリップフロップＤＦ５５の出力をプリセット信号ＰＲとし、前記第７ＤフリップフロップＤＦ５３の出力をクリア信号ＣＬとし、イネーブル信号発生用７６８Ｈの第２垂直同期信号ＶＳを発生する第１０ＤフリップフロップＤＦ５６とからなる。
【００９４】
前記イネーブル信号発生部３６は、前記垂直同期信号発生部３５の第１０ＤフリップフロップＤＦ５６の出力と前記データイネーブル信号発生部３３のデータイネーブル信号ＤＥを入力して論理ＡＮＤし、論理ＡＮＤされた信号をイネーブル信号ＥＮＡＢとして発生するＡＮＤゲートＡＮ３５からなる。
【００９５】
上記のような構成を有するデュアルタイプＸＧＡ用液晶モジュール駆動回路の動作を説明する。データイネーブル信号発生部の第１ＤフリップフロップＤＦ４７は２８８ＣＬＫの信号を発生する。第２ＤフリップフロップＤＦ４８は８００ＣＬＫの信号を発生する。第３ＤフリップフロップＤＦ４９は、第１ＤフリップフロップＤＦ３７の反転出力／Ｑと、第５ＤフリップフロップＤＦ３９の出力Ｑとをそれぞれプリセット信号ＰＲ及びクリア信号ＣＬに入力し、５１２ＣＬＫの信号をデータイネーブル信号ＤＥとして発生する。
【００９６】
水平同期信号発生部３４は第４ＤフリップフロップＤＦ５０と第５ＤフリップフロップＤＦ５１を通じて６６４ＣＬＫの水平同期信号ＨＳＹＮＣを発生する。
【００９７】
垂直同期信号発生部３５は、７９４Ｈの第２垂直同期信号ＶＳＹＮＣと７６８Ｈの第１垂直同期信号ＶＳを発生する。
【００９８】
また、前記第１０ＤフリップフロップＤＦ５６の垂直同期信号ＶＳＹＮＣと前記データイネーブル信号ＤＥは、イネーブル信号発生部３６のＡＮＤゲートＡＮ３５に印加され、ＡＮＤゲートＡＮ３５は両信号を論理ＡＮＤしてイネーブル信号ＥＮＡＢを発生する。
【００９９】
信号選択部４０は、同期動作モードで、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、及びクロック信号ＣＬＫを選択し、イネーブルモードで、複合同期信号用イネーブル信号ＥＮＡＢとクロック信号ＣＬＫを選択する。
【０１００】
【発明の効果】
上記したように本発明によれば、検査パターンを黒パターン又は黒／白パターンのうち一つを選択して使用できるので、使用者がエージングテストパターンの要求に対応し易くなる。また、同時に二つの電源が印加される場合、一つの電源だけを選択して印加することにより、回路を保護することができる。そして、データイネーブル信号とクロック信号のうち一つをスイッチの選択により選択可能する。さらに、外部電圧を入力して５Ｖと３．３Ｖの電圧を発生して所望の電圧を供給することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態による液晶モジュール駆動回路のブロック図である。
【図２】  本発明の実施の形態によるＳＶＧＡ用液晶モジュール駆動回路の詳細回路図である。
【図３】  本発明の実施の形態によるＳＶＧＡ用液晶モジュール駆動回路の詳細回路図である。
【図４】  本発明の他の実施の形態によるＶＧＡ用液晶モジュール駆動回路の詳細回路図である。
【図５】  本発明の他の実施の形態によるＸＧＡ用液晶モジュール駆動回路の詳細回路図である。
【符号の説明】
１０  電源供給部
２０  クロック発生部
３０  駆動信号発生部
４０  出力信号選択部
５０  状態検出部
６０  電源電圧選択部
７０  出力部
８０  回路保護部
９０  パターン選択部
３１  電源安定化部
３２  カウンティング部
３３  データイネーブル信号発生部
３４  水平同期信号発生部
３５  垂直同期信号発生部
３６  イネーブル信号発生手段
【図１】
0004020223.tif 000002
【図２】
0004020223.tif 000003
【図３】
0004020223.tif 000004
【図４】
0004020223.tif 000005
【図５】
0004020223.tif 000006