(57)【特許請求の範囲】
【請求項１】
静止画像内の所定のキャプチャ領域の画像データを、前記キャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする分割回路と、
前記静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有し、前記分割回路によって得られた第１乃至第ｎの前記分割領域のそれぞれの画像データの少なくとも一部を格納する記憶回路と、
前記記憶回路に記憶されている画像データを外部の装置に転送する転送回路と、
を有し、
前記分割回路は、１つの前記分割領域の画像データをキャプチャするとき、前記キャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の前記分割領域の画像データのみをキャプチャして前記記憶回路に格納し、
前記転送回路は、前記分割回路により、１走査線上の前記分割領域の画像データが前記記憶回路に格納されてから、当該走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、当該走査線上の前記キャプチャ対象の前記分割領域の画像データが前記記憶回路に格納され始めるまでの期間において、前記記憶回路に記憶されている画像データを前記外部の装置に転送する、
ことを特徴とする画像処理装置。
【請求項２】
前記静止画像の少なくとも一部の領域の画像データを前記キャプチャ領域の画像データとして抽出する抽出回路を更に有することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記抽出回路によって抽出される領域を指定する領域指定回路を更に有することを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記静止画像の画像データは、複数のフィールドによって構成されており、前記分割回路は、前記複数のフィールドのそれぞれを第１乃至第ｎの領域に分割することを特徴とする請求項１記載の画像処理装置。
【請求項５】
前記記憶回路は、前記分割回路によって得られた領域を構成する１本の走査線に対応する画像データを少なくとも格納する記憶容量を有しており、
前記転送回路は、前記記憶回路に記憶されている１本の走査線に対応する画像データを転送する、
ことを特徴とする請求項１記載の画像処理装置。
【請求項６】
前記転送回路のバスの転送能力をＴBUS（Ｂｙｔｅ／ｓ）、前記分割回路に対する前記静止画像の画像データの入力ピクセル数のレートをＰ（ｓ-1）、前記静止画像の１ピクセル当たりのデータ量をＢ（Ｂｙｔｅ）とし、第ｉ番目のフレームでの、水平方向のピクセル数がＷである前記キャプチャ領域において、前記分割領域の水平方向の先頭である第Ｓi番目のピクセルから当該分割領域の水平方向の終端である第Ｅi番目のピクセルまでの範囲をキャプチャする場合に、（（Ｅi−Ｓi＋１）÷Ｗ）＜（ＴBUS÷（Ｐ×Ｂ））となるようにＥiおよびＳiを設定したことを特徴とする請求項１記載の画像処理装置。
【請求項７】
分割部が、静止画像内の所定のキャプチャ領域の画像データを、前記キャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする分割ステップと、
記憶部が、前記静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有する記憶回路に、前記分割ステップによって得られた第１乃至第ｎの前記分割領域のそれぞれの画像データの少なくとも一部を格納する格納ステップと、
転送部が、前記記憶回路に記憶されている画像データを外部の装置に転送する転送ステップと、
を有し、
前記分割ステップでは、１つの前記分割領域の画像データをキャプチャするとき、前記キャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の前記分割領域の画像データのみをキャプチャして前記記憶回路に格納し、
前記転送ステップでは、前記分割ステップにより、１走査線上の前記分割領域の画像データが前記記憶回路に格納されてから、当該走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、当該走査線上の前記キャプチャ対象の前記分割領域の画像データが前記記憶回路に格納され始めるまでの期間において、前記記憶回路に記憶されている画像データを前記外部の装置に転送する、
ことを特徴とする画像処理方法。
【請求項８】
静止画像データを取得する画像取得装置と、前記画像取得装置によって取得された静止画像データに対して所定の処理を施す画像処理装置と、を有する画像処理システムにおいて、
前記画像取得装置は、
静止画像内の所定のキャプチャ領域の画像データを、前記キャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする分割回路と、
前記静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有し、前記分割回路によって得られた第１乃至第ｎの前記分割領域のそれぞれの画像データの少なくとも一部を格納する第１の記憶回路と、
前記第１の記憶回路に記憶されている画像データを前記画像処理装置に転送する転送回路と、を有し、
前記画像処理装置は、
前記転送回路によって転送されてきた画像データを受信する受信回路と、
前記静止画像の画像データを全て格納することが可能な記憶容量を有する第２の記憶回路と、
前記受信回路によって受信された画像データを、前記第２の記憶回路にその順番を必要に応じて入れ替えて格納し、もとの画像データに復元する復元回路と、を有し、
前記画像取得装置において、
前記分割回路は、１つの前記分割領域の画像データをキャプチャするとき、前記キャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の前記分割領域の画像データのみをキャプチャして前記第１の記憶回路に格納し、
前記転送回路は、前記分割回路により、１走査線上の前記分割領域の画像データが前記第１の記憶回路に格納されてから、当該走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、当該走査線上の前記キャプチャ対象の前記分割領域の画像データが前記第１の記憶回路に格納され始めるまでの期間において、前記第１の記憶回路に記憶されている画像データを前記画像処理装置に転送する、
ことを特徴とする画像処理システム。
【請求項９】
前記静止画像の画像データの少なくとも一部の領域を前記キャプチャ領域の画像データとして抽出する抽出回路を更に有することを特徴とする請求項８記載の画像処理システム。
【請求項１０】
前記静止画像の画像データは、複数のフィールドによって構成されており、前記分割回路は、前記複数のフィールドのそれぞれを第１乃至第ｎの領域に分割することを特徴とする請求項８記載の画像処理システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像処理装置、画像処理方法および画像処理システムに関し、特に、静止画像を取り込んで処理する画像処理装置、画像処理方法および画像処理システムに関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータの表示能力やＣＰＵ（Central Processing Unit）の処理能力が高まり、また、ハードディスクの容量も増えたことから、ビデオデッキなどの映像機器から、映像をデジタルデータとしてパーソナルコンピュータに取り込む拡張カード（いわゆるビデオキャプチャ装置）が普及しつつある。
【０００３】
【発明が解決しようとする課題】
ところで、このようなビデオキャプチャ装置を用いて、高精細度のディジタルビデオ信号をパーソナルコンピュータに取り込む際に問題となるのは、ビデオキャプチャ装置から画像データをメモリへ転送する際に必要なデータの転送能力である。
【０００４】
例えば、ハイビジョン信号の場合、毎秒７５Ｍピクセル程度のデータレートがあるため、１ピクセルのデータ量を２バイトとすると毎秒１５０Ｍバイト程度の転送能力が必要である。これに対して、パーソナルコンピュータ等のシステムの代表的なバスであるＰＣＩ（Peripheral Components Interconnect）バスの場合、３２ｂｉｔ幅で動作周波数３３ＭＨｚの場合の転送能力はピークでも毎秒１３２Ｍバイト程度であり、定常的には、この半分以下の能力しか得ることが出来ない。このため、多くのビデオキャプチャ装置では１フレーム分程度のバッファを用いてキャプチャした画像を一旦このバッファに格納し、そこからメモリへ転送する構成となっている。
【０００５】
しかし、例として挙げたハイビジョンの場合、画像のサイズは１９２０×１０８０ピクセルにもなる。
従って、１ピクセル当たり２バイトとしても４Ｍバイトのバッファが必要である。そのため、ビデオキャプチャ装置をＬＳＩ（Large Scale Integration）装置化する際にはバッファ用のＲＡＭ（Random Access Memory）を外付けすることが一般的だが、これにより、ＬＳＩの端子数が増大し、結果としてＬＳＩのコストが上昇するという問題が発生する。
【０００６】
また、１枚の画像を一度にバッファに格納するため、キャプチャすることが可能な画像のサイズはバッファ容量の制約を受けることになる。即ち、バスの転送能力が余っていてもバッファの容量を越えるサイズの画像をキャプチャすることが出来ないという問題点もあった。
【０００７】
本発明はこのような点に鑑みてなされたものであり、多大なバッファ容量を必要とせずどのようなサイズの画像データも取り込むことが可能な画像処理装置、画像処理方法および画像処理システムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような画像処理装置が提供される。この画像処理装置は、静止画像内の所定のキャプチャ領域の画像データを、前記キャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする分割回路１０ｂと、前記静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有し、前記分割回路１０ｂによって得られた第１乃至第ｎの前記分割領域のそれぞれの画像データの少なくとも一部を格納する記憶回路（第１の記憶回路１０ｃ）と、前記記憶回路（第１の記憶回路１０ｃ）に記憶されている画像データを外部の装置に転送する転送回路１０ｄと、を有し、前記分割回路１０ｂは、１つの前記分割領域の画像データをキャプチャするとき、前記キャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の前記分割領域の画像データのみをキャプチャして前記記憶回路（第１の記憶回路１０ｃ）に格納し、前記転送回路１０ｄは、前記分割回路１０ｂにより、１走査線上の前記分割領域の画像データが前記記憶回路（第１の記憶回路１０ｃ）に格納されてから、当該走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、当該走査線上の前記キャプチャ対象の前記分割領域の画像データが前記記憶回路（第１の記憶回路１０ｃ）に格納され始めるまでの期間において、前記記憶回路（第１の記憶回路１０ｃ）に記憶されている画像データを前記外部の装置に転送する、ことを特徴とする。
【０００９】
ここで、分割回路１０ｂは、静止画像内の所定のキャプチャ領域の画像データを、このキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする。記憶回路（第１の記憶回路１０ｃ）は、上記の静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有し、分割回路１０ｂによって得られた第１乃至第ｎの分割領域のそれぞれの画像データの少なくとも一部を格納する。転送回路１０ｄは、記憶回路（第１の記憶回路１０ｃ）に記憶されている画像データを外部の装置に転送する。また、分割回路１０ｂは、１つの分割領域の画像データをキャプチャするとき、上記のキャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の分割領域の画像データのみをキャプチャして記憶回路（第１の記憶回路１０ｃ）に格納する。そして、転送回路１０ｄは、分割回路１０ｂにより、１走査線上の分割領域の画像データが記憶回路（第１の記憶回路１０ｃ）に格納されてから、その走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、この走査線上のキャプチャ対象の分割領域の画像データが記憶回路（第１の記憶回路１０ｃ）に格納され始めるまでの期間において、記憶回路（第１の記憶回路１０ｃ）に記憶されている画像データを外部の装置に転送する。
【００１０】
また、本発明では上記課題を解決するために、分割部が、静止画像内の所定のキャプチャ領域の画像データを、前記キャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする分割ステップと、記憶部が、前記静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有する記憶回路に、前記分割ステップによって得られた第１乃至第ｎの前記分割領域のそれぞれの画像データの少なくとも一部を格納する格納ステップと、転送部が、前記記憶回路に記憶されている画像データを外部の装置に転送する転送ステップと、を有し、前記分割ステップでは、１つの前記分割領域の画像データをキャプチャするとき、前記キャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の前記分割領域の画像データのみをキャプチャして前記記憶回路に格納し、前記転送ステップでは、前記分割ステップにより、１走査線上の前記分割領域の画像データが前記記憶回路に格納されてから、当該走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、当該走査線上の前記キャプチャ対象の前記分割領域の画像データが前記記憶回路に格納され始めるまでの期間において、前記記憶回路に記憶されている画像データを前記外部の装置に転送する、ことを特徴とする画像処理方法が提供される。
【００１１】
ここで、分割ステップでは、静止画像内の所定のキャプチャ領域の画像データを、このキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする。格納ステップでは、上記の静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有する記憶回路に、分割ステップによって得られた第１乃至第ｎの分割領域のそれぞれの画像データの少なくとも一部を格納する。転送ステップでは、記憶回路に記憶されている画像データを外部の装置に転送する。また、分割ステップでは、１つの分割領域の画像データをキャプチャするとき、そのキャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の分割領域の画像データのみをキャプチャして記憶回路に格納する。そして、転送ステップでは、分割ステップにより、１走査線上の分割領域の画像データが記憶回路に格納されてから、その走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、この走査線上のキャプチャ対象の分割領域の画像データが記憶回路に格納され始めるまでの期間において、記憶回路に記憶されている画像データを外部の装置に転送する。
【００１２】
また、本発明では上記課題を解決するために、図１に示す、静止画像データを取得する画像取得装置１０と、前記画像取得装置１０によって取得された静止画像データに対して所定の処理を施す画像処理装置１１と、を有する画像処理システムにおいて、前記画像取得装置１０は、静止画像内の所定のキャプチャ領域の画像データを、前記キャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする分割回路１０ｂと、前記静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有し、前記分割回路１０ｂによって得られた第１乃至第ｎの前記分割領域のそれぞれの画像データの少なくとも一部を格納する第１の記憶回路１０ｃと、前記第１の記憶回路１０ｃに記憶されている画像データを前記画像処理装置１１に転送する転送回路１０ｄと、を有し、前記画像処理装置１１は、前記転送回路１０ｄによって転送されてきた画像データを受信する受信回路１１ａと、前記静止画像の画像データを全て格納することが可能な記憶容量を有する第２の記憶回路１１ｂと、前記受信回路１１ａによって受信された画像データを、前記第２の記憶回路１１ｂにその順番を必要に応じて入れ替えて格納し、もとの画像データに復元する復元回路１１ｃと、を有し、前記画像取得装置１０において、前記分割回路１０ｂは、１つの前記分割領域の画像データをキャプチャするとき、前記キャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の前記分割領域の画像データのみをキャプチャして前記第１の記憶回路１０ｃに格納し、前記転送回路１０ｄは、前記分割回路１０ｂにより、１走査線上の前記分割領域の画像データが前記第１の記憶回路１０ｃに格納されてから、当該走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、当該走査線上の前記キャプチャ対象の前記分割領域の画像データが前記第１の記憶回路１０ｃに格納され始めるまでの期間において、前記第１の記憶回路１０ｃに記憶されている画像データを前記画像処理装置１１に転送する、ことを特徴とする画像処理システムが提供される。
【００１３】
ここで、画像取得装置１０の分割回路１０ｂは、静止画像内の所定のキャプチャ領域の画像データを、このキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャする。第１の記憶回路１０ｃは、上記の静止画像の画像データを格納するために必要な記憶容量よりも少ない容量を有し、分割回路１０ｂによって得られた第１乃至第ｎの分割領域のそれぞれの画像データの少なくとも一部を格納する。転送回路１０ｄは、第１の記憶回路１０ｃに記憶されている画像データを画像処理装置１１に転送する。また、分割回路１０ｂは、１つの分割領域の画像データをキャプチャするとき、キャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の分割領域の画像データのみをキャプチャして第１の記憶回路１０ｃに格納する。そして、転送回路１０ｄは、分割回路１０ｂにより、１走査線上の分割領域の画像データが第１の記憶回路１０ｃに格納されてから、その走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、この走査線上のキャプチャ対象の分割領域の画像データが第１の記憶回路１０ｃに格納され始めるまでの期間において、第１の記憶回路１０ｃに記憶されている画像データを画像処理装置１１に転送する。一方、画像処理装置１１の受信回路１１ａは、転送回路１０ｄによって転送されてきた画像データを受信する。第２の記憶回路１１ｂは、上記の静止画像の画像データを全て格納することが可能な記憶容量を有する。復元回路１１ｃは、受信回路１１ａによって受信された画像データを、第２の記憶回路１１ｂにその順番を必要に応じて入れ替えて格納し、もとの画像データに復元する。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明するための原理図である。この図に示すように、本発明の画像処理システムは、画像取得装置１０および画像処理装置１１によって構成されている。
【００１５】
ここで、画像取得装置１０は、抽出回路１０ａ、分割回路１０ｂ、第１の記憶回路１０ｃおよび転送回路１０ｄによって構成されており、静止画像信号（例えば、ディジタルビデオ信号）を入力し、これをキャプチャ（取得）し、分割画像データとして画像処理装置１１に供給する。
【００１６】
ここで、抽出回路１０ａは、入力された静止画像信号を静止画像データに変換するとともに、静止画像データの少なくとも一部の領域を抽出する。
分割回路１０ｂは、抽出回路１０ａによって抽出された一部の領域を第１乃至第ｎの部分領域に分割する。
【００１７】
第１の記憶回路１０ｃは、静止画像信号に含まれる静止画像全体を格納するために必要な記憶容量よりも少ない容量を有し、分割回路１０ｂによって得られた第１乃至第ｎの領域の画像の少なくとも一部を格納する。
【００１８】
転送回路１０ｄは、第１の記憶回路１０ｃに記憶されている画像データを画像処理装置１１に転送する。
次に、画像処理装置１１は、受信回路１１ａ、復元回路１１ｃおよび第２の記憶回路１１ｂによって構成され、画像取得装置１０によって取得された画像に対して所定の処理を施して出力する。なおこの図の例では、画像処理装置１１は、分割静止画像データを再編成して出力する処理を実行する。
【００１９】
ここで、受信回路１１ａは、転送回路１０ｄによって転送されてきた画像データを受信する。
第２の記憶回路１１ｂは、画像取得装置１０に入力される１フレーム（１または２以上のフィールドから構成される）分の画像データを全て格納することができる記憶容量を有している。
【００２０】
復元回路１１ｃは、受信回路１１ａによって受信された画像データを第２の記憶回路１１ｂにその順番を必要に応じて入れ替えて格納し、もとの画像データに復元させる。
【００２１】
次に、以上の原理図の動作について説明する。
先ず、図２に示す、領域Ａ０を有する画像信号が入力されたとすると、画像取得装置１０の抽出回路１０ａは、領域Ａ０を有する画像信号を対応する画像データに変換する。また、抽出回路１０ａは、領域Ａ０の画像データから、所定の方法（例えば、図示せぬ制御装置の指示）によって指定された、キャプチャの対象となる領域（以下、キャプチャ領域と称する）Ａ１を抽出し、分割回路１０ｂに供給する。なお、本明細書において、「領域の抽出」には、全領域を抽出すること（即ち、Ａ０＝Ａ１）も含むこととする。
【００２２】
分割回路１０ｂは、領域Ａ１を更に複数の領域に分割する。この例では、例えば、図２に示すように、領域Ａ１を領域＃１〜＃５の５つの領域（以下、分割領域と称する）に分割する。なお、静止画像信号は、同一のフレーム信号が繰り返される信号であるので、分割回路１０ｂは、１フレームの画像から１つの分割領域を抽出し、第１の記憶回路１０ｃに供給する。分割領域の抽出の順番は、例えば、図２の場合では、分割領域＃１〜＃５の順番でもよいし、これ以外の順番でもよい。
【００２３】
第１の記憶回路１０ｃは、領域Ａ０を有する静止画像を全て格納するために必要な記憶容量よりも少ない容量を有し、分割回路１０ｂによって得られた第１乃至第ｎの領域の画像の少なくとも一部を格納する。具体的には、第１の記憶回路１０ｃは、各分割領域＃１〜＃５のそれぞれに含まれている走査線の１本を少なくとも格納可能な記憶容量を有しており、分割回路１０ｂから供給される画像データを格納する。
【００２４】
転送回路１０ｄは、第１の記憶回路１０ｃに格納されている各分割領域に含まれている１本の走査線に対応する画像データを、前記分割回路１０ｂによる画像データの格納が完了してから次の画像データの格納が開始されるまでの時間を利用して転送する。
【００２５】
画像処理装置１１では、画像取得装置１０の転送回路１０ｄによって転送された分割画像データが受信回路１１ａによって受信される。
復元回路１１ｃは、受信回路１１ａによって受信された分割画像の順序を並べ替えて第２の記憶回路１１ｂに格納することにより、もとの画像を復元する。例えば、画像取得装置１０からは、分割領域＃１，＃２，＃３，＃４，＃５の順番に分割画像が転送されるが、もとの画像に復元させるためには、走査線が連続するようにメモリ上の領域に格納される必要があることから、そのような配置になるように復元回路１１ｃが適宜配列を入れ替えて第２の記憶回路１１ｂに格納する。
【００２６】
第２の記憶回路１１ｂは、復元回路１１ｃによって並べ替えがなされた画像データを静止画像データとして出力する。
以上に説明したように、本発明の画像処理システムによれば、静止画像データを複数の領域に分割し、分割領域単位で転送するようにしたので、画像取得装置１０が有する第１の記憶回路１０ｃが有すべき記憶容量を、静止画全体の記憶に必要な容量よりも少ない容量まで縮減することができる。
【００２７】
また、静止画像データの解像度が高く、データ量が多い場合であっても、第１の記憶回路１０ｃに記憶可能なデータ量を基本単位として、データの転送を繰り返せば、解像度に拘わらず、画像をキャプチャすることができる。
【００２８】
次に、本発明の実施の形態について説明する。
図３は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明の画像処理システムは、ホストプロセッサ（画像処理装置）３０およびビデオキャプチャ装置（画像取得装置）４０によって構成されている。
【００２９】
なお、この実施の形態では、説明の都合上、ホストプロセッサ３０とビデオキャプチャ装置４０を独立の構成としたが、例えば、両者が１個のＬＳＩ中に一緒に実装されているような形態も取り得るものとする。
【００３０】
ここで、ホストプロセッサ３０は、ＣＰＵ３０ａ、ＤＭＡＣ（Direct Memory Access Controller）３０ｃおよびメモリ３０ｄによって構成されており、ビデオキャプチャ装置４０の制御を行うとともに、ビデオキャプチャ装置４０によって取得された画像を受信して、他の装置（例えば、パーソナルコンピュータ等）に供給する。
【００３１】
ここで、ＣＰＵ３０ａはメモリ３０ｄに格納されたプログラムに基づいてビデオキャプチャ装置４０の制御を行う。また、ビデオキャプチャ装置４０からの割込み要求を受けつけ、対応する処理を実行する。
【００３２】
ＤＭＡＣ３０ｃは、ビデオキャプチャ装置４０からのＤＭＡ転送要求に基づいて、ビデオキャプチャ装置４０が取り込んだ画像データをメモリ３０ｄへ転送する役割を果たす。
【００３３】
メモリ３０ｄは、ＣＰＵ３０ａが実行するプログラムを保持しているとともに、ビデオキャプチャ装置４０によって取得された画像データを収容するバッファ領域等が置かれる。
【００３４】
図４は、ビデオキャプチャ装置４０の詳細な構成例を示す図である。
この図に示すように、ビデオキャプチャ装置４０は、フィールド判定＆タイミング生成部４１、制御部４２、パック部４３、ＦＩＦＯ（First In First Out）バッファ４４、バスＩ／Ｆ４５によって構成されており、入力されたディジタルビデオ信号を取り込んで対応する画像データに変換するとともに、必要な部分を抽出してホストプロセッサ３０に送り出す役割を備えており、本発明の中心的な部分である。
【００３５】
ここで、フィールド判定＆タイミング生成部４１は、インタレースモードのディジタルビデオ信号が入力された場合には、トップフィールドからキャプチャを開始する必要があるので、水平同期信号と垂直同期信号の位置関係からトップフィールドを判定し、制御部４２に通知する。
【００３６】
制御部４２は、ホストプロセッサ３０からの要求に応じてビデオキャプチャ装置４０の各部を制御するとともに、ホストプロセッサ３０に対して割り込み要求やＤＭＡ転送要求を通知する。なお、制御部４２は、コントロールレジスタ４２ａ、ＲＤＴＳ４２ｂ、ＲＳＥＰ４２ｃおよびＲＳＳＰ４２ｄを有しており、これらのレジスタを介して画像を取り込む際の制御情報等をホストプロセッサ３０との間で受け渡しする。
【００３７】
ここで、コントロールレジスタ４２ａは、画像取り込み動作の開始もしくは停止の要求を示すコマンドまたは制御の割り込みの要求を示すコマンド等の情報をホストプロセッサ３０との間で授受するためのレジスタである。ＲＤＴＳ４２ｂは、ＦＩＦＯバッファ４４にどれだけの量のデータがたまった時にＤＭＡ転送要求を発生するかを指定する情報をホストプロセッサ３０との間で授受するためのレジスタである。ＲＳＳＰ４２ｄおよびＲＳＥＰ４２ｃは、それぞれ２個のレジスタから構成されており、フレーム内のどの領域をキャプチャするかを指定する情報をホストプロセッサ３０との間で授受するためのレジスタである。
【００３８】
パック部４３は、ディジタルビデオ信号をバス３１の幅に合わせて再構成（パッキング）し、ＦＩＦＯバッファ４４に供給する。即ち、本実施の形態のビデオキャプチャ装置４０では、１ピクセル当たりのデータ量が１６ｂｉｔのモードと２４ｂｉｔのモードの２種類のモードを有しており、また、バス３１は転送ビット幅が３２ｂｉｔであるため、転送単位の変更を行う必要があるためである。
【００３９】
ＦＩＦＯバッファ４４は、取り込んだ画像データを一時的に貯めておくためのバッファである。なお、ＲＤＴＳ４２ｂに格納されている情報によって示される量のデータがＦＩＦＯバッファ４４に蓄積された場合には、制御部４２はホストプロセッサ３０にＤＭＡ転送要求を通知し、取り込んだ画像データの引き取りを外部に対して要求する。
【００４０】
バスＩ／Ｆ部４５は、ＣＰＵ３０ａが制御レジスタ群にアクセスするため、または取得したデータをＤＭＡＣ３０ｃが読み出してメモリ３０ｄへ転送するためのインターフェースである。
【００４１】
次に、以上の実施の形態の動作について説明する。
（１）プログレッシブ方式の画像の取り込み動作
先ず、プログレッシブ方式の画像の取り込み動作について説明する。
【００４２】
図示せぬパーソナルコンピュータ等から画像のキャプチャの要求がなされたとすると、ＣＰＵ３０ａは、キャプチャの対象となる領域（キャプチャ領域）を、ＦＩＦＯバッファ４４の記憶容量に応じて、複数の短冊状の領域（分割領域）に分割する。例えば、走査線のデータ量がＸ１であり、ＦＩＦＯバッファ４４に格納可能なデータ量がＸ２である場合には、ＩＮＴ（Ｘ１／Ｘ２）（但し、ＩＮＴは小数点以下を切り上げることを示す演算子）によって得られる値がＮである場合には、図５（Ａ）に示すように、キャプチャ領域を走査線の方向に対して分割領域＃１〜＃ＮのＮ個の領域に分割する。そして、それぞれの分割領域の開始点と終了点のＸ座標（画面の横方向の座標）を求めるとともに、各分割領域を構成する走査線の１本当たりのデータ量を求める。
【００４３】
次に、ＣＰＵ３０ａは、ＲＳＳＰ４２ｄに分割領域＃１の開始点を格納し、ＲＳＥＰ４２ｃに分割領域＃１の終了点を格納し、更に、ＲＤＴＳ４２ｂに分割領域を構成する走査線１本あたりのデータ量を格納する。
【００４４】
そして、ＣＰＵ３０ａは、コントロールレジスタ４２ａにキャプチャの開始を指示するコマンドを書き込む。その結果、制御部４２は、フィールド判定＆タイミング生成部４１に対してレジスタに書き込まれた情報に応じたタイミングを指示するように要求する。
【００４５】
フィールド判定＆タイミング生成部４１は、ＲＳＳＰ４２ｄとＲＳＥＰ４２ｃに格納されている情報を参照し、また、ディジタルビデオ信号の垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）を基準として、画像データのキャプチャを開始するタイミングと終了するタイミングを制御部４２に通知する。
【００４６】
制御部４２は、フィールド判定＆タイミング生成部４１から通知された開始および終了のタイミングに応じて、ディジタルビデオ信号から分割画像を抽出し、ＦＩＦＯバッファ４４に格納していく。
【００４７】
図６は、キャプチャ動作を説明するための図である。この図に示すように、水平方向がＷピクセル、垂直方向がＨピクセルから構成される画像をキャプチャする場合、例えば、図中ハッチングを施した部分がキャプチャの対象となる分割領域であり、また、ｊ番目の走査線を現在キャプチャしているとすると、図の下に示すｊ番目の走査線のデータのうち、分割領域に対応するＳi番目のピクセルからＥi番目のピクセルまでのデータがキャプチャされ、ＦＩＦＯバッファ４４に格納されることになる。
【００４８】
ところで、このとき、パック部４３は、ディジタルビデオ信号をパックし直して出力する。具体的には、図７に示すように、３バイト幅のディジタルビデオ信号（ＲＧＢ信号）を４バイト幅にパックし直して出力する。あるいは、図８に示すように、２バイト幅のディジタルビデオ信号（ＣＭＹＫ信号）を４バイト幅にパックし直して出力する。
【００４９】
パック部４３によってパックし直されたデータは、ＦＩＦＯバッファ４４に順次格納されていく。そして、ＦＩＦＯバッファ４４に格納されているデータ量が、ＲＤＴＳ４２ｂに格納されているデータ値と等しくなった場合には、制御部４２はホストプロセッサ３０に対してＤＭＡ転送の要求を行う。
【００５０】
その結果、ＤＭＡＣ３０ｃは、ＦＩＦＯバッファ４４に格納されているデータを、メモリ３０ｄの所定の領域にＤＭＡ転送する。なお、ＤＭＡ転送に費やすことができる時間は、次の走査線のキャプチャが開始されるまでの時間である。従って、キャプチャ画像を分割せずに転送する場合に比較して、例えば、Ｎ分割した場合では、（Ｎ−１）倍の時間をかけてゆっくり転送できることから、バス３１の転送能力によらずに高解像度の画像を転送することも可能となる。
【００５１】
そして、分割画像の全ての走査線のキャプチャが終了した場合には、ＣＰＵ３０ａは、コントロールレジスタ４２ａを書き換えてキャプチャ動作を停止させた後、ビデオキャプチャ装置４０のＲＤＴＳ４２ｂ、ＲＳＥＰ４２ｃおよびＲＳＳＰ４２ｄを、次の分割画像の領域に応じて書き換える。そして、書き換えが完了すると、コントロールレジスタ４２ａに、キャプチャ動作を開始するコマンドを書き込み、次の分割領域のキャプチャを開始する。例えば、分割領域＃１を構成する全ての走査線のキャプチャが完了した場合には、分割領域＃２に対応する情報が各レジスタに書き込まれ、次の分割領域＃２のキャプチャが開始されることになる。
【００５２】
このような動作は、全ての分割領域＃１〜＃Ｎのキャプチャが終了するまで繰り返される。そして、全ての分割領域のキャプチャが完了した場合には、処理を終了する。
【００５３】
ところで、キャプチャ画像を分割せずにそのままキャプチャして、ＤＭＡＣ転送によりメモリ３０ｄに転送した場合、メモリ３０ｄに格納されるデータは、図９に示すようになる。即ち、この図において、Ｂａｓｅはメモリ３０ｄ上の領域の先頭アドレスを示す。また、Ｗ，Ｈは図８と同様にＷが画像の水平方向のピクセル数を表し、Ｈが垂直方向のピクセル数（走査線の数）を表す。例えば、２４ｂｉｔ／ピクセルのＲＧＢ形式で入力されるディジタルビデオ信号をキャプチャした場合、１ピクセル分のデータは３バイトの大きさを持つ。Ｗ個のピクセルで１走査線を構成するので、１走査線分のデータは（Ｗ×３）バイトとなる。これが、Ｈ本分で１枚の画像のデータとなる。従って、この場合は１枚の画像に対して、（Ｗ×Ｈ×３）バイトのデータがメモリ３０ｄへ転送される。１６ｂｉｔ／ピクセルの形式で取り込んだ場合は、１ピクセル当たり２バイトであることを除き、同様である。従って、分割しない画像をキャプチャした場合には、走査線単位でデータが格納されることになり、これが通常の格納形態である。
【００５４】
一方、本実施の形態のように分割して画像を転送した場合には、メモリ３０ｄに格納されるデータは、分割領域単位となることから、通常の格納形態とは異なってしまう。そこで、（１）転送後にデータを並べ替えるか、または、（２）転送時にデータを通常の格納形態になるように並べ替える必要がある。
【００５５】
前者の場合では、転送が終了した後に、ＣＰＵ３０ａによってデータを並べ替えることにより正常な並びの画像データを得る。
一方、後者の場合では、（２−１）ＣＰＵ３０ａがＤＭＡＣ３０ｃによるＤＭＡ転送先を、転送毎に指定するか、または、（２−２）ＤＭＡＣ３０ｃが特殊転送モードを有している場合にはそれを利用する方法がある。
【００５６】
ここでは、（２−２）について説明する。例えば、ＤＭＡＣ３０ｃがいわゆる「２次元転送モード」を有している場合には、この転送モードを利用することにより、データの並べ替えを転送時に行うことができる。
【００５７】
このような転送モードを有するＤＭＡＣの例としては、例えば、富士通製の「ＭＢ９３４０１Ａ」に内蔵されているＤＭＡＣがある。このＤＭＡＣの２次元転送モードでは、転送先のメモリ３０ｄの先頭アドレスを指定するレジスタＤＢＲ、１走査線当たりの転送バイト数を指定するレジスタＢＣＬ、１走査線を構成するデータの総バイト数を指定するレジスタＡＰＲ、走査線の数を指定するレジスタＳＩＸ、転送元のアドレスを指定するレジスタＳＢＲおよび転送の単位を示すレジスタＳＩＺという６種類のレジスタを設定する必要がある。なお、２次元転送モードに関係するレジスタ以外にも、走査線内で転送がどこまで進んでいるかを示すレジタＰＩＸがあり、これも転送開始時に“０”に設定する必要がある。具体的なレジスタの設定内容については以下の通りである。
・ＢＣＬには、（Ｅi−Ｓi＋１）×（ピクセル当たりのバイト数）を設定する。・ＡＰＲには、Ｗ×（ピクセル当たりのバイト数）を設定する。（なお、インターレースモードの画像をキャプチャする際には２×Ｗ×（ピクセル当たりのバイト数）を設定して、１走査線おきにデータが配置されるようにする。）
・ＳＩＸには走査線数Ｈを設定する。
・ＳＢＲには、キャプチャ装置のバス上でのアドレスを設定する。
・ＳＩＺには、図４に示すビデオキャプチャ装置４０のＲＤＴＳ４２ｂに設定する値と同じ値を設定する。
・ＤＢＲには、フィールドにおいてキャプチャされる最初の走査線のＳi番目のピクセルが格納されるアドレスを設定する。従って、プログレッシブモードのフレームをキャプチャする場合（インタレースモードのトップフィールドをキャプチャする場合も同様）、１本目の走査線のＳi番目のピクセルのアドレスであるＢａｓｅ＋（Ｓi×ピクセル当たりのバイト数）を設定する（インタレースモードのボトムフィールドをキャプチャする場合には２本目の走査線のＳi番目のピクセルのアドレスであるＢａｓｅ＋（Ｗ＋Ｓi）×（ピクセル当たりのバイト数）を設定する）。
【００５８】
なお、画像の内のキャプチャされる部分は図５に示すようにフィールド（フレーム）毎に移動させる必要があるため、キャプチャ装置およびＤＭＡＣ３０ｃの設定はソフトウェアによりフィールド（フレーム）毎に行う必要がある。この処理の詳細については、図１３を参照して後述する。
【００５９】
以上のようにして、データの並べ替え処理を行うことにより、通常の転送の場合と同様に配列された画像データを得ることができる。なお、このようにしてメモリ３０ｄに格納された画像データは、図示せぬパーソナルコンピュータからの要求に応じて、読み出されることになる。
【００６０】
以上に説明したように、本発明の実施の形態では、キャプチャ領域を複数の領域に分割し、それぞれの領域毎にキャプチャ処理を行うようにしたので、ＦＩＦＯバッファ４４の記憶容量を減少させることが可能になる。その結果、装置全体のサイズを小型化することが可能になる。
【００６１】
また、分割領域を走査線単位でＤＭＡ転送すれば、転送時間を十分に確保することができることから、バス３１の伝送能力が低い場合や高精細度の画像の場合でも、余裕を持って転送することが可能になる。
【００６２】
なお、バス３１の伝送能力とＦＩＦＯバッファ４４との関係は、次のようになる。
例えば、図６に示すように、画像のサイズを水平方向Ｗピクセル、垂直方向Ｈピクセルとし、この画像を図５（Ａ）〜（Ｃ）に示すように、Ｎフレーム（Ｎ＞１）の間にキャプチャするものとする。また、図６に示すように、第ｉ番目のフレーム（１≦ｉ≦Ｎ）には、水平方向の第Ｓi番目のピクセルから第Ｅi番目のピクセルまでの範囲をキャプチャするものとする。但し、１≦Ｓi≦Ｗ、１≦Ｅi≦Ｗ、Ｓi≦Ｅi、Σ（Ｅi−Ｓi＋１）＝Ｗとする。
【００６３】
ディジタルビデオ信号では、ピクセルが線順次で、かつ一定のレートＰで入力される。従って、１本の走査線を構成するＷ個のピクセルに着目すると、本発明に基づくキャプチャ装置では、次のような動作によってピクセルを取り込むことになる。
【００６４】
ステップＳ１：
水平同期信号（ＨＳＹＮＣ）を検出後、（Ｓi−１）個のピクセルをスキップする。
【００６５】
ステップＳ２：
（Ｅi−Ｓi＋１）個のピクセルをキャプチャする。
ステップＳ３：
キャプチャしたピクセルの転送を開始する。
【００６６】
そして、次の走査線のためのステップＳ１の処理と並行して転送を行うようにして、（Ｗ−（Ｅi−Ｓi＋１））ピクセル分の時間をかけて（Ｅi−Ｓi＋１）ピクセルをホストプロセッサ３０に転送する。
【００６７】
このように、ステップＳ１〜Ｓ３までの動作を、画像を構成する走査線の数だけ繰り返すことで１枚の分割画像データの転送を完了する。
従って、バス３１との関係では、バス３１の転送能力をＴBUS（Ｂｙｔｅ／ｓ）、入力ピクセルのレートをＰ（ｓ-1）、１ピクセル当たりのデータ量をＢ（Ｂｙｔｅ）としたとき、（（Ｅi−Ｓi＋１）÷Ｗ）＜（ＴBUS÷（Ｐ×Ｂ））となるようにＥi、Ｓiを設定すればＦＩＦＯバッファ４４をオーバーフローさせることなく画像のキャプチャを行うことができる。
（２）インタレース方式の画像の取り込み動作
次に、インタレース方式の画像の取り込み動作について簡単に説明する。
【００６８】
図示せぬパーソナルコンピュータ等から画像のキャプチャの要求がなされたとすると、ＣＰＵ３０ａは、前述の場合と同様に、キャプチャの対象となる領域（キャプチャ領域）を、ＦＩＦＯバッファ４４の記憶容量に応じて、複数の短冊状の領域（分割領域）に分割する。例えば、図５（Ａ）に示すように、キャプチャ領域を分割領域＃１〜＃ＮのＮ個の領域に分割する。そして、それぞれの分割領域の開始点と終了点のＸ座標（画面の横方向の座標）を求めるとともに、各分割領域のデータ量を求める。
【００６９】
次に、ＣＰＵ３０ａは、ＲＳＳＰ４２ｄに分割領域＃１の開始点を格納し、ＲＳＥＰ４２ｃに分割領域＃１の終了点を格納し、更に、ＲＤＴＳ４２ｂにデータ量を格納する。
【００７０】
そして、ＣＰＵ３０ａは、コントロールレジスタ４２ａにキャプチャの開始を指示するコマンドを書き込む。その結果、制御部４２は、フィールド判定＆タイミング生成部４１に対してレジスタに書き込まれた情報に応じたタイミングを指示するように要求する。
【００７１】
フィールド判定＆タイミング生成部４１は、ＲＳＳＰ４２ｄとＲＳＥＰ４２ｃに格納されている情報を参照し、また、ディジタルビデオ信号の垂直同期信号（ＶＳＹＮＣ）および水平同期信号（ＨＳＹＮＣ）を基準として、画像データのキャプチャを開始するタイミングと終了するタイミングとを制御部４２に通知する。
【００７２】
このとき、インタレース方式の画像の場合では、１フレームは２つのフィールド（トップフィールドおよびボトムフィールド）から構成されているので、フィールド判定＆タイミング生成部４１は、トップフィールドおよびボトムフィールドの何れであるかについても制御部４２に対して通知する必要がある。
【００７３】
制御部４２は、フィールド判定＆タイミング生成部４１から通知された開始のタイミング、終了のタイミングおよびフィールドを示す情報に応じて、ディジタルビデオ信号から、トップフィールドおよびボトムフィールドの順番で分割画像を抽出し、ＦＩＦＯバッファ４４に格納していく。このとき、パック部４３が、ディジタルビデオ信号をパックし直して出力することは前述した通りである。
【００７４】
パック部４３によってパックし直されたデータは、ＦＩＦＯバッファ４４に順次格納されていく。そして、ＦＩＦＯバッファ４４に格納されているデータ量が、ＲＤＴＳ４２ｂに格納されているデータ値と等しくなった場合には、制御部４２はホストプロセッサ３０に対してＤＭＡ転送の要求を行う。
【００７５】
その結果、ＤＭＡＣ３０ｃは、ＦＩＦＯバッファ４４に格納されているデータを、メモリ３０ｄの所定の領域にＤＭＡ転送する。なお、ＤＭＡ転送に費やすことができる時間は、次の走査線のキャプチャが開始されるまでの時間であることは前述した場合と同様であり、キャプチャ画像を分割せずに転送する場合に比較して、例えば、Ｎ分割した場合では、（Ｎ−１）倍の時間をかけてゆっくり転送できることから、バス３１の転送能力によらずに高解像度の画像を転送することが可能となる。
【００７６】
そして、分割画像の全ての走査線のキャプチャが終了した場合には、ＣＰＵ３０ａは、コントロールレジスタ４２ａを書き換えてキャプチャ動作を停止させた後、ビデオキャプチャ装置４０のＲＤＴＳ４２ｂ、ＲＳＥＰ４２ｃおよびＲＳＳＰ４２ｄを、次のフィールド（いまの例ではボトムフィールド）の同一の分割領域に応じて書き換える。そして、書き換えが完了すると、コントロールレジスタ４２ａに、キャプチャ動作を開始するコマンドを書き込み、次のフィールドの同一の分割領域のキャプチャを開始する。このとき、メモリ３０ｄの転送先アドレスについては、各フィールドで異なるアドレスを指定すれば、トップフィールドとボトムフィールドが区分されてメモリ３０ｄ上に格納されることになる。
【００７７】
このような動作は、全ての分割画像のトップフィールドおよびボトムフィールドのキャプチャが終了するまで繰り返される。そして、両フィールドの全ての分割領域のキャプチャが完了した場合には、処理を終了する。
【００７８】
なお、画像データの並べ替え方法については、各フィールド毎に前述のプログレッシブ画像の場合と同様の処理を行うことにより実行できる。
以上に示すように、本発明の実施の形態では、入力されたディジタルビデオ信号がインタレース画像の場合であっても、キャプチャが可能である。また、その場合であっても、前述のプログレッシブ画像の場合と同様に、ビデオキャプチャ装置４０のサイズを小型化することが可能になる。
【００７９】
次に、以上の実施の形態において実行される処理の流れについてフローチャートを参照して説明する。
図１０は、プログレッシブ方式の画像をキャプチャする場合の動作を説明するためのフローチャートである。このフローチャートが開始されると、以下のステップが実行される。
【００８０】
ステップＳ１０：
ＣＰＵ３０ａは、ビデオキャプチャ装置４０の各種レジスタを転送しようとする画像データに応じて設定する。
【００８１】
ステップＳ１１：
フィールド判定＆タイミング生成部４１は、垂直同期（ＶＳＹＮＣ）信号を検出する。
【００８２】
ステップＳ１２：
フィールド判定＆タイミング生成部４１は、ＶＳＹＮＣを検出したことを示すＶＳＹＮＣ割り込みを制御部４２に対して要求する。
【００８３】
ステップＳ１３：
フィールド判定＆タイミング生成部４１は、信号の垂直方向のブランク部分を除くために、ディジタルビデオ信号の垂直方向のオフセット分だけ、入力された信号をスキップする。
【００８４】
ステップＳ１４：
フィールド判定＆タイミング生成部４１は、水平同期（ＨＳＹＮＣ）信号を検出する。
【００８５】
ステップＳ１５：
フィールド判定＆タイミング生成部４１は、走査線の不要部分（キャプチャの対象となる分割領域よりも前に配置されている領域）をスキップする処理を実行する。
【００８６】
ステップＳ１６：
フィールド判定＆タイミング生成部４１は、ＲＳＳＰ４２ｄに格納されている値によって指定されたデータ（ＲＳＳＰ番目のデータ）か否かを判定し、該当する場合にはステップＳ１７に進み、それ以外の場合にはステップＳ１５に戻って同様の処理を繰り返す。
【００８７】
ステップＳ１７：
制御部４２は、パック部４３から入力されるデータをＦＩＦＯバッファ４４に格納するキャプチャ処理を実行する。
【００８８】
ステップＳ１８：
フィールド判定＆タイミング生成部４１は、ＲＳＥＰ４２ｃに格納されている値によって指定されたデータ（ＲＳＥＰ番目のデータ）か否かを判定し、該当する場合にはステップＳ１９に進み、それ以外の場合にはステップＳ１７に戻って同様の処理を繰り返す。
【００８９】
ステップＳ１９：
制御部４２は、ＤＭＡＣ３０ｃに対してＤＭＡ転送要求を行う。その結果、ＤＭＡＣ３０ｃがＦＩＦＯバッファ４４に格納されているデータを、メモリ３０ｃにＤＭＡ転送する処理を開始する。
【００９０】
ステップＳ２０：
制御部４２は、分割領域に含まれる全ての走査線に対するキャプチャが終了したか否かを判定し、終了していないと判定した場合には、ステップＳ１４に戻って次の走査線に対するキャプチャ処理を実行し、それ以外の場合にはステップＳ２１に進む。
【００９１】
ステップＳ２１：
制御部４２は、フレームに含まれる全ての分割領域に対するキャプチャが終了したか否かを判定し、終了していないと判定した場合にはステップＳ１１に戻って次の分割領域に対するキャプチャ処理を実行し、それ以外の場合には処理を終了する。
【００９２】
以上の処理によれば、プログレッシブ方式の画像を複数の領域に分割してキャプチャすることが可能になる。
次に、図１１を参照して、インタレース方式の画像をキャプチャする場合の動作について説明する。図１１に示すフローチャートが開始されると、以下のステップが実行される。
【００９３】
ステップＳ３０：
ＣＰＵ３０ａは、ビデオキャプチャ装置４０の各種レジスタを転送しようとする画像データに応じて設定する。
【００９４】
ステップＳ３１：
フィールド判定＆タイミング生成部４１は、垂直同期（ＶＳＹＮＣ）信号を検出する。
【００９５】
ステップＳ３２：
フィールド判定＆タイミング生成部４１は、ＶＳＹＮＣを検出したことを示すＶＳＹＮＣ割り込みを制御部４２に対して要求する。
【００９６】
ステップＳ３３：
フィールド判定＆タイミング生成部４１は、信号の垂直方向のブランク部分を除くために、ディジタルビデオ信号の垂直方向のオフセット分だけ、入力された信号をスキップする。
【００９７】
ステップＳ３４：
フィールド判定＆タイミング生成部４１は、水平同期（ＨＳＹＮＣ）信号を検出する。
【００９８】
ステップＳ３５：
フィールド判定＆タイミング生成部４１は、走査線の不要部分（キャプチャの対象となる分割領域よりも前に配置されている領域）をスキップする処理を実行する。
【００９９】
ステップＳ３６：
フィールド判定＆タイミング生成部４１は、ＲＳＳＰ４２ｃに格納されている値によって指定されたデータ（ＲＳＳＰ番目のデータ）か否かを判定し、該当する場合にはステップＳ３７に進み、それ以外の場合にはステップＳ３５に戻って同様の処理を繰り返す。
【０１００】
ステップＳ３７：
制御部４２は、パック部４３から入力されるデータをＦＩＦＯバッファ４４に格納するキャプチャ処理を実行する。
【０１０１】
ステップＳ３８：
フィールド判定＆タイミング生成部４１は、ＲＳＥＰ４２ｃに格納されている値によって指定されたデータ（ＲＳＥＰ番目のデータ）か否かを判定し、該当する場合にはステップＳ３９に進み、それ以外の場合にはステップＳ３７に戻って同様の処理を繰り返す。
【０１０２】
ステップＳ３９：
制御部４２は、ＤＭＡＣ３０ｃに対してＤＭＡ転送要求を行う。その結果、ＤＭＡＣ３０ｃがＦＩＦＯバッファ４４に格納されているデータを、メモリ３０ｃにＤＭＡ転送する処理を開始する。
【０１０３】
ステップＳ４０：
制御部４２は、トップフィールドの分割領域に含まれる全ての走査線に対するキャプチャが終了したか否かを判定し、終了したと判定した場合にはステップＳ４１に進み、それ以外の場合にはステップＳ３４に戻って次の走査線に対するキャプチャ処理を実行する。
【０１０４】
ステップＳ４１：
制御部４２は、ボトムフィールドの分割領域に含まれる全ての走査線に対するキャプチャが終了したか否かを判定し、終了したと判定した場合にはステップＳ４２に進み、それ以外の場合にはステップＳ３４に戻って次の走査線に対するキャプチャ処理を実行する。
【０１０５】
ステップＳ４３：
制御部４２は、フレームに含まれる全ての分割領域に対するキャプチャが終了したか否かを判定し、終了していないと判定した場合には、ステップＳ３１に戻って次の分割領域に対するキャプチャ処理を実行し、それ以外の場合には処理を終了する。
【０１０６】
以上の処理によれば、インタレース方式の画像を複数の領域に分割してキャプチャすることが可能になる。
次に、図１２を参照してＤＭＡＣによる２次元転送を実行する際の処理の流れについて説明する。このフローチャートが開始されると、以下のステップが実行される。
【０１０７】
ステップＳ６０：
ＤＭＡＣ３０ｃは、第１回目のＤＭＡ転送要求に対して、ＳＩＺバイト（１回の転送サイズ）のデータをＳＢＲ（転送元のアドレス）で指定されるアドレスから（ＤＢＲ＋ＰＩＸ）（転送先の先頭アドレス＋走査線における現在の転送位置）で指定されるアドレスに転送する。
【０１０８】
ステップＳ６１：
ＤＭＡＣ３０ｃは、ＰＩＸの値をＳＩＺの値だけ増加させる。
ステップＳ６２：
ＤＭＡＣ３０ｃは、ＰＩＸの値がＢＣＬ（走査線当たりの転送バイト数）以上であるか否かを判定し、該当する場合にはステップＳ６３に進み、それ以外の場合にはステップＳ６０に戻る。
【０１０９】
ステップＳ６３：
ＤＭＡＣ３０ｃは、ＰＩＸの値を“０”に設定する。
ステップＳ６４：
ＤＭＡＣ３０ｃは、ＤＢＲ（転送先のメモリの先頭アドレス）の値をＡＰＲ（走査線を構成するデータの総バイト数）の値だけ増加させる。
【０１１０】
ステップＳ６５：
ＤＭＡＣ３０ｃは、ＳＩＸの値から“１”を減算する。
ステップＳ６６：
ＤＭＡＣ３０ｃは、ＳＩＸの値が“０”になったか否かを判定し、該当する場合には処理を終了し、それ以外の場合にはステップＳ６０に戻って同様の処理を繰り返す。
【０１１１】
次に、図１３を参照して、ビデオキャプチャ装置４０およびＤＭＡＣ３０ｃをフィールド（フレーム）毎に設定する処理の流れについて説明する。なお、この処理は、画像のキャプチャされる部分を図５に示すようにフィールド（フレーム）毎に移動させるための処理である。このフローチャートが開始されると、以下のステップが実行される。
【０１１２】
ステップＳ８０：
ＣＰＵ３０ａは、ビデオキャプチャ装置４０の各種レジスタを設定する。
ステップＳ８１：
制御部４２は、フィールド判定＆タイミング生成部４１からＶＳＹＮＣ割り込みが発生したか否かを判定し、ＶＳＹＮＣ割り込みが発生した場合にはステップＳ８２に進み、それ以外の場合には同様の処理を繰り返す。
【０１１３】
ステップＳ８２：
制御部４２は、現在入力されているディジタルビデオ信号がトップフィールドの信号であるか否かを判定し、トップフィールドの信号である場合にはステップＳ８３に進み、それ以外の場合にはステップＳ８０に進む。
【０１１４】
ステップＳ８３：
ＣＰＵ３０ａは、ＤＭＡＣ３０ｃの各種レジスタを設定する。
ステップＳ８４：
ＣＰＵ３０ａは、制御部４２の各種レジスタを設定する。
【０１１５】
ステップＳ８５：
制御部４２は、フィールド判定＆タイミング生成部４１からＶＳＹＮＣ割り込みが発生したか否かを判定し、ＶＳＹＮＣ割り込みが発生した場合にはステップＳ８６に進み、それ以外の場合には同様の処理を繰り返す。
【０１１６】
ステップＳ８６：
制御部４２は、キャプチャが完了したか否かを判定し、完了していない場合にはステップＳ８０に戻って同様の処理を繰り返し、それ以外の場合には処理を終了する。
【０１１７】
以上に示す処理によれば、ＤＭＡＣ３０ｃによる２次元転送を実行することが可能になるので、メモリ３０ｃに格納されたデータを並べ替える必要がなくなるため、例えば、パーソナルコンピュータがキャプチャを要求してから、実際にデータを受信するまでの時間を短縮することができる。
【０１１８】
以上に説明したように、本発明によれば、キャプチャされる画像のサイズとは独立にＦＩＦＯバッファ４４の容量を選ぶことができる。特に、画像を水平方向に分割することにより、バッファの容量をＷピクセル分よりも小さくすることも可能となるので、大容量のバッファが必要という問題およびキャプチャ可能な画像のサイズがバッファ容量の制約を受けるという問題が解消される。
【０１１９】
また、以上の実施例では、そのフレーム（もしくはフィールド）でキャプチャする範囲の設定をフレーム（もしくはフィールド）毎にプログラムにより変更できるようにしている。このようにすることにより、キャプチャ動作で必要とするバスの転送能力を調整することが可能となる。即ち、利用可能なバス３１の転送能力に応じて、１フレームでキャプチャする範囲（Ｅi−Ｓi＋１）を調節することにより、ビデオキャプチャ装置４０がバスを占有する割合を調節することが可能となる。
【０１２０】
なお、以上の実施の形態では、分割領域を構成する走査線単位でＤＭＡ転送を実行するようにしたが、それ以外の場合であっても本発明を適用することが可能である。
【０１２１】
例えば、ＦＩＦＯバッファ４４として、バンク形式のメモリを採用し、一方のバンクに対してパック部４３からのデータを書き込んでいる最中に、他方のバンクに格納されているデータをＤＭＡ転送によりメモリ３０ｃに転送することも可能である。この場合の転送単位は、分割領域単位となる。
【０１２２】
また、ＦＩＦＯバッファ４４として同時に読み書きが可能なデュアルポートメモリを使用すれば、パック部４３からのデータを書き込むと同時に、既に書き込まれているデータをＤＭＡ転送によりメモリ３０ｃに転送することも可能である。この場合の転送単位は任意となる。
【０１２３】
更に、以上の実施の形態では、水平座標の組でキャプチャの対象となる領域を指定する形となっているが、別の指定方法として、「始点」＋「領域の幅」で与える方法も考えられる。また、画像の分割の方法を等分割だけに制限すれば、分割数もしくは分割後の各領域の幅を指定するという形態も考えることが可能である。
【０１２４】
なお、以上に示す実施の形態は、ほんの一例であり、本発明がこのような場合のみに限定されるものではないことはいうまでもない。
例えば、以上の実施の形態では、ディジタルビデオ信号をキャプチャするようにしたが、アナログビデオ信号であっても、ディジタルビデオ信号に変換することにより同様に本発明を適用することが可能であることはいうまでもない。
【０１２５】
また、本実施の形態ではホストプロセッサ３０とビデオキャプチャ装置４０とを独立した構成としたが、これらを統一して１つの構成としてもよいし、３個以上の独立した構成とすることも可能である。
【０１２６】
（付記１）  静止画像データのキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割する分割回路と、
前記静止画像を格納するために必要な記憶容量よりも少ない容量を有し、前記分割回路によって得られた第１乃至第ｎの領域の画像の少なくとも一部を格納する記憶回路と、
前記記憶回路に記憶されている画像データを外部の装置に転送する転送回路と、
を有することを特徴とする画像処理装置。
【０１２７】
（付記２）  前記静止画像データの少なくとも一部の領域を前記キャプチャ領域として抽出する抽出回路を更に有することを特徴とする請求項１記載の画像処理装置。
【０１２８】
（付記３）  前記静止画像データは、複数のフィールドによって構成されており、前記分割回路は、各フィールドのそれぞれを第１乃至第ｎの領域に分割することを特徴とする付記１記載の画像処理装置。
【０１２９】
（付記４）  前記抽出回路によって抽出される領域を指定する領域指定回路を更に有することを特徴とする付記１記載の画像処理装置。
（付記５）  前記記憶回路は、前記分割回路によって得られた領域を構成する１本の走査線を少なくとも格納する記憶容量を有しており、
前記転送回路は、前記記憶回路に記憶されている１本の走査線に対応する画像データを転送する、
ことを特徴とする付記１記載の画像処理装置。
【０１３０】
（付記６）  前記転送回路は、前記記憶回路に記憶されている１本の走査線に対応する画像データを、次の走査線のデータの格納が開始されるまでの時間を用いて転送することを特徴とする付記５記載の画像処理装置。
【０１３１】
（付記７）  静止画像データのキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割する分割ステップと、
前記静止画像を格納するために必要な記憶容量よりも少ない容量を有する記憶回路に、前記分割ステップによって得られた第１乃至第ｎの領域の画像の少なくとも一部を格納する格納ステップと、
前記記憶回路に記憶されている画像データを外部の装置に転送する転送ステップと、
を有することを特徴とする画像処理方法。
【０１３２】
（付記８）  静止画像データを取得する画像取得装置と、前記画像取得装置によって取得された静止画像データに対して所定の処理を施す画像処理装置と、を有する画像処理システムにおいて、
前記画像取得装置は、
静止画像データのキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割する分割回路と、
前記静止画像を格納するために必要な記憶容量よりも少ない容量を有し、前記分割回路によって得られた第１乃至第ｎの領域の画像の少なくとも一部を格納する第１の記憶回路と、
前記第１の記憶回路に記憶されている画像データを前記画像処理装置に転送する転送回路と、を有し、
前記画像処理装置は、
前記転送回路によって転送されてきた画像データを受信する受信回路と、
前記静止画像データを全て格納することが可能な記憶容量を有する第２の記憶回路と、
前記受信回路によって受信された画像データを、前記第２の記憶回路にその順番を必要に応じて入れ替えて格納し、もとの画像データに復元する復元回路と、を有する、
ことを特徴とする画像処理システム。
【０１３３】
（付記９）  前記静止画像データの少なくとも一部の領域を前記キャプチャ領域として抽出する抽出回路を更に有することを特徴とする請求項８記載の画像処理システム。
【０１３４】
（付記１０）  前記静止画像データは、複数のフィールドによって構成されており、前記分割回路は、各フィールドのそれぞれを第１乃至第ｎの領域に分割することを特徴とする付記８記載の画像処理システム。
【０１３５】
（付記１１）  前記抽出回路によって抽出される領域を指定する領域指定回路を更に有することを特徴とする付記８記載の画像処理装置。
（付記１２）  前記記憶回路は、前記分割回路によって得られた領域を構成する１本の走査線を少なくとも格納する記憶容量を有しており、
前記転送回路は、前記記憶回路に記憶されている１本の走査線に対応する画像データを転送する、
ことを特徴とする付記８記載の画像処理システム。
【０１３６】
（付記１３）  前記転送回路は、前記記憶回路に記憶されている１本の走査線に対応する画像データを、次の走査線のデータの格納が開始されるまでの時間を用いて転送することを特徴とする付記１２記載の画像処理システム。
【０１３７】
【発明の効果】
以上説明したように本発明の画像処理装置によれば、分割回路により、静止画像内の所定のキャプチャ領域の画像データを、そのキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャして記憶回路に格納した後、この記憶回路から転送回路が外部の装置に転送するようにし、分割回路が１つの分割領域の画像データをキャプチャするときには、そのキャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の分割領域の画像データのみをキャプチャして記憶回路に格納し、この分割回路により１走査線上の分割領域の画像データが記憶回路に格納されてから、その走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、この走査線上のキャプチャ対象の分割領域の画像データが記憶回路に格納され始めるまでの期間において、転送回路が、記憶回路に記憶されている画像データを外部の装置に転送するようにしたので、キャプチャした画像データを一時的に記憶する記憶回路の容量を削減できるとともに、記憶回路に格納した画像データを外部の装置へ転送するための時間を十分確保して、高解像度の画像データを余裕を持って転送できるようになる。
【０１３８】
また、本発明の画像処理方法によれば、分割ステップにおいて、静止画像内の所定のキャプチャ領域の画像データを、そのキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャして記憶回路に格納した後、転送ステップにおいて、この記憶回路から外部の装置に転送するようにし、分割ステップでは、１つの分割領域の画像データをキャプチャするときには、そのキャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の分割領域の画像データのみをキャプチャして記憶回路に格納し、転送ステップでは、分割ステップにより１走査線上の分割領域の画像データが記憶回路に格納されてから、その走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、この走査線上のキャプチャ対象の分割領域の画像データが記憶回路に格納され始めるまでの期間において、記憶回路に記憶されている画像データを外部の装置に転送するようにしたので、キャプチャした画像データを一時的に記憶する記憶回路の容量を削減できるとともに、記憶回路に格納した画像データを外部の装置へ転送するための時間を十分確保して、高解像度の画像データを余裕を持って転送できるようになる。
【０１３９】
また、本発明の画像処理システムによれば、画像取得装置において、分割回路により、静止画像内の所定のキャプチャ領域の画像データを、そのキャプチャ領域を走査線方向に第１乃至第ｎの領域に分割した分割領域ごとに順次キャプチャして第１の記憶回路に格納した後、この第１の記憶回路から転送回路が画像処理装置に転送するようにし、分割回路が１つの分割領域の画像データをキャプチャするときには、そのキャプチャ領域を走査線ごとに順次走査していき、１走査線の走査中にキャプチャ対象の分割領域の画像データのみをキャプチャして第１の記憶回路に格納し、この分割回路により１走査線上の分割領域の画像データが第１の記憶回路に格納されてから、その走査線の終端まで走査が終了し、さらに次の走査線の走査が開始されて、この走査線上のキャプチャ対象の分割領域の画像データが第１の記憶回路に格納され始めるまでの期間において、転送回路が、第１の記憶回路に記憶されている画像データを画像処理装置に転送するようにしたので、キャプチャした画像データを一時的に記憶する第１の記憶回路の容量を削減して、画像処理システムのサイズを縮小できるとともに、第１の記憶回路に格納した画像データを画像処理装置へ転送するための時間を十分確保して、高解像度の画像データを余裕を持って転送できるようになる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】図１に示す原理図の動作を説明するための図である。
【図３】本発明の実施の形態の構成例を示す図である。
【図４】図３に示すビデオキャプチャ装置の詳細な構成例を示す図である。
【図５】図３に示す実施の形態における画像のキャプチャ動作を説明するための図である。
【図６】図３に示す実施の形態における画像のキャプチャ動作を説明するための図である。
【図７】図４に示すパック部の動作を説明するための図である。
【図８】図４に示すパック部の動作を説明するための図である。
【図９】通常のキャプチャ方法によって転送されたデータのメモリ上への格納形式を示す図である。
【図１０】プログレッシブ方式の画像をキャプチャする際の処理の流れを説明するためのフローチャートである。
【図１１】インタレース方式の画像をキャプチャする際の処理の流れを説明するためのフローチャートである。
【図１２】図３に示すＤＭＡＣが２次元転送動作を行う際の処理の流れを説明するための図である。
【図１３】  ビデオキャプチャ装置およびＤＭＡＣをフィールド（フレーム）毎に設定する処理の流れを説明するための図である。
【符号の説明】
１０  画像取得装置
１０ａ  抽出回路
１０ｂ  分割回路
１０ｃ  第１の記憶回路
１０ｄ  転送回路
１１  画像処理装置
１１ａ  受信回路
１１ｂ  第２の記憶回路
１１ｃ  復元回路
３０  ホストプロセッサ
３０ａ  ＣＰＵ
３０ｂ  メモリ
３０ｃ  ＤＭＡＣ
４０  ビデオキャプチャ装置
４１  フィールド判定＆タイミング生成部
４２  制御部
４２ａ  コントロールレジスタ
４２ｂ  ＲＤＴＳ
４２ｃ  ＲＳＥＰ
４２ｄ  ＲＳＳＰ
４３  パック部
４４  ＦＩＦＯバッファ
４５  バスＩ／Ｆ部
【図１】
0003986325.tif 000002
【図２】
0003986325.tif 000003
【図３】
0003986325.tif 000004
【図４】
0003986325.tif 000005
【図５】
0003986325.tif 000006
【図６】
0003986325.tif 000007
【図７】
0003986325.tif 000008
【図８】
0003986325.tif 000009
【図９】
0003986325.tif 000010
【図１０】
0003986325.tif 000011
【図１１】
0003986325.tif 000012
【図１２】
0003986325.tif 000013
【図１３】
0003986325.tif 000014