(57)【特許請求の範囲】
【請求項１】
基板上に、
表示領域と、
前記表示領域を駆動する駆動回路を含む周辺回路領域と、
前記周辺回路領域に配線パターンを介して接続された端子部と、
を備えた表示装置であって、
前記周辺回路領域が、走査線駆動回路と、データ線駆動回路とを備え、
前記端子部は、前記駆動回路に、前記配線パターンを介してデジタル信号を供給する端子が集められたデジタル信号端子領域と、前記駆動回路に、前記配線パターンを介してアナログ信号を供給する端子が集められたアナログ信号端子領域とを備え、
前記デジタル信号端子領域と前記アナログ信号端子領域とが離れて配置され、
前記デジタル信号端子領域は、前記走査線駆動回路に接続された走査線駆動回路端子領域と、前記データ線駆動回路に接続されたデータ線駆動回路端子領域とを備え、
前記走査線駆動回路端子領域と前記データ線駆動回路端子領域とが、電源入力用の電源端子または接地用の接地端子を挟んで分離されていることを特徴とする表示装置。
【請求項２】
請求項１において、
前記デジタル信号端子領域は、デジタル信号系の接地端子を備え、
前記アナログ信号端子領域は、アナログ信号系の接地端子を備えることを特徴とする表示装置。
【請求項３】
請求項１ないし請求項２のいずれかにおいて、
前記デジタル信号端子領域と前記アナログ信号端子領域とには、別個の配線基板が接続されていることを特徴とする表示装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載の表示装置を表示手段として有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置およびそれを用いた電子機器に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
薄膜トランジスタ（以下ＴＦＴという）を用いたアクティブマトリクス駆動方式の液晶表示装置においては、基板上に設けられた多数の走査線と多数のデータ線とが格子状をなし、それらの各交点においてＴＦＴに接続された画素電極が設けられてアクティブマトリクス基板が形成されている。また、データ線にデータ信号を供給するデータ線駆動回路や、走査線に走査信号を供給する走査線駆動回路が、アクティブマトリクス基板上に設けられることも一般化してきている。
【０００３】
このような場合、アクティブマトリクス基板には、その端子部および配線を介して、データ線側基準クロックなどの制御信号、表示する画像の内容に対応した画像信号、電源などが、データ線駆動回路に供給され、走査線側基準クロックや、電源などが、走査線駆動回路に供給される。そして、走査線駆動回路は、走査線側基準クロックに基づくタイミングで走査信号を走査線に線順次で供給する。これに対応して、データ線駆動回路は、入力された画像信号をサンプリングし、データ線側基準クロックに基づくタイミングでデータ線にデータ信号を供給する。これらによって、走査線にゲートが接続されている各ＴＦＴが、走査信号の供給に対応して導通状態とされ、導通状態となったＴＦＴを介してデータ信号が対応する画素電極に供給されて各画素が制御される。
【０００４】
近年、液晶表示装置の高解像度化に伴って、データ信号の周波数（クロック周波数）は、例えば、高解像度のパソコン表示において使用されるＸＧＡ表示モードやＳＸＧＡ表示モードでは、それぞれ約６５ＭＨｚと１３５ＭＨｚとなり、従来のＶＧＡ表示モードにおけるクロック周波数である約３０ＭＨｚより大幅に高くなっている。
【０００５】
このようなクロック周波数の高周波数化に伴って、高周波クロックノイズの発生が問題となってきている。例えば、入力される画像信号にクロックノイズが重畳されることによりデータ信号の出力レベルが変化し、劣化してしまう。当然ながら、このように劣化したデータ信号が各画素に供給されると、各画素における表示も劣化してしまう。例えば、各画素において中間レベルの階調表示を行う場合には、１０ｍＶ程度の微小なノイズが画像信号に重畳してしまっただけでも、表示画像において視認可能なノイズとなってしまう。このように、高精細表示においては、高周波クロックノイズに対する対応が特に重要となる。
【０００６】
本発明は、上記のような点に鑑みてなされたものであって、その目的は、入力された画像信号や、これに基づいて生成されるデータ信号へのノイズ混入を低減できる表示装置およびそれを用いた電子機器を提供することにある。
【０００７】
本発明に係る表示装置は、基板上に、表示領域と、前記表示領域を駆動する駆動回路を含む周辺回路領域と、前記周辺回路領域に配線パターンを介して接続された端子部と、を備えた表示装置であって、前記周辺回路領域が、走査線駆動回路と、データ線駆動回路とを備え、前記端子部は、前記駆動回路に、前記配線パターンを介してデジタル信号を供給する端子が集められたデジタル信号端子領域と、前記駆動回路に、前記配線パターンを介してアナログ信号を供給する端子が集められたアナログ信号端子領域とを備え、前記デジタル信号端子領域と前記アナログ信号端子領域とが離れて配置され、前記デジタル信号端子領域は、前記走査線駆動回路に接続された走査線駆動回路端子領域と、前記データ線駆動回路に接続されたデータ線駆動回路端子領域とを備え、前記走査線駆動回路端子領域と前記データ線駆動回路端子領域とが、電源入力用の電源端子または接地用の接地端子を挟んで分離されていることを特徴とする。
【０００８】
本発明によれば、端子部において、デジタル信号の端子が集められたデジタル信号端子領域と、アナログ信号の端子が集められたアナログ信号端子領域が形成され、しかもデジタル信号端子領域とアナログ信号端子領域とが離れて配置されている。したがって、ノイズの原因となりやすいクロック信号などが含まれるデジタル信号が、アナログ信号が入力される端子とは離れた端子から入力されることとなり、端子部やその端子部に接続される配線基板などにおいて、アナログ信号にデジタル信号がノイズとして混入する可能性を低下させることができる。
【００１０】
本発明によれば、端子部のデジタル信号端子領域において、走査線駆動回路に接続される走査線駆動回路端子領域と、データ線駆動回路に接続されるデータ線駆動回路端子領域とが、電源入力用の電源端子または接地用の接地端子を挟んで分離されている。したがって、走査線駆動回路端子領域と、データ線駆動回路端子領域とが離れて配置されることとなる。その結果、端子部および端子部に接続される配線基板において、走査線駆動回路に入力されるデジタル信号とデータ線駆動回路に入力されるデジタル信号とが、互いにノイズとして他方の信号に混入する可能性が低下する。
【００１１】
本発明に係る表示装置は、前記デジタル信号端子領域がデジタル信号系の接地端子を備え、前記アナログ信号端子領域がアナログ信号系の接地端子を備えることを特徴とする。
【００１２】
本発明によれば、端子領域において、デジタル信号端子領域とアナログ信号端子領域とが、各領域に別個の接地端子を備えている。したがって、デジタル信号の接地線とアナログ信号の接地線とを別個とすることができ、接地線を介した回り込みによって、アナログ信号にデジタル信号がノイズとして混入する可能性を低減することができる。
【００１３】
本発明に係る表示装置は、前記デジタル信号端子領域と前記アナログ信号端子領域とには、別個の配線基板が接続されていることを特徴とする。
【００１４】
本発明によれば、デジタル信号端子領域に接続される配線基板と、アナログ信号端子領域に接続される配線基板とが別個となっているため、配線基板を介して、デジタル信号がアナログ信号にノイズとして混入する可能性を低減することができる。
【００１５】
本発明に係る電子機器は、前記いずれかに記載の表示装置を表示手段として有することを特徴とする。
【００１６】
本発明によれば、表示画像に対するノイズの混入が少なく、表示品質の高い表示手段を備えた電子機器が得られる。
【００１７】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら、さらに具体的に説明する。
【００１８】
１．  ＜第１実施形態＞
１．１  表示装置
図１は、本実施形態の表示装置としての液晶表示装置１０を模式的に示す分解斜視図である。この図に示すように、本実施形態の液晶表示装置１０は、表示パネルとしての液晶パネル１４と、液晶パネル１４の背面側に配置される面光源ユニットとしてのバックライトユニット４０とを備えている。さらに、液晶表示装置１０は、液晶パネル１４とバックライトユニット４０とを保護して所定の位置関係に保つ枠部材（図示せず）を備えている。
【００１９】
液晶パネル１４は、アクティブマトリクス基板１５と対向基板２４との間に液晶が封入され、それら基板１５，２４の外面側に偏光板３３（背面側の偏光板３２は図１において図示せず）が貼付されて形成されている。そして、液晶パネル１４はその一辺に沿って端子部２３を備えており、端子部２３には配線基板３４例えば可撓性配線基板（ＦＰＣ）が接続されている。図２（Ａ）は液晶パネル１４とバックライト４０とを示す模式的な平面図であり、図２（Ｂ）は図２（Ａ）に描いた線Ｌ−Ｍに沿った位置における断面図である。図２（Ａ）に示すように、液晶パネル１４は、表示領域１３０と、表示領域１３０の周囲に形成された周辺回路領域１７０とを備えて形成されている。周辺回路領域１７０は、例えば、アクティブマトリクス基板１５に設けられたポリシリコン層に、液晶パネル１４の各画素を駆動する駆動回路などが形成されて構成されている。なお、液晶パネル１４については後に詳述する。
【００２０】
バックライトユニット４０は、光源としての蛍光管５０、導光板４４、レンズシート４２、バックライト固定枠５６、およびリフレクタ６６を備えて形成されている。蛍光管５０には所定電圧の電源を接続するための接続部５１を介してインバータ（図示せず）の出力が接続される。導光板４４は、その端面４５に沿ってほぼ接する状態で光源としての蛍光管５０が配置され、蛍光管５０からの光を液晶パネル１４の全表示領域に向けて導く。なお、図２（Ａ）においては、図示の明確化のため、便宜的に導光板４４が蛍光管５０とは幾分離れた状態として描いてある。導光板４４は、端子部２３を除く液晶パネル１４の平面形状にほぼ対応した平面形状を備えている。導光板４４は、蛍光管５０の側において厚さが厚い、くさび状の断面形状に形成されている。導光板４４がこのような形状を備えることによって、導光板４４から液晶パネル１４に向けて放射される光量が蛍光管５０の付近と蛍光管５０から離れた位置とで均一化される。レンズシート４２は、導光板４４の前面側に配置されて光利用効率を向上させる。そして、リフレクタ６６は、蛍光管５０の周囲を導光板４４の側を除いて覆い、蛍光管５０からの光を導光板４４に向けて反射する。インバータは、バックライト固定枠５６の背面側に配置され、バックライトユニット４０の蛍光管５０に電力を供給する。インバータは、例えば、入力された５Ｖの直流電圧を、２５０Ｖ、１００ｋＨｚの交流電圧として出力して蛍光管５０に供給する。
【００２１】
バックライト固定枠５６は、底面部５７を備え、バックライトユニット４０を背面側から固定する。また、バックライト固定枠５６は、底面部５７から立設された位置決め部５８を複数備えている。複数の位置決め部５８は、導光板４４の対応する端面４６，４７の形状に合わせた形状を持ち、しかも導光板４４の端面４７，４６に当接するように形成されており、それによって導光板４４を底面部５７とほぼ平行な面内の所定位置に位置決めする。また、複数の位置決め部５８は、導光板４４の端面のうち蛍光管５０が配置されていない端面４７，４６をそれぞれほぼ密着して覆う平面状に形成されている。また、それら位置決め部５８および底面部５７の導光板４４に面する側は、十分な光反射率を備えて形成されているため、蛍光管５０からの光を高い効率で利用することができる。なお、バックライト固定枠５６には、前述したリフレクタ６６が一体形成されている。
【００２２】
１．２  表示パネル
図３は、本実施形態の表示パネルとしての液晶パネル１４の模式的な平面図である。また、図４は、液晶パネル１４の端部付近（図３に示した線Ｈ−Ｉに沿った位置）における詳細を示す部分断面図である。
【００２３】
これらの図に示すように、液晶パネル１４は、石英ガラスまたは耐熱ガラスなどで形成された基板１６の表面にＩＴＯ（Indium Tin Oxide）膜からなる画素電極１７がマトリクス状に形成されたアクティブマトリクス基板１５と、やはり石英ガラスまたは耐熱ガラスなどで形成された基板２５の表面に対向電極２６が形成された対向基板２４と、これらの基板間に封入、挟持されている液晶３５とを含んで構成されている。ここで、アクティブマトリクス基板１５では、基板１６の表面に絶縁層２３２が形成された後、ＴＦＴ１８および画素電極１７が形成され、それらの表面が配向膜２１で覆われた構成になっている。なお、この液晶パネル１４を用いてカラー表示を行う場合には、対向基板２４の各画素に対向する領域にカラーフィルタが形成される。
【００２４】
アクティブマトリクス基板１５と対向基板２４とは、それらの間に分散配置されたギャップ材（図示せず）によって所定間隔に保たれ、対向基板２４の外周縁に沿って配置されたシール材３６によって貼り合わされている。このようにして、アクティブマトリクス基板１５、対向基板２４、およびシール材３６によって画成された領域に、電気光学物質としての液晶３５が封入されている。ここで、図３に示したように、シール材３６は部分的に途切れて配置されており、その途切れた部分が液晶注入口３７となっている。このため、対向基板２４とアクティブマトリクス基板１５とを貼り合わせた後、シール材３６の内側領域を減圧状態にすることによって、液晶注入口３７から液晶３５を減圧注入することができる。液晶注入口３７は、液晶３５が注入された後に、樹脂からなる封止部３８によって封止される。
【００２５】
アクティブマトリクス基板１５においては、表示領域の周辺に位置する領域が周辺回路領域とされ、この領域に、ポリシリコンプロセスによって画素スイッチング用のＴＦＴ１８と同時形成された駆動回路用のＴＦＴ（図示せず）を用いて構成された走査線駆動回路１７１やデータ線駆動回路１７４が形成されている。また、アクティブマトリクス基板１５の端部に形成された端子部２３は、対向基板２４からはみ出した領域に位置する。なお、アクティブマトリクス基板１５については、さらに詳しく後述する。
【００２６】
対向基板２４には、シール材３６の形成領域の内側であって表示領域でない領域を遮光する遮光膜２７、およびアクティブマトリクス基板１５の各画素電極１７の境界領域に対応する領域を遮光する遮光膜２８が形成されている。そして、これらの遮光膜２７、２８の表面側に対向電極２６が形成され、対向電極２６を覆って配向膜２９が形成されている。
また、液晶パネル１４は、アクティブマトリクス基板１５および対向基板２４の光入射側および光出射側の面に、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、プラスチックシートを用いて形成された偏光板（偏光シート）３２，３３が所定の向きに配置される。
【００２７】
なお、本実施形態では、アクティブマトリクス基板１５の方から光が入射して、対向基板２４の方から出射される構成になっているが、その逆に、対向基板２４の方から光が入射して、アクティブマトリクス基板１５の方から出射される構成であってもよい。
【００２８】
このように構成した液晶パネル１４において、アクティブマトリクス基板１５では、データ線（図４においては図示せず）およびＴＦＴ１８を介して画素電極１７に印加した画像信号によって、画素電極１７と対向電極２６との間において液晶３５の配向状態を画素毎に制御し、画像信号に対応した所定の画像を表示する。例えば、液晶パネル１４をＴＮモードで構成した場合に、一対の基板間（アクティブマトリクス基板１５と対向基板２４）の各々に形成した配向膜２１，２９に対してラビング処理を行う際にラビング方向を互いに直交する方向に設定すると、液晶３５は、基板間で９０°の角度をもって捩じれ配向する。このような捩じれ配向は、基板間で液晶３５に電場をかけることによって解放される。したがって、基板間に外部から電場を印加するか否かによって、液晶３５の配向状態を画素電極１７が形成されている領域毎（画素毎）に制御することができる。そのため、透過型の液晶パネル１４であれば、光源すなわちバックライトユニット４０からの光は、入射側の偏光板３２によって所定の直線偏光に揃えられた後、液晶３５の層に入射し、ある領域を透過する直線偏光は、旋光されて偏光面が捩じられて出射される一方、他の領域を通過した直線偏光は、旋光されず偏光面が捩じられることなく出射する。このため、入射側の偏光板３２と出射側の偏光板３３を互いの透過軸が直交するように配置しておけば（ノーマリホワイト）、液晶パネル１４の出射側に配置された偏光板３３を通過するのは、液晶３５によって偏光面が捩じられた方の直線偏光のみである。これに対して、入射側の偏光板３２と透過軸が平行になるように出射側の偏光板３３を配置しておけば（ノーマリブラック）、液晶パネル１４の出射側に配置された偏光板３３を通過するのは、液晶３５によって偏光面が捩じられることのなかった直線偏光のみである。よって、液晶３５の配向状態を画素ごとに制御すれば、任意の情報を表示することができる。
【００２９】
したがって、アクティブマトリクス基板１５においてデータ線および画素スイッチング用のＴＦＴ１８を介して画素電極１７に画像信号を供給するとともに、対向電極２６にも所定の電位を印加する必要がある。そこで、液晶パネル１４では、アクティブマトリクス基板１５の表面のうち、対向基板２４の各コーナー部に対向する部分には、データ線などの形成プロセスを利用してアルミニウム膜（遮光性材料）からなる上下導通用の第１導通電極２２が形成されている。一方、対向基板２４の各コーナー部には、対向電極２６の形成プロセスを援用してＩＴＯ膜（光透過性材料）からなる上下導通用の第２導通電極３０が形成されている。さらに、これらの上下導通用の第１導通電極２２と第２導通電極３０とは、エポキシ樹脂系の接着剤成分に銀粉や金めっきファイバーなどの導電粒子が配合された導通材３９によって電気的に導通している。そのため、液晶パネル１４では、アクティブマトリクス基板１５および対向基板２４のそれぞれに配線基板などを接続しなくても、アクティブマトリクス基板１５のみに配線基板３４を接続するだけで、アクティブマトリクス基板１５および対向基板２４の双方に所定の信号を入力することができる。
【００３０】
図５は、上述のような構造を持つ液晶パネル１４の電気的な構成を模式的に示すブロック図である。この図に示すように、液晶パネル１４には、表示領域１３０と周辺回路領域１７０とが設けられている。
【００３１】
表示領域１３０には、データ線１３１および走査線１３２と、データ線１３１および走査線１３２に接続された画素スイッチング用のＴＦＴ１８と、このＴＦＴ１８を介してデータ線１３１から画像信号が入力される液晶セル１３５が存在する。液晶セル１３５は、アクティブマトリクス基板１５上に形成された画素電極１７と、対向基板上に形成された対向電極２６と、それらの間の液晶３５を含んで構成される。また、ＴＦＴ１８と液晶セル１３５とを含んで形成される各画素は、容量線１３３との間に容量素子１３６を備え、この容量素子１３６は、液晶セル１３５における電荷の保持特性を高める機能を果たしている。
【００３２】
周辺回路領域１７０は、走査線駆動回路１７１およびデータ線駆動回路１７４を備えている。走査線駆動回路１７１は、走査線１３２に接続され、シフトレジスタ１７２およびレベルシフタ１７３を含んで構成される。データ線駆動回路１７４は、データ線１３１に接続され、データ線駆動回路１７４、画像信号線１８４、およびサンプリング回路１８０を含んで構成される。
【００３３】
１．３  アクティブマトリクス基板
ここで、アクティブマトリクス基板１５について、さらに詳しく述べる。図６はアクティブマトリクス基板の模式的な平面図である。また、図７は、アクティブマトリクス基板１５の端子部２３およびデータ線駆動回路１７４付近の詳細を示す模式的な平面図である。アクティブマトリクス基板１５は、石英ガラスまたは耐熱ガラスなどからなる基板１６上に、表示領域１３０においては、マトリクス状に設けられた複数の画素電極１７と図６においてＸ方向に複数配列されておりそれぞれがほぼＹ方向に延びるデータ線１３１と、Ｙ方向に複数配列されておりそれぞれがほぼＸ方向に延びる走査線１３２と、データ線１３１と走査線１３２との各交点付近においてデータ線１３１と画素電極１７との間に介在してそれらの間の導通および非導通状態をスイッチングするＴＦＴ１８と、容量素子のための配線であり走査線１３２とほぼ平行に延び容量素子１３６を介して各画素電極１７に接続される容量線１３３と、を備えている。
【００３４】
アクティブマトリクス基板１５は、周辺回路領域１７０においては、走査線駆動回路１７１と、データ線駆動回路１７４と、サンプリング回路１８０と、表示領域の上辺に沿って設けられ２つの走査線駆動回路１７１を結ぶ複数の配線１１０と、画像表示領域の四隅に設けられアクティブマトリクス基板１５と対向基板２４との間を電気的に接続するための導通材３９が配置される第１導通電極２２と、画像信号やクロック信号そして定電圧電源などが入力される複数の端子を有する端子部２３と、端子部２３の各端子から走査線駆動回路１７１やデータ線駆動回路１７４などへの配線とを備えている。なお、以下の説明においては、アクティブマトリクス基板１５の端子部２３の各端子から入力される信号名称と、その信号配線とは、説明の明確化のため、信号および配線の後に同一のアルファベット符号を付して呼ぶ。例えば、信号名称である「クロック信号ＣＬＸ」に対し、その信号配線を「配線ＣＬＸ」と呼ぶ。また、端子部２３については、さらに詳細に後述する。
【００３５】
走査線駆動回路１０４は、外部制御回路から端子部２３と配線ＶＳＳＹ，ＶＤＤＹとを介して供給される、走査線駆動回路用の負電源ＶＳＳＹおよび正電源ＶＤＤＹを電源として用い、走査線駆動回路用のスタート信号ＤＹの入力により内蔵のシフトレジスタ１７２がスタートするよう形成されている。そして、端子部２３と配線ＣＬＹ，ＣＬＹｉとを介して供給される、走査線駆動回路用の基準クロック信号ＣＬＹとその反転クロック信号ＣＬＹｉに基づくタイミングで、走査線１３２に走査線号をパルス的に線順次で印加する。
【００３６】
データ線駆動回路１７４は、外部制御回路から端子部２３と信号配線ＶＳＳＸ，ＶＤＤＸを介して供給される、データ線駆動回路用の負電源ＶＳＳＸおよび正電源ＶＤＤＸを電源として用い、データ線駆動回路用のスタート信号ＤＸの入力により内蔵のシフトレジスタ１７５がスタートするよう形成されている。そして、端子部２３と配線ＣＬＸ，ＣＬＸｉとを介して供給されるデータ線駆動回路用の基準クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸｉに基づきサンプリング回路駆動信号線１８１にサンプリング回路駆動信号を供給する。
【００３７】
図７を参照してさらに詳細に説明すると、データ線駆動回路１７４は、スタート信号ＤＸが入力されると、基準クロック信号ＣＬＸおよびその反転クロック信号ＣＬＫｉに基づく転送信号の順次生成を開始するシフトレジスタ回路１７５と、シフトレジスタ回路１７５からの転送信号を波形成形する波形制御回路１７６（例えばレベルシフタ）と、波形成形された信号をバッファリングしてサンプリング回路駆動信号線１８１を介してサンプリング回路１８０に供給するバッファ回路１７７とを備えている。また、サンプリング回路１８０は、６相にシリアル−パラレル変換された画像信号ＶＩＤ１〜ＶＩＤ６に対応してＴＦＴにより構成されるスイッチが６個ずつパラレルに各サンプリング回路信号線１８１に接続されている。すなわち、スイッチＳ１〜Ｓ６が左から１本目のサンプリング回路駆動信号線１８１に接続されており、スイッチＳ７〜Ｓ１２が左から２本目のサンプリング回路駆動信号線１８１に接続されており、スイッチＳｎ−５〜Ｓｎが右端のサンプリング回路駆動信号線１８１に接続されている。
【００３８】
サンプリング回路１８０は、ＴＦＴからなるスイッチＳ１〜Ｓｎを各データ線１３１ごとに備えており、配線ＶＩＤ１〜からＶＩＤ６がスイッチＳ１〜Ｓ６の一端に接続されており、サンプリング回路駆動信号線１８１がスイッチＳ１〜Ｓ６の制御端子に接続されている。そして、端子部２３と、画像信号線である配線ＶＩＤ１〜ＶＩＤ６とを介して供給される画像信号、例えば６相にシリアル−パラレル変換された画像信号ＶＩＤ１〜ＶＩＤ６は、データ線駆動回路１７４からサンプリング回路駆動信号線１８１を介して供給されるサンプリング回路駆動信号に応じてサンプリング回路１８０によってサンプリングされる。サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６は、６つの隣接するデータ線１３１からなるグループごとに順次、対応する画素電極１７に印加される。
【００３９】
以上のように、データ線駆動回路１７４は、６相にシリアル−パラレル変換された画像信号ＶＩＤ１〜ＶＩＤ６をデータ線１３１にデータ信号として供給するように構成されている。本実施形態では、隣接する６つのデータ線に接続されるスイッチを同時に選択し、６つのデータ線１３１からなるグループ毎に順次転送していく方式を述べたが、データ線１３１を１本ごとに選択してもよいし、隣接する２、３、・・・、５本あるいは７本以上を同時に選択してもよい。また、画像信号線に供給される画像信号のシリアル−パラレル変換数は６相のみならず、サンプリング回路１８０を構成するスイッチＳ１〜Ｓｎ（例えばＴＦＴからなる）の書き込み特性が良ければ、５相以下でもよいし、画像信号の周波数が高ければ、７相以上に増やしてもよい。この際、少なくとも画像信号のシリアル−パラレル変換数だけ、画像信号用の端子および画像信号線が必要となる。
【００４０】
本実施形態のアクティブマトリクス基板においては、図６および図７に示したように、端子部２３が、デジタル信号の端子が集められたデジタル信号端子領域７０と、アナログ信号の端子が集められたアナログ信号端子領域７２とを備えている。デジタル信号端子領域７０には、例えばデータ線駆動回路の反転クロック信号ＣＬＸｉ、データ線駆動回路用のクロック信号ＣＬＸ、およびデータ線駆動回路用のスタート信号ＤＸ、走査線駆動回路用の反転クロック信号ＣＬＹｉ、走査線駆動回路用のクロック信号ＣＬＹ、走査線駆動回路用のスタート信号ＤＹなどの各端子が設けられている。アナログ信号端子領域７２には、例えば走査線駆動回路用の負電源ＶＳＳＹ、対向電極電位ＬＣＣＯＭ、画像信号ＶＩＤ１〜ＶＩＤ６、データ線駆動回路用の負電源ＶＳＳＸ、データ線駆動回路用の正電源ＶＤＤＸ、走査線駆動回路用の正電源ＶＤＤＹなどの各端子が設けられている。しかも、図６および図７から明らかなように、デジタル信号端子領域とアナログ信号端子領域とは、互いに離れて配置されている。
【００４１】
このように、本実施形態の液晶表示装置は、端子部２３において、デジタル信号の端子が集められたデジタル信号端子領域７０と、アナログ信号の端子が集められたアナログ信号端子領域７２が形成され、しかもデジタル信号端子領域７０とアナログ信号端子領域７２とが離れて配置されている。したがって、立ち上がりや立ち下がりが急峻で広い周波数成分を含むためノイズの原因となりやすい、クロック信号などのデジタル信号が、アナログ信号が入力される端子とは離れた端子から入力されることとなり、端子部やその端子部に接続される配線基板などにおいて、アナログ信号にデジタル信号がノイズとして混入する可能性を低下させることができる。
【００４２】
また、本実施形態に係る表示装置においては、図１、図２、および図６から明らかなように、デジタル信号端子領域７０とアナログ信号端子領域７２とには、別個の配線基板３４が接続されている例を示したが、必ずしも配線基板を分ける必要はなく、例えば接地端子線により両者が分離されていても良い。この場合も、デジタル信号端子領域７０に接続される配線基板３４と、アナログ信号端子領域７０に接続される配線基板とを介して、デジタル信号がアナログ信号にノイズとして混入する可能性を低減することができる。
【００４３】
１．４  アクティブマトリクス基板の製造方法
本実施形態に係るアクティブマトリクス基板１５の製造方法、特に表示領域１３０におけるスイッチング素子および容量素子１３６と、周辺回路領域１７０におけるスイッチング素子の製造について、その工程を示す図８とともに説明する。なお、表示領域１３０におけるスイッチング素子としてはＮチャネルのＴＦＴ１８を用い、周辺回路領域１７０におけるスイッチング素子としてはではＴＦＴ２６０（Ｎチャネル）およびＴＦＴ２６１（Ｐチャネル）を相補型として用いた例を示している。
【００４４】
まず、図８（１）に示すように、ガラス基板１６上に絶縁層２３２を形成し、その上に、アモルファスのシリコン層を積層する。その後、シリコン層に対して例えばレーザアニール処理等の加熱処理を施すことにより、アモルファスのシリコン層を再結晶させ、結晶性のポリシリコン層２４０（厚さは、例えば５０ｎｍ）を形成する。この第１工程は、表示領域１３０および周辺回路領域１７０において同様である。
【００４５】
次に、図８（２）に示すように、形成されたポリシリコン層２４０が半導体層Ｓを形成するようにパターニングし、その上に上記ゲート絶縁層２３０を積層する。このゲート絶縁層２３０の厚さは、例えば１００〜１５０ｎｍ程度である。この第２工程は、表示領域１３０および周辺回路領域１７０において同様である。
【００４６】
次に、図８（３）に示すように、表示領域１３０のうち、接続部２１６および下部電極２１８となるべき領域以外の領域をポリイミド等のレジスト２４１でマスク処理する。  一方、周辺回路領域１７０においては、その全面をレジスト２４１でマスク処理する。そして、双方の領域におけるマスク処理の後、例えば、ゲート絶縁層２３０を介してドナーとしてのＰＨ3／Ｈ2イオンをポリシリコン層２４０に、例えば、３１Ｐを３Ｅ１４〜５Ｅ１４／ｃｍ２程度ドーピングする。この第３項工程により、接続部２１６および下部電極２１８が形成される。
【００４７】
次に、図８（４）に示すように、上記ＰＨ３／Ｈ２イオンをドーピング後、レジスト２４１を剥離し、その後、夫々のＴＦＴ２６０，２６１，１８におけるゲート電極２０８，２４６，２４７とゲート線２０６とを形成する。このゲート電極等の形成は、例えば、レジスト上に当該ゲート電極等のパターンを形成した後、タンタル等の金属をスパッタ又は真空蒸着した後当該レジストを剥離することにより行う。
【００４８】
そして、当該ゲート電極２０８，２４６，２４７とゲート線２０６との形成後、周辺回路領域１７０内のＴＦＴ２６１となる領域および表示領域１３０内の下部電極２１８に相当する領域にそれぞれレジスト２４２を塗布してマスク処理した後、再度、ＰＨ３／Ｈ２イオンを、例えば、３１Ｐを５Ｅ１４〜７×Ｅ１４／ｃｍ２程度ドーピングする。以上の第４工程により、ＴＦＴ１８におけるソース領域２１０とチャネル領域２１４とドレイン領域２１２とが形成されると共に、ＴＦＴ２６０におけるソース領域２４３とチャネル領域２４４とドレイン領域２４５とが形成される。
【００４９】
次に、図８（５）に示すように、上記ＰＨ３／Ｈ２イオンをドーピング後、レジスト２４２をそれぞれ剥離し、その後、周辺回路領域１７０内のＴＦＴ２６０が形成されている領域および表示領域１３０の全ての領域にレジスト２４８をそれぞれ塗布してマスク処理した後、アクセプタトしてのＢ２Ｈ６／Ｈ２イオンを、例えば、１１Ｂを５Ｅ１４／ｃｍ２程度ドーピングする。以上の第５工程により、ＴＦＴ２６１としてのソース領域２５０とチャネル領域２５１とドレイン領域２５２とが形成される。
【００５０】
最後に図８（６）に示すように、レジスト２４８を剥離した後、第１層間絶縁層２３３を積層し、その後、コンタクトホールＣ２およびＣ３並びにＴＦＴ２６０および２６１のそれぞれの電極に対応するコンタクトホールとなる位置を開口し、各電極のパターンをレジストでパターニングし、その後アルミニウム等の金属を蒸着等することにより、アルミ電極２３５，２５３，２５４，２５５およびデータ線２０４を形成する。
【００５１】
その後、第２層間絶縁層２３４を積層してコンタクトホールＣ１となる位置を開口し、その上の所定の領域に画素電極１７を蒸着等により形成して表示領域１３０のＴＦＴ１８のおよび周辺回路領域のＴＦＴ２６０，２６１が完成する。
【００５２】
さらに、コンタクトホールＣ１およびＣ２により画素電極１７に対する導通が図られるので、ドレイン領域２１２と接続部２１６と画素電極１７とを電気的に確実に接続することができる。
【００５３】
１．５    表示装置を備えた電子機器
図９（Ａ）、（Ｂ）、および（Ｃ）は、本実施形態の表示装置である液晶表示装置１０を表示部として用いた電子機器の例を示す外観図である。図９（Ａ）は、携帯電話機８８であり、その前面上方に液晶表示装置１０を備えている。図９（Ｂ）は、腕時計９２であり、本体の前面中央に液晶表示装置１０を用いた表示部が設けられている。図９（Ｃ）は、携帯情報機器９６であり、液晶表示装置１０からなる表示部と入力部９８とを備えている。これらの電子機器は、液晶表示装置１０の他に、図示しないが、表示情報出力源、表示情報処理回路、クロック発生回路などの様々な回路や、それらの回路に電力を供給する電源回路などからなる表示信号生成部を含んで構成される。表示部には、例えば携帯情報機器９６の場合にあっては入力部９８から入力された情報等に基づき表示信号生成部によって生成された表示信号が供給されることによって表示画像が形成される。
【００５４】
なお、本実施形態の液晶表示装置１０が組み込まれる電子機器としては、携帯電話機、腕時計、および携帯情報機器に限らず、ノート型パソコン、電子手帳、ページャ、電卓、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤなど様々な電子機器が考えられる。
【００５５】
２．  ＜第２実施形態＞
第２実施形態は、端子部における端子配置が第１実施形態とは幾分異なる。それ以外については、第１実施形態と同様に構成されており、その説明を省略する。また、図面において、第１実施形態と同様な各部には、第１実施形態と同一の符号を付す。
【００５６】
図１０は本実施形態の液晶表示装置におけるアクティブマトリクス基板１１２の端子部付近を示す模式的な平面図である。この図に示すように、本実施形態においても、端子部１１４は、デジタル信号端子領域１１５とアナログ信号端子領域１１９とを備え、それらが互いに離れた位置に形成されている。さらに、本実施形態のアクティブマトリクス基板１１２における端子部１１４は、デジタル信号端子領域１１５において、走査線駆動回路１７１に接続される走査線駆動回路端子領域１１６と、データ線駆動回路１７４に接続されるデータ線駆動回路端子領域１１７とが、電源入力用の電源端子または接地用の接地端子を挟んで分離されている。
【００５７】
すなわち、走査線駆動回路１７１に接続される走査線駆動回路端子領域１１６には、走査線駆動回路用の反転クロック信号ＣＬＹｉ、走査線駆動回路用のクロック信号ＣＬＹ、走査線駆動回路用のスタート信号ＤＹなどの各端子が形成されている。また、データ線駆動回路１７４に接続されるデータ線駆動回路端子領域１１７には、データ線駆動回路の反転クロック信号ＣＬＸｉ、データ線駆動回路用のクロック信号ＣＬＸ、およびデータ線駆動回路用のスタート信号ＤＸなどの各端子が形成されている。そして、走査線駆動回路端子領域１１６とデータ線駆動回路端子領域１１７とは、電源端子である走査線駆動回路用の負電源ＶＳＳＹ、データ線駆動回路用の負電源ＶＳＳＸ（接地端子）、データ線駆動回路用の正電源ＶＤＤＸ、走査線駆動回路用の正電源ＶＤＤＹ対向電極電位ＬＣＣＯＭを挟んで分離されている。
【００５８】
このように、本実施形態の液晶表示装置は、端子部１１４のデジタル信号端子領域１１５において、走査線駆動回路端子領域１１６と、データ線駆動回路端子領域１１７とが、電源端子または接地端子を挟んで離れて配置されることとなる。その結果、端子部１１４および端子部１１４に接続される配線基板において、走査線駆動回路１７１に入力されるデジタル信号とデータ線駆動回路１７４に入力されるデジタル信号とが、互いにノイズとして他方の信号に混入する可能性が低下する。
【００５９】
なお、アナログ信号端子領域１１９には、画像信号ＶＩＤ１〜ＶＩＤ６の各端子が設けられている。
【００６０】
３．  ＜第３実施形態＞
第３実施形態は、端子部における端子配置が第１実施形態とは幾分異なる。それ以外については、第１実施形態と同様に構成されており、その説明を省略する。また、図面において、第１実施形態と同様な各部には、第１実施形態と同一の符号を付す。
【００６１】
図１１は本実施形態の液晶表示装置におけるアクティブマトリクス基板１２２の端子部付近を示す模式的な平面図である。この図に示すように、本実施形態においても、端子部１２４は、デジタル信号端子領域１２５とアナログ信号端子領域１２７とを備え、それらが互いに離れた位置に形成されている。さらに、本実施形態における端子部１２４は、デジタル信号端子領域１２５がデジタル信号系の接地端子であるＶＬＬＸを備え、アナログ信号端子領域１２７がアナログ信号系の接地端子であるＶＳＳＸを備えている。
【００６２】
すなわち、デジタル信号端子領域１２５には、走査線駆動回路用の反転クロック信号ＣＬＹｉ、走査線駆動回路用のクロック信号ＣＬＹ、走査線駆動回路用のスタート信号ＤＹ、データ線駆動回路の反転クロック信号ＣＬＸｉ、データ線駆動回路用のクロック信号ＣＬＸ、データ線駆動回路用のスタート信号ＤＸ、およびデジタル信号系の接地端子であるＶＬＬＸの各端子が設けられている。
【００６３】
そして、アナログ信号端子領域１２７には、走査線駆動回路用の負電源ＶＳＳＹ、対向電極電位ＬＣＣＯＭ、画像信号ＶＩＤ１〜ＶＩＤ６、データ線駆動回路用の負電源ＶＳＳＸ、データ線駆動回路用の正電源ＶＤＤＸ、走査線駆動回路用の正電源ＶＤＤＹの各端子が設けられている。
【００６４】
このように、本実施形態の液晶表示装置は、端子部１２４において、デジタル信号端子領域１２５とアナログ信号端子領域１２７とが、各領域に別個の接地端子を備えている。したがって、デジタル信号の接地線とアナログ信号の接地線とを別個とすることができ、接地線を介した回り込みによって、アナログ信号にデジタル信号がノイズとして混入する可能性を低減することができる。
【００６５】
４．  ＜変形例＞
ここで、前述した各実施形態に適用可能な変形例について説明する。下記の各変形例においては前述した各実施形態と異なる点のみ記載して説明する。
【００６６】
４．１  前述した各実施形態においては、液晶パネルとして、三端子型のスイッチング素子であるＴＦＴ（Thin Film Transistor）を用いたアクティブマトリクス型の液晶パネルを示した。しかしながら、端子部にデジタル信号とアナログ信号が供給されるのであれば、液晶パネルとしては、これに限らず、駆動方式で言えば、パネル自体にスイッチング素子を用いない単純マトリックス型の液晶パネルやスタティック駆動型の液晶パネル、また、他の三端子型スイッチング素子あるいは二端子型スイッチング素子例えばＴＦＤ（Thin Film Diode）やＭＩＭ（Metal-Insulator-Metal）を用いたアクティブマトリックス型の液晶パネル、電気光学特性で言えば、ＴＮ型、ＳＴＮ型、ゲストホスト型、相転移型、強誘電型など、種々のタイプの液晶パネルを用いることができる。
【００６７】
４．２  前述した各実施形態においては、表示パネルとして、透過型の液晶パネルを用いた液晶表示装置の例を示した。しかしながら、表示パネルとして反射型の液晶パネルを用いた表示装置であってもよい。なお、その場合、バックライトユニットは不要となる。
【００６８】
４．３  表示装置は、液晶表示装置に限らず、ＣＲＴディスプレイ、プラズマディスプレイ、ＦＥＤ(Field Emission Display)等であってもよい。
【００６９】
４．４  本発明は前述した各実施形態に限定されるものではなく、本発明の要旨の範囲内または特許請求の範囲の均等範囲内で各種の変形実施が可能である。
【図面の簡単な説明】
【図１】第１実施形態の液晶表示装置を示す模式的な分解斜視図である。
【図２】（Ａ）は、第１実施形態の液晶表示装置における液晶パネルとバックライトユニットとを示す模式的な平面図である。（Ｂ）は、（Ａ）に描いた線Ｌ−Ｍに沿った位置における模式的な断面図である。
【図３】第１実施形態の液晶パネルの模式的な平面図である。
【図４】図３に示した線Ｈ−Ｉに沿った位置における部分断面図である。
【図５】第１実施形態の液晶パネルの電気的構成を示すブロック図である。
【図６】第１実施形態の液晶パネルに用いられたアクティブマトリクス基板の模式的な平面図である。
【図７】第１実施形態の液晶パネルに用いられたアクティブマトリクス基板における端子部付近を示す模式的な平面図である。
【図８】（１）、（２）、（３）、（４）、（５）、および（６）は、第１実施形態に係るアクティブマトリクス基板の製造における各工程を示す図である。
【図９】第１実施形態の液晶表示装置を用いた電子機器を示す外観図であり、（Ａ）は携帯電話機であり、（Ｂ）は腕時計であり、（Ｃ）は携帯情報機器である。
【図１０】第２実施形態の液晶表示装置におけるアクティブマトリクス基板の端子部付近を示す模式的な平面図である。
【図１１】第３実施形態の液晶表示装置におけるアクティブマトリクス基板の端子部付近を示す模式的な平面図である。
【符号の説明】
１０  液晶表示装置
１４  液晶パネル
１５，１１２，１２２  アクティブマトリクス基板
２３，１１４，１２４  端子部
７０，１１５，１２５  デジタル信号端子領域
７２，１１９，１２７  アナログ信号端子領域
８２  配線基板
８８  携帯電話機（電子機器）
９２  腕時計（電子機器）
９６  携帯情報機器（電子機器）
１１６  走査線駆動回路端子領域
１１７  データ線駆動回路端子領域
１３０  表示領域
１３１  データ線
１３２  走査線
１７０  周辺回路領域
１７１  走査線駆動回路
１７４  データ線駆動回路
【図１】
0003876583.tif 000002
【図２】
0003876583.tif 000003
【図３】
0003876583.tif 000004
【図４】
0003876583.tif 000005
【図５】
0003876583.tif 000006
【図６】
0003876583.tif 000007
【図７】
0003876583.tif 000008
【図８】
0003876583.tif 000009
【図９】
0003876583.tif 000010
【図１０】
0003876583.tif 000011
【図１１】
0003876583.tif 000012