(57)【特許請求の範囲】
【請求項１】
フーリエ変換分光分析で使用されるマイケルソン形干渉計の出力信号の処理装置であって、
該装置の出力信号は、インターフェログラムの波形と基準干渉縞を表す波形とを含んでおり、
前記装置は、アナログ／デジタル変換器と、固定周波数クロック信号を供給する手段と、処理手段とを有しており、
前記アナログ／デジタル変換器は、インターフェログラム波形のデジタル形態を供給し、
前記固定周波数クロック信号供給手段は前記アナログ／デジタル変換器に固定周波数クロック信号を供給し、
前記処理手段は、前記インターフェログラム波形のデジタル形態と、前記基準縞波形のデジタル形態とを受信し、当該入力信号を処理し、インターフェログラムを表すデジタル出力信号を供給するように構成されている形式の処理装置において、
基準縞を表す波形が第２の固定周波数アナログ／デジタル変換器の入力側に供給され、前記波形のデジタル形態が形成され、
前記処理手段は、前記基準縞のデジタル形態を補間し、各基準縞が所定の基準点にある時間を検出し、前記インターフェログラムのデジタル形態を補間し、前記基準点におけるインターフェログラムの値を検出するように構成されている、
ことを特徴とする処理装置。
【請求項２】
前記処理手段は、アナログ／デジタル変換器からのインターフェログラム値をろ波し、補間するように構成されている、請求項１記載の処理装置。
【請求項３】
アナログ／デジタル変換器に対するサンプリング信号が１つ以上の高速固定周波数クロック部から供給され、これによりインターフェログラムおよび基準縞のどちらか一方、または両方がオーバーサンプリングされる、請求項１または２記載の処理装置。
【請求項４】
第１アナログ／デジタル変換器に供給されるクロック信号の周波数は第２アナログ／デジタル変換器に供給されるクロック信号の周波数とは異なっている、請求項１から３までのいずれか一項記載の処理装置。
【請求項５】
所定の基準点は基準縞のゼロ交差ポイントのいくつかまたはすべてである、請求項１から４までのいずれか一項記載の処理装置。
【請求項６】
アナログ／デジタル変換器の一方または両方はデルタシグマ変調器を有する、請求項１から５までのいずれか一項記載の処理装置。
【請求項７】
所定の基準点の検出は、縞データのろ波と補間によって行う、請求項１から４までのいずれか一項記載の処理装置。
【請求項８】
インターフェログラム値および縞データの補間は、サンプリングポイント間に固定間隔で存在する付加的ポイントにおけるデータを形成し、次に付加的データに対する適合曲線をサンプリングポイント間で連続的にデータを定めるために形成することによって行う、請求項７記載の処理装置。
【請求項９】
付加的ポイントは中点補間を用いて発生される、請求項８記載の処理装置。
【請求項１０】
付加的ポイントはポリフェーズフィルタを用いて発生される、請求項８記載の処理装置。
【請求項１１】
適合曲線は、線形、３次またはそれ以上高次の適合曲線である、請求項８記載の処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フーリエ変換分光分析で使用されるマイケルソン形干渉計の出力信号の処理装置であって、該装置の出力信号は、インターフェログラムの波形と基準干渉縞を表す波形とを含んでおり、前記装置は、アナログ／デジタル変換器と、固定周波数クロック信号を供給する手段と、処理手段とを有しており、
前記アナログ／デジタル変換器は、インターフェログラム波形のデジタル形態を供給し、
前記固定周波数クロック信号供給手段は前記アナログ／デジタル変換器に固定周波数クロック信号を供給し、
前記処理手段は、前記インターフェログラム波形のデジタル形態と、前記基準縞波形のデジタル形態とを受信し、当該入力信号を処理し、インターフェログラムを表すデジタル出力信号を供給するように構成されている形式の処理装置に関する。
【０００２】
【従来の技術】
ＦＴ−ＩＲスペクトロメータでは、マイケルソン形の干渉計が入射ビームを反射ビームと透過ビームにビームスプリッタによって分割する。各スプリットビームはその自身の経路に沿ってミラーに戻り、ミラーはこのビームを同じビーム径路に沿ってビームスプリッタに戻るように偏向する。反射鏡の一方は定置されており、他方は可動である。可動のミラーは典型的には基準位置から等間隔にある２つの限界間を線形経路に沿って移動する。ビームスプリッタのところで反射スプリットビームは共通の出力経路に沿って再結合され、試料ステーションを介して光検知器に導かれる。
【０００３】
可動ミラーがその基準位置にあり、２つのスプリットビームがビームスプリッタに戻るときこれら２つのスプリットビームの光学経路が同じであれば、これらは相互に干渉する。その結果、光検知器で大きな信号が形成される。これはセンターバーストとして知られる。
【０００４】
可動ミラーが入射するスプリットビームの方向にシフトされるとこのビームの光学経路は減少し、可動ミラーが反対に運動すると光学経路が増大する。従って可動ミラーが一方の限界から他方の限界に移動すると、反対符号の光学経路差値の２つの完全な連続が発生し、この運動はＯＰＤスキャンと称される。ＯＰＤスキャン中の光検知器の出力信号は異なる周波数と振幅の重畳された電気正弦波の連続である。この信号はインターフェログラムとして知られる。
【０００５】
このような干渉計は基準光源、典型的にはレーザーを有する。レーザーは光学経路差を測定するのに使用される。ＯＰＤスキャン中に形成される基準縞は光検知器によって検知され、この光検知器は正弦波の基準縞信号を発生する。
【０００６】
試料位置に試料が存在しなければ、検知器信号は光源、典型的には赤外線源の放射インターフェログラムである。試料が存在するとき、検知器の出力信号は光源のインターフェログラムに重畳された試料のインターフェログラムである。光源インターフェログラムのフーリエ変換と、光源のインターフェログラムに重畳された試料インターフェログラムのフーリエ変換によって、試料のスペクトルを得ることができる。
【０００７】
インターフェログラムの処理では光検知器の出力をＡ／Ｄ変換器に供給し、インターフェログラムのデジタル形態を得ることが公知である。インターフェログラムをサンプリングするためのタイミング信号は典型的には、干渉計で使用されるレーザーの基準縞がゼロ点を交差することから導出される。公知の構成では、Ａ／Ｄ変換器がサンプル・アンド・ホールド機能を有する連続近似形Ａ／Ｄ変換器であり、各基準縞のゼロ点交差でサンプリングされる。連続近似形Ａ／Ｄ変換器の問題はＳ／Ｎ比が比較的良くないことである。
【０００８】
Minami & Kawata, Optics,Vol.32,No.25,September 1993,pp4822-4826には択一的な構成が記載されている。この文献では、インターフェログラムをデルタシグマ（ΔΣ）変調技術を使用してデジタル化することによるオーバーサンプリング技術が提案されている。この構成はＰＬＬを使用してオーバーサンプリングパルスを発生する。このパルスの周波数は基準縞周波数の倍数であり、Ａ／Ｄ変換器の出力周波数が基準縞周波数に整合するようになっている。この構成の欠点は、ＰＬＬの特性がサンプリングの不精度につながることである。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、スペクトルを得るためにインターフェログラムの検出と処理を行うことである。
【００１０】
本発明の別の課題は、デルタシグマ（ΔΣ）変調器のような固定クロック周波数でオーバーサンプリングされるＡ／Ｄ変換器を使用するインターフェログラム処理技術を提供することである。
【００１１】
【課題を解決するための手段】
上記課題は本発明により、基準縞を表す波形が第２の固定周波数アナログ／デジタル変換器の入力側に供給され、前記波形のデジタル形態が形成されるように構成して解決される。
【００１２】
【発明の実施の形態】
本発明では、フーリエ変換分光器で使用されるマイケルソン形干渉計の出力信号処理装置が提供される。この装置の出力信号はインターフェログラムの波形と基準干渉縞を表す波形とを含んでいる。この装置はまた、インターフェログラム波形をデジタル化するためのＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に固定周波数クロック信号を供給するための手段と、インターフェログラム波形のデジタル形態と基準干渉縞波形のデジタル形態とが供給され、前記入力を処理してインターフェログラムを表すデジタル出力を供給する処理構成手段とを有する。
【００１３】
基準縞を表す波形は第２の固定周波数Ａ／Ｄ変換器の入力側に供給することができ、このＡ／Ｄ変換器は基準縞波形のデジタル形態を供給する。
【００１４】
Ａ／Ｄ変換器に対するサンプリング信号は１つ以上の高速固定周波数クロックにより供給することができる。第１のＡ／Ｄ変換器に供給されるクロック信号の周波数は第２のＡ／Ｄ変換器に供給されるクロック信号の周波数とは異なっていても良い。
【００１５】
処理手段は、各基準縞が所定の基準点にある時点を検出し、ろ波し、Ａ／Ｄ変換器からのインターフェログラム値を補間し、サンプリング点に対して中間の点でのインターフェログラム値を表す関数を発生し、基準点におけるインターフェログラムを前記関数から再現するように構成されている。所定の基準点は基準縞のゼロ交差点すべてまたはその一部とすることができる。択一的に基準点は基準縞のゼロ点交差に対する中間点とすることもできる。
【００１６】
Ａ／Ｄ変換器は有利にはデルタシグマ変調器である。この観点から、積分デジタルフィルタの設けられたデルタシグマ変調器も共通であり、それらの組み合わせも通常デルタシグマ変換器と称される。本発明はまた広い意味で、積分デジタルフィルタを有しないデルタシグマ変調器の使用についても考えられる。
【００１７】
所定の基準点の検出はフィルタリングと縞データの補間によって行われる。
【００１８】
インターフェログラム値と縞データの補間は、サンプリングポイント間に固定間隔で存在する付加的ポイントにおいてデータを発生し、曲線を負荷データに適合され、サンプリングポイント間に連続的にデータを定めることによって行う。
【００１９】
付加的ポイントは中点補間によって発生される。
【００２０】
択一的に付加的ポイントを多相フィルタを使用して発生することができる。
【００２１】
適合曲線は線形、３次、または高次の適合を有する。
【００２２】
基準波形のデジタル形態は、基準縞の基準点を識別するタイマによって発生することができる。基準点は縞のゼロ通過とすることができる。タイマの出力はローパスデジタルフィルタを介して供給される。処理手段は、Ａ／Ｄ変換器からのインターフェログラム値をろ波し、補間し、サンプリングポイントの中間点におけるインターフェログラム値を表す関数を発生し、基準点におけるインターフェログラムを前記関数から再現するように構成することができる。
【００２３】
【実施例】
図１には、マイケルソン形干渉計のインターフェログラム信号と基準縞信号を処理するための装置の第１実施例が示されている。この装置は第１のＲＣ（抵抗コンデンサ）フィルタ１０と第２のＲＣフィルタ１１を有する。第１のＲＣフィルタ１０はインターフェログラム信号を受信し、第２のＲＣフィルタ１１は基準縞信号を受信する。ＲＣフィルタ１０の出力はＡ／Ｄ変換器１２に供給される。このＡ／Ｄ変換器はデルタシグマ（ΔΣ）変換器を有する。デルタシグマ変換器は、図２に示されたデルタシグマ変調器１２Ａとデジタルフィルタ１２Ｂを有する。ＲＣフィルタ１１の出力は同じようなデルタシグマ変換器１４に供給される。デルタシグマ変換器１４は図３に示されたデルタシグマ変調器１４Ａとデジタルフィルタ１４Ｂを有する。高速クロック部１５が出力信号を供給し、この信号はデルタシグマ変換器に所定のオーバーサンプリングレートでサンプリング信号を供給するために使用される。この構成は固定クロックレートを各デルタシグマ変換器に対して供給することを述べておく。変換器１２の出力は２０ビットの低データ率２進信号であり、この信号は変調器１２Ａからの１ビットクロックレート信号からフィルタ１２Ｂによって発生され、デジタルシグナルプロセッサ１８を通過する。このデジタルシグナルプロセッサはまた変換器１４からの出力信号も受信する。デジタルシグナルプロセッサ１８の出力は、基準縞のゼロ交差点におけるインターフェログラムのデジタル形態である。
【００２４】
図１に示した構成の重要な点は、インターフェログラム信号が固定クロックレート、すなわち高速クロック部１５の出力クロックレートでオーバーサンプリングされることである。このことはインターフェログラムチャネルにおけるアナログ電子回路を簡素化することを意味する。このことは処理の重点をブロック１８でのデジタルデータ処理に移すことを意味する。このブロック１８ではインターフェログラムが光学的経路差の関数としてではなく時間の関数として検出される。このことを実行するためには、基準縞の知識が必要であり、これは基準縞のデジタル化から、またはゼロ交差の正確なタイミングから得ることができる。図１に示した実施例では、図示のように基準縞のデジタル化に基づいている。後でゼロ交差のタイミングに基づく構成の実施例を説明する。
【００２５】
基準縞をデルタシグマ（ΔΣ）変換器１４によってデジタル化することによりプロセッサ１８は付加的情報を受け取り、実行すべき必要なプロセスをイネーブルする。処理の際には、ゼロ交差値が適合曲線の処理により得られるデータから再現される。この適合曲線を図４に基づいて説明する。有利には、装置の電子回路は比較的簡単であり、デルタシグマ変換器をその理想的環境で使用することができる。図１は同じロック周波数で動作する２つの変換器１２と１４を示すが、これらの変換器は異なる固定クロック周波数でも動作できることを述べておく。
【００２６】
一般的には、デジタルシグナルプロセッサは１８は干渉計の検知によって得られたインターフェログラムを再現するように動作する。この干渉計は基準縞ゼロ交差値および２つの基本フェーズを含む方法と関連する。第１のフェーズでは、各基準縞ゼロ交差の発生する時点が、サンプリングされた時点と関連して検出される。基準縞デジタル化の場合には、このことは基準縞データをデルタシグマ変換器１４からフィルタリングし補間することを含む。これは関数セットを発生するためであり、この関数セットはサンプル間の基準縞値を連続的に定める。ゼロ交差の時間はこれらの関数から定められる。
【００２７】
市販されるシグマデルタ変換器では直接変調器出力は通常使用されず、フィルタからのろ波された帯域幅および出力データレートが最小値に近いデータレートによって固定される。最小値は出力データの全帯域幅を定めることができる。このことは、変換器データを連続関数の発生のため正確に補間する点で問題である。これら関数を発生するための１つの方法は、付加的ポイントが固定インターバルで発生されるプロセスが使用される。この固定インターバルの中には変換器からのオリジナルサンプリングインターバルが入っている。これらのポイントは、デジタルフィルタが比較的に高速のレートでデータを出力することができたなら、変換器によって発生されたであろうポイントである。またフィルタ帯域幅はしばしば適用には大きすぎ、バンドパスフィルタの二次段が必要となることもある。この実施例は、固定帯域幅と出力データの最小化された変換器が使用され、付加的なフィルタリングおよび固定インターバル補間が必要であることを前提とする。
【００２８】
デルタシグマ変換器１２からのインターフェログラム値は、関数セットを発生するためにろ波され補間される。この間数セットはサンプリング間のインターフェログラム値を定める。基準縞交差時点で再現されたインターフェログラム値はこれらの関数を用いて計算される。従って補間は２ステップのプロセスであり、第１の付加的ポイントはオリジナルサンプリングインターバル間の固定インターバルで（すなわちデータレートが上昇される）、中点補間またはポリフェーズフィルタを使用して発生される。次に線形または３次元適合が、これらポイント間で連続的にデータを定めるために使用される。
【００２９】
このプロセスは、図１に示されたスキーマに対して図４に示されている。図４では、ブロック２１がインターフェログラムの、２２が基準縞信号のフィルタリングをそれぞれ表し、ブロック２３、２４がデータレート乗算、ブロック２５が基準縞のゼロ交差時点の検出を表し、ブロック２６がゼロ交差点でのインターフェログラムのデジタル形態を供給するための、インターフェログラムの適合曲線を表す。
【００３０】
図４に示されたソフトウエアの概要を詳細に説明する。冒頭に述べたように、ＡＤＣ１２と１４はデュアルチャネルデルタシグマ変換器によって構成される。このデュアルチャネルデルタシグマ変換器には２つのアナログ入力信号と同期サンプル信号がそれぞれ入力側に（すなわちインターフェログラム信号と基準縞信号）４８ｋＨｚの固定周波数で入力される。各チャネルの出力信号の帯域幅は近似的に０から２２ｋＨｚである。従ってデュアルチャネルデルタシグマ変換器からの出力信号は２つのデータ流を含み、それぞれがサンプリングポイント間の同じ時点で、固定時間インターバルでサンプリングされる。データプロセッサはＩＲインターフェログラム値を基準縞正弦波の値がゼロを通過する各時点で計算する。このことは２つの部分プロセスとして実行される。最初に基準縞データの補間によってゼロ交差の時点がデータ流のポイントと関連して検出される。次にこの時間はＩＲインターフェログラムデータを補間し、所要のゼロ交差インターフェログラム値を与えるために使用される。ゼロ交差値に基づいて収集されたインターフェログラムは従来のようにフーリエ変換され、シングルビームスペクトルを発生する。
【００３１】
２つの異なる処理実施例を次に説明する。一方の実施例は中点補間に基づきものであり、他方はポリフェーズフィルタに基づくものである。それぞれの場合とも、ＩＲ信号の処理と基準縞信号とはチャネル間の時間同期を維持するためにマッチングされる。この実施例はスキャンＯＰＤ速度が０．２ｃｍ／ｓに対するものである。ここで公称縞周波数は３ｋＨｚが仮定されており、ＩＲ信号帯域幅は０から２ｋＨｚである。すでに述べたように、各チャネルからのデータはノイズを低減しエーリアシングを回避するためにろ波される。
【００３２】
中点補間に基づく実施例では、基準縞データがデジタルバンドパスフィルタ２２を通過する。このバンドパスフィルタは約５０タップを有するＦＩＲタイプである。通過帯域は１から５ｋＨｚである。このフィルタの特性は両方のフィルタに使用されるタップの数を定める。ＩＲデータはデジタルローパスフィルタ２１を通過する。このローパスフィルタは基準縞フィルタ２２と同じタップ数を有し、帯域幅は０から２ｋＨｚである。次のステップでは基準縞データに中点が中点補間関数を使用して発生される。このプロセスはデータが十分にオーバーサンプリングされるまで繰り返される。
【００３３】
ＩＲデータの中点の発生は中点補間関数を用いて、基準縞データと同じオーバーサンプリングレートでデータを発生するために行われる。このことはデータ処理を促進する。次のステップは連続関数を適合させるためのものである。この連続関数は、補間された基準縞ポイントに対してゼロ交差の両側で線形または３次関数である。次に適合された関数がゼロの等しくなる時点の検出が可能である。
【００３４】
３次またはそれ以上高次である連続関数も補間されたＩＲデータに適合される。この適合は基準縞ゼロ通過に含まれるものと同じインターバルで行われる。ぞして計算されたゼロ交差時点での関数値が検出される。このことは、図４に示すブロック２６の出力においてゼロ交差インターフェログラム値を与える。
【００３５】
この処理は図９の線図に示されている。図中の曲線５０は検知器からのインターフェログラム波形を表し、曲線５１は基準縞波形を表す。
【００３６】
デルタシグマ変換器のサンプリングポイントで得られたデータは、インターフェログラムに対しては参照番号５２により、基準縞波形に対しては参照番号５３により示されている。参照番号５５は補間の第１段階（データレート乗算）で発生された付加的ポイントを表す。予測されたゼロ交差ポイントは５６で示されている。これらゼロ交差ポイントで計算されたインターフェログラム値は参照番号５７により示されている。
【００３７】
上に述べたように、同様の結果をポリフェーズフィルタに基づく手段を使用しても得られる。ポリフェーズフィルタはＦＩＲデジタルフィルタのセットである。それぞれのフィルタはマッチング周波数応答を有しているが、わずかな群遅延も有している。ポリフェーズフィルタなる表現は、"Interpolation and Decimation of Digital Signals"R.R.Crochiere and LR.Rabiner, Proc IEE, Vol 69, No.3, March 1981, pp 300-330によるものである。このアプローチは冗長的計算を除去し、演算のために必要なデータメモリが少なくとも良いという利点を有する。しかしこの手段は、フィルタ係数を記憶するのに比較的多くのメモリを必要とする。しかし数学的にこの手段と中点補間手段とでは実質的に同じ処理データが得られる。ポリフェーズフィルタ手段におけるステップをまとめると次のとおりである。
【００３８】
１）最初にソフトウエアが、データ流のどこに次の基準縞ゼロ交差が発生するか予測する。この予測は既知の縞期間と最後のゼロ交差の位置に基づいて行われる。予測は、オリジナルサンプリングインターバルの１／１６番目の分数に対する交差の位置を定める。
【００３９】
２）適切なバンドパスポリフェーズフィルタが基準縞の補間値を発生するために使用される。これは予測されたゼロ通過位置の両側で発生され、両方のポイントがオリジナルサンプリングインターバルの１／１６番目の細分に隣接される。他のポイントを計算する必要はない。
【００４０】
３）適切なローパスポリフェーズフィルタ（０から２ｋＨｚ）が、補間されたＩＲデータの値を基準縞ゼロ交差位置の両側で発生するために使用される。４つのポイントがオリジナルサンプリングレートの１／１６番目の細分に隣接される。他のポイントを計算する必要はない。
【００４１】
４）線形である連続関数を基準縞ポイントにゼロ交差の両側で適合する。このことから関数がゼロである時点が検出される。
【００４２】
５）３次元の連続関数はＩＲデータに対して、基準縞ゼロ交差に含まれるのと同じインターバルにわたって適合され、計算されたゼロ交差時点での関数値が検出される。
【００４３】
ポリフェーズフィルタに基づく手段では、１つのステップでろ波と補間を行うことができる。すなわち、図４のブロック２１と２３、およびブロック２２と２４が組み合わされている。これは図５に示されている。
【００４４】
ポリフェーズフィルタ手段はゼロ交差インターフェログラムに相当する信号を形成する。この信号は図５のブロック２６の出力側に示されている。
【００４５】
本発明の第２実施例を以下、図６と図７に基づいて説明する。図６は、オーバーサンプリング装置の概略的ブロック図を示す。この装置は基準縞デジタル化とは異なる基準縞タイミングに基づく。インターフェログラム信号に対する回路は図１に示したものに類似しており、ＲＣフィルタ１１０とデルタシグマ変換器１１２を有する。デルタシグマ変換器はデルタシグマ変調器１１２Ａとデジタルフィルタ１１２Ｂを有している。変換器１１２の出力側はデジタル信号処理ブロック１１８に接続されている。基準縞チャネルはバンドパスフィルタ１１１、ゼロ交差検知器１１６およびタイマ１１７を有する。高速クロック部１１５はデルタシグマ変換器１１２に対してサンプリング信号と、タイマ１１７に対するタイミング信号を供給する。デルタシグマ変調器１１２に対するサンプリング信号のクロックレートは３０７２ｋＨｚであり、タイミング信号のクロックレートは４９１５２ｋＨｚである。タイマ１１７は各基準縞交差の時間を表す出力を供給し、この出力はデジタル信号処理ブロック１１８に供給される。この実施例はＩＲインターフェログラム信号だけがデルタシグマ変調器によってサンプリングされるものである。この構成で出力のレートは一定であり、従って比較的簡単に各サンプリングの行われる時点が検出される。基準縞のゼロ交差ポイントが発生する時間はタイマ１１７によって検出され、基準縞交差におけるインターフェログラム値は処理ブロック１１８で、上記のものと類似の曲線適合アルゴリズムを用いて再現される。この構成での重要なファクタはＡＤＣデータと基準縞タイマ値との間の同期を保証することである。このことを実現する１つの手段は処理ブロック１１８に、各ＡＤＣサンプリングに相当する基準縞タイマ値を供給することである。これは図６の線１２２によって示されている。この線は１６ビット、４８ｋＨｚのタイマ値信号を導通する。
【００４６】
データプロセッサのソフトウエア構造が図７と図８に示されている。インターフェログラム値は図４と図５に基づいて説明したのと同じように処理される。基準縞データの処理は簡単化される。なぜなら、タイマ１１７がゼロ交差時点を表すデータを供給するからである。このデータはローパスフィルタ１３０によってろ波され、３次曲線適合ブロック１２６で使用される。
【００４７】
次に、インターフェログラム波形をオーバーサンプリングすることにより動作する本発明の実施例を説明する。オーバーサンプリングはデルタシグマ変換器を用い、固定クロックレートで行われる。変換器出力はデジタルで処理され、インターフェログラムを再現する。従ってデルタシグマ変換器はスキャン速度に依存しない固定レートで動作する。基準縞のゼロ交差に相当するタイミングでインターフェログラムを再現することは、デジタル的に高速デジタルシグナルプロセッサにおいてアルゴリズム適合曲線を用いて行う。基準縞はデルタシグマ変換器によってデジタル化することができる。
【００４８】
この形式の構成は多くの利点を有する。製造が比較的に簡単で、アナログ要素が最小である。このことはＳ／Ｎ比を改善すると共に、線形性および安定性も改善する。またＰＬＬも必要ない。スキャン速度の変更は、付加的電子フィルタを設けるのではなく、ソフトウェアの変更によって得られる。インターフェログラムと基準縞データのデジタル処理により精度を改善することができる。
【００４９】
上記の実施例に対する典型的パラメータを次に述べる（１ｃｍ／ｓのスキャン速度に対して）：
ＡＤＣサンプリングレート              ３０７２ｋＨｚ
ＡＤＣろ波出力レート                      ４８ｋＨｚ
所要データレート                        ４００ｋＨｚ
０．２ｃｍ／ｓのスキャン速度に対しては：
ＡＤＣサンプリングレート              ３０７２ｋＨｚ
ＡＤＣろ波レート                          ４８ｋＨｚ
所要データレート                          ８０ｋＨｚ
前に示したように市販されているデルタシグマ変換器はデジタル・デシメーティングフィルタを有する。このフィルタは固定通過帯域幅とデータレートを提供するが、デルタシグマ変調器の出力へのアクセスを許容するものではない。これらの１つからの出力データレートは通常は本発明の実施例で必要なレートよりも低く、一方帯域幅は通常は所要のものよりも大きい。このことは付加的ろ波とデータの補間によって補正される。
【００５０】
このことは基準縞をデジタル化する、図１のアナログ／デジタル変換器１４でもそうである。この変換器はアナログ／デジタル変換器１２（インターフェログラムをデジタル化する）とは異なる周波数、典型的には高い周波数で動作することができる。この構成は比較的に広い帯域幅が要求されるような高スキャンレートにおいて所望されるものである。
【００５１】
前記の実施例では、標準フィルタを有するアナログ／デジタル変換器が使用され、この変換器は過度に低いデータレートと過度に広い帯域幅を形成する。このことは後続のろ波と補間段によって補正される。
【００５２】
可能な択一的構成は次のとおりである。
【００５３】
（１）適切なデータレートと過度に広い帯域幅を有する、標準フィルタを備えたアナログ／デジタル変換器。この場合付加的ろ波が要求されが、付加的補間は必要ない。例えばこの変換器は、０．０５ｃｍ／ｓのスキャン速度インターフェログラムと共に使用することができる。
【００５４】
（２）適切な帯域幅と過度に低いデータレートを有するアナログ／デジタル変換器。この場合は付加的な固定ポイント補間が必要であるが、ろ波は必要ない。例えばこの変換器は２．０ｃｍ／ｓのスキャン速度インターフェログラムと共に使用することができる。
【００５５】
（３）デルタシグマ変換器（通常は１ビット）を外部デジタルフィルタと共に使用する。この外部デジタルフィルタは適切なレート、適切な帯域幅で１０進データを形成する。このフィルタは電子回路とすることも、デジタルシグナルプロセッサで実行されるソフトウエアで実現することも、またはそれら２つの組み合わせとすることもできる。
【００５６】
これら択一的構成によって、上に述べた１つ以上のブロック１２Ｂ、２１，２３または１２３および１４Ｂ、２２，または２４を省略することができる。
【図面の簡単な説明】
【図１】  本発明の第１実施例のブロック回路図である。
【図２】  本発明の第１実施例のブロック回路図である。
【図３】  本発明の第１実施例のブロック回路図である。
【図４】  図１に示された処理ブロックの動作を説明するためのブロック回路図である。
【図５】  図１に示された処理ブロックの動作を説明するためのブロック回路図である。
【図６】  本発明の第２実施例のブロック回路図である。
【図７】  図６の処理ブロックの動作を説明するためのブロック回路図である。
【図８】  図６の処理ブロックの動作を説明するためのブロック回路図である。
【図９】  本発明の動作を説明するための線図である。
【符号の説明】
１０、１１  ＲＣフィルタ
１２  アナログ／デジタル変換器
１２Ａ  デルタシグマ変調器
１２Ｂ  デジタルフィルタ
１４  デルタシグマ変換器
１４Ａ  デルタシグマ変調器
１４Ｂ  デジタルフィルタ
１５  高速クロック部
１８  デジタルシグナルプロセッサ
【図１】
0004021016.tif 000002
【図２】
0004021016.tif 000003
【図３】
0004021016.tif 000004
【図４】
0004021016.tif 000005
【図５】
0004021016.tif 000006
【図６】
0004021016.tif 000007
【図７】
0004021016.tif 000008
【図８】
0004021016.tif 000009
【図９】
0004021016.tif 000010