(57)【特許請求の範囲】
【請求項１】
電圧回路の静電放電保護装置において、当該電圧回路は第一の動作電圧と、第二の動作電圧と、第三の動作電圧と、第四の動作電圧とを含み、当該装置は、
第一のバイポーラトランジスタと第二のバイポーラトランジスタからなり、前記第一のバイポーラトランジスタのコレクターが前記第二のバイポーラトランジスタのエミッターとカップリングされ、前記第一のバイポーラトランジスタのエミッターが前記第二のバイポーラトランジスタのコレクターとカップリングされ、前記第一の動作電圧と前記第三の動作電圧とカップリングされる第一のトランジスタグループと、
第三のバイポーラトランジスタと第四のバイポーラトランジスタからなり、前記第三のバイポーラトランジスタのコレクターが前記第四のバイポーラトランジスタのエミッターとカップリングされ、前記第三のバイポーラトランジスタのエミッターが前記第四のバイポーラトランジスタのコレクターとカップリングされ、前記第二の動作電圧と前記第四の動作電圧とカップリングされる第二のトランジスタグループと、
前記第一の動作電圧と前記第二の動作電圧との間に電気的に接続され、静電電圧を検知して第一のトリガー信号を生じさせるための第一の検知回路と、
前記第一の動作電圧と前記第二の動作電圧との間に電気的に接続される第一の静電放電回路と、
前記第三の動作電圧と前記第四の動作電圧との間に電気的に接続され、静電電圧を検知して第二のトリガー信号を生じさせるための第二の検知回路と、
前記第三の動作電圧と前記第四の動作電圧との間に電気的に接続される第二の静電放電回路と、
を含み、
前記第一のトリガー信号が生じる場合、前記第一のトランジスタグループ及び前記第二のトランジスタグループと前記第一の静電放電回路を導通して静電電流を流し、
前記第二のトリガー信号が生じる場合、前記第一のトランジスタグループ及び前記第二のトランジスタグループと前記第二の静電放電回路を導通して静電電流を流すことを特徴とする静電放電保護装置。
【請求項２】
前記第一のバイポーラトランジスタと、前記第二のバイポーラトランジスタと、前記第三のバイポーラトランジスタと、前記第四のバイポーラトランジスタとはいずれもＮＰＮ型バイポーラトランジスタであることを特徴とする請求項１記載の静電放電保護装置。
【請求項３】
前記第一のバイポーラトランジスタは、
Ｐ型基板と、
前記Ｐ型基板内に形成される第一のディープＮウェルと、
前記Ｐ型基板内にあって、前記Ｐ型基板の上表面の一側から前記第一のディープＮウェルの上表面に伸び、上表面の付近に第二のノードとカップリングされる第一のＮ＋イオン注入領域を含む第一のＮウェルと、
前記Ｐ型基板内にあって、前記Ｐ型基板の上表面のその他の側から前記第一のディープＮウェルの上表面に伸び、上表面の付近に前記第二のノードとカップリングされる第二のＮ＋イオン注入領域を含む第二のＮウェルと、
前記Ｐ型基板内にあって、第五のノードとカップリングされる第一のＰ＋イオン注入領域と、当該第五のノードとカップリングされる第二のＰ＋イオン注入領域と、当該第一のＰ＋イオン注入領域及び当該第二のＰ＋イオン注入領域の間に位置して第一のノードとカップリングされる第三のＮ＋イオン注入領域とを含み、前記第一のＮウェルと前記第二のＮウェルと隣り合い、前記Ｐ型基板の上表面から前記第一のディープＮウェルの上表面に伸びる第一のＰウェルと、
一部が前記Ｐ型基板にあって前記第一のＮ＋イオン注入領域と前記第一のＰ＋イオン注入領域と隣り合い、前記第一のＮ＋イオン注入領域と前記第一のＰ＋イオン注入領域を分離するための第一の分離構造と、
一部が前記Ｐ型基板にあって前記第一のＰ＋イオン注入領域と前記第三のＮ＋イオン注入領域と隣り合い、前記第一のＰ＋イオン注入領域と前記第三のＮ＋イオン注入領域を分離するための第二の分離構造と、
一部が前記Ｐ型基板にあって前記第三のＮ＋イオン注入領域と前記第二のＰ＋イオン注入領域と隣り合い、前記第三のＮ＋イオン注入領域と前記第二のＰ＋イオン注入領域を分離するための第三の分離構造と、
一部が前記Ｐ型基板にあって前記第二のＰ＋イオン注入領域と前記第二のＮ＋イオン注入領域と隣り合い、前記第二のＰ＋イオン注入領域と前記第二のＮ＋イオン注入領域を分離するための第四の分離構造と、
を含むことを特徴とする請求項２記載の静電放電保護装置。
【請求項４】
前記第二のバイポーラトランジスタは、
前記P型基板内に形成される第二のディープＮウェルと、
前記P型基板内にあって、前記P型基板の上表面の一側から前記第二のディープＮウェルの上表面に伸び、上表面の付近に第四のノードとカップリングされる第四のＮ＋イオン注入領域を含む第三のＮウェルと、
前記P型基板内にあり、前記P型基板の上表面のその他の側から前記第二のディープＮウェルの上表面に伸び、上表面の付近に前記第四のノードとカップリングされる第五のＮ＋イオン注入領域を含む第四のＮウェルと、
前記P型基板内にあって、第六のノードとカップリングされる第三のＰ＋イオン注入領域と、当該第六のノードとカップリングされる第四のＰ＋イオン注入領域と、当該第三のＰ＋イオン注入領域及び当該第四のＰ＋イオン注入領域の間に位置して第三のノードとカップリングされる第六のＮ＋イオン注入領域とを含み、前記第三のＮウェルと前記第四のＮウェルと隣り合い、前記P型基板の上表面から前記第二のディープＮウェルの上表面に伸びる第二のＰウェルと、
一部が前記P型基板にあって前記第四のＮ＋イオン注入領域と前記第三のＰ＋イオン注入領域と隣り合い、前記第四のＮ＋イオン注入領域と前記第三のＰ＋イオン注入領域を分離するための第五の分離構造と、
一部が前記P型基板にあって前記第三のＰ＋イオン注入領域と前記第六のＮ＋イオン注入領域と隣り合い、前記第三のＰ＋イオン注入領域と前記第六のＮ＋イオン注入領域を分離するための第六の分離構造と、
一部が前記P型基板にあって前記第六のＮ＋イオン注入領域と前記第四のＰ＋イオン注入領域と隣り合い、前記第六のＮ＋イオン注入領域と前記第四のＰ＋イオン注入領域を分離するための第七の分離構造と、
一部が前記P型基板にあって前記第四のＰ＋イオン注入領域と前記第五のＮ＋イオン注入領域と隣り合い、前記第四のＰ＋イオン注入領域と前記第五のＮ＋イオン注入領域を分離するための第八の分離構造と、
を含むことを特徴とする請求項３記載の静電放電保護装置。
【請求項５】
前記第一のバイポーラトランジスタと前記第二のバイポーラトランジスタは更に、
前記P型基板内にあって前記第二のＮウェルと前記第三のＮウェルと隣り合う第三のＰウェルと、
一部が前記P型基板にあり、前記P型基板の頂部の一側から前記第三のＰウェルの頂部に伸びて前記第二のＮウェルと前記第三のＮウェルと隣り合い、前記第二のＮ＋イオン注入領域と前記第四のＮ＋イオン注入領域を分離するための第九の分離構造と、
を含むことを特徴とする請求項４記載の静電放電保護装置。
【請求項６】
前記第一の検知回路は更に、
第一の抵抗器と、
前記第一の抵抗器と直列接続される第一のコンデンサーと、
前記第一の抵抗器と前記第一のコンデンサーの接続点とカップリングされる入力端と、前記第一のトリガー信号を出力するための出力端とを有する第一のインバーターと、
を含むことを特徴とする請求項１記載の静電放電保護装置。
【請求項７】
前記第一の静電放電回路がＮＭＯＳトランジスタであることを特徴とする請求項１記載の静電放電保護装置。
【請求項８】
第二の検知回路は更に、
第二の抵抗器と、
前記第二の抵抗器と直列接続される第二のコンデンサーと、
前記第二の抵抗器と前記第二のコンデンサーの接続点とカップリングされる入力端と、前記第二のトリガー信号を出力するための出力端とを有する第二のインバーターと、
を含むことを特徴とする請求項１記載の静電放電保護装置。
【請求項９】
前記第二の静電放電回路がＮＭＯＳトランジスタであることを特徴とする請求項１記載の静電放電保護装置。
【請求項１０】
電圧回路の静電放電保護装置において、当該電圧回路は第一の動作電圧と、第二の動作電圧と、第三の動作電圧と、第四の動作電圧とを含み、当該装置は、
前記第一の動作電圧と前記第三の動作電圧とカップリングされる第一のトランジスタグループと、
前記第二の動作電圧と前記第四の動作電圧とカップリングされる第二のトランジスタグループと、
前記第一の動作電圧と前記第二の動作電圧との間に電気的に接続され、前記第一の動作電圧と前記第二の動作電圧との間に静電電圧が生じるかどうかを検知して第一のトリガー信号を生じさせるための第一の検知回路と、
前記第一の動作電圧と前記第二の動作電圧との間に電気的に接続される第一の静電放電回路と、
前記第三の動作電圧と前記第四の動作電圧との間に電気的に接続され、前記第三の動作電圧と前記第四の動作電圧との間に静電電圧が生じるかどうかを検知して第二のトリガー信号を生じさせるための第二の検知回路と、
前記第三の動作電圧と前記第四の動作電圧との間に電気的に接続される第二の静電放電回路と、
を含み、
前記第一のトリガー信号が生じる場合、前記第一のトランジスタグループ及び前記第二のトランジスタグループと前記第一の静電放電回路を導通して静電電流を流し、
前記第二のトリガー信号が生じる場合、前記第一のトランジスタグループ及び前記第二のトランジスタグループと前記第二の静電放電回路を導通して静電電流を流すことを特徴とする静電放電保護装置。
【請求項１１】
前記第一のトランジスタグループは第一のバイポーラトランジスタと第二のバイポーラトランジスタからなり、前記第一のバイポーラトランジスタのコレクターが前記第二のバイポーラトランジスタのエミッターとカップリングされ、前記第一のバイポーラトランジスタのエミッターが前記第二のバイポーラトランジスタのコレクターとカップリングされることを特徴とする請求項１０記載の静電放電保護装置。
【請求項１２】
前記第二のトランジスタグループは第三のバイポーラトランジスタと第四のバイポーラトランジスタからなり、前記第三のバイポーラトランジスタのコレクターが前記第四のバイポーラトランジスタのエミッターとカップリングされ、前記第三のバイポーラトランジスタのエミッターが前記第四のバイポーラトランジスタのコレクターとカップリングされることを特徴とする請求項１０記載の静電放電保護装置。
【請求項１３】
前記第一のバイポーラトランジスタと第二のバイポーラトランジスタはＮＰＮ型バイポーラトランジスタであることを特徴とする請求項１１記載の静電放電保護装置。
【請求項１４】
前記第三のバイポーラトランジスタと第四のバイポーラトランジスタはＮＰＮ型バイポーラトランジスタであることを特徴とする請求項１２記載の静電放電保護装置。
【請求項１５】
前記第一の検知回路は更に、
第一の抵抗器と、
前記第一の抵抗器と直列接続される第一のコンデンサーと、
前記第一の抵抗器と前記第一のコンデンサーの接続点とカップリングされる入力端と、前記第一のトリガー信号を出力するための出力端とを有する第一のインバーターと、
を含むことを特徴とする請求項１０記載の静電放電保護装置。
【請求項１６】
前記第一の静電放電回路がＮＭＯＳトランジスタであることを特徴とする請求項１０記載の静電放電保護装置。
【請求項１７】
第二の検知回路は更に、
第二の抵抗器と、
前記第二の抵抗器と直列接続される第二のコンデンサーと、
前記第二の抵抗器と前記第二のコンデンサーの接続点とカップリングされる入力端と、第二のトリガー信号を出力するための出力端とを有する第二のインバーターと、
を含むことを特徴とする請求項１０記載の静電放電保護装置。
【請求項１８】
前記第二の静電放電回路がＮＭＯＳトランジスタであることを特徴とする請求項１０記載の静電放電保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は静電放電保護回路に関し、特に電圧源間の静電放電保護回路に関する。
【背景技術】
【０００２】
静電放電保護回路は集積回路内にある静電放電による損害を防止する素子である。技術の発展によって集積回路がさまざまな電圧源を使用するとともに、静電放電保護回路は集積回路の信号入力／出力端との間以外、電圧源間にも設置する必要がある。
【０００３】
図１を参照する。図１は従来の電圧源間の静電放電保護回路を表す説明図である。図１によれば、集積回路１００は内部回路１１０と内部回路１２０とを含む。内部回路１１０と内部回路１２０はそれぞれ電圧源ＶＤＤ１と電圧源ＶＤＤ２を使用する。内部回路１１０の信号１２１はインバーター１２３、１２５を通して内部回路１２０に入力される。
【０００４】
両電圧源ＶＤＤ１、ＶＤＤ２間の静電放電保護について、内部回路１１０、１２０の周辺に置かれるクランプ回路１３０、１４０及び静電保護回路１５０、１６０は使用される。例えば、電圧源ＶＤＤ１と接地端ＶＳＳ２との間に静電放電が生ずれば、電圧源ＶＤＤ１と接地端ＶＳＳ２との間の電位差による大電流は電圧源ＶＤＤ１から接地端ＶＳＳ２に流れ、または接地端ＶＳＳ２から電圧源ＶＤＤ１に流れる。電圧源ＶＤＤ１と接地端ＶＳＳ２との間の大電流が内部回路１１０、１２０に流れないようにするため、クランプ回路１３０、１４０は短絡となる。よって、電圧源ＶＤＤ１による大電流Ｉ１は２本に分けられ、そのうち１本は経路Ｐ１に沿って静電放電保護回路１５０の直列接続ダイオード１５１、１５３とクランプ回路１３０を通して接地端ＶＳＳ２に流れ、その他の１本は経路Ｐ２に沿ってクランプ回路１４０と静電放電保護回路１６０の基板抵抗を通して接地端ＶＳＳ２に流れる。大電流Ｉ１が通り過ぎた後、クランプ回路１３０、１４０は電圧源ＶＤＤ１と接地端ＶＳＳ１との間の電位差及び電圧源ＶＤＤ２と接地端ＶＳＳ２との間の電位差を正常状態（というのは、両内部回路１１０、１２０が正常に作動するときの電位差）に維持する。
【０００５】
同じく、電圧源ＶＤＤ２と接地端ＶＳＳ１との間に静電放電が生ずれば、電圧源ＶＤＤ２と接地端ＶＳＳ１との間の電位差による大電流は静電放電保護回路１５０、１６０及びクランプ回路１３０、１４０を通して、電圧源ＶＤＤ２から接地端ＶＳＳ１に導入される。大電流が通り過ぎた後、クランプ回路１３０、１４０は電圧源ＶＤＤ１と接地端ＶＳＳ１との間の電位差及び電圧源ＶＤＤ２と接地端ＶＳＳ２との間の電位差を正常状態に維持する。よって、両電圧源ＶＤＤ１、ＶＤＤ２の静電放電による大電流は内部回路１１０、１２０に流れ込まず、内部回路１１０、１２０の電圧レベルを正常状態に維持することができる。
【０００６】
静電放電が生じたときにその大電流を導出するのみならず、静電放電保護回路１５０は、静電放電が生じていないときにも両電圧源ＶＤＤ１、ＶＤＤ２を有効に分離しなければならない。そのため、静電放電保護回路１５０は両電圧源ＶＤＤ１、ＶＤＤ２を分離するための閾値電圧を有しなければならない。というのは、静電放電保護回路１５０における直列接続ダイオード１５１、１５３が順バイアス時に生ずる両端間電圧は電圧源ＶＤＤ１と電圧源ＶＤＤ２との間の電圧差を上回らなければならない。例えば、電圧源ＶＤＤ１が１．８Ｖ、電圧源ＶＤＤ２が３．３Ｖである場合、ダイオード１５１、１５３による両端間電圧は１．５Ｖを上回らなければならない。なお、電圧源ＶＤＤ１と電圧源ＶＤＤ２との間の電圧差が大きければ、ダイオードの数量を増加する必要がある。
【０００７】
図２を参照する。図２は複数の電圧源を使用する従来の集積回路における他種類の静電放電保護回路を表す説明図である。図２によれば、電圧源ＶＤＤ３、ＶＤＤ４との間の電圧差が大きいため、静電放電保護回路２３０のダイオード数量も図１より多い。
【０００８】
静電放電保護回路におけるダイオードはＰＭＯＳトランジスタまたはＮＭＯＳトランジスタ（図示されない）によって構成される。このような構造は以下の欠点がある。
【０００９】
１．ダイオードは高いリーク電流と低い破壊電圧を有するため、両電圧源を有効に分離することができない。
【００１０】
２．ダイオードの電流駆動能力がよくないため、静電放電による電流を迅速に導出できない。
【００１１】
３．両電圧源間のダイオードの寄生容量が大きいため、両内部回路間の信号とカップリングしやすい。
【００１２】
それに鑑み、この発明は低リーク電流、高破壊電圧、高電流駆動能力、低寄生容量の静電放電保護回路を提供することを目的とする。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
この発明は前述の問題を解決するための静電放電保護回路を提供することを課題とする。
【課題を解決するための手段】
【００１４】
この発明は電圧回路による静電放電を防護する装置を提供する。当該電圧回路は第一の動作電圧と、第二の動作電圧と、第三の動作電圧と、第四の動作電圧とを含む。当該装置は、第一のバイポーラトランジスタと第二のバイポーラトランジスタからなり、前記第一のバイポーラトランジスタのコレクターが前記第二のバイポーラトランジスタのエミッターとカップリングされ、前記第一のバイポーラトランジスタのエミッターが前記第二のバイポーラトランジスタのコレクターとカップリングされ、前記第一の動作電圧と前記第三の動作電圧とカップリングされる第一のトランジスタグループと、第三のバイポーラトランジスタと第四のバイポーラトランジスタからなり、前記第三のバイポーラトランジスタのコレクターが前記第四のバイポーラトランジスタのエミッターとカップリングされ、前記第三のバイポーラトランジスタのエミッターが前記第四のバイポーラトランジスタのコレクターとカップリングされ、前記第二の動作電圧と前記第四の動作電圧とカップリングされる第二のトランジスタグループと、第一の動作電圧と第二の動作電圧との間に電気的に接続され、静電電圧を検知して第一のトリガー信号を生じさせるための第一の検知回路と、第一の動作電圧と第二の動作電圧との間に電気的に接続される第一の静電放電回路と、第三の動作電圧と第四の動作電圧との間に電気的に接続され、静電電圧を検知して第二のトリガー信号を生じさせるための第二の検知回路と、第三の動作電圧と第四の動作電圧との間に電気的に接続される第二の静電放電回路とを含む。そのうち第一のトリガー信号が生じる場合、第一のトランジスタグループ及び第二のトランジスタグループと第一の静電放電回路を導通して静電電流を流し、第二のトリガー信号が生じる場合、第一のトランジスタグループ及び第二のトランジスタグループと第二の静電放電回路を導通して静電電流を流す。
【００１５】
この発明は更に電圧回路による静電放電を防護する装置を提供する。当該電圧回路は第一の動作電圧と、第二の動作電圧と、第三の動作電圧と、第四の動作電圧とを含む。当該装置は、第一の動作電圧と第三の動作電圧とカップリングされる第一のトランジスタグループと、第二の動作電圧と第四の動作電圧とカップリングされる第二のトランジスタグループと、第一の動作電圧と第二の動作電圧との間に電気的に接続され、第一の動作電圧と第二の動作電圧との間に静電電圧が生じるかどうかを検知して第一のトリガー信号を生じさせるための第一の検知回路と、第一の動作電圧と第二の動作電圧との間に電気的に接続される第一の静電放電回路と、第三の動作電圧と第四の動作電圧との間に電気的に接続され、第三の動作電圧と第四の動作電圧との間に静電電圧が生じるかどうかを検知して第二のトリガー信号を生じさせるための第二の検知回路と、第三の動作電圧と第四の動作電圧との間に電気的に接続される第二の静電放電回路とを含む。そのうち第一のトリガー信号が生じる場合、第一のトランジスタグループ及び第二のトランジスタグループと第一の静電放電回路を導通して静電電流を流し、第二のトリガー信号が生じる場合、第一のトランジスタグループ及び第二のトランジスタグループと第二の静電放電回路を導通して静電電流を流す。
【００１６】
この発明は更にバイポーラトランジスタを形成する方法を提供する。バイポーラトランジスタのコレクターとエミッターはそれぞれ第一動作電圧と第二動作電圧とカップリングされる。バイポーラトランジスタは、静電放電が生じる場合に静電放電による電流を排除し、静電放電が生じない場合に第一動作電圧と第二動作電圧を分離する。このバイポーラトランジスタを製造する際に、まず、基板内にディープＮウェルを形成し、ディープＮウェルの上の中心領域にＰウェルを形成し、Ｐウェルを囲む二つのＮウェルを形成し、このＰウェルとこの二つのＮウェルの下表面は前記ディープＮウェルの上表面と隣接して、このＰウェルとこの二つのＮウェルの上表面は前記基板の上表面に及ぶ。次に、このＰウェルとこの二つのＮウェルの上表面の付近において、四つの分離構造により分離された五つのイオン注入領域、即ち、Ｎイオン注入領域、Ｐイオン注入領域、Ｎイオン注入領域、Ｐイオン注入領域及びＮイオン注入領域を形成する。
【発明の効果】
【００１７】
この発明による電圧源間の静電放電保護回路は低リーク電流、高破壊電圧、高電流駆動能力、低寄生容量などの長所を有するため、電圧源を有効に分離するのみならず、静電放電による大電流を迅速に排除することができる。
【発明を実施するための最良の形態】
【００１８】
かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【実施例１】
【００１９】
図３を参照する。図３はこの発明による電圧源間の静電放電保護回路を表す説明図である。図３によれば、集積回路３００は内部回路３０１、３０２を保護するクランプ回路３３０、３４０と電圧源を保護する静電放電保護回路３１０、３２０を含む。クランプ回路３３０は静電放電回路３３４と第一の検知回路とを含み、クランプ回路３４０は静電放電回路３４４と第二の検知回路とを含む。電圧源の静電放電保護回路は第一のトランジスタグループ３１０と、第二のトランジスタグループ３２０と、第一の検知回路と、第二の検知回路とを含む。
【００２０】
第一のトランジスタグループ３１０は二つのＮＰＮバイポーラトランジスタ３１１、３１２からなり、第二のトランジスタグループ３２０は二つのＮＰＮバイポーラトランジスタ３２１、３２２からなる。第一の検知回路は抵抗器３３１と、コンデンサー３３２と、インバーター３３３からなり、第二の検知回路は抵抗器３４１と、コンデンサー３４２と、インバーター３４３からなる。
【００２１】
正常状態において、両電圧源ＶＤＤ１、ＶＤＤ２に静電放電が生じない場合、抵抗器３３１、コンデンサー３３２とインバーター３３３の入力端は同じノードにカップリングされ、そのノードの電圧は短絡回路と等価であるコンデンサー３３２に影響されて電圧源ＶＤＤ１（例えば１．８Ｖ）と同じとなる。そのため、高レベル電圧はインバーター３３３によって低レベルに変換されてＮＭＯＳトランジスタ３３４のゲートに出力される（第一の検知回路３３５の出力端であるノード１から）。ゲートが低レベル電圧を受信するため、ＮＭＯＳトランジスタ３３４はオフとなる。
【００２２】
同じく、抵抗器３４１、コンデンサー３４２とインバーター３４３の入力端は同じノードにカップリングされ、そのノードの電圧は電圧源ＶＤＤ２（例えば３．３Ｖ）と同じとなり、インバーター３４３によってＮＭＯＳトランジスタ３４４のゲートに出力される（第二の検知回路３４５の出力端であるノード２から）。よって、ＮＭＯＳトランジスタ３３４はオフとなる。
【００２３】
同時に、第一の検知回路の出力端（ノード１）は第一のトランジスタグループ３１０におけるバイポーラトランジスタ３１１のベースと第二のトランジスタグループ３２０におけるバイポーラトランジスタ３２１のベースとカップリングされる。ノード１の低レベルによってバイポーラトランジスタ３１１、３２１はオフにされる。
【００２４】
第二の検知回路の出力端（ノード２）は第一のトランジスタグループ３１０におけるバイポーラトランジスタ３１２のベースと第二のトランジスタグループ３２０におけるバイポーラトランジスタ３２２のベースとカップリングされる。ノード２の低レベルによってバイポーラトランジスタ３１２、３２２はオフにされる。
【００２５】
なお、電圧源ＶＤＤ１、ＶＤＤ２間のバイポーラトランジスタ３１１、３１２のＮＰＮ接合構造は、バイポーラトランジスタ３１１、３１２に低リーク電流、高破壊電圧を持たせる。
【００２６】
そのため、正常状態において、第一のバイポーラトランジスタグループ３１０と第二のバイポーラトランジスタグループ３２０はいずれもオフであるため、電圧源ＶＤＤ１、ＶＤＤ２を有効に分離することができる。
【００２７】
両電圧源において静電放電が生じるとは、電圧源ＶＤＤ１から接地端ＶＳＳ２、または接地端ＶＳＳ２から電圧源ＶＤＤ１、または電圧源ＶＤＤ２から接地端ＶＳＳ１、または接地端ＶＳＳ１から電圧源ＶＤＤ２へ電流が流れることを指す。
【００２８】
静電放電が電圧源ＶＤＤ１から接地端ＶＳＳ２への正パルスである場合、静電放電による大電流Ｉ１は電圧源ＶＤＤ１から接地端ＶＳＳ２へ流れる。それと同時に、第一の検知回路のコンデンサー３３２と第二の検知回路３４５のコンデンサー３４２は短絡となる。コンデンサー３３２、３３４の一端がそれぞれ接地端ＶＳＳ１、ＶＳＳ２とカップリングされるため、その電圧は低レベル電圧（接地レベル）となり、更にそれぞれインバーター３３３、３４３によって高レベル電圧として出力される（即ち、ノード１、２の電圧は高レベルである）。第一の検知回路の出力端（ノード１）は第一のトランジスタグループ３１０のバイポーラトランジスタ３１１と第二のトランジスタグループ３２０のバイポーラトランジスタ３２１を始動させ、第二の検知回路の出力端（ノード２）は第一のトランジスタグループ３１０のバイポーラトランジスタ３１２と第二のトランジスタグループ３２０のバイポーラトランジスタ３２２を始動させる。
【００２９】
そのため、静電放電が電圧源ＶＤＤ１から接地端ＶＳＳ２への正パルスである場合、静電放電による大電流Ｉ１は分流して、それぞれ経路１に沿ってバイポーラトランジスタ３１１とＮＭＯＳトランジスタ３４４を通して接地端ＶＳＳ２へ、更に経路２に沿ってＮＭＯＳトランジスタ３４４とバイポーラトランジスタ３２２を通して接地端ＶＳＳ１へ流れる。
【００３０】
なお、電圧源ＶＤＤ１、ＶＤＤ２間においてＮＰＮ型バイポーラトランジスタ３１１、３１２、３２１、３２２を静電放電保護回路素子として使用すれば、高い電流駆動能力（静電放電による電流を排除する能力）は得られる。図６を参照する。図６はＮＰＮ型バイポーラトランジスタを使用するこの発明と、直列接続ダイオードを使用する従来の技術との電流駆動能力に関する比較図である。
【００３１】
図６によれば、レイアウト寸法２μｍ×２μｍと、ベースまたはゲート電圧が同じであるという条件において、静電放電が生じると、電流発生速度は単一ＮＰＮ型バイポーラトランジスタ、単一ダイオード、直列接続ダイオードという順となり、安定回復速度は単一ＮＰＮ型バイポーラトランジスタ、直列接続ダイオード、単一ダイオードという順となる。したがって、ＮＰＮ型バイポーラトランジスタの電流駆動能力は最も優れている。
【００３２】
この発明による第一のトランジスタグループ３１０と第二のトランジスタグループ３２０の構造はＣＭＯＳトリプルウェル工程によって形成される。第一のトランジスタグループ３１０の構造を例にして図４を参照する。図４はこの発明による第一のトランジスタグループ３１０の構造を表す断面図である。図４によれば、図３における第一のトランジスタグループ３１０のバイポーラトランジスタ３１１の構造は以下の通りである。P型基板４３０にディープＮウェル４３１がある。P型基板４３０には更にＮウェル４３５と、Ｐウェル４３７と、Ｎウェル４３９がある。Ｎウェル４３５と、Ｐウェル４３７と、Ｎウェル４３９との頂部近くにはＮ＋イオン注入領域４４１、Ｐ＋イオン注入領域４４３、Ｎ＋イオン注入領域４４５、Ｐ＋イオン注入領域４４７及びＮ＋イオン注入領域４４９がある。これらのイオン注入領域は分離構造４５１−４５４によって分離される。
【００３３】
したがって、Ｎ＋イオン注入領域４４５はバイポーラトランジスタ３１１のコレクターであって図３における電圧源ＶＤＤ１とカップリングされ、Ｐ＋イオン注入領域４４３、４４７はバイポーラトランジスタ３１１のベースであって図３におけるノード１とカップリングされ、Ｎ＋イオン注入領域４４１、４４９はバイポーラトランジスタ３１１のエミッターであって図３における電圧源ＶＤＤ２とカップリングされる。
【００３４】
ゆえに、図３に示される静電放電による電流Ｉ１がバイポーラトランジスタ３１１のコレクターからエミッターに流れるのは、Ｐウェル４３７からディープＮウェル４３１を通してＮウェル４３５へ、そしてＰウェル４３７からディープＮウェル４３１を通してＮウェル４３９への二つの経路がある。
【００３５】
同じく、Ｎ＋イオン注入領域４６５はバイポーラトランジスタ３１２のコレクターであって図３における電圧源ＶＤＤ２とカップリングされ、Ｐ＋イオン注入領域４６３、４６７はバイポーラトランジスタ３１２のベースであって図３におけるノード２とカップリングされ、Ｎ＋イオン注入領域４６１、４６９はバイポーラトランジスタ３１２のエミッターであって図３における電圧源ＶＤＤ１とカップリングされる。静電放電による電流Ｉ２がバイポーラトランジスタ３１２のコレクターからエミッターに流れるのは、Ｐウェル４７７からディープＮウェル４７１を通してＮウェル４７５へ、そしてＰウェル４７７からディープＮウェル４７１を通してＮウェル４７９への二つの経路がある。
【００３６】
なお、トリプルウェル工程による環状構造も静電放電電流Ｉ１、Ｉ２の排除を早める。図５を参照する。図５は図４におけるトランジスタ３１０の平面図である。図５によれば、図４の分離構造４５２、４５３は環状であってＮ＋イオン注入領域４４５を囲む。同じく、Ｐ＋イオン注入領域４４３、４４７は分離構造４５２、４５３を囲み、分離構造４５１、４５４はＰ＋イオン注入領域４４５を囲み、Ｎ＋イオン注入領域４４１、４４９は分離構造４５１、４５３を囲み、ディープＮウェル４３１はＮ＋イオン注入領域４４５を囲む。
【００３７】
第一のトランジスタグループ３１０は環状構造であるため、第一のバイポーラトランジスタ３１１は静電放電電流Ｉ１、Ｉ２をベース、コレクター及びエミッターから放射状に排除することができる。
【００３８】
このような構造では、ＮＰＮ型バイポーラトランジスタ３３１、３３２が電圧源間に形成する寄生容量も従来のダイオードより少量である。図７を参照する。図７はＮＰＮ型バイポーラトランジスタとダイオードの電圧源間における寄生容量に関する比較表である。図７によれば、ＮＰＮ型バイポーラトランジスタ３３１構造で寄生容量を形成するＰウェル４３７とディープＮウェル４３１との接合部による容量は６．８０Ｅ−０４（Ｆ／ｍ２）であり、ダイオードＮ＋／ＰＷ構造で寄生容量を形成するＮ＋イオン注入領域とＰウェルとの接合部による容量は１．００Ｅ−０３（Ｆ／ｍ２）であり、ダイオードＰ＋／ＮＷ構造で寄生容量を形成するＰ＋イオン注入領域とＮウェルとの接合部による容量は１．１２Ｅ−０３（Ｆ／ｍ２）である。したがって、ＮＰＮ型バイポーラトランジスタが電圧源間に形成する寄生容量は従来のダイオードより少量である。
【００３９】
以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００４０】
この発明による電圧源間の静電放電保護回路は低リーク電流、高破壊電圧、高電流駆動能力、低寄生容量などの長所を有するため、電圧源を有効に分離するのみならず、静電放電による大電流を迅速に排除することができる。
【図面の簡単な説明】
【００４１】
【図１】従来の電圧源間の静電放電保護回路を表す説明図である。
【図２】複数の電圧源を使用する従来の集積回路における他種類の静電放電保護回路を表す説明図である。
【図３】この発明による電圧源間の静電放電保護回路を表す説明図である。
【図４】この発明による第一のトランジスタグループの構造を表す断面図である。
【図５】図４におけるトランジスタの平面図である。
【図６】この発明と従来の技術との電流駆動能力に関する比較図である。
【図７】ＮＰＮ型バイポーラトランジスタとダイオードの電圧源間における寄生容量に関する比較表である。
【符号の説明】
【００４２】
１００、３００                                  集積回路
１１０、１２０、２１０、２２０、３０１、３０２  内部回路
１２１                                          信号
１２３、１２５、３３３、３４３                  インバーター
１３０、１４０、３３０、３４０                  クランプ回路
１５０、１６０、２３０                          静電放電保護回路
１５１、１５３、１５５、１６１                  ダイオード
ＶＤＤ１、ＶＤＤ２、ＶＤＤ３、ＶＤＤ４          電圧源
ＶＳＳ１、ＶＳＳ２、ＶＳＳ３、ＶＳＳ４          接地端
３１０、３２０                                  トランジスタグループ
３１１、３１２、３２１、３２２                  ＮＰＮ型バイポーラトランジスタ
３３１、３４１                                  抵抗器
３３２、３４２                                  コンデンサー
３３４、３４４                                  ＮＭＯＳトランジスタ
Ｉ１、Ｉ２                                        電流
４３０                                          P型基板
４３７、４７７                                  Ｐウェル
４３１、４７１                                  ディープＮウェル
４３５、４３９                                  Ｎウェル
４４１、４４５、４４９、４６１、４６５、４６９  Ｎ＋イオン注入領域
４４３、４４７、４６３、４６７                  Ｐ＋イオン注入領域
【図１】
0003885172.tif 000002
【図２】
0003885172.tif 000003
【図３】
0003885172.tif 000004
【図４】
0003885172.tif 000005
【図５】
0003885172.tif 000006
【図６】
0003885172.tif 000007
【図７】
0003885172.tif 000008