(57)【特許請求の範囲】
【請求項１】
ディジタル受信機における複数のセルとの間の無線リンクの遅延プロファイルを決定する遅延プロファイル決定方法であって、
複数の前記無線リンクの信号をサンプリングした信号データをメモリ領域に記録するステップと、
前記各無線リンクに対する、フレームタイミングを示すタイミング信号を生成するステップと、
前記各無線リンクについて順次に、前記タイミング信号および前記信号データに基づいて前記各無線リンクの複数の遅延値に対する相関データを決定するステップと、
前記各無線リンクに対して、前記相関データおよび前記遅延値に基づいて遅延プロファイルを決定するステップを有し、
サンプリングされた前記信号データを記録する前記ステップは、前記タイミング信号を監視し、フレーム境界が検出されると該ステップをリスタートすることを含む、遅延プロファイル決定方法。
【請求項２】
前記タイミング信号に基づいて、前記各無線リンクに対して、前記無線リンクを識別する前記メモリ領域内のアドレスを決定するステップをさらに有する、請求項１記載の遅延プロファイル決定方法。
【請求項３】
前記各無線リンクに対して同時に、前記無線リンクの前記タイミング信号と同期したスクランブリング・コードを決定するステップと、
前記各無線リンクの前記タイミング信号に応じて、前記各無線リンクに対応した前記アドレスおよび各スクランブリング・コードの状態を記録するステップをさらに有する、請求項２記載の遅延プロファイル決定方法。
【請求項４】
記録された前記アドレスに基づく前記各無線リンクの前記相関データと、前記スクランブリング・コードの状態とにより、全ての無線リンクに対する前記相関データが１つの相関器バンクにて決定される、請求項３記載の遅延プロファイル決定方法。
【請求項５】
前記各無線リンクに対する前記相関データは、前記信号データのビットシフトと、前記信号データに対する１つの指数値の決定とによって正規化される、請求項１〜４のいずれか１項に記載の遅延プロファイル決定方法。
【請求項６】
サンプリングされた前記信号データを記録する前記ステップは、前記信号データの選択されたサンプルを記録することを含み、前記遅延プロファイルを決定する前記ステップは、選択されなかったサンプルを補間によって補うことを含む、請求項１〜５のいずれか１項に記載の遅延プロファイル決定方法。
【請求項７】
雑音を減少するためにシンボルを同相累算するステップをさらに有する、請求項１〜６のいずれか１項に記載の遅延プロファイル決定方法。
【請求項８】
信号強度のばらつきを補うために、利得データに基づいて相関値を重みづけするステップをさらに有する、請求項１〜７のいずれか１項に記載の遅延プロファイル決定方法。
【請求項９】
ディジタル受信機における複数の無線リンクの遅延プロファイルを決定する遅延プロファイル決定装置であって、
複数の前記無線リンクの信号をサンプリングした信号データをメモリ領域に記録するメモリコントローラと、
前記各無線リンクに対する、フレームタイミングを示すタイミング信号を生成するタイミング制御部と、
前記各無線リンクについて順次に、前記タイミング信号および前記信号データに基づいて前記各無線リンクの複数の遅延値に対する相関データを決定する複数の相関器を含む相関器バンクと、
前記各無線リンクに対して、前記相関データおよび前記遅延値に基づいて遅延プロファイルを決定するプロファイル完成部を有し、
前記タイミング信号を監視し、フレーム境界が検出されると、前記信号データの前記メモリ領域への記録をリスタートするフレーム境界検出部をさらに有する、遅延プロファイル決定装置。
【請求項１０】
前記メモリコントローラは、さらに、前記タイミング信号に基づいて、前記各無線リンクに対して、前記無線リンクを識別する前記メモリ領域内のアドレスを決定する、請求項９記載の遅延プロファイル決定装置。
【請求項１１】
前記各無線リンクに対して同時に、前記無線リンクの前記タイミング信号と同期したスクランブリング・コードを決定する複数のレプリカジェネレータと、
前記各無線リンクの前記タイミング信号に応じて、前記各無線リンクに対応した前記アドレスを記録するアドレス・ポインタ・ストアと、
前記各無線リンクの前記タイミング信号に応じて、前記各無線リンクに対応した前記各スクランブリング・コードの状態を記録するレプリカ記憶部とをさらに有する、請求項１０記載の遅延プロファイル決定装置。
【請求項１２】
前記相関器バンクは、記録された前記アドレスに基づく前記各無線リンクの前記相関データと、前記スクランブリング・コードの状態とにより、全ての無線リンクに対する前記相関データを順次決定する、請求項１１記載の遅延プロファイル決定装置。
【請求項１３】
前記プロファイル完成部は、前記信号データのビットシフトと、前記信号データに対する１つの指数値の決定とによって、前記各無線リンクに対する前記相関データを正規化する正規化部を含む、請求項９〜１２のいずれか１項に記載の遅延プロファイル決定装置。
【請求項１４】
前記メモリコントローラは、サンプリングされた前記信号データを記録する際に、前記信号データの選択されたサンプルを記録し、
前記プロファイル完成部は、選択されなかったサンプルを補間によって補う補完器を含む、請求項９〜１３のいずれか１項に記載の遅延プロファイル決定装置。
【請求項１５】
前記プロファイル完成部は、雑音を減少するためにシンボルを同相累算する同相シンボル累算部をさらに有する、請求項９〜１４のいずれか１項に記載の遅延プロファイル決定装置。
【請求項１６】
前記プロファイル完成部は、信号強度のばらつきを補うために、利得データに基づいて相関値を重みづけする重みづけ部をさらに有する、請求項９〜１５のいずれか１項に記載の遅延プロファイル決定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信に関し、特に、スペクトル拡散受信機において無線周波数信号の遅延プロファイルを決定する方法および装置に関する。
【０００２】
【従来の技術】
Ｗ−ＣＤＭＡ（広帯域符号分割多元接続）通信システムにおいて、送信機から送られた無線周波数（ＲＦ）信号は、様々な物体で反射してマルチパス信号となり、互いに時間的にシフトした複数の信号として受信機に到達する。また、非同期の複数の送信機から送信されたＲＦ信号は、互いに時間的にシフトした複数の信号として受信機に到達する。
【０００３】
Ｗ−ＣＤＭＡ移動通信システムの移動端末が１つのセルから他のセルに移るハンドオーバ処理において、移動端末は、受信するＲＦ信号を、１つの送信機からのＲＦ信号より、他の送信機からのＲＦ信号に切り替える。そのため、非同期の複数の送信機からの信号の時間的なシフトは、ハンドオーバ処理において、大きな意味を持つ。
【０００４】
また、Ｗ−ＣＤＭＡ移動端末はＲＡＫＥ受信を行うことができる。ＲＡＫＥ受信とは、複数のＲＦ信号を検出し、それらを合成する受信方法である。ＲＡＫＥ受信を可能にする回路は、遅延プロファイル回路、ＲＡＫＥフィンガ制御回路、および複数のフィンガを含んでいる。
【０００５】
遅延プロファイル回路は、受信信号とスクランブリング・コードの間の時間シフトの関数として、測定された制御チャネル信号と信号スクランブリング・コードの間の相関値のプロファイルを決定する。
【０００６】
ＲＡＫＥフィンガ制御回路は、プロファイル・データを検索して、相関値がピークを示す、確実性のある遅延時間を取得して、各フィンガに供給する。
【０００７】
各フィンガは、時間的に整列されたスクランブリング・コードを、ＲＡＫＥフィンガ制御回路から供給された遅延時間に応じてシフトして使用し、データの相関を行う。これにより、各フィンガは逆拡散された信号を得ることができる。そして、信号対雑音比を改善するために、各フィンガで得られた逆拡散信号が合成される。
【０００８】
このようにして、Ｗ−ＣＤＭＡ移動端末は、遅延時間の異なる複数の受信信号を合成して用いるので、信号対雑音比を改善することができる。
【０００９】
【発明が解決しようとする課題】
従来の遅延プロファイル回路は、構成が複雑であり、規模が大きく、多数の論理ゲートを必要としたので、移動端末の小型化を阻害するとともに、消費電力を増大させていた。移動端末では、特に、小型化および低消費電力化が望まれる。
【００１０】
本発明の目的は、スペクトル拡散受信機において、論理ゲート数が少なく、また消費電力の小さい遅延プロファイル測定方法および装置を提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の遅延プロファイル決定方法は、ディジタル受信機における複数の信号ブランチの遅延プロファイルを決定する遅延プロファイル決定方法であって、
複数の前記信号ブランチからの信号をサンプリングした信号データをメモリ領域に記録するステップと、
前記各信号ブランチに対するタイミングデータを決定するステップと、
前記各信号ブランチについて順次に、前記タイミングデータおよび前記信号データに基づいて前記各信号ブランチの複数の遅延値に対する相関データを決定するステップと、
前記各信号ブランチに対して、前記相関データおよび前記遅延値に基づいて遅延プロファイルを決定するステップを有している。
【００１２】
したがって、本発明によれば、複数の信号ブランチの相関データを順次に求めるので、相関データを求める相関器バンクを信号ブランチに共通に用いることができる。
【００１３】
なお、前記タイミングデータに基づいて、前記各信号ブランチに対して、前記信号ブランチを識別する前記メモリ領域内のアドレスを決定するステップをさらに有することが好ましい。
【００１４】
また、前記各信号ブランチに対して同時に、前記信号ブランチの前記タイミングデータと同期したスクランブリング・コードを決定するステップと、
前記各信号ブランチの前記タイミング・データに応じて、前記各信号ブランチに対応した前記アドレスおよび各スクランブリング・コードの状態を記録するステップをさらに含むことが好ましい。
【００１５】
また、記録された前記アドレスに基づく前記各信号ブランチの前記相関データと、前記スクランブリング・コードの状態とにより、全ての信号ブランチに対する前記相関データが１つの相関器バンクにて決定されることが好ましい。
【００１６】
また、サンプリングされた前記信号データを記録する前記ステップは、フレーム境界を示す前記信号データを監視し、フレーム境界が検出されると該ステップをリスタートすることを含むことが好ましい。
【００１７】
また、前記各信号ブランチに対する前記相関データは、前記信号データのビットシフトと、前記信号データに対する１つの指数値の決定とによって正規化されることが好ましい。
【００１８】
また、サンプリングされた前記信号データを記録する前記ステップは、前記信号データの選択されたサンプルを記録することを含み、遅延プロファイルを決定する前記ステップは、選択されなかったサンプルを補間によって補うことを含むことが好ましい。
【００１９】
また、雑音を減少するためにシンボルを同相累算するステップをさらに有することが好ましい。
【００２０】
また、信号強度のばらつきを補うために、利得データに基づいて相関値を重みづけするステップをさらに有することが好ましい。
【００２１】
本発明の遅延プロファイル決定装置は、ディジタル受信機における複数の信号ブランチの遅延プロファイルを決定する遅延プロファイル決定装置であって、
複数の前記信号ブランチからの信号をサンプリングした信号データをメモリ領域に記録するメモリコントローラと、
前記各信号ブランチに対するタイミングデータを決定するタイミング制御部と、
前記各信号ブランチについて順次に、前記タイミングデータおよび前記信号データに基づいて前記各信号ブランチの複数の遅延値に対する相関データを決定する複数の相関器を含む相関器バンクと、
前記各信号ブランチに対して、前記相関データおよび前記遅延値に基づいて遅延プロファイルを決定するプロファイル完成部を有している。
【００２２】
なお、前記メモリコントローラは、さらに、前記タイミングデータに基づいて、前記各信号ブランチに対して、前記信号ブランチを識別する前記メモリ領域内のアドレスを決定することが好ましい。
【００２３】
また、本発明の遅延プロファイル装置は、前記各信号ブランチに対して同時に、前記信号ブランチの前記タイミングデータと同期したスクランブリング・コードを決定する複数のレプリカジェネレータと、
前記各信号ブランチの前記タイミング・データに応じて、前記各信号ブランチに対応した前記アドレスを記録するアドレス・ポインタ・ストアと、
前記各信号ブランチの前記タイミング・データに応じて、前記各信号ブランチに対応した前記各スクランブリング・コードの状態を記録するレプリカ記憶部とをさらに有することが好ましい。
【００２４】
また、前記相関器バンクは、記録された前記アドレスに基づく前記各信号ブランチの前記相関データと、前記スクランブリング・コードの状態とにより、全ての信号ブランチに対する前記相関データを順次決定することが好ましい。
【００２５】
また、本発明の遅延プロファイル決定装置は、フレーム境界を示す前記信号データを監視し、フレーム境界が検出されると、前記信号データの前記メモリ領域への記録をリスタートするフレーム境界検出部をさらに有することが好ましい。
【００２６】
また、前記プロファイル完成部は、前記信号データのビットシフトと、前記信号データに対する１つの指数値の決定とによって、前記各信号ブランチに対する前記相関データを正規化する正規化部を含むことが好ましい。
【００２７】
また、前記メモリコントローラは、サンプリングされた前記信号データを記録する際に、前記信号データの選択されたサンプルを記録し、
前記プロファイル完成部は、選択されなかったサンプルを補間によって補う補完器を含むことが好ましい。
【００２８】
また、前記プロファイル完成部は、雑音を減少するためにシンボルを同相累算する同相シンボル累算部をさらに有することが好ましい。
【００２９】
また、前記プロファイル完成部は、信号強度のばらつきを補うために、利得データに基づいて相関値を重みづけする重みづけ部をさらに有することが好ましい。
【００３０】
【発明の実施の形態】
３ＧＰＰ（第３世代パートナーシップ・プロジェクト）において、世界的な第３世代移動通信システム（３ＧＰＰシステム）の開発が進められている。そして、３ＧＰＰチームは、３ＧＰＰシステムの動作について一連の３ＧＰＰ技術仕様書を作成している。
【００３１】
３ＧＰＰシステムの移動端末は、１５スロットに分割された１０ミリセカンドのフレームでダウンリンク（セル（基地局）から移動端末に向かう方向のリンク）の信号を受信する。各スロットは、２５６０チップにからなり、拡散率によって変わる１０〜１２８０ビットの情報を表わす。共通パイロット・チャネル（ＣＰＩＣＨ）は、制御情報を提供するためのパイロット・シンボルの送信に使用されるチャネルである。ＣＰＩＣＨにおいては、拡散率は２５６であり、各スロットは２０ビットの情報を含んでいる。３ＧＰＰシステムでは４位相偏移変調（ＱＰＳＫ）が使用されており、１つのシンボルのＩ，Ｑ対が２ビットによって示されるので、１スロットは１０シンボルを示している。
【００３２】
また、３ＧＰＰシステムでは、送信機は２つのアンテナ（第１および第２のアンテナ）から異なるパイロット・パターンを送信する空間時間送信アンテナ・ダイバーシティ（ＳＴＴＤ）モードで動作する。
【００３３】
図２は、３ＧＰＰシステムにおける、２つのアンテナのＣＰＩＣＨのパイロット・パターンと、各アンテナの連続する４シンボルのパイロット・パターン同士の直交性と、その直交性の２つの例外を示す概略タイミングチャートである。図２に示すように、第１のアンテナの送信するパイロット・シンボルは全て同じ“Ａ”である。これに対して、第２のアンテナは、“Ａ”および“−Ａ”の２つシンボルを送信する。そして、ＳＴＴＤモードにおいては、第２のアンテナからの、連続する４つのシンボルの任意のパイロット・パターンは、フレーム境界と交差する２つの例外（図２中のＣａｓｅ１およびＣａｓｅ２）を除いて、第１のアンテナからの、連続する４つのシンボルのパターンと直交している。このＳＴＴＤモードは、ダウンリンクの性能を改善するために、送信ダイバーシティに使用される。
【００３４】
図１は、本発明の一実施形態のＷ−ＣＤＭＡ移動端末の受信回路の構成を示すブロック図である。図１を参照すると、受信回路１０１は、アナログディジタル変換器（ＡＤＣ）１０２、セルサーチ部１０５、自動利得制御部（ＡＧＣ）１０４、遅延プロファイル部１００、フィンガ制御部１０６、ＲＡＫＥ／フィンガ受信部１０８およびタイミング制御部１１０を有している。
【００３５】
受信された無線周波数（ＲＦ）信号はＡＤＣ１０２によりディジタル化され、その結果として生ずる受信サンプル（あるいは、単にサンプルとも称す）がセルサーチ部１０５、ＲＡＫＥ／フィンガ受信部１０８および遅延プロファイル部１００に送られる。
【００３６】
セルサーチ部１０５は、従来からあるＷ−ＣＤＭＡ構成要素であり、受信サンプルを解析することによりセルを識別する。そして、セルサーチ部１０５は、識別された各セルに対するスクランブリング・コードおよびスクランブリング・コード・タイミングを出力する。また、セルサーチ部１０５は、識別された各セルから受信される信号の信号電力を測定をする。
【００３７】
その測定結果に基づき、または移動通信ネットワークからの命令により、受信回路１０１は、信号を受信して処理する１つまたは複数のセルを決める。すなわち、本実施形態の移動端末は、１つから複数個のセルとの間で無線リンク（ＲＬ）すなわちブランチ（ＢＨ）を確立することができる。そして、移動端末は、セルの境界上にあるとき、複数の無線リンクを確立し、複数のセルからの信号を合成して受信性能を改善する。また、移動端末は、ハンドオーバーを円滑に行うためのソフト・ハンドオーバー（ＳＨＯ）あるいはダイバーシティ・ハンドオーバー（ＤＨＯ）に複数の無線リンクを使用する。
【００３８】
また、セルサーチ部１０５は、各ブランチに対する初期スクランブリング・コード・タイミングをタイミング制御部１１０に供給する。初期スクランブリング・タイミングは、ＣＰＩＣＨのフレーム境界に等しい。
【００３９】
タイミング制御部１１０は、各ブランチのフレームタイミングを示すタイミング信号を生成し、それらを遅延プロファイル部１００に送る。１フレームが１０ミリセカンドなので、フレームタイミングを示す各ブランチのタイミング信号は１０ミリセカンド周期のクロックパルスである。そして、タイミング信号は、そのパルス位置により、サーチ範囲内にある第１のマルチパスのスクランブリング・コード境界を示している。
【００４０】
遅延プロファイル部１００は、信号とスクランブリング・コードとの相関値を、信号とスクランブリング・コードの間の遅延時間の関数として表わしたプロファイル（遅延プロファイル）を生成する。遅延プロファイル部１００は、遅延プロファイルの生成の開始にタイミング信号を用いる。遅延プロファイル部１００で生成された遅延プロファイルはフィンガ制御部１０６に送られる。
【００４１】
各ブランチのタイミングはタイミング制御部１１０により維持されるが、そのタイミングの修正はフィンガ制御部１０６から供給されるタイミング調整情報に従って行われる。
【００４２】
フィンガ制御部１０６は、良好な相関値（ピーク値）をもたらす遅延時間を識別し、それらの値（遅延値）をＲＡＫＥ／フィンガ受信部１０８に供給する。
【００４３】
ＲＡＫＥ／フィンガ受信部１０８は、複数のＲＡＫＥ／フィンガ・ユニット（不図示）を有している。各ＲＡＫＥ／フィンガ・ユニットには、フィンガ制御部１０６からの遅延値で示されるマルチパスがそれぞれ割り当てられる。そして、各ＲＡＫＥ／フィンガ・ユニットは、供給された遅延値を用いて入力データを逆拡散することにより、割り当てられたマルチパスの信号を取り出す。そして、各ＲＡＫＥ／フィンガ・ユニットで取り出された各マルチパスの信号は、受信性能を改善するために合成される。
【００４４】
ＡＧＣ１０４は、受信信号強度の変化を補償するために、信号利得を自動的に制御して正規化する。
【００４５】
図３は、本実施形態の遅延プロファイル部１００の構成を示すブロック図である。
【００４６】
タイミング制御部３０４は、タイミング制御部１１０（図１参照）から３つの独立したタイミング信号ＳＴ１，ＳＴ２，ＳＴ３を受信する。各タイミング信号は、それぞれに対応するブランチの、サーチ範囲内において最少遅延を有するダウンリンク・スクランブリング・コード境界に同期した、１０ミリセカンド周期のストローブを供給する。
【００４７】
１０ミリセカンド周期のストローブ（以下、外部タイミング・ストローブと称す）を供給されたタイミング制御部３０４は、各ブランチに対して、そのブランチに対する外部タイミング・ストローブに同期した、チップ／シンボルおよびスロットのタイミング信号（以下、内部タイミング信号と称す）を生成する。この内部タイミング信号は、遅延プロファイル部１００内の他のブロックにて用いられる。
【００４８】
図５は、遅延プロファイル部によるフレーム境界処理を示す概略タイミングチャートである。図５に示すように、タイミング制御部３０４は、マスター・ブランチＢＨ１の第２のシンボルの開始タイミング、すなわちスクランブリング・コード・ストローブ５００の１シンボル周期後のタイミングに、初期スタートタイミングのマスター・スタート・パルス４０２を生成する。なお、図５におけるスクランブリング・コード・ストローブとは、上述した外部タイミング・ストローブのことである。また、本実施形態の遅延プロファイル部１００は、任意のブランチをマスターとするようにプログラムすることができるが、ここでは、説明を簡単にするために、第１のブランチＢＨ１をマスターとする。また、イネーブルされたブランチのみがマスターとなりうる。
【００４９】
ランダムアクセスメモリ（ＲＡＭ）コントローラ３０２は、タイミング制御部３０４で生成されたマスター・スタート・パルス４０２により、一連のサンプルのサンプルＲＡＭ３０３への記録を開始する。
【００５０】
４つのパイロット・シンボルを同相累算して雑音を減少させることを可能にするために、６シンボル分の長さに等しい一連のサンプルがサンプルＲＡＭ３０３に記録される。つまり、時間のばらつきを許容するために、各ブランチに対して第５のシンボルが与えられている。また、第６のシンボルは、利用可能な５シンボル幅を３つの各ブランチが有することを確保するためのものである。ＡＤＣ１０２のサンプリング速度はチップ・レートの４倍であるが、ＲＡＭコントローラ３０２は、その第２のサンプルのみを記録する。記録すべきサンプルの総数は、６シンボル×２５６チップ×（チップ当たり２サンプル）がＩおよびＱに対してあるので、３０７２×２＝６１４４サンプルである。サンプルのＩＱ対は、１６ビットのワード（Ｉに対して８ビット、Ｑに対して８ビット）に記録できるので、全サンプルを記録するのに必要なＲＡＭの合計は、１６ビットワードにして３０７２ワード、すなわち６キロバイトである。
【００５１】
遅延プロファイル部１００は、３つのレプリカ・ジェネレータ３０６，３０７，３０８を有している。レプリカ・ジェネレータ３０６，３０７，３０８は、３つのブランチのうちの１つに対して、連続した同相の４位相スクランブリング・コードと第２のアンテナパターンをそれぞれ生成する。そして、レプリカ・ジェネレータ３０６、３０７、３０８は、そのブランチに対するスクランブリング・コード境界ストローブとそれぞれ同期している。ＲＡＭへの記録の開始時に、ＢＨ１記録信号（ＢＨ１がマスターなので図５のマスター・スタート・パルス４０２と同じ）に応じて、第１のレプリカ・ジェネレータ３０６の状態（すなわち、レジスタ値であり、生成しているスクランブリング・コードの状態を含む）がレプリカ記憶部３１０に記録される。サンプルＲＡＭ３０３へのサンプルの記録は、以下に説明するリスタートの場合をも含めて、常にメモリの先頭から始まる。
【００５２】
図４は、遅延プロファイル部によるブランチ信号処理を示す概略タイミング図である。図４に示すように、第２のブランチＢＨ２の第１のシンボル・パルスがタイミング信号４０６により認識されると、第２のレプリカ・ジェネレータ３０７の現在の状態がレプリカ記憶部３１０に記録され、そのときのＲＡＭアドレスの値がアドレス・ポインタ・ストア３１１に記録される。同様に、第３のブランチＢＨ３の第１のシンボル・パルスがタイミング信号４０８により認識されると、第３のレプリカ・ジェネレータ３０８の現在の状態がレプリカ記憶部３１０に記録され、そのときのＲＡＭアドレスの値がアドレス・ポインタ・ストア３１１に記録される。各レプリカ・ジェネレータの状態およびアドレス・ポインタの値は、リスタート信号が受信されたときにも記録される。なお、３つ全てのブランチをイネーブルすることは不要であり、計算のためには２つあるいは１つのブランチをイネーブルすればよい。このブランチのイネーブル／ディスエーブル制御は、図１に示されていない制御ユニットにより行われる。遅延プロファイル部１００は、任意の組み合わせでイネーブルされた各ブランチを処理し、また、ある組み合わせから他の組み合わせへ動的に変更することもできる。
【００５３】
上述したように、ＳＴＴＤモード・アンテナ・パイロット・パターンは、フレーム境界と交差して常に直交ではないので、記録された信号は３つのブランチのいずれに対してもフレーム境界を含んではならない。マスター・ブランチに対しては、データ記録はマスター・ブランチＢＨ１の第２のシンボルから始まるので、このことが保証される。図５に示すように、第２あるいは第３のブランチＢＨ２，ＢＨ３に対しては、フレーム境界検出部３１２がデータ記録の間にフレーム境界を検出すると、データ記録のリスタートを起動する。データの最初の５つのシンボルを記録するまでにフレーム境界５０６、５０８が検出されると、次のマスター・ブランチ・シンボル・クロック５０４のパルスから記録をリスタートさせるために、記録リスタート信号５１０、５１２が生成される。リスタートの最大遅延は５シンボルであり、また最大２回のリスタートがある。したがって、１フレームが１５スロットであり、１スロットが１０シンボルであるとして、１つのフレーム内のサンプル記録および処理に対する最少の利用可能時間は１５スロット−２×５シンボル＝１４スロットである。
【００５４】
図７は、本実施形態の遅延プロファイル部によるサンプル記憶を示す概略タイミングチャートである。遅延プロファイル部１００が各フレームに対して算出する遅延プロファイルの数は可変であるが、通常、各ブランチのフレーム毎に２つの遅延プロファイルが決定される（ｂ）ｃａｓｅ）。図７に示すように、第１のプロファイル記録はマスター・ブランチの第２のシンボル（Ｉ）、またはリスタート（最大２回のリスタート）後のマスター・ブランチの次のシンボル境界でスタートし、第２のプロファイル記録は以前の成功したスタート・パルス後の７スロットで始まる（ＩＩ）。同様に、遅延プロファイル部１００が３つの遅延プロファイルを決定するように構成されていれば、第２のプロファイル記録は、第１のプロファイルの成功したスタート後の１４／３スロット＝４スロット＋６シンボルで始まる。この場合、第３のプロファイルに対するサンプル記録は、第２のプロファイルの成功したスタート後の４スロット＋６シンボルでスタートするべきである。遅延プロファイルの数がそれより多い場合のタイミングは同じ方法で決定される。すなわち、１４スロットをプロファイル数で割って決定される。フレーム内の第２番目、第３番目、．．．第Ｎ番目のプロファイルに対するサンプル記録は、リスタートのために必要な時間を考慮したものであり、したがって各プロファイルに対して等しい処理時間が割り当てられる。
【００５５】
サンプルＲＡＭ３０３へのサンプルの記録が完了すると、３つのブランチのそれぞれに対する相関値が決定される。ブランチに対するＲＡＭアドレス・ポインタはアドレス・ポインタ・ストア３１１から取り出される。そのＲＡＭアドレスは、そのブランチの相関値を決定するために使用されるメモリ内の第１のデータ・サンプルを示している。しかし、マスター・ブランチの開始アドレスは常にサンプルＲＡＭ３０３の先頭なので、マスター・ブランチに対するアドレス・ポインタは記録する必要がない。また、現在のブランチに対するレプリカ・ジェネレータから記録されたレジスタ値が検索され、ローカル・レプリカ・ジェネレータ３１４に取り込まれる。たとえば、図４に示すように、第２のブランチＢＨ２に対するレプリカ状態およびアドレス値は、ＢＨ２リストア信号４１０に応じて適切なレジスタにリストアされる。
【００５６】
上述したように、サンプルＲＡＭ３０３は、６つのシンボルの間に毎２番目のサンプルを記録し、その後に、欠けているサンプルは補間により近似される。しかし、記録されるべきサンプルには２つのサブセットが存在する可能性がある。そして、ブランチの適切な選択は、そのブランチに対するシンボル・クロックとサンプルサブセットの時間調整に依存する。例えば、図６に示すように、記録のために選択された１／４チップサンプル６０２のサブセット６０４は、ＢＨ１（マスタ・ブランチ）スタートパルス４０２と時間的に調整されるので、その結果として、ＢＨ１シンボルクロック６０６と時間的に調整されたサブセットである。また、ＢＨ２シンボル・クロック６０８はサブセット６０４に調整されていが、ＢＨ３シンボル・クロック６１０は選択されたサブセットと１／４チップだけ異なっており、このブランチに対しては別のサブセットが最良であることを示している。タイミング制御ブロック３０４は、非マスター・ブランチに対して、このオフセットを検出し、補間器３３２に信号を送る。補間処理では、補間器３３２は、サンプルの位置を１／４チップだけシフトすることによりタイミングを修正する。補間器３３２は、交互にゼロ値および非ゼロ値を含むプロファイル・サンプルの領域を処理する。したがって、プロファイルの第１のサンプルの前に単にゼロを挿入することにより、補間器３３２は効率的にサンプル値をシフトする。
【００５７】
図９は、本実施形態の遅延プロファイル部のローカル・レプリカ・ジェネレータの構成を示すブロック図である。ローカル・レプリカ・ジェネレータ３１４は、相関値を計算するために使用される。図９に示すように、ローカル・レプリカ・ジェネレータ３１４は、チャネライゼーション・コード・ジェネレータ９０２、スクランブリング・コード・ジェネレータ９０４、および第２のアンテナのＣＰＩＣＨパイロット・パターン・ジェネレータ９０６からなる。ブランチの相関計算の開始時に、ローカル・レプリカ・ジェネレータ３１４は、処理を開始するブランチに依存して、連続的に動作しているレプリカ・ジェネレータ３０６〜３０８の予め適切に保存された状態をレプリカ記憶部３１０からレジスタに取り込む。そして、ローカル・レプリカ・ジェネレータ３１４は、そのレジスタの値を出力することによりスクランブリング・コードを生成する。ローカル・レプリカ・ジェネレータ３１４は相関計算をしている間のみ動作する。チャネライゼーション・コード、スクランブリング・コード、および第２のアンテナのパイロット・パターンは、３ＧＰＰ仕様書にしたがって生成される。第２のアンテナのパイロット・パターンは、４つのシンボル｛Ｐ１、Ｐ２、Ｐ３、Ｐ４｝＝｛Ａ、−Ａ、−Ａ、Ａ｝を周期的に反復し、また、全てのフレームの先頭において第１のシンボルＰ１から始めることにより生成される。パイロット・レプリカ・ジェネレータ９０６は、Ｐ１〜Ｐ４の４つのパイロット・シンボルの１つを示す２ビット・ポインタ値を出力しており、また、そのブランチに対するスクランブリング・コード・ストローブと同期している。
【００５８】
相関器バンク３１６は実際の相関値の計算を行う。相関器バンク３１６が、ＲＡＭコントローラ３０２を介してサンプルＲＡＭ３０３からデータを取得し、次に、ローカル・レプリカ・ジェネレータ３１４が、レプリカ記憶部３１０内に記録されたレプリカ・ジェネレータ・レジスタで初期化される。次に、相関器バンク３１６がサンプルに対して逆拡散を実行する、すなわちサンプルの位相回転を行い、１シンボル周期にわたって位相回転されたサンプルを累算する。この操作は、さらに３つのシンボル（合計４シンボル）に対して繰り返される。
【００５９】
図８は、遅延プロファイル生成処理を示す概略タイミングチャートである。各ブランチに対して、５シンボルのデータ（２５６０個のＩ、Ｑサンプル対）が相関値の計算に用いられる。非マスター・ブランチについては、アドレス・ポインタ・ストア３１１に記録されたブランチ・アドレス・ポインタにより２５６０個のサンプル対が示され、マスター・ブランチについては、データが常にサンプルＲＡＭ３０３の先頭から所得される。
【００６０】
相関器バンク３１６は相関器の単一のバンクとして実現される。相関器バンク３１６は、遅延プロファイル部１００の他のどの部分よりも多くのハードウェア・リソースを必要とする。しかしながら、相互のブランチのタイミングに関係なく、同じ相関器バンクが３つ全てのブランチに用いられるので、非同期セルラーネットワークの移動端末に遅延プロファイル部１００を用いることは実用的である。
【００６１】
ループ内で相関値の計算を行い、各ループの末尾においてサンプルデータの開始点を２サンプル分だけシフトし、そして、４つの各シンボルに対して、ループを５１２回実行することにより生成され、その結果、遅延時間の関数として、４×５１２個の相関値の遅延プロファイルが生成される。同相シンボル累算器３１８は、相関器バンク３１６の出力を取得し、同相シンボル合成を行う。ノーマル・モード（非ＳＴＴＤモード）では、４つのシンボルは単純に複素加算により累算される。ＳＴＴＤモードでは、同相累算器３１８は、相関器バンク３１６からのシンボルを２つのグループに分類する。第１のグループはパイロットシンボル“Ａ”に対応し、第２のグループはパイロットシンボル“−Ａ”に対応する。４つの各シンボルに対して、その中の２つは“Ａ”パイロットであり、２つは“−Ａ”パイロットである。フレーム境界のシンボルが処理から除外されるので、２つのアンテナパターンの間の直交性は維持される。パイロットシンボル“Ａ”および“−Ａ”は、ローカル・レプリカ・ジェネレータ３１４の、第２のアンテナのＣＰＩＣＨパイロット・パターン・ジェネレータ９０６により決定される。各ブランチの相関計算を開始する前に、ローカル・レプリカ・ジェネレータ３１４の第２のアンテナのＣＰＩＣＨパイロット・パターンには、同期レプリカ・カウンタの値が取り込まれる。ＳＴＴＤモードの同相シンボル累算は２つの段階からなる。すなわち、第１の段階は、第１のアンテナの同相累算であり、第２の段階は、第２のアンテナの同相累算である。理解しやすいように、“Ｂ”は“−Ａ”シンボル示すこととする。
【００６２】
まず、以下のように２つのシンボルの同相加算が計算される。
【００６３】
【数１】
0004022732.tif 000002
【００６４】
次に、第１のアンテナの４シンボル同相累算は次のように計算される。
【００６５】
【数２】
0004022732.tif 000003
【００６６】
第１のアンテナにおいて、４つのシンボルは、いかなる回転も無しで、ノーマル（非ＳＴＴＤ）モードと同じようにして累算される。
【００６７】
次に、第２のアンテナの同相累積の４つのシンボルは次のように計算される。
【００６８】
【数３】
0004022732.tif 000004
【００６９】
この場合に、−Ａシンボルは、累算の前に１８０度だけ回転される。
【００７０】
シンボルが（Ａシンボルまたは−Ａシンボル）の対に合成され、さらに、その対がトータル４シンボルを累積するために合成される。シンボルを対に合成することは、全てのモードに使用できる。
【００７１】
このような部分シンボルの同相累積は、シンボル境界を越えて処理を継続することを相関器に許容することによる相関処理において実行される。この場合、２つのシンボルの部分累算は、相関フェーズの間に実行され、すなわち、“Ａ”または“−Ａ”シンボルの対が加算される。部分累算のシンボル対は、第２のアンテナのレプリカ・パターン・ジェネレータに基づいて決定される。４つのパイロット・シンボル・パターンとして、｛ＡＡ−Ａ−Ａ｝、｛−Ａ−ＡＡＡ｝、｛Ａ−Ａ−ＡＡ｝｛−ＡＡＡ−Ａ｝の４通りの組み合わせが実現可能である。前者２つの組み合わせに対しては、相関器は、単に第１および第２のシンボルを累算し、さらに第３および第４のシンボルを累算する。後者２つの組み合わせに対しては、第１のシンボルを記録し、そしてその後、第４のシンボルの逆拡散が開始される前に、その第１のシンボルの値を相関器レジスタに再び記録するために、ローカル記憶部（不図示）が必要とされる。必要とされる記憶サイズは相関バンク内の相関器の数に関連しており、プロファイル長に比較すると重要ではない。
【００７２】
累算値は、電力計算器３２０に転送される。電力計算器３２０は、電力の代わりに用いられる振幅近似を計算する。計算は次の数式により与えられる。
【００７３】
【数４】
0004022732.tif 000005
【００７４】
ここで、ＭＡＸ（ｘ，ｙ）はｘとｙのうちの大きい方であり、ＭＩＮ（ｘ，ｙ）はｘとｙのうちの小さい方であり、｜Ｃ｜は、Ｃ＞＝０に対しては、｜Ｃ｜＝Ｃであり、Ｃ＜０に対しては、｜Ｃ｜＝−Ｃである。Ｉ、Ｑは、４つの累算されたシンボルの同相および直交成分である。０．５の乗算は、右への１ビットのビットシフトにより実行される。
【００７５】
振幅近似はプロファイル値の必要とするダイナミック・レンジを減少させるので、必要なハードウェア・リソースが低減される。
【００７６】
ＳＴＴＤモードでは、電力計算は次の３つの段階で実行される。
【００７７】
まず、第１の段階として、第１のアンテナに対する振幅近似を（上述と同様にして）計算する。第２の段階として、第２のアンテナに対する振幅近似を（上述と同様にして）計算する。第３の段階として、２つのアンテナの振幅近似を合成する。
【００７８】
ノーマル・モードに対しては、振幅近似は第１のアンテナに対してのみ計算される。
【００７９】
ＡＧＣ重みづけ部３２２は、電力計算器３２０からの振幅近似結果とＡＧＣ１０４からのＡＧＣ利得を乗算する。
【００８０】
正規化部３２４は、プロファイル内の最大値に応じて、プロファイル内の２進数の各サンプル値を正規化する。プロファイル内の各サンプル値は、その最大値が１つの先行ゼロを有するようになるまで、左にビットシフトされる。ビットシフト数は、プロファイル内の全てのサンプル値に共通に用いられる指数により示される。正規化部３２４は、プロファイルの平均化に、有効なビット幅のより良い利用を提供にする。
【００８１】
平均化部３２６は、さらに雑音を減少させるために、最大３２個までのプロファイルを累算する。プロファイル累算のために使用されるフレーム数はプログラマブルである。累算されたプロファイルは、プロファイルＲＡＭ３３０に記録される。プロファイルの記録に必要なＲＡＭは３×５１２ワードである。正規化部３２４により決定される共通指数は、各ブランチのプロファイルに割り当てられる。平均化に必要な除算は、指数補正近似により実行される。指数補正は、累算されたプロファイルの数に依存する。共通指数は、プロファイル当たりの記録ビット数の減少を可能にし、その結果プロファイル記録のために必要なメモリを減少させる。
【００８２】
上述のように、補間器３３２は、１／２チップから１／４チップに遅延プロファイルの分解能を増加させるために補間を行い、プロファイル・サンプルの数を５１２から１０２４へ増加させる。補間処理は２つの段階で実行される。まず、第１の段階として、プロファイルのサンプルと５１２個のゼロが交互に配置され、第２の段階として、フィルタリングが実行される。有限インパルス応答（ＦＩＲ）多相フィルタが補間のために使用され、１０２４個のサンプル・プロファイルのうち５１２個のサンプルは元の値から変化しない、すなわち、失われた（すなわち、値がゼロの）サンプルのみが計算される。上述のように、もし必要であれば、非マスター・ブランチに対して補間器は１つのサンプルのシフトを補償する。
【００８３】
平均値部３３４は、各プロファイルの平均値を計算する。平均値および遅延プロファイル自体はフィンガ制御装置１０６に供給される。
【００８４】
遅延プロファイル部１００は、高レベルの並列処理を実現している。相関計算が実行されている間に、電力計算、正規化、およびプロファイル累算が並行して実行される。平均化部３２６は、最後のブランチのプロファイル累算を、次のプロファイル計算のためのサンプル・データの記録とを並行して実行する。
【００８５】
添付図面を参照して以上に説明したように、本発明の範囲から逸脱することなく、多くの修正が当業者には明白であろう。
【００８６】
【発明の効果】
本発明によれば、複数の信号ブランチの相関データを順次に求めるので、相関データを求める相関器バンクを信号ブランチに共通に用いることができ、論理ゲート数を大幅に削減して受信機の小型化および低消費電力化を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態のＷ−ＣＤＭＡ移動端末の受信回路の構成を示すブロック図である。
【図２】３ＧＰＰシステムにおける、２つのアンテナのＣＰＩＣＨのパイロット・パターンと、各アンテナの連続する４シンボルのパイロット・パターン同士の直交性と、その直交性の２つの例外を示す概略タイミングチャートである。
【図３】本実施形態の遅延プロファイル部１００の構成を示すブロック図である。
【図４】遅延プロファイル部によるブランチ信号処理を示す概略タイミング図である。
【図５】遅延プロファイル部によるフレーム境界処理を示す概略タイミングチャートである。
【図６】遅延プロファイル部によるオフセット検出処理を示す概略タイミングチャートである。
【図７】遅延プロファイル部によるサンプル記憶処理を示す概略タイミングチャートである。
【図８】遅延プロファイル部による遅延プロファイル生成処理を示す概略タイミングチャートである。
【図９】遅延プロファイル部のローカル・レプリカ・ジェネレータの構成を示すブロック図である。
【符号の説明】
１００    遅延プロファイル部
１０１    受信回路
１０２    アナログディジタル変換器（ＡＤＣ）
１０４    自動利得制御部（ＡＧＣ）
１０５    セルサーチ部
１０６    フィンガ制御部
１０８    ＲＡＫＥ／フィンガ受信部
１１０    タイミング制御部
３０２    ＲＡＭコントローラ
３０３    サンプルＲＡＭ
３０４    タイミング制御部
３０６，３０７，３０８    レプリカ・ジェネレータ
３１０    レプリカ記憶部
３１１    アドレス・ポインタ・ストア
３１２    フレーム境界検出部
３１４    ローカル・レプリカ・ジェネレータ
３１６    相関器バンク
３１８    同相シンボル累算器
３２０    電力計算器
３２２    ＡＧＣ重みづけ部
３２４    正規化部
３２６    平均化部
３２８    プロファイルＲＡＭコンントローラ
３３０    プロファイルＲＡＭ
３３２    補間器
３３４    平均値部
９０２    チャネライゼーション・コード・ジェネレータ
９０４    スクランブリング・コード・ジェネレータ
９０６    第２のアンテナのＣＰＩＣＨパイロット・パターン・ジェネレータ
【図１】
0004022732.tif 000006
【図２】
0004022732.tif 000007
【図３】
0004022732.tif 000008
【図４】
0004022732.tif 000009
【図５】
0004022732.tif 000010
【図６】
0004022732.tif 000011
【図７】
0004022732.tif 000012
【図８】
0004022732.tif 000013
【図９】
0004022732.tif 000014