(57)【特許請求の範囲】
【請求項１】
計数信号の入力数の計数機能が正常か否かを検査する検査機能を備えて計数動作と検査動作を交互に行う計数部を、２つ設け、前記２つの計数部が、計数動作と検査動作を互いに交互に行う構成であって、
パルス発生周期が互いに異なり、且つ周期当たりのパルス数が一定の関係を有する２つのパルス信号を発生するパルス発生手段を設け、
パルス発生周期の長いパルス信号のパルス発生期間と非発生期間で前記各計数部の検査動作期間及び計数動作期間を設定し、
前記各計数部は、前記検査動作期間ではパルス発生周期の短いパルス信号のパルス数を計数し、前記計数動作期間では基準クロック数を計数する構成としたことを特徴とする計数装置。
【請求項２】
計数信号の入力数の計数機能が正常か否かを検査する検査機能を備えて計数動作と検査動作を交互に行う計数部を、２つ設け、前記２つの計数部が、計数動作と検査動作を互いに交互に行う構成であって、
前記各計数部は、予め初期値が与えられて出力発生状態にセットされ、入力信号の入力数を計数して所定数以上計数した時に出力が停止する計数手段と、
計数動作期間で計数信号を、検査動作期間で前記計数信号より高い周波数の検査信号を、それぞれ前記計数手段へ切替え入力する入力信号切替え手段と、
検査動作開始時に前記検査信号を出力し前記計数手段の出力発生時に検査信号を停止する検査信号制御手段と、
検査動作期間中に前記計数手段の出力が発生した時に計数機能正常と判定し、計数機能が正常であることを条件に計数動作期間中計数手段の出力が継続した時に計数正常の判定出力を発生する判定手段と、
を備える構成としたことを特徴とする計数装置。
【請求項３】
前記検査信号制御手段に代えて、検査信号を発生すると共に前記計数手段の初期値の設定を行う制御系を、各計数部とは別に設けると共に、各計数部に、検査動作期間中に制御系の検査信号が停止したことを確認する確認手段を設ける構成とした請求項２に記載の計数装置。
【請求項４】
計数信号の入力数の計数機能が正常か否かを検査する検査機能を備えて計数動作と検査動作を交互に行う計数部を、２つ設け、前記２つの計数部が、計数動作と検査動作を互いに交互に行う構成であって、
周期が一定のパルス幅検定対象の入力パルス信号のパルス発生期間で前記一方の計数部が計数動作し他方が検査動作し、パルス非発生期間で前記一方の計数部が検査動作し前記他方が計数動作し、前記一方の計数部の計数動作で、前記パルス発生期間の時間を計数し予め定めた所定時間未満か否かを検出し、前記他方の計数部の計数動作で、前記パルス非発生期間の時間を計数し予め定めた所定時間未満か否かを検出し、両計数部の検査結果が正常であり且つ前記パルス発生期間と前記パルス非発生期間の各計数時間がそれぞれ前記各所定時間未満であるときに、前記入力パルス信号のパルス幅が所定の範囲内にあることを示す判定出力を発生する構成としたことを特徴とする計数装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、計数機能が正常か否かを検査しつつ計数動作を連続して行うことが可能な計数装置に関する。
【０００２】
【従来の技術】
従来、計数機能が正常か否かを検査しつつ計数動作を行う計数装置としては、例えば国際公開ＷＯ９７／１４０４４や特公平４−４１５３２号公報等に開示されたものがある。
【０００３】
国際公開ＷＯ９７／１４０４４では、計数信号をカウンタに入力して計数動作を行い、計数動作の終了でカウンタへの入力を計数信号から高周波の検査信号に切替えて計数機能の検査を行う計数装置が開示されている。この計数装置は、計数信号が所定数を越えて入力した時に出力が発生する構成で、計数が所定値より大きいことを確認する下限判定型である。下限判定型では、カウンタの分周比の低下故障が生じると、計数信号の入力数が少ないのに出力が発生してしまう。このために、カウンタの分周機能の正常を検査する監視機能を必要とし、この監視機能として、カウンタの分周出力の周波数を判定し、計数機能が正常か否かを検査する構成としている。
【０００４】
また、特公平４−４１５３２号公報では、計数動作の開始前に検査用の高周波信号をカウンタに入力して計数し、所定時間内に計数動作が正常に終了してセット状態になるか否かを検査し、その後で計数信号をカウンタに入力して計数動作を開始する構成の計数装置が開示されている。この計数装置は、計数信号が所定数以上入力した時に出力が停止する構成で、計数が所定値より小さいことを確認する上限判定型である。上限判定型では、カウンタの分周比の低下故障が生じても、計数信号の入力数が多ければ必ずカウンタ出力が停止するので、下限判定型のように分周機能の検査する必要はなく、分周機能の監視回路は不要である。
【０００５】
【発明が解決しようとする課題】
しかし、上述した従来の計数装置は、計数機能の検査機能は有するものの、計数機能を検査している間は計数動作を行うことができない。また、検査時間を短くするためには検査信号の周波数を高く設定しなければならない。カウンタの分周比が大きくなればなるほど検査時間の短縮のため検査信号の周波数を高く設定しなければならず、カウンタは高速で動作することを要求されるため、高周波ノイズに対して誤動作する可能性が高まる。
【０００６】
本発明は上記の事情に鑑みなされたもので、計数機能の検査を行いつつ、連続的に計数動作が可能で、しかも、検査信号に必ずしも高い周波数の信号を必要としない計数装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
このため、請求項１の計数装置では、計数信号の入力数の計数機能が正常か否かを検査する検査機能を備えて計数動作と検査動作を交互に行う計数部を、２つ設け、前記２つの計数部が、計数動作と検査動作を互いに交互に行う構成であって、パルス発生周期が互いに異なり、且つ周期当たりのパルス数が一定の関係を有する２つのパルス信号を発生するパルス発生手段を設け、パルス発生周期の長いパルス信号のパルス発生期間と非発生期間で前記各計数部の検査動作期間及び計数動作期間を設定し、前記各計数部は、前記検査動作期間ではパルス発生周期の短いパルス信号のパルス数を計数し、前記計数動作期間では基準クロック数を計数する構成とした。
【０００８】
かかる構成では、一方の計数部の計数動作中に他方の計数部で検査動作を行い、一方の計数部の検査動作中に他方の計数部で計数動作を行う。また、パルス発生周期の長いパルス信号とパルス発生周期の短いパルス信号は、周期当たりのパルス数が常に一定の関係であり、信号検査動作期間でパルス発生周期の短いパルス信号のパルス数を計数することで、計数部及びパルス発生手段が正常か否かの検査を行う。計数動作期間では、基準クロック数を計数することで、パルス発生手段のパルス信号のパルス幅を計数するようになる。
【００１０】
請求項２の発明では、計数信号の入力数の計数機能が正常か否かを検査する検査機能を備えて計数動作と検査動作を交互に行う計数部を、２つ設け、前記２つの計数部が、計数動作と検査動作を互いに交互に行う構成であって、前記各計数部は、予め初期値が与えられて出力発生状態にセットされ、入力信号の入力数を計数して所定数以上計数した時に出力が停止する計数手段と、計数動作期間で計数信号を、検査動作期間で前記計数信号より高い周波数の検査信号を、それぞれ前記計数手段へ切替え入力する入力信号切替え手段と、検査動作開始時に前記検査信号を出力し前記計数手段の出力発生時に検査信号を停止する検査信号制御手段と、検査動作期間中に前記計数手段の出力が発生した時に計数機能正常と判定し、計数機能が正常であることを条件に計数動作期間中計数手段の出力が継続した時に計数正常の判定出力を発生する判定手段とを備える構成とした。
【００１１】
かかる構成では、計数手段は、初期値が与えられて出力発生状態にセットされる。この状態で、計数動作期間になり入力信号切替え手段を介して計数信号が入力されて計数を開始する。計数機能正常であれば、計数動作期間中計数手段の出力は継続し、検査動作期間に移行し検査信号制御手段から検査信号が発生して入力信号切替え手段を介して検査信号が入力される。計数手段は、検査信号を計数し所定数になると出力が一旦停止した後、更に検査信号の入力で初期値が与えられて出力発生状態にセットされる。計数手段の出力発生により検査信号制御手段で検査信号が停止する。判定手段は、検査動作期間中に計数手段から出力が発生すれば計数機能正常と判断し、計数機能が正常であることを条件に計数動作期間で計数手段の出力が継続すれば、計数正常の判定出力を発生する。
【００１２】
請求項３の発明では、前記検査信号制御手段に代えて、検査信号を発生すると共に前記計数手段の初期値の設定を行う制御系を、各計数部とは別に設けると共に、各計数部に、検査動作期間中に制御系の検査信号が停止したことを確認する確認手段を設ける構成とした。
【００１３】
かかる構成では、制御系は、初期値の設定と検査信号を各計数部に与え、計数部では、制御系から検査信号の停止を確認手段で確認することで、制御系が正常か否かを監視するようになる。
【００１４】
請求項４の発明では、計数信号の入力数の計数機能が正常か否かを検査する検査機能を備えて計数動作と検査動作を交互に行う計数部を、２つ設け、前記２つの計数部が、計数動作と検査動作を互いに交互に行う構成であって、周期が一定のパルス幅検定対象の入力パルス信号のパルス発生期間で前記一方の計数部が計数動作し他方が検査動作し、パルス非発生期間で前記一方の計数部が検査動作し前記他方が計数動作し、前記一方の計数部の計数動作で、前記パルス発生期間の時間を計数し予め定めた所定時間未満か否かを検出し、前記他方の計数部の計数動作で、前記パルス非発生期間の時間を計数し予め定めた所定時間未満か否かを検出し、両計数部の検査結果が正常であり且つ前記パルス発生期間と前記パルス非発生期間の各計数時間がそれぞれ前記各所定時間未満であるときに、前記入力パルス信号のパルス幅が所定の範囲内にあることを示す判定出力を発生する構成とした。
【００１５】
かかる構成では、一方の計数部で、パルス発生期間が予め定めた所定時間未満か否かを検出することでパルス発生期間の上限値を検出し、他方の計数部で、パルス非発生期間が予め定めた所定時間未満か否かを検出することでパルス非発生期間の上限値を検出する。これにより、パルス信号のパルス幅が所定の範囲内にあるか否かを検定できる。
【００１６】
【発明の実施の形態】
図１に、本発明に係る計数装置を回転体の回転数検出に適用した場合の参考例を示し、回転体の回転数が所定回転数以下であることを確認する場合の例を示す。
【００１７】
図１において、回転数検出手段１は、図示しない回転体の回転数に比例した周波数のパルス信号を発生する。分周回路２は、回転数検出手段１からのパルス信号を１／２に分周し、分周出力を、後述する第１計数部１０の検査動作と計数動作の切替信号Ｓ１として第１計数部１０に直接入力する。また、インバータ３を介して第２計数部２０の検査動作と計数動作の切替信号Ｓ２として第２計数部２０に入力する。
【００１８】
前記第１及び第２計数部１０，２０は、前記各切替信号Ｓ１，Ｓ２が入力し、検査動作時に検査信号を選択し、計数動作時に本参考例の計数信号となる基準クロックを選択する切替回路１１，２１と、切替回路１１，２１を介して入力する信号を計数し所定数を越えた時にカウンタ出力Ｓ３，Ｓ４を出力するカウンタ１２，２２と、カウンタ１２，２２の計数機能が正常か否かを判定する判定回路１３，２３とをそれぞれ備える。前記各判定回路１３，２３は、検査動作期間においてカウンタ１２，２２から出力される信号周波数が所定周波数の時のみ出力を発生する周波数判定回路１３Ａ，２３Ａと、カウンタ１２，２２の出力がトリガ端子Ｔに入力し周波数判定回路１３Ａ，２３Ａからの出力がホールド端子Ｈに入力しトリガ入力を自己保持して自身の計数機能の検査結果及び計数結果の判定信号Ｓ５，Ｓ６を出力する自己保持回路１３Ｂ，２３Ｂとをそれぞれ備える。第１計数部１０，２０の各判定出力Ｓ５，Ｓ６は、ＯＲゲート４で論理和演算され、ＯＲゲート４から最終的な判定信号Ｓ７が出力される。
【００１９】
ここで、本参考例の各計数部１０，２０は、入力するパルス信号の周期内で基準クロックを計数するカウンタ型であり、入力数が所定値より多いことを確認するため入力数が所定値を越えた時に出力を発生する下限判定型であり、計数動作後に検査動作を行う事後確認型の構成である。
【００２０】
次に、動作タイムチャートを示す図２を参照して図１の計数装置の動作を説明する。
図２では、回転体の回転数が上昇している場合を示し、回転数検出手段の出力パルスは、図に示すように、回転体の回転上昇に従ってそのパルス発生周期が短くなる。このパルス信号は、分周回路２により１／２に分周され、図のような切替信号Ｓ１が第１計数部１０に入力し、切替信号Ｓ１と相補の関係の切替信号Ｓ２が第２計数部２０に入力する。
【００２１】
第１及び第２計数部１０，２０は、それぞれ入力する切替信号Ｓ１，Ｓ２が立上がると検査信号を選択され、切替信号Ｓ１，Ｓ２が立下がると基準クロックが選択されてそれぞれカウンタ１２，２２に入力される。従って、第１計数部１０，２０は、分周回路２の出力の変化に同期して計数動作と検査動作を互いに交互に実行する。
【００２２】
各計数部１０，２０における計数動作及び検査動作は以下のように行われる。尚、第１及び第２計数部１０，２０の各動作は同じであるので、ここでは、第１計数部１０について説明する。
【００２３】
切替信号Ｓ１の立下がりで計数動作期間が開始されて基準クロックがカウンタ１２に入力し、入力数が所定数を越えると図示のようにカウンタ１２から出力Ｓ３が発生し、自己保持回路１３Ｂのトリガ端子Ｔに入力する。その後、切替信号Ｓ１が立上がると検査動作に移行し、図示のように高周波の検査信号がカウンタ１２に入力する。検査動作期間では、カウンタ１２の計数機能が正常であれば所定周波数の信号Ｓ３がカウンタ１２から出力され、周波数判定回路１３Ａから出力が発生し、自己保持回路１３Ｂのホールド端子Ｈに入力して図示のように自己保持回路１３Ｂから出力Ｓ５が発生する。そして、切替信号Ｓ１の立下がりに同期してカウンタ１２はリセットされ、計数動作が開始されて基準クロックの入力が行われる。尚、自己保持回路１３Ｂのトリガ入力は高周波信号に応答しないものとする。
【００２４】
そして、回転体の回転数が所定数以下の時には回転数検出手段１からのパルス発生間隔が長く、各計数部１０，２０の計数動作期間で基準クロックの入力数が所定数を越えてカウンタから出力Ｓ３，Ｓ４がそれぞれ発生するので、各自己保持回路１３Ｂ，２３Ｂから交互に出力Ｓ５，Ｓ６が発生し、ＯＲゲート４から連続的に出力Ｓ７が発生して、回転体の回転数が所定数より少ないことを確認できる。回転体の回転数の上昇により回転数検出手段１からのパルス発生間隔が所定間隔より短くなると、計数動作期間で基準クロックの入力数が所定数を越えずカウンタから出力が発生しなくなる。また、カウンタ１２，２２の計数機能に異常が生じると、周波数判定回路１３Ａ，２３Ａから出力が発生せず、この場合もＯＲゲート４の出力Ｓ７が停止する。
【００２５】
このように、２つの計数部１０，２０を設け、交互に計数動作と検査動作を行わせることで、計数動作を連続的に行え、しかも、各計数部１０，２０の計数機能も検査できるようになる。
【００２６】
次に、図３〜図５に基づいて本発明の第１実施形態について説明する。
本第１実施形態では、回転体の回転数検出手段の故障検出機能も含んだ計数装置を示す。
【００２７】
図３には、本実施形態で使用する回転数検出手段の構成を示す。
図３において、本実施形態の回転数検出手段３１は、同一の回転軸３２に、歯数の異なる２枚の円板３３，３４を固定し、各円板３３，３４の周縁部を挟んで投光素子と受光素子を対向配置した光センサ３５，３６を配置する構成である。一方の円板３３の歯数をｎ、他方の円板３４の歯数を１、即ち、半円部分が歯とすると、回転軸３２の１回転当たり、光センサ３５からはｎ個のパルス信号Ｐ１が発生し、光センサ３６からは１個のパルス信号Ｐ２が発生し、この関係は、図３に示すように、回転速度に拘わらず一定である。ここで、回転数検出手段３１がパルス発生手段に相当する。
【００２８】
図４には各計数部４０，５０の構成を示す。
図４において、本実施形態の第１及び第２計数部４０，５０は、切替回路４１，５１と、カウンタ４２，５２と、検査結果を判定する判定回路４３，５３とをそれぞれ備えて構成される。また、前記光センサ３６のパルス信号Ｐ２を計数動作と検査動作の切替信号とし、前記光センサ３５のパルス信号Ｐ１を検査信号とし、基準クロックを計数信号としている。そして、前記カウンタ４２，５２は、パルス信号Ｐ２の変化に同期してリセット回路３８の出力でリセットされる。尚、３７はインバータである。
【００２９】
次に動作を説明する。
回転軸３２の回転に伴い、光センサ３６からは円板３４の歯の無い期間でパルス信号Ｐ２がＯＮ状態となる。また、パルス信号Ｐ２の立上がりと立下がりに同期してリセット回路３８からリセット信号が発生し各カウンタ４２，５２はリセットされる。パルス信号Ｐ２の立上がりから立下がりまでの期間では、第１計数部４０のカウンタ４２には、切替回路４１を介して検査信号として光センサ３５のパルス信号Ｐ１が入力し検査動作期間となる。この期間、第２計数部５０では、インバータ３７からの出力によりカウンタ５２には切替回路５１を介して計数信号として基準クロックが入力して計数動作期間となる。従って、図５に示すように、第１及び第２計数部４０，５０は互いに交互に計数動作と検査動作を実行する。
【００３０】
各検査動作において、各カウンタ４２，５２からの検査出力は、判定回路４３，５３で判定される。回転数検出手段３１と各計数部４０，５０が共に正常であれば、検査信号の計数値は必ずｎ個となり、各判定回路４３，５３では検査動作期間での計数値がｎ個か否かを判定し、ｎ個であれば正常と判定し出力を発生する。従って、計数装置が正常であれば、判定回路４３，５３から交互に出力が発生し、ＯＲゲート３９から連続的に出力が発生して正常を示す。どちらか一方の検査信号の計数値がｎ個でなければ、ＯＲゲート３９の出力が間欠的に停止し、計数機能或いは回転数検出手段３１の異常を知らせることができる。
【００３１】
本実施形態の計数装置の構成では、各計数部４０，５０における検査動作をタイマ型で行うことができ、計数検査信号に従来のような高周波の信号を使用しなくとも、計数機能を検査することができる。
【００３２】
尚、回転軸３２の回転速度の計測は、カウンタ型で行う構成であり計数動作期間における基準クロックの計数値に基づいて行う。
図６は、本発明の第２実施形態の構成図で、所定時間当たりのパルス数を計数してパルス数が所定値より小さいことを確認するカウンタ型−上限判定型の構成の計数装置の例を示す。尚、第１計数部と第２計数部の構成は同じであるので、図では、第１計数部の構成だけを示し、第２計数部の構成は省略する。
【００３３】
図６において、第１計数部６０は、切替信号の立上がりで計数信号を選択し切替信号の立下がりで計数信号より高い周波数の検査信号を選択して切替える切替回路６１と、切替回路６１を介して計数信号と検査信号が選択的に入力するカウンタ６２と、カウンタ６２の出力の立上がりを検出して出力する微分回路６３と、検査開始指令（切替信号の否定信号）を検出して出力する微分回路６４と、該微分回路６４の出力でセットされ、微分回路６３の出力でリセットされるフリップフロップ６５と、フリップフロップ６５の出力発生で検査信号を切替回路６１に入力するＡＮＤゲート６６と、判定回路６７とを備えている。
【００３４】
前記判定回路６７は、カウンタ６２の出力の立上がりを検出して出力する微分回路６７Ａと、微分回路６７Ａの出力がトリガ端子Ｔに入力し、前記検査開始指令がホールド端子Ｈに入力する第１自己保持回路６７Ｂと、カウンタ６２の出力と計数開始指令（切替信号）の論理積を演算するＡＮＤゲート６７Ｃと、第１自己保持回路６７Ｂの出力がトリガ端子Ｔに入力し、ＡＮＤゲート６７Ｃの出力がホールド端子Ｈに入力する第２自己保持回路６７Ｄとを備え、第２自己保持回路６７Ｄの出力を第１計数部６０の判定出力とする。そして、第１計数部６０と第２計数部７０の各判定出力の論理和を演算するＯＲゲート７１の出力を最終的な判定出力とする。
【００３５】
前記カウンタ６２は、バイナリカウンタとし、最大カウント数を２n −１、上限値を２n-1 で、初期値２n-1 が検査動作中に設定され、計数信号を上限値以上計数した時に出力が停止する。
【００３６】
次に、図７のタイムチャートを参照しながら動作説明する。尚、ここでは、第１計数部６０の動作について説明する。
第１及び第２計数部６０，７０は、図示のように切替信号の立上がりで計数動作を開始し、切替信号の立下がりで検査動作を開始する。切替信号は前述の各実施形態で説明したように相補の関係を持って第２計数部７０に入力しており、従って、第１計数部６０と第２計数部７０は、互いに交互に計数動作と検査動作を行う。
【００３７】
カウンタ６２は、検査動作の途中で初期値が与えられて出力が発生し、微分回路６３の出力によってフリップフロップ６５はリセットされ出力が停止する。これにより、ＡＮＤゲート６６の一方の入力が停止し、切替回路６１への検査信号の入力が停止する。検査期間中にカウンタ６２の出力が発生すれば、判定回路６７の微分回路６７Ａから出力が発生し、第１自己保持回路６７Ｂから検査ＯＫの出力が発生してトリガ入力を自己保持し、検査期間中（検査開始指令が停止するまで）は第１自己保持回路６７Ｂからの出力が発生する。
【００３８】
この状態で、切替信号が立上がると、ＡＮＤゲート６７Ｃから出力が発生し、第２自己保持回路６７Ｄから計数機能正常を示す判定出力が発生する。この時、第１自己保持回路６７Ｃの出力は停止するが、第２自己保持回路６７Ｄの自己保持機能によって判定出力は継続する。また、計数信号が切替回路６１を介してカウンタ６２に入力して計数動作を開始する。計数動作期間中に、計数信号の入力数が上限値２n-1 未満であれば、カウンタ６２は計数動作期間中は出力を継続する。切替信号が立下がると検査動作開始を示す検査開始指令が立上がり、微分回路６４の出力でフリップフロップ６５がセットされてＡＮＤゲート６６を介して検査信号が切替回路６１を介してカウンタ６２に入力して計数を開始する。また、切替信号の立下がりで計数動作が終了するとＡＮＤゲート６７Ｃの出力が停止し、第２自己保持回路６７Ｄの出力が停止し、第１計数部６０の判定出力は停止する。その後の検査動作期間では、検査信号の入力数が最大カウント値２n −１に達するとカウンタ６２の出力が停止し、その後、検査信号によって初期値２n-1 が与えられてカウンタ６２から出力が発生すれば、フリップフロップ６５がリセットされて検査信号の入力が停止する。第２計数部７０も同様に動作する。
【００３９】
従って、第１及び第２計数部６０，７０の計数機能が共に正常であれば、検査動作期間中でカウンタ６２は出力を発生して検査ＯＫの出力が発生し、この検査ＯＫの出力が発生していることを条件に、計数動作期間中カウンタ６２の出力が継続し、両計数部６０，７０から交互に正常を示す判定出力が発生し、ＯＲゲート７１から最終的な判定出力が連続的に出力されて正常を示す。
【００４０】
計数動作期間で、カウンタ６２の計数値が最大値に達すると、カウンタ６２の出力が停止し、判定出力が停止する。そして、本実施形態回路では、判定出力が一度停止すると、検査動作を行わない限り判定出力は発生しない。また、初期値設定の誤りについては、減少側誤りでは、計数動作の開始時にカウンタ６２の出力がないため判定出力は発生しない。増加側誤りでは、計数動作途中でカウンタ６２の出力停止が早まる。従って、初期値設定の誤りについて安全側誤りとなる。
【００４１】
尚、本実施形態回路では、計数開始指令信号が誤って延長された場合でも、計数機能が正常であれば、検査動作の途中でカウンタ６２の出力はＯＦＦするので、この時点で判定出力を停止できる。また、図中に破線で示すように、計数動作指令の立上がりを検出して出力する微分回路６７Ｅを、ＡＮＤゲート６７Ｃの一方の入力側に設ければ、計数開始指令が誤って継続し、且つ計数機能が故障していても、所定時間後に第２自己保持回路６７Ｄの出力を消滅でき、判定出力が継続する誤りを防止できる。
【００４２】
かかる構成のように、カウンタを上限判定型の構成とすれば、カウンタの分周機能を監視する必要がなく、判定回路６７の構成を簡素化できる。
図８に、本発明の第３実施形態を示す。
【００４３】
図８は、図６図と同様に所定時間当たりのパルス数を計数してパルス数が所定値より小さいことを確認するカウンタ型−上限判定型の構成の計数装置の例である。
【００４４】
図８において、本実施形態では、第１及び第２計数部８０，９０の検査信号と初期値の設定を、計数部とは独立の制御系１００から与える構成である。また、制御系１００は、計数部８０，９０とは独立に、例えば回転体の回転数に比例した計数信号としてのパルス信号を発生する検出手段１０１からの前記パルス信号を高精度で計数する計数機能を備えている。
【００４５】
第１計数部８０，９０は同一の構成であり、ここでは第１計数部８０についてその構成を示す。第１計数部８０は、切替回路８１と、カウンタ８２と、判定回路８３とを備えている。切替回路８１は、制御系１００の第１出力と検出手段１０１の計数信号としてのパルス信号が入力する。カウンタ８２は、切替回路８１からの出力信号を計数する。判定回路８３は、カウンタ８２の出力立上がりを検出する微分回路８３Ａと、制御系１００の第１出力の否定信号と検査開始指令の論理積を演算するＡＮＤゲート８３Ｂと、前記微分回路８３Ａの出力がトリガ端子Ｔに入力し、前記ＡＮＤゲート８３Ｂの出力がホールド端子Ｈに入力する自己保持回路８３Ｃと、制御系１００の第１出力と計数開始指令の論理積を演算するＡＮＤゲート８３Ｄと、カウンタ８２の出力とＡＮＤゲート８３Ｄの出力を論理積を演算するＡＮＤゲート８３Ｅと、自己保持回路８３Ｃの出力がトリガ端子Ｔに入力し、ＡＮＤゲート８３Ｅの出力がホールド端子Ｈに入力する自己保持回路８３Ｆとを備え、自己保持回路８３Ｆの出力を第１計数部８０の判定出力とする。第１計数部８０と第２計数部９０の各判定出力の論理和を演算するＯＲゲート１０３の出力を最終的な判定出力とする。尚、第２計数部９０には、制御系１００から検査信号と初期値設定用の第２出力が与えられる。また、制御系１００及び各計数部８０，９０には、外部から検査開始指令、計数開始指令、切替信号が与えられる。
【００４６】
次に動作を説明する。尚、第１計数部８０と第２計数部９０は交互に計数動作と検査動作を行う。計数動作と検査動作は、両計数部で同一であるので、以下では第１計数部８０についてのみ説明する。
【００４７】
第１計数部８０は、検査期間の開始で制御系１００から検査信号が切替回路８１を介してカウンタ８２に入力し、初期値が設定される。初期値設定後に制御系１００の第１出力がＯＦＦすれば、ＡＮＤゲート８３Ｂから自己保持回路８３Ｃのホールド端子Ｈに信号が入力し、カウンタ８２の出力の立上がりで自己保持回路８３Ｃから出力が発生する。その後、計数開始指令が発生すると、検出手段１０１からの計数パルス信号が切替回路８１を介してカウンタ８２に入力してパルス信号数の計数を開始する。また、制御系１００もパルス信号の計数を開始し、この計数出力が制御系１００から入力すれば、計数開始指令の入力に同期してＡＮＤゲート８３Ｄから出力が発生し、ＡＮＤゲート８３Ｅからの出力によって自己保持回路８３Ｆから計数動作正常を示す判定出力が発生する。第１及び第２計数部８０，９０が共に正常であれば、交互に正常を示す判定出力が発生し、ＯＲゲート１０２から連続的に計数動作正常の判定出力が発生する。
【００４８】
このように、検査信号の発生と初期値設定を行う制御系１００を計数部８０，９０とは独立に設ける構成とすれば、図６の回路構成は初期値の設定に制約があるのに対し、制御系１００によって初期値を自由に設定できるという利点がある。そして、制御系１００からの出力が検査期間で初期値を設定した後、計数期間の開始まで停止していることを確認し、且つ、計数開始に同期して計数出力が発生することを確認した時に、正常を示す判定出力が発生する構成としたことで、制御系１００の出力の固定故障が発生すれば判定出力は発生せず、また、制御系１００から検査信号が発生しなければカウンタ８２の出力が検査動作期間で立上がらず自己保持回路８３Ｃの出力が立上がらず、制御系１００の故障監視を計数部で行うことができる。
【００４９】
また、初期値の設定に極端な増加誤りがある場合、計数動作の開始時にカウンタ８２の出力がＯＦＦ状態となってＡＮＤゲートの出力が発生しないか、或いは、計数動作の途中でカウンタ８２の出力がＯＦＦし、判定出力が停止する。初期値の設定に極端な減少誤りがある場合は、検査期間でカウンタ８２の出力が発生しない。初期値設定の多少の誤りに関しては、計数動作の期問で、制御系１００の計数出力と計数部のカウンタ出力の一致を監視すればよい。このような一致をフェールセーフに監視する方法は、例えば、フェールセーフな双対２線形信号（ＯＮ状態の時一方の信号線に出力が発生し他方の信号線はＯＦＦとなり、ＯＦＦ状態の時他方の信号線に出力が発生し一方の信号線はＯＦＦとなり、故障時は両信号線がＯＦＦとなる）を用いて行うことができ、例えば特開平９−１５２３５６号公報等で公知である。
【００５０】
次に、本発明の計数装置をパルス幅検定に適用した実施形態について説明する。
図９は、一定周期Ｔの入力パルスのパルス幅（ＴON）が、所定範囲内（Ｔ１＜ＴON＜Ｔ２）になるか否かを検定する場合の構成例を示す。
【００５１】
周期Ｔが既知であれば、パルスの非発生時間ＴOFF はＴ−ＴONである。従って、パルス幅ＴON（パルス発生期間）をＴ１＜ＴON＜Ｔ２で検定することは、ＴOFF をＴ−Ｔ２＜ＴOFF ＜Ｔ−Ｔ１で検定することに該当する。図９では、タイマ型一上限判定型の計数装置を用いて、ＴON＜Ｔ２とＴOFF ＜Ｔ−Ｔ１（即ち、Ｔ１＜ＴON）を検出し、結果としてＴ１＜ＴON＜Ｔ２を判定している。
【００５２】
図９において、第１及び第２計数部１１０，１１１は、図６と同じ構成である。ここで、第１計数部１１０においては、図６の計数開始指令及び切替信号は入力パルス信号であり、検査開始指令は入力パルス信号の否定信号（インバータ１１２の出力信号）であり、計数信号は基準クロックである。第２計数部１１１においては、計数開始指令及び切替信号は入力パルス信号の否定信号（インバータ１１２の出力信号）であり、検査開始指令は入力パルス信号であり、計数信号は基準クロックである。そして、第１計数部１１０ではＴON＜Ｔ２か否かを判定し、第２計数部１１１ではＴ１＜ＴONか否かを判定する。
【００５３】
各計数部のカウンタはバイナリーカウンタを用いて、下記の（１）、（２）の条件、
Ｔ２／△Ｔ＞２N −２N-1             （１）
（Ｔ−Ｔｌ）／△Ｔ＞２M −２M-1       （２）
が成立するように、基準クロックの周期△Ｔ、ＴON＜Ｔ２を検出するための第１計数部１１０のカウンタの最大カウント数２N −１と、ＴOFF ＜Ｔ−Ｔ１を検出するための第２計数部１１１のカウンタの最大カウント数２M −１を設定する。尚、式（１）、（２）の２N-1 、２M-1 はそれぞれの初期値である。
【００５４】
第１計数部１１０の判定出力Ｋ１は、自己保持回路１１３のホールド端子Ｈと自己保持回路１１４のトリガ端子Ｔに入力し、第２計数部１１１の判定出力Ｋ２は、自己保持回路１１３のトリガ端子Ｔと自己保持回路１１４のホールド端子Ｈに入力する。両自己保持回路１１３，１１４の出力はＯＲゲート１１５で論理和演算されＯＲゲート１１５の出力を最終的な判定出力Ｋ３とする。
【００５５】
次に図１０のタイムチャートを参照しながら動作を説明する。
入力パルス信号のパルス発生期間（ＴON期間）では、第１計数部１１０が計数動作を実行し基準クロックを計数し、第２計数部１１１は検査動作を実行し検査信号の入力により計数機能が正常か否かを検査する。第２計数部１１１の検査が正常であれば第２計数部１１１から正常を示す判定出力Ｋ２が検査動作期間の間発生している。第１計数部１１０の計数機能が正常であれば、計数動作開始に同期して第１計数部１１０から正常を示す判定出力Ｋ１が発生し自己保持回路１１３から出力が発生しトリガ入力を自己保持する。検査動作期間では第２計数部１１１の判定出力Ｋ２は停止するが自己保持回路１１３の自己保持機能でＯＲゲート１１５から正常の判定出力Ｋ３が継続する。
【００５６】
その後、パルス幅の計数結果がＴON＜Ｔ２であれば、第１計数部１１０の判定出力Ｋ１は計数動作期間で継続して発生する。入力パルス信号が立下がりパルス非発生期間になると、第２計数部１１１が計数動作を開始し判定出力Ｋ２が発生し自己保持回路１１４から出力が発生してトリガ入力を自己保持する。第１計数部１１０は、計数動作の終了でその判定出力Ｋ１が停止するが自己保持回路１１４の自己保持機能によりＯＲゲート１１５からの出力は継続する。第２計数部１１１の計数結果、即ち入力信号のパルス非発生期間がＴOFF ＜Ｔ−Ｔ１、即ちＴ１＜ＴONであれば、第２計数部１１１の判定出力Ｋ２は計数動作期間で継続して発生する。このように、第１計数部１１０と第２計数部１１１とで上述の動作を繰り返し行うことで、入力パルス信号のパルス幅がＴ１＜ＴON＜Ｔ２の範囲内にあれば、ＯＲゲート１１５から判定出力Ｋ３は継続して発生する。
【００５７】
しかし、例えば入力パルス信号のパルス幅ＴONが、図１０に示すようにＴON＜Ｔ１になると、計数動作時に第２計数部１１１の出力が停止し、自己保持回路１１４及びＯＲゲート１１５の出力は停止する。同様に、ＴON＞Ｔ２であれば、計数動作時に第１計数部１１０の出力が停止する。
【００５８】
かかる構成によれば、入力信号のパルス幅を２つの上限判定型の計数部を用いて検定することができる。
尚、図９の点線で示すように、立上り微分回路１１６，１１７を設けて入力パルス信号とその否定信号を微分しその微分信号を、第１計数部１１０と第２計数部１１１の計数開始指令として入力する構成とすれば、２つの判定出力Ｋ１，Ｋ２のいずれかが誤って継続するのを回避することができる。この微分回路１１６，１１７は、図６の立上がり微分回路６７Ｅと同じ機能を担う。これにより、判定出力Ｋ１とＫ２の両者は、各々計数動作期間の終了時に確実にリセットされる。周期Ｔは一定であるから、これらの立上り微分信号の継続時間を、周期Ｔより長く設定すればよい。この場合、計数開始指令の継続の誤り発見の遅れ時間は、立上り微分の時定数で定まる。
【００５９】
尚、図６、図８、図９の自己保持回路とＡＮＤゲートは、特開昭６０−１５２９６６号公報等で示される論理回路によって、故障時出力を発生しないフェールセーフな構成にできる。
【００６０】
【発明の効果】
以上説明したように請求項１に記載の発明によれば、一方の計数部が計数動作している時に他方の計数部は計数機能の検査を行い、一方の計数部が計数機能の検査を行っている時に他方の計数部が計数動作を行うので、各計数部の計数機能を検査しつつ計数動作を連続して行うことができる。しかも、検出手段の故障検出が可能となる。
【００６１】
請求項２の発明によれば、上限判定型の構成とすることで、各計数部内のカウンタの分周機能を監視するための監視機能が不要となり、各計数部の構成を簡素化できる。
【００６２】
請求項３の発明によれば、上限判定型の構成において、カウンタの初期値設定の制約が緩和できる。また、制御系で精度良く計数できるので計数精度が向上する。
【００６３】
請求項４の発明によれば、パルス幅の検定を行うことができる。
【図面の簡単な説明】
【図１】本発明の参考例のブロック構成図
【図２】同上参考例の動作タイムチャート
【図３】本発明の第１実施形態の検出手段の構成図
【図４】本発明の第１実施形態の要部ブロック構成図
【図５】同上第１実施形態の動作タイムチャート
【図６】本発明の第２実施形態のブロック構成図
【図７】同上第２実施形態の動作タイムチャート
【図８】本発明の第３実施形態のブロック構成図
【図９】本発明をパルス幅検定に適用する場合のブロック構成図
【図１０】図９の回路の動作タイムチャート
【符号の説明】
１    回転数検出手段
３、３７、１１２    インバータ
４、３９、７１、１０２、１１５    ＯＲゲート
１０、４０、６０、８０、１１０    第１計数部
２０、５０、７０、９０、１１１    第２計数部
３１、１０１    検出手段
１００    制御系
１１３、１１４    自己保持回路
【図１】
0003980203.tif 000002
【図２】
0003980203.tif 000003
【図３】
0003980203.tif 000004
【図４】
0003980203.tif 000005
【図５】
0003980203.tif 000006
【図６】
0003980203.tif 000007
【図７】
0003980203.tif 000008
【図８】
0003980203.tif 000009
【図９】
0003980203.tif 000010
【図１０】
0003980203.tif 000011