(57)【特許請求の範囲】
【請求項１】
シリコン基板全面に層間絶縁層の役割をするシリコン酸化膜を形成する段階；前記シリコン酸化膜上に窒化膜を形成する段階；前記窒化膜および前記シリコン酸化膜の一部分を順次的に蝕刻し、コンタクトホールを形成する段階；前記コンタクトホールが完全に埋め込められるように、前記コンタクトホールを含む全体構造上にドープポリシリコン層を形成する段階；エッチバック工程により、前記ドープポリシリコン層の一部分を除去して前記コンタクトホール内のみドープポリシリコン層を残す段階；前記コンタクトホール内に残されたドープポリシリコン層上にオミックコンタクト層を形成する段階；前記オミックコンタクト層に拡散防止膜を形成する段階；前記拡散防止膜を含む全体構造上にシリゲートガラス膜を形成する段階；前記シリゲートガラス膜の一部分を蝕刻し、キャパシタ用コンケーブホールを形成する段階；前記キャパシタ用コンケーブホール内にRu下部電極を形成する段階；NH3-プラズマ処理及びN2O-プラズマ処理を連続的に実施し、前記Ru下部電極をプラズマ処理した後、BSTを化学気相蒸着法で蒸着してBST誘電体膜を形成する段階；急速熱処理を実施してBST誘電体膜を結晶化する段階；前記BST誘電体膜上に上部電極を形成することにより、キャパシタが形成される段階；及び、前記キャパシタ構造を安定化させるために熱処理を実施する段階、を含めて構成されることを特徴とする半導体素子のキャパシタ製造方法。
【請求項２】
前記ドープポリシリコン層は、化学気相蒸着法で700〜3000Åの厚さで蒸着して形成することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項３】
前記エッチバック工程は、前記ドープポリシリコン層が前記コンタクトホールの上段部分から200〜1500Åの深さまで蝕刻されるように実施することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項４】
前記オミックコンタクト層の形成工程は、前記ドープシリコン層を含む全体構造上にTiまたはCoを100乃至500Åの厚さで蒸着する段階、蒸着されたTiまたはCoを熱処理し、ドープシリコン層上にチタニウムシリサイド(TitaniumSilicide)またはコバルトシリサイド(Cobalt Silicide)を形成させる段階、前記シリコン酸化膜および窒化膜上において反応されていないTiまたはCoを除去する段階に進行されることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項５】
前記拡散防止膜の形成工程は、前記オミックコンタクト層を含む全体構造上にTiNまたはTiAlNを物理気相蒸着法または化学気相蒸着法で700乃至3000Åの厚さで蒸着する段階、蒸着されたTiNまたはTiAlNを化学機械的研磨(CMP)法で前記窒化膜が露出される時点まで研磨する段階に進行されることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項６】
前記シリゲート・ガラス膜はUSGまたはPSGを使用して2000〜15000Åの厚さで形成されることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項７】
前記Ru下部電極の形成工程は、前記キャパシタ用コンケーブ(concave)ホールを含む全体構造上にRuをスパッタリング法または化学気相蒸着法で100乃至500Åの厚さで蒸着する段階、化学機械的研磨(CMP)法またはエッチバック工程でコンケーブ(concave)ホール以外の部分に蒸着されたRuを除去する段階に進行されることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項８】
前記NH3プラズマ処理は100乃至500Wの電力と、0.5乃至2.0Torrの圧力と、200乃至2000sccmのNH3流量と、350乃至700℃の温度条件で実施されることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項９】
前記N2Oプラズマ処理は100乃至500Wの電力と、0.5乃至2.0Torrの圧力と、200乃至2000sccmのN2O流量と、200乃至2000sccmのN2流量と、350乃至700℃の温度条件で実施されることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項１０】
前記BST誘電膜は、前記化学気相蒸着法で150〜500Åの厚さで蒸着することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項１１】
前記急速熱処理は、酸素と窒素の混合ガスまたは酸素とアルゴンの混合ガスを使用して500乃至750℃温度の範囲で10乃至180秒の間実施することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項１２】
前記上部電極は、スパッタリング法または化学気相蒸着法でRu、Ir、またはPtを150乃至500Åの厚さで蒸着して形成されることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項１３】
前記熱処理は、酸素と窒素の混合ガスまたは酸素とアルゴンの混合ガスを使用して400乃至800℃温度で1乃至30分の間実施することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子のキャパシタ製造方法に関するものであり、特に１Gbit以上の集積度を有するDRAM素子のキャパシタ製造工程において、Ru/BST/Ruキャパシタの不良の防止が可能な半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
現在DRAMに適用される誘電体薄膜は、Sio2/Si3N4/Sio2積層構造においてTa2O5またはBSTに変わっている趨勢である。今後１Gbit以上に適用されるデザインルールではBSTが最も有力な誘電体薄膜として知られている。このような誘電体薄膜は微細デザインルールを持つ実際素子に適用される場合に、パターニングされている基板上に化学気相蒸着法により形成されている。
【０００３】
現在BSTを誘電体薄膜として使用する場合に凹型Ru/BST/Ruキャパシタとスタック(stack)型Pt/BST/Ptキャパシタが最も有力な候補として予測されている。電極材料として使用されるPtの場合は、BSTと非常に安定な界面の特性のため、その形成方法や後処理に関係なく非常に安定なキャパシタの特性を見せている。その反面、Ruの場合は簡単に酸化される特性と触媒特性がPtに比べて低いということから、BSTを蒸着するときBSTの品質を低下させるために未だ安定したキャパシタの特性を見せていない。
【０００４】
要約すれば、Ptはその触媒特性のため、表面にかなり活性化された酸素原子を多量に含有しており、化学気相蒸着法によってBSTを蒸着するとき非常に優れたBST膜質の形成が可能であるが、Ruは触媒特性がなく活性化された酸素原子の代わりにRuO2酸化相を形成する傾向があり、かえってBST膜質を低下させる。
【０００５】
さらに、Ruの場合には、RuO2の生成を抑制しながら化学気相蒸着法によってBSTを蒸着するためにかなり低い温度(250〜270℃)で工程を進行しており、内部に多くの炭素および酸素を含有しているため、後続工程中のBST薄膜や下部拡散防止膜に影響を及ぼすことになる。また、平板の次元ですらRuの上に化学気相蒸着法によって蒸着したBSTの特性をきちんと得た研究結果が珍しく、そのため凹(CONCAVE)型Ru/BST/Ruキャパシタの開発が立ち遅れているのが現状である。
【０００６】
現在までほとんどの研究は、Ru膜を緻密化するために窒素やアルゴン雰囲気で急速熱工程(RTP)を進行する程度がすべてであり、BST/Ruの界面特性を改善するためにRu表面特性を変えるための工程は提示されていないのが現状である。
【０００７】
【発明が解決しようとする課題】
従って、本発明はRu下部電極を形成した後、NH3-プラズマ処理及びN2Oのプラズマ処理の２段階処理法を遂行し、Ru下部電極の表面を安定化することにより、前述の問題点を解消できる半導体素子のキャパシタ製造方法を提供することにある。
【０００８】
また、本発明の他の目的はRu下部電極とBST誘電体膜との界面特性を改善し、キャパシタの信頼性を高めることにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するための本発明による半導体素子のキャパシタ製造方法は、シリコン基板全面に層間絶縁層の役割をするシリコン酸化膜を形成する段階；前記シリコン酸化膜上に窒化膜を形成する段階；前記窒化膜および前記シリコン酸化膜の一部分を順次的に蝕刻し、コンタクトホールを形成する段階；前記コンタクトホールが完全に埋め込められるように、前記コンタクトホールを含む全体構造上にドープポリシリコン層を形成する段階；エッチバック工程により、前記ドープポリシリコン層の一部分を除去して前記コンタクトホール内のみドープポリシリコン層を残す段階；前記コンタクトホール内に残されたドープポリシリコン層上にオミックコンタクト層を形成する段階；前記オミックコンタクト層に拡散防止膜を形成する段階；前記拡散防止膜を含む全体構造上にシリゲート・ガラス膜を形成する段階；前記シリゲート・ガラス膜の一部分を蝕刻し、キャパシタ用コンケーブホールを形成する段階；前記キャパシタ用コンケーブホール内にRU下部電極を形成する段階；NH3-プラズマ処理及びN2O-プラズマ処理を連続的に実施し、前記RU下部電極をプラズマ処理した後、BSTを蒸着してBST誘電体膜を形成する段階；急速熱処理を実施してBST誘電体膜を結晶化する段階；前記BST誘電体膜上に上部電極を形成することにより、キャパシタが形成される段階；及び前記キャパシタ構造を安定化するために熱処理を実施する段階を含めて構成されることを特徴とする。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して本発明についてさらに詳細に説明する。
【００１１】
従来の問題点を解決するため、Ru膜の後処理工程においての達成すべきことは、１）薄膜の緻密化、２）表面粗さの減少、３）活性化された酸素のRu膜表面からの吸着である。このような目的で本発明は、パターニングされているウェーハの上にRu下部電極を形成した後、表面あらさを減少させるためにNH3プラズマ処理を行い、さらに活性化された酸素を吸着させるためにN2Oプラズマ処理を行う２段階プラズマ処理法(Two-Step  Plasma  Treatment)を導入しようとする。
【００１２】
図1に示されたように、DC-スパッタリング法によって蒸着したRu膜を窒素雰囲気および600℃の温度で急速熱工程を進行した場合と、600℃の温度でNH3プラズマ処理した場合の表面粗さを比較した結果である。表面粗さを表わすRms(Root-Mean-Square)値が、NH3プラズマ処理の場合が急速熱工程の場合より遥かに小さいということが分かる。
【００１３】
NH3プラズマの場合は蒸着された状態そのままに比べてもRms値がさらに小さくなる。したがってNH3プラズマ処理はRu膜を緻密化するだけでなく、表面粗さも改善するものである。
【００１４】
図2に示されたように、350℃でN2Oプラズマ処理を行った場合のRu膜の表面粗さであり、図3はRu表面のXRD結果であって、図4は酸素原子の拡散曲線である。N2Oプラズマ処理を導入すれば図2から分かるように表面粗さはやや増加するが、図3から分かるようにBSTを化学気相蒸着法で蒸着するのに妨げになるRuO2相が生成されず、図4から分かるようにRuの表面に多量の酸素を吸着させられる。この活性化された酸素原子が化学気相蒸着法でBSTを蒸着するとき、Ru表面に初めて蒸着されるBST薄膜の品質を向上させ、優秀なBST/Ruの界面特性を見せるのである。
【００１５】
図5乃至図14を参照して、本発明による半導体素子のキャパシタ製造方法について説明すれば、次のようである。
【００１６】
図5を参照して説明すると、、半導体回路が形成されているシリコン基板１の全面に層間絶縁層の役割をするシリコン酸化膜２を形成する。酸化物と蝕刻選択比の優秀な窒化物を300乃至1000Åの厚さでシリコン酸化膜２に蒸着して窒化膜3を形成する。シリコン基板１と後で形成されるキャパシタの間の垂直配線のために窒化膜3及びシリコン酸化膜２の一部分を順次的に蝕刻してコンタクトホールを形成する。
【００１７】
図6を参照して説明すると、コンタクトホールが完全に埋め込められるように、コンタクトホールを含む全体構造上にドープシリコン層4を形成する。
【００１８】
前記においてドープポリシリコン層4は、化学気相蒸着法で700〜3000Åの厚さで蒸着して形成する。
【００１９】
図7を参照して説明すると、エッチバック工程を実施してドープシリコン層4の一部分を除去し、これによりドープシリコン層4はコンタクトホール内に残される。
【００２０】
前記においてエッチバック工程は、ドープシリコン層4がコンタクトホールの上段部分から200乃至1500Åの深さまで蝕刻されるように実施する。
【００２１】
図8を参照して説明すると、コンタクトホール内に残されたドープシリコン層4上にオミックコンタクト層５を形成する。
【００２２】
前記オミックコンタクト層５の形成工程は、ドープシリコン層4を含む全体構造上にTiまたはCoを100乃至500Åの厚さで蒸着する段階、蒸着されたTiまたはCoを熱処理し、ドープシリコン層4上にチタニウムシリサイド(Titanium  Silicide)またはコバルトシリサイド(Cobalt  Silicide)を形成させる段階、シリコン酸化膜2および窒化膜3上において反応されていないTiまたはCoを除去する段階に進行する。
【００２３】
図9及び図10を参照して説明すると、コンタクトホール内のオミックコンタクト層5上に拡散防止膜６を形成する。
【００２４】
前記において拡散防止膜６の形成工程は、オミックコンタクト層5を含む全体構造の上にTiNまたはTiAlNを物理気相蒸着法や化学気相蒸着法で700乃至3000Åの厚さで蒸着する段階、蒸着されたTiNまたはTiAlNを化学機械的研磨(CMP)法で窒化膜3が露出される時点まで研磨する段階に進行する。
【００２５】
図11に示すように、拡散防止膜６を含む全体構造上にUSGまたはPSGを2000乃至15000Åの厚さで蒸着し、シリゲート・ガラス(silicate glass)膜７を形成する。シリゲート・ガラス膜７の一部分を蝕刻してキャパシタ用コンケーブ(concave)ホールを形成する。
【００２６】
図12及び図13を参照して示すように、キャパシタ用コンケーブ(concave)ホール内にRu下部電極8を形成する。
【００２７】
前記においてRu下部電極8の形成工程は、キャパシタ用コンケーブ(concave)ホールを含む全体構造上にRuをスパッタリング法や化学気相蒸着法で100乃至500Åの厚さで蒸着する段階、化学機械的研磨(CMP)法やエッチバック工程でコンケーブ(concave)ホール以外の部分に蒸着されたRuを除去する段階に進行する。
【００２８】
図14を参照して説明すると、NH3プラズマ処理及びN2Oプラズマ処理を連続的に実施し、Ru下部電極8をプラズマ処理した後、化学気相蒸着法でBSTを150乃至500Åの厚さで蒸着し、BST誘電体膜9を形成する。急速熱処理(RTP)を実施し、BST誘電体膜9を結晶化する。BST誘電体膜9上に上部電極10を形成してキャパシタを完成する。
【００２９】
なお、前記において、NH3プラズマ処理は100乃至500Wの電力と、0.5乃至2.0Torrの圧力と、200乃至2000sccmのNH3流量と、350乃至700℃の温度条件で実施される。
【００３０】
また、N2Oプラズマ処理は100乃至500Wの電力と、0.5乃至2.0Torrの圧力と、200乃至2000sccmのN2O流量と、200乃至2000sccmのN2流量と、350乃至700℃の温度条件で実施される。
【００３１】
さらに、急速熱処理は酸素と窒素の混合ガスまたは酸素とアルゴンの混合ガスを使用して500乃至750℃温度の範囲で10乃至180秒の間実施される。
【００３２】
上部電極10は、スパッタリング法や化学気相蒸着法でRu、Ir、またはPtを150乃至500Åの厚さで蒸着して形成される。
【００３３】
キャパシタ構造を安定化させるための熱処理は酸素と窒素の混合ガスまたは酸素とアルゴンの混合ガスを使用して400乃至800℃温度で1乃至30分の間実施される。
【００３４】
【発明の効果】
前述したとおり、本発明はNH3プラズマ処理およびN2Oプラズマ処理の2段階プラズマ処理法を遂行した後、BSTを化学気相蒸着法で蒸着し、BST誘電体膜を形成することによってBST誘電体膜の品質も向上させるだけでなく、装備の効率性も高められる。
【図面の簡単な説明】
【図１】DC-スパッタリング法で蒸着したRU薄膜を窒素雰囲気と600℃の温度で急速熱工程を進行した場合と、600℃の温度でNH3-プラズマ処理した場合の表面粗さを比較した図面。
【図２】350℃でN2O-プラズマ処理した場合、RU表面の表面粗さを比較した図面。
【図３】RU表面のXRD結果を示した図面。
【図４】酸素原子の拡散曲線を示した図面。
【図５】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図６】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図７】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図８】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図９】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図１０】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図１１】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図１２】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図１３】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【図１４】本発明による半導体素子のキャパシタ製造方法を説明するための図面である。
【符号の説明】
１；シリコン基板                    ６；拡散防止膜
２；シリコン酸化膜                  ７；シリゲート・ガラス膜
３；窒化膜                          ８；Ru下部電極
４；ドープポリシリコン層            ９；BST誘電体膜
５；オミックコンタクト層            10；上部電極
【図１】
0003876144.tif 000002
【図２】
0003876144.tif 000003
【図３】
0003876144.tif 000004
【図４】
0003876144.tif 000005
【図５】
0003876144.tif 000006
【図６】
0003876144.tif 000007
【図７】
0003876144.tif 000008
【図８】
0003876144.tif 000009
【図９】
0003876144.tif 000010
【図１０】
0003876144.tif 000011
【図１１】
0003876144.tif 000012
【図１２】
0003876144.tif 000013
【図１３】
0003876144.tif 000014
【図１４】
0003876144.tif 000015