(57)【特許請求の範囲】
【請求項１】
入力データから伝送路クロックを抽出するクロック抽出手段と、周波数と位相が上記伝送路クロックに同期した識別クロックを再生する位相同期手段と、上記入力データを上記識別クロックで識別する識別手段とを備え、
上記識別手段は、上記入力データに定められた遅延時間を与えるデータ遅延器と、該データ遅延器の出力を上記識別クロックで識別する識別器とを有し、
上記データ遅延器は、制御信号により定められた遅延時間を与える可変遅延回路と、該可変遅延回路の出力と上記識別クロックとの位相差に応じた位相差信号を与える位相比較回路と、該位相比較回路の出力を積分して上記制御信号とする積分回路とを有することを特徴とするクロック再生／識別装置。
【請求項２】
入力データから伝送路クロックを抽出するクロック抽出手段と、周波数と位相が上記伝送路クロックに同期した識別クロックを再生する位相同期手段と、上記入力データを上記識別クロックで識別する識別手段とを備え、
上記識別手段は、上記識別クロックに定められた遅延時間を与えるクロック遅延器と、上記入力データを上記クロック遅延器の出力で識別する識別器とを有し、
上記クロック遅延器は、制御信号により定められた遅延時間を与える可変遅延回路と、該可変遅延回路の出力と上記入力データの位相差に応じた位相差信号を与える位相比較回路と、該位相比較回路の出力を積分して上記制御信号とする積分回路とを有することを特徴とするクロック再生／識別装置。
【請求項３】
上記クロック抽出手段は、上記入力データの変化点を検出する変化点検出器と、所定の周波数帯域の通過特性を持ち、上記伝送路クロックを抽出する周波数同調器とを有することを特徴とする請求項１または請求項２に記載のクロック再生／識別装置。
【請求項４】
制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、
上記入力データが第２の可変遅延回路を介して上記可変遅延回路に与えられる事を特徴とする請求項１に記載のクロック再生／識別装置。
【請求項５】
制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、
上記入力データが第２の可変遅延回路を介して上記クロック抽出手段に与えられる事を特徴とする請求項１に記載のクロック再生／識別装置。
【請求項６】
制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、
上記識別クロックが第２の可変遅延回路を介して上記識別手段に与えられる事を特徴とする請求項１に記載のクロック再生／識別装置。
【請求項７】
制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、
上記入力データが第２の可変遅延回路を介して上記可変遅延回路に与えられる事を特徴とする請求項２に記載のクロック再生／識別装置。
【請求項８】
制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、
上記入力データが第２の可変遅延回路を介して上記クロック抽出手段に与えられる事を特徴とする請求項２に記載のクロック再生／識別装置。
【請求項９】
制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、
上記識別クロックが第２の可変遅延回路を介して上記識別手段に与えられる事を特徴とする請求項２に記載のクロック再生／識別装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はデータ信号から識別クロックを再生し、入力データを識別するクロック再生／識別装置に関するものである。
【０００２】
【従来の技術】
図１４は例えば1998年電子情報通信学会エレクトロニクスソサイティ大会C-12-44に示された従来のクロック再生／識別装置である。
【０００３】
従来のクロック再生／識別装置の構成および動作について説明する。
ここで位相同期手段１は、位相比較回路２と積分回路３と電圧制御発振回路（以下VCOと略す）４で構成されるとする。位相比較回路２は図１５に示す位相比較特性を有する様な論理回路であるとする。即ち伝送路クロック周期を２πとして、入力データとVCO４の出力である識別クロックの位相差φが - π＜φ＜０である時はハイレベルを出力し、０＜φ＜πである時はローレベルを出力する。
φ=０である時はハイレベルとローレベルの中点電位を出力する。また積分回路３は伝送路クロック周期に対して十分長い時定数を有するローパスフィルタであるとする。更にVCO４は図１６に示す様な制御電圧対発振周波数特性を有するとする。
【０００４】
図１７(a)に識別クロックの位相が進んでいる場合のタイミングチャートを示す。位相比較回路２は入力データの変化点と識別クロックの立ち下がりタイミングを比較し、ハイレベルを出力する。積分回路３は伝送路クロックの周期に対して十分大きな時定数で位相比較回路２の出力を積分し、出力がハイレベルへ徐々に遷移していく。積分回路３の出力はVCO４の制御電圧として入力され、発振周波数が減少する。したがって入力データの変化点と識別クロックの立ち下がりタイミングが一致する方向に位相差φが減少していく。
【０００５】
図１７(b)に識別クロックの位相が遅れている場合のタイミングチャートを示す。位相比較回路２はローレベルを出力し、積分回路３の出力がローレベルへ徐々に遷移していく。VCO４の発振周波数が増加し、入力データの変化点と識別クロックの立ち下がりタイミングが一致する方向に位相差φが減少していく。
【０００６】
図１７(c)に入力データ信号の変化点と識別クロックの立ち下がりタイミングが一致した同期状態でのタイミングチャートを示す。位相比較回路２はハイレベルとローレベルの中点電位を出力し、積分回路３の出力もハイレベルとローレベルの中点電位を出力する。VCO４の発振周波数は固定され、入力データの変化点と識別クロックの立ち下がりタイミングが一致した同期状態を維持する。仮に位相比較回路２の利得が同期状態で無限大であるとすると、出力は入力データ信号や識別クロックが有するジッタによりハイレベルとローレベルの間で不定状態となる。しかし光通信システム等では通常、データ信号はスクランブルされマーク率が０.５であるので、積分回路３の出力はハイレベルとローレベルの中点電位となる。
【０００７】
以上の様に位相同期手段１は、入力データの変化点と識別クロックの立ち下がりが一致する同期状態に収束する。識別手段５は入力データを識別クロックの立ち上がりで識別する事により、入力データに対して最適な識別位相でデータ信号を識別、再生できる。
【０００８】
【発明が解決しようとする課題】
図１７では入力データのデュティが１００％（デュティ：伝送路クロック周期に対する立ち上がりから立ち下がりまでの時間比率）であるとして、位相同期手段１の動作を説明した。しかし実際は前段に接続される等化増幅装置等での波形歪みにより、入力データのデュティが変化する場合がある。
【０００９】
図１８に入力データに歪みがある場合の位相同期手段１のタイミングチャートを示す。ハイレベル時間がローレベル時間よりも長くなるように、入力データに歪みがあるとして説明する。
図１８（ａ）に入力データの立ち上がりと識別クロックの立ち下がり位相が一致する場合のタイミングチャートを示す。入力データの立ち上がり変化点では識別クロックの立ち下がりと位相が一致しているので、位相比較回路２の出力は中点電位を出力する。入力データの立ち下がり変化点では識別クロックの立ち下がり位相が進んでいるので、位相比較回路２の出力はハイレベルを出力する。積分回路３の出力はハイレベルへ遷移し、VCO４の発振周波数が減少する。したがって入力データの立ち下がり変化点と識別クロックの立ち下がりタイミングが一致する方向に位相差φがシフトしていく。
【００１０】
図１８(b)に入力データの立ち下がりと識別クロックの立ち下がり位相が一致する場合のタイミングチャートを示す。入力データの立ち上がり変化点では識別クロックの立ち下がり位相が遅れているので、位相比較回路２の出力はローレベルを出力する。入力データの立ち下がり変化点では識別クロックの立ち下がりと位相が一致しているので、位相比較回路２の出力は中点電位を出力する。積分回路３の出力はローレベルへ遷移し、VCO４の発振周波数が増加する。したがって入力データの立ち上がり変化点と識別クロックの立ち下がりタイミングが一致する方向に位相差φがシフトしていく。
【００１１】
図１８(c)に入力データの中央と識別クロックの立ち上がり位相が一致する場合のタイミングチャートを示す。この位相は図１８(a)、図１８(b)に示した位相の中間の位相状態である。入力データの立ち上がり変化点では識別クロックの立ち下がり位相が遅れているので、位相比較回路２の出力はローレベルを出力する。
入力データの立ち下がり変化点では識別クロックの立ち下がり位相が進んでいるので、位相比較回路２の出力はハイレベルを出力する。入力データの歪みはハイレベル時間がローレベル時間よりも長いので、積分回路３の出力はローレベルへ遷移し、VCO４の発振周波数が増加する。したがって入力データの立ち上がり変化点と識別クロックの立ち下がりタイミングが一致する方向に位相差φがシフトしていく。
【００１２】
以上の様に入力データに歪みがある場合の位相同期手段１は、図１７(c)の様な安定な位相同期状態がない。ハイレベル時間がローレベル時間よりも長くなるような入力データ歪みの場合は、図１８(a)と図１８(c)の間で位相状態が遷移する。この位相遷移は、クロック信号として出力される識別クロックおよび識別手段５で識別されたデータ信号でのジッタになるとともに、識別手段５での位相余裕を実質的に少なくするという従来のクロック再生／識別装置での問題点がある。
【００１３】
また図１７では入力データが”１、０”パターンの繰り返し信号であり、入力データの各変化点において常に位相を同期せしめる上述の位相同期ループが機能するとして、位相同期手段１の動作を説明した。しかし実際の入力データはランダムな伝送信号であり、長い同符号が連続して受信される場合がある。国際標準化委員会ITU-T G.958では７２ビットの同符号連続を含む入力データに対して、正確なデータ再生ができる事を要求している。
【００１４】
同符号が連続して受信されると、入力データに変化点がないので位相比較回路２は動作せず、位相同期手段１が有する位相同期ループは機能しない。一般的に積分回路３は位相比較回路２の出力をコンデンサにチャージする事で積分機能を実現するので、長い同符号連続を含む入力データが受信された場合には位相同期を実現し続ける電荷の補給がなく、コンデンサから電荷がディスチャージされていく。これに伴いVCO４の発振周波数が増加し、位相同期状態から外れるという従来のクロック再生／識別装置での問題点がある。
【００１５】
【課題を解決するための手段】
第１の発明に係わるクロック再生／識別装置は、上記入力データから伝送路クロックを抽出するクロック抽出手段と、周波数と位相が上記伝送路クロックに同期した識別クロックを再生する位相同期手段と、上記入力データを上記識別クロックで識別する識別手段とを備え、上記識別手段は、上記入力データに定められた遅延時間を与えるデータ遅延器と、該データ遅延器の出力を上記識別クロックで識別する識別器とを有し、上記データ遅延器は、制御信号により定められた遅延時間を与える可変遅延回路と、該可変遅延回路の出力と上記識別クロックとの位相差に応じた位相差信号を与える位相比較回路と、該位相比較回路の出力を積分して上記制御信号とする積分回路とを有するものである。
【００１６】
第２の発明に係わるクロック再生／識別装置は、入力データから伝送路クロックを抽出するクロック抽出手段と、周波数と位相が上記伝送路クロックに同期した識別クロックを再生する位相同期手段と、上記入力データを上記識別クロックで識別する識別手段とを備え、上記識別手段は、上記識別クロックに定められた遅延時間を与えるクロック遅延器と、上記入力データを上記クロック遅延器の出力で識別する識別器とを有し、上記クロック遅延器は、制御信号により定められた遅延時間を与える可変遅延回路と、該可変遅延回路の出力と上記入力データの位相差に応じた位相差信号を与える位相比較回路と、該位相比較回路の出力を積分して上記制御信号とする積分回路とを有するものである。
【００１７】
第３の発明に係わるクロック再生／識別装置は、上記クロック抽出手段が、上記入力データの変化点を検出する変化点検出器と、所定の周波数帯域の通過特性を持ち、上記伝送路クロックを抽出する周波数同調器とを有するものである。
【００２１】
第４の発明に係わるクロック再生／識別装置は、制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、上記入力データが第２の可変遅延回路を介して上記可変遅延回路に与えられるものである。
【００２２】
第５の発明に係わるクロック再生／識別装置は、制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、上記入力データが第２の可変遅延回路を介して上記クロック抽出手段に与えられるものである。
【００２３】
第６の発明に係わるクロック再生／識別装置は、制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、上記識別クロックが第２の可変遅延回路を介して上記識別手段に与えられるものである。
【００２４】
第７の発明に係わるクロック再生／識別装置は、制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、上記入力データが第２の可変遅延回路を介して上記可変遅延回路に与えられるものである。
【００２５】
第８の発明に係わるクロック再生／識別装置は、制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、上記入力データが第２の可変遅延回路を介して上記クロック抽出手段に与えられるものである。
【００２６】
第９の発明に係わるクロック再生／識別装置は、制御信号により定められた遅延時間を与える第２の可変遅延回路を有し、上記識別クロックが第２の可変遅延回路を介して上記識別手段に与えられるものである。
【００２７】
【発明の実施の形態】
実施の形態１.
図１は本実施の形態によるクロック再生／識別装置の構成図である。
図１において、６はクロック抽出手段で、入力データから伝送路クロックを抽出する機能を有する。１は位相同期手段で、伝送路クロックに位相の同期した識別クロックを生成する機能を有する。５は識別手段で、入力データを最適な位相状態で識別する機能を有する。
【００２８】
図２は図１に示すクロック抽出手段６の詳細な構造図である。図３は図２に示すクロック抽出手段６のタイミングチャートである。
クロック抽出手段６は変化点検出器７と周波数同調器８で構成し、更に変化点検出器７は遅延回路７１と排他的論理和７２で構成する。入力データと遅延回路７１により所定の遅延量が与えられた入力データは、排他的論理和７２に入力される。排他的論理和７２は、入力データの各変化点において遅延回路７１で与えられた遅延量のパルス幅を有する変化点検出信号を出力する。
【００２９】
周波数同調器８は予め設定されている伝送路クロック周波数（f0）を中心に±Δf / 2の通過帯域を有するバンドパスフィルタであり、Ｑ値は次式で与えられる。
Q = f0 / Δf                                          （１）
【００３０】
排他的論理和７２の出力である変化点検出信号が周波数同調器８に入力されると、変化点検出信号の周波数スペクトラムから周波数同調器８の通過帯域で規定された周波数成分のみが選択されて出力される。
（１）式で示すＱ値が大きいほど純粋な伝送路クロック周波数が出力され、周波数同調器８の出力は伝送路クロック周波数を有する正弦波波形となる。周波数同調器８は伝送路クロック近傍の周波数しか通過しないので、周波数同調器８の正弦波波形は入力データの歪みには影響されない。したがって、入力データが歪んだ場合にもデュティ５０％の歪みのない伝送路クロックが出力される。
【００３１】
また同符号連続を含む入力データが与えられた場合、変化点検出器７の出力は同符号連続部分では信号を出力しない。しかし周波数同調器８が仮に無損失であるとすると入力された信号エネルギーが保存されて出力され、周波数同調器８は同符号連続部でも伝送路クロックを出力し続ける。同符号連続部で周波数同調器８が伝送路クロックを出力し続ける時間は、概略Ｑ値で規定される。即ちQ=１００程度の周波数同調器８であれば、国際標準化委員会ITU-T G.958で規定されている７２ビットの同符号連続を含む入力データに対して、伝送路クロックを連続して出力し続ける事ができる。
【００３２】
位相同期手段１は、位相比較回路２が伝送路クロックの立ち下がりタイミングで識別クロックとの位相差を検出する事を除いて、従来のクロック再生／識別装置における位相同期手段１と同一である。位相同期手段１の動作は図１７に示したタイミングチャートと同一であり、図中に伝送路クロックも併記している。従来のクロック再生／識別装置において説明した動作によって、位相同期手段１は伝送路クロックの立ち下がりと識別クロックの立ち下がりタイミングが一致するように動作する。
【００３３】
位相同期手段１は伝送路クロックの立ち下がりと識別クロックの立ち下がりタイミングが一致するように動作するので、入力データと識別クロックは、クロック抽出手段６での遅延時間分の位相誤差を有している。識別手段５におけるデータ遅延器１０は、入力データと識別クロックの位相誤差を打ち消すために設けられたものであり、クロック抽出手段６での遅延時間分だけ入力データを遅延させる。入力データの変加点と識別クロックの立ち下がりタイミングが一致し、識別器９は入力データを識別クロックの立ち上がりで識別することにより、入力データに対して最適な識別位相でデータ信号を識別、再生できる。
【００３４】
以上の様に図１に示すクロック再生／識別装置では、入力データに歪みがある場合にも歪みのない伝送路クロックに対して識別クロックの位相を同期させるので、ジッタのない安定な位相同期状態を有する事ができる。また長い同符号連続を含む入力データが受信された場合にも周波数同調器８により伝送路クロックが出力し続けるので、位相同期を保持する事ができる。
【００３５】
実施の形態２.
図４は本実施の形態２によるクロック再生／識別装置の構成図である。
図１において、識別手段５は識別器９とデータ遅延器１０で構成され、データ遅延器１０は入力データの変化点と識別クロックの立ち下がりタイミングが一致するように、クロック抽出手段６での遅延時間分だけ入力データを遅延させる。データ系列の任意性により、入力データの周波数スペクトラムは直流成分から伝送路ロックの半分の周波数（”１、０”データパターン）までの周波数成分を含む可能性がある。データ遅延器１０でデータ信号が歪まないためには、広い周波数でフラットな通過特性を有するデータ遅延器１０が必要である。
【００３６】
図１と比較して、図４は識別手段５が識別器９とクロック遅延器１１により構成されている事が異なる。図４では、入力データの変化点と識別クロックの立ち下がりタイミングが一致するように、クロック遅延器１１が識別クロックに遅延を与える。識別クロックに遅延を与えて入力データの変化点と識別クロックの立ち下がりタイミングを一致させても、識別器９は入力データを識別クロックの立ち上がりで識別する事により、入力データに対して最適な識別位相でデータ信号を識別、再生できる。
識別クロックは、伝送路クロックに周波数、位相が同期しているから、伝送路クロック近傍の周波数成分しか含まない。クロック遅延器１１は伝送路クロック近傍の周波数でフラットな通過特性を有していれば良く、回路構成が容易になる。
【００３７】
クロック抽出手段６、位相同期手段１は図１、図２および図３に示す構成および動作が同一である。したがって図４に示すクロック再生／識別装置では、入力データに歪みがある場合にも歪みのない伝送路クロックに対して識別クロックの位相を同期させるので、ジッタのない安定な位相同期状態を有する事ができる。また長い同符号連続を含む入力データが受信された場合にも周波数同調器８により伝送路クロックが出力し続けるので、位相同期を保持する事ができる。
【００３８】
実施の形態３.
図５は本実施の形態３によるクロック再生／識別装置の構成図である。
図１と比較して、図５はデータ遅延器１０が可変遅延回路１２、位相比較回路１３、積分回路１４で構成されている事が異なる。図１におけるデータ遅延器１０は、クロック抽出手段６での遅延時間を有する固定遅延器である事を含んでいる。図５におけるデータ遅延器１０は、識別器９に入力される入力データの変化点と識別クロックの立ち下がりタイミングが一致するように入力データの遅延時間が自動制御されるために設けられている。
【００３９】
また図１４に示す従来のクロック再生／識別装置での位相同期手段１では、積分回路３の出力を制御電圧としてVCO４の発振周波数を変化させる事で、入力データの変化点と識別クロックの立ち下がりタイミングが一致する様に制御されている。図５におけるデータ遅延器１０の構成は、図１４に示す従来のクロック再生／識別装置の位相同期手段１と較べて、VCO４が可変遅延回路１２に置き換えられている。可変遅延回路１２は制御電圧により遅延量が異なる可変遅延回路である。図５におけるデータ遅延器１０では、積分回路１４の出力を制御電圧として可変遅延回路１２の遅延量を変化させる事で入力データの変化点と識別クロックの立ち下がりタイミングが一致する様に制御され、そのタイミングチャートは図１７と同一である。
【００４０】
位相比較回路１３は入力データと識別クロックとの位相比較を行うので、入力データに歪みがある場合には図１８で説明した様な不安定な位相遷移が生じる。従来のクロック再生／識別装置での位相同期手段１では、入力データの変化点と識別クロックの立ち下がりタイミングが一致する様に識別クロック位相が制御されるので、この位相遷移は識別クロックおよび識別されたデータ信号でのジッタになる。しかし図５の構成では入力データの遅延量が制御され、識別クロックは伝送路クロックと位相が一致しているので、位相遷移による識別クロックおよび識別されたデータ信号でのジッタ増加はない。また識別器９の位相余裕が十分あれば、位相遷移による識別誤りは生じない。
【００４１】
クロック抽出手段６、位相同期手段１は図１、図２および図３に示す構成および動作と同一である。したがって図５に示すクロック再生／識別装置では、入力データに歪みがある場合にも歪みのない伝送路クロックに対して識別クロックの位相を同期させるので、ジッタのない安定な位相同期状態を有する事ができる。また長い同符号連続を含む入力データが受信された場合にも周波数同調器８により伝送路クロックが出力し続けるので、位相同期を保持する事ができる。更に入力データの変化点と識別クロックの立ち下がりタイミングが一致するように入力データの遅延時間が自動制御されるので、図１に示した実施の形態におけるデータ遅延器１０の設定が不必要である。
【００４２】
実施の形態４.
図６は本実施の形態４を示すクロック再生／識別装置の構成図である。
図４と比較して、図６はクロック遅延器１１が可変遅延回路１２、位相比較回路１３、積分回路１４で構成されている事が異なる。図４におけるクロック遅延器１１は、クロック抽出手段６での遅延時間を有する固定遅延器である事を含んでいる。図６におけるクロック遅延器１１は、識別器９に入力される入力データの変化点と識別クロックの立ち下がりタイミングが一致するように識別クロックの遅延時間が自動制御されるために設けられている。
【００４３】
また図６におけるクロック遅延器１１は、可変遅延回路１２が識別クロックに遅延を与える事を除いて、図５におけるデータ遅延器１０の動作と同様である。図６の構成では入力データの変化点と識別クロックの立ち下がりタイミングが一致する様に識別クロック位相が制御されるので、図１８で説明した様な不安定な位相遷移が識別クロックおよび識別されたデータ信号でのジッタになる。しかし図６におけるクロック遅延器１１は、図４におけるクロック遅延器１１の遅延量設定を不必要とする自動制御のために設けられたものであり、その応答速度は図１４に示した従来のクロック再生／識別装置における位相同期手段１の応答時間に較べて十分に遅くて良い。したがってクロック遅延器１１の応答速度を遅くするほど、識別クロックおよび識別されたデータ信号でのジッタは少なくなる。また識別器９の位相余裕が十分あれば、位相遷移による識別誤りは生じない。
【００４４】
また実施の形態２で説明したように、クロック遅延器１１は伝送路クロック近傍の周波数でフラットな通過特性を有していれば良く、データ遅延器１０を用いた実施の形態３に較べて回路構成が容易になる。
【００４５】
クロック抽出手段６、位相同期手段１は図１、図２および図３に示す構成および動作と同一である。したがって図６に示すクロック再生／識別装置では、入力データに歪みがある場合にも歪みのない伝送路クロックに対して識別クロックの位相を同期させるので、ジッタのない安定な位相同期状態を有する事ができる。また長い同符号連続を含む入力データが受信された場合にも周波数同調器８により伝送路クロックが出力し続けるので、位相同期を保持する事ができる。更に入力データの変化点と識別クロックの立ち下がりタイミングが一致するように識別クロックの遅延時間が自動制御されるので、図４に示した実施の形態におけるクロック遅延器１１の設定が不必要である。
【００４６】
実施の形態５.
図５に示す実施形態３において、位相同期手段１とデータ遅延器１０の動作が収束している場合には、周波数同調器８とVCO４と可変遅延回路１２の出力信号位相が一致している。即ち可変遅延回路１２の遅延時間は、クロック抽出手段６での信号遅延時間と同一となるように制御されている。
データ遅延器１０が収束するために必要な可変遅延回路１２の遅延可変幅は、クロック抽出手段６での信号遅延時間以上に設定する必要があるが、実際のクロック再生／識別装置では、クロック抽出手段６および可変遅延回路１２の遅延時間の温度変動や信号配線長による遅延時間が加算され、データ遅延器１０が収束するために必要な可変遅延回路１２の遅延可変幅は更に大きくなる。
ここで可変遅延回路１２の遅延可変幅が伝送路クロックの１周期以上になると、互いに伝送路クロックの１周期分の位相差を有する２点がデータ遅延器１０の収束位相点として存在する場合がある。この場合データ遅延器１０は双安定な制御ループとなり、収束動作が不安定となる問題がある。
【００４７】
図７は本実施の形態５を示すクロック再生／識別装置の構成図である。図５と比較して、入力データが第２の可変遅延回路２０を介して可変遅延回路１２に入力されていることが異なる。第２の可変遅延回路２０の遅延時間は遅延制御端子２１に与える信号によって決まる。
【００４８】
図８は第２の可変遅延回路２０の具体的な一例を示す構成図である。
図において、２０１〜２０４は遅延ゲートであり、２０５はセレクタである。入力信号は遅延ゲート２０１を介してセレクタ２０５に入力される。また遅延ゲート２０１〜２０４は縦列接続されており、各遅延ゲートの出力がセレクタ２０５に入力される。セレクタ２０５は制御信号２１により、遅延ゲート２０１〜２０４の出力を選択して出力する。
各遅延ゲート２０１〜２０４の遅延量は予め伝送路クロックの１/４周期に設定されている。従ってセレクタ２０５は伝送路クロックの１/４周期毎に位相のずれた信号を、制御信号２１により選択して出力できる。
【００４９】
遅延制御端子２１に与える信号は、データ遅延器１０が収束するために必要な可変遅延回路１２の遅延可変幅が、伝送路クロックの１周期以下となるように与える。例えばクロック抽出手段６での信号遅延時間や信号配線長による遅延時間は予め予測する事ができ、第２の可変遅延回路２０の遅延時間が、クロック抽出手段６での信号遅延時間と信号配線長による遅延時間との和に等しく設定できる。この場合に可変遅延回路１２の遅延可変幅は、第２の可変遅延回路２０とクロック抽出手段６および可変遅延回路１２の遅延時間の温度変動分を包含していればよい。
【００５０】
以上のように本実施の形態５では、データ遅延器１０が双安定な制御ループとなるような、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件においても、固定の遅延時間を第２の可変遅延回路２０に割り当てることにより、可変遅延回路１２の遅延可変幅が伝送路クロックの１周期以内となり、収束動作が安定となる。
【００５１】
また上記例では、第２の可変遅延回路２０が図８に示される構成として説明したが、制御信号によって位相の異なる信号を出力する他の構成の可変遅延回路でもよい。
更に上記例では、入力データが第２の可変遅延回路２０を介して可変遅延回路１２に入力されているとして説明したが、入力データが可変遅延回路１２に入力され、可変遅延回路１２の出力信号を第２の可変遅延回路２０に入力してもよく、上記例と同様の効果を得ることができる。
【００５２】
実施の形態６.
図９は本実施の形態６を示すクロック再生／識別装置の構成図である。図５と比較して、入力データが第２の可変遅延回路２０を介してクロック抽出手段６に入力されていることが異なる。第２の可変遅延回路２０の遅延時間は遅延制御端子２１に与える信号によって決まる。第２の可変遅延回路２０の具体的な動作は実施の形態５と同様である。
【００５３】
本実施の形態６では、クロック抽出手段６から出力される伝送路クロックの位相は、クロック抽出手段６での遅延時間と信号配線長による遅延時間に加えて、第２の可変遅延回路２０の遅延時間が加算される。従って入力データと伝送路クロックとの位相差が伝送路クロックの１周期となるように、第２の可変遅延回路２０の遅延時間が設定されれば、データ遅延器１０が収束するために必要な可変遅延回路１２の遅延可変幅は、第２の可変遅延回路２０とクロック抽出手段６および可変遅延回路１２の遅延時間の温度変動分を包含していればよい。
【００５４】
データ遅延器１０が双安定な制御ループとなるような、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件において、固定の遅延時間を第２の可変遅延回路２０に割り当てることにより、可変遅延回路１２の遅延可変幅が伝送路クロックの１周期以内に抑えられる事は実施の形態５と同様である。
以上のように本実施の形態では、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件においても、収束動作が安定となる。
【００５５】
また上記例では、第２の可変遅延回路２０が図８に示される構成として説明したが、制御信号によって位相の異なる信号を出力する他の構成の可変遅延回路でもよい。
更に上記例では、入力データが第２の可変遅延回路２０を介してクロック抽出手段６に入力されているとして説明したが、入力データがクロック抽出手段６に入力され、クロック抽出手段６の出力信号を第２の可変遅延回路２０に入力してもよく、上記例と同様の効果を得ることができる。
【００５６】
実施の形態７.
図１０は本実施の形態７を示すクロック再生／識別装置の構成図である。図５と比較して、VCO４の出力信号が第２の可変遅延回路２０を介して識別器９に入力されていることが異なる。第２の可変遅延回路２０の遅延時間は遅延制御端子２１に与える信号によって決まる。第２の可変遅延回路２０の具体的な動作は実施の形態５と同様である。
【００５７】
本実施の形態７では、位相同期手段１とデータ遅延器１０の動作が収束している場合には、周波数同調器８とVCO４の出力信号位相が一致している。また可変遅延回路１２と第２の可変遅延回路２０の出力信号位相が一致している。
即ちデータ遅延器１０が収束するために必要な可変遅延回路１２の遅延可変幅は、クロック抽出手段６での遅延時間と信号配線長による遅延時間に加えて、第２の可変遅延回路２０の遅延時間が加算される。従って入力データと第２の可変遅延回路２０の出力との位相差が伝送路クロックの１周期となるように、第２の可変遅延回路２０の遅延時間が設定されれば、データ遅延器１０が収束するために必要な可変遅延回路１２の遅延可変幅は、第２の可変遅延回路２０とクロック抽出手段６および可変遅延回路１２の遅延時間の温度変動分を包含していればよい。
【００５８】
データ遅延器１０が双安定な制御ループとなるような、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件において、固定の遅延時間を第２の可変遅延回路２０に割り当てることにより、可変遅延回路１２の遅延可変幅が伝送路クロックの１周期以内に抑えられる事は実施の形態５と同様である。
以上のように本実施の形態７では、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件においても、収束動作が安定となる。
【００５９】
また上記例では、第２の可変遅延回路２０が図８に示される構成として説明したが、制御信号によって位相の異なる信号を出力する他の構成の可変遅延回路でもよい。
更に上記例では、VCO４の出力信号が第２の可変遅延回路２０を介して識別器９に入力されているとして説明したが、VCO４の出力信号が識別器９に入力され、VCO４の出力信号が第２の可変遅延回路２０を介して位相比較回路２に入力してもよく、上記例と同様の効果を得ることができる。
【００６０】
実施の形態８.
図６に示す実施の形態４において、位相同期手段１とクロック遅延器１１の動作が収束している場合には、周波数同調器８とVCO４との出力信号位相が一致している。また入力データと可変遅延回路１２との出力信号位相が一致している。即ち可変遅延回路１２の遅延時間とクロック抽出手段６での信号遅延時間との和が伝送路クロックの１周期となるように制御されている。
可変遅延回路１２の遅延可変幅が伝送路クロックの１周期以上になると、互いに伝送路クロックの１周期分の位相差を有する２点がクロック遅延器１１の収束位相点として存在する場合がある。この場合クロック遅延器１１は双安定な制御ループとなり、収束動作が不安定となる問題があることは、図５に示す実施の形態３と同様である。
【００６１】
図１１は本実施の形態８を示すクロック再生／識別装置の構成図である。図６と比較して、入力データが第２の可変遅延回路２０を介して位相比較回路１３に入力されていることが異なる。第２の可変遅延回路２０の遅延時間は遅延制御端子２１に与える信号によって決まる。第２の可変遅延回路２０の具体的な動作は実施の形態５と同様である。
【００６２】
遅延制御端子２１に与える信号は、クロック遅延器１１が収束するために必要な可変遅延回路１２の遅延可変幅が、伝送路クロックの１周期以下となるように与える。即ち第２の可変遅延回路２０の遅延時間が、クロック抽出手段６での信号遅延時間と信号配線長による遅延時間の加算分に等しく設定されれば、可変遅延回路１２の遅延可変幅は第２の可変遅延回路２０とクロック抽出手段６および可変遅延回路１２の遅延時間の温度変動分を包含していればよい。
【００６３】
以上のように本実施の形態８では、クロック遅延器１１が双安定な制御ループとなるような、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件においても、固定の遅延時間を第２の可変遅延回路２０に割り当てることにより、可変遅延回路１２の遅延可変幅が伝送路クロックの１周期以内となり、収束動作が安定となる。
【００６４】
また上記例では、第２の可変遅延回路２０が図８に示される構成として説明したが、制御信号によって位相の異なる信号を出力する他の構成の可変遅延回路でもよい。
【００６５】
実施の形態９.
図１２は本実施の形態９を示すクロック再生／識別装置の構成図である。図６と比較して、入力データが第２の可変遅延回路２０を介してクロック抽出手段６に入力されていることが異なる。第２の可変遅延回路２０の遅延時間は遅延制御端子２１に与える信号によって決まる。第２の可変遅延回路２０の具体的な動作は実施の形態５と同様である。
【００６６】
本実施の形態９では、クロック抽出手段６から出力される伝送路クロックの位相は、クロック抽出手段６での遅延時間と信号配線長による遅延時間に加えて、第２の可変遅延回路２０の遅延時間が加算される。従って入力データと伝送路クロックとの位相差が伝送路クロックの１周期となるように、第２の可変遅延回路２０の遅延時間が設定されれば、クロック遅延器１１が収束するために必要な可変遅延回路１２の遅延可変幅は、第２の可変遅延回路２０とクロック抽出手段６および可変遅延回路１２の遅延時間の温度変動分を包含していればよい。
【００６７】
クロック遅延器１１が双安定な制御ループとなるような、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件において、固定の遅延時間を第２の可変遅延回路２０に割り当てることにより、可変遅延回路１２の遅延可変幅が伝送路クロックの１周期以内に抑えられる事は実施の形態５と同様である。
以上のように本実施の形態では、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件においても、収束動作が安定となる。
【００６８】
また上記例では、第２の可変遅延回路２０が図８に示される構成として説明したが、制御信号によって位相の異なる信号を出力する他の構成の可変遅延回路でもよい。
更に上記例では、入力データが第２の可変遅延回路２０を介してクロック抽出手段６に入力されているとして説明したが、入力データがクロック抽出手段６に入力され、クロック抽出手段６の出力信号を第２の可変遅延回路２０に入力してもよく、上記例と同様の効果を得ることができる。
【００６９】
実施の形態１０.
図１３は本実施の形態１０を示すクロック再生／識別装置の構成図である。図６と比較して、VCO４の出力信号が第２の可変遅延回路２０を介して可変遅延回路１２に入力されていることが異なる。第２の可変遅延回路２０の遅延時間は遅延制御端子２１に与える信号によって決まる。第２の可変遅延回路２０の具体的な動作は実施の形態５と同様である。
【００７０】
本実施の形態１０では、位相同期手段１とクロック遅延器１１の動作が収束している場合には、周波数同調器８とVCO４の出力信号位相が一致している。また入力データと可変遅延回路１２の出力信号位相が一致している。
即ちクロック遅延器１１が収束するために必要な可変遅延回路１２の遅延可変幅は、クロック抽出手段６での遅延時間と信号配線長による遅延時間に加えて、第２の可変遅延回路２０の遅延時間が加算される。従って入力データと第２の可変遅延回路２０の出力との位相差が伝送路クロックの１周期となるように、第２の可変遅延回路２０の遅延時間が設定されれば、クロック遅延器１１が収束するために必要な可変遅延回路１２の遅延可変幅は、第２の可変遅延回路２０とクロック抽出手段６および可変遅延回路１２の遅延時間の温度変動分を包含していればよい。
【００７１】
クロック遅延器１１が双安定な制御ループとなるような、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件において、固定の遅延時間を第２の可変遅延回路２０に割り当てることにより、可変遅延回路１２の遅延可変幅が伝送路クロックの１周期以内に抑えられる事は実施の形態５と同様である。
以上のように本実施の形態では、伝送路クロックの１周期以上の遅延可変幅が可変遅延回路１２に必要な遅延条件においても、収束動作が安定となる。
【００７２】
また上記例では、第２の可変遅延回路２０が図８に示される構成として説明したが、制御信号によって位相の異なる信号を出力する他の構成の可変遅延回路でもよい。
更に上記実施の形態では、VCO４の出力信号が第２の可変遅延回路２０を介して可変遅延回路１２に入力されているとして説明したが、VCO４の出力信号が可変遅延回路１２に入力され、VCO４の出力信号が第２の可変遅延回路２０を介して位相比較回路２に入力してもよく、上記例と同様の効果を得ることができる。更に上記例では、VCO４の出力信号が第２の可変遅延回路２０を介して可変遅延回路１２に入力されているとして説明したが、VCO４の出力信号が可変遅延回路１２に入力され、可変遅延回路１２の出力信号が第２の可変遅延回路２０を介して位相比較回路１３および識別器９に入力してもよく、上記例と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】  実施の形態１によるクロック再生／識別装置の構成図である。
【図２】  クロック抽出手段の構成図である。
【図３】  クロック抽出手段のタイミングチャ−トである。
【図４】  実施の形態２によるクロック再生／識別装置の構成図である。
【図５】  実施の形態３によるクロック再生／識別装置の構成図である。
【図６】  実施の形態４によるクロック再生／識別装置の構成図である。
【図７】  実施の形態５を示すクロック再生／識別装置の構成図である。
【図８】  第２の可変遅延回路２０の具体的な一例を示す構成図である。
【図９】  実施の形態６を示すクロック再生／識別装置の構成図である。
【図１０】  実施の形態７を示すクロック再生／識別装置の構成図である。
【図１１】  実施の形態８を示すクロック再生／識別装置の構成図である。
【図１２】  実施の形態９を示すクロック再生／識別装置の構成図である。
【図１３】  実施の形態１０を示すクロック再生／識別装置の構成図である。
【図１４】  従来のクロック再生／識別装置の構成図である。
【図１５】  位相比較回路の特性を示す図である。
【図１６】  電圧制御発振回路の制御電圧対発振周波数特性を示す図である。
【図１７】  識別クロックの位相を示すタイミングチャ−トである。
【図１８】  入力データに歪みがある場合の位相同期手段のタイミングチャ−トである。
【符号の説明】
１  位相同期手段
２  位相比較回路
３  積分回路
４  電圧制御発振回路
５  識別手段
６  クロック抽出手段
７  変化点検出回路
８  周波数同調器
９  識別器
１０  デ−タ遅延器
１１  クロック遅延器
１２  可変遅延回路
１３  位相比較回路
２０  第２の可変遅延回路
２１  遅延制御端子
【図１】
0003931477.tif 000002
【図２】
0003931477.tif 000003
【図３】
0003931477.tif 000004
【図４】
0003931477.tif 000005
【図５】
0003931477.tif 000006
【図６】
0003931477.tif 000007
【図７】
0003931477.tif 000008
【図８】
0003931477.tif 000009
【図９】
0003931477.tif 000010
【図１０】
0003931477.tif 000011
【図１１】
0003931477.tif 000012
【図１２】
0003931477.tif 000013
【図１３】
0003931477.tif 000014
【図１４】
0003931477.tif 000015
【図１５】
0003931477.tif 000016
【図１６】
0003931477.tif 000017
【図１７】
0003931477.tif 000018
【図１８】
0003931477.tif 000019