(57)【特許請求の範囲】
【請求項１】
セラミックからなり、コア主面とコア裏面とを有するセラミックコア基板であって、上記コア主面とコア裏面との間を貫通する貫通孔を有するセラミックコア基板と、
上記貫通孔内に、複数のＩＣ端子が形成された接続面を上記コア裏面側に向けて収容されたＩＣチップと、
上記貫通孔とＩＣチップとの隙間を埋める充填材と、
上記コア裏面上に形成された樹脂絶縁層と、
上記樹脂絶縁層の表面に形成され、上記ＩＣチップのＩＣ端子と導通し、外部に露出する複数の端子と、
を備える配線基板。
【請求項２】
請求項１に記載の配線基板であって、
前記樹脂絶縁層上には、チップコンデンサが搭載され、
前記端子には、上記チップコンデンサのコンデンサ端子が接続されている
配線基板。
【請求項３】
セラミックからなり、コア主面とコア裏面とを有するセラミックコア基板であって、上記コア主面またはコア裏面に開口する凹所を有するセラミックコア基板と、
上記凹所内に、複数のＩＣ端子が形成された接続面を上記コア裏面側に向けて収容されたＩＣチップと、
上記凹所とＩＣチップとの隙間を埋める充填材と、
上記コア裏面上に形成された樹脂絶縁層と、
上記樹脂絶縁層の表面に形成され、上記ＩＣチップのＩＣ端子と導通し、外部に露出する複数の端子と、を備え、
上記樹脂絶縁層上には、チップコンデンサが搭載され、
上記端子には、上記チップコンデンサのコンデンサ端子が接続されている
配線基板。
【請求項４】
請求項１〜請求項３のいずれか一項に記載の配線基板であって、
前記セラミックコア基板は、低温焼成セラミックからなり、
前記セラミックコア基板の前記コア主面、前記コア裏面またはコア内部に形成された導体は、Ａｕ、ＡｇまたはＣｕを主成分とする
配線基板。
【請求項５】
請求項１〜請求項４のいずれか一項に記載の配線基板であって、
前記ＩＣチップの前記接合面と反対の面に、放熱板が接合されている
配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップを有する配線基板に関し、特に、基板内部にＩＣチップが収容された配線基板に関する。
【０００２】
【従来の技術】
従来より、基板内部にＩＣチップが収容された配線基板が知られている。例えば、図８に概略を示す配線基板９０１を挙げられる。
この配線基板９０１は、基板主面９０２と、マザーボード等の他の基板に接続される基板裏面９０３とを有する略板形状である。このうち基板裏面９０３側には、他の基板の端子と接続される接続パッド（端子）９０５が多数形成されている。
【０００３】
基板内部を見ると、この配線基板９０１は、樹脂製のコア基板９１１を備え、そのコア裏面９１３上には、樹脂絶縁層９２１とソルダーレジスト層９２２が積層されている。このうち、コア基板９１１には、その略中央に大きな貫通孔９１１Ｈが形成され、その内部には、多数のＩＣ端子９５５が形成された接続面９５３を基板裏面９０３側に向けてフリップチップ型のＩＣチップ９５１が収容されている。ＩＣチップ９５１と貫通孔９１１Ｈとの隙間は、樹脂からなる充填材９３１により埋められている。また、コア基板９１１と樹脂絶縁層９２１との層間、及び、樹脂絶縁層９２１とソルダーレジスト層９２２の層間には、所定パターンの導体層（図示しない）がそれぞれ形成されている。また、樹脂絶縁層９２１には、それらの導体層同士を接続するビア導体（図示しない）が多数形成されている。
このような配線基板９０１は、ＩＣチップ９５１を基板内部に収容しているので、ＩＣチップ９５１のＩＣ端子９５５と配線基板９０１の端子９０５とを結ぶ経路を短くし、これらを低抵抗、低インダクタンスで接続することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような配線基板９０１は、基板主面９０２など外部にＩＣチップ９５１を搭載する配線基板に比べ、熱により反りなどの変形を生じやすく、ＩＣチップ９５１にクラックが入りやすい。また、この傾向は、ＩＣチップ９５１が大きく、これを収容する貫通孔９１１Ｈが大きくなるほど顕著に現れる。このような問題が生じるのは、ＩＣチップ９５１の熱膨張率（例えば、熱膨張率４）と、樹脂製のコア基板９１１の熱膨張率（例えば、熱膨張率２０）との差が大きいためであると考えられる。
【０００５】
本発明は、かかる現状に鑑みてなされたものであって、基板内部にＩＣチップが収容された配線基板において、熱により変形が生じにくい配線基板を提供することを目的とする。
【０００６】
【課題を解決するための手段、作用及び効果】
なお、配線基板としては、セラミックからなるセラミックコア基板と、上記セラミックコア基板内に、充填材を介して隙間なく収容されたＩＣチップと、上記セラミックコア基板の少なくとも片側に形成された樹脂絶縁層と、を備える配線基板が挙げられる。
【０００７】
前述したように、コア基板が樹脂製であると、コア基板とＩＣチップとの熱膨張率の差が大きくなるため、熱応力により配線基板に反り等の変形が生じやすい。特に、この変形が大きくなると、ＩＣチップにクラックが入ることがあるなど、信頼性に劣る。
これに対し、この配線基板では、コア基板をセラミック製としているので、セラミックコア基板とＩＣチップとの熱膨張率の差を小さくすることができ、配線基板に熱による反り等の変形が生じにくくなる。また、ＩＣチップにクラックが入るのも防止することができる。
【０００８】
課題を解決するための解決手段は、セラミックからなり、コア主面とコア裏面とを有するセラミックコア基板であって、上記コア主面とコア裏面との間を貫通する貫通孔を有するセラミックコア基板と、上記貫通孔内に、複数のＩＣ端子が形成された接続面を上記コア裏面側に向けて収容されたＩＣチップと、上記貫通孔とＩＣチップとの隙間を埋める充填材と、上記コア裏面上に形成された樹脂絶縁層と、上記樹脂絶縁層の表面に形成され、上記ＩＣチップのＩＣ端子と導通し、外部に露出する複数の端子と、を備える配線基板である。
【０００９】
コア基板が樹脂製であると、コア基板とＩＣチップとの熱膨張率の差が大きくなるため、熱応力により配線基板に反り等の変形が生じやすい。特に、コア基板にＩＣチップを収容する大きな貫通孔があると、この変形が大きくなり、ＩＣチップにクラックが入ることがあるなど、信頼性に劣る。
これに対し、本発明では、コア基板をセラミック製としているので、セラミックコア基板とＩＣチップとの熱膨張率の差を小さくすることができ、セラミックコア基板に大きな貫通孔があるにも拘わらず、配線基板に熱による反り等の変形が生じにくくなる。また、ＩＣチップにクラックが入るのも防止することができる。
【００１０】
さらに、上記のいずれかに記載の配線基板であって、前記樹脂絶縁層上には、チップコンデンサが搭載され、前記端子には、上記チップコンデンサのコンデンサ端子が接続されている配線基板とすると良い。
【００１１】
本発明によれば、チップコンデンサが、セラミックコア基板上に積層された樹脂絶縁層上に搭載され、そのコンデンサ端子が、この樹脂絶縁層の表面に配置された端子に接続されている。一方、ＩＣチップは、セラミックコア基板内に収容されているので、ＩＣチップのＩＣ端子と樹脂絶縁層の表面の端子は、短い距離で接続されている。このため、ＩＣチップとチップコンデンサを短い距離で接続することができる。従って、ＩＣチップの内部高速動作に追従するための高速安定給電が可能となり、付加変動による電源系の高周波ノイズを十分に除去することができるようになる。
なお、チップコンデンサは、ＩＣチップが収容された貫通孔や凹部の直下、即ち、これらの投影領域内に搭載され、コンデンサ端子がこの投影領域内に配置された端子と接続されるのが好ましい。貫通孔や凹部の投影領域内に配置された端子とＩＣチップの端子は、特に短い距離で結ばれているため、ＩＣチップとチップコンデンサを特に短い距離で接続することができるからである。その結果、ＩＣチップの内部高速動作に追従するための高速安定給電がさらに良好となり、付加変動による電源系の高周波ノイズをさらに除去することができるようになる。
【００１２】
また、他の解決手段は、セラミックからなり、コア主面とコア裏面とを有するセラミックコア基板であって、上記コア主面またはコア裏面に開口する凹所を有するセラミックコア基板と、上記凹所内に、複数のＩＣ端子が形成された接続面を上記コア裏面側に向けて収容されたＩＣチップと、上記凹所とＩＣチップとの隙間を埋める充填材と、上記コア裏面上に形成された樹脂絶縁層と、上記樹脂絶縁層の表面に形成され、上記ＩＣチップのＩＣ端子と導通し、外部に露出する複数の端子と、を備え、上記樹脂絶縁層上には、チップコンデンサが搭載され、上記端子には、上記チップコンデンサのコンデンサ端子が接続されている配線基板である。
【００１３】
コア基板が樹脂製であると、コア基板とＩＣチップとの熱膨張率の差が大きくなるため、熱応力により配線基板に反り等の変形が生じやすい。特に、コア基板にＩＣチップを収容する大きな凹部があると、この変形が大きくなり、ＩＣチップにクラックが入ることがあるなど、信頼性に劣る。
これに対し、本発明では、コア基板をセラミック製としているので、セラミックコア基板とＩＣチップとの熱膨張率の差を小さくすることができ、セラミックコア基板に大きな凹部があるにも拘わらず、配線基板に熱による反り等の変形が生じにくくなる。また、ＩＣチップにクラックが入るのも防止することができる。
さらに本発明によれば、チップコンデンサが、セラミックコア基板上に積層された樹脂絶縁層上に搭載され、そのコンデンサ端子が、この樹脂絶縁層の表面に配置された端子に接続されている。一方、ＩＣチップは、セラミックコア基板内に収容されているので、ＩＣチップのＩＣ端子と樹脂絶縁層の表面の端子は、短い距離で接続されている。このため、ＩＣチップとチップコンデンサを短い距離で接続することができる。従って、ＩＣチップの内部高速動作に追従するための高速安定給電が可能となり、付加変動による電源系の高周波ノイズを十分に除去することができるようになる。
なお、チップコンデンサは、ＩＣチップが収容された貫通孔や凹部の直下、即ち、これらの投影領域内に搭載され、コンデンサ端子がこの投影領域内に配置された端子と接続されるのが好ましい。貫通孔や凹部の投影領域内に配置された端子とＩＣチップの端子は、特に短い距離で結ばれているため、ＩＣチップとチップコンデンサを特に短い距離で接続することができるからである。その結果、ＩＣチップの内部高速動作に追従するための高速安定給電がさらに良好となり、付加変動による電源系の高周波ノイズをさらに除去することができるようになる。
【００１４】
さらに、上記のいずれかに記載の配線基板であって、前記セラミックコア基板は、低温焼成セラミックからなり、前記セラミックコア基板の前記コア主面、前記コア裏面またはコア内部に形成された導体は、Ａｕ、ＡｇまたはＣｕを主成分とする配線基板とすると良い。
【００１５】
例えば、アルミナからなるセラミックコア基板に導体を形成する場合には、その焼成温度との関係から、一般にＭｏやＷが用いられる。しかし、これらの金属は、抵抗が高くなる、誘電率が高いことにより伝送損失が大きくなる、などの問題がある。
これに対し、本発明のように、セラミックコア基板を低温焼成セラミック、より具体的には、１１００℃以下で焼成するセラミックからなるものとすれば、コア基板に形成する導体（例えば、配線層、スルーホール導体、ビア導体など）を、Ａｕか、Ａｇか、Ｃｕを主成分としたものにできる。このため、コア基板をセラミック製としながらも、樹脂製のコア基板の場合と同程度に導電性等を向上させることができる。
【００１６】
さらに、上記のいずれかに記載の配線基板であって、前記ＩＣチップの前記接合面と反対の面に、放熱板が接合されている配線基板とすると良い。
本発明の配線基板では、ＩＣチップに放熱板が接合されているため、ＩＣチップを効率よく冷却することができる。
【００１７】
【発明の実施の形態】
（実施形態１）
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態１の配線基板１０１の簡略化した断面図を図１に示す。この配線基板１０１は、約３０ｍｍ×約３０ｍｍ×約０．９ｍｍの略矩形の略板形状であり、基板主面１０２と、マザーボードに接続される基板裏面１０３とを有する。このうち基板裏面１０３側には、マザーボードの端子と接続される接続パッド（端子）１０５が多数形成され、その上には、ハンダバンプ１０７が溶着している。
【００１８】
基板内部を見ると、この配線基板１０１は、その基板主面１０２側に、セラミックからなる多層のセラミックコア基板１１１を備える。具体的には、このセラミックは、１１００℃以下で焼成する低温焼成セラミックであり、さらに詳細に言うと、焼成後のセラミックは、アルミナ（結晶）とホウケイ酸ガラスからなる。そして、セラミックコア基板１１１のコア裏面１１３上には、エポキシ樹脂を主成分とする樹脂絶縁層１２１が積層され、さらにその上には、エポキシ樹脂を主成分とするソルダーレジスト層１２２が積層されている。一方、セラミックコア基板１１１のコア主面１１２は、基板主面１０２をなしている。
【００１９】
このうちセラミックコア基板１１１には、その略中央に、コア主面１１２とコア裏面１１３の間を貫通し、１０ｍｍ×１０ｍｍの平面視略矩形状の大きな貫通孔１１１Ｈが形成されている。そして、この貫通孔１１１Ｈ内には、ＩＣチップ１５１が収容されている。具体的には、このＩＣチップ１５１は、フリップチップ型のＩＣチップであり、片面（接続面１５３）に多数のＩＣ端子１５５が略格子状に配置されている。そして、この接続面１５３をコア裏面１１３側に向けて貫通孔１１１Ｈ内に収容されている。ＩＣチップ１５１と貫通孔１１１Ｈとの隙間は、エポキシ樹脂を主成分とする充填材１１５によって埋められ、セラミックコア基板１１１とＩＣチップ１５１が互いに固着され、一体化されている。
また、セラミックコア基板１１１のコア裏面１１３には、配線やパッドを有し、ＩＣ端子１５５と接続する第１導体層１１７が形成されている。この第１導体層１１７は、セラミックコア基板１１１が低温焼成セラミックからなることを利用し、Ｃｕを主成分としている。このため、セラミックに導体を形成するときに一般に用いられるＭｏやＷなどに比べ、導電性が高いなどの利点がある。
【００２０】
樹脂絶縁層１２１には、所定の位置に多数のビア孔１２１Ｈが形成され、各ビア孔１２１Ｈには、上記第１導体層１１７と接続するビア導体１３１が形成されている。また、樹脂絶縁層１２１の表面、即ち、樹脂絶縁層１２１とソルダーレジスト層１２２の層間には、配線やパッドを有し、上記ビア導体１３１と接続する第２導体層１３３が形成されている。
ソルダーレジスト層１２２には、所定の位置に多数の開口１２２Ｈが形成され、各開口１２２Ｈ内には、第２導体層１３３の接続パッドが上記の端子１０５として露出している。そして、この上には、開口１２２Ｈ内から基板裏面１０３を越えて突出するハンダバンプ１０７が溶着している。
【００２１】
このような配線基板１０１は、ＩＣチップ１５１のＩＣ端子１５５と配線基板１０１の端子１０５がそれぞれ導通しているので、マザーボードからＩＣチップ１５１へ電源電位や接地電位を供給することができる。また、両者の間で信号を伝送することができる。さらに、配線基板１０１内にＩＣチップ１５１が収容されているため、ＩＣチップ１５１とマザーボードとの距離が短くなり、これらを低抵抗、低インダクタンスで接続できる。
【００２２】
以上で説明したように、この配線基板１０１は、コア基板がセラミックコア基板１１１であるので、セラミックコア基板１１１（熱膨張率５．３）とＩＣチップ１５１（熱膨張率４）の熱膨張率の差を小さくすることができ、セラミックコア基板１１１にＩＣチップ収容用の大きな貫通孔１１１Ｈが形成されているにも拘わらず、配線基板１０１に熱による反り等の変形が生じにくい。また、内蔵されたＩＣチップ１５１にクラックが入るのが防止される。
またさらに、本実施形態１では、セラミックコア基板１１１が低温焼成セラミックからなるので、これを利用し、セラミックコア基板１１１に形成する導体（第１導体層１１７）の主成分をＣｕとしてある。このため、コア基板１１１をセラミック製としながらも、樹脂製のコア基板の場合と同程度に導電性などを向上させることができる。
【００２３】
次いで、上記配線基板１０１の製造方法について説明する。
まず、セラミックコア基板１１１を形成する。即ち、セラミックコア基板１１１に対応する複数のセラミックグリーンシートを用意する。このシートは、ホウケイ酸ガラスとフィラーを有するものである。そして、各セラミックグリーンシートに対して、貫通孔１１１Ｈに対応する孔をパンチングにより穿孔する。その後、各セラミックグリーシートを位置合わせをして積層する。その後、この積層体にＣｕペーストを塗布し、積層体の裏面に未焼成の第１導体層１１７を印刷形成する。次に、この積層体を１１００℃以下で低温焼成して、セラミックコア基板１１１とする。
【００２４】
次に、セラミックコア基板１１１の貫通孔１１１Ｈ内に、ＩＣチップ１５１を位置合わせをして配置する。そして、ＩＣチップ１５１と貫通孔１１１Ｈとの隙間にエポキシ樹脂を主成分とする絶縁性の樹脂ペーストを充填して、硬化させる。これにより、セラミックコア基板１１１とＩＣチップ１５１が充填材１１５を介して互いに固着され一体化する。
次に、コア裏面１１３上に、公知の手法により、ビア孔１２１Ｈを有する樹脂絶縁層１２１を形成する。そして、公知のセミアディティブティブ法により、ビア孔１２１Ｈ内にビア導体１３１を形成すると共に、樹脂絶縁層１２１の表面に所定パターンの第２導体層１３３を形成する。
次に、樹脂絶縁層１２１上に、公知の手法により、開口１２２Ｈを有するソルダーレジスト層１２２を形成する。そして、各開口１２２Ｈ内にハンダペーストを印刷し、その後、加熱溶解して、ハンダバンプ１０７を形成する。
以上のようにすれば、上記の配線基板１０１が完成する。
【００２５】
（実施形態２）
次いで、第２の実施の形態について説明する。なお、上記実施形態１と同様な部分の説明は、省略または簡略化する。
本実施形態２の配線基板２０１の簡略化した断面図を図２に示す。この配線基板２０１は、上記実施形態１と同様に、その基板本体は、基板主面２０２と基板裏面２０３とを有する略矩形の略板形状である。このうち基板裏面２０３側には、多数の接続パッド（第１端子２０５及び第２端子２０６）が形成されている。第１端子２０５は、基板裏面２０３の中央部に配置され、ハンダ２０７を介してチップコンデンサ２６１のコンデンサ端子２６３に接続されている。一方、第２端子２０６は、基板裏面２０３の周縁部に配置され、ハンダ２０８を介してマザーボードのソケットに挿入されるピン２０９に接続されている。
【００２６】
基板内部を見ると、この配線基板２０１は、上記実施形態１と同様に、低温焼成セラミックからなるセラミックコア基板２１１を備え、そのコア裏面２１３側に樹脂絶縁層２２１とソルダーレジスト層２２２が積層されている。
このうちセラミックコア基板２１１は、大きな貫通孔２１１Ｈを有し、ＩＣ端子２５５が形成された接続面２５３をコア裏面２１３側に向けてＩＣチップ２５１が収容され、その隙間が充填材２１５によって埋められている。また、コア裏面２１３には、Ｃｕを主成分とする第１導体層２１７が形成されている。
【００２７】
樹脂絶縁層２２１には、多数のビア孔２２１Ｈにビア導体（フィルドビア）２３１が形成されている。また、樹脂絶縁層２２１の表面には、第２導体層２３３が形成されている。
ソルダーレジスト層２２２には、その中央部に多数の第１開口２２２Ｈ１が形成され、また、その周縁部に多数の第２開口２２２Ｈ２が形成されている。各第１開口２２２Ｈ１内には、第２導体層２３３の一部の接続パッドが上記の第１端子２０５として露出している。また、各第２開口２２２Ｈ２内には、第２導体層２３３の一部の接続パッドが上記の第２端子２０６として露出している。そして、第１端子２０５上には、ハンダ２０７を介してチップコンデンサ２６１のコンデンサ端子２６３が接続され、また、第２端子２０６上には、ハンダ２０８を介してピン２０９が固着されている。
【００２８】
このような配線基板２０１は、基板内部にＩＣチップ２５１が収容されているため、ＩＣチップ２５１とマザーボードとの距離が短くなり、これらを低抵抗、低インダクタンスで接続できる。
さらに、ＩＣ端子２５５と配線基板２０１の第１端子２０５も短い距離で導通しているので、ＩＣチップ２５１とチップコンデンサ２６１が短い距離で接続される。このため、ＩＣチップ２５１の内部高速動作に追従するための高速安定給電が可能で、付加変動による電源系の高周波ノイズを十分に除去することができる。特に、第１端子２０５は、貫通孔２１１Ｈの直下、即ち、貫通孔２１１Ｈの投影領域内に配置されているので、ＩＣ端子２５５と第１端子２０５との経路が特に短く、これにより上記の効果が顕著になる。
【００２９】
以上で説明したように、この配線基板２０１は、コア基板がセラミックコア基板２１１であるので、セラミックコア基板２１１（熱膨張率５．３）とＩＣチップ２５１（熱膨張率４）の熱膨張率の差を小さくすることができ、セラミックコア基板２１１にＩＣチップ収容用の大きな貫通孔２１１Ｈが形成されているにも拘わらず、配線基板２０１に熱による反り等の変形が生じにくい。また、内蔵されたＩＣチップ２５１にクラックが入るのが防止される。
その他、上記実施形態１と同様な部分は、同様な効果を奏する。
【００３０】
次いで、上記配線基板２０１の製造方法について説明する。
上記実施形態１と同様にして、セラミックコア基板２１１を形成し、その貫通孔２１１Ｈ内にＩＣチップ２５１を配置し、さらに、充填材２１５により固着する。
次に、上記実施形態１と同様にして、コア裏面２１３上にビア孔２２１Ｈを有する樹脂絶縁層２２１を形成し、さらに、ビア孔２２１Ｈ内にビア導体２３１を形成すると共に、樹脂絶縁層２２１の表面に所定パターンの第２導体層２３３を形成する。
【００３１】
さらに、上記実施形態１と同様にして、樹脂絶縁層２２１上に第１，第２開口２２２Ｈ１，２２２Ｈ２を有するソルダーレジスト層２２２を形成する。次に、第１開口２２２Ｈ１内にハンダペーストを印刷し、チップコンデンサ２６１を位置合わせをして載置した後、ハンダ２０７を加熱溶解して、チップコンデンサ２６１を基板裏面２０３に搭載する。また、第２開口２２２Ｈ２内にハンダペーストを印刷し、ピン２０９を位置合わせをして載置した後、ハンダ２０８を加熱溶解して、ピン２０９を固着させる。
以上のようにすれば、上記の配線基板２０１が完成する。
【００３２】
（実施形態３）
次いで、第３の実施の形態について説明する。なお、上記各実施形態１，２のいずれかと同様な部分の説明は、省略または簡略化する。
本実施形態３の配線基板３０１の簡略化した断面図を図３に示す。この配線基板３０１は、上記実施形態１等と同様に、その基板本体は、基板主面３０２と基板裏面３０３とを有する略矩形の略板形状である。基板主面３０２には、多数の接続パッド（主面側端子）３０４が形成されている。この主面側端子３０４は、基板主面３０２の周縁部に配置され、その上には、ハンダ３１０を介してチップコンデンサ３７１のコンデンサ端子３７３が接続されている。一方、基板裏面３０３側には、上記実施形態２と同様に、裏面側第１端子３０５が多数配置され、ハンダ３０７を介してチップコンデンサ３６１のコンデンサ端子３６３が接続されている。また、裏面側第２端子３０６が多数配置され、ハンダ３０８を介してピン３０９が固着されている。
【００３３】
基板内部を見ると、この配線基板３０１は、上記実施形態１等と同様に、低温焼成セラミックからなるセラミックコア基板３１１を備え、そのコア裏面３１３側に樹脂絶縁層３２１とソルダーレジスト層３２２が積層されている。
このうちセラミックコア基板３１１は、大きな貫通孔３１１Ｈを有し、ＩＣ端子３５５が形成された接続面３５３をコア裏面３１３側に向けてＩＣチップ３５１が収容され、その隙間が充填材３１５によって埋められている。
また、コア主面３１２及びコア裏面３１３には、配線やパッドを有する主面側導体層３１６と裏面側第１導体層３１７がそれぞれ形成されている。また、セラミックコア基板３１１には、所定の位置に多数のスルーホール３１１Ｔが形成され、その内部には、主面側導体層３１６及び裏面側第１導体層３１７と接続するスルーホール導体３１８が形成されている。これらの導体層３１６，３１７及びスルーホール導体３１８は、いずれもＣｕを主成分としている。
【００３４】
主面側導体層３１６の接続パッド（主面側端子）３０４上には、ハンダ３１０を介してチップコンデンサ３７１のコンデンサ端子３７３が接続されている。
一方、樹脂絶縁層３２１には、多数のビア孔３２１Ｈにビア導体３３１が形成されている。また、樹脂絶縁層３２１の表面には、第２導体層３３３が形成されている。
ソルダーレジスト層３２２には、上記実施形態２と同様に、第１開口３２２Ｈ１と第２開口３２２Ｈ２が形成され、各第１開口３２２Ｈ１内には、裏面側第１端子３０５が露出し、また、各第２開口３２２Ｈ２内には、裏面側第２端子３０６が露出している。そして、裏面側第１端子３０５上には、ハンダ３０７を介してチップコンデンサ３６１のコンデンサ端子３６３が接続され、また、裏面側第２端子３０６上には、ハンダ３０８を介してピン３０９が固着されている。
【００３５】
このような配線基板３０１は、基板内部にＩＣチップ３５１が収容されているため、ＩＣチップ３５１とマザーボードとの距離が短くなり、これらを低抵抗、低インダクタンスで接続できる。また、ＩＣチップ３５１とチップコンデンサ３６１が特に短い距離で接続されているため、ＩＣチップ３５１の内部高速動作に追従するための高速安定給電が可能で、付加変動による電源系の高周波ノイズを十分に除去することができる。
さらに、基板裏面３０３側だけでなく、基板主面３０２側にもチップコンデンサ３７１を搭載しているので、安定給電が可能であると共に、配線基板３０１を小型化することができる。
【００３６】
以上で説明したように、この配線基板３０１は、コア基板がセラミックコア基板３１１であるので、セラミックコア基板３１１（熱膨張率５．３）とＩＣチップ３５１（熱膨張率４）の熱膨張率の差を小さくすることができ、セラミックコア基板３１１にＩＣチップ収容用の大きな貫通孔３１１Ｈが形成されているにも拘わらず、配線基板３０１に熱による反り等の変形が生じにくい。また、内蔵されたＩＣチップ３５１にクラックが入るのが防止される。
その他、上記各実施形態１，２のいずれかと同様な部分は、同様な効果を奏する。
【００３７】
次いで、上記配線基板３０１の製造方法について説明する。
まず、セラミックコア基板３１１を形成する。即ち、セラミックコア基板３１１に対応する複数のセラミックグリーンシートを用意し、各セラミックグリーンシートに対して、貫通孔３１１Ｈに対応する孔とスルーホール３１１Ｔに対応する孔をパンチングにより穿孔する。そして、各セラミックグリーシートを位置合わせをして積層する。その後、この積層体にＣｕペーストを塗布し、スルーホール３１１Ｔ内に未焼成のスルーホール導体３１８を充填形成すると共に、積層体の主面及び裏面に、未焼成の主面側導体層３１６と裏面側第１導体層３１７を印刷形成する。その後、この積層体を低温焼成してセラミックコア基板３１１とする。次に、セラミックコア基板３１１の貫通孔３１１Ｈ内にＩＣチップ３５１を配置し、さらに、充填材３１５により固着する。
【００３８】
次に、上記実施形態１等と同様にして、コア裏面３１３上にビア孔３２１Ｈを有する樹脂絶縁層３２１を形成し、さらに、ビア孔３２１Ｈ内にビア導体３３１を形成すると共に、樹脂絶縁層３２１の表面に所定パターンの裏面側第２導体層３３３を形成する。
また、上記実施形態１等と同様にして、樹脂絶縁層３２１上に第１，第２開口３２２Ｈ１，３２２Ｈ２を有するソルダーレジスト層３２２を形成する。その後、上記実施形態２と同様にして、チップコンデンサ３６１を基板裏面３０３に搭載し、また、ピン３０９を固着させる。さらに、主面側端子３０４にハンダペーストを印刷し、チップコンデンサ３７１を位置合わせをして載置した後、ハンダ３１０を加熱溶解して、チップコンデンサ３７１を基板主面３０２に搭載する。
以上のようにすれば、上記の配線基板３０１が完成する。
【００３９】
（実施形態４）
次いで、第４の実施の形態について説明する。なお、上記各実施形態１〜３のいずれかと同様な部分の説明は、省略または簡略化する。
本実施形態４の配線基板４０１の簡略化した断面図を図４に示す。この配線基板４０１は、その基板本体は厚さ約０．９ｍｍの略矩形の略板形状であり、基板主面４０２と基板裏面４０３とを有する。基板主面４０２側には、多数の接続パッド（主面側端子）４０４が形成されている。この主面側端子４０４は、基板主面４０２の周縁部に配置され、その上には、ハンダ４１０を介してチップコンデンサ４７１のコンデンサ端子４７３が接続されている。一方、基板裏面４０３側には、上記実施形態等と同様に、裏面側第１端子４０５が多数配置され、ハンダ４０７を介してチップコンデンサ４６１のコンデンサ端子４６３が接続されている。また、裏面側第２端子４０６が多数配置され、ハンダ４０８を介してピン４０９が固着されている。
【００４０】
基板内部を見ると、この配線基板４０１は、上記実施形態１等と同様な低温焼成セラミックからなる多層のセラミックコア基板４１１を備える。そして、そのコア主面４１２上には、エポキシ樹脂を主成分とする主面側絶縁層４２３と、エポキシ樹脂を主成分とする主面側ソルダーレジスト層４２４が形成されている。また、そのコア裏面４１３上には、上記実施形態１等と同様に、裏面側樹脂絶縁層４２１と裏面側ソルダーレジスト層４２２が積層されている。
【００４１】
このうちセラミックコア基板４１１は、大きな貫通孔４１１Ｈを有し、ＩＣ端子４５５が形成された接続面４５３をコア裏面４１３側に向けてＩＣチップ４５１が収容され、その隙間が充填材４１５によって埋められている。また、コア主面４１２とコア裏面４１３には、上記実施形態３と同様に、Ｃｕを主成分とする主面側第１導体層４１６と裏面側第１導体層４１７がそれぞれ形成されている。また、セラミックコア基板４１１には、多数のスルーホール４１１ＴにＣｕを主成分とするスルーホール導体４１８が形成されている。
【００４２】
主面側樹脂絶縁層４２３には、所定の位置に多数のビア孔４２３Ｈが形成され、各ビア孔４２３Ｈには、主面側第１導体層４１６と接続する主面側ビア導体（フィルドビア）４３５が形成されている。また、主面側樹脂絶縁層４２３の表面、即ち、主面側樹脂絶縁層４２３と主面側ソルダーレジスト層４２４の層間には、配線やパッドを有し、主面側ビア導体４３５と接続する主面側第２導体層４３７が形成されている。
主面側ソルダーレジスト層４２４には、その周縁部に多数の主面側開口４２４Ｈが形成され、各主面側開口４２４Ｈ内には、主面側第２導体層４３７の接続パッド（主面側端子４０４）が露出している。そして、その上には、ハンダ４１０を介してチップコンデンサ４７１のコンデンサ端子４７３が接続されている。
【００４３】
一方、裏面側樹脂絶縁層４２１には、多数のビア孔４２１Ｈに裏面側ビア導体４３１が形成されている。また、裏面側樹脂絶縁層４２１の表面には、裏面側第２導体層４３３が形成されている。
ソルダーレジスト層４２２には、上記実施形態２等と同様に、裏面側第１開口４２２Ｈ１と裏面側第２開口４２２Ｈ２が形成され、各裏面側第１開口４２２Ｈ１内には裏面側第１端子４０５が露出し、また、各裏面側第２開口４２２Ｈ２内には裏面側第２端子４０６が露出している。そして、裏面側第１端子４０５上には、ハンダ４０７を介してチップコンデンサ４６１のコンデンサ端子４６３が接続され、また、裏面側第２端子４０６上には、ハンダ４０８を介してピン４０９が固着されている。
【００４４】
このような配線基板４０１は、基板内部にＩＣチップ４５１が収容されているため、ＩＣチップ４５１とマザーボードとの距離が短くなり、これらを低抵抗、低インダクタンスで接続できる。また、ＩＣチップ４５１とチップコンデンサ４６１が特に短い距離で接続されているため、ＩＣチップ４５１の内部高速動作に追従するための高速安定給電が可能で、付加変動による電源系の高周波ノイズを十分に除去することができる。また、基板主面４０２側にもチップコンデンサ４７１を搭載しているので、安定給電が可能であると共に、配線基板４０１を小型化することができる。
【００４５】
以上で説明したように、この配線基板４０１は、コア基板がセラミックコア基板４１１であるので、セラミックコア基板４１１（熱膨張率５．３）とＩＣチップ４５１（熱膨張率４）の熱膨張率の差を小さくすることができ、セラミックコア基板４１１にＩＣチップ収容用の大きな貫通孔４１１Ｈが形成されているにも拘わらず、配線基板４０１に熱による反り等の変形が生じにくい。また、内蔵されたＩＣチップ４５１にクラックが入るのが防止される。
その他、上記各実施形態１〜３のいずれかと同様な部分は、同様な効果を奏する。
【００４６】
次いで、上記配線基板４０１の製造方法について説明する。
まず、上記実施形態３と同様にして、セラミックコア基板４１１を形成し、その貫通孔４１１Ｈ内にＩＣチップ４５１を配置し、さらに、充填材４１５により固着する。
次に、コア主面４１２上とコア裏面４１３上に、公知の手法により、ビア孔４２３Ｈを有する主面側樹脂絶縁層４２３と、ビア孔４２１Ｈを有する裏面側樹脂絶縁層４２１をそれぞれ形成する。その後、公知のセミアディティブティブ法により、ビア孔４２３Ｈに主面側ビア導体４３５を形成すると共に、主面側樹脂絶縁層４２３の表面に所定パターンの主面側第２導体層４３７を形成する。また、ビア孔４２１Ｈ内に裏面側ビア導体４３１を形成すると共に、裏面側樹脂絶縁層４２１の表面に所定パターンの裏面側第２導体層４３３を形成する。
【００４７】
さらに、主面側樹脂絶縁層４２３上と裏面側樹脂絶縁層４２１上に、公知の手法により、主面側開口４２４Ｈを有する主面側ソルダーレジスト層４２４と、裏面側第１，第２開口４２２Ｈ１，４２２Ｈ２を有する裏面側ソルダーレジスト層４２２を形成する。そして、上記実施形態２等と同様にして、チップコンデンサ４６１を基板裏面４０３に搭載し、また、ピン４０９を固着させる。さらに、主面側開口４２４Ｈ内にハンダペーストを印刷し、チップコンデンサ４７１を位置合わせをして載置した後、ハンダ４１０を加熱溶解して、チップコンデンサ４７１を基板主面４０２に搭載する。
以上のようにすれば、上記の配線基板４０１が完成する。
【００４８】
（参考形態１）
次いで、第１の参考形態について説明する。なお、上記各実施形態１〜４のいずれかと同様な部分の説明は、省略または簡略化する。
本参考形態１の配線基板５０１の簡略化した断面図を図５に示す。この配線基板５０１は、厚さ約１．１ｍｍの略矩形の略板形状であり、基板主面５０２と基板裏面５０３とを有する。このうち基板裏面５０３には、接続パッド（端子）５０５が多数形成されている。
【００４９】
基板内部を見ると、この配線基板５０１は、その基板主面５０２側に、上記実施形態１等と同様な低温焼成セラミックからなり、厚さが約１０００μｍの多層のセラミックコア基板５１１を備える。そして、そのコア裏面５１３上には、上記実施形態１等と同様に、樹脂絶縁層５２１とソルダーレジスト層５２２が積層されている。
このうちセラミックコア基板５１１には、その略中央に、コア裏面５１３側に開口する凹部５１１Ｋが形成されている。この凹部５１１Ｋは、約１１ｍｍ×約１１ｍｍの平面視略矩形状で深さが約０．８ｍｍである。凹部５１１Ｋには、ＩＣチップ５５１が収容されている。具体的には、ＩＣチップ５５１は、そのＩＣ端子５５５が形成された接続面５５３をコア裏面５１３側に向けて凹部５１１Ｋ内に収容され、ＩＣチップ５５１と凹部５１１Ｋとの隙間は、充填材５１５によって埋められている。また、コア裏面５１３には、Ｃｕを主成分とする第１導体層５１７が形成されている。
【００５０】
樹脂絶縁層５２１には、多数のビア孔５２１Ｈにビア導体５３１が形成されている。また、樹脂絶縁層５２１の表面には、第２導体層５３３が形成されている。ソルダーレジスト層５２２には、多数の開口５２２Ｈが形成され、各開口５２２Ｈ内には、第２導体層５３３の接続パッドが上記の端子５０５として露出している。
このような配線基板５０１は、基板内部にＩＣチップ５５１が収容されているため、ＩＣチップ５５１とマザーボードとの距離が短くなり、これらを低抵抗、低インダクタンスで接続できる。
【００５１】
以上で説明したように、この配線基板５０１は、コア基板がセラミックコア基板５１１であるので、セラミックコア基板５１１（熱膨張率５．３）とＩＣチップ５５１（熱膨張率４）の熱膨張率の差を小さくすることができ、セラミックコア基板５１１にＩＣチップ収容用の大きな凹部５１１Ｋが形成されているにも拘わらず、配線基板５０１に熱による反り等の変形が生じにくい。また、内蔵されたＩＣチップ５５１にクラックが入るのが防止される。
その他、上記各実施形態１〜４のいずれかと同様な部分は、同様な効果を奏する。
【００５２】
次いで、上記配線基板５０１の製造方法について説明する。
まず、セラミックコア基板５１１を形成する。即ち、セラミックコア基板５１１に対応する複数のセラミックグリーンシートを用意し、一部のセラミックグリーンシートに対しては、凹部５１１Ｋに対応する孔をパンチングにより穿孔する。そして、各セラミックグリーシートを位置合わせをして積層する。その後、この積層体の裏面にＣｕペーストを塗布し、未焼成の第１導体層５１７を印刷形成する。その後、この積層体を低温焼成してセラミックコア基板５１１とする。次に、セラミックコア基板５１１の貫通孔５１１Ｋ内にＩＣチップ５５１を配置し、充填材５１５により固着する。
【００５３】
次に、上記実施形態１等と同様にして、コア裏面５１３上にビア孔５２１Ｈを有する樹脂絶縁層５２１を形成し、さらに、ビア孔５２１Ｈ内にビア導体５３１を形成すると共に、樹脂絶縁層５２１の表面に所定パターンの第２導体層５３３を形成する。また、樹脂絶縁層５２１上に開口５２２Ｈを有するソルダーレジスト層５２２を形成する。
以上のようにすれば、上記の配線基板５０１が完成する。
【００５４】
（参考形態２）
次いで、第２の参考形態について説明する。なお、上記各実施形態１〜４及び参考形態１のいずれかと同様な部分の説明は、省略または簡略化する。
本参考形態２の配線基板６０１の簡略化した断面図を図６に示す。この配線基板６０１は、厚さ約１．３ｍｍの略矩形の略板形状であり、基板主面６０２と基板裏面６０３とを有する。このうち基板裏面６０３には、接続パッド（端子）６０５が多数形成されている。
【００５５】
基板内部を見ると、この配線基板６０１は、その基板主面６０２側に、上記実施形態１等と同様な低温焼成セラミックからなり、厚さが約１２００μｍの多層のセラミックコア基板６１１を備える。そして、そのコア裏面６１３上には、上記実施形態１等と同様に、樹脂絶縁層６２１とソルダーレジスト層６２２が積層されている。
このうちセラミックコア基板６１１には、その略中央に、コア主面６１２側に開口する凹部６１１Ｋが形成されている。この凹部６１１Ｋは、約１５ｍｍ×約１５ｍｍの平面視略矩形状で深さが約０．８ｍｍである。凹部６１１Ｋの底面には、多数の接続パッド（凹部内接続パッド）６１６が形成されている。そして、この凹部６１１Ｋ内には、ＩＣチップ６５１が収容されている。具体的には、ＩＣチップ６５１は、そのＩＣ端子６５５が形成された接続面６５３をコア裏面６１３側に向けて凹部６１１Ｋ内に収容され、各ＩＣ端子６５５が凹部内接続パッド６１６とハンダ６１９を介して接続されている。また、ＩＣチップ６５１と凹部６１１Ｋとの隙間は、充填材６１５によって埋められている。
また、コア裏面６１３上には、第１導体層６１７が形成されている。さらに、セラミックコア基板６１１には、その凹部６１１Ｋの底部に、底部を貫通するスルーホール６１１Ｔが多数形成され、その内部には、凹部内接続パッド６１６と第１導体層６１７を接続するスルーホール導体６１８が形成されている。これら第１導体層６１７、凹部内接続パッド６１６及びスルーホール導体６１８は、いずれもＣｕを主成分とする。
【００５６】
樹脂絶縁層６２１には、多数のビア孔６２１Ｈにビア導体６３１が形成されている。また、樹脂絶縁層６２１の表面には、第２導体層６３３が形成されている。ソルダーレジスト層６２２には、多数の開口６２２Ｈが形成され、各開口６２２Ｈ内には、第２導体層６３３の接続パッドが上記の端子６０５として露出している。
このような配線基板６０１は、基板内部にＩＣチップ６５１が収容されているため、ＩＣチップ６５１とマザーボードとの距離が短くなり、これらを低抵抗、低インダクタンスで接続できる。
【００５７】
以上で説明したように、この配線基板６０１は、コア基板がセラミックコア基板６１１であるので、セラミックコア基板６１１（熱膨張率５．３）とＩＣチップ６５１（熱膨張率４）の熱膨張率の差を小さくすることができ、セラミックコア基板６１１にＩＣチップ収容用の大きな凹部６１１Ｋが形成されているにも拘わらず、配線基板６０１に熱による反り等の変形が生じにくい。また、内蔵されたＩＣチップ６５１にクラックが入るのが防止される。
その他、上記各実施形態１〜４及び参考形態１のいずれかと同様な部分は、同様な効果を奏する。
【００５８】
次いで、上記配線基板６０１の製造方法について説明する。
まず、セラミックコア基板６１１を形成する。即ち、セラミックコア基板６１１に対応する複数のセラミックグリーンシートを用意する。そして、一部のセラミックグリーンシートに対しては、凹部６１１Ｋに対応する孔をパンチングにより穿孔する。また、一部のセラミックグリーンシートに対しては、スルーホール６１１Ｔに対応する孔をパンチングにより穿孔する。その後、各セラミックグリーシートを位置合わせをして積層する。その後、この積層体の裏面にＣｕペーストを塗布し、未焼成のスルーホール導体６１７を形成すると共に、未焼成の第１導体層６１７を印刷形成する。その後、この積層体を低温焼成してセラミックコア基板６１１とする。次に、セラミックコア基板６１１の凹部６１１Ｋ内にＩＣチップ６５１を配置し、充填材６１５により固着する。
【００５９】
次に、上記実施形態１等と同様にして、コア裏面６１３上にビア孔６２１Ｈを有する樹脂絶縁層６２１を形成し、さらに、ビア孔６２１Ｈ内にビア導体６３１を形成すると共に、樹脂絶縁層６２１の表面に所定パターンの第２導体層６３３を形成する。また、樹脂絶縁層６２１上に開口６２２Ｈを有するソルダーレジスト層６２２を形成する。
以上のようにすれば、上記の配線基板６０１が完成する。
【００６０】
（実施形態５）
次いで、第５の実施の形態について説明する。なお、上記各実施形態１〜４及び参考形態１，２のいずれかと同様な部分の説明は、省略または簡略化する。
本実施形態５の配線基板７０１の簡略化した断面図を図７に示す。この配線基板７０１は、その基板本体は厚さ約０．７５ｍｍの略矩形の略板形状で、基板主面７０２と基板裏面７０３とを有する。このうち基板主面７０２側には、ＩＣチップ７５１の接続面７５３と反対の面に、接着剤７７３を介して略板形状の放熱板７７１が接合されている。一方、基板裏面７０３側には、上記実施形態２等と同様に、第１端子７０５が多数配置され、ハンダ７０７を介してチップコンデンサ７６１のコンデンサ端子７６３が接続されている。また、第２端子７０６が多数配置され、ハンダ７０８を介してピン７０９が固着されている。
【００６１】
基板内部を見ると、この配線基板７０１は、上記実施形態１等と同様な低温焼成セラミックからなり、厚さが約７００μｍの多層のセラミックコア基板７１１を備える。そして、そのコア裏面７１３上には、上記実施形態１等と同様に、樹脂絶縁層７２１とソルダーレジスト層７２２が積層されている。
このうちセラミックコア基板７１１は、大きな貫通孔７１１Ｈを有し、ＩＣ端子７５５が形成された接続面７５３をコア裏面７１３側に向けてＩＣチップ７５１が収容され、その隙間が充填材７１５で埋められている。但し、ＩＣチップ７５１の基板主面７０２側の一部は、放熱板７７１を接合するため、基板主面７０２よりも僅かに突出している。一方、コア裏面７１３には、Ｃｕを主成分とする第１導体層７１７が形成されている。
【００６２】
樹脂絶縁層７２１には、多数のビア孔７２１Ｈにビア導体７３１が形成されている。また、樹脂絶縁層７２１の表面には、第２導体層７３３が形成されている。ソルダーレジスト層７２２には、第１開口７２２Ｈ１と第２開口７２２Ｈ２が形成され、各第１開口７２２Ｈ１内には、第２導体層７３３の一部の接続パッド（第１端子７０５）が露出し、また、各第２開口７２２Ｈ２内には、第２導体層７３３の一部の接続パッド（第２端子７０６）が露出している。そして、第１端子７０５上には、ハンダ７０７を介してチップコンデンサ７６１のコンデンサ端子７６３が接続され、また、第２端子７０６上には、ハンダ７０８を介してピン７０９が固着されている。
【００６３】
このような配線基板７０１は、基板内部にＩＣチップ７５１が収容されているため、ＩＣチップ７５１とマザーボードとの距離が短くなり、これらを低抵抗、低インダクタンスで接続できる。また、ＩＣチップ７５１とチップコンデンサ７６１が特に短い距離で接続されているため、ＩＣチップ７５１の内部高速動作に追従するための高速安定給電が可能で、付加変動による電源系の高周波ノイズを十分に除去することができる。
さらに、この配線基板７０１では、ＩＣチップ７５１に放熱板７７１が接合されているため、ＩＣチップ７５１を効率よく冷却することができる。
【００６４】
以上で説明したように、この配線基板７０１は、コア基板がセラミックコア基板７１１であるので、セラミックコア基板７１１（熱膨張率５．３）とＩＣチップ７５１（熱膨張率４）の熱膨張率の差を小さくすることができ、セラミックコア基板７１１にＩＣチップ収容用の大きな貫通孔７１１Ｈが形成されているにも拘わらず、配線基板７０１に熱による反り等の変形が生じにくい。また、内蔵されたＩＣチップ７５１にクラックが入るのが防止される。
その他、上記各実施形態１〜４及び参考形態１，２のいずれかと同様な部分は、同様な効果を奏する。
【００６５】
なお、この配線基板７０１は、上記実施形態２と同様にして配線基板を製造し、最後にＩＣチップ７５１の接合面７５３と反対の面に接着剤７７３により放熱板７７１を固着することにより、製造することができる。
【００６６】
以上において、本発明を実施形態に即して説明したが、本発明は上記各実施形態１〜５に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記各実施形態１〜５及び参考形態１，２では、多層からなるセラミックコア基板１１１，２１１，３１１，４１１，５１１，６１１，７１１を示したが、１層からなるセラミックコア基板を用いてもよい。
【図面の簡単な説明】
【図１】  実施形態１に係る配線基板の簡略化した断面図である。
【図２】  実施形態２に係る配線基板の簡略化した断面図である。
【図３】  実施形態３に係る配線基板の簡略化した断面図である。
【図４】  実施形態４に係る配線基板の簡略化した断面図である。
【図５】  参考形態１に係る配線基板の簡略化した断面図である。
【図６】  参考形態２に係る配線基板の簡略化した断面図である。
【図７】  実施形態５に係る配線基板の簡略化した断面図である。
【図８】  従来技術に係る配線基板の簡略化した断面図である。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，６０１，７０１    配線基板
１０５，５０５，６０５    端子
２０５，７０５    第１端子
２０６，７０６    第２端子
３０５，４０５    裏面側第１端子
３０６，４０６    裏面側第２端子
１１１，２１１，３１１，４１１，５１１，６１１，７１１    セラミックコア基板
１１１Ｈ，２１１Ｈ，３１１Ｈ，４１１Ｈ，７１１Ｈ    貫通孔
５１１Ｋ，６１１Ｋ    凹部
１１２，２１２，３１２，４１２，５１２，６１２，７１２    コア主面
１１３，２１３，３１３，４１３，５１３，６１３，７１３    コア裏面
１１５，２１５，３１５，４１５，５１５，６１５，７１５    充填材
１２１，２２１，３２１，５２１，６２１，７２１    樹脂絶縁層
４２１    裏面側樹脂絶縁層
４２３    主面側樹脂絶縁層
１５１，２５１，３５１，４５１，５５１，６５１，７５１    ＩＣチップ
１５３，２５３，３５３，４５３，５５３，６５３，７５３    接続面
１５５，２５５，３５５，４５５，５５５，６５５，７５５    ＩＣ端子
２６１，３６１，４６１，７６１    チップコンデンサ
２６３，３６３，４６３，７６３    コンデンサ端子
【図１】
0004028749.tif 000002
【図２】
0004028749.tif 000003
【図３】
0004028749.tif 000004
【図４】
0004028749.tif 000005
【図５】
0004028749.tif 000006
【図６】
0004028749.tif 000007
【図７】
0004028749.tif 000008
【図８】
0004028749.tif 000009