(57)【特許請求の範囲】
【請求項１】
半導体基板上にコンタクトホールを有する絶縁膜を形成する段階と、
前記コンタクトホールを埋め立てる導電膜を形成する段階と、
前記導電膜をパタニングしてキャパシタのストレージノードを形成する段階と、
低圧化学気相蒸着法を用いて、高融点の金属化合物であるタングステン窒化物よりなるキャパシタの下部電極を前記ストレージノード上に直接、選択的成長させる段階と、
前記絶縁膜上に形成されたキャパシタにおいて窒化物の損失核を除去するため、前記タングステン窒化物が成長した前記半導体基板をエッチバックする段階と、
前記下部電極の形成された結果物上にキャパシタの誘電膜と上部電極を順に形成する段階とを具備し、
前記ストレージノードは、不純物をドープされたポリシリコンより構成し、
前記下部電極を構成する高融点の金属化合物は、タングステン窒化物であることを特徴とする半導体装置のキャパシタ形成方法。
【請求項２】
前記誘電膜は、五酸化タンタル膜（Ｔａ2Ｏ5)、（Ｂａ，Ｓｒ）ＴｉＯ3及びＰｂ（Ｚｒ，Ｔｉ）Ｏ3よりなる群から選択されたいずれか一つであることを特徴とする請求項１に記載の半導体装置のキャパシタ形成方法。
【請求項３】
前記上部電極は高融点の金属化合物より構成することを特徴とする請求項１に記載の半導体装置のキャパシタ形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に高融点の金属化合物を用いる半導体装置のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化に伴って素子が小さくなり使用電源電圧が低くなり、よって従来のキャパシタ構造及び形成方法では静電容量及び信頼性において同一な効果を得難い。集積度を上げるためにキャパシタの表面積を縮めなければいけなく、これにより静電容量も減少される。さらに、信頼性を上げるために電源電圧も素子の高集積化により低くなっているので、キャパシタの静電容量は一層減る。これを解決するためには、キャパシタ電極の表面積を大きくし、高誘電率の物質を誘電膜として用いなければならないが、表面積を大きくするためにはシリンダ状の立体的な構造が用いられ、高誘電率の高誘電膜としては従来のシリコン酸化膜または窒化膜の代わりに五酸化タンタル(Ta2O5) 膜やＢＳＴ（Ba,Sr)TiO3膜などが用いられている。
【０００３】
図１Ａ及び図１Ｂは従来の高誘電膜キャパシタの形成方法を説明するための断面図である。
図１Ａを参照すれば、半導体基板１０上に絶縁物質、例えば酸化物を蒸着して絶縁膜１１を形成した後、写真食刻工程で前記絶縁膜１１を食刻することによって前記基板１０の所定部位を露出させるコンタクトホールを形成する。次いで、前記コンタクトホールを埋め立てながら結果物の全面にキャパシタの下部電極として用いられる導電膜、例えば燐（Ｐ）等がドープされたポリシリコン膜を蒸着した後、写真食刻工程で前記ポリシリコン膜をパタニングしてキャパシタの下部電極１２を形成する。
【０００４】
図１Ｂを参照すれば、前記下部電極１２の形成された結果物の全面にキャパシタの誘電膜１３として、例えば五酸化タンタル膜やＢＳＴなどを蒸着する。次に、前記誘電膜１３上にポリシリコン膜又はチタンニトリド（ＴｉＮ）、タングステンニトリド（ＷＮ）、タングステン（Ｗ）などの金属膜を蒸着してキャパシタの上部電極１４を形成することによって、キャパシタを完成する。
【０００５】
前記した従来のキャパシタ形成方法によれば、誘電膜として五酸化タンタル膜を用い上・下部電極としてポリシリコン膜を用いる場合、五酸化タンタル膜から酸素が外部に拡散されて上・下部電極なるポリシリコン膜と反応して誘電膜と電極との境界面に酸化膜が形成される。これにより、五酸化タンタル膜はタンタル（Ｔａ）成分が酸素（Ｏ）に比し過剰状態となって不安定な構造となるので、代表的な電気的特性である漏れ電流を増加させる。これを防止するために上・下部電極として酸化性のない金属電極を用いる研究が続けられたきたが、下部電極として単一金属薄膜を用いる場合、素子の高集積化に対応し得るシリンダのように激しい凸凹を有する立体型を形成する時薄膜のリフティング現象が起こりやすい。これを改善するために下部電極の構造を形成した後、ＴｉＮ、ＷＮ、タングステシリサイド（ＷＳｉ）などの金属膜を下部電極上に塗布する方法が用いられている。しかしながら、このような方法において、それぞれのキャパシタ間を絶縁させるために追加の写真食刻工程を通じて狭い間隔のキャパシタ間の金属膜を絶縁させなければならない難題がある。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は前記した従来方法の問題点を解決し得る半導体装置のキャパシタ形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために本発明は、半導体基板上にコンタクトホールを有する絶縁膜を形成する段階と、前記コンタクトホールを埋め立てる導電膜を形成する段階と、前記導電膜をパタニングしてキャパシタのストレージノードを形成する段階と、低圧化学気相蒸着法を用いて、高融点の金属化合物であるタングステン窒化物よりなるキャパシタの下部電極を前記ストレージノード上に直接、選択的に成長させる段階と、前記絶縁膜上に形成されたキャパシタにおいて窒化物の損失核を除去するため、前記タングステン窒化物が成長した前記半導体基板をエッチバックする段階と、前記下部電極の形成された結果物上にキャパシタの誘電膜と上部電極を順に形成する段階とを具備し、前記ストレージノードは、不純物をドープされたポリシリコンより構成し、前記下部電極を構成する高融点の金属化合物は、タングステン窒化物であることを特徴とする。
【０００９】
前記誘電膜は五酸化タンタル膜（Ｔａ2Ｏ5)、（Ｂａ，Ｓｒ）ＴｉＯ3及びＰｂ（Ｚｒ，Ｔｉ）Ｏ3よりなる群から選択されたいずれか一つであることが好ましい。
【００１１】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
図２Ａ乃至図２Ｃを参照して本発明による高誘電膜キャパシタの形成方法を説明する。
図２Ａはストレージノード１０２を形成する段階を示す。半導体基板１００上に絶縁物質例えば、二酸化シリコン（ＳｉＯ2 ）又はＢＰＳＧ(BoroPhosphoSilicate Glass) を蒸着して絶縁膜１０１を形成した後、写真食刻工程で前記絶縁膜１０１を食刻することにより前記基板１００の所定部位を露出させるコンタクトホールを形成する。次いで、前記コンタクトホールを埋め立てながら結果物の全面に導電膜、例えば燐（Ｐ）などのドープされたポリシリコン膜を蒸着した後、写真食刻工程で前記ポリシリコン膜をパタニングしてキャパシタのストレージノード１０２を形成する。この際、前記キャパシタのストレージノード１０２はスタック型、シリンダ型、フィン型などのいずれの構造でも良い。
【００１２】
図２Ｂはキャパシタの下部電極１０５を形成する段階を示す。前記ポリシリコンよりなるストレージノード１０２上でのみ選択的に成長しストレージノード１０２間の絶縁膜１０１上では成長しない高融点の金属化合物、例えばタングステンニトリド化合物（ＷＮX ：X は正の整数）を熱的低圧化学気相蒸着(Low Pressure Chemical Vapor Deposition:以下、ＬＰＣＶＤと称する）方法で蒸着することにより、キャパシタの下部電極１０５を形成する。その結果、それぞれのストレージノード１０２が自然に絶縁される。
【００１３】
図２Ｃはキャパシタを完成する段階を示す。前記下部電極１０５の形成された結果物の全面にキャパシタの誘電膜１０３として、例えば五酸化タンタル膜、（Ｂａ，Ｓｒ）ＴｉＯ3 のようなＢＳＴ又はＰｂ（Ｚｒ，Ｔｉ）Ｏ3 のようなＰＺＴなどを蒸着する。次に、前記誘電膜１０３上にＴｉＮ、ＷＮ、Ｗ等の高融点の金属化合物または金属物質を蒸着してキャパシタの上部電極１０４を形成することによってキャパシタを完成する。
【００１４】
図３Ａは熱的ＬＰＣＶＤ法により選択的に蒸着されたＷＮX 膜質選択性を示すＳＥＭ（Scanning Electron Microscopy) の写真であり、図３Ｂは図３Ａの概略的な断面図である。
図３Ａ及び図３Ｂを参照すれば、ＢＰＳＧ又は二酸化シリコン（ＳｉＯ2)よりなる絶縁膜上に不純物のドープされたポリシリコンよりなるストレージノードが形成されており、前記ストレージノードの形成された結果物上に、ＷＦ6 ４ｓｃｃｍ、ＮＨ3 ２０ｓｃｃｍのフラックスで６００℃の蒸着温度及び０．１Ｔｏｒｒの蒸着圧力で熱的ＬＰＣＶＤ方式でＷＮX 膜を蒸着する。その結果、不純物のドープされたポリシリコン膜よりなるストレージノード上でのみＷＮX が選択的に成長し、ＢＰＳＧ膜よりなる絶縁膜上では若干の選択的損失の形態でＷＮX が核形成されていることが判る。このような選択的損失のＷＮX はエッチバック方法で容易に取り除ける。
【００１５】
【発明の効果】
以上、説明したように本発明のキャパシタ形成方法によれば、ポリシリコンよりなるストレージノード上でのみ選択的に成長し、ストレージノード間の絶縁膜上では成長しない高融点の金属化合物よりなるキャパシタの下部電極を形成する。従って、追加の写真食刻工程を行わなくてもキャパシタストレージノード間の絶縁が自然に行われる。
【００１６】
本発明が前記実施例に限定されなく、多様な変形が本発明の技術的思想内で当分野の通常の知識を持つ者により可能なことは明白である。
【図面の簡単な説明】
【図１】（Ａ）及び（Ｂ）は従来の高誘電膜キャパシタの形成方法を説明するための断面図である。
【図２】（Ａ）乃至（Ｃ）は本発明による高誘電膜キャパシタの形成方法を説明するための断面図である。
【図３】（Ａ）は熱的ＬＰＣＶＤ法により選択的に蒸着されたＷＮX 膜の選択性を示すＳＥＭ写真であり、（Ｂ）は図３Ａの概略的な断面図である。
【符号の説明】
１０、１００      半導体基板
１１、１０１      絶縁膜
１２、１０５      下部電極
１３、１０３      誘電膜
１０２            ストレージノード
１４、１０４      上部電極
【図１】
0003966563.tif 000002
【図２】
0003966563.tif 000003
【図３】
0003966563.tif 000004