(57)【特許請求の範囲】
【請求項１】
入力されたアナログ信号に応じて所定のディジタルコードを出力するアナログ／ディジタル変換回路のリニアリティ特性を測定するアナログ／ディジタル変換回路測定装置であって、
所定の波形を有する測定信号を発生し、発生した上記測定信号をアナログ入力信号として上記測定の対象となるアナログ／ディジタル変換回路に供給する信号発生回路と、
クロック信号に応じて計数動作を行い、カウント値を出力するカウンタと、
上記測定信号に応じて上記アナログ／ディジタル変換回路から出力される複数の上記ディジタルコードを、上記カウンタからのカウント値により指定されたアドレスに、アドレスの順番で記憶するメモリと、
上記メモリに記憶された複数の上記ディジタルコードの出力回数を計数し、各ディジタルコードの値未満、若しくは当該ディジタルコードの値以上の値を持つディジタルコードの出現した回数の総和により、それぞれのディジタルコード値の遷移点を算出し、算出された上記各遷移点および上記測定信号の傾きに応じて、上記アナログ／ディジタル変換回路のリニアリティ特性を求め、ディジタルコード値の各遷移点の前後において、低い側のディジタルコード値より大きい値をもつディジタルコードと、高い側のディジタルコード値より小さい値をもつディジタルコードに対し、それぞれ、ディジタルコードのアドレスと上記ディジタルコード値の遷移点との距離を求め、当該距離の総和を２倍にし、当該総和の２倍値の平方根を求めることにより、遷移点バラツキを上記ディジタルコード値の遷移点ごとに算出する演算回路と
を有するアナログ／ディジタル変換回路測定装置。
【請求項２】
上記演算回路は、算出された上記各ディジタルコードの各遷移点のバラツキおよび上記信号発生回路により発生された上記測定信号の傾きに応じて、上記アナログ／ディジタル変換回路の入力換算ノイズを求める
請求項１に記載のアナログ／ディジタル変換回路測定装置。
【請求項３】
上記信号発生回路により発生された上記測定信号は、三角波若しくはのこぎり波である
請求項１に記載のアナログ／ディジタル変換回路測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ／ディジタル変換回路の特性、特に直流リニアリティ特性を測定する測定装置に関するものである。
【０００２】
【従来の技術】
アナログ／ディジタル変換回路（ＡＤＣ）の直流リニアリティ特性（以下、単にリニアリティ特性という）は、アナログ／ディジタル変換回路の精度を示す重要な仕様の一つである。このため、各々のアナログ／ディジタル変換回路に対して、それぞれのリニアリティ特性を正確に測定する必要がある。
【０００３】
一般的に、アナログ／ディジタル変換回路のリニアリティ特性を測定するには、サーボ法とランプ波形入力法などがある。
サーボ法は入力換算ノイズの影響を受けにくいが、スパークルコードがあると破綻する。またアナログ入力に方式的に不可避のリップルがのるため、測定精度の見積もりが困難な欠点がある。極端な場合に、電圧計への配線の取り回しを少し変更するだけで、リニアリティ測定の結果が１割のオーダーで変わってしまうことがある。また、リップルを平均するという原理上、測定時間を短くすることが困難である。
【０００４】
ランプ波形入力法は、通常極めて精度の高い高解像度のディジタル／アナログ変換回路（ＤＡＣ）を用い、その入力コードと測定対象であるアナログ／ディジタル変換回路の出力の関係から、当該測定対象アナログ／ディジタル変換回路のリニアリティを求める。この場合に、精度が高い、且つ高解像度のディジタル／アナログ変換装置は高価で入手もしにくい。一方、原理的な問題として、測定対象であるアナログ／ディジタル変換回路には、入力電圧が固定でも、出力するディジタルコードが安定しない現象がある。これをどのように処理するかによって、この類の測定方法には幾つかの変形がある。
【０００５】
図７は、ランプ波形入力法の一つの変形であるTally and Weight法の測定装置全体の構成を示している。図示のように、信号発生回路１０により発生された測定信号ＳC を測定対象アナログ／ディジタル変換回路（ＡＤＣ）２０に入力し、測定信号ＳC に応じてアナログ／ディジタル変換回路２０から、例えば、ＮビットのディジタルコードＤi が得られる。測定装置１００において、ディジタルコードＤi に応じてそれぞれのディジタルコードの発生回数を記憶するテリーメモリ（Tally memory）１１０およびそれぞれのディジタルコードの重みを記憶する重みメモリ（Weight memory ）１２０が設けられている。演算回路１８０は、アナログ／ディジタル変換回路からの出力コードＤi およびそれぞれのメモリに記憶されたデータに応じて、測定対象アナログ／ディジタル変換回路２０のリニアリティ特性を求める。
【０００６】
上述したTally and Weight法の他、アナログ／ディジタル変換出力の最初の遷移点のみで決める方法、最初の遷移点と最後の遷移点の中間点を採用する方法などがある。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来のアナログ／ディジタル変換回路の測定方法においては、そのどれもが、理論的な裏付けはなく、測定過程において瞬時に現れた一個または複数個の以上サンプル、即ち、期待値から大きく離れた値を持つサンプルにより測定結果が大きく変わってしまう不利益がある。また、図７に示すTally and Weight法に基づく測定装置では、測定対象となるアナログ／ディジタル変換回路の出力コードを単純に時系列として記録するだけでは測定後の処理時間が長いため、専用のハードウェアを考えている。しかし、そのために、測定対象のアナログ／ディジタル変換回路の最高動作クロック周波数で測定することが困難になっている。また、出力コードに含まれているリニアリティの測定誤差情報が有効に活用できず、捨て去ってしまっているという原理的な不利益がある。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、簡単な回路構成により、アナログ／ディジタル変換回路のリニアリティ特性を高精度に測定でき、測定対象アナログ／ディジタル変換回路の最高動作速度に追従でき、且つアナログ／ディジタル変換回路出力コードがストレートバイナリ、２の補数若しくはグレイコードなど種々の変形に容易に対応できるアナログ／ディジタル変換回路測定装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明のアナログ／ディジタル変換回路測定装置は、入力されたアナログ信号に応じて所定のディジタルコードを出力するアナログ／ディジタル変換回路のリニアリティ特性を測定するアナログ／ディジタル変換回路測定装置であって、所定の波形を有する測定信号を発生し、発生した上記測定信号をアナログ入力信号として上記測定の対象となるアナログ／ディジタル変換回路に供給する信号発生回路と、クロック信号に応じて計数動作を行い、カウント値を出力するカウンタと、上記測定信号に応じて上記アナログ／ディジタル変換回路から出力される複数の上記ディジタルコードを、上記カウンタからのカウント値により指定されたアドレスに所定の順番で記憶するメモリと、上記メモリに記憶された複数の上記ディジタルコードの出力回数を計数し、各ディジタルコードの値未満、若しくは当該ディジタルコードの値以上の値を持つディジタルコードの出現した回数の総和により、それぞれのディジタルコード値の遷移点を算出し、算出された上記各遷移点および上記測定信号の傾きに応じて、上記アナログ／ディジタル変換回路のリニアリティ特性を求め、ディジタルコード値の各遷移点の前後において、低い側のディジタルコード値より大きい値をもつディジタルコードと、高い側のディジタルコード値より小さい値をもつディジタルコードに対し、それぞれ、ディジタルコードのアドレスと上記ディジタルコード値の遷移点との距離を求め、当該距離の総和を２倍にし、当該総和の２倍値の平方根を求めることにより、遷移点バラツキを上記ディジタルコード値の遷移点ごとに算出する演算回路とを有する。
【００１２】
さらに、本発明では、好適には上記演算回路は、上記演算回路は、算出された上記各ディジタルコードの各遷移点のバラツキおよび上記信号発生回路により発生された上記測定信号の傾きに応じて、上記アナログ／ディジタル変換回路の入力換算ノイズを求める。
【００１３】
本発明によれば、アナログ／ディジタル変換回路のリニアリティ特性などを測定するために、信号発生回路により、例えば、三角波を発生し、当該三角波を測定信号としてアナログ／ディジタル変換回路に入力する。アナログ／ディジタル変換回路が入力された測定信号に応じて出力されたディジタルコードが、例えば、メモリからなる記録回路により記録される。所望の測定精度などに応じて複数回の測定が行われ、各回の測定により得られたディジタルコードが所定の順番でメモリに記録される。
【００１４】
演算回路において、メモリに記録されたディジタルコードに応じて測定対象のアナログ／ディジタル変換回路のリニアリティ特性などが求められる。例えば、まず、各ディジタルコードの出現回数が計数され、それぞれのディジタルコードの遷移点が、そのディジタルコードの値未満若しくはそれ以上の値を持つディジタルコードの出現回数の総和により決定される。さらに、上記算出した遷移点において、その前後のディジタルコードによりそれぞれの遷移点のバラツキが算出できる。算出された各遷移点のバラツキおよび入力測定信号、例えば、三角波の傾きにより、入力換算ノイズを求めることができる。また、各ディジタコードの遷移点および測定信号の傾きに応じて、測定対象となるアナログ／ディジタル変換回路のリニアリティ特性、例えば、微分リニアリティ特性および積分リニアリティ特性をそれぞれ求まる。
【００１５】
【発明の実施の形態】
図１は本発明に係るアナログ／ディジタル変換回路測定装置の一の実施形態を示す回路構成図である。
図示のように、本実施形態において、信号発生回路１０により発生された測定信号ＳC が測定対象であるアナログ／ディジタル変換回路２０に入力される。アナログ／ディジタル変換回路２０は、クロック信号ＣＬＫにより動作タイミングが制御される。例えば、アナログ／ディジタル変換回路２０はクロック信号ＣＬＫのパルス毎に変換動作を行い、入力した測定信号ＳC のレベルに応じたディジタルコードＤi （ｉ＝１，２，…，Ｍ、Ｍはサンプル数）を出力する。なお、ここで、アナログ／ディジタル変換回路の出力コードを、Ｎ（Ｎは整数、且つＮ≧１）ビットのディジタルコードとする。
【００１６】
測定装置２００において、アナログ／ディジタル変換回路２０の動作タイミングを制御するクロック信号ＣＬＫのパルスを計数するカウンタ４０が設けられている。カウンタ４０のカウント値Ｃi は、メモリ３０のアドレス信号としてメモリ３０に供給される。通常Ｃｉ＝ｉと考えて良い。
【００１７】
メモリ３０は、アナログ／ディジタル変換回路２０からのディジタルコードＤi をアドレスＣi により指定した番地に記憶する。このため、アナログ／ディジタル変換回路２０により出力された、例えば、Ｍ個のディジタルコードＤi がメモリ３０に順次記憶される。
【００１８】
演算回路５０は、メモリ３０に記録されたＭ個のディジタルコードに基づき、測定対象のアナログ／ディジタル変換回路２０のリニアリティ特性などを求める。まず、各ディジタルコードの出力回数を計数し、コード順にそれを加えてゆくことにより、それぞれのディジタルコードの遷移点を算出する。ここで、測定対象のアナログ／ディジタル変換回路の出力コードをＮビットとすると、出力コードは、０から２N −１までの２N 種類がある。一例として、アナログ／ディジタル変換回路の出力コードが６ビットの場合、その出力コードは“００００００”から“１１１１１１”までの６４種類がある。
【００１９】
演算回路５０は、上記により算出された各ディジタルコードの遷移点の理想位置からのずれに応じて、測定対象のアナログ／ディジタル変換回路のリニアリティを算出することができる。そして、出力コード列の遷移点まわりの振動と測定信号ＳC の傾きにより、測定対象のアナログ／ディジタル変換回路の入力換算ノイズを求める。
【００２０】
以下、図２、３および４を参照しつつ、演算回路５０の演算処理をさらに詳細に説明し、本発明のアナログ／ディジタル変換回路測定装置の原理および測定動作をより明白にする。
図２において、信号発生回路１０により発生された測定信号ＳC の波形例を示している。図示のように、本実施形態の信号発生回路１０により発生された測定信号ＳC は、三角波である。また、このような波形を有する測定信号はランプ波とも呼ばれる。以下の説明は、上昇と下降で傾きが異なる三角波、いわゆるのこぎり波を用いてもほぼ同様に成り立つ。測定信号ＳC は周期Ｔを有する線型信号である。即ち、信号ＳC は最小レベルＶL から最大レベル（ピーク）ＶH まで、また最大レベルＶH から最小レベルＶL まで直線的にレベルが変化する。信号ＳC は周期Ｔ毎に繰り返す。
【００２１】
図３は、図２に示す測定信号ＳC に応じて、測定対象のアナログ／ディジタル変換回路２０から出力されたディジタルコードの一例を示している。なお、ここで、図２に示す測定信号ＳC の一部分、例えば、時間ｔａからｔｂまでの範囲内、即ち、三角波の半周期の信号に対してアナログ／ディジタル変換回路２０から得られたディジタルコードを示している。なお、本例においては、測定対象のアナログ／ディジタル変換回路は、入力した測定信号ＳC のレベルに応じて６ビットのディジタルコードを出力する。即ち、アナログ／ディジタル変換回路２０は、測定信号ＳC が図２に示すレベルＶ’L 以下にあるとき、ディジタルコード“００００００”を出力し、測定信号ＳC がレベルＶ’H 以上にあるとき、ディジタルコード“１１１１１１”を出力する、いわゆるストレートバイナリ（オフセットバイナリともいう）型のアナログ／ディジタル変換回路である。なお、二進数のディジタルコード“１１１１１１”は、１０進数の６３（２6 −１）に対応する。
【００２２】
なお、ここで、実際の測定において、アナログ／ディジタル変換回路２０に供給されたクロック信号ＣＬＫの周波数ｆC は、アナログ／ディジタル変換回路２０の設計動作速度の１００ＭＨｚであり、測定信号ＳC の周波数ｆT は、例えば、２．５ｋＨｚで、アナログ／ディジタル変換回路２０の最大変換レンジをカバーするために、測定信号ＳC はアナログ／ディジタル変換回路のフルスケールを上下少しずつ越える振幅に設定されている。この条件で、三角波の片側の時間は０．２ｍｓになる。測定信号ＳC の片側、例えば、図２における時間ｔａから時間ｔｂまでの信号上昇側のみに対して行われる一回の測定のサンプル数は、クロック信号ＣＬＫの周期との比から、２０ｋ個弱となる。
【００２３】
図３に示すように、この例では、アンダフローとオーバーフロー期間分を除いて、有効な測定データとして、およそ２０００番目から１４０００番目までの約１２０００（１２ｋ）個のディジタルコードが得られる。入力された測定信号ＳC のレベル変化に応じて、アナログ／ディジタル変換回路２０の出力コードが階段状に変化していく。即ち、図３の拡大部分に示すように、入力した測定信号ＳC があるレベルにあるとき、アナログ／ディジタル変換回路によりディジタルコードＤｉ＝ｊが出力され、信号ＳC のレベルが上昇すると、出力コードがある程度の幅を持ってコードｊとｊ＋１との間を数回振動した後、コードｊ＋１に安定する。さらに、信号ＳC のレベルが上昇すると、出力コードがある程度の幅を持ってコードｊ＋１とｊ＋２との間を数回振動した後、コードｊ＋２に安定する。なお、ここで、ディジタルコード例Ｄi は１以上の変化、例えばｊ→ｊ＋２→ｊなどを生じる事もあり得る。
【００２４】
この現象は、アナログ／ディジタル変換回路の内部にあるコンパレータにおいて、入力信号がその参照電圧に近いとき、微妙なノイズによりクロック毎に出力が異なるために生じた現象である。入力信号が参照電圧から離れているときには発生頻度が落ち、近いときはわずかなノイズが拡大されて見えてくることになる。一般にはアナログ／ディジタル変換器の入力に“入力変換ノイズ”を置くことでモデル化できる。なお、この現象はフラッシュ型のアナログ／ディジタル変換回路に限らず、直並列型、二重積分型でも発生する。
【００２５】
即ち、図３に示すように、アナログ／ディジタル変換回路２０は、入力信号ＳC のレベル変化に伴い、出力コードが変化する。しかし、一つのコードから次のコードへの変換点、即ちコードの遷移は一回ずつではなく、ある程度のランダム性を有する。このため、本実施形態では、演算回路５０により、複数の測定データから、統計的な処理により、各ディジタルコードの遷移点を算出する。そして、算出された各ディジタルコードの遷移点前後のディジタルコードに応じて、それぞれのディジタルコードの遷移点のバラツキが求められる。遷移点のバラツキおよび測定信号ＳC の傾きに基づき、測定対象のアナログ／ディジタル変換回路の入力換算ノイズおよびリニアリティ特性が算出される。
【００２６】
以下、演算回路５０における演算処理について、数式を用いてさらに詳細に説明する。
本実施形態では、最尤推定によりディジタルコードの遷移点の求め方を導き出す。入力された測定信号ＳC （ランプ信号）には正規ノイズがのっている場合には、ｉ番目の出力コードがある特定値を越える確率ｐi は、次式に示す正規分布の累積分布関数により与えられる。
【００２７】
【数１】
0004022978.tif 000002
【００２８】
正規ノイズを仮定する事は多くの場合に妥当であるが、計算上の便利を図るために、正規分布を次式に示すようにロジスティック分布で近似することが考えられる。
【００２９】
【数２】
0004022978.tif 000003
【００３０】
ここで、ｋ＝３1/2 σ／πとおくと式（１）と式（２）の分散が一致する。測定データ列に最も良く当てはまるパラメータμが遷移点位置を、またｋが遷移点バラツキを表わす。式（２）に対する最尤法でその条件を求めると、
【００３１】
【数３】
0004022978.tif 000004
となる。ここで、ｎi は、注目するコードｊに対し、Ｄi ≧ｊのとき１、Ｄi ＜ｊのとき０になる変数である。
最初の式から近似的に出力コードｊの出現回数が微分直線性＋１に比例することが導かれる。
【００３２】
さらに、測定対象のアナログ／ディジタル変換回路の出力コードに対して、各コードの発生頻度をカウントし、それを累積することにより測定対象のアナログ／ディジタル変換回路のリニアリティ特性が求められる。図４は、ディジタルコードに基づき、アナログ／ディジタル変換回路のリニアリティ特性を計算する手順を示すフローチャートである。以下、図４を参照しつつ、演算回路５０におけるリニアリティ特性の計算を示す。
【００３３】
まず、ステップＳ１に示すように、演算回路５０は、メモリ４０から記録されたディジタルコードＤi を順次読み出す。そして、ステップＳ２に示すように、読み出したディジタルコードＤi の値をｊとすると、値ｊに応じて設けられたカウンタＣＮｊに“１”を加算する。
【００３４】
上述したステップＳ１とステップＳ２の処理をサンプル数Ｍだけ繰り返して行われると、一回の測定により得られたＭ個のサンプルに対して、各ディジタルコードの出現回数が求められる。即ち、各カウンタＣＮｊ（ｊ＝０，１，…，２N −１）には、それぞれのディジタルコードの出現回数が記憶される。
【００３５】
次いで、コード１から（２N −２）までの発生回数の合計値ＳＵＭを求める。この演算は、各カウンタＣＮｊの値を集計することにより行われる。得られた合計値ＳＵＭに対して、ディジタルコードの数で平均ＭＳが求められる。即ち、（ＭＳ＝ＳＵＭ／（２N −２））である。
【００３６】
以上の計算で得られた結果に応じて、ステップＳ５とステップＳ６に示すように、アナログ／ディジタル変換回路の微分リニアリティ特性ＤＮＬ（Differential Non-Linearity）と積分リニアリティ特性ＩＮＬ（Integral Non-Linearity）がそれぞれ算出される。
【００３７】
ステップＳ５に示すように、ディジタルコードｊにおいて、その微分リニアリティ特性ＤＮＬｊは、（ＤＮＬｊ＝ＣＮｊ／ＭＳ−１．０）により求められる。そして、ステップＳ６に示すように、ディジタルコードｊにおいて、その積分リニアリティ特性ＩＮＬｊは、（ＩＮＬｊ＝ＰＳＵＭｊ／ＭＳ−ｊ＋１．０）により求められる。なお、ＰＳＵＭｊは、ディジタルコードｊまでの各コード、即ちコード１，２，…，ｊの出現回数の合計である。
【００３８】
以上に示す演算処理により、アナログ／ディジタル変換回路のリニアリティ特性における微分リニアリティと積分リニアリティ特性がそれぞれ求められる。
図５は、実際の６ビットのアナログ／ディジタル変換回路において測定した結果に基づき算出されたリニアリティ特性ＤＮＬおよびＩＮＬを示している。図示のように、何れの特性でも、およそ±０．１ＬＳＢの範囲内にある。また、図６には、二回の測定データに基づき算出された二つの積分リニアリティ特性ＤＮＬを比較して表示している。なお、厳審には図５および図６は上に述べたリニアリティの定義からＸ軸を少しずれてプロットした。図示のように、二回の測定データにより算出された二つのリニアリティ特性ＤＮＬは、ある程度のバラツキが持っている。このバラツキは、アナログ／ディジタル変換回路の入力換算ノイズによるものと推定できる。
【００３９】
さらに、演算回路５０において、ディジタルコードに基づき、測定対象となるアナログ／ディジタル変換回路２０の入力換算ノイズが求められる。例えば、一例として、各ディジタルコードの前後各２００点のコードを用いて計算し、さらに測定信号ＳC の傾きを用いて各ディジタルコードにおける入力換算ノイズを算出できる。
【００４０】
ディジタルコードの分散σC 2 を求めるために、各ディジタルコードの遷移点の前後において、大きさが反対のディジタルコード、例えば、測定信号ＳC の上昇側において、遷移点以前では当該ディジタルコードの値以上のディジタルコード、遷移点以降では当該ディジタルコードの値未満のディジタルコードに対して、そのディジタルコードのサンプル番号と当該ディジタルコードの遷移点の距離の総和を２倍にし、その平方根を求めることにより、当該ディジタルコードの遷移点のバラツキ（分散σC 2 の平方根）σC が算出される。算出されたディジタルコードの遷移点の分散σC 2 と測定信号ＳC の傾きとの掛算の結果、測定対象のアナログ／ディジタル変換回路の入力換算ノイズを求められる。
【００４１】
さらに、上述のように算出された各ディジタルコードの遷移点のバラツキσC をおよそ１．１２８倍（２／π1/2 倍）にし、その平方根に測定信号ＳC の傾きを掛けることにより、微分リニアリティ特性ＤＮＬの測定バラツキが得られる。
【００４２】
以上説明したように、本実施形態によれば、信号発生回路により、所定の傾きを有するランプ信号を発生し、測定対象となるアナログ／ディジタル変換回路に入力し、アナログ／ディジタル変換回路により得られた複数のディジタルコードをメモリに順次記録する。演算回路により、メモリに記憶されたディジタルコードに応じて、それぞれのディジタルコードにおける遷移点を算出し、これに基づき各遷移点のバラツキを求め、算出した各遷移点のバラツキおよびランプ信号の傾きに基づき、入力換算ノイズを算出し、さらに上記算出した各遷移点のバラツキおよびランプ信号の傾きに応じて、アナログ／ディジタル変換回路のリニアリティ特性の測定結果のバラツキを算出できる。
【００４３】
なお、以上の説明においては、測定対象のアナログ／ディジタル変換回路から得られたディジタルコードをメモリに記録する方法を提示したが、本発明はこれに限定されるものではなく、例えば、一定のデータ記憶容量を持つロジックアナライザを用いて、測定対象のアナログ／ディジタル変換回路からのディジタルコードをロジックアナライザに取り込み、その後ロジックアナライザから記録データを読み出し、上述した演算処理を行うことにより図１に示す実施形態と同様に測定対象のアナログ／ディジタル変換回路の入力変換ノイズおよびリニアリティ特性を求めることが可能である。
【００４４】
また、測定信号、例えばランプ信号ＳC での測定結果は、同じ測定を繰り返し出力コードの発生頻度を積算することにより精度の向上が図れる。さらに、理論上、何回測定を繰り返せば所望の測定精度を達成できるかは容易に推定できる。
【００４５】
【発明の効果】
以上説明したように、本発明のアナログ／ディジタル変換回路測定装置によれば、アナログ／ディジタル変換回路のリニアリティ特性の測定結果から、入力換算ノイズを合わせて求めることができる。また、本発明のアナログ／ディジタル変換回路測定装置には、高価なディジタル／アナログ変換回路を必要とせず、安価なランプ信号発生回路、メモリ回路および演算回路のみを用いてアナログ／ディジタル変換回路のリニアリティ特性を求められるので、高精度、安価且つ簡単なアナログ／ディジタル変換回路測定装置を構築でき、理論上の精度限界は、測定信号を発生する信号発生回路の直線精度のみで決まるという利点がある。
【００４６】
さらに、本発明によれば、高速の専用メモリとＣＰＵなどからなる演算装置を設けることにより、アナログ／ディジタル変換回路の特性を高速に、例えば、理想的に測定対象のアナログ／ディジタル変換回路の最高動作速度でリニアリティ特性を計測することができ、且つ測定時間の短縮を実現できる。
【図面の簡単な説明】
【図１】本発明に係るアナログ／ディジタル変換回路測定装置の一実施形態を示す回路図である。
【図２】測定信号の波形を示す波形図である。
【図３】アナログ／ディジタル変換回路の出力コードを示す図である。
【図４】演算回路の信号処理の手順を示すフローチャートである。
【図５】アナログ／ディジタル変換回路のリニアリティ特性を示す図である。
【図６】アナログ／ディジタル変換回路のＤＮＬ安定性を示す図である。
【図７】従来のランプ波形入力法によるアナログ／ディジタル変換回路測定装置の一例を示す回路図である。
【符号の説明】
１０…信号発生回路、２０…アナログ／ディジタル変換回路、３０…メモリ、４０…カウンタ、５０…演算回路、１００，２００…測定装置。
【図１】
0004022978.tif 000005
【図２】
0004022978.tif 000006
【図３】
0004022978.tif 000007
【図４】
0004022978.tif 000008
【図５】
0004022978.tif 000009
【図６】
0004022978.tif 000010
【図７】
0004022978.tif 000011