(57)【特許請求の範囲】
【請求項１】
送信信号を通過させ、受信信号を遮断する送信用フィルタと、受信信号を通過させ、送信信号を遮断する受信用フィルタとを備え、アンテナに接続されるデュプレクサであって、
更に１つの基体を備え、
前記送信用フィルタおよび受信用フィルタは、いずれも、圧電性を有する圧電薄膜と、前記圧電薄膜の両面に配置され、前記圧電薄膜に励振用電圧を印加する第１および第２の励振用電極とを有する薄膜圧電共振子を含み、
前記送信用フィルタおよび受信用フィルタに含まれるすべての薄膜圧電共振子は、前記基体の上に配置され、
すべての薄膜圧電共振子における圧電薄膜は連続し、
前記送信用フィルタは、それぞれ前記薄膜圧電共振子からなり、ラダー型のフィルタ回路を構成する第１の直列共振子と第１の並列共振子とを含み、
前記受信用フィルタは、それぞれ前記薄膜圧電共振子からなり、ラダー型のフィルタ回路を構成する第２の直列共振子と第２の並列共振子とを含み、
前記送信用フィルタにおいて、それぞれ前記圧電薄膜の一方の面に配置された前記第１の直列共振子の励振用電極と前記第１の並列共振子の励振用電極とは、互いに厚さが異なり、
前記受信用フィルタにおいて、それぞれ前記圧電薄膜の一方の面に配置された前記第２の直列共振子の励振用電極と前記第２の並列共振子の励振用電極とは、互いに厚さが異なり、
前記第１の直列共振子の励振用電極と前記第１の並列共振子の励振用電極との間における厚さの差は、前記第２の直列共振子の励振用電極と前記第２の並列共振子の励振用電極との間における厚さの差と等しく、
互いに厚さが異なる第１の直列共振子の励振用電極と第１の並列共振子の励振用電極、および互いに厚さが異なる第２の直列共振子の励振用電極と第２の並列共振子の励振用電極のうち、第１の直列共振子の励振用電極は、第１の厚さの第１の電極用膜によって構成され、第２の直列共振子の励振用電極は、第２の厚さの第２の電極用膜によって構成され、第１の並列共振子の励振用電極は、前記第１の電極用膜と第３の電極用膜との積層体によって構成され、第２の並列共振子の励振用電極は、前記第２の電極用膜と第３の電極用膜との積層体によって構成されていることを特徴とするデュプレクサ。
【請求項２】
すべての薄膜圧電共振子における第１の励振用電極は、連続する１つの面の上に配置されていることを特徴とする請求項１記載のデュプレクサ。
【請求項３】
すべての薄膜圧電共振子における第２の励振用電極は、連続する１つの面の上に配置されていることを特徴とする請求項１または２記載のデュプレクサ。
【請求項４】
互いに厚さが異なる前記第１の直列共振子の励振用電極と前記第１の並列共振子の励振用電極は、共に、前記圧電薄膜における基体とは反対側の面に配置され、互いに厚さが異なる前記第２の直列共振子の励振用電極と前記第２の並列共振子の励振用電極は、共に、前記圧電薄膜における基体とは反対側の面に配置されていることを特徴とする請求項１ないし３のいずれかに記載のデュプレクサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜圧電共振子を用いたデュプレクサおよびその製造方法に関する。
【０００２】
【従来の技術】
近年飛躍的に普及してきた携帯電話等の移動体通信機器では、年々、小型化、および使用周波数の高周波化が進められている。そのため、移動体通信機器に使用される電子部品にも、小型化、および対応可能な周波数の高周波化が要望されている。
【０００３】
移動体通信機器には、１つのアンテナを送信と受信とに共用させるために送信信号の経路と受信信号の経路とを切り替えるデュプレクサを備えているものがある。このデュプレクサは、送信信号を通過させ、受信信号を遮断する送信用フィルタと、受信信号を通過させ、送信信号を遮断する受信用フィルタとを備えている。
【０００４】
近年、上記デュプレクサにおけるフィルタには、弾性表面波フィルタが用いられることがある。弾性表面波フィルタは、２ＧＨｚまでの周波数に対応でき、また、セラミックフィルタに比べて小型化が可能であるという特徴を有する。しかし、今後、移動体通信機器の使用周波数が２ＧＨｚ以上となった場合、弾性表面波フィルタがそのような周波数に対応するには、現状では技術的課題が多い。
【０００５】
そこで、最近、特許文献１に示されるように、薄膜バルクアコースティック共振子（Thin Film Bulk Acoustic Resonator；以下、ＦＢＡＲとも記す。）と呼ばれるデバイスが注目されている。このＦＢＡＲは、圧電薄膜の厚さ方向の共振を利用した薄膜圧電共振子である。ＦＢＡＲでは、圧電薄膜の厚さを変えることにより共振周波数を変えることができる。また、ＦＢＡＲは、数ＧＨｚの周波数まで対応することが可能であると考えられる。
【０００６】
共振子を用いたフィルタとしては、例えばラダー型フィルタがある。このラダー型フィルタは、基本構成として直列共振子と並列共振子とを含む。ラダー型フィルタは、必要に応じて、複数の基本構成が縦続接続されて構成される。
【０００７】
【特許文献１】
特開２０００−２７８０７８号公報
【０００８】
【発明が解決しようとする課題】
ところで、デュプレクサの製造方法としては、送信用フィルタを含むチップと受信用フィルタを含むチップとを別個に作製し、これらのチップをデュプレクサ用の実装基板に搭載する方法が一般的である。
【０００９】
しかしながら、上記の製造方法では、２種類のチップを作製する必要があると共に、実装基板に２つのチップを実装する必要がある。そのため、この製造方法では、デュプレクサを製造するのに要する工程数が多いという問題点がある。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、少ない工程数で製造することが可能なデュプレクサおよびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のデュプレクサは、送信信号を通過させ、受信信号を遮断する送信用フィルタと、受信信号を通過させ、送信信号を遮断する受信用フィルタとを備え、アンテナに接続されるデュプレクサであって、
更に１つの基体を備え、
送信用フィルタおよび受信用フィルタは、いずれも、圧電性を有する圧電薄膜と、圧電薄膜の両面に配置され、圧電薄膜に励振用電圧を印加する第１および第２の励振用電極とを有する薄膜圧電共振子を含み、
送信用フィルタおよび受信用フィルタに含まれるすべての薄膜圧電共振子は、基体の上に配置され、
すべての薄膜圧電共振子における圧電薄膜は連続しているものである。
【００１２】
本発明のデュプレクサの製造方法は、送信信号を通過させ、受信信号を遮断する送信用フィルタと、受信信号を通過させ、送信信号を遮断する受信用フィルタとを備え、アンテナに接続され、送信用フィルタおよび受信用フィルタは、いずれも、圧電性を有する圧電薄膜と、圧電薄膜の両面に配置され、圧電薄膜に励振用電圧を印加する第１および第２の励振用電極とを有する薄膜圧電共振子を含むデュプレクサを製造する方法であって、
１つの基体上に、送信用フィルタおよび受信用フィルタに含まれるすべての薄膜圧電共振子の第１の励振用電極を形成する工程と、
すべての薄膜圧電共振子における圧電薄膜が連続するように、第１の励振用電極の上に圧電薄膜を形成する工程と、
圧電薄膜の上に送信用フィルタおよび受信用フィルタに含まれるすべての薄膜圧電共振子の第２の励振用電極を形成する工程とを備えたものである。
【００１３】
本発明のデュプレクサまたはその製造方法では、送信用フィルタおよび受信用フィルタに含まれるすべての薄膜圧電共振子は１つの基体上に配置される。従って、本発明では、送信用フィルタを含むチップと受信用フィルタを含むチップとを別個に作製し、これらを実装基板に実装して製造するデュプレクサに比べて、少ない工程数でデュプレクサを製造することが可能になる。
【００１４】
本発明のデュプレクサまたはその製造方法において、すべての薄膜圧電共振子における第１の励振用電極は、連続する１つの面の上に配置されてもよい。また、本発明のデュプレクサまたはその製造方法において、すべての薄膜圧電共振子における第２の励振用電極は、連続する１つの面の上に配置されてもよい。
【００１５】
また、本発明のデュプレクサまたはその製造方法において、送信用フィルタは、それぞれ薄膜圧電共振子からなり、ラダー型のフィルタ回路を構成する第１の直列共振子と第１の並列共振子とを含み、受信用フィルタは、それぞれ薄膜圧電共振子からなり、ラダー型のフィルタ回路を構成する第２の直列共振子と第２の並列共振子とを含んでいてもよい。
【００１６】
送信用フィルタにおいて、それぞれ圧電薄膜の一方の面に配置された第１の直列共振子の励振用電極と第１の並列共振子の励振用電極とは、互いに厚さが異なり、受信用フィルタにおいて、それぞれ圧電薄膜の一方の面に配置された第２の直列共振子の励振用電極と第２の並列共振子の励振用電極とは、互いに厚さが異なっていてもよい。更に、第１の直列共振子の励振用電極と第１の並列共振子の励振用電極との間における厚さの差は、第２の直列共振子の励振用電極と第２の並列共振子の励振用電極との間における厚さの差と等しくてもよい。
【００１７】
また、互いに厚さが異なる第１の直列共振子の励振用電極と第１の並列共振子の励振用電極は、共に、圧電薄膜における基体とは反対側の面に配置され、互いに厚さが異なる第２の直列共振子の励振用電極と第２の並列共振子の励振用電極は、共に、圧電薄膜における基体とは反対側の面に配置されていてもよい。
【００１８】
また、互いに厚さが異なる第１の直列共振子の励振用電極と第１の並列共振子の励振用電極、および互いに厚さが異なる第２の直列共振子の励振用電極と第２の並列共振子の励振用電極のうち、第１の直列共振子の励振用電極は、第１の厚さの第１の電極用膜によって構成され、第２の直列共振子の励振用電極は、第２の厚さの第２の電極用膜によって構成され、第１の並列共振子の励振用電極は、第１の電極用膜と第３の電極用膜との積層体によって構成され、第２の並列共振子の励振用電極は、第２の電極用膜と第３の電極用膜との積層体によって構成されていてもよい。
【００１９】
また、本発明のデュプレクサまたはその製造方法において、送信用フィルタおよび受信用フィルタに含まれるすべての薄膜圧電共振子は、更に、音響インピーダンスが異なる複数の誘電体層によって構成された音響多層膜を有していてもよい。この場合、すべての薄膜圧電共振子における音響多層膜の厚さは等しくてもよい。また、すべての薄膜圧電共振子における音響多層膜は連続していてもよい。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態に係るデュプレクサの構成について説明する。図１は本実施の形態に係るデュプレクサの平面図である。
【００２１】
本実施の形態に係るデュプレクサ１は、図１に示したように、送信信号を通過させ、受信信号を遮断する送信用フィルタ９７と、受信信号を通過させ、送信信号を遮断する受信用フィルタ９８とを備え、図示しないアンテナに接続されるものである。送信用フィルタ９７および受信用フィルタ９８は、それぞれ複数の圧電薄膜共振子を含んでいる。送信用フィルタ９７および受信用フィルタ９８に含まれるすべての圧電薄膜共振子は、１つの基体の上に配置されている。このようにして、送信用フィルタ９７および受信用フィルタ９８を含むチップ１０が構成されている。デュプレクサ１は、チップ１０と、このチップ１０が実装された実装基板３０とを備えている。
【００２２】
次に、図１ないし図３を参照して、実装基板３０の構成について詳しく説明する。図２は実装基板３０の平面図、図３は実装基板３０の中層を示す平面図である。実装基板３０は、積層された複数の層を含んでいる。そのうちの１つが、図３に示した中層であり、この中層は、実装基板３０の厚さ方向の中間の位置に配置されている。実装基板３０の大きさは、例えば縦８ｍｍ、横８ｍｍ、厚さ１ｍｍである。また、実装基板３０の材料には、例えばガラスエポキシが用いられる。
【００２３】
図１および図２に示したように、実装基板３０の上面には、信号用導体部３２，３３，３４，３５と接地用導体部３６とが設けられている。信号用導体部３２は、実装基板３０に実装されるチップ１０の図１における左上の角部近傍の位置から、実装基板３０の上面における左辺の中央部まで延びている。信号用導体部３３は、実装基板３０に実装されるチップ１０の図１における右下の角部近傍の位置から、実装基板３０の上面における右辺の中央部まで延びている。信号用導体部３４は、実装基板３０に実装されるチップ１０の図１における左下の角部近傍の位置から、実装基板３０の上面における下辺の中央部まで延びている。信号用導体部３５は、実装基板３０に実装されるチップ１０の図１における右上の角部近傍の位置に配置されている。
【００２４】
接地用導体部３６は、実装基板３０の上面中央に形成された中央部３６ａと、この中央部３６ａから周辺へ向かって延びる複数の延在部３６ｂとを有している。中央部３６ａは、実装基板３０の上面におけるチップ１０と重なる部分のほぼ全体を覆っている。各延在部３６ｂは、信号用導体部３２，３３，３４，３５を避けるようにして、中央部３６ａから実装基板３０の上面の四つの辺のいずれかまで延びている。
【００２５】
実装基板３０の４つの側面には、それぞれ、端面スルーホール３９が３つずつ設けられている。信号用導体部３２は、実装基板３０の上面における左辺の中央に配置された端面スルーホール３９に電気的に接続されている。同様に、信号用導体部３３は、実装基板３０の上面における右辺の中央に配置された端面スルーホール３９に電気的に接続されている。信号用導体部３４は、実装基板３０の上面における下辺の中央に配置された端面スルーホール３９に電気的に接続されている。接地用導体部３６の複数の延在部３６ｂは、それぞれ残りの端面スルーホール３９に電気的に接続されている。
【００２６】
図３に示したように、実装基板３０の中層は、蛇行しながら延びる所定の長さの導体部を有している。この導体部によって４分の１波長位相変換器９９が構成されている。４分の１波長位相変換器９９の一端部は、実装基板３０の中層まで達する信号用導体部３５に接続されている。４分の１波長位相変換器９９の他端部は、実装基板３０の図３における下辺中央部に位置する端面スルーホール３９を介して信号用導体部３４に接続されている。
【００２７】
また、信号用導体部３２，３３，３４、接地用導体部３６および４分の１波長位相変換器９９はそれぞれ、例えば、銅（Ｃｕ）層の上にニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層して形成される。この場合、銅層の厚さは例えば１８μｍであり、ニッケル層と金層を合わせた厚さは例えば５μｍである。
【００２８】
次に、本実施の形態に係るデュプレクサ１の回路構成について説明する。図４は本実施の形態に係るデュプレクサ１の回路図である。本実施の形態に係るデュプレクサ１は、図示しないアンテナに接続されるアンテナ端子９１，９２と、アンテナに対して送信信号を出力する図示しない送信回路に接続される送信信号端子９３，９４と、アンテナからの受信信号を入力する図示しない受信回路に接続される受信信号端子９５，９６とを備えている。
【００２９】
デュプレクサ１は、更に、送信信号を通過させ、受信信号を遮断する送信用フィルタ９７と、受信信号を通過させ、送信信号を遮断する受信用フィルタ９８とを備えている。フィルタ９７，９８は、それぞれ、２つの入力端子と２つの出力端子とを有している。
【００３０】
フィルタ９７の２つの入力端子はそれぞれ送信信号端子９３，９４に接続されている。フィルタ９７の２つの出力端子はそれぞれアンテナ端子９１，９２に接続されている。フィルタ９８の一方の入力端子は４分の１波長位相変換器９９を介してアンテナ端子９１に接続され、他方の入力端子はアンテナ端子９２に接続されている。フィルタ９８の２つの出力端子はそれぞれ受信信号端子９５，９６に接続されている。送信回路から送られてきた送信信号は、フィルタ９７を通過してアンテナに送られる。また、アンテナからの受信信号は、４分の１波長位相変換器９９を通過して、４分の１波長だけ位相がずれた信号に変換された後、フィルタ９８を通過して図示しない受信回路に送られる。
【００３１】
図４におけるアンテナ端子９１は、図１における信号用導体部３４に対応する。図４における送信信号端子９３は、図１における信号用導体部３３に対応する。図４における受信信号端子９５は、図１における信号用導体部３２に対応する。図４におけるアンテナ端子９２、送信信号端子９４および受信信号端子９６は、図１における接地用導体部３６に対応する。
【００３２】
次に、本実施の形態における送信用フィルタ９７の回路構成について説明する。図５は、送信用フィルタ９７の回路構成を示す回路図である。図５に示したように、送信用フィルタ９７は、それぞれ薄膜圧電共振子からなり、ラダー型のフィルタ回路を構成する直列共振子１６Ｔおよび並列共振子１７Ｔを有している。直列共振子１６Ｔおよび並列共振子１７Ｔは、それぞれ本発明における第１の直列共振子および第１の並列共振子に対応する。
【００３３】
また、送信用フィルタ９７は、縦続接続された複数、例えば２つのフィルタ部４３を備えている。２つのフィルタ部４３は、それぞれ入力端と出力端とを有している。前段のフィルタ部４３の入力端は、送信用フィルタ９７の入力端４１Ｔに接続されている。また、前段のフィルタ部４３の出力端は、後段のフィルタ部４３の入力端に接続されている。また、後段のフィルタ部４３の出力端は、送信用フィルタ９７の出力端４２Ｔに接続されている。
【００３４】
各フィルタ部４３は、２つの直列共振子１６Ｔと、１つの並列共振子１７Ｔとを有している。一方の直列共振子１６Ｔの一端は、フィルタ部４３の入力端に接続されている。一方の直列共振子１６Ｔの他端は、他方の直列共振子１６Ｔの一端に接続されている。他方の直列共振子１６Ｔの他端は、フィルタ部４３の出力端に接続されている。並列共振子１７Ｔの一端は、２つの直列共振子１６Ｔの接続点に接続されている。並列共振子１７Ｔの他端は、接地されている。
【００３５】
次に、本実施の形態における受信用フィルタ９８の回路構成について説明する。図６は、受信用フィルタ９８の回路構成を示す回路図である。図６に示したように、受信用フィルタ９８は、それぞれ薄膜圧電共振子からなり、ラダー型のフィルタ回路を構成する直列共振子１６Ｒおよび並列共振子１７Ｒを有している。直列共振子１６Ｒおよび並列共振子１７Ｒは、それぞれ本発明における第２の直列共振子および第２の並列共振子に対応する。
【００３６】
また、受信用フィルタ９８は、縦続接続された複数、例えば２つのフィルタ部４４を備えている。２つのフィルタ部４４は、それぞれ入力端と出力端とを有している。前段のフィルタ部４４の入力端は、受信用フィルタ９８の入力端４１Ｒに接続されている。また、前段のフィルタ部４４の出力端は、後段のフィルタ部４４の入力端に接続されている。また、後段のフィルタ部４４の出力端は、受信用フィルタ９８の出力端４２Ｒに接続されている。
【００３７】
各フィルタ部４４は、１つの直列共振子１６Ｒと、２つの並列共振子１７Ｒとを有している。直列共振子１６Ｒの一端は、フィルタ部４４の入力端に接続されている。直列共振子１６Ｒの他端は、フィルタ部４４の出力端に接続されている。一方の並列共振子１７Ｒの一端は、フィルタ部４４の入力端に接続されている。また、一方の並列共振子１７Ｒの他端は、接地されている。他方の並列共振子１７Ｒの一端は、フィルタ部４４の出力端に接続されている。また、他方の並列共振子１７Ｒの他端は、接地されている。
【００３８】
図１に示したように、チップ１０は、例えば、フェースアップボンディングによって実装基板３０に実装されている。すなわち、チップ１０は、複数の接続用の電極が露出した一方の面が、実装基板３０の上面と同じ方向を向くように上向きに配置されている。チップ１０の各接続用の電極は、例えばボンディングワイヤ２０によって、実装基板３０の導体部３２〜３６の所定の位置に電気的に接続されている。
【００３９】
次に、図７および図８を参照して、チップ１０における１つのフィルタ部４３の構成について詳しく説明する。図７はフィルタ部４３を示す平面図、図８は図７におけるＡ−Ａ線断面を拡大して示す断面図である。なお、図８では、水平方向の寸法よりも垂直方向の寸法、すなわち厚さを大きく描いている。
【００４０】
チップ１０は、基体１１と、この基体１１の上に配置されたバリア層１２とを備えている。フィルタ部４３は、バリア層１２の上に配置された下部電極１３Ａ〜１３Ｄと、これらの下部電極１３Ａ〜１３Ｄの上に配置された圧電薄膜１４と、この圧電薄膜１４の上に配置された上部電極１５Ａとを備えている。なお、図７は、基体１１およびバリア層１２を省略して描いている。
【００４１】
図７および図８に示したように、基体１１には、２つの直列共振子１６Ｔと１つの並列共振子１７Ｔが配置される領域に、１つの空洞１１ａが設けられている。図７に示したように、上方から見たときの空洞１１ａの形状は矩形になっている。基体１１には、例えばＳｉ基板が用いられる。
【００４２】
バリア層１２は、基体１１の空洞１１ａに対応する領域にも下部電極１３Ａ，１３Ｂ，１３Ｃを配置できるように、基体１１と下部電極１３Ａ〜１３Ｄとを隔てる絶縁層である。バリア層１２の材料には、例えば窒化ケイ素（ＳｉＮＸ）が用いられる。
【００４３】
圧電薄膜１４は、圧電性を有する薄膜である。圧電薄膜１４の材料には、例えばＺｎＯやＡｌＮが用いられる。下部電極１３Ａ〜１３Ｄおよび上部電極１５Ａは、それぞれ、主として金属よりなり、例えばクロム（Ｃｒ）層の上に金（Ａｕ）層を積層して形成される。
【００４４】
下部電極１３Ａ，１３Ｂは、図７における左右に並べて配置されている。下部電極１３Ｃは、下部電極１３Ａ，１３Ｂの図７における下側に配置されている。下部電極１３Ｄは、下部電極１３Ａ，１３Ｂの図７における上側に配置されている。下部電極１３Ａ，１３Ｂの各平面形状は、互いに近接する端部近傍部分の幅が他の部分より若干大きい略矩形状に形成されている。下部電極１３Ｃ，１３Ｄの各平面形状は、いずれも、一方向に長い矩形をなしている。上部電極１５Ａの平面形状は、略Ｔ字形をなし、且つ下部電極１３Ａ，１３Ｂと対向する２つの部分の幅は他の部分より若干大きくなっている。下部電極１３Ａはフィルタ部４３の入力端を兼ね、下部電極１３Ｂはフィルタ部４３の出力端を兼ねている。下部電極１３Ｃ，１３Ｄは接地される。
【００４５】
図７に示したように上方から見たときに、下部電極１３Ａの右側の約半分は空洞１１ａに対応する領域内に配置され、下部電極１３Ａの左側の約半分は空洞１１ａに対応する領域の外に配置されている。下部電極１３Ｂの左側の約半分は空洞１１ａに対応する領域内に配置され、下部電極１３Ｂの右側の約半分は空洞１１ａに対応する領域の外に配置されている。また、下部電極１３Ｃの両端近傍の部分は空洞１１ａに対応する領域の外に配置され、下部電極１３Ｃの他の部分は空洞１１ａに対応する領域内に配置されている。下部電極１３Ｄは全体が空洞１１ａに対応する領域の外に配置されている。また、上部電極１５Ａは全体が空洞１１ａに対応する領域内に配置されている。
【００４６】
下部電極１３Ａの右側の端部近傍の一部と上部電極１５Ａの左側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ａおよび上部電極１５Ａの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、フィルタ部４３の入力端側の直列共振子１６Ｔが形成されている。この直列共振子１６Ｔは、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ａおよび上部電極１５Ａを有する薄膜圧電共振子である。なお、図７では、便宜上、下部電極１３Ａと上部電極１５Ａの互いに重なる部分の大きさを若干異ならせているが、実際にはこれらの大きさは等しい。
【００４７】
また、下部電極１３Ｂの左側の端部近傍の一部と上部電極１５Ａの右側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ｂおよび上部電極１５Ａの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、フィルタ部４３の出力端側の直列共振子１６Ｔが形成されている。この直列共振子１６Ｔは、入力端側の直列共振子１６Ｔと同様に、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ｂおよび上部電極１５Ａを有する薄膜圧電共振子である。なお、図７では、便宜上、下部電極１３Ｂと上部電極１５Ａの互いに重なる部分の大きさを若干異ならせているが、実際にはこれらの大きさは等しい。また、出力端側の直列共振子１６Ｔの断面構造は、図８に示した入力端側の直列共振子１６Ｔと同様である。
【００４８】
また、下部電極１３Ｃの中央近傍の一部と上部電極１５Ａの下側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ｃおよび上部電極１５Ａの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、並列共振子１７Ｔが形成されている。この並列共振子１７Ｔは、直列共振子１６Ｔと同様に、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ｃおよび上部電極１５Ａを有する薄膜圧電共振子である。なお、この並列共振子１７Ｔの断面構造は、図８に示した直列共振子１６Ｔと同様である。
【００４９】
図７に示したように、圧電薄膜１４において、下部電極１３Ａの左側の端部近傍の部分に対応する位置と、下部電極１３Ｂの右側の端部近傍の部分に対応する位置と、下部電極１３Ｃの両端部近傍の部分に対応する位置と、下部電極１３Ｄの両端部近傍の部分に対応する位置には、それぞれスルーホール１４ａ，１４ｂ，１４ｃ，１４ｄが形成されている。
【００５０】
なお、前段のフィルタ部４３の下部電極１３Ｂと後段のフィルタ部４３の下部電極１３Ａは、図示しない導体を介して接続されてもよいし、予め一体化されていてもよい。また、前段のフィルタ部４３と後段のフィルタ部４３の下部電極１３Ｃ同士は、図示しない導体を介して接続されてもよいし、予め一体化されていてもよい。同様に、前段のフィルタ部４３と後段のフィルタ部４３の下部電極１３Ｄ同士は、図示しない導体を介して接続されてもよいし、予め一体化されていてもよい。
【００５１】
前段のフィルタ部４３の下部電極１３Ａは、スルーホール１４ａを通過するボンディングワイヤ２０によって、信号用導体部３３に接続されている。また、後段のフィルタ部４３の下部電極１３Ｂは、スルーホール１４ｂを通過するボンディングワイヤ２０によって、信号用導体部３４に接続されている。また、２つのフィルタ部４３の下部電極１３Ｃは、いずれかのスルーホール１４ｃを通過するボンディングワイヤ２０によって、接地用導体部３６に接続されている。また、２つのフィルタ部４３の下部電極１３Ｄは、いずれかのスルーホール１４ｄを通過するボンディングワイヤ２０によって、接地用導体部３６に接続されている。
【００５２】
下部電極１３Ａ〜１３Ｄは本発明における第１の励振用電極に対応し、上部電極１５Ａは本発明における第２の励振用電極に対応する。下部電極１３Ａ〜１３Ｄおよび上部電極１５Ａは、いずれも１つの導体層を含んでいる。従って、フィルタ部４３において、各薄膜圧電共振子における下部電極または上部電極は、他のいずれかの薄膜圧電共振子における下部電極または上部電極に対して、これらの電極に共通に用いられる導体層によって接続されている。
【００５３】
次に、図９を参照して、チップ１０における１つのフィルタ部４４の構成について詳しく説明する。図９はフィルタ部４４を示す平面図である。
【００５４】
フィルタ部４４は、バリア層１２の上に配置された下部電極１３Ｅ，１３Ｆと、これらの下部電極１３Ｅ，１３Ｆの上に配置された圧電薄膜１４と、この圧電薄膜１４の上に配置された上部電極１５Ｂ，１５Ｃとを備えている。なお、図９は、基体１１およびバリア層１２を省略して描いている。
【００５５】
図９に示したように、基体１１には、１つの直列共振子１６Ｒと２つの並列共振子１７Ｒが配置される領域に、１つの空洞１１ｂが設けられている。上方から見たときの空洞１１ｂの形状は矩形になっている。
【００５６】
下部電極１３Ｅ，１３Ｆおよび上部電極１５Ｂ，１５Ｃは、フィルタ部４３側の下部電極１３Ａ〜１３Ｄおよび上部電極１５Ａと同様に、それぞれ、主として金属よりなり、例えばクロム（Ｃｒ）層の上に金（Ａｕ）層を積層して形成される。
【００５７】
下部電極１３Ｅ，１３Ｆは、図９において上下に配置されている。このうち、上側に配置された下部電極１３Ｅの平面形状は、略逆Ｔ字形をなし、且つ左側の端部近傍部分の幅は他の部分よりも若干大きくなっている。下側に配置された下部電極１３Ｆの平面形状は、一方向に長い矩形をなしている。上部電極１５Ｂ，１５Ｃは、図９において上下に配置されている。このうち、下側に配置された上部電極１５Ｂの平面形状は、略Ｔ字形をなし、且つ右側の端部近傍部分の幅は他の部分よりも若干大きくなっている。上側に配置された上部電極１５Ｃの平面形状は、一方向に長い矩形をなしている。下部電極１３Ｅはフィルタ部４４の入力端を兼ね、上部電極１５Ｂはフィルタ部４４の出力端を兼ねている。下部電極１３Ｆおよび上部電極１５Ｃは接地される。
【００５８】
図９に示したように上方から見たときに、下部電極１３Ｅの右側の端部近傍の部分は空洞１１ｂに対応する領域の外に配置され、下部電極１３Ｅの他の部分は、空洞１１ｂに対応する領域内に配置されている。下部電極１３Ｆの両端近傍の部分は空洞１１ｂに対応する領域の外に配置され、下部電極１３Ｆの他の部分は空洞１１ｂに対応する領域内に配置されている。また、上部電極１５Ｂの左側の端部近傍の部分は空洞１１ｂに対応する領域の外に配置され、上部電極１５Ｂの他の部分は、空洞１１ｂに対応する領域内に配置されている。上部電極１５Ｃの両端近傍の部分は空洞１１ｂに対応する領域の外に配置され、上部電極１５Ｃの他の部分は空洞１１ｂに対応する領域内に配置されている。
【００５９】
下部電極１３Ｅの左側の端部近傍の一部と上部電極１５Ｂの右側の端部近傍の一部とは、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ｅおよび上部電極１５Ｂの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、直列共振子１６Ｒが形成されている。この直列共振子１６Ｒは、直列共振子１６Ｔと同様に、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ｅおよび上部電極１５Ｂを有する薄膜圧電共振子である。なお、この直列共振子１６Ｒの断面構造は、図８に示した直列共振子１６Ｔと同様である。また、図９では、便宜上、下部電極１３Ｅと上部電極１５Ｂの互いに重なる部分の大きさを若干異ならせているが、実際にはこれらの大きさは等しい。
【００６０】
また、下部電極１３Ｅの図９における上側の端部近傍の一部と上部電極１５Ｃの中間部分の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ｅおよび上部電極１５Ｃの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、フィルタ部４４の入力端側の並列共振子１７Ｒが形成されている。この並列共振子１７Ｒは、直列共振子１６Ｔと同様に、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ｅおよび上部電極１５Ｃを有する薄膜圧電共振子である。なお、この並列共振子１７Ｒの断面構造は、図８に示した直列共振子１６Ｔと同様である。
【００６１】
また、下部電極１３Ｆの中間部分の一部と上部電極１５Ｂの図９における下側の端部近傍の一部は、圧電薄膜１４を介して互いに対向するように配置されている。そして、下部電極１３Ｆおよび上部電極１５Ｂの互いに重なる部分と、これらの間に配置された圧電薄膜１４の一部とによって、フィルタ部４４の出力側の並列共振子１７Ｒが形成されている。この並列共振子１７Ｒは、直列共振子１６Ｔと同様に、圧電性を有する圧電薄膜１４と、圧電薄膜１４の両面に配置され、圧電薄膜１４に対して励振用電圧を印加するための２つの励振用電極である下部電極１３Ｆおよび上部電極１５Ｂを有する薄膜圧電共振子である。なお、この並列共振子１７Ｒの断面構造は、図８に示した直列共振子１６Ｔと同様である。
【００６２】
図９に示したように、圧電薄膜１４において、下部電極１３Ｅの右側の端部近傍の部分に対応する位置と、下部電極１３Ｆの両端部近傍の部分に対応する位置とには、それぞれスルーホール１４ｅ，１４ｆが形成されている。
【００６３】
前段のフィルタ部４４の上部電極１５Ｂは、図示しない導体を介していると共に、スルーホール１４ｅを経て、後段のフィルタ部４４の下部電極１３Ｅに接続される。また、前段のフィルタ部４４と後段のフィルタ部４４の下部電極１３Ｆ同士は、図示しない導体を介して接続されてもよいし、予め一体化されていてもよい。同様に、前段のフィルタ部４４と後段のフィルタ部４４の上部電極１５Ｃ同士は、図示しない導体を介して接続されてもよいし、予め一体化されていてもよい。
【００６４】
前段のフィルタ部４４の下部電極１３Ｅは、スルーホール１４ｅを通過するボンディングワイヤ２０によって、信号用導体部３５に接続されている。また、後段のフィルタ部４４の上部電極１５Ｂは、ボンディングワイヤ２０によって、信号用導体部３２に接続されている。また、２つのフィルタ部４４の下部電極１３Ｆは、いずれかのスルーホール１４ｆを通過するボンディングワイヤ２０によって、接地用導体部３６に接続されている。また、上部電極１５Ｃは、ボンディングワイヤ２０によって、接地用導体部３６に接続されている。
【００６５】
下部電極１３Ｅ，１３Ｆは本発明における第１の励振用電極に対応し、上部電極１５Ｂ，１５Ｃは本発明における第２の励振用電極に対応する。下部電極１３Ｅ，１３Ｆおよび上部電極１５Ｂ，１５Ｃは、いずれも１つの導体層を含んでいる。従って、フィルタ部４４において、各薄膜圧電共振子における下部電極または上部電極は、他のいずれかの薄膜圧電共振子における下部電極または上部電極に対して、これらの電極に共通に用いられる導体層によって接続されている。
【００６６】
本実施の形態では、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における圧電薄膜１４は連続している。なお、圧電薄膜１４が連続しているというのは、圧電薄膜１４が複数の部分に完全に分断されていないことを言い、例えば圧電薄膜１４にスルーホールのような孔が形成されている場合も含む。
【００６７】
また、本実施の形態では、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における下部電極は、連続する１つの面の上に配置されている。この連続する１つの面というのは、連続する１つの層の１つの面を言い、ここではバリア層１２の上面である。なお、連続する１つの面は、平面に限らず、多少の凹凸を含む面であってもよい。
【００６８】
また、本実施の形態では、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における上部電極は、連続する１つの面の上に配置されている。この連続する１つの面というのは、連続する１つの層の１つの面を言い、ここでは圧電薄膜１４の上面である。なお、連続する１つの面は、平面に限らず、多少の凹凸を含む面であってもよい。また、すべての薄膜圧電共振子における上部電極は、圧電薄膜１４の上面の上に、連続する他の層を介して配置されていてもよい。
【００６９】
各共振子１６Ｔ，１７Ｔ，１６Ｒ，１７Ｒにおいて、下部電極と上部電極には、高周波の励振用電圧が印加される。この励振用電圧は圧電薄膜１４に印加される。これにより、圧電薄膜１４のうち、下部電極と上部電極との間に配置された部分が励振され、この部分に厚さ方向に進行する弾性波が発生する。この部分は、励振用電圧の周波数が所定の共振周波数のときに共振する。
【００７０】
本実施の形態では、共振子１６Ｔ，１７Ｔ，１６Ｒ，１７Ｒのそれぞれにおける上部電極の厚さを変えることによって、各共振子１６Ｔ，１７Ｔ，１６Ｒ，１７Ｒの共振周波数を異ならせている。
【００７１】
図７に示したように、フィルタ部４３における上部電極１５Ａは、それぞれ下部電極１３Ａ，１３Ｂに対向して、各直列共振子１６Ｔの一部を構成する２つの直列共振子形成部１５Ａｓと、下部電極１３Ｃに対向して、並列共振子１７Ｔの一部を構成する並列共振子形成部１５Ａｐとを有している。直列共振子形成部１５Ａｓと並列共振子形成部１５Ａｐとは、互いに厚さが異なっている。本実施の形態では、並列共振子形成部１５Ａｐの厚さｔ３は、直列共振子形成部１５Ａｓの厚さｔ１よりも大きくなっている。そして、厚さの差ｔ３−ｔ１をΔｔ３１で表す。直列共振子形成部１５Ａｓは、本発明における第１の直列共振子の励振用電極に対応し、並列共振子形成部１５Ａｐは、本発明における第１の並列共振子の励振用電極に対応する。
【００７２】
また、図９に示したように、フィルタ部４４における上部電極１５Ｂは、下部電極１３Ｅに対向して、直列共振子１６Ｒの一部を構成する直列共振子形成部１５Ｂｓと、下部電極１３Ｆに対向して、並列共振子１７Ｒの一部を構成する並列共振子形成部１５Ｂｐとを有している。また、フィルタ部４４における上部電極１５Ｃは、下部電極１３Ｅに対向して、並列共振子１７Ｒの一部を構成する並列共振子形成部１５Ｃｐを有している。直列共振子形成部１５Ｂｓは、並列共振子形成部１５Ｂｐおよび並列共振子形成部１５Ｃｐと厚さが異なっている。本実施の形態では、並列共振子形成部１５Ｂｐおよび並列共振子形成部１５Ｃｐの各厚さは共にｔ４となっている。この厚さｔ４は、直列共振子形成部１５Ｂｓの厚さｔ２よりも大きくなっている。そして、厚さの差ｔ４−ｔ２をΔｔ４２で表す。直列共振子形成部１５Ｂｓは、本発明における第２の直列共振子の励振用電極に対応し、並列共振子形成部１５Ｂｐおよび並列共振子形成部１５Ｃｐは、本発明における第２の並列共振子の励振用電極に対応する。
【００７３】
送信用フィルタ９７と受信用フィルタ９８とでは、通過帯域が異なっている。そのため、上記の各厚さｔ１〜ｔ４は互いに異なっている。ただし、本実施の形態では、並列共振子形成部１５Ａｐと直列共振子形成部１５Ａｓの厚さの差Δｔ３１を、並列共振子形成部１５Ｂｐ，１５Ｃｐと直列共振子形成部１５Ｂｓの厚さの差Δｔ４２と等しくしている。
【００７４】
ここで、本実施の形態に係るデュプレクサ１における各部の寸法の一例を挙げる。この例では、フィルタ部４３およびフィルタ部４４の双方において、圧電薄膜１４の厚さは０．９μｍであり、下部電極１３Ａ〜１３Ｆの厚さは１００ｎｍである。また、フィルタ部４３において、直列共振子１６Ｔの大きさは、縦１５０μｍ、横１５０μｍであり、並列共振子１７Ｔの大きさは、縦１８５μｍ、横１８５μｍである。更に、フィルタ部４４において、直列共振子１６Ｒの大きさは、縦１００μｍ、横１００μｍであり、並列共振子１７Ｒの大きさは、縦１４３μｍ、横１４３μｍである。そして、直列共振子形成部１５Ａｓの厚さｔ１は９０ｎｍであり、並列共振子形成部１５Ａｐの厚さｔ３は１０５ｎｍである。また、直列共振子形成部１５Ｂｓの厚さｔ２は５５ｎｍであり、並列共振子形成部１５Ｂｐ，１５Ｃｐの厚さｔ４は７０ｎｍである。厚さの差Δｔ３１、Δｔ４２は、いずれも１５ｎｍである。
【００７５】
次に、本実施の形態に係るデュプレクサ１の製造方法について説明する。この製造方法は、チップ１０を作製する工程と、実装基板３０を作製する工程と、チップ１０を実装基板３０に実装する工程とを備えている。なお、図１に示したように、チップ１０は、複数の接続用の電極が露出した一方の面が、実装基板３０の上面と同じ方向を向くように上向きに配置されている。
【００７６】
このようにして、パッケージ化されたデュプレクサ１が製造される。このデュプレクサ１は、実装基板３０の端面スルーホール３９の近辺において他の基板にはんだ付けされることによって、他の基板に対して電気的に接続され、且つ機械的に固定される。
【００７７】
次に、本実施の形態におけるチップ１０の作製工程の一例について説明する。このチップ１０の作製工程では、基体１１として、（１００）面を有するように配向したＳｉ基板を用いた。そして、この基体１１の上面（表面）と下面（裏面）にそれぞれ、化学的気相成長（ＣＶＤ）法により、２００ｎｍの厚さの窒化ケイ素（ＳｉＮＸ）膜を形成した。基体１１の上面に形成された窒化ケイ素膜は上部のバリア層１２となり、基体１１の下面に形成された窒化ケイ素膜は、図示しない下部のバリア層となる。
【００７８】
次に、下部のバリア層に、フォトリソグラフィおよびドライエッチングにより図示しない複数の開口部を形成した。下部のバリア層は、後にエッチングによって基体１１に空洞１１ａ，１１ｂを形成するためのマスクとして用いられる。
【００７９】
次に、バリア層１２の上面の上に、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における下部電極１３Ａ〜１３Ｆを形成した。なお、本例では、バリア層１２の上面は平面である。従って、すべての薄膜圧電共振子における下部電極１３Ａ〜１３Ｆは、同一平面上に配置される。下部電極１３Ａ〜１３Ｆは、以下で説明するようにリフトオフ法により、約５ｎｍの厚さのＣｒ層および約１００ｎｍのＡｕ層を、この順に形成することによって形成した。すなわち、まず、バリア層１２の上面に、フォトリソグラフィにより、下部電極１３Ａ〜１３Ｆの各々を形成すべき位置に開口部を有するレジストパターンを形成した。次に、スパッタ法により、レジストパターンを覆うように、約５ｎｍの厚さのＣｒ層および約１００ｎｍの厚さのＡｕ層を、この順に形成した。次に、レジストパターンを除去し、レジストパターンの開口部内に形成されたＣｒ層およびＡｕ層を下部電極１３Ａ〜１３Ｆとした。
【００８０】
次に、スパッタ法により、下部電極１３Ａ〜１３Ｆを覆うように約０．９μｍの厚さのＺｎＯ層を形成することによって、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における圧電薄膜１４が連続するように、圧電薄膜１４を形成した。次に、酢酸を用いて圧電薄膜１４の一部を除去することによって、スルーホール１４ａ〜１４ｆを形成した。
【００８１】
次に、圧電薄膜１４の上面の上に、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における上部電極１５Ａ〜１５Ｃを、リフトオフ法により形成した。この上部電極１５Ａ〜１５Ｃを形成する工程については、後で詳しく説明する。
【００８２】
上部電極１５Ａ〜１５Ｃの形成が完了した後、下部のバリア層をマスクとし、ＫＯＨを用いて、下面（裏面）側より基体１１をエッチングして、空洞１１ａ，１１ｂを形成した。（１００）面を有するように配向したＳｉ基板よりなる基体１１は、ＫＯＨにより異方性エッチングが施される。その結果、基体１１には、下側に向けて徐々に幅が広がる形状の空洞１１ａ，１１ｂが形成された。
【００８３】
次に、本実施の形態における上部電極１５Ａ〜１５Ｃを形成する工程について詳しく説明する。この上部電極１５Ａ〜１５Ｃの形成工程は、フィルタ部４３における上部電極１５Ａを形成すべき領域に、この上部電極１５Ａと同じ平面形状と第１の厚さとを有する第１の電極用膜を形成する工程と、フィルタ部４４における上部電極１５Ｂ，１５Ｃを形成すべき領域に、この上部電極１５Ｂ，１５Ｃと同じ平面形状と第２の厚さとを有する第２の電極用膜を形成する工程と、上部電極１５Ａのうちの並列共振子形成部１５Ａｐおよび上部電極１５Ｂ，１５Ｃのうちの並列共振子形成部１５Ｂｐ，１５Ｃｐを形成すべき領域に、これらと同じ平面形状と第３の厚さとを有する第３の電極用膜を形成する工程とを含んでいる。これら３つの工程の順序は、任意である。第１の電極用膜は、２つの薄膜圧電共振子１６Ｔおよび１つの薄膜圧電共振子１７Ｔにおける上部電極に共通に用いられる導体層に対応する。上部電極１５Ｂと同じ平面形状を有する第２の電極用膜は、１つの薄膜圧電共振子１６Ｒおよび１つの薄膜圧電共振子１７Ｒにおける上部電極に共通に用いられる導体層に対応する。
【００８４】
このようにして、本実施の形態では、送信用フィルタ９７における直列共振子１６Ｔの上部電極（直列共振子形成部１５Ａｓ）は、第１の厚さの第１の電極用膜によって形成され、受信用フィルタ９８における直列共振子１６Ｒの上部電極（直列共振子形成部１５Ｂｓ）は、第２の厚さの第２の電極用膜によって形成される。また、送信用フィルタ９７における並列共振子１７Ｔの上部電極（並列共振子形成部１５Ａｐ）は、第１の電極用膜と第３の電極用膜との積層体によって形成され、受信用フィルタ９８における並列共振子１７Ｒの上部電極（並列共振子形成部１５Ｂｐ，１５Ｃｐ）は、第２の電極用膜と第３の電極用膜との積層体によって形成される。このように、本実施の形態によれば、３回の成膜工程によって、互いに厚さの異なる４種類の上部電極を形成することができる。
【００８５】
なお、上部電極１５Ａ〜１５Ｃの下地との密着性を確保するために形成されるＣｒ層等の層は、上記の３つの工程の順番に関係なく、最初に形成する。
【００８６】
以下、図１０ないし図１３を参照して、上部電極１５Ａ〜１５Ｃの形成工程の具体的な一例について説明する。この例では、まず、圧電薄膜１４の上面に、フォトリソグラフィにより、フィルタ部４３における上部電極１５Ａに対応した形状の開口部を有するレジストパターンを形成した。次に、スパッタ法により、レジストパターンを覆うように、第１の電極用膜１５１を９０ｎｍの厚さに形成した。次に、レジストパターンを除去して、図１０に示したように、上部電極１５Ａを形成すべき領域に、上部電極１５Ａと同じ平面形状を有するようにパターニングされた第１の電極用膜１５１を形成した。
【００８７】
次に、第１の電極用膜１５１および圧電薄膜１４の上面に、フォトリソグラフィにより、フィルタ部４４における上部電極１５Ｂ，１５Ｃに対応した形状の開口部を有するレジストパターンを形成した。次に、スパッタ法により、レジストパターンを覆うように、第２の電極用膜１５２を５５ｎｍの厚さに形成した。次に、レジストパターンを除去して、図１１に示したように、上部電極１５Ｂ，１５Ｃを形成すべき領域に、上部電極１５Ｂ，１５Ｃと同じ平面形状を有するようにパターニングされた第２の電極用膜１５２を形成した。
【００８８】
次に、第１の電極用膜１５１、第２の電極用膜１５２および圧電薄膜１４の上面に、フォトリソグラフィにより、フィルタ部４３における並列共振子形成部１５Ａｐおよびフィルタ部４４における並列共振子形成部１５Ｂｐ，１５Ｃｐに対応した形状の開口部を有するレジストパターンを形成した。次に、スパッタ法により、レジストパターンを覆うように、第３の電極用膜１５３，１５４を１５ｎｍの厚さに形成した。次に、レジストパターンを除去し、図１２に示したように、並列共振子形成部１５Ａｐを形成すべき領域に、並列共振子形成部１５Ａｐと同じ平面形状を有するようにパターニングされた第３の電極用膜１５３を形成した。これと同時に、図１３に示したように、並列共振子形成部１５Ｂｐ，１５Ｃｐを形成すべき領域に、並列共振子形成部１５Ｂｐ，１５Ｃｐと同じ平面形状を有するようにパターニングされた第３の電極用膜１５４を形成した。このようにして、第１の電極用膜１５１と第３の電極用膜１５３からなる厚さ１０５ｎｍの積層体と、第２の電極用膜１５２と第３の電極用膜１５４からなる厚さ７０ｎｍ積層体とを同時に形成した。
【００８９】
この例では、送信用フィルタ９７における直列共振子１６Ｔの上部電極（直列共振子形成部１５Ａｓ）は第１の電極用膜１５１によって形成され、受信用フィルタ９８における直列共振子１６Ｒの上部電極（直列共振子形成部１５Ｂｓ）は第２の電極用膜１５２によって形成される。また、送信用フィルタ９７における並列共振子１７Ｔの上部電極（並列共振子形成部１５Ａｐ）は、第１の電極用膜１５１と第３の電極用膜１５３との積層体によって形成され、受信用フィルタ９８における並列共振子１７Ｒの上部電極（並列共振子形成部１５Ｂｐ，１５Ｃｐ）は、第２の電極用膜１５２と第３の電極用膜１５４との積層体によって形成される。このように、本例では、３回の成膜工程によって、互いに厚さの異なる４種類の上部電極を形成した。
【００９０】
図１４は、送信用フィルタ９７の所望の特性の一例を示し、図１５は、受信用フィルタ９８の所望の特性の一例を示している。なお、図１４および図１５は、送信用フィルタ９７および受信用フィルタ９８を構成する各フィルタ回路の伝送特性（減衰量）を表すＳ２１パラメータの周波数特性を表している。本実施の形態では、例えば、図１４、図１５に示したような送信用フィルタ９７および受信用フィルタ９８のフィルタ特性をシミュレーションで設計する。この際、下部電極１３Ａ〜１３Ｆおよび圧電薄膜１４の各厚さ、ならびに下部電極１３Ａ〜１３Ｆおよび上部電極１５Ａ〜１５Ｃの大きさ等を最適化して、送信用フィルタ９７における直列共振子１６Ｔの上部電極（直列共振子形成部１５Ａｓ）と並列共振子１７Ｔの上部電極（並列共振子形成部１５Ａｐ）と間における厚さの差と、受信用フィルタ９８における直列共振子１６Ｒの上部電極（直列共振子形成部１５Ｂｓ）と並列共振子１７Ｒの上部電極（並列共振子形成部１５Ｂｐ，１５Ｃｐ）との間における厚さの差とが互いに等しくなるようにした。
【００９１】
以上説明したように、本実施の形態では、送信用フィルタ９７および受信用フィルタ９８に含まれる直列共振子１６Ｔ，１６Ｒおよび並列共振子１７Ｔ，１７Ｒのすべてを１つの基体１１上に配置して、送信用フィルタ９７と受信用フィルタ９８とを１つのチップ１０内に設けている。そのため、本実施の形態によれば、送信用フィルタ９７を含むチップと受信用フィルタ９８を含むチップとを別個に作製する場合に比べて、チップを作製するために要する工程数を少なくすることができる。また、本実施の形態によれば、送信用フィルタ９７を含むチップと受信用フィルタ９８を含むチップとを別個に作製する場合に比べて、製作すべきチップの数が減ることから、ウェハからチップを切り出す回数も減る。更に、本実施の形態によれば、デュプレクサ１の実装基板３０に１つのチップ１０を実装すればよく、２つのチップを実装する場合に比べて工程数を少なくすることができる。以上のことから、本実施の形態によれば、デュプレクサ１を少ない工程数で製造することができる。
【００９２】
また、本実施の形態では、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における圧電薄膜１４は連続している。従って、本実施の形態によれば、圧電薄膜１４を各薄膜圧電共振子毎に分割されるようにパターニングする必要がなく、これにより、より少ない工程数でデュプレクサを製造することができる。
【００９３】
また、本実施の形態では、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における下部電極は、連続する１つの面の上に配置されている。これにより、本実施の形態によれば、下部電極の形成が容易になる。
【００９４】
また、本実施の形態では、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における上部電極は、連続する１つの面の上に配置されている。これにより、本実施の形態によれば、上部電極の形成が容易になる。
【００９５】
また、本実施の形態では、送信用フィルタ９７における並列共振子形成部１５Ａｐの厚さｔ３と直列共振子形成部１５Ａｓの厚さｔ１との差Δｔ３１を、受信用フィルタ９８における並列共振子形成部１５Ｂｐおよび並列共振子形成部１５Ｃｐの厚さｔ４と直列共振子形成部１５Ｂｓの厚さｔ２との差Δｔ４２と等しくしている。従って、例えば、第１回目の成膜工程で厚さｔ１の第１の電極用膜を成膜し、第２回目の成膜工程で厚さｔ２の第２の電極用膜を成膜し、第３回目の成膜で厚さｔ１の第１の電極用膜および厚さｔ２の第２の電極用膜のそれぞれの上に、差Δｔ３１（Δｔ４２）に対応した厚さの第３の電極用膜を部分的に成膜することにより、３回の成膜工程で４種類の異なる厚さの上部電極を形成することができる。これにより、デュプレクサ１をより少ない工程数で製造することができる。
【００９６】
［第２の実施の形態］
次に、図１６を参照して、本発明の第２の実施の形態に係るデュプレクサおよびその製造方法について説明する。図１６は、本実施の形態における送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子を代表して示す断面図である。図１６において、符号１３は下部電極１３Ａ〜１３Ｆを代表して示し、符号１５は上部電極１５Ａ〜１５Ｃを代表して示している。本実施の形態に係るデュプレクサでは、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子は、音響インピーダンスが異なる複数の誘電体層によって構成された音響多層膜２３を有している。この音響多層膜２３は、基体１１と下部電極１３との間に配置されている。本実施の形態では、基体１１に空洞１１ａは設けられていない。
【００９７】
音響多層膜２３は、音響インピーダンスの高い誘電体材料からなる第１の誘電体層２３Ａと、音響インピーダンスの低い誘電体材料からなる第２の誘電体層２３Ｂとを交互に積層することによって構成されている。第１の誘電体層２３Ａは、例えばＡｌＮ、ＺｎＯ、Ａｌ２Ｏ３のいずれかによって構成されている。第２の誘電体層２３Ｂは、例えばＳｉＯ２によって構成されている。
【００９８】
音響多層膜２３は、圧電薄膜１４によって発生された弾性波を圧電薄膜１４内に閉じ込める機能を有する。各誘電体層２３Ａ，２３Ｂの厚さは、例えば、共振周波数に対応する各誘電体層２３Ａ，２３Ｂ内における波長の４分の１前後に設定される。
【００９９】
本実施の形態において、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における音響多層膜２３の厚さは等しくなっている。また、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における音響多層膜２３は連続している。本実施の形態に係るデュプレクサのその他の構成は、第１の実施の形態と同様である。
【０１００】
本実施の形態に係るデュプレクサの製造方法では、下部電極１３を形成する工程の前に、基体１１の上に、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における音響多層膜２３を形成する工程を備えている。下部電極１３は、音響多層膜２３の上に形成される。本実施の形態に係るデュプレクサの製造方法におけるその他の工程は、第１の実施の形態と同様である。
【０１０１】
本実施の形態において、音響多層膜２３は、金属層を含まず、音響インピーダンスが異なる複数の誘電体層のみによって構成されている。もし、音響多層膜２３が金属層を含んでいると、音響多層膜２３を各薄膜圧電共振子の平面形状と同様な形状にパターン化しなければ、各薄膜圧電共振子における下部電極と金属層との間に大きなキャパシタンスが生じてしまう。このキャパシタンスは、１つの共振子から他の共振子への好ましくない寄生容量結合を生じさせる。しかし、音響多層膜２３をパターン化すると、音響多層膜２３が存在する部分と存在しない部分との間に段差が生じ、音響多層膜２３の上に薄膜圧電共振子の他の層を安定して形成することが難しくなる。これに対し、本実施の形態では、音響多層膜２３は複数の誘電体層のみによって構成されているので、上記の寄生容量結合を生じさせることなく、すべての薄膜圧電共振子間で連続するように音響多層膜２３を形成することができる。これにより、本実施の形態によれば、少ない工程数で、安定してデュプレクサを製造することができる。
【０１０２】
ところで、音響多層膜２３の最適な厚さは、各薄膜圧電共振子の共振周波数によって異なる。しかし、デュプレクサにおける送信用フィルタ９７と受信用フィルタ９８に用いられる複数の薄膜圧電共振子間では、共振周波数の差は非常に小さい。例えば、２ＧＨｚ付近の周波数帯域で使用されるデュプレクサでは、複数の薄膜圧電共振子間における共振周波数の差は８０ＭＨｚ程度であり、これは共振周波数の４％程度である。従って、各薄膜圧電共振子毎に音響多層膜２３の厚さを変えなくても、デュプレクサとして十分な特性を得ることができる。そこで、本実施の形態では、送信用フィルタ９７および受信用フィルタ９８に含まれるすべての薄膜圧電共振子における音響多層膜２３の厚さを等しくしている。これにより、少ない工程数で、安定してデュプレクサを製造することができる。
【０１０３】
圧電薄膜１４の材料には、例えばＺｎＯやＡｌＮが用いられる。これらの材料の弾性定数の温度係数は負である。これに対し、ＳｉＯ２の弾性定数の温度係数は正である。そのため、本実施の形態において、音響多層膜２３における第２の誘電体層２３Ｂの材料としてＳｉＯ２を用いた場合には、第２の誘電体層２３Ｂに、薄膜圧電共振子の共振周波数の温度係数を零に近づける温度補償層の機能も持たせることができる。なお、共振周波数の温度係数とは、温度変化に対する共振周波数の変化率を言う。
【０１０４】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【０１０５】
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、チップを実装基板に実装する方法としては、フェースアップボンディングに限らず、フリップチップボンディング等のフェースダウンボンディングを用いてもよい。
【０１０６】
【発明の効果】
以上説明したように、本発明のデュプレクサでは、送信用フィルタおよび受信用フィルタに含まれるすべての薄膜圧電共振子は１つの基体上に配置される。従って、本発明によれば、送信用フィルタを含むチップと受信用フィルタを含むチップとを別個に作製し、これらを実装基板に実装して製造するデュプレクサに比べて、少ない工程数でデュプレクサを製造することが可能になるという効果を奏する。また、本発明では、すべての薄膜圧電共振子における圧電薄膜は連続している。従って、本発明によれば、圧電薄膜を各薄膜圧電共振子毎に分割されるようにパターニングする必要がなく、これにより、より少ない工程数でデュプレクサを製造することができるという効果を奏する。
【０１０７】
また、本発明のデュプレクサにおいて、すべての薄膜圧電共振子における第１の励振用電極は、連続する１つの面の上に配置されていてもよい。この場合には、第１の励振用電極の形成が容易になるという効果を奏する。
【０１０８】
また、本発明のデュプレクサにおいて、すべての薄膜圧電共振子における第２の励振用電極は、連続する１つの面の上に配置されていてもよい。この場合には、第２の励振用電極の形成が容易になるという効果を奏する。
【０１０９】
また、本発明のデュプレクサによれば、３回の成膜工程により、互いに厚さの異なる４種類の励振用電極を形成することができる。従って、本発明によれば、より少ない工程数でデュプレクサを製造することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るデュプレクサの平面図である。
【図２】本発明の第１の実施の形態における実装基板の平面図である。
【図３】本発明の第１の実施の形態における実装基板の中層を示す平面図である。
【図４】本発明の第１の実施の形態に係るデュプレクサの回路構成を示す回路図である。
【図５】本発明の第１の実施の形態における送信用フィルタの回路構成を示す回路図である。
【図６】本発明の第１の実施の形態における受信用フィルタの回路構成を示す回路図である。
【図７】本発明の第１の実施の形態における送信用フィルタを構成するフィルタ部を示す平面図である。
【図８】図７におけるＡ−Ａ線断面を拡大して示す断面図である。
【図９】本発明の第１の実施の形態における受信用フィルタを構成するフィルタ部を示す平面図である。
【図１０】本発明の第１の実施の形態に係るデュプレクサの製造方法における一工程を示す説明図である。
【図１１】図１０に示した工程に続く工程を示す説明図である。
【図１２】図１１に示した工程に続く工程を示す説明図である。
【図１３】図１２に示した工程と同時に行う工程を示す説明図である。
【図１４】本発明の第１の実施の形態における送信用フィルタの特性を示す特性図である。
【図１５】本発明の第１の実施の形態における受信用フィルタの特性を示す特性図である。
【図１６】本発明の第２の実施の形態における薄膜圧電共振子の断面図である。
【符号の説明】
１…デュプレクサ、１０…チップ、１１…基体、１２…バリア層、１３Ａ〜１３Ｆ…下部電極、１４…圧電薄膜、１５Ａ〜１５Ｃ…上部電極、１６Ｔ，１６Ｒ…直列共振子、１７Ｔ，１７Ｒ…並列共振子、３０…実装基板、９７…送信用フィルタ、９８…受信用フィルタ。
【図１】
0003952464.tif 000002
【図２】
0003952464.tif 000003
【図３】
0003952464.tif 000004
【図４】
0003952464.tif 000005
【図５】
0003952464.tif 000006
【図６】
0003952464.tif 000007
【図７】
0003952464.tif 000008
【図８】
0003952464.tif 000009
【図９】
0003952464.tif 000010
【図１０】
0003952464.tif 000011
【図１１】
0003952464.tif 000012
【図１２】
0003952464.tif 000013
【図１３】
0003952464.tif 000014
【図１４】
0003952464.tif 000015
【図１５】
0003952464.tif 000016
【図１６】
0003952464.tif 000017