(57)【特許請求の範囲】
【請求項１】
基板上に形成された第１の電極と、
前記第１の電極上に非晶質の誘電体膜と多結晶の誘電体膜とが波状界面を介して積層されてなる積層膜を含むキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上に形成された第２の電極とを有することを特徴とする薄膜キャパシタ。
【請求項２】
前記基板と前記第１の電極との間に密着層が形成されており、前記密着層は、貴金属或いはその合金、貴金属と非貴金属との合金、貴金属酸化物、金属酸化物、金属窒化物、又は前記貴金属、合金或いは物を何れか２以上含む混合物からなる膜、又は前記貴金属、合金或いは物からなる膜を何れか２以上含む多層膜のうち、何れか一で構成されていることを特徴とする請求項１記載の薄膜キャパシタ。
【請求項３】
（ａ）基板上に密着層を介して第１の電極を形成する工程と、
（ｂ）前記第１の電極上に、同一の成膜条件及び成膜材料を用いて、非晶質の誘電体膜と、同じ誘電体材料の多結晶の誘電体膜とを順次連続して成膜し、前記非晶質の誘電体膜と前記多結晶の誘電体膜とが波状界面を介して積層された積層膜を含むキャパシタ絶縁膜を形成する工程と、
（ｃ）前記キャパシタ絶縁膜上に第２の電極を形成する工程と、
（ｄ）前記キャパシタ絶縁膜を酸素雰囲気中で加熱処理する工程と
を有することを特徴とする薄膜キャパシタの製造方法。
【請求項４】
前記（ｂ）の工程において、４５０℃以下の一定の温度で前記基板を加熱し、前記非晶質の誘電体膜と前記多結晶の誘電体膜とを連続して形成することを特徴とする請求項３記載の薄膜キャパシタの製造方法。
【請求項５】
前記（ｂ）の工程において、積層膜の形成はＲＦマグネトロンスパッタ法、又はＤＣスパッタ法により行うことを特徴とする請求項３又は４記載の薄膜キャパシタの製造方法。
【請求項６】
前記（ｂ）の工程のＲＦマグネトロンスパッタ法、又はＤＣスパッタ法においては、少なくとも前記スパッタガスの圧力、前記スパッタガスの流量、及び前記スパッタガスへの電力印加条件を一定にして、前記非晶質の誘電体膜と前記多結晶の誘電体膜とを連続して形成することを特徴とする請求項５記載の薄膜キャパシタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜キャパシタ及びその製造方法に関し、より詳しくは、高誘電体キャパシタ絶縁膜を備えた薄膜キャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】
集積された高誘電体薄膜キャパシタは、電力バスラインに生じる電圧ノイズや電圧変動を抑制するためのデカプリングキャパシタとして、ＤＲＡＭや不揮発性ＦＲＡＭ（ＮＶＦＲＡＭ）の蓄積容量として、及びマイクロ波デバイス応用における動的同調可能な素子として用いられている。それらの用途では、キャパシタ絶縁膜の材料として (Ba,Sr)TiO3のようなペロブスカイト型構造の酸化物、又はPb2(ZrTi)2O7のようなパイロクロア構造を含む化合物のうち何れか一からなる高誘電体材料又は強誘電体材料がよく用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、それらのキャパシタ絶縁膜の使用を遅らせている主たる原因は、リーク電流が大きいこと、高電圧印加のもとでの信頼性が低いことである。
【０００４】
キャパシタの電気的な特性は、キャパシタ絶縁膜である誘電体膜、特に誘電体酸化物薄膜の膜質よって強く影響を受ける。詳しくいえば、多結晶の誘電体酸化物薄膜は、一般に、高い比誘電率であるが、低い絶縁破壊電圧を有する。一方、非晶質の誘電体酸化物薄膜は低い比誘電率であるが、高い絶縁破壊電圧及び低いリーク電流を有し、高い信頼性を達成し得る。
【０００５】
これらの考察から、多結晶の誘電体酸化物薄膜及び非晶質の誘電体酸化物薄膜それぞれの短所を補うように、それらを積層して用いることが考えられる。そのような積層構造の例を図９に断面図で示す。図９において、１はシリコン基板、２はシリコン酸化膜、３は第１の電極、４は非晶質の誘電体酸化物薄膜、５は多結晶の誘電体酸化物薄膜、６は第２の電極である。
【０００６】
このような積層構造により、容量、リーク電流及び絶縁破壊電圧のなどの電気的な特性を最適化することができる。即ち、高い絶縁破壊電圧、小さいリーク電流、及び有用な容量値をもつキャパシタが得られる。
【０００７】
そのような積層方法・構造は、米国特許6,190,924B1、6,143,597及び日本特許公開公報平成05-3432254号公報, 平成09-36309号公報,平成11-330391号公報, 2000-31403号公報等に記載されている。それらの従来技術によれば、積層構造は、平坦な非晶質の誘電体薄膜と平坦な多結晶の誘電体薄膜とを積層することによって得られる。それらの非晶質の誘電体酸化物薄膜と多結晶の誘電体酸化物薄膜とは、異なる成膜条件、異なる成膜材料を用いて形成される。
【０００８】
しかしながら、この積層方法では、まだ十分に高い実効誘電率が得られない上、成膜条件や成膜材料が多様になるため、工程管理の複雑さが増し、製造コストの増大を招くという重大な問題が生じる。また、成膜条件や成膜材料が異なるためチャンバを変えて各成膜を行う必要があり、非晶質の誘電体薄膜と多結晶の誘電体薄膜との界面が汚染される虞がある。
【０００９】
本発明は、上記従来例の問題点に鑑みて創作されたものであり、成膜条件や成膜材料を簡略化しつつ、より大きな比誘電率が得られ、かつ高い絶縁破壊電圧及び小さいリーク電流を達成し得ることで高い信頼性が得られる薄膜キャパシタ及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願請求項１に記載の薄膜キャパシタは、基板上に形成された第１の電極と、前記第１の電極上に非晶質の誘電体膜と多結晶の誘電体膜とが波状界面を介して積層されてなる積層膜を含むキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成された第２の電極とを有することを特徴とする。
【００１１】
本発明の薄膜キャパシタによれば、キャパシタ絶縁膜は非晶質の誘電体膜と多結晶の誘電体膜とが波状界面を介して積層されているため、非晶質の誘電体膜の膜厚の厚い部分で絶縁破壊耐圧が決まり、同じく薄い部分でリーク電流の大きさが決まる。また、多結晶の誘電体膜の、波状界面を均した実効的な膜厚に比例して容量が決まる。
【００１２】
一方、従来の積層構造では、絶縁破壊耐圧が本発明の積層構造と同じになるように非晶質の誘電体膜の膜厚を決めた場合、平坦な界面を有する分だけ多結晶の誘電体膜の膜厚が薄くなるため、実効的な比誘電率が低下する。
【００１３】
このように、波状界面を有する本発明の積層構造のキャパシタは、実効的な比誘電率を高くするとともに、絶縁破壊耐圧の向上を図ることができ、さらに小さいリーク電流を維持することが可能である。
【００１４】
本願発明者の実験によれば、波状界面を有する本発明の積層構造と平坦な界面を有する従来の積層構造とを、波状の表面を有する非晶質の誘電体膜の最大膜厚と平坦な表面を有する非晶質の誘電体膜の膜厚とが同じとして比較すると、波状界面を有する本発明の積層構造のキャパシタは、実効的な比誘電率を高くでき、かつ絶縁破壊耐圧の向上、及びリーク電流の低減を図ることが可能であった。
【００１５】
本願請求項２に記載の薄膜キャパシタは、前記基板と前記第１の電極との間に密着層が形成されており、前記密着層は、貴金属或いはその合金、貴金属と非貴金属との合金、貴金属酸化物、金属酸化物、金属窒化物、又は前記貴金属、合金或いは物を何れか２以上含む混合物からなる膜、又は前記貴金属、合金或いは物からなる膜を何れか２以上含む多層膜のうち、何れか一で構成されている。
【００１６】
本発明の薄膜キャパシタによれば、基板と第１の電極との間に相互の密着強度を高める密着層が形成されているため、基板からのキャパシタの剥離を防止することができ、薄膜キャパシタを搭載したデバイスの信頼性を向上させることができる。
【００１７】
本願請求項３記載の薄膜キャパシタの製造方法は、（ａ）基板上に第１の電極を形成する工程と、（ｂ）前記第１の電極上に、同一の成膜条件及び成膜材料を用いて、非晶質の誘電体膜と、同じ誘電体材料の多結晶の誘電体膜とを順次連続して成膜し、前記非晶質の誘電体膜と前記多結晶の誘電体膜とが波状界面を介して積層された積層膜を含むキャパシタ絶縁膜を形成する工程と、（ｃ）前記キャパシタ絶縁膜上に第２の電極を形成する工程と、（ｄ）前記キャパシタ絶縁膜を加熱処理する工程とを有することを特徴とする。
【００１８】
本発明によれば、非晶質の誘電体膜と多結晶の誘電体膜とを同一の材料を用いて、同一の成膜条件で、かつ連続的に成膜している。このような成膜により波状界面を有する積層構造の形成が可能であることを本願発明者は実験により確かめた。上記の成膜方法では以下のような成長のメカニズムが考えられる。即ち、非晶質誘電体膜が成長可能な温度で成長を始め、成膜材料の成長面への衝突による成長面の温度上昇とともに結晶の核が生じ、そこから結晶粒が成長していって多結晶誘電体膜が形成される。この場合、結晶粒の成長は結晶の核から周囲に広がっていくため、非晶質誘電体膜と多結晶誘電体膜の界面は波状となる。
【００１９】
これにより、同一のチャンバ内で非晶質誘電体膜と多結晶誘電体膜とが積層してなる積層構造を形成できるため、積層構造内の層界面の汚染を防止することができるとともに、同一の成膜条件及び同一の成膜材料を用いることができるため、工程管理を簡略化し、製造コストの低減を図ることができる。
【００２０】
本願請求項４記載の薄膜キャパシタの製造方法は、前記（ｂ）の工程において、前記非晶質の誘電体膜と前記多結晶の誘電体膜とを４５０℃以下の一定の温度で連続して形成することを特徴とする。
【００２１】
本発明によれば、非晶質の誘電体膜と多結晶の誘電体膜とを４５０℃以下の一定の温度で連続成膜しているので、非晶質の誘電体膜が適当な膜厚で成長可能であり、図２に示すように、波状界面を有する非晶質の誘電体膜と多結晶の誘電体膜との積層構造を形成することが可能となる。
【００２２】
本願請求項５記載の薄膜キャパシタの製造方法は、前記（ｂ）の工程において、積層構造の形成はＲＦマグネトロンスパッタ法、又はＤＣスパッタ法により行うことを特徴とする。
【００２３】
本発明によれば、ＲＦマグネトロンスパッタ法、又はＤＣスパッタ法を用いることにより、同一の成膜条件及び成膜材料を用いて、図２に示すような波状界面を有する、非晶質の誘電体膜と多結晶の誘電体膜との積層構造を連続成膜により形成することが可能となる。
【００２４】
本願請求項６記載の薄膜キャパシタの製造方法は、前記（ｂ）の工程のＲＦマグネトロンスパッタ法、又はＤＣスパッタ法において、少なくとも前記スパッタガスの圧力、前記スパッタガスの流量、及び前記スパッタガスへの電力印加条件を一定にして、スパッタ法により前記非晶質の誘電体膜と前記多結晶の誘電体膜とを連続して形成することを特徴とする。
【００２５】
本願発明者の実験によれば、ＲＦマグネトロンスパッタ法、又はＤＣスパッタ法においては、少なくともスパッタガスの圧力、スパッタガスの流量、及びスパッタガスへの電力印加条件を一定にすることにより、非晶質の誘電体膜と多結晶の誘電体膜とが波状界面を介して積層された積層構造を形成することが可能である。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２７】
（第１の実施の形態）
図１、図４、図５は、本発明の第１の実施の形態である高誘電体のキャパシタ絶縁膜を含むキャパシタの構成を示す断面図である。図２は、成膜したキャパシタ絶縁膜の断面の写真である。
【００２８】
この実施の形態のキャパシタは、図１、図４、図５に示すように、半導体基板１１と、その上の絶縁膜１２と、絶縁膜１２上の第１の電極１３と、第１の電極１３上のキャパシタ絶縁膜５１ａ、５１ｂ、５１ｃと、キャパシタ絶縁膜５１ａ、５１ｂ、５１ｃ上の第２の電極１６とを有する。
【００２９】
キャパシタ絶縁膜５１ａ、５１ｂ、５１ｃは、非晶質の誘電体絶縁膜１４ａ、１４ｂ、１８と多結晶の誘電体絶縁膜１５ａ、１５ｂ、１９とが波状界面を介して積層されている。各図において、多結晶の誘電体絶縁膜１５ａ、１５ｂ、１９内で縦の線で細分された領域の各々がそれぞれ結晶軸の異なる結晶粒を示す。キャパシタ絶縁膜５１ａ、５１ｂ、５１ｃのうち、非晶質の誘電体膜１４ａ、１４ｂ、１８の最小膜厚値は１ｎｍ乃至１００ｎｍの範囲にあり、最大膜厚値は３ｎｍ乃至３００ｎｍの範囲にある。
【００３０】
通常、図４、図５に示すように、絶縁膜１２と第１の電極１３との間に相互の密着を強化するために密着層１７を介在させている。
【００３１】
半導体基板１１は、シリコン（Ｓｉ）基板、ゲルマニウム（Ｇｅ）基板、シリコンゲルマニウム（ＳｉＧｅ）基板、又はIII-V族化合物半導体基板のうち何れか一で構成されている。
【００３２】
また、半導体基板１１上の絶縁膜１２は、酸化膜、窒化膜、酸化窒化膜、高誘電体金属酸化膜、或いはシリカなどからなるキセロゲル膜、又は酸化物、窒化物、酸化窒化物、高誘電体金属酸化物或いはキセロゲルを何れか２以上含む混合物からなる絶縁膜、又はそれらの膜を何れか２以上含む多層膜のうち、少なくとも何れか一で構成されている。
【００３３】
密着層１７は貴金属或いはその合金、貴金属と非貴金属との合金、貴金属酸化物、金属酸化物、金属窒化物、又は上記貴金属、合金或いは物を何れか２以上含む混合物からなる膜、又は上記金属、合金或いは物からなる膜を何れか２以上含む多層膜のうち、何れか一で構成されている。具体的には、Pt，Ir，Zr，Ti，TiOx，IrOx，PtOx，ZrOx，TiN，TiAlN，TaN，TaSiNなどを密着層１７の材料として用いることができる。
【００３４】
第１の電極１３は、遷移金属、貴金属或いはその合金、貴金属と非貴金属との合金、導電性酸化物、又はそれらの金属、合金或いは物を何れか２以上含む混合物からなる導電膜、又はそれらの金属、合金或いは物からなる膜を何れか２以上含む多層導電膜のうち、何れか一で構成されている。具体的には、Pt，Pd，Ir，Ru，Rh，Re，Os，Au，Ag，Cuなどの金属や、PtOx，IrOx，RuOxなどの導電性酸化物を第１の電極１３の材料として用いることができる。
【００３５】
キャパシタ絶縁膜５１ａ、５１ｂ、５１ｃのうち、非晶質の誘電体膜１４ａ、１４ｂ、１８及び多結晶の誘電体絶縁膜１５ａ、１５ｂ、１９の両方或いはどちらか一方の誘電体材料として、構造式ＡＢＯ3（ここで、Ａは１から３の正電荷を有する少なくとも１つの陽イオンであり、Ｂは周期律表のIVB族、VB族、VIB族、VIIB族又はIB族の金属を含む酸性酸化物である。）を有するペロブスカイト型酸化物を用いることが可能である。そのようなペロブスカイト型酸化物として、具体的には、(Ba,Sr)TiO3又はPbTiO3などがある。
【００３６】
または、非晶質の誘電体膜１４ａ、１４ｂ、１８及び多結晶の誘電体絶縁膜１５ａ、１５ｂ、１９の両方或いはどちらか一方の誘電体材料として、構造式Ａ2Ｂ2Ｏx（ここで、Ａは１から３の正電荷を有する少なくとも１つの陽イオンであり、Ｂは周期律表のIVB族、VB族、VIB族、VIIB族又はIB族の金属を含む酸性酸化物であり、ｘは６乃至７。）を有するパイロクロア構造を含む化合物を用いてもよい。周期律表のIVB族の金属としてTi，Zr，又はHfなどがあり、VB族の金属としてV，Nb，又はTaがあり、VIB族の金属としてCr，Mo，又はWなどがあり、VIIB族の金属としてMn，又はReなどがあり、又はIB族の金属としてCu，Ag，又はAuなどがある。そして、そのようなパイロクロア構造を含む化合物として、具体的にはPb2(ZrTi)2O7などがある。
【００３７】
または、キャパシタ絶縁膜５１ａ、５１ｂ、５１ｃのうち、非晶質の誘電体膜１４ａ、１４ｂ、１８及び多結晶の誘電体膜１５ａ、１５ｂ、１９の両方或いはどちらか一方は、チタン酸塩、アルミン酸塩、ニオブ酸塩、タンタル酸塩の誘電体材料のうち何れか一からなる膜、又それらの誘電体材料からなる膜を何れか２以上含む多層膜のうち、何れか一であってもよい。
【００３８】
または、キャパシタ絶縁膜５１ａ、５１ｂ、５１ｃのうち、非晶質の誘電体膜１４ａ、１４ｂ、１８及び多結晶の誘電体絶縁膜１５ａ、１５ｂ、１９の両方或いはどちらか一方は、バリウムチタン酸塩、ストロンチウムチタン酸塩、バリウムストロンチウムチタン酸塩、タンタル酸化物、ポタジウムタンタル酸化物、ランタンアルミン酸塩、イットリウムアルミン酸塩、ビスマスチタン酸塩、ストロンチウムビスマスタンタル酸化物、ストロンチウムビスマスニオブ酸塩、ストロンチウムビスマスタンタル酸塩ニオブ酸塩、スズジルコン酸塩チタン酸塩、スズランタンジルコン酸塩チタン酸塩、スズマグネシウムニオブ酸塩の誘電体材料を何れか一含む膜、又はそれらの誘電体材料を２以上含む混合物からなる膜であって、ドーパントが導入された混合物からなる膜のうち、何れか一らなる膜であってもよい。ドーパントとして、Ｍｎ、Ｎｉ、Ｆｅ又はＹを用いる。
【００３９】
第２の電極１６は、遷移金属、貴金属或いはその合金、貴金属と非貴金属との合金、導電性酸化物、又はそれらの金属、合金或いは物を少なくとも２以上含む混合物からなる導電膜、又はそれらの金属、合金或いは物からなる膜のうち少なくとも２層以上の膜を含む多層導電膜のうち何れか一で構成されている。具体的には、Pt，Pd，Ir，Ru，Rh，Re，Os，Au，Ag，Cuなどの金属や、PtOx，IrOx，RuOx, SrRuO3，LaNiO3などの導電性酸化物を第２の電極１６の材料として用いることができる。
【００４０】
なお、図示していないが、第２の電極１６の上には、パシベーション膜が形成されている場合もある。
【００４１】
本発明の第１の実施の形態の薄膜キャパシタによれば、キャパシタ絶縁膜は非晶質の誘電体膜１４ａ、１４ｂ、１８と多結晶の誘電体膜１５ａ、１５ｂ、１９とが波状界面を介して積層されてなるため、非晶質の誘電体膜膜１４ａ、１４ｂ、１８の膜厚の厚い部分で絶縁破壊耐圧が決まり、同じく薄い部分でリーク電流の大きさが決まる。また、多結晶の誘電体膜１５ａ、１５ｂ、１９の、波状界面を均した実効的な膜厚に比例して容量が決まる。
【００４２】
一方、平坦な界面を有する積層構造で、絶縁破壊耐圧が本発明の積層構造と同じになるように非晶質の誘電体膜の膜厚を決めた場合、平坦な界面を有する分だけ多結晶の誘電体膜の膜厚が薄くなるため、比誘電率が低下する。
【００４３】
このように、波状界面を有する本発明の積層構造のキャパシタは、比誘電率を高くするとともに、絶縁破壊耐圧の向上を図ることができ、さらに小さいリーク電流を維持することが可能である。
【００４４】
次に、図１、図４、図５を参照して上記キャパシタの製造方法について説明する。
【００４５】
まず、半導体基板１１上に絶縁膜１２を形成する。半導体基板としてシリコン基板を用いた場合、その表面を熱酸化し、シリコン酸化膜を形成する。なお、この後、第１の電極１３を形成する前に、絶縁膜１２と第１の電極１３との密着を強化するため、密着層１７を形成してもよい。
【００４６】
次に、マグネトロンスパッタ法により、絶縁膜１２又は密着層１７上に第１の電極１３を形成する。
【００４７】
次いで、誘電体材料を用いて、第１の電極１３上に非晶質の誘電体膜１４ａ、１４ｂ、１８と多結晶の誘電体膜１５ａ、１５ｂ、１９とを順次連続して成膜し、非晶質の誘電体膜膜１４ａ、１４ｂ、１８と多結晶の誘電体膜１５ａ、１５ｂ、１９とが波状界面を介して積層された積層膜を含むキャパシタ絶縁膜５１ａ、５１ｂ、５１ｃを形成する。
【００４８】
この成膜工程は、４５０℃以下の一定の基板加熱の温度下で行う。また、ＲＦマグネトロンスパッタ法、又はＤＣスパッタ法を用いることができるが、これらのスパッタ法においては、少なくともスパッタガスの圧力、スパッタガスの流量、及びスパッタガスへの電力印加条件を一定にして、非晶質の誘電体膜１４ａ、１４ｂ、１８と多結晶の誘電体膜１５ａ、１５ｂ、１９とを連続して形成する。
【００４９】
非晶質の誘電体膜１４ａ、１４ｂ、１８と多結晶の誘電体膜１５ａ、１５ｂ、１９との間に波状界面が形成されるメカニズムとして以下のようなメカニズムが考えられる。即ち、非晶質の誘電体膜１４ａ、１４ｂ、１８が成長可能な低い温度で成長を開始して最初に非晶質の誘電体膜１４ａ、１４ｂ、１８を成膜し、成膜材料の成長面への衝突による成長面の温度上昇とともに結晶の核が生じ、そこから結晶粒が成長していって多結晶の誘電体膜１５ａ、１５ｂ、１９が形成される。この場合、結晶粒の成長は結晶の核から次第に周囲に広がっていくため、非晶質の誘電体膜１４ａ、１４ｂ、１８と多結晶の誘電体膜１５ａ、１５ｂ、１９との界面は波状となる。
【００５０】
また、基板加熱の温度を４５０℃以下の一定とすることで、非晶質の誘電体膜１４ａ、１４ｂ、１８を適当な膜厚で成長可能である。基板加熱の温度により初期の成長温度が決まり、この温度が低いほど非晶質の誘電体膜１４ａ、１４ｂ、１８の膜厚が厚くなる。
【００５１】
次に、キャパシタ絶縁膜５１ａ、５１ｂ、５１ｃ上に第２の電極１６を形成する。
【００５２】
次いで、第２の電極１６を形成する際にスパッタ粒子により多結晶の誘電体膜１５ａ、１５ｂ、１９に生じた酸素欠損を補うため、酸素雰囲気中、３００乃至６００℃の温度範囲で、１５分乃至３０分間、キャパシタ絶縁膜５１ａ、５１ｂ、５１ｃを加熱処理する。加熱処理温度の下限３００℃は酸素欠損の修復を有効に行い得る下限温度として設定されるものであり、上限６００℃はその温度を越えると非晶質膜が多結晶化する虞があるため設定されるものである。
【００５３】
なお、最後の加熱処理は、場合により省略することができる。加熱処理を省略することができる場合は、多結晶側を正電位にし、非晶質側を負電位にして電圧を印加する応用にこの発明のキャパシタを適用する場合である。この場合、電子は非晶質側から多結晶側へと移動する。従って、リーク電流を支配するのは非晶質の誘電体膜１４ａ、１４ｂ、１８とこれと接する下側の第１の電極１３との界面である。この界面の障壁は片側が非晶質であるため、非常に大きくもともと十分に良好なリーク特性を得ることができる。このため、成膜後の加熱処理を省略することができる。一方、ＤＲＡＭの蓄積容量に適用する場合、多結晶側は正電位にも負電位にもなり、また非晶質側は負電位にも正電位にもなる。この場合、多結晶の誘電体膜１５ａ、１５ｂ、１９とこれと接する上側の第２の電極１６との界面がリーク電流を支配するようになるため、多結晶の誘電体膜１５ａ、１５ｂ、１９の結晶性が問題となる。このため、加熱処理を省略することができない。
【００５４】
以上のようにして、キャパシタ１０１ａ、１０１ｂ、１０１ｃが完成する。その後、必要に応じて、キャパシタ１０１ａ、１０１ｂ、１０１ｃを被覆するパシベーション膜を形成してもよい。
【００５５】
以上のように、本発明の第１の実施の形態の薄膜キャパシタの製造方法によれば、非晶質の誘電体膜１４ａ、１４ｂ、１８と多結晶の誘電体膜１５ａ、１５ｂ、１９とを同一の材料を用いて、同一の成膜条件で、かつ連続的に成膜している。
【００５６】
これにより、非晶質誘電体膜と多結晶誘電体膜とが波状界面を介して積層された積層構造を形成できるが、同一のチャンバ内で連続して成膜しているため、積層構造内の層界面の汚染を防止することができるとともに、同一の成膜条件及び同一の成膜材料を用いることができるため、工程管理を簡略化し、製造コストの低減を図ることができる。
【００５７】
（第１実施例）
次に、本発明の第１実施例であるキャパシタ１０１ａの構造について図１、図２を参照して説明する。
【００５８】
図１は本発明の第１実施例であるキャパシタ１０１ａの断面構造を示す図である。図２はキャパシタ絶縁膜の断面を顕微鏡により観察した写真である。
【００５９】
そのキャパシタ１０１ａは、図１に示すように、シリコン基板１１上のシリコン酸化膜１２の上に形成した。
【００６０】
キャパシタ絶縁膜５１ａの誘電体材料としてバリウムストロンチウムチタニウムの酸化物（以下、ＢＳＴＯと称する。）を用いた。キャパシタ絶縁膜５１ａの成膜方法としてＲＦマグネトロンスパッタ法を用いた。成膜条件は、基板加熱の温度を２５０℃の一定とし、ＲＦ電力を１００Ｗとし、スパッタガスであるＡｒにＯ2を加えて、Ａｒ／Ｏ2比が３０／３．７となるように調整し、ガス圧力を１０ｍＴｏｒｒとした。
【００６１】
形成した積層構造においては、図２に示すように、非晶質の誘電体膜１４ａと多結晶の誘電体膜１５ａとが波状界面を介して積層されていることがわかる。全体の膜厚は１００ｎｍ程度である。そのうち、非晶質の誘電体膜１４ａの最小膜厚はおよそ１０ｎｍ、最大膜厚はおよそ３０ｎｍであった。また、別の調査によれば、非晶質の誘電体膜１４ａのSrの含有率（２３％）は多結晶の誘電体膜１５ａのそれ（２６％）よりも僅かに小さかった。
【００６２】
次に、上記キャパシタ１０１ａの比誘電率ε、単位面積当たりの容量Ｃ（μＦ／ｃｍ2）、リーク電流密度ＪL（Ａ／ｃｍ2）、及び絶縁破壊電界強度Ｅbr（Ｖ／ｃｍ）をそれぞれ測定した。
【００６３】
比誘電率εは約５０、単位面積当たりの容量Ｃは約０．４４μＦ／ｃｍ2、絶縁破壊電界強度Ｅbrは３ＭＶ／ｃｍ以上であった。
【００６４】
また、図３は印加電圧に対するリーク電流を測定した結果を示すグラフである。同図中、縦軸は対数目盛で表したリーク電流密度ＪL（Ａ／ｃｍ2）を示し、横軸は線形目盛で表した印加電圧(Ｖ)を示す。測定結果によれば、リーク電流密度ＪLは印加電圧４Ｖで１０-10Ａ／ｃｍ2程度であり、非常に小さい値が得られた。
【００６５】
（第２実施例）
次に、本発明の第２実施例であるキャパシタ１０１ｂの構造について図４を参照して説明する。図４は本発明の第２実施例であるキャパシタ１０１ｂの断面構造を示す図である。
【００６６】
第１実施例と異なるところは、シリコン基板１１上のシリコン酸化膜１２と第１の電極１３との間に密着層１７が形成されていることである。密着層１７の材料としてＴｉＯ2膜を用いた。さらに、第１実施例と異なるところはキャパシタ絶縁膜５１ｂのうち非晶質の誘電体膜１４ｂの膜厚が薄くなっていることである。非晶質の誘電体膜１４ｂの最小膜厚はおよそ１ｎｍであり、最大膜厚はおよそ１０ｎｍであった。非晶質の誘電体膜１４ｂの膜厚が薄いのは、成膜中の基板加熱の温度を３００℃と第１実施例よりも高くしたため、成膜開始後早いうちに、成膜面の温度が非晶質の成長温度から多結晶の成長温度に上昇したからである。
【００６７】
キャパシタ絶縁膜５１ｂ全体の膜厚は第１実施例と同じで１００ｎｍ程度である。
【００６８】
次に、上記のようにして作成したキャパシタの比誘電率ε、単位面積当たりの容量Ｃ（μＦ／ｃｍ2）、リーク電流密度ＪL（Ａ／ｃｍ2）、及び絶縁破壊電界強度Ｅbr（Ｖ／ｃｍ）をそれぞれ測定した。
【００６９】
上記キャパシタの比誘電率εは８０であり、単位面積当たりの容量Ｃは０．７１μＦ／ｃｍ2であり、絶縁破壊電界強度Ｅbrは２ＭＶ／ｃｍ以上であった。また、リーク電流密度ＪLは印加電圧４Ｖで１０-9Ａ／ｃｍ2程度であった。第１実施例と比較してキャパシタ絶縁膜１０１ｂのうち非晶質の誘電体膜１４ｂの膜厚が薄くなったため、絶縁破壊電界強度Ｅbrが低下し、リーク電流密度ＪLは少し大きくなっているが、それでも平坦な界面を有する従来の積層構造と比較してともに非常に良いレベルであった。
【００７０】
（第３実施例）
次に、本発明の第３実施例であるキャパシタ１０１ｃの構造について図５を参照して説明する。図５は第３実施例であるキャパシタ１０１ｃの断面構造を示す図である。
【００７１】
第１実施例と異なるところは、図５に示すように、キャパシタ絶縁膜５１ｃの誘電体材料としてストロンチウムチタニウムの酸化物（ＳＴＯ）を用い、非晶質のＳＴＯ膜１８と多結晶のＳＴＯ膜１９とが波状界面を介して積層された積層構造をキャパシタ絶縁膜５１ｃとしたことである。キャパシタ絶縁膜５１ｃの成膜は、ストロンチウムチタニウムのターゲットを用い、それをスパッタガスＡｒにＯ2を加えたガスでスパッタすることにより行った。
【００７２】
次に、上記キャパシタ１０１ｃの比誘電率ε、リーク電流密度ＪL（Ａ／ｃｍ2）、及び絶縁破壊電界強度Ｅbr（Ｖ／ｃｍ）をそれぞれ測定した。
【００７３】
比誘電率εは３５であり、絶縁破壊電界強度Ｅbrは３ＭＶ／ｃｍ以上であった。また、リーク電流密度ＪLは印加電圧４Ｖで１０-10Ａ／ｃｍ2程度と、第１実施例と同程度の非常に小さい値が得られた。
【００７４】
以上のように、第１乃至第３実施例にかかるキャパシタ１０１ａ、１０１ｂ、１０１ｃによれば、平坦な界面を有する従来の積層構造と比較して、比誘電率を高くできるとともに、リーク電流の低減、及び絶縁破壊耐性の向上を図ることが可能であった。
【００７５】
なお、上記第１乃至第３実施例では、非晶質の誘電体膜と多結晶の誘電体膜とを同じ誘電体材料で形成しているが、異なる誘電体材料を用いることも可能である。
【００７６】
（第２の実施の形態）
次に、本発明の第２の実施の形態である薄膜キャパシタの応用例について図６、図７、図８を参照して説明する。図６、図７、図８はそれぞれ第２の実施の形態である薄膜キャパシタの応用例を示す断面図である。
【００７７】
図６では、２つの薄膜キャパシタ１０１ｄ、１０１ｅが直列に接続されている。２つの薄膜キャパシタ１０１ｄ、１０１ｅはそれぞれ、電気的に絶縁された別々の導電膜のパターン２２ａ、２２ｂの上に載置され、導電性接着材により固定されている。２つの薄膜キャパシタ１０１ｄ、１０１ｅを直列に接続するため、一つの薄膜キャパシタ１０１ｄの上部電極と、他の薄膜キャパシタ１０１ｅが載置されてその下部電極と接続された導電膜のパターン２２ｂとがワイヤ２３ａで接続されている。
【００７８】
図７では、２つの薄膜キャパシタ１０１ｆ、１０１ｇが並列に接続されている。２つの薄膜キャパシタ１０１ｆ、１０１ｇはそれぞれ、一つの導電膜のパターン２２ｃの上に載置され、導電性接着材により固定されている。２つの薄膜キャパシタ１０１ｆ、１０１ｇを並列に接続するため、一つの薄膜キャパシタ１０１ｆの上部電極と他の薄膜キャパシタ１０１ｇの上部電極とがワイヤ２３ｂで接続されている。
【００７９】
図８は、第１の実施の形態と同じ構造のキャパシタ１０１ｈを交流電源回路１０２の電源３１の出力端に並列に挿入し、バイパスコンデンサとして用いた例である。交流電源回路１０２に接続された電子機器などから発する高周波ノイズを除去する機能を有する。交流電源回路１０２を集積化した半導体集積回路装置に搭載される。
【００８０】
また、マルチチップモジュールに搭載するキャパシタとして、又はＤＲＡＭ（Dynamic Random Access Memory）やＦＲＡＭ（Ferro-electric  Random Access Memory：強誘電体メモリ）の蓄積容量として用いることもできる。
【００８１】
以上、実施の形態によりこの発明を具体的に説明したが、この発明は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【００８２】
（付記１）  基板上に形成された第１の電極と、前記第１の電極上に非晶質の誘電体膜と多結晶の誘電体膜とが波状界面を介して積層されてなる積層膜を含むキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成された第２の電極とを有することを特徴とする薄膜キャパシタ。
【００８３】
（付記２）  前記基板は半導体基板であることを特徴とする付記１記載の薄膜キャパシタ。
【００８４】
（付記３）  前記半導体基板はシリコン（Ｓｉ）基板、ゲルマニウム（Ｇｅ）基板、シリコンゲルマニウム（ＳｉＧｅ）基板、又はIII-V族化合物半導体基板のうち何れか一で構成されていることを特徴とする付記２記載の薄膜キャパシタ。
【００８５】
（付記４）  前記基板は、前記半導体基板上に、酸化膜、窒化膜、酸化窒化膜、金属酸化膜或いはキセロゲル膜、又は酸化物、窒化物、酸化窒化物、金属酸化物或いはキセロゲルを何れか２以上含む混合物からなる絶縁膜、又は前記膜を何れか２以上含む多層膜のうち、少なくとも何れか一が形成されてなることを特徴とする付記１乃至３の何れか一に記載の薄膜キャパシタ。
【００８６】
（付記５）  前記基板と前記第１の電極との間に密着層が形成されており、前記密着層は、貴金属或いはその合金、貴金属と非貴金属との合金、貴金属酸化物、金属酸化物、金属窒化物、又は前記貴金属、合金或いは物を何れか２以上含む混合物からなる膜、又は前記貴金属、合金或いは物からなる膜を何れか２以上含む多層膜のうち、何れか一で構成されていることを特徴とする付記１乃至４の何れか一に記載の薄膜キャパシタ。
【００８７】
（付記６）  前記第１の電極は、遷移金属、貴金属或いはその合金、貴金属と非貴金属との合金、導電性酸化物、又は前記金属、合金或いは物を何れか２以上含む混合物からなる導電膜、又は前記金属、合金或いは物からなる膜を何れか２以上含む多層導電膜のうち、何れか一で構成されていることを特徴とする付記１乃至５の何れか一に記載の薄膜キャパシタ。
【００８８】
（付記７）  前記キャパシタ絶縁膜のうち非晶質の誘電体膜の最小膜厚値が１ｎｍ乃至１００ｎｍの範囲にあることを特徴とする付記１乃至６の何れか一に記載の薄膜キャパシタ。
【００８９】
（付記８）  前記キャパシタ絶縁膜のうち非晶質の誘電体膜の最大膜厚値が３ｎｍ乃至３００ｎｍの範囲にあることを特徴とする付記７に記載の薄膜キャパシタ。
【００９０】
（付記９）  前記キャパシタ絶縁膜のうち非晶質の誘電体膜の誘電体材料は、構造式ＡＢＯ3（ここで、Ａは１から３の正電荷を有する少なくとも１つの陽イオンであり、Ｂは周期律表のIVB族、VB族、VIB族、VIIB族又はIB族の金属を含む酸性酸化物である。）を有するペロブスカイト型構造の酸化物であることを特徴とする付記１乃至８の何れか一に記載の薄膜キャパシタ。
【００９１】
（付記１０）  前記キャパシタ絶縁膜のうち非晶質の誘電体膜の誘電体材料は、構造式Ａ2Ｂ2Ｏx（ここで、Ａは１から３の正電荷を有する少なくとも１つの陽イオンであり、Ｂは周期律表のIVB族、VB族、VIB族、VIIB族又はIB族の金属を含む酸性酸化物であり、ｘは６乃至７である。）を有するパイロクロア構造を含む化合物であることを特徴とする付記１乃至８の何れか一に記載の薄膜キャパシタ。
【００９２】
（付記１１）  前記キャパシタ絶縁膜のうち非晶質の誘電体膜は、チタン酸塩、アルミン酸塩、ニオブ酸塩、或いはタンタル酸塩の誘電体材料のうち何れか一からなる膜、又は前記誘電体材料からなる膜を何れか２以上含む多層膜のうち、何れか一であることを特徴とする付記１乃至８の何れか一に記載の薄膜キャパシタ。
【００９３】
（付記１２）  前記キャパシタ絶縁膜のうち非晶質の誘電体膜は、バリウムチタン酸塩、ストロンチウムチタン酸塩、バリウムストロンチウムチタン酸塩、タンタル酸化物、ポタジウムタンタル酸化物、ランタンアルミン酸塩、イットリウムアルミン酸塩、ビスマスチタン酸塩、ストロンチウムビスマスタンタル酸化物、ストロンチウムビスマスニオブ酸塩、ストロンチウムビスマスタンタル酸塩ニオブ酸塩、スズジルコン酸塩チタン酸塩、スズランタンジルコン酸塩チタン酸塩、スズマグネシウムニオブ酸塩の誘電体材料のうち何れか一からなる膜、又は前記誘電体材料を何れか２以上含む混合物からなる膜であって、かつドーパントが導入された混合物からなる膜のうち、何れか一で構成されていることを特徴とする付記１乃至８の何れか一に記載の薄膜キャパシタ。
【００９４】
（付記１３）  前記キャパシタ絶縁膜のうち多結晶の誘電体膜の誘電体材料は、構造式ＡＢＯ3（ここで、Ａは１から３の正電荷を有する少なくとも１つの陽イオンであり、Ｂは周期律表のIVB族、VB族、VIB族、VIIB族又はIB族の金属を含む酸性酸化物である。）を有するペロブスカイト型構造の酸化物であることを特徴とする付記１乃至１２の何れか一に記載の薄膜キャパシタ。
【００９５】
（付記１４）  前記キャパシタ絶縁膜のうち多結晶の誘電体膜の誘電体材料は、構造式Ａ2Ｂ2Ｏx（ここで、Ａは１から３の正電荷を有する少なくとも１つの陽イオンであり、Ｂは周期律表のIVB族、VB族、VIB族、VIIB族又はIB族の金属を含む酸性酸化物であり、ｘは６乃至７である。）を有するパイロクロア構造を含む化合物であることを特徴とする付記１乃至１２の何れか一に記載の薄膜キャパシタ。
【００９６】
（付記１５）  前記キャパシタ絶縁膜のうち多結晶の誘電体膜は、バリウムチタン酸塩、ストロンチウムチタン酸塩、バリウムストロンチウムチタン酸塩、タンタル酸化物、ポタジウムタンタル酸化物、ランタンアルミン酸塩、イットリウムアルミン酸塩、ビスマスチタン酸塩、ストロンチウムビスマスタンタル酸化物、ストロンチウムビスマスニオブ酸塩、ストロンチウムビスマスタンタル酸塩ニオブ酸塩、スズジルコン酸塩チタン酸塩、スズランタンジルコン酸塩チタン酸塩、スズマグネシウムニオブ酸塩の誘電体材料のうち何れか一からなる膜、又は前記誘電体材料を何れか２以上含む混合物であって、かつドーパントが導入された混合物からなる膜のうち、何れか一で構成されていることを特徴とする付記１乃至１２の何れか一に記載の薄膜キャパシタ。
【００９７】
（付記１６）  前記第２の電極は、遷移金属、貴金属或いはその合金、貴金属と非貴金属との合金、導電性酸化物、又は前記金属、合金或いは物を何れか２以上含む混合物からなる導電膜、又は前記金属、合金或いは物からなる膜を何れか２以上含む多層導電膜のうち、何れか一で構成されていることを特徴とする付記１乃至１５の何れか一に記載の薄膜キャパシタ。
【００９８】
（付記１７）  前記第２の電極の上にパシベーション層が形成されていることを特徴とする付記１乃至１６の何れか一に記載の薄膜キャパシタ。
【００９９】
（付記１８）  少なくとも２つの前記薄膜キャパシタが直列に接続されていることを特徴とする付記１乃至１７の何れか一に記載の薄膜キャパシタ。
【０１００】
（付記１９）  少なくとも２つの前記薄膜キャパシタが並列に接続されていることを特徴とする付記１乃至１７の何れか一に記載の薄膜キャパシタ。
【０１０１】
（付記２０）  （ａ）基板上に密着層を介して第１の電極を形成する工程と、（ｂ）前記第１の電極上に、非晶質の誘電体膜と、同じ誘電体材料の多結晶の誘電体膜とを順次連続して成膜し、前記非晶質の誘電体膜と前記多結晶の誘電体膜とが波状界面を介して積層された積層膜を含むキャパシタ絶縁膜を形成する工程と、（ｃ）前記キャパシタ絶縁膜上に第２の電極を形成する工程と、（ｄ）前記キャパシタ絶縁膜を酸素雰囲気中で加熱処理する工程とを有することを特徴とする薄膜キャパシタの製造方法。
【０１０２】
（付記２１）  前記（ｂ）の工程において、４５０℃以下の一定の温度で前記基板を加熱し、前記非晶質の誘電体膜と前記多結晶の誘電体膜とを連続して形成することを特徴とする付記２０記載の薄膜キャパシタの製造方法。
【０１０３】
（付記２２）  前記（ｂ）の工程において、積層膜の形成はＲＦマグネトロンスパッタ法、又はＤＣスパッタ法により行うことを特徴とする付記２０記載の薄膜キャパシタの製造方法。
【０１０４】
（付記２３）  前記（ｂ）の工程のＲＦマグネトロンスパッタ法、又はＤＣスパッタ法においては、少なくとも前記スパッタガスの圧力、前記スパッタガスの流量、及び前記スパッタガスへの電力印加条件を一定にして、前記非晶質の誘電体膜と前記多結晶の誘電体膜とを連続して形成することを特徴とする付記２２記載の薄膜キャパシタの製造方法。
【０１０５】
（付記２４）  付記１乃至１９の何れか一に記載の薄膜キャパシタを備えたことを特徴とする半導体装置。
【０１０６】
（付記２５）  前記薄膜キャパシタはバイパスコンデンサであることを特徴とする付記２４記載の半導体装置。
【０１０７】
（付記２６）  付記２４記載の半導体装置はマルチチップモジュールであることを特徴とする半導体装置。
【０１０８】
（付記２７）  付記２４記載の半導体装置はＤＲＡＭであることを特徴とする半導体装置。
【０１０９】
（付記２８）  付記２４記載の半導体装置はＦＲＡＭであることを特徴とする半導体装置。
【０１１０】
【発明の効果】
以上説明したように、本発明の薄膜キャパシタによれば、キャパシタ絶縁膜は非晶質の誘電体酸化物絶縁膜と多結晶の誘電体酸化物絶縁膜とが波状界面を介して積層されているため、非晶質の誘電体酸化物絶縁膜の膜厚の厚い部分で絶縁破壊耐性が決まり、同じく薄い部分でリーク電流の大きさが決まる。また、多結晶の誘電体酸化物絶縁膜の、波状界面を均した実効的な膜厚に比例して比誘電率が決まる。このため、従来の平坦な界面を有する積層構造と比較して、実効的な比誘電率を高くするとともに、絶縁破壊耐性の向上を図ることができ、さらに小さいリーク電流を維持することが可能である。
【０１１１】
また、本発明の薄膜キャパシタの製造方法によれば、非晶質の誘電体酸化物絶縁膜と多結晶の誘電体酸化物絶縁膜とを同一の材料を用いて、同一の成膜条件で、かつ連続的に成膜している。したがって、同一のチャンバ内で非晶質膜と多結晶膜とが積層してなる積層構造を形成できるため、積層構造内の層界面の汚染を防止することができるとともに、同一の成膜条件及び同一の成膜材料を用いることができるため、工程管理を簡略化し、製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る第１実施例のキャパシタ全体の構成を示す断面図である。
【図２】図１のキャパシタ絶縁膜の断面を示す写真である。
【図３】図１のキャパシタのリーク電流密度の測定結果を示すグラフである。
【図４】本発明の第２実施例のキャパシタ全体の構成を示す断面図である。
【図５】本発明の第３実施例のキャパシタ全体の構成を示す断面図である。
【図６】本発明の第２の実施の形態に係るキャパシタの応用例１を示す断面図である。
【図７】本発明の第２の実施の形態に係るキャパシタの応用例２を示す断面図である。
【図８】本発明の第２の実施の形態に係るキャパシタの応用例３を示す断面図である。
【図９】従来例のキャパシタ全体の構成を示す断面図である。
【符号の説明】
１１  半導体基板、
１２  絶縁膜、
１３  第１の電極、
１４ａ、１４ｂ、１８  非晶質の誘電体膜、
１５ａ、１５ｂ、１９  多結晶の誘電体膜、
１６  第２の電極、
１７  密着層、
２１  基板、
２２ａ、２２ｂ、２２ｃ  導電膜、
２３ａ、２３ｂ  ワイヤ、
３１  電源
５１ａ、５１ｂ、５１ｃ  キャパシタ絶縁膜、
１０１ａ乃至１０１ｈ  キャパシタ、
１０２  交流電源回路。
【図１】
0003986859.tif 000002
【図２】
0003986859.tif 000003
【図３】
0003986859.tif 000004
【図４】
0003986859.tif 000005
【図５】
0003986859.tif 000006
【図６】
0003986859.tif 000007
【図７】
0003986859.tif 000008
【図８】
0003986859.tif 000009
【図９】
0003986859.tif 000010