(57)【特許請求の範囲】
【請求項１】
複数の電極と多層のセラミックスとを備え且つ該複数の電極が該セラミックスの１層で互いに隔てられて積層される積層電子部品を用い、該積層電子部品の複数個が該積層方向の一端で２次元的に配列された表面と、該複数の積層電子部品の各々に接続される第１の外部接続用電極及び第２の外部接続用電極が該積層方向の他端から導出される裏面とを有する２次元アレイ型モジュールの製造方法であって、
前記積層電子部品の各々は、前記複数の電極として、表面電極、第１内部電極、第２内部電極、並びに裏面電極が、前記２次元アレイ型モジュールの前記表面側から前記裏面側に向けて、この順に積層された積層構造を各々有し、
前記積層構造を有する平板状の母材の前記表面電極に平板状の音響整合層を、前記裏面電極に平板状の音響減衰層を夫々固着して、該母材を前記積層方向沿いに該音響整合層と該音響減衰層とで挟んで成る複合母材を形成する第１工程、
前記複合母材を前記積層電子部品の１チップに相当する幅で前記積層方向に切断し、該切断面を該複数の電極が露出される長尺側面とするバー状のサブ複合母材を切り出す第２工程、
前記第１の外部接続用電極と前記第２の外部接続用電極とからなる多数の対を前記サブ複合母材の前記長尺側面の長尺方向に並べ、該多数の対を成す該第１の外部接続用電極の各々を該長尺側面から露出される前記表面電極及び前記第２内部電極に、該多数の対を成す該第２の外部接続用電極の各々を該長尺側面から露出される前記第１内部電極及び前記裏面電極に夫々電気的に接続する第３工程、
前記第１の外部接続用電極と前記第２の外部接続用電極との前記多数の対が接続された前記サブ複合母材を、該多数の対の一対毎に前記積層方向に切断して、多数の前記積層電子部品を切り出す第４工程、及び
前記多数の積層電子部品の所定個数を、その各々の前記音響整合層が前記２次元アレイ型モジュールの前記表面で二次元的に配列されるように、樹脂を介して一体に組み合わせる第５工程をこの順に行い、
前記第３工程における前記第１の外部接続用電極と前記表面電極並びに前記第２内部電極との電気的接続、及び前記第２の外部接続用電極と前記第１内部電極並びに前記裏面電極との電気的接続には、第１電極パターンと第２電極パターンとからなる多数の対、及び該第１電極パターンと該第２電極パターンとの各々を覆う絶縁パターンが形成された面を有し、該第１電極パターンから該第１の外部接続用電極が、該第２電極パターンから該第２の外部接続用電極が夫々導出され、且つ該絶縁パターンから露呈された該第１電極パターンの前記表面電極及び前記第２内部電極に接続される部分と該第２電極パターンの前記第１内部電極及び前記裏面電極に接続される部分には接続用のハンダが夫々形成されたフレキシブル基板母材を用い、
前記第３工程において、前記フレキシブル基板母材の前記面と前記サブ複合母材の前記長尺側面とを位置合わせし且つ密着させながら加熱処理して、前記第１電極パターンと前記表面電極並びに前記第２内部電極とを、且つ前記第２電極パターンと前記第１内部電極並びに前記裏面電極とを前記接続用のハンダにより夫々電気的に接続した後、該フレキシブル基板母材の該面と該サブ複合母材の該長尺側面との間の隙間を絶縁性の接着剤で充填して該フレキシブル基板母材を該サブ複合母材に固定し、
前記第４工程において、前記サブ複合母材とともに前記フレキシブル基板母材を切断する、
ことを特徴とする２次元アレイ型モジュールの製造方法。
【請求項２】
前記フレキシブル基板母材の前記面において、前記第１電極パターンと前記第２電極パターンとからなる前記多数の対を、該多数の対の一つに属する該第１電極パターンと該一つの対に隣接する該多数の対の他に属する該第１電極パターンとが、又は該一つの対に属する該第２電極パターンと該他の対に属する該第２電極パターンとが、互いに隣接するように形成することを特徴とする請求項１に記載の２次元アレイ型モジュールの製造方法。
【請求項３】
前記フレキシブル基板母材の前記面に、前記第１電極パターンの隣接し合う一対と前記第２電極パターンの隣接し合う一対とを交互に配置して形成することを特徴とする請求項２に記載の２次元アレイ型モジュールの製造方法。
【請求項４】
前記第１の外部接続用電極及び前記第２の外部接続用電極を、夫々に対応する前記第１電極パターン及び前記第２電極パターンを前記フレキシブル基板母材の延長部に延在させて形成することを特徴とする請求項１に記載の２次元アレイ型モジュールの製造方法。
【請求項５】
前記第２工程にて、前記バー状のサブ複合母材の前記長尺側面から露出された前記複数の電極にめっき膜を形成することを特徴とする請求項１に記載の２次元アレイ型モジュールの製造方法。
【請求項６】
前記めっき膜を、前記複数の電極にＮｉめっきを施し、且つ該Ｎｉめっき表面にＡｕめっきを施して形成することを特徴とする請求項５に記載の２次元アレイ型モジュールの製造方法。
【請求項７】
前記第５工程にて、前記サブ複合母材及び前記フレキシブル基板母材から切り出された前記複数の積層電子部品を検査し、該積層電子部品の良品と判定された前記所定個数を一体に組み合わせることを特徴とする請求項１に記載の２次元アレイ型モジュールの製造方法。
【請求項８】
前記第４工程にて、前記サブ複合母材及び前記フレキシブル基板母材をダイサーにより切断することを特徴とする請求項１に記載の２次元アレイ型モジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２次元アレイ型モジュールの製造方法に係り、特に例えば、超音波探触装置の高性能化に好適である、２次元アレイ状に配置される多数の圧電セラミック振動素子（積層電子部品）をもつ探触子のための技術に関する。
【０００２】
【従来の技術】
近年、圧電セラミック振動素子を用いた超音波送受装置が、各種用途に利用されるようになってきている。なかでも、医療機器においては、Ｘ線と比較し人体に不都合を与えずに体内部を観察できる超音波診断法が広く普及している。この超音波診断法に用いられる超音波診断装置には、多数の圧電セラミック振動素子をもつ探触子が超音波送受波器として用いられており、この圧電セラミック振動素子からなる探触子としては、体内部を断層的に画像形成して診断するために、超小型の圧電セラミック振動素子を多数配置してなる走査型探触子が用いられている。
【０００３】
このような探触子構造のなかで、圧電セラミック振動素子を１次元に配設した探触子においては、素子が並ぶ方向で使用する素子数を選択することによって、焦点位置を探触子の近傍から遠くまで任意に設定できるが、これと直交する方向では焦点位置が固定となるため、焦点深度に相当する範囲以外では、クリアな断層像を得ることができない。
【０００４】
そこで、上記の欠点を解決するために、圧電セラミック振動素子を、１方向だけではなくこれと直交する方向にも配列した、２次元アレイ状の探触子構造が開発され、かような探触子構造は、例えば、１９９６，ＩＥＥＥ  ＵＬＴＲＡＳＯＮＩＣＳ  ＳＹＭＰＯＳＩＵＭ  ｐｐ１５２３−１５２６に掲載されている。このような２次元探触子構造では、限られた面積内に、いかに圧電セラミック振動素子を小型化して、高密度に配列するかが、高性能化のキーポイントである。さらに、高密度に配列することと同時に、２次元アレイ状に配列された個々の圧電セラミック振動素子について、素子自身の不良が無くかつ電気的接続の不良がない、すなわち、探触子を構成する個々の圧電セラミック振動素子の不良がないことが重要である。
【０００５】
このような観点から、複数の素子からなるモジュールを単位として、２次元アレイ探触子を構成する手法が、１９９６  ＩＥＥＥ  ＵＬＴＲＡＳＯＮＩＣＳ  ＳＹＭＰＯＳＩＵＭ  ｐｐ１５７３−１５７６に掲載されている。この公知文献には、０．２２ｍｍ×０．２２ｍｍの素子を６４×６４（４０９６）個配置してなる探触子構造を、２列×６４個の素子を１モジュールとして、組み合わせて構築する手法が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した公知文献による従来のモジュール構造は、各々の圧電セラミック振動素子を駆動するために、フレキシブル配線基板と共通電極を素子面に接続する構成となっており、素子自身が独立した構造ではなくお互いに接着された構造となっている。したがって、モジュールを組み上げた段階で、モジュールを構成している素子のなかに不良素子及び接続不良があっても、素子単位での交換あるいは接続不良の修正を容易に行うことが出来ず、モジュール単位の歩留まりが悪いという問題があった。
【０００７】
また、従来のモジュール構造は、各々の圧電セラミック振動素子が単板（単層）の構成であることが前提であり、探触子の性能向上に必要な積層型の圧電セラミック振動素子への適用については、考慮されてはいなかった。
【０００８】
さらに、従来の積層型の圧電セラミック振動素子は、図１５に示すように、素子の対向する２つの側面に形成した側面電極６１によって、表面電極１２、セラミックス１１内の内部電極１３’、裏面電極１５の各電極が、積層方向の１つおき同士で互いに電気的に接続されるよう構成されるか、あるいは図１６に示すように、スルーホール内に充填した導電材６２によって、表面電極１２、内部電極１３’、裏面電極１５の各電極が、積層方向の１つおき同士で互いに電気的に接続されるよう構成されていた。このため、製造プロセスが比較的に複雑なものとなると共に、素子の小型化にも自ずと限界を生じ、かつ、素子の２つの電極群を外部と接続するために、素子の２面を外部接続用の接続面とせざるを得ないため、素子交換および接続修正が困難なものとなっており、前記した探触子への適用には不向きなものとなっていた。
【０００９】
本発明は上記の点に鑑みなされたもので、その目的するところは、圧電セラミック振動素子として積層型素子を用いることが可能で、かつ、素子単位で不良素子の交換および接続不良の修正が可能な、２次元アレイ状の探触子（素子実装構造）を提供することにあり、また、このような素子実装構造の実現のために好適な圧電セラミック振動素子（積層電子部品）を提供することにある。
【００１０】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、例えば、積層電子部品を、表面電極と内部電極と裏面電極とを有する積層型のチップ状素子と、このチップ状素子の１つの側面に貼着されるフレキシブル基板とによって構成し、チップ状素子の積層方向の１つおきの電極同士を、フレキシブル基板の電極パターンによって互いに電気的に接続して２つの電極群を形成し、この２つの電極群と電気的に接続された２つの外部接続用電極部として、例えば、フレキシブル基板の電極パターンの端部を用いるようにされる。そして、上記の積層電子部品を、縦横に複数個配列して一体化してなる２次元アレイ状のモジュールを形成し、このモジュールを必要な数だけ組み合わせて、超音波探触装置用の探触子を構築するようにされる。
【００１１】
上記のように、圧電セラミック振動素子として積層型のもの（上記の積層電子部品）を用いると、小型で高性能の探触子を得ることができる。また、個々の積層電子部品（圧電セラミック振動素子）に、それぞれ独立して２つの外部接続用電極部を設ける構成としているので、個々の積層電子部品（圧電セラミック振動素子）に対して、チップ状素子不良、および、外部との接続不良の検査が可能となり、不良積層電子部品の交換及び接続不良の修正が、圧電セラミック振動素子単位（積層電子部品単位）で容易に行えるようになる。その結果、モジュール不良はなくなり、高歩留まりでモジュールを製造することが可能となる。さらに、チップ状素子の１つの側面で、フレキシブル基板の電極パターンによって、チップ状素子の２つの電極群形成のための接続と、外部接続用電極部の形成とを行うようにしているので、製造プロセスが容易となり、かつ、積層電子部品（圧電セラミック振動素子）の極小化も達成できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の第１実施形態に係る積層電子部品（圧電セラミック振動素子）を示す図である。同図において、１は積層型のチップ状素子、１１はセラミックス、１２は表面電極、１３は第１の内部電極、１４は第２の内部電極、１５は裏面電極、１６は絶縁パターン、１７は導体パターン、１８は保護絶縁膜である。
【００１３】
本実施形態を含め本発明の各実施形態の積層タイプのチップ状素子１は、図１の（ａ）に示すように、内部電極１３、１４を挾んで多層にセラミックス１１を積層し、表裏面に表面電極１２と裏面電極１５を形成した構成をとり、かつ、各電極の平面形状は、総べてセラミックス１１の平面形状と等しく形成されたものとなっている。したがって、チップ状素子１の４つの側面において、表面電極１２、第１の内部電極１３、第２の内部電極１４、裏面電極１５のそれぞれ端面が、面一で露呈するようになっている。
【００１４】
かような基本構成をもつチップ状素子１において、本実施形態では、チップ状素子１の１つの側面において、図１の（ｂ）に示すように、第１の内部電極１３および第２の内部電極１４がそれぞれ一部だけ露出するように、絶縁パターン１６を形成した後、図１の（ｃ）に示すように、各電極１２〜１５の積層方向の１つおき同士を導体パターン１７によって電気的に接続するようにしてある（ここでは、表面電極１２と第２の内部電極１４を接続し、第１の内部電極１３と裏面電極１５を接続してある）。そして、図１の（ｄ）に示すように、各電極を所定の関係に接続したチップ状素子１の側面を、保護絶縁膜１８によって覆って、積層電子部品として完成するようにしてある。なお本実施形態では、表面電極１２および裏面電極１５が、外部接続用の電極として機能するようになっている。
【００１５】
このような構成をとる本実施形態の積層電子部品は、チップ状素子１の電極１２〜１５の積層方向の１つおき同士が、チップ状素子１の１つの側面でそれぞれ接続されるので、各電極１２〜１５の平面形状を総べて同一のものとすることができ、図１５や図１６に示した従来構造に比して、内部電極の形成および積層位置合わせが容易となり（製造プロセスが容易となり）、かつ、可及的な小型化が達成可能となる。
【００１６】
図２は、本発明の第２実施形態に係る積層電子部品を示す図であり、同図において、先の実施形態と均等なものには同一符号を付し、その説明は必要のある際を除いて割愛する（これは、以下の各実施形態においても同様である）。図２において、１９はＡｇペースト、２０はフレキシブル基板、２１、２２はフレキシブル基板上に形成した対をなす電極パターンである。
【００１７】
本実施形態では、図２の（ａ）に示す如く、先と同様の構成のチップ状素子１の１つの側面において、図２の（ｂ）に示すように、各電極１２〜１５におけるフレキシブル基板２０との接続部位を除いて、絶縁パターン１６を形成する。そして、図２の（ｃ）に示すように、フレキシブル基板２０の電極パターン２１、２２と、これに対応する各電極１２〜１５の露呈部位とを、Ａｇペースト１９によって電気的に接続して、これによって、各電極１２〜１５の積層方向の１つおき同士を電気的に接続するようにしてある（ここでは、表面電極１２と第２の内部電極１４をフレキシブル基板２０の電極パターン２１によって接続し、第１の内部電極１３と裏面電極１５をフレキシブル基板２０の電極パターン２２によって接続してある）。なお、図２の（ｃ）は、図２の（ｂ）に対して側面図の関係となっており、図２の（ｄ）は、フレキシブル基板２０のパターン形成面を示している。
【００１８】
このように、本実施形態では、チップ状素子１とフレキシブル基板２０とによって積層電子部品を構成してあり、表面電極１２および裏面電極１５が、外部接続用の電極として機能するようになっている。なお、チップ状素子１とフレキシブル基板２０とを接続する上記のＡｇペースト１９は、チップ状素子１側に形成してもよいし、フレキシブル基板２０側に形成してもよい。
【００１９】
かような構成をとる本実施形態においても、前記第１実施形態と同等の効果を奏する上、チップ状素子１の電極１２〜１５の積層方向の１つおき同士の接続をフレキシブル基板２０で行うので、この点でも製造工程が容易になる。
【００２０】
図３は、本発明の第３実施形態に係る積層電子部品を示す図であり、同図において、２３はフレキシブル基板２０に形成した絶縁パターンである。
【００２１】
本実施形態が第２実施形態と相違するのは、第２実施形態においては、チップ状素子１側に、選択的接続を可能とするための絶縁パターン１６を形成していたものを、本実施形態においては、フレキシブル基板２０のパターン形成面側に、選択的接続を可能とするための絶縁パターン２３を形成した点にあり、その他は第２実施形態と同様である。なお、図３の（ｂ）は、図３の（ａ）に示したチップ状素子１の面が接続面とした場合に、図３の（ａ）に対して若干拡大した側面図の関係となっており、図３の（ｃ）は、フレキシブル基板２０のパターン形成面を示している。
【００２２】
かような構成をとる本実施形態においても、前記第２実施形態と同等の効果を奏する。
【００２３】
なお、上述した絶縁パターン、導体パターンの形成方法としては、ペーストをスクリーン印刷することでパターンを形成する厚膜法、あるいは、蒸着、スパッタ、エッチング等でパターンを形成する薄膜法のいずれの方法でもよい。
【００２４】
さらに、フレキシブル基板２０の電極パターンと接続されるチップ状素子１の電気的接続部は、チップ状素子１の電極露出部そのものであっても、あるいは、チップ状素子１の電極上に、厚膜または薄膜で形成した導体パターン部でもあってもよい。また、チップ状素子１の電極と接続されるフレキシブル基板２０の電気的接続部は、フレキシブル基板２０の電極パターンそのものであっても、あるいは、フレキシブル基板２０の電極パターン上に、厚膜などで形成した導体パターン部でもあってもよい。
【００２５】
図４は、本発明の第４実施形態に係る積層電子部品を示す図であり、同図において、２４はチップ状素子１の電極露出部上に形成しためっき膜部、２５は接続用のハンダである。
【００２６】
本実施形態が第３実施形態と相違するのは、図４の（ａ）に示す如く、先と同様の構成のチップ状素子１の１つの側面において、図４の（ｂ）に示すように、各電極１２〜１５上にめっき膜部２４を形成した点と、チップ状素子１とフレキシブル基板２０との電気的接続に、図４の（ｃ）に示すように、チップ状素子１側またはフレキシブル基板２０に形成したハンダ２５を用いた点にあり、その他は第３実施形態と同様である。なお、図４の（ｃ）は、図４の（ｂ）に対して若干拡大した側面図の関係となっており、図４の（ｄ）は、フレキシブル基板２０のパターン形成面を示している。
【００２７】
かような構成をとる本実施形態においても、前記第２実施形態と同等の効果を奏する。
【００２８】
図５は、本発明の第５実施形態に係る積層電子部品を示す図であり、同図において、２６は異方導電性フィルムである。
【００２９】
本実施形態が第４実施形態と相違するのは、図５の（ａ）に示す如く、チップ状素子１とフレキシブル基板２０との電気的接続に、異方導電性フィルム２６を用いた点にあり、その他は第４実施形態と同様である。なお、図５の（ｂ）は、フレキシブル基板２０のパターン形成面を示している。
【００３０】
かような構成をとる本実施形態においても、前記第２実施形態と同等の効果を奏する。
【００３１】
なお、チップ状素子１とフレキシブル基板２０との電気的接続は、上述した手段以外にも、場合によっては、ワイヤボンディング、金属拡散接続等の接続方法も採用可能である。
【００３２】
図６は、本発明の第６実施形態に係る積層電子部品を示す図であり、同図において、２７はフレキシブル基板２０を貫通して形成された電極パッドである。
【００３３】
本実施形態が第４実施形態と相違するのは、図６の（ｃ）、（ｄ）に示すように、フレキシブル基板２０のパターン形成面と反対側の面で露出し、かつ、フレキシブル基板２０の電極パターン２１、２２とそれぞれ接続された電極パッド２７、２７を、外部接続用の電極とした点にあり、その他は第４実施形態と同様である。
【００３４】
かような構成をとる本実施形態においても、前記第２実施形態と同等の効果を奏し、さらに、本実施形態においては、外部接続用の対となった電極を積層電子部品の１つの側面に集約できるので、積層電子部品の外部接続も容易になるという効果がある。
【００３５】
次に、上述したような積層電子部品の製造方法、および、これを用いた２次元アレイ状の素子実装構造の製造方法の１例についてを、図７を用いて説明する。図７は、図４に示した前記第４実施形態に相当する積層電子部品の製造方法と、この積層電子部品を用いた２次元アレイ状の素子実装構造の製造方法を示している。
【００３６】
まず、図７の（ａ）に示すような平板状のチップ状素子母材３０から、図７の（ｂ）に示すように、１チップ相当幅でバー状のサブ母材３１を切り出す。次に、図７の（ｃ）に示すように、切り出したサブ母材３１の所定の長尺側面において露出した各電極１２〜１５の端面上に、めっき膜部２４を形成する。
【００３７】
一方、図７の（ｄ）に示すように、対となる電極パターン２１、２２を多数形成してなるフレキシブル基板母材３２には、選択的接続を可能とするための絶縁パターン２３を形成した後、絶縁パターン２３から露呈した電極パターン２１、２２の各部位に、接続用のハンダ２５を形成しておく。
【００３８】
次に、図７の（ｅ）に示すように、バー状のサブ母材３１とフレキシブル基板母材３２の接続面同士を、位置合わせして密着し、加熱処理することによって、サブ母材３１とフレキシブル基板母材３２の各接続箇所同士を電気的に接続する。然る後、サブ母材３１とフレキシブル基板母材３２との間の微小隙間（１０〜数１０μｍの隙間）に絶縁性の接着剤（例えば、低粘度のウレタン樹脂系接着剤）を充填し、サブ母材３１とフレキシブル基板母材３２とを強固に機械的に接続する。
【００３９】
次に、図７の（ｆ）に示すように、サブ母材３１とフレキシブル基板母材３２とを一体化した母材から、ダイサーによって、個々の積層電子部品３３を切り出すことによって、積層電子部品３３が完成される。
【００４０】
そして、上記した各工程を経て完成された積層電子部品３３を検査して、図７の（ｇ）に示すように、良品のみからなる積層電子部品３３を、縦横に所定個数組み合わせて樹脂３４で一体化することによって、２次元アレイ状探触子のためのモジュール３５が作製され、このモジュール３５を多数個組み合わせることによって、２次元アレイ状探触子が完成される。
【００４１】
このような、モジュール３５を組み合わせて作製した２次元アレイ状探触子は、個々の積層電子部品が小型化できるので、全体として小型化が可能となる。しかし、各積層電子部品の外部接続には相当の工夫を必要とし、以下に述べるような、チップ状素子の側面に貼着されたフレキシブル基板の延長部に、１対の外部接続用の電極を設けた構成の積層電子部品（もしくは単層タイプの電子部品）の方が、外部接続が容易・確実で、有利である。
【００４２】
図８は、本発明の第７実施形態に係る積層電子部品を示す図であり、本実施形態は、図２に示した前記第２実施形態の発展例である。
【００４３】
本実施形態が第２実施形態と相違するのは、チップ状素子１の１つの側面に接続されたフレキシブル基板２０に延長部２０ａを設けて、チップ状素子１の各電極１２〜１５の積層方向の１つおき同士を電気的に接続するフレキシブル基板２０の電極パターン２１、２２の端部を、外部接続用の電極部２１ａ、２２ａとしたことにあり、その他は第２実施形態と同様である。
【００４４】
かような構成をとる本実施形態の積層電子部品は、チップ状素子１の電極１２〜１５の積層方向の１つおき同士が、チップ状素子１の１つの側面でそれぞれ接続されるので、各電極１２〜１５の平面形状を総べて同一のものとすることができ、図１５や図１６に示した従来構造に比して、内部電極の形成および積層位置合わせが容易となり（製造プロセスが容易となり）、かつ、可及的な小型化が達成可能となる。しかも、チップ状素子１の電極１２〜１５の積層方向の１つおき同士の接続をフレキシブル基板２０で行うので、この点でも製造工程が容易になる。さらに、フレキシブル基板２０に延長部２０ａを設けて、この延長部２０ａ上の電極パターン２１、２２の端部を、外部接続用の電極部２１ａ、２２ａとして同一方向に導出しているので、積層電子部品の外部接続が容易・確実になり、多数個の積層電子部品を組み合わせてモジュールとした場合に、その接続性能の良さが遺憾なく発揮される。しかも、積層電子部品の接続不良も、個々に対して個別に容易に対処可能となり、交換もしくは補修を容易・確実に行うことができる。
【００４５】
図９は、本発明の第８実施形態に係る積層電子部品を示す図であり、本実施形態は、図３に示した前記第３実施形態の発展例である。本実施形態が第３実施形態と相違するのは、フレキシブル基板２０に延長部２０ａを設けて、延長部２０ａ上の電極パターン２１、２２の部位を、外部接続用の電極部２１ａ、２２ａとした点にあり、その他は第３実施形態と同様である。
【００４６】
かような構成をとる本実施形態においても、前記第７実施形態と同等の効果を奏する。
【００４７】
図１０は、本発明の第９実施形態に係る積層電子部品を示す図であり、本実施形態は、図４に示した前記第４実施形態の発展例である。本実施形態が第４実施形態と相違するのは、フレキシブル基板２０に延長部２０ａを設けて、延長部２０ａ上のフレキシブル基板２０電極パターン２１、２２の部位を、外部接続用の電極部２１ａ、２２ａとした点にあり、その他は第４実施形態と同様である。
【００４８】
かような構成をとる本実施形態においても、前記第７実施形態と同等の効果を奏する。
【００４９】
図１１は、本発明の第１０実施形態に係る積層電子部品を示す図であり、本実施形態は、図５に示した前記第５実施形態の発展例である。本実施形態が第５実施形態と相違するのは、フレキシブル基板２０に延長部２０ａを設けて、延長部２０ａ上の電極パターン２１、２２の部位を、外部接続用の電極部２１ａ、２２ａとした点にあり、その他は第４実施形態と同様である。
【００５０】
かような構成をとる本実施形態においても、前記第７実施形態と同等の効果を奏する。
【００５１】
上述してきた第１〜第１０実施形態では、セラミックスを多層に積層した積層電子部品の例を示した。次に、セラミックスを単層とした単板タイプの圧電セラミック振動素子への適用例について述べる。
【００５２】
図１２は、本発明の第１１実施形態に係る電子部品（圧電セラミック振動素子）を示す図である。同図において、４１は単層（単板）型のチップ状素子であり、単板のセラミックス１１には、表面電極１２と裏面電極１５とが形成されている。チップ状素子４１の１つの側面において、表面電極１２と裏面電極１５には選択的に、絶縁パターン１６とめっき膜部２４が形成されており、めっき膜部２４をフレキシブル基板２０の対応する電極パターン２１、２２と、ハンダ２５によって電気的に接続してある。そして、フレキシブル基板２０に延長部２０ａを設けて、延長部２０ａ上の電極パターン２１、２２部位を、外部接続用の電極部２１ａ、２２ａとして機能させるようにしてある。
【００５３】
かような構成をとる本実施形態においては、単層（単板）型の圧電セラミック振動素子であるので、積層型の圧電セラミック振動素子と較べて性能は劣るも、フレキシブル基板２０に延長部２０ａを設けて、この延長部２０ａ上のフレキシブル基板２０の電極パターン２１、２２の端部を、外部接続用の電極部２１ａ、２２ａとして同一方向に導出しているので、積層電子部品の外部接続が容易・確実なものとなり、多数個の積層電子部品を組み合わせてモジュールとした場合に、その接続性能の良さが遺憾なく発揮される。しかも、積層電子部品の接続不良も、個々に対して個別に容易に対処可能となり、交換もしくは補修を容易・確実に行うことができる。
【００５４】
図１３は、本発明の第１２実施形態に係る電子部品（圧電セラミック振動素子）を示す図であり、本実施形態が第１１実施態と異なるのは、第１１実施態では単層（単板）型のチップ状素子４１側に絶縁パターン１６を設けていたのに対し、フレキシブル基板２０側に絶縁パターン２３を形成した点にあり、その他は第１１実施形態と同様である。
【００５５】
かような構成をとる本実施形態においても、第１１実施形態と同等の効果を奏する。
【００５６】
ここで、前述した第１〜第１０実施形態において示した積層電子部品（圧電セラミック振動素子）は、セラミックスの積層数が３層の場合を例にとったが、本発明の積層電子部品におけるセラミックスの積層数は任意である。
【００５７】
また、前述した第２〜第１２実施形態において示した、チップ状素子とフレキシブル基板とによって積層電子部品または電子部品を構成する場合においては、チップ状素子とフレキシブル基板との電気的接続には、先にも述べたように、ハンダ、熱可塑性ペースト、異方導電性シート等の任意の手段が採用可能であるが、チップ状素子とフレキシブル基板との間の微小隙間には、絶縁性の接着剤（例えば、低粘度のウレタン樹脂系接着剤）を充填しておくことが、機械的強度を確保する上で好ましい。
【００５８】
次に、上述したようなフレキシブル基板２０に延長部２０ａに外部接続用の電極部２１ａ、２２ａを設けた構成の積層電子部品の製造方法、および、これを用いた２次元アレイ状の素子実装構造の製造方法の１例についてを、図１４を用いて説明する。
【００５９】
まず、図１４の（ａ）に示すように、平板状のチップ状素子母材３０の上下に、平板状の音響整合層４５および平板状の音響減衰層４６を固着して一体化してなるチップ状素子複合母材４７を用意する。次に、図１４の（ｂ）に示すように、チップ状素子複合母材４７から１チップ相当幅でバー状のサブ複合母材４８を切り出す。
【００６０】
次に、図１４の（ｃ）に示すように、切り出したバー状のサブ複合母材４８の所定の長尺側面において露出した各電極１２〜１５の端面上に、まず、Ｎｉめっきを施し、このＮｉめっき表面にＡｕめっきを施すことによって、めっき膜部２４を形成する。
【００６１】
一方、図１４の（ｄ）に示すように、対となる電極パターン２１、２２を多数形成してなるフレキシブル基板母材４９には、選択的接続を可能とするための絶縁パターンを形成した後、絶縁パターンから露呈した電極パターン２１、２２の各部位に、接続用のハンダ２５を形成しておくと共に、フレキシブル基板母材４９の延長部４９ａに、対となる電極パターン２１、２２とそれぞれ連なった外部接続用の電極部２１ａ、２２ａを形成しておく。そして、バー状のサブ複合母材４８とフレキシブル基板母材４９の接続面同士を、位置合わせして密着し、加熱処理することによって、サブ複合母材４８とフレキシブル基板母材４９の各接続箇所同士を電気的に接続する。然る後、サブ複合母材４８とフレキシブル基板母材４９との間の微小隙間（１０〜数１０μｍの隙間）に絶縁性の接着剤（例えば、低粘度のウレタン樹脂系接着剤）を充填し、サブ複合母材４８とフレキシブル基板母材４９とを強固に機械的に接続する。
【００６２】
次に、図７の（ｅ−１）、（ｅ−２）に示すように、サブ複合母材４８とフレキシブル基板母材４９とを一体化した母材から、ダイサーによって、個々の積層電子部品５０を切り出すことによって、音響整合層４５および音響減衰層４６付きの積層電子部品（セラミック振動素子）５０が完成される。
【００６３】
そして、上記した各工程を経て完成された積層電子部品５０を検査して、図１４の（ｆ）に示すように、良品のみからなる積層電子部品５０を、縦横に所定個数組み合わせて樹脂５１で一体化することによって、２次元アレイ状探触子のためのモジュール５２が作製される。続いて、これらモジュール５２の各積層電子部品５０の検査を行う。上述したように、個々の積層電子部品５０の１つの側面で電極を接続した構造とすること、および、接続部にハンダ、熱可塑性ペースト、異方導電性シート等を使用することによって、通常のＬＳＩなど半導体素子と同様に、素子単位で不良素子の交換及び接続不良の修正が容易に行える。
【００６４】
最後に、上記モジュール５２の良品のみを多数個組み合わせることによって、２次元アレイ状探触子が完成される。なお本例では、１５ｍｍ×１５ｍｍに６４×６４個の積層電子部品５０が並んだ２次元アレイ状探触子を、６４個の素子からなるモジュール５２を６４枚並べて作製した。
【００６５】
なお、図１４に示した例では、積層圧電セラミック素子（積層電子部品）の場合について述べたが、図１２、図１３に示したような、単層の圧電セラミック素子（単層の電子部品）についても、同様の方法で２次元アレイ状探触子が作製できること言うまでもない。
【００６６】
また、音響整合層および音響減衰層の接着についても、特に図１４の製造工程に限定されるものでなく、例えば、積層圧電セラミック素子（積層電子部品）をマトリックス状に整列させてから、積層圧電セラミック素子に音響整合層およびび音響減衰層を固着するようにしてももよい。
【００６７】
【発明の効果】
以上のように本発明によれば、圧電セラミック振動素子として積層型素子を用いることが可能で、かつ、素子単位で不良素子の交換および接続不良の修正が可能な、２次元アレイ状の探触子（素子実装構造）を実現でき、また、このような素子実装構造の実現のために好適な圧電セラミック振動素子（積層電子部品）を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図２】本発明の第２実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図３】本発明の第３実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図４】本発明の第４実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図５】本発明の第５実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図６】本発明の第６実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図７】本発明の実施形態による積層電子部品の製造方法、および、これを用いた２次元アレイ状の素子実装構造の製造方法の１例を示す説明図である。
【図８】本発明の第７実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図９】本発明の第８実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図１０】本発明の第９実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図１１】本発明の第１０実施形態に係る積層電子部品（圧電セラミック振動素子）を示す説明図である。
【図１２】本発明の第１１実施形態に係る単層タイプの電子部品（圧電セラミック振動素子）を示す説明図である。
【図１３】本発明の第１２実施形態に係る単層タイプの電子部品（圧電セラミック振動素子）を示す説明図である。
【図１４】本発明の実施形態による積層電子部品の製造方法、および、これを用いた２次元アレイ状の素子実装構造の製造方法の他の１例を示す説明図である。
【図１５】従来の積層電子部品（圧電セラミック振動素子）の１例を示す説明図である。
【図１６】従来の積層電子部品（圧電セラミック振動素子）の他の１例を示す説明図である。
【符号の説明】
１  積層型のチップ状素子
１１  セラミック
１２  表面電極
１３  第１の内部電極
１４  第２の内部電極
１５  裏面電極
１６  絶縁パターン
１７  導体パターン
１８  保護絶縁膜
１９  Ａｇペースト
２０  フレキシブル基板
２０ａ  延長部
２１、２２  電極パターン
２１ａ、２２ａ  外部接続用の電極部
２３  絶縁パターン
２４  めっき膜部
２５  ハンダ
２６  異方導電性フィルム
３０  チップ状素子母材
３１  サブ母材
３２  フレキシブル基板母材
３３  積層電子部品
３４  樹脂
３５  モジュール
４１  単層（単板）型のチップ状素子
４５  音響整合層
４６  音響減衰層
４７  チップ状素子複合母材
４８  サブ複合母材
４９  フレキシブル基板母材
５０  積層電子部品
５１  樹脂
５２  モジュール
【図１】
0003876082.tif 000002
【図２】
0003876082.tif 000003
【図３】
0003876082.tif 000004
【図４】
0003876082.tif 000005
【図５】
0003876082.tif 000006
【図６】
0003876082.tif 000007
【図７】
0003876082.tif 000008
【図８】
0003876082.tif 000009
【図９】
0003876082.tif 000010
【図１０】
0003876082.tif 000011
【図１１】
0003876082.tif 000012
【図１２】
0003876082.tif 000013
【図１３】
0003876082.tif 000014
【図１４】
0003876082.tif 000015
【図１５】
0003876082.tif 000016
【図１６】
0003876082.tif 000017