(57)【特許請求の範囲】
【請求項１】
半導体表面に陰極、ゲート電極および電界板遮蔽を有するＧＴＯサイリスタにおいて、
半導体表面に対して垂直方向に見て、電界板遮蔽が、陰極装置（１０）のベース領域（１）の、少なくとも空間電荷領域が生ずる範囲の連続的な覆いとして形成されており、
ベース領域（１）にくらべて高いドーピング濃度を有し、かつ電界板遮蔽の下側で少なくともその縁部まで達している、ベース領域（１）と同一導電形のストッパ領域（１６）により空間電荷領域の広がりが制限されていることを特徴とするＧＴＯサイリスタ。
【請求項２】
電界板遮蔽の下側に、電界板遮蔽により覆われておらず、かつ側方に開口する、等電位線の通り抜け範囲（２０）が存在していることを特徴とする請求項１記載のＧＴＯサイリスタ。
【請求項３】
陰極装置のベース領域（１）がメサ構造を成し、該メサ構造（１）の側面（２１）と、半導体表面に延びている絶縁層（７）との間に絶縁体層（１５）が存在しており、該絶縁体層（１５）が等電位線の通り抜け範囲（２０）を形成することを特徴とする請求項１または２記載のＧＴＯサイリスタ。
【請求項４】
電界板遮蔽が陰極装置（１０）のエミッタ領域（２）およびベース領域（１）の上の遮蔽層（８）により構成されていることを特徴とする請求項１ないし３の１つに記載のＧＴＯサイリスタ。
【請求項５】
遮蔽層（８）が少なくとも半導体基体の表面を陰極装置のベース領域（１）およびエミッタ領域（２）の上で覆っていることを特徴とする請求項１ないし４の１つに記載のＧＴＯサイリスタ。
【請求項６】
半導体基体の表面に設けられ、該表面に露出するベース領域（１）とエミッタ領域（２）とを覆う絶縁体層（１５）と、
該絶縁体層（１５）に設けられた開口部を経てエミッタ領域（２）の表面にその中心で接触する遮蔽層（８）とを備え、
該遮蔽層（８）は、ベース領域（１）とエミッタ領域（２）との間のｐｎ接合の上側の範囲内で前記絶縁体層（１５）の上に延びており、かつエミッタ電極（１３）と接触していることを特徴とする請求項１ないし５の１つに記載のＧＴＯサイリスタ。
【請求項７】
遮蔽層（８）がドープされた多結晶シリコンから成っていることを特徴とする請求項１ないし６の１つに記載のＧＴＯサイリスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体表面に陰極およびゲート装置および電界板遮蔽を有するＧＴＯサイリスタに関する。
【０００２】
【従来の技術】
ＧＴＯサイリスタ（ＧＴＯ＝ゲートターンオフ）では、よく知られているように、多数の個別サイリスタがタブレット上に互いに並列に接続されている。タブレットはその際に半導体基体ならびに個別サイリスタの個別の電極を含んでいる。個別サイリスタのエミッタ電極はタブレット上に押し付けられる好ましくはモリブデンから成る押圧板により接触される。
【０００３】
このようなＧＴＯサイリスタでは十分な作動のためには下記の前提条件が満足されなければならない。
（ａ）各々の個別サイリスタにおいてたとえばエミッタ領域とベース領域との間の露出しているｐｎ接合が電気的および化学的な影響に対するパッシベーションが行われなければならない。
（ｂ）安定な連続的作動のためにＧＴＯサイリスタのオフの場合に表面絶縁破壊がＧＴＯサイリスタの内部の絶縁破壊電圧よりも高い電圧で行われなければならない。
（ｃ）ＧＴＯサイリスタのターンオフ状態で若干数の個別サイリスタがターンオフ過程の最後にすべての負荷電流を引き受けなければならないことを避けなければならない。なぜならば、さもなければこれらの個別サイリスタが破壊されるであろうからである。
【０００４】
これらの種々の要求を満足するため、これまで下記のような措置が講じられている。
【０００５】
露出しているｐｎ接合を保護するためたとえばシリコン二酸化物、シリコン窒化物またはポリイミドから成る絶縁層によるパッシベーションが行われる。しかしこのパッシベーションにより外部電荷に対する誘導的遮蔽は達成されない。
【０００６】
さらに半導体基体の表面においてドーピング濃度の減少が行われる。それによりオフの場合に、絶縁破壊がＧＴＯサイリスタの表面ではなく内部で生ずるように、表面絶縁破壊電圧の上昇が達成される。
【０００７】
またＧＴＯサイリスタの製造の際の適当な技術的措置により、すべての個別サイリスタを可能なかぎり類似に製造できるように努められる。なぜならば、等しい個別サイリスタから構成されるＧＴＯサイリスタまたはこのＧＴＯサイリスタを形成する“均質のサイリスタマトリックス”が同時にターンオフすることが前提となっているからである。
【０００８】
図３には、たとえば米国特許第 5,010,384号明細書から公知のＧＴＯサイリスタにおける陰極装置と類似の従来通常の陰極装置が示されている。
【０００９】
図３中に示されているように、メサ構造の陰極装置のベース領域１の上にエミッタ領域２が配置されており、その上にたとえばアルミニウムから成るエミッタ電極３が設けられている。エミッタ電極３は好ましくはモリブデンから成る押圧板４により接触され、その際にこの押圧板４は、全体としてＧＴＯサイリスタを形成する多数のこのような個別サイリスタに対して共通に設けられている。
【００１０】
ベース領域１およびエミッタ領域２（サイリスタの他の領域はここには示されていない）から成る半導体基体の表面に生ずるベース領域１とエミッタ領域２との間のｐｎ接合は、シリコン二酸化物層および／またはシリコン窒化物層から成るパッシベーション層５により保護されている。
【００１１】
ベース領域１は、メサ構造の結果として押圧板４から十分な間隔をおいて配置されている電極６により接触されている。ゲート電極６と押圧板４との間の絶縁破壊を防止するため、追加的にポリイミドから成るもう１つの絶縁層７（ゲート絶縁）が設けられている。
【００１２】
冒頭に記載した種類に属するプレーナ装置の別のサイリスタがヨーロッパ特許出願公開第 0235706号明細書から知られている。その際に絶縁破壊電圧を高めるため、半導体表面において主ｐｎ接合とゲート装置のベース領域とエミッタ領域との間のｐｎ接合とを覆うフレーム状の電界板条片が設けられている。両ｐｎ接合の間は電界板遮蔽なしの半導体表面である。ウェルの湾曲範囲に高い電界の強さが存在しているので、そこに絶縁破壊が起こり易いというおそれがある。
【００１３】
【発明が解決しようとする課題】
本発明の課題は、冒頭に記載した種類のサイリスタであって絶縁破壊が防止されるサイリスタを提供することにある。
【００１４】
【課題を解決するための手段】
この課題は、電界板遮蔽が半導体表面に対して垂直方向に見て陰極装置のベース領域の少なくとも空間電荷領域が生ずる範囲の無間隙の覆いとして構成されており、空間電荷領域の広がりが、ベース領域にくらべて高められたドーピング濃度を有しまた電界板遮蔽の下側で少なくともその縁部まで達しているベース領域の形式のストッパ領域により制限されることにより解決される。好ましくは、電界板遮蔽の下側に、電界板遮蔽により覆われておらず側方に開口する、電界の強さ‐等電位線に対する通り抜け範囲が存在している。
【００１５】
本発明の他の好ましい実施態様は従属請求項に記載されている。
【００１６】
本発明による陰極装置では、外部電荷に対する電気的遮蔽を行いまた表面電位を調整するため、電界板遮蔽層が、スイッチング範囲に対して重要な空間電荷領域がある範囲の上に設けられる。それにもかかわらず、電界の強さ‐等電位線が中断されないことが保証される。空間電荷領域の広がり範囲の空間的制限はストッパ領域により定められる。すなわち、空間電荷領域が専ら電界板遮蔽の下側に広がっていることまたはこれにより完全に覆われていることを保証する空間電荷領域の合目的的な空間的形成が行われる。
【００１７】
遮蔽層または電界板はその際に好ましくは、ＧＴＯサイリスタの半導体基体の表面に生ずる陰極装置のベース領域とエミッタ領域との間のｐｎ接合をも覆う。それによりこの特に臨界的な範囲が同じく外部の誘導的な電荷影響に対して遮蔽される。
【００１８】
遮蔽層は特に有利には直列抵抗としても使用できる。
【００１９】
そのために遮蔽層はエミッタ領域の中心から半導体基体の表面に生ずるベース領域とエミッタ領域との間のｐｎ接合の上側の範囲内で絶縁体層の上を導かれ、またそこで遮蔽層が“横方向”抵抗を形成するようにエミッタ電極により接触される。前記の米国特許第 5,010,384号明細書では確かに同じようにＧＴＯサイリスタにおける抵抗層がそのエミッタ電極の上に設けられている。しかしそこでは抵抗層はスタック方向に直接にエミッタ領域とエミッタ電極との間に設けられているので、横方向の装置は存在しない。
【００２０】
遮蔽層に対しては好ましくはドープされた多結晶シリコンが使用される。それによって場合によりこの遮蔽層の抵抗値が適当に調整され得る。
【００２１】
本発明による陰極装置はメサ構造のＧＴＯサイリスタだけでなくプレーナ構造のＧＴＯサイリスタにも応用可能である。エミッタ領域およびベース領域が平坦に構成されているこの最後にあげたケースに対して、たとえばエミッタ電極はエミッタ電極の表面に接触する押圧板の下面とゲート電極の上面との間の十分な間隔が保証されるように、その下側に部分的に設けられている絶縁体層によりその層厚を厚くすることができる。すなわちこの間隔が過度に小さいならば、場合によっては数１０００個もの個別サイリスタまたはそれらのエミッタ電極と接触する押圧板と個別サイリスタの個々のゲート電極との間の絶縁破壊が行われる。
【００２２】
【実施例】
以下、図面により本発明を一層詳細に説明する。
【００２３】
図１および図２において互いに相応する構成部分には図３中と同じ符号が付されている。
【００２４】
図１はメサ構造の陰極装置１０を示し、また図２にはプレーナ構造の陰極装置１０が示されている。
【００２５】
図１の実施例では先ず、図３による従来の陰極装置と類似して、メサ構造の側面２１が、パッシベーション層として作用しまたゲート電極６からエミッタ領域２の表面の中心の範囲内の半導体表面まで延びている絶縁体層１５により保護されている。この絶縁体層１５に対してはたとえばシリコン二酸化物が使用される。半導体表面に延びているたとえばポリイミドまたは保護レジストまたはシリコン窒化物から成る絶縁層７は、図３の陰極装置の際のように、好ましくはモリブデンから成る押圧板４への短絡を防止する。
【００２６】
図３による陰極装置と相違して、本発明による陰極装置では電界板遮蔽としてたとえばドープされた多結晶シリコンから成る遮蔽層８がエミッタ領域２の表面の中心範囲とベース領域１とエミッタ領域２との間のｐｎ接合の上側の範囲との間で中断されずに導かれている。この遮蔽層８はｐｎ接合の上側の範囲内で、モリブデン製押圧板４により圧力を与えられるエミッタ電極１３により接触される。遮蔽層８の中心範囲内にはその上側に、遮蔽層８が相応のドーピングの際に同時に、エミッタ領域２の中心からｐｎ接合の範囲内を“横方向”に導かれている抵抗として作用するように、たとえばシリコン二酸化物から成るもう１つの絶縁層９が設けられている。
【００２７】
絶縁体層１５は陰極装置１０の絶縁層７とベース領域１との間に、遮蔽層８とならんで配置されており半導体表面に開口する絶縁体のみで満たされた間隙、即ち金属やドープされた多結晶シリコン等の導電層が存在しない絶縁間隙２２を形成する。このようにしてベース領域１は一方では半導体表面に対し垂直方向に見て連続的に覆われており、他方では遮蔽層８の下側に、側方で絶縁体間隙２２に開口する、等電位線（図示されていない）の通り抜け範囲２０が存在している。従って仮に間隙内に導電層が存在したとすると等電位線がこの導電層内に入り込めない現象、即ち等電位線の中断が起こらない。この結果、間隙２２内に等電位線が一様に分布し、半導体表面で電界が局部的に集中するのを回避でき、ＧＴＯサイリスタの表面絶縁破壊電圧の上昇を図ることができる。
【００２８】
遮蔽層８により遮蔽されまた空間電荷領域が生ずるベース領域１の範囲は、ゲート電極６の方向にベース領域１の形式のストッパ領域１６により制限される。ストッパ領域１６はベース領域１のドーピング濃度にくらべて、この範囲の中へも遮蔽された範囲の外へも空間電荷領域のそれ以上の広がりを防止するように選ばれている高められたドーピング濃度を有する。すなわち換言すれば、高められたドーピング濃度を有するストッパ領域１６が、空間電荷領域の一部分が電界板遮蔽の外側に延び得ないことを保証するため、少なくとも遮蔽層８の縁部の下まで達するまで広げられている。ストッパ領域１６はこうして空間電荷領域に対する広がり範囲の空間的形状付与および制限の機能を有する。遮蔽層８は、遮蔽作用の改善のために有利であれば、ストッパ領域１６と重なってもよい。ストッパ領域１６は、図示の例では、絶縁体間隙２２およびゲート電極６に隣接する比較的薄い層として構成されている。
【００２９】
図２の実施例はプレーナ構造を示す。すなわちエミッタ領域２およびベース領域１がここでは１つの平面内に位置している。それにもかかわらず押圧板４の下面とゲート電極６の上面との間の十分な間隔を保証するため、ここではエミッタ電極１３がたとえばシリコン二酸化物から成る絶縁体層１４により“補強”されている。それにより前記の間隔またはエミッタ電極１３および絶縁体層１４から成る“こぶ”の高さが１０μｍと２０μｍとの間の値に設定され得る。このような間隔は、押圧板４とゲート電極６との間の短絡を確実に防止するのに十分である。
【００３０】
図２による実施例ではストッパ領域１６は図１による例のようにプレーナ構造の所与の条件に即した適応のもとに構成されている。プレーナ構造はその他の点ではストッパ領域１６の下側の電界の強さ‐等電位線に対する側方の通り抜け範囲２０を生ずる。
【００３１】
本発明は、要約すると、追加的に少なくとも１つの導電性の層が、“電界板”として外部電荷の影響を遮蔽する好ましくは多結晶シリコンから成る遮蔽層８の形態で施されることにより優れている。同時にこの層８により表面電位が調整される。また遮蔽層８はそのエミッタ領域とエミッタ電極との間の個別サイリスタに対する直列抵抗として作用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による陰極装置の断面図。
【図２】本発明の第２の実施例による陰極装置の断面図。
【図３】公知の陰極装置の断面図。
【符号の説明】
１    ベース領域
２    エミッタ領域
３    エミッタ電極
４    押圧板
５    パッシベーション層
６    ゲート電極
７    絶縁層
８    遮蔽層
９    絶縁層
１０    陰極装置
１１    ゲート装置
１３    エミッタ電極
１４    絶縁体層
１５    絶縁体層
１６    ストッパ領域
２０    通り抜け範囲
２１    側面
２２    絶縁体間隙
２３    ベース領域
【図１】
0003910699.tif 000002
【図２】
0003910699.tif 000003
【図３】
0003910699.tif 000004