(57)【特許請求の範囲】
【請求項１】
画素が行列状に配置されてなる画素部と、
前記画素部を駆動する駆動回路と、
前記駆動回路の起動に用いるパルス信号が与えられる一定期間だけ動作状態となって、所定電圧の第１の直流レベルを異なる電圧の第２の直流レベルに変換するレベル変換回路部分と、前記レベル変換回路部分でレベル変換された前記第２の直流レベルを保持して前記レベル変換回路部分が次にレベル変換動作を行うまでの期間その保持電圧を前記駆動回路に供給するラッチ回路部分とを有するレベル変換回路と
を備えた表示装置を具備することを特徴とする電子機器。
【請求項２】
前記駆動回路は、前記画素部と同一の基板上に形成されており、
前記第１の直流レベルは、基板外部から与えられる
ことを特徴とする請求項１記載の電子機器。
【請求項３】
画素が行列状に配置されてなる画素部と、前記画素部を駆動する駆動回路と、所定電圧の第１の直流レベルを、異なる電圧の第２の直流レベルに変換して前記駆動回路に供給するレベル変換回路とを備えた表示装置であって、
前記レベル変換回路は、
前記駆動回路の起動に用いるパルス信号が与えられる一定期間だけ動作状態となって、前記第１の直流レベルを前記第２の直流レベルに変換するレベル変換回路部分と、
前記レベル変換回路部分でレベル変換された前記第２の直流レベルを保持して前記レベル変換回路部分が次にレベル変換動作を行うまでの期間その保持電圧を前記駆動回路に供給するラッチ回路部分とを有する
ことを特徴とする表示装置。
【請求項４】
前記パルス信号は、前記駆動回路の垂直駆動系の起動を指令する垂直スタートパルスである
ことを特徴とする請求項３記載の表示装置。
【請求項５】
前記垂直スタートパルスを間引いて用いる
ことを特徴とする請求項４記載の表示装置。
【請求項６】
前記レベルシフト回路部分および前記ラッチ回路部分は、前記画素のスイッチング素子および前記駆動回路を構成するトランジスタと共に、薄膜トランジスタによって形成されている
ことを特徴とする請求項３記載の表示装置。
【請求項７】
前記画素の電気光学素子が液晶セルである
ことを特徴とする請求項３記載の表示装置。
【請求項８】
前記画素の電気光学素子がエレクトロルミネセンス素子である
ことを特徴とする請求項３記載の表示装置。
【請求項９】
前記駆動回路は、前記画素部と同一の基板上に形成されており、
前記第１の直流レベルは、基板外部から与えられる
ことを特徴とする請求項３記載の表示装置。
【請求項１０】
画素が行列状に配置されてなる画素部と、
前記画素部を駆動する駆動回路と、
前記駆動回路の起動に用いるパルス信号が与えられる一定期間だけ動作状態となって、所定電圧の第１の直流レベルを、異なる電圧の第２の直流レベルに変換するレベル変換回路部分と、このレベル変換回路部分でレベル変換された前記第２の直流レベルを保持して前記レベル変換回路部分が次にレベル変換動作を行うまでの期間その保持電圧を前記駆動回路に供給するラッチ回路部分とを有するレベル変換回路と
を備えた表示装置を具備することを特徴とするカメラシステム。
【請求項１１】
前記駆動回路は、前記画素部と同一の基板上に形成されており、
前記第１の直流レベルは、基板外部から与えられる
ことを特徴とする請求項１０記載のカメラシステム。
【請求項１２】
画素が行列状に配置されてなる画素部と、
前記画素部を駆動する駆動回路と、
前記駆動回路の起動に用いるパルス信号が与えられる一定期間だけ動作状態となって、所定電圧の第１の直流レベルを、異なる電圧の第２の直流レベルに変換するレベル変換回路部分と、このレベル変換回路部分でレベル変換された前記第２の直流レベルを保持して前記レベル変換回路部分が次にレベル変換動作を行うまでの期間その保持電圧を前記駆動回路に供給するラッチ回路部分とを有するレベル変換回路と
を備えた表示装置を具備することを特徴とする携帯端末装置。
【請求項１３】
前記駆動回路は、前記画素部と同一の基板上に形成されており、
前記第１の直流レベルは、基板外部から与えられる
ことを特徴とする請求項１２記載の携帯端末装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器、表示装置、カメラシステムおよび携帯端末装置に関し、特に外部から与えられる所定電圧の直流レベルを異なる電圧の直流レベルに変換するレベル変換回路を有する電子機器および表示装置、ならびに当該表示装置を具備するカメラシステムおよび携帯端末装置に関する。
【０００２】
【従来の技術】
電子機器、例えば液晶表示装置として、画素が行列状に配置された画素部を駆動するための駆動回路を、画素部と同一の基板（液晶パネル）上に一体的に形成してなるいわゆる駆動回路一体型液晶表示装置がある。この駆動回路一体型液晶表示装置には、外部ＩＣから液晶パネル内に供給される例えばＴＴＬレベルの低電圧振幅の直流レベルを、液晶の駆動に必要な高電圧振幅の直流レベルに変換するレベル変換回路が設けられている。
【０００３】
このレベル変換回路としては、従来、例えばカレントミラー回路構成のものが用いられていた。そして、従来の駆動回路一体型液晶表示装置においては、カレントミラー回路構成のレベル変換回路を、回路電源が供給されている期間の間常時動作させるようにしていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、レベル変換回路を備えた駆動回路一体型液晶表示装置に代表される電子機器において、レベル変換回路を常時動作させたのでは、レベル変換回路内を定常的に直流電流が流れることになるため、レベル変換回路での消費電流が増大し、機器全体の低消費電力化の妨げとなっていた。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、レベル変換回路内での消費電流を最小限に抑え、機器（装置）の低消費電力化を可能とした電子機器および表示装置、ならびに当該表示装置を用いたカメラシステムおよび携帯端末装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明では、画素が行列状に配置されてなる画素部と、前記画素部を駆動する駆動回路と、所定電圧の第１の直流レベルを、異なる電圧の第２の直流レベルに変換して前記駆動回路に供給するレベル変換回路とを備えた表示装置において、当該レベル変換回路を、前記駆動回路の起動に用いるパルス信号が与えられる一定期間だけ動作状態となって第１の直流レベルを第２の直流レベルに変換するレベル変換回路部分と、レベル変換後の第２の直流レベルを保持してレベル変換回路部分が次にレベル変換動作を行うまでの期間その保持電圧を出力するラッチ回路部分とで構成する。そして、この表示装置を電子機器、カメラシステムあるいは携帯端末装置において、その表示装置として用いる。
【０００７】
上記構成の電子機器、表示装置、カメラシステムあるいは携帯端末装置において、レベル変換回路部分が、画素部を駆動する駆動回路の起動に用いるパルス信号が与えられる一定期間だけ動作してレベル変換を行うことで、常時動作状態にある場合のように、定常的に直流電流が流れることがないため、当該回路部分での消費電流が最小限に抑えられる。このレベル変換回路部分でレベル変換された第２の直流レベルはラッチ回路部分によってラッチされる。ラッチ回路部分は、ラッチした第２の直流レベルをレベル変換回路部分が次にレベル変換動作を行うまでの期間保持して供給先の回路に対して出力する。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【０００９】
図１は、本発明の一実施形態に係る駆動回路一体型液晶表示装置の構成例を示す概略構成図である。本液晶表示装置では、その駆動方式として、画素の各々に対して個々の独立した画素電極を配列し、これら画素電極の各々に薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などのスイッチング素子を接続して画素を選択的に駆動する、いわゆるアクティブマトリクス駆動方式（以下、アクティブマトリクス型と記す）を用いている。
【００１０】
図１において、本実施形態に係るアクティブマトリクス型液晶表示装置は、後述するように画素が行列状（マトリクス状）に配置されてなる画素部１１と、画素部１１の例えば上側に配置され、各画素への映像信号の書き込みを例えば点順次で行う水平（Ｈ）駆動系１２と、画素部１１の例えば左側に配置され、各画素を行単位で選択する垂直（Ｖ）駆動系１３とを備え、水平駆動系１２および垂直駆動系１３が画素部１１と共に、同一の基板（液晶パネル）１４上に一体的に形成された構成となっている。
【００１１】
画素部１１は、スイッチング素子として例えばＴＦＴが形成されたＴＦＴ基板と、カラーフィルタや対向電極等が形成された対向基板とを重ね合わせ、これら２枚の透明絶縁基板（例えば、ガラス基板）間に液晶材料を封入することによって作製される。この画素部１１において、行列状に配置された各画素２０は、スイッチング素子であるＴＦＴ２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された補助キャパシタ２３とから構成されている。
【００１２】
この画素構造において、各画素２０のＴＦＴ２１は、そのゲート電極が垂直方向（行配列方向）の画素数Ｙ（以下、垂直画素数Ｙと称す）に対応したｙ行分のゲートライン２４-1，２４-2，……，２４-y-1，２４-yの各々にそれぞれ接続され、かつそのソース電極が水平方向（列配列方向）の画素数Ｘ（以下、水平画素数Ｘと称す）に対応したｘ列分の信号ライン２５-1，２５-2，……，２５-x-1，２５-xの各々にそれぞれ接続されている。また、液晶セル２２の対向電極および補助キャパシタ２３の他方の電極は、コモン電位Ｖｃｏｍが与えられるコモンライン２６に接続されている。
【００１３】
水平駆動系１２は、水平画素数Ｘに対応した段数のシフトレジスタからなるＨスキャナ１２１と、水平画素数Ｘに対応して設けられたｘ個の水平スイッチ１２２-1〜１２２-xとを有する構成となっている。Ｈスキャナ１２１は、水平スタートパルスＨｓｔを水平クロックＨｃｋに同期して順に転送することによって得られる各段の転送パルスを水平走査パルスとして順に出力する。水平スイッチ１２２-1〜１２２-xは例えばＭＯＳトランジスタからなり、Ｈスキャナ１２１から順に出力される水平走査パルスに応答して順にオン状態となることで、映像信号を画素部１１の信号ライン２５-1〜２５-xに順次供給する。
【００１４】
垂直駆動系１３は、垂直画素数Ｙに対応した段数のシフトレジスタからなるＶスキャナ１３１によって構成されている。Ｖスキャナ１３１は、垂直スタートパルスＶｓｔを垂直クロックＶｃｋに同期して順に転送することによって得られる各段の転送パルスを垂直走査パルスとして順に出力する。これら垂直走査パルスは、画素部１１のゲートライン２４-1〜２４-yに順次与えられる。
【００１５】
液晶パネル１４には、外部から例えばＴＴＬレベルの直流レベル（以下、「ＤＣレベル」と記す場合もある）が入力される。この直流レベルは、レベル変換回路１５においてＴＴＬレベルの低電圧振幅の直流レベル（例えば、３Ｖ）から、液晶の駆動に必要な高電圧振幅の直流レベル（例えば、１２Ｖあるいは１３．５Ｖ）に変換される。そして、レベル変換後の直流レベルは、液晶パネル１２の内部回路の直流電源電圧として用いられる。
【００１６】
図２は、レベル変換回路１５の構成の一例を示す回路図である。本例に係るレベル変換回路１５は、本来のレベル変換を行うレベルシフト回路部分３１と、レベル変換後の直流レベルをラッチするラッチ回路部分３２とを有する２段構成となっている。
【００１７】
レベルシフト回路部分３１は、所定のトリガー信号、例えば垂直スタートパルスＶｓｔが与えられる一定期間（“Ｈ”レベル期間）だけ動作状態となって、ＴＴＬレベルの低電圧振幅（０Ｖ〜Ｖｄｄ）のＤＣレベルを、それよりも高電圧振幅（０Ｖ〜ＶＤＤ）のＤＣレベルにレベル変換する。
【００１８】
レベルシフト回路部分３１には基準電圧Ｖｒｅｆが与えられている。この基準電圧Ｖｒｅｆは、レベルシフト回路部分３１に入力されるＴＴＬレベルの低電圧振幅（０Ｖ〜Ｖｄｄ）のほぼ中間レベル（≒Ｖｄｄ／２）に設定される。レベルシフト回路部分３１は、入力されるＤＣレベルを基準電圧Ｖｒｅｆと比較し、基準電圧Ｖｒｅｆよりも大なるときは電源レベルＶｄｄ、小なるときはＧＮＤ（グランド）レベルと判定し、電源レベルＶｄｄと判定したときはＶＤＤレベルを出力し、ＧＮＤレベルと判定したときはそのままＧＮＤレベルを出力する。
【００１９】
ラッチ回路部分３２は、レベル変換回路部分３１でレベル変換されたＤＣレベルを保持してレベル変換回路部分３１が次の垂直スタートパルスＶｓｔに応答して動作してレベル変換を行うまでの期間その保持電圧を出力する。具体的には、ドレイン同士およびゲート同士が互いに接続されたＰチャンネルＭＯＳトランジスタＱｐ１およびＮチャンネルＭＯＳトランジスタＱｎ１からなるＣＭＯＳインバータ３２１と、このＣＭＯＳインバータ３２１の入力端および出力端に出力端および入力端がそれぞれ接続されたインバータ３２２とからなる周知のラッチ回路を基本構成としている。
【００２０】
そして、ＰチャンネルＭＯＳトランジスタＱｐ１のソースと電源Ｖｄｄとの間には、ＰチャンネルＭＯＳトランジスタＱｐ２からなるスイッチ３２３が接続されている。また、ＮチャンネルＭＯＳトランジスタＱｎ１のソースとグランドとの間には、ＮチャンネルＭＯＳトランジスタＱｎ２からなるスイッチ３２４が接続されている。
【００２１】
スイッチ３２３は、ＰチャンネルＭＯＳトランジスタＱｐ２のゲートに垂直スタートパルスＶｓｔが印加されることでオフ状態となる。スイッチ３２４は、ＮチャンネルＭＯＳトランジスタＱｎ２のゲートに垂直スタートパルスＶｓｔと逆相の逆相パルスＸＶｓｔが印加されることでオフ状態となる。当該ラッチ回路部分３２の保持電圧は、そのまま出力ＯＵＴとして導出されるとともに、インバータ３３で反転されて逆相出力ＸＯＵＴとして導出される。
【００２２】
次に、上記構成のレベル変換回路１５の回路動作について、図３のタイミングチャートを用いて説明する。なお、本例に係るレベル変換回路１５では、トリガー信号として垂直スタートパルスＶｓｔを用いていることから、レベル変換動作期間は垂直スタートパルスＶｓｔの“Ｈ”レベル期間となる。
【００２３】
先ず、垂直スタートパルスＶｓｔが“Ｈ”レベルになると、レベル変換回路部分３１が動作状態となる。そして、入力される低電圧振幅（０Ｖ〜Ｖｄｄ）のＤＣレベルを、それよりも高電圧振幅（０Ｖ〜ＶＤＤ）のＤＣレベルにレベル変換して出力する。このレベル変換動作において、レベル変換回路部分３１は、入力レベル（ＤＣレベル）を基準電圧Ｖｒｅｆと比較し、基準電圧Ｖｒｅｆよりも大なるときは入力レベルが電源レベルＶｄｄ、小なるときは入力レベルがＧＮＤレベルと判定する。そして、電源レベルＶｄｄと判定したときはＶＤＤレベルを出力し、ＧＮＤレベルと判定したときはそのままＧＮＤレベルを出力することによってレベル変換を行う。
【００２４】
このとき、ラッチ回路部分３２におけるスイッチ３２３は、ＰチャンネルＭＯＳトランジスタＱｐ２のゲートに印加される垂直スタートパルスＶｓｔが“Ｈ”レベルであることによってオフ状態となる。また、スイッチ３２４は、ＮチャンネルトランジスタＱｎ２のゲートに印加される逆相パルスＸＶｓｔが“Ｌ”レベルであることによってオフ状態となる。すなわち、ラッチ回路部分３２は、レベル変換回路部分３１が動作状態にあるとき非動作状態にある。
【００２５】
次に、垂直スタートパルスＶｓｔが“Ｌ”レベルに遷移すると、レベル変換回路部分３１はレベル変換動作を終了する。これに同期して、ラッチ回路部分３２のスイッチ３２３，３２４が共にオン状態となる。これにより、ＣＭＯＳインバータ３２１およびインバータ３２２からなるラッチ回路が動作状態となり、レベル変換回路部分３１でレベル変換されたＤＣレベルを保持し、以降、次のラッチ動作が行われるまで、即ちレベル変換回路部分３１で次のレベル変換動作が行われるまでの期間その保持電圧を出力し続ける。
【００２６】
上述したように、レベル変換回路部分３１の後段にラッチ回路部分３２を設けて、レベル変換回路部分３１については例えば垂直スタートパルスＶｓｔがトリガーとして与えられる一定期間だけ動作させてレベル変換を行い、そのレベル変換後の直流レベルを後段のラッチ回路部分３２で保持して出力することにより、レベル変換回路部分３１には定常的に直流電流が流れることがなく、レベル変換回路部分３１での消費電流を最小限に抑えることができるため、液晶表示装置全体の低消費電力化が可能となる。
【００２７】
なお、上記実施形態では、トリガー信号として垂直スタートパルスＶｓｔを用いるとしたが、これに限られるものではなく、他の適当なパルス信号をトリガー信号として用いることも可能である。但し、垂直スタートパルスＶｓｔは例えば水平スタートパルスＨｓｔに比べてその周期が極めて長いことから、垂直スタートパルスＶｓｔを用いることで、レベル変換回路部分３１でのレベル変換の周期を長く設定できるため、その分だけレベル変換回路部分３１での消費電流を低減できるという利点がある。
【００２８】
また、上記実施形態では、レベル変換回路部分３１でのレベル変換を垂直スタートパルスＶｓｔの周期で行う構成を採っているが、垂直スタートパルスＶｓｔを間引いてトリガー信号として用いることで、レベル変換回路部分３１でのレベル変換の周期をさらに長く設定できるため、レベル変換回路部分３１での消費電流をさらに低減できる効果がある。
【００２９】
さらに、上記実施形態においては、レベル変換の対象となる信号をＤＣレベルとした場合を例に採って説明したが、ＤＣレベルのレベル変換に限られるものではなく、トリガー信号に対してそれよりも長い周期の信号であれば、本例に係るレベル変換回路によるレベル変換が可能である。
【００３０】
図４は、図２に示したレベル変換回路１５の具体的な回路構成の一例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。なお、本例に係るレベル変換回路１５は、レベル変換回路部分３１およびラッチ回路部分３２以外に、垂直スタートパルスＶｓｔを同相の垂直スタートパルスＶｓｔおよび逆相の逆相パルスＸＶｓｔとして出力する処理を行うトリガー入力回路部分３４を備えている。
【００３１】
レベル変換回路部分３１は、ソースが電源（ＶＤＤ）ライン４１に接続され、ゲートおよびドレインが共通に接続されたダイオード接続のＰチャンネルＭＯＳトランジスタＱｐ１１と、このＭＯＳトランジスタＱｐ１１とゲートが共通に接続され、ソースが電源ライン４１に接続されたＰチャンネルＭＯＳトランジスタＱｐ１２と、ＭＯＳトランジスタＱｐ１１のドレインと基準電圧Ｖｒｅｆが与えられる基準ライン４２との間に接続されたＮチャンネルＭＯＳトランジスタＱｎ１１と、ＭＯＳトランジスタＱｐ１２のドレインと入力信号ＩＮが与えられる入力ライン４３との間に接続されたＮチャンネルＭＯＳトランジスタＱｎ１２とからなるカレントミラー回路を基本構成としている。
【００３２】
このカレントミラー回路において、ＭＯＳトランジスタＱｐ１１，Ｑｐ１２のゲート共通接続点と電源ライン４１との間にはＰチャンネルＭＯＳトランジスタＱｐ１３が接続されている。このＭＯＳトランジスタＱｐ１３は、そのゲートにトリガー入力回路部分３４から与えられる垂直スタートパルスＶｓｔに応じてカレントミラー回路の動作をオン／オフ制御する。
【００３３】
電源ライン４１とＧＮＤライン４４との間には、ＰチャンネルＭＯＳトランジスタＱｐ１４，Ｑｐ１５が直列に接続されている。また、ＭＯＳトランジスタＱｐ１４，Ｑｐ１５の共通接続点（以下、ノードＡと称す）と入力ライン４３との間には、ＮチャンネルＭＯＳトランジスタＱｎ１３が接続されている。これらＭＯＳトランジスタＱｐ１４，Ｑｐ１５およびＱｎ１３は、入力信号ＩＮのレベルに応じてノードＡの電位を決めている。
【００３４】
電源ライン４１とＧＮＤライン４４との間にはさらに、ＰチャンネルＭＯＳトランジスタＱｐ１６，Ｑｐ１７が直列に接続されている。また、ＭＯＳトランジスタＱｐ１６，Ｑｐ１７の共通接続点（以下、ノードＢと称す）と基準ライン４２との間には、ＮチャンネルＭＯＳトランジスタＱｎ１４が接続されている。これらＭＯＳトランジスタＱｐ１６，Ｑｐ１７およびＱｎ１４は、基準電圧Ｖｒｅｆのレベルに応じてノードＢの電位を決めている。
【００３５】
ノードＡの電位は、ＭＯＳトランジスタＱｎ１１，Ｑｎ１４の各ゲートにバイアス電圧として与えられる。ノードＢの電位は、ＭＯＳトランジスタＱｎ１２，Ｑｎ１３の各ゲートにバイアス電圧として与えられる。ノードＡとＧＮＤライン４４との間にはＮチャンネルＭＯＳトランジスタＱｎ１５が、ノードＢとＧＮＤライン４４との間にはＮチャンネルＭＯＳトランジスタＱｎ１６がそれぞれ接続されている。そして、ＭＯＳトランジスタＱｐ１４，Ｑｐ１６およびＱｎ１５，Ｑｎ１６の各ゲートには、トリガー入力回路部分３４から垂直スタートパルスＶｓｔの逆相パルスＸＶｓｔが与えられる。
【００３６】
上記構成のレベル変換回路部分３１において、トリガー入力回路部分３４から与えられる垂直スタートパルスＶｓｔが“Ｌ”レベルのときには、ＭＯＳトランジスタＱｐ１３がオン状態にあり、このＭＯＳトランジスタＱｐ１３を通してＭＯＳトランジスタＱｐ１１，Ｑｐ１２の各ゲートにＶＤＤレベルが印加されるため、カレントミラー回路は非動作状態となる。
【００３７】
このとき、ＭＯＳトランジスタＱｐ１４，Ｑｐ１６およびＭＯＳトランジスタＱｎ１５，Ｑｎ１６の各ゲートに印加される垂直スタートパルスＶｓｔの逆相パルスＸＶｓｔが“Ｈ”レベルとなることから、ＭＯＳトランジスタＱｐ１４，Ｑｐ１６がオフ状態となり、またＭＯＳトランジスタＱｎ１５，Ｑｎ１６がオン状態となるため、ノードＡ，Ｂの電位はＧＮＤレベルとなる。したがって、垂直スタートパルスＶｓｔが“Ｌ”レベルのときは、レベル変換回路部分３１には定常的に直流電流が流れることはない。
【００３８】
次に、垂直スタートパルスＶｓｔが“Ｈ”レベルに遷移すると、ＭＯＳトランジスタＱｐ１３がオフ状態となるため、カレントミラー回路は動作状態となる。また、垂直スタートパルスＶｓｔに同期して逆相パルスＸＶｓｔが“Ｌ”レベルに遷移することにより、ＭＯＳトランジスタＱｐ１４，Ｑｐ１６がオン状態、ＭＯＳトランジスタＱｎ１５，Ｑｎ１６がオフ状態となるため、ノードＡの電位が入力レベルＩＮに応じて決まり、ノードＢの電位が基準電圧Ｖｒｅｆに応じて決まる。
【００３９】
その結果、入力レベルＩＮがＧＮＤレベルのときはそのままＧＮＤレベルが、入力レベルＩＮが低電圧振幅のＶｄｄレベルのときは高電圧振幅のＶＤＤレベルが、ＭＯＳトランジスタＱｐ１２とＭＯＳトランジスタＱｎ１２との共通接続点（以下、ノードＣと称す）から出力される。その後、垂直スタートパルスＶｓｔが再び“Ｌ”レベルに遷移すると、レベル変換回路部分３１には定常的に直流電流が流れない初期の状態に戻る。
【００４０】
なお、ノードＣと電源ライン４１との間にはＰチャンネルＭＯＳトランジスタＱｐ１８が接続されている。このＭＯＳトランジスタＱｐ１８は、そのゲートに与えられるリセット信号Ｒｅｓｅｔが“Ｌ”レベルとなると、オン状態となってノードＣの電位をＶＤＤレベルにリセットする。
【００４１】
ラッチ回路部分３２は、基本的に、図２と同じ回路構成となっている。すなわち、ドレイン同士およびゲート同士が互いに接続されたＰチャンネルＭＯＳトランジスタＱｐ１およびＮチャンネルＭＯＳトランジスタＱｎ１からなるＣＭＯＳインバータ３２１と、このＣＭＯＳインバータ３２１の入力端および出力端に出力端および入力端がそれぞれ接続されたインバータ３２２とからなるラッチ回路を基本の回路構成としている。
【００４２】
そして、ＰチャンネルＭＯＳトランジスタＱｐ１のソースと電源Ｖｄｄとの間には、ＰチャンネルＭＯＳトランジスタＱｐ２からなるスイッチ３２３が接続されている。また、ＮチャンネルＭＯＳトランジスタＱｎ１のソースとグランドとの間には、ＮチャンネルＭＯＳトランジスタＱｎ２からなるスイッチ３２４が接続されている。ＭＯＳトランジスタＱｐ２のゲートには垂直スタートパルスＶｓｔが印加される。ＭＯＳトランジスタＱｎ２のゲートには逆相パルスＸＶｓｔが印加される。
【００４３】
インバータ３２２は、ＣＭＯＳインバータが奇数段（本例では、３段）縦続接続された構成となっている。このインバータ３２２とＣＭＯＳインバータ３２１とからなるラッチ回路で保持された直流レベルは、そのまま出力ＯＵＴとして導出されるとともに、ＣＭＯＳインバータ構成のインバータ３３で反転されて逆相出力ＸＯＵＴとして導出される。
【００４４】
トリガー入力回路部分３４は、ＣＭＯＳインバータが例えば３段縦続接続された構成となっている。そして、入力される垂直スタートパルスＶｓｔと同相の垂直スタートパルスＶｓｔが２段目の出力として導出され、垂直スタートパルスＶｓｔと逆相の逆相パルスＸＶｓｔが３段目の出力として導出される。
【００４５】
上述した回路構成のレベル変換回路１５において、レベル変換回路部分３１でレベル変換を行う期間以外、即ち垂直スタートパルスＶｓｔの“Ｌ”レベル期間では、カレントミラー回路を基本構成とするレベル変換回路部分３１には定常的に直流電流が流れず、レベル変換を行う期間でのみ直流電流が流れることになるため、レベル変換回路１５での消費電流を最小限に抑えることができ、ひいては液晶表示装置全体の低消費電力化が図れることになる。
【００４６】
なお、図２に示した回路例では、ラッチ回路を構成するＣＭＯＳインバータ３２１の電源側およびグランド側にスイッチ３２３，３２４を挿入し、これらスイッチ３２３，３２４を垂直スタートパルスＶｓｔおよびその逆相パルスＸＶｓｔでオン／オフ制御することで、レベル変換回路部分３１でレベル変換が行われる期間ではラッチ回路部分３２を非動作状態にする構成としたが、この回路例に限られるものではない。
【００４７】
その一例として、図５に示すように、レベル変換回路部分３１とラッチ回路部分３２との間にＣＭＯＳトランスファーゲート３５，３６を設け、これらＣＭＯＳトランスファーゲート３５，３６を垂直スタートパルスＶｓｔおよびその逆相パルスＸＶｓｔに基づいて、レベル変換回路部分３１でのレベル変換が完了した後にオン状態とし、レベル変換後の直流レベルをラッチ回路部分３２に伝送する構成を採ることも可能である。
【００４８】
この回路構成を採る場合には、レベル変換回路部分３１でレベル変換後の直流レベルは、インバータ３７で反転された後ＣＭＯＳトランスファーゲート３５を経由してラッチ回路部分３２に供給されるとともに、インバータ３７で反転後再度インバータ３８で反転された後ＣＭＯＳトランスファーゲート３６を経由してラッチ回路部分３２に供給されることになる。
【００４９】
なお、上記実施形態では、各画素の電気光学素子として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、これに限られるものではなく、各画素の電気光学素子としてエレクトロルミネッセンス（ＥＬ）素子を用いたＥＬ表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【００５０】
また、上記実施形態に係るレベル変換回路１５では、外部から与えられる低電圧振幅の直流レベルを、それよりも高電圧振幅の直流レベルに変換する構成の場合を例に採って説明したが、本発明の基本概念はその逆、即ち外部から与えられる高電圧振幅の直流レベルを、それよりも低電圧振幅の直流レベルに変換する構成の場合にも同様に適用可能である。
【００５１】
図６は、本発明に係るカメラシステム、例えばＶＴＲ機能を一体的に搭載したカムコーダと称されるビデオカメラの構成例を概略的に示すブロック図である。図６において、撮像デバイス、例えばＣＣＤ(Charge Coupled Device)撮像素子５１で被写体の撮像が行われ、その撮像信号はアナログ信号処理回路５２およびカメラ信号処理回路５３で各種の信号処理が行われる。
【００５２】
具体的には、アナログ信号処理回路５２では、ＣＣＤ撮像素子５１から出力される撮像信号に対して、当該撮像素子５１の出力部で発生する１／ｆノイズなどを除去するためのＣＤＳ（相関二重サンプリング）処理や、信号レベルを一定にするためのＡＧＣ（自動利得制御）処理などの信号処理が行われる。また、カメラ信号処理回路５３では、輝度信号および色差信号の生成や、オートホワイトバランス等の画質調整などの信号処理が例えばデジタル処理にて行われ、最終的にアナログ映像信号として出力される。
【００５３】
このアナログ映像信号は、記録／再生部５４に供給される。記録／再生部５４は、入力されるアナログ映像信号を磁気テープなどの記録媒体５５に記録（あるいは、画像メモリなどの記憶媒体に記憶）し、また記録媒体５５に記録されている記録情報を再生する。
【００５４】
本カムコーダは、撮像中の被写体（撮像画像）を確認するための表示装置として、液晶モニタ５６および液晶ビューファインダ５７を備えている。これら液晶モニタ５６および液晶ビューファインダ５７として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。そして、液晶モニタ５６および液晶ビューファインダ５７には、ドライバＩＣ５８でコモン電位Ｖｃｏｍを中心に交流駆動化されたアナログ映像信号が、切り替えスイッチ５９を介して選択的に供給される。
【００５５】
このように、本発明に係るカメラシステムでは、液晶モニタ５６および液晶ビューファインダ５７として、先述した実施形態に係るアクティブマトリクス型液晶表示装置を用いていることにより、当該液晶表示装置はレベル変換回路（図１のレベル変換回路１５）での消費電流が少なく、低消費電力であるため、本カメラシステムの低消費電力化が可能となり、バッテリの長時間使用に大きく貢献できる。
【００５６】
なお、本適用例では、液晶モニタ５６および液晶ビューファインダ５７の双方に、先述した実施形態に係るアクティブマトリクス型液晶表示装置を用いるとしたが、いずれか一方のみに用いるようにしても良く、またいずれか一方の液晶表示装置を備えたビデオカメラやスチルカメラなどのカメラシステムに対しても同様に適用可能である。
【００５７】
図７は、本発明に係る携帯端末装置、例えば携帯電話機の構成の概略を示す外観図である。本例に係る携帯電話機は、装置筐体６１の前面側に、スピーカ部６２、表示部６３、操作部６４およびマイク部６５が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部６３には例えば液晶表示装置が用いられ、この液晶表示装置として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。
【００５８】
このように、携帯電話機やＰＤＡ(Personal Digital Assistants)などの携帯端末装置において、先述した実施形態に係るアクティブマトリクス型液晶表示装置を表示部６３として用いることにより、当該液晶表示装置はレベル変換回路（図１のレベル変換回路１５）での消費電流が少なく、低消費電力であるため、端末装置本体の低消費電力化が可能となり、バッテリの長時間使用に大きく貢献できる。
【００５９】
なお、上述した２つの適用例では、レベル変換回路を有するアクティブマトリクス型液晶表示装置を表示装置として具備するカメラシステムおよび携帯端末装置を例に挙げて説明したが、本発明はこれらの適用例に限られるものではなく、外部から与えられる所定電圧の第１の直流レベルを、異なる電圧の第２の直流レベルに変換するレベル変換回路を備えた電子機器全般に適用可能である。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、レベル変換回路部分の後段にラッチ回路部分を設けて、レベル変換回路部分については、画素部を駆動する駆動回路の起動に用いるパルス信号が与えられる一定期間だけ動作させてレベル変換を行い、そのレベル変換後の直流レベルを後段のラッチ回路部分で保持して出力するようにしたことにより、レベル変換回路部分での消費電流を最小限に抑えることができるため、装置全体の低消費電力化が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る駆動回路一体型液晶表示装置の構成例を示す概略構成図である。
【図２】レベル変換回路の構成の一例を示す回路図である。
【図３】レベル変換回路の回路動作を説明するためのタイミングチャートである。
【図４】図２のレベル変換回路の具体的な回路構成の一例を示す回路図である。
【図５】レベル変換回路の構成の他の例を示す回路図である。
【図６】本発明に係るカメラシステムの構成例を概略的に示すブロック図である。
【図７】本発明に係る携帯端末装置の構成の概略を示す外観図である。
【符号の説明】
１１…画素部、１２…水平駆動系、１３…垂直駆動系、１４…液晶パネル、１５…レベル変換回路、２０…画素、２１…ＴＦＴ（薄膜トランジスタ）、２２…液晶セル、３１…レベル変換回路部分、３２…ラッチ回路部分
【図１】
0003937827.tif 000002
【図２】
0003937827.tif 000003
【図３】
0003937827.tif 000004
【図４】
0003937827.tif 000005
【図５】
0003937827.tif 000006
【図６】
0003937827.tif 000007
【図７】
0003937827.tif 000008