(57)【特許請求の範囲】
【請求項１】
指示された送信電力値を示すディジタル情報をディジタルアナログ変換器の入力データに変換する送信出力制御テーブルを用い、該ディジタルアナログ変換器から出力される制御電圧により送信出力を制御する無線通信装置において、
前記送信電力値を示すディジタル情報の上位ビットによって決定されるデータブロック番号と、
前記データブロック番号毎に前記送信出力制御テーブルに離散的に記憶保持された、送信電力値に対するディジタルアナログ変換器の入力データと、
前記データブロック番号を基に決定される、データブロック番号毎の離散的な送信電力値と、前記送信電力値を示すディジタル情報との差を、送信電力制御の精度を示す数値で除して得られる細区分番号と、
前記データブロック番号毎に離散的に記憶保持された、隣接するデータブロック番号の入力データの差、及び該隣接するデータブロック番号の離散的な送信電力値の差、及び送信電力制御の精度を示す数値、を基に決定される送信電力ステップ値と、
前記送信電力値を示すディジタル情報と実測電力値との差、及び前記送信電力ステップ値、を基に決定される送信電力オフセット値と、を入力し、
前記データブロック番号の値に応じて、前記入力データと、前記送信電力ステップ値と細区分番号との積との加算又は減算を行い、該加算又は減算の結果に前記送信電力オフセット値を加算し、前記離散的に記憶保持された送信電力値の間及び該記憶保持された送信電力値の範囲外の送信電力値に対するディジタルアナログ変換器の入力データを、ソフトウェア演算処理により算出して補間及び補正する補間・補正処理手段を備えたことを特徴とする送信出力制御機能を有する無線通信装置。
【請求項２】
前記補間・補正処理手段は、送信電力値を示すディジタル情報が入力される度に、前記実測電力値を毎回取り込み、指示された送信電力値との誤差分をリアルタイムに前記入力データに加算処理することを特徴とする請求項１に記載の送信出力制御機能を有する無線通信装置。
【請求項３】
前記補間・補正処理手段は、ソフトウェア演算処理における演算係数の変更により補間の精度が変更される算出式を用いて補間処理を行うことを特徴とする請求項１又は２に記載の送信出力制御機能を有する無線通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｗ−ＣＤＭＡ（Wide band Code Division Multiple Access ）方式の移動無線通信システム等で用いられる、送信出力制御機能を有する無線通信装置に関し、特に、ユーザが所持する移動局等の無線通信装置において、送信電力を制御するディジタルアナログ変換器への入力データを生成する機能部の改良に関する。
【０００２】
Ｗ−ＣＤＭＡ方式の移動無線通信システムでは、同一セル内において複数のユーザー移動局（ＭＳ：Mobile Station）が同一の周波数帯域を使用して通信を行う。そのため、図９に示すように、複数の移動局（ＭＳ１，ＭＳ２）が同一の送信出力で送信を行うと、基地局（ＢＳ：Base Station）から遠く離れた場所（セル周辺）の移動局（ＭＳ１）からの受信電力が、基地局（ＢＳ）に近い場所（セル中心付近）の移動局（ＭＳ２）からの受信信号によってマスクされてしまうという、いわゆる遠近問題が生じる。
【０００３】
この問題を解決するため、基地局（ＢＳ）は、全ての移動局（ＭＳ）からの受信信号電力が一定になるように、各移動局（ＭＳ）に対して送信出力を指示する送信出力制御データを送信し、各移動局（ＭＳ）は該送信出力制御データに従った電力で送信するよう送信出力制御（ＴＰＣ：Transmit Power Control）を行っている。
【０００４】
図１０に移動局（ＭＳ）の構成を示す。同図に示すように移動局（ＭＳ）は、アンテナ１０−１及び共用器（Ｄｕｐ：Duplexer）１０−２を介して入力した符号分割多重信号を、受信部１０−３においてシンセサイザ部１０−４からのコードで逆拡散して復調し、ベースバンド信号処理部１０−６及びチャネル符号化／復号化部１０−７において受信情報を復号化し、音声等の受信情報をスピーカ１０−８等から出力する。
【０００５】
また、マイクロホン１０−９から入力される音声信号等を、チャネル符号化／復号化部１０−７及びベースバンド信号処理部１０−６により符号化した送信情報を、送信部１０−５において、シンセサイザ部１０−４からのコードで拡散処理して変調し、共用器（Ｄｕｐ）１０−２及びアンテナ１０−１を介して送信する。この送信の際に、基地局（ＢＳ）から指示された送信出力で送信部１０−５から送信信号が出力されるように送信出力を制御する。
【０００６】
図１１に移動局（ＭＳ）の送信部の構成を示す。該送信部は、基地局（ＢＳ）から指示される送信出力の大きさの情報を、送信出力制御回路１１−１から送信出力制御データＰTPC として入力し、該送信出力制御データＰTPC を、送信出力制御（ＴＰＣ）データ変換部１１−２により、デジタル／アナログ変換器（ＤＡＣ：Digital/Analog Converter）１１−３への入力データに変換し、該デジタル／アナログ変換器（ＤＡＣ）１１−３から出力される制御電圧ＶTPC により、励振可変増幅器（ＤＲＶａｍｐ：Driver Amplifier）１１−４の増幅出力を制御し、電力増幅器（ＰＡ：Power Amplifier ）１１−５から出力される送信出力（送信電力）Ｐout を制御する。
【０００７】
本発明は、送信出力制御回路１１−１からの送信出力制御データＰTPC を、デジタル／アナログ変換器（ＤＡＣ）１１−３への入力データに変換するための送信出力制御（ＴＰＣ）テーブルを備えた送信出力制御（ＴＰＣ）データ変換部１１−２の構成に特に係るものである。
【０００８】
【従来の技術】
図１２に従来の送信出力制御（ＴＰＣ）データ変換部１１−２内の送信出力制御（ＴＰＣ）テーブルを示す。同テーブルは、送信出力制御の範囲が−５２ｄＢｍから＋２４ｄＢｍまで、送信出力制御の精度を４ｄＢとして送信出力制御を行うテーブルの構成例を示している。
【０００９】
該送信出力制御（ＴＰＣ）テーブルは、送信出力制御回路１１−１から入力される各送信出力制御データＰTPC （８ビット）の値に対応して、デジタル／アナログ変換器（ＤＡＣ）１１−３への入力データ（以下、「ＤＡＣ入力データ」という。）Ｄａｔａ（ｎ）（８ビット）を記憶保持する。なお、各送信出力制御データＰTPC の値は送信電力値Ｐout を表している。
【００１０】
例えば、送信出力制御回路１１−１から送信出力制御データＰTPC “０００１１０００”が入力された場合、送信出力制御（ＴＰＣ）データ変換部１１−２は、送信出力制御（ＴＰＣ）テーブルから、ＰTPC “０００１１０００”に対応するＤＡＣ入力データ“ＤＡＴＡ０”を読み出し、該ＤＡＣ入力データ“ＤＡＴＡ０”をデジタル／アナログ変換器（ＤＡＣ）１１−３へ出力する。こうすることにより、送信電力値Ｐout として＋２４ｄＢｍの送信信号が出力される。
【００１１】
送信出力制御（ＴＰＣ）テーブルを用いて送信出力制御を行う場合に、電力増幅器（ＰＡ）１１−５や共用器（Ｄｕｐ）１０−２等の周波数特性によって送信出力が変化するため、送信出力制御（ＴＰＣ）テーブルのデータを読み出して設定される送信電力と実際の送信電力とに誤差が生じてしまう。
【００１２】
図１３に送信電力の周波数特性を示す。同図に示すように、１つの送信出力制御（ＴＰＣ）テーブルによって、１９２０ＭＨｚから１９８０ＭＨｚまでの全送信周波数帯域（６０ＭＨｚ）の送信出力を制御しようとすると、同図のグラフ１３−１に示すように、周波数によって送信電力が大きく変動するものとなってしまう。
【００１３】
そこで、全送信周波数帯域を、例えば２０ＭＨｚ毎の３つの帯域に分け、各帯域に対応させて３面の送信出力制御（ＴＰＣ）テーブルを設け、該３面の送信出力制御（ＴＰＣ）テーブルを送信信号の周波数応じて切り替えて使用することにより送信電力の変動を抑えている。
【００１４】
図１４に３面の送信出力制御（ＴＰＣ）テーブルを備えた従来の送信出力制御（ＴＰＣ）データ変換部の構成を示す。同図に示すように、送信出力制御（ＴＰＣ）データ変換部には、３つの送信周波数帯域に対応した３面の送信出力制御（ＴＰＣ）テーブル１４−１，１４−２，１４−３を備え、該テーブルのデータをメモリーに保管する。
【００１５】
そして、該３面の送信出力制御（ＴＰＣ）テーブル１４−１，１４−２，１４−３の中から、現在送信している送信信号の周波数に対応した送信出力制御（ＴＰＣ）テーブルを選択し、送信出力制御回路１１−１から入力される送信出力制御データＰTPC に対応するＤＡＣ入力データ値Ｄａｔａ（ｎ）を出力する。従って、メモリーに保管されるＤＡＣ入力データ値Ｄａｔａ（ｎ）の量は、２０データ分×３（３つの周波数帯域のテーブル分）＝６０データ分となる。
【００１６】
【発明が解決しようとする課題】
前述の従来の送信出力制御（ＴＰＣ）データ変換部において、より精度の高い送信電力制御を行おうとするには、送信出力制御（ＴＰＣ）テーブルに記憶保持するＤＡＣ入力データ値Ｄａｔａ（ｎ）の個数を大幅に増やす必要があり、送信電力範囲を拡大する場合にも同様に、より多くのＤＡＣ入力データ値Ｄａｔａ（ｎ）を記憶保持する必要がある。
【００１７】
また、周波数特性による送信電力の変動から生じる実際の送信電力値の誤差を低減するために、複数に分割した各周波数帯域毎にそれぞれ送信出力制御（ＴＰＣ）テーブルを設けなければならないため、大容量のメモリーが必要であった。メモリー容量の増大は消費電力の増加につながり、無線通信装置等の装置の小型化や省電力化の妨げになっていた。
【００１８】
また、或る送信電力値Ｐout が得られるＤＡＣ入力データＤａｔａ（ｎ）の値が、個々の装置の違いによって僅かに異なるため、送信出力制御（ＴＰＣ）テーブルの初期値設定の際に、該設定値を調整する作業が必要となり、これは生産工程を煩雑にする一要因となっていた。
【００１９】
本発明は、送信出力制御（ＴＰＣ）テーブルを記憶するメモリー容量を削減し、装置の小型化及び省電力化を図ることができるとともに、高い精度で送信電力を制御することができ、更に、装置毎に送信出力制御（ＴＰＣ）テーブルのデータを調整する必要のない、送信出力制御機能を有する無線通信装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の送信出力制御機能を有する無線通信装置は、（１）指示された送信電力値を示すディジタル情報をディジタルアナログ変換器の入力データに変換する送信出力制御テーブルを用い、該ディジタルアナログ変換器から出力される制御電圧により送信出力を制御する無線通信装置において、前記送信電力値を示すディジタル情報の上位ビットによって決定されるデータブロック番号と、前記データブロック番号毎に前記送信出力制御テーブルに離散的に記憶保持された、送信電力値に対するディジタルアナログ変換器の入力データと、前記データブロック番号を基に決定される、データブロック番号毎の離散的な送信電力値と、前記送信電力値を示すディジタル情報との差を、送信電力制御の精度を示す数値で除して得られる細区分番号と、前記データブロック番号毎に離散的に記憶保持された、隣接するデータブロック番号の入力データの差、及び該隣接するデータブロック番号の離散的な送信電力値の差、及び送信電力制御の精度を示す数値、を基に決定される送信電力ステップ値と、前記送信電力値を示すディジタル情報と実測電力値との差、及び前記送信電力ステップ値、を基に決定される送信電力オフセット値と、を入力し、前記データブロック番号の値に応じて、前記入力データと、前記送信電力ステップ値と細区分番号との積との加算又は減算を行い、該加算又は減算の結果に前記送信電力オフセット値を加算し、前記離散的に記憶保持された送信電力値の間及び該記憶保持された送信電力値の範囲外の送信電力値に対するディジタルアナログ変換器の入力データを、ソフトウェア演算処理により算出して補間及び補正する補間・補正処理手段を備えたものである。
【００２１】
また、（２）前記補間・補正処理手段は、送信電力値を示すディジタル情報が入力される度に、前記実測電力値を毎回取り込み、指示された送信電力値との誤差分をリアルタイムに前記入力データに加算処理するものである。また、（３）前記補間・補正処理手段は、ソフトウェア演算処理における演算係数の変更により補間の精度が変更される算出式を用いて補間処理を行うものである。
【００２２】
即ち、本発明は、送信出力制御（ＴＰＣ）テーブルの補間処理と、送信電力値のフィードバックを基にした補正処理とを組み合わせたもので、送信出力制御（ＴＰＣ）テーブルに記憶された少ない（即ち、粗い）ＤＡＣ入力データ値Ｄａｔａ（ｎ）から、ＤＳＰ（Digital Signal Processor）等によるソフトウエア処理によって、データ範囲外及びデータ間等のようにＤＡＣ入力データの記憶データが存在しない範囲の送信出力制御データＰTPC に対して、細緻なＤＡＣ入力データを算定する補間処理を行うとともに、実際の送信電力値をフィードバックして補正データをＤＡＣ入力データに加算することで、１つの送信出力制御（ＴＰＣ）テーブルで装置個別のばらつきや周波数特性による送信電力値の変動を補正し、広範囲で精度の高いＤＡＣ入力データを生成するものである。
【００２３】
【発明の実施の形態】
図１に本発明の送信出力制御（ＴＰＣ）データ変換部の構成例を示し、図２にその処理フローのシーケンスを示す。図１に示すように送信出力制御（ＴＰＣ）データ変換部は、ＴＰＣブロック選択部１−１、パラメータ生成部１−２及び補間・補正処理部１−３を備える。パラメータ生成部１−２内には演算処理部１−２１とメモリー１−２２とを備える。
【００２４】
この構成例では、メモリー１−２２には２０個の測定ポイントのＤＡＣ入力データを記憶保持し、送信電力の制御の範囲を−６４ｄＢｍから＋３５ｄＢｍまで、送信電力の制御の精度を０．１２５ｄＢとしたＤＡＣ入力データを、メモリー１−２２に記憶した２０個の測定ポイントのＤＡＣ入力データから、送信出力制御（ＴＰＣ）データに従って生成するものとする。
【００２５】
ＴＰＣブロック選択部１−１では、送信出力制御回路１１−１から出力される送信出力制御データＰTPC の整数部から、ＴＰＣデータブロック番号を示す値ｎ（ｎ：０〜２０）を決定する。また、送信出力制御データＰTPC の整数部及び小数部から、ＴＰＣブロック内の細区分番号を示す値ｍを決定する。
【００２６】
該値ｎ，ｍと、送信出力制御データＰTPC の整数部及び小数部との関係を、図３の補間・補正処理データ表を参照して説明する。送信出力制御データＰTPC は１０ビットから成り、そのうち上位の７ビットは送信電力Ｐout の整数部を示し、下位３ビットは送信電力Ｐout の小数部を表している。
【００２７】
ここで、送信電力値Ｐout ［ｄＢｍ］が＋２４を越え＋３５以下である場合を、ＴＰＣブロック０（即ち、ｎ＝０）とし、送信電力値Ｐout ［ｄＢｍ］が＋２４以下で＋２０を越える場合を、ＴＰＣブロック１（即ち、ｎ＝１）とし、以下、ＴＰＣブロック２（即ち、ｎ＝２）からＴＰＣブロック１９（即ち、ｎ＝１９）まで、送信電力値Ｐout ［ｄＢｍ］を、４［ｄＢｍ］を単位とするブロックに分割し、各ブロックにＴＰＣデータブロック番号ｎを付与する。また、ＴＰＣデータブロック番号２０（即ち、ｎ＝２０）を、送信電力値Ｐout ［ｄＢｍ］が−５２以下で−６４以上の範囲のブロックとする。
【００２８】
従って、ＴＰＣデータブロック番号ｎは、送信出力制御データＰTPC から以下の式により算出される。
・ＰTPC ＞２４のとき、ｎ＝０
・２４≧ＰTPC ＞２０のとき、
ｎ＝（２４−ＰTPC ）／４＋１  （小数以下切り捨て）  …（式１）
・−５２≧ＰTPC のとき、ｎ＝２０
【００２９】
また、各ＴＰＣブロック内の細区分番号を示す値ｍは、以下の式により算出される。
・ｎ＝０のとき、
ｍ＝（ＰTPC −２４）／０．１２５  …（式２）
・１≦ｎのとき、
ｍ＝（Ｐｏｉｎｔ（ｎ）−ＰTPC ）／０．１２５  …（式３）
Ｐｏｉｎｔ（ｎ）＝２４−４（ｎ−１）  …（式４）
【００３０】
ここで、Ｐｏｉｎｔ（ｎ）はＴＰＣブロックｎ（１≦ｎ）における細区分番号０の送信電力（記憶ポイントの送信電力）を表している。ＴＰＣブロック選択部１−１で算出されたＴＰＣデータブロック番号ｎ及び細区分番号ｍは、パラメータ生成部１−２に出力される。ここまでの処理は図２の処理フロー２−１に相当する。
【００３１】
パラメータ生成部１−２内のメモリー１−２２には、ＴＰＣブロック１からＴＰＣブロック２０の各ＴＰＣブロックにおける細区分番号ｍ＝０の送信電力値Ｐｏｉｎｔ（ｎ）に対するＤＡＣ入力データＤａｔａ（ｎ）（ｎ＝１〜２０）を記憶している。
【００３２】
演算処理部１−２１は、ＴＰＣブロック選択部１−１から入力されたＴＰＣデータブロック番号ｎに対応するＤＡＣ入力データＤａｔａ（ｎ）をメモリー１−２２から読み出し、以下の演算式による送信電力ステップ値ＳＴＥＰ（ｎ）及び送信電力オフセット値ＯＦＦＳＥＴ（ｎ）を算出し、その算出結果及びＤＡＣ入力データＤａｔａ（ｎ）を補間・補正処理部１−３へ出力する。補間・補正処理部１−３へはこれらのほかにＴＰＣデータブロック番号ｎ及び細区分番号ｍも出力する。
【００３３】
ＳＴＥＰ（ｎ）＝｛Ｄａｔａ（ｎ）−Ｄａｔａ（ｎ＋１）｝×０．１２５／｛Ｐｏｉｎｔ（ｎ）−Ｐｏｉｎｔ（ｎ＋１）｝  …（式５）
ＯＦＦＳＥＴ（ｎ）＝｛ＰTPC −Ｐｏｗｅｒ（ｎ）｝×ＳＴＥＰ（ｎ）／０．１２５  …（式６）
ここで、ＰTPC は前述の送信出力制御回路１１−１から入力された送信出力値であり、また、Ｐｏｗｅｒ（ｎ）は、本装置から送信される電力を実際に測定して得られる実測送信電力値である。
【００３４】
なお、送信電力ステップ値ＳＴＥＰ（ｎ）の算出において、ＴＰＣブロック０（ｎ＝０）に対して、
ＳＴＥＰ（０）＝ＳＴＥＰ（１）
として設定し、
ＴＰＣブロック２０（ｎ＝２０）に対して、
ＳＴＥＰ（２０）＝ＳＴＥＰ（１９）
として設定する。また、ＤＡＴＡ０＝ＤＡＴＡ１として設定する。ここまでの処理は、図２の処理フロー２−２，２−３に相当する。
【００３５】
パラメータ生成部１−２で扱われるパラメータを図４のパラメータ表に示す。ここで例として、ＴＰＣブロック２（ｎ＝２）の場合、該記憶ポイントのＤＡＣ入力データＤＡＴＡ２，送信電力ステップ値ＳＴＥＰ２，送信電力オフセット値ＯＦＦＳＥＴ２，実測送信電力値Ｐｏｗｅｒ２がパラメータ生成部１−２で扱われる。各パラメーターについて以下に説明する。
【００３６】
ＤＡＣ入力データＤａｔａ（ｎ）は、当該無線通信装置から、メモリー１−２２に記憶された測定ポイントの電力値Ｐｏｉｎｔ（ｎ）と等しい送信出力電力値Ｐout が出力されるように、ディジタルアナログ変換器（ＤＡＣ）１１−３に入力される１０ビットの入力データである。送信電力ステップ値ＳＴＥＰ（ｎ）は、ＴＰＣブロック（ｎ）における該記憶ポイント電力値Ｐｏｉｎｔ（ｎ）の変化に対するＤＡＣ入力データＤａｔａ（ｎ）の変化の割合（即ち、傾き）を表す。
【００３７】
また、送信電力オフセット値ＯＦＦＳＥＴ（ｎ）は、送信出力制御回路１１−１から入力された送信出力値ＰTPC と、当該無線通信装置から実際に送信される電力を測定して得た実測送信電力値Ｐｏｗｅｒ（ｎ）との差分である。実測送信電力値Ｐｏｗｅｒ（ｎ）を取得する回路構成を図５に示す。実測送信電力値Ｐｏｗｅｒ（ｎ）は、カプラー５−１から分岐した送信信号の電力を電力モニター回路５−２によって測定し、該測定値をアナログディジタル変換器（ＡＤＣ）５−３によりディジタル信号に変換することにより取得される。
【００３８】
該実測送信電力値Ｐｏｗｅｒ（ｎ）は、図示の構成例では、送信出力制御回路１１−１に入力され、送信出力制御回路１１−１からパラメータ生成部１−２に入力される構成としているが（図１参照）、アナログディジタル変換器（ＡＤＣ）５−３から出力される実測送信電力値Ｐｏｗｅｒ（ｎ）を、直接パラメータ生成部１−２に入力する構成としても良い。
【００３９】
補間・補正処理部１−３は、パラメータ生成部１−２から入力されたＤＡＣ入力データＤａｔａ（ｎ）、細区分番号ｍ、送信電力ステップ値ＳＴＥＰ（ｎ）及びオフセット値ＯＦＦＳＥＴ（ｎ）から、以下の式に示す演算により、補間・補正処理後のＤＡＣ入力データＤＡＣcodeを算定する。
【００４０】
ｎ＝０のとき、
ＤＡＣcode＝ＤＡＴＡ０＋ＳＴＥＰ０×ｍ＋ＯＦＦＳＥＴ０  …（式７）
ｎ≠０のとき、
ＤＡＣcode＝Ｄａｔａ（ｎ）−ＳＴＥＰ（ｎ）×ｍ＋ＯＦＦＳＥＴ（ｎ）  …（式８）
【００４１】
この処理が図２の処理フロー２−４の処理であり、該補間・補正後ＤＡＣ入力データＤＡＣcodeをディジタルアナログ変換器１１−３に入力する（図２の処理フロー２−５）。こうすることにより、送信出力制御（ＴＰＣ）テーブルを記憶するメモリーを小容量としたまま、高い精度でかつ広範囲に亙って送信電力を制御することが可能となる。
【００４２】
図６は、補間・補正処理における折れ線近似演算の様子を示している。同図において横軸は記憶ポイントの送信電力値Ｐｏｉｎｔ（ｎ）、縦軸はＤＡＣ入力データ値Ｄａｔａ（ｎ）を示し、２０個の記憶ポイントのＤＡＣ入力データ値Ｄａｔａ（ｎ）を折れ線で結んだグラフを示している。各記憶ポイントの間並びに記憶範囲外であるＴＰＣブロック０（ｎ＝０）及びＴＰＣブロック２０（ｎ＝２０）の区間を、送信電力ステップ値ＳＴＥＰを基に補間し、かつ実測送信電力値Ｐｏｗｅｒ（ｎ）を基にしたオフセット値ＯＦＦＳＥＴ（ｎ）により補正する。
【００４３】
ここで、補間・補正処理の具体的数値例を挙げて説明する。今、送信出力制御データＰTPC “０００１０１０  ０００”（１０．０ｄＢｍ）が入力されたとする。すると、ＰTPC は２４ｄＢｍ以下であるので、ＴＰＣデータブロック番号ｎは、前述の（式１）より、
ｎ＝（２４−ＰTPC ）／４＋１＝（２４−１０）／４＋１＝４．５
となり、小数点以下切捨てにより、ｎ＝４と定まる。
【００４４】
また、細区分番号ｍは、ｎ＝４の場合、前述の（式３）（式４）より、
ｍ＝（Ｐｏｉｎｔ（４）−ＰTPC ）／０．１２５＝（１２−１０）／０．１２５＝１６
と定まる。
【００４５】
送信電力ステップ値ＳＴＥＰ４は、前述の（式５）より、
ＳＴＥＰ４＝｛ＤＡＴＡ４−ＤＡＴＡ５｝×０．１２５／｛Ｐｏｉｎｔ４−Ｐｏｉｎｔ５｝＝（５４４−５１２）×０．１２５／（１２−８）＝１
と定まる。ここで、ＤＡＴＡ４＝５４４、ＤＡＴＡ５＝５１２としている。
【００４６】
送信電力オフセット値ＯＦＦＳＥＴ４は、前述の（式６）により、
ＯＦＦＳＥＴ４＝（ＰTPC −Ｐｏｗｅｒ４）×ＳＴＥＰ４／０．１２５＝（１２−１１）×１／０．１２５＝−８
と定まる。ここでＰｏｗｅｒ４＝１１．０ｄＢｍとしている。
【００４７】
補間・補正処理後のＤＡＣ入力データＤＡＣcodeは、
ＤＡＣcode＝Ｄａｔａ４−ＳＴＥＰ４×ｍ＋ＯＦＦＳＥＴ４
＝５４４−（１×１６）−８＝５２０
と定まる。
【００４８】
送信出力制御の範囲を−６４ｄＢｍ〜＋３５ｄＢｍとし、送信出力制御の精度を０．１２５ｄＢとした本発明の実施例により、メモリー１−２２に記憶保持されるデータの削減量は、次のようになる。
従来技術では、｛３５−（−６４）｝×（１／０．１２５）＝７９２個分のＤＡＣ入力データを記憶保持する送信出力制御（ＴＰＣ）テーブルを、３つの周波数帯域毎に必要とし、７９２×３＝２３７６個のＤＡＣ入力データを記憶保持するメモリーが必要となる。
これに対して、本発明において２１個分のＤＡＣ入力データを記憶保持するメモリーを備えるだけで良い。従って、ソフトウエア処理による演算処理部１−２１の追加を考慮したとしても、装置の小型化、消費電力の削減が可能になる。
【００４９】
次に、補間精度の変更について図７を参照して説明する。図７は図２に示した処理フローと同様であるが、フロー２−２における前述の前述の（式５）による送信電力ステップ値ＳＴＥＰ（ｎ）の演算において、演算係数である太字で示す送信出力制御精度０．１２５［ｄＢｍ］を変更することにより、補間の精度を変更することができる。
【００５０】
該送信出力制御精度の演算係数を小さくすると精度が高くなり、該演算係数を大きくすると精度が低くなる。なお、フロー２−２における送信出力制御精度の数値０．１２５を変更した際には、フロー２−３における送信出力制御精度の数値０．１２５を同じ値に変更する必要がある。
【００５１】
次に、送信出力制御範囲の変更について図８を参照して説明する。図８は図２に示した処理フローと同様であるが、フロー２−１において算出されるＴＰＣブロック０又はＴＰＣブロック２０における細区分番号ｍの上限値を変更して演算範囲を変更することにより、フロー２−４における（式７）又は（式８）によるＤＡＣ入力データＤＡＣcodeの範囲が変更され、送信出力制御範囲を変更することができる。ｍの値を大きくすると送信出力制御範囲が大きくなり、ｍの値を小さくすると送信出力制御範囲が小さくなる。
【００５２】
（付記１）  指示された送信電力値を示すディジタル情報をディジタルアナログ変換器の入力データに変換する送信出力制御テーブルを用い、該ディジタルアナログ変換器から出力される制御電圧により送信出力を制御する無線通信装置において、前記送信出力制御テーブルに離散的に記憶保持された送信電力値に対するディジタルアナログ変換器の入力データを基に、該離散的に記憶保持された送信電力値の間及び該記憶保持された送信電力値の範囲外の送信電力値に対するディジタルアナログ変換器の入力データを、ソフトウェア演算処理により算出して補間する補間処理手段と、送信出力を実測する測定回路から出力される実測電力値と指示された送信電力値との誤差分を算出し、該誤差分を前記補間処理後のディジタルアナログ変換器の入力データに加算する補正処理手段とを備えたことを特徴とする送信出力制御機能を有する無線通信装置。
（付記２）  前記補正処理手段は、送信電力値を示すディジタル情報が入力される度に、前記実測電力値を毎回取り込み、指示された送信電力値との誤差分をリアルタイムに前記入力データに加算処理することを特徴とする付記１に記載の送信出力制御機能を有する無線通信装置。
（付記３）  前記補間処理手段は、ソフトウェア演算処理における演算係数の変更により補間の精度が変更される算出式を用いて補間処理を行うことを特徴とする付記１又は２に記載の送信出力制御機能を有する無線通信装置。
（付記４）  前記補間処理手段は、前記送信出力制御テーブルに記憶保持された送信電力値の範囲外の送信電力値に対するディジタルアナログ変換器の入力データの算出において、ソフトウェア演算処理における演算範囲の変更により、送信出力制御範囲を変更することを特徴とする付記１、２又は３に記載の送信出力制御機能を有する無線通信装置。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、送信出力制御（ＴＰＣ）テーブルの補間処理と、送信電力値のフィードバックを基にした補正処理とを組み合わせ、送信出力制御（ＴＰＣ）テーブルに記憶された少ない（即ち、粗い）ＤＡＣ入力データ値からソフトウエア処理によって、ＤＡＣ入力データの記憶データが存在しない範囲の送信出力制御データＰTPC に対して、細緻なＤＡＣ入力データを算定するとともに、実際の送信電力値をフィードバックして補正データをＤＡＣ入力データに加算することにより、１つの送信出力制御（ＴＰＣ）テーブルで装置個別のばらつきや周波数特性による送信電力値の変動を補正し、広範囲で精度の高い送信出力制御を行うことができる。
【００５４】
また、送信出力制御（ＴＰＣ）テーブルに記憶保持するＤＡＣ入力データの数が少なくて済むことから、メモリー容量を削減することができ、装置の小型化、省電力化を図ることができる。また、ソフトウエア処理で補間データを算出することにより、送信出力制御（ＴＰＣ）テーブルに保持したＤＡＣ入力データの値をそのままとし、送信電力制御の精度の数値のみを単に変更するだけで、ハードウエアを変更することなく送信出力制御の精度を調整することが可能となる。また、ソフトウェア演算処理における演算範囲の変更により、ハードウエアの変更なしで送信出力制御範囲の変更が可能となる。
【００５５】
また、個々の装置の違いにより、所定の送信電力値を出力するためのＤＡＣ入力データ値が変動するが、本発明では、ＤＡＣ入力データ値の変動分をオフセット値として加算して補正することにより、各装置毎に送信出力制御（ＴＰＣ）テーブルのＤＡＣ入力データ値を調整する必要がなくなり、装置の製造工程数を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の送信出力制御（ＴＰＣ）データ変換部の構成例を示す図である。
【図２】本発明の送信出力制御（ＴＰＣ）データ変換の処理フローを示す図である。
【図３】本発明における補間・補正処理データ表である。
【図４】本発明におけるパラメータ表である。
【図５】本発明における実測送信電力値を取得する回路構成を示す図である。
【図６】本発明の補間・補正処理における折れ線近似演算の様子を示す図である。
【図７】本発明による補間精度の変更の説明図である。
【図８】本発明による送信出力制御範囲の変更の説明図である。
【図９】移動無線通信システムにおける遠近問題の説明図である。
【図１０】移動局（ＭＳ）の構成を示す図である。
【図１１】移動局（ＭＳ）の送信部の構成を示す図である。
【図１２】従来の送信出力制御（ＴＰＣ）テーブルを示す図である。
【図１３】送信電力の周波数特性を示す図である。
【図１４】従来の送信出力制御（ＴＰＣ）データ変換部の構成を示す図である。
【符号の説明】
１−１  ＴＰＣブロック選択部
１−２  パラメータ生成部
１−２１  演算処理部
１−２２  メモリー
１−３  補間処理部
１１−１  送信出力制御回路
【図１】
0003937394.tif 000002
【図２】
0003937394.tif 000003
【図３】
0003937394.tif 000004
【図４】
0003937394.tif 000005
【図５】
0003937394.tif 000006
【図６】
0003937394.tif 000007
【図７】
0003937394.tif 000008
【図８】
0003937394.tif 000009
【図９】
0003937394.tif 000010
【図１０】
0003937394.tif 000011
【図１１】
0003937394.tif 000012
【図１２】
0003937394.tif 000013
【図１３】
0003937394.tif 000014
【図１４】
0003937394.tif 000015