(57)【特許請求の範囲】
【請求項１】
上面を有する基板と、
前記基板の上に配置され、導電性材料により形成された下層配線と、
前記下層配線の表面を被覆する陽極酸化膜と、
前記基板の上に、前記陽極酸化膜を覆うように形成された層間絶縁膜と、
前記下層配線が形成された領域と形成されていない領域との境界線を跨いで２つの領域に跨がって前記層間絶縁膜及び前記陽極酸化膜を貫通するコンタクトホールと、
前記層間絶縁膜上の一部の領域、及び前記コンタクトホール内に配置され、該コンタクトホール内において前記下層配線と電気的に接続された上層配線と、
前記基板の上面上の前記コンタクトホールとは異なる一部の領域に配置され、半導体材料により形成されたチャネル膜と、前記チャネル膜上の一部の領域に配置され、絶縁材料により形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置され、前記下層配線と同時に堆積されたゲート電極と、前記ゲート電極の表面を被覆し、前記陽極酸化膜と同時に形成された陽極酸化膜とを含み、前記チャネル膜のうち前記ゲート電極の両側の領域が低抵抗化されている薄膜トランジスタとを有し、
前記層間絶縁膜が前記薄膜トランジスタを被覆しており、かつ
前記コンタクトホールの断面において、前記下層配線が形成されていない領域に前記コンタクトホールの側面が位置する断面内においては陽極酸化膜が除去されており、前記下層配線が形成された領域に前記コンタクトホールの側面が位置する断面内においては陽極酸化膜がサイドエッチングされており、該陽極酸化膜の表出している部分が、前記層間絶縁膜の表出している部分よりも窪んでいることを特徴とする電子回路装置。
【請求項２】
前記コンタクトホール内の前記基板の上面と前記層間絶縁膜とのエッチング耐性が相互に異なる請求項１に記載の電子回路装置。
【請求項３】
さらに、前記基板の上面と前記下層配線との間に配置され、前記ゲート絶縁膜と同時に堆積された下層絶縁膜を有する請求項１または２に記載の電子回路装置。
【請求項４】
さらに、前記層間絶縁膜の上に配置され、前記チャネル膜の低抵抗化された１対の領域のうち一方の領域にコンタクトホールを介して電気的に接続され、前記上層配線と同時に堆積されたドレイン配線と、前記層間絶縁膜の上に配置され、前記チャネル膜の低抵抗化された１対の領域のうち他方の領域にコンタクトホールを介して電気的に接続された透明電極とを有する請求項１〜３のいずれかに記載の電子回路装置。
【請求項５】
前記チャネル膜がポリシリコンにより形成され、前記層間絶縁膜が窒化シリコンにより形成され、さらに、ポリシリコン、窒化シリコンの双方とエッチング耐性が異なり、前記チャネル膜と前記層間絶縁膜との間に配置されたエッチング停止膜を有する請求項４に記載の電子回路装置。
【請求項６】
前記下層配線が、縞模様状に配置された領域を有し、前記コンタクトホールが前記下層配線の縞模様状に配置された領域において複数の縞と交差する請求項１〜５のいずれかに記載の電子回路装置。
【請求項７】
前記下層配線の端部が櫛歯状模様に形成され、前記コンタクトホールが前記下層配線端部の櫛歯部分に交差する請求項１〜５のいずれかに記載の電子回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線を用いた電子回路装置に関し、特に下層配線の表面を絶縁膜で被覆し、この被覆絶縁膜上に層間絶縁膜を形成した電子回路装置に関する。
【０００２】
【従来の技術】
図８は、薄膜トランジスタ（ＴＦＴ）を用いた液晶表示パネル（ＬＣＤ）における下層配線と上層配線との接続部の断面を示す。
【０００３】
ガラス基板１００の表面上にゲート絶縁膜１０１が形成されている。ＴＦＴが形成される領域においては、ガラス基板１００とゲート絶縁膜１０１との間にポリシリコン膜が配置される。このポリシリコン膜が、ＴＦＴのチャネル及びソース／ドレイン領域を構成する。図８は、上層配線と下層配線との接続部を示しているため、図示された領域にポリシリコン膜は形成されていない。
【０００４】
ゲート絶縁膜１０１の上にアルミニウムからなるゲート配線１０２が形成されている。ゲート配線１０２は、ＴＦＴのゲート電極と同一の工程で堆積されパターニングされる。ゲート配線１０２の表面にアルミニウムを陽極酸化した陽極酸化膜１０３が形成され、陽極酸化膜１０３の表面を含む基板全面に層間絶縁膜１０４が形成されている。
【０００５】
層間絶縁膜１０４の上にアルミニウムからなるドレイン配線１０５が形成されている。ドレイン配線１０５は、ＴＦＴのドレイン電極と同一の工程で堆積されパターニングされる。ゲート配線１０２とドレイン配線１０５は、画素が配置された領域において格子状に配置される。両配線は、その交差箇所において層間絶縁膜１０４により相互に絶縁される。陽極酸化膜１０３は、ゲート配線１０２とドレイン配線１０５との間の絶縁の信頼性を高める機能を有する。
【０００６】
周辺回路一体型ＬＣＤの場合、周辺回路において１つのトランジスタの出力信号で他のトランジスタを駆動する場合がある。このとき、前段のトランジスタのドレイン配線を後段のトランジスタのゲート配線に接続する。
【０００７】
ゲート配線とドレイン配線とを接続する場合には、ドレイン配線層を堆積する前に、層間絶縁膜１０４及び陽極酸化膜１０３にコンタクトホール１０６を形成する。コンタクトホール１０６を形成するための層間絶縁膜１０４のエッチングは、異方性のドライエッチングにより行われる。
【０００８】
陽極酸化膜１０３のエッチングは、ゲート配線１０２とのエッチング選択比の大きな適当なエッチングガスがないため、例えばクロム混酸（ＣｒＯ3 ・ＨＮＯ3 ・Ｈ3 ＰＯ4 ・ＣＨ3 ＣＯＯＨ＋ｎＨ2 Ｏ）を用いた等方性のウェットエッチングにより行われる。このため、陽極酸化膜１０３がサイドエッチングされ、コンタクトホール１０６の内周部の下側部分に窪み１０７が形成される。
【０００９】
コンタクトホール１０６を形成した基板表面全面にドレイン配線層をスパッタリング等により堆積する。コンタクトホール１０６の内周部に窪み１０７が形成されているため、コンタクトホール部におけるカバレッジ率が低下し、ドレイン配線の断線が発生しやすくなる。すなわち、画素が形成された領域においてゲート配線とドレイン配線との短絡を防止するための陽極酸化膜が、周辺回路を形成する領域においてゲート配線とドレイン配線との接続を困難にしている。
【００１０】
【発明が解決しようとする課題】
上述のように、画素が配置される領域においてゲート配線とドレイン配線との絶縁の信頼性を高めるためにゲート配線の表面を陽極酸化すると、周辺回路が配置される領域において、ゲート配線とドレイン配線との接続箇所の信頼性が低下する。
【００１１】
本発明の目的は、下層配線と上層配線との絶縁の信頼性を維持したまま、両配線の接続箇所においては、接続の信頼性を高めることができる電子回路装置及びその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明の一観点によると、上面を有する基板と、前記基板の上に配置され、導電性材料により形成された下層配線と、前記下層配線の表面を被覆する被覆絶縁膜と、前記基板の上に、前記被覆絶縁膜を覆うように形成された層間絶縁膜と、前記下層配線の内部領域から、該下層配線の外周を越えて外部領域まで延在する層間コンタクト領域に形成され、前記層間絶縁膜及び前記被覆絶縁膜を貫通する開口と、前記層間絶縁膜上の一部の領域、及び前記層間コンタクト領域に配置され、該層間コンタクト領域において前記下層配線と電気的に接続された上層配線とを有する電子回路装置が提供される。
【００１３】
被覆絶縁膜に第１の開口を形成するときに、被覆絶縁膜がサイドエッチングされる場合がある。被覆絶縁膜がサイドエッチングされると開口の内周面に窪みが形成され、上層配線のカバレッジ率が低下してしまう。第２の開口を、第１の配線が形成されていない領域まで延在して配置すると、第１の配線の外部領域においては、第２の開口の内周面に被覆絶縁膜が現れない。従って、この領域の内周面に窪みが形成されないため、カバレッジ率の低下を防止することができる。
【００１４】
本発明の他の観点によると、上面を有する基板の該上面の上に、下層金属配線を形成する工程と、前記下層金属配線の表面を陽極酸化して陽極酸化膜を形成する工程と、前記陽極酸化膜を被覆するように、前記基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に、前記下層金属配線が形成された領域と形成されていない領域との境界線を跨いで２つの領域に跨がった開口を有するマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクとして、前記層間絶縁膜をエッチングしてコンタクトホールを形成し、コンタクトホールの内面に前記陽極酸化膜の一部を露出させる工程と、前記コンタクトホールの内面に露出した前記陽極酸化膜をエッチングし、前記下層金属配線の一部表面を露出させる工程と、前記層間絶縁膜の上、及び前記コンタクトホール内に、前記下層金属配線と電気的に接続される上層配線を形成する工程とを有する電子回路装置の製造方法が提供される。
【００１５】
陽極酸化膜をエッチングしてコンタクトホールを形成するときに、陽極酸化膜がサイドエッチングされる場合がある。陽極酸化膜がサイドエッチングされるとコンタクトホールの内周面に窪みが形成され、上層配線のカバレッジ率が低下してしまう。コンタクトホールを下層金属配線の外部領域まで延在して配置すると、下層金属配線の外部領域においては、コンタクトホールの内周面に陽極酸化膜が現れない。従って、この領域の内周面に窪みが形成されないため、カバレッジ率の低下を防止することができる。
【００１６】
本発明の他の観点によると、上面を有する基板と、前記基板の上に配置され、導電性材料により形成された下層配線と、前記下層配線の表面上に形成された被覆絶縁膜と、前記基板の上に、前記被覆絶縁膜を覆うように形成された層間絶縁膜と、前記下層配線の内部領域の一部に形成され、前記層間絶縁膜及び前記被覆絶縁膜を貫通する開口であって、該開口の側面のうち前記被覆絶縁膜の表出している部分が、前記層間絶縁膜の表出している部分よりも窪んでいる前記開口と、前記開口の側面上に、少なくとも前記被覆絶縁膜の表出した窪んだ部分をすべて埋め尽くすように形成された埋込領域と、前記層間絶縁膜の上、前記開口の内面、及び前記埋込領域の表面上に配置され、前記埋込領域とは異なる材料で形成され、前記開口が形成された領域において前記下層配線と電気的に接続された上層配線とを有する電子回路装置が提供される。
【００１７】
開口の内周面の窪んだ部分を埋込領域で埋め尽くすことにより、上層配線のカバレッジ率の低下を防止することができる。
本発明の他の観点によると、上面を有する基板の該上面の上に、下層金属配線を形成する工程と、前記下層金属配線の表面を陽極酸化して陽極酸化膜を形成する工程と、前記陽極酸化膜を被覆するように、前記基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に形成され、前記下層金属配線が形成された領域内の一部の領域に開口を有するマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクとして、前記層間絶縁膜をエッチングしてコンタクトホールを形成し、コンタクトホールの内面に前記陽極酸化膜の一部を露出させる工程と、前記コンタクトホールの内面に露出した前記陽極酸化膜を等方的にエッチングする工程と、前記陽極酸化膜がサイドエッチングされて形成された窪み内を含む基板表面に、前記窪みの深さと等しいかまたはそれよりも厚い膜厚を有する埋込膜を堆積する工程と、少なくとも前記埋込膜の表面を覆い、該埋込膜と異なる材料で形成され、前記コンタクトホール部で前記下層金属配線と電気的に接続された上層配線層を堆積する工程と、前記上層配線層をパターニングして上層配線を形成する工程とを有し、前記埋込膜が、前記上層配線層よりも、成膜時にマイグレーションし易い材料により形成されている電子回路装置の製造方法が提供される。
【００１８】
コンタクトホールの内周面の窪みを埋込膜で埋め尽くすことにより、上層配線のカバレッジ率の低下を防止することができる。
【００１９】
【発明の実施の形態】
図１〜図５を参照して、本発明の第１の実施例によるＴＦＴ型ＬＣＤの構成及び製造方法を説明する。
【００２０】
図１は、第１の実施例によるＴＦＴ型ＬＣＤの部分平面図を示す。ＴＦＴ型ＬＣＤは、周辺回路部１０と画素部２０に分けられる。
画素部２０には、図の横方向に延在するゲート線３４ａと縦方向に延在するドレイン線３８ａが格子状に配置されている。ゲート線３４ａとドレイン線３８ａは、例えばアルミニウムにより形成され、両配線は、その交差箇所において層間絶縁膜により相互に絶縁されている。
【００２１】
ゲート線３４ａとドレイン線３８ａとの交差箇所に対応してＴＦＴ２５が配置されている。ＴＦＴ２５は、長方形状のポリシリコン膜３２ａと、その上にゲート絶縁膜を介して配置されたゲート電極３４Ｇａを含んで構成される。ゲート電極３４Ｇａはゲート線３４ａに連続している。ポリシリコン膜３２ａには、ゲート電極３４Ｇａの両側の領域に導電性を付与するための不純物、例えばｎ型にする場合にはリン（Ｐ）、ｐ型にする場合にはボロン（Ｂ）等の不純物が添加され、ドレイン領域２５Ｄ及びソース領域２５Ｓが画定されている。
【００２２】
ドレイン領域２５Ｄは、コンタクトホールＣ４を介してドレイン線３８ａに接続されている。ソース領域２５Ｓは、コンタクトホールＣ５を介してインジウムすずオキサイド（ＩＴＯ）等からなる透明画素電極４３に接続されている。
【００２３】
周辺回路１０には、ＴＦＴ１５が配置されている。ＴＦＴ１５は、ＴＦＴ２５の構成と同様の基本構成を有し、ポリシリコン膜１１及びゲート電極３４Ｇｂを含んで構成されている。ゲート電極３４Ｇｂはゲート線３４ｂに連続し、ゲート線３４ｂは、コンタクトホールＣ３を介してドレイン線３８ｃに接続されている。コンタクトホールＣ３は、ゲート線３４ｂが配置された領域の外部まではみ出して配置されている。
【００２４】
ドレイン領域１５ＤはコンタクトホールＣ１を介して上層配線１３に接続され、ソース領域１５ＳはコンタクトホールＣ２を介して上層配線１４に接続されている。
【００２５】
次に、図２Ａ〜図２Ｄ、図３〜図５を参照してＬＣＤの作製方法を説明する。図２Ａ〜図５は、図１に示すＬＣＤの部分断面図であり、各図の左側、中央及び右側の断面図が、それぞれ図１の一点鎖線Ａ１−Ａ１、Ａ２−Ａ２、及びＡ３−Ａ３における断面図に対応する。
【００２６】
図２Ａに示すように、透明ガラス基板３０の上に、原料ガスとしてシラン（ＳｉＨ4 ）と酸素（Ｏ2 ）を用いたプラズマ励起型化学気相堆積（ＰＥ−ＣＶＤ）により、厚さ２００ｎｍの下地ＳｉＯ2 膜３１を堆積する。下地ＳｉＯ2 膜３１の上に、原料ガスとして水素（Ｈ2 ）希釈のＳｉＨ4 を用いたＰＥ−ＣＶＤにより、厚さ５０ｎｍのアモルファスシリコン膜を堆積する。アモルファスシリコン膜を堆積後、エネルギ密度２５０ｍＪ／ｃｍ2 のエキシマレーザを用いたレーザアニールにより、アモルファスシリコンを結晶化し、ポリシリコン膜３２を形成する。
【００２７】
図２Ｂに示すように、ポリシリコン膜３２をパターニングし、図１のＴＦＴ２５を形成すべき領域にポリシリコン膜３２ａを残す。なお、このとき図１のＴＦＴ１５を形成すべき領域にもポリシリコン膜１１を残す。ポリシリコン膜３２のパターニングは、例えばエッチングガスとしてＣＦ4 を用いた反応性イオンエッチング（ＲＩＥ）により行う。
【００２８】
ポリシリコン膜３２ａを覆うように、基板の上面の全領域にＰＥ−ＣＶＤにより、ＳｉＯ2 からなる厚さ１５０ｎｍのゲート絶縁膜３３を堆積する。ゲート絶縁膜３３の上に、スパッタリングによりＡｌからなる厚さ３００ｎｍのゲート配線層３４を堆積する。
【００２９】
図２Ｃに示すように、ゲート配線層３４をパターニングし、ポリシリコン膜３２ａ上の一部の領域にゲート電極３４Ｇａを残し、配線を形成すべき領域にゲート線３４ｂを残す。このとき、図１に示すゲート線３４ａ、ゲート電極３４Ｇｂも同時に形成される。ゲート配線層３４のパターニングは、例えば、エッチングガスとしてＣｌ2 とＢＣｌ3 との混合ガスを用いたＲＩＥにより行う。
【００３０】
基板をシュウ酸（（ＣＯＯＨ）2 ２Ｈ2 Ｏ）に浸漬してゲート電極３４Ｇａ及びゲート線３４ｂの表面を陽極酸化し、それぞれの表面にＡｌ2 Ｏ3 からなる厚さ１２０ｎｍの陽極酸化膜３５ａ及び３５ｂを形成する。他のゲート電極及びゲート線も陽極酸化膜で覆われる。
【００３１】
図２Ｄに示すように、陽極酸化膜３５ａ及び３５ｂをエッチングマスクとし、エッチングガスとしてＣＨＦ3 を用いたＲＩＥにより、ゲート絶縁膜３３をエッチングする。ゲート電極３４Ｇａの両側の領域においてポリシリコン膜３２ａの表面が露出した時点でエッチングを停止する。
【００３２】
ゲート電極３４Ｇａ及び陽極酸化膜３５ａをマスクとしてポリシリコン膜３２ａに不純物をイオン注入する。ｎチャネル型ＴＦＴを形成する領域をレジストパターンで覆ってＢ+ イオンを注入し、続いてｐチャネル型ＴＦＴを形成する領域をレジストパターンで覆ってＰ+ イオンを注入することにより、相補型ＭＯＳ（ＣＭＯＳ）回路を構成することができる。イオン注入後、活性化アニールを行う。ポリシリコン膜３２ａのうちイオン注入された領域が、ドレイン領域２５Ｄ及びソース領域２５Ｓになる。
【００３３】
図３に示すように、基板表面上の全領域にＰＥ−ＣＶＤによりＳｉＯ2 からなる厚さ３０ｎｍのエッチング停止層３６を堆積する。エッチング停止層３６の上に、原料ガスとしてＨ2 希釈のＳｉＨ4 とＮＨ3 を用いたＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ２５０ｎｍの層間絶縁膜３７を堆積する。
【００３４】
図４に示すように、層間絶縁膜３７、エッチング停止層３６、及び陽極酸化膜３５ｂを貫通して所定の領域にコンタクトホールＣ３、Ｃ４及びＣ５を形成する。コンタクトホールＣ４及びＣ５の底面に、それぞれドレイン領域２５Ｄ及びソース領域２５Ｓの一部表面が現れ、コンタクトホールＣ３の底面に、ゲート線３４ｂ、ゲート絶縁膜３３ｂ及び下地ＳｉＯ2 膜３１の一部表面が現れる。
【００３５】
ＳｉＮからなる層間絶縁膜３７には、例えばエッチングガスとしてＣＦ4 を用いたＲＩＥによりコンタクトホールが形成される。このエッチングは、ＳｉＯ2 からなるエッチング停止層３６で自動的に停止する。エッチング停止層３６には、例えば弗酸水溶液を用いたウェットエッチングによりコンタクトホールが形成される。このエッチングにより、コンタクトホールＣ４及びＣ５の底面に、それぞれドレイン領域２５Ｄ及びソース領域２５Ｓの一部表面が露出する。コンタクトホールＣ３の底面には、陽極酸化膜３５ｂ及び下地ＳｉＯ2 膜３１の一部表面が露出する。
【００３６】
層間絶縁膜３７のエッチングがエッチング停止層３６で停止するため、ポリシリコン膜３２ａのドレイン領域２５Ｄ及びソース領域２５Ｓの表面が、ＲＩＥのエッチングガスに晒されない。ドレイン領域２５Ｄ及びソース領域２５Ｓの直上のエッチング停止層３６には、ウェットエッチングによりコンタクトホールが形成される。このため、ドレイン領域２５Ｄ及びソース領域２５Ｓの表面荒れを防止することができる。
【００３７】
エッチング停止層３６は、下地ＳｉＯ2 膜３１に比べて十分薄いため、エッチング停止層３６のエッチング時に過度のエッチングがあったとしても、下地ＳｉＯ2 膜３１に与える影響は少ない。また、エッチング停止層３６が無い場合でも、層間絶縁膜３７と下地ＳｉＯ2 膜３１とのエッチング耐性が異なるため、層間絶縁膜３７のエッチングを過度に行ったとしても、コンタクトホールＣ３の底面に露出した下地ＳｉＯ2 膜３１に与える影響は少ない。
【００３８】
次に、クロム混酸を用いたウェットエッチングにより、コンタクトホールＣ３の底面に露出した陽極酸化膜３５ｂをエッチング除去する。図４の中央の断面図に示すように、コンタクトホールＣ３の内周面がゲート線３４ｂの内部領域に位置する断面内においては、陽極酸化膜３５ｂがサイドエッチングされる。この結果、コンタクトホールＣ３の内周面の下部に窪み４０が形成される。
【００３９】
図４の右側の断面図に示すように、コンタクトホールＣ３の内周面がゲート配線３４ｂの外側に位置する断面内においては、ゲート配線３４ｂ表面の陽極酸化膜がすべて除去され、ゲート線３４ｂの両側にゲート絶縁膜３３ｂの一部及び下地ＳｉＯ2 膜３１の一部が露出する。
【００４０】
各コンタクトホールを埋め込むように、基板全面にスパッタリングによりＴｉ／Ａｌ／Ｔｉの３層からなるドレイン配線層を堆積する。上層及び下層のＴｉ層の厚さは約１００ｎｍ、Ａｌ層の厚さは２００ｎｍである。下側のＴｉ層はＡｌ層と層間絶縁膜３７との密着性を高め、上側のＴｉ層はフォトリソグラフィ時に反射防止膜として作用する。このドレイン配線層をパターニングし、コンタクトホールＣ４内を埋め込みドレイン領域２５Ｄに接続されたドレイン線３８ａ、コンタクトホールＣ５内を埋め込みソース領域２５Ｓに接続されたソース引出線３８ｂ、及びコンタクトホールＣ３内を埋め込み、ゲート線３４ｂに接続されたドレイン線３８ｃを形成する。
【００４１】
図４の中央に示す断面図においては、コンタクトホールＣ３の内周面に窪み４０が形成されているため、ドレイン線３８ｃのカバレッジ率が低下する。これに対し、図４の右側の断面図においては、コンタクトホールＣ３の内周面に窪みが形成されていないため、カバレッジ率の低下を防止できる。コンタクトホールの内周面が、下層配線であるゲート線の外側に位置する断面内において、ゲート線とドレイン線とが安定して接続されるため、ゲート線とドレイン線との接続の信頼性の低下を回避することができる。
【００４２】
図５に示すように、基板表面の全領域にＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ２００ｎｍの層間絶縁膜４１を堆積する。層間絶縁膜４１の上にスパッタリングによりＴｉ膜を堆積してパターニングし、所定の領域にブラックマトリクスＢＭを形成する。
【００４３】
ブラックマトリクスＢＭ及び層間絶縁膜４１の表面を覆うように、ＰＥ−ＣＶＤにより、ＳｉＮからなる厚さ３００ｎｍの層間絶縁膜４２を堆積する。層間絶縁膜４２及び４１に、ソース引出線３８ｂの上面を露出させるコンタクトホールＣ６を形成し、コンタクトホールＣ６内を埋め込むように、基板表面上の全領域に厚さ１５０ｎｍのＩＴＯ膜を堆積する。このＩＴＯ膜の表面の所定の領域をマスクパターンで覆い、例えばシュウ酸を用いてＩＴＯ膜の露出した部分をエッチングし、コンタクトホールＣ６を介してソース引出線３８ｂに接続された透明画素電極４３を形成する。
【００４４】
上記実施例では、上述のように、コンタクトホールをゲート線からはみ出して配置することにより、ゲート線とドレイン線との接続部の信頼性を高めることができる。また、ゲート線の表面は陽極酸化膜によって覆われているため、図１に示す画素部２０においては、ゲート線とドレイン線との絶縁の信頼性を高く維持することができる。
【００４５】
次に、図６を参照して第１の実施例の変形例について説明する。
図６は、第１の実施例の変形例によるゲート線とドレイン線との接続部の平面図を示す。ゲート線５０の端部が櫛歯状模様にされている。ドレイン線５１の端部が層間絶縁膜を介してこの櫛歯状部分を被覆するように配置されている。層間絶縁膜には、一方向に長い平面形状を有するコンタクトホール５２が、ゲート線５０の各櫛歯部分と交差するように複数個配置されている。
【００４６】
コンタクトホール５２の内周面のうちゲート線５０と重ならない部分において、図５の右端の断面図に示すような窪みのない内周面が得られる。図６に示すように、ゲート線を櫛歯状にし、各櫛歯部分に交差する複数のコンタクトホール５２を配置することにより、窪みのない内周面の総延長を長くすることができる。このため、コンタクトホール５２の内周面上に形成される上層と下層との接続部の幅を広く確保することができ、接続抵抗を低減させることができる。
【００４７】
図６のような接続箇所の平面構成は、特に大電流が流れる電源線の接続に有効である。
なお、図６では、ゲート線の端部においてドレイン線と接続する場合を示したが、ゲート線の中間部において接続する場合には、ゲート線にスリットを設けて縞状模様を構成し、この縞に交差するようにコンタクトホールを配置することにより、同様の効果を得ることができる。
【００４８】
次に、図７Ａを参照して、本発明の第２の実施例による上層配線と下層配線との接続箇所の構成及び作製方法を説明する。
図７Ａは、ゲート線とドレイン線との接続部の断面図を示す。図７Ａの各構成部分には、図４の対応する構成部分と同一の参照符号を付して示している。
【００４９】
ガラス基板３０の表面上に下地ＳｉＯ2 膜３１が堆積され、その上の一部領域にゲート絶縁膜３３ｂが形成されている。ゲート絶縁膜３３ｂの上にゲート線３４ｂが形成され、その表面が陽極酸化膜３５ｂで覆われている。
【００５０】
陽極酸化膜３５ｂ、ゲート絶縁膜３３ｂ及び下地ＳｉＯ2 膜３１の表面を覆うようにエッチング停止層３６が形成され、その上に層間絶縁膜３７が配置されている。ここまでの構成は、第１の実施例における図２Ａ〜図３と同様の工程で形成される。
【００５１】
第１の実施例の図４で説明した方法と同様の方法で、層間絶縁膜３７、エッチング停止層３６及び陽極酸化膜３５ｂにコンタクトホール６０を形成する。陽極酸化膜３５ｂがサイドエッチングされ、コンタクトホール６０の内周面下部に窪み６１が形成される。窪み６１の深さは、陽極酸化膜３５ｂの厚さにほぼ等しい。
【００５２】
層間絶縁膜３７の表面上及びコンタクトホール６０の内面上に、スパッタリングによりＴｉ膜３８ｄを堆積する。ＴｉはＡｌに比べて成膜時に下地表面上をマイグレーションし易いため、窪み６１内を効果的に埋め込むことができる。窪み６１内を完全に埋め尽くすためには、Ｔｉ膜３８ｄの厚さを窪み６１の深さ、すなわち陽極酸化膜３５ｂの厚さよりも厚くすることが好ましい。
【００５３】
Ｔｉ膜３８ｄの表面上に、スパッタリングによりＡｌ（下層）／Ｔｉ（上層）の２層からなるドレイン配線層３８ｅを堆積する。Ｔｉ膜３８ｄ及びドレイン配線層３８ｅをパターニングしてドレイン配線を形成する。
【００５４】
図７Ａに示すように、ドレイン配線層３８ｅを堆積する前に、成膜時にマイグレーションし易いＴｉからなる膜を窪み６１の深さ、すなわち陽極酸化膜３５ｂの厚さよりも厚く堆積することにより、窪み６１内を効果的に埋め尽くし、ドレイン線のカバレッジ率の低下を防止することができる。
【００５５】
図７Ｂは、第２の実施例の変形例による上層配線と下層配線との接続箇所の断面図を示す。図７Ａでは、窪み６１内を埋め込むためのＴｉ膜３８ｄを基板全面に配置しているが、図７ＢではＴｉ膜をコンタクトホール６０の内周面上にのみ配置している。その他の構成は図７Ａの接続箇所と同様である。
【００５６】
まず図７Ａの場合と同様に基板全面にＴｉ膜を堆積し、エッチングガスとしてＣｌ2 とＢＣｌ3 との混合ガスを用いた異方性のＲＩＥにより平坦面上のＴｉ膜を除去することにより、コンタクトホール６０の内周面上にのみＴｉ膜３８ｆを残す。層間絶縁膜３７の上面、Ｔｉ膜３８ｆの表面及びコンタクトホール６０の底面上にＴｉ／Ａｌ／Ｔｉの３層からなるドレイン配線層３８ｇを堆積する。ドレイン配線層３８ｇをパターニングしてドレイン配線を形成する。
【００５７】
図７Ｂに示す変形例の場合も、ドレイン配線層３８ｇを堆積する前に窪み６１内がＴｉで埋め込まれるため、ドレイン線のカバレッジ率の低下を防止することができる。
【００５８】
図５に示すように、ドレイン線３８ｃの上には、層間絶縁膜、透明画素電極等が配置されるため、ドレイン線の厚さをなるべく薄くすることが好ましい。図７Ａに示す第２の実施例の場合には、ドレイン配線層３８ｅの下にＴｉ膜３８ｄが配置されており、Ｔｉ膜３８ｄの厚さは陽極酸化膜３５ｂの厚さよりも厚くすることが好ましい。このため、ドレイン配線層３８ｅ自体の厚さを厚くすることが困難になる。
【００５９】
これに対し、図７Ｂに示す第２の実施例の変形例の場合には、Ｔｉ膜３８ｆがコンタクトホール６０の内周面上にのみ残され層間絶縁膜３７の上のＴｉ膜が除去されている。このため、ドレイン配線層３８ｇの厚さを比較的厚くすることが可能になる。ドレイン配線層中のＡｌの抵抗率はＴｉのそれよりも低いため、ドレイン線の低抵抗化を図りやすくなる。
【００６０】
図７Ａ及び図７Ｂでは、窪み６１内を埋め込む材料としてＴｉを用いた場合を説明したが、ドレイン配線に使用されるＡｌよりもマイグレーションし易い他の材料を用いても同様の効果が期待できる。例えば、ＴｉＮ、Ｔａ、Ｍｏ、Ｗ等を用いてもよい。また、図７Ｂに示す変形例の場合には、ドレイン配線層３８ｇがゲート線３４ｂに直接接触するため、窪み６１内をＳｉＯ2 等の無機絶縁性材料で埋め込んでもよい。
【００６１】
上記第１及び第２の実施例では、ゲート線の材料としてＡｌを用いた場合を説明したが、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｓｃ、またはＡｌ−Ｚｒ等のＡｌ合金を用いてもよい。また、ゲート線をＴａで形成してもよい。ゲート線をＴａで形成した場合には、ゲート線の表面を陽極酸化するとＴａ2 Ｏ5 の組成を有する陽極酸化膜が得られる。
【００６２】
また、上記第１及び第２の実施例では、ＴＦＴ型ＬＣＤを例にとり、陽極酸化膜で被覆されたゲート線とその上層のドレイン線とを接続する場合を説明したが、これらの実施例は、より一般的に絶縁膜で被覆された下層配線とその上に層間絶縁膜を介して配置された上層配線とを接続する場合に適用できる。特に、下層配線を被覆する絶縁膜を異方性エッチングすることが困難であり、等方性エッチングを行ってコンタクトホールの内周面に窪みが形成されるような場合に有効である。
【００６３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、下層配線の表面を絶縁膜で被覆し、その上に層間絶縁膜を介して上層配線を配置する場合に、層間絶縁膜と下層配線の被覆絶縁膜にコンタクトホールを形成し、下層配線と上層配線とを信頼度よく接続することがができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＴＦＴ型ＬＣＤの部分平面図である。
【図２】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その１）である。
【図３】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その２）である。
【図４】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その３）である。
【図５】第１の実施例によるＴＦＴ型ＬＣＤの作製方法を説明するための、基板の断面図（その４）である。
【図６】第１の実施例の変形例によるゲート線とドレイン線との接続箇所の平面図である。
【図７】第２の実施例及びその変形例によるＴＦＴ型ＬＣＤのゲート線とドレイン線との接続箇所の断面図である。
【図８】従来例によるＴＦＴ型ＬＣＤのゲート線とドレイン線との接続箇所の断面図である。
【符号の説明】
１３、１４  配線
１５、２５  ＴＦＴ
１５Ｄ、２５Ｄ  ドレイン領域
１５Ｓ、２５Ｓ  ソース領域
３０  ガラス基板
３１  下地ＳｉＯ2 膜
３２、３２ａ  ポリシリコン膜
３３、３３ａ、３３ｂ  ゲート絶縁膜
３４  ゲート配線層
３４Ｇａ、３４Ｇｂ  ゲート電極
３４ａ、３４ｂ  ゲート線
３５ａ、３５ｂ  陽極酸化膜
３６  エッチング停止層
３７、４１、４２  層間絶縁膜
３８ａ、３８ｃ  ドレイン線
３８ｄ、３８ｆ  Ｔｉ膜
３８ｅ、３８ｇ  ドレイン配線層
４０  窪み
４３  透明画素電極
５０  ゲート線
５１  ドレイン線
５２  コンタクトホール
６０  コンタクトホール
６１  窪み
１００  ガラス基板
１０１  ゲート絶縁膜
１０２  ゲート配線
１０３  陽極酸化膜
１０４  層間絶縁膜
１０５  ドレイン配線
１０６  コンタクトホール
１０７  窪み
【図１】
0003961044.tif 000002
【図２】
0003961044.tif 000003
【図３】
0003961044.tif 000004
【図４】
0003961044.tif 000005
【図５】
0003961044.tif 000006
【図６】
0003961044.tif 000007
【図７】
0003961044.tif 000008
【図８】
0003961044.tif 000009