(57)【特許請求の範囲】
【請求項１】
対向する側部に凹部を形成してこの凹部の両側に凸部を備えた絶縁基板と、前記絶縁基板の少なくとも一方の面に設けられた抵抗層と、前記絶縁基板の凸部の側面に設けられ、かつ前記抵抗層と電気的に接続される側面電極層とを備えた多連チップ抵抗器において、前記側面電極層に、前記絶縁基板の最端部に位置する凸部における一端凹部側から多連チップ抵抗器の最端部側に向かって広くなる傾斜部を設けた多連チップ抵抗器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高密度面実装に適した多連チップ抵抗器に関するものである。
【０００２】
【従来の技術】
近年、電子機器の軽薄短小化に対する要求がますます増大していく中で、回路基板の配線密度を高めるため、非常に小形な電子部品が多く用いられるようになってきた。
【０００３】
また同様の理由から、１チップ上に複数の素子を有する多連チップ部品も実用化されており、現在では、０．６ｍｍ×０．３ｍｍのチップ抵抗器を内装する超小形の多連チップ抵抗器も開発されつつある。
【０００４】
図４は従来における超小形の多連チップ抵抗器（２素子タイプ）の表面構造を示す平面図である。
【０００５】
図４において、１は９６アルミナ基板等からなる絶縁基板である。２は絶縁基板１の対向する側部に形成された凹部で、この凹部２の形成により凹部２の両側には凸部３が備えられている。４は凸部３に設けられた上面電極層である。なお、上面電極層４は３層（図示せず）から構成されており、最下層はＡｇとガラスの混合材料からなる電極層であり、中間層はＮｉめっき層、最上層はＳｎ／Ｐｂめっき層である。５は対向する上面電極層４と電気的に導通するように設けられた酸化ルテニウムとガラスとの混合材料等からなる抵抗層である。６は少なくとも抵抗層５を覆うように設けられたホウケイ酸鉛系ガラス材料等からなる保護層である。７は前記絶縁基板１の対向する凸部３の側面に設けられ、かつ上面電極層４と電気的に接続された側面電極層である。なお、側面電極層７は３層（図示せず）から構成されており、最下層はＡｇとガラスの混合材料からなる電極層であり、中間層はＮｉめっき層、最上層はＳｎ／Ｐｂめっき層である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来の超小形の多連チップ抵抗器の構成では、部品サイズが非常に小さく、そして側面電極層７の膜厚は凸部３の中央で一番厚くなり、かつ凸部３の両端で一番薄くなっているため、図４に示す側面距離（Ａ−Ｂ間）は短くなるもので、このような構成においては、多連チップ抵抗器を実装機で吸着した際のバラツキを補正する画像認識を行う際に非常に高い精度が要求され、サイズの大きな多連チップ抵抗器に比べて、実装時における多連チップ抵抗器の位置決めが精度良く行えないという課題を有していた。
【０００７】
本発明は上記従来の課題を解決するもので、実装時における多連チップ抵抗器の位置決めが精度良く行える多連チップ抵抗器を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明の多連チップ抵抗器は、対向する側部に凹部を形成してこの凹部の両側に凸部を備えた絶縁基板と、前記絶縁基板の少なくとも一方の面に設けられた抵抗層と、前記絶縁基板の凸部の側面に設けられ、かつ前記抵抗層と電気的に接続される側面電極層とを備え、前記側面電極層に、前記絶縁基板の最端部に位置する凸部における一端凹部側から多連チップ抵抗器の最端部側に向かって広くなる傾斜部を設けたもので、この構成によれば、実装時における多連チップ抵抗器の位置決めが精度良く行えるものである。
【０００９】
【発明の実施の形態】
本発明の請求項１に記載の発明は、対向する側部に凹部を形成してこの凹部の両側に凸部を備えた絶縁基板と、前記絶縁基板の少なくとも一方の面に設けられた抵抗層と、前記絶縁基板の凸部の側面に設けられ、かつ前記抵抗層と電気的に接続される側面電極層とを備えた多連チップ抵抗器において、前記側面電極層に、前記絶縁基板の最端部に位置する凸部における一端凹部側から多連チップ抵抗器の最端部側に向かって広くなる傾斜部を設けたもので、この構成によれば、側面電極層に、絶縁基板の最端部に位置する凸部における一端凹部側から多連チップ抵抗器の最端部側に向かって広くなる傾斜部を設けているため、対向する側面電極層における多連チップ抵抗器の最端部間の距離を長くすることができ、これにより、多連チップ抵抗器を実装機で吸着した際のバラツキを補正する画像認識を行う際の画像数を多くとることができるため、精度を上げることができ、その結果、実装時における多連チップ抵抗器の位置決めが精度良く行えるという作用を有するものである。
【００１０】
以下、本発明の一実施の形態における多連チップ抵抗器について、図面を参照しながら説明する。
【００１１】
図１は本発明の一実施の形態における多連チップ抵抗器（２素子タイプ）の表面構造を示す平面図である。
【００１２】
図１において、１１は９６アルミナ基板、ガラスセラミック基板等からなる絶縁基板である。１２は絶縁基板１１の対向する側部に形成された凹部で、この凹部１２の形成により凹部１２の両側には凸部１３が備えられている。１４は凸部１３に設けられた上面電極層である。なお、上面電極層１４は３層（図示せず）から構成されており、最下層はＡｇとガラスの混合材料からなる電極層であり、中間層はＮｉめっき層、最上層はＳｎ／Ｐｂめっき層である。１５は対向する上面電極層１４と電気的に導通するように設けられた酸化ルテニウムとガラスとの混合材料等からなる抵抗層である。
【００１３】
１６は少なくとも抵抗層１５を覆うように設けられた樹脂、ホウケイ酸鉛系ガラス材料等からなる保護層である。１７は前記絶縁基板１１の対向する凸部１３の側部に設けられ、かつ上面電極層１４と電気的に接続された側面電極層である。なお、側面電極層１７は３層（図示せず）から構成されており、最下層はＡｇとガラスの混合材料からなる電極層であり、中間層はＮｉめっき層、最上層はＳｎ／Ｐｂめっき層である。そして前記側面電極層１７には、絶縁基板１１の最端部に位置する凸部１３における一端凹部側１７ａから最端部側１７ｂに向かって広くなる傾斜部１８を設けている。
【００１４】
以上のように構成された本発明の一実施の形態における多連チップ抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【００１５】
図２（ａ）〜（ｃ）および図３（ａ）〜（ｃ）は本発明の実施の形態１における多連チップ抵抗器の製造方法を示す工程図である。
【００１６】
まず、図２（ａ）に示すように、スルーホール１１ａと縦横の分割溝１１ｂを有する９６アルミナ基板、ガラスセラミック基板等からなるシート状の絶縁基板１１の分割溝１１ｂを跨ぐようにＡｇとガラスとの混合ペースト材料をスクリーン印刷・乾燥し、そしてベルト式連続焼成炉によって約８５０℃の温度で、約４５分のプロファイルによって焼成し、上面電極層１４を形成する。
【００１７】
次に、図２（ｂ）に示すように、上面電極層１４間を電気的に接続するように、酸化ルテニウムとガラスとの混合ペースト材料を上面電極層１４の一部に重畳するようにシート状の絶縁基板１１の上面にスクリーン印刷・乾燥し、そしてベルト式連続焼成炉によって約８５０℃の温度で、約４５分のプロファイルによって焼成し、抵抗層１５を形成する。
【００１８】
次に、図２（ｃ）に示すように、少なくとも抵抗層１５の上面を覆うようにホウケイ酸鉛系ガラスペーストをスクリーン印刷・乾燥し、そしてベルト式連続焼成炉によって約６００℃の温度で、約４５分のプロファイルによって焼成し、保護層１６を形成する。
【００１９】
次に、図３（ａ）に示すように、側面から上面電極層１４が露出するようにシート状の絶縁基板（本図では図示せず）を分割溝（本図では図示せず）に沿って分割して、短冊状の基板１９を形成する。
【００２０】
次に、図３（ｂ）に示すように、上面電極層１４と電気的に接続するように、Ａｇとガラスとの混合ペースト材料をローラー転写・乾燥し、そしてベルト式連続焼成炉によって約６００℃の温度で、約４５分のプロファイルによって焼成し、側面電極層１７を形成する。
【００２１】
次に、図３（ｃ）に示すように、短冊状の基板（本図では図示せず）を分割溝（本図では図示せず）に沿って分割して、個片状の基板２０を形成する。
【００２２】
最後に、上面電極層１４と側面電極層１７を覆うようにＮｉめっき等からなる第一のめっき層（図示せず）を形成するとともに、この第一のめっき層を覆うようにＳｎとＰｂとの合金めっき等からなる第二のめっき層（図示せず）を形成して、多連チップ抵抗器を製造するものである。
【００２３】
以上のようにして製造された多連チップ抵抗器について、以下にその特性を従来の多連チップ抵抗器と比較したものを説明する。
【００２４】
（実験方法１）
実装機で本発明の一実施の形態における多連チップ抵抗器と従来の多連チップ抵抗器をそれぞれ１０００個実装する。
【００２５】
（良否判定１）
実装機で設定した正規の位置より、０．０５ｍｍ以上ずれて実装されたものを不良とする。
【００２６】
（実験結果１）
（表１）に従来の多連チップ抵抗器と本発明の一実施の形態における多連チップ抵抗器の実装不良数の実験結果を示す。
【００２７】
【表１】
0004026251.tif 000002
【００２８】
（表１）から明らかなように、従来の多連チップ抵抗器においては、実装不良数が３５個発生したが、本発明の一実施の形態における多連チップ抵抗器は、側面電極層１７に、絶縁基板１１の最端部に位置する凸部１３における一端凹部側１７ａから多連チップ抵抗器の最端部側１７ｂに向かって広くなる傾斜部１８を設けているため、対向する側面電極層１７における多連チップ抵抗器の最端部１７ｂ間の距離、すなわち図１に示すＡ−Ｂ間の距離を長くすることができ、これにより、多連チップ抵抗器を実装機で吸着した際のバラツキを補正する画像認識を行う際の画像数を多くとることができるため、精度を上げることができ、その結果、実装時における多連チップ抵抗器の位置決めが容易となって、実装機で設定した正規の位置に実装されており、実装不良数は０個であった。
【００２９】
（実験方法２）
本発明の一実施の形態における多連チップ抵抗器と従来の多連チップ抵抗器をそれぞれ１０００個、実装基板のランドパターンの中心からＸ方向に０．１５ｍｍずらしてマウントする。
【００３０】
（良否判定２）
マウント後、リフローによる半田付けを行い、ランドパターンの中心に戻らないものを不良とする。
【００３１】
（実験結果２）
（表２）に従来の多連チップ抵抗器と本発明の一実施の形態における多連チップ抵抗器の半田付け不良数の実験結果を示す。
【００３２】
【表２】
0004026251.tif 000003
【００３３】
（表２）から明らかなように、従来の多連チップ抵抗器においては、半田付け不良数が１１個発生したが、本発明の一実施の形態における多連チップ抵抗器は、側面電極層１７に、絶縁基板１１の最端部に位置する凸部１３における一端凹部側１７ａから多連チップ抵抗器の最端部側１７ｂに向かって広くなる傾斜部１８を設けているため、図１に示すＡ−Ｃ，Ｂ−Ｃ間の距離が長くなり、これにより、半田付け時のセルフアライメント性が大きくなって、半田付け不良数は０個であった。
【００３４】
なお、上記本発明の一実施の形態においては、２素子タイプの多連チップ抵抗器について説明したが、この素子数は２素子に限定されるものではなく、３素子タイプ以上のものにも適用できるものである。
【００３５】
【発明の効果】
以上のように本発明の多連チップ抵抗器は、対向する側部に凹部を形成してこの凹部の両側に凸部を備えた絶縁基板と、前記絶縁基板の少なくとも一方の面に設けられた抵抗層と、前記絶縁基板の凸部の側面に設けられ、かつ前記抵抗層と電気的に接続される側面電極層とを備え、前記側面電極層に、前記絶縁基板の最端部に位置する凸部における一端凹部側から多連チップ抵抗器の最端部側に向かって広くなる傾斜部を設けたもので、この構成によれば、側面電極層に、絶縁基板の最端部に位置する凸部における一端凹部側から多連チップ抵抗器の最端部側に向かって広くなる傾斜部を設けているため、対向する側面電極層における多連チップ抵抗器の最端部間の距離を長くすることができ、これにより、多連チップ抵抗器を実装機で吸着した際のバラツキを補正する画像認識を行う際の画像数を多くとることができるため、精度を上げることができ、その結果、実装時における多連チップ抵抗器の位置決めが精度良く行えるというすぐれた効果を有するものである。
【図面の簡単な説明】
【図１】  本発明の一実施の形態における多連チップ抵抗器の表面構造を示す平面図
【図２】  （ａ）〜（ｃ）同多連チップ抵抗器の製造方法を示す工程図
【図３】  （ａ）〜（ｃ）同多連チップ抵抗器の製造方法を示す工程図
【図４】  従来の多連チップ抵抗器の表面構造を示す平面図
【符号の説明】
１１  絶縁基板
１２  凹部
１３  凸部
１５  抵抗層
１７  側面電極層
１７ａ  一端凹部側
１７ｂ  最端部側
１８  傾斜部
【図１】
0004026251.tif 000004
【図２】
0004026251.tif 000005
【図３】
0004026251.tif 000006
【図４】
0004026251.tif 000007