(57)【特許請求の範囲】
【請求項１】
基板と、ベース部と、歪ゲージ部を備え、
ベース部は、基板の主面から突出するとともに、少なくともその頂面を被覆している第１絶縁層を有し、
歪ゲージ部は、ベース部の第１絶縁層の頂面に沿って延びている突出部内に形成されているとともに、作用する応力に応じて抵抗値が変化する半導体材料を有し、
ベース部の幅が、突出部の幅よりも広い力検知素子。
【請求項２】
突出部の頂面に接触する力伝達ブロックをさらに備えた請求項１に記載の力検知素子。
【請求項３】
歪ゲージ部の頂面と側面を覆う第２絶縁層をさらに備えた請求項１又は２に記載の力検知素子。
【請求項４】
第２絶縁層はさらに、ベース部以外の位置にある基板の頂面を覆っている請求項３に記載の力検知素子。
【請求項５】
第２絶縁層は、シリコン熱酸化膜によって形成されている請求項３又は４に記載の力検知素子。
【請求項６】
基板がＳＯＩ（Silicon On Insulator）基板のシリコン基板によって形成され、第１絶縁層がＳＯＩ基板のシリコン酸化層によって形成され、歪みゲージ部がＳＯＩ基板のシリコン活性層によって形成されている請求項１〜５のいずれかに記載の力検知素子。
【請求項７】
力伝達ブロックの底面から伸びる脚部をさらに備え、
突出部の頂面は脚部の底面に接触している請求項２に記載の力検知素子。
【請求項８】
第１電極と第２電極をさらに備え、
歪みゲージ部に電気的に接続され、かつ、外部端子接続用の電極は第１電極と第２電極のみである請求項１〜７のいずれかに記載の力検知素子。
【請求項９】
歪みゲージ部を含まない力伝達ブロックの支持部をさらに備えた請求項１〜８のいずれかに記載の力検知素子。
【請求項１０】
基板と、
基板の頂面の少なくとも一部を覆っている第１絶縁層と、
第１絶縁層の頂面に沿って伸びる突出部内に形成されているとともに、作用する応力に応じて抵抗値が変化する半導体材料を有している歪みゲージ部と、
突出部の頂面に接触する力伝達ブロックと、を備え
力伝達ブロックは、その底面から伸びる脚部を備えており、
前記突出部の頂面は、力伝達ブロックの脚部の底面に接触しており、
第１絶縁層の幅が、歪みゲージ部の幅よりも広い力検知素子。
【請求項１１】
シリコン基板とシリコン酸化層とシリコン活性層を有するＳＯＩ（Silicon On Insulator）基板を用いて力検知素子を製造する方法であり、
シリコン活性層の所定領域を第１レジスト層でマスクする工程と、
シリコン酸化層が露出するまでＳＯＩ基板をエッチングする工程と、
エッチングされていないシリコン活性層とこれに隣接するシリコン酸化層を第２レジスト層でマスクする工程と、
マスクされていないシリコン酸化層とシリコン基板をエッチングする工程を有する力検知素子の製造方法。
【請求項１２】
ＳＯＩ基板の表面を酸化するためにＳＯＩ基板を加熱する工程と、ＳＯＩ基板に力伝達ブロックを接触させる工程をさらに有する請求項１１に記載の力検知素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力検知素子とその製造方法に関する。
【０００２】
【従来の技術】
図１１に従来の力検知素子１の斜視図を、図１２に図１１のＸＩＩ−ＸＩＩ線断面図を示す。
図１１に示すように、力検知素子１は、支持台２１と、力検知ブロック２０と、力伝達ブロック３８を備えている。力検知ブロック２０には、その主面２０ｓから突出するロの字状の４本の突出部３０ａ〜３０ｄが形成されている。図１２には添字ｂ、ｄの部分が示されているが、以下に説明する内容は添字ａ、ｃにも共通のため、添字を省略して説明する。図１２に示すように、力検知ブロック２０は、半導体基板２２と、第１絶縁層２４と、第１半導体層２６の積層構造を有する。突出部３０ａ〜３０ｄは、第２半導体層２３と、第１絶縁層２４と、第１半導体層２６を有する。第１絶縁層２４の幅はその上方に位置する第１半導体層２６の幅と等しい。第１半導体層２６は歪みゲージ部として機能し、作用する応力に応じて抵抗値が変化する。力検知ブロック２０の表面は第２絶縁層２８で覆われている。また、図１１に示すように、力検知ブロック２０には、突出部３０内の第１半導体層（歪みゲージ部）２６に電気的に接続された電極３２ａ〜３２ｄが形成されている。力伝達ブロック３８は、突出部３０ａ〜３０ｄの頂面に取付けられている。
【０００３】
上記した突出部３０を形成すると、力伝達ブロック３８の頂面に作用した外力は、突出部３０に集中的に伝達される。よって、この突出部３０内に歪みゲージ部２６を形成すると、歪みゲージ部２６に作用する応力を大きくできる。よって、歪みゲージ部２６の抵抗値の変化量を大きくでき、高感度化を実現できる。
【０００４】
上記構成の力検知素子１の製造方法の一例を図１２の添字ｂの部分の製造工程を示す図１３〜図１６を参照して説明する。まず、シリコン基板２２と、シリコン酸化層２４と、シリコン層２６の積層構造を有する力検知ブロック２０を形成する。そして、レジスト膜３１ｂを形成する（図１３）。次に、力検知ブロック２０の表面の所定範囲をレジスト層３１ｂでマスクして所定深さまでドライエッチングする（図１４）。この結果、その所定範囲において、力検知ブロック２０（シリコン基板２２）の主面２０ｓから突出する第１半導体層２６ｂと、第１絶縁層２４ｂと、第２半導体層２３ｂが残る。これらは突出部３０ｂを構成する。次に、シリコン基板２２と突出部３０ｂの表面を例えば熱酸化法によって酸化する。これにより、シリコン酸化層からなる第２絶縁層２８ｂが形成される（図１５）。次に、突出部３０ｂの頂面に力伝達ブロック３８を取付ける（図１６）。
【０００５】
上記した力検知素子１では、第１半導体層２６と第２半導体層２３の間に第１絶縁層２４を設けている。さらに第１半導体層２６と第２半導体層２３の周囲を第２絶縁層２８で覆っている。これにより、第１半導体層（歪みゲージ部）２６を流れる電流が外部（典型的には第２半導体層２３（半導体基板２２））にリークすることを抑制しようとしている。第１半導体層２６から電流が外部にリークすると、出力電極３２ｂ、３２ｄに現れる電圧値が変化してしまう。これにより、第１半導体層（歪みゲージ部）２６の抵抗値の変化量を精度良く求めることができなくなってしまう。この結果、作用した外力Ｗの大きさを精度良く求めることができなくなってしまう。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した力検知素子１では、第１半導体層２６と第２半導体層２３を第１絶縁層２６と第２絶縁層２８で覆っているにもかかわらず、実際には、第１半導体層（歪みゲージ部）２６を流れる電流が、第１半導体層２６の側面から外部（特に第２半導体層２３（半導体基板２２））にリークしてしまうという問題があった。
【０００７】
この理由は、シリコンを例えば熱酸化法によって酸化して形成されるシリコン酸化層からなる第２絶縁層２８は、シリコンからなる第１半導体層２６と第２半導体層２３の表面には形成されるが、シリコン酸化層からなる第１絶縁層２４の表面（図１２では側面）にはほとんど形成されないためと考えられる。即ち、図１２に示すように、第２絶縁層２８は、第１半導体層２６ｂ、２６ｄと第２半導体層２３ｂ、２３ｄの表面近傍２８ｂ−１、２８ｄ−１にはほぼ一定の厚さで形成されるが、第１絶縁層２４ｂ、２４ｄの側面近傍２８ｂ−２、２８ｄ−２にはほとんど形成されない。この結果、第１半導体層（歪みゲージ部）２６ｂ、２６ｄを流れる電流が、第１絶縁層２４ｂ、２４ｄの側面近傍２８ｂ−２、２８ｄ−２から、矢印Ａに示すように外部（特に第２半導体層２３ｂ、２３ｄ（半導体基板２２））にリークし易くなるからである。
【０００８】
これに対し、仮に第２絶縁層２８を構成するシリコン酸化膜をＣＶＤ（Chemical Vapor Deposition）法により形成する場合、第１絶縁層２４の側面近傍にも所定の膜厚で第２絶縁層２８を形成できる。しかし、ＣＶＤ法で形成したシリコン酸化膜は、熱酸化法で形成したシリコン酸化膜よりも膜質が機械的・電気的に劣る。従って、図１２に示す力検知素子１の構成によると、第２絶縁層２８をＣＶＤ法によって形成した場合も、第１半導体層２６を流れる電流が外部（特に第２半導体層２３（半導体基板２２））にリークし易い。
【０００９】
本発明は、歪みゲージ部を流れる電流が外部へリークすることを抑制し、検知精度の高い力検知素子を実現することを目的とする。
【００１０】
【課題を解決するための手段および作用と効果】
本発明を具現化した力検知素子は、基板と、ベース部と、歪ゲージ部を備えている。ベース部は、基板の主面から突出するとともに、少なくともその頂面を被覆している第１絶縁層を有する。歪ゲージ部は、ベース部の第１絶縁層の頂面に沿って延びている突出部内に形成されているとともに、作用する応力に応じて抵抗値が変化する半導体材料を有する（請求項１）。ベース部の幅は、突出部の幅よりも広い。
この態様によると、歪みゲージ部を流れる電流が外部（例えば基板）にリークすることを抑制できる。従って、検知精度の高い力検知素子を実現できる。特に、ベース部の幅が突出部の幅よりも広いと、突出部内の歪みゲージ部を流れる電流が突出部の側面から基板にリークする経路を第１絶縁層によって遮断できる。従って、突出部の側面から基板への電流のリークを効果的に抑制できる。
さらに、この態様によると、力伝達ブロックに大きな外力が作用してたわんでも、そのたわんだ力伝達ブロックが、対向する部位（基板や絶縁層等）に接触しないようにすることができる。よって、力を精度良く検知できる範囲を増加させることができる。
【００１１】
突出部の頂面に接触する力伝達ブロックをさらに備えていることが好ましい（請求項２）。
この態様によると、外力を力伝達ブロックを介して突出部内の歪みゲージ部に均一的に作用させることができる。
【００１３】
歪みゲージ部の頂面と側面を覆う第２絶縁層をさらに備えていることが好ましい（請求項３）。第２絶縁層はさらに、ベース部以外の位置にある基板の頂面を覆っていることが好ましい（請求項４）。第２絶縁層は、シリコン熱酸化膜によって形成されていることが好ましい（請求項５）。
これらの態様によると、歪みゲージ部を流れる電流が外部（力伝達ブロック等）にリークすることを効果的に抑制できる。特に、第２絶縁層がシリコン熱酸化膜によって形成されている場合、電流のリークをより効果的に抑制できる。
【００１４】
基板がＳＯＩ（Silicon On Insulator）基板のシリコン基板によって形成され、第１絶縁層がＳＯＩ基板のシリコン酸化層によって形成され、歪みゲージ部がＳＯＩ基板のシリコン活性層によって形成されていることが好ましい（請求項６）。
この態様によると、歪みゲージ部を流れる電流が外部にリークすることを効果的に抑制できる。
【００１５】
力伝達ブロックの底面から伸びる脚部をさらに備え、突出部の頂面は脚部の底面に接触していることが好ましい（請求項７）。
この態様によると、力伝達ブロックに大きな外力が作用してたわんでも、そのたわんだ力伝達ブロックが、対向する部位（基板や第１絶縁層等）に接触しないようにすることができる。よって、力を精度良く検知できる範囲を増加させることができる。
【００１６】
第１電極と第２電極をさらに備え、歪みゲージ部に電気的に接続され、かつ、外部端子接続用の電極は第１電極と第２電極のみである態様であってもよい（請求項８）。
この態様によると、作用した外力の検知感度を高くできる。また、シンプルな構造の力検知素子を実現し易く、製造工程も簡素化し易い。
【００１７】
歪みゲージ部を含まない力伝達ブロックの支持部をさらに備えている態様であってもよい（請求項９）
この態様によると、力伝達ブロックをより安定的に支持できる。
【００１８】
本発明を具現化した力検知素子の製造方法は、シリコン基板とシリコン酸化層とシリコン活性層を有するＳＯＩ（Silicon On Insulator）基板を用いて力検知素子を製造する方法である。この方法は、シリコン活性層の所定領域を第１レジスト層でマスクする工程と、シリコン酸化層が露出するまでＳＯＩ基板をエッチングする工程と、エッチングされていないシリコン活性層とこれに隣接するシリコン酸化層を第２レジスト層でマスクする工程と、マスクされていないシリコン酸化層とシリコン基板をエッチングする工程を有する（請求項１１）。
【００１９】
この製造方法では、シリコン活性層とこれに隣接するシリコン酸化層を第２レジスト層でマスクする。そして、マスクされていないシリコン酸化層とシリコン基板をエッチングする。これにより、シリコン基板の主面から突出するシリコン酸化層と一部のシリコン基板を、レジスト層を変えないで連続して形成することができる。
従って、この製造方法によると、シリコン活性層（歪みゲージ部）を流れる電流が外部（例えばシリコン基板）にリークすることを抑制できる構造と、たわんだ力伝達ブロックが対向する部位（シリコン基板や絶縁層等）に接触することを回避できる構造を、効率良く製造することができる。
【００２０】
ＳＯＩ基板の表面を酸化するためにＳＯＩ基板を加熱する工程と、ＳＯＩ基板に力伝達ブロックを接触させる工程をさらに有することが好ましい（請求項１２）。
この態様によると、歪みゲージ部を流れる電流が外部にリークすることをより効果的に抑制できる。
【００２１】
【発明の実施の形態】
（第１実施例）  図１に第１実施例の力検知素子１０１の斜視図を、図２に図１のＩＩ−ＩＩ線断面図を示す。図１に示すように、力検知素子１０１は、支持台１２１と、力検知ブロック１２０と、力伝達ブロック１３８を備えている。なお、図１では、図示の明瞭化のために力伝達ブロック１３８を一点鎖線で示している。
支持台１２１は、平面視したときに正方形状の直方体であり、幅（正方形の一辺の長さ）は約１．４ｍｍ、高さは約０．５ｍｍである。支持台１２１の上面には、力検知ブロック１２０が固定されている。
力検知ブロック１２０は、半導体基板１２２と、ベース部１３４ａ〜１３４ｄと、電極台座部１３６ａ〜１３６ｄと、突出部１３０ａ〜１３０ｄと、電極１３２ａ〜１３２ｄ等を備えている。
【００２２】
半導体基板１２２は、ｎ型のシリコン単結晶基板によって形成されている。半導体基板１２２は、平面視したときに正方形状の直方体であり、幅は約１．４ｍｍ、高さは約０．５ｍｍである。なお、半導体基板１２２はガリウムヒ素等で構成してもよい。また、符号１２２の基板は半導体材料で形成されていなくてもよい。
ベース部１３４ａ〜１３４ｄは、力検知ブロック１２０の主面から突出している。ベース部１３４ａ〜１３４ｄは、細長状に形成されている。ベース部１３４ａ〜１３４ｄは突出部１３０ａ〜１３０ｄに比べると、下側に位置し、また、幅が広い（図２参照）。図１に示すように、４本のベース部１３４ａ〜１３４ｄは長さが等しく、ロの字状に形成されている。図２に示すように、ベース部１３４ｂ、１３４ｄはそれぞれ、第２半導体層１２３ｂ、１２３ｄと、第２半導体層１２３ｂ、１２３ｄの頂面を覆うシリコン酸化膜からなる第１絶縁層１２４ｂ、１２４ｄと、第２半導体層１２３ｂ、１２３ｄの側面を覆うシリコン酸化膜からなる第２絶縁層１２８を有する。なお、第２半導体層１２３ｂ、１２３ｄは、半導体基板１２２の一部ともいえる。図示は省略するが、ベース部１３４ａ、１３４ｃについても同様である。
図１に示すように、電極台座部１３６ａ〜１３６ｄは、ベース部１３４ａ〜１３４ｄにより形成されるロの字状の４つの隅部から伸びた位置にある。
【００２３】
図２に示すように、突出部１３０ｂ、１３０ｄは、第１絶縁層１２４ｂ、１２４ｄの頂面から突出している。突出部１３０ａ〜１３０ｄは、頂面が平坦なメサ段差状に形成され、また、細長状に形成されている。突出部１３０ａ〜１３０ｄはベース部１３４ａ〜１３４ｄに比べると、上側に位置し、また、幅が狭い。４本の突出部１３０ａ〜１３０ｄは長さが等しく、ロの字状に形成されている。図２に示すように、突出部１３０ｂ、１３０ｄはそれぞれ、ｐ型の第１半導体層（歪みゲージ部）１２６ｂ、１２６ｄと、第１半導体層１２６ｂ、１２６ｄの頂面と側面を覆う第２絶縁層１２８を有する。図示は省略するが、突出部１３０ａ、１３０ｃについても同様である。
なお、突出部１３０は、頂面が平坦なメサ状に形成されていなくてもよい。例えば、突出部１３０の頂面は湾曲状であってもよい。
【００２４】
図１に示すように、電極１３２ａ〜１３２ｄはそれぞれ、電極台座部１３６ａ〜１３６ｄ上に形成されている。電極１３２ａ〜１３２ｄは、突出部１３０内の第１半導体層（歪みゲージ部）１２６に電気的に接続されている。電極１３２ａ〜１３２ｄは、対角方向に形成された１組の入力電極１３２ａ、１３２ｃと、１組の出力電極１３２ｂ、１３２ｄによって構成されている。
【００２５】
第１半導体層（歪みゲージ部）１２６の頂面は（１１０）面である。第１半導体層１２６ａ〜１２６ｄは、ピエゾ抵抗係数がπ１３´に従って変化するように配置されている。第１半導体層１２６ｂ、１２６ｄ（図１の突出部１３０ｂ、１３０ｄ内に形成されている）は、長手方向が＜１１０＞方向に伸びている。一方、第１半導体層１２６ａ、１２６ｃ（図１の突出部１３０ａ、１３０ｃ内に形成されている）は、長手方向が＜１００＞方向に伸びている。４つの歪みゲージ部１２６ａ〜１２６ｄによって、ホイートストンブリッジが構成されている。
【００２６】
ピエゾ抵抗係数がπ１３´の場合、（１１０）面の＜１１０＞方向に最大の感度を持ち、＜１００＞方向には感度ゼロである。従って、長手方向が＜１１０＞方向に伸びる歪みゲージ部１２６ｂ、１２６ｄに、（１１０）面から圧縮応力が作用すると、その応力に応じてピエゾ抵抗効果によって抵抗値が変化（増加）する。即ち、歪みゲージ部１２６ｂ、１２６ｄはゲージ抵抗として機能する。一方、長手方向が＜１００＞方向に伸びる歪みゲージ部１２６ａ、１２６ｃには、（１１０）面から圧縮応力が作用しても抵抗値がほとんど変化しない。即ち、歪みゲージ部１２６ａ、１２６ｃは基準抵抗として機能する。
【００２７】
第１半導体層（歪みゲージ部）１２６は元々はｎ型層であったが、ｐ型不純物が添加されている。そのｐ型不純物濃度は１×１０１８／cm３のオーダー又は１×１０２０／cm３のオーダーである。抵抗率は０．００１Ω・ｃｍである。不純物濃度が十分に高いために、特開平８−２７１３６３号公報の段落００５８〜００６２に記載の温度補償作用が得られる。また、第１半導体層１２６は高濃度であるものの、細くて薄いために抵抗値が高く、抵抗値の変化が測定しやすい。
【００２８】
力伝達ブロック１３８は、ロの字状の突出部１３０ａ〜１３０ｄの頂面上に載置されている。種々の環境において良好な検知特性を得るためには、力伝達ブロック１３８を力検知ブロック１２０に対して陽極接合等によって取付ないしは固定することが好ましい。
力伝達ブロック１３８は、平面視したときに正方形状の直方体であり、幅は約１．０ｍｍ、高さは約０．５ｍｍである。力伝達ブロック１３８は、絶縁性材料で構成されることが好ましい。陽極接合に適した絶縁性材料としては、硼珪酸ガラス、結晶化ガラス等の可動イオンを含むガラス類が挙げられる。また、力伝達ブロック１３８は、表面に絶縁膜を形成したシリコン基板等によって形成してもよい。
【００２９】
上記した半導体基板１２２（第２半導体層１２６を含む）、絶縁層１２４、第１半導体層１２２はそれぞれ、ＳＯＩ基板のシリコン基板、酸化シリコン層、シリコン活性層によって形成することが好ましい。
【００３０】
図２に示す突出部１３０を構成する第１半導体層１２６の幅Ｌ１は約１０μｍである。第２絶縁層１２８の幅（厚さ）Ｌ２は約０．１μｍである。従って、突出部１３０の幅Ｌ３は約１０＋０．１×２＝約１０．２μｍである。また、突出部１３０の高さＬ７は約３μｍである。一方、ベース部１３４を構成する第１絶縁層１２４と第２半導体層１２３の幅Ｌ４は約１４μｍであり、第２絶縁層の幅（厚さ）Ｌ５は約０．１μｍである。従って、ベース部１３４の幅Ｌ６は約１４＋０．１×２＝約１４．２μｍである。また、ベース部１３４の高さＬ８は約３．５μｍである。ベース部１３４の高さＬ８は３μｍ以上であることが好ましい。このように、本実施例では、第１半導体層１２６の幅Ｌ１（約１０μｍ）より、第１絶縁層１２４の幅Ｌ４（約１４μｍ）は約４μｍ広い。片側について約２μｍ広い。
【００３１】
第１実施例の力検知素子１０１の動作を説明する。例えば、図１に示す電極１３２ａに正電圧を印加し、電極１３２ａと対角方向に形成された電極１３２ｃを接地する。この状態で力伝達ブロック１３８の頂面に外力Ｗが作用したとする。すると、その外力Ｗが図２に示す突出部１３０ｂ、１３０ｄ内の歪みゲージ部１２６ｂ、１２６ｄに伝達される。このため、その外力Ｗに起因して生じる応力に応じて歪みゲージ部１２６ｂ、１２６ｄの抵抗値は増加する。一方、歪みゲージ部１２６ａ、１２６ｃの抵抗値は変化しない。
【００３２】
出力電極１３２ｂに現れる電圧Ｖａｔ１３２ｂは、次式（１）のように表される。
Ｖａｔ１３２ｂ＝Ｖａｔ１３２ａ×Ｒｏｆ１２６ｃ／（Ｒｏｆ１２６ｂ＋Ｒｏｆ１２６ｃ）…（１）
ここで、Ｖａｔ１３２ａは入力電極１３２ａに印加される電圧値である。Ｒｏｆ１２６ｂ、Ｒｏｆ１２６ｃはそれぞれ、歪みゲージ部１２６ｂ、１２６ｃの抵抗値である。
歪みゲージ部１２６ｂの抵抗値が増加し、歪みゲージ部１２６ｃの抵抗値が変化しないと、出力電極１３２ｂに現れる電圧値Ｖａｔ１３２ｂは減少する。
【００３３】
出力電極１３２ｄに現れる電圧Ｖａｔ１３２ｄは、次式（２）のように表される。
Ｖａｔ１３２ｄ＝Ｖａｔ１３２ａ×Ｒｏｆ１２６ｄ／（Ｒｏｆ１２６ａ＋Ｒｏｆ１２６ｄ）…（２）
ここで、Ｒｏｆ１２６ａ、Ｒｏｆ１２６ｄはそれぞれ、歪みゲージ部１２６ａ、１２６ｄの抵抗値である。
歪みゲージ部１２６ｄの抵抗値が増加し、歪みゲージ部１２６ａの抵抗値が変化しないと、出力電極１３２ｄに現れる電圧値Ｖａｔ１３２ｄは増加する。
【００３４】
上記したＶａｔ１３２ｂとＶａｔ１３２ｄの電圧値の差を求めることで、歪みゲージ部１２６ｂ、１２６ｄの抵抗値の変化量を求めることができる。そして、この歪みゲージ部１２６ｂ、１２６ｄの抵抗値の変化量から、作用した外力Ｗの大きさを求めることができる。ホイートストンブリッジを用いてこれらの抵抗値の変化量を求めることで、高感度であり、しかもノイズの影響等を相殺することができる。
【００３５】
第１実施例の力検知素子１０１の製造方法を図３〜図７を参照して説明する。まず、図３に示すようなＳＯＩ基板を用意する。ＳＯＩ基板は、シリコン基板１２２と、シリコン酸化層１２４と、シリコン活性層１２６が積層されて構成されている。次に、シリコン活性層１２６の所定領域上に第１レジスト層１４０を配置してマスクする。そして、第１レジスト層１４０でマスクされていないシリコン活性層１２６をＲＩＥ（Reactive Ion Etching）等によりシリコン酸化層１２４が露出するまでエッチングする。この結果、図４に示すような、シリコン酸化層１２４の頂面から突出する第１半導体層（シリコン活性層）１２６ｂ、１２６ｄが形成される。
【００３６】
次に、図５に示すように、第１半導体層１２６ｂ、１２６ｄとこれに隣接するシリコン酸化層１２４を覆うように第２レジスト層１４２を配置してマスクする。そして、第２レジスト層１４２でマスクされていないシリコン酸化層１２４と一部のシリコン基板１２２をＲＩＥ等によりエッチングする。この結果、図６に示すように、シリコン基板１２２の主面１２０ｓから突出する第２半導体層１２３ｂ、１２３ｄ及び第１絶縁層（シリコン酸化層）１２４ｂ、１２４ｄが形成される。
【００３７】
次に、第１半導体層１２６の頂面と側面、第２半導体層１２３の側面、及びシリコン基板１２２の主面を、熱酸化法等によって酸化する。この結果、図７に示すような第２絶縁層（シリコン酸化層）１２８が形成される。先に述べたように、第１半導体層１２６とこれを覆う第２絶縁層１２８によって突出部１３０が構成されている。また、第２半導体層１２３とこれを覆う第１及び第２絶縁層１２４、１２８によってベース部１３４が構成されている。
次に、図１と図２に示すように、突出部１３０（より詳細には第２絶縁層１２８）の頂面に例えば陽極接合によって絶縁性材料（ガラス等）からなる力伝達ブロック１３８を取付ける。以上の工程により、図１と図２に示す力検知素子１０１が製造される。
【００３８】
この製造方法では、図５に示すように、第１半導体層１２６とこれに隣接するシリコン酸化層１２４を第２レジスト層１４２でマスクする。そして、マスクされていないシリコン酸化層１２４とシリコン基板１２２をエッチングする（図６参照）。これにより、ベース部１３４を構成するシリコン酸化層１２４とシリコン基板１２２の一部を、レジスト層１４２を変えないで連続して形成することができる。
従って、この製造方法によると、歪みゲージ部１２６を流れる電流が外部（例えばシリコン基板１２２）にリークすることを抑制できる構造と、たわんだ力伝達ブロック１３８が力検知ブロック１２０に接触することを回避できる構造を、効率良く製造することができる。
【００３９】
第２絶縁層１２８を構成するシリコン酸化膜は、上記のように熱酸化法によって形成すると、機械的・電気的に良好な膜質のものが形成できる。よって、歪みゲージ部１２６を流れる電流が外部にリークすることをより効果的に抑制できる。しかしながら、第２絶縁層１２８を構成するシリコン酸化膜は、例えばＣＶＤ法によって形成してもよい。
また、力伝達ブロック１３８の取付方法は載置や陽極接合に限られず、例えば半田や接着剤で接着して固定してもよい。なお、上記では、第１及び第２半導体層、突出部、ベース部、第１及び第２絶縁層については添字ｂ、ｄの場合について説明したが、添字ａ、ｃについても同様である。
【００４０】
力伝達ブロック１３８に外力Ｗが作用して第１半導体層１２６等に応力が作用すると、応力が作用した部分が活性化される。この結果、第１半導体層１２６から外部への電流のリークが発生し易くなる。しかしながら、第１実施例の力検知素子１０１は、第１半導体層１２６の幅Ｌ１（約１０μｍ）より、第１絶縁層１２４の幅Ｌ４（約１４μｍ）が約４μｍ（片側に約２μｍ）広い。また、第１半導体層１２６と第２半導体層１２３の表面は第２絶縁層１２８で覆われている。よって、高温状態であっても、第１半導体層１２６を流れる電流が外部（例えば第２半導体層１２３、半導体基板１２２、力伝達ブロック１３８等）にリークすることを抑制できる。特に、第１半導体層１２６を流れる電流が、第１半導体層１２６の周縁から第２半導体層１２３（半導体基板１２２）にリークするいわゆる沿面リーク現象を効果的に抑制できる。さらに、上記したようにＳＯＩ基板１２０を用いて力検知素子１０１を製造すると、第１半導体層１２６と第２半導体層１２３が第１絶縁層１２４によって隔てられた構造を簡単に形成することができる。
【００４１】
図１１と図１２に示した従来の力検知素子１の構造によると、使用電流（数ｍＡ）の約１０−３〜１０−２（０．１％〜１％）のリーク電流が発生していた。これに対し、第１実施例の力検知素子１０１の構造によると、使用電流の１０−６以下（ｎＡオーダー以下）にリーク電流を抑制できる。
従って、出力電極１３２ｂ、１３２ｄに現れる電圧値がリーク電流によって変化することを抑制でき、歪みゲージ部１２６ｂ、１２６ｄの抵抗値の変化量の検出精度を高くすることができる。このため、作用した外力Ｗの大きさの検知精度の高い力検知素子を実現できる。
【００４２】
また、本実施例では、突出部１３０の高さＬ７とベース部１３４の高さＬ８の合計が６μｍ以上となっている。これにより、力伝達ブロック１３８に大きな外力が作用して、力伝達ブロック１３８が図２に示すように下方に垂れ下がって変形したときでも、力伝達ブロック１３８と半導体基板１２２（第２絶縁層１２８）の接触を回避できる。従って、力伝達ブロック１３８に大きな外力が作用しても、力の検知精度、あるいは検知感度の低下を抑制できる。
【００４３】
（第２実施例）  図８に第２実施例の力検知素子２０１の断面図を示す。この断面図は、図２の断面図（図１のＩＩ−ＩＩ線の断面図）に対応する部位での断面を示す。
図８に示すように、第２実施例の力検知素子２０１は、力検知ブロック２２０と、力伝達ブロック２３８を備えている。なお、図示は省略されているが、第１実施例と同様に、突出部は４本設けられており、突出部内の歪みゲージ部に電気的に接続された４つの電極も設けられている。
突出部２３０ｂ、２３０ｄは、第１絶縁層２２４の頂面から突出している。突出部２３０ｂ、２３０ｄはそれぞれ、第１半導体層２２６ｂ、２２６ｄと、第１半導体層２２６ｂ、２２６ｄの頂面と側面を覆う第２絶縁層２２８を有する。力伝達ブロック２３８は、その主底面から伸びる脚部２３９ｂ、２３９ｄを有する。その脚部２３９ｂ、２３９ｄの底面は、突出部２２６の頂面に陽極接合等によって取付ないしは固定されている。第１絶縁層２２４の幅とシリコン基板２２２の幅は等しい。即ち、第１絶縁層２２４は、シリコン基板２２２の上面全体に亘って形成されている。シリコン基板２２２の幅は第１実施例と同様に約１．４ｍｍである。第１半導体層２２６の幅は第１実施例と同様に約１０μｍである。
【００４４】
第２実施例の力検知素子２０１の製造方法を説明する。まず、図３と図４に示す製造工程と同様の工程によって第１半導体層２２６を形成する。また、第１半導体層２２６の頂面と側面を例えば熱酸化法によって酸化してシリコン酸化層からなる第２絶縁層２２８を形成する。また、図８に示すように、力伝達ブロック２３８を構成するガラスに脚部２３９を形成する。脚部２３９を形成する方法としては、例えば、符号２４０に示す部位をフッ酸等でエッチングして除去するような化学的な加工法であってもよいし、サンドブラスト、ダイサー等で切削して除去するような物理的・機械的な加工法であってもよい。次に、力検知ブロック２２０の突出部２３０ｂ、２３０ｄ（第２絶縁層２２８）の頂面と、力伝達ブロック２３８の脚部２３９ｂ、２３９ｄの底面を、例えば陽極接合によって取付ける。以上の工程により、図８に示す力検知素子２０１が製造される。
【００４５】
第２実施例の力検知素子２０１では、力伝達ブロック２３８に突出部２３９が形成されており、突出部２３９の側方の部位２４０が窪んだ形状となっている。よって、第１実施例の力検知素子１０１のようなベース部１３４を形成しなくても、力伝達ブロック２３８に大きな外力が作用したときに、力伝達ブロック２３８が第１絶縁層２２４（力検知ブロック２２０）に接触しないようにすることができる。ただし、第２実施例の力検知素子２０１のように、力伝達ブロック２３８に突出部２３９を形成した場合でも、第１実施例の力検知素子１０１のベース部１３４のような突出部を設けてもよいのは勿論である。
【００４６】
（第３実施例）  図９に第３実施例の力検知素子３０１の斜視図を、図１０に図９のＸ−Ｘ線断面図を示す。
図１に示す第１実施例の力検知素子１０１は、先に述べたように、４本の第１半導体層１２６ａ〜１２６ｄによってホイートストンブリッジが形成された構造である。これに対し、図９と図１０に示す第３実施例の力検知素子３０１は、単ゲージ構造である。本明細書において「単ゲージ構造」とは、歪みゲージ部に電気的に接続され、かつ、外部端子接続用の電極が第１電極と第２電極のみである構造をいう。本実施例では、歪みゲージ部（第１半導体層）３２６（図１０参照）に電気的に接続され、かつ、外部端子接続用の電極が第１電極３３２ａと第２電極３３２ｂのみである。以下では、本実施例の内容をより詳細に説明する。
【００４７】
図９に示すように、力検知素子３０１は、支持台３２１と、力検知ブロック３２０と、力伝達ブロック３３８を備えている。
力検知ブロック３２０（シリコン基板３２２）の主面からは、ベース部３３４が突出している。ベース部３３４には、電極台座部３３６ａ、３３６ｂが連結されている。ベース部３３４の頂面からは、突出部３３０が突出している。ベース部３３４の幅は、突出部３３０の幅よりも広い。突出部３３０内の第１半導体層（歪みゲージ部）３２６の一端と他端にはそれぞれ、電極３３２ａ、３３２ｂが電気的に接続されている。
【００４８】
力検知ブロック３２０の主面からは下側支持部３６４ａ、３６４ｂが突出している。下側支持部３６４ａ、３６４ｂの頂面からは、上側支持部３６０ａ、３６０ｂが突出している。下側支持部３６４の幅は、上側支持部３６０の幅よりも広い。突出部３３０と上側突出部３６０ａ、３６０ｂの頂面には、力伝達ブロック３３８の底面が陽極接合等の技術で取付ないしは固定されている。このように、力伝達ブロック３３８は、細長状に伸びる突出部３３０と、その両側方に配置された上側支持部３６０ａ、３６０ｂに取付けられている。よって、力伝達ブロック３３８は、力検知ブロック３２０に対して安定的に支持・固定されている。
【００４９】
図１０に示すように、力検知ブロック３２０のベース部３３４は、第２半導体層３２３と、第２半導体層３２３の頂面を覆う第１絶縁層３２４と、第２半導体層３２３の側面を覆う第２絶縁層３２８を有する。突出部３３０は、第１半導体層３２６と、第１半導体層３２６の頂面と側面を覆う第２絶縁層３２８を有する。第１半導体層３２６は、第１実施例と同様に、ｎ型層にｐ型不純物が添加されており、歪みゲージ部として機能する。
【００５０】
第１半導体層３２６の頂面は（１１０）面である。第１半導体層３２６は、ピエゾ抵抗係数がπ１３に従って変化するように配置されている。第１半導体層３２６は、長手方向が＜１１０＞方向に伸びている。先に述べたように、ピエゾ抵抗係数がπ１３´の場合、（１１０）面の＜１１０＞方向に最大の感度を持つ。
【００５１】
下側支持部３６４ａ，３６４ｂはそれぞれ、第４半導体層３５３ａ、３５３ｂと、第４半導体層３５３ａ、３５３ｂの頂面を覆う第３絶縁層３５４ａ、３５４ｂと、第４半導体層３５３ａ、３５３ｂの側面を覆う第４絶縁層３５８を有する。上側支持部３６０ａ、３６０ｂはそれぞれ、第３半導体層３５６ａ、３５６ｂと、第３半導体層３５６ａ、３５６ｂの頂面と側面を覆う第４絶縁層３５８を有する。第３半導体層３６０ａ、３６０ｂは、第１半導体層３２６と異なり、ｎ型層のままであり、歪みゲージ部として機能しない。
【００５２】
第３実施例の力検知素子３０１においても、第１半導体層３２６の幅等は第１実施例と同様であり、第１半導体層３２６の幅（約１０μｍ）より、第１絶縁層３２４の幅（約１４μｍ）が約４μｍ広い。片側について約２μｍ広い。
【００５３】
第３実施例の力検知素子３０１の動作を説明する。まず、例えば図９に示す第１電極３３２ａを電流源に接続し、第２電極３３２ｂを接地する。この状態で力伝達ブロック３３８の頂面に外力Ｗが作用したとする。すると、その外力Ｗが突出部３３０内の第１半導体層（歪みゲージ部）３２６に伝達される。この結果、その外力Ｗに起因して作用する応力に応じて歪みゲージ部３２６の抵抗値は増加する。このため、第１電極３３２ａに現れる電圧は、歪みゲージ部３２６の抵抗値の増加に応じて増加する。従って、第１電極３３２ａに現れた電圧値の増加量を検出することで、歪みゲージ部３２６の抵抗値の変化量を求めることができる。そして、この歪みゲージ部３２６の抵抗値の変化量から、作用した外力Ｗの大きさを求めることができる。なお、このように第３実施例では、第１電極３３２ａが入力電極と出力電極の両方の機能を果たしている。
【００５４】
第３実施例の力検知素子３０１のように単ゲージ構造とすると、ブリッジ構造に比べて、所定の外力が作用したときの出力値の変化を大きくすることができる。従って、作用した外力の検出感度を高くできる。
また、ブリッジ構造に比べて、シンプルな構造の力検知素子３０１を実現し易い。よって、製造工程も簡素化し易い。特に単ゲージ構造では、歪みゲージ部に接続され、かつ、外部端子接続用の電極が２つ（電極３３２ａ、３３２ｂ）である。外部端子接続用の電極が２つであると、外部端子と電極をワイヤを介さずに接続することも容易となる。ワイヤを介さずに接続できると、外部端子と電極をワイヤで接続することに起因して生じる問題（接続作業の困難性や、経年劣化等）の発生を回避できる。また、２つの電極と外部端子をワイヤで接続する場合でも、４つの電極と外部端子をワイヤで接続する場合に比べれば、ワイヤ接続のデメリットを低減できる。
なお、単ゲージ構造とは、歪みゲージ部が１本のみの構造に限られない。歪みゲージ部を複数本有する場合でも、これらのゲージ部群の各々の一端が第１電極に共通に接続され、ゲージ部群の各々の他端が第２電極に共通に接続されている構造（複数本のゲージ部が並列接続されている構造）は、単ゲージ構造といえる。
【００５５】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００５６】
本発明の適用範囲は、上記した結晶面、結晶方向、ブリッジ構成に限定されない。即ち、上記した（１１０）面、＜１１０＞方向、＜１００＞方向に代えて、他の結晶面または結晶方向を用いてもよい。例えば、結晶面としては（１００）面を用いてもよい。（１００）面を用いると、歪みゲージ部の抵抗値の変化量を比較的大きくすることができ、しかも、集積化が容易である。上記した（１１０）面、＜１１０＞方向、＜１００＞方向を用いる場合は、これらと等価な結晶面または結晶方向を採用してもよい。これらと等価な結晶面または結晶方向は、特開２００１−３０４９９７号公報の表１〜表３に示されている。
【００５７】
上記した実施例で説明した突出部の形状に特に限定はない。例えば突出部の頂面は、力検知ブロックの主面に対して傾斜していてもよい。また、突出部の頂面は湾曲していてもよい。また、突出部の側面は、例えばテーパ状の末広がりの形状になっていてもよい。また、上記実施例では、凸状の突出部を例として説明しているが、突出部は例えば段差状に突出していてもよい。また、突出部を配置する形態についても特に限定はない。例えば図１に示す力検知素子１０１では、４本の突出部１３０ａ〜１３０ｄがロの字状に配置されているが、ひし形状に配置してもよいし、あるいは湾曲して伸びる突出部を円形状に配置してもよい。
【００５８】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】  第１実施例の力検知素子の斜視図を示す。
【図２】  図１のＩＩ−ＩＩ線断面図を示す。
【図３】  第１実施例の力検知素子の製造方法の説明図を示す（１）
【図４】  第１実施例の力検知素子の製造方法の説明図を示す（２）。
【図５】  第１実施例の力検知素子の製造方法の説明図を示す（３）。
【図６】  第１実施例の力検知素子の製造方法の説明図を示す（４）。
【図７】  第１実施例の力検知素子の製造方法の説明図を示す（５）。
【図８】  第２実施例の力検知素子の図２の断面図に対応する断面図を示す。
【図９】  第３実施例の力検知素子の斜視図を示す。
【図１０】  図９のＸ−Ｘ線断面図を示す。
【図１１】  従来の力検知素子の斜視図を示す。
【図１２】  従来の力検知素子のＸＩＩ−ＸＩＩ線断面図を示す。
【図１３】  従来の力検知素子の製造方法の説明図を示す（１）。
【図１４】  従来の力検知素子の製造方法の説明図を示す（２）。
【図１５】  従来の力検知素子の製造方法の説明図を示す（３）。
【図１６】  従来の力検知素子の製造方法の説明図を示す（４）。
【符号の説明】
１０１：力検知素子
１２０：力検知ブロック
１２２：半導体基板
１２３：第２半導体層
１２４：第１絶縁層
１２６：第１半導体層（歪みゲージ部）
１２８：第２絶縁層
１３０：突出部
１３２：電極
１３４：ベース部
１３６：電極台座部
１３８：力伝達ブロック
【図１】
0004019910.tif 000002
【図２】
0004019910.tif 000003
【図３】
0004019910.tif 000004
【図４】
0004019910.tif 000005
【図５】
0004019910.tif 000006
【図６】
0004019910.tif 000007
【図７】
0004019910.tif 000008
【図８】
0004019910.tif 000009
【図９】
0004019910.tif 000010
【図１０】
0004019910.tif 000011
【図１１】
0004019910.tif 000012
【図１２】
0004019910.tif 000013
【図１３】
0004019910.tif 000014
【図１４】
0004019910.tif 000015
【図１５】
0004019910.tif 000016
【図１６】
0004019910.tif 000017