(57)【特許請求の範囲】
【請求項１】
母線導線と、
前記母線導線の電位を静止レベルに向けてプルするための前記母線導線に接続された負荷回路と、
前記母線導線によって相互接続されたステーションとを含む電子装置であって、前記ステーションの少なくとも１つが
前記母線導線にカップリングされたワイヤード・ロジック駆動回路と、
調停を実行する目的で前記ワイヤード・ロジック駆動回路に接続された調停回路とを含み、
前記ステーションの各々が前記負荷回路に対して前記電位をプルし、
前記電子装置は、前記少なくとも１つのステーションが前記調停で勝利すると検出信号を発生し、且つ前記検出信号に応答して前記負荷回路を増加電流供給能力状態にスイッチングする検出器を備え、前記増加電流供給状態における前記負荷回路は、前記電位が前記負荷回路に対してプルされる時と前記電位がプル動作がない場合に前記静止レベルに向けて変化し始める時に、調停中より前記母線導線に対して大きな電流を供給するとともに、
前記電子装置は、調停に勝利するステーションが、増加した電流供給能力で負荷回路に対して前記母線導線の電位を駆動を意図する信号を調停中に発するステーションであるかどうかに依存する検出後に、前記負荷回路を電流供給能力状態を向上させるように選択的にスイッチングし、
調停に勝利したステーションが、
ａ）増加電流供給能力を持つ前記負荷回路に対して前記母線導線の電位を駆動する能力のあるステーションであるか否か、及び
ｂ）前記増加電流供給能力状態で前記負荷回路に対して前記母線導線上の電位を駆動することが可能な前記ステーションのさらなる１つとデータ交換することを望むモードを示しているか否かによって、前記検出時に前記負荷回路を前記増加電流供給能力状態に選択的にスイッチングすることを特徴とする電子装置。
【請求項２】
特定のステーションの各々は、
ａ）調停に参加することおよび
ｂ）前記増加電流供給能力状態の前記負荷回路に対して前記母線導線の電位を駆動することが可能であり、
このステーションは、前記母線導線に対して増加した電流を供給するための各自身の個別のスイッチング可能負荷を含み、前記特定のステーションは、この特定のステーションが調停で勝利したことを検出すると、それ自身の負荷回路を起動することを特徴とする請求の範囲第１項記載の電子装置。
【請求項３】
前記電子装置がさらなる母線導線を含み、前記少なくとも１つのステーションとの間で、前記母線導線上のクロック信号と同期して前記のさらなる母線導線を介してデータが転送され、前記の少なくとも１つのステーションが、前記の少なくとも１つのステーションとの間で伝送している場合と前記少なくとも１つのステーションが調停で勝利した場合との双方で前記増加電流供給能力状態において前記負荷回路に対して母線導線の電位を駆動することを特徴とする請求の範囲第２項記載の電子装置。
【請求項４】
前記のさらなる母線導線を前記静止レベルにプルする電流経路の実質的にすべてを含むさらなる負荷回路を備える電子装置であって、前記のさらなる負荷回路によって供給される最大可能電流が、前記負荷回路が前記増加電流供給能力状態にある場合に調停の間とデータ伝送の間の双方で常に同一であることを特徴とする請求の範囲第３項記載の電子装置。
【請求項５】
母線導線で相互接続されたステーションを含む電子装置中でステーションとして動作するように配置された集積回路において、この集積回路は、
前記母線導線の電位を静止レベルに向けてプルするための前記母線導線に接続された負荷回路と、
前記母線導線によって相互接続されたステーションとを含む電子装置であって、前記ステーションの少なくとも１つが
前記母線導線にカップリングされたワイヤード・ロジック駆動回路と、
調停を実行する目的で前記ワイヤード・ロジック駆動回路に接続された調停回路とを含み、
前記ステーションの各々が前記負荷回路に対して前記電位をプルし、
前記電子装置は、前記少なくとも１つのステーションが前記調停で勝利すると検出信号を発生し、且つ前記検出信号に応答して前記負荷回路を増加電流供給能力状態にスイッチングする検出器を備え、前記増加電流供給状態における前記負荷回路は、前記電位が前記負荷回路に対してプルされる時と前記電位がプル動作がない場合に前記静止レベルに向けて変化し始める時に、調停中より前記母線導線に対して大きな電流を供給するとともに、
前記電子装置は、調停に勝利するステーションが、増加した電流供給能力で負荷回路に対して前記母線導線の電位を駆動を意図する信号を調停中に発するステーションであるかどうかに依存する検出後に、前記負荷回路を電流供給能力状態を向上させるように選択的にスイッチングし、
調停に勝利したステーションが、
ａ）増加電流供給能力を持つ前記負荷回路に対して前記母線導線の電位を駆動する能力のあるステーションであるか否か、及び
ｂ）前記増加電流供給能力状態で前記負荷回路に対して前記母線導線上の電位を駆動することが可能な前記ステーションのさらなる１つとデータ交換することを望むモードを示しているか否かによって、前記検出時に前記負荷回路を前記増加電流供給能力状態に選択的にスイッチングすることを特徴とする集積回路。
【請求項６】
前記母線導線上のクロック信号に同期して前記のさらなる母線導線を介して前記集積回路との間で転送するためにさらなる母線導線用の接続線を含む集積回路であって、前記ワイヤード・ロジック駆動回路は、前記集積回路との間で伝送する場合と前記集積回路が調停で勝利した場合との双方において、前記増加電流供給能力状態において前記負荷回路に対して前記母線導線の電位を駆動することを特徴とする請求の範囲第５項記載の集積回路。
【請求項７】
前記集積回路が、前記のさらなる母線導線をワイヤード・ロジック駆動だけで駆動することを特徴とする請求の範囲第６項記載の集積回路。
【発明の詳細な説明】
発明の分野
本発明は多数のステーションを相互接続する母線（bus）を備えた電子装置に関する。
背景の技術
Ｉ２Ｃ母線は多数の集積回路ステーションを接続する母線の例である。Ｉ２Ｃ母線については、フィップス半導体社（Ｐｈｉｌｉｐｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）が１９９４年に発行した「Ｄａｔａ  Ｈａｎｄｂｏｏｋ  ＩＣ２０：８０Ｃ５１−ｂａｓｅｄ  ８−ｂｉｔ  ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒｓ」の１１４１〜１１５９ページに述べられている。このＩ２Ｃ母線は、クロック信号導線とデータ信号導線から成る母線を備え、クロック信号導線を通って搬送されるクロック信号でクロック同期されて、データ信号導線を介してデータを通信するようになっている。
データの伝送前と伝送中では、この母線に接続されているステーションは調停プロトコルを実行して、どのステーションが母線マスタとなるか決定しなければならない。調停中は、データ信号および／またはクロック信号上の信号のロジック・レベルは調停に参加している別々のステーションからの信号のワイヤード・ロジック関数である。
Ｉ２Ｃ母線の場合、これらのステーションは、最も遅いステーションによってクロック速度が決まり且つステーションがクロック信号と同期してワイヤード・ロジックによってデータ信号導線にそれ自身の情報を書き込むことを試行するように、クロック信号導線上のロジック・レベルを制御する。これによってこれらの参加ステーションは、自分自身が調停において勝利したか敗北したか−それ自身の情報を書き込むことに成功しなかったらそのステーションは調停に敗北したことになる−をデータ信号導線上のロジック・レベルに基づいて判断できる。敗北したステーションは調停に対する参加を停止し、これによって最終的には勝利したステーションだけがアクティブ状態に留まることになる。
ワイヤード・ロジック動作するために、負荷回路はデータ信号導線とクロック信号導線に接続され、各ステーションは、調停プロトコルによって要求されるように、負荷回路に対してこれらの導線上での電位をプル・ダウンするためのプルダウン・トランジスタを含んでいる。
負荷回路は例えば、データ信号導線とクロック信号導線の間にそれぞれ接続された抵抗と、電源接続線とを含んでいる。また、電流源をこのような抵抗と並列に接続し、且つこの抵抗によって関連の導線上の電位が十分プル・アップされるとこの電流源をスイッチオンすることが知られている。
負荷回路の電流源能力と母線導線のキャパシタンスを組み合わせた値によって母線上でデータを通信できる速度、すなわち負荷回路が母線導線のキャパシタンスを充電するに必要とする時間が決まる。Ｉ２Ｃ母線の場合、負荷の公称の電流供給能力は３ｍＡであり、母線のキャパシタンスは最大で４００ｐＦであり、この結果、母線速度は４００ｋビット／秒未満でなければならない。
データを母線上で通信できる速度を増すことが望ましい。原則として、これは負荷回路の電流供給能力を増加させることによって達成可能である。
しかしながら、３ｍＡという既存の電流供給能力を持つ負荷に対抗して関連のロジック・レベルにまで母線の電位を駆動することができるが、これよりかなり電流供給能力を増した負荷には対抗できないように設計されているＩ２Ｃ母線にインタフェースできる既存の集積回路の大きなベースがある。電流供給能力が増した負荷とこのような負荷を駆動できる新しいステーションを単に用いるだけでば、この新しいステーションは既存のベースからの集積回路とは協働できない。
発明の概要
とりわけ、本発明の目的は、遅速の母線用に設計されたような遅速ステーションの調停要件にも適合する範囲内でデータ通信速度を増すことを可能とする多数のステーションを接続した母線を持つ電子装置を提供することにある。
本発明による電子装置を請求の範囲第１項に記載する。本発明によれば、母線導線に接続された負荷回路の電流供給能力はワイヤード・ロジック調停において１つのステーションの勝利が検出されると増大する。
したがって、母線導線を介しての通信速度は、その１つのステーションが電流供給能力の増した負荷に対抗して駆動することができるようなステーションであれば、または、その１つのステーションによって、母線導体がその電流供給能力を増した負荷に対抗して駆動できる別のステーションによって駆動されるようにすることをその１つのステーションが示せば増すことができる。一方、それでも、このような電球供給能力の増した負荷に対抗して駆動する能力を持たない既存のステーション・ベースのステーションと調停することが可能である。このようなステーションを母線導線に接続してそのステーションが勝利すると、電球供給能力は増加されない。
データ通信が完了したら、負荷回路の電流供給能力をそのオリジナルの値にまで増加させて、データ通信完了後にすべてのステーションにとって即座に導線が調停可能となるようにすることが望ましい。
電子回路は電流供給能力を増すこと、または、調停で勝利するステーションが電流供給能力の増した負荷に対抗して駆動することが可能なステーションであるかこのような駆動能力を持たないステーションであるかによって左右されずにその能力を増すことが望ましい。したがって、増した負荷に対抗して駆動する能力のない既存のステーション・ベースからのステーションでも母線を介してデータ通信が可能である。
本発明のある実施態様では、調停に参加でき増加した電流供給能力を持つ負荷に対抗して駆動することができる各ステーションはスイッチング可能な自身の負荷回路を含んでいる。このようなステーションは、自身が調停に勝利したことを検出し高速で通信することを希望する場合、この１つまたは複数の負荷回路を増大電流供給能力にスイッチングする。
したがって、母線導線に対する電流供給量を増す機能を持つステーションとは別に負荷回路を含む必要はない。同時に、２つ以上の負荷回路を増大電流供給能力状態にスイッチングしてこれらの負荷回路の合成容量に対抗して駆動することがステーションにとって不可能となることが避けられる。
Ｉ２Ｃ母線は、クロック信号用とデータ信号用の２つの母線導線を有している。データ信号導線に供給されるデータはクロック信号導線上のクロック信号の１周期分だけずれたタイミングでしか変更されない。したがって、データ信号導線上での高速通信に対する必要性はクロック信号導線上でのそれより低い。
したがって、本発明の別の実施態様では、クロック信号導線に接続された負荷回路だけが増大電流供給状態にスイッチングされ；データ信号導線に接続された負荷回路は、調停が終了しているか否かに関係なく通信全般にわたってそのオリジナルの電流供給状態に保持される。このようにして、データ信号導線用の大型駆動トランジスタは不要となる。
Ｉ２Ｃ母線においては、データは調停で勝利したステーションによって伝送されるが、この調停で勝利したステーションによって指示された場合は他のステーションによっても伝送される。クロック信号は調停で勝利したステーションによって常に発生され、増加した電流を発生する目的で用いられる負荷回路はそのステーションに対して特定のものであることが望ましい。したがって、母線導線上の信号を発生する際に必要とされる電流は、この電流によって発生する干渉を最小限にとどめるように出きる限りローカルのまま留まる。
【図面の簡単な説明】
本発明の上記の利点ある態様と他の利点ある態様を以下の添付図面を参照して次に説明する。
図１は、母線付きの電子装置の図であり；
図２は、母線に接続されるステーションの図であり；
図３は、メッセージの転送を示す信号線図であり；
図４は、さらに別のステーションの図であり；
図５は、ブリッジ・ステーションを持つ電子装置の図である。
図面の説明
図１に、通信用母線１２ａを持った本発明による装置を示す。この装置は通信用母線１２ａに接続された多数のステーション１０ａ〜１０ｆを含んでいる。母線１２ａはクロック信号導線ＳＣＬＨと、データ信号導線ＳＤＡＨと、第１の電源接続線Ｖｄｄと、を含んでいる。ステーション１０ａ〜１０ｆは、干渉パルスと過度に速い信号エッジに起因するリンギングとを抑圧する働きをする抵抗Ｒｓを介して導線ＳＤＡＨとＳＣＬＨに接続されている。クロック信号導線ＳＣＬＨは抵抗Ｒｐを介して第２の電源接続線Ｖｄｄに接続されている。データ信号導線ＳＤＡＨは抵抗Ｒｐを介して第２の電源接続線Ｖｄｄに接続されている。
各ステーション１０ａ〜１０ｆにおいて、データ信号導線ＳＤＡＨに対する接続線は入力フィルタ（図示せず）に対するカップリング１０２ａ〜１０２ｆを有している。各ステーションにおいて、データ信号導線ＳＤＡＨに対する接続線はトランジスタ１００ａ〜１００ｆのチャネルを介して第１の電源接続線Ｖｓｓにカップリングされている。
各ステーション１０ａ〜１０ｆにおいて、クロック信号導線ＳＣＬＨに対する接続線はさらなる入力フィルタ（図示せず）に対するカップリング１０４ａ〜１０４ｆを有している。１部のステーション１０ｃ、１０ｄおよび１０ｆにおいては、クロック信号導線ＳＣＬＨに対する接続線はトランジスタ１０６ｃ、１０６ｄおよび１０６ｆのチャネルを介して第１の電源接続線Ｖｓｓにカップリングされている。このようなトランジスタ１０６ａ、１０６ｂおよび１０６ｅは他のステーション１００ａ、１００ｂおよび１００ｅのそれぞれではオプションである。
ステーション１０ｃと１０ｆという２つのステーションは、第１のセクション１２ａのクロック信号導線ＳＣＬＨと電源接続線Ｖｄｄとを切り替えるスイッチング可能電流源１０８と１０８ｆを含んでいる。
図２にステーション１０ｃの例を示す。ステーション１０ｃはコントローラ回路２０を含んでいる。ステーション１０ｃは、クロック信号導線ＳＣＬＨ用の接続線と、データ信号導線ＳＤＡＨ用の接続線と、を有している。
データ信号導線用の接続線は入力フィルタ２２を介してコントローラ２０にカップリングされている。クロック信号導線ＳＤＡＨに対する接続線は、ＮＭＯＳトランジスタ１００ｃのチャネルを介して第１の電源接続線Ｖｓｓにカップリングされている。
クロック信号導線ＳＣＬＨ用の接続線はさらなる入力フィルタ２４を介してコントローラ２０にカップリングされている。クロック信号導線ＳＣＬＨ用の接続線はＮＭＯＳトランジスタ１０６ｃのチャネルを介して第１の電源接続線Ｖｓｓにカップリングされている。クロック信号導線ＳＣＬＨ用の接続線はＰＭＯＳトランジスタ２６のチャネルを介して第２の電源接続線Ｖｄｄにカップリングされている。ＰＭＯＳトランジスタ２６は、ゲートとドレインがＰＭＯＳトランジスタ２６のゲートにカップリングされているこれまたさらなるＰＭＯＳトランジスタ２７を含む電流ミラー回路の１部である。さらなるＰＭＯＳトランジスタトランジスタ２７のドレインは電流源２８と第２の電源接続線Ｖｄｄに制御用トランジスタ２５の主電流チャネルを介してカップリングされている。制御用トランジスタ２５のゲートはコントローラ２０にカップリングされている。ＰＭＯＳトランジスタ２６は、エラーが発生したために、トランジスタ１０６ａ〜１０６ｆが導通すると同時に電流源１０８が電流を供給した場合でも装置が破損しない程度に小さくすることが望ましい。
電流源２８は、ステーションが待機モードにある場合またはステーションが通信に参加しない場合にオフされるスイッチング可能な電流源（例えば、スイッチによって電流ミラー回路２６と２７に接続され得る）であったりする。
動作中、装置は第のモードと第２のモードで機能することが可能である。第１のモードでは、装置は従来のＩ２Ｃプロトコルに実質的に従って機能する。このプロトコルは、参照してここに組み込まれるフィリップス半導体社（Ｐｈｉｌｉｐｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）が発行した「データ・ハンドブックＩＣ２０：８０Ｃ５１ベースの８ビット・マイクロコントローラ」（Ｄａｔａ  Ｈａｎｄｂｏｏｋ  ＩＣ２０：  ８０Ｃ５１−ｂａｓｅｄ  ８−ｂｉｔ  ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒｓ）中に説明されている。簡単に言うと、このプロトコルは、母線の静止状態から始まるが、この静止状態では、ＳＤＡＨとＳＣＬＨの双方の導線が第２の電源Ｖｄｄの電位にある。通信の開始を希望するステーション（例えば、１０ｃ）は、データ信号導線ＳＤＡＨの電位を第１の電源電位Ｖｓｓに（トランジスタ１００ｃのチャネルを導通させることによって）プルすることによって開始状態を発生する。クロック信号導線ＳＣＬＨの電位は、（トランジスタ１０６ｃのチャネルを非導通状態のままにすることによって）第２の電源電位レベルＶｄｄのまま留まる。導線ＳＤＡＨとＳＣＬＨ上での信号をこのような組み合わせは開始状態と呼ばれる。次に、ステーション１０ｃは、母線を第１の電源Ｖｓｓに接続しているトランジスタ１００ｃと１０６ｃを導通または非導通状態にすることによって１連のクロック信号パルスとデータ信号レベルを発生する。データは、クロック信号用導線ＳＣＬＨを第２の電源電位Ｖｄｄに近づけるようにプルすることによって有効化される。他のステーション１０ａ〜１０ｆは、（クロック信号用導線ＳＣＬＨを第１の電源接続線Ｖｓｓに接続しているトランジスタ１０６ａ〜１０６ｃを用いて）クロック信号用導線を第１の電源電位Ｖｓｓに向けてプルされた状態に維持することによってクロック・パルスを遅延させることができる。これによって他のステーション１０ａ〜１０ｆはデータ処理に必要な時間が与えられる。
通信開始を望むステーション１０ｃ（「マスタ・ステーション」と呼ばれる）はデータとしてヘッダを母線１２ａと１２ｂに供給し、この後に、自身が通信の相手に望む「スレーブ」ステーション１０ａ〜１０ｆのアドレスと、マスタ・ステーションとスレーブ・ステーションのどちらがデータを母線上に書き込むかを示すデータ・ビット（読み／書きビット）と、が続く。ステーション１０ａ〜１０ｆは各々が、スパイクなどのノイズを除去する自身の入力フィルタ（図示せず）を介して母線１２ａと１２ｂからデータ信号とクロック信号を受信する。ステーション１０ａ〜１０ｆは各々が、受信した信号が自身のアドレスを含んでいるか、また、読み取りや書き込みが必要であるか、を判断し、それに従って通信に対する参加を開始する。
次いで、マスタ・ステーション１０ｃとスレーブ・ステーション１０ａ〜１０ｆのどちらかがデータを母線１２ａに供給する。このデータ交換の後で、マスタ・ステーション１０ｃは、更新された開始状態を発行し、その後で、別のスレーブ・ステーション１０ａ〜１０ｆとデータを交換するために読み／書きビットと共にスレーブ・ステーション１０ａ〜１０ｆの別のアドレスを発行する。最後に、マスタ・ステーションは、クロック信号導線ＳＣＬＨの電位が第２の電源電位レベルＶｄｄに固定されたままである場合にデータ信号導線ＳＤＡＨの電位を第１の電源電位Ｖｓｓから第２の電源電位Ｖｄｄにプルさせることによって、いわゆる「停止状態」を発生する。
Ｉ２Ｃプロトコルでは、データは連続する８ビット単位で転送される。この１単位の後に肯定応答ビットが続くが、このビットで、データを受信するステーション１０ａ〜１０ｆは、データ信号導線ＳＤＡＨの電位を第１の電源電位に向けてプルし、次にクロック信号導線ＳＣＬＨの電位を第２の電源電位Ｖｄｄにプルさせることによって受信に対して肯定応答する。受信するステーション１００ａ〜１００ｆは、その１単位を見過ごした場合またはそれを取り扱えない場合、肯定応答ビットのためのクロック信号パルスの間はデータ信号導線ＳＤＡＨの電位を第２の電源電位Ｖｄｄに向けてプルされた状態に維持する。これに応答して、その単位を伝送するステーション１００ａ〜１００ｆは例えば伝送を再試行するかまたは伝送を遮断する。
ステーション１０ａ〜１０ｆの内の２つ以上のステーションが、開始状態とそれに続くデータを発生することによってマスタ０／ステーションになろうと試行することがある。このようなステーション１０ａ〜１０ｆは、母線１２ａと１２ｂがビジー状態（開始状態が伝送されたが、それに続いて停止状態がまだ伝送されていない状態）であることに気付くと、母線１２ａと１２ｂが静止状態になるまで待つ。これでは、２つのステーション１０ａ〜１０ｆが実質的に同時に開始状態を発生する可能性が残る。この問題を解決するために１０ａ〜１０ｆはデータ信号導線ＳＤＡＨの電位を監視する。データ信号導線の電位を第２の電源電位Ｖｄｄに向けてプルさせるためにステーション１０ａ〜１０ｆがそのトランジスタ１０６ａ〜１０ｃを非導通状態にしたままであるときに任意のクロックパルス（肯定応答パルスを除く）の間にこの電位が第１の電源電位Ｖｓｓに向けてプルされると、ステーション１０ａ〜１０ｆは、別のステーション１０ａ〜１０ｆもまたマスタ・ステーションになろうとしていると結論し、次の停止状態後まで伝送を中止する（もちろん、アドレス指定された場合は別であるが）。このプロセスは調停と呼ばれ、伝送を中止するステーション１０ａ〜１０ｆは調停で敗北したと言われる。
第１のモードでの動作速度は、クロック信号導線上またはデータ信号導線上の電位のレベルを低ロジック・レベルから高ロジック・レベルにまたはその逆に変更するために要する時間によって決まる。従来のＩ２Ｃ装置では、最も厳しい要因は電位を低レベルから高レベルに変更するに必要とされる時間であるが、その理由は、これが抵抗Ｒｐを通過する電流による能動的なプルアップ動作であるからである。
トランジスタ１０６ａ〜１０６ｆのどれかがクロック信号導線ＳＣＬＨの電位をＶＳＳに向けてプルすると、この電位は実質的にＶＳＳになる。これらトランジスタ１０６ａ〜１０６ｆのどれもが導通していない場合、クロック信号導線ＳＣＬＨの電位Ｖは次の速度で上昇し始める：
ｄＶ／ｄｔ＝Ｉ／Ｃ
ここで、Ｉはクロック信号導線ＳＣＬＨに供給される電流でありＣはキャパシタンスである。初期電流は（Ｖｄｄ−Ｖｓｓ）／Ｒｐである。抵抗Ｒｐの代わりに等価の電流源（すなわち、ＳＣＬＨ上の電位が、Ｖｓｓ＝０として例えば０．３＊Ｖｄｄから０．７＊Ｖｄｄという所定の範囲にある場合に実質的に一定の電流Ｉ＝（Ｖｄｄ−Ｖｓｓ）Ｒｐを供給する回路を用いてもよい。
Ｉ２Ｃの公称の動作モードでは、電流Ｉは少なくとも初期においては３ｍＡであり、キャパシタンスはせいぜい４００ｐＦである。クロック信号導線ＳＣＬＨの電位Ｖは、例えば０．７＊Ｖｄｄ（Ｖｓｓ＝０として）という閾値ＶＴに達すると次のロジック・レベルになる。この閾値ＶＴに達するまでの時間はＶＴ＊Ｃ／Ｉである。この時間によって母線の最大速度が決まる。
従来のＩ２Ｃでは、母線導線上の電位が知覚できる程度に上昇すると、抵抗Ｒｐと並列接続されている電流源をオンすることによってある程度はスピードアップを可能としている。これによって電位が変化する立ち下がりエッジでの電位の変化速度が増すが、立ち上がりエッジでの初期変化速度には影響ない。
本発明によれば、本装置は、低ロジック・レベルから高ロジックレベルに電位を変化させる、従来のＩ２Ｃ装置では可能な速度を超える速度を発生することが可能である第２の動作モードを備えている。
この第２の動作モード（「高速モード」）では、スイッチング可能電流源１０８と１０８ｆを用いて、第１のセクション１２ａのクロック信号導線ＳＣＬＨの電位を第２の電源接続線Ｖｄｄに向けてプルする速度を増加させる。本装置が第２の動作モードにある場合、クロック信号導線上の電位が低ロジック・レベルにあるときと、この電位が高ロジック・レベルある（少なくとも、この電位が例えば０．７＊Ｖｄｄという高ロジック・レベルに達するまでであり；電位がＶｄｄに近づくと、電流源から流れる電流はもちろん一般的に減衰する）場合に、電流源１０８と１０８ｆの内のどちらか一方がオンに保持される。この電流が増加したことによって、トランジスタ１０６ａ〜１０６ｃの内の最後のトランジスタがクロック信号導線ＳＣＬＨ上の電位をプル・ダウンして導通を停止すると電位が上昇し始める速度が増す。
第２の動作モードでは、電流源１０８と１０８ｆは例えば３ｍＡという追加電流を供給し、これによって、母線に対して供給される合計電流はどの時点でも一時には６ｍＡであり、これによって閾値に達するために必要な時間が２桁だけ減少する。このように、最大可能速度が増加する。第１のモードでは、クロック信号の周波数は一般的には４００ｋｂｉｔ／秒未満である。第２のモードでは、この周波数は少なくとも２桁高い（従来のＩ２Ｃに対する速度は最大可能母線キャパシタンスを低くし、電源電圧を低下させ、セットアップ時間とホールド時間を速くすることによってさらに増加される）。
トランジスタ１０６ａ〜１０６ｃの内のどれかがクロック信号導線ＳＣＬＨ上の電位をプル・ダウンする義務がある場合、そのトランジスタは電流源１０８と１０８ｆに対して電位を十分大幅に下げなければならない。
本装置はまた、第２のモードを配慮しないで設計されているステーション１０ａ〜１０ｆ（例えば、電流源１０８と１０８ｆの内の一方に対してクロック信号導線ＳＣＬＨの電位をプル・ダウンすることがあり得ないほど小さいプルダウン・トランジスタ１０６ａ〜１０６ｃを用いている）を含んでいる。これらのステーションもまた母線を利用するようにするのが本発明の目的である。この目的を達成するために、この第２のモードはＩ２Ｃプロトコルの調停と肯定応答のプロセス（すなわち、第１のモード）と組み合わされる。
図３に、これら２つのモードを組み合わせてメッセージを転送する際の信号線図を示す。この信号線図は、データ信号導線ＳＤＡＨ上の電位と、クロック信号導線ＳＣＬＨ上の電位と、あるステーションの電流源１０８と１０８ｆがオンとオフのどちらにスイッチングされるかを決定する制御信号（この制御信号は、例えば第２の電源接続線Ｖｄｄからクロック信号導線に電流を供給するための用いられるＰＭＯＳトランジスタ２６のゲート電位である）と、を示している。
時点ｔＨまでは、メッセージの転送は、電流源１０８と１０８ｆがオフされる第１のモード（従来のＩ２Ｃ）で進行する。最初は、開始状態Ｓが伝送され、その後に、ヘッダ・ビット１〜９が導線ＳＤＡＨとＳＣＬＨを用いて伝送される。調停モードとして働く第１のモードでこのヘッダが伝送されている間に調停が発生する。
１つのマスタを選択するという従来の目的に加えて、この調停はまた、自身の電流源１０８と１０８ｆを起動できることを高速モードで情報交換を希望するステーション１０ａ〜１０ｆに対して保証するという目的を有している。この目的は、高速モードで伝送可能な各ステーションに対して固有のヘッダを割り当てることによって達成される（すなわち、この固有のヘッダはこのようなステーション毎に異なる）。このような固有なヘッダは、従来のＩ２Ｃでのメッセージ転送の間にステーションをアドレス指定するために用いられるいかなるヘッダよりも「低い」（従来のＩ２Ｃメッセージ転送に用いられるヘッダを母線１２ａ上に送出するステーション１０ａ〜１０ｆは常に、ステーションをアドレス指定するために母線１２ａと１２ｂ上に自身の固有のヘッダを送出するステーション１０ａ〜１０ｆに対して調停で敗北するという意味で低い。もちろん、さらに低いアドレスを多数個、例えばＩ２Ｃに基づいて知られる「一般的な開始」信号などの他の目的のために留保しておいてもよい）値を有している。
この固有のヘッダは例えば００００１ｘｘｘという範囲にある（伝送される順序で言うと、０は、データ信号導線ＳＤＡＨは、データ信号導線ＳＤＡＨを第１の電源接続線に接続しているトランジスタ１００ａ〜１００ｆによって第１の電源電位Ｖｓｓに向けてプル・ダウンされることを示し、１は、トランジスタ１００ａ〜１００ｆを非導通状態に維持することを示し、“ｘ”は、特定のステーションの固有のコードによって特定されるトランジスタ１００ａ〜１００ｆの状態を示す）。通常のＩ２Ｃヘッダは、最初の４ビット内に少なくとも１つの“１”ビットを有している。固有のヘッダをこのように選択することによって、ヘッダの範囲を０００００ｘｘｘに追加することを可能としており、この範囲をステーション１０ａ〜１０ｆが用いることによって、Ｉ２Ｃから分かるいわゆる一般的な信号などの特別な目的の固有ヘッダに対して調停で勝利することが保証される。
ステーション１０ａ〜１０ｆはオプション機能として、例えば通信の相手が高速モードで作動できないために自身も高速モードでの通信を希望しない場合に従来の１２Ｃヘッダを用いるか、自身が高速モードを希望するので自身の固有ヘッダを用いるか、を選ぶことができる。第１のモード（従来のＩ２Ｃ）でヘッダを伝送すると、すべてのステーションが調停に参加できる。コンパティビリティをとるため、ヘッダの後にオプションとして、肯定応答ビットにための時間間隔をおいてもよいが、これは肯定応答目的で用いるべきではない。
ヘッダの伝送が完了すると、第２の高速モードでの通信を希望する例えばステーション１０ｃは、自身がマスタ・ステーションになったか否か判断することが可能となる。この場合、このステーションは、クロック信号導線ＳＣＬＨの充電に要する時間が減少するように自身の電流源１０８と１０８ｆをオンする（このスイッチ・オンは制御信号２０によって示される）。
第２の（高速）モードでの通信を希望する例えばステーション１０ｃは、自身が調停で勝利することによってマスタ・ステーションになると、時点ｔＨで高速モードにスイッチングする。時点ｔＨが過ぎると、このマスタ・ステーションはデータ転送モードになる。このモードでは、マスタ・ステーション１０ｃは更新された開始状態Ｓｒならびにそれに続くスレーブ・ステーションのアドレスおよび読み／書きビット（８）を伝送する。このアドレスはＩ２Ｃ母線用に定義されたように拡張してもよい。この後に、肯定応答ビットと、各々が自身の肯定応答ビットを持つ多数のデータ単位とが続く。
マスタ・ステーションが第２の高速モードすなわち第２のデータ転送モードにあるとき、起動された電流源１０８からクロック信号導線ＳＣＬＨに流れる電流によってクロック信号の立ち上がりエッジが発生する。これは図２では、スイッチング可能電流源が起動されずにその立ち上がりエッジが抵抗Ｒｐによって引き起こされる場合に示される指数関数的に傾斜する立ち上がりエッジの代わりに、直線状の立ち上がりエッジで示されている。この電流源は、クロック信号導線が低レベルにプルされている時間中でもアクティブ状態に維持される。したがって、このクロック信号導線をプル・ダウンするステーションのプル・ダウン抵抗１０６ａ〜１０６ｃは、起動された電流源１０８と１０８ｆに対して電位を駆動できるものでなければならない。
オプション機能として、マスタ・ステーション１０ｃとの通信に参加しているスレーブ・ステーション１０ａ〜１０ｂは、クロック信号導線ＳＣＬＨを第１の電源接続線Ｖｓｓに接続している自身のトランジスタ１０６ａ〜１０６ｂを導通状態に維持することによってクロック信号の立ち上がりエッジを遅延させてもよい。マスタ・ステーションは、クロック信号導線ＳＣＬＨの電位が上昇して始めてクロック信号パルスの発生を再開する。このように、スレーブ・ステーション１０ａ〜１０ｂは、自身がデータ単位を取り扱う用意ができるまで次のデータ単位の伝送を遅延させることがある。
クロック信号を遅延させる可能性は、各データ単位の最後のビットである肯定応答ビットに対して特に当てはまる。この場合に肯定応答ステーションにおけるプルダウン・トランジスタに対する要求を減少させるために、マスタ・ステーション１０ｃは、データ単位の各々の最初のビットに対するクロック信号導線ＳＣＬＨ上のクロック信号の立ち上がりエッジで、スイッチング可能電流源１０８を非アクティブ状態に留めるようにしてもよい。この場合、クロック信号導線ＳＣＬＨの電位は、第２の電源接続線Ｖｄｄに接続されている抵抗Ｒｐを通じて充電されることによって上昇する。
１つのスレーブ・ステーション１０ａ〜１０ｂとの間でデータの交換が完了すると、マスタ・ステーション１０ｃは、更新済み開始状態Ｓｒ＊（破線で示す）と、それに続く、さらなるデータ交換のための新しいスレーブ・ステーションのアドレスと新しい読み／書きビットを発生する。この動作は何回繰り返してもよい。この更新済み開始状態Ｓｒ＊の代わりに、マスタ・ステーションは、メッセージ転送の完了と更新済み調停に対する準備が成ったことを示す停止状態Ｐを発生する。これによって第２の高速モードでの動作が終了し、時点ｔＦＳにおける第１の（従来のＩ２Ｃ）モードに戻る。この後で、すべての電流源１０８と１０８ｆがディスエーブルされる。
図１と２に示すように、電流源１０８、１０８ｆ、２６はステーション１０ｃ、１０ｆに含まれている。ステーション１０ｃ、１０ｆが調停で勝利し、同時に高速モードでの通信を希望する場合、このステーションは自身の電流源１０８と１０８ｆをオンして、この電流源に対してクロック信号導線上の電位を駆動する。代替実施態様としては、このオンされる電源１０８と１０８ｆは、２つ以上のマスタ・ステーションに備えられている中心電流源であり得る。この中心電流源は、母線から受信した固有ヘッダが装置が高速モードにあることを示す場合はオンされる。すなわち、このオンされる電流源が調停で実際に勝利するステーションの電流源である必要はない。ステーションが作られる時点で余分の電流値が予測可能であり、しかもこのステーションを内部で用いている装置に依存しなければそれで十分である、例えば、装置内にある２つ以上のステーションの例えば電流源がオンあれれば十分である。
しかしながら、クロック信号導線の電位をプルダウンするステーション１０ｃと１０ｆ、すなわちＩ２Ｃ母線での調停で勝利するステーションの電流源１０８と１０８ｆはオンされるのが望ましい。したがって、クロック信号導線ＳＣＬＨの電位がＶｓｓにプルされるとプルダウン・トランジスタ１０６ｃと１０６ｆによってその電流源から流れ出る電流はステーション１０ｃと１０ｆに対してローカルのまま留まる。これによってこの電流による干渉を減少させる。
代替例として、図１に示す電流源１０８と１０８ｆは、プルダウン・トランジスタ１００ａ〜１００ｆまたは１０６ｃと１０６ｆが導通状態になる毎にオフしてもよい。これによって電流が節約されるが、電流源２６と４８をオン／オフさせる動作間で正確に同期を取り、また、プルダウン・トランジスタ１００ａ〜１００ｆ、１０６ｃおよび１０６ｆを導通状態にする必要がある。この同期を取る必要によって、特にアクティブ状態のプルダウン・トランジスタ１００ａ〜１００ｆ、１０６ｆおよび１０６ｆならびにアクティブ状態の電流源２６および４８が別々のステーションにある場合は最大可能通信速度が下がる。
図４に本発明によるさらなるステーションを示す。このステーションは図２のステーションに類似しており、したがって類似の参照番号が用いられている。図４のステーションでは、データ信号導線ＳＤＡＨの接続線はＰＭＯＳトランジスタ４６のチャネルを介して第２の電源接続線Ｖｄｄにカップリングされている。このＰＭＯＳトランジスタ４６は、ゲートとドレインがＰＭＯＳトランジスタ４６のゲートにカップリングされているさらなるＰＭＯＳトランジスタ４７も含んでいる電流ミラー回路の１部である。さらなるＰＭＯＳトランジスタ４７のドレインは電流源４８と第２の電源接続線Ｖｄｄに制御トランジスタ４５の主電流チャネルを介してカップリングされている。制御トランジスタ２５と４５のゲートは互いに接続されていてコントローラ２０によって制御される。
動作中、図４のステーションは、高速モードにおけるクロック信号導線ＳＣＬＨ上とデータ信号導線ＳＤＡＨ上の双方でのＶｄｄに向かう電位レベルの遷移速度を増加させる。データ信号導線ＳＤＡＨは図４のステーション自身によって（データがこのステーションから伝送される場合）または図４のステーションが調停で勝利した場合にデータを伝送する別のステーションによってプルダウンされる。
図４に示すように、制御トランジスタ４５と２５は同じ制御信号を受信し、したがって、クロック信号導線ＳＣＬＨとデータ信号導線ＳＤＡＨに接続されている電流源は同時にアクティブとなる。代替例として、これらの電流源が互いに対して無関係にオン／オフされる例がある。これは例えば、肯定応答ビットの転送中などで有用である。この場合、データ信号導線に接続されている電流源は、肯定応答ステーションがデータ信号導線の電位をプルしなければならなくなる直前にオフしてもよく、これで、データ信号導線に接続されている電流源がクロック信号導線の電位をプルしてもよい。したがって、肯定応答の間は、追加の電流源によって可能とされる速い立ち上がり時間を低プルダウン能力と組み合わせてもよい。Ｉ２Ｃの肯定応答プロトコル（Ｉ２Ｃの参考文献を参照のこと）では、例えば電流源がオフされる時間間隔が異なることがある。
Ｉ２Ｃ母線などの母線の場合、データ信号導線を介して伝送されるロジック・レベルはクロック信号の１周期につきせいぜい１回しか変更されない。このため、データ信号の１回の遷移に対して少なくとも２つのトランジスタが存在する。したがって、データ信号導線に対する速度要求はクロック信号導線に対する速度要求より低く、必要とされる速度が高すぎなければ、図１と２に示すように、クロック信号導線ＳＣＬＨに接続されている電流源だけを用い、データ信号導線ＳＤＡＨに接続されている電流源を省略することによってステーションを簡略化してもよい。
Ｉ２Ｃ母線の特殊な場合、クロック信号導線および／またはデータ信号導線上の信号が高速モードで用いられている周波数で変化すると従来のＩ２Ｃステーションはエラーを発生することがあるが、この理由は、ステーションは高速モードを用いる可能性を考慮しないで設計されているからである。この場合、このようなステーションはブリッジ・ステーションを介して母線導線にカップリングしてもよい。このブリッジ・ステーションによって各母線ステーションを２つの部分、すなわち従来のステーションが接続される第１の部分と高速モードを用いてもエラーを発生しないステーションが接続されている第２の部分に分離する。
図５に、ブリッジ・ステーション５２によって２つの部分（ＳＣＬＨ、ＳＤＡＨ）および（ＳＣＬ、ＳＤＡ）に母線導線が分割されている装置を示す。ステーション５４ａと５０ｂは母線導線の第１の部分ＳＣＬ、ＳＤＡに接続されている。ステーション５０ａ〜５０ｃは母線導線の第２の部分ＳＣＬＨ、ＳＤＡＨに接続されている。第２の部分ＳＣＬＨ、ＳＤＡＨに接続されているステーションの場合、母線導線ＳＣＬＨ、ＳＤＡＨの第２の部分上に高速モード信号が存在しているときでもエラーを発生しないことが分かっている。第１の部分ＳＣＬ、ＳＤＡの場合、これは分からない。
ブリッジ・ステーション５２はコントローラ５２０ならびにスイッチ５２２、５２４および５２６を含んでいる。コントローラ５２０は母線導線ＳＣＬＨ、ＳＤＡＨの第２の部分と、これらスイッチの制御入力部と、にカップリングされている。母線導線ＳＣＬＨ、ＳＤＡＨ、ＳＣＬ、ＳＣＬＨの２つの部分はスイッチ５２２と５２４を介して接続されている。第１の部分のデータ信号導線ＳＤＡはスイッチ５２６を介してＶｓｓに接続されている。
動作中、ブリッジ・ステーションは通常は、母線の２つの部分の導線ＳＣＬＨ、ＳＤＡ、ＳＣＬ、ＳＤＡおよび第１の部分ＳＤＡがスイッチ５２６を介してｖＳＳに接続されないようにスイッチ５２２、５２４および５２６を制御する。しかしながら、ブリッジ・ステーションのコントローラ５２は、例えば母線から受信した固有ヘッダに基づいて高速モードにスイッチングしたことを自身が感知すると、母線の２つの部分を互いに断続するように、そして第１の部分のデータ信号導線ＳＤＡをプルするようにスイッチ５２２、５２４および５２６を制御する。
したがって、母線の第２の部分ＳＣＬＨとＳＤＡＨに接続されているステーションは、他のステーションがパッシブ状態にあり母線ＳＣＬＨとＳＤＡＨの第２の部分から断続されている時に上記したような高速モードで動作することが可能である。
【図１】
0003939361.tif 000002
【図２】
0003939361.tif 000003
【図４】
0003939361.tif 000004
【図５】
0003939361.tif 000005
【図３】
0003939361.tif 000006