(57)【特許請求の範囲】
【請求項１】
第１の半導体チップと第２の半導体チップとを重ね合わせて接合して構成されるチップ・オン・チップ型の半導体装置であって、
上記第１の半導体チップは、その内部回路と上記第２の半導体チップの内部回路との間の信号の授受のための第１信号接続部と、上記第２の半導体チップに接地電位を与えるための第１接地接続部と、上記第２の半導体チップに電源電位を与えるための第１電源接続部とを半導体基板の最表面に有しており、
上記第２の半導体チップは、上記第１の半導体チップの第１信号接続部と接続される第２信号接続部と、上記第１の半導体チップの第１接地接続部に接続される第２接地接続部と、上記第１の半導体チップの第１電源接続部に接続される第２電源接続部とを半導体基板の最表面に有しているとともに、上記第２信号接続部と上記第２接地接続部および上記第２電源接続部との間にそれぞれ介装接続されるように上記半導体基板上に形成されたダイオードを有しており、
上記第１の半導体チップにおいて、当該第１の半導体チップの接地部および電源部と、上記第１接地接続部および第１電源接続部とは、それぞれ電気的に分離されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、いわゆるチップ・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】
第１の半導体チップ（親チップ）上に、第２の半導体チップ（子チップ）をたとえばフェースダウンで接合することにより、チップ・オン・チップ構造の半導体装置を構成することが提案されている。この場合、第１および第２の半導体チップ相互間の電気接続は、各チップの表面に設けられたバンプ同士を接合することにより達成される。また、樹脂等のパッケージにチップ・オン・チップ構造を収容した後の外部接続は、リードフレームの端子部と上記第１の半導体チップの外部接続用パッドとの間をワイヤボンディングなどで接続することにより達成される。
【０００３】
第１および第２の半導体チップを接合する前の段階では、たとえば、バンプにテストプローブを当てることにより、個々の半導体チップが良品かどうかが検査される。
第１および第２の半導体チップを互いに接合してチップ・オン・チップ構造の半導体装置を形成した後には、この半導体装置が全体として良品であることを保証しなければならない。そこで、従来では、チップ・オン・チップ構造をパッケージに収容した後に、リードフレームからテスト信号を与えて、機能テストを行うようにしている。
【０００４】
【発明が解決しようとする課題】
しかし、機能テストは、複雑なテスト信号を入力して行われる高度な試験方法であるのに対して、チップ・オン・チップ構造の半導体装置の欠陥は、バンプ相互間の接続不良が大部分である。
それにも拘わらず、従来では、バンプ同士の接続の良否を直接的に検査する簡便な手法が提供されておらず、そのために、高度な機能テストをバンプ間接合不良という単純な欠陥の発見のために適用せざるを得なかった。
【０００５】
そこで、この発明の目的は、半導体チップ間の電気接続の良否を簡単に検査することができるチップ・オン・チップ型の半導体装置を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１の半導体チップ（１）と第２の半導体チップ（２）とを重ね合わせて接合して構成されるチップ・オン・チップ型の半導体装置であって、上記第１の半導体チップは、その内部回路（１０）と上記第２の半導体チップの内部回路（２０）との間の信号の授受のための第１信号接続部（ＰＳ１，ＢＳ１）と、上記第２の半導体チップに接地電位を与えるための第１接地接続部（ＢＧ１）と、上記第２の半導体チップに電源電位を与えるための第１電源接続部（ＰＰ１，ＢＰ１）とを半導体基板の最表面に有しており、上記第２の半導体チップは、上記第１の半導体チップの第１信号接続部と接続される第２信号接続部（ＰＳ２，ＢＳ２）と、上記第１の半導体チップの第１接地接続部に接続される第２接地接続部（ＰＧ２，ＢＧ２）と、上記第１の半導体チップの第１電源接続部に接続される第２電源接続部（ＰＰ２，ＢＰ２）とを半導体基板の最表面に有しているとともに、上記第２信号接続部と上記第２接地接続部および上記第２電源接続部との間にそれぞれ介装接続されるように上記半導体基板上に形成されたダイオード（ＤＤ２，ＤＤ１）を有しており、上記第１の半導体チップにおいて、当該第１の半導体チップの接地部（ＰＥ12）および電源部（ＰＥ11）と、上記第１接地接続部および第１電源接続部とは、それぞれ電気的に分離されていることを特徴とする半導体装置である。
【０００７】
なお、括弧内の英数字は、後述の実施形態における対応構成要素を表す。
この発明によれば、第１信号接続部と第１接地接続部または第１電源接続部との間にテスト電圧を印加したときに、第２の半導体チップのダイオードを通る回路が形成されるかどうかを検査することにより、第１信号接続部と第２信号接続部との間の接続の良否を検査できる
また、第１信号接続部または第１接地接続部と第１電源接続部との間にテスト電圧を印加したときに、第２の半導体チップのダイオードを通る回路が形成されるかどうかを検査することにより、第１電源接続部と第２電源接続部との間の接続の良否を検査できる。
【０００８】
さらに、第１信号接続部または第１電源接続部と第１接地接続部との間にテスト電圧を印加したときに、第２の半導体チップのダイオードを通る回路が形成されるかどうかを検査することにより、第１接地接続部と第２接地接続部との間の接続の良否を検査できる。
上述のダイオードは、第２信号接続部が信号入力部である場合には、たとえば、サージ入力から内部回路を保護するための保護ダイオードであってもよい。また、第２信号接続部が信号出力部である場合には、信号出力回路のトランジスタに寄生する寄生ダイオードであってもよい。
【０００９】
一般に、第１の半導体チップの第１信号接続部にも、接地部と電源部との間にそれぞれ保護ダイオードまたは寄生ダイオードが介装されているが、この発明では、第１の半導体チップの接地部および電源部は、第１接地接続部および第１電源接続部から電気的に分離されているため、上述の各検査の際に、第１半導体チップ内のダイオードを通る回路が形成されるおそれはない。したがって、第１および第２の半導体チップ間の電気接続の良否を確実に調べることができる。
【００１０】
なお、上記第１，第２信号接続部、第１，第２接地接続部および第１，第２電源接続部は、半導体基板上に形成されたパッドを含んでいてもよいし、半導体基板の最表面に隆起して形成されたバンプを含んでいてもよい。ただし、第１，第２信号接続部の少なくともいずれか一方、第１，第２接地接続部の少なくともいずれか一方、第１，第２電源接続部の少なくともいずれか一方は、それぞれバンプであることが好ましく、これにより、それぞれの接続を良好に行える。
【００１１】
また、第１の半導体チップが第２の半導体チップよりも大きい場合には、第１信号接続部は、第２の半導体チップの配置領域よりも外方の領域まで引き出されて形成された引き出し部を有していることが好ましい。この場合、第１接地接続部および第１電源接続部のうちの少なくともいずれか一方は、同様に、第２の半導体チップの配置領域よりも外方の領域まで引き出して形成された引き出し部を有していることが好ましい。
【００１２】
このような構成により、第１の半導体チップの表面において第２の半導体チップの配置領域よりも外方に引き出されたバンプにテストプローブを当てて、第１信号接続部と第２信号接続部との間の接続の良否の検査できる。同時に、第１接地接続部および第１電源接続部のうち第２の半導体チップの外方に引き出された接続部に関しても、第２の半導体チップ側の対応する接続部との間の接続の良否を検査できる。
【００１３】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体チップを用いた半導体装置の図解的な断面図であり、図２は、この半導体装置の図解的な平面図である。この半導体装置は、第１の半導体チップとしての親チップ１と、第２の半導体チップとしての子チップ２（図２においては二点鎖線で示す。）とを、互いの活性表面を対向させて接合したチップ・オン・チップ構造を有している。この場合、活性表面とは、トランジスタなどの能動素子や抵抗などの受動素子を含む機能素子が形成された活性表層領域側の表面を指す。親チップ１および子チップ２は、いずれもシリコンチップであってもよいが、ゲルマニウム半導体や化合物半導体（ガリウム砒素やガリウム燐など）などの他の種類の半導体チップであってもよいし、親チップ１と子チップ２との半導体の種類が一致している必要もない。
【００１４】
親チップ１および子チップ２の各活性表面には、各内部回路１０，２０間の信号授受のための信号接続パッドＰＳ１，ＰＳ２が形成されており、親チップ１の活性表面には、さらに外部接続パッドＰＥが形成されている。この外部接続パッドＰＥのなかには、当該親チップ１への電源供給のための電源用パッドＰＥ11と、当該親チップ１への接地電位の供給のための接地用パッドＰＥ12とが含まれている。
【００１５】
親チップ１の最表面にはさらに、子チップ２へ電源電圧を供給するための電源接続パッドＰＰ１と、子チップ２に供給すべき外部電源電圧が与えられる電源用パッドＰＥ21（外部接続パッドＰＥの１つ）とが形成されている。電源接続パッドＰＰ１と、電源用パッドＰＥ21とは、親チップ１上のラインＬを介して接続されており、これらは、親チップ１を動作させるための電源ライン（電源部）とは電気的に絶縁されている。
【００１６】
親チップ１の基体をなす半導体基板（この実施形態ではＰ型基板）上には、信号接続パッドＰＳ１と電源用パッドＰＥ11および接地用パッドＰＥ12との間に、それぞれダイオードＤＭ１，ＤＭ２が介装接続されている。これらのダイオードＤＭ１，ＤＭ２は、信号接続パッドＰＳ１が信号の入力を受け付けるものである場合には、サージ入力から内部回路１０を保護するための保護ダイオードである。また、信号接続パッドＰＳ１が外部へ信号を出力するものである場合には、出力回路を形成するトランジスタに寄生する寄生ダイオードである。
【００１７】
子チップ２の最表面には、信号接続パッドＰＳ２のほかに、電源電圧が供給される電源接続パッドＰＰ２と、接地電位が供給される接地接続パッドＰＧ２とが設けられている。子チップ２の基体をなす半導体基板（この実施形態ではＰ型基板）上には、信号接続パッドＰＳ２と電源接続パッドＰＰ２および接地接続パッドＰＧ２との間に、それぞれダイオードＤＤ１，ＤＤ２が介装接続されている。これらのダイオードＤＤ１，ＤＤ２は、信号接続パッドＰＳ２が信号の入力を受け付けるものである場合には、サージ入力から内部回路２０を保護するための保護ダイオードである。また、信号接続パッドＰＳ２が外部へ信号を出力するものである場合には、出力回路を形成するトランジスタに寄生する寄生ダイオードである。
【００１８】
親チップ１および子チップ２の最表面には、窒化シリコン膜などからなる表面保護膜（図示せず）が形成されていて、パッドＰＳ１，ＰＳ２，ＰＰ１，ＰＰ２，ＰＧ２，ＰＥは表面保護膜に形成された開口から露出している。そして、親チップ１と子チップ２との電気的接続および機械的接合は、親チップ１および子チップ２の信号接続パッドＰＳ１，ＰＳ２，ＰＰ１，ＰＰ２上にそれぞれ配置された信号接続バンプＢＳ１，ＢＳ２，ＢＰ１，ＢＰ２を互いに接合させることによって達成されている。
【００１９】
また、子チップ２の接地接続パッドＰＧ２上にも接地接続バンプＢＧ２が形成されており、これに対向する親チップ１の最表面には、接地接続バンプＢＧ１が設けられていて、これらは互いに接合されている。親チップ１側の接地接続バンプＢＧ１は、表面保護膜上に形成されていて、親チップ１の基体をなす半導体基板からは絶縁されており、したがって、親チップ１の接地部からは電気的に絶縁された状態となっている。
【００２０】
この実施形態では、親チップ１は、子チップ２よりも大きく、子チップ２の配置領域の外方に外部接続パッドＰＥが配置されている。そして、この外部接続パッドＰＥが、ボンディングワイヤＷを介して、リードフレームＦの端子部に接続されるようになっている。
子チップ２の表面に形成されたバンプＢＳ２，ＢＰ２，ＢＧ２は、対応するパッドＰＳ２，ＰＰ２，ＰＧ２付近の限定された領域に形成されているのに対して、親チップ１の表面に形成されたバンプＢＳ１，ＢＰ１，ＢＧ１は、対応するパッドＰＳ１，ＰＰ１，ＰＧ１付近の領域のみにとどまらず、表面保護膜上において子チップ２の配置領域外まで引き出された引き出し部ａ，ｂ，ｃ（図２参照）をそれぞれ有している。そして、接地接続バンプＢＧ１は、親チップ１の周縁付近まで引き出されていて、この接地接続バンプＢＧ１の端部と、リードフレームＦとの間がボンディングワイヤＷで接続されるようになっている。
【００２１】
親チップ１上のバンプＢＳ１，ＢＰ１，ＢＧ１は、表面保護膜の形成の後に、耐酸化性の金属（たとえば、金）を電解めっきまたは無電解めっきにより堆積させることによって、同一工程で形成される。
同様に、子チップ２上のＢＳ２，ＢＰ２，ＢＧ２は、表面保護膜の形成の後に、耐酸化性の金属（たとえば、金）を電解めっきまたは無電解めっきにより堆積させることによって、同一工程で形成される。
【００２２】
図３は、親チップ１および子チップ２のチップ間接続の良否の検査方法を説明するための図解的な電気回路図である。信号接続バンプＢＳ１，ＢＳ２間の接合の良否を検査するときには、信号接続バンプＢＳ１の引き出し部ａと、接地接続バンプＢＧ１の引き出し部ｃ（または電源接続バンプＢＰ１の引き出し部ｂ）とにそれぞれテストプローブＴ，Ｔが当てられる。そして、所定のテスト用電圧（たとえば、ダイオードＤＤ２（またはＤＤ１）に対して順方向となる電圧）を印加することによって、テストプローブＴ，Ｔ間にダイオードＤＤ２（またはＤＤ１）が接続されているかどうかが検査される。
【００２３】
すなわち、一方のテストプローブＴから、接地接続バンプＢＧ１（または電源接続バンプＢＰ１）、接地接続バンプＢＧ２（または電源接続バンプＢＰ２）、ダイオードＤＤ２（またはＤＤ１）、信号接続バンプＢＳ２，ＢＳ１を経て、他方のテストプローブＴに至る回路が形成されていることが確認されれば、結局、信号接続バンプＢＳ１，ＢＳ２間の接合が良好であることを確認できる。このとき、同時に、接地接続バンプＢＧ１，ＢＧ２間（または電源接続バンプＢＰ１，ＢＰ２間）の接続が良好であることも同時に確認されることになる。
【００２４】
引き出し部ｃ（またはａ）に当てたテストプローブＴからテスト用の電圧を印加したときに、引き出し部ａ（またはｂ）に当てたテストプローブにおいて電流が検出されなければ、上記の回路のいずれかの箇所に不良があることになる。このような場合には、当該チップ・オン・チップ構造は、不良品と判定されて以後の工程から排除される。
また、電源接続バンプＢＰ１（もしくは接地接続バンプＢＧ１）と、信号接続バンプＢＳ１または接地接続バンプＢＧ１（もしくは電源接続バンプＢＰ１）との間で、同様の検査を行うことによって、電源接続バンプＢＰ１，ＢＰ２間（または接地接続バンプＢＧ１，ＢＧ２間）の接合の良否を判定することができる。
【００２５】
親チップ１および子チップ２の電源部および接地部は電気的に分離されているので、検査時において、一対のテストプローブ間に親チップ１側のダイオードＤＭ１，ＤＭ２を通る回路が形成されることはない。したがって、親チップ１と子チップ２との電気接続の良否を確実に検査できる。
以上のようにこの実施形態においては、親チップ１および子チップ２の電源部および接地部をそれぞれ電気的に分離した構成により、子チップ２内の既存のダイオードＤＤ１，ＤＤ２を利用して、高度な機能テストを要することなく、親チップ１と子チップ２との電気接続の良否を簡便に検査することができるようになる。そして、この簡便な検査により良品と判定されたチップ・オン・チップ構造についてのみ、封止樹脂によるパッケージング工程や、その後の機能テスト工程が行われることになる。
【００２６】
なお、この検査は、親チップ１とリードフレームＦとのワイヤボンディングに先だって行われることが好ましいが、ワイヤボンディング後に検査を行う場合には、親チップ１と子チップ２との電源部および接地部が電気的に分離されている状態を確保しておく必要がある。具体的には、図１および図２に示されているように、電源用パッドＰＥ11と電源用パッドＰＥ21とを、リードフレームＦの各別の端子部に接続し、接地用パッドＰＥ12と接地接続バンプＢＧ１とをリードフレームＦの各別の端子に接続すればよい。
【００２７】
以上、この発明の一実施形態について説明したが、この発明は、他の形態で実施することも可能である。たとえば、上述の実施形態では、子チップ２への電源供給を親チップ１の半導体基板上に形成されたラインＬを介して行っているが、親チップ１側の電源接続パッドＰＰ１を省き、電源接続バンプＢＰ１をボンディングワイヤＷでリードフレームＦに接続するようにしてもよい。すなわち、接地接続バンプＢＧ１側と同様の構成としてもよい。
【００２８】
また、上述の実施形態では、親チップ１および子チップ２の両方にバンプＢＳ１，ＢＳ２，ＢＰ１，ＢＰ２，ＢＧ１，ＢＧ２を設けているが、たとえば、子チップ２側のバンプＢＳ２，ＢＰ２，ＢＧ２を省き、親チップ１側のバンプＢＳ１，ＢＰ１，ＢＧ２を子チップ２のパッドＰＳ２，ＰＰ２，ＰＧ２に直接接合する構成としてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体チップを用いたチップ・オン・チップ構造の半導体装置の図解的な断面図である。
【図２】上記半導体装置の図解的な平面図である。
【図３】チップ間接続の良否の検査方法を説明するための図解的な電気回路図である。
【符号の説明】
１      親チップ（第１の半導体チップ）
２      子チップ（第２の半導体チップ）
１０      親チップの内部回路
２０      子チップの内部回路
ａ      引き出し部
ｂ      引き出し部
ｃ      引き出し部
ＢＧ１    接地接続バンプ
ＢＧ２    接地接続バンプ
ＢＰ１    電源接続バンプ
ＢＰ２    電源接続バンプ
ＢＳ１    信号接続バンプ
ＢＳ２    信号接続バンプ
ＤＤ１    ダイオード
ＤＤ２    ダイオード
Ｆ        リードフレーム
ＰＥ11    電源用パッド
ＰＥ12    接地用パッド
ＰＥ21    電源用パッド
ＰＧ２    接地接続パッド
ＰＰ１    電源接続パッド
ＰＰ２    電源接続パッド
ＰＳ１    信号接続パッド
ＰＳ２    信号接続パッド
Ｔ        テストプローブ
Ｗ        ボンディングワイヤ
【図１】
0003939057.tif 000002
【図２】
0003939057.tif 000003
【図３】
0003939057.tif 000004