(57)【特許請求の範囲】
【請求項１】
集積回路を設けた半導体デバイスを他の半導体デバイスとともに、複数の外部接続パッドを設けたモジュール基板に搭載してシステムモジュールを形成するための半導体デバイスにおいて、該半導体デバイスは、該半導体デバイスのデザインルールに従って、該半導体デバイスの形成時に集積回路に新規配線層として集積した接続端子および該接続端子を相互に接続する外部接続配線を有し、該接続端子は、該半導体デバイスをモジュール基板に搭載した後に前記モジュール基板の複数の外部接続パッドに相互に配線接続可能に構成していることを特徴とする半導体デバイス。
【請求項２】
上記新規配線層は、電源用配線層、接地用配線層、あるいはこれらの層に挟まれた信号用配線層を有する多層構造であることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
新規配線層には、マトリックス状に配置した接続端子を積層したことを特徴とする請求項２に記載の半導体デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体デバイスに関し、詳しくは、マイクロプロセッサ、メモリなどの半導体デバイスを基板に搭載して、システムモジュールを構成する際に適した半導体デバイスである。
【０００２】
【従来の技術】
通常の電子機器は、複数の半導体デバイスをモジュール基板に搭載した複数のシステムモジュールや単独に機能する半導体デバイスなどからなる。
そして、システムモジュールは、それに搭載した半導体デバイス同士を基板上で接続している。このように半導体デバイスを基板上で接続したものとして、図８に示すシステムモジュールが従来から知られている。
このシステムモジュール４０は、モジュール基板２０に、半導体デバイスである、プロセッサ用デバイス３１とメモリ用デバイス３２とを搭載して、マイクロプロセッサ用のシステムモジュール４０を構成している。
【０００３】
上記プロセッサ用デバイス３１は、図９に示すように、機能回路部１００１、１００２、１００３と、その周囲に矩形で示す複数の接続パッド１０１とを備えたウエハチップ１０からなる。上記接続パッド１０１は、いずれかの機能回路部に接続していて、このプロセッサ用デバイス３１と外部デバイスとを接続する際の接続端子となる。
また、上記メモリ用デバイス３２も、図示しないが、プロセッサ用デバイス３１と同様に、種々の機能回路部と、その周囲に並んだ複数の接続パッド２０１を設けたウエハチップからなる。
各半導体デバイス３１、３２のウエハチップ内において、各機能回路部同士は、図示していない配線を介して接続されている。ただし、この配線は、半導体デバイスの配線デザインルールにしたがって形成されている。
このような半導体デバイスをモジュール基板２０に搭載し、それらをワイアボンディングにより接続している。
【０００４】
上記モジュール基板２０上には、その外周に沿って複数の外部接続パッド１０２を備えるとともに、その外周よりも内側の面にも、別の接続パッド１０３を複数備えている。この内側面に備えた接続パッド１０３は、上記半導体デバイスの搭載位置から外れた位置に設けている。
上記のように各半導体デバイスを搭載したシステムモジュール４０は、さらに図示していないマザーボードに搭載するが、このマザーボードには、その他のシステムモジュールや、トランジスタなどの種々の電子部品も搭載される。そして、マザーボードに搭載した上記システムモジュール４０、他のシステムモジュールおよびトランジスタは、モジュール基板２０上の外部接続パッド１０２を介して互いに接続される。
【０００５】
次に、上記システムモジュール４０のモジュール基板２０上の配線状況を説明する。
モジュール基板２０上には、図８に二重線で示す配線１１０、１２０、１３０を設けている。
上記の配線のうちの配線１１０は、モジュール基板２０の外部接続パッド１０２ａとメモリ用デバイス３２の接続パッド２０１とを接続している。つまり、配線１１０は、外部接続パッド１０２ａからプロセッサ用デバイス３１を迂回し、基板２０上の接続パッド１０３ａを介して、メモリ用デバイス３２の接続パッド２０１に接続している。
なお、この配線１１０は、メモリ用デバイス３２を、図示していない外部のモジュールに接続するためのものである。
【０００６】
配線１２０は、モジュール基板２０上の外部接続パッド１０２ｂと１０２ｃとを接続するためのもので、他のシステムモジュールなどの外部部品同士を接続するフィードスルー配線である。つまり、このフィードスルー配線１２０は、システムモジュール４０の半導体デバイス３１や３２には、直接接続しない配線である。
また、配線１３０も、外部接続パッド１０２ｄと外部接続パッド１０２ｅとを接続するフィードスルー配線である。
これらの配線は、全て基板２０上およびデバイス上の接続パッドにワイアボンディングにより接続し、各半導体デバイス３１、３２を迂回するものである。
【０００７】
【発明が解決しようとする課題】
従来から、電子機器システムの高速処理化を阻む一番の原因は、配線の配線容量の増大による遅延であった。その配線容量増大の原因は、基板上での配線であった。しかも、各配線が、モジュール基板２０上に搭載された半導体デバイスを迂回したり、デバイス間配線を迂回したりすることによって、配線長は長くなり、さらに配線容量は増大していた。結局、従来はモジュール基板上で配線する限り、この配線容量を小さくできなかった。
そのために各半導体デバイスがどんなに高速処理機能を備えていても、この半導体デバイスの高速性能をそのままシステムモジュールの性能として発揮できなかった。
【０００８】
したがって、図８に示す従来のシステムモジュール４０では、プロセッサ用デバイス３１やメモリ用デバイス３２が、それぞれ高速処理機能を備えていても、モジュール基板２０上の配線容量による遅延が大きく、結果として、電子機器システムは、それほど高速化ができなかった。
【０００９】
この発明の目的は、高速処理の阻害原因であるモジュール基板上の配線遅延を小さくし、各半導体デバイスなどの個々の部品の性能を十分に活かすようにすることである。
ひいては、このシステムモジュールを搭載した電子機器システムの高速処理を可能にすることである。
【００１０】
【課題を解決するための手段】
第１の発明は、集積回路を設けた半導体デバイスを他の半導体デバイスとともに、複数の外部接続パッドを設けたモジュール基板に搭載してシステムモジュールを形成するための半導体デバイスにおいて、該半導体デバイスは、該半導体デバイスのデザインルールに従って、該半導体デバイスの形成時に集積回路に新規配線層として集積した接続端子および該接続端子を相互に接続する外部接続配線を有し、該接続端子は、該半導体デバイスをモジュール基板に搭載した後に前記モジュール基板の複数の外部接続パッドに相互に配線接続可能に構成している点に特徴を有する。
第２の発明は、第１の発明を前提とし、新規配線層は、電源用配線層、接地用配線層、あるいはこれらの層に挟まれた信号用配線層を有する多層構造である点に特徴を有する。
第３の発明は、第２の発明を前提とし、新規配線層には、マトリックス状に配置した接続端子を積層した点に特徴を有する。
【００１１】
【発明の実施の形態】
図１、図２に示す第１実施例は、外部接続配線を内部に備えた半導体デバイスの例である。
半導体デバイス２１は、機能回路部１００１〜１００３と、このウエハチップ１の外周に沿って並んだ複数の接続パッド１０１とを設けたウエハチップ１からなる。
そして、上記機能回路部１００１〜１００３内には、外部接続配線１１、１２、１３を設けている。すなわち、これらの外部接続配線１１〜１３は、半導体デバイスのデザインルールにしたがってウエハチップに積層したものである。
また、上記接続パッド１０１の外側には、外部接続配線１１、１２、１３に接続するための接続パッド１１ａ、１２ａ、１３ａ、１１ｂ、１２ｂ、１３ｂを備えている。
なお、上記接続パッド１１ａ、１２ａ、１３ａ、１１ｂ、１２ｂ、１３ｂを接続パッド１０１の外側に設けずに、それらパッド１０１に代えて、その位置に接続パッド１１ａ、１２ａ、１３ａ、１１ｂ、１２ｂ、１３ｂを設けてもよい。このようにすれば、ウエハチップ１の周囲に、すべてのパッドを整列させることができる。このように外周のすべての接続パッドが整列していれば、それだけボンディングもしやすくなる。
【００１２】
そして、上記外部接続配線１１は、接続パッド１１ａと１１ｂとを接続する配線であり、上記外部接続配線１２は、接続パッド１２ａと１２ｂとを接続する配線であり、上記外部接続配線１３は、接続パッド１３ａと１３ｂとを接続する配線である。
なお、外部接続配線１１〜１３は、その設計によっては交差せざるをえないことがある。しかし、外部接続配線を重ね合わせるようにして交差させることはできない。そこで、外部接続配線を交差せざるをえないときには、絶縁層を介在させて、その上下に外部接続配線を設けるようにすればよい。
このようにすれば、どのような状況の中でも、外部接続配線を交差させられる。その分、設計の自由度も増すので、それぞれの外部接続配線１１〜１３の長さを最小にすることもできる。
【００１３】
このような半導体デバイス２１を、図２に示すように、他の半導体デバイス２２とともに、モジュール基板２に搭載してシステムモジュール４を形成する。
このモジュール基板２は、従来例のモジュール基板２０と同様に、複数の外部接続パッド１０２や接続パッド１０３を備えている。
このように、上記基板２上に上記半導体デバイス２１と半導体デバイス２２とを搭載した後、外部接続配線を目的の接続パッドに接続する。
なお、上記第１実施例の外部接続配線１１〜１３は、半導体デバイス２１内には接続しない、いわゆるフィードスルー配線として機能するものであるが、この発明の外部接続配線とは、このようなフィードスルー配線に限らない。例えば、接続パッドと半導体デバイス２１の機能回路部１００１、１００２、１００３とを接続する配線や、接続パッド同士を接続する途中で、上記機能回路部にも接続するようにした配線も含まれる。
【００１４】
次に、図２における配線を説明する。
なお、図２では、半導体デバイス外の基板２上の配線を二重線で表わし、半導体デバイスのウエハチップに一体に形成した配線を一重線で表わしている。
そして、このシステムモジュール４では、図２に示すように、３本の配線を形成している。
第１の配線は、外部接続パッド１０２ａとデバイス２２の接続パッド２０１を接続する。すなわち、外部接続パッド１０２ａを、基板２上の接続パッド１０３ｂ、半導体デバイス２１の接続パッド１１ａ、接続パッド１１ｂ、基板２上の接続パッド１０３ｃおよび１０３ａを介して、半導体デバイス２２の接続パッド２０１に接続している。
【００１５】
この配線の最大の特徴は、配線途中の接続パッド１１ａから１１ｂの間を、デバイス２１のウエハチップ上に形成した上記外部接続配線１１で接続したことである。このため、デバイス２１を迂回していた従来の配線１１０に比べて、この実施例の配線の方が、全長を短くできる。また、それだけでなく、半導体デバイス外の基板上の配線である二重線で表した部分の長さが圧倒的に短くなる。したがって、この配線の配線容量が小さくなり、外部接続パッド１０２ａから接続パッド２０１への信号伝達速度は、高速化される。
上記のことは、第２の配線および第３の配線においても同じことがいえる。すなわち、第２の配線には、その途中に、上記外部接続配線１２を接続し、第３の配線には、外部接続配線１３、１４を接続しているので、第１の配線と同様に、高速化が可能になる。なお、第３の配線において、半導体デバイス２２の接続パッド１３ｆから接続パッド１３ｇ間の外部接続配線１４も、ウエハチップ上に形成したものである。
【００１６】
このような配線容量の小さい配線を実現するためには、回路全体を考慮した上で総合的な設計をしなければならない。なぜなら、全体構造を無視すると、回路が錯綜してしまうからである。そのためには、ウエハチップ単体での機能回路設計が決定した後に、他のデバイスを搭載するモジュール基板２上での相互接続も考慮して設計しなければならない。
このようにして、配線の大半を半導体デバイス上に形成することにより、全てを基板上に配線した従来と比べて、遅延時間を１〜２桁小さくすることができる。したがって、このようなシステムモジュールをマザーボードに搭載すれば、電子機器システムも高速処理が可能になる。
【００１７】
図３、図４に示す第２実施例は、機能回路部と接続パッド１０１を設けたウエハチップ１上に、新規配線層５００を形成し、この新規配線層５００に外部接続配線や接続パッド５０１を設けた点が、第１実施例と異なる。
上記新規配線層５００は、配線部５１０、パッシベーション膜５１２および接続パッド５０１からなる。
上記配線部５１０には外部接続配線を設け、配線以外の部分を絶縁部としている。また、図中、符号５１１はパッシベーション膜であり、パッシベーション膜５１１、５１２は保護膜として機能する。
【００１８】
そして、ウエハチップ１の接続パッド１０１のうち、必要な接続パッド１０１と、新規配線層５００に設けた接続パッド５０１との間は、図４に示すように、配線部５１０の絶縁部に形成したスルーホール２００によって、導通するようにしている。なお、接続パッド５０１の中には、接続パッド１０１と接続しないものもある。この接続パッド５０１は、上記配線部５１０に新たに形成した外部接続配線と接続させるための接続パッドである。
【００１９】
なお、設計の状況に応じては、接続パッド１０１のすべてを新規配線層５００に形成する接続パッド５０１に接続しなければならない場合がある。このような場合には、接続パッド１０１よりも、接続パッド５０１の方が、新規の配線の分だけ数が多くなる。このように接続パッド５０１の数が多くなったときには、従来のように、接続パッドを１列に配列したのでは、数が足りなくなることがある。この場合には、その接続パッドを２列に配列すれば良い。
【００２０】
この第２実施例のように、ウエハチップ１の上に新規配線層５００を形成するようにすれば、新たに追加する配線や接続パッドが、ウエハチップ１に形成した機能回路部に影響を与えない。そのため、どのような配線であっても、機能回路部が同じであれば、従来の半導体デバイスをそのまま使うことができる。言い換えれば、新規配線層以外は、他の半導体デバイスとの相互関係を考慮しなくてもよくなる。
これに対して、前記第１実施例の場合には、配線が変われば、ウエハチップ上の回路自体を変更しなければならない。しかし、この第２実施例では、ウエハチップの回路自体を変更しなくてよく、それだけ設計がやりやすくなる。
ただし、配線容量という観点からみれば、第１実施例も第２実施例も同様である。
【００２１】
図５に示す第３実施例は、新規配線層６００を多層構造にした半導体デバイスで、この新規配線層６００は、その下から順に、接地用配線層６１１、信号用配線層６１２、６１３、電源用配線層６１４およびこれらの間に設けた絶縁層６１０からなる。このように信号用配線層６１２、６１３を、接地用配線層６１１と電源用配線層６１４との間に挟むようにしたのは、高周波信号用の同軸ケーブルと同じ状態を作り出して、信号の遅延や乱れなどを防止するためである。このようにすれば、高速信号処理を必要とする配線において、特に、有効である。
なお、接地用配線層６１１と電源用６１４のうち、どちらが上にあってもよいこと当然である。
【００２２】
図６、図７に示す第４実施例は、新規配線層６００に接続パッド７０１を形成するとともに、その接続パッド７０１の配列構造をマトリックス状にしたものである。この接続パッド７０１の配列以外の構造は、上記第３実施例と同様である。ただし、図６では、ウエハチップ１の接続パッドや、新規配線層６００の具体的な構造は省略している。
なお、この接続パッド７０１は、突起を形成したいわゆるバンプ構造としている。
【００２３】
このように、接続パッド７０１をマトリックス状に配置することによって、その接続パッドを多数設けることができる。しかも、バンプ構造としているので、フリップチップ方式が採用でき、配線の接続ピッチを小さくすることができる。したがって、さらに、多くの接続パッド７０１を配列することができる。
このように、接続パッド７０１を多数設けることができるということは、その分、新規配線層６００に、多くの外部接続配線を形成することができるということになる。したがって、接続パッド７０１をマトリックス状に多数配置することにより、新規配線層６００内の配線設計の自由度が増す。
【００２４】
【発明の効果】
第１の発明によれば、モジュール基板上に形成していた遅延時間の大きい配線を、ウエハチップ上に半導体デバイスのデザインルールに従って形成した新規配線層として設けることができるので、半導体デバイス単体の高速処理機能を阻害することがない。したがって、このようなシステムモジュールを搭載した電子機器システムを高速処理化できる。
特に、通常の半導体デバイスの上に新規配線層を形成するようにすれば、システムモジュールの仕様に基づいて、半導体デバイスを設計する場合にも、従来の半導体デバイスを新規配線層を有する半導体デバイスの一部としてそのまま使える。したがって、その分、設計コストを低減できる。
第２の発明によれば、新規配線層のうちの信号用配線層を、接地用配線層と電源用配線層とで挟むことにより、信号の遅延や乱れなどを防止することができる。
第３の発明により、接続パッドなどの接続端子を、新規配線層の表面にマトリックス状に配置することにより、多数の接続端子を設けることができる。したがって、新規配線層での配線設計の自由度が増し、より複雑な配線要求にも対応できる。
【図面の簡単な説明】
【図１】第１実施例の半導体デバイスの平面図である。
【図２】第１実施例の半導体デバイスを用いたシステムモジュールの配線パターンを示す平面図である。
【図３】第２実施例の半導体デバイスの断面図である。
【図４】第２実施例の半導体デバイスの新規配線層の上下の接続パッドを接続する部分の拡大断面図である。
【図５】第３実施例の半導体デバイスの断面図である。
【図６】第４実施例の半導体デバイスの断面図である。
【図７】第４実施例の半導体デバイスの平面図である。
【図８】従来例の半導体デバイスを用いたシステムモジュールの配線パターンを示す平面図である。
【図９】従来例の半導体デバイスの平面図である。
【符号の説明】
１                  ウエハチップ
２１、２２          半導体デバイス
１１〜１４          外部接続配線
１１ａ、１１ｂ      接続パッド
１２ａ、１２ｂ      接続パッド
１３ａ、１３ｂ      接続パッド
１３ｆ、１３ｇ      接続パッド
５０１              接続パッド
７０１              接続パッド
５１０              配線部
１００１〜１００３  機能回路部
５００、６００      新規配線層
６１１              接地用配線層
６１２、６１３      信号用配線層
６１４              電源用配線層
【図１】
0003950531.tif 000002
【図２】
0003950531.tif 000003
【図３】
0003950531.tif 000004
【図４】
0003950531.tif 000005
【図５】
0003950531.tif 000006
【図６】
0003950531.tif 000007
【図７】
0003950531.tif 000008
【図８】
0003950531.tif 000009
【図９】
0003950531.tif 000010