(57)【特許請求の範囲】
【請求項１】
第１の差動信号の一方の信号が印加される入力部と上記一方の信号に応じた第１の電流を供給する電流供給部とを有する第１の電流供給回路と、
上記第１の差動信号の他方の信号が印加される入力部と上記他方の信号に応じた第２の電流を供給する電流供給部とを有する第２の電流供給回路と、
第２の差動信号が印加される第１及び第２のトランジスタを有し、上記第１の電流が供給される第１のトランジスタ対と、
上記第２の差動信号が印加される第３及び第４のトランジスタを有し、上記第２の電流が供給される第２のトランジスタ対と、
上記第２及び第３のトランジスタに電流を供給するための第１の抵抗素子と、
上記第１及び第４のトランジスタに電流を供給するための第２の抵抗素子と
を有し、
上記第１の電流供給回路の入力部が、ベースに上記一方の信号が印加される第５のトランジスタを有し、
上記第２の電流供給回路の入力部が、ベースに上記他方の信号が印加される第６のトランジスタを有し、
上記第５及び第６のトランジスタがそれぞれエミッタ接地回路を構成しており、
上記第１の抵抗素子と上記第２及び第３のトランジスタとの接続ノード及び上記第２の抵抗素子と上記第１及び第４のトランジスタとの接続ノードから差動信号が出力される、  マルチプライヤ。
【請求項２】
上記第１の電流供給回路が、ベースに上記第５のトランジスタの出力信号が印加される第７のトランジスタを有し、
上記第２の電流供給回路が、ベースに上記第６のトランジスタの出力信号が印加される第８のトランジスタを有し、
上記第７及び第８のトランジスタがそれぞれエミッタフォロア回路を構成する、
請求項１に記載のマルチプライヤ。
【請求項３】
上記第１の電流供給回路の電流供給部が、上記第７のトランジスタに接続される第９のトランジスタと上記第１のトランジスタ対に接続される第１０のトランジスタとで構成される第１のカレントミラー回路を有し、
上記第２の電流供給回路の電流供給部が、上記第８のトランジスタに接続される第１１のトランジスタと上記第２のトランジスタ対に接続される第１２のトランジスタとで構成される第２のカレントミラー回路を有する、
請求項２に記載のマルチプライヤ。
【請求項４】
上記第７のトランジスタと上記第９のトランジスタとの間に接続された第３の抵抗素子と、上記第８のトランジスタと上記第１１のトランジスタとの間に接続された第４の抵抗素子とを更に有する、
請求項３に記載のマルチプライヤ。
【請求項５】
第２の電源電圧と上記第７のトランジスタのベースとの間に接続された第５の抵抗素子と、
第１の電源電圧と上記第８のトランジスタのベースとの間に接続された第６の抵抗素子と
を更に有し、
上記第１及び第２の抵抗素子、並びに上記第７及び第８のトランジスタが第１の電源電圧に接続される、
請求項１乃至４の何れかに記載のマルチプライヤ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２つの入力信号を掛算した信号を生成するマルチプライヤに関するものである。
【０００２】
【従来の技術】
例えば周波数変換回路や復調回路などに使用されるミキサ回路は、ギルバート・セルと呼ばれる回路を用いて構成されることが多い。ギルバート・セルはバリィ・ギルバート氏によって発明された回路である。
【０００３】
図８は、そのギルバート・セルの基本的な構成を示す概略的な回路図である。
図８において、符号Ｑ１〜符号Ｑ６はｎｐｎトランジスタを、符号ＣＣ１は定電流回路を、符号Ｒ１および符号Ｒ２は抵抗を、符号Ｔ１、符号Ｔ１’、符号Ｔ２、符号Ｔ２’、符号Ｔｏおよび符号Ｔｏ’は端子をそれぞれ示す。
【０００４】
ｎｐｎトランジスタＱ１およびｎｐｎトランジスタＱ２のエミッタは、互いに共通に接続されるとともに、定電流回路ＣＣ１を介して基準電位ＧＮＤに接続される。ｎｐｎトランジスタＱ１のベースは端子Ｔ１に接続され、ｎｐｎトランジスタＱ２のベースは端子Ｔ１’に接続される。
【０００５】
ｎｐｎトランジスタＱ３およびｎｐｎトランジスタＱ４のエミッタは、互いに共通に接続されるとともに、ｎｐｎトランジスタＱ１のコレクタに接続される。また、ｎｐｎトランジスタＱ３のベースは端子Ｔ２に接続され、ｎｐｎトランジスタＱ４のベースは端子Ｔ２’に接続される。
【０００６】
ｎｐｎトランジスタ５およびｎｐｎトランジスタＱ６のエミッタは、互いに共通に接続されるとともに、ｎｐｎトランジスタＱ２のコレクタに接続される。また、ｎｐｎトランジスタＱ５のベースは端子Ｔ２’に接続され、ｎｐｎトランジスタＱ６のベースは端子Ｔ２に接続される。
【０００７】
ｎｐｎトランジスタＱ３およびｎｐｎトランジスタＱ５のコレクタは、互いに共通に接続されて、端子Ｔｏに接続されるとともに、抵抗Ｒ１を介して電源Ｖｃｃに接続される。
ｎｐｎトランジスタＱ４およびｎｐｎトランジスタＱ６のコレクタは、互いに共通に接続されて、端子Ｔｏ’に接続されるとともに、抵抗Ｒ２を介して電源Ｖｃｃに接続される。
【０００８】
端子Ｔ１および端子Ｔ１’には、同相電圧として一定電圧Ｖ１が入力され、差動電圧として信号ｖ１が入力される。
端子Ｔ２および端子Ｔ２’には、同相電圧として一定電圧Ｖ２が入力され、差動電圧として信号ｖ２が入力される。
【０００９】
このような構成を有する図８のギルバート・セルにおいて、入力差動電圧ｖ１および入力差動電圧ｖ２と出力差動電圧ｖｏとの間には、次式に示すような関係が成り立つ。
【００１０】
【数１】
0003974774.tif 000002
【００１１】
ただし、式（１）において、符号ＲＬは抵抗Ｒ１および抵抗Ｒ２の抵抗値を、、符号ＶＴはｎｐｎトランジスタの熱電圧を示す。
なお、熱電圧ＶＴはボルツマン定数ｋ、トランジスタの接合部の温度Ｔ、および電子の電荷ｑによって
ＶＴ＝ｋＴ／ｑ
と表すことができ、例えば接合温度Ｔが３００Ｋの場合、約２６ｍＶとなる。
【００１２】
まず、式（１）において、入力差動電圧ｖ１および入力差動電圧ｖ２がこの熱電圧ＶＴに比べて十分小さい場合、すなわち｜ｖ１／２ＶＴ｜≪１および｜ｖ２／２ＶＴ｜≪１が成立する場合について考える。この場合、
ｔａｎｈ（ｖ１／２ＶＴ）≒ｖ１／２ＶＴ
ｔａｎｈ（ｖ２／２ＶＴ）≒ｖ２／２ＶＴ
が成立するので、式（１）は以下のように近似できる。
【００１３】
【数２】
0003974774.tif 000003
【００１４】
式（２）に示すように、出力差動電圧ｖｏは入力差動電圧ｖ１と入力差動電圧ｖ２との掛算結果に比例しており、図８のギルバート・セルはマルチプライヤとして機能することが分かる。
【００１５】
また、図８のギルバート・セルは、入力信号の一方を小信号、他方を大信号として使用する場合が一般的であるので、例として、｜ｖ１／２ＶＴ｜≪１および｜ｖ２／２ＶＴ｜≫１が成立する場合について考える。
まず、ｖ２／２ＶＴ≫１のとき、
ｔａｎｈ（ｖ２／２ＶＴ）≒１
が成立するので、式（１）は以下のように近似できる。
【００１６】
【数３】
0003974774.tif 000004
【００１７】
また、ｖ２／２ＶＴ≪−１のとき、
ｔａｎｈ（ｖ２／２ＶＴ）≒−１
が成立するので、式（１）は以下のように近似できる。
【００１８】
【数４】
0003974774.tif 000005
【００１９】
式（３）および式（４）から分かるように、出力差動電圧ｖｏの大きさは入力差動電圧ｖ１に比例し、また出力差動電圧ｖｏの極性は入力差動電圧ｖ２の極性に応じて反転する。これは、入力差動電圧ｖ２の極性に応じて値‘＋１’または値‘−１’を出力差動電圧ｖｏに掛算することと等価である。したがって、この場合においても、図８のギルバート・セルはマルチプライヤとして機能することが分かる。
【００２０】
しかしながら、上述した図８のギルバート・セルには、以下に述べるような問題点がある。
図８のギルバート・セルにおいて、例えば定電流源ＣＣ１を一般的なカレントミラー回路で構成した場合、端子Ｔｏまたは端子Ｔｏ’から取り出し得る出力信号の最大振幅ΔＶｏｍａｘは、
ΔＶｏｍａｘ≦Ｖｃｃ−３Ｖｃｅ
で表される。ここで符号Ｖｃｅはｎｐｎトランジスタのコレクタ−エミッタ間電圧を示す。このコレクタ−エミッタ間電圧Ｖｃｅは、トランジスタを非飽和状態で安定に動作させるために一般的に１Ｖ程度必要である。例えば電源Ｖｃｃ＝５Ｖ、コレクタ−エミッタ間電圧Ｖｃｅ＝１Ｖとすると、出力信号の最大振幅ΔＶｏｍａｘは、
ΔＶｏｍａｘ≦５−３×１＝２（Ｖ）
となる。同様の条件で電源Ｖｃｃ＝３Ｖとすると、
ΔＶｏｍａｘ≦３−３×１＝０（Ｖ）
となり、電源Ｖｃｃ＝３Ｖの場合ギルバート・セルは安定に動作しないことになる。
【００２１】
このように、図８に示すギルバート・セル回路は、特に電源電圧が３Ｖ以下の低電圧回路において安定に動作できない問題がある。一方、半導体集積回路に対する低電圧化の要求は近年ますます高まっており、上述したギルバート・セル回路より低い電源電圧で動作可能なマルチプライヤの実現が求められていた。
【００２２】
低電圧動作が可能な従来のマルチプライヤとして、例えば図９および図１０に示す回路が提案されている。
【００２３】
図９は、ギルバート・セルよりも低い電源電圧で動作可能なマルチプライヤの従来例を示す回路図である。
図８と図９の同一符号は同一の構成要素を示し、また、符号Ｑ１および符号Ｑ２’はｐｎｐトランジスタを、符号ＣＣ２〜符号ＣＣ４は定電流回路をそれぞれ示す。
【００２４】
図９のマルチプライヤにおいては、図８のｎｐｎトランジスタＱ１、ｎｐｎトランジスタＱ２および定電流回路ＣＣ１により構成された差動増幅回路に代わり、ｐｎｐトランジスタＱ１’、ｐｎｐトランジスタＱ２’および定電流回路ＣＣ４により構成された差動増幅回路が設けられている。
【００２５】
すなわち、ｐｎｐトランジスタＱ１’およびｐｎｐトランジスタＱ２’のエミッタは、互いに共通に接続されるとともに、定電流回路ＣＣ４を介して電源Ｖｃｃに接続される。ｐｎｐトランジスタＱ１’のコレクタはｎｐｎトランジスタＱ３およびｎｐｎトランジスタＱ４の共通接続されたエミッタに接続され、ベースは端子Ｔ２に接続される。ｐｎｐトランジスタＱ２’のコレクタはｎｐｎトランジスタＱ５およびｎｐｎトランジスタＱ６の共通接続されたエミッタに接続され、ベースは端子Ｔ２’に接続される。端子Ｔ２および端子Ｔ２’には、同相電圧として一定電圧Ｖ２が入力され、差動電圧として信号ｖ２が入力される。
また、ｎｐｎトランジスタＱ３およびｎｐｎトランジスタＱ４の共通接続されたエミッタは、定電流回路ＣＣ２を介して基準電位ＧＮＤに接続される。ｎｐｎトランジスタＱ５およびｎｐｎトランジスタＱ６の共通接続されたエミッタは、定電流回路ＣＣ３を介して基準電位ＧＮＤに接続される。
【００２６】
上述した構成を有する図９のマルチプライヤにおいて、定電流回路ＣＣ２および定電流回路ＣＣ３に一般的なカレントミラー回路を用いた場合、出力信号の最大振幅ΔＶｏｍａｘは、
ΔＶｏｍａｘ≦Ｖｃｃ−２Ｖｃｅ
で表され、図８のギルバート・セルに比べて１トランジスタ分のコレクタ−エミッタ間電圧Ｖｃｅだけ出力信号の振幅を大きくできる。換言すれば、この電圧分だけギルバート・セルよりも低い電源電圧で安定に動作させることができる。
【００２７】
図１０は、ギルバート・セルよりも低い電源電圧で動作可能な他のマルチプライヤの従来例を示す回路図である。
図９と図１０の同一符号は同一の構成要素を示し、また、符号Ｑ７および符号Ｑ８はｎｐｎトランジスタを、符号ＣＣ５〜符号ＣＣ８は定電流回路を、符号ＣＶ１および符号ＣＶ２は定電圧回路をそれぞれ示す。
【００２８】
図１０のマルチプライヤにおいては、図９のｐｎｐトランジスタＱ１’、ｐｎｐトランジスタＱ２’および定電流回路ＣＣ４により構成された差動増幅回路に代わり、ｎｐｎトランジスタＱ７、ｎｐｎトランジスタＱ８、および定電流回路ＣＣ７〜定電流回路ＣＣ９により構成された差動増幅回路が設けられている。
【００２９】
すなわち、ｎｐｎトランジスタＱ７およびｎｐｎトランジスタＱ８のエミッタは、互いに共通に接続されるとともに、定電流回路ＣＣ７を介して基準電位ＧＮＤに接続される。ｎｐｎトランジスタＱ７のコレクタは定電流回路ＣＣ８を介して電源Ｖｃｃに接続され、ベースは端子Ｔ２に接続される。ｎｐｎトランジスタＱ８のコレクタは定電流回路ＣＣ９を介して電源Ｖｃｃに接続され、ベースは端子Ｔ２’に接続される。端子Ｔ２および端子Ｔ２’には、同相電圧として一定電圧Ｖ２が入力され、差動電圧として信号ｖ２が入力される。
また、ｎｐｎトランジスタＱ７のコレクタは、定電流回路ＣＣ８を介して電源Ｖｃｃに接続されると共に、ｎｐｎトランジスタＱ３およびｎｐｎトランジスタＱ４の共通接続されたエミッタに定電圧回路ＣＶ１を介して接続される。ｎｐｎトランジスタＱ８のコレクタは、定電流回路ＣＣ９を介して電源Ｖｃｃに接続されると共に、ｎｐｎトランジスタＱ５およびｎｐｎトランジスタＱ６の共通接続されたエミッタに定電圧回路ＣＶ２を介して接続される。
【００３０】
上述した構成を有する図１０のマルチプライヤにおいても、定電流回路ＣＣ２および定電流回路ＣＣ３に一般的なカレントミラー回路を用いた場合、出力信号の最大振幅ΔＶｏｍａｘは、
ΔＶｏｍａｘ≦Ｖｃｃ−２Ｖｃｅ
で表され、図８のギルバート・セルに比べて１トランジスタ分のコレクタ−エミッタ間電圧Ｖｃｅだけ出力信号の振幅を大きくできる。すなわち、ギルバート・セルよりも低い電源電圧で安定に動作させることができる。
【００３１】
【発明が解決しようとする課題】
しかしながら、図９および図１０に示した従来の低電圧動作可能なマルチプライヤには幾つかの問題がある。
すなわち、図９に示すマルチプライヤにおいてはｐｎｐトランジスタを使用する必要があるので、ｎｐｎトランジスタだけを用いるギルバート・セルに比べて周波数特性が悪化する問題がある。
また、図９および図１０に示すマルチプライヤにおいては、電源Ｖｃｃ側と基準電位ＧＮＤ側に電流源を設ける必要があり、しかも両者の電流値を高い精度で一致させる必要があるので、そのための複雑な回路を設けなくてはならない。加えて、これらのマルチプライヤは図８に示すギルバート・セルより定電流回路や定電圧回路を多く必要としており、回路が複雑化している問題がある。
【００３２】
本発明はかかる事情に鑑みてなされたものであり、その第１の目的は、従来より簡易化された構成で、ギルバート・セルより低い電源電圧での掛算動作が可能なマルチプライヤを提供することにある。また、その第２の目的は、ｐｎｐトランジスタを使用せずに、ギルバート・セルより低い電源電圧での掛算動作が可能なマルチプライヤを提供することにある。
【００３３】
【課題を解決するための手段】
上記目的を達成するために、本発明のマルチプライヤは、第１の差動信号の一方の信号が印加される入力部と上記一方の信号に応じた第１の電流を供給する電流供給部とを有する第１の電流供給回路と、上記第１の差動信号の他方の信号が印加される入力部と上記他方の信号に応じた第２の電流を供給する電流供給部とを有する第２の電流供給回路と、第２の差動信号が印加される第１及び第２のトランジスタを有し、上記第１の電流が供給される第１のトランジスタ対と、上記第２の差動信号が印加される第３及び第４のトランジスタを有し、上記第２の電流が供給される第２のトランジスタ対と、上記第２及び第３のトランジスタに電流を供給するための第１の抵抗素子と、上記第１及び第４のトランジスタに電流を供給するための第２の抵抗素子とを有し、
上記第１の電流供給回路の入力部が、ベースに上記一方の信号が印加される第５のトランジスタを有し、
上記第２の電流供給回路の入力部が、ベースに上記他方の信号が印加される第６のトランジスタを有し、
上記第５及び第６のトランジスタがそれぞれエミッタ接地回路を構成しており、
上記第１の抵抗素子と上記第２及び第３のトランジスタとの接続ノード及び上記第２の抵抗素子と上記第１及び第４のトランジスタとの接続ノードから差動信号が出力される。
【００３４】
好ましくは、上記第１の電流供給回路が、ベースに上記第５のトランジスタの出力信号が印加される第７のトランジスタを有し、上記第２の電流供給回路が、ベースに上記第６のトランジスタの出力信号が印加される第８のトランジスタを有し、上記第７及び第８のトランジスタがそれぞれエミッタフォロア回路を構成する。
また好ましくは、上記第１の電流供給回路の電流供給部が、上記第７のトランジスタに接続される第９のトランジスタと上記第１のトランジスタ対に接続される第１０のトランジスタとで構成される第１のカレントミラー回路を有し、上記第２の電流供給回路の電流供給部が、上記第８のトランジスタに接続される第１１のトランジスタと上記第２のトランジスタ対に接続される第１２のトランジスタとで構成される第２のカレントミラー回路を有する。
【００３５】
好ましくは、上記第７のトランジスタと上記第９のトランジスタとの間に接続された第３の抵抗素子と、上記第８のトランジスタと上記第１１のトランジスタとの間に接続された第４の抵抗素子とを更に有する。
また好ましくは、第２の電源電圧と上記第７のトランジスタのベースとの間に接続された第５の抵抗素子と、第１の電源電圧と上記第８のトランジスタのベースとの間に接続された第６の抵抗素子とを更に有し、上記第１及び第２の抵抗素子、並びに上記第７及び第８のトランジスタが第１の電源電圧に接続される。
【００３６】
【発明の実施の形態】
以下、本発明の実施形態について、図１〜図７を参照して説明する。
図１は、本発明の実施形態に係るマルチプライヤの一構成例を示す概略的な回路図である。
図１において、符号Ｑ１１〜符号Ｑ２２はｎｐｎトランジスタを、符号Ｒ１１〜符号Ｒ１８は抵抗を、符号Ｔ１、符号Ｔ１’、符号Ｔ２、符号Ｔ２’、符号Ｔｏおよび符号Ｔｏ’は端子をそれぞれ示す。
【００３７】
ｎｐｎトランジスタＱ１９およびｎｐｎトランジスタＱ２０のエミッタは、共にｎｐｎトランジスタＱ１４のコレクタに接続される。ｎｐｎトランジスタＱ２１およびｎｐｎトランジスタＱ２２のエミッタは、共にｎｐｎトランジスタＱ１８のコレクタに接続される。
【００３８】
ｎｐｎトランジスタＱ２０およびｎｐｎトランジスタＱ２１のベースは、共に端子Ｔ２に接続される。ｎｐｎトランジスタＱ１９およびｎｐｎトランジスタＱ２２のベースは、共に端子Ｔ２’に接続される。
【００３９】
ｎｐｎトランジスタＱ１９およびｎｐｎトランジスタＱ２１のコレクタは、共に端子Ｔｏに接続され、この接続ノードが抵抗Ｒ１７を介して電源Ｖｃｃ１に接続される。ｎｐｎトランジスタＱ２０およびｎｐｎトランジスタＱ２２のコレクタは、共に端子Ｔｏ’に接続され、この接続ノードが抵抗Ｒ１８を介して電源Ｖｃｃ１に接続される。
【００４０】
ｎｐｎトランジスタＱ１１は、ベースが端子Ｔ１に接続され、エミッタが抵抗Ｒ１１を介して基準電位ＧＮＤに接続され、コレクタが抵抗Ｒ１２を介して電源Ｖｃｃ２に接続される。
ｎｐｎトランジスタＱ１２は、ベースがｎｐｎトランジスタＱ１１のコレクタに接続され、コレクタが電源Ｖｃｃ１に接続される。
【００４１】
ｎｐｎトランジスタＱ１３およびｎｐｎトランジスタＱ１４は、ベースが互いに接続され、エミッタが共に基準電位ＧＮＤに接続される。また、ｎｐｎトランジスタＱ１３のコレクタは、自身のベースに接続されるとともに、抵抗Ｒ１３を介してｎｐｎトランジスタＱ１２のエミッタに接続される。
【００４２】
ｎｐｎトランジスタＱ１５は、ベースが端子Ｔ１’に接続され、エミッタが抵抗Ｒ１４を介して基準電位ＧＮＤに接続され、コレクタが抵抗Ｒ１５を介して電源Ｖｃｃ２に接続される。
ｎｐｎトランジスタＱ１６は、ベースがｎｐｎトランジスタＱ１５のコレクタに接続され、コレクタが電源Ｖｃｃ１に接続される。
【００４３】
ｎｐｎトランジスタＱ１７およびｎｐｎトランジスタＱ１８は、互いのベースが接続されるとともに、エミッタが共に基準電位ＧＮＤに接続される。また、ｎｐｎトランジスタＱ１７のコレクタは、自身のベースに接続されるとともに、抵抗Ｒ１６を介してｎｐｎトランジスタＱ１６のエミッタに接続される。
【００４４】
端子Ｔ１および端子Ｔ１’には、同相電圧として一定電圧Ｖ１が入力され、差動電圧として信号ｖ１が入力される。
端子Ｔ２および端子Ｔ２’には、同相電圧として一定電圧Ｖ２が入力され、差動電圧として信号ｖ２が入力される。
【００４５】
図１に示すマルチプライヤにおいて、ｎｐｎトランジスタＱ１１、抵抗Ｒ１１および抵抗Ｒ１２はエミッタ接地回路を構成しており、このエミッタ接地回路によって差動信号ｖ１の一方の信号が増幅され、ｎｐｎトランジスタＱ１２によるエミッタフォロア回路に入力される。エミッタフォロア回路の出力電流は、ｎｐｎトランジスタＱ１３およびｎｐｎトランジスタＱ１４によって構成されるカレントミラー回路に抵抗Ｒ１３を介して入力される。このカレントミラー回路の出力電流が、ｎｐｎトランジスタＱ１９およびｎｐｎトランジスタＱ２０からなるトランジスタ対の共通接続されたエミッタに入力される。
同様に、ｎｐｎトランジスタＱ１５、抵抗Ｒ１４および抵抗Ｒ１５はエミッタ接地回路を構成しており、このエミッタ接地回路によって差動信号ｖ１の他方の信号が増幅され、ｎｐｎトランジスタＱ１６によるエミッタフォロア回路に入力される。エミッタフォロア回路の出力電流は、ｎｐｎトランジスタＱ１７およびｎｐｎトランジスタＱ１８によって構成されるカレントミラー回路に抵抗Ｒ１６を介して入力される。このカレントミラー回路の出力電流が、ｎｐｎトランジスタＱ２１およびｎｐｎトランジスタＱ２２からなるトランジスタ対の共通接続されたエミッタに入力される。
【００４６】
上述した構成を有する図１のマルチプライヤの掛算機能について説明する。
以下の説明では、ｎｐｎトランジスタＱ１１〜ｎｐｎトランジスタＱ１８が同等のサイズを有し、トランジスタのベース電流が無視できる程度に小さいものと仮定する。この仮定により、ｎｐｎトランジスタＱ１２〜ｎｐｎトランジスタＱ１４およびｎｐｎトランジスタＱ１６〜ｎｐｎトランジスタＱ１８の直流バイアス電流は全て等しいと考えることができる。
【００４７】
また、電源Ｖｃｃ２、抵抗Ｒ１１、抵抗Ｒ１４、および直流バイアス電圧Ｖ１の値を適当に設定することにより、ｎｐｎトランジスタＱ１１およびｎｐｎトランジスタＱ１５の直流バイアス電流と、ｎｐｎトランジスタＱ１２〜ｎｐｎトランジスタＱ１４およびｎｐｎトランジスタＱ１６〜ｎｐｎトランジスタＱ１８の直流バイアス電流とを等しくすることも可能である。
そこで、以下の説明では、ｎｐｎトランジスタＱ１１〜ｎｐｎトランジスタＱ１８のベース−エミッタ間電圧が全て等しい電圧ＶＢＥを有するものと仮定する。
なお、上述した仮定は何れも説明を簡略化するためのものであり、本発明の必要条件ではない。
【００４８】
ｎｐｎトランジスタＱ１１のコレクタ電流Ｉ１は、抵抗Ｒ１１の抵抗値ＲＥ、およびｎｐｎトランジスタＱ１１のベース電圧Ｖａによって次式のように表される。
【００４９】
【数５】
0003974774.tif 000006
【００５０】
抵抗Ｒ１４が抵抗Ｒ１１と同じ抵抗値ＲＥを有するものとすると、ｎｐｎトランジスタＱ１５のコレクタ電流Ｉ２は、この抵抗値ＲＥおよびｎｐｎトランジスタＱ１５のベース電圧Ｖｂによって次式のように表される。
【００５１】
【数６】
0003974774.tif 000007
【００５２】
抵抗Ｒ１２が抵抗値ＲＣを有するものとすると、ｎｐｎトランジスタＱ１１のコレクタ電圧Ｖｃは次式のように表される。
【００５３】
【数７】
0003974774.tif 000008
【００５４】
また、抵抗Ｒ１５が抵抗Ｒ１２と同じ抵抗値ＲＣを有するものとすると、ｎｐｎトランジスタＱ１５のコレクタ電圧Ｖｄは次式のように表される。
【００５５】
【数８】
0003974774.tif 000009
【００５６】
ｎｐｎトランジスタＱ１２のエミッタ電流Ｉ３とｎｐｎトランジスタＱ１４のコレクタ電流Ｉ５とは、ｎｐｎトランジスタＱ１３およびｎｐｎトランジスタＱ１４で構成されるカレントミラー回路によって互いに等しくなり、式（７）の電圧Ｖｃを用いて次式のように表される。
【００５７】
【数９】
0003974774.tif 000010
【００５８】
ただし、符号Ｒは抵抗Ｒ１３および抵抗Ｒ１６の抵抗値を示す。
同様に、ｎｐｎトランジスタＱ１６のエミッタ電流Ｉ４とｎｐｎトランジスタＱ１８のコレクタ電流Ｉ６とは、ｎｐｎトランジスタＱ１７およびｎｐｎトランジスタＱ１８で構成されるカレントミラー回路によって互いに等しくなり、式（８）の電圧Ｖｄを用いて次式のように表される。
【００５９】
【数１０】
0003974774.tif 000011
【００６０】
ここで、
ＲＣ／ＲＥ＝２
が成立するように抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１４および抵抗Ｒ１５の各抵抗値を設定すると、式（９）および式（１０）はそれぞれ次式のようになる。
【００６１】
【数１１】
0003974774.tif 000012
【００６２】
式（１１）および式（１２）から分かるように、電流Ｉ３〜電流Ｉ５はトランジスタのベース−エミッタ間電圧ＶＢＥに依存しなくなる。
また、ｎｐｎトランジスタＱ１９〜ｎｐｎトランジスタＱ２２のコレクタ電流電流Ｉ７〜電流Ｉ１０は、カレントミラー回路の出力電流（電流Ｉ５または電流Ｉ６）、差動電圧ｖ２および熱電圧ＶＴを用いて、それぞれ次式のように表される。
【００６３】
【数１２】
0003974774.tif 000013
【００６４】
したがって、抵抗Ｒ１７の電流と抵抗Ｒ１８の電流との差の電流ΔＩは、次式のように表される。
【００６５】
【数１３】
0003974774.tif 000014
【００６６】
ただし、ｖ１＝Ｖｂ−Ｖａである。
式（１７）は負荷抵抗に流れる差動電流なので、これに抵抗Ｒ１７および抵抗Ｒ１８の抵抗値ＲＬを乗ずることによって、端子Ｔｏ−端子Ｔｏ’間の差動電圧ｖｏが得られる。
【００６７】
【数１４】
0003974774.tif 000015
【００６８】
式（１８）において、入力差動電圧ｖ２が熱電圧ＶＴに比べて十分小さい場合、すなわち｜ｖ２／２ＶＴ｜≪１が成立する場合について考える。この場合、既に説明したように、
ｔａｎｈ（ｖ２／２ＶＴ）≒ｖ２／２ＶＴ
が成立するので、式（１８）は以下のように近似できる。
【００６９】
【数１５】
0003974774.tif 000016
【００７０】
式（１９）に示すように、出力差動電圧ｖｏは入力差動電圧ｖ１と入力差動電圧ｖ２との掛算結果に比例しており、図１の回路はマルチプライヤとして機能することが分かる。
【００７１】
また、例として、入力差動信号ｖ１が小信号、入力差動信号ｖ２が大信号（｜ｖ２／２ＶＴ｜≫１）の場合について考えると、
ｖ２／２ＶＴ≫１のとき、
ｔａｎｈ（ｖ２／２ＶＴ）≒１
ｖ２／２ＶＴ≪−１のとき、
ｔａｎｈ（ｖ２／２ＶＴ）≒−１
が成立するので、式（１８）は以下のように近似できる。
【００７２】
【数１６】
0003974774.tif 000017
【００７３】
式（２０）および式（２１）から分かるように、出力差動電圧ｖｏの大きさは入力差動電圧ｖ１に比例し、また出力差動電圧ｖｏの極性は入力差動電圧ｖ２の極性に応じて反転する。これは、入力差動電圧ｖ２の極性に応じて値‘＋１’または値‘−１’を出力差動電圧ｖｏに掛算することと等価である。したがって、この場合においても、図１の回路はマルチプライヤとして機能することが分かる。
【００７４】
なお、図１のマルチプライヤにおいて、出力端子Ｔｏおよび出力端子Ｔｏ’から出力可能な信号の最大振幅ΔＶｏｍａｘは、
ΔＶｏｍａｘ≦Ｖｃｃ１−２Ｖｃｅ
で表され、図８のギルバート・セルに比べて１トランジスタ分のコレクタ−エミッタ間電圧Ｖｃｅだけ出力信号の振幅を大きくできる。すなわち、この電圧分だけギルバート・セルよりも低い電源電圧で安定に動作させることが可能である。
【００７５】
また、図１に示すマルチプライヤはｐｎｐトランジスタを用いていないので、図９に示すマルチプライに比べて周波数特性を向上させることができる。
また、図１のマルチプライヤは、図９および図１０のマルチプライヤのように電源側と基準電位側に接続された定電流回路の電流を高精度に一致させるための複雑な回路を含んでおらず、ごく一般的なカレントミラー回路やエミッタフォロア回路、エミッタ接地回路を用いた簡易な回路で構成可能である。
【００７６】
また、式（１７）および式（１８）から分かるように、出力差動電流ΔＩや出力差動電圧ｖｏが、コレクタ電流や温度に応じて変動するベース−エミッタ間電圧ＶＢＥに依存しないので、図１のマルチプライヤは歪み特性や温度変動特性において優れていることが分かる。
【００７７】
また、電流Ｉ１〜電流Ｉ４の直流バイアス成分は入力信号の振幅に関わらず常に一定に流れるため、これらの電流は電流使用効率を低下させる原因となるが、カレントミラー回路の性質から、例えばトランジスタのサイズを調節することにより、電流Ｉ３および電流Ｉ４をそれぞれ電流Ｉ５および電流Ｉ６の数分の１以下に小さくすることは容易なので、図１のマルチプライヤの電流使用効率はギルバート・セルと同程度に低くすることができる。
【００７８】
さらに、図８のギルバート・セル回路の式（１）において、入力差動電圧ｖ１および入力差動電圧ｖ２の項が何れも双曲線関数ｔａｎｈになっているのに対し、図１のマルチプライヤの式（１８）においては入力差動電圧ｖ２の項のみが双曲線関数ｔａｎｈになっており、入力差動電圧ｖ１の項は出力差動電圧ｖｏに対して比例している。上述したように、双曲線関数ｔａｎｈは変数値が微小な範囲で線形関数に近似できるが、変数値が大きな範囲では非線形関数であるので、この双曲線関数の非線形性は出力差動電圧ｖｏを歪ませる原因となる。したがって、図１のマルチプライヤは図８のギルバート・セル回路に比べて歪み特性や入力ダイナミックレンジにおいて優れていることが予想される。
【００７９】
次に、本発明の実施形態の他の構成例について説明する。
図２は、図１のマルチプライヤにおいて、カレントミラー回路を構成する各トランジスタのエミッタと基準電位ＧＮＤとの間に抵抗を挿入した例を示す概略的な回路図であり、図１と図２の同一符号は同一の構成要素を示す。
図２のマルチプライヤにおいては、ｎｐｎトランジスタＱ１３、ｎｐｎトランジスタＱ１４、ｎｐｎトランジスタＱ１８およびｎｐｎトランジスタＱ１７のエミッタが、それぞれ抵抗Ｒ１９〜抵抗Ｒ２２を介して基準電位ＧＮＤに接続されている。
このように、トランジスタのエミッタ側に抵抗を挿入してカレントミラー回路の精度を向上させることにより、歪み特性や温度安定度を向上させることができる。
【００８０】
図３は、図１のマルチプライヤにおいて、電源Ｖｃｃ２を電源Ｖｃｃ１と共用させた場合の例を示す概略的な回路図であり、図１と図３の同一符号は同一の構成要素を示す。
図３のマルチプライヤにおいては、電源Ｖｃｃ２を調節する代わりに、ｎｐｎトランジスタＱ１１およびｎｐｎトランジスタＱ１５のサイズやベースバイアス電圧Ｖ１を適切に設定することで、差動出力電流ΔＩおよび差動出力電圧ｖｏに対するベース−エミッタ間電圧ＶＢＥの影響を除くことが可能である。
【００８１】
図４は、図１のマルチプライヤにおいて、エミッタフォロア回路とカレントミラー回路との接続ライン上にダイオードを挿入した場合の例を示す概略的な回路図であり、図１と図４の同一符号は同一の構成要素を示す。
図４のマルチプライヤにおいては、ベースとコレクタが接続されたｎｐｎトランジスタＱ２３によるダイオードが、抵抗Ｒ１３に対して直列に挿入される。また、ベースとコレクタが接続されたｎｐｎトランジスタＱ２４によるダイオードが、抵抗Ｒ１６に対して直列に挿入される。
【００８２】
図４のように、エミッタフォロア回路とカレントミラー回路との接続ライン上にダイオードがｎ個（ｎは自然数を示す）挿入されている場合、
ＲＣ／ＲＥ＝２＋ｎ
の関係を満たすように抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１４および抵抗Ｒ１５の抵抗値を設定することによって、差動出力電流ΔＩおよび差動出力電圧ｖｏに対するベース−エミッタ間電圧ＶＢＥの影響を除くことが可能である。
また、抵抗比（ＲＣ／ＲＥ）はエミッタ接地回路のゲインに相当するので、図４のようにダイオードを挿入してこのゲインを大きくすることにより、雑音指数（noise figure）を低下させることができる。
なお、図４の例ではベース−コレクタ間を接続したトランジスタをダイオードとして用いているが、他のダイオード，例えばｐｎ接合ダイオードを使用しても良い。また、ダイオードの挿入位置はエミッタフォロア回路とカレントミラー回路との接続ライン上であれば良く、図４の例に限定されない。
【００８３】
次に、図３に示したマルチプライヤのシミュレーション例について説明する。
図５は、シミュレーションを行った回路図を示し、図３と図５の同一符号は同一の構成要素を示す。
また図５において符号Ｑ２５〜符号Ｑ２８はｎｐｎトランジスタを、符号Ｑ１’〜符号Ｑ４’はｐｎｐトランジスタを、符号Ｒ２３〜符号Ｒ３２は抵抗を、符号Ｃ１〜符号Ｃ６はキャパシタをそれぞれ示す。
【００８４】
図５のシミュレーション回路において、ｎｐｎトランジスタＱ２５、ｎｐｎトランジスタＱ２６、および抵抗Ｒ２３〜抵抗Ｒ２８はバイアス回路を構成し、これにより、ｎｐｎトランジスタＱ１１、ｎｐｎトランジスタＱ１５、およびｎｐｎトランジスタＱ１９〜ｎｐｎトランジスタＱ２２の各ベースに直流バイアス電圧が供給される。
すなわち、ｎｐｎトランジスタＱ２５のコレクタは抵抗Ｒ２３を介して電源Ｖｃｃ１に接続され、ベースは自身のコレクタに接続される。ｎｐｎトランジスタＱ２６のコレクタはｎｐｎトランジスタＱ２５のエミッタに接続され、ベースは自身のコレクタに接続され、エミッタは抵抗Ｒ２４を介して基準電位ＧＮＤに接続される。ｎｐｎトランジスタＱ２５のベースは、抵抗Ｒ２５を介してｎｐｎトランジスタＱ１９およびｎｐｎトランジスタＱ２２のベースに接続されるとともに、抵抗Ｒ２６を介してｎｐｎトランジスタＱ２０およびｎｐｎトランジスタＱ２１のベースに接続される。ｎｐｎトランジスタＱ２６のベースは、抵抗Ｒ２７を介してｎｐｎトランジスタＱ１１のベースに接続されるとともに、抵抗Ｒ２８を介してｎｐｎトランジスタＱ１５のベースに接続される。
【００８５】
また、図５のシミュレーション回路において、ｐｎｐトランジスタＱ１’およびｐｎｐトランジスタＱ３’、ならびにｐｎｐトランジスタＱ２’およびｐｎｐトランジスタＱ４’はそれぞれカレントミラー回路を構成し、また、そのそれぞれの出力電流を受けるｎｐｎトランジスタＱ２７およびｎｐｎトランジスタＱ２８もカレントミラー回路を構成する。
すなわち、ｐｎｐトランジスタＱ１’およびｐｎｐトランジスタＱ３’は、ベースが互いに接続され、エミッタが抵抗Ｒ１７または抵抗Ｒ２９を介して電源Ｖｃｃ１に接続される。ｐｎｐトランジスタＱ１’のコレクタは、自身のベースに接続されるとともに、ｎｐｎトランジスタＱ２０のコレクタに接続される。ｐｎｐトランジスタＱ３’のコレクタは、ｎｐｎトランジスタＱ２７のコレクタに接続される。ｐｎｐトランジスタＱ２’およびｐｎｐトランジスタＱ４’は、ベースが互いに接続され、エミッタが抵抗Ｒ１８または抵抗Ｒ３１を介して電源Ｖｃｃ１に接続される。ｐｎｐトランジスタＱ２’のコレクタは、自身のベースに接続されるとともに、ｎｐｎトランジスタＱ２１のコレクタに接続される。ｐｎｐトランジスタＱ４’のコレクタは、ｎｐｎトランジスタＱ２８のコレクタに接続される。ｎｐｎトランジスタＱ２７およびｎｐｎトランジスタＱ２８は、ベースが互いに接続され、エミッタが抵抗Ｒ３０または抵抗Ｒ３２を介して基準電位ＧＮＤに接続される。ｎｐｎトランジスタＱ２７のコレクタは、自身のベースに接続される。
以上の構成により、抵抗Ｒ１７の電流と抵抗１８の電流との電流差が、ｐｎｐトランジスタＱ４’のコレクタ電流とｎｐｎトランジスタＱ２８のコレクタ電流との電流差Ｉｏとして出力される。
【００８６】
また、ｎｐｎトランジスタＱ１１およびｎｐｎトランジスタＱ１５のベース間にキャパシタＣ３およびキャパシタＣ４を介して差動電圧ｖ１が入力され、ｎｐｎトランジスタＱ１９およびｎｐｎトランジスタＱ２０のベース間にキャパシタＣ５およびキャパシタＣ６を介して差動電圧ｖ２が入力される。ｐｎｐトランジスタＱ１’およびｐｎｐトランジスタＱ２’のコレクタ間には、キャパシタＣ１およびキャパシタＣ２が並列に接続される。
【００８７】
図６は、図５の回路において、電源電圧Ｖｃｃ１を３Ｖに設定した場合における出力信号の周波数成分のシミュレーション結果を示す図である。
図６において、横軸は周波数を示し、縦軸は０Ａを０ｄＢＡとしてデジベルで表した出力電流Ｉｏの振幅を示す。
なお、このシミュレーション例において、抵抗Ｒ１１および抵抗Ｒ１４の抵抗値ＲＥは５ｋΩ、抵抗Ｒ１２および抵抗Ｒ１５の抵抗値ＲＣは１０ｋΩ、抵抗Ｒ１３および抵抗Ｒ１６の抵抗値Ｒは３ｋΩに設定されている。
【００８８】
図６のピークＡ１およびピークＡ２は、入力差動信号ｖ１および入力差動信号ｖ２の基本波成分を示す。ピークＡ１の周波数は３．５ＭＨｚ、ピークＡ２の周波数は４．５ＭＨｚである。また、図６のピークＢは、入力差動信号ｖ１および入力差動信号ｖ２の周波数差に相当する周波数（１ＭＨｚ）に発生した歪み波の成分を示す。ピークＡ１の基本波成分を基準（０ｄＢ）とした場合、ピークＢの歪み波成分の大きさは約−６７ｄＢになっている。
【００８９】
一方、図７は、図８のギルバート・セルにおいて、電源電圧Ｖｃｃを５Ｖに設定した場合における出力信号の周波数成分のシミュレーション結果を示す図である。
図６と同様に、図７のピークＡ１’およびピークＡ２’は入力差動信号ｖ１および入力差動信号ｖ２の基本波成分を示し、ピークＢ’はその歪み波の成分を示す。ピークＡ１’の基本波成分を基準とした場合、ピークＢ’の歪み波成分の大きさは約−６５ｄＢになっており、図５のマルチプライヤより僅かに（２ｄＢ程度）歪み波成分が大きくなっている。
これらのシミュレーション結果から、図５のマルチプライヤは、ギルバート・セルと比べて同等あるいはそれ以上の良好な歪み特性を有していることが確認される。
【００９０】
以上説明したように、図１に示すマルチプライヤによれば、エミッタが抵抗Ｒ１１を介して基準電位ＧＮＤに接続され、コレクタが抵抗Ｒ１２を介して電源Ｖｃｃ２に接続されたｎｐｎトランジスタＱ１１によりエミッタ接地回路が構成され、そのベースに入力された差動電圧ｖ１の一方の電圧が、エミッタ抵抗Ｒ１１とコレクタ抵抗Ｒ１２との比に応じたゲインで増幅されてコレクタから出力される。またコレクタが電源Ｖｃｃ１に接続されたｎｐｎトランジスタＱ１２によりエミッタフォロア回路が構成され、そのベースにｎｐｎトランジスタＱ１１のコレクタ電圧が入力される。このエミッタフォロア回路の出力電流は、ｎｐｎトランジスタＱ１３およびｎｐｎトランジスタＱ１４によって構成されたカレントミラー回路に抵抗Ｒ１３を介して入力され、このカレントミラー回路の出力電流Ｉ５が、ｎｐｎトランジスタＱ１９およびｎｐｎトランジスタＱ２０からなる第１のトランジスタ対の共通接続されたエミッタに入力される。この第１のトランジスタ対の対となるベースには、差動電圧ｖ２が入力される。
同様に、エミッタが抵抗Ｒ１４を介して基準電位ＧＮＤに接続され、コレクタが抵抗Ｒ１５を介して電源Ｖｃｃ２に接続されたｎｐｎトランジスタＱ１５によりエミッタ接地回路が構成され、そのベースに入力された差動電圧ｖ１の他方の電圧が、エミッタ抵抗Ｒ１４とコレクタ抵抗Ｒ１５との比に応じたゲインで増幅されてコレクタから出力される。またコレクタが電源Ｖｃｃ１に接続されたｎｐｎトランジスタＱ１６によりエミッタフォロア回路が構成され、そのベースにｎｐｎトランジスタＱ１５のコレクタ電圧が入力される。このエミッタフォロア回路の出力電流は、ｎｐｎトランジスタＱ１７およびｎｐｎトランジスタＱ１８によって構成されたカレントミラー回路に抵抗Ｒ１６を介して入力され、このカレントミラー回路の出力電流Ｉ６が、ｎｐｎトランジスタＱ２１およびｎｐｎトランジスタＱ２２からなる第２のトランジスタ対の共通接続されたエミッタに入力される。この第２のトランジスタ対の対となるベースにも、差動電圧ｖ２が入力される。
差動電圧ｖ２の変化に対して互いに逆極性に変化する、第１のトランジスタ対および第２のトランジスタ対のそれぞれ一方のコレクタ電流は、それぞれ端子Ｔｏまたは端子Ｔｏ’と各コレクタとの接続ノードにおいて合成され、抵抗Ｒ１７または抵抗Ｒ１８を介して電源Ｖｃｃ１に流れる。
上述した構成によって、図８に示すギルバート・セルより低い電源電圧においてもマルチプライヤとして機能させることが可能である。また、図９および図１０に示すマルチプライヤと比べて構成が簡易であり、ｐｎｐトランジスタを用いていないので、図９に示すマルチプライヤより周波数特性を向上させることができる。更に、ギルバート・セルと同等以上に歪み特性を向上させることが可能である。
【００９１】
なお、本発明は上述した実施形態に限定されず、当業者に自明な種々の改変が可能である。
例えば、本実施形態で使用するトランジスタはｎｐｎ型のトランジスタに限定されず、他の種々のトランジスタを用いることも可能である。
【００９２】
【発明の効果】
本発明のマルチプライヤによれば、第１に、ギルバート・セルより低い電源電圧での掛算動作を、より簡易化された構成で実現できる。第２に、ギルバート・セルより低い電源電圧での掛算動作を、ｐｎｐトランジスタを使用せずに実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るマルチプライヤの一構成例を示す概略的な回路図である。
【図２】図１のカレントミラー回路を構成する各トランジスタのエミッタと基準電位との間に抵抗を挿入した例を示す概略的な回路図である。
【図３】図１における２つの電源を１つの電源に共用させた場合の例を示す概略的な回路図である。
【図４】図１のエミッタフォロア回路とカレントミラー回路との接続ライン上にダイオードを挿入した場合の例を示す概略的な回路図である。
【図５】シミュレーション回路を示す図である。
【図６】図５の回路において、電源電圧を３Ｖに設定した場合における出力信号の周波数成分のシミュレーション結果を示す図である。
【図７】図８のギルバート・セルにおいて、電源電圧を５Ｖに設定した場合における出力信号の周波数成分のシミュレーション結果を示す図である。
【図８】ギルバート・セルの基本的な構成を示す概略的な回路図である。
【図９】ギルバート・セルよりも低い電源電圧で動作可能なマルチプライヤの従来例を示す回路図である。
【図１０】ギルバート・セルよりも低い電源電圧で動作可能な他のマルチプライヤの従来例を示す回路図である。
【符号の説明】
Ｑ１〜Ｑ２８…ｎｐｎトランジスタ、Ｑ１’〜Ｑ４’…ｐｎｐトランジスタ、Ｃ１〜Ｃ９…定電流回路、Ｒ１〜Ｒ３２…抵抗、Ｔ１，Ｔ１’，Ｔ２，Ｔ２’，Ｔｏ，Ｔｏ’…端子、ＣＶ１，ＣＶ２…定電圧回路。
【図１】
0003974774.tif 000018
【図２】
0003974774.tif 000019
【図３】
0003974774.tif 000020
【図４】
0003974774.tif 000021
【図５】
0003974774.tif 000022
【図６】
0003974774.tif 000023
【図７】
0003974774.tif 000024
【図８】
0003974774.tif 000025
【図９】
0003974774.tif 000026
【図１０】
0003974774.tif 000027