(57)【特許請求の範囲】
【請求項１】
エッチング工程により半導体ウェハー上に複数のコンタクトホールを形成する方法であって、前記半導体ウェハーが少なくともシリコン基板、該シリコン基板上に形成される誘電膜、該誘電膜に形成される窒化シリコン膜、窒素酸化シリコン膜を備え、前記窒素酸化シリコン膜の下方に第１導電膜を備え、前記窒化シリコン膜の下方に第２導電膜を備えるものにおいて、
当該方法が、少なくとも、
前記誘電膜上にフォトレジスト膜をパターニングするステップと、
前記窒素酸化シリコン膜および前記窒化シリコン膜と、前記窒素酸化シリコン膜および前記窒化シリコン膜上に位置する前記誘電膜の一部分とをエッチングする際に、エッチング剤を使用して前記エッチングを行い、前記シリコン基板および前記第１導電膜ならびに第２導電膜を露出させるものであって、前記エッチング剤が少なくとも第１化学薬剤および第２化学薬剤を含むとともに、前記第１化学薬剤がＣ2Ｆ6，Ｃ4Ｆ8，ＣＨ3ＦおよびＡｒからなり、前記第２化学薬剤が少なくともＯ2，ＣＯ2，ＣＯのいずれか、または、これらの組み合わせから選択されて、前記シリコン基板および前記第１導電膜ならびに前記第２導電膜上に複数個のコンタクトホールを同一のエッチング工程において形成するステップと
を具備し、
上記Ｃ2Ｆ6が、その流量を０〜１０sccmとし、上記Ｃ4Ｆ8が、その流量を１３〜２５sccmとし、上記ＣＨ3Ｆが、その流量を１０〜３０sccmとし、前記Ａｒが、その流量を６０〜２００sccmとし、かつ上記した第２化学薬剤が、その流量を上記した第１化学薬剤の流量の１００分の１から１００分の１０とするものである多層コンタクトホールを形成する方法。
【請求項２】
上記コンタクトホールの上記シリコン基板表面を露出させる深さと、上記窒素酸化シリコン膜を露出させる深さと、上記窒化シリコン膜を露出させる深さとが、いずれも異なるものである請求項１記載の多層コンタクトホールを形成する方法。
【請求項３】
エッチング工程により半導体ウェハー上に複数のコンタクトホールを形成する方法であって、前記半導体ウェハーを形成する時にセルフアラインプロセスを使用するとともに、前記半導体ウェハーが少なくともシリコン基板、該シリコン基板上に形成される誘電膜、該誘電膜に形成される窒化シリコン膜、窒素酸化シリコン膜、ポリシリコン膜を備え、前記窒素酸化シリコン膜の下方に第１導電膜を備え、前記窒化シリコン膜の下方に第２導電膜を備えるものにおいて、
当該方法が、少なくとも、
前記誘電膜上にフォトレジスト膜をパターニングするステップと、
前記窒素酸化シリコン膜および前記窒化シリコン膜と、前記窒素酸化シリコン膜および前記窒化シリコン膜上に位置する前記誘電膜の一部分とをエッチングする際に、エッチング剤を使用して前記エッチングを行い、前記シリコン基板および前記第１導電膜ならびに前記第２導電膜および前記ポリシリコン膜を露出させるものであって、前記エッチング剤が少なくとも第１化学薬剤および第２化学薬剤を含むとともに、前記第１化学薬剤がＣ2Ｆ6，Ｃ4Ｆ8，ＣＨ3ＦおよびＡｒからなり、前記第２化学薬剤が少なくともＯ2，ＣＯ2，ＣＯのいずれか、または、これらの組み合わせから選択されて、前記シリコン基板および前記第１導電膜ならびに前記第２導電膜および前記ポリシリコン膜上に複数個のコンタクトホールを同一のエッチング工程において形成し、そのうち、上記Ｃ2Ｆ6が、その流量を０〜１０sccmとし、上記Ｃ4Ｆ8が、その流量を１３〜２５sccmとし、上記ＣＨ3Ｆが、その流量を１０〜３０sccmとし、前記Ａｒが、その流量を６０〜２００sccmとし、かつ前記第２化学薬剤の流量を前記第１化学薬剤流量の１００分の１から１００分の１０とするステップと
を具備するものである多層コンタクトホールを形成する方法。
【請求項４】
上記コンタクトホールの上記ポリシリコン膜表面を露出させるまでの深さと、上記シリコン基板表面を露出させるまでの深さと、上記窒素酸化シリコン膜を露出させるまでの深さと、上記窒化シリコン膜を露出させるまでの深さとが、いずれも異なるものである請求項３記載の多層コンタクトホールを形成する方法。
【請求項５】
上記した第１導電膜および第２導電膜が、金属シリサイドからなるものである請求項１または３記載の多層コンタクトホールを形成する方法。
【請求項６】
エッチング工程により半導体ウェハー上に複数のコンタクトホールを形成する方法であって、前記半導体ウェハーを形成する時にセルフアラインプロセスを使用するとともに、前記半導体ウェハーが少なくともシリコン基板、該シリコン基板上に形成される誘電膜、該誘電膜に形成されるビット線、ワード線、ポリシリコンプレートを備え、前記ビット線は、少なくとも順に積み重ねられた第１ポリシリコン膜、第１金属シリサイド膜および窒素酸化シリコン膜を含み、前記ワード線は、少なくとも順に積み重ねられたゲートポリシリコン膜、第２金属シリサイド膜と窒化シリコン膜、および前記第２金属シリサイド膜、前記ゲートポリシリコン膜ならびに前記窒化シリコン膜の両端に位置する窒化シリコン側壁を含むものにおいて、
当該方法が、少なくとも、
前記誘電膜上にフォトレジスト膜をパターニングするステップと、
前記窒素酸化シリコン膜および前記窒化シリコン膜と、前記窒素酸化シリコン膜および前記窒化シリコン膜上に位置する前記誘電膜の一部分とをエッチングする際に、エッチング剤を使用して前記エッチングを行い、前記シリコン基板および前記第１金属シリサイド膜ならびに前記第２金属シリサイド膜および前記ポリシリコンプレートを露出させるものであって、前記エッチング剤が少なくとも第１化学薬剤および第２化学薬剤を含むとともに、前記第１化学薬剤がＣ2Ｆ6，Ｃ4Ｆ8，ＣＨ3ＦおよびＡｒからなり、前記第２化学薬剤が少なくともＯ2，ＣＯ2，ＣＯのいずれか、または、これらの組み合わせから選択されて、前記シリコン基板および前記第１金属シリサイド膜ならびに前記第２金属シリサイド膜および前記ポリシリコンプレート上に複数個のコンタクトホールを同一のエッチング工程において形成するステップと
を具備し、
そのうち、上記Ｃ2Ｆ6が、その流量を０〜１０sccmとし、上記Ｃ4Ｆ8が、その流量を１３〜２５sccmとし、上記ＣＨ3Ｆが、その流量を１０〜３０sccmとし、前記Ａｒが、その流量を６０〜２００sccmとし、かつ前記第２化学薬剤の流量を前記第１化学薬剤流量の１００分の１から１００分の１０とするものである多層コンタクトホールを形成する方法。
【請求項７】
上記した第１導電膜および第２導電膜が、珪化タングステンまたは珪化チタンあるいは珪化コバルトよりなるものである請求項１，３，６いずれか１項記載の多層コンタクトホールを形成する方法。
【請求項８】
上記エッチング剤が、電源電力およびバイアス電力により処理されるものであって、その電源電力を１６００〜２４００ワットとし、そのバイアス電力を１０００〜１５００ワットとするものである請求項１，３，６いずれか１項記載の多層コンタクトホールを形成する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、多層コンタクトホールを形成する方法に関し、特に、超大規模集積回路の半導体デバイス中に多層コンタクトホールを形成する方法に関する。
【０００２】
【従来の技術】
超大規模集積回路（Ultra Large Scale Integrated = ULSI）におけるダイナミックランダムアクセスメモリー（Dynamic Random Access Memory = DRAM）技術の進展にともない、メモリーセル（memory cell）サイズがますます微細化し、それに使用できる面積もますます縮小化している。ＤＲＡＭセルの製造プロセスには、トランジスター、キャパシター、周辺回路に電気接続するコンタクト（contact）の形成などが含まれている。従って、ＤＲＡＭメモリーセル中の素子面積をいかに縮小するかが、半導体設計技術者の直面する重要な課題となっている。なお、スタック型キャパシター（stacked capacitor）は占有面積が小さく、ＤＲＡＭメモリーセルにはスタック型キャパシターが広く採用されている。
【０００３】
それでも、超大規模集積回路の半導体デバイスにおいては、スタック型キャパシターの段差（step height）が大き過ぎるものとなるので、周辺回路では複数個の異なる深さを有する多層コンタクトホールが常用されている。また、これにより半導体デバイス製造プロセスの進展に対応するためには、セルフアラインコンタクト（self align contact）工程を採用して微細化する必要がでてくる。なお、セルフアラインコンタクト工程を採用する必要がない、つまり、微細化が要求されない場合には、オルトケイ酸テトラエチル（Tetra Ethyl Ortho Silicate = TEOS）により生成する酸化膜でゲート側壁スペーサー（spacer）およびゲートキャップ（cap）膜を形成することができる。
【０００４】
図１において、従来技術にかかる、複数個の多層コンタクトホールが半導体デバイス中に形成された様子を示す。シリコン基板（substrate）９に半導体デバイスが形成され、ポリシリコンプレート１０が半導体デバイス中のキャパシター１１に連接されるとともに、ビット線（bit line）１３が第１導電膜である第１珪化タングステン膜１３ａおよび第１ポリシリコン膜１３ｂを備えている。ワード線１７は、二酸化シリコンキャップ膜１７ａおよび二酸化シリコン側壁１７ｂならびに第２導電膜である第２珪化タングステン膜１７ｃおよび第２ポリシリコン膜１７ｄを備えている。ビット線１３ならびにワード線１７は、この半導体デバイスのアドレス指定に用いられる。そして、複数個の異なる深さを有する多層コンタクトホール１８が、パターニングされたフォトレジスト膜２０をマスクとして誘電膜であるＢＰＳＧ（ホウ素リンシリケートガラス）膜１９をエッチングすることにより形成されている。なお、この半導体デバイスの集積度はそれほど高くないので、セルフアラインコンタクトおよび反射防止膜を使用する必要がないとともに、これらの多層コンタクトホール１８をフッ素を含んだ気体、例えばＣＣｌ2Ｆ2またはＣＦ4で形成することができる。
【０００５】
しかしながら、ラージスケールの半導体デバイスを製造する場合には、反射防止膜を使用してデバイス密度を増大させるとともに、近接効果（proximity effect）による影響を改善しなければならない。無機質の反射防止膜は、通常、窒化シリコン（Ｓｉ3Ｎ4）あるいは窒素酸化シリコン（ＳｉＯＮ）から組成される。そして、セルフアラインコンタクトがラージスケールの半導体デバイスを製造する際に使用される時には、臨界サイズ（critical dimension）を制御するために、窒化シリコン（Ｓｉ3Ｎ4）によりゲートキャップ膜およびゲート側壁を形成しなければならない。
【０００６】
図２において、シリコン基板２９に超大規模集積回路の半導体デバイスが形成されるとともに、ポリシリコンプレート３０が半導体デバイスのキャパシター３１に連接されている。ビット線３３が、第１導電膜である第１珪化タングステン膜３３ａおよび第１ポリシリコン膜３３ｂならびに窒素酸化シリコン膜３３ｃを備えている。第１珪化タングステン膜３３ａの表面となる窒素酸化シリコン膜３３ｃは、反射防止膜である。そして、ワード線３７は、窒化シリコンキャップ膜３７ａおよび窒化シリコン側壁３７ｂならびに第２導電膜である第２珪化タングステン膜３７ｃおよび第２ポリシリコン膜３７ｄを備えている。ビット線３３ならびにワード線３７は、アドレス指定に用いられる。続いて、多層コンタクトホール形成のため、フォトレジスト膜３８をＢＰＳＧ膜３９上に形成する。
【０００７】
【発明が解決しようとする課題】
図３において、従来技術にかかるフッ素を含んだガスによる多層コンタクトホール４０の形成においては、窒素酸化シリコン膜３３ｃまたは窒化シリコンキャップ膜３７ａ上にエッチングストップあるいは反応性生成重合物を発生させやすかった。そのほか、ポリシリコンプレート３０およびシリコン基板２９の表面で重大なシリコン損失が発生していた。つまり、誘電膜であるＢＰＳＧ膜３９中に多層コンタクトホール４０を形成しようとすると、窒素酸化シリコン膜３３ｃまたは窒化シリコンキャップ膜３７ａをエッチングする時に、上述のように、エッチングストップあるいは反応性生成重合物を発生させやすかったので、第１導電膜である第１珪化タングステン膜３３ａおよび第２導電膜である第２珪化タングステン膜３７ｃを露出させることができなかった。
【０００８】
さらに、従来技術のフッ素を含んだガスにより第１珪化タングステン膜３３ａおよび第２珪化タングステン膜３７ｃを露出させて、多層コンタクトホール４０を形成しようとすれば、図示のように、ポリシリコンプレート３０およびシリコン基板２９に対する過剰なエッチングが発生することになっていた。
【０００９】
従来技術のエッチング剤では深さの異なる多層コンタクトホールを形成することが非常に難しいので、製造される半導体の歩留りも非常に低いものとなっていた。従って、半導体デバイスの集積度がますます増大するにともなって、多層コンタクトホールがますます重要性を増すとともに、そのエッチング技術が重要なキーポイントとなってきた。
【００１０】
【課題を解決するための手段】
大規模集積回路を形成するために、この発明は、エッチング工程において、セルフアラインテクノロジー（self align technology）を使用して半導体ウェハー上に深さの異なる複数のコンタクトホールを形成する方法を提供するものである。
そして、誘電膜上にフォトレジスト膜をパターニングするステップと、窒素酸化シリコン膜および窒化シリコン膜と、窒素酸化シリコン膜および窒化シリコン膜上に位置する誘電膜の一部分とをエッチングする際に、エッチング剤を使用してエッチングを行い、シリコン基板および第１導電膜ならびに第２導電膜およびポリシリコン膜を露出させるものであって、エッチング剤が少なくとも第１化学薬剤および第２化学薬剤を含むとともに、第１化学薬剤がＣ2Ｆ6，Ｃ4Ｆ8，ＣＨ3ＦおよびＡｒからなり、前記第２化学薬剤がＯ2，ＣＯ2，ＣＯのいずれか、または、これらの組み合わせから選択されて、シリコン基板および第１導電膜ならびに第２導電膜およびポリシリコン膜上に複数個のコンタクトホールを同一のエッチング工程において形成するステップとを具備し、Ｃ2Ｆ6が、その流量を０〜１０sccmとし、Ｃ4Ｆ8が、その流量を１３〜２５sccmとし、ＣＨ3Ｆが、その流量を１０〜３０sccmとし、Ａｒが、その流量を６０〜２００sccmとし、かつ第２化学薬剤の流量を第１化学薬剤流量の約１００分の１から１００分の１０とするものである。
【００１１】
【作用】
この発明は、上記した手段に基づき、窒素酸化シリコン膜および窒化シリコンキャップ膜をエッチングする時に、エッチングストップあるいは反応性重合物の生成という現象を発生させないとともに、ポリシリコンプレートおよびシリコン基板の各表面を保護して、過剰なエッチングが行われることを防止するエッチング方法を提供するものである。つまり、この発明によるエッチング剤は、ポリシリコンおよびシリコン基板をエッチングする時に、それらの表面に重合膜を形成させて保護膜とし、過剰なエッチングを防止するものである。従って、複数の異なる深さを有する多層コンタクトホールを形成できると同時に、半導体デバイスの歩留りを大幅に改善するものである。
【００１２】
【実施の形態】
実施の形態１．
以下、この発明にかかる好適な実施の形態を図面に基づいて説明する。
図４において、超大規模集積回路を製造するために、シリコン基板５１を用意する。ポリシリコンプレート６０がキャパシター６１に連接されるとともに、ビット線６３が、第１導電膜６３ａおよび第１ポリシリコン膜６３ｂならびに窒素酸化シリコン膜６３ｃから形成されている。この実施の形態では、第１導電膜６３ａを珪化タングステンにより構成しているが、珪化チタンまたは珪化コバルトとすることもできる。そして、第１導電膜６３ａの表面にある窒素酸化シリコン膜６３ｃは、反射防止膜である。
【００１３】
ワード線６７は、反射防止膜である窒化シリコンキャップ膜６７ａおよび窒化シリコン側壁６７ｂならびに第２導電膜６７ｃおよび第２ポリシリコン膜６７ｄから形成されている。この実施の形態では、第２導電膜６７ｃを珪化タングステンにより構成しているが、珪化チタンまたは珪化コバルトとすることもできる。ビット線６３ならびにワード線６７は、超大規模集積回路のアドレス指定に用いられる。次に、多層コンタクトホールを形成するためにフォトレジスト膜６８を誘電膜６９上にパターニングするが、この誘電膜６９をＢＰＳＧ（ホウ素リンシリケートガラス）により形成する。この発明にかかるエッチング剤によれば、多層コンタクトホール７０を形成する時、窒素酸化シリコン膜６３ｃあるいは窒化シリコンキャップ膜６７ａ上にエッチングストップを発生させることも、反応性生成重合物を発生させることもないので、この実施の形態にかかるエッチング工程においては、窒素酸化シリコン膜６３ｃおよび窒化シリコンキャップ膜６７ａをエッチング除去して、第１導電膜６３ａおよび第２導電膜６７ｃを露出させることができる。
【００１４】
このほか、ポリシリコンプレート６０およびシリコン基板５１の表面をエッチングする時には、重合膜（図示せず）を生成するので、ポリシリコンプレート６０およびシリコン基板５１が過剰にエッチングされることがない。従って、同一のエッチング工程において、複数の異なる深さの多層コンタクトホール７０を図示のように形成することができる。なお、多層コンタクト（図示せず）を形成する際には、多層コンタクトホール７０中の前記した重合膜（図示せず）を同一エッチング室または別なエッチング室においてエッチング除去してから、タングステンなどの充填によりコンタクト（図示せず）を形成する。
【００１５】
つまり、多層コンタクトホール７０中の重合膜（図示せず）は、ポリシリコンプレート６０およびシリコン基板５１をエッチングする時に、保護マスクとして作用するので、過剰なエッチングを防止することができる。そして、この実施の形態で使用するエッチング剤は、第１化学薬剤と第２化学薬剤とに分けることができる。第１化学薬剤には、少なくともＣ2Ｆ6，Ｃ4Ｆ8，ＣＨ3Ｆ，Ａｒを含み、前記第２化学薬剤が少なくともＯ2，ＣＯ2，ＣＯのいずれか、または、これらの組み合わせから選択されるものとし、第１化学薬剤中、Ｃ2Ｆ6の流量を０〜１０sccm、Ｃ4Ｆ8の流量を１３〜２５sccm、ＣＨ3Ｆの流量を１０〜３０sccm、Ａｒの流量を６０〜２００sccmとする。
【００１６】
また、第２化学薬剤の流量を第１化学薬剤流量の１００分の１から１００分の１０とする。このようなエッチング剤により、窒化シリコン膜および窒素酸化シリコン膜のエッチング時にエッチングストップまたは反応性重合物の生成といった現象の発生を防止できるとともに、下方にある導電膜（例えば、シリコン基板５１、ドーピングされたポリシリコン、金属シリサイド）をエッチングする時に、高度のエッチング選択性を維持することができる。なお、この実施の形態にかかるエッチング工程の電源電力を約１６００〜２４００ワット、バイアス電力を約１０００〜１５００ワットとする。これにより、多層コンタクトホール７０を形成する場合に、下方にある導電膜（例えば、シリコン基板５１、ドーピングされたポリシリコン、金属シリサイド）をエッチングする際に、高度のエッチング選択性を維持することができるばかりではなく、窒素酸化シリコン膜６３ｃあるいは窒化シリコンキャップ膜６７ａをエッチングする際にもエッチングストップ等を発生させることがない。
【００１７】
以上のごとく、この発明を好適な実施の形態により開示したが、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【００１８】
【発明の効果】
以上の説明のように、この発明にかかる多層コンタクトホールを形成する方法は、そのエッチング剤によって、窒素酸化シリコン膜および窒化シリコンキャップ膜にエッチングストップあるいは反応性生成重合物を発生させないので、導電膜を露出することができるとともに、ポリシリコンおよびシリコン基板の各表面を保護する重合膜を形成するので、ポリシリコンおよびシリコン基板に対する過剰なエッチングを防止することができる。従って、複数の深さの異なる多層コンタクトホールを良好に形成できるので、半導体デバイスの製造プロセスを向上させることができると同時に、半導体チップの歩留りを改善することができる。
【図面の簡単な説明】
【図１】  従来技術にかかる多層コンタクトホールの形成を示す断面図である。
【図２】  別な従来技術にかかるフォトレジストパターンの形成を示す断面図である。
【図３】  図２の従来技術にかかる多層コンタクトホールの形成を示す断面図である。
【図４】  この発明にかかる多層コンタクトホールの形成を示す断面図である。
【符号の説明】
５１  シリコン基板、６０  ポリシリコンプレート、６１  キャパシター、６３  ビット線、６３ａ  第１導電膜（第１珪化タングステン膜）、６３ｂ  第１ポリシリコン膜、６３ｃ  窒素酸化シリコン膜（反射防止膜）、６７  ワード線、６７ａ  窒化シリコンキャップ膜（反射防止膜）、６７ｂ  窒化シリコン側壁、６７ｃ  第２導電膜（第２珪化タングステン膜）、６７ｄ  第２ポリシリコン膜、６８  フォトレジスト膜、６９  誘電膜（ＢＯＳＧ膜）、７０  多層コンタクトホー。
【図１】
0003912709.tif 000002
【図２】
0003912709.tif 000003
【図３】
0003912709.tif 000004
【図４】
0003912709.tif 000005