(57)【特許請求の範囲】
【請求項１】
ディジタル−アナログ変換により得られるアナログ出力電圧を蓄積する少なくとも１個のコンデンサを具えているディジタル−アナログ変換器であって、該変換器がさらに、前記少なくとも１個のコンデンサを変換器の出力端子に結合させる出力スイッチ回路及び該出力スイッチ回路を各ディジタル−アナログ変換に対して複数回作動させるべく適合される制御ラインも具え、その結果、アナログ出力電圧が、各ディジタル−アナログ変換に対して複数回変換器の出力端子へ切り換えられるようにしたディジタル−アナログ変換器。
【請求項２】
コンデンサのネットワークを具え、該コンデンサネットワーク内にディジタル入力信号を表わす電荷が蓄積され、変換器のアナログ出力電圧が前記コンデンサに蓄積された電荷の分配により得られて、前記コンデンサネットワーク間に出力電圧を発生するようにした請求の範囲１に記載のディジタル−アナログ変換器。
【請求項３】
前記ディジタル入力信号が複数の並列入力ビットから成り、且つ前記コンデンサネットワークが２値加重コンデンサネットワークを具え、前記入力ビットが、或る関連する結合スイッチを介して前記コンデンサネットワークの関連するコンデンサの一方の端子に供給され、前記コンデンサネットワークのそれぞれのコンデンサの他方の端子を共通ラインに一緒に接続し、入力ビットのレベルが、関連するコンデンサ間の電圧を決定し、該電圧により前記関連するコンデンサに電荷が蓄積されるようにした請求の範囲２に記載のディジタル−アナログ変換器。
【請求項４】
前記結合スイッチが相補的な命令信号を用いて作動する一対のスイッチを具え、一方のスイッチが前記出力端子を第１電圧ラインに結合させ、且つ他方のスイッチが前記出力端子を第２電圧ラインに結合させるようにした請求の範囲３に記載のディジタル−アナログ変換器。
【請求項５】
前記入力ビットのうちの少なくとも１つが前記第１及び第２電圧ラインにおける電圧を決定する電圧スケーリング回路に供給され、前記入力ビットのうちの残りのビットが前記コンデンサネットワークに供給されるようにした請求の範囲４に記載のディジタル−アナログ変換器。
【請求項６】
前記ディジタル入力が複数の直列入力ビットから成り、且つ前記コンデンサネットワークが２つの等しい値のコンデンサを具え、第１スイッチング手段が前記２つのコンデンサの一方を、入ってくる入力ビットのレベルに応じて充電又は放電させることができ、且つ第２スイッチング手段が前記２つのコンデンサに蓄積された電荷を分配させることができるようにした請求の範囲２に記載のディジタル−アナログ変換器。
【請求項７】
行駆動回路と列アドレス指定回路とによってアドレスされる液晶画素のアレイを具え、前記列アドレス指定回路が請求の範囲１〜６のいずれかに記載したようなディジタル−アナログ変換器を複数個具えるようにした液晶ディスプレイ。
【請求項８】
ディジタル−アナログ変換により得られるアナログ出力電圧を蓄積する少なくとも１個のコンデンサを具え、さらに、前記少なくとも１個のコンデンサを前記変換器の出力端子に結合させる出力スイッチ回路も具えているディジタル−アナログ変換器を作動させる方法であって、該方法が：
(i)ディジタル入力信号に応じて前記少なくとも１個のコンデンサ間にアナログ電圧を発生させ、且つ該アナログ電圧を、前記出力スイッチ回路を用いることにより前記変換器の出力端子に切り換えるステップと；
(ii)前記出力スイッチ回路を制御する制御ラインに制御信号を供給することにより、前記出力スイッチ回路を用いて前記変換器の出力端子を前記少なくとも１個のコンデンサから隔離させるステップと；
(iii)各ディジタル−アナログ信号変換に対して前記(i)及び(ii)のステップを少なくとも一度繰り返すステップと；
を含むようにするディジタル−アナログ変換器の動作方法。
【発明の詳細な説明】
本発明はディジタル−アナログ（Ｄ／Ａ）変換器、特に、ディジタル−アナログ変換によるアナログ出力電圧を変換器の１個又は複数のコンデンサに蓄積するＤ／Ａ変換器に関するものである。種々のタイプのＤ／Ａ変換器は出力コンデンサにアナログ出力電圧を蓄積する。
例えば、ＵＳ−５，３３２，９９７は２値に重み付けする（以下「２値加重」と称する）コンデンサネットワークを用いるＤ／Ａ変換器を開示している。斯種の変換器は、コンデンサネットワーク内に蓄積された電荷を再分配して、このコンデンサネットワーク間の電圧がディジタル入力信号を表わすアナログ電圧となるようにするものである。この場合には、このアナログ出力電圧をＤ／Ａ変換器の出力としてバッファを介して供給する。
上述した一般的な変換器及び前記ＵＳ−５，３３２，９９７に開示されている変換器における問題は、コンデンサ（１個又は複数）に蓄積された出力信号を変換器に接続される出力負荷から隔離させるために出力バッファを必要とすることにある。この出力バッファがないと、出力負荷のキャパシタンスが出力信号を減衰させることになる。出力負荷のキャパシタンスが変換器の蓄積コンデンサのキャパシタンスにほぼ等しい場合には、Ｄ／Ａ変換器のアナログ出力電圧がかなり悪影響を受けることになる。このような問題を低減させるために、変換器における蓄積コンデンサのサイズを大きくすることができるが、これはレイアウト及びコストの観点からして望ましいことではない。
そこで、本発明によれば、ディジタル−アナログ変換により得られるアナログ出力電圧を蓄積する少なくとも１個のコンデンサを具えているディジタル−アナログ変換器であって、該変換器がさらに、前記少なくとも１個のコンデンサを変換器の出力端子に結合させる出力スイッチ回路及び該出力スイッチ回路を各ディジタル−アナログ変換に対して複数回作動させるべく適合される制御ラインも具え、その結果、アナログ出力電圧が、各ディジタル−アナログ変換に対して複数回変換器の出力端子へ切り換えられるようにしたディジタル−アナログ変換器を提供する。
本発明の変換器は、この変換器の出力端子へのアナログ信号を各ディジタル−アナログ変換に対して複数回切り換えるため、変換器に接続した負荷のキャパシタンスによって生じる出力電圧の退化レベルが漸次低減すると云う効果がある。従って、変換器の出力端子に設ける通常のバッファ増幅器を省くことができる。
変換器には、ディジタル入力信号を表わす電荷を蓄積するコンデンサネットワークを含めることができる。この場合、変換器のアナログ出力電圧は、コンデンサに蓄積された電荷を分配して、コンデンサネットワーク間に出力電圧を発生させるようにして得ることができる。従って、本発明は電荷再分配式の変換器に適用することができる。
或るタイプの電荷再分配式変換器では、前記ディジタル入力信号が複数の並列入力ビットから成り、且つ前記コンデンサネットワークが２値加重コンデンサネットワークを具え、前記入力ビットが、或る関連する結合スイッチを介して前記コンデンサネットワークの関連するコンデンサの一方の端子に供給され、前記コンデンサネットワークのそれぞれのコンデンサの他方の端子を共通ラインに一緒に接続し、入力ビットのレベルが、関連するコンデンサ間の電圧を決定し、該電圧により前記関連するコンデンサに電荷が蓄積されるようにする。
他のタイプの電荷再結合式変換器では、前記ディジタル入力が複数の直列入力ビットから成り、且つ前記コンデンサネットワークが２つの等しい値のコンデンサを具え、第１スイッチング手段が前記２つのコンデンサの一方を、入ってくる入力ビツトのレベルに応じて充電又は放電させることができ、且つ第２スイッチング手段が前記２つのコンデンサに蓄積された電荷を分配させることができるようにする。本発明は直列的な電荷再分配技法を用いる斯種の変換器に適用することができる。
本発明は、アナログ電圧を変換器の１個又は複数のコンデンサに蓄積するものとする他のタイプの変換器に適用することもできる。いずれの場合にも、本発明によれば、負荷が変換精度に悪影響を及ぼさないようにするために、変換器のコンデンサを負荷と隔離させるための出力増幅器を必要としない。
本発明は、行駆動回路と、本発明によるディジタル−アナログ変換器を複数具えている列アドレス指定回路とによってアドレスされる液晶画素アレイを具えている液晶ディスプレイも提供する。
さらに本発明は、ディジタル−アナログ変換により得られるアナログ出力電圧を蓄積する少なくとも１個のコンデンサを具え、さらに、前記少なくとも１個のコンデンサを変換器の出力端子に結合させる出力スイッチ回路も具えているディジタル−アナログ変換器を作動させる方法であって：該方法が：
（ｉ）ディジタル入力信号に応じて前記少なくとも１個のコンデンサ間にアナログ電圧を発生させ、且つ該アナログ電圧を前記出力スイッチ回路を用いることにより変換器の出力端子に切り換えるステップと；
(ii)前記出力スイッチ回路を制御する制御ラインに制御信号を供給することにより、前記出力スイッチ回路を用いて前記変換器の出力端子を前記少なくとも１個のコンデンサから隔離させるステップと；
（iii）各ディジタル−アナログ信号変換に対して前記（ｉ）及び（ii）のステップを少なくとも一度繰り返すステップと；
を含むようにするディジタル−アナログ変換器の動作方法を提供する。
次に、本発明を添付図面を参照して実施例につき説明するに、ここに：
図１は２値加重コンデンサネットワークを用いる本発明によるディジタル−アナログ変換器を示し；
図２は直列式の電荷再分配によるディジタル−アナログ変換器を示し；
図３は本発明によるディジタル−アナログ変換器を用いてアドレスされるディスプレイを示す。
図１は、２値加重のコンデンサネットワーク２０と、結合スイッチングデバイス３２のネットワーク３０と、出力スイッチ回路４０とを含むディジタル−アナログ変換器１０を示す。
変換器１０はデータ準備回路１４から複数のディジタル入力１２を並列に受信し、データ準備回路そのものは図１に示すように、直列のデータ入力端子１６を有するものとすることができる。本発明による変換器の１つの使用法として、データ準備回路１４とディジタル−アナログ変換器１０とが相俟って、液晶ディスプレイ用の列駆動回路を構成するようにすることができる。
データ入力１２はラッチ１６へ供給され、ラッチ１６は或る特定の時間に入力１２からデータを受け入れるべく制御ライン１７の信号によってトリガされる。入力１２は複数のＤ／Ａ変換器にデータを供給するバスとすることができ、制御ライン１７はクロック信号源に接続することができる。ラッチは変換回路の残りの部分に適する出力信号を供給する。これらの出力信号は、この場合、結合スイッチングデバイス３２のネットワーク３０に供給される。図１に示した例では、８ビットのディジタル−アナログ変換器を示しているが、スイッチングネットワーク３０には下位６ビットのディジタル信号だけを供給する。上位２ビットの信号１２ａ，１２ｂは電圧スケーリング回路３４に供給する。電圧スケーリング回路３４は、ディジタル−アナログ変換を非直線的なものとすることができ、これは、例えば液晶ディスプレイの画素をアドレス指定するのに有利である。
電圧スケーリング回路３４は５つの入力電圧Ｖ１〜Ｖ５を受電し、これらの電圧のうち、ディジタル入力信号の上位２ビット１２ａ，１２ｂのディジタルレベルに依存する一対の電圧レベルの信号Ｖｈ，Ｖｌをスイッチングネットワーク３０に供給する。各スイッチングデバイス３２は、スイッチングネットワーク３０のそれぞれの出力端子を電圧スケーリング回路３４によって供給される電圧ラインＶｈ，Ｖｌの一方又は他方に結合させる。
図１に示すように、各スイッチングデバイス３２は２つの電圧ラインＶｈ，Ｖｌ間に直列に結合される一対のスイッチ３３ａ，３３ｂを具えており、スイッチングデバイス３２の出力端子は２つのスイッチ３３ａと３３ｂとの接続点に接続される。２つのスイッチ３３ａ，３３ｂの動作は相補的として、スイッチングデバイス３２の出力端子が電圧ラインＶｈ，Ｖｌの一方又は他方に接続されるようにする。スイッチングネットワーク３０からの各出力は、それぞれの充電スイッチ３６を経て、２値加重コンデンサネットワーク２０の関連するコンデンサＣ，２Ｃ，４Ｃ，８Ｃ，１６Ｃ，３２Ｃの第１端子に供給される。各コンデンサの第２端子は接地する。各コンデンサの第１端子は関連する出力スイッチ４２を介して変換器１０の出力端子５０にも接続する。出力スイッチ４２及び充電スイッチ３６は同時に、しかも相補的に作動させる。変換器１０の出力端子５０は、液晶ディスプレイパネルの列キャパシタンスを表わすコンデンサＣcとして図１に示してある負荷に接続する。
変換器１０の出力端子５０に供給される信号のタイミングは、制御ライン４４の信号によって制御される出力スイッチ４２の動作に依存する。実際上、制御ラインの信号は液晶ディスプレイの行アドレス指定回路のタイミングと、ラッチ１６の制御ライン１７の信号とに同期するクロック信号を表わす。
次に、図１に示した回路の動作を説明する。ラッチ１６に入るデータは、このラッチを経て結合スイッチングデバイス３２のネットワーク３０及び電圧スケーリング回路３４に供給される。各ディジタルデータは２つの相補スイッチ３３ａ，３３ｂ用の切り換え制御信号として関連するスイッチングデバイス３２に供給される。例えば、スイッチングデバイス３２へのディジタル入力の論理レベルが高である場合には、一方のスイッチ、例えばスイッチ３３ｂが閉じて、他方のスイッチ３３ａが開くようになる。これにより、ラインＶｈにおける電圧がスイッチングデバイス３２の出力として供給されるようになる。これに対し、スイッチングデバイス３２の入力が低である場合には、スイッチ３２ａが閉じ、従ってラインＶｌにおける電圧がスイッチングデバイス３２の出力として供給されるようになる。このように、各スイッチングデバイス３２は２つの制御ラインＶｈ，Ｖｌの一方か、又は他方からの電圧を出力端子へと転送する。前述したように、２つの制御ラインＶｈ，Ｖｌにおける電圧は、ラッチ１６から供給される上位２ビットの信号に依存する。一例として、Ｖ1＝０Ｖ，Ｖ2＝５Ｖ，Ｖ3＝９Ｖ，Ｖ4＝１２．５Ｖ及びＶ5＝１５Ｖとする。この場合に、電圧スケーリング回路３４はラインＶｈ及びＶｌに次のような組合せの電圧、即ち、０Ｖと５Ｖ，５Ｖと９Ｖ，９Ｖと１２．５Ｖ，１２．５Ｖと１５Ｖの電圧を供給する。
コンデンサの充電段階の期間中には、各充電スイッチ３６が閉じて、スイッチングデバイスのネットワーク３０からの出力電圧の各々が、２値加重コンデンサネットワーク２０のそれぞれのコンデンサＣ，２Ｃ，４Ｃ，８Ｃ，１６Ｃ，３２Ｃに供給されるようになる。これにより各コンデンサは制御ラインＶｈ，Ｖｌの電圧の一方又は他方の電圧に相当する電位に充電される。この充電が一旦行われると、コンデンサネットワーク２０における各コンデンサに蓄えられた総電荷はディジタル入力信号を表わすことになる。次いで、充電スイッチ３６を制御ライン４４の信号によって開いて、出力スイッチ４２を閉じることにより、全てのコンデンサが並列に接続されるようにして、電荷の再分配を行なって、コンデンサネットワーク間に共通の電圧が規定されるようにする。この共通電圧はコンデンサのネットワーク２０内に蓄積された総電荷により決定されることにより、斯かる共通電圧はディジタル入力信号を表わす。
変換器１０の出力端子５０に接続される負荷がない場合には、コンデンサネットワーク間に得られる電圧がディジタル入力信号を直接表わすことになる。このアナログ信号は通常、負荷が変換精度に悪影響を及ぼさないようにするために必要とされる出力隔離増幅器を経て変換器の出力端子に供給される。
しかし、変換回路１０の複雑さを和らげるために出力増幅器の必要性をなくすのが望ましい。出力増幅器を省く場合には、アナログ出力電圧が出力負荷のキャパシタンスによって退化される。その理由は、追加の電荷分配が起るからである。変換器１０を液晶ディスプレイパネルの列駆動回路に用いる場合、出力負荷はアレイの画素列により構成される。この場合に、負荷Ｃcのキャパシタンスを正確に測定することはできず、そのキャパシタンスは加工技術の不完全のためにアレイの列間にて変化する。従って、出力電圧を正確に判断できるようにするために、キャパシタンスＣcの影響を正確に特定することはできない。出力キャパシタンスの影響は負荷キャパシタンスの値が大きくなるにつれて一層大きくなり、特に、２値加重コンデンサネットワーク２０におけるコンデンサに対する負荷キャパシタンスＣcの相対的な大きさは臨界的である。出力キャパシタンスＣcの影響を低減させる１つのやり方は、ネットワーク２０に大きなコンデンサを用いる方法であるが、これによると変換回路１０のコスト及びサイズが増大することになる。
本発明の変換器１０では、各ディジタル−アナログ変換に対して、制御ライン４４を複数回パルス駆動させる。従って、上述したようなコンデンサネットワーク内における最初の電荷再分配後に、出力スイッチ４２が再び開き、充電スイッチ３６が再び閉じるようにする。これにより、出力端子がコンデンサネットワークから隔離されることにより、出力端子における出力電圧が保持され、ネットワーク２０におけるコンデンサに電荷が再蓄積されることになるため、各コンデンサは再度制御ラインＶｈ，Ｖｌの一方又は他方の電圧に充電されるようになる。２値加重コンデンサネットワーク２０におけるコンデンサの充電又は放電に対して十分な時間が経過した後に、制御ライン４４を再びパルス駆動させて、出力スイッチ４２を閉じ、充電スイッチ３６を再び開くようにする。このようにして、電荷の分配がネットワーク２０におけるコンデンサと出力キャパシタンスＣcとの間で再度起り、出力キャパシタンスＣcには電荷が既に蓄積されているために、アナログ出力電圧の誤差は低減される。このような動作を或る予定回数繰返すと、出力電圧が反復的に正しいレベルに近づくので、出力電圧の誤差が低減される。
各ディジタル−アナログ変換に必要とされる変換器１０のサイクル数が制御ライン４４における制御信号の周波数を規定する。変換に必要とするサイクル数は、出力電圧レベルに必要とされる精度に従って選択する。変換に必要とするサイクル数は、負荷Ｃcの最大キャパシタンスと２値加重ネットワーク２０におけるコンデンサの値との相対値にも依存する。出力電圧における誤差は通常、ディジタル信号の最下位ビットに相当する電圧の１／２以下とする必要がある。
本発明の変換器では、スイッチをＭＯＳトランジスタとして構成することができ、例えば各スイッチはゲート制御信号を相補的な信号とするＰＭＯＳとＮＭＯＳトランジスタを並列に接続して構成することができる。本発明は、既存設計のディジタル−アナログ変換器に追加の出力スイッチ回路を導入するだけの変形例として適用することができる。これにより、以前の回路設計に用いられていたコンデンサの大きさを、各ディジタル−アナログ変換に導入されるサイクル数に依存するファクタ分だけ縮小することができる。
上述した例では、加重ネットワークにおける選択されたコンデンサに蓄積される電荷をこのネットワークの全てのコンデンサ間にて分配して、アナログ出力電圧を得るようにした。しかし、２値加重コンデンサネットワークは、最初に或る予定レベルにまで充電する追加の出力コンデンサを設ける別の構成のものとすることができる。この場合には、加重ネットワークにおける選択されたコンデンサだけで電荷分配することにより出力コンデンサの電荷を低減させてアナログ出力電圧を得るようにする。この場合にも、出力電圧を出力スイッチ回路を経て変換器の出力端子に供給して、本発明による動作を行わせることができる。
図２は電荷を直列的に再分配する本発明によるディジタル−アナログ変換器１０を示す。入力端子１６に供給される直列データはラッチ６０に供給され、このラッチは制御ライン６１の制御信号によってトリガされて、入力端子１６へ直列データを搬送するデータバスからデータを受取る。ラッチは変換回路の残部に対する適当な信号特性を有する出力を供給する。ラッチ信号は次に説明する理由のためにストア６２へ供給する。ストア６２の出力６３は、この出力信号６３のディジタル値に応じて２通りの出力電圧レベルを供給する結合スイッチ６４へ供給する。図示の例では、スイッチ６４の出力は、供給電圧Ｖsか、大地電圧とすることができる。コンデンサネットワーク６６はスイッチＳ２によって互いに接続される２個の並列コンデンサＣ１，Ｃ２を具えている。第１コンデンサＣ１にはスイッチＳ２に対する相補信号で作動するスイッチＳ１によって入力される。他のスイッチＳ３は、第２コンデンサＣ２を接地させ、この第２コンデンサを放電させることができる。スイッチングネットワーク６６の出力は出力スイッチ６８を経て変換器１０の出力端子５０に供給される。この例でも出力端子は容量性の負荷Ｃcに接続されるものとする。スイッチＳ１，Ｓ２，Ｓ３及び６８の動作タイミングは制御ユニット７０により制御し、制御ユニット７０は制御ライン６７を繰返し用いてストア６２に命令して、或る特定のディジタル−アナログ変換に対して直列データを繰返えさせることもできる。
次に、図２に示した回路の動作を説明する。入力データがＤ／Ａ変換器に通常通りにラッチされて、ストア６２に蓄積されたら、データはディジタル−アナログ変換回路の残りの部分へと送ることができる。変換はデータを直列的に受信している間か、又は完全なるディジタルワードの受信後に行なうことができる。
前述したように、結合スイッチ６４の出力はディジタル入力信号６３のレベルに応じて２通りの電圧レベルを有する。充電期間中には、スイッチＳ１が閉じて、スイッチＳ２が開くことにより、コンデンサＣ１は２つの電圧レベルＶsか、大地電位のいずれか一方の電位に充電（又は放電）される。その後の電荷分配モードにて、コンデンサＣ１に蓄積された電荷は、スイッチＳ２が閉じて、スイッチＳ１が開くことにより、コンデンサＣ１とＣ２との間で分配される。
その後、直列データ入力の次のビットを受入れるために、スイッチＳ１を再び閉じ、スイッチＳ２を再び開くようにする。この場合にもコンデンサＣ１は入力信号に従って充電又は放電し、再度電荷の分配がコンデンサＣ１とＣ２との間にて行われる。この処理手順は全ての直列データビットに対して繰り返えされ、しかも既知の方法では、最終分配動作後に得られる電荷が直列ディジタル入力信号のアナログ表現したものとなるようにしている。本発明によれば、このアナログ出力電圧を出力スイッチ６８によって変換器の出力端子５０へと切り換えて、コンデンサＣ１，Ｃ２と出力キャパシタンスＣc間にても電荷を分配させる。図１の回路の場合と同様に、出力端子を隔離させるために出力スイッチ６８を開くようにし、こうした処理手順を繰返えすのであるが、これにはスイッチＳ３を閉じることによりコンデンサＣ２を放電させる必要があり、また、ストア６２に制御回路７０により制御ライン６７を介して命令して、直列データ入力を再転送させるようにする。この処理手順を繰り返す回数がアナログ出力電圧信号における誤差を規定し、斯かる繰返し回数も出力キャパシタンスＣcとコンデンサネットワーク６６のコンデンサＣ１，Ｃ２との相対値に応じて選択する。
前述したラッチ及びデータストアの回路構成は当業者に明らかであるため、これについてはここでは詳述しないものとする。一般に、ラッチは（フリップフロップのような）双安定のスイッチングデバイスで構成する。電荷分配を行なうコンデンサネットワークも図示したもの以外の特殊な構成のものとすることができる。
本発明は、アナログ出力を変換器の出力コンデンサに保持する他のディジタル−アナログ変換回路に同じように適用することができる。例えば、本発明を適用する或る既知のＤ／Ａ変換器の２値加重ネットワークを電流源で構成し、各電流源が関連するスイッチを介して電荷分配用の蓄積コンデンサに結合されるようにすることができる。ディジタル入力信号の各ビットは１つのスイッチに関連づけ、ディジタル−アナログ変換に際しては選択したスイッチを或る一定時間の間閉じて、電流源が既知量の電荷を蓄積コンデンサに与えたり、その電流源が蓄積コンデンサから隔離されたりするようにする。このようにしてコンデンサに蓄積される電荷がディジタル入力を表わすようになる。
このように、本発明は広範囲にわたる既知のディジタル−アナログ変換器に適用でき、本発明を既存のものに適用できることは当業者に明らかである。
図３は本発明によるディジタル−アナログ変換器を有している列アドレス指定回路を用いてアドレスすることができる液晶ディスプレイを示す。この液晶装置は表示領域８２を規定する液晶画素の行列アレイを有するディスプレイパネルを具えている。画素８０は、離間させた２枚のガラス基板の対向表面上に電極を離間して設け、これらの電極間にＴＮ液晶材料を配置した容量性の表示素子を含むものである。
アレイの画素８０は、行及び列アドレス導体８４と８６の導体セットを介してアドレスされ、各画素は行導体と列導体との各交点に隣接して位置づけられる。各画素行は、それぞれの行導体８４に接続され、同じ列の全ての画素は、それぞれの列導体に接続されている。
アレイは、画素行を走査し、且つ各画素行に選択（ゲート）パルスを順次供給する行駆動回路９０を含む周辺の駆動手段によって駆動される。行駆動回路９０は、タイミング兼制御回路９４からバス９２を介して供給されるタイミング信号によって制御され、タイミング兼制御回路９４にはビデオ信号処理回路９６からディジタルビデオ信号を供給する。
周辺回路には列駆動回路９８も含まれ、これには回路９４からバス１００を介してビデオ情報信号を供給する。列駆動回路は、列導体のセットに各表示画素行に対して並列に順次アナログ信号を供給すべく作動する。列駆動回路９８は、各列に対して前述したようなディジタル−アナログ変換器を具えるように構成することができる。データはバス１００に沿って直列式に供給され、各Ｄ／Ａ変換器のラッチ１６又は６０はバス１００からの正しい信号を記憶すべく順次作動する。各列に対するデータ信号がＤ／Ａ変換器のラッチに一旦記憶されると、Ｄ／Ａ変換に対するスイッチング動作が同時に行われる。
列駆動回路にはさらにアナログマルチプレクサも設けて、バス１００からの直列ディジタルデータを本発明による減少数のＤ／Ａ変換器によってアナログ形式に変換することができる。マルチプレクサはアナログ信号を記憶し、次いで適当なアナログ信号を列導体に供給すべく制御される。このような構成のものには通常、Ｄ／Ａ変換器のアナログ出力をマルチプレクサ回路に転送するためのバッファ増幅器を必要とするが、本発明によるＤ／Ａ変換器を使用すれば、斯様な増幅器を使用しなくて済む。
データバス１００には、赤、緑及び青のビデオデータを搬送する３つの直列データ流を含めることができ、この場合には、３つのデータ流からのデータを３個で一組を成すＤ／Ａ変換器のグループに同時にラッチさせることができる。カラー液晶ディスプレイ用のアドレス指定技術は当業者に周知であるので、ここではそれについての詳細な説明は省略する。
【図１】
0003949733.tif 000002
【図２】
0003949733.tif 000003
【図３】
0003949733.tif 000004