(57)【特許請求の範囲】
【請求項１】
データを記憶するための不揮発性メモリを内蔵し、リーダ・ライターとの間で振幅変調方式の通信信号により非接触でデータの送受信を行い、前記通信信号が無変調の期間に前記不揮発性メモリを起動する手段を有する半導体記憶装置において、前記リーダ・ライターから振幅変調により送られてくる通信データの立ち上がりエッジを検出する手段を有し、この立ち上がりエッジを検出した信号を用いて、前記内蔵する不揮発性メモリを起動することを特徴とする半導体記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリを搭載した非接触でデータの送受信を行う半導体記憶装置に関するものである。
【０００２】
【従来の技術】
近年、非接触でデータの送受信を行うＲＦＩＤ分野の市場拡大が急速に進んできている。これに伴いＬＳＩの仕様においては、通信距離が１０ｃｍ程度の近接型ＩＳＯ１４４４３、通信距離が７０ｃｍ程度の近傍型ＩＳＯ１５６９３など、市場拡大に向けた標準化も急速に進んでいる。今後の市場の要望は、より通信距離の長い、より安価な非接触データ通信用ＬＳＩの開発である。通信距離の長さに対しては、ＬＳＩの消費電力が大きく影響し、消費電力が小さいほど通信距離を伸ばすことができる。
【０００３】
以下に、従来例の不揮発性メモリ搭載の非接触データ送受信システムについて、その構成と動作を説明する。図６に従来例の回路構成図を示す。このシステムは、コイル１０およびコンデンサ１１からなるアンテナ１３が接続されたリーダ・ライター１２と、コイル７およびコンデンサ８からなるアンテナ１が接続されたＬＳＩ９とから構成される。ＬＳＩ９は、アンテナ１で受信した信号からＤＣ電源を取り出す整流回路２と、アンテナ１で受信した信号からデータとクロックを取り出す復調回路３と、アンテナ１を介してデータを送信するための変調回路４と、復調回路３で発生したデータ（ＤＡＴＡ）とクロック（ＣＬＫ）を受けてＬＳＩを制御する制御回路５と、復調回路３で発生したＤＡＴＡを保存するための不揮発性メモリ６によって構成される。
【０００４】
図７に、基本的な非接触データ送受信ＬＳＩにおけるタイミングチャートを示す。図６のリーダ・ライター１２から、搬送波と信号を重畳して生成された信号ＶＩを、アンテナ１３を介して送信すると、アンテナ１３の周りに磁束１４が発生する。この磁束１４をアンテナ１が受けて、電磁誘導によるデータの送受信と電力供給が行われる。ＶＡは、アンテナ１に発生する電圧である。データの送受信は一般的に振幅変調で行われ、図７に示すように信号ＶＩの電位は、変調のない場合はＶｍ、変調のある場合はＶｎとなる。従って発生するＶＡの電位も異なり、通常の状態では、変調のない場合はＶｍ１、変調のある場合はＶｎ１となる。また、アンテナ１３とアンテナ１の距離や、それぞれのアンテナの大きさや形状、あるいはアンテナ１３に印加される電圧ＶＩの大きさによって、アンテナ１に発生するＶＡの電位も変化する。アンテナ１３とアンテナ１との距離（通信距離）が遠いほど、同一のＶＩの電位に対してＶＡの電位は小さくなる。
【０００５】
ＶＡを整流回路２により整流することによりＬＳＩの電源ＶＤＤを発生する。ＶＤＤはＶＡの包洛線に沿って発生するため、ＶＡに変調がかかっていない時はＶＤＤとしてＶ１の電位が発生し、ＶＡに変調がかかっている時は、ＶＤＤとしてＶ２の電位が発生する。Ｖ１とＶ２の関係はＶ１＞Ｖ２である。ＶＡはまた、復調回路３にも入力され、データ（ＤＡＴＡ）とクロック（ＣＬＫ）が生成される。データ（ＤＡＴＡ）の生成は、ＶＤＤの立ち上がり／立ち下がりを検出して行われる。
【０００６】
【発明が解決しようとする課題】
図８は、データの受信時に不揮発性メモリ６が動作した際のタイミングチャートを示す。不揮発性メモリ６を起動する信号はＡＣＴであり、不揮発性メモリ６が動作した際、瞬時的に一定量の大きな電力の消費が発生する。ここで、ＶＡの信号に変調がかかっている時にＡＣＴが発生した場合について説明する。ＬＳＩ電源ＶＤＤの電位としては、ＶＡ信号に変調がかかっているため、まず、ＶＡに変調がかかっていないときの電圧Ｖ１よりも小さい電圧Ｖ２が発生する。ここでＡＣＴが発生すると、不揮発性メモリ６が動作した際の電力消費によって、電圧Ｖ２から電圧Ｖ３に電圧降下する。従って、ＬＳＩの動作する下限電圧は電圧Ｖ３となり、それにより通信距離も短く制限されてしまう。
【０００７】
また、ＶＡ信号の無変調時から変調がかかる時にＡＣＴ信号が発生し、不揮発性メモリ６が動作した場合は、ＶＤＤの電位は次のように遷移する。すなわち、まず無変調時の電位Ｖ１から不揮発性メモリ６の電力消費により一旦電位Ｖ４に電圧降下し、その後ＶＡの波形に合わせた電位Ｖ５に上昇した後、電位Ｖ２へと遷移する。そのため、復調回路３が正しくデータ（ＤＡＴＡ）を復元することが出来ない場合も発生する。すなわち、通常は電位Ｖ１から電位Ｖ２へ変化したところを復調回路３が検知してデータ（ＤＡＴＡ）を発生するが、上記の場合、ＶＤＤが電位Ｖ１→Ｖ４→Ｖ５→Ｖ２と遷移するため、その影響により誤動作を生じる場合がある。
【０００８】
本発明は、上記の問題を解消して、通信距離を長くすることを可能とし、また、より安定して信号を復元することを可能とする、非接触でデータの送受信を行う半導体記憶装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体記憶装置は、データを記憶するための不揮発性メモリを内蔵し、リーダ・ライターとの間で振幅変調方式の通信信号により非接触でデータの送受信を行い、通信信号が無変調の期間に不揮発性メモリを起動する手段を有する半導体記憶装置であって、リーダ・ライターから振幅変調により送られてくる通信データの立ち上がりエッジを検出する手段を有し、この立ち上がりエッジを検出した信号を用いて、内蔵する不揮発性メモリを起動する。この構成によれば、電源ＶＤＤが高い電位の時に不揮発性メモリを起動することになり、不揮発性メモリの電力消費による影響が回避される。その結果、通信距離を長くし、またより安定して信号を復元することが可能となる。
【００１３】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の実施の形態１における非接触データ送受信回路の構成を示す。この回路は、コイル１０７およびコンデンサ１０８からなるアンテナ１０１と、ＬＳＩ１１０とから構成される。ＬＳＩ１１０は、整流回路１０２と、復調回路１０３と、変調回路１０４と、制御回路１０５と、エッジ検出回路１０９と、不揮発性メモリ１０６によって構成される。
【００１４】
整流回路１０２は、アンテナ１０１で受信した信号からＤＣ電源を取り出す。復調回路１０３は、アンテナ１０１で受信した信号からデータとクロックを取り出す。変調回路１０４は、アンテナ１０１を介してデータを送信する。制御回路１０５は、復調回路から出力されるデータ（ＤＡＴＡ）とクロック（ＣＬＫ）を受けて、ＬＳＩ１１０を制御する。エッジ検出回路１０９は、データ（ＤＡＴＡ）の立ち上がりエッジを検出する。不揮発性メモリ１０６は、復調回路１０３で発生したＤＡＴＡを保存するために用いられる。
【００１５】
図２は、エッジ検出回路１０９の構成例である。Ｄフリップフロップ（Ｄ−ＦＦ）１２０および１２１と、インバータ１２２と、ＡＮＤ１２３によって構成される。Ｄ−ＦＦ１２０のＤ入力にデータ（ＤＡＴＡ）が入力され、ＣＫ入力にクロック（ＣＬＫ）が入力される。Ｄ−ＦＦ１２０のＱ出力は、インバータ１２２およびＡＮＤ１２３に入力される。インバータ１２２の出力は、Ｄ−ＦＦ１２１のＤ入力に入力される。Ｄ−ＦＦ１２１のＣＫ入力にはクロック（ＣＬＫ）が入力される。Ｄ−ＦＦ１２１のＱ出力はＡＮＤ１２３に入力される。さらに、制御回路１０５の出力ＰＲＥＡＣＴが、ＡＮＤ１２３に入力される。
【００１６】
図３は、図１の回路におけるタイミングチャートを示す。アンテナ１０１を介して発生されるＶＡ電位は、信号の振幅変調の有無によって大きさが異なる。ＶＡ電位は復調回路１０３に入力され、クロック（ＣＬＫ）とデータ（ＤＡＴＡ）が生成される。また、ＶＡ電位は整流回路１０２に入力され、ＬＳＩ１１０の電源電圧ＶＤＤを発生する。データ（ＤＡＴＡ）は、ＶＤＤの立ち上がり／立ち下がりエッジを検出することで生成される。
【００１７】
データ（ＤＡＴＡ）とクロックがエッジ検出回路１０９に入力されると、Ｄ−ＦＦ１２０の出力Ｑ１は、データ（ＤＡＴＡ）を１クロック分遅延させたものとなる。更にＱ１はインバータ１２２で反転され、Ｄ−ＦＦ１２１でその信号を１クロック遅延させた出力Ｑ２が発生する。このＱ１とＱ２とＰＲＥＡＣＴとをＡＮＤ１２３でデコードすることにより、不揮発性メモリ１０６を起動するためのＡＣＴ信号を発生する。つまり、データ（ＤＡＴＡ）の立ち上がりエッジを検出することで、信号に変調のかかっていないタイミング、すなわちＬＳＩ１１０の電源ＶＤＤが高い電位Ｖ１の時に、ＡＣＴ信号を発生することができる。ＬＳＩ１１０の電源ＶＤＤは、信号に変調がかかっていないのでまずＶ１電位を発生し、その直後にＡＣＴ信号が発生して不揮発性メモリ１０６が動作し、電力が消費され、電位Ｖ４に電圧降下する。
【００１８】
つまり、常に信号が無変調時に不揮発性メモリ１０６を起動することにより、ＬＳＩ１１０の電圧が高い状態から電圧降下をおこすので、電源ＶＤＤが変調時の電位より低くなることが防止され、通信距離を長くすることが可能となる。
【００１９】
また、信号の無変調から変調へ、もしくは変調から無変調に遷移するタイミングで不揮発性メモリ１０６の起動信号ＡＣＴを発生することがないため、不揮発性メモリ１０６の電力消費による影響をうけず、安定してＬＳＩ１１０の電源ＶＤＤの立ち上がり／立ち下がりを生成することができる。従って、復調回路１０３において確実にデータ（ＤＡＴＡ）を生成することが可能である。
【００２０】
（実施の形態２）
図４は、本発明の実施の形態２における非接触データ送受信回路の構成を示す。コイル１５７およびコンデンサ１５８で構成されるアンテナ１５１と、ＬＳＩ１６１が接続されている。ＬＳＩ１６１は、整流回路１５２と、復調回路１５３と、変調回路１５４と、制御回路１５５と、カウンタ回路１５９と、分周回路１６０と、不揮発性メモリ１５６によって構成される。
【００２１】
整流回路１５２は、アンテナ１５１で受信した信号からＤＣ電源を取り出す。復調回路１５３は、アンテナ１５１で受信した信号からデータとクロックを取り出す。変調回路１５４は、アンテナ１５１を介してデータを送信する。制御回路１５５は、カウンタ回路１６０をリセットする信号ＲＥＳＥＴを生成する。分周回路１６０は、復調回路１５３で発生したクロック（ＣＬＫ）を分周してクロックＣＬＫｎを生成する。カウンタ回路１５９は、分周回路１６０で発生したクロックＣＬＫｎを受けて不揮発性メモリ１５６を起動する為の信号ＡＣＴを制御する。
【００２２】
図５は、本実施の形態２における非接触データ送受信回路のタイミングチャートを示す。通常リーダ・ライターとの通信信号は、スタートフラグを先頭にして、以降変調信号が伝送され通信が行われる。搬送波は復調回路１５３を通して、クロック（ＣＬＫ）の生成に用いられる。このクロック（ＣＬＫ）を分周回路１６０によって分周して、クロック（ＣＬＫｎ）が生成される。分周したクロック（ＣＬＫｎ）の周期は、通信信号の最小無変調期間Ｔａよりも小さくなる様な値Ｔｂに設定する。
【００２３】
スタートフラグを制御回路１５５で受けて、カウンタ回路１５９のリセット信号ＲＥＳＥＴを生成し、このリセット信号でカウンタ回路１５９を０にセットする。以降このカウンタ回路１５９は、分周クロック（ＣＬＫｎ）によってカウントアップされる。カウンタ回路１５９の値によって不揮発性メモリ１５６の起動信号ＡＣＴを生成する。ここで、通信信号は、スタートフラグから所定の時間間隔で無変調期間が存在するように設定されている。従って、上記のようにカウンタ回路１５９の値を基準にして起動信号ＡＣＴを生成することにより、予測される無変調期間に起動信号ＡＣＴを生成することが可能である。
【００２４】
上記の通り、カウンター１５９がインクリメントする周期Ｔｂは、最小無変調期間Ｔａよりも小さくなるので、不揮発性メモリ１５６は、必ず無変調期間、すなわちＬＳＩ１６１の電源ＶＤＤが高い状態で完結することができ、通信距離を伸ばすことが可能となる。
【００２５】
【発明の効果】
本発明によれば、不揮発性メモリを起動する信号のタイミングを適切にすることにより、不揮発性メモリの電力消費による影響が回避される。その結果、通信距離を長くし、またより安定して信号を復元することが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１における非接触データ送受信回路を示すブロック図
【図２】  図１の回路におけるエッジ検出回路の構成を示す図
【図３】  図１の回路のタイミングチャート
【図４】  実施の形態２における非接触データ送受信回路を示すブロック図
【図５】  図４の回路のタイミングチャート
【図６】  従来の非接触データ送受信システムを示すブロック図
【図７】  図６のシステムのタイミングチャート
【図８】  図６のシステムの動作を示すタイミングチャート
【符号の説明】
１，１３  アンテナ
２  整流回路
３  復調回路
４  変調回路
５  制御回路
６  不揮発性メモリ
７，１０  コイル
８，１１  コンデンサ
９  ＬＳＩ
１２  リーダ・ラーター
１０１  アンテナ
１０２  整流回路
１０３  復調回路
１０４  変調回路
１０５  制御回路
１０６  不揮発性メモリ
１０７  コイル
１０８  コンデンサ
１０９  エッジ検出回路
１１０  ＬＳＩ
１２０，１２１  Ｄフリップフロップ回路（Ｄ−ＦＦ）
１２２  インバータ回路
１２３  ＡＮＤ回路
１５１  アンテナ
１５２  整流回路
１５３  復調回路
１５４  変調回路
１５５  制御回路
１５６  不揮発性メモリ
１５７  コイル
１５８  コンデンサ
１５９  カウンタ回路
１６０  分周回路
１６１  ＬＳＩ
【図１】
0003961215.tif 000002
【図２】
0003961215.tif 000003
【図３】
0003961215.tif 000004
【図４】
0003961215.tif 000005
【図５】
0003961215.tif 000006
【図６】
0003961215.tif 000007
【図７】
0003961215.tif 000008
【図８】
0003961215.tif 000009