(57)【特許請求の範囲】
【請求項１】
コプレーナ構造で構成されたインタデジタル型キャパシタを備えたマイクロ波集積回路において、前記インタデジタル型キャパシタの対向するコプレーナ電極の外側の接地導体間に、前記コプレーナ電極を跨ぐ橋状接地導体を設置し、この橋状接地導体でコプレーナ電極を覆う様にしたことを特徴とするマイクロ波集積回路。
【請求項２】
前記インタデジタル型キャパシタが有する前記橋状接地導体は対向するコプレーナ電極の外側の接地導体間を半筒状に形成することを特徴とする請求項１に記載のマイクロ波集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波集積回路に係り、特にコプレーナ構造で構成されたインタデジタル型キャパシタにおいて、コプレーナ電極上方を橋状接地導体で覆うマイクロ波集積回路に関する。
【０００２】
【従来の技術】
マイクロ波集積回路はマイクロ波の伝送特性からマイクロ波信号の一部が外部に放射してしまう。このため、外部に放射したマイクロ波信号がマイクロ波集積回路と近接する外部回路と漏話（クロストーク）を起こすことがある。この外部回路から見れば、放射されたマイクロ波信号はノイズである。このノイズが回路特性に影響を与えることがある。また、これとは逆に近接する外部回路からのノイズがマイクロ波集積回路の回路特性に影響を与えることもある。そこで、マイクロ波信号の一部が近接する外部回路とクロストークすることのない様に対策を施す。一般的には、マイクロ波集積回路全体に銅板等の金属板のシールドが設けられる。
【０００３】
図４にマイクロ波集積回路に使用されるコプレーナ構造で構成されたインタデジタル型キャパシタ１を示す。また、このインタデジタル型キャパシタ１の等価回路を図５に示す。尚、図５中のＣｃ（Ｃｃ＞０）は、結合電荷容量値を示す。
【０００４】
図４によれば、マイクロ波集積回路に備えられるインタデジタル型キャパシタ１は、コプレーナ電極２，３と、接地導体４とを誘電体基板５の上面に備える。また、誘電体基板５の下面には下部接地導体６を備えている。インタデジタル型キャパシタ１のコプレーナ電極２，３は互いに対面させて設けることで、キャパシタを形成している。コプレーナ電極２，３がキャパシタを形成している外側には接地導体４が存在する。
【０００５】
一方、図５によればインタデジタル型キャパシタ１の電荷容量値は、コプレーナ電極２とコプレーナ電極３との間のＣｃ、即ち、結合電荷容量値のみで決定される。
【０００６】
【発明が解決しようとする課題】
しかしながら、マイクロ波集積回路の小型化および集積化が進み、マイクロ波集積回路と外部回路とがシールドで必ずしも遮蔽されるとは限らない状況がある。この場合、マイクロ波集積回路に用いられるインタデジタル型キャパシタ１は、インタデジタル型キャパシタ１のコプレーナ電極２，３と外部回路とがシールド無しで近接する。従って、インタデジタル型キャパシタ１はコプレーナ電極２，３間の結合電荷容量の他にも外部回路の部品との間にも結合電荷容量を持ち得る。つまり、マイクロ波集積回路は外部回路と結合し易く、クロストークを生じ易い。
【０００７】
また、従来のインタデジタル型キャパシタは電荷容量値が少なく、マイクロ集積回路設計における回路設計の自由度を狭めている。
【０００８】
本発明は、上述した事情を考慮してなされたもので、マイクロ波集積回路と近接する外部回路とのクロストークを減少させると共に、マイクロ波集積回路に備えられるインタデジタル型キャパシタの電荷容量値を増加させたマイクロ波集積回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係るマイクロ波集積回路は上述した課題を解決するため、請求項１に記載した様に、コプレーナ構造で構成されたインタデジタル型キャパシタを備えたマイクロ波集積回路において、前記インタデジタル型キャパシタの対向するコプレーナ電極の外側の接地導体間に、前記コプレーナ電極を跨ぐ橋状接地導体を設置し、この橋状接地導体でコプレーナ電極を覆う様にしたことを特徴とする。
【００１０】
上述した課題を解決するため、本発明に係るマイクロ波集積回路は、請求項２に記載した様に、前記インタデジタル型キャパシタが有する前記橋状接地導体は対向するコプレーナ電極の外側の接地導体間を半筒状に形成することを特徴とする。
【００１１】
この様に構成されたマイクロ波集積回路においては、外部回路とのクロストークを減少させると共に、インタデジタル型キャパシタの電荷容量値を大きくすることが出来、マイクロ波集積回路および外部回路に与える影響を小さくすることが出来る。
【００１２】
【発明の実施の形態】
以下、本発明に係るマイクロ波集積回路の実施形態を添付図面を参照して説明する。
【００１３】
図１に本発明の実施形態を示すマイクロ波集積回路１０に用いられるコプレーナ構造で構成されたインタデジタル型キャパシタ１１の斜視図を示す。また、図２に図１のＡ−Ａ線に沿う断面図を示す。
【００１４】
図１および図２によれば、インタデジタル型キャパシタ１１は、コプレーナ電極１２，１３と、橋状接地導体１４とを誘電体基板１５の上面に備える。一方、誘電体基板１５の下面には下部接地導体１６を備える。誘電体基板１５の上面には、コプレーナ電極１２，１３が互いに対向して設けられる。また、コプレーナ構造で構成されたインタデジタル型キャパシタ１１のため、コプレーナ電極１２，１３が対向する外側には、接地導体１７が存在する。コプレーナ電極１２，１３の上方には、半楕円筒（半筒）状のシート部材で形成された橋状接地導体１４がコプレーナ電極１２，１３を覆う様に跨設され、両接地導体１７と電気的に接続される。即ち、橋状接地導体１４は接地導体１７，１７間をブリッジ結合しており、コプレーナ電極１２，１３に跨設される。
【００１５】
インタデジタル型キャパシタ１１は、コプレーナ電極１２，１３の上方に橋状接地導体１４を橋を架ける様にして設けることで、橋状接地導体１４がシールド板と同じ効果を果たしている。この橋状接地導体１４のシールド効果によって、インタデジタル型キャパシタ１１は、クロストークの要因となる外部回路の素子と間の結合電荷容量をほとんど持たない。従って、クロストークをはるかに低減出来る。
【００１６】
また、マイクロ波集積回路１０において、近接する外部回路との間に結合電荷容量を持ち得るのは、キャパシタ成分なので、インタデジタル型キャパシタ１１において、外部回路との結合電荷容量を小さく抑えられれば、マイクロ波集積回路１０全体としてのクロストーク低減を図ることが出来る。
【００１７】
図３に本発明のマイクロ波集積回路１０に備えられるインタデジタル型キャパシタ１１の電荷容量値を表す等価回路を示す。図５に示される従来のインタデジタル型キャパシタ１の電荷容量値はコプレーナ電極２とコプレーナ電極３との間の結合電荷容量値、つまりＣｃのみで決定していた。しかし、図３（Ａ）によれば、インタデジタル型キャパシタ１１は、コプレーナ電極１２，１３との間の結合電荷容量値Ｃｃの他に、それぞれのコプレーナ電極１２，１３と橋状接地導体１４との間の電荷容量値Ｃｐ（Ｃｐ＞０）、接地―電極間電荷容量値を持つ。
【００１８】
図３（Ａ）の等価回路をより具体化した等価回路が図３（Ｂ）である。この図によれば、インタデジタル型キャパシタ１１の電荷容量値は、Ｃｃの電荷容量値のキャパシタと、Ｃｐの電荷容量値のキャパシタを２つ直列接続したキャパシタとを並列接続したキャパシタの電荷容量値と等しくなる。従って、インタデジタル型キャパシタ１１の電荷容量値は、従来のインタデジタル型キャパシタ１の電荷容量値よりも大きくなる。
【００１９】
本発明の実施形態によれば、橋状接地導体１４をコプレーナ電極１２，１３の上方に跨設したインタデジタル型キャパシタ１１を備えるマイクロ波集積回路１０は、橋状接地導体１４がシールドの役目を果たすので、外部回路とのクロストークをはるかに減少させ、マイクロ波集積回路１０および外部回路に与える影響を低減出来る。また、インタデジタル型キャパシタ１１の電荷容量値は、従来のインタデジタル型キャパシタ１の電荷容量値と比べて大きくなり、回路設計上の自由度が拡がる。
【００２０】
尚、本実施形態におけるマイクロ波集積回路１０において、橋状接地導体１４は半楕円筒状で形成されているが、半楕円筒状に限定されない。あらゆる半筒状を包含する。即ち、橋状接地導体１４は半円状で形成されても良いし、半角筒状で形成されても良い。
【００２１】
また、この橋状接地導体１４をコプレーナ電極１２，１３の上方に跨設したインタデジタル型キャパシタの数量は少なくとも１つ以上存在すれば良い。
【００２２】
さらに、本実施形態におけるマイクロ波集積回路１０に備えられるインタデジタル型キャパシタ１１は、誘電体基板１５の下面に下部接地導体１６を備えているが、この下部接地導体１６は無くても良い。
【００２３】
【発明の効果】
本発明に係るマイクロ波集積回路では、マイクロ波集積回路に使用されるコプレーナ構造で構成されたインタデジタル型キャパシタにおいて、コプレーナ電極上方に橋状接地導体を跨設することで、外部回路とのクロストークを減少させ、マイクロ波集積回路および外部回路に与える影響を低減させ、かつ、インタデジタル型キャパシタの電荷容量値の増加を図ったマイクロ波集積回路を提供することが出来る。
【図面の簡単な説明】
【図１】本発明に係るマイクロ波集積回路に備えられるインタデジタル型キャパシタの斜視図。
【図２】本発明に係るマイクロ波集積回路に備えられるインタデジタル型キャパシタの斜視図におけるＡ−Ａ線に沿う断面図。
【図３】本発明に係るマイクロ波集積回路に備えられるインタデジタル型キャパシタの電荷容量値を表す等価回路。
【図４】従来のマイクロ波集積回路に備えられるインタデジタル型キャパシタの構成概要図。
【図５】従来のマイクロ波集積回路に備えられるインタデジタル型キャパシタの電荷容量値を表す等価回路。
【符号の説明】
１０  マイクロ波集積回路
１１  インタデジタル型キャパシタ
１２，１３  コプレーナ電極
１４  橋状接地導体
１５  誘電体基板
１６  下部接地導体
１７  接地導体
【図１】
0003934417.tif 000002
【図２】
0003934417.tif 000003
【図３】
0003934417.tif 000004
【図４】
0003934417.tif 000005
【図５】
0003934417.tif 000006