(57)【特許請求の範囲】
【請求項１】
アナログ信号を、Ｎ個のディジタル信号表現に変換するための方法であって、
前記アナログ信号の振幅を、Ｎ個の基準振幅と比較して、該アナログ信号の振幅が、それぞれの該基準振幅より大きいかまたは小さいかを判定するステップであって、該Ｎは、１以上の整数である、ステップと、
それぞれのディジタル信号が、前記アナログ信号の複数の振幅事象の表現を含むまで、前記アナログ信号の振幅がそれぞれの前記基準振幅より大きい場合は、該基準振幅に対応する該ディジタル信号に第１の論理レベルを発生させ、前記アナログ信号の振幅がそれぞれの前記基準振幅より小さい場合は、該対応するディジタル信号に第２の論理レベルを発生させるステップであって、該表現は、該複数の振幅事象に対応する一組のタイムスタンプである、ステップと、
を含む、方法。
【請求項２】
さらに、
前記ディジタル信号における論理レベルの遷移のそれぞれについて、タイムスタンプを測定して記憶するステップを含む、
請求項１に記載の方法。
【請求項３】
前記アナログ信号の振幅と前記Ｎ個の基準振幅との前記比較は、該Ｎ個の基準振幅について、並列かつ同時に行われる、
請求項１に記載の方法。
【請求項４】
前記アナログ信号の振幅と前記Ｎ個の基準振幅との前記比較は、前記基準振幅のすべてが比較されるまで、該Ｎ個の基準振幅のそれぞれに対して順番に行われる、
請求項１に記載の方法。
【請求項５】
前記第１の論理レベルは、前記アナログ信号の振幅が、対応する前記基準振幅より大きい時間の長さに比例する期間にわたり、前記対応するディジタル信号に存在する、
請求項１に記載の方法。
【請求項６】
前記対応するディジタル信号における前記第１の論理レベルまたは前記第２の論理レベルの遷移の時点は、前記アナログ信号の振幅が、対応する前記基準振幅を交差する事象の時点に対応する、
請求項１に記載の方法。
【請求項７】
被試験デバイスからのアナログ信号を、ディジタル信号の表現に変換するための方法であって、
前記アナログ信号の振幅を、基準振幅と比較して、該アナログ信号の振幅が、該基準振幅よりも大きいか、または小さいかを判断するステップと、
前記振幅が前記基準振幅より大きい場合は、第１の論理レベルをディジタル信号に生成し、該振幅が前記基準振幅より小さい場合は、第２の論理レベルを該ディジタル信号に生成するステップと、
前記アナログ信号における複数の振幅事象についての前記ディジタル信号の表現を得るための期間中、前記判断するステップおよび前記生成するステップを繰り返すステップであって、該表現は、該複数の振幅事象に対応する一組のタイムスタンプである、ステップと、
を含む、方法。
【請求項８】
さらに、
前記ディジタル信号における論理レベルの遷移のそれぞれについてタイムスタンプを測定して記録するステップを含む、
請求項７に記載の方法。
【請求項９】
前記振幅事象は、前記アナログ信号の振幅が、前記基本振幅より大きい、または小さい時間の長さを含む、
請求項７に記載の方法。
【請求項１０】
前記生成するステップにおいて、前記第１の論理レベルは、前記アナログ信号の振幅が前記基本振幅よりも大きい時間の長さに比例する期間にわたって前記ディジタル信号に存在し、前記第２の論理レベルは、前記アナログ信号の振幅が前記基本振幅よりも小さい時間の長さに比例する期間にわたって前記ディジタル信号に存在する、
請求項７に記載の方法。
【請求項１１】
前記生成するステップにおいて、前記ディジタル信号における前記第１の論理レベルおよび前記第２の論理レベルの遷移の時点のそれぞれは、前記アナログ信号の振幅が、前記基準振幅を交差する交差時点に対応する、
請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアナログ信号の処理に関し、より詳細には、特徴的な信号事象を表すタイムスタンプの使用により容易とされた、アナログ信号をディジタルフォーマットに変換することに関する。
【０００２】
【従来の技術】
アナログ信号は、多様な種類のデバイスやシステムで普通に用いられている。多くのシステムは、システムの一部分から別の部分に情報を転送するためにアナログ信号を利用している。アナログ信号を利用するシステムまたはデバイスの一般的な例は、センサである。現実世界で遭遇する多くの実用的な場面で、アナログ信号をディジタル表現に変換する必要のある場合は多く、または少なくとも望ましい。このことは、アナログ信号を処理し分析するためにディジタル方法が主に利用されている場合に特に当てはまる。
【０００３】
例えば、集積回路（ＩＣ）の製造業者の多くは、製造中のＩＣ製品を試験するためにある種の自動試験装置（ＡＴＥ）を利用している。ＡＴＥは圧倒的にディジタル技術に基づいて実現されるが、製造されている現在のＩＣの多くはある種のアナログ出力信号を発生する。これは、現在のシステムオンチップデバイスが概念段階から製品段階に移行するにつれて、ますます当てはまるようになっている。ＡＴＥの設計者及び利用者の問題は、いかにしてアナログ信号をディジタルＡＴＥによって利用可能な形式に変換するか、ということである。
【０００４】
アナログ信号をディジタル表現に変換する従来の手法は、アナログ/ディジタル変換器（ＡＤＣ）を利用することである。従来のＡＤＣは、時間的に連続し、多くは決まった間隔を持つ点でアナログ信号または波形の振幅をサンプリング（標本化）する。サンプリングされた振幅値は、種々の手法のうちの１つによってディジタル形式に変換される（すなわちディジタル化される）。一度ディジタル化されると、アナログ信号は、ＡＤＣによってサンプリングされた振幅を表現するディジタル値の時系列によって表現される。一般に利用されるＡＤＣ手法のうち、当技術分野で周知なものは、デルタ・シグマ型変調器ベースのＡＤＣ、逐次近似型ＡＤＣ、及びいわゆるフラッシュＡＤＣ等のオーバーサンプリング変換器である。これらの技術は、それぞれ究極的には一列のディジタルワードを発生し、各ワードは一定の時間間隔で時系列にサンプリングした振幅値をディジタル形式で表現する。
【０００５】
従来の時間サンプリングアナログ/ディジタル変換は、アナログ信号からディジタル形式へと高い忠実度で変換することができる一方、従来のＡＤＣは場合によってはその実装が高くつくことがある。特に、従来のＡＤＣ技術の多くは簡単かつ正確なオンチップ実装に適しているとは言えない。このことは、特に組み込み自己試験（ＢＩＳＴ）のためまたは外部ディジタルＡＴＥと共に利用するためにアナログ信号のオンチップ変換を考慮したときに当てはまる。同様に、アナログデバイスとＡＴＥとの間のインターフェースとして従来のＡＤＣ手法を使用すると、多くの問題を生じる可能性があり、これらの問題のうちのいずれも、従来の時間サンプリングＡＤＣにより生成される、大抵は高データレートのディジタル信号に適応するために、ＡＴＥに特別の専用リソースが必要となる。
【０００６】
デバイスの試験における従来のＡＤＣの利用の代替方法として興味深いものは、周波数測定を伴ういわゆる発振ＢＩＳＴの利用である。発振ＢＩＳＴの方法は、増幅器を使用して試験中に回路を一時的に「変化」させることができるような回路をアナログデバイスまたはアナログ回路内に組み込んで、デバイスを発振させる。被試験回路の発振周波数及び振幅特性は、回路の特性に直接関連するので、デバイスがその動作上の要求に適合しているか否かについての判定は、多くの場合その発振に基づいて行なうことができる。さらに、ＡＴＥの大半はかなり正確に周波数を測定することができるので、多くの場合従来のＡＴＥを用いて上記判定を行うことができる。残念なことに、被試験デバイスが動作しかつ仕様に合っているか否かを判定するためにわずか１つまたは２つの値、つまり発信周波数とオプションの発信の電圧しか抽出されないので、発振ＢＩＳＴは、現在のアナログ信号デバイス及び混合信号デバイスにおいて利用されているアナログ回路の一部にしか適用することができない。加えて、発振ＢＩＳＴは、特に発振過渡期に関して低い周波数及び／または長い整定時間を持つ回路を取り扱うときは、許容しがたいほど長い時間がかかることがある。
【０００７】
【発明が解決しようとする課題】
従って、アナログ信号をアナログ信号の主特性を保存するディジタル表現に変換し、その一方実装コストを最小にする方法及び装置が必要とされている。加えて、このような方法及び装置を任意のアナログ信号に適用でき、かつオンチップまたはオフチップのいずれかで効率的に実装できることは有益である。このような方法及び装置は、ＡＴＥのようなディジタルシステムによるアナログ信号の処理及び試験に変換が関連する場合は特に、アナログ/ディジタル信号変換の分野における長年の要望を解決する。
【０００８】
【課題を解決するための手段】
本発明は、アナログ信号をディジタル表現に変換する新規な方法及び装置である。本発明の方法及び装置によって発生されるアナログ信号のディジタル表現は、時系列に基づくが、従来のように振幅系列には基づいていない。従来のＡＤＣは、所定の時間または等価的な所定の時間事象のセットで、ディジタル化された振幅サンプルの系列を発生する。従来のＡＤＣとは異なり、本発明の方法及び装置は、アナログ信号内での所定の振幅事象のセットの発生時にまたはこれに対応して、ディジタル化された時間サンプルの系列を発生する。本発明は、本質的にアナログ信号を一連の事象にマッピングし、またこれらの事象の発生時間を記録する。事象の発生時間の記録はタイムスタンプの系列と考えることができる。本発明の方法及び装置によりアナログ信号に対して生成されたタイムスタンプ系列は、該タイムスタンプ系列に関連付けられた事象の知識と組み合されて、タイムスタンプから信号を再構成するための十分な情報を提供する。
【０００９】
本発明の１つの態様では、アナログ信号をＮ個のディジタル信号表現に変換する方法が提供される。特にアナログ信号は、出力でアナログ信号を発生する被試験デバイスからの信号でも、または被試験デバイスの内部への信号であってもよい。前記方法は、アナログ信号の振幅をＮ個の基準振幅と比較して、アナログ振幅が各基準振幅より大きいかまたは小さいかを判定するステップを含む。ここで、Ｎは１以上の整数である。前記方法は、アナログ振幅がそれぞれの基準振幅より大きい場合、対応するディジタル信号に第１の論理レベルを発生するステップをさらに含む。発生ステップは、アナログ振幅がそれぞれの基準振幅より小さい場合、対応するディジタル信号に第２の論理レベルを発生することをさらに含む。発生ステップ及び比較ステップは、ディジタル信号が複数のアナログ信号振幅事象についての表現を含むまで実行される。
【００１０】
比較ステップは、アナログ信号におけるアナログ振幅をＮ個の基準振幅と並行して同時に比較すること、または、すべての基準振幅と比較されるまで、アナログ信号におけるアナログ振幅をＮ個の基準振幅のそれぞれ１つと順次比較することのいずれかを含む。
【００１１】
本発明の別の態様では、被試験デバイスからのアナログ信号をディジタル信号表現に変換する方法が提供される。前記方法は、アナログ信号の振幅事象を基準振幅と比較して、アナログ信号における振幅事象が基準振幅より大きいかまたは小さいかを判定するステップを含む。前記方法は、振幅事象が基準振幅より大きい場合ディジタル信号に第１の論理レベルを発生し、振幅事象が基準振幅より小さい場合ディジタル信号に第２の論理レベルを発生するステップをさらに含む。前記方法は、アナログ信号における複数の振幅事象のディジタル信号表現を求めるために、一定期間前記比較ステップと発生ステップを繰り返すステップをさらに含む。本発明によれば、振幅事象は、アナログ信号の振幅が基準振幅より大きいかまたは小さいかのいずれかである時間の長さである。
【００１２】
本発明のさらに別の態様では、アナログ信号をＮ個のディジタル信号表現に変換する装置が提供される。特にアナログ信号は、出力からアナログ信号を発生する被試験デバイスからの信号であることができる。装置は、装置入力、Ｎ個の比較器、及びＮ個の装置出力を含み、Ｎは１以上の整数である。各比較器は、第１の入力、第２の入力、及び出力を有する。各比較器の第１の入力は装置の入力に接続されており、時間の関数として変化するアナログ振幅値を受け取る。各比較器の第２の入力は、Ｎ個の振幅基準値のうちの別々の１つを受け取る。各比較器は、比較器出力でディジタル信号を発生する。各比較器の出力は、Ｎ個の装置出力のうちの別々の１つに接続されている。装置はスタンドアロンとして実現することも、オンボードの組み込み試験回路の一部としてデバイス内に組み込むこともできる。
【００１３】
本発明のさらに別の態様では、アナログ信号をディジタル表現に変換するシステムが提供される。システムは、本発明のアナログ/ディジタル変換装置を含む。装置は、アナログ信号を受け取る入力とＮ個の装置出力を有する。ここで、Ｎは１以上の整数である。アナログ信号は、被試験デバイスの出力信号でも、被試験デバイスの内部への信号であってもよい。装置は、それぞれの装置出力で、Ｎ個のディジタル信号のうちの１つを発生する。システムは、Ｎ個の遷移間隔分析器（ＴＩＡ：transition interval analyzer）をさらに含む。各ＴＩＡは入力と出力を有し、各装置出力が１つのＴＩＡの入力に接続されるようになっている。ＴＩＡは、それぞれのディジタル信号における論理の遷移のタイミングを符号化する。任意選択として、システムは複数のポートを有する被試験デバイスを試験するための試験システムをさらに含む。試験システムの各ポートは、１つのＴＩＡの出力に接続される。試験システムは、アナログ信号における事象のタイムスタンプとしてＴＩＡからのディジタル信号における符号化されたタイミング情報を利用して、被試験デバイスが仕様に適合しているか否かを判定する。
【００１４】
【発明の実施の形態】
本発明は、アナログ信号をディジタル表現に変換する新規な方法及び装置である。加えて、本発明の方法及び装置は、アナログ出力信号を発生する被試験デバイス（ＤＵＴ）の試験を容易にする。本発明の方法及び装置によって生成されるディジタル表現は、アナログ信号内での複数の振幅事象の発生時間を記録する。振幅事象のディジタル表現は、アナログ信号のアナログタイムスタンプ表現とみなすことができる。代替的に、本発明の方法及び装置は、所定の振幅事象のセットにおいてアナログ信号の時間サンプルまたはタイムスタンプを発生すると言うことができる。タイムスタンプは、タイムスタンプ表現からサンプリングされたアナログ信号を再構成するために使用することができ、及び／または、ＤＵＴのアナログ信号を試験するために使用することができる。ＤＵＴのこのような試験には、デバイスの仕様及び符号解析に基づいた合格／失敗試験及び／またはアナログ特性試験が含まれるが、これに限定されるわけではない。本明細書において、用語「符号解析」は、ＤＵＴに対して発生されるタイムスタンプと、「良好なデバイス」であることが既知のデバイスに対して発生される等価なタイムスタンプとを比較することを指す。
【００１５】
アナログ信号Ｓは、以下の議論のために、時間の関数として種々の非離散的な値をとる振幅ｖ(ｔ)を持つ信号として定義される。このアナログ信号は、時間連続の関数によって記述可能な時間的に変化する信号振幅ｖ(ｔ)を有することが好ましい。時間的に変化する信号振幅ｖ(ｔ)は、滑らかで連続する時間の関数によって記述可能であることがさらに好ましい。本明細書において、時間の関数を参照して「滑らか」というときは、時間的に変化する信号振幅ｖ(ｔ)を記述する関数について、時間に関して少なくとも１次の導関数が存在し、かつ導関数がゼロより大きく最大時間Ｔmaxより小さいすべての時間ｔについて定義されるということを意味する。
【００１６】
本発明の一態様では、アナログ信号Ｓをディジタル信号表現に変換する方法１００が提供される。図１は、本発明の変換方法１００のフローチャートである。変換方法１００は、アナログ信号Ｓの振幅ｖ(ｔ)と基準振幅Ｖｒを比較するステップ１０２を含む。比較ステップ１０２の間に、信号振幅ｖ(ｔ)が基準振幅Ｖｒより大きいか小さいかまたは等しいかについての判定が行なわれる。比較ステップ１０２は、本質的にアナログ信号の時間表現への変換とみなすことができる。ここで時間とは、基準振幅Ｖｒに交差する事象が起こる時間である。
【００１７】
変換方法１００は、出力ディジタル信号Ｄに論理レベルを発生するステップ１０４をさらに含む。ディジタル信号Ｄは、時間ｔにおける任意の所与の点において可能な２つの論理状態またはレベルのうち１つのみをとることができる振幅ｄ(ｔ)を持つ時間的に変化する信号である。発生ステップ１０４の間、アナログ振幅ｖ(ｔ)が基準振幅Ｖｒより大きい場合、出力ディジタル信号Ｄに第１の論理レベルが発生され（１０４）、またアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さい場合、出力ディジタル信号Ｄに第２の論理レベルが発生される（１０４）。比較ステップ１０２及び発生ステップ１０４は、最大時間Ｔmaxより短いすべての時間ｔの間、繰り返される。発生ステップ１０４は、本質的に時間表現からディジタル表現への変換とみなすことができる。
【００１８】
アナログ信号振幅ｖ(ｔ)は時間ｔの連続関数によって記述されているので、ディジタル信号Ｄの振幅ｄ(ｔ)は同様に時間ｔの連続関数によって記述できることに注意する。さらに、アナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒを越えることがあり、他の時間において基準振幅Ｖｒを越えないものと仮定した場合、ディジタル信号振幅ｄ(ｔ)は、一部の時間ｔで第１の論理レベルであり、別の部分の時間ｔでは第２の論理レベルとなる。さらに、ディジタル信号振幅ｄ(ｔ)が論理状態の間で遷移する時間ｔの点は、アナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより大きいものから小さいものに変化するか、または基準振幅Ｖｒより小さいものから大きいものに変化するかのいずれかのときの時間ｔの点に対応する。従って、本発明の変換方法１００の適用の結果、アナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒレベルと交差する時間に対応する時間ｔにおいて、ディジタル信号Ｄに論理の遷移が起こる。
【００１９】
方法１００は、ディジタル信号Ｄにおける論理遷移のタイムスタンプを測定し記憶する任意選択のステップ１０６をさらに含む。ステップ１０６は、任意選択であるため図１では破線で示されている。測定し記憶する任意選択のステップは、論理の遷移が発生する時間を測定し、発生の時間ｔをコンピュータメモリに記憶するために適したフォーマットに符号化する。符号化された遷移の発生時間は、タイムスタンプである。好ましい符号化方法は、タイミングクロックに基づいたディジタル符号化である。符号化された発生時間ｔは、その後コンピュータメモリ等のメモリに記憶される。測定し記憶する任意選択のステップ１０６は、ディジタル信号Ｄで論理が遷移するたびに繰り返される。
【００２０】
ここで、図２に示した例を考察する。図２に示すように、時間的に変化するアナログ信号ｖ(ｔ)は、基準振幅Ｖｒを越えまた基準信号より小さくなることを繰り返している。この例について、比較ステップ１０２の間にアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより大きいと判定されると、発生ステップ１０４によって論理「１」（例えばｄ(ｔ)＝１）が出力ディジタル信号Ｄに発生されると仮定する。逆に、比較ステップ１０２の間にアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さいと判定されると、発生ステップ１０４によって論理「０」（例えばｄ(ｔ)＝０）が出力ディジタル信号Ｄに発生される。アナログ信号振幅ｖ(ｔ)に変換方法１００を適用した結果が図２にディジタル信号Ｄとして示されている。このディジタル信号は、アナログ信号振幅が基準振幅Ｖｒのレベルに交差する度に発生する論理の遷移を有する。ディジタル信号Ｄにおける遷移のタイミングとアナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒのレベルに交差する点の間の対応関係は、例示のために図２に垂直の鎖線で示している。
【００２１】
アナログ信号振幅ｖ(ｔ)が基準振幅Ｖｒを越えたことを示すために２つの論理値のうちのどちらを用いるかの選択は、本発明によれば完全に任意である。図２に示した例において、信号振幅ｖ(ｔ)が基準振幅Ｖｒより大きいことを示すために論理「０」を使用し、また信号振幅ｖ(ｔ)が基準振幅Ｖｒより小さいことを示すために論理「１」を使用することは容易であり、本発明の範囲内である。同様に、アナログ信号振幅ｖ(ｔ)と基準振幅Ｖｒが等しいとき、ディジタル信号Ｄの論理状態における影響は、特定の用途に合わせるために任意に定義することができる。例えば、等しい場合は、２つの論理状態のうちの１つをディジタル信号Ｄにおいて発生する（１０４）ために任意に定義することができる。代替的に、等しい場合は、ディジタル信号Ｄの論理状態における影響を定義しないままとしておくことができる。当業者は、特定の用途に合わせるためにこのような定義を容易に決定することができるであろう。このような定義のすべては本発明の範囲内にある。さらに、基準振幅Ｖｒは、特定の値に固定することも、または外部の制御器の制御を受けて可変とすることもでき、これらは本発明の範囲内にある。
【００２２】
本発明の別の態様では、アナログ信号Ｓを複数のディジタル信号Ｄｉに変換する方法２００が提供される。ここで、ｉ＝１，・・・，Ｎであり、Ｎは２以上の整数である。変換方法２００において、複数のディジタル信号Ｄｉは、アナログ信号Ｓを複数の基準振幅Ｖｒｉと比較することによって発生される。本発明の変換方法２００のフローチャートは、図３に示されている。
【００２３】
変換の方法２００は、アナログ信号Ｓの振幅ｖ(ｔ)をＮ個の基準振幅Ｖｒｉと比較するステップ２０２を含む。比較ステップ２０２は、信号振幅ｖ(ｔ)をＮ個のすべての基準振幅Ｖｒｉと同時に比較する（２０２）ことによって並行して行うか、または信号振幅ｖ(ｔ)を第１の基準振幅Ｖｒ１と比較し、続いて信号振幅ｖ(ｔ)を第２の基準振幅Ｖｒ２と比較し、以下同様に信号振幅ｖ(ｔ)がＮ番目の基準振幅ＶｒＮと比較されるまで行う（２０２’）ことによって、順次行なうことができる。比較ステップ２０２、２０２’の間に、信号振幅ｖ(ｔ)が各基準振幅Ｖｒｉより大きいか小さいかまたは等しいかについての判定が行なわれる。方法１００のステップ１０２のように、比較ステップ２０２、２０２’はアナログ信号の時間表現への変換とみなすことができる。
【００２４】
変換方法２００は、複数のディジタル信号Ｄｉのそれぞれに論理レベルを発生するステップ２０４を含む。複数のディジタル信号Ｄｉは、それぞれ任意の所与の時点ｔにおいて２つの可能な論理状態またはレベルのうちの１つのみをとることができる振幅ｄｉ(ｔ)を有する時間的に変化する信号である。発生ステップ２０４の間、アナログ振幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉより大きい場合、ｉ番目の出力ディジタル信号Ｄｉに第１の論理レベルが発生され（２０４）、またアナログ信号振幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉより小さい場合、ｉ番目の出力ディジタル信号Ｄｉに第２の論理レベルが発生される（２０４）。変換方法２００は、２つの可能な論理レベルのうちの１つを示す振幅ｄｉ(ｔ)を持つｉ番目のディジタル信号Ｄｉを発生する（２０４）。ここで、第１の論理レベルが存在する間の時間ｔは、振幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉより大きい時間の長さに比例する。さらに、ｉ番目のディジタル信号振幅ｄｉ(ｔ)における第１の論理レベルと第２の論理レベルの間の遷移のタイミングは、振幅ｖ(ｔ)がｉ番目の基準振幅Ｖｒｉのレベルと交差するタイミングに対応する。方法１００のステップ１０４のように、発生ステップ２０４は時間表現からディジタル表現への変換とみなすことができる。
【００２５】
方法２００は、ディジタル信号Ｄｉにおける論理遷移のタイムスタンプを測定し記憶する任意選択のステップ２０６を含む。ステップ２０６は任意選択であるため、図３では破線で示されている。測定し記憶する任意選択のステップ２０６は、論理の遷移が発生する時間を測定し、ｉ番目の遷移事象の発生時間ｔiをコンピュータメモリに記憶するために適したフォーマットに符号化する。符号化された各発生時間ｔiは、タイムスタンプである。好ましい符号化方法は、タイミングクロックに基づいたディジタル符号化である。その後、符号化された発生時間ｔiはメモリ内に記憶される。測定し記憶する任意選択のステップは、各ディジタル信号Ｄｉで論理が遷移する度に繰り返される。一般に、測定し記録する任意選択のステップ２０６において、各ディジタル信号Ｄｉにおけるすべての遷移についてタイムスタンプが記憶される。
【００２６】
図４は、アナログ信号Ｓの変換方法２００の実施例を示している。図４に示す例の説明のために、Ｎ＝４であり、ｉ番目のディジタル信号Ｄｉにおける論理「１」はｉ番目の基準振幅Ｖｒｉより大きい信号振幅ｖ(ｔ)に関連付けられていると仮定する。従って、４つの基準振幅Ｖｒ１、Ｖｒ２、Ｖｒ３、Ｖｒ４と、４つのディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４が存在する。アナログ信号振幅ｖ(ｔ)は図４の上部に示され、ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４のプロットは図４の下部に示されている。ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４は、それぞれ論理レベル「０」及び「１」の間で変化し、図４ではそれぞれｄ１(ｔ)、ｄ２(ｔ)、ｄ３(ｔ)、ｄ４(ｔ)とラベル付けされている。
【００２７】
図４を参照すると、アナログ信号振幅ｖ(ｔ)が所与の基準振幅Ｖｒｉと交差する時間ｔはｔj,kとラベル付けされている。ここで、第１の添字ｊは基準振幅の番号を示し、第２の添字ｋは信号Ｓが始まってから交差した数のカウントである。例えば、信号振幅ｖ(ｔ)は、時間ｔ＝ｔ2,1で基準振幅Ｖｒ２と交差する。時間ｔ＝ｔ2,1でまたはその直後に、比較ステップ２０２は、基準振幅Ｖｒ２より大きかった信号振幅ｖ(ｔ)が現時点では基準振幅Ｖｒ２より小さいと判定する。そして、発生ステップ２０４は、第２のディジタル信号Ｄ２の論理レベルを「１」から「０」に変更する。従って、（図４でｄ２(ｔ)とラベル付けされた）第２のディジタル信号Ｄ２における遷移ｔ2,1は、アナログ信号振幅ｖ(ｔ)のＶｒ２交差時間に関連する時間ｔで起こる。別の時点ｔ＝ｔ3,2では、振幅ｖ(ｔ)は基準振幅Ｖｒ３と交差する。比較ステップ２０２は、信号振幅ｖ(ｔ)が現時点で基準振幅Ｖｒ３より大きいと判定し、発生ステップ２０４は、（図４においてｄ３(ｔ)とラベル付けされた）第３のディジタル信号Ｄ３の論理レベルを「０」から「１」に変更する。アナログ信号Ｓに方法２００の比較ステップ２０２及び発生ステップ２０４を適用した結果、ディジタル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４は、信号振幅ｖ(ｔ)がそれぞれの基準振幅Ｖｒ１、Ｖｒ２、Ｖｒ３、Ｖｒ４と交差する時点に時間的に対応する論理遷移を有する。方法１００のように、信号Ｓに関連するこれらの時点は容易に定義され、方法２００のアナログ信号Ｓにおける「事象」と考えることができる。
【００２８】
上述のように、本発明の方法１００、２００は、まずアナログ信号を時間表現に変換し、その後時間表現をディジタル信号表現に変換するアナログ/ディジタル変換方法とみなすことができる。方法１００は、ディジタル表現の数Ｎ＝１の場合の実施形態を表わしている。方法２００は方法１００の拡張であり、好ましくはＮ≧２であり、従ってアナログ信号Ｓに関するより多くの情報をディジタル表現に与える。時間表現は、比較ステップ１０２、２０２における基準振幅Ｖｒｉに交差する事象に関連するタイミングである。ディジタル表現は、複数のディジタル信号Ｄｉである。時間表現は、発生された（１０４、２０４）論理の遷移の発生時間としてディジタル信号Ｄｉ内に符号化されている。方法１００、２００の結果は、アナログ/ディジタル変換として、サンプリングが十分な分解能で行なわれるという条件のもとで、ディジタル表現からアナログ信号を再構成するために十分な情報を含むことができる。当業者は、過度の実験を行なうことなく、当業者に周知のナイキスト判定に基づいて所与の信号を再構成するために十分な分解能を容易に決定することができる。代替的に、本発明の方法１００、２００のアナログ/ディジタル変換は、デバイス仕様に基づくＤＵＴの合格／失敗試験及び／または関連するアナログ特性解析を実行するため、またはＤＵＴにおけるアナログ信号の符号解析を実行するために使用することができる。
【００２９】
本発明のさらに別の態様では、アナログ/ディジタル変換装置４００が提供される。変換装置４００はアナログ信号Ｓを受け取り、該アナログ信号Ｓを１つまたは複数のディジタル信号Ｄｉに変換する。ここで、ｉ＝１，・・・，Ｎであり、Ｎは１以上である。変換装置４００のブロック図は、図５に示されている。変換装置４００は、第１の入力、第２の入力、及び出力を有する１つまたは複数の比較器４０２ｉを含む。図５のブロック図には、１つより多くの比較器４０２ｉからなる好ましい実施形態が例としてのみ示されている。各比較器４０２ｉの第１の入力は「＋」と、第２の入力は「−」とラベル付けされている。比較器４０２ｉは、入力における信号の振幅を比較し、出力で出力信号を発生する当技術分野で周知の装置であり、出力信号のレベルは入力における信号の相対値によって決まる。習慣上、第１の入力「＋」に供給される信号振幅が第２の入力「−」に供給される信号振幅より大きい場合、比較器の出力は「ハイ」である。装置４００は、本質的に本発明の方法１００、２００を実現する。
【００３０】
例えば、本発明の装置４００の比較器４０２ｉとして演算増幅器を使用することができる。演算増幅器は、第１の入力端子に供給される電圧と第２の入力端子に供給される電圧との間の差を増幅した出力電圧を発生するデバイスである。典型的な演算増幅器は、差を倍増しまたは強調する非常に大きなスケールすなわちゲイン係数を持つ。従って、電圧Ｖ１が演算増幅器の第１の端子に供給され、Ｖ１より小さい第２の電圧Ｖ２が第２の端子に供給される場合、出力は、大きな値Ｖｏｕｔ＝Ｇ・(Ｖ１−Ｖ２)である。ここで、Ｇは演算増幅器の開ループゲインである。一般に、値Ｖｏｕｔは、電圧Ｖ１及びＶ２におけるきわめて小さな差に対して演算増幅器に供給される電源電圧によって決まる２つの電圧の間で振動することが観察される。これは、本発明の１つまたは複数の比較器４０２ｉについてまさに望まれるものである。電圧Ｖ１が信号振幅ｖ(ｔ)に関係し、電圧Ｖ２が基準振幅Ｖｒの１つに関係する場合、演算増幅器は望ましい比較器機能を装置４００に提供する。当業者は、１つまたは複数の比較器４０２ｉを実現する他の適当な手法が存在することを容易に理解するであろう。このようなすべての適当な手法は本発明の範囲内にある。
【００３１】
再び図５を参照して、アナログ信号Ｓは各比較器４０２ｉの第１の入力に供給される。第１の基準振幅Ｖｒ１は、第１の比較器４０２１の第２の入力に供給される。第２の基準振幅Ｖｒ２は、第２の比較器４０２２の第２の入力に供給され、Ｎ番目の基準振幅ＶｒＮがＮ番目の比較器４０２Ｎの第２の入力に供給されるまで同様である。第１の比較器４０２１によって生成される出力信号は第１のディジタル信号Ｄ１である。第２の比較器４０２２によって生成される出力信号は第２のディジタル信号Ｄ２であり、以下同様にして、Ｎ番目の比較器４０２Ｎによって生成される出力信号はＮ番目のディジタル信号ＤＮである。ディジタル信号Ｄｉは、アナログ信号Ｓのディジタル表現またはディジタル形式を含む。
【００３２】
本発明のさらに別の態様では、アナログ信号Ｓを変換するシステム５００が提供される。このようなシステムは、被試験デバイス（ＤＵＴ）からのアナログ出力信号を変換するために使用することができる。図６は、本発明の変換システム５００のブロック図を示す。変換システム５００は、アナログ入力信号Ｓを受け取る本発明のアナログ/ディジタル変換装置４００を含む。変換装置は信号Ｓを１つまたは複数のディジタル信号Ｄｉに変換する。ここで、ｉ＝１，・・・，Ｎであり、Ｎは１以上である。上述のように、装置４００により実行される変換は、本質的に所定の振幅事象のタイミングをディジタル信号Ｄｉにおける遷移として符号化する。
【００３３】
システム５００は、１つまたは複数の遷移間隔分析器（ＴＩＡ）５０２ｉを含み、１つのＴＩＡ５０２ｉは変換装置４００によって発生された各ディジタル信号Ｄｉに対する。ＴＩＡ５０２ｉは、ディジタル信号Ｄｉにおける論理遷移の発生時間を測定する当技術分野において周知の装置である。さらに、ＴＩＡ５０２ｉはＤＵＴを試験する分野において周知である。
【００３４】
前記システムは、任意選択の試験機器５０４をさらに含む。試験機器５０４は、任意選択であるために図６では破線で示されている。任意選択の試験機器５０４は、例えば自動化試験装置（ＡＴＥ）システムまたは同様の試験システムであってもよい。試験機器５０４は、別々のＴＩＡ５０２ｉの出力に接続された１つまたは複数のポートを有する。ＴＩＡ５０２ｉは、それぞれのディジタル信号Ｄｉにおける遷移のタイミングを符号化するディジタルワードの系列を生成する。任意選択の試験機器５０４は、タイムスタンプを記憶する選択的なメモリと、タイムスタンプを分析する選択的な試験アルゴリズムを含む。例えば、選択的な試験機器５０４は、タイムスタンプの符号化されたタイミング情報を使用してアナログ信号Ｓにおける事象を認識しかつ分析することができる。１つの適用形態では、ＤＵＴがディジタル信号Ｄｉにより符号化された事象に関連する仕様に合っているか否かを判定するためにこの分析を使用することができる。一般に、試験機器５０４は、タイムスタンプをメモリに記憶し、試験アルゴリズムを使用して、記憶したタイムスタンプを予想タイムスタンプまたは等価なタイミング情報と比較する。試験アルゴリズムを用いてＡＴＥ５０４により行なわれる比較は、例えば、ＤＵＴの使用に基づいたＤＵＴの合格／失敗の状態にアクセスするため、または既知の良好なデバイスから発生される予想タイムスタンプを用いて符号解析を実行するために使用することができる。当業者にとって、所与のＡＴＥ５０４に対してＴＩＡ５０２ｉを選択し構成し、また過度の実験を行なうことなく本発明の試験システム５００に適した試験アルゴリズムを開発することは容易であろう。
【００３５】
任意選択の試験機器５０４を除いたシステム５００は、スタンドアロン要素として実現することができる。例えば、システム５００は、ＤＵＴを外部ＡＴＥシステムとインターフェースするＤＵＴ試験ボードとして実現することができる。システム５００は、ＤＵＴオンボード試験回路の一部としてＤＵＴに組み込むことができる。さらに、システム５００はＡＴＥ内に組み込むことができる。好ましい実施形態では、システム５００は、デバイスの組み込み試験回路の一部としてデバイス（例えばＤＵＴ）内に組み込まれている。装置４００のみがデバイス内に組み込まれていることがさらに好ましい。装置４００のみが組み込まれているとき、ＴＩＡ５０２ｉ及び選択的なメモリ／アルゴリズムを含む任意選択の試験機器５０４は、典型的にはＡＴＥ等のデバイスの試験に使用される外部試験システムの一部である。換言すれば、装置は、デバイスに関してはオフチップでもまたは好ましくはオンチップのいずれでも実現することができる。
【００３６】
アナログ信号を１つまたは複数のディジタル信号に変換する新規な方法１００、２００を説明した。さらに、変換装置４００を利用するアナログ信号を変換するための新規なアナログ/ディジタル変換装置４００及びシステム５００を説明した。上述の実施形態は、本発明の原理を表わす多くの特定の実施例のうちの単なる例示に過ぎないことは明らかである。当業者は、本発明の範囲から逸脱することなくその他の多数の構成を容易に想到可能であることは明らかである。
【００３７】
本明細書には例として以下の実施形態が含まれる。
【００３８】
１．アナログ信号ＳをＮ個のディジタル信号表現に変換する方法（１００、２００）であって、
Ｎを１以上の整数とするとき、前記アナログ信号Ｓの振幅ｖ(ｔ)とＮ個の基準振幅Ｖｒｉを比較して（１０２、２０２、２０２’）、アナログ振幅ｖ(ｔ)がそれぞれの基準振幅Ｖｒｉより大きいかまたは小さいかを判定するステップと、
各ディジタル信号Ｄｉが複数のアナログ信号Ｓの振幅事象の表現を含むまで、前記アナログ振幅ｖ(ｔ)がそれぞれの基準振幅Ｖｒｉより大きい場合は前記基準振幅Ｖｒｉのそれぞれ１つに対応するディジタル信号Ｄｉに第１の論理レベルを発生し（１０４、２０４）、前記アナログ振幅ｖ(ｔ)がそれぞれの基準振幅Ｖｒｉより小さい場合は前記対応するディジタル信号Ｄｉに第２の論理レベルを発生するステップと、
を含むアナログ/ディジタル信号変換方法。
【００３９】
２．Ｎが１より大きい場合、前記比較ステップ（２０２）は、前記アナログ信号振幅ｖ(ｔ)と前記別々の基準値Ｖｒを並行して同時に比較する、上記１に記載の方法（２００）。
【００４０】
３．Ｎが１より大きい場合、前記比較ステップ（２０２’）は、前記アナログ信号振幅ｖ(ｔ)と前記別々の基準値Ｖｒを順次比較する、上記１に記載の方法（２００）。
【００４１】
４．前記それぞれの論理レベルは、前記アナログ信号Ｓの振幅ｖ(ｔ)が前記それぞれの基準振幅Ｖｒｉに交差する前の時間の長さに比例する所定期間の間、前記対応するディジタル信号Ｄｉに存在する、上記１乃至３のいずれか１つに記載の方法（１００、２００）。
【００４２】
５．前記第１の論理レベルまたは前記の第２の論理レベルが前記対応するディジタル信号Ｄｉに遷移する各時間は、前記アナログ信号Ｓの振幅ｖ（ｔ）が前記それぞれの基準振幅Ｖｒｉに交差する事象の時間に対応する、上記１乃至４のいずれか１つに記載の方法（１００、２００）。
【００４３】
６．前記のディジタル信号（Ｄｉ）表現は前記アナログ信号Ｓを再構成するために使用され、
前記方法（１００、２００）は、前記ディジタル信号Ｄｉにおける各論理レベル遷移のタイムスタンプを測定し記憶するステップ（１０６、２０６）を任意選択でさらに含む、上記１乃至５のいずれか１つに記載の方法（１００、２００）。
【００４４】
７．装置入力と、
前記装置入力に接続され時間の関数として変化する前記振幅値ｖ(ｔ)を受け取る第１の入力（＋）と、前記Ｎ個の基準振幅値Ｖｒのうち別々の１つ（Ｖｒｉ）を受け取るように接続される第２の入力（−）と、出力とをそれぞれ備え、それぞれが前記出力でＮ個のディジタル信号Ｄのうちの１つ（Ｄｉ）を発生する（１０４、２０４）Ｎ個の比較器（４０２）と、
各比較器出力が前記Ｎ個の装置出力のうちの別々の１つに接続されるＮ個の装置出力と、
を備える装置（４００）において実行される、上記１乃至６のいずれか１つに記載の方法（１００、２００）。
【００４５】
８．前記のアナログ信号Ｓを受け取るように接続される入力と、前記のアナログ振幅値ｖ(ｔ)を前記基準振幅値Ｖｒと比較する（１０２、２０２、２０２’）Ｎ個の比較器（４０２）と、Ｎ個の装置出力とを有し、各装置出力で前記Ｎ個のディジタル信号Ｄのうちそれぞれ１つ（Ｄｉ）を発生する（１０４，２０４）アナログ/ディジタル変換装置（４００）と、
それぞれ（５０２ｉ）が入力及び出力を有し、各装置出力がそれぞれ（５０２ｉ）の入力に接続され、それぞれ（５０２ｉ）がディジタル信号Ｄｉにおける論理遷移のタイミングを符号化する、Ｎ個の遷移間隔分析器（ＴＩＡ）（５０２）と、
を備える、アナログ信号Ｓをディジタル表現に変換するシステム（５００）において実行される、上記１乃至７のいずれか１つに記載の方法（１００、２００）。
【００４６】
９．ＴＩＡ（５０２ｉ）の前記出力に接続される複数のポートを有し、前記アナログ信号Ｓを発生する被試験デバイスを試験するための試験サブシステム（５０４）であって、
各ディジタル信号（Ｄｉ）における符号化されたタイミング情報を前記アナログ信号Ｓにおける事象のタイムスタンプとして使用して、被試験デバイスが仕様に適合するか否かを判定すること及び被試験デバイスの符号解析を実行することのうち一方または両方を行う試験サブシステム（５０４）をさらに含む前記システム（５００）において実行される、上記８に記載の方法（１００、２００）。
【００４７】
１０．デバイス仕様及び前記アナログ信号タイムスタンプを記憶するメモリと、前記デバイス仕様または既知の良好なデバイスの測定から導出される予想タイムスタンプと前記アナログ信号タイムスタンプを比較して、前記妃試験デバイスの動作性能を評価する試験アルゴリズムと、
をさらに含む前記試験サブシステム（５０４）を備える前記システム（５００）において実行されることを特徴とする、上記９に記載の方法（１００、２００）。
【図面の簡単な説明】
【図１】本発明のアナログ/時間変換を利用して、アナログ信号をディジタル信号に変換する方法のフローチャートである。
【図２】図１に示した方法に従って、アナログ信号をディジタル信号にアナログ/時間変換する様子を示すグラフである。
【図３】本発明に従って、アナログ信号を複数のディジタル信号に変換する方法のフローチャートである。
【図４】図３に示した方法に従って、アナログ信号を複数のディジタル信号に変換する様子を示すグラフである。
【図５】本発明のアナログディジタル変換装置の一実施形態のブロック図である。
【図６】本発明のアナログディジタル変換装置を利用した、被試験デバイスを試験するシステムのブロック図である。
【符号の説明】
１００  変換方法
１０２  比較ステップ
１０４  発生ステップ
１０６  測定及び記憶ステップ
２００  変換方法
２０２  比較ステップ
２０４  発生ステップ
２０６  測定及び記憶ステップ
４００  装置
４０２  比較器ステップ
５００  システム
５０２  遷移間隔分析器（ＴＩＡ）
５０４  試験サブシステム
【図１】
0003960858.tif 000002
【図２】
0003960858.tif 000003
【図３】
0003960858.tif 000004
【図４】
0003960858.tif 000005
【図５】
0003960858.tif 000006
【図６】
0003960858.tif 000007