(57)【特許請求の範囲】
【請求項１】
複数の記録媒体面に対応して配置された複数のヘッドを切り替えて情報を記録再生するヘッドＩＣ回路に於いて、
外部からシリアル転送されたレジスタアドレスと制御データを受信するシリアルインタフェースユニットと、
前記シリアルインタフェースユニットで受信された前記レジスタアドレスにより指定されて前記制御データを格納し、該制御データに基づいてヘッド選択信号を出力するヘッドアドレス制御レジスタと、
外部から自動ヘッド切替モードの設定を受けた際に、ライト動作を指示する外部からのライトゲート信号に同期して前記ヘッドアドレス制御レジスタを自動的に切替えて前記複数のヘッドに対するヘッド選択信号を順番に出力する自動ヘッド切替制御部と、
を備えたことを特徴とするヘッドＩＣ回路。
【請求項２】
請求項1記載のヘッドＩＣ回路に於いて、前記自動ヘッド切替制御部は、前記複数の記録媒体面にサーボ情報を書き込む際に、外部から前記自動ヘッド切替モードの設定を受けることを特徴とするヘッドＩＣ回路。
【請求項３】
請求項１記載のヘッドＩＣ回路に於いて、前記自動ヘッド切替制御部は、ヘッドアドレスの最小値を初期値として前記ライトゲート信号が偽になるタイミング毎に前記ヘッドアドレスを１ずつ増加させ、該ヘッドアドレスが実装可能なヘッド数に対応した最大値に等しい場合にライトゲート信号が偽になった時は、次のヘッドアドレスを前記最小値とすることを特徴とするヘッドＩＣ回路。
【請求項４】
請求項１記載のヘッドＩＣ回路に於いて、前記自動ヘッド切替制御部は、実装可能なヘッド数に対応したヘッドアドレスの最大値を初期値として前記ライトゲート信号が偽になるタイミング毎に前記ヘッドアドレスを１ずつ減少させ、該ヘッドアドレスがヘッドアドレスの最小値に等しい場合にライトゲート信号が偽になった時は、次のヘッドアドレスを前記最大値とすることを特徴とするヘッドＩＣ回路。
【請求項５】
請求項１記載のヘッドＩＣ回路に於いて、前記自動ヘッド切替制御部は、ライト動作を指示する前記ライトゲート信号が真となるタイミングで、ライトドライバを動作状態としてヘッドアドレスを切り替えたヘッドに書込電流を供給することを特徴とするヘッドＩＣ回路。
【請求項６】
請求項１記載のヘッドＩＣ回路に於いて、前記自動ヘッド切替制御部は、自動切替モード設定用制御レジスタを有し、前記シリアルインタフェースで受信したレジスタアドレスにより前記自動切替モード設定用制御レジスタを指定して受信した制御データを格納し、該制御データに基づいて前記自動ヘッド切替モードの設定と設定解除を行うことを特徴とするヘッドＩＣ回路。
【請求項７】
請求項１記載のヘッドＩＣ回路に於いて、前記自動ヘッド切替制御部は、
外部から前記自動ヘッド切替モードの設定信号の入力を受ける端子と、
前記端子の信号極性に基づいて前記自動ヘッド切替モードの設定と設定解除を行うモード設定部と、
を備えたことを特徴とするヘッドＩＣ回路。
【請求項８】
請求項１記載のヘッドＩＣ回路に於いて、前記自動ヘッド切替制御部は、複数のヘッドの実装と未実装を認識し、前記ライトゲート信号によるヘッドアドレスの切替えで未実装ヘッドを選択した場合は、該未実装ヘッドに対するライト動作を禁止することを特徴とするヘッドＩＣ回路。
【請求項９】
請求項１記載のヘッドＩＣ回路に於いて、前記自動ヘッド切替制御部は、複数のヘッドの実装と未実装を認識し、前記ライトゲート信号によるヘッドアドレスの切替えにおいて、未実装のヘッドアドレスはスキップして未実装ヘッドを選択しないようにしたことを特徴とするヘッドＩＣ回路。
【請求項１０】
複数の記録媒体面に対応して配置された複数のヘッドを切り替えて情報を記録再生するヘッドＩＣ回路と、前記ヘッドＩＣ回路を介してヘッドにより記録媒体に対し情報を記録再生するコントロールボードとを備えた記録装置に於いて、
前記ヘッドＩＣ回路は、
前記コントロールボードからシリアル転送されたレジスタアドレスと制御データを受信するシリアルインタフェースユニットと、
前記シリアルインタフェースユニットで受信された前記レジスタアドレスにより指定されて前記制御データを格納し、該制御データに基づいてヘッド選択信号を出力するヘッドアドレス制御レジスタと、
外部から自動ヘッド切替モードの設定を受けた際に、ライト動作を指示する前記コントロールボードからのライトゲート信号に同期して前記ヘッドアドレス制御レジスタを自動的に切り替えて前記複数のヘッドに対するヘッド選択信号を順番に出力する自動ヘッド切替制御部と、
を備え、
前記コントロールボードは、前記ヘッドＩＣ回路に自動ヘッド切替モードを設定して、１サーボサンプル周期内に、全ヘッドを順番に選択して対応する記録媒体面の各々にサーボ情報を順次書き込むサーボライト処理部を備えたことを特徴とする記録装置。
【請求項１１】
請求項１０記載の記憶装置に於いて、前記コントロールボードのサーボライト処理部は、未実装ヘッドを登録した未実装ヘッドテーブルを有し、該未実装テーブルに登録されているヘッドアドレスで発生するライトエラーは無視することを特徴とする記録装置。
【請求項１２】
請求項１０記載の記憶装置に於いて、前記コントロールボードのサーボライト処理部は、全ヘッドの順次選択による複数の媒体記録面の全シリンダに対するサーボ情報の書込みが完了するまで、前記シリアルインタフェースを使用した前記ヘッドＩＣ回路に対するヘッドアドレスの切替えを禁止することを特徴とする記録装置。
【請求項１３】
請求項１０記載の記録装置に於いて、前記ヘッドＩＣ回路の自動ヘッド切替制御部は、前記複数の記録媒体にサーボ情報を書き込む際に外部から前記自動ヘッド切替モードの設定を受けることを特徴とする記録装置。
【請求項１４】
請求項１０記載の記録装置に於いて、前記ヘッドＩＣ回路の自動ヘッド切替制御部は、ヘッドアドレスの最小値を初期値として前記ライトゲート信号が偽になるタイミング毎に前記ヘッドアドレスを１ずつ増加させ、該ヘッドアドレスが実装可能なヘッド数に対応した最大値に等しい場合にライトゲート信号が偽になった時は、次のヘッドアドレスを前記最小値とすることを特徴とする記録装置。
【請求項１５】
請求項１０記載の記録装置に於いて、前記ヘッドＩＣ回路の自動ヘッド切替制御部は、実装可能なヘッド数に対応したヘッドアドレスの最大値を初期値として前記ライトゲート信号が偽になるタイミング毎に前記ヘッドアドレスを１ずつ減少させ、該ヘッドアドレスがヘッドアドレスの最小値に等しい場合にライトゲート信号が偽になった時は、次のヘッドアドレスを前記最大値とすることを特徴とする記録装置。
【請求項１６】
請求項１０記載の記録装置に於いて、前記ヘッドＩＣ回路の自動ヘッド切替制御部は、ライト動作を指示する前記ライトゲート信号が真となるタイミングで、ライトドライバを動作状態としてヘッドアドレスを切り替えたヘッドに対する書込電流を供給することを特徴とする記録装置。
【請求項１７】
請求項１０記載の記録装置に於いて、前記ヘッドＩＣ回路の自動ヘッド切替制御部は、自動切替モード設定用制御レジスタを有し、前記シリアルインタフェースで受信したレジスタアドレスにより前記自動切替モード設定用制御レジスタを指定して受信した制御データを格納し、該制御データに基づいて前記自動ヘッド切替モードの設定と設定解除を行うことを特徴とする記録装置。
【請求項１８】
請求項１０記載の記録装置に於いて、前記ヘッドＩＣ回路の自動ヘッド切替制御部は、
外部から前記自動ヘッド切替モードの設定信号の入力を受ける端子と、
前記端子の信号極性に基づいて前記自動ヘッド切替モードの設定と設定解除を行うモード設定部と、
を備えたことを特徴とする記録装置。
【請求項１９】
請求項１０記載の記録装置に於いて、前記ヘッドＩＣ回路の自動ヘッド切替制御部は、複数のヘッドの実装と未実装を認識し、前記ライトゲート信号によるヘッドアドレスの切替えで未実装ヘッドを選択した場合は、該未実装ヘッドに対するライト動作を禁止することを特徴とする記録装置。
【請求項２０】
請求項１０記載の記録装置に於いて、前記ヘッドＩＣ回路の自動ヘッド切替制御部は、複数のヘッドの実装と未実装を認識し、前記ライトゲート信号によるヘッドアドレスの切替えにおいて、未実装のヘッドアドレスはスキップして未実装ヘッドを選択しないようにしたことを特徴とする記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の記録媒体面に対応して配置された複数のヘッドを切り替えて情報を記録再生するためのヘッドＩＣ回路及び記録装置に関し、特に記録媒体面にサーボ情報を記録するサーボライタとしての動作機能を備えたヘッドＩＣ回路及び記録装置に関する。
【０００２】
【従来の技術】
近年、磁気ディスク装置の大容量化に伴いリードヘッドにＭＲヘッドが使用されるようになってきている。ＭＲヘッドを採用した場合、磁気ディスク媒体とヘッドが接触してＭＲ素子の温度が上昇し、ＭＲヘッドの再生出力のＤＣ成分が大きく変動するサーマルアスペリティ（以下「ＴＡ」という）と呼ばれる現象があり、数１０バイトに亘ってヘッドの再生出力が異常になり、ＥＣＣ等を使っても元のデータを復元できなくなってしまうという問題がある。
【０００３】
このＴＡに対する対策としては、ＴＡが発生した際にヘッドＩＣ回路やリードチャネル回路のカットオフ周波数を上げてＤＣ成分の変動の収束を早める方法、ＤＣ変動分を逆に加えて補正する方法、ＴＡ発生時にＡＧＣアンプのゲインを固定する方法、リードチャルネル回路のＰＬＬの周波数を固定する方法、ＴＡによるエラー発生箇所を特定してＥＣＣ能力を高める方法等が考えられている。
【０００４】
これらのＴＡ対策のうちカットオフ周波数の変更やＤＣ成分のキャンセルといった方法は、リードチャネル回路で行うよりもヘッドＩＣ回路で行ったほうが、リードチャネル回路の入力アンプのダイナミックレンジの確保の点で有利である。このためヘッドＩＣ回路にカットオフ周波数の変更やＤＣ成分のキャンセルの機能が取り入れられてきている。
【０００５】
従来、ヘッドＩＣ回路に対する制御信号は、複数のヘッドセレクト信号とチップセレクト信号、リードとライトの動作モードを切り替えるＲ／Ｗ信号等しか必要なかった。しかし、ＴＡ対策をサポートするためにヘッドＩＣ回路の内部にＴＡ対策機能を設けた場合、制御信号線の数が増加し、ハードディスクを制御するコントロールボートとヘッドアクチュエータ側のＦＰＣに実装したヘッドＩＣ回路を結ぶ信号線及びコネクタのピン数の増加を招き、コストアップとなる。
【０００６】
そこで、ヘッドＩＣ回路に制御の種別に応じた数の制御レジスタを設け、シリアルインタフェースによってレジスタアドレスと制御データを転送し、制御レジスタの格納内容に基づいて、ヘッドセレクト、チップセレクト、リードとライトの動作モードのセレクト、更にＴＡ対策の機能制御ができるようにしたヘッドＩＣ回路が実用化されてきている。
【０００７】
【発明が解決しようとする課題】
しかしながら、シリアルインタフェースを用いてヘッドセレクト、チップセレクト、リードとライトの動作モードのセレクト等が制御可能なヘッドＩＣ回路を使用した磁気ディスク装置にあっては、装置製造工程で磁気ディクス媒体にサーボ情報を書き込む際に、シリアルインタフェースによるヘッド切替えに時間がかかり、生産性が著しく低下する問題がある。
【０００８】
通常、磁気ディスク媒体に対するサーボライトは、専用の書込設備によりクリーンルーム内で行われ、サーボライト時間を短縮して書込能力を確保し、コストダウンのために書込設備の設置台数を少なくすることが要求されている。
またサーボライトは、媒体記録面に対応した１ヘッド毎に１トラック単位のサーボ情報を書き込むのではなく、近年にあっては、あるヘッドアドレスの指定でヘッドを選択して媒体面の１サーボフレームを書き込み後、次のサーボフレームまでの時間に次々とヘッドアドレスに切り替え、ヘッドの順次切替えによりサーボ情報の書込みを行い、１サーボフレーム間隔の中で全てのヘッドのサーボ情報を書き込む。
【０００９】
このように１サーボフレーム間隔で全ヘッドを切り替えてサーボ情報を異なる媒体面にずらしながら順次書き込む高速サーボライトにより、サーボライト時間を大幅に短縮し、設備能力を高めてコストダウンを図ることができる。
ここで、ヘッド数を４個とした場合について、シリアルインタフェースによりヘッドＩＣ回路にヘッドアドレスを順次指定し、１サーボフレーム間隔でヘッドを切替えてサーボ情報を異なる媒体面に順次記録する場合を考える。まずアドレス８ビット、データ８ビットの合計１６ビットをシリアル転送する場合、シリアルインタフェースのクロックを２０ＭＨｚとすると、ヘッドアドレスの切替えに要する切替時間Ｔｈは、少なくとも次のようになる。
【００１０】
0004019333.tif 000002
この切替時間Ｔｈは、通常のリード動作又はライト動作を行う場合には十分無視できる時間であるが、１サーボフレーム間隔で全ヘッドを切り替えてサーボ情報を異なる媒体面にずらしながら順次書き込む高速サーボライトでは、無視できなくなる。
【００１１】
高速サーボライトにおいて、サーボサンプリング周期を４０μｓ（２５ＫＨｚ）、サーボフレーム長を９．５μｓの例を考える。このとき１ヘッド当りの割当時間は（４０μｓ／４個）＝１０μｓであり、サーボフレーム長が９．５μｓであるから、ヘッド切替えには０．５μｓ（５００ｎｓ）しか許されない。
これに対しシリアルインタフェースをしようしたヘッド選択は、シリアル転送だけで８００ｎｓの切替時間が必要であり、その結果、１サーボフレーム内で全ヘッドのサーボ情報を書き込むことができないという問題がある。
【００１２】
本発明は、このような問題点に鑑みてなされたもので、シリアル転送時間に拘束されることなく、サーボライト時の高速ヘッド切替えを可能とするヘッドＩＣ回路及び記録装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
図１は本発明の原理説明図である。本発明は、図１（Ａ）のように、複数の記録媒体面に対応して配置された複数のヘッド１８を切り替えて情報を記録再生するヘッドＩＣ回路１４について、図１（Ｂ）のように、外部からシリアル転送されたレジスタアドレスと制御データを受信するシリアルインタフェースユニット７２、シリアルインタフェースユニット７２で受信されたヘッドアドレスにより指定されて受信した制御データを格納し、この制御データに基づいたヘッド選択信号を出力するヘッドアドレス制御レジスタ７８、及び外部から自動ヘッド切替モードの設定を受けた際に、ライト動作を指示する外部からのライトゲート信号（ＷＲＧＴ信号）Ｅ４に同期してヘッドアドレス制御レジスタ７８の内容を自動的に切り替えて複数のヘッドに対するヘッド選択信号を順番に出力する自動ヘッド切替制御部７０を設けたことを特徴とする。
【００１４】
このように本発明のヘッドＩＣ回路１４にあっては、自動ヘッド切替モードを設定してライトゲート信号によりライトを実行すると、図１（Ｃ）のように、ライトゲート信号が立上がるタイミングとなるライト動作の実行終了をトリガとしてヘッド１８が自動的に切り替わり、シリアルインタフェースによるデータ転送を伴わずにヘッド切替えができることで、ヘッド切替え時間を短縮することができる。
【００１５】
このため、シリアル転送機能を備えたヘッドＩＣ回路であっても、１サーボフレーム間隔で全ヘッドを切り替えてサーボ情報を異なる媒体面にずらしながら順次書き込む高速サーボライトが確実にでき、サーボライト時間の短縮によるコストダウンができる。
自動ヘッド切替制御部７０は、ヘッドアドレスの最小値を初期値としてライトゲート信号が偽（ネゲート：Ｈレベル）になるタイミング毎にヘッドアドレスを１ずつ増加させ、ヘッドアドレスが実装可能なヘッド数に対応した最大値に等しい場合にライトゲート信号が偽になったときは、次のヘッドアドレスを最小値とする。これによって、１サーボフレーム間隔でヘッドアドレスの最小値から最大値への順次切替えがライトゲート信号に同期して自動的に行われる。
【００１６】
自動ヘッド切替制御部７０は、逆に、実装可能なヘッド数に対応したヘッドアドレスの最大値を初期値としてライトゲート信号が偽になるタイミング毎にヘッドアドレスを１ずつ減少させ、ヘッドアドレスがヘッドアドレスの最小値に等しい場合にライトゲート信号が偽になったときは、次のヘッドアドレスを最大値としてもよい。
【００１７】
自動ヘッド切替制御部７０は、ライト動作を指示するライトゲート信号が真（アサート：Ｌレベル）となるタイミングで、ライトドライバを動作状態としてヘッドアドレスを切り替えたヘッドに対する書込電流を供給する。これによってライトゲート信号が真となっている間、サーボ情報を媒体に書き込む。
自動ヘッド切替制御部７０は、自動切替モード設定用制御レジスタを有し、シリアルインタフェースユニット７２で受信した外部からの自動切替モード設定用制御レジスタのレジスタアドレスを指定した制御データの格納結果に基づいて、自動ヘッド切替モードの設定と設定解除を行う。
【００１８】
また自動ヘッド切替制御部７０は、外部から自動ヘッド切替モードの設定信号の入力を受ける端子と、この端子の信号極性に基づいて自動ヘッド切替モードの設定と設定解除を行うモード設定部を設けてもよい。
自動ヘッド切替制御部７０は、複数のヘッドの実装と未実装を認識し、ライトゲート信号によるヘッドアドレスの切替えで未実装ヘッドを選択した場合は、未実装ヘッドに対するライト動作を禁止する。
【００１９】
また自動ヘッド切替制御部７０は、複数のヘッドの実装と未実装を認識し、ライトゲート信号によるヘッドアドレスの切替えにおいて、未実装のヘッドアドレスはスキップして未実装ヘッドを選択しないようにしてもよい。
また本発明は、図１（Ａ）のように、複数の記録媒体面に対応して配置された複数のヘッド１８を切り替えて情報を記録再生するヘッドＩＣ回路１４と、ヘッドＩＣ回路１４を介してヘッドにより記録媒体に対し情報を記録再生するコントロールボード１２とを備えた磁気ディスク装置等の記録装置を提供する。
【００２０】
この記録装置のヘッドＩＣ回路１４は、図１（Ｂ）と同様に、コントロールボード１２からシリアル転送されたレジスタアドレスと制御データを受信するシリアルインタフェースユニット７２、シリアルインタフェースユニット７２で受信されたレジスタアドレスにより指定されて受信した制御データを格納し、この制御データに基づいてヘッド選択信号を出力するヘッドアドレス制御レジスタ７８、及びコントロールボード１２から自動ヘッド切替モードの設定を受けた際に、ライト動作を指示するコントロールボード１２からのライトゲート信号に同期してヘッドアドレス制御レジスタ７８を自動的に切り替えて複数のヘッドに対するヘッド選択信号を順番に出力する自動ヘッド切替制御部７０を備える。
【００２１】
またコントロールボード１２は、ヘッドＩＣ回路１４に自動ヘッド切替モードを設定して、１サーボサンプル周期内に、全ヘッドを順番に選択して対応する記録面の各々にサーボ情報を順次書き込むサーボライト処理部４８を備える。コントロールボード１２のサーボライト処理部４８は、未実装ヘッドを登録した未実装ヘッドテーブル４９を有し、未実装テーブル４９に登録されているヘッドアドレスで発生するライトエラーは無視する。
【００２２】
更に、コントロールボード１２のサーボライト処理部４８は、全ヘッドの順次選択による複数の媒体記録面の全シリンダに対するサーボ情報の書込みが完了するまで、シリアルインタフェースを使用したヘッドＩＣ回路１４に対するヘッドアドレスの切替えを禁止する。これによってサーボライト中は、自動ヘッド切替モードによるヘッド切替えのみが有効となる。記録装置におけるヘッドＩＣ回路１４の詳細は、図１（Ｂ）（Ｃ）と同じである。
【００２３】
【発明の実施の形態】
図２は本発明が適用される記録装置の実施形態であり、ハードディスクドライブ（ＨＤＤ）として知られた磁気ディスク装置を例にとっている。磁気ディスク装置は、ディスクエンクロージャ１０とコントロールボード１２で構成される。ディスクエンクロージャ１０には、本発明のヘッドＩＣ回路１４、ヘッドアッセンブリィ１６、ボイスコイルモータ（以下「ＶＣＭ」という）２４及びスピンドルモータ２６が設けられる。
【００２４】
ヘッドＩＣ回路１４は、コントロールボード１２からのシリアル転送によるレジスタアドレスと制御データの設定を受けて、チップ選択、ライトとリードの動作モードの選択、ヘッド選択、ライト電流設定、リードヘッドとして使用しているＭＲヘッドのセンス電流設定の機能等が設けられている。
更に本発明のヘッドＩＣ回路１４にあっては、自動ヘッド切替モードの設定でコントロールボード１２からのライトゲート信号に同期して自動的にヘッド選択を切り替える機能が設けられている。この自動ヘッド選択の制御機能は、コントロールボード１２からのシリアル転送によらず、専用の信号線によるライトゲート信号に同期して高速で切り替えることができる。
【００２５】
ヘッドアッセンブリィ１６には、この実施形態にあっては４つのヘッド１８−１〜１８−４を設けている。ヘッド１８−１〜１８−４には、インダクティブヘッドを用いたらいとヘッド２０−１〜２０−４と、リードヘッドとしてのＭＲヘッド２２−１〜２２−４が設けられてる。
ヘッド１８−１〜１８−４は、図３の磁気ディスク媒体に対するディスクエンクロージャ１０の概略構造のように、記録媒体面の数に対応して設けられている。即ち、ＶＣＭ２４により回動自在に設けられたヘッドアームの先端には４つのヘッド１８−１〜１８−４がそれぞれ設けられ、スピンドルモータ２６により回転される２枚の磁気ディスク媒体１５−１，１５−２の媒体面２５−１〜２５−４のそれぞれに相対して情報の記録再生を行う。
【００２６】
再び図２を参照するに、コントロールボード１２にはマイクロコントロールユニット（以下「ＭＣＵ」という）２８、ハードディスクコントローラ（ＨＤＣ）３０、リードチャネル回路（ＲＤＣ）３２、サーボ復調回路３６を備えた制御ロジック回路３４、ＤＳＰを用いたサーボコントローラ３８、パワーアンプ４０、不揮発性メモリとしてのＰＥＲＯＭ４２、ＤＲＡＭを用いたバッファＲＡＭ４４、及びホストとのやり取りを行うホストインタフェース４６が設けられている。
【００２７】
ＭＣＵ２８は干すとからのライトアクセスを受けると、ライトデータをバッファＲＡＭ４４に格納した後、ハードディスクコントローラ３０からリードチャネル回路３２にライトゲート信号を出力して書込動作状態とし、同時に制御ロジック回路３４を経由してヘッドＩＣ回路１４へシリアル転送によりチップセレクト、ライト動作モード及びヘッド選択を指示して、同じく書込動作状態とする。
【００２８】
続いてバッファＲＡＭ４４のライトデータをハードディスクコントローラ３０でＥＣＣエンコードした後、リードチャネル回路３２でＮＲＺライトデータの８／９変換、１／（１−Ｄ）のプリコードを書込補償を行った後、ヘッドＩＣ回路１４に供給し、ライトドライバにより書込電流に変換し、そのとき選択しているヘッドアッセンブリィ１６の中のライトヘッド２０−１〜２０−４のいずれかによりディスク媒体に対し書込みを行う。
【００２９】
この書込時においても、ヘッドＩＣ回路１４で選択されているヘッド１８−１〜１８−４のいずれかに設けているＭＲヘッドからの読出信号に含まれるサーボ情報を制御ロジック回路３４に設けたサーボ復調回路３６で復調し、サーボコントローラ３８により、そのときのシリンダアドレスにヘッドを位置決めするヘッド位置決め制御をＶＣＭ２４の駆動で行っている。
【００３０】
一方、ＭＣＵ２８がホストからリードアクセスを受けた際には、ハードディスクコントローラ３０を起動してリードチャネル回路３２に対しリードゲート信号を出力し、リード動作状態を作り出す。同時に制御ロジック回路３４を介してシリアル転送によりヘッドＩＣ回路１４に対し、チップ選択、リード動作モード選択、ヘッド選択を指示し、リードアクセスで指定されたリードヘッド、即ちＭＲヘッドを選択してリート動作状態とする。
【００３１】
このようなヘッドＩＣ回路１４のリード動作状態でヘッドアッセンブリィ１６のヘッド１８−１〜１８−４の選択されたＭＲヘッドからの読取信号はヘッドＩＣ回路１４内のアンプで増幅された後、リードチャネル回路３２に与えられる。リードチャネル回路３２は、ヘッドＩＣ回路１４から入力したリード信号について、例えばパーシャルレスポンスクラス４の最尤検出のための等化を行った後にビタビ検出を行い、ライト時のプリコードに対応する（１−Ｄ）の変換を行った後に、８／９逆変換を行ってＮＲＺデータを復調し、ハードディスクコントローラ３０に出力する。
【００３２】
ハードディスクコントローラ３０はリードチャネル回路３２からの復調データについてＥＣＣデコード処理を行い、エラー訂正可能なデータであればエラー訂正を行った後、バッファＲＡＭ４４を経由してホストインタフェース４６からホストに対しリードデータを転送する。
このような通常の記録再生のための動作に加え、本発明にあっては、コントロールボードのＭＣＵ２８に、サーボライト処理部４８と未実装ヘッドテーブル４９を設けている。サーボライト処理部４８は、図２のハードディスクドライブの製造段階で、図３に示した磁気ディスク媒体１５−１，１５−２の記録媒体面２５−１〜２５−４にサーボ情報を書き込むサーボライトを実行する。
【００３３】
このサーボライトはクリーンルームを使用した専用の設備として準備されており、ホストインタフェース４６に対しサーボライトのための装置をセットして制御コマンドをコントロールボード１２に与えることで、サーボライト処理部４８が起動し、同じくホストインタフェース４６を経由してライトデータとして与えられるサーボデータをディスク媒体に書き込む。
【００３４】
未実装ヘッドテーブル４９には、ディスクエンクロージャ１０に設けたヘッドＩＣ回路１４に接続可能なヘッドの内、未実装のヘッドに関する情報が予め登録されている。例えばヘッドＩＣ回路１４に接続可能なヘッド数が８個であった場合、この実施形態にあっては、ヘッド１８−１〜１８−４の４つしか実装していないため、未実装ヘッドテーブル４９にはヘッド番号ＨＨ＝０１〜０４については実装フラグが登録され、ヘッド番号ＨＨ＝０５〜０８については未実装フラグが登録されている。
【００３５】
未実装ヘッドテーブル４９はサーボライト処理部４８で未実装のヘッドを選択してサーボ情報の書込みを行った場合にライトエラーを受けることになるが、このライトエラーに対し未実装ヘッドテーブル４９を参照して、未実装フラグがあればライトエラーを無視して、処理を中断せずに次のヘッド選択によるサーボ情報の書込みを継続する。  
【００３６】
ＭＣＵ２８のサーボライト処理部４８により磁気ディスク媒体の記録媒体面に記録されるサーボ情報の記録状態は、図４のようになる。図４は、図３の２枚の磁気ディスク媒体１５−１，１５−２の４つの記録媒体面２５−１〜２５−４を上から見て透過的に表している。まず一番上に位置する記録媒体面２５−１を見ると、例えば円周方向のトラックについて４５°間隔で８箇所に分けてサーボ情報領域３５−１１〜３５−１８が設けられている。
【００３７】
このサーボ情報領域３５−１１〜３５−１８を書き込むための周囲を１サーボフレーム周期（間隔）Ｔ０とする。補発明のサーボ情報の記録にあっては、記録媒体面２５−１，２５−２，２５−３，２５−４の順番に順次ヘッド１８−１〜１８−４を切り替えてサーボ情報を記録する。即ち、記録媒体面２５−１のサーボ情報領域３５−１１内のあるトラックについてサーボ情報を書き込んだならば、次は記録媒体面２５−２のヘッドに切り替えて回転角θだけずれた位置からサーボ情報領域３５−２１にサーボ情報を書き込む。
【００３８】
続いて記録媒体面２５−３のヘッドに切り替え、回転角２θずれた位置となるサーボ情報領域３５−３１にサーボ情報を書き込む。更に記録媒体面２５−４のヘッドに切り替え、回転角３θずれたサーボ情報領域３５−４１にサーボ情報を書き込む。このサーボ情報領域３５−４１に対するサーボ情報の書込みが済むと、再び最初の記録媒体面２５−１のヘッドに戻り、次のサーボ情報領域３５−１２のサーボ情報の書込みを繰り返し、以下これを１トラック分繰り返す。
【００３９】
１トラックのサーボ情報のヘッド切替えによる書込みが済むと、シリンダアドレスを切り替えて次のトラックを同様にして行う。これを最終シリンダまで繰り返す。
図５は図２のディスクエンクロージャ１０側に設けた本発明のヘッドＩＣ回路１４の回路ブロック図である。ヘッドＩＣ回路１４には制御レジスタ回路５０、ヘッド選択回路５２、ライトドライバ５４、プリアンプ５６、アンプ５８、ブースタ６０、ＭＲヘッドバイアス制御回路６２、ＴＡフォルト検出回路６４が設けられる。
【００４０】
また制御レジスタ回路５０には自動ヘッド切替制御部７０とシリアルインタフェースユニット７２が設けられる。制御レジスタ回路５０に設けたシリアルインタフェースユニット７２に対しては、図２のコントロールボード１２側より、３本の信号線を用いたシリアル転送ライン６５が接続されている。このシリアル転送ライン６５は、シリアル転送クロック信号Ｅ４、シリアルデータイネーブル信号Ｅ５及びシリアルデータ信号Ｅ６を供給する。
【００４１】
シリアルインタフェースユニット７２に対するシリアル転送動作は、図６のタイミングチャートのようになる。図６（Ａ）のシリアルデータイネーブル信号Ｅ５は、シリアル転送動作の再にハイイネーブルとなり、これに同期して図６（Ｂ）のようにシリアル転送クロック信号Ｅ４が出力される。またシリアル転送クロック信号Ｅ５に同期して、図６（Ｃ）のようにシリアル転送データ信号Ｅ６が出力される。シリアル転送データ信号Ｅ６は、例えばアドレスＡ０〜Ａ７の８ビットと、これに続いて制御データＤ０〜Ｄ７の８ビットの合計１６ビットをシリアル転送する。
【００４２】
再び図５を参照するに、シリアルインタフェースユニット７２は、コントロールボード１２側からの図６のようなシリアルデータ転送を受けると、受信したアドレスＡ０〜Ａ７で指定される制御レジスタに受信した制御データＤ０〜Ｄ７を格納し、レジスタ格納内容に基づいて、チップ選択、リードまたはライトの動作モード、ヘッド選択、ＭＲヘッドに対するセンス電流の設定制御、ＴＡの発生に対するリカバリ制御等を可能とする。尚、ヘッドＩＣ回路１４におけるリード動作とライト動作のモード選択は、リード／ライト切替信号Ｅ７で行われる。
【００４３】
自動ヘッド切替制御部７０は、例えばシリアル転送ライン６５によるシリアル転送による制御レジスタの設定で、自動ヘッド切替モードが設定されたときに動作し、コントロールボード１２側より供給されているサーボ情報の書込制御を行うライトゲート信号Ｅ８に同期して自動的にヘッド１８−１〜１８−４を順番にヘッド切替えする。
【００４４】
制御レジスタ回路５０に対するリード／ライト切替信号Ｅ７でライト動作を設定すると、ライトドライバ５４が動作状態となり、コントロールボード１２側から供給されるライトデータ信号Ｅ１によりライトドライバ５４が、そのときのヘッド選択信号Ｅ１０で選択されているライトヘッド２０−１〜２０−４のいずれかに対し書込電流を供給して磁気ディスク媒体に対する書込みを行う。
【００４５】
またヘッド選択回路５２におけるリードヘッドとライトヘッドの選択は、制御レジスタ回路５０からのリード／ライト選択信号Ｅ１１により行われる。一方、制御レジスタ回路５０に対しリード／ライト切替信号Ｅ７によりリード動作を設定した場合には、ライトドライバ５４がオフとなり、そのときのヘッド選択信号Ｅ１０及びリードライト選択信号Ｅ１１により選択されているＭＲヘッドからのリード信号がプリアンプ５６とアンプ５８で増幅され、ブースタ６０を介してコントロールボード側にリード信号Ｅ２として出力される。このリード時にあっては、制御レジスタ回路５０に対するシリアル転送に基づき、ＭＲヘッドバイアス制御回路６２がＭＲヘッドに流すセンス電流を決めている。
【００４６】
更にアンプ５８の出力はＴＡフォルト検出回路６４に入力されている。ＴＡフォルト検出回路６４は、リード信号がＴＡによって瞬間的に変化したときの異常を検出し、制御レジスタ回路５０にＴＡフォルト検出信号を供給する。このＴＡフォルト検出信号を受けた制御レジスタ回路５０は、アンプ５８に対する制御でＤＣレベルのカットを行い、同時にブースタ６０に対しカットオフ周波数を例えば通常時の２００ｋＨｚから２ＭＨｚに切り替える制御を行うことで、ＴＡによる変動を抑圧して信号の異常変動区間を小さくする。
【００４７】
図７は図５の制御レジスタ回路５０に設けた自動ヘッド切替制御部７０の機能ブロックをシリアルインタフェースユニット７２及びヘッド選択回路５２側と共に示している。制御レジスタ回路５０には、ヘッド選択回路５２に対しヘッド選択信号Ｅ１０を供給するヘッドアドレス制御レジスタ７８が設けられる。このヘッド選択信号Ｅ１０はパラレル３ビットの情報であり、例えばヘッドアドレスを２進で「０００」から「１１１」の８段階に設定することができる。
【００４８】
ヘッドアドレス制御レジスタ７８に対しては、シリアルインタフェースユニット７２からの出力がセレクタ７４，７６を介してロードされる。セレクタ７４は通常モードにあってはシリアルインタフェースユニット７２の出力を選択し、セレクタ７６を介してヘッドアドレス制御レジスタ７８にシリアル転送されたヘッドアドレスを格納する。
【００４９】
自動ヘッド切替制御部７０は、ヘッドアドレス制御レジスタ７８のアドレスを自動的に切り替えるもので、セレクタ７４，７６を含み、更に開始ヘッドアドレスレジスタ７５、アドレス加算部８０、自動切替モード設定レジスタ８２、アドレス切替部８４、アドレス比較部８６、最大値レジスタ８８で構成される。
開始ヘッドアドレスレジスタ７５には、自動ヘッド切替えの際の初期アドレス、この実施形態にあってはヘッドアドレスの最小値が固定的に格納されている。これに対し最大値レジスタ８８にはヘッドアドレスの最大値が固定的に格納されている。
【００５０】
自動切替モード設定レジスタ８２は、シリアルインタフェースユニット７２に対するコントロールボード１２側からのシリアル転送による自動ヘッド切替モードの設定制御を受けて制御データが格納され、格納した制御データに基づきセレクタ７４を開始ヘッドアドレスレジスタ７５側に切り替える。
このため自動ヘッド切替モードの設定時にあっては、まず開始ヘッドアドレスレジスタ７５の最小値、即ち開始アドレスがセレクタ７４，７６を介してヘッドアドレス制御レジスタ７８に格納され、ヘッド選択回路５２に対しヘッド選択信号Ｅ１０として例えばヘッド番号ＨＨ＝０１の選択を指示する。
【００５１】
ヘッドアドレス制御レジスタ７８の格納アドレスは、アドレス切替部８４に対するコントロールボード１２側からのライトゲート信号Ｅ８により切り替えられる。即ち、ライトゲート信号Ｅ８のサーボ情報の書込終了でアサート状態（Ｌレベル）からネゲート状態（Ｈレベル）に切り替わると、アドレス切替部８４が切替出力をアドレス加算部８０に出力し、アドレス加算部８０は現在のヘッドアドレスに１を加えたアドレスをセレクタ７６を経由してヘッドアドレス制御レジスタ７８に格納することで次のヘッドアドレスに切り替える。
【００５２】
この結果、ライトゲート信号Ｅ８がアサート状態からネゲート状態に切り替わるごとにヘッドアドレスが１つずつ増加し、ヘッド選択回路５２で例えばヘッド番号０１，０２，０３，０４の順番に従って、ヘッド１８−１，１８−２，１８−３，１８−４の順番にヘッド切替えが自動的に行われる。
アドレス比較部８６は最大値レジスタ８８のヘッドアドレスの最大値、例えばヘッド番号ＨＨ＝０４とヘッドアドレス制御レジスタ７８のヘッドアドレスとを比較している。ヘッドアドレスが最大値に一致するとセレクタ７６をセレクタ７４を介して開始ヘッドアドレスレジスタ７５側に切り替え、次のヘッドアドレス切替えの際には開始ヘッドアドレスレジスタ７５の初期値、即ちヘッドアドレスの最小値をヘッドアドレス制御レジスタ７８に格納する。この結果、ヘッド選択回路５２で最後のヘッド１８−４が選択されると、次は最初のヘッド１８−１の選択に戻る。
【００５３】
図８は、図７の制御レジスタ回路５０に設けた自動ヘッド切替制御部７０によるサーボライト時のヘッド切替動作のタイミングチャートである。図８（Ａ）ののライトゲート信号Ｅ８は、４つのヘッドを順次切り替えて４つの記録媒体面に順番にサーボ情報を順次書き込むため、１サーボフレーム周期Ｔ０を４つに分割した周期Ｔ１に１回発生している。
【００５４】
この周期Ｔ１のうち、ライトゲート信号Ｅ８が論理レベル０（Ｌレベル）となるアサート期間Ｔ２にサーボ情報の書込動作が行われ、次にライトゲート信号Ｅ８が論理レベル１（Ｈレベル）となるネゲート期間Ｔ３の間にヘッド切替えが行われる。ここでサーボフレーム周期Ｔ０をＴ０＝４０μｓとすると、１ヘッド当たりの割当て周期Ｔ１はＴ１＝１０μｓとなり、サーボフレーム長Ｔ２をＴ２＝９．５μｓとすると、ヘッド切替えのための空き時間Ｔ３は、Ｔ３＝０．５μ＝５００ｎｓとなる。
【００５５】
ここで本発明のヘッド切替えは、図７のブロック図に示したように、ライトゲート信号Ｅ８のネゲートへの切替え、即ち論理レベル０から１への立ち上がりに同期したヘッドアドレスのカウントアップであり、数ナノオーダのごく短時間で済み、空き時間Ｔ３＝５００ｎｓであっても十分な余裕がある。
このため、図８（Ｄ）〜図８（Ｇ）のように、ライトゲート信号Ｅ８の論理レベル０から１への立ち上がり、即ちアサート状態からネゲートへの切替えに同期して、時刻ｔ２，ｔ３，ｔ４，ｔ５のそれぞれで、ヘッド１８−１から１８−２、ヘッド１８−２から１８−３、ヘッド１８−３から１８−４、更にヘッド１８−４から最初の１８−１への切替えが行われる。
これに対し、図７で自動ヘッド切替制御部７０を動作せず、シリアルインタフェースユニット７２に対するシリアル転送でヘッド切替えを行った場合には、図９のタイミングチャートのようになる。即ち、図９（Ａ）のライトゲート信号Ｅ８の論理レベル０のアサート状態から論理レベル１のネゲート状態に立ち上がった後に、図９（Ｂ）のシリアルデータイネーブル信号Ｅ５を論理レベル１から０のイネーブル状態とし、これに同期して図９（Ｃ）のようにシリアル転送データ信号Ｅ６により１６ビットの制御レジスタのアドレスと制御データを転送する。
【００５６】
このようなシリアル転送に基づき、図９（Ｄ）〜（Ｇ）のようにヘッド１８−１〜１８−４を順次切り替える。ここで１サーボフレーム周期Ｔ０を図８と同様にＴ０＝４０μｓとし、またサーボフレーム長Ｔ１＝９．５μｓとすると、ヘッド切替えに要する時間Ｔ２はＴ２＝１μｓとなる。このヘッド切替時間Ｔ２の中にはシリアル転送時間が含まれている。シリアル転送時間はシリアルクロックを２０ＭＨｚとすると、
Ｔｈ＝１６ビット×２０／（２０ＭＨｚ×１０-6）＝８００ｎｓ
となる。これに実際のヘッドアドレスに必要な切替時間を２００ｎｓとすると、Ｔ２＝１μｓとなる。
【００５７】
この結果、４ヘッド分のサーボ情報の書込みのためのヘッド切替えに必要な時間ＴはＴ＝４２μｓとなる。しかし、ヘッド切替時間Ｔｈ＝４２μｓは、１サーボフレーム周期Ｔ０＝４０μｓをオーバーしてしまい、図４のように、次のサーボ情報領域までの間に順次、他のヘッド切替えにより全てのヘッド分のサーボ情報の書込みができなくなる。
【００５８】
これに対し本発明にあっては、図８のタイミングチャートに示したように、自動ヘッド切替制御によりサーボフレーム周期Ｔ０内に全ヘッドを切り替え、連続的にサーボ情報を全記録媒体面に順次書き込むことができる。
図１０は図２のコントロールボード１２のＭＣＵ２８に設けているサーボライト処理部４８によるサーボ情報書込み処理、即ちサーボライト処理のフローチャートである。
【００５９】
まずステップＳ１で電源投入に基づいてスピンドルモータ２６が起動し、ステップＳ２でモータ正常回転か否かをチェックし、もし正常回転に達していなければ、ステップＳ３でモータ異常として処理を終了する。モータ正常回転が判別されると、ステップＳ４に進み、ヘッドＩＣ回路１４を初期化した後、ステップＳ５で自動ヘッド切替モードの設定を行う。
【００６０】
続いてステップＳ７でサーボフレーム書込制御を実行する。具体的には、図８のタイミングチャートのように、ライトゲート信号Ｅ８をアサートしてサーボ情報を書き込み、書込終了でライトゲート信号をネゲートすると、自動的に次のヘッドに切り替わる。サーボ情報の書込みが済むと、ステップＳ８で正常書込みか否かチェックする。
【００６１】
正常書込みであれば、ステップＳ１０に進み、全ヘッドの切替えによる書込終了か否かチェックし、全ヘッドに達するまではステップＳ７に戻って次のヘッド切替えによるサーボフレームの書き込みを行う。ステップＳ８でもし正常書き込みが判別されずに書込エラーとなった場合には、ステップＳ９で未実装ヘッドか否かチェックする。
【００６２】
この未実装ヘッドのチェックの際には未実装ヘッドテーブル４９を参照し、未実装フラグのあるヘッドか否かチェックする。もし未実装ヘッドであれば書込エラーは無視し、ステップＳ１１に戻って次の処理に進む。もし未実装ヘッドでなかった場合には、ステップＳ１０に進み、ヘッド異常として処理を異常終了する。
【００６３】
ステップＳ１１で全ヘッドの書込みが終了すると、ステップＳ１２に進み、全シリンダの書込終了か否かチェックし、全シリンダの書込終了でなければ再びステップＳ６に戻り、次のシリンダ位置にヘッドを移動した後、ステップＳ７〜Ｓ１１によるヘッド切替えによるサーボ情報の書込みを繰り返す。ステップＳ１２で全シリンダの書込終了を判別すると、ステップＳ１３で正常終了として、一連のサーボ情報の書込処理即ちサーボライトを終了する。
【００６４】
図１１は、図５のヘッドＩＣ回路１４に設けた自動ヘッド切替制御部７０の他の実施形態である。この自動ヘッド切替制御部７０にあっては、ヘッドアドレス制御レジスタ７８の切替えをアドレス減算部９０によるアドレスの減算で行っている。このため、開始ヘッドアドレスレジスタ７５にはヘッドアドレスの最大値が固定的に格納され、一方、アドレス比較部８６に対する基準として最小レジスタ９２が設けられ、ヘッドアドレスの最小値が格納されている。
【００６５】
シリアルインタフェースユニット７２に対するシリアル転送で自動切替モード設定レジスタ８２にモード設定が行われると、自動ヘッド切替モードが有効となり、まず開始ヘッドアドレスレジスタ７５のヘッドアドレスの最大値がセレクタ７４，７６を介してヘッドアドレス制御レジスタ７８に格納され、ヘッド選択回路５２に対しヘッド１８−４のヘッド選択信号Ｅ１０が出力される。
【００６６】
続いてライトゲート信号Ｅ８のアサートからネゲートへの切替えに同期してアドレス切替部８４がアドレス減算部９０を動作して、現在のヘッドアドレス制御レジスタ７８のヘッドアドレスを１つ減算して、セレクタ７６を介して再格納される。このため、ヘッドアドレスが１つ減ってヘッド１８−３が選択される。
以下同様にしてヘッドアドレスが順次減算され、アドレス比較部８６で最小値に一致すると、続いてセレクタ７６による制御で開始ヘッドアドレスレジスタ７５の最大値がヘッドアドレス制御レジスタ７８に格納され、再びヘッド１８−４の選択に戻る。このようにヘッドアドレスを最大値から最小値に順次切り替える以外は、図７の実施形態と同じである。
【００６７】
図１２は、図２の自動ヘッド切替制御部７０の他の実施形態であり、自動ヘッド切替モードの設定を、シリアルインタフェースユニット７２のシリアル転送によらず、コントロールボード１２からの自動ヘッド切替モード設定信号Ｅ９により直接行うようにしたことを特徴とする。
そのため、ヘッドＩＣ回路１４側には、外部からの自動ヘッド切替モード設定信号Ｅ９を入力する端子９６が新たに設けられ、端子９６からの信号Ｅ９を自動切替モード設定部９４に入力している。自動切替モード設定部９４は端子９６に対する信号Ｅ９の極性を判定しており、例えば通常時はプラス極性であり、これがマイナス極性になると自動ヘッド切替モードを設定する。
【００６８】
このようにハードウェア的にヘッドＩＣ回路１４における自動ヘッド切替モードの設定を可能とした場合には、正常段階でサーボライトが完了したならば、端子９６に対する電気的な接続を物理的に切り離しておくことで、ユーザが装置を使用している状態でヘッドＩＣ回路１４が自動ヘッド切替モードに切り替わって、誤ったヘッド自動選択してしまうエラーを確実に防止できる。
【００６９】
勿論、サーボライト終了後に端子９６に対する信号線接続を残していた場合には、図２のＭＣＵ２８のサーボライト処理部４８により制御ロジック回路３４を介してＩＣヘッド回路１４に対する自動ヘッド切替モードのシリアル転送による設定制御を禁止させている。
図１３は、図７の自動ヘッド切替制御部７０の他の実施形態であり、この実施形態にあっては、未実装ヘッドに対する処理をヘッドＩＣ回路１４側で行うようにしたことを特徴とする。
【００７０】
制御レジスタ回路５０に設けた自動ヘッド切替制御部７０は、基本的に図７の実施形態と同じであるが、更に未実装レジスタ９８とマスクレジスタ回路１００を設けている。未実装レジスタ９８は、電源投入時にヘッド選択回路５２に接続しているヘッド１８−１〜１８−４の物理的な接続状態をチェックし、ビット対応で未実装を示している。
【００７１】
例えばヘッドＩＣ回路１４に実装可能なヘッド数が８個であった場合、未実装レジスタ９８は８ビットレジスタであり、図示のように４つのヘッド１８−１〜１８−４を実装し、残りのヘッド１８−５〜１８−８を未実装であったときには未実装レジスタ９８は「１１１００００」にセットされる。
マスクレジスタ回路１００はアドレス切替部８４に対するライトゲート信号Ｅ８のアサートからネゲートへの切替えを検出して８ビットについてビット１  の位置をシフトしており、ビット１のシフト位置に対応した未実装レジスタ９８のビットとの論理積をとっている。
【００７２】
このとき未実装であればマスクレジスタ回路１００の論理積入力は「１０」となり、マスクレジスタ回路１００の論理積出力「０」をライトドライバ５４に出力し、ライトドライバ５４の書込動作を禁止する。この結果、未実装ヘッドにヘッド選択回路５２を切り替えた際には、ライトドライバ５４が動作していないことから、サーボ情報のためのライトデータが入力してもヘッド選択回路５２に供給されず、書込動作は行われない。
【００７３】
これに対し実装ヘッドについては、未実装レジスタ９８の対応ビットがビット１であり、マスクレジスタ回路１００の論理積入力は「１１」となり、マスクレジスタ回路１００のライトドライバ５４に対する論理積出力が「１」となり、ライトドライバ５４が動作してライトデータに応じた書込電流をそのとき選択している実装ヘッドに流し、サーボ情報の書込みができる。
【００７４】
図１４は、未実装レジスタに対する処理をＩＣヘッド１４側で行うための自動ヘッド切替制御部７０の他の実施形態であり、図１３のマスクレジスタ回路１００に代えてスキップ制御部１０２を設けている。
スキップ制御部１０２は、ライトゲート信号Ｅ８がアサートからネゲートに切り替わる切替タイミングごとに未実装レジスタ９８を参照し、もし未実装であった場合にはアドレス加算部８０を次の実装ヘッドのアドレスとなるようにスキップさせる。このため、複数のヘッドのうちの一部に未実装があっても、未実装レジスタを意識することなく実装レジスタについて連続的にヘッド切替えを行ってサーボ情報を書き込むことができる。
【００７５】
尚、上記の実施形態にあっては、図２のようにディスクドライブのディスクエンクロージャ１０にヘッドＩＣ１４を実装した状態を例にとっているが、本発明はヘッドＩＣ回路１４そのものを提供するものでもある。
また上記の実施形態における自動ヘッド切替制御は、サーボライトを例にとるものであったが、他の書込みもしくは読出しで必要であれば、同様にして短時間でのヘッド自動切替えができる。
【００７６】
更に本発明は、目的及びその利点を損なわない範囲で適宜の変形が含まれる。また本発明は、実施例に示した数値による限定は受けない。
【００７７】
【発明の効果】
以上説明してきたように、本発明のヘッドＩＣ回路及び記録装置にあっては、自動ヘッド切替モードを設定してライトゲート信号によりライト動作を実行すると、ライト動作の実行終了をトリガにヘッドアドレスが自動的に切り替わり、シリアルインタフェースによるデータ転送を伴わずにヘッド切替えができることで、ヘッド切替時間を大幅に短縮できる。
【００７８】
このため、シリアル転送機能を備えたヘッドＩＣ回路であっても、１サーボフレーム間隔で全ヘッドを切り替えてサーボ情報を異なる媒体面にずらしながら順次書き込む高速サーボライトが確実にでき、クリーンルームを必要とする専用の書込設備の設置数を少なくして、コストダウンを図ることができる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明が適用される光ディスク装置のブロック図
【図３】図２のディスクエンクロージャの概略構造図
【図４】図３の記録媒体面に対するサーボ情報の記録状態の説明図
【図５】本発明によるヘッドＩＣ回路の回路ブロック図
【図６】図５のシリアル転送のタイミングチャート
【図７】図５の制御レジスタ回路の機能ブロック図
【図８】図７の自動ヘッド切替制御部によるヘッド切替動作のタイミングチャート
【図９】図７で自動ヘッド切替モードを解除した通常モードでのヘッド切替動作のタイミングチャート
【図１０】本発明による自動ヘッド切替制御のフローチャート
【図１１】ヘッドアドレスを順次減少させる図５の制御レジスタ回路の機能ブロック図
【図１２】信号極性により自動ヘッド制御モードを設定する図５の制御レジスタ回路の機能ブロック図
【図１３】未実装ヘッドのライト動作を禁止する図５の制御レジスタ回路の機能ブロック図
【図１４】未実装ヘッドのアドレスをスキップする図５の制御レジスタ回路の機能ブロック図
【符号の説明】
１０：ディスクエンクロージャ
１２：コントロールボード
１４：ヘッドＩＣ回路
１５−１，１５−２：磁気ディスク媒体
１６：ヘッドアッセンブリィ
１８，１８−〜１８−４：ヘッド
２０−１〜２０−４：ライトヘッド
２２−１〜２２−４：ＭＲヘッド（リードヘッド）
２４：ボイスコイルモータ（ＶＣＭ）
２５−１〜２５−４：記録媒体面
２６：スピンドルモータ（ＳＰＭ）
２８：マイクロコントロールユニット（ＭＣＵ）
３０：ハードディスクコントローラ（ＨＤＣ）
３２：リードチャネル回路（ＲＤＣ）
３４：制御ロジック
３６：サーボ復調回路
３８：サーボコントローラ（ＤＳＰ）
４０：パワーアンプ
４２：ＰＥＲＯＭ
４４：バッファＲＡＭ
４６：ホストインタフェース
４８：サーボライト処理部
４９：未実装ヘッドテーブル
５０：制御レジスタ回路
５２：ヘッド選択回路
５４：ライトドライバ
５６：プリアンプ
５８：アンプ
６０：ブースタ
６２：ＭＲヘッドバイアス制御回路
６４：ＴＡフォルト検出回路
６５：シリアル転送ライン
７０：自動ヘッド切替制御部
７２：シリアルインタフェースユニット
７４，７６：セレクタ
７８：ヘッドアドレス制御レジスタ
８０：アドレス加算部
８２：自動切替モード設定レジスタ
８４：アドレス切替部
８６：アドレス比較部
８８：最大値レジスタ
９０：アドレス減算部
９２：最小値レジスタ
９４：自動切替モード設定部
９６：端子
９８：未実装レジスタ
１００：マスクレジスタ回路
１０２：スキップ制御部
【図１】
0004019333.tif 000003
【図２】
0004019333.tif 000004
【図３】
0004019333.tif 000005
【図４】
0004019333.tif 000006
【図５】
0004019333.tif 000007
【図６】
0004019333.tif 000008
【図７】
0004019333.tif 000009
【図８】
0004019333.tif 000010
【図９】
0004019333.tif 000011
【図１０】
0004019333.tif 000012
【図１１】
0004019333.tif 000013
【図１２】
0004019333.tif 000014
【図１３】
0004019333.tif 000015
【図１４】
0004019333.tif 000016