(57)【特許請求の範囲】
【請求項１】
受信信号を同一の周波数で再送信する場合に発生する送受信アンテナ間の回り込みを除去する回り込みキャンセラであって、
入力信号から回り込み信号の複製を減じる減算器と、
前記減算器の出力にタップ係数を畳み込み、回り込み信号の複製を生成するＦＩＲ（Finite Impulse Response：有限インパルス応答）フィルタと、
前記減算器の出力を用いて、回り込みの伝送路特性を推定し、前記ＦＩＲフィルタの係数を生成するフィルタ係数生成部とを備え、
前記フィルタ係数生成部は、
時間領域の信号である前記減算器の出力を周波数領域の信号へと変換するＦＦＴ（Fast Fourier Transform：高速フーリエ変換）手段と、
前記ＦＦＴ手段の出力に含まれるパイロットキャリアを規定の振幅と位相を有するパイロット信号で除することにより、前記パイロットキャリアに対する伝送路特性を推定する第一の複素除算手段と、
前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第一の補間手段と、
前記ＦＦＴ手段の出力を前記第一の補間手段の出力で除することにより、伝送路歪の影響を補償する第二の複素除算手段と、
前記第二の複素除算手段の出力を各々のキャリアの変調方式に応じた閾値群で弁別する判定手段と、
前記判定手段の出力を各々のキャリアに応じた変調方式で変調する変調手段と、
前記ＦＦＴ手段の出力を前記変調手段の出力で除することにより、信号帯域全体に対する伝送路特性を推定する第三の複素除算手段と、
前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第二の補間手段と、
前記第三の複素除算手段が出力する伝送路特性の信頼性を算出する信頼性算出手段と、
前記信頼性算出手段の出力に応じて、前記第二の補間手段の出力と、前記第三の複素除算手段の出力とを重み付け加算して出力する合成手段と、
前記合成手段の出力を用いて、キャンセル残差を算出する残差算出手段と、
前記残差算出手段の出力を、時間領域の信号に変換するＩＦＦＴ（Inverse Fast Fourier Transform：逆高速フーリエ変換）手段と、
前記ＩＦＦＴ手段の出力から、前記ＦＩＲフィルタの係数を生成する係数更新手段を備えることを特徴とする回り込みキャンセラ。
【請求項２】
受信信号を同一の周波数で再送信する場合に発生する送受信アンテナ間の回り込みを除去する回り込みキャンセラであって、
入力信号から回り込み信号の複製を減じる減算器と、
前記減算器の出力にタップ係数を畳み込み、回り込み信号の複製を生成するＦＩＲ（Finite Impulse Response：有限インパルス応答）フィルタと、
前記減算器の出力を用いて、回り込みの伝送路特性を推定し、前記ＦＩＲフィルタの係数を生成するフィルタ係数生成部とを備え、
前記フィルタ係数生成部は、
時間領域の信号である前記減算器の出力を周波数領域の信号へと変換するＦＦＴ（Fast Fourier Transform：高速フーリエ変換）手段と、
前記ＦＦＴ手段の出力に含まれるパイロットキャリアを規定の振幅と位相を有するパイロット信号で除することにより、前記パイロットキャリアに対する伝送路特性を推定する第一の複素除算手段と、
前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第一の補間手段と、
前記ＦＦＴ手段の出力を前記第一の補間手段の出力で除することにより、伝送路歪の影響を補償する第二の複素除算手段と、
前記第二の複素除算手段の出力を各々のキャリアの変調方式に応じた閾値群で弁別する判定手段と、
前記判定手段の出力を各々のキャリアに応じた変調方式で変調する変調手段と、
前記ＦＦＴ手段の出力を前記変調手段の出力で除することにより、信号帯域全体に対する伝送路特性を推定する第三の複素除算手段と、
前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第二の補間手段と、
前記第三の複素除算手段が出力する伝送路特性の信頼性を算出する信頼性算出手段と、
前記信頼性算出手段の出力に応じて、前記第二の補間手段の出力と、前記第三の複素除算手段の出力とを重み付け加算して出力する合成手段と、
前記合成手段の出力を平滑化する平滑化手段と、
前記平滑化手段の出力を用いて、キャンセル残差を算出する残差算出手段と、
前記残差算出手段の出力を、時間領域の信号に変換するＩＦＦＴ（Inverse Fast Fourier Transform：逆高速フーリエ変換）手段と、
前記ＩＦＦＴ手段の出力から、前記ＦＩＲフィルタの係数を生成する係数更新手段とを備えることを特徴とする回り込みキャンセラ。
【請求項３】
前記信頼性算出手段は、前記変調手段の出力と前記第二の複素乗算手段の出力との差分に基づき、前記第三の複素除算手段が出力する伝送路特性の信頼性を算出することを特徴とする請求項１または請求項２記載の回り込みキャンセラ。
【請求項４】
前記信頼性算出手段は、前記第一の補間手段の出力の大きさに基づき、前記第三の複素除算手段が出力する伝送路特性の信頼性を算出することを特徴とする請求項１または請求項２記載の回り込みキャンセラ。
【請求項５】
前記信頼性算出手段の出力が二値情報であり、前記信頼性算出手段の出力に応じて、前記第二の補間手段の出力と前記第三の複素除算手段の出力とを選択して出力する選択手段を、前記合成手段の代わりに備えることを特徴とする請求項１または請求項２記載の回り込みキャンセラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、地上デジタル放送において放送波中継ＳＦＮ（Single Frequency Network：単一周波数ネットワーク）を実現する中継放送所に設置され、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重）信号から推定した伝送路特性を用いて回り込みをキャンセルする回り込みキャンセラに係り、特に、伝送路特性の推定にデータキャリアの硬判定結果を用いることで、追従性の向上とキャンセル可能な遅延時間の拡大とを両立する回り込みキャンセラに関する。
【０００２】
【従来の技術】
ＯＦＤＭ伝送方式は、伝送するデジタルデータによって互いに直交する多数のキャリアを変調し、それらの変調波を多重して伝送する方式である。ＯＦＤＭ伝送方式においては、使用するキャリアの数を数百から数千と多くするとシンボル時間が極めて長くなることに加え、有効シンボル期間後部の信号の複製をガード期間信号として有効シンボル期間の前に付加することにより、遅延波の影響を受けにくいという特徴を有している。そしてこの特徴により、単一周波数による放送ネットワーク、即ちＳＦＮを構築できる可能性があることから、ＯＦＤＭ伝送方式は地上デジタル放送の伝送方式として注目されている。
【０００３】
ＳＦＮの実現方法としては、光ファイバーやマイクロ波等の放送波とは別の回線を用いて、各々の中継放送所まで信号を伝送し、同一周波数で送信する方法が技術的に容易である。しかし、光ファイバーを用いる方法では回線コストが課題となり、マイクロ波を用いる方法では新たな周波数資源の確保が必要となる。そこで、コスト的に有利で、かつ、新たな周波数資源を必要としない放送波中継によるＳＦＮの実現が望ましい。しかしながら、放送波中継ＳＦＮの実現にあたっては、送信アンテナから発射される電波が受信アンテナに回り込む現象のため、伝送路特性の劣化や増幅器の発振等の問題を引き起こすことが懸念されている。
【０００４】
放送波中継ＳＦＮの回り込み対策としては、
（１）送受信アンテナを分離して配置し、山岳や建物等による遮蔽を利用して回り込みを低減する、
（２）送受信アンテナの指向特性を改善することにより回り込みを低減する、
（３）回路技術によって回り込みのキャンセルを行う、
等が考えられるが、山岳や建物の状況は様々であり、また、アンテナの指向特性改善による対策だけでは十分な回り込みの抑制が期待できないことから、（１）（２）に加えて、（３）の回路技術を用いた回り込みキャンセラを併用することが効果的である。
【０００５】
このような回路技術としては、受信したＯＦＤＭ信号から回り込み伝送路の周波数特性を推定し、推定した回り込み伝送路の周波数特性データをＩＦＦＴ（Inverse Fast Fourier Transform：逆高速フーリエ変換）して時間軸のインパルス応答データに変換し、そのインパルス応答データをフィルタ係数としてトランスバーサルフィルタに設定することで回り込みの複製信号を作成し、この複製信号を受信した信号から減算することで回り込みをキャンセルする手法が考案されている。（例えば、電子情報通信学会技術報告、ＥＭＣＪ９８−１１１、第４９頁〜第５６頁等。）
【０００６】
以下、本発明に係る従来技術に関して、図面を用いて説明する。図９は、上記文献および本発明において前提としている伝送方式のパイロット信号配置を示す模式図であり、欧州の地上デジタル放送方式であるＤＶＢ−Ｔ（Digital Video Broadcasting - Terrestrial）方式や、日本の地上デジタル放送方式であるＩＳＤＢ−Ｔ（Integrated Services Digital Broadcasting - Terrestrial）方式が、これに該当する。
【０００７】
図９中の白丸は、制御情報（ＤＶＢ−ＴにおけるＴＰＳ（Transmission Parameter Signaling）や、ＩＳＤＢ−ＴにおけるＴＭＣＣ（Transmission Multiplexing Configuration Control)）や付加情報（ＩＳＤＢ−ＴにおけるＡＣ（Auxiliary Channel））を含めたデータキャリアであり、黒丸は分散的に配置されたパイロットキャリア（ＳＰ（Scattered Pilot））である。
【０００８】
また図９において、横軸（周波数軸）のｋはキャリアのインデックスを表わし、縦軸（時間軸）のｉはシンボルのインデックスを表わす。この時ＳＰ信号は、次の（式１）を満たすインデックスｋ＝ｋｐのキャリアを用いて伝送される。（但し、式中のｍｏｄは剰余演算を表わし、ｐは非負整数である。）
【０００９】
【数１】
0003975104.tif 000002
また、ＳＰ信号は擬似ランダム符号系列に基づいて変調されており、その振幅及び位相は、配置されるキャリアのインデックスｋのみによって決定され、シンボルのインデックスｉには依存しない。
【００１０】
図１０は、回り込みキャンセラを用いたＳＦＮ中継システムのモデルを示すブロック図である。以降、特に断らない限り、小文字で始まる記号は時間領域での信号や応答を表し、大文字で始まる記号は周波数領域での信号や応答を表し、同一の文字で表される大文字と小文字の記号は、それらがフーリエ変換対であることを示す。また、記号「＊」は畳み込み演算を表す。さらに、これらの信号や応答は、特に断らない限り複素数として扱うものとする。
【００１１】
なお、図１０中の受信部２は、ＲＦ（Radio Frequency：無線周波数）帯域の信号を基底帯域（以下、ベースバンド）の信号に変換し、送信部４は逆に、ベースバンドの信号をＲＦ帯域に変換するが、これらの周波数変換は、本発明に対して本質的な影響を与えるものではないので、以下では特に断らない限り、これら周波数変換に関しては言及しない。
【００１２】
図１０において、ｘ（ｔ）は親局信号、ｒ（ｔ）は受信部２の入力信号、ｓ（ｔ）は送信部４の入力信号、Ｗ＿ｉｎ（ω）は受信部２の伝達関数、Ｗ＿ｏｕｔ（ω）は送信部４の伝達関数、Ｗ＿ｌｏｏｐ（ω）は回り込み伝送路６の伝達関数、Ｗ＿ｆｉｒ（ω）は回り込みキャンセラ３内部のＦＩＲ（Finite Impulse Response：有限インパルス応答）フィルタ３２の伝達関数をそれぞれ表す。
【００１３】
図１０において、受信アンテナ１は、親局信号ｘ（ｔ）と回り込み伝送路からの回り込み信号ｗ＿ｌｏｏｐ（ｔ）＊ｗ＿ｏｕｔ（ｔ）＊ｓ（ｔ）との合成信号を受信し、その出力ｒ（ｔ）は受信部２に供給される。受信部２は、受信信号ｒ（ｔ）に対してフィルタ処理、周波数変換処理、ゲイン調整等を行うもので、その出力ｗ＿ｉｎ（ｔ）＊ｒ（ｔ）は回り込みキャンセラ３内部の減算器３１の第１の入力に供給される。
【００１４】
回り込みキャンセラ３の内部において、減算器３１は、受信部２の出力ｗ＿ｉｎ（ｔ）＊ｒ（ｔ）からＦＩＲフィルタ３２の出力ｗ＿ｆｉｒ（ｔ）＊ｓ（ｔ）を減じるもので、その出力ｓ（ｔ）はＦＩＲフィルタ３２の第１の入力及びフィルタ係数生成部３３に供給されると共に、回り込みキャンセラ３の出力として、送信部４に供給される。
【００１５】
フィルタ係数生成部３３は、減算器３１の出力ｓ（ｔ）から伝送路の特性を推定し、フィルタ係数を生成するもので、その出力ｗ＿ｆｉｒ（ｔ）はＦＩＲフィルタ３２の第２の入力に供給される。
【００１６】
ＦＩＲフィルタ３２は、減算器３１の出力ｓ（ｔ）に対してフィルタ係数生成部３３の出力ｗ＿ｆｉｒ（ｔ）による畳み込み演算を行い、回り込みの複製信号ｗ＿ｆｉｒ（ｔ）＊ｓ（ｔ）を生成するもので、その出力は減算器３１の第２の入力に供給される。
【００１７】
送信部４は、減算器３１の出力ｓ（ｔ）に対してフィルタ処理、周波数変換処理、ゲイン調整等を行い中継信号ｗ＿ｏｕｔ（ｔ）＊ｓ（ｔ）を生成するもので、その出力は送信アンテナ５の入力に供給される。
【００１８】
送信アンテナ５は送信部４の出力ｗ＿ｏｕｔ（ｔ）＊ｓ（ｔ）を放射するもので、その出力の一部が回り込み伝送路６を経由することにより、回り込み信号ｗ＿ｌｏｏｐ（ｔ）＊ｗ＿ｏｕｔ（ｔ）＊ｓ（ｔ）となって受信アンテナ１に回り込む。
【００１９】
図１１は、従来の回り込みキャンセラ３ａの構成を示すブロック図である。図１１において、ＦＦＴ（First Fourier Transform：高速フーリエ変換）回路３３０１は、減算器３１の出力ｓ（ｔ）から有効シンボル期間を抽出しＦＦＴすることにより、時間領域の信号であるｓ（ｔ）を周波数領域の信号に変換するもので、その出力Ｓ（ω）は複素除算回路３３０３の第一の入力に供給される。
【００２０】
パイロット発生回路３３０２は、ＦＦＴ回路３３０１の出力Ｓ（ω）に同期して、その振幅と位相が既知である規定のＳＰ信号を発生するもので、その出力Ｘｐ（ω）は複素除算回路３３０３の第二の入力に供給される。
【００２１】
複素除算回路３３０３は、ＦＦＴ回路３３０１の出力Ｓ（ω）に含まれる受信ＳＰ信号Ｓｐ（ω）をパイロット発生回路３３０２の出力Ｘｐ（ω）で除することにより、パイロットキャリアに対する伝送路特性Ｆｐ（ω）を求めるもので、その出力は補間回路３３０４に供給される。
【００２２】
補間回路３３０４は、パイロットキャリアに対してのみ分散的に求められた伝送路特性Ｆｐ（ω）を補間し、信号帯域全体に対する伝送路特性Ｆ０（ω）を推定するもので、その出力は残差算出回路３３０５に入力される。
【００２３】
残差算出回路３３０５は、補間回路３３０４の出力Ｆ０（ω）からキャンセル残差Ｅ（ω）を算出するもので、その出力はＩＦＦＴ回路３３０６に供給される。
【００２４】
ＩＦＦＴ回路３３０６は、残差算出回路の出力Ｅ（ω）をＩＦＦＴすることにより、周波数領域での残差Ｅ（ω）を時間領域での残差ｅ（ｔ）に変換するもので、その出力は係数更新回路３３０７に供給される。
【００２５】
係数更新回路３３０７は、ＩＦＦＴ回路３３０６の出力ｅ（ｔ）から、所定の係数更新式に基づいてフィルタ係数ｗ＿ｎｅｗ（ｔ）を算出するもので、その出力はフィルタ係数生成部３３ａの出力ｗ＿ｆｉｒ（ｔ）としてＦＩＲフィルタ３２の第２の入力に供給される。
【００２６】
次に、回り込みキャンセラ３ａが回り込み信号を打ち消す条件について説明する。まず減算器３１の出力における系の伝達関数Ｆ（ω）は（式２）で表される。
【００２７】
【数２】
0003975104.tif 000003
従って、減算器３１によって回り込み信号が打ち消される条件は（式３）で表される。
【００２８】
【数３】
0003975104.tif 000004
ここで、キャンセル残差Ｅ（ω）を（式４）のように定義し、
【００２９】
【数４】
0003975104.tif 000005
（式２）を変形すると（式５）が得られる。
【００３０】
【数５】
0003975104.tif 000006
ここでモデルを簡略化し、受信部２の伝達関数Ｗ＿ｉｎ（ω）＝１とすると、キャンセル残差Ｅ（ω）は（式６）で表される。
【００３１】
【数６】
0003975104.tif 000007
さらに、係数更新回路３３０７での係数更新式を（式７）で定義する。
【００３２】
【数７】
0003975104.tif 000008
但し、（式７）中のｗ＿ｏｌｄ（ｔ）は更新前の係数、μは１以下の定数である。
【００３３】
以上の構成によって、回り込みの伝達関数Ｗ＿ｌｏｏｐ（ω）Ｗ＿ｏｕｔ（ω）とＦＩＲフィルタ３２の伝達関数Ｗ＿ｆｉｒ（ω）との差分であるキャンセル残差Ｅ（ω）が、０に収束するようにフィードバック制御が動作し、回り込みキャンセラ３ａの出力ｓ（ｔ）には、親局信号成分のみが出力される。
【００３４】
【発明が解決しようとする課題】
回り込み伝送路の時間的な変動にキャンセル動作を追従させるためには、フィルタ係数の更新間隔は極力短いことが望ましい。一方、前述のような回り込みキャンセラでは、受信ＯＦＤＭシンボルから伝送路特性を推定するためにＦＦＴを用いている関係上、最低限１有効シンボル分の信号が到来する時間が必要である。また、有効シンボル期間中で係数を更新すると、回り込みキャンセラ自身の動作や中継信号を受信する機器の動作に悪影響を及ぼす可能性があるため、シンボルの先頭付近のガード期間中に係数を更新することが望ましい。
【００３５】
図１２は、前述の従来の回り込みキャンセラが、一つのシンボルに含まれるＳＰ信号のみを用いて伝送路特性を推定する場合のタイミング関係を示す。なおここでは、必要な信号が到来してから係数を算出するまでの演算時間を１シンボル期間以下としている。
【００３６】
図１２においては、タイムスロット（ｉ）に到来したシンボルに含まれるＳＰ信号を用いて、タイムスロット（ｉ＋１）で伝送路特性の推定及び係数の算出を行い、タイムスロット（ｉ＋２）の先頭で係数を更新する。そして、この更新が反映されたシンボル、即ちタイムスロット（ｉ＋２）に到来するシンボルから次の係数を算出し、タイムスロット（ｉ＋４）の先頭で係数を更新する。従ってこの場合、係数の更新間隔は２シンボル期間であり、これが前述の条件の下での最小の更新間隔である。
【００３７】
しかしながら、一つのシンボルに含まれるＳＰ信号のみを用いて伝送路特性を推定する場合、ＳＰ信号を伝送するパイロットキャリアは１２キャリア毎に配置されているため、ナイキストの標本化定理により、１有効シンボル期間の１／１２以下の範囲に含まれる伝送路特性のみ推定可能である。従って、１有効シンボル期間の１／１２を上回る遅延時間を有する回りこみ信号をキャンセルすることができない。一方、４シンボル分のＳＰ信号を用いて伝送路特性を推定する場合、ＳＰ信号を伝送するキャリアの間隔は３キャリアとなり、１有効シンボル期間の１／３の遅延時間を有する回りこみ信号までキャンセルすることが可能となる。
【００３８】
図１３は、前述の従来の回り込みキャンセラが４シンボル分のＳＰ信号を用いて伝送路特性をする場合のタイミング関係を示す。なおここでも、必要な信号が到来してから係数を算出するまでの演算時間を１シンボル期間以下としている。
【００３９】
図１３においては、タイムスロット（ｉ）からタイムスロット（ｉ＋３）に到来したシンボルに含まれるＳＰ信号を用いて、タイムスロット（ｉ＋４）で伝送路特性の推定及び係数の算出を行い、タイムスロット（ｉ＋５）の先頭で係数を更新する。そして、この更新が反映されたシンボル、即ちタイムスロット（ｉ＋５）からタイムスロット（ｉ＋８）に到来するシンボルから次の係数を算出し、タイムスロット（ｉ＋１０）の先頭で係数を更新する。
【００４０】
従ってこの場合、係数の更新間隔は５シンボル期間となり、前述の１シンボル分のＳＰ信号のみを用いて伝送路特性を推定する場合に比べて更新間隔が２．５倍となり、回り込み伝送路の時間的な変動に対する追従が劣化する。
【００４１】
このように、前述のような従来の回り込みキャンセラでは、回り込み伝送路の時間的な変動に対する追従性を優先すると、キャンセル可能な遅延時間の範囲が狭くなり、逆に、キャンセル可能な遅延時間の拡大を優先すると、回り込み伝送路の時間的な変動に対する追従性が劣化する。
【００４２】
本発明はかかる点に鑑みてなされたものであり、上記の問題を解決し、追従性の向上とキャンセル可能な遅延時間の拡大とを両立する回り込みキャンセラを提供することを目的とする。
【００４３】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る回り込みキャンセラは、以下のように構成される。
【００４４】
本発明の回り込みキャンセラは、受信信号を同一の周波数で再送信する場合に発生する送受信アンテナ間の回り込みを除去する回り込みキャンセラであって、入力信号から回り込み信号の複製を減じる減算器と、前記減算器の出力にタップ係数を畳み込み、回り込み信号の複製を生成するＦＩＲフィルタと、前記減算器の出力を用いて、回り込みの伝送路特性を推定し、前記ＦＩＲフィルタの係数を生成するフィルタ係数生成部とを具備して構成され、前記フィルタ係数生成部は、時間領域の信号である前記減算器の出力を周波数領域の信号へと変換するＦＦＴ手段と、前記ＦＦＴ手段の出力に含まれるパイロットキャリアを規定の振幅と位相を有するパイロット信号で除することにより、前記パイロットキャリアに対する伝送路特性を推定する第一の複素除算手段と、前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第一の補間手段と、前記ＦＦＴ手段の出力を前記第一の補間手段の出力で除することにより、伝送路歪の影響を補償する第二の複素除算手段と、前記第二の複素除算手段の出力を各々のキャリアの変調方式に応じた閾値群で弁別する判定手段と、前記判定手段の出力を各々のキャリアに応じた変調方式で変調する変調手段と、前記ＦＦＴ手段の出力を前記変調手段の出力で除することにより、信号帯域全体に対する伝送路特性を推定する第三の複素除算手段と、前記第三の複素除算手段の出力を用いて、キャンセル残差を算出する残差算出手段と、前記残差算出手段の出力を、時間領域の信号に変換するＩＦＦＴ手段と、前記ＩＦＦＴ手段の出力から、前記ＦＩＲフィルタの係数を生成する係数更新手段とを具備する構成を採る。
【００４５】
この構成によれば、回り込みの伝達関数Ｗ＿ｌｏｏｐ（ω）Ｗ＿ｏｕｔ（ω）とＦＩＲフィルタの伝達関数Ｗ＿ｆｉｒ（ω）との差分であるキャンセル残差Ｅ（ω）が、０に収束するようにフィードバック制御が動作し、回り込みキャンセラの出力ｓ（ｔ）には、親局信号成分のみが出力される。
【００４６】
本発明の回り込みキャンセラは、受信信号を同一の周波数で再送信する場合に発生する送受信アンテナ間の回り込みを除去する回り込みキャンセラであって、入力信号から回り込み信号の複製を減じる減算器と、前記減算器の出力にタップ係数を畳み込み、回り込み信号の複製を生成するＦＩＲフィルタと、前記減算器の出力を用いて、回り込みの伝送路特性を推定し、前記ＦＩＲフィルタの係数を生成するフィルタ係数生成部とを具備して構成され、前記フィルタ係数生成部は、時間領域の信号である前記減算器の出力を周波数領域の信号へと変換するＦＦＴ手段と、前記ＦＦＴ手段の出力に含まれるパイロットキャリアを規定の振幅と位相を有するパイロット信号で除することにより、前記パイロットキャリアに対する伝送路特性を推定する第一の複素除算手段と、前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第一の補間手段と、前記ＦＦＴ手段の出力を前記第一の補間手段の出力で除することにより、伝送路歪の影響を補償する第二の複素除算手段と、前記第二の複素除算手段の出力を各々のキャリアの変調方式に応じた閾値群で弁別する判定手段と、前記判定手段の出力を各々のキャリアに応じた変調方式で変調する変調手段と、前記ＦＦＴ手段の出力を前記変調手段の出力で除することにより、信号帯域全体に対する伝送路特性を推定する第三の複素除算手段と、パイロットキャリアに対しては、前記第一の複素除算手段の出力を選択し、他のキャリアに関しては前記第三の複素除算手段の出力を選択し、出力する選択手段と、前記選択手段の出力を用いて、キャンセル残差を算出する残差算出手段と、前記残差算出手段の出力を、時間領域の信号に変換するＩＦＦＴ手段と、前記ＩＦＦＴ手段の出力から、前記ＦＩＲフィルタの係数を生成する係数更新手段とを具備する構成を採る。
【００４７】
この構成によれば、選択手段は、ＳＰ信号が伝送されているキャリアに関しては、第一の複素除算手段の出力Ｆｐ（ω）を出力し、他のデータキャリアに関しては、第三の複素除算手段の出力Ｆ２（ω）を出力することにより、判定手段が判定を誤るような環境においても、パイロットキャリアに関しては正しい伝送路特性を推定することが可能となり、キャンセル動作の安定性を向上することが可能となる。
【００４８】
本発明の回り込みキャンセラは、受信信号を同一の周波数で再送信する場合に発生する送受信アンテナ間の回り込みを除去する回り込みキャンセラであって、入力信号から回り込み信号の複製を減じる減算器と、前記減算器の出力にタップ係数を畳み込み、回り込み信号の複製を生成するＦＩＲフィルタと、前記減算器の出力を用いて、回り込みの伝送路特性を推定し、前記ＦＩＲフィルタの係数を生成するフィルタ係数生成部とを具備して構成され、前記フィルタ係数生成部は、時間領域の信号である前記減算器の出力を周波数領域の信号へと変換するＦＦＴ手段と、前記ＦＦＴ手段の出力に含まれるパイロットキャリアを規定の振幅と位相を有するパイロット信号で除することにより、前記パイロットキャリアに対する伝送路特性を推定する第一の複素除算手段と、前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第一の補間手段と、前記ＦＦＴ手段の出力を前記第一の補間手段の出力で除することにより、伝送路歪の影響を補償する第二の複素除算手段と、前記第二の複素除算手段の出力を各々のキャリアの変調方式に応じた閾値群で弁別する判定手段と、前記判定手段の出力を各々のキャリアに応じた変調方式で変調する変調手段と、前記ＦＦＴ手段の出力を前記変調手段の出力で除することにより、信号帯域全体に対する伝送路特性を推定する第三の複素除算手段と、前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第二の補間手段と、前記第三の複素除算手段が出力する伝送路特性の信頼性を算出する信頼性算出手段と、前記信頼性算出手段の出力に応じて、前記第二の補間手段の出力と、前記第三の複素除算手段の出力とを重み付け加算して出力する合成手段と、前記合成手段の出力を用いて、キャンセル残差を算出する残差算出手段と、前記残差算出手段の出力を、時間領域の信号に変換するＩＦＦＴ手段と、前記ＩＦＦＴ手段の出力から、前記ＦＩＲフィルタの係数を生成する係数更新手段とを具備する構成を採る。
【００４９】
この構成によれば、判定手段が判定を誤るような環境においては、パイロットキャリアのみから推定した伝送路特性を係数の更新に用いることにより、キャンセル動作の安定性を向上することが可能となる。
【００５０】
本発明の回り込みキャンセラは、受信信号を同一の周波数で再送信する場合に発生する送受信アンテナ間の回り込みを除去する回り込みキャンセラであって、入力信号から回り込み信号の複製を減じる減算器と、前記減算器の出力にタップ係数を畳み込み、回り込み信号の複製を生成するＦＩＲフィルタと、前記減算器の出力を用いて、回り込みの伝送路特性を推定し、前記ＦＩＲフィルタの係数を生成するフィルタ係数生成部とを具備して構成され、前記フィルタ係数生成部は、時間領域の信号である前記減算器の出力を周波数領域の信号へと変換するＦＦＴ手段と、前記ＦＦＴ手段の出力に含まれるパイロットキャリアを規定の振幅と位相を有するパイロット信号で除することにより、前記パイロットキャリアに対する伝送路特性を推定する第一の複素除算手段と、前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第一の補間手段と、前記ＦＦＴ手段の出力を前記第一の補間手段の出力で除することにより、伝送路歪の影響を補償する第二の複素除算手段と、前記第二の複素除算手段の出力を各々のキャリアの変調方式に応じた閾値群で弁別する判定手段と、前記判定手段の出力を各々のキャリアに応じた変調方式で変調する変調手段と、前記ＦＦＴ手段の出力を前記変調手段の出力で除することにより、信号帯域全体に対する伝送路特性を推定する第三の複素除算手段と、前記第一の複素除算手段の出力を補間し、信号帯域全体に対する伝送路特性を推定する第二の補間手段と、前記第三の複素除算手段が出力する伝送路特性の信頼性を算出する信頼性算出手段と、前記信頼性算出手段の出力に応じて、前記第二の補間手段の出力と、前記第三の複素除算手段の出力とを重み付け加算して出力する合成手段と、前記合成手段の出力を平滑化する平滑化手段と、前記平滑化手段の出力を用いて、キャンセル残差を算出する残差算出手段と、前記残差算出手段の出力を、時間領域の信号に変換するＩＦＦＴ手段と、前記ＩＦＦＴ手段の出力から、前記ＦＩＲフィルタの係数を生成する係数更新手段とを具備する構成を採る。
【００５１】
この構成によれば、平滑化手段は、合成手段が異なる二つの手法により求められた伝送路特性Ｆ０（ω）とＦ２（ω）とを合成することにより生じる不連続性を緩和することにより、キャリア毎あるいはシンボル毎に異なる手法により求められた伝送路特性を用いて係数を更新する場合でも、キャンセル動作の安定性を向上することが可能となる。
【００５２】
本発明の回り込みキャンセラは、上記の構成において、前記信頼性算出手段は、前記変調手段の出力と前記第二の複素除算手段の出力との差分に基づき、前記第三の複素除算手段が出力する伝送路特性の信頼性を算出する構成を採る。
【００５３】
この構成によれば、キャンセル動作の安定性を向上することが可能となる。
【００５４】
本発明の回り込みキャンセラは、上記の構成において、前記信頼性算出手段は、前記第一の補間手段の出力の大きさに基づき、前記第三の複素除算手段が出力する伝送路特性の信頼性を算出する構成を採る。
【００５５】
この構成によれば、キャンセル動作の安定性を向上することが可能となる。
【００５６】
本発明の回り込みキャンセラは、上記の構成において、前記信頼性算出手段の出力が二値情報であり、前記信頼性算出手段の出力に応じて、前記第二の補間手段の出力と前記第三の複素除算手段の出力とを選択して出力する選択手段を、前記合成手段の代わりに具備する構成を採る。
【００５７】
この構成によれば、キャンセル動作の安定性を向上することが可能となるとともに、合成手段と等価な選択手段によって処理を単純化することができる。
【００５８】
【発明の実施の形態】
本発明の骨子は、伝送路特性の推定にデータキャリアの硬判定結果を用いることで、追従性の向上とキャンセル可能な遅延時間の拡大とを両立することである。
【００５９】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００６０】
（実施の形態１）
図１は、本発明の実施の形態１に係る回り込みキャンセラ３ｂの構成を示すブロック図である。図１において、減算器３１は、受信部２の出力ｗ＿ｉｎ（ｔ）＊ｒ（ｔ）からＦＩＲフィルタ３２の出力ｗ＿ｆｉｒ（ｔ）＊ｓ（ｔ）を減じるもので、その出力ｓ（ｔ）はＦＩＲフィルタ３２の第１の入力及びフィルタ係数生成部３３ｂに供給されると共に、回り込みキャンセラ３ｂの出力として、送信部４に供給される。
【００６１】
フィルタ係数生成部３３ｂは、減算器３１の出力ｓ（ｔ）から伝送路の特性を推定し、フィルタ係数を生成するもので、その出力ｗ＿ｆｉｒ（ｔ）はＦＩＲフィルタ３２の第２の入力に供給される。
【００６２】
ＦＩＲフィルタ３２は、減算器３１の出力ｓ（ｔ）に対してフィルタ係数生成部３３ｂの出力ｗ＿ｆｉｒ（ｔ）による畳み込み演算を行い、回り込みの複製信号ｗ＿ｆｉｒ（ｔ）＊ｓ（ｔ）を生成するもので、その出力は減算器３１の第２の入力に供給される。
【００６３】
以下では、この回り込みキャンセラ３ｂ内部のフィルタ係数生成部３３ｂの構成及び動作について説明する。
【００６４】
ＦＦＴ回路３３０１は、減算器３１の出力ｓ（ｔ）から有効シンボル期間を抽出しＦＦＴすることにより、時間領域の信号であるｓ（ｔ）を周波数領域の信号に変換するもので、その出力Ｓ（ω）は複素除算回路３３０３の第一の入力、複素除算回路３３０９の第一の入力、及び複素除算回路３３１２の第一の入力に供給される。
【００６５】
パイロット発生回路３３０２は、ＦＦＴ回路３３０１の出力Ｓ（ω）に同期して、その振幅と位相が既知である規定のＳＰ信号を発生するもので、その出力Ｘｐ（ω）は複素除算回路３３０３の第二の入力に供給される。
【００６６】
複素除算回路３３０３は、ＦＦＴ回路３３０１の出力Ｓ（ω）に含まれる受信ＳＰ信号Ｓｐ（ω）をパイロット発生回路３３０２の出力Ｘｐ（ω）で除することにより、パイロットキャリアに対する伝送路特性Ｆｐ（ω）を求めるもので、その出力は補間回路３３０８に供給される。
【００６７】
補間回路３３０８は、パイロットキャリアに対してのみ分散的に求められた伝送路特性Ｆｐ（ω）を補間し、信号帯域全体に対する伝送路特性Ｆ１（ω）を推定するもので、その出力は複素除算回路３３０９の第二の入力に供給される。
【００６８】
複素除算回路３３０９は、ＦＦＴ回路３３０１の出力Ｓ（ω）を補間回路３３０８の出力Ｆｐ（ω）で除することにより、信号が伝送路で受けた振幅及び位相の歪を補償するもので、その出力Ｘｒ（ω）は判定回路３３１０に供給される。
【００６９】
判定回路３３１０は、複素除算回路３３０９の出力Ｘｒ（ω）をそれぞれのキャリアの変調方式に対応した閾値群で弁別するもので、その出力は変調回路３３１１に供給される。
【００７０】
変調回路３３１１は、判定回路３３１０の出力を再びそれぞれのキャリアの変調方式で変調するもので、その出力Ｘｄ（ω）は複素除算回路３３１２の第二の入力に供給される。
【００７１】
前述のＤＶＢ−ＴやＩＳＤＢ−Ｔでは、各々のキャリアの変調方式として、パイロット信号、制御情報、付加情報に対してはＢＰＳＫ（Binary Phase Shift Keying：２相位相変調）、一般のデータに対してはＱＰＳＫ（Quarternary Phase Shift Keying：４相位相変調），１６ＱＡＭ（Quadrature Amplitude Modulation：直交振幅変調），６４ＱＡＭ等が適用される。
【００７２】
判定回路例３３１０で使用する閾値群の例として、１６ＱＡＭに対する閾値群を図２に図示する。図中の直線群（Ｉ（In phase：同相位相）軸及びＱ（Quadrature phase：直交位相）軸を含む）が閾値群に相当する。例えば、あるキャリアに対する複素除算回路３３０９の出力Ｘｒ（ω）が図中の白丸で表される場合、この白丸は図中でハッチングを施したエリアに含まれるので、判定回路３３１０及び変調回路３３１１は、Ｘｒ（ω）をそのエリアを代表する黒丸によって表されるＸｄ（ω）に変換する。
【００７３】
なお図１中には示していないが、判定回路３３１０で使用する各々のキャリアの変調方式は、パイロット信号、制御情報、付加情報に関しては、その配置が既知であるため容易に判別でき、一般のデータに関しては、受信信号中に含まれる制御情報（ＤＶＢ−ＴにおけるＴＰＳやＩＳＤＢ−ＴにおけるＴＭＣＣ）を復調することで得られる。
【００７４】
特にＩＳＤＢ−Ｔの場合、周波数分割型の階層化伝送方式を採用しており、一般のデータの伝送に関して一つのＯＦＤＭシンボルに最大３種類の変調方式を多重することが可能である。さらに、周波数選択性の妨害（マルチパス妨害や同一チャネル妨害等）によるバースト的な誤りの発生を防ぐ目的で、周波数インターリーブと呼ばれる周波数方向のキャリア配置の入れ替えを行っているため、キャリア毎にそれらの変調方式が入り乱れた状態で伝送される。従って、ＩＳＤＢ−Ｔ方式に本発明を適用する場合には、上記周波数インターリーブのパターンに従って、各々のキャリアに対する変調方式を並べ替える必要がある。
【００７５】
複素除算回路３３１２は、ＦＦＴ回路３３０１の出力Ｓ（ω）を変調回路３３１１の出力Ｘｄ（ω）で除することにより、全キャリアに対する伝送路特性Ｆ２（ω）を求めるもので、その出力は残差算出回路３３０５に入力される。
【００７６】
残差算出回路３３０５は、複素除算回路３３１２の出力Ｆ２（ω）からキャンセル残差Ｅ（ω）を算出するもので、その出力はＩＦＦＴ回路３３０６に供給される。
【００７７】
ＩＦＦＴ回路３３０６は、残差算出回路の出力Ｅ（ω）をＩＦＦＴすることにより、周波数領域での残差Ｅ（ω）を時間領域での残差ｅ（ｔ）に変換するもので、その出力は係数更新回路３３０７に供給される。
【００７８】
係数更新回路３３０７は、ＩＦＦＴ回路３３０６の出力ｅ（ｔ）から、所定の係数更新式に基づいてフィルタ係数ｗ＿ｎｅｗ（ｔ）を算出するもので、その出力はフィルタ係数生成部３３ｂの出力ｗ＿ｆｉｒ（ｔ）としてＦＩＲフィルタ３２の第２の入力に供給される。
【００７９】
次に、回り込みキャンセラ３ｂが回り込み信号を打ち消す条件について説明する。まず減算器３１の出力における系の伝達関数Ｆ（ω）は（式８）で表される。
【００８０】
【数８】
0003975104.tif 000009
従って、減算器３１によって回り込み信号が打ち消される条件は（式９）で表される。
【００８１】
【数９】
0003975104.tif 000010
ここで、キャンセル残差Ｅ（ω）を（式１０）のように定義し、
【００８２】
【数１０】
0003975104.tif 000011
（式８）を変形すると（式１１）が得られる。
【００８３】
【数１１】
0003975104.tif 000012
ここでモデルを簡略化し、受信部２の伝達関数Ｗ＿ｉｎ（ω）＝１とすると、キャンセル残差Ｅ（ω）は（式１２）で表される。
【００８４】
【数１２】
0003975104.tif 000013
さらに、係数更新回路３３０７での係数更新式を（式１３）で定義する。
【００８５】
【数１３】
0003975104.tif 000014
但し、（式１３）中のｗ＿ｏｌｄ（ｔ）は更新前の係数、μは１以下の定数である。
【００８６】
以上の構成によって、回り込みの伝達関数Ｗ＿ｌｏｏｐ（ω）Ｗ＿ｏｕｔ（ω）とＦＩＲフィルタ３７の伝達関数Ｗ＿ｆｉｒ（ω）との差分であるキャンセル残差Ｅ（ω）が、０に収束するようにフィードバック制御が動作し、回り込みキャンセラ３ｂの出力ｓ（ｔ）には、親局信号成分のみが出力される。
【００８７】
図３は、本実施の形態におけるタイミング関係を示す。
【００８８】
本実施の形態における回り込みキャンセラでは、受信ＯＦＤＭシンボルから伝送路特性を推定するためにＦＦＴを用いている関係上、最低限１有効シンボル分の信号が到来する時間が必要である。
【００８９】
また、有効シンボル期間中で係数を更新すると、回り込みキャンセラ自身の動作や中継信号を受信する機器の動作に悪影響を及ぼす可能性があるため、シンボルの先頭付近のガード期間中に係数を更新することが望ましい。
【００９０】
なおここでは、必要な信号が到来してから係数を算出するまでの演算時間を１シンボル期間以下としている。
【００９１】
パイロット発生回路３３０２、複素除算回路３３０３、及び補間回路３３０８は、タイムスロット（ｉ）からタイムスロット（ｉ＋３）に到来したシンボルに含まれるＳＰ信号を用いて、信号帯域全体に対する伝送路特性Ｆ１（ω）を推定する。
【００９２】
複素除算回路３３０９、判定回路３３１０、及び変調回路３３１１は、タイムスロット（ｉ＋３）に到来したシンボルのＳ（ω）と前述のＦ１（ω）とを用いて、タイムスロット（ｉ＋３）に到来したシンボルに対応する再変調信号Ｘｄ（ω）を算出する。
【００９３】
複素除算回路３３１２は、タイムスロット（ｉ＋３）に到来したシンボルのＳ（ω）をタイムスロット（ｉ＋３）に到来したシンボルに対応する再変調信号Ｘｄ（ω）で除することにより、タイムスロット（ｉ＋３）に到来したシンボルに対する伝送路特性Ｆ２（ω）を算出する。
【００９４】
残差算出回路３３０５、ＩＦＦＴ回路３３０６、及び係数更新回路３３０７は、タイムスロット（ｉ＋３）に到来したシンボルに対する伝送路特性Ｆ２（ω）から新たな係数ｗ＿ｎｅｗ（ｔ）を算出し、フィルタ係数生成部３３ｂの出力ｗ＿ｆｉｒ（ｔ）として出力する。
【００９５】
ＦＩＲフィルタ３２は、タイムスロット（ｉ＋３）に到来したシンボルに対して算出されたｗ＿ｆｉｒ（ｔ）を、タイムスロット（ｉ＋５）の先頭でその係数に反映させる。
【００９６】
以降同様に、この更新が反映されたシンボル、即ちタイムスロット（ｉ＋５）に到来したシンボルに対して次の係数を算出し、タイムスロット（ｉ＋７）の先頭で係数を更新する。
【００９７】
従ってこの場合、係数の更新間隔は２シンボル期間であり、これは、従来の手法において１シンボル分のＳＰ信号のみを用いて伝送路特性を推定する場合と等しく、前述の条件の下での最小の更新間隔である。
【００９８】
さらに、本実施の形態における回り込みキャンセラでは、ＳＰ信号だけではなく全てのデータキャリアを用いて回り込み伝送路特性を推定するために、原理的には１有効シンボル期間と等しい遅延時間を有する回りこみ信号までキャンセルすることが可能となる。
【００９９】
なお、図３のタイミングでは、タイムスロット（ｉ＋３）に到来したシンボルに対して算出された係数を、タイムスロット（ｉ＋５）の先頭でその係数に反映させながら、次の係数算出の際にはタイムスロット（ｉ＋２）からタイムスロット（ｉ＋５）に到来したシンボルに含まれるＳＰ信号を用いて、信号帯域全体に対する伝送路特性Ｆ１（ω）を推定している。これは一見、伝送路特性の連続性が損なわれ不都合を生じるように思われるが、このＦ１（ω）はデータキャリアの振幅及び位相の補償に用いるものであり、係数更新による多少の不連続等が生じたとしても、閾値による判定という非線形処理によってその影響は排除される。
【０１００】
このように、本実施の形態の回りこみキャンセラによれば、追従性の向上とキャンセル可能な遅延時間の拡大とを両立することができる。
【０１０１】
（実施の形態２）
図４は、本発明の実施の形態２に係る回り込みキャンセラ３ｃの構成を示すブロック図である。図４において、図１と同一部分には同一符号を付して示す。図４に示す回り込みキャンセラは、図１における回り込みキャンセラに選択回路３３１３ａを追加したものであり、この選択回路３３１３ａは、複素除算回路３３０３の出力Ｆｐ（ω）を第一の入力、複素除算回路３３１２の出力Ｆ２（ω）を第二の入力とし、その出力Ｆ３（ω）を残差算出回路３３０５に供給する。他の構成及び動作は、図１と同一であるので省略する。
【０１０２】
選択回路３３１３ａは、ＳＰ信号が伝送されているキャリアに関しては、複素除算回路３３０３の出力Ｆｐ（ω）を出力し、他のデータキャリアに関しては、複素除算回路３３１２の出力Ｆ２（ω）を出力する。
【０１０３】
このように、本実施の形態の回り込みキャンセラによれば、判定回路３３１０が判定を誤るような環境においても、パイロットキャリアに関しては正しい伝送路特性を推定することが可能となり、キャンセル動作の安定性を向上することが可能となる。
【０１０４】
（実施の形態３）
図５は、本発明の実施の形態３に係る回り込みキャンセラ３ｄの構成を示すブロック図である。図５において、図１と同一部分には同一符号を付して示す。図５に示す回り込みキャンセラは、図１における回り込みキャンセラに、補間回路３３０４、合成回路３３１３ｂ、及び信頼性算出回路３３１４を追加したものである。
【０１０５】
補間回路３３０４は、複素除算回路３３０３の出力Ｆｐ（ω）を入力とし、その出力Ｆ０（ω）を合成回路３３１３ｂの第一の入力に供給する。信頼性算出回路３３１４は、複素除算回路３３０９の出力Ｘｒ（ω）を第一の入力、変調回路３３１１の出力Ｘｄ（ω）を第二の入力とし、その出力αを合成回路３３１３ｂの第三の入力に供給する。合成回路３３１３ｂは、補間回路３３０４の出力Ｆ０（ω）を第一の入力、複素除算回路３３１２の出力Ｆ２（ω）を第二の入力、信頼性算出回路３３１４の出力αを第三の入力とし、その出力Ｆ４（ω）を残差算出回路３３０５に供給する。他の構成及び動作は、図１と同一であるので省略する。
【０１０６】
補間回路３３０４は、パイロットキャリアに対してのみ分散的に求められた伝送路特性Ｆｐ（ω）を補間し、信号帯域全体に対する伝送路特性Ｆ０（ω）を推定する。信頼性算出回路３３１４は、判定を用いて推定した伝送路特性Ｆ４（ω）の信頼性αを算出する。合成回路３３１３ｂは、信頼性算出回路３３１４の出力αに基づいて、補間回路３３０４の出力Ｆ０（ω）と、複素除算回路３３１２の出力Ｆ２（ω）とを重み付け加算することにより合成伝送路特性Ｆ４（ω）を算出する。これを数式で表すと（式１４）のようになる。
【０１０７】
【数１４】
0003975104.tif 000015
図６は、信頼性算出回路の第一の内部構成例を示すブロック図である。図６において、減算器３３１４１は、複素除算回路３３０９の出力Ｘｒ（ω）と変調回路３３１１の出力Ｘｄ（ω）と差分を算出し、その出力を電力算出回路３３１４２に供給する。電力算出回路３３１４２は、減算器３３１４１の出力の電力を算出し、その出力をシンボル内平均回路３３１４３ａに供給する。シンボル内平均回路３３１４３ａは、電力算出回路３３１４２の出力をシンボル内でキャリア方向に平均化し、その出力を変換回路３３１４４に供給する。変換回路３３１４４はシンボル内平均回路３３１４３ａの出力が大きい場合は、その出力αを小さくし、逆にシンボル内平均回路３３１４３ａの出力が小さい場合は、その出力αを大きくするような変換を施し、その結果を信頼性算出回路３３１４ａの出力として出力する。ここで、αは０≦α≦１を満たすものとする。
【０１０８】
図７は、信頼性算出回路の第二の内部構成例を示すブロック図である。図７に示す信頼性算出回路３３１４ｂは、図６における信頼性算出回路３３１４ａのシンボル内平均回路３３１４３ａを、シンボル間平均回路３３１４３ｂに置き換えたものであり、このシンボル間平均回路３３１４３ｂは、電力算出回路３３１４２の出力をシンボル方向に同じ周波数のキャリア同士を平均化する。他の構成及び動作は、図６と同一であるので省略する。
【０１０９】
信頼性算出回路３３１４として、図６の構成を用いた場合の信頼性αはシンボル毎の信頼性を表し、図７の構成を用いた場合の信頼性αはキャリア毎の信頼性を表す。
【０１１０】
なお、信頼性算出回路３３１４としては、補間回路３３０８の出力Ｆ１（ω）の電力を算出し、それをシンボル内あるいはシンボル間で平均し、その平均値が大きい場合はその出力αを大きくし、逆に平均値が小さい場合はその出力αを小さくするような構成も可能である。
【０１１１】
さらに、複素除算回路３３０９の出力Ｘｒ（ω）と変調回路３３１１の出力Ｘｄ（ω）との差分に基づく信頼性と、補間回路３３０８の出力Ｆ１（ω）の電力に基づく信頼性とを算出し、例えば、両者の内の値が低い方を信頼性αとして採用するなど、両者を併用することも可能である。
【０１１２】
また、シンボル内平均とシンボル間平均とを併用し、合成回路３３１３ｂではシンボル毎及びキャリア毎の信頼性αに基づき重み付け加算してもよい。
【０１１３】
また、信頼性αを０または１の二値情報とすれば、合成回路３３１３ｂは選択回路と等価になり、処理を単純化することができる。
【０１１４】
また、本実施の形態では、Ｆ０（ω）を算出するための補間回路３３０４と、Ｆ１（ω）を算出するための補間回路３３０８とを、個別に有する構成としたが、その補間方法が共通である場合は、これらを一つの回路で実現することも可能である。
【０１１５】
このように、本実施の形態の回り込みキャンセラによれば、判定回路３３１０が判定を誤るような環境においては、パイロットキャリアのみから推定した伝送路特性を係数の更新に用いることにより、キャンセル動作の安定性を向上することが可能となる。
【０１１６】
（実施の形態４）
図８は、本発明の実施の形態４に係る回り込みキャンセラ３ｅの構成を示すブロック図である。図８において、図５と同一部分には同一符号を付して示す。図８に示す回り込みキャンセラは、図５における回り込みキャンセラに平滑化回路３３１５を追加したものであり、この平滑化回路３３１５は、合成回路３３１３ｂの出力Ｆ４（ω）を入力とし、その出力Ｆ５（ω）を残差算出回路３３０５に供給する。他の構成及び動作は、図５と同一であるので省略する。
【０１１７】
平滑化回路３３１５は、合成回路３３１３ｂが異なる二つの手法により求められた伝送路特性Ｆ０（ω）とＦ２（ω）とを合成することにより生じる不連続性を緩和するものであり、一般的なフィルタとして構成される。
【０１１８】
このように、本実施の形態の回り込みキャンセラによれば、キャリア毎あるいはシンボル毎に異なる手法により求められた伝送路特性を用いて係数を更新する場合でも、キャンセル動作の安定性を向上することが可能となる。
【０１１９】
なお、本発明の全ての実施の形態においては、受信部２で周波数変換を行った後の信号において回り込みをキャンセルしているが、受信部２で周波数変換を行う前の信号において回り込みをキャンセルする等、いずれの周波数の信号において回り込みをキャンセルしてもよく、上位概念において本発明と同じ原理に基づいている限り、これらの変形は容易に構成できる。
【０１２０】
また、以上の説明では、必要な信号が到来してから係数を算出するまでの演算時間を１シンボル期間以下としたが、この時間に関わらず、本発明の原理を適用することができることは言うまでもない。
【０１２１】
さらに、図には示していないが、回り込みキャンセラにおいて使用しているデジタル信号処理のためのＡＤ（Analog to Ditital：アナログ−デジタル）変換器ならびにＤＡ（Digital to Analog：デジタル−アナログ）変換器の挿入位置は、本発明の原理とは無関係であり、ＡＤ変換器ならびにＤＡ変換器の挿入位置に関わらず同じ原理を適用することができることは言うまでもない。
【０１２２】
最後に、本発明の実施の形態においては、各々の構成要素が個別のハードウェアとして固有の機能を具現化するものとして説明したが、このような実現方法は本発明の原理とは無関係であり、ＤＳＰ（Digital Signal Processor）等を使用し、単独あるいは少数の汎用ハードウェア上で実行されるソフトウェアとして具現化してもよいことは言うまでもない。
【０１２３】
【発明の効果】
以上説明したように、本発明によれば、伝送路特性の推定にデータキャリアの硬判定結果を用いることで、追従性の向上とキャンセル可能な遅延時間の拡大とを両立することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における回り込みキャンセラの構成を示すブロック図
【図２】本発明の回り込みキャンセラにおける判定回路及び変調回路の動作を示す模式図
【図３】本発明の動作タイミングを示すタイミング図
【図４】本発明の実施の形態２における回り込みキャンセラの構成を示すブロック図
【図５】本発明の実施の形態３における回り込みキャンセラの構成を示すブロック図
【図６】図５及び図８における信頼性算出回路の第１の内部構成例を示すブロック図
【図７】図５及び図８における信頼性算出回路の第２の内部構成例を示すブロック図
【図８】本発明の実施の形態４における回り込みキャンセラの構成を示すブロック図
【図９】本発明に係わるパイロット信号配置例を示す模式図
【図１０】本発明の前提となる、回り込みキャンセラを用いた中継放送所システムの、原理的構成の一例を示すブロック図
【図１１】従来の回り込みキャンセラの構成例を示すブロック図
【図１２】従来の回り込みキャンセラにおいて、１シンボル分のＳＰ信号のみを用いて伝送路特性を推定する場合のタイミング図
【図１３】従来の回り込みキャンセラにおいて、４シンボル分のＳＰ信号を用いて伝送路特性を推定する場合のタイミング図
【符号の説明】
１  受信アンテナ
２  受信部
３  回り込みキャンセラ
４  送信部
５  送信アンテナ
６  回り込み伝送路
３１  減算器
３２  ＦＩＲフィルタ
３３  フィルタ係数生成部
３３０１  ＦＦＴ回路
３３０２  パイロット発生回路
３３０３  複素除算回路
３３０４  補間回路
３３０５  残差算出回路
３３０６  ＩＦＦＴ回路
３３０７  係数更新回路
３３０８  補間回路
３３０９  複素除算回路
３３１０  判定回路
３３１１  変調回路
３３１２  複素除算回路
３３１３ａ  選択回路
３３１３ｂ  合成回路
３３１４  信頼性算出回路
３３１４１  減算器
３３１４２  電力算出回路
３３１４３ａ  シンボル内平均回路
３３１４３ｂ  シンボル間平均回路
３３１４４  変換回路
３３１５  平滑化回路
【図１】
0003975104.tif 000016
【図２】
0003975104.tif 000017
【図３】
0003975104.tif 000018
【図４】
0003975104.tif 000019
【図５】
0003975104.tif 000020
【図６】
0003975104.tif 000021
【図７】
0003975104.tif 000022
【図８】
0003975104.tif 000023
【図９】
0003975104.tif 000024
【図１０】
0003975104.tif 000025
【図１１】
0003975104.tif 000026
【図１２】
0003975104.tif 000027
【図１３】
0003975104.tif 000028