(57)【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上に、金属電極とのオーミックコンタクトを形成するｎ型のＧａＡｓ結晶からなるサブコレクタ層と、ベース層から電子を引き抜くｎ型のＧａＡｓ結晶からなるコレクタ層と、電子の流れを制御するｐ型のＧａＡｓ結晶か、ＩｎＧａＡｓ結晶か、あるいはＡｌＧａＡｓ結晶からなるベース層と、該ベース層に対してヘテロ接合を形成し、電子を上記ベース層に注入し、上記ベース層からの正孔の注入を抑止するｎ型のＡｌＧａＡｓ結晶からなるエミッタ層と、金属電極とオーミックコンタクトを形成するｎ型のＩｎＧａＡｓ結晶からなるエミッタコンタクト層とが順次形成された半導体装置において、上記サブコレクタ層のドーピング濃度が３×１０１８ｃｍ−３以上であり、かつ上記サブコレクタ層と上記コレクタ層との間に、厚さが少なくとも１ｎｍ以上のＡｌＡｓ層を設けたことを特徴とする半導体装置。
【請求項２】
ＧａＡｓ基板上に、金属電極とのオーミックコンタクトを形成するｎ型のＧａＡｓ結晶からなるサブコレクタ層と、ベース層から電子を引き抜くｎ型のＧａＡｓ結晶からなるコレクタ層と、電子の流れを制御するｐ型の伝導を示すＧａＡｓ結晶か、ＩｎＧａＡｓ結晶か、あるいはＡｌＧａＡｓ結晶からなるベース層と、該ベース層に対してヘテロ接合を形成し、電子を上記ベース層に注入し、上記ベース層からの正孔の注入を抑止するｎ型のＩｎＧａＰ結晶からなるエミッタ層と、金属電極とオーミックコンタクトを形成するｎ型のＩｎＧａＡｓ結晶からなるエミッタコンタクト層とが順次形成された半導体装置において、上記サブコレクタ層のドーピング濃度が３×１０１８ｃｍ−３以上であり、かつ上記サブコレクタ層と上記コレクタ層との間に、厚さが少なくとも１ｎｍ以上のＡｌＡｓ層を設けたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロバイポーラトランジスタ等の半導体装置に関する。
【０００２】
【従来の技術】
従来、ヘテロバイポーラトランジスタ（ＨＢＴ）のエミッタ層やベース層に着目して、各層の結晶性やその界面を改善することにより、電流増幅率βを向上させる試みが行われてきた。従って、ベース層よりも下にあるコレクタ層やサブコレクタ層について、これら各層の結晶性と電流増幅率βとの関係についてはあまりよく研究されていなかった。
【０００３】
【発明が解決しようとする課題】
ところで、最近になってサブコレクタ層のドーピング濃度が電流増幅率βにかなりの影響を与えることが分かってきた。ＨＢＴのような縦構造のデバイスでは配線を引き出すための電極の面積がかなり制限される。このため、十分に低いコンタクト抵抗を得るためには、サブコレクタ層をかなり高濃度にｎ型ドーピングする必要がある。
【０００４】
しかしながら、ドーピング濃度が３×１０18ｃｍ-3を超えると、極端に電流増幅率βが低下するという問題があった。
【０００５】
そこで、本発明の目的は、上記課題を解決し、サブコレクタ層に３×１０18ｃｍ-3を超えてドーパントをドーピングしても電流増幅率βが低下しない半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体装置は、ＧａＡｓ基板上に、金属電極とのオーミックコンタクトを形成するｎ型のＧａＡｓ結晶からなるサブコレクタ層と、ベース層から電子を引き抜くｎ型のＧａＡｓ結晶からなるコレクタ層と、電子の流れを制御するｐ型のＧａＡｓ結晶か、ＩｎＧａＡｓ結晶か、あるいはＡｌＧａＡｓ結晶からなるベース層と、ベース層に対してヘテロ接合を形成し、電子をベース層に注入し、ベース層からの正孔の注入を抑止するｎ型の伝導を示すＡｌＧａＡｓ結晶からなるエミッタ層と、金属電極とオーミックコンタクトを形成するｎ型のＩｎＧａＡｓ結晶からなるエミッタコンタクト層とが順次形成された半導体装置において、サブコレクタ層のドーピング濃度が３×１０１８ｃｍ−３以上であり、かつ上記サブコレクタ層と上記コレクタ層との間に、厚さが少なくとも１ｎｍ以上のＡｌＡｓ層を設けたものである。
【０００７】
本発明の半導体装置は、ＧａＡｓ基板上に、金属電極とのオーミックコンタクトを形成するｎ型の伝導を示すＧａＡｓ結晶からなるサブコレクタ層と、ベース層から電子を引き抜くｎ型のＧａＡｓ結晶からなるコレクタ層と、電子の流れを制御するｐ型のＧａＡｓ結晶か、ＩｎＧａＡｓ結晶か、あるいはＡｌＧａＡｓ結晶からなるベース層と、ベース層に対してヘテロ接合を形成し、電子をベース層に注入し、ベース層からの正孔の注入を抑止するｎ型のＩｎＧａＰ結晶からなるエミッタ層と、金属電極とオーミックコンタクトを形成するｎ型のＩｎＧａＡｓ結晶からなるエミッタコンタクト層とが順次形成された半導体装置において、サブコレクタ層のドーピング濃度が３×１０１８ｃｍ−３以上であり、かつ上記サブコレクタ層と上記コレクタ層との間に、厚さが少なくとも１ｎｍ以上のＡｌＡｓ層を設けたものである。
【００１０】
本発明によれば、半導体装置のサブコレクタ層とコレクタ層との間にＡｌＡｓ層を設けることにより、サブコレクタ層に３×１０18ｃｍ-3を超えてドーパントをドーピングしても電流増幅率βが低下することがない。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００１２】
本発明の半導体装置は、ＧａＡｓ基板上に、金属電極とのオーミックコンタクトを形成するｎ型のＧａＡｓ結晶からなるサブコレクタ層と、ベース層から電子を引き抜くｎ型のＧａＡｓ結晶からなるコレクタ層と、電子の流れを制御するｐ型のＧａＡｓ結晶、ＩｎＧａＡｓ結晶か、あるいはＡｌＧａＡｓ結晶からなるベース層と、ベース層に対してヘテロ接合を形成し、電子をベース層に注入し、ベース層からの正孔の注入を抑止するｎ型のＡｌＧａＡｓ結晶か、あるいはＩｎＧａＰ結晶からなるエミッタ層と、金属電極とオーミックコンタクトを形成するｎ型のＩｎＧａＡｓ結晶からなるエミッタコンタクト層とが順次形成された半導体装置において、サブコレクタ層と上記コレクタ層との間に、厚さが少なくとも１ｎｍ以上のＡｌＡｓ層を設けたものである。この結果、サブコレクタ層に３×１０１８ｃｍ−３を超えてドーパントをドーピングしても電流増幅率βが低下することがない。
【００１３】
【実施例】
図１は本発明の半導体装置としてのＨＢＴエピタキシャルウェハの一実施例を示す構造図である。
【００１４】
このＨＢＴエピタキシャルウェハは、厚さ約６００μｍの半絶縁性（Ｓ．Ｉ）ＧａＡｓ基板１の上に、厚さ約５００ｎｍのｎ+ ＧａＡｓ層（サブコレクタ層、Ｓｉ濃度５×１０18ｃｍ-3）２、厚さ約５ｎｍのＡｌＡｓ層３、厚さ約５００ｎｍのｎ- ＧａＡｓ層（コレクタ層、Ｓｉ濃度２×１０16ｃｍ-3）４、厚さ約７０ｎｍのｐ+ ＧａＡｓ層（ベース層、Ｃ濃度４×１０19ｃｍ-3）５、ｎＡｌx Ｇａ1-x Ａｓ層（ｘ＝０．３、Ｓｉ濃度５×１０17ｃｍ-3）６、厚さ約５０ｎｍのｎＡｌx Ｇａ1-x Ａｓグレーデット層（ｘ＝０．３→０、Ｓｉ濃度５×１０17→５×１０18ｃｍ-3）７、厚さ約１００ｎｍのｎ+ ＧａＡｓ層（Ｓｉ濃度５×１０18ｃｍ-3）８、厚さ約５０ｎｍのｎ+ Ｉｎy Ｇａ1-y Ａｓグレーデット層（ｙ＝０→０．５、Ｓｅ濃度１×１０19→４×１０19ｃｍ-3）９及び厚さ約５０ｎｍのｎ+ Ｉｎy Ｇａ1-y Ａｓ層（ｙ＝０．５、Ｓｅ濃度４×１０19ｃｍ-3）１０を順次形成したものである。
【００１５】
このＨＢＴエピタキシャルウェハは、サブコレクタ層２とコレクタ層４との間に厚さ５ｎｍのＡｌＡｓ層３が形成された構造となっている点に特徴がある。本発明のエピタキシャルウェハの構造と、従来のエピタキシャルウェハの構造（ＡｌＡｓ層が無い点以外図１に示した構造と同様である。）とで電流増幅率βのサブコレクタ層２のドーピング濃度依存性を比較するため、両者共サブコレクタ層のドーピング濃度を変えたサンプルを作製した。
【００１６】
プロセスによりエミッタサイズ１００μｍ角の評価ＨＢＴを作製し、エミッタの電流密度１０3 Ａ／ｃｍ2 での電流増幅率βを比較した。
【００１７】
図２はサブコレクタのドーピング濃度と電流増幅率βとの関係を示す図であり、横軸がサブコレクタのドーピング濃度軸であり、縦軸が電流増幅率β軸である。
【００１８】
同図より、従来品ではサブコレクタ層のキャリア濃度３×１０18ｃｍ-3を超えたあたりから電流増幅率βが低下していくが、本発明品ではサブコレクタ層のキャリア濃度が３×１０18ｃｍ-3を超えても電流増幅率βが低下せず一定で、かつ高い電流増幅率βを保っていることが分かる。
【００１９】
電流増幅率βと信頼性とには関係があり、同じ構造の場合電流増幅率βが高いほど、信頼性が向上することが分かっている。したがって、本発明により高濃度にドーピングされたサブコレクタ層を有する構造でも電流増幅率βを大幅に向上させることが可能になり、素子の信頼性の向上もかなり期待できると言える。
【００２０】
なぜ電流増幅率βが改善されるのかは明らかではないが、高濃度にドーピングされたサブコレクタ層中には何らかの結晶欠陥が発生するものと考えられ、この層の上にＡｌＡｓ層を成長させることで結晶欠陥がそれより上のベース層やエミッタへ伝搬するのを防止すると考えられる。
【００２１】
次にＡｌＡｓ層３の厚さについて述べる。
【００２２】
図３はＡｌＡｓ層の厚さと電流増幅率βとの関係を示す図であり、横軸がＡｌＡｓ厚さ軸であり、縦軸が電流増幅率β軸である。
【００２３】
サブコレクタ層２のドーピング濃度は５×１０18ｃｍ-3とした。ＡｌＡｓ層３が無いと電流増幅率βは１１０程度であるが、ＡｌＡｓ層３の厚さが１ｎｍになると電流増幅率βの向上が見られ、ＡｌＡｓの厚さが５ｎｍで電流増幅率βが１５０となり、以降ＡｌＡｓ膜厚が厚くなっても電流増幅率βは変わらず１５０程度であった。本実施例ではＡｌＡｓ層３の厚さの上限については求めることができなかったが、あまり厚くなると、ＡｌＡｓ層３の電気抵抗が無視できなくなるので、電流増幅率βが低下するものと考えられる。
【００２４】
次にＡｌＡｓ層３のキャリアタイプについて述べる。
【００２５】
本実施例ではＡｌＡｓ層３はアンドープのものを用いたが、ｎ型やｐ型にドーピングしたものでも同様の効果があった。但し、ｐ型のものはあまり厚くなるとｐｎ接合により電気抵抗が生じ、電流増幅率βを低下させると考えられる。
【００２６】
次にサブコレクタ層２のドーパントについて述べる。
【００２７】
本実施例ではｎ型のドーパントにＳｉを用いたが、Ｓｅでも同様な現象が生じ、サブコレクタ層２とコレクタ層４との間にＡｌＡｓ層３を挿入することにより、電流増幅率βの改善が見られた。
【００２８】
ＡｌＡｓ層３の挿入位置について述べる。
【００２９】
本実施例では、サブコレクタ層２とコレクタ層４との間にＡｌＡｓ層３を挿入した場合について説明したが、サブコレクタ層２より上、かつベース層５より下であれば効果がある。例えばコレクタ層４の途中にＡｌＡｓ層３を入れた場合にも同様の改善効果があった。
【００３０】
また、ＡｌＡｓ層３の代わりに高混晶（混晶比０．５以上）のＡｌＧａＡｓ層を用いても効果が認められたが、ＡｌＡｓ層に比べてその効果は小さかった。
【００３１】
以上において本発明によれば、高濃度にドーピングされた十分に抵抗の小さいサブコレクタ層を有するＨＢＴにおいて、電流増幅率βと信頼性を改善したＨＢＴ及びそのエピタキシャルウェハを提供することができる。
【００３２】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００３３】
サブコレクタ層に３×１０18ｃｍ-3を超えてドーパントをドーピングしても電流増幅率βが低下しない半導体装置の提供を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置としてのＨＢＴエピタキシャルウェハの一実施例を示す構造図である。
【図２】サブコレクタのドーピング濃度と電流増幅率βとの関係を示す図である。
【図３】ＡｌＡｓ層の厚さと電流増幅率βとの関係を示す図である。
【符号の説明】
１  Ｓ．ＩＧａＡｓ基板（基板）
２  ｎ+ ＧａＡｓ層（サブコレクタ層）
３  ＡｌＡｓ層
４  ｎ- ＧａＡｓ層（コレクタ層）
５  ｐ+ ＧａＡｓ層（ベース層）
６  ｎＡｌx Ｇａ1-x Ａｓ層
７  ｎＡｌx Ｇａ1-x Ａｓグレーデット層
８  ｎ+ ＧａＡｓ層
９  ｎ+ Ｉｎy Ｇａ1-y Ａｓグレーデット層
１０  ｎ+ Ｉｎy Ｇａ1-y Ａｓ層
【図１】
0004019590.tif 000002
【図２】
0004019590.tif 000003
【図３】
0004019590.tif 000004