(57)【特許請求の範囲】
【請求項１】
デポジットにより選択的にカバーされる電極を備えたチップの集合的製造方法において、
ａ）複数の電極（１１０ａ，１１０ｂ，１１１ａ，１１１ｂ，２３０，２３１，２３２，２３３，３３０，３３１，４３０，４３１，４３２，４３３）を有するチップ（１１０，２１０，３１０，４１０，１１１，２１１，３１１，４１１，１１２，２１２，４１２，１１３，２１３，４１３）の組を基体（１００，２００，３００，４００）上に形成する工程と、
ｂ）それぞれのチップに対して個別の有効試験を行い、異なるチップに配置された少なくとも１つの対応電極の組における電極に対する指定的動作を実施するために、有効なチップを互いに電気的に接続する少なくとも１つの電気的接続ネットワーク（１１７ａ，１１７ｂ，３７０ｉ，３７０ｊ，３７０ｋ，３７０ｌ，４６５，４６６，４６７，４６８，４９９）を、与えられた接続プランに基づいて形成する工程と、
ｃ）適切な電気化学的浴内に基体を浸すとともに、対応電極の組における電極に電気化学的反応を選択的に生じさせるために対応電極の組に応じた接続ネットワークに適切な分極電圧を付加することにより、それぞれの対応電極の組における電極上に、電極の組ごとに異なる材料のデポジットを逐次的に形成する工程と、
を有することを特徴とするチップの集合的製造方法。
【請求項２】
請求項１記載のチップの集合的製造方法において、
前記工程ｂ）が、それぞれのチップの有効性に関する個々の試験を実施する工程と、その後に有効なチップを逐次的に相互接続する工程とを有することを特徴とするチップの集合的製造方法。
【請求項３】
請求項１記載のチップの集合的製造方法において、
前記工程ｂ）が、逐次的に、
− それぞれのチップに対して個別の有効試験を実施する工程と、
− 接続プランに基づいてチップを相互接続する工程と、
− 無効なチップを分離する工程と、
を有することを特徴とするチップの集合的製造方法。
【請求項４】
請求項３記載のチップの集合的製造方法において、
複数のチップが、フューズポイント（３８０）を有する電気的接続部により接続され、
このフューズポイントは、接続を遮断するためのレーザ光線を照射することで溶融可能であり、
無効なチップを接続ネットワークに接続する電気的接続部のフューズポイントにレーザ光線を照射することで、無効なチップが分離されることを特徴とするチップの集合的製造方法。
【請求項５】
請求項１記載のチップの集合的製造方法において、
集合的アドレス可能端子と称される端子（１１６，２１６）の組が基体（１００，２００）上に形成され、
それぞれの接続ネットワークにおいて、１つの集合的アドレス可能端子が１つの対応電極の組における電極に接続されていることを特徴とするチップの集合的製造方法。
【請求項６】
請求項１記載のチップの集合的製造方法において、
前記それぞれのチップ上には、当該チップ内電極における所定の一つ又は複数の対応電極に接続される個別的アドレス可能端子と称される端子（２５０，２５１，２５２，２５３）が、対応する電極ごとに複数形成され、
基体上には、前記それぞれのチップ上にそれぞれ形成された対応する前記個別的アドレス可能端子に接続可能な、集合的アドレス可能端子と称される端子（２１６，２１６ａ，２１６ｂ）の組が形成され、
接続ネットワークが形成される際には、接続プランに基づいて、それぞれの有効チップにおけるそれぞれの前記個別的アドレス可能端子が、対応する前記集合的アドレス可能端子に電気的に接続されることを特徴とするチップの集合的製造方法。
【請求項７】
請求項１記載のチップの集合的製造方法において、
前記工程ｃ）を実施する前に、少なくとも幾つかの電極上に感光材料の層が形成され、
前記工程ｃ）において、電気化学的反応を引き起こすために、電極に対して光線が照射されることを特徴とするチップの集合的製造方法。
【請求項８】
請求項１記載のチップの集合的製造方法において、
それぞれの対応電極の組において、電気化学的反応により、デポジットが電極上に直接的に形成されることを特徴とするチップの集合的製造方法。
【請求項９】
請求項１記載のチップの集合的製造方法において、
対応電極のそれぞれの組に対する電気化学的反応を生じさせる前に、すべての電極上に化学的化合物の層が形成され、
指定された対応電極の組における電極を除いたすべての電極上の化学的化合物が、電気化学的反応により除去されることを特徴とするチップの集合的製造方法。
【請求項１０】
請求項１記載のチップの集合的製造方法において、
それぞれの対応電極の組における電極上にデポジットが形成された後に、複数のチップを互いに分離するために前記基体が切断されることを特徴とするチップの集合的製造方法。
【請求項１１】
請求項１記載のチップの集合的製造方法において、
それぞれのチップがおおよそ同じ構造を有して構成され、それぞれの対応電極の組が、それぞれのチップに関して１つずつの電極を有して構成されていることを特徴とするチップの集合的製造方法。
【請求項１２】
請求項１記載のチップの集合的製造方法において、
電極上に形成されるデポジットが、生化学的分子あるいは生物的分子のグループから選択された活性分子の集合からなることを特徴とする集合的製造方法。
【請求項１３】
請求項１記載のチップの集合的製造方法において、
接続ネットワークの形成方法が、
− チップを含む基体上全体に、導電材料の層を形成し、この上を感光性のレジン層によりカバーする工程と、
− 有効なチップに対応したフィールド（４９５，４９７，４９８）内のレジン層を露光し、隣接するそれぞれの有効なチップに対応するフィールドが互いに重複する周縁部領域において、チップ接続ラインを相互接続する導電ストリップに応じたパターンを形成する工程と、
− 相互接続するための前記導電ストリップを形成するためのパターンに基づいて、前記レジン層を現像するとともに前記導電材料層をエッチングする工程と、
を有することを特徴とするチップの集合的製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デポジットにより選択的にカバーされる電極を備えたチップの集合的製造方法に関する。
本発明は、特にチップ内に多数の電極が形成される必要のあるセンサあるいは他の小型検知要素の製造への応用に関する。これらの電極は、センサあるいは検出要素内において必要とされる特定の機能に対応できるように、適切な物質によりコーティングされる必要がある。
【０００２】
本発明は、例えば、電極フィールド(electrode field)のような基層上に形成された電気回路部分およびチップ表面に形成された生物学的部分を有して構成されているチップである”バイオチップ(bio-chip)”のような小型要素の製造に対して適用される。このような例においては、生体物質に適合する化学的化合物が、電極上に選択的に付着される。
【０００３】
【従来の技術および発明が解決しようとする課題】
現在、電極上にデポジットを形成するために、リソグラフィー技術のような周知のマイクロエレクトロニクス技術が用いられている。
このような技術を用いることで、１つの半導体ウエハ（スライス(slice)）上のそれぞれのチップ上に設けられた電極に化学的化合物を選択的に付着させる際に、ウエハ上の多数のチップを同時に処理することが可能となる。
【０００４】
本明細書の最後の引用文献の欄に記載された文献（１）に記載されるように、第１の技術に基づいてデポジットを形成する方法は、以下の工程を有している。−  デポジットが形成される電極に接触させて、半導体ウエハ上に連続的な導電性の基層を付着する工程。
−  連続的な基層上にレジン層を形成する工程。
−  レジン層において選択された電極上に開口部を形成する工程。
−  連続する基層を１つの電極として用いて、開口部内にデポジット材料を電気化学的に形成する工程。この際、電気化学的浴内で、ウエハに関して独立的な対向電極が設けられる。
−  デポジット材料まわりのレジン層および連続的な基層を除去する工程。
【０００５】
上記の方法は従来式のものであり、これにより、例えば所定の電極上等の基板ウエハ上に金属あるいは他の化学的化合物を局所的に付着することができる。
しかし、幾つかの適用対象においては、同一のチップにおいて、異なる電極を異なる材料でカバーする必要がある。異なるそれぞれの材料は、それぞれの電極の特定の機能に応じて特定して使用されるものである。
【０００６】
上記の電気化学的処理を用いる際に、ウエハ内の異なる部位あるいは異なる電極に異なる材料が付着される場合には、付着される異なる材料に対してそれぞれ１つのレジン層を形成する必要がある。そして、それぞれの材料を付着させる際には、材料が付着される部位を露出させるとともに、材料が付着されない部位を保護する必要がある。
【０００７】
それぞれのレジン層において所定の材料が付着される電極に対応する必要なそれぞれの開口部を形成するために、レジン付着およびリソグラフィー工程を複数回連続して実施させる必要があるので、処理方法が複雑になるという問題点があった。
【０００８】
また、本明細書の最後の引用文献の欄に記載された文献（２）に記載されるように、化学的あるいは生化学的環境の測定を実施可能とする電極マトリクスセンサ(electrode matrix sensor)をチップから形成するために、チップ上に電極を多重化する技術が知られている。
【０００９】
本発明は、デポジットにより選択的にカバーされる電極を備えたチップを形成するための集合的なチップ処理方法を提供することを１つの目的とする。（１チップ当たりの電極数が多数である場合には、電極は多重化される。）
【００１０】
本発明は、チップに対する複数の連続的なフォトリソグラフィー工程、あるいはそれぞれのチップに対する個別的な処理を必要としない方法を提供することを他の目的とする。
【００１１】
本発明は、上記の短所あるいは制限を有しない単純でありかつ信頼性を有する方法を提供することを他の目的とする。
【００１２】
本発明は、多数の電極を有する非常に多くのチップを同時に製造可能であるとともに、高い製造効率を有する方法を提供することを他の目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、デポジットにより選択的にカバーされる電極を備えたチップの集合的製造方法に関する本発明は、以下の工程を有することを特徴とする。
（ａ）  複数の電極を有するチップの組を基体上に形成する工程。
（ｂ）  それぞれのチップに対して個別の有効試験を行い、異なるチップに配置された少なくとも１つの対応電極の組における電極に対する指定的動作を実施するために、有効なチップを互いに電気的に接続する少なくとも１つの電気的接続ネットワークを、与えられた接続プランに基づいて形成する工程。
（ｃ）  適切な電気化学的浴内に基体を浸すとともに、対応電極の組における電極に電気化学的反応を選択的に生じさせるために対応電極の組に応じた接続ネットワークに適切な分極電圧を付加することにより、それぞれの対応電極の組における電極上にデポジットを逐次的に形成する工程。
【００１４】
電極上に異なる材料を付着させる場合には、基体が、他の適切な電気化学的浴内に浸される。
本発明の目的に関して、有効なチップとは、チップの組に対する集合的処理に支障を与えるような欠陥を有しないチップを意味するものである。
このような支障を与える欠陥の例としては、１つのチップ内に形成される、電源とアースとを接続する短絡が揚げられる。この種の欠陥は、欠陥を有するチップに接続されるすべてのチップにおいて故障を発生させる原因となることがある。
【００１５】
デポジットが形成された際には、チップが形成された基体（ウエハ）を分断して個々のチップを絶縁するのが好適であり、これにより、それぞれのチップを個別に使用することが可能となる。
このように基体を分断すれば、チップのネットワークを形成する電気的接続も自動的に切断される。
これにより、チップは再び電気的に独立となり、それぞれの設計仕様に応じた適用対象において個別に使用される。
【００１６】
上記のような接続ネットワークの導入においては、チップの互いの接続が、幾つかの電極上にデポジットを形成可能とするための一時的な接続であることに留意する必要がある。このようなチップ間の接続は、基体が分断された際に消失し、これにより、それぞれのチップが独自の機能を回復する。それゆえ、接続ネットワークは、中間工程においてのみ形成されるもので、最終的な目的となるものではない。
【００１７】
また、接続ネットワークは、それぞれの有効なチップが寄与する共通機能を生成するように設計されたものではなく、単に選択的なデポジットの付着を実施するように設計されたものであることに留意する必要がある。
チップの個々の有効試験を実施する工程の順序およびチップを接続する順序は、発明の実施の形態に基づいて異なることがある。
【００１８】
第１の実施の形態においては、工程ｂ）は、それぞれのチップの有効性に関して逐次的に個々の試験を実施する工程と、有効なチップを互いに相互接続する工程とを有している。
本発明のこの実施の形態においては、有効なチップのみがネットワークにおいて接続されるから、機能的なネットワークが直接的に形成可能となっている。
【００１９】
他の実施の形態においては、工程ｂ）は、以下の逐次的な工程を有している。
−  それぞれのチップに対して個別の有効試験を実施する工程
−  接続プランに基づいてチップを互いに接続する工程
−  無効なチップを分離する工程
無効なチップは、機械的切断あるいはレーザ光線の照射により分離される。
【００２０】
本発明の１つの特徴によれば、チップが、フューズポイント(fuse point)を有する電気的接続部により接続されている。このフューズポイントは、接続を遮断するために照射されるレーザ光線の作用を受けて溶融される。それゆえ、無効なチップを接続ネットワークに接続する電気的接続部のフューズポイントにレーザ光線を照射することで、接続が分離される。
【００２１】
接続ネットワークを構成する方法は、チップ内の電極数に応じて異なることがある。
可能である第１の方法では、集合的アドレス可能端子と称される端子の組を基体上に形成し、それぞれの接続ネットワークにおいて、１つの集合的アドレス可能端子を、これに応じた対応電極の組における電極に接続する。
それゆえ、集合的アドレス可能端子の１つに付加される電圧は、個々のチップ上において、この端子に応じた対応電極の組における電極に送られる。
【００２２】
可能である他の方法では、それぞれのチップ上に個別的アドレス可能端子と称される端子が形成され、基体上に集合的アドレス可能端子の組が形成される。例えば、それぞれのチップに対する個別的アドレス可能端子により、電気化学的反応を生じさせるように適切な電圧にまで上げる必要のある１つあるいは幾つかのチップ内電極に関するアドレス指定をチップ内マルチプレクス回路に対して実施可能となる。このような型の装置は、多数の電極を有するチップに対して適している。本明細書の最後に添付した引用文献の欄の文献（３）には、多重化方法に関して記載されている。この文献によれば、チップが例えば２7＝１２８個であるような２n個の電極を有する場合には、並列型のマルチプレクス構造に対しては、ｎ個の個別的アドレス可能端子のみしか必要とならない。また、直列型のマルチプレクス構造に対しては、１個の個別的アドレス可能端子のみしか必要とならないが、これでは速度が遅くなる。
【００２３】
接続ネットワークを形成する際には、所定の接続プランに基づいて、それぞれの個別的アドレス可能端子が、他のチップにおける対応する個別的アドレス可能端子に電気的に接続されるとともに、対応する集合的アドレス可能端子に電気的に接続される。
【００２４】
集合的アドレス可能端子が、電極に直接的に接続されるか、あるいは個別的アドレス可能端子に接続されるかにかかわらず、接続ネットワーク内における無効なチップの分離により、有効なチップが絶縁されるようなことがないように、接続プランが考案されるのが好適である。
【００２５】
例えば、個別的アドレス可能端子あるいは電極は、並列的および／あるいは直列的に集合的アドレス可能端子に対して接続される。
また、ネットワークから無効なチップが除去されても、すべての有効なチップの接続が保証されるように、接続プランには、過剰な接続の構成が含まれることがある。
【００２６】
本発明の１つの特徴によれば、接続ネットワークの形成は、以下の工程を有している。
−  チップを含む基体上全体に、導電材料を付着させ、この上を感光性のレジン層によりカバーする工程。
−  有効なチップに対応したフィールド内のレジン層を露光する工程。この際、隣接するそれぞれの有効なチップに対応するフィールドは、周縁部において互いに重複する部分を有し、この重複する周縁部領域においては、チップ接続ラインを相互接続する導電ストリップに応じたパターンが形成される。
−  相互接続ストリップを形成するためのパターンに基づいて、レジン層を現像するとともに、導電材料のコーティング層をエッチングする工程。
【００２７】
電極上にデポジットを形成する工程は、少なくとも２つの異なる方法により実施される。
第１の実施の形態によれば、電気化学的反応により、それぞれの対応電極の組における電極に直接的にデポジットが形成される。
【００２８】
他の実施の形態によれば、それぞれの対応電極の組に対して、電気化学的反応を生じさせる前にすべての電極上に化学的化合物の層を形成し、その後、電気化学的反応により、指定された対応電極の組における電極を除いたすべての電極上の化学的化合物が除去される。
【００２９】
本発明の１つの特徴によれば、工程ｃ）においてデポジットを形成する前に、少なくとも幾つかの電極上に感光性材料のコーティング層を形成することが可能である。そして、工程ｃ）においてデポジットを形成する際には、指定された対応電極の組における電極に電気化学的反応を生じさせるために、電極に例えば紫外線であるような光線が照射される。
【００３０】
本発明の他の特徴によれば、電極上に形成されるデポジットは、生化学的分子あるいは生物的分子のグループから選択された活性分子からなるデポジットである場合もある。また、デポジットは、金属あるいはポリマーである場合もある。
【００３１】
【発明の実施の形態】
図面に示された限定するものでなく例示を意図している図を参照した以下の詳細な説明により、本発明の他の特徴および利点がより理解されるであろう。
図１は、接続ネットワークに接続されたチップの集合的製造の例を示す図である。
図２は、接続ネットワークに接続されたチップの集合的製造の他の例を示す図である。
図３は、チップの相互接続の例を示すためのチップの拡大図である。
図４および図５は、本発明によるチップの集合的製造において連続する工程のなかのそれぞれの工程に対応するフォトリソグラフィーフィールドを示す図である。
【００３２】
図１には、複数の電子的チップ１１０，１１１，１１２，および１１３が形成された支持基体１００が示されている。これらのチップは、標準的なマイクロエレクトロニクス技術を用いて形成されている。
【００３３】
発明を明確に示すために、図には４つのチップ１１０，１１１，１１２，および１１３のみが示されているが、１つの基体（ウエハ）上には、例えば２０から２０００の多数のチップを形成することが可能である。
【００３４】
この図示される実施の形態においては、チップ１１０，１１１，１１２，および１１３はそれぞれ同一の構造を有している。そして、それぞれのチップには、限られた数の電極が設けられている。電極間の区別を明確にするために、電極には、その電極が設けられたチップの参照番号に文字ａあるいはｂを付加した参照番号がそれぞれ付されている。
【００３５】
また、基体１００は、コネクタ１１８に接続されたアドレス可能端子１１６，１１６ａ，および１１６ｂを有して構成されている。これらの端子１１６，１１６ａ，および１１６ｂは、基体１００の周縁部に形成されるのが好適である。そして、非常に簡略化して図示された電源１２０が、コネクタ１１８を介して端子１１６に接続されている。幾つかの電極上において電気化学的なデポジットを選択的に発生させるために、電源１２０から適切な電圧が付加される。そして、電源からの他の接続部は、適切な電気化学的溶液内に浸漬された対向電極に接続されている。
【００３６】
図１に示されるように、基体上には、対応電極の組が構成されている。対応電極は、それぞれ異なるチップ上に配置されており、対応電極の組における電極は共通のアドレス可能端子１１６に接続されている。このアドレス可能端子は、集合的アドレス可能端子とも称される。
【００３７】
このように、例えば、第１の対応電極の組を構成する電極１１０ａ，１１１ａ，１１２ａ，および１１３ａは、端子１１６ａに接続されている。そして、電極１１０ｂ，１１１ｂ，１１２ｂ，および１１３ｂから、第２の対応電極の組が構成されている。接続ネットワーク、すなわち第１の対応電極の組および第２の組における電極をそれぞれ端子１１６ａおよび１１６ｂに接続する電気的接続部には、それぞれ参照番号１１７ａおよび１１７ｂが付されている。
【００３８】
また、図示されない他の電気的接続部により、同様の方法で、他の対応電極の組における電極が、互いに接続されるとともにアドレス可能端子に接続されている。これにより、チップが接続ネットワーク内で電気的に接続されることになる。
【００３９】
図に示される実施の形態においては、電気的接続部が、電極に直接的に接続されている。また、チップに対する個々の試験により、有効なチップと無効なチップとが区別される。そして、無効なチップ内の電極は、端子１１６に接続されない。
【００４０】
次に、チップ１１０，１１１，１１２，および１１３を有するウエハ１００全体が、１つの対応電極の組における電極上に付着される化学的化合物に対応した電気化学的浴内に浸される。
【００４１】
そして、電源からの適切な出力電圧が、コネクタ１１８を介して、例えば選択された対応電極の組における電極１１０ａ，１１１ａ，１１２ａ，および１１３ａに対応する端子１１６ａであるアドレス可能端子に付加される。
この際、相互接続ネットワーク１１７ａを介して関連する電極に付加される電圧により、これらの電極に対して化学的化合物のデポジットが生じさせられる。
【００４２】
次に、場合によっては、基体であるウエハが洗浄され、そして、端子１１６に適切な電圧を付加して異なる対応電極の組における電極上に異なる化学的化合物を付着させるために、必要とされる数の電気化学的浴内に、ウエハが逐次的に浸される。
【００４３】
図２には、複数のチップを備えた基体（ウエハ）の製造方法に関する他の例が示されている。この実施の形態は、特に多数の電極を有するチップに対して適用可能である。
図２では、図１に示された要素と同一あるいは類似である要素に対しては、図１における参照番号に１００を加えた参照番号が付されている。
【００４４】
したがって、図２には、複数のチップ２１０，２１１，２１２，および２１３が形成された基体２００が示されている。この際、図を見やすくするために、数個のチップのみが示されている。
それぞれのチップは、多数の電極２３０，２３１，２３２，および２３３と、マルチプレクス回路（多重回路）２４０，２４１，２４２，および２４３と、個別的アドレス可能端子の組２５０，２５１，２５２，および２５３とを有して構成されている。
【００４５】
また、基体２００は、集合的アドレス可能端子２１６を有して構成されている。そして、コネクタ２１８により、端子２１６が、アドレス信号を出力可能である外部電源２２０に接続されている。例えば、外部電源は、マイクロコンピュータのインターフェイス部に特別に対応させることが可能である。
【００４６】
チップに対する有効試験を実施した後に、接続ネットワーク内でチップが互いに接続される。このネットワークは、それぞれのチップにおいて対応する個別的アドレス可能端子を基体上の対応する集合的アドレス可能端子に接続することを意図した接続プランに基づいて構成される。
【００４７】
例えば、チップ２１０，２１１，２１２，および２１３にそれぞれ設けられた個別的アドレス可能端子２５０ａ，２５１ａ，２５２ａ，および２５３ａは、すべて互いに接続されるとともに、対応する集合的アドレス可能端子２１６ａに接続されている。
【００４８】
例えばチップの個別的アドレス可能端子のなかの１つの端子に作用されるアドレス信号により、それぞれのチップ上の内部マルチプレクス回路を用いて、１つあるいは複数の電極に関する選択的指定が実施される。
例えば、集合的アドレス可能端子２１６ａから発せられる電極アドレス信号は、それぞれのチップにおける第１の個別的アドレス可能端子２５０ａ，２５１ａ，２５２ａ，および２５３ａに送られる。
【００４９】
例えば集合的アドレス可能端子２１６ｂに接続されるそれぞれのチップ上の第２の個別的アドレス可能端子は、チップ電力供給源に対して設けられている。
また、それぞれのチップ上の第３の個別的アドレス可能端子は、図２には示されていない接続形態を介して、例えば集合的アドレス可能端子２１６ｃに接続されている。これらの端子は、それぞれのチップに動作電圧、すなわち意図する電気化学的反応を起こすための適切な電圧を供給するために設けられている。そして、この動作電圧は、それぞれのチップ内の内部マルチプレクス回路により指定された電極に対して供給される。
最後に、チップ上の（図示されない）第４の個別的アドレス可能端子は、チップを論理的ゼロにリセットするために、集合的アドレス可能端子に接続されている。
【００５０】
図３は、チップの相互接続例を拡大して示したものである。おおよそ同一の構造を有する２つのチップ３１０，３１１は、それぞれ電極の組３３０，３３１と、個別的アドレス可能端子３５０ｉ，３５０ｊ，３５０ｋ，３５０ｌ，および３５１ｉ，３５１ｊ，３５１ｋ，３５１ｌの組とを有して構成されている。
また、それぞれのチップは、個々のテストピンの組３６０，３６１を有して構成されている。これらのピンは、ピンを備えた従来式のテストカード(test card)と協働するように設けられている。
【００５１】
基体３００のチップ近傍には、電気的接続ライン３７０ｉ，３７０ｊ，３７０ｋ，および３７０ｌが設けられており、これらの接続ラインは、チップ３１０に関して、それぞれ個別的アドレス可能端子３５０ｉ，３５０ｊ，３５０ｋ，および３５０ｌに接続され、チップ３１１に関して、それぞれ個別的アドレス可能端子３５１ｉ，３５１ｊ，３５１ｋ，および３５１ｌに接続されている。チップの個別的アドレス可能端子は、これらの接続ラインに並列に接続されるのが好適であり、これにより、有効なチップまわりの動作に影響を与えることなく、無効なチップを絶縁することが可能となる。
【００５２】
また、基体は、個々のチップに関連してそれぞれ”再構成”ゾーン３８０，３８１を有して構成されている。そして、接続端子とライン３７０ｉ，３７０ｊ，３７０ｋ，３７０ｌとを接続する電気的接続ラインは、これらの再構成ゾーンにおいて溶融可能となっている。
【００５３】
本発明の１つの実施の形態によれば、最初に、すべてのチップは、既に述べた接続プランに基づいて相互接続される。そして、ピン３６０，３６１にテスト電圧を付加するとともに測定することで、チップが試験される。このテストにより、有効なチップと、短絡等の欠陥を有する無効なチップとが区別される。
【００５４】
無効なチップに関しては、対応する再構成ゾーンにレーザ光線を照射して、再構成ゾーンにおける接続ライン上のフューズポイント(fuse point)を溶融して接続ラインを遮断する。これにより、無効なチップが接続ネットワークから絶縁されることになる。
【００５５】
図４および図５には、基体上においてチップを集合的に製造する方法が示されている。
図４には、特に同一の構造を有するチップ４１０，４１１，４１２，および４１３を有して構成される基体４００の一部分のフォトリソグラフィー工程における状態が拡大して示されている。
チップは、例えばマルチプレクス回路４４０，４４１，４４２，４４３、電極４３０，４３１，４３２，４３３、およびテストピン４６０，４６１，４６２，４６３等の異なる要素を有して構成されている。
【００５６】
幾つかの重ね合わされる導電レベル(conducting level)に応じた複数の異なるリソグラフィー工程において、複数の要素がそれぞれ形成される。これらのリソグラフィー工程においては、基体であるウエハ上に導電材料の層およびレジンの層が形成される。そして、導電材料層に形成されるパターンに応じたマスクを通して、レジン層が露光される。そして、レジン層が現像された後に、レジン層により保護されない部分を除去するために、導電材料層がエッチングされる。
【００５７】
基体が比較的大きなサイズを有するので、レジン層全体が同時に露光されることはない。
同一のマスクを用いて、レジン層の各部分が逐次的に露光される。この際、通常、”ステッパ(stepper)”あるいは”フォトリピーター(photorepeater)”と称される装置を用いて、マスクが基体に対して移動される。
【００５８】
レジン層においてこのように露光対象となる各領域は、”フィールド(field)”という用語を用いて表され、これらのフィールドは、例えば基体上におけるチップの配置に対応している。
図４には、チップ４１０，４１１，４１２，および４１３にそれぞれ対応した４つのフィールド４９０，４９１，４９２，および４９３が示されている。
【００５９】
この際、フィールドが隣接していることに留意する必要がある。図４のフィールド内においては、テストピン４６０，４６１，４６２，４６３、およびテストピンからフィールドの周縁部領域へ延びる接続ライン４６５，４６６，４６７，４６８に応じた導電パターンが形成されている。
【００６０】
図４には、最後ではない１つの導電レベルが示されている。
この導電レベルにおいては、接続ラインの端部は互いに接続されず、チップは電気的に絶縁されている。
ここで、図４に示されるリソグラフィー工程の前に形成されるマルチプレクス回路４４０，４４１，４４２，４４３、およびこのリソグラフィー工程の後に形成される電極４３０，４３１，４３２，４３３の配置が破線あるいは一点鎖線で示されていることに留意する必要がある。
テストピンの形成が完了した際には、チップが有効であるかを判定するために、それぞれのチップが個別に試験される。
【００６１】
図５には、最後の導電レベルを形成するための最終的なリソグラフィー工程が示されている。
この最終的なリソグラフィー工程は、個々の試験において有効であると判定されたチップ４１０，４１２，および４１３に対応した第２のフィールド４９５，４９７，および４９８において実施される。
【００６２】
第２の露光フィールド４９５，４９７，および４９８は、これらの領域がおおよそ重ね合わされる対応する第１のフィールド４９０，４９２，および４９３より大きく形成されている。フィールド４９５およびフィールド４９７は周縁重複領域を有し、また、フィールド４９７およびフィールド４９８も周縁重複領域を有している。これらの重複領域においては、接続ライン４６５と接続ライン４６７、および接続ライン４６７と接続ライン４６８とを接続するために相互接続用導電ストリップに応じたパターン４９９が形成される。
【００６３】
基体においてフィールド４９１に対応する部分は、最後のリソグラフィー工程中には露光されない。それゆえ、最後の導電レベルにおいては、導電材料層から導電材料が完全に除去され、個々の試験において無効であると判定されたチップ４１１は絶縁状態におかれる。
【００６４】
フィールド４９５とフィールド４９８とのフィールド４９１に向かう周縁部には、パターン部分４９９ａが形成される。しかし、フィールド４９１には、このパターン部分に対応するパターン部分が存在せず、チップ４１１上のライン４６６に対して、チップ４１１に対向するチップ４１０および４１３のライン４６５および４６８を相互接続するためのオーバーラップは存在しない。
【００６５】
チップ４１１が電気的に絶縁されても、接続ラインに関しての過剰な接続により、接続ネットワーク内で隣接するチップの接続が遮断されるようなことはない。
最終的な結果として、有効なチップのみが接続された１つあるいは幾つかのネットワークが構成される。
【００６６】
そして、電気化学的反応を生じさせるように、チップに適切な電圧を付加するために、それぞれのネットワークは、基体上に形成された幾つかの集合的アドレス可能端子のなかの１つに接続されている。図４および図５においては、このような集合的アドレス可能端子は図示されていない。
【００６７】
本明細書において参照された文献のリスト
（１）  フラックスを用いないフリップチップ技術("Fluxless Flip-Chip Tech-nology" by P. Caillat and G. Nicolas)
（２）  個別的にアドレス可能なマイクロ電極のモノリシックセンサアレイ("A   monolithic sensor array of individually addressable microelectrodes"  by R. Kakerow et al. in "Sensors and Actuators" A, 43 (1994) pp. 296-301)
（３）  個別的にアドレス可能なマイクロ電極のアレイ("Array of individual-ly addressable microelectrodes" by G. C Fiaccabrino et al., in "Sensors and Actuators" B, 18-19 (1994), pp. 675-677)
【図面の簡単な説明】
【図１】  接続ネットワークに接続されたチップの集合的製造の例を示す図である。
【図２】  接続ネットワークに接続されたチップの集合的製造の他の例を示す図である。
【図３】  チップの相互接続の例を示すためのチップの拡大図である。
【図４】  本発明によるチップの集合的製造において連続する工程のなかのそれぞれの工程に対応するフォトリソグラフィーフィールドを示す図である。
【図５】  本発明によるチップの集合的製造において連続する工程のなかのそれぞれの工程に対応するフォトリソグラフィーフィールドを示す図である。
【符号の説明】
１００，２００，３００，４００  基体
１１０，２１０，３１０，４１０，１１１，２１１，３１１，４１１，１１２，２１２，４１２，１１３，２１３，４１３  チップ
１１０ａ，１１０ｂ，１１１ａ，１１１ｂ，２３０，２３１，２３２，２３３，３３０，３３１，４３０，４３１，４３２，４３３  電極
１１６，２１６，２１６ａ，２１６ｂ  集合的アドレス可能端子
１１７ａ，１１７ｂ，３７０ｉ，３７０ｊ，３７０ｋ，３７０ｌ，４６５，４６６，４６７，４６８，４９９  接続ネットワーク
２５０，２５１，２５２，２５３  個別的アドレス可能端子
３８０  フューズポイント
４９５，４９６，４９７，４９８  フィールド
【図１】
0003961055.tif 000002
【図２】
0003961055.tif 000003
【図３】
0003961055.tif 000004
【図４】
0003961055.tif 000005
【図５】
0003961055.tif 000006