(57)【特許請求の範囲】
【請求項１】
入力回路からの入力信号が印加される入力端子に一端が接続された第１のキャパシタと、信号成分を含まないか或いは前記入力信号と逆相の信号成分を含む補償回路に一端が接続された第２のキャパシタと、第１の入力が前記第１のキャパシタの他端に接続され第２の入力が前記第２のキャパシタの他端に接続された差動増幅器と、前記第１のキャパシタと前記第１の入力との接続点と基準電圧との間に設けられた第１のスイッチと、前記第２のキャパシタと前記第２の入力との接続点と基準電圧との間に設けられた第２のスイッチと、前記第１のキャパシタと前記第１の入力との間に挿入された第１の抵抗と、前記第２のキャパシタと前記第２の入力との間に接続された第２の抵抗と、前記第１の抵抗と前記第１の入力との接続点と基準電圧との間に接続された第３のスイッチと、前記第２の抵抗と前記第２の入力との接続点と基準電圧との間に接続された第４のスイッチとを備え、前記第１および第２のスイッチは入力信号を増幅すべき期間以外は閉じるように制御され、且つ、前記第３および第４のスイッチは前記第１および第２のスイッチと同期して開閉制御される増幅回路。
【請求項２】
前記補償回路は、前記入力端子から前記入力回路側をみたときのインピーダンスと等価なインピーダンスを有する固定電圧を前記第２のキャパシタに印加するものである請求項１記載の増幅回路。
【請求項３】
前記第１および第２のスイッチが開かれているときに前記差動増幅器の前記第１および第２の入力にバイアスを与える手段を備える請求項１記載の増幅回路。
【請求項４】
前記第１および第２のスイッチは、ＰＮＰトランジスタから構成されてなり、バイアスを与える前記手段が抵抗であって、該抵抗は前記第１および第２のスイッチと同じタイプで、常時閉じられたＰＮＰトランジスタによるスイッチを介して基準電圧に接続されている請求項３記載の増幅回路。
【請求項５】
前記スイッチとして、分離されたＮ型エピタキシャル層をベースとし、その上に一方が他方を取り囲むように２つのＰ拡散層を形成したラテラル構造のＰＮＰトランジスタを使用し、且つ、前記２つのＰ拡散層のうち内側のＰ拡散層をコレクタ、外側のＰ拡散層をエミッタとして使用する請求項１記載の増幅回路。
【請求項６】
検知領域の一方の側に複数の発光部を配置し、前記検知領域の他方の側に前記発光部と１対１に対応する複数の受光部を配置し、各受光部の出力を多段構成の増幅器によって増幅した信号を弁別することにより前記検知領域内への物体の侵入の有無を検出する光電スイッチ装置において、前記多段構成の増幅器における少なくとも初段の増幅回路に請求項１に記載した増幅回路を使用したことを特徴とする光電スイッチ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅回路に関し、特に光電スイッチ装置などに適用して好適な増幅回路に関する。
【０００２】
【従来の技術】
工場などで危険な場所に人間が不注意に侵入して事故になることを防止するためや、防犯のために侵入した悪意者を検出するため等を目的として、光電スイッチ装置が使用されている。光電スイッチ装置では、発光ダイオードなどの発光素子とフォトダイオードなどの受光素子を検知領域を挟んで対向して配置し、検知領域に物体が存在しない場合は発光素子から出射した光が受光素子で受光され、何らかの物体が検知領域に存在すると光線が遮断されて受光素子へは発光素子からの光が入射しないようになっている。このため、受光素子の光電変換電流のレベルを監視することにより、検知領域への物体の侵入を検出することができ、警報などを出すことができる。
【０００３】
ここで、環境に存在する光すなわち周囲光は発光素子の発光レベルより十分大きいため、一般に、発光素子はパルスで駆動され、受光素子の出力に周囲光信号に重畳して現れる本来の信号をハイパスフィルタ等で抽出するようにしている。また、本来の信号のレベルは非常に小さいため、受光素子の光電変換電流を電圧に変換した信号を多段構成の増幅回路によって増幅する構成が採られる。この場合、各段間はキャパシタで結合される。
【０００４】
また、一対の発光素子と受光素子のみでは検知領域が一次元的になるため、二次元の検知領域を必要とする場合、例えば数ｃｍおきに発光素子と受光素子の対を複数並べ、どれか一つの対の光線でも遮断されたら物体が侵入したものと検出する構成が採られる。この場合、光学的にそれぞれの対が干渉しなければ問題はないが、実用的な装置における光学系で対となる発光素子と受光素子間のみで光の入出射を実現するには費用的な面から難しい。このため、複数の発光素子をそれぞれ異なるタイミングで順次に発光させ、発光素子と対になる受光素子以外の受光素子で信号が検出されても無視するような論理回路を用いて対処している。
【０００５】
【発明が解決しようとする課題】
受光素子の光電変換電流を電圧に変換した信号を多段構成の増幅回路によって増幅する場合、信号が振動的に尾を引く現象が生じる。この現象は発光素子と受光素子の対を一つだけしか使わない場合には検出精度に影響は与えないが、上述したように発光素子と受光素子との対を隣接させて複数並べた光電スイッチ装置では、誤動作の原因となる。その理由は、或る対の入出射光が遮断され、本来はこの遮断を検出しなければならないケースにおいても、他の発光素子からの信号をクロストークで拾うことにより、まさに前記他の発光素子の発光タイミングにおいては論理回路で抑制できても、多段構成の増幅器において信号が尾を引く結果、本来自分自身の信号を検出するタイミングにおいても対の発光素子の信号が遮断されているにもかかわらず、クロストークで検出した信号が振動的に尾を引いているためにその尾の振動による電圧を本来の信号と誤認してしまうからである。このような誤動作は、検知精度を高めるために、隣接する受光素子の間の距離を短くするほど、また、隣接する発光素子の発光停止から次の発光素子を発光開始させるまでの時間を短くするほど、生じ易い。
【０００６】
本発明の目的は、レベルの小さな信号を多段に増幅する際にも、信号が振動的に尾を引く現象が発生しないように増幅することのできる増幅回路を提供することにある。
【０００７】
本発明の他の目的は、発光素子と受光素子との対を複数並べた光電スイッチ装置における誤動作をアナログ信号処理にて防止し得るようにすることにある。
【０００８】
【課題を解決するための手段】
本発明の第１の増幅回路は、入力回路からの入力信号が印加される入力端子に一端が接続された第１のキャパシタと、信号成分を含まないか或いは前記入力信号と逆相の信号成分を含む補償回路に一端が接続された第２のキャパシタと、第１の入力が前記第１のキャパシタの他端に接続され第２の入力が前記第２のキャパシタの他端に接続された差動増幅器と、前記第１のキャパシタと前記第１の入力との接続点と基準電圧との間に設けられた第１のスイッチと、前記第２のキャパシタと前記第２の入力との接続点と基準電圧との間に設けられた第２のスイッチとを備えている。この第１の増幅回路によれば、前記第１および第２のスイッチは入力信号を増幅すべき期間以外は閉じるように制御される。これにより第１および第２のスイッチが閉じた期間において無用な他の信号を増幅することがなくなり、またスイッチのフィードスルーの影響を軽減できる。さらに本発明の第１の増幅回路は、前記第１のキャパシタと前記第１の入力との間に挿入された第１の抵抗と、前記第２のキャパシタと前記第２の入力との間に接続された第２の抵抗と、前記第１の抵抗と前記第１の入力との接続点と基準電圧との間に接続された第３のスイッチと、前記第２の抵抗と前記第２の入力との接続点と基準電圧との間に接続された第４のスイッチとを備え、前記第３および第４のスイッチは前記第１および第２のスイッチと同期して開閉制御される。これにより、第１乃至第４のスイッチが閉じた期間における無用な他の信号の増幅動作がより一層抑制される。
【０００９】
本発明の第２の増幅回路は、第１の増幅回路において、前記補償回路は、前記入力端子から前記入力回路側をみたときのインピーダンスと等価なインピーダンスを有する固定電圧を前記第２のキャパシタに印加するものとして構成される。これにより、第１および第２のスイッチが開かれたときの第１および第２のキャパシタの電圧変動量を等しくでき、スイッチのフィードスルーの影響をより一層軽減することができる。
【００１０】
本発明の第３の増幅回路は、第１の増幅回路において、前記第１および第２のスイッチが開かれているときに前記差動増幅器の前記第１および第２の入力にバイアスを与える手段を備える。これにより、第１および第２のスイッチを開いたときの第１および第２のキャパシタの電圧変動を抑えることができる。
【００１１】
本発明の第４の増幅回路は、第３の増幅回路において、前記第１および第２のスイッチは、ＰＮＰトランジスタから構成されてなり、バイアスを与える前記手段が抵抗であって、該抵抗は前記第１および第２のスイッチと同じタイプで、常時閉じられたＰＮＰトランジスタによるスイッチを介して基準電圧に接続されている。これにより、第１および第２のスイッチを開いたときの第１および第２のキャパシタの電圧変動をより一層抑えることができる。
【００１３】
本発明の第５の増幅回路は、第１の増幅回路において、前記スイッチとして、分離されたＮ型エピタキシャル層をベースとし、その上に一方が他方を取り囲むように２つのＰ拡散層を形成したラテラル構造のＰＮＰトランジスタを使用し、且つ、前記２つのＰ拡散層のうち内側のＰ拡散層をコレクタ、外側のＰ拡散層をエミッタとして使用することにより、フィードスルーの影響をより軽減する。
【００１４】
他方、本発明の光電スイッチ装置は、検知領域の一方の側に複数の発光部を配置し、前記検知領域の他方の側に前記発光部と１対１に対応する複数の受光部を配置し、各受光部の出力を多段構成の増幅器によって増幅した信号を弁別することにより前記検知領域内への物体の侵入の有無を検出する光電スイッチ装置において、前記多段構成の増幅器における少なくとも初段の増幅回路に第１の増幅回路を使用することにより、光電スイッチ装置における誤動作をアナログ信号処理にて防止する。
【００１５】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は本発明にかかる光電スイッチ装置の一実施の形態のブロック図である。この例の光電スイッチ装置は、複数の発光部１−１〜１−ｎと、発光部と１対１に対応する受光部２−１〜２−ｎと、各受光部毎に設けられたアナログ処理回路３−１〜３−ｎと、論理回路４と、警報器５と、各部にタイミング信号Ｔ１〜Ｔｎを出力するタイミング回路６とを備えている。
【００１７】
タイミング回路６は、図２に示すようにそれぞれ異なる期間にハイレベル（Ｈ）となるタイミング信号Ｔ１〜Ｔｎを常時出力している。ここで出力されたタイミング信号Ｔｉ（ｉ＝１〜ｎ。以下同じ）は、発光部１−ｉ、アナログ処理回路１−ｉ及び論理回路４に入力される。
【００１８】
個々の発光部１−ｉは、発光ダイオードなどの発光素子、その駆動回路、発光素子から出射した光を外部に放射する光学系を含んで構成されており、検知領域の一方の側に例えば数ｃｍ程度の間隔をおいて配設されている。個々の発光部１−ｉの駆動回路は、タイミング信号Ｔｉがハイレベルの期間において発光素子をパルス駆動する。これによって発光素子で発生したパルス状の出射光は光学系を通じて検知領域に向けて放射される。
【００１９】
個々の受光部２−ｉは、発光部１−ｉから出射した光を受光する光学系、受光した光の強度に応じた電流を発生するフォトダイオードなどの受光素子を含んで構成されており、検知領域を挟んで発光部１−ｉと対向する位置に例えば数ｃｍの間隔で配設されている。受光素子で得られた光電電流は、後段のアナログ処理回路３−ｉに出力される。
【００２０】
個々のアナログ処理回路３−ｉは、受光部２−ｉから出力された光電電流を電圧に変換するＩ／Ｖ変換回路、このＩ／Ｖ変換回路の出力電圧を増幅する多段構成の増幅器を含んで構成されており、その増幅後の出力は論理回路４に出力されている。この多段構成の増幅器は、タイミング信号Ｔｉがハイレベルとなる期間に現れる入力信号だけを実質的に増幅する機能を持つ。
【００２１】
論理回路４は、複数のアナログ処理回路３−１〜３−ｎの出力電圧を監視することにより、検知領域内への物体の侵入を検出する部分であり、物体侵入検出時にはブザーやランプ等の警報器５を駆動して警報を発する。論理回路４は、タイミング信号Ｔｉがハイレベルとなる期間毎に、アナログ処理回路３−ｉの出力電圧をたとえば所定の電圧と比較することにより、発光素子１−ｉの出射光が遮断されたか否かを検出する。
【００２２】
図３はアナログ処理回路３−ｉの構成例を示すブロック図である。この例のアナログ処理回路３−ｉは、受光素子２−ｉの光電電流を電圧に変換するＩ／Ｖ変換回路３１と多段構成の増幅器３２とで構成され、増幅器３２はｍ段の増幅回路３２−１〜３２−ｍで構成されている。ここで、Ｉ／Ｖ変換回路３１と第１段目の増幅回路３２−１との間、各増幅回路３２−１〜３２−ｍ間はキャパシタで結合されている。また、各増幅回路３２−１〜３２−ｍのうち少なくとも初段の増幅回路３２−１は、タイミング信号Ｔｉがハイレベルとなる期間に現れる入力信号だけを実質的に増幅する機能を持つ。勿論、初段の増幅回路３２−１以外にも、他の１つ、または複数、または全ての増幅回路が、タイミング信号Ｔｉがハイレベルとなる期間に現れる入力信号だけを実質的に増幅する機能を持つようにしても良い。
【００２３】
本実施の形態にかかる光電スイッチ装置によれば、アナログ処理回路３−ｉの多段構成の増幅器３２は、発光素子１−ｉが発光している期間だけ受光素子２−ｉの受光信号を実質的に増幅する機能を持つため、発光素子１−ｉ以外の他の発光素子からの信号をクロストークで拾ったとしても、クロストークで検出した信号が増幅されて尾を引くといった現象が解消される。これにより、発光素子と受光素子との対を複数並べた光電スイッチ装置における誤動作をアナログ信号処理にて防止することが可能となる。
【００２４】
次に本発明にかかる増幅回路の実施例について詳細に説明する。本実施例の増幅回路は、先の光電スイッチ装置におけるアナログ処理回路３−ｉの多段構成の増幅器３２を構成する増幅回路３２−１〜３２−ｍとして利用される。
【００２５】
（１）第１の前提例
図４（ａ）は本発明の増幅回路の第１の前提例の回路図である。この例の増幅回路ＡＭＰ１は、一端が入力端子ＩＮに接続された第１のキャパシタＣ１と、補償回路ＨＣと、一端が補償回路ＨＣに接続され、第１のキャパシタＣ１と同じ容量を持つ第２のキャパシタＣ２と、第１の入力が第１のキャパシタＣ１の他端に接続され且つ第２の入力が第２のキャパシタＣ２に接続された差動増幅器ＤＡＭＰと、第１のキャパシタＣ１および差動増幅器ＤＡＭＰの第１の入力の接続点ａと基準電源ＤＣの基準電圧Ｖｒｅｆとの間に接続された第１のスイッチＳＷ１と、第２のキャパシタＣ２および差動増幅器ＤＡＭＰの第２の入力の接続点ｂと基準電圧Ｖｒｅｆとの間に接続された第２のスイッチＳＷ２とを含んで構成されている。なお、差動増幅器ＤＡＭＰの第１及び第２の入力と基準電圧Ｖｒｅｆとの間には、必要に応じて入力のバイアスを与えるための抵抗が接続されるが、図４（ａ）では図示していない。
【００２６】
入力端子ＩＮには、外部の入力回路ＩＮＣからの入力信号Ｓｉが入力される。入力回路ＩＮＣは、この増幅回路ＡＭＰ１を図３の第１段目の増幅回路３２−１として使う場合にはＩ／Ｖ変換回路３１に相当し、この増幅回路ＡＭＰ１を図３の第２段目以降の増幅回路３２−２〜３２−ｍとして使う場合には、その前段の増幅回路に相当する。
【００２７】
補償回路ＨＣは、信号成分を含まない回路か、あるいは入力信号Ｓｉと逆相の信号成分を含む回路である。信号成分を含まない補償回路ＨＣは、図４（ｂ）に示すように固定電圧Ｖｅを供給する回路として実現される。ここで、固定電圧Ｖｅは、基準電圧Ｖｒｅｆと差動増幅器ＤＡＭＰのタイプに応じて定められ、例えばＶｒｅｆが５Ｖで、差動増幅器ＤＡＭＰがＮＰＮトランジスタで構成される場合、入力範囲は０．８Ｖ〜４．８Ｖ程度になるので、固定電圧Ｖｅは３Ｖ程度に設定される。また、入力信号Ｓｉと逆相の信号成分を含む補償回路ＨＣは、図４（ｃ）に示すように逆相入力回路ＧＣとして実現される。
【００２８】
差動増幅器ＤＡＭＰは、第１及び第２のキャパシタＣ１及びＣ２の他端側の電圧の差を増幅して出力する。差動増幅器ＤＡＭＰは、図４（ａ）に実線で示すように１つの出力端子ＯＵＴにだけ出力を出す１出力のタイプのものであっても良いし、破線で示すように２つの出力端子ＯＵＴ１、ＯＵＴ２に正相、逆相の２つの出力を出す２出力タイプのものであっても良い。例えば、この増幅回路ＡＭＰ１を図３の最終段の増幅回路３２−ｍとして使う場合は、２入力１出力の差動増幅器ＤＡＭＰで良く、それ以外の増幅回路３２−１〜３２−ｍ−１として使う場合には、２入力２出力の差動増幅器ＤＡＭＰを使用すれば、入力信号Ｓｉと逆相の信号成分を含む図４（ｃ）の補償回路ＨＣを使う場合に、前段に使用した増幅回路ＡＭＰの２入力２出力タイプの差動増幅器ＤＡＭＰにおける逆相出力を利用することができる。
【００２９】
第１及び第２のスイッチＳＷ１及びＳＷ２は、外部のタイミング回路ＴＭから供給されるタイミング信号Ｔによって開閉制御される。タイミング回路ＴＭは、この増幅回路ＡＭＰ１が入力端子ＩＮの入力信号Ｓｉを増幅すべき期間中は第１及び第２のスイッチＳＷ１及びＳＷ２を開き、それ以外の期間は閉じるようなタイミング信号Ｔを発生する。このタイミング信号Ｔは、先の光電スイッチ装置の実施の形態におけるタイミング信号Ｔｉに相当する。
【００３０】
図５は図４の増幅回路ＡＭＰ１の動作タイムチャートである。なお、この動作タイムチャートは、補償回路ＨＣとして図４（ｂ）の信号成分を含まない回路を使用し、また、差動増幅器ＤＡＭＰは２入力１出力タイプのものを使用した場合のものである。以下、各図を参照して、本前提例の増幅回路ＡＭＰ１の動作を説明する。
【００３１】
まず、基本的な動作を説明する。第１及び第２のスイッチＳＷ１及びＳＷ２が閉じている状態では、入力信号Ｓｉのレベルにかかわらず、差動増幅器ＤＡＭＰの第１及び第２の入力は基準電圧Ｖｒｅｆにほぼ等しいため、出力端子ＯＵＴには信号は現れない。第１及び第２のスイッチＳＷ１及びＳＷ２が開くと、第２のキャパシタＣ２の一端側は固定電圧Ｖｅであるのに対し、第１のキャパシタＣ１の一端側は入力信号Ｓｉによって変動するため、差動増幅器ＤＡＭＰの第１の入力と第２の入力との間に入力信号Ｓｉに相当する差が生じ、その差が増幅された信号が出力端子ＯＵＴに現れる。これによって、タイミング信号Ｔによって指定される本来増幅すべき期間に現れる入力信号だけが実質的に増幅されることになる。
【００３２】
次に、この前提例において、何故、差動増幅器を使用し、且つキャパシタを２つ使用しているかについて説明する。この増幅回路ＡＭＰ１が入力信号Ｓｉを増幅すべき期間以外に第１のスイッチＳＷ１を閉じておくことで、誤動作の元となる信号の入力とその増幅自体は防止できる。しかし、一般にスイッチには、そのスイッチングをさせるための電圧がスイッチ素子の寄生キャパシタを介して流れるというフィードスルーという問題がある。このため、スイッチＳＷ１を閉じると、このフィードスルー現象により、第１のキャパシタＣ１のａ点側の電位が図５の動作タイムチャートに示すようにΔＶだけ変動し、これが誤動作の原因となる。そこで、増幅器として差動増幅器ＤＡＭＰを使用し、第１のキャパシタＣ１が接続される第１の入力と反対の極性を持つ第２の入力に第１のキャパシタＣ１と同じ容量の第２のキャパシタＣ２を接続し、ｂ点と基準電圧Ｖｒｅｆとの間に第２のスイッチＳＷ２を設けて、この第２のスイッチＳＷ２を第１のスイッチＳＷ１と同時に開閉することで、図５の動作タイムチャートに示すように、第２のキャパシタＣ２にも第１のキャパシタＣ１と同じ値のフィードスルー現象による電圧変動を生じせしめ、差動増幅器ＤＡＭＰによってその電圧を相殺しているわけである。
【００３３】
（２）第２の前提例
この前提例は、図４（ａ）に示した第１の前提例の増幅回路ＡＭＰ１における補償回路ＨＣとして、図４（ｄ）に示す補償回路ＨＣ１を使用する。補償回路ＨＣ１における固定電圧Ｖｅは、図４（ｂ）における固定電圧Ｖｅと同じである。インピーダンスＺは、第２のキャパシタＣ２から固定電圧Ｖｅ側をみたときのインピーダンスが、第１のキャパシタＣ１から入力端子ＩＮ側をみたときのインピーダンスと等価になるように、固定電圧Ｖｅと第２のキャパシタＣ２との間に挿入されたインピーダンス素子である。
【００３４】
図４（ａ）の第１の前提例で補償回路ＨＣとして図４（ｂ）の回路を使用した場合、第１のキャパシタＣ１は入力回路ＩＮＣに接続されているのに対し、第２のキャパシタＣ２は固定電圧Ｖｅに接続されており、第１のキャパシタＣ１から入力端子ＩＮ側をみたときのインピーダンスと、第２のキャパシタＣ２から固定電圧Ｖｅ側をみたときのインピーダンスとは必ずしも一致しない。このため、第１及び第２のスイッチＳＷ１及びＳＷ２を開いたとき、インピーダンスの相違により、第１及び第２のキャパシタＣ１及びＣ２の電圧変動量に差が生じ、フィードスルーによる電圧変動を正確には相殺することができない。これに対して、本前提例では、インピーダンスＺにより、第２のキャパシタＣ２から固定電圧Ｖｅ側をみたときのインピーダンスと、第１のキャパシタＣ１から入力端子ＩＮ側をみたときのインピーダンスとが等価になっているため、第１及び第２のスイッチＳＷ１及びＳＷ２のスイッチング時における第１及び第２のキャパシタＣ１及びＣ２の電圧変動量が等しくなり、差動増幅器ＤＡＭＰによりフィードスルーによる電圧変動を正確に相殺することが可能となる。
【００３５】
インピーダンスＺとしては、入力回路ＩＮと同じ構成を持ち入力信号が与えられていない回路が理想的であるが、回路が複雑になるので、その入力回路ＩＮが持っているインピーダンスをシミュレーションなどで求めて、抵抗器とキャパシタの組み合わせなどで実現するのが好ましい。
【００３６】
（３）第３の前提例
図６は本発明にかかる増幅回路の第３の前提例の回路図であり、図４（ａ）と同一符号は同一部分を示し、Ｒ１及びＲ２は、差動増幅器ＤＡＭＰの第１及び第２の入力にバイアスを与えるための抵抗である。本前提例の増幅回路ＡＭＰ２は、第１及び第２のスイッチＳＷ１及びＳＷ２に並列にバイアス用の抵抗Ｒ１及びＲ２を接続し、第１及び第２のスイッチＳＷ１及びＳＷ２が閉じた時点からは、抵抗Ｒ１及びＲ２を介して、差動増幅器ＤＡＭＰの第１の入力及び第２の入力にバイアスを供給するようにした点で、第１の前提例の増幅回路ＡＭＰ１と相違する。また、ＭＯＳタイプのトランジスタで構成された差動増幅器は１／ｆノイズが大きく、微小電圧の増幅には不向きな場合もあるので、本前提例では、差動増幅器ＤＡＭＰとして、バイポーラトランジスタで構成された差動増幅器を使用する。バイポーラトランジスタで構成された差動増幅器の例を図７に示す。図７において、Ｑ１、Ｑ２はＮＰＮトランジスタ、Ｒは抵抗、Ｉは定電流源である。
【００３７】
図８に本前提例の増幅回路ＡＭＰ２の動作タイムチャートを示す。第１及び第２のスイッチＳＷ１及びＳＷ２が閉じている状態では、差動増幅器ＤＡＭＰの第１及び第２の入力には基準電圧Ｖｒｅｆから第１及び第２のスイッチＳＷ１及びＳＷ２を通じてバイアスが供給される。また、第１及び第２のスイッチＳＷ１及びＳＷ２が開いたときは、バイアス用の抵抗Ｒ１及びＲ２が接続されていないと、トランジスタＱ１、Ｑ２のベースに第１及び第２のキャパシタＣ１及びＣ２から電流が流れ込むことにより、ａ点及びｂ点の電位は、図８の破線で示すように大きく低下していき、動作電圧範囲を外れたり、流れる電流の相違によって第１及び第２のキャパシタＣ１及びＣ２の後端側の電極の電圧に差がついたりして、誤動作の原因となる。
【００３８】
これに対して、本前提例では、第１及び第２のスイッチＳＷ１及びＳＷ２に並列に同じ値の抵抗Ｒ１及びＲ２が接続されているため、第１及び第２のスイッチＳＷ１及びＳＷ２が開かれると、バイアス電流が抵抗Ｒ１及びＲ２を通じて流れ、差動増幅器ＤＡＭＰの第１及び第２の入力の電圧は、図８の実線で示すように、電流が抵抗Ｒ１及びＲ２に流れることによるドロップ電圧で決まる値にまで、第１及び第２のキャパシタＣ１及びＣ２と抵抗Ｒ１及びＲ２で決まる時定数で緩やかに変化していく。従って、差動増幅器ＤＡＭＰの第１及び第２の入力の電圧が動作電圧範囲を外れたり、第１及び第２のキャパシタＣ１及びＣ２の後端側の電極の電圧に差がつくことを防止でき、誤動作の原因を取り除くことができる。なお、前記時定数を次の段のカットオフ周波数に比べて十分に大きく設定しておくことで、電圧の前記変動が出力に影響を与えることはない。
【００３９】
（４）第４の前提例
図９は本発明にかかる増幅回路の第４の前提例の回路図であり、図６と同一符号は同一部分を示し、ＳＷ３、ＳＷ４はスイッチである。本前提例の増幅回路ＡＭＰ３は、第１のスイッチＳＷ１と並列に抵抗Ｒ１及びスイッチＳＷ３の直列回路を接続し、第２のスイッチＳＷ２と並列に抵抗Ｒ２及びスイッチＳＷ４の直列回路を接続した点で、第３の前提例の増幅回路ＡＭＰ２と相違する。ここで、抵抗Ｒ１、抵抗Ｒ２は第３の前提例における抵抗Ｒ１、Ｒ２と同じくバイアス用の抵抗であり、スイッチＳＷ３及びＳＷ４は常時閉じているスイッチである。また、スイッチＳＷ１〜ＳＷ４は全て同じタイプのものが使用される。本前提例では、フィードスルーを小さくすることを目的にＰＮＰトランジスタでスイッチＳＷ１〜ＳＷ４を構成する。
【００４０】
ＰＮＰトランジスタを使用したスイッチは、閉じている状態においてコレクタ電流が流れていない場合でも電圧を生じる。このため、スイッチＳＷ１及びＳＷ２が閉じているときのａ点及びｂ点の電圧は、実際には基準電圧ＶｒｅｆにスイッチＳＷ１及びＳＷ２における電圧差分を加算したものとなる。従って、スイッチＳＷ３及びＳＷ４がない図６の前提例では、スイッチＳＷ１及びＳＷ２を開いたときのａ点及びｂ点の電圧変動量は、バイアス電流が抵抗Ｒ１及びＲ２を流れることで発生する電圧だけでなく、スイッチＳＷ１及びＳＷ２の前記電圧差分が加算されたものとなる。この変動量が大きいと、次の段以降の正常な動作に影響を与える恐れがある。
【００４１】
これに対して、本前提例では、スイッチＳＷ１及びＳＷ２と同様なスイッチＳＷ３及びＳＷ４を抵抗Ｒ１及びＲ２に直列に接続してあるため、スイッチＳＷ１及びＳＷ２が閉じている状態における抵抗Ｒ１及びＲ２の端の電圧をａ点及びｂ点の電圧と予め同じに設定しておくことができる。従って、スイッチＳＷ１及びＳＷ２が開かれたときのａ点及びｂ点の電圧変動量は、第３の前提例に比べて、スイッチＳＷ１及びＳＷ２の電圧差分だけ少なくすることができ、その分、次段への影響が小さくなる。
【００４２】
（５）本発明の実施例
図１０は本発明にかかる増幅回路の一実施例の回路図であり、図４と同一符号は同一部分を示し、ＳＷ５、ＳＷ６はスイッチ、Ｒ３、Ｒ４は抵抗である。本実施例の増幅回路ＡＭＰ４は、第１のキャパシタＣ１及びＣ２と差動増幅器ＤＡＭＰの第１及び第２の入力との間に抵抗Ｒ３及びＲ４を挿入し、抵抗Ｒ３と差動増幅器ＤＡＭＰの第１の入力との接続点ｃ及び基準電圧Ｖｒｅｆ間にスイッチＳＷ５を接続すると共に、抵抗Ｒ４と差動増幅器ＤＡＭＰの第２の入力との接続点ｄ及び基準電圧Ｖｒｅｆ間にスイッチＳＷ６を接続した点で、第１の前提例の増幅回路ＡＭＰ１と相違する。
【００４３】
一般にスイッチ素子のオン抵抗と寄生容量には相反する関係がある。すなわち、オン抵抗を小さくするためにはサイズを大きくする必要があり、そうすると寄生容量が大きくなる。図４（ａ）の第１の前提例では、不要な信号をスイッチＳＷ１およびＳＷ２で阻止しているが、スイッチＳＷ１およびＳＷ２のオン抵抗値が大きいときには信号の入力を完全には阻止できない。そのためにスイッチ素子を大きくしてオン抵抗値を小さくすると寄生容量が大きくなり、フィードスルーが大きくなってしまう。差動増幅器ＤＡＭＰの両入力においてフィードスルーが同一であれば相殺されるが、実際には２つのスイッチＳＷ１およびＳＷ２のばらつきによりそうはならないので、完全には除去できない。
【００４４】
これに対し、本実施例では、キャパシタＣ１およびＣ２と次の入力の間に抵抗Ｒ３およびＲ４を挿入し、この抵抗Ｒ３およびＲ４の後端側のｃ点およびｄ点と基準電圧Ｖｒｅｆとの間に、第１および第２のスイッチＳＷ１およびＳＷ２と同時に開閉されるスイッチＳＷ５およびＳＷ６を設けてあるため、各スイッチのオン抵抗値が或る程度大きくても、図１１の動作タイムチャートに示すように、最初のスイッチＳＷ１およびＳＷ２をスイッチオン時に通過する信号は一度小さくなった後、更に後段の抵抗Ｒ３およびＲ４とスイッチＳＷ５およびＳＷ６により小さくなる。この結果、各スイッチのサイズを非常に大きくしてオン抵抗を下げなくても、充分な信号抑制効果が得られる。
【００４５】
この実施例は第１の前提例を前提としたが、第２乃至第４の前提例を前提とすることもできる。例えば、図６の第３の前提例に適用する場合、図１０の破線で示すようにスイッチＳＷ５およびＳＷ６に並列にバイアス用の抵抗Ｒ１およぼＲ２が接続される。
【００４６】
次に、上記各前提例および実施例の増幅回路で使うスイッチＳＷ１からＳＷ６に好適なスイッチ素子の実施例について説明する。
【００４７】
スイッチ素子を半導体装置で実現する際、できるだけリークも小さく、フィードスルーを避ける意味からは寄生容量の小さいものが望ましい。そこで、本実施例では、図１２（ａ）の平面図および同図のＸ−Ｘ線に沿う断面を示す図１２（ｂ）に示すように、アイソレーション拡散によって分離されたＮ型エピタキシャル層の島をベースとし、その上に一方が他方を取り囲むように２つのＰ拡散層を形成したラテラル構造のＰＮＰトランジスタをスイッチ素子として使い、且つ、通常は２つのＰ拡散層のうち内側をエミッタ、外側をコレクタとするが、本実施例では通常とは逆、すなわち、内側のＰ拡散層をコレクタ、外側のＰ拡散層をエミッタとして使用する。これにより、ベースとコレクタの間の容量が低減し、フィードスルーの影響が小さいスイッチ素子が得られる。
【００４８】
図１３に本実施例のスイッチ素子をスイッチＳＷ１に適用した場合の回路図を示す。この場合、スイッチング信号がローレベルＬでオン、ハイレベルＨでオフする。スイッチング信号としてはタイミング信号Ｔｉが使用される。他のスイッチＳＷ２〜ＳＷ６も同様にして実現できる。
【００４９】
以上の増幅回路の実施例では、光電スイッチ装置における増幅回路への適用を例にしたが、本発明の増幅回路は光電スイッチ装置以外の各種の装置への適用が可能である。
【００５０】
【発明の効果】
以上説明したように本発明によれば、レベルの小さな信号を多段に増幅する際にも、信号が振動的に尾を引く現象が発生しないように増幅することのできる増幅回路が得られる。また、発光素子と受光素子との対を複数並べた光電スイッチ装置における誤動作をアナログ信号処理にて防止することが可能となる。
【図面の簡単な説明】
【図１】本発明にかかる光電スイッチ装置の一実施の形態のブロック図である。
【図２】  本発明にかかる光電スイッチ装置のタイミング回路から出力されるタイミング信号を示す図である。
【図３】  アナログ処理回路３−ｉの構成例を示すブロック図である。
【図４】  本発明の増幅回路の第１および第２の前提例の回路図である。
【図５】  本発明の第１の前提例にかかる増幅回路の動作タイムチャートである。
【図６】  本発明の第３の前提例にかかる増幅回路の回路図である。
【図７】  バイポーラトランジスタで構成された差動増幅器の例を示す回路図である。
【図８】  本発明の第３の前提例にかかる増幅回路の動作タイムチャートを示す図である。
【図９】  本発明の第４の前提例にかかる増幅回路の回路図である。
【図１０】  本発明の一実施例にかかる増幅回路の回路図である。
【図１１】  本発明の一実施例にかかる増幅回路の動作タイムチャートを示す図である。
【図１２】  本発明の増幅回路で使用するスイッチ素子の構造を示す図である。
【図１３】  図１２のスイッチ素子をスイッチＳＷ１に適用した場合の回路図である。
【符号の説明】
１−１〜１−ｎ…発光部
２−１〜２−ｎ…受光部
Ｔ１〜Ｔｎ…タイミング信号
【図１】
0003910832.tif 000002
【図２】
0003910832.tif 000003
【図３】
0003910832.tif 000004
【図４】
0003910832.tif 000005
【図５】
0003910832.tif 000006
【図６】
0003910832.tif 000007
【図７】
0003910832.tif 000008
【図８】
0003910832.tif 000009
【図９】
0003910832.tif 000010
【図１０】
0003910832.tif 000011
【図１１】
0003910832.tif 000012
【図１２】
0003910832.tif 000013
【図１３】
0003910832.tif 000014