(57)【特許請求の範囲】
【請求項１】
行および列の行列において配置された複数の表示素子と、互いに整列すると共に、行または列方向に延在する第１および第２電極とを有し、前記第１および第２電極が同じ表示素子に関連する対を形成する、フラットパネルディスプレイと、
前記第１および第２電極に結合され、駆動信号を前記対に供給する駆動回路とを具えるフラットパネルディスプレイ装置であり、前記駆動回路が、２つの異なったグループに属する前記対において流れる電流が逆方向に流れるように、異なったグループに属する前記対に逆の駆動信号を供給するサブ駆動回路を具えるフラットパネルディスプレイ装置であって、
前記サブ駆動回路の第１のものを前記第１電極の第１グループに結合し、前記サブ駆動回路の第２のものを前記第１電極の第２グループに結合し、前記サブ駆動回路の第３のものを前記第２電極の第１グループに結合し、前記サブ駆動回路の第４のものを前記第２電極の第２グループに結合し、
前記第２電極の第１グループを前記第１電極の第１グループの対応する第１電極と同じ表示素子に関連させ、前記第２電極の第２グループを前記第１電極の第２グループの対応する第１電極と同じ表示素子に関連させ、
前記第１および第４サブ駆動回路が等しい第１駆動信号を供給し、前記第２および第３サブ駆動回路が等しい第２駆動信号を供給し、前記第２駆動信号が高レベルを有する場合、前記第１駆動信号が低レベルを有し、前記第２駆動信号が低レベルを有する場合、前記第１駆動信号が高レベルを有することを特徴とするフラットパネルディスプレイ装置。
【請求項２】
請求項１に記載のフラットパネルディスプレイ装置において、前記第３サブ駆動回路が、前記第２電極の第１グループを相互接続する導体から成り、前記第４サブ駆動回路が、前記第２電極の第２グループを相互接続する導体から成ることを特徴とするフラットパネルデイスプレイ装置。
【請求項３】
請求項１に記載のフラットパネルディスプレイ装置において、前記２つの異なったグループの対が交互であることを特徴とするフラットパネルディスプレイ装置。
【請求項４】
フラットパネルディスプレイ装置を駆動する方法であって、前記フラットパネルディスプレイ装置が、行および列の行列において配置された複数の表示素子と、互いに整列すると共に、行または列方向に延在する第１および第２電極とを有し、前記第１および第２電極が同じ表示素子に関連する対を形成するフラットパネルディスプレイを具え、該フラットパネルディスプレイ装置駆動方法が、
２つの異なったグループに属する前記対において流れる電流が逆方向に流れるように、異なったグループに属する前記対に逆の駆動信号を供給することによって、前記第１および第２電極を駆動するステップを具えるフラットパネルディスプレイ装置駆動方法において、
前記駆動ステップが、前記第１電極の第１グループを駆動する第１ステップと、前記第１電極の第２グループを駆動する第２ステップと、前記第２電極の第１グループを駆動する第３ステップと、前記第２電極の第２グループを駆動する第４ステップとを具え、
前記第２電極の第１グループを前記第１電極の第１グループの対応する第１電極と同じ表示素子に関連させ、前記第２電極の第２グループを前記第１電極の第２グループの対応する第１電極と同じ表示素子に関連させ、
前記第１および第４ステップが等しい第１駆動信号を供給し、前記第２および第３ステップが等しい第２駆動信号を供給し、前記第２駆動信号が高レベルを有する場合、前記第１駆動信号が低レベルを有し、前記第２駆動信号が低レベルを有する場合、前記第１駆動信号が高レベルを有することを特徴とするフラットパネルディスプレイ装置駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の前特徴部分に規定したような、駆動回路を有するフラットパネルディスプレイ装置に関係する。本発明は、請求項５の前特徴部分に規定したような、フラットパネルディスプレイを駆動する方法にも関係する。
【背景技術】
【０００２】
先行技術の米国特許第５，５４１，６１８号明細書は、サブフィールド駆動されるフラットパネルディスプレイを開示している。ある実施形態は、表面放電型プラズマディスプレイパネル（ＰＤＰとも呼ばれる）を説明している。各々複数のＹ電極に平行に近くに配置された複数のＸ電極と、前記ＸおよびＹ電極に直交するアドレス電極を、パネルの表面において配置する。互いに交差する電極を、絶縁層によって絶縁する。アドレスセルを、前記Ｙ電極および隣接するＸ電極間に、対応するアドレス電極の近くに、各々形成する。アドレス周期を、すべての前記Ｙ電極において同時に行う。アドレス周期において、書き込みパルスをすべての前記Ｘ電極に印加し、前記書き込みパルスと反対の第１持続パルスをすべての前記Ｙ電極に印加し、前記アドレス電極をゼロボルトに保持する。したがって、すべての前記表示セルは放電する。次に、前記書き込みパルスの直後に、前記書き込みパルスと反対の第２持続パルスをすべての前記Ｘ電極に印加し、各表示セルおよび関係するアドレスセルの一部において、ウォールチャージを発生させる。次に、消去パルスを前記Ｙ電極の各々に逐次的に印加する。前記消去パルスの印加と同時に、アドレスパルスを表示セルのアドレス電極に選択的に印加し、ウォールチャージを消去することによって後に次の表示周期中に点灯させないようにする。アドレスパルスを印加しないセルにおいて、前記ウォールチャージは保持され、このセルは、次の表示周期中に点灯する。
【０００３】
前記第１アドレス周期の後の第１表示周期において、第１持続パルスをすべての前記Ｙ電極に印加し、代わりに第２持続パルスを前記Ｘ電極に印加することによって、持続パルスをすべての前記セルに印加する。ウォールセルを有するセルは、前記持続パルスによって点灯する。
【０００４】
前記フラットパネルディスプレイをサブフィールドモードにおいて駆動する場合、上述した動作を、その後のサブフィールドにおいて繰り返す。
【０００５】
先行技術のフラットパネルディスプレイの欠点は、大量の電磁妨害（ＥＭＩとも呼ばれる）が発生することである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、ＥＭＩをあまり発生しないフラットパネルディスプレイ装置と、このような装置を駆動する方法とを提供することである。
【課題を解決するための手段】
【０００７】
この目的のために、本発明の第１の態様は、請求項１において規定したような駆動回路を有するフラットパネルディスプレイ装置を提供する。本発明の第２の態様は、請求項５において規定したようなフラットパネルディスプレイを駆動する方法を提供する。有利な実施形態を、従属項において規定した。
【０００８】
一対の走査および持続電極（先行技術において、ＸおよびＹ電極と呼ばれ、請求の範囲において、第１および第２電極と呼ぶ）を、各表示セル（表示素子とも呼ばれる）に関連させる。表示セルを、前記一対の走査および持続電極と、アドレス電極（データ電極とも呼ばれる）との交点におけるプラズマチャネルの一部としてもよい。前記プラズマチャネルを、前記データ電極と、または、走査および持続電極と整列させる。前記走査および持続電極の各々を、前記走査および持続電極の対が少なくとも２つのグループに分割されるように、少なくとも２つのグループに分割する。駆動信号を前記走査および持続電極のグループに、異なったグループに属する走査および持続電極の対における電流が逆方向に流れるように供給する。走査および持続電極の特定の対において前記電流によって発生するＥＭＩは、すぐ近くの異なったグループに属する走査および持続電極の対において逆方向に流れる電流によって発生するＥＭＩによってほとんど相殺される。したがって、ＥＭＩの全体の量は減少する。
【０００９】
先行技術において、走査および持続電極のすべての対は、同じように駆動される。したがって、前記走査および持続電極におけるすべての電流は、同じ方向を有する。これは、特に、前記すべての走査および持続電極が同時に駆動される表示周期（持続周期とも呼ばれる）中、大量のＥＭＩを引き起こす。
【００１０】
請求項３において規定したような本発明の一実施形態において、前記持続電極を駆動する駆動回路は、前記持続電極をグループにおいて相互接続する導体から成るため、きわめて単純である。
【００１１】
請求項４において規定したような本発明の一実施形態において、異なったグループに属する走査および持続電極の対は、交互である。このようにして、反対の電流を有する連続する対間の最小の領域がＥＭＩを加え、前記行における信号間の最高の相互関係が存在するため、前記２つの連続する対によって発生するＥＭＩの最高の補償が得られる。
【００１２】
本発明のこれらおよび他の態様は、添付した図面の参照から明らかになるであろう。
【発明を実施するための最良の形態】
【００１３】
図１は、先行技術から既知の、表面放電型のＰＤＰをサブフィールドモードにおいて駆動する回路を図式的に示す。２枚のガラスパネル（図示せず）を互いに向かい合わせて配置する。データ電極Ｄを、前記ガラスパネルの一方において配置する。走査電極Ｓｃおよび持続電極Ｓｕの対を、他方のガラスパネルにおいて配置する。走査電極Ｓｃを持続電極Ｓｕと整列させ、走査および持続電極Ｓｃ、Ｓｕの対をデータ電極Ｄに対して垂直にする。表示素子（例えば、プラズマセル）Ｃを、データ電極Ｄと、走査および持続電極Ｓｕの対との交点において形成する。タイミング発生器１は、ＰＤＰにおいて表示すべき表示情報Ｐｉを受ける。タイミング発生器１は、表示情報Ｐｉのフィールド周期Ｔｆを、予め決められた数の連続的なサブフィールド周期Ｔｓｆ（図３参照）に分割する。サブフィールド周期Ｔｓｆは、アドレス周期または準備周期Ｔｐと、表示周期または持続周期Ｔｓとを具える。アドレス周期Ｔｐ中、走査ドライバ２は、走査電極Ｓｃを一つずつ連続的に選択するために走査電極Ｓｃにパルスを供給し、データドライバ３は、データｄｉをデータ電極Ｄに供給し、データｄｉを、選択された走査電極Ｓｃに関係する表示素子Ｃに書き込む。このようにして、選択された走査電極Ｓｃに関係する表示素子Ｃを予め調整する。持続ドライバ６は、持続電極Ｓｕを駆動する。アドレス周期Ｔｐ中、持続ドライバ６は、一定の電位を与える。表示周期Ｔｓ中、持続パルス発生器５は、走査ドライバ２および持続ドライバ６を経て表示素子Ｃに供給される持続パルスＳｐを発生する。表示周期Ｔｓ中に光を発生するようにアドレス周期Ｔｐ中に予め調整された表示素子Ｃは、持続パルスＳｐの数または周波数に応じた光量を発生する。持続パルスＳｐを、走査ドライバ２または持続ドライバ６のいずれかに供給することもできる。持続パルスＳｐを、データドライバ３か、走査ドライバ２または持続ドライバ６およびデータドライバ３の双方かに供給することもできる。
【００１４】
タイミング発生器１は、さらに、一定の順序のウェイト係数Ｗｆを、フィールド周期Ｔｆ毎におけるサブフィールド周期Ｓｆに関連させる。持続パルス発生器５をタイミング発生器１に結合し、ウェイト係数Ｗｆに従う持続パルスＳｐの数または周波数を供給し、予め調整された表示素子Ｃによって発生される光量がウェイト係数Ｗｆに対応するようにする。サブフィールドデータ発生器４は、表示情報Ｐｉにおける動作を行い、データｄｉがウェイト係数Ｗｆに従うようにする。
【００１５】
このようなＰＤＰと、サブフィールドモードにおけるその動作とは、米国特許明細書第５，５４１，６１８号または欧州特許明細書第０，５４９，２７５号に詳細に記載されている。
【００１６】
図２は、表面放電型ＰＤＰの基本的なＡＣプラズマサブ画素を図式的に示す。
プラズマサブ画素または表示素子Ｃを、３原色の内の１つを放射する蛍光体に関連させる。プラズマサブ画素Ｃを、２つの行電極Ｓｃ、Ｓｕおよび列電極Ｃｏの交差によって形成する。２つの行電極Ｓｃ、Ｓｕを、前記サブ画素の下部において位置させ、走査電極Ｓｃおよび持続電極Ｓｕと呼ぶ。列電極Ｃｏを、前記サブ画素の上部に位置させ、データ電極Ｄと呼ぶ。プラズマＰを、列電極Ｃｏと、２つの行電極Ｓｃ、Ｓｕとの間に、各々の誘電層Ｄｉを介して配置する。プラズマＰを、誘電層Ｄｉから、ＭｇＯ層Ｍｇによって絶縁する。パネル全体を見た場合、持続電極Ｓｕを、ＰＤＰパネルのすべての行に相互接続する。走査電極Ｓｃを、行ＩＣに接続し、アドレスまたは準備段階中に走査する。列電極Ｃｏを、列ＩＣによって動作する。プラズマセルＣを、以下の３モードおいて動作する。
１）  消去モード。各サブフィールドを準備する前に、すべてのプラズマセルＣを、同時に消去する。これを、最初にプラズマセルＣを導通状態に駆動し、次に、セルＣにおいてビルドアップされたすべての電荷を除去することによって行う。
２）  準備モード。プラズマセルＣを、持続モード中にオンまたはオフ状態になるように調整する。プラズマセルＣは、完全にオンまたはオフにのみなりうることから、いくつかの準備段階が、輝度値のすべてのビットを書き込むために必要である。プラズマセルＣを、一度に一行において選択し、列Ｃｏにおける電圧レベルは、これらのセルのオン／オフ状態を決定する。輝度値を６ビットにおいて表わす場合、６つのサブフィールドを１つのフィールド内に規定する。
３）  持続モード。交流電圧を、すべての行の走査および持続電極Ｓｃ、Ｓｕに同時に印加する。列電圧は、主に、高電圧である。オン状態になるように準備されたプラズマセルＣは、点灯する。個々の輝度ビットのウェイトは、持続中の光パルスの数を決定する。前記パネルの電力消費が高すぎる場合、各サブフィールドにおける持続パルスの数を、同じ程度減らし（実際には、少ない持続パルスを発生する）、それによって、パネルの光出力および電力消費を低減する。
【００１７】
図３は、既知の表面放電形式ＰＤＰの走査電極Ｓｃおよび持続電極Ｓｕ間の電圧波形を示す。３つのモードがあることから、対応する時間シーケンスを、Ｔｅ、ｂｘ（ビットｘサブフィールドに対する消去モード）、Ｔｐ、ｂｘ（ビットｘサブフィールドＳＦｉに対する準備モード）およびＴｓ、ｂｘ（ビットｘサブフィールドＳＦｉに対する持続モード）として示す。持続パルスの数は、時間において変化し、残り時間Ｔｒを考慮してフィールド周波数に再び調和するようにして電力消費を制限する。
【００１８】
図３は、走査および共通持続電極Ｓｃ、Ｓｕ間の電圧差の、１フィールドについて測定した場合の測定結果を示す。
【００１９】
図３は、フィールド周期Ｔｆにおいて何が起きるかの大まかな指示を与えるだけである。前記持続シーケンスの持続時間は、個々のビットのウェイトに依存し、同じ周波数を有する多数の交流パルスを含む。前記パネルの電力消費が多すぎる場合、持続時間Ｔｓ．ｂｘ中の交流パルスの数を少なくする。この結果、サブフィールドＳＦｉにおける持続周期Ｔｓ．ｂｘがより短くなり、残り時間Ｔｒは増加し、フィールド周波数に調和する。
【表１】
0003918035.tif 000002
表１は、すべて黒（レベル０）または白（レベル６３）の画像を表示した場合の、前記パネルのタイミングの概略を示す。この表から分かるように、準備および消去モードは、電力消費がエレクトロニクスによって制限される場合、変化しない。持続パルスの数は、全体的に白の画像を表示した場合、ほぼ半減する。持続パルスの数もこの表に示す（パルスカウントを、Ｔｓ行における括弧間に見ることができる）。式１を使用し、サブフィールドＳＦｉにおける持続時間Ｔｓ，ｂｘを計算することができる。
【００２０】
Ｔｓ，ｂｘ＝Ｔsustain＝１９＋９．６．Ｎ（μｓ）（式１）
変数Ｎは、パルスカウントを意味し、前記表に示してある。各パルスは９．６μｓを必要とし、Ｎパルスには常に１９μｓの指定されたシーケンスが先行する。
【００２１】
図４Ａ、４Ｂおよび４Ｃは、各々、消去周期Ｔｅ、準備周期Ｔｐおよび持続周期Ｔｓ中に、走査および持続電極Ｓｃ、Ｓｕに印加される電圧を示す。図４Ａ、４Ｂおよび４Ｃに示すＡＣプラズマディスプレイパネルにおいて、各プラズマセルＣ（セルとも呼ぶ）を、２つの行電極（走査および持続電極Ｓｃｉ、Ｓｕｉ）と、１つの列電極（データ電極Ｄｊ）でアドレスする。ＶＧＡディスプレイは、４８０×（３×８５２）のセルＣから成ってもよい。行Ｒｉの数を４８０とし、１行における画素の数を８５２とし、１画素は３つの隣接するセルＣＲ、ＣＧ、ＣＢから成り、これらのセルは３原色の各々に対して１つである。
【００２２】
図４Ａは、消去周期Ｔｅ中に電極Ｓｃ、Ｓｕ、Ｄに印加される電圧を示す。走査電極Ｓｃに印加される走査電圧Ｖｓｃのシーケンスを、前記プラズマパネルの左側において１列に配置された５つの数字によって示す。これらの５つの数字は、消去周期Ｔｅの５つの連続するサブ周期に対応する。前記列の第１の数は、消去周期Ｔｅにおける第１サブ周期中の走査電圧Ｖｓｃの値を表わし、前記列の第５の数は、消去周期Ｔｅにおける最終サブ周期中の走査電圧Ｖｓｃの値を表わす。すべての走査電極Ｓｃを相互接続する。持続電極Ｓｕに印加される持続電圧Ｖｓｕのシーケンスを、前記プラズマディスプレイの右側において示す。すべての持続電極Ｓｕを相互接続する。データ電極Ｄに印加されるデータ電圧Ｖｄを、前記プラズマパネルの右側において示す。列において同じ垂直位置を有する電圧値は、消去周期Ｔｅの同じサブ周期に属する。例えば、消去周期Ｔｅの第３サブ周期中、走査電圧Ｖｓｃはマイナス１６０ボルトであり、持続電圧Ｖｓｕはゼロボルトであり、データ電圧はゼロボルトである。消去周期Ｔｅ後、すべてのセルは消去される。
【００２３】
図４Ｂは、準備周期Ｔｐのサブ周期中の走査電圧Ｖｓｃ、持続電圧Ｖｓｕおよびデータ電圧Ｖｄを示す。選択された行Ｒｓの走査電圧Ｖｓｃは、マイナス１７０ボルトの値を示す。すべての他の行Ｒｉに対して、マイナス７０ボルトの走査電圧Ｖｓｃを印加する。すべての持続電極Ｓｕを相互接続し、５０ボルトの持続電圧を受けさせる。データ電圧Ｖｄは、次の持続周期Ｔｓ中にセルＣを暗いままにしておくか、発光させるかを各々予め調整するために、ゼロボルトまたは６０ボルトの値のいずれかを有する。準備周期Ｔｐ中、すべての行をその後に選択し、すべてのセルＣを１行ずつ予め調整する。準備されたセルＣのみが、前記持続周期中に点灯する。
【００２４】
図４Ｃは、先行技術において用いられるような、持続周期Ｔｓ中の走査電圧Ｖｓｃ、持続電圧Ｖｓｕおよびデータ電圧Ｖｄを示す。走査電圧Ｖｓｃを、すべて相互接続された走査電極Ｓｃに印加する。持続電圧Ｖｓｕを、すべて相互接続された持続Ｓｕに印加する。データ電極Ｄは、６０ボルトの値を有するデータ電圧Ｖｄを与える。持続周期Ｔｓは、２０ｕｓ程度の代表的な繰り返し時間を有する持続パルスＳｐを具える。１つの持続パルスＳｐは、２つの連続する周期、走査電圧Ｖｓｃが１７０ボルトで持続電圧Ｖｓｕがゼロボルトの第１周期と、走査電圧Ｖｓｃがゼロボルトで持続電圧Ｖｓｕが１７０ボルトの第２周期とを具える。持続周期Ｔｓ中、大電流がＰＤＰの行Ｒに流れ、光出力を形成する。３００ｍＡ程度の最大電流が、４２インチＰＤＰの各行Ｒに、白線を表示しなければ成らない場合に流れる。したがって、白面を表示しなければならない場合、５０ｋＨｚ程度の周波数を有する１４４アンペアの全体表示ピーク電流が、４８０行Ｒを有するＶＧＡディスプレイに流れる。これは、多量のＥＭＩをもたらす。全体の帰還電流は、前記ＰＤＰの背後に、中央に集まるとする。したがって、前記全体の電流は、前記ＰＤＰの中央に配置された走査電極Ｓｃに接続された走査導体を経て走査電極Ｓｃに供給、または走査電極Ｓｃから引き出され、この全体の電流は、前記ＰＤＰの中央において配置された持続電極Ｓｕに接続された持続導体を経て持続電極Ｓｕに供給、または持続電極Ｓｕから引き出される。前記ＰＤＰの右側における走査導体端および持続導体端の双方は、互いに近い。電流ループによって囲まれる範囲は、行Ｒ毎に異なる。ある行Ｒによって囲まれる範囲をＡｒ＝Ａｐ／４８０によって示すとし、ここで、Ａｐを前記ＰＤＰの範囲とし、４８０を前記ＰＤＰの行の数とする。電流によって囲まれる合計の範囲は、
Atotal=2*(1+2+...+240)*Ar=57840Ar
にほぼ等しい。この合計の範囲Ａｔｏｔａｌは、前記ＰＤＰによって発生するＥＭＩの量に対する測定である。
【００２５】
図５は、本発明の一実施形態による、持続周期Ｔｓ中の走査および持続電極Ｓｃ、Ｓｕのグループに供給される電圧を示す。走査電極Ｓｃおよび持続電極Ｓｕの双方を、２つのグループに分割する。奇数行Ｒｏのすべての走査電極Ｓｃｏを相互接続し、第１電圧Ｖ１を受けさせ、偶数行のすべての走査電極Ｓｃｅを相互接続し、第２電圧Ｖ２を受けさせる。奇数行のすべての持続電極Ｓｕｏを相互接続し、第２電圧Ｖ２を受けさせ、偶数行のすべての持続電極Ｓｕｅを相互接続し、第１電圧Ｖ１を受けさせる。第１電圧Ｖ１および第２電圧Ｖ２の双方は、ゼロおよび１７０ボルトの値を交互に有する。第２電圧Ｖ２が１７０ボルトの値を有する場合、第１電圧Ｖ１はゼロＶであり、逆の場合は逆である。このようにして、連続する行Ｒの走査および持続電極Ｓｃ、Ｓｕにおいて流れる電流は、反対の方向を有する。個々の奇数行Ｒｏを流れる電流によって発生される電磁場は、連続する偶数行Ｒｅによって発生される電磁場によってほとんど補償される。奇数および偶数行Ｒｏ、Ｒｅ間の範囲のみが、ＥＭＩを増す。４８０行Ｒを有するＶＧＡ  ＰＤＰにおける電流によって囲まれる範囲は、４８０×Ａｒ程度である。したがって、先行技術に関して、２０×ｌｏｇ（５７８４０／４８０）＝４２ｄＢ程度のＥＭＩにおける減少が得られる。ＥＭＩ減少のこの計算は、一次近似に基づいており、実際の３次元セットアップにおいて、２０ないし２５ｄＢの減少が測定されている。
【００２６】
ＥＭＩの最適な減少は、連続行Ｒにおいて逆電流を発生することによって達成される。このようにして、逆電流を有する連続対間の最小範囲がＥＭＩを増し、前記行における表示信号間に最高の相関が存在するため、２つの連続対によって発生されるＥＭＩの最大の補償が得られる。
【００２７】
前記ＰＤＰをｎ（例えば、１６）の連続する行Ｒのブロックに分割し、これらのブロックにおいては、連続行Ｒの前のブロックの電流方向と逆方向に電流が流れる連続行Ｒのグループによって流れる同じ方向において電流が流れるようにした場合も、ＥＭＩを減少することができる。
図６は、走査ドライバ回路２の基本サブ回路２０を示す。図６の基本サブ回路２０は、第２ＦＥＴ２４の主電流経路と直列に配置された主電流経路を有する第１電界効果トランジスタ（ＦＥＴ）２２を具える。第１および第２ダイオード２３、２５を、各々、前記第１および第２ＦＥＴの寄生ダイオードとする。制御回路２１は、入力制御信号を入力部Ｉにおいて受け、制御信号を第１および第２ＦＥＴ２２、２４の制御電極に供給する。第１および第２ＦＥＴ２２、２４の相互接続された主端子を、端子Ｃに接続する。端子Ｃを、走査電極Ｓｃの１つに接続する。第１ＦＥＴ２２のまだ自由な主端子を端子Ｂに接続し、第２ＦＥＴ２４のまだ自由な主端子を端子Ａに接続する。
【００２８】
準備周期Ｔｐにおいて、第１負電圧（例えば、−７０Ｖ）を端子Ｂに印加し、第２負電圧（例えば、−１７０Ｖ）を端子Ａに印加する。入力端子Ｉに印加される前記入力制御信号は、第１ＦＥＴ２２または第２ＥＦＴ２４のどちらを導通させるかを決定する。第１ＦＥＴ２２が導通する場合、前記第１負電圧が走査電極Ｓｃに印加され、関連する行は選択されない。第２ＦＥＴ２４が導通する場合、前記第２負電圧が走査電極Ｓｃに印加され、関連する行が選択される。
【００２９】
サブ回路２０を走査電極Ｓｃ毎に接続し、適切な入力制御信号を制御回路２１の個々の入力部Ｉに印加することによって、行Ｒを一行ずつ準備する（選択された行Ｒに関連するセルＣを予め調整する）ことができる。
【００３０】
行Ｒを一行ずつ選択する必要がある準備周期Ｔｐ中とは相違して、持続周期Ｔｓ中、すべての行Ｒを同時に持続できることが有利である。行Ｒ毎に選択する必要がないため、サブ回路２０毎において、制御回路２１は、第１および第２ＦＥＴ２２、２４を制御し、非導通にする。したがって、第１および第２ダイオード２３、２５のみが、持続周期Ｔｓ中に関連する。持続パルスＳｐの第１周期中、高電位電圧（例えば、＋１７０Ｖ）を端子Ａに印加し、端子Ｂをオープンエンドにする。電流Ｉ１は、端子Ａからダイオード２５を経て、端子Ｃに接続された走査電極Ｓｃに流れる。持続パルスＳｐの第２周期中、低電圧（例えば、０Ｖ）を端子Ｂに印加し、端子Ａをオープンエンドにする。電流Ｉ２は、端子Ｃからダイオード２３を経て端子Ｂに流れる。
【００３１】
図７は、本発明の一実施形態による、持続パルスＴｓ中のサブ回路２０ｉの接続を示す。上述したように、第１および第２ダイオード２３、２５のみが、持続周期Ｔｓ中に関連する。したがって、図７は、各サブ回路２０の第１および第２ダイオード２３、２５のみを示す。サブ駆動回路２ｅは、第１および第２ダイオード２３ｅ，２５ｅを有するサブ回路２０ｅの左列を具え、偶数行Ｒｅの走査電極Ｓｃｅを駆動する。サブ駆動回路２ｏは、第１および第２ダイオード２３ｏ，２５ｏを有するサブ回路２０ｏの右列を具え、奇数行Ｒｏの走査電極Ｓｃｏを駆動する。右列におけるサブ回路２０ｏのすべての端子Ａｏを、第１スイッチＳ１の第１接点１に接続する。サブ回路２０ｏのすべての端子Ｂｏを、第１スイッチＳ１の第２接点２に接続する。左列におけるサブ回路２０ｅのすべての端子Ｂｅを、第２スイッチＳ２の第１接点１に接続する。サブ回路２０ｅのすべての端子Ａｅを、第２スイッチＳ２の第２接点２に接続する。第１スイッチＳ１の行接点は、持続パルスドライバ５から第１電圧Ｖ１を受け、第２スイッチＳ２の行接点は、持続パルスドライバ５から第２電圧Ｖ２を受ける。第１電圧Ｖ１を、サブ駆動回路６ｅを経て偶数持続電極Ｓｕｅにも印加する。第２電圧Ｖ２を、サブ駆動回路６ｏを経て奇数持続電極Ｓｕｏにも印加する。分かるように、好適実施形態において、サブ駆動回路６ｅおよび６ｏを導体とする。第１および第２スイッチＳ１、Ｓ２の双方は、第１電圧Ｖ１が高レベル（例えば、１７０Ｖ）を有する場合、これらの共通接点を接点１に接触させ、第１および第２スイッチＳ１、Ｓ２の双方は、第１電圧Ｖ１が低レベル（例えば、０Ｖ）を有する場合、これらの共通接点を接点２に接触させる。このようにして、第１電圧Ｖ１が高電圧を有し、第２電圧Ｖ２が低電圧を有している周期中、矢印によって示すように、奇数走査および持続電極Ｓｃｏ、Ｓｕｏにおける電流は左から右に流れ、偶数走査および持続電極Ｓｃｅ、Ｓｕｅにおける電流は右から左に流れる。第１電圧Ｖ１が低電圧を有し、第２電圧Ｖ２が高電圧を有する場合、すべての電流は方向を変える。再び、奇数および偶数電極Ｓｃｏ、Ｓｃｅ、Ｓｕｏ、Ｓｕｅにおける電流は、逆方向において流れる。データ電極Ｄを、データドライバ３によって駆動する。
【００３２】
前記第１および第２スイッチを、第１および第２スイッチ接点１、２間の導体のインピーダンスを無視できる場合、省いてもよい。この場合において、第１スイッチＳ１の第１および第２接点１、２を相互接続し、第１電圧Ｖ１を受けてもよく、第２スイッチＳ２の第１および第２接点１、２を相互接続し、第２電圧Ｖ２を受けてもよい。
【００３３】
本発明を、好適実施形態に関して説明したが、上記で概略を述べた原理内のこれらの変形が当業者には明らかであり、したがって、本発明はこれらの実施形態に限定されず、これらの変形を含むものとすることは明らかであろう。すべての電圧の値は、例である。本発明は、特定の解像度または特定の行Ｒの数を有するＰＤＰに限定されない。行および列方向を交換することができ、走査および持続電極Ｓｃ、Ｓｕは、列方向に延在してもよい。本発明は、サブフィールドモード以外のモードで駆動されるフラットパネルディスプレイにも好適である。本発明は、電極Ｓｃ、Ｓｕの異なった対（１つの走査電極および１つの持続電極）が、セルＣの各行Ｒに関連するＰＤＰに限定されない。いくらかの小さな変更によって、セルＣの２つの行Ｒが、４つの電極の代わりに３つの電極によって駆動されるＰＤＰにおいて、逆方向の電流を発生させることもできる。このようなＰＤＰにおいて、セルＣの第１行Ｒを第１走査電極Ｓｃおよび持続電極Ｓｕに関連させ、セルの第２行Ｒを同じ持続電極Ｓｕおよび第２走査電極Ｓｃに関連させ、同様に続ける。持続電極Ｓｕを２つのグループに分割し、走査電極Ｓｃのいずれかの側に配置された２つの持続電極Ｓｕが異なったグループに属するようにする。このようにして、セルＣの１行Ｒのみの準備が、適切な電圧を走査電極Ｓｃおよび隣接する持続電極Ｓｕに印加することによって可能になる。持続電極Ｓｕのグループをさらに分割することによって、持続電極Ｓｕおよび走査電極Ｓｃの対のグループを得ることができ、それによって、異なったグループに属する対における電流は、逆方向に流れる。
【図面の簡単な説明】
【００３４】
【図１】先行技術から既知の、表面放電型のＰＤＰをサブフィールドモードにおいて駆動する回路を図式的に示す。
【図２】表面放電型ＰＤＰの基本的なサブ画素構造を図式的に示す。
【図３】先行技術の表面放電型ＰＤＰの走査および持続電極間の電圧波形を示す。
【図４Ａ】前記走査および持続電極に、消去周期中に供給される電圧を示す。
【図４Ｂ】前記走査および持続電極に、準備周期中に供給される電圧を示す。
【図４Ｃ】前記走査および持続電極に、持続周期中に供給される電圧を示す。
【図５】本発明の一実施形態による走査および持続電極のグループに供給される電圧を示す。
【図６】走査ドライバ回路の基本サブ回路を示す。
【図７】本発明の一実施形態による持続周期中のサブ回路の接続を示す。
【図１】
0003918035.tif 000003
【図２】
0003918035.tif 000004
【図３】
0003918035.tif 000005
【図４Ａ】
0003918035.tif 000006
【図４Ｂ】
0003918035.tif 000007
【図４Ｃ】
0003918035.tif 000008
【図５】
0003918035.tif 000009
【図６】
0003918035.tif 000010
【図７】
0003918035.tif 000011