(57)【特許請求の範囲】
【請求項１】
電子機器に取り外し可能に接続され、記憶媒体を搭載している付加装置とデータ通信を行う接触型送受信装置であって、
前記記憶媒体と接続して第１通信ラインと第２通信ラインとを形成するための接続部と、
前記第１通信ラインと前記第２通信ラインとを用いて前記記憶媒体とデータ通信を行う制御手段と、
前記制御手段から出力されるクロック信号に応じて前記第１通信ラインに、前記クロック信号と同位相の第１搬送波信号を送信し、かつ前記クロック信号に応じて前記第２通信ラインに、前記クロック信号と逆位相の第２搬送波信号を送信し、前記第１搬送波信号と前記第２搬送波信号による差動信号を送信することによって前記記憶媒体に対する電力供給及びデータ通信を行うＣＭＯＳロジックＩＣと、前記制御手段から前記記憶媒体にデータ送信する場合、前記差動信号によってデータ送信するために、前記制御手段から出力されるデータ信号に応じて前記ＣＭＯＳロジックＩＣに供給する電源電圧の値を変化させる電圧変調手段とを有する駆動回路と
を備えたことを特徴とする接触型送受信装置。
【請求項２】
前記記憶媒体は、少なくとも２つの電極を有し、前記接続部は、前記記憶媒体の電極と接続するためのコネクタを有することを特徴とする請求項１に記載の接触型送受信装置。
【請求項３】
前記電圧変調手段は、前記制御手段からのデータ信号に応じてオンオフ動作するトランジスタを有し、該トランジスタのオンオフ動作によって前記電源電圧を第１の電圧と第１の電圧よりも小さい第２の電圧に切り替えることを特徴とする請求項１または２に記載の接触型送受信装置。
【請求項４】
前記ＣＭＯＳロジックＩＣは、ＣＭＯＳインバータＩＣであり、第１のインバータ素子と第２のインバータ素子と第３のインバータ素子を有し、前記第１のインバータ素子の出力と前記第２のインバータ素子の入力とを結線する構成であって、前記第１搬送波信号が前記第２のインバータ素子から出力され、前記第２搬送波信号が前記第３のインバータ素子から出力されることを特徴とする請求項１に記載の接触型送受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器に取り外し可能に接続され、記憶媒体を搭載した付加（付属）装置や消耗部材などとデータ通信を行う接触型送受信装置に関する。
【０００２】
【従来の技術】
近年、膨大な個体数の製品等に対して、個別情報を記憶させ、それらと端末等の間で通信を行い、情報の書き換えを行うことにより、品質や流通等の情報管理が行われている。このようにデータの書き換えが可能な小型の送受信装置（素子）は、将来的には商業製品に限らず、医療や行政における個人のＩＤカードとして、または電子マネーのような有価証券としての利用など様々な応用展開が期待される。
【０００３】
これら装置（素子）の個体数や使用される環境等を考慮すると、各個体に付加する装置は、小型化および低コスト化、さらに耐久性の観点からも、内部回路の構成を簡易にすることが望ましい。同様にそれらと通信を行う送受信装置も簡易化することによって、これら情報管理システムの利便性向上につながると予想される。
【０００４】
各個体と送受信装置との通信手段としては、目的用途に合わせて、接触型（有線方式）や非接触型（無線方式）がある。本発明で扱う接触型は、非接触型で用いられる、電磁波により無線でデータ通信するための電磁誘導結合装置（回路）を必要としないため、低コストで小型のシステムが実現される。例えば、プリンタ装置においては、画像形成に必要なトナーや感光体を含む消耗品としてプリンタエンジンに取り外し可能なカートリッジに記憶媒体を搭載し、プリンタエンジンとデータ通信を行うが、カートリッジとプリンタエンジンが必ず接触すること、カートリッジ交換およびジャム処理時のみにカートリッジ挿抜が限定され、接点の摩耗が少ないことの２点を考慮すると、非接触型よりも、低コストで放射ノイズを軽減できる接触型のメリットを生かすことができる。
【０００５】
【発明が解決しようとする課題】
本発明は、以上のような従来の記憶媒体とのデータ送受信装置に鑑みて提案されるものであって、本発明が解決しようとする課題には次のようなものが挙げられる。
【０００６】
ここではプリンタ装置において、記憶メモリと記憶データを通信するためのインターフェースを有するメモリチップが付加されたカートリッジとの有線通信を行う場合の例について説明する。メモリチップには接点電極面が設けてあり、カートリッジをプリンタ装置に挿入した際に、プリンタ装置内の接点コネクタと接触が保持されることにより通信ラインが確保される。
【０００７】
また、メモリチップは、小型化やバッテリー寿命等の問題から、メモリチップ自体は電源を持たず、外部の駆動回路により電源供給を受けるタイプが主流である。そして、駆動回路を通して、プリンタ装置から電源供給を受けながら、データ通信を行う。従って、駆動回路は、メモリチップへの電源供給、通信同期のためのクロック供給、そしてデータの送受信を全て行う必要がある。
【０００８】
この駆動回路は、データ信号の変調手段として振幅変調回路を有し、これを実現する手段としては、トランジスタなどのスイッチング素子群で回路を構成するか、専用ドライバＩＣを用いる方法がある。
【０００９】
しかしながら、前者のスイッチング素子による構成では、各構成素子全てについての個体ばらつきや温度特性を考慮する必要があり、全体的に回路構成が複雑となりやすく、後者は一般的に高価になりやすいという問題がある。
【００１０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、安価でかつ簡易な回路構成となる駆動回路を実現する接触型送受信装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、電子機器に取り外し可能に接続され、記憶媒体を搭載している付加装置とデータ通信を行う接触型送受信装置であって、前記記憶媒体と接続して第１通信ラインと第２通信ラインとを形成するための接続部と、前記第１通信ラインと前記第２通信ラインとを用いて前記記憶媒体とデータ通信を行う制御手段と、前記制御手段から出力されるクロック信号に応じて前記第１通信ラインに、前記クロック信号と同位相の第１搬送波信号を送信し、かつ前記クロック信号に応じて前記第２通信ラインに、前記クロック信号と逆位相の第２搬送波信号を送信し、前記第１搬送波信号と前記第２搬送波信号による差動信号を送信することによって前記記憶媒体に対する電力供給及びデータ通信を行うＣＭＯＳロジックＩＣと、前記制御手段から前記記憶媒体にデータ送信する場合、前記差動信号によってデータ送信するために、前記制御手段から出力されるデータ信号に応じて前記ＣＭＯＳロジックＩＣに供給する電源電圧の値を変化させる電圧変調手段とを有する駆動回路とを備えたことを特徴とする。
【００１２】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記記憶媒体は、少なくとも２つの電極を有し、前記接続部は、前記記憶媒体の電極と接続するためのコネクタを有することを特徴とする。
【００１４】
また、請求項３に記載の発明は、請求項１または２に記載の発明において、前記電圧変調手段は、前記制御手段からのデータ信号に応じてオンオフ動作するトランジスタを有し、該トランジスタのオンオフ動作によって前記電源電圧を第１の電圧と第１の電圧よりも小さい第２の電圧に切り替えることを特徴とする。
【００１７】
また、請求項４に記載の発明は、請求項１に記載の発明において、前記ＣＭＯＳロジックＩＣは、ＣＭＯＳインバータＩＣであり、第１のインバータ素子と第２のインバータ素子と第３のインバータ素子を有し、前記第１のインバータ素子の出力と前記第２のインバータ素子の入力とを結線する構成であって、前記第１搬送波信号が前記第２のインバータ素子から出力され、前記第２搬送波信号が前記第３のインバータ素子から出力されることを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の接触型送受信装置の一実施例を説明するための構成図で、図中符号１は、プリンタ装置、２はカートリッジ、３はメモリチップ、４は接点コネクタ、５は駆動回路、６は制御回路、７はドアスイッチ、８は挿入口ドアを示している。
【００２０】
メモリチップ３は、メモリチップ３に備わる接点電極面とプリンタ装置１内の接点コネクタ４を介して駆動回路５に接続されている。したがって、カートリッジ２がプリンタ装置１から取り外された場合には全ての通信線は物理的に切断される。一方、プリンタ装置１内の駆動回路５は制御回路６により制御され、制御回路６の指示に応じて駆動回路が動作し、メモリチップ３に対して電源供給、データの同期通信を行う。
【００２１】
図２は、本発明における２線式接触型送受信装置の構成を示す図で、符号９は接点電極、１０，１１は信号線を示している。接触型通信には、通信線の本数により様々な通信方式が存在するが、通信線の本数の増加とともに、束線やコネクタの総コストが上昇するため、最も低コストなシステムを実現するには、図２に示すような最小本数の２線式が優位である。
【００２２】
図３（ａ）〜（ｅ）は、一般的に外来ノイズによる影響を受け難い差動伝送方式での通信信号の実施例を示す図で、図３（ｄ）に示す送信信号Ｓ３に対して、位相が反転した関係にある図３（ｅ）のような送信信号Ｓ４を送信する。常に２信号のうち一方は電位が０Ｖであるため、これを基準電位とし、もう一方の電位がメモリチップ３で検出される信号電位となる。これらの信号電位の振幅変調を行うことにより、シリアルデータ通信が可能となる。
【００２３】
図４は、本発明における接触型送受信装置内の駆動回路を示す図である。
本実施例では汎用ＣＭＯＳロジックＩＣとして、ＣＭＯＳインバータＩＣを使用している。ＣＭＯＳインバータＩＣには１つないしは、複数のインバータ素子が内蔵されており、本実施例では、インバータ素子が少なくとも３回路入りのＩＣを使用している。図４中のＩＮＶ１、ＩＮＶ２、ＩＮＶ３がロジックＩＣ中のインバータの各素子を表し、これらが共有するＩＣの電源端子にはＶ２で表される電圧が印加される。なお、図４におけるＳ３、Ｓ４の出力信号が、図２中の信号線１０、１１を介してメモリチップ３と通信を行う。
【００２４】
ＣＭＯＳロジックは高速応答性に優れ、入力インピーダンスが大きく、出力インピーダンスが小さいという特徴がある。この汎用ＣＭＯＳロジックＩＣの中で、最も単純な論理素子であるインバータ素子を内蔵したＣＭＯＳインバータＩＣは、汎用性が高く、比較的に安価に入手できるため、これを利用することによって駆動回路の低コスト化が期待される。以下、このＣＭＯＳインバータＩＣを使用した実施例について詳細に説明する。
【００２５】
以下の説明において、駆動回路５からメモリチップ３へのデータ送信を、駆動回路５を上流側として「ダウンリンク」と称し、反対にメモリチップ３から駆動回路５へのデータ送信を「アップリンク」と称することとする。
【００２６】
（搬送波信号）
駆動回路５とメモリチップ３がデータ通信を行う際に、通信の同期をとる必要がある。本実施例では制御回路６から出力されるクロック信号（Ｓ１）を同期クロックとしている。ここで制御回路６とメモリチップ３の動作電圧が異なる場合、例えば３．３Ｖ系と５Ｖ系のような場合に対応するために、トランジスタＴｒ２を介して、メモリチップ３の動作電圧に合わせ、電圧Ｖ１を抵抗Ｒ３とＲ５で分圧した電圧値に増幅している。この増幅された信号が搬送波信号としてＣＭＯＳインバータＩＣの入力端子に入力される。
【００２７】
（ロジックＩＣの接続）
ＣＭＯＳインバータＩＣを変調回路として使用するために、ＩＮＶ１の出力とＩＮＶ２の入力を結線し、ＩＮＶ１とＩＮＶ３の入力端子に前述の搬送波信号を入力する。これによりＩＮＶ２の出力は搬送波信号と同じ位相、ＩＮＶ３の出力は反対の位相となり、ＩＮＶ２とＩＮＶ３の出力信号を用いることにより差動信号通信が可能となる。このときＩＮＶ２の出力信号は、インバータ素子を２段、介しているため、ＩＮＶ２とＩＮＶ３の出力において応答時間の差が発生する。これを補償するためにＩＮＶ３の入力端子に遅延補償用の抵抗Ｒ６を挿入している。
【００２８】
（ロジックＩＣの電源端子）
通常のロジックＩＣの使用方法では、電源電圧Ｖ２は、出力電圧を一定にするために、一定電圧を印加して使用する。しかし、本発明ではパルス振幅変調を行うために、電源電圧Ｖ２を２値以上に変化させる。本実施例ではダウンリンクの際、電源電圧Ｖ２を２値（ＶＨ、ＶＬ）に変化させている。ここでメモリチップ３は電源を持たないために、駆動回路５は信号線を介して電力を供給する必要がある。そこで２値電圧のうち、低いほうの電圧ＶＬをメモリチップ３が動作するために必要な電圧以上とする。これによりメモリチップ３には常にＶＬ以上の電圧が供給されるため、電源が不要となる。またＶＨおよびＶＬは、制御回路６からのデータ信号（Ｓ２）によりＴｒ１をオン、オフさせることにより、オフのときは、Ｔｒ１はオープンとなるため、Ｖ２にはＶ１の電圧がそのまま印加され（ＶＨ）、オンのときは、Ｔｒ２がショートして電流が流れるため、Ｖ２にはＶ１をＲ１とＲ２で分圧した電圧が印加される（ＶＬ）。
【００２９】
（メモリチップでの復調）
図５は、本発明における接触型送受信装置での信号復調の概要を示す図で、駆動回路５内のロジックＩＣにより生成されたＳ３，Ｓ４の差動信号がメモリチップ３で復調される様子を示した図である。図中符号１２は制御部、１３は復調部、１４は記憶部を示している。
【００３０】
差動信号Ｓ３，Ｓ４は、メモリチップ３内の復調部１３により、振幅成分つまりデータ信号が取り出され、その復調信号Ｓ６が制御部１２へ送られる。このときＳ６はＶＬ以上の電圧が常に保持されるために、一定値以上の電力が供給され続ける。また制御部１２は通信の同期を図るため、Ｓ３ないしはＳ４の立ち上がりもしくは立ち下がりエッジを監視している（Ｓ５）。
【００３１】
（ロジックＩＣの電源電圧と入力電圧の連動）
ロジックＩＣの電源電圧を変動させる際に重要となるのが、ロジックＩＣの電源電圧Ｖ２と入力電圧Ｖ３の関係である。通常の使用方法では電源電圧Ｖ２を変動させないため、入力信号の振幅Ｖ３はロジックＩＣの定格に従い電源電圧Ｖ２以下の一定値とするのが一般的である。しかしながら、入力電圧Ｖ３を一定値とすると電源電圧Ｖ２を変動させたとき問題が発生する。前述のように、ロジックＩＣの破壊を防ぐために、入力電圧Ｖ３は常に電源電圧Ｖ２以下にしなければならない。図６（ａ）〜（ｆ）は、本実施例を採らない場合の影響を説明する図で、図６（ａ）及び（ｂ）に示すように、仮に２値（ＶＨ，ＶＬ）の電源電圧Ｖ２のうちＶＨに入力電圧Ｖ３を合わせた場合、図６（ｃ）に示すように、電源電圧Ｖ２がＶＬとなったときに、入力電圧（Ｖ３＝ＶＨ）が電源電圧を越えてしまい、ＩＣ破壊の原因となってしまう。
【００３２】
一方、図６（ｄ）及び（ｅ）に示すように、入力電圧をＶ３＝ＶＬに設定した場合、図６（ｆ）に示すように、入力電圧Ｖ３は常に電源電圧Ｖ２の最小値ＶＬ以下となるため、破壊の危険は無いが、ＶＨとＶＬの差が大きい場合、つまり、変調電圧幅（ＶＨ−ＶＬ）を大きくとりたいときに、電源電圧Ｖ２＝ＶＨに対し、入力電圧Ｖ３＝ＶＬが小さくなると、ロジックＩＣに貫通電流が大量に流れ、電源電圧Ｖ２を降下させてしまい、その結果、出力電圧Ｖ３はＶＨよりも低い値となる。
【００３３】
一方、Ｖ３＝０Ｖ入力のときは、貫通電流がほとんど発生しないために、出力電圧はＶＨとなるため、入力信号の電位（Ｈｉ，Ｌｏ）により、出力信号の振幅電圧にがたつきが出てしまうという問題がある。
【００３４】
このような問題に対して、本発明では電源電圧の変化に連動して、入力電圧を変化させる構成を採ることにより、前述のような弊害を回避することができる。実施例としては、図４に示すように、抵抗Ｒ４を挿入し、Ｔｒ１がオン状態になり、電源電圧Ｖ２を下げようとした場合、Ｒ４に電流が流れるため、電源電圧Ｖ２と連動して、入力電圧Ｖ３を降下させることができる。
【００３５】
ただし、Ｒ４の挿入により、新たに電流経路が発生するため、他の電圧値にも影響を及ぼさないように、Ｒ４の抵抗値はＲ１、Ｒ２、Ｒ３の抵抗値と比較して十分に大きい値とする。この条件の下にＶ２とＶ３の電圧値を式で表すと、以下のようになる。なお、Ｔｒ１、Ｔｒ２の飽和電圧およびロジックＩＣでの電力損失は無視できるものとする。
【００３６】
（Ａ）；Ｔｒ１およびＴｒ２がオフ状態のとき、すなわち、データ信号が＜１＞、搬送波信号電位が＜Ｈ＞のとき
【００３７】
【数１】
0003950708.tif 000002
【００３８】
Ｒｌｏａｄは、メモリチップ３のインピーダンス（抵抗分）を表し、Ｒ１をＲｌｏａｄの１／１００程度に設定することにより、
【数２】
0003950708.tif 000003
【００３９】
となる。
【００４０】
一方、Ｖ３は
【数３】
0003950708.tif 000004
【００４１】
従って、ロジックＩＣの電源電圧に対する入力電圧の比率は、
【数４】
0003950708.tif 000005
【００４２】
となる。
【００４３】
（Ｂ）；Ｔｒ１がオフ状態、Ｔｒ２がオン状態のとき、すなわち、データ信号が＜１＞、搬送波信号電位が＜Ｌ＞のとき
【００４４】
【数５】
0003950708.tif 000006
【００４５】
【数６】
0003950708.tif 000007
【００４６】
（Ｃ）；Ｔｒ１がオン状態、Ｔｒ２がオフ状態のとき、すなわち、データ信号が＜０＞、搬送波信号電位が＜Ｈ＞のとき
【００４７】
【数７】
0003950708.tif 000008
【００４８】
次に、Ｖ３は、電源電圧Ｖ２に近い値を取る必要があるため、Ｒ５をＲ３と比較して十分に大きい値として、
【００４９】
【数８】
0003950708.tif 000009
【００５０】
となり、ロジックＩＣの電源電圧に対する入力電圧の比率は、
【００５１】
【数９】
0003950708.tif 000010
【００５２】
となる。
【００５３】
（Ｄ）；Ｔｒ１およびＴｒ２がオン状態のとき、すなわち、データ信号が＜０＞、搬送波信号電位が＜Ｈ＞のとき
【００５４】
【数１０】
0003950708.tif 000011
【００５５】
【数１１】
0003950708.tif 000012
【００５６】
となる。
【００５７】
以上の式において、式（１）ないしは式（５）で表されるデータ＜１＞のときの電源電圧と、式（７）ないしは式（１０）で表されるデータ＜０＞のときの電源電圧の差が、変調電圧幅を表し、この中でＲ１およびＲ２は、ＲｌｏａｄおよびＲ４に比べて非常に小さく電流変動が大きくなるため、変調電圧幅を決定する主要因となる。
【００５８】
また、ロジックＩＣの貫通電流は、入力電圧がグランド電位０Ｖと電源電圧Ｖ２の中間電位に近づくにつれて急激に増大し、０ＶないしはＶ２に近づくに伴い、減少する特性を持っているため、入力信号である搬送波信号は０ＶとＶ２の２値電位の方形波が理想である。しかし、（Ｂ）と（Ｄ）の場合は、入力電圧が０Ｖであるため問題ないが、（Ａ）と（Ｃ）の場合は、電源電圧に対する入力電圧の比率（Ｖ３／Ｖ２）を、１を越えない範囲で近づける必要がある。
【００５９】
したがって、Ｒ４を始めとする各抵抗値はこの条件を満たすように決定する。これにより（Ａ）と（Ｃ）の場合においても、貫通電流による電源電圧降下がほとんど生じないため、図６（ｆ）で示されるような、入力電圧がＨｉとＬｏで切り替わることによる電源電圧及び出力電圧のガタツキは解消することができる。
【００６０】
（メモリチップからのデータ受信）
これまでダウンリンク、すなわち、駆動回路５からメモリチップ３へのデータ送信について説明を行った。以下はアップリンク、すなわち、メモリチップ３から送信されたデータを駆動回路５で受信する方法について説明する。
【００６１】
図７（ａ）〜（ｄ）は、本発明における接触型送受信装置内でのデータ受信時における伝送信号例を示す図である。
【００６２】
まず、駆動回路５とメモリチップ３は、アップリンクとダウンリンクを同じ２本の信号線で行うために、両者のタイミングを分離する必要がある。これを実現するために、データの送受信の開始時と終了時に、制御コマンドを制御回路６から駆動回路５を介してメモリチップ３へ送信し、送受信の衝突を回避している。
【００６３】
アップリンク中、Ｔｒ１はオフ状態のまま維持される。一方、Ｔｒ２は通信の同期をとるため搬送波信号を送信し続ける。この状態ではインバータＩＣの出力信号Ｓ３は、図７（ａ）に示すように一定振幅の無変調信号となる。Ｓ４はＳ３が反転した波形であり、同様に無変調信号となる。
【００６４】
この状態において、前記制御コマンドにより、アップリンク、すなわち、メモリチップ３から駆動回路５へのデータ送信の制御コマンドを受けつけた制御部１２は、駆動回路５へ送信すべきデータに基づき、信号線間に挿入された抵抗Ｒ７と直列接続されたスイッチング素子ＳＷ１をオン、オフし（Ｓ８）、信号線間のインピーダンスを２値変化させる。なお、ダウンリンク時にＳＷ１はオフ状態となっている。
【００６５】
ここで、インバータ素子ＩＮＶ２は、概略としてＰチャネルＭＯＳＦＥＴ素子であるＦＥＴ１とＮチャネルＭＯＳＦＥＴ素子であるＦＥＴ２によって図８のように構成される。
【００６６】
図８は、本発明における接触型送受信装置内でのデータ受信回路を示す図である。ＩＮＶ３についても同様にＦＥＴ３とＦＥＴ４によって構成されている。仮にＩＮＶ２の入力が＜Ｌ＞、ＩＮＶ３の入力が＜Ｈ＞と仮定するとＦＥＴ１とＦＥＴ４がオン状態となり、ＦＥＴ２とＦＥＴ３がオフ状態となる。したがって、ＩＮＶ２の出力は＜Ｈ＞、ＩＮＶ３の出力は＜Ｌ＞となる。
【００６７】
このときの定電源Ｖ１からメモリチップ３へ流れる電流は、Ｒ１、ＦＥＴ１、Ｒｌｏａｄ、ＦＥＴ４を経由してグランドへ流れる。ここでＦＥＴ１とＦＥＴ４のオン抵抗は小さいため無視すると、図８に示される電位Ｖ８はＲ１とＲｌｏａｄの比によって決定される。ここでＲｌｏａｄをＲ１の１００倍程度とすると、ＳＷ１がオープン（オフ）の時は、Ｖ８はＶ１の電圧値とほぼ等しくなる。
【００６８】
それに対して、ＳＷ１がショート（オン）した場合、Ｒ７をＲ１の１０倍程度、Ｒｌｏａｄの１／１０程度に設定すると、メモリチップ３のインピーダンスはＲｌｏａｄとＲ７の合成抵抗となるため、電位Ｖ８はこの合成抵抗とＲ１によって分圧された値（Ｖｏｎ）となる。図７（ｂ）は、ＳＷ１のオン、オフによってＶ８の電位、つまり出力信号（Ｓ３）の振幅が変調されている様子を示している。出力信号（Ｓ４）についても同様であり、その様子が図７（ｃ）に示されている。
【００６９】
この電圧変化を図４に示すようなコンパレータＣＭＰ１に入力し、図７（ｃ）に示すような基準電圧Ｖ４と比較することによって、メモリチップ３からのデータを図７（ｄ）に示すように受信することができる（Ｓ７）。このときのＣＭＰ１の入力インピーダンスは非常に大きいため、電位Ｖ８に影響を及ぼすことはない。またＳＷ１がオンになり、Ｖ８の電位が低下するとき、インバータの電源電圧Ｖ２も低下するが、Ｒ４を挿入したことにより、インバータの入力電圧Ｖ３も連動して電圧低下するため、ダウンリンク時と同様、図６に示されるような問題は起きない。
【００７０】
なお、上述した実施例では、プリンタ装置を例に挙げて説明したが、これに限らず、記憶媒体を搭載したその他の付加装置、交換部材にも適用することが可能である。
【００７１】
【発明の効果】
以上説明したように本発明によれば、電子機器に取り外し可能に接続され、記憶媒体を搭載している付加装置とデータ通信を行う接触型送受信装置であって、記憶媒体と接続して第１通信ラインと第２通信ラインとを形成するための接続部と、第１通信ラインと第２通信ラインとを用いて記憶媒体とデータ通信を行う制御手段と、制御手段から出力されるクロック信号に応じて前記第１通信ラインに、クロック信号と同位相の第１搬送波信号を送信し、かつクロック信号に応じて第２通信ラインに、クロック信号と逆位相の第２搬送波信号を送信し、第１搬送波信号と第２搬送波信号による差動信号を送信することによって記憶媒体に対する電力供給及びデータ通信を行うＣＭＯＳロジックＩＣと、制御手段から記憶媒体にデータ送信する場合、差動信号によってデータ送信するために、制御手段から出力されるデータ信号に応じてＣＭＯＳロジックＩＣに供給する電源電圧の値を変化させる電圧変調手段とを有する駆動回路とを備えたので、安価で且つ簡易な回路構成となる駆動回路を実現することができる。
【図面の簡単な説明】
【図１】本発明における接触型送受信装置の全体構成を示す図である。
【図２】本発明における２線式接触型送受信装置の構成を示す図である。
【図３】（ａ）〜（ｅ）は、本発明における接触型送受信装置内で伝送される信号例を示す図である。
【図４】本発明における接触型送受信装置内の駆動回路の構成を示す図である。
【図５】本発明における接触型送受信装置での信号復調の概要を示す図である。
【図６】（ａ）〜（ｆ）は、本発明の実施例を採らない場合の影響を説明する図である。
【図７】（ａ）〜（ｄ）は、本発明における接触型送受信装置内でのデータ受信時における伝送信号例を示す図である。
【図８】本発明における接触型送受信装置内でのデータ受信回路の構成を示す図である。
【符号の説明】
１  プリンタ装置
２  カートリッジ
３  メモリチップ
４  接点コネクタ
５  駆動回路
６  制御回路
７  ドアスイッチ
８  挿入口ドア
９  接点電極
１０，１１  信号線
１２  制御部
１３  復調部
１４  記憶部
【図１】
0003950708.tif 000013
【図２】
0003950708.tif 000014
【図３】
0003950708.tif 000015
【図４】
0003950708.tif 000016
【図５】
0003950708.tif 000017
【図６】
0003950708.tif 000018
【図７】
0003950708.tif 000019
【図８】
0003950708.tif 000020