(57)【特許請求の範囲】
【請求項１】
複数のポートを有するルータにおいて，
前記複数のポートのそれぞれから入力されるパケットおよびそれぞれから出力されるパケットをポートごとに個別に処理する複数のポート処理手段と，
前記複数のポート処理手段の間で前記パケットのスイッチングを行うスイッチ手段と，
前記複数のポート処理手段の間を接続する通信回線と，
を有し，
前記複数のポート処理手段のそれぞれは，前記スイッチ手段を介して自己宛てに与えられるパケットの自己宛てへの送信許可または送信停止を示すフロー制御信号を，前記通信回線を介して前記複数のポート処理手段に送信し，
前記複数のポート処理手段のそれぞれには，前記入力パケットの送信先の前記ポートを決定するスイッチブレードと，前記スイッチブレードから出力された前記入力パケットのフォーマットを変換するブリッジとを有し，前記スイッチブレートと前記ブリッジとの間でも前記フロー制御信号が送信される，
ことを特徴とするルータ。
【請求項２】
請求項１において，
前記通信回線は，前記複数のポート処理手段を個別に１対１に接続し，
前記複数のポート処理手段のそれぞれは，前記複数のポート処理手段に前記フロー制御信号を同時に送信する，
ことを特徴とするルータ。
【請求項３】
請求項１または２において，
前記複数のポート処理手段のそれぞれは，自己宛てに送信される前記フロー制御信号については，前記通信回線を介することなく自己の内部で処理する，
ことを特徴とするルータ。
【請求項４】
請求項１から３のいずれか１項において，
前記パケットは送信の優先順位を表す複数のクラスを有し，
前記フロー制御信号は前記クラスごとに送信許可または送信停止を示す，
ことを特徴とするルータ。
【請求項５】
請求項１から４のいずれか１項において，
前記複数のポート処理手段のそれぞれは，
前記ポートを介して入力されたパケットの宛先ポートを決定する前記スイッチブレードと，
前記スイッチ手段を介してパケットの宛先ポートのポート処理手段と調停し，
調停結果に基づいて，宛先ポートへパケットを前記スイッチ手段を介して与える調停手段と，
前記スイッチブレードから与えられるパケットを受信し，該パケットのフォーマットを，前記調停手段の入力に適合したフォーマットに変換して，前記調停手段に与える前記ブリッジとを有し，
前記通信回線は，前記複数のポート処理手段の前記ブリッジの間を接続し，
前記フロー制御信号は，前記ブリッジにより送信される，
ことを特徴とするルータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，ルータに関し，特に，ルータ内部で通信されるフロー制御信号の高速伝達を可能とするルータに関する。
【０００２】
【従来の技術】
図４は，従来のルータ１００の構成例を示すブロック図である。このルータ１００は，たとえばエッジルータであり，ポート＃０〜＃７の８ポートを有する。ルータ１００は，ポート＃０〜＃７にそれぞれ対応するポート部（ＬＡＮポート部）１１０0〜１１０7と，ポート部１１０0〜１１０7間のＩＰパケット（またはフレーム）のスイッチングを行うコアスイッチ１３０とを有する。
【０００３】
ポート部１１０0〜１１０7は，いずれも同じ構成を有するので，１つのポート部１１０i（ｉは０〜７のいずれかの整数）を例に，その説明をする。
【０００４】
ポート部１１０iは，Ｌ１／Ｌ２処理部１１１（たとえばPHY／MAC），Ｌ３処理部１１２（L3 Logic），受信キュー管理部１１３（ＱＭＬＲ：Queue Management Logic on Receiver），バッファ制御部１１４（たとえばＤＢＣ：Double Buffer Controller），ＲＡＭ１１５，ＦＤＣ（Frame Divide Controller）１１６，ＦＩＦＯ１１７および１１９，トランシーバ１１８，ならびにＬ３制御部１２０（ＬＣ：L3-Logic Controller）を有する。
【０００５】
図中，実線はパケット（フレーム）の流れを示し，破線はフロー制御信号（バックプレッシャ信号）の流れを示している。また，一点鎖線は制御信号の流れを示している。
【０００６】
Ｌ１／Ｌ２処理部１１１には，通信ケーブル（たとえば10Base-T，100Base-T等のイーサネットケーブル）が取り付けられ，この通信ケーブルを介して，他のルータ，端末等が接続される。このＬ１／Ｌ２処理部１１１は，レイヤ１（物理層）およびレイヤ２（データリンク層）のプロトコル処理を行い，Ｌ３処理部１１２から与えられたパケットを通信ケーブルを介して他のルータ，端末等に送信するとともに，他のルータ，端末等から受信したパケットをＬ３処理部１１２に与える。
【０００７】
Ｌ３処理部１１２は，レイヤ３（ネットワーク層）のプロトコル処理を行い，Ｌ３制御部１２０からのパケットをＬ１／Ｌ２処理部１１に与えるとともに，Ｌ１／Ｌ２処理部１１１からのパケットをバッファ制御部１１４に与える。具体的には，Ｌ３処理部１１２は，パケットを解析し，ルーティングテーブルに基づいて，宛先（送信先）ポート番号を決定した後，後段のブロック２００にパケットを与え，また，送信時のＩＰ／ＭＡＣのフィルタリング，ＶＬＡＮ（バーチャルＬＡＮのタグ操作等）を行う。
【０００８】
バッファ制御部１１４は，受信キュー管理部１１３の制御の下，Ｌ３処理部１１２から与えられたパケットをＲＡＭ１１５に書き込む。パケットが書き込まれたＲＡＭ１１５のアドレスは，バッファ制御部１１４から受信キュー管理部１１３に与えられる。
【０００９】
ＦＤＣ１１６は，受信キュー管理部１１３から指示されたらＲＡＭ１１５のアドレスからパケットを読み出し，ＦＩＦＯ１１７を介してトランシーバ１１８にパケットを与える。
【００１０】
トランシーバ１１８は，コアスイッチ１３０を介して，他のポート部１１０j（ｊは０〜７のいずれかの整数で，ｉ＝ｊの場合を含む。）のトランシーバ１１８と調停を行う。他のポート部１１０jは，パケットを受け入れることができる場合には，調停相手のポート部１１０iのトランシーバ１１８にＡＣＫ信号を返す。
【００１１】
ポート部１１０iのトランシーバ１１８は，ＡＣＫ信号を返したポート部１１０jに，該ポート部１１０jを宛先ポートとするパケットを，コアスイッチ２００を介して与える。
【００１２】
ポート部１１０jのトランシーバ１１８に与えられたパケットは，ポート部１１０jのＦＩＦＯ１１９，Ｌ３制御部１２０，Ｌ３処理部１１２，およびＬ１／Ｌ２処理部１１１を介して他のルータまたは端末に送信される。
【００１３】
Ｌ１／Ｌ２処理部１１１，Ｌ３処理部１１２，バッファ制御部１１４，ＦＤＣ１１６，トランシーバ１１８，およびＬ３制御部１２０は，内部に，図示しない送信側バッファおよび受信側バッファを有する。送信側バッファは，後段の装置に与えられるパケットを一時的に格納するバッファであり，受信側バッファは，前段の装置から与えられたパケットを一時的に格納するバッファである。
【００１４】
これらのＬ１／Ｌ２処理部１１１，Ｌ３処理部１１２，バッファ制御部１１４，ＦＤＣ１１６，トランシーバ１１８，およびＬ３制御部１２０は，それぞれの受信側バッファに記憶されるパケット量が所定の値（閾値）を超えると（すなわち受信側バッファがオーバフローするおそれがあると），フロー制御信号により，前段の隣接した装置にパケットの送信停止を指示する。
【００１５】
同様にして，ＦＩＦＯ１１７および１１９も，自己のメモリに記憶されるデータ量が閾値を超えると，フロー制御信号により，前段の隣接した装置にデータの送信停止を指示する。
【００１６】
たとえば，ポート部１１０jのＬ１／Ｌ２処理部１１１が，通信ケーブルを介して自己に接続された他のルータ，端末等にパケットを送信できない状態になると，Ｌ１／Ｌ２処理部１１１の受信側バッファ（Ｌ３処理部１１２からのパケットを一時的に格納するバッファ）に，Ｌ３処理部１１２からのパケットが蓄積され，やがて，蓄積された量が所定の閾値を超える。この時，Ｌ１／Ｌ２処理部１１１はＬ３処理部１１２に送信停止のフロー制御信号を与える。
【００１７】
Ｌ３処理部１１２からＬ１／Ｌ２処理部１１１へのパケットの送信が停止されると，Ｌ３処理部１１２の受信側バッファ（Ｌ３制御部１２０からのデータを一時的に格納するバッファ）のデータ蓄積量が閾値を超え，Ｌ３処理部１１２は，Ｌ３制御部１２０に送信停止のフロー制御信号を送信する。
【００１８】
このように，送信停止のフロー制御信号は，連鎖して，トランシーバ１１８に与えられる。
【００１９】
トランシーバ１１８は，送信停止のフロー制御信号を受信すると，調停処理により，ポート部１１０iからのパケットの受入を停止する（すなわち他のポート部１１０iにＡＣＫ信号を返されない）。
【００２０】
ポート部１１０iにおいても，ポート部１１０jにパケットを送信できない場合には，やがて各構成要素の受信バッファがオーバフローするおそれが生じ，ポート部１１０iのトランシーバ１１８からＬ１／Ｌ２処理部１１に向かって，送信停止のフロー制御信号が渡されて行く。
【００２１】
このように，送信停止は，あるポート部でフロー制御信号により連鎖して送信され，トランシーバ１１８とコアスイッチ１３０との調停を介して他のポート部に伝達され，他のポート部において，再びフロー制御信号により連鎖される。
【００２２】
ポート部１１０iから同じポート部１１０iへ与えられるパケットの送信を停止するためのフロー制御信号も，同様にしてコアスイッチ１３０を介して与えられる。
【００２３】
【発明が解決しようとする課題】
このように，従来のルータは，送信停止のフロー制御信号がコアスイッチ１３０を介して送信されていた。
【００２４】
このため，従来のルータでは，あるポート部１１０jの構成要素（Ｌ１／Ｌ２処理部１１１，Ｌ３処理部１１２等）の受信側バッファがオーバフローするおそれがある場合に，送信元となる他のポート部１１０iの送信を停止するまでに，多くの時間を要していた。
【００２５】
また，従来のルータでは，フロー制御信号を各ポート部へ伝達する時間にばらつきを生じていた。
【００２６】
本発明は，このような状況に鑑みなされたものであり，その目的は，フロー制御信号の他のポート部への伝達を高速に行うことにある。
【００２７】
また，本発明の目的は，フロー制御信号の各ポート部への伝達の時間差（ばらつき）を小さくすることにある。
【００２８】
【課題を解決するための手段】
前記目的を達成するために，本発明によるルータは，複数のポートを有するルータにおいて，前記複数のポートのそれぞれから入力されるパケットおよびそれぞれから出力されるパケットをポートごとに個別に処理する複数のポート処理手段と，前記複数のポート処理手段の間で前記パケットのスイッチングを行うスイッチ手段と，前記複数のポート処理手段の間を接続する通信回線と，を有し，前記複数のポート処理手段のそれぞれは，前記スイッチ手段を介して自己宛てに与えられるパケットの自己宛てへの送信許可または送信停止を示すフロー制御信号を，前記通信回線を介して前記複数のポート処理手段に送信する，ことを特徴とする。
【００２９】
本発明によると，複数のポート処理手段の間を接続する通信回線が設けられ，該通信回線を介してフロー制御信号が送信される。したがって，スイッチ手段を介してフロー制御信号が間接的に伝達される従来のルータよりも，フロー制御信号の他のポート部へ高速に伝達することができる。
【００３０】
好ましくは，前記通信回線は，前記複数のポート処理手段を個別に１対１に接続し，前記複数のポート処理手段のそれぞれは，前記複数のポート処理手段に前記フロー制御信号を同時に送信する。これにより，フロー制御信号の各ポート部への伝達の時間差（ばらつき）をなくす（または小さくする）ことができる。
【００３１】
さらに好ましくは，前記複数のポート処理手段のそれぞれは，自己宛てに送信される前記フロー制御信号については，前記通信回線を介することなく自己の内部で処理する。これにより，自己のポート宛てのフロー制御信号は，自己の内部で折り返されることとなり，他のポート宛てと自宛てのフロー制御送受信装置を同じにすることができる。
【００３２】
本発明の一実施の形態において，前記パケットは送信の優先順位を表す複数のクラスを有し，前記フロー制御信号は前記クラスごとに送信許可または送信停止を示す。
【００３３】
また，他の実施の形態において，前記複数のポート処理手段のそれぞれは，前記ポートを介して入力されたパケットの宛先ポートを決定する決定手段と，前記スイッチ手段を介してパケットの宛先ポートのポート処理手段と調停し，調停結果に基づいて，宛先ポートへパケットを前記スイッチ手段を介して与える調停手段と，前記決定手段から与えられるパケットを受信し，該パケットのフォーマットを，前記調停手段の入力に適合したフォーマットに変換して，前記調停手段に与えるフォーマット変換手段とを有し，前記通信回線は，前記複数のポート処理手段の前記フォーマット変換手段の間を接続し，前記フロー制御信号は，前記フォーマット変換手段により送信される。
【００３４】
【発明の実施の形態】
図１は，本発明の一実施の形態によるルータ１の構成を示すブロック図である。このルータ１は，８つのポート（ＬＡＮポート）＃０〜＃７を有するルータである。各ポートには，他のルータ，端末等が接続される。
【００３５】
ルータ１は，ライン終端モジュール（ＬＴＭ：Line Termination Module）３0〜３7，スイッチブレード装置（ＳＷＢ：Switch Blade）４0〜４7，ＣＳＩＸブリッジ装置（ＣＳＢ：CSIX Bridge）５0〜５7，トランシーバ６0〜６7，およびコアスイッチ８を備えている。
【００３６】
ＬＴＭ３0〜３7はいずれも同じ構成を有する。同様にして，ＳＷＢ４0〜４7，ＣＳＢ５0〜５7，およびトランシーバ６0〜６7も，それぞれ同じ構成を有する。
【００３７】
図２は，ＣＳＢ５i（ｉは０〜７のいずれかの整数，以下同様）の詳細な構成を示すブロック図である。
【００３８】
ＣＳＢ５iは，制御部５０，パケット処理部６０，およびＦＣＤ処理部７０を有する。パケット処理部６０は，フォーマット変換部６１および６２，ＳＷＢ側パケット受信部６３，ＳＷＢ側パケット送信部６５，トランシーバ側パケット送信部６４，ならびにトランシーバ側パケット受信部６６を有する。ＦＣＤ処理部７０は，ＳＷＢ側ＦＣＤ送信部７１，ＳＷＢ側ＦＣＤ受信部７２，トランシーバ側ＦＣＤ受信部７３，トランシーバ側ＦＣＤ送信部７４，ＣＳＢ側ＦＣＤ受信部７５，ならびにＣＳＢ側ＦＣＤ送信部７６を有する。
【００３９】
図中，実線は，ＩＰパケットまたはこのＩＰパケットのフォーマットが変換されたデータが送受信される信号線を示し，破線は，フロー制御信号（フロー制御データ（ＦＣＤ））が送受信される信号線を示している。また，一点鎖線は，制御部５０との間の制御信号を送受信するための信号線を示している。
【００４０】
ポート＃ｉには，ＬＴＭ３i，ＳＷＢ４i，ＣＳＢ５i，およびトランシーバ６iが対応し，これらは，ポート単位でのパケットの処理を実行するポート部を構成する。なお，ポート数８は一例であって，他のポート数（たとえば４，１６，３２ポート等）であってもよい。
【００４１】
ＣＳＢ５0〜５7，トランシーバ６0〜６7，およびコアスイッチ８からなるブロック２は，従来のブロック２００に対応するものである。
【００４２】
このような構成を有するルータ１において，まず，ＩＰパケットの処理（ルーティング処理等）について説明する。
【００４３】
ＬＴＭ３iには，通信ケーブル（たとえば10Base-T，100Base-T等のイーサネットケーブル）が取り付けられる。ＬＴＭ３iは，この通信ケーブルを介して，他のルータ，端末等と接続される。このＬＴＭ３iは，回線終端機能を有し，他のルータ等から送信されてきたＩＰパケットに対して，レイヤ１（物理層）およびレイヤ２（データリンク層）の所定のプロトコル処理を実行する。所定のプロトコル処理後，ＬＴＭ３iは，ＩＰパケットをＳＷＢ４iに与える。
【００４４】
ＳＷＢ４iは，ＬＴＭ３iから与えられるＩＰパケットを一時的に格納するＬＴＭ側バッファを有し，このＬＴＭ側バッファにＩＰパケットを格納する。また，ＳＷＢ４iは，ルーティングテーブルを保持し，ＬＴＭ側バッファに格納されたＩＰパケットの宛先アドレス（ＩＰアドレスまたはＭＡＣ（Media Access Control）アドレス）とルーティングテーブルとに基づいて，ＩＰパケットをどのポート（宛先ポート，送信先ポート）に与えるかを決定する。
【００４５】
宛先ポートの決定後，ＳＷＢ４iは，ＩＰパケットを所定の長さのデータ（以下，単に「パケット」という。）に分割し，このパケットをＣＢＳ５iの送信がわに設けられたバッファ（ＣＢＳ側バッファ）に格納する。
【００４６】
このＣＢＳ側バッファは，ＣＳＢ５iへ与えるパケットを一時的に格納するものであり，宛先ポート＃０〜＃７にそれぞれ対応した８つのバッファに分割されている。自己のポート＃ｉから自己のポート＃ｉへ送信されるパケットを格納するＣＳＢ側送信バッファも設けられる。
【００４７】
８つのＣＳＢ側送信バッファのそれぞれは，さらにパケットの優先順位（クラス）ごとに分割されている。たとえば優先順位にクラス０〜７の８クラスが設けられている場合に，各ＣＳＢ側送信バッファは，８つのバッファ（以下「分割バッファ」という。）に分割されている。
【００４８】
そして，パケットは，その宛先ポートおよびその優先順位に基づいて，宛先ポートおよび優先順位に対応するＣＳＢ側送信バッファの分割バッファに格納された後，送信される。
【００４９】
ＳＷＢ４iとＣＳＢ５iとの間のインタフェースには，本実施の形態では，ＣＳＩＸインタフェースが使用されている。一方，ＣＳＢ５iとトランシーバ６iとの間のインタフェースには，ＣＳＩＸインタフェースとは異なるインタフェースが使用されている。したがって，ＣＳＢ５iは，ＳＷＢ４iから与えられたパケット（ＣＳＩＸインタフェースで規定されたフォーマットを有するパケット）を，ＣＳＢ５iとトランシーバ６iとの間のインタフェースで規定されたフォーマットのパケットにフォーマット変換し，フォーマット変換後のパケットをトランシーバ６iに与える。
【００５０】
具体的には，図２を参照して，ＣＳＢ５iのＳＷＢ側パケット受信部６３は，ＳＷＢ４iから送信されたパケット（ＩＰパケットが分割されたもの）を受信する。ＳＷＢ側パケット受信部５３は，宛先ポート＃０〜＃７にそれぞれ対応した８つのバッファを有し，さらに，８つのバッファのそれぞれはパケットの優先順位であるクラス０〜７にそれぞれ対応した分割バッファに分割されている。
【００５１】
そして，ＳＷＢ側パケット受信部６３は，ＳＷＢ４iからのパケットを，宛先ポートおよび優先順位に対応する分割バッファに格納する。たとえば，ＳＷＢ４iから送信されたパケットが，宛先ポートｊ（ｊは０〜７のいずれかの整数であり，ｉ＝ｊの場合を含む。以下同様），優先順位ｍである場合には，このパケットは，ＳＷＢ側パケット受信部５３における宛先ポートｊおよび優先順位ｍに対応する分割バッファに格納される。
【００５２】
フォーマット変換部６１は，制御部５０の制御の下，ＳＷＢ側パケット受信部６３に格納されたパケットを読み出し，このパケットのフォーマット（すなわちＣＳＩＸインタフェースのフォーマット）を，トランシーバ６iのインタフェースのフォーマットに変換し，変換後のパケットをトランシーバ側パケット送信部６４に与える。
【００５３】
トランシーバ側パケット送信部６４は，フォーマット変換部６１から与えられたパケットを内部バッファに格納し，制御部５０の制御の下，トランシーバ６iに送信する。このトランシーバ側パケット送信部６４の内部バッファはたとえばＦＩＦＯにより構成され，トランシーバ側パケット送信部６４は，内部バッファに格納されたパケットを，書き込まれた順序で順次読み出し，トランシーバ６iに送信する。
【００５４】
図１に戻って，トランシーバ６iは，コアスイッチ８を介して，全ポート＃ｊのトランシーバ６j（自己のトランシーバ６iおよび他の全トランシーバ６）と調停処理を行う。調停処理の結果，トランシーバ６iがトランシーバ６jからＡＣＫ信号を受信すると，宛先ポート＃ｊを有するパケットは，コアスイッチ８によりスイッチングされて，トランシーバ６iからトランシーバ６jに与えられる。なお，コアスイッチ８は，たとえばクロスバースイッチにより構成され，トランシーバ（ポート）間のパケットのスイッチング処理を行う。
【００５５】
トランシーバ６jは，コアスイッチ８を介して与えられたパケットをＣＳＢ５jに与える。
【００５６】
図２に移って，ＣＳＢ５jのトランシーバ側パケット受信部６６は，たとえばＦＩＦＯにより構成された内部バッファを有する。そして，トランシーバ側パケット受信部６６は，トランシーバ６jから送信されたパケットを，受信した順序で順次，この内部バッファに格納する。
【００５７】
フォーマット変換部６２は，フォーマット変換部６１とは逆の処理を行う。すなわち，フォーマット変換部６２は，制御部５０の制御の下，トランシーバ側パケット受信部６６に格納されたパケットのフォーマット（すなわちトランシーバ６jのフォーマット）を，ＣＳＩＸインタフェースのフォーマットに変換し，変換後のパケットをＳＷＢ側パケット送信部６５に与える。
【００５８】
ＳＷＢ側パケット送信部６５は，内部バッファを有し，この内部バッファは，優先順位に対応した分割バッファに分割されている。フォーマット変換部６２は，変換後のパケットを，該パケットの優先順位に対応する分割バッファに格納する。
【００５９】
ＳＷＢ側パケット送信部６５に格納されたパケットは，制御部５０の制御の下，ＳＷＢ４jに送信される。
【００６０】
図１に戻って，ＳＷＢ４jは，ＣＳＢ５jから送信されたパケットを格納する内部バッファ（ＣＳＢ側受信バッファ）を有する。このＣＳＢ側受信バッファは，優先順位に対応した分割バッファに分割されている。
【００６１】
ＳＷＢ４jは，ＣＳＢ５jから送信されたパケットを，ＣＳＢ側受信バッファにおける優先順位に対応する分割バッファに格納し，格納されたパケットを１つのＩＰパケットに組み立てて，ＬＴＭ３jに与える。
【００６２】
ＬＴＭ３jは，ＳＷＢ４jから与えられるＩＰパケットを一時的に格納する内部バッファを有する。ＬＴＭ３jは，内部バッファに格納されたＩＰパケットに対して所定のプロトコル処理を行い，該ＩＰパケットを通信ケーブルを介して他のルータ等に送信する。
【００６３】
なお，前述したように，ポート＃ｉから該ポート＃ｉに送信されるＩＰパケットも，ＬＴＭ３iからＳＷＢ４i等を介してコアスイッチ８に与えられ，コアスイッチ８から再びトランシーバ６i等を介してＬＴＭ３iに与えられ，送信される。
【００６４】
次に，ルータ１におけるパケットの送信許可または停止を制御するためのＦＣＤの処理について説明する。
【００６５】
ＬＴＭ３iとＳＷＢ４iとの間では，ＩＰパケットの送受信の許可または停止を制御するＦＣＤが交換される。また，ＳＷＢ４iとＣＳＢ５iとの間，および，ＣＳＢ５iとトランシーバ６iとの間でも，ＦＣＤが交換される。さらに，本実施の形態では，ＣＳＢ５iと他のＣＳＢ５k（ｋはｉを除く０〜７の整数。以下同様）との間においても，ＦＣＤが交換される。
【００６６】
ＬＴＭ３iとＳＷＢ４iとの間で交換されるＦＣＤはレベル信号であり，ローレベルは送信許可を意味し，ハイレベルは送信停止を意味する。
【００６７】
前述したように，ＬＴＭ３iはＳＷＢ４iからのＩＰパケットを格納する内部バッファを有する。この内部バッファに格納されるデータ量が所定の閾値を超える（すなわち内部バッファがオーバフローするおそれがある）と，ＬＴＭ３iは，ＬＴＭ３iからＳＷＢ４iへのＦＣＤをハイレベル（送信停止）にし，データ量が所定の閾値以下である場合には，ＦＣＤをローレベル（送信許可）にする。
【００６８】
ＳＷＢ４iは，ＬＴＭ３iからのＦＣＤがローレベルであるときは，ＬＴＭ３iへのＩＰパケットの送信を行い，このＦＣＤがハイレベルであるときは，ＬＴＭ３iへのＩＰパケットの送信を停止する。
【００６９】
同様にして，ＳＷＢ４iのＬＴＭ側バッファに格納されるデータ量が所定の閾値を超えると，ＳＷＢ４iは，ＳＷＢ４iからＬＴＭ３iへのＦＣＤをハイレベルにし，データ量が所定の閾値以下である場合には，ＦＣＤをローレベルにする。このＦＣＤのハイレベルまたはローレベルにそれぞれ対応して，ＳＷＢ４iは，ＬＴＭ３iへのＩＰパケットの送信または送信停止を行う。
【００７０】
ＳＷＢ４iとＣＳＢ５iとの間で交換されるＦＣＤは，ＣＳＩＸインタフェースに規定されたフォーマットを有するデータで行われる。このデータ内に送信許可または送信停止を表すデータが含まれる。
【００７１】
ＳＷＢ４iは，ＣＳＢ側受信バッファの各分割バッファについて，格納されたパケット量を監視し，各分割バッファに対応する優先順位のパケットの送信許可または送信停止を示すＦＣＤをＣＳＢ５iに送信する。
【００７２】
図３は，ＳＷＢ４iからＣＳＢ５iに送信されるＦＣＤのフォーマットを示している。ＦＣＤは，各優先順位（クラス）０〜７（優先順位が８つ設けられる場合）に対応するフィールドおよびチェックビット（たとえばパリティビット）のフィールドを有する。
【００７３】
優先順位の各クラス０〜７に対応する各フィールドには，各優先順位のパケットの送信許可または送信停止を示す値が格納される。たとえば，各フィールドは，４ビットを有し，４ビットのすべてが０の場合に，そのフィールドに対応する優先順位のパケットの送信許可を意味し，４ビットのすべてが１の場合に，そのフィールドに対応する優先順位のパケットの送信停止を意味する。このＦＣＤは，間欠なく連続して送信されてもよいし，一定時間間隔で送信されてもよい。
【００７４】
ＳＷＢ４iは，ＣＳＢ側受信バッファの各分割バッファのパケット量が所定の閾値を超える（すなわち分割バッファがオーバフローするおそれがある）と，この分割バッファに対応するクラスのフィールドを送信停止にし，パケットの量が所定の閾値以下である場合には，対応するクラスのフィールドを送信許可にする。
【００７５】
このＦＣＤは，ＣＳＢ５iのＳＷＢ側ＦＣＤ受信部７２に与えられる。ＳＷＢ側ＦＣＤ受信部７２は，ＳＷＢ４iからＦＣＤを受信すると，このＦＣＤを，制御部５０を介して（または制御部５０を介することなく直接に）ＣＳＢ側ＦＣＤ送信部７６に与える。
【００７６】
ＣＳＢ側ＦＣＤ送信部７６は，他のＣＳＢの個数（本実施の形態では７つ）と同数の出力信号線を有し，各出力信号線は，他のＣＳＢにそれぞれ個別に接続されている。たとえば，ＣＳＢ５0のＣＳＢ側ＦＣＤ送信部７６の左端の第１出力信号線はＣＳＢ５1に，第２出力信号線はＣＳＢ５2に，…，第７出力信号線はＣＳＢ５7にそれぞれ接続されている。他のＣＳＢ５1〜５7のＣＳＢ側ＦＣＤ送信部７６についても同様である。
【００７７】
ＣＳＢ４iのＣＳＢ側ＦＣＤ送信部７６は，この７つの出力端子のすべてから，図３に示すフォーマットと同様のフォーマットを有するＦＣＤ（以下「ＣＳＢ間ＦＣＤ」という。）を間欠なく連続して，または，一定時間間隔で送信する。ＣＳＢ間ＦＣＤの各フィールドの内容（送信許可または送信停止）は，ＳＷＢ側ＦＣＤ受信部７２から与えられたＦＣＤの各フィールドの内容と同一である。
【００７８】
ＣＳＢ間ＦＣＤの送信は，出力信号線ごとに時間差をおいて行うこともできるが，同時に行うことが好ましい。同時に送信することにより，ＣＳＢ間ＦＣＤは他のＣＳＢに同時に受信され，受信時間のバラツキをなくすことができる。
【００７９】
このＣＳＢ間ＦＣＤは，他のすべてのＣＳＢのＣＳＢ側ＦＣＤ受信部７５に入力される。
【００８０】
ＣＳＢ側ＦＣＤ受信部７５は，他のＣＳＢの個数（本実施の形態では７つ）と同数の入力信号線を有する。
【００８１】
各入力信号線は，他のＣＳＢのＣＳＢ側ＦＣＤ送信部７６にそれぞれ個別に接続されている。たとえば，ＣＳＢ５1のＣＳＢ側ＦＣＤ受信部７５は７本の入力端子を有し，左端の第１入力信号線はＣＳＢ５0に，第２入力信号線はＣＳＢ５2に，…，第７入力信号線はＣＳＢ５7にそれぞれ接続されている。他のＣＳＢ５0，５2〜５7についても同様である。
【００８２】
ＣＳＢ側ＦＣＤ受信部７５は，ＣＳＢ間ＦＣＤを受信した入力端子によって，そのＣＳＢ間ＦＣＤを送信したＣＳＢ（すなわちポート番号）を識別する。すなわち，前記例によると，第１入力信号線から入力されたＣＳＢ間ＦＣＤは，ＣＳＢ５0（すなわちポート＃０）からのものであることが識別される。
【００８３】
ＣＳＢ側ＦＣＤ受信部７５は，受信したＣＳＢ間ＦＣＤに，送信停止を示すクラス（優先順位）が含まれている場合に，そのＣＳＢ間ＦＣＤを送信したポート（ポート＃ｎとする。）およびそのクラス（クラスｍとする。）のパケットの送信停止指令を，制御部５０を介して（または制御部５０を介することなく直接に）ＳＷＢ側ＦＣＤ送信部７１，および，フォーマット変換部１１（またはＳＷＢ側パケット受信部６３，トランシーバ側パケット送信部６４）に与える。
【００８４】
ＳＷＢ側ＦＣＤ送信部７１（ＣＳＢ５kのＳＷＢ側ＦＣＤ送信部７１とする。）は，送信停止指令を受け取ると，宛先ポート＃ｎの優先順位ｍのパケットの送信停止を示すＦＣＤをＳＷＢ４kに送信する。これにより，ＳＷＢ４kは，宛先ポートｎで，かつ，優先順位ｍのパケットのＣＳＢ５kへの送信を停止する。
【００８５】
また，フォーマット変換部１１（またはＳＷＢ側パケット受信部６３，トランシーバ側パケット送信部）は，ＳＷＢ側パケット受信部６３に格納されているパケットのうち，宛先ポートｎおよび優先順位ｍのパケットのトランシーバ６kへの送信を停止する。
【００８６】
なお，宛先ポートｎ以外のポートまたは優先順位ｍ以外のパケットの送信は許可される。
【００８７】
ＣＳＢ５iのＣＳＢ側ＦＣＤ送信部７６は，同じＣＳＢ５iのＣＳＢ側ＦＣＤ受信部７５に対してもＦＣＤを与える。このＦＣＤは，ＣＳＢ５iの内部において，ＣＳＢ側ＦＣＤ送信部７６とＣＳＢ側受信部７５とを直接接続する信号線（図示略）を設け，この信号線によって与えることもできるし，制御部５０を介して与えることもできる。
【００８８】
これにより，ＣＳＢ５iのＳＷＢ側ＦＣＤ送信部７１からＳＷＢ４iへ，宛先ポート＃ｎの優先順位ｍのパケットの送信停止を示すＦＣＤが送信され，ＳＷＢ４iは，同パケットの送信を停止する。また，ＣＳＢ５iのフォーマット変換部６１からトランシーバ６ｉへの同パケットの送信が停止される。
【００８９】
このように，ＦＣＤは，トランシーバ６とコアスイッチ８との調停を介することなく，ＣＳＢ間を１対に１に直接接続する通信回線（通信ネットワーク）を介してＣＳＢに与えられるので，送信停止の指令を高速に伝達し，送信停止を素早く実行することができる。
【００９０】
また，ＳＷＢ５iとトランシーバ６iとの間でもＦＣＤは交換される。このＦＣＤはレベル信号であり，ローレベルは送信許可を意味し，ハイレベルは送信停止を意味する。
【００９１】
制御部５０は，トランシーバ側パケット受信部６６に格納されるパケットの量を監視し，この量が所定の閾値を超える（すなわちバッファがオーバフローするおそれがある）と，トランシーバ側ＦＣＤ送信部７４から出力されるＦＣＤを灰レベルにし，所定の閾値以下であると，ローレベルにする。
【００９２】
トランシーバ６iは，ＣＳＢ５iからのＦＣＤがローレベルであると，パケットを送信し，ハイレベルであるとパケットの送信を停止する。
【００９３】
同様にして，トランシーバ６iも，ＣＳＢ５iから送信されるパケットを一時的に格納するバッファがオーバフローするおそれがある場合には，ＣＳＢ５iへのＦＣＤをハイレベルにし，オーバフローするおそれがない場合には，該ＦＣＤをローレベルにする。
【００９４】
トランシーバ６iのトランシーバ側ＦＣＤ受信部７３は，トランシーバ６iからのＦＣＤがハイレベルになると，制御部５０を介して（または制御部５０を介することなく直接に）フォーマット変換部６１（またはＳＷＢ側パケット送信部６３，トランシーバ側パケット送信部６４）に，トランシーバ６iへのパケットの送信停止を指令する。これにより，トランシーバ６iへのパケットの送信が停止される。
【００９５】
（付記１）  複数のポートを有するルータにおいて，
前記複数のポートのそれぞれから入力されるパケットおよびそれぞれから出力されるパケットをポートごとに個別に処理する複数のポート処理手段と，
前記複数のポート処理手段の間で前記パケットのスイッチングを行うスイッチ手段と，
前記複数のポート処理手段の間を接続する通信回線と，
を有し，
前記複数のポート処理手段のそれぞれは，前記スイッチ手段を介して自己宛てに与えられるパケットの自己宛てへの送信許可または送信停止を示すフロー制御信号を，前記通信回線を介して前記複数のポート処理手段に送信する，
ことを特徴とするルータ。
【００９６】
（付記２）  付記１において，
前記通信回線は，前記複数のポート処理手段を個別に１対１に接続し，
前記複数のポート処理手段のそれぞれは，前記複数のポート処理手段に前記フロー制御信号を同時に送信する，
ことを特徴とするルータ。
【００９７】
（付記３）  付記１または２において，
前記複数のポート処理手段のそれぞれは，自己宛てに送信される前記フロー制御信号については，前記通信回線を介することなく自己の内部で処理する，
ことを特徴とするルータ。
【００９８】
（付記４）  付記１から３のいずれか１つにおいて，
前記パケットは送信の優先順位を表す複数のクラスを有し，
前記フロー制御信号は前記クラスごとに送信許可または送信停止を示す，
ことを特徴とするルータ。
【００９９】
（付記５）  付記１から４のいずれか１つにおいて，
前記複数のポート処理手段のそれぞれは，
前記ポートを介して入力されたパケットの宛先ポートを決定する決定手段と，
前記スイッチ手段を介してパケットの宛先ポートのポート処理手段と調停し，調停結果に基づいて，宛先ポートへパケットを前記スイッチ手段を介して与える調停手段と，
前記決定手段から与えられるパケットを受信し，該パケットのフォーマットを，前記調停手段の入力に適合したフォーマットに変換して，前記調停手段に与えるフォーマット変換手段とを有し，
前記通信回線は，前記複数のポート処理手段の前記フォーマット変換手段の間を接続し，
前記フロー制御信号は，前記フォーマット変換手段により送信される，
ことを特徴とするルータ。
【０１００】
（付記６）  付記５において，
前記調停手段は，調停相手の調停手段から，前記スイッチ手段を介してパケットを受信し，該受信したパケットを前記フォーマット変換手段に与え，
前記フォーマット変換手段は，前記調停手段から与えられたパケットのフォーマットを前記決定手段の入力に適合したフォーマットに変換して，前記決定手段に与え，
前記決定手段は，前記フォーマット変換手段から与えられるパケットを，前記ポートに向けて送信するとともに，前記フォーマット変換手段から与えられるパケットを一時的に格納する記憶手段を有し，該記憶手段がオーバフローするおそれがあると，前記フォーマット変換手段に，自己へのパケットの送信停止を指示し，
前記フォーマット変換手段は，前記決定手段からの送信停止の指示に基づいて，該決定手段および該フォーマット変換手段が属するポート処理手段宛てのパケットについては送信停止を示す前記フロー制御信号を送信する，
ことを特徴とするルータ。
【０１０１】
【発明の効果】
本発明によると，フロー制御信号の他のポート部への伝達を高速に行うことができる。また，本発明によると，フロー制御信号の各ポート部への伝達の時間差（ばらつき）を小さくする（またはなくす）ことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるルータの構成を示すブロック図である。
【図２】ＣＳＢの詳細な構成を示すブロック図である。
【図３】ＣＳＢ間で送受信されるフロー制御データのフォーマットを示す。
【図４】従来のルータ１００の構成例を示すブロック図である。
【符号の説明】
１  ルータ
３0〜３7  回線終端モジュール（ＬＴＭ）
４0〜４7  スイッチブレード装置（ＳＷＢ）
５0〜５7  ＣＳＩＸブリッジ装置（ＣＳＢ）
６0〜６7  トランシーバ
８  コアスイッチ
７１  ＳＷＢ側ＦＣＤ送信部
７２  ＳＷＢ側ＦＣＤ受信部
７５  ＣＳＢ側ＦＣＤ受信部
７６  ＣＳＢ側ＦＣＤ送信部
【図１】
0003995482.tif 000002
【図２】
0003995482.tif 000003
【図３】
0003995482.tif 000004
【図４】
0003995482.tif 000005