(57)【特許請求の範囲】
【請求項１】
入力信号に含まれるノイズ成分を検出するハイパスフィルタと、
前記ハイパスフィルタから出力される前記ノイズ成分を制御電圧に応じた利得で増幅する増幅器と、
前記増幅器によって増幅された前記ノイズ成分を所定の時定数で平滑して前記制御電圧を生成する時定数回路と、
前記増幅器によって増幅された前記ノイズ成分の電圧レベルが所定の基準電圧以上になったタイミングで所定幅のパルスを生成するパルス生成回路と、
前記入力信号を所定時間遅延して出力する遅延回路と、
前記パルス生成回路によって生成されたパルスが入力されたときに、その直前のタイミングで前記遅延回路から出力された信号を保持するとともに、それ以外のときに前記遅延回路から出力された信号をそのまま出力する出力回路と、
を有するノイズ除去回路において、
前記時定数回路は、
コンデンサと、
前記コンデンサの端子電圧と入力電圧とを比較する電圧比較器と、
前記端子電圧よりも前記入力電圧の方が相対的に高い状態を維持しているときに、前記コンデンサを間欠的に充電する充電回路と、
前記端子電圧の方が前記入力電圧よりも相対的に高い状態を維持しているときに、前記コンデンサから間欠的に放電電流を放出する放電回路と、
前記充電回路による充電電流の間欠的な供給時間と前記放電回路による放電電流の間欠的な放出時間を異ならせる充放電速度設定手段と、
を備えることを特徴とするノイズ除去回路。
【請求項２】
請求項１において、
前記増幅器の後段に、前記増幅器から出力された前記ノイズ成分を全波整流する全波整流回路を挿入することを特徴とするノイズ除去回路。
【請求項３】
請求項１または２において、
前記充電回路は、前記コンデンサに所定の充電電流を供給する電流供給部と、前記電流供給部による充電電流の間欠的な供給動作のタイミングを制御する第１のタイミング制御部とを含んで構成されており、
前記放電回路は、前記コンデンサから所定の放電電流を放出する電流放出部と、前記電流放出部による放電電流の間欠的な放出動作のタイミングを制御する第２のタイミング制御部とを含んで構成されていることを特徴とするノイズ除去回路。
【請求項４】
請求項３において、
前記充放電速度設定手段は、前記第１および第２のタイミング制御部によって制御される充電電流の間欠的な供給時間と放電電流の間欠的な放出時間を異ならせることを特徴とするノイズ除去回路。
【請求項５】
請求項４において、
前記第１および第２のタイミング制御部のそれぞれは、所定のデューティ比を有するパルス信号に基づいて前記タイミングの制御を行うスイッチを有しており、
前記充放電速度設定手段は、充電用の前記パルス信号のデューティ比と放電用の前記パルス信号のデューティ比を異ならせることを特徴とするノイズ除去回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受信機等において信号に含まれるノイズ成分を除去するノイズ除去回路に関する。
【０００２】
【従来の技術】
車載用のＡＭ受信機やＦＭ受信機内で入出力される信号には、他の車載機器によって発生するノイズが混入しやすい。このため、従来から各種のノイズ除去回路が採用されている。例えば、その中の一つに、信号の中からノイズ成分を抽出し、このノイズ成分に対応する信号の一部をマスクするとともに、その直前に入力された信号の電圧を保持することにより、ノイズを除去する手法がある。このノイズ除去回路では、散発するノイズに対してはこのノイズのみを除去することが可能であるが、受信電界強度が低下したときに発生するホワイトノイズについて同様の除去動作を実施すると、通過させたい信号のほとんどがノイズ除去回路で除去されてしまうことになるため、ホワイトノイズのレベルが上昇した場合には除去動作を停止させる機構が必要になる。例えば、抽出されたノイズ成分を増幅する増幅器の利得を、ノイズ成分の平滑した電圧レベルに応じて制御することにより、ホワイトノイズ発生時にはこの増幅器から出力されるノイズ成分を抑圧する方法が採用されている。
【０００３】
【発明が解決しようとする課題】
ところで、上述した従来のノイズ除去回路では、ノイズ成分を平滑する必要があり、大きな時定数のローパスフィルタが用いられる。すなわち、除去したいノイズが入力されたときに、ローパスフィルタによる平滑電圧が上昇しないように、ローパスフィルタを構成するコンデンサあるいは抵抗の素子定数を大きな値に設定する必要があり、これらの素子による占有面積の増大を考慮すると、他の回路とともにノイズ除去回路を半導体基板上に一体形成することができないという問題があった。
【０００４】
本発明は、このような点に鑑みて創作されたものであり、その目的は、半導体基板上に一体形成することができるノイズ除去回路を提供することにある。
【０００５】
【課題を解決するための手段】
上述した課題を解決するために、本発明のノイズ除去回路は、入力信号に含まれるノイズ成分を検出するハイパスフィルタと、このハイパスフィルタから出力されるノイズ成分を制御電圧に応じた利得で増幅する増幅器と、この増幅器によって増幅されたノイズ成分を所定の時定数で平滑して制御電圧を生成する時定数回路と、増幅器によって増幅されたノイズ成分の電圧レベルが所定の基準電圧以上になったタイミングで所定幅のパルスを生成するパルス生成回路と、入力信号を所定時間遅延して出力する遅延回路と、パルス生成回路によって生成されたパルスが入力されたときにその直前のタイミングで遅延回路から出力された信号を保持するとともに、それ以外のときに遅延回路から出力された信号をそのまま出力する出力回路とを有している。また、時定数回路は、コンデンサと、このコンデンサの端子電圧と入力電圧とを比較する電圧比較器と、端子電圧よりも入力電圧の方が相対的に高い状態を維持しているときにコンデンサを間欠的に充電する充電回路と、端子電圧の方が入力電圧よりも相対的に高い状態を維持しているときにコンデンサから間欠的に放電電流を放出する放電回路と、充電回路による充電電流の間欠的な供給時間と放電回路による放電電流の間欠的な放出時間を異ならせる充放電速度設定手段とを備えている。コンデンサに対して間欠的な充放電が行われるため、コンデンサの静電容量を小さくした場合であっても緩やかに端子電圧が変化し、等価的に大きな時定数を設定することができる。したがって、小さな静電容量のコンデンサを用いた場合であってもノイズ除去回路内の時定数回路に大きな時定数を設定することができ、ノイズ除去回路を半導体基板上に一体形成することが可能となる。
【０００６】
また、コンデンサに所定の充電電流を供給する電流供給部と、電流供給部による充電電流の間欠的な供給動作のタイミングを制御する第１のタイミング制御部とを含んで充電回路を構成するとともに、コンデンサから所定の放電電流を放出する電流放出部と、電流放出部による放電電流の間欠的な放出動作のタイミングを制御する第２のタイミング制御部とを含んで放電回路を構成することが望ましい。電流供給部による充電電流の供給動作のタイミングと電流放出部による放電電流の放出動作のタイミングを制御することにより、コンデンサの間欠的な放電動作を容易に制御することができる。
【０００７】
また、上述した時定数回路は、第１および第２のタイミング制御部によって制御される充電電流の間欠的な供給時間と放電電流の間欠的な放出時間を異ならせる充放電速度設定手段をさらに備えることが望ましい。充放電速度設定手段を設けることにより、時定数回路内のコンデンサに対する充電速度と放電速度を異ならせることができるため、信号に含まれるホワイトノイズが増加した場合の検出時間と減少した場合の検出時間を異ならせることが可能になる。
【０００８】
また、第１および第２のタイミング制御部のそれぞれが、所定のデューティ比を有するパルス信号に基づいてタイミングの制御を行うスイッチを有している場合に、上述した充放電速度設定手段は、充電用のパルス信号のデューティ比と放電用のパルス信号のデューティ比を異ならせることが望ましい。これにより、充電時間と放電時間とを異ならせる制御が容易となる。
【０００９】
また、上述した時定数回路は、電流供給部によって供給される充電電流と電流放出部によって放出される放電電流を異ならせる充放電速度設定手段をさらに備えることが望ましい。これにより、信号に含まれるホワイトノイズが増加した場合の検出時間と減少した場合の検出時間を異ならせることが可能になる。
【００１０】
また、電流供給部および電流放出部のそれぞれが、所定の基準電圧がゲートに印加されるトランジスタによって構成されている場合に、上述した充放電速度設定手段は、充電用のトランジスタと放電用のトランジスタのゲート寸法を異ならせることが望ましい。これにより、充電電流値と放電電流値とを異ならせる制御が容易となる。
【００１１】
【発明の実施の形態】
以下、本発明を適用した一実施形態のノイズ除去回路について、図面を参照しながら説明する。
図１は、一実施形態のノイズ除去回路が含まれるＦＭ受信機の構成を示す図である。図１に示すように、本実施形態のＦＭ受信機は、中間周波増幅回路１０、検波回路２０、ノイズ除去回路３０を含んで構成されている。
【００１２】
中間周波増幅回路１０は、前段の混合回路（図示せず）によって周波数変換された後の中間周波信号を増幅する。検波回路２０は、中間周波増幅回路１０によって増幅された中間周波信号に対してＦＭ検波処理を行って、ステレオ複合信号を出力する。
【００１３】
ノイズ除去回路３０は、検波回路２０から出力される検波後のステレオ複合信号に含まれるノイズ成分を除去する。このために、ノイズ除去回路３０は、ハイパスフィルタ（ＨＰＦ）３２、増幅器３４、全波整流回路３６、時定数回路１００、電圧比較器４０、１ショット回路４２、増幅器５０、遅延回路５２、ＦＥＴ５４、コンデンサ５６、バッファ５８を含んで構成されている。
【００１４】
ハイパスフィルタ３２は、検波回路２０から出力されるステレオ複合信号に含まれるノイズ成分を含む高域成分のみを通過させる。増幅器３４は、印加される制御電圧に対応する利得で、ハイパスフィルタ３２を通過したノイズ成分を増幅する。全波整流回路３６は、増幅器３４から出力される増幅後のノイズ成分に対して全波整流を行う。一般に、所定の電圧レベルを有する信号に混入するノイズは、正極性のものの他に負極性のものがあるため、全波整流回路３６では、極性が異なる２種類のノイズ成分を整流して、同一極性のノイズ成分が生成される。時定数回路１００は、全波整流回路３６によって整流されたノイズ成分を所定の時定数で平滑することにより、増幅器３４に印加する制御電圧を生成する。時定数回路１００の構成および動作の詳細については後述する。
【００１５】
電圧比較器４０は、全波整流回路３６によって整流されたノイズ成分と所定の基準電圧Ｖref とを比較し、波高値が基準電圧Ｖref を越えるノイズに対応して出力をハイレベルにする。１ショット回路４２は、電圧比較器４０の出力がハイレベルになったとき、すなわちノイズが検出されたときに、所定のパルス幅を有する単発のパルスを生成する。
【００１６】
増幅器５０は、検波回路２０から出力される検波後のステレオ複合信号を増幅する。遅延回路５２は、入力されるステレオ複合信号を所定時間遅延させて出力する。この遅延時間は、上述したハイパスフィルタ３２から１ショット回路４２までの各回路の処理時間に対応して設定されている。ＦＥＴ５４は、遅延回路５２から出力されるステレオ複合信号を通過あるいは遮断するスイッチング素子であり、１ショット回路４２から出力されたパルスがゲートに入力されたときに、ステレオ複合信号を遮断し、それ以外のときにステレオ複合信号を通過させる。コンデンサ５６は、ＦＥＴ５４によってステレオ複合信号が遮断されたときに、その直前の信号レベルを保持する。バッファ５８は、高入力インピーダンスを有しており、ＦＥＴ５４を通過したステレオ複合信号あるいは遮断直前のコンデンサ５６の保持電圧がこのバッファ５８を介して外部に取り出される。
【００１７】
図２は、本実施形態のノイズ除去回路の動作状態を示すタイミング図である。図２において、（Ａ）〜（Ｆ）のそれぞれは、図１において同じ符号が付された各部の入出力信号波形を示している。
ノイズが混入したステレオ複合信号が検波回路２０から出力されると（図２（Ａ））、このステレオ複合信号に含まれるノイズ成分がハイパスフィルタ３２によって抽出される（図２（Ｂ））。全波整流回路３６では、このノイズ成分を整流し（図２（Ｃ））、１ショット回路４２は、それぞれのノイズに対応するパルス信号を生成する（図２（Ｄ））。
【００１８】
また、遅延回路５２は、このパルス信号の生成に要する時間だけ、検波回路２０から出力されるステレオ複合信号を遅延させて出力する（図２（Ｅ））。これにより、ステレオ複合信号に含まれるノイズが出力されるタイミングと、１ショット回路４２からこのノイズに対応するパルスが出力されるタイミングとが一致するようになっている。ＦＥＴ５４は、１ショット回路４２からパルスが出力されたときに、入力されたステレオ複合信号を遮断する。この遮断時には、その直前にコンデンサ５６に保持された電圧がバッファ５８によって取り出されるため、バッファ５８から出力されるステレオ複合信号では、ノイズ成分に対応する部分がその直前の電圧レベルに置き換わっている。
【００１９】
ところで、時定数回路１００の時定数は、図２（Ｃ）に示すような散発のノイズに応答しない程度の値が設定されている。しかし、特にＦＭ放送の場合には、放送波の受信電界強度が低下すると、全体的にホワイトノイズが増加する傾向にあり、このような場合には時定数回路１００によって生成される制御電圧が上昇して増幅器３４の利得が低下する。したがって、全波整流回路３６の出力電圧が低くなって、電圧比較器４０の出力電圧はローレベルを維持し、１ショット回路４２によるパルスの生成が行われなくなる。これにより、遅延回路５２から出力されたステレオ複合信号は、ＦＥＴ５４で遮断されることなくバッファ５８を介して出力される。なお、ステレオ複合信号に含まれるホワイトノイズが増加したときに、ＦＥＴ５４による信号の遮断を速やかに停止させる必要があるため、時定数回路１００によって生成される制御電圧が上昇して増幅器３４の利得が低下する時間（アタックタイム）を短く設定する必要がある。一方、増幅器３４の利得が上昇する時間（リリースタイム）は、動作の安定性等を考慮してある程度長く設定することが望ましい。
【００２０】
図３は、時定数回路１００の原理ブロックを示す図である。図３に示すように、本実施形態の時定数回路１００は、コンデンサ１１０、電圧比較器１１２、充電回路１１４、放電回路１１６、充放電速度設定部１１８を備えている。電圧比較器１１２は、コンデンサ１１０の端子電圧と入力電圧とを比較し、この比較結果に応じて充電回路１１４あるいは放電回路１１６の動作を有効にする。充電回路１１４は、間欠的に充電電流を供給することによりコンデンサ１１０を充電する。例えば、この充電回路１１４は、定電流回路とスイッチとを含んで構成されており、スイッチがオン状態になったときに定電流回路からコンデンサ１１０に対して充電電流が供給される。また、放電回路１１６は、間欠的に放電電流を流すことによりコンデンサ１１０を放電する。例えば、この放電回路１１６は、定電流回路とスイッチとを含んで構成されており、スイッチがオン状態になったときにコンデンサ１１０から一定の電流が放出される。充放電速度設定部１１８は、充電回路１１４によるコンデンサ１１０の充電速度と放電回路１１６によるコンデンサ１１０の放電速度とを異ならせる設定を行う。この充放電速度設定部１１８が充放電速度設定手段に対応しており、具体的な内容については後述する。
【００２１】
このように、本実施形態の時定数回路１００は、コンデンサ１１０に対して間欠的な充放電動作を行っている。このため、コンデンサ１１０の静電容量を小さく設定した場合でも、緩やかにその両端電圧が変化し、大きな時定数を有する回路、すなわち大きな静電容量を有するコンデンサや大きな抵抗値を有する抵抗を使用した場合と同等の充放電特性を得ることができる。また、充電回路１１４や放電回路１１６では、所定の電流をコンデンサ１１０に供給、あるいはコンデンサ１１０から放出する制御を行うが、これらの供給、放出動作は間欠的に行われるため、その際の電流値をＩＣ化に適したある程度大きな値に設定することができる。したがって、時定数回路１００を含むノイズ除去回路３０を半導体基板上に形成してＩＣ化することが可能になる。また、コンデンサ等の外付け部品が不要になるため、ノイズ除去回路３０全体を大幅に小型化することができる。
【００２２】
また、本実施形態の時定数回路１００は、充放電速度設定部１１８によってコンデンサ１１０に対する充電速度と放電速度が異なるように設定されている。このため、制御電圧の上昇に伴って増幅器３４の利得が低下する時間と、反対に制御電圧の低下に伴って増幅器３４の利得が上昇する時間とを異ならせることが可能になる。
【００２３】
図４は、時定数回路１００の具体的な構成を示す回路図である。図４に示すように、時定数回路１００は、コンデンサ１１０、定電流回路１４０、ＦＥＴ１４２、１４４、１５０、１５４、１５６、スイッチ１４６、１５２、電圧比較器１６０、アンド回路１６２、１６４、分周器１７０を含んで構成されている。
【００２４】
２つのＦＥＴ１４２、１４４によってカレントミラー回路が構成されており、定電流回路１４０から出力される定電流と同じ充電電流が生成される。また、この充電電流の生成タイミングがスイッチ１４６によって決定される。
スイッチ１４６は、インバータ回路１とアナログスイッチ２とＦＥＴ３によって構成されている。アナログスイッチ２は、ｐチャネルＦＥＴとｎチャネルＦＥＴの各ソース・ドレイン間を並列接続することにより構成されている。アンド回路１６２の出力信号が直接ｎチャネルＦＥＴのゲートに入力されているとともに、この出力信号の論理をインバータ回路１によって反転した信号がｐチャネルＦＥＴのゲートに入力されている。したがって、このアナログスイッチ２は、アンド回路１６２の出力信号がハイレベルのときにオン状態になって、反対にローレベルのときにオフ状態になる。また、ＦＥＴ３は、アナログスイッチ２がオフ状態のときにＦＥＴ１４４のゲート・ドレイン間を低抵抗で接続することにより、ＦＥＴ１４４による電流供給動作を確実に停止させるためのものである。
【００２５】
スイッチ１４６がオン状態になると、定電流回路１４０が接続された一方のＦＥＴ１４２のゲートと他方のＦＥＴ１４４のゲートとが接続された状態になるため、一方のＦＥＴ１４２に接続された定電流回路１４０によって生成される定電流とほぼ同じ電流が他方のＦＥＴ１４４のソース・ドレイン間にも流れる。この電流が、充電電流としてコンデンサ１１０に供給される。反対に、スイッチ１４６がオフ状態になると、ＦＥＴ１４４のゲートがドレインに接続された状態になるため、この充電電流の供給が停止される。
【００２６】
上述した定電流回路１４０および２つのＦＥＴ１４２、１４４が電流供給部に対応する。スイッチ１４６、アンド回路１６２が第１のタイミング制御部に対応する。
また、上述したＦＥＴ１４２と定電流回路１４０にＦＥＴ１５０を組み合わせることにより、コンデンサ１１０の放電電流を設定するカレントミラー回路が構成されており、その動作状態がスイッチ１５２によって決定される。スイッチ１５２はスイッチ１４６と同じ構成を有している。このスイッチ１５２は、アンド回路１６４の出力信号の論理に応じてオンオフ状態が制御されており、この出力信号がハイレベルのときにオン状態に、ローレベルのときにオフ状態になる。
【００２７】
スイッチ１５２がオン状態になると、定電流回路１４０が接続された一方のＦＥＴ１４２のゲートと他方のＦＥＴ１５０のゲートとが接続された状態になるため、定電流回路１４０によって生成される定電流とほぼ同じ電流が他方のＦＥＴ１５０のソース・ドレイン間にも流れる。この電流が、コンデンサ１１０に蓄積された電荷を放出する放電電流になる。
【００２８】
但し、ＦＥＴ１５０に流れる電流をコンデンサ１１０から直接取り出すことはできないため、本実施形態では、ＦＥＴ１５０のソース側にＦＥＴ１５４、１５６によって構成される別のカレントミラー回路が接続されている。
２つのＦＥＴ１５４、１５６はゲート同士が接続されており、ＦＥＴ１５４に上述した放電電流が流れたときに、同じ電流が他方のＦＥＴ１５６のソース・ドレイン間にも流れるようになっている。このＦＥＴ１５６は、ドレインがコンデンサ１１０の高電位側の端子に接続されており、ＦＥＴ１５６に流れる電流は、コンデンサ１１０に蓄積された電荷が放出されることによって生成される。
【００２９】
上述した定電流回路１４０および４つのＦＥＴ１４２、１５０、１５４、１５６が電流放出部に対応する。スイッチ１５２、アンド回路１６４が第２のタイミング制御部に対応する。
また、電圧比較器１６０は、プラス端子に印加されるコンデンサ１１０の端子電圧と、マイナス端子に印加される時定数回路１００の入力電圧との大小比較を行う。この電圧比較器１６０は、非反転出力端子と反転出力端子を有しており、プラス端子に印加されるコンデンサ１１０の端子電圧の方がマイナス端子に印加される入力電圧よりも高い場合には反転出力端子からハイレベルの信号が出力され、非反転出力端子からローレベルの信号が出力される。反対に、プラス端子に印加されるコンデンサ１１０の端子電圧の方がマイナス端子に印加される入力電圧よりも低い場合には反転出力端子からローレベルの信号が出力され、非反転出力端子からハイレベルの信号が出力される。
【００３０】
アンド回路１６２は、一方の入力端子に所定のパルス信号が入力され、他方の入力端子に電圧比較器１６０の非反転出力端子が接続されている。したがって、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも低い場合に、アンド回路１６２から所定のパルス信号が出力される。
【００３１】
また、アンド回路１６４は、一方の入力端子に分周器１７０から出力される所定のパルス信号が入力され、他方の入力端子に電圧比較器１６０の反転出力端子が接続されている。したがって、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも高い場合に、アンド回路１６４から所定のパルス信号が出力される。上述した分周器１７０が充放電速度設定手段に対応する。
【００３２】
分周器１７０は、アンド回路１６２の一方の入力端子に入力されたパルス信号を所定の分周比で分周して出力する。上述したように、この分周後のパルス信号は、アンド回路１６４の一方の入力端子に入力される。
時定数回路１００はこのような構成を有しており、次にその動作を説明する。
【００３３】
時定数回路１００の動作開始時にコンデンサ１１０が充電されていない場合や、時定数回路１００の入力電圧が上昇傾向にある場合には、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも低い状態にある。このとき、アンド回路１６２からパルス信号が出力され、アンド回路１６４からはパルス信号が出力されない。したがって、スイッチ１４６のみが間欠的にオン状態になり、このオン状態になるタイミングで所定の充電電流がコンデンサ１１０に供給される。この充電動作は、コンデンサ１１０の端子電圧が時定数回路１００の入力電圧よりも相対的に高くなるまで継続される。
【００３４】
また、この充電動作によってコンデンサ１１０の端子電圧が時定数回路１００の入力電圧を超えた場合や、この入力電圧が下降傾向にあってコンデンサ１１０の端子電圧よりこの入力電圧の方が低い場合には、アンド回路１６４からパルス信号が出力され、アンド回路１６２からはパルス信号が出力されない。したがって、スイッチ１５２のみが間欠的にオン状態になり、このオン状態になるタイミングで所定の放電電流がコンデンサ１１０から放出される。この放電動作は、コンデンサ１１０の端子電圧が時定数回路１００の入力電圧よりも相対的に低くなるまで継続される。
【００３５】
また、上述した２つのアンド回路１６２、１６４から出力される２種類のパルス信号を比較すると、アンド回路１６２から出力されるパルス信号のデューティ比の方がアンド回路１６４から出力されるパルス信号のデューティ比よりも大きいため、２つのアンド回路１６２、１６４のそれぞれから同じ時間だけパルス信号が出力された場合を考えると、単位時間当たりの充電速度の方が放電速度よりも速くなる。
【００３６】
なお、上述した時定数回路１００では、２つのアンド回路１６２、１６４からデューティ比が異なるパルス信号を出力するために分周器１７０を用いたが、異なるデューティ比のパルス信号を別々に生成して２つのアンド回路１６２、１６４のそれぞれに入力するようにしてもよい。あるいは、分周器１７０を取り除くことにより、コンデンサ１１０の充電時間と放電時間を同じにすることができる。
【００３７】
また、上述した時定数回路１００では、コンデンサ１１０に対する充電速度と放電速度を異ならせるために、ＦＥＴ１４４、１５０のそれぞれがオン状態になる単位時間当たりの割合を異ならせたが、これらのＦＥＴのゲート寸法を異ならせることにより、充電電流と放電電流そのものを異ならせるようにしてもよい。
【００３８】
図５は、時定数回路の変形例を示す回路図である。図５に示す時定数回路１００Ａは、図４に示した時定数回路１００に対して、分周器１７０を削除するとともに、２つのＦＥＴ１４４、１５０をゲート寸法を変更した２つのＦＥＴ１４４Ａ、１５０Ａに変更した点が異なっている。
【００３９】
図６は、ＭＯＳ型のＦＥＴ（ＦＥＴ）のゲート寸法を示す図である。ゲート電圧が同じであっても、ゲート幅Ｗとゲート長Ｌを変更することにより、チャネル抵抗が変化するため、ソース・ドレイン間を流れる電流は変化する。本実施形態では、充電電流を多くしてアタック時間を短くしたいため、ＦＥＴ１４４Ａのゲート幅Ｗを大きな値に、ゲート長Ｌを小さな値に設定する。一方、放電電流を少なくしてリリース時間を長くしたいため、ＦＥＴ１５０Ａのゲート幅Ｗを小さな値に、ゲート長Ｌを大きな値に設定する。このように、ＦＥＴ１４４Ａ、１５０Ａのそれぞれゲート寸法を異ならせることによってもアタック時間とリリース時間を容易に異ならせることができる。この場合には、ＦＥＴ１４４Ａ、１５０Ａは、充電回路１１４と放電回路１１６の一部の構成をなすとともに、充放電速度設定手段としての機能を有する。
【００４０】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、ＦＭ受信機に含まれる検波回路２０から出力されるステレオ複合信号に含まれるノイズを低減する場合を説明したが、ＡＭ受信機に含まれる検波回路から出力される音声信号に含まれるノイズを低減する場合のように、他の信号に含まれるノイズを低減する場合にも本発明を適用することができる。
【００４１】
【発明の効果】
上述したように、本発明によれば、コンデンサに対して間欠的な充放電が行われるため、コンデンサの静電容量を小さくした場合であっても緩やかに端子電圧が変化し、等価的に大きな時定数を設定することができる。したがって、小さな静電容量のコンデンサを用いた場合であってもノイズ除去回路内の時定数回路に大きな時定数を設定することができ、ノイズ除去回路を半導体基板上に一体形成することが可能となる。
【図面の簡単な説明】
【図１】一実施形態のノイズ除去回路が含まれるＦＭ受信機の構成を示す図である。
【図２】本実施形態のノイズ除去回路の動作状態を示すタイミング図である。
【図３】時定数回路の原理ブロックを示す図である。
【図４】時定数回路の具体的な構成を示す回路図である。
【図５】時定数回路の変形例を示す回路図である。
【図６】ＭＯＳ型のＦＥＴのゲート寸法を示す図である。
【符号の説明】
１０  中間周波増幅回路
２０  検波回路
３０  ノイズ除去回路
３２  ハイパスフィルタ（ＨＰＦ）
３４、５０  増幅器
３６  全波整流回路
４０、１１２  電圧比較器
４２  １ショット回路
５２  遅延回路
５４  ＦＥＴ
５６、１１０  コンデンサ
５８  バッファ
１００  時定数回路
１１４  充電回路
１１６  放電回路
１１８  充放電速度設定部
【図１】
0003910829.tif 000002
【図２】
0003910829.tif 000003
【図３】
0003910829.tif 000004
【図４】
0003910829.tif 000005
【図５】
0003910829.tif 000006
【図６】
0003910829.tif 000007