(57)【特許請求の範囲】
【請求項１】
半導体基板に第１突起電極が形成されている半導体チップと、
基体と、上記基体の一端面側に形成された開口部より露出し、上記第１突起電極と接合する第１外部端子と、上記基体の両面側に形成された開口部より、上記基体の両面に露出している第２外部端子と、上記第２外部端子の一端面側に形成されている第２突起電極とから構成されている中間基板とを有し、
上記第１突起電極は、上記基体の一端面側に形成された開口部に入り込んで、上記第１外部端子と接合し、
上記第２突起電極は、別の中間基板に形成される上記第２外部端子と同様の第２外部端子を露出する開口部に入り込んで、上記別の中間基板の第２外部端子の他端面側と接合することで、複数の上記中間基板が積層されることを特徴とする半導体装置。
【請求項２】
上記半導体チップは、上記半導体基板の厚さを薄くするため、上記半導体基板における上記第１突起電極が形成されていない面に薄型化加工が施されている請求項１に記載の半導体装置。
【請求項３】
上記半導体チップは、その厚みが２００μｍ以下に形成されている請求項２に記載の半導体装置。
【請求項４】
上記中間基板の上記基体は、その厚みが２００μｍ以下に形成されている請求項１に記載の半導体装置。
【請求項５】
上記半導体チップにおける上記第１突起電極が形成されている面には、樹脂が充填されている請求項１に記載の半導体装置。
【請求項６】
上記第２突起電極における積層方向の厚さは、３００μｍ以下に形成されている請求項１に記載の半導体装置。
【請求項７】
半導体基板に第１突起電極を形成し厚さが薄くなるように加工して半導体チップを形成する工程と、
基体の一端面側に開口部を形成して、一端面側に露出する第１外部端子と、上記基体の両面側に開口部を形成して両面側に露出する第２外部端子を形成し、
上記基体の両面側に露出する第２外部端子の一端面側に第２突起電極を形成して中間基板を形成する工程と、
上記第１突起電極を、上記基体の一端面側に形成した開口部に入り込ませて上記第１外部端子に接合するとともに、上記第２突起電極を別の中間基板の基体に形成した開口部に入り込ませて別の中間基板に形成される第２外部端子の他端面側に接合させることにより、複数の上記中間基板を積層する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
上記半導体チップは、ウェハ上に第１突起電極を形成して、上記第１突起電極が形成されている面に樹脂を充填して、上記ウェハの上記第１突起電極が形成されていない面を、上記ウェハの厚さを薄くするように加工して、上記ウェハを所定の大きさにダイシングして、形成される請求項７に記載の半導体装置の製造方法。
【請求項９】
上記半導体チップは、その厚さが２００μｍ以下になるように加工が施される請求項７に記載の半導体装置の製造方法。
【請求項１０】
上記第２突起電極は、上記中間基板の積層方向に対する厚さが３００μｍ以下になるように形成される請求項７に記載の半導体装置の製造方法。
【請求項１１】
上記第１突起電極は、上記ウェハの表面に第３突起電極を形成し、上記第３突起電極を形成している面に樹脂を充填して、上記第３突起電極の先端部を削って、上記第３突起電極の上に第４突起電極を設けることにより、形成される請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造方法及び半導体装置の改良、特に、プリント配線板に配置される半導体基板の構造における半導体製造方法及び半導体装置に関するものである。
【０００２】
【従来の技術】
近年、デジタルビデオカメラ、デジタル携帯電話、ノートブック型パーソナルコンピュータ等の携帯用電子機器が広く普及してきており、これらの携帯用電子機器に対する小型化、薄型化及び軽量化等の要求が高まってきている。
携帯用電子機器の小型化、薄型化及び軽量化等を実現するためには、部品実装密度を向上させることが重要な課題になっている。
特に、半導体ＩＣ等の半導体デバイスに関しても、従来のパッケージ型半導体デバイスの代わりに、フリップチップ型の半導体デバイスを使用した高密度実装技術が開発され、実用化されてきている。
【０００３】
このようなフリップチップ型の半導体デバイスの実装（フリップチップ実装）を行なう実装方法としては、例えば半導体ＩＣのＡｌ電極パッド上に、はんだボールバンプを形成して、半導体ＩＣのチップの各接続端子をこのはんだボールバンプ上に当接させて、ＩＣチップを直接にプリント配線基板上に実装する方法がある。
ここで、上記はんだボールバンプの製造方法としては、電解メッキを利用する方法がある。この方法によれば、下地材料層の表面状態や電気抵抗の僅かなバラツキによって、電解メッキにより成膜されるはんだの厚さが影響を受けることになり、一つのＩＣチップ内にて高さの均一なはんだボールバンプを形成することが基本的に困難であるという問題があった。
【０００４】
これに対して、はんだボールバンプの高さのバラツキを抑制するようにしたはんだボールバンプの製造方法として、真空蒸着による成膜とフォトレジスト膜のリフトオフを利用したパターン形成による方法がある。
この方法は、例えば図４に示すようにして、実施される。
先ず図９（ａ）において、フリップチップ型の半導体ＩＣ１は、その電極部１ａが、以下のようにして形成されている。
即ち、電極部１ａは、シリコン等から成る半導体基板２上にスパッタリング、エッチング等により形成されたＡｌ−Ｃｕ合金等から成る電極パッド３と、この電極パッド３の上から半導体基板２の表面全体を覆うように形成されたシリコン窒化膜、ポリイミド等から成る表面保護膜４と、この表面保護膜４の電極パッド３の領域に形成された開口部４ａと、この開口部４ａの側面と底部で露出した電極パッド３の表面を覆うようにスパッタリング等により形成された、例えばＣｒ、Ｃｕ、Ａｕ等から成る金属多層膜、所謂ＢＬＭ（Ball Limitting Metal）膜５と、から構成されている。
【０００５】
このような構成の半導体ＩＣ１の電極部１ａに対してはんだボールバンプを形成するためには、図９（ｂ）に示すように、上記ＢＬＭ膜５の領域に開口部６ａを有するレジスト膜６が形成される。
続いて、図９（ｃ）に示すように、レジスト膜６の上から、半導体基板２の表面全体に、はんだ蒸着膜７が成膜される。
その後、図９（ｄ）に示すように、レジスト膜６をリフトオフすることにより、不要な部分のはんだ蒸着膜７が除去され、所望のパターンのはんだ蒸着膜が形成される。
最後に、図９（ｅ）に示すように、熱処理を加えて、はんだ蒸着膜７のはんだを溶融させることにより、はんだの表面張力に基づいて、ほぼ球状のはんだボールバンプ７ａが形成されることになる。
【０００６】
ここで、一般的には、上記はんだボールバンプ７ａの形成は、半導体ＩＣ１が半導体ウェハの状態（即ち、個々の半導体ＩＣ１に切断される前の状態）にて行なわれるようになっている。
このようにして電極部１ａにはんだボールバンプ７ａが形成された半導体ＩＣ１は、ウェハ状の半導体基板２がチップ状の個々の半導体ＩＣ１としてダイシング等により切り出される。
そして、各半導体ＩＣ１のはんだボールバンプ７ａが、それぞれ半導体ＩＣ１を実装すべきプリント配線基板上に形成されたランドに当接される。
このように、電子機器の小型子を図るために、基板を小型化して電子機器全体の小型化・軽量化が図られている。
【０００７】
【発明が解決しようとする課題】
ここで、ＩＣカード、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等に代表される携帯電子機器については、基板に対する電子部品の実装スペースはできる限り少なくすることが望ましい。従って、電子機器の実装スペースはさらなる小型化を図る必要がある。
しかし、２次元空間のみを考慮して電子部品の小型化を図るのには限界があり、実装スペースとして２次元方向のみならず３次元方向を考慮して考える必要が生じている。このため、３次元方向の実装スペースを有効に活用して、電子機器の小型化・軽量化を図れる半導体装置が望まれてきている。
【０００８】
そこで、本発明は以上の点を鑑み、電子機器の薄型化・軽量化を実現するとともに、高い信頼性と高機能を実現することができる半導体装置及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的は、請求項１の発明によれば、半導体基板に第１突起電極が形成されている半導体チップと、基体と、上記基体の一端面側に形成された開口部より露出し、上記第１突起電極と接合する第１外部端子と、上記基体の両面側に形成された開口部より、上記基体の両面に露出している第２外部端子と、上記第２外部端子の一端面側に形成されている第２突起電極とから構成されている中間基板とを有し、上記第１突起電極は、上記基体の一端面側に形成された開口部に入り込んで、上記第１外部端子と接合し、上記第２突起電極は、別の中間基板に形成される上記第２外部端子と同様の第２外部端子を露出する開口部に入り込んで、上記別の中間基板の第２外部端子の他端面側と接合することで、複数の上記中間基板が積層される半導体装置により、達成される。
【００１０】
請求項１の構成によれば、半導体チップを設けた中間基板が第２突起電極と基体の開口部に露出する第２外部端子が接続することにより積層されている。これにより、半導体チップ間の配線の長さが短縮することができるため、インダクタンスを抑えた高速信号処理が可能となる。また、突起電極が開口部に入り込んで外部端子に接合するので、入り込んだ分薄型化することができる。さらに、半導体チップを積層する事により、従来の２次元実装方法に比べて高密度実装を実現でき、半導体装置の小型化・軽量化、さらには電子機器の小型化・軽量化を実現することができる。
【００１１】
上記目的は、請求項２の発明によれば、請求項１の構成において、上記半導体チップは、上記半導体基板の厚さを薄くするため、上記半導体基板における上記第１突起電極が形成されていない面に薄型化加工が施されている半導体装置により、達成される。
請求項２の構成によれば、半導体チップがたとえば研削及び研磨もしくはエッチング等によりその厚さが薄くなるように加工される。これにより、半導体チップ及び中間基板が積層した際、積層方向の長さが大きくならないため、半導体装置を小型化することができるとともに、軽量化も実現することができる。
【００１２】
上記目的は、請求項３の発明によれば、請求項２の構成において、請求項１の構成において、上記半導体チップは、その厚みが２００μｍ以下に形成されている半導体装置により、達成される。
請求項３の構成によれば、半導体チップの厚さが２００μｍ以下に加工される。これにより、半導体チップ及び中間基板が積層した際、積層方向の長さが大きくならないため、半導体装置を小型化することができるとともに、軽量化も実現することができる。
【００１３】
上記目的は、請求項４の発明によれば、請求項１の構成において、上記中間基板の上記基体は、その厚みが２００μｍ以下に形成されている請求項１に記載の半導体装置により、達成される。
請求項４の構成によれば、中間基板の厚さが２００μｍ以下になるように加工される。これにより、半導体チップ及び中間基板が積層した際、積層方向の長さが大きくならないため、半導体装置を小型化することができるとともに、軽量化も実現することができる。
【００１４】
上記目的は、請求項５の発明によれば、請求項１の構成において、上記半導体チップにおける上記第１突起電極が形成されている面には、樹脂が充填されている半導体装置により、達成される。
請求項５の構成によれば、第１突起電極の周りに樹脂が充填することにより、第１突起電極と基体との接続強度が大きくなり、半導体装置の信頼性を向上させることができる。
【００１５】
上記目的は、請求項６の発明によれば、請求項１の構成において、上記第２突起電極における積層方向の厚さは、３００μｍ以下に形成されている半導体装置により、達成される。
請求項６の構成によれば、第２突起電極が積層方向に対して厚さが３００μｍ以下になるように加工される。これにより、半導体チップ及び中間基板が積層した際、積層方向の長さが大きくならないため、余分な空間をなくし、効率よく半導体装置を小型化することができるとともに、軽量化も実現することができる。
【００１６】
上記目的は、請求項７の発明によれば、半導体基板に第１突起電極を形成し厚さが薄くなるように加工して半導体チップを形成する工程と、基体の一端面側に開口部を形成して、一端面側に露出する第１外部端子と、上記基体の両面側に開口部を形成して両面側に露出する第２外部端子を形成し、上記基体の両面側に露出する第２外部端子の一端面側に第２突起電極を形成して中間基板を形成する工程と、上記第１突起電極を、上記基体の一端面側に形成した開口部に入り込ませて上記第１外部端子に接合するとともに、上記第２突起電極を別の中間基板の基体に形成した開口部に入り込ませて別の中間基板に形成される第２外部端子の他端面側に接合させることにより、複数の上記中間基板を積層する工程とを有することを特徴とする半導体装置の製造方法により、達成される。
【００１７】
請求項７の構成によれば、半導体チップを設けた中間基板が第２突起電極と基体の開口部に露出する第２外部端子が接続することにより積層されている。これにより、半導体チップ間の配線の長さが短縮することができるため、インダクタンスを抑えた高速信号処理が可能となる。また、突起電極が開口部に入り込んで外部端子に接合するので、入り込んだ分薄型化することができる。さらに、半導体チップを積層する事により、従来の２次元実装方法に比べて高密度実装を実現でき、半導体装置の小型化・軽量化、さらには電子機器の小型化・軽量化を実現することができる。
さらに、半導体チップがたとえば研削及び研磨もしくはエッチング等によりその厚さが薄くなるように加工される。これにより、半導体チップ及び中間基板が積層した際、積層方向の長さが大きくならないため、半導体装置を小型化することができるとともに、軽量化も実現することができる。
【００１８】
上記目的は、請求項８の発明によれば、請求項７の構成において、上記半導体チップは、ウェハ上に第１突起電極を形成して、上記第１突起電極が形成されている面に樹脂を充填して、上記ウェハの上記第１突起電極が形成されていない面を、上記ウェハの厚さを薄くするように加工して、上記ウェハを所定の大きさにダイシングして、形成される半導体装置の製造方法により、達成される。
請求項８の構成によれば、半導体チップがたとえば研削及び研磨もしくはエッチング等によりその厚さが薄くなるように加工される。これにより、半導体チップ及び中間基板が積層した際、積層方向の長さが大きくならないため、半導体装置を小型化することができるとともに、軽量化も実現することができる。
さらに、第１突起電極の周りに樹脂が充填することにより、第１突起電極と基体との接続強度が大きくなり、半導体装置の信頼性を向上させることができる。
【００１９】
上記目的は、請求項９の発明によれば、請求項７の構成において、上記半導体チップは、その厚さが２００μｍ以下になるように加工が施される半導体装置の製造方法により、達成される。
請求項９の構成によれば、半導体チップの厚さが２００μｍ以下に加工される。これにより、半導体チップ及び中間基板が積層した際、積層方向の長さが大きくならないため、半導体装置を小型化することができるとともに、軽量化も実現することができる。
【００２０】
上記目的は、請求項１０の発明によれば、請求項７の構成において、上記第２突起電極は、上記中間基板の積層方向に対する厚さが３００μｍ以下になるように形成される半導体装置の製造方法により、達成される。
請求項１０の構成によれば、第２突起電極が積層方向に対して厚さが３００μｍ以下になるように加工される。これにより、半導体チップ及び中間基板が積層した際、積層方向の長さが大きくならないため、半導体装置を小型化することができるとともに、軽量化も実現することができる。
【００２１】
上記目的は、請求項１１の発明によれば、請求項７の構成において、上記第１突起電極は、上記ウェハの表面に第３突起電極を形成し、上記第３突起電極を形成している面に樹脂を充填して、上記第３突起電極の先端部を削って、上記第３突起電極の上に第４突起電極を設けることにより、形成される半導体装置の製造方法により、達成される。
請求項１１の構成によれば、第３突起電極の周りに樹脂が充填することにより、第３突起電極と基体との接続強度が大きくなり、半導体装置の信頼性を向上させることができる。さらに、第３突起電極の先端部を削り、その上に第４突起電極を形成する。これにより、樹脂を塗布する際に、第３突起電極の先端部に付着した樹脂を、第３突起電極の先端部を削ることにより除去して、第３突起電極と第４突起電極の接続抵抗を低減させることができる。また、第３突起電極の上に第４突起電極をたとえばボール転写法により形成することで、第１突起電極の高さを均一にし、フリップチップ実装における信頼性を高めることができる。
【００２２】
【発明の実施の形態】
以下、この発明の好適な実施形態を詳細に説明する。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００２３】
図１は、本発明の半導体装置の好ましい実施の形態を示す構造図であり、図１を参照して半導体装置１０について説明する。
半導体装置１０は、複数の半導体チップ２０、複数の中間基板３０等から構成されている。半導体チップ２０は、半導体基板２１、電極パッド２２、第１突起電極であるインナーバンプ２３等を有している。半導体基板２１には集積回路（ＬＳＩ）が形成されていて、その表面に電極パッド２２が形成されている。電極パッド２２はインナーバンプ２３と接合されて、半導体基板２１は電極パッド２２、インナーバンプ２３を介して外部と信号等の送受信を行う。
【００２４】
ここで、半導体チップ２０は、その厚さｄ１が２００μｍ以下になるように形成されている。これにより、図１に示すように半導体基板２１及び中間基板３０が積層された場合、全体の厚みを薄くして電気機器の小型化・軽量化を実現することができる。
半導体チップ２０のインナーバンプ２３が形成されている面には、樹脂２４が充填されている。樹脂２４は、インナーバンプ２３における半導体チップ２０と中間期板３０との接続強度を向上させるものである。さらに詳しくいえば、樹脂２４は、シリコンチップとガラエポ基板との熱膨張率の違いで、温度サイクルが加わった時の熱ストレスによる応力が接合部のバンプに集中するのを樹脂全体で緩和して、接合部の信頼性を向上させることができる。
【００２５】
中間基板３０は、基体３１、第１外部端子であるインナーランド３２、第２外部端子であるアウターランド３３、第２突起電極であるアウターバンプ３４等を有している。基体３１はたとえばポリイミド、ガラスエポキシ、アルミナ、セラミック等からなっていて、その厚さｄ２が２００μｍ以下になるように形成されている。基体３１の厚さｄ２を薄くすることにより、半導体装置１０全体の薄型化を実現することができる。基体３１にはインナーランド３２とアウターランド３３が形成されていて、たとえばインナーランド３２は基体３１の内周面側に形成されて、アウターランド３３は基体３１の外周面側に形成されている。
【００２６】
インナーランド３２は基体３１の一端面側３１ａにのみ露出されていて、半導体チップ２０のインナーバンプ２３と接合される。
一方、アウターランド３３は基体３１の両面側３１ａ、３１ｂに露出されていて、アウターランド３３の一端面３１ａ側には、アウターバンプ３４が取り付けられている。アウターバンプ３４の高さｄ３はたとえば３００μｍ以下になるように形成されていて、これにより、中間基板３０の積層方向（矢印Ｚ方向）に対して半導体装置１０のさらなる薄型化を実現することができる。
一方、アウターランド３３の他端面３１ｂ側には、別の中間基板３０に取り付けられているアウターバンプ３４が接合される。これにより、中間基板３０及び半導体チップ２０が複数枚積層する事ができる。
【００２７】
具体的には、図１に示すように、半導体チップ２０が取り付けられている、たとえば３つの中間基板３０は、それぞれのアウターランド３３とアウターバンプ３４を接合させて積層されている。そして、図１における一番下の中間基板３０のアウターバンプ３４はプリント配線板ＰＷＢの基板ランドに接合されている。これにより、従来は２次元方向に形成していた半導体チップ２０が３次元方向に形成することができるため、半導体装置１０の小型化を図ることができる。また、半導体チップ２０及び中間基板３０の厚さｄ１、ｄ２がそれぞれ２００μｍ以下になるように形成されているため、半導体装置の薄型化・軽量化を図ることができる。そして、この半導体装置１０を用いた電子機器においても小型化・軽量化を図ることができる。
【００２８】
図２乃至図５には本発明の半導体装置の製造方法の好ましい実施の形態を示す図であり、図１乃至図５を参照して半導体装置１０の製造方法について説明する。
まず、図２（Ａ）に示すように、ウェハＷ上に集積回路（ＬＳＩ）を作製し、その表面に図示しないインナーバンプ２３を形成する。そして、このウェハＷにおけるインナーバンプ２３が形成されている面に保護テープＰＴが貼り付けられる。このとき、ウェハＷの集積回路が形成されていない面（裏面）には裏面Ｗ１は傷が不可逆的に形成されている。
【００２９】
そして、図２（Ｂ）に示すように、ウェハＷの裏面を研削等を行い、ウェハＷの厚さｄ１が２００μｍになるように薄型化加工を施す。
具体的には、図３に示すような研削装置１００と図４に示すような化学的研磨装置であるポリッシュ研磨装置２００を用いてウェハＷの厚みを調節する。
まず、図３の研削装置１００は回転駆動源により矢印Ｒ１０方向に回転可能に設けられているウェハ保持部１１０、砥石１２１が取り付けられていて、回転駆動源により回転可能に設けられている研削手段１２０等から構成されている。
ウェハＷは保護テープＰＴをウェハ保持部１１０に接触するように配置され、研削手段１２０がウェハＷの裏面Ｗ１を研削する。具体的には、砥石１２１の送り速度が１５０μｍ／ｍｉｎ、砥石１２１の回転数が２５００ｒｐｍで研削して、ウェハＷの厚さが約１１０μｍに形成される。
【００３０】
次に、ウェハＷの裏面のＷ１が研磨されて、厚みｄ１がたとえば１００μｍになるように加工される。ここで、研磨装置としては、例えば図４に示す研磨装置２００が使用される。
図４において、研磨装置２００は、回転軸２０１により回転駆動される定盤２０２と、定盤２０２の上面に貼着された研磨布２０３と、ウェハＷを支持し且つ回転駆動するウェハキャリア２１０と、定盤２０２上に研磨溶剤を滴下するノズル２０４とを備えている。
【００３１】
そして、ウェハキャリア２１０がウェハＷを定盤２０２上の研磨布２０３に対して押圧しながら回転駆動することにより、ウェハＷの裏面Ｗ１が研磨される。このとき、たとえば研磨圧力が４００ｇ／ｃｍ２、揺動速度が２ｍｍ／ｓｅｃ、スラリー供給速度が４０ｍｌ／ｍｉｎで、削り代が約１０μｍになるように行われ、ウェハＷの厚さｄ１が約１００μｍになるまで研磨が行われる。
【００３２】
この結果、ウェハＷの裏面に新たに形成されていた研削によるダメージ（傷等）が除去されて、厚さ１００μｍまで薄型化加工されたウェハＷの機械的強度を向上させることができる。
すなわち、ウェハＷの裏面に傷があると、その傷の部分の強度が弱くなり、その部位からウェハＷが破損する恐れがあるが、裏面の傷等のダメージが取り除かれることで、ウェハＷを薄型化してもその強度を高めることができる。
【００３３】
そして、研磨されたウェハＷにダイシングが行われて、図５（Ａ）に示すような半導体チップ２０が完成する。
次に、図５（Ｂ）に示すように、ポリイミド等からなっていて、厚さｄ２が約１５０μｍに形成されている基体３１が用意される。そしてこの基体３１のインナーランド３２とインナーバンプ２３がたとえばプリップチップ実装等により接合され、その後、半導体チップ２０と中間基板３０の間に樹脂２４が充填される。
そして、図５（Ｃ）に示すように、アウターランド３３に対してたとえば共晶はんだからなるアウターバンプ３４が接合される。このとき、アウターバンプ３４は他端面３１ａ側、すなわち、半導体チップ２０が取り付けられている側にたとえば厚さｄ３が３００μｍだけ転写される。このようにアウターバンプ３３の厚さを３００μｍ以下にすることで、積層する際の余分な空間を排除して、最小限の実装高さで効率のよい高密度の３次元実装を実現することができる。
【００３４】
最後に、図５（Ｄ）に示すように、アウターバンプ３４を有する複数の中間基板３０が別の中間基板３０のアウターランド３３に接合して積層される。そして、この積層された複数の中間基板３０が図示しないリフロー装置により、一括リフローが行われ、半導体装置１０が完成する。
これにより、薄型加工を施した半導体基板２１及び中間基板３０が積層して半導体装置１０を形成しているため、実装高さを増加することなく、また、半導体基板２１間の配線長が短いためにインダクタンスを抑えた高速信号処理が可能な高性能半導体装置の高密度３次元実装を実現することができる。
【００３５】
また、半導体基板２１とプリント配線基板３０と間に熱ストレスが発生したとしても、インナーバンプ２３が樹脂２４により固定されているので、樹脂２４全体が熱ストレスを受けて、熱ストレスが緩和される。従って、熱ストレスによるインナーバンプ２３の接合部分の破断が防止され、はんだバンプの信頼性が向上する。
【００３６】
別の実施の形態
図６乃至図８は本発明の半導体装置の製造方法の別の実施形態を示している。
先ず、図６（Ａ）において、ウェハＷの個々の半導体チップ２０の周辺の電極パッド２５からＢＬＭ膜で再配置された場所に対して、高融点はんだによるほぼ球状の第３突起電極２３ａが形成される。このインナーバンプ２３は、ポリイミド膜２８の開口部２８ａから露出したＢＬＭ膜２７上に形成されている。
次に、図６（Ｂ）に示すように、ウェハＷの表面全体に、エポキシ樹脂等の液状樹脂２４が、スピンコート等により塗布された後、キュアリングにてほぼ１５０℃で５時間程度熱処理されることにより、液状樹脂２４が硬化される。
【００３７】
そして、図６（Ｂ）のウェハＷにおける第３突起電極２３ａが形成されている面に保護テープＰＴを張り、図２の研削装置によりウェハＷの裏側を研削する。このとき、砥石の送り速度が１５０μｍ／ｍｉｎ、砥石回転数が２５００ｒｐｍで、研削後のウェハＷの厚さが１５０μｍになるように研削を行う。このように、ウェハＷの裏面に形成されている傷を除去しながら、ウェハＷの薄型化が行われる。
【００３８】
次に、図７に示すようなスピンエッチング装置３００により、ウェハＷの裏面に対してエッチングが行われる。具体的には、チャック３０１にウェハＷが回転可能に保持されて、チャンバ３０２内に配置される。ここでウェハＷの回転速度はたとえば２０００ｒｐｍになるように制御されている。そして、ウェハＷ上に配置されている薬液供給部３０３から薬液組成がたとえばＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：１：８となる薬液が供給量が４０ｌ／ｍｉｎでウェハＷに対して供給される。すると、Ｗの裏面がエッチングされて、形成されている傷を除去しながら、ウェハＷの厚さｄ１がたとえば１００μｍまで薄型化される。
【００３９】
続いて、図６（Ｃ）に示すように、第３突起電極２３ａの頂部が研磨装置により、所謂ポリッシュ研磨され平坦化される。ここで、研磨装置としては、例えば図３に示す研磨装置が使用される。
その後、図６（Ｄ）に示すように、第３突起電極２３ａの平坦化された頂部に、共晶はんだボールによる第４突起電極２３ｂがボール転写法により形成される。その際、第４突起電極２３ｂは、第３突起電極２３ａと接合して、インナーバンプ２３を形成する。その後、ウェハＷから半導体チップ２０がダイシング等により切り出される。
【００４０】
上記実施形態により製造された図８（Ａ）に示す半導体チップ２０は、図８に示すようにしてプリント配線基板ＰＷＢに対して実装される。
まず、図８（Ｂ）に示すポリイミド等からなっていて厚さｄ２を約１５０μｍに形成されている基体２１が用意される。そしてこの基体２１の電極パッド２２とインナーバンプ２３が、たとえばプリップチップ実装等により接合される。
そして、図８（Ｃ）に示すように、アウターランド３３に対してアウターバンプ３４が接合される。このとき、アウターバンプ３４は他端面３１ａ側、すなわち、半導体チップ２０が取り付けられている側に設けられる。
【００４１】
最後に、図８（Ｄ）に示すように、アウターバンプ３４を有する複数の中間基板３０が別の中間基板３０のアウターランド３３に接合して積層されて、半導体装置１０が完成する。
【００４２】
第３突起電極２３ａの頂部が研磨されることによって、第３突起電極２３ａの頂部に残留する樹脂２４が完全に除去され、清浄な面になる。そして、この清浄な面に対して、第４突起電極２３ｂが形成されることから、第３突起電極２３ａと第４突起電極２３ｂとの間の界面における接続抵抗が低減され、より低抵抗で且つ高性能なインナーバンプ２３が構成される。また、第３突起電極２３ａの研磨による平坦化によって、インナーバンプ２３の高さがより均一化されることになり、実装不良の発生がより低減されることになる。すなわち、第４突起電極２３ｂが、ボール転写法により形成されることにより、その転写量が均一化され、インナーバンプ２３の高さがより一層均一化されることになる。
よって、この第二の実施形態によれば、半導体ＩＣ１１のプリント配線基板３０へのフリップチップ実装における信頼性及び耐久性が、第一の実施形態に比較してより一層改善されることになる。
【００４３】
上記各実施の形態によれば、半導体装置を超薄型積層３次元実装を高い信頼性と高機能で実現でき、電子機器のさらなる超小型軽量化を実現することができる。すなわち、上記各実施の形態において、半導体チップ２０は、半導体チップ間の配線の引き回し長さが従来の平面実装やワイヤ接続の積層実装に比べて極端に短くすることができるため、インダクタンスを抑えた高速信号処理を可能とする高性能な半導体装置を提供することができる。従って、半導体装置１０を組み込んだ電子機器においても、特にＩＣカード、携帯電話、ＰＤＡ等に代表される携帯電子機器の分野において、さらなる小型軽量化を実現することができる。
【００４４】
本発明の実施の形態は、上記各実施の形態には限定されない。
上記実施形態においては、第４突起電極２３ｂは、ボール転写法によって形成されているが、これに限らず、他の印刷法、転写法だけでなく、さらにメッキ法等の他の方法により形成されてもよいことは明らかである。
また、図８におけるエッチング装置は、薬液を用いたいわゆるウェットエッチング装置であるが、プラズマ処理装置を用いたハロゲン系ガスによるドライエッチング装置であってもよい。
【００４５】
また、中間基板３０のインナーランド３２は、一端面３１ａ側に電極が露出しているが、他端面３１ｂ側に電極部を露出させて、半導体チップ２０を他端面３１ｂ側に配置するようにしてもよい。このとき、図１においては第１突起電極２３と第１外部端子３２は、アウターランド３３とアウターバンプ３４の内側に形成されているが、第１突起電極２３と第１外部端子３２の内側に第２外部端子３３と３４が形成されるようにしてもよい。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、電子機器の薄型化・軽量化を実現するとともに、高い信頼性と高機能を実現することができる半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】  本発明の半導体装置の好ましい実施の形態を示す構成図。
【図２】  本発明の半導体装置の製造方法におけるウェハを薄型化加工する様子を示す図。
【図３】  本発明の半導体装置の製造方法におけるウェハを薄型化加工する際に使用する研削装置を示す図。
【図４】  本発明の半導体装置の製造方法におけるウェハを薄型化加工する際に使用する研磨装置を示す図。
【図５】  本発明の半導体装置の製造方法の好ましい実施の形態を示す工程図。
【図６】  本発明の半導体装置の製造方法の別の実施の形態を示す工程図。
【図７】  本発明の半導体装置の製造方法におけるウェハを薄型化加工する際に使用するエッチング装置を示す図。
【図８】  本発明の半導体装置の製造方法の別の実施の形態を示す工程図。
【図９】  従来の半導体チップに突起電極を形成する様子を示す工程図。
【符号の説明】
１０・・・半導体装置、２０・・・半導体チップ、２３・・・インナーバンプ（第１突起電極）、２４・・・樹脂、３０・・・中間基板、３１・・・基体、３２・・・インナーランド（第１外部端子）、３３・・・アウターランド（第２外部端子）、３４・・・アウターバンプ（第２突起電極）、２３ａ・・・第３突起電極、２３ｂ・・・第４突起電極、Ｗ・・・ウェハ
【図１】
0003975592.tif 000002
【図２】
0003975592.tif 000003
【図３】
0003975592.tif 000004
【図４】
0003975592.tif 000005
【図５】
0003975592.tif 000006
【図６】
0003975592.tif 000007
【図７】
0003975592.tif 000008
【図８】
0003975592.tif 000009
【図９】
0003975592.tif 000010