(57)【特許請求の範囲】
【請求項１】
複数行、複数列に亘って配置された多数個の画素と、
前記画素に蓄積された電荷を読出し、該電荷を検出して、画像信号の生成に使用される単位信号を生成する単位信号生成部とを有し、
前記多数個の画素が、画素ずらし配列され、該多数個の画素の配列が、第１の色フィルタを備える第１色画素のみで構成された第１類画素行と、第２の色フィルタを備える第２色画素と第３の色フィルタを備える第３色画素とが交互に繰り返し配置された第２類画素行とを交互に繰り返し形成する配列であり、さらに、隣接する第２類画素行の第２色画素と第３色画素が行方向に１画素分ずれて配置されていて、
前記単位信号生成部が、
（ｉ）前記画素の各々に蓄積された電荷を個別に検出して前記単位信号を生成する個別読出し動作と、
（ｉｉ）連続する８つの画素行を１個のユニットとし、前記ユニットを下流側の４つの画素行によって構成される第１ブロックと、上流側の４つの画素行によって構成される第２ブロックとにさらに分けて、同じブロック内で１列おきの２つの画素列に分布する４個の第１画素それぞれに蓄積された電荷を加算することによって第１加算電荷を生成し、同じユニット内で１列おきの２つの画素列に分布する４個の第２色画素それぞれに蓄積された電荷を加算することによって前記第２加算電荷を生成し、同じユニット内で１列おきの２つの画素列に分布する４個の第３色画素それぞれに蓄積された電荷を加算することによって前記第３加算電荷を生成し、該加算電荷を別個に検出して単位信号を生成する加算読出し動作と
を選択的に行うことができる撮像装置。
【請求項２】
前記単位信号生成部は、
１つの画素列に１つずつ配置され、対応する画素に蓄積された電荷を読出して該電荷を所定方向に転送する垂直電荷転送素子と、
前記垂直電荷転送素子の各々が出力する電荷を受け取って、該電荷を順次転送する水平電荷転送素子と、
前記水平電荷転送素子から前記電荷の供給を受けて前記単位信号を生成する出力回路部とを有する請求項１記載の撮像装置。
【請求項３】
前記単位信号生成部が、前記加算読出し動作時に、２つの同色画素に蓄積された電荷同士を前記垂直電荷転送素子内で加算することができる請求項２に記載の撮像装置。
【請求項４】
前記単位信号生成部が、前記加算読出し動作時に、４つの同色画素に蓄積された電荷同士を前記出力回路部で加算することができる請求項２又は３に記載の撮像装置。
【請求項５】
前記単位信号生成部が、前記加算読出し動作時に、４つの同色画素に蓄積された電荷同士を前記水平電荷転送素子内で加算することができる請求項２又は３に記載の撮像装置。
【請求項６】
さらに、前記個別読出し動作時に前記単位信号生成部が生成した単位信号を基に画像データを生成する第１信号処理回路と、
前記加算読出し動作時に前記単位信号生成部が生成した単位信号を基に画像データを生成する第２信号処理回路とを有する請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
さらに、前記第１信号処理回路が生成した画像データと前記第２信号処理回路が生成した画像データとを合成して、１フレーム分の画像データを生成することができる合成処理回路を有する請求項６に記載の撮像装置。
【請求項８】
前記第１色画素が緑色画素で、前記第２色画素が赤色画素および青色画素のいずれか一方で、前記第３色画素が前記赤色画素および前記青色画素の残りの一方である請求項１〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記第１色画素が緑色画素で、前記第２色画素が黄色画素およびシアン色画素のいずれか一方で、前記第３色画素が前記黄色画素および前記シアン色画素の残りの一方である請求項１〜７のいずれか１項に記載の撮像装置。
【請求項１０】
前記第１色画素が黄色画素で、前記第２色画素がシアン色画素およびマゼンタ色画素のいずれか一方で、前記第３色画素が前記シアン色画素および前記マゼンタ色画素の残りの一方である請求項１〜７のいずれか１項に記載の撮像装置。
【請求項１１】
前記第１色画素がシアン色画素で、前記第２色画素が黄色画素およびマゼンタ色画素のいずれか一方で、前記第３色画素が前記黄色画素および前記マゼンタ色画素の残りの一方である請求項１〜７のいずれか１項に記載の撮像装置。
【請求項１２】
前記第１色画素が白色または無色画素で、前記第２色画素が黄色画素およびシアン色画素のいずれか一方で、前記第３色画素が前記黄色画素および前記シアン色画素の残りの一方である請求項１〜７のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は撮像装置に係り、特に、画素ずらし配置された多数個の画素を有する撮像装置に係る。
【０００２】
【従来の技術】
ＣＣＤ（電荷結合素子）の集積化技術および量産技術が確立されて以来、ＣＣＤ型固体撮像素子をエリア・イメージセンサとして利用したデジタルスチルカメラ、デジタルビデオカメラ等の撮像装置が急速に普及している。
【０００３】
ＣＣＤ型固体撮像素子においては、半導体基板の一表面に多数個の画素が複数行、複数列に亘って行列状に配置され、ＣＣＤによって構成される垂直電荷転送素子（ＶＣＣＤ）が、例えば１つの画素列に１つずつ、この画素列に沿って配設される。また、ＣＣＤによって構成される水平電荷転送素子（ＨＣＣＤ）が、垂直電荷転送素子それぞれの出力端に電気的に接続可能に配置される。
【０００４】
例えばカラー撮影に使用される単板式のＣＣＤ型固体撮像素子では、半導体基板の一表面に多数個の光電変換素子（例えばフォトダイオード）が行列状に配置され、その上方に色フィルタアレイが配置される。色フィルタアレイは、個々の光電変換素子の上方に１つずつ配置された色フィルタによって構成される。必要に応じて、色フィルタ上にマイクロレンズが配置される。
【０００５】
画素に光が入射すると、その光量に応じた量の電荷が、この画素の光電変換素子に蓄積される。個々の画素（光電変換素子）に蓄積された電荷は、垂直電荷転送素子へ読出され、水平電荷転送素子へ転送される。１つの画素行に属する各画素の電荷は、対応する垂直電荷転送素子へ同じタイミングで読出され、同じタイミングで水平電荷転送素子へ転送される。水平電荷転送素子は、電荷を所定方向に順次転送し、出力する。
【０００６】
水平電荷転送素子から出力された電荷は、上記の半導体基板または別の基板に形成された出力回路部によって検出される。検出された後の電荷は、例えば、ドレイン領域へ掃き出された後に電源電圧に吸収される。
【０００７】
ＣＣＤ型固体撮像素子を利用した撮像装置は、出力回路部から出力される信号電圧（画素信号；単位信号）を利用して画像信号を生成する。
【０００８】
従来より、エリア・イメージセンサとして利用されるＣＣＤ型固体撮像素子では、多数個の画素が正方行列状（行数と列数とが異なるものを含む。）に配置される。
【０００９】
近年では、ＣＣＤ型の固体撮像素子の高解像度化および高感度化が求められるようになり、個々の光電変換素子の受光面積を広く保ちつつ光電変換素子の高集積化が容易な画素ずらし配置が多用されるようになってきた。
【００１０】
ここで、本明細書でいう「画素ずらし配置」とは、奇数番目に当たる画素列中の各画素に対し、偶数番目に当たる画素列中の画素の各々が、画素列内での画素のピッチの約１／２、列方向にずれ、奇数番目に当たる画素行中の各画素に対し、偶数番目に当たる画素行中の画素の各々が、画素行内での画素のピッチの約１／２、行方向にずれ、画素列の各々が奇数行または偶数行の画素のみを含むような、多数個の画素の配置を意味する。画素ずらし配置は、多数個の画素を複数行、複数列に亘って行列状に配置する際の一形態である。
【００１１】
上記の「画素列内での画素のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２からはずれてはいるものの、得られるＣＣＤイメージセンサの性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「画素行内での画素のピッチの約１／２」についても同様である。
【００１２】
【発明が解決しようとする課題】
被写体があまりに暗い場合には、たとえ多数個の画素が画素ずらし配置された固体撮像素子を利用した撮像装置によっても、十分な撮影感度を得ることはできない。被写体が近距離にある場合には、ストロボ等の閃光装置を利用することによって、被写体が暗いときでも十分な撮影感度が得られることもあるが、遠距離にある暗い被写体に対しては、ストロボ等の閃光装置を利用しても十分な撮影感度が得られないことがある。
【００１３】
複数の画素から読出した電荷同士を垂直電荷転送素子内、水平電荷転送素子内または出力回路部内で加算（混合）することによって、撮像装置を増感させることが可能である。本明細書では、複数の画素から読出した電荷同士を加算することを、「画素加算」ということがある。
【００１４】
例えば、３原色系の色フィルタアレイを有する単板式の固体撮像素子を用いた撮像装置では、色フィルタアレイの構成および画素加算の仕方にもよるが、近接する３つの画素同士で画素加算を行うと、加算信号（Ｇ＋Ｒ＋Ｂ）、（２Ｇ＋Ｂ）、（Ｇ＋Ｒ＋Ｂ）、および（２Ｇ＋Ｒ）が連続的に生成されることがある。ここで、Ｇ、Ｒ、Ｂは、それぞれ、緑色画素、赤色画素、および青色画素の出力信号を表す。
【００１５】
このような加算信号が生成されると、色情報の信号成分が少なくなることから、色の解像度が劣化し、また、色のＳ／Ｎ比が低下する。
【００１６】
本発明の目的は、多数個の画素を有し、画素加算によって増感したときでも色の解像度の低下、偽色の発生および色のＳ／Ｎ比の低下を抑制することが容易な撮像装置を提供することである。
【００１７】
【課題を解決するための手段】
本発明の一観点によれば、撮像装置は、複数行、複数列に亘って配置された多数個の画素と、前記画素に蓄積された電荷を読出し、該電荷を検出して、画像信号の生成に使用される単位信号を生成する単位信号生成部とを有し、前記多数個の画素が、画素ずらし配列され、該多数個の画素の配列が、第１の色フィルタを備える第１色画素のみで構成された第１類画素行と、第２の色フィルタを備える第２色画素と第３の色フィルタを備える第３色画素とが交互に繰り返し配置された第２類画素行とを交互に繰り返し形成する配列であり、さらに、隣接する第２類画素行の第２色画素と第３色画素が行方向に１画素分ずれて配置されていて、前記単位信号生成部が、（ｉ）前記画素の各々に蓄積された電荷を個別に検出して前記単位信号を生成する個別読出し動作と、（ｉｉ）連続する８つの画素行を１個のユニットとし、前記ユニットを下流側の４つの画素行によって構成される第１ブロックと、上流側の４つの画素行によって構成される第２ブロックとにさらに分けて、同じブロック内で１列おきの２つの画素列に分布する４個の第１画素それぞれに蓄積された電荷を加算することによって第１加算電荷を生成し、同じユニット内で１列おきの２つの画素列に分布する４個の第２色画素それぞれに蓄積された電荷を加算することによって前記第２加算電荷を生成し、同じユニット内で１列おきの２つの画素列に分布する４個の第３色画素それぞれに蓄積された電荷を加算することによって前記第３加算電荷を生成し、該加算電荷を別個に検出して単位信号を生成する加算読出し動作とを選択的に行うことができる。
【００１８】
第１色画素、第２色画素、および第３色画素によって構成される多数個の画素を備えた撮像装置で画素加算を行う際に、上述の要領で同色の４個の画素を加算することにより、多くの輝度信号（輝度情報）を得ることが容易になると共に、緑色、赤色または青色の色信号を生成するうえで必要な色情報を多く得ることが容易になる。
【００１９】
その結果として、画素加算を行ったときでも色の解像度の低下、偽色の発生および色のＳ／Ｎ比の低下を抑制することが容易になる。
【００２０】
なお、本明細書でいう第１色画素、第２色画素、または第３色画素は、無色透明のフィルタを備えた画素、および、色フィルタを備えていない画素をも含むものとする。「色フィルタの色」には、無色透明も含まれるものとする。「色フィルタの色によって画素を分類する」とは、無色透明も含めた色フィルタの色によって画素を分類する他、色フィルタを備えていない画素についてはこれを１つのグループとして分類することを意味する。
【００２１】
【発明の実施の形態】
図１は、第１の実施例による撮像装置で利用される固体撮像素子１００における画素の平面配置を概略的に示す。同図に示すように、この固体撮像素子１００では、多数個の緑色画素Ｇ、赤色画素Ｒ、および青色画素Ｂが画素ずらし配置されている。
【００２２】
個々の画素は、光電変換素子と、この光電変換素子の上方に配置された色フィルタとを有する。図１に示した画素の形状は、この画素が有する色フィルタの輪郭を示す。また、画素の色は、この画素が有する色フィルタの色を示す。
【００２３】
個々の画素行は、緑色画素Ｇのみによって構成される第１類画素行ＰＲ１と、赤色画素Ｒと青色画素Ｂとが交互に繰り返し配置された第２類画素行とに分類することができる。第２類画素行は、さらに、赤色画素Ｒと青色画素Ｂとの配置が互いに逆になている第２類画素行ＰＲ２Ａと第２類画素行ＰＲ２Ｂとに分けられる。
【００２４】
下流側（図１の紙面下側）から上流側（図１の紙面上側）へ向かって、第１類画素行ＰＲ１、第２類画素行ＰＲ２Ａ、第１類画素行ＰＲ１、および第２類画素行ＰＲ２Ｂがこの順番で繰り返し配置されている。紙面最下段の第１類画素行ＰＲ１が、最も下流の画素行に相当する。
【００２５】
なお、本明細書においては、画素（光電変換素子）から後述する単位信号生成部（出力回路部）への電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【００２６】
固体撮像素子１００においては、画素加算を行ったときに輝度情報の低下や、偽色の発生、色のＳ／Ｎ比の低下が抑制されるように、同じ色の４個の画素同士で画素加算を行う。この画素加算を、以下、「４画素加算」という。
【００２７】
図２は、固体撮像素子１００を用いて４画素加算を行う際に互いに加算される画素の組み合わせの一例を示す。同図においては、便宜上、個々の画素の大きさを図１での大きさよりも小さくし、互いの間隔を拡げると共にその形状も変えてある。また、図２には、単位信号生成部の一部を構成する水平電荷転送素子４０および出力回路部５０もそれぞれ概略的に示されている。
【００２８】
４画素加算の際には、連続する８つの画素行が１つのユニットＵを形成し、個々のユニットＵは、更に、下流側の４つの画素行によって構成される第１ブロックＢＬ１と、上流側の４つの画素行によって抗せされる第２ブロックとに分けられる。
【００２９】
緑色画素Ｇは、同じブロックＢＬ１またはＢＬ２内で１列おきの２つの画素列に分布する二点差線で結んだ４個同士が、出力回路部５０で検出される前に加算される。
【００３０】
赤色画素Ｒは、個々のユニットＵ内で１列おきの２つの画素列に分布する破線で結んだ４個同士が、出力回路部５０で検出される前に加算される。
【００３１】
青色画素Ｂも、赤色画素Ｒと同様に、個々のユニットＵ内で１列おきの２つの画素列に分布する一点鎖線で結んだ４個同士が、出力回路部５０で検出される前に加算される。
【００３２】
画素加算されない端部の画素から読出された電荷は、出力回路部５０まで転送した後に掃き出す。
【００３３】
単位信号生成部の駆動方法を工夫することにより、４つの画素からそれぞれ読み出した電荷を互いに混合（加算）した加算電荷を出力回路部５０内で生成することもできるし、この加算電荷を水平電荷転送素子４０内で生成することもできる。いずれの場合でも、図１においては図示を省略した垂直電荷転送素子内で、２つの画素からそれぞれ読み出した電荷を予め加算することが好ましい。
【００３４】
同色の４個の画素に蓄積された電荷同士を出力回路部５０で検出する前に加算するので、出力回路部５０からの出力が増大すると共に、Ｓ／Ｎ比を改善することができる。
【００３５】
加算電荷の検出に基づいて単位信号生成部（出力回路部５０）が出力する信号が白色の色信号になることはなく、この信号は緑色、赤色、または青色の色情報を必ず含む。白色の色信号が生成される画素の組み合わせを含む画素加算を行った場合に比べて、多くの色の解像度信号を得ることができる。
【００３６】
図３は、図２に示した組み合わせで４画素加算を行ったときに互いに加算される４個の画素の幾何学中心をその画素の色Ｇ、Ｒ、またはＢで示す。
【００３７】
同図から明らかなように、図２に示した組み合わせでの４画素加算に基づく単位信号の生成は、図３に示す位置に配置された緑色画素Ｇ、赤色画素Ｒ、および青色画素Ｂから読み出した電荷に基づいて単位信号を生成することにほぼ相当する。
【００３８】
緑色画素、赤色画素、および青色画素それぞれについての４画素加算に基づいて出力回路部が生成した単位信号を利用して、色情報を得ることができる。４つの電荷を加算した加算信号に基づいて単位信号が生成されるので、Ｓ／Ｎ比の高い色情報を得ることができる。
【００３９】
水平方向（画素行方向）のサンプリング点が多いので、偽色の発生が少ない。垂直方向（画素列方向）については、８画素行を１ユニットとしているために解像度が低下する。しかしながら、輝度情報を得るうえで重要な緑色についてのサンプリング点が、水平方向と同じ割合で垂直方向にも分布するので、垂直方向での解像度の低下の度合いは小さい。
【００４０】
このため、固体撮像素子１００では、４画素加算を行ったときでも色の解像度の低下、偽色の発生、および色のＳ／Ｎ比の低下が抑制される。
【００４１】
図４〜図１０は、図２に示した組み合わせで４画素加算を行う場合の動作順の一例を示す。これらの図には、固体撮像素子１００における光電変換素子１０、垂直電荷転送素子２０（読出しゲート３０を含む。）、水平電荷転送素子４０および出力回路部５０の平面配置が模式的に示されている。垂直電荷転送素子２０、水平電荷転送素子４０および出力回路部５０によって単位信号生成部が構成される。
【００４２】
図４〜図１０中に示したアラビア数字と小文字のローマ字とを組み合わせた参照符号は、個々の光電変換素子１０に蓄積された電荷を示す。電荷を示す個々の参照符号のうちのアラビア数字は、その電荷が、個々のユニットＵ（図２参照）内で下流側から数えて何番目の画素行（光電変換素子行）に属する画素（光電変換素子１０）に蓄積された電荷であるかを表す。小文字のローマ字は、その電荷が、図１においてその大文字によって表されている画素に蓄積された電荷であることを表す。
【００４３】
例えば、参照符号「１ｇ」は、第１画素行に属する緑色画素Ｇに蓄積された電荷を示す。参照符号「８ｂ」は、同様に、第８画素行に属する青色画素Ｂに蓄積された電荷を示す。
【００４４】
まず、図４（Ａ）に示すように、個々の画素（光電変換素子１０）に電荷を蓄積させる。個々の画素に光を入射させることにより、これらの画素に電荷が蓄積される。
【００４５】
次に、図４（Ｂ）に示すように、個々のユニットＵ（図２参照）内で下流側から数えて７番目の画素行（第１類画素行）に属する緑色画素Ｇに蓄積された電荷７ｇを、対応する垂直電荷転送素子２０へ読出す。読出しゲート３０を表す矢印は、電荷の読出し方向も示している。
【００４６】
各垂直電荷転送素子２０中の升目は、４本の垂直転送電極を備えた１つの転送段を示す。ただし、垂直電荷転送素子２０それぞれの最下流にある小さな升目は、２本の垂直転送電極のみを備えた転送段を示す。垂直電荷転送素子２０の構成については、後に図１１を用いて詳述する。
【００４７】
次いで、図５（Ａ）に示すように、各垂直電荷転送素子２０内の電荷７ｇを１転送段分、下流側へ転送する。各電荷７ｇが、個々のユニットＵ内で下流側から数えて５番目の画素行（第１類画素行）に対応する転送段に分布する。
【００４８】
続いて、図５（Ｂ）に示すように、個々のユニットＵ内で下流側から数えて３番目の画素行（第１類画素行）に属する緑色画素Ｇに蓄積された電荷３ｇ、および、５番目の画素行（第１類画素行）に属する緑色画素Ｇに蓄積された電荷５ｇを、対応する垂直電荷転送素子２０へ読出す。各垂直電荷転送素子２０内で電荷７ｇと電荷５ｇとが加算され、電荷（７ｇ＋５ｇ）となる。
【００４９】
次に、図６（Ａ）に示すように、各垂直電荷転送素子２０内の電荷を１転送段分、下流側へ転送する。各電荷３ｇが、個々のユニットＵ内で下流側から数えて１番目の画素行（第１類画素行）に対応する転送段に分布する。
【００５０】
続いて、同図に示すように、個々のユニットＵで下流側から数えて６番目の画素行（第２類画素行）に属する赤色画素Ｒもしくは青色画素Ｂに蓄積された電荷６ｒもしくは６ｂ、および、８番目の画素行（第２類画素行）に属する青色画素Ｂもしくは赤色画素Ｒに蓄積された電荷８ｂもしくは８ｒを、対応する垂直電荷転送素子２０へ読出す。
【００５１】
次いで、図６（Ｂ）に示すように、個々のユニットＵ内で下流側から数えて１番目の画素行（第１類画素行）に属する緑色画素Ｇに蓄積された電荷１ｇを、対応する垂直電荷転送素子２０へ読出す。各垂直電荷転送素子２０内で電荷３ｇと電荷１ｇとが加算され、電荷（３ｇ＋１ｇ）となる。
【００５２】
次に、図７（Ａ）に示すように、各垂直電荷転送素子２０内の電荷を２転送段分、下流側へ転送する。各電荷６ｒまたは６ｂが、個々のユニットＵ内で下流側から数えて２番目の画素行（第２類画素行）に対応する転送段に分布する。また、各電荷８ｂまたは８ｒが、個々のユニットＵ内で下流側から数えて４番目の画素行（第２類画素行）に対応する転送段に分布する。
【００５３】
次いで、図７（Ｂ）に示すように、個々のユニットＵで下流側から数えて２番目の画素行（第２類画素行）に属する赤色画素Ｒもしくは青色画素Ｂに蓄積された電荷２ｒもしくは２ｂ、および、４番目の画素行（第２類画素行）に属する青色画素Ｂもしくは赤色画素Ｒに蓄積された電荷４ｂもしくは４ｒを、対応する垂直電荷転送素子２０へ読出す。
【００５４】
左から数えて２番目の垂直電荷転送素子２０内、および当該垂直電荷転送素子２０から３個おきの各垂直電荷転送素子２０内において、電荷６ｒと電荷２ｒとが加算されて電荷（６ｒ＋２ｒ）になると共に、電荷８ｂと電荷４ｂとが加算されて電荷（８ｂ＋４ｂ）になる。
【００５５】
また、左から数えて４番目の垂直電荷転送素子２０内、および当該垂直電荷転送素子２０から３個おきの各垂直電荷転送素子２０内において、電荷６ｂと電荷２ｂとが加算されて電荷（６ｂ＋２ｂ）になると共に、電荷８ｒと電荷４ｒとが加算されて電荷（８ｒ＋４ｒ）になる。
【００５６】
次に、図８（Ａ）に示すように、各垂直電荷転送素子２０内での１転送段分の電荷転送を行い、左から数えて奇数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子４０へ電荷（３ｇ＋１ｇ）を転送する。水平電荷転送素子４０へは、各電荷（３ｇ＋１ｇ）が例えば同じタイミングで転送される。
【００５７】
水平電荷転送素子４０中の升目は、水平電荷転送素子４０での１転送段（１パケット）を示す。１つの転送段は、例えば２本の水平転送電極を含む。水平電荷転送素子４０の構成については、後に図１２を用いて詳述する。
【００５８】
この後、水平電荷転送素子４０へ転送された電荷（３ｇ＋１ｇ）の各々を、出力回路部５０へ順次転送する。
【００５９】
出力回路部５０の動作を制御し、水平電荷転送素子４０から順次出力される電荷（３ｇ＋１ｇ）を当該出力回路部５０内で２つずつ加算して加算電荷を生成する。個々の加算電荷は、不可避的に混入する雑音電荷を除き、４つの緑色画素Ｇに蓄積されていた４つ電荷が混合されたものである。加算電荷を生成するたび毎に出力回路部５０で当該加算電荷を検出して、その量に応じた信号電圧を生成する。さらに、この信号電圧を増幅した信号（単位信号）を出力させる。
【００６０】
これにより、図２に示した画素加算の組み合わせのうち、最も下流のユニットＵでの第１ブロックＢＬ１内に分布する緑色画素Ｇについての４画素加算に基づいた単位信号が出力回路部５０から出力される。
【００６１】
次に、図８（Ｂ）に示すように、各垂直電荷転送素子２０内での１転送段分の電荷転送を行い、左から数えて奇数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子４０へ電荷（７ｇ＋５ｇ）を転送する。水平電荷転送素子４０へは、各電荷（７ｇ＋５ｇ）が例えば同じタイミングで転送される。
【００６２】
この後、水平電荷転送素子４０へ転送された電荷（７ｇ＋５ｇ）の各々を、出力回路部５０へ順次転送する。
【００６３】
出力回路部５０の動作を制御し、水平電荷転送素子４０から順次出力される電荷（７ｇ＋５ｇ）を当該出力回路部５０内で２つずつ加算して加算電荷を生成する。個々の加算電荷は、不可避的に混入する雑音電荷を除き、４つの緑色画素Ｇに蓄積されていた４つ電荷が混合されたものである。加算電荷を生成するたび毎に出力回路部５０で当該加算電荷を検出して、その量に応じた信号電圧を生成する。さらに、この信号電圧を増幅した信号（単位信号）を順次出力させる。
【００６４】
これにより、図２に示した画素加算の組み合わせのうち、最も下流のユニットＵでの第２ブロックＢＬ２内に分布する緑色画素Ｇについての４画素加算に基づいた単位信号が出力回路部５０から出力される。
【００６５】
次に、図９（Ａ）に示すように、各垂直電荷転送素子２０内での１転送段分の電荷転送を行うと共に、左から数えて偶数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子４０へ電荷（６ｒ＋２ｒ）を転送する。
【００６６】
次いで、図９（Ｂ）に示すように、水平電荷転送素子４０内の各電荷（６ｒ＋２ｒ）を２転送段分、下流側（出力回路部５０側）へ転送する。
【００６７】
次いで、図１０に示すように、各垂直電荷転送素子２０内での１転送段分の電荷転送を行うと共に、左から数えて偶数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子４０へ電荷（８ｂ＋４ｂ）を転送する。水平電荷転送素子４０での１転送段おきの各転送段に、電荷（６ｒ＋２ｒ）と電荷（８ｂ＋４ｂ）とが交互に分布する。
【００６８】
この後、水平電荷転送素子４０内の電荷（６ｒ＋２ｒ）および電荷（８ｂ＋４ｂ）の各々を、出力回路部５０へ順次転送する。
【００６９】
出力回路部５０の動作を制御し、水平電荷転送素子４０から最初に転送されてくる電荷（６ｒ＋２ｒ）は掃き出し、２番目以降の電荷は２つずつ加算して、加算電荷を生成する。個々の加算電荷は、不可避的に混入する雑音電荷を除き、電荷（８ｂ＋４ｂ）と電荷（６ｂ＋２ｂ）とが混合されたもの、または、電荷（８ｒ＋４ｒ）と電荷（６ｒ＋２ｒ）とが混合されたものである。加算電荷を生成するたび毎に出力回路部５０で当該加算電荷を検出して、その量に応じた信号電圧を生成する。さらに、この信号電圧を増幅した信号（単位信号）を出力させる。
【００７０】
これにより、図２に示した画素加算の組み合わせのうち、最も下流のユニットＵ内に分布する青色画素Ｂについての４画素加算に基づいた単位信号と、赤色画素Ｒについての４画素加算に基づいた単位信号とが、出力回路部５０から交互に出力される。
【００７１】
以下、図２に示した組み合わせでの４画素加算が完了するまで、下流から数えて２番目以降の各ユニットＵについても、上記と同様にして緑色画素Ｇについての４画素加算、青色画素Ｂについての４画素加算、および赤色画素Ｒについての４画素加算を行って、出力回路部５０に単位信号を順次生成させる。
【００７２】
次に、上述した４画素加算を行うことができる固体撮像素子１００の具体的な構成について説明する。
【００７３】
図１１は、固体撮像素子１００における光電変換素子１０、垂直電荷転送素子２０、水平電荷転送素子４０および出力回路部５０の平面配置を概略的に示す。
【００７４】
半導体基板１の一表面に、多数個の光電変換素子１０が画素ずらし配置の下に形成される。各光電変換素子１０は、例えば埋め込み型のフォトダイオードによって構成される。各参照符号Ｒ、Ｇ、およびＢの意味は、図１における意味と同じである。
【００７５】
１つの画素列（光電変換素子列）に１つずつ、この画素列に沿って蛇行した垂直電荷転送素子２０が配置される。個々の垂直電荷転送素子２０は、半導体基板１に形成された垂直電荷転送チャネル２１と、半導体基板１上に電気的絶縁膜（図示せず）を介して配置された多数本の第１〜第２垂直転送電極２３〜２４と、第１〜第１０補助転送電極２７ａ〜２７ｊとを含む。
【００７６】
１つの画素行（光電変換素子行）の下流側に第１〜第２垂直転送電極２３〜２４が１本ずつ配置される。第１垂直転送電極２３の各々は、光電変換素子１０から垂直電荷転送素子２０への電荷転送を制御する読出しゲート３０も構成する。図１１においては、読出しゲート３０の位置を判りやすくするために、個々の読出しゲート３０にハッチングを付してある。固体撮像素子１００は、全画素読出し型の固体撮像素子である。
【００７７】
各垂直電荷転送素子２０は４相駆動型のＣＣＤである。前述したユニットＵ（図２参照）を形成するために、また、ユニットＵ毎に第１ブロックＢＬ１、第２ブロックＢＬ２を形成するために、７個のパッドＰＶ１〜ＰＶ７と、独特の配線ＷＬ1 とを有する。
【００７８】
各画素に蓄積された電荷を個別に検出して単位信号を生成する個別読出し動作と、図４〜図１０を用いて説明した４画素加算を行って単位信号を生成する加算読出し動作との両方を行うために、第１相の駆動信号が駆動信号φＶ１ａとφＶ１ｂとに分けられる。駆動信号φＶ１ａとφＶ１ｂとは、加算読出し動作時に異なったタイミングで読出しパルスが重畳される以外は、同じ波形を有する。駆動信号φＶ１ａはパッドＰＶ１および配線ＷＬ1 を介して所定の第１垂直転送電極２３および補助転送電極に供給され、駆動信号φＶ１ｂはパッドＰＶ２および配線ＷＬ1 を介して所定の第１垂直転送電極２３へ供給される。
【００７９】
同様に、第３相の駆動信号が駆動信号φＶ３ａ〜φＶ３ｃの３つに分けられる。これらの駆動信号φＶ３ａ〜φＶ３ｃは、加算読出し動作時に異なったタイミングで読出しパルスが重畳される以外は、同じ波形を有する。駆動信号φＶ３ａはパッドＰＶ４および配線ＷＬ1 を介して、所定の第１垂直転送電極２３および補助転送電極に供給される。駆動信号φＶ３ｂはパッドＰＶ５および配線ＷＬ1 を介して、駆動信号φＶ３ｃはパッドＰＶ６および配線ＷＬ1 を介して、それぞれ所定の第１垂直転送電極２３へ供給される。
【００８０】
第２相の駆動信号φＶ２および第４相の駆動信号φＶ４は、それぞれ、パッドＰＶ３またはパッドＰＶ４および配線ＷＬ1 を介して、所定の第２垂直転送電極２４および補助転送電極へ供給される。
【００８１】
読出しパルス（電位は例えば１５Ｖ）は、駆動信号φＶ１ａ、φＶ１ｂ、φＶ３ａ、φＶ３ｂ、またはφＶ３ｃに重畳される。駆動信号に読出しパルスが重畳されると、この駆動信号の供給を受けた第１垂直転送電極２３に対する各光電変換素子１０から、この光電変換素子１０に対応する垂直電荷転送素子２０へ、読出しゲート３０を介して電荷が読出される。各垂直電荷転送素子２０は、駆動信号φＶ１ａ〜φＶ１ｂ、φＶ２、φＶ３ａ〜φＶ３ｃ、およびφＶ４によって駆動されて、光電変換素子１０から読出した電荷を水平電荷転送素子４０へ向けて転送する。
【００８２】
水平電荷転送素子４０は、２相の駆動信号φＨ１、φＨ２で駆動される２相駆動型のＣＣＤによって構成され、半導体基板１に形成された水平電荷転送チャネル４１と、半導体基板１上に電気的絶縁膜（図示せず）を介して配置された多数本の第１〜第２水平転送電極とを有する。１つの第１水平転送電極と隣の１つの第２水平転送電極とが電気的に接続されて、１組の水平転送電極を構成する。ただし、図１１においては第１〜第２水平転送電極の図示を省略し、これらの水平転送電極全体の輪郭のみを概略的に描いてある。
【００８３】
水平電荷転送素子４０は、垂直電荷転送素子２０から受け取った電荷を出力回路部５０へ向けて転送する。
【００８４】
出力回路部５０は、水平電荷転送素子４０から出力された電荷を検出して信号電圧を生成し、この信号電圧を増幅して出力する。
【００８５】
図１２は、水平電荷転送素子４０から出力回路部５０にかけての構造を概略的に示す。
【００８６】
同図に示すように、半導体基板１は、ｎ型半導体基板１ａ、例えばｎ型シリコン基板１ａと、このｎ型半導体基板１ａの一表面に形成されたｐ型不純物添加領域１ｂとによって構成される。
【００８７】
水平電荷転送チャネル４１は、ｐ型不純物添加領域１ｂに形成されたｎ型不純物添加領域４１ａとｎ- 型不純物添加領域４１ｂとによって構成される。ｎ型不純物添加領域４１ａとｎ- 型不純物添加領域４１ｂとが、出力回路部５０側からみてこの順番で交互に繰り返し配置される。ｎ- 型不純物添加領域４１ｂにおけるｎ型不純物の濃度は、ｎ型不純物添加領域４１ａにおけるｎ型不純物の濃度よりも低い。
【００８８】
各ｎ型不純物添加領域４１ａ上に１本ずつ、電気的絶縁膜３を介して第１水平転送電極４２が配置され、各ｎ- 型不純物添加領域４１ｂ上に１本ずつ、電気的絶縁膜３を介して第２水平転送電極４３が配置される。１つの垂直電荷転送素子２０当たり２本の第１水平転送電極４２と２本の第２水平転送電極４３とが配置される。
【００８９】
１つの垂直電荷転送素子２０に対応する４本の第１〜第２水平転送電極４２、４３のうち、下流側の２本が共通結線されて駆動信号φＨ２の供給を受け、上流側の２本が共通結線されて駆動信号φＨ１の供給を受ける。１本の第１水平転送電極４２とその上流側の第２水平転送電極４３、および、これらの水平転送電極４２、４３下の水平電荷転送チャネル４１は、図４〜図１０に示した水平電荷転送素子４０での１つの升目（電荷転送段）を構成する。
【００９０】
なお、第１〜第２水平転送電極４２〜４３の各々は、例えば熱酸化膜等の電気的絶縁膜ＩＦによって覆われる。
【００９１】
出力回路部５０は、例えば、水平電荷転送素子４０の出力端に接続された出力ゲート５１と、出力ゲート５１に隣接して半導体基板１に形成されたフローティングディフュージョン領域５２（以下、「ＦＤ領域５２」と略記する。）と、このＦＤ領域に電気的に接続されたフローティングディフュージョンアンプ５３（以下、「ＦＤＡ５３」と略記する。）と、ＦＤ領域５２に隣接して配置されたリセットゲート５４と、リセットゲート５４に隣接して半導体基板１に形成されたドレイン領域５５とによって構成される。
【００９２】
出力ゲート５１は、例えば、ｐ型不純物添加領域１ｂに形成されたｎ型不純物添加領域によって構成されるチャネル領域５１ａと、その上に電気的絶縁膜３を介して配置されたゲート電極５１ｂとを有する。ゲート電極５１ｂは、例えば熱酸化膜等の電気的絶縁膜ＩＦによって覆われる。
【００９３】
この出力ゲート５１は、直流電圧ＶOGの供給を受けて、水平電荷転送素子４０からＦＤ領域５２への電荷転送を行う。
【００９４】
ＦＤ領域５２は、例えばｐ型不純物添加領域１ｂに形成されたｎ+ 型不純物添加領域によって構成される。ｎ+ 型不純物添加領域におけるｎ型不純物の濃度は、ｎ型不純物添加領域におけるｎ型不純物の濃度よりも高い。
【００９５】
ＦＤＡ５３は、例えば４つのトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４を有し、ＦＤ領域５２内の電荷を検出して信号電圧を生成する。さらに、この信号電圧を増幅して出力する。
【００９６】
リセットゲート５４は、例えば、ｐ型不純物添加領域１ｂに形成されたｎ- 型不純物添加領域によって構成されるチャネル領域５４ａと、その上に電気的絶縁膜３を介して配置されたゲート電極５４ｂとを有する。ゲート電極５４ｂは、例えば熱酸化膜等の電気的絶縁膜ＩＦによって覆われる。
【００９７】
このリセットゲート５４は、駆動信号φＲＳによって駆動されて、ＦＤＡ５３によって検出された後の電荷、あるいは、ＦＤＡ５３によって検出する必要のない電荷を、ＦＤ領域５２からドレイン領域５５へ掃き出す。
【００９８】
ドレイン領域５５は、例えばｐ型不純物添加領域１ｂに形成されたｎ+ 型不純物添加領域によって構成される。ドレイン領域５５へ掃き出された電荷は、例えば電源電圧ＶDDに吸収される。
【００９９】
上述したＦＤ領域５２、リセットゲート５４およびドレイン領域５５は、リセットトランジスタを構成する。
【０１００】
リセットゲート５４を駆動する駆動信号φＲＳの信号波形を適宜選定することにより、出力回路部５０で複数の電荷を加算することができる。
【０１０１】
図１３は、個別読出し動作のように、水平電荷転送素子４０から転送されてくる電荷を出力回路部５０で１つずつ検出して単位信号を生成する際の駆動信号φＲＳの波形とＦＤ領域５２（図１２参照）の電位との関係を示す。
【０１０２】
同図に示すように、個別読出し動作の下での駆動信号φＲＳは、駆動信号φＨ１と逆位相の信号である駆動信号φＨ２と同じタイミングでローレベルＬ（電位は、例えば０Ｖ）からハイレベルＨ（電位は、例えば３Ｖ）になる。ただし、駆動信号φＲＳでのハイレベルＨの継続時間は、駆動信号φＨ２でのハイレベルＨの継続時間よりも短い。
【０１０３】
駆動信号φＲＳがハイレベルＨになるとリセットゲート５４が開になり、ＦＤ領域５２（図１２参照）内の電荷がドレイン領域５５（図１２参照）に掃き出される。ＦＤ領域５２の電位が電源電圧ＶDDとなり、ＦＤ領域５２の出力が上昇する。
【０１０４】
駆動信号φＲＳがローレベルＬになると、リセットゲート５４が閉になる。このとき、リセットゲート５４とＦＤ領域５２との間での静電結合容量により、ＦＤ領域５２の電位が若干低くなる。この電位の低下分を、図１３に記号ＥＣで示す。
【０１０５】
駆動信号φＨ２がハイレベルＨ（電位は、例えば３Ｖ）からローレベルＬ（電位は、例えば０Ｖ）に転じ、水平電荷転送素子４０からＦＤ領域５２へ電荷が転送される。ＦＤ領域５２の電位が、転送されてきた電荷の電位Ｖq 分だけ更に低くなる。ＦＤ領域５２からの出力も、転送されてきた電荷の電位Ｖq 分だけ更に低くなる。
【０１０６】
ＦＤＡ５３は、１回の電荷転送が行われるたび毎に、このときのＦＤ領域５２からの出力を検出して信号電圧を生成し、さらに、この信号電圧を増幅して出力する。この出力が単位信号となる。
【０１０７】
図１４（Ａ）および図１４（Ｂ）は、それぞれ、加算読出し動作時の駆動信号φＲＳの波形とＦＤ領域５２の電位との関係を示す。
【０１０８】
図１４（Ａ）は、図４〜図１０を用いて説明した緑色画素Ｇについて４画素加算を行う際のように、水平電荷転送素子４０から転送されてくる電荷を出力回路部５０で４つずつ加算して単位信号を生成するときの駆動信号φＲＳの波形とＦＤ領域５２の電位との関係を示す。
【０１０９】
図１４（Ｂ）は、図４〜図１０を用いて説明した青色画素についての４画素加算と赤色画素Ｒについての４画素加算とを行う際のように、水平電荷転送素子４０から転送されてくる電荷を出力回路部５０で２つずつ加算して単位信号を生成するときの駆動信号φＲＳの波形とＦＤ領域５２の電位との関係を示す。
【０１１０】
図１４（Ａ）に示すように、緑色画素Ｇについて４画素加算を行う際には、駆動信号φＨ２の４周期に１回の割合で、駆動信号φＲＳが駆動信号φＨ２と同じタイミングでローレベルＬからハイレベルＨとなる。
【０１１１】
駆動信号φＲＳがハイレベルＨになると、個別読出し動作時と同様にリセットゲート５４が開になり、ＦＤ領域５２内の電荷がドレイン領域５５に掃き出される。ＦＤ領域５２からの出力が上昇する。
【０１１２】
駆動信号φＲＳがローレベルＬになると、リセットゲート５４が閉になる。このとき、リセットゲート５４とＦＤ領域５２との間での静電結合容量により、ＦＤ領域５２の電位が若干低くなる。この電位の低下分を、図１４（Ａ）に記号ＥＣで示す。
【０１１３】
駆動信号φＲＳがローレベルＬの間に、駆動信号φＨ２がハイレベルＨからローレベルＬへ、ローレベルＬからハイレベルＨへと繰り返し変化する。この間、駆動信号φＨ２がハイレベルＨからローレベルＬへと転じるたび毎に、水平電荷転送素子４０からＦＤ領域５２へ電荷が転送される。駆動信号φＲＳがローレベルＬの間に、水平電荷転送素子４０からＦＤ領域５２へ４回の電荷転送が行われる。
【０１１４】
このうち、１回目と３回目の電荷転送で、それぞれ、図８（Ａ）に示した電荷（３ｇ＋１ｇ）、または図８（Ｂ）に示した電荷（７ｇ＋５ｇ）が水平電荷転送素子４０からＦＤ領域５２へ転送される。２回目と４回目の電荷転送では、雑音電荷のみが水平電荷転送素子４０からＦＤ領域５２へ転送される。
【０１１５】
水平電荷転送素子４０からＦＤ領域５２へ１回目の電荷転送が行われると、ＦＤ領域５２の電位が、転送されてきた電荷（３ｇ＋１ｇ）または電荷（７ｇ＋５ｇ）の電位Ｖq11 分だけ低くなる。ＦＤ領域５２からの出力も、転送されてきた電荷の電位Ｖq11 分だけ低くなる。水平電荷転送素子４０からＦＤ領域５２への２回目の電荷転送が行われると、ＦＤ領域５２の電位が、転送されてきた雑音電荷の電位Ｖq12 分だけ更に低くなる。ＦＤ領域５２からの出力も、転送されてきた電荷の電位Ｖq12 分だけ更に低くなる。
【０１１６】
水平電荷転送素子４０からＦＤ領域５２へ３回目の電荷転送が行われると、ＦＤ領域５２の電位が、転送されてきた電荷（３ｇ＋１ｇ）または電荷（７ｇ＋５ｇ）の電位Ｖq13 分だけ低くなる。ＦＤ領域５２からの出力も、転送されてきた電荷の電位Ｖq13 分だけ低くなる。水平電荷転送素子４０からＦＤ領域５２への４回目の電荷転送が行われると、ＦＤ領域５２の電位が、転送されてきた雑音電荷の電位Ｖq14 分だけ更に低くなる。ＦＤ領域５２からの出力も、転送されてきた電荷の電位Ｖq14 分だけ更に低くなる。
【０１１７】
ＦＤＡ５３は、４回の電荷転送が行われるたび毎に、このときのＦＤ領域５２からの出力を検出して信号電圧を生成し、さらに、この信号電圧を増幅して出力する。この出力が単位信号となる。
【０１１８】
なお、図１４（Ａ）においては、電荷（３ｇ＋１ｇ）または電荷（７ｇ＋５ｇ）の電位と雑音電荷の電位とがほぼ同じ大きさになっているが、実際は、電荷（３ｇ＋１ｇ）または電荷（７ｇ＋５ｇ）の電位の方が雑音電荷の電位よりも遙かに高い。また、厳密には、緑色画素Ｇ、赤色画素Ｒ、または青色画素Ｂから読みｄされた電荷を出力回路部５０へ転送する際には、これらの電荷と一緒に雑音電荷も不可避的に転送される。ここでの説明においては、緑色画素Ｇ、赤色画素Ｒ、または青色画素Ｂから読みだされた電荷と一緒に不可避的に転送される雑音電荷は無視する。
【０１１９】
青色画素Ｂまたは赤色画素Ｒについて４画素加算を行う際には、最初にＦＤ領域５２へ転送されてくる電荷（６ｒ＋２ｒ）をドレイン領域５５へ掃き出した後、図１４（Ｂ）に示すように、駆動信号φＨ２の２周期に１回の割合で、駆動信号φＲＳが駆動信号φＨ２と同じタイミングでローレベルＬからハイレベルＨとなる。
【０１２０】
駆動信号φＲＳがハイレベルＨになると、個別読出し動作時と同様にリセットゲート５４が開になり、ＦＤ領域５２内の電荷がドレイン領域５５に掃き出される。ＦＤ領域５２からの出力が上昇する。
【０１２１】
駆動信号φＲＳがローレベルＬになると、リセットゲート５４が閉になる。このとき、リセットゲート５４とＦＤ領域５２との間での静電結合容量により、ＦＤ領域５２の電位が若干低くなる。この電位の低下分を、図１４（Ｂ）に記号ＥＣで示す。
【０１２２】
駆動信号φＲＳがローレベルＬの間に、駆動信号φＨ２がハイレベルＨからローレベルＬへ、ローレベルＬからハイレベルＨへ、ハイレベルＨからローレベルＬへと順次変化する。この間、駆動信号φＨ２がハイレベルＨからローレベルＬへと転じるたび毎に、水平電荷転送素子４０からＦＤ領域５２へ電荷が転送される。駆動信号φＲＳがローレベルＬの間に、水平電荷転送素子４０からＦＤ領域５２へ２回の電荷転送が行われる。
【０１２３】
駆動信号φＲＳが奇数回目のローレベルＬの間での１回目の電荷転送で、図１０に示した水平電荷転送素子４０内の電荷（８ｂ＋４ｂ）がＦＤ領域５２へ転送され、２回目の電荷転送では、図１０に示した水平電荷転送素子４０内の電荷（６ｂ＋２ｂ）がＦＤ領域５２へ転送される。
【０１２４】
駆動信号φＲＳが偶数回目のローレベルＬの間での１回目の電荷転送で、図１０に示した水平電荷転送素子４０内の電荷（８ｒ＋４ｒ）がＦＤ領域５２へ転送され、２回目の電荷転送では、図１０に示した水平電荷転送素子４０内の電荷（６ｒ＋２ｒ）がＦＤ領域５２へ転送される。
【０１２５】
水平電荷転送素子４０からＦＤ領域５２へ１回目の電荷転送が行われると、ＦＤ領域５２の電位が、転送されてきた電荷（８ｂ＋４ｂ）、（６ｂ＋２ｂ）、（８ｒ＋４ｒ）、または（６ｒ＋２ｒ）の電位Ｖq21 分だけ低くなる。ＦＤ領域５２からの出力も、転送されてきた電荷の電位Ｖq21 分だけ低くなる。水平電荷転送素子４０からＦＤ領域５２への２回目の電荷転送が行われると、ＦＤ領域５２の電位が、転送されてきた電荷（８ｒ＋４ｒ）、（６ｒ＋２ｒ）、（８ｂ＋４ｂ）、または（６ｂ＋２ｂ）の電位Ｖq22分だけ更に低くなる。ＦＤ領域５２からの出力も、転送されてきた電荷の電位Ｖq22分だけ更に低くなる。
【０１２６】
ＦＤＡ５３は、２回の電荷転送が行われるたび毎に、このときのＦＤ領域５２からの出力を検出して信号電圧を生成し、さらに、この信号電圧を増幅して出力する。この出力が単位信号となる。
【０１２７】
上述した４画素加算を行うことにより、固体撮像素子１００を用いた撮像装置を増感させることができる。
【０１２８】
次に、第１の実施例による撮像装置について説明する。
【０１２９】
図１５は、第１の実施例による撮像装置（デジタルスチルカメラ）を概略的に示すブロック図である。同図に示す撮像装置２００は、上述した固体撮像素子１００、撮像光学系１１０、アナログ／ディジタル処理部１１５（以下、Ａ／Ｄ処理部１１５」と略記する。）、駆動信号生成部１２０、画像信号生成部１３０、表示装置１４０、記録部１５０、制御部１６０、シャッタボタン１７０、モードセレクタ１８０、および閃光装置１９０を備えている。
【０１３０】
固体撮像素子１００の構成については既に説明したので、ここではその説明を省略する。
【０１３１】
撮像光学系１１０は、例えば、複数枚の光学レンズ、光学レンズを光軸方向に移動させる光学レンズ駆動機構、光学絞り、光学絞りを開閉する光学絞り開閉機構、オプティカルローパスフィルタ等を含んで構成され、固体撮像素子１００上に光学像を結像させる。図１５においては、１枚の光学レンズで撮像光学系１１０を代表して示す。図中の矢印Ｌは光を示す。
【０１３２】
Ａ／Ｄ処理部１１５は、固体撮像素子１００（出力回路部５０）から単位信号の供給を受け、アナログ利得調整を行うと共に相関二重サンプリングによる雑音低減処理を行った後、ディジタル信号に変換する。
【０１３３】
駆動信号生成部１２０は、タイミング信号発生回路１２２と駆動回路１２４とを有する。
【０１３４】
タイミング信号発生回路１２２は、撮像装置２００の動作モードに応じて異なるタイミングで生成される各種の信号についての発生のタイミングに関するデータ等を予め記憶した記憶素子（図示せず）を含む。この記憶素子に記憶されたデータに基づいて、タイミング信号発生回路１２２は、種々の回路の動作タイミングの統一をとるための種々のタイミング信号を生成する。これらのタイミング信号は、駆動回路１２４、画像信号生成部１３０、制御部１６０等に供給される。また、タイミング信号発生回路１２２は、固体撮像素子１００の駆動に必要な信号を生成する。この信号の一部、例えば駆動信号φＨ１、φＨ２、φＲＳは固体撮像素子１００へ供給され、残りは駆動回路１２４に供給される。
【０１３５】
駆動回路１２４は、例えば垂直ドライバ、ＤＣ電源等を含んで構成され、タイミング信号発生回路１２２から供給される信号に基づいて垂直駆動信号φＶ１ａ〜φ１Ｖｂ、φＶ２、φＶ３ａ〜φＶ３ｃ、およびφＶ４等の信号を生成する。この信号は、固体撮像素子１００へ供給される。
【０１３６】
画像信号生成部１３０は、スイッチング素子１３２（以下、「ＳＷ素子１３２」と略記する。）、第１信号処理回路１３４、第２信号処理回路１３６、および第３信号処理回路１３８を含む。
【０１３７】
個別読出し動作時と加算読出し動作時とでは、固体撮像素子１００から出力される単位信号の総数や、色信号のサンプリング点の配列（図１、図３および後記の図２２参照）が異なる。このため、画像信号生成部１３０は、第１信号処理回路１３４と第２信号処理回路１３６とを有する。
【０１３８】
ＳＷ素子１３２は、Ａ／Ｄ処理部１１５から出力信号の供給を受け、この出力信号が個別読出し動作に基づく信号であるときには、この信号を第１信号処理回路１３４へ供給する。Ａ／Ｄ処理部１１５からの出力信号が加算読出し動作に基づく信号であるときには、この信号を第２信号処理回路１３６へ供給する。
【０１３９】
第１信号処理回路１３４および第２信号処理回路１３６は、Ａ／Ｄ処理部１１５から出力信号の供給を受けて種々の処理を行い、再生用の画像データを生成する。これらの信号は、第３信号処理回路１３８へ供給される。
【０１４０】
第３信号処理回路１３８は、第１信号処理回路１３４または第２信号処理回路１３６から供給された画像データに基づいて種々の処理を行い、最終的な出力形態の画像信号、例えば表示装置１４０に出力される形態の画像信号または記録部１５０に出力される形態の画像信号を生成する。どのような出力形態の画像信号を生成するかは、例えば、モードセレクタ１８０によって指定される。第３信号処理回路１３８で生成された画像信号は、表示装置１４０または記録部１５０に供給される、また、その一部、例えば輝度信号やオートフォーカス用の制御信号は、制御部１６０に供給される。
【０１４１】
表示装置１４０は例えば液晶ディスプレイによって構成され、第３信号処理回路１３８から供給される画像信号に基づいて静止画または動画を表示する。
【０１４２】
記録部１５０は、第３信号処理回路１３８から供給される画像信号を、例えばメモリカード等の記録媒体に記録する。
【０１４３】
制御部１６０は、例えば中央演算処理装置（ＣＰＵ）によって構成され、シャッタボタン１７０、モードセレクタ１８０、あるいは第３信号処理回路１３８から供給される信号に応じて、撮像光学系１１０、タイミング信号発生回路１２２、ＳＷ素子１３２、第１信号処理回路１３４、第２信号処理回路１３６、および第３信号処理回路１３８の動作を制御する。
【０１４４】
モードセレクタ１８０は、撮像装置２００の動作モードを選択するためのスイッチである。
【０１４５】
閃光装置１９０は例えばストロボによって構成され、制御部１６０によって動作を制御される。
【０１４６】
撮像装置２００は、例えば、個別読出し動作を行う高画質モードと加算読出し動作を行う高感度モードのどちらの動作モードの下に駆動するのかを、使用者がモードセレクタ１８０によって選択することができるように構成される。個別読出し動作を行うか加算読出し動作を行うかを制御部１６０に判断させる自動撮影モード機能を付加することができる。
【０１４７】
例えば、電源投入後は強制的に自動撮影モードとなって表示装置１４０に動画または静止画を表示することが可能な状態となり、その後にモードセレクタ１８０によって別の動作モードが選択されると、その動作モードの下で表示装置１４０に動画または静止画を表示させることが可能な状態となる。
【０１４８】
例えば、高画質モードの下に表示装置１４０に表示された被写体またはその背景からの光量が不足しているときには、モードセレクタ１８０によって高感度モードまたは自動撮影モードを選択し、４画素加算（加算読出し動作）によって撮像装置２００を増感させることができる。
【０１４９】
前述したように、４画素加算を行ったときでも色の解像度の低下、偽色の発生および色のＳ／Ｎ比の低下を容易に抑制することができる。比較的高い画質の下に被写体像を撮像することができる。
【０１５０】
必要に応じて閃光装置１９０を動作させて、被写体からの光量を増加させることができる。
【０１５１】
デジタルスチルカメラでは、表示装置１４０をビューファインダーとしても利用することが多い。その場合には、表示装置１４０に動画が表示される。固体撮像素子１００の画素数が少ないときには、第１信号処理回路１３４によって動画の画像データを生成することが可能である。固体撮像素子１００の画素数が例えば１００万を超える場合には、この固体撮像素子１００を間引き駆動して動画用の単位信号を生成し、専用の信号処理回路（図示せず）別途設けて動画の画像データを生成することが好ましい。
【０１５２】
次に、図２に示した組み合わせで４画素加算を行う場合の動作順の他の例について、図１６〜図１９を参照しつつ説明する。
【０１５３】
図１６〜図１９は、本例での動作順の主要部を示す。これらの図に示した構成部材のうち、水平電荷転送素子１４０のみが、図４〜図１０に示した水平電荷転送素子４０と異なる。水平電荷転送素子１４０以外の構成部材は図４〜図１０に示した構成部材と同じであり、電荷の表示方法の図４〜図１０での表示方法と同じであるので、これらについてはその説明を省略する。水平電荷転送素子１４０の具体的構成については、後に図２０を参照しつつ詳述する。
【０１５４】
まず、図４（Ａ）から図８（Ａ）までの各図を用いて説明した動作順に従って、図８（Ａ）に示したように、左から数えて奇数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子１４０へ電荷（３ｇ＋１ｇ）を転送する。
【０１５５】
次に、図１６（Ａ）に示すように、左端の垂直電荷転送素子２０から転送された電荷（３ｇ＋１ｇ）、および、左端の垂直電荷転送素子２０を基準にして３つおきの各垂直電荷転送素子２０から転送された電荷（３ｇ＋１ｇ）は水平電荷転送素子１４０内で転送せずに止めたまま、水平電荷転送素子１４０内の他の電荷（３ｇ＋１ｇ）を４転送段分、下流側に転送する。
【０１５６】
左端の垂直電荷転送素子２０、および、この垂直電荷転送素子２０を基準にして３つおきの垂直電荷転送素子２０に対応する各転送段内で、２つの電荷（３ｇ＋１ｇ）が加算される。第１ブロックＢＬ１（図２参照）内の緑色画素Ｇについての４画素加算が行われる。図１６〜図１９においては、加算された２つの電荷（３ｇ＋１ｇ）を記号（３ｇ＋１ｇ）×２で表している。
【０１５７】
次いで、図１６（Ｂ）に示すように、水平電荷転送素子１４０内の各電荷（３ｇ＋１ｇ）×２を２転送段分、下流側へ転送する。
【０１５８】
次に、図１７（Ａ）に示すように、各垂直電荷転送素子２０内での１転送段分の電荷転送を行い、左から数えて奇数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子１４０へ電荷（７ｇ＋５ｇ）を転送する。
【０１５９】
次いで、図１７（Ｂ）に示すように、左端の垂直電荷転送素子２０から転送された電荷（７ｇ＋５ｇ）、および、左端の垂直電荷転送素子２０を基準にして３つおきの各垂直電荷転送素子２０から転送された電荷（７ｇ＋５ｇ）は水平電荷転送素子１４０内で転送せずにその場に止めたまま、水平電荷転送素子１４０内の他の電荷（７ｇ＋５ｇ）および電荷（３ｇ＋１ｇ）×２を２転送段分、下流側に転送する。
【０１６０】
次に、図１８（Ａ）に示すように、左端の垂直電荷転送素子２０に対応する転送段内、および、左端の垂直電荷転送素子２０を基準にして１つおきの垂直電荷転送素子２０に対応する各転送段内の電荷（７ｇ＋５ｇ）または（３ｇ＋１ｇ）×２は水平電荷転送素子１４０内で転送せずにその場に止めたまま、水平電荷転送素子１４０内の他の電荷（７ｇ＋５ｇ）を２転送段分、下流側に転送する。
【０１６１】
左端の垂直電荷転送素子２０、および、この垂直電荷転送素子２０を基準にして３つおきの垂直電荷転送素子２０に対応する各転送段内で、２つの電荷（７ｇ＋５ｇ）が加算される。第２ブロックＢＬ２（図２参照）内の緑色画素Ｇについての４画素加算が行われる。図１８〜図１９においては、加算された２つの電荷（７ｇ＋５ｇ）を記号（７ｇ＋５ｇ）×２で表している。
【０１６２】
左から数えて３番目の垂直電荷転送素子２０、および、この垂直電荷転送素子２０を基準にして３つおきの垂直電荷転送素子２０に対応する各転送段内には、電荷（３ｇ＋１ｇ）が分布する。
【０１６３】
次いで、図１８（Ｂ）に示すように、各垂直電荷転送素子２０内での１転送段分の電荷転送を行い、左から数えて偶数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子１４０へ電荷（６ｒ＋２ｒ）または電荷（６ｂ＋２ｂ）を転送する。
【０１６４】
次に、図１９（Ａ）に示すように、水平電荷転送素子１４０内の各電荷を４転送段分、下流側へ転送する。
【０１６５】
左から数えて奇数番目に当たる垂直電荷転送素子２０に対応する転送段内には、電荷（３ｇ＋１ｇ）×２または電荷（７ｇ＋５ｇ）×２が分布する。左から数えて偶数番目に当たる垂直電荷転送素子２０に対応する転送段内には、電荷（６ｂ＋２ｂ）または電荷（６ｒ＋２ｒ）が分布する。
【０１６６】
次いで、図１９（Ｂ）に示すように、各垂直電荷転送素子２０内での１転送段分の電荷転送を行い、左から数えて偶数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子１４０へ電荷（８ｂ＋４ｂ）または電荷（８ｒ＋４ｒ）を転送する。
【０１６７】
左から数えて２番目の垂直電荷転送素子２０、および、この垂直電荷転送素子２０を基準にして３つおきの垂直電荷転送素子２０に対応する各転送段内で、電荷（８ｂ＋４ｂ）と電荷（６ｂ＋２ｂ）とが加算される。最も下流のユニットＵ（図２参照）内の青色画素Ｂについての４画素加算が行われる。
【０１６８】
左から数えて４番目の垂直電荷転送素子２０、および、この垂直電荷転送素子２０を基準にして３つおきの垂直電荷転送素子２０に対応する各転送段内で、電荷（８ｒ＋４ｒ）と電荷（６ｒ＋２ｒ）とが加算される。最も下流のユニットＵ（図２参照）内の赤色画素Ｒについての４画素加算が行われる。
【０１６９】
この後、水平電荷転送素子１４０内の電荷を出力回路部５０へ順次転送する。
出力回路部５０の動作を制御して、水平電荷転送素子１４０から順次転送されてくる電荷を１つずつ検出し、その量に応じた信号電圧を生成する。さらに、この信号電圧を増幅した信号（単位信号）を出力させる。
【０１７０】
これにより、図２に示した組み合わせの４画素加算に基づいた単位信号が出力回路部５０から出力される。
【０１７１】
以下、図２に示した組み合わせでの４画素加算が完了するまで、下流から数えて２番目以降の各ユニットＵについても、上記と同様にして緑色画素Ｇについての４画素加算、青色画素Ｂについての４画素加算、および赤色画素Ｒについての４画素加算を行って、出力回路部５０に単位信号を順次生成させる。
【０１７２】
上述した動作順で４画素加算を行うためには、図１２に示した水平電荷転送素子４０とは異なる構成の水平電荷転送素子１４０を備えた固体撮像素子を用いることが必要である。
【０１７３】
図２０は、図１６〜図１９を用いて説明した動作順で４画素加算を行うことができる固体撮像素子１０５での水平電荷転送素子１４０の構成を概略的に示す。
この固体撮像素子１０５での水平電荷転送素子１４０以外の構成は、図１１に示した固体撮像素子１００と同様である。このため、水平電荷転送素子１４０以外の構成の図示は一部の補助転送電極を除いて省略し、水平電荷転送素子１４０以外の構成の説明についても、ここでは省略する。
【０１７４】
図示の水平電荷転送素子１４０は、第１相の駆動信号が駆動信号φＨ１ａ、φＨ１ｂ、およびφＨ１ｃの３つに分かれて供給されるという点で、図１１または図１２に示した水平電荷転送素子４０と異なる。他の構成は、水平電荷転送素子４０と同様である。図２０に示した構成要素のうち、図１２に示した構成要素と共通するものについては図１２で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１７５】
水平電荷転送素子１４０に供給される第１相の駆動信号φＨ１ａ〜φＨ１ｃは、電荷の加算や部分的な電荷転送を水平電荷転送素子１４０内で行うときには異なる波形となるが、出力回路部５０へ電荷を連続的に転送する期間では互いに同じ波形になる。
【０１７６】
駆動信号φＨ１ａは、パッドＰＨ１および配線ＷＬ10を介して、７つおきの転送段に供給される。これらの転送段は、それぞれ、垂直電荷転送素子２０の下流端に対応する。図１６〜図１９での左端の垂直電荷転送素子２０の下流端に対応する転送段には、この駆動信号φＨ１ａが供給される。
【０１７７】
駆動信号φＨ１ｂは、パッドＰＨ２および配線ＷＬ10を介して、３つおきの転送段に供給される。これらの転送段は、それぞれ、垂直電荷転送素子２０の下流端に対応する転送段であり、いずれも、駆動信号φＨ１ａが供給される転送段からみて２つ下流、または２つ上流の転送段である。
【０１７８】
駆動信号φＨ１ｃは、パッドＰＨ３および配線ＷＬ10を介して、垂直電荷転送素子２０の下流端に対応する転送段であって、駆動信号φＨ１ａ、φＨ１ｂの供給を受けない転送段に供給される。これらの転送段は、７つおきに分布する。
【０１７９】
第２相の駆動信号φＨ２は、パッドＰＨ４および配線ＷＬ10を介して、垂直電荷転送素子２０の下流端には対応しない転送段に供給される。
【０１８０】
図１６〜図１９を用いて既に説明したように、水平電荷転送素子１４０内では４画素加算が行われる。このため、水平電荷転送素子１４０については、図１１または図１２に示した水平電荷転送素子４０に比べて転送容量を大きくすることが好ましい。
【０１８１】
水平電荷転送素子１４０の転送容量は、例えば、水平電荷転送チャネル４１のチャネル幅を広くすることによて、または、水平電荷転送チャネル４１での不純物濃度を高くすると共に駆動信号のハイレベルでの電位も高くすることによって、大きくすることができる。
【０１８２】
図２０に示した固体撮像素子１０５を利用して、図１５に示した撮像装置２００と同様の撮像装置（デジタルスチルカメラ）を構成することができる。
【０１８３】
ただし、４画素加算を行う場合には、図１６〜図１９を用いて既に説明したように、垂直電荷転送素子２０、水平電荷転送素子１４０、出力回路部５０の動作が異なってくる。このため、図１５に示した固体撮像素子１００に代えて固体撮像素子１０５を配置しただけでは、所望の４画素加算を行うことができない。
【０１８４】
図１５に示した駆動信号生成部１２０の機能を、図１６〜図１９を用いて説明した４画素加算に必要な駆動信号を生成することができるように変更することが必要である。具体的には、タイミング信号生成回路１２２が備えている前述の記憶素子に記憶させるデータを、図１６〜図１９を用いて説明した４画素加算動作に合わせた所定のデータに変更することが必要である。
【０１８５】
また、固体撮像素子１０５と固体撮像素子１００とでは、緑色画素Ｇについての４画素加算に基づく単位信号、青色画素Ｂについての４画素加算に基づく単位信号、および赤色画素Ｒについての４画素加算に基づく単位信号が異なる順序で出力される。このため、第２信号処理回路１３６についてもその構成を若干変更することが必要である。
【０１８６】
次に、４画素加算を行う際に互いに加算される画素の組み合わせの他の一例について説明する。
【０１８７】
図２１は、図２に示した固体撮像素子１００を用いて４画素加算を行う際に互いに加算される画素の組み合わせの他の例を示す。同図に示した構成要素は全て図２に示されているので、図２に示した構成要素と共通する構成要素には図２で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【０１８８】
図２１に示すように、本例では、青色画素Ｂおよび赤色画素Ｒについては、それぞれ、図２に示した例と同様の組み合わせで４画素加算を行う。
【０１８９】
緑色画素Ｇについては、第１ブロックＢＬ１内で列方向に隣り合う２個の緑色画素Ｇと、第２ブロックＢＬ２内で列方向に隣り合う２個の緑色画素Ｇとを加算して、４画素加算を行う。互いに加算される４個の緑色画素Ｇのうち、第１ブロックＢＬ１に属する２個の緑色画素Ｇは、第２ブロックＢＬ２に属する２個の緑色画素Ｇよりも、出力回路部５０からみて２画素列だけ上流側に位置する。
【０１９０】
図２２は、図２１に示した組み合わせで４画素加算を行ったときに互いに加算される４個の画素の幾何学中心をその画素の色Ｇ、Ｒ、またはＢで示す。
【０１９１】
同図から明らかなように、図２１に示した組み合わせでの４画素加算に基づく単位信号の生成は、図２２に示す位置に配置された緑色画素Ｇ、赤色画素Ｒ、および青色画素Ｂから読み出した電荷に基づいて単位信号を生成することにほぼ相当する。
【０１９２】
図２に示した組み合わせでの４画素加算に比べれば、垂直方向（画素列方向）での緑色画素Ｇの数が低減することから、垂直方向の解像度が低下する。その反面、水平方向の解像度は向上する。また、この組み合わせでの４画素加算を行った場合には、図１５に示した撮像装置２００を構成するときに、第２信号処理回路１３６の構成が簡単になる。
【０１９３】
このため、図２１に示した組み合わせで４画素加算を行ったときも、色の解像度の低下、偽色の発生、および色のＳ／Ｎ比の低下が抑制される。
【０１９４】
図２１に示した組み合わせで４画素加算を行う場合の動作順は、緑色画素Ｇについて４画素加算を行うための動作が一部異なる以外は、図２に示した組み合わせで４画素加算を行う場合の動作順と同様である。
【０１９５】
図２３（Ａ）および図２３（Ｂ）は、本例での動作順の主要部を示す。これらの図に示した構成要素は全て図４〜図１０に示されているので、図４〜図１０に示した構成要素と共通する構成要素には図４〜図１０で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【０１９６】
図２１に示した組み合わせで４画素加算を行う際には、まず、図４（Ａ）から図８（Ａ）までの各図を用いて説明した動作順に従って、図８（Ａ）に示したように、左から数えて奇数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子１４０へ電荷（３ｇ＋１ｇ）を転送する。
【０１９７】
次に、図２３（Ａ）に示すように、水平電荷転送素子４０内の各電荷（３ｇ＋１ｇ）を２転送段分、下流側に転送する。最も下流に分布していた電荷（３ｇ＋１ｇ）は、水平電荷転送素子４０から出力回路部５０へ転送され、ここでドレイン領域５５（図１２参照）へ掃き出される。
【０１９８】
次いで、図２３（Ｂ）に示すように、各垂直電荷転送素子２０内での１転送段分の電荷転送を行い、左から数えて奇数番目に当たる各垂直電荷転送素子２０から水平電荷転送素子１４０へ電荷（７ｇ＋１ｇ）を転送する。水平電荷転送素子４０での１転送段おきの各転送段に、電荷（７ｇ＋５ｇ）と電荷（３ｇ＋１ｇ）とが交互に分布する。
【０１９９】
次に、水平電荷転送素子４０内の電荷（７ｇ＋５ｇ）および電荷（３ｇ＋１ｇ）の各々を、出力回路部５０へ順次転送する。
【０２００】
出力回路部５０の動作を制御し、水平電荷転送素子４０から転送されてくる電荷を２つずつ加算して加算電荷を生成する。個々の加算電荷は、不可避的に混入する雑音電荷を除き、電荷（７ｇ＋５ｇ）と電荷（３ｇ＋１ｇ）とが混合されたものである。加算電荷を生成するたび毎に出力回路部５０で当該加算電荷を検出して、その量に応じた信号電圧を生成する。さらに、この信号電圧を増幅した信号（単位信号）を出力させる。
【０２０１】
これにより、図２３に示した画素加算の組み合わせのうち、最も下流のユニットＵ内に分布する緑色画素Ｇについての４画素加算に基づいた単位信号が、出力回路部５０から出力される。
【０２０２】
この後、図９（Ａ）から図１０までの各図を用いて説明した動作順に従って、赤色画素Ｒについての４画素加算と青色画素Ｂについての４画素加算とを行って、これらの画素加算に基づいた単位信号を出力回路部５０に生成させる。
【０２０３】
以下、図２に示した組み合わせでの４画素加算が完了するまで、下流から数えて２番目以降の各ユニットＵについても、上記と同様にして緑色画素Ｇについての４画素加算、青色画素Ｂについての４画素加算、および赤色画素Ｒについての４画素加算を行って、出力回路部５０に単位信号を順次生成させる。
【０２０４】
次に、第２の実施例による撮像装置について説明する。
【０２０５】
図２４は、第２の実施例による撮像装置（デジタルスチルカメラ）を概略的に示すブロック図である。同図に示す撮像装置３００は、図１５に示した画像信号生成部１３０とは異なる構成および機能を有する画像信号生成部２３０を備えると共に、図１５に示した制御部１６０に幾つかの機能が付加された制御部２６０を備える。さらに、図１５に示したモードセレクタ１８０よりも選択できる動作モードが増えたモードセレクタ２８０を備える。
【０２０６】
図２４に示した構成部材のうち、図１５に示した構成部材と共通する構成部材には図１５で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【０２０７】
図示の撮像装置３００での画像信号生成部２３０は、個別読出し動作によって第１信号処理回路１３４から出力される画像データと、加算読出し動作によって第２信号処理回路１３６から出力される画像データとを合成して、１つの画像データを生成する合成処理回路２３４を有する。
【０２０８】
第１信号処理回路１３４から出力される画像データ、第２信号処理回路１３６から出力される画像データ、および合成処理回路２３４から出力される画像データは、第２スイッチング素子２３２（以下、「第２ＳＷ素子２３２」と略記する。）によって、合成処理回路２３４または第３信号処理回路２３６に振り分けられる。
【０２０９】
第３信号処理回路２３６は、第１信号処理回路１３４から出力される画像データ、第２信号処理回路１３６から出力される画像データ、および合成処理回路２３４から出力される画像データのいずれが供給された場合でも、この画像データに基づいて最終的な出力形態の画像信号、例えば表示装置１４０に出力される形態の画像信号または記録部１５０に出力される形態の画像信号を生成する。どのような出力形態の画像信号を生成するかは、例えば、モードセレクタ２８０によって指定される。
【０２１０】
制御部２６０には、図１５に示した制御部１６０が有する機能の他に、第２ＳＷ素子２３２および合成処理回路２３４の動作を制御する機能が付加される。
【０２１１】
撮像装置３００は、例えば、個別読出し動作を行う高画質モード、加算読出し動作を行う高感度モード、および、合成処理回路２３２で合成処理を行う画像合成モードのどの動作モードの下に駆動するのかを、使用者がモードセレクタ２８０によって選択することができるように構成される。図１５に示した撮像装置２００に比べ、モードセレクタ２８０によって選択することができる動作モードが１つ増加する。
【０２１２】
撮像装置３００には、図１５に示した撮像装置２００と同様に、高画質モード、高感度モード、および画像合成モードのいずれの動作モードの下に駆動するのかを制御部２６０に判断させる自動撮影モード機能を付加することができる。
【０２１３】
図２５は、表示装置１４０をビューファインダーとして使用している状態から画像合成モードの下に閃光装置１９０を動作させて静止画を撮影するときの、固体撮像素子１００からの出力の種別の遷移を示す。
【０２１４】
固体撮像素子１００は、表示装置１４０をビューファインダーとして使用するために、ブランキングパルスＶＤ１によって規定される時刻Ｔ1 までは動画動作（例えば間引き動作）に基づいて動画表示用の単位信号を生成し、出力する。そのため、時刻Ｔ1 と、ブランキングパルスＶＤ２によって規定される時刻Ｔ2 との間でシャッタボタン１７０が押されても、次のフレームが始まる時刻Ｔ2 までは、動画用の単位信号が固体撮像素子１００から出力される。図２５においては、この出力を「ＭＶ出力」と表記している。
【０２１５】
画像合成モードの下で時刻Ｔ1 と時刻Ｔ2 との間の時刻にシャッタボタン１７０が押されると、固体撮像素子１００は、まず、時刻Ｔ2 以降、加算読出し動作の下に単位信号を生成し、出力する。図２５においては、この出力を「高感度出力」と表記している。被写体とその背景とが離れている場合には、たとえ閃光装置１９０を動作させても、背景からの光量を増大させることは困難である。背景までも明るく撮影するためには、加算読出し動作によって撮像装置３００を増感させることが望まれる。
【０２１６】
加算読出し動作が終了すると、ブランキングパルスＶＤ３によって規定される時刻Ｔ5 から時刻Ｔ6 にかけて次のフレームが始まる。時刻Ｔ2 と時刻Ｔ5 との間の時刻Ｔ3 から時刻Ｔ4 にかけて、撮影シーンに応じて、閃光装置１９０が動作する。閃光装置１９０を動作させることにより、近くの被写体は閃光を受けて明るくなる。近くの被写体については、個別読出し動作でも十分な強度の信号が得られる。
【０２１７】
次いで、固体撮像素子１００は、時刻Ｔ5 以降、個別読出し動作の下に単位信号を生成し、出力する。図２５においては、この出力を「高解像度出力」と表記している。閃光装置１９０を上述のように動作させたとすると、高解像度出力に基づいて、閃光装置１９０からの発光によって照られた被写体の画像信号（静止画信号）が生成される。
【０２１８】
固体撮像素子１００からの高感度出力と高解像度出力とは、記憶素子（図２４においては図示せず。例えばＤＲＡＭが使用される。）に一旦記憶される。その後、高感度出力は第２信号処理回路１３６で信号処理され、高解像度出力は第１信号処理回路１３４で信号処理される。
【０２１９】
第１信号処理回路１３４で生成された画像データと第２信号処理回路１３６で生成された画像データとは合成処理回路２３４へ供給され、ここで１つの画像データに合成された後に信号処理回路２３６へ送られる。信号処理回路２３６は、合成処理回路２３４から画像データの供給を受けて、１つの静止画用の画像信号を表示装置１４９または記録部１５０へ供給する。
【０２２０】
この画像信号に基づく再生画像では、例えば、被写体の背景が加算読出し動作に基づく映像となり、被写体自体は個別読出し動作に基づく映像となる。
【０２２１】
被写体およびその背景が暗いシーンであっても、被写体とその背景の両方が明るく再現された画像を得ることができる。
【０２２２】
以上、実施例による撮像装置およびその駆動方法について説明したが、本発明は上述した実施例に限定されるものではない。種々の変更、改良、組み合わせ等が可能であることは当業者に自明であろう。
【０２２３】
例えば、緑色画素、赤色画素、および青色画素の３種類の画素の配列は、図１に示した配列に限定されるものではない。図１に示した配列のうちで最下流側の１〜２つの画素行を無視した配列、あるいは図１での左端側の１〜２つの画素列を無視した配列であってもよい。
【０２２４】
画素は、原色系の画素に限定されるものではなく、補色系の画素であってもよい。
【０２２５】
図２６および図２７は、補色系の画素を備えた固体撮像素子での画素、垂直電荷転送素子２０、水平電荷転送素子４０、および出力回路部５０の平面配置を概略的に示す。これらの図に示した構成要素のうち、図１１に示した構成要素と共通するもについては図１１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０２２６】
図２６（Ａ）に示す固体撮像素子１０７ａでは、緑色画素Ｇ、シアン色画素Ｃｙ、および黄色画素Ｙｅが画素ずらし配置されている。緑色画素Ｇが第１類画素行を構成し、シアン色画素Ｃｙと黄色画素Ｙｅとが第２類画素行を構成する。
【０２２７】
図２６（Ｂ）に示す固体撮像素子１０７ｂでは、黄色画素Ｙｅ、シアン色画素Ｃｙ、およびマゼンタ色画素Ｍｇが画素ずらし配置されている。黄色画素Ｙｅが第１類画素行を構成し、シアン色画素Ｃｙとマゼンタ色画素Ｍｇとが第２類画素行を構成する。
【０２２８】
図２７（Ａ）に示す固体撮像素子１０７ｃでは、シアン色画素Ｃｙ、黄色画素Ｙｅ、およびマゼンタ色画素Ｍｇが画素ずらし配置されている。シアン色画素Ｃｙが第１類画素行を構成し、黄色画素Ｙｅとマゼンタ色画素Ｍｇとが第２類画素行を構成する。
【０２２９】
図２７（Ｂ）に示す固体撮像素子１０７ｄでは、白色画素Ｗ、シアン色画素Ｃｙ、および黄色画素Ｙｅが画素ずらし配置されている。白色画素Ｗが第１類画素行を構成し、シアン色画素Ｃｙと黄色画素Ｙｅとが第２類画素行を構成する白色画素Ｗに代えて、透明の色フィルタを有するか、または色フィルタを有していない画素を用いることもできる。
【０２３０】
なお、エリア・イメージセンサとして利用されるＣＣＤ型の単板式固体撮像素子においては、通常、光電変換素子以外の箇所において無用の光電変換が行われないように、光遮蔽膜が設けられる。必要に応じて、個々の色フィルタの上方に１個ずつ、マイクロレンズが配置される。
【０２３１】
図２８は、図１に示した固体撮像素子１００における１個の画素とその周辺を概略的に示す断面図である。同図には、図１においては図示を省略した光遮蔽膜およびパッシベーション膜、ならびにこれらよりも半導体基板１からみて上方に配置される部材が示されている。図２８に示した構成要素のうちで既に図１１に示した構成要素については、図１１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０２３２】
図２８に示すように、光電変換素子１０は、例えば、ｐ型不純物添加領域１ｂの所定箇所にｎ型不純物添加領域１０ａを設け、このｎ型不純物添加領域１０ａ上にｐ+ 型不純物添加領域１０ｂを設けることによって形成された埋込型のフォトダイオードによって構成される。ｎ型不純物添加領域１０ａは、電荷蓄積領域として機能する。
【０２３３】
各光電変換素子１０（ｎ型不純物添加領域１０ａ）における図２８での右側縁部に沿って、ｐ型不純物添加領域１ｂが１箇所ずつ露出している。ｐ型不純物添加領域１ｂにおけるこの領域が、読出ゲート３０用のチャネル領域３０ａとして利用される。垂直電荷転送チャネル２１とこれに対応する光電変換素子１０とは、チャネル領域３０ａを介して隣接する。
【０２３４】
電気的絶縁膜３は、例えば単層のシリコン酸化物膜、シリコン酸化物膜とシリコン窒化物膜との積層膜等によって形成される。
【０２３５】
第１垂直転送電極２３の表面には、熱酸化膜などによって構成された電気的絶縁膜ＩＦが形成される。図２８では見えていない第２垂直転送電極２４および補助転送電極についても同様である。
【０２３６】
チャネル領域３０ａが形成されている箇所を除き、チャネルストップ領域ＣＳが各光電変換素子１０の平面視上の周囲、各垂直電荷転送チャネル２１の平面視上の周囲および水平電荷転送チャネル４１（図１１および図１２参照）の平面視上の周囲に形成される。このチャネルストップ領域ＣＳは、例えばｐ型不純物添加領域１ｂの所定箇所にｐ+ 型不純物添加領域を設けることによって形成される。ｐ+ 型不純物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加領域におけるｐ型不純物の濃度よりも高い。
【０２３７】
各不純物添加領域は、例えばイオン注入とその後のアニールとによって形成することができる。ｐ型不純物添加領域１ｂは、例えばエピタキシャル成長法によって形成することもできる。
【０２３８】
垂直電荷転送素子２０、水平電荷転送素子４０、および出力回路部５０（図１１および図１２参照）を覆うようにして、光遮蔽膜６０が形成される。この光遮蔽膜６０は、個々の光電変換素子１０の上方に開口部６０ａを１つずつ有する。個々の光電変換素子１０表面において開口部６０ａ内に平面視上位置する領域が、この光電変換素子１０における光入射面となる。
【０２３９】
光遮蔽膜６０は、例えばアルミニウム、クロム、タングステン、チタン、モリブデン等の金属材料や、これらの金属の２種以上からなる合金材料を用いて形成される。
【０２４０】
パッシベーション膜６５が、光遮蔽膜６０と、開口部６０ａから露出している電気的絶縁膜３を覆い、その下の部材を保護する。このパッシベーション膜６５は、例えば、シリコン窒化物、シリコン酸化物等によって形成される。
【０２４１】
第１の平坦化膜７０が、パッシベーション膜６５を覆う。第１の平坦化膜７５は、後述するマイクロレンズ８５用の焦点調節層としても利用される。必要に応じて、第１の平坦化膜７０中にインナーレンズが形成される。
【０２４２】
第１の平坦化膜７０は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【０２４３】
個々の光電変換素子１０上に色フィルタが１つずつ配置される。色フィルタは、第１の平坦化膜７０上に形成される。図２８においては、３個の緑色フィルタ７５が示されている。
【０２４４】
色フィルタは、例えば、所望色の顔料もしくは染料を含有させた樹脂（カラーレジン）の層を、フォトリソグラフィ法等の方法によって所定箇所に形成することによって作製することができる。
【０２４５】
第２の平坦化膜８０が各色フィルタ上に形成されて、マイクロレンズ８５を形成するための平坦面を形成する。第２の平坦化膜８０は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【０２４６】
マイクロレンズ８５が、第２の平坦化膜８２上に形成される。このマイクロレンズ８５は、個々の光電変換素子１０の上方に１個ずつ配置される。マイクロレンズ８５は、例えば、屈折率が概ね１．３〜２．０の透明樹脂（フォトレジストを含む。）からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却すること等によって得られる。１つの区画が１つのマイクロレンズ８５となる。
【０２４７】
【発明の効果】
以上説明したように、本発明によれば、画素加算によって増感したときでも色の解像度の低下、偽色の発生および色のＳ／Ｎ比の低下を抑制することが容易な撮像装置が提供される。暗いシーンをきれいに撮像することが容易な撮像装置を提供することが可能になる。
【図面の簡単な説明】
【図１】第１の実施例による撮像装置で利用される固体撮像素子における画素の平面配置を示す概略図である。
【図２】図１に示した固体撮像素子を用いて４画素加算を行うときの画素の組み合わせの一例を示す概略図である。
【図３】図２に示す組み合わせで互いに加算される４個の画素の幾何学中心をその画素の色で表した概略図である。
【図４】図４（Ａ）および図４（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の動作順の一部を示す模式図である。
【図５】図５（Ａ）および図５（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の動作順の他の一部を示す模式図である。
【図６】図６（Ａ）および図６（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の動作順の更に他の一部を示す模式図である。
【図７】図７（Ａ）および図７（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の動作順の更に他の一部を示す模式図である。
【図８】図８（Ａ）および図８（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の動作順の更に他の一部を示す模式図である。
【図９】図９（Ａ）および図９（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の動作順の更に他の一部を示す模式図である。
【図１０】図２に示した組み合わせで４画素加算を行う場合の動作順の更に他の一部を示す模式図である。
【図１１】図１に示した固体撮像素子における光電変換素子、垂直電荷転送素子、水平電荷転送素子および出力回路部の平面配置を示す概略図である。
【図１２】図１１に示した水平電荷転送素子から出力回路部にかけての構造を概略的に示す断面図である。
【図１３】水平電荷転送素子から転送されてくる電荷を出力回路部で１つずつ検出して単位信号を生成する際の駆動信号φＲＳの波形とＦＤ領域の電位との関係を示す模式図である。
【図１４】図１４（Ａ）は、水平電荷転送素子から転送されてくる電荷を出力回路部で４つずつ検出して単位信号を生成する際の駆動信号φＲＳの波形とＦＤ領域の電位との関係を示す模式図であり、図１４（Ｂ）は、水平電荷転送素子から転送されてくる電荷を出力回路部で２つずつ検出して単位信号を生成する際の駆動信号φＲＳの波形とＦＤ領域の電位との関係を示す模式図である。
【図１５】第１の実施例による撮像装置を概略的に示すブロック図である。
【図１６】図１６（Ａ）および図１６（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の他の動作順の一部を示す模式図である。
【図１７】図１７（Ａ）および図１７（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の他の動作順の他の一部を示す模式図である。
【図１８】図１８（Ａ）および図１８（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の他の動作順の更に他の一部を示す模式図である。
【図１９】図１９（Ａ）および図１９（Ｂ）は、それぞれ、図２に示した組み合わせで４画素加算を行う場合の他の動作順の更に他の一部を示す模式図である。
【図２０】図１６〜図１９に示した動作順で４画素加算を行う固体撮像装置が備える水平電荷転送素子を概略的に示す部分平面図である。
【図２１】図１に示した固体撮像素子を用いて４画素加算を行うときの画素の組み合わせの他の一例を示す概略図である。
【図２２】図２１に示す組み合わせで互いに加算される４個の画素の幾何学中心をその画素の色で表した概略図である。
【図２３】図２３（Ａ）および図２３（Ｂ）は、それぞれ、図２１に示した組み合わせで４画素加算を行う場合の他の動作順の一部を示す模式図である。
【図２４】第２の実施例による撮像装置を概略的に示すブロック図である。
【図２５】図２４に示した撮像装置で、画像合成モードの下に閃光装置を動作させて静止画を撮影するときの、固体撮像素子からの出力の種別とその時期を示すタイミングチャートである。
【図２６】図２６（Ａ）および図２６（Ｂ）は、それぞれ、補色系の画素を備え、図２または図２１に示した組み合わせと同様の組み合わせで４画素加算を行うことが可能な固体撮像素子での画素、垂直電荷転送素子、水平電荷転送素子、および出力回路部の平面配置の例を示す概略図である。
【図２７】図２７（Ａ）および図２７（Ｂ）は、それぞれ、補色系の画素を備え、図２または図２１に示した組み合わせと同様の組み合わせで４画素加算を行うことが可能な固体撮像素子での画素、垂直電荷転送素子、水平電荷転送素子、および出力回路部の平面配置の他の例を示す概略図である。
【図２８】図１に示した固体撮像素子における１個の画素とその周辺を概略的に示す断面図である。
【符号の説明】
１…半導体基板、  １０…光電変換素子、  ２０…垂直電荷転送素子、  ４０…水平電荷転送素子、  ５０…出力回路部、  １００、１０５、１０７ａ〜１０７ｄ…固体撮像素子、  １３４…第１信号処理回路、  １３６…第２信号処理回路、  １３８、２３６…第３信号処理回路、  ２００、３００…撮像装置、  ２３４…合成処理回路、  ＰＲ１…第１類画素行、  ＰＲ２ａ、ＰＲ２ｂ…第２類画素行、  Ｇ…緑色画素、  Ｒ…赤色画素、  Ｂ…青色画素、  Ｃｙ…シアン色画素、  Ｙｅ…黄色画素、  Ｍ…マゼンタ色画素。
【図１】
0003950655.tif 000002
【図２】
0003950655.tif 000003
【図３】
0003950655.tif 000004
【図４】
0003950655.tif 000005
【図５】
0003950655.tif 000006
【図６】
0003950655.tif 000007
【図７】
0003950655.tif 000008
【図８】
0003950655.tif 000009
【図９】
0003950655.tif 000010
【図１０】
0003950655.tif 000011
【図１１】
0003950655.tif 000012
【図１２】
0003950655.tif 000013
【図１３】
0003950655.tif 000014
【図１４】
0003950655.tif 000015
【図１５】
0003950655.tif 000016
【図１６】
0003950655.tif 000017
【図１７】
0003950655.tif 000018
【図１８】
0003950655.tif 000019
【図１９】
0003950655.tif 000020
【図２０】
0003950655.tif 000021
【図２１】
0003950655.tif 000022
【図２２】
0003950655.tif 000023
【図２３】
0003950655.tif 000024
【図２４】
0003950655.tif 000025
【図２５】
0003950655.tif 000026
【図２６】
0003950655.tif 000027
【図２７】
0003950655.tif 000028
【図２８】
0003950655.tif 000029