(57)【特許請求の範囲】
【請求項１】
基体上に、少なくとも第１導電型のクラッド層と、量子井戸構造を有する活性層と、第２導電型のクラッド層を有する半導体層を有し、光共振器の共振器長方向の両端面が劈開面によって形成され、
上記半導体層の成長膜厚が、該半導体層の面方向に、相対的に膜厚の小さい領域と、大きい領域とが選択的に作り込まれ、
上記光共振器の共振器長方向の両端部にその両端面に臨んで、上記膜厚の小さい領域が形成され、上記光共振器の中央領域に上記膜厚が大きい領域が形成され、
上記基体の上記半導体層が形成される側の主面とは反対側の主面の、上記膜厚の小さい領域の形成部に対向して熱伝導抑制層が形成されて成ることを特徴とする半導体発光装置。
【請求項２】
上記基体の上記半導体層が形成された側の主面の、上記熱伝導抑制層と対向して、成膜抑制層が形成されて成ることを特徴とする請求項１に記載の半導体発光装置。
【請求項３】
基体の一主面に、局部的に熱伝導抑制層を形成する工程と、
上記基体の他方の主面に、少なくとも第１導電型のクラッド層と、量子井戸構造を有する活性層と、第２導電型のクラッド層を有する半導体層を成膜し、上記熱伝導抑制層の形成部上に相当する部分に、他部に比し相対的に膜厚が小なる領域を形成する成膜工程と、
光共振器の共振器長方向の両端部に上記両端面に臨んで上記膜厚が小なる領域が配置され、上記光共振器の中央領域において相対的に膜厚が大なる領域が配置されるように、上記半導体層を有する基体を劈開して該劈開面によって上記光共振器の共振器長方向の両端面を形成する劈開工程を有することを特徴とする半導体発光装置の製造方法。
【請求項４】
上記基体の上記半導体層を成膜する側の主面の、上記熱伝導抑制層の形成部に対向する位置に成膜抑制層を形成する工程を経て後に、上記半導体層の成膜工程を行うことを特徴とする請求項３に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体発光装置、特にいわゆる窓構造を有し、端面の光損傷を回避して高出力化をはかるようにした半導体レーザー、発光ダイオード等の半導体発光装置とその製造方法に関わる。
【０００２】
【従来の技術】
半導体発光装置、例えば半導体レーザーにおいて、その光共振器の両端面すなわち光共振器の共振器長方向のレーザー光出射端面においては、界面準位、低い熱はけ、高光密度等によって、此処におけるバンドギャップＥｇが、光共振器の内部より小さくなり易い。このため、内部で発生した光が、この端面において、吸収され易くなって、端面近傍での発熱が大となり、最高発振出力が制限され、また、端面破壊が生じるなどの寿命の問題、信頼性に問題が生じる。
【０００３】
このような問題の解決をはかるように、窓構造の半導体レーザの提案が多くなされている。この窓構造を有する半導体レーザーとしては、例えば光共振器の共振器長方向の両端部に、活性層よりバンドギャップが大きい材料を配置する構成が提案されている。このような半導体レーザーを製造するには、半導体基体上に、複数の半導体レーザーを構成するための共通のクラッド層や活性層等を有する半導体層をエピタキシャル成長して後、この半導体層を有する半導体基体を、共振器長方向を横切るように所要の幅に、例えば劈開によって切断していわゆる半導体バーを形成し、この半導体バーの切断面に、活性層に比しバンドギャップの大きいすなわち異種の半導体材料をエピタキシャル成長し、その後、この半導体バーを各半導体レーザーに関して分断して複数の半導体レーザーを製造するという方法が採られる。しかしながら、このように、個々の半導体バーに関してその両端面に異種の半導体材料をエピタキシャル成長する作業は著しく煩雑で量産性を阻むのみならず、このエピタキシャル成長に際しての加熱により、半導体層におけるドーパントの移動が問題となる。
【０００４】
また、他の窓構造としては、半導体基体上に、クラッド層や活性層を有する半導体層をエピタキシャル成長して後、少なくともその活性層を厚さ方向に横切るエッチング溝を、所要の間隔を保持して平行に配列形成し、この溝内にバンドギャップの大きい半導体材料を埋込み、その後、この半導体材料が埋め込まれた位置で半導体層を有する半導体基体を切断して、同様の半導体バーを形成し、複数の半導体レーザーを分断するという方法の提案もなされているが、この場合においては、エッチングによって形成された溝の側面は、一般に表面性に劣ることから、この面で光屈折、散乱が生じやすくＦＦＰ（遠視野像）が劣化し易く、信頼性にすぐれた半導体レーザーを、歩留り良く製造する上で問題がある。
【０００５】
また、窓構造として、その光共振器の両端部に限定的に、Ｚｎ等を拡散して活性層を構成する超格子構造を破壊し、混晶化することによって実質的に量子井戸を浅く、すなわちバンドギャップを大きくすることの提案もなされているが、この場合、Ｚｎが、活性層内で非発光中心を作り易いことから、Ｚｎの拡散量、拡散距離の制御を精密に行う必要があり、高度の技術を必要とするという問題がある。
【０００６】
【発明が解決しようとする課題】
上述したような従来の窓構造の半導体発光装置においては、それぞれその製造および特性において多くの問題を抱えている。
本発明においては、その製造が容易で、量産性にすぐれ、信頼性が高く、長寿命化をはかることができ、例えば３０ｍＷ以上の高出力半導体レーザー、半導体発光ダイオード等の半導体発光装置とその製造方法を提供するものである。
【０００７】
【課題を解決するための手段】
本発明においては、量子井戸構造を有する活性層が形成される半導体発光装置において、その量子井戸構造のウエル（井戸）層、バリア（障壁）層の厚さ、すなわち井戸、バリアの幅が大となるにつれ、バンドギャップが大となること、すなわち屈折率が小となることに着目して、窓構造の半導体発光装置を構成するものである。
【０００８】
本発明による半導体発光装置においては、基体上に、少なくとも第１導電型のクラッド層と、量子井戸構造を有する活性層と、第２導電型のクラッド層を有する半導体層を有し、光共振器の共振器長方向の両端面が劈開面によって形成された構成とし、その半導体層の成長膜厚が、この半導体層の面方向に、相対的に膜厚の小さい領域と、大きい領域とが選択的に作り込まれた構成とする。そして、光共振器の共振器長方向の両端部にその両端面に臨んで、膜厚の小さい領域が形成され、光共振器の中央領域、すなわち発光動作領域に膜厚が大きい領域が形成された構成とする。さらに、基体の半導体層が形成される側の主面とは反対側の主面の、膜厚の小さい領域の形成部に対向して熱伝導抑制層が形成された構成とする。
【０００９】
また、本発明による半導体発光装置の製造方法は、基体の一主面に、局部的に熱伝導抑制層を形成する工程と、基体の他方の主面に、少なくとも第１導電型のクラッド層と、量子井戸構造を有する活性層と、第２導電型のクラッド層を有する半導体層を成膜し、熱伝導抑制層の形成部上に相当する部分に、他部に比し相対的に膜厚が小なる領域を形成する成膜工程と、光共振器の共振器長方向の両端部に両端面に臨んで膜厚が小なる領域が配置され、光共振器の中央領域において相対的に膜厚が大なる領域が配置されるように、半導体層を有する基体を劈開してこの劈開面によって光共振器の共振器長方向の両端面を形成する劈開工程とを採って目的とする半導体発光装置を製造する。
【００１０】
上述の本発明構成によれば、半導体層自体に、膜厚が小さい領域、すなわち量子井戸構造による活性層においてウエル層の厚さが小さい領域が作り込まれた構成として、この領域によって光共振器の両端部を構成するものであるので、この両端部において、中央部に比し、実質的にバンドギャップが大きい、したがって、屈折率が小さい窓構造を有する半導体発光装置を構成するので、この両端部における光吸収を低めることができて、光密度を低下させることができることから、端面における光損傷を効果的に回避できる。
【００１１】
また、本発明装置においては、上述した窓構造となる部分の半導体層の厚さを他部に比し小なる領域として形成するものであるが、本発明においては、この構造の半導体発光装置を製造するに、単に、この半導体層を成膜する基体の裏面に熱伝導抑制層を形成して、此処における基体の裏面側からの加熱が阻害されるようにして、この部分における半導体層の成長速度を低め、この部分の膜厚を他部に比し小さくするものであるので、窓構造を有する半導体発光装置を容易に、かつ確実に製造することができる。
【００１２】
【発明の実施の形態】
本発明は、基体例えば半導体基体上に、少なくとも第１導電型のクラッド層と、量子井戸構造を有する活性層と、第２導電型のクラッド層を有する半導体層を有し、光共振器の共振器長方向の両端面が劈開面によって形成するものであり、その半導体層の成長膜厚が、この半導体層の面方向に、相対的に膜厚の小さい領域と、大きい領域とが選択的に作り込まれた構成とする。そして、光共振器の共振器長方向の両端部にその両端面に臨んで、相対的に膜厚の小さい領域が形成され、光共振器の中央領域すなわち発光動作領域においては膜厚が大きい領域すなわち所要のバンドギャップを有する領域として形成された構成とする。さらに、基体の半導体層が形成される側の主面とは反対側の主面の、膜厚の小さい領域の形成部に対向して熱伝導抑制層が形成された構成とする。
【００１４】
また、基体の上記半導体層が形成された側の主面に、前述の熱伝導抑制層と対向して、成膜抑制層が形成された構成とされる。
【００１５】
そして、本発明による半導体発光装置の製造方法は、基体例えば半導体基体の一主面に、局部的に熱伝導抑制層を形成する工程と、基体の他方の主面に、第１導電型のクラッド層と、量子井戸構造を有する活性層と、第２導電型のクラッド層を有する半導体層を成膜し、熱伝導抑制層の形成部上に相当する部分に、他部に比し相対的に膜厚が小なる領域を形成する成膜工程と、光共振器の共振器長方向の両端部に両端面に臨んで膜厚が小なる領域が配置され、光共振器の中央領域において相対的に膜厚が大なる領域が配置されるように、半導体層を有する基体例えば半導体基体を劈開してこの劈開面によって光共振器の共振器長方向の両端面を形成する劈開工程とを採って目的とする半導体発光装置を製造する。
【００１６】
また、この製造方法において、その基体の半導体層を成膜する側の主面の、上述した熱伝導制層の形成部に対向する位置に成膜抑制層を形成する工程を経て後に、半導体層の成膜工程を行う。
【００１７】
図１は、本発明による半導体発光装置の一例の斜視図を示す。
この例では、いわゆるＳＣＨ(Separate Confinement Heterostructure)型の半導体レーザーに適用した場合で、この場合、第１導電型この例ではｎ型の半導体基体１上に、順次第１導電型の第１クラッド層２、第１導電型の第１ガイド層３、単一もしくは多重量子井戸構造の活性層４、第２導電型の第２ガイド５、第２導電型の第２クラッド層６、第２導電型のコンタクト層７を順次エピタキシャル成長した半導体層８が形成されて成る。
コンタクト層７上には、一方の電極９がオーミック被着され半導体基体１の裏面には、他方の電極１０がオーミックに被着されてる。
そして、本発明構成においては、半導体層８を、ストライプ状の光共振器の共振器長方向に関する中央領域、すなわち発振動作領域に、相対的に膜厚が大なる領域１１を、また、光共振器の両端部の光出射端面に臨む部分に、相対的に膜厚の小なる領域１２を作り込む。
【００１８】
すなわち、この構成による半導体発光装置においては、その量子井戸構造による活性層４が、光共振器の中央側の発光動作領域部においては、膜厚の大なる領域１１によって所要のウエル幅およびバリア幅を有し、所要の波長の発振動作が良好に行われるに必要なバンドギャップを有する層として形成し、光共振器の両端部においては、上述した中央領域に比し膜厚の小なる領域１２を形成し、これによって、活性層４のウエル層およびバリア層の厚さ、すなわちウエル幅およびバリア幅の縮小がはかられ、実質的に量子井戸が浅くされてバンドギャップが縮小され、屈折率が中央部のそれに比し小とされた窓構造部を構成する。
【００１９】
この膜厚の大きい領域１１および膜厚の小さい領域１２を半導体層８に作り込む方法および構造は、図１に示すように、半導体基体１の半導体層８を成膜する側とは反対側の主面１ａすなわち裏面の、膜厚の小さい領域１２を形成する部分下に、すなわち窓構造部に対向する位置に、熱伝導抑制層１３を被着形成して置く。
このようにすることによって、半導体層８の成膜時における半導体基体１側からの加熱による熱伝導を阻害させて半導体層８の形成面、すなわち主面ｂにおける基体温度を、膜厚の小さい領域１２の形成部において低める効果を得て、この部分の半導体層の成長速度を低める。すなわち、他部（中央部）に比し膜厚の縮小化を図ることができる。
【００２０】
さらに、必要に応じて、半導体基体１の半導体層８を成膜する側の主面１ｂの、熱伝導抑制層１３に対向する領域、すなわち窓構造部下に、成膜抑制層１４を形成して置く。
このようにすることによって、この成膜抑制層１４によって、半導体基体１からの半導体層の成長を阻害するとともに、更に例えばこの成膜抑制層１４によっても、半導体基体１側からの加熱による熱伝導を阻害させて半導体層８の形成面、すなわち主面ｂにおける基体温度を、膜厚の小さい領域１２の形成部において低める効果を得て、より半導体層の成長を抑制して膜厚の小さい領域１２を確実に形成することができるようにする。
【００２１】
次に、この半導体レーザーが、ＡｌＧａＩｎＰ／ＧａＡｓ系の半導体レーザである場合の一例を、図３および図４の各工程における要部の断面図を参照して、本発明による製造方法の一例とともに説明する。
この例においては、図３Ａに示すように、第１導電型この例ではｎ型のＧａＡｓ単結晶半導体基体１が用意され、半導体発光素子を形成するための半導体層３の形成面１ｂに、最終的に光共振器の窓構造部とする部分以外の、最終的に前述した膜厚の大きい領域を形成する部分に、例えば図５にその平面的パターン図を示すように、図３において紙面と直交する方向に延長する帯状の凹部２４を、パターンエッチングによって形成する。
また、半導体基体１の他方の主面１ａの、上述した凹部２４間に対向する部分、すなわち最終的に前述した膜厚の小さい領域の形成部と対向する部分にＳｉＯ2 層、Ｓｉ2 Ｎ3 等による熱伝導を阻害すなわち抑制する熱伝導抑制層１３を、図３Ａにおいて紙面と直交する方向に延長する帯状パターンに被着形成する。この熱伝導抑制層１３の形成は、半導体基体１の主面１ａの熱酸化によりもしくはＣＶＤ(Chemical Vapor Deposition) 法によって上述したＳｉＯ2 、あるいはＳｉ2 Ｎ3 等を全面的に形成し、その後フォトリソグラフィによるパターンエッチングを行うことによって形成することができる。
【００２２】
その後、図３Ｂに示すように、半導体基体１の凹部２４が形成された側に全面的に、半導体層８をエピタキシャル成長する。この例においては、順次第１導電型例えばｎ型のＡｌa Ｇａ1-a ＩｎＰによる第１クラッド層２をエピタキシャル成長し、続いてこれと同導電型の例えばＡｌb Ｇａ1-b ＩｎＰによる第１のガイド層３、ＧａＩｎＰをウエル層としＡｌb Ｇａ1-b ＩｎＰをバリア層とする超格子構造の多重もしくは単一量子井戸構造の活性層４をエピタキシャル成長し、この上に第２導電型例えばＡｌb Ｇａ1-b ＩｎＰによる第２ガイド層５、第２導電型のＡｌa Ｇａ1-a ＩｎＰによる第２クラッド層６、第２導電型の不純物例えばＺｎが高濃度にドープされたＧａＡｓによるコンタクト層７を連続的に通常の成長方法例えばＭＯＣＶＤ（Metalorganic Chemical Vapor Deposition: 有機金属気相成長）法あるいはＭＢＥ（Molecular Beam Epitaxy）法等によってエピタキシャル成長して半導体層８を形成する。ここで、Ａｌの組成比、ａおよびｂは、ａ＞ｂに選定される。
このように、実質的に半導体レーザーを構成する半導体層８は、その全体の厚さが３μｍ程度の薄い厚さを有するものである。
【００２３】
この半導体層８のエピタキシャル成長は、上述したように、通常のＭＯＣＶＤ、あるいはＭＢＥによって成膜することができるが、これら成膜は、通常、所要の成膜温度に、抵抗加熱、高周波加熱、ランプ加熱等によって加熱されるサセプタ上に半導体基体１を、その一主面１ａ、すなわち裏面がサセプタに熱的に密着させた状態で載置し、成膜時の加熱はこの面１ａからの熱伝導によって半導体基体１の半導体層８の成膜面となる他方の主面１ｂ側が所要の成膜温度に昇温されるものであって、この状態で、原料ガスの供給、もしくは原料分子線照射を行って上述した半導体層８をエピタキシャル成長によって成膜するものである。したがって、上述したように、熱伝導抑制層１３を形成する本発明方法によるときは、その熱伝導抑制層１３が形成された部分においては、加熱サセプタ側からの熱伝導が阻害すなわち抑制されることから、半導体層８の成膜面１ｂへの熱の伝達は、熱伝導抑制層１３の形成部上においては、他部に比し温度が低下する。したがって、この状態で、半導体層８の原料ガスの供給もしくは分子線照射を開始すれば、半導体層８、すなわち上述した第１クラッド層２、第１ガイド層３、活性層４を構成する各バリア層およびウエル層、第２ガイド層５、第２クラッド層６、コンタクト層７等は、熱伝導抑制層１３の形成部上の成膜温度が低下している部分においては、その成長速度を低められることから、この部分では、膜厚の小さい領域１２として成膜され、他部においては、膜厚の大きい領域１１とし成膜される。
【００２４】
そして、この場合、膜厚の大きい領域１１の形成部においては、予め凹部２４が形成されていて、この凹部２４内に膜厚の大きい領域１１を形成することができるが、この場合、凹部２４の深さを予め選定して置くことによって、活性層４の形成面が、その光共振器の形成部において、全面的にほぼ平坦に形成されるようにする。
【００２５】
次に、コンタクト層７に対して、例えばフォトリソグラフィによるパターンエッチングを行って、図４Ａに示すように、膜厚の小さい領域１２上のコンタクト層７をエッチング除去するとともに、最終的に得る複数の半導体レーザーの各ストライプ状の光共振器幅に対応する幅に所要の間隔を保持して残して他部をエッチング除去する。その後、半導体層８上に全面的に電極９を被着する。このとき、電極９は、例えばドーパントとしてｐ型の不純物のＺｎが高濃度にドープされたコンタクト層７に対しては良好にオーミックコンタクトするが、クラッド層６に被着された部分においては、ショットキー障壁が形成されオーミックコンタクトがなされない。
また、半導体基体１の裏面に、他方の電極１０をオーミックに被着形成する。
【００２６】
このように、半導体層８が形成された半導体基体１を、膜厚の小さい領域１２において、その帯状パターンに沿って、すなわち図４Ｂにおいて、紙面と直交する方向に、鎖線ａ1 、ａ2 、ａ3 ・・・で示す面で劈開する。このようにして、相対向する共振器端面が劈開面によって形成された、複数の半導体レーザー部がそれぞれ並置形成された半導体バーを切り出す。
その後、各半導体バーを、各半導体レーザー毎に、すなわちその劈開面と直交する面で、破断ないしは切断して、各半導体バーからそれぞれ半導体レーザーを複数個同時に得ることができる。
【００２７】
尚、電極９および１０は、それぞれ全面的に形成することもできるが、上述の劈開や破断ないしは切断される部位において予め排除しておくこともできる。
【００２８】
このようにして、得られた半導体レーザーは、図１に示したように、少なくとも活性層４の光共振器の構成部において、その共振器長方向の両端部に、劈開面で形成された両端面に臨んで膜厚の小さい領域１２が形成される。すなわち、少なくとも量子井戸構造による活性層４の、バリア層およびウエル層の膜厚（幅）が狭小に形成されることから、このレーザー端面における実質的ポテンシャルウエルが浅くなり、バンドギャップが大に、したがって、屈折率が小さい領域が形成される。つまり、窓構造が構成される。
【００２９】
また、上述した膜厚の小さい領域１２の形成を、より顕著に行うには、図２に示すように、半導体基体１の半導体層８の形成面となる主面１ｂ側に、熱伝導抑制層１３と対向して、成膜抑制層１４を形成する。この場合の製造方法は、図３および図４と同様の方法を採ることができるが、この場合においては、図６Ａに示すように、例えば凹部２４の形成に先立って主面１ｂに、例えば全面的に、ＳｉＯ2 等による成膜抑制層を形成し、これの上に、例えば凹部２４の形成部に開口を形成したエッチングレジスト、例えばフォトレジスト（図示せず）を周知の方法によって形成し、凹部２４の形成部の成膜抑制層と、これの下の半導体基体１を、所要の深さにエッチングして、凹部２４を形成する。
この場合の成膜抑制層１４のパターンは、例えば図７に示すように、窓構造において、幅広とした共振器長方向と直交する方向に延びるストライプパターンに形成することができる。
【００３０】
その後、図６Ｂに示すように、凹部２４が形成された半導体基体１上に、図３Ｂで説明したと同様の方法によって、順次第１導電型例えばｎ型のＡｌa Ｇａ1-a ＩｎＰによる第１クラッド層２をエピタキシャル成長し、続いてこれと同導電型の例えばＡｌb Ｇａ1-b ＩｎＰによる第１のガイド層３、ＧａＩｎＰをウエル層としＡｌb Ｇａ1-b ＩｎＰをバリア層とする超格子構造の多重もしくは単一量子井戸構造の活性層４をエピタキシャル成長し、この上に第２導電型例えばＡｌb Ｇａ1-b ＩｎＰによる第２ガイド層５、第２導電型のＡｌa Ｇａ1-a ＩｎＰによる第２クラッド層６、第２導電型の不純物例えばＺｎが高濃度にドープされたＧａＡｓによるコンタクト層７を連続的にＭＯＣＶＤ法あるいはＭＢＥ法等によってエピタキシャル成長して半導体層８を形成する。
この場合においても、前述したと同様に、熱伝導抑制層１３の存在によって、これの上における基体表面温度は低められると同時に、更に、成膜抑制層１４の存在によって、熱伝導が阻害されて、此処における基体表面温度は更に低められることから、成膜速度は更に低下する。そして、この場合、この成膜抑制層１４が形成されていない領域においては、半導体基体１の表面から矢印ｂで示すように、膜厚方向にエピタキシャル成長が進行するが、成膜抑制層１４上においては、その成膜が抑制、すなわち阻害されることから、半導体基体表面からのエピタキシャル成長は回避され、この成膜抑制層１４上においては、半導体基体表面から直接エピタキシャル成長された層から矢印ｃに示すように、面方向へと成長するエピタキシャル成長によってその成膜がなされることから、この成膜抑制層１４上においては、著しく膜厚が小さく抑制された膜厚の小さい領域１２が形成される。
【００３１】
このようにして、半導体層８の形成がなされた半導体基体１は、図４ＡおよびＢと同様の工程を経て、図２に示す半導体レーザを得る。
図６ＡおよびＢにおいて、図３ＡおよびＢに対応する部分には同一符号を付して重複説明を省略する。
【００３２】
尚、図１および図２の例では、熱伝導抑制層１３が残存された構成を例示したが、この熱伝導抑制層１３は必要に応じて、膜厚の小さい領域１２の形成後の、電極１０の形成前の適当な工程で、排除することもできる。
【００３３】
また、本発明による半導体発光装置は、基本的に歪み系の材料によるものであり、上述した例では、ＧａＡｓによる半導体基体１上にＡｌＧａＩｎＰ系半導体層８がエピタキシャル成長された半導体レーザー（０．６〜０．７μｍ帯レーザー）の半導体レーザーを構成した場合を例示したものであるが、この例に限られるものではなく、例えばＩｎＰ半導体基体上にＩｎＧａＡｓＰ系半導体層をエピタキシャル成長する通信用長波長レーザー（１．２〜１．６μｍ帯レーザー）や、ＧａＡｓ半導体基体上にＩｎＧａＡｓＰ系もしくはＩｎＧａＡｓ系半導体層が形成される近赤外レーザー（１〜０．８μｍ帯レーザー）を構成する場合、ＧａＮ半導体基体１上にＩｎＧａＮ半導体層を有する半導体レーザー（０．３〜０．５μｍ帯レーザー）、更にＩＩ−ＶＩ族化合物半導体による例えばＺｎＳ半導体基体上にＺｎＭｇＳＳｅ系半導体層がエピタキシャル成長される半導体レーザー等に適用することができる。
【００３４】
上述したように、本発明によれば、少なくとも量子井戸構造による活性層において、その光共振器の端部に膜厚の小さい領域１２が形成されたことによって、その実質的バンドギャップが大きく、したがって、屈折率が中央部に比し小とされていることによって、此処における光吸収を弱めることができ、端面の光損傷を効果的に回避できる窓構造の半導体レーザを構成することができる。
【００３５】
また、熱伝導抑制層１３や、成膜抑制層１４を電気的絶縁性を有する例えばＳｉＯ2 膜等によって構成する場合は、これが電流阻止層となることから、光発振動作部に対する電流狭搾効果を奏することができて、しきい値電流Ｉthの低減化をはかることができるという効果が生じる。
【００３６】
また、上述した各本発明製造方法によれば、窓構造を有する半導体発光装置を、特別の製造方法、製造工程を採ることなく、半導体層８の成膜に先立って単に成膜抑制層１３や微細凹凸面１４を形成するのみで、その後は通常の半導体発光装置の製造工程を採ることができるので、その製造工程も膨大となることがなく、量産的に製造することができる。
【００３７】
尚、上述した半導体発光装置およびその製造方法は、半導体レーザーとした場合であるが、半導体発光ダイオード等に適用して同様の効果を得ることができる。また、半導体発光装置の構造も上述した例に限られるものではなく、例えばガイド層を有することのないダブルヘテロ構造など種々の構成を採ることができる。
【００３８】
また、上述した各例では、半導体基体１を用いた構成とした場合であるが、半導体基体以外の基体が用いられる半導体発光装置に適用することもできるものである。
【００３９】
【発明の効果】
上述したように、本発明による半導体発光装置においては、その光共振器の共振器長方向の両端部に中央領域に比し膜厚の小さい領域１２を形成して、少なくとも量子井戸構造を有する活性層４における光共振器の両端部におけるバンドギャップを中央部のそれより大として光共振器の両端部における屈折率を中央部のそれより小としたので、両端部における光吸収を低下させることができて、光密度を低下させることができることから、端面における光損傷を効果的に回避でき、長寿命の大出力半導体発光装置を構成することができる。
【００４０】
そして、本発明においては、窓構造部を半導体発光素子を構成する半導体層８自体に作り込む構成としたことにより、冒頭に述べたような、異種の材料を、端面にエピタキシャル成長させる場合の煩雑な作業を伴うことによる量産性の低下や、エピタキシャル成長に際しての加熱による半導体層におけるドーパントの移動の問題を解決できるものである。
【００４１】
また、同様に冒頭で述べたように、窓構造の形成において、エッチングを行う場合の端面における表面性の低下、したがって、ＦＦＰの劣化や、信頼性の問題の解決を図ることができる。
【００４２】
さらに、Ｚｎ等を拡散させる場合におけるような、Ｚｎの拡散量、拡散距離の制御を精密に行うような高度の技術を必要としない。
【００４３】
また、本発明製造方法によれば、膜厚の小さい領域１２の形成を単に、熱伝導抑制層１３を形成するのみで形成するものでるから、この膜厚の小さい領域１２の形成は、容易にかつ確実に、量産的に行うことができ、したがって、コストの低廉化をもはかることができる。
【００４４】
上述したように、本発明装置、および本発明製造方法によれば、工業的に多くの利益をもたらすことができるものである。
【図面の簡単な説明】
【図１】本発明による半導体発光装置の一例の概略断面図である。
【図２】本発明による半導体発光装置の一例の概略断面図である。
【図３】ＡおよびＢは、本発明による半導体発光装置の製造方法の一例の各工程での概略断面図である。
【図４】ＡおよびＢは、本発明による半導体発光装置の製造方法の一例の一工程での概略断面図である。
【図５】本発明製造方法の説明に供する熱伝導抑制層の平面パターン図である。
【図６】ＡおよびＢは、本発明による半導体発光装置の製造方法の他の例の一工程での概略断面図である。
【図７】成膜抑制層の一例の平面的パターン図である。
【符号の説明】
１・・・半導体基体、２・・・第１クラッド層、３・・・第１ガイド層、４・・・活性層、５・・・第２ガイド層、６・・・第２クラッド層、７・・・コンタクト層、８・・・半導体層、９，１０・・・電極、１１・・・膜厚の大きい領域１１、１２・・・膜厚の小さい領域１２、１３・・・熱伝導抑制層１３、１４・・・成膜抑制層、２４・・・凹部
【図１】
0003918258.tif 000002
【図２】
0003918258.tif 000003
【図３】
0003918258.tif 000004
【図４】
0003918258.tif 000005
【図５】
0003918258.tif 000006
【図６】
0003918258.tif 000007
【図７】
0003918258.tif 000008