(57)【特許請求の範囲】
【請求項１】
一面側に複数の電極が形成された半導体チツプと、
シリコンからなる絶縁基板の一面側に、上記半導体チツプの各上記電極と同じ位置関係で複数の第１の電極が形成されると共に、当該各第１の電極にそれぞれ対応させて複数の第２の電極が形成され、対応する各上記第１の電極及び各上記第２の電極同士が第１の導通接続手段により導通接続されてなる変換基板と、
凹型の絶縁基板の開口部が設けられた一面側に、上記変換基板の各上記第２の電極と同じ位置関係で複数の第３の電極が形成されると共に、上記凹型の絶縁基板の他面側に各上記第３の電極にそれぞれ対応させて複数の第４の電極が形成され、対応する各上記第３の電極及び各上記第４の電極同士が第２の導通接続手段により導通接続されてなる凹型プリント配線板と
を具え、上記半導体チツプは、各上記電極を対応する各上記第１の電極と導通接続するようにして上記変換基板の上記一面に実装され、上記変換基板は、各上記第２の電極を対応する各上記第３の電極と導通接続するようにして上記凹型プリント配線板の上記一面に実装される
ことを特徴とする半導体装置。
【請求項２】
各上記第２の電極は、各上記第１の電極の電極間ピツチを広くするように形成された
ことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段（図１〜図６）
発明の実施の形態（図１〜図６）
発明の効果
【０００３】
【発明の属する技術分野】
本発明は半導体装置に関し、例えば電極間隔が狭ピツチ化された半導体チツプの電極配列を再配列する変換基板及び当該変換基板上に半導体チツプが実装されてなる半導体装置に適用して好適なものである。
【０００４】
【従来の技術】
従来、半導体チツプにおいては、シリコン（Si）等の半導体材料からなる基板の一面側に所定の回路パターンと、複数の電極とが形成されてなることにより構成されている。
【０００５】
そしてこのような半導体チツプをマザー基板に実装する実装方法の１つとしてフリツプチツプ実装法がある。
【０００６】
このフリツプチツプ実装法は、半導体チツプの回路面に設けられた各電極上にそれぞれ突起電極でなるバンプを形成し、当該半導体チツプをマザー基板の実装面上にフエースダウンで直接実装する実装方法であり、半導体チツプを高密度で実装できる利点を有している。
【０００７】
ところが近年、エレクトロニクス機器は軽薄短小傾向を強め、高機能集積化及び信号処理の高速化が進んでおり、これに伴つて半導体チツプの電極間ピツチも益々狭ピツチ化が進んでいる。
【０００８】
そしてこのように狭ピツチ化された半導体チツプの各電極に対応させて、ランド及び配線パターンをマザー基板上に複数形成することは高度な技術を要し、またコストアツプにもつながつていた。
【０００９】
このため近年では、既存の実装技術を用いて半導体チツプをマザー基板上に実装する方法として、半導体チツプの電極配列を所望状態に再配列するためのインターポーザと呼ばれる変換基板を用いて半導体チツプの電極間ピツチを拡げた後、当該半導体チツプをインターポーザと一体にマザー基板上に実装する手法が広く用いられている。
【００１０】
実際上インターポーザは、半導体チツプとほぼ同形状で一回り程度大きく形成されたガラスエポキシ樹脂やセラミツク等からなる絶縁基板の一面側に半導体チツプの各バンプと同じ位置関係で複数の第１の電極が形成されると共に、絶縁基板の他面側（すなわち、マザー基板の実装面と向かい合う側）に各第１の電極にそれぞれ対応させて第１の電極の電極間ピツチよりも広い間隔で複数の第２の電極が形成され、これら対応する第１及び第２の電極間が配線パターン及びスルーホールを順次介して電気的に接続されることにより構成されている。
【００１１】
そしてこのインターポーザを用いた半導体チツプのマザー基板への実装は、半導体チツプをインターポーザの一面側にフリツプチツプ実装した後、当該インターポーザをマザー基板上に実装するようにして行われる。
【００１２】
従つてこのようなインターポーザを用いた方法によれば、マザー基板の電極パターンをインターポーザの第２の電極の電極パターンに応じて形成すれば良い分、マザー基板の電極間ピツチを広くでき、その分容易にかつ安価にマザー基板を形成し得る利点がある。
【００１３】
【発明が解決しようとする課題】
ところが既存の技術では、インターポーザに半導体チツプの狭ピツチ化する電極間隔の配線パターンを形成する上でエツチング精度（すなわち、配線パターンを露光現像等により形成する技術精度）を良くし難い問題があつた。
【００１４】
これは、ガラスエポキシ樹脂やセラミツクに対する微細加工技術の限界がシリコンからなる半導体チツプの基板に対する微細加工技術の限界よりも低いため、これに伴つてインターポーザの微細加工技術が半導体チツプの微細加工技術に追随できないことや、微細加工ができたとしても歩留りが悪いうえにコストアツプにもつながる問題であつた。
【００１５】
このことは半導体チツプの電極間隔が狭ピツチ化したときに、これに応じた間隔でインターポーザ上に電極を形成し得ず、この結果半導体チツプの電極間隔の狭ピツチ化に実用上十分に対応し得ないことを意味する。
【００１６】
本発明は以上の点を考慮してなされたもので、半導体チツプの電極間隔の狭ピツチ化に実用上十分に対応し得る半導体装置を提案しようとするものである。
【００１７】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、一面側に複数の電極が形成された半導体チツプと、シリコンからなる絶縁基板の一面側に、半導体チツプの各電極と同じ位置関係で複数の第１の電極が形成されると共に、当該各第１の電極にそれぞれ対応させて複数の第２の電極が形成され、対応する各第１の電極及び各第２の電極同士が第１の導通接続手段により導通接続されてなる変換基板と、凹型の絶縁基板の開口部が設けられた一面側に、変換基板の各第２の電極と同じ位置関係で複数の第３の電極が形成されると共に、凹型の絶縁基板の他面側に各第３の電極にそれぞれ対応させて複数の第４の電極が形成され、対応する各第３の電極及び各第４の電極同士が第２の導通接続手段により導通接続されてなる凹型プリント配線板とを設けるようにして、各電極を対応する各第１の電極と導通接続するようにして変換基板の一面に半導体チツプを実装し、各第２の電極を対応する各第３の電極と導通接続するようにして凹型プリント配線板の一面に変換基板を実装するようにした。
【００１８】
この結果この半導体装置では、半導体チツプの各電極を形成する際に利用する加工技術と同じ加工技術を用いて変換基板に各第１の電極を形成することができ、かくして半導体チツプの各電極と同じピツチで変換基板に各第１の電極を形成することができる。
【００２１】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００２２】
（１）第１の実施の形態
図１において１は全体として本実施の形態による半導体装置を示し、シリコン基板の一面側に所定の回路パターンと複数の電極とが形成されてなる半導体チツプ２をインターポーザ３上にフリツプチツプ実装した後、当該半導体チツプ２をエポキシ樹脂等の封止樹脂材４により封止することにより構成されている。
【００２３】
この場合インターポーザ３は、図１との対応部分に同一符号を付した図２に示すように、半導体チツプ２とほぼ同形状で一回り程度大きく形成されたシリコンからなる絶縁基板３Ａの一面側に半導体チツプ２の各バンプ２Ａと同じ位置関係で複数の第１の電極３Ｂが形成されると共に、絶縁基板３Ａの他面側に各第１の電極３Ｂにそれぞれ対応させて第１の電極３Ｂの電極間ピツチよりも広い間隔で複数の第２の電極３Ｃが形成され、これら対応する第１及び第２の電極３Ｂ、３Ｃ間が配線ライン３Ｄ及びスルーホール３Ｅを順次介して電気的に接続されることにより構成されている。
【００２４】
これによりこの半導体装置１においては、半導体チツプ２の電極間ピツチよりも広い間隔のインターポーザ３の第２の電極３Ｃを外部電極としてマザー基板上に実装することができるようになされている。
【００２５】
以上の構成において、この半導体装置１では、インターポーザ３の絶縁基板３Ａが半導体チツプ２の基板と同じシリコンで形成されているため、半導体チツプ２の各電極を形成する際に用いる微細加工技術と同じ微細加工技術を用いてインターポーザ３の各第１の電極３Ｂを形成することができる。
【００２６】
従つてこの半導体装置１では、半導体チツプ２の電極間隔の狭ピツチ化に追随してインターポーザ３の各第１の電極３Ｂを狭ピツチで形成することができ、半導体チツプ２の電極間隔の狭ピツチ化に実用上十分に対応することができる。
【００２７】
以上の構成によれば、半導体装置１においてインターポーザ３の絶縁基板３Ａをシリコンを用いて形成するようにしたことにより、半導体チツプ２と同様の微細加工技術を用いてインターポーザ３に第１の電極３Ｂを形成することができ、かくして半導体チツプ２の電極間隔の狭ピツチ化に実用上十分に対応し得るインターポーザ３及び半導体装置１を実現できる。
【００２８】
（２）第２の実施の形態
図１との対応部分に同一符号を付した図３は第２の実施の形態による半導体装置１０を示すものであり、プリント配線板１２の一面上にインターポーザ１１が固着されると共に、当該インターポーザ１１上に半導体チツプ２がフリツプチツプ実装されている。
【００２９】
この場合インターポーザ１１は、図３との対応部分に同一符号を付した図４に示すように、半導体チツプ２とほぼ同形状で一回り程度大きく形成されたシリコンからなる絶縁基板１１Ａの一面側の中央部に半導体チツプ２の各バンプ２Ａと同じ位置関係で複数の第１の電極１１Ｂが形成されると共に、当該絶縁基板１１Ａの一面側の周辺部に各第１の電極１１Ｂにそれぞれ対応させて第１の電極１１Ｂの電極間ピツチよりも広い間隔で複数の第２の電極１１Ｃが形成され、これら対応する第１及び第２の電極１１Ｂ、１１Ｃ間が配線ライン１１Ｄを介して電気的に接続されることにより構成されている。
【００３０】
またプリント配線板１２は、例えばガラスエポキシ樹脂からなる絶縁基板１２Ａの一面側にインターポーザ１１の各第２の電極１１Ｃとそれぞれ対応させて第１の電極１２Ｂが形成されると共に、当該絶縁基板１２Ａの他面側に各第１の電極１２Ｂにそれぞれ対応させて第２の電極１２Ｃが形成され、これら第１及び第２の電極１２Ｂ、１２Ｃがスルーホール１２Ｄを介して導通接続されることにより構成されている。
【００３１】
さらにインターポーザ１１の各第２の電極１１Ｃはそれぞれプリント配線板１２の対応する第１の電極１２Ｂと金ワイヤ１４を介して導通接続されると共に、半導体チツプ２、インターポーザ１１及び各金ワイヤ１４がエポキシ樹脂等の封止樹脂材により一体に封止されている。
【００３２】
これによりこの半導体装置１０においては、半導体チツプ２の電極間ピツチよりも広い間隔のプリント配線板１２の第２の電極１２Ｃを外部電極としてマザー基板上に実装することができるようになされている。
【００３３】
以上の構成において、半導体装置１０では、インターポーザ１１の絶縁基板１１Ａが半導体チツプ２と同じシリコンで形成されているため、半導体チツプ２の各電極を形成する際に用いる微細加工技術と同じ微細加工技術を用いてインターポーザ１１の各第１の電極１１Ｂを形成することができる。
【００３４】
従つてこの半導体装置１０では、半導体チツプ２の電極間隔の狭ピツチ化に追随してインターポーザ１１の各第１の電極１１Ｂを狭ピツチで形成することができ、半導体チツプ２の電極間隔の狭ピツチ化に実用上十分に対応することができる。
【００３５】
以上の構成によれば、半導体装置１０においてインターポーザ１１の絶縁基板１１Ａをシリコンを用いて形成するようにしたことにより、半導体チツプ２と同様の微細加工技術を用いてインターポーザ１１に第１の電極１１Ｂを形成することができ、かくして半導体チツプ２の電極間隔の狭ピツチ化に実用上十分に対応し得るインターポーザ１１及び半導体装置１０を実現できる。
【００３６】
（３）第３の実施の形態
図３との対応部分に同一符号を付した図５は第３の実施の形態による半導体装置２０を示すものであり、半導体チツプ２がインターポーザ１１を介して凹型プリント配線板２１の一面側に実装されている。
【００３７】
この場合凹型プリント配線板２１は、図５との対応部分に同一符号を付した図６に示すように、例えばガラスエポキシ樹脂等の絶縁材からなる平板状の第１の絶縁基板２１Ａの一面側に、その中央部に半導体チツプ２よりも一回り程度大きい開口部２２が設けられた平板状の第２の絶縁基板２１Ｂが貼り付けられることにより構成されている。
【００３８】
また第２の絶縁基板２１Ｂの一面側には、インターポーザ１１の各第２の電極１１Ｃとそれぞれ対応させてこれらインターポーザ１１の各第２の電極１１Ｃと同じ位置関係で複数の第１の電極２１Ｃが形成されると共に、第１の絶縁基板２１Ａの他面側には各第１の電極２１Ｃとそれぞれ対応させて複数の第２の電極２１Ｄが形成され、これら第１及び第２の電極２１Ｃ、２１Ｄが第１及び第２の絶縁基板２１Ａ、２１Ｂを一体に貫通するように設けられたスルーホール２１Ｅを介して導通接続されている。
【００３９】
そしてインターポーザ１１は、この凹型プリント配線板２１上に、各第２の電極１１Ｃがそれぞれ凹型プリント配線板２１の対応する第１の電極２１Ｃとバンプ２３を介して導通接続されるようにして実装されている。
【００４０】
これによりこの半導体装置２０においては、半導体チツプ２の電極間ピツチよりも広い間隔の凹型プリント配線板２１の各第２の電極２１Ｄをそれぞれ外部電極としてマザー基板上に実装することができるようになされている。
【００４１】
以上の構成において、半導体装置２０では、インターポーザ１１の絶縁基板１１Ａが半導体チツプ２と同じシリコンで形成されているため、半導体チツプ２の各電極を形成する際に用いる微細加工技術と同じ微細加工技術を用いてインターポーザ１１の各第１の電極１１Ｂを形成することができる。
【００４２】
従つてこの半導体装置２０では、半導体チツプ２の電極間隔の狭ピツチ化に追随してインターポーザ１１の各第１の電極１１Ｂを狭ピツチで形成することができ、半導体チツプ２の電極間隔の狭ピツチ化に実用上十分に対応することができる。
【００４３】
以上の構成によれば、半導体装置２０においてインターポーザ１１の絶縁基板１１Ａをシリコンを用いて形成するようにしたことにより、半導体チツプ２と同様の微細加工技術を用いてインターポーザ１１に第１の電極１１Ｂを形成することができ、かくして半導体チツプ２の電極間隔の狭ピツチ化に実用上十分に対応し得るインターポーザ１１及び半導体装置２０を実現できる。
【００４４】
（４）他の実施の形態
なお上述の第１〜第３の実施の形態においては、インターポーザ３、１１の対応する第１及び第２の電極３Ｂ、１１Ｂ、及び３Ｃ、１１Ｃの間を導通接続する導通接続手段として配線ライン３Ｄ、１１Ｄとスルーホール３Ｅとを用いるようにした場合について述べたが、本発明はこれに限らず、インターポーザ３、１１の外周を沿つて第１の電極３Ｂ、１１Ｂから第２の電極３Ｃ、１１Ｃに到る配線ライン３Ｄにより導通接続手段を形成するようにしても良く、要は、インターポーザ３、１１の対応する第１及び第２の電極３Ｂ、１１Ｂ及び３Ｃ、１１Ｃ間を導通接続することができるのであれば導通接続手段の構成としてはこの他種々の構成を適用できる。
【００４５】
また上述の第１及び第２の実施の形態においては、半導体チツプ２及びインターポーザ３、１１を一体に封止する封止樹脂材４、１３としてエポキシ樹脂材を使用するようにした場合について述べたが、本発明はこれに限らず、他の種々の絶縁材を使用するようにしても良い。
【００４６】
さらに上述の第２の実施の形態においては、インターポーザ１１の各第２の電極１１Ｃとプリント配線板１２の対応する第１の電極１２Ｂとの間の導通をそれぞれ金ワイヤ１４を用いてとるようにした場合について述べたが、本発明はこれに限らず、他の種々の方法を用いてインターポーザ１１の各第２の電極１１Ｃとプリント配線板１２の対応する第１の電極１２Ｂとの間の導通をとるようにしても良い。
【００４７】
さらに上述の第３の実施の形態においては、凹型プリント配線板２１を図６のように形成された第１及び第２の絶縁基板２１Ａ、２１Ｂを貼り付けることにより形成するようにした場合について述べたが、本発明はこれに限らず、ビルドアツプ法等この他種々の方法を用いて凹型プリント配線板２１を形成するようにしても良い。
【００４８】
さらに上述の第１〜第３の実施の形態においては、マザー基板の電極に対応する外部電極としてインターポーザ３の第２の電極３Ｃ、プリント配線板１２の第２の電極１２Ｃ及び凹型プリント配線板２１の第２の電極２１Ｄをそれぞれ各電極３Ｃ、１２Ｃ、２１Ｄが形成された絶縁基板３Ａ、１２Ａ、２１Ａ上の周辺部に再配列するようにした場合について述べたが、本発明はこれに限らず、例えばこれら各外部電極３Ｃ、１２Ｃ、２１Ｄから新たな配線ラインを引き回して当該各絶縁基板３Ａ、１２Ａ、２１Ａ上の全面にアレイ状に再配列するようにしても良い。またプリント配線板１２の絶縁基板１２Ａ及び凹型プリント配線板２１の第１の絶縁基板２１Ａを多層積層し、その中の何層かを用いて再配列しても良い。
【００４９】
さらに上述の第１〜第３の実施の形態においては、インターポーザ３、１１の各第２の電極３Ｃ、１１Ｃはそれぞれ対応する各第１の電極３Ｂ、１１Ｂの電極間ピツチを広くするようにした場合について述べたが、本発明はこれに限らず、要は、半導体チツプ２の電極配列を所望状態に再配列するようにインターポーザ３、１１に第２の電極３Ｃ、１１Ｃを形成すれば良い。
【００５０】
さらに上述の第２及び第３の実施の形態においては、プリント配線板１２の絶縁基板１２Ａ及び凹型プリント配線板２１の絶縁基板２１Ａ、２１Ｂを、ガラスエポキシ樹脂を用いて形成するようにした場合について述べたが、本発明はこれに限らず、他の種々の絶縁材を用いて形成するようにしても良い。
【００５１】
さらに上述の第２及び第３の実施の形態においては、インターポーザ１１の各第２の電極１１Ｃに対応するプリント配線板１２及び凹型プリント配線板２１の第１の電極１２Ｂ、２１Ｃと各第２の電極１２Ｃ、２１Ｄとをスルーホール１２Ｄ、２１Ｅを介して導通接続するようにした場合について述べたが、本発明はこれに限らず、例えばプリント配線板１２及び凹型プリント配線板２１の外周を沿つて各第１の電極１２Ｂ、２１Ｃから各第２の電極１２Ｃ、２１Ｄにそれぞれ配線ラインを引き回して導通接続するようにしても良い。
【００５２】
さらに上述の第１〜第３の実施の形態においては、インターポーザ３、１１の絶縁基板３Ａ、１１Ａを半導体チツプ２の基板と同じシリコンを用いて形成するようにした場合について述べたが、本発明はこれに限らず、要は、インターポーザ３、１１の絶縁基板３Ａ、１１Ａを、例えば半導体チツプ２の基板と同じ又はほぼ同じ組成の材料を用いるなど半導体チツプ２の各電極を形成する際に用いる加工技術と同じ加工技術を用いて各第１の電極３Ｂ、１１Ｂを形成することができる材料を用いて形成するのであれば、当該絶縁基板の組成としてはこの他種々の組成を広く適用できる。
【００５３】
【発明の効果】
上述のように本発明によれば、一面側に複数の電極が形成された半導体チツプと、シリコンからなる絶縁基板の一面側に、半導体チツプの各電極と同じ位置関係で複数の第１の電極が形成されると共に、当該各第１の電極にそれぞれ対応させて複数の第２の電極が形成され、対応する各第１の電極及び各第２の電極同士が第１の導通接続手段により導通接続されてなる変換基板と、凹型の絶縁基板の開口部が設けられた一面側に、変換基板の各第２の電極と同じ位置関係で複数の第３の電極が形成されると共に、凹型の絶縁基板の他面側に各第３の電極にそれぞれ対応させて複数の第４の電極が形成され、対応する各第３の電極及び各第４の電極同士が第２の導通接続手段により導通接続されてなる凹型プリント配線板とを設けるようにして、各電極を対応する各第１の電極と導通接続するようにして変換基板の一面に半導体チツプを実装し、各第２の電極を対応する各第３の電極と導通接続するようにして凹型プリント配線板の一面に変換基板を実装するようにしたことにより、半導体チツプの各電極と同じピツチで変換基板に各第１の電極を形成することができ、かくして半導体チツプの電極間隔の狭ピツチ化に実用上十分に対応し得る半導体装置を実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置の構成を示す断面図である。
【図２】第１の実施の形態によるインターポーザの構成を示す平面図である。
【図３】第２の実施の形態による半導体装置の構成を示す断面図である。
【図４】第２及び第３の実施の形態によるインターポーザの構成を示す平面図である。
【図５】第３の実施の形態による半導体装置の構成を示す断面図である。
【図６】凹型プリント配線板の形成方法の説明に供する斜視図である。
【符号の説明】
１、１０、２０……半導体装置、２……半導体チツプ、２Ａ、２３……バンプ、３、１１……インターポーザ、３Ａ、１１Ａ……絶縁基板、３Ｂ、３Ｃ、１１Ｂ、１１Ｃ、１２Ｂ、１２Ｃ、２１Ｃ、２１Ｄ……電極、３Ｅ、１２Ｄ、２１Ｅ……スルーホール、３Ｄ、１１Ｄ……配線ライン、４、１３……封止樹脂材、１２、２１Ａ、２１Ｂ……プリント配線板、１４……金ワイヤ、２１……凹型プリント配線板、２２……開口部。
【図１】
0003867875.tif 000002
【図２】
0003867875.tif 000003
【図３】
0003867875.tif 000004
【図４】
0003867875.tif 000005
【図５】
0003867875.tif 000006
【図６】
0003867875.tif 000007