(57)【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成された走査信号ライン、前記走査信号ラインに接続されたゲート電極、前記走査信号ライン並びに前記ゲート電極と離間し且つ前記走査信号ラインに沿うように形成された補助容量ラインと、前記走査信号ライン上と前記ゲート電極上と前記補助容量ライン上とを含む前記基板上に形成されたゲート絶縁膜と、前記ゲート電極の上方における前記ゲート絶縁膜上に形成された半導体層と前記半導体層に接続されたソース電極並びにドレイン電極と、前記ソース電極並びに前記ドレイン電極上を含む前記ゲート絶縁膜上に形成されたオーバーコート膜に設けられたコンタクトホールを介して前記ソース電極に接続された画素電極とを備え、
前記ソース電極は前記半導体層の外側へ延出されるとともに前記延出された外側において前記ゲート絶縁膜を挟んで前記補助容量ラインと重ね合わされることにより前記補助容量ラインとの間で補助容量部を形成し、
前記ソース電極が前記延出された外側において備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺は、前記画素電極が備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺並びに前記補助容量ラインの前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺の何れよりも前記走査信号ラインに近接した位置に配置され、
前記ソース電極が前記延出された外側において備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインから最も離間した一辺は、前記補助容量ラインの前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインから最も離間した一辺よりも前記走査信号ラインから離間した位置に配置されていることを特徴とするアクティブマトリックス型液晶パネル。
【請求項２】
請求項１に記載の発明において、前記補助容量ラインは、最大アライメントずれに対して、前記ソース電極の内側となるように形成されていることを特徴とするアクティブマトリクス型液晶表示パネル。
【請求項３】
請求項１に記載の発明において、前記ソース電極に遮光膜としての機能を持たせたことを特徴とするアクティブマトリクス型液晶表示パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はアクティブマトリクス型液晶表示パネルに関する。
【０００２】
【従来の技術】
図３は従来のアクティブマトリクス型液晶表示パネルの一例の一部の透過平面図を示し、図４はそのＸ−Ｘ線に沿う断面図を示したものである。この液晶表示パネルはガラス基板１を備えている。ガラス基板１の上面側には走査信号ライン２とデータ信号ライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４および画素電極５が設けられ、さらに走査信号ライン２と平行して補助容量ライン６が設けられている。
【０００３】
すなわち、ガラス基板１の上面の所定の箇所にはゲート電極７を含む走査信号ライン２が設けられ、他の所定の箇所には補助容量ライン６が設けられ、その上面全体には窒化シリコン等からなるゲート絶縁膜８が設けられている。ゲート電極７上におけるゲート絶縁膜８の上面には真性アモルファスシリコンからなる半導体薄膜９が設けられている。半導体薄膜９の上面の中央部には窒化シリコン等からなるチャネル保護膜１０が設けられている。半導体薄膜９およびチャネル保護膜１０の上面の両側にはｎ型アモルファスシリコンからなるオーミックコンタクト層１１、１２が設けられている。
【０００４】
一方のオーミックコンタクト層１１の上面およびゲート絶縁膜８の上面の所定の箇所にはドレイン電極１３を含むデータ信号ライン３が設けられている。他方のオーミックコンタクト層１２の上面およびゲート絶縁膜８の上面の他の所定の箇所にはソース電極１４が設けられている。その上面全体には窒化シリコン等からなるオーバーコート膜１５が設けられている。オーバーコート膜１５の上面の所定の箇所にはＩＴＯ等からなる画素電極５が設けられている。画素電極５は、オーバーコート膜１５に設けられたコンタクトホール１６を介してソース電極１４に接続されている。上記のような、断面構造を有する液晶表示パネルでは、画素電極５を構成するＩＴＯが薄膜トランジスタ４のトップ側に位置しているため、ＴＯＰ−ＩＴＯ構造といわれることがある。
【０００５】
ところで、ソース電極１４は平面ほぼＬ字状であり、この平面ほぼＬ字状のうち図３において左右方向に延びる部分（以下、補助容量形成領域という。）１４ａは補助容量ライン６と重ね合わされ、この重ね合わされた部分によって補助容量部が形成されている。つまり、画素電極がゲート絶縁膜上に形成される通常の液晶表示パネルにおいては、補助容量部が補助容量ラインと画素電極の重なり部分で形成されるに対し、ＴＯＰ―ＩＴＯ構造では、ソース電極１４と補助容量ライン６との重なり部分によって形成されるのであり、このため、ソース電極１４は補助容量ライン６に沿って帯状に延出されるのである。
【０００６】
この場合、補助容量形成領域１４ａの幅Ｄ１は補助容量ライン６の幅Ｄ２よりも小さくなっており、補助容量形成領域１４ａは補助容量ライン６の幅内に配置されている。これは、ソース電極１４を形成する工程と補助容量ライン６を形成する工程とが別々であるので、図３において上下方向の位置ずれが生じても、補助容量形成領域１４ａの補助容量ライン６に重なる面積が変化しないようにして補助容量の均一化を図るためである。また、画素電極５の図３における上辺は補助容量ライン６の図３における上端と走査信号ライン２の図３における下端との間に配置されている。そして、この場合、補助容量ライン６は遮光膜としての機能をも有し、その図３における下端よりも下側が実質的な画素部となっている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のこのような液晶表示パネルでは、図３に示すように、補助容量ライン６を補助容量形成領域１４ａの幅よりも太くされ、補助容量ライン６の上端が走査信号ライン２の下端に近接しているため、ゲート・画素間カップリング容量Ｃｇｓが増大し表示品位が低下するという問題があった。
この発明の課題は、画素電極と走査信号ラインとの間のカップリング容量を低減することである。
【０００８】
【課題を解決するための手段】
この発明のアクティブマトリックス型液晶パネルは、基板と、前記基板上に形成された走査信号ライン、前記走査信号ラインに接続されたゲート電極、前記走査信号ライン並びに前記ゲート電極と離間し且つ前記走査信号ラインに沿うように形成された補助容量ラインと、前記走査信号ライン上と前記ゲート電極上と前記補助容量ライン上とを含む前記基板上に形成されたゲート絶縁膜と、前記ゲート電極の上方における前記ゲート絶縁膜上に形成された半導体層と前記半導体層に接続されたソース電極並びにドレイン電極と、前記ソース電極並びに前記ドレイン電極上を含む前記ゲート絶縁膜上に形成されたオーバーコート膜に設けられたコンタクトホールを介して前記ソース電極に接続された画素電極とを備え、前記ソース電極は前記半導体層の外側へ延出されるとともに前記延出された外側において前記ゲート絶縁膜を挟んで前記補助容量ラインと重ね合わされることにより前記補助容量ラインとの間で補助容量部を形成し、前記ソース電極が前記延出された外側において備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺は、前記画素電極が備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺並びに前記補助容量ラインの前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺の何れよりも前記走査信号ラインに近接した位置に配置され、前記ソース電極が前記延出された外側において備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインから最も離間した一辺は、前記補助容量ラインの前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインから最も離間した一辺よりも前記走査信号ラインから離間した位置に配置されている。この発明によれば、ソース電極が延出された外側において備える走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺は、画素電極が備える走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺並びに補助容量ラインの走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺の何れよりも走査信号ラインに近接した位置に配置しているので、補助容量ラインのうち画素電極の走査信号ラインに最も近接した一辺と走査信号ラインとの間に配置された補助容量形成領域によるシールド効果により、画素電極と走査信号ラインとの間のカップリング容量を低減することが可能となる。
【０００９】
【発明の実施の形態】
図１はこの発明の一実施形態におけるアクティブマトリクス型液晶表示パネルの要部の透過平面図を示し、図２はそのＸ−Ｘ線に沿う断面図を示したものである。これらの図において、図３および図４と同一名称部分には同一の符号を付し、その説明を適宜省略する。
【００１０】
この実施形態の液晶表示パネルにおいて、補助容量ライン６の幅Ｄ４は補助容量形成領域１４ａの幅Ｄ３よりも小さく形成されている。この場合、補助容量ライン６の幅Ｄ４は、補助容量ライン６とソース電極１４を形成する際、マスクの最大アライメントずれに対しても補助容量形成領域１４ａの幅Ｄ３の外側に位置しない寸法に設定され、これにより、アライメントずれによる画素の補助容量に変化が生じないものとされている。
【００１１】
また、この構造では、補助容量がソース電極１４と補助容量ライン６との重なり部分によって形成されるため、画素電極１４は、補助容量ライン６との重なり面積を考慮することなく、ソース電極１４に接続されさえすればよいので、その上端側の一辺がソース電極１４の補助容量形成領域１４ａの上端よりも走査信号ライン２から離間した位置となるように形成されている。
【００１２】
このように、本発明においては、補助容量ライン６の上端が走査信号ライン２の下端から大きく離間されており、また、画素電極５の上端側の一辺が、ソース電極１４の補助容量形成領域１４ａの上端よりも走査信号ライン２から離間する位置に形成されており、補助容量形成領域１４ａによるシールド効果が作用するので、ゲート・画素間カップリング容量Ｃｇｓを小さくすることができる。
【００１３】
ところで、図１に示す補助容量ライン６の幅Ｄ４を図３に示す補助容量形成領域１４ａの幅Ｄ１と同じとすると、補助容量部の容量を図３に示す場合とほぼ同じとすることができる。また、この場合、補助容量ライン６を補助容量形成領域１４ａの幅内に配置しているので、補助容量形成領域１４ａに遮光膜としての機能を持たせると、その図１における下辺よりも下側が実質的な画素部となり、図３に示す従来の場合とほぼ同じ開口率を得ることができる。
【００１４】
【発明の効果】
以上説明したように、この発明によれば、ソース電極が延出された外側において備える走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺は、画素電極が備える走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺並びに補助容量ラインの走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺の何れよりも走査信号ラインに近接した位置に配置しているので、補助容量ラインのうち画素電極の走査信号ラインに最も近接した一辺と走査信号ラインとの間に配置された補助容量形成領域によるシールド効果により、画素電極と走査信号ラインとの間のカップリング容量を低減することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における液晶表示パネルの要部の透過平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】従来の液晶表示パネルの一例の一部の透過平面図。
【図４】図３のＸ−Ｘ線に沿う断面図。
【符号の説明】
１  ガラス基板
２  走査信号ライン
３  データ信号ライン
４  薄膜トランジスタ
５  画素電極
６  補助容量ライン
１４  ソース電極
１４ａ  補助容量形成領域
【図１】
0003867191.tif 000002
【図２】
0003867191.tif 000003
【図３】
0003867191.tif 000004
【図４】
0003867191.tif 000005