(57)【特許請求の範囲】
【請求項１】
ＮＭＲ調査に使用するための高周波磁場パルスを生成する高周波磁場パルス発生器であって、
１）１対の入力端子間に並列に接続され、各々が２つの直列接続されたソリッドステートスイッチからなる２つの辺と、
２）上記各対の直列接続されたソリッドステートスイッチの間にそれぞれ限定され、交流高周波信号に応答して磁場パルスを出力端子に送信するようになっている送信器コイルと、
３）上記入力端子の一方、または両方に接続されている電源と、
４）上記各辺内のスイッチを使用中の所要無線周波数で交互に動作させることによって電源を上記送信器コイルにまたがって交互の極性で接続して交流高周波信号を上記出力端子に生成させる制御手段と、
５）能動リングダウン回路とを備え、
上記能動リングダウン回路は、１またはそれ以上のスイッチを介して上記送信器コイルに接続されている１またはそれ以上のダンピング抵抗と、磁気パルスの後に上記１またはそれ以上のスイッチを閉じさせる制御手段とを備え、それによって上記１またはそれ以上のダンピング抵抗は上記送信器コイルを含む電流ループの一部を形成し、上記送信器コイル内のリングダウンを制御するようにエネルギを消散させるようになっていることを特徴とする高周波磁場パルス発生器。
【請求項２】
上記各ソリッドステートスイッチは、電力ＭＯＳＦＥＴスイッチングトランジスタからなる請求項１に記載の発生器。
【請求項３】
上記各スイッチは、並列の複数のソリッドステートスイッチからなる請求項１または２に記載の発生器。
【請求項４】
上記制御手段は、互いに180°の相差を有する２つの制御信号を入力し、上記各辺内のスイッチのゲートを駆動するようになっているゲート駆動回路からなる先行請求項の何れかに記載の発生器。
【請求項５】
上記送信器コイルは、上記送信器コイルと並列の、または直列のキャパシタンスを含む共振回路の一部である先行請求項の何れかに記載の発生器。
【請求項６】
上記キャパシタンスは各々がスイッチを有する複数の並列キャパシタからなり、上記制御手段は上記キャパシタスイッチを制御して上記共振回路の共振周波数を調査中のサンプルの所望のラーモア周波数に調整するようにようになっている請求項５に記載の発生器。
【請求項７】
上記電源は、電力蓄積キャパシタを備えている先行請求項の何れかに記載の発生器。
【請求項８】
上記共振回路は、上記出力端子間に上記送信器コイルと直列に接続されているキャパシタンスを備えている請求項５に記載の発生器。
【請求項９】
請求項１乃至８の何れかによる発生器を備えていることを特徴とするダウンホール井戸ロギングプローブ。
【請求項１０】
請求項１乃至８の何れかによる発生器を動作させる方法であって、あるパルス中にソリッドステートスイッチの各対のスイッチを動作させる段階と、上記パルスの終わりに４つの全てのスイッチを開かせ、それによって送信器コイル内のリングダウンを制御する段階とを備えていることを特徴とする方法。
【発明の詳細な説明】
本発明は磁場パルス発生器に関し、詳しく述べれば、核磁気共鳴（ＮＭＲ）調査に使用する高周波パルスの生成に関する。本発明は特に、ダウンホール油井ロギング応用に使用する、このような発生器を提供することに関する。
普通のＮＭＲパルス信号増幅器は、線形Ａ／Ｂ級増幅器（典型的には真空管増幅器）を使用している。
本発明によれば、ＮＭＲ調査に使用する高周波磁場パルスを生成するための高周波磁場パルス発生器が提供され、本発生器は、
１）１対の入力端子の間に並列に接続され、それぞれが２つの直列接続されたソリッドステートスイッチからなる２つの辺と、
２）直列接続されたソリッドステートスイッチの各対間にそれぞれ限定されている出力端子の間に接続され、交流高周波信号に応答して磁場パルスを出力端子に送信するようになっている送信器コイルと、
３）入力端子の一方、または両方に接続されている電源と、そして
４）各辺内の関連スイッチを使用中の所要無線周波数で交互に動作させることによって電源を送信器コイルにまたがって交互の極性で接続し、出力端子に交流高周波信号を生成させる制御手段と、
を備えている。
本発明によるスイッチの構成は、「Ｈブリッジ」として知られるものである。典型的には、ソリッドステートスイッチはＤ／Ｅ級増幅器を構成している。この構成は、信頼性が高く（ソリッドステートスイッチに加わる電圧応力が低い）、必要なキャパシタの数が最小である（キャパシタは製造することが困難であり、また150℃程度の動作温度では信頼性に欠けることがあり得る）ことから、ＮＭＲ調査（特に、ダウンホール井戸ロギングデバイス）に使用するのに適していることが知られている。
この設計は、Ａ／Ｂ級増幅器を使用する従来設計よりも高い効率を呈する（即ち、増幅器成分内の電力損失が低い）。またこの設計は、極めて簡単（数個の成分）であり、サイズが小さく、頑丈であり、そして信頼性が高い（部分的に、ソリッドステートデバイスを使用したことによる）。
典型的には、ソリッドステートスイッチはＨＥＸＦＥＴのようなＭＯＳＦＥＴ電力スイッチングトランジスタである。これらは、ダウンホールＮＭＲ応用の電力及びスイッチング要求に適していることが知られている。更に、ＭＯＳＦＥＴは、電流定格は低下するにしても、150℃程度の動作温度に耐えることができる。
スイッチは、各々が単一のソリッドステートスイッチからなっていても、または各々が並列に接続された複数のソリッドステートスイッチからなっていてもよい。
典型的には、制御手段は、互いに180°の相差を有し、Ｈブリッジ内の対角対のスイッチのゲートを駆動する２つの制御信号を生成するようになっている回路からなる。典型的には、制御回路は、高周波信号発生器によって制御される別のＨブリッジからなる。
典型的には、送信器コイルは、コイルと並列に、または直列に接続されたキャパシタンス（典型的にはキャパシタ）を含む共振回路の一部である。
共振回路は、送信器コイルと直列接続されたキャパシタからなることが好ましい。（共振するとインピーダンスが高くなる並列同調回路ではなく）共振するとインピーダンスが低くなる直列同調回路を使用することによって、回路内の全てのノードは局部供給電圧（典型的には直流250Ｖ）に、またそれ以下に維持される。但し、送信器コイル（ＬT）とキャパシタンス（ＣT）との間の接続は同調回路の質係数Ｑ（＝ωＬT／ＲT）に依存して５ｋＶを超えることがある。典型的にこれは恒久的な接続であり、キャパシタンスは送信器コイルと共に油入中心区分内に位置決めされる。もしサービス中にＢ0ドリフト及び／またはＣTもしくはＬTのドリフトが原因で共振回路を同調させる必要が生じれば、パルス列の間に特別な同調用キャパシタをスイッチインさせることができる。典型的には、キャパシタスイッチは詳細指定された高電圧、大電流リレーである。
代替として、送信器は共振回路の一部を形成しなくともよい。この場合、もしその特性時定数が駆動周波数の周期よりも遙かに小さければ、同調用キャパシタなしでコイルを直接駆動しただけでも動作する。共振周波数においては、直列同調回路のインピーダンスは抵抗損失（ＲT）の値を減少させ、リアクティブ成分（ωＬT及びωＣT）は消滅する。もし同調用キャパシタを省略すれば、送信器から見たインピーダンスはコイルの誘導性リアクタンス（ωＬT）が支配的になる。抵抗とリアクタンスの比（ＲT／ωＬT）が、コイルの特性時定数（τ：これは質係数Ｑの逆数である）を限定する。もしこれがオン時間（即ち、スイッチング周期の半分）に比して小さければ、電流はオン半サイクル中にＲTによって制限されたその最大値まで上昇し、得られる「方形」形状電流パルスによって誘導される高調波が原因で、スペクトル純度は貧弱で、電力を浪費はするもののシステムは動作する。もしτがオン時間に比して大きければ、駆動電圧が反転するまでに、電流は必要なオン値まで上昇しない。
典型的には、１またはそれ以上のスイッチを介して共振回路に接続された１またはそれ以上のダンピング抵抗、及び磁気パルスの後に１または複数のスイッチを閉じるようになっている制御手段とからなる能動リングダウン回路を付加することによって、共振回路内のリングダウンは最小になる。その結果、この（これらの）ダンピング抵抗は、共振回路を含む電流ループの一部を形成し、共振回路内のリングダウンを制御するようにエネルギを消散させる。
リングダウン回路は単一の抵抗からなっていてもよいが、各々が関連するスイッチを有する２つの抵抗からなることが好ましい。典型的には、スイッチはＭＯＳＦＥＴのようなソリッドステートスイッチである。
典型的には、電源は１またはそれ以上の電力蓄積キャパシタからなる。ダウンホール井戸ロギング応用では、この（これらの）キャパシタは井戸内のプローブと共に位置決めし、地表上の直流電源に接続することが好ましい。
本発明の第２の面によれば、本発明の第１の面による発生器を動作させる方法が提供され、本方法は、あるパルス中に各対のスイッチの１つずつを動作させる段階と、そのパルスの終わりに４つのスイッチを全て開いて共振回路内のリングダウンを制御する段階とを備えている。
本発明のこの第２の面は、あるパルスの後に共振回路内のリングダウンを制御する付加的な方法を提供する。典型的には、スイッチを所定の時間にわたって開いた後に、低電圧リングダウンを制御するように、もし設けられていれば能動リングダウン回路をスイッチインさせる。
以下に添付図面を参照して本発明の幾つかの実施例を説明する。
図１は、本発明によるパルス発生器のブロック線図である。
図２は、図１の構成要素を詳細に示す回路図である。
図３ａ及び３ｂは、あるパルス中のゲート駆動信号Ｇ１及びＧ２の電圧を示すグラフである。
図４は、パルス変成器の出力から導出されたゲート駆動信号の実対を示すグラフである。
図５は、本発明の第２の面によるリングダウン方法を用いない普通のパルス中に送信器コイルを通る電流を示すグラフである。
図６は、パルスの終わりにスイッチは開くが能動ダンピング回路はスイッチインしていない場合に送信器コイルＬTを通る電流を示すグラフである。
図７は、スイッチＱ５及びＱ６に印加される能動リングダウン制御信号を示す図である。
図８は、パルスの終わりに４つのスイッチが開き、能動ダンピング回路がスイッチインした場合に送信器コイルにまたがる電圧を示す図である。
図９は、代替タンク回路のトポロジを示す図である。
図１０は、リングダウン回路がない場合の典型的なパルスを示す図である。
図１１は、リングダウン回路がある場合の図１０と同一の図である。
図１２は、図１０のパルスの終わり（リングダウン無し）をより詳細に示す図である。
図１３は、図１１のパルスの終わり（リングダウン有り）をより詳細に示す図である。
図１４は、図１０のパルスの終わり（リングダウン無し）を更に詳細に示す図である。
図１５は、図１１のパルスの終わり（リングダウン有り）を更に詳細に示す図である。
図１６は、初期リングダウン相中の瞬時電流経路を示す図である。
図１７は、能動ダンピングを行わない場合の最終リングダウン相中の瞬時電流経路を示す図である。
図１８は、能動ダンピング中の瞬時電流経路を示す図である。
図１を参照する。地表の直流電源１はケーブル２（井戸穴の長さに沿って通っている）を介して、エネルギ蓄積デバイス３を組み込んだプローブ８へ接続されている。エネルギ蓄積デバイス３は増幅器４に接続され、増幅器４は制御回路７の制御の下にパルス化された交流高周波信号５をタンク回路６に供給する。タンク回路６は、プローブ８を取り囲む環境のＮＭＲ調査に使用される高周波磁気信号９を送信する。
図２に発生器をより詳細に示す。地表電源１は直流電力電圧＋Ｖs及び−Ｖsを、ケーブル２を介してエネルギ蓄積キャパシタ１４へ供給する。典型的には、Ｖsは500Ｗの電力で250乃至500Ｖ（即ち、電圧差は500−1000Ｖ）の範囲である。電圧は、部分的に、電力蓄積キャパシタ１４の設計及びＭＯＳＦＥＴの電圧能力によって決定される。図示のように、ケーブル２は、関連ケーブル抵抗（抵抗１０、１１、１１’）及びインダクタンス（インダクタンス１２、１３）を有している。ケーブル２は、２本の準平衡ケーブルからなっている。250Ｊの絶対最小蓄積エネルギをキャパシタ１４内に蓄積する必要がある。キャパシタ１４は単一のキャパシタとして図示してあるが、典型的いは必要とされる大きい容量を得るために並列キャパシタのバンクによって実現されている。エネルギ蓄積モジュール３のためにモジュラ構造が採用され、各ユニットは、発生器に特別なモジュールを取付けた時に調整された合計蓄積エネルギが、使用されるパルスシーケンスに、及び井戸ロギングツール環境に合わせることができるように250Ｊを蓄積できるキャパシタ１４からなっている。
地表から使用可能な平均電力は500Ｗに制限されており、これは約10ｋＷの必要ピークパルス電力よりも小さいから、エネルギ蓄積デバイス３が必要なのである。キャパシタ１４は、最長パルススピン・エコーシーケンス、及び最長受容シーケンス間再充電時間の双子の制約に合致するように十分なエネルギを蓄積するサイズである。第２の制約は、通常は、蓄積されたエネルギが第１の制約を満足するのに必要なエネルギの２乃至５倍であることを意味する。従って、必要なエネルギが250Ｊであり、電圧範囲が直流500−1000Ｖである場合には、必要なキャパシタンスは500−2000μＦの範囲内にある。エネルギ蓄積デバイス３は、関連コネクタインダクタンス１６を有するコネクタ１５、及びストッピングダイオード１６’を介して増幅器４と、増幅器の局部接地参照１７とに接続されている。送信器増幅器の局部接地参照１７は、地表接地に対して負に数百Ｖ浮かせることができる。
増幅器４は、４つのＨＥＸＦＥＴモジュール（International Rectifier“HEXFETs”）２０−２３からなるＨブリッジ共振変換器として構成されている。ＨＥＸＦＥＴモジュール２０−２３は、IRFK6H450、IRFK6H350または類似のモジュールであることができる。代替として、ＨＥＸＦＥＴモジュールは、HEXFET IIIデバイスのようなより小型のデバイスを多数並列接続したものに置換することができる。エネルギ蓄積コネクタ１５は、Ｈブリッジ入力端子１８に接続されている。他の電力入力端子１９は、増幅器接地１７に接続されている。タンク回路６は、出力端子２４、２５の間に接続されている（即ち、タンク回路６は「Ｈ」の中央バーにまたがって接続されている）。
ＨＥＸＦＥＴスイッチ２０−２３は、大電流ドライバ回路７（図２には図示してないが、それ自体は小型のＨＥＸＦＥＴデバイスのＨブリッジである）から、パルス変成器（制御ゲートの対２７、２８及び２６、２９への入力である信号Ｇ１及びＧ２を発生する）を介して駆動される。ドライバ回路７は、100μｓより短い時間内にＦＥＴ２０−２３をターンオンさせるように、十分な電流スルーレートを有していなければならない。ダイオード対３０−３７は、ＦＥＴのそれ自体の（低速の）ダイオード（図示してない）を分離するデュアル高速回復ダイオードモジュールであり、迅速なスイッチオフを保証する。
単一の40μｓパルス中のゲート信号Ｇ１及びＧ２を、それぞれ図３ａ及び３ｂに示す。図示のように、信号Ｇ１及びＧ２は互いに180°の位相差を有している。その結果、Ｇ２によって駆動される対２０、２３、及びＧ１によって駆動される対２１、２２は交互にスイッチオンされ、出力端子２４、２５には交流電圧が供給されるようになる。
図示のために図３の水平スケールは十分に大きくないので分かり難いが、ドライバ回路７は、ある辺（スイッチの各対２０、２１及び２２、２３がＨブリッジの「辺」を構成している場合）内の両ＦＥＴが同時にスイッチオンしないように保護するために、ゲート信号ＧｌとＧ２との間に不動作時間が存在するようにしている。電流感知制御回路も組み込まれている（図示してない）。
上側のＦＥＴ２０、２２への信号は、回路接地に対して浮かせなければならない。従って、ゲートパルスはゲート駆動回路からパルス変成器を介して結合されている。
供給ラインを局部的に「硬く」して局部蓄積キャパシタから浮遊ケーブルインダクタンスの効果を打ち消すために、バイパスキャパシタ４０が必要である。
図４は、パルス変成器の出力から導出した実ゲート信号を示している。
図２に戻って、共振タンク回路６は送信器コイル４１を備え、コイル４１は直列の同調用キャパシタ４２と共にラーモア周波数に同調する。同調用キャパシタ４２は一連の並列キャパシタ４３−４６として構成されている。通常の動作中には、第１のキャパシタ４３だけが接続される。もしサービス中に、Ｂ0ドリフト及び／またはキャパシタ４３もしくはコイル４１のドリフトが原因で、送信器回路を同調させる必要を生じれば、パルス列の間に特別同調用キャパシタ４４−４６をスイッチインさせることができる。関連スイッチ４７−４９は詳細指定された高電圧、大電流リレーである。
典型的な構成要素の値は以下の通りである。
ダイオード３０−３７：BYT261PIV-600：Ｖrrm＝600Ｖ、Ｉfrm＝800Ａ、デュアル高速回復ダイオードパック、ISOTOPパッケージ。
送信器コイル：Ｌ≒22μＨ、ピーク電圧  最大10ｋＶ、ピーク電流100Ａ、抵抗50：注意深く設計し、リッツ線の使用等によって最小になっている。
キャパシタ４３−４６：150°の能力を有する高電圧、高周波セラミックディスクキャパシタ（典型値：440ｋＨｚから10％の周波数変化に対して、キャパシタ４３：5.9ｎＦ、キャパシタ４４：180ｐＦ、キャパシタ４５：360ｐＦ、キャパシタ４６：710ｐＦ）
スイッチ４７−４９：絶縁10ｋＶ、ピーク電流100Ａ、最小直流及び交流抵抗、既知の浮遊インダクタンス及びキャパシタンス（スイッチング時間は重要ではない）。
抵抗５０は、コイル４１及びキャパシタ４３−４６の直流及び交流抵抗、及びプローブを取り囲む導体内の反射損失からなる合計損失抵抗を表す。Ｈブリッジ４の質係数Ｑは、この損失と導通中のＦＥＴの対内の損失との合計によって決定される。送信器の効率は、パルス中のコイル４１内の損失とＨブリッジ４及びドライバ回路内の損失との比に関係がある。この効率は、温度の増加及びＦＥＴオン抵抗の増加と共に低下する。本発明の増幅器の長所は、パルス間には殆ど電力を消費しないことであり、これは常にヒーター電力として数十ワットを消費する真空管システムと対照的である。
典型的なＮＭＲ調査中、一連の高周波エネルギのパルス（これらのパルスの連は「パルス列」として知られている）が送信器コイル４１によって出力される。図５は単一のパルスを示すものあるが、この図は０乃至40μｓの間に出力端子２４、２５に印加されるパルス中に送信器コイル４１を通る電流を示しており、このパルス中に能動「リングダウン」は使用されていない。即ち、このパルスの終わりに、２つの下側スイッチ２１、２３が閉じ、２つの上側スイッチ２０、２２が開く。更に、リングダウン回路（後述）はスイッチインされていない。この普通のパルスに見られるように、重大な「リングアップ」時間（ほぼ０と40μｓとの間）を経験する。更に、40μｓと60μｓとの間に（そして60μｓの後にも継続するが、図５には示してない）重大な「リングダウン」が示されている。リングアップ及びリングダウンは、共振回路６に不可避の結果である。リングアップ及びリングダウン時間は、回路のＱ係数に関係がある。コイル内の電力損失を減少させるためにはパルス中にＱ係数が高いことが望ましいが、関連するリングアップ及びリングダウン期間はパルスの望ましくない特色である。リングダウンの問題は、以下に述べる２つの方法で制御される。
第１に、パルスが40μｓにおいて終了した後に、スイッチ２０−２３を全て開く。この状態ではタンク回路エネルギは、図１６に示すように、ＦＥＴダイオードの損失の多い経路及びバイパスキャパシタ４０を介して転流し、始めに急速なリングダウンが達成される。エネルギは、消散されるのではなく、バイパスキャパシタ４０内へ有効にポンプバックされる。第１のリングダウン段階からのエネルギをバイパスキャパシタ４０へ戻して蓄積させるために、ダイオード１６’が必要である。その結果としてのパルス形状を図６に示す。図６から明白なように、ほぼ40μｓと50μｓとの間で遙かに迅速なリングダウンが達成されている。しかしながら、回路動作のこのモードは、ＦＥＴダイオードが導通を停止した時に終了する。そこで、図１７に示すように、電流がＦＥＴの浮遊キャパシタンス７０−７３及びバイパスキャパシタ４０を介して転流し、リンギングの周波数を増加させる。このリンギングは数十μｓにわたって継続する。これを図６の50μｓの後に示してある。この残された電流は受信器コイルを再リングさせるのに十分であり、従って、この点において抵抗性ダンピングループを導入するのが最良である。
ダンピング抵抗６０及び６１が、ＭＯＳＦＥＴスイッチ６２、６３を介して出力端子２４、２５と入力端子１９との間に接続されている。
スイッチ６２、６３の動作は、光カップラ６７及び低域通過フィルタ６８を介して入力される制御信号６６からなる制御回路６５によって制御される。即ち、スイッチ６２、６３はパルスの数μｓの後に閉じて、アイテム４１−４２−６３−６１−６０−６２−５０を通る電流ループを完成させる。Ｑを低下させるこの能動的な方法は、パルス中のシステムのＱに影響を与えない。
スイッチ６２、６３に印加される制御信号を図７に示す。図７から明白なように、リングダウン回路はほぼ45μｓ（パルスが終わってから５μｓ後）にスイッチインされる。この時点には、４つのスイッチ２０−２３が開くことによってパルスはかなり減衰しており、図６で先に示したように50μｓと80μｓとの間の高周波数リングダウン相に今将に入ろうとしている。残された蓄積エネルギは抵抗６０、６１内で熱として失われる。抵抗６０、６１の値は、最適リングダウン時間が得られるように（即ち、将にアンダーダンプされるように）選択されている。即ち、
（ＲT＋ＲD1＋ＲD2）／（ＣT2ＬT）＝４
ここに、ＲTは、抵抗値５０であり、
ＲD1は、抵抗６０の抵抗値であり、
ＲD2は、抵抗６１の抵抗値である、
ＣTは、キャパシタ４２のキャパシタンスであり、そして
ＬTは、コイル４１のインダクタンスである。
コイル４１にまたがって得られる電圧を図８に示す。図８から明白なように、急速なリングダウンが達成されており、ほぼ50μｓ以降には観測可能なリンギングは存在しない。能動的にダンプされたリングダウン相中の電流経路を図１８に示してある。
図１１、１３、及び１５は実リングダウン動作のオッシロスコーププロットであり、一方図１０、１２、及び１４は能動リングダウンを使用しない場合のパルスを示している。
図９に、代替タンク回路トポロジを示す。この場合、タンク回路は変成器９０を介してＨブリッジ４（前述したようなブリッジ）に接続されている並列共振回路６’からなっている。
４つの別々のＨＥＸＦＥＴモジュール及びそれらのダイオードは、特注ハイブリッド構造Ｈブリッジソリッドステートブリッジ（即ち、回路は同一であるが、全てソリッドステートシリコンデバイスを大規模モジュール内のセラミックサブストレート上に組立てたもの、これは性能を改善し、サイズを減少させ、そして同調回路への接続を容易にする）と置換することが可能である。
【図１】
0003937099.tif 000002
【図２】
0003937099.tif 000003
【図３ａ】
0003937099.tif 000004
【図３ｂ】
0003937099.tif 000005
【図４】
0003937099.tif 000006
【図５】
0003937099.tif 000007
【図６】
0003937099.tif 000008
【図７】
0003937099.tif 000009
【図８】
0003937099.tif 000010
【図９】
0003937099.tif 000011
【図１０】
0003937099.tif 000012
【図１１】
0003937099.tif 000013
【図１２】
0003937099.tif 000014
【図１３】
0003937099.tif 000015
【図１４】
0003937099.tif 000016
【図１５】
0003937099.tif 000017
【図１６】
0003937099.tif 000018
【図１７】
0003937099.tif 000019
【図１８】
0003937099.tif 000020