(57)【特許請求の範囲】
【請求項１】
ドライバ回路が活動状態のときに正電圧に接続され、ドライバ回路が非活動状態のときに接地に接続される電源接続と、
ドライバ回路入力と、
入力および出力を有する第１のゲートと、
入力および出力を有する第２のゲートと、
第１のゲート入力及び第２のゲート入力はドライバ回路に結合され、
ゲート、ソース、ドレイン、および基板を有し、ゲートが第１のゲート出力に結合された第１のｐチャネル・トランジスタと、
ゲート、ソース、ドレイン、およびソースに接続される基板を有し、ゲートが第２のゲート出力に結合された第１のｎチャネル・トランジスタであって、第１のｐチャネル・トランジスタと第１のｎチャネル・トランジスタが電源接続と接地の間に直列接続される第１のｎチャネル・トランジスタと、
直列接続でのドライバ回路の出力であって、ドライバ回路が活動状態のとき、およびドライバ回路が非活動状態のときに外部回路に接続されるドライバ回路の出力と、
ドライバ回路が非活動状態のときに第１のｎチャネル・トランジスタをオフ状態に維持する手段と、
ドライバ回路が非活動状態のときに第１のｐチャネル・トランジスタのゲートに外部回路での電圧に追従させ、それにより第１のｐチャネル・トランジスタをオフ状態に維持する誘起手段と
ドライバ回路が非活動状態のときに第１のｐチャネル・トランジスタの基板を外部回路の電圧に等しくさせるための手段と、
を含み、
誘起手段が第１のｐチャネル・トランジスタのゲートへの経路を有する少なくとも１つのｐチャネル・トランジスタを含み、
少なくとも１つのｐチャネル・トランジスタが、第１のｐチャネル・トランジスタの基板から電気的に分離されている基板を有する、
ことを特徴とするＣＭＯＳドライバ回路。
【請求項２】
ドライバ回路が活動状態のときに正電圧に接続され、ドライバ回路が非活動状態のときに接地に接続される電源接続を有するＣＭＯＳドライバ回路を動作させる方法であって、
入力および出力を有する第１のゲートと、
入力および出力を有する第２のゲートと、
ゲート、ソース、ドレイン、および基板を有し、ゲートが第１のゲート出力に結合される第１のｐチャネル・トランジスタと、
ゲート、ソース、ドレイン、およびソースに接続される基板を有し、ゲートが第２のゲート出力に結合される第１のｎチャネル・トランジスタであって、第１のｐチャネル・トランジスタと第１のｎチャネル・トランジスタが電源接続と接地の間に直列接続される第１のｎチャネル・トランジスタと、
直列接続でのドライバ回路の出力であって、ドライバ回路が活動状態のとき、およびドライバ回路が非活動状態のときに外部回路に接続されるドライバ回路の出力と
とを有し、
ドライバ回路が非活動状態のときに第１のｎチャネル・トランジスタをオフ状態に維持し、
ドライバ回路が非活動状態のときに第１のｐチャネル・トランジスタのゲートを外部回路での電圧に追従させ、それにより第１のｐチャネル・トランジスタをオフ状態に維持し、
上記追従させる際に、第１のｐチャネル・トランジスタのゲートへの経路を有し、第１のｐチャネル・トランジスタの基板から電気的に分離されている基板を有する、少なくとも１つのｐチャネル・トランジスタを使用し、
ドライバ回路が非活動状態のときに第１のｐチャネル・トランジスタの基板を外部回路の電圧に等しくさせるようにする、
ことを特徴とする方法。
【請求項３】
第１のｐチャネル・トランジスタの基板に外部回路での電圧に実質上等しくさせる手段が、第１のｐチャネル・トランジスタの基板と外部回路での電圧との間に結合され、ドライバ回路が非活動状態のときにオンになる結合トランジスタを含む請求項３に記載のＣＭＯＳドライバ回路。
【請求項４】
第１のｐチャネル・トランジスタのゲートを外部回路での電圧に追従させる手段が、第１のｐチャネル・トランジスタのゲートと外部回路の電圧との間に直接に接続される一対のトランジスタを含む請求項１に記載のＣＭＯＳドライバ回路。
【請求項５】
ドライバ回路が非活動状態のときに第１のｎチャネル・トランジスタをオフ状態に維持する手段が、第１のｎチャネル・トランジスタのゲートと接地との間に結合され、ドライバ回路が非活動状態で、外部回路での電圧が所定のしきい値よりも高いときにオンになるトランジスタを含む請求項１に記載のＣＭＯＳドライバ回路。
【請求項６】
第１のゲートが論理ゲートである請求項１に記載のＣＭＯＳドライバ回路。
【請求項７】
論理ゲートがインバータである請求項６に記載のＣＭＯＳドライバ回路。
【請求項８】
ドライバ回路が活動状態のときに正電圧に接続され、ドライバ回路が非活動状態のときに接地に接続される電源接続と、
入力、出力、およびドライバ回路が非活動状態のときに第１のゲートをディスエーブルにするディスエーブル入力を有し、ディスエーブル入力が第１のゲートのｐチャネル・トランジスタに接続され、第１のゲートのｐチャネル・トランジスタが基板を有する第１のゲートと、
入力および出力を有する第２のゲートと、
ゲート、ソース、ドレイン、および基板を有し、ゲートが第１のゲート出力に結合される第１のｐチャネル・トランジスタであって、第１のｐチャネル・トランジスタの基板が第１のゲートのｐチャネルの基板から電気的に分離されている第１のｐチャネル・トランジスタと、
ゲート、ソース、ドレイン、およびソースに接続される基板を有し、ゲートが第２のゲート出力に結合され、電源接続と接地の間に第１のｐチャネル・トランジスタに直列接続される第１のｎチャネル・トランジスタと、
第１のｐチャネル・トランジスタと第１のｎチャネル・トランジスタとの直列接続でのドライバ回路の出力であって、ドライバ回路が活動状態のとき、およびドライバ回路が非活動状態のときに外部回路に接続されるドライバ回路の出力と、
ドライバ回路が非活動状態のときに第１のｎチャネル・トランジスタをオフ状態に維持する手段と、
ドライバ回路が非活動状態のときに第１のｐチャネル・トランジスタのゲートを外部回路での電圧に追従させ、それにより第１のｐチャネル・トランジスタをオフ状態に維持する手段とを含み、
ドライバ回路が非活動状態のときに第１のゲートのディスエーブル入力にドライバ回路の出力での電圧に実質上等しくさせる手段を有すること特徴とするＣＭＯＳドライバ回路。
【請求項９】
第１のゲートが電源接続と第１のゲートの出力との間に直接に接続される２つのｐチャネル・トランジスタを含み、２つのｐチャネル・トランジスタの第１のトランジスタのゲートが第１のゲートの入力に接続され、かつ２つのｐチャネル・トランジスタの第２のトランジスタのゲートが第１のゲートのディスエーブル入力に結合される請求項８に記載のＣＭＯＳドライバ回路。
【請求項１０】
２つのｐチャネル・トランジスタの第２のトランジスタがソース、ドレイン、およびソースに結合される基板を有する請求項９に記載のＣＭＯＳドライバ回路。
【請求項１１】
第１のゲートのディスエーブル入力にドライバ回路の出力での電圧に実質上等しくさせる手段が、第１のゲートのディスエーブル入力とドライバ回路の出力との間に結合され、電源接続に結合されるゲートを有するｐチャネル・トランジスタを含む請求項９に記載のＣＭＯＳドライバ回路。
【請求項１２】
第１のゲートのディスエーブル入力にドライバ回路の出力の電圧に実質上等しくさせる手段のｐチャネル・トランジスタが、ソース、ドレイン、およびソースに結合される基板を有する請求項１１に記載のＣＭＯＳドライバ回路。
【請求項１３】
ドライバ回路が非活動状態のとき、第１のｐチャネル・トランジスタの基板に、ドライバ回路の出力での電圧に実質上等しくさせる手段をさらに含む請求項８に記載のＣＭＯＳドライバ回路。
【請求項１４】
第１のｐチャネル・トランジスタの基板にドライバ回路の出力での電圧に実質上等しくさせる手段が、第１のｐチャネル・トランジスタの基板とドライバ回路の出力の間に結合され、ドライバ回路が非活動状態のときにオンになる結合トランジスタを含む請求項１３に記載のＣＭＯＳドライバ回路。
【請求項１５】
第１のｐチャネル・トランジスタのゲートをドライバ出力の電圧に追従させる手段が、第１のｐチャネル・トランジスタのゲートとドライバ回路の出力との間に直接に接続される一対のトランジスタを含む請求項１４に記載のＣＭＯＳドライバ回路。
【請求項１６】
ドライバ回路が活動状態のときに正電圧に接続され、ドライバ回路が非活動状態のときに接地に接続される電源接続と、
入力および出力を有する第１のゲートと、
入力および出力を有する第２のゲートと、
ゲート、ソース、ドレイン、および基板を有し、ゲートが第１のゲート出力に結合された第１のｐチャネル・トランジスタと、
ゲート、ソース、ドレイン、およびソースに接続される基板を有し、ゲートが第２のゲート出力に結合され、電源接続と接地の間で第１のｐチャネル・トランジスタと直列接続される第１のｎチャネル・トランジスタと、
第１のｐチャネル・トランジスタと第１のｎチャネル・トランジスタとの直列接続でのドライバ回路の出力であって、ドライバ回路が活動状態のとき、およびドライバ回路が非活動状態のときに外部回路に接続されるドライバ回路の出力と、
ドライバ回路が非活動状態のときに第１のｎチャネル・トランジスタをオフ状態に維持する手段と、
ドライバ回路が非活動状態のときに第１のｐチャネル・トランジスタのゲートにドライバ回路の出力の電圧に追従させ、それにより第１のｐチャネル・トランジスタをオフ状態に維持する手段と、
を含み、
第１のｐチャネル・トランジスタは、第１のｐチャネル・トランジスタのゲートへの経路を有する基板を有する１つまたは複数のｐチャネル・トランジスタを有し、
第１のｐチャネル・トランジスタの基板が第１のｐチャネル・トランジスタのゲートに接続されたｐチャネル・トランジスタの選択したトランジスタの基板から電気的に分離されており、
ドライバ回路が活動状態にあるときに、ドライバ回路の出力の状態に関係なく、第１のｐチャネル・トランジスタの基板が活動的に駆動される、
ことを特徴とするＣＭＯＳドライバ回路。
【請求項１７】
ドライバ回路が非活動状態のときに第１のｐチャネル・トランジスタの基板をドライバ回路の出力の電圧に追従させる手段をさらに含む請求項１６に記載のＣＭＯＳドライバ回路。
【請求項１８】
第１のｐチャネル・トランジスタの基板をドライバ回路の出力での電圧に追従させる手段が、第１のｐチャネル・トランジスタの基板とドライバ回路の出力との間に結合されるトランジスタを含む請求項１７に記載のＣＭＯＳドライバ回路。
【発明の詳細な説明】
発明の背景
本発明は耐障害システムに関し、詳細には予備回路または冗長回路として使用されるＣＭＯＳドライバ回路に関する。従来技術の見られるドライバ回路はＵＳ−Ａ−５１１７１２９とＵＳ−Ａ−５００４９３６から知られる。
高信頼度用途、例えば宇宙船では、低温予備は、予備部品または冗長部品の電源ＶDDが接地ＶSSに接続された状態であり、その部品が必要になるまでバイアスされていない記憶装置中に保持される。温かいまたは熱いスタンドバイ回路を用いることと比較して低温予備モードにある間に電力を使用しないことによる電力節約は低温予備回路の重要な利点である。
低温予備回路出力は、低温予備モードにある間、活動状態の信号またはデータ・バスに接続されたままであり、したがって活動状態の信号に対して高いインピーダンスを与えなければならない。
高データ状態、すなわちＶDDまたはＶCCに駆動するｐチャネル・トランジスタと、かつ低データ状態、すなわちＶSSに駆動するｎチャネル・トランジスタとを有する典型的なＣＭＯＳ出力ドライバの場合、問題が生じる。
第１図に、入力２、インバータ３、ノードＡ、インバータ４、ノードＢ、ｐチャネル・トランジスタＰ１０、ｎチャネル・トランジスタＮ１０、電源接続ＶDD、接地接続ＶSS、および出力５を含む代表的なＣＭＯＳ出力ドライバ１を示す。
第２図に、本特許出願に示されるｐチャネルおよびｎチャネルＭＯＳトランジスタの概略的ピン定義を示す。出力ドライバ１の設計は、パッケージ・ピンへの出力ノード５が活動状態の信号またはバスに接続されたままである場合に部品を低温予備として使用することを妨げる。
第１図で、通常の状況がそうであるように、ＶDDがＶSSに接続されているが、出力ノード５は活動状態の信号またはバスに接続されたままである場合、信号またはバス・ピン上への他の部品からの外部出力ドライバが信号またはバス、すなわち出力ノード５を高に駆動しようとしたときにＰ１０の接合のドレイン（Ｄ）と基板（Ｂ）間は順方向バイアスになる。その基板はＶDDに接続され、ＶDDはＶSSに接続され、その結果ＶSSへの電流経路が生じる。Ｐ１０は、一般にＶSSへの低インピーダンス経路を生じる非常に広いトランジスタである。外部ドライバは、信号またはバス・ピンを高状態に駆動することができず、したがって有効な動作を妨げる。
発明の概要
本発明は、
ドライバ回路が活動状態のときに正電圧に接続され、ドライバ回路が非活動状態のときに接地に接続される電源接続と、
ドライバ回路入力と、
入力および出力を有する第１のインバータと、
入力および出力を有する第２のインバータであって、第１のインバータ入力および第２のインバータ入力がドライバ回路入力に接続される第２のインバータと、
ゲート、ソース、ドレイン、および基板を有し、ゲートが第１のインバータ出力に結合される第１のｐチャネル・トランジスタと、ゲート、ソース、ドライバ、およびソースに接続される基板を有し、ゲートが第２のインバータ出力に結合される第１のｎチャネル・トランジスタであって、第１のｐチャネル・トランジスタと第１のｎチャネル・トランジスタが電源接続と接地の間に直列接続される第１のｎチャネル・トランジスタと、
直列接続でのドライバ回路の出力であって、ドライバ回路が活動状態のとき、およびドライバ回路が非活動状態のときに外部回路に接続されるドライバ回路の出力と、
ドライバ回路が非活動状態のときに第１のｎチャネル・トランジスタをオフ状態に維持する手段と、
ドライバ回路が非活動状態のときに第１のｐチャネル・トランジスタのゲートを外部回路での電圧に追従させ、それにより第１のｐチャネル・トランジスタをオフ状態に維持する手段とを含むＣＭＯＳドライバ回路を与えることによって上記その他の問題を解決する。
【図面の簡単な説明】
第１図は、従来技術による代表的なＣＭＯＳ出力ドライバの概略図である。
第２図は、ｐチャネル・トランジスタおよびｎチャネル・トランジスタのピン定義を示す図である。
第３図は、本発明の原理による出力ドライバ回路の概略図である。
第４図は、第３図の回路の一部の概略図である。
第５図は、本発明の代替実施形態の概略図である。
第６図は、本発明による出力ドライバの概略図である。
［本発明の詳細な説明］
本発明の好ましい実施形態の概略を第３図に示し、全体的に１０で示す。出力ドライバ回路１０は、ｐチャネル・トランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、およびＰ８、およびｎチャネル・トランジスタＮ１、Ｎ２、Ｎ３、Ｎ４、およびＮ５を含む。回路１０はさらにインバータ２０、入力２２および出力２４を含む。さらに回路１０はノードＡ、Ｂ、Ｃ、ＤおよびＥを含む。ＶDDなど電源接続およびＶSSなど接地は従来の記号で示される。
出力ドライバ回路１０は２つの動作モードを有する。第１の動作モードは、ＶDDが電源に接続される正常モード動作と呼ばれるモードである。そのモードでは、部品が活動状態であり、かつ出力ドライバが出力ノードに接続された信号またはバスを入力状態に応じて高または低に駆動しなければならない。第２の動作モードは低温予備と呼ばれる。そこでは、ＶDDがＶSSに接続されるが、出力ノードは他の活動状態の部品によって高または低に駆動される活動状態の信号またはバスに接続されたままである。この条件下で、低温予備部品の出力ノードは、出力ノード上の任意の電圧レベルに対して高インピーダンス状態を示さなければならない。
正常モード動作（ＶDDはドライバ回路１０の電源に接続される）
Ｐ２のゲートはＶDDに接続され、したがって反転領域は形成されず、ＭＯＳ導通機構はオフのままである。Ｐ２のソースおよび基板は、出力ノード２４に接続されるが、Ｐ２がオフであり、そのドレイン（ノードＣ）はＶSSであるので、基板／ドレインｐｎ接合は逆バイアスされたままであり、出力ノード２４はノードＣから分離されたままである。Ｎ２のゲートはＶDDに接続され、したがってＮ２はオンのままである。したがってノードＣはＶSSになり、Ｎ３はオフに保持される。したがって、Ｐ２、Ｎ２およびＮ３は正常モードで出力ドライバ動作に影響を及ぼさない。これらのトランジスタはＰ４およびＰ７の動作に影響を及ぼすが、以下で説明するように、Ｐ４およびＰ７は出力ドライバ動作に影響を及ぼさず、したがって上述したことは有効なままである。
Ｐ３のゲートおよびＰ６のゲートはＶDDであり、これらのＭＯＳトランジスタをオフに保持する。基板、Ｐ３ドレインおよびＰ６ソースは互いに接続される。Ｐ３およびＰ６はその場合第４図に示される背中合わせのダイオードと等価である。出力ノード２４およびノードＡ電圧の任意の組合せに対して、逆バイアスされたｐｎ接合があり、出力ノード２４はノードＡから分離されたままである。したがって、Ｐ３およびＰ６は正常モードで出力ドライバ動作に影響を及ぼさない。
Ｎ５のゲートはＶDDに接続され、したがってオンのままである。Ｐ４のゲートはノードＣに接続され、ノードＣはＶSSに保持され、したがってそのソースおよび基板が高の場合オンになる。Ｐ４のソースはＶDDであり、基板はドレインに接続される。ソース／基板ｐｎ接合は順方向バイアスされたままであり、したがって基板はＶDD−ダイオード順方向バイアス電圧降下（Ｖfd）になる。Ｖfdは約０．７ボルトである。基板がＶDD−Ｖfdの場合、Ｐ４は正常に動作し、したがってオンのままであり、ノードＤおよびＰ４の基板がＶDDに駆動される。Ｐ４およびＮ５がどちらも連続的にオンの場合、Ｐ５およびＮ４はインバータの働きをする。
Ｐ１の基板はＰ７およびＰ８に接続される。Ｐ７のゲートはノードＣに接続され、ノードＣはＶSSに保持され、そのソース／基板ｐｎ接合は順方向バイアスされ、その結果基板はＶDD−Ｖfdになり、その結果Ｐ７がオンになり、ノードＥおよびＰ７の基板がＶDDに駆動される。
Ｐ８のゲートはＶDDであり、そのソースおよび基板はノードＥに接続され、ノードＥもＶDDであり、したがってＰ８はオフのままであり、そのドレイン／基板ｐｎ接合は、出力ノード上のＶSSとＶDDの間の任意の電圧に対して逆バイアスされたままであり、したがって正常モードで出力ドライバ動作に影響を及ぼさない。ノードＥがＶDDの場合、Ｐ１の基板はＶDDであり、適切に動作する。
上記の動作説明に基づいて、正常モードでの第３図の回路は第１図の回路と等価である。
低温予備モード動作（ＶDDがドライバ回路１０のＶSSに接続される）
ＶDDがＶSSに接続されたとき、すべての回路は非活動状態になる。ＶDDであった内部ノードは直ちにｐチャネル・トランジスタのドレイン／基板ｐｎ接合を介してＶfd電圧レベルに放電する。時間がたつと、ｐｎ接合漏れ電流で結局ノードがＶfdからＶSSに放電するが、これには回路動作サイクル時間に対して長い時間がかかるので、すべての内部ノードは他の電圧に活動的に駆動されなければＶfdになると思われる。
第３図で、Ｎ１はオフのままでなければならない。これを確認するために、Ｎ１のゲート、ソースおよび基板はＶSSでなければならない。これらの条件下で、Ｎ１はオフのままであり、ドレイン／基板ｐｎ接合は出力ノードが高と低の間で駆動されるときに逆バイアスされたままである。Ｎ１のソースおよび基板はＶSSに直接接続される。Ｎ１のゲートはｎチャネルしきい電圧（Ｖtn）よりも高くなりうるＶfdになり、その結果Ｎ１が弱くオンになる状態になり、その結果外部信号またはバスが高に駆動されている場合にＶSSへの電流経路が生じる。Ｖfd電圧は電力低下の間高からＶSSになろうとするＶDDから残されるか、または、この電圧は出力ノードが高になったときにＶSSを超えるようにノードＢに誘導される、Ｎ１のドレイン（出力ノード２４）とＮ１のゲート（ノードＢ）との間の容量性結合から加えられる。しかしながら、ｐチャネル・ドレインと基板の間ダイオードはその上昇をＶfdでクランプする。ＶDDがＶSSに接続されている場合、Ｎ２はオフのままである。Ｐ２のソースおよび基板が出力ノードに接続されているので、出力ノード電圧がｐチャネルしきい電圧（Ｖtp）を超えた場合にＰ２はオンになり、ノードＣ電圧はその場合出力ノード電圧に追従する。Ｎ２がオフの場合、ＶSSへの電流はない。したがって、出力ノード電圧が高になったとき、ノードＣも高になり、Ｎ３がオンになる。Ｎ３は、オンになったとき、Ｎ１のゲートをＶSSに活動的に駆動し、それにより出力ノードが高になったときにＮ１がオフのままであることを保証する。
Ｐ１もオフのままでなければならない。これを保証するために、そのゲート電圧はそのドレイン電圧に追従しなければならず、ソースはＶSSにとどまらねばならない。Ｐ１のソースは（ＶSSに接続されているＶDDを介して）ＶSSに直接接続され、その基板はＰ７およびＰ８に接続される。Ｐ３およびＰ６はノードＡの電圧が出力ノード電圧に追従することを可能にする。Ｐ３の基板はドレインに接続されるが、ソース／基板ｐｎ接合は出力ノードが高になった場合に順方向バイアスされ、その結果基板は出力電圧（Ｖout）−Ｖfdになる。基板がＶout−Ｖfdであり、そのゲートがＶSSの場合、Ｐ３はＶoutが高になったときにオンになり、Ｐ６のソースおよび基板が高になる。Ｐ６のゲートはＶSSに接続され、したがってまたオンになり、それによりＶoutが増大したときにノードＡの電圧が増大する。Ｐ１のゲートが出力電圧に追従すると、Ｐ１は出力ノード２４が高になったときにオフのままである。出力ノード２４が高になったとき、Ｐ１のドレイン／基板ｐｎ接合は順方向バイアスされ、ノードＥが高になるが、基板／ソースｐｎ接合は逆バイアスされたままであり、したがってＰ１はＶSSへの放電経路になることができない。
ノードＡの電圧が増大するとき、ＶSSへの電流経路があってはならない。Ｎ４のゲートはＶfdになり、その結果弱くオンのデバイスになるが、Ｎ５のゲートはＶSSになり、それをオフに保持し、したがってこの経路はノードＡに対してＶSSへの放電経路になることができない。Ｐ５のゲートはＶSSまたはＶfdであり、ノードＡが高の場合、そのドレイン／基板ｐｎ接合は順方向バイアスになり、そのドレインとソースの間に導通経路が形成される。Ｐ５がオンなので、ノードＤ電圧はノードＡ電圧とともに増大し、その結果Ｐ４のドレインおよび基板が増大する。しかしながら、Ｐ４のゲートは出力ノード電圧に追従し、これはまたノードＡ電圧に追従することを意味し、したがってＰ４がオフに保持される。その基板／ソースｐｎ接合は逆バイアスされたままであり、したがってこの経路はノードＡに対してＶSSへの放電経路になることができない。
Ｐ７のゲートはノードＣに接続され、ノードＣはまた出力ノードに追従する。ノードＥが高になったとき、Ｐ７はオフのままであり、その基板／ソースｐｎ接合は逆バイアスされたままであり、したがってこの経路はＶSSへの放電経路になることができない。Ｐ８のゲートはＶSSであり、そのソースおよび基板はＶDD−Ｖfdであり、したがってゲートは出力ノードが高になったときオンになる。これはこの場合Ｐ１の基板を出力ノードに短絡させ、その結果ノード２４がＶfdまたはＶtpに等しいかまたはそれよりも大きい場合、ノードＥ電圧が出力ノード２４電圧に等しくなる。
Ｐ８は適切な低温予備動作にとって不要なこともある。それはＰ１の基板が浮動しているか否かによって決まる。いくつかの技術および環境条件では、基板は、ソース／基板／ドレインｐｎｐ構造によって形成された横方向ＢＪＴがオンになるのを防ぐためにソースまたはドレインに電気的に接続される。Ｐ８はベースをエミッタに効果的に短絡させ、したがってベース／エミッタ（すなわち基板／ドレイン）ｐｎ接合が順方向バイアスになることができないのでベース電流の可能性はなくなる。
本発明は、ＶDD−ＢＪＴ飽和ＶＣＥ＋順方向バイアス・ダイオード電圧降下の代わりにＶDDへの出力をドライブする。ＶDDの高出力電圧レベル（ＶＯＨ）はＣＭＯＳレベル出力電圧要件（ＩＯＨ＝−２０μＡでＶＯＨ＝ＶDD−０．１Ｖ、ＩＯＬ＝２０μＡでＶＯＬ＝ＶSS＋０．１Ｖ）を満足する利点を与える。また、ＶＯＨ＝ＶDDは信号受信回路中のｐチャネル・トランジスタの完全なオフを可能にする。ｐチャネル・トランジスタをオフにすることによって、クローバ電流、すなわちトランジスタ中をＶDDからＶSSまで流れる電流がなくなり、したがって電力が低下する。これは、本発明では厳密にｐチャネルおよびｎチャネル・トランジスタのみを使用することによって達成される。バイポーラ接合トランジスタ（ＢＪＴ）やダイオード・デバイスは不要であり、したがって純粋なＣＭＯＳ技術で実施できる。ＢｉＣＭＯＳタイプの技術は本発明を実施するために不要である。
上記の説明に基づいて、第３図の概略図が低温記憶装置（ＶDDはＶSSに接続される）中にあるとき、任意の電圧に対して低温予備部品のＶDD／ＶSSピンと外部から駆動される信号またはバス出力ノードとの間に電流経路はない。ドライバ回路１０の第２図のＰ３およびＰ６の代替実施形態を第５図に示す。第３図と第５図の唯一の違いは、Ｐ３およびＰ６の基板接続である。第５図で、Ｐ３の基板はそのドレインではなくそのソースに接続され、Ｐ６の基板はそのソースではなくそのドレインに接続される。第３図の動作説明は第５図に対しても有効である。
本発明は、上記の説明ではなく下記の請求の範囲によって限定されるべきである。
【図１】
0003934158.tif 000002
【図２】
0003934158.tif 000003
【図３】
0003934158.tif 000004
【図４】
0003934158.tif 000005
【図５】
0003934158.tif 000006
【図６】
0003934158.tif 000007