(57)【特許請求の範囲】
【請求項１】
電界放出素子の製造方法であって：
主面を有する支持基板を設ける段階；
前記支持基板の主面上に導電層を形成する段階；
前記導電層にパターニングを行い、ウエル領域および対向エッジを有する列導体を規定する段階；
前記列導体上にバラスト層を形成する段階；
前記バラスト層上に電界放出物質の層を形成する段階；
前記電界放出物質の層にパターニングを行い、前記列導体の前記ウエル領域に位置合わせした対向エッジを有する表面エミッタを規定する段階；
前記表面エミッタおよび前記バラスト層上に電界シェーパ層を形成する段階；
第１エッチャントを用いて前記電界シェーパ層にパターニングを行い、対向エッジを有する電界シェーパ層を規定する段階；
第２エッチャントを用いて前記バラスト層にパターニングを行い、前記電界シェーパ層の対向エッジと実質的に同じ広がりを有し、かつ前記列導体の対向エッジと実質的に同じ広がりの対向エッジを有するバラストを規定する段階；
前記列導体の対向エッジ，前記バラストの対向エッジ，および前記電界シェーパ層の対向エッジにより、対向する滑らかな連続面を規定する段階；
前記電界シェーパ層および前記対向する滑らかな連続面上に誘電体層を形成する段階；
前記誘電体層上に行導体を形成する段階；
前記行導体、前記誘電体層および前記電界シェーパ層を選択的にエッチングして電界シェーパを規定し、前記列導体の前記ウエル領域の一部に位置合わせした放出ウエルを規定する段階；および
前記行導体から離れて位置するアノードを設け、その間に中間空間領域を規定する段階；
から成ることを特徴とする方法。
【請求項２】
電界放出素子の製造方法であって：
主面を有する支持基板を用意する段階；
前記支持基板の主面上に導電層を形成する段階；
前記導電層にパターニングを行い、ウエル領域および対向エッジを有する列導体を規定する段階；
前記列導体上にバラスト層を形成する段階；
前記バラスト層上に電界放出物質の層を形成する段階；
前記電界放出物質の層にパターニングを行い、前記列導体の前記ウエル領域に位置合わせした対向エッジを有する表面エミッタを規定する段階；
前記表面エミッタおよび前記バラスト層上に電界シェーパ層を形成する段階；
第１エッチャントを用いて前記電界シェーパ層にパターニングを行い、対向エッジを有する電界シェーパ層を規定する段階；
第２エッチャントを用いて前記バラスト層にパターニングを行い、前記電界シェーパ層の対向エッジと実質的に同じ広がりを有し、かつ前記列導体の対向エッジと実質的に同じ広がりの対向エッジを有するバラストを規定し、前記電界シェーパ層および前記バラスト層を、前記第２エッチャントに対するエッチング速度がほぼ等しい物質で作る段階；
前記列導体の対向エッジ，前記バラストの対向エッジ，および前記電界シェーパ層の対向エッジにより、対向する滑らかな連続面を形成する段階；
前記電界シェーパ層上および前記対向する滑らかな連続層上に誘電体層を形成する段階；
前記誘電体層上に行導体を形成する段階；
前記行導体、前記誘電体層および前記電界シェーパ層を選択的にエッチングして電界シェーパを規定し、前記列導体の前記ウエル領域の一部に位置合わせした放出ウエルを規定する段階；および
前記行導体から離れて位置するアノードを設け、その間に中間空間領域を規定する段階；
から成ることを特徴とする方法。
【請求項３】
電界放出素子であって：
主面を有する支持基板；
前記支持基板の主面上に形成され、ウエル領域および対向エッジを有する列導体；
放出構造であって：
前記列導体上に配され、該列導体の対向エッジと同じ広がりの対向エッジを有するバラスト；
前記列導体の前記ウエル領域に位置合わせされ、前記バラストの対向エッジから離れて位置する対向エッジを有する表面エミッタ；および
前記表面エミッタを包囲しかつ前記バラスト上に配され、対向エッジを有する電界シェーパであって、前記対向エッジが前記バラストの対向エッジと同じ広がりを有する電界シェーパを含む放出構造；
前記電界シェーパ上、ならびに前記列導体の対向エッジ，前記バラストの対向エッジ，および前記電界シェーパの対向エッジ上に配された誘電体層；
前記誘電体層上に形成された行導体；
前記行導体，前記誘電体層，前記電界シェーパ，および前記表面エミッタによって規定され、前記列導体の前記ウエル領域の一部に位置合わせした放出ウエル；および
前記行導体から離間され、その間に中間空間領域を規定するアノード；
から成り、
前記電界シェーパの対向エッジ，前記バラストの対向エッジ，および前記列導体の対向エッジは、前記誘電体層に整合する滑らかな連続面を規定し、前記誘電体層内の前記滑らかな連続面におけるボイドが実質的に排除されることを特徴とする電界放出素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界放出素子(field emission device) に関し、更に特定すれば、ダイアモンド状炭素表面エミッタ(diamond-like-carbon surface emitter) を含む、三極電界放出素子(triode field emission device)に関するものである。
【０００２】
【従来の技術】
電界放出素子は当技術では機知である。１つの構成では、電界放出素子はダイオードであり、２つの電極、カソードおよびアノードを含む。他の一般的な構成では、電界放出素子はトライオード(triode)であり、３つの電極、カソード、ゲート電極、およびアノードを含む。図１に示すのは、トライアッド構成を有する従来技術の電界放出素子（ＦＥＤ）１００である。ＦＥＤ１００は、ゲート抽出電極１５０（行としても知られている）を含み、誘電体層１４０によって、導電層１３０（列としても知られている）から離間されている。導電層１３０は支持基板１１０上に形成されている。誘電体層１４０は、ゲート抽出電極１５０および導電層１３０間における電流の形成を防止する。ゲート抽出電極１５０から離間されて、導電性物質で作られたアノード１８０がある。誘電体層１４０は、エミッタ・ウエル１６０を規定する側面を有する。電子エミッタ１７０がエミッタ・ウエル１６０内に配置されており、スピント・チップ(Spindt tip)を含む場合もある。ＦＥＤ１００の動作の間、そして一般的なトライオードの動作では典型的であるが、ゲート抽出電極１５０，導電層１３０，およびアノード１８０に適切な電圧が印加され、電子エミッタ１７０から電子を抽出し、電子をアノードの方向に向かわせる。ＦＥＤ１００の不良機構の１つに、誘電体層１４０内の欠陥１４５の存在がある。欠陥１４５は、ゲート抽出電極１５０および導電層１３０間に延びるクラック(crack) またはボイド(void)を含むことがあり、そのためにこれらの間に導通経路が形成され、所望の電気的絶縁が阻害される。電圧源１８５が、ゲート抽出電極１５０および導電層１３０間に電位差を供給する場合、電流は、この回路内に直列に配置される電流計１９０によって測定されるが、回路には望ましくない欠陥１４５が含まれる。同様の欠陥が、ダイアモンド状炭素膜(diamond-like carbon film)のような放出膜(emissive film) を採用したトライオード電界放出素子の開発においても観察された。
【０００３】
【発明が解決しようとする課題】
したがって、誘電体層内の欠陥形成を防止し、行−列間の電流漏れ（リーク）を低減する、電界放出膜を採用した電界放出素子の製造方法が必要とされている。
【０００４】
【課題を解決するための手段】
本発明によるダイアモンド状炭素電界放出素子の製造方法は、（ｉ）列導体上にバラスト層を形成する段階、（ｉｉ）バラスト層上に、列導体の中央ウエル領域に位置を合わせるように(in registration with)、ダイアモンド状炭素で作った表面エミッタを形成する段階、（ｉｉｉ）バラスト層および表面エミッタ上に、電界シェーパ層（３７４）を形成する段階、（ｉｖ）バラスト層および電界シェーパ層にパターニングを行い、バラストおよび対向エッジを有する電界シェーパ層を形成し、列導体の対向エッジと共に、滑らかな連続面を規定する段階、（ｖ）ブランケット誘電体層を堆積する段階、および（ｖｉ）列導体の中央ウエル領域上に放出ウエルを形成する段階を含む。
【０００５】
【発明の実施の形態】
まず図２を参照すると、電界放出素子２００の断面図が示されている。電界放出素子２００はカソード２７６を含む。カソード２７６は支持基板２１０を含み、支持基板２１０は、硼珪酸ガラス(borosilicate glass)のようなガラスまたはシリコンで作ったものでよい。支持基板２１０の主面上には、列導体２３０が形成されている。列導体２３０は、アルミニウムまたはモリブデンのような、適切な導電性物質で作られる。列導体２３０の上に放出構造２２０が形成されている。放出構造２２０は３つの層、即ち、列導体２３０上に堆積されドープ・アモルファス・シリコンのような抵抗性物質を含むバラスト(ballast) ２６５，バラスト２６５上に形成され、例えば、ダイアモンド状炭素，立体窒化硼素(cubic boron nitride) ，または窒化アルミニウムのような適切な電界放出物質で作られた表面エミッタ２７０，および表面エミッタ２７０の一部の上に配されアモルファス・シリコンのような抵抗性物質で作られた電界シェーパ(field shaper)２７５を含む。誘電体層２４０が電界シェーパ２７５上に形成され、放出ウエル２６０を規定する側面を含む。誘電体層２４０は、二酸化シリコンのような適切な誘電体物質で作られる。表面エミッタ２７０は、放出ウエル２６０内に配置される放出面を規定する。誘電体層２４０上に行導体２５０が形成され、表面エミッタ２７０からは離間されている。行導体２５０から離間されてアノード２８０が形成されている。電界放出素子２００の動作は、表面エミッタ２７０から電子放出を生成し、抽出した電子を適切な加速度でアノード２８０に向けて案内するのに適した電位を、列導体２３０，行導体２５０，およびアノード２８０に印加することを含む。電界シェーパ２７５は、表面エミッタ２７０の領域における電界の整形に供する。バラスト２６５は、表面エミッタ２７０および列導体２３０間に適切な電気抵抗を与え、表面エミッタ２７０およびアノード２８０間のアーク発生を防止する。
【０００６】
次に図３を参照すると、放出構造２２０のエッジを含む、電界放出素子２００の部分拡大図が示されている。放出構造２２０のエッジには、誘電体層２４０および表面エミッタ２７０のエッジ２７２によって、ボイド２９５が規定されている。以下で一層詳しく説明するが、ボイド２９５は、放出構造２２０の形成の間、電界放出物質に過度なエッチングを行った結果発生することが観察されている。ボイド２９５の結果として、誘電体層２４０内に応力が生じ、その結果内部にクラック２４５が形成される。クラック２４５は、行導体２５０および列導体２３０間に電流漏洩経路を規定し、その結果、電界放出素子２００の動作の間、望ましくない行−列電流漏れが発生する。行導体２５０および列導体２３０間に電位源２８５によって電位差が印加されると、クラック２４５によって完成する回路内にある電流計２９０によって電流が測定される。ボイド２９５の形成について次に説明する。
【０００７】
ここで図４ないし図８を参照すると、電界放出素子２００（図２および図３）の放出構造２２０の形成において実現される複数の構造２５４，２５５，２５６，２５７，２５８の断面図が示されている。まず、バラスト層２６４を列導体２３０上に堆積する。バラスト層２６４は、約１０16ｃｍ-3の濃度に硼素をドープしたアモルファス・シリコン層を含む。その後、ダイアモンド状炭素層２６９をバラスト層２６４の上に堆積する。次いで、アモルファス・シリコンの電界シェーパ層２７４を層２６９上に形成する。次いで、層２６４，２６９，２７４にパターニングを行い、列導体２３０の上に放出構造２２０を設定する。これは、まず最初に、電界シェーパ層２７４上にフォトレジストのパターン層２２１を形成して図４に示す構造２５４を実現し、次いで、例えば、ＳＦ6 化学薬品を用いて電界シェーパ層２７４を貫通するエッチングを行い、電界シェーパ層２７７を規定し、図５に示す構造２５５を実現し、その後例えば酸素プラズマを用いて、層２６９を貫通するエッチングを行って図６に示す構造２５６を生成し、最後にバラスト層２６４を貫通するエッチングを行うことにより、バラスト２６５を形成し、図７に示す構造２５７を実現する。用いるフォトレジストは、一般的な種類(common variety)のHoechst Celaneseによって供給される製品番号ＡＺ５２１４であり、これに適したエッチャントは酸素プラズマを含む。先に示したように、酸素プラズマはダイアモンド状炭素に対するエッチャントでもある。しかしながら、酸素プラズマによるダイアモンド状炭素のエッチング速度は、フォトレジストのそれよりも大幅に高い。したがって、図６に示すように、列導体２３０の外側に位置するダイアモンド状炭素の部分は、フォトレジストが除去されるよりもかなり前に除去される。バラスト層２６４をエッチングした後、酸素プラズマを用いてフォトレジスト層２２１を除去し、図８に示す構造２５８を生成する。酸素プラズマは同時に電界放出物質の露出したエッジも攻撃するので、図８に示すような表面エミッタ２７０のアンダーカット・エッジ(undercut edge) ２７２が形成される。誘電体物質を構造２５８上に堆積する場合、放出構造２２０の一定でないエッジに整合(conform) させることは不可能であり、そのために図３に示したようなボイド２９５が形成される。
【０００８】
次に図９を参照すると、図２を参照して説明したように製造された電界放出素子が有する行−列間電流漏れを表すグラフ４００，４１０が示されている。電流測定は、図３を参照して説明したように行われ、９個の放出ウエルを有する単一画素、即ち、１つの行−列交差点にアドレスし、９個の放出ウエルの各々は、直径約４マイクロメートル深さ１マイクロメートルであった。グラフ４００，４１０は、電界放出素子の画素アレイ内の異なる画素において行った測定から成る。グラフ４１０が示す漏れ電流は非常に大きく、一般的に用いられる値である７０ボルトの行−列電位差に対して約２０マイクロアンペアの値を有する。このレベルの漏れ電流は容認できるものではない。グラフ４００で表されるサイトにおける漏れ電流は、約３０ボルトの電圧における測定可能な漏れを示す。
【０００９】
次に図１０ないし図１５を参照すると、本発明による、行−列電流漏れの低減を図った電界放出素子３００（図１５）を製造する方法の種々の工程を実行することによって実現される、複数の構造３５４，３５５，３５６，３５７，３５８（図１０ないし図１４）の断面図が示されている。構造３５４は、硼珪酸ガラスのようなガラスまたはシリコンで作られた支持基板３１０を含む。支持基板３１０の主面上に、列導体３３０を形成し、これにパターニングを行って中央ウエル領域３３２を設ける。列導体３３０上にバラスト層３６４を堆積する。この特定実施例では、バラスト層３６４は、１００Ωｃｍないし１０，０００Ωｃｍの範囲内の抵抗率を与えるようドープしたアモルファス・シリコン層を含む。これを得るには、約３０ｋｅＶにおける硼素の注入により、１０10ないし１０18ｃｍ-3の範囲で好ましくは１０16ｃｍ-3の濃度にアモルファス・シリコンを硼素でドープすればよい。バラスト層３６４を形成するには、前述の範囲内の抵抗率を有する他の適切なバラスト物質を用いてもよい。その後、約１０００オングストロームの厚さを有するダイアモンド状炭素層３６９を、バラスト層３６４上に形成する。電界放出炭素に基づく物質を含む他の電界放出物質を用いてもよい。ダイアモンド状炭素を含む炭素に基づく物質の電界放出膜を形成する方法は、当技術では既知である。例えば、シクロエキサン，ｎ−ヘキサン，およびメタンのようなガス源を用いて、プラズマ・エンハンス化学蒸着によって、アモルファス水素化炭素膜(amorphous hydrogenated carbon film)を堆積することができる。かかる方法の１つが、Wang et al. による"Lithography Using Electron Beam Induced Etching of a Carbon Film",  J. Vac. Sci. Tehnol. Sept/Oct 1995, pp. 1984-1987 に記載されている。ダイアモンド膜の堆積については、１９９５年５月３０日に特許された、Dreifus et al.による"Microelectronic Structure Having an Array of Diamond Structures on a Nondiamond Substrate and Associated Fabrication Methods"と題する米国特許番号第５，４２０，４４３号に記載されている。更に、ダイアモンド状炭素膜の堆積については、Seth et al. による"Lithographic Application of Diamond-like Carbon Films", Thin Solid Films, 1995, pp. 92-95に記載されている。層３６９の形成後、列導体３３０の中央ウエル領域３３２に位置合わせした、厚さ約１，０００オングストロームのパターン・ハードマスク３６８を層３６９上に形成することにより、図１０の構造３５４を実現する。酸素プラズマを用いてダイアモンド状炭素にドライ・エッチングを行うことにより、中央ウエル領域３３２にほぼ位置合わせした表面エミッタ３７０を形成し、図１１に示す構造３５５を実現する。図１２の構造３５６を実現するために、まずハードマスク３６８を構造３５５から除去する（図１１）。その後、厚さ約２，０００オングストロームのアモルファス・シリコンの電界シェーパ層３７４を、表面エミッタ３７０およびバラスト層３６４上に形成する。電界シェーパ層３７４およびバラスト層３６４にエッチングを行うが、列導体３３０上の部分を全体的に残す。これを行うには、電界シェーパ層３７４上にフォトレジストのパターン層３２１を堆積し、ＳＦ6 または塩素／酸素プラズマのような適切なエッチャントを用いて層３７４，３６４を貫通するエッチング���行い、図１３に示す構造３５７を実現する。バラスト層３６４および電界シェーパ層３７４は、前述のエッチャントに関してはほぼ等しいエッチング速度を有するので、列導体３３０の対向するエッジ，バラスト３６５の対向するエッジ，および電界シェーパ層３７７の対向する(opposed) エッジは、対向する滑らかな連続面３７１を規定する。その後、酸素プラズマを用いて、フォトレジスト層３２１を除去する。この工程の間、エッジ３７２を含む表面エミッタ３７０は、エッチャントによる攻撃から保護されている。この構成は、表面３７１におけるエッチングの不均一性を解消する。図１４に示すように、後に誘電体層３４１を堆積する場合、表面３７１に容易に整合するので、クラックを形成するボイドの形成を防止する。誘電体層３４１は、約１マイクロメートルの厚さに堆積する。次に、誘電体層３４１上に、例えば、モリブデンで作った導電層３５１を堆積することにより、構造３５８を実現する。その後、図１５に示すように、導電層３５１，誘電体層３４１，および電界シェーパ層３７７の部分を選択的にエッチングすることにより、放出ウエル３６０を形成し、こうして行導体３５０，誘電体層３４０，および電界シェーパ３７５を形成する。放出ウエル３６０は、全体的に中央ウエル領域３３２を覆い、放出ウエル３６０の底面を規定する表面エミッタ３７０と位置合わせされている。放出構造３２０は、電界シェーパ３７５，表面エミッタ３７０，およびバラスト３６５で構成されている。ＦＥＤ３００は、更に、カソード３７６の行導体３５０から離間されているアノード３８０を含む。ＦＥＤ３００の動作は、列導体３３０および行導体３５０に適切な電位を印加し（図示しない電位源を用いることによって）、表面エミッタ３７０から電子を抽出し、アノードに高い正電位を印加して、抽出した電子をアノード３８０に向けて加速することを含む。適切な電位構成の例は、列導体３３０−接地，行導体３５０−＋８０ボルト，およびアノード３８０−＋４０００ボルトを含む。
【００１０】
本発明の別の実施例では、バラスト層は、電界放出物質、即ち、バラスト範囲(ballasting range)内の抵抗率を有する電界放出物質で作る。この場合、バラスト層にパターニングを行い、内側の中央ウエル領域に向かい、列導体の金属部分上に配された対向エッジを有するバラストを形成する。その後、電界シェーパ層をバラスト上に形成する際、電界シェーパ層はバラストの対向エッジを覆う。次に、電界シェーパ層に選択エッチングを行い、列導体上に位置し、列導体の対向エッジに接続する、誘電体層が整合可能な滑らかな表面を形成する。電界シェーパ層にパターニングを行う工程の間、こうして放出物質を保護する。放出ウエルを形成するには、誘電体および電界シェーパ層を貫通する選択エッチングを行い、バラストの放出物質の一部を露出させることにより、表面エミッタを設ける。次に図１６および図１７を参照すると、本発明による、行−列間電流漏れの低減を図った電界放出素子を製造する方法によって作られた、電界放出素子８００の画素の断面図（図１６），および図１６の電界放出素子８００のカソード８７６の画素の平面図（図１７）が示されている。電界放出素子８００は、図１０ないし図１５を参照して説明したように作られ、「８」で始まる同様の参照番号によって、素子を引用する。この特定実施例では、列導体８３０は、３つの中央ウエル部分８３２を含み、その上に３つの放出ウエル８６０を形成する。各ウエル内には、表面エミッタ８７０が配置されている。電界放出素子８００の各画素は、図１７に示すように、行導体８５０および列導体８３０間の各重複領域に、９個の放出ウエル８６０を含む。電界放出素子８００は、３２ｘ３２の行および列導体アレイを含み、図１６および図１７に示したような１０２４個の画素を規定する。
【００１１】
次に図１８を参照すると、電界放出素子８００（図１６および図１７）のカソード８７６の１０２４画素が呈する行−列間電流漏れによる電流（マイクロアンペア）を表すグラフ７００，７１０が示されている。漏れ電流の測定は、図３を参照して説明した方法で行った。グラフ７００，７１０は、別個に製造した２つの同一構成を有するアレイから得た測定値から成る。これらの測定値は、図９に示したものよりも約１，０００倍多い画素によって発生した漏れ電流を含むものである。グラフ７００は全ての電圧に対して測定可能な漏れ電流を示しておらず、グラフ７１０は５０ボルトの電位差において約７マイクロアンペア、即ち画素当たり約７ナノアンペアの漏れ電流を示す。このレベルの漏れ電流は容認可能である。本発明による方法を用いて製造した電界放出素子８００では、図１７に示し、図４ないし図８を参照して説明したように製造される画素構成を有する電界放出素子（図９）よりも、漏れ電流の大きさが約３桁小さい。
【００１２】
本発明による電界放出素子の製造方法には、表面エミッタの堆積に続いて、更に追加の処理工程を含むプロセスにおいて有用なものもある。この場合、追加の工程（群）では、本発明によらなければ、電界放出物質を攻撃し、誘電体層の整合が不可能なエッジを有する放出構造を形成してしまうような化学薬品が導入されてもよい。表面エミッタのエッジを覆うことにより、後続の処理の間これらは保護される。また、本方法は、表面エミッタの形成に続く処理ステップによる攻撃の恐れがある、他の電界放出膜組成を含んでもよい。更に、電界シェーパ層およびバラストの組成が類似しているため、所与のエッチャントによるこれらの層のエッチング速度がほぼ等しいことが保証され、滑らかで連続したエッジの放出構造が生成可能となる。また、誘電体層は放出構造のエッジに容易に整合させることができるので、ボイド形成の防止が可能となる。
【００１３】
以上本発明の具体的な実施例について示しかつ説明してきたが、更に別の変更や改善も当業者には想起されよう。したがって、本発明はここに示した特定形態に限定される訳ではないと理解されることを望み、本発明の精神および範囲から逸脱しない全ての変更は、特許請求の範囲に含まれることを意図するものである。
【図面の簡単な説明】
【図１】従来技術の電界放出素子の断面図。
【図２】電界放出素子の断面図。
【図３】図２の電界放出素子の部分拡大図。
【図４】図２および図３の電界放出素子の形成において実現される構造の断面図。
【図５】図２および図３の電界放出素子の形成において実現される構造の断面図。
【図６】図２および図３の電界放出素子の形成において実現される構造の断面図。
【図７】図２および図３の電界放出素子の形成において実現される構造の断面図。
【図８】図２および図３の電界放出素子の形成において実現される構造の断面図。
【図９】図２を参照して説明したように製造した電界放出素子によって示される行−列間電流漏れを表すグラフ。
【図１０】本発明による、行−列間電流漏れを低減する電界放出素子の製造方法の一工程を実行することによって実現される構造の断面図。
【図１１】本発明による、行−列間電流漏れを低減する電界放出素子の製造方法の一工程を実行することによって実現される構造の断面図。
【図１２】本発明による、行−列間電流漏れを低減する電界放出素子の製造方法の一工程を実行することによって実現される構造の断面図。
【図１３】本発明による、行−列間電流漏れを低減する電界放出素子の製造方法の一工程を実行することによって実現される構造の断面図。
【図１４】本発明による、行−列間電流漏れを低減する電界放出素子の製造方法の一工程を実行することによって実現される構造の断面図。
【図１５】本発明による、行−列間電流漏れを低減する電界放出素子の製造方法の一工程を実行することによって実現される構造の断面図。
【図１６】本発明による、行−列間電流漏れを低減する電界放出素子の製造方法の種々の工程を実行することによって実現された電界放出素子の他の実施例における画素の断面図。
【図１７】図１６の電界放出素子のカソードの一部の平面図。
【図１８】図１６および図１７の電界放出素子に種々の電位差を印加した場合に測定された行−列間電流漏れを表すグラフ。
【符号の説明】
２００    電界放出素子
２１０    は支持基板
２２０    放出構造
２２１    パターン層
２３０    列導体
２４０    誘電体層
２４５    クラック
２５０    行導体
２５４，２５５，２５６，２５７，２５８    構造
２６０    放出ウエル
２６４    バラスト層
２６５    バラスト
２６９    ダイアモンド状炭素層
２７０    表面エミッタ
２７４    電界シェーパ層
２７５    電界シェーパ
２７６    カソード
２７７    電界シェーパ層
２８０    アノード
２９５    ボイド
３００    電界放出素子
３１０    支持基板
３３０    列導体
３３２    中央ウエル領域
３４１    誘電体層
３５１    導電層
３５４，３５５，３５６，３５７，３５８    構造
３６０    放出ウエル
３６４    バラスト層
３６８    パターン・ハードマスク
３６９    ダイアモンド状炭素層
３７０    表面エミッタ
３７１    表面
３７２    エッジ
３７４    電界シェーパ層
３７５    電界シェーパ
３８０    アノード
８００    電界放出素子
８３０    列導体
８３２    中央ウエル部分
８５０    行導体
８６０    放出ウエル
８７０    表面エミッタ
８７６    カソード
【図１】
0003954710.tif 000002
【図２】
0003954710.tif 000003
【図３】
0003954710.tif 000004
【図４】
0003954710.tif 000005
【図５】
0003954710.tif 000006
【図６】
0003954710.tif 000007
【図７】
0003954710.tif 000008
【図８】
0003954710.tif 000009
【図９】
0003954710.tif 000010
【図１０】
0003954710.tif 000011
【図１１】
0003954710.tif 000012
【図１２】
0003954710.tif 000013
【図１３】
0003954710.tif 000014
【図１４】
0003954710.tif 000015
【図１５】
0003954710.tif 000016
【図１８】
0003954710.tif 000017
【図１６】
0003954710.tif 000018
【図１７】
0003954710.tif 000019