(57)【特許請求の範囲】
【請求項１】
１ページを印刷順に複数のバンドに分割してバンド単位で描画処理及び出力処理を行う印刷装置であって、
前記バンドに対応するバンクを複数有する画像メモリと、前記画像メモリ上に画像を描画する描画手段と、前記画像メモリから画像を読み出して画像データとして転送する転送手段とを有し、
前記複数のバンクのうち前記描画手段により描画される描画用バンクとしての第１のバンク、及び前記複数のバンクのうち前記転送手段により読み出される転送用バンクとしての第２のバンクを同一アドレスを用いてマッピングするマッピング手段と、
前記第１のバンクを前記描画用バンクから前記転送用バンクへ、前記第２のバンクを前記転送用バンクから前記描画用バンクへ夫々所定のタイミングで切り換えるバンク切換手段とをさらに有することを特徴とする印刷装置。
【請求項２】
前記転送手段は、前記画像メモリから読み出した画像を画像データとして印刷機構へ転送するプリンタインターフェースとして構成されることを特徴とする請求項１記載の印刷装置。
【請求項３】
前記転送手段は、前記画像メモリから読み出した画像を画像データとしてハードディスクへ転送するハードディスクインターフェースであることを特徴とする請求項１記載の印刷装置。
【請求項４】
前記転送手段は、前記画像メモリから読み出した画像を画像データとして大容量メモリ装置へ転送する転送インターフェースであることを特徴とする請求項１記載の印刷装置。
【請求項５】
前記転送手段は、前記画像メモリから読み出した画像を画像データとして転送する汎用バスインターフェースであることを特徴とする請求項１記載の印刷装置。
【請求項６】
１ページを印刷順に複数のバンドに分割してバンド単位で描画処理及び出力処理を行う印刷装置のメモリ制御方法であって、
前記印刷装置は、前記バンドに対応するバンクを複数有する画像メモリと、前記画像メモリ上に画像を描画する描画手段と、前記画像メモリから画像を読み出して画像データとして転送する転送手段とを有し、
前記複数のバンクのうち前記描画手段により描画される描画用バンクとしての第１のバンク、及び前記複数のバンクのうち前記転送手段により読み出される転送用バンクとしての第２のバンクを同一アドレスを用いてマッピングし、
前記第１のバンクを前記描画用バンクから前記転送用バンクへ、前記第２のバンクを前記転送用バンクから前記描画用バンクへ夫々所定のタイミングで切り換えることを特徴とするメモリ制御方法。
【請求項７】
前記転送手段は、前記画像メモリから読み出した画像を画像データとして印刷機構へ転送するプリンタインターフェースであることを特徴とする請求項６記載の印刷装置のメモリ制御方法。
【請求項８】
前記転送手段は、前記画像メモリから読み出した画像を画像データとしてハードディスクへ転送するハードディスクインターフェースであることを特徴とする請求項６記載の印刷装置のメモリ制御方法。
【請求項９】
前記転送手段は、前記画像メモリから読み出した画像を画像データとして大容量メモリ装置へ転送する転送インターフェースであることを特徴とする請求項６記載の印刷装置のメモリ制御方法。
【請求項１０】
前記転送手段は、前記画像メモリから読み出した画像を画像データとして転送する汎用バスインターフェースであることを特徴とする請求項６記載の印刷装置のメモリ制御方法。
【請求項１１】
１ページを印刷順に複数のバンドに分割してバンド単位で描画処理及び出力処理を行う印刷装置のメモリ制御プログラムであって、
前記印刷装置は、前記バンドに対応するバンクを複数有する画像メモリと、前記画像メモリ上に画像を描画する描画手段と、前記画像メモリから画像を読み出して画像データとして転送する転送手段とを有し、
前記複数のバンクのうち前記描画手段により描画される描画用バンクとしての第１のバンク、及び前記複数のバンクのうち前記転送手段により読み出される転送用バンクとしての第２のバンクを同一アドレスを用いてマッピングするマッピング工程と、前記第１のバンクを前記描画用バンクから前記転送用バンクへ、前記第２のバンクを前記転送用バンクから前記描画用バンクへ夫々所定のタイミングで切り換えるバンク切換工程とを含むメモリ制御プログラムを、前記印刷装置のコンピュータにより読取可能な形式で記録したことを特徴とする記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、印刷装置及びそのメモリ制御方法ならびに記録媒体に関する。
【０００２】
【従来の技術】
従来、ホストコンピュータ等の情報処理装置から印刷コマンドや印刷データをインターフェースケーブルやネットワーク回線を介して受け取り、受け取った印刷コマンドなどに従って画像を発生して印刷出力するページプリンタ等の印刷装置が使用されている。
【０００３】
この種の印刷装置においては、メモリバンクを別アドレスにマッピングし、描画アドレスと印刷データ転送アドレスとを別個に管理するように構成されていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の印刷装置によれば、アドレスの管理が煩雑となるばかりでなく、一般に同一メモリバンク内に描画領域とデータ転送データ領域とが共存する場合が多く、メモリバンク内でＲＯＷアドレスのミスヒットが多発し、描画速度と印刷速度の低下を招くという問題点があった。
【０００５】
本発明は、これらの問題点を解決するためになされたもので、メモリ管理を簡素化し、描画速度、印刷速度の高速化を測ることができる印刷装置及びそのメモリ制御方法ならびに記録媒体を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１の印刷装置は、１ページを印刷順に複数のバンドに分割してバンド単位で描画処理及び出力処理を行う印刷装置であって、前記バンドに対応するバンクを複数有する画像メモリと、前記画像メモリ上に画像を描画する描画手段と、前記画像メモリから画像を読み出して画像データとして転送する転送手段とを有し、前記複数のバンクのうち前記描画手段により描画される描画用バンクとしての第１のバンク、及び前記複数のバンクのうち前記転送手段により読み出される転送用バンクとしての第２のバンクを同一アドレスを用いてマッピングするマッピング手段と、前記第１のバンクを前記描画用バンクから前記転送用バンクへ、前記第２のバンクを前記転送用バンクから前記描画用バンクへ夫々所定のタイミングで切り換えるバンク切換手段とをさらに有することを特徴とする。
【０００７】
請求項２の印刷装置は、上記請求項１記載の印刷装置において、前記転送手段は、前記画像メモリから読み出した画像を画像データとして印刷機構へ転送するプリンタインターフェースとして構成されることを特徴とする。
【０００８】
請求項３の印刷装置は、上記請求項１記載の印刷装置において、前記転送手段は、前記画像メモリから読み出した画像を画像データとしてハードディスクへ転送するハードディスクインターフェースであることを特徴とする。
【０００９】
請求項４の印刷装置は、上記請求項１記載の印刷装置において、前記転送手段は、前記画像メモリから読み出した画像を画像データとして大容量メモリ装置へ転送する転送インターフェースであることを特徴とする。
【００１０】
請求項５の印刷装置は、上記請求項１記載の印刷装置において、前記転送手段は、前記画像メモリから読み出した画像を画像データとして転送する汎用バスインターフェースであることを特徴とする。
【００１１】
請求項６の印刷装置のメモリ制御方法は、１ページを印刷順に複数のバンドに分割してバンド単位で描画処理及び出力処理を行う印刷装置のメモリ制御方法であって、前記印刷装置は、前記バンドに対応するバンクを複数有する画像メモリと、前記画像メモリ上に画像を描画する描画手段と、前記画像メモリから画像を読み出して画像データとして転送する転送手段とを有し、前記複数のバンクのうち前記描画手段により描画される描画用バンクとしての第１のバンク、及び前記複数のバンクのうち前記転送手段により読み出される転送用バンクとしての第２のバンクを同一アドレスを用いてマッピングし、前記第１のバンクを前記描画用バンクから前記転送用バンクへ、前記第２のバンクを前記転送用バンクから前記描画用バンクへ夫々所定のタイミングで切り換えることを特徴とする。
【００１２】
請求項７の印刷装置のメモリ制御方法は、上記請求項６記載の印刷装置のメモリ制御方法において、前記転送手段は、前記画像メモリから読み出した画像を画像データとして印刷機構へ転送するプリンタインターフェースであることを特徴とする。
【００１３】
請求項８の印刷装置のメモリ制御方法は、上記請求項６記載の印刷装置のメモリ制御方法において、前記転送手段は、前記画像メモリから読み出した画像を画像データとしてハードディスクへ転送するハードディスクインターフェースであることを特徴とする。
【００１４】
請求項９の印刷装置のメモリ制御方法は、上記請求項６記載の印刷装置のメモリ制御方法において、前記転送手段は、前記画像メモリから読み出した画像を画像データとして大容量メモリ装置へ転送する転送インターフェースであることを特徴とする。
【００１５】
請求項１０の印刷装置のメモリ制御方法は、上記請求項６記載の印刷装置のメモリ制御方法において、前記転送手段は、前記画像メモリから読み出した画像を画像データとして転送する汎用バスインターフェースであることを特徴とする。
【００１６】
請求項１１の記録媒体は、１ページを印刷順に複数のバンドに分割してバンド単位で描画処理及び出力処理を行う印刷装置のメモリ制御プログラムであって、
前記印刷装置は、前記バンドに対応するバンクを複数有する画像メモリと、前記画像メモリ上に画像を描画する描画手段と、前記画像メモリから画像を読み出して画像データとして転送する転送手段とを有し、
前記複数のバンクのうち前記描画手段により描画される描画用バンクとしての第１のバンク、及び前記複数のバンクのうち前記転送手段により読み出される転送用バンクとしての第２のバンクを同一アドレスを用いてマッピングするマッピング工程と、前記第１のバンクを前記描画用バンクから前記転送用バンクへ、前記第２のバンクを前記転送用バンクから前記描画用バンクへ夫々所定のタイミングで切り換えるバンク切換工程とを含むメモリ制御プログラムを、前記印刷装置のコンピュータにより読取可能な形式で記録したことを特徴とする。
【００１７】
【発明の実施の形態】
以下、図１〜図４を参照して、本発明の一実施形態を説明する。
【００１８】
図１は、本実施形態に係る印刷装置の主要部すなわち描画及び印刷出力を実行する部分の構成を示すブロック図である。
【００１９】
同図において、印刷装置は、描画及び印刷出力を制御するＤＭＡコントローラ１０１と、複数のメモリバンクを有するＤＲＡＭ１０３と、ＤＲＡＭ１０３へのデータの書きこみ及びＤＲＡＭ１０３からのデータの読み出しを制御するメモリコントローラ１０２と、入力された印刷データをＤＲＡＭ１０３上の所定位置に描画する描画装置１０４と、印刷機構１０６に印刷データをビデオ信号として出力するプリンタインターフェース１０５とを有している。
【００２０】
ＤＲＡＭ１０３としては、例えばシンクロナスＤＲＡＭ等の、内部に複数のバンクを有するものが使用される。このＤＲＡＭ１０３は画像を描画するメモリとして使用され、描画装置１０４によりＤＲＡＭ１０３にビットマップデータとして描画された画像は、プリンタインターフェース１０５によって、印刷機構１０６の印刷タイミングに同期したビデオ信号として印刷機構１０６に対して出力される。印刷機構１０６は、入力されたビデオ信号を用いて印刷出力を行う。
【００２１】
上記構成において、ＤＭＡコントローラ１０１は、描画装置１０４から描画するデータをＤＲＡＭ１０３上の所定位置に書きこむ動作の要求がなされたり、プリンタインターフェース１０５からＤＲＡＭ１０３上に描画されたデータをＤＲＡＭ１０３上の所定位置から読み出す動作の要求がなされると、これらの動作を実行することをメモリコントローラ１０２に要求する。メモリコントローラ１０２は、要求されたメモリサイクルを発生し、ＤＲＡＭ１０３に対するメモリアクセスを実行する。
【００２２】
本発明は、ＤＲＡＭ１０３のように内部に複数のメモリバンクを有するＤＲＡＭのバンクの少なくとも１つを描画装置１０４が描画する領域として使用し、他のバンクのうち少なくとも１つをすでに描画されたデータを印刷出力するための領域として使用し、更に、各バンクを同一アドレスにマッピングし、後述する手順によって交互に切り替えて全体の印刷を実現することを特徴とする。この手順について、図２を用いて説明する。
【００２３】
図２は、１ページを印刷順に複数のバンドに分割して描画する手法を用いた場合の、メモリバンクの使用手順を説明するための説明図である。
【００２４】
図２（ａ）に示すように、最初は、ＤＲＡＭ１０３が有するメモリバンクの１つ（バンク１）が描画用メモリとして使用され、他のメモリバンクの１つ（バンク２）が印刷出力用メモリとして使用されているものとする。すなわち、描画装置１０４により、バンク１上に描画がおこなわれる。描画が終了すると、図２（ｂ）に示すように、２つのバンクの役割を交代するために、バンクの切り換えが行われる。
【００２５】
バンクの切換後、図２（ｃ）に示すように、描画装置１０４により次のバンドの描画がバンク２上に行われると同時に、バンク１に描画された最初のバンドのビットマップデータが画像データとしてプリンタインターフェース１０５により読み出され、読み出された画像データがビデオ信号として出力される。バンク２への描画及びバンク１の画像データの印刷出力が終了すると、図２（ｄ）に示すように、バンク１が描画用に、バンク２が印刷出力用に切り換えられる。
【００２６】
そして、図２（ｅ）に示すように３番目のバンドの描画がバンク１に行われると同時に、バンク２に描画されている２番目のバンドの画像データの印刷出力が行われ、その後、図２（ｆ）に示すように再びバンクの切り換えが行われる。
【００２７】
このようにバンクを交互に切り換えつつ１ページの描画及び印刷出力が行われるが、上述したようにバンク１及びバンク２は同一アドレスにマッピングされているので、メモリアクセスを要求する描画装置１０４及びプリンタインターフェース１０５は、いずれのバンクにアクセスするかを意識することなく、それぞれの処理を行うことができる。なお、上述した処理は、印刷機構１０６としてレーザプリンタ等のラスタスキャン方式のプリンタを採用する場合には、印刷バンドの最終ラインの出力が行われた後のレーザ走査の帰線期間に行われる。
【００２８】
描画装置１０４は、図示しないメインメモリ等のメモリ上に構成されたディスプレイリストを読み込み、印刷ページあるいはバンド等の、印刷領域を構成するビットマップ画像を発生する。画像データを発生すると、描画装置１０４からＤＭＡコントローラ１０１に対して、該当画像を描画すべきアドレスすなわち描画アドレスが出力される。すると、ＤＭＡコントローラ１０１から描画装置１０４へ、描画を開始すべく描画イネーブル信号が出力される。
【００２９】
図３は、ＤＭＡコントローラ１０１内の、同一アドレスにマッピングされた２つのバンクを描画用と印刷出力用とに交互に切り換えて使用する具体的な機構を示すブロック図である。
【００３０】
同図において、ＤＭＡコントローラ１０１は、バンク１カレントアドレスレジスタ３０１と、バンク２カレントアドレスレジスタ３０２と、セレクタ３０３、３０４、３０７及び３０８と、比較器３０５及び３０６と、制御回路３０９とを有している。バンク１カレントアドレスレジスタ３０１及びバンク２カレントアドレスレジスタ３０２は、それぞれのバンク直前にアクセスされたＲＯＷアドレスを保持するように構成されている。
【００３１】
描画装置１０４からメモリアクセス時にＤＭＡコントローラ１０１に対して出力される描画アドレス及び描画リクエストのうち、描画リクエストはＤＭＡコントローラ１０１の制御回路３０９に入力され、描画アドレスはセレクタ３０３、３０４及び３０８と、比較器３０５とに入力される。また、バンク１カレントアドレスレジスタ３０１及びバンク２カレントアドレスレジスタ３０２の出力すなわち各レジスタ３０１及び３０２に保持されているアドレス値は、セレクタ３０３及び３０４にそれぞれ入力される。
【００３２】
バンク１が描画用メモリ、バンク２が印刷出力用メモリとして動作しているとき、セレクタ３０３は、バンク１カレントアドレスレジスタ３０１の値を選択して比較器３０５に出力する。比較器３０５では、描画装置１０４から入力された描画アドレスとセレクタ３０３から送られてきたバンク１カレントアドレスレジスタ３０１の値とが比較され、値が一致している場合は、比較器３０５からセレクタ３０７へ一致信号が出力される。セレクタ３０７は、描画用のバンクがアクセスされるときは比較器３０５の値を反転出力し、印刷出力用のバンクがアクセスされるときは比較器３０６の値を反転出力する。一致信号の反転は、ＲＯＷミスすなわちアクセスしようとしているアドレスが現在ＤＲＡＭ上のバンクの活性になっているＲＯＷアドレスと異なっている状態であることを示しており、この場合はセレクタ３０７から、ＤＲＡＭ１０３のバンクの活性状態を終了させ必要なＲＯＷアドレスを活性することを要求する信号であるＲＯＷミスイネーブル信号が出力される。セレクタ３０７から出力されたＲＯＷミスイネーブル信号はメモリコントローラ１０２に入力される。
【００３３】
ＲＯＷミスイネーブル信号が入力されると、メモリコントローラ１０２では、ＤＲＡＭ１０３がシンクロナスＤＲＡＭである場合は、ＲＥＡＤあるいはＷＲＩＴＥコマンドに先だって、プリチャージコマンドでプリチャージが行われた後、新たなＲＯＷアドレスを活性化するアクティブコマンドを出力するという動作が行われる。また、ＤＲＡＭ１０３がＥＤＯＤＲＡＭである場合は、ＲＡＳ信号がネゲートされた後ＲＡＳ信号をアサートすることによって新たなＲＯＷアドレスが活性化するという動作がメモリコントローラ１０２により行われる。つまり、一致信号が出力されなければＲＯＷミスサイクルを発生するためＲＯＷミスイネーブル信号が出力される。また、セレクタ３０８では描画アドレスが選択され、そのアドレスがＤＭＡアドレスとして出力される。ＤＭＡアドレスは、現在処理されているアドレスとして、バンク１カレントアドレスレジスタ３０１及びバンク２カレントアドレスレジスタ３０２に入力される。
【００３４】
制御回路３０９に描画装置１０４からの描画リクエスト信号が入力されると、制御回路３０９からメモリコントローラ１０２へ、ＤＲＥＱ信号及びバンク選択信号が出力される。バンク選択信号は、アクセスするバンクがバンク１である場合はレベル「０」が出力される。メモリコントローラ１０２は、バンク選択信号で選択されたバンクのアクセス処理をＤＲＥＱ信号によって起動し、所定のタイミングでＤＲＡＭ１０３にアクセスし、データが受け付けられるタイミングでＤＡＣＫ信号を制御回路３０１に対して出力する。このＤＡＣＫ信号を受けると、制御回路３０９から描画装置１０４に対して、描画イネーブル信号が出力される。
【００３５】
描画装置１０４では、このイネーブル信号に同期して、ＤＲＡＭ１０３に対するデータの入出力が行われる。この画像データの入出力は、図１に示したデータ線を介して行われる。
【００３６】
また、セレクタ３０７から出力されているＲＯＷミスイネーブル信号は、制御回路３０９にも入力されており、メモリアクセスの終了時にＲＯＷミスイネーブル信号が入力されている場合は、制御回路３０９からバンク１カレントアドレスレジスタ３０１に書き込み信号が出力される。書き込み信号が入力されると、バンク１カレントアドレスレジスタ３０１に入力されているアクセス中のＲＯＷアドレスが新しいバンク１カレントアドレスとして保持される。
【００３７】
また、印刷用メモリバンクへのアクセス要求がプリンタインターフェース１０５からなされた場合、すなわちビデオアドレスとビデオリクエスト信号が制御回路３０９に入力された場合は、上述した描画用のメモリアクセスの場合と同様に動作が行われる。すなわち、セレクタ３０４がバンク２カレントアドレスレジスタ３０２の値を選択して比較器３０６に入力し、セレクタ３０７は比較器３０６の出力である一致信号の反転を出力し、バンク選択信号がバンク２のアクセスを示すレベル「１」として出力され、ＲＯＷミス時にバンク２カレントアドレスレジスタ３０２に新しいＲＯＷアドレスを書きこむための書き込み信号が出力される。
【００３８】
また、描画リクエスト信号とビデオリクエスト信号とが同時に制御回路３０９へ入力された場合は、制御回路３０９の制御により、所定の優先順位で順次処理が行われる。
【００３９】
バンクの切り換えは、制御回路３０９からメモリコントローラ１０２に対して出力されるバンク切り換え信号のレベルに応じて行われる。例えば、バンク切り換え信号がレベル「０」である場合は、描画用のバンクとしてバンク１が選択され、印刷出力用のバンクとしてバンク２が選択される。また、バンク切り換え信号がレベル「１」である場合は、描画用のバンクとしてバンク２が選択され、印刷出力用のバンクとしてバンク１が選択される。図３においては、セレクタ３０３が描画用のバンクとして、セレクタ３０４が印刷出力用のバンクとして、それぞれアクセスすべきバンクのバンクカレントアドレスレジスタ３０１または３０２を選択することによって、バンクの切り換えが実現される。また、制御回路３０９から前記レジスタ３０１、３０２への書き込み信号も、バンク切り換え信号の値に応じて入れ換えられる。
【００４０】
このようにして、同一アドレスにマッピングされた２つのメモリバンクを、交互に切り換えながら同時に動作させることができる。
【００４１】
図４〜図７は、ＤＲＡＭ１０３としてシンクロナスＤＲＡＭを採用した場合の、上述した各信号の出力タイミングを示すタイミングチャートである。
【００４２】
同図において、出力コマンドとして「ｐｒｅ」とあるのはプリチャージコマンドであり、「ａｃｔ」とあるのはバンクアクティブコマンドであり、「ｒｅａｄ」とあるのはリードコマンドであり、「ｗｒｉｔｅ」とあるのはライトコマンドである。また、出力アドレスとして「ｒｏｗ」とあるのはＲＯＷアドレスであり、「ｃＡ」「ｃＢ」とあるのは描画装置１０４のアクセス時のｃｏｌｕｍｎアドレスであり、「ｃＭ」「ｃＮ」「ｃＰ」及び「ｃＱ」とあるのは印刷機構１０６のアクセス時のｃｏｌｕｍｎアドレスである。さらに、出力アドレスとして「ｒＸｎ」（例えば、「ｒＡ０」）とあるのはアドレスＸのｎワード目のリードデータであり、ｗＸｎはアドレスＸのｎワード目のライトデータである。なお、本実施形態では、４ワードバーストアクセスのシステムを想定しているので、メモリは４ワード単位でアクセスされる。
【００４３】
図４において、期間ｔ１で描画リクエストが出力され、ｔ２でメモリサイクルがスタートされるが、この場合は前回のアクセス時のＲＯＷアドレスと異なる番地のアクセスであるので、同時にＲＯＷミスイネーブル信号が発生している。そのため、ｔ２でプリチャージコマンドが発行され、バンク１が非活性にされ、ｔ５で新たなＲＯＷアドレスを活性化するためのバンクアクティブコマンドが発行されて新たなＲＯＷコマンドが発行される。
【００４４】
ｔ８でアドレスｃＡに対してリードコマンドが発生し、ｔ１１〜ｔ１４でデータｒＡ０〜ｒＡ３がＤＲＡＭ１０３から出力される。このとき、ｔ１１において描画イネーブル信号が出力され、描画装置１０４によるデータの取りこみ（リード動作）が行われる。そして、ｔ１４において描画装置１０４によるリード動作が終了する。
【００４５】
ｔ１３でビデオリクエスト信号が入力されると、このときＤＲＡＭ１０３はリード動作中であるので、サイクルが終了するまでアクセスは待機され、ｔ１４でリード動作が終了するとｔ１５からビデオリクエスト信号に応じたアクセスが開始される。このとき、ＲＯＷアドレスは前回のバンク２のアクセスと同一であったので、ＲＯＷミスイネーブル信号が出力されない。従って、ＲＯＷミスサイクルは発生せず、アドレスｃＭのリードコマンドが発行される。
【００４６】
そして、ｔ１８〜ｔ２１でリードデータｒＭ０〜ｒＭ３が出力されると同時にビデオデータイネーブル信号が出力され、プリンタインターフェース１０５によりこのリードデータが取りこまれる。ｔ２１で、印刷出力用バンクのリードサイクルは終了する。ｔ２１では描画リクエスト信号が再びアサートされると、このリクエストはｔ２３まで待たされ、ｔ２３でアドレスｃＡに対するライトコマンドが発行される。このときも、ＲＯＷアドレスはヒットしており、ＲＯＷミスイネーブル信号はアサートされない。
【００４７】
ｔ２３〜ｔ２６で描画イネーブル信号が出力され、これに同期して、描画装置１
同様にして、ｔ２８〜ｔ３４で印刷出力用バンクのＲＯＷアドレスヒットのリードサイクルが、ｔ３７〜ｔ４９で印刷出力用バンクのＲＯＷアドレスミスヒットのリードサイクルが発生していることが、ＲＯＷミスイネーブル信号のレベルを見ることにより確認できる。
【００４８】
ｔ５１では、バンク切り換え信号がレベル「０」からレベル「１」に変化している。すなわち、ここでバンクの切り換えが行われることを示している。ｔ５２でビデオリクエスト信号がアサートされ、ｔ５３〜ｔ６５で印刷出力用のバンクのＲＯＷアドレスミスヒットのリードサイクルが発生し、ｔ６６以降にＲＯＷアドレスヒットサイクルが発生している。
【００４９】
ｔ５０以前では、バンク選択信号は描画アクセス時のコマンド発行時にレベル「０」、印刷アクセス時のコマンド発生時（ｔ５１）にレベル「１」となっている。バンク選択信号が「０」であるときはバンク１をアクセスし、バンク選択信号が「１」であるときはバンク２をアクセスするようにＤＲＡＭ１０３は定義されているので、このバンク選択信号をみることにより実際にバンクの切り換えが行われているか否かが判る。
【００５０】
また、ＲＯＷアドレスがヒットしたときのメモリサイクルクロック数とミスヒットした時のメモリサイクルのクロック数とが著しく異なることが、図４〜図７に示したタイミングチャートから判る。
【００５１】
本来、印刷出力においても描画においてもアクセスアドレスの連続性は非常に強いので、お互いに干渉しなければＲＯＷアドレスがヒットする可能性が非常に高い。しかし同一バンクに対して描画と印刷出力が同時に動作する場合は、相関しない双方のアクセスが交互に発生するので、ほとんどヒットしないことが容易に予想される。これに対して、本実施形態では、上述したように構成することにより、非常に高い確率でヒットすることが可能となる。
【００５２】
以上説明したように、本実施形態によれば、２つ以上のバンクを有するＤＲＡＭ１０３の、１つのバンクを描画用とし、他の１つを印刷出力用として、同一アドレスにマッピングし、これらのバンクを交互に切り換えて使用するようにしたので、ＲＯＷアドレスのミスヒットを飛躍的に減少し、それによる描画速度、印刷速度の向上、メモリ管理の簡素化を図ることが可能となる。
【００５３】
なお、本実施形態では、描画装置とプリンタインターフェースとでメモリバンクを分け、同一アドレスにマッピングして交互に切り換えて使用するように構成したが、印刷機構に直接画像データを出力せず、ハードディスク等の二次記憶装置に画像データを次々に詰め込んだ後で印刷出力するように構成されている印刷装置においては、上述したプリンタインターフェースに代えてハードディスクインターフェースあるいは大容量の他のメモリ領域への転送インターフェース、あるいは汎用バスインターフェースを用いるように構成しても、上述した実施形態と同様の効果を得ることができる。
【００５４】
さらに、より多くのバンクを有するメモリを採用する場合には、各バンクを複数の印刷バンドの描画や印刷出力に割り当てたり、ハードディスクインターフェース等をｈ組めて同一アドレスにマッピングできるように構成してもよい。
【００５５】
さらにまた、なお、本実施形態を適用されるプリンタは、レーザビームプリンタに限られるものではなく、インクジェットプリンタ等、他のプリント方式のプリンタでもよいことは言うまでもない。
【００５６】
さらにまた、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器から成る装置に本発明を適用してもよい。また、本発明は、システムあるいは装置にプログラムを供給することによって実施される場合にも適用できることはいうまでもない。この場合、本発明に係るプログラムを格納した記憶媒体が本発明を構成することになる。そして、該記憶媒体からそのプログラムをシステムあるいは装置に読み出すことによって、そのシステムあるいは装置が、予め定められたしかたで動作する。
【００５７】
また、上述した実施形態の機能を実現するソフトウエアのプログラムコードを記録した記憶媒体をシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵ，ＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、本発明の目的が達成されることはいうまでもない。
【００５８】
この場合、記憶媒体から読み出されたプログラムコード自体が本発明の新規な機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００５９】
プログラムコードを供給する為の記憶媒体としては、例えば、フロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００６０】
また、コンピュータが読み出したプログラムコードを実行することにより上述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づいて、コンピュータ上で稼動しているＯＳ等が実施の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることはいうまでもない。
【００６１】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づいて、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることはいうまでもない。
【００６２】
【発明の効果】
以上説明したように、請求項１の印刷装置または請求項６の印刷装置のメモリ制御方法によれば、複数のバンクのうち描画手段により描画される描画用バンクとしての第１のバンク、及び複数のバンクのうち転送手段により読み出される転送用バンクとしての第２のバンクを同一アドレスを用いてマッピングし、第１のバンクを描画用バンクから転送用バンクへ、第２のバンクを転送用バンクから描画用バンクへ夫々所定のタイミングで切り換えるようにしたので、ＲＯＷアドレスのミスヒットを飛躍的に減少し、それによる描画速度、印刷速度の向上、メモリ管理の簡素化を図ることができるという効果が得られる。さらには、少ないメモリ量で描画速度、及び印刷速度の向上を図ることができるという効果が得られる。
【００６３】
請求項１１の記録媒体によれば、１ページを印刷順に複数のバンドに分割してバンド単位で描画処理及び出力処理を行う印刷装置のメモリ制御プログラムであって、印刷装置は、バンドに対応するバンクを複数有する画像メモリと、画像メモリ上に画像を描画する描画手段と、画像メモリから画像を読み出して画像データとして転送する転送手段とを有し、複数のバンクのうち描画手段により描画される描画用バンクとしての第１のバンク、及び複数のバンクのうち転送手段により読み出される転送用バンクとしての第２のバンクを同一アドレスを用いてマッピングするマッピング工程と、第１のバンクを描画用バンクから転送用バンクへ、第２のバンクを転送用バンクから描画用バンクへ夫々所定のタイミングで切り換えるバンク切換工程とを含むメモリ制御プログラムを、印刷装置のコンピュータにより読取可能な形式で記録したことにより、かかる記録媒体に記録されたプログラムを従来の印刷装置のコンピュータに読み取らせて実行させることにより、上述した請求項１の印刷装置と同様の効果を得ることが出来る。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る印刷装置の主要部すなわち描画及び印刷出力を実行する部分の構成を示すブロック図である。
【図２】１ページを印刷順に複数のバンドに分割して描画する手法を用いた場合の、メモリバンクの使用手順を説明するための説明図である。
【図３】ＤＭＡコントローラ１０１内の、同一アドレスにマッピングされた２つのバンクを描画用と印刷出力用とに交互に切り換えて使用する具体的な機構を示すブロック図である。
【図４】ＤＲＡＭ１０３としてシンクロナスＤＲＡＭを採用した場合の、上述した各信号の出力タイミングを示すタイミングチャートである。
【図５】ＤＲＡＭ１０３としてシンクロナスＤＲＡＭを採用した場合の、上述した各信号の出力タイミングを示すタイミングチャートである。
【図６】ＤＲＡＭ１０３としてシンクロナスＤＲＡＭを採用した場合の、上述した各信号の出力タイミングを示すタイミングチャートである。
【図７】ＤＲＡＭ１０３としてシンクロナスＤＲＡＭを採用した場合の、上述した各信号の出力タイミングを示すタイミングチャートである。
【符号の説明】
１０１  ＤＭＡコントローラ  （切換手段
１０３  ＤＲＡＭ  （画像メモリ）
１０４  描画装置  （描画手段）
１０５  プリンタインターフェース  （転送手段）
３０７、３０８  セレクタ  （切換手段）
【図１】
0003902886.tif 000002
【図２】
0003902886.tif 000003
【図３】
0003902886.tif 000004
【図４】
0003902886.tif 000005
【図５】
0003902886.tif 000006
【図６】
0003902886.tif 000007
【図７】
0003902886.tif 000008