(57)【特許請求の範囲】
【請求項１】
集積回路が作り込まれた主面が絶縁性の基板上に強誘電体または高誘電率を有する誘電体からなる容量絶縁膜を含む容量素子を形成する工程と、
前記基板及び前記容量素子上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に少なくともアルミ−シリコン−銅合金、またはアルミ−銅合金、またはアルミを含み、窒化チタンを最上層とする金属配線を形成する工程と、
前記層間絶縁膜及び前記金属配線上に３００ｎｍ以上の水素を含有する窒化シリコン膜を形成し、その後熱処理する工程とを含む半導体装置の製造方法。
【請求項２】
前記強誘電体は、ビスマス層状ペロブスカイト構造を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体または高誘電率を有する誘電体を容量絶縁膜とする容量素子を内蔵する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在、低動作電圧かつ高速書込み・高速読出しが可能な強誘電体を容量絶縁膜に用いた不揮発性ＲＡＭ(FeRAM)がICカード等に実用化され始めている。さらにICカードが高性能化するに従い、FeRAMの多層配線化が求められている。またダイナミックＲＡＭの高集積化に伴い、容量絶縁膜として従来用いられてきた酸化シリコン膜または窒化シリコン膜に代わって高誘電体を用いる技術が広く研究されている。
【０００３】
これらの半導体装置を実現するための最重要課題は、容量素子の特性を劣化させることなく集積化を実現するための構造およびその製造方法を開発することにある。
【０００４】
以下、従来の半導体装置の製造方法について、図面を参照しながら説明する。図８（a）〜図８（c）は、従来の半導体装置の製造方法を説明する要部工程断面図である。まず図８（a）に示すように、集積回路が作り込まれた表面が絶縁性のシリコン基板１上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極４を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３及び下部電極２を形成し、容量素子５を構成する。次に図８（b）に示すように、層間絶縁膜としてシリコン酸化膜６を成膜した後、チタン膜20nm、窒化チタン膜100nm、アルミ-シリコン-銅合金膜700nm、及び窒化チタン膜30nmを成膜、選択的にエッチングし、チタン７、窒化チタン８、アルミ-シリコン-銅合金９、及び窒化チタン１０から構成される金属配線１１を形成する。次に図８（c）に示すように、窒化シリコン膜200nmを成膜した後、選択的にエッチングし水素を含有する窒化シリコン１２を形成する。次に、酸素雰囲気にて450℃で１時間熱処理する。
【０００５】
以上、簡単のために基板中の集積回路へのコンタクト、容量素子へのコンタクト、保護膜形成など本発明に直接関係無い部品、工程は省略した。
【０００６】
このようにFeRAMにおいては、工程中に発生する基板中の集積回路の損傷は、一般的に用いられる水素雰囲気での熱処理ではなく、酸素雰囲気中での熱処理により、水素を含有する膜から局所的に発生する水素により回復させる。また、酸化物である強誘電体には逆に酸素を供給し、容量素子の信頼性を高める。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の製造方法では、窒化シリコン及び金属配線最上層の窒化チタンが酸素雰囲気中での熱処理時に数μmの大きさで無数にはがれるという問題が有り、金属配線の同層リークやさらに上層の金属配線との層間リークあるいは保護膜のカバレッジ不良の原因となっていた。
【０００８】
この課題が発生する要因は、高温での熱処理のためアルミ-シリコン-銅合金が動きやすくなり大きなストレスが発生すること、アルミ-シリコン-銅合金と金属配線最上層の窒化チタンとの密着性が充分でないこと、窒化チタン及び窒化シリコンがストレスに対して弱いことである。
【０００９】
本発明は、窒化シリコン及び金属配線最上層の窒化チタンがはがれず、高歩留り、高信頼性の半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この課題を解決するために、本発明の半導体装置の製造方法は、以下の少なくともいずれかの対策工程を有している。
（１）窒化チタンの表面を酸化させる。
（２）窒化チタンを厚膜化する。
（３）窒化シリコンを厚膜化する。
（４）アルミ-シリコン-銅合金膜を加熱スパッタにて成膜し、緻密化する。
（５）アルミ-シリコン-銅合金を厚膜化する。
（６）アルミ-シリコン-銅合金と金属配線最上層の窒化チタンとの間にチタンを形成する。
（７）窒化シリコン形成後の酸素雰囲気中での熱処理を低温化する。
【００１１】
これにより窒化シリコン及び金属配線最上層の窒化チタンがはがれず、高歩留り、高信頼性の半導体装置が得られる。
【００１２】
本発明の第１の発明は、窒化チタンの表面を、150℃以上での酸素プラズマ処理または酸化雰囲気での400℃以上での熱処理により酸化させる。このため、窒化チタンの表面が強化され、窒化シリコン形成後の酸素雰囲気中での熱処理でのストレスに対して、窒化シリコン及び金属配線最上層の窒化チタンのはがれを防ぐことができる。
【００１３】
本発明の他の発明は、窒化チタンを40nm以上に厚膜化する。このため、窒化チタンがストレスに対して強くなり、窒化シリコン及び金属配線最上層の窒化チタンのはがれを防ぐことができる。
【００１４】
本発明の他の発明は、窒化シリコンを300nm以上に厚膜化する。このため、窒化シリコンがストレスに対して強くなり、窒化シリコン及び金属配線最上層の窒化チタンのはがれを防ぐことができる。
【００１５】
本発明の他の発明は、アルミ-シリコン-銅合金膜を100℃以上の加熱スパッタにて成膜し、緻密化する。このため、アルミ-シリコン-銅合金が熱処理に対して動きにくくなり、窒化シリコン及び金属配線最上層の窒化チタンのはがれを防ぐことができる。
【００１６】
本発明の他の発明は、アルミ-シリコン-銅合金膜を800nm以上に厚膜化する。このため、アルミ-シリコン-銅合金が熱処理に対して動きにくくなり、窒化シリコン及び金属配線最上層の窒化チタンのはがれを防ぐことができる。
【００１７】
本発明の他の発明は、アルミ-シリコン-銅合金と金属配線最上層の窒化チタンとの間にチタンを形成する。このため、アルミ-シリコン-銅合金と金属配線最上層の窒化チタンとの密着性が向上し、窒化シリコン及び金属配線最上層の窒化チタンのはがれを防ぐことができる。
【００１８】
本発明の他の発明は、窒化シリコン形成後の酸素雰囲気中での熱処理を400℃以下に低温化する。このため、アルミ-シリコン-銅合金が熱処理に対して動きにくくなり、窒化シリコン及び金属配線最上層の窒化チタンのはがれを防ぐことができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２０】
（実施の形態１）
図１（a）〜図１（c）は、本発明の実施の形態１による半導体装置の製造方法を示す要部工程断面図である。図１（a）に示すように、集積回路が作り込まれた表面が絶縁性のシリコン基板１上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極４を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３及び下部電極２を形成し、容量素子５を構成する。次に図１（b）に示すように、層間絶縁膜としてシリコン酸化膜６を成膜した後、チタン膜20nm、窒化チタン膜100nm、アルミ-シリコン-銅合金膜700nm、及び窒化チタン膜30nmを成膜、選択的にエッチングし、チタン７、窒化チタン８、アルミ-シリコン-銅合金９、及び窒化チタン１０から構成される金属配線１１を形成した後、150℃での酸素プラズマ処理を1000W,3分行う。次に図１（c）に示すように、窒化シリコン膜200nmを成膜した後、選択的にエッチングし水素を含む膜である窒化シリコン１２を形成した後、酸素雰囲気にて450℃で１時間熱処理する。
【００２１】
以上、簡単のために基板中の集積回路へのコンタクト、容量素子へのコンタクト、保護膜形成など本発明に直接関係無い部品、工程は省略した。
【００２２】
下部電極２及び上部電極４としては白金膜が使用されるが、その他にイリジウム、パラジウムまたはロジウムの単層膜、それらの積層膜または合金膜が用いられる。また、下部電極の下層及び上部電極の上層には、シリコン基板１及び第１の層間絶縁膜６との密着層として、チタンまたはタンタル、それらの化合物が使用されることがある。
【００２３】
また容量絶縁膜３を構成する酸化物強誘電体としては、例えばビスマス層状ペロブスカイト構造の強誘電体が用いられる。一般に強誘電体としてはチタン酸バリウムに代表される金属酸化物強誘電体があるが、ビスマス層状ペロブスカイト構造の強誘電体は強誘電体としての安定性においてチタン酸バリウム等より優れている。
【００２４】
150℃での酸素プラズマ処理は、酸素雰囲気中400℃以上での熱処理でもよい。また、金属配線形成時のレジスト灰化と兼ねてもよい。
【００２５】
窒化チタン１０の表面を、150℃以上での酸素プラズマ処理または酸化雰囲気での400℃以上での熱処理により酸化させるため、窒化チタン１０の表面が強化され、窒化シリコン１２形成後の酸素雰囲気中での熱処理でのストレスに対して、窒化シリコン１２及び金属配線最上層の窒化チタン１０のはがれを防ぐことができる。
【００２６】
（実施の形態２）
図２（a）〜図２（c）は、本発明の実施の形態２による半導体装置の製造方法を示す要部工程断面図である。図１に示す実施の形態１と同一箇所には同一符号を付して詳細説明を省略する。図２（a）に示すように、シリコン基板１上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極４を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３及び下部電極２を形成し、容量素子５を構成する。次に図２（b）に示すように、シリコン酸化膜６を成膜した後、チタン膜20nm、窒化チタン膜100nm、アルミ-シリコン-銅合金膜700nm、及び窒化チタン膜40nmを成膜、選択的にエッチングし、チタン７、窒化チタン８、アルミ-シリコン-銅合金９、及び窒化チタン１３から構成される金属配線１４を形成する。次に図２（c）に示すように、窒化シリコン膜200nmを成膜した後、選択的にエッチングし窒化シリコン１２を形成した後、酸素雰囲気にて450℃で１時間熱処理する。
【００２７】
窒化チタン１３を40nm以上に厚膜化するため、窒化チタン１３がストレスに対して強くなり、窒化シリコン１２及び金属配線最上層の窒化チタン１３のはがれを防ぐことができる。この方法は、金属配線エッチング時のレジスト選択比が問題にならなければ、工程が増加せず、スループットもほとんど変わらず簡便である。
【００２８】
（実施の形態３）
図３（a）〜図３（c）は、本発明の実施の形態３による半導体装置の製造方法を示す要部工程断面図である。図１に示す実施の形態１と同一箇所には同一符号を付して詳細説明を省略する。図３（a）に示すように、シリコン基板１上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極４を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３及び下部電極２を形成し、容量素子５を構成する。次に図３（b）に示すように、シリコン酸化膜６を成膜した後、チタン膜20nm、窒化チタン膜100nm、アルミ-シリコン-銅合金膜700nm、及び窒化チタン膜30nmを成膜、選択的にエッチングし、チタン７、窒化チタン８、アルミ-シリコン-銅合金９、及び窒化チタン１０から構成される金属配線１１を形成する。次に図３（c）に示すように、窒化シリコン膜300nmを成膜した後、選択的にエッチングし窒化シリコン１５を形成した後、酸素雰囲気にて450℃で１時間熱処理する。
【００２９】
窒化シリコン１５を300nm以上に厚膜化するため、窒化シリコン１５がストレスに対して強くなり、窒化シリコン１５及び金属配線最上層の窒化チタン１０のはがれを防ぐことができる。この方法は、段差が大きくなることによってさらに上層の金属配線や保護膜が問題にならなければ、工程が増加せず簡便である。
【００３０】
（実施の形態４）
図４（a）〜図４（c）は、本発明の実施の形態４による半導体装置の製造方法を示す要部工程断面図である。図１に示す実施の形態１と同一箇所には同一符号を付して詳細説明を省略する。図４（a）に示すように、シリコン基板１上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極４を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３及び下部電極２を形成し、容量素子５を構成する。次に図４（b）に示すように、シリコン酸化膜６を成膜した後、チタン膜20nm、窒化チタン膜100nm、アルミ-シリコン-銅合金膜700nm、及び窒化チタン膜30nmを成膜、選択的にエッチングし、チタン７、窒化チタン８、アルミ-シリコン-銅合金１６、及び窒化チタン１０から構成される金属配線１７を形成する。ここで、アルミ-シリコン-銅合金膜は100℃の加熱スパッタにて成膜する。次に図４（c）に示すように、窒化シリコン膜200nmを成膜した後、選択的にエッチングし窒化シリコン１２を形成した後、酸素雰囲気にて450℃で１時間熱処理する。
【００３１】
アルミ-シリコン-銅合金膜１６を100℃以上の加熱スパッタにて成膜し、緻密化するため、アルミ-シリコン-銅合金１６が熱処理に対して動きにくくなり、窒化シリコン１２及び金属配線最上層の窒化チタン１０のはがれを防ぐことができる。この方法は、コンタクトでの下地との反応の問題が無ければ、コンタクトのメタルカバレッジ改善にも効果が有る。
【００３２】
（実施の形態５）
図５（a）〜図５（c）は、本発明の実施の形態５による半導体装置の製造方法を示す要部工程断面図である。図１に示す実施の形態１と同一箇所には同一符号を付して詳細説明を省略する。図５（a）に示すように、シリコン基板１上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極４を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３及び下部電極２を形成し、容量素子５を構成する。次に図５（b）に示すように、シリコン酸化膜６を成膜した後、チタン膜20nm、窒化チタン膜100nm、アルミ-シリコン-銅合金膜800nm、及び窒化チタン膜30nmを成膜、選択的にエッチングし、チタン７、窒化チタン８、アルミ-シリコン-銅合金１８、及び窒化チタン１０から構成される金属配線１９を形成する。次に図５（c）に示すように、窒化シリコン膜200nmを成膜した後、選択的にエッチングし窒化シリコン１２を形成した後、酸素雰囲気にて450℃で１時間熱処理する。
【００３３】
アルミ-シリコン-銅合金膜１８を800nm以上に厚膜化するため、アルミ-シリコン-銅合金１８が熱処理に対して動きにくくなり、窒化シリコン１２及び金属配線最上層の窒化チタン１０のはがれを防ぐことができる。この方法は、金属配線エッチング時のレジスト選択比と段差が大きくなることによる影響が問題にならなければ、工程が増加せず簡便である。
【００３４】
（実施の形態６）
図６（a）〜図６（c）は、本発明の実施の形態６による半導体装置の製造方法を示す要部工程断面図である。図１に示す実施の形態１と同一箇所には同一符号を付して詳細説明を省略する。図６（a）に示すように、シリコン基板１上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極４を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３及び下部電極２を形成し、容量素子５を構成する。次に図６（b）に示すように、シリコン酸化膜６を成膜した後、チタン膜20nm、窒化チタン膜100nm、アルミ-シリコン-銅合金膜800nm、チタン膜20nm、及び窒化チタン膜30nmを成膜、選択的にエッチングし、チタン７、窒化チタン８、アルミ-シリコン-銅合金９、チタン２０及び窒化チタン１０から構成される金属配線２１を形成する。次に図６（c）に示すように、窒化シリコン膜200nmを成膜した後、選択的にエッチングし窒化シリコン１２を形成した後、酸素雰囲気にて450℃で１時間熱処理する。
【００３５】
アルミ-シリコン-銅合金９と金属配線最上層の窒化チタン１０との間にチタン２０を形成するため、アルミ-シリコン-銅合金９と金属配線最上層の窒化チタン１０との密着性が向上し、窒化シリコン１２及び金属配線最上層の窒化チタン１０のはがれを防ぐことができる。
【００３６】
（実施の形態７）
図７（a）〜図７（c）は、本発明の実施の形態７による半導体装置の製造方法を示す要部工程断面図である。図１に示す実施の形態１と同一箇所には同一符号を付して詳細説明を省略する。図７（a）に示すように、シリコン基板１上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極４を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３及び下部電極２を形成し、容量素子５を構成する。次に図７（b）に示すように、シリコン酸化膜６を成膜した後、チタン膜20nm、窒化チタン膜100nm、アルミ-シリコン-銅合金膜800nm、及び窒化チタン膜30nmを成膜、選択的にエッチングし、チタン７、窒化チタン８、アルミ-シリコン-銅合金９、及び窒化チタン１０から構成される金属配線１１を形成する。次に図７（c）に示すように、窒化シリコン膜200nmを成膜した後、選択的にエッチングし窒化シリコン１２を形成した後、酸素雰囲気にて400℃で１時間熱処理する。
【００３７】
窒化シリコン１２形成後の酸素雰囲気中での熱処理を400℃以下に低温化するため、アルミ-シリコン-銅合金９が熱処理に対して動きにくくなり、窒化シリコン１２及び金属配線最上層の窒化チタン１０のはがれを防ぐことができる。この方法は、基板中の集積回路の損傷が充分回復すれば、工程も増えず、スループットも悪化せず最も簡便である。
【００３８】
【発明の効果】
以上のように本発明は、アルミ-シリコン-銅合金が動きにくくすること、アルミ-シリコン-銅合金と金属配線最上層の窒化チタンとの密着性を確保すること、窒化チタン及び窒化シリコンがストレスに対して強くすることにより、窒化シリコン及び金属配線最上層の窒化チタンがはがれない優れた半導体装置を実現できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の製造方法を示す要部工程断面図
【図２】本発明の実施の形態２による半導体装置の製造方法を示す要部工程断面図
【図３】本発明の実施の形態３による半導体装置の製造方法を示す要部工程断面図
【図４】本発明の実施の形態４による半導体装置の製造方法を示す要部工程断面図
【図５】本発明の実施の形態５による半導体装置の製造方法を示す要部工程断面図
【図６】本発明の実施の形態６による半導体装置の製造方法を示す要部工程断面図
【図７】本発明の実施の形態７による半導体装置の製造方法を示す要部工程断面図
【図８】従来の半導体装置の製造方法を示す要部工程断面図
【符号の説明】
１  シリコン基板
２  下部電極
３  容量絶縁膜
４  上部電極
５  容量素子
６  シリコン酸化膜
７  チタン
８  窒化チタン
９  アルミ-シリコン-銅合金
１０  窒化チタン
１１  金属配線
１２  窒化シリコン
１３  窒化チタン
１４  金属配線
１５  窒化シリコン
１６  アルミ-シリコン-銅合金
１７  金属配線
１８  アルミ-シリコン-銅合金
１９  金属配線
２０  チタン
【図１】
0003937657.tif 000002
【図２】
0003937657.tif 000003
【図３】
0003937657.tif 000004
【図４】
0003937657.tif 000005
【図５】
0003937657.tif 000006
【図６】
0003937657.tif 000007
【図７】
0003937657.tif 000008
【図８】
0003937657.tif 000009