(57)【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層（１）と、
この第１半導体層上に形成された第２導電型の第２半導体層（２）と、
この第２半導体層内に形成されるとともに、前記第２半導体層表面に接合部が終端するように部分的に形成された第１導電型のベース層（３）と、
このベース層内に形成されるとともに、前記ベース層表面に接合部が終端するように部分的に形成された第２導電型のソース層（４）と、
前記第２半導体層と前記ソース層との間の前記ベース層表面をチャネル領域として、少なくともこのチャネル領域上にゲート絶縁膜（５）を介して形成されたゲート電極（６）と、
前記ベース層と前記ソース層の両方に接触部を有するソース電極（８）と、
前記第１半導体層を介してドレイン電流を供給するドレイン電極（９）と、
前記第１半導体層と前記第２半導体層の間に、前記第２半導体層より高濃度に形成された第２導電型のバッファ層（１０’）とを備え、
ダイシングカットにより半導体チップとして構成された絶縁ゲート型バイポーラトランジスタであって、
前記バッファ層は、前記ダイシングカットにより形成された前記半導体チップの端部切断面のすべてにおいて露出しないように形成されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記端部切断面のすべてにおいて前記第１半導体層と前記第２半導体層がｐｎ接合しており、前記端部切断面から所定距離内部に前記バッファ層の端部（１０ａ）が位置していることを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項３】
請求項１又は２に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
フォトマスク（１１）を用いて前記第１半導体層上に前記バッファ層を部分的に形成し、
前記バッファ層が形成されていない位置で前記ダイシングカットを行って前記半導体チップを得ることを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項４】
前記フォトマスクは、前記バッファ層を島状あるいは網目状に形成するパターンのものであって、このフォトマスクを用いて島状あるいは網目状のバッファ層を前記第１半導体層上に部分的に形成することを特徴とする請求項３に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）に関する。
【０００２】
【従来の技術】
従来のＩＧＢＴの構造を図５に示す。
図５において、ｐ型の半導体基板１上に低濃度のｎ型層２が形成されており、このｎ型層２の表面には接合部が終端するように部分的にｐ型のベース領域３が形成されている。このベース領域３内には、ベース領域３表面に接合部が終端するように部分的に形成された高濃度のｎ型のソース領域４が形成されており、ｎ型層２とソース領域４の間のベース領域３表面をチャネル領域として、このチャネル領域上でベース領域３とソース領域４の一部を覆うように、ゲート絶縁膜５を介してゲート電極６が形成されている。また、ゲート電極６は層間絶縁膜７で覆われている。
【０００３】
ベース領域３とソース領域４に対しその両方に接触するようにソース電極８が形成され、半導体基板１の裏面側にはドレイン電流を供給するドレイン電極９が形成されている。
また、半導体基板１とｎ型層２の間には、高濃度のｎ型バッファ層１０が形成されている。このバッファ層１０は、半導体基板１からの正孔注入を抑制して、ターンオフ時間を短縮するとともにラッチアップを防止するために設けられている。
【０００４】
図６に、ＩＧＢＴを車両の負荷駆動用に用いた場合の電気結線を示す。図６（ａ）に示すように、ＩＧＢＴ１００は、負荷（例えば、イグニッションコイル）１０１に直列接続され、車載バッテリ１０２からイグニッションスイッチ１０３を介した電源供給を受けて負荷１０１を駆動する。また、車載バッテリ１０２からの電源供給ラインには、インダクタンス負荷１０４が並列接続されている。
【０００５】
ここで、イグニッションスイッチ１０３をオフすると、図６（ｂ）に示すように、インダクタンス負荷１０４の逆起電力により電源ラインに負電圧が発生し、ＩＧＢＴ１００のドレイン電極９に、−１００〜−２００Ｖのノイズ電圧が印加されることがある。
ＩＧＢＴ１００の正電圧に対する耐圧は、ｎ型層２とベース領域３で形成されるｐｎ接合で決定され、負電圧に対する耐圧は、半導体基板１とバッファ層１０で形成されるｐｎ接合で決定される。
【０００６】
ここで、図５に示すＩＧＢＴ１００は、ダイシングカットにより半導体チップとして構成されているため、ダイシングカットにより形成された端部切断面にバッファ層１０が露出している。この端部切断面は、切断により結晶状態が著しく荒れており、ｐｎ接合がきれいに形成されていない。
このため、端部切断面でのｐｎ接合は著しく耐圧が低下し、負電圧が印加された場合、端面の最も耐圧の低い箇所（図５中の点線で囲った部分）で局所的に降伏がおこり、負電圧エネルギーが端部に集中して熱破壊に至ることがある。
【０００７】
【発明が解決しようとする課題】
本発明は上記問題に鑑みたもので、負電圧ノイズに対する端部の局所的降伏を抑制し、負電圧ノイズ耐量を向上させることを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１、２に記載の発明においては、バッファ層を、ダイシングカットにより形成された端部切断面のすべてにおいて露出しないように形成したことを特徴としている。ｐｎ接合の耐圧は接合部の濃度によって決定され、濃度が高いほど耐圧が低下する。上記のようにバッファ層を端部切断面のすべてにおいて露出させないことにより、半導体基板とバッファ層によるｐｎ接合の耐圧が、端部切断面でのｐｎ接合の耐圧より低くなる。従って、半導体基板とバッファ層によるｐｎ接合全体が降伏することで広い面積で負電圧エネルギーを吸収することができるため、従来のものに比べて負電圧耐量を向上させることができる。
【０００９】
請求項３に記載の発明においては、フォトマスクを用いて部分的にバッファ層を形成し、バッファ層が形成されていない位置でダイシングカットを行うことにより、請求項１又は２に記載したＩＧＢＴを製造することができる。
また、請求項４に記載の発明によれば、バッファ層を島状あるいは網目状に形成することで、オン抵抗を低下させたＩＧＢＴを製造することができ、その場合に１つのフォトマスクで、バッファ層を、部分的、かつ島状あるいは網目状に形成することができる。
【００１０】
【発明の実施の形態】
（第１実施形態）
図１に本発明の一実施形態に係るＩＧＢＴの断面構成を示す。
本実施形態に係るＩＧＢＴ１００は、図５に示すものと基本的な構成は同じ（図５中の符号と同一の符号を付した部分は同一のものを示す）であるが、バッファ層が端部切断面において露出しないように形成されている点が異なる。
【００１１】
すなわち、本実施形態においては、図に示すように、端部切断面において半導体基板１とｎ型層２がｐｎ接合しており、バッファ層１０’の端部１０ａは、端部切断面から所定距離だけ内部に位置している。この場合、所定距離とは、ダイシングの関係で荒れの影響のない距離である。
この図１に示すＩＧＢＴ１００の製造方法について説明する。
【００１２】
まず、図２（ａ）に示すように、３×１０18ｃｍ-3程度の不純物濃度を有するｐ型の半導体基板１上に、図に示すパターンのフォトマスク１１を用いて、１×１０18ｃｍ-3程度の不純物濃度を有するバッファ層１０’を部分的に形成する。なお、図５に示す従来のものでは、バッファ層１０をエピタキシャル成長にて一様に形成している。
【００１３】
この後、図２（ｂ）に示すように、２×１０14ｃｍ-3程度の低濃度のｎ型層２をエピタキシャル成長させる。
この後、従来のものと同様の製造方法にて、ベース領域３、ソース領域４、ゲート絶縁膜５、ゲート電極６、層間絶縁膜７、ソース電極８およびドレイン電極９を形成する。具体的には、ｎ型層２の表面を酸化し、パターニングしてゲート絶縁膜５を形成し、ゲート絶縁膜５をマスクとしてベース領域３、ソース領域４を形成する。そして、層間絶縁膜７を形成し、続いてゲート絶縁膜５と層間絶縁膜７にコンタクト孔を開口して、ソース電極８を形成する。また、半導体基板１の裏面に金属膜を蒸着してドレイン電極９を形成する。
【００１４】
なお、上記したベース領域３、ソース領域４、ゲート電極６等は、バッファ層１０’の端部１０ａと位置合わせして形成されている。
この後、図２（ｃ）に示すように、バッファ層１０’が形成されていない部分でダイシングカットし、個々の半導体チップを得る。なお、図２（ｃ）では、上記したベース領域３〜ドレイン電極９の構成が省略されている。
【００１５】
このような製造方法を用いることにより、バッファ層１０’を、ダイシングカットにより形成された端部切断面において露出しないように形成することができる。
（第２実施形態）
第１実施形態ではバッファ層１０’を一様に形成するものを示したが、バッファ層１０’を、図３（ａ）に示す網目状、あるいは図３（ｂ）に示す島状に形成してもよい。このようにバッファ層１０’を網目状あるいは島状にすることにより、正電圧印加時に半導体基板１からｎ型層２への正孔電流が流れやすくなり、オン抵抗を小さくすることができる。
【００１６】
この場合、図２（ａ）のバッファ層形成工程で用いるフォトマスク１１のパターンを図４に示すように変更することにより、１つのフォトマスクで、島状あるいは網目状のバッファ層１０’を半導体基板１に部分的に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＩＧＢＴの模式的断面構造を示す図である。
【図２】図１に示すＩＧＢＴの部分的な製造工程を示す図である。
【図３】本発明の第２実施形態に係るＩＧＢＴの部分断面構造を示す図である。
【図４】図３に示すＩＧＢＴのバッファ層を形成する工程を示す図である。
【図５】従来のＩＧＢＴの模式的断面構造を示す図である。
【図６】ＩＧＢＴを車両の負荷駆動用に用いた場合の電気結線図である。
【符号の説明】
１…半導体基板、２…ｎ型層、３…ベース領域、４…ソース領域、
５…ゲート絶縁膜、６…ゲート電極、８…ソース電極、９…ドレイン電極、
１０’…バッファ層。
【図１】
0003918209.tif 000002
【図２】
0003918209.tif 000003
【図３】
0003918209.tif 000004
【図４】
0003918209.tif 000005
【図５】
0003918209.tif 000006
【図６】
0003918209.tif 000007