(57)【特許請求の範囲】
【請求項１】
複数の行電極対と、前記行電極対と離間して直交する複数の列電極とを有し、前記行電極対と列電極の交点にて単位発光領域が画定され、前記行電極対の一方の行電極と前記列電極とによって前記単位発光領域の発光を選択するように構成されたプラズマディスプレイパネルであって、前記単位発光領域内の前記行電極対のうち、発光の選択を行う一方の行電極の面積を他方の行電極の面積より小としたことを特徴とするプラズマディスプレイパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルに関する。
【０００２】
【従来の技術】
図８は、一般的な面放電型のプラズマディスプレイパネル（ＰＤＰ）の分解斜視図であり、１つの画素に対応する基本的な構造を示している。表示面となるガラス基板９０１の内面には、透明導電膜からなる幅広の透明電極９０２ａとその導電性を補う金属膜からなるバス電極９０２ｂとで構成される行電極対９０２，９０２が形成され、その上に誘電体層９０４、ＭｇＯ層９０５が積層されている。
【０００３】
一方、背面側のガラス基板９０６上には、行電極９０２，９０２と直交する方向に列電極９０７が形成されている。各列電極間にはリブ９１０が設けられ、列電極とリブを覆うように蛍光体層９０８が形成されている。２つの基板９０１、９０６の間の放電空間９０９内には、Ｎｅ、Ｘｅ等の混合ガスが封入されている。
【０００４】
かかるＰＤＰの表示制御は、次のように行われる。
先ず、行電極対にリセット書き込みパルスを印加すると、対をなす行電極間に放電が生じ、放電終了後誘電体層上に壁電荷が蓄積形成される。次に画素データパルスを列電極に印加すると共に走査パルス（選択消去パルス）を行電極対の一方の行電極に印加すると、列電極と行電極との間に放電が生じ、誘電体層上の壁電荷を選択的に消滅させ、画素データの書き込みが行われる。次に、行電極対に維持パルスを交互に印加すると、壁電荷が残留している画素のみが放電し、その放電が維持される。次に、行電極に消去パルスを印加すると、放電が生じて壁電荷が消滅し維持放電が停止する。
【０００５】
【発明が解決しようとする課題】
上述のＰＤＰでは、一般的に行電極対９０２，９０２の線幅が等しく、リセット書き込みパルスによる放電で一対の行電極９０２，９０２上に絶対値が略等しい壁電荷が蓄積形成される。そして、画素データ書き込み時、この壁電荷が放電空間中の電界強度を増強するように働くので、画素データパルスの電圧を低減できるようになる。
このように、画素データパルスの電圧を下げようとすると、リセット書き込みパルスによる放電を強めて行電極対上の壁電荷量を大きくし放電空間中の電界強度を増強する必要がある。そうすると、行電極間の電位差が大きくなり行電極間で不要な放電が生じ易くなる。一方、行電極間の不要な放電を防止するためには、リセット書き込みパルスによる放電を弱めて行電極対上の壁電荷量を小さくし行電極間の電位差を小さくする必要がある。そうすると、列電極と行電極との間の放電を安定させるために画素データパルスの電圧を大きくすることが必要となり、結果として列電極の駆動用ＩＣのコストアップにつながる。
本発明は、上述の事情に鑑みてなされたものであり、低コストで安定した表示動作が可能なプラズマディスプレイパネルを提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明に係わるプラズマディスプレイパネルは、複数の行電極対と、行電極対と離間して直交する複数の列電極とを有し、行電極対と列電極の交点にて単位発光領域が画定され、行電極対の一方の行電極と列電極とによって単位発光領域の発光を選択するように構成されたプラズマディスプレイパネルであって、単位発光領域内の行電極対のうち、発光の選択を行う一方の行電極の面積を他方の行電極の面積より小とする。
【０００８】
【作用】
単位発光領域内における一対の行電極の面積を異ならせ、面積が小さい方の行電極と列電極との間で書き込み放電を生じさせる。
【０００９】
【発明の実施の形態】
図１は、本発明のプラズマディスプレイパネルの駆動装置の構成を示す図である。図１において、入力ビデオ信号は、赤色映像成分に対応したＲビデオ信号、緑色映像信号成分に対応したＧビデオ信号、及び青色映像成分に対応したＢビデオ信号を夫々分離抽出して、これらをＡ／Ｄ変換回路３に供給する。同期分離回路１は、上記ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路２に供給する。タイミングパルス発生回路２は、これら水平及び垂直同期信号に基づいた種々のタイミングパルスを発生する。Ａ／Ｄ変換回路３は、タイミングパルス発生回路２から供給されたタイミングパルスに同期して、上記Ｒビデオ信号、Ｇビデオ信号及びＢビデオ信号各々を夫々ディジタルのＲ画素データ、Ｇ画素データ及びＢ画素データに変換して、これらをフレームメモリ４に供給する。
【００１０】
メモリ制御回路５は、タイミングバルス発生回路２から供給されたタイミングパルスに同期した書込信号及び読出信号をフレームメモリ４に供給する。フレームメモリ４は、かかる書込信号に応じて、上記Ａ／Ｄ変換回路３から供給された各画素データを順次取り込む。又、フレームメモリ４は、かかる読出信号に応じて、このフレームメモリ４内に記憶されている画素データを順次読み出して次段の出力処理回路６へ供給する。
【００１１】
読出タイミング信号発生回路７は、画素データパルスの供給タイミングに対応したタイミング信号を発生してこれを出力処理回路６に供給する。
読出タイミング信号発生回路７は、放電発光を実施すべく、放電発光を開始させるための走査パルス、放電状態を維持させるための維持パルス、及び放電発光を停止させるための消去パルス各々のＰＤＰ１１に対する印加供給タイミング信号を発生してこれらを行電極駆動パルス発生回路１０に供給する。出力処理回路６は、上記フレームメモリ４から供給された画素データ１フィールド毎に分割された各サブフィールドに対応する画素データを生成し、これらを読出タイミング信号発生回路７からのタイミング信号に同期して画素データパルス発生回路１２に供給する。
【００１２】
行電極駆動パルス発生回路１０は、読出タイミング信号発生回路７から供給された各種タイミング信号に対応して、上記走査パルス、維持パルス、及び消去パルスを夫々発生してＰＤＰ１１の行電極Ｙ１〜Ｙｎ及びＸ１〜Ｘｎに供給する。画素データパルス発生回路１２は、出力処理回路６から供給された１フィールド分の画素データの論理「１」又は「０」夫々に対応した電圧値を有する画素データパルスを発生してこれを各行毎に分割し、この分割した各行毎の画素データパルスを時分割にて列電極Ｄ１〜Ｄｍへ印加する。
【００１３】
ＰＤＰ１１は、行電極駆動パルス発生凹路１０から上記走査パルスが印加された際に画素データパルスに対応した放電発光を開始して、上記維持パルスが印加されている期間に亘ってこの発光状態を維持する。その後、行電極駆動パルス発生回路１０から上記消去パルスが印加されることにより放電発光を停止する。このように、行電極駆動パルスは、走査パルス、維持パルス、消去パルスなどを含む。
【００１４】
図２は、図１の駆動パルス信号のタイミングを示す図である。図２において、先ず、駆動装置から、負電圧のリセット書込みパルスＲＰｘを全ての行電極Ｘ１〜Ｘｎに印加すると同時に、正電圧のリセット書込みパルスＲＰｙを行電極Ｙ１〜Ｙｎの各々に印加する。かかるリセット書込みパルスの印加によりＰＤＰの全ての行電極対間に放電が生じる。かかる放電により、各画素セル内において荷電粒子及び励起粒子が発生し、その放電終息後に壁電荷が蓄積形成される。
【００１５】
次に、駆動装置から、各行毎の画素データに対応した画素データパルスＤＰ１〜ＤＰｎを順次、列電極Ｄ１〜Ｄｍに印加する。駆動装置からは、上記画素データパルスＤＰ１〜ＤＰｎ夫々の印加タイミングに同期して選択消去パルスＳＰを行電極Ｙ１〜Ｙｎへ順次印加していく。この際、かかる画素データパルスＤＰ及び選択消去パルスＳＰが夫々列電極及び行電極に同時に印加された画素セルにのみ放電が生じて、上記リセット書込みにて形成された壁電荷の大半が消滅する。一方、選択消去パルスＳＰが印加されたものの画素データパルスＤＰが印加されない画素セルにおいては、上述の如き放電が生じないので、上記リセット書込みにて形成された所望量の壁電荷は、画素データの内容に応じて選択的に消去されるのである。
【００１６】
次に、駆動装置からは、正極性の維持パルスＩＰｘを連続して行電極Ｘ１〜Ｘｎの夫々に印加すると共に、かかる維持パルスＩＰｘの印加タイミングとは、ずれたタイミングにて正極性の維持パルスＩＰｙを連続して行電極Ｙ１〜Ｙｎの夫々に印加する。かかる維持パルスが連続して印加されている期間にわたり上記壁電荷が残留したままになっている画素セルのみが放電発光を維持する。
次に、駆動装置からは、サスティン消去パルスＥＰを行電極Ｘ１〜Ｘｎ夫々に印加することにより、上記維持放電を停止せしめる。
【００１７】
図３は上述のＰＤＰ１１の構造を示す。表示面となるガラス基板９０１の内面には、透明導電膜からなる幅広の透明電極３０２ａ，３０３ａ、その導電性を補う幅狭金属膜からなるバス電極３０２ｂ，３０３ｂとで構成される行電極対３０２，３０３が形成され、その上に誘電体層９０４、ＭｇＯ層９０５が積層されている。一方、背面側のガラス基板９０６上には、行電極対９０２，９０２と直交する方向に列電極９０７が形成されている。各列電極間にはリブ９１０が設けられ、列電極とリブを覆うよう蛍光体層９０８が形成されている。２つの基板９０１，９０６の間の放電空間９０９内には、Ｎｅ−Ｘｅ等の混合ガスが封入されている。
ここで、画素データ書き込み時、列電極９０７（図１及び図２の列電極Ｄ１〜Ｄｍに対応する）との間で単位発光領域ＥＣの発光の選択（アドレス）を行う行電極３０２（図１及び図２の行電極Ｙ１〜Ｙｎに対応する）の幅ｌ１（面積）は、図４（ａ）に示すように対をなす他方の行電極（図１及び図２の行電極Ｘ１〜Ｘｎに対応する）の幅ｌ２（面積）より狭くなっている。
【００１８】
次に、上記行電極対構造を有するＰＤＰの動作について説明する。
先ず、リセット書き込みパルスＲＰｘ，ＲＰｙによる放電が終了後、行電極３０２，３０３上の誘電体層上に絶対値が等しい壁電荷が蓄積形成されるが、行電極３０２の面積は行電極３０３の面積より小さいため行電極３０２上の壁電荷密度は行電極３０３上の壁電荷密度より大きくなる。
すると、行電極対の面積が等しい場合に比して列電極９０７と行電極３０２との間との間の電界強度の増強効果が大きくなり、画素データパルスと選択消去パルス（走査パルス）の印加時、列電極９０７と行電極３０２との間の放電が生じ易くなり、アドレス動作が安定する。一方、行電極３０２，３０３間の電界強度は、行電極対の面積が等しい場合と変わらないので行電極３０２，３０３間に不要な放電が生じることはない。
【００１９】
上記の実施例では、単位発光領域内の行電極対の面積を異ならせる一例として、対をなす行電極３０２，３０３の幅ｌ１，ｌ２を異ならせたが、それに限らず図５〜図７に示す形状を採る場合においても上記実施例と同様な効果を呈するものである。
図５では、単位発光領域ＥＣにおいて対をなす行電極４０２，４０３は互いに対向する突出部を有し、発光の選択を行う行電極４０２の突出部の長さｌ１を行電極４０３の突出部の長さｌ２より小さくしている。
図６では、図５と同様に単位発光領域ＥＣにおいて対をなす行電極５０２，５０３は互いに対向する突出部を有し、発光の選択を行う行電極５０２の突出部の長さｌ１及び幅Ｗ１を行電極５０３の突出部の長さｌ１及び幅Ｗ２より小さくしている。
図７では、図５と同様に単位発光領域ＥＣにおいて対をなす行電極６０２，６０３は互いに対向するＴ字状の突出部を有し、発光の選択を行う行電極６０２の突出部の幅広の先端部の長さｄ１を行電極６０３の突出部の幅広の先端部の長さｄ２より小さくしている。
【００２０】
また、上記実施例では、単位発光領域内の行電極対の面積を異ならせる例を示したが、単位発光領域ＥＣにおいて対をなす行電極上の誘電体層による電気的容量を異ならせるようにしても上記実施例と同様な効果を呈する。
すなわち、単位発光領域ＥＣにおいて対をなす行電極上の誘電体層において、発光の選択を行う行電極上の誘電体層による電気的容量を他の行電極上の誘電体層による電気的容量より大きくすることにより、発光の選択を行う行電極上の壁電荷密度を大とし電界強度の増強効果を高めることができる。具体的には、発光の選択を行う行電極上の誘電体層の誘電率を対をなす他の行電極上の誘電体層の誘電率より大きくしている。
【００２１】
本発明のＰＤＰによれば、単位発光領域において対をなす行電極の内の発光の選択を行う一方の行電極の面積を他方の行電極の面積より小さくすることにより、発光の選択を行う行電極上の壁電荷密度を大きくし電界強度の増強効果を増大させるので列電極ドライバを低コストとし安定した表示動作を得ることができる。
【図面の簡単な説明】
【図１】本発明のプラズマディスプレイパネルの駆動装置の構成を示す図である。
【図２】図１の駆動パルス信号のタイミングを示す図である。
【図３】本発明のプラズマディスプレイパネルの行電極構造を示す図である。
【図４】本発明のプラズマディスプレイパネルの他の実施形態の行電極構造を示す図である。
【図５】本発明のプラズマディスプレイパネルの他の実施形態の行電極構造を示す図である。
【図６】本発明のプラズマディスプレイパネルの他の実施形態の行電極構造を示す図である。
【図７】本発明のプラズマディスプレイパネルの他の実施形態の行電極構造を示す図である。
【図８】従来のプラズマディスプレイパネルのパネル部の構成を示す図である。
【符号の説明】
１  ・・・・・  同期分離回路
２  ・・・・・  タイミングパルス発生回路
３  ・・・・・  Ａ／Ｄ変換回路
４  ・・・・・  フレームメモリ
５  ・・・・・  メモリ制御回路
６  ・・・・・  出力処理回路
７  ・・・・・  読出タイミング信号発生回路
１０  ・・・・・  行電極駆動パルス発生回路
１１  ・・・・・  ＰＤＰ
１２  ・・・・・  画素データパルス発生回路
３０２，３０３  ・・・・・  行電極
３０２ａ，３０３ａ  ・・・・・  透明電極
３０２ｂ，３０３ｂ  ・・・・・  バス電極
９０１  ・・・・・  前面ガラス基板
９０２，９０３  ・・・・・  行電極
９０２ａ，９０３ａ  ・・・・・  透明電極
９０２ｂ，９０３ｂ  ・・・・・  透明電極
９０４  ・・・・・  誘電体層
９０５  ・・・・・  ＭｇＯ層
９０６  ・・・・・  背面ガラス基板
９０７  ・・・・・  列電極
９０８  ・・・・・  蛍光体層
９０９  ・・・・・  放電空間
９１０  ・・・・・  リブ
【図１】
0003930582.tif 000002
【図２】
0003930582.tif 000003
【図３】
0003930582.tif 000004
【図４】
0003930582.tif 000005
【図５】
0003930582.tif 000006
【図６】
0003930582.tif 000007
【図７】
0003930582.tif 000008
【図８】
0003930582.tif 000009