(57)【特許請求の範囲】
【請求項１】
下にバリア構造とコンタクト層構造とからなる構造（１４．１，１５．１，１５．２）が配置されているコンデンサ電極（１１）の製造方法であり、
半導体基板（１，７）上に、Ｔｉの第１コンタクト層（１５．１'）が堆積されるとともに、当該第１コンタクト層（１５．１'）上に、Ｉｒの第２コンタクト層（１５．２'）が堆積され、
上記第２コンタクト層（１５．２'）上に、ＩｒＯ２のバリア層（１４'）が堆積され、
上記バリア構造とコンタクト層構造とからなる構造（１４．１，１５．１，１５．２）を、上記バリア層（１４'）、第１コンタクト層（１５．１'）および第２コンタクト層（１５．２'）から、リソグラフィーのマスク工程およびエッチング工程により形成し、
上記バリア構造とコンタクト層構造とからなる構造（１４．１，１５．１，１５．２）および周辺領域を被覆しているバリア収容層（１６）を堆積させ、
上記バリア収容層（１６）を、ＣＭＰにより、上記バリア構造とコンタクト層構造とからなる構造（１４．１，１５．１，１５．２）が露出するまで平坦化し、
上記バリア収容層（１６）上、およびバリア構造とコンタクト層構造とからなる構造（１４．１，１５．１，１５．２）上には、付着層としてＩｒＯ２層が形成され、
コンデンサ電極（１１）を、上記付着層上に構成することを特徴とするバリア構造を有するコンデンサ電極の製造方法。
【請求項２】
上記コンデンサ電極（１１）の構成のために、
電極収容層（１７'）を、平坦化された上記バリア収容層（１６）上に堆積させ、
上記バリア構造（１４．１）を露出する電極構造ホール（１８）を、リソグラフィーのマスク工程およびエッチング工程により、上記電極収容層（１７'）に生成し、
上記電極構造ホール（１８）を完全に充填し、電極物質層を、上記電極構造ホール（１８）の中と周辺とに堆積させ、
上記コンデンサ電極（１１）を、ＣＭＰにより、電極物質層から形成することを特徴とする請求項１に記載のバリア構造を有するコンデンサ電極の製造方法。
【請求項３】
上記コンデンサ電極（１１）の構成のために、
電極物質層（１１'）を、平坦化された上記バリア収容層（１６）上に堆積させ、
上記コンデンサ電極（１１）を、リソグラフィーのマスク工程およびエッチング工程により、上記電極物質層（１１'）から形成することを特徴とする請求項１に記載のバリア構造を有するコンデンサ電極の製造方法。
【請求項４】
上記バリア構造（１４．１，１４．１ａ,１４．１ｂ）の下に配置されているコンタクト層構造（１５．１，１５．１ａ；１５，２,１５．２ａ）は、２つのコンタクト層を含んでいる層の連続から構成されていることを特徴とする請求項１〜３のいずれか１項に記載のバリア構造を有するコンデンサ電極の製造方法。
【請求項５】
上記コンタクト層構造（１５．１，１５．１ａ；１５．２,１５．２ａ）は、Ｉｒから構成されている上部層（１５．２，１５．２ａ）、およびＴｉから構成されている下部層（１５．１，１５．１ａ）の少なくとも一方を有することを特徴とする請求項４に記載のバリア構造を有するコンデンサ電極の製造方法。
【請求項６】
上記バリア層（１４'，１４ａ'，１４ｂ'）は、ＩｒＯ２から構成されていることを特徴とする上記請求項１〜５のいずれか１項に記載のバリア構造を有するコンデンサ電極の製造方法。
【請求項７】
上記電極物質層（１１'）は、Ｐｔから構成されていることを特徴とする請求項１〜６のいずれか１項に記載のバリア構造を有するコンデンサ電極の製造方法。
【発明の詳細な説明】
本発明は、集積半導体回路において、下にバリア構造が配置されているコンデンサ電極の製造方法に関するものである。
【０００１】
集積密度が増加するにつれて、コンデンサのための面積供給は、集積半導体回路、特にメモリー回路において減少する。それにもかかわらず、高い容量のコンデンサを実現するため、コンデンサ誘電体として、いわゆる高ε誘電体（Hoch-ε-Dielektrika）を使用することは、既に周知である。現在、更なる目的は、コンデンサ物質として強誘電体を使用した不揮発性メモリー（ＦｅＲＡＭ）の開発である。
【０００２】
この新種コンデンサ物質は、通例、比較的高いプロセス温度で、酸素含有プロセスガスを使用して製造しなければならない。酸化可能な電極（例えば、ポリシリコンまたはタングステン）の使用によって、電極は酸化され、その結果、コンデンサの容量は減少する。それゆえ、例えばＰｔ,Ｉｒ,Ｒｕ等の新種の不活性な電極物質も使用しなければならない。
【０００３】
このような電極物質を使用する場合、問題は、酸素が化学的に安定した電極を通って拡散することで、高抵抗の遮断酸化層をシリコン基板に構成するということである。この問題を阻止するために、バリアが使用され、電極と基板との間に配置される。
【０００４】
バリアの製造およびバリア上に配置された、コンデンサの下部電極（Bottom-Elektrode）の製造も、通常、好適なフォトリソグラフィープロセスおよびエッチングプロセスを複合的に実施することで行なわれる。
【０００５】
薄膜コンデンサの製造方法は、米国特許第５,３６６,９２０号に記載されている。バリアおよび下部電極は、フォトリソグラフィープロセスおよびエッチングプロセスによって製造されるのではなく、むしろ、絶縁層が基板上に析出され、開口部が上記絶縁層にもたらされる。次に、開口部は、バリア層、電極層および更なる層の析出によって充填される。このようにして、コンデンサは、絶縁層の開口部に、一層一層構成される。
【０００６】
集積回路のメモリーセルは、欧州特許第０４８８２８３号Ａ２（ＥＰ０４８８２８３Ａ２）に記載されている。基板上に、ワード線およびビット線が配置されており、絶縁層が析出されている。トランジスタのドレイン領域とコンデンサの下部電極とに対するコンタクトホールは、絶縁層に構成されている。バリア層は、上記電極上に構成されており、漏電の発生は、このバリア層によって阻止される。漏電は、極めて薄い誘電層、特に酸化シリコンまたは窒化シリコンの場合に、コンデンサ電極の間に生じることがある。バリア層の表面上に誘電層を構成するため、上記表面は、プラズマエッチング工程により、まず任意にエッチングされる。上部電極は、誘電層上に構成されるため、バリア層も誘電層も、両コンデンサ電極の間に配置されている。
【０００７】
更なるメモリー素子は、米国特許第５,９５９,３２７号に記載されている。ここでは、複数のトランジスタは、基板上に構成されており、絶縁層は、上記トランジスタ上に析出されている。トランジスタのドレイン領域に対するコンタクトホールは、上記絶縁層に生成され、ポリシリコンにより部分的に充填されて「プラグ」としても役立つ。薄いチタン層は、上記ポリシリコン層上に構成されており、ポリシリコン層のシリコンと反応する。このことにより、シリコン化チタン層が生じる。上記シリコン化チタン層は、ポリシリコン層およびシリコン化チタン層上に構成された窒化チタン層との間のコンタクト抵抗を低減するために役立つ。窒化チタン層は、シリコンバリア層として役立つ。これによって、「プラグ」のポリシリコン層から、窒化チタン層および絶縁層上に構成されたコンデンサまでのシリコンの拡散が阻止される。コンデンサが構成される前に、窒化チタン層および絶縁層の表面は平坦化される。コンデンサ電極は、この平坦化された表面上に水平に構成される。
【０００８】
コンデンサ電極のその他の構成は、米国特許第５,３９２,１８９号に記載されている。ここでは、更なる絶縁層は、平坦化された表面に生成される。ホールは、上述したシリコンバリア層上で、上記絶縁層にエッチングされる。間に誘電層が配置されているコンデンサ電極は、上記ホールに、Ｕ型に構成される。
【０００９】
このコンデンサ電極の構造は、ＰＣＴ公開特許第９９／２７５８１号Ａ（ＷＯ−Ａ９９／２７５８１）にも記載されている。
【００１０】
全ての周知の素子において、コンデンサ電極およびバリア層の方法技術的な（verfahrenstechnische）製造は、比較的困難である。
【００１１】
本発明の課題は、容易に、そして信頼性のあるプロセスで実施できる、バリア構造が下に配置されているコンデンサ電極の製造方法を提供することである。
【００１２】
本発明は、請求項１の特徴により達成される。
【００１３】
本発明の重要な観点は、ＣＭＰ（化学的機械研磨）平坦化工程が、バリア構造を製造するために使用されることである。ＣＭＰは、半導体技術において容易に実施することができるプロセス工程である。
【００１４】
請求項１による本発明の第一の観点によると、ＣＭＰプロセスは、バリア収容層（Barriere-Einlagerungsschicht）の平坦化された表面、および、このバリア収容層に収容されるバリア構造を生成するために使用される。従って、平坦化された表面は、続いて構成されるべきコンデンサ電極のための土台（Unterlage）として使用される。
【００１５】
電極収容層は、コンデンサ電極を構成するために、平坦化されたバリア構造収容層上に堆積（abgelagert）され、バリア構造を露出する電極構造ホールは、リソグラフィーのマスク工程およびエッチング工程によって、電極収容層内に生成されることが好ましい。さらに、電極構造ホールを充填する、電極物質層は、電極構造ホールの中と周辺とに堆積される。そして最後に、コンデンサ電極は、ＣＭＰによって、電極物質層から形成（herausgebildet）される。
【００１６】
従って、ＣＭＰ平坦化工程は、このように、「埋め込まれた」バリア構造の製造のためにも、「下部」コンデンサ電極の製造のためにも使用できる。しかし、基本的には、コンデンサ電極を構成するためには、周知のように、層析出工程、およびリソグラフィーのマスク工程、ならびにエッチング工程を使用することも可能である。
【００１７】
本発明の第二の観点によると、絶縁層は、半導体基板上に析出され、コンタクトホールは、上記絶縁層に構成される。バリア収容層は、上記絶縁層およびコンタクトホール上に析出される。バリア構造ホールは、上記バリア収容層内に生成され、バリア層は、バリア構造ホールの中と周辺とに堆積される。そして、バリア構造は、ＣＭＰ平坦化によりバリア層から形成される。本発明の第一の観点とは異なり、ＣＭＰ平坦化工程は、このプロセスの場合、バリア層の横に向かった（lateralen）構造化のために直接使用される。
【００１８】
第１実施形態によると、バリア層は、バリア構造ホールが完全に充填されるように堆積されることができる。次に続くＣＭＰ平坦化工程により、収容されたバリア構造を有するバリア構造収容層は、従って、平坦な表面を備える。この平坦な表面は、前述した方法で、コンデンサ電極に続く構造のための土台として使用できる。
【００１９】
第２実施形態の場合、バリア層の析出は、ホールの底と壁とが窪みを保持するために内張り（ausgekleidet）されるように行われる。電極物質層は、バリア層上に析出される。続くバリア層のＣＭＰ構造化において、コンデンサ電極は、その上に配置されている電極物質層から同時に形成される。この実施形態の場合、全体的に、フォトリソグラフィー工程だけで行うことが好ましい。これにより、全プロセスは、非常にコスト面で効果的であり、時間を節約して実施することができる。
【００２０】
本発明を、以下では３つの実施例に基づいて、図を参照しながら説明する。図１は、スイッチトランジスタ、および、高ε誘電または強誘電堆積コンデンサを有するＤＲＡＭメモリーセルの構造を概略的に示す図である。図２Ａ−Ｄは、本発明の第１実施例による、埋め込まれたバリア構造の製造を説明するための概略的な断面図である。図３Ａ−Ｂは、バリア構造上の、コンデンサ電極の製造の、第１の可能性を説明するための概略的な断面図である。図４Ａ−Ｄは、バリア構造上の、コンデンサ電極の製造の、第２の可能性を説明するための概略的な断面図である。図５Ａ−Ｅは、本発明の第２実施例による埋め込まれたバリア構造の製造を説明するための概略的な断面図である。図６Ａ−Ｅは、本発明の第３実施例による、上にコンデンサ電極が配置された、埋め込まれたバリア構造の製造を説明するための概略的な断面図である。
【００２１】
図１によると、ＮチャネルＭＯＳトランジスタは、例えば、ｐ型にドープされたＳｉ半導体基板１の上に、通常の平坦化技術法（層析出、リソグラフィー技術およびエッチング技術を使用した層構造化、層ドーピング）によって構成されている。ｎ+にドーピングされたドレイン領域２は、その間に配置されており、基板物質からなるチャネル４を介して、ｎ+にドーピングされたソース領域３から分離されている。薄いゲート酸化層５は、チャネル４上に配置されている。ゲート電極６は、ゲート酸化層５上に装着（anbringen）されている。
【００２２】
被覆酸化層７は、記述されたＭＯＳトランジスタ２，３，４，５，６上に堆積されている。この被覆酸化層７は、コンタクトホール８を備えている。コンタクトホール８は、ポリシリコンからなる電気的な接続構造９（いわゆる「プラグ」）によって充填されている。
【００２３】
前述したの構造の構成および製造方法は、周知である。ここに示されたＭＯＳトランジスタ２，３，４，５，６の代わりに、他の一体式構造の半導体機能素子も考慮できる。
【００２４】
コンデンサ１０は、被覆酸化層７上に形成されている。
【００２５】
コンデンサは、下部電極１１（いわゆる「ボトム電極」）、上部電極１２および間に配置されている高ε誘電体／強誘電体１３を備えている。
【００２６】
高ε誘電体／強誘電体１３は、例えば、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3[ＰＺＴ]，ＳｒＢｉ2Ｔａ2Ｏ9[ＳＢＴ]，ＳｒＴｉＯ3[ＳＴ]および／または（Ｂａ，Ｓｒ）ＴｉＯ3[ＢＳＴ]または他の新種のペロブスカイト物質からも構成できる。この誘電体は、一般的にＭＯＤ（有機金属蒸着）プロセス、ＭＯＣＶＤ（有機金属化学蒸着）プロセスまたはスパッタプロセスによって析出される。
【００２７】
高ε誘電体／強誘電体１３の析出の後、この誘電体は、酸素含有雰囲気で、高温度で可鍛化（getempert）（「条件合わせ」）されなければならない。高ε誘電体／強誘電体１３と電極１１，１２との望ましくない反応を避けるために、これら電極は、ＰＴ（または他の十分な耐熱性のある、不活性な物質）から仕上げ（fertigen）られる。加えて、一貫したバリア構造１４は、バリア構造１４の下に配置された（図１には図示せず）コンタクト層を有しており、接続構造９の保護のために、下部Ｐｔ電極１１の下に備えられている。
【００２８】
図２Ａ−Ｄは、バリア構造の製造のための、本発明の第１の実施例を示す。前記した図と同じまたは比較できる部分には、同じ参照番号を付けている。
【００２９】
第１コンタクト層１５．１'、第２コンタクト層１５．２'およびバリア層１４'は、ＴＥＯＳ被覆酸化層７上に析出される。第１コンタクト層１５．１'は、５〜５０ｎｍの厚さ、好ましくは１０ｎｍ厚さのＴｉから、第２コンタクト層１５．２'は、１０〜２５０ｎｍの厚さ、好ましくは約５０ｎｍの厚さのＩｒから、バリア層１４'は、２０〜２５０ｎｍの厚さ、好ましくは約１００ｎｍの厚さのＩｒＯ2から構成される。ＴｉおよびＩｒのコンタクト層１５．１'，１５．２'は、接続構造９に対してよい電気的接触を構成するために役立ち、ＩｒＯ2のバリア層１４'は、既に述べたように、拡散障害物（Diffusionshindernis）を実現する。
【００３０】
３つの層１５．１'、１５．２'および１４は、イオンエッチングにより共通して構造化される。バリア構造１４．１、およびＩｒコンタクト層構造１５．２ならびにＴｉコンタクト層構造１５．１は、このとき構成される。構造の幅は、μｍ以下の範囲である。
【００３１】
バリア収容層１６は、図２Ｃによる次の工程で析出されている。このバリア収容層１６は、例えば、ＴＥＯＳ酸化層である。ＣＶＤ（化学蒸着）法は、析出のために使用できる。バリア収容層１６の厚さは、埋め込むべきバリア構造１４．１の厚さに依存しており、２００〜１５００ｎｍの厚さである。
【００３２】
バリア収容層１６は、ここで、ＣＭＰにより研磨バック（zurueckpoliert）される。研磨経過は、ＩｒＯ2のバリア構造１４．１の表面上で停止できる。ＣＭＰ平坦化の場合、バリア収容層１６およびバリア構造１４．１の表面は、卓越した平坦性で製造される。
【００３３】
下部電極１１を実現するための第１の可能性を、図３Ａ−Ｂに示す。電極層１１'は、例えば、ＰＶＤ（物理蒸着）によって、バリア収容層１６およびこの収容層１６に堆積されたバリア構造１４．１の平坦化された表面上に取り付け（aufgebracht）られる。Ｐｔ電極層１１'は、５０ｎｍ〜４００ｎｍの厚さである。
【００３４】
下部コンデンサ電極１１は、イオンエッチングにより、Ｐｔ電極層１１'から形成される（図３Ｂ参照）。
【００３５】
Ｐｔは、ＴＥＯＳバリア収容層１６上に容易に付着しないため、Ｐｔ電極層１１'の堆積前に、薄い（５〜５０ｎｍ）ＩｒＯ2の層（図示せず）が、付着層として堆積される。
【００３６】
下部コンデンサ電極１１の製造のための第２の可能性を図４Ａ−Ｄに基づいて説明する。この場合、電極収容層１７'は、バリア収容層１６（収容されたバリア構造１４．１を有している）の平坦化された表面上に生成される。電極収容層１７'は、同様にＴＥＯＳ層であってもよい。その層の厚さは、下部コンデンサ電極１１の望ましい厚さに相当している。つまり、厚さは５０〜４００ｎｍであることが好ましい。
【００３７】
図４Ｂによると、電極収容層１７'は、リソグラフィー工程およびエッチング工程により構造化される。バリア構造１４．１の上側は、このとき生成された電極構造ホール１８の底に露出する。
【００３８】
Ｐｔ電極層は、次の工程で、ＰＶＤ、ＣＶＤ，またはプラチナめっき法により全面的に析出される。電極構造ホール１８は、このとき、完全に電極物質（Ｐｔ）により充填される。
【００３９】
次に、Ｐｔ電極層は、ＣＭＰにより研磨バックされる。このとき、構造化された電極収容層１７'を、阻止層として使用できる。仕上げられて構造化されたコンデンサ電極１１を有し、図４Ｃにおいて示す配列が結果として生じる。
【００４０】
最後に、図４Ｄによると、構造化された電極収容層１７'は、湿式化学的に除去される。上述した方法で製造された下部コンデンサ電極１１が残る。
【００４１】
従って、両方の場合（図３Ａ−Ｂもしくは図４Ａ−Ｄ）、高ε誘電体／強誘電体１３および上部コンデンサ電極１２は、次に続くプロセス工程で取り付けられる。
【００４２】
本発明による第２実施例を図５Ａ−Ｅに示す。起点は、同様に、ポリシリコンの接続構造９を有する平坦化された被覆酸化層７である。図５Ａによると、ポリシリコン接続構造９は、まず選択的にエッチバックされている。このとき、深さ約５０〜１００ｎｍの窪み１９が生じる。
【００４３】
次の工程で、薄い第１コンタクト層（例えばＴｉからなり、厚さ５〜５０ｎｍ）、およびその上に第２のより厚いコンタクト層（例えばＩｒからなり、厚さ約５０〜２５０ｎｍ）が全面的に析出される。コンタクト層の析出は、窪み１９が第１コンタクト層を析出した後に、初めて部分的に充填されており、第２コンタクト層を析出することにより全面的に充填されるように制御される。次いで、両コンタクト層は、ＣＭＰにより研磨バックされる。このとき、被覆酸化層７は、阻止層として役立つ。全面的に平坦な表面が生じ、このとき、鍋型で、Ｔｉからなる第１コンタクト層構造１５．１ａは、減少された接続構造９上に、そして、例えばＩｒからなる第２コンタクト層構造１５．２ａは、この第１コンタクト層構造１５．１ａの内側に実現されている。
【００４４】
続いて、バリア収容層が生成され、図５Ｃで示す図に参照番号１６ａで参照されているように構造化される。構造化は、フォトリソグラフィーおよびエッチング技術プロセスによって行われる。このとき作り出されたバリア構造ホール２０の底は、少なくとも部分的にコンタクト層構造１５．１ａおよび１５．２ａから構成されている。
【００４５】
バリア物質（例えばＩｒＯ2）からなる全面的な層１４ａ'は、更なる工程で析出される。図５Ｄ参照。バリア層１４ａ'は、続いてＣＭＰにより研磨バックされる。このとき、阻止層としてバリア収容層１６ａを使用することができる。図５Ｅは、中にバリア構造１４．１ａが収容されている平坦化されたバリア収容層１６ａを示す。
【００４６】
下部Ｐｔコンデンサ電極１１の析出および構造化は、図３Ａ−Ｂまたは図４Ａ−Ｄに示した方法により、同様に行うことができる。
【００４７】
下にバリア構造が配置されている下部コンデンサ電極を生成するための第３実施例を、図６Ａ−Ｅを参照に説明する。
【００４８】
起点は、既に図５Ａを参照して説明した図６Ａの構造である。次に続くプロセス工程（コンタクト層の堆積とＣＭＰ平坦化）もまた図５Ｂに関係して既に述べたプロセス工程と同じである。図６Ｂにおいて示す構造が結果として生じる。
【００４９】
（なおまだ第２実施例と同じ）バリア収容層１６ｂは、図６Ｂに示す平坦化された構造上に取り付けられる。バリア収容層１６ｂは、同様にＴＥＯＳ酸化層であってもよい。バリア収容層１６ｂは、ここで、フォトリソグラフィーおよびエッチング技術により構造化される。このとき作られた構造ホール２０ｂの構造の幅は、下部コンデンサ電極の望ましい横に向かった寸法に相当している。つまり、構造ホール２０ａの構造の幅よりも大きくてもよい。
【００５０】
次に、図６Ｄの図によると、まずバリア層１４ｂ'は、図６Ｃにおいて示す構造上に全面的に析出される。バリア層１４ｂ'は、ＩｒＯ2から同様に構成され、バリア構造ホール２０ｂの底と側壁（Seitenwandungen）を被覆している。続いて、電極物質（例えばＰｔ）からなる薄い層１１ｂ'は、バリア層１４ｂ'上に析出される。その層の厚さは約５０ｎｍである。バリア構造ホール２０ｂは、電極物質層１１ｂ'の厚さが薄いため、完全には充填されない。
【００５１】
次に、両層、つまり電極物質層１１ｂ'とバリア層１４ｂ'とは、ＣＭＰにより研磨バックされる。阻止層として、同様にバリア収容層１６ｂを使用することができる。ＣＭＰプロセスは、１段階あるいは２段階のプロセスとして行うことができる。１段階でプロセスを実施する場合、両層１１ｂ'１４ｂ'の研磨のために、同じ研磨剤（「懸濁液」）が使用される。
【００５２】
平坦化工程の後に生じる構造を、図６Ｅに示す。バリア層１４ｂ'から生じるバリア構造１４．１ｂは、電極物質層１１ｂ'から形成される下部コンデンサ電極１１ｂと同様に鍋型をしている。コンデンサ電極１１ｂの面は、両第１実施例におけるコンデンサ電極１１の面にほぼ相当しており、従って、十分に大きい。
【００５３】
強誘電／誘電層は、更なる工程で、コンデンサ誘電体／強誘電体１３を製造するために析出され、続いて、上部コンデンサ電極１２は、更なる層生成プロセスおよび構造化プロセスによって仕上げられる。
【００５４】
第３実施例で述べたプロセス順序の利点は、全体で、唯１つのリソグラフィー／エッチング工程が必要なことである。プロセスは、この理由から非常にコスト面で効果的であり、時間を節約して実施することができる。
【００５５】
全実施例において、上部コンタクト層構造１５．２，１５．２ａのために、Ｉｒの他にも、例えばＲｕ，Ｐｄ，Ｒｅ，Ｏｓ，Ｒｈ，Ｐｔ，Ｗ，Ｔａ，Ｈｆ，Ｌａ，Ｍｏ，Ｎｂおよびこれらの合金等、他の物質が使用できる。下部コンタクト層構造１５．１，１５．１ａのためには、Ｔｉの他にも、Ｃｒ，Ｖ，Ｃｏ，Ｎｉまたはこれらのシリコン化物を使用できる。バリア層１４'、１４ａ'、１４ｂ'は、ＩｒＯ2の他にも、上部コンタクト層構造として述べた物質の伝導性酸化物からも構成できる。最後に、電極物質１１'のためには、Ｐｔの他にも、Ｉｒ，Ｒｕ，Ｒｅおよびこれら物質の合金、これらの酸化物ならびにストロンチウムルテニウム酸化物（ＳｒＲｕＯ3）のタイプの３元酸化物も使用できる。
【００５６】
全体の実施例は、共通して、バリア構造１４．１，１４．１ａ,１４．１ｂの製造時にＣＭＰを使用することが、プロセスの実行を簡易にし、さらに、バリア構造１４．１，１４．１ａ,１４，１ｂの耐熱性も向上させる。
【００５７】
なお、本願発明は以下のように構成することもできる。
【００５８】
本願発明のバリア構造を有するコンデンサ電極の製造方法は、下にバリア構造が配置されているコンデンサ電極の製造方法であり、バリア収容層（１６ａ，１６ｂ）を、半導体基板（１，７）上に堆積させ、バリア構造ホール（２０ａ,２０ｂ）を、リソグラフィーのマスク工程およびエッチング工程により、上記バリア収容層（１６ａ，１６ｂ）に生成し、バリア層（１４ａ'，１４ｂ'）を、上記バリア構造ホール（２０ａ，２０ｂ）の中と周辺とに堆積させ、バリア構造（１４．１ａ,１４．１ｂ）を、ＣＭＰ平坦化により、上記バリア層（１４ａ',１４ｂ'）から形成し、上記コンデンサ電極（１１，１１ｂ）を構成することを特徴としている。
【００５９】
また、本願発明のバリア構造を有するコンデンサ電極の製造方法は、上記製造方法において、上記バリア構造ホール（２０ａ）は、上記バリア層（１４ａ'）の堆積時に、完全に充填されることが好ましい。
【００６０】
また、本願発明のバリア構造を有するコンデンサ電極の製造方法は、上記製造方法において、上記コンデンサ電極（１１）を構成するため、電極収容層（１７'）を、平坦化された上記バリア収容層上に堆積させ、上記バリア構造（１４．１ａ）を露出する電極構造ホール（１８）を、リソグラフィーのマスク工程およびエッチング工程により、上記電極収容層（１７'）に生成し、上記電極構造ホール（１８）を完全に充填する、電極物質層を、上記電極構造ホール（１８）の中と周辺とに生成し、上記コンデンサ電極（１１）を、ＣＭＰにより、上記電極物質層から形成することが好ましい。
【００６１】
また、本願発明のバリア構造を有するコンデンサ電極の製造方法は、上記製造方法において、上記コンデンサ電極（１１）を構成するため、電極物質層（１１'）を、平坦化された上記バリア収容層（１６ａ）上に堆積させ、上記コンデンサ電極（１１）を、リソグラフィーのマスク工程およびエッチング工程により、上記電極物質層（１１'）から形成することが好ましい。
【００６２】
また、本願発明のバリア構造を有するコンデンサ電極の製造方法は、上記製造方法において、上記バリア層（１４ｂ'）は、上記バリア構造ホール（２０ｂ）の底と壁とを窪みの保持のために内張りしており、電極物質層（１１ｂ'）を、上記バリア層（１４ｂ'）上に析出し、上記コンデンサ電極（１１ｂ）を、ＣＭＰ平坦化時に、その上に配置されている上記電極物質層（１１ｂ'）から形成することが好ましい。
【図面の簡単な説明】
【図１】  スイッチトランジスタおよび高ε誘電または強誘電堆積コンデンサを有するＤＲＡＭメモリーセルの構造を概略的に示す図である。
【図２】  Ａ−Ｄは、本発明の第１実施例による埋め込まれたバリア構造の製造を説明するための概略的な断面図である。
【図３】  Ａ−Ｂは、バリア構造上のコンデンサ電極の製造の第１の可能性を説明するための概略的な断面図である。
【図４】  Ａ−Ｄは、バリア構造上のコンデンサ電極の製造の第２の可能性を説明するための概略的な断面図である。
【図５】  Ａ−Ｅは、本発明の第２実施例による埋め込まれたバリア構造の製造を説明するための概略的な断面図である。
【図６】  Ａ−Ｅは、本発明の第３実施例による、上にコンデンサ電極が配置された、埋め込まれたバリア構造の製造を説明するための概略的な断面図である。
【図１】
0003964206.tif 000002
【図２Ａ】
0003964206.tif 000003
【図２Ｂ】
0003964206.tif 000004
【図２Ｃ】
0003964206.tif 000005
【図２Ｄ】
0003964206.tif 000006
【図３Ａ】
0003964206.tif 000007
【図３Ｂ】
0003964206.tif 000008
【図４Ａ】
0003964206.tif 000009
【図４Ｂ】
0003964206.tif 000010
【図４Ｃ】
0003964206.tif 000011
【図４Ｄ】
0003964206.tif 000012
【図５Ａ】
0003964206.tif 000013
【図５Ｂ】
0003964206.tif 000014
【図５Ｃ】
0003964206.tif 000015
【図５Ｄ】
0003964206.tif 000016
【図５Ｅ】
0003964206.tif 000017
【図６Ａ】
0003964206.tif 000018
【図６Ｂ】
0003964206.tif 000019
【図６Ｃ】
0003964206.tif 000020
【図６Ｄ】
0003964206.tif 000021
【図６Ｅ】
0003964206.tif 000022