(57)【特許請求の範囲】
【請求項１】
直列に接続された空乏型トランジスタ及び増加型トランジスタよりなる多数のデータ記憶用セルと、それぞれが前記データ記憶用セルが多数直列に接続されて構成された複数のストリングのうち少なくともいずれか一つの特定ストリングを選択するために直列に接続されたストリング選択用空乏型トランジスタ及びストリング選択用増加型トランジスタと、が相互に直列に接続されて構成されるＮＡＮＤ型不揮発性記憶装置において、
前記データ記憶用セルの空乏型トランジスタ及び前記ストリング選択用空乏型トランジスタは、いずれもソース及びドレイン領域と同一導電型の不純物イオンによる空乏型イオン注入領域を有し、
前記ストリング選択用空乏型トランジスタは、さらにソース及びドレイン領域と同一導電型の不純物イオンによるセル電流増加用のイオン注入領域を有し、
このセル電流増加用のイオン注入領域により、前記ストリング選択用空乏型トランジスタのソース及びドレイン領域の接合深さが前記データ記憶用セルの空乏型トランジスタのソース及びドレイン領域の接合深さよりも深く形成されていることを特徴とするＮＡＮＤ型不揮発性記憶装置。
【請求項２】
前記セル電流増加用のイオン注入領域には燐Ｐと砒素Ａｓのうちいずれか一つが注入されていることを特徴とする請求項１に記載のＮＡＮＤ型不揮発性記憶装置。
【請求項３】
直列に接続された空乏型トランジスタ及び増加型トランジスタよりなる多数のデータ記憶用セルと、それぞれが前記データ記憶用セルが多数直列に接続されて構成された複数のストリングのうち少なくともいずれか一つの特定ストリングを選択するために直列に接続されたストリング選択用空乏型トランジスタ及びストリング選択用増加型トランジスタと、が相互に直列に接続されて構成されるＮＡＮＤ型不揮発性記憶装置において、
前記データ記憶用セルの空乏型トランジスタ及び前記ストリング選択用空乏型トランジスタは、いずれもドレイン領域と同一導電型の不純物イオンによる空乏型イオン注入領域を有し、
前記ストリング選択用空乏型トランジスタは、さらにドレイン領域と同一導電型の不純物イオンによるセル電流増加用のイオン注入領域を有し、
このセル電流増加用のイオン注入領域により、前記ストリング選択用空乏型トランジスタのドレイン領域の接合深さが前記データ記憶用セルの空乏型トランジスタのドレイン領域の接合深さよりも深く形成されていることを特徴とするＮＡＮＤ型不揮発性記憶装置。
【請求項４】
前記セル電流増加用のイオン注入領域には燐Ｐと砒素Ａｓのうちいずれか一つが注入されていることを特徴とする請求項３に記載のＮＡＮＤ型不揮発性記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデータの電気的な書き込みが出来ると共に一旦記入されたデータは半永久的に記憶される不揮発性半導体記憶装置に係り、特に個別的にプログラムが可能なＮＡＮＤ型不揮発性記憶装置に関する。
【０００２】
【従来の技術】
最近、小規模の使用者のための集積回路の需要が増えるにつれ、個別的にプログラムが可能なマスクＲＯＭに対する研究が活発に行われつつある。マスクＲＯＭのセル構造はＮＯＲ型とＮＡＮＤ型とに大別され、最近は高集積化に有利なＮＡＮＤ型マスクＲＯＭが主に用いられている。
【０００３】
通常、ＮＡＮＤ型マスクＲＯＭのセル構造は米国特許第４，１４２，１７６号に開示されたように、複数の空乏型トランジスタと複数の増加型トランジスタが拡散層を通して直列に接続された構造である。そして、ビット線と接地線の間に直列に接続された一群のセルは一つのストリングと定義される。
図１は通常のＮＡＮＤ型マスクＲＯＭの部分的な等価回路図であり、ビットラインと直列に接続された少なくとも一つ以上のストリング選択トランジスタと前記ストリング選択トランジスタのソース側と接地線との間に直列に接続されてメモリセルとして動作するｎ個のＭＯＳトランジスタより構成される。ここで、ｎは通常的に８、１６、３２等となる。
【０００４】
このようなＮＡＮＤ型マスクＲＯＭの動作を図１を参照して説明すれば次の通りである。第１ワード線ＷＬ1 により制御される特定メモリセルＣ1 を読み出す場合、まず第１ストリング選択線ＳＳＬ1 にＶｃｃを印加して増加型ストリング選択用トランジスタを導通させ、隣接した第２ストリング選択線ＳＳＬ2 には０Ｖを印加して前記特定メモリセルＣ1 の含まれたストリングを選択する。そして、選択されていない残りワード線にはＶｃｃを印加して選択されていないセルの全てを導通させ、選択されたワード線ＷＬ1 には０Ｖを印加する。この際、選択されたメモリセルＣ1 が増加型の場合、接地線への電流通路が遮られてビットラインの電圧が立ち上がり、空乏型の場合には接地線へセル電流が流れることによりビットラインの電圧は立ち下がってデータを読み出すようになる。
【０００５】
ここで、直列に連結された二つのストリング選択用トランジスタのうち、増加型トランジスタはビットラインに印加された読み出し電圧を選択的にメモリセルに伝えるスイッチングの役割を行い、空乏型トランジスタは単にビットラインに印加された読み出し電圧を一方的に伝える役割のみを果たす。
図２は図１によるＮＡＮＤ型マスクＲＯＭの平面図であり、図３は図２のａ−ａ′線の断面図である。参照符号１０はトランジスタのソース／ドレインとして用いる活性領域、参照符号２０は空乏型チャネルを有せしめるイオン注入領域を、参照符号３０はトランジスタのゲート電極及びチップの内部の信号連結手段として用いるポリシリコンを、４０はコンタクトホールを、５０は配線金属をそれぞれ示す。図３の断面構造で、各メモリセル及びストリング選択トランジスタはＬＤＤ（lightly doped drain)構造を有し、ストリング内の全てのトランジスタの活性領域の接合深さは一定に形成されている。
【０００６】
しかしながら、前述したマスクＲＯＭにおいて集積度が増えたり、動作の電圧が減るほど、ストリング選択用トランジスタ及びメモリセルの電流駆動能力は劣り、かつ、接合容量の増加によりビットラインの負荷容量が増えてデータの読み出し速度が遅くなる問題点がある。特に、ビットラインの電圧を伝える受動素子として動作する前記ストリング選択用空乏型トランジスタの電流駆動能力の劣化によりマスクＲＯＭの高集積化及び低電圧化を妨げる。
【０００７】
一方、ＬＤＤ構造はドレイン接合におけるバルク電流を減らしてトランジスタの信頼性を向上させる反面、前記ドレイン接合における電界の減少によるスナップバック電圧の増加によりＥＤＳ（Electro Static Discharge）電流の放電時、高いジュール熱を発生させてＥＤＳ破壊電圧を低下させる問題点がある。
【０００８】
【発明が解決しようとする課題】
したがって、本発明は前記の問題を解消するために案出されたものであり、その目的は電流駆動能力を増加させうるＮＡＮＤ型不揮発性記憶装置を提供するにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するための本発明のＮＡＮＤ型不揮発性記憶装置は、直列に接続された空乏型及び増加型トランジスタよりなる多数のデータ記憶用セルと、このうち少なくともいずれか一つの特定セルを選択するために直列に接続された複数のストリング選択用空乏型及び増加型トランジスタが相互直列回路より構成され、前記ストリング選択用空乏型トランジスタのソース及びドレイン領域にのみイオン領域が形成されており、ストリング選択用空乏型トランジスタのソース及びドレインの接合深さが前記他のトランジスタのソース及びドレインの接合深さより更に深く形成されていることを特徴とする。
【００１０】
本発明の他の実施例によれば、前記ストリング選択用空乏型トランジスタのドレイン領域にのみ電流増加用イオン注入領域が形成されていて、このトランジスタのドレイン領域の接合深さが他のトランジスタのソース及びドレインの接合深さより更に深く形成される。
【００１１】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施例をさらに詳細に説明する。
本発明によるＮＡＮＤ型マスクＲＯＭの等価回路は従来の技術と同一なので、その回路図及び説明は省略する。
【００１２】
図４及び図５は本発明の一実施例によるマスクＲＯＭの構造を示したものであり、図４は平面図を、図５は図４のｂ−ｂ′線の断面図をそれぞれ示す。容易な説明のために従来の技術と同一な部分については同一な参照符号を付け、これに対する説明は省略する。
図４及び図５を参照すれば、マスクＲＯＭを構成するトランジスタにおいて、ストリング選択のための空乏型トランジスタのチャネル領域を限定するための空乏型イオン注入領域２０内にセル電流増加のための所定の導電型の高濃度イオン注入領域、つまりセル電流増加用イオン注入領域６０がソース及びドレイン領域と所定の間隔に重畳されて形成されている。すなわち、Ｎ+ ソース／ドレイン領域を形成するためのイオン注入工程を行った後（あるいは、前）、前記空乏型イオン注入領域２０を形成するために使用された同一なマスクと同一な導電型の不純物を使用して前記ストリング選択のための空乏型トランジスタにのみ不純物イオンを追加に注入してセル電流増加用のＮ+ イオン注入領域６０を形成する。
【００１３】
したがって、ストリング選択用空乏型トランジスタのソース／ドレイン領域の接合深さはこれに対する他のトランジスタの接合深さより深く形成されることにより、半導体記憶素子の全体電流の駆動能力が向上される。さらに、側面方向への拡散を誘導する場合に有効チャネルの長さは縮むことにより、電流の駆動能力は増え、高集積化が可能になる。
【００１４】
この際、前記セル電流増加用イオン注入領域６０を形成するためのイオン注入の条件は前記空乏型イオン注入領域２０形成時の条件と類似である。例えば、空乏型イオン注入領域２０は約２〜５×Ｅ１５／cm2 のドーズ量に砒素Ａｓイオンを４０ＫｅＶの加速エネルギーで前記領域２０に注入することにより形成され、セル電流増加用イオン注入領域６０は約１〜３×Ｅ１５／cm2 のドーズ量に燐Ｐイオンを８０ＫｅＶの加速エネルギーで前記領域６０に注入することにより形成される。前記のように領域２０、６０に砒素Ａｓ、燐Ｐイオンをそれぞれ注入した後、９５０℃の温度とＮ2 雰囲気下で熱処理工程を行うと、空乏型イオン注入領域２０及びセル電流増加用イオン注入領域６０が形成される。
【００１５】
図６及び図７は本発明の他の実施例によるＮＡＮＤ型マスクＲＯＭの構造を示したものであり、図６は平面図を、図７は図６のｃ−ｃ′線の断面図をそれぞれ示す。
前述した実施例との違いは前記ストリング選択用空乏型トランジスタのドレイン領域にのみ前記セル電流増加用イオン注入領域６０ａが形成されるという点である。すなわち、ストリング選択用空乏型トランジスタのドレイン領域の接合深さがこのトランジスタのソース領域と他のトランジスタのソース及びドレイン領域における接合深さよりさらに深く形成されている。
【００１６】
これにより、ストリング選択用空乏型トランジスタの有効チャネルの長さを縮めて電流の駆動能力を増やしながら隣接したストリング選択用増加型トランジスタ及びデータ記録用トランジスタの接合部位には前記セル電流増加用イオン注入領域６０ａ形成のためのイオンが注入されない。したがって、写真食刻工程時のマスクの不整合、あるいは熱処理工程時の酷い側面拡散により引き起こる突き抜け現象特性の劣化を改善させうる。
【００１７】
【発明の効果】
以上、説明したように本発明のＮＡＮＤ型マスクＲＯＭによれば、ストリング選択用空乏型トランジスタのソース及びドレイン領域またはドレイン領域にのみ電流増加用イオン注入領域が形成されていて、ストリング選択用空乏トランジスタのソース及びドレインの接合深さが前記他のトランジスタのソース及びドレインの接合深さよりさらに深く形成されることにより、電流の駆動能力を向上させることができる。
【図面の簡単な説明】
【図１】従来の技術によるＮＡＮＤ型不揮発性記憶装置の部分的な等価回路図である。
【図２】図１によるＮＡＮＤ型不揮発性記憶装置の平面図である。
【図３】図２のａ−ａ′線の断面図である。
【図４】本発明の一実施例によるＮＡＮＤ型不揮発性記憶装置の平面図である。
【図５】図４によるＮＡＮＤ型不揮発性記憶装置のｂ−ｂ′線の断面図である。
【図６】    本発明の他の実施例によるＮＡＮＤ型不揮発性記憶装置の平面図である。
【図７】    図６によるＮＡＮＤ型不揮発性記憶装置のｃ−ｃ′線の断面図である。
【符号の説明】
２０    空乏型イオン注入領域
６０    セル電流増加用イオン注入領域
６０ａ  セル電流増加用イオン注入領域
【図１】
0003954126.tif 000002
【図２】
0003954126.tif 000003
【図３】
0003954126.tif 000004
【図４】
0003954126.tif 000005
【図５】
0003954126.tif 000006
【図６】
0003954126.tif 000007
【図７】
0003954126.tif 000008