(57)【特許請求の範囲】
【請求項１】
輝度信号のＡＣ成分を抽出して該ＡＣ成分を整流する回路と、
水平ブランキング期間のバックポーチの所定期間にノイズレベル検出用のゲートパルスを発生させる手段と、
前記のＡＣ成分整流後の信号を前記ゲートパルスの期間でサンプル積分するサンプル積分回路と、
前記ゲートパルスを異なる任意の位置に制御するゲートパルス制御手段と
を具備したことを特徴とするノイズレベル検出回路。
【請求項２】
前記ゲートパルス制御手段は、前記サンプル積分回路によるノイズ検出値が最も小さくなるようゲートパルス位置を制御することを特徴とする請求項１記載のノイズレベル検出回路。
【請求項３】
入力した輝度信号に対して、ノイズレベル検出用ゲートパルスの最適位置を自動的に判定するノイズレベル検出回路であって、
入力輝度信号をバンドパスフィルタで帯域制限した後、前記フィルタ出力を絶対値変換し、一定レベル内に制限を与える回路と、
入力した水平および垂直同期信号をもとに、複数のノイズ積分回路を制御する検出制御回路と、
前記輝度信号の水平ブランキング期間のバックポーチの所定期間で、前記検出制御回路からの制御信号をもとに最終的に得られるノイズレベル検出用ゲートパルスによりＮ（Ｎは自然数）画素積分するサンプル積分回路と、
前記サンプル積分回路の出力を、前記検出制御回路からの制御信号によりＭ（Ｍは自然数）ライン積分するライン積分回路と、
前記ライン積分回路の出力を、前記検出制御回路からの制御信号によりＬ（Ｌは自然数）フィールド積分するフィールド積分回路と、
マイコンからの指示を受けて、ノイズレベル検出用ゲートパルスが輝度信号に対して最適な位置であることを判定するための各種制御信号を発生する判定制御回路と、
前記判定制御回路から出力された信号に基づき、前記サンプル積分回路に用いるノイズレベル検出用ゲートパルスの位置を可変する遅延選択回路と、
前記ノイズレベル検出用ゲートパルスを、前記遅延選択回路で異なる各位置に任意のｎ回（ｎ：自然数）設定し、各々の状態におけるサンプル・ラインの積分結果をもとに、最適ノイズレベル検出ゲート位置を判定する最適位置判定回路とを具備し、
前記最適位置判定回路からの判定結果をもとに、前記遅延選択回路を制御し、ノイズレベル検出ゲートを最適位置に保持した状態で、安定したノイズレベル検出を可能とすることを特徴とするノイズレベル検出回路。
【請求項４】
前記遅延選択回路で前記ゲートパルス位置をｎ（ｎ：自然数）回変化させて判定を行なう場合、中心付近ｍ（ｍ：自然数）回の判定の中で最適ノイズレベル検出ゲート位置となるようにオフセット値を与える回路をさらに設け、外乱によらずノイズレベル検出ゲートの最適位置を安定して検出可能とすることを特徴とする請求項３記載のノイズレベル検出回路。
【請求項５】
入力した水平および垂直同期信号から、入力輝度信号が標準信号であるか、もしくはＶＴＲ特殊再生時のような非標準信号であるかを判定し、その判定結果が非標準から標準に変化した場合に、再度ノイズ検出ゲートの最適位置を判定し直すための制御信号を発生し、前記判定制御回路に供給する標準判定回路をさらに具備したことを特徴とする請求項３記載のノイズレベル検出回路。
【請求項６】
前記フィールド積分回路で検出したノイズレベル検出結果の値が大きく変化した場合に、再度ノイズ検出ゲートの最適位置を判定し直すための制御信号を発生し、前記判定制御回路に供給する回路をさらに具備したことを特徴とする請求項３記載のノイズレベル検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号のノイズ成分を検出するノイズレベル検出回路に関する。
【０００２】
【従来の技術】
従来のノイズ検出回路は、特開平４−８１０７６号公報に記載されているように例えばノイズ抑圧回路を制御する目的で入力映像信号のノイズを検出する。即ち、入力輝度信号の高域成分を高域ろ波回路で抜き出し、これを全波整流回路で全波整流し映像高域成分の量を検出する。この検出した信号の垂直同期信号期間の平均値をサンプル・ホールド回路で検出し、有効映像信号期間の間その検出電圧をホールドすることでこの電圧の大きさが大きいときはノイズが多いこととなり、この場合、ノイズ抑圧回路をオンしてその電圧に応じて入力映像輝度信号を弱めることで自動的に映像信号のノイズを抑圧する。このように、入力映像信号のノイズ検出位置は、垂直帰線消去期間（以下垂直ブランキング期間）内の所定期間であった。
【０００３】
近年、コピーガード信号が重畳された映像信号を出力する映像機器がある。例えばデジタルビデオディスク（ＤＶＤ）や、コピーガード信号が記録重畳された家庭用ＶＴＲソフトなどの、記録再生用機器である。このコピーガード信号は、家庭用ＶＴＲで正常に記録できないようにするためのもので、このようなコピーガード方式の中に、垂直ブランキング期間に白ピークとなる映像信号を重畳するものがある。このような信号が垂直ブランキング期間に重畳されていると、従来のノイズ検出回路ではコピーガード信号をノイズ成分と誤って検出してしまう可能性がある。
【０００４】
一般的には、ＴＶ映像信号の垂直ブランキング期間には文字多重信号などが重畳されているが、さらにコピーガード信号が重畳されることになる。また、家庭用ＶＴＲでは垂直同期期間にヘッドの切換えノイズが発生する。このように垂直ブランキング期間でノイズ検出を行うことは、誤検出する恐れがある。
【０００５】
近年のＴＶ受像機では、例えばラインコムフィルタや３次元Ｙ／Ｃ分離回路などデジタル処理回路が導入されている。ノイズ検出を水平ブランキング期間のバックポーチ以外の例えば水平同期信号部分で行おうとすると、水平同期信号の先端（シンク・チップ）に重畳するノイズ振幅を含めて量子化することが必要となる。このようにすると、本来映像走査期間でないレンジまで入力レンジに含めなければならず、Ａ／Ｄ変換回路における量子化の際の映像信号のＳ／Ｎを劣化させることとなる。
【０００６】
【発明が解決しようとする課題】
上記の如く、従来のノイズ検出回路では、垂直ブランキング期間に重畳されているコピーガード信号によってノイズ検出回路が誤判定する恐れがある。また、ノイズ検出を水平同期信号部分で行おうとすると、デジタル処理する際に必要とされるＡ／Ｄ変換回路の入力レンジを必要以上に広げなければならず映像信号のＳ／Ｎを劣化させる恐れがあった。
【０００７】
そこで、本発明は上記の問題に鑑み、コピーガード信号が重畳した映像信号や、デジタル処理された映像信号に対しても安定した確度の高いノイズ検出を行うことができるノイズレベル検出回路を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
請求項１記載の発明によるノイズレベル検出回路は、輝度信号のＡＣ成分を抽出して該ＡＣ成分を整流する回路と、水平ブランキング期間のバックポーチの所定期間にノイズレベル検出用のゲートパルスを発生させる手段と、前記のＡＣ成分整流後の信号を前記ゲートパルスの期間でサンプル積分するサンプル積分回路と、前記ゲートパルスを異なる任意の位置に制御するゲートパルス制御手段とを具備したものである。
【００１６】
請求項２記載の発明は、請求項１記載のノイズレベル検出回路において、前記ゲートパルス制御手段は、前記サンプル積分回路によるノイズ検出値が最も小さくなるようゲートパルス位置を制御することを特徴とする。
【００１７】
請求項１，２の発明によれば、サンプル積分回路によるノイズ検出値が最も小さくなるようバックポーチ期間におけるノイズレベル検出ゲ−ト位置を設定することで、ノイズ成分の検出精度を向上させることができる。
【００１８】
請求項３記載の発明によるノイズレベル検出回路は、入力した輝度信号に対して、ノイズレベル検出用ゲートパルスの最適位置を自動的に判定するノイズレベル検出回路であって、入力輝度信号をバンドパスフィルタで帯域制限した後、前記フィルタ出力を絶対値変換し、一定レベル内に制限を与える回路と、入力した水平および垂直同期信号をもとに、複数のノイズ積分回路を制御する検出制御回路と、前記輝度信号の水平ブランキング期間のバックポーチの所定期間で、前記検出制御回路からの制御信号をもとに最終的に得られるノイズレベル検出用ゲートパルスによりＮ（Ｎは自然数）画素積分するサンプル積分回路と、前記サンプル積分回路の出力を、前記検出制御回路からの制御信号によりＭ（Ｍは自然数）ライン積分するライン積分回路と、前記ライン積分回路の出力を、前記検出制御回路からの制御信号によりＬ（Ｌは自然数）フィールド積分するフィールド積分回路と、マイコンからの指示を受けて、ノイズレベル検出用ゲートパルスが輝度信号に対して最適な位置であることを判定するための各種制御信号を発生する判定制御回路と、前記判定制御回路から出力された信号に基づき、前記サンプル積分回路に用いるノイズレベル検出用ゲートパルスの位置を可変する遅延選択回路と、前記ノイズレベル検出用ゲートパルスを、前記遅延選択回路で異なる各位置に任意のｎ回（ｎ：自然数）設定し、各々の状態におけるサンプル・ラインの積分結果をもとに、最適ノイズレベル検出ゲート位置を判定する最適位置判定回路とを具備し、前記最適位置判定回路からの判定結果をもとに、前記遅延選択回路を制御し、ノイズレベル検出ゲートを最適位置に保持した状態で、安定したノイズレベル検出を可能とすること特徴とする。
【００１９】
請求項３の発明によれば、水平ブランキング期間のバックポーチ期間にノイズレベル検出用ゲートパルスを設定する際に、ノイズレベル検出用ゲートパルスを異なる各位置に任意のｎ回（ｎ：自然数）設定し、各々の状態におけるサンプル・ラインの積分結果をもとに、最適ノイズレベル検出ゲート位置を判定する最適位置判定回路が設けられているので、最適位置判定回路からの判定結果をもとに、遅延選択回路を制御し、ノイズレベル検出ゲートを最適位置に保持して、安定したノイズレベル検出を行うことが可能となる。
【００２０】
請求項４記載の発明は、請求項３記載のノイズレベル検出回路において、前記遅延選択回路で前記ゲートパルス位置をｎ（ｎ：自然数）回変化させて判定を行なう場合、中心付近ｍ（ｍ：自然数）回の判定の中で最適ノイズレベル検出ゲート位置となるようにオフセット値を与える回路をさらに設け、外乱によらずノイズレベル検出ゲートの最適位置を安定して検出可能とすることを特徴とする。
【００２１】
請求項４の発明によれば、ノイズレベル検出ゲートの最適位置を判定している最中に偶然のノイズによって、誤った検出位置を最適と判定しにくくするために、本来安定して最適位置と判定される範囲の位置にオフセット期間（識別期間）を設けて、本来安定している期間を最適位置と判定し易くする（判定確率を高める）ものである。
【００２２】
請求項５記載の発明は、請求項３記載のノイズレベル検出回路において、入力した水平および垂直同期信号から、入力輝度信号が標準信号であるか、もしくはＶＴＲ特殊再生時のような非標準信号であるかを判定し、その判定結果が非標準から標準に変化した場合に、再度ノイズ検出ゲートの最適位置を判定し直すための制御信号を発生し、前記判定制御回路に供給する標準判定回路をさらに具備したことを特徴とする。
【００２３】
請求項５の発明によれば、入力信号の同期信号より、標準／非標準信号を判定して、非標準から標準に判定が変化したときに、再度、上記ノイズレベル検出ゲートの最適位置を判定する。これにより、安定した信号の標準状態でノイズレベル検出ゲートの位置を判定することが可能となる。
【００２４】
請求項６記載の発明は、請求項３記載のノイズレベル検出回路において、前記フィールド積分回路で検出したノイズレベル検出結果の値が大きく変化した場合に、再度ノイズ検出ゲートの最適位置を判定し直すための制御信号を発生し、前記判定制御回路に供給する回路をさらに具備したことを特徴とする。
【００２５】
請求項６の発明によれば、ノイズレベル検出結果の値が大きく変化したときに、再度、上記ノイズレベル検出ゲートの最適位置を判定する。これにより、請求項５と同様、安定した信号の標準状態でノイズレベル検出ゲートの位置を判定することが可能となる。
【００２６】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図１は本発明の第１の実施の形態のノイズレベル検出回路を示すブロック図である。
【００２７】
図１において、ノイズレベル検出回路は、アナログ輝度信号を入力するための入力端子１０１と、アナログ輝度信号をデジタル輝度信号に変換するためのＡ／Ｄ変換回路１０２と、デジタル輝度信号のＡＣ成分を抽出するための帯域通過フィルタ（ＢＰＦ）１０３と、ＡＣ成分を全波整流して絶対値に変換する（ＡＣ成分における負極成分を正極成分に変換することによりＡＣ成分全体を絶対値のみで表現する）ための全波整流回路１０４と、整流後の信号を水平ブランキング期間のバックポーチの所定期間でサンプル積分するためのサンプル積分回路１０５と、サンプル積分後の信号を所定の走査線期間積分するためのライン積分回路１０６と、ライン積分結果を保持するための保持回路１０７と、この保持信号をノイズレベル検出信号として出力する出力端子１０８と、水平同期信号（ＨＤ）に基づいてサンプリング等に使用するクロックパルスを発生するクロック発生回路１０９と、垂直同期信号（ＶＤ），水平同期信号（ＨＤ）及び前記クロックパルスに基づいてサンプル積分回路１０５及びライン積分回路１０６それぞれの積分期間を決めるゲートパルスなどのタイミング信号を発生するタイミング発生回路１１０と、入力輝度信号の垂直同期信号（ＶＤ），水平同期信号（ＨＤ）をそれぞれ入力するための入力端子１１１，１１２とを備えて構成されている。
【００２８】
上記の構成において、入力端子１０１から入力した輝度信号はＡ／Ｄ変換回路１０２でデジタル信号に変換され、ＢＰＦ１０３を介して全波整流回路１０４に入力される。ＢＰＦ１０３は、デジタル輝度信号の視覚的に目立つ約２ＭＨz 付近以上の高城ＡＣ成分を抽出する。なお、アナログ輝度信号の水平ブランキング期間のバックポーチに含まれるカラーバースト信号は入力端子１０１よりも前段の処理で除かれているものとする。
【００２９】
全波整流回路１０４の出力信号はサンプル積分回路１０５で所定のサンプル期間積分される。ここで、所定のサンプル期間は、輝度信号の水平ブランキング期間のバックポーチにおける比較的安定した所定期間に設定される。
【００３０】
サンプル積分回路１０５は、加算器１２０と、タイミング発生回路１１０からのゲートパルスａが供給されるアンドゲート１２１と、クロック発生回路１０９からのＡ／Ｄ変換回路１０２で使用するサンプリングクロックと同じクロックが供給されて動作するＤフリップフロップ１２２とから構成されている。
【００３１】
加算器１２０では、全波整流回路１０４の出力信号とフリップフロップ１２２の出力信号が加算される。アンドゲート１２１にはゲートパルスａが入力され、このゲートパルスａが‘Ｈ’レベルの期間のみフリップフロップ１２２に加算器１２０の出力信号が導かれる。ゲートパルスａが‘Ｌ’レベルのとき、アンドゲート１２１の出力信号は加算器１２０の出力信号に係わらず、‘Ｌ’レベルとなるので、フリップフロップ１２２の出力信号も‘Ｌ’レベルとなる。即ち、サンプル積分回路１０５は、ゲートパルスａが‘Ｈ’レベルの期間のみ絶対値回路である全波整流回路１０４の出力信号を積分動作することになる。図２(a) ，(b) にゲートパルスａのタイミングを示す。
【００３２】
サンプル積分回路１０５の出力信号はライン積分回路１０６に入力される。ライン積分回路１０６は、加算器１２３と、タイミング発生回路１１０からのゲートパルスｂが供給されるアンドゲート１２４と、クロック発生回路１０９からのＡ／Ｄ変換回路１０２で使用するサンプリングクロックと同じクロックが供給されて動作するＤフリップフロップ１２５とから構成されている。
【００３３】
加算器１２３では、サンプル積分回路１０５の出力信号とフリップフロップ１２５の出力信号が加算され、加算器１２３の出力信号はアンドゲート１２４を介してフリップフロップ１２５に入力する。即ち、ライン積分回路１０６は、サンプル積分回路１０５と同様にアンドゲートに入力するゲートパルスｂが‘Ｈ’レベルの期間のみサンプル積分回路１０５の出力信号を積分動作することになる。図３(a) ，(b) にゲートパルスｂのタイミングを示す。
【００３４】
家庭用ビデオテープレコーダ（ＶＴＲ）ではスキューが垂直ブランキング期間で発生する場合があるので、スキューが引き込める余裕を取り、図３(b) に示すようなタイミングで発生することが好都合である。垂直ブランキング期間終了から５０〜６０ライン後にゲートパルスｂが立ち上がるタイミングとすれば充分である。
【００３５】
ライン積分回路１０６の積分出力は、タイミング発生回路１１０からのタイミング信号にて必要な期間だけフリップフロップ１０７で保持され、出力端子１０８からノイズレベル検出信号として出力される。
【００３６】
例えばサンプリングクロックＣＬＫの周波数を水平同期周波数の９１０逓倍とすれば、水平ブランキング期間のバックポーチにおける前記ゲートパルスａは、２４サンプル分に相当し約１．７μｓのパルス幅となる。つまり、パルス幅１．７μｓのゲートパルスａを用いてバックポーチの所定期間に２４サンプル分、サンプル積分することになる。
【００３７】
この２４サンプル分積分した値を、ライン積分回路１０６で前記ゲートパルスｂを用いて例えば１２８ライン分積分すれば１フィールド当たり３０７２サンプルとなり、これは水平走査期間３ライン分以上に相当するサンプル数となり、安定したノイズ検出が可能となる。
【００３８】
図４(a) は全波整流回路１０４の入力信号と出力信号を示している。ＢＰＦ１０３を通過した後の全波整流前のサンプル信号は０レベルを中心に正極部分と負極部分が存在するが、その正負信号を全波整流回路１０４を通して全波整流した後のサンプル信号は負極部分の信号が正極側に折り返されて絶対値に変換されている。全波整流前後のサンプル信号で０，３，４，５とあるのが各サンプルの絶対値を示している。実際には、Ａ／Ｄ変換で量子化されるので、全波整流後の０，３，４，５は３桁の２進数で、０００，０１１，１００，１０１と表されるが、便宜上１０進数０，３，４，５の信号として説明する。
【００３９】
図４(b) はサンプル積分回路１０５の動作を説明する図である。サンプル積分回路１０５に入力Ｓ1 として、図４(a) に示した全波整流後のサンプル信号（絶対値０，３，４，５の信号）が順次入力した場合について説明している。サンプル積分回路１０５において、Ｓ1 は全波整流回路１０４の出力信号（加算器１２０の一方の入力信号）を示し、Ｓ2 はアンド（ＡＮＤ）ゲート１２１の出力信号を示し、Ｓ3 はフリップフロップ１２２の出力信号（加算器１２０のもう一方の入力信号）を示している。サンプル積分回路１０５では、アンドゲート１２１へのゲートパルスａが‘Ｈ’レベルの期間には、Ｓ1 ＋Ｓ3 ＝Ｓ2 の関係となり、加算値Ｓ2 は次段のフリップフロップ１２２に入力しかつ次のクロックパルスＣＬＫの立ち上がりタイミングで信号Ｓ3 として出力される。入力Ｓ1 の順次入力サンプル信号（０，３，４，５）に対し積分出力Ｓ3 は最終的に５＋７＝１２となっている。アンドゲート１２１のゲートパルスａが‘Ｌ’レベルとなった時は信号Ｓ2 が０となり次のクロックパルスＣＬＫの立ち上がりでその０がフリップフロップ１２２から信号Ｓ3 として出力される。
【００４０】
図５は本発明の第２の実施の形態のノイズレベル検出回路のブロック図を示している。図１と異なる点は、ライン積分回路１０６の後段にフィールド積分回路２０２を設けていることである。
【００４１】
ライン積分回路１０６の積分出力は、フリップフロップ２０１で保持された後、フィールド積分回路２０２に入力される。
【００４２】
フィールド積分回路２０２は、加算器２１０と、タイミング発生回路２０５からのゲートパルスｃが供給されるアンドゲート２１１と、クロック発生回路１０９からＡ／Ｄ変換回路１０２で使用するサンプリングクロックと同じクロックが供給されて動作するＤフリップフロップ２１２とで構成され、アンドゲート２１１へのゲートパルスｃが‘Ｈ’レベルの期間積分動作を行う。つまり、フィールド積分回路２０２は、ライン積分後の信号を入力しゲートパルスｃにて規定される所定のフィールド期間積分して出力する。タイミング発生回路１１０は、図１のタイミング発生回路１１０と同様に水平，垂直同期信号(ＨＤ，ＶＤ)及びクロックパルスに基づいてゲートパルスａ，ｂを発生すると共に、水平，垂直同期信号(ＨＤ，ＶＤ)及びクロックパルスに基づいてゲートパルスｃを発生する。
【００４３】
フィールド積分回路２０２の積分出力は、タイミング発生回路１１０からのタイミング信号にて必要な期間だけフリップフロップ１０７で保持され、出力端子１０８からノイズレベル検出結果として出力される。
【００４４】
このような構成により、ノイズ成分を水平ブランキング期間のバックポーチ期間でサンプル積分したものを、所定数の走査線期間、ライン積分し、さらに所定数のフィールド分、フィールド積分した信号をノイズレベル検出結果として得ることができる。
【００４５】
図６は本発明の第３の実施の形態のノイズレベル検出回路のブロック図を示している。
【００４６】
図６において、ノイズレベル検出回路は、アナログ輝度信号を入力するための入力端子１０１と、アナログ輝度信号をデジタル輝度信号に変換するためのＡ／Ｄ変換回路１０２と、デジタル輝度信号のＡＣ成分を抽出するためのＢＰＦ１０３と、ＡＣ成分を全波整流して絶対値に変換するための全波整流回路１０４と、サンプル積分後の信号を保持するための保持回路１０７と、保持信号をノイズレベル検出信号として出力する出力端子１０８と、入力した水平および垂直同期信号（ＨＤ，ＶＤ）をもとに、サンプル積分回路１０５を制御する検出制御回路５１２と、前記全波整流回路１０４からの整流後の信号を、水平ブランキング期間のバックポーチの所定期間で、前記検出制御回路からの制御信号をもとに最終的に得られるノイズレベル検出用ゲートパルスによりＮ（Ｎは自然数）画素分サンプル積分するためのサンプル積分回路１０５と、ノイズレベル検出用ゲートパルスが輝度信号に対して最適な位置であることを判定するための各種制御信号を発生する判定制御回路５２１と、前記判定制御回路５２１から出力された信号に基づき、前記サンプル積分回路１０５に用いるノイズレベル検出用ゲートパルスの遅延量を変化させてゲートパルス位置を可変する遅延選択回路５２２と、前記ノイズレベル検出用ゲートパルスを、前記遅延選択回路５２２で異なる各位置に任意のｎ回（ｎ：自然数）設定し、各々の状態におけるサンプル積分の結果をもとに、積分結果が最小レベルとなるゲートパルスの位相を最適ノイズレベル検出ゲート位置と判定する最適位置判定回路５２３とを備えて構成され、前記最適位置判定回路５２３からの最適位置判定結果をもとに、判定制御回路５２１でゲートパルスの遅延量を決定し、前記遅延選択回路５２２を制御して、ノイズレベル検出ゲートを最適位置に設定することで、安定したノイズレベル検出を可能としている。
【００４７】
上記の構成において、入力端子１０１から入力した輝度信号はＡ／Ｄ変換回路１０２でデジタル信号に変換され、ＢＰＦ１０３を介して全波整流回路１０４に入力される。ＢＰＦ１０３は、デジタル輝度信号の視覚的に目立つ約２ＭＨz 付近以上の高城ＡＣ成分を抽出する。なお、アナログ輝度信号の水平ブランキング期間のバックポーチに含まれるカラーバースト信号は入力端子１０１の前段の処理で除かれている。全波整流回路１０４の出力信号はノイズレベル検出を行なうためにサンプル積分回路１０５に供給され、ここで水平ブランキング期間のバックポーチにおける所定期間サンプル積分される。このサンプル積分の所定期間は、後述するノイズレベル検出ゲートの最適位置制御により、輝度信号の水平ブランキング期間のバックポーチにおいて波形的に安定でかつノイズレベルが最も小さくなる期間に設定される。
【００４８】
一方、ノイズレベル検出ゲートを最適位置に制御するための制御系については、入力輝度信号の水平同期信号（ＨＤ）と垂直同期信号（ＶＤ）をそれぞれ、入力端子１１２，１１１より入力し、検出制御回路５１２に与えている。検出制御回路５１２は、サンプル積分回路１０５にリセット信号などの制御信号を与え、また、遅延選択回路５２２にノイズレベル検出用ゲートパルスを与えている。
【００４９】
判定制御回路５２１は、遅延選択回路５２２に、検出制御回路５１２より出力したノイズレベル検出用ゲートパルスの遅延量を変化させるための制御信号を発生している。
【００５０】
最適位置判定回路５２３では、判定制御回路５２１によりｎ回前記ノイズレベル検出用ゲートパルスの位相を変化させたときの各積分結果を比較し、その積分値が最小レベルとなるノイズレベル検出用ゲートパルスの位相を最適位置と判断し、その最適位置ｎを判定制御回路５２１に戻している。
【００５１】
判定制御回路５２１では、前記最適位置判定回路５２３の判定結果に基づき、以後ノイズレベル検出用ゲートパルスの最適位置ｎを保持するような制御信号を遅延選択回路５２２に与えている。
【００５２】
そして、サンプル積分回路１０５の結果は保持回路１０７に出力され、検出制御回路５１２より与えられたノイズレベル保持制御信号によって、任意の一定期間保持され、出力端子１０８よりノイズレベル検出信号として出力している。  以上により、入力輝度信号の水平ブランキング期間内のバックポーチが、入力信号（電波によるテレビジョン信号，ＶＴＲ信号，ＤＶＤ信号，ゲーム機信号）の状態によって変化しても（図８の輝度信号波形におけるバックポーチのエッジ部分参照）、ノイズレベル検出ゲートを最適位置に設定して安定してノイズレベル検出を行うことができる。
【００５３】
図７は本発明の第４の実施の形態のノイズレベル検出回路のブロック図を示している。
【００５４】
図７において、ノイズレベル検出回路は、アナログ輝度信号を入力するための入力端子１０１と、アナログ輝度信号をデジタル輝度信号に変換するためのＡ／Ｄ変換回路１０２と、デジタル輝度信号のＡＣ成分を抽出するためのＢＰＦ１０３と、ＡＣ成分を全波整流して絶対値に変換するための全波整流回路１０４と、整流後の信号の上限レベルを制限するリミッタ回路６０３と、入力した水平および垂直同期信号（ＨＤ，ＶＤ）を基に、複数のノイズ積分回路１０６，２０２を制御する検出制御回路５１２と、前記輝度信号の水平ブランキング期間のバックポーチで、前記検出制御回路５１２からの制御信号をもとに最終的に得られるノイズレベル検出用ゲートパルスによりＮ（Ｎは自然数）画素積分するサンプル積分回路１０５と、前記サンプル積分回路１０５の出力を、前記検出制御回路５１２からの制御信号によりＭ（Ｍは自然数）ライン分積分するライン積分回路１０６と、前記ライン積分回路１０６の出力を、前記検出制御回路５１２からの制御信号によりＬ（Ｌは自然数）フィールド分積分するフィールド積分回路２０２と、フィールド積分後の信号を保持するための保持回路１０７と、保持信号をノイズレベル検出信号として出力する出力端子１０８と、マイコン６２０からの指示を受けて、ノイズレベル検出用ゲートパルスが輝度信号に対して最適な位置であることを判定するための各種制御信号を発生する判定制御回路５２１と、前記判定制御回路５２１から出力された信号に基づき、前記サンプル積分回路１０５に用いるノイズレベル検出用ゲートパルスの遅延量を変化させてゲートパルスの位置を可変する遅延選択回路５２２と、前記ノイズレベル検出ゲートを、前記遅延選択回路５２２で異なる各位置に任意のｎ回（ｎ：自然数）設定し、各々の状態におけるサンプル・ライン積分の結果をもとに、積分結果が最小レベルとなるゲートパルスの位相を最適ノイズレベル検出ゲート位置と判定する最適位置判定回路５２３とを備えて構成され、前記最適位置判定回路５２３からの最適位置判定結果をもとに、判定制御回路５２１でゲートパルスの遅延量を決定し、前記遅延選択回路５２２を制御して、ノイズレベル検出ゲートを最適位置に設定することで、安定したノイズレベル検出を可能としている。
【００５５】
上記の構成において、入力端子１０１から入力した輝度信号はＡ／Ｄ変換回路１０２でデジタル信号に変換され、ＢＰＦ１０３を介して全波整流回路１０４に入力される。ＢＰＦ１０３では、輝度信号から視覚的に目立つ約２ＭＨz 付近以上の高城信号を抽出し、後段の全波整流回路１０４に供給している。
【００５６】
全波整流回路１０４では、ＢＰＦ１０３出力を絶対値に変換した後、リミッタ回路６０３に与えて上限レベルを制限し、後段のサンプル積分回路１０５に供給している。
【００５７】
一方、ノイズレベル検出ゲートを最適位置に制御するための制御系については、入力輝度信号の水平同期信号（ＨＤ）と垂直同期信号（ＶＤ）をそれぞれ、入力端子１１２，１１１より入力し、検出制御回路５１２に与えている。
【００５８】
検出制御回路５１２では、サンプル積分回路１０５，ライン積分回路１０６，フィールド積分回路２０２，及びノイズレベル保持回路１０７をそれぞれ制御するための、ノイズレベル検出用ゲートパルス、ライン積分制御信号、フィールド積分制御信号、およびノイズレベル保持制御信号などを発生している。
【００５９】
ここで、判定制御回路５２１がマイコン６２０よりノイズレベル判定の指示を受けると、判定制御回路５２１は遅延選択回路５２２に、検出制御回路５１２より出力したノイズレベル検出用ゲートパルスの遅延量を変化させるための制御信号を発生する。
【００６０】
遅延選択回路５２２では、前記判定制御回路５２１からの制御信号により出力するノイズレベル検出用ゲートパルスの位相を、入力輝度信号の水平ブランキング期間内のバックポーチに対して、ｎ（ｎ：自然数）回遅延量を可変できるようになっている。そして、遅延選択回路５２２より出力されたノイズレベル検出用ゲートパルスにより、サンプル積分回路１０５では、輝度信号の水平ブランキング期間のバックポーチで、ゲートパルスに対応した任意の一定期間積分を行い、その結果をライン積分回路１０６に与えている。
【００６１】
ライン積分回路１０６では、検出制御回路５１２より与えられたライン積分制御信号によって所定のライン期間の積分を行い、その結果を最適位置判定回路５２３とフィールド積分回路２０２に与えている。最適位置判定回路５２３では、判定制御回路５２１によりｎ回前記ノイズレベル検出用ゲートパルスの位相を変化させたときの各積分結果を比較し、最小レベルとなるノイズレベル検出用ゲートパルスの位相を最適位置と判断し、その最適位置ｎを判定制御回路５２１に戻している。
【００６２】
判定制御回路５２１では、前記最適位置判定回路５２３の判定結果に基づき、以後最適位置ｎを保持するような制御信号を遅延選択回路５２２に与え、遅延選択回路５２２は最適なノイズレベル検出用ゲートパルスを発生させて、バックポーチにおけるサンプル積分を行い、さらにライン積分を行なった後その積分結果をフィールド積分回路２０２に与えている。
【００６３】
フィールド積分回路２０２では、検出制御回路５１２より与えられたフィールド積分制御信号によって、任意の所定のフィールド期間積分を行い、そのノイズ積分結果をノイズレベル保持回路１０７に与えている。
【００６４】
ノイズレベル保持回路２０３では、検出制御回路５１２より与えられたノイズレベル保持制御信号によって、任意の一定フィールド期間ごとに前記ノイズレベル保持信号の更新を行い、出力端子１０８よりノイズレベル検出信号として出力している。
【００６５】
以上により、入力輝度信号の水平ブランキング期間内のバックポーチが、入力信号（電波によるテレビジョン信号，ＶＴＲ信号，ＤＶＤ信号，ゲーム機信号）の状態によって変化しても（図８の輝度信号波形におけるバックポーチのエッジ部分参照）、ノイズレベル検出ゲートを最適位置に設定して安定してノイズレベル検出を行うことができる。
【００６６】
次に、図７のノイズレベル検出回路において、入力した輝度信号に対してノイズレベル検出を行なう際に、ノイズレベル検出用ゲートパルスの最適位置を判定する動作の他の実施の形態を、図８及び図９を参照して説明する。
【００６７】
図８は輝度信号の種類（電波によるテレビジョン信号，ＶＴＲ信号，ＤＶＤ信号，ゲーム機信号など）によって輝度信号のバックポーチの両端（エッジ）部分に波形変動が生じる状況（複数の実線にて示してある）や、バックポーチのほぼ中間に相当する本来安定した期間に外乱ノイズにある場合にも、バックポーチのほぼ中間に相当する本来安定した期間がノイズレベル検出ゲートの最適位置と判断される確率を高めるように、その本来安定した期間を他と識別するためのオフセット期間及び最適位置判定を行い易くするためのオフセット値（図では４hex、hexは16進の意）を与える手段を設けている。つまり、バックポーチ期間に、前記遅延選択回路５２２で前記ノイズレベル検出ゲート位置をｎ（ｎ：自然数）回変化させて判定を行なう場合、中心付近ｍ（ｍ：自然数）回の判定の中で最適ノイズレベル検出ゲート位置となるように、中心付近ｍ回のゲート位置の範囲（オフセット期間）におけるライン積分値に所定のオフセット値を与える手段をさらに設ける。
【００６８】
そして、バックポーチ期間内においてｎ回ゲート位置を変えてノイズレベル検出を行った際に、各回ごとのサンプル・ライン積分結果より中心付近のｍ回について前記オフセット値を減算する。これにより、バックポーチ期間の中心付近に外乱ノイズが生じた場合、その外乱ノイズによって中心付近の積分値が上昇するが、オフセット値により減算されて、最適位置判定用積分値が小さく算出されるため、ノイズレベル検出ゲート位置をバックポーチのほぼ安定した中心付近に設定することができる。なお、前記オフセット値を与える手段、及び前記オフセット値を減算する手段は、最適位置判定回路５２３内に設けられても良い。
【００６９】
図９は図８で示したノイズレベル検出ゲートの最適位置判定動作を説明するタイミング図である。
【００７０】
図９(a) のゲート位置制御信号は、判定制御回路５２１から出力される制御情報を示している。
【００７１】
図９(b) のライン積分結果は、前記各ゲート位置でのサンプル・ラインの積分結果を示している。
【００７２】
図９(c) のオフセット期間は、ノイズレベル検出用ゲートパルスが、入力輝度信号の水平ブランキング期間内のバックポーチに対して、リンギングなどの影響を受けにくい本来安定した期間に設けられている。つまり、バックポーチにおけるオフセット期間は、ＶＴＲ信号など入力輝度信号の種類が異なると図８の複数の実線に示したように波形の立ち上がり部分で信号レベルが不安定であるため、これを避けるように安定した期間に設けられている。
【００７３】
図９(d) のオフセット値は、任意の固定値であり、最適位置判定時に突発的な要因により、前記バックポーチのエッジ部分で最適位置と判断することのないようにするため、オフセット値を設けている。
【００７４】
図９(e) の判定入力値は、前記図９(b) のサンプル・ライン積分結果より、図９(c) のオフセット期間における各オフセット値（図９(d) ）を減算した値である。
【００７５】
図９(f) の判定結果は、前記図９(e) の判定入力値の中で最小値（MIN）を判定した結果である。
【００７６】
以上により、バックポーチの本来安定した中間位置に外乱ノイズが生じた場合でも該中間位置でオフセット値を減算することにより、ノイズレベル検出ゲートの最適位置判定時に外乱の影響を受け難くし、ノイズレベル検出ゲートの最適位置を安定して検出可能にしている。
【００７７】
図１０は本発明の第５の実施の形態のノイズレベル検出回路のブロック図を示している。
【００７８】
図１０においては、図７の構成に、標準判定回路７３０をさらに設けたものである。その他の構成は、図７と同様である。標準判定回路７３０は、入力端子１１２，１１１より入力した水平および垂直同期信号（ＨＤ，ＶＤ）から、入力輝度信号が標準信号であるか若しくはＶＴＲ特殊再生（例えば巻戻し再生、早送り再生など）のような非標準信号であるかを判定し、その判定結果が非標準から標準に変化した場合に、前記判定制御回路５２１に、再度ノイズ検出ゲートの最適位置を判定し直すための制御信号を与えるためのものである。
【００７９】
具体的には、標準判定回路７３０は、入力輝度信号の垂直同期信号（ＶＤ）でクリアパルスを生成する手段と、入力輝度信号の水平同期信号（ＨＤ）の数をカウントする内部カウンタと、カウント値を保持する保持手段と、保持したカウント値と予め用意された値とを比較するコンパレータとを備え、前記クリアパルスを内部カウンタのクリア端子に供給する構成としている。内部カウンタをクリアパルスでクリアして水平同期信号（ＨＤ）数のカウントを開始し、次の垂直同期信号（ＶＤ）によるクリアパルスで内部カウンタをクリアすると同時にカウント値を保持手段に保持している。そして、前記保持した値と予め用意された値とをコンパレータで比較し、カウント値が２６２／２６３若しくは３１２／３１３のどちらか一方の組みが、交互にある所定のフィールド期間連続して検出されたときに標準と判定している。ここで、２６２／２６３は、テレビジョン方式がＭ方式の場合にカウント値２６２，２６３がフィールド毎に交互に出現することを表し、３１２／３１３は、テレビジョン方式がＢ，Ｇ，Ｉ方式などの場合にカウント値３１２，３１３がフィールド毎に交互に出現することを表している。そして、前記判定結果が非標準から標準状態に移行したときに、標準判定回路７３０は、判定制御回路５２１にノイズレベル検出ゲートの最適位置を再判定するための制御信号を出力する。
【００８０】
非標準状態から標準状態に移行する場合の例としては、テレビジョン電波によって例えば第１チャンネル（１ＣＨ）を受信している標準状態（２６２／２６３）からＶＴＲ再生信号に切り換える場合、ＶＴＲ再生信号の標準状態（２６２／２６３）に切り換わるまでには、１ＣＨの標準状態（２６２／２６３）から非標準状態（２５０／２７０）を経てＶＴＲ再生の標準状態（２６２／２６３）に切り換わる。また、ＶＴＲの巻戻し再生や早送り再生などの特殊再生状態は非標準状態であり、この特殊再生の非標準状態からＶＴＲ再生の標準状態（２６２／２６３）に移行する場合などである。
【００８１】
図１０の構成により、図７の実施の形態と同様にノイズレベル検出ゲートの最適位置制御を行う際に、入力端子１０１の信号が上記ＶＴＲ特殊再生時のような非標準状態にあっても、その後標準状態に移行して安定した信号の状態となったときに非標準→標準の変化を検出してノイズレベル検出ゲートの最適位置を再判定するので、安定した信号の状態で誤りなく最適位置を判定することができる。
【００８２】
なお、図１０の実施の形態における標準判定回路７３０に代えて、前記フィールド積分回路２０２の積分結果に基づき保持回路１０７で検出したノイズレベル検出信号の値が大きく変化した場合に、前記判定制御回路５２１に、再度ノイズ検出ゲートの最適位置を判定し直すための制御信号を与えるための回路（図示せず）を設けた構成としても良い。
【００８３】
以上述べた本発明の実施の形態によれば、入力輝度信号から抽出したＡＣ成分を整流して絶対値に変換し水平ブランキング期間のバックポーチの所定期間にサンプル積分するので、垂直ブランキング期間にコピーガード信号が重畳した映像信号や、入力レンジが制限されるデジタル処理された映像信号に対しても安定した確度の高いノイズ検出を行うことができる。
【００８４】
さらに、以下(1)〜(3)の利点を有している。
【００８５】
(1)．入力信号の水平ブランキング期間内のバックポーチの状態に応じて、最適なノイズレベル検出ゲートの位置を自動的に判定することができ、安定したノイズレベル検出が可能である。
【００８６】
(2)．ノイズレベル検出ゲートの最適位置判定時に、本来安定してノイズ検出ができる期間にオフセット値を与えるため、判定時に偶然の外乱による影響を受け難くしている。
【００８７】
(3)．入力信号が非標準から標準に切り換ったことを検知したとき、ノイズレベル検出ゲートの最適位置を再度判定することで、通常の映像機器内にあるマイコンでは入力状態を把握できないような信号、例えば外部入力端子からのＶＴＲ信号に対しても確度の高いノイズレベル検出が可能である。
【００８８】
尚、以上述べた実施の形態では、アナログ輝度信号を入力しこれをＡ／Ｄ変換してデジタル化した信号でノイズレベルを検出する構成を説明しているが、本発明はデジタル化した信号でノイズレベル検出を行う場合に限定されることなく、Ａ／Ｄ変換回路を削除しアナログ輝度信号をＡ／Ｄ変換することなくアナログ信号のままでＢＰＦ以降の後段回路を通すことによってノイズレベル検出を行うことが可能である。
【００８９】
【発明の効果】
以上述べたように本発明によれば、コピーガード信号が重畳した映像信号や、デジタル処理された映像信号に対しても安定した確度の高いノイズ検出を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のノイズレベル検出回路のブロック図。
【図２】図１におけるゲートパルスａを説明する図。
【図３】図１におけるゲートパルスｂを説明する図。
【図４】図１の動作を説明する説明図。
【図５】本発明の第２の実施の形態のノイズレベル検出回路のブロック図。
【図６】本発明の第３の実施の形態のノイズレベル検出回路のブロック図。
【図７】本発明の第４の実施の形態のノイズレベル検出回路のブロック図。
【図８】図７におけるノイズレベル検出ゲートの最適位置判定動作の他の実施の形態を説明する説明図。
【図９】図８で示したノイズレベル検出ゲートの最適位置判定動作を説明するタイミング図。
【図１０】本発明の第５の実施の形態のノイズレベル検出回路のブロック図。
【符号の説明】
１０１…入力輝度信号
１０２…Ａ／Ｄ変換回路
１０３…帯域通過フィルタ
１０４…全波整流回路（絶対値回路）
１０５…サンプル積分回路
１０６…ライン積分回路
１０７…保持回路
１０８…ノイズレベル検出信号出力端子
１１１…垂直同期信号
１１２…水平同期信号
２０２…フィールド積分回路
５１２…検出制御回路
５２１…判定制御回路
５２２…遅延選択回路
５２３…最適位置判定回路
６２０…マイコン
７３０…標準判定回路
【図１】
0003950564.tif 000002
【図２】
0003950564.tif 000003
【図３】
0003950564.tif 000004
【図４】
0003950564.tif 000005
【図５】
0003950564.tif 000006
【図６】
0003950564.tif 000007
【図７】
0003950564.tif 000008
【図８】
0003950564.tif 000009
【図９】
0003950564.tif 000010
【図１０】
0003950564.tif 000011