(57)【特許請求の範囲】
【請求項１】
半導体基板（１，１１，２１）にトレンチ（２，１２，２２）を形成する工程と、
エピタキシャル成長法により前記トレンチ（２，１２，２２）内を含めた半導体基板（１，１１，２１）上に第１導電型のエピタキシャル膜（３ａ，１３ａ，２３ａ）を形成する工程と、
ハロゲン化物または水素を含んだ雰囲気においてハロゲン化物または水素の気相エッチング作用を用い前記エピタキシャル膜（３ａ，１３ａ，２３ａ）の一部をエッチング処理する工程と、
エピタキシャル成長法により前記トレンチ（２，１２，２２）内を含めた半導体基板（１，１１，２１）上に第１導電型のエピタキシャル膜（３ｂ，１３ｂ，２３ｂ）を形成する工程と、
エピタキシャル成長法により前記トレンチ（２，１２，２２）内を含めた半導体基板（１，１１，２１）上に第２導電型のエピタキシャル膜（４，１４，２４）を形成する工程と、
エピタキシャル成長法により前記トレンチ（２，１２，２２）内を含めた半導体基板（１，１１，２１）上に第１導電型のエピタキシャル膜（５，１５，２５）を形成する工程と、
前記半導体基板（１，１１，２１）上のエピタキシャル膜（３ａ，３ｂ，４，５，１３ａ，１３ｂ，１４，１５，２３ａ，２３ｂ，２４，２５）の表面を平坦化する工程と、
を備えた半導体装置の製造方法であって、
前記エピタキシャル膜（３ａ）の一部のエッチング処理を同膜（３ａ）の形成温度・圧力よりも高い条件で行うことにより、トレンチ底部に集中する応力を緩和するようにしたことを特徴とする半導体装置の製造方法。
【請求項２】
前記エピタキシャル膜（３ａ）の一部のエッチング処理を同膜（３ａ）の形成温度・圧力よりも高い条件で行う際には、圧力を１０〜７６０ｔｏｒｒ、温度を８５０〜１３００℃とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エピタキシャル膜（３ａ）の一部のエッチング処理を同膜（３ａ）の形成温度・圧力よりも高い条件で行う際には、圧力を３００〜６００ｔｏｒｒ、温度を１１００〜１２００℃とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記エピタキシャル膜（３ａ）の一部のエッチング処理を同膜（３ａ）の形成温度・圧力よりも高い条件で行う際には、前記エピタキシャル膜（３ａ）の一部のエッチング処理を、非酸化性・非窒化性ガス雰囲気下で行うことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
非酸化性・非窒化性ガスとは、水素ガスまたは希ガスであることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
半導体基板（３１）にトレンチ（３２）を形成する工程と、  エピタキシャル成長法により前記トレンチ（３２）内を含めた半導体基板（３１）上に第１導電型のエピタキシャル膜（３３ａ）を形成する工程と、
ハロゲン化物または水素を含んだ雰囲気においてハロゲン化物または水素の気相エッチング作用を用い前記エピタキシャル膜（３３ａ）の一部をエッチング処理する工程と、
エピタキシャル成長法により前記トレンチ（３２）内を含めた半導体基板（３１）上に第１導電型のエピタキシャル膜（３３ｂ）を形成する工程と、
気相拡散法により前記第１導電型のエピタキシャル膜（３３ａ，３３ｂ）の表層部に第２導電型の不純物拡散層（３４）を形成する工程と、
エピタキシャル成長法により前記トレンチ（３２）内を含めた半導体基板（３１）上に第１導電型のエピタキシャル膜（３５）を形成する工程と、
前記半導体基板（３１）上のエピタキシャル膜（３３ａ，３３ｂ，３４，３５）の表面を平坦化する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板（３１）にトレンチ（３２）を形成する工程と、
エピタキシャル成長法により前記トレンチ（３２）内を含めた半導体基板（３１）上に第１導電型のエピタキシャル膜（３３ａ）を形成する工程と、
ハロゲン化物または水素を含んだ雰囲気においてハロゲン化物または水素の気相エッチング作用を用い前記エピタキシャル膜（３３ａ）の一部をエッチング処理する工程と、
エピタキシャル成長法により前記トレンチ（３２）内を含めた半導体基板（３１）上に第１導電型のエピタキシャル膜（３３ｂ）を形成する工程と、
気相拡散法により前記第１導電型のエピタキシャル膜（３３ａ，３３ｂ）の表層部に第２導電型の不純物拡散層（３４）を形成し、さらに、エピタキシャル成長法により前記トレンチ（３２）内を含めた半導体基板（３１）上に第２導電型のエピタキシャル膜を形成する工程と、
エピタキシャル成長法により前記トレンチ（３２）内を含めた半導体基板（３１）上に第１導電型のエピタキシャル膜（３５）を形成する工程と、
前記半導体基板（３１）上のエピタキシャル膜（３３ａ，３３ｂ，３４，３５）の表面を平坦化する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項８】
前記気相拡散法による第２導電型の不純物拡散層（３４）の形成は、１０００℃以上の雰囲気下で行うことを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記気相拡散法による第２導電型の不純物拡散層（３４）の形成は、１１００℃以上の雰囲気下で行うことを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項１０】
前記気相拡散法による第２導電型の不純物拡散層（３４）の形成は、不純物もしくは不純物元素を含む化合物を雰囲気中に導入することで行うことを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項１１】
半導体基板（４１，５１）にトレンチ（４２，５２）を形成する工程と、
エピタキシャル成長法により前記トレンチ（４２，５２）内を含めた半導体基板（４１，５１）上に第１導電型のエピタキシャル膜（４３ａ，５３ａ）を形成する工程と、
ハロゲン化物または水素を含んだ雰囲気においてハロゲン化物または水素の気相エッチング作用を用い前記エピタキシャル膜（４３ａ，５３ａ）の一部をエッチング処理する工程と、
エピタキシャル成長法により前記トレンチ（４２，５２）内を含めた半導体基板（４１，５１）上に第１導電型のエピタキシャル膜（４３ｂ，５３ｂ）を形成する工程と、
エピタキシャル成長法により前記トレンチ（４２，５２）内を含めた半導体基板（４１，５１）上に第２導電型のエピタキシャル膜（４４，５４）を形成する工程と、
エピタキシャル成長法により前記トレンチ（４２，５２）内を含めた半導体基板（４１，５１）上に第１導電型のエピタキシャル膜（４５，５５）を形成する工程と、
前記半導体基板（４１，５１）上のエピタキシャル膜（４３ａ，４３ｂ，４４，４５，５３ａ，５３ｂ，５４，５５）の表面を平坦化する工程と、
を備えた半導体装置の製造方法であって、
前記トレンチ（４２，５２）の形成後、または、前記第１導電型のエピタキシャル膜（５３ａ）の一部のエッチング処理後において、非酸化性・非窒化性ガス雰囲気下での熱処理を行うことにより、トレンチ（４２，５２）内での角部を丸くするようにしたことを特徴とする半導体装置の製造方法。
【請求項１２】
前記熱処理は、非酸化性・非窒化性ガス雰囲気下において温度が８５０〜１３００℃で行うものであることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記熱処理は、非酸化性・非窒化性ガス雰囲気下において温度が１１００〜１２００℃で行うものであることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記第２導電型のエピタキシャル膜（２４）の形成後においてトレンチ内のエピタキシャル膜に対し熱処理を施す工程をさらに備え、
前記第２導電型のエピタキシャル膜（２４）の形成後においてトレンチ（２２）内のエピタキシャル膜に対し熱処理を施す工程は、複数回行われる第２導電型のエピタキシャル膜（２４）の成膜の後に、毎回、熱処理を行うものであることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
特開２００１−１９６５７３号公報においては以下の製造技術が開示されている。シリコン基板にトレンチを形成し、エピタキシャル成長法によりトレンチ内を含めたシリコン基板上にエピタキシャル膜を形成する。そして、ＨＣｌガスを導入してエピタキシャル膜に対しトレンチ開口部分をエッチングする。その後に、再度、エピタキシャル膜を成膜するようにしている。
【０００３】
一方、特開２００１−２７４３９８号公報に開示された３次元パワーＭＯＳにおいては、トレンチ内に、Ｎ-型ドリフト層とその内方にＰ型チャネル層とその内方にＮ+型ソース層を埋設している。当該構成を前述の特開２００１−１９６５７３号公報による技術により実現しようとする場合、トレンチ内に３層（Ｎ-／Ｐ／Ｎ+）をトレンチ埋込エピ成長により形成する際に、トレンチ底部において、Ｐ型チャネル層が薄膜化しやすいことが分かった。つまり、製造工程として、図２２（ａ）のように基板にトレンチを形成するとともにＮ-層をエピタキシャル成長にて形成し、塩化水素ガスにより当該エピ膜の一部を除去することにより図２２（ｂ）に示すようにトレンチ開口部を広げ、さらに、図２２（ｃ）に示すようにＮ-／Ｐ／Ｎ+の各層をエピタキシャル成長させた後、１１５０℃、１０分の熱処理を行う。その結果、図２２（ｄ）に示すようになる。このとき、図２３に示すＳＣＭ分析像において、トレンチ底部においてチャネルＰ層がＮ型化する。
【０００４】
この結果、３次元パワーＭＯＳを形成した場合のソースとドリフト層が電気的に導通することになり、トランジスタ・オフ時のリーク電流の増大とドレイン耐圧の低下（ソース耐圧とほぼ同等）が生じる。
【０００５】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、トレンチ内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができるようにすることにある。
【０００６】
【課題を解決するための手段】
本発明者らは、次の考察を行った。
図２３においてＰ層におけるトレンチ底部のＮ型化はトレンチ深さが深くなるほど、つまり、トレンチが高アスペクト化するほど顕在化する。また、断面顕微ラマン分析により、Ｎ型化するトレンチ底部には他の領域と比較して圧縮応力が発生していることが明らかとなった。従って、トレンチ形状が高アスペクトであるほど成膜した埋込エピ膜中の特に底部の領域に圧縮応力が発生しＰ層の薄膜化（Ｎ型化）を生じさせていると推定できる。
【０００７】
つまり、トレンチ深さによる影響が大きくなると（高アスペクト化により）、Ｎ型化が顕在化する。また、トレンチ底部での圧縮応力の発生がトレンチ底部のＮ型化の原因と推定される。
【０００８】
そこで、次のことを行うことが有効であることを見出した。
１．シリコン原子を自己整合的に再配列させる処理の導入によりトレンチ底部に集中する応力を緩和する。
２．トレンチ内における底部での角部を丸めてトレンチ形状を変更して応力を緩和する。
３．トレンチ形状を低アスペクト化する。
４．膜応力が加わりにくい気相拡散法を利用する。
【０００９】
具体的には、下記の通りである。
請求項１に記載の半導体装置の製造方法は、エピタキシャル膜の一部のエッチング処理を同膜の形成温度・圧力よりも高い条件で行うことにより、トレンチ底部に集中する応力を緩和するようにしたことを特徴としている。よって、原子の移動により、トレンチ内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。
【００１１】
ここで、エピタキシャル膜の一部のエッチング処理を同膜の形成温度・圧力よりも高い条件で行う際には、請求項２に記載のように、圧力を１０〜７６０ｔｏｒｒ、温度を８５０〜１３００℃としたり、請求項３に記載のように、圧力を３００〜６００ｔｏｒｒ、温度を１１００〜１２００℃とするとよい。さらに、請求項４に記載のように、エピタキシャル膜の一部のエッチング処理を同膜の形成温度・圧力よりも高い条件で行う際には、そのエピタキシャル膜の一部のエッチング処理を、非酸化性・非窒化性ガス雰囲気下で行うとよい。ここで、非酸化性・非窒化性ガスとして、請求項５のごとく、水素ガスまたは希ガスを用いるとよい。
【００１３】
請求項６に記載の半導体装置の製造方法は、気相拡散法により第１導電型のエピタキシャル膜の表層部に第２導電型の不純物拡散層を形成する工程を備えたことを特徴としている。よって、気相拡散法により第２導電型の不純物拡散層を形成することにより、エピ膜は応力が加わるが、これに対し気相拡散法による膜（拡散層）は応力が加わらず、トレンチ内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。
【００１４】
また、請求項７に記載のように、気相拡散法により第１導電型のエピタキシャル膜の表層部に第２導電型の不純物拡散層を形成し、さらに、エピタキシャル成長法によりトレンチ内を含めた半導体基板上に第２導電型のエピタキシャル膜を形成するようにしても、同様の効果を奏する。
【００１５】
ここで、請求項８に記載のように、気相拡散法による第２導電型の不純物拡散層の形成は、１０００℃以上、特に、請求項９に記載のように、１１００℃以上の雰囲気下で行うようにするとよい。また、請求項１０に記載のように、気相拡散法による第２導電型の不純物拡散層の形成は、不純物もしくは不純物元素を含む化合物を雰囲気中に導入することで行うようにするとよい。
【００１６】
請求項１１に記載の半導体装置の製造方法は、トレンチの形成後、または、第１導電型のエピタキシャル膜の一部のエッチング処理後において、非酸化性・非窒化性ガス雰囲気下での熱処理を行うことにより、トレンチ内での角部を丸くするようにしたことを特徴としている。よって、トレンチ形状を変更して応力を緩和することにより、トレンチ内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。
【００１７】
ここで、請求項１２に記載のように、前記熱処理は、非酸化性・非窒化性ガス雰囲気下において温度が８５０〜１３００℃、特に、請求項１３に記載のように、１１００〜１２００℃で行うようにするとよい。
また、請求項１４に記載のように、前記第２導電型のエピタキシャル膜（２４）の形成後においてトレンチ内のエピタキシャル膜に対し熱処理を施す工程をさらに備える場合には、第２導電型のエピタキシャル膜（２４）の形成後においてトレンチ（２２）内のエピタキシャル膜に対し熱処理を施す工程を、複数回行われる第２導電型のエピタキシャル膜（２４）の成膜の後に、毎回、熱処理を行うようにするとよい。これにより、埋め込み不良をより小さくすることが可能となる。
【００２０】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００２１】
図１，２は、本実施の形態における半導体装置の製造方法を説明するための断面図である。本実施形態は特開２００１−２７４３９８号公報に開示された３次元パワーＭＯＳを製造するための方法であって、図２（ｃ）に示すように、ドレイン領域となるＮ+型シリコン基板１に形成されたトレンチ２の内壁部においてドリフト層となるＮ-型シリコン層３ａ，３ｂが形成されるとともに、その内方にチャネル層となるＰ型シリコン層４が形成され、さらにその内方にソース層となるＮ+型シリコン層５が形成される。
【００２２】
まず、図１（ａ）に示すように、Ｎ+型単結晶シリコン基板１を用意し、エッチングにより所定の領域にトレンチ２を形成する。なお、トレンチ形成のためのマスクとして、酸化膜もしくは窒化膜あるいは酸化膜と窒化膜を積層したものを用いるとよい。また、エッチングは、ドライエッチングもしくは異方性のウェットエッチングを用いる。次に、シリコン基板１の表面をフッ酸（ＨＦ）により洗浄して自然酸化膜を除去する。なお、このとき、反応生成物と共にエッチングマスクが除去される。
【００２３】
その後、図１（ｂ）に示すように、シリコン基板１を加熱炉に入れてアニールを行う。これにより、トレンチ２の底面および開口面での角部が丸くなる。
引き続き、図１（ｃ）に示すように、エピタキシャル成長法によりトレンチ２内を含めたシリコン基板１上にＮ-エピタキシャル膜３ａを形成する。
【００２４】
さらに、図２（ａ）に示すように、塩化水素（ＨＣｌ）を含んだ雰囲気において塩化水素の気相エッチング作用を用いＮ-エピタキシャル膜３ａの一部をエッチング処理する。このエッチング処理は非酸化性・非窒化性ガス（具体的には水素または希ガス）の減圧雰囲気にエッチングガスを導入することで行われる。これにより、トレンチ２の開口部分におけるＮ-エピタキシャル膜３ａがより多くエッチング除去されてトレンチ２内が順テーパ形状になる。
【００２５】
この工程において本実施形態では、装置はＬＰ−ＣＶＤ装置を用い、エピ成膜処理と連続処理（同一の真空装置（チャンバ）内で連続して処理）するものとし、非酸化性・非窒化性ガス雰囲気下でのＨＣｌエッチングを行うときの条件として、
（１）処理温度については、エピ成膜温度以上、具体的には、８５０℃〜１３００℃、好ましくは１１００℃〜１２００℃、
（２）真空度については、エピ成膜時以上、具体的には、１０〜常圧７６０ｔｏｒｒ、好ましくは３００〜６００ｔｏｒｒ、
（３）非酸化性・非窒化性ガスについては、Ｈ2または希ガスの流量を１０〜５０リットル／分、
（４）エッチングガスとしてのＨＣｌの流量については、１リットル／分
としている。
【００２６】
この条件を満たすようにすることにより、トレンチ底部に集中する応力を緩和することができる。なお、エッチングガスとして塩化水素（ＨＣｌ）の代わりに他のハロゲン化物や水素（Ｈ2）を用いて、ＨＣｌの他のハロゲン化物や水素の気相エッチング作用を用いてエピ膜３ａの一部をエッチング処理するようにしてもよい。
【００２７】
引き続き、図２（ｂ）に示すように、エピタキシャル成長法によりトレンチ２内を含めたシリコン基板１上にＮ-型のエピタキシャル膜３ｂを形成する。さらに、エピタキシャル成長法によりトレンチ２内を含めたシリコン基板１上にＰ型のエピタキシャル膜４を形成する。
【００２８】
その後、図２（ｃ）に示すように、エピタキシャル成長法によりトレンチ２内を含めたシリコン基板１上にＮ+型のエピタキシャル膜５を形成する。さらに、熱処理を行ってトレンチ２内に「す」があった場合、「す」を縮小化する。その後、シリコン基板１上のエピタキシャル膜３ａ，３ｂ，４，５の表面を平坦化する。この平坦化処理においては、研磨処理またはエッチバック、異方性ウェットエッチングのいずれかもしくは複数の組み合わせにより行う。
【００２９】
以下に、各種の実験を行ったので、それを説明する。
図１５（ａ），（ｂ）には断面ＳＥＭ分析結果を示す。つまり、非酸化性・非窒化性ガス雰囲気下においてエピ膜の一部をＨＣｌエッチングするときにおいて、ＨＣｌエッチング処理を行う真空度を８０ｔｏｒｒとした場合の結果を図１５（ａ）に示すとともに、６００ｔｏｒｒで行った場合の結果を図１５（ｂ）に示す。この図１５（ａ），（ｂ）から（ＨＣｌエッチング後の断面ＳＥＭ像において）、６００ｔｏｒｒ処理品は底部がシリコン原子の移動により丸まっていることが分かる。
【００３０】
これは、ＨＣｌエッチングの際に、６００ｔｏｒｒの方が非酸化性・非窒化性ガスである水素の分圧が大きいため、シリコン原子の再配列が促進され自己整合的に応力が緩和されたものと思われる。
【００３１】
また、図２３と図１６には断面ＳＣＭ分析結果を示す。つまり、非酸化性・非窒化性ガス雰囲気下でのＨＣｌエッチングにおいて、真空度を８０ｔｏｒｒとした場合のトレンチ内をＮ-／Ｐ／Ｎ+構造とした際の結果を図２３に示すとともに、６００ｔｏｒｒで行った場合の結果を図１６に示す。この図２３，１６から、６００ｔｏｒｒ処理品の方が底部のＮ型化が抑制されていることが分かる。これは、トレンチ底部の応力が減少してＮ型化が抑制されたと考えられる。
【００３２】
図１７には電気的特性の測定結果を示す。図１７の特性線Ｌ１は、図１６においてチャネル領域とソース領域との間（図１６のＰｃ〜Ｐｓ間）に徐々に大きな電圧を印加していったときの逆方向電流−電圧特性をプロットしたものである。図１７の特性線Ｌ２は、図１６においてチャネル領域とドレイン領域との間（図１６のＰｃ〜Ｐｄ間）に徐々に大きな電圧を印加していったときの逆方向電流−電圧特性をプロットしたものである。図１７の特性線Ｌ３は、図２３においてチャネル領域とソース領域との間（図２３のＰｃ〜Ｐｓ間）に徐々に大きな電圧を印加していったときの逆方向電流−電圧特性をプロットしたものである。図１７の特性線Ｌ４（＝Ｌ３）は、図２３においてチャネル領域とドレイン領域との間（図２３のＰｃ〜Ｐｄ間）に徐々に大きな電圧を印加していったときの逆方向電流−電圧特性をプロットしたものである。
【００３３】
この図１７から、図２３の場合（図１７のＬ３，Ｌ４）、チャネル領域とソース領域との間の耐圧Ｖ１と、チャネル領域とドレイン領域との間の耐圧Ｖ２とが一致している。これに対し、図１６の場合（図１７のＬ１，Ｌ２）、チャネル領域とソース領域との間の耐圧Ｖ１と、チャネル領域とドレイン領域との間の耐圧Ｖ２とが異なっている。つまり、Ｐ−Ｎダイオード特性において、８０ｔｏｒｒの処理品ではＶ１＝Ｖ２であるのに対し６００ｔｏｒｒの処理品ではＶ１≠Ｖ２であり、ソース・ドレイン間（ソース・ドリフト間）が分離されていることが分かる。これは、トレンチ底部のＮ型化が抑制されていることを意味する。
【００３４】
これらの事を考慮しつつ高温・高水素分圧下においてエピ膜の一部をＨＣｌエッチングすることによりシリコン原子の再配列現象にてトレンチ底部に集中する応力が緩和されることについて言及する。
【００３５】
非酸化性・非窒化性ガス雰囲気（減圧化）での熱処理により、応力が集中するシリコン層においてシリコン原子を再配列させる処理を追加することで、トレンチ底部に集中する応力が緩和される。処理条件は、成膜温度より高温とし成膜時より非酸化性・非窒化性ガス分圧を大きくする。これにより、既存の埋込エピ工程に比較して、処理装置の追加が不要であるとともに、Ｐ層成膜前に実施することにより高温・高水素分圧によるチャネルＰ拡散層の広がりも発生しない。また、熱処理による応力の低減に加えて結晶欠陥の抑制も可能となる。
【００３６】
以上のごとく本実施形態においては、エピタキシャル膜３ａの一部のエッチング処理を同膜３ａの形成温度・圧力よりも高い条件（雰囲気下）で行うことにより、トレンチ底部に集中する応力を緩和するようにした。よって、原子の移動により、トレンチ２内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３７】
図３，４は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
まず、図３（ａ）に示すように、Ｎ+型単結晶シリコン基板１１を用意し、エッチングにより所定の領域にトレンチ１２を形成する。そして、シリコン基板１１の表面をフッ酸（ＨＦ）により洗浄して自然酸化膜を除去する。
【００３８】
その後、図３（ｂ）に示すように、シリコン基板１１を加熱炉に入れてアニールを行う。これにより、トレンチ１２の底面および開口面での角部が丸くなる。
引き続き、図３（ｃ）に示すように、エピタキシャル成長法によりトレンチ１２内を含めたシリコン基板１１上にＮ-エピタキシャル膜１３ａを形成する。
【００３９】
さらに、図３（ｄ）に示すように、塩化水素（ＨＣｌ）等のハロゲン化物または水素（Ｈ2）を含んだ雰囲気において塩化水素等のハロゲン化物または水素の気相エッチング作用を用いＮ-エピタキシャル膜１３ａの一部をエッチング処理する。これにより、トレンチ１２の開口部分におけるＮ-エピタキシャル膜１３ａがより多くエッチング除去されてトレンチ１２内が順テーパ形状になる。
【００４０】
引き続き、図４（ａ）に示すように、エピタキシャル成長法によりトレンチ１２内を含めたシリコン基板１１上にＮ-型のエピタキシャル膜１３ｂを形成する。
【００４１】
そして、図４（ｂ）に示すように、エピタキシャル成長法によりトレンチ１２内を含めたシリコン基板１１上にＰ型のエピタキシャル膜１４を形成する。
その後、図４（ｃ）に示すように、エピタキシャル成長法によりトレンチ１２内を含めたシリコン基板１１上にＮ+型のエピタキシャル膜１５を形成する。さらに、熱処理を行ってトレンチ１２内に「す」があった場合、「す」を縮小化する。その後、シリコン基板１１上のエピタキシャル膜１３ａ，１３ｂ，１４，１５の表面を平坦化する。
【００４２】
本実施形態においては、図４（ｂ）でのＰ型エピタキシャル膜１４の形成前において、非酸化性・非窒化性ガス雰囲気下でのアニールを実施している。その時の条件として、
（１）処理温度については、エピ成膜温度以上、具体的には、８５０℃〜１３００℃、好ましくは１１００℃〜１２００℃、
（２）真空度については、エピ成膜時以上、具体的には、１０〜常圧７６０ｔｏｒｒ、好ましくは３００〜６００ｔｏｒｒ、
（３）非酸化性・非窒化性ガスについては、Ｈ2または希ガスを用いる
としている。
【００４３】
この条件を満たすようにすることにより、トレンチ底部に集中する応力を緩和することができる。
以上のごとく本実施形態においては、Ｎ-エピタキシャル膜１３ａの一部のエッチング処理後のＮ-エピタキシャル膜１３ｂの形成後において、トレンチ１２内のＮ-エピタキシャル膜１３ａ，１３ｂに対し熱処理を施すことにより、トレンチ底部に集中する応力を緩和するようにした。よって、熱処理による原子の移動により、トレンチ１２内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４４】
図５，６は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
まず、図５（ａ）に示すように、Ｎ+型単結晶シリコン基板２１を用意し、エッチングにより所定の領域にトレンチ２２を形成する。そして、シリコン基板２１の表面をフッ酸（ＨＦ）により洗浄して自然酸化膜を除去する。
【００４５】
その後、図５（ｂ）に示すように、シリコン基板２１を加熱炉に入れてアニールを行う。これにより、トレンチ２２の底面および開口面での角部が丸くなる。
引き続き、図５（ｃ）に示すように、エピタキシャル成長法によりトレンチ２２内を含めたシリコン基板２１上にＮ-エピタキシャル膜２３ａを形成する。
【００４６】
さらに、図６（ａ）に示すように、塩化水素（ＨＣｌ）等のハロゲン化物または水素（Ｈ2）を含んだ雰囲気において塩化水素等のハロゲン化物または水素の気相エッチング作用を用いＮ-エピタキシャル膜２３ａの一部をエッチング処理する。これにより、トレンチ２２の開口部分におけるＮ-エピタキシャル膜２３ａがより多くエッチング除去されてトレンチ２２内が順テーパ形状になる。
【００４７】
引き続き、図６（ｂ）に示すように、エピタキシャル成長法によりトレンチ２２内を含めたシリコン基板２１上にＮ-型のエピタキシャル膜２３ｂを形成する。そして、エピタキシャル成長法によりトレンチ２２内を含めたシリコン基板２１上にＰ型のエピタキシャル膜２４を形成する。
【００４８】
この工程において、本実施形態では、Ｐ型エピタキシャル膜の成膜と、非酸化性・非窒化性ガス雰囲気下でのアニールを、複数回繰り返すようにしている。このエピ成膜とアニールの条件として、
（１）温度については、エピ成膜温度を８００℃〜９５０℃、アニール温度を８５０℃〜１３００℃、好ましくは１１００℃〜１２００℃、
（２）真空度については、エピ成膜の際には１〜１００ｔｏｒｒ、アニールの際には１〜常圧７６０ｔｏｒｒ、好ましくは３００〜６００ｔｏｒｒ、
（３）ガスについては、成膜の際には原料ガスとしてＳｉＨ4またはＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、キャリアガスとしてＨ2やＮ2、アニールの際には非酸化性・非窒化性ガスとしてのＨ2または希ガスを用いる
としている。
【００４９】
この条件を満たすようにすることにより（成膜工程中におけるアニールを導入することにより）、トレンチ底部に集中する応力を緩和することができる。
その後、図６（ｃ）に示すように、エピタキシャル成長法によりトレンチ２２内を含めたシリコン基板２１上にＮ+型のエピタキシャル膜２５を形成する。さらに、熱処理を行ってトレンチ２２内に「す」があった場合、「す」を縮小化する。その後、シリコン基板２１上のエピタキシャル膜２３ａ，２３ｂ，２４，２５の表面を平坦化する。
【００５０】
以上のごとく本実施形態においては、Ｐ型エピタキシャル膜２４の形成後においてトレンチ２２内のエピタキシャル膜２３ａ，２３ｂ，２４に対し熱処理を施すことにより、トレンチ底部に集中する応力を緩和するようにした。よって、熱処理による原子の再配列により、トレンチ２２内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。また、Ｐ型エピタキシャル膜２４の形成後においてトレンチ２２内のエピタキシャル膜に対し熱処理を施す工程は、複数回行われるＰ型エピタキシャル膜２４の成膜の後に、毎回、熱処理を行うものとした。これにより、埋込不良をより小さくすることが可能となる。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００５１】
図７，８は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
まず、図７（ａ）に示すように、Ｎ+型単結晶シリコン基板３１を用意し、エッチングにより所定の領域にトレンチ３２を形成する。そして、シリコン基板３１の表面をフッ酸（ＨＦ）により洗浄して自然酸化膜を除去する。
【００５２】
その後、図７（ｂ）に示すように、シリコン基板３１を加熱炉に入れてアニールを行う。これにより、トレンチ３２の底面および開口面での角部が丸くなる。
引き続き、図７（ｃ）に示すように、エピタキシャル成長法によりトレンチ３２内を含めたシリコン基板３１上にＮ-エピタキシャル膜３３ａを形成する。
【００５３】
さらに、図８（ａ）に示すように、塩化水素（ＨＣｌ）等のハロゲン化物または水素（Ｈ2）を含んだ雰囲気において塩化水素等のハロゲン化物または水素の気相エッチング作用を用いＮ-エピタキシャル膜３３ａの一部をエッチング処理する。これにより、トレンチ３２の開口部分におけるＮ-エピタキシャル膜３３ａがより多くエッチング除去されてトレンチ３２内が順テーパ形状になる。
【００５４】
引き続き、図８（ｂ）に示すように、エピタキシャル成長法によりトレンチ３２内を含めたシリコン基板３１上にＮ-型のエピタキシャル膜３３ｂを形成する。そして、気相拡散により、エピタキシャル膜３３ａ，３３ｂの表層部にＰ型不純物拡散層３４を形成する。Ｐ型不純物拡散層３４の形成は、非酸化性・非窒化性ガス雰囲気下においてドーパントガスとしてＢ2Ｈ6を導入し、熱処理することにより行う。
【００５５】
この工程での条件は、
（１）処理温度については、エピ成膜温度以上、具体的には、８５０℃〜１３００℃、好ましくは１１００℃〜１２００℃、
（２）真空度については、エピ成膜時以上、具体的には、１０〜常圧７６０ｔｏｒｒ、好ましくは３００〜６００ｔｏｒｒ、
（３）非酸化性・非窒化性ガスについては、Ｈ2または希ガス、
（４）ドーパントガスとしてのＢ2Ｈ6はＨ2により希釈する
としている。
【００５６】
その後、図８（ｃ）に示すように、エピタキシャル成長法によりトレンチ３２内を含めたシリコン基板３１上にＮ+型のエピタキシャル膜３５を形成する。さらに、熱処理を行ってトレンチ３２内に「す」があった場合、「す」を縮小化する。その後、シリコン基板３１上のエピタキシャル膜３３ａ，３３ｂ，３４，３５の表面を平坦化する。
【００５７】
次に、第４の実施の形態での効果について説明する。
Ｎ-エピ成長後にＢ2Ｈ6雰囲気で熱処理を行うことによってＰ型不純物拡散層３４を形成するが、その際、キャリアガスとしてＨ2（あるいは希ガス）を用いてＢ2Ｈ6ガスを混入して減圧雰囲気で熱処理を行う。熱処理温度はボロン（Ｂ）を気相から拡散させるだけならば８００℃程度以上であれば可能であるが、トレンチ底部のＮ型化をより抑制すべく、１０００℃以上好ましくは１１００℃以上で熱処理を行い、シリコン原子の再配列による自己整合的な応力緩和を促進させる。
【００５８】
図１８にはトレンチ内への埋込エピ（Ｎ-／Ｐ／Ｎ+）成膜後において１１５０℃、１０分の熱処理を行った後の断面ＳＣＭ像を示す。この図１８から、トレンチ側面から底面にかけて均一なＰ層が形成できていることが分かる。
【００５９】
これは、高温、高水素分圧にてＢ2Ｈ6アニールを行う効果として（Ｂ2Ｈ6気相拡散により）、シリコン原子の再配列が促進され、応力が緩和され、それにより、トレンチ底部のＮ型化が抑制されたものと推定される。
【００６０】
これらの事を考慮しつつ気相拡散によるチャネルＰ層の形成について言及する。
チャネルＰ層の形成において、エピ成膜ではなく、Ｂ2Ｈ6を用いて非酸化性・非窒化性ガス雰囲気（減圧化）で熱処理を行うことにより、Ｎ-層中にＰ層を気相拡散で形成する。この気相拡散工程は、非酸化性・非窒化性ガス雰囲気（減圧化）での熱処理を兼ねることにもなっており、応力が集中するシリコン層においてシリコン原子を再配列させることが可能となり、トレンチ底部に集中する応力をより緩和させることになる。処理条件は、成膜温度より高温とし成膜時より非酸化性・非窒化性ガス分圧を大きくする。これにより、既存の埋込エピ工程に比較して、処理装置の追加が不要であるとともに、シリコン原子の移動処理による応力の低減に加えて結晶欠陥の抑制も可能となる。
【００６１】
以上のごとく本実施形態においては、気相拡散法によりＮ-エピタキシャル膜３３ａ，３３ｂの表層部にＰ型不純物拡散層３４を形成した。よって、気相拡散法によりＰ型不純物拡散層３４を形成することにより、エピ膜は応力が加わるが、これに対し気相拡散法による膜（拡散層）は応力が加わらず、トレンチ３２内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。さらに、気相拡散法によるＰ型不純物拡散層３４の形成は、１０００℃以上、特に、１１００℃以上の雰囲気下で行うと熱処理による応力緩和効果が生じやすくなる。
【００６２】
本実施形態の応用例として次のようにしてもよい。気相拡散法によりＮ-エピタキシャル膜３３ａ，３３ｂの表層部にＰ型の不純物拡散層３４を形成し、さらに、エピタキシャル成長法によりトレンチ３２内を含めたシリコン基板３１上にＰ型のエピタキシャル膜を形成するようにしてもよい。つまり、気相拡散層とエピ層によりＰ型層を形成してもよい。このようにしても、同様の効果を奏する。この場合において、Ｐ型の気相拡散工程とＰ型のエピ成膜工程は同一の真空装置（チャンバ）内で行うとよい。
【００６３】
また、Ｐ型の拡散層の気相拡散形成法として、Ｂ2Ｈ6ガスを示したが、Ｂ等のＰ型ドーパントとなる不純物もしくはＰ型ドーパントとなる不純物を含む化合物であれば気相拡散源として用いることは可能である。また、同様にして、Ｎ型の拡散層を形成する場合にはＮ型ドーパント元素もしくはＰＨ3、ＡｓＨ3等のＮ型ドーパントを含む化合物を雰囲気中に導入し、形成することが可能である。つまり、気相拡散法による不純物拡散層の形成は、不純物もしくは不純物元素を含む化合物を雰囲気中に導入することで行うことができる。
（第５の実施の形態）
次に、第５の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００６４】
図９，１０は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
まず、図９（ａ）に示すように、Ｎ+型単結晶シリコン基板４１を用意し、エッチングにより所定の領域にトレンチ４２を形成する。そして、シリコン基板４１の表面をフッ酸（ＨＦ）により洗浄して自然酸化膜を除去する。
【００６５】
その後、図９（ｂ）に示すように、シリコン基板４１を加熱炉に入れてアニールを行う。これにより、トレンチ４２の底面および開口面での角部が丸くなる。
引き続き、図９（ｃ）に示すように、エピタキシャル成長法によりトレンチ４２内を含めたシリコン基板４１上にＮ-エピタキシャル膜４３ａを形成する。
【００６６】
さらに、図１０（ａ）に示すように、塩化水素（ＨＣｌ）等のハロゲン化物または水素（Ｈ2）を含んだ雰囲気において塩化水素等のハロゲン化物または水素の気相エッチング作用を用いＮ-エピタキシャル膜４３ａの一部をエッチング処理する。これにより、トレンチ４２の開口部分におけるＮ-エピタキシャル膜４３ａがより多くエッチング除去されてトレンチ４２内が順テーパ形状になる。
【００６７】
引き続き、図１０（ｂ）に示すように、エピタキシャル成長法によりトレンチ４２内を含めたシリコン基板４１上にＮ-型のエピタキシャル膜４３ｂを形成する。さらに、エピタキシャル成長法によりトレンチ４２内を含めたシリコン基板４１上にＰ型のエピタキシャル膜４４を形成する。
【００６８】
その後、図１０（ｃ）に示すように、エピタキシャル成長法によりトレンチ４２内を含めたシリコン基板４１上にＮ+型のエピタキシャル膜４５を形成する。さらに、熱処理を行ってトレンチ４２内に「す」があった場合、「す」を縮小化する。その後、シリコン基板４１上のエピタキシャル膜４３ａ，４３ｂ，４４，４５の表面を平坦化する。
【００６９】
本実施形態においては、図９（ｂ）のトレンチ内面の丸め処理において、非酸化性・非窒化性ガス雰囲気下でのアニールを行う。具体的には、その後に行われるエピ成膜工程と同一のチャンバ内で行うものとし、そのアニール条件として、
（１）処理温度については、エピ成膜温度以上、具体的には、８５０℃〜１３００℃、好ましくは１１００℃〜１２００℃、
（２）真空度については、エピ成膜時以上、具体的には、１０〜常圧７６０ｔｏｒｒ、好ましくは３００〜６００ｔｏｒｒ、
（３）非酸化性・非窒化性ガスおよびその流量については、Ｈ2または希ガスを１０〜５０リットル／分流す、
としている。
【００７０】
この条件を満たすようにすることによりトレンチ形状変更、つまり、トレンチ底部の角部を丸めることによる、トレンチ底部に集中する応力を緩和することができる。
【００７１】
このようにして成膜工程前において、トレンチエッチング後にＨＦ洗浄により自然酸化膜を除去した上で、ＬＰ−ＣＶＤチャンバ内に基板を入れて、エピ成長前においてＬＰ−ＣＶＤ装置内で非酸化性・非窒化性ガス雰囲気（具体的には水素を導入）で熱処理を行い、トレンチ底部のコーナ（角部）の丸め加工を行う。このことによる効果として、トレンチ底部に発生する応力は成長面方位の異なるエピ膜がせめぎあうコーナ部を中心に発生していると考えられるため、コーナの丸め加工が応力低減には有効となる。熱処理条件はシリコン原子の移動現象を引き起こすためにエピ成膜温度以上（例えば、８５０℃以上）が必要で、好ましくは１１００℃以上が有効である。また、水素分圧を高めることにより表面に付着しシリコン原子の移動現象を阻害する酸化膜除去効果が高まり、また、真空度もエピ成膜時の真空度以上（例えば、８０ｔｏｒｒ以上）が必要で、好ましくは２００ｔｏｒｒ〜常圧の間に設定することが有効である。その結果、図１９に示すように、未処理の場合と比較してコーナ部の曲率半径も大きくなりコーナ部の丸め処理が可能となる。
【００７２】
なお、Ｐ層の成膜直前にも同様に底部を丸め加工する処理を追加すると、トレンチのコーナの丸めにより応力の低減に加えて結晶欠陥の抑制およびデバイスの電界集中抑制効果も期待できる。
【００７３】
また、トレンチ４２の形成後においてアニールの代わりに等方性エッチング処理により丸め加工を実施してもよい。あるいは、トレンチ内壁を含む基板（ウエハ）の表面を熱処理した後、熱酸化膜を除去することにより丸め加工を行ってもよい。
【００７４】
以上のごとく本実施形態においては、トレンチ４２の形成後において、熱処理、または、等方性エッチング、または、犠牲酸化および酸化膜除去を行うことにより、トレンチ４２内での角部を丸くするようにした。よって、トレンチ４２の形状を変更して応力を緩和することにより、トレンチ４２内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。
（第６の実施の形態）
次に、第６の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００７５】
図１１，１２は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
まず、図１１（ａ）に示すように、Ｎ+型単結晶シリコン基板５１を用意し、エッチングにより所定の領域にトレンチ５２を形成する。そして、シリコン基板５１の表面をフッ酸（ＨＦ）により洗浄して自然酸化膜を除去する。
【００７６】
その後、図１１（ｂ）に示すように、シリコン基板５１を加熱炉に入れてアニールを行う。これにより、トレンチ５２の底面および開口面での角部が丸くなる。
【００７７】
引き続き、図１１（ｃ）に示すように、エピタキシャル成長法によりトレンチ５２内を含めたシリコン基板５１上にＮ-エピタキシャル膜５３ａを形成する。
さらに、図１１（ｄ）に示すように、塩化水素（ＨＣｌ）等のハロゲン化物または水素（Ｈ2）を含んだ雰囲気において塩化水素等のハロゲン化物または水素の気相エッチング作用を用いＮ-エピタキシャル膜５３ａの一部をエッチング処理する。これにより、トレンチ５２の開口部分におけるＮ-エピタキシャル膜５３ａがより多くエッチング除去されてトレンチ５２内が順テーパ形状になる。
【００７８】
引き続き、図１２（ａ）に示すように、エピタキシャル成長法によりトレンチ５２内を含めたシリコン基板５１上にＮ-型のエピタキシャル膜５３ｂを形成する。そして、図１２（ｂ）に示すように、エピタキシャル成長法によりトレンチ５２内を含めたシリコン基板５１上にＰ型のエピタキシャル膜５４を形成する。
【００７９】
その後、図１２（ｃ）に示すように、エピタキシャル成長法によりトレンチ５２内を含めたシリコン基板５１上にＮ+型のエピタキシャル膜５５を形成する。さらに、熱処理を行ってトレンチ５２内に「す」があった場合、「す」を縮小化する。その後、シリコン基板５１上のエピタキシャル膜５３ａ，５３ｂ，５４，５５の表面を平坦化する。
【００８０】
本実施形態では、第１に、トレンチ形状変更、即ち、コーナの丸めによる応力緩和を行っている。第２に、エピ膜の一部エッチング後に形状制御を行っている。
【００８１】
第１の処理に関して、図１１（ａ）でのエッチングによりトレンチ５２を形成した後において、フッ硝酸またはＣＤＥ等の等方性エッチング処理によりトレンチ５２底部の角部を丸くしている。なお、他の手法として、トレンチ５２内に犠牲酸化膜を形成した後に、当該酸化膜を除去することによりトレンチ底部の角部を丸くしてもよい。
【００８２】
第２の処理として、図１１（ｄ）でのＨＣｌエッチング後において、形状変更をすべく、フッ硝酸またはＣＤＥ等により等方エッチングを行っている。なお、他の手法として、トレンチ５２内に犠牲酸化膜を形成した後に、当該酸化膜を除去することにより形状変更をしてもよい。あるいは、アニール（熱処理）を行ってもよい。
【００８３】
以上のごとく本実施形態においては、トレンチ５２の形成後（第５の実施形態と同様）、および、Ｎ-型エピタキシャル膜４３ａの一部のエッチング処理後において、熱処理、または、等方性エッチング、または、犠牲酸化および酸化膜除去を行うことにより、トレンチ５２内での角部を丸くするようにした。よって、トレンチ５２の形状を変更して応力を緩和することにより、トレンチ５２内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。
（第７の実施の形態）
次に、第７の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００８４】
図１３，１４は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
まず、図１３（ａ）に示すように、Ｎ+型単結晶シリコン基板６１を用意し、エッチングにより所定の領域にトレンチ６２を形成する。このとき、トレンチ６２の形状として低アスペクト化する。具体的には、トレンチ６２のアスペクト比（トレンチの深さをＡ、トレンチの幅をＢとしたときの、Ａ／Ｂ値）を０．２〜１．６の範囲とする。トレンチ６２のアスペクト比の範囲を限定することにより、トレンチ底部のＮ型化を抑制して図１４（ｃ）でのＰ層６４の膜厚を確保することが可能になる。
【００８５】
その後、シリコン基板６１の表面をフッ酸（ＨＦ）により洗浄して自然酸化膜を除去する。
さらに、図１３（ｂ）に示すように、シリコン基板６１を加熱炉に入れてアニールを行う。これにより、トレンチ６２の底面および開口面での角部が丸くなる。
【００８６】
引き続き、図１３（ｃ）に示すように、エピタキシャル成長法によりトレンチ６２内を含めたシリコン基板６１上にＮ-エピタキシャル膜６３ａを形成する。
さらに、図１３（ｄ）に示すように、塩化水素（ＨＣｌ）等のハロゲン化物または水素（Ｈ2）を含んだ雰囲気において塩化水素等のハロゲン化物または水素の気相エッチング作用を用いＮ-エピタキシャル膜６３ａの一部をエッチング処理する。これにより、トレンチ６２の開口部分におけるＮ-エピタキシャル膜６３ａがより多くエッチング除去されてトレンチ６２内が順テーパ形状になる。
【００８７】
引き続き、図１４（ａ）に示すように、エピタキシャル成長法によりトレンチ６２内を含めたシリコン基板６１上にＮ-型のエピタキシャル膜６３ｂを形成する。そして、図１４（ｂ）に示すように、エピタキシャル成長法によりトレンチ６２内を含めたシリコン基板６１上にＰ型のエピタキシャル膜６４を形成する。
【００８８】
その後、図１４（ｃ）に示すように、エピタキシャル成長法によりトレンチ６２内を含めたシリコン基板６１上にＮ+型のエピタキシャル膜６５を形成する。さらに、熱処理を行ってトレンチ６２内に「す」があった場合、「す」を縮小化する。その後、シリコン基板６１上のエピタキシャル膜６３ａ，６３ｂ，６４，６５の表面を平坦化する。
【００８９】
次に、トレンチ形状の低アスペクト化について言及する。
トレンチ底部においてチャネルＰ層６４がＮ型化する現象が低アスペクトほど緩和されるため、トレンチ形状を低アスペクトにすることにより、トレンチ底部のＮ型化を回避した拡散層（Ｎ-／Ｐ／Ｎ+）を形成することができる。より具体的に説明する。
【００９０】
図２０はトレンチのアスペクト比を変えた場合の断面ＳＣＭ像であり、トレンチ幅が１９μｍであり、図２０（ａ）はトレンチ深さが４．２μｍの場合であり、図２０（ｂ）はトレンチ深さが１０．５μｍの場合であり、図２０（ｃ）はトレンチ深さが１９．５μｍの場合である。図２０（ａ），（ｂ），（ｃ）における、トレンチ側面でのＰ層の厚さｔ１とトレンチ底部でのＰ層の厚さｔ２をプロットしたものを図２１に示す。図２１の横軸にトレンチ深さをとり、縦軸にＰ層の厚さをとっている。
【００９１】
この図２１から、急激にＮ型化が進む、即ち、トレンチ底面でのＰ層膜厚ｔ２が急に小さくなるのはアスペクト比が「１」以上であることが分かる。実用上、ソース・ドレイン間の電気的な分離を保つためには、チャネルＰ膜の膜厚は、少なくとも０．２μｍ以上は必要である。よって、図２１からトレンチは深さが３０μｍ以下、つまり、アスペクト比が１．６（＝３０／１９）以下とするのがよい。
【００９２】
ただし、低アスペクト化により基板深さ方向への高集積化が制約されるため、３次元パワーＭＯＳの特性も制限される。つまり、表面からの拡散のみで３次元パワーＭＯＳを形成する場合には、拡散が等方的であるため原理的にアスペクト比は０．５以下となり、実質的には加工限界や熱処理時間等からアスペクト比にして０．２が限界と考えられる。従って、トレンチのアスペクト比を０．２〜１．６の範囲内としても、埋込エピ成長の優位性は保持される。
【００９３】
また本実施形態でも、従来の埋込エピ工程に対し変更や追加の処理が不要になる。
以上のごとく本実施形態においては、シリコン基板６１にアスペクト比が１．６以下のトレンチ６２を形成した。よって、トレンチ６２内に配置される第１導電型層／第２導電型層／第１導電型層の積層構造体における第２導電型層のトレンチ底部での薄膜化を回避することができる。
【図面の簡単な説明】
【図１】第１の実施の形態における半導体装置の製造方法を説明するための断面図。
【図２】第１の実施の形態における半導体装置の製造方法を説明するための断面図。
【図３】第２の実施の形態における半導体装置の製造方法を説明するための断面図。
【図４】第２の実施の形態における半導体装置の製造方法を説明するための断面図。
【図５】第３の実施の形態における半導体装置の製造方法を説明するための断面図。
【図６】第３の実施の形態における半導体装置の製造方法を説明するための断面図。
【図７】第４の実施の形態における半導体装置の製造方法を説明するための断面図。
【図８】第４の実施の形態における半導体装置の製造方法を説明するための断面図。
【図９】第５の実施の形態における半導体装置の製造方法を説明するための断面図。
【図１０】第５の実施の形態における半導体装置の製造方法を説明するための断面図。
【図１１】第６の実施の形態における半導体装置の製造方法を説明するための断面図。
【図１２】第６の実施の形態における半導体装置の製造方法を説明するための断面図。
【図１３】第７の実施の形態における半導体装置の製造方法を説明するための断面図。
【図１４】第７の実施の形態における半導体装置の製造方法を説明するための断面図。
【図１５】効果確認のための断面ＳＥＭ分析結果を示す図。
【図１６】効果確認のためのＳＣＭ分析結果を示す図。
【図１７】効果確認のための電気的特性の測定結果を示す図。
【図１８】効果確認のためのＳＣＭ分析結果を示す図。
【図１９】効果確認のための曲率半径の測定結果を示す図。
【図２０】効果確認のためのＳＣＭ分析結果を示す図。
【図２１】効果確認のためのＰ層の膜厚測定結果を示す図。
【図２２】従来技術を説明するための図。
【図２３】従来技術を説明するための図。
【符号の説明】
１，１１，２１，３１，４１，５１，６１…シリコン基板、２，１２，２２，３２，４２，５２，６２…トレンチ、３ａ，３ｂ，１３ａ，１３ｂ，２３ａ，２３ｂ，３３ａ，３３ｂ，４３ａ，４３ｂ，５３ａ，５３ｂ，６３ａ，６３ｂ…エピタキシャル膜、４，１４，２４，３４，４４，５４，６４…エピタキシャル膜、５，１５，２５，３５，４５，５５，６５…エピタキシャル膜、６，１６，２６，３６，４６，５６，６６…エピタキシャル膜。
【図１】
0003918565.tif 000002
【図２】
0003918565.tif 000003
【図３】
0003918565.tif 000004
【図４】
0003918565.tif 000005
【図５】
0003918565.tif 000006
【図６】
0003918565.tif 000007
【図７】
0003918565.tif 000008
【図８】
0003918565.tif 000009
【図９】
0003918565.tif 000010
【図１０】
0003918565.tif 000011
【図１１】
0003918565.tif 000012
【図１２】
0003918565.tif 000013
【図１３】
0003918565.tif 000014
【図１４】
0003918565.tif 000015
【図１５】
0003918565.tif 000016
【図１６】
0003918565.tif 000017
【図１７】
0003918565.tif 000018
【図１８】
0003918565.tif 000019
【図１９】
0003918565.tif 000020
【図２０】
0003918565.tif 000021
【図２１】
0003918565.tif 000022
【図２２】
0003918565.tif 000023
【図２３】
0003918565.tif 000024