(57)【特許請求の範囲】
【請求項１】
入力信号のサンプルを生成し、ターンオン電圧及びインピーダンスをもつサンプリングスイッチと、
前記サンプリングスイッチを制御するための制御信号を発生する制御デバイスと
を備え、前記制御デバイスは、
基準電圧を発生する基準電圧源と、
前記入力信号と前記ターンオン電圧との合成からなる制御スイッチ電圧を発生し、前記制御スイッチ電圧と前記基準電圧との合成からなる前記制御信号を生成する制御スイッチとを有することを特徴とする入力信号をサンプリングするサンプリングデバイス。
【請求項２】
サンプリングスイッチは、前記制御信号を受け取る入力端子、前記入力信号を受け取る第１の出力端子、及び前記サンプルを生成する第２の出力端子をもつ第１のトランジスタを有することを特徴とする請求項１記載のサンプリングデバイス。
【請求項３】
前記制御スイッチは、
前記制御スイッチ電圧を発生し、前記入力信号及び入力としてのフィードバックループを受け取る演算増幅器と
前記制御スイッチ電圧を受け取る入力端子、前記基準電圧に接続された第１の出力端子、前記フィードバックループに接続された第２の出力端子をもつ第２のトランジスタとを有することを特徴とする請求項２記載のサンプリングデバイス。
【請求項４】
前記第２のトランジスタの前記第２の出力端子は電流源に接続されるのでフィードバックループ内に入力信号を含むことを特徴とする請求項３記載のサンプリングデバイス。
【請求項５】
前記基準電圧源は、前記基準電圧源を充電するブーストラップ充電デバイスで構成されていることを特徴とする請求項１記載のサンプリングデバイス。
【請求項６】
サンプル信号に応答して基準電圧を提供するステップと、
ゲート・ソース電圧、閾値電圧、及び前記ゲート・ソース電圧と前記閾値電圧との間の電位差に対応するオンインピーダンスをもつサンプリングスイッチを制御するための制御信号を前記サンプル信号に応答して発生するステップとを有し、
前記制御信号を発生するステップは、
前記サンプル信号に応答して制御回路電圧を発生するために入力信号と前記閾値信号とを合成するステップと、
前記制御信号を発生するために前記制御回路電圧と前記基準電圧とを合成するステップと、
前記ゲート・ソース電圧を発生するために前記入力信号から前記制御信号を区別するステップとを有することを特徴とするサンプリングスイッチの入力信号に依存しないオンインピーダンスを形成するインピーダンス形成方法。
【請求項７】
前記サンプル信号に応答して前記入力信号のサンプルを生成するステップをさらに有し、該生成するステップは、
前記サンプリングスイッチの入力において前記サンプル信号を受け取るステップと、
前記サンプリングスイッチの第１の出力端子において前記入力信号を受け取るステップと、
前記サンプリングスイッチの第２の出力端子においてサンプルを生成するステップとを有することを特徴とする請求項６記載のインピーダンス形成方法。
【請求項８】
前記制御回路電圧を発生させるために前記入力信号と前記しきい電圧とを合成するステップは、
演算増幅器への前記入力信号及び入力としてのフィードバックループを受け取るステップと、
制御トランジスタのゲートにおいて演算増幅器出力を受け取るステップと、
前記制御トランジスタのドレインを前記基準電圧に接続するステップと、
前記制御トランジスタのソースを前記演算増幅器のフィードバックループに接続するステップとを有することを特徴とする請求項６記載のインピーダンス形成方法。
【請求項９】
前記制御トランジスタのソースを接続するステップは、
前記制御トランジスタの前記ソースを電流源に接続して前記フィードバックループ内に入力信号を含むステップを有することを特徴とする請求項８記載のインピーダンス形成方法。
【請求項１０】
アナログ入力信号をディジタル出力信号へ変換するアナログ／ディジタル変換器であって、
該アナログ入力信号をサンプリングして出力サンプルを生成する請求項１記載のサンプリングデバイス、
該出力サンプルをホールドするホールドデバイス、
該出力サンプルをクオンタイズするクオンタイズデバイス、及び
クオンタイズされた該出力サンプルをエンコードするエンコードデバイス
からなるアナログ／ディジタル変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的にはサンプル・ホールド回路に関し、より詳細には、サンプリングデバイス及びインピーダンス形成方法及びアナログ／ディジタル変換器に関する。
【０００２】
【従来の技術】
電子機器デバイスにおける消費電力を低減する努力が商業的に行われている。産業界では、この努力をサポートする中で、大きな電力を消費するアナログ部品の使用を少なくするために、ディジタル信号処理技術の開発が試みられてきた。ディジタル処理のためには、アナログ・ディジタル変換器（ＡＤＣ）を用いて、連続的なアナログ信号をディジタルデータのフォーマットに変換することが必要である。
【０００３】
ＡＤＣは、一連の機能ステップを実行して、アナログ信号を離散したディジタルデータに変換する。これらの処理ステップには、サンプルするステップ、ホールド（保持）するステップ、クオンタイズ（量子化）するステップ、及びエンコード（符号化）するステップが含まれる。しかしながら、これら４つのステップは、独立した動作として実行される必要はない。例えば、よく知られているように、サンプル・ホールド機能は単一の回路を用いて同時に実行される。
【０００４】
図１（ａ）及び（ｂ）には、アナログ信号ＶINをサンプル・ホールドするためのよく知られた回路１０が示されている。サンプル・ホールド回路１０は、連続的なアナログ信号を受け取るソースをもつＭＯＳタイプのトランジスタＭａを有する。さらに、トランジスタＭａのゲートは一連のパルス信号からなるサンプル信号Φａを受け取る。サンプル信号Φａの各パルスは、パルス幅τ及びサンプリング周期Ｔｓをもっている。
【０００５】
図１（ｂ）に示すように、サンプル信号ΦａのサンプリングパルスがトランジスタＭａのゲートに受け取られる間隔で、パルスのサンプリング周期Ｔｓ及び連続的なアナログ信号ＶINの相対的な波高値に対応して分割された部分がサンプルとして獲得される。この後、サンプルはキャパシタＣａに送られて一時的に記憶される。ホールドされたサンプルはＶOUTによって表される。
【０００６】
ＡＤＣの問題点、特にＭＯＳ技術において現れる際の問題点は、サンプリングスイッチのインピーダンスの非直線性である。上記した図１（ａ）の回路において、ＭＯＳトランジスタＭａはサンプル信号Φａによってオン及びオフに切り替えられて、ＶOUTにおいて現れるサンプルを生成する。
【０００７】
しかしながら、回路におけるスイッチの固有のインピーダンスと入力信号ＶINとの間には相関性がある。サンプル信号Φａのサンプリング信号の入力によって、回路１０におけるスイッチのインピーダンスは、パルス幅τの期間においては、トランジスタＭａのゲート・ソース間の電圧（ＶGS）と、トランジスタＭａの閾値電圧（ＶTH）との電位差の関数となる。
【０００８】
サンプリングパルスがトランジスタＭａに入力されている間において、回路１０におけるスイッチのインピーダンスＲONは、下記の式によって数理的に表現される。
【数１】
0003964140.tif 000002
ここで、μｎは電子移動度、Ｃｏｘは酸化ゲートのキャパシタンス、Ｗ及びＬはトランジスタＭａのチャネル幅及びチャネル長である。この場合において、ドレイン・ソース間の電圧（ＶDS）は無視できるほどであり、２乗特性が適用できるものとする。図１（ａ）における回路１０は上記数理的な演算式によって示されるので、ＶGSはサンプル信号Φａのパルスの「オン」ピーク電圧又はＶDDと入力信号ＶINとの差に等しい。
【０００９】
さらに、ＶTHもまたソースバルク電圧（ＶSB）によってＶINに対応する関数である。ＶTHは、下記の式によって数理的に表現される。
【数２】
0003964140.tif 000003
ここで、ＶTHoは初期閾値の電圧定数、γは体積効果（ボディエフェクト）パラメータ、ΦｆはトランジスタＭａのフェルミポテンシャル差である。
【００１０】
与えられた上記数理的な演算式によって、「オン」抵抗ＲONは、入力信号ＶINの非直線性の関数となっている。一般的には、信号歪みは入力信号ＶINとＲONとの間の数理的相関性の当然の副産物であり、より詳細には、ＶINの電圧レベルが急激に変化した場合に特に関係する。そこで、信号歪みを小さくするための努力は、ＲONの値を低減すること、また入力信号ＶINへの依存性を低減することに集中されてきた。
【００１１】
【発明が解決しようとする課題】
入力信号ＶINへの依存性を低減するための様々な解決法がこれまで提案されてきた。しかしながら、これらの提案の各々には欠点があった。これらの提案の限界は、追加の非直線性が発生することであり、また、サンプル信号の周波数がＶINの周波数より高いか否かとは関係なく、入力信号ＶINに対するＶTHの関係、したがって入力信号ＶINに対するＲONの関係の依存性を除去できないことである。
【００１２】
このように、ゲート・ソース電圧をもつスイッチで、サンプルされる入力信号に依存しない「オン」インピーダンスＲONをもつスイッチを有するサンプリングデバイスを実現することが要望されている。同様に、閾値電圧をもつもつスイッチで、サンプルされる入力信号に依存しない「オン」インピーダンスＲONをもつスイッチを有するサンプリングデバイスを実現することが要望されている。さらにまた、サンプル信号の周波数がＶINの周波数より高いか否かとは関係なく、追加の非直線性が発生することなく、サンプルされる入力信号に依存しない「オン」インピーダンスＲONをもつスイッチを有するサンプリングデバイスを実現することが要望されている。
【００１３】
【課題を解決するための手段】
サンプル信号に応答して入力信号をサンプリングすることを実現するサンプリングデバイスを開示する。そのサンプリングデバイスは、サンプル信号に応答して入力信号のサンプルを生成するサンプリングトランジスタを有する。そのサンプリングトランジスタは、ゲート・ソース電圧、閾値電圧、及びゲート・ソース電圧と閾値電圧との間の電位差対応した「オン」インピーダンスをもっている。
【００１４】
さらに、サンプリングデバイスは、サンプル信号に応答して制御信号を発生することによって、サンプリングトランジスタを制御する制御デバイスを有する。その制御デバイスは、サンプル信号に応答して基準電圧を提供するブーストラップ基準電圧源を有する。また同様に、その制御デバイスは、サンプル信号に応答して制御回路電圧を発生する制御回路を有する。制御回路電圧は入力信号と閾値信号との合成によって構成され、一方、制御信号は制御回路電圧と基準電圧との合成で構成される。このような設計によって、サンプリングトランジスタのゲート・ソース電圧は、制御信号と入力信号との間の電位差で構成される。
【００１５】
さらに本発明の実施形態において、制御回路は、入力信号及び入力としてのフィードバックループの受信に応答してノード出力を発生する演算増幅器を提供する。制御回路はまた制御ＭＯＳトランジスタを有する。その制御ＭＯＳトランジスタは、ノード出力に接続されたゲート、例えば基準電圧のような供給電圧に接続されたドレイン、及びフィードバックループに接続されたソースをもっている。
【００１６】
なお、本発明の他の実施形態において、制御回路は定電流原を提供する。その定電流原は制御ＭＯＳトランジスタのソース及びフィードバックループに接続されている。このような設計により、フィードバックループは入力信号を有する。
【００１７】
さらに、本発明の他の実施形態において、サンプリングデバイスは入力信号をサンプリングするために提供される。サンプリングデバイスは入力信号のサンプルを生成するサンプリングスイッチを有する。そのサンプリングスイッチはターンオン電圧及びインピーダンスをもっている。
【００１８】
さらに、サンプリングデバイスはサンプリングスイッチを制御する制御信号を発生する制御デバイスを有する。その制御デバイスは、基準電圧を発生する基準電圧源及び制御スイッチ電圧を発生する制御スイッチを有する。その制御スイッチ電圧は入力信号とターンオン電圧との合成で構成される。さらに、その制御信号は制御スイッチ電圧と基準電圧との合成で構成される。
【００１９】
なおさらに、本発明の他の実施形態において、制御スイッチは制御スイッチ電圧を発生する演算増幅器を有する。その演算増幅器は入力信号及び入力としてのフィードバックループを受け取る。制御スイッチはまた、制御スイッチ電圧を受け取る入力端子、例えば基準電圧のような供給電圧に接続された第１の出力端子、及びフィードバックループに接続された第２の出力端子を有する第２のトランジスタを有する。
【００２０】
本発明の他の実施形態において、制御スイッチにおける第２のトランジスタの第２の出力端子は電流源に接続されるので、フィードバックループ内に入力信号を含むようになる。
【００２１】
本発明の他の実施形態において、入力信号に依存しないサンプリングスイッチの「オン」インピーダンスを形成する方法を提供する。サンプリングスイッチはゲート・ソース電圧及び閾値電圧を受け取って、そのゲート・ソース電圧と閾値電圧との電位差に対応したオンインピーダンスをもっている。その方法は、サンプル信号に応答して基準電圧を用意するステップ、及びサンプリングスイッチを制御するサンプル信号に応答して制御信号を発生するステップとを有する。
【００２２】
制御信号を発生するステップは、サンプル信号に応答して制御回路電圧を発生するために入力信号と閾値電圧とを合成するステップ、制御信号を発生するために制御回路電圧と基準電圧とを合成するステップ、及びゲート・ソース電圧を発生するために入力信号から制御信号を識別するステップを有する。
【００２３】
本発明の他の実施形態において、制御トランジスタのソースを接続するステップは、制御トランジスタのソースに電流源を接続してフィードバックループ内に入力信号を含めるステップを有する。
【００２４】
本発明の他の実施形態において、アナログ入力信号をサンプリングして出力サンプルを生成するサンプリングデバイスを用いたアナログ・ディジタル変換器を提供する。そのサンプリングデバイスは、サンプル信号に応答して入力信号のサンプルを生成するサンプリングトランジスタを有する。そのサンプリングトランジスタは、ゲート・ソース電圧、閾値電圧、及びゲート・ソース電圧と閾値電圧との間の電位差に対応したオンインピーダンスを有する。
【００２５】
サンプリングデバイスは、サンプル信号に応答して制御信号を発生することによって、サンプリングトランジスタを制御する制御デバイスを有する。その制御デバイスは、サンプル信号に応答して基準電圧を提供するブーストラップ基準電圧源、及び、サンプル信号に応答して制御回路電圧を発生する制御回路を有する。
【００２６】
このような設計によって、制御回路電圧は入力信号と閾値電圧との合成で構成され、制御信号は制御回路電圧と基準電圧との合成で構成され、ゲート・ソース電圧は制御信号と入力信号との電位差で構成される。さらに、アナログ・ディジタル変換器は、出力サンプルをホールドするホールドデバイス、出力サンプルをクオンタイズするクオンタイズデバイス、及び出力サンプルをエンコードするエンコードデバイスを備えている。
【００２７】
本発明の有利なことの１つは、ゲート・ソース電圧をもつことで、これにより入力信号に依存しない「オン」インピーダンスＲONをもつスイッチを有するサンプリングデバイスを提供することである。
本発明の有利なことの他の１つは、閾値電圧をもつことで、これにより入力信号に依存しない「オン」インピーダンスＲONをもつスイッチを有するサンプリングデバイスを提供することである。
【００２８】
さらに本発明の有利なことの１つは、サンプル信号の周波数が入力信号の周波数より高いか否かとは関係なく、追加の非直線性が発生することなく、サンプルされる入力信号に依存しない「オン」インピーダンスをもつスイッチを有するサンプリングデバイスを提供することである。
【００２９】
【発明の実施の形態】
図２は、本発明の第１の実施形態による入力信号に依存しない「オン」インピーダンスをもつサンプリングデバイス２０のブロック図を示している。サンプリングデバイス２０は、入力信号ＶINのサンプルＶOUTを生成するサンプリングスイッチ、及び各サンプルをホールドするためのデバイス、例えばキャパシタＣｓを有する。入力信号ＶINによって生成されるサンプルは、制御信号Ψｃｓに応答して生成される。制御信号Ψｃｓはサンプリングスイッチ２５を制御する制御デバイス３０によって発生され、サンプル信号Φｓから抽出される。
【００３０】
サンプル信号Φｓは少なくとも２つのパルス列Φｓｏｎ及びΦｓｏｆｆを有する。パルス列Φｓｏｎが入力されると、制御信号Ψｃｓはサンプリングスイッチ２５が入力信号ＶINを獲得できるようにする。反対に、制御デバイス３０によってパルス列Φｓｏｆｆが入力されると、制御信号Ψｃｓはサンプリングスイッチ２５がサンプルの獲得ができないようにする。
【００３１】
制御信号Ψｃｓはサンプル信号Φｓのタイミングシーケンスによく類似している一方で、上記した開示内容から明らかなように、パルス列Φｓｏｎのパルスによって生成される電圧レベルにより、制御信号Ψｃｓはサンプル信号Φｓから区別することができる。
【００３２】
制御信号Ψｃｓの機能的な目的を実現するために、制御デバイス３０は基準電圧源３５及び制御スイッチ４０を有する。基準電圧源３５は、パルス列Φｓｏｎからのパルスに応答して基準電圧ＶDDを発生する。本発明の実施形態において、基準電圧源３５は、サンプル信号Φｓのパルス列にしたがってサンプリングデバイス２０の基準電圧に充電するブーストラップ充電デバイスによって実現される。
【００３３】
パルス列Φｓｏｆｆを受けている期間において、ブーストラップデバイスは、例えば、パルス列Φｓｏｎが制御デバイス３０によって受け取られているときに基準電圧を生成するためのスイッチによって、基準電圧まで充電される。この機能的な目的を得るには、ブーストラップ充電デバイスは少なくとも１つのキャパシタを有する。
【００３４】
さらに、制御デバイス３０は、パルス列Φｓｏｎに応答して制御スイッチ電圧Ｖｃｓｖを発生する制御スイッチを有する。制御スイッチ電圧Ｖｃｓｖは、サンプリングスイッチ２５によって受け取られた入力信号と、スイッチ２５のターンオン又は閾値電圧ＶTHとの合成で構成される。閾値電圧ＶTHは、スイッチ２５がオン又はオフになるかどうかの境界を設定する固有の電圧レベルであり、制御信号Ψｃｓが閾値電圧ＶTHを超えたときだけ、サンプリングスイッチ２５は入力信号ＶINのサンプルを獲得する。
【００３５】
本発明の実施形態において、制御スイッチ４０は入力信号ＶINと閾値電圧ＶTHとを合成する合成デバイスを有する。その合成デバイスはさらに、パルス列Φｓｏｎに応答してスイッチ４０に制御スイッチ電圧Ｖｃｓｖを発生させるメカニズムに接続される。
【００３６】
制御デバイス３０はさらに、基準電圧源３５の出力と制御スイッチ４０の出力を合成する合成デバイスを有する。２つの出力の合成は制御信号Ψｃｓを生じる。このように、サンプル信号Φｓのパルス列Φｓｏｎは、基準電圧源３５及び制御スイッチ４０によって受け取られ、制御信号Ψｃｓは制御スイッチ電圧Ｖｃｓｖと基準電圧ＶDDとの合成で構成される。
【００３７】
上記のような要素の組み合わせによって、サンプリングスイッチ２５は、サンプル信号Φｓからの修正電圧レベルをもつ制御信号Ψｃｓを実質的に同じようなタイミングで受け取る。本発明の実施形態において、サンプリングスイッチ２５はＭＯＳ又は同等のタイプのトランジスタで実現される。このようなトランジスタの入力又はゲートは制御信号Ψｃｓを受け取る。第１の出力端子又はソースは入力信号ＶINを受け取る。そして第２の出力端子又はドレインはサンプルＶOUTを発生する。
【００３８】
トランジスタの入力と第１の出力端子との間のインピーダンスは、制御信号Ψｃｓと入力信号ＶINとの間の電位差の関数であり、回路解析を実行することによって決定される。これにより、サンプル信号Φｓのパルス列Φｓｏｎが制御信号Ψｃｓによって与えられている期間においては、このインピーダンスは入力信号に依存しない。
【００３９】
トランジスタのインピーダンスが入力と第１の出力端子との間の電位差に数理的に依存していること、又は、例えばゲート・ソース電圧ＶGSと閾値電圧ＶTHとの間の電位差に依存していることの認識によって、上記のことがより明確になる。この関係から、ＶGSは制御信号Ψｃｓと入力信号ＶINとの間の電位差であることが明白になる。
【００４０】
言い換えれば、ＶGSは、Ｖｃｓｖ及びＶDDの合成と入力信号ＶINとの間の電位差である。ＶｃｓｖはＶＩＮとＶＴＨとの合成と等しいので、結局のところＶGSはＶDDとＶｃｓｖとの合成として表すことができる。したがって、ＶGSとＶTHとの電位差は基準電圧ＶDDとして表すことができる。
【００４１】
図３（ａ）及び（ｂ）は、本発明のさらなる実施形態による入力信号に依存しない「オン」インピーダンスをもつサンプリング回路５０及びこの回路に関連するタイミング図を示している。サンプリング回路５０は入力信号のサンプルを獲得して生成するサンプリングトランジスタＭｓ、及び各サンプルをホールドするデバイスであるキャパシタＣｓを有する。入力信号ＶINの生成されるサンプルは、サンプル信号Φｓに応答して発生される。
【００４２】
図３（ｂ）に示すように、サンプル信号Φｓは少なくとも２つのパルス列Φｓｏｎ及びΦｓｏｆｆで構成されている。パルス列Φｓｏｎに応答して、サンプリングトランジスタＭｓは入力信号ＶINのサンプルを獲得することができる。反対に、パルス列Φｓｏｆｆに応答した場合には、サンプリングトランジスタＭｓは入力信号ＶINのサンプルを獲得することができない。
【００４３】
本発明の実施形態において、サンプリングトランジスタＭｓはＭＯＳタイプのデバイスである。このような設計において、サンプリングトランジスタＭｓは、ゲートからソースへの電圧及び閾値電圧ＶTHを有する。閾値電圧ＶTHは、それより高い電圧でトランジスタＭｓを「オン」にし、それより低い電圧でトランジスタＭｓを「オフ」にする電圧レベルである。
【００４４】
トランジスタＭｓはさらに、パルス列Φｓｏｎに応答して、ＶGSとＶTHとの間の電位差に数理的に関連した「オン」インピーダンスをもっている。しかしながら、ＶGS及びＶTHはともに入力信号ＶINに依存する値である。
【００４５】
ＶGS及びＶTHと入力信号ＶINとの間の関係を考慮した上で、制御デバイス５５はサンプリングトランジスタＭｓに接続されている。制御デバイス５５は制御信号を生成することによりサンプリングトランジスタＭｓのＶGSを制御する。サンプリングトランジスタＭｓを制御する制御信号は制御回路信号を有する。
【００４６】
制御デバイス５５はブーストラップ基準電圧源を有する。本発明の実施形態において、ブーストラップ基準電圧源は、キャパシタＣBOOT及び一連のスイッチでで構成され、それらのスイッチはサンプル信号Φｓがパルス列Φｓｏｎの場合に、ＣBOOTによって基準電圧を提供させる。
【００４７】
さらに、制御デバイス５５は、パルス列Φｓｏｎに応答して制御回路電圧を発生する制御回路を有する。制御回路は制御トランジスタＭｃを有する。実施形態においては、制御トランジスタＭｃはドレイン、ソース、及びゲートをもつＭＯＳタイプのデバイスである。制御トランジスタＭｃのソースは、ノードＡにおいて定電流源６０に接続されている。
【００４８】
なお、トランジスタＭｃのドレインが優先的に基準電圧ＶDDに接続される間において、定電流源の代わりに、トランジスタＭｃの動作状態を維持するために供給電圧を用いることもできる。
【００４９】
定電流源６０は、ノードＡ及びトランジスタＭｃのソースを通る定電流を供給することによって、トランジスタＭｃの動作状態を維持する。さらに、トランジスタＭｃのゲートは、ノードＢにおいて演算増幅器６５の出力に接続されている。演算増幅器６５は、パルス列Φｓｏｎに応答して、入力信号ＶIN及びノードＡにおける電圧をともに入力として受け取る。
【００５０】
ノードＡ及びノードＢによって演算増幅器６５とトランジスタＭｃとの間にフィードバックループが形成されるので、演算増幅器６５の出力はノードＢにおいてトランジスタＭｃを駆動し、ノードＡの電圧はＶINとなる。この構成により、制御回路電圧は、パルス列Φｓｏｎに応答したノードＢの電圧を有する。そのノードＢの電圧は、パルス列Φｓｏｎに応答して、入力電圧ＶINとトランジスタＭｃの閾値電圧との合成で構成される。
【００５１】
パルス列Φｓｏｎに応答した制御回路の動作から見れば、制御デバイス５５によって発生される制御信号は、ノードＢにおいて生成される制御電圧とブーストラップ基準電圧源によって生成される基準電圧との合成で構成される。これらの電圧の合成は、サンプリングトランジスタＭｃのゲートに供給される。そうすることによって、サンプリングトランジスタＭｃのゲート・ソース電圧ＶGSは、制御信号と入力信号ＶINとの間の電位差に等しくなる。
【００５２】
これらの関係は、ＶIN、ＶTH及びＶDDの合成であるものとして制御信号を言い換えることにより単純化できるので、ゲート・ソース電圧ＶGSはＶDDとＶTHとの合成として表すことができる。ゲート・ソース電圧ＶGSの値は、サンプル信号Φｓの関数として図３（ｂ）に示されている。
【００５３】
上記したように、数理的な表現によれば「オン」インピーダンスは、サンプリングトランジスタのゲート・ソース電圧ＶGSと閾値電圧ＶTHとの間の電位差の関数である。したがって、上記の回路から抽出された値を用いることで、ＶGSとＶTHとの間の電位差は、ＶTH＋ＶDD−ＶTH又はこれを整理したＶDDである。与えられるそのＶDDは電力供給の安定した電圧であるので、サンプリングトランジスタＭｓの「オン」インピーダンスは入力電圧ＶINには依存しない。
【００５４】
上記サンプリングデバイスにおいて、サンプリングトランジスタＭｓ及び制御トランジスタＭｃの両方について同一の閾値電圧ＶTHを選択すれば都合がよい。そうすることによって、一般的に言えば「オン」インピーダンスの変動、より詳細に言えば、サンプリングトランジスタのＶGSとＶTHとの間の電位差は、回路解析を実行することによって、閾値の項をさらに効率的に消去させる。なお、サンプリングトランジスタＭｓ及び制御トランジスタＭｃの両方における閾値電圧ＶTHにおける変化はあるけれども、この開示内容を再検討することで、普通の技術の１つから明らかな様々な手段によってこの変化を補償することができる。
【００５５】
上記したように、制御回路及び基準電圧源は、サンプリングトランジスタＭｓを制御する一連のスイッチを有する。これらのスイッチは図３（ｂ）において容易に理解できる。パルス列Φｓｏｎが発生されると、一連のスイッチはサンプリングトランジスタＭｓをグラウンドに接続する。さらに、パルス列ΦｓｏｎはサンプリングトランジスタＭｓを制御デバイス５５から切り離す。そして、パルス列Φｓｏｎは閾値電圧を超えないので、トランジスタＭｓはオフに切り替えられ、入力信号ＶINのサンプルは獲得されない。
【００５６】
同じ期間において、ブーストラップキャパシタＣBOOTはグラウンドと基準電圧との間に接続され、制御回路の他の部分からは切り離される。その結果として、ブーストラップキャパシタＣBOOTは、パルス列Φｓｏｆｆの期間に基準電圧に充電される。
【００５７】
反対に、パルス列Φｓｏｎに応答して、１つのスイッチはサンプリングトランジスタＭｓを制御デバイス５５に接続する。パルス列ΦｓｏｎはブーストラップキャパシタＣBOOTをノードＢに接続する。さらに、ブーストラップキャパシタＣBOOTは、パルス列Φｓｏｎに応答して、基準電圧源及びグラウンドから切り離される。
【００５８】
図４は、本発明の他の実施形態による入力信号に依存しないサンプリングスイッチのインピーダンスを形成する方法のフローチャートを示している。そのサンプリングスイッチは、ゲート・ソース電圧ＶGS、閾値電圧ＶTH、及びＶGSとＶTHとの間の電位差に対応する「オン」インピーダンスを有する。その方法は一連のステップを有する。まず、サンプル信号に応答して基準電圧を用意するステップ（１００）がある。その基準電圧は、サンプル信号に応答してブーストラップキャパシタによって生成される。
【００５９】
次に、サンプル信号に応答して、サンプリングスイッチを制御するための制御信号を生成するステップ（１０５）に進む。この後、ステップ（１１０）に進んで、サンプル信号に応答して、制御回路電圧を発生するために入力信号ＶINと閾値電圧ＶTHとを合成する処理を実行する。
【００６０】
この合成するステップに続いて、演算増幅器への入力信号及び入力としてのフィードバックループを受け取るステップ（１１５）、制御トランジスタのゲートにおいて演算増幅器の出力を受け取るステップ（１２０）、制御トランジスタのドレインを基準電圧ＶDDに接続するステップ（１２５）、制御トランジスタのソースをフィードバックループに接続するステップ（１３０）が順に実行される。さらに、制御回路電圧とＶDDとを合成するための合成するステップ（１３５）が実行される。
【００６１】
なお、ステップ（１２５）において、制御トランジスタのドレインを基準電圧ＶDDに接続する代わりに、制御トランジスタの動作状態を維持するための供給電圧に接続してもよい。
【００６２】
ステップ（１４０）は、制御信号と入力信号ＶINとの間の電位差を査定するために区別するステップである。そうすることによって、サンプリングトランジスタのＶGSはＶDDとＶTHとの合成で構成される。そうすることによって、「オン」インピーダンスは入力信号に依存しない。
【図面の簡単な説明】
【図１】（ａ）は従来のサンプリングスイッチの回路図、（ｂ）はその信号のタイミングチャートの図。
【図２】本発明の実施形態のブロック図。
【図３】（ａ）は本発明の他の実施形態の回路図、（ｂ）はその信号のタイミングチャートの図。
【図４】本発明の他の実施形態のフローチャートの図。
【符号の説明】
２０  サンプリングデバイス
２５  サンプリングスイッチ
３０  制御デバイス
３５  基準電圧源
４０  制御スイッチ
５０  サンプリング回路
５５  制御デバイス
【図１】
0003964140.tif 000004
【図２】
0003964140.tif 000005
【図３】
0003964140.tif 000006
【図４】
0003964140.tif 000007