(57)【特許請求の範囲】
【請求項１】
入力信号を所定の時定数で平滑することにより、ＦＭ検波後の信号の中心電圧を抽出する時定数回路と、前記時定数回路の出力電圧が所定の範囲に含まれていることを検出する電圧検出回路とを有する信号検出回路において、
前記時定数回路は、
コンデンサと、
前記コンデンサの端子電圧と入力電圧とを比較する電圧比較器と、
前記端子電圧よりも前記入力電圧の方が相対的に高い状態を維持しているときに、前記コンデンサを間欠的に充電する充電回路と、
前記端子電圧の方が前記入力電圧よりも相対的に高い状態を維持しているときに、前記コンデンサから間欠的に放電電流を放出する放電回路と、
前記充電回路による充電電流の間欠的な供給時間と前記放電回路による放電電流の間欠的な放出時間を異ならせる充放電速度設定手段と、
を備えることを特徴とする信号検出回路。
【請求項２】
請求項１において、
前記充電回路は、前記コンデンサに所定の充電電流を供給する電流供給部と、前記電流供給部による充電電流の間欠的な供給動作のタイミングを制御する第１のタイミング制御部とを含んで構成されており、
前記放電回路は、前記コンデンサから所定の放電電流を放出する電流放出部と、前記電流放出部による放電電流の間欠的な放出動作のタイミングを制御する第２のタイミング制御部とを含んで構成されていることを特徴とする信号検出回路。
【請求項３】
請求項２において、
前記充放電速度設定手段は、前記第１および第２のタイミング制御部によって制御される充電電流の間欠的な供給時間と放電電流の間欠的な放出時間を異ならせることを特徴とする信号検出回路。
【請求項４】
請求項３において、
前記第１および第２のタイミング制御部のそれぞれは、所定のデューティ比を有するパルス信号に基づいて前記タイミングの制御を行うスイッチを有しており、
前記充放電速度設定手段は、充電用の前記パルス信号のデューティ比と放電用の前記パルス信号のデューティ比を異ならせることを特徴とする信号検出回路。
【請求項５】
請求項１〜４のいずれかの信号検出回路の後段に、前記電圧検出回路による検出結果に基づいて、前記入力信号を遮断あるいは通過させるスイッチング手段をさらに備えることを特徴とするミューティング回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特定周波数の信号を検出する信号検出回路およびミューティング回路に関する。
【０００２】
【従来の技術】
ＦＭ受信機では、放送波が存在しない場合等において大きな雑音が発生する。この雑音の発生を抑えるために搬送波の有無をチェックするものがミューティング回路である。このミューティング回路は、ＦＭ検波回路の後段に設けられており、原理的には、ＦＭ検波後の信号を平滑して直流電圧レベルを検出することにより、搬送波の有無を判定することが可能になる。
【０００３】
【発明が解決しようとする課題】
ところで、従来のミューティング回路では、信号を平滑するために大きな時定数のローパスフィルタが用いられる。すなわち、ローパスフィルタを構成するコンデンサあるいは抵抗の素子定数を大きな値に設定する必要があり、これらの素子による占有面積の増大を考慮すると、他の回路とともにミューティング回路全体を半導体基板上に一体形成することができないという問題があった。また、ミューティング回路だけでなく、受信周波数を掃引しながら放送波を検出する、いわゆるオートスキャン処理を行う場合の搬送波検出を行う信号検出回路についても同じ問題がある。
【０００４】
本発明は、このような点に鑑みて創作されたものであり、その目的は、半導体基板上に一体形成することができる信号検出回路およびミューティング回路を提供することにある。
【０００５】
【課題を解決するための手段】
上述した課題を解決するために、本発明の信号検出回路は、入力信号を所定の時定数で平滑することにより、ＦＭ検波後の信号の中心電圧を抽出する時定数回路と、時定数回路の出力電圧が所定の範囲に含まれていることを検出する電圧検出回路とを有している。また、時定数回路は、コンデンサと、コンデンサの端子電圧と入力電圧とを比較する電圧比較器と、端子電圧よりも入力電圧の方が相対的に高い状態を維持しているときにコンデンサを間欠的に充電する充電回路と、端子電圧の方が入力電圧よりも相対的に高い状態を維持しているときにコンデンサから間欠的に放電電流を放出する放電回路と、充電回路による充電電流の間欠的な供給時間と放電回路による放電電流の間欠的な放出時間を異ならせる充放電速度設定手段とを備えている。コンデンサに対して間欠的な充放電が行われるため、コンデンサの静電容量を小さくした場合であっても緩やかに端子電圧が変化し、等価的に大きな時定数を設定することができる。したがって、小さな静電容量のコンデンサを用いた場合であっても信号検出回路内の時定数回路に大きな時定数を設定することができ、信号検出回路全体を半導体基板上に一体形成することが可能となる。
【０００６】
また、コンデンサに所定の充電電流を供給する電流供給部と、電流供給部による充電電流の間欠的な供給動作のタイミングを制御する第１のタイミング制御部とを含んで充電回路を構成するとともに、コンデンサから所定の放電電流を放出する電流放出部と、電流放出部による放電電流の間欠的な放出動作のタイミングを制御する第２のタイミング制御部とを含んで放電回路を構成することが望ましい。電流供給部による充電電流の供給動作のタイミングと電流放出部による放電電流の放出動作のタイミングを制御することにより、コンデンサの間欠的な放電動作を容易に制御することができる。
【０００７】
また、上述した時定数回路は、第１および第２のタイミング制御部によって制御される充電電流の間欠的な供給時間と放電電流の間欠的な放出時間を異ならせる充放電速度設定手段をさらに備えることが望ましい。充放電速度設定手段を設けることにより、時定数回路内のコンデンサに対する充電速度と放電速度を異ならせることができるため、検出対象となる信号が入力されてから検出するまでの時間と、この信号が入力されなくなったことを検出するまでの時間とを異ならせることができる。
【０００８】
また、第１および第２のタイミング制御部のそれぞれが、所定のデューティ比を有するパルス信号に基づいてタイミングの制御を行うスイッチを有している場合に、上述した充放電速度設定手段は、充電用のパルス信号のデューティ比と放電用のパルス信号のデューティ比を異ならせることが望ましい。これにより、充電時間と放電時間とを異ならせる制御が容易となる。
【０００９】
また、上述した時定数回路は、電流供給部によって供給される充電電流と電流放出部によって放出される放電電流を異ならせる充放電速度設定手段をさらに備えることが望ましい。これにより、検出対象となる信号が入力されてから検出するまでの時間と、この信号が入力されなくなったことを検出するまでの時間とを容易に異ならせることができる。
【００１０】
また、電流供給部および電流放出部のそれぞれが、所定の基準電圧がゲートに印加されるトランジスタによって構成されている場合に、上述した充放電速度設定手段は、充電用のトランジスタと放電用のトランジスタのゲート寸法を異ならせることが望ましい。これにより、充電電流値と放電電流値とを異ならせる制御が容易となる。
【００１１】
また、本発明のミューティング回路は、上述した信号検出回路によって入力信号の搬送波成分を検出したときに、入力信号の断続を制御するスイッチング手段を有している。時定数回路を含む信号検出回路の全体が半導体基板上に一体形成可能であるため、ミューティング回路全体も半導体基板上に一体形成することができる。
【００１２】
【発明の実施の形態】
以下、本発明を適用した一実施形態のミューティング回路について詳細に説明する。
図１は、本実施形態のミューティング回路を含むＦＭ受信機の部分的な構成を示す図である。図１に示すＦＭ受信機は、中間周波増幅回路１１、π／２移相器１２、乗算器１３、ローパスフィルタ（ＬＰＦ）１４、ミューティング回路１５を含んで構成されている。
【００１３】
中間周波増幅回路１１は、中間周波フィルタ（図示せず）を通した後の中間周波信号を増幅する。π／２移相器１２は、コンデンサ２０と、このコンデンサ２０の後段に一方端が接続されたコンデンサ２１とコイル２２からなる並列共振回路とによって構成されており、入力信号の位相をπ／２シフトする。乗算器１３は、中間周波増幅器１１から出力される中間周波信号と、この中間周波信号の位相をπ／２移相器１２でπ／２シフトした信号とを掛け合わせる。ローパスフィルタ１４は、乗算器１３の出力信号に含まれる不要な高域成分を除去する。これらのπ／２移相器１２、乗算器１３、ローパスフィルタ１４によってクァドラチャ検波回路が構成されている。
【００１４】
ミューティング回路１５は、入力信号に含まれる搬送波成分の有無を検出する信号検出回路の機能を有しており、この検出結果に応じて、ローパスフィルタ１４から出力されるＦＭ検波後の信号を遮断あるいは通過させる。このために、ミューティング回路１５は、時定数回路１００、ウインドウコンパレータ（ＷＣ）３０、ＦＥＴ４０、負荷抵抗４１を含んで構成されている。
【００１５】
時定数回路１００は、乗算器１３から入力される信号を所定の時定数で平滑する。ウインドウコンパレータ３０は、時定数回路１００の出力電圧が所定の電圧範囲に含まれていることを検出する電圧検出回路である。このウインドウコンパレータ３０は、抵抗３１、３２、３３、電圧比較器３４、３５、ノア（ＮＯＲ）回路３６を備えている。直列接続された３つの抵抗３１、３２、３３によって分圧回路が構成されている。電圧比較器３４は、抵抗３１、３２の接続点の電圧Ｖ１と時定数回路１００の出力電圧Ｖとを比較し、出力電圧Ｖの方が高いときに出力をハイレベルにする。また、電圧比較器３５は、抵抗３２、３３の接続点の電圧Ｖ２と時定数回路１００の出力電圧Ｖとを比較し、出力電圧の方が低いときに出力をハイレベルにする。ノア回路３６は、２つの電圧比較器３４、３５のそれぞれの出力信号が入力されており、これら２つの出力信号がともにローレベルのとき、すなわち、時定数回路１００の出力電圧Ｖが電圧Ｖ１〜Ｖ２の範囲に含まれているときに出力がハイレベルになる。
【００１６】
図２は、中間周波増幅回路１１から出力される中間周波信号の周波数とこれを検波した後の電圧との関係を示す図である。中間周波信号に含まれる搬送波の周波数をｆ０とすると、放送波に対応する搬送波成分が存在する場合には、中間周波信号の周波数ｆはこの搬送波の周波数ｆ０を中心に変化する。このため、放送波が存在する場合には、時定数回路１００の出力電圧は、この搬送波の周波数ｆ０に対応する所定の電圧を中心とした所定範囲に含まれる。例えば、この出力電圧は、Ｖdd／２を中心とした±ΔＶの範囲、すなわちＶdd／２−ΔＶ（＝Ｖ２）からＶdd／２＋ΔＶまでの範囲に含まれる。
【００１７】
ＦＥＴ４０は、ウインドウコンパレータ３０内のノア回路３６の出力がハイレベルのときにオン状態に、ローレベルのときにオフ状態になるスイッチング素子であり、ローパスフィルタ１４から出力された検波後の信号を通過あるいは遮断する。
【００１８】
図３は、時定数回路１００の原理ブロックを示す図である。図３に示すように、本実施形態の時定数回路１００は、コンデンサ１１０、電圧比較器１１２、充電回路１１４、放電回路１１６、充放電速度設定部１１８を備えている。電圧比較器１１２は、コンデンサ１１０の端子電圧と入力電圧とを比較し、この比較結果に応じて充電回路１１４あるいは放電回路１１６の動作を有効にする。充電回路１１４は、間欠的に充電電流を供給することによりコンデンサ１１０を充電する。例えば、この充電回路１１４は、定電流回路とスイッチとを含んで構成されており、スイッチがオン状態になったときに定電流回路からコンデンサ１１０に対して充電電流が供給される。また、放電回路１１６は、間欠的に放電電流を流すことによりコンデンサ１１０を放電する。例えば、この放電回路１１６は、定電流回路とスイッチとを含んで構成されており、スイッチがオン状態になったときにコンデンサ１１０から一定の電流が放出される。充放電速度設定部１１８は、充電回路１１４によるコンデンサ１１０の充電速度と放電回路１１６によるコンデンサ１１０の放電速度を設定する。この充放電速度設定部１１８が充放電速度設定手段に対応しており、具体的な内容については後述する。
【００１９】
このように、本実施形態の時定数回路１００は、コンデンサ１１０に対して間欠的な充放電動作を行っている。このため、コンデンサ１１０の静電容量を小さく設定した場合でも、緩やかにその両端電圧が変化し、大きな時定数を有する回路、すなわち大きな静電容量を有するコンデンサを使用した場合と同等の充放電特性を得ることができる。また、充電回路１１４や放電回路１１６では、所定の電流をコンデンサ１１０に供給、あるいはコンデンサ１１０から放出する制御を行うが、これらの供給、放出動作は間欠的に行われるため、その際の電流値をＩＣ化に適したある程度大きな値に設定することができる。したがって、時定数回路１００を含むミューティング回路１５全体を半導体基板状に形成してＩＣ化することが可能になる。また、コンデンサ等の外付け部品が不要になるため、ミューティング回路１５全体を大幅に小型化することができる。
【００２０】
また、本実施形態の時定数回路１００は、充放電速度設定部１１８によってコンデンサ１１０に対する充電速度と放電速度が異なるように設定されている。このため、このように、時定数回路１００の時定数を可変することにより、放送波の搬送波成分を検出してから検波出力のミューティングを解除するまでの時間を短く設定するとともに、放送波の搬送波成分がなくなったことを検出してから検波出力に対するミューティングを開始するまでの時間を長く設定することが可能になる。
【００２１】
図４は、時定数回路１００の具体的な構成を示す回路図である。図４に示すように、時定数回路１００は、コンデンサ１１０、定電流回路１４０、ＦＥＴ１４２、１４４、１５０、１５４、１５６、スイッチ１４６、１５２、電圧比較器１６０、アンド回路１６２、１６４、分周器１７０を含んで構成されている。
【００２２】
２つのＦＥＴ１４２、１４４によってカレントミラー回路が構成されており、定電流回路１４０から出力される定電流と同じ充電電流が生成される。また、この充電電流の生成タイミングがスイッチ１４６によって決定される。
スイッチ１４６は、インバータ回路１とアナログスイッチ２とＦＥＴ３によって構成されている。アナログスイッチ２は、ｐチャネルＦＥＴとｎチャネルＦＥＴの各ソース・ドレイン間を並列接続することにより構成されている。アンド回路１６２の出力信号が直接ｎチャネルＦＥＴのゲートに入力されているとともに、この出力信号の論理をインバータ回路１によって反転した信号がｐチャネルＦＥＴのゲートに入力されている。したがって、このアナログスイッチ２は、アンド回路１６２の出力信号がハイレベルのときにオン状態になって、反対にローレベルのときにオフ状態になる。また、ＦＥＴ３は、アナログスイッチ２がオフ状態のときにＦＥＴ１４４のゲート・ドレイン間を低抵抗で接続することにより、ＦＥＴ１４４による電流供給動作を確実に停止させるためのものである。
【００２３】
スイッチ１４６がオン状態になると、定電流回路１４０が接続された一方のＦＥＴ１４２のゲートと他方のＦＥＴ１４４のゲートとが接続された状態になるため、一方のＦＥＴ１４２に接続された定電流回路１４０によって生成される定電流とほぼ同じ電流が他方のＦＥＴ１４４のソース・ドレイン間にも流れる。この電流が、充電電流としてコンデンサ１１０に供給される。反対に、スイッチ１４６がオフ状態になると、ＦＥＴ１４４のゲートがドレインに接続された状態になるため、この充電電流の供給が停止される。
【００２４】
上述した定電流回路１４０および２つのＦＥＴ１４２、１４４が電流供給部に対応する。スイッチ１４６、アンド回路１６２が第１のタイミング制御部に対応する。
また、上述したＦＥＴ１４２と定電流回路１４０にＦＥＴ１５０を組み合わせることにより、コンデンサ１１０の放電電流を設定するカレントミラー回路が構成されており、その動作状態がスイッチ１５２によって決定される。スイッチ１５２はスイッチ１４６と同じ構成を有している。このスイッチ１５２は、アンド回路１６４の出力信号の論理に応じてオンオフ状態が制御されており、この出力信号がハイレベルのときにオン状態に、ローレベルのときにオフ状態になる。
【００２５】
スイッチ１５２がオン状態になると、定電流回路１４０が接続された一方のＦＥＴ１４２のゲートと他方のＦＥＴ１５０のゲートとが接続された状態になるため、定電流回路１４０によって生成される定電流とほぼ同じ電流が他方のＦＥＴ１５０のソース・ドレイン間にも流れる。この電流が、コンデンサ１１０に蓄積された電荷を放出する放電電流になる。
【００２６】
但し、ＦＥＴ１５０に流れる電流をコンデンサ１１０から直接取り出すことはできないため、本実施形態では、ＦＥＴ１５０のソース側にＦＥＴ１５４、１５６によって構成される別のカレントミラー回路が接続されている。
２つのＦＥＴ１５４、１５６はゲート同士が接続されており、ＦＥＴ１５４に上述した放電電流が流れたときに、同じ電流が他方のＦＥＴ１５６のソース・ドレイン間にも流れるようになっている。このＦＥＴ１５６は、ドレインがコンデンサ１１０の高電位側の端子に接続されており、ＦＥＴ１５６に流れる電流は、コンデンサ１１０に蓄積された電荷が放出されることによって生成される。
【００２７】
上述した定電流回路１４０および４つのＦＥＴ１４２、１５０、１５４、１５６が電流放出部に対応する。スイッチ１５２、アンド回路１６４が第２のタイミング制御部に対応する。
また、電圧比較器１６０は、プラス端子に印加されるコンデンサ１１０の端子電圧と、マイナス端子に印加される時定数回路１００の入力電圧との大小比較を行う。この電圧比較器１６０は、非反転出力端子と反転出力端子を有しており、プラス端子に印加されるコンデンサ１１０の端子電圧の方がマイナス端子に印加される入力電圧よりも高い場合には反転出力端子からハイレベルの信号が出力され、非反転出力端子からローレベルの信号が出力される。反対に、プラス端子に印加されるコンデンサ１１０の端子電圧の方がマイナス端子に印加される入力電圧よりも低い場合には反転出力端子からローレベルの信号が出力され、非反転出力端子からハイレベルの信号が出力される。
【００２８】
アンド回路１６２は、一方の入力端子に所定のパルス信号が入力され、他方の入力端子に電圧比較器１６０の非反転出力端子が接続されている。したがって、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも低い場合に、アンド回路１６２から所定のパルス信号が出力される。
【００２９】
また、アンド回路１６４は、一方の入力端子に分周器１７０から出力される所定のパルス信号が入力され、他方の入力端子に電圧比較器１６０の反転出力端子が接続されている。したがって、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも高い場合に、アンド回路１６４から所定のパルス信号が出力される。上述した分周器１７０が充放電速度設定手段に対応する。
【００３０】
分周器１７０は、アンド回路１６２の一方の入力端子に入力されたパルス信号を所定の分周比で分周して出力する。上述したように、この分周後のパルス信号は、アンド回路１６４の一方の入力端子に入力される。
時定数回路１００はこのような構成を有しており、次にその動作を説明する。
【００３１】
時定数回路１００の動作開始時にコンデンサ１１０が充電されていない場合や、時定数回路１００の入力電圧が上昇傾向にある場合には、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも低い状態にある。このとき、アンド回路１６２からパルス信号が出力され、アンド回路１６４からはパルス信号が出力されない。したがって、スイッチ１４６のみが間欠的にオン状態になり、このオン状態になるタイミングで所定の充電電流がコンデンサ１１０に供給される。この充電動作は、コンデンサ１１０の端子電圧が時定数回路１００の入力電圧よりも相対的に高くなるまで継続される。
【００３２】
また、この充電動作によってコンデンサ１１０の端子電圧が時定数回路１００の入力電圧を超えた場合や、この入力電圧が下降傾向にあってコンデンサ１１０の端子電圧よりこの入力電圧の方が低い場合には、アンド回路１６４からパルス信号が出力され、アンド回路１６２からはパルス信号が出力されない。したがって、スイッチ１５２のみが間欠的にオン状態になり、このオン状態になるタイミングで所定の放電電流がコンデンサ１１０から放出される。この放電動作は、コンデンサ１１０の端子電圧が時定数回路１００の入力電圧よりも相対的に低くなるまで継続される。
【００３３】
また、上述した２つのアンド回路１６２、１６４から出力される２種類のパルス信号を比較すると、アンド回路１６２から出力されるパルス信号のデューティ比の方がアンド回路１６４から出力されるパルス信号のデューティ比よりも大きいため、２つのアンド回路１６２、１６４のそれぞれから同じ時間だけパルス信号が出力された場合を考えると、単位時間当たりの充電速度の方が放電速度よりも速くなる。このため、アタック時間の方がリリース時間よりも短くなっている。
【００３４】
なお、上述した時定数回路１００では、２つのアンド回路１６２、１６４からデューティ比が異なるパルス信号を出力するために分周器１７０を用いたが、異なるデューティ比のパルス信号を別々に生成して２つのアンド回路１６２、１６４のそれぞれに入力するようにしてもよい。また、アンド回路１６４の一方の入力端側に分周器１７０を挿入することにより、コンデンサ１１０の充電時間よりも放電時間の方が遅くなるように設定されているが、反対に放電時間よりも充電時間の方が遅くなるようにするには、アンド回路１６２の一方の入力端側に分周器１７０を挿入すればよい。あるいは、分周器１７０を取り除くことにより、コンデンサ１１０の充電時間と放電時間を同じにすることができる。
【００３５】
また、上述した時定数回路１００では、コンデンサ１１０に対する充電速度と放電速度を異ならせるために、ＦＥＴ１４４、１５０のそれぞれがオン状態になる単位時間当たりの割合を異ならせたが、これらのＦＥＴのゲート寸法を異ならせることにより、充電電流と放電電流そのものを異ならせるようにしてもよい。
【００３６】
図５は、時定数回路の変形例を示す回路図である。図５に示す時定数回路１００Ａは、図４に示した時定数回路１００に対して、分周器１７０を削除するとともに、２つのＦＥＴ１４４、１５０をゲート寸法を変更した２つのＦＥＴ１４４Ａ、１５０Ａに変更した点が異なっている。
【００３７】
図６は、ＭＯＳ型のＦＥＴ（ＦＥＴ）のゲート寸法を示す図である。ゲート電圧が同じであっても、ゲート幅Ｗとゲート長Ｌを変更することにより、チャネル抵抗が変化するため、ソース・ドレイン間を流れる電流は変化する。本実施形態では、充電電流を多くしてアタック時間を短くしたいため、ＦＥＴ１４４Ａのゲート幅Ｗを大きな値に、ゲート長Ｌを小さな値に設定する。一方、放電電流を少なくしてリリース時間を長くしたいため、ＦＥＴ１５０Ａのゲート幅Ｗを小さな値に、ゲート長Ｌを大きな値に設定する。このように、ＦＥＴ１４４Ａ、１５０Ａのそれぞれゲート寸法を異ならせることによっても、コンデンサ１１０の充電時間と放電時間を容易に異ならせることができる。この場合には、ＦＥＴ１４４Ａ、１５０Ａは、充電回路１１４と放電回路１１６の一部の構成をなすとともに、充放電速度設定手段としての機能を有する。
【００３８】
【発明の効果】
上述したように、本発明によれば、コンデンサに対して間欠的な充放電が行われるため、コンデンサの静電容量を小さくした場合であっても緩やかに端子電圧が変化し、等価的に大きな時定数を設定することができる。したがって、小さな静電容量のコンデンサを用いた場合であっても信号検出回路やミューティング回路内の時定数回路に大きな時定数を設定することができ、信号検出回路やミューティング回路全体を半導体基板上に一体形成することが可能となる。
【図面の簡単な説明】
【図１】一実施形態のミューティング回路を含むＦＭ受信機の部分的な構成を示す図である。
【図２】中間周波信号の周波数と検波出力電圧との関係を示す図である。
【図３】時定数回路の原理ブロックを示す図である。
【図４】時定数回路の具体的な構成を示す回路図である。
【図５】時定数回路の変形例を示す回路図である。
【図６】ＭＯＳ型のＦＥＴのゲート寸法を示す図である。
【符号の説明】
１１  中間周波増幅回路
１２  π／２移相器
１３  乗算器
１４  ローパスフィルタ（ＬＰＦ）
１５  ミューティング回路
３０  ウインドウコンパレータ（ＷＣ）
３１、３２、３３  抵抗
３４、３５  電圧比較器
３６  ノア回路
４０  ＦＥＴ
１００  時定数回路
１１２、１６０  電圧比較器
１１４  充電回路
１１６  放電回路
１４０  定電流回路
１４２、１４４、１５０、１５４、１５６  ＦＥＴ
１４６、１５２  スイッチ
１６２、１６４  アンド回路
１７０  分周器
【図１】
0003910828.tif 000002
【図２】
0003910828.tif 000003
【図３】
0003910828.tif 000004
【図４】
0003910828.tif 000005
【図５】
0003910828.tif 000006
【図６】
0003910828.tif 000007