(57)【特許請求の範囲】
【請求項１】
電気信号におけるクランプ部分の直流レベルを一定値に保持する直流レベル制御方法であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部を用いて、当該直流レベル比較用のＡ／Ｄ変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、
求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還し、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な第１のサンプリングパルスに基づいて前記電気信号に前記クランプ信号を帰還させるスタートアップモードに設定し、
前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記直流レベルの変動に対する感度が前記スタートアップモードよりも低い感度を有するとともに前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な第２のサンプリングパルスに基づいて前記電気信号にクランプ信号を帰還させるノーマルモードに設定する
ことを特徴とする直流レベル制御方法。
【請求項２】
電気信号におけるクランプ部分の直流レベルを一定値に保持する直流レベル制御方法であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部を用いて、当該直流レベル比較用のＡ／Ｄ変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、
求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還し、
前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速なサンプリングパルスに基づいて、所定期間に亘って前記クランプ部分の前記基準値に対する前記直流レベルの正方向のズレ量を求め、
さらに前記サンプリングパルスに基づいて、所定期間に亘って前記クランプ部分の前記基準値に対する前記直流レベルの負方向のズレ量を求め、
それぞれ求めた前記正方向のズレ量と前記負方向のズレ量とに基づいて前記クランプ部分に含まれるノイズの状態を求め、
この求めたノイズの状態を参照して、前記クランプ信号の前記電気信号への帰還を制御する
ことを特徴とする直流レベル制御方法。
【請求項３】
電気信号におけるクランプ部分の直流レベルを一定値に保持するクランプ回路であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部と、
前記直流レベル比較用のＡ／Ｄ変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する帰還部と
を備え、
前記帰還部は、
前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な第１のサンプリングパルスに基づいて前記電気信号に前記クランプ信号を帰還させるスタートアップモード動作部と、
前記直流レベルの変動に対する感度が前記スタートアップモードよりも低い感度を有するとともに前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な第２のサンプリングパルスに基づいて前記電気信号にクランプ信号を帰還させるノーマルモード動作部と、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記スタートアップモード動作部を作動させ、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記ノーマルモード動作部に切り替えて動作させるモード切替部と
を有することを特徴とするクランプ回路。
【請求項４】
前記スタートアップモード動作部は、前記第１のサンプリングパルスごとに前記直流レベルと前記基準値とを比較し、前記第１のサンプリングパルスごとに前記直流レベルと前記基準値との差が少なくなる方向に前記クランプ信号を表すデジタルデータを予め定められているステップ分だけ変更することを特徴とする請求項３に記載のクランプ回路。
【請求項５】
前記スタートアップモード動作部は、前記基準値との差が少なくなる方向に前記予め定められているステップ分ずつ前記クランプ信号を継続的に変更することで、前記直流レベルを前記基準値と等しくなる方向に移動させるものであり、
前記モード切替部は、前記直流レベルと前記基準値との差の少なくなる方向が略前記第１のサンプリングパルスごとに切り替わるようになったことを条件として、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束したものとして、前記ノーマルモード動作部に切り替えて動作させることを特徴とする請求項４に記載のクランプ回路。
【請求項６】
前記モード切替部は、前記直流レベルと前記基準値との差の少なくなる方向の切り替わりの回数が予め定められた回数に達したことを条件として前記ノーマルモード動作部に切り替えて動作させることを特徴とする請求項５に記載のクランプ回路。
【請求項７】
前記ノーマルモード動作部は、前記第２のサンプリングパルスよりも高速で且つ前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な第３のサンプリングパルスごとに前記直流レベルと前記基準値との大小を判定し、この判定した大小の回数をそれぞれ計数し、この計数した大の回数および小の回数のうちの少なくとも一方が予め定められた回数に達したことを条件として、前記第２のサンプリングパルスに基づいて前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する
ことを特徴とする請求項３に記載のクランプ回路。
【請求項８】
前記ノーマルモード動作部は、前記第３のサンプリングパルスの所定数ごとに、前記基準値を中心として、所定幅分だけ、正方向または負方向に略交互に変動させることを特徴とする請求項７に記載のクランプ回路。
【請求項９】
電気信号におけるクランプ部分の直流レベルを一定値に保持するクランプ回路であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部と、
前記直流レベル比較用のＡ／Ｄ変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する帰還部と
を備え、
前記直流レベル比較用の前記Ａ／Ｄ変換部は、予め定められている基準値を設定する基準値設定部と、当該基準値設定部により設定された基準値と前記電気信号における前記サンプリング期間の直流レベルとを比較する比較部とを有するものであり、
前記サンプリング期間を除く期間には、前記基準値設定部と前記比較部とをスタンバイ状態に切り替える制御部を備えた
ことを特徴とするクランプ回路。
【請求項１０】
電気信号におけるクランプ部分の直流レベルを一定値に保持するクランプ回路であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部と、
前記直流レベル比較用のＡ／Ｄ変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する帰還部と
を備え、
前記帰還部は、
前記電気信号に帰還させる前記クランプ信号のビット分解能が比較的劣る第１の帰還部と、
ビット分解能が前記第１の帰還部よりも優る第２の帰還部と、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記第１の帰還部を作動させ、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記第２の帰還部に切り替えて動作させるモード切替部と
を有することを特徴とするクランプ回路。
【請求項１１】
電気信号におけるクランプ部分の直流レベルを一定値に保持するクランプ回路であって、
前記電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部と、
前記直流レベル比較用のＡ／Ｄ変換部により前記電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する帰還部と
を備え、
前記帰還部は、
前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速なサンプリングパルスに基づいて、所定期間に亘って前記クランプ部分の前記基準値に対する前記直流レベルの正方向のズレ量を求める正方向ズレ量取得部と、
前記サンプリングパルスに基づいて、所定期間に亘って前記クランプ部分の前記基準値に対する前記直流レベルの負方向のズレ量を求める負方向ズレ量取得部と、
前記正方向ズレ量取得部が求めた前記正方向のズレ量と前記負方向ズレ量取得部が求めた前記負方向のズレ量とに基づいて前記クランプ部分に含まれるノイズの状態を求め、この求めたノイズの状態を参照して、前記クランプ信号の前記電気信号への帰還を制御する判定制御部と
を有することを特徴とするクランプ回路。
【請求項１２】
前記判定制御部は、前記正方向のズレ量と前記負方向のズレ量とに基づいて、前記クランプ部分の中央値と、前記基準値に対する前記クランプ部分の誤差量とを求め、求めた前記中央値と前記誤差量とに基づいて、前記基準値に対する前記直流レベルの収束条件を変化させる
ことを特徴とする請求項１１に記載のクランプ回路。
【請求項１３】
前記判定制御部は、前記中央値と前記基準値との差が所定の許容範囲を越えたことを条件として、前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還させ、その後、前記所定の許容範囲を変化させる
ことを特徴とする請求項１２に記載のクランプ回路。
【請求項１４】
前記正方向ズレ量取得部および前記負方向ズレ量取得部は、前記電気信号への前記クランプ信号の帰還量を一定に保持した状態で、前記サンプリングパルスごとに前記直流レベルと前記基準値とを比較し、この比較結果に基づいて前記基準値を所定量だけ変動させることにより、それぞれ対応する前記正方向のズレ量と前記負方向のズレ量とを求めることを特徴とする請求項１１に記載のクランプ回路。
【請求項１５】
前記正方向ズレ量取得部および前記負方向ズレ量取得部は、前記比較結果に基づいて前記基準値を所定量だけ一方の方向に変動させつつ、この変動のデジタルステップの数を計数することにより、それぞれ対応する前記正方向のズレ量と前記負方向のズレ量とを求めることを特徴とする請求項１４に記載のクランプ回路。
【請求項１６】
画像を撮像する固体撮像素子と、
前記固体撮像素子から出力される撮像信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部と、
前記直流レベル比較用のＡ／Ｄ変換部により前記撮像信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記撮像信号にクランプ信号を帰還する帰還部と
を備え
前記帰還部は、
前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速なサンプリングパルスであって前記固体撮像素子の水平走査方向における光学的黒画素に対応する比較パルスに基づいて前記撮像信号に前記クランプ信号を帰還させるスタートアップモード動作部と、
前記直流レベルの変動に対する感度が前記スタートアップモードよりも低い感度を有するとともに前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な前記固体撮像素子の垂直走査を規定するパルスに基づいて前記撮像信号にクランプ信号を帰還させるノーマルモード動作部と、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記スタートアップモード動作部を作動させ、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記ノーマルモード動作部に切り替えて動作させるモード切替部と
を有することを特徴とする撮像装置。
【請求項１７】
前記ノーマルモード動作部は、前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な前記固体撮像素子の水平走査方向における光学的黒画素に対応する比較パルスごとに前記光学的黒画素の前記直流レベルと前記基準値との大小を判定し、この判定した大小の回数をそれぞれ計数し、この計数した大の回数および小の回数のうちの少なくとも一方が予め定められた回数に達したことを条件として、前記固体撮像素子の垂直走査の開始を規定するパルスに基づいて前記直流レベルと前記基準値との差が略零となるように前記電気信号にクランプ信号を帰還する
ことを特徴とする請求項１６に記載の撮像装置。
【請求項１８】
画像を撮像する固体撮像素子と、
前記固体撮像素子から出力される撮像信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部と、
前記直流レベル比較用のＡ／Ｄ変換部により前記撮像信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで前記直流レベルと前記基準値との差を求め、求めた前記直流レベルと前記基準値との差が略零となるように前記撮像信号にクランプ信号を帰還する帰還部と
を備え
前記帰還部は、
前記撮像信号に帰還させる前記クランプ信号のビット分解能が比較的劣る第１の帰還部と、
ビット分解能が前記第１の帰還部よりも優る第２の帰還部と、
前記求めた直流レベルと前記基準値との差が予め定められた範囲以内に収まるまでは前記第１の帰還部を作動させ、前記直流レベルと前記基準値との差が前記予め定められた範囲内に収束した後には、前記第２の帰還部に切り替えて動作させるモード切替部と
を有することを特徴とする撮像装置。
【請求項１９】
前記第１の帰還部は、前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な前記固体撮像素子の垂直走査方向における光学的黒画素に対応する第１の比較パルスごとに前記光学的黒画素の前記直流レベルと前記基準値との差を求め、
前記第２の帰還部は、前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプリングパルスよりも低速な前記固体撮像素子の水平走査方向における光学的黒画素に対応する第２の比較パルスごとに前記光学的黒画素の前記直流レベルと前記基準値との差を求める
ことを特徴とする請求項１８に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流レベル制御方法、クランプ回路、このクランプ回路を備えた撮像装置に関する。
【０００２】
【従来の技術】
画像信号など種々の電気信号を取り扱う際には、その直流レベル（ＤＣレベル）を一定値に保持して取り扱うことがある。このような場合に用いられる回路がクランプ回路である。
【０００３】
アナログ方式のクランプ回路は、周知のように、取り扱い対象となる電気信号を所定のタイミングでサンプリングしてコンデンサ（蓄電素子、キャパシタ）に蓄電しておき、サンプリングした時点の電気信号レベルと予め用意されている基準レベルとを比較し、その差がほぼ零となるように帰還をかける構成とする。
【０００４】
直流レベルの安定化のために、サンプリングレベルを保持する期間をある程度長く設定することが好ましく、またクランプパルス期間のノイズに敏感に反応することを避けるために、アナログ方式のクランプ回路では、比較的大きな容量のコンデンサがサンプリングコンデンサとして必要となる。このため、一般的には外付けのコンデンサを使うことが多く、部品点数や実装上の問題があった。
【０００５】
たとえば、固体撮像素子から出力される撮像信号の直流レベルを一定値に保持するクランプ回路を例に説明する。固体撮像素子を用いた撮像システムにおいて、クランプ回路は、撮像素子のＯＰＢ（OPtical Black ：光学的黒）レベルを基準レベルに合わせることで、映像信号の黒浮きや黒沈みといった問題を防ぐとともに、ＣＤＳ（Correlated Double Sampling：相関２重サンプリング）回路などのアナログ回路のダイナミックレンジ確保を実現している。
【０００６】
ところが、このＯＰＢレベルにノイズが載った場合には、クランプレベルが変動し画像にノイズが発生してしまうといった問題が生じる。このため、通常は、クランプレベルを保持する素子として大容量のコンデンサを用いることにより、同時にＬＰＦ（ローパスフィルタ）の役目を果たす回路を用いて、クランプパルス期間中はＯＰＢレベルと収束させたいレベルの差が零なるような負帰還をかけ、クランプパルス後はそのクランプレベルをコンデンサで保持する構成が採られる。
【０００７】
しかし、あまり大容量のコンデンサを用いると応答が遅くなり、スタート時やゲイン変更時などにクランプレベル安定までの時間の画像が破綻し目に付く。したがって応答速度として許せる範囲でコンデンサを決めることになるが、結果的に十分なＬＰＦの役目を果たすだけの大容量を使うことができず、ＯＰＢノイズを画面に反映してしまう横引きノイズが問題であった。また、大容量のコンデンサは固体撮像素子との混載が不可能で外付け部品としていたため、実装面積や部品点数の削減の点で改善が望まれていた。
【０００８】
一方、クランプレベルの保持にコンデンサでアナログ量を保持する方式の他に、デジタル値で保持するデジタル方式のクランプ回路も考えられている。この場合、クランプレベルを多ビットのＡ／Ｄ変換器でデジタル化し、ビット冗長をもたせたディジタルフィルタなどを用いてデジタル的なフィルタ処理を経た後で再びＤ／Ａ変換器でアナログ化してフィードバックする構成が考えられる。
【０００９】
【発明が解決しようとする課題】
しかしながらこの場合、多ビットのＡ／Ｄ変換器やデジタルフィルタ回路は規模が大きくなってしまう。また、デジタルノイズが多く、そのノイズの周波数も比較的高くなり、クランプ回路系に与えるデジタルノイズの影響が問題となる。
【００１０】
たとえば、撮像装置のＯＰＢクランプにおいて、デジタル値でＯＰＢクランプレベルを保持するデジタル方式のクランプ回路の場合、信号処理用の多ビットのＡ／Ｄ変換器でクランプレベルをデジタル化しデジタル的なフィルタ処理を経た後で再びＤ／Ａ変換器でアナログ化してフィードバックする構成とする。この場合、信号処理用の多ビットのＡ／Ｄ変換器は、当然にサンプリング周波数が高く、発生するデジタルノイズの周波数も高くなる。また、多ビットＡ／Ｄ変換器やデジタルフィルタ回路は規模が大きいため、どこまでを固体撮像素子と同一基板上への混載するかの検討が必要になる。
【００１１】
Ａ／Ｄ変換器、デジタルフィルタ回路、Ｄ／Ａ変換器のすべてを固体撮像素子と同一基板上に混載する場合、信号処理ＬＳＩへはデジタルバスで接続することになるが、小型モジュールのような用途の場合には、多ビットのデジタルバスは基板面積を必要とし、基板面積の点で不利である。加えて、ノイズ発生量が多く採用し難いという問題もある。これはＡ／Ｄ変換器のみを固体撮像素子と同一基板に混載する場合も同じである。
【００１２】
他方、Ａ／Ｄ変換器、デジタルフィルタ回路、Ｄ／Ａ変換器を後段の信号処理ＬＳＩと混載する場合、デジタルノイズがＤ／Ａ変換器後のアナログ信号線に載ってフィードバックバスから固体撮像素子に混入する虞れがある。Ｄ／Ａ変換器や、Ｄ／Ａ変換器とデジタルフィルタとを固体撮像素子と同一基板上に混載という切り口では、信号処理ＬＳＩと固体撮像素子がシステムとして切り離せなくなる。信号処理ＬＳＩとして汎用品を使う可能性がある場合この方式は取れない。
【００１３】
このように、従来のデジタル方式クランプ回路は、信号処理用の多ビットのＡ／Ｄ変換器やＤ／Ａ変換器などとクランプ回路との組合せとして考えられており、ノイズや回路配置の観点で十分なものが得られていないという問題があった。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、デジタルノイズや回路配置の問題を緩和することのできるデジタル方式の直流レベル制御方法やクランプ回路、あるいはこのクランプ回路を備えた撮像装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
すなわち、本発明に係る直流レベル制御方法は、電気信号におけるクランプ部分の直流レベルを一定値に保持する直流レベル制御方法であって、電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部を用いて、この直流レベル比較用のＡ／Ｄ変換部により電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで直流レベルと基準値との差を求め、求めた直流レベルと基準値との差が略零となるように電気信号にクランプ信号を帰還することとした。
【００１６】
本発明に係る直流レベル制御方法においては、直流レベルと基準値との差が予め定められた範囲以内に収まるまでは信号処理系統よりは低速ある第１のサンプリングパルスに基づいて電気信号にクランプ信号を帰還させるスタートアップモードに設定し、直流レベルと基準値との差が予め定められた範囲内に収束した後には、直流レベルの変動に対する感度がスタートアップモードよりも低い感度を有するとともに信号処理系統よりは低速でサンプリングパルスに基づいて電気信号にクランプ信号を帰還させるノーマルモードに設定するとよい。第１のサンプリングパルスは第２のサンプリングパルスよりも高速であるとなおよい。
【００１７】
また、本発明に係る直流レベル制御方法においては、信号処理系統よりは低速なサンプリングパルスに基づいて、所定期間に亘ってクランプ部分の基準値に対する直流レベルの正方向のズレ量を求め、さらにこのサンプリングパルスに基づいて、所定期間に亘ってクランプ部分の基準値に対する直流レベルの負方向のズレ量を求める、それぞれ求めた正方向のズレ量と負方向のズレ量とに基づいてクランプ部分に含まれるノイズの状態を求め、この求めたノイズの状態を参照して、クランプ信号の前記電気信号への帰還を制御するとよい。
【００１８】
本発明に係るクランプ回路は、上記本発明に係る直流レベル制御方法を実施する回路であって、電気信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部を設けた。そして、この直流レベル比較用のＡ／Ｄ変換部により電気信号におけるサンプリング期間の直流レベルと予め定められている基準値とを比較することで直流レベルと基準値との差を求め、求めた直流レベルと基準値との差が略零となるように電気信号にクランプ信号を帰還する帰還部を設けた。
【００１９】
帰還部の構成としては、たとえば、比較的高速の第１のサンプリングパルスに基づいて電気信号にクランプ信号を帰還させるスタートアップモード動作部と、比較的低速の第２のサンプリングパルスに基づいて電気信号にクランプ信号を帰還させるノーマルモード動作部と、直流レベルと基準値との差が所定範囲以内に収まるまではスタートアップモード動作部を作動させ、所定範囲内に収束した後には、ノーマルモード動作部に切り替えて動作させるモード切替部とを備えたものとするとよい。
【００２０】
また、帰還部の構成としては、電気信号に帰還させるクランプ信号のビット分解能が比較的劣る第１の帰還部と、ビット分解能が第１の帰還部よりも優る第２の帰還部と、直流レベルと基準値との差が所定範囲以内に収まるまでは第１の帰還部を作動させ、所定範囲内に収束した後には、第２の帰還部に切り替えて動作させるモード切替部とを備えたものとしてもよい。
【００２１】
また、帰還部の構成としては、低速なサンプリングパルスに基づいて、所定期間に亘ってクランプ部分の基準値に対する直流レベルの正方向のズレ量を求める正方向ズレ量取得部と、この低速なサンプリングパルスに基づいて、所定期間に亘ってクランプ部分の基準値に対する直流レベルの負方向のズレ量を求める負方向ズレ量取得部と、正方向ズレ量取得部が求めた正方向のズレ量と負方向ズレ量取得部が求めた負方向のズレ量とに基づいてクランプ部分に含まれるノイズの状態を求め、この求めたノイズの状態を参照して、クランプ信号の電気信号への帰還を制御する判定制御部とを備えたものとしてもよい。
【００２２】
本発明に係る撮像装置は、固体撮像素子と、本発明に係る各クランプ回路とを備えたものである。
【００２３】
【作用】
上記構成においては、先ず、クランプレベルをサンプリングするＡ／Ｄ変換部を、信号処理系統用のＡ／Ｄ変換部とは独立に設けた。これにより、サンプリングパルスのクロック周波数の選定に自由度が得られるようになった。これにより、たとえば、信号処理系統用よりは低周波数であるものの、比較的高速のサンプリングパルスでクランプレベルをサンプリングし、その結果に応じて同周波数でフィードバックを掛けるスタートアップモードと、比較的高速のサンプリングパルスでクランプレベルをサンプリングしつつ、その結果に応じて比較的低速の周波数でフィードバックを掛けるノーマルモードとを切り替えて使用することができる。あるいは、クランプのフィードバック量（クランプ信号）のビット分解能が異なる複数系統のクランプ回路を切り替えて使用することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００２５】
図１は、電流出力方式の固体撮像素子と本発明に係る撮像信号処理装置とを備えた撮像装置の一実施形態の構成例を示す図である。この撮像装置１は、固体撮像素子３として、たとえばＣＭＯＳ型撮像素子を備えている。また撮像装置１は、固体撮像素子３の後段に、電圧動作点設定部７および電流サンプリング部９を具備した電流信号検出部５と電流クランプ部２６とを備えている。なお、固体撮像素子３と電流信号検出部５および電流クランプ部２６とを１つの半導体基板上に形成してもよい。
【００２６】
図１（Ａ）において、固体撮像素子３を構成する感光部（センサアレイ）１０の単位画素１１は、フォトダイオード１２、増幅用トランジスタ１３、垂直選択用トランジスタ１４、およびリセット用トランジスタ１５によって構成されている。これらトランジスタ１３〜１５として、本例では、ＮchＭＯＳトランジスタが用いられている。単位画素１１がＸ方向（列方向）およびＹ方向（行方向）に配列されて画素部を構成している。なお、ここでは、図面の簡略化のために、ｍ行ｎ列の画素のみを示している。
【００２７】
単位画素１１において、垂直選択用トランジスタ１４のゲート電極には垂直走査回路１６から垂直選択線１７を通して垂直走査パルスφＶｍが与えられ、リセット用トランジスタ１５のゲート電極には垂直走査回路１６から垂直リセット線１８を通して垂直リセットパルスφＶR ｍが与えられる。また、フォトダイオード１２で光電変換された信号電荷は増幅用トランジスタ１３で信号電流に変換され、垂直選択用トランジスタ１４を通して垂直信号線１９に出力される。
【００２８】
垂直信号線１９と水平信号線２０との間には、水平選択用トランジスタ２１が接続されている。この水平選択用トランジスタ２１のゲート電極には、水平走査回路２２から水平走査パルスφＨｎが与えられる。これにより、画素１１から垂直信号線１９に出力された信号電流は、水平選択用トランジスタ２１を通して水平信号線２０に流れる。
【００２９】
水平信号線２０の一方の端部には、電流信号検出部５が接続され、その内部の電圧動作点設定部７および電流サンプリング部９を介して、さらに電流クランプ部２６が接続されている。電流信号検出部５としては、たとえば、本願出願人による特願２００２−１０２１０８号に記載の、電流モードのＣＤＳ処理機能を備えたものを使用するのが好ましい。
【００３０】
電圧動作点設定部７は、常に水平信号線２０の電圧を略一定レベル（たとえばＧＮＤレベル付近）に安定に保つ。電流サンプリング部９は、画素信号線の一例である水平信号線２０を通じて画素信号を電流として受け取り、その電流をサンプリングすることによって、電流信号中に含まれているオフセット電流を取り除き、純粋な信号だけを取り出す。これにより、画素信号内に含まれるＦＰＮ（固定パターンノイズ）を抑圧する。
【００３１】
電流クランプ部２６は、水平信号線２０から電流信号検出部５を通して入力される信号電流の所定位置（具体的には光学的黒レベル；ＯＰＢ）をクランプすることで、電流信号の基準レベルであるＯＰＢレベルを一定値に保持する。この電流クランプ部２６の後段には、必要に応じて、電流クランプ部２６から入力される信号電流を信号電圧に変換して出力する電流電圧変換回路が設けられる。
【００３２】
固体撮像素子３は、感光部（センサアレイ）１０にフォトダイオード１１が縦横に並べられている他（図１（Ｂ）を参照）、垂直および水平の各走査回路などの出力制御回路や出力回路（ともに図示せず）などを備えている。必要に応じて、個々のフォトダイオード１１上にマイクロレンズを配して撮像対象の画を集光する構成としてもよい。
【００３３】
図１（Ｂ）に示すように、感光部１０の端の一部には、フォトダイオード１１の上部を遮光したセンサ列（遮光部）を並べてある。この部分の出力は常に光の無い部分で黒のレベル（光学的黒レベル）となるが、このような画素をＯＰＢ画素という。このＯＰＢ画素は、垂直走査の開始側の数ライン（ライン；１水平走査期間）分と、水平走査の開始側の数画素分だけ設けられるのが一般的である。
【００３４】
電流クランプ部２６は、電流モードで電流信号検出部５から出力された撮像信号における所定期間の直流レベルを検知し、この検知した直流レベルと予め定められている基準値との差が略零となるように、撮像信号にクランプ電流を帰還する。具体的には、この電流クランプ部２６は、出力回路２０２と、クランプ回路２５０と、加算部２８０とを有している。この電流クランプ部２６は、ＯＰＢ画素の出力信号を検知し、その値と予め設定した基準値との大小の比較を行なう。本実施形態においては、電流信号検出部５から出力される電流信号を出力回路２０２にて電圧信号に変換し、この電圧信号中のＯＰＢレベルと電圧基準値とをクランプ回路２５０にて比較する。
【００３５】
そして、クランプ回路２５０は、ＯＰＢ画素の出力が電圧基準値よりも大きければ小さくなるように、比較結果に応じてクランプレベル（つまりＯＰＢレベル）を変動させＯＰＢ画素の出力レベルを基準値に収束させるよう負帰還制御を行なう。本構成例では、電流信号検出部５によるＣＤＳ処理の後に電流クランプ部２６からの帰還信号を電流（クランプ電流）で加算しており、これにより、その後の信号のＤＣレベルを希望する値（予め設定した基準値）に変動させることが可能である。
【００３６】
図２は、上記構成の撮像装置１における電流クランプ部２６の機能構成を、撮像装置１の全体とともに示したブロック図である。図示するように、電流クランプ部２６は、電流利得を制御する可変利得増幅器（ＰＧＡ）２００と、電流信号を電圧信号に変換する出力回路２０２の一例である電流電圧変換部（以下電流電圧変換部２２０という）と、クランプ回路２５０とを備える。
【００３７】
クランプ回路２５０は、電流電圧変換部２２０から出力された電圧信号Ｓ３を監視（モニタリング）してその結果をクランプ電流Ｓcpとして出力する電流出力型の差動増幅器２５２を有する。つまり、電流出力型の差動増幅器２５２は、撮像信号における所定期間の直流レベルを検知し、この検知した直流レベルと予め定められている基準値とを比較することで直流レベルと基準値との差を求める直流レベル比較部と、直流レベルと基準値との差が略零となるように撮像信号にクランプ電流を帰還する電流帰還部との、両機能を備える。
【００３８】
たとえば、電流出力型の差動増幅器２５２の所定位置（場所は回路構成により変わる）には、クランプのタイミングを規定するクランプパルスが入力される。具体的には、固体撮像素子３のＯＰＢ画素位置に応じたパルスが入力されることで、ＯＰＢクランプが実現される。
【００３９】
また電流クランプ部２６は、可変利得増幅器２００により所定レベルに電流増幅された電流信号Ｓ１と差動増幅器２５２からのクランプ電流Ｓcpとを加算して合成電流Ｓ２を出力する電流加算部２８０と、差動増幅器２５２の動作基準点を設定する動作基準点設定部の一例である基準電圧源２９０とを備える。電流クランプ部２６の後段には、アナログ信号をデジタル信号に変換する信号処理系統用のＡ／Ｄ変換器２８が接続されている。
【００４０】
この構成において、電流信号検出部５は、電流型の固体撮像素子３から出力された撮像信号を、電流信号のままＣＤＳの減算処理をして電流信号Ｓ０として検出し、この電流信号Ｓ０を可変利得増幅器２００に供給する。可変利得増幅器２００は、電流信号検出部５にてＣＤＳ処理された電流信号Ｓ０を所定レベルに増幅し電流加算部２８０の一方の端子に供給する。電流電圧変換部２２０は、電流加算部２８０から供給される電流信号Ｓ２を電圧信号Ｓ３に変換する。この電圧信号Ｓ３は、信号処理系用の多ビット（たとえば８〜１１ビット）のＡ／Ｄ変換器２８によりデジタル信号に変換される。
【００４１】
クランプ回路２５０を構成する差動増幅器２５２は、電流電圧変換部２２０から出力される電圧信号Ｓ３の光学的黒レベルの電圧値を監視し、その結果をクランプ電流Ｓcpとして電流加算部２８０に供給して、電流モードで電流電圧変換部２２０の入力に帰還をかける。つまり、固体撮像素子３、電流信号検出部５、可変利得増幅器２００、電流電圧変換部２２０などが純粋な信号成分以外にオフセット成分を出力してしまうので、出力信号にはＤＣレベル変動が起こってしまう。これをクランプ電流Ｓcpにより吸収するために、クランプ回路２５０が設けられている。
【００４２】
この構成例のクランプ機能は、電流電圧変換部２２０から出力される電圧信号Ｓ３のＯＰＢ画素の出力レベルを差動増幅器２５２で任意の基準電圧源２９０の基準電圧Ｖ１と比較し、その差がなくなるように電流の形で可変利得増幅器２００の後に帰還をかけることで実現している。すでに電流信号検出部５にてＣＤＳの減算処理が終了しているため、この位置でクランプをかけることができる。
【００４３】
また、電流で帰還をかけるため、抵抗などを利用した電圧加算器のような特別な回路が不要であり、単純に可変利得増幅器２００からの信号電流Ｓ１にクランプ電流Ｓcpを加えるだけで、ＯＰＢ画素の信号成分のＤＣレベルを制御することができるという利点がある。このため、システムを単純化することができ、部品点数も削減することができる。
【００４４】
また、ＣＤＳ機能を有する電流信号検出部５や可変利得増幅器２００は、電流信号で信号処理を行なうため、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。このため、従来技術の図１１で例示したような、ＣＤＳ回路９０３のダイナミックレンジ確保のための独立したＤＣシフト回路９０９のようなものは特に必要とせず、電流電圧変換部２２０で電圧信号に変換する手前に一度電流クランプ部２６で帰還をかけるだけで、アナログ回路のダイナミックレンジ確保という目的も達成することができる。
【００４５】
また、この例では、電流信号検出部５の後に可変利得増幅器２００を入れているが、ＣＤＳ機能を有する電流信号検出部５の手前に可変利得増幅器２００を入れることもでき、特に必要ない場合は可変利得増幅器２００を省略することもできる。また、可変利得増幅器２００に限らず、電流型のサンプルホールド回路など、他の回路ブロックが挿入されてもよい。
【００４６】
なお、この例では、クランプ電流を可変利得増幅器２００の後段に帰還しているが、電流信号検出部５の直後に帰還することもできる。この場合、可変利得増幅器２００のゲインを変えたときに、固体撮像素子３および電流信号検出部５の出すオフセット成分と、それを除去するためのクランプ電流に同じようにゲインが掛かるため、可変利得増幅器２００のゲインを変えたときにクランプが外れにくいという利点がある。ただし、クランプ電流のノイズ成分も一緒にゲイン制御されてしまい、ゲインアップされたときにはＳ／Ｎ上不利になる虞れがある。
【００４７】
図３は、電流信号検出部５の一実施形態の構成例を示す図である。ここで図３（Ａ）は、その回路図、図３（Ｂ）は動作を説明するためのタイミングチャートである。図示する構成は、電圧動作点設定部７としてカレントミラー７０を使用し、電流サンプリング部９としてカレントコピア（電流記憶セル）９０を使用した点に特徴を有する。なお、この構成は、本願出願人による特願２００２−１０２１０８号に記載の電流信号検出部の一実施形態の構成と同じである。
【００４８】
カレントミラー７０は、固体撮像素子３の画素信号線の一例である水平信号線２０を介して出力される電流信号を受け取り、この受け取った電流信号の大きさに対応する大きさの電流信号を出力する電流／電流変換部の一例である。
【００４９】
このカレントミラー７０は、図３（Ａ）に示すように、ドレインおよびゲートが水平信号線２０に共通に接続され、かつソースが電位の基準であるグランドに接続された入力側の素子としてのＮchＭＯＳトランジスタＱ７１と、このＮchＭＯＳトランジスタＱ７１とゲートが共通に接続され、かつソースがグランド（ＧＮＤ）に接続された出力側の素子としてのＮchＭＯＳトランジスタＱ７２とから構成されている。すなわち、固体撮像素子３から信号が流れてくる画素信号線２０をＮchＭＯＳトランジスタＱ７１，Ｑ７２からなるカレントミラー７０に接続する。両ＮchＭＯＳトランジスタＱ７１，Ｑ７２としては同じ特性のものが用いられる。
【００５０】
また、図３（Ａ）に示すように、カレントコピア９０は、入出力端子としてのドレインがＮchＭＯＳトランジスタＱ７２のドレインと接続され、ソースが電源線ＶＤＤに接続されたＰchＭＯＳトランジスタＱ９１と、このＰchＭＯＳトランジスタＱ９１のゲートと電源線ＶＤＤとの間に接続されたサンプリング用の容量素子Ｃ９１と、ＰchＭＯＳトランジスタＱ９１のゲートとドレイン間に接続されたスイッチ素子ＳＷ９１と、ＰchＭＯＳトランジスタＱ９１のドレインと電流出力端子Ioutとの間に接続されたスイッチ素子ＳＷ９２とから構成されている。
【００５１】
すなわち、先ず、カレントミラー７０の出力、つまりＮchＭＯＳトランジスタＱ７２のドレイン端子を、ＰchＭＯＳトランジスタＱ９１のドレイン端子に接続する。ＰchＭＯＳトランジスタＱ９１のゲートには、サンプリング用の容量素子Ｃ９１が電源電圧ＶＤＤとの間に接続され、また、ゲートとドレインの間にスイッチ素子ＳＷ９１が挿入され、カレントコピア９０として構成される。
【００５２】
ＮchＭＯＳトランジスタＱ７２とＰchＭＯＳトランジスタＱ９１のドレイン端子同士をつないだノードの先には、スイッチ素子ＳＷ９２が接続され、出力端子Ioutに接続される。
【００５３】
ここで、図３（Ａ１）に示すように、スイッチ素子ＳＷ９１を導通状態、スイッチ素子ＳＷ９２を非導通状態に制御するとカレントコピア９０は入力フェーズとなり、図３（Ａ２）に示すように、スイッチ素子ＳＷ９１を非導通状態、スイッチ素子ＳＷ９２を導通状態に制御するとカレントコピア９０は出力フェーズとなる。
【００５４】
なお、この図３（Ａ）の例では、固体撮像素子３が増幅トランジスタ１３としてＮchＭＯＳトランジスタを備えているので、これに応じて、カレントミラー７０としてＮchＭＯＳトランジスタを、カレントコピア９０としてＰchＭＯＳトランジスタをそれぞれ使用しているが、固体撮像素子３が、増幅トランジスタ１３としてＰchＭＯＳトランジスタを備えている場合には、カレントミラー７０およびカレントコピア９０の形態も、図３（Ａ）にて使用しているトランジスタのＮchとＰchの極性を反転させたものを使用すればよい。
【００５５】
図３（Ｂ）には、固体撮像素子３の出力信号波形ＩINと合わせて、スイッチ素子ＳＷ９１の制御パルスΦＲＳＴ、スイッチ素子ＳＷ９２の制御パルスΦＤＥＴ、および出力端子Ioutに現れる出力信号波形Ioutとが示されている。ただし、制御パルスΦＲＳＴ，ΦＤＥＴは、ハイ（Ｈ）期間にそれぞれのスイッチ素子を導通状態（オン）、ロー（Ｌ）期間に非導通状態（オフ）に制御するものとする。このΦＲＳＴとΦＤＥＴのスイッチ制御によって、ＰchＭＯＳトランジスタＱ９１および容量素子Ｃ９１はカレントコピアとして動作する。
【００５６】
固体撮像素子３から水平信号線２０を介して、カレントミラー７０のＮｃｈＭＯＳトランジスタＱ７１に、図３（Ｂ）に示す信号波形の信号電流ＩINが供給される。この信号波形は、電流出力型の固体撮像素子の一般的な出力信号波形と同じである。たとえば、１画素期間内にはリセット期間と検出期間とがあり、リセット期間にはオフセット成分の信号Ioffが、検出期間には検出電流“Ioff−Isig”が出力される。その差分であるIsigが本来必要な信号電流となる。
【００５７】
固体撮像素子３から出力されたこの信号電流ＩINは、画素信号線２０を介してＮchＭＯＳトランジスタＱ７１，Ｑ７２から構成されるカレントミラー７０に供給される。カレントミラー７０は入力と出力の電流が同じになるように働くため、ＮchＭＯＳトランジスタＱ７１に入力された信号電流は、そのままＮchＭＯＳトランジスタＱ７２のドレインに現れる。
【００５８】
固体撮像素子３の出力信号ＩINがリセット期間にあるときには、図３（Ａ１）に示すように、制御パルスΦＲＳＴのＨ期間によってスイッチ素子ＳＷ９１を導通状態、制御パルスΦＤＥＴのＬ期間によってスイッチ素子ＳＷ９２を非導通状態に制御する。このときカレントコピア９０は入力フェーズとなり、固体撮像素子３からカレントミラー７０を介して流れてきた電流Ioffをすべて入力する。
【００５９】
そして、このときの信号電流（オフセット成分）Ioffの大きさに応じた電圧がＰchＭＯＳトランジスタＱ９１のゲート端子に現れ、次の瞬間スイッチ素子ＳＷ９１を非導通状態にすることで、そのときのゲート電圧を容量素子Ｃ９１が記憶する。このカレントコピア９０は出力フェーズとなり、先に入力したオフセット電流Ioffを記憶し、そのまま流し続けようとする。
【００６０】
この状態で次に固体撮像素子３の出力信号ＩINは検出期間に移り、“Ioff−Isig”という信号がカレントミラー７０を介して流れ込んでくるが、カレントコピア９０は出力フェーズにあるため、先に容量素子Ｃ９１に記憶した電流Ioffを流し続けようとする。このときスイッチ素子ＳＷ９２を導通状態にしてやることで、カレントコピア９０の記憶した電流Ioffと、カレントミラー７０を介して流れ込んでくる信号電流“Ioff−Isig”の差分だけがIout端子に現れることになる。すなわち、“Iout＝Ioff−（Ioff−Isig）＝Isig”となり、オフセット成分Ioffを含まない純粋な信号IsigだけがIout端子に現れることになる。
【００６１】
このように、図３に示した構成を用いることで、ＦＰＮの原因となるオフセット電流Ioffを取り除き、本来の信号成分Isigだけを出力端子Ioutから電流信号Ioutとして取り出すことができ、電流モードのＣＤＳ処理機能（すなわちＦＰＮ抑制機能）を実現することができる。なお、この出力電流信号は連続波となっていないが、サンプリングによって連続波に変換される。
【００６２】
この回路は、ＮchＭＯＳトランジスタＱ７１，Ｑ７２からなる１つのカレントミラー７０と、ＰchＭＯＳトランジスタＱ９１、容量素子Ｃ９１、およびスイッチ素子ＳＷ９１，ＳＷ９２からなる１つのカレントコピア９０だけで構成され、非常に回路構成が簡単で素子数が少ないという特徴を持つ。また、電流サンプリング部９として機能するカレントコピア９０に対する制御も、リセット期間中に記憶、検出期間中に出力と、２つのフェーズを持つだけなので、非常に制御が簡単であるという特徴をもつ。
【００６３】
また、画素信号線２０の電位は、カレントミラー７０を構成するダイオード接続されたＮchＭＯＳトランジスタＱ７１によって常に決定され、ＮchＭＯＳトランジスタＱ７１のＶth＋その時の電流値とトランジスタサイズに応じたバイアス値となる。トランジスタのＶthとサイズを適切に選択することよってＧＮＤ付近で常に安定にすることができる。そして、これにより、固体撮像素子３内の増幅トランジスタ１３は常に良好な増幅率を保ち、リニアリティの悪化を防ぐことができる。
【００６４】
図４は、撮像装置１のより具体的な構成例を示した図であって、上記図３に示したカレントコピアを利用する電流信号検出部５の一実施形態とともに、可変利得増幅器２００や電流電圧変換部２２０の一実施形態を示したものである。
【００６５】
電流信号検出部５の後段に設けられた可変利得増幅器２００は、ＮchＭＯＳトランジスタＱ２０１，Ｑ２０２，Ｑ２０３，Ｑ２０４、このＮchＭＯＳトランジスタＱ２０１〜Ｑ２０４のそれぞれ対応するように設けられた電流源Ｉ２０１，Ｉ２０２，Ｉ２０３，Ｉ２０４、およびＮchＭＯＳトランジスタＱ２０２〜Ｑ２０４と対応する電流源Ｉ２０２〜Ｉ２０４のそれぞれの間に配されたスイッチ素子ＳＷ２０２ａ，ＳＷ２０２ｂ，ＳＷ２０３ａ，ＳＷ２０３ｂ，ＳＷ２０４ａ，ＳＷ２０４ｂを備えたカレントミラー回路により構成されている。
【００６６】
図示した例では、電流入力側にＮchＭＯＳトランジスタＱ２０１および電流源Ｉ２０１が配され、電流出力側にＮchＭＯＳトランジスタＱ２０２〜Ｑ２０４および電流源Ｉ２０２〜Ｉ２０４がスイッチ切替え可能に配されている。つまり、出力側にカレントミラー回路の出力段を３並列した構成としている。ただしこれは、必要なゲインに応じて構成されるもので、特に３並列に限るわけではない。また、ＮchＭＯＳトランジスタでカレントミラー回路を構成しているが、ＰchＭＯＳトランジスタを用いて構成してもよい。
【００６７】
電流信号検出部５から出力された電流信号Ｓ０は、カレントミラー構成の可変利得増幅器２００の入力側であるＮchＭＯＳトランジスタＱ２０２のゲート端子に入力される。カレントミラー回路は単に入力された電流をそのミラー比に応じて出力するだけであるが、そのミラー比を可変にすることで可変利得動作させることができる。ここで、ミラー比を可変にするために設けられたのが、スイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂである。このスイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂを必要なゲインに応じて導通させると、ミラー比を決定することができる。また、電流信号検出部５からの信号電流Ｓ１が“０”になっても、可変利得増幅器２００が動作するように、バイアス電流を流す機構として、電流源Ｉ２０１〜Ｉ２０４を備えている。
【００６８】
この可変利得増幅器２００の後段に設けられた電流電圧変換部２２０は、差動増幅器２２２と、この差動増幅器２２２の反転入力端子（−）と出力端子との間に配された抵抗素子２２４と、差動増幅器２２２の非反転入力端子（＋）と基準電圧（具体的にはＧＮＤ（接地））との間に配された基準電圧源２２６とを備える。基準電圧源２２６は、電流電圧変換部２２０にて電流電圧変換作用を行なう場合の電圧の基準となるものである。
【００６９】
可変利得増幅器２００から出力された電流信号Ｓ１は、電流電圧変換部２２０を構成する差動増幅器２２２の反転入力端子（−）に直接に入力される。また、差動増幅器２２２の反転入力端子（−）には、電流モードのクランプ機能を有する差動増幅器２５２からクランプ電流Ｓcpも直接に入力される。
【００７０】
つまり、この構成によれば、差動増幅器２２２の反転入力端子（−）にて、可変利得増幅器２００からの電流信号Ｓ１と、差動増幅器２５２からのクランプ電流Ｓcpとが合成され、差動増幅器２２２にて直ちに電圧信号Ｓ３に変換される。差動増幅器２２２の反転入力端子（−）にて直接に電流加算しているので、抵抗などを利用した電圧加算器のような特別な回路は必要としないので、部品点数を削減することができる。電流出力型の固体撮像素子３との組合せにマッチした電流型のクランプ回路とすることができる。
【００７１】
クランプ回路２５０は、電流出力型の差動増幅器２５２の反転入力端子（−）と電流電圧変換部２２０の出力との間に、クランプのタイミングを制御するスイッチ素子２５４を備える。スイッチ素子２５４の制御端子にはクランプのタイミングを規定するクランプパルスが入力される。具体的には、固体撮像素子３のＯＰＢ画素位置に応じたパルスが入力されることで、ＯＰＢクランプが実現されることになる。
【００７２】
この構成において、差動増幅器２５２は、スイッチ素子２５４で制御される任意の時間（前例ではＯＰＢのタイミング）において、Ａ／Ｄ変換器２８の入力電圧、つまり電流電圧変換部２２０から出力された電圧信号Ｓ３を監視し、差動増幅器２５２の非反転入力端子（＋）に接続された基準電圧源２９０の電圧との差がなくなるように、電流電圧変換部２２０の入力（本例では差動増幅器２２２の反転入力端子（−））に対して電流モードで帰還をかける。なお、スイッチ素子２５４がオフしている期間に、オン時に監視していた値を保持するために、サンプルホールド回路などを差動増幅器２５２の手前に挿入してもよい。
【００７３】
ここで、このような電流帰還型の電流クランプ部２６によれば、電圧帰還型の場合に必要だった電圧加算器や、ＤＣ成分をカットするための容量素子などが不要になり、単純に信号電流Ｓ１にクランプ電流Ｓcpを加えるだけでクランプができる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【００７４】
また、クランプ電流を注入する回路自体は、たとえばＭＯＳトランジスタの定電流特性を用いることで簡単に形成することができ、システムの複雑化を抑えることができる。特に、図４で例示した電流信号検出部５のような電流型のＣＤＳ回路を構成することで、電流帰還型のクランプ回路を用いることができ、システムの単純化に貢献する。たとえば、ＣＭＯＳトランジスタなどを用いて、固体撮像素子３、電流信号検出部５、および電流クランプ部２６を、一体的に半導体基板上に構成することもできる。
【００７５】
さらに、ＣＤＳ機能を有する電流信号検出部５や可変利得増幅器２００は電流型の信号処理を行なうため、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。
【００７６】
図５は、クランプ回路２５０の具体的な構成例を示す図である。ここで、図５（Ａ）に示す一例は、電流出力型の差動増幅器２５２をＣＭＯＳトランジスタで具体的に構成した場合を示している。電流出力型の差動増幅器２５２は、その主要部である差動増幅器２５２ａとＰchＭＯＳトランジスタ２５２ｂとから構成されている。クランプ回路２５０は、差動増幅器２５２ａとＰchＭＯＳトランジスタ２５２ｂとの間に、差動増幅器２５２ａの出力を受けて、それに応じてＰchＭＯＳトランジスタ２５２ｂのゲート端子を制御するクランプ電圧Ｖcpを発生する制御電圧発生回路２６０を有する。
【００７７】
ＰchＭＯＳトランジスタ２５２ｂのソース端子は電圧源（本例ではＶＤＤ）に接続され、ドレイン端子は電流電圧変換部２２０の入力に接続される。図４に示した電流電圧変換部２２０との対応では、ドレイン端子は差動増幅器２２２の反転入力端子（−）に接続され、ＰchＭＯＳトランジスタ２５２ｂで生成されたクランプ電流Ｓcpが差動増幅器２２２の反転入力端子（−）に入力される構成とする。
【００７８】
ＰchＭＯＳトランジスタ２５２ｂが飽和領域で動作するような電圧を制御電圧発生回路２６０が加えることで、ＰchＭＯＳトランジスタ２５２ｂはゲート−ソース間の電圧に応じた電流を流す電流源として動作する。つまり、ＰchＭＯＳトランジスタ２５２ｂは、制御電圧発生回路２６０から出力されるクランプ電圧Ｖcpをクランプ電流Ｓcpに変換する電圧電流変換部として機能する。これにより、クランプ回路２５０は、電流出力型のクランプ回路としての機能を果たすことができる。
【００７９】
なお、制御電圧発生回路２６０を用いることなく、差動増幅器２５２ａの出力電圧を直接ＰchＭＯＳトランジスタ２５２ｂのゲート端子に加える構成としても、出力信号のＤＣレベルを制御する、つまりクランプ機能を作動させることができる。
【００８０】
また、図５（Ａ）に示す一例では、ＰchＭＯＳトランジスタ２５２ｂのみでクランプ電流Ｓcpを電流電圧変換部２２０の入力に供給する構成としているが、ＰchＭＯＳトランジスタ２５２ｂをＮchＭＯＳトランジスタに置き換えて、電流電圧変換部２２０の入力からクランプ電流ＳcpをＮchＭＯＳトランジスタ側に引き込む構成としてもよい。また、ＰchＭＯＳトランジスタおよびＮchＭＯＳトランジスタの両方を用いて、電流の流れる方向を切り替えて使う構成とすることもできる。
【００８１】
また、図５（Ａ）に示す一例では、ＰchＭＯＳトランジスタ２５２ｂを用いて、制御電圧発生回路２６０から出力されるクランプ電圧Ｖcpをクランプ電流Ｓcpに変換するようにしていたが、これに限らず、差動増幅器２５２ａの出力端子を電流出力型の構成とすることで、制御電圧発生回路２６０やＭＯＳトランジスタなどによる電圧電流変換部を設けることなく、その電流出力型の差動増幅器の出力にて直接にクランプ電流Ｓcpを発生させる構成とすることもできる。
【００８２】
図５（Ｂ）に示す第２例は、ＰchＭＯＳトランジスタ２５２ｂのドレイン端子に３端子スイッチ素子２５８を挿入した構成例を示している。３端子スイッチ素子２５８は、入力端子ａがＰchＭＯＳトランジスタ２５２ｂのドレイン端子と接続され、一方の出力端子ｂが電流電圧変換部２２０の入力部に接続され、他方の出力端子ｃが電流電圧変換部２２０の動作基準点と接続される構成とする。
【００８３】
図４に示した電流電圧変換部２２０との対応では、出力端子ｂは差動増幅器２２２の反転入力端子（−）に接続され、ＰchＭＯＳトランジスタ２５２ｂで生成されたクランプ電流Ｓcpが３端子スイッチ素子２５８を介して差動増幅器２２２の反転入力端子（−）に入力される構成とする。また、出力端子ｃは電流電圧変換部２２０の非反転入力端子（＋）と接続され、その非反転入力端子（＋）に接続された基準電圧源２２６と同じ基準電圧Ｖ２が印加されるようにする。以下、３端子スイッチ素子２５８の役割について説明する。
【００８４】
図３にて電流信号検出部５の具体例を挙げたように、カレントコピアセルを用いて電流モードでＣＤＳ処理をする場合、リセット期間にサンプリングのためにスイッチ素子ＳＷ９２を閉じる必要がある。このとき、可変利得増幅器２００やクランプ回路２５０には信号電流Ｓ１が流れてこないことになるので、電流電圧変換部２２０には、クランプ電流Ｓcpだけが流れ込むことになる。
【００８５】
クランプ電流Ｓcpは信号電流が流れている期間に電流電圧変換部２２０のダイナミックレンジがきちんと確保されるように流れているため、信号電流Ｓ１がなくなってしまうと、クランプ電流Ｓcpのせいで電流電圧変換部２２０が一時的にそのダイナミックレンジをはずしてしまう可能性がある。一般的に差動増幅器を用いて作られているＩ／Ｖ変換回路の場合は、一旦ダイナミックレンジから外れてしまうと動作スピードが極端に遅くなるなど、通常の動作状態に復帰するのに時間がかかる場合がある。
【００８６】
このような問題を避けるために、スイッチ素子ＳＷ９２のオンオフ制御と同じタイミングでスイッチ素子２５８をオンオフ制御する。すなわち、スイッチ素子ＳＷ９２が非導通状態になって信号電流Ｓ１が電流電圧変換部２２０側に流れてこなくなったときに、スイッチ素子２５８を出力端子ｂから切断して電流電圧変換部２２０の入力部とＰchＭＯＳトランジスタ２５２ｂとを切り離す。これにより、電流電圧変換部２２０に入力される撮像信号Ｓ１へのクランプ電流Ｓcpの帰還を停止することで、電流電圧変換部２２０へのクランプ電流Ｓcpの流入を防ぎ、ダイナミックレンジをはずしてしまうことを防ぐようにする。
【００８７】
また、単純にスイッチ素子２５８を切断してしまうと、ＰchＭＯＳトランジスタ２５２ｂからのクランプ電流Ｓcpが流れ込む先を失い、クランプ電流Ｓcpの電流値が“０”になってしまう。すると次にスイッチ素子２５８を出力端子ｂ側に接続してクランプ電流Ｓcpを流し始めたときに、所望の電流値に落ち着くまでに時間がかかってしまうため、規定の時間内に信号を忠実に再現できなくなってしまう虞れがある。
【００８８】
そこで、スイッチ素子２５８を単純にオンオフ制御するのではなく、図５（Ｂ）に示すように、スイッチ素子ＳＷ９２を非導通状態にするときにはスイッチ素子２５８を出力端子ｂから出力端子ｃ側に切り替え、電流電圧変換部２２０の非反転入力端子（＋）側に接続することで、この非反転入力端子（＋）の接続されている基準電圧源２２６につなぎ変える。つまり、スイッチ素子ＳＷ９２を非導通状態にするリセット期間には、撮像信号へのクランプ電流Ｓcpの帰還を停止させるとともに、この帰還を停止させたクランプ電流Ｓcpを、電流電圧変換部２２０の動作基準点を設定するための基準電圧源２２６に向けて還流させる。
【００８９】
こうすることで、クランプ電流Ｓcpを流し込むＰchＭＯＳトランジスタ２５２ｂから見れば、クランプ電流Ｓcpを電流電圧変換部２２０に流し込んでいるときも、遮断（カット）しているときも、見かけ上何も変わらないように見えるため、常に制御電圧発生回路２６０によって制御された電流を流し続けることができ、クランプ電流Ｓcpの安定性を保つことができる。つまり、常にクランプ電流Ｓcpの安定性を保ち、次に再びクランプ電流Ｓcpを撮像信号Ｓ１に流し込むときにすぐに所望の電流が得られるようになる。
【００９０】
以上説明したように、上記実施形態の構成によれば、電流帰還型のクランプ回路を用いるようにしたので、電圧帰還型の場合に必要だった電圧加算器やＤＣ成分カットするための容量素子などが不要になり、単純に信号電流にクランプ電流を帰還するだけでＤＣクランプが可能となる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【００９１】
加えて、図５にて具体的構成例を示したように、クランプ電流を注入する回路自体は、ＭＯＳトランジスタの定電流特性を用いることで簡単に形成することができ、システムの複雑化を抑えることができる。さらに、電流型の信号処理を行なう構成のＣＤＳ回路やＰＧＡ回路と組合せることで、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという効果を享受することもできる。
【００９２】
図６は、クランプ回路、特に制御電圧発生回路をより具体的に示した構成例を示す図である。ここで、図６（Ａ）は、その構成を示すブロック図であり、図６（Ｂ）は、このクランプ回路にて使用されるパルス信号のタイミングチャートである。このクランプ回路３００の構成は、信号処理系統用のＡ／Ｄ変換器２８とは独立に設けられた専用のＡ／Ｄ変換部を含むデジタル回路の演算処理部を備え、デジタル回路の処理結果（デジタル値）をＤ／Ａ変換器を用いてアナログ電圧信号に戻し、ＰchＭＯＳトランジスタ２５２ｂの入力電圧として供給することで、ＰchＭＯＳトランジスタ２５２ｂにてクランプ電流Ｓcpを発生させる構成とした点に特徴を有する。また、このクランプ回路３００は、応答速度が比較的高速のスタートアップモード動作部と、応答速度が比較的低速のノーマルモード動作部の何れか一方で動作可能に構成されている。
【００９３】
図６（Ａ）に示すように、クランプ回路３００は、先に示したクランプ回路２５０における差動増幅器２５２ａに相当する比較器（コンパレータ）３０２と、比較パルスＣＰの数をカウントするアップダウンカウンタ３０４と、アップダウンカウンタ３０４のカウント値ＣＮＴが所定条件に合致するか否かを判定する判定回路３０６とを備える。アップダウンカウンタ３０４のリセット端子ＲＳＴには、インバータ３０８で垂直同期信号ＶＳを反転させた反転垂直同期信号ＮＶＳが入力され、この反転垂直同期信号ＮＶＳごとにカウント値CNT1がリセットされるようになっている。
【００９４】
また、クランプ回路３００は、アップダウンカウント機能を有するレジスタカウンタ３１０と、レジスタカウンタ３１０のカウント値CNT2を直接にアナログ電圧Ｖcpに変換するＤ／Ａ変換器３１２と、Ｄ／Ａ変換器３１２から出力されたアナログ電圧を電流信号に変換する電圧電流変換器（Ｖ／Ｉ変換器）３１４とを備える。電圧電流変換器３１４から出力される電流信号（クランプ電流Ｓcp）は、電流電圧変換部２２０の入力部へ供給される。
【００９５】
レジスタカウンタ３１０から電流電圧変換部２２０までの制御系統は、カウント値CNT2をアップすればＯＰＢレベルが上昇し、逆にカウント値CNT2がダウンすればＯＰＢレベルを低下させるような極性とする。電圧電流変換器３１４としては、先に述べたクランプ回路２５０におけるＰchＭＯＳトランジスタ２５２ｂを用いればよい。この場合、Ｄ／Ａ変換器３１２の出力をＰchＭＯＳトランジスタ２５２ｂのゲート端子に接続する。前記のような制御極性となるように、必要に応じて反転増幅器を設けるなどすればよい。
【００９６】
レジスタカウンタ３１０は、クランプ回路３００の動作モードに応じて、カウントする対象が異なるようになっている。この仕組みのために、クランプ回路３００は、モード切替判定回路３２０と、このモード切替判定回路３２０の制御の元でレジスタカウンタ３１０のクロック端子ＣＫに入力されるパルスを垂直同期信号ＶＳおよび比較パルスＣＰの何れか一方に切り替える第１スイッチ３２２と、同じくレジスタカウンタ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される信号を比較器３０２の出力および判定回路３０６の何れか一方に切り替える第２スイッチ３２４とを備える。
【００９７】
アップダウンカウンタ３０４とレジスタカウンタ３１０とは、カウント対象が異なるものの、基本的な動作はアップダウンカウント機能を備える点で同じである。ただし、レジスタカウンタ３１０のカウント値CNT2は、直接後段のＤ／Ａ変換器３１２のレジスタ値を担うことになるので、レジスタカウンタ３１０には、収束させたいＯＰＢレベルに応じた初期値Ｄ１がセットされる。
【００９８】
そして、電流電圧変換部２２０から得られる撮像信号Ｓ３をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換器２８とは独立に、信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部として、比較器３０２や、アップダウンカウンタ３０４あるいはレジスタカウンタ３１０が設けられている。
【００９９】
たとえば、スタートアップモード時には、比較器３０２とレジスタカウンタ３１０により、事実上のサンプリング周波数が比較パルスＣＰの周波数となる実質的に１ビットのＡ／Ｄ変換部が構成される。またノーマルモード時には、比較器３０２とアップダウンカウンタ３０４により、実質的に１ビットのＡ／Ｄ変換部が構成される。また、判定回路３０６やレジスタカウンタ３１０は、直流レベル比較用のＡ／Ｄ変換部として機能する比較器３０２やアップダウンカウンタ３０４もしくは当該レジスタカウンタ３１０により得られたデジタルデータに基づいて、直流レベルと基準値との差に応じた制御電圧信号をデジタル信号処理により求めるデジタル演算処理部として機能する。
【０１００】
クランプ回路３００にて使用される動作制御用の垂直同期信号ＶＳおよび比較パルスＣＰは図示しない図示しないタイミングジェネレータから発せられる。ここで、図６（Ｂ）に示すように、垂直同期信号ＶＳは、１フィールド（または１フレーム）の最初に送出されるパルスである。また比較パルスＣＰは、感光部１０の各水平走査ライン（１Ｈ）の最初に送出される水平同期信号ＨＳに連動して、水平走査方向の先頭側におけるＯＰＢ画素位置で送出されるパルスである。この比較パルスＣＰは、固体撮像素子３の水平走査方向の先頭側に用意されたＯＰＢ画素の任意の１列の出力信号と基準電圧を比較パルスＣＰのタイミングで比較するためのものである。なお、垂直走査方向の先頭側におけるＯＰＢ画素位置では、この比較パルスＣＰが送出されないようにする。
【０１０１】
比較器３０２の一方の入力端子には基準電圧発生回路３０３から基準電圧Ｖ３が入力される。基準電圧発生回路３０３は、固定の基準電圧ではなく、比較パルスＣＰごとに略一定幅でスイングさせた（高電圧側と低電圧側とを交互に切り替えた）基準電圧Ｖ３を発生する。基準電圧Ｖ３はＯＰＢレベルを収束させたい電圧であり、その中央値Ｖ３０とスイング幅ΔＶ３は、電流クランプ部２６の後段の信号処理に合わせて決まる。
【０１０２】
比較器３０２は、この基準電圧Ｖ３と電流電圧変換部２２０から出力される電圧信号Ｓ３との大小を比較し結果をデジタル値で出力する。具体的には、“基準電圧Ｖ３＞電圧信号Ｓ３”であれば“Ｈ；ハイ”を出力し、それ以外は“Ｌ：ロー”を出力する。この比較結果は、スタートアップ時にはレジスタカウンタ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力され、ノーマルモード時にはアップダウンカウンタ３０４のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される。
【０１０３】
アップダウンカウンタ３０４および判定回路３０６は、ノーマルモード時にのみ動作する部分である。アップダウンカウンタ３０４は、このアップ／ダウン切替端子（Ｕ／Ｄ）が“Ｈ”すなわち“基準電圧Ｖ３＞電圧信号Ｓ３”のときに比較パルスＣＰがクロック端子ＣＫに入力されるとカウント値CNT1を“＋１”する。逆に、アップ／ダウン切替端子（Ｕ／Ｄ）が“Ｌ”すなわち“基準電圧Ｖ３≦電圧信号Ｓ３”のときに比較パルスＣＰがクロック端子ＣＫに入力されるとカウント値CNT1を“−１”する。
【０１０４】
ここで図６（Ｂ）に示すように、比較パルスＣＰは、ＯＰＢ画素位置で送出されるものなので、結果として、比較器３０２とアップダウンカウンタ３０４とにより、水平走査方向のＯＰＢ画素の所定列の出力信号Ｓ３と基準電圧Ｖ３を比較パルスＣＰのタイミングで比較し、その比較結果をアップダウンカウンタ３０４のカウント値CNT1に反映させることになる。
【０１０５】
アップダウンカウンタ３０４のカウント値CNT1は、判定回路３０６の一方の入力端子に入力される。判定回路３０６は、具体的にはデジタルコンパレータとして構成されており、判定基準としてＤ０（デジタル値）が他方の入力端子に入力されている。
【０１０６】
判定回路３０６は、アップダウンカウンタ３０４のカウント値CNT1が正の判定基準値“Ｄ０”を上回ったら、次の垂直同期信号ＶＳでレジスタカウンタ３１０のカウント値CNT2を“−１”する信号を出力する。逆に、負の判定基準値“−Ｄ０”を下回ったら、レジスタカウンタ３１０のカウント値CNT2を“＋１”する信号を出力する。判定回路３０６の出力は、レジスタカウンタ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される。
【０１０７】
比較器３０２の比較出力を使用するのがスタートアップモード時にはレジスタカウンタ３１０、ノーマルモード時にはアップダウンカウンタ３０４である点で異なるものの、その比較出力に基づくカウント動作は、スタートアップモードとノーマルモードともに、水平同期信号ＨＳ後の比較パルスＣＰで行なう。つまり、実質的には、基準電圧Ｖ３とＯＰＢレベルとの比較動作は水平同期信号ＨＳ後の比較パルスＣＰのみで行なわれる。
【０１０８】
よって、この比較パルスＣＰがアクティブ以外の時間帯は比較器３０２や基準電圧発生回路３０３は動作不要である。むしろ動作させておくと、比較器３０２や基準電圧発生回路３０３にはＤＣ電流が流れ、消費電流の無駄になるので、比較パルスＣＰがアクティブのタイミングだけイネーブル（Enable）であればよい。そこで、本実施形態では、オンオフ制御部３０９により、水平同期信号ＨＳで立ち上がり比較パルスＣＰで立ち下がる制御信号を作り、この制御信号で比較器３０２や基準電圧発生回路３０３にイネーブル（Enable）をかけることで、サンプリング期間以外はスタンバイ状態に切り替えるように構成している。オンオフ制御部３０９の具体的な回路は図示を省略する。スタンバイ状態とは、サンプリング期間のイネーブル（Enable）状態よりも回路に流れる電源電流が少なくなる状態である。これにより、消費電流を削減することができる。
【０１０９】
上記構成のクランプ回路３００は、スタートアップモードおよびノーマルモードの何れにおいても、電流電圧変換部２２０の出力する電圧信号Ｓ３のＯＰＢ画素出力レベルが基準電圧Ｖ３より大きいとき比較器３０２の出力が“Ｌ”になるように接続され、レジスタカウンタ３１０のカウント値CNT2を“１”小さくし、Ｄ／Ａ変換器３１２のアナログ出力であるクランプ制御電圧Ｖcpを“１ＬＳＢ”分小さくするように作用する。この結果、電流電圧変換部２２０のＯＰＢ画素出力レベル（ＯＰＢレベル）も小さくなり基準電圧Ｖ３との差が減少するように、全体が負帰還制御システムを形成する。
【０１１０】
比較パルスＣＰと垂直同期信号ＶＳとは、図６（Ｂ）から分かるように、比較パルスＣＰの方が高周波数である。よって、電圧電流変換器３１４のレジスタ値を設定するレジスタカウンタ３１０のクロック入力端子ＣＫに比較パルスＣＰが入力されているときには、全体の制御系は比較的高速に動作する。クランプ回路３００は、この動作状態をスタートアップモードとする。一方、クロック入力端子ＣＫに垂直同期信号ＶＳが入力されているときには、全体の制御系は比較的低速に動作する。クランプ回路３００は、この状態をノーマルモードとする。
【０１１１】
ところで、ＯＰＢ画素出力と基準電圧Ｖ３との差が電圧電流変換器３１４の“１ＬＳＢ”の変動による出力の変化より小さくなると、比較ごとに電圧電流変換器３１４の出力電圧を上げ下げするような状態になる。この状態は、上記のデジタル制御の観点からいえば安定点ということができるが、この電圧変動が画像ムラに現れると安定点とはいえず、むしろ発振状態と捉えるの方が適切である。一方、この状態は、ＯＰＢ画素出力と基準電圧Ｖ３が十分近いことを示している。
【０１１２】
そこで、実際の制御に際しては、ＯＰＢ画素出力が基準電圧Ｖ３から大きく離れているときに基準電圧Ｖ３に近づける動作状態をスタートアップモード（モード出力Ｌ）とし、比較パルスＣＰに基づいてレジスタカウンタ３１０をカウント動作させることで比較的高速に動作させる。そして、スタートアップモードで動作させたときにＯＰＢ画素出力と基準電圧Ｖ３とが十分近い状態となったことをモード切替判定回路３２０が検知したら低速動作のノーマルモード（モード出力Ｈ）に移行させる。そして、ノーマルモード時には、上記発振状態が生じないよう、スタートアップモード時よりも低速且つ低感度で動作させることとする。
【０１１３】
モード切替判定回路３２０は、Ｄ／Ａ変換器３１２の出力電圧の上げ状態から下げ状態への変化を監視することでＯＰＢ画素出力が基準電圧Ｖ３に近づいたか否かを判断する。たとえば、スタートアップモードでは収束させたい目標クランプレベルと実際のＯＰＢレベルをアナログコンパレータである比較器３０２で比較するが、Ｄ／Ａ変換器３１２による１ステップ分のＯＰＢレベルの変動幅が目標クランプレベルとＯＰＢレベルより大きい場合には、Ｄ／Ａ変換器３１２の出力電圧を上下させると発振状態になる虞れがある。また、発振状態にならないまでも、デジタルによる離散的な制御となるので収束範囲内に入っても、目標クランプレベルを中心としてＯＰＢレベルの上下動作を繰り返す。
【０１１４】
そこで、モード切替判定回路３２０は、目標クランプレベルと実際のＯＰＢレベルとが十分近いと判定されるときに限らず、ＯＰＢレベルの上下動作（発振状態によるものも含む）を検知したときにも、ノーマルモードへの移行条件に合致するものと判定する。このモード切替えの判断方法としては、Ｄ／Ａ変換器３１２の出力電圧の上げ状態から下げ状態への変化（あるいはその逆の変化）をレジスタカウンタ３１０のカウント値CNT2の変化を監視して、１回の変化でモード切替条件に合致したと判断することも可能である。また、数回の上げ下げをカウントしたことを条件にモード切替条件に合致したと判断することも可能である。
【０１１５】
図７は、クランプ回路３００におけるスタートアップモードの制御動作を示すフローチャートである。このスタートアップモードは、クランプパルスとしての比較パルスＣＰ期間中に収束させたい目標レベルと実際のＯＰＢレベルとをアナログコンパレータである比較器３０２で比較し、検出したＯＰＢレベルが低い場合はレジスタカウンタ３１０のカウンタ値CNT2を１つ上げる、逆に高い場合は１つ下げるという処理をする。レジスタカウンタ３１０はＤ／Ａ変換器３１２と接続されているので、カウンタ値CNT2がアナログ値に変換されて電流加算部２８０にて信号ラインに加算されることによりＯＰＢレベルが上下する。このように比較の都度、ＯＰＢレベルを収束させたい目標レベルに近づけることで高速の引き込みを可能する。以下具体的に説明する。
【０１１６】
クランプ回路３００は、先ず“スタートアップモードの初期化”を行なう（Ｓ１００）。たとえば、モード切替判定回路３２０はモード出力を“Ｌ”にセットする。またクランプ回路３００は、レジスタカウンタ３１０に初期値Ｄ１をセットする。これを受けて、電圧電流変換器３１４から初期値Ｄ１に応じた電圧が出力され、これを受けた電圧電流変換器３１４が初期のクランプ電流Ｓcpを電流電圧変換部２２０の入力部に供給する。
【０１１７】
次に、クランプ回路３００は、電流電圧変換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較し、この比較結果を、Ｄ／Ａ変換器３１２のレジスタ値を担うレジスタカウンタ３１０に入力する。結果の取り込みはＯＰＢ画素を出力しているタイミングで立ち上がる比較パルスＣＰで行なうことによりＯＰＢ画素と基準電圧Ｖ３の比較結果として反映する。
【０１１８】
具体的には、先ず、比較器３０２とレジスタカウンタ３１０とにより、電流電圧変換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較パルスＣＰに基づいて比較する（Ｓ１０２）。ＯＰＢレベルが基準電圧Ｖ３よりも大きければ、レジスタカウンタ３１０は、レジスタカウンタ値CNT2を“−１”する（Ｓ１０２−ＹＥＳ，Ｓ１１０）。これを受けて、Ｄ／Ａ変換器３１２は、その出力電圧を低下させる（Ｓ１１２）。これにより、ＯＰＢレベルが低下する（Ｓ１１４）。この後、ステップＳ１０２に戻り、次の水平走査について上記処理（Ｓ１０２〜Ｓ１１４）を繰り返す。つまり、ＯＰＢレベルが基準電圧Ｖ３以下となるまで、水平走査のＯＰＢ画素ごとに上記処理を繰り返すことでＯＰＢレベルを基準電圧Ｖ３まで低下させる。
【０１１９】
逆に、ＯＰＢレベルが基準電圧Ｖ３以下のとき（小さいか等しいとき）は、レジスタカウンタ３１０はレジスタカウンタ値CNT2を“＋１”する（Ｓ１０２−ＮＯ，Ｓ１２０）。これを受けて、Ｄ／Ａ変換器３１２は、その出力電圧を上昇させる（Ｓ１２２）。これにより、ＯＰＢレベルが低上昇する（Ｓ１２４）。この後、ステップＳ１０２に戻り、次の水平走査について上記処理（Ｓ１０２〜Ｓ１２４）を繰り返す。つまり、ＯＰＢレベルが基準電圧Ｖ３以上となるまで、水平走査のＯＰＢ画素ごとに上記処理を繰り返すことでＯＰＢレベルを基準電圧Ｖ３まで上昇させる。
【０１２０】
この過程で、モード切替判定回路３２０は、レジスタカウンタ３１０のカウント値CNT2を監視し、カウント値CNT2のアップからダウンへの変化、あるいはダウンからアップへの変化の回数をカウントする（Ｓ１３０）。そして、このカウント数が予め定めてあるノーマルモードへの切替条件を満足するか否かを判定する（Ｓ１３２）。切替条件を満足するときには、モード切替判定回路３２０は、モード出力を“Ｌ”から“Ｈ”に切り替えることで、クランプ回路３００をノーマルモードに移行させる（Ｓ１３４）。
【０１２１】
ステップＳ１２２，Ｓ１３２によるＯＰＢレベル制御電圧の切替えは比較パルスＣＰごとになされるので、比較的高速の制御動作となる。つまり、スタートアップモード時には、ＯＰＢクランプレベルを設定値に急速に収束させるモードとして動作させることができる。
【０１２２】
なお、ノーマルモードに移行した後、何らかの原因でクランプ動作が不安定になりＯＰＢレベルが所定範囲外になったときには、モード切替判定回路３２０は、モード出力を“Ｈ”から“Ｌ”に切り替えることで、クランプ回路３００をスタートアップモードに移行させる（Ｓ１４０）。これにより、上記の高速な引き込み動作を再起動することができる。
【０１２３】
図８は、クランプ回路３００におけるノーマルモードの制御動作を説明する図である。ここで、図８（Ａ）は制御手順を示すフローチャートであり、図８（Ｂ）は、基準電圧発生回路３０３が発生する基準電圧Ｖ３の一例を示す図である。
【０１２４】
スタートアップモードからノーマルモードに移行すると、クランプ回路３００は、先ずアップダウンカウンタ３０４のカウント値CNT1を初期化する（Ｓ２００）。また、このノーマルモードでは、比較器３０２の比較出力を、垂直同期信号ＶＳで毎回クリアされるレジスタカウンタ３１０側に切り替え入力する。
【０１２５】
そして、１フレーム中、ＯＰＢ画素出力のレベルが基準電圧Ｖ３より大きければ“＋１”、小さければ“−１”を繰り返し、カウンタ値CNT1が正の基準値“Ｄ０”を上回ったら、判定回路３０６が次の垂直同期信号ＶＳでレジスタカウンタ３１０のカウント値CNT2を“−１”する信号を送る。逆に、負の基準値“−Ｄ０”を下回ったら、カウント値CNT2“＋１”する信号を送る。
【０１２６】
具体的には、先ず、比較器３０２とアップダウンカウンタ３０４とにより、電流電圧変換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較パルスＣＰに基づいて比較する（Ｓ２０２）。ＯＰＢレベルが基準電圧Ｖ３よりも大きければ、アップダウンカウンタ３０４は、カウンタ値CNT1を“＋１”する（Ｓ２０４）。逆に、ＯＰＢレベルが基準電圧Ｖ３以下のとき（小さいか等しいとき）は、アップダウンカウンタ３０４はカウンタ値CNT1を“−１”する（Ｓ２０６）。判定回路３０６は、カウント値CNT1と判定基準Ｄ０とを比較し、その結果をレジスタカウンタ３１０に入力する。レジスタカウンタ３１０のクロック端子ＣＫには垂直同期信号ＶＳが入力されており、レジスタカウンタ３１０は、判定回路３０６の判定結果を垂直同期信号ＶＳごとにチェックする（Ｓ２１０）。
【０１２７】
ここで図８（Ｂ）に示すように、基準電圧発生回路３０３は、ノーマルモード時の基準電圧Ｖ３を比較パルスＣＰごとに変動幅ΔＶ３だけ上下に変動させている。これに応じて、たとえば、アップダウンカウンタ３０４のカウント値CNT1が“±６４”を超えたところでレジスタカウンタ３１０を動作させるように判定回路３０６に、判定基準値Ｄ０として“６４”をセットする。ＯＰＢ画素出力が基準電圧Ｖ３の大きいレベル“Ｖ３＋”より大きい場合、アップダウンカウンタ３０４は比較パルスＣＰの都度に“＋１”を繰り返し６４回目の比較で“＋６４”に達する（Ｓ２０２，Ｓ２０４，Ｓ２１０）。
【０１２８】
そして、カウンタ値CNT1が正の基準値“Ｄ０”（前例では６４）を上回っていると判定回路３０６の判定結果が示しているときには、レジスタカウンタ３１０は、次の垂直同期信号ＶＳと同時にカウント値CNT2を“−１”する（Ｓ２２０）。これを受けて、Ｄ／Ａ変換器３１２は、その出力電圧を低下させる（Ｓ２２２）。これにより、ＯＰＢレベルが低下する（Ｓ２２４）。この後、ステップＳ２００に戻り、次のフレームについて上記処理（Ｓ２００〜Ｓ２２４）を繰り返す。つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央値Ｖ３０に近づくまで、上記処理を繰り返す。
【０１２９】
逆に、ＯＰＢ画素出力が基準電圧Ｖ３の小さいレベル“Ｖ３−”より大きい場合、アップダウンカウンタ３０４は比較パルスＣＰの都度に“−１”を繰り返し６４回目の比較で“−６４”に達する（Ｓ２０２，Ｓ２０６，Ｓ２１０）。そして、カウンタ値CNT1が負の基準値“−Ｄ０”（前例では−６４）を下回っていると判定回路３０６の判定結果が示しているときには、レジスタカウンタ３１０は、次の垂直同期信号ＶＳと同時にカウント値CNT2を“＋１”する（Ｓ２３０）。これを受けて、Ｄ／Ａ変換器３１２は、その出力電圧を上昇させる（Ｓ２３２）。これにより、ＯＰＢレベルが上昇する（Ｓ２３４）。この後、ステップＳ２００に戻り、次のフレームについて上記処理（Ｓ２００〜Ｓ２３４）を繰り返す。つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央値Ｖ３０に近づくまで、上記処理を繰り返す。
【０１３０】
このように、ノーマルモード時には、クランプパルス期間中、収束させたい目標クランプレベルに対応する基準電圧Ｖ３と実際のＯＰＢレベルとを比較器３０２により比較し、その結果（大小）をアップダウンカウンタ３０４でカウントする。そして、収束させたいレベルに対して、大ならば“＋１”、小ならば“−１”のようにアップダウンカウンタ３０４を駆動しカウント値CNT1を保持する。そして、アップダウンカウンタ３０４にて、カウント値CNT1を監視し、このカウント値CNT1が事前に設定したレベル（前例の判定基準値±Ｄ０）を超えた時点で初めてクランプレベル変更の信号をレジスタカウンタ３１０に送出する。
【０１３１】
このように、比較結果を直接Ｄ／Ａ変換器３１２の出力に反映させないようにすることによって、コンパレータのエラーやノイズに対する安定性を持たせることができる。加えて、クランプレベル変更の必要が生じた後の垂直走査のスタートパルスである垂直同期信号ＶＳの直後にクランプレベルを変更することで、１枚の画像を安定させ画像途中のノイズ発生を防ぐこともできる。
【０１３２】
一方、ＯＰＢ画素出力が基準電圧Ｖ３の大きいレベル“Ｖ３＋”と小さいレベル“Ｖ３−”の間にあるときは、比較パルスＣＰに基づく比較ごとにアップダウンカウンタ３０４は、そのカウント値CNT1に対する“＋１”と“−１”を繰り返すことになる。この結果、アップダウンカウンタは“±６４”に達することができずクランプレベルは固定されたままとなる。このように、基準電圧Ｖ３の変動幅ΔＶ３は、クランプ回路３００の不感帯として作用する。
【０１３３】
クランプレベルは、レジスタカウンタ３１０のカウント値CNT2をＤ／Ａ変換器３１２でアナログ値に直したものに対応するもので離散的な値をとる。Ｄ／Ａ変換器３１２の１ＬＳＢ分に応じたクランプレベル変動分より基準電圧Ｖ３の変動幅ΔＶ３を大きくとることで、ＯＰＢ画素出力を不感帯に落とし込むことができる。
【０１３４】
つまり、このノーマルモードでは、スタートアップモードよりも低感度でＯＰＢクランプ動作をさせることができる。またこのことにより、ノイズに対する安定性を確保することができる。ただし現実には、ＯＰＢ画素出力にノイズが混入するため平均的には不感帯に落ち込んでいても、瞬間的には変動幅を超えることがある。ノイズが大きい場合、確率的に先の例でいえば６４回カウントアップあるいはカウントダウンすることもありえる。この変動は、次のフレームで戻る確率が高く、これを繰り返すと面フリッカとなる。この場合は、基準電圧Ｖ３の変動幅ΔＶ３を調整することにより、ＯＰＢクランプの感度を設定することができる。
【０１３５】
また、ノーマルモードではレジスタカウンタ３１０の変化を垂直同期信号ＶＳに同期して行なう。つまり事実上のサンプリング周波数が垂直同期信号ＶＳの周波数となる。これは１枚の画像の先頭部分でクランプレベルを変化させることを意味する。これにより、画像途中にクランプノイズが混入することを防ぐことができるという効果が得られる。また、ステップＳ２２２，Ｓ２３２によるＯＰＢレベル制御電圧の切替えは垂直同期信号ＶＳごとになされるので、比較的ゆっくりとした制御動作となる。この点では、ＯＰＢクランプ制御を安定的に動作させる上で効果が高い。つまり、ノーマルモードでは、ＯＰＢレベルが基準値にほぼ収束したところで、クランプレベルの変動に対し感度の低い状態で動作させることができる。
【０１３６】
なお、ノーマルモードに移行した後、何らかの原因でクランプ動作が不安定になりＯＰＢレベルが所定範囲外になったときには（Ｓ２０２）、モード切替判定回路３２０は、モード出力を“Ｈ”から“Ｌ”に切り替えることで、クランプ回路３００をスタートアップモードに移行させる（Ｓ２４０）。これにより、スタートアップモードによる高速な引き込み動作を再起動することができる。
【０１３７】
以上のように、デジタル回路による演算処理部は、固体撮像素子３が出力する光学的黒レベル（ＯＰＢ）をある一定の設定値に固定させるために必要なＤＣシフト量、つまり固体撮像素子３におけるＯＰＢクランプレベルをデジタル値で保持することにより、アナログ値で保持するときのような、外付け容量を必要としない。このため、部品点数の削減や実装面積の縮小しつつ、画面内での黒レベル変動を抑えるＯＰＢクランプ機能をデジタル処理にて実現することができる。
【０１３８】
また、クランプレベルをデジタル化する回路（Ａ／Ｄ変換器）を信号系統とは独立に設けることで、低分解能のＡ／Ｄ変換器を利用することができる。たとえば、ＯＰＢレベルのデジタル化を比較器３０２つまり１ビットでデジタル化するアナログコンパレータを利用することができ、多ビットのＡ／Ｄ変換器を使う場合に比べ、サンプリング周波数を低くすることデジタルノイズの問題を緩和し回路規模を小さくすることができる。よって、クランプ回路３００を固体撮像素子３と同一の半導体基板上に集積することにより、高集積化が可能なクランプシステムを有する固体撮像装置を提供することができる。
【０１３９】
また、ＯＰＢレベルの変動に対する動作速度や感度の違う複数の動作モードを設けることで、高速の引き込みとノイズに対する安定性という相反する特性を持たせることができる。たとえば、高速且つ通常感度のスタートアップモードと低速且つ不感帯付きのノーマルモードとを切替使用可能に構成すれば、クランプレベルを素早く収束させるためのスタートアップモードにて収束させた後、ＯＰＢレベルの変動に対する感度の低いノーマルモード（通常動作モード）へ移行させることで、高速の引き込みとノイズに対する安定性を併せ持つことができる。
【０１４０】
これにより、スタンバイ解除時や、ＰＧＡのゲイン変更などによる急激なオフセット量の変動に伴なう大幅なクランプレベルの変動に対し急速にクランプレベルを収束させることができ、また安定状態においては感度を抑えることによりノイズによるクランプレベルの変動を抑えることができる。
【０１４１】
図９は、デジタル回路の演算処理部を含むクランプ回路を備えた撮像装置の他の実施形態を説明する図である。ここで図９（Ａ）は、その概略構成図であり、図９（Ｂ）は制御用パルスのタイミングチャートである。
【０１４２】
本実施形態の撮像装置１は、電流クランプ部２６が、ビット分解能（Ａ／Ｄ変換精度やＤ／Ａ変換精度）の異なる複数系統のクランプ回路を有する点に特徴を有する。電流加算部２８０と高分解能クランプ回路４００との間には、高分解能クランプ回路４００からのクランプ電流Ｓcp２をオンオフするスイッチ素子２８２が設けられている。低分解能クランプ回路（Coarse Clamp）３０１は、Ｄ／Ａ変換における１ビット当たりの電圧ステップ（ビット分解能）が比較的劣るクランプ回路である。一方、高分解能クランプ回路（Fine Clamp）４００は、Ｄ／Ａ変換における１ビット当たりの電圧ステップ（ビット分解能）が低分解能クランプ回路３０１よりもきめ細かいクランプ回路である。
【０１４３】
各クランプ回路の基本構成は、たとえば、先の実施形態で説明したクランプ回路３００と同様の構成のものでよい。この場合、低分解能クランプ回路３０１は、スタートアップモードのみのものであってもよい。高分解能クランプ回路４００は、スタートアップモードおよびノーマルモードの両構成を備えたものであるのがよい。
【０１４４】
低分解能クランプ回路３０１用の比較パルスとしては、図９（Ｂ）に示す比較パルスＣＰ（Φ１）を、高分解能クランプ回路４００用の比較パルスとしては、図９（Ｂ）に示す比較パルスＣＰ（Φ２）を使用する。ここで、比較パルスＣＰ（Φ１）は、固体撮像素子３の垂直走査の先頭側に設けられたＯＰＢ画素エリア（ＯＰＢエリアΦ１）の１ラインもしくは数ライン分の水平走査期間に、数１０〜数１００程度（感光部１０の有効撮像エリアについて）のパルスを連続的に発するものである。
【０１４５】
一方、比較パルスＣＰ（Φ２）は、先の実施形態にて使用した比較パルスＣＰと同じであって、水平走査方向の先頭側におけるＯＰＢ画素エリア（ＯＰＢエリアΦ２）で送出されるパルスである。垂直走査方向の先頭側におけるＯＰＢ画素エリア（ＯＰＢエリアΦ１）では、比較パルスＣＰ（Φ２）が送出されないようにする。
【０１４６】
たとえば、クランプにより補償したい電圧動作範囲が３Ｖと大きく、デジタルの１階調あたりの電圧ステップを４ｍＶ（＝０．００４Ｖ）以下に抑えたいという要求があった場合、３Ｖ／０．００４Ｖ＝７５０階調となり、従来であれば、１０ビット以上が必要となる。
【０１４７】
本実施形態では、１０ビット未満のものをＡ／Ｄ変換やＤ／Ａ変換に使用しつつ、最終的な精度は１０ビット以上を確保することに特徴を有する。このため、先ず、５ビット／１００ｍＶステップの低分解能クランプ回路３０１により、収束させたい値に対し、たとえば最大±１００ｍＶの誤差でＯＰＢレベルを収束させる。次に、８ビット／１ｍＶステップの高分解能クランプ回路４００により、低分解能クランプ回路３０１で発生した誤差分±１００ｍＶを補償する。
【０１４８】
低分解能クランプ回路３０１による５ビット／１００ｍＶステップは、３．２Ｖ分の制御範囲を持つ。低分解能クランプ回路３０１の誤差分である１００ｍＶを高分解能クランプ回路４００による１ｍＶステップで制御する構成とすれば、電流クランプ部２６の全体としては、３Ｖ／３２００階調分以上のビット分解能を確保でき、実質的に、１１ビット分以上の精度を持つ階調制御が可能となる。高分解能クランプ回路４００は１ｍＶステップのため、２５６ｍＶの制御範囲を持っているので、低分解能クランプ回路３０１は理想的には±５０ｍＶで収束できるところ、本実施形態では±１００ｍＶで制御するので問題ない。
【０１４９】
このように、ビット分解能の異なる複数のクランプ回路を組み合わせて使用すれば、各々のクランプ回路のビット分解能として最終的に必要となるビット分解能よりも低分解能のものを使用することができ、結果として精度を気にしなくてよい回路構成を採ることができ、全体のクランプ回路を小さく簡易に作ることができる。上記例の場合、１０ビットのＡ／Ｄ変換器やＤ／Ａ変換器といった大規模な回路面積を要する回路を用いることなく、要求された高精度、広ダイナミックレンジ（３Ｖ／０．００４Ｖ＝７５０階調）のデジタル保持式クランプ回路を実現できることになる。
【０１５０】
これらビット分解能の異なる２つのクランプ回路３０１，４００を使用して、それぞれの持つビット分解能よりも高精度のビット分解能を持つクランプ機能を実現するには、以下のような制御手法を採る。先ず、図９（Ｂ）に示すように、固体撮像素子３の垂直走査の先頭側に設けられたＯＰＢ画素エリア（ＯＰＢエリアΦ１）の１ラインもしくは数ライン分の水平走査期間には、スイッチ素子２８２をオフすることで、高分解能クランプ回路４００側からのクランプ制御を一時的に停止させる。そして、この水平走査期間内に連続的に発せられる数１０〜数１００程度のパルスを有する比較パルスＣＰ（Φ１）により低分解能クランプ回路３０１を駆動することで、低分解能クランプ回路３０１によるクランプ制御を、目標値±１００ｍＶ（誤差分）内に収束させる。
【０１５１】
低分解能クランプ回路３０１を、先の実施形態で説明したクランプ回路３００と同様の構成とする場合の収束方法は以下の通りである。先ず、モード切替判定回路３２０によりスタートアップモードに設定し、レジスタカウンタ３１０の初期値Ｄ１として、収束させたいレベルよりも低めの値を設定する。これにより、Ｄ／Ａ変換器３１２からは、目標値よりも低めのクランプ電圧が発せられ、これに応じたクランプ電流Ｓcp１が電流加算部２８０に供給される。
【０１５２】
そして、垂直走査の先頭側にて発せられる比較パルス（Φ１）でレジスタカウンタ３１０を駆動して５ビットのＤ／Ａ変換器３１２をインクリメントしていき、Ｄ／Ａ変換器３１２の出力が収束させたいレベルを超えた時点で、比較パルス（Φ１）によるレジスタカウンタ３１０の駆動をストップさせればよい。１水平走査期間のみで目標値近傍に収束しなければ、次のラインのＯＰＢ画素についても同様に駆動するとよい。
【０１５３】
固体撮像素子３の垂直走査の先頭側には数ライン分のＯＰＢ画素があるので、その範囲内で収束するよう、初期値Ｄ１や比較パルス（Φ１）における１ライン内のパルス数を設定する。この場合においても、パルス数に対応するサンプリング周波数は、信号処理系統のＡ／Ｄ変換器２８用のサンプリング周波数よりも低いものとする。
【０１５４】
低分解能クランプ回路３０１のクランプ制御によってＯＰＢレベルが目標値近傍に収束したら、スイッチ素子２８２をオンし、高分解能クランプ回路４００側のクランプ制御を電流加算部２８０に作用させる。スイッチ素子２８２をオンさせた瞬間にクランプ電位が変動することのないように、スイッチ切替直前のレジスタカウンタ３１０のカウンタ値CNT2に応じて、高分解能クランプ回路４００側の回路の初期条件を設定する。
【０１５５】
この時点では、低分解能クランプ回路３０１による制御の元でＯＰＢレベルが目標値の極近傍にある。そこで、水平走査の先頭側にて発せられる比較パルス（Φ２）でレジスタカウンタ３１０を駆動して、８ビットのＤ／Ａ変換器３１２の出力レベルを調整することにより、ＯＰＢレベルをさらに所望値に収束させる。
【０１５６】
図１０は、高分解能クランプ回路４００の詳細例を説明する図である。ここで、図１０（Ａ）は、そのブロック図であり、図１０（Ｂ）は制御用パルスのタイミングチャートである。この高分解能クランプ回路４００は、クランプレベルを規定する基準電圧を制御する系統とＯＰＢレベル（クランプ電圧）を制御する系統の、２つの制御系を有する点に特徴を有する。
【０１５７】
図１０（Ａ）に示すように、高分解能クランプ回路４００は、先ず、２つの制御系に共通に使用される比較器４０２を備える。この比較器４０２は、先の比較器３０２と同様の機能をなす。そして、この比較器４０２の後段には、先ず、比較器４０２用の基準電圧Ｖ４を制御する系統（基準電圧制御系）として、比較器４０２の出力が所定条件に合致するか否かを判定する判定回路４０６と、比較パルスＣＰ（Φ２）の駆動の元でアップダウンカウント機能を有するレジスタカウンタ４１０と、レジスタカウンタ４１０のカウント値CNT4をアナログ電圧に変換するＤ／Ａ変換器４１２とを備える。
【０１５８】
Ｄ／Ａ変換器４１２から出力される電圧は比較器４０２の基準電圧Ｖ４として、比較器４０２の一方の入力端子に供給される。レジスタカウンタ４１０には、垂直同期信号ＶＳごとに、標準の基準電圧Ｖ４に対応する初期値Ｄ４がセットされる。
【０１５９】
また、クランプ電圧を制御する系統（クランプ電圧制御系）として、比較器４０２の出力先を切り替える切替スイッチ４２０と、この切替スイッチ４２０の各出力端に接続されたカウンタ４２２，４２４と、カウンタ４２２，４２４の各カウント値ＵＰＣ，ＤＷＣが所定条件に合致するか否かを判定する判定回路４２６と、垂直同期信号ＶＳごとにＬ／Ｈが交互に切り替わるフィールドパルスＥＯＰＬＳの切り替わり状態に応じたアップダウンカウント機能を有するレジスタカウンタ４３０と、レジスタカウンタ４３０のカウント値CNT6をアナログ電圧に変換するＤ／Ａ変換器４３２と、Ｄ／Ａ変換器４３２から出力されたアナログ電圧を電流信号に変換する電圧電流変換器（Ｖ／Ｉ変換器）４３４とを備える。
【０１６０】
切替スイッチ４２０は、フィールドパルスＥＯＰＬＳの極性に応じて切り替わるようになっている。カウンタ４２２，４２４は、いずれも、反転垂直同期信号ＮＶＳでリセットされ、レジスタカウンタ４１０の切替えに連動して、比較器４０２の比較結果が入力されたとき比較パルスＣＰ（Φ２）の駆動の元でアップカウント機能のみを発揮するものとする。
【０１６１】
電圧電流変換器４３４から出力される電流信号（クランプ電流Ｓcp２）は、電流電圧変換部２２０の入力部に相当する電流加算部２８０へ供給される。レジスタカウンタ４３０から電圧電流変換器４３４までの制御系統は、カウント値CNT6をアップすればＯＰＢレベルが上昇し、逆にカウント値CNT6がダウンすればＯＰＢレベルを低下させるような極性とする。
【０１６２】
基準電圧制御系の各部材とアップ用カウンタ４２２とで、本発明に係る正方向ズレ量取得部が構成され、基準電圧制御系の各部材とダウン用カウンタ４２４とで、本発明に係る負方向ズレ量取得部が構成される。また、判定回路４２６とレジスタカウンタ４３０とで、本発明に係る判定制御部が構成される。
【０１６３】
基準電圧制御系を作動させる場合には、先ず、低分解能クランプ回路３０１にて設定したクランプに影響を与えないように、レジスタカウンタ４１０に初期値Ｄ４を、レジスタカウンタ４３０に初期値Ｄ６を、それぞれセットする。
【０１６４】
そして、クランプ電圧制御系のカウンタ値CNT6を一定に保持したままで、電圧信号Ｓ３のランプ位置（ＯＰＢ位置）での信号レベルであるＯＰＢ出力レベルと基準電位Ｖ４（比較レベル）とを比較パルスＣＰ（Φ２）の元で比較し、この比較結果に基づいて、デジタル制御により離散値をとる基準電位Ｖ４の変動に反映させて、再度ＯＰＢ出力レベルと基準電位Ｖ４（比較レベル）とを比較するという処理を一定期間繰り返すことで、その期間におけるＯＰＢレベルのノイズの最大値と最小値（もしくはその近似値）を離散量で求める。つまり、ＯＰＢ出力レベルと基準電位Ｖ４（比較レベル）との比較結果を比較レベルに反映させながら所定期間だけ繰り返し比較することで、ＯＰＢレベルのノイズ状態を判定する。
【０１６５】
たとえば、基準電圧制御系の判定回路４０６は、比較器４０２の出力を監視し、フィールドパルスＥＯＰＬＳの極性（Ｌ／Ｈ）に応じた判定結果をレジスタカウンタ４１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力する。フィールドパルスＥＯＰＬＳが“Ｈ”である奇数（ＯＤＤ）フィールドでは、基準電圧Ｖ４よりも電圧信号Ｓ３の方が高い旨を比較器４０２の比較結果が示しているとき、レジスタカウンタ４１０をアップカウントさせる信号を判定結果として出力する。
【０１６６】
これにより、レジスタカウンタ４１０は、“＋”方向にしか動かないようになり、比較器４０２の比較結果が“Ｈ”すなわち“基準電圧Ｖ４＜電圧信号Ｓ３”のとき、比較パルスＣＰ（Φ２）が入力されるとレジスタカウンタ４１０は“＋１”だけカウントアップし、これに対してＤ／Ａ変換器４１２を通した基準電圧Ｖ４（比較レベル）が１ステップ分上がることになる。このとき、切替スイッチ４２０はアップ用カウンタ４２２側に切り替わっており、アップ用カウンタ４２２が、レジスタカウンタ４１０と連動してアップカウント動作する。
【０１６７】
よって、フィールドパルスＥＯＰＬＳが“Ｈ”の１フィールド内において、“基準電圧Ｖ４＜電圧信号Ｓ３”である場合は、アップ用カウンタ４２２には、レジスタカウンタ４１０の上昇分ＵＰＣが記憶される。つまり、アップ用カウンタ４２２は、フィールドパルスＥＯＰＬＳが“Ｈ”である期間において、比較レベル（基準電圧Ｖ４）の正方向への変化ステップ数をカウントするデジタル記憶素子として機能する。
【０１６８】
一方、比較器４０２による比較結果が“Ｌ”すなわち“基準電圧Ｖ４＞電圧信号Ｓ３”である場合は、Ｄ／Ａ変換器４１２を通して基準電圧Ｖ４（比較レベル）を決めるレジスタカウンタ４１０も、上昇分を記憶するアップ用カウンタ４２２も動かない。
【０１６９】
これをフィールドパルスＥＯＰＬＳが“Ｈ”の１フィールド内において、比較パルスＣＰ（Φ２）の駆動の元で複数回繰り返すことにより、基準電圧Ｖ４は、徐々に上昇し、ノイズの影響により取り得る電圧信号Ｓ３中のＯＰＢレベルの最大値（ＯＰＢノイズの最大値）近辺に収束することになる。
【０１７０】
次に、フィールドパルスＥＯＰＬＳが“Ｌ”である偶数（ＥＶＥＮ）フィールドでは、先ずレジスタカウンタ４１０に初期値Ｄ４をセットして比較レベルを基準レベルに初期化し、レジスタカウンタ４１０を先ほどとは逆の一方向にのみ動く様に制御する。すなわち、基準電圧Ｖ４よりも電圧信号Ｓ３の方が低い旨を比較器４０２の比較結果が示しているとき、レジスタカウンタ４１０をダウンカウントさせる信号を判定結果として出力する。
【０１７１】
これにより、レジスタカウンタ４１０は、“−”方向にしか動かないようになり、比較器４０２の比較結果が“Ｌ”すなわち“基準電圧Ｖ４＞電圧信号Ｓ３”のとき、比較パルスＣＰ（Φ２）が入力されるとレジスタカウンタ４１０は“−１”だけカウントダウンし、これに対してＤ／Ａ変換器４１２を通した基準電圧Ｖ４（比較レベル）が１ステップ分下がることになる。このとき、切替スイッチ４２０はダウン用カウンタ４２４側に切り替わっており、このダウン用カウンタ４２４が、レジスタカウンタ４１０と連動してアップカウント動作する。
【０１７２】
これにより、フィールドパルスＥＯＰＬＳが“Ｌ”の１フィールド内において、“基準電圧Ｖ４＞電圧信号Ｓ３”である場合は、ダウン用カウンタ４２４には、レジスタカウンタ４１０の下降分ＤＷＣが記憶される。つまり、ダウン用カウンタ４２４は、フィールドパルスＥＯＰＬＳが“Ｌ”である期間において、比較レベル（基準電圧Ｖ４）の負方向への変化ステップ数をカウントするデジタル記憶素子として機能する。
【０１７３】
一方、比較器４０２による比較結果が“Ｈ”すなわち“基準電圧Ｖ４＜電圧信号Ｓ３”である場合は、Ｄ／Ａ変換器４１２を通して基準電圧Ｖ４（比較レベル）を決めるレジスタカウンタ４１０も、下降分を記憶するダウン用カウンタ４２４も動かない。
【０１７４】
これをフィールドパルスＥＯＰＬＳが“Ｌ”の１フィールド内において、比較パルスＣＰ（Φ２）の駆動の元で複数回繰り返すことにより、基準電圧Ｖ４は、徐々に下降し、ノイズの影響により取り得る電圧信号Ｓ３中のＯＰＢレベルの最小値（ＯＰＢノイズの最小値）近辺に収束することになる。
【０１７５】
このように、基準電圧制御系を作動させる場合には、比較器３０２（アナログコンパレータ）を利用した１ビットのＡ／Ｄ変換回路を用いつつ、ある期間においては比較レベル（基準電圧Ｖ４）を正方向に変化させながら比較レベルの変化ステップ数をカウントすることで、ある基準値からの上側への変動量（上昇分ＵＰＣ）を求める。同様に、別のある期間においては比較レベル（基準電圧Ｖ４）を負正方向に変化させながらその比較レベルの変化ステップ数をカウントすることで、ある基準値からの下側への変動量（下降分ＤＷＣ）を求める。
【０１７６】
判定回路４２６は、アップ用カウンタ４２２が記憶した上昇分ＵＰＣとダウン用カウンタ４２４が記憶した下降分ＤＷＣの和や差を求め、予め定められている判定基準と比較し、この比較結果に応じてレジスタカウンタ４３０のカウント値CNT6をアップもしくはダウンさせる信号をレジスタカウンタ４３０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力する。
【０１７７】
ここで、アップ用カウンタ４２２が記憶した上昇分ＵＰＣとダウン用カウンタ４２４が記憶した下降分ＤＷＣの和は、Ｄ／Ａ変換器４１２の１ステップの変動量を掛けるとノイズの振幅（ノイズ幅）を表現することになる。また、その差は、同じく１ステップの変動量を掛けると、最初の基準レベルとＯＰＢ出力レベルの誤差量を表現することになる。つまり、上昇分ＵＰＣが表すＯＰＢ出力レベル最大値と、下降分ＤＷＣが表すＯＰＢ出力レベルの最小値とを参照することで、ノイズ量やクランプ誤差を見積ることができる。
【０１７８】
判定回路４２６は、２フィールド期間で採取したノイズ幅や誤差量を参照してＯＰＢレベル（クランプレベル）を制御する。たとえば、任意の垂直同期信号ＶＳ発生時に、目標クランプレベルに対応する初期値Ｄ６をレジスタカウンタ４３０にセットしておき、上昇分ＵＰＣと下降分ＤＷＣとを参照して求めた誤差量が許容値を上回った場合には、クランプレベルを保持しているレジスタカウンタ４３０のカウンタ値CNT6を“−１”させることでクランプレベルを下げさせ、逆に、下回った場合には、カウンタ値CNT6を“＋１”させることでクランプレベルを上げさせる。つまり、上昇分ＵＰＣと下降分ＤＷＣとを参照して求めた誤差量に基づいて負帰還制御を行なうことで、ＯＰＢレベルの目標レベルに対する誤差量を許容値内に収束させる。
【０１７９】
レジスタカウンタ４３０によるカウントタイミングは、フィールドパルスＥＯＰＬＳが“Ｌ”から“Ｈ”に切り替わる都度（誤差量を取得できた直後のフィールド開始時）、もしくはこれを１サイクルとした数サイクルごとに行なう。レジスタカウンタ４３０のクロック端子ＣＫに入力されている制御パルスＣＰ２が、このタイミングを規定する。このように、クランプレベル変更の必要が生じた後の垂直走査のスタートパルスである垂直同期信号ＶＳの直後にクランプレベルを変更することで、１枚の画像を安定させ画像途中のノイズ発生を防ぐことができる。
【０１８０】
ただし、ＯＰＢノイズの最大値や最小値自体は、ノイズの大きさに準じて確率的に変動するため、上述のようにして求めたＯＰＢ出力レベルの最大値を表す上昇分ＵＰＣとＯＰＢ出力レベルの最小値を表す下降分ＤＷＣとにより求まるＯＰＢレベルの誤差を反映した最大値と最小値との差（＝ＵＰＣ−ＤＷＣ）は、クランプ位置における実際の出力レベル（ＯＰＢ出力レベル）の中央値と基準値である目標ＯＰＢレベルとの誤差を正確に反映したものとならず、ノイズの大きさに準じてバラ付きを持ってしまう（後述する図１２を参照）。
【０１８１】
そこで、本実施形態の構成では、上昇分ＵＰＣと下降分ＤＷＣとの和から求まるノイズ幅（ノイズの大きさ）を利用し、このノイズ幅を許容値に反映することで、クランプ制御の収束条件をノイズ量に応じて適応的に変化させる。たとえば、判定回路４２６は、ノイズが大きいときには許容値を大きく、ノイズが小さいときには許容値を小さくするように制御する。これにより、ノイズの大きさに適応的なクランプ精度を持つ、安定重視のクランプシステムを実現することができる。
【０１８２】
図１１は、上記構成の高分解能クランプ回路４００の処理手順の一例を示すフローチャートである。最初に、高分解能クランプ回路４００を初期化する。たとえば、アップ用カウンタ４２２およびダウン用カウンタ４２４の各カウント値ＵＰＣ，ＤＷＣを“０”にリセットする（Ｓ３００）。そして、前述の説明のように、２フィールドで１セットの処理を行なう。たとえば、奇数フィールドか偶数フィールドかを示すフィールドパルスＥＯＰＬＳによって処理内容を分ける（Ｓ３０２）。前述のように、ＥＯＰＬＳ＝“Ｈ”である奇数フィールド期間にはアップ用カウンタ４２２により上昇分ＵＰＣをカウントし、ＥＯＰＬＳ＝“Ｌ”である偶数フィールド期間にはダウン用カウンタ４２４により下降分ＤＷＣをカウントする。
【０１８３】
ＥＯＰＬＳ＝“Ｈ”の場合（Ｓ３０２）、電圧信号Ｓ３におけるＯＰＢレベルＤＲＶが比較レベルである基準電圧Ｖ４より大きいとき（Ｓ３０４−ＹＥＳ）、比較器４０２にて比較を行なう都度、アップ用カウンタ４２２は、上昇分ＵＰＣを“＋１”だけ変動させる（Ｓ３０６）。また、これに伴い、レジスタカウンタ４１０のカウント値CNT4を“＋１”だけアップすることで基準電圧Ｖ４を前記のように１ステップ分だけ上昇させる（Ｓ３０６）。ＯＰＢレベルＤＲＶが基準電圧Ｖ４以下のときには何もしない（Ｓ３０４−ＮＯ）。高分解能クランプ回路４００は、このフィールド期間内において、比較パルスＣＰ（Φ２）ごとに前記処理を繰り返す（Ｓ３２０−ＮＯ）。前述のように、このフィールドの最後における上昇分ＵＰＣの結果が、ＯＰＢノイズの最大値を反映する。
【０１８４】
同様に、ＥＯＰＬＳ＝“Ｌ”の場合（Ｓ３０２）、電圧信号Ｓ３におけるＯＰＢレベルＤＲＶが比較レベルである基準電圧Ｖ４より小さいとき（Ｓ３１４−ＹＥＳ）、比較器４０２にて比較を行なう都度、ダウン用カウンタ４２４は、下降分ＤＷＣを“−１”だけ変動させる（Ｓ３１６）。また、これに伴い、レジスタカウンタ４１０のカウント値CNT4を“−１”だけダウンすることで基準電圧Ｖ４を前記のように１ステップ分だけ下降させる（Ｓ３１６）。ＯＰＢレベルＤＲＶが基準電圧Ｖ４以上のときには何もしない（Ｓ３１４−ＮＯ）。高分解能クランプ回路４００は、このフィールド期間内において、比較パルスＣＰ（Φ２）ごとに前記処理を繰り返す（Ｓ３２０−ＮＯ）。前述のように、このフィールドの最後における下降分ＤＷＣの結果が、ＯＰＢノイズの最小値を反映する。
【０１８５】
フィールドパルスＥＯＰＬＳは垂直同期信号ＶＳごとに交互に切り替わるようになっており、判定回路４０６やレジスタカウンタ４１０あるいは切替スイッチ４２０などは、垂直同期信号ＶＳに連動するフィールドパルスＥＯＰＬＳに応じて処理内容を切り替える（Ｓ３２０−ＹＥＳ，Ｓ３２２，Ｓ３２４）。そして、判定回路４２６は、２フィールド終えた時点、すなわちステップＳ３２４にてフィールドパルスＥＯＰＬＳが“Ｌ”から“Ｈ”に切り替わった時点で、ＯＰＢレベルの誤差を反映する差ＥＲＲ＝ＵＰＣ−ＤＷＣ”を求める。そして、この差ＥＲＲ（ノイズ差）を定数ａで除算して誤差量“ＡＲＲ＝（ＵＰＣ−ＤＷＣ）／ａ”を求めることで許容値に対する第１の調整処理をする（Ｓ３３０）。除算はビットシフトによる、簡単なもので行なうとよい。なお、第１の調整処理の意義については、後述する図１２にて説明する。
【０１８６】
次に、判定回路４２６は、ノイズ量（ノイズ幅）を示す和“Δ＝ＵＰＣ＋ＤＷＣ”を求め、その和Δを定数ｄｉｖで除算して許容値Δ１を求めることで、許容範囲に対する第２の調整処理をする（Ｓ３３２）。除算は、差ＥＲＲを求めたときと同様に、ビットシフトによる、簡単なもので行なうとよい。なお、第２の調整処理の意義についても、後述する図１２にて説明する。
【０１８７】
判定回路４２６は、さらに許容値Δ１に対し、最小値制限処理を加える。これは、許容値が“０”になってしまうと、必ずクランプレベルを変動させる制御を行なうことを意味し、結果としてクランプレベルが固定されなくなるため、それを防ぐ目的で行なう。具体的には、許容値Δ１が、最小誤差量ｍｉｎ以下であるか否かを判定し（Ｓ３４０）、以下であれば（Ｓ３４０−ＮＯ）、その許容値Δ１を“ｍｉｎ”と置き換える（Ｓ３４２）。これにより、ノイズ幅が最小誤差量ｍｉｎよりも小さいときであっても、一定範囲の許容値（前例ではｍｉｎ）を確実に確保することができる。
【０１８８】
次に判定回路４２６は、誤差量ＡＲＲ（＝（ＵＰＣ−ＤＷＣ）／ａ）と許容値Δ１（＝（ＵＰＣ＋ＤＷＣ）／ｄｉｖ）とを比較する（Ｓ３４４）。そして、誤差量ＡＲＲが許容値Δ１よりも大きい場合は、判定レジスタ値ＲＥＧを“−１”させる（Ｓ３４６）。これは、クランプ目標値に対してプラス側への誤差を有していて、誤差量ＡＲＲの絶対値が許容値Δ１より大きい場合には、レジスタカウンタ４３０のカウント値CNT6を“−１”させることで、クランプレベルを１ステップ分だけ下降させる必要があることを意味する。
【０１８９】
また、判定回路４２６は、誤差量ＡＲＲが許容値Δ１のマイナス値よりも小さい場合には、判定レジスタ値ＲＥＧを“＋１”させる（Ｓ３４８）。これは、クランプ目標値に対してマイナス側への誤差を有していて、誤差量ＡＲＲの絶対値が許容値Δ１よりも大きい場合には、レジスタカウンタ４３０のカウント値CNT6を“＋１”させることで、クランプレベルを１ステップ分だけ上昇させる必要があることを意味する。
【０１９０】
なお、ここでは、まだレジスタカウンタ４３０のカウント値CNT6を変動させＤ／Ａ変換器４３２の出力値を変動するということはせず、判定レジスタ値ＲＥＧに記憶しておき、同一方向の制御が連続してある決まった回数（たとえばｂ回）発生したときにＤ／Ａ変換器４３２のレジスタを変更するという条件処理を加える（Ｓ３５０〜Ｓ３６６）。たとえば、判定レジスタ値ＲＥＧを“＋１”させるプラス側制御がｂ回連続して発生したときに（Ｓ３６２の＝ｂ）、レジスタカウンタ４３０のカウント値CNT6を“＋１”させることでＤ／Ａ変換器４３２のレジスタ値を“＋１”する（Ｓ３６２）。
【０１９１】
同様に、判定レジスタ値ＲＥＧを“−１”させるマイナス側制御がｂ回連続して発生したときに（Ｓ３６２の＝−ｂ）、レジスタカウンタ４３０のカウント値CNT6を“−１”させることでＤ／Ａ変換器４３２のレジスタ値を“−１”する（Ｓ３６４）。これによりクランプレベルの変動に対する正確性を高めることができ、またクランプレベル変動のフレームサイクルの調整にもつながる。
【０１９２】
図１２は、第１の調整処理および第２の調整処理の意義について説明する図である。上述のようにして基準電圧Ｖ４を離散的に変化させながら求めた上昇分ＵＰＣと下降分ＤＷＣがＯＰＢレベルの平均値、つまり上昇分ＵＰＣと下降分ＤＷＣとから求められるクランプ位置での出力信号の中央値に対して上下均等に検知できる場合、上昇分ＵＰＣと下降分ＤＷＣとから求めたられるクランプ位置での出力信号の中間の値は、実際の出力レベルの中央値を正確に反映する。
【０１９３】
つまり、上昇分ＵＰＣと下降分ＤＷＣとにより目標とするＯＰＢレベルに対する中央値のズレ（クランプ誤差）を正確に求めることができる。したがって、上昇分ＵＰＣと下降分ＤＷＣとから求めた誤差量ＡＥＲが零となるように負帰還制御を掛けると、出力信号のクランプ位置の電位を目標ＯＰＢレベルに対して正確に合わせ込むことができると考えられる。
【０１９４】
ところが、実際には、上昇分ＵＰＣと下降分ＤＷＣが離散的且つ確率的に検知されるので、上昇分ＵＰＣと下降分ＤＷＣとは、ＯＰＢレベルの平均値に対して上下均等に検知できるとは限らず、図１２（Ａ）に示すように、ノイズの大きさに準じて確率的に変動する。したがって、上昇分ＵＰＣと下降分ＤＷＣとにより求まる差ＥＲＲ（＝ＵＰＣ−ＤＷＣ）や、これを“ａ”で除したＯＰＢレベルの誤差量ＡＲＲ（＝（ＵＰＣ−ＤＷＣ）／ａ）は、クランプ位置における実際の出力レベルの中央値を正確に反映したものとならず、ノイズの大きさに準じてバラ付きを持ってしまう。
【０１９５】
つまり、本来は、ＵＰＣとＤＷＣの中間レベルがクランプ位置の出力電圧の中央値と等しいが、実際には均等にならないケースがあり、ＵＰＣとＤＷＣから中央値を正確に求めることは難しい。このため、求めた誤差量ＡＥＲが零となるように負帰還制御を掛けたのでは、出力信号のクランプ位置の電位を目標ＯＰＢレベルに対して合わせることはできない。むしろ、ノイズによる不安定性の方が問題となる。上記処理手順（ステップＳ３３０〜Ｓ３４６）では、この点に鑑み、ノイズを考慮した制御処理としている。
【０１９６】
また、収束過程では、ノイズ幅よりもズレた状態から引き込み動作が行なわれる。たとえば、図１２（Ｂ）に示すように、目標ＯＰＢレベルに対してプラス側にズレた状態からの引き込み動作がなされる。このような状態では、前述のステップＳ３１４の処理のように、基準電位Ｖ４をマイナス側にシフトさせる処理にＤＷＣを求めることはできず、リセットされたままの値（すなわち零）が保持される。図示を省略するが、逆に、目標ＯＰＢレベルに対してマイナス側にズレた状態からの引き込み動作がなされる過程では、前述のステップＳ３０４の処理のように、基準電位Ｖ４をプラス側にシフトさせる処理にＵＰＣを求めることはできず、リセットされたままの値（すなわち零）が保持される。
【０１９７】
このように、目標値からある程度離れている状態からの収束過程では、たとえばＤＷＣ１＝ＤＷＣとはならず、本来のノイズ幅を求めることはできないので、上述のステップＳ３３０にて求めた誤差量ＡＲＲ（＝（ＵＰＣ−ＤＷＣ）／ａ）とステップＳ３３２にて求めた許容値Δ１（＝（ＵＰＣ＋ＤＷＣ）／ｄｉｖ）とは、その大きさ（絶対値）が等しくなる。したがって、除数ａと除数ｄｉｖが等しいものとすると、ステップＳ３４４にて“ｅｌｓｅ”の経路となり、クランプ動作がなされないことになる。
【０１９８】
これを避けるため、実際には、“除数ａ＜除数ｄｉｖ”なる関係を維持するように、除数ａ，ｄｉｖを設定する。また、ステップＳ３４４では、誤差量ＡＲＲと許容値Δ１との関係やノイズ量に基づいて収束動作を停止させるので、ノイズ幅Δ（＝ＵＰＣ＋ＤＷＣ）を勘案して、除数ａ，ｄｉｖを設定する。なお、“除数ａ＜除数ｄｉｖ”なる関係を維持すればよいので、除数ａを“１”として実際には除算をせず、ノイズ幅Δを“１”よりも大きな値で除算してもよい。たとえば、ノイズ幅Δについてのみ低ビット側にビットシフトしてもよい。また、上記処理にて常に一定の除数に設定することに限らず、収束過程でダイナミックにそれらの値を変更してもよい。
【０１９９】
このようにして、クランプ位置の出力信号レベルを目標ＯＰＢレベルに収束させていくと、やがて、図１２（Ｃ）のように、ＤＷＣ１＝ＤＷＣとなり本来のノイズ幅を求めることができるようになる。ただしこの状態でも、上昇分ＵＰＣと下降分ＤＷＣが離散的且つ確率的に検知されるので、上昇分ＵＰＣと下降分ＤＷＣとは、ＯＰＢレベルの平均値に対して上下均等に検知できるとは限らない。
【０２００】
したがって、図１２（Ｃ）に示すように、上昇分ＵＰＣと下降分ＤＷＣとにより求まるノイズ差ＥＲＲ（＝ＵＰＣ−ＤＷＣ）や、これを“ａ”で除したＯＰＢレベルの誤差量ＡＲＲ（＝（ＵＰＣ−ＤＷＣ）／ａ）は、クランプ誤差を正確に反映したものとならないので、誤差量ＡＲＲが零となるように負帰還動作させても、クランプ位置における実際の出力レベルの中央値を正確に目標ＯＰＢレベルに合わせ込むことはできない。しかしながら、除数ａ，ｄｉｖが前述のように、“除数ａ＜除数ｄｉｖ”なる関係である限り、収束動作は継続する。
【０２０１】
言い換えると、目標ＯＰＢレベルに対する正方向のズレ量をステップＳ３０４，Ｓ３０６の処理にて上昇分ＵＰＣとして求め、目標ＯＰＢレベルに対する負方向のズレ量をステップＳ３１４，Ｓ３１６の処理にて下降分ＤＷＣとして求め、正方向のズレ量に対応する上昇分ＵＰＣと負方向のズレ量に対応する下降分ＤＷＣとに基づいて、クランプ動作の基準値である目標ＯＰＢレベルに対するクランプ部分の誤差量ＡＲＲと許容値Δ１を求めることで、出力信号のクランプ位置における中央値が概ね目標ＯＰＢレベルに近づくように制御することができる。
【０２０２】
なお、“クランプ位置の中央値＝目標ＯＰＢ＋ＥＲＲ／２”であり、前述の処理では、この出力信号のクランプ位置における中央値を直接的に求める処理を実行していないが、前述の処理手順とすることで、実質的に中央値もしくは中央値に相当する値を求めて、この中央値が目標ＯＰＢレベルに近づくように収束条件を変化させるなどの制御処理をしていることになる。勿論“クランプ位置の中央値＝目標ＯＰＢ＋ＥＲＲ／２”という値を実際に求めて収束条件を変化させるなどの処理をしてもよいのはいうまでもない。
【０２０３】
図１３は、上記処理手順におけるステップＳ３３０〜Ｓ３６６の具体例を示す図である。ここでは、許容値Δ１＝（ＵＰＣ＋ＤＷＣ）/ｄｉｖは全て同じであるとする。
【０２０４】
図１３（Ａ）に示す状態は、目標とするＯＰＢレベル（クランプ目標値）に対して、電圧信号Ｓ３中のクランプ位置の信号レベルがプラス側に誤差を有していて、且つ、誤差量ＡＲＲの絶対値が許容値Δ１よりも大きい場合である。この場合、ステップＳ３４６では“ＲＥＧ＝ＲＥＧ−１”とし、これが所定回数（前例ではｂ回）継続すると、ステップＳ３６２ではレジスタカウンタ４３０のカウント値CNT6を“−１”させることで、クランプレベルを１ステップ分だけ下降させる。これにより、Ｄ／Ａ変換器４３２はクランプレベルを下げるような電圧を発生するので、結果として、電圧信号Ｓ３中のＯＰＢレベルがクランプ目標値に近づく。
【０２０５】
図１３（Ｂ）に示す状態は、目標とするＯＰＢレベル（クランプ目標値）に対して、電圧信号Ｓ３中のクランプ位置の信号レベルがマイナス側に誤差を有していて、且つ、誤差量ＡＲＲの絶対値が許容値Δ１よりも大きい場合である。この場合、ステップＳ３４８では“ＲＥＧ＝ＲＥＧ＋１”とし、これが所定回数（前例ではｂ回）継続すると、ステップＳ３６４ではレジスタカウンタ４３０のカウント値CNT6を“＋１”させることで、クランプレベルを１ステップ分だけ上昇させる。これにより、Ｄ／Ａ変換器４３２はクランプレベルを上げるような電圧を発生するので、結果として、電圧信号Ｓ３中のＯＰＢレベルがクランプ目標値に近づく。
【０２０６】
図１３（Ｃ）に示す状態は、目標とするＯＰＢレベル（クランプ目標値）に対して、電圧信号Ｓ３中のクランプ位置の信号レベルがプラス側に誤差を有していているが、誤差量ＡＲＲの絶対値が許容値Δ１よりも小さい場合である。このようなケースとなるのは、クランプ電位を変更させる必要がない程度に、電圧信号Ｓ３中のクランプ位置の信号レベルが目標ＯＰＢレベルまで近づいている状態である。この場合、ステップＳ３４４の判定後（Ｓ３４４−ＥＬＳＥ）、およびステップＳ３６０の判定後（Ｓ３６０−ＥＬＳＥ）の何れにおいても何もしない。結果として、電圧信号Ｓ３中のクランプ位置の信号レベルがその時点のクランプ電位に保持される。
【０２０７】
図１３（Ｄ）に示す状態は、目標とするＯＰＢレベル（クランプ目標値）に対して、電圧信号Ｓ３中のクランプ位置の信号レベルがマイナス側に誤差を有していているが、誤差量ＡＲＲの絶対値が許容値Δ１よりも小さい場合である。このようなケースとなるのは、クランプ電位を変更させる必要がない程度に、電圧信号Ｓ３中のクランプ位置の信号レベルが目標ＯＰＢレベルまで近づいている状態である。この場合も、図１３（Ｃ）に示す状態と同様に、ステップＳ３４４の判定後（Ｓ３４４−ＥＬＳＥ）、およびステップＳ３６０の判定後（Ｓ３６０−ＥＬＳＥ）の何れにおいても何もしない。結果として、電圧信号Ｓ３中のクランプ位置の信号レベルがその時点のクランプ電位に保持される。
【０２０８】
前記の図１３（Ａ）〜図１３（Ｄ）から分かるように、上記実施形態の処理手順によれば、検知したノイズ幅Δに対応する許容値Δ１＝（ＵＰＣ＋ＤＷＣ）／ｄｉｖが同じであっても、クランプ目標値に対する誤差がなくなるように負帰還制御が働く条件が異なる。たとえば、上昇分ＵＰＣと下降分ＤＷＣとにより求まる誤差量ＡＲＲは、正確でない可能性はあるが、少なくともランプ位置での出力信号レベルと目標ＯＰＢレベルとの差、すなわちクランプ誤差を反映した値である。
【０２０９】
したがって、クランプ目標値に対するクランプ誤差が許容値よりも大きい場合にはクランプ誤差がなくなるように負帰還制御が働く（図１３（Ａ）や図１３（Ｂ）のケース）。これに対して、クランプ目標値に対するクランプ誤差が許容値よりも小さければクランプ誤差がなくなるような負帰還制御は働かず（図１３（Ｃ）や図１３（Ｄ）のケース）、ノイズ幅Δがある程度大きくないと負帰還制御が働かない。
【０２１０】
ところで、上述の処理では、“許容値Δ１＝Δ／ｄｉｖ”というように、ノイズ量（ノイズ幅Δ）に応じて許容値Δ１を設定しているので、ノイズ量に応じて、クランプ動作の収束条件をダイナミックに切り替えている。言い換えると、ノイズ量（ノイズ幅Δ）が大きいときには、それに連動させてクランプ誤差が大きいときにのみ負帰還制御を作用させ、ノイズ量（ノイズ幅Δ）が小さいときには、クランプ誤差が小さくても負帰還制御を作用させるというように作用させることができる。
【０２１１】
さらに言い換えると、ノイズ量（ノイズ幅Δ）が小さいときにはクランプ動作の感度を大きくし（負帰還ゲインを大きくし）、ノイズ量（ノイズ幅Δ）が大きいときには感度を小さくする（負帰還ゲインを小さくする）というように、クランプ動作の感度や負帰還ゲインを、ノイズ量（ノイズ幅Δ）に応じてダイナミックに切り替えているともいえる。そして、許容値Δ１は、負帰還動作の不感帯や収束条件を規定することになる。この許容値Δ１は、ノイズ量に応じてダイナミックに変わる。第２の調整処理にて、ノイズ幅Δを除数ｄｉｖで除算したことは、この収束条件や不感帯のノイズ量（ノイズ幅Δ）に対する参照度合いを設定していることになる。
【０２１２】
そして、上記処理によれば、ノイズ量に適応した収束条件を逐次変化させてＯＰＢクランプを実現することができ、安定性においてノイズ耐性のある収束アルゴリズムとすることができる。
【０２１３】
なお、ノイズ量（ノイズ幅Δ）が“０”に極めて近くなる、あるいは完全に“０”になってしまうと、実質的に感度や負帰還ゲインが大きくなり、結果としてクランプレベルが固定されなくなる虞れがある。これを防ぐ目的で、許容値Δ１が最小誤差量ｍｉｎ以下である場合には、その許容値Δ１を“ｍｉｎ”と置き換えている。これにより、ノイズ量（ノイズ幅Δ）が小さくても、ある程度の不感体を設定し、ノイズ耐性を高めている。
【０２１４】
また、本実施形態の高分解能クランプ回路４００においても、高精度なＡ／Ｄ変換回路を必要とせずに、比較器４０２を利用した実質的に１ビットのＡ／Ｄ変換回路のみで、ノイズに強く安定で高精度なクランプレベルの固定を可能とする回路システムを構築することができる。
【０２１５】
さらに、先の演算処理回路と同じように、本実施形態の演算処理回路（ロジック部分）も、いくつかのカウンタと比較的簡単な判定回路のみで構成することができるので、ゲート規模も小さく、１ビットのＡ／Ｄ変換回路やＤ／Ａ変換器を含めたシステム全体を、固体撮像素子３と同一の基板上に集積することも可能となる。
【０２１６】
以上説明したように、上記の各実施形態によれば、信号処理用のＡ／Ｄ変換器２８とは独立に、アナログコンパレータを利用した１ビットのＡ／Ｄ変換回路などの低分解能のＡ／Ｄ変換部を設け、これとデジタル演算回路を利用して、高階調のデジタル値のクランプレベルを算出し保持する回路構成としたので、高精度なＡ／Ｄ変換やＤ／Ａ変換を必要としなくても、高精度なクランプ制御を実現することができる。
【０２１７】
たとえば、信号処理用の多ビットのＡ／Ｄ変換器は、サンプリング周波数が高く（撮像素子用のクランプではピクセルクロック相当）の場合、発生するデジタルノイズの周波数も高くなるのに対して、本実施形態の構成によれば、信号処理用のＡ／Ｄ変換器とは独立にクランプレベルをデジタル化する専用の低分解能Ａ／Ｄ変換回路を設けたことで、信号処理用よりも低いサンプリング周波数を使用することができ、ノイズの問題が緩和される。よって、デジタル方式のクランプ回路を固体撮像素子と同一の基板に集積しても、ノイズ発生量が問題となる虞れを緩和することができる。
【０２１８】
また、ビット分解能の異なる複数のクランプ回路を設けることで、デジタルノイズや回路規模の問題を生じることのないデジタル方式のクランプ回路を実現することもできる。たとえば、低階調でダイナミックレンジが広く１階調あたりの精度が低いものと、中程度の階調でダイナミックレンジが狭く１階調あたりの精度が高い２つのＤ／Ａ変換器を制御することにより、広いダイナミックレンジを補償しながら、高精度のＤ／Ａ変換器を必要とせずに、クランプレベルの精度が高いクランプ回路を構成することができる。
【０２１９】
また、ノイズが大きいときには許容値を大きく、ノイズが小さいときには許容値が小さくなるように制御するなど、ノイズ量に適応した収束条件を逐次変化させることにより、ノイズの大きさに応じて負帰還制御を作用させるか否かを制御することができ、ノイズの大きさに適応的なクランプ精度を持つ、安定重視のクランプシステムを実現することもできる。
【０２２０】
また、電流出力型の固体撮像素子との組合せにおいて、撮像信号の直流レベルを安定化させるクランプ回路を電流帰還型のクランプ回路としたことで、従来のような電圧帰還型の構成の場合に必要だった電圧加算器やＤＣ成分カットするための容量素子などが不要になり、単純に信号電流にクランプ電流を帰還するだけで、出力信号のＤＣレベルを安定化する直流クランプが可能となる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【０２２１】
さらに、クランプ電流を注入する回路自体は、ＭＯＳトランジスタの定電流特性を用いることで簡単に形成することができ、システムの単純化や素子数の低減に貢献することができる。つまり、電流出力型の固体撮像素子との組合せにおいて、電流信号検出部を構成する電圧動作点設定部や電流サンプリング部あるいはクランプ部をすべて電流動作型の構成とすることで、撮像部（受光部／画素部）と同一の半導体基板に電流信号検出部やクランプ部を形成した一体型の固体撮像素子そのものを撮像装置とすることができ、非常に都合がよい。
【０２２２】
また、ＣＤＳ回路やＰＧＡ回路も電流型の信号処理を行なう構成とし、これらと電流帰還型のクランプ部とを組み合わせることで、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。
【０２２３】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０２２４】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０２２５】
たとえば、スタートアップモード時とノーマルモード時の何れの場合にも、クランプ電圧のフィードバック量を１ＬＳＢ単位としていたが、これに限らず、たとえば、基準値との差が大きいほどステップ数を大きくとってもよい。また、スタートアップモード時の方がステップ数を大きくとるようにしてもよい。
【０２２６】
また、ノーマルモード時には基準電圧を比較パルスＣＰごとに所定幅で正負に変動させていたが（図８（Ｂ）参照）、必ずしも比較パルスＣＰごとに切り替えなくてもよい。たとえば、数パルス単位で交互に切り替えてもよい。また、正側への変動時の継続パルス数と負側への変動時の継続パルス数とを異なるものとてもよい。
【０２２７】
また、図１０に示した回路を高分解能クランプ回路４００に適用するものとして説明したが、同様の回路を低分解能クランプ回路３０１に適用してもかまわない。
【０２２８】
また上記実施形態では、電流モードでクランプを実現する電流帰還型のクランプ回路の構成について説明したが、これに限らず、従来のクランプ回路と同様に、電圧加算器やＤＣ成分カットするための容量素子などを利用する電圧帰還型の構成としてもよい。この場合、電流加算部２８０を電圧加算部などに変更すればよいし、これに応じて、電流電圧変換部２２０を取り除けばよい。
【０２２９】
また、上記実施形態では、電流モードでＣＤＳ機能をなす電流信号検出部５の具体例として、本願出願人による特願２００２−１０２１０８号に記載の第１あるいは第６実施形態の構成を利用したが、これに限らず、特願２００２−１０２１０８号に記載のその他の実施形態の構成を利用することもできる。勿論、特願２００２−１０２１０８号に記載の構成例に限らず、固体撮像素子３にて取得した信号を電流信号で電流クランプ部２６側に伝達する構成のものであればよい。たとえば、“IEEE TRANSACTIONS ON ELECTRON DEVICE,VOL44,No10「On-Focal-Plane Signal Processing for Current-Mode Active Pixel Sensors；以下文献１という）”にて提案されてる、２セル構成のカレントコピアを用いたＦＰＮ抑制回路（ＣＤＳ回路）と組み合わせてもかまわない。
【０２３０】
また上記実施形態では、ＭＯＳトランジスタを用いて、電圧動作点設定部や電流サンプリング部、あるいはクランプ電流を撮像信号に帰還するための電流帰還部を構成する例を説明したが、接合（Junction）型電界効果トランジスタやバイポーラ（Bipolar ）型トランジスタを用いた構成であってもよい。
【０２３１】
さらに、上記実施形態では感光部が行列状（２次元状）に配されたエリアセンサを例に説明したが、これに限らず、ラインセンサであってもよい。
【０２３２】
また、電流信号検出部５内の各素子を、これらとは相補関係となるものに変形可能なのはいうまでもない。
【０２３３】
【発明の効果】
以上のように、本発明によれば、クランプレベルをデジタル化するためのＡ／Ｄ変換部として、信号処理用のＡ／Ｄ変換器とは独立に、低分解能のＡ／Ｄ変換部を設けたので、比較的低いサンプリング周波数を使用することができ、デジタルノイズの問題が緩和される。よって、デジタルノイズや回路規模の問題を生じることのないデジタル方式のクランプ回路を構成することができる。これにより、デジタル方式のクランプ回路を固体撮像素子と同一の基板に集積することもできる。
【０２３４】
また、クランプレベルの変動に対する動作速度や感度の違う複数のモードを切替制御する構成とすれば、高速の引き込みとノイズに対する安定性という相反する特性を持たせることができる。これにより、急激なクランプレベルの変動に対し、急速にクランプレベルを一定値に収束させることができ、また安定状態においては感度を抑えることにより、ノイズによるクランプレベルの変動を抑えることができる。
【０２３５】
また、ビット分解能の異なる複数種類のクランプ回路を切替制御する構成とすれば、高精度なＡ／Ｄ変換やＤ／Ａ変換を必要としなくても、高精度なクランプ制御を実現することができる。
【図面の簡単な説明】
【図１】  電流出力方式の固体撮像素子と本発明に係る撮像信号処理装置とを備えた撮像装置の一実施形態の構成例を示す図である。
【図２】  電流クランプ部を撮像装置の全体とともに示したブロック図である。
【図３】  電流信号検出部の一実施形態の構成例を示す図である。
【図４】  撮像装置のより具体的な構成例を示した図である。
【図５】  クランプ回路の具体的な構成例を示す図である。
【図６】  クランプ回路のより具体的な構成例を示すブロック図である。
【図７】  クランプ回路におけるスタートアップモードの制御動作を示すフローチャートである。
【図８】  クランプ回路におけるノーマルモードの制御動作を説明する図である。
【図９】  デジタル回路の演算処理部を含むクランプ回路を備えた撮像装置の他の実施形態を説明する図である。
【図１０】  高分解能クランプ回路の他の形態を説明する図である。
【図１１】  図１０に示す高分解能クランプ回路の処理手順の一例を示すフローチャートである。
【図１２】  第１の調整処理および第２の調整処理の意義について説明する図である。
【図１３】  図１１に示す処理手順におけるステップＳ３３０〜Ｓ３６６の具体例を示す図である。
【符号の説明】
１…撮像装置、３…固体撮像素子、５…電流信号検出部、７…電圧動作点設定部、９…電流サンプリング部、２０…出力回路、２６…電流クランプ部、２８…Ａ／Ｄ変換器、２００…可変利得増幅器、２２０…電流電圧変換部、２５０…クランプ回路、２５２…差動増幅器、２６０…制御電圧発生回路、２８０…電流加算部、２９０…基準電圧源、３００…クランプ回路、３０１…低分解能クランプ回路、３０２…比較器、３０３…基準電圧発生回路、３０４…アップダウンカウンタ、３０６…判定回路、３０９…オンオフ制御部、３１０…レジスタカウンタ、３１２…Ｄ／Ａ変換器、３１４…電圧電流変換器、３２０…モード切替判定回路、４００…高分解能クランプ回路
【図１】
0003918635.tif 000002
【図２】
0003918635.tif 000003
【図３】
0003918635.tif 000004
【図４】
0003918635.tif 000005
【図５】
0003918635.tif 000006
【図６】
0003918635.tif 000007
【図７】
0003918635.tif 000008
【図８】
0003918635.tif 000009
【図９】
0003918635.tif 000010
【図１０】
0003918635.tif 000011
【図１１】
0003918635.tif 000012
【図１２】
0003918635.tif 000013
【図１３】
0003918635.tif 000014