(57)【特許請求の範囲】
【請求項１】
圧力が３Ｔｏｒｒ以上に設定されるプラズマ反応室と、シラン系ガスと水素ガスを主成分として含む原料ガスをプラズマ反応室に導入するガス導入ラインと、プラズマ反応室内に設けられたアノード及びカソードからなる一対のプラズマ放電電極と、一対のプラズマ放電電極に２７ＭＨｚ以上の周波数でパルス変調された電力を印加するプラズマ放電電源とを備え、アノードが、カソードに対向する面上に基板ホルダーを有し、アノード上の基板ホルダーに載置された基板とカソードとの間隔が１ｍｍ〜１ｃｍになるように一対のプラズマ放電電極の間隔が設定されてなり、前記基板のカソード側の平面と、該平面より高い前記基板ホルダーのカソード側の面の間の間隔が、前記一対のプラズマ放電電極の間隔の３０〜８０％であることを特徴とする非晶質シリコン系薄膜を製造するためのプラズマＣＶＤ装置。
【請求項２】
前記基板ホルダーが、基板とカソード間の所定の間隔に対応する厚みの絶縁性のスペーサーを備える請求項１に記載のプラズマＣＶＤ装置。
【請求項３】
前記絶縁性のスペーサーが、原料ガスの流路を妨げないようにアイランド状、棒状又は連続的な帯状にホルダーに配置されている請求項２に記載のプラズマＣＶＤ装置。
【請求項４】
前記カソードが、基板とカソード間の所定の間隔に対応する厚みの絶縁性のスペーサーを備え、該スペーサーが、カソードとアノード間の放電領域から１ｃｍ以上隔てられた領域のカソード上に位置する請求項１に記載のプラズマＣＶＤ装置。
【請求項５】
前記絶縁性のスペーサーが、前記カソードの周囲に原料ガスの流路を妨げないように棒状又は連続的な帯状にホルダーに配置されている請求項４に記載のプラズマＣＶＤ装置。
【請求項６】
圧力が３Ｔｏｒｒ以上に設定されるプラズマ反応室と、シラン系ガスと水素ガスを主成分として含む原料ガスをプラズマ反応室に導入するガス導入ラインと、プラズマ反応室内に設けられた基板ホルダーと、基板ホルダーに設けられたアノード及びカソードからなる一対のプラズマ放電電極と、一対のプラズマ放電電極に電力を印加するプラズマ放電電源とを備え、基板ホルダーに載置された基板とカソードとの間隔が１ｍｍ〜１ｃｍになるように一対のプラズマ放電電極の間隔が設定されてなり、非晶質シリコン系薄膜の成膜温度以上の耐熱性能をもつ絶縁物からなるスペーサーが、前記一対のプラズマ放電電極が所定の間隔を有するように設置されることを特徴とする非晶質シリコン系薄膜を製造するためのプラズマＣＶＤ装置。
【請求項７】
前記絶縁物が、有機絶縁物である請求項６に記載のプラズマＣＶＤ装置。
【請求項８】
カソードが、その表面に２個／ｃｍ2以上の密度で前記原料ガスの放出口を有し、ガス放出口が、各々０．１〜１ｍｍの範囲内の径を有する請求項１〜７のいずれか１つに記載のプラズマＣＶＤ装置。
【請求項９】
基板の各辺の長さが、カソードより５〜３０％大きい請求項１〜８のいずれか１つに記載のプラズマＣＶＤ装置。
【請求項１０】
請求項１〜５及び７〜９のいずれか１つに記載のプラズマＣＶＤ装置による非晶質シリコン系薄膜の製造方法であって、前記プラズマ放電電源のｏｎ／ｏｆｆ比が１／５以下であることを特徴とするシリコン系薄膜の製造方法。
【請求項１１】
請求項１〜９のいずれか１つに記載のプラズマＣＶＤ装置による非晶質シリコン系薄膜の製造方法であって、前記非晶質シリコン系薄膜は、その厚さ方向に３〜１０Å／ｓ以上の速度で堆積されることを特徴とする非晶質シリコン系薄膜の製造方法。
【請求項１２】
請求項１〜９のいずれか１つに記載のプラズマＣＶＤ装置による非晶質シリコン系薄膜の製造方法であって、前記シラン系ガスに対する前記水素ガスの流量比が１〜５０倍であることを特徴とする非晶質シリコン系薄膜の製造方法。
【請求項１３】
請求項１〜９のいずれか１つに記載のプラズマＣＶＤ装置による非晶質シリコン系薄膜の製造方法であって、前記非晶質シリコン系薄膜は、１０〜１０００ｍＷ／ｃｍ2のプラズマ放電電力密度の下に堆積されることを特徴とする非晶質シリコン系薄膜の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマＣＶＤ装置、非晶質シリコン系薄膜の製造方法に関する。更に詳しくは、本発明は、電子産業における半導体薄膜とその製造方法及びそれに用いるプラズマＣＶＤ装置に関するものであって、特に、太陽電池のような光半導体デバイスに最適な半導体薄膜の製造方法及びプラズマＣＶＤ装置に関するものである。
【０００２】
【従来の技術】
近年、微結晶シリコンや非晶質シリコン系薄膜を用いた半導体装置の開発が盛んである。特に大面積で低コストで生産できる太陽電池や複写機の感光体ドラムの開発、液晶ディスプレイ用薄膜トランジスタの開発、軽量小型化を目的としたファクシミリ用固体撮像装置の開発が盛んである。
【０００３】
従来、非晶質シリコン系薄膜（以下ａ−Ｓｉ系薄膜と略記）の製造方法としては、モノシランガス（ＳｉＨ4）に代表される珪素化合物を原料ガスとした、プラズマＣＶＤ法がある。一般に、プラズマＣＶＤ法は１３．５６ＭＨｚのＲＦ帯域の高周波放電を用いている。その他、光ＣＶＤ法、あるいは、ＥＣＲ−ＣＶＤ法等が知られているが、このような製造方法の内で、ａ−Ｓｉ系薄膜の品質・大面積での製造の可否・薄膜の価格等をバランスよく満足する成膜方法として、一般的に普及しているのは、１３．５６ＭＨｚのＲＦ放電によるプラズマＣＶＤ法（以下ＲＦプラズマＣＶＤ法と略記）である。
【０００４】
このプラズマＣＶＤ法は、多くの場合モノシランガス（ＳｉＨ4）を用い、必要に応じて水素ガス（Ｈ2）で希釈して、１３．５６ＭＨｚのＲＦ放電により原料ガスを分解して反応性のある活性種を作り、活性種から基板上にａ−Ｓｉ系薄膜を堆積させるものである。この種の方法により製造したａ−Ｓｉ系薄膜は、薄膜トランジスタ、薄膜トランジスタ型光センサー、太陽電池等のａ−Ｓｉ系薄膜デバイスに用いられている。
【０００５】
上記ＲＦプラズマＣＶＤ法を改良する方法として、これまでのＲＦ帯域の高周波放電より周波数を上げることを検討した例が報告されている。即ち、９０年秋、９１年春の応用物理学関係連合講演会（２８ｐ−ＭＦ−１４、２８ｐ−Ｓ−４）では東工大の小田らが周波数１４４ＭＨｚの高周波で放電を行い、これによりａ−Ｓｉを作成して評価している。しかしながら、この報告では１３．５６ＭＨｚと１４４ＭＨｚのみでの検討であり、大面積化や生産を考えた場合、ＶＨＦ帯での周波数の充分な最適化までは至っていない。
【０００６】
また、周波数を上げることにより成膜面上の空間全面に均一な放電を作り出すことができ、その結果均一な成膜速度を実現できたことが持開平３−６４４６６号公報に開示されている。しかしながら、この公報では単に均一に成膜できたことが記載されているだけであり、ＶＨＦ帯の高周波が膜質に対してどのような影響、技術的効果を生じるのか記載されていない。
更に、特開平２−２２５６７４号公報では、周波数１ｋＨｚから１００ＭＨｚの記述があるが、ＶＨＦ帯での技術的作用効果についてはなんら記載されておらず、これはＲＦ帯での技術延長に過ぎない。
【０００７】
また更に、主に薄膜多結晶シリコン薄膜や、微結晶シリコン薄膜に関するものであるが、特開２０００−２９９４８４号公報に５Ｔｏｒｒ以上の高圧力下での成膜方法が記載されている。この公報では、多結晶薄膜の成膜速度が上がることや配向性が改善されることが記載されている。しかしながら、結晶薄膜を得る条件は、一般的に原料ガスに対して希釈ガスを多量に使用する条件であるためａ−Ｓｉ系薄膜製造時に問題となるパーティクルが発生しづらく、従って雰囲気中に気相反応で発生するパーティクルの対策について、ほとんど考慮されていない。特に、ａ−Ｓｉ系薄膜を３Å／ｓ以上の高速で成膜する場合、この公報に記載された条件では、気相反応で発生するパーティクルを抑えることは不可能である。
【０００８】
また米国特許第４９３３２０３号では、ＶＨＦ帯の高周波を用いて、ａ−Ｓｉ薄膜の検討を行い、周波数と電極間距離の関係を最適化しているが、この関係は後述する我々の解決しようとしている課題に対して、不充分である。
また、特開平８−２８８２２８号公報では、パルス放電を行うことで１０Å／ｓ程度までは高品質な非晶質膜を作製できるとしている。しかし、この方法で、３Å／ｓ以上の成膜速度で作製された膜をセルに適用すると光照射時にセル特性の大幅な劣化が起こる。
【０００９】
【発明が解決しようとする課題】
薄膜光電変換装置の代表的なものとしてａ−Ｓｉ系太陽電池があり、光電変換材料は通常２００℃前後の低い成膜温度の下でプラズマＣＶＤ法によって形成されるので、ガラス、ステンレス、有機フイルム等の安価な基板上に形成することができ、低コストの光電変換装置のための有力材料として期待されている。また、ａ−Ｓｉは可視光領域での吸収係数が大きいので、５００ｎｍ以下の薄い膜厚のａ−Ｓｉ光電変換層を用いた太陽電池において１５ｍＡ／ｃｍ2以上の短絡電流が実現されている。しかしながら、高品質な非晶質膜の作製は、通常１Å／ｓの成膜速度でしか達成できない。
ＣＶＤ装置のタクトはＩ層の成膜速度により律速されている。その成膜速度の向上は、光電変換層の成膜装置のスループットを上げていく上において避けられない課題となる。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、ポリシランパウダー（パーティクル）の発生を抑制しつつ高速成膜を達成し、かつ太陽電池等の光半導体デバイスとしても充分に活用できる高品質な半導体薄膜を形成する製造方法及びその製造方法に用いるプラズマＣＶＤ装置を提供することにある。つまり、従来の平行平板型の大型プラズマＣＶＤ装置において電極間距離の制御が難しく、放電の分布制御が容易ではなかった高圧力領域において、高速で高品質な非晶質膜を再現性よく作製できる装置とその方法について提案するものである。これによって、光電変換デバイスの一つである太陽電池で、光照射により光導電率（σＰ）の特性が低下する光劣化を抑え、大面積デバイスにおいては、膜厚・膜質分布に起因するデバイス特性の分布等による歩留の低下も最小限にすることを可能にする。その結果、薄膜デバイスに利用できる高品位な膜は、成膜速度が小さいため生産能力が上がらず価格の低減が困難であることの問題解決に繋がる。
【００１１】
かくして本発明によれば、圧力が３Ｔｏｒｒ以上に設定されるプラズマ反応室と、シラン系ガスと水素ガスを主成分として含む原料ガスをプラズマ反応室に導入するガス導入ラインと、プラズマ反応室内に設けられたアノード及びカソードからなる一対のプラズマ放電電極と、一対のプラズマ放電電極に２７ＭＨｚ以上の周波数でパルス変調された電力を印加するプラズマ放電電源とを備え、アノードが、カソードに対向する面上に基板ホルダーを有し、アノード上の基板ホルダーに載置された基板とカソードとの間隔が１ｍｍ〜１ｃｍになるように一対のプラズマ放電電極の間隔が設定されてなり、前記基板のカソード側の平面と、該平面より高い前記基板ホルダーのカソード側の面の間の間隔が、前記一対のプラズマ放電電極の間隔の３０〜８０％であることを特徴とする非晶質シリコン系薄膜を製造するための第１のプラズマＣＶＤ装置が提供される。
【００１２】
更に、本発明によれば、圧力が３Ｔｏｒｒ以上に設定されるプラズマ反応室と、シラン系ガスと水素ガスを主成分として含む原料ガスをプラズマ反応室に導入するガス導入ラインと、プラズマ反応室内に設けられた基板ホルダーと、基板ホルダーに設けられたアノード及びカソードからなる一対のプラズマ放電電極と、一対のプラズマ放電電極に電力を印加するプラズマ放電電源とを備え、基板ホルダーに載置された基板とカソードとの間隔が１ｍｍ〜１ｃｍになるように一対のプラズマ放電電極の間隔が設定されてなり、非晶質シリコン系薄膜の成膜温度以上の耐熱性能をもつ絶縁物からなるスペーサーが、前記一対のプラズマ放電電極が所定の間隔を有するように設置されることを特徴とする非晶質シリコン系薄膜を製造するための第２のプラズマＣＶＤ装置が提供される。
また、本発明によれば、上記プラズマＣＶＤ装置を用いたａ−Ｓｉ系薄膜の製造方法が提供される。
【００１３】
【発明の実施の形態】
まず、本発明において、ａ−Ｓｉ系薄膜は、アモルファス状態のＳｉを含む限り特に限定されない。具体的な、ａ−Ｓｉ系薄膜には、ａ−Ｓｉ：（Ｈ、ｎ型不純物又はｐ型不純物）薄膜、ａ−ＳｉＣ薄膜、ａ−ＳｉＧｅ薄膜等が挙げられる。更に、本発明のａ−Ｓｉ系薄膜には、少量のシリコン系結晶を含んでいてもよい。
【００１４】
本発明の第１のプラズマＣＶＤ装置は、プラズマ反応室と、シラン系ガスと水素ガスを主成分として含む原料ガスをプラズマ反応室に導入するガス導入ラインと、プラズマ反応室内に設けられたアノード及びカソードからなる一対のプラズマ放電電極と、一対のプラズマ放電電極に電力を印加するプラズマ放電電源と、アノードのカソードに対向する面上に設けられた基板ホルダーとからなる。
第１のプラズマＣＶＤ装置においては、プラズマ反応室の圧力が３Ｔｏｒｒ以上に設定され、一対のプラズマ放電電極に２７ＭＨｚ以上の周波数でパルス変調された電力が印加され、基板とカソードとの間隔が１ｍｍ〜１ｃｍになるように一対のプラズマ放電電極の間隔が設定されている。
【００１５】
プラズマ反応室の圧力が３Ｔｏｒｒ未満の場合、放電を維持することが困難であり、膜自体を形成することが困難である。一対のプラズマ放電電極に印加される電力が、２７ＭＨｚ以下の周波数である場合、明瞭な効果が現れにくいので好ましくない。また、この周波数はパルス変調されている。パルス変調の例を図１（ａ）及び（ｂ）に示す。これら図において、プラズマの励起周波数は２７ＭＨｚ以上であり、波形は図中の正弦波で表される。図のように高周波電力は常時発生させるのではなく、エネルギーの供給を時分割制御することでパルス変調することができる。時分割制御は、制御手段を持った電源により行うことができる。エネルギーの供給中に発生する活性種は、電源の周波数が同じであるなら一定割合である。エネルギーの供給を停止している時間中に、プラズマ中に帯電して浮遊している膜質の悪化を招く活性種を取り除くことができる。従って、パルス変調することで膜質の制御を行うことができる。図１（ａ）及び（ｂ）では、完全にエネルギーの供給を停止している時間を設けているが、パルス変調できさえすれば、完全に停止しなくてもよい。なお、高周波電力のパワー密度は、１００ｍＷ／ｃｍ2以上であることが好ましく、１００〜５００ｍＷ／ｃｍ2であることがより好ましい。１００ｍＷ／ｃｍ2以上とすることで、３Å／ｓ以上の成膜速度が達成しやすくなる。
【００１６】
基板とカソードとの間隔が１ｍｍ未満及び１ｃｍより広い場合、放電を維持することが困難であり、膜自体を形成することが困難である。
なお、圧力は３〜２０Ｔｏｒｒであることが好ましく、周波数は２７〜１００ＭＨｚであることが好ましく、基板とカソードとの間隔は１〜１０ｍｍであることが好ましい。
プラズマＣＶＤ装置の各構成物は、上記特定の関係になるように適宜設定を変更すること以外は、公知のプラズマＣＶＤ装置の各構成物をそのまま使用することができる。
ただし、各構成物が以下のように設定されていることが、より好ましい。
【００１７】
まず、基板ホルダーは、基板を載置したときに、基板面側が低い段差をもち、段差が、一対のプラズマ放電電極の間隔の３０〜８０％の長さを有することが好ましい。３０％未満の長さの場合、基板上への放電の封じ込めを充分行うことが困難となる恐れがある。一方、８０％より長い場合、カソードとアノード間に局所的な異常放電が起こる恐れがある。
次に、基板ホルダーは、基板とカソード間の所定の間隔に対応する厚みの絶縁性のスペーサーを備えることが好ましい。スペーサーを設けることで、原料ガスをスムーズに基板とカソード間に流すことができる。絶縁性のスペーサーとしては、電気的に絶縁性を有していさえすれば特に限定されない。スペーサーの構成材料としては、セラミック製の碍子やテフロン等が挙げられる。この絶縁性のスペーサーの平面形状は、原料ガスの流路を妨げない形状であれば特に限定されない。平面形状としては、アイランド状、棒状又は連続的な帯状の形状が挙げられる。
【００１８】
また、上記のように基板ホルダー側に設けることに代えて、スペーサーを、カソードとアノード間の放電領域から１ｃｍ以上隔てられた領域のカソード上に位置してもよい。１ｃｍ未満の場合、スペーサーが放電空間と接触するため、成膜に影響を与える恐れがあると共に、ａ−Ｓｉ系薄膜がスペーサーへも形成され、カソードとアノード間の絶縁を維持できなくなる恐れがある。なお、１ｃｍ以上隔てられかつ反応室内に設置可能であれば、スペーサーがどの位置に設けられていてもよい。絶縁性のスペーサーとしては、電気的に絶縁性を有していさえすれば特に限定されない。このスペーサーの平面形状は、カソードの周囲に原料ガスの流路を妨げない形状であれば特に限定されない。平面形状としては、棒状又は連続的な帯状の形状が挙げられる。
【００１９】
次に、カソードは、その表面に２個／ｃｍ2以上の密度で前記原料ガスの放出口を有し、ガス放出口が、各々０．１〜１ｍｍの範囲内の径を有することが好ましい。放出口の密度が、２個／ｃｍ2未満の場合、面内でガス供給不足による膜むらが発生する恐れがある。放出口の径（直径）が０．１ｍｍ未満の場合、継続使用時に電極に付着した膜が放出口をふさぐ恐れがある。１ｍｍより大きい場合、放出口から遠い範囲まで原料ガスを行き渡らせることが困難であるため膜厚分布が大きくなる恐れがある。更に、放出口付近が原料ガスにより冷却されるため、その部分では成膜温度が維持できず、膜質の低下が生じる恐れがある。放出口の密度は、２〜１０個／ｃｍ2であることがより好ましく、その径は０．１〜０．５ｍｍであることがより好ましい。
【００２０】
また、基板の各辺の長さが、カソードより５〜３０％大きいことが好ましい。長さが５％未満の場合、プラズマが基板面上に固定されない恐れがあり、３０％より大きい場合、基板上の有効成膜範囲外の比率が増える恐れがある。より好ましい長さは、５〜１０％である。
更に、反応室内に導入されるシラン系ガスに対する水素ガスの流量比が、１０〜５０倍であることが好ましく、２０〜５０倍であることがより好ましい。
次に、本発明の第２のプラズマＣＶＤ装置は、プラズマ反応室と、シラン系ガスと水素ガスを主成分として含む原料ガスをプラズマ反応室に導入するガス導入ラインと、プラズマ反応室内に設けられた基板ホルダーと、基板ホルダーに設けられたアノード及びカソードからなる一対のプラズマ放電電極と、一対のプラズマ放電電極に電力を印加するプラズマ放電電源とからなる。
【００２１】
第２のプラズマＣＶＤ装置においては、プラズマ反応室の圧力が３Ｔｏｒｒ以上に設定され、基板とカソードとの間隔が１ｍｍ〜１ｃｍになるように一対のプラズマ放電電極の間隔が設定されている。プラズマ反応室の圧力が３Ｔｏｒｒ未満の場合、放電を維持することが困難であり、膜自体を形成することが困難である。これらの圧力及び間隔に設定した理由は、上記第１のプラズマＣＶＤ装置と同一である。
【００２２】
この装置では、基板ホルダーがアノード及びカソードからなる一対のプラズマ放電電極を備えている。このようにすることで、アノードとカソード間の間隔を正確に設定することができる。また、放電を基板ホルダーの内部で行うことができるため、パウダーの発生を抑えることができる。
プラズマＣＶＤ装置の各構成物は、上記特定の関係になるように適宜設定を変更すること以外は、公知のプラズマＣＶＤ装置の各構成物をそのまま使用することができる。
ただし、各構成物が以下のように設定されていることが、より好ましい。
【００２３】
まず、プラズマ放電電源から一対のプラズマ放電電極へ電力の印加を、可動式でかつプラズマ反応室内に位置する給電機構を介して行うことが好ましい。このような構成の給電機構を使用することで、基板とカソードが一対となった放電電極への給電を実現することができる。
次に、一対のプラズマ放電電極の所定の間隔は、ａ−Ｓｉ系薄膜の成膜温度以上の耐熱性能をもつ絶縁物からなるスペーサーにより実現することが好ましい。この絶縁物は、電気的な絶縁性を有する限り特に限定されないが、有機絶縁物（例えば、テフロン）を使用することが好ましい。
【００２４】
更に、第１のプラズマＣＶＤ装置と同様に、カソードの表面に２個／ｃｍ2以上の密度で、各々０．１〜１ｍｍの範囲内の径を有する放出口を備え、基板の各辺の長さが、カソードより５〜３０％大きいことが好ましい。
なお、第１のプラズマＣＶＤ装置と同様に、プラズマ放電電極には２７ＭＨｚ以上の周波数でパルス変調された電力を印加することが好ましい。
【００２５】
本発明では、上記第１及び第２のプラズマＣＶＤ装置を使用した非晶質シリコン系薄膜の製造方法も提供される。
具体的には、
（１）ａ−Ｓｉ系膜をその厚さ方向に３〜１０Å／ｓの速度で堆積する、
（２）シラン系ガスに対する前記水素ガスの流量比が１〜５０倍である、又は
（３）ａ−Ｓｉ系薄膜を１０〜１０００ｍＷ／ｃｍ2のプラズマ放電電力密度の下に堆積する
方法が挙げられる。（１）〜（３）の方法は、すべて備えていることがより好ましい。
【００２６】
（１）において、速度が３Å／ｓ未満の場合、通常のＲＦ電源を用いた成膜装置でも高品質な膜を得ることが可能である。一方、１０Å／ｓより早い場合、膜質悪化の原因となるパウダーの発生の恐れがある。（２）において、流量比が１倍未満の場合、膜質悪化の原因となるパウダーの発生の恐れがある。一方、５０倍より大きい場合、成膜速度が十分に確保できない恐れがある。（３）において、放電電力密度が１０ｍＷ／ｃｍ2未満の場合、成膜速度が十分に確保できない恐れがある。一方、１０００ｍＷ／ｃｍ2より大きい場合、膜に対するプラズマダメージが発生する恐れがある。
更に、第１のプラズマＣＶＤ装置を使用したａ−Ｓｉ系薄膜の製造方法において、プラズマ放電電源のｏｎ／ｏｆｆ比が１／５以下であることが好ましい。プラズマ放電電源のｏｎ／ｏｆｆ比を１／５以下とすることで、膜中水素含有量において、Ｓｉ−Ｈ2モードを抑制することができるため、高品質な薄膜を得ることができる。
【００２７】
本発明によれば、
（１）１００〜２５０℃の基板温度の下で形成され得るａ−Ｓｉ系薄膜であり、０．５〜３０原子％の水素を含有するａ−Ｓｉ系薄膜、又は
（２）膜中水素含有量において、Ｓｉ−Ｈ2モードが２％以下であるａ−Ｓｉ系薄膜
を提供することができる。上記（１）及び（２）は両方備えていることが好ましい。
（１）において、基板温度を１００〜２５０℃にすることで、膜中欠陥密度を抑え、かつ太陽電池素子等のデバイス作製に使用することができる。また、そのときの良質な膜は、０．５〜３０原子％の水素を含有する。
（２）において、Ｓｉ−Ｈ2モードが２％より大きい場合、薄膜の光感度等の物性が悪くなる恐れがある。より好ましいＳｉ−Ｈ2モードは１％以下である。なお、Ｓｉ−Ｈ2モードはできるだけ小さいことが好ましいため、下限は０％である。
【００２８】
【実施例】
以下、本発明を実施例により更に説明するが、本発明はこれら実施例により限定されるものではない。
実施例１
この実施例では、４族水素化合物の原料ガスとしてモノシランを用いて太陽電池用の半導体薄膜であるａ−Ｓｉ：Ｈ膜を成膜した。
図２に、実施例１に使用したプラズマＣＶＤ装置（第１のプラズマＣＶＤ装置に対応）の模式図を、図３に基板ホルダーの概略断面図を示す。この装置は、いわゆる容量結合型のプラズマＣＶＤ装置であり、反応室１のカソード２と高周波電源３及び変調用電源４とがマッチング回路５を介して接続され、カソード２と基板６を固定したアノード７（９）との間の領域においてプラズマ８を発生させるという構造を有している。図３において、１０は基板ホルダーを意味する。
【００２９】
実施例１では、カソードとアノードの電極間距離を１ｃｍとした。カソードにはその表面に４個／ｃｍ2以上の密度で原料ガスの放出口を有し、それらのガス放出口の各々は０．５ｍｍの範囲内の径を有するものを用いた。このプラズマＣＶＤ装置においては、流量コントローラ（図示せず）によって５００ｓｃｃｍのシランガスと５０００ｓｃｃｍの水素ガスを反応室１に流量制御しながら導入し（導入口を図示せず）、一定の流量割合で排気して、反応室１内の圧力５Ｔｏｒｒに維持した。
【００３０】
また、高周波電源３の発振周波数は２７．１２ＭＨｚで、この高周波電力に直流的にオン・オフを一定周期で繰り返す変調用電源４の低周波電力を重ね合わせ、２７．１２ＭＨｚの高周波電力を周期的にオン・オフする変調高周波電力を発生させた（図１（ａ）参照）。この変調高周波電力は、マッチング回路５を介してカソード２に供給されており、これによりカソード２とアノード７との間の領域でプラズマ８が発生することになる。
【００３１】
基板は、９８０ｍｍｘ７３０ｍｍのガラス基板を用いた。基板を保持するホルダー（図示せず）は基板面と段差をもち、基板の平面とホルダーのカソード最近接面との距離が０．３ｃｍとなるものを用いた。なお、本実施例においては、基板温度を２３０℃、パルス電源のｏｎ／ｏｆｆ時間をｏｎ＝５μｓ／ｏｆｆ＝５０μｓに、高周波パワーを１００ｍＷ／ｃｍ2に設定した。
上記装置を用いて、シランプラズマを両電極間に発生させることによって、基板６上にａ−Ｓｉ：Ｈ膜を堆積させることができた。
【００３２】
実施例１で成膜されたａ−Ｓｉ薄膜を成膜速度、面内膜厚分布、導電率、含有水素量を測定した。従来例として、電極間距離が３ｃｍ、成膜時圧力が１Ｔｏｒｒ以下として成膜した膜の結果と共に実施例１の結果を表１に示す。その結果、従来よりも高い成膜速度であるにもかかわらず、光導電率、及び光導電率／暗導電率の比に優れ、従来膜と比べて高品質なａ−Ｓｉ：Ｈ膜が得られた。また、パルス電源のｏｎ／ｏｆｆ比を１／５以下にすることにより、パウダー発生を抑えメンテナンス頻度が大幅に減少した。更に、基板ホルダーとカソード間の距離が電極間距離より狭くなる形状により放電空間の実質的な電極間距離の差を充分に確保し、不必要な基板周囲の放電を効果的に抑制することができた。
【００３３】
本発明におけるａ−Ｓｉ系薄膜の形成方法では、従来の１Ｔｏｒｒ以下の圧力条件に比べて高圧力が用いられるので、膜中のイオンダメージが極力低減できた。したがって、成膜速度を速めるために高周波パワーを高くしたりガス流量を増加させたりしても、堆積膜表面でのイオンダメージが少なく、良質の膜を高速度で形成できた。また、高圧力条件で成膜を行なえば反応室内のパウダー生成による汚染が懸念されるが、原料ガスが水素のような高熱伝導性ガスで大量に希釈されているので、このような問題も起こりにくかった。
【００３４】
実施例２
パルスｏｎ時間の比を変化させること以外は実施例１と同様にして薄膜を形成し、その結合水素量を測定した。結果を図４に示す。
また、成膜圧力を変化させること以外は実施例１と同様にして薄膜を形成し、その結合水素量を測定した。結果を図５に示す。
更に、放電周波数を変化させること以外は実施例１と同様にして薄膜を形成し、その結合水素量を測定した。結果を図６に示す。
更にまた、電極間距離を変化させること以外は実施例１と同様にして薄膜を形成し、その結合水素量を測定した。結果を図７に示す。
【００３５】
図４から、パルスｏｎ時間の比が２０％（１／５）を超えると、ＳｉＨ2が増加して膜質が劣化することがわかった。図５から、成膜圧力が３Ｔｏｒｒ未満では放電が維持できず、３〜８Ｔｏｒｒで良好な膜質を得ることができた。また、３Ｔｏｒｒに近いほど膜質がよいことがわかった。図６から、放電周波数が２７ＭＨｚ以上の場合、良好な膜質を得ることができた。図７から、電極間距離が１ｍｍ未満では放電が維持できず、１〜１０ｍｍで良好な膜質を得ることができた。
【００３６】
実施例３
基板を保持するホルダーがホルダーとカソード間の距離に対応する厚みの絶縁性のスペーサーが原料ガスの流路を妨げないように連続した帯状に配置されているものを用いること以外は実施例１と同様にして薄膜を形成した。スペーサーはカソード周囲にあるアースシールド（図示せず）と接触させた。アースシールド面はカソード面と同一の高さにあるためスペーサーの厚みが電極間距離と一致した。基板ホルダーの断面図を図８に示す。図中、９はアノードを意味する。
結果、表１に示すように、従来よりも高い成膜速度を確認し、光導電率、及び光導電率／暗導電率の比の優れた高品質なａ−Ｓｉ：Ｈ薄膜が得られた。
この実施例から、基板ホルダーが電極間距離に対応したスペーサーを具備することにより、電極間距離の面内分布を最小に抑えることができ、その結果膜厚分布の減少することができた。
【００３７】
実施例４
カソードの周囲に放電領域から１ｃｍ以上隔てられた領域に位置する基板ホルダーとカソード間の距離に対応する距離を隔てるために設けられた絶縁性のスペーサーを原料ガスの流路を妨げないよう連続した帯状に配置されているものを用いること以外は実施例１と同様にして薄膜を形成した。また、このスペーサーは放電領域から１ｃｍ以上離れたアースシールド上に装備させた。カソードの断面図を図９に示す。図中、１１はスペーサー、１２はアースシールドを意味する。結果、表１に示すように、従来よりも高い成膜速度を確認し、光導電率、及び光導電率／暗導電率の比の優れた高品質なａ−Ｓｉ：Ｈ薄膜が得られた。装置内に配置されたカソードに電極間距離に対応した絶縁スペーサーを具備することにより、電極間距離の面内分布を最小に抑えることができ、その結果膜厚分布を減少することができた。
【００３８】
実施例５
カソードとアノードの一対のプラズマ放電電極をもち、両電極が１ｃｍの一定間隔でテフロン製絶縁スペーサーを介して設置されている基板ホルダーを用いた。また、プラズマＣＶＤ装置において、成膜チャンバー内に可動式の給電機構を備えているものを用いること以外は実施例１と同様にして薄膜を形成した。この実施例で使用した基板ホルダーの断面図を図１０に示す。
結果、表１に示すように、従来よりも高い成膜速度を確認し、光導電率、及び光導電率／暗導電率の比の優れた高品質なａ−Ｓｉ：Ｈ膜が得られた。この装置によれば、１ｃｍ以下の狭い電極間距離であっても両電極間距離の正確な校正が容易であり、しかも放電が基板ホルダー内部に制限されるため真空装置内のパウダー発生が皆無となり、メンテナンスフリーを実現し、生産性を向上することができた。
【００３９】
【表１】
0003960792.tif 000002
【００４０】
実施例のａ−Ｓｉ系薄膜の形成条件において、その成膜速度が３Å／ｓ以上にされ得る。また、得られるａ−Ｓｉ系薄膜は、ＦＴ−ＩＲ法により求められる膜中水素含有量が０．５原子％以上で３０原子％以下の範囲内にあり、好ましくは１０原子％以上で２０原子％以下の範囲内にあることがより好ましい。また、高品質な膜質を保つためには、Ｓｉ−Ｈ2モードが２％以下であることが更に好ましい。実施例のａ−Ｓｉ薄膜は、高速成膜条件ながら、光劣化の小さい光電変換層として機能することがわかった。
【００４１】
実施例６
カソードとアノードの一対のプラズマ放電電極をもち、アノード側にカソードより大きい基板を設置し成膜を試みたこと以外は実施例１と同様にして薄膜を形成した。基板は、各辺の長さがカソードより５、１０、３０、５０％大きいものを用いた。
結果、成膜領域では従来よりも高い成膜速度を確認し、光導電率、及び光導電率／暗導電率の比の優れた高品質なａ−Ｓｉ：Ｈ薄膜が得られた。基板の各辺３０％以下大きくした場合、放電領域に対する基板周辺の影響が減少するため、放電領域が一様に広がることが確認できた。基板が３０％以上大きくても、放電領域に対する基板周辺の影響は充分小さく、成膜領域の増加は見られなかった。
この基板ホルダーを使用すれば、１ｃｍ以下の狭い電極間距離であっても両電極間距離の正確な校正が容易であり、しかも放電が基板ホルダー内部に制限されるため真空装置内のパウダー発生が皆無となり、メンテナンスフリーを実現し、生産性を向上することができた。
【００４２】
【発明の効果】
本発明によれば、以下のような効果が得られる。
（１）水素化アモルファス薄膜を高速で堆積した場合にも、光導電率、及び光導電率／暗導電率の比の優れた高品質な半導体薄膜が高歩留まりで得られ、また大面積においても均一な膜厚、均一な膜質の半導体薄膜を得られ、太陽電池、感光ドラム、各種光センサー等の光半導体デバイス及びＴＦＴ等の半導体薄膜として連用できる。
（２）高スループットで生産することが可能となり、低コストで高性能の半導体デバイスを提供できるようになる。
（３）放電プラズマが基板上のみに閉じ込められるためトレイ上での粉体発生が全くなく、メンテナンス作業の効率を飛躍的に向上させることができる。
【図面の簡単な説明】
【図１】本発明のパルス変調の例を示す図である。
【図２】実施例１のプラズマＣＶＤ装置の模式図である。
【図３】実施例１の基板ホルダーを示す断面図である。
【図４】実施例２のパルスｏｎ時間の比と結合水素量の関係を示すグラフである。
【図５】実施例２の成膜圧力と結合水素量の関係を示すグラフである。
【図６】実施例２の放電周波数と結合水素量の関係を示すグラフである。
【図７】実施例２の電極間距離と結合水素量の関係を示すグラフである。
【図８】実施例３の基板ホルダーを示す断面図である。
【図９】実施例４のカソードを示す断面図である。
【図１０】実施例５の基板ホルダーを示す断面図である。
【符号の説明】
１  反応室
２  カソード
３  高周波電源
４  変調用電源
５  マッチング回路
６  基板
７  アノード
８  プラズマ
９  アノード
１０  基板ホルダー
１１  スペーサー
１２  アースシールド
【図１】
0003960792.tif 000003
【図２】
0003960792.tif 000004
【図３】
0003960792.tif 000005
【図４】
0003960792.tif 000006
【図５】
0003960792.tif 000007
【図６】
0003960792.tif 000008
【図７】
0003960792.tif 000009
【図８】
0003960792.tif 000010
【図９】
0003960792.tif 000011
【図１０】
0003960792.tif 000012