(57)【特許請求の範囲】
【請求項１】
フレーム内の一定単位毎のデータをシャフリングもしくはデシャフリングして書き込み／読み出しを行う際のメモリ制御方法において、
シャッフリングもしくはデシャッフリングの規則に基づいて、一つのメモリ内の一の領域から一定単位のデータを読み出し、当該一定単位のデータが読み出された一の領域に新たなデータを書き込むと同時に、他の一の領域から一定単位のデータを読み出し、
１フレーム内のデータ量が基本仕様モードの１／２となる長時間仕様モードの場合に、１フレームの半分のデータ量のデータに対して、上記メモリの半分の領域を使用した上記シャッフリングもしくはデシャッフリングを行う
ことを特徴とするメモリ制御方法。
【請求項２】
上記一定単位を、ディジタルビデオフォーマットの１マクロブロック又は１ビデオセグメントとする
ことを特徴とする請求項１記載のメモリ制御方法。
【請求項３】
上記メモリの半分の領域を交互に使用して、上記シャッフリングもしくはデシャッフリングを行う
ことを特徴とする請求項１記載のメモリ制御方法。
【請求項４】
上記メモリの半分の領域を交互に使用する際に、各半分の領域間のデータ転送によるフレーム間データ補完を行う
ことを特徴とする請求項３記載のメモリ制御方法。
【請求項５】
フレーム単位のデータをシャフリングもしくはデシャフリングして記録／再生する記録再生装置において、
上記１フレーム分のデータを格納する格納手段と、
上記格納手段の書き込み／読み出しのアドレスを制御するアドレス制御手段とを有し、
上記アドレス制御手段は、シャッフリングもしくはデシャッフリングの規則に基づいて、上記格納手段内の一の領域から一定単位のデータを読み出し、当該一定単位のデータが読み出された一の領域に新たなデータを書き込むと同時に、他の一の領域から一定単位のデータを読み出すアドレス制御を行い、
１フレーム内のデータ量が基本仕様モードの１／２となる長時間仕様モードの場合に、１フレームの半分のデータ量のデータに対して、上記格納手段の半分の領域を使用した上記シャッフリングもしくはデシャッフリングを行う
ことを特徴とする記録再生装置。
【請求項６】
上記一定単位をディジタルビデオフォーマットの１マクロブロック又は１ビデオセグメントとする
ことを特徴とする請求項５記載の記録再生装置。
【請求項７】
上記格納手段の半分の領域を交互に使用して、上記シャッフリングもしくはデシャッフリングを行う
ことを特徴とする請求項５記載の記録再生装置。
【請求項８】
上記格納手段の半分の領域を交互に使用する際に、各半分の領域間のデータ転送によるフレーム間データ補完を行う
ことを特徴とする請求項７記載の記録再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば民生用のディジタルビデオテープレコーダ等におけるビデオデータの記録デシャッフリング処理及び再生シャッフリング処理などに使用するメモリに適用されるメモリ制御方法、及びそのメモリ制御方法が適用される記録再生装置に関する。
【０００２】
【従来の技術】
いわゆるディジタルビデオフォーマット（以下、ＤＶフォーマットと呼ぶ）が適用される民生用ディジタルビデオテープレコーダでの記録信号処理においては、カメラブロックにて生成された映像信号や外部から供給された映像信号が、ブロッキング及びシャッフリング処理、ＤＣＴ（離散コサイン変換）処理、フレーミング処理、記録デシャッフリング処理、パリティ生成及び付加処理、記録変調処理等を経て、磁気テープ上に所定のテープフォーマットにて記録される。
【０００３】
逆に、上記映像信号が記録された磁気テープを再生する場合においては、磁気テープから再生された映像信号が、再生復調処理、エラー訂正処理、再生シャッフリング処理、デフレーミング処理、ＩＤＣＴ（逆離散コサイン変換）処理、デブロッキング及びデシャッフリング処理を経て、例えばモニタ等に送られて表示される。
【０００４】
ここで、上記ディジタルビデオテープレコーダにおいては、１フレーム分のビデオデータ量に相当する１Ｍビットのメモリ（ＲＡＭ）２つを、交互に切り換えて使用するいわゆるバンク動作によって、上記記録時の記録デシャッフリング処理および再生時の再生シャッフリング処理を実現している。
【０００５】
すなわち、記録デシャッフリング処理とは、図１５に示すように、ある規則性（シャッフリングパターン）に則って既にシャッフルされている１画面分のデータを、画面の左上から右下に向かう順番に並べ替える動作であり、逆に、再生シャッフリング処理とは、画面の左上から右下に向かう順番に対応した順序で入力される１画面のデータを、ある規則性（デシャッフリングパターン）に則って読み出していく動作である。したがって、記録デシャッフリング処理、再生シャッフリング処理の何れの場合も、入出力間でデータがシャッフルされているため、例えばあるデータを出力しなければならないタイミングがきたときに、そのデータが時間的に未だ入力されていないということが起こり得る。このようなことから、記録デシャッフリング処理、再生シャッフリング処理の何れの場合においても、予めフレームメモリに１フレーム分のデータを貯めておき、上記シャッフリングパターン或いはデシャッフリングパターンに則って当該フレームメモリから読み出しを行うようなメモリ制御が必要であり、また、フレームの時間的な連続性を保つためには、当該フレームメモリを２バンク（ＢＡＮＫ１，２）分設けて、ある１フレーム期間に片方のフレームメモリ（例えばＢＡＮＫ１）の書き込み動作を行っている間に、もう一方のフレームメモリ（例えばＢＡＮＫ２）を読み出し動作させるようなバンク動作が行われている。
【０００６】
なお、記録デシャッフリング処理、再生シャッフリング処理におけるシャッフリング（或いはデシャッフリング）の単位は、図１５及び図１６（ｃ）中のＡ０〜Ａ９，Ｂ０〜Ｂ９，Ｃ０〜Ｃ９，Ｄ０〜Ｄ９，Ｅ０〜Ｅ９にて示すスーパーブロックと呼ばれる単位毎に行われる。当該スーパーブロックは、ＤＶフォーマットにおける例えばテレビジョン標準放送方式のいわゆるＮＴＳＣ放送方式のＳＤモード（基本仕様モード）の場合、図１５及び図１６（ｃ）に示すように１画面を１０個（ＰＡＬ方式の場合は１２個）のトラックに分割し、さらにそれぞれのトラックを５つに分割して得られるものである。一つのスーパーブロックは、図１６（ｂ）に示すように２７個のマクロブロックＭＢ０〜ＭＢ２６で構成され、一つのマクロブロックは、図１６（ａ）に示すように８０個の圧縮された輝度及び色差のデータＧ０〜Ｇ７９とからなる。
【０００７】
【発明が解決しようとする課題】
ところで、上述したような２つのフレームメモリのバンク動作は、入出力データ（スーパーブロック）に対するそれぞれのメモリのアドレス配置をシンプルに構成できる反面、使用するメモリの容量が多く必要になり、コストと基板面積も増加してしまっている。また、２つの１ＭビットのＲＡＭをバンク動作させる制御におけるアドレス管理も複雑である。さらに、将来、例えばＡＳＩＣ（Application Specific Integrated Circuit：特定用途向けＩＣ）にＤＲＡＭ（ダイナミックＲＡＭ）等を内蔵することになった場合に不利である。
【０００８】
そこで、本発明はこのような状況に鑑みてなされたものであり、メモリの容量を少なくでき、基板面積とコストを減少させ、メモリのアドレス管理も容易にすることが可能なメモリ制御方法及びそのメモリ制御方法が適用される記録再生装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のメモリ制御方法は、フレーム内の一定単位毎のデータをシャフリングもしくはデシャフリングして書き込み／読み出しを行う際のメモリ制御方法であり、シャッフリングもしくはデシャッフリングの規則に基づいて、一つのメモリ内の一の領域から一定単位のデータを読み出し、その一定単位のデータが読み出された一の領域に新たなデータを書き込むと同時に、他の一の領域から一定単位のデータを読み出し、１フレーム内のデータ量が基本仕様モードの１／２となる長時間仕様モードの場合に、１フレームの半分のデータ量のデータに対して、上記メモリの半分の領域を使用した上記シャッフリングもしくはデシャッフリングを行うことにより、上述の課題を解決する。
【００１０】
また、本発明の記録再生装置は、フレーム単位のデータをシャフリングもしくはデシャフリングして記録／再生する記録再生装置であり、１フレーム分のデータを格納する格納手段と、格納手段の書き込み／読み出しのアドレスを制御するアドレス制御手段とを有し、シャッフリングもしくはデシャッフリングの規則に基づいて、格納手段内の一の領域から一定単位のデータを読み出し、その一定単位のデータが読み出された一の領域に新たなデータを書き込むと同時に、他の一の領域から一定単位のデータを読み出すアドレス制御を行い、１フレーム内のデータ量が基本仕様モードの１／２となる長時間仕様モードの場合に、１フレームの半分のデータ量のデータに対して、上記格納手段の半分の領域を使用した上記シャッフリングもしくはデシャッフリングを行うことにより、上述の課題を解決する。
【００１１】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００１２】
図１と図２には、本発明のメモリ制御方法及び記録再生装置が適用される一実施の形態の構成として、例えば民生用のディジタルビデオテープレコーダ（ＶＴＲ）の記録系と再生系の概略構成を示す。
【００１３】
図１に示すディジタルＶＴＲの記録系において、カメラ・外部ライン入力部１０は、撮像用ＣＣＤ（固体撮像素子）及びレンズ系を備えたカメラ部にて生成した映像信号、或いは、外部からライン入力として供給された映像信号を、ブロッキング・シャッフリング処理部１１に送る。なお、カメラ部からの映像信号或いはライン入力された映像信号がアナログ信号である場合には、ディジタル映像データに変換されてから、ブロッキング・シャッフリング部１１に送られる。
【００１４】
ブロッキング・シャッフリング部１１では、供給されたディジタル映像データを所定単位毎にブロック化し、さらにシャッフリング（記録シャッフリング）する。このブロッキング及び記録シャッフリングされた映像データは、変換符号化処理部１２に送られる。
【００１５】
変換符号化処理部１２では、上記ブロッキング及び記録シャッフリングされた映像データを離散コサイン変換（ＤＣＴ）処理し、さらにそのＤＣＴ係数データをジグザグスキャンした後、量子化及び可変長符号化し、この可変長符号化により得られた圧縮符号データを、フレーミング処理部１３に送る。
【００１６】
フレーミング処理部１３では、上記可変長符号化により得られた圧縮符号データを用いてフレームを構成する。このフレーミング処理部１３にてフレーミングされたデータは、記録デシャッフリング処理部１４に送られる。
【００１７】
当該記録デシャッフリング処理部１４は、後述するようにして、１個のフレームメモリ１７を用いて上記フレームのデータに記録デシャッフリング処理を行う。この記録デシャッフリング処理部１４にて記録デシャッフリング処理された圧縮符号データは、パリティ生成及び付加処理（ＰＴＧ）部１５に送られる。
【００１８】
このパリティ生成及び付加処理部１５では、記録デシャッフリング処理部１４から供給された圧縮符号データからパリティを生成し、この生成したパリティを付加して記録変調処理部１６に送る。
【００１９】
記録変調処理部１６では、供給されたデータをコーディングして磁気テープ（ビデオテープ）に記録する記録信号を生成する。この記録信号は図示しないヘッドにより、所定のテープフォーマットで磁気テープに記録されることになる。
【００２０】
一方、図２に示す民生用ディジタルＶＴＲの再生系においては、図２に示すように、上記記録信号が記録されている磁気テープから信号（再生信号）が読み出され、この再生信号が再生復調処理部２０に送られる。
【００２１】
当該再生復調処理部２０では、再生信号をデコーディングし、エラー訂正（ＥＣＣ）処理部２１に供給する。
【００２２】
エラー訂正処理部２１では、再生復調処理部２０からのデータに付加されているパリティを用いたエラー訂正処理を行い、このエラー訂正後の圧縮符号データを再生シャッフリング処理部２２に送る。
【００２３】
再生シャッフリング処理部２２では、後述するようにして、１個のフレームメモリ２７を用いて上記圧縮符号データに再生シャッフリング処理を行う。この再生シャッフリング処理部２２にて再生シャッフリング処理された圧縮符号データは、デフレーミング処理部２３に送られる。
【００２４】
当該デフレーミング処理部２３では、フレームの圧縮符号データをデフレーミングし、さらにこのデフレーミング処理後の圧縮符号データを、復号逆変換処理部２４に送る。
【００２５】
当該復号逆変換処理部２４では、圧縮符号データを復号伸張して逆量子化することによりＤＣＴ係数データを復元し、さらに逆ジグザグスキャン処理を行ってから逆離散コサイン変換（ＩＤＣＴ）を行い、デブロッキング・デシャッフリング処理部２５に供給する。
【００２６】
デブロッキング・デシャッフリング処理部２５では、復号逆変換処理部２４からのデータのデシャッフリング処理を施した後、ブロックを解く。
【００２７】
上述のように圧縮が解かれ、デシャッフリング処理された後の輝度及び色差信号は、その後、例えばモニタ２６に送られて表示される。
【００２８】
本実施の形態のディジタルＶＴＲは、上記図１の記録デシャッフリング処理部１４における記録デシャッフリング処理の際、及び、図２の再生シャッフリング処理部２２における再生シャッフリング処理の際におけるフレームメモリ（ＲＡＭ）１７，２７のアドレス制御に、図３に示すようなダイナミックアドレッシングを用いることにより、１枚のフレームメモリ１７，２７のみで効率の良い記録デシャッフリング処理、再生シャッフリング処理を実現可能にしている。
【００２９】
すなわち、この図３には、上記ダイナミックアドレッシング動作の一例として、図中（ａ）に示すように、例えばＤ，Ｃ，Ｂ，Ａの順番でスーパーブロックが並んだ入力データ系列を、シャッフリング（この場合はデシャッフリングに相当する）して、Ａ，Ｂ，Ｃ，Ｄの順番でスーパーブロックが並んだ出力データ系列を生成する例を挙げている。
【００３０】
この図３において、入力データ系列は、先ず、初期設定として図３（ｂ）及び（ｇ）に示すように配置され、この初期設定状態ではスーパーブロックＡ０が出力される。
【００３１】
次に、図３（ｃ）に示すように、スーパーブロックＡ０が出力された位置にはスーパーブロックＤ１が置かれると同時に、スーパーブロックＢ０が出力される。その次は、図３（ｄ）に示すように、スーパーブロックＢ０が出力された位置にはスーパーブロックＣ１が置かれると同時に、スーパーブロックＣ０が出力される。
【００３２】
以下同様に、図３（ｅ）に示すように、スーパーブロックＣ０が出力された位置にはスーパーブロックＢ１が置かれると同時に、スーパーブロックＤ０が出力され、その次は、図３（ｆ）に示すように、スーパーブロックＤ０が出力された位置にはスーパーブロックＡ１が置かれる。
【００３３】
以上の動作により、図３（ｇ）の状態であったものが、図３（ｈ）に示す状態となり、各スーパーブロックＡ，Ｂ，Ｃ，Ｄの場所（アドレス）の移動が完了する。
【００３４】
ここで、図４には、フレームメモリのアドレス配置の一例を示す。図４の例では、ＮＴＳＣ方式のＳＤモードを例に挙げている。
【００３５】
この図４において、図中（ａ）はＮＴＳＣ方式のＳＤモードでの１画面を示しており、当該１画面は７２０ピクセル×４８０ピクセルからなる。この１画面は、図４（ｂ）に示すように、０〜９の１０個のトラック（ＰＡＬの場合は１２個）に分割され、さらにそれぞれのトラックは５つのスーパーブロックＡ，Ｂ，Ｃ，Ｄに分割される。一つのスーパーブロックは、図４（ｃ）に示すように、０〜２６の２７個のマクロブロックＭＢで構成されている。なお、図４では、アドレス配置を分かり易くするために、トラック、スーパーブロック、マクロブロックの関係をそのままメモリ上に配置したときの例を示している。
【００３６】
また、上述した圧縮の単位は、図５に示すような５マクロブロックからなる１ビデオセグメントである。
【００３７】
すなわち、この図５において、１ビデオセグメントは、各スーパーブロックＡ，Ｂ，Ｃ，Ｄ，Ｅからそれぞれ１つずつマクロブロックＭＢを集めた５つのマクロブロックからなる。なお、図５中のＡ，Ｂ，Ｃ，Ｄ，ＥはスーパーブロックＡ，Ｂ，Ｃ，Ｄ，Ｅにそれぞれ対応し、ｍは０〜９（トラック数に対応する）であり、ｎは０〜２７（１スーパーブロック内のマクロブロック数に対応する）である。
【００３８】
このように、圧縮の単位は１ビデオセグメントであるため、上記フレームメモリへのデータの受け渡しは当該１ビデオセグメント単位で行うのが適当である。
【００３９】
以下に、本実施の形態のディジタルＶＴＲにおいて、フレームメモリでの１ビデオセグメント単位のダイナミックアドレッシングの具体的な動作説明を行う。
【００４０】
図６には、上記フレームメモリにおける１ビデオセグメント単位のダイナミックアドレッシングの簡単なタイミングチャートを示す。なお、図６中のＶＳ１〜ＶＳ５，ＶＳ１’〜ＶＳ５’は、それぞれ１ビデオセグメントのデータであり、図中Ｒ１，Ｒ２，Ｒ３はフレームメモリ上のあるメモリ領域を示している。
【００４１】
すなわちこの図６において、１つのメモリにおいてダイナミックアドレッシングを行うということは、ある単位処理時間Ｔａにあるメモリ領域Ｒ１に格納されている１ビデオセグメント相当のデータＶＳ１をフレームメモりから読み出し、次の単位処理時間Ｔｂでその空いたメモリ領域Ｒ１に新たな１ビデオセグメントのデータＶＳ１’を書き込む、という処理を繰り返すことである。
【００４２】
なお、図７には、ビデオセグメント単位のダイナミックアドレッシング動作を、例えば２バンク動作の２個のフレームメモリを用いて実現した場合のタイミングチャートを示す。
【００４３】
この図７において、２バンク動作の２個のフレームメモリを用いた場合、一方のバンク（ＢＡＮＫ１）において１ビデオセグメントのデータＶＳ１’，ＶＳ２’、ＶＳ３’を順番に書き込んでいるとき、他方のバンク（ＢＡＮＫ２）では１ビデオセグメントのデータＶＳ１，ＶＳ２．ＶＳ３を順番に読み出すという動作を行っており、バンク信号によって書き込みと読み出しの切り換えがなされた後は、一方のバンク（ＢＡＮＫ１）において１ビデオセグメントのデータＶＳ１’，ＶＳ２’、ＶＳ３’を読み出しているとき、他方のバンク（ＢＡＮＫ２）では１ビデオセグメントのデータＶＳ４’，ＶＳ５’・・・を書き込むという動作を行っている。
【００４４】
このように、図７に示すような２バンク動作で、バンク信号によって各バンクのフレームメモリの書き込みと読み出しの期間が制御されることになるのに対し、図６のダイナミックアドレッシング動作によればそのようなことがない。
【００４５】
次に、図８を用い、各トラックのスーパーブロックが、前述したダイナミックアドレッシングによってフレームメモリ上のどのアドレスへ移動していくかを説明する。なお、図８では、一例として、記録時すなわち図１の記録系の記録デシャッフリング処理部１４とフレームメモリ１７の関係を示している。また、図８中のＡ０〜Ｅ９はそれぞれスーパーブロックを示しているが、「’」が付けられているスーパーブロックはメモリに入力されてきたスーパーブロックを表している。図８（ａ）はフレームメモリ上に各スーパーブロックが保存された初期状態の一例を表しており、図８（ｂ）は上記初期状態から１トラック後の状態を表している。
【００４６】
この図８において、記録時、すなわち図１の記録系の記録デシャッフリング処理部１４では、１トラックあたり２７ビデオセグメントのデータをフレームメモリ１７に書き込む一方で、２７ビデオセグメントのデータをデシャッフリングパターンに則った記録デシャッフリングによってフレームメモリ１７から読み出していくため、当該フレームメモリ１７に残っているデータの初期状態が図８（ａ）の状態であったならば、１トラック後には図８（ｂ）の状態になる。
【００４７】
次に、ＮＴＳＣ方式のＳＤモードにおいて、もう少し長い処理単位である１フレーム単位で見てみた各トラックのスーパーブロックに対するアドレスの遷移は、図９に示すようになる。すなわち、初期状態が図９（ａ）に示す状態であった時、当該初期状態から１フレーム後は図９（ｂ）に示す状態に遷移し、さらに１フレーム後は図９（ｃ）の状態に遷移し、以下同様に順次１フレーム経過する毎に図９（ｄ），（ｅ）の状態に遷移する。図９（ｅ）の状態から１フレーム後（すなわち５フレーム後）には図９（ａ）の状態に戻る。
【００４８】
同様のことは、ＰＡＬ方式の場合も行われる。ただし、ＰＡＬ方式の場合は、６フレーム後に初期状態と同じ状態に戻る。すなわち、図１０に示すように、初期状態が図１０（ａ）に示す状態であった時、当該初期状態から１フレーム後は図１０（ｂ）に示す状態に遷移し、さらに１フレーム後は図１０（ｃ）の状態に遷移し、以下同様に順次１フレーム経過する毎に図１０（ｄ），（ｅ），（ｆ）の状態に遷移する。図１０（ｆ）の状態から１フレーム後（６フレーム後）には図１０（ａ）の状態に戻る。
【００４９】
次に、再生時すなわち図２の再生系の再生シャッフリング処理部２２とフレームメモリ２７の関係において、フレーム単位で見た場合の各トラックのスーパーブロックに対するアドレスの遷移は、図１１に示すようになる。すなわち、初期状態が図１１（ａ）に示す状態であった時、当該初期状態から１フレーム後は図１１（ｅ）に示す状態に遷移し、さらに１フレーム後は図１１（ｄ）の状態に遷移し、以下同様に順次１フレーム経過する毎に図１１（ｃ），（ｂ）の状態に遷移する。図１１（ｂ）の状態から１フレーム後（すなわち５フレーム後）には図１１（ａ）の状態に戻る。
【００５０】
このように、再生系での再生シャッフリング処理においては、記録系での記録デシャッフリング処理と同様の５つの状態を持つが、遷移の順番が逆回りになっている。このことより、記録デシャッフリング処理部１４のメモリ制御部と再生シャッフリング処理部２２のメモリ制御部は兼用することが可能である。
【００５１】
上述の説明では、ＳＤモードを例に挙げたが、ＤＶフォーマットのＳＤＬモード（長時間仕様モード）の場合は、１フレーム内のデータ量が上記ＳＤモード時の１／２になっているため、ＳＤモードの半分のメモリ容量でダイナミックアドレッシングを行うことにより、記録デシャッフリング処理および再生シャッフリング処理が可能である。
【００５２】
ＮＴＳＣ方式のＳＤＬモードのときのアドレスの遷移の様子を図１２に示す。すなわち、ＳＤＬモードの時には、フレームメモリ１７や２７の半分のメモリ領域を使用せずに、ダイナミックアドレッシングを行う。ＰＡＬ方式のＳＤＬモードでも同様である。
【００５３】
また、ＳＤＬモードの場合のダイナミックアドレッシングでは、上述したように１つのフレームメモリ１７や２２のメモリ容量の半分のみを使用することだけでなく、残りのメモリ容量を用いて１つのフレームメモリ内でバンク動作を行うことも可能である。
【００５４】
図１３には、ＳＤＬモードにおいて、１つのフレームメモリのメモリ容量を半分に分けてバンク動作を行い、それぞれのバンクメモリ内でダイナミックアドレッシングを行う場合の動作例を示す。なお、この図１３において、図中のＷｐは書き込みのダイナミックアドレッシングパターンを、Ｒｐは読み出しのダイナミックアドレッシングパターンを、Ｐ１，Ｐ２，Ｐ３，・・・はフレーム開始時のアドレスパターンをそれぞれ表し、ｆ０〜ｆ４は入出力されるフレームの順番を表している。この図１３のように、ＳＤＬモードにおいてフレームメモリ内でバンク動作を行うことでも、記録デシャッフリング処理および再生シャッフリング処理は可能である。
【００５５】
この場合、図１４に示すように、フレームメモリ内に１フレームの時間差を持った２フレーム分のデータが同時に存在することになり、したがって再生時にエラーになったブロックを１フレーム前のデータで置き換えるといったデータ補完（コンシール）等も可能となる。
【００５６】
上述したように、本実施の形態においては、民生用のディジタルビデオフォーマット（ＤＶフォーマット）におけるビデオデータの記録デシャッフリング処理又は再生シャッフリング処理を行うためのメモリアドレス制御に、ダイナミックアドレッシングを用いているため、ＤＶフォーマットの例えばＳＤモードのビデオデータの１フレーム分のデータを蓄積するのに必要とされるメモリ容量（１Ｍビット相当）で、当該ＤＶフォーマットＳＤモード時の記録デシャッフリング処理又は再生シャッフリング処理を可能としている。すなわち本発明実施の形態によれば、従来２フレーム分のメモリを必要としていた処理が、半分のメモリで実現可能となっている。これは、将来、ＡＳＩＣに大容量メモリを内蔵する場合に有利である。
【００５７】
また、本実施の形態においては、ＤＶフォーマットの例えばＳＤＬモードのビデオデータの１フレーム分のデータを蓄積するのに必要とされるメモリ容量（０．５Ｍビット相当）で、ＤＶフォーマットＳＬＤモード時の記録デシャッフリング処理又は再生シャッフリング処理を実現可能としている。さらに、このＳＤＬモードでは、１つのフレームメモリ内を分割したバンクメモリ間のデータ転送による再生時のフレーム間データ補完（コンシール等）が可能となる。
【００５８】
上述したように、本実施の形態においては、１Ｍバイト相当のフレームメモリで、ＮＴＳＣ方式及びＰＡＬ方式のＳＤモードとＳＤＬモードの両方に対応可能となっている。
【００５９】
【発明の効果】
以上の説明で明らかなように、本発明においては、ダイナミックアドレッシングを用いることにより、一つのフレームメモリでシャッフリングもしくはデシャッフリングを可能とし、したがってメモリの容量を少なくでき、基板面積とコストを減少させ、メモリのアドレス管理も容易にすることが可能である。またこれは、将来、ＡＳＩＣに大容量メモリを内蔵する場合に有利となっている。
【図面の簡単な説明】
【図１】  本発明の実施の形態の民生用ディジタルＶＴＲの記録系の概略構成を示すブロック回路図である。
【図２】本発明の実施の形態の民生用ディジタルＶＴＲの再生系の概略構成を示すブロック回路図である。
【図３】ダイナミックアドレッシングの基本動作の説明に用いる図である。
【図４】１枚のフレームメモリを使った場合のアドレス配置例を示す図である。
【図５】１ビデオセグメントの説明に用いる図である。
【図６】１枚のフレームメモリによる１ビデオセグメント単位のダイナミックアドレッシング処理の説明に用いる図である。
【図７】２バンクメモリによる１ビデオセグメント単位の処理の説明に用いる図である。
【図８】ダイナミックアドレッシング時のアドレス遷移（１トラック後）の説明に用いる図である。
【図９】ＮＴＳＣ方式のＳＤモード時の記録デシャッフリング処理におけるアドレス遷移の説明に用いる図である。
【図１０】ＰＡＬ方式のＳＤモード時の記録デシャッフリング処理におけるアドレス遷移の説明に用いる図である。
【図１１】ＮＴＳＣ放送方式のＳＤモード時の再生シャッフリング処理におけるアドレス遷移の説明に用いる図である。
【図１２】ＮＴＳＣ方式のＳＤＬモード時の記録デシャッフリング処理におけるアドレス遷移の説明に用いる図である。
【図１３】ＳＤＬモード時のフレームメモリの使い方（ダイナミックアドレッシング＋２バンク制御）の説明に用いる図である。
【図１４】ＳＤＬモード時のメモリの使い方（ダイナミックアドレッシング＋２バンク制御＋バンク間補完転送）の説明に用いる図である。
【図１５】２個のフレームメモリの２バンク動作による記録デシャッフリング処理の説明に用いる図である。
【図１６】２バンク動作の２個のフレームメモリを使った場合のアドレス配置の説明に用いる図である。
【符号の説明】
１０  カメラ・外部ライン部、  １１  ブロッキング・シャッフリング処理部、  １２  変換符号化部、  １３  フレーミング処理部、  １４  記録デシャッフリング処理部、  １５  パリティ生成及び付加処理部、  １６  記録変調処理部、  １７  フレームメモリ
２０  再生復調処理部、  ２１  エラー訂正処理部、  ２２  再生シャッフリング処理部、  ２３  デフレーミング処理部、  ２４  復号逆変換処理部、  ２５  デブロッキング・デシャッフリング処理部、  ２６  モニタ、  ２７  フレームメモリ
【図１】
0004026214.tif 000002
【図２】
0004026214.tif 000003
【図３】
0004026214.tif 000004
【図４】
0004026214.tif 000005
【図５】
0004026214.tif 000006
【図６】
0004026214.tif 000007
【図７】
0004026214.tif 000008
【図８】
0004026214.tif 000009
【図９】
0004026214.tif 000010
【図１０】
0004026214.tif 000011
【図１１】
0004026214.tif 000012
【図１２】
0004026214.tif 000013
【図１３】
0004026214.tif 000014
【図１４】
0004026214.tif 000015
【図１５】
0004026214.tif 000016
【図１６】
0004026214.tif 000017