(57)【特許請求の範囲】
【請求項１】
一対の基板の一方側の内側面に、面放電用の放電セルの領域となる表示ラインの間隔を置いて水平方向に配列された複数の主電極と、一対の基板の他方側の内側面に、主電極と交差する方向に配列された複数の選択電極と、一対の基板間において１本おきの選択電極が各表示ラインと互いに交差する点を斜めに横切る方向に配列されて放電空間を斜めに仕切るリブとを備え、さらに前記リブによって仕切られた斜め方向の各放電空間に３色の蛍光体層を順次形成して前記各表示ライン上に互い違いの配置となる３色の放電セルを構成してなるプラズマディスプレイパネルの駆動に際し、
放電セルの選択時には、奇数番目の表示ラインと前記１本おきの選択電極との交差部に位置する放電セルと、偶数番目の表示ラインと残りの１本おきの選択電極との交差部に互い違いに位置する放電セルとを、同時に選択し、
放電セルの点灯時には、奇数番目の表示ラインに位置する放電セルと偶数番目の表示ラインに互い違いに位置する放電セルとを同時に点灯させることからなるプラズマディスプレイパネルの駆動方法。
【請求項２】
奇数番目の表示ラインには、１フレームを奇数フィールドと偶数フィールドに分割した場合の奇数フィールドに対応する内容を表示し、偶数番目の表示ラインには、偶数フィールドに対応する内容を表示することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
放電セルの選択時には、偶数番目の主電極を走査電極として用いて順次走査電圧を印加してゆくことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、プラズマディスプレイパネル（ＰＤＰ）の駆動方法に関し、さらに詳しくは、パネル内の放電空間をリブ（隔壁）で仕切ることによりパネル内に多数の放電セルを形成したプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
ＰＤＰは視認性に優れ、高速表示が可能であり、しかも比較的大画面化の容易な薄型表示デバイスである。マトリクス表示方式の、なかでも面放電型のＰＤＰは、駆動電圧の印加に際して対となる表示電極を同一の基板上に配列したＰＤＰであり、蛍光体によるカラー表示に適している。
【０００３】
従来、例えばＡＣ駆動方式の面放電型のカラーＰＤＰは、以下のような構成となっている。パネルを構成する一方の基板上に面放電発生用の多数の主電極対が逆スリット（非放電領域）の間隔を置いて水平方向にほぼ平行に配置され、他方の基板上にアドレス放電発生用の複数のアドレス（信号）電極および該アドレス電極を挟むように放電を物理的に区分するためのストライプ状の多数のリブが垂直方向（主電極と交差する方向）にほぼ平行に設けられており、リブ間の細長い溝内にはＲ（赤）Ｇ（緑）Ｂ（青）の３色の蛍光体層が形成されている。
【０００４】
なお、上記の面放電は、表示用の主放電であることから表示放電と呼ばれたり、アドレス後の点灯維持放電であることからサステイン放電と呼ばれることもある。また、面放電発生用の主電極は、表示放電用の電極であることから表示電極と呼ばれたり、サステイン放電用の電極であることからサステイン電極と呼ばれることもある。
【０００５】
この形式のＰＤＰでは、画面の表示は以下のようにして行う。サステイン電極対の内の一方のサステイン電極をスキャン（走査）電極として用いて順次電圧を印加してゆき、その間に所望のアドレス電極に電圧を印加して、アドレス電極と一方のサステイン電極との間にアドレス放電を発生させることにより、点灯すべき放電セルを選択（これを一般に「アドレッシング」という）する。その後、アドレッシングの際に形成した壁電荷を利用して、サステイン電極対の間で輝度と色合いに応じた回数だけサステイン放電を発生させる（放電セルを点灯する）。つまり、ＲＧＢの３つの放電セルで１画素が構成されている場合には、ＲＧＢの内の何色の放電セルを何回点灯させるかによって所望の色合いを再現することができるので、その再現に必要な回数だけサステイン放電を発生させるようにしている。
【０００６】
このサステイン放電の放電回数による階調表示（カラー再現）は、通常、以下のような方法で行われている。１フレーム（１フレームが２フィールドで構成されている場合には１フィールド）を、例えば８つのサブフィールドに分け、これらのサブフィールドの輝度の相対比が１：２：４：８：１６：３２：６４：１２８となるように重み付けをして各サブフィールドのサステイン放電の回数を設定する。これにより、ＲＧＢの各色毎に２５６段階の輝度設定を行うことができるので、２５６3種類の色が表示可能となる。
【０００７】
ところで、現在のＰＤＰは、電極やリブの縮小化に物理的な限界があるため、ブラウン管式の表示装置に比べ、大画面化には適しているが、小画面では画質が劣る（解像度が低い）という問題がある。このため、近年では、少ない電極数で多くの画素（放電セル）数を構成するために様々な工夫がなされており、上述したＡＣ駆動方式の面放電型のカラーＰＤＰでも、ＡＬｉＳ（Alternate Lighting
of Surfaces）方式と呼ばれるものが出現している。
【０００８】
この方式は、上述したように表示の１ラインに対して２本のサステイン電極を使って表示していたものを、サステイン電極を等ピッチに並び替え、全てのサステイン電極間を表示ラインとして利用するものである。この方式では、図１０に示すように、１フレームを奇数フィールドと偶数フィールドとの２つのフィールドに分け、奇数フィールドではサステイン電極Ｘn，Ｙn（ｎは任意の自然数）間の奇数ラインでサステイン放電を発生させ（図１０（ａ）参照）、偶数フィールドではサステイン電極Ｙn，Ｘn+1間の偶数ラインでサステイン放電を発生させ（図１０（ｂ）参照）、これらの奇数ラインと偶数ラインの合成で１画面を構成するようにしている（図１０（ｃ）参照）。図ではアルファベットの“Ａ”を画面に表示する例を示している。また、図中Ａはアドレス電極である。したがって、この方式では、上述の逆スリットの部分も表示に利用でき、電極数を増やさずに表示ラインを２倍にすることができる。
【０００９】
このＡＬｉＳ方式は、図１１に示す様なパネル構造となっている。すなわち、水平方向にサステイン電極Ｘn，Ｙnが平行に配置され、それと直交して垂直方向にアドレス電極Ａが平行に配置され、アドレス電極Ａの間にはリブ３１がアドレス電極Ａと平行に配置されている。サステイン電極の数は、垂直方向の放電セルの数（垂直セル数）プラス１本分、つまり表示ライン数（２ｉ）＋１本分配置され（ただし、ｉは最大電極ペア数）、アドレス電極の数は、水平方向の放電セルの数（水平セル数）と同じだけ配置されている。
【００１０】
表示ラインは、サステイン電極Ｘ1，Ｙ1間が第１表示ラインＬ1、サステイン電極Ｙ1，Ｘ2間が第２表示ラインＬ2、サステイン電極Ｘ2，Ｙ2間が第３表示ラインＬ3、サステイン電極Ｘn，Ｙn間が第２ｎ−１表示ラインＬ2n-1、サステイン電極Ｙn，Ｘn+1間が第２ｎ表示ラインＬ2nとなる。
【００１１】
サステイン電極Ｘ，Ｙは、図１２の部分拡大図に示すように、それぞれが、ＩＴＯなどの透明導電膜からなる透明電極３２と、Ｃｒ−Ｃｕ−Ｃｒなどの金属膜からなるバス電極３３で構成されている。サステイン放電はリブ３１とリブ３１との間のサステイン電極Ｘ，Ｙ間で発生するため、リブ３１で挟まれたサステイン電極Ｘ，Ｙ間の放電領域が放電セルＣとなる。
【００１２】
この方式では、画面の表示に際しては、まず、サステイン電極Ｙをスキャン電極として用いて、サステイン電極Ｙ1,Ｙ2,Ｙ3,……Ｙn に順次電圧を印加してゆき、その間に所望のアドレス電極Ａに電圧を印加してアドレス放電を発生させるという、いわゆるアドレッシングを行う。その後、アドレッシングの際に形成した電荷を利用して、サステイン電極Ｘn，Ｙn間（奇数フィールド時）又はサステイン電極Ｙn，Ｘn+1間（偶数フィールド時）でサステイン放電を発生させて画面の表示を行うようにしている。
【００１３】
すなわち、このＡＬｉＳ方式においては、奇数フィールドではサステイン電極Ｙで走査を行った後、サステイン電極Ｘn，Ｙn間（奇数ライン）でサステイン放電を発生させ、偶数フィールドではもう一度同じサステイン電極Ｙで走査を行った後、サステイン電極Ｙn，Ｘn+1間（偶数ライン）でサステイン放電を発生させるようにしている。
【００１４】
そして、階調表示については、最初に説明した表示の１ラインについて２本のサステイン電極を使用する形式のＰＤＰと同じ、輝度の重み付けに応じてサステイン放電回数を設定する方式で行うようにしている。
【００１５】
【発明が解決しようとする課題】
このＡＬｉＳ方式は、表示の１ラインについて２本のサステイン電極を使用する形式のＰＤＰよりも、少ない電極数で多くの表示ラインを表示することができるという点で優れている。しかしながら、画面表示の際、奇数表示ラインと偶数表示ラインを別々に表示する必要があり、このような点から、効率的に表示を行うことが可能で、かつ良好な画質で画面を表示することが可能なＰＤＰの出現が望まれていた。
【００１６】
この発明は、このような事情を考慮してなされたもので、リブを斜めに配置するとともに、アドレス電極を奇数表示ライン用と偶数表示ライン用との２種類設けることにより、奇数表示ラインで表示する内容と偶数表示ラインで表示する内容とを一度に表示できるようにしたプラズマディスプレイパネルの駆動方法を提供するものである。
【００１７】
【課題を解決するための手段】
この発明は、一対の基板の一方側の内側面に、面放電用の放電セルの領域となる表示ラインの間隔を置いて水平方向に配列された複数の主電極と、一対の基板の他方側の内側面に、主電極と交差する方向に配列された複数の選択電極と、一対の基板間において１本おきの選択電極が各表示ラインと互いに交差する点を斜めに横切る方向に配列されて放電空間を斜めに仕切るリブとを備え、さらに前記リブによって仕切られた斜め方向の各放電空間に３色の蛍光体層を順次形成して前記各表示ライン上に互い違いの配置となる３色の放電セルを構成してなるプラズマディスプレイパネルの駆動に際し、放電セルの選択時には、奇数番目の表示ラインと前記１本おきの選択電極との交差部に位置する放電セルと、偶数番目の表示ラインと残りの１本おきの選択電極との交差部に互い違いに位置する放電セルとを、同時に選択し、放電セルの点灯時には、奇数番目の表示ラインに位置する放電セルと偶数番目の表示ラインに互い違いに位置する放電セルとを同時に点灯させることからなるプラズマディスプレイパネルの駆動方法である。
【００１８】
この発明によれば、放電セルを選択する場合、第１の選択用電極と第２の選択用電極を用いて、奇数番目の表示ラインに位置する放電セルと偶数番目の表示ラインに位置する放電セルとを同時に選択できる。
【００１９】
また、放電セルを点灯する場合、３本の主電極を用いて、奇数番目の表示ラインに位置する放電セルと偶数番目の表示ラインに位置する放電セルとを同時に点灯できる。
【００２０】
そのため、放電セルの点灯時間にゆとりができるので、階調表示の段階を細かく設定することができ、階調の細かい、高画質な画面を表示することができる。また、点灯時間を多くとることで表示の輝度を上昇させることができるので、高コントラストの画面を表示することが可能となる。
【００２１】
【発明の実施の形態】
本発明のプラズマディスプレイパネルは、マトリクス表示方式のＰＤＰであれば、ＤＣ型、ＡＣ型のいずれのＰＤＰであっても適用可能である。
【００２２】
この発明において、基板としては、ガラス、石英、シリコン等の基板や、これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成物を形成した基板が含まれる。
【００２３】
この発明において、ストライプ状に配列されているとは、縞状に配列されていることを意味する。この縞は、ほぼ等間隔でさえあれば平行である必要はなく、曲線状であってもよい。
【００２４】
主電極は、水平方向に等間隔で平行に配列された面放電用の多数のサステイン電極として形成することが望ましい。この主電極は、当該分野で用いられる公知のものを適用することができる。例えば主電極は、透明導電膜と金属膜との積層体で形成することができる。この場合、主電極を、金属膜で形成された帯状のバス電極と、そのバス電極に接続されバス電極とともに平行に延びる帯状の透明導電膜とで形成するようにしてもよいし、金属膜で形成された帯状のバス電極と、そのバス電極に接続されバス電極から放電セルの位置で放電セルの中央部に向けて突出した透明導電膜とで形成するようにしてもよい。
【００２５】
選択用電極は、垂直方向に等間隔で平行に配列された多数のアドレス電極として形成することが望ましい。この選択用電極は、当該分野で用いられる公知のものを適用することができる。例えば選択用電極は、金属膜で形成することができる。選択用電極は、１本の表示ライン内に配置された放電セルの数の倍の本数分配列される。
【００２６】
表示ラインは、互いに隣接する主電極と主電極との間に形成され、放電セルは、表示ラインを形成する２本の主電極と１本の選択用電極との交差部に形成される。
【００２７】
リブは、当該分野で通常用いられる材料を用いて、当該分野で通常用いられる方法によって形成することができる。
【００２８】
このリブは、奇数番目の表示ラインと第２の選択用電極との交差部と偶数番目の表示ラインと第１の選択用電極との交差部とを結ぶ線上に直線的に配置されることが望ましい。
【００２９】
この発明は、また、上記プラズマディスプレイパネルの駆動方法であって、放電セルの選択時には、奇数番目の表示ラインに位置する放電セルと偶数番目の表示ラインに位置する放電セルとを同時に選択し、放電セルの点灯時には、奇数番目の表示ラインに位置する放電セルと偶数番目の表示ラインに位置する放電セルとを同時に点灯させることからなるプラズマディスプレイパネルの駆動方法である。
【００３０】
この駆動方法においては、奇数番目の表示ラインには、１フレームを奇数フィールドと偶数フィールドに分割した場合の奇数フィールドに対応する内容を表示し、偶数番目の表示ラインには、偶数フィールドに対応する内容を表示することが望ましい。
また、放電セルの選択時には、偶数番目の主電極を走査電極として用いて順次走査電圧を印加してゆくことが望ましい。
【００３１】
奇数番目の表示ラインに位置する放電セルと偶数番目の表示ラインに位置する放電セルとの同時選択は、ある１本の主電極が走査されたときに、その主電極と交差する第１の選択用電極と第２の選択用電極とに同時に選択電圧を印加して放電を発生させることにより行うことができる。
【００３２】
また、奇数番目の表示ラインに位置する放電セルと偶数番目の表示ラインに位置する放電セルとの同時点灯は、偶数番目の主電極からその主電極に隣接する２本の奇数番目の主電極に向けての放電を同時に発生させ、次にその逆方向に同時に放電を発生させることにより行うことができる。
【００３３】
本発明のＰＤＰの駆動方法においては、１フレームをアドレス期間と点灯維持放電期間からなる複数のサブフィールドに分割し、各サブフィールドのアドレス期間においては、一本おきに主電極を走査して、走査時に選択される１本の主電極とその主電極に対して交差する同一リブ空間内の２本の選択用電極との間でアドレッシング用の放電を同時に発生させ、点灯維持放電期間においては、アドレッシング用の放電によって生じた電荷を利用して、１本の主電極とその主電極に隣接する同一リブ空間内の主電極との間で点灯維持放電を同時に発生させるようにしてもよい。
【００３４】
以下、図面に示す実施の形態に基づいてこの発明を詳述する。なお、これによってこの発明が限定されるものではない。
【００３５】
図１は本発明のＰＤＰの一実施例の内部構造を示す斜視図である。このＰＤＰはマトリクス形式のカラー表示が可能なＡＣ型３電極面放電構造のＰＤＰである。
ＰＤＰは、前面側のガラス基板１の内面に、サステイン電極（主電極又は表示電極）Ｘ，Ｙが順次配列されている。表示ラインは画面における水平方向の放電セル列であり、サステイン電極Ｘとサステイン電極Ｙとの間が奇数番目の表示ラインとなり、サステイン電極Ｙとサステイン電極Ｘとの間が偶数番目の表示ラインとなる。サステイン電極Ｘ，Ｙは、それぞれがＩＴＯからなる透明導電膜２とＣｒ−Ｃｕ−Ｃｒからなる金属膜（バス電極）３で形成され、低融点ガラスからなる厚さ３０μｍ程度の誘電体層４で被覆されている。誘電体層４の表面にはマグネシア（ＭｇＯ）からなる厚さ数千オングストロームの保護膜５が設けられている。
【００３６】
アドレス電極（信号電極）Ａは、背面側のガラス基板６の内面を覆う下地層（図示しない）の上に配列されており、厚さ１０μｍ程度の誘電体層（図示しない）によって被覆されている。誘電体層の上には、高さ１５０μｍ程度のストライプ状の低融点ガラスからなるリブ７が、アドレス電極Ａに対して斜めに設けられている。これらのリブ７によって、前面側のガラス基板１と背面側のガラス基板６との間の放電空間が、サブピクセル（単位発光領域）毎に区画され、且つ放電空間の間隙寸法が規定されている。そして、リブ間の細長い溝内に、アドレス電極Ａの上方及びリブ７の側面を含めて背面側の内面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色のストライプ状の蛍光体層８Ｒ，８Ｇ，８Ｂが設けられている。３色の配置パターンは、溝内の放電セルの発光色が同一で且つ隣接する溝どうしの発光色が異なるストライプパターンである。リブ形成に際しては、コントラストを高めるために頂上部が暗色に着色されることもある。着色は材料のガラスペーストに所定色の顔料を添加することにより行われる。
【００３７】
放電空間には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は５００Ｔｏｒｒ）、蛍光体層８Ｒ，８Ｇ，８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の１ピクセル（画素）はリブ７を隔てて並ぶ３個のサブピクセルで構成される。各サブピクセル内の構造体が放電セル（表示素子）である。リブ７の配置パターンがストライプパターンであることから、放電空間はリブ７に沿って斜め方向に連続した状態となっている。
【００３８】
図２は本実施例のＰＤＰを平面的に見た場合のパネル構造を示す説明図である。
この図に示すように、本実施例のＰＤＰでは、水平方向にストライプ状のサステイン電極Ｘn，Ｙnが隣合う電極間で面放電を発生できるように等間隔で平行に配置され、それと直交して垂直方向にストライプ状のアドレス電極Ａが等間隔で平行に配置されている。サステイン電極の数は、垂直方向の放電セルの数（垂直セル数）プラス１本分、つまり表示ライン数（２ｉ）＋１本分配置され（ｉは最大電極ペア数）、アドレス電極の数は、水平方向の放電セルの数（水平セル数）の２倍の数だけ配置されている。
【００３９】
表示ラインＬは、サステイン電極Ｘ1，Ｙ1間が第１表示ラインＬ1、サステイン電極Ｙ1，Ｘ2間が第２表示ラインＬ2、サステイン電極Ｘ2，Ｙ2間が第３表示ラインＬ3、サステイン電極Ｘn，Ｙn間が第２ｎ−１表示ラインＬ2n-1、サステイン電極Ｙn，Ｘn+1間が第２ｎ表示ラインＬ2nとなる。表示ラインＬ2n-1は奇数表示ラインであり、表示ラインＬ2nは偶数表示ラインである。
【００４０】
アドレス電極は、奇数表示ライン用のアドレス電極Ａａと、偶数表示ライン用のアドレス電極Ａｂとで構成され、奇数表示ライン用のアドレス電極Ａａは奇数表示ラインＬ2n-1の放電セルの選択（アドレッシング）の際に電圧が印加され、偶数表示ライン用のアドレス電極Ａｂは偶数表示ラインＬ2nの放電セルの選択の際に電圧が印加される。
【００４１】
リブ７は、基板間に形成される放電空間を仕切るために設けられており、奇数表示ラインＬ2n-1と偶数表示ライン用のアドレス電極Ａｂとの交差部から、偶数表示ラインＬ2nと奇数表示ライン用のアドレス電極Ａａとの交差部にかけて、斜め方向に直線的に配置されている。
【００４２】
言い換えれば、リブ７は、奇数表示ラインＬ2n-1と奇数表示ライン用のアドレス電極Ａａとの交差部に形成される奇数ライン放電セルの放電領域と、偶数表示ラインＬ2nと偶数表示ライン用のアドレス電極Ａｂとの交差部に形成される偶数ライン放電セルの放電領域とが、空間的に連続するように斜め方向に直線的に配置されている。
【００４３】
図３は放電セルの詳細構成を示す部分拡大図である。上述したように、サステイン電極Ｘ，Ｙは、それぞれが、透明導電膜（以下透明電極という）２と、金属膜（以下バス電極という）３から構成されている。サステイン放電はリブ７とリブ７との間のサステイン電極Ｘ，Ｙ間で発生するため、リブ７で挟まれたサステイン電極Ｘ，Ｙ間の平行四辺形の放電領域が放電セルＣとなる。
【００４４】
図４は放電セルの配置状態を示す説明図である。図中○印は放電可能アリアを示しており、この放電可能エリアが放電セルＣとなる。本実施例のＰＤＰでは、この図に示すように、放電セルがリブ７に沿って斜めに配置されている。
【００４５】
使用する電極の数は、放電セル数が、例えば、水平２５５６個×垂直４８０個である場合には、奇数表示ライン用のアドレス電極Ａａの数が２５５６本、偶数表示ライン用のアドレス電極Ａｂの数が２５５６本必要であるため、全体のアドレス電極の数は５１１２本となる。サステイン電極の数は４８０＋１で４８１本となる。サステイン電極の内、スキャン電極として用いられるサステイン電極の数は、一本置きに使用されるため２４０本となる。
【００４６】
図５は放電セルのアドレッシングとサステイン放電の状態を示す説明図である。画面の表示に際しては、まず、いわゆるアドレス準備の処理を行って、全ての放電セルの電荷を“０”にした後、アドレッシングを行ってアドレス用の放電を発生させる。
【００４７】
このアドレッシングでは、サステイン電極Ｙをスキャン電極として用いて、サステイン電極Ｙ1,Ｙ2,Ｙ3,……Ｙn……Ｙiの順で順次電圧を印加してゆく。そして、その間に、選択されたスキャン電極としてのサステイン電極を共通にした隣接の奇数表示ラインＬ2n-1及び偶数表示ラインＬ2nの放電セルの選択を同時に行う。
【００４８】
この同時選択は、具体的には以下のようにして行う。奇数表示ラインＬ2n-1の放電セルを選択する場合には、サステイン電極Ｙnに走査電圧が印加されている時に、奇数表示ライン用のアドレス電極Ａａに電圧を印加して、奇数表示ライン用のアドレス電極Ａａとサステイン電極Ｙnとの間でアドレス放電を発生させる。偶数表示ラインＬ2nの放電セルを選択する場合には、サステイン電極Ｙnに走査電圧が印加されている時に、偶数表示ライン用のアドレス電極Ａｂに電圧を印加して、偶数表示ライン用のアドレス電極Ａｂとサステイン電極Ｙnとの間でアドレス放電を発生させる。
【００４９】
図中の○印は、サステイン電極Ｙnに走査電圧が印加されている時の、奇数表示ラインＬ2n-1の選択可能な放電セルと、偶数表示ラインＬ2nの選択可能な放電セルを示している。
【００５０】
奇数表示ラインＬ2n-1の放電セルの選択は、１画面（１フレーム）を奇数フィールドと偶数フィールドに分けたときの、奇数フィールドの表示内容に対応するものであり、偶数表示ラインＬ2nの放電セルの選択は、偶数フィールドの表示内容に対応するものである。
【００５１】
このように、サステイン電極Ｙnに走査電圧を印加したときには、サステイン電極Ｙnの上側の奇数表示ラインＬ2n-1と下側の偶数表示ラインＬ2nとを同時にアドレッシングする。つまり、１本のサステイン電極の走査で２本の表示ラインのアドレッシングを行う。
【００５２】
そして、その後、アドレッシングの際に形成したサステイン電極Ｙn上の壁電荷を利用して、サステイン電極Ｘn，Ｙn間の奇数表示ラインＬ2n-1におけるサステイン放電と、サステイン電極Ｙn，Ｘn+1間の偶数表示ラインＬ2nにおけるサステイン放電とを同時に発生させて、画面の表示を行う。すなわち、図中○印で示した２本の表示ラインのサステイン放電を同時に発生させる。
【００５３】
サステイン電極Ｘn，Ｙn間とサステイン電極Ｙn，Ｘn+1間とで同時にサステイン放電を発生させるには、サステイン電極Ｙn，Ｘn間のサステイン放電用の印加電圧（以下サステイン電圧という）とサステイン電極Ｙn，Ｘn+1間のサステイン電圧とが同じになるようにする。例えば、サステイン電圧が８０Ｖであれば、サステイン電極Ｙnにプラス８０Ｖの電圧を印加し、サステイン電極Ｘnとサステイン電極Ｘn+1をゼロ電位（グランド接続）に保持し、両電極間の電位差がサステイン電圧となるようにする。これにより、まず、サステイン電極Ｙnからサステイン電極Ｘnに向けた放電と、サステイン電極Ｙnからサステイン電極Ｘn+1に向けた放電とを同時に発生させる。
【００５４】
次に、この逆方向の放電が発生するようにサステイン電圧を印加する。すなわち、サステイン電極Ｘnとサステイン電極Ｙn間の電位差と、サステイン電極Ｘn+1とサステイン電極Ｙn間の電位差がサステイン電圧となるようにする。これにより、サステイン電極Ｘnからサステイン電極Ｙnに向けた放電と、サステイン電極Ｘn+1からサステイン電極Ｙnに向けた放電とを同時に発生させる。なお、この時は、当然、サステイン電極Ｘnからサステイン電極Ｙ1に向けての放電と、サステイン電極Ｘn+1からサステイン電極Ｙn+1に向けての放電も同時に発生する。
【００５５】
したがって、サステイン放電は、画面全ての表示ラインＬで、サステイン電極Ｙからサステイン電極Ｘに向かう放電と、サステイン電極Ｘからサステイン電極Ｙに向かう放電とが交互に発生することになる。
【００５６】
このようにして、隣接する３本のサステイン電極で、奇数表示ラインと偶数表示ラインとの２本の表示ラインを形成し、かつ両ラインを同時にアドレッシングしさらに表示する。
【００５７】
このサステイン放電の放電回数による階調表示は、前述のＡＬｉＳ方式と同様に、１フレームを複数のサブフィールドに分割し、これらのサブフィールドの輝度に重み付けをして、各サブフィールドのサステイン放電の回数を設定する。
【００５８】
図６はアドレッシングの際のパネルの駆動波形の一例を示す説明図である。
画面の表示に際しては、１フレームを、例えば９つのサブフィールドに分け、これらのサブフィールドの輝度の相対比が１：２：４：８：１６：３２：６４：１２８：２５６となるように重み付けをして、各サブフィールドのサステイン放電の回数を設定する。このように設定した場合には、ＲＧＢの各色毎に５１２段階の輝度設定を行うことができるので、５１２3種類の色が表示可能となる。
【００５９】
次に、各サブフィールドの期間Ｔｓｆを、アドレッシングの準備を行うためのアドレス準備期間ＴＲと、アドレッシングを行うためのアドレス期間ＴＡと、サステイン放電を行うためのサステイン期間ＴＳとに分ける。このように、重み付けと期間を設定して、各電極に電圧を印加し、ＰＤＰを駆動する。
【００６０】
上記各サブフィールドのアドレス準備期間ＴＲでは、アドレッシングの準備処理として、全ての放電セルの電荷を“０”にする。これはＡＬｉＳ方式で採用されているような公知の方法で行う。
【００６１】
次に、アドレス期間ＴＡでは、サステイン電極Ｙをスキャン電極として用い、サステイン電極Ｙに対して、サステイン電極Ｙ1,Ｙ2,Ｙ3,……Ｙn……Ｙiの順で順次スキャンパルスＰｙを印加して行選択を行う。
【００６２】
そして、その間に、スキャンパルスＰｙに同期させて、点灯させるべき放電セルに対応した奇数表示ライン用のアドレス電極ＡａにアドレスパルスＰａを印加してアドレス放電を発生させるとともに、点灯させるべき放電セルに対応した偶数表示ライン用のアドレス電極ＡｂにアドレスパルスＰｂを印加してアドレス放電を発生させる。このアドレッシングの際には、共通のサステイン電極Ｘに対してバイアス用の一定パルスＰｘを印加して、アドレス電極Ａとサステイン電極Ｘ間の放電を防止する。
【００６３】
次に、サステイン期間ＴＳでは、輝度と色相に応じた回数だけ、奇数表示ラインＬ2n-1と偶数表示ラインＬ2nとに同時にサステイン放電を発生させて、画面の表示を行う。
【００６４】
なお、ＰＤＰの駆動方法には、一般に書込みアドレスと呼ばれる駆動方法と、消去アドレスと呼ばれる駆動方法がある。書込みアドレスと呼ばれる駆動方法は、アドレス準備期間で全放電セルの電荷を“０”にした後、アドレッシング時に、点灯させたい放電セルに対してだけ電荷を形成する駆動方法である。また、消去アドレスと呼ばれる駆動方法は、アドレス準備期間で全放電セルに均一に電荷を形成した後、アドレッシング時に、点灯させたくない放電セルに対してだけ電荷を消去する駆動方法である。
【００６５】
以上説明した本実施例の駆動方法は、書込みアドレスで駆動する場合の例で説明したが、これに限定されることなく、上記の消去アドレスの駆動方法を適用することも可能である。
【００６６】
図７は前述のＡＬｉＳ方式と比較した場合のフレーム構成を示す説明図である。図において、図７（ａ）は前述のＡＬｉＳ方式のフレーム構成を示し、図７（ｂ）は本実施例のフレーム構成を示し、図７（ｃ）は図７（ｂ）中のサブフィールドの一例として６番目のサブフィールド期間Ｔｓｆ6の内容を示す。
【００６７】
図７（ａ）に示すように、前述のＡＬｉＳ方式では、１フレームＦを奇数フィールドｆ1と偶数フィールドｆ2に分け、さらに各フィールドｆ1，ｆ2を、例えば８つのサブフィールドｓｆ1〜ｓｆ8に分割し、これらのサブフィールドの輝度の相対比が１：２：４：８：１６：３２：６４：１２８となるように重み付けをして、各サブフィールドのサステイン放電の回数を設定するようにしていた。したがって、奇数フィールドと偶数フィールドで同じ駆動を繰り返す必要があった。
【００６８】
一方、本実施例の方式では、奇数フィールドの放電セル（奇数表示ライン）に対応するアドレッシングと、偶数フィールドの放電セル（偶数表示ライン）に対応するアドレッシングとを同時に行い、さらに、サステイン放電も、奇数表示ラインのサステイン放電と偶数表示ラインのサステイン放電とを同時に発生させる。
【００６９】
したがって、前述のＡＬｉＳ方式と同じ階調表示方法で駆動した場合、本実施例の方式では、図７（ｂ）に示すように、１フレームの約１／２の時間で１フレーム分の画面を表示することができる。これにより、前述のＡＬｉＳ方式と同じ駆動周波数であっても、さらに多くのサブフィールドを設定することができるので、１フレーム内のサブフィールド数を増加させて、階調表示の際の輝度設定の段階を細かくすることができる。
【００７０】
例えば、１フレームを９つのサブフィールドで構成することも可能であるため、前述したように、１フレームを、９つのサブフィールドで構成し、これらのサブフィールドの輝度の相対比が１：２：４：８：１６：３２：６４：１２８：２５６となるように重み付けをして、各サブフィールドのサステイン放電の回数を設定すれば、ＲＧＢの各色毎に５１２段階の輝度設定を行うことができるので、５１２3種類の色が表示可能となる。
【００７１】
図８は本発明のＰＤＰの他のパネル構造の例を示す説明図である。
本例においては、アドレス電極Ａａ，Ａｂとリブ７は図２で示したＰＤＰと同じ構造であるが、サステイン電極Ｘ，Ｙの構造が異なっている。
【００７２】
図９は図８で示したＰＤＰにおける放電セルの詳細構成を示す部分拡大図である。本例でも、図３で示したＰＤＰと同様に、リブ７で挟まれたサステイン電極Ｘ，Ｙ間の平行四辺形の放電領域が放電セルＣとなるが、本例では、サステイン電極Ｘ，Ｙを、水平方向に配置された帯状のバス電極３と、そのバス電極３から放電セルＣの位置で放電セルの中央部に向けて突出した透明電極２から構成する。透明電極２およびバス電極３の形成については、当該分野で通常用いられている公知の方法で形成する。また、透明電極の形状はＴ字状でも良い。
サステイン電極をこのような構造にした場合には、サステイン放電が突出した透明電極２間でのみ生じ、放電領域を局所化することができるので、リブ内で隣接する放電セル間の放電結合を防ぐとともに、鮮明な画像を表示することができる。
【００７３】
このようにして、リブを斜めに配置するとともに、アドレス電極を奇数表示ライン用と偶数表示ライン用との２種類設け、一本のサステイン電極と、奇数表示ライン用と偶数表示ライン用のアドレス電極との間でアドレッシング用の放電を同時に発生させ、さらに一本のサステイン電極とそのサステイン電極と隣接する二本のサステイン電極との間でサステイン放電を同時に発生させることにより、奇数表示ラインと偶数表示ラインを同時に表示することができる。
【００７４】
したがって、サステイン放電の時間を多くとることができるので、サブフィールドの数を増加させることができ、階調の細かい、高い画質の画面を表示することができる。また、サステイン放電の時間を多くとることで表示の輝度を上昇させることができるので、高コントラストの画面を表示することが可能となる。
【００７５】
【発明の効果】
この発明によれば、１本の主電極を共用する奇数番目の表示ラインと偶数番目の表示ラインとを同時に表示することができる。したがって、放電セルの点灯時間にゆとりができるので、サブフィールドの数を増加させることができ、階調の細かい、高画質な画面を表示することが可能となる。また、点灯時間を多くとることで表示の輝度を上昇させることができるので、コントラストの高い画面を表示することが可能となる。また、リブが直線的であるのでリブの形成が容易である。
【図面の簡単な説明】
【図１】本発明のＰＤＰの一実施例の内部構造を示す斜視図である。
【図２】本実施例のＰＤＰを平面的に見た場合のパネル構造を示す説明図である。
【図３】本実施例のＰＤＰにおける放電セルの詳細構成を示す部分拡大図である。
【図４】本実施例のＰＤＰにおける放電セルの配置状態を示す説明図である。
【図５】本実施例のＰＤＰにおける放電セルのアドレッシングとサステイン放電の状態を示す説明図である。
【図６】本実施例のＰＤＰにおけるアドレッシングの際のパネルの駆動波形の一例を示す説明図である。
【図７】ＡＬｉＳ方式と比較した場合の本実施例のＰＤＰのフレーム構成を示す説明図である。
【図８】本発明のＰＤＰの他のパネル構造の例を示す説明図である。
【図９】図８で示したＰＤＰにおける放電セルの詳細構成を示す部分拡大図である。
【図１０】ＡＬｉＳ方式の画面の表示状態を示す説明図である。
【図１１】ＡＬｉＳ方式のパネル構造を示す説明図である。
【図１２】図１１で示したＡＬｉＳ方式のＰＤＰにおける放電セルの詳細構成を示す部分拡大図である。
【符号の説明】
１  前面側のガラス基板
２  透明導電膜
３  金属膜（バス電極）
４  誘電体層
５  保護膜
６  背面側のガラス基板
７  リブ
８Ｒ，８Ｇ，８Ｂ  蛍光体層
Ａ  アドレス電極
Ａａ  奇数表示ライン用のアドレス電極
Ａｂ  偶数表示ライン用のアドレス電極
Ｃ  放電セル
Ｌ  表示ライン
Ｘ，Ｙ  サステイン電極
【図１】
0004017057.tif 000002
【図２】
0004017057.tif 000003
【図３】
0004017057.tif 000004
【図４】
0004017057.tif 000005
【図５】
0004017057.tif 000006
【図６】
0004017057.tif 000007
【図７】
0004017057.tif 000008
【図８】
0004017057.tif 000009
【図９】
0004017057.tif 000010
【図１０】
0004017057.tif 000011
【図１１】
0004017057.tif 000012
【図１２】
0004017057.tif 000013