(57)【特許請求の範囲】
【請求項１】
誘電体セラミック基板の表面に複数のインダクタンス素子、キャパシタンス素子、入力端子、出力端子および接地電極を回路形成してなる集中定数フィルタにおいて、
前記入力端子および出力端子と前記接地電極間に接続される複数の並列素子を、スパイラル形状に形成した電極のインダクタンスと、該スパイラル形状に形成した電極の互いに隣接する電極同士の間に生じるキャパシタンスとによる並列ＬＣ共振器として構成し、
前記並列素子間に挿入される複数の直列素子を、スパイラル形状に形成した電極のインダクタンスと、該スパイラル形状に形成した電極の互いに隣接する電極同士の間に生じるキャパシタンスとによる並列ＬＣ共振器として構成し、
全ての並列素子および直列素子のスパイラル形状に形成した電極の電極幅および電極間隔を同じに形成し、
前記直列素子を構成するスパイラル形状に形成した電極の巻き数を、該直列素子に隣り合う二つの前記並列素子を構成するスパイラル形状に形成した電極の巻き数よりも多く、且つ所定値に設定し、
さらに、前記直列素子を構成するスパイラル形状に形成した電極の線路幅と線路間隔を所定値に設定することにより、
前記並列ＬＣ共振器の自己共振により得られる減衰極の周波数を信号通過帯域近傍の通過帯域外に定めて帯域通過型としたことを特徴とする集中定数フィルタ。
【請求項２】
前記入力端子および出力端子と前記並列素子との間に挿入される前記直列素子の少なくとも一つを、前記誘電体セラミック基板上に下部電極、誘電体膜、上部電極を順次形成してなるキャパシタンス素子で構成した請求項１に記載の集中定数フィルタ。
【請求項３】
前記スパイラル形状に形成した電極が、超電導性を有する薄膜である請求項１または請求項２に記載の集中定数フィルタ。
【請求項４】
請求項１〜請求項３のいずれかに記載の集中定数フィルタを備えたアンテナ共用器。
【請求項５】
請求項１〜請求項３のいずれかに記載の集中定数フィルタまたは請求項４に記載のアンテナ共用器を備えた通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、誘電体基板の表面にスパイラルインダクタを回路形成した集中定数フィルタ、アンテナ共用器、および通信装置に関するものである。
【０００２】
【従来の技術】
従来の集中定数フィルタについて、図１４を参照して説明する。
【０００３】
図１４の（ａ）は集中定数フィルタの平面図であり、図１４の（ｂ）はその等価回路図である。
【０００４】
図１４の（ａ）において、１はアルミナ基板、２は入力端子、３は出力端子、４は接地電極、５、６はスパイラルインダクタ、７〜１１はインターディジタルキャパシタ、１２，１３はＬＣ共振器である。また、アルミナ基板１上には下部電極、誘電体膜、上部電極が順に積層されており、図中の実線で描かれた斜線部は上部電極を、破線で囲まれた部分は下部電極をそれぞれ示している。
また、図１４の（ｂ）において、ＧA ，ＧB は負荷コンダクタンス、Ｌ1 ，Ｌ2 は並列インダクタンス、Ｃ1 ，Ｃ2 は並列キャパシタンス、Ｃ01は入力キャパシタンス、Ｃ23は出力キャパシタンス、Ｃ12は直列キャパシタンスである。
【０００５】
アルミナ基板１上に形成された誘電体膜の上には、入力端子２、出力端子３および接地電極４が形成されている。また、スパイラル形状に上部電極を形成したスパイラルインダクタ５と、対向する電極同士が櫛歯状に形成したインターディジタルキャパシタ７とが並列に形成されてＬＣ共振器１２が形成されている。このＬＣ共振器１２は入力端子２と接地電極４との間に接続されている。一方、出力端子３と接地電極４との間にも同様に、スパイラルインダクタ６とインターディジタルキャパシタ８とからなるＬＣ共振器１３が接続されている。
入力端子２とＬＣ共振器１２との間にはインターディジタルキャパシタ１０が挿入されており、出力端子３とＬＣ共振器１３との間にもインターディジタルキャパシタ１１が挿入されている。また、ＬＣ共振器１２とＬＣ共振器１３との間にインターディジタルキャパシタ９が挿入されている。
【０００６】
このように回路を構成することにより、図１４の（ｂ）に示すようにＬ1 ，Ｃ1 からなるＬＣ共振器とＬ2 ，Ｃ2 からなるＬＣ共振器とをキャパシタンスＣ1 2 で容量結合し、入力キャパシタンスＣ01、出力キャパシタンスＣ23を備えた、２段の共振器からなる集中定数フィルタを構成する。
【０００７】
【発明が解決しようとする課題】
ところが、このような従来の集中定数フィルタについては、次に示す解決すべき課題があった。
【０００８】
図１４に示す集中定数フィルタにおいては、フィルタを構成する回路素子数が多く、各回路素子の構成要素である線路幅、線路間隔がフィルタの特性に大きく影響する。それは、インターディジタルキャパシタでは櫛歯数、櫛歯を形成する線路幅、および線路間隔であり、スパイラルインダクタでは、スパイラルの巻き数、線路幅、および線路間隔である。このため、これら複数の構成要素を所定の公差内で形成することは、構成要素が増えるほど難しくなり、これらから構成されるフィルタの歩留まりは悪かった。
【０００９】
また、所定の通過特性は得られるものの、フィルタのＱ値をさらに向上しようとする場合、通過周波数帯域の高域側または低域側に減衰極を設ける方法がある。しかし、従来の集中定数フィルタにおいては、新たに回路素子を形成しなければ、減衰極を設けることができなかった。
【００１０】
この発明の目的は、優れた帯域通過特性を有する簡素な構造の集中定数フィルタ、アンテナ共用器およびこれらを備えた通信装置を構成することにある。
【００１１】
【課題を解決するための手段】
この発明は、入力端子および出力端子と接地電極間に接続される複数の並列素子を、スパイラル形状に形成した電極のインダクタンスとスパイラル形状に形成した電極の互いに隣接する電極同士の間に生じるキャパシタンスとによる並列ＬＣ共振器で構成する。また、並列素子間に挿入される複数の直列素子を、スパイラル形状に形成した電極のインダクタンスとスパイラル形状に形成した電極の互いに隣接する電極同士の間に生じるキャパシタンスとによる並列ＬＣ共振器で構成して、全ての並列素子および直列素子のスパイラル形状に形成した電極の電極幅および電極間隔を同じに形成し、直列素子を構成するスパイラル形状に形成した電極の巻き数を、該直列素子に隣り合う二つの並列素子を構成するスパイラル形状に形成した電極の巻き数よりも多く且つ所定値に設定し、さらに直列素子を構成するスパイラル形状に形成した電極の線路幅と線路間隔を所定値に設定することにより、並列ＬＣ共振器の自己共振により得られる減衰極の周波数を信号通過帯域近傍の通過帯域外に定めて帯域通過型とした集中定数フィルタを構成する。
【００１５】
また、この発明は、入力端子および出力端子と並列素子との間に挿入される直列素子の少なくとも一つを、誘電体セラミック基板上に下部電極、誘電体膜、上部電極を順次形成してなるキャパシタンス素子として集中定数フィルタを構成する。
【００１６】
また、この発明は、スパイラル形状に形成した電極を、超電導性を有する薄膜で形成して集中定数フィルタを構成する。
【００１７】
また、この発明は、前記集中定数フィルタを備えてアンテナ共用器を構成する。
【００１８】
また、この発明は、前記集中定数フィルタまたは前記アンテナ共用器を備えて通信装置を構成する。
【００１９】
【発明の実施の形態】
第１の実施形態に係る集中定数フィルタの構成について、図１〜図１０を参照して説明する。
【００２０】
図１の（ａ）は集中定数フィルタの平面図であり、図１の（ｂ）はその等価回路図である。
【００２１】
図１において、１は誘電体セラミック基板であるアルミナ基板、２は入力端子、３は出力端子、４は接地電極、５，６，１４はスパイラルインダクタ、１５，１６はアルミナ基板１の表面に下部電極、誘電体膜、上部電極を順次形成してなるキャパシタ（以下「ＭＩＭキャパシタ」という。）、１２，１３，１７はＬＣ共振器である。また、アルミナ基板１上には下部電極、誘電体膜、上部電極が順に積層されており、図中の実線で描かれた斜線部は上部電極を、破線で囲まれた部分は下部電極をそれぞれ示している。
また、図１の（ｂ）において、ＧA ，ＧB は負荷コンダクタンス、Ｌ'1，Ｌ'2は並列インダクタンス、Ｃ'1，Ｃ'2は並列キャパシタンス、Ｃ'01 は入力キャパシタンス、Ｃ'23 は出力キャパシタンス、Ｌ'12 は直列インダクタンス、Ｃ'12 は直列キャパシタンスである。
【００２２】
アルミナ基板１上に形成した誘電体膜の上には、入力端子２、出力端子３および接地電極４が形成されている。また、上部電極をスパイラル形状に形成した４．７５巻きのスパイラルインダクタ５が形成され、入力端子２と接地電極４との間に接続されている。一方、出力端子３と接地電極４との間にも同様に、４．７５巻きのスパイラルインダクタ６が接続されている。
【００２３】
入力端子２とスパイラルインダクタ５との間にはＭＩＭキャパシタ１５が挿入されており、出力端子３とスパイラルインダクタ６との間にもＭＩＭキャパシタ１６が挿入されている。また、スパイラルインダクタ５，６の間に６．５巻きのスパイラルインダクタ１４が挿入されている。前記それぞれのスパイラルインダクタのライン／スペース比（Ｌ／Ｓ）は２０μｍ／２０μｍである。
【００２４】
スパイラルインダクタは、自己インダクタンスを有するとともに、巻いている隣り合う電極間の静電容量に起因するキャパシタンスを有する。よって、スパイラルインダクタは、自己の持つインダクタンス成分とキャパシタンス成分とにより自己共振をして、並列ＬＣ共振器としての機能を有している。
【００２５】
よって、図１の（ａ）に示した回路は、図１の（ｂ）に示すようにＬ'1，Ｃ'1からなる並列ＬＣ共振器と、Ｌ'2，Ｃ'2からなる並列ＬＣ共振器とを、Ｌ'12 ，Ｃ'12 からなる並列ＬＣ共振器で結合し、入力キャパシタンスＣ'01 、出力キャパシタンスＣ'23 を備えた、２段の並列ＬＣ共振器からなるチェビシェフフィルタを構成する。
【００２６】
一般に、ｎ段の帯域通過フィルタを構成する場合、Ｊインバータを用いて表示すると、図２のように表される。
図２はＪインバータを用いたｎ段の帯域通過フィルタ（ＢＰＦ）の回路図である。
また、Ｊインバータの各素子値は、以下のように表される。
【００２７】
【数１】
0003949976.tif 000002
【００２８】
【数２】
0003949976.tif 000003
【００２９】
【数３】
0003949976.tif 000004
【００３０】
ここで、ｎはフィルタの段数、ｆ0 は減衰域の中心周波数、ＢＷは通過帯域幅、ｇr はプロトタイプフィルタの素子値、Ｂr （ω）は共振器のサセプタンス、ＧA は負荷コンダクタンスである。
【００３１】
並列ＬＣ共振器の場合、[ 数１] のサセプタンススロープｂr は以下の式で表される。
【００３２】
【数４】
0003949976.tif 000005
【００３３】
ここで、並列共振器のキャパシタンスはＣr 、インダクタンスはＬr としている。
【００３４】
一方、Ｊインバータを実現する回路として、図３に示す回路が与えられる。
【００３５】
図３の（ａ）はＪインバータを実現するインダクタンス素子を用いた回路を示した図であり、図３の（ｂ）はキャパシタンス素子を用いた回路を示した図である。
【００３６】
共振器間の結合を誘導性結合として設計を行うと、図２に示したＪインバータは図３の（ａ）に示した回路に置き換えられる。また、入出力部と共振器間の結合を容量性結合として設計を行うと、図２に示したＪインバータは図３の（ｂ）に示した回路に置き換えられる。
【００３７】
図４は変換後の回路図である。
【００３８】
入出力部の並列容量−Ｃ01は負の値であるため、このままでは実現することができない。ここで、図４のＡ端から入力側をみたインピーダンスを等しくするように、以下に示す式で与えられる直列キャパシタンスＣ’01と並列キャパシタンスＣ”01とに置き換える。
【００３９】
【数５】
0003949976.tif 000006
【００４０】
一段目の共振器では、入出力部の並列キャパシタンスＣ"01 は共振器を構成する並列キャパシタンスＣ'1に合成することができ、共振器間の並列インダクタンス−Ｍ1,2 は共振器を構成する並列インダクタンスＬ'1に合成することができる。
【００４１】
よって、並列キャパシタンスＣ'1と並列インダクタンスＬ'1を以下の式のように与えることにより、２段のフィルタを構成できる。
【００４２】
【数６】
0003949976.tif 000007
【００４３】
ここで、[ 数６] から、Ｍ1,2 ＜Ｌ1 であると、Ｌ'1＜０となり、実際にフィルタを構成することができない。よって、Ｍ1,2 ＞Ｌ1 の関係、すなわち、直列素子を構成するスパイラルインダクタの巻き数を、並列素子を構成するスパイラルインダクタの巻き数よりも多くしなければならない。
【００４４】
このような変換を行うことにより、図４に示す回路を図５に示す等価回路に変換することができる。
図５は２段の並列共振器を誘導性結合させた帯域通過フィルタの回路図である。
【００４５】
このように構成した帯域通過フィルタは、インダクタンス値が大きくなると、インダクタの影響を受けやすくなり、高域通過フィルタとしての特性が強くなる。このため、通過周波数帯域の高域側で減衰特性が悪化する。
【００４６】
ここで、共振器間に接続されたインダクタンスに並列にキャパシタンスを接続することにより、これらが共振器となり、入出力間に直列に挿入される共振器を設ける。この共振器の中心周波数でのインピーダンスは、前述のインダクタンスのインピーダンスと一致するように設定する。
【００４７】
この共振器の自己共振周波数は以下の式で与えられる。
【００４８】
【数７】
0003949976.tif 000008
【００４９】
ここで、ｆp は共振器の自己共振周波数である。
【００５０】
この直列共振器の共振周波数を所定の周波数となるように設定することにより、通過帯域特性を改善することができる。
【００５１】
このように、図１の（ｂ）に示す２段の共振器を用いた集中定数フィルタを構成する。
【００５２】
一方、スパイラルインダクタの特性について、以下に説明する。
【００５３】
図６はスパイラルインダクタの巻き数と無負荷Ｑとの関係を示した図である。
ここで、測定周波数は２ＧＨｚであり、スパイラルインダクタはアルミナ基板状にＬ／Ｓが２０μｍ／２０μｍで形成されている。
【００５４】
また、このスパイラルインダクタを使用して並列ＬＣ共振器を構成した場合のインダクタの巻き数とインダクタの面積と無負荷Ｑの関係を表１に示す。
【００５５】
【表１】
0003949976.tif 000009
【００５６】
インダクタの巻き数を変化に対して、インダクタの面積を変化させることでキャパシタンスを変化させて、共振周波数を２ＧＨｚに固定して計算を行った。
これらの結果によれば、スパイラルインダクタの巻き数が増加すると共振器の無負荷Ｑが増加することがわかる。
【００５７】
ここで、インダクタの巻き数が少ない領域でも共振器の無負荷Ｑが増加しているが、この領域ではスパイラルインダクタの線路間による浮遊容量がとれず、実現が不可能である。
【００５８】
次に、スパイラルインダクタの巻き数とインダクタンス、浮遊容量および自己共振周波数との関係について示す。また、スパイラルインダクタの線間距離とインダクタンス、浮遊容量および自己共振周波数との関係について示す。
【００５９】
図７の（ａ）はスパイラルインダクタの巻き数と浮遊容量およびインダクタンスとの関係を示した図であり、図７の（ｂ）はスパイラルインダクタの巻き数と自己共振周波数との関係を示した図である。スパイラルインダクタのＬ／Ｓはどの巻き数であっても同じ（２０μｍ／２０μｍ）である。
【００６０】
また、図８の（ａ）はスパイラルインダクタの線間距離と浮遊容量およびインダクタンスとの関係を示した図であり、図８の（ｂ）はスパイラルインダクタの線間距離と自己共振周波数との関係を示した図である。スパイラルインダクタの線幅は２０μｍである。
【００６１】
図７に示すように、Ｌ／Ｓが一定であれば、スパイラルインダクタの巻き数が増加すると、浮遊容量、インダクタンスともに増加する。よって、スパイラルインダクタの自己共振周波数は変化する。
【００６２】
また、図８に示すように、線幅が２０μｍと一定で、線間距離を広くすると、浮遊容量、インダクタンスともに増加する。よって、スパイラルインダクタの自己共振周波数は変化する。
【００６３】
このように、スパイラルインダクタの巻き数、Ｌ／Ｓを変化させることで、スパイラルインダクタの自己共振周波数を所望の特性となるように変化させることができる。
【００６４】
よって、スパイラルインダクタを前述のフィルタにおける直列素子として用い、Ｌ／Ｓを定めることにより、減衰極周波数を定めることができる。
【００６５】
前述の方法で所望の特性となるように設計と構成とを行った２段の帯域通過フィルタの周波数特性を図９および図１０に示す。
【００６６】
図９は帯域通過フィルタの周波数特性のシミュレーション結果であり、図１０は本発明によるフィルタの周波数特性を実測した結果である。
【００６７】
図９において、実線は直列素子がキャパシタンスのみのフィルタの特性曲線であり、破線は直列素子が並列ＬＣ共振器であるフィルタの特性曲線である。
【００６８】
図９に示すように、直列素子がキャパシタンスのみのフィルタは、通過帯域の高域側の特性曲線がなだらかになってしまい、高域側の信号を減衰しないため、高域通過の特性を発生してしまう。一方、直列素子が並列ＬＣ共振器であるフィルタは、通過帯域の高域側に減衰極が発生するため、高域側の減衰量が増加し、帯域通過フィルタとしての周波数特性が向上する。
【００６９】
また、前記減衰極は、直列素子である並列ＬＣ共振器の自己共振周波数によって決定されるので、この並列ＬＣ共振器を構成するスパイラルインダクタの巻き数およびＬ／Ｓを所望の自己共振周波数が得られるように設定することにより、減衰極の位置を変化させて、通過帯域特性を制御することができる。
【００７０】
このような構成とすることにより、少ない回路素子で優れた特性を有する帯域通過フィルタを形成することができる。
【００７１】
また、入出力部のキャパシタンス素子をＭＩＭキャパシタにすることにより、キャパシタンス素子の面積を小さくすることができる。よって、フィルタ全体を簡素で省スペースに形成することができる。
【００７２】
なお、本実施例では、減衰極を通過帯域の高域側に形成するように設計したが、直列素子であるスパイラルインダクタの浮遊容量を増加するように設計することにより、通過帯域の低域側に減衰極を形成することができる。よって、低域側の特性を改善することができる。
【００７３】
また、本実施例では、入出力部のキャパシタンス素子をＭＩＭキャパシタとしたが、インターディジタル型のキャパシタを使用してもよい。また、入出力部のＪインバータをインダクタ回路に変換し、そのインダクタとしてスパイラルインダクタを用いてもよい。
【００７４】
また、本実施例では、方形状のスパイラルインダクタを用いているが、円状のスパイラルインダクタを用いてもよい。
【００７５】
また、上部電極および下部電極をＹＢ2 Ｃｕ3 Ｏ7-x 等の酸化物超電導体で形成し、誘電体セラミック基板および誘電体膜をＭｇＯ等の低誘電損失の基板で形成することにより、超電導体を用いた集中定数フィルタを構成することができる。このような集中定数フィルタを、転移温度以下で使用することにより、電極の導体損をなくすことができ、集中定数フィルタの挿入損失を大幅に改善することができる。また、導体損失がなくなることにより、スパイラルインダクタを小型化でき、小型の集中定数フィルタを構成することができる。
【００７６】
次に、第２の実施形態に係るアンテナ共用器について、図１１を参照して説明する。
【００７７】
図１１はアンテナ共用器の平面図である。
図１１において、１０１はアルミナ基板、１０２はＴＸ端子、１０３はＲＸ端子、１０４はアンテナ端子、１０５，１０６は接地電極、１０７〜１１２はスパイラルインダクタ、１１３〜１１６はＭＩＭキャパシタ、１１７，１１８はフィルタ回路である。また、アルミナ基板１０１の表面には下部電極、誘電体膜、上部電極が順に積層されており、図中の実線で描かれた斜線部は上部電極を、破線で囲まれた部分は下部電極をそれぞれ示している。
図１１に示すアンテナ共用器は、二つのフィルタ１１７，１１８と、これにそれぞれ接続するアンテナ端子１０４と、フィルタ１１７に接続するＴＸ端子１０２と、フィルタ１１８に接続するＲＸ端子１０３とから構成される。アンテナ端子１０４、ＴＸ端子１０２、ＲＸ端子１０３はそれぞれ上面電極で形成されている。
【００７８】
フィルタ１１７，１１８は、所望の特性が得られるように、各スパイラルインダクタの巻き数、線幅、線間距離が決められており。他の構成は第１の実施形態に係るフィルタと同じ構成である。
【００７９】
ＴＸ端子１０２から入力された信号は、ＴＸ側フィルタ１１７にて不要周波数成分が除去され、アンテナ端子１０４を介してアンテナから発信される。一方、アンテナで受信され、アンテナ端子１０４から入力された信号は、ＲＸ側フィルタ１１８にて不要周波数成分が除去されて、ＲＸ端子から外部回路に伝送される。このようにして、一つの回路網でＴＸ側、ＲＸ側の機能を備えたアンテナ共用器を構成する。
【００８０】
ここで、ＴＸ側フィルタ１１７における並列接続された２段の共振器を構成するスパイラルインダクタ１０７，１０８の巻き数は、ＲＸ側フィルタ１１８のスパイラルインダクタ１０９，１１０の巻き数よりも多く設定する。このことにより、ＴＸ側フィルタ１１７の通過帯域の中心周波数をＲＸ側フィルタ１１８よりも低周波数側に設定する。
【００８１】
一方、ＴＸ側フィルタ１１７における直列素子であるスパイラルインダクタ１１１は、そのインダクタンス値が小さくなるように巻き数を少なく設定することにより、減衰極を通過帯域の高域側に形成し、通過帯域の高域側の減衰曲線を急峻にする。また、ＲＸ側フィルタ１１８における直列素子であるスパイラルインダクタ１１２は、その浮遊容量が大きくなるように巻き数を多く設定することにより、減衰極を通過帯域の低域側に形成し、通過帯域の低域側の減衰曲線を急峻にする。
【００８２】
図１２はアンテナ共用器の周波数特性図である。
図１２において、細線は直列素子がキャパシタンスのみの場合であり、太線は直列素子が並列ＬＣ共振器である場合である。
【００８３】
図１２に示すように、ＴＸ側フィルタの通過帯域が、ＲＸ側フィルタの通過帯域より低域となるように、ＴＸ側フィルタの通過帯域とＲＸ側フィルタの通過帯域とが隣り合って設定される。ここで、ＴＸ側フィルタは、通過帯域の高域側に減衰極Ａが存在するため、高域側の減衰特性が急峻となり、ＲＸ側の信号を十分に減衰する。一方、ＲＸ側フィルタは、逆に通過帯域の低域側に減衰極Ｂが存在するため、低域側の減衰特性が急峻となり、ＴＸ側の信号を十分に減衰する。
【００８４】
このような構成とすることに、ＴＸ側フィルタとＲＸ側フィルタとを備え、互いの通過帯域における周波数成分を十分に減衰するアンテナ共用器を構成することができる。
【００８５】
また、各フィルタの共振器がスパイラルインダクタのみで構成されているので、簡素な構造でアンテナ共用器を構成できる。
【００８６】
次に、第３の実施形態に係る通信装置について、図１３を参照して説明する。
図１３は、通信装置のブロック図である。
【００８７】
図１３において、ＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，ＢＰＦｂ，ＢＰＦｃはそれぞれ帯域通過フィルタ、ＡＭＰａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸｂはそれぞれミキサ、ＯＳＣは発振器、ＤＩＶは分周器（シンセサイザー）である。ＭＩＸａはＤＩＶから出力される周波数信号をＩＦ信号で変調し、ＢＰＦａは送信周波数の帯域のみを通過させ、ＡＭＰａはこれを電力増幅してＤＰＸを介しＡＮＴより送信する。ＡＭＰｂはＤＰＸから出力される信号を増幅させ、ＢＰＦｂはＡＭＰｂからの出力信号のうち受信周波数帯域のみを通過させる。ＭＩＸｂはＢＰＦｃより出力される周波数信号と受信信号とをミキシングして中間周波信号ＩＦを出力する。
【００８８】
図１３に示した帯域通過フィルタＢＰＦａ，ＢＰＦｂ，ＢＰＦｃは、図１に示した構造の集中定数フィルタを用いることができ、デュプレクサは図１１に示した構造のアンテナ共用器を用いることができる。このようにして全体に簡素な構造で優れた通信特性を有する通信装置を構成することができる。
【００８９】
【発明の効果】
この発明によれば、入力端子および出力端子と接地電極間に接続される複数の並列素子を、スパイラル形状に形成した電極のインダクタンスとスパイラル形状に形成した電極の互いに隣接する電極同士の間に生じるキャパシタンスとによる並列ＬＣ共振器で構成し、また、並列素子間に挿入される複数の直列素子を、スパイラル形状に形成した電極のインダクタンスとスパイラル形状に形成した電極の互いに隣接する電極同士の間に生じるキャパシタンスとによる並列ＬＣ共振器で構成して、これらの回路素子を備えることにより、簡素な構造で優れた通過帯域特性を有する集中定数フィルタを構成することができる。
【００９０】
また、この発明によれば、直列素子を構成するスパイラル形状に形成した電極の巻き数、線路幅および線路間隔を所定の値に設定することにより、所望の位置に減衰極を生じさせて、所望の通過帯域特性を有する集中定数フィルタを構成することができる。
【００９１】
また、この発明によれば、直列素子を構成するスパイラル形状に形成した電極の巻き数を、直列素子に隣り合う並列素子を構成するスパイラル形状に形成した電極の巻き数よりも多くすることにより、簡素な構造で優れた通過帯域特性を有する集中定数フィルタを構成することができる。
【００９２】
また、この発明によれば、入力端子および出力端子と並列素子との間に挿入される直列素子の少なくとも一つを誘電体セラミック基板上に下部電極、誘電体膜、上部電極を順次形成してなるキャパシタンスとすることにより、簡素な構造の集中定数フィルタを構成することができる。
【００９３】
また、この発明によれば、スパイラル形状に形成した電極を、超電導性を有する薄膜で形成することにより、転移温度以下の環境で、挿入損失の非常に少ない集中定数フィルタを構成することができる。また、電極の導体損が殆どなくなることにより、小型の集中定数フィルタを構成することができる。
【００９４】
また、この発明によれば、前記集中定数フィルタを備えることにより、送信側と受信側とで互いの通過帯域における減衰量を十分に得られる、優れた減衰特性のアンテナ共用器を簡素な構造で構成することができる。
【００９５】
また、この発明によれば、前記集中定数フィルタまたは前記アンテナ共用器を備えることにより、優れた通信特性を有する通信装置を簡素な構造で構成することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る集中定数フィルタの平面図および等価回路図
【図２】Ｊインバータを用いたｎ段の帯域通過フィルタの回路図
【図３】Ｊインバータ回路を実現するインダクタンス素子を用いた回路およびキャパシタンス素子を用いた回路の回路図
【図４】Ｊインバータ回路をインダクタンス素子およびキャパシタンス素子に置き換えたｎ段の帯域通過フィルタの回路図
【図５】２段の並列共振器が誘導性結合した帯域通過フィルタの回路図
【図６】スパイラルインダクタの巻き数と無負荷Ｑとの関係を示した図
【図７】スパイラルインダクタの巻き数と浮遊容量およびインダクタンスとの関係を示した図、およびスパイラルインダクタの巻き数と自己共振周波数との関係を示した図
【図８】スパイラルインダクタの線間距離と浮遊容量およびインダクタンスとの関係を示した図、およびスパイラルインダクタの線間距離と自己共振周波数との関係を示した図
【図９】帯域通過フィルタの周波数特性のシミュレーション結果を示した図
【図１０】帯域通過フィルタの周波数特性を実測した結果を示した図
【図１１】第２の実施形態に係るアンテナ共用器の平面図
【図１２】アンテナ共用器の周波数特性図
【図１３】第３の実施形態に係る通信装置のブロック図
【図１４】従来の集中定数フィルタの平面図および等価回路図
【符号の説明】
１，１０１−アルミナ基板
２−入力端子
３−出力端子
４，１０５，１０６−接地電極
５，６，１４，１０７〜１１２−スパイラルインダクタ
７〜１１−インターディジタルキャパシタ
１２，１３，１７−ＬＣ共振器
１５，１６，１１３〜１１６−ＭＩＭキャパシタ
１０２−ＴＸ端子
１０３−ＲＸ端子
１０４−アンテナ端子
１１７，１１８−フィルタ回路
【図１】
0003949976.tif 000010
【図２】
0003949976.tif 000011
【図３】
0003949976.tif 000012
【図４】
0003949976.tif 000013
【図５】
0003949976.tif 000014
【図６】
0003949976.tif 000015
【図７】
0003949976.tif 000016
【図８】
0003949976.tif 000017
【図９】
0003949976.tif 000018
【図１０】
0003949976.tif 000019
【図１１】
0003949976.tif 000020
【図１２】
0003949976.tif 000021
【図１３】
0003949976.tif 000022
【図１４】
0003949976.tif 000023