(57)【特許請求の範囲】
【請求項１】
ｐ型またはｎ型のいずれか一方の導電型を示す半導体基板と、ｐ型またはｎ型の他方の導電型を示し、前記半導体基板の表面に設けられた電気絶縁膜上に伸びる電路を経て前記半導体基板との間に逆方向電位が印加される第１の不純物領域と、該第１の不純物領域から前記電路下を該電路に沿って伸長しようとする空乏層の伸びを抑制すべく、前記第１の不純物領域から間隔をおいて前記半導体基板の表面に形成され前記一方の導電型を示しかつ前記半導体基板の不純物濃度よりも高い不純物濃度を有する第２の不純物領域と、前記空乏層での電界の集中を防止する電界緩和手段とを含む半導体装置であって、
前記電界緩和手段は、前記電気絶縁膜中で前記第２の不純物領域に対応する領域から当該領域を越えて前記第１の不純物領域の側へ伸長し、前記半導体基板とほぼ同電位におかれる導電層を含み、
該導電層は、前記電路の伸長方向に沿った縦断面でみて、該伸長方向へそれぞれの幅方向を沿わせかつ該伸長方向へ相互に間隔をおいて前記第２の不純物領域を越えて前記第１の不純物領域に向けて整列的に配置される複数の細幅部を備え、各細幅部間にスリットが規定されていることを特徴とする半導体装置。
【請求項２】
前記導電層は、格子状の平面形状を有する請求項１記載の半導体装置。
【請求項３】
前記導電層の前記各細幅部は、前記第１の不純物領域に対応する領域を取り巻く環状の平面形状を有する請求項１記載の半導体装置。
【請求項４】
前記第２の不純物領域の前記第１の不純物領域に近接する縁部は、前記導電層の前記スリット位置に対応することを特徴とする請求項１記載の半導体装置。
【請求項５】
前記導電層の前記細幅部間の間隔を同一に設定し、かつ細幅部の幅寸法のみが、前記第２の不純物領域の側に配置された前記細幅部から前記第１の不純物領域の側に配置された前記細幅部へ向けて、順次、漸減することを特徴とする請求項１記載の半導体装置。
【請求項６】
前記電気絶縁膜は前記第２の不純物領域に対応する部分から前記第１の不純物領域に対応する部分へ向けて、厚さ寸法を段階的に漸減することを特徴とする請求項１記載の半導体装置。
【請求項７】
前記緩和手段は、さらに、前記半導体基板の前記複数の細幅部と対向する位置で第１および第２の不純物領域間に形成され、前記一方の導電型を示し前記半導体基板の不純物濃度よりも高くかつ前記第２の不純物領域の不純物濃度よりも低い不純物濃度を有し、前記第２の不純物領域から前記第１の不純物領域へ向けて伸長しかつ該第１の不純物領域と間隔をおいて形成される第３の不純物領域を備え、前記第１の不純物領域の側への前記導電層の伸長端は、前記第１の不純物領域の側への前記第３の不純物領域の伸長端よりも第２の不純物領域の側に位置することを特徴とする、請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板を用いた半導体装置に関し、特に、耐圧性を高めるための電界緩和手段が組み込まれた半導体装置に関する。
【０００２】
【従来の技術】
半導体基板にトランジスタのような種々の回路素子を組み込んで形成される集積回路では、素子の機能部分として、半導体基板の表面に、該半導体基板の導電型と逆の導電型を示す第１の不純物領域が形成される。この不純物領域に、該不純物領域から半導体基板を覆う酸化膜上に伸びる電路を経て、半導体基板との間に逆電圧が印加されると、その電圧値に応じて、前記電路下で半導体基板の表面に沿って不純物領域から空乏層が伸びる。
【０００３】
この空乏層が周辺の回路部分に達すると、該回路部分の電気特性に強い悪影響を及ぼす。この周辺回路への空乏層の伸長を防止する技術として、半導体基板と同一の導電型を示しかつ該基板の不純物濃度よりも高い不純物濃度を有する第２の不純物領域を、チャンネルストッパとして半導体基板に設ける技術がある。
【０００４】
ところで、半導体基板と第１の不純物領域との間に逆方向電圧が印加されるとき、基本的には、この逆方向電圧が印加される第１の不純物領域と半導体基板との接合面での耐圧性の如何で、この第１の不純物領域を含む素子の耐圧性が決まる。
しかしながら、空乏層の伸長を防止するための第２の不純物領域からなるチャンネルストッパが設けられると、逆方向電圧の増大に伴ってチャンネルストッパへ向けて伸長する空乏層がチャンネルストッパに到達した後、このストッパにより伸長を妨げられた空乏層に強い電界の集中が生じ易い。
そのため、チャンネルストッパが組み込まれた半導体装置では、前記した接合面の限界電圧値よりも低い降伏電圧値で空乏層に関連したブレークダウンが生じることがある。この空乏層での前記したブレークダウンは、半導体装置の耐圧性の低下をもたらす。
【０００５】
そこで、この空乏層での電界の集中を緩和するための電界緩和手段として、１９８７年、８月に発行された「アイ・スリー・イ・トランザクション・オン・エレクトロン・デバイスイズ（IEEE TRANSACTIONS ON ELECTRON DEVICES ）」、ED-34 巻、第８号、第１８１６〜１８２１頁に記載されているような電界低減領域（ＦＲＲ）を形成することが提案されている。
【０００６】
電界低減領域は、第２の不純物領域であるチャンネルストッパと同一の導電型を示す第３の不純物領域からなり、このチャンネルストッパから、半導体基板の表面に沿って、該半導体基板との間に逆電圧が印加される第１の不純物領域へ向けて伸長するように、形成される。
【０００７】
この電界低減領域は、半導体基板と第１の不純物領域との間の逆方向電圧の増大に応じて、空乏層の伸び抑制しつつその伸長を許すことにより、空乏層での電界の集中を緩和する作用をなす。この電界低減領域の緩和作用により、空乏層の電界低減領域内でのブレークダウンが防止され、空乏層がチャンネルストッパに到達するときの逆方向電圧値が高められる。
この電界低減領域による電界緩和効果は、この電界低減領域を構成する第３の不純物領域の不純物濃度の変化に関連して変化し、半導体基板の不純物濃度よりも高くかつチャンネルストッパの不純物濃度よりも低い所定の値で得られる所定の空乏層抑制効果でもって、空乏層に最も高い耐圧性が見られる。
【０００８】
従って、この所定の値からずれた不純物濃度では、その増減に伴い、いずれの場合においても、すなわち、電界低減領域による空乏層の伸長抑制効果が大きすぎても、また小さすぎても、空乏層での耐圧性は、所定の値で得られた耐圧性よりも低下する。
このことから、電界低減領域の不純物濃度は、この電界低減領域によって最も高い耐圧性が得られるように、所定の値に設定される。
【０００９】
【発明が解決しようとする課題】
しかしながら、この電界低減領域により所望の耐圧性を得るには、すなわち空乏層での降伏電圧が、逆方向電圧を印加される第１の不純物領域と半導体基板との接合面での限界電圧の値以上となるためには、半導体基板上を覆いかつ該基板と第１の不純物領域から伸びる電路との間に配置される酸化膜のような電気絶縁膜に、約２．５μｍ以上の大きな膜厚寸法が必要となる。
そのため、半導体装置の薄型化を図る上で、より薄い厚さ寸法の電気絶縁膜で所定の耐圧性が得られる半導体装置が求められていた。
【００１０】
前記した空乏層のチャンネルストッパへの伸長を抑制する手段として、前記した電界低減領域の他に、半導体基板上の絶縁膜内に半導体基板と同電位のシールド電極をチャンネルストッパに対応する領域から空乏層が伸びる第１の不純物領域の側へ向けて伸長させる技術がある。
このシールド電極は、第１の不純物領域へ向けての伸長端位置で、空乏層の伸長を強く規制する。
【００１１】
そのため、前記したように、所定の空乏層抑制効果でのみ最適な耐圧性を発揮し、空乏層の伸長抑制効果が小さすぎても、また大きすぎても、空乏層での耐圧性を逆に低下させる従来の前記電界低減領域からなる緩和手段と、空乏層の伸長をより強く規制するシールド電極からなる緩和手段を組み合わせたとしても、これらの組み合わせによっては、それぞれが単独で用いられた場合よりも低い耐圧性しか得られないと考えられていた。
【００１２】
【課題を解決するための手段】
しかしながら、本願発明者らは、前記した両電界緩和手段が特定の関係で組み合わされたとき、それぞれ単独で用いられたときよりも極めて優れた耐圧特性が得られることを見い出した。
また、本願発明者らは、シールド電極による空乏層の伸長規制効果を低減させ、これにより空乏層の段階的伸長を許すことにより、空乏層での電界の集中効果が緩和されることを見い出した。
【００１３】
本発明は、ｐ型またはｎ型のいずれか一方の導電型を示す半導体基板と、ｐ型またはｎ型の他方の導電型を示し、半導体基板の表面に設けられた電気絶縁膜上に伸びる電路を経て半導体基板との間に逆方向電位が印加される第１の不純物領域と、該第１の不純物領域から電路下で該電路に沿って伸長しようとする空乏層の伸びを抑制すべく、第１の不純物領域から間隔をおいて半導体基板の表面に形成され半導体基板と同一の導電型を示しかつ該半導体基板の不純物濃度よりも高い不純物濃度を有する第２の不純物領域と、空乏層での電界の集中を防止する電界緩和手段とを含む半導体装置を対象とする。
【００１４】
本発明は、前記電界緩和手段が、電気絶縁膜中で第２の不純物領域に対応する領域から当該領域を越えて第１の不純物領域の側へ伸長し、半導体基板とほぼ同電位におかれる導電層と、半導体基板の表面で第１および第２の不純物領域間に形成され、半導体基板と同一の導電型を示し該半導体基板の不純物濃度よりも高くかつ第２の不純物領域の不純物濃度よりも低い不純物濃度を有し、第２の不純物領域からまたはその近傍から第１の不純物領域へ向けて伸長しかつ該第１の不純物領域と間隔をおいて形成される第３の不純物領域とを備え、第１の不純物領域の側への導電層の伸長端が、第１の不純物領域の側への第３の不純物領域の伸長端よりも第２の不純物領域の側に位置することを特徴とする。
【００１５】
第３の不純物領域は、従来の前記電界低減領域におけると同様、半導体基板と第１の不純物領域との間の逆方向電圧の増大に応じて、空乏層の伸び抑制しつつその伸長を許すことにより、空乏層での電界の集中を緩和する作用をなす。
また、電気絶縁膜中で第２の不純物領域に対応する領域から当該領域を越えて第１の不純物領域の側へ伸長し、半導体基板とほぼ同電位におかれる導電層は、従来の前記シールド電極におけると同様、第１の不純物領域へ向けての伸長端位置で、空乏層の伸長を強く規制する。
【００１６】
この導電層における第１の不純物領域の側への伸長端を、第３の不純物領域における第１の不純物領域の側への伸長端よりも第２の不純物領域の側に位置させるという、この特定の関係を満足することよって、個々の緩和手段によっては得られず、また両緩和手段の組み合わせによっては著しい低減を招くと考えられていた空乏層での降伏電圧値を著しく増大させることができ、これにより、半導体装置に所定の耐圧特性を与えることができることを確認できた。
【００１７】
また、本発明は、前記電界緩和手段は、電気絶縁膜中で第２の不純物領域に対応する領域から当該領域を越えて第１の不純物領域の側へ伸長し、半導体基板とほぼ同電位におかれる導電層を含み、該導電層は、電路の伸長方向に沿った縦断面でみて、該伸長方向へそれぞれの幅方向を沿わせかつ該伸長方向へ相互に間隔をおいて第２の不純物領域を越えて第１の不純物領域に向けて整列的に配置される複数の細幅部を備え、各細幅部間にスリットが規定されていることを特徴とする。
【００１８】
スリットが規定された導電層によれば、前記逆方向電圧の増大に伴って空乏層が第２の不純物領域であるチャンネルストッパへ向けて伸長しようとするとき、第２の不純物領域からチャンネルストッパへ向けて整列的に配置された、スリットを規定する導電層の各細幅部の第１の不純物領域側に位置するそれぞれの縁部でもって空乏層の伸びが段階的に規制される。
【００１９】
すなわち、第１の不純物領域の側に位置する前記細幅部の前記縁部で伸長が規制された空乏層は、前記逆方向電圧の増大に伴って、その臨界電界値に達する前に、当該細幅部に隣り合ってチャンネルストッパ側に位置する前記細幅部の前記縁部に達する。
以降、それぞれの細幅部ごとに、空乏層は、臨界電圧値に達する前に引き続く細幅部へ向けて段階的に伸長することから、空乏層の伸びを段階的に適正に制御することができ、空乏層での電界の集中を効果的に防止することができる。
【００２０】
その結果、空乏層の伸びが最終的に拘束されるチャンネルストッパに至ったときの逆方向電圧値の増大が図られ、これにより、空乏層での降伏電圧値の増大による半導体装置の耐圧性の向上が図られる。
このようなスリットを有する導電層の所定の電界緩和効果は、導電層を半導体基板とほぼ同電位に保持することによって、はじめて得られる。
従って、導電層を浮遊電極としても、この浮遊電極に、本願発明におけるような空乏層の伸びを段階的に抑制する作用を期待できないことから、空乏層がチャンネルストッパに至ったときの逆方向電圧を本願発明の導電層におけるような高い値に設定することは不可能となる。そのため、浮遊電極では、本願発明におけるような優れた電界緩和効果を達成することは不可能である。
【００２１】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
〈具体例１〉
図１は、本発明に係る半導体装置の具体例１を示す。
本発明に係る半導体装置１０は、図示の例では、ダイオードであり、例えば２０Ω・cmの固有抵抗値を有するＮ型シリコンからなる半導体基板１１に組み込まれている。
【００２２】
半導体基板１１の表面には、カソードとして、第１の不純物領域１２が形成されている。第１の不純物領域１２は、半導体基板１１の導電型とは逆のＰ型の導電性を示す。
また、半導体基板１１の表面には、第１の不純物領域１２から間隔をおいて、第２の不純物領域１３が形成されている。第２の不純物領域１３は、半導体基板１１と同一の導電型を示し、しかもその不純物濃度が半導体基板１１のそれよりも大きな高濃度不純物領域である。この第２の不純物領域１３は、ダイオードのカソードとして使用され、また後述するチャンネルストッパとしても機能する。
【００２３】
半導体基板１１の表面には、例えば半導体基板１１の熱酸化により、電気絶縁膜１４が形成されている。図示の例では、絶縁膜１４は、半導体基板１１上を直接的に覆う例えば１μｍの厚さ寸法を有する下層１４ａと該下層を部分的に覆う例えば１μｍの厚さ寸法を有する上層１４ｂとで構成される積層構造を備える。
【００２４】
下層１４ａにおける上層１４ｂから露出する部分には、第１の不純物領域１２を露出させるためのコンタクトホール１５が形成されており、このコンタクトホール１５を経て、絶縁膜１４上に伸びる引き出し線すなわち電路１６が第１の不純物領域１２に接続されている。電路１６は、第２の不純物領域１３の上方の領域に伸びる。
また、第２の不純物領域１３には、図示しない従来よく知られた配線が接続されており、該配線および第１の不純物領域１２から伸びる電路１６を経て、第１の不純物領域１２をアノードとし、第２の不純物領域１３をカソードとして、両者間に逆方向電圧が印加される。
【００２５】
アノード１２およびカソード１３間に逆方向電圧が印加されると、図中仮想線で示されているように、第１の不純物領域１２から電路１６に沿って、該電路下を第２の不純物領域１３へ向けて空乏層１７（１７ａ、１７ｂ、１７ｃおよび１７ｄ）が伸長する。
図示の例では、カソード１３が半導体基板１１と同一導電型を有し該基板の不純物濃度よりも大きな高濃度不純物領域１３からなることから、逆方向電圧値の増大によって空乏層１７が伸長しても、その伸長端が第２の不純物領域１３を越えて伸長することはなく、従って、カソードである第２の不純物領域１３がチャンネルストッパの機能を兼ねる。
第２の不純物領域１３のチャンネルストッパ機能により、空乏層１７による周辺回路部分への悪影響が防止される。
【００２６】
前記逆方向電圧値の増大に伴って、空乏層１７が第２の不純物領域１３に達した後、さらにその電圧値が増大すると、空乏層１７の伸長が規制された状態にあることから、この空乏層１７に電界の集中が生じ易い。この電界の集中による空乏層１７でのブレークダウンを抑制し、空乏層１７での降伏電圧値の増大を図るための電界緩和手段として、導電層１８および第３の不純物領域１９が設けられている。
【００２７】
導電層１８は、図示の例では、絶縁膜１４の下層１４ａとその上層１４ｂとの間に形成された導電体からなる。導電層１８を、例えば１０００Åの膜厚を有し、燐が不純物として添加されたポリシリコンで形成することができる。
導電層１８は、第２の不純物領域１３に対応した領域から当該領域を越えて第１の不純物領域１２が設けられた側に伸長し、伸長端１８ａに帰する。この導電層１８は、半導体基板１１に電気的に接続されることにより、半導体基板１１と同電位に保持されている。
【００２８】
第３の不純物領域１９は、半導体基板１１の表面における第１の不純物領域１２および第２の不純物領域１３間に形成されている。
第３の不純物領域１９は、半導体基板１１の導電型と同一の導電型を示し、その不純物濃度は半導体基板１１のそれより高くしかも第２の不純物領域１３のそれより低く設定されている。
この第３の不純物領域１９の不純物濃度は、前記した濃度範囲内で、従来の電界低減領域（ＦＦＲ）におけると同様に、例えば単独で用いられたときに最も高い降伏電圧値が得られる不純物濃度値を採用することが望ましい。
【００２９】
第３の不純物領域１９は、具体例１では、第２の不純物領域１３内から該不純物領域１３に連続して、第１の不純物領域１２が設けられた側に伸長し、第１の不純物領域１２から間隔をおく伸長端１９ａに帰する。
また、導電層１８は、第３の不純物領域１９の伸長端１９ａを越えて第１の不純物領域１２の側に伸長することはなく、従って、導電層１８の伸長端１８ａは、第３の不純物領域１９の伸長端１９ａよりも第２の不純物領域１３の側に位置する。
【００３０】
導電層１８および第３の不純物領域１９が設けられた具体例１の半導体装置１０では、電路１６を経てアノードである第１の不純物領域１２と、第２の不純物領域１３と同電位の半導体基板１１との間に、逆方向電圧が印加されると、図１に仮想線で示されているように、電路１６下をアノード１２から第２の不純物領域１３へ向けて、半導体基板１１の表面に沿って、空乏層１７ａが伸びる。この空乏層１７ａの先端は、前記逆方向電圧値の増大に伴い、図中、符号１７ｂおよび１７ｃで示されているように、半導体基板１１の表面に沿って、順次、第２の不純物領域１３へ向けて伸長する。
【００３１】
この半導体基板１１の表面上での空乏層１７の先端が第３の不純物領域１９に達すると、該第３の不純物領域１９は、前記逆方向電圧値の増大に伴い、空乏層１７の先端の移動すなわち空乏層１７の伸長を規制しつつ、空乏層１７内でブレークダウンを生じさせないように、適正にその伸長を許す。
【００３２】
空乏層１７の前記した伸長により、図１に符号１７ｃで示されているように、半導体基板１１の表面上での空乏層１７の先端が、導電層１８の伸長端１８ａに対応する符号Ａで示されている位置に達すると、半導体基板１１の表面上での空乏層１７の移動が阻止されることから、前記逆方向電圧値がさらに増大すると、その増大に伴って、空乏層１７ｃの前記先端の下部は、符号１７ｄで示されているように、第２の不純物領域１３へ向けて大きく膨らみ出る。このとき、符号Ａで示される部分で空乏層１７に最も大きな電界の集中が見られる。
【００３３】
この最も大きな電界の集中が生じる部分Ａでブレークダウンが生じない限り、空乏層１７は、符号Ａで示す部分の下方で膨らみ出た下部で、符号１７ｄで示されているように、第２の不純物領域１３に達する。
第２の不純物領域１３は、前記したようなチャンネルストッパ作用により、この第２の不純物領域１３を越える空乏層１７の伸長を防止する。
【００３４】
前記したような空乏層１７の伸長を可能とする導電層１８および第３の不純物領域１９の組み合わせからなる電界緩和手段を含む半導体装置１０の耐圧特性と、従来の半導体装置のそれとの比較が図２のグラフに示されている。
【００３５】
図２のグラフの横軸は絶縁膜１４の最大厚さ寸法値（μｍ）を示し、縦軸は半導体装置の降伏電圧値（Ｖ）を示す。
特性線２０は、本発明に係る半導体装置１０の耐圧特性を示し、特性線２１は、電界緩和手段として、シールド電極のみを設けた従来例のそれを示し、また特性線２２は、電界緩和手段として、電界低減領域のみを設けた従来例のそれを示す。
【００３６】
本発明に係る半導体装置１０では、絶縁膜１４の膜厚が２．５μｍを越えると、４００Ｖを越える高い降伏電圧が得られる。これは、空乏層１７での符号Ａで示した箇所での降伏電圧値が少なくともアノード１２と半導体基板１１との間の接合耐圧値以上となったことを意味する。
また、本発明に係る半導体装置１０では、絶縁膜１４の膜厚が２μｍとなっても、接合耐圧に近いほぼ４００Ｖの耐圧特性を示す。このときの降伏電圧は、空乏層１７の符号Ａで示した箇所でのブレークダウン電圧値であると考えられる。
【００３７】
これに対し、特性線２１および２２で示される従来技術では、絶縁膜の膜厚が２．５μｍを越えると特性線２２で示される一方の従来技術でのみ本願におけると同様な降伏電圧値を得られるものの、絶縁膜の膜厚が２μｍになると、いずれも降伏電圧が３５０Ｖを大きく下回る値を示す。
このことは、従来技術では、絶縁膜の膜厚が２μｍになると、空乏層でのブレークダウン電圧が３５０Ｖを大きく下回る値となり、本願におけるような電界緩和効果を奏し得ないことを意味する。
【００３８】
このことから、本発明に係る半導体装置１０によれば、単に従来の導電層および電界緩和のための不純物領域を組み合わせた場合には電界緩和効果の低減を招くと考えられていた両電界緩和手段を特定の組み合わせの位置関係を満たすことにより、絶縁膜１４にたとえ２μｍというような薄膜の絶縁膜を用いても、このような薄い絶縁膜での従来の降伏電圧値よりも約８０Ｖも高い、ほぼ４００Ｖという極めて高い降伏電圧を得ることができ、これにより耐圧特性を高めることが可能となる。
【００３９】
従って、半導体装置の耐圧性を高めると共にその厚さ寸法の低減を図ることができ、これにより、耐圧性に優れた半導体装置のコンパクト化が可能となる。
【００４０】
〈具体例２〉
図３に示す具体例２では、第３の不純物領域１９は、第２の不純物領域１３から間隔をおいて配置されており、この第２の不純物領域１３に近接する第２の不純物領域１３の基端部１９ｂと、第２の不純物領域１３との間隔に対応する中間位置に導電層１８の伸長端１８ａが位置する。
【００４１】
具体例２の半導体装置１０では、導電層１８の伸長端１８ａが前記中間位置にあることから、半導体基板１１の表面に沿って伸びる空乏層１７の前記先端の移動が導電層１８により規制される位置、すなわち伸長端１８ａに対応する符号Ａで示す位置は、第３の不純物領域１９と第２の不純物領域１３との間にある。
【００４２】
従って、具体例２では、この符号Ａで示される位置は、半導体基板１１中であり、この半導体基板１１は、第３の不純物領域１９および第２の不純物領域１３のそれぞれの不純物濃度よりもその値が低いことから、その不純物濃度の差に基づき、第３の不純物領域１９中での空乏層１７の伸長抑制効果に比較して、より低い抑制効果を示す。
そのため、空乏層１７ｃの前記先端が符号Ａで示す位置に達した後、さらに前記逆方向電圧の増大に伴って前記先端の下方で空乏層１７ｃが第２の不純物領域１３へ向けて膨らもうとするとき、この膨らみが具体例１における示したような強い拘束を受けることはない。
【００４３】
このことから、具体例２の半導体装置１０によれば、空乏層１７ｃの前記先端が符号Ａで示す位置に達した後の前記逆方向電圧の増大に対し、空乏層１７ｄの伸長の抑制効果の低減を図ることができ、これにより符号Ａで示される位置での電界の増加割合を低減させることができることから、空乏層１７の符号Ａで示す位置でのブレークダウンをより確実に防止することができ、さらに優れた耐圧性を得ることができる。
【００４４】
〈具体例３〉
図４および図５に示す具体例３の半導体装置１０では、電界緩和として、導電層１８′が設けられている。
図４では、図面の簡素化のために、図５に示された絶縁膜１４が省略されている。
【００４５】
具体例３の導電層１８′は、均等な例えば３μｍの幅寸法ｗを有する複数の細幅部２３を備える。各細幅部２３は、図５に明確に示されているように、アノードである第１の不純物領域１２から伸長する電路１６の伸長方向にそれぞれの幅方向を沿わせて、また電路１６の伸長方向へ相互に均等な、例えば３μｍの間隔ｓをおくように、整列して配置されている。
各細幅部２３は、図４に示すように、電路１６に沿って配置された接続部２４を介して、第２の不純物領域１３に電気的に接続されている。また、図４に示す例では、カソードおよびチャンネルストッパとして機能する第２の不純物領域１３は、アノードとして機能する第１の不純物領域１２を取り巻いて形成されている。
【００４６】
具体例３の半導体装置１０では、第１の不純物領域１２と半導体基板１１との間に、逆方向電圧が印加されると、図５に仮想線で示されているように、電路１６下をアノード１２から第２の不純物領域１３へ向けて、半導体基板１１の表面に沿って、空乏層１７ａが伸びる。
【００４７】
前記逆方向電圧値の増大に伴い、半導体基板１１上での空乏層１７の先端が、最も第１の不純物領域１２に近接した位置にある細幅部２３の近接縁部２３ａに達すると、この点Ａ１で空乏層１７ａの伸びが規制される。
【００４８】
さらに、前記電圧値が増大すると、この電圧値の増大に応じて、各細幅部２３間に規定されるスリットｓに対応した位置に、第１の不純物領域１２からの距離のそれぞれに応じた分離空乏層部分（１７′ａ、１７′ｂ…）が形成される。
【００４９】
前記電圧値の増大により、空乏層１７ａの点Ａ１で示される位置での電界が臨界値に近づくと、この電界値が臨界値に達する前に、空乏層１７ａの先端はその前方位置に形成された分離空乏層部分１７′ａを併合する。
その結果、空乏層は符号Ａ２で示される位置まで、その長さ分の伸長を許されることから、その電界の緩和が図られる。
【００５０】
以下、前記電圧値の増大に伴い、空乏層１７は、その伸びが段階的に許され（空乏層１７ａ、１７ｂ、１７ｃ）、最終的に第２の不純物領域１３に達することにより、この第２の不純物領域１３のチャンネルストッパ作用により、空乏層１７の伸びが防止される。
【００５１】
前記したような空乏層１７の段階的な伸長を可能とする導電層１８′が設けられた半導体装置１０の耐圧特性と、従来の半導体装置のそれとの比較が図６のグラフに示されている。
【００５２】
図６のグラフの横軸および縦軸は、それぞれ図２のグラフにおけるそれらと同様である。
図６のグラフに示された特性線２０′は、具体例３の半導体装置１０の耐圧特性を示し、特性線２１は、電界緩和手段として、連続するシールド電極が設けられた従来例のそれを示す。
【００５３】
特性線２１を示す従来例では、絶縁膜の膜厚が３μｍ以下では、前記接合耐圧に至らない低い降伏電圧しか得られない。
これに対し、具体例３の半導体装置１０では、具体例１におけると同様に、絶縁膜１４の膜厚が２．５μｍを越えると、４００Ｖを越える高い降伏電圧が得られる。
また、絶縁膜１４の膜厚が２μｍとなっても、従来例で得られる降伏電圧値を約４５Ｖ以上も上回る、３５０Ｖをはるかに越える高い降伏電圧を得ることができ、従来に比較して高い耐圧特性が得られる。
【００５４】
〈具体例４〉
具体例３では、均一な幅寸法を有する細幅部２３を備える導電層１８′が設けられていた。これに対し、図４に示す具体例４の半導体装置１０では、第２の不純物領域１３上に位置する細幅部２３′の幅寸法を第２の不純物領域１３のそれにほぼ一致させ、これにより、図４に示されているように、導電層１８′の細幅部２３′で、第２の不純物領域１３上を連続的に覆うことができる。
また、半導体装置１０の耐圧性を高める上で、図４に示されているように、不純物領域１３の第１の不純物領域１２の側に位置する縁部１３ａを導電層１８′のスリット位置に対応させることが望ましい。これにより、空乏層１７が第２の不純物領域１３に達するときの前記逆方向電圧値を高めることが可能となる。
【００５５】
〈具体例５〉
図８に示す具体例５の半導体装置１０では、導電層１８′が格子状を呈する。図４および図８に示されているように、第２の不純物領域１３が第１の不純物領域１２を取り巻いて配置されているとき、単に図４に示したような細幅部２３が第２の不純物領域１３を横切るように、その長手方向寸法を増大させると、当該細幅部下で空乏層が、その長手方向に沿って伸長し、その結果、直ちに第２の不純物領域１３に短絡することから、電界緩和手段としての機能を損なう。
【００５６】
しかしながら、図８の具体例５に示されるとおり、格子状の導電層１８′を用いることにより、具体例４に沿って説明したように、電路１６の伸長方向への空乏層１７の伸びを段階的に制御できることに加えて、電路１６の幅方向への空乏層１７の伸びをも段階的に制御することができる。これにより、電路１６の幅方向への導電層１８′の伸長に伴う前記した短絡現象を防止して導電層１８′が第２の不純物領域１３を横切るように、該導電層を電路１６の幅方向へ延長させることができる。
【００５７】
従って、格子状の導電層１８′によれば、電路１６の幅方向への導電層１８′の伸長に伴う前記した短絡現象を招くことなく、導電層を電路１６の幅方向へ延長させることができ、これにより、導電層１８′と第２の不純物領域１３とを接続するための接続部２４の引き回しについての配線の自由度が高まる。
【００５８】
〈具体例６〉
図９に示す具体例６の半導体装置１０では、導電層１８′は、それぞれが相互に同心的な配置を許すべくそれらの寸法を相互に異にし、それぞれが全体に矩形枠体形状を呈する複数の細幅部２３からなる。
各細幅部２３は、接続部２４を介して第２の不純物領域１３に接続される。具体例６では、この接続部２４を、第１の不純物領域１２の周りの３６０度の範囲内の任意の部分に設けることができることから、具体例５に比較して、接続部２４の配置の自由度がさらに高まる。
【００５９】
〈具体例７〉
図１０に示す具体例７の半導体装置１０では、導電層１８′は、複数の細幅部２３および２３′の各幅寸法（W1、W2、W3、W4、W5）が第１の不純物領域１２の側の先端位置にある細幅部２３から第２の不純物領域１３の側の基端位置にある細幅部２３′へ向けて、例えば、１μｍ、２μｍ、３μｍおよび４μｍというように、順次、漸増する。各細幅部２３および２３′間のスリット幅ｓは、例えば３μｍであり、相互に同一である。
【００６０】
具体例７の半導体装置１０では、具体例３に沿って説明したと同様に、第１の不純物領域１２と半導体基板１１との間に印加される逆方向電圧の増大に伴って、空乏層１７の伸長する先端位置が、各細幅部２３および２３′におけるそれぞれの第１の不純物領域１２に近接した位置にある近接縁部２３ａに対応する位置A1、A2、A3、A4、A5の各点でそれぞれ段階的に規定される。
【００６１】
このことから、前記電圧値の増大に伴い、空乏層１７の先端位置が、順次、各点A1、A2、A3、A4、A5に移動する。ところで、前記したとおり、各細幅部２３および２３′間のスリット幅ｓは、相互に同一であるが、複数の細幅部２３および２３′の各幅寸法（W1、W2、W3、W4、W5）が漸増することから、点A1、A2、A3、A4、A5間の各間隔は漸増する。
【００６２】
そのため、具体例７によれば、前記電圧値の増大に伴い、空乏層１７の先端位置が、順次、各点A1、A2、A3、A4、A5に移動すると、電圧値の増大に対する空乏層の伸長割合は増大することから、電界緩和効果は一層高まる。
【００６３】
図１１のグラフの横軸および縦軸は、それぞれ図２および図６のグラフにおけるそれらと同様である。
図１１のグラフに示された特性線２０′は、具体例３の半導体装置１０の耐圧特性を示し、特性線２５は、具体例７の耐圧特性を示す。
特性線２５で示す具体例７のによれば、絶縁膜の膜厚がたとえ２μｍであっても、前記接合耐圧値である４００Ｖを大きく越える高い降伏電圧が得られる。
【００６４】
〈具体例８〉
具体例７では、細幅部２３および２３′の幅寸法を漸増させた例を示したが、第２の不純物領域１３上の細幅部２３′を除く各細幅部２３の幅寸法を例えば２μｍというような同一値とし、この幅寸法に代えて、各細幅部２３および２３′間のスリット幅ｓを第１の不純物領域１２の側に位置するスリットS1から第２の不純物領域１３の側に位置するスリットS4へ向けて、例えば５μｍ、４μｍ、３μｍ、２μｍというように、順次その幅寸法を漸減する。
【００６５】
具体例８によれば、各細幅部２３の幅寸法を漸減することなく、前記したような点A1、A2、A3、A4、A5間の間隔を漸増させることができる。
従って、フォトリソグラフィで細幅部２３を形成するとき、具体例７におけるような細幅の細幅部２３を形成することなく、そのため、微細な幅寸法の細幅部２３を得るための高精度の制御技術を不要として、空乏層１７の先端位置が移動する各点A1、A2、A3、A4、A5の間隔を高精度で漸増させることができることから、具体例７におけるよりも容易に、これと同等の耐圧特性を示す半導体装置１０を製造することができる。
【００６６】
〈具体例９〉
図１３の具体例９に示されているように、半導体基板１１上の絶縁膜１４の膜厚を導電層１８′の先端部近傍で減少させることができ、この絶縁膜１４の膜厚の低減により、空乏層１７の伸長抑制効果の低減を図り、これにより、導電層１８′の細幅部２３の数を低減することができ、この細幅部２３の数の低減により、半導体装置１０の寸法の縮小化を図ることができる。
【００６７】
〈具体例１０〉
図１４に示す具体例１０の半導体装置１０では、電界緩和手段として、導電層１８′および第３の不純物領域１９が組み合わせて用いられている。
第３の不純物領域１９の不純物濃度は、具体例１および２で説明したとおり、半導体基板１１の導電型と同一の導電型を示し、その不純物濃度は半導体基板１１のそれより高くしかも第２の不純物領域１３のそれより低く設定されている。また、導電層１８′の先端、すなわち、第１の不純物領域１２に最も近接する位置にある細幅部２３の第１の不純物領域１２の側に位置する縁部１８ａ′は第２の不純物領域１３の第１の不純物領域１２に近接する伸長端１９ａよりも第２の不純物領域１３の側にある。
【００６８】
具体例１０の半導体装置１０によれば、両緩和手段である導電層１８′および第３の不純物領域１９の組み合わせにより、絶縁膜１４の厚さ寸法のばらつきに拘わらず、安定した一層高い耐圧特性を得ることができる。
【００６９】
前記したところでは、本発明に係る半導体装置として、ダイオードの例を示したが、本発明は、これに限らず、例えばＭＯＳトランジスタ、その他の半導体素子に適宜採用することができる。
【００７０】
【発明の効果】
本発明によれば、前記したように、導電層における第１の不純物領域の側への伸長端を、第３の不純物領域における第１の不純物領域の側への伸長端よりも第２の不純物領域の側に位置させることにより、空乏層での降伏電圧値を著しく増大させることができ、これにより、半導体基板上の電気絶縁膜の厚さ寸法の増大を招くことなく、半導体装置に所定の耐圧特性を与えることができる。
【００７１】
また、本発明によれば、前記したように、スリットが規定されかつ半導体基板とほぼ同電位に保持された導電層が第２の不純物領域からチャンネルストッパへ向けての空乏層の伸びを段階的に適正に規制することにより、空乏層での電界の集中が効果的に防止され、空乏層の伸びが最終的に拘束されるチャンネルストッパに至ったときの逆方向電圧値の増大を図ることができることから、空乏層での降伏電圧値の増大により、半導体基板上の電気絶縁膜の厚さ寸法の増大を招くことなく、該半導体装置の耐圧性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る具体例１の半導体装置を示す断面図である。
【図２】具体例１の半導体装置と従来の半導体装置との比較をそれらの降伏電圧と絶縁膜の厚さとの関係で示すグラフである。
【図３】本発明に係る具体例２の半導体装置を示す断面図である。
【図４】本発明に係る具体例３の半導体装置の一部を概略的に平面図である。
【図５】図４に示した線Ｖ−Ｖに沿って得られた断面図である。
【図６】具体例３の半導体装置と従来の半導体装置との比較をそれらの降伏電圧と絶縁膜の厚さとの関係で示すグラフである。
【図７】本発明に係る具体例４の半導体装置を示す断面図である。
【図８】本発明に係る具体例５の半導体装置の一部を概略的に示す平面図である。
【図９】本発明に係る具体例６の半導体装置の一部を概略的に示す平面図である。
【図１０】本発明に係る具体例７の半導体装置を示す断面図である。
【図１１】具体例７の半導体装置と従来の半導体装置との比較をそれらの降伏電圧と絶縁膜の厚さとの関係で示すグラフである。
【図１２】本発明に係る具体例８の半導体装置を示す断面図である。
【図１３】本発明に係る具体例９の半導体装置を示す断面図である。
【図１４】本発明に係る具体例１０の半導体装置を示す断面図である。
【符号の説明】
１０  半導体装置
１１  半導体基板
１２  第１の不純物領域
１３  第２の不純物領域
１４  絶縁膜
１６  電路
１７（１７ａ、１７ｂ…）  空乏層
１８、１８′  導電層
１９  第３の不純物領域
２３、２３′  導電層の細幅部
【図１】
0003954184.tif 000002
【図２】
0003954184.tif 000003
【図３】
0003954184.tif 000004
【図４】
0003954184.tif 000005
【図５】
0003954184.tif 000006
【図６】
0003954184.tif 000007
【図７】
0003954184.tif 000008
【図８】
0003954184.tif 000009
【図９】
0003954184.tif 000010
【図１０】
0003954184.tif 000011
【図１１】
0003954184.tif 000012
【図１２】
0003954184.tif 000013
【図１３】
0003954184.tif 000014
【図１４】
0003954184.tif 000015