(57)【特許請求の範囲】
【請求項１】
数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたディジタル伝送装置において、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、受信信号の１／２シンボル期間毎の平均電力値の所定期間における最小値と最大値とから算出する手段を設けたことを特徴とするディジタル伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重(ＯＦＤＭ： Orthogonal Frequency Division Multiplex)変調方式を用いたディジタル伝送装置に関する。
【０００２】
【従来の技術】
近年、ヨーロッパやアメリカおよび日本でディジタル放送が検討されており、その変調方式としてＯＦＤＭ変調方式の採用が有力視されている。
このＯＦＤＭ変調方式とは、マルチキャリア変調方式の一種で、多数のディジタル変調波を加え合わせたものである。  このときの各キャリアの変調方式にはＱＰＳＫ(Quadrature Phase Shift Keying：４相位相偏移変調)方式等が用いられ、合成波であるＯＦＤＭ信号を得ることができる。
ここで、このＯＦＤＭ信号を数式で表すと、以下のようになる。
まず、各キャリアのＱＰＳＫ信号をαk(t)とすると、これは式(１)で表せる。
αk(t)＝ａk(t)・cos(2πkft)＋ｂk(t)・sin(2πkft)  ・・・・（１)
ここで、ｋはキャリアの番号を示し、ａk(t)、ｂk(t)は、ｋ番目のキャリアのデータで、［−１］または［１］の値をとる。
次に、キャリアの本数をＮとすると、ＯＦＤＭ信号はＮ本のキャリアの合成であり、これをβk(t)とすると、これは次の式(２)で表すことができる。
βk(t)=Σαk(t)      (但し、ｋ＝１〜Ｎ)    ・・・・・・（２）
ところで、ＯＦＤＭ変調方式では、マルチパスの影響を低減するため、信号にガードインターバルを付加するのが一般的である。
即ち、図４に示すように、有効シンボル期間Ｔｓにおいて、その有効シンボルの開始部分の波形と終了部分の少なくとも一方の波形をガードインターバルＴｇとして用いる。  ここで、図４の(ａ)は、ｋ＝１のとき、有効シンボル期間Ｔｓの終了部分にガードインターバルＴｇを付加した場合のＯＦＤＭ信号を示したもので、同図(ｂ)は、ｋ＝１〜５４４のとき、有効シンボル期間Ｔｓの終了部分にガードインターバルＴｇを付加した場合のＯＦＤＭ信号を示したものである。
このＯＦＤＭ信号は、上記信号単位から構成され、この信号単位シンボルは、例えば有効サンプル１０２４サンプルにガードインターバルデータ４８サンプルを付加した１０７２サンプルのシンボル８９４組に、６組の同期シンボルを付加した、全９００シンボルからなるフレームと呼ぶストリーム単位の繰返しで構成される。
【０００３】
図１１は従来技術によるＯＦＤＭ伝送装置における変復調部の基本構成を示すブロック図である。  伝送路符号化部１Ｔ、符号化部２Ｔ、ＩＦＦＴ(Inverse  Fast Fourier Transform：逆フーリエ変換)部３Ａ、ガード付加部３Ｂ、同期シンボル挿入部５、クロック発振器６、直交変調処理部８からなる送信側処理部１０１を有する送信側Ｔｘと、ＡＧＣ部９Ａ、直交復調処理部９Ｂ、ＦＦＴ(Fast Fourier Transform：高速フーリエ変換)部３Ｃ、復号化部２Ｒ、伝送路復号化部１Ｒ、電圧制御クロック発振器１０、同期検出＆相関部４Ａ、ＦＳＴ補正部４Ｂからなる受信側処理部２０３を有する受信側Ｒｘとにより構成され、これら送信側Ｔｘと受信側Ｒｘは、例えば、電波を用いた無線の伝送路Ｌにより結ばれている。
以下、図１１を用いてＯＦＤＭ信号の変復調処理について説明する。
送信側処理部１０１の伝送路符号化部１Ｔに連続的に入力されるデータＤinは、例えば９００シンボルからなるフレーム毎に処理され、このフレーム期間内で同期シンボルの６シンボル期間を除く８９４個の情報シンボル毎に、１から４００番と、６２５から１０２４番までの計８００サンプル期間に、間欠状態のレート変換済データＤiiとして出力される。
また、伝送路符号化部１Ｔは、フレーム周期である９００シンボル毎に、送信側のフレーム制御パルスＦＳＴを発生し、同期シンボル期間の開始を表わすフレームパルス信号として、他のブロックに供給する。
符号化部２Ｔは、入力されたデータＤiiを符号化し、Ｉ軸とＱ軸の２軸にマッピングしたデータＲｆとＩｆを出力する。
ＩＦＦＴ部３Ａは、これらデータＲｆとＩｆを周波数成分と見なし、１０２４サンプルからなる時間軸信号Ｒ(実数成分)とＩ(虚数成分)に変換する。
ガード付加部３Ｂは、１０２４サンプルからなる時間軸信号ＲとＩの開始期間における波形の中で、例えば最初の４８サンプルの波形を１０２４サンプル後に付加し、合計１０７２サンプルの時間軸波形からなる情報シンボルＲｇとＩｇを出力する。  この４８サンプルは反射波混入時の緩衝帯となる。
同期シンボル挿入部５は、これら情報シンボルＲｇ，Ｉｇに対して、それらの８９４サンプル毎に、予めメモリ等に記憶された、６シンボルからなる同期波形を挿入し、フレーム構成のデータＲsgとＩsgを作成する。
これらのデータＲsg，Ｉsgは直交変調処理部８に供給され、ここでＤ／Ａ変換器８１と直交変調器８２、ローカル発振器８３により、周波数ＦｃのキャリアによるＯＦＤＭ変調波信号ＲＦとして生成され、高周波増幅されて伝送路Ｌに送出されることになる。  伝送帯域は、ＵＨＦ帯やマイクロ波帯が用いられる。
なお、送信側Ｔｘにおける処理に必要なクロックＣＫ(周波数１６ＭＨｚ)は、クロック発振器６から各ブロックに送信側クロックＣＫｄとして供給される。
【０００４】
上記の様にして送信されたＯＦＤＭ変調波信号ＲＦは、受信側ＲｘのＡＧＣ部９Ａを経由して直交復調処理部９Ｂに入力され、ここで、直交復調器９１により、電圧制御発振器９３から供給される周波数Ｆc'の局発信号と乗算され、ベースバンド信号に直交復調された後に、Ａ／Ｄ変換器９２によってディジタル化され、データＲ'sgとＩ'sgに変換される。
これらのデータＲ'sg，Ｉ'sgは、ＦＦＴ(Fast Fourier Transform：高速フーリエ変換)部３Ｃに供給され、ここでパルスＦＳＴrcに基づきＦＦＴとして利用する１０２４サンプルのデータ期間を決定するゲート信号を作成して、緩衝帯である４８サンプルを除外することにより、時間軸波形信号Ｒ'sg，Ｉ'sgは、周波数成分信号Ｒ'fとＩ'fに変換される。
そして、これら周波数成分信号Ｒ'f，Ｉ'fは、復号化部２Ｒにて識別、復号化されて、データＤ'oになり、伝送路復号化部１Ｒにて連続した信号Ｄoutとして出力される。
一方、上記データＲ'sgとＩ'sgは、同期検出＆相関部４Ａにも入力され、ここで、同期シンボル群が検出され、これによりフレームパルスとなるパルスＦＳＴｒが取り出される。  このパルスＦＳＴｒは、受信側Ｒｘのフレーム制御パルスとなり、受信側Ｒｘの各ブロックに供給される。
また、この同期検出＆相関部４Ａは、電圧制御クロック発振器１０から発生されるクロックＣＫｒとデータＲ'sgとＩ'sgの同期成分を比較し、比較結果に応じた相関出力Ｓｃを生成する。  この相関出力Ｓｃに基づきＦＳＴ補正部４Ｂは、制御電圧ＶＣを生成し、これにより電圧制御クロック発振器１０を制御し、正しい周期のクロックＣＫｒが発生され、受信側の各ブロックに供給される。
【０００５】
次に、図１１に示した各ブロックの詳細について説明する。
伝送路符号化部１は、伝送中に混入の恐れがある各種エラーによるデータ誤りを防止するため、インターリーブ処理、エネルギー拡散処理、エラー訂正用符号処理等を行う。
符号化部２Ｔは、信号Ｄiiを、マッピングＲＯＭを用いてＩ，Ｑ軸の所定点の情報に変換し、また、不要キャリアに相当する期間の信号は０に置換し、データＲｆとＩｆを作成する。
ＩＦＦＴ変換部３Ａは、入力信号ＲｆとＩｆを  クロックＣＫとパルスＦＳＴとでタイミングを決められた、シンボル周期の時間軸波形ＲとＩに変換する。
具体的には、プレッシー社のＰＤＳＰ１６５１０等を用いれば実現できる。
ガード付加部３Ｂは、ここに入力された信号ＲとＩを１０２４サンプル遅延させる遅延器と、１０２５サンプル目から１０７２サンプル目のみ遅延出力を選択する切り替え器からなり、これらはクロックＣＫとパルスＦＳＴによってタイミングを決められる。  ここで得られる全１０７２サンプルからなるシンボルは、１０２５サンプル目から１０７２サンプル目に、１サンプル目から４８サンプル間の時間軸波形が付加され、情報シンボルＲｇ，Ｉｇとなる。
【０００６】
次に、同期シンボル挿入部５の一例を図１２に示す。  まず、ＲＯＭ５−１，５−２は、クロックＣＫとパルスＦＳＴでタイミングが決められたコントローラ５−５によって制御され、これにより、パルスＦＳＴに応じたタイミングで同期シンボル信号を発生する。
同様にＳＥＬ５−３，５−４は、クロックＣＫとパルスＦＳＴでタイミングが決められたコントローラ５−６によって制御され、ガード付の時間情報シンボル信号Ｒｇ，Ｉｇの、現段階では無信号期間である１シンボルから６シンボルまでの期間だけを、ＲＯＭ５−１，５−２から読み出した同期シンボル信号に切り替えて出力する。
ここで、この同期シンボル信号としては、例えば、１シンボル期間中無信号で、該同期シンボル群の存在を大まかに見つけるためのヌル(ＮＵＬＬ)シンボル、１シンボル期間に１本のキャリアにしか信号成分を持たない特殊なシンボル(以下、ＣＷシンボルと称す)、１シンボル期間に伝送帯域の下限周波数から上限周波数に変化する波形であって、シンボルの切り替わり点を正確に求めるためのスイープ(ＳＷＥＥＰ)シンボル、遅延検波復調をするために必要な位相基準を示す基準シンボル(以下、リファレンスシンボルと称す)等である。  なお、同期シンボルを６組とする場合、上記にさらに２つの予備シンボルが付加される。
次に、図１１により、直交変調処理部８について説明を補足すると、Ｄ／Ａ変換器８１により実数部の信号Ｒsgと虚数部の信号Ｉsgに対してＤ／Ａ変換を行い、直交変調器８２では、まず実数部信号に対しては発振器８３からの周波数ｆｃのキャリア信号のままで変調し、虚数部信号に対しては、発振器８３の周波数ｆｃのキャリア信号を９０°移相した信号で変調することによって直交変調を施し、これらの信号を合成してＯＦＤＭ変調波信号を得る。
【０００７】
次に、受信側Ｒｘの構成動作について説明する。
受信側Ｒｘでは、ＡＧＣ部９Ａにより、受け取った信号レベルを適正レベルに修正する制御信号Ｓａを発生し、信号レベルを変更する。  このレベル変更されたフレーム構成の信号は、直交復調処理部９Ｂに入力される。
ここでの処理は、送信側とは逆に、直交復調器９１によって、電圧制御発振器９３から出力される周波数Ｆc'のキャリア信号により復調した出力を実数部信号として取り出し、キャリア信号を９０°移相して復調した出力を虚数部信号として取り出すものである。  そして、これら実数部と虚数部の各復調アナログ信号を、Ａ／Ｄ変換器９２によりディジタル信号に変換する。
同期検出＆相関部４Ａは、受信した信号Ｒ'sg，Ｉ'sgから、フレームの区切りを探索し、フレームの基準となるパルスＦＳＴｒを出力すると共に、相関出力Ｓｃを出力する。
そして、ＦＦＴ部３Ｃは、このパルスＦＳＴｒに基づいてシンボルを区切り、前述のようにフーリエ変換を行うことでＯＦＤＭ復調を行い、データＲ'fとＩ'fを出力する。
復号化部２Ｒは、例えばＲＯＭテーブル手法にて、データＲ'fとＩ'fを識別し、データＤ'oを算出する。
伝送路復号化部１Ｒは、逆インターリーブ処理、エネルギー逆拡散処理、エラー訂正処理等を行う。
【０００８】
次に、図１３に同期検出＆相関部４Ａの具体的構成の一例を示し、説明する。
直交復調したディジタル信号である時間軸信号Ｒ'sg，Ｉ'sgは、ＮＵＬＬ終了検出器４−１とＳＷＥＥＰ演算器４−２に入力される。
ＮＵＬＬ終了検出器４−１は、フレーム構成のシンボル群から同期シンボル中で無信号状態にあるＮＵＬＬを検出し、同期シンボルの大まかな位置(タイミング)を検出し、ＮＵＬＬ終了時点からタイマ回路によりＳＷＥＥＰシンボル開始時点を推定して、ＳＷＥＥＰ開始指示パルスＳＴを出力する。
ＳＷＥＥＰ演算器４−２は、ＳＷＥＥＰ開始指示パルスＳＴを参照しＮＵＬＬシンボルの２シンボル後に存在する波形を、ＳＷＥＥＰシンボル波形と推定して取り込み、各シンボルの正確な切り替わりタイミングを捜索する。
具体的には、予めＳＷＥＥＰシンボルのパターンが格納してあるメモリ４−３を用い、入力されたＯＦＤＭ信号とこのメモリ４−３から読み出したパターンを例えば相関演算し、両者の信号パターンの一致状況から、推定したＳＷＥＥＰ波形との位相ずれを演算により算出し、受信側のフレーム位相を伝送データに一致させるため、受信側の基準クロックＣＫｒを調整するための相関出力信号Ｓｃを出力する。
フレームカウンタ４−４は、ＳＷＥＥＰ開始指示パルスＳＴに基づいて、クロックＣＫのカウントを開始し、このカウント数がフレーム周期に相当する値(例えば、１０７２×９００)に到達する毎に、パルスＦＳＴｒを出力するとともに、カウント値を０に戻してから再びクロックＣＫのカウントを開始する。
従って、以後は、一定カウント毎に、即ちフレーム開始点毎にパルスＦＳＴｒが出力されることになり、受信側ではこのパルスＦＳＴｒを高速フーリエ変換、復号化、逆レート変換の開始タイミングとする。
【０００９】
次に、図１４と図１５を用いて、ＮＵＬＬ終了検出器４−１の具体的構成と、ＳＷＥＥＰ開始位置推定過程の詳細を説明する。
ＮＵＬＬ終了検出器４−１へ供給される信号Ｒ'sg，Ｉ'sgは、絶対値回路４-1-1，４-1-2で絶対値化され、加算器４-1-3で加算され、絶対値加算出力４ａとなる。
この絶対値加算出力４ａを、比較器４-1-4において、しきい値Ｖthと比較し、しきい値Ｖthを越えない期間、即ち、Ｔ１〜Ｔ２間のＮＵＬＬシンボル期間に相当する比較結果出力４ｂを得る。
そして、エッジ検出器４-1-5において、比較結果出力４ｂから、信号の立上りエッジを検出する。  そして、遅延回路４-1-6により、この信号立上りエッジ検出信号４ｃを１シンボル遅延し、ＳＷＥＥＰ開始指示パルスＳＴを発生する。
このＳＷＥＥＰ開始開始指示パルスＳＴにより、正しいＳＷＥＥＰシンボル開始位置(Ｔ３)を特定することができ、ＳＷＥＥＰ演算器４−２に、ＳＷＥＥＰシンボル波形の開始部分から取り込めるため、ＳＷＥＥＰ演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
すなわち、ＳＷＥＥＰ演算器４−２から出力される相関出力Ｓｃにより受信側クロックＣＫrcの速度を調整し、伝送されてきた同期シンボル位相とのロック処理を行うことによって、ＦＦＴゲートの時間的位置の誤差は消える。
ところで、粗調整にあたる同期シンボルの検出エッジを基に決定するＳＷＥＥＰ開始指示パルスの時間的位置が正確であれば、 微調整にあたるクロックＣＫrcの速度調整により行うＦＦＴゲートの時間的位置補正量が減少し、その所要時間も減少する。  すなわち、より少ない時間で、誤差０(ずれ無し)のゲート位置に設定でき、最良の復号状況を達成できる。
このような場合の、相関出力信号Ｓｃの一例を図１６に示す。  図から明らかなように、この場合の相関出力信号Ｓｃは、主波による鋭いピークが、唯一存在する形となる。
【００１０】
【発明が解決しようとする課題】
ここで、上記従来技術による伝送装置を用い伝送を行う場合において、移動体伝送等の劣悪な伝送路条件での伝送を考える。
この様な伝送路では、送信側から受信側に直接伝搬される主波と、建物や山等に反射した様々な反射波とが、それぞれ所定の遅延時間を伴って伝搬されるため、受信側では、それらの合成波が受信されることになる。
このように主波の他に反射波が存在する場合、図１７に示すように、反射波の影響により、絶対値加算出力４ａにおけるＮＵＬＬシンボルの開始点部分Ｔd1とＣＷシンボルの開始点部分Ｔd2のレベルが変動し、比較器４-1-4における絶対値加算出力４ａとしきい値Ｖthとの比較において、ＣＷシンボルの開始点部分Ｔd2が、しきい値Ｖthを越えないレベルになってしまう。
従って、この場合のしきい値Ｖth以下の比較結果出力４ｂは、本当のＮＵＬＬ期間(Ｔ１〜Ｔ２)ではなく、ＮＵＬＬシンボルの開始点部分Ｔd1〜ＣＷシンボルの開始点部分Ｔd2の期間に相当する出力となる。
その結果、エッジ検出器４-1-5では、ＣＷシンボルの開始点部分Ｔd2時点で、信号立上りエッジ検出信号４ｃを発生するため、本当のＮＵＬＬシンボルの終了点と大きな検出ずれが発生する。
そして、信号立上りエッジ検出信号４ｃの発生時点から遅延回路４-1-6が動作するため、ＳＷＥＥＰ開始指示信号ＳＴは、Ｔd2時点から１シンボル後に発生することになる。
従って、ＳＷＥＥＰ開始指示信号ＳＴは、実際のＳＷＥＥＰ開始位置から大幅にずれた時点(約１シンボル後)に発生するため、ＳＷＥＥＰ演算器４−２には、ＳＷＥＥＰシンボルの開始点の波形が取り込まれなくなる結果、粗調整の精度は低下し、微調整で行う補正量も増加し、ひいては微調整に要する時間が増加し、最良の復号状況への到達が遅れる。
そこで、この反射波の影響を低減するために、しきい値Ｖthを低め（例えば、α＝０．３）に設定すれば、主波によるＮＵＬＬ終了点を検出し易くなり、粗調時のずれ量は少なくなり、上述の微調整の所要時間の延長は防止できる。  このような場合の、相関信号Ｓｃの例を図１８に示す。  図から明らかなように、この場合の相関出力信号Ｓｃは、主波による山と反射波による山が存在する形となる。
【００１１】
しかし、以上の説明は、雑音成分の混入の少ない高ＣＮでの伝送を前提とするものであって、入力電界の低い使用条件では、雑音成分が増加し、本来、無信号であるＮＵＬＬ期間に、雑音成分により発生した偽信号が混ざることになる。
そのため、比較結果出力４ｂにおけるＮＵＬＬ期間の終了点の検出精度は大幅な低下となる恐れがある。
また、さらに電界が弱まると、さらに雑音成分が増加し、図１９に示す様に、ＮＵＬＬ期間における絶対値加算出力４ａが、常にしきい値Ｖthを越えてしまう結果、比較結果出力４ｂにおいてＮＵＬＬ期間の終了を全く検出不能となる場合も生じる。
ところで、ＣＮが劣化すると、伝送信号としては無電力のＮＵＬＬ期間であっても雑音電力が多く含まれるため、ＮＵＬＬ期間とこれに続くＣＷシンボル期間でのレベル差は小さくなる。  従って、低ＣＮにおけるＮＵＬＬ期間終了の検出動作を確保するには、しきい値Ｖthは高め（α＝０．８）が良い。
しかし、しきい値Ｖthを高めに設定すれば、ＮＵＬＬ期間の検出漏れは防止できるが、ＣＷシンボルとのレベル差が小さくなるため、フェージング等で生じる受信信号レベルの僅かな変化をＮＵＬＬ期間と誤判断してしまう。
このような場合の、相関信号Ｓｃの例を図２０に示す。  図から明らかな様に、この場合の相関出力信号Ｓｃは、ＳＷＥＥＰ信号に雑音が多く含まれるため、高ＣＮ時ほど一致度が高まらず、生じる山は緩い形となる。
以上説明した様に、従来の構成において、粗調整の目標を主波におき、しきい値Ｖthを低く設定すると、図１９に示す様に低ＣＮ時の同期検出が困難となる。一方、しきい値Ｖthを高く設定して低ＣＮ時における同期検出を容易にすると、図１７に示すように反射波が存在する場合、粗調目標が反射波になり、微調整により主波に同期するまでの所要時間が長くなる欠点が生じる。
本発明はこれらの欠点を除去し、反射波や雑音成分の有無等に影響されることなく、いかなる伝送状況下においても、ＳＷＥＥＰシンボル開始位置を正確に推定することができ、常に同期検出可能なＯＦＤＭ伝送システムを実現することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するため、数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたディジタル伝送装置において、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、受信信号の１／２シンボル期間毎の平均電力値の所定期間における最小値と最大値とから算出する手段を設けたものである。
即ち、１／２シンボル期間毎の平均電力値の所定期間における最小値Ｈminと最大値Ｈmaxを基にし、例えば、(Ｈmax＋Ｈmin)／２等の演算を行い、しきい値Ｖthを決定する。
ここで、当然の如く、無信号の期間であるＮＵＬＬ期間の平均電力値が最小値Ｈminとなり、いずれかのデータシンボル期間の平均電力値がＨmaxとなる。
従って、低ＣＮの状態であれば、雑音によって最小値Ｈminは上昇するが、しきい値Ｖth は、上記の様に、(Ｈmax＋Ｈmin)／２となるため、必ず、ＮＵＬＬ期間の平均電力値とデータ期間の平均電力値の中間に、しきい値を設定できる。
【００１３】
【発明の実施の形態】
図１に、本発明のＯＦＤＭ変調方式を用いた伝送装置の全体ブロック構成を示し、以下に説明する。
これは、図１１に示すものと同様構成の送信側処理部１０１と、同じく同様構成の受信側処理部２０３と、しきい値(Ｖth)算出部７で構成される。
受信側処理部２０３からの受信側クロックＣＫは、Ｖth算出部７及び同期検出＆相関部４Ａのクロック端子ＣＫに接続される。  受信側処理部２０３からのデータＲ'sg，Ｉ'sgは、同期検出＆相関部４ＡのＩ，Ｑ端子に接続される。
同期検出＆相関部４ＡからのパルスＦＳＴｒ及び相関出力信号Ｓｃは、それぞれ受信側処理部２０３の端子ＦＳＴｒおよび端子Ｓｃに接続される。
Ｖth算出部７のしきい値Ｖth出力は、同期検出＆相関部４Ａの端子Ｖthに接続される。
Ｖth算出部７は、受信側処理部２０３からのデータ信号Ｒ'sg，Ｉ'sgを基にしきい値Ｖthを算出し、同期検出＆相関部４Ａにしきい値Ｖthを与える。
即ち、Ｖth算出部７は、例えば、受信信号の１／２シンボル期間の平均電力値の最大値レベルと最小値レベルに応じて、しきい値Ｖthを決める。
次に、Ｖth算出部７の具体的構成の１例を図２に示し、以下に説明する。
ここで、データ信号Ｒ'sg，Ｉ'sgは、平均電力(ＡＶＥ)算出部７−１に入力される。  ＡＶＥ算出部７−１の出力ＡＶＥは、最大値(Ｍａｘ)ホールド部７−２と最小値(Ｍｉｎ)ホールド部７−３に入力される。
そして、それぞれの出力ＨmaxとＨminは、Ｖth演算部７−４に入力される。ＣＫは、１／２シンボルカウンタ７−５及びＡＶＥ算出部７−１、Ｍａｘホールド部７−２、Ｍｉｎホールド部７−３に入力される。  １／２シンボルカウンタ７−５の出力ＳＳＴは、ＡＶＥ算出部７−１とＭａｘホールド部７−２、Ｍｉｎホールド部７−３のＳＳＴ端子に入力される。
【００１４】
次に、図２、図３を用いて、この動作を説明する。  ＡＶＥ算出部７−１は、１／２シンボル期間ＳＳＴにおけるＲ'sgとＩ'sgの平均電力を算出し、その値をＡＶＥとして出力する。  Ｍａｘホールド部７−２は、入力であるＡＶＥの最大値を検出し、その値をＨmaxとして出力する。  なお、最大値と判断する基準は、過去に検出した最大値を１／２シンボル期間毎に、例えば０.99倍した値との比較となる。
すなわち、図３のＳ４Ｆ期間までの過去の最大値を、例えば０.99倍し続けた値６２と、Ｓ４Ｒ期間のＡＶＥ６５を比較し、ＡＶＥが大きければ、Ｈmax値を更新するものである。
同様に、Ｍｉｎホールド部７−３では、入力であるＡＶＥの最小値を検出し、その値をＨminとして出力する。  なお、最小値と判断する基準は、過去に検出した最小値を１／２シンボル期間毎に、例えば１.01倍した値との比較となる。
すなわち、図３のＳ１Ｆ期間までの過去の最小値を、例えば１.01倍し続けた値１８と、Ｓ２Ｒ期間のＡＶＥ７を比較し、ＡＶＥが小さければ、Ｈmin値を更新するものである。
Ｖth演算部７−４は、過去の最大値であるＨmaxと、最小値であるＨminを基に、それぞれの値を、例えば、加算して１／２する等の処理で、しきい値Ｖthを求める演算を行う。
【００１５】
例えば、図３の様に、１／２シンボル期間の受信信号の平均電力値ＡＶＥが、あるシンボル期間の前半であるＳ１Ｆ期間には６０、同後半のＳ１Ｒ期間には８、以後、７，６０，６２，６１，６２，６５，…と変化したとする。
この場合、最大値(Ｍａｘ)ホールド部７−２は、Ｓ４Ｒ期間のＡＶＥ値である６５をホールドする。  ここで、ホールド部７−２にはリーク回路が設けられているため、１／２シンボル毎にホールドした最大値６５は、減少していく。
同様に、最小値(Ｍｉｎ)ホールド部７−３は、Ｓ２Ｆ期間のＡＶＥ値である７を最小値としてホールドし、以後大きな値となる方向へリークして行く。
このようにして得た最大値Ｈmaxと最小値Ｈminを基にし、Ｖth算出部７は、例えば、(Ｈmax＋Ｈmin)／２等の演算を行い、しきい値Ｖthを決定する。
従って、当然のごとく、無信号の期間であるＮＵＬＬ期間のＡＶＥ値が最小値Ｈminとなり、いずれかのデータシンボル期間のＡＶＥ値がＨmaxとなる。
すなわち、低ＣＮの状態であれば、雑音によって最小値Ｈminは上昇するが、しきい値Ｖth は、上記の様に、(Ｈmax＋Ｈmin)／２となるため、必ず、ＮＵＬＬ期間のＡＶＥ値とデータ期間のＡＶＥ値の中間にしきい値を設定できる。
【００１６】
図４に、上記ＳＳＴパルスの位相と入カシンボルの位相が、丁度一致した場合のＡＶＥ値の信号タイミングを示す。
この場合、Ｓ１Ｒ期間とＳ２Ｆ期間に、無電力であるＮＵＬＬシンボルが丁度生じているため、Ｓ１Ｒ期間とＳ２Ｆ期間のＡＶＥ値は、共に８，７と小さい値となる。
しかし、図５の様に、ＳＳＴパルスの位相と入カシンボルの位相が、不一致となった場合、Ｓ１Ｆ期間では、最終のデータシンボルの後半約１／４とＮＵＬＬシンボルの前半約１／４から成る平均電力を算出しているため、３１と高くなるが、Ｓ１Ｒ期間では、ＮＵＬＬシンボルの約２／４の点から約３／４の点の平均電力となるため、ＡＶＥは７と正常な値となる。
そして、これに続くＳ２Ｆ期間では、ＣＷシンボルの電力分が混入してくるため、再度、ＡＶＥは３０程度と高くなる。
ここで、本発明では、平均電力算出期間を１／２シンボルとしてあることで、ＳＳＴパルスの位相と入カシンボルの位相がずれていても、ＮＵＬＬ期間の最小平均電力値を、必ず抽出できる。
【００１７】
図６に、Ｍａｘホールド部７−２の具体的な構成を示し、以下にて説明する。入力であるＡＶＥは、比較器７-2-1のＡ＋端子とセレクタ７-2-3の端子Ａに接続される。  比較器７-2-1の出力Ｐは、セレクタ７-2-3の端子selに接続される。
セレクタ７-2-3の出力端子OUTは、ラッチ７-2-4の端子Ｄに接続される。  ラッチ７-2-4の端子OUTは、出力Ｈmaxとして外部に送り出されるとともに、係数器７-1-2に入力される。  係数器７-1-2の端子OUTからの出力max'は、比較器７-2-1のＢ−端子およびセレクタ７-2-3の端子Ｂに接続される。  外部からのＳＳＴ信号は、ラッチ７-2-4のＥＮ端子に接続される。ゲート７-2-5の出力はラッチ７-2-4のＥＮ端子に接続される。
次に、各部の動作について述べる。  比較器７-2-1は、Ａ＋端子の値がＢ−端子よりも大きな場合、端子ＰにＨレベルとなる信号を出力する。  セレクタ７-2-3は端子selのレベルがＨなら端子Ａの信号を選択する。  また、Ｌならば端子Ｂの信号を選択出力する。
ラッチ７-2-4は、端子ＥＮにＨレベルが印加されている場合、端子Ｄの信号を記憶し、端子OUTに出力する。  係数器７-1-2は、入力値を０.99倍した値を、最大値max'として出力する。  全体的な動作について図３を用いて述べる。
Ｓ２Ｒ期間で、入力ＡＶＥの値７は、ラッチ７-2-4の出力６０を０．９９倍した値max'(５９．４)よりも小さいため、比較器７-2-1はＬを出力する。  端子selにＬが加わったセレクタ７-2-3は、端子Ｂの値max'(５９．４)を選択し出力する。
そして、ＳＳＴシンボルがＨとなった瞬間、ラッチ７-2-4は、新たに、最大値max'(５９.4)をラッチする。
Ｓ３Ｆ期間で、入力ＡＶＥの値６２は、ラッチ７-2-4の出力５９.4を０.９９倍した値max'(５８.8)よりも大きいため、比較器７-2-1はＨを出力する。
端子ｓｅｌにＨが加わったセレクタ７-2-3は、端子ＡのＡＶＥの値６２を選択し出力する。  そしてＳＳＴシンボルがＨとなった瞬間、ラッチ７-2-4は新たに６２をラッチすることで、Ｈmaxを６２に更新する。
【００１８】
図７に、Ｍｉｎホールド部７−２の具体的な構成を示し、以下にて説明する。
入力であるＡＶＥは、比較器７-3-1のＡ−端子とセレクタ７-3-3の端子Ａに接続される。  比較器７-3-1の出力Ｐは、セレクタ７-3-3の端子selに接続される。  セレクタ７-3-3の出力端子OUTは、ラッチ７-3-4の端子Ｄの接続される。  ラッチ７-3-4のＯＵＴ端子は、出力Ｈminとして外部に送り出されるとともに、係数器７-3-2に入力される。  係数器７-3-2の端子OUTからの出力min'は、比較器７-3-1のＢ＋端子およびセレクタ７-3-3の端子Ｂに接続される。  外部からのＳＳＴ信号は、ラッチ７-3-4の端子ＥＮに接続される。ゲート７-3-5の出力はラッチ７-3-4の端子ＥＮに接続される。
次に、各部の動作について述べる。  比較器７-3-1は、Ａ−端子の値がＢ＋端子よりも小さな場合、端子ＰにＨレベルとなる信号を出力する。  セレクタ７-3-3は、端子selのレベルがＨなら端子の信号を選択Ａする。  また、Ｌならば端子Ｂの信号を選択出力する。  ラッチ７-3-4は、端子ＥＮにＨレベルが印加されている場合、端子Ｄの信号を記憶し、端子OUTに出力する。  係数器７-1-2は、入力値を０.99倍した値を最大値max'として出力する。
全体的な動作について、図３を用いて説明する。
Ｓ１Ｆ期間で、入力ＡＶＥの値６０は、ラッチ７-3-4の出力１８を１.01倍した最小値min'(１８.2)よりも大きいため、比較器７-3-1はＬを出力する。
端子selにＬが加わったセレクタ７-3-3は、端子Ｂのmin'(１８.2)を選択し出力する。  そしてＳＳＴジシボルがＨとなった瞬問、ラッチ７-3-4は新たにmin'(１８.2)をラッチする。  Ｓ１Ｒ期間で、入力ＡＶＥの値８は、ラッチ７-3-4の出力１８.2を１.01倍した値min'(１８.4)よりも小さいため、比較器７-3-1はＨを出力する。  端子selにＨが加わったセレクタ７-3-3は、端子ＡのＡＶＥの値８を選択し出力する。  そしてＳＳＴシンボルがＨとなった瞬間、ラッチ７-3-4は新たに８をラッチすることで、Ｈminを８に更新する。
【００１９】
図８に、ＡＶＥ算出部７−１の構成を示す。  入力Ｒ'sgとＩ'sgは絶対化部７-1-1に入力される。  絶対化部７-1-1の出力は加算器７-1-2に入力される。  加算器７-1-2の出力は、ラッチ７-1-3の端子Ｄに接続される。  ラッチ７-1-3の出力は、ゲート７-1-5に入力されるとともに、ラッチ７-1-4に接続される。
ラッチ７-1-4の出力は、ＡＶＥとして出力される。  外部からのＳＳＴ信号は、ゲート７-1-5の制御端子とラッチ７-1-4の端子ＥＮに接続される。  ゲート７-1-5の出力は、加算器７-1-2のもう一方の端子に接続される。
次に、各部の動作について説明する。  絶対化部７-1-1は、入力である入力Ｒ'sgとＩ'sgの負部分を正に変換後、加算して出力ＡＢＳとして出力する。
ラッチ７-1-3は、ＣＫが立上がる度に端子Ｄの値を記憶し出力する。  ラッチ７-1-4は、端子ＥＮがＬレベルになる度に端子Ｄの値を記憶し出力する。  ゲート７-1-5は制御端子がＨの場合、出力を０に置換する。
ＡＶＥ算出部７−１の全体的な動作を図９を用いて説明する。  ＣＫ入力の度に、ラッチ７-1-3は、出力ＡＢＳの値を積算加算していく。  ここで、１／２シンボル周期毎にＳＳＴ信号がレベルＬとなり、過去の積算値を、一旦０にクリアする。
図１０の(ａ)に、ＣＮが良い状態のしきい値Ｖthの様子を示す。  この場合、ＡＶＥはＳ２Ｆ期間の値７が最小のため、Ｈminも低下し、しきい値Ｖthは３４となり、ＮＵＬＬシンボルとデータシンボルＡＶＥ値の中間レベルとなる。
図１０の(ｂ)に、ＣＮが悪い状態のしきい値Ｖthの様子を示す。  この場合、ＡＶＥはＳ１Ｒ期間の値４０が最小のためＨminはやや上昇し、しきい値Ｖthは５０となり、この場合も、ＮＵＬＬシンボルとデータシンボルＡＶＥ値の中間レベルとなる。
【００２０】
【発明の効果】
以上説明したように本発明によれば、ＣＮの高低によらず最適なＮＵＬＬ検出を実行することができ、より安定な伝送装置を実現できる。
【図面の簡単な説明】
【図１】本発明の全体構成の一実施例を示すブロック図
【図２】本発明のＶth算出部７の一例を示すブロック図
【図３】本発明のしきい値Ｖth算出動作を説明するタイムチャート
【図４】本発明の１／２シンボル周期の平均電力算出動作を説明するタイムチャート
【図５】本発明の１／２シンボル周期の平均電力算出動作を説明するタイムチャート
【図６】本発明のＭａｘホールド部７−２の一例を示すブロック図
【図７】本発明のＭｉｎホールド部７−３の一例を示すブロック図
【図８】本発明のＡＶＥ算出部７−１の一例を示すブロック図
【図９】本発明のＡＶＥ算出動作を説明するタイムチャート
【図１０】本発明のしきい値Ｖth算出動作を説明するタイムチャート
【図１１】従来の伝送装置の構成を示すブロック図
【図１２】従来の同期シンボル挿入部の構成を示すブロック図
【図１３】従来の同期検出＆相関部の構成を示すブロック図
【図１４】従来のＮＵＬＬ終了検出器の構成を示すブロック図
【図１５】従来のＮＵＬＬ終了検出器の動作を説明するタイムチャート
【図１６】反射波のない場合の相関出力を示す模式図
【図１７】従来のＮＵＬＬ終了検出器の動作を説明するタイムチャート
【図１８】反射波混入時の相関出力を示す模式図
【図１９】従来のＮＵＬＬ終了検出器の動作を説明するタイムチャート
【図２０】低電界時の相関出力を示す模式図
【符号の説明】
１０１：送信側処理部、２０３：受信側処理部、４Ａ：同期検出＆相関部、７：Ｖth算出部、７−１：ＡＶＥ算出部、７−２：Ｍａｘホールド部、７−３：Ｍｉｎホールド部、７−４：Ｖth演算部、７−５：１／２シンボルカウンタ。
【図１】
0003960747.tif 000002
【図２】
0003960747.tif 000003
【図３】
0003960747.tif 000004
【図４】
0003960747.tif 000005
【図５】
0003960747.tif 000006
【図６】
0003960747.tif 000007
【図７】
0003960747.tif 000008
【図８】
0003960747.tif 000009
【図９】
0003960747.tif 000010
【図１０】
0003960747.tif 000011
【図１１】
0003960747.tif 000012
【図１２】
0003960747.tif 000013
【図１３】
0003960747.tif 000014
【図１４】
0003960747.tif 000015
【図１５】
0003960747.tif 000016
【図１６】
0003960747.tif 000017
【図１７】
0003960747.tif 000018
【図１８】
0003960747.tif 000019
【図１９】
0003960747.tif 000020
【図２０】
0003960747.tif 000021