(57)【特許請求の範囲】
【請求項１】
受信信号と干渉信号の比であるSIRを測定し、該測定SIRが目標SIRと一致するように移動局の送信電力を制御する基地局における送信電力制御装置において、
マルチパス及び各パスを介して到来する信号のレベルを検出するサーチャ、
各パスを介して到来する信号の前記受信レベルを大きい順に並べたとき、隣接する受信レベル間のレベル差を算出するレベル差算出部、
前記隣接する受信レベル間の複数のレベル差に基づいて目標SIRを補正する補正部、
測定SIRが該補正された目標SIRと一致するように移動局の送信電力を制御するコマンドを作成して送信する手段、
を備えたことを特徴とする基地局の送信電力制御装置。
【請求項２】
最大レベルＬmaxからのレベル差が設定値Ｌsより小さいパスのレベルを （Ｌmax-Ｌs）として丸め、受信レベル順における隣接受信レベル間のレベル差の組み合わせに対応して目標SIRの補正値を記憶するメモリを備え、
前記レベル差算出部は、マルチパスを構成する各パスの受信レベルをレベル順に並べ、隣接受信レベル間のレベル差を算出し、
前記補正部はメモリから読み出されたレベル差の組み合わせに応じた補正値を用いて目標SIRを補正すること、
を特徴とする請求項１記載の送信電力制御装置。
【請求項３】
受信信号と干渉信号の比であるSIRを測定し、該測定SIRが目標SIRと一致するように移動局の送信電力を制御する基地局における送信電力制御装置において、
フェージング変化速度を検出するフェージング検出部、
マルチパス及び各パスを介して到来する信号のレベルを検出するサーチャ、
各パスを介して到来する信号の前記受信レベルを大きい順に並べたとき、隣接する受信レベル間のレベル差を算出するレベル差算出部、
フェージング変化速度と前記隣接する受信レベル間の複数のレベル差とに基づいて目標SIRを補正する補正部、
測定SIRが該補正された目標SIRと一致するように移動局の送信電力を制御するコマンドを作成して送信する手段、
を備えたことを特徴とする基地局の送信電力制御装置。
【請求項４】
受信信号と干渉信号の比であるSIRを測定し、該測定SIRが目標SIRと一致するように移動局の送信電力を制御する基地局における送信電力制御装置において、  フェージング変化速度を検出するフェージング検出部、
マルチパス及び各パスを介して到来する信号のレベルを検出するサーチャ、
各パスを介して到来する信号の前記受信レベルを大きい順に並べたとき、隣接する受信レベル間のレベル差を算出するレベル差算出部、
ビットエラーレートBERを測定するBER測定部、
フェージング変化速度と、前記隣接する受信レベル間の複数のレベル差と、測定BERと目標BERの差とに基づいて目標SIRを補正する補正部、
測定SIRが該補正された目標SIRと一致するように移動局の送信電力を制御するコマンドを作成して送信する手段、
を備えたことを特徴とする基地局の送信電力制御装置。
【請求項５】
フェージング変化速度と前記隣接する受信レベル間の複数のレベル差の組み合わせに対応させて目標SIRの補正値を記憶するメモリを備え、
前記補正部はメモリから読み出された前記フェージング変化速度と前記隣接する受信レベル間の複数のレベル差とに応じた補正値を前記測定BERと目標BERの差に基づいて補正し、該補正値により目標SIRを補正すること、
を特徴とする請求項４記載の送信電力制御装置。
【請求項６】
受信信号と干渉信号の比であるSIRを測定し、該測定SIRが目標SIRと一致するように移動局の送信電力を制御する基地局における送信電力制御装置において、
フェージング変化速度を検出するフェージング検出部、
マルチパス及び各パスを介して到来する信号のレベルを検出するサーチャ、
各パスを介して到来する信号の前記受信レベルを大きい順に並べたとき、隣接する受信レベル間のレベル差を算出するレベル差算出部、
フレームエラーレートFERを測定するFER測定部、
フェージング変化速度と、前記隣接する受信レベル間の複数のレベル差と、測定FERと目標 FERの差に基づいて目標SIRを補正する補正部、
測定SIRが該補正された目標SIRと一致するように移動局の送信電力を制御するコマンドを作成して送信する手段、
を備えたことを特徴とする基地局の送信電力制御装置。
【請求項７】
フェージング変化速度と前記隣接する受信レベル間の複数のレベル差の組み合わせに対応させて目標SIRの補正値を記憶するメモリを備え、
前記補正部はメモリから読み出された前記フェージング変化速度と前記隣接する受信レベル間の複数のレベル差とに応じた補正値を前記測定FERと目標FERの差に基づいて補正し、該補正値により目標SIRを補正すること、
を特徴とする請求項６記載の送信電力制御装置。
【発明の詳細な説明】
技術分野
本発明はＣＤＭＡ移動通信システムにおける移動局の送信電力を制御する基地局の送信電力制御装置に係わり、特に、フェージングピッチあるいはパス間のレベル差に基づいて送信電力制御の目標となるＳＩＲ（目標ＳＩＲ）を補正してＢＥＲ（ｂｉｔ  ｅｒｒｏｒ  ｒａｔｅ）を所望値にする送信電力制御装置に関する。
背景技術
移動通信の変調方式としては、従来アナログ方式が用いられ、現在ではディジタル方式が主に用いられている。一般的に、アナログセルラ方式は第１世代と呼ばれ、ＰＤＣ（日本標準）やＧＳＭ（欧州標準）、ＩＳ５４（米国ＴＤＭＡ標準）、ＩＳ９５（米国ＣＤＭＡ標準）などのディジタルセルラは第２世代と呼ばれている。第２世代までは音声サービスが中心で、アナログ／ディジタル狭帯域変復調方式を駆使して限られた無線帯域を有効利用して通信する。
しかし、次世代では、電話だけでなく、ＦＡＸ、電子メール等による通信、コンピュータ間通信などが可能であるとしている。このため、次世代では、音声やこれら通信手段による情報に加えて動画、静止画などさまざまな情報（マルチメディア情報）のサービスが可能であり、かつ、移動網であることを意識させないような高品質通信が可能な通信方式が望まれている。ＤＳ−ＣＤＭＡ（ｄｉｒｅｃｔ  ｓｅｑｕｅｎｃｅ  ｃｏｏｄｅ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ）は、このような次世代無線アクセスの有力候補として注目を集めている。ＤＳ−ＣＤＭＡ方式は、スペクトラムを拡散させるべき信号に、それよりはるかに広帯域の信号を直接乗算させて、スペクトラム拡散を実現する方式である。
図２４はＣＤＭＡ受信機の構成図で、各ブランチからの出力を最大比合成し、合成結果によりデータ判定するダイバーシティ構成を有している。各ブランチＢ１，Ｂ２の無線部１１は、アンテナ１０により受信した高周波信号をベースバンド信号に周波数変換（ＲＦ→ＩＦ変換）する。直交検波器１２はベースバンド信号を直交検波し、同相成分（Ｉ成分）データと直交成分（Ｑ成分）データを出力する。直交検波器１２において、１２ａは受信キャリア発生部、１２ｂは受信キャリアの位相をπ／２シフトする位相シフト部、１２ｃ，１２ｄは乗算器であリベースバンド信号に受信キャリアを乗算してＩ成分信号及びＱ信号成分を出力するものである。ローパスフィルタ（ＬＰＦ）１３ａ，１３ｂは出力信号の帯域を制限し、ＡＤ変換器１５ａ，１５ｂはＩ成分信号、Ｑ成分信号をそれぞれディジタル信号に変換し、サーチャ１６と各フィンガー部１７ａ１〜１７ａ４と受信電力測定部１８に入力する。
サーチャ１６はマルチパスの影響を受けた直接拡散信号（ＤＳ信号）が入力すると、マッチトフィルタ（図示せず）を用いて自己相関演算を行ってマルチパスを検出し、各パスにおける逆拡散開始のタイミングデータ及び遅延時間調整データをフィンガー部１７ａ１〜１７ａ４に入力する。各フィンガー部１７ａ１〜１７ａ４の逆拡散／遅延時間調整部２１は、所定のパスを介して到来する直接波あるいは遅延波に拡散符号と同じ符号を用いて逆拡散処理を施してダンプ積分し、しかる後、パスに応じた遅延処理を施し、パイロット信号（参照信号）と情報信号の２種類の信号を出力する。位相補償部（チャネル推定部）２２はパイロット信号のＩ成分、Ｑ成分をそれぞれ所定スロット数分電圧平均して、チャネル推定信号Ｉｔ，Ｑｔを出力する。同期検波部２３は受信信号に含まれるパイロット信号と既知のパイロット信号間の位相差θに基づいて、逆拡散された情報信号Ｉ′、Ｑ′の位相を元に戻す。すなわち、チャネル推定信号Ｉｔ，Ｑｔは位相差θのｃｏｓ成分、ｓｉｎ成分であるから、同期検波部２３はチャネル推定信号（Ｉｔ，Ｑｔ）を用いて次式
0003961828.tif 000002
により受信情報信号（Ｉ′，Ｑ′）に位相回転処理を施して受信情報信号（Ｉ，Ｑ）の復調（同期検波）を行う。
ＲＡＫＥ合成部１７ｂは各フィンガー部１７ａ１〜１７ａ４から出力する信号を合成し、乗算部１７ｄはＲＡＫＥ合成出力に受信電力に応じた重みを乗算してして出力する。最大比合成部１９は受信電力の大きさに応じた割合で各ブランチ出力を合成し、判定部２０は最大比合成出力に基づいてデータ判定を行う。
ところで、ＤＳ−ＣＤＭＡでは、全ユーザー（全チャンネル）が基地局との間で同じ周波数帯域を使用している。このため、移動機（移動局）が基地局に対して送信する場合、近くにいる移動局と遠くにいる移動局が同じパワーで送信すると、近くにいる移動局の送信パワーが必要以上に大きくなり、他の移動局の干渉になるという遠近問題が発生する。このため、移動局送信／基地局受信の上り回線において、基地局での受信パワーが一定となるように各移動局の送信電力を制御する送信電力制御が従来より行われている。
図２５は、上り回線閉ループ送信電力制御の説明図である。移動局１において、拡散変調部１ａは基地局から指定された所定チャネルに応じた拡散コードを用いて送信データを拡散変調し、電力増幅器１ｂは、拡散変調後に直交変調、周波数変換などの処理を施されて入力した信号を増幅してアンテナより基地局２に向けて送信する。基地局２の受信部の詳細は図２４に示す構成を備えており、各パスに応じたフィンガー部の逆拡散部２ａは割り当てられたパスを介して到来する遅延信号に逆拡散処理を施し、ＲＡＫＥ復調部２ｂは各フィンガーから出力する信号を合成し、合成信号を各ブランチの受信電力に応じた重みで最大比合成し、最大比合成信号に基づいて受信データの”１”、”０”を判定する。
ＳＩＲ測定部２ｃは、受信信号（Ｓｉｇｎａｌ）と熱雑音を含む干渉信号（Ｉｎｔｅｒｆｅｒｅｎｃｅ）との電力比（ＳＩＲ：Ｓｉｇｎａｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ  Ｒａｔｉｏ）を測定する。図２６（ａ）はＳＩＲ測定装置２ｃの一例であり、信号点位置変更部２ｃ１は、図２６（ｂ）に示すようにＩ−ｊＱ複素平面における参照信号（パイロット）の位置ベクトルＲ（Ｉ成分はＲＩ、Ｑ成分はＲＱ）を第１象限に縮退する。具体的には、信号点位置変更部２ｃ１は参照信号の位置ベクトルＲのＩ成分（同相成分）ＲＩ及びＱ成分（直交成分）ＲＱの絶対値をとって該位置ベクトルをＩ−ｊＱ複素平面の第１象限信号に変換する。平均値演算部２ｃ２は１スロットに含まれるＭシンボル分の参照信号の平均値ｍを演算し、希望波電力演算部２ｃ３は平均値ｍのＩ，Ｑ軸成分を二乗して加算することによりｍ２（希望信号の電力Ｓ）を演算し、受信電力算出部２ｃ４は参照信号の位置ベクトルＲのＩ成分ＲＩ、Ｑ成分ＲＱを二乗して加算することにより、すなわち次式
Ｐ＝ＲＩ２＋ＲＱ２      （２）
を演算することにより、受信電力Ｐを計算する。平均値演算部２ｃ５は受信電力の平均値を演算し、減算器２ｃ６は受信電力の平均値からｍ２（希望波電力Ｓ）を減算して干渉波電力Ｉを出力し、ＳＩＲ演算部２ｃ７は希望波電力Ｓと干渉波電力Ｉより次式
ＳＩＲ＝Ｓ／Ｉ          （３）
によりＳＩＲを演算する。
図２５に戻って、比較部２ｄは目標ＳＩＲと測定ＳＩＲを比較し、測定ＳＩＲが目標ＳＩＲより大きければＴＰＣ（Ｔｒａｎｓｍｉｓｓｉｎｏｎ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）ビットで送信電力を下げるコマンドを作成し、測定ＳＩＲが小さければＴＰＣビットで送信電力を上げるコマンドを作成する。目標ＳＩＲは、ＢＥＲが例えば１０−３（１０００回に１回の割合でエラー発生）を得るために必要なＳＩＲ値であり、目標ＳＩＲ設定部２ｅより比較部２ｄに入力される。拡散変調部２ｆは送信データ及びＴＰＣビットを拡散変調する。拡散変調後、基地局２はＤＡ変換、直交変調、周波数変換、電力増幅などの処理を施してアンテナより移動局１へ向けて送信する。移動局１の逆拡散部１ｃは、基地局２から受信した信号に逆拡散処理を施し、ＲＡＫＥ復調部１ｄは受信データ、ＴＰＣビットを復調し、該ＴＰＣビットで指示されたコマンドに従って電力増幅器１ｂの送信電力を制御する。
移動局１及び基地局２は以上の送信電力制御を１スロット毎に行う。図２７（ａ）は移動局１から基地局２への上り信号のフレーム／スロット構成説明図であり、１フレーム（１０ｍｓｅｃ）は、１６個の６２５μｓｅｃのスロットＳ０〜Ｓ１５で構成され、各スロットは１０シンボルで構成されている。Ｉ成分用フレームを構成する各スロットは１０シンボルの情報を送信し、Ｑ成分用フレームを構成する各スロットは６シンボルの参照信号（パイロット）、その他の信号を送る。ＳＩＲ測定部２ｃは１スロット毎にＱ成分用フレームの各スロットに含まれる６シンボルの参照信号を用いてＳＩＲを測定し、比較部２ｄは測定ＳＩＲと目標ＳＩＲの大小に応じて前述のようにＴＰＣビットで送信電力制御コマンドを作成する。基地局２はこの送信電力制御コマンドを、図２７（ｂ）に示すように６２５μｓ毎に移動局１に送信し、移動局１はこのコマンドに従って送信電力を制御する。以上のように、制御周期はＴｓｌｏｔ＝０．６２５ｍｓであるため高速に移動する場合においても瞬時変動に追従できる。
さて、音声の送受信を考えた時、ＢＥＲ＝１０−３程度になるように目標ＳＩＲを設定して送信電力を制御することが適当である。この場合、移動局１の移動速度が一定であれば目標ＳＩＲが固定であっても送信電力制御によりＢＥＲ＝１０−３を実現できる。しかし、移動局の移動速度が変化してフェージング変化速度が大きくなると（フェージングピッチ（Ｈｚ）が大きくなると）、ＴＰＣビットによる送信電力制御がフェージングの変化に追いつかなくなり、又、チャネル推定を誤り、ＢＥＲ＝１０−３を保てなくなる問題が生じる。
又、マルチパスを構成する各パスの受信信号のレベル差によってもＲＡＫＥゲインが異なり、従来の送信電力制御ではパス数やパスのレベル差によりＢＥＲ＝１０−３を保てなくなる問題が生じる。ＲＡＫＥゲインが変化する理由は、フェージングによりあるパスのレベルが落ち込んだ時、他のパスのレベルが大きくなって落ち込みを補うが、かかる効果はパスの数やパス間のレベル差に依存するからである。
以上から、本発明の目的は、フェージング変化速度（フェージングピッチ）が大きくなったとき目標ＳＩＲを大きくして所望のＢＥＲを維持できるようにすることである。
本発明の別の目的は、マルチパスを構成する各パスを介して到来する信号のレベル差に基づいて目標ＳＩＲを制御して所望のＢＥＲを維持できるようにすることである。
本発明の別の目的は、フェージング変化速度と各パスを介して到来する信号のレベル差の組み合わせに基づいて目標ＳＩＲを制御して所望のＢＥＲを維持できるようにすることである。
本発明の目的は、フェージング変化速度と各パスを介して到来する信号のレベル差の組み合わせに基づいて定まる目標ＳＩＲの補正値を、測定ＢＥＲと目標ＢＥＲの大小に応じて補正して所望のＢＥＲを維持できるようにすることである。
本発明の目的は、フェージング変化速度と各パスを介して到来する信号のレベル差の組み合わせに基づいて定まる目標ＳＩＲの補正値を、測定ＦＥＲ（ｆｒａｍｅ  ｅｒｒｏｒ  ｒａｔｅ）と目標ＦＥＲの大小に応じて補正して所望のＢＥＲを維持できるようにすることである。
発明の開示
本発明の送信電力制御装置は、受信信号と干渉信号の比であるＳＩＲを測定し、該測定ＳＩＲが目標ＳＩＲと一致するように移動局の送信電力を制御する。かかる送信電力制御装置において、フェージング検出部はフェージング変化速度を検出し、補正部はフェージング変化速度に基づいて目標ＳＩＲを補正し、送信電力制御コマンド作成部は、測定ＳＩＲが補正された目標ＳＩＲと一致するように移動局の送信電力を制御するコマンドを作成して送信する。以上のようにすれば、フェージング変化速度が大きくなったとき目標ＳＩＲを大きくして所望のＢＥＲを維持することができる。
本発明の送信電力制御装置は、受信信号と干渉信号の比であるＳＩＲを測定し、該測定ＳＩＲが目標ＳＩＲと一致するように移動局の送信電力を制御する。かかる送信電力制御装置において、サーチャは相関演算によりマルチパス及び各パスを介して到来する信号のレベルを検出し、レベル差算出部はパス間のレベル差を算出し、補正部はパス間のレベル差に基づいて目標ＳＩＲを補正し、送信電力制御コマンド作成部は、測定ＳＩＲが補正された目標ＳＩＲと一致するように移動局の送信電力を制御するコマンドを作成して送信する。以上のようにすれば、マルチパスを構成する各パスを介して到来する信号のレベル差が変化しても所望のＢＥＲを維持することができる。
本発明の送信電力制御装置は、受信信号と干渉信号の比であるＳＩＲを測定し、該測定ＳＩＲが目標ＳＩＲと一致するように移動局の送信電力を制御する。かかる送信電力制御装置において、フェージング検出部はフェージング変化速度を検出し、サーチャは相関演算によりマルチパス及び各パスを介して到来する信号のレベルを検出し、レベル差算出部はパス間のレベル差を算出し、補正部はフェージング変化速度とパス間のレベル差の組み合わせに基づいて目標ＳＩＲを補正し、送信電力制御コマンド作成部は、測定ＳＩＲが補正された目標ＳＩＲと一致するように移動局の送信電力を制御するコマンドを作成して送信する。
以上のようにすれば、フェージング変化速度が大きくなっても、又、マルチパスを構成する各パスを介して到来する信号のレベル差が変化しても所望の  ＢＥＲを維持することができる。この場合、ビットエラーレートＢＥＲを測定し、測定ＢＥＲと目標ＢＥＲの差に基づいて目標ＳＩＲを更に補正し、測定ＳＩＲが該補正された目標ＳＩＲと一致するように移動局の送信電力を制御すれば、より高精度に所望のＢＥＲを得ることができる。
又、フレームエラーレートＦＥＲを測定し、測定ＦＥＲと目標ＦＥＲの差に基づいて目標ＳＩＲを更に補正し、測定ＳＩＲが該補正された目標ＳＩＲと一致するように移動局の送信電力を制御すれば、より高精度に所望のＢＥＲを得ることができる。
発明を実施するための最良の形態
（Ａ）本発明の概略
図１は本発明の送信電力制御装置の概略説明図である。
（ａ）フェージングピッチによる目標ＳＩＲの制御
ＣＤＭＡ受信部５１は移動局（図示せず）から送信された信号を受信し、ＳＩＲ測定部５２は１スロット毎に受信信号に含まれるパイロット信号を使用して基地局における受信ＳＩＲを測定する。１スロットは、ＷＣＤＭＡの規格では６２５μｓであり、１０シンボルで構成され、１スロットに６個のパイロットシンボルが含まれている。従って、ＳＩＲ測定部５２は６２５μｓ毎に１スロットに含まれる６個のパイロットシンボルを用いて受信ＳＩＲを推定する。目標ＳＩＲ設定部５３は所定のＢＥＲ、例えば１０−３を得るに必要な目標ＳＩＲ（＝ＳＴ）を設定する。
フェージングピッチ検出部５４は一定時間に発生するフェージングサイクル数（＝フェージングピッチ（Ｈｚ））を検出する。フェージングの振幅が一定であれば、フェージングピッチが大きくなる程、フェージング変化速度（単位時間当りのフェージング変化量）も大きくなる。目標ＳＩＲ補正部５６は、フェージングピッチが大きくなると、目標ＳＩＲが大きくなるように補正し、比較／送信制御部５７は補正された目標ＳＩＲ（＝ＳＴ′）と測定ＳＩＲ（＝Ｓ）を比較し、受信ＳＩＲの方が高ければ、送信パワー制御ビット（ＴＰＣビット）を用いて送信電力を１ｄＢ下げるコマンドを作成してＣＤＭＡ送信部５８に入力し、逆に受信ＳＩＲの方が低ければ、送信パワー制御ビット（ＴＰＣビット）を用いて送信電力を１ｄＢ上げるコマンドを作成してＣＤＭＡ送信部５８に入力する。
ＣＤＭＡ送信部５８はＴＰＣビットを送信データに挿入して移動局に送信し、移動局は基地局から送られてくるＴＰＣビットを再生し、コマンドに従って送信電力を±１ｄＢ制御する。以上の制御により受信ＳＩＲを一定に保つことができる。
ここで、送信電力制御がフェージングに追従する最大フェージングピッチを計算すると２０Ｈｚになる。すなわち、一般的にフェージングにより３０〜４０ｄＢ程度レベルが変動する。ここで、±４０ｄＢ変動すると仮定するとＴＰＣコマンドは１秒間に１／６２５μｓ＝１６００回発生し、１回につき１ｄＢ制御するから、１６００／８０＝２０Ｈｚのフェージングに追従することが可能である。フェージングピッチはフェージング波におけるノッチの周期である。
（ｂ）パス間のレベル差による目標ＳＩＲの制御
受信ＳＩＲは全パスのトータルパワーを測定して計算するため、フェージングがなければパス数やパス間のレベル差により特性は変化しない。このためフェージングがなければ目標ＳＩＲを可変する必要がなく、フェージング時のみパスの数、レベル差により目標ＳＩＲを制御する必要がある。なぜならば、フェージングによりあるパスのレベルが落ち込んだ時、他のパスのレベルが大きくなって落ち込みを補うが、かかる効果はパスの数やパス間のレベル差に依存し、この結果、パスの数やパス間のレベル差に応じてＲＡＫＥゲインが変化するからである。すなわち、パスの数が多く、かつ、パスのレベル差が少ない程、ＲＡＫＥゲインが大きくなり、同じ受信ＳＩＲであってもＢＥＲが良くなり、目標ＳＩＲを下げることが可能になるが、逆に、パスの数が少なく、かつ、パスのレベル差が大きい程、ＲＡＫＥゲインが小さくなり、同じ受信ＳＩＲであってもＢＥＲが悪くなり、目標ＳＩＲを上げる必要がある。
パスレベル差検出部５５は、マルチパスを構成する各パス間の受信レベル差を検出し、目標ＳＩＲ補正部５６は各パス間の受信レベル差に基づいて目標ＳＩＲを補正し、比較／送信制御部５７は補正された目標ＳＩＲ（＝ＳＴ′）と測定ＳＩＲ（＝Ｓ）を比較し、受信ＳＩＲの方が高ければ、送信パワー制御ビット（ＴＰＣビット）を用いて送信電力を１ｄＢ下げるコマンドを作成してＣＤＭＡ送信部５８に入力し、逆に、受信ＳＩＲの方が低ければ、送信パワー制御ビット（ＴＰＣビット）を用いて送信電力を１ｄＢ上げるコマンドを作成してＣＤＭＡ送信部５８に入力する。
ＣＤＭＡ送信部５８はＴＰＣビットを送信データに挿入して移動局に送信し、移動局は基地局から送られてくるＴＰＣビットを再生し、コマンドに従って送信電力を±１ｄＢ制御する。以上の制御により受信ＳＩＲを一定に保つことができる。
（ｃ）フェージングピッチとパス間のレベル差による目標ＳＩＲの制御
目標ＳＩＲ補正部５６は、フェージングピッチとパス間レベル差の両方に基づいて目標ＳＩＲを補正し、比較／送信制御部５７は補正された目標ＳＩＲ（＝ＳＴ′）と測定ＳＩＲ（＝Ｓ）を比較し、その大小に基づいて送信パワー制御ビット（ＴＰＣビット）を用いて送信電力を±１ｄＢ制御するコマンドを作成してＣＤＭＡ送信部５８に入力し、ＣＤＭＡ送信部５８はＴＰＣビットを送信データに挿入して移動局に送信し、移動局は基地局から送られてくるＴＰＣビットを再生し、コマンドに従って送信電力を±１ｄＢ制御する。以上の制御により受信ＳＩＲを一定に保つことができる。この場合、ＢＥＲ測定部（図示せず）を設け、ビットエラーレートＢＥＲを測定し、測定ＢＥＲと目標ＢＥＲの差に基づいて補正部５６から出力する目標ＳＩＲを更に補正し、測定ＳＩＲが該補正された目標ＳＩＲと一致するように移動局の送信電力を制御する。又、フレームエラーレートＦＥＲを測定するＦＥＲ測定部（図示せず）を設け、フレームエラーレートＦＥＲを測定し、測定ＦＥＲと目標ＦＥＲの差に基づいて補正部５６から出力する目標ＳＩＲを更に補正し、測定ＳＩＲが該補正された目標ＳＩＲと一致するように移動局の送信電力を制御する。
（Ｂ）フェージングピッチ検出回路
（ａ）パイロット信号を用いたフェージングピッチ検出回路
図２はパイロット信号を使用したフェージングピッチ検出回路の構成図であり、ｃｏｓθは逆拡散部から出力するパイロット信号のＩ成分、ｓｉｎθは逆拡散部から出力するパイロット信号のＱ成分である。このフェージングピッチ検出回路は、フェージングによる１スロット期間の位相ずれをΔθ（＝θ２−θ１）とし、その正弦値をフェージングピッチとして出力する。基地局は、ＡＦＣ（ａｕｔｏｍａｔｉｃ  ｆｒｅｑｕｅｎｃｙ  ｃｏｎｔｒｏｌ）を行っているため送受信において周波数ずれはない。このため、△θはフェージングによる位相ずれである。ｃｏｓθ，ｓｉｎθを１スロット期間平均し（６シンボル／スロット）、ｓｉｎ△θを次式
ｓｉｎΔθ＝ｓｉｎ（θ２−θ１）＝ｓｉｎθ２ｃｏｓθ１−ｃｏｓθ２ｓｉｎθ１  （４）
により算出する。これを数スロット間移動平均したのち、全フィンガー／全ブランチの移動平均を合計してその平均をフェージングピッチに応じたｓｉｎ△θＲＡＫＥとして出力する。
すなわち、加算回路５４ａ−１は、遅延回路５４ａ−２で１シンボル期間遅延した前回までの加算結果Σｃｏｓθと今回のｃｏｓθを加算し、平均算出部５４ａ−３は１スロット期間の合計値Σｃｏｓθを１／６することにより１スロット期間のｃｏｓθの平均値を求め、今回のスロットにおけるｃｏｓθ１を出力し、遅延回路５４ａ−４はｃｏｓθ１を１スロット期間遅延して１スロット前のｃｏｓθ２を出力する。
加算回路５４ａ−５は、遅延回路５４ａ−６で１シンボル期間遅延した前回までの加算結果Σｓｉｎθと今回のｓｉｎθを加算し、平均算出部５４ａ−７は１スロット期間の合計値Σｓｉｎθを１／６することにより１スロット期間のｓｉｎθの平均値を求め、今回のスロットにおけるｓｉｎθ１を出力し、遅延回路５４ａ−８はｓｉｎθ１を１スロット期間遅延して１スロット前のｓｉｎθ２を出力する。
乗算部５４ａ−９，５４ａ−１０及び加算回路５４ａ−１１は（４）式の演算を行ってｓｉｎΔθを演算し、移動平均演算部５４ａ−１２はｓｉｎΔθを数スロット期間移動平均し、加算回路５４ａ−１３は４フィンガー／２ブランチ（総計８個のフィンガー部）から出力する８個の移動平均を合計し、平均演算部５４ａ−１４は加算結果を８で割算してｓｉｎ△θＲＡＫＥを計算し、フェージングピッチとして出力する。
（ｂ）受信ＳＩＲを用いたフェージングピッチ検出回路
図３はフェージングピッチ、受信ＳＩＲ、ＴＰＣビット周期の関係を示す説明図であり、図３の（１）〜（３）において、送信電力制御（ＴＰＣ）しない場合の受信ＳＩＲ、送信電力制御（ＴＰＣ）する場合の受信ＳＩＲ、ＴＰＣビット（コマンド）による１ｄＢ単位の送信電力制御方向が示されている。送信電力制御は１スロット毎に行われ、上矢印は１ｄＢｕｐ、下矢印は１ｄＢ  ｄｏｗｎを意味する。
図３の（１）は、送信電力制御（ＴＰＣ）していない時の受信ＳＩＲの１スロット期間の変動が１ｄＢより大きい場合であり、図３の（２）は、送信電力制御していない時の受信ＳＩＲの１スロット期間の変動が１ｄＢに等しい場合、図３の（３）は、送信電力制御していない時の受信ＳＩＲの１スロット期間の変動が１ｄＢより小さい場合である。フェージングが大きくなれば、受信ＳＩＲは小さくなり、フェージングが小さくなれば受信ＳＩＲは大きくなる。従って、ＴＰＣ制御していないときの受信ＳＩＲの変化はＲＦで受けたフェージングの逆特性になっている。
図３の（１）では、フェージング変化が速すぎてスロット毎の送信電力制御が追いつかない。このため、送信電力制御している時の受信ＳＩＲは送信電力制御していない時に比べ振幅の変動は多少小さくなっているが、変動は無くなっていない。図３の（２）では、送信電力制御をしていない時の受信ＳＩＲの変動が１ｄＢ／スロットの場合であり、ＴＰＣビットによる送信電力制御速度と同じである。従って、ＴＰＣビットが連続して同じ方向に制御した時、送信電力制御により受信ＳＩＲがほぼ一定となる。図３の（３）では、（２）の場合に比ベフェージング変化速度が遅く、１ｄＢ／スロットより小さい。このため、ＴＰＣビットによる制御が過剰となる。送信電力制御をしない時の受信ＳＩＲが増加していく過程では１ｄＢ  ｄｏｗｎの制御回数は１ｄＢ  ｕｐの制御回数に比べ多くなり、逆に、送信電力制御をしない時の受信ＳＩＲが減少していく過程では１ｄＢ  ｕｐの制御回数が１ｄＢ  ｄｏｗｎの制御回数より多くなる。なお、図３の（３）は送信電力制御ありの受信ＳＩＲの変動を見やすくするために縦軸を拡大して示している。
以上より、受信ＳＩＲの変化及びＴＰＣビットによる送信電力方向の変動は、それぞれフェージングピッチに依存する。このため、これらをフェージングピッチ検出に利用することができる。
図４は受信ＳＩＲの変化に基づいてフェージングピッチを検出するフェージングピッチ検出回路の構成図であり、受信ＳＩＲの平均値を求め、受信ＳＩＲが該平均値を所定時間内に横切る回数を検出してフェージングピッチとするものである。ＳＩＲ測定部５２は受信信号のＳＩＲを推定し、積分／平均回路５４ｂ−１はＳＩＲ測定結果を積分すると共にその平均値を算出し、加算回路５４ｂ−２，５４ｂ−３は、マージン発生部５４ｂ−４から出力するマージンΔＭを平均値に加減算して比較回路５４ｂ−５，５４ｂ−６に入力する。比較回路５４ｂ−５，５４ｂ−６は受信ＳＩＲと（平均ＳＩＲ±ΔＭ）の大小を比較し、大きければハイレベル、小さければローレベルの比較結果をタイマー５４ｂ−７に入力する。
タイマー５４ｂ−７は、２つの比較器５４ｂ−５，５４ｂ−６が所定時間内にどちらか一方が“１”に変化すれば、測定ＳＩＲが平均値と交差したものとみなし、カウントパルスをカウンター５４ｂ−８に出力する。カウンター５４ｂ−８はパルスをカウントすることで、一定時間内のレベル交差回数をカウントし、カウント値がフェージングピッチになる。タイマー５４ｂ−９は一定時間毎にカウンタの計数値をリセットする。
図４のフェージングピッチ検出回路では、平均ＳＩＲにマージンΔＭを加減算し、（平均ＳＩＲ±ΔＭ）の両レベル以上あるいは両レベル以下になったとき、平均レベルと交差すると判定するから、カウンタ５４ｂ−８は平均値付近で測定ＳＩＲが変動してもカウントしないため正しい交差回数をカウントして、正確にフェージングピッチを検出できる。
（ｃ）ＴＰＣビットを用いたフェージングピッチ検出回路
図５はＴＰＣビットを用いたフェージングピッチ検出回路の構成図である。アップ／ダウンカウンタ５４ｃ−１は１ｄＢ−ｕｐ方向のＴＰＣビットをカウントアップし、１ｄＢ−ｄｏｗｎ方向のＴＰＣビットをカウントダウンする。積分／平均回路５４ｃ−２はスロット毎にアップ／ダウンカウンタ５４ｃ−１の計数値を積分すると共に、複数スロット期間におけるカウンタ５４ｃ−１の平均値を算出して出力する。加算回路５４ｃ−３，５４ｃ−４は、マージン発生部５４ｃ−５から出力するマージンΔＭを平均値に加減算して比較回路５４ｃ−６，５４ｃ−７に入力する。比較回路５４ｃ−６，５４ｃ−７は、アップ／ダウンカウンタ５４ｃ−１の計数値と（平均ＳＩＲ±ΔＭ）の大小を比較し、大きければハイレベル、小さければローレベルの比較結果をタイマー５４ｃ−８に入力する。
タイマー５４ｃ−８は、２つの比較器５４ｃ−６，５４ｃ−７が所定時間内にどちらか一方が“１”に変化すればアップ／ダウンカウンタ５４ｃ−１の計数値が平均値と交差したものとみなし、カウントパルスをカウンター５４ｃ−９に出力する。カウンター５４ｃ−９はパルスをカウントすることで、一定時間内に平均レベルを交差する回数をカウントする。この一定時間におけるカウント値がフェージングピッチになる。タイマー５４ｂ−９は一定時間毎にカウンタ５４ｃ−９の計数値をリセットする。
図５のフェージングピッチ検出回路では、平均カウント値にマージンΔＭを加減算し、（平均カウント値±ΔＭ）の両レベル以上あるいは両レベル以下になったとき、平均レベルと交差すると判定するから、カウンタ５４ｃ−９は平均値付近でアップ／ダウンカウンタ５４ｃ−１の計数値が変動してもカウントしないため正しい交差回数をカウントして、正確にフェージングピッチを検出できる。
（Ｃ）フェージングピッチにより目標ＳＩＲを補正する送信電力制御
（ａ）第１実施例
図６はパイロット信号を用いて検出したフェージングピッチにより目標ＳＩＲを補正する送信電力制御の第１実施例である。
移動局１００において、拡散変調部１０１は基地局から指定された所定チャネルに応じた拡散コードを用いて送信データを拡散変調し、電力増幅器１０２は、拡散変調後に直交変調、周波数変換などの処理を施されて入力した信号を増幅してアンテナより基地局２００に向けて送信する。
基地局２００は移動局からの受信信号に周波数変換（ＲＦ→ＩＦ変換）、直交検波、ＡＤ変換処理などを施し、ＡＤ変換出力をマルチパスの各パスに応じたフィンガー部の逆拡散部２０１に入力する。逆拡散部２０１は割り当てられたパスを介して到来する遅延信号に逆拡散処理を施し、ＲＡＫＥ復調部２０２は各フィンガーから出力する信号を合成し、合成信号を各ブランチの受信電力に応じた重みで最大比合成し、最大比合成信号に基づいて受信データの”１”、”０”を判定する。
フェージングピッチ検出回路２０３は図２に示す構成を備え、パイロット信号（Ｉｔ＝ｃｏｓθ、Ｑｔ＝ｓｉｎθ）を用いて１スロット毎にフェージングピッチｓｉｎ△θＫＡＫＥを検出する。ＲＯＭ２０４には予めｓｉｎ△θＲＡＫＥと目標ＳＩＲの補正データΔＳの対応が書き込まれている。すなわち、運用開始前にフェージングを変化させ、フェージングピッチｓｉｎ△θＲＡＫＥに対して所望ＢＥＲが得られる目標ＳＩＲの補正データΔＳを求め、同様にして多数のｓｉｎ△θＲＡＫＥと補正データΔＳの対応を求め、ＲＯＭ２０４に焼き込んでおく。この結果、ＲＯＭ２０４は、フェージングピッチ検出回路２０３からｓｉｎ△θＲＡＫＥが入力すると対応する補正データΔＳを読み出して目標ＳＩＲ補正部２０７に入力する。
ＳＩＲ測定部２０５は、受信信号（Ｓｉｇｎａｌ）と熱雑音を含む干渉信号（Ｉｎｔｅｒｆｅｒｅｎｃｅ）との電力比（ＳＩＲ）を測定し、目標ＳＩＲ設定部２０６は送信電力制御により所望のＢＥＲ（例えば１０−３）が得られるように目標ＳＩＲ（＝ＳＴ）を設定する。
目標ＳＩＲ補正部２０７は、次式
ＳＴ＋ΔＳ→ＳＴ            （５）
によりＲＯＭ２０４から出力する補正データΔＳを目標ＳＩＲ（＝ＳＴ）に加算して補正する。比較部２０８は補正された目標ＳＩＲと測定ＳＩＲを比較し、測定ＳＩＲが目標ＳＩＲより大きければＴＰＣビットで送信電力を下げるコマンドを作成し、小さければＴＰＣビットで送信電力を上げるコマンドを作成する。拡散変調部２０９は送信データ及びＴＰＣビットを拡散変調する。しかる後、基地局２００は、ＤＡ変換、直交変調、周波数変換、電力増幅などの処理を施してアンテナより移動局１００へ向けて送信する。
移動局１００の逆拡散部１０３は、基地局２００から受信した信号に逆拡散処理を施し、ＲＡＫＥ復調部１０４は受信データ、ＴＰＣビットを復調し、該ＴＰＣビットで指示されたコマンドに従って電力増幅器１０２の送信電力を制御する。
（ｂ）第２実施例
図７はＳＩＲを用いて検出したフェージングピッチにより目標ＳＩＲを補正する送信電力制御の第２実施例であり、図６の第１実施例と同一部分には同一符号を付している。異なる点は、
（１）フェージングピッチを受信ＳＩＲを用いて図４に示すフェージングピッチ検出回路２１１で検出する点、
（２）運用開始前にフェージングを変化させ、フェージングピッチ検出回路２１１でフェージングピッチを測定し、該フェージングピッチに対して所望ＢＥＲが得られる目標ＳＩＲの補正データΔＳを求め、同様にして多数のフェージングピッチと補正データの対応を求めてＲＯＭ２０４に焼き込んでおく点、
であり、送信電力制御は第１実施例と同様に行われる。
（ｃ）第３実施例
図８はＴＰＣビットの送信電力制御方向の変化を用いて検出したフェージングピッチにより目標ＳＩＲを補正する送信電力制御の第３実施例であり、図６の第１実施例と同一部分には同一符号を付している。異なる点は、
（１）フェージングピッチをＴＰＣビットの送信電力制御方向の変化に基づいて図５に示すフェージングピッチ検出回路２１２で検出する点、
（２）運用開始前にフェージングを変化させ、フェージングピッチ検出回路２１２でフェージングピッチを測定し、該フェージングピッチに対して所望ＢＥＲが得られる目標ＳＩＲの補正データΔＳを求め、同様にして多数のフェージングピッチと補正データの対応を求めてＲＯＭ２０４に焼き込んでおく点、
であり、送信電力制御は第１実施例と同様に行われる。
（Ｄ）パス間のレベル差検出回路
図９はパス検出及びパス間のレベル差検出回路の構成図である。各ブランチに１つのサーチャ６１が設けられており、マッチトフィルタ（図示せず）を用いて自己相関演算を行って遅延プロファイルを作成し、遅延プロファイルのピークレベルに基づいてマルチパスを検出し、各パスにおける逆拡散開始のタイミングデータ及び遅延時間調整データをフィンガー部に入力する。又、サーチャ６１は、１ブランチが４フィンガーであるとすれば、マルチパスを構成する４つのパスの受信レベルを大きい順にａ、ｂ、ｃ、ｄとして出力する。受信レベルが最大のパスをパス１、受信レベルが次に大きいパスをパス２、以下同様に、パス３、パス４とし、パス１をメインパスという。対数変換部６２は、ｄＢで閾値を設けて処理するために、各パスの受信レベルを、真値→ｌｏｇ変換する。
レベル差演算部６３はメインパス１とパス２のレベル差Ａ（ａ′−ｂ′）、レベル差演算部６４はパス２とパス３のレベル差Ｂ（ｂ′−ｃ′）、レベル差演算部６５はパス３とパス４のレベル差Ｃ（ｃ′−ｄ′）を演算する。ここでメインパスからのレベル差が１５ｄＢ以上であれば１５ｄＢとみなしても特性劣化はほとんどないと考えられる。そこで、受信信号レベルが最大受信レベルＬｍａｘから１５ｄＢ以上小さければレベル差を１５ｄＢとみなし、該受信信号レベルを（Ｌｍａｘ−１５）とする。このようにすると、レベルＡ，Ｂ，Ｃの組み合わせは図１０、図１１に示すように８１５種類存在する。但し、図１０は組み合わせの最初の４３種類を示し、図１１は組み合わせの最後の４５種類を示している。又、各組み合わせをアドレス０〜８１４で識別するようにしている。
デコーダ６６は、図１０〜図１１のデコード表を内蔵しており、各レベル差演算部６３〜６５から入力するレベルＡ，Ｂ，Ｃの組み合わせに応じたアドレスを１０ｂｉｔで表現して出力する。これにより、パス間のレベル差を特定することができる。
（Ｅ）パス間レベル差により目標ＳＩＲを補正する送信電力制御
図１２はパス間レベル差により目標ＳＩＲを補正する送信電力制御の実施例であり、図６の実施例と同一部分には同一符号を付している。図６と異なる点は、フェージングピッチでなくパス間レベル差により送信電力制御する点である。
予め、ＲＯＭ２０４に、パス間レベル差Ａ，Ｂ，Ｃの組み合わせと目標ＳＩＲ補正データΔＳの対応を記憶する。すなわち、運用開始前に、パス間レベル差Ａ，Ｂ，Ｃを変化させ、所望のＢＥＲを可能にする目標ＳＩＲの補正データΔＳを求め、各パス間レベル差に応じたアドレスに該補正データΔＳを記憶する。
送信電力制御に際して、パスレベル差検出回路２２１（図９参照）は、各パスの受信レベルを大きい順に並べると共に隣接受信レベル間のレベル差Ａ，Ｂ，Ｃを算出し、該レベル差Ａ，Ｂ，Ｃの組み合わせに応じたアドレスを発生する。ＲＯＭ２０４は、パスレベル差検出回路２２１よりパス間レベル差に応じたアドレスが入力すると、該アドレスより補正データΔＳを読み出して目標ＳＩＲ補正部２０７に入力する。以後、図６と同様の送信電力制御が行われる。
（Ｆ）フェージングピッチとパス間レベル差とにより目標ＳＩＲを補正する送信電力制御
以上の実施例ではフェージングピッチ、パス間レベル差のそれぞれに基づいて目標ＳＩＲを補正して送信電力制御する場合であるが、これら両方を考慮して目標ＳＩＲを補正して送信電力制御するように構成することもできる。
図１３はフェージングピッチ、パス間レベル差の両方を考慮して目標ＳＩＲを補正して送信電力制御する実施例であり、図６及び図１２と同一部分には同一符号を付している。
予め、ＲＯＭ２０４にパス間レベル差とフェージングピッチの組み合わせに応じた補正データΔＳを記憶する。すなわち、所定のフェージングピッチにおいて、図１０〜図１１のデコード表に従ってパス間レベル差を変化させ、それぞれのパス間レベル差において所望ＢＥＲを可能にする目標ＳＩＲの補正データΔＳを求め、各パス間レベル差とフェージングピッチの組み合わせに応じたＲＯＭアドレスに該補正データΔＳを記憶する。同様に、フェージングピッチ、パス間レベル差を変化させ、パス間レベル差とフェージングピッチの組み合わせに応じた全アドレスに補正データΔＳを記憶する。
送信電力制御に際して、フェージングピッチ検出回路２０３（図２参照）は、パイロット信号を用いてフェージングピッチを検出する。又、パスレベル差検出回路２２１（図９参照）は各パスの受信レベルを大きい順に並べると共に隣接受信レベル間のレベル差Ａ，Ｂ，Ｃを算出し、該レベル差Ａ，Ｂ，Ｃの組み合わせに応じたアドレスを発生する。これにより、ＲＯＭ２０４は、フェージングピッチとパス間レベル差に応じたアドレスが指示する記憶域より補正データΔＳを読み出して目標ＳＩＲ補正部２０７に入力する。以後、図６と同様の送信電力制御が行われる。
・第１変形例
図１３の実施例ではフェージングピッチをパイロット信号を用いて検出しているが、受信ＳＩＲを用いて検出するように構成することもできる。図１４はかかる変形例の構成図であり、図１３の実施例と異なる点は、フェージングピッチ検出回路２１１（図４参照）を設け、受信ＳＩＲに基づいてフェージングピッチを検出する点であり、送信電力制御は図１６の実施例と同じである。
・第２変形例
図１３の実施例ではフェージングピッチをパイロット信号を用いて検出しているが、ＴＰＣビットの電力制御方向の変化を用いて検出するように構成することもできる。図１５はかかる変形例の構成図であり、図１３の実施例と異なる点は、フェージングピッチ検出回路２１２（図５参照）を設け、ＴＰＣビットの送信電力制御方向の変化に基づいてフェージングピッチを検出する点であり、送信電力制御は図１６の実施例と同じである。
（Ｇ）測定ＢＥＲと設定ＢＥＲの差により目標ＳＩＲを補正する送信電力制御
図１６はフェージングピッチ、パス間レベル差及び測定ＢＥＲと目標ＢＥＲの差に基づいて目標ＳＩＲを補正する実施例であり、図１３と同一部分には同一符号を付している。異なる点は、
（１）補正データをＲＯＭでなく書き替え可能な記憶装置２０４′に記憶する点、
（２）誤り訂正後のＢＥＲが所望値、例えば１０−３となるような誤り訂正前のＢＥＲを設定部２３１で設定している点、
（３）ＢＥＲ推定回路２３２において実際の誤り訂正前のＢＥＲを測定している点、
（４）比較部２３３において設定ＢＥＲと推定ＢＥＲの差に基づいて記憶装置２０４′に記憶されている補正データの値を更新すると共に、更新データを補正部２０７に入力している点、
である。
予め、記憶装置２０４′に図１３と同じ方法で補正データを初期設定する。送信電力制御に際して、フェージングピッチ検出回路２０３（図２参照）は、パイロット信号を用いてフェージングピッチを検出して記憶装置２０４′に入力する。又、パスレベル差検出回路２２１（図９参照）は各パスの受信レベルを大きい順に並べると共に隣接受信レベル間のレベル差Ａ，Ｂ，Ｃを算出し、該レベル差Ａ，Ｂ，Ｃの組み合わせに応じたアドレスを記憶装置２０４′に入力する。
以上と並行して、ＢＥＲ推定回路２３２は誤り訂正前のＢＥＲを推定して比較部２２３に入力する。比較部２２３は設定ＢＥＲと推定ＢＥＲの差ｄを演算して記憶装置２０４′に入力する。記憶装置２０４′は、前記フェージングピッチとパス間レベル差に応じたアドレスとの組み合わせが指示する記憶域より補正データΔＳを読み出し、該補正データを設定ＢＥＲと推定ＢＥＲの差ｄに基づいて増減し、増減後の補正データで古いデータを更新すると共に、更新後の補正データを目標ＳＩＲ補正部２０７に入力する。以後、図６と同様の送信電力制御が行われ、誤り訂正後のＢＥＲを１０−３に維持する。尚、記憶装置２０４′は推定ＢＥＲが設定ＢＥＲより悪ければ補正データをその値が増大するように更新し、推定ＢＥＲが設定ＢＥＲより良ければ補正データをその値が減小するように更新し、更新後のデータを目標ＳＩＲ補正部２０７に入力する。
図１７は誤り訂正前のＢＥＲ推定回路の実施例である。ＲＡＫＥ復調部２０２（図１６）においてデータ判定が行われると、ＢＥＲ推定回路２３２は該判定データ（誤り訂正前データ）を用いて誤り訂正前のＢＥＲを推定する。すなわち、デコーダ７１はＲＡＫＥ復調データ（誤り訂正前のデータ）に誤り訂正処理を施しつつ復号し、エンコーダ７２は復号データに誤り検出符号を付加しつつ符号化する。遅延部７３はデコード及びエンコード処理に要する時間入力データを遅延し、比較部７４は遅延部７３から出力する誤り訂正前データとエンコーダ７２から出力する符号化データを比較する。デコーダ７１のデコード処理により訂正可能な誤りは訂正され、理想的にはエンコーダ７２から誤りがない符号化データが出力する。従って、比較部７４より誤り訂正前データに含まれる誤りデータが検出され、カウンタ７５は所定時間内に発生する誤りデータをカウントし、カウント値を誤り訂正前ＢＥＲとして出力する。タイマー７６は所定時間毎にカウンタ７５の計数値をリセットする。
・第１変形例
図１６の実施例ではフェージングピッチをパイロット信号を用いて検出しているが、受信ＳＩＲを用いて検出するように構成することもできる。図１８はかかる変形例の構成図であり、図１６の実施例と異なる点は、フェージングピッチ検出回路２１１（図４参照）を設け、受信ＳＩＲに基づいてフェージングピッチ検出する点であり、送信電力制御は図１６の実施例と同じである。
・第２変形例
図１６の実施例ではフェージングピッチをパイロット信号を用いて検出しているが、ＴＰＣビットの電力制御方向の変化を用いて検出するように構成することもできる。図１９はかかる変形例の構成図であり、図１６の実施例と異なる点は、フェージングピッチ検出回路２１２（図５参照）を設け、ＴＰＣビットの送信電力制御方向の変化に基づいてフェージングピッチ検出する点であり、送信電力制御は図１６の実施例と同じである。
（Ｈ）測定ＦＥＲと設定ＦＥＲの差により目標ＳＩＲを補正する送信電力制御
図２０はフェージングピッチ、パス間レベル差及び測定ＦＥＲと目標ＦＥＲの差に基づいて目標ＳＩＲを補正する実施例であり、図１３と同一部分には同一符号を付している。異なる点は、
（１）補正データをＲＯＭでなく書き替え可能な記憶装置２０４′に記憶する点、
（２）誤り訂正後のＢＥＲが所望値、例えば１０−３となるような誤り訂正後のＦＥＲを設定部２４１で設定している点、
（３）ＦＥＲ推定回路２４２において実際の誤り訂正後のＦＥＲを測定している点、
（４）比較部２４３において設定ＦＥＲと推定ＦＥＲの差に基づいて記憶装置２０４′に記憶されている補正データの値を更新すると共に、更新データを補正部２０７に出力している点、
である。
予め、記憶装置２０４′に図１３と同じ方法で補正データを初期設定する。送信電力制御に際して、フェージングピッチ検出回路２０３（図２参照）は、パイロット信号を用いてフェージングピッチを検出して記憶装置２０４′に入力する。又、パスレベル差検出回路２２１（図９参照）は各パスの受信レベルを大きい順に並べると共に隣接受信レベル間のレベル差Ａ，Ｂ，Ｃを算出し、該レベル差Ａ，Ｂ，Ｃの組み合わせに応じたアドレスを記憶装置２０４′に入力する。
以上と並行して、ＦＥＲ推定回路２４２は誤り訂正後のＦＥＲを推定して比較部２４３に入力する。比較部２４３は設定ＦＥＲと推定ＦＥＲの差ｄを演算して記憶装置２０４′に入力する。記憶装置２０４′は、前記フェージングピッチとパス間レベル差に応じたアドレスとの組み合わせが指示する記憶域より補正データΔＳを読み出し、該補正データを設定ＦＥＲと推定ＦＥＲの差ｄに基づいて増減し、増減後の補正データで古いデータを更新すると共に更新後の補正データを目標ＳＩＲ補正部２０７に入力する。以後、図６と同様の送信電力制御が行われ、誤り訂正後のＢＥＲを１０−３に維持する。尚、記憶装置２０４′は、推定ＦＥＲが設定ＦＥＲより悪ければ補正データをその値が増大するように更新し、推定ＦＥＲが設定ＦＥＲより良ければ補正データをその値が減小するように更新し、更新後のデータを目標ＳＩＲ補正部２０７に入力する。
図２１は誤り訂正後のＦＥＲ推定回路の実施例であり、ＣＲＣチェックを使用してＦＥＲを求めている。ＣＲＣチェックとは、受信側において所定の生成多項式で割り算した場合、余りが０になるように送信側でフレーム毎に冗長ｂｉｔを付け加えるものである。従って、受信側で割算した結果、余りが０であればそのフレームは誤りなしであり、余りがあればフレームに誤りがある。ＦＥＲ推定回路は、生成多項式を例えば１＋Ｘ＋Ｘ４としており、最終的に入力信号がすべてこのＦＥＲ推定回路に入力した後のシフトレジスタＤ１〜Ｄ４の中身が余りである。そこで、すべての余りの論理和が１つでもあればそのフレームに誤りあったことになる。そして、その値をカウントすることによりＦＥＲの推定値を検出できる。
図２１のＦＥＲ推定回路において、Ｄ１〜Ｄ４はシフトレジスタを構成するフリップフロップ、ＥＸＯ１，ＥＸＯ２は排他的論理和回路、ＦＦ１〜ＦＦ４はフレームパルスに同期してシフトレジスタの内容がセットされるフリップフロップ、ＯＲは各フリップフロップ出力の論理和を演算してフレームエラー信号を出力するオアゲート、ＣＮＴはオアゲートから出力するハイレベルのフレームエラー信号を計数するカウンタ、ＴＭＲは所定時間ごとにカウンタの内容をリセットするタイマーである。
・第１変形例
図２０の実施例ではフェージングピッチをパイロット信号を用いて検出しているが、受信ＳＩＲを用いて検出するように構成することもできる。図２２はかかる変形例の構成図であり、図２０の実施例と異なる点は、フェージングピッチ検出回路２１１（図４参照）を設け、受信ＳＩＲに基づいてフェージングピッチを検出する点であり、送信電力制御は図２０の実施例と同じである。
・第２変形例
図２０の実施例ではフェージングピッチをパイロット信号を用いて検出しているが、ＴＰＣビットの電力制御方向の変化を用いて検出するように構成することもできる。図２３はかかる変形例の構成図であり、図２０の実施例と異なる点は、フェージングピッチ検出回路２１２（図５参照）を設け、ＴＰＣビットの送信電力制御方向の変化に基づいてフェージングピッチを検出する点であり、送信電力制御は図２０の実施例と同じである。
（Ｇ）発明の効果
以上、本発明によれば、フェージング変化速度が大きくなっても目標ＳＩＲを大きくして所望のＢＥＲを維持することができる。
又、本発明によれば、マルチパスを構成する各パスを介して到来する信号のレベル差が変化しても目標ＳＩＲを変更することにより所望のＢＥＲを維持することができる。
又、本発明によれば、フェージング変化速度とマルチパスを構成する各パスを介して到来する信号のレベル差が同時に変化しても所望のＢＥＲを維持することができる。
又、本発明によれば、ビットエラーレートＢＥＲを測定し、測定ＢＥＲと目標ＢＥＲの差に基づいて目標ＳＩＲを補正し、測定ＳＩＲが該補正された目標ＳＩＲと一致するように移動局の送信電力を制御するため、高精度に所望のＢＥＲを得ることができる。
又、本発明によれば、フレームエラーレートＦＥＲを測定し、測定ＦＥＲと目標ＦＥＲの差に基づいて目標ＳＩＲを補正し、測定ＳＩＲが該補正された目標ＳＩＲと一致するように移動局の送信電力を制御するから、高精度に所望のＢＥＲを得ることができる。
【図面の簡単な説明】
図１は本発明の送信電力制御の概略説明図である。
図２はパイロットを使用したフェージングピッチ検出回路である。
図３はフェージングピッチ、受信ＳＩＲ、ＴＰＣビットの関係説明図である。
図４はＳＩＲを使用したフェージングピッチ検出回路である。
図５はＴＰＣビットを使用したフェージングピッチ検出回路である。
図６はパイロットを使用して検出したフェージングピッチにより目標ＳＩＲを補正する送信電力制御の実施例である。
図７はＳＩＲを使用して検出したフェージングピッチにより目標ＳＩＲを補正する送信電力制御の実施例である。
図８はＴＰＣビットを使用して検出したフェージングピッチにより目標ＳＩＲを補正する送信電力制御の実施例である。
図９はパスレベル差検出回路である。
図１０はパス間レベル差をアドレスに変換するデコード回路のデコード表（その１）である。
図１１はパス間レベル差をアドレスに変換するデコード回路のデコード表（その２）である。
図１２はパスレベル差により目標ＳＩＲを補正する送信電力制御の実施例である。
図１３はフェージングピッチとパスレベル差により目標ＳＩＲを補正する送信電力制御の第１実施例である。
図１４はフェージングピッチとパスレベル差により目標ＳＩＲを補正する送信電力制御の第２実施例である。
図１５はフェージングピッチとパスレベル差により目標ＳＩＲを補正する送信電力制御の第３実施例である。
図１６はフェージングピッチ、パスレベル差、ＢＥＲ推定値に基づいて目標ＳＩＲを補正する送信電力制御の実施例である。
図１７はＢＥＲ推定回路の構成図である。
図１８はフェージングピッチ、パスレベル差、ＢＥＲ推定値に基づいて目標ＳＩＲを補正する送信電力制御の第１変形例である。
図１９はフェージングピッチ、パスレベル差、ＢＥＲ推定値に基づいて目標ＳＩＲを補正する送信電力制御の第２変形例である。
図２０はフェージングピッチ、パスレベル差、ＦＥＲ推定値に基づいて目標ＳＩＲを補正する送信電力制御の実施例である。
図２１はＦＥＲ推定回路の構成図である。
図２２はフェージングピッチ、パスレベル差、ＦＥＲ推定値に基づいて目標ＳＩＲを補正する送信電力制御の第１変形例である。
図２３はフェージングピッチ、パスレベル差、ＦＥＲ推定値に基づいて目標ＳＩＲを補正する送信電力制御の第２変形例である。
図２４は複数ブランチ構成のＣＤＭＡ受信機の構成図である。
図２５は上り回線閉ループ送信電力制御の従来の構成図である。
図２６はＳＩＲ検出装置の構成及び動作説明図である。
図２７はフレーム／スロット構成図である。
【図１】
0003961828.tif 000003
【図２】
0003961828.tif 000004
【図３】
0003961828.tif 000005
【図４】
0003961828.tif 000006
【図５】
0003961828.tif 000007
【図６】
0003961828.tif 000008
【図７】
0003961828.tif 000009
【図８】
0003961828.tif 000010
【図９】
0003961828.tif 000011
【図１０】
0003961828.tif 000012
【図１１】
0003961828.tif 000013
【図１２】
0003961828.tif 000014
【図１３】
0003961828.tif 000015
【図１４】
0003961828.tif 000016
【図１５】
0003961828.tif 000017
【図１６】
0003961828.tif 000018
【図１７】
0003961828.tif 000019
【図１８】
0003961828.tif 000020
【図１９】
0003961828.tif 000021
【図２０】
0003961828.tif 000022
【図２１】
0003961828.tif 000023
【図２２】
0003961828.tif 000024
【図２３】
0003961828.tif 000025
【図２４】
0003961828.tif 000026
【図２５】
0003961828.tif 000027
【図２６】
0003961828.tif 000028
【図２７】
0003961828.tif 000029