(57)【特許請求の範囲】
【請求項１】
層状超格子材料薄膜（１２４、４２２）を製造する方法であって、
基板（１２２、４２０）を提供する工程と、
層状超格子材料を形成するに有効な量の金属部分を含む液体前駆体を提供する工程と、
該液体前駆体を用いて、スピンオンコーティング法またはミスト化堆積法またはＣＶＤ法により、該基板上に固体膜を形成する工程と
を包含し、
該固体膜を形成する工程は、該コーティングされた基板を６００℃〜８００℃の範囲の温度で不活性ガス中で１０分〜１００時間の範囲の時間アニーリングし、該コーティングされた基板を６００℃〜８００℃の範囲の温度で酸素を含むガス中でアニーリングすることによって、該層状超格子材料を結晶化することを特徴とする、方法。
【請求項２】
前記不活性ガス中での前記アニーリングは、前記酸素を含むガス中での前記アニーリングの前に行われることを特徴とする、請求項１に記載の方法。
【請求項３】
前記不活性ガス中での前記アニーリングは、前記酸素を含むガス中での前記アニーリングの後に行われることを特徴とする、請求項１に記載の方法。
【請求項４】
前記不活性ガス中での前記アニーリングは、３０分〜１００時間の範囲の時間行われることを特徴とする、請求項１に記載の方法。
【請求項５】
前記不活性ガス中での前記アニーリングは、６０分以下の時間行われることを特徴とする、請求項１に記載の方法。
【請求項６】
前記不活性ガス中での前記アニーリングは、７５０℃以下の温度で行われることを特徴とする、請求項１に記載の方法。
【請求項７】
前記不活性ガス中での前記アニーリングは、７００℃以下の温度で行われることを特徴とする、請求項１に記載の方法。
【請求項８】
前記不活性ガスは、窒素、アルゴンおよびヘリウムからなる群から選択されるガスを含むことを特徴とする、請求項１に記載の方法。
【請求項９】
前記酸素を含むガス中での前記アニーリングは、３０分〜２時間の範囲の時間行われることを特徴とする、請求項１に記載の方法。
【請求項１０】
前記酸素を含むガス中での前記アニーリングは、１０分〜６０分の範囲の時間行われることを特徴とする、請求項１に記載の方法。
【請求項１１】
前記酸素を含むガス中での前記アニーリングは、７５０℃以下の温度で行われることを特徴とする、請求項１に記載の方法。
【請求項１２】
前記酸素を含むガス中での前記アニーリングは、７００℃以下の温度で行われることを特徴とする、請求項１に記載の方法。
【請求項１３】
前記金属部分は、ストロンチウム、ビスマス、および、タンタルおよびニオブから選択される少なくとも一つの元素を含むことを特徴とする、請求項１に記載の方法。
【請求項１４】
前記前駆体を付与する工程の後、かつ、前記アニーリング工程の前に前記基板を加熱する工程をさらに特徴とし、前記加熱工程は、３００℃〜６００℃の範囲の温度で行われる、請求項１に記載の方法。
【請求項１５】
前記加熱工程は、前記基板を乾燥させる工程を包含することを特徴とする、請求項１４に記載の方法。
【請求項１６】
前記基板を乾燥させる工程は、１６０℃〜３００℃の範囲の温度で行われることを特徴とする、請求項１５に記載の方法。
【請求項１７】
前記基板は、第１の電極（１２２、４２０）を含み、前記アニーリング工程の後に前記薄膜（１２４、４２２）上に第２の電極（１２６、４２４）を形成し、キャパシタを形成する工程と、続いてポストアニーリング工程を行う工程とによって特徴付けられ、前記ポストアニーリング工程は、３０分〜２時間の範囲の時間、６００℃〜８００℃の範囲の温度で行われる、請求項１に記載の方法。
【請求項１８】
前記ポストアニーリング工程は、不活性ガス中での加熱を含むことを特徴とする、請求項１７に記載の方法。
【請求項１９】
前記ポストアニーリング工程は、酸素を含むガス中での加熱を含むことを特徴とする、請求項１７に記載の方法。
【発明の詳細な説明】
【０００１】
（発明の背景）
（１．発明の分野）
本発明は、層状超格子材料の作製に関し、より詳細には、昇温時に集積回路を酸素にさらすことを低減するために、不活性ガスアニーリングおよび低温前処理を用いた製造方法に関する。
【０００２】
（２．問題の提示）
強誘電体化合物は、不揮発性集積回路メモリで使用する際に有利な特性を有する。Ｍｉｌｌｅｒによる米国特許第５，０４６，０４３号を参照されたい。キャパシタのような強誘電体デバイスは、強誘電体デバイスが所望の電気特性（例えば、高い残留分極、良好な抗電界、高い疲労耐性、および低いリーク電流）を有する場合、不揮発性メモリとして有用である。層状超格子酸化物材料が、集積回路で使用するために研究されている。Ｗａｔａｎａｂｅらに１９９５年７月１８日に付与された米国特許第５，４３４，１０２号、および、Ｙｏｓｈｉｍｏｒｉらに１９９５年１１月２１日に付与された米国特許第５，４６８，６８４号には、これらの材料を実際の集積回路に集積するプロセスが記載されている。層状超格子材料は、ＰＺＴおよびＰＬＺＴ化合物等の別の種類に比べて何桁もすぐれた強誘電体メモリにおける特性を示す。
【０００３】
層状超格子材料とともに強誘電体素子を含む集積回路デバイスが、現在製造されている。集積回路における典型的な強誘電体メモリセルは、半導体基板および強誘電体デバイス、通常強誘電体キャパシタと電気接続した金属酸化物半導体電界効果型トランジスタ（「ＭＯＳＦＥＴ」）を含む。通常、強誘電体キャパシタは、第１（下部）電極と第２（上部）電極との間に配置された強誘電体金属酸化物薄膜を含み、通常、電極はプラチナを含む。層状超格子材料は金属酸化物を含む。従来の製造方法では、所望の電気特性を生成するための金属酸化物の結晶化には、昇温時に酸素ガス中の熱処理が必要である。酸素存在下での加熱工程は、通常、８００℃〜９００℃の範囲の温度で３０分〜２時間行われる。昇温時に反応性酸素が存在すると、半導体シリコン基板の単結晶構造中に多数の欠陥が生成する。これにより、ＭＯＳＦＥＴの電気特性が劣化する。良好な強誘電特性は、従来技術では、層状超格子材料を結晶化するための約７００℃のプロセス加熱温度を用いて達成される。Ｉｔｏらに１９９６年４月１６日に付与された米国特許第５，５０８，２２６号を参照されたい。それにもかかわらず、従来技術で開示される低温法におけるアニーリングおよび他の加熱時間は、３〜６時間の範囲であり、経済的に実行不可能であり得る。さらに重要なことには、いくぶん温度が低温の範囲であっても酸素中に数時間という長時間さらすことは、ＣＭＯＳ回路の半導体基板および他の素子に酸素によるダメージを与えることになる。
【０００４】
集積回路を完成させた後であっても、やはり酸素の存在によって問題が生じる。これは、薄膜からの酸素は、集積回路に含まれる種々の材料中に拡散して、基板中および半導体層中の酸化物を形成する原子と結合する傾向にあるからである。得られる酸化物は、集積回路の機能に害する。例えば、そのうような酸化物は、半導体領域中で誘電体として機能し、それにより、実質的にキャパシタを形成することになる。下地基板および他の回路層から強誘電体金属酸化物への原子の拡散もまた問題である。例えば、シリコン基板および多結晶シリコンコンタクト層からのシリコンは、層状超格子材料へと拡散し、強誘電特性を劣化させることが知られている。比較的低密度な応用の場合、強誘電体メモリキャパシタは、下地ＣＭＯＳ回路の側面に配置され、これにより、回路素子間での原子の不要な拡散の問題を幾分少なくし得る。それにもかかわらず、高密度回路を製造するという市場要求および技術的能力が高まるにつれ、回路素子間の距離は短くなり、素子間での分子および原子の拡散の問題がますます深刻になってくる。回路面積を減らして高密度回路を達成するためには、実際には、メモリセルの強誘電体キャパシタをスイッチ素子（典型的には、電界効果型トランジスタ（以降では「ＦＥＴ」と呼ぶ））の上部に配置し、スイッチおよびキャパシタの下部電極が電気的に導電性プラグによって接続される。不要な拡散をなくすために、バリア層が、キャパシタの下部電極と下地層との間にある強誘電体酸化物の下に配置される。現在のバリア技術で許容可能な最高処理温度は、７００℃〜７５０℃の範囲である。この範囲を超える温度では、高温バリア材料が劣化し始め、拡散バリア特性を失うことになる。一方、従来技術で使用されている層状超格子材料の実現可能な最低製造プロセス温度は、約８００℃である。この８００℃とは、良好な結晶性を得るために堆積された層状超格子材料をアニールする際の温度である。さらに低いアニーリング温度では、酸素にさらに長時間さらす必要があり、この結果、集積回路にダメージを与えることになる。
【０００５】
上述の理由から、昇温時に酸素にさらす時間を最小にするとともに、使用される最大温度を低下させる強誘電体集積回路における層状超格子材料を製造する方法を有することが有効である。
【０００６】
（３．発明の要旨）
本発明の実施形態は、昇温時に集積回路を酸素ガスにさらす時間を低減し、かつ、製造プロセス温度を低減する。
【０００７】
本発明の重要な実施形態では、昇温時に集積回路が加熱またはアニールされる時間の一部に酸素を含まない不活性ガスを導入する。酸素を含まないガスは、任意の比較的不活性なガスであるか、または、窒素および希ガス（特に、アルゴンおよびヘリウム）等の不活性ガスの混合気であり得る。本発明の実施形態によれば、製造方法が、昇温時のアニーリング合計時間のうち大部分の時間、不活性ガス中でのアニーリング工程を含む場合、層状超格子材料の強誘電性分極率は、同じアニーリング合計時間酸素のみでアニールされた層状超格子材料の分極率と同じであるか、それよりも大きくなるという有効な結果が得られる。
【０００８】
本発明は、層状超格子材料薄膜を製造する方法を提供する。上記方法は、同時に層状超格子材料を形成するために、基板と、有効な量の金属部分を含む前駆体とを提供する工程と、上記前駆体を上記基板に付与する工程と、６００℃〜８００℃の範囲の温度で、不活性ガス中、固体薄膜をアニーリングする工程と、６００℃〜８００℃の範囲の温度で、酸素を含むガス中で上記固体薄膜をアニーリングする工程とを包含する。本発明は、不活性ガス中でのアニーリング工程を先に行い得るか、または、酸素を含むガス中でのアニーリング工程後に行い得るかのいずれかを想定する。不活性ガス中でのアニーリング工程は、３０分〜１００時間の範囲の時間行われ得る。酸素を含むガス中でのアニーリング工程は、３０分〜２時間の範囲の時間行われる。好適な実施形態では、酸素を含むガス中でのアニーリング工程は、６０分以内の時間行われる。典型的には、このアニーリング工程は、実質的に純Ｏ２ガス中で行われる。
【０００９】
本発明のさらなる実施形態は、前駆体を付与し、上記前駆体から固体薄膜を形成する工程の前に基板を加熱する工程を包含する。実施形態では、加熱工程は、６００℃以下の温度で行われる。加熱工程は、典型的には、３００℃以下の温度で上記基板上の前駆体コーティングを乾燥する工程を包含する。典型的には、乾燥工程は、酸素を含むガス（好ましくは、Ｏ２ガス）中でベーキングすることによって達成される。
【００１０】
本発明の別の重要な実施形態において、加熱工程は、前駆体を付与し、アニーリングする前に基板を前処理する工程を包含する。典型的には、前処理工程は、酸素を含むガス中で行われる。前処理工程は、好ましくは、前駆体コーティングを有する基板の高速熱処理（「ＲＴＰ」）を含む。典型的な実施形態では、高速熱処理は、１分〜１５分の範囲の時間で、３００℃〜６００℃の範囲の温度で行われる。前処理工程はまた、基板のホットプレートベーキングを含む。典型的には、ホットプレートベーキングは、１分〜１５分の範囲の時間で、空気中３００℃〜６００℃の範囲の温度で行われる。前処理工程はまた、基板の炉プレアニーリングを含む。典型的には、炉プレアニールは、１分〜１５分の範囲の時間で、３００℃〜６００℃の範囲の温度で行われる。
【００１１】
本発明の別の実施形態では、基板は第１の電極を含み、上記方法は、アニーリング工程の後、上記固体薄膜上に第２の電極を形成し、キャパシタを形成する工程と、続いて、ポストアニーリングを行う工程とを包含する。好適な実施形態では、第１の電極と第２の電極とは、プラチナを含む。ポストアニーリング工程は、８００℃以下の温度で行われ、好ましくは、３０分〜２時間の範囲の時間行われる。本発明の１実施形態では、ポストアニーリング工程は、酸素を含むガス中、典型的にはＯ２ガス中行われる。本発明の好適な実施形態では、ポストアニーリング工程は、酸素を含まない不活性ガス、典型的にはＮ２ガス中で行われる。
【００１２】
本発明の好適な実施形態では、電気的導電性バリア層が基板上に形成され、その後前駆体コーティングが付与される。
【００１３】
層状超格子材料薄膜は、典型的には、５００ナノメートル（「ｎｍ」）以下の厚さを有する。１実施形態では、層状超格子材料は、ストロンチウム、ビスマス、および、タンタルを含む。別の実施形態では、前駆体は、ストロンチウム、ビスマス、タンタル、および、ニオブを含む層状超格子材料薄膜を形成する金属部分を含む。
【００１４】
本発明によれば、前駆体は、所望の層状超格子材料中に含まれる金属原子を含む金属有機前駆体化合物溶液を含む。好ましくは、金属有機化合物は、金属２−エチルヘキサノエートである。
【００１５】
本発明の多数の他の特徴、目的、ならびに利点は、以下の説明から添付図面と共に読むことで明らかとなる。
【００１６】
（好適な実施形態の詳細な説明）
（１．概要）
集積回路デバイスを示す図１、３および４は、実際の集積回路デバイスの任意の特定の部分の実際の平面図または断面図であることを意図していないことを理解すべきである。実際のデバイスでは、層は一定ではなく、それらの厚さは異なる特性を有するかもしれない。実際のデバイスにおいて種々の層は、曲がっており重なるエッジを有する場合が多い。この図は、その代わりに、実際の図面を用いた場合に可能であるよりも本発明の方法をより明瞭かつ完全に示すために用いられる理想的な表示を示す。また、図面は、本発明の方法を用いて製造され得る強誘電体デバイスの多数の改変例のうち１つのみを示す。図１は、強誘電体キャパシタと電気的に接続した電界効果型トランジスタの形態のスイッチを含む強誘電体メモリを示す。しかし、本発明の方法はまた、層状超格子材料を含む強誘電体素子をスイッチ素子に組み込んだ強誘電体ＦＥＴメモリに用いられ得る。このような強誘電体ＦＥＴは、ＭｃＭｉｌｌａｎの米国特許第５，５２３，９６４号に記載される。同様に、本発明の方法を用いて製造された他の集積回路は、材料の他の元素および他の組成を含み得る。
【００１７】
図１は、本発明に従って製造された例示的な不揮発性強誘電体メモリ１００の断面図を示す。ＭＯＳＦＥＴおよび強誘電体キャパシタ素子を含む集積回路を製造する一般的な製造工程は、Ｍｉｈａｒａの米国特許第５，４６６，６２９号、および、Ｙｏｓｈｉｍｏｒｉの米国特許第５，４６８，６８４号に記載される。一般的な製造方法は他の文献にも記載されている。従って、図１の回路の素子は、本明細書中では単に示すだけである。
【００１８】
図１において、電界酸化物領域１０４は、シリコン基板１０２の表面上に形成される。ソース領域１０６およびドレイン領域１０８は、シリコン基板１０２内で互いに離れて形成される。ゲート絶縁層１１０は、ソース領域１０６とドレイン領域１０８との間のシリコン基板１０２上に形成される。さらに、ゲート電極１１２がゲート絶縁層１１０上に形成される。これらソース領域１０６、ドレイン領域１０８、ゲート絶縁層１１０、およびゲート電極１１２を合わせてＭＯＳＦＥＴ１１４を形成する。
【００１９】
ＢＰＳＧ（ボロンリンガラス）から作製される第１の中間誘電体層（ＩＬＤ）１１６が、基板１０２および電界酸化物領域１０４上に形成される。ＩＬＤ１１６は、ソース領域１０６に至るバイア１１７、および、ドレイン領域１０８に至るバイア１１８を形成するためにそれぞれパターニングされる。バイア１１７、１１８をそれぞれ埋めて、プラグ１１９、１２０を形成する。プラグ１１９、１２０は、電気的に導電性であり、典型的には多結晶シリコンを含む。拡散バリア層１２１をＩＬＤ１１６上に形成しパターニングして、プラグ１２０と電気接続させる。拡散バリア層１２１は、たとえば、窒化チタンから作製され、典型的には、１０ｎｍ〜２０ｎｍの厚さを有する。窒化チタン等の拡散バリア層は、メモリ１００の下部層と上部層との間で化学種が拡散するのを防ぐ。
【００２０】
図１に示されるように、プラチナから作製され、厚さ１００ｎｍの下部電極層１２２が、拡散バリア層１２１上に堆積される。その後、層状超格子材料の強誘電体薄膜１２４は、下部電極層１２２上に形成される。プラチナから作製され、厚さ１００ｎｍの上部電極層１２６が、強誘電体薄膜１２４上に形成される。下部電極層１２２と、強誘電体薄膜１２４と、上部電極層１２６とを合わせて強誘電体キャパシタ１２８を形成する。強誘電体薄膜１２４の組成は、以下で詳述する。
【００２１】
ウェハ基板１０２は、シリコン、ガリウムヒ素、あるいは他の半導体、または二酸化シリコン、ガラス、あるいは酸化マグネシウム（ＭｇＯ）のような絶縁体を含み得る。強誘電体キャパシタの上部電極および下部電極は、従来よりプラチナを含む。下部電極は、好ましくは、プラチナ、パラジウム、銀、および金のような非酸化貴金属を含む。貴金属に加えて、アルミニウム、アルミニウム合金、アルミニウムシリコン、アルミニウムニッケル、ニッケル合金、銅合金、およびアルミニウム銅のような金属が、強誘電体メモリの電極として用いられ得る。チタンのような接着層（図示せず）は、電極と、電極に隣接するその下にある回路の層、または、その上にある回路の層との接着性を促進する。
【００２２】
ＮＳＧ（ノンドープシリケートガラス）から作製される第２の中間誘電体層（ＩＬＤ）１３６は、ＩＬＤ１１６、拡散バリア層１２１および強誘電体キャパシタ１２８を覆うように堆積される。ＰＳＧ（リン酸シリケートガラス）膜またはＢＰＳＧ（ボロンリンガラス）膜もまた、層１３６に用いられ得る。
【００２３】
ＩＬＤ１３６は、プラグ１１９に至るバイア１３７を形成するようにパターニングされる。金属配線膜は、ＩＬＤ１３６を覆うように堆積され、バイア１３７を埋める。その後、金属配線膜をパターニングして、プラグ１３７、ソース電極配線１３８および上部電極配線１３９を形成する。配線１３８、１３９は、好ましくは、Ａｌ−Ｓｉ−Ｃｕの標準相互接続用金属を含み、厚さは、約２００ｎｍ〜３００ｎｍである。
【００２４】
図１は、本発明による方法を用いて製造され得る不揮発性強誘電体メモリセルの多くの改変例のうちの１つを示しているにすぎない。例えば、図１に示される強誘電体素子は、実質的にスイッチ素子上に位置するが、本発明は、スイッチ素子の側面に配置される素子内の層状超格子材料薄膜を製造するために用いられ得る。また、本発明の方法は、電気的導電性拡散バリア層が、拡散バリアおよびキャパシタの電極の両方として機能する強誘電体メモリキャパシタを製造するために適用され得る。あるいは、本発明の方法は、強誘電体薄膜の下にある酸素を含まないバリア層を含む回路を製造するために用いられ得る。さらに、本発明の方法は、強誘電体電界効果型トランジスタ（ＦＥＴ）および強誘電体材料を用いた他のデバイスを製造するために適用され得る。ＭｃＭｉｌｌａｎらに１９９６年６月４日に付与された米国特許第５，５２３，９６４号を参照されたい。
【００２５】
１９９６年５月２１日にＣａｒｌｏｓ  Ａ．  Ｐａｚ  ｄｅ  Ａｒａｕｊｏらに付与された米国特許第５，５１９，２３４号は、ストロンチウムビスマスタンタレートのような層状超格子化合物が、従来の最良とされる材料と比較して強誘電体応用において優れた特性を有し、高い誘電率および低いリーク電流を有することを開示している。１９９５年７月１８日にＷａｔａｎａｂｅらに付与された米国特許第５，４３４，１０２号および１９９５年１１月２１日にＹｏｓｈｉｍｏｒｉらに付与された米国特許第５，４６８，６８４号は、これらの材料を実際の集積回路に集積させるプロセスを開示している。
【００２６】
層状超格子材料は、一般に、以下の化学式でまとめられ得る。
【００２７】
【数１】
0004017397.tif 000002
ここでＡ１，Ａ２．．．Ａｊは、ペロブスカイト型構造におけるＡサイト元素を表す。Ａサイト元素は、ストロンチウム、カルシウム、バリウム、ビスマス、鉛等の元素であり得る。Ｓ１，Ｓ２．．．Ｓｋは超格子ジェネレータ元素を表し、この超格子ジェネレータ元素は、通常ビスマスであるが、＋３の価数を有するイットリウム、スカンジウム、ランタン、アンチモン、クロム、タリウム等の材料もまた可能である。Ｂ１，Ｂ２．．．Ｂｌは、ペロブスカイト型構造のＢサイト元素を表し、このＢサイト元素は、チタン、タンタル、ハフニウム、タングステン、ニオブ、ジルコニウム等の元素であり得る。Ｑはアニオンを表し、一般に酸素であるが、フッ素、塩素のような他の元素、ならびに酸フッ化物、酸塩化物等のこれらの元素の混成体もまた可能である。式（１）の上付き文字は、各元素の価数を示す。例えば、Ｑは酸素である場合、ｑは２である。下付き文字は、化合物１モル中の材料のモル数、または単位格子に関して言えば、単位格子中のその元素の平均の原子数を示す。下付き文字は、整数または小数であり得る。つまり、式（１）は、単位格子が材料全体にわたって一様に変化し得る場合を含む。例えば、ＳｒＢｉ２（Ｔａ０．７５Ｎｂ０．２５）２Ｏ９の場合、Ｂサイトの７５％がストロンチウム原子で占められ、Ｂサイトの２５％がバリウム原子で占められる。化合物中に１つのＡサイト元素しか存在しない場合、Ａサイトは「Ａ１」元素で表され、ｗ２．．．ｗｊすべてゼロに等しくなる。化合物中に１つのＢサイト元素しか存在しない場合、Ｂサイトは「Ｂ１」元素で表され、ｙ２．．．ｙｌはすべてゼロに等しくなる。超格子ジェネレータ元素の場合も同様である。通常の場合、１つのＡサイト元素、１つの超格子ジェネレータ元素、そして１つまたは２つのＢサイト元素が存在するが、本発明がそれらのサイトおよび超格子ジェネレータのいずれもが複数の元素を有することができる場合を含むように意図されているため、式（１）はより一般的な形式で書かれている。ｚの値は、以下の等式から見出される。
【００２８】
【数２】
0004017397.tif 000003
式（１）は、上記で引用した１９９６年５月２１日に発行された米国特許第５，５１９，２３４号に記載の３つすべてのスモレンスキータイプの化合物を含む。層状超格子材料は、式（１）に合うことが可能なすべての材料を含むわけではないが、自身を異なる交互層を有する結晶構造に自発的に形成する材料をのみを含む。好ましくは、層状超格子材料は多結晶である。
【００２９】
１９９８年９月８日にＡｚｕｍａらに付与された米国特許第５，８０３，９６１号は、ストロンチウムビスマスタンタルニオベートのような混合層状超格子材料が、強誘電体応用においてさらに改良された特性を有し得ることを開示している。混合層状超格子材料は、Ａサイト元素およびＢサイト元素の非化学量論量によって特徴付けられる。例えば、本発明に従って用いられる好適な前駆体は、化学量論的に非平衡な化学式Ｓｒ０．８３３Ｂｉ２Ｔａ１．６６７Ｎｂ０．１６７Ｏ８．４１６に相当する相対モル比の金属を有する金属有機前駆体化合物を含む。
【００３０】
用語「基板」は、上に集積回路が形成される下地ウェハ１０２、および、上にＢＰＳＧ層１１６のような薄膜層が堆積される任意の物体を意味し得る。本開示内容において、「基板」は対象となる層が付与される物体を意味し、例えば、本出願人らが１２２のような下部電極について述べている場合には、基板は電極１２２が形成される層１２１および１１６を含む。
【００３１】
用語「薄膜」は、集積回路の分野で用いられる場合と同様に本明細書中でも用いられる。概して、薄膜とは、１ミクロン未満の厚さの膜を意味する。本明細書中で開示される薄膜は、典型的には５００ｎｍ未満の厚さである。好ましくは、層状超格子材料薄膜は、５０ｎｍ〜２５０ｎｍの厚さである。集積回路技術によるこれらの薄膜を、全く異なるプロセスによって形成される巨視的なキャパシタ技術の層状キャパシタと混同すべきではない。この巨視的なキャパシタ技術は、集積回路技術と一致しない。
【００３２】
本明細書中の用語「化学量論的」は、層状超格子材料のような材料の固体膜、またはある材料を形成するための前駆体の両方に適用され得る。固体膜に適用される場合には、最終的な固体薄膜の各元素の実際の相対量を示す式を指す。前駆体に適用する場合には、前駆体中の金属のモル比を指す。「平衡」化学量論式は、結晶格子のすべてのサイトが占有された状態の材料の完全な結晶構造を形成するために、各元素がちょうど十分なだけある式であるが、実際には、室温では結晶中には必ずいくつかの欠陥が存在する。例えば、ＳｒＢｉ２（ＴａＮｂ）Ｏ９およびＳｒＢｉ２（Ｔａ１．５Ｎｂ０．５）Ｏ９は、平衡化学量論式である。これとは逆に、ストロンチウム、ビスマス、タンタル、ニオブのモル比が、それぞれ０．９、２．１８、１．５、および０．５であるストロンチウムビスマスタンタルニオベートの前駆体は、本明細書中において非平衡「化学量論」式Ｓｒ０．９Ｂｉ２．１８（Ｔａ１．５Ｎｂ０．５）Ｏ９によって表される。これは、Ｂサイト元素のタンタルおよびニオブに対して、ビスマスを過剰に含み、かつ、ストロンチウムが欠損しているからである。
【００３３】
（２．好適な方法の説明）
一般に、金属酸化物材料の所望の形状および所望の結晶状態を得るためには、昇温時に酸素中で層状超格子材料を加熱またはアニーリングする何らかの形式が必須である。本発明の実施形態の重要な特徴は、アニーリング工程が、昇温時の合計アニーリング時間の大部分を不活性ガス中で行われるということである。本明細書中で詳述される実施形態では、不活性ガス中でアニーリング工程を行い、その後、酸素を含むガス中でアニーリング工程を行う。しかしながら、本発明はまた、酸素を含むガス中でアニーリング工程を行い、その後、不活性ガス中でアニーリング工程を行う実施形態を含む。本明細書中で用いられる用語「昇温」とは、一般的に、３００℃を超える温度を指す。用語「ガス」は、広義では、純粋なガスまたは数種のガスの混合物のいずれかとして用いられる。用語「酸素を含む」とは、存在する酸素の相対量が１モルパーセント以上であることを意味する。
【００３４】
本明細書中で用いられる用語「前駆体」は、中間前駆体または最終前駆体を形成するために他の前駆体と混合される１つの金属有機溶質を含む溶液を意味し得るか、または、最終液体前駆体溶液（つまり、製造時に特定の表面に付与されるべき溶液）を意味し得る。基板に付与される前駆体は、通常、「最終前駆体」、「前駆体混合物」、または、単に「前駆体」と呼ばれる。いずれの場合も、意味するものは、文脈から明らかである。前駆体の組成は、２つの方法で記載され得る。実施に溶解した金属有機前駆体化合物（溶質）、溶媒および濃度が特定され得るか、または、簡略化を目的として、前駆体を用いて形成されるべき最終酸化物化合物の組成を表す化学量論式が特定され得る。
【００３５】
本発明に従って用いられる金属有機液体前駆体は、確実に製造され得る。それら前駆体の組成は、必要に応じて、容易に制御され、変更され得る。それら前駆体は、長期間（最大６ヶ月）、安全に保存され得る。それら前駆体は、従来の前駆体に比べて、比較的無毒であり、不揮発性である。本発明に従って形成される金属酸化物薄膜層は、平滑で連続した均一な表面を有し、５ｎｍ〜５００ｎｍの範囲の厚さを有するように確実に製造され得る。このように製造されることにより、重要な構造的特性および電気的特性が維持される。
【００３６】
層状超格子材料薄膜を製造する前駆体溶液の個々の前駆体化合物は、金属β−ジケトネート、金属ポリアルコキシド、金属ジピバロイルメタネート、金属シクロペンタジエニル、金属アルコキシカルボキシレート、金属カルボキシレート、金属アルコキシド、金属エチルヘキサノエート、オクタノエートおよびネオデカノエートからなる群から選択され得る。好ましくは、金属前駆体化合物は、液体ソースミスト化学堆積（「ＬＳＭＣＤ」）法で使用するに極めて適した金属２−エチルヘキサノエートを含む。個々の有機金属堆積（「ＭＯＤ」）前駆体化合物は、例えば、所望の化合物の各金属（例えば、ストロンチウム、ビスマス、タンタルまたはニオブ）、または、金属アルコキシドをカルボン酸またはカルボン酸およびアルコールと反応させ、溶媒中に反応性生物を溶解させることによって形成される。２−エチルヘキサン酸、オクタン酸およびネオデカン酸、（好ましくは２−エチルヘキサン酸）を含むカルボン酸が用いられ得る。２−メトキシエタノール、１−ブタノール、１−ペンタノールおよび２−ペンタノールを含むアルコールが用いられ得る。キシレン、ｎ−オクタン、−ブチルアセテート、ｎ−ジメチルホルムアミド、２−メトキシエチルアセテート、メチルイソブチルケトン、およびメチルイソアミルケトン等を含む溶媒が用いられ得る。金属と、金属アルコキシドと、酸と、アルコールとが反応し、金属アルコカルボキシレート、金属−カルボキシレート、および／または、金属−アルコキシドの混合物を形成する。この混合物は、必要に応じて加熱および攪拌され、金属−酸素−金属結合を形成し、反応によって生成される低沸点有機物をすべて沸騰させて除去する。初期ＭＯＤ前駆体は、通常、使用する前にバッチ単位で作製されるか、または、購入される。最終前駆体混合物は、通常、基板に付与する直前に調製される。最終調製工程は、典型的には、混合、溶媒交換、および、希釈を含む。液体堆積法（例えば、ＬＳＭＣＤ）を用いた場合、金属２−エチルヘキサノエートが好適な前駆体化合物である。これは、エチルヘキサノエートが溶液中で安定であり、長期間保存可能であり、平滑な液体膜を形成し、基板上で滑らかに分解する。エトキシヘキサノエートおよび他の金属有機前駆体化合物は、キシレンまたはｎ−オクタンに溶解させた場合には、数ヶ月間保存可能である。
【００３７】
「加熱」、「乾燥」、「ベーキング」、「高速熱処理」（「ＲＴＰ」）、「アニーリング」等の用語は、熱を付与することを含む。明瞭にするために、これら種々の用語は、特定の技術および方法工程を互いに区別するために用いられる。それにもかかわらず、同様の技術を用いて異なる名前を付けられたプロセス工程を達成することができることは明らかである。例えば、乾燥、ベーキングおよびアニーリングは、典型的には、同じ装置を用いて達成され得、唯一の違いは、それらの機能、および製造手順の位置または用いられる特定の温度である。その結果、加熱工程としてアニーリング工程またはベーキング工程として乾燥工程を指定することができる。従って、混乱を避けるために、一般的な用語「加熱」もまた、製造工程を説明するために用いられ得る。特に用語「加熱」は、本発明を記載する特許請求の範囲で用いられ得る。さらに、本明細書中で用いられる用語とは異なる用語のプロセスを指していたとしても、当業者であれば、本明細書中に開示される加熱を用いて所望とされるプロセス結果を達成し得ることを理解する。
【００３８】
図２の図は、図１に示される強誘電体メモリを作製するために、本発明による方法２１０の製造工程のフローチャートである。工程２１２では、半導体基板が提供されて、工程２１４でその基板上にスイッチが形成される。スイッチは典型的にはＭＯＳＦＥＴである。工程２１６において、従来技術を用いて絶縁層を形成して、形成されるべき強誘電体素子とスイッチ素子とを分離する。従来プロセスを用いて、絶縁層をパターニングしてバイアを形成する。バイアは、導電性プラグで埋められ、スイッチをメモリキャパシタおよび集積回路の他の部分と電気的に接続する。工程２１８において、拡散バリアが絶縁層上に堆積され、パターニングされる。好ましくは、拡散バリアは、窒化チタンを含み、約１０ｎｍ〜２０ｎｍの厚さを有する。好ましくは、拡散バリアは、窒化チタンターゲットを用いた従来のスパッタリング法によって堆積されるが、窒素を含むスパッタガスとともにチタンターゲットを用いてもよい。工程２２０において、下部電極が形成される。好ましくは、電極はプラチナから作製され、スパッタリング堆積して約２００ｎｍの厚さを有する層を形成する。工程２２２において、所望の強誘電体薄膜を形成する層状超格子材料の化学駆体が調製される。通常、前駆体溶液は、化学前駆体化合物を含む市販の溶液から調製される。しかしながら、本発明の好適な実施形態は、式Ｓｒ０．９Ｂｉ２．１８Ｔａ２Ｏ９にほぼ相当する元素ストロンチウム、ビスマスおよびタンタルの相対モル比を含む液体前駆体溶液を用いる。従って、必要に応じて、工程２２２において、市販の溶液に供給される種々の前駆体の濃度を調製して、特定の製造条件または動作条件に適応させる。本発明によれば、工程２２４において、前駆体溶液の液体コーティングが基板に付与される。工程２２４において、層状超格子材料の強誘電体薄膜を形成する前駆体が、下部電極に付与される。本発明によれば、前駆体は、米国特許第５，４５６，９４５号に記載されるミスト化堆積法またはスピンコーティング法のような液体堆積技術を用いて、付与され得る。以下の実施例では、基板は、１１００ｒｐｍ〜１８００ｒｐｍで３０〜４０秒間回転される。乾燥工程２２６において、液体前駆体のコーティングを有する基板が、３２０℃以下の温度でベーキングされ、乾燥される。好ましくは、乾燥工程は、ホットプレート上で実質的に純Ｏ２ガス中、または、少なくとも酸素を含むガス中で、１５分以内の時間行われる。
【００３９】
その後、工程２２８において、基板上の乾燥した前駆体コーティングには、高速熱処理（「ＲＴＰ」）が施される。ＲＴＰは、３００℃〜６００℃の範囲の温度で、５秒〜１５分間の範囲の時間行われる。好ましくは、ＲＴＰは、１００℃／秒のランプ加熱速度で４５０℃、５分間行われる。ハロゲンランプ、赤外線ランプまたは紫外線ランプからの放射は、ＲＴＰ工程の熱源を提供する。以下の実施例では、ハロゲン光源を使用したＡＧ  Ａｓｓｏｃｉａｔｅｓ  Ｍｏｄｅｌ  ４１０  Ｈｅａｔ  Ｐｕｌｓｅｒを用いた。好ましくは、ＲＴＰは、酸素を含むガス中で行われ、最も好ましくは、実質的に純Ｏ２ガス中で行われる。ＲＴＰプロセス時に、残差有機物をすべて使いきり、蒸発する。同時に、ＲＴＰの高速温度上昇によって核生成が促進される。つまり、前駆体コーティングのベーキングおよびＲＴＰによって生成された固体薄膜中に層状超格子材料の結晶粒が多数生成する。これらの結晶粒は、さらなる結晶化が生じ得る核として機能する。ＲＴＰプロセス中に酸素が存在することによってこれらの結晶粒の形成が促進される。
【００４０】
第１のアニーリング工程２３０において、工程２２４〜２２８から得られる乾燥した固体膜を有する基板を、６００℃〜８００℃の範囲の温度で、不活性ガス中でアニーリングする。続いて、第２のアニーリング工程２３２を行う。第２のアニーリング工程２３２では、固体膜を有する基板が、６００℃〜８００℃の範囲の温度で、酸素を含むガス中でアニーリングされる。不活性ガス中の工程２３０のアニーリング時間は、例えば１００時間と比較的長くあり得る。好ましくは、工程２３２の酸素中でのアニーリング時間は、６０分以下である。工程２３２の酸素アニーリング工程は、空気中、空気よりも酸素含有量の多い酸素リッチガス中、または、「酸素欠損」ガス中で行われ得る。酸素欠損ガス中では、酸素の相対量は、空気中の酸素の相対量と比較して少ない。典型的には、工程２３２はＯ２ガス中で行われる。
【００４１】
前駆体をスピンオンコーティング法を用いて付与する場合、工程２２４〜２３２のシーケンスが複数回行われ得る（このことは、図２の点線プロセスフロー線２３３によって示される）。これにより、強誘電体薄膜の所望の品質および厚さを達成する。スピンオンコーティング法に依存するが、工程２２４〜２３２の１シーケンスを行った後の薄膜の厚さは、４０ｎｍ〜１００ｎｍの範囲である。好ましくは、工程２２４〜２３２の２シーケンス（各シーケンスによって、４０ｎｍ〜１００ｎｍの厚さの層が形成される）を用いて、８０ｎｍ〜２００ｎｍの合計厚さを有する強誘電体薄膜を形成する。しかしながら、プロセスの経済的理由から、工程２２４〜２３２の１シーケンスを用いて８０ｎｍ〜２００ｎｍ厚の薄膜を形成することが望ましくあり得るか、または、ＲＴＰまたはアニーリング工程を行う前に、点線プロセスフロー線２２７で示されるスピンオンコーティング２２４および乾燥２２６のシーケンスを繰り返され得る。別の実施形態では、アニーリング工程２３０、２３２を行う前に、点線プロセスフロー線２２９で示されるスピンコーティング２２４、乾燥２２６およびＲＴＰ予備アニール２２８のシーケンスを行ってもよいし、回路密度を高くするために、例えば、工程２２４〜２３２の１シーケンスを用いて、４０ｎｍ〜１００ｎｍの範囲の厚さを有する薄膜を形成することが好ましくあり得る。平坦ではない電極に対して良好なステップカバレッジを有する薄膜が必要とされる場合（特に、高密度強誘電体メモリに対して）には、ミスト化堆積法またはＣＶＤ法を使用することが好ましい。
【００４２】
工程２２４〜２３２の後、工程２３４において上部電極を形成する。好ましくは、電極は、プラチナ単層のＲＦスパッタリングによって形成されるが、ＤＣスパッタリング、イオンビームスパッタリング、真空堆積、または、他の適切な従来技術による堆積プロセスによって形成され得る。電子デバイス設計に所望される際には、金属堆積の前に、従来技術のフォトリソグラフィーおよびエッチングを用いて強誘電体層状超格子材料をパターニングし得、その後、堆積後の第２のプロセスで上部電極をパターニングする。以下の実施例では、上部電極および層状超格子材料は、従来技術のフォトリソグラフィー法およびイオンビームミリングを用いてまとめてパターニングされる。
【００４３】
工程２３６では、ポストアニーリングが行われる。ポストアニーリングは、好ましくは、工程２３０〜２３２のアニーリング温度を超えない６００℃〜８００℃の範囲の温度で行われる。好ましくは、ポストアニーリング工程２３６は、３０分以下の時間行われる。ポストアニーリング工程２３６は、実質的に純Ｏ２ガス中、または、実質的に純Ｎ２ガス中または他の不活性ガス中、あるいは、空気等の２種類のガスの混合気中で行われ得る。堆積したままの、上部電極と層状超格子材料薄膜との接着性は、通常弱い。接着性は、ポストアニーリングによって改善する。ポストアニールは、好ましくは、６００℃〜８００℃以下のアニール温度の範囲の温度で、電気炉内で行われる。５００以下のポストアニールは、電極の接着性を改善せず、得られるキャパシタデバイスは、極めてリーキーであり、最悪の場合には短絡する傾向にある。
【００４４】
ポストアニールによって、上部電極、および、電極と強誘電体薄膜との間の界面の内部応力が解放される。同時に、ポストアニーリング工程２３６は、上部電極のスパッタリングから得られる層状超格子材料中の微細構造を再構成し、その結果、材料の特性を改善する。上記効果は、ポストアニールが、以下の工程２３８に関して述べられるパターニング工程の前に行われても、後で行われても同じである。多くの電気特性に対して、ヘリウム、アルゴンおよび窒素等の不活性ガスを用いた場合も、酸素を用いた場合とほぼ同じ結果が得られるので、昇温時に、集積回路を酸素にさらす時間を減らすことになる。
【００４５】
工程２３８において一般的に回路が完成する。工程２３８は多くの副工程、例えば、ＩＬＤの堆積、パターニングおよびミリング、ならびに配線層の堆積を含み得る。
【００４６】
図３は、例示的なウェハ３００の上面図であり、このウェハ３００上に、本発明に従って半導体ウェハ基板上に製造された薄膜キャパシタ３９６、３９８および４００を拡大して示す。図４は、線４−４で切り取った図３の断面の一部であり、本発明に従って製造された薄膜キャパシタデバイスを示す。二酸化シリコン層４０４は、シリコン結晶基板４０２上に形成される。チタン層が層４０４上にスパッタリングされ、次に、チタンは酸化されて、酸化チタン層４１６を形成する。次いで、プラチナから作製される下部電極４２０が層４０４上にスパッタリング堆積される。層４２２は強誘電体薄膜であり、層４２４は、プラチナから作製された上部電極を表す。
【００４７】
以下の実施例では、本発明に従って作製されたストロンチウムビスマスタンタルニオベートの強誘電体の分極を、ある電圧範囲のヒステリシス曲線を測定することによって調べた。
【００４８】
（実施例１）
層状超格子材料を含む強誘電体薄膜キャパシタは、本発明に従って、７００℃Ｏ２中でアニーリングする前に、７００℃Ｎ２中でアニーリングすることによって製造された。また、キャパシタは、従来の酸素のみでのアニーリング技術を用いて製造された。キャパシタの残留分極を測定および比較し、アニーリング時間およびアニーリングガスの分極に及ぼす影響を調べた。
【００４９】
キャパシタは、化学量論式Ｓｒ０．８３３Ｂｉ２Ｔａ１．６６７Ｎｂ０．１６７Ｏ８．４１６に相当する相対モル比を有する金属部分を含む最終液体前駆体を用いて製造された。最終前駆体溶液に溶解した金属有機前駆体化合物は、金属２−エチルヘキサノエートであった。ｎ−オクタン中の金属２−エチルヘキサノエートの０．２モル溶液を、使用直前に、ｎ−ブチルアセテートで０．１モル濃度まで希釈した。キャパシタは、スピンオン技術を用いて２回液体コーティングを付与することによって形成された。
【００５０】
一連のｐ−型１００Ｓｉウェハ基板４０２を酸化して、二酸化シリコン層４０４を形成した。実質的にチタンからなる厚さ約５０ｎｍの接着層をその基板上に堆積した。続く高温処理中の酸化によって酸化物チタン層４１６が得られた。３００ｎｍの厚さを有するプラチナ下部電極４２０を酸化チタン層４１６上にスパッタリング堆積した。次に、低真空中、１８０℃で、３０分間ウェハを脱水した。各ウェハ上の下部電極４２０上に、ストロンチウムビスマスタンタルニオベート（「ＳＢＴＮ」）前駆体の０．１モル溶液のスピンコートを、１１００ｒｐｍで４０秒間堆積した。第１のコーティングを、空気中、１６０℃のホットプレート上で１分間ベーキングし、その後、２６０℃で４分間ベーキングすることによって脱水した。その後、ウェハの第１の層アニールを７００℃で行った。ウェハ１を１０分間Ｏ２ガス中で７００℃の炉中でアニーリングした。ウェハ２を２０分間Ｏ２ガス中でアニーリングした。ウェハ３を１０分間Ｎ２ガス中でアニーリングし、その後、１０分間Ｏ２ガス中でアニーリングした。
【００５１】
第２のスピンオンコーティングをウェハ１〜３に付与し、上述のようにして乾燥した。その後、７００℃の第２の層アニールを行った。ウェハ１は、６０分間Ｏ２ガス中で７００℃の炉中でアニーリングされた。ウェハ２を１２０分Ｏ２ガス中でアニーリングした。ウェハ３を６０分間Ｎ２ガス中でアニーリングし、その後、６０分間Ｏ２ガス中でアニーリングした。
【００５２】
上記工程によって、約２０５ｎｍの厚さを有する強誘電体薄膜４２２を形成した。約２００ｎｍの厚さの上部電極層４２４を作製するためにプラチナをスパッタリング堆積した。プラチナおよびストロンチウムビスマスタンタルニオベート層をミリングして、キャパシタを形成し、その後アッシングを行い、Ｏ２ガス中、７００℃で３０分間ポストアニーリングした。キャパシタの表面積は、６９４０μｍ２であった。３つのウェハすべてに製造されたキャパシタには、３０分間のポストアニールを施した。
【００５３】
従って、ウェハ１に製造されたキャパシタ中の強誘電体層状超格子材料薄膜は、Ｏ２中で１０分間の第１の層アニールおよびＯ２中で６０分間の第２の層アニールの履歴（「１×Ｏ２」）を有した。ウェハ２に製造されたキャパシタ中の強誘電体薄膜は、Ｏ２中で２０分間の第１の層アニールおよびＯ２中で１２０分間の第２の層アニールの履歴（「２×Ｏ２」）を有した。ウェハ３に製造されたキャパシタ中の強誘電体薄膜は、Ｎ２中で１０分間とＯ２中で１０分間との第１の層アニール、および、Ｎ２中で６０分間とＯ２中で６０分間との第２の層アニールの履歴（「Ｎ２＋Ｏ２」）を有した。
【００５４】
ウェハ１〜３から得られる例示的なキャパシタの残留分極をキャパシタのヒステリシス曲線から算出した。１〜１０ボルトの範囲の種々の印加電圧で、ヒステリシス曲線を測定した。図５は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。ウェハ１、２および３の例示的なキャパシタのデータには、それぞれ、「１×Ｏ２」、「２×Ｏ２」および「Ｎ２＋Ｏ２」とラベルが付けられている。従来技術から予想されるように、データは、２×Ｏ２キャパシタの残留分極が１×Ｏ２キャパシタの残留分極よりも大きいことを示した。これは、２×Ｏ２キャパシタでは、７００℃の昇温時にＯ２ガスにさらす時間が、１×Ｏ２キャパシタの２倍長いためであると予想された。予想したなかったこととして、Ｎ２＋Ｏ２キャパシタの残留分極は、実質的に２×Ｏ２キャパシタと同じであった。Ｎ２＋Ｏ２キャパシタおよび２×Ｏ２キャパシタの両方の５ボルト印加時のグラフから得られる残留分極は、約１２μＣ／ｃｍ２であり、一方、１×Ｏ２キャパシタの相当する値は、約１１μＣ／ｃｍ２である。従って、本発明によれば、残留分極は、アニーリング時間が増えるにつれて増加し、アニールの一部を不活性ガス中で行うことによって、昇温時に反応性酸素にさらすのを減らす。
【００５５】
同じ前駆体および方法を用いて、他のウェハ上に薄膜キャパシタを作製した。異なる点は、ポストアニーリング工程を行った点のみである。Ｏ２ガス中、３０分間７００℃でのポストアニーリングに対して、他のウェハには、Ｎ２ガス中で３０分間、または、Ｏ２ガス中で６０分間、あるいは、Ｎ２ガス中で３０分間、その後Ｏ２ガス中で３０分間のポストアニーリングを施した。残留分極の測定値およびプロット値は、図５に示される値と実質的に同じであった。
【００５６】
（実施例２）
アニーリング前にそれぞれ乾燥した前駆体コーティングの前処理の影響を調べた。
【００５７】
混合層状超格子材料薄膜を含むキャパシタを実施例１と同じ前駆体を用いてウェハ上に製造した。前駆体コーティングの堆積および処理は、実施例１のウェハ１〜３に用いられる堆積および処理と同じであった。しかしながら、選択されたウェハにおいて、それぞれ乾燥した前駆体コーティングには、７００℃のアニーリングの前に、４５０℃の低温前処理を施した。強誘電体薄膜の測定された厚さは、２０４ｎｍ〜２１１ｎｍの範囲であった。
【００５８】
第１に、ウェハ４、５および６上にキャパシタを実施例１のウェハ１〜３と実質的に同様に製造した。ウェハ４〜６から得られる例示的なキャパシタの残留分極を測定されたヒステリシス曲線から算出した。ウェハ４、５および６の例示的なキャパシタに相当するデータには、それぞれ、「１×Ｏ２」、「２×Ｏ２」および「Ｎ２＋Ｏ２」とラベルが付けられている。図６は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。図６の曲線は、図５の曲線と同様であるが、２Ｐｒの絶対値がわずかながら小さい。図６から、層状超格子材料薄膜をＮ２ガス中でアニーリングし、その後Ｏ２ガス中でアニーリングする方法の結果、その層状超格子材料の残留分極値は、同じ時間だけ酸素中でのみアニーリングした層状超格子材料の残留分極以上であることが分かる。
【００５９】
第２に、ウェハ７および８上にキャパシタをウェハ６上と同様にして製造した。但し、それぞれ乾燥した前駆体コーティングには、アニーリングされる前に４５０℃の低温前処理を施した。前処理は、Ｏ２中で４５０℃の炉予備アニールまたはＯ２中で４５０℃のＲＴＰ予備アニールのいずれかを含む。ウェハ７上の第１の前駆体コーティングに、Ｏ２中で４５０℃、１０分間の炉予備アニールを用いて前処理し、その後、７００℃で、Ｎ２中で１０分間とＯ２中で１０分間との第１の層アニールを施した。第２の前駆体コーティングを乾燥した後、第２の前処理をＯ２中で４５０℃１０分間の炉予備アニールによって行った。その後、７００℃で、Ｎ２中で６０分間とＯ２中で６０分間との第２の層アニールを施した。ウェハ８の第１の前駆体コーティングを、Ｏ２中で４５０℃５分間のＲＴＰ予備アニールを用いて前処理した。その後、７００℃で、Ｎ２中で１０分間とＯ２中で１０分間との第１の層アニールを施した。第２の前駆体コーティングを乾燥させた後、第２のＲＴＰ予備アニールをＯ２中で４５０℃５分間行った。その後、７００℃で、Ｎ２中で６０分間とＯ２中で６０分間との第２の層アニールを行った。
【００６０】
ウェハ６〜８から得られる例示的なキャパシタの残留分極を測定されたヒステリシス曲線から算出した。図７は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。ウェハ６、７および８の例示的なキャパシタに相当するデータには、それぞれ、「前処理なし」、「４５０℃炉Ｏ２」および「４５０℃ＲＴＰＯ２」とラベルが付けられている。前処理なしの例示的なキャパシタでは、５ボルト印加時の２Ｐｒ値は、炉予備アニールのキャパシタの２Ｐｒ値と同じく約１１μＣ／ｃｍ２であった。逆に、ＲＴＰ前処理をした例示的なキャパシタでは、５ボルト印加時の２Ｐｒ値は約１４．２μＣ／ｃｍ２であった。図７のデータは、本発明によるＮ２または他の不活性ガス中でのアニーリングの明白な効果が、Ｏ２中で低温（例えば、４５０℃）のＲＴＰ予備アニールによって促進されることを示す。逆に、炉予備アニールによる前処理は、前処理なしと比較して残留分極が増加しなかった。
【００６１】
（実施例３）
実施例１および２の技術と同様の技術を用いて、強誘電体薄膜キャパシタを製造した。但し、第１の層アニール工程および第２の層アニール工程は、７５０℃で行った。
【００６２】
第１のウェハ群は、上述の実施例１と同様にして調製され処理された。第１の前駆体コーティングを乾燥させた後、ウェハの第１の層アニールを７５０℃で行った。Ｏ２ガス中、１０分間７５０℃でウェハ９を炉アニーリングした。ウェハ１０をＯ２ガス中２０分間アニーリングした。ウェハ１１を、Ｎ２ガス中１０分間、その後Ｏ２ガス中１０分間アニーリングした。
【００６３】
上述のように、第２のスピンオンコーティングをウェハ９〜１１に付与し、ベーキングによって乾燥させた。その後、７５０℃で第２の層アニールを行った。ウェハ９をＯ２ガス中、６０分間７５０℃で炉アニーリングした。ウェハ１０をＯ２ガス中１２０分間アニーリングした。ウェハ１１を、Ｎ２ガス中６０分間、その後Ｏ２ガス中６０分間アニーリングした。
【００６４】
上記工程によって、約１９５ｎｍ〜１９８ｎｍの厚さの強誘電体薄膜４２２が形成された。実施例１と同様に、プラチナ上部電極層を堆積し、プラチナとストロンチウムビスマスタンタルニオベート層とをミリングし、キャパシタを形成した。その後、アッシングを行って、Ｏ２ガス中、３０分間７５０℃でポストアニールをした。
【００６５】
従って、ウェハ９上に製造されたキャパシタ中の強誘電体層状超格子材料薄膜は、Ｏ２中で１０分間の第１の層アニールおよびＯ２中で６０分間の第２の層アニールの履歴（「１×Ｏ２」）を有した。ウェハ１０に製造されたキャパシタ中の強誘電体薄膜は、Ｏ２中で２０分間の第１の層アニールおよびＯ２中で１２０分間の第２の層アニールの履歴（「２×Ｏ２」）を有した。ウェハ１１に製造されたキャパシタ中の強誘電体薄膜は、Ｎ２中で１０分間とＯ２中で１０分間との第１の層アニール、および、Ｎ２中で６０分間とＯ２中で６０分間との第２の層アニールの履歴（「Ｎ２＋Ｏ２」）を有した。
【００６６】
ウェハ９〜１１から得られる例示的なキャパシタの残留分極をキャパシタのヒステリシス曲線から算出した。１〜１０ボルトの範囲の種々の印加電圧で、ヒステリシス曲線を測定した。図８は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。ウェハ９、１０および１１の例示的なキャパシタのデータには、それぞれ、「１×Ｏ２」、「２×Ｏ２」および「Ｎ２＋Ｏ２」とラベルが付けられている。図８のデータは、２×Ｏ２キャパシタの残留分極が１×Ｏ２キャパシタの残留分極よりも大きく、Ｎ２＋Ｏ２キャパシタの残留分極はさらに２×Ｏ２キャパシタの残留分極よりも大きいことを示す。Ｎ２＋Ｏ２曲線の５ボルト印加時のグラフから得られる残留分極は、約１９μＣ／ｃｍ２であり、２×Ｏ２曲線は約１８．５μＣ／ｃｍ２であり、一方、１×Ｏ２キャパシタの相当する値は、約１７．５μＣ／ｃｍ２である。従って、本発明によれば、残留分極は、アニーリング時間が増えるにつれて増加するが、アニールの一部を不活性ガス中で行うことによって、昇温時の活性酸素にさらすのをできるだけ少なくする。従来技術から予想されない、本発明の方法の有効な結果は、Ｎ２＋Ｏ２キャパシタの分極が２×Ｏ２キャパシタの分極よりも大きかったということである。
【００６７】
同じ前駆体および方法を用いて、他のウェハ上に薄膜キャパシタを作製した。異なる点は、ポストアニーリング工程を行った点のみである。Ｏ２ガス中、３０分間７５０℃でのポストアニーリングに対して、他のウェハには、Ｎ２ガス中で３０分間、または、Ｏ２ガス中で６０分間、あるいは、Ｎ２ガス中で３０分間、その後Ｏ２ガス中で３０分間のポストアニーリングを施した。残留分極の測定値およびプロット値は、図８に示される値と実質的に同じであった。
【００６８】
ウェハ１２、１３および１４上のキャパシタをウェハ９〜１１と実質的に同様に製造した。ウェハ１２〜１４から得られる例示的なキャパシタの残留分極を測定されたヒステリシス曲線から算出した。ウェハ１２、１３および１４の例示的なキャパシタに相当するデータには、それぞれ、「１×Ｏ２」、「２×Ｏ２」および「Ｎ２＋Ｏ２」とラベルが付けられている。図９は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。図９の曲線は、図８の曲線と同様であるが、２Ｐｒの絶対値がわずかながら小さい。図９から、層状超格子材料薄膜をＮ２ガス中でアニーリングし、その後Ｏ２ガス中でアニーリングする本発明の方法の結果、その層状超格子材料の残留分極値は、同じ時間だけ酸素中でのみアニーリングした層状超格子材料の残留分極よりも大きいことが分かる。
【００６９】
ウェハ１４上のキャパシタと同様に、ウェハ１５、１６および１７上にキャパシタを製造した。但し、各乾燥された前駆体コーティングには、７５０℃のアニール前に４５０℃の低温前処理を施した。前処理は、空気中で４５０℃でのホットプレートベーク予備アニール、Ｏ２中で４５０℃の炉予備アニール、または、Ｏ２中で４５０℃のＲＴＰ予備アニールを含む。
【００７０】
ウェハ１５上の第１の前駆体コーティングを、空気中で４５０℃５分間のホットプレートベーク予備アニールを用いて前処理し、その後、Ｎ２中で１０分間とＯ２中で１０分間との第１の層アニールを施した。第２の前駆体コーティングを乾燥させた後、空気中、４５０℃５分間のホットプレートベーク予備アニールによって、第２の前処理が行われる。その後、Ｎ２中で６０分間およびＯ２中で６０分間、７５０℃で第２の層アニールが行われる。ウェハ１６上の第１の前駆体コーティングを、Ｏ２中で４５０℃１０分間の炉予備アニールを用いて前処理し、その後、Ｎ２中で１０分間およびＯ２中で１０分間、７５０℃の第１の層アニールを施した。第２の前駆体コーティングを乾燥させた後、Ｏ２中、４５０℃１０分間、炉予備アニールを行った。その後、Ｎ２中で６０分間およびＯ２中で６０分間、７５０℃で第２の層アニールが行われる。ウェハ１７上の第１の前駆体コーティングを、Ｏ２中で４５０℃５分間のＲＴＰ予備アニールを用いて前処理し、その後、Ｎ２中で１０分間およびＯ２中で１０分間、７５０℃の第１の層アニールを施した。第２の前駆体コーティングを乾燥させた後、Ｏ２中、４５０℃５分間、第２のＲＴＰ予備アニールを行った。その後、Ｎ２中で６０分間およびＯ２中で６０分間、７５０℃で第２の層アニールが行われる。プラチナ上部電極層を堆積し、プラチナとストロンチウムビスマスタンタルニオベート層をミリングして、キャパシタを形成した。その後、アッシングを行い、続いてＯ２ガス中７５０℃３０分間ポストアニールを行った。
【００７１】
ウェハ１５〜１７から得られる例示的なキャパシタの残留分極を測定されたヒステリシス曲線から算出した。図１０は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。ウェハ１４、１５、１６および１７の例示的なキャパシタに相当するデータには、それぞれ、「前処理なし」、「４５０℃ホットプレート空気」、「４５０℃炉Ｏ２」および「４５０℃ＲＴＰＯ２」とラベルが付けられている。前処理なしの例示的なキャパシタでは、５ボルト印加時の２Ｐｒ値は、約１７．７μＣ／ｃｍ２であった。逆に、ＲＴＰ前処理をした例示的なキャパシタでは、５ボルト印加時の２Ｐｒ値は約１９．０μＣ／ｃｍ２であった。炉予備アニールを行ったキャパシタの２Ｐｒ値は約１８．５μＣ／ｃｍ２であり、ホットプレート予備アニールを行ったキャパシタの２Ｐｒ値は約１８．０μＣ／ｃｍ２であった。図１０のデータは、本発明によるＮ２または他の不活性ガス中でのアニーリングの明白な効果が、Ｏ２中で低温（例えば、４５０℃）のＲＴＰ予備アニールによって促進されることを示す。アニーリング前の、テストされた他の技術による前処理によっても、分極は増大するが、その効果は本願に比べて小さい。
【００７２】
（実施例４）
本発明に従って窒素の代わりにアルゴン（「Ａｒ」）ガス中で７５０℃のアニールを行って、強誘電体薄膜キャパシタを製造した。
【００７３】
上述の実施例３と同様に（但し、前処理は行わない）、第１のウェハ群を調製し処理した。第１の前駆体コーティングを乾燥させた後、ウェハの第１の層アニールを７５０℃で行った。Ｏ２ガス中１０分間７５０℃で、ウェハ１８を炉アニーリングした。ウェハ１９をＯ２ガス中２０分間アニーリングした。ウェハ２０を、アルゴンガス中１０分間、その後Ｏ２ガス中１０分間アニーリングした。
【００７４】
上述のように、第２のスピンオンコーティングをウェハ１８〜２０に付与した。その後、７５０℃で第２の層アニールを行った。ウェハ１８をＯ２ガス中６０分間アニーリングした。ウェハ１９をＯ２ガス中１２０分間アニーリングした。ウェハ２０をアルゴンガス中６０分間アニーリングし、その後、Ｏ２ガス中６０分間アニーリングした。プラチナ上部電極層を堆積し、プラチナとストロンチウムビスマスタンタルニオベート層とをミリングし、キャパシタを形成した。その後、アッシングを行って、Ｏ２ガス中、３０分間７５０℃でポストアニールをした。
【００７５】
図１１は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。ウェハ１８、１９および２０の例示的なキャパシタのデータには、それぞれ、「１×Ｏ２」、「２×Ｏ２」および「Ａｒ＋Ｏ２」とラベルが付けられている。図１１の曲線は、図８および９の曲線と同様であり、同じ大きさの２Ｐｒ値を有する。図１１に示される結果から、層状超格子材料薄膜をＯ２ガス中でアニーリングする前に不活性ガス中でアニーリングする本発明の方法によって、その層状超格子材料の分極は、同じ時間を酸素中のみでアニーリングした層状超格子材料の分極よりも大きくなることが分かる。
【００７６】
（実施例５）
実施例１の技術と同様の技術を用いて強誘電体薄膜キャパシタを製造した。但し、第１の層アニール工程と第２の層アニール工程とを７２５℃で行った。
【００７７】
第１のウェハ群は、上述の実施例１と同様にして調製され処理された。第１の前駆体コーティングを乾燥させた後、ウェハの第１の層アニールを７２５℃で行った。ウェハ２１を、Ｏ２ガス中１０分間７２５℃で炉アニーリングした。ウェハ２２をＯ２ガス中２０分間アニーリングした。ウェハ２３を、Ｎ２ガス中１０分間、その後Ｏ２ガス中１０分間アニーリングした。
【００７８】
上述のように、第２のスピンオンコーティングをウェハ２１〜２３に付与した。その後、７２５℃で第２の層アニールを行った。ウェハ２１をＯ２ガス中６０分間７２５℃でアニーリングした。ウェハ２２をＯ２ガス中１２０分間アニーリングした。ウェハ２３をＮ２ガス中６０分間アニーリングし、その後、Ｏ２ガス中６０分間アニーリングした。
【００７９】
実施例１と同様に、プラチナ上部電極層を堆積し、プラチナとストロンチウムビスマスタンタルニオベート層とをミリングし、キャパシタを形成した。その後、アッシングを行って、Ｏ２ガス中、３０分間７２５℃でポストアニールをした。
【００８０】
ウェハ２１上に製造されたキャパシタ中の強誘電体層状超格子材料薄膜は、Ｏ２中で１０分間の第１の層アニールおよびＯ２中で６０分間の第２の層アニールの履歴（「１×Ｏ２」）を有した。ウェハ２２に製造されたキャパシタ中の強誘電体薄膜は、Ｏ２中で２０分間の第１の層アニールおよびＯ２中で１２０分間の第２の層アニールの履歴（「２×Ｏ２」）を有した。ウェハ２３に製造されたキャパシタ中の強誘電体薄膜は、Ｎ２中で１０分間とＯ２中で１０分間との第１の層アニール、および、Ｎ２中で６０分間とＯ２中で６０分間との第２の層アニールの履歴（「Ｎ２＋Ｏ２」）を有した。強誘電体薄膜４２２は、１９５ｎｍ〜１９８ｎｍの範囲の厚さを有した。キャパシタは、実施例１で上述したようにして形成された。
【００８１】
ウェハ２１〜２３から得られる例示的なキャパシタの残留分極をキャパシタのヒステリシス曲線から算出した。１〜１０ボルトの範囲の種々の印加電圧で、ヒステリシス曲線を測定した。図１２は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。ウェハ２１、２２および２３の例示的なキャパシタのデータには、それぞれ、「１×Ｏ２」、「２×Ｏ２」および「Ｎ２＋Ｏ２」とラベルが付けられている。Ｎ２＋Ｏ２曲線および２×Ｏ２曲線の５ボルト印加時のグラフから得られる残留分極は、約１５．５μＣ／ｃｍ２であり、一方、１×Ｏ２キャパシタの相当する値は、約１３．５μＣ／ｃｍ２である。図１２のデータは、２×Ｏ２キャパシタの分極が１×Ｏ２キャパシタの分極よりも大きく、Ｎ２＋Ｏ２キャパシタの残留分極が２×Ｏ２キャパシタの残留分極とほぼ同じである。
【００８２】
同じ前駆体および方法を用いて、他のウェハ上に薄膜キャパシタを作製した。異なる点は、ポストアニーリング工程を行った点のみである。Ｏ２ガス中、３０分間７２５℃でのポストアニーリングに対して、他のウェハには、Ｎ２ガス中で３０分間、または、Ｏ２ガス中で６０分間、あるいは、Ｎ２ガス中で３０分間、その後Ｏ２ガス中で３０分間のポストアニーリングを施した。残留分極の測定値およびプロット値は、図１２に示される値と実質的に同じであった。
【００８３】
（実施例６）
不活性ガス中でのアニーリングを行わず、７００℃の酸素中でのアニーリングによって一連の強誘電体薄膜キャパシタを製造した。但し、アニーリング工程には、酸素中でのアニーリングの前に、低温で前駆体コーティングを前処理する工程を包含する。
【００８４】
実施例２のウェハ４上のキャパシタと同様に、スピンオンコーティングを２回付与することによって、ウェハ２４および２５上にキャパシタを製造した。但し、各乾燥された前駆体コーティングには、７００℃のアニール前に４５０℃の低温前処理を施した。ウェハ４、２４および２５上の前駆体の第１のコーティングを、空気中１６０℃１分間、続いて、２６０℃４分間のホットプレートベーキングを行って、脱水した。ウェハ２４および２５の乾燥した前駆体コーティングに、アニーリングを行う前に、４５０℃の低温前処理を施した。ウェハ２４の前処理は、Ｏ２中４５０℃で１０分間の炉ベーク予備アニールを含む。ウェハ２５の前処理は、Ｏ２中４５０℃で５分間のＲＴＰ予備アニールを含む。
【００８５】
その後、ウェハの第１の層アニールを７００℃で行った。ウェハ４、２４および２５を、Ｏ２ガス中１０分間、７００℃の炉アニーリングした。
【００８６】
第２の前駆体コーティングをウェハに付与し、乾燥させた後、Ｏ２中１０分間４５０℃で炉予備アニールを用いて、ウェハ２４の第２の前処理を行った。Ｏ２中５分間４５０℃でＲＴＰ予備アニールを用いて、ウェハ２５の第２の前処理を行った。その後、ウェハ４、２４および２５の第２の層アニールをＯ２中６０分間７００℃で行った。キャパシタを形成した後、上述の実施例と同様に、Ｏ２中３０分間７００℃でポストアニールを行った。
【００８７】
従って、ウェハ４、２４および２５に製造されたキャパシタ内の強誘電体層状超格子材料薄膜は、Ｏ２中で１０分間の第１の層アニールおよびＯ２中で６０分間の第２の層アニールの履歴を有した。この履歴は、上述の「１×Ｏ２」と特定された履歴に相当する。
【００８８】
ウェハ４、２４および２５から得られる例示的なキャパシタの残留分極を測定されたヒステリシス曲線から算出した。図１３は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。ウェハ４、２４および２５の例示的なキャパシタに相当するデータには、それぞれ、「前処理なし」、「４５０℃炉Ｏ２」および「４５０℃ＲＴＰＯ２」とラベルが付けられている。前処理なしの例示的なキャパシタでは、５ボルト印加時の２Ｐｒ値は、炉予備アニールを行ったキャパシタの２Ｐｒ値と同様の、約９．８μＣ／ｃｍ２であった。逆に、ＲＴＰ前処理を行った例示的なキャパシタでは、５ボルト印加時の２Ｐｒ値は約１１．４μＣ／ｃｍ２であった。図１３のデータは、本発明の実施形態がＮ２ガスまたは他の不活性ガス中でのアニーリングを含まない場合であっても、アニーリングを行う前の前駆体コーティングの低温前処理の明白な効果があることを示す。
【００８９】
（実施例７）
不活性ガス中でのアニーリングを行わず、７５０℃の酸素中でのアニーリングによって一連の強誘電体薄膜キャパシタを製造した。但し、アニーリング工程には、酸素中でのアニーリングの前に、前駆体コーティングを前処理する工程を包含する。
【００９０】
実施例３のウェハ１２上のキャパシタと同様に、ウェハ２６、２７および２８上にキャパシタを製造した。但し、各乾燥された前駆体コーティングには、７５０℃のアニール前に４５０℃の低温前処理を施した。前処理は、空気中４５０℃のホットプレートベーク予備アニール、Ｏ２中４５０℃の炉予備アニール、または、Ｏ２中４５０℃のＲＴＰ予備アニールを含む。
【００９１】
ウェハ２６上の第１の前駆体のコーティングを、空気中４５０℃５分間のホットプレートベーク予備アニールを行って前処理し、その後、Ｏ２中で１０分間７５０℃の第１の層アニールを行った。第２の前駆体コーティングを乾燥させた後、空気中で５分間４５０℃のホットプレートベーク予備アニールによって第２の前処理を行った。その後、Ｏ２中で６０分間７５０℃の第２の層アニールを行った。ウェハ２７上の第１の前駆体コーティングに、Ｏ２中で４５０℃、１０分間の炉予備アニールを用いて前処理し、その後、Ｏ２中で１０分間７５０℃の第１の層アニールを施した。第２の前駆体コーティングを乾燥した後、第２の前処理をＯ２中で４５０℃１０分間の炉予備アニールによって行った。その後、Ｏ２中で６０分間７５０℃の第２の層アニールを施した。ウェハ２８の第１の前駆体コーティングを、Ｏ２中で４５０℃５分間のＲＴＰ予備アニールを用いて前処理した。その後、Ｏ２中で１０分間７５０℃の第１の層アニールを施した。第２の前駆体コーティングを乾燥させた後、第２のＲＴＰ予備アニールをＯ２中で４５０℃５分間行った。その後、Ｏ２中で６０分間７５０℃の第２の層アニールを行った。プラチナ上部電極層を堆積し、プラチナとストロンチウムビスマスタンタルニオベート層をミリングして、キャパシタを形成した。その後、アッシングを行い、続いてＯ２ガス中７５０℃３０分間ポストアニールを行った。
【００９２】
従って、ウェハ１２、２６、２７および２８に製造されたキャパシタ内の強誘電体層状超格子材料薄膜は、Ｏ２中で１０分間の第１の層アニールおよびＯ２中で６０分間の第２の層アニールの履歴を有した。この履歴は、上述の「１×Ｏ２」と特定された履歴に相当する。
【００９３】
ウェハ１２、２６、２７および２８から得られる例示的なキャパシタの残留分極を測定されたヒステリシス曲線から算出した。図１４は、１〜１０ボルトの印加電圧を横軸としてプロットした残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。ウェハ１２、２６、２７および２８の例示的なキャパシタに相当するデータには、それぞれ、「前処理なし」、「４５０℃ホットプレート空気」、「４５０℃炉Ｏ２」および「４５０℃ＲＴＰＯ２」とラベルが付けられている。前処理なしの例示的なキャパシタでは、５ボルト印加時の２Ｐｒ値は、炉予備アニールを行ったキャパシタの２Ｐｒ値と同様の、約１５．０μＣ／ｃｍ２であった。逆に、ＲＴＰ前処理を行った例示的なキャパシタでは、５ボルト印加時の２Ｐｒ値は約１６．４μＣ／ｃｍ２であった。ホットプレートベーク予備アニールを行ったキャパシタの２Ｐｒ値は、約１５．８μＣ／ｃｍ２であった。図１４のデータは、本発明の実施形態がＮ２ガスまたは他の不活性ガス中でのアニーリングを含まない場合であっても、アニーリングを行う前の前駆体コーティングの低温前処理の明白な効果があることを示す。Ｏ２中の低温（例えば、４５０℃）ＲＴＰ予備アニールによる前処理が効果的であることが示されている。アニーリングを行う前に、空気中でのホットプレートベーク予備アニールによる前処理もまた効果的であった。
【００９４】
（実施例８）
本発明に従って、Ｎ２中で６００℃のアニーリングを行い、その後、Ｏ２中で６００℃のアニーリングを行って、強誘電体薄膜キャパシタを製造した。キャパシタの残留分極を測定して、本発明のアニーリングの電気特性に及ぼす影響を調べた。
【００９５】
実施例１〜７と同じ前駆体を用いて、混合層状超格子材料薄膜を含むキャパシタをウェハ上に製造した。実施例１と同様にウェハを調製した。前駆体コーティングのスピンオンを１００ｒｐｍで４０秒間適用した。前駆体コーティングの２つの層を付与した。第１のコーティング層は、１６０℃で１分間、その後、２６０℃で４分間乾燥された。その後、第２のコーティングを付与して同様に乾燥させた。第２のコーティングを乾燥させた後、ウェハをＮ２ガス中で６００℃６２時間（但し、１０分間のプッシュプルを含む）炉アニールした。その後、ウェハをＯ２中で６００℃６０分アニールした。上部電極層を形成した後、酸素中６００℃で３０分ポストアニールを行った。上述の実施例と同様にしてキャパシタを形成した。テストされた例示的なキャパシタの表面積は、６９４０μｍ２であった。強誘電体薄膜は、約２０６ｎｍの厚さを有した。１〜１０ボルトの範囲の印加電圧で測定されたヒステリシス曲線から、残留分極２Ｐｒを算出した。５ボルト印加時、例示的なキャパシタは、約５．３μＣ／ｃｍ２の２Ｐｒ値を有した。
【００９６】
（実施例９）
本発明に従って、６００℃でＲＴＰ予備アニールを行い、Ｎ２中で６００℃４時間アニーリングを行い、その後、Ｏ２中で６００℃６０分間アニーリングを行って、層状超格子材料を含む強誘電体薄膜キャパシタを製造した。キャパシタの残留分極を測定して、ＲＴＰ予備アニールそしてそれに続くアニーリングの結果として電気特性に及ぼす影響を調べた。
【００９７】
実施例１〜７と同じ前駆体を用いて、混合層状超格子材料薄膜を含むキャパシタをウェハ上に製造した。実施例１と同様にウェハを調製した。前駆体コーティングのスピンオンを１００ｒｐｍで４０秒間適用した。合計２層の前駆体コーティングを付与した。
【００９８】
ウェハ上に、第１のコーティング層を１６０℃で１分間、その後２６０℃で４分間乾燥させた。その後、「予備アニール」ウェハに６００℃で５分間ＲＴＰ予備アニールを施した。「予備アニールなし」ウェハには予備アニールを行っていない。第２のコーティングをウェハに付与し、同様に乾燥させた。その後、「予備アニール」ウェハに６００℃５分間第２のＲＴＰ予備アニールを施した。「予備アニールなし」ウェハには第２の予備アニールを行っていない。その後、両方のウェハをＮ２ガス中６００℃で４時間（ただし、１０分間のプッシュプルを含む）炉アニーリングを行い、続いてＯ２ガス中６００℃で６０分アニーリングを行った。プラチナ上部電極層を形成した後、上部電極をイオンミリングエッチングによって規定し、酸素中６００℃で６０分間ポストアニールを行った。例示的なキャパシタの表面積は、７８５４μｍ２であり、強誘電体薄膜の厚さは、約２００ｎｍであった。１〜７ボルトの範囲の印加電圧で測定されたヒステリシス曲線から、残留分極２Ｐｒを算出した。７ボルト印加時、例示的な「予備アニール」キャパシタは、約６．２μＣ／ｃｍ２の２Ｐｒ値を有した。「予備アニールなしキャパシタ」の２Ｐｒ値は、わずか２．７μＣ／ｃｍ２程度であった。他の例示的なキャパシタも同様にして形成されたが、ＲＴＰ予備アニーリングを温度４５０℃、５００℃または５５０℃のいずれかで行った。これらのキャパシタは、テスト時にはヒステリシスを示さなかった。６００℃のＲＴＰ予備アニールを施した例示的なキャパシタの測定結果は、低温（例えば、６００℃）での不活性ガス中および酸素中のアニーリングとともにＲＴＰ予備アニールを用いることの有用性を示す。
【００９９】
図５〜１４のグラフにプロットされたデータの比較結果は、層状超格子材料薄膜の残留分極が、アニーリング温度が高くなるにつれて増加することを示す。また、所与の温度では、アニーリング時間が長くなるにつれて、残留分極が増加する。しかしながら、所与の温度および所与の時間では、合計アニーリング時間の大部分を酸素を含まない不活性ガス中でアニーリングする場合、残留分極は、維持されるか、または、実際には増加する。従って、本発明に従って、集積回路がさらされる昇温、または、昇温時に酸素にさらす時間、あるいは、温度および酸素露呈の両方が低減され得る。これにより、商業生産をより高速に実行することができる。より重要なことには、このことにより、半導体基板および他の構造、ならびに集積回路の材料に酸素が及ぼす悪影響を避ける。さらに、前駆体コーティングを有する基板の加熱前処理（特に、ＲＴＰ）は、強誘電体薄膜の残留分極を増加させる。
【０１００】
加熱およびアニーリングの処理温度が８００℃以下であり、昇温時に集積回路を酸素にさらす時間を減らす、良好な電気特性を有するデバイスを生成するための強誘電体集積回路デバイスを製造する方法を記載してきた。図面に示され、かつ本明細書内に記載される特定の実施形態は例示目的であり、そして上記の特許請求の範囲に記載される本発明を限定するように構成されるべきでないことを理解されたい。さらに、当業者が、発明の概念から逸脱することなく記載される特定の実施形態の多くの使用および改変をなし得ることは、明らかである。例えば、不活性ガス中でのアニーリングと低温前処理とを含む層状超格子材料薄膜を製造する方法が開示される場合に、上記方法を他のプロセスと組み合わせて、記載される方法の改変例を提供することができる。また、いくつかの例では記載される工程を異なる順番で行ってもよく、または等価な構造およびプロセスが記載される様々な構造およびプロセスと置換されてもよいことが明らかである。従って、本発明は、記載される製造プロセス、電子デバイス、および電子デバイス製造方法において、および／または記載される製造プロセス、電子デバイス、および電子デバイス製造方法によって備えられるすべての新規な特徴および新規な特徴の組合せを包含するように構築されるべきである。
【図面の簡単な説明】
【図１】  図１は、本発明の方法によって製造され得る集積回路の一部の模式的断面図であり、キャパシタがスイッチの上部に位置した強誘電体メモリセルを示す。
【図２】  図２は、本発明による不揮発性強誘電体メモリデバイスを製造するプロセスの好適な実施形態を示すフローチャートである。
【図３】  図３は、例示的なウェハの平面図であり、このウェハ上に、本発明に従って製造された薄膜キャパシタが大きく拡大されて示されている。
【図４】  図４は、ライン４−４に沿って切り取られた図３の断面の一部であり、本発明に従って製造された例示的な薄膜キャパシタデバイスを示す。
【図５】  図５は、７００℃でアニーリングされたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図６】  図６は、７００℃でアニーリングされたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図７】  図７は、前処理および７００℃でアニーリングされたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図８】  図８は、７５０℃でアニーリングされたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図９】  図９は、７５０℃でアニーリングされたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図１０】  図１０は、前処理および７５０℃でアニーリングされたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図１１】  図１１は、７５０℃でアニーリングされたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図１２】  図１２は、７２５℃でアニーリングされたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図１３】  図１３は、酸素中７００℃アニーリングする前に４５０℃の前処理を用いて製造されたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図１４】  図１４は、酸素中７５０℃アニーリングする前に４５０℃の前処理を用いて製造されたキャパシタの、１〜１０ボルトの印加電圧を横軸としてプロットされた残留分極２Ｐｒ（単位μＣ／ｃｍ２）のグラフである。
【図１】
0004017397.tif 000004
【図２】
0004017397.tif 000005
【図３】
0004017397.tif 000006
【図４】
0004017397.tif 000007
【図５】
0004017397.tif 000008
【図６】
0004017397.tif 000009
【図７】
0004017397.tif 000010
【図８】
0004017397.tif 000011
【図９】
0004017397.tif 000012
【図１０】
0004017397.tif 000013
【図１１】
0004017397.tif 000014
【図１２】
0004017397.tif 000015
【図１３】
0004017397.tif 000016
【図１４】
0004017397.tif 000017