(57)【特許請求の範囲】
【請求項１】
外部端子を有する多層回路基板と、
その回路面を前記多層回路基板側に向け、前記多層回路基板上に配置される、メモリである第１の半導体素子及び第２の半導体素子と、
前記第１の半導体素子及び第２の半導体素子上に、その回路面を前記第１の半導体素子及び第２の半導体素子側に向けて配置される、マイコンである第３の半導体素子と、
前記第３の半導体素子の回路面とは反対側の面に接触して配置された放熱板と、
前記第１、第２、及び第３半導体素子を封止する封止樹脂と、
前記第１及び第２の半導体素子の前記回路面とは反対面に配置され、前記第３の半導体素子と前記多層回路基板とを電気的に接続するテープ・オートメイティッド・ボンディングテープとを備えたことを特徴とする積層型半導体装置。
【請求項２】
外部端子を有する多層回路基板と、
その回路面を前記多層回路基板側に向け、前記多層回路基板上に配置される、メモリである第１の半導体素子及び第２の半導体素子と、
前記第１の半導体素子及び第２の半導体素子上に、その回路面を前記第１の半導体素子及び第２の半導体素子側に向けて配置される、マイコンである第３の半導体素子と、
前記第３の半導体素子の回路面とは反対側の面に接触して配置された放熱板と、
前記第１、第２、及び第３の半導体素子を封止する封止樹脂と、
前記第１及び第２の半導体素子の前記回路面とは反対面に配置され、前記第３の半導体素子と前記多層回路基板とを電気的に接続するリードフレームとを備えたことを特徴とする積層型半導体装置。
【請求項３】
外部端子を有する多層回路基板と、
その回路面を前記多層回路基板側に向け、前記多層回路基板上に配置される、メモリである第１の半導体素子及び第２の半導体素子と、
前記第１の半導体素子及び第２の半導体素子上に、その回路面を前記第１の半導体素子及び第２の半導体素子側に向けて配置される、マイコンである第３の半導体素子と、
前記第３の半導体素子の回路面とは反対側の面に接触して配置された放熱板と、
前記第１、第２、及び第３半導体素子を封止する封止樹脂と、
前記第１及び第２の半導体素子の前記回路面とは反対面に配置され、前記第３の半導体素子と前記多層回路基板とを電気的に接続するウェハー・プロセスによるシリコン基板とを備えたことを特徴とする積層型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯機器等で用いられる小型軽量かつ高機能な積層型半導体パッケージにおいて、露出型の放熱板を用いる高放熱構造に関する。
【０００２】
【従来の技術】
デジタルビデオやデジタルカメラなどの携帯機器では、高機能化と小型軽量化が進んでいる。このため、携帯機器に搭載する半導体パッケージでは、メモリやマイコンなどをワンパッケージ化し、付加価値を高めて実装面積を縮小するシステム・イン・パッケージの開発が盛んである。多層回路基板に機能の異なる複数のチップを二次元配置するだけでなく、三次元に積層する構造も多数考案されている。
【０００３】
例えば、特開２０００−３４９２２８号公報の記載のように、第１の基板上に第１の半導体チップの回路面に形成した突起状金属を介して第１の半導体チップが搭載され、第１の半導体チップの回路面の裏面に形成された第二の基板上に、第２の半導体チップの回路面に形成した突起状金属を介して第２の半導体チップが搭載される方法がある。
【０００４】
また、特開平９−１８６２８９号公報の記載のように、チップと接合層を交互に配置して多層の積層構造のチップを組立て、最下層に基板が配置される方法がある。
【０００５】
しかしながら、このようにチップを三次元実装することで発熱密度が高まると、チップ温度が許容値以上に上昇し、動作性能が低下する懸念がある。このため、上記パッケージを効率良く、高放熱化する必要が出てきた。
【０００６】
特に、SDRAMとFlashメモリの上にマイコンを搭載するパッケージでは、９割以上の熱がマイコンから発生し、メモリの耐熱温度がマイコンに比べて低いという特徴があり、マイコンによるメモリの昇温を低くしたい。このため、マイコンの熱を高効率に外部へ（例えば、筐体とマイコンを低熱抵抗に接続して)逃したいという要望がある。
【０００７】
従来の三次元積層パッケージでは、次のような高放熱対応の構造がある。例えば、特開平５―２７５６１１号公報に記載されているように、回路基板に段差を設け、全段の半導体素子の回路が形成された面が回路基板にバンプを介して実装されるが、このとき、発熱性の高い半導体素子が回路基板の最上部に接続され、素子裏面にヒートシンクが高熱伝導性接着材で接着される構造がある。
【０００８】
あるいは、特開２０００―２９４７２３号公報に記載されているように、回路基板の片面にフリップチップ実装した２つの半導体装置をそのチップ裏面どうしを合わせて積層化し、上側の半導体装置の主面側に接続された回路基板の裏面に放熱用の金属プレートを設け、この金属プレートを封止樹脂から露出させる構造がある。
【０００９】
また、特開平５―１３６３３０号公報に記載されているように、セラミックの多層配線基板の片面にコンデンサ（一段目の半導体素子）を取り付け、その上に緩衝材を介して二段目の半導体素子をフェイスダウンに取り付け、二段目の半導体素子の裏面には、接着材を介して良熱伝導性板を取り付ける構造がある。
【００１０】
また。特開平１１−２１４４４８号公報に記載されているように、半導体基板の上下両面に集積回路を持った半導体チップを回路基板にバンプ実装し、下段の半導体基板上面に形成された集積回路に次の半導体基板の下面集積回路をバンプ実装し、上段の半導体基板にヒートスプレッダを設置する構造がある。
【００１１】
【発明が解決しようとする課題】
ところが、上記特開２０００−３４９２２８号公報及び特開平９−１８６２８９号公報に記載された積層型半導体パッケージでは、チップの放熱に関しては、考慮されてはいない。
【００１２】
したがって、チップの放熱経路は、基板側のみとなることから、最上段のチップの発熱量が大きい場合、特開２０００−３４９２２８号公報記載の技術にあっては、第１基板と第２基板との間に挟まれた第１の半導体チップの温度上昇は避けられない。また、特開平９−１８６２８９号公報に記載された技術にあっては、最下層に位置する半導体チップの温度上昇は避けられない。
【００１３】
また、特開平５−２７５６１１号公報に記載された技術では、積層する素子サイズに合わせて回路基板に段を加工する必要があり、平板の回路基板に比べ、コストが大きくなり、低価格なモバイル用途の半導体素子を実装する方法としては適さない。
【００１４】
また、特開２０００−２９４７２３号公報に記載の技術では、放熱用の金属製プレートと半導体素子の間に回路基板が介在している。このため、金属プレートを筐体に接触して放熱させる場合は、金属プレートがチップに直付けされている場合に比べ、放熱効果が低くなる。また、上側基板回路の周辺部には、下側回路基板との接続に用いるボンディング領域が存在するため、上側回路基板全域、あるいは半導体装置上面全域に金属プレートを設けることができず熱拡散効果も制限される。
【００１５】
また、特開平５−１３６３３０号公報に記載された技術では、モバイル用途の樹脂封止型半導体装置とは根本的に部材構成・組立工程が異なるため適用が困難である。
【００１６】
また、特開平１１−２１４４４８号公報に記載された技術では、半導体基板の両面に集積回路を形成することが前提となっており、半導体基板の片面に集積回路が形成された一般的なチップを用いることはできない。
【００１７】
本発明の目的は、低価格なモバイル用途の一般的な半導体素子を低コストに二段に積層実装し、半導体素子に機械的圧力が負荷されないように放熱板を接合することで、強度信頼性を確保しつつ、上段の半導体素子から効率よく放熱する半導体装置を実現することである。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のように構成される。
（１）積層型半導体装置において、外部端子を有する多層回路基板と、その回路面を前記多層回路基板側に向け、前記多層回路基板上に配置される、メモリである第１の半導体素子及び第２の半導体素子と、前記第１の半導体素子及び第２の半導体素子上に、その回路面を前記第１の半導体素子及び第２の半導体素子側に向けて配置される、マイコンである第３の半導体素子と、前記第３の半導体素子の回路面とは反対側の面に接触して配置された放熱板と、前記第１、第２、及び第３半導体素子を封止する封止樹脂と、前記第１及び第２の半導体素子の前記回路面とは反対面に配置され、前記第３の半導体素子と前記多層回路基板とを電気的に接続するテープ・オートメイティッド・ボンディングテープとを備えている。
【００１９】
（２）積層型半導体装置において、外部端子を有する多層回路基板と、その回路面を前記多層回路基板側に向け、前記多層回路基板上に配置される、メモリである第１の半導体素子及び第２の半導体素子と、前記第１の半導体素子及び第２の半導体素子上に、その回路面を前記第１の半導体素子及び第２の半導体素子側に向けて配置される、マイコンである第３の半導体素子と、前記第３の半導体素子の回路面とは反対側の面に接触して配置された放熱板と、前記第１、第２、及び第３の半導体素子を封止する封止樹脂と、前記第１及び第２の半導体素子の前記回路面とは反対面に配置され、前記第３の半導体素子と前記多層回路基板とを電気的に接続するリードフレームとを備えている。
【００２０】
（３）積層型半導体装置において、外部端子を有する多層回路基板と、その回路面を前記多層回路基板側に向け、前記多層回路基板上に配置される、メモリである第１の半導体素子及び第２の半導体素子と、前記第１の半導体素子及び第２の半導体素子上に、その回路面を前記第１の半導体素子及び第２の半導体素子側に向けて配置される、マイコンである第３の半導体素子と、前記第３の半導体素子の回路面とは反対側の面に接触して配置された放熱板と、前記第１、第２、及び第３半導体素子を封止する封止樹脂と、前記第１及び第２の半導体素子の前記回路面とは反対面に配置され、前記第３の半導体素子と前記多層回路基板とを電気的に接続するウェハー・プロセスによるシリコン基板とを備えている。
【００２２】
第３の半導体素子は、回路面が第１及び第２の半導体素子側となるように配置され、配線等により多層回路基板に電気的に接続される。このため、第３の半導体素子の裏面の全面を放熱板に接触させることができ、放熱効率を向上することがきる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して説明する。
図１は、本発明の第１の実施形態である積層半導体装置の概略断面図である。
図１において、半導体素子１０１、１０２（第１の半導体素子、第２の半導体素子）が、多層回路基板２００にフェイスダウンに実装され、つまり、半導体素子の回路が形成された面が多層回路基板２００に実装され、半導体素子１０３（第３の半導体素子）が二枚の半導体素子１０１、１０２にまたがって搭載されている。この半導体素子１０３は、回路面が半導体素子１０１、１０２側となるように、つまり、フェイスダウンとなるように半導体素子１０１、１０２に搭載されている。
【００２４】
半導体素子１０１は、そのパッド１１１に形成された金バンプ１２１で、母材２５０を有する多層回路基板２００の一次側パッド２１１に電気的に接続されている。半導体素子１０１と多層回路基板２００間には接着樹脂４０１が介在している。
【００２５】
半導体素子１０２も、半導体素子１０１と同様にして多層回路基板２００と電気的に接続されている。
【００２６】
また、半導体素子１０３の回路面に形成されたパッド１１３は、テープ・オートメイティッド・ボンディング(TAB)テープの配線５１、ボンディングワイヤ７を介して、多層回路基板２００の表面に形成された一次側パッド２１３に電気的に接続されている。
【００２７】
TABテープの配線５１と下段の半導体素子１０１、１０２とは絶縁層５２により電気的に絶縁されている。多層回路基板２００の各一次側パッド２１１、２１３は、それぞれスルーホール２２１、２２３、回路基板２００の裏面に設けられた二次側パッド２４１、２４３を介して外部端子２６１、２６３に電気的に接続されている。
【００２８】
多層回路基板２００の半導体素子搭載面側は樹脂８で封止されている。また、上段の半導体素子１０３の裏面（回路が形成されていない面）に熱伝導性接着材９０を介して半導体装置投影面積が大の金属製の放熱板１０が搭載されている。
【００２９】
以上のように構成された、本発明の第１の実施形態である積層型半導体装置を用いれば、次のような効果がある。
(１)上段に配置された発熱量の多い半導体素子１０３の熱を放熱板１０で効率よく拡散でき、筐体などへの放熱にも適している。つまり、半導体素子１０３は、回路面（表面）が半導体素子１０１、１０２側となるように搭載され、配線５１及びボンディングワイヤ７を介して多層回路基板２００に電気的に接続される。このため、半導体素子１０３の裏面の全面を放熱板１０に接触させることができ、放熱効率を向上することがきる。
【００３０】
(２)放熱板１０の接合が、半導体素子１０１、１０２、１０３の樹脂封止後であるため、接合時の機械的圧力によって、素子が破壊することはない。
【００３１】
(３)TABテープは配線の微細加工が可能なため、半導体素子のパッドピッチが数十μmと狭くても対応できる。
【００３２】
すなわち、低価格なモバイル用途の一般的な半導体素子を低コストに二段に積層実装し、半導体素子に機械的圧力が負荷されないように放熱板を接合することで、強度信頼性を確保しつつ、上段の半導体素子から効率よく放熱する半導体装置を実現することができる。
【００３３】
図２は、本発明における第２の実施形態である積層半導体装置の断面図である。
図２において、半導体素子１０１、１０２が多層回路基板２００にフェイスダウンに実装され、半導体素子１０３が、フェイスダウンとなるように、二枚の半導体素子１０１、１０２にまたがって搭載されている。
【００３４】
半導体素子１０１は、そのパッド１１１に形成された金バンプ１２１で、多層回路基板２００の一次側パッド２１１に異方性導電性樹脂４０１を介して、電気的に接続されている。
【００３５】
半導体素子１０２も、半導体素子１０１と同様にして多層回路基板２００と電気的に接続されている。
【００３６】
また、半導体素子１０３のパッド１１３は、テープ・オートメイティッド・ボンディング(TAB)テープの配線５１、異方性導電性樹脂４０４を介して、多層回路基板２００の一次側パッド２１３に電気的に接続されている。
【００３７】
TABテープの配線５１と下段の半導体素子１０１、１０２とは絶縁層５２により電気的に絶縁されている。多層回路基板２００の各一次側パッド２１１、２１３は、それぞれスルーホール２２１、２２３、回路基板２００の裏面に設けられた二次側パッド２４１、２４３を介して外部端子２６１、２６３に電気的に接続ている。
【００３８】
多層回路基板２００の半導体素子搭載面側（表面側）は樹脂８で封止され、上段の半導体素子１０３の裏面（回路が形成されていない面）に熱伝導性接着材９０を介して半導体装置投影面積が大の金属製の放熱板１０が搭載されている。
【００３９】
以上のように構成された、本発明の第２の実施形態である積層型半導体装置を用いれば、上記第１の実施形態の効果である(１)〜(３)に加え、 (４)異方性導電性樹脂４０４を用いてTABテープを圧着すると、一括して接続できるため、ワイヤボンディングを用いる場合より、組み立てが容易になるという効果がある。
【００４０】
図３は、本発明の第３の実施形態である積層型半導体装置の断面図である。
図３において、半導体素子１０１、１０２が多層回路基板２００にフェイスダウンに実装され、半導体素子１０３が、フェイスダウンとなるように、二枚の半導体素子１０１、１０２にまたがって搭載されている。
【００４１】
半導体素子１０１は、そのパッド１１１に形成された金バンプ１２１で、多層回路基板２００の一次側パッド２１１に電気的に接続されている。半導体素子１０１と多層回路基板２００間には接着樹脂４０１が介在している。
【００４２】
半導体素子１０２も、半導体素子１０１と同様にして多層回路基板２００と電気的に接続されている。
【００４３】
半導体素子１０３のパッド１１３は、ボンディングワイヤ１１、リードフレーム６、ボンディングワイヤ７を介して、多層回路基板２００の一次側パッド２１３に電気的に接続されている。
【００４４】
リードフレーム６と半導体素子１０１の裏面、及び半導体素子１０３の回路面とは絶縁フィルム１２により電気的に絶縁されている。回路基板２００の各一次側パッド２１１、２１３は、それぞれスルーホール２２１、２２３、回路基板２００の裏面に設けられた二次側パッド２４１、２４３を介して外部端子２６１、２６３に電気的に接続されている。
【００４５】
多層回路基板２００の半導体素子搭載面側（表面側）は樹脂８で封止されている。また、上段の半導体素子１０３の裏面に熱伝導性接着材９０を介して半導体装置投影面積大の金属製の放熱板１０が搭載されている。
【００４６】
以上のように構成された、本発明の第３の実施形態である積層型半導体装置を用いれば、上記第１の実施形態の効果(１)及び（２）を得ることができる他、次の効果を得ることができる。
【００４７】
すなわち、本発明の第３の実施形態によれば、(５)リードフレーム６を用いているため、TABテープを用いる場合よりも低コスト化できる。ただし、素子のパッドピッチは、リードフレーム６のピッチ限界である１２０μｍ以上に限定される。
【００４８】
図４は、本発明の第４の実施形態である積層型半導体装置の断面図である。
図４において、半導体素子１０１、１０２が多層回路基板２００にフェイスダウンに実装され、半導体素子１０３が、フェイスダウンとなるように、二枚の半導体素子１０１、１０２にまたがって搭載されている。
【００４９】
半導体素子１０１は、そのパッド１１１に形成された金バンプ１２１で、多層回路基板２００の一次側パッド２１１に電気的に接続されている。半導体素子１０１と多層回路基板２００間には接着樹脂４０１が介在している。
【００５０】
半導体素子１０２も、半導体素子１０１と同様にして多層回路基板２００と電気的に接続されている。
【００５１】
半導体素子１０３のパッド１１３は、ボンディングワイヤ１１、リードフレーム６、異方性導電性樹脂４０４を介して、多層回路基板２００の一次側パッド２１３に電気的に接続されている。
【００５２】
リードフレーム６と半導体素子１０１の裏面、及び半導体素子１０３の回路面とは絶縁フィルム１２により電気的に絶縁されている。回路基板２００の各一次側パッド２１１、２１３は、それぞれスルーホール２２１、２２３、回路基板２００の裏面に設けられた二次側パッド２４１、２４３を介して外部端子２６１、２６３に電気的に接続されている。
【００５３】
多層回路基板２００の半導体素子搭載面側（表面側）は樹脂８で封止されている。また、上段の半導体素子１０３の裏面に熱伝導性接着材９０を介して半導体装置投影面積大の金属製の放熱板１０が搭載されている。
【００５４】
以上のように構成された、本発明の第４の実施形態である積層型半導体装置を用いれば、上記第１の実施形態の効果(１)及び(２)、第３の実施形態の効果(５)に加え、第２の実施形態と同様に、(４)異方性導電性樹脂を用いてリードを圧着すると、一括して接続できるため、ワイヤボンディングを用いる場合より、組み立てが容易になるという効果を有する。
【００５５】
図５は、本発明の第５の実施形態である積層半導体装置の断面図である。
図５において、半導体素子１０１、１０２が多層回路基板２００にフェイスダウンに実装されている。半導体素子１０１は、そのパッド１１１に形成された金バンプ１２１で、多層回路基板２００の一次側パッド２１１に電気的に接続されている。半導体素子１０１と多層回路基板２００間には接着樹脂４０１が介在している。
【００５６】
ウェハープロセスによってポリイミド絶縁層３３や銅配線３２が形成されたシリコン基板３０が、二枚の半導体素子１０１、１０２にまたがって搭載されている。
【００５７】
また、半導体素子１０３は、そのパッド１１３に形成された金バンプ１２３でシリコン基板３０のパッド３１に電気的に接続され、さらにボンディングワイヤ７を介して、多層回路基板２００の一次側パッド２１３に電気的に接続されている。半導体素子１０３と多層回路基板３０間には接着樹脂４０３が介在している。
【００５８】
また、半導体素子１０１は、そのパッド１１１に形成された金バンプ１２１で、多層回路基板２００の一次側パッド２１１に異方性導電性樹脂４０１を介して、電気的に接続されている。また、シリコン基板３０の裏面と半導体素子１０１の裏面とは絶縁性の接着材９１により電気的に絶縁されている。
【００５９】
半導体素子１０２も、半導体素子１０１と同様にして多層回路基板２００と電気的に接続され、シリコン基板３０と絶縁されている。
【００６０】
回路基板２００の各一次側パッド２１１、２１３は、それぞれスルーホール２２１、２２３、回路基板２００の裏面に設けられた二次側パッド２４１、２４３を介して外部端子２６１、２６３に電気的に接続されている。
【００６１】
また、多層回路基板２００の半導体素子搭載面側（表面側）は樹脂８で封止されている。また、上段の半導体素子１０３の裏面に熱伝導性接着材９０を介して半導体装置投影面積大の金属製の放熱板１０が搭載されている。
【００６２】
以上のように構成された、本発明の第５の実施形態である積層型半導体装置を用いれば、第１の実施形態の効果(１)及び(２)、またTABテープ同様、効果(３) シリコン基板も微細配線が加工できるため、上段半導体素子のパッドが数十μm以下の狭ピッチでも対応可能である他、さらに次の効果がある。
【００６３】
すなわち、 (６) 上段素子１０１とシリコン基板３０とは、シリコン同士の接合であるため、熱ひずみが生じにくく電気接合部の信頼性が向上する。(７)シリコン基板３０を用いる場合は、配線レイアウトの自由度が高いため、大きさの異なる複数の半導体素子を上段に搭載することができる。
【００６４】
本発明の第１の実施形態である積層型半導体装置の製造方法について、図６及び図７を参照して説明する。
なお、図６及び図７においては、TABテープは連続しているが、積層型半導体装置一個分のTABテープの領域を表している。
【００６５】
図６の（ａ）に示すように、TABテープ５０の中央部には、開口部５３及び銅配線５１が形成されている。また、TABテープ５０の両縁には、多数の位置決め穴５４が形成されている。
【００６６】
また、TABテープ５０の中央部以外は大きく開口し、吊り部５５によって中央部が支持されている。
【００６７】
図６の（ａ）に示したTABテープ５０に半導体素子１０３を位置合わせし、素子パッドとTABテープ５０の中央の配線先端とを接続する。図６の (ｂ)は半導体素子１０３の裏面から見た平面図である。
【００６８】
次に、図７の（ａ）に示すように、二枚の半導体素子１０１、１０２が多層回路基板２００にあらかじめ接着樹脂(図示せず)で実装され、多層回路基板２００の位置決め穴２７０に位置決め用の突起１３が貫通され支持されている。この状態で、二枚の半導体素子１０１、１０２の上面（回路面とは反対の面）にTABテープ５０に搭載された半導体素子１０３を積層する。
【００６９】
このとき、図７の (ｂ)に示すように、多層回路基板２００の位置決め穴２７０にTABテープ５０の位置決め穴５４を合わせ、挿入する。
【００７０】
次に、図７の (ｃ) に示すように、TABテープ５０の配線端(図示せず)と多層回路基板２００のパッド(図示せず)とをボンディングワイヤ７で互いに接続し、図７の (ｄ)に示すように、多層回路基板２００の片面、つまり、半導体素子１０１、１０２、１０３が配置される面側を樹脂８で封止する。
【００７１】
このとき、素子裏面にテープを貼る、離型剤を塗布するなどして半導体素子１０３の裏面（回路が形成されていない面）への樹脂８の浸入を防ぐ。あるいは、樹脂８の封止後、研磨して、半導体素子１０３の裏面を露出させる。
【００７２】
次に、図７の（ｅ）に示すように、上部半導体素子１０３の裏面に放熱板10を高熱伝導性の接着材９０で接合する。
【００７３】
続いて、図７の (ｆ) に示すように、積層半導体装置を個片化する。
【００７４】
ここまで、つまり、図７の（ａ）〜（ｆ）までは、TABテープ５０の吊部５５に沿った断面（図６のＡ−Ａ’線に沿った断面）を示してきたが、吊部５５のない断面（図６のＢ−Ｂ’線に沿った断面）から見ると、図７の (ｇ)に示す断面となる。
【００７５】
そして、図７の (ｈ)に示すように、多層回路基板２００に、はんだバンプ２６０を搭載して３枚の半導体素子１０１、１０２、１０３が内蔵された積層型半導体装置を完成させる。
【００７６】
以上のようにして、本発明の第１の実施形態である積層型半導体装置を製造することができる。
【００７７】
本発明の第２の実施形態による積層型半導体装置の製造方法を図８及び図９を参照して説明する。
【００７８】
なお、図８及び図９において、TABテープ５０は連続しているが、ここでは積層半導体装置一個分のTABテープ５０の領域を表している。
【００７９】
図８の(ａ)に示すように、TABテープ５０の中央部には、開口部５３及び銅配線５１が形成されている。銅配線５１は、テープ５０の中央部より外側に延長されている。そして、TABテープ５０の両縁には、多数の位置決め穴５４が形成されている。
【００８０】
また、TABテープ５０の中央部以外は大きく開口し、吊り部５５によって中央部が支持されている。
【００８１】
図８の（ａ）に示したTABテープ５０に半導体素子１０３を位置合わせし、素子パッドとTABテープ５０の中央の配線先端とを接続する。図８の(ｂ)は半導体素子１０３の裏面から見た平面図である。
【００８２】
図９は、吊り部５５のない部分の断面（図８のＢ−Ｂ’線に沿った断面）を示す。
【００８３】
図９の（ａ）に示すように、二枚の半導体素子１０１、１０２が多層回路基板２００にあらかじめ接着樹脂(図示せず)で実装され、多層回路基板２００の位置決め穴２７０には、位置決め用の突起１３が貫通され、これにより多層回路基板２００が支持されている。
【００８４】
多層回路基板２００には異方性導電性樹脂４０４が設置されている。この状態で、二枚の半導体素子１０１、１０２の上面にTABテープ５０に搭載された半導体素子１０３を積層する。
【００８５】
このとき、図９の (ｂ)に示すように、多層回路基板２００の位置決め穴２７０にTABテープ５０の位置決め穴５４を合わせ、挿入する。
【００８６】
次に、図９の (ｃ) に示すように、TABテープ５０の銅配線５１の端部に圧着治具１４を押し当て、異方性導電性樹脂４０４を介して、多層回路基板２００のパッド(図示せず)に接続する。
【００８７】
続いて、図９の (ｄ)に示すように、多層回路基板２００の片面、つまり、半導体素子１０１、１０２、１０３が配置される面側を樹脂８で封止する。
【００８８】
このとき、素子裏面にテープを貼る、離型剤を塗布するなどして半導体素子１０３の裏面への樹脂８の浸入を防ぐ。あるいは、樹脂８の封止後、研磨して半導体素子１０３の裏面を露出させる。
【００８９】
次に、図９の (ｅ)に示すように、上部半導体素子１０３の裏面に放熱板１０を高熱伝導性の接着材９０で接合する。
【００９０】
続いて、図９の(ｆ) に示すように、積層半導体装置を個片化し、多層回路基板２００に、はんだバンプ２６０を搭載して３枚の半導体素子１０１、１０２、１０３が内蔵された積層型半導体装置を完成させる。
【００９１】
以上のようにして、本発明の第２の実施形態である積層型半導体装置を製造することができる。
【００９２】
なお、本発明の第３、４、５の実施形態である積層型半導体装置も、図６〜図９に示したと同様な方法により製造することが可能である。
【００９３】
また、上述した例は、半導体素子が、下段に２つ、上段に１つの例であるが、下段に３つ、上段に一つの例等にも、本発明は適用することが可能である。
【００９４】
【発明の効果】
本発明は、以上に説明したように構成されているので、低価格なモバイル用途の一般的な半導体素子を低コストに二段に積層実装し、半導体素子に機械的圧力が負荷されないように放熱板を接合することで、強度信頼性を確保しつつ、上段の半導体素子から効率よく放熱する半導体装置を実現することができる。
【００９５】
つまり、以下に記載されるような効果を奏する。
(１)上段に配置された発熱量の多い半導体素子の熱を放熱板で効率よく拡散でき、筐体などへの放熱にも適している。
【００９６】
(２)放熱板の接合が樹脂封止後であるため、接合時の機械的圧力によって、素子が破壊することはない。
【００９７】
(３)TABテープやシリコン基板を配線に用いる場合は、半導体素子のパッドピッチが数十μｍと狭くても対応できる。
【００９８】
(４)異方性導電性樹脂を用いてリードやTABテープの配線部を圧着すると、一括して接続できるため、ワイヤボンディングを用いる場合より、組み立てが容易になる。
【００９９】
(５)リードフレームを用いる場合は、パッドピッチは120μm以上の半導体素子に限定されるが、低コスト化が可能である。
【０１００】
(６) シリコン基板を用いる場合、上段素子との、熱ひずみが生じにくく電気接合部の信頼性が向上する。
【０１０１】
(７) シリコン基板を用いる場合、配線レイアウトの自由度が高いため、大きさの異なる複数の半導体素子を上段に搭載することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である積層型半導体装置の概略断面図である。
【図２】本発明の第２の実施形態である積層型半導体装置の概略断面図である。
【図３】本発明の第３の実施形態である積層型半導体装置の概略断面図である。
【図４】本発明の第４の実施形態である積層型半導体装置の概略断面図である。
【図５】本発明の第５の実施形態である積層型半導体装置の概略断面図である。
【図６】本発明の第１の実施形態である積層型半導体装置の製造方法の説明図である。
【図７】本発明の第１の実施形態である積層型半導体装置の製造方法の説明図である。
【図８】本発明の第２の実施形態である積層型半導体装置の製造方法の説明図である。
【図９】本発明の第２の実施形態である積層型半導体装置の製造方法の説明図である。
【符号の説明】
６                リードフレーム
７                ボンディングワイヤ
８                封止樹脂
１０              放熱板
１１              リードフレームと半導体素子間のボンディングワイヤ
１２              リードフレームと半導体素子間の絶縁フィルム
１３              位置決め用の突起
１４              圧着治具
３０              シリコン基板
３１              シリコン基板のパッド
３２              シリコン基板の配線
３３              シリコン基板の絶縁層
５０              ＴＡＢテープ
５１              ＴＡＢテープの配線
５２              ＴＡＢテープの絶縁材
５３              ＴＡＢテープの中央開口部
５４              ＴＡＢテープの位置決め穴
５５              ＴＡＢテープの吊部
９０              放熱板の接着材
９１              シリコン基板の接着材
１０１、１０２    下段の半導体素子
１０３            上段の半導体素子
１１１            下段の半導体素子のパッド
１１３            上段の半導体素子のパッド
１２１、１２３    下段の半導体素子の金バンプ
２００            多層回路基板
２１１、２１３    多層回路基板の一次パッド
２２１、２２３    多層回路基板のスルーホール
２４１、２４３    多層回路基板の二次パッド
２５０            多層回路基板の母材
２６１、２６３    多層回路基板の二次バンプ
２７０            多層回路基板の位置決め穴
４０１、４０３    接着樹脂
４０４            異方性導電性樹脂
【図１】
0003910391.tif 000002
【図２】
0003910391.tif 000003
【図３】
0003910391.tif 000004
【図４】
0003910391.tif 000005
【図５】
0003910391.tif 000006
【図６】
0003910391.tif 000007
【図７】
0003910391.tif 000008
【図８】
0003910391.tif 000009
【図９】
0003910391.tif 000010