(57)【特許請求の範囲】
【請求項１】
一導電型の第一の半導体層と該第一の半導体層の主表面上の逆導電型で低不純物濃度の第二の半導体層と、該第二の半導体層内に設けられた、相異なる導電型のアノード層とカソード層と、前記第二の半導体層の表面であって、該アノード層とカソード層とに挟まれる領域内に設けられた多結晶半導体層とから成る半導体磁気センサであって、前記第二の半導体層内が、上記第一の半導体層とで形成されたＰＮ接合の接触電位差によって、空乏層で満たされたことを特徴とする半導体磁気センサ。
【請求項２】
前記第一の半導体層と同一導電型の第三の層が、該アノード層とカソード層とを一定の間隔を隔てて、取り囲むように、かつ、前記第一の半導体層に接続する深さで、形成された半導体磁気センサであって、前記多結晶半導体層が、前記第三の層に接続されたことを特徴とする請求項１に記載の半導体磁気センサ。
【請求項３】
前記半導体磁気センサを初段に配置し、前記初段の半導体磁気センサの出力電流を、次段に配置されたバイポーラトランジスターのベース電極に導入するように接続して、前記半導体磁気センサ部と前記バイポーラトランジスターを同一基板上に形成したことを特徴とする請求項１または２のいずれかに記載の半導体磁気センサ。
【請求項４】
請求項１または２のいずれかに記載された半導体磁気センサの２個を、一方のカソード層と他方のアノード層とが接続するように、直列接続して初段に配置し、前記半導体磁気センサの２個同士の接続点から引き出された出力端子を、次段に配置された電圧駆動型トランジスターのゲート電極に接続した半導体磁気センサであって、前記半導体磁気センサの２個が、前記アノードからカソードへかける電界の方向が、測定する磁界の方向に対し、直交する様に配置されると共に、前記電界をかけたときのキャリアの受ける（前記電界の方向と前記磁界の方向に直交した方向である、）ローレンツ力の方向に対して、前記半導体磁気センサの２個の一方は、前記ローレンツ力の方向に前記多結晶半導体層を有し、前記半導体磁気センサの２個の他方は、前記ローレンツ力の方向と反対の方向に前記多結晶半導体層を有するように前記半導体磁気センサの２個が配置されたことを特徴とする半導体磁気センサ。
【請求項５】
請求項１に記載の半導体磁気センサにおいて、上記多結晶半導体層を、上記アノード層とカソード層とに挟まれた、第二の半導体層内に形成された溝の、アノード層からカソード層へ向かう方向に平行な一面に形成したことを特徴とする半導体磁気センサ。
【請求項６】
Ｐ型シリコン基板の主表面に、気相成長法により、Ｎ型シリコン層を形成する工程と、前記Ｎ型シリコン層の上に、熱酸化手法により表面にＳｉＯ2膜を形成する工程と、次にフオトリソグラフイとエッチング手法とで選択的にＳｉＯ2膜を残す工程と、前記基板の開孔部に、不純物拡散法により、Ｐ型シリコン層を拡散形成する工程と、次に、前記Ｐ型拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、以前のプロセスで形成されて残っているＳｉＯ2膜とを拡散マスクとして、Ｐ型アノード層を選択拡散により形成する工程と、Ｐ型シリコン層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、Ｐ型アノード層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、以前のプロセスで形成されて残っているＳｉＯ2膜とを拡散マスクとして、Ｎ型カソード層を選択拡散により形成する工程と、前記Ｎ型カソード層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、Ｐ型シリコン層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、Ｐ型アノード層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、以前のプロセスで形成されて残っているＳｉＯ2膜とを選択開孔した後、気相成長によって、ポリシリコン層を形成する工程とで成り、前記拡散形成したＰ型シリコン層は、カソード層及びアノード層に対し、一定の間隔を隔てるように形成し、前記一定の間隔は、少なくともＮ型シリコン層とＰ型シリコン層とで形成されるＰＮ接合の接触電位差によって拡がる空乏層の幅以上とすることを特徴とする半導体磁気センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体を用いた磁気センサに関するものであり、特に、高感度、かつ低消費電力で磁界の大きさや方向を検出する半導体磁気センサおよびその製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体磁気センサは、高抵抗半導体単結晶ブロックの両端に導電型の相異なるアノード及びカソード電極を対抗させて形成して、ＰＮダイオードを完成した後、上記高抵抗半導体ブロックの一表面に、例えば、サンドブラスト手法等によって粗表面を形成し、その粗表面の結晶欠陥部のキャリア（電子と正孔）再結合層で、磁界の印加によって、偏向されたキャリアを再結合（消滅）させて、ダイオード電流の変化を検知するものであった。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体磁気センサでは、半導体ブロックを用いているため、ダイオードの電流通路の断面積が大きく、磁界を印加しない時のダイオード電流が大きく、弱い磁界によるダイオード電流の微小変化を検知することが困難であった。即ち、高感度かつ低消費電力のものが得られなかった。
【０００４】
また、キャリア再結合層（以下、再結合層と略称する）の形成に際し、機械的な表面粗らしの手段を用いていたため、再結合中心の定量的コントロールが難しく、量産性に極めて乏しかった。
【０００５】
従って、本発明の目的は、再結合中心の（形成に関しての）定量的コントロールが容易な、かつ量産性のすぐれた半導体磁気センサおよびその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明では、上記従来の課題を解決し、高感度、低消費電力、高量産性を兼ね備えた半導体磁気センサを、以下の手段を採ることによって実現するものである。
【０００７】
即ち、本発明は、一導電型の第一の半導体基板の主表面に形成された、逆導電型で低不純物濃度の第二の半導体層内に、相異なる導電型のアノード層とカソード層とが設けられ、かつ、該第二の半導体層の表面であって、該アノード層とカソード層とに挟まれる領域内に、多結晶半導体層が形成されていることによって、目標とする半導体磁気センサを得るものである。
【０００８】
また、本発明は、上記第二の半導体層内が、上記第一の半導体基板とで形成されたＰＮ接合の接触電位差によって、空乏層で満たされていることによって、目標とする半導体磁気センサを得ようとするものである。
【０００９】
更に、本発明は、上記第一の半導体基板と同一導電型の第三の層が、該アノード層とカソード層とを一定の間隔を隔てて、取り囲むように、かつ、上記第一の半導体基板に接続する深さで、形成されていることによって、目標とする半導体磁気センサを得ようとするものである。
【００１０】
更にまた、本発明は、上記手段において、上記多結晶半導体層が上記第三の層に接続していることによって、目標とする半導体磁気センサを得ようとするものである。
【００１１】
そして、本発明は、上記手段のいずれかに記載された半導体磁気センサを初段に配置し、該初段の半導体磁気センサの出力電流を、次段に配置されたバイポーラトランジスターのベース電極に導入するように接続して、一体と成したことによって、目標とする半導体磁気センサを得ようとするものである。
【００１２】
そしてまた、本発明は、上記手段のいずれかに記載された、２個の半導体磁気センサを、上記多結晶半導体層の位置が互いに逆向きになるような姿勢で直列接続して一体の素子と成して初段に配置し、該初段の半導体磁気センサ同士の接続点から引き出された出力端子を、次段に配置された電圧駆動型トランジスターのゲート電極に接続して一体と成したことによって、目標とする半導体磁気センサを得ようとするものである。
【００１３】
そしてさらに、本発明は、上記半導体磁気センサにおいて、上記多結晶半導体層を、上記アノード層とカソード層とに挟まれた、第二の半導体層内に形成された溝の、磁界を印加しないときの電流方向に平行な一面に形成したことによって、目標とする半導体磁気センサを得ようとするものである。
【００１４】
即ち、本発明は、一導電型の第一の半導体層と該第一の半導体層の主表面上の逆導電型で低不純物濃度の第二の半導体層と、該第二の半導体層内に設けられた、相異なる導電型のアノード層とカソード層と、前記第二の半導体層の表面であって、該アノード層とカソード層とに挟まれる領域内に設けられた多結晶半導体層とから成る半導体磁気センサであって、前記第二の半導体層内が、上記第一の半導体層とで形成されたＰＮ接合の接触電位差によって、空乏層で満たされた半導体磁気センサである。
【００１７】
また、本発明は、前記第一の半導体層と同一導電型の第三の層が、該アノード層とカソード層とを一定の間隔を隔てて、取り囲むように、かつ、前記第一の半導体層に接続する深さで、形成された半導体磁気センサであって、前記多結晶半導体層が、前記第三の層に接続された半導体磁気センサである。
【００１８】
また、本発明は、前記半導体磁気センサを初段に配置し、前記初段の半導体磁気センサの出力電流を、次段に配置されたバイポーラトランジスターのベース電極に導入するように接続して、前記半導体磁気センサ部と前記バイポーラトランジスターを同一基板上に形成した半導体磁気センサである。
【００１９】
また、本発明は、前記のいずれかの半導体磁気センサの２個を、一方のカソード層と他方のアノード層とが接続するように、直列接続して初段に配置し、前記半導体磁気センサの２個同士の接続点から引き出された出力端子を、次段に配置された電圧駆動型トランジスターのゲート電極に接続した半導体磁気センサであって、前記半導体磁気センサの２個が、前記アノードからカソードへかける電界の方向が、測定する磁界の方向に対し、直交する様に配置されると共に、前記電界をかけたときのキャリアの受ける（前記電界の方向と前記磁界の方向に直交した方向である、）ローレンツ力の方向に対して、前記半導体磁気センサの２個の一方は、前記ローレンツ力の方向に前記多結晶半導体層を有し、前記半導体磁気センサの２個の他方は、前記ローレンツ力の方向と反対の方向に前記多結晶半導体層を有するように前記半導体磁気センサの２個が配置された半導体磁気センサである。
【００２０】
また、本発明は、前記半導体磁気センサにおいて、上記多結晶半導体層を、上記アノード層とカソード層とに挟まれた、第二の半導体層内に形成された溝の、磁界を印加しないときの電流方向に平行な一面に形成した半導体磁気センサである。
【００２１】
また、本発明は、Ｐ型シリコン基板の主表面に、気相成長法により、Ｎ型シリコン層を形成する工程と、前記Ｎ型シリコン層の上に、熱酸化手法により表面にＳｉＯ2膜を形成する工程と、次にフオトリソグラフイとエッチング手法とで選択的にＳｉＯ2膜を残す工程と、前記基板の開孔部に、不純物拡散法により、Ｐ型シリコン層を拡散形成する工程と、次に、前記Ｐ型拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、以前のプロセスで形成されて残っているＳｉＯ2膜とを拡散マスクとして、Ｐ型アノード層を選択拡散により形成する工程と、Ｐ型シリコン層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、Ｐ型アノード層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、以前のプロセスで形成されて残っているＳｉＯ2膜とを拡散マスクとして、Ｎ型カソード層を選択拡散により形成する工程と、前記Ｎ型カソード層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、Ｐ型シリコン層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、Ｐ型アノード層拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜と、以前のプロセスで形成されて残っているＳｉＯ2膜とを選択開孔した後、気相成長によって、ポリシリコン層を形成する工程とで成り、前記拡散形成したＰ型シリコン層は、カソード層及びアノード層に対し、一定の間隔を隔てるように形成し、前記一定の間隔は、少なくともＮ型シリコン層とＰ型シリコン層とで形成されるＰＮ接合の接触電位差によって拡がる空乏層の幅以上とすることを特徴とする半導体磁気センサの製造方法である。
【００２２】
【発明の実施の形態】
本発明の実施の形態による半導体磁気センサおよびその製造方法について、以下に説明する。
【００２３】
（第１の実施の形態）
初めに、本発明の第１の実施の形態による半導体磁気センサおよびその製造方法について説明する。
【００２４】
図１は、本発明の第１の実施の形態による半導体磁気センサの断面概略図である。図１にて、１はＰ型シリコン単結晶基板であり、６はＰ型シリコン拡散層であり、４はＮ型シリコン層であり、１０はＰ+型アノード層、１３はＮ+型カソード層、更に１５はキャリアの再結合に関わるポリシリコン層である。
【００２５】
ここで、不純物濃度Ｎａが１×１０18ｃｍ-3のＰ型シリコン単結晶基板１の上に、不純物濃度Ｎｄが１×１０14ｃｍ-3以下のＮ型シリコン層４を形成し、そのＮ型シリコン層４の中に不純物濃度Ｎａが１×１０18ｃｍ-3以上のＰ+型アノード層１０と不純物濃度Ｎｄが１×１０18ｃｍ-3以上のＮ+型カソード層１３とが形成され、ＰＮ接合ダイオードが作られる。
【００２６】
更に、Ｐ+型アノード層１０とＮ+型カソード層１３との中間部分で、Ｎ型シリコン層４の表面部分にノンドープのポリシリコン層１５が設けられ、このポリシリコン層１５とＮ型シリコン層４との接合界面は、結晶配列が乱雑な結晶欠陥ゾーンとなり、キャリアの再結合中心が過密な領域となる。ここで、Ｎ型シリコン層４の領域は、Ｐ型Ｓｉ基板１とで構成されるＰ+Ｎ-階段接合により、空乏層で満たされると都合がよい。
【００２７】
上記素子の動作としては、ＰＮ接合ダイオードの順方向動作時、ダイオード電流は磁界Ｈが印加されない場合（Ｈ0）は、Ｐ+型アノード層１０からは正孔が、また、Ｎ+型カソード層１３からは電子が、対向する互いの電極方向に向かって、ほぼ直線的に流れる。
【００２８】
一方、磁界Ｈが図面裏側から表側に向かって、ダイオード電流に直交し、ポリシリコン層１５に平行に印加された場合（Ｈ-）には、ローレンツ力によって、正孔及び電子はポリシリコン層１５方向に偏向させられ、上記結晶欠陥ゾーンで再結合し、消滅する。結果的には、磁界Ｈ-の印加によりダイオード電流は減少する。このことは、ダイオード内電流通路の電気抵抗が増加したのと等価である。
【００２９】
次に、上記本発明による半導体磁気センサの製造プロセスを説明する。図２は、本発明の第１の実施の形態による半導体磁気センサの製造方法の説明図である。図２（ａ）は、不純物濃度Ｎａが１×１０18ｃｍ-3以上のＰ型シリコン単結晶基板１の断面概略図を示し、また、図２（ｂ）は、任意の不純物濃度のＮ型シリコン基板２の主表面に通常の不純物拡散手法（例えば、拡散源にＢＣｌ3を用いた開管ガス拡散法等）により、表面不純物濃度ＮSが１×１０18ｃｍ-3以上のＰ型シリコン層３を任意の深さで形成し、主表面の導電型及び不純物濃度を図２（ａ）と等価にして、スタート基板とした状態を示す。以下、図２（ａ）に示した基板を用いたプロセスで説明を進める。
【００３０】
図２（ｃ）は、図２（ａ）のＰ型シリコン基板１の主表面に、通常の気相成長法により、不純物濃度Ｎｄが１×１０14ｃｍ-3以下のＮ型シリコン層４を形成した状態である。具体的には、ＳｉＣｌ4を成長源とし、Ｈ2ガスをキャリアガスとして高周波誘導加熱炉内１０５０℃の温度下で、上記Ｎ型シリコン層４を厚みｔ＝１０μｍで形成した。ここで注意すべき点は、成長温度を上げ過ぎると、Ｐ型シリコン単結晶基板１から不純物であるＢ原子が飛び出し、低不純物濃度のＮ型シリコン層４が途中までＰ型になってしまったり、極端な場合には、全体がＰ型にタイプ反転してしまうこともある。そのため、成長温度は結晶性を損ねない範囲の下限（例えば１０５０℃）とする必要がある。
【００３１】
図２（ｄ）は、図２（ｃ）のプロセス終了後、通常の熱酸化手法により全表面にＳｉＯ2膜を形成し、引き続き通常のフォトリソグラフィとエッチング手法とで選択的にＳｉＯ2膜５を残した状態である。ＳｉＯ2膜５の厚みは、後に実施されるＰ型及びＮ型拡散プロセスに際し、各不純物原子がＳｉＯ2膜５を貫通して、Ｎ型シリコン層４に到達しない程度の値に設定されることが肝要である。本実施の形態では、１１００℃の温度下で加湿酸素雰囲気を用いて、０.４μｍとした。
【００３２】
図２（ｅ）は、図２（ｄ）の仕掛り基板の開孔部に、前述と同様、通常の不純物拡散法により、不純物濃度Ｎａが１×１０19ｃｍ-3以上のＰ型シリコン層６を拡散形成した状態を示す。ここで、Ｐ型シリコン層６の深さは、確実にＰ型シリコン基板１に到達することが重要である。なお、Ｐ型シリコン層６は、後のプロセスで形成される、Ｐ+型アノード層１０及びＮ+型カソード層１３に対し、一定の間隔を隔てるように、平面的位置及びサイズが決められる。上記一定の間隔Ｗは、少なくともＮ型シリコン層４とＰ型シリコン層６とで形成されるＰＮ接合の接触電位差によって拡がる空乏層の幅以上とすることが必要である。本実施の形態では、Ｗ＝１０μｍとした。
【００３３】
図２（ｆ）は、図２（ｅ）のＰ型拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜７と、以前のプロセスで形成されて残っているＳｉＯ2膜５とを拡散マスクとして、Ｐ+型アノード層１０を選択拡散により形成した状態を示す。具体的には、前述同様、通常のフォトリソグラフィとエッチング手法とによるＳｉＯ2膜７とＳｉＯ2膜５の選択開孔部８の形成と、それに引き続く通常のＰ型不純物拡散手法による。
【００３４】
図２（ｇ）は、図２（ｆ）のＰ型拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜９と、図２（ｅ）のＰ型拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜７と、以前のプロセスで形成されて残っているＳｉＯ2膜５とを拡散マスクとして、Ｎ+型カソード層１３を選択拡散により形成した状態を示す。具体的には、前述同様、通常のフォトリソグラフィとエッチング手法とによるＳｉＯ2膜９とＳｉＯ2膜７とＳｉＯ2膜５の選択開孔部１１の形成と、それに引き続く通常のＮ型不純物拡散手法による。
【００３５】
図３は、本発明の第１の実施の形態による半導体磁気センサの製造方法の説明図であって、図２以降の工程の説明図である。ここで、図３（ａ）は、図２（ｇ）のＳｉＯ2膜を選択開孔した状態を示す図である。また、図３（ｂ）は、図２（ｇ）のＮ型拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜１２と、図２（ｆ）のＰ型拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜９と、図２（ｅ）のＰ型拡散時の押し込みプロセスの際に形成されたＳｉＯ2膜７と、以前のプロセスで形成されて残っているＳｉＯ2膜５とを選択開孔した後、成長温度を下げた気相成長によって、ポリシリコン層１５を形成して、本発明の半導体磁気センサの基本構造を完成した状態を示す。
【００３６】
具体的には、前述同様、通常のフォトリソグラフィとエッチング手法とによるＳｉＯ2膜１２とＳｉＯ2膜９とＳｉＯ2膜７とＳｉＯ2膜５の選択開孔部１４の形成と、それに引き続く低温気相成長手法による。この低温気相成長は、具体的には、ノンドープのＳｉＣｌ4を成長源とし、Ｈ2ガスをキャリアガスとして高周波誘導加熱炉内９００℃の温度下で、ポリシリコン層１５を、厚み４μｍで形成した。成長源にＳｉＣｌ4を使用した場合、この温度では、成長層はポリシリコンになってしまうと同時に、ＳｉＯ2膜上には何ら成長しないという利点がある。
【００３７】
なお、図３（ｂ）における、ポリシリコン層１５は、その平面的形態は、その両端がＰ型拡散層６に接していることが重要である。その理由は、磁界Ｈ-が作用した際のダイオード電流の一部が再結合中心の存在しない領域を流れないようにするためである。即ち、磁界Ｈに無関係な電流（オフセット電流）を少なくすることが、高感度を得るためには不可欠である。
【００３８】
図４は、本発明の実施の形態による半導体磁気センサの説明図である。図４（ａ）は断面図で、図４（ｂ）は平面図である。
【００３９】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
【００４０】
図５は、本発明の第２の実施の形態による半導体磁気センサの説明図である。図５（ａ）は全体構成図であり、図５（ｂ）は、完成体センサ素子の断面概略図である。また、図５（ｃ）は、同センサ素子の特性波形略図である。本発明では、図５（ａ）に示す通り、初段に前述の半導体磁気センサを配置し、その出力電流を、次段に設けたバイポーラトランジスタのベース、エミッター間に流し込むように接続一体化することにより、磁界Ｈの作用による、初段の半導体磁気センサの出力電流の変動を次段のバイポーラトランジスターで増幅して検知する。
【００４１】
即ち、次段バイポ−ラトランジスターのコレクター、エミッター間の電流ＩＣを観測することにより、初段半導体磁気センサの小さな電流変化が、バイポ−ラトランジスターの電流増幅率（通常、数十〜数百）を乗じた大きさでとらえることができるため、極めて高感度な半導体磁気センサを得ることが可能である。
【００４２】
図５（ｂ）は、本発明の半導体磁気センサの断面図である。左側に半導体磁気センサ部、右側にバイポーラトランジスター部を同一シリコン基板上に形成したものであり、両素子の接続はＳｉＯ2膜７上に形成したメタル（ＡＩ）膜によって、カソード電極メタル（ＡＩ）１７とベース電極メタル（ＡＩ）２０とを接続したものである。なお、製造プロセスの実際については、基本的に先に説明した製造方法の範囲内であるので、ここでは省略する。
【００４３】
図５（ｃ）に、コレクター電流波形の概略を示す。半導体磁気センサ部に磁界Ｈを作用させない場合の波形がＨ0であり、大きな値を示すが、磁界Ｈを図５（ａ）に示すように、図面の表側から裏側に向かって作用させた場合は、キャリアの消滅が起こり、波形Ｈ+のように小さな値となる。更に、磁界Ｈを逆向きに作用させた場合には、半導体磁気センサ内のキャリアが図面下方に偏向させられるため、見かけ上電流通路の断面積が減少し、Ｈ0より、やや小さなＨ-の波形が観測される。
【００４４】
なお、本発明の第２の実施の形態においては、次段の電流増幅素子はバイポーラトランジスター以外の、例えばノーマリオフ型の静電誘導トランジスター（以下、Bipoler  Mode  Static  Indactoin  Transistor；ＢＳＩＴと呼称する）等で置き換えても、機能的には一向に差し支えない。
【００４５】
（第３の実施の形態）
次に、本発明の第３の実施の形態による半導体磁気センサについて説明する。
【００４６】
図６は、本発明の第３の実施の形態による半導体磁気センサの説明図である。図６（ａ）は全体構成図であり、図６（ｂ）は等価回路図であり、図６（ｃ）は特性図である。本発明では、図６（ａ）に示すように、前記ポリシリコン層１５の位置が互いに逆向きになるような姿勢で、２個の半導体磁気センサを直列接続して初段に配置し、それらの接続点Ｔoから引き出された出力端子を次段に配置した電解効果型トランジスター（以下、ＦＥＴと略称する）のゲート電極に接続することにより、磁界の作用により変動するＴo、Ｔ1間の電圧を増幅して、ＦＥＴのドレイン、ソース間電圧として検知するものである。
【００４７】
即ち、初段の直列接続された半導体磁気センサの小さな電圧変化が、次段のＦＥＴの電圧増幅率（通常、数十）を乗じた大きさでとらえることができるため、極めて高感度な半導体磁気センサを得ることができるのである。 また、この実施の形態３では、基本的に電圧駆動型素子であるため、消費電力の極めて小さな半導体磁気センサを得ることができるのである。
【００４８】
図６（ｂ）は、図６（ａ）にて初段に配置されている、直列接続された半導体磁気センサの部分を、電気抵抗の接続回路に置き換えて描いた図である。Ｔ0、Ｔ1間及びＴ0、Ｔ2間の電圧は、Ｔ1，Ｔ2間の電圧Ｅ2を、それぞれ、ｒ2とｒ1の大きさに比例して按分されるので、例えば、磁界Ｈの作用が無い場合（Ｈ0）は、Ｅ2の半分の値になるが（同じ内部抵抗の半導体磁気センサを使用した時）、図６（ａ）に示すように、磁界Ｈが図面の裏側から表側に向かって作用させられた場合（Ｈ-）には、下部に位置する半導体磁気センサの抵抗ｒ2が大きくなるのに対し、上部の半導体磁気センサの抵抗ｒ1は、殆ど変わらないので、Ｔ0、Ｔ1間の電圧は高い方向に変動する。
【００４９】
図６（ｃ）は、磁界Ｈの作用と、次段のＦＥＴ（詳しくはノーマリオン型ＳＩＴを採用）のドレイン、ソース間出力特性の様子を描いたものである。 磁界Ｈが無い場合（Ｈ0）には、ＦＥＴのゲート電極Ｇとソース電極Ｓ間には、電源電圧Ｅ2の約半分の電圧が順方向バイアスとして印加され、波形はＨ0で示されたものとなる。また、磁界Ｈが図面上表側から裏側に向かって作用させられた場合（Ｈ+）には、上部に位置する半導体磁気センサの抵抗ｒ1が大きくなり、その分抵抗ｒ2は小さくなる。
【００５０】
従って、ＦＥＴのゲート電極Ｇとソース電極Ｓ間には、磁界Ｈが無い場合よりも低い順方向電圧が印加されることになり、波形はＨ+で示されたものとなる。更に、磁界Ｈが図面裏側から表側に向かって作用された場合には、逆にｒ2が大きくなるため、ゲート電極Ｇとソース電極Ｓ間には、高い順方向電圧が印加され、波形はＨ-で示したものとなる。
【００５１】
図６（ｃ）の特性波形の磁界依存性は、ＦＥＴのドレイン、ソース間電圧の観点からは、Ｖ-からＶ+の範囲での電圧変動として検知されるが、一方、ドレイン電流の観点では、Ｉ-からＩ+までの電流変動として検知される。従って、検知出力として、電流、電圧のいずれを採っても、高感度な半導体磁気センサとして使用し得るが、消費電力の観点からは当然電圧出力の方が好ましい。
【００５２】
（第４の実施の形態）
次に、本発明の第４の実施の形態の半導体磁気センサについて説明する。
【００５３】
図７は、本発明の第４の実施の形態による半導体磁気センサの説明図である。図７（ａ）は全体の構成図であり、図７（ｂ）は等価回路図であり、図７（ｃ）は特性図である。
【００５４】
図７（ａ）は、初段に配置した２個の半導体磁気センサの直列接続点Ｔ0からの電圧を、次段のＦＥＴのゲートＧ、ソースＳ間に逆方向バイアスとして印加されるようにしたものである。ちょうど先の図６（ａ）の初段部分の向きを逆転させた格好になっている。また、図７（ｂ）は、図７（ａ）で初段に配置されている、直列接続された半導体磁気センサの部分を電気抵抗の接続回路に置き換えて描いた図である。
【００５５】
磁界Ｈが作用されていない場合は、電源電圧Ｅ２’の半分の大きさの逆方向電圧がＦＥＴのゲートＧ、ソースＳ間に印加され、その波形は図７（ｃ）のＨ0で示されるものである。一方、磁界Ｈが図面上裏側から表側に向かって作用させられた場合（Ｈ-）には、図７（ａ）の下部に位置する半導体磁気センサの電気抵抗ｒ2が大きくなり、ＦＥＴのゲートＧ、ソースＳ間には大きな逆方向電圧が印加され、その波形は同図のＨ-で示されたものとなる。また、磁界Ｈの向きがこれと逆の場合（Ｈ+）には、反対に上部に位置する半導体磁気センサの電気抵抗ｒ1が大きくなるため、ＦＥＴへの逆方向電圧は小さくなり、波形はＨ+で示されたものとなる。
【００５６】
この実施の形態でも、ＦＥＴのドレイン、ソース間の検知できる出力信号は、電圧、電流のいずれを選んでも良いが、電圧変動の方は磁界Ｈの作用により、オン（通電）とオフ（絶縁）という両極端な通電モード（スイッチ動作）を示すので、低消費電力と合わせて、極めて魅力的な特徴である。なお、上記本発明の第３〜４の実施の形態に関する製造プロセスの実際については、基本的に先に説明した通常の手法の応用範囲であるので省略する。
【００５７】
（実施の形態５）
次に、本発明の第５の実施の形態について説明する。
【００５８】
図８は、本発明の第５の実施の形態による半導体磁気センサの説明図である。図８（ａ）は外観図であり、図８（ｂ）は、図８（ａ）のＡＡ断面図であり、図８（ｃ）は、図８（ａ）のＢＢ断面図である。
【００５９】
図８（ａ）は、Ｐ+型アノード層１０とＮ+型カソード層１３との間のＮ型シリコン層４の領域に、溝Ｖを形成し、その一側面のみに選択的にポリシリコン層１５を設けたものである。前述した半導体磁気センサとの大きな違いは、ポリシリコン層１５がＮ型シリコン層４の上面に形成されるのではなく、掘削された溝Ｖの側面に形成されるため、有効な磁界印加方向としては、前述した形態のものが素子の側面方向であったのに対し、この形態では素子の厚み方向となる。このことは、微弱な磁界に対して、良好な感応性が確保できる要素である上に、上記溝を複数個形成することにより、１素子の中に複数の半導体磁気センサユニットを容易に作り込めるため、更なる高感度が期待できる。
【００６０】
図８（ｂ）は、図８（ａ）のＡＡ断面概略図であり、また、図８（ｃ）は、同じくＢＢ断面概略図である。本発明の実施の形態の半導体磁気センサによれば、上記個々の半導体磁気センサユニットの電流経路の幅と溝を適切に設計することで、超高感度の素子を容易に得ることができる。尚、製造プロセスについては、前記と同様通常の手法の応用範囲内であるので詳述はしないが、溝Ｖの形成に際しては、通常のＨＦ、ＨＮＯ3系のシリコンエッチング液を用いたウエット処理や、プラズマエッチ等のドライ処理で実施可能である。
【００６１】
【発明の効果】
以上に説明したように、本発明によれば、高感度かつ低消費電力で製造が容易で、量産性の高い半導体磁気センサを提供することができる。
【００６２】
なお、本発明の実施に際しては、必ずしも発明の実施の形態項に述べた製造方法及び構成に限る必要はない。例えば、原料はシリコン以外の他の半導体基板でも良いし、また、導電型もＰ型Ｎ型いずれを選んでも良く、第一の半導体層をＰ型として説明したが、逆のＮ型でも構成できることは、当業者には明白のことである。更に、製造設備にも限定はないし、例えば、Ｎ型シリコン層４の形成も、ＩＣプロセス技術を活用して、イオン注入によるウェル形成等によっても良い。また、本実施の形態では、初段の磁気センサと次段のトランジスターの接続をＳｉＯ2膜上に配した、メタル膜で行ったが、これも各々の電極をシリコン内部で共通形成しても良い。また、本実施の形態では、高感度化のための次段トランジスタによる増幅段数を１段で行っているが、必要に応じては、これを増やすことも可能である。そしてまた、本発明の内容は、本発明によらない従来の半導体磁気センサや、ホール抵抗素子等に適用する事も可能なことである。更にまた、初段の半導体磁気センサと次段のトランジスターを別々に製造し、同一パッケージ内で接続するという、所謂マルチチップアセンブリーも当然可能なことである。
【００６３】
本発明による半導体磁気センサの実用面での応用としては、例えば、同一平面上に、３６０度の方位を適当に分割し、各方位に沿わせて半導体磁気センサを配置して、２次元対応の磁気方位センサとすることもできるし、更には、これらを、直交するＸＹＺの３面に貼り付けて、または３次元の表面上に形成して、３次元対応の磁気方位センサとすることも可能である。また、ポリシリコン層を表面に形成したもので形成する方向を変えたもの２個と、溝に形成したものを組み合わせることで、１表面上に３次元対応の磁気方位センサを形成することも可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体磁気センサの断面概略図。
【図２】本発明の第１の実施の形態による半導体磁気センサの製造方法の説明図。図２（ａ）は、Ｐ型半導体基板の断面概略図、図２（ｂ）は、Ｎ型シリコン基板上にＰ型シリコン層を形成した状態を示す図、図２（ｃ）は、図２（ａ）の基板にＮ型シリコン層を形成した状態を示す図、図２（ｄ）は、ＳｉＯ２膜を形成した状態を示す図、図２（ｅ）は、Ｐ型シリコン層を拡散した状態を示す図、図２（ｆ）は、Ｐ＋型アノード層を選択拡散により形成した状態を示す図、図２（ｇ）は、Ｎ−型カソード層を選択拡散により形成した状態を示す図。
【図３】本発明の第１の実施の形態による半導体磁気センサの製造方法の説明図であり、図２以降の工程の説明図。図３（ａ）は、図２（ｇ）でのＳｉＯ２膜を選択開孔した状態を示す図、図３（ｂ）は、図３（ａ）にて選択開孔した部分にポリシリコン層を形成した状態を示す図。
【図４】本発明の実施の形態による半導体磁気センサの磁界印加の説明図。図４（ａ）は断面図、図４（ｂ）は平面図。
【図５】本発明の第２の実施の形態による半導体磁気センサの説明図。図５（ａ）は全体構成図、図５（ｂ）は、完成体センサ素子の断面概略図、図５（ｃ）はコレクタ電流波形の図。
【図６】本発明の第３の実施の形態による半導体磁気センサの説明図。図６（ａ）は全体構成図、図６（ｂ）は等価回路図、図６（ｃ）は特性図。
【図７】本発明の第４の実施の形態による半導体磁気センサの説明図。図７（ａ）は全体構成図、図７（ｂ）は等価回路図、図７（ｃ）は特性図。
【図８】本発明の第５の実施の形態による半導体磁気センサの説明図。図８（ａ）は外観図、図８（ｂ）は、図８（ａ）のＡＡ断面図、図８（ｃ）は、図８（ａ）のＢＢ断面図。
【符号の説明】
１    Ｐ型シリコン単結晶基板
２    Ｎ型シリコン単結晶基板
３    Ｐ型シリコン層
４    Ｎ型シリコン層
５，７，９，１２，２６，２７    ＳｉＯ2膜
６    Ｐ型シリコン層
８    選択開孔部
１０    Ｐ+型アノード層
１１    選択開孔部
１３    Ｎ+型カソード層
１４    選択開孔部
１５    ポリシリコン層
１６    アノード電極メタル
１７    カソード電極メタル
１８    パッシベーション膜
１９    Ｐ型ベース層
２０    ベース電極メタル
２１    メタル膜（Ａｌ）
２２    Ｎ型エミッター層
２３    エミッター電極メタル
２４    Ｎ型コレクター層
２５    コレクター電極メタル
Ｗ    Ｐ型シリコン層とアノード層、カソード層との間隔
ｔ    Ｎ型シリコン層の厚み
Ｌ    アノード層とカソード層との間隔
Ｈ    磁界
Ｈ0   ゼロ磁界
Ｈ+   図面上表側から裏側に向かう磁界
Ｈ-   図面上裏側から表側に向かう磁界
Ｖ    溝
Ｔ0    ２個の直列接続された半導体磁気センサ同士の接続点端子
Ｔ1    下方に配置された半導体磁気センサの下部電極端子
Ｔ2    上方に配置された半導体磁気センサの上部電極端子
【図１】
0003995911.tif 000002
【図２】
0003995911.tif 000003
【図３】
0003995911.tif 000004
【図４】
0003995911.tif 000005
【図５】
0003995911.tif 000006
【図６】
0003995911.tif 000007
【図７】
0003995911.tif 000008
【図８】
0003995911.tif 000009