(57)【特許請求の範囲】
【請求項１】
一定の周波数の駆動パルスで動作させるインバータを有するコンバータ回路の出力電圧を検出し、この出力電圧検出値を用いて前記負荷コンデンサを設定電圧まで充電するコンデンサ充電方法において、
前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間における出力電圧の検出値を前記出力電圧検出値とすることを特徴とするコンデンサ充電方法。
【請求項２】
一定の周波数の駆動パルスで動作させる第１のインバータを有する主コンデンサ充電器が１台又は複数台並列に接続されたものと前記主コンデンサ充電器よりも高い一定の周波数の駆動パルスで動作させる第２のインバータを有する微調整用の従コンデンサ充電器とを並列接続し、前記主コンデンサ充電器を動作させることにより急傾斜で設定充電電圧直前まで前記負荷コンデンサの充電電圧を上昇させた後、前記主コンデンサ充電器の運転を停止させ、出力電力の小さな微調整用の従コンデンサ充電器のみを動作させて緩やかな勾配で負荷コンデンサを設定電圧まで充電するコンデンサ充電方法において、
前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間における出力電圧の検出値を前記出力電圧検出値とすることを特徴とするコンデンサ充電方法。
【請求項３】
前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間に複数の出力電圧を検出し、これら複数の出力電圧の検出値の平均値を演算し、この演算した平均値を前記出力電圧検出値とすることを特徴とする請求項１又は請求項２に記載のコンデンサ充電方法。
【請求項４】
前記駆動パルスがインバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間に出力電圧を４回以上検出し、これら検出値を比較し、その比較結果から前記検出値のうち、最大と最小の前記検出値を除外し、これら最大と最小の前記検出値を除外した残りの前記検出値の平均値を演算し、この演算した平均値を前記出力電圧検出値とすることを特徴とする請求項１ないし３のいずれかに記載のコンデンサ充電方法。
【請求項５】
前記第２のインバータを、前記第１のインバータよりも整数倍高い一定の周波数の駆動パルスで動作させると共に、前記第１と第２のインバータの駆動パルスが同期するように動作させることを特徴とする請求項２ないし４のいずれかに記載のコンデンサ充電方法。
【請求項６】
前記主コンデンサ充電器が複数台並列に接続される場合には、前記第２のインバータを、前記第１のインバータよりも整数倍高い一定の周波数の駆動パルスで動作させると共に、前記第１と第２のインバータの駆動パルスが同期するように動作させ、さらに、前記第１のインバータを同相又は異相で動作させることを特徴とする請求項２ないし５のいずれかに記載のコンデンサ充電方法。
【請求項７】
一定の周波数の駆動パルスで動作させるインバータを有するコンバータ回路の出力電圧を検出する検出回路と、該検出回路により得られた出力電圧の検出値のうち、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間における出力電圧の検出値を取り出して基準値と比較して前記駆動パルスを発生する制御回路とを備えたことを特徴とするコンデンサ充電装置。
【請求項８】
一定の周波数の駆動パルスで動作させる第１のインバータを有する主コンデンサ充電器が１台又は複数台並列に接続されたものと前記主コンデンサ充電器よりも高い一定の周波数の駆動パルスで動作させる第２のインバータを有する微調整用の従コンデンサ充電器とを並列接続し、前記主コンデンサ充電器を動作させることにより急傾斜で設定充電電圧直前まで前記負荷コンデンサの充電電圧を上昇させた後、前記主コンデンサ充電器の運転を停止させ、出力電力の小さな微調整用の従コンデンサ充電器のみを動作させて緩やかな勾配で負荷コンデンサを設定電圧まで充電するコンデンサ充電装置において、
出力電圧を検出する検出回路と、該検出回路により得られた出力電圧の検出値のうち、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間における出力電圧の検出値を取り出して基準値と比較して前記駆動パルスを発生する制御回路とを備えたことを特徴とするコンデンサ充電装置。
【請求項９】
出力電圧を検出する検出回路と、該検出回路により得られた出力電圧の検出値のうち、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間に複数の前記検出値を取り出し、これら複数の検出値の平均値を演算する手段を有し、該演算した平均値を出力電圧の検出値とし、該検出値と基準値と比較して前記駆動パルスを発生する制御回路とを備えたことを特徴とする請求項７又は請求項８に記載のコンデンサ充電装置。
【請求項１０】
出力電圧を検出する検出回路と、該検出回路により得られた出力電圧の検出値のうち、前記駆動パルスがインバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間に出力電圧を４回以上取り出し、これら検出値を比較し、その比較結果から前記検出値のうち、最大と最小の前記検出値を除外し、これら最大と最小の前記検出値を除外した残りの前記検出値の平均値を演算し、この演算した平均値を出力電圧の検出値とし、該検出値と基準値と比較して前記駆動パルスを発生する制御回路とを備えたことを特徴とする請求項７ないし請求項９のいずれかに記載のコンデンサ充電装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷コンデンサの電圧について高精度で安定した検出を行い、負荷コンデンサを設定電圧まで周期的に充電するコンデンサ充電方法及びその装置に関する。
【０００２】
【従来の技術】
コンデンサ充電器は、銅蒸気レーザやエキシマレーザなどの駆動パルスレーザの駆動パルス電源の初段のコンデンサ、つまり負荷コンデンサを高速に繰り返して充電するために用いられている。特に、エキシマレーザにあっては負荷コンデンサの高精度の充電が求められる場合が多い。
【０００３】
従来のコンデンサ充電器は、図６に示すようにインバータ部ＩＶとの出力に整流回路Ｒｅを接続して構成されている。すなわち、コンデンサ充電器は、直流電圧源ＤＣの出力する電力を制御し、直流電圧源ＤＣから供給される直流をインバータ部ＩＶにより交流（方形波交流電圧）に変換し、トランスＨにより昇圧された交流を整流回路Ｒｅにより整流し、この整流された電流により負荷コンデンサＣｄの充電を行う。
【０００４】
そして、制御部１００は、被充電対象の負荷コンデンサＣｄへの充電の制御を負荷コンデンサＣｄの充電電圧値を、分圧器Ｍ１により充電電圧値と比例関係にある測定電圧に分割し、その測定電圧と、負荷コンデンサＣｄの充電電圧の目標値を示す設定電圧との比較を行うことで制御している。すなわち、制御部１００は、分圧器Ｍ１からの測定電圧が、内部に設定されている設定電圧を超えたか否かの判定を行い、超えている場合に、その時点でインバータ部ＩＶを停止させて、負荷コンデンサＣｄへの充電を停止させる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のコンデンサ充電器は、アナログ制御方式を行っているため、出力電圧を連続して検出する。このようなアナログ制御では、高周波スイッチング動作によって生じるノイズにより、検出した出力電圧値に影響を及ぼさないように制御部にノイズ対策が必要となる。検出でのノイズ対策として十分な大きさのフィルタが検出回路の入力側に用いられる。この結果、検出電圧値が実際の出力電圧値よりも遅れて検出されることになり、高精度な充電を行うことができない。
そこで本発明は、上記の問題点に鑑み、高精度で安定した負荷電圧の検出値を得ることができ、高速かつ高精度の出力電圧を得ることができるコンデンサ充電方法及びその装置を提供することを課題とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明の請求項１は、一定の周波数の駆動パルスで動作させるインバータを有するコンバータ回路の出力電圧を検出し、この出力電圧検出値を用いて前記負荷コンデンサを設定電圧まで充電するコンデンサ充電方法において、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間における出力電圧の検出値を前記出力電圧検出値とするコンデンサ充電方法を提供する。
【０００７】
上記課題を解決するために本発明の請求項２は、一定の周波数の駆動パルスで動作させる第１のインバータを有する主コンデンサ充電器が１台又は複数台並列に接続されたものと前記主コンデンサ充電器よりも高い一定の周波数の駆動パルスで動作させる第２のインバータを有する微調整用の従コンデンサ充電器とを並列接続し、前記主コンデンサ充電器を動作させることにより急傾斜で設定充電電圧直前まで前記負荷コンデンサの充電電圧を上昇させた後、前記主コンデンサ充電器の運転を停止させ、出力電力の小さな微調整用の従コンデンサ充電器のみを動作させて緩やかな勾配で負荷コンデンサを設定電圧まで充電するコンデンサ充電方法において、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間における出力電圧の検出値を前記出力電圧検出値とするコンデンサ充電方法を提供する。
【０００８】
上記課題を解決するために本発明の請求項３は、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間に複数の出力電圧を検出し、これら複数の出力電圧の検出値の平均値を演算し、この演算した平均値を前記出力電圧検出値とすることを特徴とする請求項１又は請求項２に記載のコンデンサ充電方法を提供する。
【０００９】
上記課題を解決するために本発明の請求項４は、前記駆動パルスがインバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間に出力電圧を４回以上検出し、これら検出値を比較し、その比較結果から前記検出値のうち、最大と最小の前記検出値を除外し、これら最大と最小の前記検出値を除外した残りの前記検出値の平均値を演算し、この演算した平均値を前記出力電圧検出値とする請求項１ないし３のいずれかに記載のコンデンサ充電方法を提供する。
【００１０】
上記課題を解決するために本発明の請求項５は、前記第２のインバータを、前記第１のインバータよりも整数倍高い一定の周波数の駆動パルスで動作させると共に、前記第１と第２のインバータの駆動パルスが同期するように動作させる請求項２ないし４のいずれかに記載のコンデンサ充電方法を提供する。
【００１１】
上記課題を解決するために本発明の請求項６は、前記主コンデンサ充電器を複数台並列に接続される場合には、前記第２のインバータを、前記第１のインバータよりも整数倍高い一定の周波数の駆動パルスで動作させると共に、前記第１と第２のインバータの駆動パルスが同期するように動作させ、さらに、前記第１のインバータを同相又は異相で動作させる請求項２ないし５のいずれかに記載のコンデンサ充電方法を提供する。
【００１２】
上記課題を解決するために本発明の請求項７は、一定の周波数の駆動パルスで動作させるインバータを有するコンバータ回路の出力電圧を検出する検出回路と、該検出回路により得られた出力電圧の検出値のうち、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間における出力電圧の検出値を取り出して基準値と比較して前記駆動パルスを発生する制御回路とを備えたことを特徴とするコンデンサ充電装置を提供する。
【００１３】
上記課題を解決するために本発明の請求項８は、一定の周波数の駆動パルスで動作させる第１のインバータを有する主コンデンサ充電器が１台又は複数台並列に接続されたものと前記主コンデンサ充電器よりも高い一定の周波数の駆動パルスで動作させる第２のインバータを有する微調整用の従コンデンサ充電器とを並列接続し、前記主コンデンサ充電器を動作させることにより急傾斜で設定充電電圧直前まで前記負荷コンデンサの充電電圧を上昇させた後、前記主コンデンサ充電器の運転を停止させ、出力電力の小さな微調整用の従コンデンサ充電器のみを動作させて緩やかな勾配で負荷コンデンサを設定電圧まで充電するコンデンサ充電装置において、出力電圧を検出する検出回路と、該検出回路により得られた出力電圧の検出値のうち、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間における出力電圧の検出値を取り出して基準値と比較して前記駆動パルスを発生する制御回路とを備えたことを特徴とするコンデンサ充電装置を提供する。
【００１４】
上記課題を解決するために本発明の請求項９は、出力電圧を検出する検出回路と、該検出回路により得られた出力電圧の検出値のうち、前記駆動パルスが前記インバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間に複数の前記検出値を取り出し、これら複数の検出値の平均値を演算する手段を有し、該演算した平均値を出力電圧の検出値とし、該検出値と基準値と比較して前記駆動パルスを発生する制御回路とを備えたことを特徴とする請求項７又は請求項８に記載のコンデンサ充電装置を提供する。
【００１５】
上記課題を解決するために本発明の請求項１０は、出力電圧を検出する検出回路と、該検出回路により得られた出力電圧の検出値のうち、前記駆動パルスがインバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間に出力電圧を４回以上取り出し、これら検出値を比較し、その比較結果から前記検出値のうち、最大と最小の前記検出値を除外し、これら最大と最小の前記検出値を除外した残りの前記検出値の平均値を演算し、この演算した平均値を出力電圧の検出値とし、該検出値と基準値と比較して前記駆動パルスを発生する制御回路とを備えたことを特徴とする請求項７ないし請求項９のいずれかに記載のコンデンサ充電装置を提供する。
【００１６】
【発明の実施の形態】
本発明のコンデンサ充電は、コンバータ内の共振インダクタンスと共振コンデンサとの共振周波数により決定する周波数でスイッチング素子を高周波で繰り返しスイッチングし、このスイッチングの駆動パルス幅を上昇させたい出力電圧に応じて制御することにより電力供給量の調整を行い，負荷コンデンサを高速に目標電圧値まで充電するものである。電力供給量を調節するスイッチング素子の駆動パルス幅は、出力電圧の検出値によって判断し、その幅を制御する。
【００１７】
出力電圧の検出値は、ある駆動パルスがインバータに入力されてからその駆動パルス幅内であって前記負荷コンデンサに電流が流れない期間、すなわち、出力電圧が上昇しない期間に検出された出力電圧の検出値を出力電圧検出値とする。この検出した出力電圧検出値をもとに、次の半周期後のスイッチング素子をオンして電力を供給し、出力電圧値を上昇させるか否かの判断を、さらには、スイッチング素子をオンする場合には、電力の供給量を制御するオン時間の決定をする制御を行う。
【００１８】
以下、図面を参照して本発明の実施の形態について説明する。図１に、共振型インバータと整流回路からなるコンバータ回路とその制御回路で構成されるコンデンサ充電器の構造を示す。共振型インバータはインバータ部ＩＶ、共振インダクタＬｒ、変圧器Ｈ、及び共振コンデンサＣｄなどから構成されている。この図において、インバータ部ＩＶは、ＦＥＴ（電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのスイッチング素子Ｓ１〜Ｓ４で構成された駆動パルス幅変調型のものであり、商用の交流電圧を整流した直流電圧源ＤＣの出力する直流電圧を、方形波交流電圧（以下、交流電圧とする）に変換する。
【００１９】
インバータ部ＩＶは、交流電圧を発生させるとき、スイッチング素子Ｓ３，Ｓ２の組み合わせと、スイッチング素子Ｓ１，Ｓ４の組み合わせとを、交互にオン状態とするように入力される駆動パルス列の制御により、直流電圧から交流電圧への変換を行う。昇圧用の変圧器Ｈは、１次側において、一方の端子が共振インダクタＬR を介して、また他方の端子が直接にインバータ部ＩＶに接続されている。また、変圧器Ｈは、２次側において、端子間に共振コンデンサＣｒが介挿され、整流回路Ｒｅに接続されている。なお、共振コンデンサＣｒは１次側に接続されていても良い。整流回路Ｒｅは、整流ダイオードＤ１〜Ｄ４で構成されており、変圧器Ｈから出力される昇圧された交流電圧を全波整流して、直流の充電電流として負荷コンデンサＣｄへ出力する。
【００２０】
次に、制御回路１について説明する。出力電圧を所定の比率で分圧する分圧器２を通して検出回路３により検出される。分圧器２も検出回路３も通常のものなので説明を省くが、検出回路３の入力、出力側には遅れ要素となるキャパシタンスを含むフィルタ回路は接続されていないのが好ましい。検出回路３で検出された出力電圧の検出値はアナログ・ディジタル・コンバータ（Ａ／Ｄ）４によりディジタル値に変換される。ディジタル化された検出電圧は、インバータのスイッチング周期よりも十分に短い時間間隔で、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）６内の図示しないレジスタに逐次的に取り込まれる。そして、ＣＰＵ（中央処理装置）５で作り出されるスイッチング素子の駆動信号の基準となるパルス（基準の駆動パルス）をもとに、特定の期間のみ、すなわち、ある駆動パルスが共振型インバータに入力されてからその駆動パルス幅内であって負荷コンデンサＣｄに電流が流れないため、出力電圧が上昇しない期間にＦＰＧＡ６内のレジスタに記憶された出力電圧の検出値がＣＰＵ５からの信号で読み出され，ＣＰＵ５内のＲＡＭ５ａに保存される。
【００２１】
また、ＣＰＵ５は前述した基準の駆動パルスとＲＡＭ５ａに保存された値をもとに予測制御のための演算処理などを行い、スイッチング素子のオン時間を決定するパルス信号が作られ，ＦＰＧＡ６によって、インバータのスイッチング素子Ｓ１及びＳ４用、又はスイッチング素子Ｓ２及びＳ３用の信号として振り分けられて、ドライブ回路７に送られる。ドライブ回路７では，この信号をもとに駆動用電圧がつくられ、インバータのスイッチング素子に印加され、スイッチング動作を行う。ここで、ＦＰＧＡ６の他にＣＰＬＤ（コンプレックス・プログラマブル・ロジック・デバイス）などを用いてもよい。また、ＦＰＧＡ６又はＣＰＬＤを用いずにＣＰＵ５のみで前記の処理を行ってもよい。
【００２２】
次に、図２及び図３によりこのコンデンサ充電装置のスイッチング半周期での回路動作を説明する。図２は、横軸はいずれも時間を示し、上段では縦軸にスイッチング素子Ｓ１とＳ４の駆動パルスとスイッチング素子Ｓ２とＳ３の駆動パルスを、中段では共振用コンデンサの電流と負荷コンデンサの電流を、下段では出力電圧をそれぞれ示している。図３は、コンデンサ充電器のスイッチング半周期での回路動作を３つの動作領域に分けて考えた場合のそれぞれの領域における電流の流れを示したものである。
【００２３】
図２における期間ａは、図３(a) に示すように，スイッチング素子Ｓ１とＳ４とがオン状態のときに、２次側の整流ダイオードＤ１とＤ４が導通し始めるまでの期間、すなわち、共振コンデンサＣｒの電圧が負荷コンデンサＣｄの電圧よりも低い場合である。この間は，共振コンデンサＣｒのみに電流が流れ、負荷コンデンサＣｄに電流が流れない期間となるため、出力電圧、つまり負荷コンデンサＣｄの電圧が一定の状態となる。この発明では、スイッチング素子Ｓ１とＳ４又はＳ３とＳ２に駆動パルスが与えられている状態で、出力電圧が一定の期間を出力電圧検出期間ａとし、その出力電圧検出期間ａで検出された検出値の１ないし複数を出力電圧検出値として用いる。
【００２４】
そして、共振コンデンサＣｒが負荷コンデンサＣｄの電圧とほぼ一致するまで充電されると、図３(b) に示すように、２次側の整流ダイオードＤ１とＤ４が導通し始めるため（図２中の時刻ｔ２) 、負荷コンデンサＣｄに電流が流れる期間となる。このため，図２の出力電圧上昇期間ｂでは，負荷コンデンサＣｄにも充電されることにより出力電圧が上昇する。これは、スイッチング素子Ｓ1 とＳ４がオン状態にある間続く。
【００２５】
スイッチング素子Ｓ1 とＳ４がオフした後は、図３(c) に示すようにスイッチング素子ング素子Ｓ３及びＳ２の内部ダイオードを通して入力側にエネルギーが回収される。この期間も、２次側の整流ダイオードＤ１とＤ４が導通するため，負荷コンデンサＣｄに電流が流れる期間となり、出力電圧は上昇する（図２の期間ｃ) ）。以上の記載から分かるように、出力電圧の検出は、出力電圧が一定となる期間、図２の時刻ｔ１〜ｔ２（出力電圧検出期間ａ）内で行うために、検出回路の前段に遅れ要素となるフィルタ回路を設けなくとも正確かつ安定に出力電圧を検出することができる。さらに、図２の最下段に示すように、スイッチング素子がオンする時の瞬時的なノイズの発生の影響を受けないと考えられる十分の一定期間を回避したスイッチング素子のオンする時点ｔ１より後のｔｓの時点から、同様に２次側の整流ダイオードの導通による瞬時的なノイズの発生を十分に避けるため、この影響を回避できるにように２次側の整流ダイオードの導通する時点ｔ２よりも前の時点ｔｆの間に行うのが好ましい。
【００２６】
次に、出力電圧の検出とその検出値を用いた制御方法とについて具体的に説明する。ＣＰＵ５は、前述した基準の駆動パルスがオンとなった、つまり発生された後に、出力電圧検出期間ａになると、ＦＰＧＡ６の図示しないレジスタに記憶された出力電圧の検出値を読み出されるように予めＣＰＵ５の設定をしておく。この読み出された出力電圧の検出値はＣＰＵ５内のＲＡＭ５ａに保存される。図２下段の出力電圧波形に示したように，ある駆動パルスおいて、出力電圧検出期間ａで検出した出力電圧検出値がＶｎであるとする。このとき、出力電圧検出値Ｖｎよりも半周期前の出力電圧検出期間で検出し、ＣＰＵ５のレジスタ内に記憶させておいた出力電圧値Ｖｎ-1とＶｎとから、この間に上昇した出力電圧ΔＶｎ＝Ｖｎ−Ｖｎ-1を演算する。この結果を利用して、次の半周期で上昇する電圧値ΔＶｎ+1はΔＶｎと同じであるとして、次の出力電圧値Ｖｎ+1＝Ｖｎ＋ΔＶｎと予測する。
【００２７】
次に、Ｖｎ+1と目標出力電圧Ｖｆとの比較を行う。予測した次の出力電圧Ｖｎ+1が目標出力電圧Ｖｆよりも小さい場合（Ｖｎ+1＜Ｖｆ）は、予め決めたほぼ一定のパルス幅で動作させる。予測した次の出力電圧Ｖｎ+1が目標出力電圧Ｖｆよりも大きくなった場合（Ｖｎ+1＞Ｖｆ）には、ここで始めてパルス幅の制御を行う必要がある。まず、ΔＶ＝Ｖｆ−Ｖｎ+1を演算し、目標電圧までに上昇させる電圧値を求める。ここで、ΔＶの電圧を上昇させるのに必要なスイッチング素子のオン時間の演算は，ＣＰＵ５で予めスイッチング素子のオン時間と出力電圧上昇との関係を求めておき、記憶させておいた値を利用して行う。
【００２８】
ここで、スイッチング素子のオン時間を変化させたときに１回のスイッチング周期の半周期での出力電圧上昇分は，スイッチング素子がオン状態による出力電圧上昇期間ｂ及びスイッチング素子をオフした後の２次側整流ダイオードの導通期間（図２の期間ｃ）によるものである。スイッチング素子のオン時間と出力電圧上昇との関係は、スイッチング素子のオン時間に対して半周期で上昇する出力電圧とが１対１の関係となるようにする。特に、駆動パルスがオンした時点から電圧が上昇しない時間ｔａをＣＰＵ５のＲＯＭ５に記憶させておく。また、スイッチング素子のオン時間と電圧上昇分が比例関係となる場合は、ΔＶ／ΔｔをＣＰＵ５に記憶させておく。演算では、この記憶させておいた関係を利用して、出力電圧上昇期間ｂでのスイッチング素子のオン時間ｔｘを求め、次に，この結果に時間ｔａを足し合わせ，スイッチング素子のオン時間ｔｏｎ＝ｔａ＋ｔｘを求める。得られたスイッチング素子のオン時間ｔｏｎから、最後の半周期のパルス幅を制御する。
【００２９】
出力電圧の検出は、出力電圧検出期間ａでは一定となるため、この間に１回だけ出力電圧の検出をすればよいが、しかし、さらに検出値の精度を上げるため、ＦＰＧＡ６で複数個の検出値の平均値を求める演算処理を行い、逐次的に平均化した出力電圧検出値をＦＰＧＡ６の図示しないレジスタに保管しておく。前述した方法と同様にこの平均化した検出値を出力検出値として出力電圧検出期間ａにＣＰＵ５に取り込み、ＣＰＵ５の図示しないレジススタに記憶されてもよい。また、ノイズの影響を受ける可能性のある検出値を除くことによりさらに出力電圧検出の高精度化を図るため、前述したＦＰＧＡ６で複数個、例えば４つ以上の検出値を用い、それら検出値の平均値を求める演算処理を行う際に、４つ以上の検出値を互いに値を比較し、最大値及び最小値となる検出値をそれぞれ除き、残りの２つ以上の検出値の平均値を求めて、その平均化した検出値を出力電圧検出値としてもよい。
【００３０】
ここで、検出される出力電圧値Ｖｎ、Ｖｎ-1はディジタル化された値である。実際には、スイッチング素子のスイッチング半周期の充電量で上昇する電圧値ΔＶｎはコンデンサＣｄの充電電圧が上昇するのに伴い僅かづつ小さくなる。すなわち、上記上昇電圧値ΔＶｎにおいて、ｎは自然数であり、上昇電圧値ΔＶ１、ΔＶ２、ΔＶ３、ΔＶ４、・・・・・は同一の設定パルス幅で充電される電圧が徐々に小さくなっていく。しかし、その半周期一回での電圧上昇分の差は出力電圧値が大きくなるに伴い小さくなり、目標電圧Ｖｆの比較的直前では隣り合う電圧上昇分はほとんど等しくなる。
【００３１】
ここでは、出力電圧が、目標電圧Ｖｆよりも低い電圧であって、スイッチング素子のスイッチング半周期での充電量の差が小さくなる程度まで充電された電圧V １になった後に、あるスイッチング素子半周期で上昇する電圧分ΔV ｎと次のスイッチング素子半周期で上昇する電圧分ΔVn+1とがほぼ同じであるとして次の半周期後の出力電圧Vn+1を予測してスイッチング素子のオン時間を制御する。
【００３２】
スイッチング素子のオン時間を変化させたときに１回のスイッチング半周期での出力電圧上昇分は，入力電圧が変動するとその出力電圧の上昇分も変わる。ただし、目標出力電圧の制度が十分高く充電することができれば、出力電圧の検出する手段を省くために、入力電圧の変動を考慮しなくてもよい。入力電圧の変動分を考慮する場合は、コンデンサ充電器において、入力電圧を検出する検出回路を備えておく。また、制御回路内のＣＰＵでは、入力電圧に応じたスイッチング素子のオン時間に対して半周期で上昇する出力電圧とが１対１の関係を記憶しておき、この検出した入力電圧の検出値をもとにして、前述したパルス幅の制御をする。
【００３３】
また、目標電圧値Ｖｆは、制御回路内のＣＰＵに設定され、負荷コンデンサＣｄに対する充電電圧値Ｖ１の目標である最終設定電圧である。なお、この駆動パルスの最大幅は、スイッチング素子Ｓ１〜Ｓ４のオン／オフ動作において、隣り合う駆動パルスによりスイッチング素子Ｓ１とＳ２又はＳ３とＳ４が同時にオン状態となって短絡することが無く、そのスイッチング周波数で正常にコンデンサ充電器を動作させることができる範囲で可能な最大デューティーサイクルのパルス幅として求められる。充電時間に余裕がある場合には最大駆動パルス幅より小さく設定された駆動パルス幅の駆動パルスでも良く、また幾つか前の駆動パルス幅を調整したり、駆動パルス数を調整しても良い。ここで、充電初期においては、一定の駆動パルス幅よりも小さな一定の駆動パルス幅、又は徐々に大きくなる駆動パルス幅のソフトスタート用駆動パルスで充電を開始するようにしても良い。
【００３４】
上述した実施形態では、単一のコンデンサ充電器で負荷コンデンサを充電する例について述べたが、図４に示すように出力容量の大きな前述のような主コンデンサ充電器Ｍにそれに比べて出力容量の小さな従コンデンサ充電器Ｓを並列接続し、最初の充電から最終駆動パルスの一つ前の駆動パルスによる充電電力は主コンデンサ充電器Ｍで、又は主コンデンサ充電器Ｍと従コンデンサ充電器Ｓとで供給し、そして少なくとも最終駆動パルスによる充電電力を従コンデンサ充電器Ｍから供給するようにしても良い。この場合には、主コンデンサ充電器Ｍと従コンデンサ充電器Ｓの出力電圧は実質的に等しく、電力供給量は主コンデンサ充電器Ｍが従コンデンサ充電器Ｓに対して数倍から数十倍であり、駆動パルスの周波数は従コンデンサ充電器Ｓが主コンデンサ充電器Ｍに対して数倍から数十倍であるであって、駆動パルスが互いに同期することが好ましい。
【００３５】
なお、主コンデンサ充電器Ｍと従コンデンサ充電器Ｓとは、図１の構成と同様であり、各々のインバータ部ＩＶ１，ＩＶ２が図１のインバータ部ＩＶに対応し、整流回路Ｒｅ１，Ｒｅ２が図１の整流回路Ｒｅに対応し、共振回路Ｋ１，Ｋ２が変圧器Ｈ，共振インダクタＬｒ，共振コンデンサＣｒとで構成された回路と同様である。そして、制御回路１は、インバータ部ＩＶ１，ＩＶ２それぞれの制御回路を有し、それぞれの制御回路は図１に示したと同様な回路からなる。
【００３６】
主コンデンサ充電器Ｍと従コンデンサ充電器Ｓとから構成されるコンデンサ充電器の出力電圧を図５に示す。目標電圧より低いある電圧Ｖ１までは、主コンデンサ充電器Ｍと従コンデンサ充電器Ｓを運転し、急傾斜で負荷コンデンサの充電電圧を上昇させた後、主コンバータ回路の運転を停止させ、出力電力の小さな微調整用コンバータ回路のみを動作させて緩やかな勾配で負荷コンデンサを目標電圧まで充電する。
【００３７】
また、主コンデンサ充電器Ｍと従コンデンサ充電器Ｓとは、回路構成が同一であっても良いが、例えば主コンデンサ充電器Ｍが必要とされる充電電力の９９％以上を供給し、従コンデンサ充電器Ｓが１％以下であるとすれば、従コンデンサ充電器Ｓは共振型の回路構成ではなくとも電力損失が小さいので、共振型でない一般的な駆動パルス幅制御型の高周波インバータ部を用いた回路構成であっても良い。
【００３８】
さらに、図４示した実施例で主コンデンサ充電器Ｍが複数台並列に接続される場合には、従コンデンサ充電器Ｓのインバータを、主コンデンサ充電器Ｍのインバータよりも整数倍高い一定の周波数の駆動パルスで動作させると共に、これらインバータの駆動パルスが同期するように動作させ、さらに、主コンデンサ充電器Ｍのインバータを同相又は異相で動作させるのが好ましい。
【００３９】
以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【００４０】
また、以上の説明では駆動パルスの幅は許容される最大駆動パルス幅、又は設定駆動パルス幅として説明したが、駆動パルスの幅は負荷コンデンサを目標電圧値まで充電する充電時間の設定に応じて決められ、設定された充電時間内に充電しなければならないのは勿論であるが、設定された充電時間よりも速すぎると放電により充電電圧が下がってしまうという問題が起こるので、目標電圧値まで充電が設定された充電時間の少し前に終了するよう、駆動パルスの駆動パルス幅を決定するのが好ましい。
【００４１】
【発明の効果】
本発明は以上述べたような特徴を有しており、目標電圧まで充電するコンデンサ充電器の検出を負荷電圧が上昇しない一定の期間に行うことにより、安定した精度の高い負荷電圧値を得ることができ、これによりコンデンサの充電精度を向上させることが可能である。
【図面の簡単な説明】
【図１】  本発明の第1 の実施形態によるコンデンサ充電器を説明するための図である。
【図２】  並列共振型コンバータのスイッチング素子ング素子Ｓ１とＳ４の駆動パルスとスイッチング素子ング素子Ｓ２とＳ３駆動パルスと、共振用コンデンサ電流と負荷コンデンサ電流とに流れる電流との関係、及び負荷コンデンサの出力電圧との関係を示す図である。
【図３】  並列共振型コンバータの半周期を３つの領域で分割した場合の領域aから領域ｃの動作を示した説明図である。
【図４】  本発明の第２の実施形態によるコンデンサ充電器の構成を示す図である。
【図５】  本発明の第２の実施形態によるコンデンサ充電器の出力電圧の動作波形を示した図である。
【図６】  従来の並列共振型コンバータの構成を示す概念図である。
【符号の説明】
１−制御回路                      ２−分圧器
３−出力電圧検出用の検出回路      ４−アナログ・ディジタル・コンバータ
５−ＣＰＵ                        ６−ＦＰＧＡ（フィールド・プログラマ
ブル・ゲート・アレイ）
ＩＶ−インバータ部                Ｒｅ−整流回路
Ｈ−変圧器                        Ｃｄ−負荷コンデンサ
【図１】
0003867842.tif 000002
【図２】
0003867842.tif 000003
【図３】
0003867842.tif 000004
【図４】
0003867842.tif 000005
【図５】
0003867842.tif 000006
【図６】
0003867842.tif 000007