(57)【特許請求の範囲】
【請求項１】
送信機とアンテナの間に介在させて両者のインピーダンスを整合させるためにインダクタ回路を備えたアンテナチューナにおいて、
バリコンやコンデンサ群を用いた本可変キャパシタ回路と、
バリキャップダイオードを用いた予備可変キャパシタ回路と、
整合制御にあたっては、前記予備可変キャパシタ回路を用いて整合制御を行って整合条件を得たあと、前記整合条件に調整した本可変キャパシタ回路を用いるように制御する制御回路と、
予備可変キャパシタ回路を用いるときには、アンテナチューナに入力される送信機の出力を前記バリキャップダイオードの耐圧に応じて抑制し、本可変キャパシタ回路を用いるときには、アンテナチューナに入力される送信機の出力を通常の出力に回復させる出力制御回路と
を備えていることを特徴とするアンテナチューナ。
【請求項２】
送信機とアンテナの間に介在させて両者のインピーダンスを整合させるために、バリコンやコンデンサ群を用いた本可変キャパシタ回路と、バリキャップダイオードを用いた予備可変キャパシタ回路と、を備えたアンテナチューナの制御方法であって、
整合制御にあたっては、
まず、アンテナチューナに入力される送信機の出力を前記バリキャップダイオードの耐圧に応じて抑制した状態で、前記予備可変キャパシタ回路を用いて整合制御を行って整合条件を得たあと、
アンテナチューナに入力される送信機の出力を通常の出力に回復させた状態で、前記本可変キャパシタ回路を用いて前記整合条件に調整して整合制御することを特徴とするアンテナチューナに用いる制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送信機とアンテナとの間に介在させるアンテナチューナおよびその制御方法に関するものである。
【０００２】
【従来の技術】
従来より、送信機（送受信機の送信部を含む。）とアンテナとの間に介在させるアンテナチューナとしては、送信機側に内蔵される形式もあり、また送信機側とは独立して外部に接続する形式もある。
また、アンテナチューナに用いる可変容量素子の構成としては、図２のように、容量素子として可変容量式のバリコンを用いる構成と、図３のように、容量素子として複数の固定容量のコンデンサを組み合わせる構成とがある。
前記バリコンは制御回路からの信号に基づいてモータ等を回転駆動することによって容量を変えるように構成されたものであり、前記コンデンサを組み合わせるものは、制御回路からの信号に基づいて複数のコンデンサをそれぞれリレーで接続／非接続制御することによって合成容量を変えるように構成されたものである。
【０００３】
【発明が解決しようとする課題】
ところが、上述したような従来のバリコンやコンデンサを組み合わせる構成のアンテナチューナは、整合制御のためにモータやリレーの動作が必要であるため、電力の消費量が少なくないという問題や、動作に時間がかかるという問題があった。
【０００４】
そこで、本発明は、消費電力量が少なく、また、高速制御が可能なバリキャップダイオードを用いたアンテナチューナとその制御方法を提供することを目的としてなされたものである。
【０００５】
【課題を解決するための手段】
本発明の請求項１にかかるアンテナチューナでは、
送信機とアンテナの間に介在させて両者のインピーダンスを整合させるためにインダクタ回路を備えたアンテナチューナにおいて、
バリコンやコンデンサ群を用いた本可変キャパシタ回路と、
バリキャップダイオードを用いた予備可変キャパシタ回路と、
整合制御にあたっては、前記予備可変キャパシタ回路を用いて整合制御を行って整合条件を得たあと、前記整合条件に調整した本可変キャパシタ回路を用いるように制御する制御回路と、
予備可変キャパシタ回路を用いるときには、アンテナチューナに入力される送信機の出力を前記バリキャップダイオードの耐圧に応じて抑制し、本可変キャパシタ回路を用いるときには、アンテナチューナに入力される送信機の出力を通常の出力に回復させる出力制御回路と
を備えるという手段を講じた。
請求項２にかかるアンテナチューナの制御方法では、
送信機とアンテナの間に介在させて両者のインピーダンスを整合させるために、バリコンやコンデンサ群を用いた本可変キャパシタ回路と、バリキャップダイオードを用いた予備可変キャパシタ回路と、を備えたアンテナチューナの制御方法であって、
整合制御にあたっては、
まず、アンテナチューナに入力される送信機の出力を前記バリキャップダイオードの耐圧に応じて抑制した状態で、前記予備可変キャパシタ回路を用いて整合制御を行って整合条件を得たあと、
アンテナチューナに入力される送信機の出力を通常の出力に回復させた状態で、前記本可変キャパシタ回路を用いて前記整合条件に調整して整合制御するようにした。
【０００６】
【作用】
本発明にかかるアンテナチューナおよびその制御方法では、整合制御にあたっては、まず、前記予備可変キャパシタ回路を用いて整合制御を行って整合条件を 得、そのあと、本可変キャパシタ回路を前記整合条件に調整して用いる。従って、予備可変キャパシタ回路を用いた整合制御の過程では、バリキャップダイオー ドを制御するので、電力消費量が少なく、動作も高速である。なお、インダクタ回路は必要に応じて制御してもよい。
そして、予備可変キャパシタ回路を用いるときには、アンテナチューナに入力される送信機の出力を前記バリキャップダイオードの耐圧に応じて抑制するので、一般的に耐圧がバリコンやコンデンサより低いバリキャップダイオードを用いて整合制御を行うことができるのである。
【０００７】
【発明の実施の形態】
以下に、本発明にかかるアンテナチューナとその制御方法を、前記アンテナチューナの実施の形態を示した図面に基づいて詳細に説明する。
【０００８】
図１において、
１は送信機（もしくは送信部）であり、出力制御信号によってその出力を通常の出力と、抑制された出力とに制御可能に構成されている。
２は整合検出回路であり、アッテネータを介して入力される入射波電圧と反射波電圧とに基づいてＳＷＲ（定在波比）を検出するＳＷＲ検出回路２１と、送信機側インピーダンスとアンテナ側インピーダンスを検出するインピーダンス検出回路２２と、入射波と反射波の位相差を検出する位相差検出回路２３とを備えている。
以上の整合検出回路２から出力される各検出信号は制御回路（ＣＰＵ）６に入力される。
【０００９】
３は可変インダクタ回路であり、制御回路（ＣＰＵ）６からの制御信号で制御される切り換え回路３１によって種々のインダクタンスに切り換えることができる。
４は本可変キャパシタ回路であり、複数のコンデンサを、制御回路（ＣＰＵ）６からの制御信号で制御される切り換え回路４１によって接続／非接続制御して種々の静電容量に切り換えることができる。
【００１０】
５はバリキャップダイオードを用いた予備可変キャパシタ回路であり、制御回路（ＣＰＵ）６からの制御信号によってバリキャップダイオードの静電容量を制御することによって整合制御ができるように構成されている。
【００１１】
７はスルー切り換えスイッチであり、整合制御のために整合状態を検出する場合には整合検出回路側に切り換え、整合制御が不要の場合にはスルー側へ切り換えるように制御回路（ＣＰＵ）６によって制御される。
８は整合回路切り換えスイッチであり、整合制御の初めは予備可変キャパシタ回路側に切り換え、予備可変キャパシタ回路にて整合条件が得られた後には本可変キャパシタ回路側へ切り換えるように制御回路（ＣＰＵ）６によって制御される。
【００１２】
前記制御回路（ＣＰＵ）６は、前記整合検出回路２から出力される各信号を参照しながら、設定された所定の目標インピーダンスに向かって、所定の制御シーケンスに沿って整合制御信号を出力する。
【００１３】
以上の構成において、
整合制御が必要な場合には、初めに、前記制御回路（ＣＰＵ）６は、スルー切り換えスイッチ７を整合検出回路側へ切り換えるとともに、出力制御信号を送信機１へ出力することによって送信機１の出力を抑制し、整合回路切り換え回路８を予備可変キャパシタ回路へ切り換える。
制御回路（ＣＰＵ）６へは整合検出回路２からＳＷＲ、インピーダンス、位相差、出力等の検出信号が種々入力される。制御回路（ＣＰＵ）６は、このようにして入力される各検出信号を参照しながら、所定の制御シーケンス（例えば、スミスチャート上における等インピーダンス線等）に沿って可変インダクタ回路３への制御信号と、予備可変キャパシタ回路５への制御信号とを出力する。
【００１４】
そして、所定の整合完了条件（例えば、ＳＷＲが1.1以下等）を満足する状態になると、前記制御回路（ＣＰＵ）６は前記予備可変キャパシタ回路５のバリキャップダイオードへ印加されている制御電圧を得て、その制御電圧によって得られるバリキャップダイオードの静電容量と同じ静電容量となるコンデンサの組み合わせパターンを得て、その組み合わせパターンになるような制御信号を前記本可変キャパシタ回路４へ出力する。
そして、前記本可変キャパシタ回路４が前記バリキャップダイオードの静電容量と同じになったときに、前記制御回路（ＣＰＵ）６は、前記整合回路切り換えスイッチ８を本可変キャパシタ回路側へ切り換えるとともに、出力制御信号を送信機１へ出力することによって送信機１の出力を通常の出力に復帰させる。
【００１５】
このようにして、整合制御の初期は、低消費電力で高速動作が可能なバリキャップダイオードを用いた予備可変キャパシタ回路５を用いて整合制御して整合条件を求め、整合条件が得られた後は、本可変キャパシタ回路４をその整合条件に対応した状態に調節して使用する。
このような制御と並行して、予備可変キャパシタ回路５を用いるときには、送信機の出力を抑制してバリキャップダイオードの破損を防止し、本可変キャパシタ回路４に切り換えた後は、送信機の出力を通常の出力に復帰させるのである。
また、前記整合検出回路２は図１に示した構成に限らず種々の構成が可能である。また、前記制御回路（ＣＰＵ）６による制御手順は上述した手順に限らず種々の手順が可能である。
【００１６】
なお、本可変キャパシタ回路５は、バリコンやコンデンサを組み合わせた構成でもよい。また、予備可変キャパシタ回路５にて得られた整合条件をバリコンの回転角度や、コンデンサの組み合わせパターンに変換する手段としては、変換テーブルを参照して行ってもよいが、所定の演算式に基づいて演算してもよい。
【００１７】
【発明の効果】
本発明の請求項１のアンテナチューナでは、整合制御にあたっては、バリキャップダイオードを用いた予備可変キャパシタ回路を用いて整合制御を行って整合条件を得るので、電力消費量を少なくできるとともに、整合制御を短時間で行えるという効果が得られる。さらに、予備可変キャパシタ回路を用いるときには、アンテナチューナに入力される送信機の出力をバリキャップダイオードの耐圧に応じて抑制するのでバリキャップダイオードを破損することを防止できるのである。
そして、本発明の請求項２のアンテナチューナの制御方法では、整合制御にあたっては、まず、アンテナチューナに入力される送信機の出力を前記バリキャップダイオードの耐圧に応じて抑制した状態で、前記予備可変キャパシタ回路を用いて整合制御を行って整合条件を得たあと、アンテナチューナに入力される送信機の出力を通常の出力に回復させた状態で、前記本可変キャパシタ回路を用いて前記整合条件に調整して整合制御するので、電力消費量を少なくできるとともに、整合制御を短時間で行えるという効果が得られることに加えて、予備可変キャパシタ回路を用いるときには、アンテナチューナに入力される送信機の出力をバリキャップダイオードの耐圧に応じて抑制するのでバリキャップダイオードを破損することを防止できるのである。
【図面の簡単な説明】
【図１】本発明にかかるアンテナチューナの実施の形態の使用例の構成図である。
【図２】従来の可変容量素子の構成例を示す構成図である。
【図３】従来の可変容量素子の構成例を示す構成図である。
【符号の説明】
１  送信機（送信部）
２  整合検出回路
６  制御回路（ＣＰＵ）
３  可変インダクタ回路
３１  切り換え回路
４  本可変キャパシタ回路
４１  切り換え回路
５  予備可変キャパシタ回路
７  スルー切り換えスイッチ
８  整合回路切り換えスイッチ
【図１】
0003997108.tif 000002
【図２】
0003997108.tif 000003
【図３】
0003997108.tif 000004