(57)【特許請求の範囲】
【請求項１】
分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子の一対の電極のうち一方に、それぞれ同一の制御電圧が印加され、
共振ループ内で直列に接続された複数の増幅器を有し、
前記複数の薄膜圧電共振子は互いに直列に、かつ前記増幅器とは並列に接続され、前記複数の薄膜圧電共振子における反共振点付近の周波数で発振する如くし、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器。
【請求項２】
分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子の一対の電極のうち一方に、それぞれ同一の制御電圧が印加され、
前記複数の薄膜圧電共振子は、電気的には絶縁されたそれぞれ独立の２個の発振ループを有し、
前記複数の薄膜圧電共振子の共振点付近の周波数で発振するようにし、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器。
【請求項３】
前記複数の薄膜圧電共振子は弾性的に結合されていることを特徴とする請求項１又は２記載の電圧制御発振器。
【請求項４】
分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子は、膜厚方向に積層され、それぞれの強誘電体薄膜の間に、同一の制御電圧を印加する電極が共通電極として配置され、かつ前記複数の薄膜圧電共振子の電極及び強誘電体薄膜を含む厚さが、発振周波数の１／４波長に相当し、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器。
【請求項５】
分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子の強誘電体薄膜は共通に用いられ、前記複数の薄膜圧電共振子は、面内に隣接して設置されており、
前記強誘電体薄膜に同一の制御電圧を印加する電極が配置され、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器。
【請求項６】
前記電圧制御発振器を単独で或いは組み合わせて複数用い、前記複数の電圧制御発振器からの出力周波数の差を出力する乗算器を具備することを特徴とする請求項１乃至５のいずれか１項記載の電圧制御発振器。
【請求項７】
分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子の一対の電極のうち一方に、それぞれ同一の制御電圧が印加され、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にする電圧制御発振器と、
前記電圧制御発振器に接続された複数のキャパシタを有し、
外部制御信号により前記複数のキャパシタのうち特定のキャパシタを選択して、このキャパシタを共振子として用いることを特徴とする電圧制御発振器。
【請求項８】
分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を有し、
前記一対の電極間の印加電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にする電圧制御発振器と、
前記電圧制御発振器を複数具備し、
外部制御信号により前記複数の電圧制御発振器のうち特定の電圧制御発振器を選択することを特徴とする電圧制御発振器。
【請求項９】
分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を有し、
前記薄膜圧電共振子に接続され、前記薄膜圧電共振子の強誘電体薄膜材料と同じ材料の強誘電体薄膜を圧電アクチュエータとして用いるスイッチング素子を具備し、
前記一対の電極間の印加電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器。
【請求項１０】
前記強誘電体薄膜が、単結晶上にエピタキシャル成長したペロブスカイト型結晶構造を持つことを特徴とする請求項１乃至９のいずれか１項記載の電圧制御発振器。
【請求項１１】
前記強誘電体薄膜が、チタン酸バリウム或いはチタン酸ジルコン酸鉛を主成分とすることを特徴とする請求項１０記載の電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧制御発振器に関する。
【０００２】
【従来の技術】
近年、薄膜圧電共振子を使用した電圧制御発振器が注目されている。薄膜圧電共振子（ＦＢＡＲ：Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ  Ｒｅｓｏｎａｔｏｒ）は、基板上に形成された空洞上に、下部電極、圧電体膜及び上部電極を順次形成した素子である。
【０００３】
このような薄膜圧電共振子は、空気層に接した下部電極及び上部電極と圧電体膜をあわせた厚さが発振波長の半波長になる条件の周波数で共振を生じる。１ＧＨｚから５ＧＨｚの周波数では、その厚さは０．５μｍから３μｍ程度の厚さに対応する。このように特にＧＨｚ以上の高周波領域の共振に有利である。
【０００４】
図２７に、このような薄膜圧電共振子における共振周波数付近のインピーダンス変化を示す。
【０００５】
図２７に示すように、インピーダンスは反共振周波数ｆＡで極大値を、共振周波数ｆＲで極小値を示す。
【０００６】
また、図２８に、薄膜圧電共振子における共振周波数付近の位相変化を示す。
【０００７】
図２８に示すように、反共振周波数ｆＡ以上及び共振周波数ｆＲ以下の周波数においては、位相が９０°遅れ、反共振周波数ｆＡと共振周波数ｆＲ間の周波数においては、位相が９０°進む。
【０００８】
このようなインピーダンス特性と位相特性を利用して共振回路を形成することが可能になる。
【０００９】
反共振周波数ｆＡ及び共振周波数ｆＲは、圧電膜の実効的電気機械結合係数ｋ２ｅｆｆとの間に、次の関係がある。
【００１０】
0003949990.tif 000002
したがって、圧電体膜の電気機械結合係数ｋ２ｅｆｆにより共振周波数ｆＲと反共振周波数ｆＡの差は決まる。
【００１１】
このような薄膜圧電共振子を用いて、電圧制御発振器を形成する場合、通常薄膜圧電共振子と、電圧により容量値が変化するバラクタなどのバリキャップ素子を直列或いは並列に組み合わせて使用する。
【００１２】
このように容量成分と薄膜圧電共振子を組み合わせた場合は、発振周波数は薄膜圧電共振子単体の共振周波数と反共振周波数の間になる。この発振周波数範囲の範囲は、式（１）から分かるように実効的に電気機械結合係数ｋ２ｅｆｆにより制限される。
【００１３】
また、バラクタのＱ値は薄膜圧電共振子のＱ値よりはるかに小さいので、電圧制御発振器のＱ値が低下してしまい、位相雑音が大きくなるという問題がある。
【００１４】
また、周波数可変幅を広げるために、コイルなどのリアクタ素子を直列或いは並列に組み合わせて使用することがある。しかしながらリアクタ素子のＱ値は著しく低いので、電圧制御発振器のＱ値がさらに低下してしまい、位相雑音がさらに大きくなるという問題がある。またリアクタ素子は経時変化が大きく、安定度に欠けるという問題もある。
【００１５】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたもので、周波数安定度が高く、位相雑音に優れ、経時変化の少ない、広い周波数可変範囲を持つ、超小型の新規な電圧制御発振器を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子の一対の電極のうち一方に、それぞれ同一の制御電圧が印加され、
共振ループ内で直列に接続された複数の増幅器を有し、
前記複数の薄膜圧電共振子は互いに直列に、かつ前記増幅器とは並列に接続され、前記複数の薄膜圧電共振子における反共振点付近の周波数で発振する如くし、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器を提供する。
【００１７】
また、本発明は、分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子の一対の電極のうち一方に、それぞれ同一の制御電圧が印加され、
前記複数の薄膜圧電共振子は、電気的には絶縁されたそれぞれ独立の２個の発振ループを有し、
前記複数の薄膜圧電共振子の共振点付近の周波数で発振するようにし、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器を提供する。
【００１８】
このとき、前記複数の薄膜圧電共振子は弾性的に結合していることが好ましい。
【００１９】
また、本発明は、分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子は、膜厚方向に積層され、それぞれの強誘電体薄膜の間に、同一の制御電圧を印加する電極が共通電極として配置され、かつ前記複数の薄膜圧電共振子の電極及び強誘電体薄膜を含む厚さが、発振周波数の１／４波長に相当し、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器を提供する。
【００２０】
また、本発明は、分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子の強誘電体薄膜は共通に用いられ、前記複数の薄膜圧電共振子は、面内に隣接して設置されており、
前記強誘電体薄膜に同一の制御電圧を印加する電極が配置され、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器を提供する。
【００２１】
また、前記電圧制御発振器を単独で或いは組み合わせて複数用い、前記複数の電圧制御発振器からの出力周波数の差を出力する乗算器を具備することが好ましい。
【００２２】
また、本発明は、分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を複数組み合わせて複数の薄膜圧電共振子とし、
前記複数の薄膜圧電共振子の一対の電極のうち一方に、それぞれ同一の制御電圧が印加され、
前記制御電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にする電圧制御発振器と、
前記電圧制御発振器に接続された複数のキャパシタを有し、
外部制御信号により前記複数のキャパシタのうち特定のキャパシタを選択して、このキャパシタを共振子として用いることを特徴とする電圧制御発振器を提供する。
【００２３】
また、本発明は、分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を有し、
前記一対の電極間の印加電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にする電圧制御発振器と、
前記電圧制御発振器を複数具備し、
外部制御信号により前記複数の電圧制御発振器のうち特定の電圧制御発振器を選択することを特徴とする電圧制御発振器を提供する。
【００２４】
また、本発明は、分極方向が膜厚方向に揃った厚さ１０μｍ以下の単結晶の強誘電体薄膜と、
前記強誘電体薄膜を間に挟むように設けられた一対の電極とを有する薄膜圧電共振子を有し、
前記薄膜圧電共振子に接続され、前記薄膜圧電共振子の強誘電体薄膜材料と同じ材料の強誘電体薄膜を圧電アクチュエータとして用いるスイッチング素子を具備し、
前記一対の電極間の印加電圧に対して共振周波数変化率を０．０１％／Ｖ以上の変化率にすることを特徴とする電圧制御発振器を提供する。
【００２５】
また、前記強誘電体薄膜が、単結晶上にエピタキシャル成長したペロブスカイト型結晶構造を持つことが好ましい。
【００２６】
また、前記強誘電体薄膜が、チタン酸バリウム或いはチタン酸ジルコン酸鉛を主成分とすることが好ましい。
【００２９】
【発明の実施の形態】
以下、図面を用いて、本発明の実施形態について詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではなく、種々変形して用いることができる。
【００３０】
本発明者らは、強誘電体を薄膜圧電共振子の圧電体として使用することについて、理論及び実験の幅広い面から繰返し検討を行った。その結果、強誘電体材料は本質的に電界を印加することで音速が大きく変化する性質を有しており、いくつかの条件を満たすことで、強誘電体に制御電圧を印加することで発振周波数を可変にすることが可能であることを見出した。
【００３１】
具体的には、圧電体として使用する強誘電体材料は、分極方向が膜厚方向に揃った単結晶膜である必要がある。強誘電体膜の圧電性を充分に引き出し、かつ電圧印加により周波数可変にするためには、強誘電体膜の分極方向を膜厚方向に揃えることが必要である。そのためにはエピタキシャル成長により単結晶にすることが好ましい。
【００３２】
さらに、強誘電体膜の厚さは１０μｍ以下であることが必要である。望ましくは３μｍ以下である。周波数可変範囲を大きく取るためには、強誘電体に加わる電界が大きいことが必要であり、移動体通信機で利用可能な電圧が３Ｖ程度であることを考えると、膜厚は１０μｍ以下である必要がある。
【００３３】
この強誘電体膜を、一対の電極間に挟み、電極間に印加する電圧を変化することで、発振周波数を変調する電圧制御発振器を提供できる。
【００３４】
このような電圧制御発振器は、強誘電体膜の共振周波数そのものを変化させるので電気機械結合係数によらず周波数可変幅を決定できる。また、集積化が難しくＱ値の低いバラクタを必要としない回路構成が可能となる。
【００３５】
また、制御電圧に対して電圧制御発振器の共振周波数変化率をある程度大きくすることができる。通常の携帯無線機器の動作電圧が３Ｖ程度以下であることを考慮すると、少なくとも０．０１％／Ｖ以上の変化率、望ましくは０．０２％／Ｖ以上の変化率を実現できる。
【００３６】
この変化率を実現するためには、エピタキシャル成長させたチタン酸バリウムやＰＺＴなどの強誘電体を用いることが好ましい。
【００３７】
我々は、チタン酸バリウムの場合、約２ＧＨｚの発振周波数に対応する１μｍの膜厚の強誘電体膜に３Ｖのバイアス電圧を印加することで、約０．５％の共振周波数の変化を実現することを見出した。
【００３８】
したがって、チタン酸バリウムを圧電体として使用することで、非常にＱ値の高い発振回路が構成できる。この時発振周波数の可変範囲は、(共振・反共振周波数間でなく)共振周波数の可変幅で決定される為、回路定数や雑音に対し安定な(低雑音の)電圧制御発振器を構成することが可能となる。
【００３９】
（実施形態１）
図１に、本発明の実施形態１に関わる電圧制御発振器の断面図を示す。
【００４０】
この電圧制御発振器は、シリコン基板１上にエピタキシャル成長したチタン酸バリウム強誘電体膜７を圧電体４として用いている。この圧電体４を挟むように形成された一対の電極３、５としてイリジウム（Ｉｒ）電極を用いている。この強誘電体膜７と、これを挟む一対の電極３及び５で、薄膜圧電共振子が形成されている。
【００４１】
この電圧制御発振器は、シリコン基板１上に、ＳｒＲｕＯ３犠牲層８をエピタキシャル成長し、この上にイリジウム下部電極３、チタン酸バリウム強誘電体膜７及びイリジウム上部電極５をエピタキシャル成長する。その後共振部６となる部分の下の犠牲層８を除去し、空洞２を形成することによって作成できる。
【００４２】
この電圧制御発振器において、一対の電極３、５間に交流電圧を印加すると圧電逆効果により交番応力が発生し、厚み縦モードの弾性振動の共振が励起されるようになっている。
【００４３】
さらに一対の電極３、５間を制御電圧Ｖｃに相当する直流バイアス電圧を印加すると、強誘電体内の音速が変化するため、共振周波数や反共振周波数を可変とすることができる。
【００４４】
図２に、この電圧制御発振器において、制御電圧に対する共振周波数及び反共振周波数を測定した結果を示す。この場合、強誘電体膜７の膜厚を１１００ｎｍ、下部電極３の膜厚を１００ｎｍ、上部電極５の膜厚を１５０ｎｍとした。
【００４５】
図２から分かるように、制御電圧Ｖｃとして、直流電圧を０．２Ｖ〜３．０Ｖに変化させると、共振周波数は１．９９５ＧＨｚ〜２．００５５ＧＨｚに変化し、反共振周波数は２．８５ＧＨｚ〜２．０９５１ＧＨｚに変化する。すなわち、両周波数とも約０．２０％／Ｖの変化率が観測された。また、Ｑ値として９００と非常に高い値が得られ、位相雑音の少ない発振が可能である。
【００４６】
次に、図３に、電圧制御発振器を２個用いた平衡型電圧制御発振器の基本ブロック回路図を示す。
【００４７】
図３に示すように、２個の反転型増幅器１１１及び１１２が直列に接続された発振ループ内に、直列に接続した一対の電圧制御発振器１１３及び１１４を並列に接続している。電圧制御発振器１１３は電極１１５及び１１６を持ち、電圧制御発振器１１４は電極１１７及び１１８を持つ。
【００４８】
電極１１５及び１１７に制御電圧Ｖｃｏｎｔを印加することで、電圧制御発振器１１３及び１１４の反共振周波数を変えることができ、発振回路の出力周波数を可変とすることができる。このとき電極１１６と１１８は逆位相の関係にある。
【００４９】
この平衡型電圧制御発振器においては、電圧制御発振器１１３及び１１４のインピーダンスが極大となる反共振周波数付近で発振回路のループゲインが最大になり、発振を生じる。
【００５０】
次に、図４に、図３に示す反転増幅器１１１及び１１２をＣＭＯＳインバータで形成したときの等価回路１２０を示す。
【００５１】
図４に示すように、Ｐ型ＭＯＳトランジスタ１２１とＮ型ＭＯＳトランジスタ１２２によりＣＭＯＳインバータが形成され、同様にＰ型ＭＯＳトランジスタ１２４とＮ型ＭＯＳトランジスタ１２３によりもう一つのＣＭＯＳインバータが形成されている。片方のＣＭＯＳインバータの出力が直流カット用のキャパシタ１２７を介して他方のＣＭＯＳインバータの入力に接続する。
【００５２】
このＣＭＯＳインバータのループに、直列に接続された一対の電圧制御発振器１２５及び１２６が並列に接続されている。また出力Ｖｏｕｔには、出力バッファアンプ１２８及び１２９が接続されている。
【００５３】
このようなＣＭＯＳインバータを用いた平衡型電圧制御発振器では、２ＧＨｚ帯で１０ＭＨｚ以下の周波数可変範囲の用途に好適な、非常にＱ値の高いものである。
【００５４】
この平衡型電圧制御発振器は、一対の電圧制御発振器を使用し、それぞれの共振子の逆相関係となる電極が平衡型発振ループに接続されており、平衡型電圧制御発振器に適した同一周波数でかつ逆相の２出力を出力することが可能になる。
【００５５】
（実施形態２）
図５に、本発明の実施形態２に関わる平衡型電圧制御発振器の断面図を示す。
【００５６】
先ず、平衡型電圧制御発振器に使用される一対の薄膜圧電共振子は、発振を揃えるために、互いに弾性的に結合していることが望ましい。弾性的に結合している薄膜圧電共振子としては、膜厚方向に積層された、いわゆる積層クリスタルフィルタと呼ばれる構造や、面内方向に結合した、いわゆるモノリシッククリスタルフィルタと呼ばれる構造などを利用することができる。ここでは積層クリスタルフィルタについて説明する。
【００５７】
図５に示すように、この平衡型電圧制御発振器は、シリコン基板１３１上に、ＳｒＲｕＯ３犠牲層８をエピタキシャル成長し、この上にイリジウム下部電極１３３、チタン酸バリウム強誘電体膜１３４、イリジウム中間電極１３５、チタン酸バリウム強誘電体膜１３６及びイリジウム上部電極１３７をエピタキシャル成長する。その後共振部１３８となる部分の下の犠牲層８を除去し、空洞１３２を形成することによって作成できる。
【００５８】
この平衡型電圧制御発振器は、下部電極１３３、強誘電体膜１３４及び中間電極１３５からなる第１の薄膜圧電共振子と、中間電極１３５、強誘電体膜１３６及び上部電極１３７からなる第２の薄膜圧電共振子が積層されており、複数の薄膜圧電共振子が非常に強く弾性的に連結されている。
【００５９】
下部電極１３３から共通の中間電極１３５までの厚さが発振周波数の１／４波長に相当し、同様に中間電極１３５から上部電極１３７までの厚さが発振周波数の１／４波長に相当している。したがって下部電極１３３から上部電極間１３７での厚さが発振周波数の半波長になり共振を生じる。すなわち発振周波数の２倍の基本共振周波数を持つ２個の薄膜圧電共振子を用いている。
【００６０】
図５に示すように、厚さ方向の位相分布は上部電極１３７と下部電極１３３が逆位相となる。この一対の薄膜圧電共振子を、例えば図４に示した電圧制御発振回路のノードＮ１及びＮ２の間に組み込むことで、好適な平衡型電圧制御発振器を形成することができる。
【００６１】
平衡型電圧制御発振器に使用される一対の電圧制御発振器は、Ｑ値の高い発振を実現するためにできるだけ共振特性の揃った薄膜圧電共振子が要求されるが、現実的には成膜条件等の微妙なずれにより共振周波数などに若干の違いが生じ、この違いが発振特性を悪化させる。
【００６２】
そこで一対の薄膜圧電共振子を弾性的に結合して実質的に同一の共振子として共振させるため、非常に純度の高い共振特性が得られ、平衡型電圧制御発振器においては、２出力の特性を完全にバランスさせることが可能になる。
【００６３】
（実施形態３）
図６及び図７に、本発明の実施形態３に関わる平衡型電圧制御発振器の断面図を示す。
【００６４】
ここでは面内方向に弾性的に結合した、モノリシッククリスタルフィルタ構造について説明する。モノリシッククリスタルフィルタを使用しても、実施形態２と同様の平衡型電圧制御発振器用の１対の薄膜圧電共振子を形成することが可能である。
【００６５】
圧電膜面内に隣接して設置された薄膜圧電共振子同士の連結モードは種々知られており、バルク縦振動においては、隣接した共振子が逆位相となる反対称モード（斜対称モードないしはＡモード）と、同位相となる対称モード（Ｓモード）がある。どちらのモードが優勢になるかは、電極間隔や電極寸法、圧電体の弾性マトリックス、周囲の拘束条件などによる。
【００６６】
この平衡型電圧制御発振器は、同一の強誘電体膜を使用し、弾性的に結合するように面内に隣接して設置されている。
【００６７】
これにより、完全に弾性的に結合して同一周波数で振動し、かつ逆位相の出力を構成することが可能になる。
【００６８】
図６は、対称モードを使用した場合のモノリシッククリスタルフィルタ構造配置の断面模式図である。
【００６９】
図６に示すように、シリコン基板１４１の上に作成した空洞１４２の上に、下部電極Ａ１４４、下部電極Ｂ１４５、強誘電体膜１４３、上部電極Ａ１４６及び上部電極Ｂ１４７が形成されている。これらが薄膜圧電共振子となる。
【００７０】
下部電極Ａ１４４、強誘電体膜１４３及び上部電極Ａ１４６からなる第１の薄膜圧電共振子と、下部電極Ｂ１４５、強誘電体膜１４３、上部電極Ｂ１４７からなる第２の薄膜圧電共振子が隣接して設置されている。
【００７１】
また、図６に示すように、面内の位相分布は、２個の薄膜圧電共振子が同位相となるように、薄膜圧電共振子が強く弾性的に連結されている。
【００７２】
したがって、逆位相となる上部電極Ａ１４６及び下部電極Ｂ１４５を、図４に示したＮ１及びＮ２のノードにそれぞれ接続し、上部電極Ｂ１４７と下部電極Ａ１４４に制御電圧を印加することで、好適な平衡型電圧制御発振器を形成することができる。
【００７３】
図７は、反対称モードを使用した場合のモノリシッククリスタルフィルタ構造配置の断面模式図である。
【００７４】
図７に示すように、シリコン基板１５１の上に作成した空洞１５２の上に、下部電極１５３、強誘電体膜１５４、上部電極Ａ１５５及び上部電極Ｂ１５６が形成されている。これらによって薄膜圧電共振子が形成されている。
【００７５】
下部電極１５３、強誘電体膜１５４及び上部電極Ａ１５５からなる第１の薄膜圧電共振子と、下部電極１５３、強誘電体膜１５４及び上部電極Ｂ１５６からなる第２の薄膜圧電共振子が隣接して設置されている。
【００７６】
また、図７に示すように、面内の位相分布は、２個の薄膜圧電共振子が逆位相となるように、薄膜圧電共振子が強く弾性的に結合されている。
【００７７】
したがって、逆位相関係にある上部電極Ａ１５５及び上部電極Ｂ１５７を、図４に示したＮ１及びＮ２のノードにそれぞれ接続し、共通の下部電極１５３に制御電圧を印加することで、好適な平衡型電圧制御発振器を形成することができる。
【００７８】
なお、電圧制御発振器の構造は、図５乃至図７に示した構造に限らない。弾性的に結合している少なくても１対の薄膜圧電共振子が設置されており、それぞれの薄膜圧電共振子の、逆位相となる電極が発振ループの相補的接続点Ｎ１及びＮ２に接続されているという条件を満たした上で、さまざまなバリーエーションが可能である。
【００７９】
例えば、共振部の下に設置した空洞の代りに、ブラッグ反射層を設けた、いわゆるソリディリ・マウンティッド・リゾネイタなども可能である。
【００８０】
（実施形態４）
図８は、本発明の第４の実施形態に関わる平衡型電圧制御発振器の回路図である。
【００８１】
この平衡型電圧制御発振器は、反転型増幅器１６１と電圧制御発振器１６３からなる第１の発振ループと、反転型増幅器１６２と電圧制御発振器１６４からなる第２の発振ループが形成されており、電圧制御発振器１６３と電圧制御発振器１６４は弾性的に逆相関係で結合されている。
【００８２】
また、電圧制御発振器の両端は、キャパシタ１６５、１６６、１６７及び１６８を介して接地されているが、これは受動素子全体として位相を反転させ、反転増幅器とあわせて、発振条件であるループ全体の位相回転角を２πとするためである。
【００８３】
この基本ブロック１６０の回路構成においては、増幅器１６１及び１６２と電圧制御発振器１６３及び１６４が直列に接続されているため、電圧制御発振器１６１及び１６２のインピーダンスが極小となる共振周波数付近で発振回路のループゲインが最大になり、発振を生じる。
【００８４】
次に、図９に、図８の基本ブロック１６０の反転増幅器１６１及び１６２をＮＰＮバイポーラトランジスタで形成したときの等価回路１７０を示す。
【００８５】
ＮＰＮバイポーラトランジスタ１７１と電圧制御発振器１７３からなる第１の発振ループと、ＮＰＮバイポーラトランジスタ１７２と電圧制御発振器１７４からなる第２の発振ループが形成されており、電圧制御発振器１７３と電圧制御発振器１７４は弾性的に逆相関係で結合されている。
【００８６】
また、電圧制御発振器１７３及び１７４の一方の電極には抵抗を介して制御電圧Ｖｃｏｎｔが印加されており、それぞれの他方の電極は、お互いに逆相関係にある。
【００８７】
このような電圧制御発振器及び発振回路を使用して、２ＧＨｚ帯で１０ＭＨｚ以下の周波数可変範囲の用途に好適な、非常にＱの高い平衡型電圧制御発振器を構成することができる。
【００８８】
（実施形態５）
図１０は、本発明の実施形態５に関わる平衡型電圧制御発振器の回路図である。
【００８９】
この平衡型電圧制御発振器は、反転型増幅器１８１、１８２、１８３及び１８４と電圧制御発振器１８５及び１８６が全て直列に接続されて発振ループを形成している。電圧制御発振器１８５及び１８６は弾性的に逆相関係で結合されている。
【００９０】
また、電圧制御発振器１８５及び１８６の両端は、キャパシタ１８７、１８９、１８８、１９０を介して接地されている。これは各電圧制御発振器として位相を反転させ、反転増幅器とあわせて、発振条件であるループ全体の位相回転角を２ｎπ（ｎは整数）とするためである。
【００９１】
この基本ブロック１８０の回路においては、反転型増幅器１８１、１８２、１８３及び１８４と電圧制御発振器１８５及び１８６全てが直列に接続されているため、電圧制御発振器のインピーダンスが極小となる共振周波数付近で発振回路のループゲインが最大になり、発振を生じる。
【００９２】
次に、図１１に、図１０に示す基本ブロック１８０の反転増幅器１８１、１８２、１８３及び１８４をＣＭＯＳインバータで形成したときの等価回路を示す。
【００９３】
ＣＭＯＳインバータ２０１、２０２、２０３及び２０４と電圧制御発振器２０５及び２０６がすべて直列に接続されて発振ループが構成されており、電圧制御発振器２０５及び２０６は弾性的に逆相関係で結合されている。
【００９４】
また、電圧制御発振器２０５及び２０６の一方の電極には抵抗を介して制御電圧Ｖｃｏｎｔが印加されており、それぞれの他方の電極は、お互いに逆相関係にある。
【００９５】
このような電圧制御発振器及び発振回路を使用して、２ＧＨｚ帯で１０ＭＨｚ以下の周波数可変範囲の用途に好適な、非常にＱの高い平衡型電圧制御発振器を構成することができる。
【００９６】
この平衡型電圧制御発振器は、電気的には絶縁されたそれぞれ独立の２個の発振ループを形成しており、電圧制御発振器の共振点付近の周波数で共振することを特徴とする。
【００９７】
このとき２個の発振ループを形成する一対の電圧制御発振器は逆位相で弾性的に結合されているため、同一周波数で逆位相の２出力を有する平衡型電圧制御発振器が実現できる。
【００９８】
また、２個以上の増幅器と一対の電圧制御発振器が全て直列に接続されて１個の発振ループが形成されており、電圧制御発振器のインピーダンスが極小となる共振周波数付近で発振する。発振ループの中で逆位相となる２個のノードを出力点とすることで、同一周波数で逆位相の２出力を有する平衡型電圧制御発振器が実現できる。
【００９９】
（実施形態６）
図１２は、実施形態６に関わる電圧制御発振器のブロック図である。
【０１００】
図１２に示すように、この電圧制御発振器１０は、入出力端子として、接地のためのグランド端子ＧＮＤ、電源電圧Ｖｃｃが給電される電源端子Ｖｃｃ、制御電圧Ｖｃが供給される制御端子Ｖｃ及び発振信号を出力する出力端子Ｏｕｔを具備している。
【０１０１】
また、電圧制御発振器１０は、電圧制御発振器１２を備え制御電圧Ｖｃに応じて可変する周波数を発振する第１の発振回路１１と、電圧制御発振器１５を備え固定周波数を発振する第２の発振回路１４と、第１の発振回路の周波数と第２の発振回路の周波数の差を出力するための乗算器１７と、第１の発振回路１１と乗算器の間のアイソレーションを確保する出力バッファ１３と、第２の発振回路１４と乗算器の間のアイソレーションを確保する出力バッファ１６とを具備している。
【０１０２】
ここで、発振回路１１及び１４には、実施形態２乃至実施形態５で説明した平衡型電圧制御発振回路を使用することができる。
【０１０３】
図１３に、電圧制御発振器１２において、制御電圧に対する発振周波数を測定した結果を示す。このとき強誘電体膜の膜厚を２３０ｎｍ、下部電極の膜厚を２５ｎｍ、上部電極の膜厚を５０ｎｍとし、第１の発振回路の負荷容量を９ｐＦとする。
【０１０４】
図１３から分かるように、制御電圧Ｖｃが０．２Ｖ〜３．０Ｖに対して、６．００±０．０４５ＧＨｚの共振周波数可変範囲が得られた。
【０１０５】
また、電圧制御発振器１５においては、強誘電体膜の膜厚を３１０ｎｍ、下部電極の膜厚を３５ｎｍ、上部電極の膜厚を７２ｎｍとした結果、制御電圧を印加しないで第２の発振回路の発振周波数として４ＧＨｚが得られた。
【０１０６】
第１の発振回路及び第２の発振回路の出力を、それぞれ出力バッファを介して乗算器に入力し、両発振回路の出力の差を出力することにより、発振周波数に対して相対的に大きな可変周波数範囲を確保することができた。
【０１０７】
本実施形態では、２ＧＨｚ±４５ＭＨｚの出力周波数を得ることができた。Ｗ−ＣＤＭＡ用の電圧制御発振器に要求される特性を満たすことが可能であった。
【０１０８】
図１４は、発振回路とミキサ回路を同一パッケージに実装したパッケージの断面図である。
【０１０９】
図１４に示すように、絶縁性のＳｉ基板の上に、電圧制御発振器と、発振回路に使用するキャパシタと、抵抗及びインダクタが形成され、出力バッファに使用するキャパシタと、抵抗と、インダクタなどの受動素子が全て形成された受動チップ上に、２個の発振回路と出力バッファ回路を搭載するＲＦ−ＩＣ２１とミキサ回路を搭載したＲＦ−ＩＣが封止樹脂２４によってモールドされている。
【０１１０】
このように発振回路に使用するトランジスタや出力バッファに使用するトランジスタを主として搭載するＲＦ−ＩＣ２１、さらにミキサに使用するトランジスタを主として搭載するＲＦ−ＩＣ２２とをベアチップのままパンプを介して接続し、一体として封止してモジュール２３としている。
【０１１１】
チップオンチップの形でモジュール化することにより、非常に小さく高密度に実装された電圧制御発振器を形成することが可能になった。
【０１１２】
このように平衡型電圧制御発振器を複数個備え、複数の電圧制御発振器からの出力周波数の差を出力するための乗算器を有し、複数の電圧制御発振器と乗算器が同一基板上に封止実装されている。
【０１１３】
（実施形態７）
図１５に、本発明の実施形態７に関わる電圧制御発振器のブロック図を示す。
【０１１４】
この電圧制御発振器は、ＲＦ周波数とＩＦ周波数の２周波を出力可能な、デュアルモードの電圧制御発振器に関するものである。
【０１１５】
図１５に示すように、電圧制御発振器３０は、入出力端子として接地のためのグランド端子ＧＮＤと、電源電圧Ｖｃｃが給電される電源端子Ｖｃｃと、第１の制御電圧Ｖｃ１が供給される制御端子Ｖｃ１と、第２の制御電圧Ｖｃ２が供給される制御端子Ｖｃ２と、第１の発振信号を出力する出力端子Ｏｕｔ１及び第２の発振信号を出力する出力端子Ｏｕｔ２を具備している。
【０１１６】
また、電圧制御発振器３０は、電圧制御発振器３４を備え制御電圧Ｖｃ１に応じて可変する周波数を発振する第１の発振回路３１と、第１の発振回路３１と乗算器の間のアイソレーションを確保する出力バッファ３７と、電圧制御発振器３５を備え制御電圧Ｖｃ２に応じて可変する周波数を発振する第２の発振回路３２と、第２の発振回路３２と乗算器の間のアイソレーションを確保する出力バッファ３８と、電圧制御発振器３６を備え固定周波数を発振する第３の発振回路３３と、第３の発振回路３３からの出力を２個の乗算器に振り分ける分配器４０と、第３の発振回路３３と分配器４０の間のアイソレーションを確保する出力バッファ３９と、第１の発振回路３１の周波数と第３の発振回路３３の周波数の差を出力するための乗算器４１と、第２の発振回路３２の周波数と第３の発振回路３３の周波数の差を出力するための乗算器４２とを具備している。
【０１１７】
ここで、第１、第２、第３の発振回路３１、３２、３３には、実施形態２ないし実施形態５で説明した平衡型電圧制御発振器を使用することができる。
【０１１８】
第１の電圧制御発振器３４において、強誘電体膜の膜厚を２３０ｎｍ、下部電極の膜厚を２５ｎｍ、上部電極の膜厚を５０ｎｍとした場合、制御電圧Ｖｃが０．２Ｖ〜３．０Ｖに対して、６．００±０．０４５ＧＨｚの共振周波数可変範囲が得られた。
【０１１９】
第２の電圧制御発振器３５において、強誘電体膜の膜厚を２５５ｎｍ、下部電極の膜厚を２５ｎｍ、上部電極の膜厚を５０ｎｍとした場合、ほぼ４．２５ＧＨｚの共振周波数が得られた。
【０１２０】
第３の電圧制御発振器３６において、強誘電体膜の膜厚を３３０ｎｍ、下部電極の膜厚を２５ｎｍ、上部電極の膜厚を５０ｎｍとした場合、制御電圧印加なしで第３の発振回路３３の発振周波数として４ＧＨｚが得られた。
【０１２１】
第１の発振回路３１及び第３の発振回路３３の出力をそれぞれ出力バッファや分配器を介して乗算器に入力し、両発振回路の出力の差を出力することにより、発振周波数に対して相対的に大きな可変周波数範囲を確保することができた。
【０１２２】
このように２ＧＨｚ±４５ＭＨｚの出力周波数を得ることができた。Ｗ−ＣＤＭＡ用の電圧制御発振器に要求される特性をほぼ満たすことが可能であった。
【０１２３】
また、第２の発振回路３２及び第３の発振回路３３の出力をそれぞれ出力バッファや分配器を介して乗算器に入力し、両発振回路の出力の差を出力することにより、ほぼ２４０ＭＨｚの発振周波数を得ることができた。もし単一の発振回路でこの周波数を発振させる場合には、電圧制御発振器の圧電体の膜厚を５０００ｎｍ以上に厚くする必要があり、本実施形態では、２個の発振回路を用いることではるかに薄い強誘電体の膜厚で同じ周波数を得ることができるため、電圧制御発振器の作成時間を短時間で済ませることが可能になるとともに、技術的にもはるかに容易になる。
【０１２４】
また、２種類の周波数を同時に発振させても、インダクタとキャパシタを使用したときのように相互作用を生じることもなく、安定な発振が可能であった。
【０１２５】
（実施形態８）
図１６に、本発明の実施形態８に関わる電圧制御発振器のブロック図を示す。
【０１２６】
図１６において、電圧制御発振回路４０は、入出力端子として接地のためのグランド端子ＧＮＤと、電源電圧Ｖｃｃが給電される電源端子Ｖｃｃと、制御電圧Ｖｃが供給される制御端子Ｖｃと、周波数切り替えのための制御信号が供給される制御端子Ｃｏｎｔ及び発振信号を出力する出力端子Ｏｕｔを具備している。
【０１２７】
また、電圧制御発振器４０は、電圧制御発振器４２と周波数切り替え用の容量調整回路４３を備え制御電圧Ｖｃｏｎｔに応じて可変する周波数を発振する発振回路４１と、発振回路４１と出力端子Ｏｕｔの間のアイソレーションを確保する出力バッファ４４とを具備している。
【０１２８】
ここで、発振回路における共振素子として電圧制御発振器４２及び容量調整回路４３から制御信号に応じて開閉されるスイッチＳ１〜Ｓｎにより選択されるキャパシタＣ１〜Ｃｎが使用されている。
【０１２９】
電圧制御発振器４２の電極間に制御電圧Ｖｃに相当する直流バイアス電圧を印加する手段と、容量調整回路における容量値を選択する手段の２種類の手段を使用して発振周波数を制御することが可能である。
【０１３０】
容量調整回路４３に含まれるキャパシタＣ１〜Ｃｎの容量としては、例えば倍数系列などを使用して少数のキャパシタで広い容量変化範囲をカバーできることが望ましい。
【０１３１】
図１７に、電圧制御発振器４２の制御電圧と共振周波数の関係を示す。このとき強誘電体膜の膜厚を１１０ｎｍ、下部電極の膜厚を１５ｎｍ、上部電極の膜厚を２０ｎｍとし、また容量調整回路のＣ１〜Ｃ３をそれぞれ２ｐＦ、４ｐＦ、８ｐＦとした。
【０１３２】
図１７に示すように、容量調整回路のキャパシタをＣ１使用の場合、Ｃ２使用の場合、Ｃ３使用の場合、Ｃ１＋Ｃ２＋Ｃ３使用の場合を切り替え、制御電圧Ｖｃを０．２Ｖ〜３．０Ｖに対して共振周波数を測定したところ、２．００±０．０８ＧＨｚの共振周波数可変範囲が得られた。
【０１３３】
本実施形態では、電圧制御発振器の共振素子として複数のキャパシタを有し、外部制御信号により上記複数のキャパシタから特定のキャパシタを選択する手段を有している。強誘電体を使用した電圧制御発振器と、複数の固定容量を持つキャパシタから外部信号により選択したキャパシタを使用して共振回路を構成し、チャンネル選択に相当する周波数制御はキャパシタの選択により行い、周波数の微調整は電圧制御発振器に制御電圧を印加することにより、広い可変範囲の周波数を持ち、またバラクタを使用しないために非常に低い位相雑音を持つ電圧制御発振器を実現することができる。
【０１３４】
（実施形態９）
図１８に、本発明の実施形態９に関わる電圧制御発振器のブロック図を示す。
【０１３５】
図１８において、電圧制御発振回路５０は、入出力端子として接地のためのグランド端子ＧＮＤと、電源電圧Ｖｃｃが給電される電源端子Ｖｃｃと、制御電圧Ｖｃが供給される制御端子Ｖｃと、周波数切り替えのための制御信号が供給される制御端子Ｃｏｎｔ及び発振信号を出力する出力端子Ｏｕｔを具備している。
【０１３６】
また、電圧制御発振器５０は、複数の電圧制御発振器Ｆ１〜Ｆｎを有する電圧制御発振器選択回路５２と固定容量４３を備え制御電圧Ｖｃに応じて可変する周波数を発振する発振回路５１と、発振回路５１と出力端子の間のアイソレーションを確保する出力バッファ５４とを具備している。
【０１３７】
ここで、発振回路における共振素子として固定容量５３及び電圧制御発振器選択回路５２から制御信号に応じて開閉されるスイッチＳ１〜Ｓｎにより選択される電圧制御発振器Ｆ１〜Ｆｎが使用されている。電圧制御発振器選択回路により異なる中心共振周波数を有する電圧制御発振器を選択する手段と、電圧制御発振器の電極間に制御電圧Ｖｃに相当する直流バイアス電圧を印加する手段との２種類の手段を使用して広い範囲の発振周波数を制御することが可能である。
【０１３８】
電圧制御発振器選択回路５２に含まれる電圧制御発振器Ｆ１〜Ｆｎの中心共振周波数としては、例えば等間隔にそろえることが望ましい。
【０１３９】
本実施形態においては、８個の電圧制御発振器Ｆ１〜Ｆ８を使用し、強誘電体膜の膜厚１１０ｎｍと下部電極の膜厚１５ｎｍは共通とし、上部電極の膜厚を１５ｎｍから４５ｎｍの範囲で等間隔に変化させた。その結果、それぞれの電圧制御発振器の中心共振周波数は、８ＭＨｚの間隔で１．９７２ＧＨｚ〜２．０２９ＧＨｚの範囲になり、さらに上下電極間に制御電圧を印加することでそれぞれの中心共振周波数が８．５ＭＨｚ変化させることができたため、全体として１．９６８ＧＨｚ〜２．０３３ＧＨｚの連続した共振周波数可変範囲が得られた。
【０１４０】
電圧制御発振器の共振素子として複数の電圧制御発振器を有し、外部制御信号により上記複数の電圧制御発振器から特定の電圧制御発振器を選択する手段を有している。複数の中心共振周波数の異なる強誘電体を使用した電圧制御発振器から外部信号により選択した電圧制御発振器と、固定容量を持つキャパシタを使用して共振回路を構成し、チャンネル選択に相当する周波数制御は電圧制御発振器の選択により行い、周波数の微調整は電圧制御発振器に制御電圧を印加することにより、広い可変範囲の周波数を持ち、またバラクタを使用しないために非常に低い位相雑音を持つ電圧制御発振器を実現することができる。
【０１４１】
（実施形態１０）
図１９に、本発明の実施形態１０に関わる電圧制御発振回路のブロック図を示す。
【０１４２】
図１９において、電圧制御発振回路６０は、入出力端子として接地のためのグランド端子ＧＮＤと、電源電圧Ｖｃｃが給電される電源端子Ｖｃｃと、制御電圧Ｖｃが供給される制御端子Ｖｃと、周波数切り替えのための制御信号が供給される制御端子Ｃｏｎｔ及び発振信号を出力する出力端子Ｏｕｔを具備している。
【０１４３】
また、電圧制御発振器６０は、電圧制御発振器６２と周波数切り替え用の容量調整回路６３を備え制御電圧Ｖｃに応じて可変する周波数を発振する発振回路６１と、発振回路６１のリップル成分を除去するための帯域通過フィルタ６５と、発振回路６１と帯域通過フィルタ６５の間のアイソレーションを確保する出力バッファ６４とを具備している。
【０１４４】
ここで、実施形態６と同様に、発振回路における共振素子として電圧制御発振器６２及び容量調整回路６３から制御信号に応じて開閉されるスイッチＳ１〜Ｓｎにより選択されるキャパシタＣ１〜Ｃｎが使用されている。電圧制御発振器の電極間に制御電圧Ｖｃに相当する直流バイアス電圧を印加する手段と、容量調整回路における容量値を選択する手段の２種類の手段を使用して発振周波数を制御することが可能である。
【０１４５】
図２０に、平衡型の帯域通過フィルタ６５を示す。この平衡型の帯域通過フィルタ６５は、２個の直列接続した電圧制御発振器６６を２組と、２個の並列接続した電圧制御発振器６７とを具備するフルラダー型である。
【０１４６】
図２１に示すように、並列に接続した電圧制御発振器６７と直列に接続した電圧制御発振器６６は、中心周波数をわずかに変えている。ここでは直列に接続した電圧制御発振器６６の共振周波数と、並列に接続した電圧制御発振器６７の反共振周波数が一致するようにしている。
【０１４７】
図２２に、この平衡型の帯域フィルタ６５は、通過特性を示す。このように帯域通過フィルタ６５は、ある幅を持った周波数をフィルタする。
【０１４８】
本実施形態において、発振回路に使用した電圧制御発振器６２と、帯域通過フィルタに使用した直列接続電圧制御発振器６６と、並列接続電圧制御発振器６７全てを同一の絶縁性シリコン基板上に、ほぼ同一のプロセスにより作成した。すなわち、強誘電体膜の膜厚を１１０ｎｍ、下部電極の膜厚を１５ｎｍと共通にし、上部電極の膜厚のみをそれぞれ２０ｎｍ、２３ｎｍ、１７ｎｍとし、中心共振周波数のチューニングを行った。
【０１４９】
図２３に、他の平衡型帯域通過フィルタの回路を示す。
【０１５０】
この平衡型帯域通過フィルタは、２個の直列接続した電圧制御発振器８１と２個の並列接続した電圧制御発振器８２とを具備する格子型のフィルタ８０である。
【０１５１】
このようにして、ほぼ単一のプロセスにより、発振回路に使用する共振子と、発振回路のリップル成分を除去するための帯域通過フィルタを構成する電圧制御発振器を作成することが可能になり、高性能の電圧制御発振器を容易なプロセスで作成することが可能になった。
【０１５２】
本実施形態は、複数の電圧制御発振器を組み合わせて、帯域通過フィルタや低域通過フィルタを形成できることに着目し、同一基板上に電圧制御発振器用とフィルタを同時に作成したものである。通常電圧制御発振器の出力には高調波のリップル成分が乗っており、ＲＦ受信回路や送信回路に使用するには、低域通過フィルタなどを使用してリップル成分を除く必要がある。
【０１５３】
本実施形態では、電圧制御発振器と、フィルタを同一工程で形成することが可能になり、そのメリットは大きい。電圧制御発振器を使用して構成するフィルタとしては、梯子型フィルタや格子型フィルタなどが挙げられる。
【０１５４】
（実施形態１１）
図２４に、本発明の実施形態１１に関わる電圧制御発振器７８と圧電スイッチング素子７９を同一基板７１上にほぼ同一の材料とプロセスを使用して形成した電圧制御発振器の断面図を示す。
【０１５５】
電圧制御発振器７８は、シリコン基板７１上に空洞７２を介して下部電極７３、圧電膜７４、上部電極７５を順次形成して作成した。また、圧電スイッチング素子７９は、同様にシリコン基板７１上に空洞７２を介して下部電極７３、圧電膜７４、上部電極７５を順次形成して作成する所は共通であり、さらに対向電極７６及びカンチレバー７７を付加した構造である。
【０１５６】
本実施形態においては、下部電極７３及び上部電極７５として基板に対してエピタキシャル成長させた単結晶のＰｔを使用し、また強誘電体膜７４としては基板に対してエピタキシャル成長させた単結晶のチタン酸バリウム強誘電体を使用し、電極・圧電体とも同一のプロセスで同時に作成した。
【０１５７】
このように同一基板上に電圧制御発振器と低オン抵抗の圧電スイッチング素子を同時に形成することで、既に示した図１７や図１９に示した電圧制御発振器とスイッチング素子を使用した電圧制御発振器を容易に構成することが可能となる。
【０１５８】
電圧制御発振器用の電圧制御発振器と非常に近い構造を持つ圧電アクチュエータにより、低いオン抵抗を持つＲＦ用のスイッチが形成可能であることに注目し、同一基板上に電圧制御発振器用の電圧制御発振器とスイッチング素子用の圧電アクチュエータを同時に作成した。
【０１５９】
電圧制御発振器とスイッチング素子を組み合わせることで大きな周波数可変範囲を持つ電圧制御発振器を構成することができる。圧電アクチュエータを使用したスイッチング素子は、半導体を使用したスイッチング素子に比較して低いオン抵抗を持ち、Ｑ値の高いスイッチング素子を含む発振回路を作成できるというメリットがある。
【０１６０】
共振回路用の電圧制御発振器と、スイッチング素子用の圧電アクチュエータが同一の工程で形成することが可能になり、そのメリットは大きい。
【０１６１】
（実施形態１２）
図２５に、本発明の実施形態１２に関わる電圧制御発振器の回路図を示す。
【０１６２】
電圧制御発振器１１１は、図１で説明したものを用いることができる。
【０１６３】
この発振回路１１０は、制御電圧Ｖｃと出力Ｏｕｔの間に、並列に電圧制御発振器１１１が接続されている。電圧制御発振器１１１の一方は接地されている。
【０１６４】
電圧制御発振器１１１の両電極間に、制御電圧Ｖｃに相当する直流バイアス電圧を印加すると、強誘電体内の音速が変化するため、共振周波数や反共振周波数を可変とすることができる。
【０１６５】
図２６に、この電圧制御発振器において、制御電圧に対する共振及び反共振周波数を測定した結果を示す。この場合、強誘電体膜の膜厚を１１００ｎｍ、下部電極の膜厚を１００ｎｍ、上部電極の膜厚を１５０ｎｍとした。また、発振回路１１０の固定不可容量を９ｐＦとした。
【０１６６】
図２６から分かるように、制御電圧Ｖｃを０．２Ｖ〜３．０Ｖに変化させると、共振周波数は１．９９５ＧＨｚ〜２．００５５ＧＨｚに変化する。約０．２０％／Ｖの変化率が観測された。また、Ｑ値として９００と非常に高い値が得られ、位相雑音の少ない発振が可能である。
【０１６７】
２ＧＨｚ帯で１０ＭＨｚ以下の周波数可変範囲の用途に良好な、非常に質の高い電圧制御発振器を提供できる。
【０１６８】
以上説明した実施形態において、電圧制御発振器の強誘電体膜として使用される単結晶強誘電体が、単結晶基板上にエピタキシャル成長により作成されたペロブスカイト系の強誘電体であり、ペロブスカイト系の強誘電体としてチタン酸バリウム、もしくはチタン酸ジルコン酸鉛を主成分とする強誘電体であることが好ましい。
【０１６９】
チタン酸バリウムやチタン酸ジルコン酸鉛を主成分とする強誘電体は、単結晶で作成された場合に非常に大きな電気機械結合係数を持ち、また音速の大きな電界依存性を有するからである。
【０１７０】
なお、上記実施形態は、単独で用いることも可能であるが、いくつかを組み合わせることでさらに大きな効果を発揮する。
【０１７１】
【発明の効果】
広い周波数可変範囲を持ち、周波数安定度が高く、位相雑音に優れ、経時変化の少ない、超小型で、同時に複数の周波数を発振可能な、電圧制御発振器を提供することができる。
【図面の簡単な説明】
【図１】  本発明の実施形態１に関わる電圧制御発振器の断面図。
【図２】  本発明の実施形態１に関わる電圧制御発振器における制御電圧と共振周波数の関係を示すグラフ。
【図３】  本発明の実施形態１に関わる平衡型電圧制御発振器のブロック回路図。
【図４】  本発明の実施形態１に関わる平衡型電圧制御発振器の等価回路図。
【図５】  本発明の実施形態２に関わる平衡型電圧制御発振器の断面図。
【図６】  本発明の実施形態３に関わる平衡型電圧制御発振器の断面図。
【図７】  本発明の実施形態３に関わる平衡型電圧制御発振器の断面図。
【図８】  本発明の実施形態４に関わる平衡型電圧制御発振器のブロック回路図。
【図９】  本発明の実施形態４に関わる平衡型電圧制御発振器の等価回路図。
【図１０】  本発明の実施形態５に関わる電圧制御発振器のブロック回路図。
【図１１】  本発明の実施形態６に関わる電圧制御発振器の等価回路図。
【図１２】  本発明の実施形態６に関わる電圧制御発振器のブロック回路図。
【図１３】  本発明の実施形態６に関わる電圧制御発振器の制御電圧と発振周波数の関係を示すグラフ。
【図１４】  本発明の実施形態６に関わる電圧制御発振器の実装形態を示す模式図。
【図１５】  本発明の実施形態７に関わる電圧制御発振器のブロック回路図。
【図１６】  本発明の実施形態８に関わる電圧制御発振器のブロック回路図。
【図１７】  本発明の実施形態８に関わる電圧制御発振器の制御電圧と発振周波数の関係を示すグラフ。
【図１８】  本発明の実施形態９に関わる電圧制御発振器のブロック回路図。
【図１９】  本発明の実施形態１０に関わる電圧制御発振器のブロック回路図。
【図２０】  本発明の実施形態１０に関わる平衡型帯域通過フィルタの回路図。
【図２１】  本発明の実施形態１０に関わる帯域通過フィルタに使用している電圧制御発振器のインピーダンス特性を示すグラフ。
【図２２】  本発明の実施形態１０に関わる帯域通過フィルタの通過電力特性を示す図。
【図２３】  本発明の実施形態１０に関わる平衡型帯域通過フィルタの回路図。
【図２４】  本発明の実施形態１１に関わる電圧制御発振器における電圧制御発振器と圧電スイッチング素子の模式断面図。
【図２５】  本発明の実施形態１２に関わる電圧制御発振器の等価回路図。
【図２６】  本発明の実施形態１２に関わる電圧制御発振器の制御電圧と発振周波数の関係を示すグラフ。
【図２７】  従来の薄膜圧電共振子のインピーダンス特性を示すグラフ。
【図２８】  従来の薄膜圧電共振子の位相特性を示すグラフ。
【符号の説明】
１・・・基板
２・・・空洞
３・・・下部電極３
４・・・圧電体
５・・・上部電極
６・・・共振部
７・・・強誘電体膜
８・・・犠牲層
【図１】
0003949990.tif 000003
【図２】
0003949990.tif 000004
【図３】
0003949990.tif 000005
【図４】
0003949990.tif 000006
【図５】
0003949990.tif 000007
【図６】
0003949990.tif 000008
【図７】
0003949990.tif 000009
【図８】
0003949990.tif 000010
【図９】
0003949990.tif 000011
【図１０】
0003949990.tif 000012
【図１１】
0003949990.tif 000013
【図１２】
0003949990.tif 000014
【図１３】
0003949990.tif 000015
【図１４】
0003949990.tif 000016
【図１５】
0003949990.tif 000017
【図１６】
0003949990.tif 000018
【図１７】
0003949990.tif 000019
【図１８】
0003949990.tif 000020
【図１９】
0003949990.tif 000021
【図２０】
0003949990.tif 000022
【図２１】
0003949990.tif 000023
【図２２】
0003949990.tif 000024
【図２３】
0003949990.tif 000025
【図２４】
0003949990.tif 000026
【図２５】
0003949990.tif 000027
【図２６】
0003949990.tif 000028
【図２７】
0003949990.tif 000029
【図２８】
0003949990.tif 000030