(57)【特許請求の範囲】
【請求項１】
プログラマブル書込イクライゼーション回路であって、
第１の出力と第２の出力および入力データの受け取りのためのルックアップテーブルを備え、前記ルックアップテーブルは、第１のクロックドメインから第２のクロックドメインへ前記入力データをイクアライズするための波形を記憶するように構成され、
前記プログラマブル書込イクライゼーション回路は、さらに、
第１のルックアップテーブル出力に結合される入力と、第１の出力データシーケンスを提供するための出力とを有する第１のシフトレジスタを備え、前記第１のルックアップテーブル出力は、前記入力データに対応する少なくとも１つの前記記憶された波形を含み、前記第１の出力データシーケンスは、前記第１のルックアップテーブル出力の第１のシフトされたバージョンを含み、
前記プログラマブル書込イクライゼーション回路は、さらに、
第２のルックアップテーブル出力に結合される入力と、第２の出力データシーケンスを提供するための出力とを有する第２のシフトレジスタを備え、前記第２のルックアップテーブル出力は、前記入力データに対応する少なくとも１つの前記記憶された波形を含み、前記第２の出力データシーケンスは、前記第２のルックアップテーブル出力の第２のシフトされたバージョンを含み、
前記プログラマブル書込イクライゼーション回路は、さらに、
第１のイクライゼーション回路出力と、
第２のイクライゼーション回路出力と、
出力手段とを含み、
前記出力手段は、
前記第１のシフトレジスタ出力を前記第１のイクライゼーション回路出力または前記第２のイクライゼーション回路出力のいずれか、またはそれらの両者に結合するための手段と、
前記第２のシフトレジスタ出力を前記第１のイクライゼーション回路出力または前記第２のイクライゼーション回路出力のいずれか、またはそれらの両者に結合するための手段とを含み、
前記第１および第２のイクライゼーション回路出力の各々は、前記第１の出力データシーケンス、前記第２の出力データシーケンス、または前記第１および第２の出力データシーケンスの差分の組合わせである、プログラマブル書込イクライゼーション回路。
【請求項２】
周波数逓倍基準クロック信号を受け取るための入力と、第１のシフトレジスタに結合される第１の出力と、第２のシフトレジスタに結合される第２の出力とを有するカウンタをさらに含む、請求項１に記載のプログラマブル書込イクライゼーション回路。
【請求項３】
周波数逓倍基準クロック信号は基準クロック信号のＮ倍の周波数を有し、Ｎは２以上８以下の整数である、請求項２に記載のプログラマブル書込イクライゼーション回路。
【請求項４】
ＮＲＺフィルタ回路をさらに含む、請求項１に記載のプログラマブル書込イクライゼーション回路。
【請求項５】
ＮＲＺフィルタ回路は、
入力データを受け取るための入力と出力とを有するＮＲＺフィルタと、
入力データを受け取るための第１の入力と、ＮＲＺフィルタの出力に結合される第２の入力と、ルックアップテーブルに結合される出力とを有する第１のマルチプレクサと、
入力データを受け取るための第１の入力と、ＮＲＺフィルタの出力に結合される第２の入力と、出力手段に結合される出力とを有する第２のマルチプレクサとを含む、請求項４に記載のプログラマブル書込イクライゼーション回路。
【請求項６】
第１のマルチプレクサと第２のマルチプレクサとの各々はさらに、ＮＲＺイネーブル制御信号を受け取るための切換入力を含む、請求項５に記載のプログラマブル書込イクライゼーション回路。
【請求項７】
ＮＲＺ回路に結合される入力と、出力手段に結合される出力とを有する極性検出回路をさらに含む、請求項４に記載のプログラマブル書込イクライゼーション回路。
【請求項８】
出力手段は、
第１のシフトレジスタに結合される第１の入力と、第２のシフトレジスタに結合される第２の入力と、第１のイクライゼーション回路出力を形成する出力とを有する第１のマルチプレクサと、
第１のシフトレジスタに結合される第１の入力と、第２のシフトレジスタに結合される第２の入力と、出力とを有する第２のマルチプレクサと、
第２のマルチプレクサの出力に結合される第１の入力と、ロジックゼロ信号を受け取るための第２の入力と、第２のイクライゼーション回路出力を形成する出力とを有する第３のマルチプレクサとを含む、請求項１に記載のプログラマブル書込イクライゼーション回路。
【請求項９】
第１のマルチプレクサおよび第２のマルチプレクサはさらに、制御信号を受け取るための切換入力を含む、請求項８に記載のプログラマブル書込イクライゼーション回路。
【請求項１０】
第３のマルチプレクサはさらに、シングルエンドモード制御信号を受け取るための切換入力を含む、請求項８に記載のプログラマブル書込イクライゼーション回路。
【請求項１１】
磁気データ記憶システムで用いられるプログラマブル書込イクライゼーション回路であって、
入力データを受け取るためのルックアップテーブルを備え、前記ルックアップテーブルは、第１のクロックドメインから第２のクロックドメインへ前記入力データをイクアライズするための波形を記憶するように構成され、
前記プログラマブル書込イクライゼーション回路は、さらに、
前記ルックアップテーブルに結合されて第１の出力データシーケンスを提供するための第１のシフトレジスタを備え、前記ルックアップテーブルは、前記入力データに対応する少なくとも１つの前記記憶された波形を前記第１のシフトレジスタに提供し、前記第１のシフトレジスタは、前記第１の出力データシーケンスを提供するために、前記少なくとも１つの前記記憶された波形の第１のシフトされたバージョンを提供し、
前記プログラマブル書込イクライゼーション回路は、さらに、
前記ルックアップテーブルに結合されて第２の出力データシーケンスを提供するための第２のシフトレジスタを備え、前記ルックアップテーブルは、前記入力データに対応する少なくとも１つの前記記憶された波形を前記第２のシフトレジスタに提供し、前記第２のシフトレジスタは、前記第２の出力データシーケンスを提供するために、前記少なくとも１つの前記記憶された波形の第２のシフトされたバージョンを提供し、
前記プログラマブル書込イクライゼーション回路は、さらに、
第１のイクライゼーション回路出力と、
第２のイクライゼーション回路出力と、
第１のイクライゼーション回路出力と第２のイクライゼーション回路出力との間で第１のデータシーケンスと第２のデータシーケンスとを選択的に切換えるための出力手段とを含み、
前記第１および第２のイクライゼーション回路出力の各々は、前記第１の出力データシーケンス、前記第２の出力データシーケンス、または前記第１および第２の出力データシーケンスの差分の組合わせである、プログラマブル書込イクライゼーション回路。
【請求項１２】
周波数逓倍基準クロック信号を受け取り、再ロード信号を第１のシフトレジスタおよび第２のシフトレジスタに提供するためのカウンタをさらに含む、請求項１１に記載のプログラマブル書込イクライゼーション回路。
【請求項１３】
周波数逓倍基準クロック信号は、システム基準クロック信号のＮ倍の周波数を有し、Ｎは２以上８以下の整数である、請求項１２に記載のプログラマブル書込イクライゼーション回路。
【請求項１４】
ＮＲＺフィルタ回路をさらに含む、請求項１１に記載のプログラマブル書込イクライゼーション回路。
【請求項１５】
ＮＲＺフィルタ回路は、
入力データを受け取り、遷移検出データを提供するためのＮＲＺフィルタと、
ルックアップテーブルに結合される遷移検出データおよび入力データの受け取りのための第１のマルチプレクサと、
出力手段に結合される遷移検出データおよび入力データの受け取りのための第２のマルチプレクサとを含む、請求項１４に記載のプログラマブル書込イクライゼーション回路。
【請求項１６】
第１のマルチプレクサおよび第２のマルチプレクサの各々は、ＮＲＺイネーブル制御信号を受け取るための切換入力をさらに含む、請求項１５に記載のプログラマブル書込イクライゼーション回路。
【請求項１７】
ＮＲＺ回路と出力手段との間に結合される極性検出回路をさらに含む、請求項１４に記載のプログラマブル書込イクライゼーション回路。
【請求項１８】
出力手段は、
第１のイクライゼーション回路出力に結合される第１の出力データシーケンスおよび第２の出力データシーケンスを受け取るための第１のマルチプレクサと、第２のイクライゼーション回路出力に結合される第１の出力データシーケンスおよび第２の出力データシーケンスを受け取るための第２のマルチプレクサとを含む、請求項１１に記載のプログラマブル書込イクライゼーション回路。
【請求項１９】
第１のマルチプレクサおよび第２のマルチプレクサは、制御信号を受け取るための切換入力をさらに含む、請求項１８に記載のプログラマブル書込イクライゼーション回路。
【請求項２０】
第２のマルチプレクサと第２のイクライゼーション回路出力との間に配置される第３のマルチプレクサをさらに含む、請求項１８に記載のプログラマブル書込イクライゼーション回路。
【請求項２１】
第３のマルチプレクサはさらに、シングルエンドモード制御信号を受取るための切換入力を含む、請求項２０に記載のプログラマブル書込イクライゼーション回路。
【請求項２２】
プログラマブル書込イクライゼーション方法であって、
システムクロック信号よりもＮ倍大きい細分性を有する第１の出力データシーケンスを生成するステップを含み、Ｎは１よりも大きな整数であり、前記方法はさらに、
システムクロック信号よりもＮ倍大きな細分性を有する第２の出力データシーケンスを生成するステップと、
第１のシステム出力データシーケンスおよび第２のシステム出力データシーケンスを生成するステップとを含み、前記第１および第２のシステム出力データシーケンスの各々は、前記第１の出力データシーケンス、前記第２の出力データシーケンス、または前記第１および第２の出力データシーケンスの差分の組合わせであり、
前記第１のシステム出力データシーケンスおよび前記第２のシステム出力データシーケンスは、シングルエンド出力信号、差分出力信号、パルスモード出力信号、またはダブルパルス出力信号を含む書込電流信号を形成する、プログラマブル書込イクライゼーション方法。
【発明の詳細な説明】
【０００１】
【発明の背景】
この発明は一般に、磁気テープドライブ等の磁気データ記憶装置に関し、より具体的には、デジタル書込信号のイクライゼーションのプログラマブル調整に関する。
【０００２】
書込イクライゼーションは、磁気データ記憶装置の送信経路内での歪みを予め補償するために、磁気記憶装置内で一般に用いられている。磁気記録および、他の通信および送信関連の分野では、種々の形の最適化および適合化が送信される、または書込まれるデータに適用され、これによって、受信または読出時に元のデータを回復させるような能力が改善され得る。書込イクライゼーション回路１０を含む典型的な磁気記憶システムが以下の図１で示される。
【０００３】
図１を参照して、入力データが入力データ線１２上で受取られ、書込最適化回路１４によって予め歪まされる。書込最適化回路の出力信号が書込バッファ１６によってバッファリングされ、書込ヘッド１８に送られる。予め歪まされ、さらにはバッファリングされた入力信号は、磁気テープ２０に転送され、読出ヘッド２２によって読出され、読出バッファ２４によってバッファリングされ、読出回路２６によって出力データ線２８上で出力データに変換される。
【０００４】
適切な形の最適化の選択は、熱雑音、読出および書込ヘッド特性、用いられる媒体の種類、および他の多くの要因等の、所与の記録チャネルの多くの特性の実際上の知識に依存している。これらの特性はすべて、このようなシステムの動作中に時間とともに変化し得る。イクライゼーション回路が図１で示されるように静的であって、条件が変化するならば、システム性能は、新しい書込イクライゼーション回路または解決策が実現され得るまでは最適化されないであろう。
【０００５】
したがって、望まれることは、種々の形の書込イクライゼーションが用いられ、さらにはシステム性能が継続的に最適化され得るように、書込イクライゼーション回路をプログラムして磁気記録システムの多くの特性の変化に対応できるような能力である。
【０００６】
【発明の概要】
この発明によると、プログラマブル書込イクライゼーション回路は、データレートを示すための基準として用いられる第１のデジタルクロックと、書込イクライゼーション量子化を示すために用いられる第２のデジタルクロックと、第１のデジタルクロックドメインから第２のデジタルクロックドメインへの入力をイクアライズするのに用いられる波形を記憶するために用いられるルックアップテーブルと、各変換のために用いられるべきルックアップテーブル内のビット数を示すために用いられるカウンタと、入力データの現在の状態を検出するために用いられる極性検出器と、データ遷移および非遷移の配置を示すために用いられるノンリターンツーゼロ（ＮＲＺ）フィルタと、プログラマブルレジスタを含んでイクライゼーション回路内でのパラメータの各々を制御するためのソフトウェアインターフェイスとを含む。整数比Ｎは、第１のクロックレートおよび第２のクロックレートに関連し、Ｎはまた、イクライゼーションにとって利用可能な量子化の量である。
【０００７】
回路にとって利用可能なパラメータは、データのＮＲＺ変換を用いること、第１のクロックおよび第２のクロックの可変レート、プログラマブル出力データシーケンスの可変長、および望まれる出力データシーケンスの実際の内容を含む。たとえば、製品の設計者、研究者、またはソフトウェアプログラマーであり得る、プログラマブルイクライゼーション回路のユーザは、これらの回路パラメータを調整して所望の出力波形を実現し、図１で示される読出ヘッド、書込ヘッド、テープ媒体、および他の構成要素を含む媒体および媒体アクセスサブシステムを通して波形が送信および／または記録された後に、元のデータを回復させるような読出回路の能力を最適化することができる。
【０００８】
この発明のイクライゼーション回路のための所望の最適化は、シュナイダー書込イクライゼーション、パルス書込、イクライゼーションによるパルス書込、デュアルシーケンステーブルを用いた差動出力を用いることを含み得るが、各々は、イクライゼーション信号の種々の間隔とともに、差動線、差動パルス波形、およびダブルパルス書込のうちの１つのためのシーケンスソースとして用いられる。これらが、この発明のイクライゼーション回路で可能な最も典型的な動作であるが、多くの種類の出力信号が可能であり、可能な限り優れた最適化が実現され得るか、またはリアルタイムで必要に応じて適合させられ得る。
【０００９】
この発明のイクライゼーション回路の利点は、記憶システム動作条件のいずれかがわかる前に、その製造を始められることであり、一旦、動作条件がはっきりと特定されると最適化され得ることである。
【００１０】
この発明の利点は、製品開発およびスケジューリングの柔軟性が増すことである。
【００１１】
この発明のさらなる利点は、データ記憶システム内の条件を変えることによって必要に応じて外部制御下で回路を継続的に再び最適化できるという点で、回路が「適応可能な」ことである。
【００１２】
この発明の上述の、および他の目的、特徴、および利点は、添付の図を参照しながら説明されるこの発明の好ましい実施例の以下の詳細な説明から、より容易に明らかとなるだろう。
【００１３】
【詳細な説明】
図２を参照して、プログラマブル書込イクライゼーション回路３０は、第１の出力と第２の出力および入力データの受け取りのためのルックアップテーブル６０を含む。入力データは、ノード３２で受け取られ、マルチプレクサ３８を通してルックアップテーブル６０に転送される。第１のシフトレジスタ６２は、ルックアップテーブル６０の第１の出力に結合された入力と、ノード８２において第１の出力データシーケンスを提供するための出力とを有する。第２のシフトレジスタ６４は、ルックアップテーブル６０の第２の出力に結合された入力と、ノード８４において第２の出力データシーケンスを提供するための出力とを有する。イクライゼーション回路３０は、ノード７８における第１のイクライゼーション回路出力と、ノード８０における第２のイクライゼーション回路出力とを含む。出力スイッチング回路は、第１のシフトレジスタ６２の出力を第１のイクライゼーション回路出力７８または第２のイクライゼーション回路出力８０のいずれか、またはそれらの両者に結合するためのマルチプレクサスイッチング回路を含み、同様に、第２のシフトレジスタ６４の出力を第１のイクライゼーション回路出力７８または第２のイクライゼーション回路出力８０のいずれか、またはそれらの両者に結合するためのマルチプレクサスイッチング回路を含む。マルチプレクサスイッチング回路は、動作の差動モードとシングルエンドモードとの両者を可能にする。
【００１４】
出力マルチプレクサスイッチング回路は、第１のマルチプレクサ６８を含み、これは、第１のシフトレジスタ６２に結合される第１の入力と、第２のシフトレジスタ６４に結合される第２の入力と、ノード７８において第１のイクライゼーション回路出力を形成する出力とを有する。第２のマルチプレクサ７０は、第１のシフトレジスタ６２に結合される第１の入力と、第２のシフトレジスタ６４に結合される第２の入力と、出力とを有する。第３のマルチプレクサ７２は、第２のマルチプレクサ７０の出力に結合される第１の入力と、ロジックゼロ信号を受取るための第２の入力と、ノード８０における第２のイクライゼーション回路出力を形成する出力とを有する。第１のマルチプレクサ６８および第２のマルチプレクサ７０はさらに、ノード７６においてのシングルエンドモード制御信号を受取るための切換入力を含む。
【００１５】
プログラマブル書込イクライゼーション回路３０はまた、入力データノード３２での新しいビットを示すために用いられる基準ビットクロック４８と、wreqクロック５２（wreq＝書込（write）／読出（read）／イクライゼーション（equalization））とを含み、これは、シフトレジスタ６２および６４を駆動するために用いられる（wreqクロック５２の各サイクルに対して１つの出力ビット）。wreqクロック５２は、周波数逓倍基準クロック信号であり、基準クロック信号をＮ倍にした周波数を有し、Ｎは２以上８以下の整数である。
【００１６】
カウンタ５４は、周波数逓倍基準クロック信号を受取るための入力と、第１のシフトレジスタ６２に結合される第１の出力５６と、第２のシフトレジスタ６４に結合される第２の出力５８とを有する。カウンタは、予め選択された整数Ｎまでのカウントに到達した後で、シフトレジスタ６２および６４に再ロード信号を提供する。
【００１７】
プログラマブル書込イクライゼーション回路３０はまた、パルスモードおよびダブルパルスモード動作を可能にするようなＮＲＺフィルタ回路を含む。ＮＲＺフィルタ回路は、ノード３２上の入力データを受け取るための入力と、ノード３６における出力とを有するＮＲＺフィルタ３４を含む。第１のマルチプレクサ３８は、ノード３２の入力データを受け取るための第１の入力と、ＮＲＺフィルタ３４の出力にノード３６で結合される第２の入力と、ルックアップテーブル６０に結合される出力とを有する。第２のマルチプレクサ４０は、ノード３２の入力データを受け取るための第１の入力と、ノード３６でＮＲＺフィルタ３４の出力に結合される第２の入力と、極性検出回路７４を通して出力スイッチング回路に結合される出力とを有する。第１のマルチプレクサ３８および第２のマルチプレクサ４０の各々はさらに、ノード４２のＮＲＺイネーブル制御信号を受け取るための切換入力を含む。
【００１８】
プログラマブル書込イクライゼーション回路３０はまた、極性検出回路７４を含み、これは、マルチプレクサ４０を通してＮＲＺ回路３４に結合される入力と、マルチプレクサ７０での出力マルチプレクサスイッチング回路に結合される出力とを有する。ＮＲＺフィルタ３４は、「プラス」（１）または「マイナス」（０）情報を除去し、それを「遷移」（１）または「非遷移」（０）情報に取り換える。極性検出回路７４がこの情報を復元する。「遷移」とは、２つの連続するクロックサイクルを想定すると、１から０へと、または０から１へと変化する入力データとして定義される。「非遷移」とは、２つの連続するクロックサイクルを想定すると、入力データに変化がないものとして定義され、０の後に０が続き、または１の後に１が続くことを意味する。
【００１９】
動作において、プログラマブル書込イクライゼーション回路は、システムクロック信号よりもＮ倍大きい細分性を有する第１の出力データシーケンスを生成し、Ｎは、１よりも大きな整数であり、プログラマブル書込イクライゼーション回路は、システムクロック信号よりもＮ倍大きい細分性を有する第２の出力データシーケンスを生成し、さらには第１および第２のシステム出力データシーケンスを生成する。出力でのデータシーケンスは、第１の出力データシーケンス、第２の出力データシーケンス、または両者のシーケンスの差分（減算）組合せのいずれかに等しい。第１および第２のシステム出力データシーケンスは、シングルエンド出力信号、差分出力信号、パルスモード出力信号、または種々の出力信号を形成する。
【００２０】
図３は、書込イクライゼーションが行なわれていない場合の、シングルエンド出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図であり、トレース９２はシステムまたはwreqクロックであり、トレース９４はビットクロックであり、トレース９６はハイデータ出力であり、トレース９８はローデータ出力であり、トレース１００は書込ヘッド１８に対するエミュレートされた書込電流である。
【００２１】
図４は、書込イクライゼーションが行なわれていない場合の、差分出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図であり、トレース９２はシステムまたはwreqクロックであり、トレース９４はビットクロックであり、トレース９６はハイデータ出力であり、トレース９８はローデータ出力であり、トレース１００は書込ヘッド１８に対するエミュレートされた書込電流である。
【００２２】
図５は、書込イクライゼーションが行なわれ、クロック比が６の場合の、差分出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図であり、トレース９２はシステムまたはwreqクロックであり、トレース９４はビットクロックであり、トレース９６はハイデータ出力であり、トレース９８はローデータ出力であり、トレース１００は書込ヘッド１８に対するエミュレートされた書込電流である。
【００２３】
図６は、書込イクライゼーションが行なわれ、クロック比が４の場合の、パルス化された出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図であり、トレース９２はシステムまたはwreqクロックであり、トレース９４はビットクロックであり、トレース９６はハイデータ出力であり、トレース９８はローデータ出力であり、トレース１００は書込ヘッド１８に対するエミュレートされた書込電流である。
【００２４】
図７は、書込イクライゼーションが行なわれ、クロック比が６の場合の、パルス化された出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図であり、トレース９２はシステムまたはwreqクロックであり、トレース９４はビットクロックであり、トレース９６はハイデータ出力であり、トレース９８はローデータ出力であり、トレース１００は書込ヘッド１８に対するエミュレートされた書込電流である。
【００２５】
図８は、間隔をあけた書込イクライゼーションを行ない、クロック比が５の場合の、ダブルパルス出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図であり、トレース９２はシステムまたはwreqクロックであり、トレース９４はビットクロックであり、トレース９６はハイデータ出力であり、トレース９８はローデータ出力であり、トレース１００は書込ヘッド１８に対するエミュレートされた書込電流である。
【００２６】
この発明の原理をその好ましい実施例で説明し、例示してきたが、このような原理から逸脱することなしに、この発明の構成および詳細を変形できることが、当業者によって理解されるだろう。たとえば、ビットクロック４８によって示される各入力データに対して、各出力信号７８および８０上で２−８の出力が生じ得るように、比率Ｎが変更されてもよい。比率Ｎに基づいて、ルックアップテーブル６０が再びプログラムされて４×２N通りのシーケンスが出力されてもよい（たとえば、Ｎ＝８ならば、ルックアップテーブル６０へとプログラムされ得る１０２４の可能性が存在する）。ルックアップテーブル６０のサイズを調整してさらなる可能性を可能にすることもでき、これはまた、Ｎのサイズ／可能性が変化することを必要とするであろう。したがって、すべての変形および変更が前掲の請求項の思想および範囲内にあると主張される。
【図面の簡単な説明】
【図１】  静的な書込最適化回路を含む先行技術の磁気データ記憶システムのブロック図である。
【図２】  第１のデジタルクロック、第２のデジタルクロック、ルックアップテーブル、カウンタ、極性検出器、ノンリターンツーゼロ（ＮＲＺ）フィルタ、およびプログラマブルレジスタを含むソフトウェアインターフェイスを含む、この発明に従ったプログラマブル書込イクライゼーション回路のブロック図である。
【図３】  書込イクライゼーションが行なわれない場合の、シングルエンド出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図である。
【図４】  書込イクライゼーションが行なわれない場合の、差分出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図である。
【図５】  書込イクライゼーションが行なわれ、クロック比が６の場合の、差分出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図である。
【図６】  書込イクライゼーションが行なわれ、クロック比が４の場合の、パルス化された出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図である。
【図７】  書込イクライゼーションが行なわれ、クロック比が６の場合の、パルス化された出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図である。
【図８】  間隔をあけた書込イクライゼーションが行なわれ、クロック比が５の場合の、ダブルパルス出力信号を示す、種々のイクライゼーション回路ノードのオシロスコープからのタイミング図である。
【符号の説明】
３０  プログラマブル書込イクライゼーション回路、６０  ルックアップテーブル、６２  第１のシフトレジスタ、６４  第２のシフトレジスタ、７８  第１のイクライゼーション回路出力、８０  第２のイクライゼーション回路出力。
【図１】
0003995568.tif 000002
【図２】
0003995568.tif 000003
【図３】
0003995568.tif 000004
【図４】
0003995568.tif 000005
【図５】
0003995568.tif 000006
【図６】
0003995568.tif 000007
【図７】
0003995568.tif 000008
【図８】
0003995568.tif 000009