(57)【特許請求の範囲】
【請求項１】
電源パッドを介して電源電圧が印加される平面形状が長方形をしたメタル配線と、前記メタル配線の長手方向に平行配置された印字を行う為の複数のＬＥＤ駆動トランジスタと、前記メタル配線の周辺に配置され複数の前記ＬＥＤ駆動トランジスタを定電流駆動する為の基準トランジスタとを有し、複数の前記ＬＥＤ駆動トランジスタの各々のソースの前記メタル配線への接続点を前記長手方向に順次設けた印字駆動集積回路において、
前記基準トランジスタのソースの前記メタル配線への接続点を前記メタル配線の長手方向の中央部とし、かつ、前記基準トランジスタのソースの前記メタル配線への接続点と前記メタル配線の長手方向の両端に配置された前記ＬＥＤ駆動トランジスタのソースの接続点との距離をそれぞれ等しくすることを特徴とする印字駆動集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、印字濃淡を改善する印字駆動集積回路に関する。
【０００２】
【従来の技術】
図２は一般的な印字駆動集積回路の要部を示す回路ブロック図である。
【０００３】
図２において、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）は駆動トランジスタであり、ソース（入力電極）は電源Ｖｄｄと接続され、ドレイン（出力電極）は出力端子（２−１）〜（２−ｎ）を介してｎ個のＬＥＤ（図示せず）と接続される。Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）はゲート（制御電極）に印加される電圧に応じてｎ個のＬＥＤの何れかを発光させるものである。インバータ（３−１）〜（３−ｎ）はＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタの直列体から成り、インバータ（３−１）〜（３−ｎ）を構成するＰ型ＭＯＳトランジスタのソースは電源Ｖｄｄ’と共通接続され、インバータ（３−１）〜（３−ｎ）を構成するＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタのドレイン接続点はＰ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）のゲートと接続される。
【０００４】
Ｐ型ＭＯＳトランジスタ（４）、演算増幅器（５）及び電流検出抵抗（６）は定電流回路を構成する。Ｐ型ＭＯＳトランジスタ（４）のゲートは演算増幅器（５）の出力端子と接続され、ソースは電源Ｖｄｄと接続され、ドレインは電流検出抵抗（６）を介して接地される。演算増幅器（５）の−（反転入力）端子は基準電圧Ｖｒｅｆが印加され、＋（非反転入力）端子は電流検出抵抗（６）の非接地側と接続される。そして、定電流回路の出力となる演算増幅器（５）の出力端子はインバータ（３−１）〜（３−ｎ）を構成するＮ型ＭＯＳトランジスタのソースと共通接続される。定電流回路は、Ｐ型ＭＯＳトランジスタ（４）のオン状態に応じて変動する電流検出抵抗（６）の両端電圧を検出し、演算増幅器（５）の出力電圧を一定値に保持するものである。従って、インバータ（３−１）〜（３−ｎ）を構成するＮ型ＭＯＳトランジスタのソース電圧を一定値に保持でき、換言すれば、インバータ（３−１）〜（３−ｎ）を構成するＮ型ＭＯＳトランジスタがオンした時のＰ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）のゲート電圧を一定値とでき、これより、ｎ個のＬＥＤを定電流駆動できることになる。
【０００５】
シフトレジスタ（７）はｎビットで構成され、ｎ個のＬＥＤを点灯又は消灯させる為の印字データ（例えば、論理値「１」が点灯を表し、論理値「０」が消灯を表すものとする）を、シフトクロックＳＣＬＫに同期して順次シフトするものである。ラッチ回路（８）はシフトレジスタ（７）に対応してｎビットで構成され、シフトレジスタ（７）に保持されたｎビットデータを、シフトレジスタ（７）がｎ回のシフト動作を終了した時点で発生するラッチクロックＬＣＬＫに同期して一括ラッチするものである。ＡＮＤゲート（９−１）〜（９−ｎ）は、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）に１対１に対応し、一方の入力端子はＬＥＤを発光させるタイミングで論理値「１」となるストローブ信号ＳＴＢが供給され、他方の入力端子はラッチ回路（８）のｎビットの出力端子と接続される。
【０００６】
以上より、ストローブ信号ＳＴＢが論理値「１」に設定されている期間は、印字データが論理値「１」のところのＰ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）と接続されたＬＥＤは点灯し、印字データが論理値「０」のところのＰ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）と接続されたＬＥＤは消灯する。そして、選択されたＬＥＤの点灯に伴いドット印字が実行され、この結果、使用者の意図するキャラクタ表示、グラフィック表示等が得られる。
【０００７】
【発明が解決しようとする課題】
図３は図２の要部を示す図である。尚、図２と同一素子には同一番号を記す。図３において、メタル配線（１１）は図２の電源Ｖｄｄの伝達ライン（１０）として機能する金属配線である。メタル配線（１１）には複数の電源パッド（１２）が所定間隔で配置され、電源パッド（１２）には金属ワイヤ（図示せず）を介して外部から電源Ｖｄｄが印加される。
【０００８】
Ｐ型ＭＯＳトランジスタ（４）は、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）の入出力電流を決定する為の基準トランジスタとして作用する。即ち、インバータ（３−１）〜（３−ｎ）を構成するＮ型ＭＯＳトランジスタがオンすると、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）のゲートはＰ型ＭＯＳトランジスタ（４）のゲートと共通接続され、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）の入出力電流はＰ型ＭＯＳトランジスタ（４）の入出力電流に比例した値となる。
【０００９】
さて、メタル配線（１１）は印字駆動集積回路を構成する素子に電源を供給する役割を持つ為、複数の周辺素子が接続される。従って、Ｐ型ＭＯＳトランジスタ（４）のソースは、メタル配線（１１）の長手方向の端部に通常は接続される。
【００１０】
しかし、図３の様な接続では、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）及びＰ型ＭＯＳトランジスタ（４）のソースに印加される電源電圧を比較すると、メタル配線（１１）の右側に配置されたＰ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）に対しメタル配線（１１）の左側に配置されたＰ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）の方が、メタル配線（１１）のインピーダンスの影響で電源電圧誤差が大きくなる。換言すれば、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）はメタル配線（１１）の左側に配置される程、期待値から外れた駆動電流をＬＥＤに供給する。従って、複数個の印字駆動回路を並列配置した場合、個々の印字駆動集積回路の出力境界点で印字濃淡むらが非常に目立つ問題があった。
【００１１】
そこで、本発明は、印字むらを低減する印字駆動集積回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、前記問題点を解決する為に創作されたものであり、電源電圧が印加されるメタル配線と、前記メタル配線の長手方向に平行配置された印字を行う為の複数の駆動トランジスタと、前記メタル配線の周辺に配置され前記複数の駆動トランジスタを定電流駆動する為の基準トランジスタとを有し、前記メタル配線に前記複数の駆動トランジスタ及び前記基準トランジスタの入力電極を接続して成る印字駆動集積回路において、前記メタル配線における長手方向の一辺の中心部に対し、前記基準トランジスタの入力電極領域を電気結合したことを特徴とする。
【００１３】
【発明の実施の形態】
本発明の詳細を図面に従って具体的に説明する。
【００１４】
図１は本発明の印字駆動集積回路を示す回路図である。
【００１５】
図１において、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）は請求項に言う駆動トランジスタに相当し、Ｐ型ＭＯＳトランジスタ（４）は請求項に言う基準トランジスタに相当する。本発明の実施の形態において、Ｐ型ＭＯＳトランジスタ（４）のソースをメタル配線（１１）の長手方向の中心部と電気結合する。この結合状態において、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）及びＰ型ＭＯＳトランジスタ（４）のソースに印加される電源電圧を相対比較すると、Ｐ型ＭＯＳトランジスタ（１−１）〜（１−ｎ）はメタル配線（１１）の長手方向の中心部から離れて配置される程、Ｐ型ＭＯＳトランジスタ（４）との電源電圧誤差が大きくなる。しかし、メタル配線（１１）の両端に配置されたＰ型ＭＯＳトランジスタ（１−１）（１−ｎ）及びＰ型ＭＯＳトランジスタ（４）のソースに印加される電源電圧を相対比較すると、メタル配線（１１）に対するＰ型ＭＯＳトランジスタ（１−１）（４）の両ソース接続点距離とＰ型ＭＯＳトランジスタ（１−ｎ）（４）の両ソース接続点距離とが等しい為、即ち、Ｐ型ＭＯＳトランジスタ（１−１）（４）及びＰ型ＭＯＳトランジスタ（１−ｎ）（４）の各々の間に介在するメタル配線（１１）のインピーダンスが等しい為、Ｐ型ＭＯＳトランジスタ（１−１）（１−ｎ）及びＰ型ＭＯＳトランジスタ（４）の電源電圧誤差は等しくなる。
【００１６】
従って、図４に示す様に、回路基板上に図１の電気結合を有する複数個の印字駆動集積回路を並列配置した場合、隣接する印字駆動集積回路の境界部分（破線）では、左側の印字駆動集積回路のＰ型ＭＯＳトランジスタ（１−ｎ）（４）の電源電圧誤差と右側の印字駆動集積回路のＰ型ＭＯＳトランジスタ（１−１）（４）の電源電圧誤差とが等しくなる。即ち、隣接する印字駆動集積回路の境界部分における印字むらを無くすことができ、複数個の印字駆動集積回路の全体として印字むらを低減できる。
【００１７】
【発明の効果】
本発明によれば、回路基板上に複数個の印字駆動集積回路を並列配置した場合、隣接する印字駆動集積回路の境界部分では、左側の印字駆動集積回路におけるｎ個目の駆動トランジスタ及び基準トランジスタの電源電圧誤差と右側の印字駆動集積回路の１個目の駆動トランジスタ及び基準トランジスタの電源電圧誤差とが等しくなる。即ち、隣接する印字駆動集積回路の境界部分における印字むらを無くすことができ、複数個の印字駆動集積回路の全体として印字むらを低減できる利点が得られる。
【図面の簡単な説明】
【図１】本発明の印字駆動集積回路の電気結合を示す回路図である。
【図２】一般的な印字駆動集積回路を示す回路ブロック図である。
【図３】従来の印字駆動集積回路の電気結合を示す回路図である。
【図４】回路基板に対する印字駆動集積回路の配置を示す図である。
【符号の説明】
（１−１）〜（１−ｎ）  Ｐ型ＭＯＳトランジスタ
（４）  Ｐ型ＭＯＳトランジスタ
（１１）  メタル配線
【図１】
0003995352.tif 000002
【図２】
0003995352.tif 000003
【図３】
0003995352.tif 000004
【図４】
0003995352.tif 000005