(57)【特許請求の範囲】
【請求項１】
複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および上記複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、上記複数のテストパターンの各々が使用する上記タイミング条件を相互に比較するステップと、
このタイミング条件が一致した場合にはその同一タイミング条件を使用する上記テストパターンを連続して適用するように上記テスト順序を変更するステップと、
上記テスト順序に基づいて上記複数のテストパターンおよび上記テスト条件を適用することにより半導体デバイスをテストするステップとを備えた半導体デバイスのテスト方法。
【請求項２】
複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および上記複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、上記複数のテストパターンの各々が使用する上記タイミング条件を相互に比較するステップと、
このタイミング条件が一致した場合にはその同一タイミング条件を使用する上記テストパターンを連続して適用し、また上記タイミング条件が異なる場合には相互にタイミング条件の違いが少ない上記テストパターンを連続して適用するように上記テスト順序を変更するステップと、
上記テスト順序に基づいて上記複数のテストパターンおよび上記テスト条件を適用することにより半導体デバイスをテストするステップとを備えた半導体デバイスのテスト方法。
【請求項３】
複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および上記複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、上記複数のテストパターンの各々が使用する上記タイミング条件を相互に比較する比較部と、
このタイミング条件が一致した場合にはその同一タイミング条件を使用する上記テストパターンを連続して適用するように上記テスト順序を変更する変更部と、
上記テスト順序に基づいて上記複数のテストパターンおよび上記テスト条件を適用することにより半導体デバイスをテストするテスト部とを備えた半導体デバイスのテスト装置。
【請求項４】
複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および上記複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、上記複数のテストパターンの各々が使用する上記タイミング条件を相互に比較する比較部と、
このタイミング条件が一致した場合にはその同一タイミング条件を使用する上記テストパターンを連続して適用し、また上記タイミング条件が異なる場合には相互にタイミング条件の違いが少ない上記テストパターンを連続して適用するように上記テスト順序を変更する変更部と、
上記テスト順序に基づいて上記複数のテストパターンおよび上記テスト条件を適用することにより半導体デバイスをテストするテスト部とを備えた半導体デバイスのテスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体デバイスのテスト装置およびそのテスト方法に関するものである。
【０００２】
【従来の技術】
図９は、従来の半導体デバイスのテスト装置の構成を示すブロック図である。図において、１は半導体テスト装置のプログラミング言語で記述したテストプログラムを記憶するテストプログラム記憶部、２はテストプログラム記憶部１に格納しているテストプログラムのうち半導体デバイスをテストする際のテスト順序およびテスト条件を記述したメインプログラムを記憶するメインプログラム記憶部、３はテストプログラム記憶部１に格納しているテストプログラムのうち、半導体デバイスへ印加する入力信号および出力期待値を記述した機能検証用テストパターンを記憶する機能検証用テストパターン記憶部、４は半導体デバイスのテスト装置、５はテストプログラムをテスト装置４で実行可能な命令に変換するテストプログラムコンパイル部、６はテスト装置４を制御する制御部、７は半導体デバイスを測定する測定部、８はテスト前処理部、９はテスト前処理で、機能検証用テストパターンを読み込む機能検証用テストパターン読み込み部、１０はテスト前処理で、タイミング条件を設定するタイミング条件設定部、１１はテスト装置４でテストする半導体デバイスである。
【０００３】
次に上記構成と図１０で示すフローチャートに基づき動作を説明する。
半導体デバイスのテスト装置４では、まずテストプログラムコンパイル部５でテストプログラム記憶部１に格納されているテストプログラムをコンパイルし、テストプログラムをテスト装置４で実行可能な命令に変換する（ステップＳＴ１）。次に、コンパイル後のテストプログラムを実行し、テストは制御部６においてテスト前処理部８を制御しながら、テスト前処理部８の機能検証用テストパターン読み込み部９において機能検証用テストパターンを読み込み（ステップＳＴ２）、タイミング条件設定部１０でタイミング条件を設定する（ステップＳＴ３）。次に、制御部６で測定部７を制御しながら半導体デバイス１１をテストする（ステップＳＴ４）。
【０００４】
上記のテスト装置４のテスト方法によれば、テストを開始する前に機能検証用テストパターンの実行順を記述したテストプログラムを読み込みコンパイルを行い、これでテストが開始できる状態になる。そして、テストプログラムに記述された機能検証用パターンの順番に基づき、半導体デバイス１１の個数分繰り返しテストを行い終了となる。ここで、従来の半導体デバイス１１のテスト装置４では、テストプログラムに記述された機能検証用テストパターン毎に、テスト前処理としてその中に含まれる機能検証用テストパターンの読み込みと、テスト周期、波形タイプ、遅延時間などのタイミング条件の設定を行っている。ただし、同じタイミング条件の機能検証用テストパターンが連続する場合はタイミング条件の設定を１回目のみ行い、２回目以降は省略する。
【０００５】
これを図１１を参考にして説明すると、機能検証用テストパターン１と機能検証用テストパターン２のタイミング条件は異なり、機能検証用テストパターン２と機能検証用テストパターン３のタイミング条件も異なり、機能検証用テストパターン１と機能検証用テストパターン３のタイミング条件は同じである。この場合、テスト実行ステップＡ，Ｂ，Ｃは最初にメインプログラム記憶部２より取り出した順序と変わりないので、各機能検証用テストパターン毎にタイミング条件の設定が必要であり、したがって機能検証用テストパターン３では機能検証用テストパターン１と同じタイミング条件を再設定することになる。
【０００６】
【発明が解決しようとする課題】
従来の半導体デバイスのテスト装置およびそのテスト方法は以上のように構成されているので、例えば、図１２のメインプログラムでは、機能検証用テストパターン１と機能検証用テストパターン２のタイミング条件は異なり、機能検証用テストパターン２と機能検証用テストパターン３のタイミング条件も異なり、機能検証用テストパターン１と機能検証用テストパターン３のタイミング条件は同じである。この場合、機能検証用テストパターン３は機能検証用テストパターン１と同じタイミング条件であっても、連続していないために、３回ともタイミング条件を設定しなければならないといった、機能検証用テストパターン毎にタイミング設定を行うために余分な時間が必要となるなどの課題があった。
この発明は上記のような課題を解決するためになされたもので、テストプログラムのコンパイル時に、機能検証用テストパターンの順序を最適化することによりテスト時間を短縮した半導体デバイスのテスト装置およびそのテスト方法を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る半導体デバイスのテスト方法は、複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、各テストパターンが使用するタイミング条件を相互に比較するステップと、タイミング条件が一致した場合には同一タイミング条件を使用するテストパターンを連続して適用するようにテスト順序を変更するステップと、テスト順序に基づいて複数のテストパターンおよびテスト条件を適用することにより半導体デバイスをテストするステップとを備えたものである。
【０００８】
この発明に係る半導体デバイスのテスト方法は、複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、各テストパターンが使用するタイミング条件を相互に比較するステップと、このタイミング条件が一致した場合にはその同一タイミング条件を使用するテストパターンを連続して適用し、またタイミング条件が異なる場合には相互にタイミング条件の違いが少ないテストパターンを連続して適用するようにテスト順序を変更するステップと、テスト順序に基づいて複数のテストパターンおよび上記テスト条件を適用することにより半導体デバイスをテストするステップとを備えたものである。
【０００９】
この発明に係る半導体デバイスのテスト装置は、複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、各テストパターンが使用するタイミング条件を相互に比較する比較部と、タイミング条件が一致した場合には同一タイミング条件を使用するテストパターンを連続して適用するようにテスト順序を変更する変更部と、テスト順序に基づいて複数のテストパターンおよびテスト条件を適用することにより半導体デバイスをテストするテスト部とを備えたものである。
【００１０】
この発明に係る半導体デバイスのテスト装置は、複数のテストパターンと、それぞれのタイミング条件を含むテスト条件および複数のテストパターンのテスト順序とから構成するテストプログラムにおいて、各テストパターンが使用するタイミング条件を相互に比較する比較部と、タイミング条件が一致した場合には同一タイミング条件を使用するテストパターンを連続して適用し、またタイミング条件が異なる場合には相互にタイミング条件の違いが少ないテストパターンを連続して適用するようにテスト順序を変更する変更部と、テスト順序に基づいて複数のテストパターンおよびテスト条件を適用することにより半導体デバイスをテストするテスト部とを備えたものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるテスト装置の構成を示すブロック図であり、図において、１はテスト装置のプログラミング言語で記述したテストプログラムを記憶するテストプログラム記憶部、２はテストプログラム記憶部１に格納しているテストプログラムのうち半導体デバイス１１をテストする際のテスト順序およびテスト条件を記述したメインプログラムを記憶するメインプログラム記憶部、３はテストプログラム記憶部１に格納しているテストプログラムのうち、半導体デバイス１１へ印加する入力信号および出力期待値を記述した機能検証用テストパターンを記憶する機能検証用テストパターン記憶部、４ａはテスト装置、５はテストプログラムをテスト装置４ａで実行可能な命令に変換するテストプログラムコンパイル部、６はテスト装置４ａを制御する制御部、７は半導体デバイス１１を測定する測定部（テスト部）、８はテスト前処理部（テスト部）、９はテスト前処理において、機能検証用テストパターンを読み込む機能検証用テストパターン読み込み部（テスト部）、１０はテスト前処理において、タイミング条件を設定するタイミング条件設定部（テスト部）、１１はテスト装置４ａでテストする半導体デバイス、１２ａはテストプログラムを最適化するテストプログラム最適化部、１３はテストプログラム最適化において、各機能検証用テストパターンで使用するタイミング条件を比較するタイミング条件比較部（比較部）、１４はテストプログラム最適化において、同じタイミング条件の機能検証用テストパターンが連続してテストされるように順序を変更するテスト順序変更部（タイミング一致時）（比較部）である。
【００１２】
上記構成と図２で示すフローチャートに基づき動作を説明する。
上記のテスト装置４ａは、テストプログラムのコンパイル時にテストプログラム最適化部１２ａでテストプログラムを最適化する。まずタイミング条件比較部１３でメインプログラムに記述されている各機能検証用テストパターンが使用するタイミング条件を比較する（ステップＳＴ５）。次にテスト順序変更部（タイミング一致時）１４で同じタイミング条件の機能検証用テストパターンが連続してテストされるように順序を変更する（ステップＳＴ６）。次にテストプログラムをコンパイルし、テストプログラムをテスト装置４ａで実行可能な命令に変換する（ステップＳＴ１）。次に、コンパイル後のテストプログラムを実行し、テストは制御部６でテスト前処理部８を制御しながらテスト前処理部８の機能検証用テストパターン読み込み部９で機能検証用テストパターンを読み込み（ステップＳＴ２）、タイミング条件設定部１０でタイミング条件を設定する（ステップＳＴ３）。次に、制御部６で測定部７を制御しながら半導体デバイス１１をテストする（ステップＳＴ４）。
【００１３】
図３のテストプログラム最適化の例では、機能検証用テストパターン１と機能検証用テストパターン３のタイミング条件（テスト周期、入力波形、遅延時間）が同じである。機能検証用テストパターン３が機能検証用テストパターン１の次にテストされるように順序を変更し、機能検証用テストパターン３実行時のタイミング設定命令を省略する。その結果、タイミング条件の設定１回分の時間が短縮されることになる。
【００１４】
これを図４を参考にして説明すると、機能検証用テストパターン１と機能検証用テストパターン３のタイミング条件が同じである。そこで、機能検証用テストパターン３が機能検証用テストパターン１の次になるように並び替える。その結果、タイミング条件が同一の機能検証用テストパターン３ではタイミング条件の設定が不要となり、ステップＡ、ステップＣ、ステップＢの順にテスト実行ステップが行われるので、タイミング条件の設定１回分の時間が短縮されることになる。
【００１５】
以上のように、この実施の形態１によれば、テストプログラムの最適化処理において、従来に比べて機能検証用テストパターンを並び替える分コンパイル時間は長くなるが、テストは対象となる半導体の個数だけ繰り返し実行するので、結果としては大幅なテスト時間の短縮が可能となる効果が得られる。
【００１６】
実施の形態２．
図５はこの発明の実施の形態２によるテスト装置の構成を示すブロック図であり、図において、４ｂはテスト装置、１２ｂはテストプログラムを最適化するテストプログラム最適化部、１５はテストプログラム最適化において、同じタイミング条件でない機能検証用テストパターンの実行順を並び替えるテスト順序変更部（タイミング不一致時）（変更部）であり、他の符号は上記実施の形態１で説明したものと同様なのでその説明は省略する。
【００１７】
上記構成と図６で示すフローチャートに基づき動作を説明する。
テスト装置４ｂは、テストプログラムのコンパイル時にテストプログラム最適化部１２ｂでテストプログラムを最適化する。まずタイミング条件比較部１３でメインプログラムに記述されている各機能検証用テストパターンが使用するタイミング条件を比較する（ステップＳＴ５）。タイミング条件が同じ機能検証用テストパターンの場合は、上記実施の形態１と同様にテスト順序を変更する。タイミング条件が異なる機能検証用テストパターンの場合には、タイミング条件の設定が行われるので、タイミング条件の違いが少ないものが連続してテストされるようにテスト順序変更部（タイミング不一致時）１５で順序を変更する（タイミング条件はテスト周期、波形タイプ、遅延時間など複数の項目で構成されているため）（ステップＳＴ６’）。次にテストプログラムをコンパイルし、テストプログラムをテスト装置４ｂで実行可能な命令に変換する（ステップＳＴ１）。次に、コンパイル後のテストプログラムを実行し、テストは制御部６でテスト前処理部８を制御しながらテスト前処理部８の機能検証用テストパターン読み込み部９で機能検証用テストパターンを読み込み（ステップＳＴ２）、タイミング条件設定部１０でタイミング条件のうち異なるもののみを設定する（ステップＳＴ３）。次に、制御部６で測定部７を制御しながら半導体デバイス１１をテストする（ステップＳＴ４）。
【００１８】
図７のテストプログラム最適化の例では、３つの機能検証用テストパターンのタイミング条件は全て異なっている。このときタイミング条件をそれぞれ比較すると、機能検証用テストパターン１と機能検証用テストパターン２はタイミング条件の全てが異なっているが、機能検証用テストパターン１と機能検証用テストパターン３では遅延時間のみが異なっている。そこで、機能検証用テストパターン３が機能検証用テストパターン１の次にテストされるように順序を変更する。その結果、タイミング条件の中で異なっている遅延時間のみを設定することになり、テスト周期と入力波形の設定に要する時間が短縮される。
【００１９】
これを図８を参考にして説明すると、３つの機能検証用テストパターン１１，１２，１３のタイミング条件は全て異なっている。このときタイミング条件をそれぞれ比較すると、機能検証用テストパターン１１と機能検証用テストパターン１２はタイミング条件の全てが異なっているが、機能検証用テストパターン１１と機能検証用テストパターン１３では遅延時間のみが異なっている。そこで、機能検証用テストパターン１３が機能検証用テストパターン１１の次になるように並べ替える。その結果、タイミング条件の中で異なっている遅延時間のみが再設定の対象となり、ステップＡ’、ステップＣ’、ステップＢ’の順にテスト実行ステップが行われ、テスト周期と入力波形の再設定に要する時間が短縮される。
【００２０】
以上のように、この実施の形態２によれば、テストプログラムの最適化処理において従来に比べて機能検証用テストパターンを並び替える分コンパイル時間は長くなるが、テストは対象となる半導体の個数だけ繰り返し実行する。これにより、上記実施の形態１に比べて、タイミング条件が一致していない場合についても、タイミング条件の中の一部が一致していれば、その設定を省略するため、結果としてはさらに大幅なテスト時間の短縮が可能となる効果が得られる。
【００２１】
【発明の効果】
以上のように、この発明によれば、比較するステップは使用するタイミング条件を相互に比較し、変更するステップはタイミング条件が一致した場合にその同一タイミング条件を使用するテストパターンを連続して適用するようにテスト順序を変更し、この変更したテスト順序に基づいて半導体デバイスにテストパターンとテスト条件を適用するように構成したので、同じタイミング条件の機能検証用テストパターンが連続してテストされるように順序を変更することによりタイミング条件の設定を省略することができ、その設定時間の短縮が可能である。これにより、対象となる半導体の個数分だけタイミング条件の設定を省略すればその個数分だけその設定時間を短縮でき、全体として大幅なテスト時間の短縮が可能となる効果がある。
【００２２】
この発明によれば、比較するステップは使用するタイミング条件を相互に比較し、変更するステップはタイミング条件が一致した場合にはその同一タイミング条件を使用するテストパターンを連続して適用し、またタイミング条件が異なる場合には相互にタイミング条件の違いが少ないテストパターンを連続して適用するようにテスト順序を変更し、この変更したテスト順序に基づいて半導体デバイスにテストパターンとテスト条件を適用するように構成したので、同じタイミング条件の機能検証用テストパターンが連続してテストされるように順序を変更することによりタイミング条件の設定を省略することができ、その設定時間の短縮が可能で、さらに同じタイミング条件の機能検証用パターンが存在しない場合でも、タイミング条件の違いが少ない機能検証用テストパターンが連続してテストされるように順序を変更すればタイミング条件の設定の一部を省略することができるので、その設定時間の一部を短縮可能である。これにより、対象となる半導体の個数分だけその設定時間を短縮でき、タイミング条件の設定を省略ないし一部省略すればその個数分だけその設定時間を短縮でき、全体として、さらに大幅なテスト時間の短縮が可能となる効果がある。
【００２３】
この発明によれば、比較する手段は使用するタイミング条件を相互に比較し、変更する手段はタイミング条件が一致した場合にその同一タイミング条件を使用するテストパターンを連続して適用するようにテスト順序を変更し、この変更したテスト順序に基づいて半導体デバイスにテストパターンとテスト条件を適用するように構成したので、同じタイミング条件の機能検証用テストパターンが連続してテストされるように順序を変更することによりタイミング条件の設定を省略することができ、その設定時間の短縮が可能である。これにより、対象となる半導体の個数分だけタイミング条件の設定を省略すればその個数分だけその設定時間を短縮でき、全体として大幅なテスト時間の短縮が可能となる効果がある。
【００２４】
この発明によれば、比較する手段は使用するタイミング条件を相互に比較し、変更する手段はタイミング条件が一致した場合にはその同一タイミング条件を使用するテストパターンを連続して適用し、またタイミング条件が異なる場合には相互にタイミング条件の違いが少ないテストパターンを連続して適用するようにテスト順序を変更し、この変更したテスト順序に基づいて半導体デバイスにテストパターンとテスト条件を適用するように構成したので、同じタイミング条件の機能検証用テストパターンが連続してテストされるように順序を変更することによりタイミング条件の設定を省略することができ、その設定時間の短縮が可能で、さらに同じタイミング条件の機能検証用パターンが存在しない場合でも、タイミング条件の違いが少ない機能検証用テストパターンが連続してテストされるように順序を変更すればタイミング条件の設定の一部を省略することができるので、その設定時間の一部の短縮が可能である。これにより、対象となる半導体の個数分だけその設定時間を短縮でき、タイミング条件の設定を省略ないし一部省略すればその個数分だけその設定時間を短縮でき、全体として、さらに大幅なテスト時間の短縮が可能となる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による半導体デバイスのテスト装置の機能的構成を示すブロック図である。
【図２】  図１に示したテスト装置の動作を示すフローチャートである。
【図３】  テストプログラム最適化の一例を示す図である。
【図４】  テストプログラム最適化の説明図である。
【図５】  この発明の実施の形態２による半導体デバイスのテスト装置の機能的構成を示すブロック図である。
【図６】  図５に示したテスト装置の動作を示すフローチャートである。
【図７】  テストプログラム最適化の一例を示す図である。
【図８】  テストプログラム最適化の説明図である。
【図９】  図８の従来の半導体デバイスのテスト装置の機能的構成を示すブロック図である。
【図１０】  図９に示した従来のテスト装置の動作を示すフローチャートである。
【図１１】  テストプログラムの一例を示す図である。
【図１２】  テストプログラムの説明図である。
【符号の説明】
１  テストプログラム記憶部、２  メインプログラム記憶部、３  機能検証用テストパターン記憶部、４，４ａ，４ｂ  テスト装置、５  テストプログラムコンパイル部、６  制御部（テスト部）、７  測定部（テスト部）、８  テスト前処理部（テスト部）、９  機能検証用テストパターン読み込み部（テスト部）、１０  タイミング条件設定部（テスト部）、１１  半導体デバイス、１２ａ，１２ｂ  テストプログラム最適化部、１３  タイミング条件比較部（比較部）、１４,１５  テスト順序変更部（変更部）、Ａ  機能検証用テストパターン１のテスト実行ステップ、Ｂ  機能検証用テストパターン２のテスト実行ステップ、Ｃ  機能検証用テストパターン３のテスト実行ステップ、Ａ’  機能検証用テストパターン１１のテスト実行ステップ、Ｂ’  機能検証用テストパターン１２のテスト実行ステップ、Ｃ’  機能検証用テストパターン１３のテスト実行ステップ。
【図１】
0003989652.tif 000002
【図２】
0003989652.tif 000003
【図３】
0003989652.tif 000004
【図４】
0003989652.tif 000005
【図５】
0003989652.tif 000006
【図６】
0003989652.tif 000007
【図７】
0003989652.tif 000008
【図８】
0003989652.tif 000009
【図９】
0003989652.tif 000010
【図１０】
0003989652.tif 000011
【図１１】
0003989652.tif 000012
【図１２】
0003989652.tif 000013