(57)【特許請求の範囲】
【請求項１】
活性層を挟むようにｎ型とｐ型導波層が形成され、かつこれらの導波層の外側を挟むようにｎ型とｐ型クラッド層が形成され、またレーザ光の出射する前端面とこれに対向する後端面とを結ぶ方向に延びるストライプ状の電流注入領域を画定する第一の電流ブロック層を備えた半導体レーザ素子であって、
前記前端面近傍で前記ストライプ状電流注入領域を横切るように形成された第二の電流ブロック層を備え、第一電流ブロック層と第二電流ブロック層は同一の層で構成され、該電流注入領域と第一および第二電流ブロック層が存在する領域との間に等価屈折率差を設けることによって実屈折率導波構造を形成し、
前記第一および第二電流ブロック層が導波層の中に形成され、
電流注入領域位置での光閉じ込め係数Г２ｄＩｎｊｅｃｔｉｏｎと電流注入領域の導波モードを電流非注入領域にビーム伝搬法を用いて伝搬させたときの前端面での活性層における伝搬モードに対する光強度比Г２ｄＦａｃｅｔの関係が、
Г２ｄＩｎｊｃｅｔｉｏｎ＞Г２ｄＦａｃｅｔ
となるように第二電流ブロック層が形成され、
第二電流ブロック層の位置、厚さ、及び幅は、前記Г２ｄＦａｃｅｔが互いに隣り合う変曲点の間の領域であって、極小値のうちの、端面での第二電流ブロック層の幅が狭い順に１番目および２番目のいずれか一方の極小値を含む領域に含まれるように構成されていることを特徴とする半導体レーザ素子。
【請求項２】
活性層を挟むようにｎ型とｐ型導波層が形成され、かつこれらの導波層の外側を挟むようにｎ型とｐ型クラッド層が形成され、またレーザ光の出射する前端面とこれに対向する後端面とを結ぶ方向に延びるストライプ状の電流注入領域を画定する第一の電流ブロック層を備えた半導体レーザ素子であって、
前記前端面近傍で前記ストライプ状電流注入領域を横切るように形成された第二の電流ブロック層を備え、第一電流ブロック層と第二電流ブロック層は同一の層で構成され、該電流注入領域と第一および第二電流ブロック層が存在する領域との間に等価屈折率差を設けることによって実屈折率導波構造を形成し、
前記第一および第二電流ブロック層が導波層に隣接して形成され、
電流注入領域位置での光閉じ込め係数Г２ｄＩｎｊｅｃｔｉｏｎと電流注入領域の導波モードを電流非注入領域にビーム伝搬法を用いて伝搬させたときの前端面での活性層における伝搬モードに対する光強度比Г２ｄＦａｃｅｔの関係が、
Г２ｄＩｎｊｃｅｔｉｏｎ＞Г２ｄＦａｃｅｔ
となるように第二電流ブロック層が形成され、
第二電流ブロック層の位置、厚さ、及び幅は、前記Г２ｄＦａｃｅｔが互いに隣り合う変曲点の間の領域であって、極小値のうちの、端面での第二電流ブロック層の幅が狭い順に１番目および２番目のいずれか一方の極小値を含む領域に含まれるように構成されていることを特徴とする半導体レーザ素子。
【請求項３】
導波層より大きなエネルギーギャップを有するキャリヤブロック層が活性層とｎ型導波層、ｐ型導波層の両方または片側一方の間に設けられたことを特徴とする請求の範囲第１項または第２項記載の半導体レーザ素子。
【請求項４】
活性層がＩｎＧａＡｓからなり、かつ導波層がＡｌを含まないＧａＡｓからなることを特徴とする請求の範囲第１項または第２項記載の半導体レーザ素子。
【請求項５】
活性層がＩｎＧａＡｓＰ層を含む多層からなり、かつ導波層がＡｌを含まないＧａＡｓからなることを特徴とする請求の範囲第１項または第２項記載の半導体レーザ素子。
【請求項６】
第二の電流ブロック層の幅が２μｍ〜２５μｍの範囲であることを特徴とする請求の範囲第１項〜第４項のいずれか１つに記載の半導体レーザ素子。
【請求項７】
活性層を挟むようにｎ型とｐ型導波層が形成され、かつこれらの導波層の外側を挟むようにｎ型とｐ型クラッド層が形成され、またレーザ光の出射する前端面とこれに対向する後端面とを結ぶ方向に延びるストライプ状の電流注入領域を画定する第一の電流ブロック層を備えた半導体レーザ素子であって、
前記前端面近傍で前記ストライプ状電流注入領域を横切るように形成された第二の電流ブロック層を備え、電流注入領域位置での光閉じ込め係数Г２ｄＩｎｊｅｃｔｉｏｎと電流注入領域の導波モードを電流非注入領域にビーム伝搬法を用いて伝搬させたときの前端面での活性層における伝搬モードに対する光強度比Г２ｄＦａｃｅｔの関係が、
Г２ｄＩｎｊｅｃｔｉｏｎ＞Г２ｄＦａｃｅｔ
となるように第二電流ブロック層が形成され、
前記第一および第二電流ブロック層が導波層の中に形成され、
第二電流ブロック層の位置、厚さ、及び幅は、前記Г２ｄＦａｃｅｔが互いに隣り合う変曲点の間の領域であって、極小値のうちの、端面での第二電流ブロック層の幅が狭い順に１番目および２番目のいずれか一方の極小値を含む領域に含まれるように構成されていることを特徴とする半導体レーザ素子。
【請求項８】
活性層を挟むようにｎ型とｐ型導波層が形成され、かつこれらの導波層の外側を挟むようにｎ型とｐ型クラッド層が形成され、またレーザ光の出射する前端面とこれに対向する後端面とを結ぶ方向に延びるストライプ状の電流注入領域を画定する第一の電流ブロック層を備えた半導体レーザ素子であって、
前記前端面近傍で前記ストライプ状電流注入領域を横切るように形成された第二の電流ブロック層を備え、電流注入領域位置での光閉じ込め係数Г２ｄＩｎｊｅｃｔｉｏｎと電流注入領域の導波モードを電流非注入領域にビーム伝搬法を用いて伝搬させたときの前端面での活性層における伝搬モードに対する光強度比Г２ｄＦａｃｅｔの関係が、
Г２ｄＩｎｊｅｃｔｉｏｎ＞Г２ｄＦａｃｅｔ
となるように第二電流ブロック層が形成され、
前記第一および第二電流ブロック層が導波層に隣接して形成され、
第二電流ブロック層の位置、厚さ、及び幅は、前記Г２ｄＦａｃｅｔが互いに隣り合う変曲点の間の領域であって、極小値のうちの、端面での第二電流ブロック層の幅が狭い順に１番目および２番目のいずれか一方の極小値を含む領域に含まれるように構成されていることを特徴とする半導体レーザ素子。
【請求項９】
第二の電流ブロック層の幅が２μｍ〜２５μｍの範囲であることを特徴とする請求の範囲第７項または第８項記載の半導体レーザ素子。
【請求項１０】
該電流注入領域と第一および第二電流ブロック層が存在する領域との間に等価屈折率差を設けて実屈折率導波構造を形成したことを特徴とする請求の範囲第７項〜第９項のいずれか１つに記載の半導体レーザ素子。
【請求項１１】
導波層より大きなエネルギーギャップを有するキャリヤブロック層が活性層とｎ型導波層、ｐ型導波層の両方または片側一方の間に設けられたことを特徴とする請求の範囲第７項〜第９項のいずれか１つに記載の半導体レーザ素子。
【請求項１２】
活性層がＩｎＧａＡｓからなり、かつ導波層がＡｌを含まないＧａＡｓからなることを特徴とする請求の範囲第７項〜第１１項のいずれか１つに記載の半導体レーザ素子。
【請求項１３】
活性層がＩｎＧａＡｓＰ層を含む多層からなり、かつ導波層がＡｌを含まないＧａＡｓからなることを特徴とする請求の範囲第７項〜第１２項のいずれか１つに記載の半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、端面近傍に電流非注入領域を有する高出力半導体レーザに関するものであり、とくには、高い端面光学損傷レベル、長期連続動作での高い信頼性をもたらすものである。
【背景技術】
【０００２】
半導体レーザ素子は通信分野で用いられる光増幅器用の励起光源を始めとして様々な分野で使用されている。これらのレーザには高出力動作が求められる場合がある。しかしながら、高出力動作において十分な寿命を持つ半導体レーザは得にくいという問題がある。一般に半導体レーザの劣化の主要因としては端面での光学損傷破壊COD(Catastrophic
Optical Damage)であることが知られている。光学損傷破壊は以下の過程により引き起こされる。まず端面近傍の欠陥により非発光再結合が生じ温度上昇を引き起こす。またこの温度上昇によってバンドギャップが縮小し光の再吸収が起こり、これによってさらに温度が上昇するという悪循環に陥る。これらの過程により端面の溶融等が誘起され光出力が低下し、非可逆的な破壊が起こることになる。
【０００３】
以上のことから半導体レーザの高出力化には端面を強化することが端面光学損傷破壊防止の上で重要となる。端面光学損傷破壊防止の１つの方策として端面近傍を電流非注入にする方法がある。この場合、端面近傍への電流注入が抑えられているため、端面近傍では非励起状態となっている。このため非発光再結合が抑制され、端面光学損傷レベルの向上が可能になる。具体的な例として、端面の電極の下にＳｉＮなどの絶縁膜を設けて端面を電流非注入にする手法、半導体層からなる電流ブロック層を端面に形成し端面を電流非注入にする手法そして端面近傍にイオン打ち込みをして端面を電流非注入にする手法などがある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
端面の電極の下にＳｉＮなどの絶縁膜を設けて端面を電流非注入にする手法、半導体層からなる電流ブロック層を端面に形成し端面を電流非注入にする手法そして端面近傍にイオン打ち込みをして端面を電流非注入にする手法はいずれも製造工程が複雑になってしまう。また端面近傍にイオン打ち込みをして端面を電流非注入にする手法は半導体レーザ素子にダメージを与えてしまう。また、これらの端面電流ブロック構造はいずれも導波層から離れて形成されている。電流ブロック構造を設けた場合、電流の回り込みが起こることが考えられる。電流の回り込みは、電流ブロック構造と活性層の距離が長いほうが影響は大きいと考えられる。端面に電流ブロック構造を設けても電流の回り込みの影響が大きい場合、端面にまで電流が回りこんでしまい、これによって端面電流ブロック構造の機能が低下してしまう。よって、電流の回り込みを考慮すると、どうしても端面電流ブロック領域を広く取らざるを得ない。端面電流ブロック領域を広く取った場合、その領域内での光の吸収の影響が大きくなるため、半導体レーザ素子の特性（閾値、スロープ効率、温度特性など）が悪くなる。ゆえに上記で挙げた従来技術はいずれも端面近傍に電流ブロック構造を形成する上では必ずしも好ましいやり方とは限らない。
【０００５】
本発明は以上のような問題を解決するためのものであり、製造が容易で、半導体レーザ素子にダメージを与えずかつ特性劣化を最小限に抑えた構造で端面近傍に電流ブロック構造を設けることによって、高い端面光学損傷破壊レベル、長期連続動作での高い信頼性を備えた半導体レーザ素子を提供することを目的としたものである。
【課題を解決するための手段】
【０００６】
以上の目的を達成するため、本発明は活性層を挟むようにｎ型とｐ型導波層が形成され、かつこれらの導波層の外側を挟むようにｎ型とｐ型クラッド層が形成され、またレーザ光の出射する前端面とこれに対向する後端面とを結ぶ方向に延びるストライプ状の電流注入領域を画定する第一電流ブロック層を備えた半導体レーザ素子であって、前記前端面近傍で前記ストライプ状電流注入領域を横切るように形成された第二の電流ブロック層を備え、第一電流ブロック層と第二電流ブロック層は同一の層で構成されている半導体レーザ素子である。
【０００７】
このように構成された半導体レーザ素子では、共振器方向に延びるストライプ状の電流注入領域を挟むように形成された第一電流ブロック層と片側もしくは両側の端面近傍を電流非注入にするための第二電流ブロック層とが同一の層、すなわち同じ組成同じ膜厚で形成されているため、製造が容易で、なおかつ製造時に従来と比べて加工工数が増えることがないので半導体レーザ素子にダメージを与えずに端面近傍に電流ブロック構造を設けることができる。これによって高い端面光学損傷破壊レベル、長期連続動作での高い信頼性を備えた半導体レーザ素子を提供することができる。前端面だけでなく後端面近傍にも電流ブロック層を設けてもよい。第二電流ブロック層の両側部の一方は、端面に達している。
【０００８】
ここで電流注入領域と電流ブロック層が存在する領域との間に等価屈折率差を設けることによって屈折率導波構造を形成することができる。さらに、導波層より大きなエネルギーギャップを有するキャリヤブロック層が活性層と導波層の間に設けることによりキャリアを閉じ込めて、かつエピタキシャル方向の導波モードを広げられるので、端面での活性層への光強度の集中を抑えて端面光学損傷破壊レベルをさらに高めることができる。
【０００９】
また第一および第二電流ブロック層が導波層の中に形成されていることが望ましい。あるいは第一および第二電流ブロック層が導波層に隣接して形成されていてもよい。この場合、第二電流ブロック層の幅が大きすぎると導波損失が大きくなるため、実用的には第二電流ブロック層の幅の範囲は２〜２５μｍが好ましい。
【００１０】
導波層より低い屈折率を有する端面近傍の電流ブロック層を導波層中あるいは導波層に隣接して設けられた構成においては、端面近傍の低屈折率層により端面近傍での導波モードプロファイルを活性層からずらすことができる。これによって端面近傍の活性層付近でのビームエネルギー密度を低減させることができ、大幅な端面光学損傷レベルの向上、長期連続動作での高い信頼性を備えた半導体レーザ素子を提供することができる。また導波層は活性層の近傍にあるため、導波層中に端面電流ブロック構造を設けることによって、活性層への電流の回り込みの影響を小さくできる。これによって、電流ブロック構造が導波層よりも上にある場合に比べ、端面光学損傷レベルの向上、長期連続動作での高い信頼性を確保するのに必要な電流ブロック領域を狭くできる。電流ブロック領域を狭くできればこの領域内での光の吸収の影響を小さくすることができるため、半導体レーザの特性（閾値、スロープ効率、温度特性など）の劣化を小さく抑えることができる。
【００１１】
またこれら本発明の半導体レーザ素子の活性層がInGaAsからなり、かつ導波層がAlを含まないGaAsからなることが望ましい。
【００１２】
活性層の量子井戸にInGaAsを用いることにより導波層にAlを含まないGaAsを用いることが可能になる。これによって電流ブロック層の形成過程では、再成長界面での酸化が無いため、プロセスが安定し、良好な膜を形成することができる。またAlを含まないGaAsの導波層を用いることによって、電気抵抗、熱抵抗の低減することができる。
【００１３】
端面近傍の電流ブロック層を導波層よりも低屈折率にした場合、端面近傍の導波モードがこの層によって影響を受ける。つまり、導波層中に埋め込まれた端面近傍の電流ブロック層の位置、端面からの距離および屈折率を変えることにより導波モードを制御することが可能になる。
【００１４】
端面の活性層付近のビームエネルギー密度を低減させることが端面光学損傷破壊レベルを向上させる１つの手段であることは一般に知られている。活性層付近でのビームエネルギー密度は光閉じ込め係数Γで表される。我々は、電流非注入領域を設けることによって、膜厚方向の1次元スラブ導波路から得られる電流注入領域位置での光閉じ込め係数Γ 1d Injectionと端面付近の電流非注入領域位置での膜厚方向の光閉じ込め係数Γ 1d Non-injectionの関係が、
Γ 1d Inj ection＞Γ 1d Non-injection
となるように端面近傍の電流ブロック層の位置、幅および屈折率を設計することにより、端面での活性層付近のビームエネルギー密度を低減させ、端面光損傷（ＣＯＤ）レベルを高めることができることを見出した。たとえば後述の実施例において、電流注入領域位置での光閉じ込め係数Γ 1d Injectionは０．００８４に対して、端面付近の電流非注入領域位置での膜厚方向の光閉じ込め係数Γ 1d Non-injectionは０．００７１となっており端面付近の活性層付近のビームエネルギー密度が低減されている。
このとき用いた１次元スラブ導波路の光閉じ込め係数Γの計算式は以下の通りである。
【００１５】
【数１】
0003974852.tif 000002
【００１６】
ここで、E(x)は膜厚方向の電界、ＡとＢはそれぞれ電界座標の最大値と最小値である。またａとｂは活性層の境界で決まる値である。
【００１７】
実際には、導波モードは動的にビームが伝播していく。導波モードが端面近傍の電流ブロック層によって影響を受ける様子は、たとえばビーム伝搬法を用いたコンピュータシュミレーションにより解析することができる。我々は、電流注入領域位置での光閉じ込め係数Γ 2d Injectionと電流注入領域の導波モードを電流非注入領域にビーム伝搬法を用いて伝搬させたときの前端面での活性層における伝搬モードに対する光強度比Γ 2d Facetの関係が、
Γ 2d Injection＞Γ 2d Facet
となるように導波層中に埋め込まれた端面近傍の電流ブロック層の位置、幅および屈折率を設計して導波モードを制御することにより、端面光学損傷破壊レベルを高くすることができることを見出した。さらに端面の活性層付近のビームエネルギー密度が極小値を含む隣り合う変曲点の間になるように設計すれば端面光学損傷破壊レベルがより高い半導体レーザ素子が得られる。たとえば、図７は後述の実施例の図３に示した構造で、前端部に設けられた電流ブロック層２３の両側部のうち、前端面４０に接する側部とは反対側の側部（図３Ｃの２３ａ）での伝搬モードに対する活性層の光強度比（光閉じ込め係数）Γと、電流ブロック層２３（電流非注入領域）の幅Ｗとの関係についてビーム伝搬法を用いたコンピュータシュミレーション(Optiwave Corporation 製  BPM_CAD)により解析したものである。このとき用いた光閉じ込め係数Γの計算式は以下の通りである。
【００１８】
【数２】
0003974852.tif 000003
【００１９】
ここで、E(x,y)は電界、(Ａ，Ｂ)と(Ｃ，Ｄ)はそれぞれ電界座標の最大値と最小値である。また(ａ，ｂ)と(ｃ、ｄ)は活性層の境界で決まる値である。
【００２０】
図７からわかるように、この場合は端面での電流ブロック層の幅は５μｍ付近、１５μｍ付近それぞれで光閉じ込め係数が極小になる。ただし、端面の光閉じ込め係数を最小にする端面近傍での電流ブロック層の幅の最適値は層構成により適宜設計されるものである。また端面近傍の電流ブロック層の位置、幅および屈折率を変えることによっても光閉じ込め係数が極小になる幅は変わってくる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態について図面を参照して説明する。図１Ａは本発明の半導体レーザ素子の一例を示す斜視図であり、図２は本発明に関わる電流ブロック層２３を分かりやすくするため、仮想的に層構成を分割して示したものである。図３Ａ〜図３Ｃは図２の断面図で、図３Ａはレーザの共振器長方向に直角方向Ａ−Ａ'での断面であり出射端面（前端面）および後端面から離れた位置にある。図３ＢはＡ−Ａ'と平行な断面Ｂ−Ｂ'で出射端面の近傍を示す。図３Ｃは共振器長方向で光が導波するストライプのほぼ中央のＣ−Ｃ'での断面である。
【００２２】
これらの図において、ｎ−ＧａＡｓ基板３３上にバッファ層３２、ｎ側クラッド層３１、ｎ側導波層３０、活性層領域３５、ｐ側導波層２４、電流ブロック層２３、ｐ側導波層２２、ｐ側クラッド層２１、ｐ側キャップ層２０が形成されている。活性層領域３５は図１Ｂで拡大して示すように、ｎ側キャリヤブロック層２９、ｎ側サイドバリア層２８、量子井戸層とそれらを補間するバリア層で構成される活性層２７、ｐ側サイドバリア層２６、ｐ側キャリアブロック層２５からなっている。ここで電流ブロック層２３は、共振器長方向でストライプＳを画定するようにストライプの両側に設けられ、かつ前端面４０と後端面４１近傍でストライプＳを横切って設けられている。
【００２３】
次にこの半導体レーザ素子の製造方法を説明する。図４Ａ〜図４Ｃは、図２のＡ−Ａ'断面部分を製造工程順に並べたものである。まず図４Ａにおいて、ｎ型(1×1 023 m-3)−ＧａＡｓ基板３３上にＧａＡｓ(0.5μm)からなるｎ型(1×1023 m-3)バッファ層３２、Ａｌ0.09Ｇａ0.91Ａｓ(2.5μm)からなるｎ型(1×1024 m-3)クラッド層３１、ＧａＡｓ(0.45μm)からなるｎ型(1×1023 m-3)導波層３０、Ａｌ0.4Ｇａ0.6Ａｓ(0.02μm)からなるｎ型(1×1024 m-3)キャリヤブロック層２９、Ａｌ0.1Ｇａ0.9Ａｓ(0.05μm)からなるサイドバリア層２８、２本のＩｎ0.18Ｇａ0.82Ａｓ(0.007μm/本)量子井戸層とそれらを補間するＡｌ0.1Ｇａ0.9Ａｓ(0.006μm )からなるバリア層で構成される活性層２７、Ａｌ0.1Ｇａ0.9Ａｓ(0.05μm)からなるサイドバリア層２６、Ａｌ0.4Ｇａ0.6Ａｓ(0.02μm)からなるｐ型(1×1024 m-3)キャリアブロック層２５、ＧａＡｓ(0.1μm)からなるｐ型(1×1024 m-3)導波層２４を順次成長させる。なお第１回目の結晶成長にはＭＯＣＶＤ法を用いたが、ＭＢＥ法など他の結晶成長法を用いることもできる。
【００２４】
こうして結晶成長させた基板を結晶成長装置から取り出してたとえば電子ビーム蒸着装置に投入して、たとえばＳｉＯ2 からなるマスク３４を全面に形成した後、フォトリソグラフィ技術を用いてストライプ状の窓となる中央領域以外のマスクを除去して、ストライプ状のマスク３４を形成する。このとき端面に電流非注入領域を形成するために端面近傍のマスクも同時に除去する。このマスク３４は極めて薄いため、従来のフォトリソグラフィー技術でも高い精度で再現性よく形成可能である。
【００２５】
２回目の結晶成長においてマスク３４付の基板を結晶成長装置に戻して、ｐ型(1×1024 m-3)導波層２４の上にｎ型(1×1024 m-3)Ａｌ0.09Ｇａ0.91Ａｓ(0.18μm)からなる電流ブロック層２３を選択成長させると、図４Ｂに示すように、マスク３４が付着した領域では結晶成長が行われない層構成が得られる。マスク３４を例えばフッ酸水溶液で除去する。もちろん、電流ブロック層は２層以上の層構成になってもよい。また、電流ブロック層を全面に形成した後、エッチング処理により電流が流れる中央領域のみを取り除いてもよい。このようにして第一電流ブロック層と第二電流ブロック層は同一の層として、同時に形成できる。
【００２６】
３回目の結晶成長において図４Ｃに示すように、ＧａＡｓ(0.35μm)からなる上部のｐ型(1×1023 m-3)導波層２２、Ａｌ0.32Ｇａ0.68Ａｓ(0.78μm)からなるｐ型( 1×1024 m-3)クラッド層２１、ｐ型(1×1024 m-3)−ＧａＡｓ(1.4μm)からなるキャップ層２０を順次形成すると、図２に示す本発明の半導体レーザ素子の一例が得られる。その後、基板およびキャップ層２０に電極を形成して電流を流すと、キャリヤ注入によってレーザ発振が可能になる。こうして得られた半導体レーザ素子は端面近傍の導波層中に電流ブロック層が設けられている。この半導体レーザの電流注入領域での膜厚方向の光閉じ込め係数Γ 1d Injectionは共振器長方向に依存せず、一定である。電流非注入領域での膜厚方向の光閉じ込め係数Γ 1d Non-injectionは第二電流ブロック層の位置、幅および屈折率を変えることによってΓ 1d Injectionより小さくできる。また電流注入領域の導波モードを電流非注入領域にビーム伝搬法を用いて伝搬させたときの前端面での活性層における伝搬モードに対する光強度比Γ 2d Facetは第二電流ブロック層の位置、幅および屈折率を変えることによってΓ 2d Injectionより小さくできる。たとえば本実施例においては、図７に示すようにΓ 2d FacetはΓ 2d Injectionより小さくでき、さらに端面の活性層付近のΓ 2d Facetが互いに隣り合う変曲点の間の領域であって、極小値を含む領域に含まれるように電流ブロック層の幅を選択することによってΓ 2d Facetをより小さくできる。
【００２７】
ところで電流ブロック層の位置は導波層中に限定されるものではなく、導波層に隣接していてもよい。このように構成された半導体レーザ素子では端面近傍への電流注入が抑えられているため、端面近傍では非励起状態となっている。このため非発光再結合が抑制され、端面光学損傷レベルの向上が可能になる。本発明の半導体レーザ素子は活性領域を電流ブロック層によって挟むように構成したリッジ構造にしてもよい。
【００２８】
また第一電流ブロック層と第二電流ブロック層は、この実施形態のように連続でもよいし、特性を劣化させない程度に一部が途切れていてもよい。
【００２９】
図５に上記のようにして得られた半導体レーザ素子に過電流を流したときの光出力の様子を示す。ここでは導波層中に埋め込まれた端面近傍でストライプを横切る電流ブロック層の幅ｘを変えたサンプルをいくつか準備した。端面近傍では電流ブロック層の一縁部は端面に接しており、他縁部が端面から共振器長方向にｘ離れた位置にあることになる。これらのサンプルについて電流−光出力特性を測定したところ、ｘ＝０μｍの素子、つまり端面近傍に電流ブロック層がない素子は電流を流している途中で光学損傷破壊を起こしている。それに対し、端面近傍に電流ブロック層を設けた素子は光学損傷破壊を起こさずに完全に熱飽和しきっている。この後、端面近傍に電流ブロック層を設けた素子にもう一度、過電流を流しても再現性が確認された。本実施例では、活性層に近い導波層中に端面電流ブロック層が形成されているため、活性層への電流の回り込みの影響が少なくなる。本発明の実施例では、図５に示してあるように、ｘ＝５μｍにおいて端面光学損傷レベルの向上が確認されたことから、電流ブロック層の領域が狭い場合でも、活性層への電流の回り込みの影響が少なくなり、電流ブロック構造が十分に機能していることがわかる。
【００３０】
また、図６Ａ、図６Ｂは環境温度を７０℃として、一定のレーザ光出力が出力するように注入電流を制御し、その注入電流の時間変化を測定した結果である。図６Ａは端面近傍に電流ブロック層がない半導体レーザ素子についての結果である。一定出力になるように電流が制御された状態で動作しているため劣化した場合は電流が増大していく。図６Ａから端面近傍に電流ブロック層がない半導体レーザ素子については初期の段階から素子が劣化しているのがわかる。
【００３１】
それに対して図６Ｂは端面近傍に第二電流ブロック層の幅ｘの異なるサンプルとしてｘ＝５μｍ、１２μｍ、２５μｍおよび３５μｍの４種類の半導体レーザ素子を各４素子づつ用いて試験を行った結果である。端面近傍に電流ブロック層を設けた半導体レーザ素子については劣化がなく長時間安定して連続動作しているのがわかる。
【００３２】
以上のことから端面近傍での電流ブロック層によって端面光学損傷破壊レベルが大幅に向上したことは明らかである。またこの結果から、ｘ＝５μｍという電流ブロック層の領域が狭い場合でも十分に、長期連続動作での高い信頼性が確保できることがわかる。
【００３３】
本発明は上述した実施の形態に限定されるものではなく、種々の構造、組成の半導体レーザについて適用可能である。具体的には、ＩｎＧａＡｓＰ層を含む多層からなり、かつ導波層がＡｌを含まないＧａＡｓからなってもよい。
【図面の簡単な説明】
【００３４】
【図１Ａ】本発明の半導体レーザ素子の一例の斜視図である。
【図１Ｂ】図１Ａの部分拡大図である。
【図２】本発明に関わる電流ブロック層の一例を示す図である。
【図３Ａ】図１に示す半導体レーザ素子の断面図である。
【図３Ｂ】図１に示す半導体レーザ素子の断面図である。
【図３Ｃ】図１に示す半導体レーザ素子の断面図である。
【図４Ａ】図１に示す半導体レーザの製造工程を示す図である。
【図４Ｂ】図１に示す半導体レーザの製造工程を示す図である。
【図４Ｃ】図１に示す半導体レーザの製造工程を示す図である。
【図５】半導体レーザ素子の出力特性を示すグラフである。
【図６Ａ】半導体レーザ素子の注入電流の経時変化を示す図である。
【図６Ｂ】半導体レーザ素子の注入電流の経時変化を示す図である。
【図７】端面での電流非注入領域の幅と光閉じ込め係数の関係を示す図である。
【符号の説明】
【００３５】
２０  ｐ側キャップ層
２１  ｐ側クラッド層
２２  ｐ側導波層
２３  電流ブロック層
２４  ｐ側導波層
２５  ｐ側キャリアブロック層
２６  ｐ側サイドバリア層
２７  活性層
２８  ｎ側サイドバリア層
２９  ｎ側キャリアブロック層
３０  ｎ側導波層
３１  ｎ側クラッド層
３２  バッファ層
３３  ｎ−ＧａＡｓ基板
３５  活性層領域
【図１Ａ】
0003974852.tif 000004
【図１Ｂ】
0003974852.tif 000005
【図２】
0003974852.tif 000006
【図３Ａ】
0003974852.tif 000007
【図３Ｂ】
0003974852.tif 000008
【図３Ｃ】
0003974852.tif 000009
【図４Ａ】
0003974852.tif 000010
【図４Ｂ】
0003974852.tif 000011
【図４Ｃ】
0003974852.tif 000012
【図５】
0003974852.tif 000013
【図６Ａ】
0003974852.tif 000014
【図６Ｂ】
0003974852.tif 000015
【図７】
0003974852.tif 000016