(57)【特許請求の範囲】
【請求項１】
発振周波数を規定するための水晶振動子を励振して発振するように構成された水晶発振回路において、
前記水晶振動子を励振するための反転増幅器と、
前記反転増幅器の出力を入力するバッファ部と、
前記反転増幅器の出力が前記水晶振動子の励振条件を満足し、かつ前記バッファ部の出力が後段側回路の入力条件を満足する限度において、規定の電源電圧を降下方向にシフトさせると共に規定の接地電圧を上昇方向にシフトさせて前記反転増幅器およびバッファ部に供給する電圧シフト部と、
を備え、
前記電圧シフト部は、
前記反転増幅器に対する前記規定の電源電圧の供給経路上に電流経路が介挿され、前記水晶振動子の励振レベルの上限を規定する第１の所定電圧がゲートに与えられたｎチャネル型のＭＯＳ電界効果トランジスタと、
前記反転増幅器に対する前記規定の接地電圧の供給経路上に電流経路が介挿され、前記水晶振動子の励振レベルの下限を規定する第２の所定電圧がゲートに与えられたｐチャネル型のＭＯＳ電界効果トランジスタと、
を備えたことを特徴とする水晶発振回路。
【請求項２】
前記電圧シフト部は、
前記バッファ部に対する前記規定の電源電圧の供給経路上に電流経路が介挿され、前記第１の所定電圧がゲートに与えられたｎチャネル型のＭＯＳ電界効果トランジスタと、
前記バッファ部に対する前記規定の接地電圧の供給経路上に電流経路が介挿され、前記第２の所定電圧がゲートに与えられたｐチャネル型のＭＯＳ電界効果トランジスタと、
をさらに備えたことを特徴とする請求項１に記載された水晶発振回路。
【請求項３】
発振周波数を規定するための水晶振動子を励振して発振するように構成された水晶発振回路において、
前記水晶振動子を励振するための反転増幅器と、
前記反転増幅器の出力を入力するバッファ部と、
前記反転増幅器の出力が前記水晶振動子の励振条件を満足し、かつ前記バッファ部の出力が後段側回路の入力条件を満足する限度において、規定の電源電圧を降下方向にシフトさせると共に規定の接地電圧を上昇方向にシフトさせて前記反転増幅器およびバッファ部に供給する電圧シフト部と、
を備え、
前記電圧シフト部は、
前記反転増幅器および前記バッファ部に対する前記規定の電源電圧の供給経路上に電流経路が介挿され、前記水晶振動子の励振レベルの上限を規定する第１の所定電圧がゲートに与えられたｎチャネル型のＭＯＳ電界効果トランジスタと、
前記反転増幅器および前記バッファ部に対する前記規定の接地電圧の供給経路上に電流経路が介挿され、前記水晶振動子の励振レベルの下限を規定する第２の所定電圧がゲートに与えられたｐチャネル型のＭＯＳ電界効果トランジスタと、
を備えたことを特徴とする水晶発振回路。
【請求項４】
前記第１の所定電圧は前記規定の電源電圧であり、前記第２の所定電圧は前記規定の接地電圧であることを特徴とする請求項１乃至３のいずれか１項に記載された水晶発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水晶発振回路に関し、特に、水晶振動子の励振レベルを緩和するための技術に関する。
【０００２】
【従来の技術】
図４に、従来技術に係る水晶発振回路の構成例を示す。同図に示す例は、ＩＣ(Integrated Circuit)のチップ上に形成されたＣＭＯＳ(Complementary Metal Oxide Semiconductor)構成のインバータＩＮＶ１，ＩＮＶ２と、このＩＣの端子ＸＩＮ，ＸＯＵＴに外付けされた抵抗Ｒｆ、水晶振動子Ｘ、容量Ｃｇ，Ｃｄとから構成される。インバータＩＮＶ１は、水晶振動子Ｘを励振するための反転増幅器として機能するものであって、その入力部が端子ＸＩＮに接続されると共にその出力部が端子ＸＯＵＴに接続される。インバータＩＮＶ２は、インバータＩＮＶ１の出力信号を波形整形するためのものであって、その入力部がインバータＩＮＶ１の出力部に接続される。
【０００３】
ここでインバータＩＮＶ１は、電源Ｖｄｄと接地との間に電流経路が直列接続されたｐチャネル型のＭＯＳ電界効果トランジスタ（以下、ＰＭＯＳトランジスタと称す）Ｐ１と、ｎチャネル型のＭＯＳ電界効果トランジスタ（以下、ＮＭＯＳトランジスタと称す）Ｎ１とから構成される。これらトランジスタのゲートは端子ＸＩＮに接続されると共にドレインは端子ＸＯＵＴに接続される。インバータＩＮＶ２は、同様にＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２から構成され、インバータＩＮＶ１の出力信号を反転させて発振出力ＯＳＣとして出力する。
【０００４】
抵抗Ｒｆは、インバータＩＮＶ１の動作点を利得の大きな動作領域に設定するためのものであり、端子ＸＩＮ，ＸＯＵＴを介してインバータＩＮＶ１の入力部と出力部との間に接続される。水晶振動子Ｘは、発振出力ＯＳＣの周波数（発振周波数）を規定するためのもので、端子ＸＩＮ，ＸＯＵＴを介してインバータＩＮＶ１の入力部と出力部との間に接続される。Ｃｇ，Ｃｄは容量を表す。
【０００５】
この水晶発振回路によれば、インバータＩＮＶ１と水晶振動子Ｘが負帰還ループを形成して発振動作が行われる。このとき、発振周波数が水晶振動子Ｘの固有振動数からずれると、そのずれの方向に応じて水晶振動子Ｘが誘導性または容量性を示し、発振周波数が水晶振動子Ｘの固有振動数付近に安定する。これにより、水晶振動子Ｘの固有振動数で規定される発振周波数を有する発振出力ＯＳＣが得られる。この水晶発振回路では、発振するためには、インバータＩＮＶ１の小振幅時の利得が水晶振動子Ｘでの損失を充分に上回る必要があり、このため、インバータＩＮＶ１の利得を充分に高く設定している。
【０００６】
【発明が解決しようとする課題】
ところで、近年の電子機器の小型化に伴い、水晶振動子の小型化が図られている。水晶振動子が小型化されると、水晶振動子に供給される励振レベルの制限も厳しくなる。従って、発振条件を満足させるために、水晶振動子を励振するインバータの利得を上げすぎると、その励振レベルが水晶振動子の制限を越えてしまい、水晶振動子にダメージを与えかねないという問題がある。
【０００７】
この発明は、上記事情に鑑みてなされたもので、水晶振動子を励振するための反転増幅器の利得を高く設定しても、水晶振動子にダメージを与えることのない水晶発振回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、この発明は、発振周波数を規定するための水晶振動子を励振して発振するように構成された水晶発振回路において、前記水晶振動子を励振するための反転増幅器と、前記反転増幅器の出力を入力するバッファ部と、前記反転増幅器の出力が前記水晶振動子の励振条件を満足し、かつ前記バッファ部の出力が後段側回路の入力条件を満足する限度において、規定の電源電圧を降下方向にシフトさせると共に規定の接地電圧を上昇方向にシフトさせて前記反転増幅器およびバッファ部に供給する電圧シフト部と、を備えたことを特徴とする。
【０００９】
前記水晶発振回路において、前記電圧シフト部は、前記反転増幅器に対する前記規定の電源電圧の供給経路上に電流経路が介挿され、前記水晶振動子の励振レベルの上限を規定する第１の所定電圧がゲートに与えられたｎチャネル型のＭＯＳ電界効果トランジスタと、前記反転増幅器に対する前記規定の接地電圧の供給経路上に電流経路が介挿され、前記水晶振動子の励振レベルの下限を規定する第２の所定電圧がゲートに与えられたｐチャネル型のＭＯＳ電界効果トランジスタと、を備えたことを特徴とする。
【００１０】
前記水晶発振回路において、前記電圧シフト部は、前記バッファ部に対する前記規定の電源電圧の供給経路上に電流経路が介挿され、前記第１の所定電圧がゲートに与えられたｎチャネル型のＭＯＳ電界効果トランジスタと、前記バッファ部に対する前記規定の接地電圧の供給経路上に電流経路が介挿され、前記第２の所定電圧がゲートに与えられたｐチャネル型のＭＯＳ電界効果トランジスタと、をさらに備えたことを特徴とする。
【００１１】
前記水晶発振回路において、前記電圧シフト部は、前記反転増幅器および前記バッファ部に対する前記規定の電源電圧の供給経路上に電流経路が介挿され、前記水晶振動子の励振レベルの上限を規定する第１の所定電圧がゲートに与えられたｎチャネル型のＭＯＳ電界効果トランジスタと、前記反転増幅器および前記バッファ部に対する前記規定の接地電圧の供給経路上に電流経路が介挿され、前記水晶振動子の励振レベルの下限を規定する第２の所定電圧がゲートに与えられたｐチャネル型のＭＯＳ電界効果トランジスタと、を備えたことを特徴とする。
前記水晶発振回路において、前記第１の所定電圧は前記規定の電源電圧であり、前記第２の所定電圧は前記規定の接地電圧であることを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１に、この実施の形態に係る水晶発振回路の構成を示す。同図において、前述の図４に示す要素と共通する要素には同一符号を付す。この実施の形態に係る水晶発振回路は、発振周波数を規定するための水晶振動子Ｘを励振して発振するように構成されたものであって、図４に示す従来回路の構成に対し、電源電圧と接地電圧をシフトさせるためのＮＭＯＳトランジスタＮ１０，Ｎ２０とＰＭＯＳトランジスタＰ１０，Ｐ２０とからなる電圧シフト部（符号なし）を更に備えて構成される。
【００１３】
具体的に構成を説明する。
図１において、反転増幅器ＩＮＶ１０は、水晶振動子Ｘを励振するための図４に示すインバータＩＮＶ１に対応するものであり、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１とからＣＭＯＳ構成され、その入力部と出力部との間には端子ＸＩＮ，ＸＯＵＴを介して振動子Ｘが接続される。バッファ部ＩＮＶ２０は、図４に示すインバータＩＮＶ２に対応するものであり、反転増幅器ＩＮＶ１０の出力信号を反転させて発振出力ＯＳＣとして出力する。
【００１４】
ＮＭＯＳトランジスタＮ１０は、規定の電源Ｖｄｄの電圧を降下方向にシフトさせるものであって、反転増幅器ＩＮＶ１０に対する電源Ｖｄｄの供給経路上にその電流経路が介挿され、そのゲートには水晶振動子Ｘの励振レベルの上限を規定するバイアス電圧ＢＩＡＳ１（第１の所定電圧）が与えられる。ＰＭＯＳトランジスタＰ１０は、接地ＧＮＤの電圧を上昇方向にシフトさせるものであって、反転増幅器ＩＮＶ１０に対する接地ＧＮＤの供給経路上にその電流経路が介挿され、水晶振動子Ｘの励振レベルの下限を規定するバイアス電圧ＢＩＡＳ２（第２の所定電圧）がゲートに与えられる。同様に、バッファ部ＩＮＶ２０に対する電源供給経路および接地供給経路上には、ＮＭＯＳトランジスタＮ２０およびＰＭＯＳトランジスタＰ２０の電流経路がそれぞれ介挿され、これらトランジスタＮ２０，Ｐ２０のゲートには、バイアス電圧ＢＩＡＳ１，ＢＩＡＳ２がそれぞれ与えられる。
【００１５】
なお、ＮＭＯＳトランジスタＮ１０，Ｎ２０およびＰＭＯＳトランジスタＰ１０，Ｐ２０は、反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０に対し、電源と接地との間に直列に接続されているので、これらトランジスタのオン抵抗が高いと、反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０の各利得が低下し、発振動作の観点から好ましくない。従って、これらＮＭＯＳトランジスタＮ１０，Ｎ２０およびＰＭＯＳトランジスタＰ１０，Ｐ２０のオン抵抗は、反転増幅器ＩＮＶ１０やバッファ部ＩＮＶ２０の利得を不当に阻害しないよう、十分小さく設定される。
【００１６】
具体的に各トランジスタの接続関係を説明する。
電圧シフト部を構成するＮＭＯＳトランジスタＮ１０のドレインは電源Ｖｄｄに接続され、そのゲートにはバイアス電圧ＢＩＡＳ１が与えられる。反転増幅器ＩＮＶ１０を構成するＰＭＯＳトランジスタＰ１のソースはＮＭＯＳトランジスタＮ１０のソースに接続され、そのゲートは端子ＸＩＮに接続される。ＮＭＯＳトランジスタＮ１のドレインはＰＭＯＳトランジスタＰ１のドレインと共に端子ＸＯＵＴに接続され、そのゲートはＰＭＯＳトランジスタＰ１のゲートと共に端子ＸＩＮに接続される。ＰＭＯＳトランジスタＰ１０のソースはＮＭＯＳトランジスタＮ１のソースに接続され、そのゲートにはバイアス電圧ＢＩＡＳ２が与えられ、そのドレインは接地ＧＮＤに接続される。
【００１７】
ＮＭＯＳトランジスタＮ２０、ＰＭＯＳトランジスタＰ２、ＮＭＯＳトランジスタＮ２、ＰＭＯＳトランジスタＰ２０の接続関係は、上述のＮＭＯＳトランジスタＮ１０、ＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１、ＰＭＯＳトランジスタＰ１０の接続関係と同様である。ただし、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２のゲートは反転増幅器ＩＮＶ１０の出力部（端子ＸＯＵＴ）に接続され、これらトランジスタＰ２，Ｎ２のドレインはバッファＩＮＶ２０の出力部とされる。
【００１８】
上述のＮＭＯＳトランジスタＮ１０およびＰＭＯＳトランジスタＰ１０による電源Ｖｄｄおよび接地ＧＮＤのシフトは、反転増幅器ＩＮＶ１０の出力が水晶振動子Ｘの励振条件を満足する限度において行われる。この励振条件としては、発振動作を維持する上で必要とされる反転増幅器ＩＮＶ１０の利得が得られることと、水晶振動子Ｘに与えられる励振レベルがこの水晶振動子にダメージを与えないものであることがある。
【００１９】
また、ＮＭＯＳトランジスタＮ２０およびＰＭＯＳトランジスタＰ２０による電源Ｖｄｄおよび接地ＧＮＤのシフトは、バッファ部ＩＮＶ２０から出力される発振出力ＯＳＣが、これを入力する後段側回路の入力条件を満足する限度において行われる。この後段側回路の入力条件としては、バッファ部ＩＮＶ２０の出力の信号レベルが、後段側回路の論理入力閾値に適合するものであること、即ち後段側回路でバッファ部ＩＮＶ２０の出力信号の論理値を判別し得ることが挙げられる。
【００２０】
次に、この実施の形態の動作を説明する。
電圧シフト部を構成するＮＭＯＳトランジスタＮ１０，Ｎ２０のゲートにバイアス電圧ＢＩＡＳ１が与えられると、これらＮＭＯＳトランジスタＮ１０，Ｎ２０のソース電圧は、ＮＭＯＳトランジスタの特性上、そのゲート電圧からＮＭＯＳトランジスタＮ１０，Ｎ２０のゲート閾値電圧Ｖｔｎ分だけ降下した電圧ＰＶｄｄ（＝ＢＩＡＳ１−Ｖｔｎ）に安定する。ここで、反転増幅器ＩＮＶ１０およびバッファＩＮＶ２０の動作に伴って、ＮＭＯＳトランジスタＮ１０，Ｎ２０のソース電圧が電圧ＰＶｄｄ以下に引き下げられると、ソース電圧に対して相対的にゲート電圧がゲート閾値電圧Ｖｔｎを超える。この結果、ＮＭＯＳトランジスタＮ１０，Ｎ２０がオン状態となって、そのソース電圧を電圧ＰＶｄｄに維持しようとする。従って、規定の電源Ｖｄｄはゲート閾値電圧Ｖｔｎ分だけ低い電圧ＰＶｄｄにシフトされた状態に概ね安定する。
【００２１】
一方、電圧シフト部を構成するＰＭＯＳトランジスタＰ１０，Ｐ２０のゲートにバイアス電圧ＢＩＡＳ２が与えられると、これらのソース電圧は、そのゲート電圧からＰＭＯＳトランジスタのゲート閾値電圧Ｖｔｐ分だけ上昇した電圧ＮＶｓｓ（＝ＢＩＡＳ２＋Ｖｔｐ）に安定する。ここで、反転増幅器ＩＮＶ１０およびバッファＩＮＶ２０の動作に伴って、ＰＭＯＳトランジスタＰ１０，Ｐ２０のソース電圧が電圧ＮＶｓｓ以上に引き上げられると、ソース電圧に対してゲート電圧がゲート閾値電圧Ｖｔｐを超えるので、ＰＭＯＳトランジスタＰ１０，Ｐ２０がオン状態となって、そのソース電圧をＮＶｓｓに維持するように作用する。従って、規定の接地ＧＮＤがゲート閾値電圧Ｖｔｐ分だけ高い電圧ＮＶｓｓにシフトされる。
【００２２】
反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０は、上述のようにシフトされた電圧ＰＶｄｄおよび電圧ＮＶｓｓの供給を受けて動作する。図２（ａ）に、反転増幅器ＩＮＶ１０の入出力特性（静特性）を示す。同図に示すように、ＣＭＯＳ構成のインバータでは、入力電圧の変化に対し出力電圧が急激に遷移する領域が存在する。この遷移領域では、小さな入力振幅Ｐに対して大きな出力振幅Ｑが得られ、高利得が得られる。前述したように、水晶振動子を励振する反転増幅器の利得は、水晶振動子の損失を充分に上回る必要があり、高い利得が要求される。この要件を満足するために、抵抗Ｒｆを反転増幅器ＩＮＶ１０の入出力間に接続し、反転増幅器ＩＮＶ２０を上述の遷移領域で動作させている。
【００２３】
図２（ｂ）に、反転増幅器ＩＮＶ１０の出力波形の一例を示す。同図に示すように、反転増幅器ＩＮＶ１０の出力信号のハイレベルは、ＮＭＯＳトランジスタＮ１０から供給される電圧ＰＶｄｄとされ、そのロウレベルはＰＭＯＳトランジスタＰ１０から供給される電圧ＮＶｓｓとされる。従って、端子ＸＯＵＴを介して水晶振動子Ｘに与えられる信号の振幅（励振レベル）が「電圧ＰＶｄｄ−電圧ＮＶｓｓ」に抑えられ、水晶振動子Ｘに対するダメージが防止される。ここで、水晶振動子に与えられるパワーＰは、電流Ｉと電圧Ｖとの積として表されるから、水晶振動子に印加される発振信号の振幅電圧（励振レベル）を抑えれば、パワーＰを抑制することができる。このパワーＰの抑制は、反転増幅器ＩＮＶ１０の利得を上げることとは無関係であるため、上述のように電源Ｖｄｄおよび接地ＧＮＤをシフトさせることにより、発振起動時の利得を上げることと、定常状態でのパワーＰを抑制することが同時に実現できる。
【００２４】
反転増幅器ＩＮＶ１０の出力を入力するバッファ部ＩＮＶ２０は、上述の反転増幅器ＩＮＶ１０と同様に、電圧ＰＶｄｄおよび電圧ＮＶｓｓが供給され、反転増幅器ＩＮＶ１０の出力を反転させて発振出力ＯＳＣとして出力する。このとき、発振出力ＯＳＣは、図２（ｂ）に示す反転増幅器ＩＮＶ１０の出力波形と同様の振幅を有し、しかも電源Ｖｄｄの２分の１の電圧（電源Ｖｄｄと接地ＧＮＤとの中間値）を中心値として遷移するので、この発振波形ＯＳＣを入力する後段回路の論理入力閾値との整合性が維持される。従って、反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０の電源電圧および接地電圧をシフトさせたとしても、レベル変換回路を介することなくバッファ部ＩＮＶ２０の発振出力ＯＳＣを後段側回路に直接的に与えることが可能となる。
以上により、この実施の形態に係る水晶発振回路の動作を説明した。
【００２５】
（変形例）
以下、図３を参照して、この実施形態の変形例を説明する。
図３（ａ）に第１の変形例を示す。この第１の変形例は、図１に示す構成において、ＮＭＯＳトランジスタＮ２０およびＰＭＯＳトランジスタＰ２０を省き、ＮＭＯＳトランジスタＮ１０およびＰＭＯＳトランジスタＰ１０を、反転増幅器ＩＮＶ１０とバッファ部ＩＮＶ２０とで共有するように構成されている。即ち、電圧シフト部を構成するＮＭＯＳトランジスタＮ１０は、反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０に対する電源Ｖｄｄの供給経路上に電流経路が介挿され、バイアス電圧ＢＩＡＳ１がゲートに与えられる。また、このＮＭＯＳトランジスタＮ１０と共に電圧シフト部を構成するＰＭＯＳトランジスタＰ１０は、反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０に対する接地の供給経路上に電流経路が介挿され、バイアス電圧ＢＩＡＳ２がゲートに与えられる。その他の構成は、図１に示す構成と同様である。
【００２６】
この第１の変形例では、バイアス電圧ＢＩＡＳ１からＮＭＯＳトランジスタＮ１０のゲート閾値電圧Ｖｔｎ分だけ降下した電圧ＰＶｄｄが反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０に対して共通に供給される。また、バイアス電圧ＢＩＡＳ２からＰＭＯＳトランジスタＰ１０のゲート閾値電圧Ｖｔｐ分だけ上昇した電圧ＮＶｓｓが反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０に共通に供給される。反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０は、電源電圧として電圧ＰＶｄｄが供給されると共に接地電圧として電圧ＮＶｓｓが供給され、図１に示す水晶発振回路と同様に発振する。
この第１の変形例によれば、図１に示す構成と比較して、ＮＭＯＳトランジスタＮ２０およびＰＭＯＳトランジスタＰ２０が不要となるので、構成素子数を削減することができ、構成を簡略化できる。
【００２７】
図３（ｂ）に第２の変形例を示す。この第２の変形例は、上述の図３（ａ）に示す第１の変形例の構成において、バイアス電圧ＢＩＡＳ１を電源Ｖｄｄの電圧とし、バイアス電圧ＢＩＡＳ２を接地ＧＮＤの電圧としたものであって、ＮＭＯＳトランジスタＮ１０のゲートが電源Ｖｄｄに接続され、ＰＭＯＳトランジスタＰ１０のゲートが接地されている。
【００２８】
この第２の変形例では、電源ＶｄｄからＮＭＯＳトランジスタＮ１０のゲート閾値電圧Ｖｔｎ分だけ降下した電圧（Ｖｄｄ−Ｖｔｎ）が反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０に電源電圧として共通に供給される。また、接地ＧＮＤからＰＭＯＳトランジスタＰ１０のゲート閾値電圧Ｖｔｐ分だけ上昇した電圧（ＧＮＤ＋Ｖｔｐ）が反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０に接地電圧として共通に供給される。反転増幅器ＩＮＶ１０およびバッファ部ＩＮＶ２０は、これらの電圧の供給を受けて動作する。この第２の変形例によれば、図３（ａ）に示す構成に比較して、バイアス電圧ＢＩＡＳ１，ＢＩＡＳ２を必要としないので、これらのバイアス電圧を発生させる回路を準備する必要がない。
【００２９】
以上、この発明の一実施形態を説明したが、この発明は、この実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば上述の実施の形態では、ＮＭＯＳトランジスタＮ１０，Ｎ２０およびＰＭＯＳトランジスタＰ１０，Ｐ２０を用いて電源Ｖｄｄおよび接地ＧＮＤの各電圧をシフトさせるものとしたが、ダイオード（ｐｎ接合）の順方向障壁電位Ｖｆを用いて電圧をシフトさせることも可能である。
また、上述の実施の形態では、バッファ部ＩＮＶ２０に供給される電源および接地の各電圧もシフトさせているが、このバッファ部ＩＮＶ２０には規定の電源および接地を供給するようにしてもよい。
【００３０】
【発明の効果】
以上説明したように、本発明によれば以下の効果を得ることができる。
水晶振動子を励振するための反転増幅器と、反転増幅器の出力を入力するバッファ部と、反転増幅器の出力が水晶振動子の励振条件を満足し且つバッファ部の出力が後段側回路の入力条件を満足する限度において、規定の電源電圧を降下方向にシフトさせると共に規定の接地電圧を上昇方向にシフトさせて反転増幅器に供給する電圧シフト部とを備えたので、水晶振動子を励振するための反転増幅器の利得を高く設定しても、水晶振動子にダメージを与えることのない水晶発振回路を実現することができる。
【００３１】
前記第反転増幅器に対する電源電圧の供給経路上に電流経路が介挿され、第１の所定電圧がゲートに与えられたｎチャネル型のＭＯＳ電界効果トランジスタと、前記第反転増幅器に対する前記規定の接地電圧の供給経路上に電流経路が介挿され、第２の所定電圧がゲートに与えられたｐチャネル型のＭＯＳ電界効果トランジスタとを備えたので、規定の電源電圧と規定の接地電圧をシフトさせることが可能になる。
【図面の簡単な説明】
【図１】  この発明の実施の形態に係る水晶発振回路の構成を示す回路図である。
【図２】  この発明の実施の形態に係る水晶発振回路の動作を説明するための波形図である。
【図３】  この発明の実施の形態に係る水晶発振回路の変形例を示す回路図である。
【図４】  従来技術に係る水晶発振回路の構成を示す回路図である。
【符号の説明】
Ｎ１，Ｎ２，Ｎ１０，Ｎ２０…ｎチャネル型のＭＯＳ電界効果トランジスタ、Ｐ１，Ｐ２，Ｐ１０，Ｐ２０…ｐチャネル型のＭＯＳ電界効果トランジスタ、ＸＩＮ，ＸＯＵＴ…端子、Ｒｆ…抵抗、Ｘ…水晶振動子、Ｃｇ、Ｃｄ…容量。
【図１】
0003937781.tif 000002
【図２】
0003937781.tif 000003
【図３】
0003937781.tif 000004
【図４】
0003937781.tif 000005