(57)【特許請求の範囲】
【請求項１】
複数の基地局からの高周波信号を受信してベースバンド信号を出力する受信部、
前記受信部から出力されるベースバンド信号に基づいて、前記複数の基地局からの信号の遅延信号の遅延時間に対する強度を時分割で検出するマッチドフィルタ、
前記マッチドフィルタの検出結果に基づいて、各基地局からの信号の遅延プロファイルを生成する遅延プロファイル生成回路、
前記遅延プロファイルの遅延スプレッドを測定し、その測定結果に基づいて前記遅延プロファイルの観測窓幅を最大値よりも小さく設定する第１の制御部、
前記遅延プロファイル生成回路によって生成された複数の遅延プロファイルを各基地局毎に平均化して複数の平均遅延プロファイルを生成する平均化回路、
前記平均化回路で生成された複数の平均遅延プロファイルを記憶するメモリ、および
前記メモリに記憶された各平均遅延プロファイルに基づいて各基地局との有効なパスを検出するパス検出部を備えることを特徴とする、無線移動機。
【請求項２】
それぞれ前記複数の基地局に対応する複数のコードを単位測定時間ずつ順次生成するコード生成器を備え、
前記マッチドフィルタは前記コード生成器で生成されたコードに対応する基地局からの信号の遅延信号の遅延時間に対する強度を検出し、
前記コードの数は変更可能になっていることを特徴とする、請求項１に記載の無線移動機。
【請求項３】
前記コード生成器は前記コードを生成しないポーズ期間を有し、
前記遅延プロファイルの安定性に応じて前記ポーズ期間の数を変更する第２の制御部を備えることを特徴とする、請求項２に記載の無線移動機。
【請求項４】
前記マッチドフィルタはＭ個（ただし、Ｍは２以上の整数である）設けられ、
Ｍ個の前記マッチドフィルタはＮ個（ただし、ＮはＭよりも大きな整数である）の基地局からの信号の遅延信号の遅延時間に対する強度を分担して検出し、
前記遅延プロファイル生成回路、前記第１の制御部、および前記平均化回路は各マッチドフィルタに対応して設けられることを特徴とする、請求項１に記載の無線移動機。
【請求項５】
前記平均化回路は、測定された遅延プロファイルに１より小さい所定数を乗じ、それを新たに測定された遅延プロファイルに加えることにより遅延プロファイルの平均化を行うことを特徴とする、請求項１に記載の無線移動機。
【請求項６】
前記平均化回路の所定数を０として、前記メモリの内容をクリアすることを特徴とする、請求項５に記載の無線移動機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は無線移動機に関し、特に、符号分割多元接続方式（以下、ＣＤＭＡ通信方式と称する）の携帯電話機におけるパスサーチ回路に関する。
【０００２】
【従来の技術】
図１１はＣＤＭＡ通信方式のシステムの概略図である。図１１において、基地局１１，１２，１３はそれぞれ所定のエリアをカバーしており、このエリアをセルと称する。移動機１は複数の基地局１１，１２，１３のいずれかのセルに入ると、対応する基地局から送信された電波を受信し、その基地局に対して電波を送信する。移動機１と基地局１１，１２，１３との間には、ビルなどの反射物や障害物などがあるため、移動機１と基地局１１，１２，１３との間には直進する電波のみならず、反射波や回折波も存在する。このため、複数の電波伝搬路（マルチパス）が存在し、移動機１の受信部はマルチパスを通過した電波の合成波を受信する。
【０００３】
移動通信では、移動機における基地局の受信レベルに応じて通信する基地局を切替えるハンドオーバという概念が用いられている。これにより移動機の通信エリアの拡大が図られる。すなわち、携帯電話機では１つの基地局のセルだけですべての通信エリアをカバーできるわけでなく、移動機１の移動に伴って、たとえば基地局１１から基地局１２，１３というように通信する相手局が切替られる。このとき、図１１に示すように、移動機１によって受信される各セルの受信レベルが変化し、その移動に応じて基地局１１のみの信号を受信できるエリア，基地局１２のみの信号を受信できるエリアおよび基地局１１と１２の両方の信号を受信できるエリアなどが存在する。基地局１１，１２の両方のセルがオーバラップして重なっているエリアはハンドオーバエリアと称されている。
【０００４】
ＣＤＭＡ方式においては、複数の基地局からの電波を受信して合成するソフトハンドオーバという手法により、瞬断が起こらないよいうに制御される。この制御はパスサーチ回路およびフィンガ，コンバイナ回路によって行なわれる。
【０００５】
図１２はＣＤＭＡ方式の移動機の全体構成を示すブロック図である。図１２において、ＲＦ送受信機１０２はアンテナ１０１で受信した高周波信号をフィルタリング、ダウンコンバートなどによりベースバンド帯域の信号に変換し、変調部１１０から出力されるベースバンド信号をアップコンバートして高周波信号にまで引き上げてアンテナ１０１から送信する。
【０００６】
ＲＦ送受信機１０２から出力されるベースバンドの受信信号は、Ａ／Ｄ変換器１０３によってデジタル信号に変換されて復調部１０４に与えられる。復調部１０４はフィンガ，コンバイナ部１０５とサーチ部１０６とを含み、受信信号から所望の信号タイミングを検出し、逆拡散および同相合成（ＲＡＫＥ合成）によりシンボルデータを得てチャネルコーデック部１０７に出力する。サーチ部１０６は後述するＲＡＫＥパス検出器１２０を含む。チャネルコーデック部１０７は、受信シンボルから誤り訂正，誤り検出を行なって原データを推定するチャネルデコーダ部１０８と、チャネルコーダ部１０９とを含む。
【０００７】
チャネルコーダ部１０９は、送信情報に対して誤り耐性を向上させるために冗長な符号化を行なって、変調部１１０に送信シンボルを出力する。変調部１１０は送信シンボルを１次変調（データ変調），２次変調（拡散変調）し、符号間干渉を抑えるフィルタリングを施す。変調部１１０で変調された送信ベースバンド信号はＤ／Ａ変換器１１１によってアナログ信号に変換されてＲＦ送受信機１０２に与えられる。
【０００８】
タイミング信号発生回路１１２は各種タイミング信号を発生する。ベースバンド制御部１１３は、タイミング信号発生回路１１２からのタイミング信号に応じて、復調部１０４と、変調部１１０と、チャネルコーデック部１０７のタイミング制御を行う。シーケンス制御部１１４は基地局との通信制御を行う。アダプタ１１５は音声通話，キー操作などのユーザインタフェースや周辺機器（パーソナルコンピュータなど）との接続を行う。
【０００９】
図１３は図１２に示したＲＡＫＥパス検出器の一例を示すブロック図であり、特開平１１‐２２５０９３号公報に記載されている例である。このＲＡＫＥパス検出器１２０は、デジタル化された受信信号から遅延プロファイルを観測し、有効パスを検出することを、同時に複数のチャネルや基地局に対して行うために複数設けられている。これらのＲＡＫＥパス検出器１２０は、図１に示した複数の基地局１１，１２，１３からの電波を観測して有効なパスを観測し、ソフトハンドオーバに利用する。各ＲＡＫＥパス検出器１２０は、マッチドフィルタ１２１と、遅延プロファイル生成回路１２２と、メモリ１２３と、有効パス検出回路１２４とを含む。
【００１０】
マッチドフィルタ１２１は、図１４に示すように信号ｓ（ｔ）に雑音ｎ（ｔ）が加わったとき、インパルス応答がｈ（τ）となり、ｒ（ｔ）＝ｓ（ｔ）＋ｎ（ｔ）を入力とすると、このフィルタの時刻Ｔｓの出力における信号対雑音比が最大になるように設計したものである。このとき、雑音ｎ（ｔ）が白色である場合、
ｈ（τ）＝λｓ＊（Ｔｓ−τ）    （λは任意の定数，＊は複素共約）
となることが知られている。このようなインパルス応答を持ったフィルタを信号ｓ（ｔ）に対するマッチドフィルタという。このようなマッチドフィルタを使用することにより、電波の到来時間を精度よく求めることができる。
【００１１】
図１５は遅延プロファイルを説明するための図である。図１１に示したように、基地局１１，１２，１３から移動機１の間に複数の伝搬路（マルチパス）が存在する場合、各々の伝搬路における伝搬時間が異なる。このようなマルチパスを通った信号をマッチドフィルタで観測すると、観測周期の間に遅延時間に応じた複数のピークが観測される。
【００１２】
図１５に示すように遅延時間対所望信号の強度を表わす特性を遅延プロファイルという。移動体通信においては、一般にフェージングやシャドウィングの影響などで遅延プロファイルがダイナミックに変動する。図１５の最初の強いピークａは、強い電波が到来するタイミングを示しており、次の弱いピークｂは弱い電波が遅延して到来していることを示し、さらに次のピークｃはさらに遅延して到来する電波を示している。
【００１３】
ＲＡＫＥパス検出器１２０のマッチドフィルタ１２１は図１５に示す電波の遅延時間に対する強度を観測し、遅延プロファイル生成回路１２２はマッチドフィルタ１２１の出力を遅延プロファイルに変換して、メモリ１２３に記憶させ、有効パス検出回路１２４はメモリに記憶した遅延プロファイルから有効パスを検出する。パス割当制御回路１２５は有効パス検出回路１２４が検出したパスのタイミングを電波の到来タイミングとして、フィンガ、コンバイナ部１０５に割当てる。他のＲＡＫＥ検出器も同様にして、他の基地局の遅延プロファイルを観測し、有効パスを検出する。
【００１４】
このため、ＲＡＫＥパス検出器１２０はそれぞれの基地局に対応して設ける必要がある。すなわち、Ｎ個の基地局の遅延プロファイルを観測するために、Ｎ個のマッチドフィルタを使用する必要がある。
【００１５】
【発明が解決しようとする課題】
ところが、マッチドフィルタは回路規模が大きいため、観測する基地局の数が制限されており、観測する基地局を増やそうとすれば、回路規模が大きくなってしまい、構成が複雑になり部品点数も多くなってしまうという欠点があった。
【００１６】
それゆえに、この発明の主たる目的は、回路規模を増加させず、１度に観測できる基地局数を増やすことが可能な無線移動機を提供することである。
【００１７】
【課題を解決するための手段および発明の効果】
この発明に係る無線移動機は、複数の基地局からの高周波信号を受信してベースバンド信号を出力する受信部と、受信部から出力されるベースバンド信号に基づいて、複数の基地局からの信号の遅延信号の遅延時間に対する強度を時分割で検出するマッチドフィルタと、マッチドフィルタの検出結果に基づいて、各基地局からの信号の遅延プロファイルを生成する遅延プロファイル生成回路と、遅延プロファイルの遅延スプレッドを測定し、その測定結果に基づいて遅延プロファイルの観測窓幅を最大値よりも小さく設定する第１の制御部と、遅延プロファイル生成回路によって生成された複数の遅延プロファイルを各基地局毎に平均化して複数の平均遅延プロファイルを生成する平均化回路と、平均化回路で生成された複数の平均遅延プロファイルを記憶するメモリと、メモリに記憶された各平均遅延プロファイルに基づいて各基地局との有効なパスを検出するパス検出部とを備えたものである。
【００１８】
したがって、複数の基地局からの信号に対する遅延プロファイルを時分割で測定することにより、回路規模を増加させずに１度に複数の基地局の遅延プロファイルを測定できる。
【００１９】
【発明の実施の形態】
図１はこの発明の一実施例のＲＡＫＥパス検出器のブロック図である。図１において、ＲＡＫＥパス検出器１３０は図１３に示したＲＡＫＥパス検出器１２０に複数のメモリを設け、プロファイル測定回路１３８を時分割制御することにより、その構成を簡略化したものである。
【００２０】
すなわち、ＲＡＫＥパス検出器１３０はマッチドフィルタ１３１、遅延プロファイル生成回路１３２およびコード生成器１３７からなるプロファイル測定回路１３８と、デマルチプレクサ１３３と、メモリ１４１，１４２…１４Ｎと、マルチプレクサ１３４と、有効パス検出回路１３５と、時分割制御回路１３６とを含む。
【００２１】
コード生成器１３７は各基地局をサーチするためのコードを発生して、マッチドフイルタ１３１に与える。時分割制御回路１３６は各基地局のプロファイルを測定するごとに、デマルチプレクサ１３３とマルチプレクサ１３４とを順次切換える。
【００２２】
図２はメモリに遅延プロファイルを記憶させる方法を説明するための図であり、図３Ａ〜図３Ｅはこの発明の一実施例の動作を説明するためのタイミング図である。
【００２３】
単に基地局１１のみのプロファイルを測定する場合は、コード生成器１３７はその基地局に対応したコードを発生し、マッチドフィルタ１３１は図３Ａに示すように、その基地局のプロファイルのみを測定し、時分割制御回路１３６は遅延プロファイル生成回路１３２で生成された遅延プロファイルがメモリ１４１に記憶されるようにデマルチプレクサ１３３を制御し、また記憶した遅延プロファイルが有効パス検出回路１３５に与えられるようにマルチプレクサ１３４を制御する。
【００２４】
基地局１１，１２のプロファイルを測定するときは、コード生成器１３７が基地局１１，１２のそれぞれのコードを交互に発生する。マッチドフィルタ１３１および遅延プロファイル生成回路１３２は、図３Ｂに示すように基地局１１，１２からの電波に基づく遅延プロファイルを交互に測定する。時分割制御回路１３６は基地局１１，１２からの遅延プロファイルのそれぞれがメモリ１４１，１４２に記憶されかつ有効パス検出器１３５に与えられるようにデマルチプレクサ１３３とマルチプレクサ１３４とを時分割制御する。
【００２５】
基地局１１，１２、…１Ｎの各プロファイルを測定するときは、コード生成器１３７が基地局１１，１２…１Ｎのそれぞれのコードを順次発生する。マッチドフィルタ１３１および遅延プロファイル生成回路１３２は、図３Ｃに示すように基地局１１，１２…１Ｎからの電波に基づく遅延プロファイルを時分割で測定する。時分割制御回路１３６は基地局１１，１２…１Ｎからの遅延プロファイルのそれぞれが図２に示すように、メモリ１４１，１４２…１４Ｎに記憶されかつ有効パス検出器１３５に与えられるようにデマルチプレクサ１３３とマルチプレクサ１３４とを時分割制御する。
【００２６】
図４は低消費電力化を図る動作を説明するためのフローチャートである。この図４に示した実施例は、フェージングピッチやパス安定度を評価し、その評価値が安定しきい値よりも大きければポーズ期間を増やし、評価値が安定しきい値よりも小さければポーズ期間を減らすものである。すなわち、フェージングピッチが速ければ移動機１が速く移動している場合と考えられ、伝搬環境も変わりやすので、ポーズの期間を減らし、測定時間を増やす。逆に、フェージングピッチが非常にゆっくりであれば移動機１の移動速度も非常に緩やかあるいはほとんど静止している状態と考えられるのでポーズ期間を増やすことにより、動作率を最適化して消費電力を低減する。
【００２７】
より具体的に説明すると、ある程度受信した電波が強かったり、伝搬環境に変化がない場合には常時プロファイルを測定する必要はないので、図３Ｄに示すような予め定める単位処理時間だけ遅延プロファイルの測定が行なわれる。すなわち、時分割制御回路１３６は図３Ｄに示す単位測定時間だけ基地局１１のみの遅延プロファイルを測定するために、コード生成器１３７によって基地局１１のコードを発生してマッチドフィルタ１３１に与える。デマルチプレクサ１３３およびマルチプレクサ１３４は、時分割制御回路１３６の制御により前記単位測定時間だけメモリ１４１を動作させて遅延プロファイルを記憶させるとともに、有効パス検出回路１３５に与えられるように時分割制御する。単位測定時間経過後はポーズ期間となり、ポーズ期間経過後の単位測定時間になると、再び遅延プロファイルの測定が行なわれる。これにより見かけ上の測定時間に比べて実際の測定時間を短くでき、その時間はＲＡＫＥパス検出器１３０を動作させる必要がなく、低消費電力化を図ることができる。
【００２８】
同様にして、基地局１１，１２の２つの基地局の遅延プロファイルを低消費電力で測定するときは、図３Ｅに示すように基地局１１の遅延プロファイルが１単位測定時間測定され、その後基地局１２の遅延プロファイルが１単位測定時間測定される。その後はポーズ期間とされ、ポーズ期間経過後は、再び基地局１１の遅延プロファイルが１単位測定時間測定される。
【００２９】
したがって、この実施例によれば、遅延プロファイルを測定すべきセルの数に対して、プロファイル測定回路１３８の時分割動作で多重数を可変にし、また測定すべきセルの数が少ない、または遅延プロファイルが安定している場合は、動作停止期間を設けて回路の動作率を下げて低消費電力化を図ることができる。
【００３０】
図５はこの発明の他の実施例を示すブロック図である。図１に示した実施例では、複数の遅延プロファイルを１つのマッチドフィルタ１３１で測定するようにしたが、セルが増えると１セルあたりの測定時間が減少し、性能が劣化するおそれがある。規格上では６つのセルの遅延プロファイルを測定することになっているため、時分割制御では性能が１／６になってしまう。そこで、図５に示した実施例では、Ｎセル（たとえば６セル）の遅延プロファイルを測定するために、Ｍ（＜Ｎ）個（たとえば２個）のマッチドフィルタと遅延プロファイルを記憶するＮ個（６個）の記憶メモリが用いられる。
【００３１】
より具体的に説明すると、マッチドフイルタ１５１…１５Ｍと、コード生成器１６１…１６Ｍと、遅延プロファイル生成回路１７１…１７Ｍと、デマルチプレクサ１８１…１８Ｍは、それぞれＭ個（２個）設けられており、その他のメモリ１４１，１４２…１４Ｎと、マルチプレクサ１３４と、有効パス検出器１３５と、時分割制御回路１３６は図１と同様にして構成される。
【００３２】
図６Ａ〜図６Ｄは図５に示した実施例の動作を説明するためのタイミング図である。図６Ａ〜図６Ｄにおいて、セル１のみを受信するときは時分割制御回路１３６によってマッチドフィルタ１５１とコード生成器１６１とでマルチプレクサ１８１のみが動作状態にされ、それ以外のマッチドフィルタなどは図６Ｂに示すように非動作状態（オフ）にされる。その結果、図６Ａに示すように、セル１の遅延プロファイルが常時測定される。
【００３３】
Ｎセル（たとえば６セル）の遅延プロファイルを測定するときは、図６Ｃに示すようにマッチドフィルタ１５１によりセル１，セル２，セル３の遅延プロファイルが順次測定されるように時分割制御され、マッチドフィルタ１５Ｍによりセル４、セル５，セル６の遅延プロファイルが順次測定されるように時分割制御される。
【００３４】
したがって、この実施例によれば、たとえば２つのマッチドフィルタ１５１，１５Ｍにより６つのセルの遅延プロファイルを時分割制御で測定することにより、各セルごとにマッチドフィルタを設ける場合に比べて性能的には１／３になるが、マッチドフィルタや遅延プロファイル生成回路は２個設けるだけで済み、構成を簡略化できるとともに消費電力も軽減できる。
【００３５】
図７はこの発明のさらに他の実施例を示すブロック図であり、図８は動作を説明するためのタイミング図である。この実施例は、図１の実施例の遅延プロファイル生成回路１３２の出力と、デマルチプレクサ１３３との間に平均化回路１６１を設けたものである。
【００３６】
一般に、遅延プロファイルはフェージングなど伝搬環境によって時々刻々変化している。このため、パスの強さやタイミングが時間変動することになる。遅延プロファイルを観測してから実際に復調のタイミングを決める制御があるために、応答時間の遅延が生じる。このため、選択されたパスは実際に使われる前に観測された結果に過ぎず、フィンガに割当てられたときに最適である保証はない。その影響を軽減するために、この実施例では平均化回路１６１を設ける。理想的にはたとえば８０ミリ秒間の遅延プロファイルを測定して平均するのが好ましいが、メモリ容量が膨大になり、構成も複雑になってしまう。
【００３７】
そこで、この実施例では直前に測定した遅延プロファイルに「１」より小さな忘却係数を乗じて新たに測定した遅延プロファイルに加算する手法を採用している。
【００３８】
すなわち、メモリ１４１，１４２…１４Ｎに記憶している遅延プロファイルはマルチプレクサ１３４により時分割的に読み出されて平均化回路１６１に与えられる。平均化回路１６１は、加算器１６２と係数器１６３とを含み、係数器１６３はマルチプレクサ１３４から出力されたメモリの内容に「１」より小さな忘却係数を掛けて、スイッチ回路１６４を介して加算器１６２に与える。加算器１６２は遅延プロファイル生成回路１３２で生成され、読み出された遅延プロファイルのセルに対応する新たな遅延プロファイルに忘却係数で重み付された今までの遅延プロファイを加算してデマルチプレクサ１３３に与える。
【００３９】
このように、平均化回路１６１を設け、メモリ１４１、１４２…１４Ｎに記憶した遅延プロファイルを係数器１６３にフィードバックして忘却係数を掛けて、新たに測定した遅延プロファイルに加算するようにしたので、遅延プロファイルを観測してから実際に復調のタイミングを決める制御のための応答時間の遅延による影響を軽減することができ、かつ平均化利得によりＳ／Ｎ比を向上することができる。
【００４０】
ところで、ソフトハンドオーバで通信する基地局を切替える場合や、周辺セルモニタでもニタするセルを切替える場合には、観測セルを切替えるためにメモリ１４１，１４２…１４Ｎをクリアする必要がある。たとえば、図９に示すように記憶メモリのアドレス０〜１Ａにプロファイル１が書込まれていて、アドレス１Ａ〜２Ａにプロファイル２が書込まれており、プロファイルＮをアドレス１Ａ〜２Ａに書込もうとすれば、もとのプロファイル２のデータをクリアする必要がある。一般に、メモリのクリアには各メモリエリアに０を書込むための専用回路が必要となるが、時間を要するばかりでなく消費電力も増加してしまう。
【００４１】
そこで、図７に示す係数器１６３の出力がスイッチ回路１６４の一方の入力に与えられ、他方の入力に「０」が与えられ、スイッチ回路１６４の出力がデマルチプレクサ１３３に与えられる構成を実施する。メモリ１４１，１４２…１４Ｎをクリアするとき、スイッチ回路１６４の入力を他方側に切換えて、図８に示す単位観測時間の間、忘却係数を「０」が設定される。これにより、メモリに残っている値をクリアしながら新たな遅延プロファイルを書込むことができる。すなわち、メモリクリアと同様の効果を得ることができ、メモリクリアに時間を要しない上、回路規模および消費電力ともに増加することがない。
【００４２】
図１０Ａ〜図１０Ｃは遅延プロファイルの観測周期を示す図である。
遅延プロファイルを測定する場合、図１０Ａに示すように常に最大の観測周期（観測窓）の幅で測定すれば、有効なパスが現われていない遅延プロファイルで測定することになって消費電力が増大し、使用するメモリ領域も大きくなる。
【００４３】
このとき、有効なパスが現れる範囲だけ遅延プロファイルを観測するようにすれば、効率よく有効なパスを測定することができる。たとえば、ある観測窓に対して、有効なパスが現れる範囲（広がり）を示す遅延スプレッド（最小遅延のパスと最大遅延のパスの時間差）を測定し、これが十分小さければ、これに基づき観測窓を小さくし、さらに必要であれば観測窓のタイミングをずらすようにすればよい。
【００４４】
そこで、この実施例では、遅延スプレッドに基づき遅延プロファイルを観測する観測窓の大きさ、タイミングを可変にする。すなわち、観測窓の単位幅はマッチドフィルタ１３１のハード構成によって決定されるが、この単位幅が小さくなるようにマッチドフィルタ１３１が構成される。そして、マッチドフィルタ１３１に対して単位測定時間毎に観測する観測窓が指定されるように、プロファイル測定回路１３８が時分割で制御される。
【００４５】
たとえば、単位幅を１００チップとなるようにマッチドフィルタ１３１を構成すると、図１０Ａに示すように遅延スプレッドが大きい場合には遅延プロファイル生成回路１３２の観測窓が大きく設定され、１つ目の単位測定時間には遅延時間０〜１９９チップの測定を行うように順次制御され、４単位測定時間で０〜３９９チップまでの１つの遅延プロファイルが観測されるようにする。また、図１０Ｂおよび図１０Ｃに示すように遅延スプレッドが小さい場合には観測窓が小さく設定され、１つ目の単位測定時間には遅延時間１００〜１９９チップ、次の単位測定時間には２００チップ〜２９９チップの測定が行われるように制御され、２単位測定時間で１００〜２９９チップまでの１つの遅延プロファイルファイルが測定されるようにする。
【００４６】
また、複数のセルでソフトハンドオーバを行っている場合には、同様の制御を行うことでそれぞれのセルに割当てる観測窓が小さく設定され、１セルあたりの遅延プロファイルを記憶するメモリ量が削減される。この場合、複数の基地局から同一の内容の信号を受信しているので、観測窓を小さくしても十分な受信利得を得ることができ、トータルのメモリサイズの増加を抑えることができる。逆に、１つのセルの信号を受信する場合には、観測窓を大きく設定して、受信利得の確保を図るよう制御することが可能となる。
【００４７】
【産業上の利用可能性】
この発明によれば、マッチドフィルタを時分割に動作させて複数の基地局の遅延プロファイルを複数のメモリに記憶させることにより、回路規模を増加させずに１度に複数の基地局の遅延プロファイルを観測可能にでき、携帯電話機などの無線通信を行う無線移動機に利用可能である。
【図面の簡単な説明】
【図１】  この発明の一実施例のＲＡＫＥパス検出器のブロック図である。
【図２】  メモリへの遅延プロファイルをメモリに記憶させる方法を説明するための図である。
【図３】  この発明の一実施例の動作を説明するためのタイミング図である。
【図４】  低消費電力化を図る動作を説明するためのフローチャートである。
【図５】  この発明の他の実施例を示すブロック図である。
【図６】  図５に示した実施例の動作を説明するためのタイミング図である。
【図７】  この発明のさらに他の実施例を示すブロック図である。
【図８】  この発明のさらに他の実施例の動作を説明するためのタイミング図である。
【図９】  この発明のさらに他の実施例を説明するための図である。
【図１０】  遅延プロファイルと必要な観測周期との関係を示す図である。
【図１１】  この発明が適用されるＣＤＭＡ通信方式のシステムの概略図である。
【図１２】  ＣＤＭＡ方式の移動機の全体構成を示すブロック図である。
【図１３】  図１２に示したパス検出器の一例を示すブロック図である。
【図１４】  マッチドフィルタの動作を説明するための図である。
【図１５】  遅延プロファイルを説明するための図である。
【図１】
0003989900.tif 000002
【図２】
0003989900.tif 000003
【図３Ａ】
0003989900.tif 000004
【図３Ｂ】
0003989900.tif 000005
【図３Ｃ】
0003989900.tif 000006
【図３Ｄ】
0003989900.tif 000007
【図３Ｅ】
0003989900.tif 000008
【図４】
0003989900.tif 000009
【図５】
0003989900.tif 000010
【図６Ａ】
0003989900.tif 000011
【図６Ｂ】
0003989900.tif 000012
【図６Ｃ】
0003989900.tif 000013
【図６Ｄ】
0003989900.tif 000014
【図７】
0003989900.tif 000015
【図８】
0003989900.tif 000016
【図９】
0003989900.tif 000017
【図１０Ａ】
0003989900.tif 000018
【図１０Ｂ】
0003989900.tif 000019
【図１０Ｃ】
0003989900.tif 000020
【図１１】
0003989900.tif 000021
【図１２】
0003989900.tif 000022
【図１３】
0003989900.tif 000023
【図１４】
0003989900.tif 000024
【図１５】
0003989900.tif 000025