(57)【特許請求の範囲】
【請求項１】
効率的に映像をディスプレイする映像後処理方法において、
（ａ）複数のメモリ領域に順に番号をマッピングしてフレーム同期信号ごとにその番号を循環的に増加させる過程と、
（ｂ）前記フレーム同期信号により前記循環的に増加されディスプレイ中のメモリ領域をデコーディング完了する毎に確認しつつビデオデータを前記メモリ領域に既定の順序により貯蔵する過程と、
（ｃ）前記過程において前記メモリ領域に貯蔵されたビデオデータを順にディスプレイする過程と
を含む映像後処理方法。
【請求項２】
前記ビデオデータは所定の単位でディスプレイされることを特徴とする請求項１に記載の映像後処理方法。
【請求項３】
前記ビデオデータはレジスタの所定ビットを介してフレーム同期単位で受信されるディスプレイ命令によりディスプレイされることを特徴とする請求項１に記載の映像後処理方法。
【請求項４】
前記ビデオデータをディスプレイした後でディスプレイ中のメモリ領域の位置を伝送する過程をさらに含むことを特徴とする請求項１に記載の映像後処理方法。
【請求項５】
前記ディスプレイするメモリはブーティング後に初期設定されたメモリ領域を開始アドレスで設定することを特徴とする請求項１に記載の映像後処理方法。
【請求項６】
前記初期に設定されたメモリの開始アドレスは次の更新開始アドレスを印加されるまで有効であることを特徴とする請求項５に記載の映像後処理方法。
【請求項７】
前記メモリの開始アドレスはフレーム同期単位で適用されることを特徴とする請求項５に記載の映像後処理方法。
【請求項８】
データが貯蔵される前記メモリ領域は、複数の領域に分割され、前記複数の領域の各々に対応するアドレスが設定されることを特徴とする請求項１記載の映像後処理方法。
【請求項９】
（ａ）複数のメモリ領域を、ディスプレイされる順に番号付けをする過程と、
（ｂ）フレーム同期信号に応じて、前記メモリ領域の番号を読み出した後で、デコーディングするメモリのアドレスを増加させる過程と、
（ｃ）前記段階（ｂ）で順に増加するメモリ領域をデコーディング完了する毎に確認しつつディスプレイする過程と
を備えることを特徴とする映像後処理方法。
【請求項１０】
前記ディスプレイメモリ領域とデコーディングメモリ領域とが異なれば、次の画面をディスプレイすることを特徴とする請求項９に記載の映像後処理方法。
【請求項１１】
前記次の画面は、１同期信号内に少なくとも２回以上のディスプレイ要請がある時にディスプレイされることを特徴とする請求項１０に記載の映像後処理方法。
【請求項１２】
前記ディスプレイメモリ領域数がＮ個ならば、１同期信号内に（１＋Ｎ）個までの前記ディスプレイを要請することを特徴とする請求項１１に記載の映像後処理方法。
【請求項１３】
前記１同期信号内に、（１＋Ｎ）個を超えるメモリ領域をディスプレイする要請があったときに、要請の無い同期信号が入力されるまで、ディスプレイは実行されないことを特徴とする請求項１１あるいは１２のいずれか一つに記載の映像後処理方法。
【請求項１４】
前記ディスプレイメモリ領域とデコーディングメモリ領域とが同じならば、次回のメモリ領域を待つことを特徴とする請求項９に記載の映像後処理方法。
【請求項１５】
効率的に映像をキャプチャする映像後処理装置において、
所定数の領域に分けてそれぞれに番号をマッピングするメモリ部と、
ビデオ同期信号によりディスプレイ中の前記メモリ部の領域とデコーディングされるメモリ領域との番号を比較しつつビデオデータのディスプレイ命令を発するソフトウエア部と、
前記メモリ部の番号をフレーム同期信号ごとに循環的に増加させ、前記ソフトウエアから発せられたディスプレイ命令により前記メモリに既定の順序により画面にディスプレイするハードウエア部とを含む映像後処理装置。
【請求項１６】
前記ソフトウエアはレジスタファイルにディスプレイ命令を設定する手段であることを特徴とする請求項１５に記載の映像後処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は映像前後システムに係り、特に新しいハードウエア−ソフトウエア協力方式を使用して高速で動作しつつ最小のメモリで安定した動作を行う映像前後処理システム及びその方法に関する。
【０００２】
【従来の技術】
一般的にカメラから入力される映像データは符号化のためにキャプチャ命令により決まったメモリに貯蔵される。そして、ディスプレイ装置は１秒に最大３０フレームを処理するので、１フレームを処理するのに最小３３ｍｓを要する。従って、ハードウエアは３３ｍｓごとにキャプチャ可能であることを知らせる垂直同期信号を発し、ソフトウエアは垂直同期信号が発せられるたびに、あるいは何回か置いた後で垂直同期信号に合わせてキャプチャ命令とメモリアドレスとをハードウエア知らせる。引き続き、ハードウエアはその命令によりキャプチャされた映像データを指定されたメモリに貯蔵する。
【０００３】
また、ソフトウエアで動作するデコーダにおいてデコーディングが終わった映像データは所定のメモリ領域に貯蔵されてＬＣＤのようなディスプレイ装置を介して表示される。メモリがアップデートされるたびにソフトウエアはハードウエアのディスプレイ装置にアップデート情報を知らせてアップデートされたメモリ領域を知らせる。このように、符号化及びデコーディング過程において映像データを貯蔵するメモリは普通２つ以上を使用するが、これをピンポンメモリと呼ぶ。
【０００４】
この時、ソフトウエアがカメラから入る画面をキャプチャして符号化したり、ソフトウエアにより貯蔵された映像画面をディスプレイするためには大きくインタラプト方式とポーリング方式とに分けられる。
まず、図１を参照してポーリング方式を説明する。
【０００５】
図１に示されたように、ソフトウエア（ｂ）はフレームのデータを符号化１１０，１２０した後、ハードウエア（ａ）の状態をチェックしつつ垂直同期信号ＶｓｙｎｃをウエーティングＷＡＩＴＩＮＧしていて、ハードウエア（ｂ）から垂直同期信号Ｖｓｙｎｃを受信すればデータ（Ｆｒａｍｅ１及びＦｒａｍｅ２）に対するキャプチャ命令を伝送する。しかし、ポーリング方式はハードウエアの状態を続けて問わねばならないので、全体的な速度は非常に落ちる。
【０００６】
引き続き、図２を参照してインタラプト方式を説明する。
図２に示されたように、ハードウエア（ａ）はソフトウエア（ｂ）から何らかのデータを必要とする時、直ちにインタラプトを発して既存のソフトウエア動作を少しの間止め、必要な動作と関連したソフトウエアモジュールを強制的に動作させる。インタラプトが発せられた時、ソフトウエア（ｂ）はＩＳＲ（Ｉｎｔｅｒｒｕｐｔ  Ｓｅｒｖｉｃｅ  Ｒｏｕｔｉｎｅ）を行う。
【０００７】
この時、２つのピンポンメモリだけを使用すると仮定すれば、（ｃ）に示されたように、ソフトウエアはフレーム（ｆｒ．２）を符号化する間（２１０）にインタラプトを受ければ、その符号化動作を一時中断し（２１２）、フレーム（ｆｒ．１）のデータをキャプチャするために必要な情報をハードウエアに伝えてから、再びフレーム（ｆｒ．２）を符号化する。もし、まだフレーム（ｆｒ．２）の符号化動作が終わらないのに、再びインタラプトが入ればその時にソフトウエアは次のフレーム（ｆｒ．２）に対するキャプチャ命令を与えずに、ＩＳＲを抜け出して続けてフレーム（ｆｒ．２）の符号化動作を行う。
【０００８】
一方、デコーディング動作を見れば、ソフトウエアはフレーム（ｆｒ．２）をデコーディングする間（２１０）にインタラプトを受ければ、そのデコーディング動作を一時中断し（２１２）、フレーム（ｆｒ．１）のデータを読み出して行くのに必要な情報をハードウエアに伝えてから、再びフレーム（ｆｒ．２）をデコーディングする。もし、まだフレーム（ｆｒ．２）のデコーディング動作が終わりもしないのに、再びインタラプトが入れば、その時にソフトウエアは次のフレーム（ｆｒ．２）に対する読み出し命令を与えないでＩＳＲを抜け出して続けてフレーム（ｆｒ．２）のデコーディング動作を行う。
【０００９】
従って、インタラプト方式はインタラプトが発せられれば、待たずにすぐに符号化及びデコーディングを行うのでポーリング方式より速度が速い。
しかし、インタラプト方式はポーリング方式に比べて速度が速いことは速いが、インタラプトをあまり頻繁に発すれば、ＲＩＳＣプロセッサの場合、パイプライニングが崩れて全体的な速度が遅くなる。特に、一般的なシステムでは、一つの目的のための単一インタラプトを使う場合はまれであり、さまざまな種類のインタラプトを共に使用する。例えば、カメラインタラプト、ＬＣＤインタラプト、ＬＡＮインタラプト、ＵＡＲＴインタラプトなどを共に使用し、その中でもカメラとＬＣＤとはどちらも３３ｍｓごとに常に一定のインタラプトを発する。従って、従来のようなインタラプト方式を使用するシステムはさまざまな種類のインタラプトを共に使用するので、全体的なシステム速度及び安全性が低下する短所がある。
【００１０】
また、従来のポーリング及びインタラプト方式はソフトウエアのデコーディング時間が一定ではないゆえに、映像データを不安定に示す。すなわち、連続されたフレームのデコーディング時間があまり短くなり、ディスプレイ装置に画面が全て表示されていないのに可用メモリ領域を全て使用した場合、その後にデコーディングされた映像データは捨てられてしまう。これは連続的な映像の連続的な流れが、ある瞬間に突然に動いたり、インコーダやデコーダの資源を不必要に使用する問題点がある。
【００１１】
【発明が解決しようとする課題】
本発明がなそうとする技術的課題は、既存のポーリングやインタラプト方式ではない新しいハードウエア−ソフトウエアの協力方式を使用し、迅速に動作して最小のメモリで安定した動作を行う映像前処理方法及び装置を提供するところにある。
本発明がなそうとする他の技術的課題は、既存のポーリングやインタラプト方式ではない新しいハードウエア−ソフトウエアの協力方式を使用し、迅速に動作して最小のメモリで安定した動作を行う映像後処理方法及び装置を提供するところにある。
【００１２】
【課題を解決するための手段】
上記の技術的課題を解決するために、本発明は効率的に映像をキャプチャする映像前処理方法において、（ａ）複数の貯蔵メモリ領域に順に番号をマッピングしてフレーム同期信号ごとにその番号を循環的に増加させる過程と、（ｂ）フレーム同期信号により前記貯蔵メモリ領域を確認しつつ入力されるビデオデータをキャプチャする過程と、（ｃ）前記キャプチャされたビデオデータを前記貯蔵メモリ領域に既定の順序により貯蔵する過程とを含む映像前処理方法を特徴とする。
【００１３】
上記の技術的課題を解決するために、本発明は効率的に映像をキャプチャする映像前処理装置において、所定数の領域に分けてそれぞれに番号をマッピングするメモリ部と、ビデオ同期信号が発せられるたびに前記メモリ部で使用中の領域を確認した後、次回に使用するメモリ領域にキャプチャ命令を発するソフトウエア部と、前記メモリ部の番号をフレーム同期信号ごとに循環的に増加させ、前記ソフトウエアから受信されたキャプチャ命令により入力されるビデオ信号をキャプチャして前記メモリ領域に既定の順序により貯蔵するハードウエア部とを含む映像前処理装置を他の特徴とする。
【００１４】
上記の他の技術的課題を解決するために、本発明は効率的に映像をディスプレイする映像後処理方法において、（ａ）複数のメモリ領域に順に番号をマッピングしてフレーム同期信号ごとにその番号を循環的に増加させる過程と、（ｂ）ビデオ同期信号によりディスプレイ中のメモリ領域を確認しつつビデオデータを前記メモリ領域に既定の順序により貯蔵する過程と、（ｃ）前記過程において前記メモリ領域に貯蔵されたビデオデータを順にディスプレイする過程とを含む映像後処理方法を特徴とする。
【００１５】
上記の他の技術的課題を解決するために、本発明は効率的に映像をキャプチャする映像前処理装置において、所定数の領域に分けてそれぞれに番号をマッピングするメモリ部と、ビデオ同期信号によりディスプレイ中の前記メモリ部の領域とデコーディングされるメモリ領域との番号を比較しつつビデオデータのディスプレイ命令を発するソフトウエア部と、前記メモリ部の番号をフレーム同期信号ごとに循環的に増加させ、前記ソフトウエアから発せられたディスプレイ命令により前記メモリに既定の順序により画面にディスプレイするハードウエア部とを含む映像後処理装置を他の特徴とする。
【００１６】
【発明の実施の形態】
以下、添付された図面を参照して本発明の望ましい実施形態を説明する。
図３は本発明による前処理システムの一実施形態を示すブロック図である。
図３を参照すれば、中央演算処理部３１０はソフトウエアの実行を担当している。そのソフトウエアはレジスタファイルを介してハードウエアの動作を制御する。
【００１７】
システム制御部３２０は中央演算処理部３１０の制御命令を実際にハードウエアに伝える。中央演算処理部３１０においてレジスタファイルに動作データを書き込んでハードウエアモジュールに対する動作を命令すれば、システム制御部３２０はそれによる動作を解析し、各ハードウエアと定義されたプロトコルとによりソフトウエアの命令を行う。
レジスタファイル制御部３３０はシステム制御部３２０の制御命令と定義されたプロトコルとにより中央演算処理部３１０から受信されたレジスタファイルを制御する。また、レジスタファイル制御部３３０は入力される垂直同期信号によりレジスタファイルを制御し、レジスタファイルのそれぞれのビットを解析する。
【００１８】
バッファ制御部３４０はカメラの一定の区間において決まった時間に入力されるデータをＳＤＲＡＭのようにバッファにバッファリングする。
カメラ３５０はビデオデータと垂直同期及び水平同期信号とを入力する。
プリプロセッサ３６０は入力される４：２：２ビデオデータを４：２：０ビデオデータに変換する。すなわち、プリプロセッサ３６０はビデオデータを垂直方向に１／２サブサンプリングする。
【００１９】
第１、第２、第３バッファ３７０，３８０，３９０はＹ信号、Ｃb信号、Ｃr信号を貯蔵し、ライトアクセスを行うために入力されるＹ信号、Ｃb信号、Ｃr信号をそれぞれバッファリングする。この時のバッファサイズはシステムの構成により異なりうる。
図４はキャプチャ順序によるメモリの構造図である。
【００２０】
図４を参照すれば、ハードウエアは初期化時にメモリページを複数に分けてそれぞれにアドレスを設定し、ソフトウエアからキャプチャ命令を受信すれば既定の順序によりメモリページに自動的に映像を貯蔵する。メモリページはキャプチャ順序により３つ（０，１，２）に決められるが、並列処理や応用によりより増えることもある。
図５の（ａ）ないし（ｃ）は本発明にて提案された前処理タイミング図である。
【００２１】
図５を参照すれば、（ａ）はハードウエアから発せられる垂直同期信号Ｖ＿ｓｙｎｃまたはフレーム同期信号のタイミング図であり、垂直同期信号Ｖ＿ｓｙｎｃによりメモリページＭＰが「０→１→２→０．．．」の順に増える。メモリページＭＰはカメラにてキャプチャを始めて終えるまで、１垂直同期信号Ｖ＿ｓｙｎｃ間にキャプチャ中であるメモリ領域である。この時、ハードウエアはメモリ制御のためにソフトウエアに対してスレーブで動作し、イメージがキャプチャされるかどうかをレジスタにより確認する。
【００２２】
（ｂ）はソフトウエアから生じる制御タイミング図であり、ソフトウエアではハードウエアのメモリページＭＰを読んでからキャプチャ命令を与える。そして、ソフトウエアカウントｓｗ＿ｃｎｔは符号化されるメモリページＭＰを示すが、これは垂直同期信号Ｖ＿ｓｙｎｃによりハードウエアのメモリページＭＰを読んだ後、（ＭＰ＋２）％３で計算され、「０→１→２→０．．．」の順にアップデートされる。その実施形態を（ｂ）のタイミング図で説明すれば、現在のハードウエアのメモリページＭＰを読み出し、そのページが「１」番目と確認した後でキャプチャ命令を与え、（ＭＰ＋２）％３に該当する「０」番目のメモリページＭＰを符号化する（ｓｗ＿ｃｎｔ＝０）。引き続き、次のメモリページＭＰを読み出し、そのページが「２」番目と確認した後でキャプチャ命令を与え、（ＭＰ＋２）％３に該当する「１」番目のメモリページＭＰを符号化する（ｓｗ＿ｃｎｔ＝１）。引き続き、ソフトウエアが「１」番目のメモリページＭＰを符号化した後、次のメモリページＭＰを読んだところ、まだ現在のメモリページ「２」のキャプチャが終わっていない場合に、以前にキャプチャされていたフレームを再使用するが（ｓｗ＿ｃｎｔ＝１）、以前のキャプチャフレームを再使用するかは開発者の問題である。
【００２３】
（ｃ）はソフトウエアの符号化タイミング図である。
ソフトウエアはソフトウエアカウントｓｗ＿ｃｎｔの計算値に該当する（ＭＰ＋２）％３のメモリページＭＰに貯蔵されたデータを符号化すべく制御する。もし、ソフトウエアが読んだメモリページＭＰがまだキャプチャ中である時は、同じフレームを再符号化（ｆｒ．１  ｅｎｃｏｄｉｎｇ）し、そうでない場合はキャプチャされたメモリページＭＰを符号化（ｆｒ．０  ｅｎｃｏｄｉｎｇ及びｆｒ．２  ｅｎｃｏｄｉｎｇ）する。
【００２４】
図６は本発明による前処理方法を示すフローチャートであり、図３のメモリの構造図と図４のタイミング図とを参照して説明する。
まず、システムのハードウエアを初期化した（６１０過程）後で符号化を始める（６２０過程）。
引き続き、ソフトウエアがハードウエアを参照してメモリページＭＰを読む（６３０過程）。
引き続き、ソフトウエアがメモリページＭＰを確認後にそのページにキャプチャ命令を印加する（６４０過程）。
【００２５】
引き続き、ソフトウエアが符号化するメモリページｓｗ＿ｃｎｔを（ＭＰ＋２）％３で計算する（６５０過程）。
引き続き、ソフトウエアが前記計算されたメモリページｓｗ＿ｃｎｔを符号化する（６６０過程）。
引き続き、符号化が完了しているかを判断し（６７０過程）、符号化が完了すれば前処理過程を終了し、そうでなければソフトウエアが再びハードウエアのメモリページＭＰを読んで前処理過程を行う。
【００２６】
他の実施形態において、もし符号化の毎段階、例えばＭＥ／ＭＣ、ＤＣＴなどの一部をハードウエアで動作するようにして並列処理する場合、必要なメモリ数あるいは領域は増大する。例えば、並列処理する数をＮpとすれば、必要なメモリページＭＰの数は（Ｎp＋２）ページである。ここではＭＥ／ＭＣ、ＤＣＴ２つであるので４つのメモリページＭＰが必要であり、符号化するメモリページは（ＭＰ＋３）％４である。
【００２７】
図７は入力されるＹ，Ｕ，Ｖデータのタイミング図である。
図７を参照すれば、中央演算処理部３１０は１つのフレーム単位で符号化作業を支援する。従って、カメラから入力されるビデオデータＹ、Ｃb、Ｃrは一つのフレーム単位でキャプチャ機能を支援する。
入力されるビデオデータは垂直同期信号単位で１フレームに入力される。一実施形態として、本発明にてカメラは、ＣＣＩＲ  ６０１フォーマットでＱＣＩＦのイメージ（１７６ｘ１４４）の順次スキャン方式が適用される。入力されるビデオデータは８ビットのＹ，Ｕ，Ｖデータとしてシステムから１３．５ＭＨｚのクロックＰＣＬＫを入力し、同期されたクロックにより８ビットデータＤＡＴＡ［７：０］を出力する。
【００２８】
図８はフレーム単位に入力されるビデオデータのタイミング図である。
図８を参照すれば、入力されるビデオデータＤＡＴＡは垂直同期信号ＶＳＹＮＣ最大秒当たり６０フレームまで入力できる。ビデオデータＤＡＴＡはインコーダの能力により処理できる。従って、ハードウエアは中央演算処理部３１０に対してスレーブで動作して符号化フレームを選択する。また、ハードウエアは入力されるデータのフレーム区分が垂直同期信号ＶＳＹＮＣにより区分されるので、入力される垂直同期信号ＶＳＹＮＣにより符号化するデータを選択する。
【００２９】
図９は図４に示されたメモリを制御するタイミング図である。
図９を参照すれば、入力されるビデオデータはカメラから一定に垂直同期信号Ｖ＿ｓｙｎｃごとに入力されて中央演算処理部３１０において要求するままにキャプチャされる。そして、中央演算処理部３１０はレジスタファイルを介してビデオデータをキャプチャする。キャプチャ命令語は状態レジスタを利用してレジスタファイルに伝送される。この時、状態ビット（ｓｔａｔｅ［３１］）が「１」に設定されていれば、ビデオデータがキャプチャされる。状態レジスタにて既定のさらに他のビットは、図４に示されたように現在のハードウエアにおいて行っている３メモリの番号（０，１，２）を示す。中央演算処理部３１０はハードウエアのメモリ番号を読み、ソフトウエアに処理しなければならないメモリ領域を知らせる。
【００３０】
図９のメモリ制御タイミング図をより詳細に説明すれば、中央演算処理部３１０においてキャプチャしようとするフレームに対して状態レジスタの状態ビット（ｓｔａｔｅ［３１］）のうち一定ビットを設定すれば、ハードウエア内部の内部レジスタリード信号ｉｎｔｅｒｎａｌ  ｒｅｇ＿ｒｄを「１」に設定する。この時、垂直同期信号Ｖ＿ｓｙｎｃを受ければ、内部レジスタリード信号ｉｎｔｅｒｎａｌ  ｒｅｇ＿ｒｄは「０」に変化する。そして、内部レジスタリード信号ｉｎｔｅｒｎａｌ  ｒｅｇ＿ｒｄが「０」に設定されると同時に状態レジスタにキャプチャビットが設定されていれば、ビデオデータをキャプチャする。引き続き、次の垂直同期信号Ｖ＿ｓｙｎｃにて状態レジスタにキャプチャビットが設定されていなければキャプチャがイネーブルされる。結果的に、毎回垂直同期信号Ｖ＿ｓｙｎｃにて状態レジスタのキャプチャビットをチェックする。ハードウエアにてデータをキャプチャする場合、初期にメモリに対する開始アドレスはブーティング後に中央演算処理部３１０において貯蔵され、再びアドレス設定値が変化するまでその開始アドレス値が有効である。この時、中央演算処理部３１０はレジスタを介してその開始アドレスを垂直同期単位で生じる。そして、垂直同期信号Ｖ＿ｓｙｎｃごとにデータキャプチャを行えば、メモリ領域数Ｈ／Ｗｃｎｔは順に増える（「０→１→２→０．．．」）。
【００３１】
図１０は本発明による後処理システムの一実施形態を示すブロック図である。図１０を参照すれば、ソース符復号部（図示せず）にてデコーディングが終わったデータは、Ｙバッファ１０２０、Ｃbバッファ１０２２、Ｃrバッファ１０２４、ＯＳＤバッファ１０２６にＹ、Ｃb、Ｃrの順序で貯蔵され、表示部１０７０から発せられる垂直、水平同期信号によりポストプロセッサ１０５０に伝えられる。ポストプロセッサ１０５０は入力される４：２：０データを４：２：２データに変換し、再び４：２：２フォーマットの映像データを４：４：４フォーマットのＲＧＢデータに変換して表示部１０７０に伝送する。また、ポストプロセッサ１０５０はＤＭＡ制御機（図示せず）を利用してＯＳＤバッファ１０２６に貯蔵されているＯＳＤデータをアクセスする。
【００３２】
システム制御部１０４０は中央演算処理部１０６０の制御命令をハードウエアに伝える。中央演算処理部１０６０からレジスタファイルに動作データをライトしてハードウエアモジュールに対する動作を命令すれば、システム制御部１０３０はそれによる動作を解析して各ハードウエアと定義されたプロトコルとによりソフトウエアの命令を行う。中央演算処理部１０６０はレジスタデータを介してディスプレイ命令を伝えてハードウエアを制御する。ＤＭＡレジスタ１０３０はシステム制御部１０４０の制御命令と定義されたプロトコルとにより中央演算処理部１０６０から受信されたレジスタデータの動作を行う。
【００３３】
図１１はディスプレイによるメモリの構造図である。
図１１を参照すれば、ハードウエアは初期化時にメモリページＭＰを複数に分けてそれぞれに番号を設定し、ソフトウエアからディスプレイ命令を受信すれば既定の順序により自動的にディスプレイされた映像を貯蔵する。メモリページＭＰは３つ（０，１，２）に決められるが、並列処理や応用によりさらに増えることがある。
【００３４】
図１２の（ａ）ないし（ｃ）は本発明において提案された後処理タイミング図である。
図１２を参照すれば、（ａ）はハードウエアから発せられる垂直同期信号Ｖ＿ｓｙｎｃまたはフレーム同期信号のタイミング図であり、垂直同期信号Ｖ＿ｓｙｎｃによりメモリページＭＰが「２→０→１→２→０．．．」の順にアップデートされる。メモリページＭＰはＬＣＤにてディスプレイを始めて終えるまで１垂直同期信号Ｖ＿ｓｙｎｃ間のディスプレイ中のピンポンメモリ領域である。この時、ハードウエアはメモリ制御のためにソフトウエアに対してスレーブで動作し、イメージがディスプレイされるかどうかをレジスタにより確認する。
【００３５】
（ｂ）はソフトウエアから生じるディスプレイ制御タイミング図であり、ソフトウエアでは（ａ）のようにディスプレイ中のメモリページＭＰを読んでからディスプレイ命令を与える。ソフトウエアカウントｓｗ＿ｃｎｔはデコーディングする領域のメモリページＭＰを表すが、これは垂直同期信号Ｖ＿ｓｙｎｃによりディスプレイ中のハードウエアのメモリページＭＰを読んでから「０→１→２→０．．．」の順に増える。もし、ディスプレイ命令が入らない場合に最後に表示したメモリページＭＰをそのまま保持する。その実施形態を（ｂ）のタイミング図で説明すれば、ディスプレイ中の「０」番目のメモリページＭＰを読んでからそのページが「１」ではないことを確認し、「２」番目のメモリページＭＰをデコーディングする（ｓｗ＿ｃｎｔ＝２）。引き続き、ディスプレイ中の「１」番目のメモリページＭＰを読んでからそのページが「２」ではないことを確認し、「０」番目のメモリページＭＰをデコーディングする（ｓｗ＿ｃｎｔ＝０）。引き続き、ソフトウエアがディスプレイ中のメモリページＭＰを読んだところ、まだ「１」番目のメモリページＭＰならば、「２」番目のメモリページＭＰになるまで待つ（ｓｗ＿ｃｎｔ＝１）。引き続き、ソフトウエアがディスプレイ中の「２」番目のメモリページＭＰを読んだところそのページが「１」でないことを確認し、「１」番目のメモリページＭＰをデコーディングする（ｓｗ＿ｃｎｔ＝１）。
【００３６】
（ｃ）はソフトウエアのデコーディングタイミング図である。
ソフトウエアはソフトウエアカウントｓｗ＿ｃｎｔに該当するメモリページＭＰをデコーディングすべく制御する。すなわち、ソフトウエアはディスプレイ中のメモリページＭＰとデコーディングされるメモリページＭＰと同じであると判断する場合、デコーディングをせずに待機し、そうでなければ該当メモリページをデコーディング（ｆｒ．０，ｆｒ．１，ｆｒ．２  ｄｅｃｏｄｉｎｇ）する。
【００３７】
図１３は本発明による後処理方法を示すフローチャートであり、図１１のメモリの構造図と図１２のタイミング図とを参照して説明する。
まず、システムのハードウエアを初期化した（１３１０過程）後でデコーディングを始める（１３２０過程）。
引き続き、ソフトウエアがディスプレイ中のメモリページＭＰを読む（１３３０過程）。
引き続き、ソフトウエアはディスプレイ中のメモリページＭＰ値と増えたソフトウエアのカウントｓｗ＿ｃｎｔ＋１とを比較する（１３４０、１３５０過程）。
【００３８】
この時、ソフトウエアはメモリページＭＰと増えたソフトウエアカウントｓｗ＿ｃｎｔ＋１とが同じならば、ディスプレイ中のメモリページＭＰが増えるまでデコーディングせずに待つ（１３６０過程）。
また、メモリページＭＰと増えたソフトウエアカウントｓｗ＿ｃｎｔ＋１とが同じではなければ、ソフトウエアカウントｓｗ＿ｃｎｔを「１」増やし（１３７２過程）、そのカウントｓｗ＿ｃｎｔに該当するメモリページＭＰをデコーディングする（１３７４過程）
【００３９】
引き続き、ソフトウエアカウントｓｗ＿ｃｎｔに該当するメモリページＭＰをディスプレイするときになれば、該当メモリページＭＰをディスプレイする（１３７６過程）。この時、メモリページＭＰのデータは１同期信号内に少なくとも２回以上のディスプレイ要請がある時にディスプレイされる。
引き続き、デコーディングが完了しているかを判断し（１３８０過程）、デコーディングが完了すれば後処理過程を終了し、そうでなければ再びソフトウエアがハードウエアのメモリページＭＰを読んで前記後処理過程を行う。
【００４０】
図１４はメモリを制御するタイミング図である。
メインメモリＳＤＲＡＭとのデコーディングのための制御はＮ個のフレームメモリを利用する。結局、バスから読まれたデータは後処理のためにＮ個のメモリのある領域に貯蔵される。ソフトウエアはデコーディングされたビデオデータを貯蔵するメモリ領域を選択する。中央演算処理部１０６０は現在のハードウエアでディスプレイするためにリード中のメモリ状態をモニターする。ソフトウエアがハードウエアでディスプレイ中のメモリ領域にデータをアップデートする場合にイメージ分割現象が現れる。
【００４１】
後処理作業も前処理作業と同様に垂直同期信号により行われる。ソフトウエアはタイミング情報がないのでデコーディングが完了した瞬間にメモリにデータを貯蔵しようとする時にＮ個のメモリ領域を選択する。この時、ソフトウエアはレジスタデータの状態レジスタを読んでメモリ領域を決定し、ディスプレイするメモリ領域情報もレジスタデータを介してハードウエアに伝える。この時、使われるレジスタデータは状態レジスタのうちから所定のビットのいくつかを使用する。これはハードウエアにて実際にディスプレイしているデータの領域を数字で表現して中央演算処理部１０６０に伝えるのである。この時、数字はブーティング後にＮフレームの初期開始アドレスで設定された後、次のアップデートが生じなければ続けて有効である。この時、中央演算処理部１０６０はレジスタを介してその開始アドレスを垂直同期単位で生じる。そして、レジスタデータにおけるＹ１開始アドレス、Ｙ２開始アドレス、Ｙ３開始アドレスが図１１のメモリ領域にて０，１，２にマッピングされる。
【００４２】
図１４に表したように、中央演算処理部１０６０は状態レジスタの２ビットを利用してソフトウエアカウントｓｗ＿ｃｎｔとハードウエアカウントｈｗ＿ｃｎｔとに該当する２つのカウントを動作させる。デコーディングが完了すればソフトウエアはハードウエアカウントｈｗ＿ｃｎｔをリードする。この時、ソフトウエアカウントｓｗ＿ｃｎｔはハードウエアカウントｈｗ＿ｃｎｔで使用していない数字を順にハードウエアに伝える。そして、ハードウエアでは数字をリニアに増やしてソフトウエアに伝える。ハードウエアではソフトウエアからカウントされた値を受信できなければ、以前のアドレスでデータをリードしてイメージのホールディング現象を起こす。余裕バッファを一つさらに追加すればソフトウエアは１つの垂直同期区間に２フレームまでデコーディングを許容できる。初めにはソフトウエアカウントｓｗ＿ｃｎｔとハードウエアカウントｈｗ＿ｃｎｔ値の差は２に保持される。この時、１垂直同期区間に２フレームがデコーディングされれば、２つのカウント値の差は１と小さくなる。
【００４３】
本発明ではＮb個のバッファ用メモリページＭＰを有すことができるが、バッファ用メモリページＭＰが１つ増えるごとに（１＋Ｎｂ）デコーディング時に要する時間が１フレームずつディレイされる。しかし、図１２の（ｂ）にて初めにメモリページＭＰが増えるまで待つ場合（ｓｗ＿ｃｎｔ＝１）、１垂直同期信号Ｖ＿ｓｙｎｃが発せられる時に１フレームのバッファが生じるのでデコーディング作業の待機時間が短縮される。もし、１垂直同期信号Ｖ＿ｓｙｎｃ内に（１＋Ｎｂ）個のメモリページＭＰを超過するディスプレイ要請が生じれば、ソフトウエアは要請のない垂直同期信号Ｖ＿ｓｙｎｃが発するまで待つ。例えば、Ｎb個の余裕バッファが生じれば、総（Ｎb＋３）個のメモリページＭＰが生じる。この時、Ｎbはあらかじめデコーダとディスプレイ装置間で互いに約束されていなければならない。図１１に示されたメモリページＭＰは３つを備えるが、このメモリページＭＰの数はバッファ数によりさらに増えることがある。
【００４４】
デコーダの面からすると、１垂直同期信号Ｖ＿ｓｙｎｃ内に最大（１＋Ｎb）個のメモリページＭＰに対するディスプレイ要請ができるが、もしＮb個のバッファ用メモリページＭＰがフル状態ならば、１垂直同期信号Ｖ＿ｓｙｎｃに１つのディスプレイ要請だけできる。もしデコーダは要求されるディスプレイ作業を直ちに駆動部に要請できないならば要請可能な状態になるまでデコーディング作業を遅らせる。参照される全てのディスプレイ用駆動部の状態はハードウエアのメモリページＭＰを見て判別する。
【００４５】
【発明の効果】
前述のように本発明によれば、従来のポーリングやインタラプト方式のように待機またはインタラプトなしに動作するので、速くて安定している。また、ビデオインコーダの要請によりいつもキャプチャされた画面を提供するので、目に疲労感が感じられない。また、キャプチャと関連した大部分の情報を初期化時にあらかじめ設定した後でキャプチャ命令だけ与えるので、制御を簡単に行える。
【００４６】
そして、常にビデオデコーダの要請によりディスプレイされた画面が提供されて最小のメモリで失われる画面がほとんど無いので、画面を自然に視聴できる。また、大部分のディスプレイと関連した大部分の情報を初期化時にあらかじめ設定した後でディスプレイ命令だけ与えるので、制御を簡単に行い、実験的に１つのバッファ用メモリページでデコーディングプロセシングのディレイなしに最大３０枚／秒でディスプレイが可能である。
【図面の簡単な説明】
【図１】  （ａ）及び（ｂ）は一般的にビデオのキャプチャ／ディスプレイのためのポーリング方式を説明するためのタイミング図である。
【図２】  （ａ）ないし（ｃ）は一般的にビデオのキャプチャ／ディスプレイのためのインタラプト方式を説明するためのタイミング図である。
【図３】  本発明による前処理システムの一実施形態を示すブロック図である。
【図４】  キャプチャ順序によるメモリの構造図である。
【図５】  （ａ）ないし（ｃ）は本発明にて提案された前処理タイミング図である。
【図６】  本発明による前処理方法を示すフローチャートである。
【図７】  入力されるＹ，Ｕ，Ｖデータのタイミング図である。
【図８】  フレーム単位に入力されるビデオデータのタイミング図である。
【図９】  図４に示されたメモリを制御するタイミング図である。
【図１０】  本発明による後処理システムの一実施形態を示すブロック図である。
【図１１】  ディスプレイによるメモリの構造図である。
【図１２】  （ａ）ないし（ｃ）は本発明にて提案された後処理タイミング図である。
【図１３】  本発明による後処理方法を示すフローチャートである。
【図１４】  図１１のメモリを制御するタイミング図である。
【符号の説明】
３１０    中央演算処理部
３２０    システム制御部
３３０    ファイル制御部
３４０    バッファ制御部
３５０    カメラ
３６０    プリプロセッサ
３７０    第１バッファ
３８０    第２バッファ
３９０    第３バッファ
【図１】
0003950003.tif 000002
【図２】
0003950003.tif 000003
【図３】
0003950003.tif 000004
【図４】
0003950003.tif 000005
【図５】
0003950003.tif 000006
【図６】
0003950003.tif 000007
【図７】
0003950003.tif 000008
【図８】
0003950003.tif 000009
【図９】
0003950003.tif 000010
【図１０】
0003950003.tif 000011
【図１１】
0003950003.tif 000012
【図１２】
0003950003.tif 000013
【図１３】
0003950003.tif 000014
【図１４】
0003950003.tif 000015