(57)【特許請求の範囲】
【請求項１】
飛び越し走査方式の入力映像信号の種類を判別する映像信号判別回路と、前記入力映像信号をテレシネ映像信号に適した処理で順次走査方式の映像信号に変換するテレシネ走査変換回路と、前記入力映像信号をテレシネ映像信号以外に適した処理で順次走査方式の映像信号に変換する走査変換回路と、前記映像信号判別回路の判別結果に応じて前記テレシネ走査変換回路の出力と前記走査変換回路の出力とを選択して出力する第１のセレクタとを備え、前記映像信号判別回路は、前記入力映像信号がテレシネ信号であるか否かを示す判別信号とテレシネパターン番号とを出力するテレシネ検出回路と、前記テレシネパターン番号に応じて前記入力映像信号のフィールド間での一致度合いに関連したＦｌａｇを出力するフィールド間差分検出回路と、前記判別信号と前記Ｆｌａｇを論理積して前記映像信号判別回路の出力を得る第１のＡＮＤ回路とを備え、前記テレシネ走査変換回路は前記テレシネパターン番号に応じて前記入力映像信号を順次走査方式の映像信号に変換し、前記フィールド間差分検出回路は、前記テレシネパターン番号に応じて所定の隣接フィールド間で画素値の差分を検出する画素差分演算回路と、前記差分と第１の閾値との大小関係を出力する第１の比較器と、前記第１の比較器の出力を累積してその累積値を出力する累積加算回路と、前記累積値と第２の閾値との大小関係に応じて前記Ｆｌａｇを出力する第２の比較器とを備え、前記フィールド間差分検出回路は閾値制御回路を更に備え、前記閾値制御回路は前記累積加算回路のフィールド毎の出力において前記テレシネパターン番号の１周期内で最も大きい値を除いた値の大きさに応じて前記第２の閾値を制御することを特徴とする走査変換装置。
【請求項２】
前記映像信号判別回路は濾波器を更に備え、前記濾波器は前記入力映像信号を濾波器し、前記テレシネ検出回路と前記フィールド間差分検出回路の少なくも何れか一方は前記濾波器の出力を入力することを特徴とする請求項１記載の走査変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号の走査変換装置及び走査変換方法に関するものであり、特に、映画を映像信号に変換したテレシネ映像信号とそれ以外の映像信号とが混在する場合での走査変換装置に関する。
【０００２】
【従来の技術】
近年、テレビジョンシステムでは大型化や高画質化が進み、現行放送の飛び越し走査映像信号を順次走査映像信号に変換して表示する走査変換の開発が行われている。
【０００３】
この走査変換の方法としては、以下に示す従来技術がある。入力された映像信号とその前後のフィ−ルド又はフレ−ムとを比較して、動画領域と、静止画領域と、両者の中間の状態である中間領域の何れであるかが検出され、これら３種の領域に分類される。静止画領域では、入力されている映像信号とその前後フィ−ルドの映像信号を、奇数水平走査線と偶数水平走査線として合成することで走査線補間が行われ、順次走査の映像信号に変換される。動画領域では、入力されている映像信号とその上下の水平走査線の映像信号を用いて補間すべき水平走査線の映像信号が作成される。中間領域では、動きの度合いに応じて、前後フィ−ルド、前後フレ−ム、上下水平走査線の映像信号を用いて走査線補間が行われる。上述の手法は、動き検出型走査変換と呼ばれている。（例えば、特開２０００−２９５５８１号公報）。
【０００４】
図１２は、映画とテレシネ映像信号と走査変換後の映像信号との関係を示している。一般に、映画１２０１は１秒当たり２４駒で構成されている。１秒当たりのフレーム数が３０である映像信号方式を仮定すると、映像信号での１秒当たりのフレーム数と映画１２０１での１秒当たりの駒数は一致しない。そこで、映画１２０１は従来の映像信号と見かけ上同じ構造の飛び越し走査映像信号に変換される。このようにして映画１２０１が映像信号に変換されたものは、テレシネ映像信号１２０３と呼ばれる。
【０００５】
映画１２０１の夫々の駒１２０７、１２０８、１２０９は、通常の映像信号と同様に、奇数水平走査線のフィールド（以降、第１ＴＶフィールドと記載する）と偶数水平走査線（以降、第１ＴＶフィールドと記載する）のフィールドに変換されてテレシネ映像信号１２０３になる。ところが、駒１２０７から作成された２つのフィールドと駒１２０８から作成された２つのフィールドの間に駒１２０７から作成されたフィ−ルド１２１０が再度挿入される。又、駒１２０９から作成された２つのフィールドの後に駒１２０９から作成されたフィ−ルドが再度挿入される。この再度挿入されるフィールドは繰り返しフィールドと呼ばれる。このような変換が繰り返されて、テレシネ映像信号１２０３が作成される。こうすることで、映画１２０１の４駒分がテレシネ映像信号１２０３の５フレ−ム分となる。
【０００６】
こうして、毎秒２４駒の映画１２０１は毎秒３０フレームの飛び越し走査方式であるテレシネ映像信号１２０３になる。テレシネ映像信号１２０３は、５フィ−ルド毎に同じフィ−ルドが繰り返される繰返しフィ−ルドが存在する。この様なテレシネ映像信号の生成方法は、２−３プルダウンと呼ばれる。
【０００７】
テレシネ映像信号１２０３に特有の５フィ−ルド周期のパタ−ンはテレシネパタ−ンと呼ばれる。テレシネパタ−ンは、フィ−ルド毎に時間順にＰ１〜Ｐ５のテレシネパターン番号１２０２で表される。また、上述の繰返しフィ−ルドのテレシネパターン番号はＰ１と定義され、以降順次Ｐ２からＰ５が付与され、Ｐ１からＰ５の順に繰り返される。
【０００８】
次に、テレシネ映像信号１２０３を順次走査映像信号に変換する走査変換方法の従来例を記述する。
【０００９】
テレシネ映像信号１２０３は、テレシネパタ−ン番号１２０２に応じて以下の処理が行われて、走査変換が実行される。
【００１０】
１フィールド前のテレシネ映像信号１２０４は、テレシネ映像信号１２０３が１フィールド遅延したものである。２フィールド前のテレシネ映像信号１２０５は、テレシネ映像信号１２０３が２フィールド遅延したものである。
【００１１】
テレシネパターン番号１２０２のＰ１に対しては、テレシネ映像信号１２０３のフィールド１２１０と１フィールド前テレシネ映像信号１２０４のフィールド１２１１が使用される。フィールド１２１０とフィールド１２１１は、映画１２０１の同一駒１２０７から出来ている信号なので、この２つのフィールドを合成して順次走査映像信号１２０６のフレーム１２２０が形成される。同様にして、Ｐ３ではフィールド１２１４とフィールド１２１５が使用されてフレーム１２２２が、Ｐ５ではフィールド１２１８とフィールド１２１９が使用されてフレーム１２２４が、夫々作成される。又、テレシネパターン番号１２０２のＰ２に対しては、１フィールド前テレシネ映像信号１２０４のフィールド１２１２と２フィールド前テレシネ映像信号１２０５のフィールド１２１３が使用される。フィールド１２１２とフィールド１２１３は、映画１２０１の同一駒１２０８から出来ている信号なので、この２つのフィールドを合成して順次走査映像信号１２０６のフレーム１２２１が形成される。同様にして、Ｐ４ではフィールド１２１６とフィールド１２１７が使用されてフレーム１２２３が作成される。
【００１２】
【発明が解決しようとする課題】
上記のテレシネ映像信号に対する走査変換は、フィ−ルド毎に動きのある一般の映像信号に適応されると、全く違った映像同士が組み合わせられて１フレ−ムを構成する可能性があるため、２重像などが見えてしまい画像劣化の原因となる。
【００１３】
また、１つのテレシネ映像信号に続いて別のテレシネ映像信号が入力された場合には、当初のテレシネ映像信号のテレシネパタ−ン番号に基づいた走査変換処理が後続する別のテレシネ映像信号になされる。
【００１４】
その結果、画像劣化が発生する。
【００１５】
図１３は、上述の状況で画像劣化が発生する場合を示している。
【００１６】
図１３で、映画１３０１、テレシネパターン番号１３０２、テレシネ映像信号１３０３、１フィールド前テレシネ映像信号１３０４、２フィールド前テレシネ映像信号１３０５、順次走査映像信号１３０６、フィールド１３１０から１３１９、フレーム１３２０から１３２３は、図１２の映画１２０１、テレシネパターン番号１２０２、テレシネ映像信号１２０３、１フィールド前テレシネ映像信号１２０４、２フィールド前テレシネ映像信号１２０５、順次走査映像信号１２０６、フィールド１２１０から１２１９、フレーム１２２０から１２２３に夫々に対応するものであり、個々の詳細な説明は省略する。テレシネ映像信号１３０３が入力されて、これが順次走査に変換される。テレシネ映像信号１３０３は第１のテレシネ映像信号１３３１と第２のテレシネ映像信号１３３２が時刻１３３０で切り替わって繋がったものである。図１２の説明で記載した様に、テレシネパターン番号１３０２に基いて順次走査への変換が実行されるので、順次走査映像信号１３０６のフレーム１３２３までは正常な映像である。フレーム１３２４は、この時刻１３３３でのテレシネパターン番号１３０２はＰ５なので、フィールド１３１８とフィールド１３１９を基にして生成される。しかし、時刻１３３０以降では、第２のテレシネ映像信号１３３２の繰り返しフィールド１３４０はテレシネ番号Ｐ４のタイミングで出現している。フィールド１３１８は映画１３０１の駒１３０９から作成されたフィールドであり、フィールド１３１９は映画１３０１の駒１３０８から作成されたフィールドである。その為に、生成されたフレーム１３２４は、映画１３０１の異なった駒を合成した映像になる。これが画像劣化の原因となる。
【００１７】
【課題を解決するための手段】
走査変換装置は、飛び越し走査方式の入力映像信号の種類を判別する映像信号判別回路と、入力映像信号をテレシネ映像信号に適した処理で順次走査方式の映像信号に変換するテレシネ走査変換回路と、入力映像信号をテレシネ映像信号以外に適した処理で順次走査方式の映像信号に変換する走査変換回路と、映像信号判別回路の判別結果に応じてテレシネ走査変換回路の出力と走査変換回路の出力とを選択して出力するセレクタとを備える。
【００１８】
【発明の実施の形態】
上述の従来の走査変換では、第１のテレシネ映像信号に続いてそれとは異なる第２のテレシネ映像信号が入力され、且つこの第２のテレシネ映像信号は第１のテレシネ映像信号のテレシネパタ−ン番号と異なっている場合に、生成された順次走査映像信号に画質劣化が伴う。
【００１９】
また、上述の従来の走査変換がフィ−ルド毎に動きのある一般の映像信号に適応されると、全く違った映像同士が組み合わせられて順次走査映像信号のフレ−ムが構成される可能性があるため、画像劣化の原因となる。
【００２０】
従って、テレシネ映像信号とそれ以外の一般映像信号が切り替わる場合、またはテレシネ映像信号のテレシネパタ−ンが変化する場合でも画質劣化を伴わない走査変換を精度良く実行することが必要である。
【００２１】
本発明は、テレシネ映像信号とそれ以外の一般映像信号が切り替わる場合やテレシネ映像信号のテレシネパタ−ンが変化する場合でも、画質劣化を伴わない走査変換を精度良く実行する走査変換装置を提供する。
【００２２】
（実施の形態１）
図１は本発明の実施の形態１における走査変換装置のブロック図である。図１において、映像信号入力端子１０８を介して映像信号が入力される。入力された映像信号は、飛び越し走査方式の形態をした映像信号であり、走査変換回路１０２とテレシネ検出回路１０５とフィールド間差分検出回路１０６に供給される。テレシネ検出回路１０５とフィールド間差分検出回路１０６と第１のＡＮＤ回路１０７とが映像信号判別回路１０３を構成している。
【００２３】
走査変換回路１０２は、入力された映像信号とその前後のフィ−ルド、又はフレ−ムとを比較して、動画領域、静止画領域、動画と静止画の中間領域のどれであるのかを検出し、静止画領域ではその前後フィ−ルドの情報を用いて走査線補間を実施し、動画領域では上下の走査線の情報を用いて走査線補間を実施する。動画と静止画の中間領域ではその割合に応じて前後フィ−ルド、前後フレ−ム、上下走査線の情報を用いて走査線補間を実施する。この様にして、走査変換回路１０２は所謂動き検出型走査変換を実行する。
【００２４】
テレシネ検出回路１０５は、入力されている映像信号とその１フレ−ム前の信号とを比較して繰返しフィ−ルドを検出する。また、テレシネ検出回路１０５は、５フィ−ルドに一度入力される繰返しフィ−ルドのテレシネパターン番号をＰ１とし、順にＰ１からＰ５のテレシネパタ−ン番号を該当する映像と共に出力する。繰り返しフィ−ルドが５フィ−ルドに一度存在すれば、入力されている映像信号はテレシネ映像信号であると判断し判別信号として１を出力し、そうでなければ０を出力する。
【００２５】
テレシネ走査変換回路１０１は、テレシネ検出回路１０５から出力されるテレシネパタ−ン番号がＰ１、Ｐ３、Ｐ５であれば入力された映像信号にその１フィ−ルド前の映像信号を走査線間内挿して順次走査映像信号を生成する。また、テレシネパタ−ン番号がＰ２、Ｐ４であれば、入力された映像信号の１フィ−ルド前の映像信号に２フィ−ルド前の映像信号を走査線間内挿して順次走査映像信号を生成する。
【００２６】
フィ−ルド間差分検出回路１０６は、入力されている映像信号と、テレシネ検出回路１０５から出力される判別信号とテレシネパタ−ン番号を受け取る。判別信号として、テレシネ映像信号であることを意味する１が入力されている場合は、テレシネパタ−ン番号に応じて以下の様に処理が実行される。テレシネパタ−ン番号がＰ１、Ｐ３、Ｐ５の時は、フィ−ルド間差分検出回路１０６は入力映像信号と１フィ−ルド前の映像信号との間でフィ−ルド差分をとる。パタ−ン番号がＰ２、Ｐ４の時は、フィ−ルド間差分検出回路１０６は入力信号から１フィ−ルド前の信号と２フィ−ルド前の信号の間でフィ−ルド差分をとる。これらの差分が少なければ、フィ−ルド差分検出回路１０６は、その２フィ−ルドは映画の１つの駒で生成されたフレ−ムからなる映像信号であると判断しＦｌａｇとして１を出力する。また、差分が大きければ、フィ−ルド間差分検出回路１０６は、その２フィ−ルドは映画の１つの駒で生成されたフレ−ムではないと判断しＦｌａｇとして０を出力する。
【００２７】
入力されている映像信号がテレシネ映像信号であるならば、上記テレシネパタ−ン番号Ｐ１、Ｐ３、Ｐ５とＰ２、Ｐ４で比較した２フィ−ルドは元々映画の同じ駒から生成された映像信号の筈である。しかし、その差分が大きいということはテレシネ検出回路１０５から出力されるテレシネパタ−ン番号が現在入力されている映像信号のテレシネパタ−ンと一致していないということになる。従って、そのテレシネパタ−ン番号に制御されて走査変換を行っているテレシネ走査変換回路１０１は適切ではない走査変換をしていることになる。
【００２８】
そこで、フィ−ルド間差分検出回路１０６からのＦｌａｇと、テレシネ検出回路１０５の判別信号が共に１であれば、入力された映像信号はテレシネ映像信号であり、且つそのテレシネパタ−ン番号と入力映像信号のテレシネパタ−ンが適合しているとして、第１のＡＮＤ回路１０７は１を出力する。それ以外では、第１のＡＮＤ回路１０７は０を出力する。第１のセレクタ１０４は、第１のＡＮＤ回路１０７から１が出力された時のみテレシネ走査変換回路１０１からの順次映像信号を出力し、それ以外は走査変換回路１０２からの順次映像信号を出力する。
【００２９】
これによって、テレシネ検出回路１０５から出力されるテレシネパタ−ン番号が誤っていて、そのテレシネパターン番号が映像信号のテレシネパタ−ンに適合できていない場合でもその誤りを検出することができ、走査変換方式を精度高く選択することができる。
【００３０】
（実施の形態２）
図２は本発明の実施の形態１における図１のフィ−ルド間差分検出回路１０６の詳細を示すブロック図である。
【００３１】
尚、実施の形態１において説明した事項であって本実施の形態２において改めて説明しない事項については、そのまま本実施の形態２にも該当するものとし、詳しい説明は省略する。
【００３２】
図２において、フィールド間差分検出回路１０６は、画素間差分演算回路２０１、第１のレジスタ２０２、第１の比較器２０３、累積加算回路２０４、第２のレジスタ２０５、第２の比較器２０６で構成される。
【００３３】
画素間差分演算回路２０１は映画での同一駒から生成されたであろう１フレ−ムの２フィ−ルドで同じ位置にある画素同士の輝度信号レベルの差分を取る。同じ位置にある画素同士と言うのは、垂直同期信号から数えて同じ水平走査線数目で、水平同期信号から数えて同じ画素数目の画素のことである。
【００３４】
第１のレジスタ２０２は、画素間差分演算回路２０１の出力結果である輝度レベルの画素差分値と比較するための第１の閾値を収納している。第１の比較器２０３は、画素間差分演算回路２０１の出力結果である輝度レベルの画素差分値と第１の閾値とを比較し、画素間差分演算回路２０１の出力が第１の閾値よりも大きかったら１を出力し、それ以外は０を出力する。
【００３５】
累積加算回路２０４は、第１の比較器２０３の出力を１フィ−ルド分累積加算する。第２のレジスタ２０５は、累積加算回路２０４の出力結果と比較するための第２の閾値を収納している。第２の比較器２０６は累積加算回路２０４の出力と第２の閾値を比較し、累積加算回路２０４の出力が第２の閾値以上であれば０を出力し、そうでない場合は１を出力する。
【００３６】
図５、図６、図７を用いて実施の形態２を更に説明する。
【００３７】
画素間差分演算回路２０１には、映像信号とテレシネ検出回路１０５から出力されるテレシネパタ−ン番号が入力される。テレシネパタ−ン番号がＰ１、Ｐ３、Ｐ５の場合は入力されている映像信号とその１フィ−ルド前の映像信号を用いて以下の処理が行われ、Ｐ２、Ｐ４の場合は入力されている映像信号より１フィ−ルド前の映像信号と２フィ−ルド前の映像信号を用いて以下の処理が行われる。
【００３８】
図５において、フィールド５０１はＭ番目のフィールドを示し、フィールド５０２は（Ｍ−１）番目のフィールド、即ちフィールド５０１の１つ前のフィールドを示している。テレシネ検出回路１０５から出力されるテレシネパタ−ン番号がＰ１、Ｐ３、Ｐ５の時は、フィールド５０１は入力されている映像信号であり、フィールド５０２は入力されている映像信号の１フィールド前の映像信号である。テレシネパタ−ン番号がＰ２、Ｐ４の時は、フィールド５０１は入力されている映像信号の１フィールド前の映像信号であり、フィールド５０２は入力されている映像信号の２フィールド前の映像信号である。フィールド５０１で、垂直同期信号から数えてｙ本目の水平走査線上で、水平同期信号から数えてｘ個目の画素である画素Ａの値はＡ（ｘ、ｙ）と表現される。フィールド５０２で、垂直同期信号から数えてｙ本目の水平走査線上で、水平同期信号から数えてｘ個目の画素である画素Ｂの値はＢ（ｘ、ｙ）と表現される。画素間差分演算回路２０１は、Ａ（ｘ、ｙ）とＢ（ｘ、ｙ）との輝度レベルの差を求めて出力する。尚、映像のブランキング期間では、この演算を行わない。
【００３９】
図７は、画素間差分演算回路２０１で差分を算出する画素の位置関係を示す。上述の如く、テレシネ映像信号のテレシネパタ−ン番号がＰ１、Ｐ３、Ｐ５では、入力される映像信号のフィ−ルド（フィ−ルド５０１）とその１フィ−ルド前の映像信号（フィ−ルド５０２）が使用され、Ｐ２、Ｐ４では入力されている映像信号に対して１フィ−ルド前の信号（フィ−ルド５０１）と２フィ−ルド前の映像信号（フィ−ルド５０２）が使用される。図７は、フィールド５０１が第１ＴＶフィールド、フィールド５０２が第２ＴＶフィールドであった場合を示している。画素７０１と画素７０３はフィールド５０１の水平走査線上の画素であり、画素７０２と画素７０４はフィールド５０２の水平走査線上の画素である。ここで示された両フィールドは、映画の同一駒で生成された同一フレームにあたる。白丸で示された各画素は図５のＡ（ｘ、ｙ）、斜線を施した丸で示された各画素は図５のＢ（ｘ、ｙ）に相当する。
【００４０】
図６は、図２における画素間差分演算回路２０１、第１のレジスタ２０２、第１の比較器２０３の動作を示すフロー図である。ステップ６０１で処理が開始（Ｓｔａｒｔ）され、ステップ６０２でＡ（ｘ、ｙ）とＢ（ｘ、ｙ）を用いて演算が実施される。Ｃ(ｘ、ｙ)はＡ（ｘ、ｙ）からＢ（ｘ、ｙ）を減算した値である。Ｃ(ｘ、ｙ)は画素間差分演算回路２０１から出力される演算結果である。次に、ステップ６０３で、Ｃ(ｘ、ｙ)と第１のレジスタ２０２に収納されている第１の閾値Ｖとの大小関係が判定される。Ｃ(ｘ、ｙ）と第１の閾値Ｖとの比較が行われ、Ｃ(ｘ、ｙ）が第１の閾値Ｖ以上であれば、ステップ６０５に移り、両フィ−ルドの映像内容には相違があるという意味で１が出される。またＣ(ｘ、ｙ）が第１の閾値Ｖ未満であれば、ステップ６０４に移り、両フィ−ルド間の映像内容には相違が無いという意味で０が出力される。
【００４１】
累積加算回路２０４は、第１の比較器２０３からの出力結果を映像の有効期間内、つまりブランキング期間以外について累積加算して出力する。第２のレジスタ２０５は累積加算回路２０４の出力結果と比較される第２の閾値を格納している。第２の比較器２０６は累積加算回路２０４の出力結果が第２の閾値以上であれば０を出力し、累積加算回路２０４の出力結果が第２の閾値未満であれば１を出力する。それがフィ−ルド間差分検出回路１０６の出力であるＦｌａｇとなる。このようにしてフィ−ルド間での差分検出を画素毎に行うことで、フィ−ルド間差分検出回路１０６は高精細な映像信号に対しても精度の高い検出を行うことができる。ノイズなどの不特定要素が付加された映像信号についても、画素間差分演算回路２０１の出力結果を第１の閾値と比較して画素間差分があるか否かの検出結果を出力することで、不特定要素の影響を受けにくい検出結果が得られる。
【００４２】
以上の説明では、累積加算回路２０４はブランキング期間以外の全ての画素で演算される場合を記載している。
【００４３】
しかしながら、映像信号には人為的な映像が重畳されている場合がある。例えば、字幕スーパーや時刻表示等が重畳される場合である。これらの信号が重畳されている部分は、その他の部分と異なった性質の映像である。映像判別回路１０３がこの重畳された部分も含めて映像判別を実施すると、映像判別に誤動作が発生する可能性がある。本発明はこのような弊害を避けるために、累積加算回路２０４は画面全体ではなく、画面の端部などを除いた特定の領域に限定して演算実行する様に構成することも可能である。こうすることで、更に信頼性の高い映像信号判別が実現でき、画質劣化の発生可能性を更に低減する走査変換装置が実現できる。
【００４４】
（実施の形態３）
次に、図３は実施の形態３における映像変換装置を示すブロック図である。同図において、閾値制御回路３０１以外は図２と同じである。
【００４５】
図２での第２のレジスタ２０５に収納されている第２の閾値は固定値である。しかし、図３では、第２のレジスタ２０５に収納されている第２の閾値は閾値制御回路３０１によって制御されている。
【００４６】
アニメのように平坦な画像の領域が多い映像信号を例に挙げる。平坦な画像の領域が多く含まれる映像信号では、画素間差分演算回路２０１で算出される画素差分値が小さい領域が多く存在する。その結果、累積加算回路２０４で1フィールド分の差分和をとっても、その和が小さく、テレシネ映像信号の編集点等が存在しても検出できない場合が起こり得る。
【００４７】
このような誤動作を防止する為に、閾値制御回路３０１は累積加算回路２０４から出力される差分和を監視する。例えば、閾値制御回路３０１は累積加算回路２０４から出力される差分和の５フィールドの中から一番大きい値を除いた４フィールド分の差分和の平均を算出する。この平均値に応じて第２のレジスタ２０５に収納されている第２の閾値を増減させる。例えば、この平均値が小さい場合は第２の閾値を小さくし、その第２の閾値が比較器２０６に供給される。
【００４８】
上記の５フィールドの中で差分和の一番大きい値を除くのは、差分和の一番大きなフィールドがテレシネ映像信号の編集点である可能性が高いためである。
【００４９】
このように構成することで、画素間差分演算回路２０１から出力される差分が小さいテレシネ映像信号でもその編集点を的確に検出できる。その結果、画質劣化の発生を押さえた走査変換装置が実現される。
【００５０】
（実施の形態４）
次に、図４は実施の形態４における走査変換装置を示すブロック図である。同図において、濾波回路４０１以外は図２と同じである。従って、濾波回路４０１以外の詳細な説明は省略する。
【００５１】
図４において、映像信号入力端子１０８に印加された映像信号は、濾波器４０１と走査変換回路１０２に供給される。濾波器４０１は、入力された映像信号に所定特性の濾波を施す。濾波器４０１は、入力映像信号に含まれる雑音等の不要な成分による誤動作を回避する為や、搬送色信号成分による誤動作を回避する為に使用される。入力信号に含まれる雑音等の不要な成分を除去する目的であれば、濾波器４０１は例えば低域通過型の濾波器である。搬送色信号成分を除去する目的であれば、濾波器４０１は例えば帯域抑圧型の濾波器である。
【００５２】
こうすることで、テレシネ検出回路１０５やフィールド間差分検出回路１０６での誤動作を軽減できる。その結果、走査変換の品質や信頼性が向上する。
【００５３】
（実施の形態５）
発明の実施の形態５について図７、８、９を用いて説明する。尚、前述の各実施の形態において説明した事項であって実施の形態５において改めて説明しない事項についてはそのまま実施の形態５にも該当するものとし、詳しい説明は省略する。
【００５４】
実施の形態５は画素間差分の演算方法に関するもので、実施の形態２における画素間差分演算回路２０１と異なる動作による画素間差分算出方法を行なう。
【００５５】
図７では、Ａ（ｘ、ｙ）とＢ（ｘ、ｙ）はそれぞれ垂直同期信号からの水平走査線数が同じで、水平同期信号からの画素数も同じものである。しかし、これらは映画の同一駒から作成されていたとしても全く同じ位置の画素ではなく、順次走査映像信号上で水平走査線間隔に相当する差がある。
【００５６】
そこで実施の形態５では、図８に示す方法で差分を取る画素を生成する。尚、図８は図７と同様に、フィールド５０１が第１ＴＶフィールド、フィールド５０２が第２ＴＶフィールドであった場合を示している。また、画素７０１と画素７０３はフィールド５０１の水平走査線上の画素であり、画素７０２と画素７０４はフィールド５０２の水平走査線上の画素である。
【００５７】
まずＡ（ｘ、ｙ−１）とＡ（ｘ、ｙ）の輝度レベルからＨ（ｘ、ｙ）＝（Ａ（ｘ、ｙ−１）＋３×Ａ（ｘ、ｙ））／４という成分をもった輝度レベルＨ（ｘ、ｙ）が生成される。また、Ｂ（ｘ、ｙ−１）とＢ（ｘ、ｙ）の輝度レベルからＪ（ｘ、ｙ）＝（３×Ｂ（ｘ、ｙ−１）＋Ｂ（ｘ、ｙ））／４という成分をもった輝度レベルＪ（ｘ、ｙ）が生成される。
【００５８】
次に図９のフロ−チャ−トにおいて画素間差分演算回路２０１、第１のレジスタ２０２、第１の比較器２０３の動作を説明する。
【００５９】
ステップ９０１で処理が開始（Ｓｔａｒｔ）する。次に、ステップ９０２で、Ｋ（ｘ、ｙ）が算出される。図８において説明したＡ（ｘ、ｙ−１）とＡ（ｘ、ｙ）の輝度レベル成分を１：３の割合でもつＨ（ｘ、ｙ）と、Ｂ（ｘ、ｙ−１）とＢ（ｘ、ｙ）の輝度レベル成分を３：１で持つＪ（ｘ、ｙ）との差分がＫ（ｘ、ｙ）である。次に、ステップ９０３に移る。Ｋ（ｘ、ｙ）が第１のレジスタ２０２に格納されている第１の閾値Ｖ以上であればステップ９０５に移って１を出力し、Ｋ（ｘ、ｙ）が第１の閾値Ｖ未満であればステップ９０４に移って０を出力する。
【００６０】
以上の処理は、比較する画素の輝度レベル成分をその画素位置に応じた比率で演算してＨ（ｘ、ｙ）とＪ（ｘ、ｙ）を生成することにより、同じ位置での画素の輝度レベルを生成することに相当する。即ち、図８での白丸の画素と斜線を施された丸の画素が、同一垂直位置の画素に変換される。その一例が三角で示された画素８０１である。したがって、画素差分演算回路２０１からの出力結果に画素位置の違いによる輝度レベル差の成分が含まれず、精度の高い演算結果を得られる。
【００６１】
以上のように本発明の走査変換装置によれば、テレシネ映像信号とそれ以外の映像信号が混在した映像信号が入力された場合でも、テレシネ映像信号の途中でテレシネパタ−ンが途切れて新たなテレシネパタ−ンを持った映像信号が入力された場合でも、組み合わされる２フィ−ルドを比較することによって、映画の同一駒で１フレ−ムが構成していた映像か否かを精度良く検出できる。その検出結果を基にして、テレシネ映像信号用の走査変換方法とそれ以外の映像信号用の走査変換方法とを精度高く切り替えることができる。
【００６２】
また、本発明は、テレシネ映像信号とそれ以外のビデオ信号との境界タイミング、またはテレシネ映像信号とこのテレシネ映像信号とは違うタイミングで繰り返しフィ−ルドが存在する別のテレシネ映像信号との境界タイミングを検出することが出来る。その結果、テレシネ映像信号とそれ以外の映像信号が混在する場合であっても、テレシネ映像信号の検出が精度良くでき、その走査線補間方法選択の誤りによって画質劣化することなく順次走査変換可能である。
【００６３】
また、本発明は、映画の同一駒で生成されたフレ−ムのフィ−ルド同士の比較において、所定の画素位置にある画素同士の比較を順次行い、比較結果の１フィ−ルド内累積加算結果に基づいてテレシネ映像信号とそれ以外の映像信号との境界タイミング、またはテレシネ映像信号と、そのテレシネ映像信号とは違うタイミングで前記繰返しフィ−ルドが存在するテレシネ映像信号との境界タイミングを検出出来る。高精細な映像信号に対しても画素毎の比較を行うことによって精度の高いフィ−ルド比較をする事ができる。テレシネ映像信号のテレシネパタ−ン検出が精度良く行えることによって、その水平走査線補間方法選択の誤りによる画質劣化することなく順次走査変換可能である。
【００６４】
また、本発明は、映画の同一駒で生成されたフレ−ムでのフィ−ルドの比較において、比較に使用される画素同士が水平走査線間隔の１／２ずれてしまわないように、比較に使用される画素とその周辺にある画素からそれぞれのフィ−ルドについて同一位置に相当する映像信号を生成する。このようにして生成された画素同士を比較した結果をフィ−ルド内で加算し、その累積結果に基づいてテレシネ映像信号とそれ以外の映像信号とが的確に検知される。またはテレシネ映像信号とこのテレシネ映像信号とは違うタイミングで前記繰返しフィ−ルドが存在するテレシネ映像信号とが的確に検知される。その結果、テレシネ映像信号のパタ−ン検出が精度良く行え、その走査線補間方法選択の誤りによって画質劣化することなく順次走査変換可能である。
【００６５】
（実施の形態６）
図１０Ａは本発明の実施の形態６における走査変換装置のブロック図を示す。また、図１１は図１０Ａの一部の詳細を示した図である。
【００６６】
図１０Ａにおいて、映像信号入力端子１０８、走査変換回路１０２、映像信号判別回路１０３、テレシネ走査変換回路１０１、第１のセレクタ１０４、テレシネ検出回路１０５、映像信号出力端子１０９は夫々図１と同様であり詳細な説明は省略する。
【００６７】
映像信号はテレシネ検出回路１０５に入力され、その映像信号がテレシネ映像信号であればテレシネ検出回路１０５は判別信号として１を出力し、そうでなければ判別信号として０を出力する。走査変換回路１０２はテレシネ映像信号以外の映像信号を順次走査に変換する為の走査変換回路である。フレーム速度検出回路１００１は入力されている映像信号のフレーム速度を画素毎に検出する。テレシネ走査変換回路１０１はテレシネ映像信号に適した順次走査変換を行う。ＮＯＴ回路１００２はフレーム速度検出回路１００１からの出力を論理否定して第２のＡＮＤ回路１００３に供給する。第２のＡＮＤ回路１００３はテレシネ検出回路１０５からの判別信号とＮＯＴ回路１００２の出力を論理積する。映像信号判別回路１０３は、フレーム速度検出回路１００１、テレシネ検出回路１０５、ＮＯＴ回路１００２、第２のＡＮＤ回路１００３で構成される。第１のセレクタ１０４は、第２のＡＮＤ回路１００３の出力で制御されている。第１のセレクタ１０４は、第２のＡＮＤ回路１００３の出力が１の時はテレシネ走査変換回路１０１の出力を、第２のＡＮＤ回路１００３の出力が０の時は走査変換回路１０２の出力を選択する。
【００６８】
図１１は図１０Ａのフレーム速度検出回路１００１の構成を示している。図１１において、ラインメモリ１１０６は、入力された映像信号を１水平走査期間分蓄積し、次の水平同期信号の入力から定数時間遅延したタイミングで、入力された順に出力する。この定数時間遅延は、次の水平走査線の有効画素が入力されるタイミングと、ラインメモリ１１０６からの有効画素出力が同時であるように調整される。
【００６９】
次に、乗算器１１０８はラインメモリ１１０６からの出力映像信号を３倍の値に変換する。加算器１１１０は乗算器１１０８の出力映像信号と入力映像信号を加算する。除算器１１１２は加算器１１１０の出力映像信号を１／４の値に変換する。
【００７０】
従って、映像信号入力端子１０８を介して入力されている映像信号の画素値をＹ、ラインメモリ１１０６の出力映像信号の画素値をＹ１とすると、除算器１１１２の出力映像信号Ｙ２は式１で表現される。
【００７１】
Ｙ２＝（Ｙ＋３＊Ｙ１）／４                （式１）
また、ラインメモリ１１０７は入力された映像信号を１水平走査期間分蓄積し、次の水平同期信号入力から定数時間後に、入力した順に出力する。この定数時間遅延は、ラインメモリ１１０６の動作と同様に、次の水平走査線の有効画素が入力されるタイミングとラインメモリ１１０７からの有効画素出力が同時であるように調整されている。
【００７２】
乗算器１１０９は、入力されている映像信号を３倍のレベルに変換し、加算器１１１１はラインメモリ１１０７の出力と乗算器１１０９の出力を加算する。除算器１１１３は加算器１１１１の出力を１／４のレベルに変換する。
【００７３】
従って、映像信号入力端子１０８を介して入力されている映像信号の画素値をＹ、ラインメモリ１１０７の出力映像信号の画素値をＹ３とすると、除算器１１１３の出力映像信号Ｙ４は式２で表現される。
【００７４】
Ｙ４＝（３＊Ｙ＋Ｙ３）／４                （式２）
除算器１１１２と除算器１１１３の出力は第２のセレクタ１１１４に入力される。
【００７５】
ラインメモリ１１０６、ラインメモリ１１０７、乗算器１１０８、乗算器１１０９、加算器１１１０、加算器１１１１、除算器１１１２、除算器１１１３は第１の加重和回路群１１３０を構成する。
【００７６】
フィールド検出回路１１２９は、映像信号入力端子１０８を介して入力されている映像信号が第１ＴＶフィールドの信号である場合には０、第２ＴＶフィールドの場合は１を出力する。フィールド検出回路１１２９の出力は第２のセレクタ１１１４及び第３のセレクタ１１２４に選択制御信号として入力される。第２のセレクタ１１１４はフィールド検出回路１１２９から０が入力されれば除算器１１１３の出力映像信号を、フィールド検出回路１１２９から１が入力されれば除算器１１１２の出力を第１の減算回路１１２５に供給する。
【００７７】
フィールドメモリ１１１５によって１フィールド遅延された映像信号に対しても同様の処理が行なわれる。
【００７８】
ラインメモリ１１１６はラインメモリ１１０６、ラインメモリ１１１７はラインメモリ１１０７、乗算器１１１８は乗算器１１０８、乗算器１１１９は乗算器１１０９、加算器１１２０は加算器１１１０、加算器１１２１は加算器１１１１、除算器１１２２は除算器１１１２、除算器１１２３は除算器１１１３、セレクタ１１２４はセレクタ１１１４とそれぞれ同じ動作を行う。また、ラインメモリ１１１６、ラインメモリ１１１７、乗算器１１１８、乗算器１１１９、加算器１１２０、加算器１１２１、除算器１１２２、除算器１１２３は第２の加重和回路群１１３０を構成する。尚、フィールド検出回路１１２９が１を出力している時には第３のセレクタ１１２４は除算器１１２３の出力を選択し、フィールド検出回路１１２９が０を出力している時には第３のセレクタ１１２４は除算器１１２２の出力を選択する。
【００７９】
第２のセレクタ１１１４と第３のセレクタ１１２４の出力信号は第１の減算器１１２５に入力され、第１の減算器１１２５は画素毎に両者の差分値の算出する。
【００８０】
フィールド検出回路１１２９の選択信号に従って第２のセレクタ１１１４と第３のセレクタ１１２４で選択される画素は、飛び越し走査の映像信号である為に存在するフィールド毎の水平走査線位相のずれが式１と式２の演算によって解消されたものとなる。第１の差分器１１２５の演算結果である差分が大きい画素については、映画の同一駒で生成されたフレーム内の画素ではなかったと判断することができる。
【００８１】
ところで、映像信号にはノイズやライン毎に変化する映像信号が入力される可能性があり、それを差分信号として出力してしまう場合が考えられる。また、テレシネ映像信号の実質的なフレーム速度は毎秒２４で、通常の映像信号のフレーム速度は毎秒３０である。しかし、テレシネ映像信号と異なったフレーム速度の映像信号であっても、静止画であれば２重線の表示といった不具合は発生しない。
【００８２】
従って、フレーム速度が違う画素であっても、動画検出をして動画と判断された部分に対してのみ走査変換回路１０２での変換出力を利用すれば良い。そこで、フレームメモリ１１２６は映像信号入力端子１０８を介して入力されている映像信号を１フレーム蓄積する。第２の減算器１１２７は、映像信号入力端子１０８を介して入力されている映像信号とフレームメモリ１１２６からの映像信号との差分を算出する。差分が大きい画素については動画画素と判断される。
【００８３】
第３のＡＮＤ回路１１２８は、フレーム速度が異なり且つ動画である画素では１を、それ以外の画素では０の信号を出力し、フレーム速度検出回路１００１の信号とする。
【００８４】
ＮＯＴ回路１００２はフレーム速度検出回路１００１の出力を反転して第２のＡＮＤ回路１００３に供給する。第２のＡＮＤ回路１００３はテレシネ検出回路１０５の出力とＮＯＴ回路１００２の論理積を取る。第１のセレクタ１０４は第２のＡＮＤ回路１００３の出力に従って動作する。第１のセレクタ１０４は、第２のＡＮＤ回路１００３の出力が１であればテレシネ走査変換回路１０１の出力を、第２のＡＮＤ回路１００３の出力が０であれば走査変換回路１０２の出力を映像信号出力端子１０９に供給する。
【００８５】
以上の実施の形態６によって、テレシネ変換された映像信号にフレーム速度の違う映像信号が多重された映像信号が入力された場合でも、それぞれの映像信号に適した走査変換方法を選択することにより、２重像といった画質劣化を防ぐことができる。
【００８６】
なお、本実施の形態６における乗算器と除算器の係数は、必要メモリを最小限に抑圧するように設定している。
【００８７】
また、図１１は、ラインメモリ１１０６、１１０７、１１１６、１１１７を使用した場合を示していりが、ラインメモリ１１０６と１１０７を兼用する構成や、ラインメモリ１１１６と１１１７を兼用する構成も可能である。
【００８８】
また、図１１は、第１の減算回路１１２５が第３のＡＮＤ回路１１２８に直接接続され且つ第２の減算回路１１２７が第３のＡＮＤ回路１１２８に直接接続されている構成を示している。第１の減算回路１１２５の出力値を基にして０又は１を出力する回路を、第１の減算回路１１２５と第３のＡＮＤ回路１１２８との間に挿入することも可能である。第２の減算回路１１２７の出力値を基にして０又は１を出力する回路を、第２の減算回路１１２７と第３のＡＮＤ回路１１２８との間に挿入することも可能である。
【００８９】
また、第３のＡＮＤ回路１１２８をＮＡＮＤ回路に変更し、図１０ＡのＮＯＴ回路１００２を省略することも可能である。
【００９０】
（実施の形態７）
以下に本発明の実施の形態７について説明する。
【００９１】
実施の形態７は、図１０Ａでの走査変換回路１０２が適応型の走査変換を実行するものである。
【００９２】
図１０Ｂは、適応型の走査変換処理を説明する為の図であり、連続する３フィールドを示す図である。図１０Ｂにおいて、フィールド１０１１は現在入力されているフィールド（Ｍフィールド）、フィールド１０１２はフィールド１０１１の１つ前のフィールド（（Ｍ−１）フィールド）、フィールド１０１３はフィールド１０１１の１つ後のフィールド（（Ｍ＋１）フィールド）である。フィールド１０１１でｙ番目の水平走査線上にあって水平同期信号からｘ番目の画素Ａの値をＡ（ｘ、ｙ）、フィールド１０１２でｙ番目の水平走査線上にあって水平同期信号からｘ番目の画素Ｂ１の値をＢ１（ｘ、ｙ）、フィールド１０１２でｙ１番目の水平走査線上にあって水平同期信号からｘ１番目の画素Ｂ１の値をＢ１（ｘ１、ｙ１）、フィールド１０１３でｙ番目の水平走査線上にあって水平同期信号からｘ番目の画素Ｂ２の値をＢ２（ｘ、ｙ）、フィールド１０１３でｙ２番目の水平走査線上にあって水平同期信号からｘ２番目の画素Ｂ２の値をＢ２（ｘ２、ｙ２）とする。
【００９３】
適応型の走査変換回路１０２は、順次走査の映像信号を生成するに当たって、現在入力されているフィールド１０１１の画素Ａ（ｘ、ｙ）とどの画素を用いるべきかを判断する。動きなどにより、画素Ａ（ｘ、ｙ）とＢ１（ｘ、ｙ）の差異が大きくなると、フィールド１０１２でのＢ１（ｘ、ｙ）やフィールド１０１３での画素で画素Ｂ２（ｘ、ｙ）と異なった場所の画素で画素Ａ（ｘ、ｙ）と一致性の高い画素を探す。その結果、フィールド１０１２に存在する画素Ｂ１（ｘ１、ｙ１）やフィールド１０１３に存在する画素Ｂ２（ｘ２、ｙ２）が探し当てられる。そうして、画素Ａ（ｘ、ｙ）と画素Ｂ１（ｘ１、ｙ１）或いは画素Ｂ２（ｘ２、ｙ２）を用いて、順次走査の映像信号に変換される。
【００９４】
このように、適応型の走査変換器１０２は、フレーム速度検出器１００１で検出されたフレーム速度の違う映像信号画素に対して、時間的に前後に入力される映像信号フィールドから相関の高い画素を用いて順次走査の映像信号に変換する。この様にして、フレーム速度が違っても相関の高い映像信号同士で走査変換が実行され、理想的な走査変換が実現される。
【００９５】
以上のように本発明の走査変換装置によれば、テレシネ映像信号とテレシネ映像信号と異なったフレーム速度を持った映像信号が混在した場合でも、画素毎にフレーム速度を検出することによって順次走査への走査変換の方法を切り替えることが出来る。その結果、テレシネ映像信号に対しては理想的な順次走査変換、それ以外のフレーム速度を持つ映像信号に対してはその映像信号にとって適切な走査変換を行うことができる。
【００９６】
またフレーム速度の違う映像信号画素についても、時間的に前後したフィールドから相関の高い映像信号を利用することによって高画質な順次走査変換を行うことができる。
【００９７】
また、フレーム速度検出が誤検出であった場合でも画質劣化の少ない順次走査変換を行うことができる。
【００９８】
【発明の効果】
本発明の映像信号検出装置は、テレシネ映像信号とそれ以外の映像信号が混在した映像信号が入力された場合でも、テレシネ映像信号の途中でテレシネパタ−ンが途切れて新たなテレシネパタ−ンを持った映像信号が入力された場合でも、テレシネ映像信号とテレシネ以外のフレーム速度を持った映像信号が混在した場合でも、画質の良い走査変換を実現することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１における走査変換装置のブロック図
【図２】  本発明の実施の形態２における走査変換装置のブロック図
【図３】  本発明の実施の形態３における走査変換装置のブロック図
【図４】  本発明の実施の形態４における走査変換装置のブロック図
【図５】  フィールド間差分検出回路で使用される画素及びフィールドの位置関係を示す図
【図６】  フィールド間差分検出回路のフローの一部を示す図
【図７】  画素間差分演算回路で使用される画素及びフィールドの関係を示す図
【図８】  実施の形態５における画素間差分演算回路で使用される画素及びフィールドの関係を示す図
【図９】  実施の形態５におけるフローの一部を示す図
【図１０】  Ａは、実施の形態６における走査変換装置のブロック図
Ｂは、実施の形態６における走査変換回路で使用される画素及びフィールドの関係を示す図
【図１１】  図１０Ａにおけるフレーム速度検出回路の構成を示すブロック図
【図１２】  映画とテレシネ映像信号との関係、テレシネ映像信号と順次走査映像信号との関係示す図
【図１３】  従来方式でテレシネ映像信号を順次走査映像信号へ変換した場合に画像劣化が発生する場合を示す図
【符号の説明】
１０１  テレシネ走査変換回路
１０２  走査変換回路
１０３  映像信号判別回路
１０４  第１のセレクタ
１１１４  第２のセレクタ
１１２４  第３のセレクタ
１０５  テレシネ検出回路
１０６  フィ−ルド間差分検出回路
１０７  第１のＡＮＤ回路
１００３  第２のＡＮＤ回路
１１２８  第３のＡＮＤ回路
１０８  映像信号入力端子
１０９  映像信号出力端子
２０１  画素間差分演算回路
２０２  第１のレジスタ
２０５  第２のレジスタ
２０３  第１の比較器
２０６  第２の比較器
２０４  累積加算器
３０１  閾値制御回路
４０１  濾波回路
５０１、５０２、１０１１、１０１２、１０１３  フィールド
１００１  レーム速度検出回路
１００２  ＮＯＴ回路
１１０６、１１０７、１１１６，１１１７  ラインメモリ
１１０８、１１０９、１１１８、１１１９  乗算器
１１１０、１１１１、１１２０、１１２１  加算器
１１１２、１１１３、１１２２、１１２４  除算器
１１２５  第１の減算器
１１２７  第２の減算器
１１１５  フィールドメモリ
１１２６  フレームメモリ
１１２９  フィールド検出回路
１１３０  第１の加重和回路群
１１３１  第２の加重和回路群
【図１】
0004001110.tif 000002
【図２】
0004001110.tif 000003
【図３】
0004001110.tif 000004
【図４】
0004001110.tif 000005
【図５】
0004001110.tif 000006
【図６】
0004001110.tif 000007
【図７】
0004001110.tif 000008
【図８】
0004001110.tif 000009
【図９】
0004001110.tif 000010
【図１０】
0004001110.tif 000011
【図１１】
0004001110.tif 000012
【図１２】
0004001110.tif 000013
【図１３】
0004001110.tif 000014