(57)【特許請求の範囲】
【請求項１】
複数の有効シンボル期間長と複数のガード期間長の組合せによって特定される複数の直交周波数分割多重伝送方式の受信信号を受信することができるデジタル放送受信装置であって、
直交検波後の同相軸信号および直交軸信号を受けて前記複数の有効シンボル期間長のいずれかに相当する期間の遅延を行なう遅延手段と、
前記同相軸信号および直交軸信号と遅延後の前記同相軸信号および直交軸信号との複素乗算を行なう複素乗算手段と、
前記複素乗算回路の出力を受け、前記複数のガード期間長のいずれかに相当する期間の移動平均処理を出力する移動平均手段と、
前記移動平均手段の最大ピーク値を強調するための巡回形フィルタ手段と、
前記遅延手段の遅延量と前記移動平均手段の移動平均処理を行なう期間を指定するためのモード設定及びガード設定を保持し、前記移動平均手段の出力と前記巡回形フィルタ手段の出力に応じて前記モード設定が前記受信信号の有効期間長に対応するか否か、更に前記ガード設定が前記受信信号のガード期間長に対応するか否かを判定し、前記判定の結果に応じて前記モード設定及びガード設定を更新する判定制御手段を備え、
前記判定制御手段は、
まず所定のガード設定下でモード設定を確定する処理を行った後にガード判定する処理を行い、
前記ガード判定処理において、前記所定のガード設定が前記受信信号のガード期間長に対して適切でない場合には、前記ガード設定を前記所定のガード設定よりも長いものに変更するデジタル放送受信装置。
【請求項２】
複数の有効シンボル期間長と複数のガード期間長の組合せによって特定される複数の直交周波数分割多重伝送方式の受信信号を受信することができるデジタル放送受信装置であって、
直交検波後の同相軸信号および直交軸信号を受けて前記複数の有効シンボル期間長のいずれかに相当する期間の遅延を行なう遅延手段と、
前記同相軸信号および直交軸信号と遅延後の前記同相軸信号および直交軸信号との複素乗算を行なう複素乗算手段と、
前記複素乗算回路の出力を受け、前記複数のガード期間長のいずれかに相当する期間の移動平均処理を出力する移動平均手段と、
前記移動平均手段の最大ピーク値を強調するための巡回形フィルタ手段と、
前記遅延手段の遅延量と前記移動平均手段の移動平均処理を行なう期間を指定するためのモード設定を保持し、前記移動平均手段の出力と前記巡回形フィルタ手段の出力とに応じて前記モード設定が前記受信信号の有効シンボル期間長に対応するか否かを判定し、前記判定の結果に応じて前記モード設定を更新する判定制御手段を備え、
前記判定制御手段は、前記モード設定が前記受信信号の有効シンボル期間長に対して適切でない場合には、前記モード設定を現設定に対応する有効シンボル期間長より長い有効シンボル期間長に対応するものに変更するデジタル放送受信装置。
【請求項３】
複数の有効シンボル期間長と複数のガード期間長の組合せによって特定される複数の直交周波数分割多重伝送方式の受信信号を受信することができるデジタル放送受信装置であって、
直交検波後の同相軸信号および直交軸信号を受けて前記複数の有効シンボル期間長のいずれかに相当する期間の遅延を行なう遅延手段と、
前記同相軸信号および直交軸信号と遅延後の前記同相軸信号および直交軸信号との複素乗算を行なう複素乗算手段と、
前記複素乗算回路の出力を受け、前記複数のガード期間長のいずれかに相当する期間の移動平均処理を出力する移動平均手段と、
前記移動平均手段の最大ピーク値を強調するための巡回形フィルタ手段と、
前記遅延手段の遅延量と前記移動平均手段の移動平均処理を行なう期間を指定するためのガード設定を保持し、前記移動平均手段の出力と前記巡回形フィルタ手段の出力に応じて前記ガード設定が前記受信信号のガード期間長に対応するか否かを判定し、前記判定の結果に応じて前記ガード設定を更新する判定制御手段を備え、
前記判定制御手段は、
ガード設定が前記受信信号のガード期間長に対して適切でない場合には、前記ガード設定を現設定に対応するガード期間長より長いガード期間長に対応するものに変更するデジタル放送受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル放送受信装置に関し、より特定的には、地上波デジタル放送の復調において直交周波数分割多重（ＯＦＤＭ，Orthogonal Frequency Division Multiplex）伝送方式の受信信号の有効シンボル期間長、およびガード期間長を判定する復調部に関する。
【０００２】
【従来の技術】
近年、移動体向けのデジタル音声放送や、地上系のデジタルテレビ放送において、ＯＦＤＭ伝送方式が注目されている。
【０００３】
このＯＦＤＭ伝送方式は、伝送するデジタルデータで互いに直交する多数の多数の副搬送波（以下、サブキャリアという）を変調し、それらの変調波を多重して伝送する方式である。ＯＦＤＭ伝送方式は、使用するサブキャリアの数が数百〜数千と多くなると、各々の変調波のシンボル周期が極めて長くなるため、マルチパス干渉の影響を受けにくいという特徴を有している。
【０００４】
図１３は、ＯＦＤＭ変調信号を説明するための波形図である。
図１３を参照して、ＯＦＤＭ伝送方式では、伝送データを数百〜数千のサブキャリアに分散して変調することから、各サブキャリアの変調シンボルレートは極めて低くなり、１シンボル期間は極めて長くなる。
【０００５】
さらに、有効シンボル期間の前にガード期間を設定することにより、マルチパスの干渉の影響を効果的に除去することができる。
【０００６】
図１３に示すように、ガード期間Ｇ２は有効シンボル期間（Ｓ２＋Ｇ′２）の後半の部分Ｇ′２を巡回的に複写して形成する。マルチパス干渉の遅延時間がガード期間内であれば、復調時に有効シンボル期間の信号のみを復調することで、遅延した隣接シンボルによる符号間干渉を防ぐことができる。
【０００７】
日本方式地上デジタルＴＶ放送の場合、有効シンボル期間長は３種類ある。有効シンボル期間長をサブキャリア数で表わすと、モード１が２０４８であり、モード２が４０９６であり、モード３が８１９２である。
【０００８】
基本サブキャリア周波数をたとえば８．１９２ＭＨｚとすると、各シンボル期間長は１２２ｎｓにサブキャリア数を乗じたものになる。したがって、モード１、モード２、モード３の各有効シンボル期間長はそれぞれこの例では２５０μｓ、５００μｓ、１ｍｓとなる。
【０００９】
また、ガード期間長に関しては４種類ある。ガード期間長のことを以降ガードと呼ぶと、ガードは有効シンボル期間長の１／４、１／８、１／１６、１／３２の４種類である。
【００１０】
受信されたＯＦＤＭ変調信号を正しく復調するためには、ガードインターバルをその長さに合せて削除し、また有効シンボル長に合せたＦＦＴを行なう必要がある。このため、いずれのモードおよびガードの組合せでＯＦＤＭ変調信号が伝送されてきているかが不明の場合には正しく信号を復調できるように受信側にてまず信号の伝送モードを識別判定する必要がある。
【００１１】
この有効シンボル期間長とガード期間長は受信チャンネルに応じて手動で設定する方法が最も容易であるが、受信機においては自動で判定、設定する方法も考えられている。
【００１２】
このＯＦＤＭ用伝送モード判定方式についての検討例は、「映像情報メディア学会技術報告１９９７年１０月２１日号、“ＯＦＤＭ用伝送モード判定方式の検討”、Ｖｏｌ．２１，Ｎｏ．６０，ｐｐ７〜１２、野上他による」に開示されている。
【００１３】
図１４は、従来の有効シンボル期間長およびガード期間長を自動判定する回路構成を示すブロック図である。
【００１４】
図１４を参照して、入力端子５０１には、チューナによって受信され図示しない直交復調回路、Ａ／Ｄ変換器を通った同相検波軸信号（Ｉ信号）と直交検波軸信号（Ｑ信号）とが入力される。
【００１５】
入力されたＩ，Ｑ信号は３分配され、各モードに対応して設けられている回路５１６、５１７、５１８に入力される。回路５１６の動作を例として述べると、Ｉ、Ｑ信号は複素乗算回路５０３の一方の入力と遅延メモリ５０２の入力に与えられる。遅延メモリ５０２は有効シンボル期間長に対応する時間だけ、Ｉ信号およびＱ信号を遅延させ、この遅延された信号は複素乗算回路５０３の他方の入力に与えられる。
【００１６】
複素乗算回路５０３の出力は、４種類のガードに対応するピーク検出回路５１９〜５２２に４分配されて与えられる。したがって、モードとガードの組合せの数に対応して、図１４に示した従来のモード／ガード自動判定回路には、ほぼ同じ動作をする１２系統の回路が存在することになる。
【００１７】
ピーク検出回路５１９について代表的に動作を説明する。まず複素乗算回路５０３の出力はガード期間幅の平均値を連続して出力する移動平均回路５０４に与えられる。移動平均回路５０４の出力は、絶対値加算器５０５を通り、ＩＩＲフィルタ（infinite impulse response filter：巡回形フィルタ）５０６に与えられる。ＩＩＲフィルタ５０６は、絶対値加算器５０５の出力を１／α倍する係数回路５３１と、加算器５３２と、加算器５３２の出力を伝送シンボル期間遅延させるシンボル期間遅延メモリ５０７とを含む。加算器５１８は、係数回路５３１の出力とシンボル期間遅延メモリ５０７の出力とを加算してピーク値比較回路５２３に出力する。
【００１８】
ＩＩＲフィルタ５０６によって最大ピークが強調された相関出力は、ピーク値比較回路５２３に入力される。ピーク検出回路５２０，５２１，５２２も伝送シンボル期間に対応してシンボルメモリ遅延量が調整された、ピーク検出回路５１９と同様な構成を有しており、これらのピーク検出回路も最大ピークが強調された相関出力をピーク値比較回路５２３に対して出力する。
【００１９】
モード対応回路５１７、５１８は、モード対応回路５１６と同様な構成を有しており、それぞれ４つずつの出力をピーク値比較回路５２３に対して出力する。
【００２０】
ピーク値比較回路５２３は、与えられた１２系統の信号の中から最大ピーク値を示す系統を検出する。そしてモードおよびガードを判定し端子５１３から出力する。また、判定された系統の相関出力は選択されてシンボルパルス生成回路５０８に供給される。シンボルパルス生成回路５０８は、端子５１４からシンボルパルスを出力する。
【００２１】
なお、ＩＩＲフィルタ５０６は、一定の観測時間ごとにフィルタ内部のシンボル期間遅延メモリ５０７が初期化される。
【００２２】
図１５は、図１４に示したモード／ガード自動判定回路の動作を説明するための波形図である。
【００２３】
図１４、図１５を参照して、図示しないＡ／Ｄ変換器の出力であるＩ信号およびＱ信号（Ｎ１００）は、遅延メモリ５０２に与えられる。遅延メモリ５０２は、与えられた信号を遅延時間ＴＤ１０だけ遅延させる。図１５は、遅延時間ＴＤ１０が有効シンボル期間と等しい場合を示している。
【００２４】
ＯＦＤＭ信号は、各有効シンボル期間Ｓ１，Ｓ２，…の先頭に各々ガード期間Ｇ１，Ｇ２，…が付加されている。ガード期間Ｇ１，Ｇ２，…は有効シンボル期間Ｓ１，Ｓ２，…内の後半部分の期間Ｇ１′，Ｇ２′，…のデータを複写したものである。
【００２５】
したがって遅延メモリ５０２の遅延時間が有効シンボル期間と等しい場合には、遅延信号（Ｎ１０１）における期間Ｇ１，Ｇ２，…のデータとＡ／Ｄ変換器出力（Ｎ１００）の期間Ｇ１′，Ｇ２′，…のデータとが一致する。すなわち期間Ｇｎのデータと期間Ｇｎ′のデータとは複写関係にあるので、これらの信号相互間の相関は高い。他の期間においては、ＯＦＤＭ信号は図１３に示すようなノイズ性の信号であるので、相関は低い。
【００２６】
したがって、複素乗算回路５０３の出力（Ｎ１０２）はガード期間において高い値となり、他の期間は低い値となる。この相関値を移動平均および絶対値加算処理を行なうと遅延メモリ出力（Ｎ１０１）におけるガード期間Ｇ１，Ｇ２，…の開始タイミングから次第に値が高くなりＡ／Ｄ変換器出力（Ｎ１００）の伝送シンボル期間終了タイミングｔ１，ｔ２，…でピーク値をとる。以後この信号をピーク信号と呼ぶ。
【００２７】
ここで移動平均処理および絶対値加算処理について簡単に説明しておく。
図１６〜図１８は、移動平均処理を説明するための波形図である。
【００２８】
図１６を参照して、遅延メモリ５０２の遅延利用が有効シンボル期間と等しい場合には、複素乗算出力にガード期間の間パルス信号が生ずる。移動平均回路５０４は、設定されたガード幅に相当する期間の複素乗算回路５０３の出力を平均化して累積加算する。したがって期間Ａ１で示すように複素乗算出力の値が低い場合には移動平均および絶対値加算出力は低い値とする。そして期間Ａ２のように複素乗算出力が高い値を示す期間を半分程度含む場合には移動平均絶対値加算出力は中間の値となる。さらに期間Ａ３のように複素乗算出力のパルス幅と移動平均処理期間とが一致する場合に移動平均、絶対値加算出力はピーク値をとる。
【００２９】
なお、絶対値加算は周波数オフセットに対処するために行なわれている。
図１７を参照して、移動平均回路に設定されたガード期間が実際のガード期間よりも広い場合について説明する。期間Ａ１の場合のように相関値が低い部分においては移動平均の結果も低い値となる。期間Ａ２で示すように一部に相関が高い期間を含む移動平均を行なうと中間的な値となり次第に相関の高い部分を含む比率に応じて移動平均の結果も変化する。さらに期間Ａ３で示すように相関の高い部分を全体的に移動平均処理を行なう期間に含んでしまう場合には、ピーク値がつぶれたようになり設定されたガード期間−実際のガード期間に相当する期間は一定の値に保持されることとなる。
【００３０】
図１８は、移動平均回路に設定されたガード期間が実際のガード期間よりも狭い場合について説明するための波形図である。
【００３１】
図１８を参照して、期間Ａ１においてはすべての移動平均を行なう期間が相関値が低いため移動平均後の値も低い値となっている。期間Ａ２においては一部に相関が高い期間を含むため相関が高い期間を含む割合に応じて移動平均の結果が変化する。また期間Ａ３に示すようにすべてが相関が高い値を平均処理すると移動平均の結果も高い値を保持する。このように移動平均回路に設定されたガードが実際のガードよりも狭い場合においてもピーク値がつぶれたような形状となる。
【００３２】
図１９は、ＩＩＲフィルタ５０６の動作を説明するための波形図である。
ピーク信号（Ｎ１０３）は、実際は多少のノイズ成分を含んでおり、ＩＩＲフィルタ５０６を通すことによりノイズの低減およびピークの強調を行なう。これによりシンボルパルス生成の精度が向上する。ＩＩＲフィルタ５０６を通過した後の信号は強調ピーク信号（Ｎ１０４）となりこの信号を元にピーク値比較回路５２３はピーク信号の最大値の比較を行なう。
【００３３】
図１９に示したような強調ピーク信号は、受信信号のモードおよびガードとそれを処理する回路に設定されたモードおよびガードがそれぞれ一致した場合に現われる出力である。モード、ガード期間幅のどちらか一方でも受信信号と回路の設定とが異なっておればほとんどピークを持たない出力となってしまう。たとえばモードが異なれば図１９に示した出力Ｎ１０３のような信号は得られない。また、ガードのみが異なっていても伝送シンボル期間が異なってしまうためＩＩＲフィルタ５０６が正常に働かないので図１９に示す信号Ｎ１０４のような信号は得られない。したがって、ピーク値比較回路５２３は、最大のピークを示す系統を選ぶことによりモードおよびガードを判定することができる。
【００３４】
【発明が解決しようとする課題】
図１４に示したモード／ガード自動判定回路は１２系統のモードおよびガードの判定を一度に処理するため判定時間は最小ですむ。しかし、このような構成を採用すると、遅延メモリ５０２および複素乗算回路５０３は３系統必要であり、他のピーク検出回路は１２系統も必要である。したがって、通常の家庭用テレビ受信装置等に採用するには回路規模が大きくコスト面で非常に問題となる。
【００３５】
この発明の目的は、回路規模が削減されたモード／ガード判定回路を有するデジタル放送受信装置を提供することである。
【００３６】
【課題を解決するための手段】
この発明に従うと、複数の有効シンボル期間長と複数のガード期間長の組合せによって特定される複数の直交周波数分割多重伝送方式の受信信号を受信することができるデジタル放送受信装置であって、直交検波後の同相軸信号および直交軸信号を受けて複数の有効シンボル期間長のいずれかに相当する期間の遅延を行なう遅延手段と、同相軸信号および直交軸信号と遅延後の同相軸信号および直交軸信号との複素乗算を行なう複素乗算手段と、複素乗算回路の出力を受け、複数のガード期間長のいずれかに相当する期間の移動平均処理を出力する移動平均手段と、移動平均手段の最大ピーク値を強調するための巡回形フィルタ手段と、遅延手段の遅延量と移動平均手段の移動平均処理を行なう期間を指定するための設定を保持し、移動平均手段の出力と巡回形フィルタ手段の出力とに応じて設定が受信信号の有効シンボル期間長とガード期間長とに対応するか否かを判定し、判定の結果に応じて設定を更新する判定制御手段とを備える。
【００３７】
好ましくは、判定制御手段は、移動平均手段の出力に応じた信号が所定のしきい値を超えるか否かによって設定が受信信号の有効シンボル期間長に対して適切か否かを判定するモード判定手段を含む。
【００３８】
より好ましくは、判定制御手段は、移動平均手段の出力に応じた信号から検出される第１の周期が、設定から算出される第２の周期と一致するか否かによって、設定が受信信号のガード期間長に対して適切か否かを判定するガード判定手段をさらに含む。
【００３９】
より好ましくは、設定は、有効シンボル期間長に対応するモード設定と、ガード期間長に対応するガード設定とを含み、判定制御手段は、モード判定手段の出力に応じてモード設定を確定させた後にガード設定手段の出力に応じてガード設定を確定させるモード／ガード設定手段をさらに含む。
【００４０】
好ましくは、設定は、有効シンボル期間長に対応するモード設定と、ガード期間長に対応するガード設定とを含み、判定制御手段は、モード設定が受信信号の有効シンボル期間長に対して適切でない場合には、モード設定を現設定に対応する有効シンボル期間長より長い有効シンボル期間長に対応するものに変更する。
【００４１】
より好ましくは、判定制御手段は、モード設定が受信信号の有効シンボル期間長に対して適切であると判断するとモード設定を確定し、ガード設定が受信信号のガード期間長に対して適切でない場合には、ガード設定を現設定に対応するガード期間長より長いガード期間長に対応するものに変更する。
【００４２】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。
【００４３】
図１は、本発明のデジタル放送受信装置の全体構成を示す概略ブロック図である。
【００４４】
図１を参照して、デジタル放送受信装置１０００において、アンテナ（図示せず）より受信されたＲＦ信号は、チューナ１００により選局され、ＯＦＤＭ復調部１０２にそれぞれ与えられる。
【００４５】
ＯＦＤＭ復調部１０２からの復調信号は、トランスポートストリームデコーダ（以下、ＴＳデコーダと呼ぶ）１０４に与えられ、ＭＰＥＧデコード部１１０に与えられる。すなわち、ＴＳデコーダ１０４では、選局されたチャネルからのベースバンド信号の抽出が行なわれる。
【００４６】
ＭＰＥＧデコード部１１０は、ＴＳデコーダ１０４から与えられたデータストリームを受けて、ランダムアクセスメモリ（以下、ＲＡＭと呼ぶ）１１２をデータを一時蓄積するバッファとして用いることで、映像信号および音声信号へと変換する。
【００４７】
デジタル放送受信装置１０００は、さらに、データバスＢＳ１を介して、ＴＳデコーダ１０４からの信号を受けて、格納するための内蔵蓄積デバイス１４８と、データバスＢＳ１を介して、内蔵蓄積デバイス１４８に蓄積されたデータに対して、所定の処理を行なって出力するための演算処理部１４４と、演算処理部１４４の演算処理におけるプログラムを記録するためのＲＯＭ１４０と、演算処理部１４４の動作のためのメモリ領域を提供するＲＡＭ１４２と、データバスＢＳ１と外部との間でデータ入出力を行なうための高速デジタルインターフェイス１４６とを備える。特に限定されないが、内蔵蓄積デバイス１４８およびＲＯＭ１４０としては、たとえば、電気的にデータの書込・読出が可能なフラッシュメモリを用いることが可能である。
【００４８】
演算処理部１４４が外部から与えられた指示に従って内蔵蓄積デバイス１４８中に蓄積されたデータに対して処理を行なった後のデータは、オンスクリーンディスプレイ（On Screen Display）処理部１３０から合成器１６０．２に与えられる。
【００４９】
合成器１６０．２は、ＭＰＥＧデコード部１１０からの出力と、オンスクリーンディスプレイ処理部１３０からの出力とを合成した後、映像出力端子１６４に与える。映像出力端子１６４からの出力は、表示部１００４に与えられる。
【００５０】
デジタル放送受信装置１０００は、さらに、内蔵蓄積デバイス１４８に蓄積されたデータに基づいて、演算処理部１４４が処理した結果のデータ等を受けて、表示部において出力される映像に対する効果音などを生成して、合成器１６０．１に与えるための付加音生成器１２０と、内蔵蓄積デバイス１４８に蓄積されたデータ等に基づいて演算処理部１４４が処理したデータを受けて、音声信号を生成し、合成器１６０．１に与えるＰＣＭデコーダ１２２を備える。
【００５１】
合成器１６０．１は、ＭＰＥＧデコード部１１０からの出力と、付加音生成器１２０およびＰＣＭデコーダ１２２からの出力とを受けて、合成結果を音声出力端子１６２に与える。音声出力端子１６２に与えられた音声信号は、音声出力部１００２から音声信号として出力される。
【００５２】
なお、デジタル放送受信装置１０００は、必要に応じて、外部との間でデータ授受を行なうためのモデム１５０や、ＩＣカードからの情報を受取るためのＩＣカードインターフェイス１５２を備える構成としてもよい。
【００５３】
高速デジタルインターフェイス１４６を介して、たとえば、ホームサーバ用のＨＤＤ装置などの外部蓄積デバイス１８０や、外部入力機器であるリモコン（あるいはキーボード等）１８２とがデータバスＢＳ１と接続されている。
【００５４】
また、デジタル放送受信装置１０００は、映像出力を受けてディスプレイに表示する表示部１００４や音声出力信号を受けて音声を出力するスピーカ等の音声出力部１００２と一体化された構成であっても良い。
【００５５】
図２は、図１におけるＯＦＤＭ復調部１０２の構成を示すブロック図である。
図２を参照して、ＯＦＤＭ復調部１０２は、チューナの出力をアナログ−デジタル変換するＡ／Ｄ変換器２００と、ベースバンド信号を同相軸（Ｉ）信号と直交軸（Ｑ）信号に分離するＩ／Ｑ分離部２０２と、送信キャリア周波数と受信キャリア周波数のキャリア間隔の２分の１以下の誤差を補正するキャリア同期部２０４とを含む。
【００５６】
ＯＦＤＭ復調部１０２は、さらに、ＯＦＤＭ信号のモードおよびガードの自動判定を行なうモード／ガード自動判定回路２０６と、判定されたモードに応じたポイント数にて高速フーリエ変換を行なうＦＦＴ回路２０８と、送信キャリア周波数と受信キャリア周波数のキャリア間隔単位の誤差を補正するＡＦＴ回路２１０と、データフレーム構造を検出し、制御信号を発生するフレームデコード回路２１２と、伝送路において受けた信号の歪みを補正する等化回路２１４と、クロック同期再生回路２３８とを含む。
【００５７】
ＯＦＤＭ復調部１０２は、さらに、送信側で施された周波数方向のインタリーブを解除する周波数デインタリーブ回路２１６と、送信側で施された時間方向のインタリーブを解除する時間デインタリーブ回路２１８と、送信側で変調方式に応じて配置されたデータを復号するデマッピング回路２２０と、送信側で施されたビット単位のインタリーブを解除するビットデインタリーブ回路２２２とを含む。
【００５８】
ＯＦＤＭ復調部１０２は、さらに、送信側で畳込み符号化されたデータを復号するビタビ復号回路２２４と、送信側で施されたバイト単位のインタリーブを解除するバイトデインタリーブ回路２２６と、トランスポートストリーム形式にそったデータにデータの再構成を行なうＴＳ再生回路２２８と、送信側でリードソロモン符号化されたデータを復号するＲＳ復号回路２３０とを含む。
【００５９】
ＲＳ復号回路２３０は、図１に示すＴＳデコーダ１０４に対してリードソロモン復号された結果を出力する。
【００６０】
図３は、図２におけるモード／ガード自動判定回路２０６の構成を示すブロック図である。
【００６１】
図３を参照して、モード／ガード自動判定回路２０６は、チューナによって受信され直交復調回路、Ａ／Ｄ変換器を経由して与えられる同相検波軸信号（Ｉ信号）と直交検波軸信号（Ｑ信号）を受ける入力端子３０１と、Ｉ信号およびＱ信号を受けてガードインターバルの相関を検出するガードインターバル相関検出部２３２と、ガードインターバル相関検出部２３２の出力を受けてシンボル同期パルスを発生するシンボル同期回路２３４と、シンボル同期回路の出力に応じて現在の設定が受信信号のモードおよびガードと一致しているかを判定し回路のモードおよびガードの設定を行なうモード・ガード判定／設定部２３６とを含む。
【００６２】
ガードインターバル相関検出部２３２は、設定に応じて遅延量が変更できる有効シンボル期間遅延メモリ３０２と、与えられたモードおよびガードの設定に応じて有効シンボル期間遅延メモリ３０２の遅延量を制御するメモリ制御回路３１６と、有効シンボル期間遅延メモリ３０２の出力と入力端子３０１から与えられるＩ信号，Ｑ信号との相関を検出するための複素乗算回路３０３と、複素乗算回路３０３の出力値の設定されたガード期間幅に相当する平均値を逐次出力する移動平均回路３０４とを含む。
【００６３】
シンボル同期回路２３４は、移動平均回路３０４の出力を受けて周波数オフセットの影響を除去するための絶対値加算回路３０５と、絶対値加算回路３０５の出力および設定されたモード、ガードに応じてメモリ制御を行なうメモリ制御回路３０９と、絶対値加算回路３０５の出力をピーク強調するためのＩＩＲフィルタ３０６と、ＩＩＲフィルタにより最大ピークが強調された相関出力を受けて最大ピーク位置を検出しシンボル期間を検出しシンボルパルスを出力するシンボルパルス生成回路３０８とを含む。シンボルパルス生成回路が出力するシンボルパルスは端子３１４を介して図２に示したクロック同期再生回路２３８に与えられる。
【００６４】
ＩＩＲフィルタ３０６は、絶対値加算回路の出力を受けて１／α倍する係数回路３１７と、加算器３１８と、加算器３１８の出力をメモリ制御回路３０９の制御に応じて遅延させるシンボル期間遅延メモリ３０７とを含む。加算器３１８は、係数回路３１７の出力とシンボル期間遅延メモリ３０７の出力とを加算する。加算器３１８の出力はシンボルパルス生成回路３０８に与えられる。
【００６５】
メモリ制御回路３０９は、絶対値加算回路３０５の出力を受けてそのピーク位置を検出し、検出したピーク位置をもとにシンボル期間遅延メモリ３０７への書込を必要部分（ピーク部分）のみに制限し、伝送シンボル期間遅延させた後に出力するようにメモリ制御信号を発生する。
【００６６】
なお、ＩＩＲフィルタ３０６は、発散を防ぐために、一定の観測時間ごとにリセットされる。
【００６７】
モード・ガード判定／設定部２３６は、絶対値加算回路３０５の出力を受けてモード判定をするモード判定回路３１０と、メモリ制御回路３０９の出力を受けてガード判定を行なうガード判定回路３１１と、モード判定回路３１０およびガード判定回路３１１の出力に応じてモードおよびガードの設定を更新し保持するモード／ガード設定回路３１２とを含む。
【００６８】
モード判定回路３１０は、絶対値加算回路３０５の出力を受けそのピークレベルを判定し、現在設定されているモードが適切かどうかをモード／ガード設定回路３１２に対して与える。モード／ガード設定回路３１２は、モードが適切である場合には、そのモードで設定値を固定する。逆に適切でなければ他のモードに設定を切換える。
【００６９】
メモリ制御回路３０９は、絶対値加算回路３０５の出力に応じてピーク位置情報パルス（Ｎ１４ａ）を出力する。
【００７０】
メモリ制御回路３０９は、モード／ガード設定回路３１２からモード設定およびガード設定を受けてこれらから伝送シンボル周期を算出し算出伝送シンボルパルス（Ｎ１４ｂ）を出力する。ガード判定回路３１１は、これらのパルス（Ｎ１４ａ，Ｎ１４ｂ）を比較しガード判定を行なう。
【００７１】
すなわち、ガード判定回路３１１は、メモリ制御回路で求められたピーク位置をもとに、そのピーク位置の周期が伝送シンボル周期かどうかを判定する。そして伝送シンボル周期とピーク位置の周期とが一致するとガードの設定が適切であると判定する。モード／ガード設定回路は、ガード判定回路３１１の判定結果に応じて、ガードの設定が適切であればそのガードで設定値を固定する。逆に適切でなければ、他のガードに設定を切換える。
【００７２】
なお、モード／ガード設定回路３１２の出力は、メモリ制御回路３１６、３０９および移動平均回路３０４に与えられている。また、モード／ガード設定回路３１２の出力は端子３１３を介してＯＦＤＭ復調を正常に行なうために用いられる。
【００７３】
つまり、有効シンボル期間遅延メモリ３０２、移動平均回路３０４およびシンボル期間遅延メモリ３０７の処理がモード設定、ガード設定に応じて変化し、処理結果によって、現在の設定が受信信号に適するものか否かが判定される。モード／ガード設定回路３１２において、まずモード設定を順次大きくすることによりモードの検出が行なわれ、次にガード設定を順次大きくすることにより、ガードの検出が行なわれる。
【００７４】
次に、モード／ガード設定回路に設定されているモード設定が変化するとモード／ガード自動判定回路２０６の内部信号がどのようになるかを説明する。
【００７５】
図４は、受信信号がモード２，ガード１／８であり、回路設定がモード１，ガード１／３２である場合の動作を説明するための動作波形図である。
【００７６】
図３、図４を参照して、回路設定がモード１であれば、Ａ／Ｄ変換器出力（Ｎ１０）と遅延メモリ出力（Ｎ１１）とはガードインターバルが全く一致しない。
【００７７】
すなわち有効シンボル期間遅延メモリ３０２の遅延期間はモードに応じて設定されるため、この遅延時間Ｄ１が有効シンボル期間より短い。Ａ／Ｄ変換器出力（Ｎ１０）における有効シンボル期間Ｓ２の後半部にある期間Ｇ２′の位置に対して遅延メモリ出力（Ｎ１１）のガード期間Ｇ２が手前に来てしまうため複素乗算回路３０３の出力は全く相関を検出しない。結局、絶対値加算回路３０５の出力（Ｎ１３）は図４で示したようになり、モード判定回路３１０に設定されている所定のしきい値を超えることがない。
【００７８】
したがって、モード判定回路３１０は、モード／ガード設定回路３１２に対してモードが不適切であることを伝達する。するとモード／ガード設定回路３１２はモードの設定をモード２とする。
【００７９】
図５は、受信信号がモード２，ガード１／８であり、回路設定がモード２，ガード１／３２である場合のモード／ガード自動判定回路２０６の動作を説明するための動作波形図である。
【００８０】
図５を参照して、受信信号がモード２であるのに対し回路設定がモード２であるため有効シンボル期間遅延メモリ３０２は、受信信号に対して適切な信号の遅延を行なう。すなわち、有効シンボル期間遅延メモリ３０２の遅延時間Ｄ２は有効シンボル期間と一致する。
【００８１】
このときに、Ａ／Ｄ変換器出力（Ｎ１０）の有効シンボルＳ２の後半部分にある期間Ｇ２′のデータは遅延メモリ出力（Ｎ１１）のガード期間Ｇ２のデータと一致する。したがって、２つの信号のガードインターバルが一致し相関が高い部分が存在するため絶対値加算回路３０５の出力（Ｎ１３）は図１８で説明したようなピーク値を持つことになる。
【００８２】
このピーク値は、モード判定回路３１０に設定されているしきい値を超えるため、モード判定回路３１０は、モードが適切であると判定する。したがって、モード／ガード設定回路３１２はモード判定回路３１０の出力に従いモードの設定値をモード２に確定する。
【００８３】
さらに受信信号の方が回路設定よりもモードが小さい場合についても説明する。
【００８４】
図６は、受信信号がモード２，ガード１／８であり、回路設定がモード３，ガード１／３２である場合のモード／ガード自動判定回路２０６の動作を説明するための波形図である。
【００８５】
図３、図６を参照して、受信信号のモードがモード２であるのに対して回路設定のモードがモード３である場合には有効シンボル期間遅延メモリ３０２は本来遅延すべき期間よりも大きい遅延時間Ｄ３だけＡ／Ｄ変換器出力（Ｎ１０）を遅延してしまう。
【００８６】
したがって、Ａ／Ｄ変換器出力（Ｎ１０）と遅延メモリ出力（Ｎ１１）の間に相関関係が高い部分が存在しなくなるため、応じて絶対値加算出力（Ｎ１３）はモード判定回路３１０に設定された所定のしきい値よりも低い値となってしまう。この場合においてもモード／ガード設定回路３１２はモードを変更する。
【００８７】
以上図４、図５、図６で説明したように、絶対値加算回路３０５の出力のピークレベルを見ることによりモード判定回路３１０がモードの判定を行なえることがわかる。
【００８８】
次に、モードが正しい設定である場合にガードが異なるとどうなるかについて説明する。
【００８９】
図７は、受信信号のガードが１／３２であり、回路設定のガードが１／８である場合のモード／ガード自動判定回路２０６の動作を説明するための動作波形図である。
【００９０】
図３、図７を参照して、受信信号のガードが１／３２のときに、モード／ガード設定回路３１２のガード設定を１／８とすると、実際のガード幅Ｗ３に対して移動平均回路３０４は４倍の期間Ｗ４の幅の平均をとることになる。したがって図１７で説明した場合のように移動平均回路３０４の出力が小さなピーク値を示すことになる。したがって絶対値加算回路３０５の出力（Ｎ１３）も小さなピークを示す。したがってモード判定回路３１０のしきい値を低くしなければ判定し難くノイズなどの影響を受けた場合には誤判定を起こしやすくなる。
【００９１】
すなわちモード／ガード設定回路３１２の設定が受信信号のガードよりも広い場合には誤判定を起こしやすくなるので、モード／ガード設定回路３１２のデフォルト値のガード設定値は最小にしておく。ガードのデフォルト設定値を最小値である１／３２としておけばモードが正しければガードが異なっていてもある値以上のピークレベルを示しモード判定回路３１０の判定が容易となる。
【００９２】
次に、モードが一致した場合のガードの判定について説明する。
ガード判定回路３１１はメモリ制御回路３０９からのピーク位置情報パルスを元にガードを判定する。
【００９３】
図８は、受信信号がモード２，ガード１／８で、回路設定がモード２，ガード１／３２の場合のモード／ガード自動判定回路２０６のガード判定動作を説明するための動作波形図である。
【００９４】
図３、図８を参照して、絶対値加算出力（Ｎ１３）は、受信信号のモードが２でありガードが１／８である場合に回路設定のモードがモード２であり、ガード１／３２であると図５で説明したような出力をする。メモリ制御回路３０９は、絶対値加算回路３０５の出力に応じてピーク位置情報パルス（Ｎ１４ａ）を出力する。
【００９５】
また、メモリ制御回路３０９は、モード／ガード設定回路３１２からモード設定およびガード設定を受けてこれらから伝送シンボル周期を算出し算出伝送シンボルパルス（Ｎ１４ｂ）を出力する。
【００９６】
ガード判定回路３１１は、これらのパルス（Ｎ１４ａ，Ｎ１４ｂ）を比較しガード判定を行なう。もし、設定されているガードが適切であれば、ピーク位置情報パルス（Ｎ１４ａ）の周期と算出伝送シンボルパルス（Ｎ１４ｂ）の周期が一致するはずである。
【００９７】
両方のパルスの周期が一致するか否かにもとづきガード判定回路３１１はガードを判定する。図８では、両者の周期が異なっているため、ガード判定回路３１１はガードが不適切であるとモード／ガード設定回路３１２に伝達する。モード／ガード設定回路３１２はこれを受けてガードの設定を変化させる。
【００９８】
図９は、受信信号がモード２，ガード１／８で、回路設定がモード２，ガード１／１６である場合のガード判定回路３１１の動作を説明するための動作波形図である。
【００９９】
図９を参照して、モード／ガード設定回路３１２のガード設定が変化したことに応じて移動平均回路３０４の平均区間が拡大されたので、絶対値加算出力（Ｎ１３）の波形は変化している。しかし、ピーク位置情報パルス（Ｎ１４ａ）の周期は、図８に示した場合と同じ周期である。
【０１００】
また、モード設定およびガード設定から算出される算出伝送シンボルパルス（Ｎ１４ｂ）はガード期間が拡大されたことに伴い図８に示した場合よりも周期が長くなるが、それでもピーク位置情報パルス（Ｎ１４ａ）の周期とは一致しない。したがって、ガード判定回路３１１は、なおガードが不適切であることをモード／ガード設定回路３１２に伝える。モード／ガード設定回路３１２は応じて設定ガードを１／８に変化させる。
【０１０１】
図１０は、受信信号がモード２，ガード１／８であり、回路設定がモード２，ガード１／８である場合のガード判定回路３１１の動作を説明するための動作波形図である。
【０１０２】
受信信号のモードおよびガードと回路設定のモードおよびガードが一致したため、絶対値加算出力（Ｎ１３）は、図１６で説明した場合のように伝送シンボル期間を周期とするきれいなピークを有することになる。ピーク位置情報パルス（Ｎ１４ａ）は絶対値加算出力（Ｎ１３）が変化した場合であっても周期は等しい。
【０１０３】
一方、モード設定およびガード設定から算出される算出伝送シンボルパルス（Ｎ１４ｂ）は受信信号のモードおよびガードと回路設定のモードおよびガードが一致すると受信信号の伝送シンボル期間を周期とするパルスとなる。したがってピーク位置情報パルス（Ｎ１４ａ）と算出伝送シンボルパルス（Ｎ１４ｂ）の周期が一致し、ガード判定回路３１１はガードが適切であるとモード／ガード設定回路３１２に伝達する。モード／ガード設定回路３１２は応じてガードの設定値を１／８に確定する。
【０１０４】
なお、参考として回路設定のガードが受信信号のガードよりも広い場合についても説明しておく。
【０１０５】
図１１は、受信信号がモード２，ガード１／８で、回路設定がモード２，ガード１／４の場合におけるガード判定回路３１１の動作を説明するための動作波形図である。
【０１０６】
図１１を参照して、受信信号と回路設定のモードが一致しており、この場合において受信信号のガードよりも回路設定のガードが広いので、絶対値加算出力（Ｎ１３）は図１７で説明したような波形を示しピーク値はやや小さくなる。メモリ制御回路３０９がこのピーク値の周期を正しく検出したときには、ピーク位置情報パルス（Ｎ１４ａ）は図８〜図１０で示した場合と同様に受信信号の伝送シンボル期間の周期を有する。
【０１０７】
一方、モード設定およびガード設定から算出される算出伝送シンボルパルス（Ｎ１４ｂ）は実際の受信信号の伝送シンボルパルス期間よりも周期が長くなってしまうため、やはりガード判定回路３１１はガードの設定が不適切であることをモード／ガード設定回路３１２に伝達する。
【０１０８】
以上図８〜図１１で説明したように、受信信号の信号波形から得られる伝送シンボル周期とモード設定およびガード設定から算出される伝送シンボル周期を比較することで、ガードが判定できることがわかる。
【０１０９】
図１２は、図３におけるモード・ガード判定／設定部２３６の判定手順を説明するためのフローチャートである。
【０１１０】
図１２を参照して、まずステップＳ１においてモード／ガード設定回路３１２は、初期値としてモードを有効シンボル期間の最も短いモード１に設定し、ガードを最も短い１／３２に設定する。このように判定する周期を最も短い設定からはじめることにより判定し時間の増加を抑えている。
【０１１１】
続いてステップＳ２においてモード判定回路３１０によってモード判定が行なわれる。モード判定の結果が不適切である場合にはステップＳ３に進み現在のモードがモード１であればモード２に現在のモードがモード２であればモード３に再設定がされる。なお、ガードの設定値は１／３２に固定されている。
【０１１２】
モード判定の際のガードのデフォルト設定値を１／３２とするのは、ガードを最小に設定しておけば、図５で示したようにガードが異なっていてもモードの設定が正しければ絶対値加算器出力（Ｎ１３）はある値以上のピークレベルを示すからである。
【０１１３】
ステップＳ３においてモードの際設定が行なわれると、再びステップＳ２に進みモード判定回路３１０によるモード判定が行なわれる。
【０１１４】
モード判定結果が適切である場合には、ステップＳ４においてモード／ガード設定回路３１２はモードを現在の設定モードに確定する。一方ガードの設定値は１／３２に設定されている。そして次にステップＳ５に進みガード判定回路３１１によるガード判定が行なわれる。ガード判定結果が不適切である場合には、ステップＳ６に進む。ステップＳ６ではモードはステップＳ４で確定された値に固定されている。
【０１１５】
そしてガードの現在の設定が１／３２であればモード／ガード設定回路３１２はガードの設定を１／１６に再設定する。モード／ガード設定回路３１２は、現在の設定値が１／１６である場合には１／８に再設定する。モード／ガード設定回路３１２は、現在の設定が１／８である場合には１／４にガードを再設定する。そしてステップＳ５に進み再びガード判定が行なわれる。
【０１１６】
ステップＳ５においてガード判定の結果ガードの設定が良好である場合には、ステップＳ７に進む。ステップＳ７ではモード／ガード設定回路３１２は、モードに加えてガードも現在の設定値に確定する。
【０１１７】
以上説明した手順でモードおよびガードの判定および設定を行なうことにより、ＯＦＤＭ復調回路の規模を大幅に削減しながら、短時間で、誤判定のないモードおよびガードの判定が可能となる。
【０１１８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１１９】
【発明の効果】
本発明によれば、ＯＦＤＭ復調回路の規模を大幅に削減しながら、モードおよびガードの判定および設定を自動で行なうことが可能となる。また、所定の手順でモードおよびガードの判定および設定を行なうことにより、ＯＦＤＭ復調回路の規模を大幅に削減しながら、短時間で、誤判定のないモードおよびガードの判定が可能となる。
【図面の簡単な説明】
【図１】  本発明のデジタル放送受信装置の全体構成を示す概略ブロック図である。
【図２】  図１におけるＯＦＤＭ復調部１０２の構成を示すブロック図である。
【図３】  図２におけるモード／ガード自動判定回路２０６の構成を示すブロック図である。
【図４】  受信信号がモード２，ガード１／８であり、回路設定がモード１，ガード１／３２である場合の動作を説明するための動作波形図である。
【図５】  受信信号がモード２，ガード１／８であり、回路設定がモード２，ガード１／３２である場合のモード／ガード自動判定回路２０６の動作を説明するための動作波形図である。
【図６】  受信信号がモード２，ガード１／８であり、回路設定がモード３，ガード１／３２である場合のモード／ガード自動判定回路２０６の動作を説明するための波形図である。
【図７】  受信信号のガードが１／３２であり、回路設定のガードが１／８である場合のモード／ガード自動判定回路２０６の動作を説明するための動作波形図である。
【図８】  受信信号がモード２，ガード１／８で、回路設定がモード２，ガード１／３２の場合のモード／ガード自動判定回路２０６のガード判定動作を説明するための動作波形図である。
【図９】  受信信号がモード２，ガード１／８で、回路設定がモード２，ガード１／１６である場合のガード判定回路３１１の動作を説明するための動作波形図である。
【図１０】  受信信号がモード２，ガード１／８であり、回路設定がモード２，ガード１／８である場合のガード判定回路３１１の動作を説明するための動作波形図である。
【図１１】  受信信号がモード２，ガード１／８で、回路設定がモード２，ガード１／４の場合におけるガード判定回路３１１の動作を説明するための動作波形図である。
【図１２】  図３におけるモード・ガード判定／設定部２３６の判定手順を説明するためのフローチャートである。
【図１３】  ＯＦＤＭ変調信号を説明するための波形図である。
【図１４】  従来の有効シンボル期間長およびガード期間長を自動判定する回路構成を示すブロック図である。
【図１５】  図１４に示したモード／ガード自動判定回路の動作を説明するための波形図である。
【図１６】  移動平均回路に設定されたガード期間が実際のガード期間と等しい場合について説明するための波形図である。
【図１７】  移動平均回路に設定されたガード期間が実際のガード期間よりも広い場合について説明するための波形図である。
【図１８】  移動平均回路に設定されたガード期間が実際のガード期間よりも狭い場合について説明するための波形図である。
【図１９】  ＩＩＲフィルタ５０６の動作を説明するための波形図である。
【符号の説明】
１００  チューナ、１０２  ＯＦＤＭ復調部、１０４  ＴＳデコーダ、１１０ＭＰＥＧデコード部、１２０  付加音生成器、１２２  ＰＣＭデコーダ、１３０  オンスクリーンディスプレイ処理部、１４４  演算処理部、１４６  高速デジタルインターフェイス、１４８  内蔵蓄積デバイス、１５０  モデム、１５２カードインターフェイス、１６０  合成器、１６２  音声出力端子、１６４  映像出力端子、１８０  外部蓄積デバイス、２００  Ａ／Ｄ変換器、２０２  Ｉ／Ｑ分離部、２０４  キャリア同期部、２０６  モード／ガード自動判定回路、２０８  ＦＦＴ回路、２１０  ＡＦＴ回路、２１２  フレームデコード回路、２１４  等化回路、２１６  周波数デインタリーブ回路、２１８  時間デインタリーブ回路、２２０  デマッピング回路、２２２  ビットデインタリーブ回路、２２４  ビタビ復号回路、２２８  ＴＳ再生回路、２３０  ＲＳ復号回路、２３２ガードインターバル相関検出部、２３４  シンボル同期回路、２３６  モード・ガード設定／判定部、２３８  クロック同期・再生回路、３０１  入力端子、３０２  有効シンボル期間遅延メモリ、３０３  複素乗算回路、３０４  移動平均回路、３０５  絶対値加算回路、３０６  ＩＩＲフィルタ、３０７  シンボル期間遅延メモリ、３０８  シンボルパルス生成回路、３０９  メモリ制御回路、３１０  モード判定回路、３１１  ガード判定回路、３１２  モード／ガード設定回路、３１３，３１４  端子、３１６  メモリ制御回路、３１７  係数回路、３１８  加算器、１０００  デジタル放送受信装置、１００２  音声出力部、１００４  表示部。
【図１】
0003989173.tif 000002
【図２】
0003989173.tif 000003
【図３】
0003989173.tif 000004
【図４】
0003989173.tif 000005
【図５】
0003989173.tif 000006
【図６】
0003989173.tif 000007
【図７】
0003989173.tif 000008
【図８】
0003989173.tif 000009
【図９】
0003989173.tif 000010
【図１０】
0003989173.tif 000011
【図１１】
0003989173.tif 000012
【図１２】
0003989173.tif 000013
【図１３】
0003989173.tif 000014
【図１４】
0003989173.tif 000015
【図１５】
0003989173.tif 000016
【図１６】
0003989173.tif 000017
【図１７】
0003989173.tif 000018
【図１８】
0003989173.tif 000019
【図１９】
0003989173.tif 000020