(57)【特許請求の範囲】
【請求項１】
サブマウント基板と、
前記サブマウント基板の表面上に形成され、複数の端面を有するはんだバリア膜と、
前記はんだバリア膜の上部表面および端面を覆うように形成された、溶融して半導体素子を接合するためのはんだ膜と、
前記サブマウント基板と前記はんだバリア膜との間に形成され、前記はんだバリア膜の端面より外側に延在するとともに前記はんだ膜の端部下に位置する部分を含む電極膜とを備え、
前記はんだ膜に前記半導体素子が接合されていない状態で、前記はんだ膜の端部は前記電極膜において前記はんだ膜の端部下に位置する部分に接触している、サブマウント。
【請求項２】
前記電極膜は、前記はんだ膜の端部より外側に延在する延在部を含む、請求項１に記載のサブマウント。
【請求項３】
前記サブマウント基板と前記はんだバリア膜との間において、前記サブマウント基板の表面に接触するように形成された密着膜と、
前記密着層上に形成された拡散防止膜とを備え、
前記電極膜は前記拡散防止膜上に配置されている、請求項１または２に記載のサブマウント。
【請求項４】
前記密着膜はチタンを含み、前記拡散防止膜は白金を含み、前記電極膜は金を含み、前記はんだバリア膜は白金を含み、前記はんだ膜は金錫系はんだを含む、請求項３に記載のサブマウント。
【請求項５】
前記電極膜上において、前記はんだバリア膜と間隔を隔てて形成された凸部を備える、請求項１〜４のいずれか１項に記載のサブマウント。
【請求項６】
前記サブマウント基板は窒化アルミニウムを含む、請求項１〜５のいずれか１項に記載のサブマウント。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、サブマウントに関し、より特定的には、半導体レーザ素子を搭載するサブマウントに関する。
【０００２】
【従来の技術】
従来、半導体レーザ素子を備える半導体装置が知られている。このような半導体装置の一種は、図１５に示すようにサブマウント１０３に半導体レーザ素子１０２を搭載することにより製造される。図１５は、従来の半導体装置の製造方法を説明するための断面模式図である。図１５を参照して、従来の半導体装置の製造方法を説明する。
【０００３】
図１５に示すように、従来の半導体装置の製造方法では、まず半導体レーザ素子１０２を搭載するためのサブマウント１０３を準備する。サブマウント１０３は、窒化アルミニウム（ＡｌＮ）を含む基板１０４と、基板１０４上に形成されたチタン（Ｔｉ）を含む膜および白金（Ｐｔ）を含む膜の積層膜１０５（Ｔｉ／Ｐｔ積層膜１０５）と、このＴｉ／Ｐｔ積層膜１０５上に形成された電極層としての金（Ａｕ）膜１０６と、このＡｕ膜１０６上に形成された白金（Ｐｔ）を含むはんだバリア膜１０７と、はんだバリア膜１０７上に形成された金（Ａｕ）錫（Ｓｎ）系はんだを含むはんだ１０８とからなる。サブマウント１０３において、Ｔｉ／Ｐｔ積層膜１０５、Ａｕ膜１０６、はんだバリア膜１０７およびはんだ１０８を形成する方法は、従来の蒸着法、スパッタリング法あるいはめっき法などの成膜方法およびフォトリソグラフィ法あるいはメタルマスク法などのパターニング方法を用いることができる。
【０００４】
図１５に示したようなサブマウント１０３を準備した後、サブマウント１０３のはんだ１０８を加熱・溶融した状態で半導体レーザ素子１０２を矢印１１４に示すようにはんだ１０８上の所定の位置に搭載する（ダイボンド工程を実施する）。この後、はんだ１０８を冷却して凝固させる。この結果、はんだ１０８によってレーザ素子１０２がサブマウント１０３上に接着固定される。この後、図示しないヒートシンクにサブマウント１０３の裏面側をはんだなどで接続・固定することにより、半導体レーザ素子を備える半導体装置を得ることができる。
【０００５】
【発明が解決しようとする課題】
図１５に示したような工程により製造される従来の半導体装置では、以下のような問題があった。すなわち、半導体レーザ素子１０２（図１５参照）をサブマウント１０３（図１５参照）に搭載する際、図１６に示すように半導体レーザ素子１０２の端面１１２上にはんだ１０８が部分的にはい上がった（はんだ１０８の一部が半導体レーザ素子１０２の端面１１２を部分的に覆った状態となっている）はい上がり部１３０が形成される場合があった。図１６は従来の半導体装置の問題点を説明するための断面模式図である。
【０００６】
一方で、近年の半導体レーザ素子の高出力化に伴い、放熱性に優れた下面発光型の半導体レーザ素子１０２（図１６参照）が用いられるようになってきている。下面発光型の半導体レーザ素子１０２では、レーザ光の発振部（発光部）が半導体レーザ素子１０２の下面側（はんだ１０８（図１６参照）との接合部側）に形成されている。このように、熱を発生する発光部をサブマウント１０３により近い位置に配置することにより、放熱特性の優れた半導体装置を得ることができる。
【０００７】
このような下面発光型の半導体レーザ素子１０２において、図１６に示すように、その端面１１２上にはんだ１０８がはい上がると、発光部においてはんだ１０８による短絡などの不良が発生する。このため、半導体レーザ素子１０２においてレーザ光の発振ができなくなるといった不良が発生する場合があった。この結果、半導体装置の歩留りが低下することになっていた。
【０００８】
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、半導体レーザ素子の端面上へのはんだのはい上がりを防止することが可能なサブマウントを提供することである。
【０００９】
【課題を解決するための手段】
この発明に従ったサブマウントは、サブマウント基板と、サブマウント基板の表面上に形成され、複数の端面を有するはんだバリア膜と、はんだバリア膜の上部表面および端面を覆うように形成された、溶融して半導体素子を接合するためのはんだ膜と、サブマウント基板とはんだバリア膜との間に形成され、はんだバリア膜の端面より外側に延在するとともにはんだ膜の端部下に位置する部分を含む電極膜とを備える。はんだ膜に半導体素子が接合されていない状態で、はんだ膜の端部は電極膜においてはんだ膜の端部下に位置する部分に接触している。
【００１０】
このようにすれば、サブマウントに半導体レーザ素子などの半導体素子を搭載するため、半導体素子とサブマウントとを接合するためのはんだ膜を溶融した状態で、溶融したはんだ膜上に半導体素子を搭載すれば、半導体素子とはんだ膜との間の領域から外側へと流動したはんだ膜の一部は、はんだバリア膜下に位置する電極膜などの下地膜表面上に流れることになる。このため、半導体素子とはんだ膜との間の領域から外側へと流動したはんだ膜の一部が、半導体素子の端面上にはい上がるといった現象（はい上がり）の発生を抑制できる。この結果、サブマウントを用いた半導体装置について、はんだ膜のはい上がりに起因する不良の発生を抑制できる。したがって、半導体装置の歩留りの低下を抑制できる。このとき、はんだバリア膜下に位置する電極膜などの下地膜は、はんだ膜との濡れ性が半導体装置より良好な材料を含むことが好ましい。
【００１６】
また、上記サブマウントでは、はんだ膜の溶融時に、はんだ膜の端部を電極膜の上部表面に接触させることができる。つまり、電極膜を、はんだ膜の端部が接触・流動するための下地膜として利用できる。
【００１７】
上記サブマウントにおいて、電極膜は、はんだ膜の端部より外側に延在する延在部を含んでいてもよい。
【００１８】
この場合、はんだ膜が溶融した際に、はんだ膜の端部がはんだ膜の中央部から外側へと流動することが可能な領域を電極膜の表面において確保することができる。したがって、はんだ膜の溶融時には、半導体素子とはんだ膜との間の領域から外側へと流動したはんだ膜の一部が電極膜の延在部の表面へと流動するので、はんだ膜の一部が半導体素子の端面上にはい上がるといった現象の発生を効果的に抑制できる。
【００２１】
上記サブマウントは、サブマウント基板とはんだバリア膜との間において、サブマウント基板の表面に接触するように形成された密着膜と、密着層上に形成された拡散防止膜とを備えていてもよく、電極膜は拡散防止膜上に配置されていてもよい。
【００２２】
この場合、はんだ膜上に搭載される半導体素子と、サブマウント基板とを確実に接続できるので、サブマウントを用いた半導体装置の信頼性を向上させることができる。
【００２３】
上記サブマウントにおいて、密着膜はチタンを含んでいてもよく、拡散防止膜は白金を含んでいてもよく、電極膜は金を含んでいてもよく、はんだバリア膜は白金を含んでいてもよく、はんだ膜は金錫系はんだを含んでいてもよい。
【００２４】
この場合、上述のような材料は、それぞれの膜の材料として特に適しているため、サブマウントの信頼性を向上させることができる。
【００２５】
上記サブマウントは、電極膜上において、はんだバリア膜と間隔を隔てて形成された凸部を備えていてもよい。
【００２６】
この場合、はんだ膜が溶融した際、電極膜上を流動するはんだ膜の端部を上記凸部によりせき止めることができる。つまり、凸部により、溶融したはんだ膜の端部が流動する領域を予め規定することができる。したがって、溶融したはんだ膜の端部が、電極膜の表面に形成された他の部分（たとえば、ボンディングパッド部）に到達して、サブマウントを用いた半導体装置が正常に作動しなくなる（たとえば電気的な接触不良が発生する）といった問題の発生を抑制できる。
【００２７】
上記サブマウントにおいて、サブマウント基板は窒化アルミニウムを含んでいてもよい。
【００２８】
この場合、窒化アルミニウムは熱伝導率が高いため、放熱特性の優れたサブマウントを得ることができる。
【００３０】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００３１】
（実施の形態１）
図１は、本発明によるサブマウントを用いた半導体装置の実施の形態１を示す断面模式図である。図２は、図１の線分ＩＩ−ＩＩにおける部分断面模式図である。図１および図２を参照して、本発明によるサブマウントを用いた半導体装置の実施の形態１を説明する。
【００３２】
図１および図２に示すように、半導体装置１は、サブマウント３にレーザ素子２が搭載された構造を有している。サブマウント３は、窒化アルミニウム（ＡｌＮ）を含むサブマウント基板としての基板４と、密着膜としてのチタン（Ｔｉ）を含む膜および拡散防止膜としての白金（Ｐｔ）を含む膜の積層膜５（Ｔｉ／Ｐｔ積層膜５）と、このＴｉ／Ｐｔ積層膜５上に形成された電極膜としての金（Ａｕ）膜６と、このＡｕ膜６上に形成され、白金（Ｐｔ）を含むはんだバリア膜７と、はんだバリア膜７を覆うとともに、Ａｕ膜６の上部表面に接触するように形成された金（Ａｕ）錫（Ｓｎ）系はんだを含むはんだ８とからなる。Ａｕ膜６の上部表面において、はんだバリア膜７が配置された領域と隣接する領域には、ボンディングパッド部９が配置されている。なお、上述のような密着膜、拡散防止膜などを形成することで、サブマウント３の基板４とレーザ素子２とを確実に接続できる。したがって、半導体装置１の信頼性を向上させることができる。
【００３３】
レーザ素子２とサブマウント３とは、はんだ膜としてのはんだ８によって接続されている。図１に示すように、レーザ素子２の幅よりもはんだバリア膜７の幅の方が小さくなっている。そして、レーザ素子２をサブマウント３へと接続するはんだ８の外周部１０は、はんだバリア膜７の外周部を囲むとともにＡｕ膜６の上部表面に接触した状態となっている。また、端部としての外周部１０の側面は、Ａｕ膜６の上部表面に対して傾斜した状態となっている。
【００３４】
また、図２に示すように、レーザ素子２のレーザが出射される側の素子端面１２と、はんだ端面１１とはんだバリア膜端面１３とは、ほぼ同一平面上に存在するように配置されている。この結果、はんだ８の外周部１０は、はんだバリア膜７の１つの端面（はんだ端面１１（図２参照））以外の全ての端面から外側に延在するように形成されることになる。なお、はんだ８の外周部１０は、はんだバリア膜７の複数の端面の少なくとも一部から外側に延在するように配置されていればよい。また、はんだ８の外周部１０は、レーザ光が出射される端面１２も含めた全ての端面から外側に延在するように配置されていてもよい。
【００３５】
このように、はんだバリア膜７の上部表面および端面の少なくとも一部を覆うようにはんだ８が配置されるとともに、はんだ８の外周部１０の少なくとも一部がＡｕ膜６の上部表面と接触しているため、後述する製造工程において示すように、レーザ素子２をサブマウント３へとダイボンドする際、溶融したはんだ８がレーザ素子２の端面上にはい上がることなく、Ａｕ膜６の上部表面においてはんだ８が横方向に広がることになる（レーザ素子２の端面にはんだ８がはい上がることを防止できる）。これは、Ａｕ膜６に対するはんだ８の濡れ性が、レーザ素子２に対するはんだ８の濡れ性より良好なためである。この結果、レーザ素子２においてレーザ発光部の端面をはんだ８が覆う、あるいはレーザ発光部がはんだ８によって短絡するといったことに起因して、レーザ素子２でのレーザ光の発振ができなくなるという問題の発生を抑制できる。なお、電極膜としてのＡｕ膜６に代えて、他の材料を電極膜の材料として用いる場合、はんだ８との濡れ性がレーザ素子２の表面より良好な材料を用いることが好ましい。
【００３６】
図１および２に示した半導体装置においては、サブマウント３を構成する基板４の材料として、セラミック、半導体、あるいは金属を用いてもよい。基板４を構成する材料としてのセラミックとしては、たとえば上述した窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ3Ｎ4）などを主成分としたものを挙げることができる。また基板４を構成する材料としての半導体としては、たとえばシリコン（Ｓｉ）を挙げることができる。また基板４を構成する材料としての金属としては、たとえば銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）およびこれらを含む合金ならびに複合材料を用いることができる。
【００３７】
基板４としては、熱伝導率の高い材料を用いることが好ましい。基板４の熱伝導率としては、好ましくは１００Ｗ／ｍＫ以上であり、より好ましくは１７０Ｗ／ｍＫ以上である。また、基板４の熱膨張係数は、レーザ素子２を構成する材料の熱膨張係数に近似していることが好ましい。たとえば、レーザ素子２を構成する材料としてガリウム砒素（ＧａＡｓ）あるいはインジウムリン（ＩｎＰ）などを用いる場合、基板４の熱膨張係数は、好ましくは１×１０-5／Ｋ以下であり、より好ましくは５×１０-6／Ｋ以下である。
【００３８】
基板４としてセラミックを用いた場合、基板４の上面とその上面に対向する下面との間を接続するようなスルーホールあるいはその内部に導体（ビアフィル）が充填されたビアホールが形成されていてもよい。ビアホールに充填される導体（ビアフィル）の主成分としては、望ましくは高融点金属、特にタングステン（Ｗ）やモリブデン（Ｍｏ）を用いることができる。なお、上述の導体としては、タングステンやモリブデンなどの金属導体にさらにチタン（Ｔｉ）などの遷移金属、あるいはガラス成分や基板４を形成する基材の材料（たとえば窒化アルミニウム（ＡｌＮ））が含まれていてもよい。
【００３９】
基板４の表面粗さはＲａで１μｍ以下であることが好ましく、より好ましくはＲａで０．１μｍ以下である。また、基板４の平面度は５μｍ以下であることが好ましく、より好ましくは１μｍ以下である。Ｒａが１μｍを超えるか、平面度が５μｍを超える場合、レーザ素子２の接合時に、サブマウント３とレーザ素子２との間に隙間が発生し、レーザ素子２を冷却する効果が低下することがある。なお、平面度とは平面形体の幾何学的に正しい平面からの狂いの大きさをいい、ＪＩＳ規格（ＪＩＳＢ０６２１）に規定されている。
【００４０】
また、Ｔｉ／Ｐｔ積層膜５を構成するＴｉ膜（チタン（Ｔｉ）を含む膜）は、基板４の上部表面に接触するように形成された、基板４との密着性が良好な材料からなるいわゆる密着層（密着膜）である。この密着層を構成する材料としては、例えば上述したチタン（Ｔｉ）、さらにクロム（Ｃｒ）、ニッケルクロム合金（ＮｉＣｒ）、タンタル（Ｔａ）、およびこれらの化合物を用いることができる。
【００４１】
また、Ｔｉ／Ｐｔ積層膜５を構成する白金（Ｐｔ）膜は、Ｔｉ膜の上部表面上に形成されたいわゆる拡散防止層（拡散防止膜）である。拡散防止層の材料としては、例えば上述した白金（Ｐｔ）、さらにパラジウム（Ｐｄ）、ニッケルクロム合金（ＮｉＣｒ）、タングステンチタニウム（ＴｉＷ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などを用いることができる。また、Ａｕ膜６はいわゆる電極層（電極膜）であって、通常はＡｕを主成分とした膜が用いられる。
【００４２】
はんだバリア膜７の材料としては、白金（Ｐｔ）、ニッケルクロム合金（ＮｉＣｒ）、ニッケル（Ｎｉ）などを用いることができる。また、はんだ８の材料としては、金錫（ＡｕＳｎ）系はんだ、金ゲルマニウム（ＡｕＧｅ）系はんだ、鉛錫（ＰｂＳｎ）系はんだ、インジウム錫（ＩｎＳｎ）系はんだ、銀錫（ＡｇＳｎ）系はんだなどの合金はんだ、あるいはこれらの合金はんだもしくは上述の合金はんだを構成する金属の積層体を用いることができる。なお、はんだ８として金錫（ＡｕＳｎ）系はんだを用いる場合、その組成比としては金（Ａｕ）が６５質量％以上８５質量％以下あるいは金（Ａｕ）が５質量％以上２０質量％以下であることが好ましい。
【００４３】
なお、上述のＴｉ／Ｐｔ積層膜５、Ａｕ膜６、はんだバリア膜７およびはんだ８を、以下メタライズ層ともいう。そして、これらのメタライズ層の形成方法としては、従来用いられる成膜方法を適宜用いることができる。具体的には、上述のメタライズ層の形成方法として、蒸着法、スパッタリング法などの薄膜形成方法、あるいはめっき法などを用いることができる。また、上述のＴｉ／Ｐｔ積層膜５、Ａｕ膜６、はんだバリア膜７およびはんだ８を、所定のパターンを有するように形成するパターニング方法としては、フォトリソグラフィ法、メタルマスク法などを用いることができる。
【００４４】
上述のＴｉ／Ｐｔ積層膜５を構成する密着層としてのチタン（Ｔｉ）膜の厚さは、好ましくは０．０１μｍ以上１．０μｍ以下である。Ｔｉ／Ｐｔ積層膜５を構成する拡散防止層としての白金（Ｐｔ）膜の厚さは好ましくは０．０１μｍ以上１．５μｍ以下である。電極層としてのＡｕ膜６の厚さは好ましくは０．１μｍ以上１０μｍ以下である。はんだバリア膜７の厚さは好ましくは０．０１μｍ以上１．５μｍ以下である。はんだ８の厚さは好ましくは０．１μｍ以上１０μｍ以下である。
【００４５】
半導体レーザ素子としてのレーザ素子２は、例えばＧａＡｓ半導体あるいはＩｎＰ半導体、すなわちＩＩＩ−Ｖ族化合物半導体を用いたレーザ発光素子であってもよい。また、レーザ素子２は、上面発光型もしくは下面発光型のいずれでもよい。なお、下面発光型（レーザ素子２とはんだ８との接合部に対向するレーザ素子２の側面側においてレーザ素子２の発光部が形成されている方式）のレーザ素子２を用いた場合、発熱部である発光部が基板４により近い位置に配置されることから、半導体装置１の放熱性を向上させることができる。そして、このような下面発光型のレーザ素子２を用いた場合、従来の問題点として挙げたはんだ８のレーザ素子２側面へのはい上がりによる不良の発生確率が大きくなることから、本発明による効果が特に顕著である。
【００４６】
レーザ素子２の表面にはシリコン酸化膜（ＳｉＯ2）などの絶縁層および金（Ａｕ）などの電極層といったメタライズ層が形成される。電極層としての金（Ａｕ）層の厚さは、はんだ８との良好な濡れ性を確保するために０．１μｍ以上１０μｍ以下であることが好ましい。
【００４７】
なお、図１および図２に示した半導体装置は、ヒートシンクにはんだなどを用いて接続されていてもよい。具体的には、基板４においてＴｉ／Ｐｔ積層膜５が形成された表面とは反対側に位置する裏面上に密着層、拡散防止層などを形成した後、基板４の裏面側にシート状のはんだを介してヒートシンクを配置する。ヒートシンクと基板４とは、基板４の裏面側に配置された上記はんだにより接続・固定される。なお、ヒートシンクと基板４とを接合するためのはんだについては、上記のようなシート状のはんだ（はんだ箔）を用いてもよいし、あらかじめヒートシンクの表面上にはんだを配置しておいてもよい。また、あらかじめ基板４の裏面のメタライズ層上にはんだ層を形成しておいてもよい。その場合は、レーザ素子２とヒートシンクとを同時に基板４に接合することが好ましい。
【００４８】
ヒートシンクの材料としては、たとえば金属あるいはセラミックなどを用いることができる。ヒートシンクを構成する金属としては、たとえば銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）およびこれらの金属を含む合金および複合材料を用いることができる。なお、ヒートシンクの表面にはニッケル（Ｎｉ）、金（Ａｕ）およびこれらの金属を含む膜を形成する表面処理を施すことが好ましい。表面処理の方法としては、蒸着法あるいはめっき法などを用いることができる。ヒートシンクの熱伝導率は高いことが好ましい。ヒートシンクの熱伝導率としては、好ましくは１００Ｗ／ｍＫ以上である。
【００４９】
次に、図１および図２に示した半導体装置の製造方法を簡単に説明する。図３は、図１および２に示した半導体装置の製造方法を説明するための断面模式図である。
【００５０】
図３に示すように、レーザ素子２を搭載するためのサブマウント３を準備する。サブマウント３において、Ｔｉ／Ｐｔ積層膜５、Ａｕ膜６、はんだバリア膜７およびはんだ８を形成する方法は、従来の蒸着法、スパッタリング法あるいはめっき法などの成膜方法およびフォトリソグラフィ法あるいはメタルマスク法などのパターニング方法を用いることができる。
【００５１】
半導体装置１（図１参照）を構成するサブマウント３においては、図３に示すようにはんだバリア膜７の幅Ｗ0よりも、はんだ８の幅Ｗ1の方が広くなっている。具体的には、はんだ８ははんだバリア膜７を覆うように形成されるとともに、はんだバリア膜７の端面の少なくとも一部から外側に延在する端部１５を有する。また、はんだ８の端部１５の少なくとも一部がＡｕ膜６の上部表面の部分３２に接触するように構成されている。
【００５２】
また、サブマウント３に搭載されるべきレーザ素子２の幅Ｗ2よりも、はんだバリア膜７の幅Ｗ0は小さくなっている。また、はんだ８の幅Ｗ1は、レーザ素子２の幅Ｗ2とほぼ等しくなっている。なお、はんだ８の幅Ｗ1はレーザ素子２の幅Ｗ2より大きくなっていてもよいし、小さくなっていてもよい。また、はんだバリア膜７の幅Ｗ0はレーザ素子２の幅Ｗ2とほぼ同等であってもよいし、幅Ｗ2より大きくなっていてもよい。電極層であるＡｕ膜６の幅は、はんだ８の幅Ｗ1よりも大きく、かつ、レーザ素子２の幅Ｗ2よりも大きくなっている。また、Ａｕ膜６の幅は、レーザ素子２接合時のはんだ８の横方向への流動を促進するために、はんだ８やレーザ素子２の幅よりも充分大きいことが好ましい。さらに、はんだ８の全ての端面から外側に延在していてもかまわない。
【００５３】
図３に示したようなサブマウント３を準備した後、サブマウント３のはんだ８を加熱・溶融した状態でレーザ素子２を矢印１４に示すように所定の位置に搭載する（ダイボンド工程を実施する）。この後、はんだ８を冷却して凝固させる。この結果、はんだ８によってレーザ素子２がサブマウント３上に接着固定される。このとき、溶融したはんだ８の端部１５がＡｕ膜６の上部表面と接触しているため、レーザ素子２をダイボンドする際に、溶融したはんだ８がレーザ素子２の端面にはい上がることなく、Ａｕ膜６の上部表面上において横方向に広がるように（延在部３３上へと）流動する。この結果、レーザ素子２の側壁面上にはんだ８の一部がはい上がることを防止できる。したがって、レーザ素子２におけるレーザ光の発振を確実に行うことが可能な半導体装置１（図１参照）を得ることができる。
【００５４】
なお、はんだ８は、はんだバリア膜７の１つの端面（レーザ素子２のレーザ出射面と同じ方向に面する端面）以外の全ての端面から外側に延在する端部を有するように形成されていてもよい。また、はんだバリア膜７の１つの端面以外の全ての端面側において、はんだ８の端部がＡｕ膜６の上部表面に接触していてもよい。このとき、Ａｕ膜６は、上記はんだバリア膜７の１つの端面以外の全ての端面より外側に延在するとともに、はんだ端部１５下に位置する部分３２およびはんだ端部１５より外側に延在する延在部３３を含んでいてもよい。このようにすれば、はんだバリア膜７の１つの端面以外の全ての端面側において、溶融したはんだ端部１５が下地膜としてのＡｕ膜６表面を延在部３３へ流動することが可能になる。このため、レーザ素子２の端面の大部分について、はんだ８のはい上がりの発生を抑制できる。
【００５５】
図４は、図１および図２に示した半導体装置の製造工程の参考例を説明するための断面模式図である。図４は図３に対応する。図４を参照して、図１および図２に示した半導体装置の製造方法の参考例を説明する。
【００５６】
図４に示すように、図１および図２に示した半導体装置の製造方法の参考例は、基本的に図３に示した半導体装置の製造方法と同様であるが、サブマウント３の構造が異なる。図４に示した半導体装置の製造方法において用いるサブマウント３では、はんだ８が、はんだバリア膜７の上部表面を覆うとともに、はんだバリア膜７の端面１６上に部分的に延在する端部１５を有するように形成されている。また、レーザ素子２をダイボンドする前では、図４に示すようにはんだ８の端部１５ははんだバリア膜７の端面から外側へ突出するように形成されているが、Ａｕ膜６の上部表面に接触してはいない。
【００５７】
このようなサブマウント３を用いて、図３において示したダイボンド工程と同様の工程を実施すると、溶融したはんだ８の端部１５は重力によってＡｕ膜６の上部表面に接触する。そして、レーザ素子２をダイボンドする際にはＡｕ膜６の上部表面を横方向に溶融したはんだ８の端部１５が流動する。この結果、図３に示した半導体装置の製造方法と同様に、レーザ素子２の端面上にはんだ８が部分的にはい上がることを防止できる。
【００５８】
（実施の形態２）
図５は、本発明によるサブマウントを用いた半導体装置の実施の形態２を示す断面模式図である。図５を参照して、本発明によるサブマウントを用いた半導体装置の実施の形態２を説明する。
【００５９】
図５に示した半導体装置１は、図１および図２に示した半導体装置と同様の構造を備えるが、Ａｕ膜６の上部表面上において、はんだバリア膜７とボンディングパッド部９との間に凸部としての流れ止め部１７が形成されている。流れ止め部１７は、はんだバリア膜７と同じ材質で構成されていてもよいし、異なる材質で構成されていてもよい。流れ止め部１７がはんだバリア膜７と同じ材質で構成される場合は、流れ止め部１７ははんだバリア膜７と同時に形成されていてもよい。そして、はんだ８の外周部１０は、流れ止め部１７の側壁面と接触した状態になっている。また、流れ止め部１７は、ボンディングパッド部９とはんだバリア膜７との間において、はんだバリア膜７の側壁に沿ってはんだバリア膜７の側壁の幅とほぼ等しい長さとなるように、図５の紙面に垂直方向に延在するように形成されていてもよいし、はんだバリア膜７の側壁の一部のみと対向するように形成されていてもよい。
【００６０】
このような半導体装置１では、流れ止め部１７が形成されているため、後述する製造方法において示すように、レーザ素子２をダイボンドする際に溶融したはんだ８がボンディングパッド部９側へと必要以上に流動することを防止できる。
【００６１】
図６は、図５に示した半導体装置の製造方法を説明するための断面模式図である。図６を参照して、図５に示した半導体装置の製造方法を説明する。
【００６２】
図６に示すように、まず図５に示した半導体装置１を構成するサブマウント３を準備する。サブマウント３を準備する工程は、基本的には図３に示したサブマウント３を準備する工程と同様であるが、はんだバリア膜７を形成する際にはんだバリア膜７と同一レイヤによって流れ止め部１７を形成する。はんだバリア膜７および流れ止め部１７の形成方法としては、どのような成膜方法およびパターニング方法を用いてもよい。たとえば、フォトリソグラフィ法を用いてはんだバリア膜７および流れ止め部１７となるべき領域以外の領域についてＡｕ膜６上にレジスト膜（図示せず）を形成する。そして、その上から白金膜などの金属膜を形成した後、レジスト膜を剥離することにより金属膜を部分的に除去する。このようにしてはんだバリア膜７および流れ止め部１７を形成することができる。また、メタルマスク法を用いてはんだバリア膜７および流れ止め部１７を形成してもよい。
【００６３】
次に、レーザ素子２のダイボンド工程を実施する。具体的には、まずサブマウント３を加熱してはんだ８を溶融した状態にする。そして、レーザ素子２をサブマウント３との位置関係において相対的に矢印１４に示す方向（サブマウント３側に向かう方向）に移動させて、はんだ８にレーザ素子２を接触・固定する。この結果、はんだ８によってサブマウント３にレーザ素子２が固定される。
【００６４】
このレーザ素子２のダイボンド時に、溶融したはんだ８の端部１５はＡｕ膜６の上部表面上を横方向に移動する。そして、ボンディングパッド部９側へと移動するはんだ８の端部１５は、流れ止め部１７の側面に接触して、それ以上ボンディングパッド部９側へとは流れない。この結果、溶融したはんだ８が必要以上に流動してボンディングパッド部９へと到達するといった不良の発生を抑制できる。
【００６５】
【実施例】
本発明の効果を確認するため、以下に示すような試料を作製し、それぞれの試料についてレーザ素子の側壁面上にはんだのはい上がりが発生しているかどうかを目視で確認する外観検査、および各試料が正常にレーザ光を発振するかどうかを確認する発光検査を行なった。
【００６６】
（実施例１）
本発明によるサブマウントを用いた半導体装置の実施例として、図７に示したような半導体装置の試料を作製した。図７は、本発明によるサブマウントを用いた半導体装置の実施例１の試料の構成を示す断面模式図である。図７を参照して、本発明によるサブマウントを用いた半導体装置の実施例１の試料を説明する。
【００６７】
図７に示すように、半導体装置１は、レーザ素子２を搭載したサブマウント３がヒートシンク２２に接続された構造を備える。サブマウント３では、窒化アルミニウム（ＡｌＮ）焼結体からなる基板４の上部表面上に密着層としてのチタン（Ｔｉ）膜１８が形成されている。基板４のサイズとしては、たとえば幅が１．２ｍｍ、長さが１．５ｍｍ、厚さが０．３ｍｍである。また、Ｔｉ膜１８の厚さは０．１μｍである。このＴｉ膜１８上には拡散防止層としての白金（Ｐｔ）膜１９が形成されている。Ｐｔ膜１９の厚さは０．２μｍである。このＴｉ膜１８およびＰｔ膜１９からＴｉ／Ｐｔ積層膜５が構成される。このＰｔ膜１９上に電極層としてのＡｕ膜６が形成されている。Ａｕ膜６の厚さは０．６μｍである。
【００６８】
このＡｕ膜６の上部表面上には白金（Ｐｔ）からなるはんだバリア膜７が形成されている。このはんだバリア膜７上には、はんだバリア膜７を覆うとともにレーザ出射端面以外ではＡｕ膜６の上部表面にその外周部が接触するように形成されたはんだ８が配置されている。レーザ素子２は、はんだ８によってサブマウント３に接着固定されている。レーザ出射端面はレーザ素子２、Ａｕ膜６、はんだバリア膜７、はんだ８の全ての端面がほぼ同一平面上に位置するように作製した。レーザ素子２としては、ＧａＡｓチップを用いた半導体レーザ素子を用いる。なお、レーザ素子２の幅は０．３ｍｍ、長さは１．０ｍｍであり、はんだバリア膜７の幅は０．２４ｍｍ、長さは０．７ｍｍであり、Ａｕ膜６の幅は０．６ｍｍ、長さは１．３ｍｍである。また、後述する製造方法において示すように、レーザ素子２をサブマウント３に接合する前において、はんだ８の幅は０．２８ｍｍ、長さは０．９ｍｍである。
【００６９】
基板４において、Ｔｉ膜１８が形成された上部表面とは反対側に位置する下部表面上にはＴｉ／Ｐｔ／Ａｕ積層膜２０が形成されている。具体的には、基板４の下部表面上に厚さ０．１μｍのチタン（Ｔｉ）膜が形成され、このＴｉ膜上に厚さ０．２μｍの白金（Ｐｔ）膜が形成され、さらにこのＰｔ膜上に厚さ０．６μｍの金（Ａｕ）膜が形成されている。そして、このＴｉ／Ｐｔ／Ａｕ積層膜２０の、基板４に対向する面とは反対側の表面上（Ａｕ膜上）にはんだ２１が配置されている。サブマウント３下には、はんだ２１を介してヒートシンク２２が配置されている。ヒートシンク２２のサイズは、幅が２ｍｍ、長さが６ｍｍ、厚さが１．５ｍｍである。はんだ２１は、ヒートシンク２２とサブマウント３とを接着固定するために用いられる。
【００７０】
ヒートシンク２２の材料としては銅タングステン（ＣｕＷ）合金が用いられる。レーザ素子２としては、ガリウムヒ素（ＧａＡｓ）半導体を用いたレーザ素子が用いられる。また、はんだ８の組成としては、金：錫＝８０：２０（質量比）という組成比の金錫系はんだ材が用いられる。
【００７１】
次に、図７に示した本発明によるサブマウントを用いた半導体装置の実施例１の試料の製造方法を、表１および図８を参照して説明する。
【００７２】
【表１】
0003912130.tif 000002
【００７３】
表１は、本発明の実施例の試料である半導体装置の製造方法を説明するための表であり、図８は、図７に示した半導体装置の製造方法を説明するための断面模式図である。
【００７４】
図８および表１を参照して、図７に示した半導体装置の製造方法では、まず第１工程として基板製造工程（表１参照）を実施する。製造される基板のサイズとしては、たとえば幅を５０ｍｍ、長さを５０ｍｍ、厚さを０．４ｍｍとすることができる。このように、サブマウント３（図８参照）の基板４よりサイズの大きな基板を準備して、その基板の表面に必要な構造を形成し、当該基板を後述する切断工程（表１参照）で切断、分割することにより、サブマウント３（図８参照）を得ることができる。サブマウント３の基板４（図８参照）となるべき基板は、通常の基板製造方法に基づいて作製される。基板４の材料としては窒化アルミニウム（ＡｌＮ）焼結体（表１参照）を用いる。窒化アルミニウム焼結体のようなセラミックからなる基板４の製造方法としては、通常のセラミック構造体の製造方法を適用することができる。なお、基板４の材料としては窒化アルミニウム以外のセラミックス、あるいは半導体基板あるいは金属基板を用いてもよい。
【００７５】
次に、第２工程として、第１工程である基板製造工程において製造した窒化アルミニウム焼結体からなる基板の表面を研磨する平面研磨工程（表１参照）を実施する。ここで、基板４（図８参照）となるべき窒化アルミニウム基板の表面粗さがＲａで０．０５μｍとなるまで研磨を行なう。この研磨工程における研磨方法としては、通常用いられる研磨方法を適用することができる。たとえば、研磨方法として、研削盤による研磨、サンドブラスト、サンドペーパーや砥粒による研磨などの研磨方法を用いることができる。
【００７６】
次に、密着層としてのＴｉ膜１８（図８参照）、拡散防止層としてのＰｔ膜１９（図８参照）および電極層としてのＡｕ膜６（図８参照）を所定のパターンで形成するため、第３工程としてパターニング工程（表１参照）を行なう。このパターニング工程においては、フォトリソグラフィ法を用いて、Ｔｉ膜１８、Ｐｔ膜１９およびＡｕ膜６が形成されるべき領域以外の領域について、基板表面にレジスト膜を形成する。
【００７７】
次に、第４工程として、密着層蒸着工程を実施する。具体的には、密着層としてのＴｉ膜１８（図８参照）となるべきＴｉ膜を基板表面に蒸着する。このとき形成されるＴｉ膜の厚さはたとえば０．１μｍとすることができる。なお、密着層としては、Ｔｉ以外にクロム、ニッケルクロム、タンタルおよびこれらの化合物を用いることができる。また、密着層（Ｔｉ膜１８）の厚さとしては、０．０１μｍ以上１．０μｍ以下とすることが好ましい。
【００７８】
次に、第５工程として、密着層としてのＴｉ膜１８（図８参照）となるべきＴｉ膜上に、拡散防止層としてのＰｔ膜１９（図８参照）となるべきＰｔ膜を形成する拡散防止層蒸着工程を実施する（表１参照）。Ｐｔ膜の厚さとしては、たとえば０．２μｍという値を用いることができる。なお、拡散防止層としては、上述のＰｔ以外に、パラジウム、ニッケルクロム、タングステンチタニウム、ニッケル、モリブデンなどを用いることができる。また、拡散防止層（Ｐｔ膜１９）の厚さとしては０．０１μｍ以上１．５μｍ以下であることが好ましい。
【００７９】
次に、第６工程として、電極層としてのＡｕ膜６（図８参照）となるべきＡｕ膜を形成する電極層蒸着工程を実施する（表１参照）。Ａｕ膜の厚さとしては、たとえば０．６μｍとすることができる。電極層（Ａｕ膜６）の厚さは、好ましくは０．１μｍ以上１０μｍ以下である。なお、密着層としてのＴｉ膜１８、拡散防止層としてのＰｔ膜１９および電極層としてのＡｕ膜６（図８参照）を形成する方法としては、蒸着以外のスパッタリングやめっき法など通常の成膜方法を適用することができる。
【００８０】
そして、第３工程のパターニング工程において形成したレジスト膜を、レジスト剥離液によって除去することにより、そのレジスト膜上に位置していたＴｉ膜、Ｐｔ膜およびＡｕ膜の一部分をレジスト膜とともに除去する第７工程としてのリフトオフ工程を実施する（表１）。この結果、基板上に所定のパターンを有するＴｉ膜１８、Ｐｔ膜１９およびＡｕ膜６（図８参照）を形成することができる。なお、Ａｕ膜６の幅は０．６ｍｍ、長さは１．３ｍｍである。
【００８１】
次に、第８工程として、基板４の裏面上にＴｉ／Ｐｔ／Ａｕ積層膜２０（図８参照）を形成する裏面蒸着工程を実施する（表１参照）。ここで、Ｔｉ／Ｐｔ／Ａｕ積層膜２０を構成するＴｉ膜の厚さは０．１μｍ、Ｐｔ膜の厚さは０．２μｍ、Ａｕ膜の厚さは０．６μｍとする。なお、Ｔｉ／Ｐｔ／Ａｕ積層膜２０におけるＴｉ膜としては、上記第４工程の密着層蒸着工程において形成される密着層と同様の材料を用いることができるとともに、その厚さを０．０１μｍ以上１．０μｍ以下とすることが好ましい。また、Ｔｉ／Ｐｔ／Ａｕ積層膜２０におけるＰｔ膜としては、上述の拡散防止層として用いる材料と同様の材料を用いることができるとともに、その厚さを０．０１μｍ以上１．５μｍ以下とすることができる。また、Ｔｉ／Ｐｔ／Ａｕ積層膜２０におけるＡｕ膜については、上述の電極層と同様にその厚さを０．１μｍ以上１０μｍ以下とすることができる。
【００８２】
また、第８工程としての裏面蒸着工程においては、第３工程から第７工程（表１参照）と同様の工程を実施してもよい。すなわち、基板４の裏面側に所定のパターンを有するＴｉ／Ｐｔ／Ａｕ積層膜２０を形成する場合は、Ｔｉ膜１８、Ｐｔ膜１９およびＡｕ膜６を形成した場合と同様に予めフォトリソグラフィ法を用いてパターンを有するレジスト膜を基板４の裏面上に形成しておき、さらにＴｉ／Ｐｔ／Ａｕ積層膜２０となるべき膜を形成した後、上述のレジスト膜を除去するリフトオフ工程を実施してもよい。また、所定のパターンを有するＴｉ／Ｐｔ／Ａｕ積層膜２０を形成するため、メタルマスク法を用いてもよい。
【００８３】
次に、第９工程としてはんだバリア膜７（図８参照）を形成するはんだバリア層形成工程を実施する（表１参照）。ここでは、メタルマスク法を用いて、Ａｕ膜６（図８参照）上に白金（Ｐｔ）からなるはんだバリア膜７を形成する。はんだバリア膜７の厚さは０．２μｍ、幅は０．２４ｍｍ、長さは０．７ｍｎとする。なお、はんだバリア膜７の材料としては、白金以外にニッケルクロム、ニッケルなどを用いることができる。また、はんだバリア膜７の厚さは０．０１μｍ以上１．５μｍ以下とすることが好ましい。
【００８４】
また、はんだバリア膜７を形成する方法として、上述のようなメタルマスク法ではなく、表１の第３工程から第７工程に示したようなフォトリソグラフィ法を用いたパターニング方法、あるいは他の方法を用いもよい。このようにしても、所定のパターンを有するはんだバリア膜７を形成することができる。
【００８５】
次に、第１０工程として、はんだバリア膜７を覆うようにはんだ８を形成するはんだ層形成工程（表１参照）を実施する。はんだ８は、図８に示すようにはんだバリア膜７を覆うとともに、その端部がＡｕ膜６の上部表面に接触するように形成される。はんだ８の厚さは３．５μｍ、幅は０．２８ｍｍ、長さは０．９ｍｍとする。また、はんだ８としては金錫（ＡｕＳｎ）系はんだを用い、その組成はＡｕ：Ｓｎ＝８０：２０（質量比）とした。なお、はんだ８を構成する材料としては、上述のようなＡｕＳｎ系はんだ以外にも、ＡｕＧｅ系はんだ、ＰｂＳｎ系はんだ、ＩｎＳｎ系はんだ、ＡｇＳｎ系はんだあるいはこれらの積層物を用いることができる。また、はんだ８（図８参照）の厚さとしては０．１μｍ以上１０μｍ以下とすることができる。
【００８６】
なお、所定のパターンを有するはんだ８の形成方法としては、メタルマスク法あるいは表１の本発明による半導体装置の製造方法の第３工程から第７工程に示したようなフォトリソグラフィ法を用いてもよい。
【００８７】
次に、上述のように第１工程で準備した基板の表面に所定の構造が形成された後、その基板を切断する切断工程（表１参照）を実施する。この結果、図８に示すサブマウント３を得ることができる。
【００８８】
次に、第１２工程として、レーザ素子の接合工程を実施する（表１参照）。具体的には、図８に示すように、加熱により溶融したはんだ８の上に、矢印１４に示すようにレーザ素子２を配置する。なお、レーザ素子の幅は０．３ｍｍ、長さは１．０ｍｍである。このようにして、ＧａＡｓを用いたチップであるレーザ素子２をはんだ８によってサブマウント３に接合する。
【００８９】
なお、レーザ素子２としては、ＧａＡｓを用いた素子あるいはＩｎＰを用いたレーザ素子であってもよく、その表面に絶縁層および電極層などのメタライズ層が形成されていてもよい。
【００９０】
そして、レーザ素子２をサブマウント３にボンディングした後、第１３工程として、レーザ素子２を実装したサブマウント３をヒートシンク２２（図８参照）に接合する工程およびワイヤボンド工程（表１参照）を実施する。具体的には、サブマウント３とヒートシンク２２との間にシート状のはんだ２１を配置する。そして、サブマウント３に対して、ヒートシンク２２を矢印２３に示す方向に相対的に移動させるとともに、はんだ２１を溶融する。このようにして、サブマウント３とヒートシンク２２とをはんだ２１により接合する。また、レーザ素子２の表面に形成された電極などについて金（Ａｕ）線をワイヤボンディングする。この結果、図７に示したような本発明による半導体装置の実施例としての試料を得ることができる。
【００９１】
ヒートシンク２２の材料としてはＣｕＷ合金を用いる。なお、ヒートシンク２２の材料としてはＣｕＷ合金以外に、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）およびこれらの金属の合金や複合材料を用いることができる。
【００９２】
はんだ２１については、上述のようにシート状のはんだをサブマウント３とヒートシンク２２との間に配置してもよいし、はんだ２１を予めヒートシンク２２の上部表面に配置してもよい。また、はんだ２１をサブマウント３のＴｉ／Ｐｔ／Ａｕ積層膜２０の下部表面上に配置してもよい。
【００９３】
はんだ２１と接合されるヒートシンク２２の表面には、ニッケル（Ｎｉ）膜および金（Ａｕ）膜からなる積層膜を形成しておくことが好ましい。このような積層膜を形成するのは、ヒートシンク２２の表面におけるはんだ２１の濡れ性を向上させるためである。
【００９４】
また、本発明の実施例との比較のための比較例として、基本的な構造は図７に示した半導体装置１と同様であるが、図８に示したサブマウント３において、はんだバリア膜７の上部表面上にのみはんだ８が形成されたサブマウント３を用いて形成した半導体装置の比較例の試料を準備した。なお、本発明の実施例としての試料および比較例としての試料は、それぞれ１０個ずつ作成した。そして、これらの実施例および比較例の試料のそれぞれについて、外観検査および発光検査を実施した。この結果、本発明の実施例の試料においては、１０個中１０個ともすべてレーザ素子２の端面上へのはんだ８のはい上がりは確認できなかった。一方、比較例の試料では、１０個中３個の試料において、レーザ素子２の端面上にはんだ８がはい上がっていることが確認された。
【００９５】
そして、実際にレーザ光を発振するかどうかを確認する発光検査においては、本発明の実施例の試料では１０個中１０個とも正常にレーザ素子２からレーザ光を発振することができたが、比較例の試料においては、１０個中６個だけ、レーザ光を発振することができた（１０個中４個については、レーザ光を発振できなかった）。
【００９６】
このように、比較例よりも本発明の実施例の試料の方がはんだ８のレーザ素子２の端面へのはんだ８のはい上がりを抑制できるので、確実にレーザ光を発振することができた。
【００９７】
（実施例２）
次に、以下のような本発明の実施例の試料および比較例の試料を準備して、外観検査および発光検査を行なった。
【００９８】
実施例２において準備した試料は、図７に示した半導体装置と基本的には同様の構造を備えるが、はんだ８（図７参照）の組成をＡｕ：Ｓｎ＝１０：９０（質量比）とした。このような本発明の実施例の試料を１０個準備した。また、比較例として、実施例１の場合と同様に、図８のサブマウント３の構造において、はんだバリア膜７の上部表面上にのみはんだ８が形成されたサブマウント３を用いて製造した比較例としての半導体装置の試料も１０個準備した。ここで、実施例２の実施例としての試料の製造方法は、表１からもわかるように、基本的に実施例１における実施例の試料の製造方法と同様である。
【００９９】
実施例の試料１０個および比較例としての試料１０個について、それぞれ外観検査および発光検査を行なった。この結果、本発明の実施例としての試料については、外観検査において１０個中１０個ともレーザ素子２の端面上へのはんだ８のはい上がりは発生していなかった。そして、発光検査においても、１０個の試料すべてについて、レーザ光の発振を確認できた。
【０１００】
一方、比較例としての試料については、外観検査において１０個のうち８個の試料について、レーザ素子２の端面上へのはんだ８のはい上がりは認められなかったが、１０個のうち２個の試料については、レーザ素子２の端面上にはんだ８が部分的にはい上がっている状態が確認された。また、発光検査においては、比較例の試料は１０個中７個についてのみ正常なレーザ光の発振が確認された。
【０１０１】
このように、比較例の試料と対比すると、本発明の実施例の試料の方が確実にレーザ光の発振を行なうことができた。
【０１０２】
（実施例３）
図９は、本発明によるサブマウントを用いた半導体装置の実施例３の試料の構成を示す断面模式図である。図１０は、図９に示した半導体装置の製造方法を説明するための断面模式図である。図９を参照して、本発明によるサブマウントを用いた半導体装置の実施例としての半導体装置１は、基本的には図７に示した半導体装置と同様の構造を備えるが、図７におけるＰｔ膜１９に代えて、モリブデン（Ｍｏ）膜２４およびニッケル（Ｎｉ）膜２５が形成されている。すなわち、Ｔｉ膜１８上にＭｏ膜２４が形成され、このＭｏ膜２４上にＮｉ膜２５が形成されている。Ｍｏ膜２４の厚さは０．０５μｍである。また、Ｎｉ膜２５の厚さは０．２μｍである。また、電極層としてのＡｕ膜６の厚さは３μｍと、実施例１の試料のＡｕ膜６（図７参照）の厚さより厚くなっている。このような本発明によるサブマウントを用いた半導体装置の実施例としての半導体装置の試料を１０個準備した。
【０１０３】
図９に示した本発明によるサブマウントを用いた半導体装置の実施例としての半導体装置１の試料の製造方法は、表１に示すように、基本的には本発明によるサブマウントを用いた半導体装置の実施例１の製造方法と同様である。すなわち、図１０に示すような構造を有するサブマウント３を準備した後、このサブマウント３にＧａＡｓ半導体を用いたチップであるレーザ素子２を矢印１４に示すようにボンディングする。さらに、図１０に示すように、ヒートシンク２２を矢印２３に示すようにサブマウント３へと接合する。ただし、表１からもわかるように、本発明の実施例１における半導体装置の製造方法と異なるのは、半導体装置の製造方法の第５工程である拡散防止層蒸着工程において、白金膜ではなくモリブデン（Ｍｏ）膜をＴｉ膜１８（図１０参照）上に形成し、さらにＭｏ膜上にニッケル（Ｎｉ）膜を形成している点である。
【０１０４】
また、比較例として、図１０に示したサブマウント３において、本発明の実施例１における比較例と同様にはんだバリア膜７の上部表面上にのみはんだ８が形成されたサブマウント３を準備して、実施例の製造工程と同様の工程により比較例としての半導体装置を製造した。ここでは、本発明の実施例としての試料および比較例としての試料をそれぞれ１０個ずつ作製した。そして、それぞれの試料について、外観検査および発光検査を実施した。
【０１０５】
この結果、本発明の実施例としての試料について、外観検査では１０個中１０個のすべてにおいてレーザ素子２の端面上にはんだ８が部分的にはい上がるといったことは発生しなかった。また、発光検査においても１０個の試料のすべてについてレーザ光の発振が確認できた。
【０１０６】
一方、比較例の試料においては、１０個の試料のうちの２個について外観検査にてレーザ素子２の端面上にはんだ８が部分的にはい上がっている状況が目視で確認された。そして、発光検査では、１０個中２個の試料についていレーザ光の発振を確認できなかった。このように、本発明の実施例の方が、確実にレーザ光の発振を行うことができた。
【０１０７】
（実施例４）
図１１は、本発明によるサブマウントを用いた半導体装置の実施例４の試料の構成を示す断面模式図である。図１２は、図１１に示した半導体装置の製造方法を説明するための断面模式図である。図１１に示した半導体装置１は、基本的には図７に示した半導体装置１と同様の構造を備えるが、はんだ３１の形成方法、組成および厚さが異なる。すなわち、後述する製造方法からも明らかなように、はんだ３１は銀（Ａｇ）膜２７および錫（Ｓｎ）膜２８の積層膜を溶融することにより形成されている。
【０１０８】
図１１に示した半導体装置１の製造方法は、表１からもわかるように、基本的には図７に示した半導体装置の製造方法と同様であるが、図１２に示すように、はんだ３１となるべき部分として、銀（Ａｇ）膜２７および錫（Ｓｎ）膜２８からなる積層膜がサブマウント３において形成されている。ここで、Ａｇ膜２７の厚さは１μｍであり、Ｓｎ膜２８の厚さは３μｍである。この結果、はんだ３１（図１１参照）の厚さは図７に示した半導体装置１におけるはんだ８の厚さより厚くなる。
【０１０９】
ここでは、図１１に示したような本発明の実施例としての試料を実施例４においても１０個準備した。また、図１２において、はんだバリア膜７の上部表面上にのみＡｇ膜２７およびＳｎ膜２８が積層されたサブマウントを用いて形成した、比較例としての半導体装置の試料も１０個準備した。
【０１１０】
これらの試料について、外観検査および発光検査を実施した。この結果、本発明の実施例としての半導体装置の試料では、１０個中１０個ともすべて外観検査においてはレーザ素子２（図１１参照）の端面上にはんだ３１のはい上がりは確認されなかった。そして、発光検査においても１０個中１０個すべてについてレーザ光の発振を確認できた。
【０１１１】
一方、比較例の試料については、外観検査において１０個中３個についてレーザ素子２（図１１参照）の端面上にはんだ３１がはい上がっていることが確認された。そして、発光検査においては、１０個中６個についてのみレーザ光の発振が確認された。すなわち、１０個中４個についてはレーザ光の発振が確認できなかった。
【０１１２】
このように、実施例４においても、本発明による試料の方が比較例の試料よりも確実にレーザ光の発振を行なうことが可能な素子となっていることがわかる。
【０１１３】
（実施例５）
図１３は、本発明によるサブマウントを用いた半導体装置の実施例５の試料の構成を示す断面模式図である。図１４は、図１３に示した半導体装置の製造方法を説明するための断面模式図である。図１３に示した半導体装置１は、基本的には図７に示した半導体装置と同様の構造を備えるが、基板２９の材質が異なる。すなわち、基板２９の材料として炭化ケイ素（ＳｉＣ）を用いている。
【０１１４】
図１３に示した半導体装置の製造方法は、表１および図１４からもわかるように、基本的に図７に示した半導体装置の製造方法と同様である。ただし、第１工程である基板製造工程（表１参照）において、基板２９の材料として窒化アルミニウムではなく炭化ケイ素が用いられている点が異なる。実施例５における本発明の実施例としての試料においても、図１３および図１４からもわかるようにはんだバリア膜７を覆うようにはんだ８が配置されている。
【０１１５】
このような本発明の実施例としての試料を１０個準備した。そして、本発明の比較例の試料としては、図１４のはんだバリア膜７の上部表面上にのみはんだ８が形成されたサブマウント３を準備し、このサブマウントを用いて製造した比較例としての半導体装置を１０個準備した。そして、これらの試料について、実施の形態１〜４と同様に外観検査および発光検査を実施した。
【０１１６】
この結果、本発明の実施例の試料については、１０個中１０個すべてについて、レーザ素子２（図１３参照）の端面上へのはんだ８のはい上がりは確認されず、発光検査においても、１０個中１０個のすべてについてレーザ光の発振を確認できた。
【０１１７】
一方、比較例の試料については、外観検査において、１０個中３個についてレーザ素子２の端面上にはんだ８が部分的にはい上がっていることが確認された。そして、発光検査においては、１０個中７個についてのみレーザ光の発振が確認された。すなわち、１０個中３個についてはレーザ光の発振が確認できなかった。
【０１１８】
このように、この実施例５においても、比較例の試料と比べると、本発明の実施例の試料の方が確実にレーザ光の発振が行なわれることがわかる。
【０１１９】
（実施例６）
次に、以下のような本発明の実施例の試料および比較例の試料を準備して、外観検査および発光検査を行なった。
【０１２０】
実施例６において準備した試料は、図７に示した半導体装置と基本的には同様の構造を備えるが、基板の平面研磨工程において窒化アルミニウム基板の表面粗さをＲａで０．５μｍとした。このような本発明の実施例の試料を１０個準備した。また、比較例として、図７に示した半導体装置と基本的には同様の構造を備えるが、窒化アルミニウム基板の表面粗さをＲａで１．５μｍとした半導体装置の試料も１０個準備した。ここで、実施例６の実施例としての試料の製造方法は、表１からもわかるように、基本的に実施例１における実施例の試料の製造方法と同様である。
【０１２１】
実施例の試料１０個および比較例としての試料１０個について、それぞれ外観検査および発光検査を行なった。この結果、本発明の実施例としての試料については、外観検査において１０個中１０個ともレーザ素子２の端面上へのはんだ８のはい上がりは発生していなかった。そして、発光検査においても、１０個の試料すべてについて、レーザ光の発振を確認できた。
【０１２２】
一方、比較例としての試料については、外観検査において１０個中１０個とも、レーザ素子２の端面上へのはんだ８のはい上がりは認められなかったが、発光検査においては、比較例の試料は１０個中６個についてのみ正常なレーザ光の発振が確認された。
【０１２３】
このように、比較例の試料と対比すると、本発明の実施例の試料の方が、高い確率で良品（レーザ光の発振を正常に行うことができる半導体装置）を得ることができた。
【０１２４】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２５】
【発明の効果】
このように、本発明によれば、レーザ素子におけるレーザ光の発光を確実に行うことが可能な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】  本発明によるサブマウントを用いた半導体装置の実施の形態１を示す断面模式図である。
【図２】  図１の線分ＩＩ−ＩＩにおける部分断面模式図である。
【図３】  図１および２に示した半導体装置の製造方法を説明するための断面模式図である。
【図４】  図１および２に示した半導体装置の製造工程の参考例を説明するための断面模式図である。
【図５】  本発明によるサブマウントを用いた半導体装置の実施の形態２を示す断面模式図である。
【図６】  図５に示した半導体装置の製造方法を説明するための断面模式図である。
【図７】  本発明によるサブマウントを用いた半導体装置の実施例１の試料の構成を示す断面模式図である。
【図８】  図７に示した半導体装置の製造方法を説明するための断面模式図である。
【図９】  本発明によるサブマウントを用いた半導体装置の実施例３の試料の構成を示す断面模式図である。
【図１０】  図９に示した半導体装置の製造方法を説明するための断面模式図である。
【図１１】  本発明によるサブマウントを用いた半導体装置の実施例４の試料の構成を示す断面模式図である。
【図１２】  図１１に示した半導体装置の製造方法を説明するための断面模式図である。
【図１３】  本発明によるサブマウントを用いた半導体装置の実施例５の試料の構成を示す断面模式図である。
【図１４】  図１３に示した半導体装置の製造方法を説明するための断面模式図である。
【図１５】  従来の半導体装置の製造方法を説明するための断面模式図である。
【図１６】  従来の半導体装置の問題点を説明するための断面模式図である。
【符号の説明】
１  半導体装置、２  レーザ素子、３  サブマウント、４，２９  基板、５  Ｔｉ／Ｐｔ積層膜、６  Ａｕ膜、７  はんだバリア膜、８，２１，３１  はんだ、９  ボンディングパッド部、１０  外周部、１１  端面、１２  素子端面、１３、１６  はんだバリア膜端面、１４，２３  矢印、１５  端部、１７  流れ止め部、１８  Ｔｉ膜、１９  Ｐｔ膜、２０  Ｔｉ／Ｐｔ／Ａｕ積層膜、２２  ヒートシンク、２４  Ｍｏ膜、２５  Ｎｉ膜、２７  Ａｇ膜、２８  Ｓｎ膜、３２  部分、３３  延在部。
【図１】
0003912130.tif 000003
【図２】
0003912130.tif 000004
【図３】
0003912130.tif 000005
【図４】
0003912130.tif 000006
【図５】
0003912130.tif 000007
【図６】
0003912130.tif 000008
【図７】
0003912130.tif 000009
【図８】
0003912130.tif 000010
【図９】
0003912130.tif 000011
【図１０】
0003912130.tif 000012
【図１１】
0003912130.tif 000013
【図１２】
0003912130.tif 000014
【図１３】
0003912130.tif 000015
【図１４】
0003912130.tif 000016
【図１５】
0003912130.tif 000017
【図１６】
0003912130.tif 000018