(57)【特許請求の範囲】
【請求項１】
表示部と、前記表示部の表示を画素毎に制御するデータドライバ及びスキャンドライバと、前記表示部の前記画素に配置された複数のメモリ要素を有するメモリ手段と、を備えた電子光学装置であって、
絶縁基板上に形成されたソース、チャネル、ドレインの各領域を有する半導体層と、前記半導体層上に形成された絶縁膜と、この絶縁膜内に内在させ且つ注入されたキャリアの電荷を捕獲する粒状の電荷捕獲体とを備えた半導体装置を有し、
前記半導体装置は、前記メモリ要素として用いられていることを特徴とする電子光学装置。
【請求項２】
請求項１記載の電子光学装置において、前記電荷捕獲体は、半導体又は金属から成る複数の粒子であることを特徴とする電子光学装置。
【請求項３】
請求項２記載の電子光学装置において、前記複数の粒子は夫々、シリコン粒子であることを特徴とする電子光学装置。
【請求項４】
請求項３記載の電子光学装置において、前記シリコン粒子の粒径は、1μｍ以下の値をとるように形成されていることを特徴とする電子光学装置。
【請求項５】
請求項２記載の電子光学装置において、前記絶縁膜は、前記半導体層上に形成された第１の絶縁膜と、この第１の絶縁膜上に形成された第２の絶縁膜とから成り、前記複数の粒子を前記第１の絶縁膜と前記第２の絶縁膜との間に挟んで内在されたことを特徴とする電子光学装置。
【請求項６】
請求項５記載の電子光学装置において、前記第１の絶縁膜は、500Å以下の値をとるように形成されたことを特徴とする電子光学装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の電子光学装置において、 前記絶縁膜上の前記チャンネル領域に対向する位置に、電界印加用の制御ゲートが形成されたことを特徴とする電子光学装置。
【請求項８】
請求項１乃至７のいずれか一項に記載の電子光学装置において、前記絶縁基板及び前記半導体層は薄膜トランジスタ（ＴＦＴ）を成すことを特徴とする電子光学装置。
【請求項９】
請求項８記載の電子光学装置において、前記半導体層は、前記絶縁基板上に非晶質シリコン膜を堆積形成し、その非晶質シリコン膜にエキシマレーザを照射して、局所的に加熱溶融させることで結晶化し、所定形状にパターニングすることによって形成されたポリシリコン層であり、
前記薄膜トランジスタは、前記ポリシリコン層を有することを特徴とする電子光学装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の電子光学装置を有する電子装置。
【請求項１１】
基板上にソース、チャンネル、及びドレインの各領域を有する半導体層を形成する第１工程と、この半導体層上に、注入されたキャリアの電荷を捕獲する粒状の電荷捕獲体を内在させた絶縁体を形成する第２工程とを含む半導体装置の製造方法であって、
前記第２工程は、
前記半導体層上に前記絶縁膜の第１の部分を成す第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に前記粒状の電荷捕獲体を置く工程と、
前記電荷捕獲体を前記第１の絶縁膜上に置いた状態で当該第１の絶縁膜上に前記絶縁膜の第２の部分を成す第２の絶縁膜を形成する工程と、
を含み、
前記電荷捕獲体を形成する工程は、
前記第１の絶縁膜上にアルミニウム−シリコン（Ａｌ−Ｓｉ）をスパッタリングし、その後、アルミニウムをウェットエッチングで除去する工程を含む
ことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、前記第１の絶縁膜はプラズマ酸化で形成されたことを特徹とする半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、前記第２の絶縁膜はＣＶＤ法で形成されたことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１１記載の半導体装置の製造方法において、前記第１の絶縁膜はプラズマ酸化で形成され、前記電荷捕獲体は、前記第１の絶縁膜上にアルミニウム−シリコン（Ａｌ−Ｓｉ）をスパッタリングし、その後、アルミニウムをウェットエッチングで除去する工程によって形成され、及び前記第２の絶縁膜はＣＶＤ法で形成されたことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１乃至１４のいずれか一項に記載の半導体装置の製造方法において、前記粒状の電荷捕獲体はシリコン粒子であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１１乃至１５のいずれか一項に記載の半導体装置の製造方法において、前記第１工程は、前記基板上に非晶質シリコン膜を堆積形成し、その非晶質シリコン膜にエキシマレーザを照射して、局所的に加熱溶融させることで結晶化し、所定形状にパターニングすることによってポリシリコン層を形成する工程であり、これにより、前記基板及び前記半導体層は、前記ポリシリコン層を有する薄膜トランジスタとして構成されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特に、メモリ機能を持たせた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、不揮発性メモリの一つとして、フローティングゲート不揮発性メモリが知られている。このメモリは、フローティングゲート中にキャリアを注入し、保持させることで不揮発性メモリ機能を発揮するものである。
【０００３】
この種の不揮発性メモリでは、ＭＯＳ構造を有する、ｐチャンネルのフローティングゲート型ＥＰＲＯＭが最初に実用化された。このフローティングゲートとしては不純物を多量にドープした多結晶シリコンが用いられ、書込み又はプログラムのためのフローティングゲートヘのキャリア注入はドレイン接合でアバランシェ崩壊を起こさせることで行っていた。このタイプの不揮発性メモリはＦＡＭＯＳ（Floating−gate Avalanche−injection MOS）メモリと呼ばれている。このＦＡＭＯＳに書き込まれた情報は、十分高いエネルギを有する紫外線やＸ線を照射することで消去できる。
【０００４】
このＦＡＭＯＳのフローティングゲートの上に、多結晶シリコンから成る制御ゲートを積層させた構造を有する不揮発性メモリはＳＡＭＯＳ（Stacked-gate Avalanche-injection MOS）メモリと呼ばれている。アバランシェ崩壊に拠るキャリア注入時に、この制御ゲートに適宜な電圧を印加することによって、ドレイン近傍の電界を強め、アバランシェ崩壊を起こし易くするとともに、アバランシェ崩壊によって発生した電子をより効率良くフローティングゲート側に引き寄せることができ、これにより、書込み時間を短縮させている。また、この制御ゲートは情報読出し時には、通常のＭＯＳトランジスタのゲート電極と同様に使用することもできる。
【０００５】
さらに近年では、ｎチャンネルでＳＡＭＯＳの構造を有する装置はＦＡＭＯＳと呼ばれ、ＥＰＲＯＭの標準構造になっている。この場合、フローティングゲートにはチャンネルホットエレクトロンが注入される。
【０００６】
さらに別の研究によれば、論文「“MOS Memory Using Germanium Nanocrystals Formed by Thermal Oxidation of Si1−xGex”，Ya−Chin King et al., IEDM  98  115−118」に見られる如く、ＭＯＳ型メモリが提案されている。これは、ＭＯＳＦＥＴのゲート絶縁体中に、ゲルマニウムの微粒から成る電荷捕獲体を埋め込んだメモリ素子である。一方、比較的低温（約600℃以下）のプロセスで形成されるポリシリコンＴＦＴが、高価な石英基板に代えて、安価なガラス基板を用いることができる上に、良好なＴＦＴ特性を容易に得ることができるとして、注目を集めている。
【０００７】
しかしながら、このＴＦＴは表示体の画素や周辺回路に使用されてはいるが、前述したＭＯＳ型メモリのように、メモリ素子として使用できる装置ではない。このため、たとえばＴＦＴを画素部に用いたアクティブマトリクス型の表示体において、メモリと表示体とを１枚パネル上に一体化して搭載することができない。このため、液晶表示装置などにおける将来の更なる小型化及び低消費電力化に対する障害の１つとなっている。
【０００８】
【発明が解決しようとする課題】
本発明は、半導体装置にメモリ機能を持たせ、半導体装置の使用範囲を広げることを、その目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の電子光学装置は、表示部と、前記表示部の表示を画素毎に制御するデータドライバ及びスキャンドライバと、前記表示部の前記画素に配置された複数のメモリ要素を有するメモリ手段と、を備えた電子光学装置であって、絶縁基板上に形成されたソース、チャネル、ドレインの各領域を有する半導体層と、半導体層上に形成された絶縁膜と、この絶縁膜内に内在させ且つ注入されたキャリアの電荷を捕獲する粒状の電荷捕獲体とを備えた半導体装置を有し、前記半導体装置は、前記メモリ要素として用いられていることを特徴とする。
【００１０】
好適には、前記電荷捕獲体は、半導体又は金属から成る複数の粒子である。例えば、前記複数の粒子は夫々、シリコン粒子である。好適には、このシリコン粒子の粒径は、1μｍ以下の値をとるように形成されている。
【００１１】
また、好適には、前記絶縁膜は、前記半導体層上に形成された第１の絶縁膜と、この第１の絶縁膜上に形成された第２の絶縁膜とから成り、前記複数の粒子を前記第１の絶縁膜と前記第２の絶縁膜との間に挟んで内在させる。この場合、前記第１の絶縁膜は好適には極薄の厚さに形成される。好適には、この第１の絶縁膜の膜厚は、500Å以下の値をとるように形成されている。
【００１２】
さらに好適には、上述した構成において、前記絶縁膜上の前記チャンネル領域に対向する位置に、電界印加用の制御ゲートを形成することである。
【００１３】
さらに、前記絶縁基板及び前記半導体層から形成されるトランジスタは薄膜トランジスタ（ＴＦＴ）であることが望ましい。例えば、前記半導体層は、前記絶縁基板上に非晶質シリコン膜を堆積形成し、その非晶質シリコン膜にエキシマレーザを照射して、局所的に加熱溶融させることで結晶化し、所定形状にパターニングすることによって形成されたポリシリコン層であり、前記薄膜トランジスタは、前記ポリシリコン層を有する。
【００１４】
一方、本発明に係る半導体装置の製造方法によれば、基板上にソース、チャンネル、及びドレインの各領域を有する半導体層を形成する第１工程と、この半導体層上に、注入されたキャリアの電荷を捕獲する粒状の電荷捕獲体を内在させた絶縁体を形成する第２工程とを含む半導体装置の製造方法であって、前記第２工程は、前記半導体層上に前記絶縁膜の第１の部分を成す第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に前記粒状の電荷捕獲体を置く工程と、前記電荷捕獲体を前記第１の絶縁膜上に置いた状態で当該第１の絶縁膜上に前記絶縁膜の第２の部分を成す第２の絶縁膜を形成する工程と、を含み、前記電荷捕獲体を形成する工程は、前記第１の絶縁膜上にアルミニウム−シリコン（Ａｌ−Ｓｉ）をスパッタリングし、その後、アルミニウムをウェットエッチングで除去する工程を含むことを特徴とする。
【００１６】
好適には、第１の絶縁膜はプラズマ酸化で形成される。別の好適な例によれば、第２の絶縁膜はＣＶＤ法で形成される。さらに、これらの形成法に代えて、前記第１の絶縁膜はプラズマ酸化で形成され、前記電荷捕獲体は、前記第１の絶縁膜上にアルミニウム−シリコン（Ａｌ−Ｓｉ）をスパッタリングし、その後、アルミニウムをウェットエッチングで除去する工程によって形成され、及び前記第２の絶縁膜はＣＶＤ法で形成されるように構成してもよい。
【００１７】
さらに、例えば、前記粒状の電荷捕獲体はシリコン粒子である。
【００１８】
また、前記第１工程は、前記基板上に非晶質シリコン膜を堆積形成し、その非晶質シリコン膜にエキシマレーザを照射して、局所的に加熱溶融させることで結晶化し、所定形状にパターニングすることによってポリシリコン層を形成する工程であり、これにより、前記基板及び前記半導体層は、前記ポリシリコン層を有する薄膜トランジスタとして構成されるようにしてもよい。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づき説明する。
【００２０】
本実施形態に係る液晶表示装置１は、図１に示す如く、例えば電子ブックを成している。この液晶表示装置１は、ブック形状のフレーム１Ａと、このフレーム１Ａに開閉可能なカバー１Ｂとを有する。フレーム１Ａには、その表面に表示面を露出させた状態で液晶表示部２が設けられ、さらに、操作部３が設けられている。
【００２１】
フレーム１Ａの内部には、図２に示す如く、１枚のパネル４が設けられており、このパネル上に、前述した液晶表示部２としての画素部、及び、この画素部の表示を画素毎に制御するスキャンドライバ５、データドライバ６を備えるとともに、両ドライバ５、６を介して表示制御を行うコントローラ７、及び、表示情報を予め記憶させてあるメモリ８を備えている。従来の場合、コントローラ７及びメモリ８は表示部２及びドライバ５、６とは別パネルに実装するが、本実施形態ではコントローラ７及びメモリ８を１つのパネル４上に実装している。このような構成の表示体を一般に、システムオンパネル（System on Panel）と呼ぶことがある。
【００２２】
このような装置は、低温ポリシリコンＴＦＴ（薄膜トランジスタ）を用いることで実現可能になる。ＴＦＴの製造に対しては低温プロセスが好都合である。つまり、メモリ８の各メモリ素子には、従来のフローティングゲート型ＭＯＳ等に代えて、本発明の低温ポリシリコンＴＦＴを用いた薄膜半導体装置としてのメモリ素子（以下、ＴＦＴメモリと呼ぶ）を採用する。また、表示部２にＴＦＴメモリ要素を直接用いてもよい。
【００２３】
以下、このＴＦＴメモリについて説明する。
【００２４】
図３には、薄膜半導体装置としてのＴＦＴメモリ１１の１素子分の断面構造を示し、図４には、このＴＦＴメモリ１１を、上方から見たときの電極の位置関係を示す。
【００２５】
このＴＦＴメモリ１１は、図３に示す如く、ガラス製の基板２１を備え、この基板２１上の一部にポリシリコン層２２によるソース２２ａ、チャンネル層２２ｂ、及びドレイン２２ｃが形成されている。このポリシリコン層２２の全面にわたって膜厚が非常に薄い第１ゲート酸化膜２３が形成されている。この膜厚は例えば50Å程度である。この第１ゲート酸化膜２３の膜厚は、その他の値としては、50Å以下、100Å以下、又は500Å以下であってもよく、極力薄く形成することが望ましい。
【００２６】
この第１のゲート酸化膜２３の上には、電荷蓄積用のシリコン粒子２４が置かれている。このシリコン粒子２４については、例えば、その粒径は100Å程度、単位面積当りの配置密度は20％程度である。この粒子はその他の半導体粒子又は金属粒子であってもよい。このシリコン粒子２４の粒径は、上述の他の値としては、1μｍ以下、1000Å以下、又は500Å以下に形成することが望ましい。
【００２７】
第１ゲート酸化膜２３には、シリコン粒子２４を載せたままで、その上から第２ゲート酸化膜２５が形成されている。この膜厚は1000Å程度である。この第２のゲート酸化膜２５上には、チャンネル層２２ｂに対応する位置に、制御ゲート２６が形成される。電極材料はポリシリコン、或いは、アルミニウムやタンタルのような金属である。さらに、このＴＦＴメモリ１１の素子全体には層間絶縁膜２８が形成される。なお、図４に示す如く、ソース２２ａ及びドレイン２２ｃから適宜な位置でコンタクトホールを介してソース電極２７Ｓ及びドレイン電極２７Ｄが形成されている。
【００２８】
以下、ＴＦＴメモリ１１の製造方法を図５（Ａ）から図５（ｄ）に基づき説明する。
【００２９】
まず、図５（Ａ）に示す如く、ガラス製の基板２１の上面に例えばＳｉＯ2から成る下地膜２１Ａを形成し、その上に非晶質シリコン膜を堆積形成し、その非晶質シリコン膜に例えばエキシマレーザを照射して局所的に加熱溶融させることで結晶化させ、所定形状にバターニングしたポリシリコン層２２を形成する。
【００３０】
次いで、図５（Ｂ）に示す如く、プラズマ酸化により第１ゲート酸化購２３を形成する。この第１ゲート酸化膜２３は極薄の膜厚になるようにプラズマ酸化の条件が設定されている。
【００３１】
次いで、アルミニウム−シリコン（Ａｌ−Ｓｉ）をスバッタリングし、その後、アルミニウムをウェットエッチングで除去する。これにより、図５（Ｃ）に示す如く、第１のゲート酸化膜２３上に多数のシリコン（Ｓｉ）の粒子２４が残る。なお、シリコン粒子２４は、チャンネル層２２ｂ上に位置する領域に限定して残してもよい。
【００３２】
このシリコン粒子２４を残した状態で、図５（Ｄ）に示す如く、第１のゲート酸化膜２３上にＳｉＯ2（二酸化シリコン）をＣＶＤ法により堆積させ、第２ゲート酸化膜２５を形成する。これにより、シリコン粒子２３を第１ゲート酸化膜２３上に適度な密度で分散配置したまま第２ゲート酸化膜２５が被せられ、シリコン粒子２４が絶縁体内に埋設される。
【００３３】
さらに、図５には図示しないが、従来周知の手法で制御ゲート２６が形成される（図３参照）。次いで、制御ゲート及びマスク層をマスクとして用いてイオン注入する従来周知の手法により、ポリシリコン層２２にソース２２ａ及びドレイン２２ｃが形成される。これにより、ポリシリコン層２２は、ソース２２ａ、チャンネル層２２ｂ、及びドレイン２２ｃになる。次いで、このＴＦＴメモリ１１全体に層間絶縁膜２８を形成し、コンタクトホール形成後、ソース電極２７Ｓ及びドレイン電極２７Ｄが形成される（図３参照）。
【００３４】
このようにして製造されたＴＦＴ１１にあっては、シリコン粒子２４は酸化膜２３、２５で完全に覆われているため、このシリコン粒子２４に注入された電荷はシリコン粒子２４と酸化膜２３、２５のエネルギ障壁が相当に大きいので容易には抜け出せない。これはＴＦＴメモリ１１に情報が書き込まれた状態である。
【００３５】
ＴＦＴメモリ１１に情報を書き込むときには、図７（ａ）に示す如く、制御ゲート２６に適宜な正電圧を印加し、チャンネル側からシリコン粒子２４に”Fowler−Nordbeim”トンネリングにより電子を注入する。このとき、第１ゲート酸化膜２３の膜厚を非常に薄く生成しているので、かかる電荷注入が容易になる。
【００３６】
したがって、このＴＦＴ１１の「制御ゲート電圧Ｖｇ−ドレイン電流Ｉｄ」の特性は、情報書込みに応じて、定性的には図６のように変化する。情報書込み前の状態では、電子が注入されておらず、しきい値電圧が低い状態である。情報書込みにより電子が注入されると、その電荷を捕獲してしきい値電圧が高くなり、その情報（電荷）が保持される。
【００３７】
また、ＴＦＴメモリ１１の情報を消去するときには、図７（ｂ）に示す如く、書込み時とは反対に、ドレイン２２Ｃに適宜な正電圧を印加すればよい。ただし、実際にメモリアレイを構成する場合には、たとえば各メモリセル毎にスイッチとなるトランジスタを直列に接続し、選択性を持たせるのが一般的である。
【００３８】
このように、低温ポリシリコンＴＦＴを使ってメモリ素子を構成した場合、図２に示したような、システムオンパネルの実現が可能になる。これにより、装置又はシステム全体の構成や規模がコンパクトになり、保守等も容易になる。また、このＴＦＴメモリをＩＣカードのメモリとして使用することもできる等、その応用範囲は多岐にわたる。
【００３９】
また、本願のＴＦＴメモリ１１のゲート酸化膜（ゲート絶縁膜）に埋め込む電荷捕獲体は粒子状であるので、ソース・ドレイン間をショートする恐れも無い。
【００４０】
さらに、本願のＴＦＴメモリ１１は、低温ポリシリコンＴＦＴで構成するので、安価なガラス基板を用いることができる。
【００４１】
なお、本発明は上述した実施形態記載のものに限定されることなく、さらに、種々の形態に変更することができる。
【００４２】
上述の記載はＬＣＤを用いた装置に関するものであったが、例えば、有機あるいは無機エレクトロルミネセンス表示装置や電気泳動表示装置のような他のタイプの表示装置を使用してもよいことは明らかであろう。
【００４３】
本発明の半導体装置を、例えば、携帯電話、ラップトップパソコン、ＤＶＤプレーヤー、カメラ、野外装備のようなモバイル表示装置；デスクトップコンピュータ、ＣＣＴＶ又はフォトアルバムのような小型表示装置；又は、制御室装備表示装置のような多くのタイプの装置に組み込まれる表示装置において使用してもよい。
【００４４】
以下に、本発明の半導体装置を用いた電子装置をいくつか示す。
【００４５】
＜１：携帯コンピュータ＞
上述の実施形態のうちのひとつの半導体装置を携帯パソコンに適用した例を示す。
図８は、このパソコンの構成を示す全体構成図である。図で示した場合、パソコン１１００は、キーボード１１０２と表示部１１０６を含む本体１１０４とを備える。表示部１１０６は、上述のように、本発明による半導体装置を組み込んだ表示パネルを用いて実現される。
【００４６】
＜２：携帯電話＞
次に、半導体装置を携帯電話の表示部に適用した例を示す。図９は、携帯電話の構成を示す全体構成図である。図では、携帯電話１２００は、複数の走査キー１２０２と、耳当て１２０２と、送話口１２０６と、表示パネル１００とを備えている。この表示部１００は、本発明による半導体装置を用いて実現される。
【００４７】
＜３：デジタルスチールカメラ＞
次に、ファインダーとしてＯＥＬＤ表示装置を用いたデジタルスチールカメラを説明する。図１０は、デジタルスチールカメラ及び外部接続装置の構成を示す全体構成図である。
【００４８】
通常のカメラは物体からの光学イメージをもとに膜を感光するが、デジタルスチールカメラ１３００は、例えば、電荷結合素子（ＣＣＤ）を用いて光電子変換によって物体の光学イメージからのイメージ信号を生成する。デジタルスチールカメラ１３００は、ＣＣＤからのイメージ信号をもとに表示するために、ケース１３０２の裏面にＯＥＬＤ１００を備える。そのため、表示パネル１００は物体を表示するためのファインダーとして機能する。光学レンズ及びＣＣＤを含む光受容ユニット１３０４は、ケース１３０２の前側（図の背後）に備える。
【００４９】
カメラマンがＯＥＬＤパネル１００に表示される物体イメージを決定すると、ＣＣＤからのイメージ信号は回路ボード１３０８のメモリに伝送され格納される。デジタルスチールカメラ１３００には、データ通信用のビデオ信号出力ターミナル１３１２と入力／出力ターミナル１３１４とがケース１３０２の側面に備えられている。図で示したように、必要ならば、テレビモニター１４３０とパソコン１４４０とを、ビデオ信号出力ターミナル１３１２及び入力／出力ターミナル１３１４のそれぞれに接続する。回路ボード１３０８のメモリに格納されたイメージ信号は、所定の操作によって、テレビモニター１４３０及びパソコン１４４０に出力される。
【００５０】
図８で示したようなパソコン、図９で示した携帯電話及び図１０で示したデジタルスチールカメラ以外の電子装置の例として、ＯＥＬＤテレビセット、ビューファインダー型及びモニター型ビデオテープレコーダー、カーナビゲーションシステム、ポケベル、電子ノートブック、携帯計算機、ワードプロセッサ、ワークステーション、販売時点情報管理システム（ＰＯＳ）ターミナル、タッチパネルを備えた装置が挙げられる。もちろん、本発明による半導体装置はこれらの電子装置の表示部にも適用可能である。
【００５１】
以上説明したように本発明によれば、基板上に形成したソース、チャンネル、及びドレインの各領域を有する半導体層と、この半導体層上に形成した絶縁膜と、この絶縁膜内に内在させ且つ注入されたキャリアの電荷を捕獲する粒状の電荷捕獲体（例えば半導体又は金属からなる複数の粒子）とを備えたので、基板及び半導体層から成る薄膜トランジスタ（ＴＦＴ）素子に、粒状の電荷捕獲体に拠るメモリ機能を持たせて成るＴＦＴメモリを提供することができる。
【００５２】
これにより、ＴＦＴ素子の使用範囲がメモリ素子まで広がる。したがって、ＴＦＴ素子は、従来では、表示体の画素やその周辺回路のみに使用されているだけである。このＴＦＴメモリをメモリ手段として用いると、ＴＦＴを用いている他の薄膜構造体（例えば液晶表示体やそのドライバ回路）と同一のパネル上にこのメモリ手段を実装でき、装置やシステムの小型化及びコンパクト化或いは低消費電力化に著しく寄与することとなる。
【図面の簡単な説明】
【図１】   本発明によりメモリ機能を持たせた薄膜半導体装置を内蔵した液晶表示装置を用いて構成した電子ブックの一例を示す図である。
【図２】   液晶表示装置の電気的ブロック構成を示す図である。
【図３】   半導体薄膜装置としてのＴＦＴメモリの薄膜構造を示す部分的な断面図である。
【図４】   図３に示すＴＦＴメモリの平面図である。
【図５】   ＴＦＴメモリの製造段階を示す図である。
【図６】   ＴＦＴメモリの制御ゲート電圧Ｖgとドレイン電流Ｉdの情報書込みに対する特性変化を定性的に示す図である。
【図７】   （Ａ）情報を書き込むために制御ゲートへ正の電圧を印加することを示す図である。（Ｂ）情報を消去するためにドレインに負の電圧を印加することを示す図である。
【図８】   本発明による画素ドライバーを有する表示装置を組み込んだ携帯パソコンの概略図である。
【図９】   本発明による画素ドライバーを有する表示装置を組み込んだ携帯電話の概略図である。
【図１０】   本発明による画素ドライバーを有する表示装置を組み込んだデジタルカメラの概略図である。
【符号の説明】
１１  ＴＦＴメモリ
２１  基板
２２  多結晶シリコン層
２２ａ  ソース
２２ｂ  チャネル
２２ｃ  ドレイン
２３  第１のゲート酸化膜
２４  シリコン粒子
２５  第２のゲート酸化膜
【図１】
0004026332.tif 000002
【図２】
0004026332.tif 000003
【図３】
0004026332.tif 000004
【図４】
0004026332.tif 000005
【図５】
0004026332.tif 000006
【図６】
0004026332.tif 000007
【図７】
0004026332.tif 000008
【図８】
0004026332.tif 000009
【図９】
0004026332.tif 000010
【図１０】
0004026332.tif 000011