(57)【特許請求の範囲】
【請求項１】
強誘電体記憶素子の製造方法において、トランジスタの形成された半導体基板の上に第１層間絶縁膜を形成する段階、
前記第１層間絶縁膜の上にキャパシタの下部電極を形成する第１電導膜及び強誘電体膜を形成する段階、
及び前記強誘電体膜の上に、内部に酸素を含むＰｔ膜を多層構造で形成してキャパシタの上部電極を形成する段階を含み、
前記Ｐｔ膜上にＴｉＮ膜を形成し、前記ＴｉＮ膜を選択的にエッチングして上部電極を定義するＴｉＮ膜パターンを形成される段階、
前記ＴｉＮ膜パターンをエッチングマスクとし、前記Ｐｔ膜をエッチングして上部電極を形成する段階、
及び、
前記強誘電体膜及び前記第１電導膜を選択的にエッチングして強誘電体膜パターン及び下部電極を形成する段階を含み、
前記ＴｉＮ膜パターンを酸素雰囲気下で熱処理する段階、
前記ＴｉＮ膜パターン、前記上部電極、前記強誘電体パターン及び前記下部電極のそれぞれの側壁と前記ＴｉＮ膜パターンの上部を囲む保護酸化膜を形成する段階、
前記全体構造の上に第２層間絶縁膜を形成する段階、
前記第２層間絶縁膜、前記ＴｉＮ膜パターン及び前記保護酸化膜を選択的にエッチングして前記上部電極を露出させる第１コンタクトホールと、前記第２層間絶縁膜、前記保護酸化膜、前記第１層間絶縁膜を選択的にエッチングして前記トランジスタの活性領域を露出させる第２コンタクトホールとを形成する段階、
及び、前記第１コンタクトホール及び前記第２コンタクトホールを介して前記トランジスタの活性領域と前記キャパシタを連結する金属配線を形成する段階をさらに含むことを特徴とする強誘電体記憶素子の製造方法。
【請求項２】
前記多層のＰｔ膜は、それぞれ１０〜１００ｍＴｏｒｒの圧力、３００〜１０００℃の温度、及び０．１ｋＷ〜１ｋＷの電力が印加されて形成されることを特徴とする請求項１記載の強誘電体記憶素子の製造方法。
【請求項３】
前記多層のＰｔ膜は、それぞれＡｒ：Ｏ２流量比が１：１００乃至１００：１の条件で形成されることを特徴とする請求項１記載の強誘電体記憶素子の製造方法。
【請求項４】
前記第１電導膜はＰｔ、前記強誘電体膜はＳｒＢｉ２Ｔａ２Ｏ９で形成されることを特徴とする請求項１記載の強誘電体記憶素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、特に強誘電体記憶素子の製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子の製造において、Ｔｉ膜は金属膜と酸化物の間の接着力を向上させる接着膜として形成される。また、Ｔｉ膜はトランジスタの活性領域にコンタクトを形成する場合、コンタクト抵抗を下げるためのシリサイドを形成するのに用いるが、このようなシリサイドを形成する場合、ＴｉとＳｉの拡散を防止するための拡散防止膜としてＴｉＮ膜を用いる。従って、通常、金属配線時には金属配線層の下にＴｉＮ/Ｔｉの積層構造を用いることになる。
【０００３】
強誘電体記憶素子のＰｔ上部電極とトランジスタの活性領域の間をＡｌまたはＷなどの金属膜で連結する場合にも金属膜形成の前にＴｉＮ/Ｔｉの積層構造を形成する。
【０００４】
【発明が解決しようとする課題】
ところが、キャパシタの電極をなすＰｔ膜がスパッダリング法により蒸着される場合、一般にＰｔ薄膜は柱状構造(columnar structure)で成長され、粒界(grain boundary)が粗い。よって、Ｐｔ上部電極の上に形成されたＴｉは、後続熱処理工程でＰｔの界面に沿って強誘電体膜に拡散することで、強誘電体特性を低下させるという問題点がある。
【０００５】
本発明はかかる問題点に鑑みてなされたもので、その目的は、Ｔｉが強誘電体膜に拡散することを効果的に防止できる強誘電体記憶素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、トランジスタが形成された半導体基板の上に第１層間絶縁膜を形成する段階、前記第１層間絶縁膜の上にキャパシタの下部電極を形成する第１電導膜及び強誘電体膜を形成する段階、及び前記強誘電体膜の上に、内部に酸素を含むＰｔ膜を多層構造で形成してキャパシタの上部電極を形成する段階を含み、前記Ｐｔ膜上にＴｉＮ膜を形成し、前記ＴｉＮ膜を選択的にエッチングして上部電極を定義するＴｉＮ膜パターンを形成される段階、前記ＴｉＮ膜パターンをエッチングマスクとし、前記Ｐｔ膜をエッチングして上部電極を形成する段階、及び、前記強誘電体膜及び前記第１電導膜を選択的にエッチングして強誘電体膜パターン及び下部電極を形成する段階を含み、前記ＴｉＮ膜パターンを酸素雰囲気下で熱処理する段階、前記ＴｉＮ膜パターン、前記上部電極、前記強誘電体パターン及び前記下部電極のそれぞれの側壁と前記ＴｉＮ膜パターンの上部を囲む保護酸化膜を形成する段階、前記全体構造の上に第２層間絶縁膜を形成する段階、前記第２層間絶縁膜、前記ＴｉＮ膜パターン及び前記保護酸化膜を選択的にエッチングして前記上部電極を露出させる第１コンタクトホールと、前記第２層間絶縁膜、前記保護酸化膜、前記第１層間絶縁膜を選択的にエッチングして前記トランジスタの活性領域を露出させる第２コンタクトホールとを形成する段階、及び、前記第１コンタクトホール及び前記第２コンタクトホールを介して前記トランジスタの活性領域と前記キャパシタを連結する金属配線を形成する段階をさらに含むことを特徴とする。
【０００７】
また、本発明は、上部電極をなすＰｔ膜が高圧、高温、低電力の条件下で多層で形成され、拡散経路を増加させ、ＴｉがＰｔの粒界に沿って強誘電体膜に拡散することを防止することを特徴とする。
【０００８】
さらにまた、本発明は、Ｐｔ膜の蒸着時、酸素を注入してＰｔ膜の粒界に酸素が含まれ、これにより、後続熱処理時に強誘電体に拡散していくＴｉをＰｔ膜内に捕獲させることで、強誘電体の特性低下を防止することを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付図面に基づき、本発明の好適実施例を詳細に説明する。
図１に示すように、トランジスタ(図示せず)などの下部層の形成された半導体基板１０の上にＢＰＳＧ(boro-phosphor silicate glass)膜１１及びＭＴＯ(medium temperature oxide)膜１２からなる第１層間絶縁膜を形成し、ＭＴＯ膜１２の上に吸着した水分を除去する為に、１００〜３００℃の温度で１０分乃至２時間の間に焼き工程を行う。
【００１０】
続いて、ＭＴＯ膜１２の上にキャパシタの下部電極を形成する膜厚５０〜５００Åの第１Ｔｉ膜１３及び膜厚１０００〜３０００Åの第１Ｐｔ膜１４を形成する。このとき、第１Ｔｉ膜１３の形成後、真空を維持しつつ原位置(in-situ)で第１Ｐｔ膜１４を形成し、その後、炉(furnace)を用いて４００〜９００℃の温度で酸素Ｏ２雰囲気下で１０分乃至２時間の間に熱処理を行う。
【００１１】
次に、第１Ｐｔ膜１４の上に、スピンコーティング(spin coating)、ＬＳＭＣＤ(Liquid Source Mixed Chemical Deposition)、化学気相蒸着(ＣＶＤ)又は物理気相蒸着(ＰＶＤ)法等により、二層のペロブスカイト(Bi-layered perovskite)構造を持つＳＢＴ(ＳｒＢｉ２Ｔａ２Ｏ９)などの強誘電体膜１５を形成する。
【００１２】
続いて、強誘電体膜１５の上にキャパシタの上部電極を形成する膜厚１０００〜３０００Åの第２Ｐｔ膜１６を形成する。このとき、Ｔｉの拡散距離を増加させる為に、第２Ｐｔ膜１６を一回に形成せず、２段階乃至１０段階に分けて多層構造で形成する。本発明の一実施例における図１乃至図６では、第２Ｐｔ膜１６が２層構造１６Ａ、１６Ｂで形成されたものを示している。
【００１３】
前記第２Ｐｔ膜１６は拡散経路の粒界を緻密化させるために、１０〜１００ｍＴｏｒｒの低真空及び３００〜１０００℃の高温で０.１ｋＷ乃至１ｋＷの低い電力を印加してスパッタリング方法で形成し、スパッタリングガスに酸素を添加してＡｒ：Ｏ２流量比が１：１００乃至１００：１の条件で第２Ｐｔ膜１６を形成する。
【００１４】
次に、第２Ｐｔ膜１６の上に膜厚３００〜１０００Åの第１ＴｉＮ膜１７を形成し、上部電極を定義するマスクを用いて第１ＴｉＮ膜１７をエッチングし、マスクを除去した後、第１ＴｉＮ膜１７パターンをハードマスク(hard mask)として用いて第２Ｐｔ膜１６をエッチングして上部電極を形成する。
【００１５】
次に、図２に示すように、下部電極を定義する感光膜パターン１８を形成し、感光膜パターン１８をエッチングマスクとして用いて強誘電体膜１５、第１Ｐｔ膜１４及び第１Ｔｉ膜１３をエッチングする。
【００１６】
続いて、図３に示すように、感光膜パターン１８を除去し、第１ＴｉＮ膜１７パターンを４００〜９００℃の温度で炉を用いて酸素雰囲気下で１０分乃至２時間の間に熱処理を行う。こうした熱処理は、第１ＴｉＮ膜１７を酸化させ、以後に形成される保護酸化膜(capping oxide)とＰｔ上部電極との間の接着膜として用いるためのものである。
【００１７】
その後、図４に示すように、第１Ｔｉ膜１３及び第１Ｐｔ膜１４、強誘電体膜１５、第２Ｐｔ膜１６及び第１ＴｉＮ膜１７のそれぞれの側壁と、第１ＴｉＮ膜１７表面とを覆う保護酸化膜１９を形成し、保護酸化膜１９の上に第２層間絶縁膜２０を形成する。
【００１８】
続いて、図５に示すように、第２層間絶縁膜２０、保護酸化膜１９及び第１ＴｉＮ膜１７を選択的にエッチングして上部電極の第２Ｐｔ膜１６を露出させる第１コンタクトホールＣ１と、第２層間絶縁膜２０、保護酸化膜１９、ＭＴＯ膜１２及びＢＰＳＧ膜１１を選択的にエッチングしてトランジスタの活性領域(図示せず)を露出させる第２コンタクトホールＣ２とを形成する。
【００１９】
次に、図６に示すように、コンタクトホールの形成された全体構造の上に、金属配線と酸化物との間の接着力を向上させる、トランジスタと接触抵抗を低減させるための第２Ｔｉ膜２１を形成する。次に、ＳｉとＴｉの拡散を防止する為に、第２Ｔｉ膜２１の上に第２ＴｉＮ膜２２を形成してから、第２ＴｉＮ膜２２の上にＷまたはＡｌ等で金属膜２３を形成し、金属膜２３、第２ＴｉＮ膜２２及び第２Ｔｉ膜２１を選択的にエッチングして金属配線を形成する。続いて、全体構造の上に第３層間絶縁膜２４を形成する。その後、通常の工程によって強誘電体記憶素子を完成する。
【００２０】
【発明の効果】
以上から説明したように、本発明は、上部電極をなすＰｔ膜を多段階に分けて多層で蒸着し、高温、高圧、低電力の蒸着条件下でＰｔ膜を形成し、粒界を緻密化させて拡散経路を増加させる。また、Ｐｔ膜の蒸着時スパッタリングガスで相当量の酸素を含めて後続の熱処理工程時にＴｉの捕獲中心(trapping center)として用いる。よって、本発明は、上部電極をなすＰｔ膜を介してＴｉが強誘電体に拡散することを効果的に防止できるので、強誘電体記憶素子の電気的特性の低下を最小化できる。
【００２１】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施例によって上部Ｐｔ層を多層で形成した後上部電極をエッチングした状態を示す断面図である。
【図２】図１の上部電極を感光膜を用いてパターンした後強誘電体と下部電極をエッチングした状態を示す断面図である。
【図３】図２の構造で感光膜を除去した断面図である。
【図４】図４は図３の構造にキャパシタ保護酸化膜(capacitor capping oxide)と第２層間絶縁膜を蒸着した後の断面図である。
【図５】図５は通常のパターニング及びエッチング工程を行ってキャパシタコンタクトエッチングとトランジスタコンタクトエッチング工程後の断面図である。
【図６】図６はトランジスタとキャパシタを金属配線で連結した後第３層間絶縁膜を蒸着した後の断面図である。
【符号の説明】
１０  半導体基板
１１  ＢＰＳＧ膜
１２  ＭＴＯ膜
１３、２１  Ｔｉ膜
１４、１６  Ｐｔ膜
１５  強誘電体膜
１７、２２   ＴｉＮ膜
１８  感光膜パターン
１９  保護酸化膜
２０、２４  層間絶縁膜
２３  金属膜
【図１】
0003975292.tif 000002
【図２】
0003975292.tif 000003
【図３】
0003975292.tif 000004
【図４】
0003975292.tif 000005
【図５】
0003975292.tif 000006
【図６】
0003975292.tif 000007