(57)【特許請求の範囲】
【請求項１】
入力される第一のディジタル信号を処理して、第一の遅延素子を経由する時間分遅延するように作成された第二のディジタル信号を出力する処理部、この処理部の出力する第二のディジタル信号を受けて、高電位、低電位及びハイインピーダンス状態を有する第三のディジタル信号を出力するよう構成された出力バッファ、上記第一のディジタル信号を基信号として、この基信号を上記第一の遅延素子および第二の遅延素子を経由させ、この第一及び第二の遅延素子を経由させた基信号と、上記第一及び第二の遅延素子を経由しない上記第一のディジタル信号との論理演算により、上記出力バッファのハイインピーダンス状態を制御する制御信号を作成する制御信号作成回路を備え、上記制御信号作成回路は、上記制御信号により、出力バッファの出力する第三のディジタル信号が高電位から低電位へ切り替わるとき、及び第三のディジタル信号が低電位から高電位へ切り替わるとき、出力バッファがハイインピーダンス状態となるように制御することを特徴とする制御回路。
【請求項２】
請求項１記載の制御回路、及びこの制御回路の出力する第三のディジタル信号をもとにして表示を行う表示部を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、多数の高速ディジタルデータを処理する例えば液晶表示装置の制御回路及びこれを用いた表示装置、特にそのノイズ及び不要電磁輻射対策に関するものである。
【０００２】
【従来の技術】
従来の高速でディジタルデータ処理を行う制御回路は、ディジタル信号が切り替わるところで、不要電磁輻射を生じさせ、他の機器に障害を及ぼしてしまう。従来の対策としてはＧＮＤ強化、回路の平衡化、フィルターの設置、金属筐体での遮蔽等が行われてきた。
【０００３】
【発明が解決しようとする課題】
ディジタルエレクトロニクステクノロジーの進歩に伴い高速化が進み、ディジタル信号のスイッチング速度が上がり、スイッチング時の電気的変化が電磁波として周辺の電気機器に障害を与えてしまう。そこで、今までの回路レベルの対策としてＧＮＤ強化、フィルターの設置、配線の工夫等を行ってきたが、例えば、液晶表示装置において発生源となるタイミングコントローラＩＣの対策は十分とは言えなかった。
液晶表示のためにディジタル信号を処理し、ディジタル信号を出力する制御回路であるタイミングコントローラＩＣにおいて、ディジタル信号がＨＩＧＨ・ＬＯＷの切り替わりのときに、タイミングコントローラＩＣ内の出力バッファのＰチャンネルトランジスタとＮチャンネルトランジスタが同時にオンの状態になる瞬間ができる。そのとき、ＰチャンネルトランジスタとＮチャンネルトランジスタを通って、電源からＧＮＤへと一時的に大きい電流が流れ、ノイズの原因として他の信号に影響を与えてしまうことがある。この一時的に流れる大きい電流を貫通電流といい、図３にその概念図を示す。
【０００４】
図３は、従来の出力バッファの貫通電流を示す概略図である。
図３において、１は入力信号、２は入力信号１がゲートに入力するＰチャンネルトランジスタ、３はＰチャンネルトランジスタ２と接続され、入力信号１がゲートに入力するＮチャンネルトランジスタ、４は抵抗５を介してＰチャンネルトランジスタ２に接続された電源、６はＮチャンネルトランジスタ３に接続されたＧＮＤである。７はＰチャンネルトランジスタ２とＮチャンネルトランジスタ３との接続点から出力される出力信号である。８はＰチャンネルトランジスタ２とＮチャンネルトランジスタ３が同時にオンしたとき、Ｐチャンネルトランジスタ２とＮチャンネルトランジスタ３を通じて流れる貫通電流である。
出力バッファは、出力信号がＨＩＧＨのときは電源４側に、ＬＯＷのときはＧＮＤ６側に回路が繋がると考えてよい。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、第一の目的は、出力バッファの貫通電流を低減することができる制御回路を得るものである。
また、第二の目的は、そのような制御回路を用いた表示装置を得るものである。
【０００６】
【課題を解決するための手段】
この発明に係わる制御回路においては、入力される第一のディジタル信号を処理して、第一の遅延素子を経由する時間分遅延するように作成された第二のディジタル信号を出力する処理部、この処理部の出力する第二のディジタル信号を受けて、高電位、低電位及びハイインピーダンス状態を有する第三のディジタル信号を出力するよう構成された出力バッファ、第一のディジタル信号を基信号として、この基信号を第一の遅延素子および第二の遅延素子を経由させ、この第一及び第二の遅延素子を経由させた基信号と、第一及び第二の遅延素子を経由しない第一のディジタル信号との論理演算により、出力バッファのハイインピーダンス状態を制御する制御信号を作成する制御信号作成回路を備え、制御信号作成回路は、制御信号により、出力バッファの出力する第三のディジタル信号が高電位から低電位へ切り替わるとき、及び第三のディジタル信号が低電位から高電位へ切り替わるとき、出力バッファがハイインピーダンス状態となるように制御するものである。
【０００７】
さらに、この発明に係わる表示装置においては、制御回路の出力する第三のディジタル信号をもとにして表示を行う表示部を備えたものである。
【０００８】
【発明の実施の形態】
発明のベースとなる技術
入力される第一のディジタル信号を処理部によって処理して得られる第二のディジタル信号を、出力バッファにより第三のディジタル信号として出力するよう構成された制御回路であるタイミングコントローラＩＣの出力バッファから出力される出力信号のＨＩＧＨ・ＬＯＷの切り替わりで、オフ状態つまりハイインピーダンス状態にして、出力バッファのデバイスから生じる貫通電流を抑える。
例えば、液晶駆動に用いているタイミングコントローラＩＣの出力バッファに３ステート出力バッファを用い、出力信号のデータ切り替わりタイミングにＨＩＧＨ状態が重なるイネーブル信号を作成し、３ステート出力バッファによって出力信号がＨＩＧＨからＬＯＷまたは、ＬＯＷからＨＩＧＨへと切り替わる点で、出力バッファをハイインピーダンス状態にして回路に貫通電流が流れないようにする。  
【０００９】
実施の形態２．
実施の形態２では、出力バッファをハイインピーダンス状態にするイネーブル信号をデータから作成するようにしたものである。
図１は、この発明の実施の形態２による制御回路の出力バッファの制御信号を作成する制御信号作成回路を示す図である。
図において、２０はデータ３ａを遅延させるＤｅｌａｙ素子、２１はＤｅｌａｙ素子２０によって遅延されたデータ３ｂを遅延させるＤｅｌａｙ素子、２２はデータ３ａを一方の入力とし、Ｄｅｌａｙ素子２１によって遅延されたデータ３ｃを他方の入力とするＥＸ−ＯＲ素子で、イネーブル信号ＥＮ３ｄを出力する。
２３、２４はデータ３ｂを入力とする直列に接続された二つのインバータ、２５はインバータ２４の出力であるデータ３ｅを第二のディジタル信号である入力データＤｏｉとし、データ３ｆを第三のディジタル信号である出力データＤｏｘとする３ステート出力バッファであり、ＥＸ−ＯＲ素子２２の出力であるイネーブル信号ＥＮを制御信号として制御され、イネーブル信号ＥＮがＨＩＧＨのとき、ハイインピーダンス状態となる。
【００１０】
図２は、図１の回路の信号波形を示す図である。
図において、データ３ｆの網掛部分がハイインピーダンス状態である。また、解析の便宜上、回路中のＤｅｌａｙ素子２０、２１以外では遅延が起きないものとして信号波形を示してある。
【００１１】
次に動作について説明する。
図１の回路は、データ信号の変化点のみでイネーブル信号がＨＩＧＨになる。すなわち、図２に示すようにイネーブル信号ＥＮ３ｄは、データ信号が変化するときのみＨＩＧＨになる。この図１の回路を用いると、イネーブル信号の切り替わりが最小限で済み、イネーブル信号の電気的変化の影響によるノイズ及び不要放射が低減できる。ハイインピーダンス状態になるのは信号が切り替わる時のみである。
【００１２】
図１のイネーブル信号作成回路は、データから取り出されるイネーブル信号ＥＮを作成する回路中のＤｅｌａｙ素子２０、Ｄｅｌａｙ素子２１のうち、Ｄｅｌａｙ素子２０を通った後（３ｂ地点）からデータ３ｂ信号を引き出すことにより、出力バッファ２５の出力データ信号３ｆのＨＩＧＨ・ＬＯＷ切り替わりタイミングに、イネーブル信号ＥＮがＨＩＧＨになり、データ信号３ｆがＨＩＧＨ・ＬＯＷに切り替わるタイミングで、ＨＩＧＨインピーダンス状態にすることができる。
図１の回路は出力ディジタル信号の切り替わりが少ない時に有効である。
なお、実施の形態２に示す制御回路は、制御回路の出力する第三のディジタル信号をもとにして表示を行う表示部を備えていれば、液晶表示装置だけでなく、ＰＤＰ等他のディジタル信号を取り扱う表示装置にも、ノイズ及び不要電磁輻射対策として使用することができる。
【００１３】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
入力される第一のディジタル信号を処理して、第一の遅延素子を経由する時間分遅延するように作成された第二のディジタル信号を出力する処理部、この処理部の出力する第二のディジタル信号を受けて、高電位、低電位及びハイインピーダンス状態を有する第三のディジタル信号を出力するよう構成された出力バッファ、第一のディジタル信号を基信号として、この基信号を第一の遅延素子および第二の遅延素子を経由させ、この第一及び第二の遅延素子を経由させた基信号と、第一及び第二の遅延素子を経由しない第一のディジタル信号との論理演算により、出力バッファのハイインピーダンス状態を制御する制御信号を作成する制御信号作成回路を備え、制御信号作成回路は、制御信号により、出力バッファの出力する第三のディジタル信号が高電位から低電位へ切り替わるとき、及び第三のディジタル信号が低電位から高電位へ切り替わるとき、出力バッファがハイインピーダンス状態となるように制御するので、第三のディジタル信号の高電位と低電位との切り替わり時に、ハイインピーダンス状態にするため、出力バッファの貫通電流を低減してノイズを低減することができる。
【００１４】
さらに、この発明に係わる表示装置においては、出力バッファの貫通電流を低減させた制御回路を用いて、この制御回路の出力する第三のディジタル信号をもとにして表示を行う表示部を備えたので、貫通電流を低減してノイズを低減した表示装置を得ることができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態２による制御回路の出力バッファの制御信号を作成する制御信号作成回路を示す図である。
【図２】  図１の回路の信号波形を示す図である。
【図３】  従来の出力バッファの貫通電流を示す概略図である。
【符号の説明】
２０，２１  Ｄｅｌａｙ素子、２２  ＥＸ−ＯＲ素子、２３，２４  インバータ、
２５  出力バッファ。
【図１】
0003961682.tif 000002
【図２】
0003961682.tif 000003
【図３】
0003961682.tif 000004