(57)【特許請求の範囲】
【請求項１】
変換対象の複数のアナログデータを切換手段に入力し、当該切換手段で前記複数のアナログデータのうちの何れか１つを順次切り換えて出力し、
前記切換手段で切り換えを行った後、所定の安定時間が経過してから前記切換手段からのアナログデータを変換器に取り込んでこれをデジタル信号に変換し、
この変換後のデジタル信号を調整手段で補正及びフォーマット変換した後、これを前記アナログデータに相当するデジタルデータとして外部インタフェースに書き込むようにしたアナログデータの変換方法において、
前記変換器での一のアナログデータの変換が終了したときに、前記調整手段での前記一のアナログデータに対応する一のデジタル信号に対する補正及びフォーマット変換を開始すると共に、前記切換手段での前記一のアナログデータから次のアナログデータへの切り換えを行い、
前記次のアナログデータに対する前記安定時間が経過し且つ前記調整手段での前記一のデジタル信号に対する補正及びフォーマット変換が完了した後に、前記変換器は前記次のアナログデータを取り込んでこれをデジタル信号に変換することを特徴とするアナログデータの変換方法。
【請求項２】
初期状態となったとき、前記切換手段は、前記変換対象の複数のアナログデータのうちの予め設定したアナログデータを初期アナログデータとして出力し、
前記変換器は前記初期アナログデータに対する変換を最初に行うことを特徴とする請求項１記載のアナログデータの変換方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、情報処理装置等におけるアナログデータの変換方法に関する。
【０００２】
【従来の技術】
従来、情報処理装置等においては、アナログデータを入力する場合には、アナログデータをデジタルデータに変換した後処理を行うようになっている。図１は、アナログデータをデジタルデータに変換するＡ−Ｄ変換装置の構成の一例を示したものである。このＡ−Ｄ変換装置５は、アナログデータであるアナログ信号が入力されるチャネルを複数有しこれらのチャネルのうち所定のチャネルを選択しこのチャネルに入力されるアナログ信号を出力するアナログマルチプレクサ１１と、アナログマルチプレクサ１１からのアナログ信号を入力してこれをデジタル信号に変換するアナログデジタルコンバータ（ＡＤＣ）１２と、ユーザインタフェースである外部インタフェース部１３と、制御部（ＣＰＵ）１４と、レジスタ１５及び１６と、を備えている。
【０００３】
前記制御部１４は、アナログマルチプレクサ１１及びアナログデジタルコンバータ１２を制御して複数のアナログ信号をデジタル信号に順に変換すると共に、アナログデジタルコンバータ１２からの出力信号、つまりデジタル信号に対して精度補正処理や、ユーザ指定のデータフォーマットに変換する変換処理等を行い、これを変換されたデジタルデータとして外部インタフェース部１３に書き込むようになっている。そして、例えばこの外部インタフェース部１３に書き込まれたデジタルデータを上位制御部２０で読み込むことによって、変換されたデジタルデータをもとに所定の処理を実行するようになっている。
【０００４】
図３は、複数のアナログデータをデジタルデータに変換するために制御部１４で実行される変換処理の処理手順の一例を示すフローチャートであって、フローチャートと共に、フローチャートの各処理段階においてレジスタ１６に設定されているチャネル番号を示している。制御部１４では、起動されると、所定のイニシャル処理を行った後、図３の変換処理を実行し、まず、入力チャネルの切り換えを行う（ステップＳ１０１）。つまり、アナログマルチプレクサ１１で選択するチャネルを指示するためのチャネル選択信号を例えばチャネル０として設定し、これをレジスタ１６を介してアナログマルチプレクサ１１に出力する。これによって、レジスタ１６にはチャネル０が設定され、アナログマルチプレクサ１１は指定されたチャネル０を選択し、このチャネル０に入力されるアナログ信号であるアナログデータをアナログデジタルコンバータ１２に出力する。
【０００５】
制御部１４では、チャネル選択信号を出力すると、所定の安定時間だけ待機し（ステップＳ１０２）、安定時間が経過した後、アナログデジタルコンバータ１２に対し、アナログ信号をデジタル信号に変換する信号変換処理の開始を指示するための変換起動指令を出力する（ステップＳ１０３）。
つまり、アナログマルチプレクサ１１がチャネルを切り換えることに伴って、アナログデジタルコンバータ１２に入力されるアナログ信号も切り換わるが、浮遊容量等の影響で入力インピーダンスが高いため、アナログデジタルコンバータ１２のアナログ信号入力端子に到達するアナログ信号が安定するまでは、アナログデジタルコンバータ１２で信号変換を行っても、変換したデジタル信号の精度を確保することができない。したがって、アナログマルチプレクサ１１にチャネル選択信号を出力してから所定の安定時間が経過した後、アナログデジタルコンバータ１２への変換起動指令をレジスタ１５に出力することによって、安定したアナログ信号に対して信号変換を行い、変換したデジタル信号の精度を確保するようにしている。
【０００６】
アナログデジタルコンバータ１２では、変換起動指令を入力すると、入力されるアナログ信号をデジタル信号に変換するための信号変換処理を開始する。
そして、制御部１４では、変換起動指令を出力してから予め設定した所定時間が経過したときに、アナログデジタルコンバータ１２に信号変換処理の停止を指示する変換停止指令をレジスタ１５を介して出力する（ステップＳ１０４）。この変換停止指令を入力すると、アナログデジタルコンバータ１２では信号変換処理を停止する。
【０００７】
そして、制御部１４では、アナログデジタルコンバータ１２から変換終了後のデジタル信号を読み出し（ステップＳ１０５）、このデジタル信号に対して補正処理を行い（ステップＳ１０６）、続いてユーザ指定のフォーマットに変換し（ステップＳ１０７）、これをデジタルデータとして外部インタフェース部１３に書き込む（ステップＳ１０８）。
【０００８】
これによって、チャネル０に入力されるアナログ信号に対する信号変換が終了し、チャネル０に入力されるアナログ信号からなるアナログデータはデジタルデータに変換されたことになる。
次に、制御部１４では、ステップＳ１１１に移行して、入力チャネルの切り換えを行い、チャネル１を指示するチャネル選択信号を出力する。これによって、レジスタ１６はチャネル１に設定される。次いで、制御部１４では、所定の安定時間が経過するまで待機し（ステップＳ１１２）、安定時間が経過したならば、アナログデジタルコンバータ１２への変換起動指令を出力する（ステップＳ１１３）。
【０００９】
以後、上記と同様に処理を行い、チャネル１に入力されるアナログデータに対するデータ変換が終了したならば、入力チャネルをチャネル２に更新し、ステップＳ１０１からＳ１０８までの処理をチャネル２について同様にして行い、同様に、チャネル３以降についても各チャネル毎にステップＳ１０１からＳ１０８までの処理を行う。そして、アナログマルチプレクサ１１のｎ個のチャネル全てについてデータ変換が終了すると、チャネルを０に切り換え、この処理をチャネルを１〜ｎに順次切り換えて繰り返し行うことによって、複数のアナログデータを順次デジタルデータに変換するようになっている。
【００１０】
【発明が解決しようとする課題】
上記従来のアナログデータの変換方法においては、図３に示すように、入力チャネルの切り換えを行った後（ステップＳ１０１）、安定時間が経過するまでは、アナログデジタルコンバータ１２に対する変換起動指令を出力することができないため、この間制御部１４は待機状態となる。この待機状態の間、制御部１４は事実上何もすることができず、前記安定時間は必ず確保する必要があるため、高速化の妨げとなっていた。
【００１１】
そこで、この発明は上記従来の問題点に着目してなされたものであり、高速化を図ることの可能なアナログデータの変換方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１に係るアナログデータの変換方法は、変換対象の複数のアナログデータを切換手段に入力し、当該切換手段で前記複数のアナログデータのうちの何れか１つを順次切り換えて出力し、前記切換手段で切り換えを行った後、所定の安定時間が経過してから前記切換手段からのアナログデータを変換器に取り込んでこれをデジタル信号に変換し、この変換後のデジタル信号を調整手段で補正及びフォーマット変換した後、これを前記アナログデータに相当するデジタルデータとして外部インタフェースに書き込むようにしたアナログデータの変換方法において、前記変換器での一のアナログデータの変換が終了したときに、前記調整手段での前記一のアナログデータに対応する一のデジタル信号に対する補正及びフォーマット変換を開始すると共に、前記切換手段での前記一のアナログデータから次のアナログデータへの切り換えを行い、前記次のアナログデータに対する前記安定時間が経過し且つ前記調整手段での前記一のデジタル信号に対する補正及びフォーマット変換が完了した後に、前記変換器は前記次のアナログデータを取り込んでこれをデジタル信号に変換することを特徴としている。
【００１３】
この請求項１の発明では、複数のアナログデータが切換手段で切り換えられて順に出力され、変換器では、切換手段での切り換えが行われた後、所定の安定時間が経過してから、つまり、変換器に入力されるアナログデータ、すなわちアナログ信号が安定してから、これを読み込んで、デジタル信号に変換する。そして、この変換したデジタル信号に対して、補正や所定のフォーマットに変換する調整処理が調整手段によって施されて、デジタルデータに変換される。
【００１４】
このとき、変換器でのアナログデータの変換が終了したときに、変換後のデジタル信号に対する調整手段での補正及びフォーマット変換といった調整処理が開始されると共に、切換手段でのアナログデータの切り換えが行われ次のアナログデータが出力される。よって、調整手段で所定の調整を実行している間に、これと並行して前記安定時間が確保されることになり、調整手段での調整処理が終了した時点ですでに確保すべき安定時間の少なくとも一部は経過しているから、その分、デジタルデータへの変換に要する全体の処理時間が短縮されることになる。
【００１５】
また、請求項２に係るアナログデータの変換方法は、初期状態となったとき、前記切換手段は、前記変換対象の複数のアナログデータのうちの予め設定したアナログデータを初期アナログデータとして出力し、前記変換器は前記初期アナログデータに対する変換を最初に行うことを特徴としている。
この請求項２の発明では、起動時或いはリセット時等の初期状態となったときには、切換手段では、変換対象の複数のアナログデータのうちの予め設定したアナログデータが初期アナログデータとして出力され、変換器では、この初期アナログデータに対する変換が最初に行われる。したがって、切換手段で初期アナログデータが出力された時点から安定時間の確保が開始されるため、例えば初期状態となったときに、変換器が変換可能な状態となるまでの間に所要時間があるような場合でも、この所要時間が経過するのと並行して、初期アナログデータの安定時間が確保されることになる。
よって、変換器が変換可能な状態となった時点で、確保すべき安定時間の少なくとも一部は経過していることになるから、その分デジタルデータへの変換に要する全体の処理時間が短縮されることになる。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態を説明する。
図１は、情報処理装置等に備えられたアナログデータをデジタルデータに変換するＡ−Ｄ変換装置の構成の一例を示したものである。このＡ−Ｄ変換装置５の構成は、前記した従来のＡ−Ｄ変換装置５の構成と同様であり、アナログマルチプレクサ１１，アナログデジタルコンバータ１２，外部インタフェース部１３，制御部１４，レジスタ１５及び１６を備えて構成されている。
【００１７】
そして、アナログマルチプレクサ１１は入力されるチャネル選択信号で指定されるチャネルを選択してそのチャネルに入力されるアナログデータであるアナログ信号をアナログデジタルコンバータ１２に出力し、アナログデジタルコンバータ１２は、変換起動指令が入力されたときアナログマルチプレクサ１１から入力されるアナログ信号をデジタル信号に変換するための信号変換処理を開始し、変換停止指令が入力されたときに信号変換処理を停止するようになっている。また、制御部１４は、レジスタ１５を介してアナログデジタルコンバータ１２に変換起動指令及び変換停止指令を出力すると共にレジスタ１６を介してアナログマルチプレクサ１１にチャネル選択信号を出力し、アナログデジタルコンバータ１２で変換したデジタル信号を読み込んでこれを補正し、所定のフォーマットに変換した後、変換したデジタルデータとして外部インタフェース部１３に書き込むようになっている。
【００１８】
そして、これら各機器は、起動時、或いはリセット時等に上位制御部２０から出力されるリセット信号を入力すると、初期状態となるようになっている。そして、前記制御部１４ではリセット信号を入力すると、所定のイニシャル処理を行うと共に、レジスタ１６に対して初期値としてチャネル０を指示するチャネル選択信号を出力し、イニシャル処理が終了した後、アナログマルチプレクサ１１に入力される複数のアナログデータをデジタルデータに変換するための変換処理を開始するようになっている。
【００１９】
図２は、制御部１４で実行される変換処理の処理手順の一例を示すフローチャートであって、フロチャートと共に、各処理段階において制御部（ＣＰＵ）１４及びレジスタ１６が処理対象とするチャネル番号を示している。
制御部１４では、リセット信号を入力すると、所定のイニシャル処理を行い、レジスタ１６にチャネル０を指示するチャネル選択信号を出力した後、変換処理を開始する。まず、ステップＳ１で、アナログデジタルコンバータ１２での、アナログ信号をデジタル信号に変換するための信号変換処理の開始を指示するための変換起動指令をレジスタ１５を介して出力し、この変換起動指令を出力してから予め設定した所定時間が経過したときに、アナログデジタルコンバータ１２に信号変換処理の停止を指示するための変換停止指令をレジスタ１５を介して出力する（ステップＳ２）。なお、前記所定時間は、アナログデジタルコンバータ１２の仕様に基づいて設定される時間であって、アナログデジタルコンバータ１２においてアナログ信号を、所定の精度のデジタル信号に変換するのに充分な時間である。
【００２０】
次に、ステップＳ３に移行して入力チャネルの切り換えを行う。ここで、初期状態では、レジスタ１６では、チャネル０を指示するチャネル選択信号を出力しているから、制御部１４では、チャネル１を指示するチャネル選択信号を、レジスタ１６を介してアナログマルチプレクサ１１に出力する。
次に、ステップＳ４に移行して、アナログデジタルコンバータ１２からデジタル信号を読み出し、次いで、ステップＳ５に移行して読み出したデジタル信号に対して補正処理を行い、ステップＳ６に移行して、補正したデジタル信号をユーザ指定のフォーマットに変換し、これを変換後のデジタルデータとして外部インタフェース部１３に書き込む（ステップＳ７）。これによりチャネル０についてのデータ変換が終了する。
【００２１】
次に、ステップＳ１１に移行し、アナログデジタルコンバータ１２への変換起動指令を出力し、これを出力してから所定時間が経過したときにアナログデジタルコンバータ１２への変換停止指令を出力し（ステップＳ１２）、次いでステップＳ１３に移行して、入力チャネルの切り換えを行う。つまり、チャネル番号を１だけ更新して、チャネル２を指示するチャネル選択信号を出力する。
【００２２】
そして、ステップＳ１４に移行してアナログデジタルコンバータ１２からデジタル信号を読み出し、これを補正し（ステップＳ１５）、所定のフォーマットに変換し（ステップＳ１６）、これをデジタルデータとして外部インタフェース部１３に書き込む。以後、上記と同様に処理を行い、ステップＳ１〜Ｓ７の処理を、チャネル番号を順次更新しながら繰り返し行い、アナログマルチプレクサ１１のｎ個のチャネル全てについてアナログ信号の変換が終了したら、再度チャネル０に戻り、チャネル０〜ｎについてアナログデータの変換を繰り返し行う。
【００２３】
次に、上記実施の形態の動作を説明する。
起動時或いはリセット時等に上位制御部２０からのリセット指令が、Ａ−Ｄ変換装置５を構成する各機器に対して出力されると、このリセット指令を入力した各機器は初期状態となり、制御部１４では、所定のイニシャル処理を実行し、初期値としてレジスタ１６に対して、アナログマルチプレクサ１１にチャネル０を指示するチャネル選択信号を出力する。
【００２４】
これを受けて、アナログマルチプレクサ１１では、チャネル０に入力されるアナログ信号をアナログデジタルコンバータ１２に出力する。
そして、制御部１４では、所定のイニシャル処理が終了すると、図２に示す変換処理を開始し、まず、アナログデジタルコンバータ１２に対する変換起動指令を出力し（ステップＳ１）、これを受けてアナログデジタルコンバータ１２では、アナログ信号をデジタル信号に変換する信号変換処理を開始する。
【００２５】
ここで、制御部１４が初期値としてレジスタ１６にチャネル０を指示するチャネル選択信号を出力してから、制御部１４におけるイニシャル処理が終了するまでの時間が、アナログデジタルコンバータ１２に入力されるアナログ信号が安定するために必要な安定時間よりも充分長いものとすると、制御部１４ではイニシャル処理を実行した際に、初期値としてチャネル０を指示するチャネル選択信号を出力しているから、制御部１４でのイニシャル処理が終了し変換起動指令を出力する時点では、アナログデジタルコンバータ１２に入力されるアナログ信号は充分安定している。したがって、この時点でアナログデジタルコンバータ１２が信号変換処理を開始しても、得られるデジタル信号の精度を充分確保できることになる。
【００２６】
なお、前記安定時間は、アナログデジタルコンバータ１２までの回路構成に基づいて算出される、安定に要する所要時間に余裕を持たせた時間である。
そして、変換起動指令を出力してから、所定時間が経過すると制御部１４では、変換停止指令を出力し（ステップＳ２）、これを受けてアナログデジタルコンバータ１２では、信号変換処理を停止する。
【００２７】
次に、制御部１４では、チャネル１を指示するチャネル選択信号を出力し、これを受けてアナログマルチプレクサ１１では、選択チャネルを０から１に切り換える（ステップＳ３）。
したがって、図２に示すように、初期値としてチャネル０が指定されてからステップＳ１及びＳ２の処理が行われるまでの間は、制御部１４及びレジスタ１６は、共にチャネル０を処理対象としているが、ステップＳ３の処理が行われた時点で、制御部１４では、チャネル０を処理対象としたままであるが、レジスタ１６ではチャネル１が処理対象となる。
【００２８】
そして、制御部１４では、アナログデジタルコンバータ１２からチャネル０に対応するデジタル信号を読み出し、これを補正しフォーマット変換してデジタルデータとして外部インタフェース部１３に書き込む（ステップＳ４〜Ｓ７）。これによって、チャネル０に対するデータ変換が終了する。
そして、上記と同様にして、アナログデジタルコンバータ１２に変換起動指令を出力し（ステップＳ１１）、所定時間が経過したら、アナログデジタルコンバータ１２に変換停止指令を出力する（ステップＳ１２）。
【００２９】
ここで、前記ステップＳ３の処理で、制御部１４がチャネル１を指示するチャネル選択信号を出力した時点から、制御部１４がアナログデジタルコンバータ１２からチャネル０に対応するデジタル信号を読み出して補正処理及びフォーマット変換処理を行い、これを外部インタフェース部１３に書き込み終わるまでの所要時間、つまり、ステップＳ４からＳ７の処理を実行するために要する所要時間が、アナログデジタルコンバータ１２に入力されるアナログデータの安定時間よりも長いならば、チャネル選択信号は、制御部１４がアナログデジタルコンバータ１２からチャネル０に対応するデジタル信号を読み出す以前に、チャネル１に切り換えられているから、制御部１４がステップＳ７の処理を終了してステップＳ１１の処理を実行する時点では、アナログデジタルコンバータ１２に入力されるチャネル１に対応するアナログ信号は充分安定していることになる。したがって、この時点で、アナログデジタルコンバータ１２で信号変換処理を開始したとしても、その精度を充分確保することができることになる。
【００３０】
次いで、制御部１４では入力チャネルの切り換えを行い（ステップＳ１３）、チャネル２を指示するチャネル選択信号を出力する。これにより、アナログマルチプレクサ１１のチャネルが切り換えられ、アナログデジタルコンバータ１２にチャネル２に対応するアナログ信号が入力されるようになる。
したがって、図２に示すように、制御部１４ではチャネル１を処理対象としているが、レジスタ１６ではチャネル２が処理対象となり、この時点から、アナログデジタルコンバータ１２に入力されるアナログ信号の安定時間の確保が開始されることになる。
【００３１】
そして、制御部１４では、アナログデジタルコンバータ１２からチャネル１に対応するデジタル信号を読み出してこれに対する補正処理及びフォーマットの変換処理等を行う（ステップＳ１４〜Ｓ１６）。以後、上記と同様にして処理を行い、フォーマット変換後のデジタルデータを外部インタフェース部１３に書き込み、アナログデジタルコンバータ１２に変換起動指令を出力する。この場合も上記と同様に、制御部１４がステップＳ１３の処理でチャネルの切り換えを行うことによりアナログマルチプレクサ１１の切り換えが行われた時点から、チャネル２に対応するアナログ信号の安定時間の確保が開始され、制御部１４がアナログデジタルコンバータ１２から読み出したチャネル１に対応するデジタル信号に対して所定の処理を行っている間にも、アナログ信号の安定時間が確保されるから、チャネル１に対応するデジタルデータを外部インタフェース部１３に書き込み終えた時点で、アナログデジタルコンバータ１２に入力されるチャネル２に対応するアナログ信号は、充分安定している。
【００３２】
以後、同様にして、チャネルが順に切り換えられてこれに対するデータ変換が行われ、チャネルｎについてのデータ変換が終了したらチャネル０に移行して、データ変換が行われる。このように、アナログデジタルコンバータ１２からチャネルｍに対応するデジタル信号を読み出す前にアナログマルチプレクサ１１のチャネルの切り換えを行って、チャネルｍ＋１に対応するアナログ信号の安定時間の確保を開始し、その間に、制御部１４では、アナログデジタルコンバータ１２からチャネルｍに対応するデジタル信号を読み出しこれに対して補正処理等の所定の処理を行うようにしたから、制御部１４がアナログデジタルコンバータ１２から読み出したデジタル信号に対して処理を行っている間に、これと並行してアナログ信号の安定時間が確保されることになる。よって、制御部１４では、チャネルｍに対応するアナログ信号に対する処理が終わった時点で、次のチャネルｍ＋１に対応するアナログ信号に対する処理を開始することができ、制御部１４に無駄な待ち時間が生じることを回避することができる。
【００３３】
したがって、制御部１４を効率よく稼働させることができるから、デジタルデータへの変換に要する全体の所要時間を短縮することができ、高速化を図ることができる。
また、このとき、アナログデジタルコンバータ１２へのアナログ信号の安定時間は確実に確保されるから、デジタルデータへの変換の精度が低下することなく、実現することができる。
【００３４】
また、制御部１４のイニシャル処理において、初期値としてチャネル０を指示するチャネル選択信号を出力し、制御部１４では、チャネル０に対応するアナログ信号をアナログデジタルコンバータ１２で最初に行うようにしたから、制御部１４で所定のイニシャル処理が実行されている時間をも、アナログ信号の安定時間として確保することによって、より高速化を図ることができる。
【００３５】
なお、上記実施の形態においては、制御部１４がイニシャル処理において初期値としてチャネル０を指示するチャネル選択信号を出力した時点から、イニシャル処理が終了して変換処理を開始するまでの所要時間が、アナログデジタルコンバータ１２に入力されるアナログ信号が安定するために必要な安定時間よりも充分長いものとした場合について説明したが、これを満足しない場合には、例えばタイマを設け、初期値を設定するためのチャネル選択信号を出力した時点からの経過時間を測定し、アナログデジタルコンバータ１２に入力されるアナログ信号が充分安定したとみなすことの可能な時間が経過したときに、アナログデジタルコンバータ１２に対する変換起動指令を出力するようにすればよい。
【００３６】
同様に、制御部１４がチャネル選択信号を出力した時点から、アナログデジタルコンバータ１２からデジタル信号を読み出して補正処理やフォーマット変換処理を行い、これを外部インタフェース部１３に書き込み終わるまでの所要時間が、アナログデジタルコンバータ１２に入力されるアナログデータの安定時間よりも長い場合について説明したが、これを満足しない場合には、例えばタイマを設け、入力チャネルの切り換えを行った時点でタイマを起動し、アナログデジタルコンバータ１２への変換起動指令を出力する時点で、タイマを起動してから所定の安定時間が経過していないときには、この安定時間が経過するまで待機し、安定時間が経過したときに、変換起動指令を出力するようにすればよい。
【００３７】
これらの場合には、制御部１４に待ち時間が発生することになるが、この待ち時間は必要最小限の待ち時間であり、アナログ信号の安定に要する安定時間よりも短い時間であるから、この場合でも、高速化を図ることができる。
また、上記実施の形態においては、初期値としてチャネル０を設定するようにした場合について説明したが、これに限るものではなく、任意のチャネルを設定することができる。
【００３８】
また、上記実施の形態においては、チャネルを０から順に切り換えるようにした場合について説明したが、これに限るものではなく、任意の順に切り換えることができる。
ここで、制御部１４でチャネル選択信号を出力する処理及びアナログマルチプレクサ１１が切換手段に対応し、アナログデジタルコンバータ１２が変換器に対応し、制御部１４でアナログデジタルコンバータ１２で変換したデジタル信号を読み込んでこれを補正し、所定のフォーマットに変換した後、変換したデジタルデータとして外部インタフェース部１３に書き込む処理が調整手段に対応している。また、アナログマルチプレクサ１１の、制御部１４で初期値として設定されたチャネル０に入力されるアナログ信号が初期アナログデータに対応している。
【００３９】
以上説明したように、本発明の請求項１に係るアナログデータの変換方法によれば、調整手段で補正及びフォーマット変換を行っている間に、これと並行して次に処理するべきアナログデータの安定時間を確保するようにしたから、その分デジタルデータへの変換に要する全体の処理時間を短縮することができ高速化を図ることができる。
【００４０】
また、請求項２に係るアナログデータの変換方法によれば、初期状態となったときには、切換手段は、入力されるアナログデータのうちの所定のアナログデータを初期アナログデータとして出力するようにし、変換器ではこの初期アナログデータを最初に変換するようにしたから、変換器が変換可能な状態となるまでの間に、これと並行して初期アナログデータの安定時間を確保することになって、その分デジタルデータへの変換に要する全体の処理時間を短縮することができ、より高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明を適用したＡ−Ｄ変換装置の一例を示す概略構成図である。
【図２】変換処理の一例を示すフローチャート及びこのフローチャートの各処理段階における制御部１４及びレジスタ１６の動作説明図である。
【図３】従来の変換処理の一例を示すフローチャート及びこのフローチャートの各処理段階におけるレジスタ１６の動作説明図である。
【符号の説明】
１１  アナログマルチプレクサ
１２  アナログデジタルコンバータ
１３  外部インタフェース部
１４  制御部
１５，１６  レジスタ
【図１】
0003975607.tif 000002
【図２】
0003975607.tif 000003
【図３】
0003975607.tif 000004