(57)【特許請求の範囲】
【請求項１】
それぞれ異なる色に対応する複数のノズル群を副走査方向に順に並べた印字ヘッドを主走査方向に走査して印字を行う印字手段と、
印字データに基づきビットパターンデータを複数のブロックに分けて展開する展開手段と、
前記展開手段により展開されたビットパターンデータを記憶する記憶手段であって、前記印字ヘッドを主走査方向に１回走査して印字可能な領域よりも前記副走査方向に大きな領域に対応したビットパターンデータを記憶する領域を複数有し、前記領域の各々は前記副走査方向に対応して連続する２つの領域が重なる重ね領域を有する記憶手段と、
先のブロックのビットパターンデータを記憶する領域のうち重ね領域に一度記憶したビットパターンデータを、次のブロックのビットパターンデータを記憶する領域の重ね領域に複写する複写手段と、
次に展開されたビットパターンデータを、前記複写手段が複写した領域に続いて記憶するよう前記展開手段を制御することを特徴とする印字制御装置。
【請求項２】
走査毎に、前記記憶手段に記憶されているビットパターンデータを、前記印字手段に対して１走査分出力する出力手段を有することを特徴とする請求項１に記載の印字制御装置。
【請求項３】
前記展開手段と前記複写手段は、前記印字ヘッドのノズル数とノズル群の配置に基づいて前記記憶手段のアドレスを制御することを特徴とする請求項１または請求項２に記載の印字制御装置。
【請求項４】
前記展開手段が展開するビットパターンデータが１ページの先頭の領域に対応するデータであるか否かを判別する判別手段を有し、
前記展開手段は、前記判別手段による判別に基づきビットパターンデータの展開を行うことを特徴とする請求項１から請求項３のいずれかに記載の印字制御装置。
【請求項５】
前記展開手段は、前記判別手段による判別に基づき展開するビットパターンデータの量を変更することを特徴とする請求項４に記載の印字制御装置。
【請求項６】
それぞれ異なる色に対応する複数のノズル群を副走査方向に順に並べた印字ヘッドを主走査方向に走査して印字を行うために、印字データに基づきビットパターンデータを複数のブロックに分けて展開する展開手段と、前記展開手段により展開されたビットパターンデータを記憶する記憶手段であって、前記印字ヘッドを主走査方向に１回走査して印字可能な領域よりも前記副走査方向に大きな領域に対応したビットパターンデータを記憶する領域を複数有し、前記領域の各々は前記副走査方向に対応して連続する２つの領域が重なる重ね領域を有する記憶手段を備える印字制御装置の制御方法であって、
先のブロックのビットパターンデータを記憶する領域のうち重ね領域に一度記憶したビットパターンデータを、次のブロックのビットパターンデータを記憶する領域の重ね領域に複写する複写ステップと、
次に展開されたビットパターンデータを、前記複写ステップにてビットパターンデータを複写した領域に続いて記憶するよう展開する展開ステップとを有することを特徴とする印字制御装置の制御方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はビットパターンデータの展開処理の制御を行なう印字制御装置及び該装置の制御方法に関する。
【０００２】
【従来の技術】
本技術で使用されている印字ヘッドは、縦方向に印刷用のインクで使われる減法混色の三原色（イエロー（以後はＹとする），マゼンタ（以後はＭとする），シアン（以後はＣとする））の順に印字ノズルが順番に並んだものを使用している（図３参照）。一回の印字動作で上記の３原色（Ｙ，Ｍ，Ｃ）のインクを同時に出力し、次の印字動作では３原色の１色分の高さ（この場合には２４ドット）だけ下方向に移動させて、再度、３原色のインクを同時に出力している。上記の印字動作を繰り返しながら展開されたビットパターンデータを全て印字出力している（図４参照）。なお、図４は、印字ヘッドの動きを説明するものであり、ある印字ヘッドとその横にある印字ヘッドとは縦方向（副走査方向）に対しては２４ドット下にずれているが、横方向（主走査方向）に関しては図の説明上横にずらして記載している。また、ビットパターンデータ全てを一度に格納できる記憶領域を確保することは、メモリ記憶容量の制約上、困難である。この為、展開するビットパターンデータをいくつかのブロックに分けて展開を行ない、１頁の印刷を実現している。あるブロックとその次のブロックの間では、図５のようなメモリの重なった領域が存在する。これは、前述の印字ヘッドの構成及びヘッドのフィード動作上、必要になる領域であり、あるブロックの終端部分の印字動作（▲１▼の点線領域）では、ヘッドの一番上にある色ノズル（この場合はイエロー（Ｙ）になる）の部分については当該出力で３原色（Ｙ，Ｍ，Ｃ）すべてを出力したことになるが、▲２▼の点線領域ではＭとＣについては出力済であるが、Ｙについてはまだ出力されていない。また、▲３▼の点線領域ではＣのみが出力されている状態であり、当該ブロックのすべてのビットパターンデータが出力された訳ではない。このため、次のブロックで残りのＭとＹの部分のビットパターンデータを出力する必要がある。▲４▼の点線領域でＹが出力されたことになり全てを出力したことになり、▲５▼の点線領域でＭとＹが出力されたことになり全てを出力したことになる。このために前回ブロックとの重なった領域（この場合には４８ドット）が必要になっている。この重ね部分に存在するビットパターンデータは、当該ブロックのビットパターンデータ出力と次のブロックのビットパターンデータ出力で使用されるデータである。この出力データを従来までは、各ブロック毎に各々展開していた。このため、当該重ね部分にあるビットパターンデータを二度展開することになり、展開時間がその分余計にかかっていた。また、別々のブロック領域に同じビットパターンデータを二度、別々に展開すると誤差拡散処理等による影響により描画のずれが発生することがあり、これにより色ずれの発生が起きていた。
【０００３】
【発明が解決しようとする課題】
本発明では、上記、重ね部分にあるビットパターンデータをあるひとつのブロックで一回だけ展開し、当該ブロックで展開したビットパターンデータを次のブロックの該当する重ね部分に複写して、前回ブロックとの重ね部分を除いた領域を展開することで、展開時間の高速化を図ること、及び、前回展開したビットパターンデータを複写して使用することで描画におけるずれの発生を抑えることが可能となり、色ずれを抑えることを目的としている。
【０００４】
【課題を解決するための手段】
上述の目的を解決するために本願発明の印字制御装置は、それぞれ異なる色に対応する複数のノズル群を副走査方向に順に並べた印字ヘッドを主走査方向に走査して印字を行う印字手段と、印字データに基づきビットパターンデータを複数のブロックに分けて展開する展開手段と、前記展開手段により展開されたビットパターンデータを記憶する記憶手段であって、前記印字ヘッドを主走査方向に１回走査して印字可能な領域よりも前記副走査方向に大きな領域に対応したビットパターンデータを記憶する領域を複数有し、前記領域の各々は前記副走査方向に対応して連続する２つの領域が重なる重ね領域を有する記憶手段と、  先のブロックのビットパターンデータを記憶する領域のうち重ね領域に一度記憶したビットパターンデータを、次のブロックのビットパターンデータを記憶する領域の重ね領域に複写する複写手段と、次に展開されたビットパターンデータを、前記複写手段が複写した領域に続いて記憶するよう前記展開手段を制御する。
【０００５】
また、上述の目的を解決するために本願発明の印字制御装置の制御方法は、それぞれ異なる色に対応する複数のノズル群を副走査方向に順に並べた印字ヘッドを主走査方向に走査して印字を行うために、印字データに基づきビットパターンデータを複数のブロックに分けて展開する展開手段と、前記展開手段により展開されたビットパターンデータを記憶する記憶手段であって、前記印字ヘッドを主走査方向に１回走査して印字可能な領域よりも前記副走査方向に大きな領域に対応したビットパターンデータを記憶する領域を複数有し、前記領域の各々は前記副走査方向に対応して連続する２つの領域が重なる重ね領域を有する記憶手段を備える印字制御装置の制御方法であって、
先のブロックのビットパターンデータを記憶する領域のうち重ね領域に一度記憶したビットパターンデータを、次のブロックのビットパターンデータを記憶する領域の重ね領域に複写する複写ステップと、
次に展開されたビットパターンデータを、前記複写ステップにてビットパターンデータを複写した領域に続いて記憶するよう展開する展開ステップとを有する。
【０００６】
【作用】
上述の構成により、重ね部分領域のビットパターンデータを次のブロックの重ね部分に複写することで、重ね部分に存在するビットパターンデータの展開処理の回数を削減することが可能になり、その結果展開にかかる時間を極力少なくすること、及び、前回展開したビットパターンデータを複写して使用することで同じデータに基づき印字するため描画におけるずれの発生を抑えることが可能となる。
【０００７】
【実施例】
以下図面に基づいて、本発明の実施例を詳細に、かつ具体的に説明する。
【０００８】
図１は、本実施例におけるワードプロセッサの構成例を示す図面である。１は中央演算処理装置（ＣＰＵ）である。２は読み出し専用メモリ（ＲＯＭ）であり、図６〜図１０に示す手順のプログラム、ＣＰＵ１を制御する制御プログラム等を記憶する。３は読み書き可能なメモリ（ＲＡＭ）で印字データ、ビットパターンデータ等の各種データを保存しておく。４は外部に増設された読み出し専用メモリ（外部ＲＯＭ）である。５はキーボード制御装置（ＫＢＣ）であり、６は各種データを入力するためのキーボード（ＫＢ）である。７は表示制御装置（ＣＲＴＣ）であり、８は表示装置（ＣＲＴ）である。９は周辺装置制御装置（ＤＫＣ）であり、１０，１１は外部記憶装置（ＦＤ１０およびＨＤ１１）である。なお、ＦＤまたはＨＤに図６〜図１０で示す手順のプログラムを記憶しておいてもよい。１２は印字装置（ＰＲＴ）である。１３はポインティングデバイス（ＰＤ）である。１４はそれら装置間のデータの送受信を行なうためのシステムバスである。
【０００９】
次に、上述したＰＲＴ１２の印字制御を実行するため制御構成について、図２に示すブロック図を参照して説明する。制御回路を示す同図において、１７０１はＲＯＭ１７０２の制御プログラムに従って処理を制御するＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するプログラムＲＯＭ、１７０３は各種データ（印字コマンドやヘッドに供給されるビットパターンデータ等）を保存しておくダイナミック型のＲＡＭである。１７０４は印字ヘッド１７０８に対するビットパターンデータの供給制御を行なうゲートアレイであり、システムバス１４、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行なう。１７１０はインクジェット方式の印字ヘッド１７０８を搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５はヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
【００１０】
上記制御構成の動作を説明すると、システムバス１４から印字コマンドとビットパターンデータが入るとゲートアレイ１７０４とＭＰＵ１７０１との間でビットパターンデータがプリンタ内部の形式のビットパターンデータに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られたビットパターンデータに従って印字ヘッドが駆動され、印字が行なわれる。
【００１１】
なお、本装置を制御するためのプログラムは、ＲＯＭ２，ＦＤ１０，ＨＤ１１あるいはＲＡＭ３上に存在し、ＣＰＵ１がシステムバスを通じて逐次プログラムをＲＯＭ２、ＦＤ１０、ＨＤ１１あるいはＲＡＭ３から読み出しつつ目的の処理を行なう。
【００１２】
図６は、本発明の印字制御処理を説明するためのフローチャートを示している。本フローチャートを使用して、本装置の動作を以下順を追って説明する。
【００１３】
具体的には、以下のような手順で処理を行なう。即ち、印刷すべき印字データに基づくビットパターンデータを保持するためのビットパターン展開バッファをＲＡＭ３に設ける。ビットパターン展開バッファは１頁分のビットイメージを格納するだけの容量を獲得することは不可能なので、必要最低限の容量を２本分獲得する（２本用意することにより、印刷処理と展開処理を並行的に行うことができる）。然る後、ビットパターン展開バッファ上に印字データに基づくビットパターンデータを展開する。尚、ビットパターンデータはラスタスキャン形式（バイトが横方向に並んでいる）で展開するものとし（図１１参照）、またビットパターン展開バッファはＹ，Ｍ，Ｃの３色分が１つのバッファ内に存在しているものとする（図１２参照）。
【００１４】
ビットパターン展開バッファにビットパターンデータの展開（３色分）が終了すると、プリンタ印字出力処理を起動して、上記で展開されたビットパターンを１ライン単位（ヘッドの高さ）で切り出してＰＲＴ１２に出力するが、当該処理では１頁単位の処理を概略以下のような手順で行なう。
【００１５】
まず、初期化処理（Ｓ１）を説明する。
【００１６】
まず、図７のＳ１０１でビットパターン展開バッファのビットパターンデータを展開する各色毎の先頭アドレスを取得する。次にＳ１０２に進み、ビットパターン展開バッファの縦ドット数（ｎ）、横ドット数（Ｍ）及びビットパターン展開バッファの重ね部分の縦ドット数（ｙ）を取得する。次にＳ１０３に進み、各色の行取り出し位置ポインタ（ｃ＿＊ｄｐｏｓ）をそれぞれ初期化する。ここでの＊はＹ，Ｍ，Ｃの３つの位置ポインタが存在することを表す。なお、具体的には、ｃ＿Ｙｄｐｏｓ＝−４８，ｃ＿Ｍｄｐｏｓ＝−２４，ｃ＿Ｃｄｐｏｓ＝０に初期化される。
【００１７】
次に、ビットパターン展開バッファへのビットパターン展開処理（Ｓ２）を説明する（図８参照）。
【００１８】
Ｓ２では、Ｓ１で取得した縦ドット数（ｎ）×横バイト数（Ｍ／８）分のビットパターンデータをビットパターン展開バッファに展開する。
【００１９】
この時、当該ビットパターン展開バッファが１頁の先頭部分のバッファであるか否かを判別する（Ｓ２０１）。Ｓ２０１で当該ビットパターン展開バッファのデータが１頁の先頭部分のデータだったと判別されたならば、Ｓ２０２に進み、上記Ｓ１で求めたアドレスから上記Ｓ２で求めたｎ×（Ｍ／８）バイト数分各色毎の展開を行なう。一方、Ｓ２０１で先頭部分以外の部分のデータと判別された時には、Ｓ２０３に進み、後述するＳ５０４でセットされたアドレスから（ｎ−ｙ）×（Ｍ／８）バイト数分各色毎の展開を行う。これは、先頭以外のデータの場合には、前回のデータが存在しているので、当該バッファとの重ね部分が存在する訳であり、この重ね部分は後述する重ね部分一括複写処理により複写されているため、展開する必要がないからである。
【００２０】
次に、ビットパターン展開バッファからのビットパターンデータ取り出し処理（Ｓ３）を説明する（図９参照）。
【００２１】
Ｓ３０１でシアン用行取り出し位置ポインタ（ｃ＿Ｃｄｐｏｓ）が当該ビットパターン展開バッファの縦ドット数（ｎ）を越えたか否かを判定し、Ｓ３０１でシアン用行取り出し位置ポインタ（ｃ＿Ｃｄｐｏｓ）が当該ビットパターン展開バッファの縦ドット数（ｎ）を越えないと判定されたならば、Ｓ３０２に進み、Ｓ２で展開されたビットパターンを該当する色（Ｙ，Ｍ，Ｃ）毎にビットパターン展開バッファよりＲＡＭ３上の印字ヘッド展開バッファに取り出し、ＰＲＴ１２に出力する（Ｓ３０２）。ビットパターン展開バッファに格納されたビットパターンの全てをＰＲＴ１２に出力するまでは当該処理を繰り返して行なう。この時のビットパターン取り出し位置は、各色の行取り出し位置ポインタ（ｃ＿＊ｄｐｏｓ）を取り出し開始位置とする。各色の行取り出し位置ポインタ（ｃ＿＊ｄｐｏｓ）は、１ライン（ヘッドの高さ）分の出力を行なうごとにＣ（シアン）のノズル分（この場合は２４）だけ加算していく（Ｓ３０３）。Ｓ３０１でシアン用行取り出し位置ポインタ（ｃ＿Ｃｄｐｏｓ）が当該ビットパターン展開バッファの縦ドット数（ｎ）を越えたと判定されたならば、当該ビットパターン展開バッファの縦ドット数（ｎ）−重ね部分のドット数（ｙ）までの全ての色（Ｙ，Ｍ，Ｃ）のビットパターンの出力が行なわれたことになるので、当該処理を終える。
【００２２】
次に、Ｓ４で当該ビットパターン展開バッファが１頁の最終バッファかどうかのチェックを行なう。Ｓ４で最終ビットパターン展開バッファであると判別されたならば、本印字制御処理を終了する。一方、Ｓ４で最終ビットパターン展開バッファでないと判別されたならば、重ね部分一括複写処理（Ｓ５）に移行する。
【００２３】
次に、重ね部分一括複写処理（Ｓ５）を説明する（図１０参照）。
【００２４】
コピー元である重ね部分のビットパターン展開バッファのアドレスＳを各色毎に求める（Ｓ５０１）。次に、コピー先である次のビットパターン展開バッファの先頭アドレスＤを各色毎に求める（Ｓ５０２）。当該ビットパターン展開バッファの終端にあるアドレスＳからの重ね部分のビットパターン領域を、次のビットパターン展開バッファの先端にあるアドレスＤから始まる重ね部分のビットパターン領域に各色毎に一括複写する（Ｓ５０３）。一括複写するバッファサイズは、重ね部分の縦ドット数（ｙ）×横バイト数（Ｍ／８）分の領域を複写サイズとする。また、次のビットパターン展開バッファのシアンの行取り出し位置ポインタ（ｃ＿Ｃｄｐｏｓ）はヘッド縦サイズ−Ｃ（シアン＝この場合は２４）の値に設定する（Ｓ５０４）。その後はビットパターン展開バッファへのビットパターン展開処理（Ｓ２）を行なう。
【００２５】
以上の説明から分かるように、一度展開されたビットパターンを、継続する次のビットパターン展開バッファのビットパターンの一部として使用することにより、そのビットパターン展開にかかる時間を削減でき、これにより全体の展開時間の高速化が図れることが分かる。また、ビットパターン展開バッファ間の重なり部分のビットイメージをバッファ間で共通に使用することにより、展開バッファの描画ずれを防ぐことができ、色ずれを防ぐことが可能となる。
【００２６】
なお、本実施例において印字ヘッドは、Ｙ，Ｍ，Ｃの３色で説明したが、Ｙ，Ｍ，Ｃ，Ｋの４色のヘッドにも同様に適用できる。また、各色毎のヘッドの間隔を所定間隔開けて構成されるヘッドにも同様に適用できる。
【００２７】
また、本実施例においては、ワードプロセッサのＣＰＵによるプリンタ部の制御の例を説明したがプリンタ単体（プリンタのＭＰＵ）で制御を行わせることもできる。
【００２８】
【発明の効果】
以上説明してきたように本発明によれば、縦並びにノズルが並ぶ印字ヘッドを使用する時に必要なビットパターン展開バッファ間の重なり部分のビットイメージを次の展開時の一部として使用でき、展開時間の高速化と印字色の色ずれを防ぐことが可能なる印字制御装置及び印字制御装置の制御方法を提供することができる。
【図面の簡単な説明】
【図１】ワードプロセッサ全体の構成を示すブロック図である。
【図２】印字装置の構成を示すブロック図である。
【図３】印字ヘッドの構成を示す図である。
【図４】ビットパターン展開バッファにおける重なり部分を説明する図である。
【図５】印字出力されるタイミングを説明する図である。
【図６】印字制御処理のフローチャートを示す図である。
【図７】初期化処理のフローチャートを示す図である。
【図８】ビットパターン展開バッファへのビットパターン展開処理のフローチャートを示す図である。
【図９】ビットパターン展開バッファからのビットパターンデータ取り出し処理のフローチャートを示す図である。
【図１０】重ね部分一括複写処理のフローチャートを示す図である。
【図１１】ビットパターン展開バッファを説明する図である。
【図１２】ビットパターン展開バッファの構成を示す図である。
【符号の説明】
１  ＣＰＵ
２  ＲＯＭ
３  ＲＡＭ
４  外部ＲＯＭ
５  ＫＢＣ
６  ＫＢ
７  ＣＲＴＣ
８  ＣＲＴ
９  ＤＫＣ
１０  ＦＤ
１１  ＨＤ
１２  ＰＲＴ
１３  ＰＤ
１４  システムバス
【図１】
0003902800.tif 000002
【図２】
0003902800.tif 000003
【図３】
0003902800.tif 000004
【図４】
0003902800.tif 000005
【図５】
0003902800.tif 000006
【図６】
0003902800.tif 000007
【図７】
0003902800.tif 000008
【図８】
0003902800.tif 000009
【図９】
0003902800.tif 000010
【図１０】
0003902800.tif 000011
【図１１】
0003902800.tif 000012
【図１２】
0003902800.tif 000013