(57)【特許請求の範囲】
【請求項１】
読出し用ダイオードと、読出し用増幅器とを含む、ＣＣＤ型電荷転送読出し用レジスタの電荷／電圧変換装置において、
前記読出し用増幅器が、前記読出し用ダイオードの端子における電圧変化（ΔＶｇ）を電流変化（ΔＩ）に変換可能な第１の増幅ステージと、ベースがキャパシタを介して装置のグランドに接続されているバイポーラトランジスタによる第２の増幅ステージとを含んでおり、前記ベースには前記バイポーラトランジスタをオンとするために調整される電圧（ＶＢ）が供給され、前記バイポーラトランジスタのエミッタが前記第１の増幅ステージの出力及び電流源の第１の端子に接続され、該電流源の第２の端子が装置のグランドに接続され、前記読出し用増幅器の出力に相当する前記バイポーラトランジスタのコレクタが抵抗を介して電圧源（ＶＤＤ２）に接続されていることを特徴とする装置。
【請求項２】
前記第１の増幅ステージが、ソースが前記バイポーラトランジスタのエミッタに接続されかつゲートが前記読出し用ダイオードの第１の端子に接続されたＭＯＳトランジスタであり、該読出し用ダイオードの第２の端子が回路のグランドに接続されていることを特徴とする請求項１に記載の装置。
【請求項３】
前記ＭＯＳトランジスタがＮ形トランジスタであり、前記読出し用ダイオードの第１の端子が該読出し用ダイオードのカソードであり、前記バイポーラトランジスタがＮＰＮ型トランジスタであることを特徴とする請求項２に記載の装置。
【請求項４】
前記ＭＯＳトランジスタがＰ形トランジスタであり、前記読出し用ダイオードの第１の端子が該読出し用ダイオードのアノードであり、前記バイポーラトランジスタがＰＮＰ型トランジスタであることを特徴とする請求項２に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電荷の転送に主として使用するレジスタを読出すことに関し、特にそのようなレジスタの出力回路に関する。
【０００２】
【従来の技術】
ＣＣＤ型電荷転送読出し用レジスタは、例えば光学イメージを電荷に変換可能な光電装置に使用される。読出し用レジスタの出力回路は、転送された電荷を電気信号に変換する。この出力回路は、読出し用ダイオード及び読出し用増幅器によって構成される。
【０００３】
高速での電荷の移動が必要な用途では、１つの同一のレジスタにおける出力の数を増加させることになる。当業者であれば知っているように、各出力についての読出し用増幅器は、通常、数個の直列接続された増幅ステージによって構成される。このため、連続した増幅ステージのバイアス電流が増大する。例えば、３つの増幅ステージによって構成される読出し用増幅器には、１５ボルトの電圧で１５ｍＡのオーダの電流を与えなければならない。従って、読出し用レジスタによって消費される電力が非常に高い値にただちに達するため、出力の数を望ましいだけ大幅に増やすことはできない。例えば、各出力が前述したようにバイアスされた（１５ｍＡ，１５ボルト）読出し用増幅器を備えた３２個の出力を有する読出し用レジスタは、約７ワットの電力をレジスタ内で消費する結果となるので、作成することができない。
【０００４】
本発明はこのような問題点を有していない。
【０００５】
図１は従来の読出し用レジスタの出力回路を示す。
【０００６】
この出力回路は、記憶ゲート（図示せず）から来る電荷Ｑの、シフトレジスタの出力Ｓで集められる電圧Ｖｓへの変換を可能にする。
【０００７】
前述したように、出力回路は、読出し用ダイオードと読出し用増幅器とによって構成される。ゲートに印加されるコマンドＣ１の作用により、ＭＯＳトランジスタＴｐｃは、電荷Ｑの到達前にダイオードＤのキャパシタＣｄ（図１に点線で示す）の前充電を行う。トランジスタＴｐｃは、電圧源ＶＲに接続されたドレインと、電荷Ｑの到達点、ダイオードＤのカソード及び読出し用増幅器の入力Ｅに接続されたソースとを有する。
【０００８】
一例として、読出し用増幅器は、３つの連続する増幅ステージによって構成される。各増幅ステージは、ドレインが電圧源に接続されソースが電流源の第１の端子に接続されているＭＯＳトランジスタによって構成される。電流源の第２の端子は回路のグランドに接続されている。第１の増幅ステージはトランジスタＴ１と電流源Ｉ１とによって構成され、第２の増幅ステージはトランジスタＴ２と電流源Ｉ２とによって構成され、第３の増幅ステージはトランジスタＴ３と電流源Ｉ３とによって構成される。トランジスタＴ１のソースはトランジスタＴ２のゲートに接続され、トランジスタＴ２のソースはトランジスタＴ３のゲートに接続されている。読出し用増幅器の入力ＥはトランジスタＴ１のゲートである。読出し用増幅器の出力ＳはトランジスタＴ３のソースである。前述したように、電流Ｉ１、Ｉ２、Ｉ３は順次大きな値を有する。例えば電流Ｉ１が０．５ｍＡであり、電流Ｉ２が１又は２ｍＡであり、電流Ｉ３が１２又は１３ｍＡである。その結果、電流の合計Ｉ１＋Ｉ２＋Ｉ３は１５ｍＡのオーダに達することとなる。１５Ｖの供給電圧ＶＤＤの場合、出力回路によって消費される電力は、約０．２３ワットという値に達する。１つの同一の読出し用レジスタの出力の数を過剰に増大させることはできず、そうでなければ、レジスタ内で消費される電力が過剰な値となる。例えば、レジスタで消費される電力が実質的に７ワットとなる場合、３２個の出力を有する読出し用レジスタを設計することはできない。従来技術において、増幅ステージの数を増大させることによる他の欠点は、得られる変換係数が低い値となることである。当業者であれば分かるように、蓄積される電荷に変換器の出力電圧をリンクする変換係数は式Ｆｃ＝Ｇ／Ｃｄによって与えられる。ここで、Ｃｄは前述の如く規定されたダイオードのキャパシタンス、Ｇは読出し用増幅器のゲインである。
【０００９】
【発明が解決しようとする課題】
従来技術によれば、各増幅ステージは、１より小さい値、例えば０．８５のオーダのゲインを有するため、増幅ステージの数が多くなり読出し用増幅器の合計ゲインＧを小さくなる。前述の従来技術の例において、読出し用増幅器は３つの増幅ステージから構成され、ゲインＧは実質的に０．６に等しい。
【００１０】
本発明による読出し用増幅器はこの欠点を有していない。以下に、説明するように、本発明による出力回路は、従来技術の出力回路を用いた場合より、高い値の変換係数を得ることができる。
【００１１】
【課題を解決するための手段】
本発明は、読出し用ダイオードと、読出し用増幅器とを含むＣＣＤ型電荷転送読出し用レジスタの電荷／電圧変換装置に関し、読出し用増幅器が読出し用ダイオードの端子に集められる電圧変化（ΔＶｇ）を電流変化（ΔＩ）に変換可能な第１の増幅ステージと、電流変化を作成させるために読出しを可能とする第２の増幅ステージとを含んでいる。
【００１２】
本発明によれば、読出し用レジスタの消費電力を著しく低減させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１４】
図２は本発明による読出し用レジスタ出力回路を示す。
【００１５】
図２は２つの領域に分けられる。領域Ｉに位置する要素は読出し用レジスタに組み込まれており、領域ＩＩに位置する要素はこの読出し用レジスタの外部にある。従って、領域ＩＩに位置する要素は、１つの同一のチップに集積される要素であるか又は分離されている要素のいずれかである。
【００１６】
領域Ｉにおいて、電荷Ｑの到達の前にダイオードＤのキャパシタＣｄの前充電を可能とする係数を有するＭＯＳトランジスタと読出し用ダイオードＤが配置されている。従来技術の場合と同様に、トランジスタＴｐｃは、ドレインが電圧源ＶＲに接続され、ソースが電荷Ｑの到達点とアノードが接地されているダイオードＤのカソードとに接続された例えばＮ形ＭＯＳトランジスタである。
【００１７】
本発明によれば、読出し用増幅器は、読出し用ダイオードの端子に得られる電圧変化を電流変化に変換可能である第１の増幅ステージと、電流変化の読出し用ステージから形成される第２の増幅ステージとを有する。
【００１８】
本発明の好ましい実施形態によれば、第１の増幅ステージは読出し用レジスタと集積されたＮ形ＭＯＳトランジスタＴ４によって形成される。Ｎ形ＭＯＳトランジスタＴ４はダイオードＤのカソードに接続されたゲートと、電圧源ＶＤＤ１に接続されたドレインとを有する。このＮ形ＭＯＳトランジスタＴ４のソースは読出し用レジスタの出力を形成する。
【００１９】
電流変化の読出し用ステージは、キャパシタＣＢを介して接地されるベースと、トランジスタＴ４のソースにそして電流源Ｉ４による回路を介して接地されるエミッタと、抵抗Ｒを介して例えば１５ボルトの電圧源ＶＤＤ２に接続されるコレクタとを有するＮＰＮ形バイポーラトランジスタによって形成される、好ましくはベース接地型増幅器である。電流源Ｉ４の電流値は、例えば３ｍＡである。キャパシタＣＢの値は、トランジスタＴ５によるベース接地タイプアセンブリを確実に得るために選択される。この値は例えば１００ｎＦである。優れた雑音特性が要求されるような適用例においては、電流源Ｉ４は抵抗によって置き換えられる。
【００２０】
バイポーラトランジスタＴ５を反転させるためにかつトランジスタＴ４のドレイン−ソース間の電圧を固定するために、電圧ＶＢがこのバイポーラトランジスタＴ５のベースに印加される。電圧ＶＢは例えば７ボルトである。これにより、トランジスタＴ４のバイアス電流は、例えば１〜３ｍＡの範囲の値を有する。
【００２１】
読出し用ダイオードの端子における電荷の読出しはトランジスタＴ４のゲートに供給される電圧Ｖｇの変化ΔＶｇによって表される。これはトランジスタＴ４を流れる電流Ｉの変化ΔＩという結果となる。この変化ΔＩは式ΔＩ＝ｇｍ・ΔＶｇで与えられる。ここで、ｇｍはトランジスタＴ４の相互コンンダクタンスである。例えば、ｇｍが０．５ｍＳに等しくなるようにトランジスタＴ４の形態が選択される。
【００２２】
読出し用増幅器の出力電圧ＶＳは、トランジスタＴ５のコレクタと回路のグランドとの間から取り出される。電圧ＶＳの変化ΔＶＳは次のように記載される。
【００２３】
ΔＶＳ＝Ｒ・ΔＩ
【００２４】
電流源Ｉ４の電流が、数ｍＡ、例えば３ｍＡであるのに対し、従来技術による装置の電流の合計Ｉ１＋Ｉ２＋Ｉ３は１５ｍＡである。従って、本発明は読出し用増幅器の電流消費を大幅に減少でき、読出し用レジスタの電流消費を減少できるという利点がある。
【００２５】
本発明による読出し用レジスタで消費される電力は、また、供給電圧ＶＤＤに対して供給電圧ＶＤＤ１を低下させることによって低減されるという利点がある。
【００２６】
従来技術によれば、ダイオードの端子間の電圧変化が、読出し用増幅器を構成するトランジスタのドレイン−ソース間の電圧変化に導かれる。このため、供給電圧ＶＤＤは、トランジスタＴ１、Ｔ２及びＴ３を適切にバイアスするために、例えば１５ボルトと、十分に高いことが必要となる。
【００２７】
本発明によれば、読出し用増幅器の第１の増幅ステージは、ダイオードの端子における電圧変化を電流変化に変換する。トランジスタＴ４のドレイン−ソース間の電圧は、実質的に一定のままに保持される。従って、電圧ＶＤＤ１は、電圧ＶＤＤのごとく高い値を有する必要がない。電圧ＶＤＤ１は、例えば、１３ボルトに選択される。
【００２８】
本発明による読出し用増幅器によって消費される電力は、従来技術における読出し用増幅器によって消費される電力に比較して、例えば、約１／１０となる。従って、例えば３２個の出力を備えた読出し用増幅器を作成することが可能である。
【００２９】
本発明による電流読出しに関する他の効果は、寄生キャパシタＣｐ（図２に点線で示す）の影響を除去することであり、これは、読出し用レジスタと読出し用レジスタの外部の充電回路との接続から得られる。
【００３０】
ベース接地型増幅器は、キャパシタＣｐを短絡させるに十分な低い値の入力インピーダンスを有するという利点がある。従って、電流の読出しがこのキャパシタの存在によって影響されることはない。これに対して従来技術の装置においては、キャパシタＣｐのキャパシタンスは、読出し用レジスタの外部回路の入力インピーダンスに関して、無視することができない。このキャパシタＣｐの影響により、電荷／電圧の変換器の通過帯域が悪化する。
【００３１】
本発明はこの欠点がないという効果を有しており、例えば２４０ＭＨｚのオーダの通過帯域を得ることができる。
【００３２】
本発明による出力回路の他の効果は、集められた電荷ΔＱに出力電圧の変化ΔＶＳをリンクする変換係数Ｆｃを調整できることである。
【００３３】
変換係数は、実際、次のように記載され得る。
【００３４】
Ｆｃ＝ΔＶＳ／ΔＱ
【００３５】
ここで、ΔＱ＝Ｃｄ・ΔＶｇ，ΔＶｇ＝ΔＩ／ｇｍ及びΔＶＳ＝Ｒ・ΔＩである。
【００３６】
よって、Ｆｃ＝Ｒ・ｇｍ／Ｃｄとなる。
【００３７】
従って、抵抗Ｒを変化させることにより、変換係数Ｆｃの変化できるという効果が得られる。
【００３８】
電荷／電圧変換回路の通過帯域のカットオフ周波数は次式によって与えられる。
【００３９】
ｆ＝１／（２π・Ｒ・Ｃｏ）
【００４０】
ここでＲは抵抗、ＣｏはバイポーラトランジスタＴ５のコレクタでの周辺キャパシタンス（図示せず）である。
【００４１】
変換係数ＦｃはＲに比例し、通過帯域のカットオフ周波数ｆはＲに逆比例する。よって、比較的低いカットオフ周波数となる適用例においては、変換係数が高い値となるという利点が得られる。
【００４２】
例えば、数ＭＨｚのオーダの通過帯域において、約１６μＶ／電子の変換係数を得ることが可能となる。
【００４３】
上述した好ましい実施形態によれば、読出し用増幅器の第１の増幅ステージはＮ形ＭＯＳトランジスタによって形成され、第２の増幅ステージはＮＰＮ型バイポーラトランジスタによって形成される。
【００４４】
しかしながら、本発明は、例えば、第１の増幅ステージがＰ形ＭＯＳトランジスタによって形成され、かつ第２の増幅ステージがＰＮＰ型バイポーラトランジスタによって形成される他の実施形態をも含むものである。その場合、ＭＯＳトランジスタＴ４のゲートに接続されるのは、読出し用ダイオードのカソードではなくアノードである。同様に、電流読出し用ステージは、いかなる公知の周知の電流読出し用装置によって構成されてもよい。
【図面の簡単な説明】
【図１】  従来の読出し用レジスタの出力回路を示す図である。
【図２】  本発明による読出し用レジスタの出力回路を示す図である。
【符号の説明】
Ｑ  電荷
Ｃｄ、ＣＢ  キャパシタ
Ｄ  ダイオード
ＶＲ、ＶＤＤ  電圧源
Ｔｐｃ、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５  トランジスタ
Ｒ  抵抗
【図１】
0004019439.tif 000002
【図２】
0004019439.tif 000003