(57)【特許請求の範囲】
【請求項１】
プロセッサと、前記プロセッサからアクセスされるメモリとを具備する交換機を擬似するシミュレータにおいて、
前記交換機を擬似する過程で、前記擬似プロセッサが現在迄に連続して擬似した命令群を、所定命令数に渡って記憶する命令実行履歴記憶手段と、
前記擬似プロセッサが、内蔵する擬似レジスタに蓄積済のデータを抽出し、他の前記擬似レジスタに蓄積するレジスタ間転送命令を擬似した場合に、前記命令実行履歴記憶手段に記憶されている、前記レジスタ間転送命令の前後に擬似された命令の中から、前記擬似メモリにアクセスする命令を検出することにより、前記擬似プロセッサが前記擬似メモリに格納される一語未満のビットから成るデータを処理したと判定する一語未満データアクセス判定手段と、
前記一語未満データアクセス判定手段が前記一語未満のビットから成るデータを処理したと判定した場合に検出したアクセス命令に対応して、アクセス元の擬似プロセッサ、アクセス先メモリの番地、処理対象としたデータの前記一語内のビット位置を含むアクセス情報を収集し、保存するアクセス情報収集手段と、
前記交換機の交換処理を擬似終了した後、前記アクセス情報収集手段に保存済の前記各アクセス情報の数を、前記各アクセス情報のアクセス先メモリ番地単位に分類・集計し、該集計値が所定の閾値を上回るメモリ番地に格納されているデータを、一語未満のビット数から成るデータ構造から、一語単位のビット数から成るデータ構造に変更と分類する構造改善対象テータ分類手段とを設けることを特徴とするシミュレータ。
【請求項２】
前記一語未満データアクセス判定手段は、前記レジスタ間転送命令を検出した場合に、前記命令実行履歴記憶手段に記憶済の直前に擬似した命令群を参照し、前記擬似メモリからデータを読取る命令を検出した場合に、前記擬似プロセッサは前記一語未満のビットから成るデータの読取り処理を擬似したと判定することを特徴とする請求項１記載のシミュレータ。
【請求項３】
前記一語未満データアクセス判定手段は、前記レジスタ間転送命令を検出した場合に、前記命令実行履歴記憶手段に今後記憶される直後に擬似した命令群を参照し、前記擬似メモリにデータを書込む命令を検出した場合に、前記擬似プロセッサは前記一語未満のビットから成るデータの書込み処理を擬似したと判定することを特徴とする請求項１記載のシミュレータ。
【請求項４】
プロセッサと、前記プロセッサからアクセスされるメモリとを具備する交換機を用いたメモリアクセスシミュレーション方法であって、
前記交換機を擬似する過程で、前記擬似プロセッサが現在迄に連続して擬似した命令群を、所定命令数に渡って記憶するステップと、
前記擬似プロセッサが、内蔵する擬似レジスタに蓄積済のデータを抽出し、他の前記擬似レジスタに蓄積するレジスタ間転送命令を擬似した場合に、前記命令実行履歴記憶手段に記憶されている、前記レジスタ間転送命令の前後に擬似された命令の中から、前記擬似メモリにアクセスする命令を検出することにより、前記擬似プロセッサが前記擬似メモリに格納される一語未満のビットから成るデータを処理したと判定するステップと、
前記一語未満データアクセス判定手段が前記一語未満のビットから成るデータを処理したと判定した場合に検出したアクセス命令に対応して、アクセス元の擬似プロセッサ、アクセス先メモリの番地、処理対象としたデータの前記一語内のビット位置を含むアクセス情報を収集し、保存するステップと、
前記交換機の交換処理を擬似終了した後、前記アクセス情報収集手段に保存済の前記各アクセス情報の数を、前記各アクセス情報のアクセス先メモリ番地単位に分類・集計し、該集計値が所定の閾値を上回るメモリ番地に格納されているデータを、一語未満のビット数から成るデータ構造から、一語単位のビット数から成るデータ構造に変更と分類するステップと、
を含むことを特徴とするシミュレーション方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はシミュレータを用いたメモリアクセス評価方式に関し、特に複数のプロセッサと、各プロセッサに対応して個別に設けられ、それぞれ対応するプロセッサから専用にアクセスされる複数の個別メモリと、各プロセッサに対して共通に設けられ、各プロセッサからアクセスされる共通メモリとを具備するマルチプロセッサ方式交換機を擬似するシミュレータを用いたメモリアクセス評価方式に関する。
【０００２】
【従来の技術】
図７は本発明の対象となるマルチプロセッサ方式交換機を示す図である。
図７に示される交換機は、図示されぬ収容通信回線間に通話路を設定・解放する通話路系（ＳＰ）と、通話路系（ＳＰ）を制御し、交換機に生起する呼の設定処理および解放処理をそれぞれ分担して実行する複数種類のプロセッサ（ＰＲ）を具備する中央処理系とから構成され、中央処理系は、加入者側プロセッサ（ＰＲ−Ｌ）と、中継側プロセッサ（ＰＲ−Ｔ）と、信号プロセッサ（ＰＲ−Ｓ）と、複数の呼処理プロセッサ（ＰＲ−Ｍ）と、各プロセッサ（ＰＲ）に併設される個別メモリ（ＩＭ）と、各プロセッサ（ＰＲ）に共通に設けられる共通メモリ（ＣＭ）と、プロセッサ間通信を制御するプロセッサ間通信装置（ＰＲ−Ｃ）とを具備している。
【０００３】
各個別メモリ（ＩＭ）には、それぞれ併設されるプロセッサ（ＰＲ）により専用に書込みまたは読取られる〔以後「書込み」および「読取り」を「アクセス」と総称する〕データ（ｄ）が格納されており、また共通メモリ（ＣＭ）には、各プロセッサ（ＰＲ）から共通にアクセスされるデータ（ｄ）が格納されている。
【０００４】
各プロセッサ（ＰＲ）が、共通メモリ（ＣＭ）内の所要のデータにアクセスする場合には、所定ビット数〔例えば３２ビット〕以下のデータを並列に転送し得るバスを経由する必要があるが、各プロセッサ（ＰＲ）が、それぞれ併設される個別メモリ（ＩＭ）内の所要のデータにアクセスする場合には、前述の如きバスを経由する必要は無い為、各プロセッサ（ＰＲ）が共通メモリ（ＣＭ）にアクセスするに要する時間は、併設される個別メモリ（ＩＭ）にアクセスするに要する時間に比して少なからず〔例えば数倍〕長くなる。
【０００５】
従って、個別メモリ（ＩＭ）に格納して支障無いデータ（ｄ）、即ち特定のプロセッサ（ＰＲ）のみからアクセスされるデータ（ｄ）は極力個別メモリ（ＩＭ）に格納し、複数のプロセッサ（ＰＲ）からアクセスされるデータ（ｄ）のみを共通メモリ（ＣＭ）に格納することにより、プロセッサ（ＰＲ）の処理速度を向上する為に必要となり、データ（ｄ）の適正配分を誤ると、処理速度の低下を招く結果となる。
【０００６】
また、各プロセッサ（ＰＲ）が個別メモリ（ＩＭ）または共通メモリ（ＣＭ）にアクセスする場合のデータ長は、一語〔例えば３２ビット〕単位に定められており、一語未満〔即ち３１ビット以下〕のデータ（ｄ）にアクセスする為には、一語単位のデータ（ｄ）にアクセスする場合に比し、以下の如き余分の手順が必要となる。
【０００７】
例えばプロセッサ（ＰＲ）が個別メモリ（ＩＭ）から一語未満のデータ（ｄ）を読取る場合には、先ず対象データ（ｄ）を含む一語（ｗ）を個別メモリ（ＩＭ）から読取り、プロセッサ（ＰＲ）の内蔵するレジスタに蓄積した後、読取った一語（ｗ）に所要のビット処理を施して所要の一語未満のデータ（ｄ）を抽出して別のレジスタに蓄積することとなる。
【０００８】
またプロセッサ（ＰＲ）が個別メモリ（ＩＭ）に一語未満のデータ（ｄ）を書込む場合には、先ず対象データ（ｄ）を内蔵するレジスタに蓄積した後、所要のビット処理を施して、所定ビット位置に対象データ（ｄ）を設定した３２ビットから成る一語（ｗ）を組立てて別のレジスタに蓄積した後、個別メモリ（ＩＭ）の所定番地に書込むこととなる。
【０００９】
従って、頻繁にアクセスされるデータ（ｄ）は、極力一語（ｗ）〔＝３２ビット〕で構成されることが望まれる。
【００１０】
【発明が解決しようとする課題】
然し、実際に稼働中の交換機において、各個別メモリ（ＩＭ）および共通メモリ（ＣＭ）に格納されている各種データ（ｄ）が、何れのプロセッサ（ＰＲ）により何の程度アクセスされ、また一語（ｗ）未満のデータ（ｄ）が何の程度アクセスされているか等の実態を把握する手段は無く、共通メモリ（ＣＭ）と、各個別メモリ（ＩＭ）との間に適切にデータ（ｄ）が配分されているか否か、或いは各データ（ｄ）の構造が、アクセス頻度に照らして適切であるか否かを明確に判定することが不可能であった。
【００１１】
なお、対象とする交換機を擬似的に動作させる目的で、シミュレータが使用されているが、従来あるシミュレータは、プロセッサ（ＰＲ）が交換処理プログラムを構成する各命令の実行過程を追跡することに重点が置かれており、各個別メモリ（ＩＭ）および共通メモリ（ＣＭ）に格納されている各データ（ｄ）に対する、各プロセッサ（ＰＲ）のアクセス状況を的確に把握する機能は具備していなかった為、前述の問題を解決することは不可能であった。
【００１２】
本発明は、各個別メモリおよび共通メモリに格納されている各データに対する、各プロセッサのアクセス状況を的確に把握し、個別メモリおよび共通メモリに対するデータ配置、並びに各データ構造の訂正化を図ることを目的とする。
【００１３】
【課題を解決するための手段】
図１は本発明の原理図であり、同図(a)は第１乃至第４の発明の原理を示し、同図(b)は第５乃至第７の発明の原理を示す。
【００１４】
図１において、４００は本発明の対象となるシミュレータ、１００乃至３００は、シミュレータ（４００）上に擬似的に構成されたマルチプログラム方式交換機を構成する擬似プロセッサ、擬似個別メモリ、擬似共通メモリである。
【００１５】
図１(a) におけるシミュレータ（４００）は、複数のプロセッサと、前記各プロセッサに対応して個別に設けられ、それぞれ対応するプロセッサのみからアクセスされる個別メモリと、前記各プロセッサに対して共通に設けられ、前記各プロセッサからアクセスされる共通メモリとを具備するマルチプロセッサ方式交換機を擬似する。
【００１６】
また図１(b) におけるシミュレータ（４００）は、プロセッサと、前記プロセッサからアクセスされるメモリとを具備する交換機を擬似する。
なお図１(b) においては、擬似個別メモリ（２００）と擬似共通メモリ（３００）とを擬似メモリ（２００、３００）と総称する。
【００１７】
４０１は、本発明（第１乃至第４の発明）によりシミュレータ（４００）に設けられたアクセス情報収集手段である。
４０２は、本発明（第１乃至第４の発明）によりシミュレータ（４００）に設けられた移設対象データ分類手段である。
【００１８】
４１１は、本発明（第５乃至第７の発明）によりシミュレータ（４００）に設けられた命令実行履歴記憶手段である。
４１２は、本発明（第５乃至第７の発明）によりシミュレータ（４００）に設けられた一語未満データアクセス判定手段である。
【００１９】
４１３は、本発明（第５乃至第７の発明）によりシミュレータ（４００）に設けられたアクセス情報収集手段である。
４１４は、本発明（第５乃至第７の発明）によりシミュレータ（４００）に設けられた構造改善対象データ分類手段である。
【００２０】
擬似個別メモリ（２００）は、各擬似プロセッサ（１００）に対応して個別に設けられ、それぞれ対応する擬似プロセッサ（１００）のみからアクセスされる。
【００２１】
擬似共通メモリ（３００）は、各擬似プロセッサ（１００）に対して共通に設けられ、各擬似プロセッサ（１００）からアクセスされる。
アクセス情報収集手段（４０１）は、マルチプロセッサ方式交換機を擬似する過程で、各擬似プロセッサ（１００）が各擬似個別メモリ（２００）および擬似共通メモリ（３００）の何れかにアクセスする度に、アクセス元の擬似プロセッサ（１００）、アクセス先メモリの種別、並びに書込みおよび読取りのアクセス種別を含むアクセス情報を収集し、保存する。
【００２２】
移設対象データ分類手段（４０２）は、シミュレータ（４００）によるマルチプロセッサ方式交換機の交換処理を擬似終了した後、アクセス情報収集手段（４０１）に保存済の各アクセス情報を分析し、共通メモリに記憶済のデータの内、個別メモリに移設可能なデータを分類する〔以上第１の発明〕。
【００２３】
なお移設対象データ分類手段（４０２）は、特定のプロセッサのみからアクセスされている共通メモリ（３００）内のデータを、特定プロセッサに対応する個別メモリに移設可能と分類することが考慮される〔第２の発明〕。
【００２４】
また移設対象データ分類手段（４０２）は、複数のプロセッサから読取りのみでアクセスされている共通メモリ（３００）内のデータを、データにアクセスする各プロセッサに対応する各個別メモリに移設可能と分類することが考慮される〔第３の発明〕。
【００２５】
また移設対象データ分類手段（４０２）は、複数のプロセッサから読取りまたは書込みでアクセスされている共通メモリ（３００）内のデータを、何れの個別メモリにも移設不能と分類することが考慮される〔第４の発明〕。
【００２６】
命令実行履歴記憶手段（４１１）は、交換機を擬似する過程で、擬似プロセッサ（１００）が現在迄に連続して擬似した命令群を、所定命令数に渡って記憶する。
【００２７】
一語未満データアクセス判定手段（４１２）は、擬似プロセッサ（１００）が、内蔵する擬似レジスタに蓄積済のデータを抽出し、他の擬似レジスタに蓄積するレジスタ間転送命令を擬似した場合に、命令実行履歴記憶手段（４１１）に記憶されている、レジスタ間転送命令の前後に擬似された命令の中から、擬似メモリ（２００、３００）にアクセスする命令を検出することにより、擬似プロセッサ（１００）が擬似メモリ（２００、３００）に格納される一語未満のビットから成るデータを処理したと判定する。
【００２８】
アクセス情報収集手段（４１３）は、一語未満データアクセス判定手段（４１２）が一語未満のビットから成るデータを処理したと判定した場合に検出したアクセス命令に対応して、アクセス元の擬似プロセッサ（１００）、アクセス先メモリ（２００、３００）の番地、処理対象としたデータの一語内のビット位置を含むアクセス情報を収集し、保存する。
【００２９】
構造改善対象データ分類手段（４１４）は、交換機の交換処理を擬似終了した後、アクセス情報収集手段（４１３）に保存済の各アクセス情報の数を、各アクセス情報のアクセス先メモリ番地単位に分類・集計し、該集計値が所定の閾値を上回るメモリ番地に格納されているデータを、一語未満のビット数から成るデータ構造から、一語単位のビット数から成るデータ構造に変更と分類する〔以上第５の発明〕。
【００３０】
なお一語未満データアクセス判定手段（４１２）は、レジスタ間転送命令を検出した場合に、命令実行履歴記憶手段（４１１）に記憶済の直前に擬似した命令群を参照し、擬似メモリ（２００、３００）からデータを読取る命令を検出した場合に、擬似プロセッサ（１００）は一語未満のビットから成るデータの読取り処理を擬似したと判定することが考慮される〔第６の発明〕。
【００３１】
また一語未満データアクセス判定手段（４１２）は、レジスタ間転送命令を検出した場合に、命令実行履歴記憶手段（４１１）に今後記憶される直後に擬似した命令群を参照し、擬似メモリ（２００、３００）にデータを書込む命令を検出した場合に、擬似プロセッサ（１００）は一語未満のビットから成るデータの書込み処理を擬似したと判定することが考慮される〔第７の発明〕。
【００３２】
従って、各プログラムが各メモリ内の各データに対するアクセス状況が的確に把握され、共通メモリから個別メモリに移設可能なデータが明確に分類され、また頻繁にアクセスされる一語未満のデータが確実に把握され、データ構造の改善が望まれるデータが明確に分類可能となり、当該交換機の処理速度が大幅に向上可能となる。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態を図面により説明する。
図２は本発明（第１乃至第４の発明）の実施形態によるシミュレータを示す図であり、図３は図２におけるアクセス情報分類処理を例示する図であり、図４は本発明（第５乃至第７の発明）の実施形態によるシミュレータを示す図であり、図５は図４における一語未満データアクセス判定処理を例示する図であり、図６は図４におけるアクセス情報分類処理を例示する図である。なお、全図を通じて同一符号は同一対象物を示す。また対象とするマルチプロセッサ方式交換機は、図７に示す通りとする。
【００３４】
最初に、本発明（第１乃至第４の発明）の実施形態を、図２および図３を用いて説明する。
図２においては、図１(a)における擬似プロセッサ（１００）として、プロセッサ擬似部（１１１）および（１１２）がプロセッサ群擬似部（１）内に示され、また図１(a)における擬似個別メモリ（２００）として、個別メモリ擬似部（２１）および（２２）が示され、また図１(a)における擬似共通メモリ（３００）として、共通メモリ擬似部（３）が示され、また図１(a)におけるアクセス情報収集手段（４０１）として、アクセス情報収集部（１３A1）および（１３A2）がプロセッサ群擬似部（１）内に設けられ、また図１(a)における移設対象データ分類手段（４０２）として、図３に示される如きアクセス情報分類処理を実行するデータ分類部（５A）が設けられている。
【００３５】
プロセッサ群擬似部（１）内には、プロセッサ擬似部（１１1 ）、（１１2 ）およびアクセス情報収集部（１３A1）、（１３A2）以外に、プロセッサ擬似部（１１1 ）および（１１2 ）が使用するレジスタ群（１２）が設けられている。
【００３６】
また個別メモリ擬似部（２1 ）には、マルチプロセッサ方式交換機が実行するプログラムをプロセッサ擬似部（１１1 ）に擬似的に実行させる為に、前記プログラムを構成する各命令（ｉ）を格納するプログラム格納部（２１1 ）と、プロセッサ擬似部（１１1 ）が前記プログラムを実行する為に必要とする各種データ（ｄ）を格納するデータ格納部（２２1 ）とが設けられ、また個別メモリ擬似部（２2 ）にも、個別メモリ擬似部（２1 ）におけると同様に、プログラム格納部（２１2 ）とデータ格納部（２２2 ）とが、プロセッサ擬似部（１１2 ）に対応して設けられている。
【００３７】
また共通メモリ擬似部（３）には、プロセッサ擬似部（１１1 ）および（１１2 ）が共用するデータ（ｄ）を格納するデータ格納部（３１）が設けられている。
【００３８】
またアクセス情報格納部（４1 ）および（４2 ）には、アクセス情報収集部（１３A1）および（１３A2）が、後述の如くそれぞれ収集するアクセス情報（ａｃ）が格納される。
【００３９】
図２および図３において、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2111）乃至（ａ2115）には、読取り命令（Ｌ（ａ2211））、書込み命令（ＳＴ（ａ2212））、書込み命令（ＳＴ（ａ311 ））、読取り命令（Ｌ（ａ312 ））および書込み命令（ＳＴ（ａ313 ））が順次格納されている。
【００４０】
なお読取り命令（Ｌ（ａ2211））は、プロセッサ擬似部（１１1 ）が、併設される個別メモリ擬似部（２1 ）内のデータ格納部（２２1 ）の番地（ａ2211）に格納されているデータ（ｄ2211）を読取り、レジスタ群（１２）に蓄積する命令である。
【００４１】
また書込み命令（ＳＴ（ａ2212））は、プロセッサ擬似部（１１1 ）が、レジスタ群（１２）に蓄積済のデータ（ｄ2212）を抽出し、併設される個別メモリ擬似部（２1 ）内のデータ格納部（２２1 ）の番地（ａ2212）に書込む命令である。
【００４２】
また書込み命令（ＳＴ（ａ311 ））は、プロセッサ擬似部（１１1 ）が、レジスタ群（１２）に蓄積済のデータ（ｄ311 ）を抽出し、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ311 ）に書込む命令である。
【００４３】
また読取り命令（Ｌ（ａ312 ））は、プロセッサ擬似部（１１1 ）が、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ312 ）に格納されているデータ（ｄ312 ）を読取り、レジスタ群（１２）に蓄積する命令である。
【００４４】
更に書込み命令（ＳＴ（ａ313 ））は、プロセッサ擬似部（１１1 ）が、レジスタ群（１２）に蓄積済のデータ（ｄ313 ）を抽出し、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ313 ）に書込む命令である。
【００４５】
また個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2121）乃至（ａ2125）にも、読取り命令（Ｌ（ａ2221））、書込み命令（ＳＴ（ａ2222））、書込み命令（ＳＴ（ａ311 ））、読取り命令（Ｌ（ａ312 ））および書込み命令（ＳＴ（ａ314 ））が順次格納されている。
【００４６】
プログラム格納部（２１2 ）内に格納されている各命令（ｉ）は、プログラム格納部（２１1 ）内に格納されている各命令（ｉ）と同様であるので、説明を省略する。
【００４７】
かかる状態で、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2111）から読取り命令（Ｌ（ａ2211））を読取り、擬似的に実行することにより、個別メモリ擬似部（２1 ）内のデータ格納部（２２1 ）の番地（ａ2211）に格納済のデータ（ｄ2211）を読取り、レジスタ群（１２）に蓄積する。
【００４８】
アクセス情報収集部（１３A1）は、プロセッサ擬似部（１１1 ）が個別メモリ擬似部（２1 ）または共通メモリ擬似部（３）にアクセスするのを監視しており、プロセッサ擬似部（１１1 ）が読取り命令（Ｌ（ａ2211））の実行過程で個別メモリ擬似部（２1 ）にアクセスしたことを検出し、該アクセス状態に関する各種情報を含むアクセス情報（ａｃ11）〔なおアクセス情報（ａｃ1x）は、プロセッサ擬似部（１１1 ）によるｘ回目のアクセスに関するアクセス情報であることを示す、以下同様〕を収集し、アクセス情報格納部（４1 ）に格納する。
【００４９】
アクセス情報（ａｃ11）には、実行命令（ｉ＝Ｌ（ａ2211））の発生番地（ａ2111）、アクセス先メモリ番地（ａ＝ａ2211）、アクセス先メモリ種別（＝個別メモリ擬似部（２1 ））、アクセス種別（＝読取り（Ｌ））等の情報が含まれる。
【００５０】
次に、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2112）から書込み命令（ＳＴ（ａ2212））を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ2212）を抽出し、個別メモリ擬似部（２1 ）内のデータ格納部（２２1 ）の番地（ａ2212）に書込むと、アクセス情報収集部（１３A1）は、プロセッサ擬似部（１１1 ）が書込み命令（ＳＴ（ａ2212））の実行過程で個別メモリ擬似部（２1 ）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ12）を収集し、アクセス情報格納部（４1 ）に格納する。
【００５１】
アクセス情報（ａｃ12）には、実行命令（ｉ＝ＳＴ（ａ2212））の発生番地（ａ2112）、アクセス先メモリ番地（ａ＝ａ2212）、アクセス先メモリ種別（＝個別メモリ擬似部（２1 ））、アクセス種別（＝書込み（ＳＴ））等の情報が含まれる。
【００５２】
次に、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2113）から書込み命令（ＳＴ（ａ311 ））を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ311 ）を抽出し、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ311 ）に書込むと、アクセス情報収集部（１３A1）は、プロセッサ擬似部（１１1 ）が書込み命令（ＳＴ（ａ311 ））の実行過程で共通メモリ擬似部（３）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ13）を収集し、アクセス情報格納部（４1 ）に格納する。
【００５３】
アクセス情報（ａｃ13）には、実行命令（ｉ＝ＳＴ（ａ311 ））の発生番地（ａ2113）、アクセス先メモリ番地（ａ＝ａ311 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝書込み（ＳＴ））等の情報が含まれる。
【００５４】
次に、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2114）から読取り命令（Ｌ（ａ312 ））を読取り、擬似的に実行することにより、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ312 ）に格納済のデータ（ｄ312 ）を読取り、レジスタ群（１２）に蓄積すると、アクセス情報収集部（１３A1）は、プロセッサ擬似部（１１1 ）が読取り命令（Ｌ（ａ312 ））の実行過程で共通メモリ擬似部（３）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ14）を収集し、アクセス情報格納部（４1 ）に格納する。
【００５５】
アクセス情報（ａｃ14）には、実行命令（ｉ＝Ｌ（ａ312 ））の発生番地（ａ2114）、アクセス先メモリ番地（ａ＝ａ312 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝読取り（Ｌ））等の情報が含まれる。
【００５６】
次に、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2115）から書込み命令（ＳＴ（ａ313 ））を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ313 ）を抽出し、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ313 ）に書込むと、アクセス情報収集部（１３A1）は、プロセッサ擬似部（１１1 ）が書込み命令（ＳＴ（ａ313 ））の実行過程で共通メモリ擬似部（３）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ15）を収集し、アクセス情報格納部（４1 ）に格納する。
【００５７】
アクセス情報（ａｃ15）には、実行命令（ｉ＝ＳＴ（ａ313 ））の発生番地（ａ2115）、アクセス先メモリ番地（ａ＝ａ313 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝書込み（ＳＴ））等の情報が含まれる。
【００５８】
一方、プロセッサ擬似部（１１2 ）も、個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2121）から読取り命令（Ｌ（ａ2221））を読取り、擬似的に実行することにより、個別メモリ擬似部（２2 ）内のデータ格納部（２２2 ）の番地（ａ2221）に格納済のデータ（ｄ2221）を読取り、レジスタ群（１２）に蓄積すると、アクセス情報収集部（１３A2）は、プロセッサ擬似部（１１2 ）が読取り命令（Ｌ（ａ2221））の実行過程で個別メモリ擬似部（２2 ）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ21）を収集し、アクセス情報格納部（４2 ）に格納する。
【００５９】
アクセス情報（ａｃ21）には、実行命令（ｉ＝Ｌ（ａ2221））の発生番地（ａ2121）、アクセス先メモリ番地（ａ＝ａ2221）、アクセス先メモリ種別（＝個別メモリ擬似部（２2 ））、アクセス種別（＝読取り（Ｌ））等の情報が含まれる。
【００６０】
次に、プロセッサ擬似部（１１2 ）が、個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2122）から書込み命令（ＳＴ（ａ2222））を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ2222）を抽出し、個別メモリ擬似部（２2 ）内のデータ格納部（２２2 ）の番地（ａ2222）に書込むと、アクセス情報収集部（１３A2）は、プロセッサ擬似部（１１2 ）が書込み命令（ＳＴ（ａ2222））の実行過程で個別メモリ擬似部（２2 ）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ22）を収集し、アクセス情報格納部（４2 ）に格納する。
【００６１】
アクセス情報（ａｃ22）には、実行命令（ｉ＝ＳＴ（ａ2222））の発生番地（ａ2122）、アクセス先メモリ番地（ａ＝ａ2222）、アクセス先メモリ種別（＝個別メモリ擬似部（２2 ））、アクセス種別（＝書込み（ＳＴ））等の情報が含まれる。
【００６２】
次に、プロセッサ擬似部（１１2 ）が、個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2123）から書込み命令（ＳＴ（ａ311 ））を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ311 ）を抽出し、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ311 ）に書込むと、アクセス情報収集部（１３A2）は、プロセッサ擬似部（１１2 ）が書込み命令（ＳＴ（ａ311 ））の実行過程で共通メモリ擬似部（３）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ23）を収集し、アクセス情報格納部（４2 ）に格納する。
【００６３】
アクセス情報（ａｃ23）には、実行命令（ｉ＝ＳＴ（ａ311 ））の発生番地（ａ2123）、アクセス先メモリ番地（ａ＝ａ311 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝書込み（ＳＴ））等の情報が含まれる。
【００６４】
次に、プロセッサ擬似部（１１2 ）が、個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2124）から読取り命令（Ｌ（ａ312 ））を読取り、擬似的に実行することにより、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ312 ）に格納済のデータ（ｄ312 ）を読取り、レジスタ群（１２）に蓄積すると、アクセス情報収集部（１３A2）は、プロセッサ擬似部（１１2 ）が読取り命令（Ｌ（ａ312 ））の実行過程で共通メモリ擬似部（３）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ24）を収集し、アクセス情報格納部（４2 ）に格納する。
【００６５】
アクセス情報（ａｃ24）には、実行命令（ｉ＝Ｌ（ａ312 ））の発生番地（ａ2124）、アクセス先メモリ番地（ａ＝ａ312 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝読取り（Ｌ））等の情報が含まれる。
【００６６】
次に、プロセッサ擬似部（１１2 ）が、個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2125）から書込み命令（ＳＴ（ａ314 ））を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ314 ）を抽出し、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ314 ）に書込むと、アクセス情報収集部（１３A2）は、プロセッサ擬似部（１１2 ）が書込み命令（ＳＴ（ａ314 ））の実行過程で共通メモリ擬似部（３）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ25）を収集し、アクセス情報格納部（４2 ）に格納する。
【００６７】
アクセス情報（ａｃ25）には、実行命令（ｉ＝ＳＴ（ａ314 ））の発生番地（ａ2125）、アクセス先メモリ番地（ａ＝ａ314 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝書込み（ＳＴ））等の情報が含まれる。
【００６８】
以上で、プロセッサ擬似部（１１1 ）および（１１2 ）による、各プログラム格納部（２１1 ）および（２１2 ）に格納済の各命令（ｉ）の擬似的な実行が終了すると、アクセス情報格納部（４1 ）および（４2 ）には、プロセッサ擬似部（１１1 ）および（１１2 ）による個別メモリ擬似部（２1 ）、（２2 ）または共通メモリ擬似部（３）への総てのアクセス毎に収集された各アクセス情報（ａｃ11）乃至（ａｃ15）、および（ａｃ21）乃至（ａｃ25）が格納されている。
【００６９】
シミュレータ（４００）によるマルチプログラム方式交換機の交換処理が擬似的に実行し終わった後、シミュレータ（４００）に併設された図示されぬ試験操作卓から、データ分類部（５A ）の起動指令が入力されると、シミュレータ（４００）は、データ分類部（５A ）を起動する。
【００７０】
起動されたデータ分類部（５A ）は、シミュレータ（４００）内のアクセス情報格納部（４1 ）および（４2 ）に格納済の総てのアクセス情報（ａｃ11）乃至（ａ15）および（ａｃ21）乃至（ａｃ25）を抽出し、アクセス先メモリ種別単位に分類する〔図３、ステップＳ３１〕。
【００７１】
分類の結果、アクセス情報（ａｃ11）および（ａｃ12）のアクセス先メモリ種別は個別メモリ擬似部（２1 ）であり、アクセス情報（ａｃ21）および（ａｃ22）のアクセス先メモリ種別は個別メモリ擬似部（２2 ）であり、アクセス情報（ａｃ13）、（ａｃ14）、（ａｃ15）、（ａｃ23）、（ａｃ24）および（ａｃ25）のアクセス先メモリ種別は共通メモリ擬似部（３）であると分類される。
【００７２】
次にデータ分類部（５A ）は、アクセス先メモリ種別が共通メモリ擬似部（３）であるアクセス情報（ａｃ13）、（ａｃ14）、（ａｃ15）、（ａｃ23）、（ａｃ24）および（ａｃ25）のみを、共通メモリ擬似部（３）から個別メモリ擬似部（２1 ）または（２2 ）への移設の対象となるデータ（ｄ）に関するアクセス情報（ａｃ）として抽出し〔ステップＳ３２〕し、その他のアクセス情報（ａｃ11）、（ａｃ12）、（ａｃ21）および（ａｃ22）は、既に個別メモリ擬似部（２1 ）または（２2 ）に格納済であり、前述の移設の対象から除外する〔ステップＳ３３〕。
【００７３】
次にデータ分類部（５A ）は、抽出されたアクセス情報（ａｃ13）、（ａｃ14）、（ａｃ15）、（ａｃ23）、（ａｃ24）および（ａｃ25）を、アクセス先メモリ番地（ａ）単位に分類する〔ステップＳ３４〕。
【００７４】
分類の結果、アクセス情報（ａｃ13）および（ａｃ23）のアクセス先メモリ番地は（ａ311 ）であり、アクセス情報（ａｃ14）および（ａｃ24）のアクセス先メモリ番地は（ａ312 ）であり、アクセス情報（ａｃ15）のアクセス先メモリ番地は（ａ313 ）であり、アクセス情報（ａｃ25）のアクセス先メモリ番地は（ａ314 ）であると分類される。
【００７５】
次にデータ分類部（５A ）は、番地（ａ）単位に分類されたアクセス情報（ａｃ）のアクセス元プロセッサ擬似部（１１）を解析し、次の如く分類する。
最初に、プロセッサ擬似部（１１1 ）からアクセスされているアクセス情報（ａｃ）のみが分類されている番地（ａ）を検索する〔ステップＳ３５〕。
【００７６】
先ず番地（ａ311 ）に分類されているアクセス情報（ａｃ13）および（ａｃ23）の内、アクセス情報（ａｃ13）には実行命令（ｉ＝ＳＴ（ａ311 ））の発生番地（ａ2113）が含まれており、プロセッサ擬似部（１１1 ）によりアクセスされており、またアクセス情報（ａｃ23）には実行命令（ｉ＝ＳＴ（ａ311 ））の発生番地（ａ2123）が含まれており、プロセッサ擬似部（１１2 ）によりアクセスされている為、今回の検索には検出されない。
【００７７】
次に番地（ａ312 ）に分類されているアクセス情報（ａｃ14）および（ａｃ24）の内、アクセス情報（ａｃ14）には実行命令（ｉ＝Ｌ（ａ312 ））の発生番地（ａ2114）が含まれており、プロセッサ擬似部（１１1 ）によりアクセスされており、またアクセス情報（ａｃ24）には実行命令（ｉ＝Ｌ（ａ312 ））の発生番地（ａ2124）が含まれており、プロセッサ擬似部（１１2 ）によりアクセスされている為、今回の検索には検出されない。
【００７８】
次に番地（ａ313 ）に分類されているアクセス情報（ａｃ15）には、実行命令（ｉ＝ＳＴ（ａ313 ））の発生番地（ａ2115）が含まれており、プロセッサ擬似部（１１1 ）によりアクセスされている為、今回の検索により検出される。
【００７９】
次に番地（ａ314 ）に分類されているアクセス情報（ａｃ25）には、実行命令（ｉ＝ＳＴ（ａ314 ））の発生番地（ａ2125）が含まれており、プロセッサ擬似部（１１2 ）によりアクセスされている為、今回の検索には検出されない。
【００８０】
以上により、プロセッサ擬似部（１１1 ）からアクセスされているアクセス情報（ａｃ15）のみが分類されている番地（ａ）として、番地（ａ313 ）が検出される。
【００８１】
従って、共通メモリ擬似部（３）内のデータ格納部（３１）の、番地（ａ313 ）に格納されているデータ（ｄ313 ）は、プロセッサ擬似部（１１1 ）のみからアクセスされ、プロセッサ擬似部（１１2 ）からはアクセスされていない為、プロセッサ擬似部（１１1 ）に対応する個別メモリ擬似部（２1 ）に移設可能と判定される〔ステップＳ３６〕。
【００８２】
次にデータ分類部（５A ）は、ステップＳ３５においてプロセッサ擬似部（１１1 ）のみからアクセスされている番地（ａ）として検出された番地（ａ313 ）を除き、プロセッサ擬似部（１１2 ）からアクセスされているアクセス情報（ａｃ）のみが分類されている番地（ａ）を検索することとし〔ステップＳ３７〕、前述と同様の解析により、番地（ａ311 ）には、プロセッサ擬似部（１１1 ）からのアクセスを示すアクセス情報（ａｃ13）と、プロセッサ擬似部（１１2 ）からのアクセスを示すアクセス情報（ａｃ23）とが分類されている為、今回の検索には検出されず、また番地（ａ312 ）には、プロセッサ擬似部（１１1 ）からのアクセスを示すアクセス情報（ａｃ14）と、プロセッサ擬似部（１１2 ）からのアクセスを示すアクセス情報（ａｃ24）とが分類されている為、今回の検索には検出されず、更に番地（ａ314 ）には、プロセッサ擬似部（１１2 ）からのアクセスを示すアクセス情報（ａｃ25）のみが分類されている為、今回の検索により検出される。
【００８３】
以上により、プロセッサ擬似部（１１2 ）からアクセスされているアクセス情報（ａｃ25）のみが分類されている番地（ａ）として、番地（ａ314 ）が検出される。
【００８４】
従って、共通メモリ擬似部（３）内のデータ格納部（３１）の、番地（ａ314 ）に格納されているデータ（ｄ314 ）は、プロセッサ擬似部（１１2 ）のみからアクセスされ、プロセッサ擬似部（１１1 ）からはアクセスされていない為、プロセッサ擬似部（１１2 ）に対応する個別メモリ擬似部（２2 ）に移設可能と判定される〔ステップＳ３８〕。
【００８５】
次にデータ分類部（５A ）は、ステップＳ３５においてプロセッサ擬似部（１１1 ）のみからアクセスされている番地（ａ）として検出された番地（ａ313 ）と、ステップＳ３７においてプロセッサ擬似部（１１2 ）のみからアクセスされている番地（ａ）として検出された番地（ａ314 ）とを除き、プロセッサ擬似部（１１1 ）および（１１2 ）から読取り命令（Ｌ）のみでアクセスされているアクセス情報（ａｃ）のみが分類されている番地（ａ）を検索することとし〔ステップＳ３９〕、前述と同様の解析により、番地（ａ311 ）には、プロセッサ擬似部（１１1 ）からの読取り（Ｌ）によるアクセスを示すアクセス情報（ａｃ13）と、プロセッサ擬似部（１１2 ）からの読取り（Ｌ）によるアクセスを示すアクセス情報（ａｃ23）とが分類されている為、今回の検索により検出され、また番地（ａ312 ）には、プロセッサ擬似部（１１1 ）からの書込み（ＳＴ）によるアクセスを示すアクセス情報（ａｃ14）と、プロセッサ擬似部（１１2 ）からの書込み（ＳＴ）によるアクセスを示すアクセス情報（ａｃ24）とが分類されている為、今回の検索には検出されない。
【００８６】
以上により、プロセッサ擬似部（１１1 ）および（１１2 ）から読取り（Ｌ）のみによりアクセスされているアクセス情報（ａｃ13）および（ａｃ23）が分類されている番地（ａ）として、番地（ａ311 ）が検出される。
【００８７】
従って、共通メモリ擬似部（３）内のデータ格納部（３１）の、番地（ａ311 ）に格納されているデータ（ｄ311 ）は、プロセッサ擬似部（１１1 ）および（１１2 ）から読取りのみによりアクセスされ、書込みによりアクセスされていない為、データ（ｄ311 ）はプロセッサ擬似部（１１1 ）または（１１2 ）により更新されることは無く、プロセッサ擬似部（１１1 ）および（１１2 ）に対応する個別メモリ擬似部（２1 ）および（２2 ）の両方に移設可能と判定される〔ステップＳ３Ａ〕。
【００８８】
最後にデータ分類部（５A ）は、残る番地（ａ312 ）には、前述の如く、プロセッサ擬似部（１１1 ）からの書込み（ＳＴ）によるアクセスを示すアクセス情報（ａｃ14）と、プロセッサ擬似部（１１2 ）からの書込み（ＳＴ）によるアクセスを示すアクセス情報（ａｃ24）とが分類されている為、データ（ｄ311 ）はプロセッサ擬似部（１１1 ）または（１１2 ）により更新される可能性があり、個別メモリ擬似部（２1 ）および（２2 ）に移設は不可能であり、共通メモリ擬似部（３）に残留対象と分類せざるを得ない〔ステップＳ３Ｂ〕。
【００８９】
以上の説明から明らかな如く、本発明〔第１乃至第４の発明〕の実施形態によれば、シミュレータ（４００）内に設けられたアクセス情報収集部（１３A1）および（１３A2）が、シミュレータ（４００）内のプロセッサ擬似部（１１１）および（１１２）がマルチプログラム方式交換機の交換処理を擬似する過程で、個別メモリ擬似部（２１）、（２２）および共通メモリ擬似部（３）にアクセスする度に、アクセス処理の詳細情報を含むアクセス情報（ａｃ）を収集し、アクセス情報格納部（４１）および（４２）に格納して置き、交換処理の擬似過程が終了した段階で、データ分類部（５A）を起動することにより、アクセス情報格納部（４１）および（４２）に格納済の総てのアクセス情報（ａｃ）から、共通メモリ擬似部（３）にアクセスされるアクセス情報（ａｃ）のみを抽出し、プロセッサ擬似部（１１１）および（１１２）の何れか一方のみからアクセスされている番地（ａ）に格納されているデータ（ｄ）はそれぞれ対応する個別メモリ擬似部（２１）または（２２）に移設可能と分類し、プロセッサ擬似部（１１１）および（１１２）から読取り（Ｌ）のみでアクセスされている番地（ａ）に格納されているデータ（ｄ）は両方の個別メモリ擬似部（２１）および（２２）に移設可能と分類し、残る番地（ａ）に格納されているデータ（ｄ）は個別メモリ擬似部（２１）または（２２）への移設は不可能であり、共通メモリ擬似部（３）に残留させることと分類することとなり、個別メモリ擬似部（２１）および（２２）に移設不可能な最小限のデータ（ｄ）のみが処理速度の遅い共通メモリ擬似部（３）に格納され、その他のデータ（ｄ）は処理速度の早い個別メモリ擬似部（２１）または（２２）に移設可能と判定されることとなる。
【００９０】
次に、本発明（第５乃至第７の発明）の実施形態を、図４乃至図６を用いて説明する。  図４においては、図１(b)における擬似プロセッサ（１００）として、プロセッサ擬似部（１１１）および（１１２）がプロセッサ群擬似部（１）内に示され、また図１(b)における擬似個別メモリ（２００）として、個別メモリ擬似部（２１）および（２２）が示され、また図１(b)における擬似共通メモリ（３００）として、共通メモリ擬似部（３）が示され、また図１(b)における命令実行履歴記憶手段（４１１）として命令実行履歴保持解析部（１４）が、また一語未満データアクセス判定手段（４１２）として一語未満データアクセス判定部（１５）が、それぞれプロセッサ群擬似部（１）内に設けられ、また図１(b)におけるアクセス情報収集手段（４１３）として、アクセス情報収集部（１３B1）および（１３B2）がプロセッサ群擬似部（１）内に設けられ、また図１(b)における構造改善対象データ分類手段（４１４）として、データ分類部（５B）が設けられている。
【００９１】
命令実行履歴保持解析部（１４）は、プロセッサ擬似部（１１1 ）および（１１2 ）が、現在擬似的に実行中の各命令（ｉ）の直前に実行済の命令（ｉ）を、予め定められた数だけ過去に遡って蓄積保持する。
【００９２】
一語未満データアクセス判定部（１５）は、図５に示される如き一語未満データアクセス判定処理を実行する。
データ分類部（５B ）は、図６に示される如きアクセス情報分類処理を実行する。
【００９３】
プロセッサ群擬似部（１）内には、図２におけると同様に、プロセッサ擬似部（１１1 ）、（１１2 ）およびアクセス情報収集部（１３B1）、（１３B2）以外に、プロセッサ擬似部（１１1 ）および（１１2 ）が使用するレジスタ群（１２）が設けられている。
【００９４】
また個別メモリ擬似部（２1 ）には、図２におけると同様に、プログラム格納部（２１1 ）と、データ格納部（２２1 ）とが設けられ、また個別メモリ擬似部（２2 ）にも、個別メモリ擬似部（２1 ）におけると同様に、プログラム格納部（２１2 ）とデータ格納部（２２2 ）とが、プロセッサ擬似部（１１2 ）に対応して設けられている。
【００９５】
また共通メモリ擬似部（３）には、図２におけると同様に、データ格納部（３１）が設けられている。
またアクセス情報格納部（４1 ）および（４2 ）には、アクセス情報収集部（１３B1）および（１３B2）が、後述の如くそれぞれ収集するアクセス情報（ａｃ）が格納される。
【００９６】
図４乃至図６において、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2111）乃至（ａ2114）には、読取り命令（Ｌ（ａ2211））、レジスタ間ロード命令（ＬＤ）、レジスタ間ロード命令（ＬＤ）および書込み命令（ＳＴ（ａ311 ））が順次格納されている。
【００９７】
読取り命令（Ｌ（ａ2211））および書込み命令（ＳＴ（ａ311 ））は、図２に示されると同様であり、説明を省略する。
レジスタ間ロード命令（ＬＤ）は、レジスタ群（１２）内の或るレジスタに蓄積されているデータ（ｄ）を抽出し、所定のビット処理を加えた後、レジスタ群（１２）内の他のレジスタに転送蓄積する命令である。
【００９８】
また個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2121）乃至（ａ2124）にも、レジスタ間ロード命令（ＬＤ）、書込み命令（ＳＴ（ａ2221））、読取り命令（Ｌ（ａ311 ））およびレジスタ間ロード命令（ＬＤ）が順次格納されている。
【００９９】
プログラム格納部（２１2 ）内に格納されている各命令（ｉ）は、プログラム格納部（２１1 ）内に格納されている各命令（ｉ）と同様であるので、説明を省略する。
【０１００】
かかる状態で、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2111）から読取り命令（Ｌ（ａ2211））を読取り、擬似的に実行することにより、個別メモリ擬似部（２1 ）内のデータ格納部（２２1 ）の番地（ａ2211）に格納済のデータ（ｄ2211）を読取り、レジスタ群（１２）に蓄積する。
【０１０１】
命令実行履歴保持解析部（１４）は、内部に保持中の命令（ｉ）が所定数に達する迄、プロセッサ擬似部（１１1 ）が実行する読取り命令（Ｌ（ａ2211））を蓄積保持する。
【０１０２】
一語未満データアクセス判定部（１５）は、実行する命令（ｉ）の種別を監視しており、レジスタ間ロード命令（ＬＤ）以外の場合には〔図５、ステップＳ５１〕、命令実行履歴保持解析部（１４）に蓄積済の命令（ｉ）の参照も、アクセス情報収集部（１３B1）に対する追加情報の収集も実行しない。
【０１０３】
アクセス情報収集部（１３B1）は、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）または共通メモリ擬似部（３）にアクセスするのを監視しており、プロセッサ擬似部（１１1 ）が読取り命令（Ｌ（ａ2211））の実行過程で個別メモリ擬似部（２1 ）にアクセスしたことを検出し、下記の如き各種情報を含むアクセス情報（ａｃ11）を収集するが、一語未満データアクセス判定部（１５）から追加情報を伝達されぬ場合には、収集したアクセス情報（ａｃ11）のみをアクセス情報格納部（４1 ）に格納する。
【０１０４】
アクセス情報（ａｃ11）には、実行命令（ｉ＝Ｌ（ａ2211））の発生番地（ａ2111）、アクセス先メモリ番地（ａ＝ａ2211）、アクセス先メモリ種別（＝個別メモリ擬似部（２1 ））、アクセス種別（＝読取り（Ｌ））等の情報が含まれる。
【０１０５】
次に、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2112）からレジスタ間ロード命令（ＬＤ）を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ2211）を抽出し、所定のビット処理を施した後、レジスタ群（１２）内の他のレジスタに蓄積する。
【０１０６】
命令実行履歴保持解析部（１４）は、プロセッサ擬似部（１１1 ）が実行するレジスタ間ロード命令（ＬＤ）を蓄積保持する。
一語未満データアクセス判定部（１５）は、実行する命令（ｉ）の種別を監視しており、レジスタ間ロード命令（ＬＤ）であることを確認すると〔ステップＳ５１〕、レジスタ間ロード命令（ＬＤ）で処理したビット位置を収集した後〔ステップＳ５２〕、命令実行履歴保持解析部（１４）内に蓄積・保持済の命令（ｉ）を参照し、今回実行したレジスタ間ロード命令（ＬＤ）の直前に実行した命令（ｉ）が、読取り命令（Ｌ）であったか否かを解析する〔ステップＳ５３〕。
【０１０７】
解析の結果、レジスタ間ロード命令（ＬＤ）の直前に実行した命令（ｉ）は、読取り命令（Ｌ（ａ2211））であったことを確認すると、直前に実行した読取り命令（Ｌ（ａ2211））は、一語未満ビットデータの読取り処理に関する命令と判定し〔ステップＳ５４〕、前回の読取り命令（Ｌ（ａ2211））は一語未満ビットデータの読取り処理であることと、次に実行したレジスタ間ロード命令（ＬＤ）から収集した処理ビット位置に関する情報とをアクセス情報収集部（１３B1）に伝達する〔ステップＳ５５〕。
【０１０８】
アクセス情報収集部（１３B1）は、一語未満データアクセス判定部（１５）から伝達された、前回擬似的に実行した読取り命令（Ｌ（ａ2211））が、一語未満ビットデータの読取り処理であることと、次に実行したレジスタ間ロード命令（ＬＤ）から収集した処理ビット位置に関する情報とを、アクセス情報格納部（４1 ）に格納済のアクセス情報（ａｃ11）に追加する。
【０１０９】
従って、アクセス情報格納部（４1 ）に格納されるアクセス情報（ａｃ11）には、前述の実行命令（ｉ＝Ｌ（ａ2211））の発生番地（ａ2111）、アクセス先メモリ番地（ａ＝ａ2211）、アクセス先メモリ種別（＝個別メモリ擬似部（２1 ））、アクセス種別（＝読取り（Ｌ））等の他に、一語未満ビットデータの読取りであることと、次に実行したレジスタ間ロード命令（ＬＤ）による処理ビット位置に関する情報とが追加される。
【０１１０】
なおアクセス情報収集部（１３B1）は、プロセッサ擬似部（１１1 ）がレジスタ間ロード命令（ＬＤ）を実行する過程では、個別メモリ擬似部（２1 ）または共通メモリ擬似部（３）にアクセスしたことを検出しない為、レジスタ間ロード命令（ＬＤ）に関するアクセス情報（ａｃ）を収集し、アクセス情報格納部（４1 ）に格納することは無い。
【０１１１】
次に、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2113）からレジスタ間ロード命令（ＬＤ）を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ311 ）を抽出し、所定のビット処理を施した後、レジスタ群（１２）内の他のレジスタに蓄積する。
【０１１２】
命令実行履歴保持解析部（１４）は、プロセッサ擬似部（１１1 ）が実行するレジスタ間ロード命令（ＬＤ）を蓄積保持する。
一語未満データアクセス判定部（１５）は、実行する命令（ｉ）の種別を監視しており、レジスタ間ロード命令（ＬＤ）であることを確認すると〔ステップＳ５１〕、レジスタ間ロード命令（ＬＤ）で処理したビット位置を収集した後〔ステップＳ５２〕、命令実行履歴保持解析部（１４）内に蓄積・保持済の命令（ｉ）を参照し、今回実行したレジスタ間ロード命令（ＬＤ）の直前に実行した命令（ｉ）が、読取り命令（Ｌ）であったか否かを解析する〔ステップＳ５３〕。
【０１１３】
解析の結果、レジスタ間ロード命令（ＬＤ）の直前に実行した命令（ｉ）はレジスタ間ロード命令（ＬＤ）であり、読取り命令（Ｌ）では無いことを確認すると、前回実行したレジスタ間ロード命令（ＬＤ）から収集した処理ビット位置に関する情報を内部に保持した儘、次に命令（ｉ）が実行されるのを待機する〔ステップＳ５６〕。
【０１１４】
次に、プロセッサ擬似部（１１1 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１1 ）の番地（ａ2114）から書込み命令（ＳＴ（ａ311 ））を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ311 ）を抽出し、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ311 ）に書込むと、命令実行履歴保持解析部（１４）は、プロセッサ擬似部（１１1 ）が実行する書込み命令（ＳＴ（ａ311 ））を蓄積保持する。
【０１１５】
一語未満データアクセス判定部（１５）は、実行する命令（ｉ）の種別を監視しており、書込み命令（ＳＴ（ａ311 ））であることを確認すると〔ステップＳ５６〕、命令実行履歴保持解析部（１４）内に蓄積・保持済の命令（ｉ）を参照し、前回実行したレジスタ間ロード命令（ＬＤ）の直後に実行する命令（ｉ）が、書込み命令（ＳＴ）であるか否かを解析する〔ステップＳ５６〕。
【０１１６】
解析の結果、前回実行したレジスタ間ロード命令（ＬＤ）の直後に実行する命令（ｉ）は、今回実行する書込み命令（ＳＴ（ａ311 ））であることを確認すると〔ステップＳ５６〕、今回の書込み命令（ＳＴ（ａ311 ））は、一語未満ビットデータの書込み処理であること判定し〔ステップＳ５７〕、アクセス情報収集部（１３B1）へ、今回の書込み命令（ＳＴ（ａ311 ））は一語未満ビットデータの書込み処理であることと、前回実行したレジスタ間ロード命令（ＬＤ）から収集・保持済の処理ビット位置に関する情報とをアクセス情報収集部（１３B1）に伝達する〔ステップＳ５５〕。
【０１１７】
アクセス情報収集部（１３B1）は、プロセッサ擬似部（１１1 ）が今回擬似的に書込み命令（ＳＴ（ａ311 ））を実行する過程で、共通メモリ擬似部（３）にアクセスしたことを検出すると、前述の如く収集したアクセス情報（ａｃ13）に、命令実行履歴保持解析部（１４）から伝達された、今回擬似的に実行した書込み命令（ＳＴ（ａ311 ））が、一語未満ビットデータの読取り処理であることと、前回実行したレジスタ間ロード命令（ＬＤ）から収集した処理ビット位置に関する情報とを追加し、アクセス情報格納部（４1 ）に格納する。
【０１１８】
従って、アクセス情報格納部（４1 ）に格納されるアクセス情報（ａｃ13）には、前述の実行命令（ｉ＝ＳＴ（ａ311 ））の発生番地（ａ2114）、アクセス先メモリ番地（ａ＝ａ311 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝書込み（ＳＴ））等の他に、一語未満ビットデータの書込みであることと、前回実行したレジスタ間ロード命令（ＬＤ）による処理ビット位置に関する情報とが追加される。
【０１１９】
一方、プロセッサ擬似部（１１2 ）も、個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2121）からレジスタ間ロード命令（ＬＤ）を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ）を抽出し、所定のビット処理を施してデータ（ｄ2221）を作成した後、レジスタ群（１２）内の他のレジスタに蓄積する。
【０１２０】
命令実行履歴保持解析部（１４）は、プロセッサ擬似部（１１2 ）が実行するレジスタ間ロード命令（ＬＤ）を蓄積保持する。
一語未満データアクセス判定部（１５）は、実行する命令（ｉ）の種別を監視しており、レジスタ間ロード命令（ＬＤ）であることを確認すると〔ステップＳ５１〕、レジスタ間ロード命令（ＬＤ）で処理したビット位置を収集した後〔ステップＳ５２〕、命令実行履歴保持解析部（１４）内に蓄積・保持済の命令（ｉ）を参照し、今回実行したレジスタ間ロード命令（ＬＤ）の直前に実行した命令（ｉ）が、読取り命令（Ｌ）であったか否かを解析する〔ステップＳ５３〕。
【０１２１】
解析の結果、レジスタ間ロード命令（ＬＤ）の直前に実行した命令（ｉ）は無く、読取り命令（Ｌ）では無いことを確認すると、実行したレジスタ間ロード命令（ＬＤ）から収集した処理ビット位置に関する情報を内部に保持した儘、次に命令（ｉ）が実行されるのを待機する〔ステップＳ５６〕。
【０１２２】
次に、プロセッサ擬似部（１１2 ）が、個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2122）から書込み命令（ＳＴ（ａ2221））を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ2221）を抽出し、個別メモリ擬似部（２2 ）内のデータ格納部（２２2 ）の番地（ａ2221）に書込むと、命令実行履歴保持解析部（１４）は、プロセッサ擬似部（１１2 ）が実行する書込み命令（ＳＴ（ａ2221））を蓄積保持する。
【０１２３】
一語未満データアクセス判定部（１５）は、実行する命令（ｉ）の種別を監視しており、書込み命令（ＳＴ（ａ2221））であることを確認すると〔ステップＳ５６〕、命令実行履歴保持解析部（１４）内に蓄積・保持済の命令（ｉ）を参照し、前回実行したレジスタ間ロード命令（ＬＤ）の直後に実行する命令（ｉ）が、書込み命令（ＳＴ）であるか否かを解析する〔ステップＳ５６〕。
【０１２４】
解析の結果、前回実行したレジスタ間ロード命令（ＬＤ）の直後に実行する命令（ｉ）は、今回実行する書込み命令（ＳＴ（ａ2221））であることを確認すると〔ステップＳ５６〕、今回の書込み命令（ＳＴ（ａ2221））は、一語未満ビットデータの書込み処理であること判定し〔ステップＳ５７〕、アクセス情報収集部（１３B2）へ、今回の書込み命令（ＳＴ（ａ2221））は一語未満ビットデータの書込み処理であることと、前回実行したレジスタ間ロード命令（ＬＤ）から収集・保持済の処理ビット位置に関する情報とをアクセス情報収集部（１３B2）に伝達する〔ステップＳ５５〕。
【０１２５】
アクセス情報収集部（１３B2）は、プロセッサ擬似部（１１2 ）が今回擬似的に書込み命令（ＳＴ（ａ2221））を実行する過程で、個別メモリ擬似部（２2 ）にアクセスしたことを検出すると、前述の如く収集したアクセス情報（ａｃ21）に、命令実行履歴保持解析部（１４）から伝達された、今回擬似的に実行した書込み命令（ＳＴ（ａ2221））が、一語未満ビットデータの読取り処理であることと、前回実行したレジスタ間ロード命令（ＬＤ）から収集した処理ビット位置に関する情報とを追加し、アクセス情報格納部（４2 ）に格納する。
【０１２６】
従って、アクセス情報格納部（４2 ）に格納されるアクセス情報（ａｃ21）には、前述の実行命令（ｉ＝ＳＴ（ａ2221））の発生番地（ａ2122）、アクセス先メモリ番地（ａ＝ａ2221）、アクセス先メモリ種別（＝個別メモリ擬似部（２2 ））、アクセス種別（＝書込み（ＳＴ））等の他に、一語未満ビットデータの書込みであることと、前回実行したレジスタ間ロード命令（ＬＤ）による処理ビット位置に関する情報とが追加される。
【０１２７】
次に、プロセッサ擬似部（１１2 ）が、個別メモリ擬似部（２1 ）内のプログラム格納部（２１2 ）の番地（ａ2123）から読取り命令（Ｌ（ａ311 ））を読取り、擬似的に実行することにより、共通メモリ擬似部（３）内のデータ格納部（３１）の番地（ａ311 ）に格納済のデータ（ｄ311 ）を読取り、レジスタ群（１２）に蓄積する。
【０１２８】
命令実行履歴保持解析部（１４）は、内部に保持中の命令（ｉ）が所定数に達する迄、プロセッサ擬似部（１１1 ）が実行する読取り命令（Ｌ（ａ311 ））を蓄積保持する。
【０１２９】
一語未満データアクセス判定部（１５）は、実行する命令（ｉ）の種別を監視しており、レジスタ間ロード命令（ＬＤ）以外の場合には〔ステップＳ５１〕、命令実行履歴保持解析部（１４）に蓄積済の命令（ｉ）の参照も、アクセス情報収集部（１３B1）に対する追加情報の収集も実行しない。
【０１３０】
アクセス情報収集部（１３B2）は、プロセッサ擬似部（１１2 ）が、個別メモリ擬似部（２2 ）または共通メモリ擬似部（３）にアクセスするのを監視しており、プロセッサ擬似部（１１2 ）が読取り命令（Ｌ（ａ311 ））の実行過程で共通メモリ擬似部（３）にアクセスしたことを検出し、該アクセス状態に関する各種情報を含むアクセス情報（ａｃ23）を収集するが、命令実行履歴保持解析部（１４）から追加情報を伝達されぬ場合には、収集したアクセス情報（ａｃ23）のみをアクセス情報格納部（４2 ）に格納する。
【０１３１】
アクセス情報（ａｃ23）には、実行命令（ｉ＝Ｌ（ａ311 ））の発生番地（ａ2123）、アクセス先メモリ番地（ａ＝ａ311 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝読取り（Ｌ））等の情報が含まれる。
【０１３２】
次に、プロセッサ擬似部（１１2 ）が、個別メモリ擬似部（２2 ）内のプログラム格納部（２１2 ）の番地（ａ2124）からレジスタ間ロード命令（ＬＤ）を読取り、擬似的に実行することにより、レジスタ群（１２）に蓄積済のデータ（ｄ311 ）を抽出し、所定のビット処理を施した後、レジスタ群（１２）内の他のレジスタに蓄積する。
【０１３３】
命令実行履歴保持解析部（１４）は、プロセッサ擬似部（１１2 ）が実行するレジスタ間ロード命令（ＬＤ）を蓄積保持する。
一語未満データアクセス判定部（１５）は、実行する命令（ｉ）の種別を監視しており、レジスタ間ロード命令（ＬＤ）であることを確認すると〔ステップＳ５１〕、レジスタ間ロード命令（ＬＤ）で処理したビット位置を収集した後〔ステップＳ５２〕、命令実行履歴保持解析部（１４）内に蓄積・保持済の命令（ｉ）を参照し、今回実行したレジスタ間ロード命令（ＬＤ）の直前に実行した命令（ｉ）が、読取り命令（Ｌ）であったか否かを解析する〔ステップＳ５３〕。
【０１３４】
解析の結果、レジスタ間ロード命令（ＬＤ）の直前に実行した命令（ｉ）は、読取り命令（Ｌ（ａ311 ））であったことを確認すると、直前に実行した読取り命令（Ｌ（ａ311 ））は、一語未満ビットデータの読取り処理に関する命令と判定し〔ステップＳ５４〕、前回の読取り命令（Ｌ（ａ311 ））は一語未満ビットデータの読取り処理であることと、次に実行したレジスタ間ロード命令（ＬＤ）から収集した処理ビット位置に関する情報とをアクセス情報収集部（１３B2）に伝達する〔ステップＳ５５〕。
【０１３５】
アクセス情報収集部（１３B2）は、一語未満データアクセス判定部（１５）から伝達された、前回擬似的に実行した読取り命令（Ｌ（ａ311 ））が一語未満ビットデータの読取り処理であることと、次に実行したレジスタ間ロード命令（ＬＤ）から収集した処理ビット位置に関する情報とを、アクセス情報格納部（４2 ）に格納済のアクセス情報（ａｃ23）に追加する。
【０１３６】
従って、アクセス情報格納部（４2 ）に格納されるアクセス情報（ａｃ23）には、前述の実行命令（ｉ＝Ｌ（ａ311 ））の発生番地（ａ2123）、アクセス先メモリ番地（ａ＝ａ311 ）、アクセス先メモリ種別（＝共通メモリ擬似部（３））、アクセス種別（＝読取り（Ｌ））等の他に、一語未満ビットデータの読取りであることと、次に実行したレジスタ間ロード命令（ＬＤ）による処理ビット位置に関する情報とが追加される。
【０１３７】
なおアクセス情報収集部（１３B2）は、プロセッサ擬似部（１１2 ）がレジスタ間ロード命令（ＬＤ）を実行する過程では、個別メモリ擬似部（２2 ）または共通メモリ擬似部（３）にアクセスしたことを検出しない為、レジスタ間ロード命令（ＬＤ）に関するアクセス情報（ａｃ）を収集し、アクセス情報格納部（４2 ）に格納することは無い。
【０１３８】
以上で、プロセッサ擬似部（１１1 ）および（１１2 ）による、各プログラム格納部（２１1 ）および（２１2 ）に格納済の各命令（ｉ）の擬似的な実行が終了すると、アクセス情報格納部（４1 ）および（４2 ）には、プロセッサ擬似部（１１1 ）および（１１2 ）による個別メモリ擬似部（２1 ）、（２2 ）または共通メモリ擬似部（３）への総てのアクセス毎に収集された各アクセス情報（ａｃ11）および（ａｃ14）、および（ａｃ22）および（ａｃ23）が格納されている。
【０１３９】
シミュレータ（４００）によるマルチプログラム方式交換機の交換処理が擬似的に実行し終わった後、シミュレータ（４００）に併設された図示されぬ試験操作卓から、データ分類部（５B ）の起動指令が入力されると、シミュレータ（４００）は、データ分類部（５B ）を起動する。
【０１４０】
起動されたデータ分類部（５B ）は、シミュレータ（４００）内のアクセス情報格納部（４1 ）および（４2 ）に格納済のアクセス情報（ａｃ11）、（ａ14）、（ａｃ22）および（ａｃ23）の中から、一語未満ビットデータに対するアクセス情報（ａｃ）〔今回は全アクセス情報（ａｃ11）、（ａ14）、（ａｃ22）および（ａｃ23）が一語未満ビットデータに対するアクセス情報（ａｃ）〕を抽出し、アクセス対象メモリ番地単位に分類する〔図６、ステップＳ６１〕。
【０１４１】
分類の結果、アクセス情報（ａｃ11）のアクセス先メモリ番地（ａ）は個別メモリ擬似部（２1 ）の番地（ａ2211）であり、アクセス情報（ａｃ14）のアクセス先メモリ番地（ａ）は共通メモリ擬似部（３）の番地（ａ311 ）であり、アクセス情報（ａｃ22）のアクセス先メモリ番地（ａ）は個別メモリ擬似部（２2 ）の番地（ａ2221）であり、アクセス情報（ａｃ23）のアクセス先メモリ番地（ａ）は共通メモリ擬似部（３）の番地（ａ311 ）であると分類される。
【０１４２】
次にデータ分類部（５B ）は、番地（ａ）単位に分類されたアクセス情報（ａｃ）を分類別に集計する〔ステップＳ６２〕。
集計の結果、個別メモリ擬似部（２1 ）の番地（ａ2211）に対するアクセス情報（ａｃ）の集計数はアクセス情報（ａｃ11）の一個であり、また個別メモリ擬似部（２2 ）の番地（ａ2221）に対するアクセス情報（ａｃ）の集計数はアクセス情報（ａｃ22）の一個であり、共通メモリ擬似部（３）の番地（ａ311 ）に対するアクセス情報（ａｃ）の集計数はアクセス情報（ａｃ14）および（ａｃ23）の二個となる。
【０１４３】
次にてデータ分類部（５B ）は、各アクセス対象メモリ番地毎のアクセス情報（ａｃ）の集計数が、予め設定済の閾値（Ｍ）を越えているか否かを解析する〔ステップＳ６３〕。
【０１４４】
ここで、例えば閾値（Ｍ）を「１」に設定済とすると、個別メモリ擬似部（２1 ）の番地（ａ2211）に対するアクセス情報（ａｃ）の集計数はアクセス情報（ａｃ11）の一個であり、閾値（Ｍ＝「１」）以下であり、また個別メモリ擬似部（２2 ）の番地（ａ2221）に対するアクセス情報（ａｃ）の集計数はアクセス情報（ａｃ22）の一個であり、閾値（Ｍ＝「１」）以下であるが、共通メモリ擬似部（３）の番地（ａ311 ）に対するアクセス情報（ａｃ）の集計数はアクセス情報（ａｃ14）および（ａｃ23）の二個であり、閾値（Ｍ＝「１」）を越えていると判定される。
【０１４５】
その結果、データ分類部（５B ）は、個別メモリ擬似部（２1 ）の番地（ａ2211）、個別メモリ擬似部（２2 ）の番地（ａ2221）、並びに共通メモリ擬似部（３）の番地（ａ311 ）に対するアクセスは、何れも一語未満ビットデータに対するアクセスであるが、個別メモリ擬似部（２1 ）の番地（ａ2211）に対するアクセス、並びに個別メモリ擬似部（２2 ）の番地（ａ2221）に対するアクセスは、何れも集計数がそれぞれ一個宛で、閾値（Ｍ＝「１」）を越えていない為、特に一語単位で処理可能な構造に変更の対象と判定しないと判定するが、共通メモリ擬似部（３）の番地（ａ311 ）に対するアクセスは、集計数が二個宛で、閾値（Ｍ＝「１」）を越えている為、一語単位で処理可能な構造に変更の対象と判定する〔ステップＳ６４〕。
【０１４６】
以上の説明から明らかな如く、本発明〔第５乃至第７の発明〕の実施形態によれば、シミュレータ（４００）内に設けられた命令実行履歴保持解析部（１４）が、シミュレータ（４００）内のプロセッサ擬似部（１１１）および（１１２）がマルチプログラム方式交換機の交換処理を擬似する過程で、所定数の命令（ｉ）を蓄積・保持すると共に、レジスタ間ロード命令（ＬＤ）が実行されるか否かを監視しており、レジスタ間ロード命令（ＬＤ）が実行されたことを検出すると、蓄積・保持中の命令（ｉ）を参照し、直前に読取り命令（Ｌ）が存在した場合には、当該読取り命令（Ｌ）は一語未満ビットデータの読取り命令（Ｌ）と判定し、またレジスタ間ロード命令（ＬＤ）の実行直後に書込み命令（ＳＴ）が実行されるか否かを監視し、直後に書込み命令（ＳＴ）が実行された場合には、当該書込み命令（ＳＴ）は一語未満ビットデータの書込み命令（ＳＴ）と判定し、アクセス情報収集部（１３B1）および（１３B2）のアクセス情報格納部（４１）および（４２）に格納するアクセス情報（ａｃ）に、一語未満ビットデータに対する処理であることと、レジスタ間ロード命令（ＬＤ）から収集した処理ビット位置とを追加して置き、交換処理の擬似過程が終了した段階で、データ分類部（５B）を起動することにより、アクセス情報格納部（４１）および（４２）に格納済の総てのアクセス情報（ａｃ）の中から、一語未満ビットデータに対するアクセスに関するアクセス情報（ａｃ）を抽出した後、アクセス対象番地（ａ）毎に分類・集計し、集計数が予め定められている閾値（Ｍ＝「１」）を越えている番地（ａ）のデータは、一語単位で処理可能な構造に変更する対象と判定されることとなる。
【０１４７】
なお、図２乃至図６はあく迄本発明の一実施形態に過ぎず、例えばプロセッサ群擬似部（１）が擬似対象とするマルチプログラム方式交換機プログラム、並びにアルセス対象とする番地（ａ）は図示されるものに限定されることは無く、他に幾多の変形が考慮されるが、何れの場合にも本発明の効果は変わらない。またプロセッサ群擬似部（１）が擬似するプロセッサ擬似部（１１）の数は二個に限定されることは無く、他に幾多の変形が考慮されるが、何れの場合にも本発明の効果は変わらない。また本発明の対象とするシミュレータ（４００）の構成は図示されるものに限定されることは無く、他に幾多の変形が考慮されるが、何れの場合にも本発明の効果は変わらない。また本発明の対象とするマルチプログラム方式交換機の構成は図示されるものに限定されぬことは言う迄も無い。
【０１４８】
【発明の効果】
以上、本発明によれば、前記シミュレータにおいて、各プログラムが各メモリ内の各データに対するアクセス状況が的確に把握され、共通メモリから個別メモリに移設可能なデータが明確に分類され、また頻繁にアクセスされる一語未満のデータが確実に把握され、データ構造の改善が望まれるデータが明確に分類可能となり、当該交換機の処理速度が大幅に向上可能となる。
【図面の簡単な説明】
【図１】  本発明の原理図
【図２】  本発明（第１乃至第４の発明）の実施形態によるシミュレータ
【図３】  図２におけるアクセス情報分類処理
【図４】  本発明（第５乃至第７の発明）の実施形態によるシミュレータ
【図５】  図４における一語未満データアクセス判定処理
【図６】  図４におけるアクセス情報分類処理
【図７】  本発明の対象となるマルチプロセッサ方式交換機
【符号の説明】
１  プロセッサ群擬似部
２  個別メモリ擬似部
３  共通メモリ擬似部
４  アクセス情報格納部
５A、５B  データ分類部
１１  プロセッサ擬似部
１２  レジスタ群
１３A、１３B  アクセス情報収集部
１４  命令実行履歴保持解析部
１５  一語未満データアクセス判定部
２１  プログラム格納部
２２、３１  データ格納部
１００  擬似プロセッサ
２００  擬似個別メモリ
３００  擬似共通メモリ
４００  シミュレータ
４０１  アクセス情報収集手段
４０２  移設対象データ分類手段
４１１  命令実行履歴記憶手段
４１２  一語未満データアクセス判定手段
４１３  アクセス情報収集手段
４１４  構造改善対象データ分類手段
【図１】
0003937479.tif 000002
【図２】
0003937479.tif 000003
【図３】
0003937479.tif 000004
【図４】
0003937479.tif 000005
【図５】
0003937479.tif 000006
【図６】
0003937479.tif 000007
【図７】
0003937479.tif 000008