(57)【特許請求の範囲】
【請求項１】
超大規模集積回路の設計に係るスタティックタイミング検証で必要とされる遅延値を導出する装置のスタティックタイミング検証用遅延値導出方法であって、
複数のノードおよびセルからなる同期回路のＳＰＦネットリストを加工する手段により、前記ノードおよび前記ノードにセルの出力端子が接続されるソース側セルおよび前記ノードにセルの入力端子が接続されるデスティネーション側セルからなるユニットとし、前記ソース側セルの入力端子へ接続されるノードを切断することにより前記ユニット毎のブロックに分割する第１の工程と、
前記第１の工程で加工された前記ＳＰＦネットリストの全体を一度に読み込んで、解析する手段により分割された各ブロックの前記ソース側セルの入力端子に直接入力信号を与えるスイッチレベルのシミュレーションを前記ＳＰＦネットリストの全体に亘り一斉に実施し、前記各ブロックに対応した遅延値を導出する第２の工程と、
前記第１の工程で先の加工における分割時に切断されたノードが切断されないように別のノードを切断して、前記ユニット毎のブロックに分割した前記ＳＰＦネットリストに前記第２の工程を実施し、前記各ブロックに対応した前記遅延値を求めて、前記同期回路内の全ノードについて遅延解析の終了と判定する手段が判断するまで全ブロックの前記遅延値の導出を繰り返す第３の工程とを有することを特徴とするスタティックタイミング検証用遅延値導出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＶＬＳＩ(超大規模集積回路)の設計に関し、特に、スタティックタイミング検証で必要とされる遅延値を導出するスタティックタイミング検証用遅延値導出方法に関するものである。
【０００２】
【従来の技術】
従来の技術の例としては、特開平９−50449号公報に記載されたものが知られている。この従来の技術では、同期回路のスタティックタイミング検証用遅延値を、自動配置配線時のＲＣ分布情報(寄生抵抗(parasitic Resistance)，寄生容量(parasitic Capacitance)の接続分布情報)を基に算出した情報と、セルライブラリが内蔵する遅延値算出用データを基に遅延値の算出を行うものである。
【０００３】
図３は、従来技術の同期回路のスタティックタイミング検証用遅延値を算出する実施例を、簡略化して示したフローチャートである。図３に示すように、セルライブラリが内蔵する遅延値算出用データと自動配置配線時のＲＣ分布情報を使用して遅延値を算出する遅延値算出工程(Ｓ１)と、その遅延値算出工程(Ｓ１)により得られた遅延値の情報をスタティックタイミング検証用遅延フォーマット、例えばＳＤＦ(Standard Delay Format)として出力する遅延値出力工程(Ｓ２)とによりスタティックタイミング検証用遅延値が導出される。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術では、スタティックタイミング検証用遅延値を導出するために、自動配置配線時のＲＣ分布情報を基に算出した情報と、セルライブラリが内蔵する遅延値算出用データとを必要とする。特に、セルライブラリの遅延値算出用データは、例えば電源電圧などの動作条件が限定されており、規定されている範囲外での検証には使用できないため、規定されている範囲外の動作条件での検証を行なうためには、このセルライブラリを再作成する必要があるという問題があった。
【０００５】
本発明は、前記従来技術の問題を解決することに指向するものであり、セルライブラリの規定される動作条件の範囲外であっても、セルライブラリを再作成することなく、スタティックタイミング検証用遅延値を導出するスタティックタイミング検証用遅延値導出方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この目的を達成するために、本発明に係るスタティックタイミング検証用遅延値導出方法は、超大規模集積回路の設計に係るスタティックタイミング検証で必要とされる遅延値を導出する装置のスタティックタイミング検証用遅延値導出方法であって、複数のノードおよびセルからなる同期回路のＳＰＦネットリストを加工する手段により、前記ノードおよび前記ノードにセルの出力端子が接続されるソース側セルおよび前記ノードにセルの入力端子が接続されるデスティネーション側セルからなるユニットとし、前記ソース側セルの入力端子へ接続されるノードを切断することにより前記ユニット毎のブロックに分割する第１の工程と、前記第１の工程で加工された前記ＳＰＦネットリストの全体を一度に読み込んで、解析する手段により分割された各ブロックの前記ソース側セルの入力端子に直接入力信号を与えるスイッチレベルのシミュレーションを前記ＳＰＦネットリストの全体に亘り一斉に実施し、前記各ブロックに対応した遅延値を導出する第２の工程と、前記第１の工程で先の加工における分割時に切断されたノードが切断されないように別のノードを切断して、前記ユニット毎のブロックに分割した前記ＳＰＦネットリストに前記第２の工程を実施して、前記各ブロックに対応した前記遅延値を求めて、前記同期回路内の全ノードについて遅延解析の終了と判定する手段が判断するまで全ブロックの前記遅延値の導出を繰り返す第３の工程とを有するようにしたものである。
【０００７】
前記方法によれば、同期回路に対応し各セルとセル間を接続するノードの構成状態及びセル間の寄生抵抗，寄生容量の接続分布状態を示すＳＰＦ(Standard Parasitic Format)ネットリストを、ノードとノードにセルの出力端子が接続されるソース側セルとノードにセルの入力端子が接続されるデスティネーション側セルをユニットとする構造に、ソース側セルの入力端子への接続を切断してブロックに分割し、分割されたＳＰＦネットリストの全体を一度に読み込み、各ブロックのソース側セルの入力端子に直接入力信号を与えるスイッチレベルのシミュレーションを実施し、各ブロックに対応した遅延値を導出する工程と、その工程において、分割時に切断されたノードが切断されないように別のノードを切断し新たなブロックに分割したＳＰＦネットリストを読み込み、スイッチレベルのシミュレーションを全ノードに対して遅延値の情報を得るまで繰り返すことにより、電源電圧などの動作条件がセルライブラリの規定されている範囲外であっても、セルライブラリを再作成することなく、スタティックタイミング検証用遅延値を導出することができる。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図１は本発明の実施の形態におけるスタティックタイミング検証用遅延値導出方法の動作を示すフローチャートである。また、図２(a)は本実施の形態における一例としての同期回路、図２(b)は同期回路におけるＳＰＦネットリストの第１の加工過程、図２(c)は同期回路におけるＳＰＦネットリストの第２の加工過程を示す図である。図２(a)，(b)，(c)において、１は同期回路、２，３，４，５はバッファ、６，７はＤ型フリップフロップ、10，11，12，13，14はノード、20，21，22，23，23′，24は切断箇所である。また、ＳＰＦネットリストの加工工程において、バッファ２，３，４，５とＤ型フリップフロップ６，７はまとめてセルという。
【０００９】
図１に示すフローチャートと図２の同期回路の例を参照しながら本実施の形態を説明する。まず、図１のＳＰＦネットリストの加工工程(Ｓ10)において、図２(a)の同期回路１に対応するＳＰＦネットリストを、図２(b)に示す第１の加工過程によりノード10，11，12に着目して分割を行う。ノード10と、ノード10にセルの出力端子が接続されるソース側セル２と、ノード10にセルの入力端子が接続されるデスティネーション側セル６をユニットとする構造に、ソース側セル２の入力端子へ接続されるノードを切断箇所20で切断することによりブロックに分割する。
【００１０】
同様に、ノード11と、ノード11にセルの出力端子が接続されるソース側セル４と、ノード11にセルの入力端子が接続されるデスティネーション側セル６，５をユニットとする構造に、ソース側セル４の入力端子へ接続されるノードを切断箇所21で切断することによりブロックに分割し、さらに、ノード12と、ノード12にセルの出力端子が接続されるソース側セル３と、ノード12にセルの入力端子が接続されるデスティネーション側セル７をユニットとする構造に、ソース側セル３の入力端子へ接続されるノードを切断箇所22で切断することによりブロックに分割する。
【００１１】
次に、図１に示す遅延解析工程(Ｓ11)において、ＳＰＦネットリストの加工工程(Ｓ10)によりブロックに分割されたＳＰＦネットリストの全体を読み込み、各ブロックに対する遅延解析をスイッチレベルのシミュレーションによりＳＰＦネットリストの全体に亘り一斉に実施する。ここで、遅延解析工程(Ｓ11)での遅延解析用の入力ベクトルは、図２(b)のソース側セル２，３，４のセルライブラリ作成時の遅延解析用の入力ベクトル情報を使用する。
【００１２】
遅延解析により、ノード10に関してソース側セル２の入力端子からデスティネーション側セル(Ｄ型フリップフロップ)６のＤ入力までの遅延値、ノード11に関してソース側セル４の入力端子からデスティネーション側セル５の入力およびデスティネーション側セル(Ｄ型フリップフロップ)６のＣＫ入力までの遅延値、ノード12に関してソース側セル３の入力端子からデスティネーション側セル(Ｄ型フリップフロップ)７のＤ入力までの遅延値を得る。
【００１３】
遅延解析終了判定工程(Ｓ12)によって、すべてのノードについての遅延解析が終了したか否かを判断する。この例ではノード13，14についての解析が終了していないのでＳＰＦネットリストの加工工程(Ｓ10)に戻る。
【００１４】
今度は、図２(a)に示す同期回路１に対応するＳＰＦネットリストを、図２(c)の第２の加工過程によりノード13，14に着目して分割を行う。ノード13と、ノード13にセルの出力端子が接続されるソース側セル６と、ノード13にセルの入力端子が接続されるデスティネーション側セル３をユニットとする構造に、ソース側セル６の入力端子へ接続されるノードを切断箇所23，23′で切断することによりブロックに分割し、ノード14と、ノード14にセルの出力端子が接続されるソース側セル５と、ノード14にセルの入力端子が接続されるデスティネーション側セル７をユニットとする構造に、ソース側セル５の入力端子へ接続されるノードを切断箇所24で切断することによりブロックに分割する。
【００１５】
続いて、遅延解析工程(Ｓ11)で、各ブロックに分割されたＳＰＦネットリストの全体を読み込み、各ブロックに対する遅延解析をスイッチレベルのシミュレーションによりＳＰＦネットリストの全体に亘り一斉に実施する。遅延解析工程(Ｓ11)での遅延解析用の入力ベクトルは、ソース側セル６，５のセルライブラリ作成時の遅延解析用の入力ベクトル情報を使用する。遅延解析により、ノード13に関してソース側セル６のＣＫ入力端子からデスティネーション側セル３の入力端子までの遅延値、ノード14に関してソース側セル５の入力端子からデスティネーション側セル７のＣＫ入力端子までの遅延値を得る。
【００１６】
再び、遅延解析終了判定工程(Ｓ12)によって、すべてのノードについての遅延解析が終了したか否かを判断する。すべてのノードについての遅延解析が終了したので、次の遅延値出力工程(Ｓ13)に進む。
【００１７】
遅延値出力工程(Ｓ13)では、遅延解析工程(Ｓ11)により得られた遅延値の情報をスタティックタイミング検証用遅延フォーマット、例えばＳＤＦとして出力する。
【００１８】
本発明の実施の形態では、従来技術のようにセルライブラリが内蔵する遅延値算出用データを使用しない。これは、スタティックタイミング検証をセルライブラリに規定されている範囲内で実施する場合であっては、従来技術を用いる方が効率が良いが、セルライブラリに規定されている範囲外で実施する場合には、このセルライブラリを再作成する必要が生じることになり、非常に効率が悪くなる。本発明は、セルライブラリに規定されている範囲外でスタティックタイミング検証遅延値の導出を実施する場合に適用されるものである。
【００１９】
同期回路のＳＰＦネットリストをノードと、ノードに出力端子が接続されるソース側セルと、ノードに入力端子が接続されるデスティネーション側セルをユニットとする構造に、ソース側セルの入力端子への接続を切断しブロックに分割して、そのＳＰＦネットリスト全体を一度に読み込み、各ブロックのソース側セルの入力端子に直接入力信号を与えるスイッチレベルのシミュレーションを実施し、各ブロックに対応した遅延解析する工程と、その工程により分割時に切断されたノードが切断されないように別なノードを切断し新たなブロックに分割し、スイッチレベルのシミュレーションによる遅延解析を繰り返して、すべてのノードに対して遅延値を求めスタティックタイミング検証用遅延値を導出することができる。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、電源電圧などの動作条件が規定されているセルライブラリの条件範囲外であっても、セルライブラリを再作成することなく、スタティックタイミング検証用遅延値を導出することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるスタティックタイミング検証用遅延値導出方法の動作を示すフローチャートである。
【図２】  (a)は本実施の形態における一例としての同期回路、(b)は同期回路におけるＳＰＦネットリストの第１の加工過程、(c)は同期回路におけるＳＰＦネットリストの第２の加工過程を示す図である。
【図３】従来技術の同期回路のスタティックタイミング検証用遅延値を算出する例を、簡略化して示したフローチャートである。
【符号の説明】
１…同期回路、  ２，３，４，５…バッファ(セル)、  ６，７…Ｄ型フリップフロップ(セル)、  10，11，12，13，14…ノード、  20，21，22，23，23′，24…切断箇所。
【図１】
0003930622.tif 000002
【図２】
0003930622.tif 000003
【図３】
0003930622.tif 000004