(57)【特許請求の範囲】
【請求項１】
遊技者が所定の遊技を行うことが可能な遊技機であって、
遊技機に設けられている電気部品を制御するための処理を行う電気部品制御手段と、所定電位電源の監視を行い該所定電位電源の電圧低下を検出すると検出信号を出力する電源監視手段とを備え、
前記電気部品制御手段は、遊技機の遊技進行を制御し入賞に応じて賞球個数を示す払出制御コマンドを送信する遊技制御手段と、前記賞球個数を示す払出制御コマンドを受信して球払出制御を行う払出制御手段とを含み、
前記遊技制御手段は、前記払出制御手段に、払出禁止条件の成立に応じて払出禁止を指示する払出制御コマンドを送信し、払出を許可するときに払出許可を示す払出制御コマンドを送信し、
前記遊技制御手段と前記払出制御手段は、それぞれ、マイクロコンピュータを含み、
前記電源監視手段は、前記遊技制御手段が搭載された遊技制御基板および前記払出制御手段が搭載された払出制御基板とは別の基板に搭載され、
前記電源監視手段の検出出力は、それぞれの前記マイクロコンピュータの割込端子に入力され、
それぞれの前記マイクロコンピュータは、所定電位電源の電圧低下に応じて所定の電力供給停止時処理を実行するように構成され、前記割込端子に前記検出信号が入力されたことに応じて割込を禁止する状態となるとともに前記電力供給停止時処理を開始する
ことを特徴とする遊技機。
【請求項２】
電源監視手段の検出出力が入力される割込端子はマスク不能割込端子である
請求項１記載の遊技機。
【請求項３】
マイクロコンピュータは、マスクビットをリセットすることによって受付可能状態になるとともに、割込を受け付けると前記マスクビットをセットするものであり、
電力供給停止時処理は、割込に応じて起動されるプログラムであって、そのプログラム中ではマスクビットをリセットする処理を含まない
請求項１または請求項２記載の遊技機。
【請求項４】
電源監視手段は、マイクロコンピュータを駆動する電圧よりも高い電位の電源を監視する
請求項１から請求項３のうちのいずれかに記載の遊技機。
【請求項５】
電源監視手段は、交流から直流に変換された直後の電圧の電源を監視する
請求項４記載の遊技機。
【請求項６】
電源監視手段が電圧低下を検出した所定期間後に電源電圧低下を検出する第２の電源監視手段が設けられ、
前記マイクロコンピュータは、前記第２の電源監視手段からの検出出力の入力に応じてシステムリセットされる
請求項１から請求項５のうちのいずれかに記載の遊技機。
【請求項７】
電源監視手段は、遊技制御基板および払出制御基板とは別の基板であって前記遊技制御基板および前記払出制御基板で使用される電圧を生成する電源基板に搭載され、
第２の電源監視手段は、前記遊技制御基板および前記払出制御基板に搭載されている
請求項６記載の遊技機。
【請求項８】
電源監視手段と第２の電源監視手段とは同一の電源を監視し、第２の電源監視手段が電圧低下を検出する電圧は、電源監視手段が電圧低下を検出する電圧よりも低い
請求項６または請求項７記載の遊技機。
【請求項９】
電力供給停止時処理には、記憶手段へのアクセスを防止する処理が含まれる
請求項１から請求項８のうちのいずれかに記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、入賞が発生した場合に所定の有価価値を遊技者に付与する遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が景品として遊技者に払い出されるものがある。遊技球の払い出しは払出機構によって行われるので、遊技機の遊技進行を制御する遊技制御手段から、入賞に応じた賞球個数が払出機構に指示される。
【０００３】
払出機構は、その指示に応じた個数の遊技球を払い出す。払出機構は、一般に、払出制御基板に搭載された払出制御手段によって制御される。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。
【０００４】
また、遊技者は、コイン投入によって、あるいは、カード挿入口にプリペイドカード等を挿入して遊技球の貸し出しを受ける。カード挿入口にプリペイドカード等が挿入された場合、遊技機の払出機構は、カード挿入および払出要求操作を検出して所定個数の遊技球を遊技者に払い出す。払出機構は払出制御手段によって制御されるので、遊技球の貸し出し制御も払出制御手段によって実行される。
【０００５】
【発明が解決しようとする課題】
遊技機には、払出制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、揮発性記憶部に記憶されている払出個数にもとづいて賞球払出や遊技球貸出処理をおこなっているときに電源断が発生し遊技機が最初の状態に戻ってしまうのでは、本来払い出されるべき遊技球が払い出されなくなり、遊技者は不利益を被ることになる。
【０００６】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータを電源バックアップＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、電源断時に必要なデータを保存する際に保存の仕方および復元の仕方が不適切であると、復元されたデータが電源断時のデータと一致しない可能性がある。そのような場合には、やはり遊技者に不測の不利益を与えかねない。
【０００７】
そこで、本発明は、停電等の不測の電源断が発生したときに必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるように構成された場合に、遊技媒体の払出等の遊技価値付与に関して必要なデータを確実に保存することができるとともに、保存されていたデータを電源復帰後に確実に活用することができる遊技機を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技機に設けられている電気部品を制御するための処理を行う電気部品制御手段と、所定電位電源の監視を行い所定電位電源の電圧低下を検出すると検出信号を出力する電源監視手段とを備え、電気部品制御手段は、遊技機の遊技進行を制御し入賞に応じて賞球個数を示す払出制御コマンドを送信する遊技制御手段と、賞球個数を示す払出制御コマンドを受信して球払出制御を行う払出制御手段とを含み、遊技制御手段は、払出制御手段に、払出禁止条件の成立に応じて払出禁止を指示する払出制御コマンドを送信し、払出を許可するときに払出許可を示す払出制御コマンドを送信し、遊技制御手段と払出制御手段は、それぞれ、マイクロコンピュータを含み、電源監視手段は、遊技制御手段が搭載された遊技制御基板および払出制御手段が搭載された払出制御基板とは別の基板に搭載され、電源監視手段の検出出力は、それぞれのマイクロコンピュータの割込端子に入力され、それぞれのマイクロコンピュータは、所定電位電源の電圧低下に応じて所定の電力供給停止時処理を実行するように構成され、割込端子に検出信号が入力されたことに応じて割込を禁止する状態となるとともに電力供給停止時処理を開始することを特徴とする。
【０００９】
電源監視手段の検出出力が入力される割込端子は、例えばマスク不能割込端子である。
【００１０】
マイクロコンピュータが、マスクビットをリセットすることによって割込受付可能状態になるとともに、割込を受け付けるとマスクビットをセットするものである場合には、電力供給停止時処理は、割込に応じて起動されるプログラムであって、そのプログラム中ではマスクビットをリセットする処理を含まないように構成することができる。
【００１１】
電源監視手段は、マイクロコンピュータを駆動する電圧よりも高い電位の電源を監視するように構成されていてもよい。
【００１２】
電源監視手段は、交流から直流に変換された直後の電源を監視するように構成されていてもよい。
【００１３】
遊技機には電源監視手段が電圧低下を検出した所定期間後に電源電圧低下を検出する第２の電源監視手段が設けられ、マイクロコンピュータが、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成されていてもよい。
【００１４】
電源監視手段は、遊技制御基板および払出制御基板とは別の基板であって遊技制御基板および払出制御基板で使用される電圧を生成する電源基板に搭載され、第２の電源監視手段は、遊技制御基板および払出制御基板に搭載されているように構成されていてもよい。
【００１５】
電源監視手段と第２の電源監視手段とは同一の電源を監視し、第２の電源監視手段が電圧低下を検出する電圧は、電源監視手段が電圧低下を検出する電圧よりも低いように構成されていてもよい。
【００１６】
電力供給停止時処理には、記憶手段へのアクセスを防止する処理が含まれていてもよい。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【００１８】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた払出球を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００１９】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。また、可変表示器１０の下部には、４個のＬＥＤからなる通過記憶表示器（普通図柄用記憶表示器）４１が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２０】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２１】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２２】
そして、この例では、一方のスピーカ２７の近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２３】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２４】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２５】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２６】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２７】
次に、パチンコ遊技機１の裏面に配置されている各基板について説明する。
図２に示すように、パチンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部に球貯留タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク３８に供給される。球貯留タンク３８内の遊技球は、誘導樋３９を通って賞球ケース４０Ａで覆われる球払出装置に至る。
【００２８】
遊技機裏面側では、可変表示部９を制御する可変表示制御ユニット２９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７、およびモータの回転力を利用して打球を遊技領域７に発射する打球発射装置が設置されている。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２等に信号を送るためのランプ制御基板３５、スピーカ２７からの音声発生を制御するための音声制御基板７０および打球発射装置を制御するための発射制御基板９１も設けられている。
【００２９】
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤（外部情報出力装置）３４が設置されている。なお、図２には、ランプ制御基板３５および音声制御基板７０からの信号を、枠側に設けられているスピーカ２７、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に供給するための電飾中継基板Ａ７７が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【００３０】
また、図３はパチンコ遊技機１の機構板を背面からみた背面図である。球貯留タンク３８に貯留された遊技球は誘導樋３９を通り、図３に示されるように、球切れ検出器（球切れスイッチ）１８７ａ，１８７ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに打球発射装置３４の駆動も停止する。
【００３１】
賞球払出制御を行うために、入賞口スイッチ（図示せず）、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３２】
次に、機構板３６に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋１８６ａ，１８６ｂや球払出装置９７が設置される。図４に示すように、中間ベースユニットの上下には連結凹突部１８２が形成されている。連結凹突部１８２は、中間ベースユニットと機構板３６の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【００３３】
中間ベースユニットの上部には通路体１８４が固定されている。そして、通路体１８４の下部に球払出装置９７が固定されている。通路体１８４は、カーブ樋１７４（図３参照）によって流下方向を左右方向に変換された２列の遊技球を流下させる払出球通路１８６ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂの上流側には、球切れスイッチ１８７ａ，１８７ｂが設置されている。球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出するものであって、球切れスイッチ１８７ａ，１８７ｂが遊技球を検出しなくなると球払出装置９７における払出モータ（図４において図示せず）の回転を停止して球払出が不動化される。
【００３４】
なお、球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止片１８８によって係止されている。
【００３５】
通路体１８４の中央部は、内部を流下する遊技球の玉圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路１８６ａ，１８６ｂの間に止め穴１８９が形成されている。止め穴１８９の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体１８４は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片１８５によって通路体１８４の位置合わせを行えるようになっている。
【００３６】
通路体１８４の下方には、球払出装置９７に遊技球を供給するとともに故障時等には球払出装置９７への遊技球の供給を停止する球止め装置１９０が設けられている。球止め装置１９０の下方に設置される球払出装置９７は、直方体状のケース１９８の内部に収納されている。ケース１９８の左右４箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース１９８の下端がはめ込まれる。
【００３７】
図５は球払出装置９７の分解斜視図である。球払出装置９７の構成および作用を図５を参照して説明する。この実施形態における球払出装置９７は、ステッピングモータ（払出モータ）２８９がスクリュー２８８を回転させることによりパチンコ玉を１個ずつ払い出す。なお、球払出装置９７は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【００３８】
図５に示すように、球払出装置９７は、２つのケース１９８ａ，１９８ｂを有する。それぞれのケース１９８ａ，１９８ｂの左右２箇所に、球払出装置９７の設置位置上部に設けられた位置決め突片に当接される係合突部２８０が設けられている。また、それぞれのケース１９８ａ，１９８ｂには、球供給路２８１ａ，２８１ｂが形成されている。球供給路２８１ａ，２８１ｂは湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，２８２ｂの終端の下方には、球送り水平路２８４ａ，２８４ｂが形成されている。さらに、球送り水平路２８４ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形成されている。
【００３９】
球供給路２８１ａ，２８１ｂ、球送り水平路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂは、ケース１９８ａ，１９８ｂをそれぞれ前後に区画する区画壁２９５ａ，２９５ｂの前方に形成されている。また、区画壁２９５ａ，２９５ｂの前方において、玉圧緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込まれる。玉圧緩衝部材２８５は、球払出装置９７に供給される玉を左右側方に振り分けて球供給路２８１ａ，２８１ｂに誘導する。
【００４０】
また、玉圧緩衝部材２８５の下部には、発光素子（ＬＥＤ）２８６と受光素子（図示せず）とによる払出モータ位置センサが設けられている。発光素子２８６と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー２８８の先端が挿入されるようになっている。なお、玉圧緩衝部材２８５は、ケース１９８ａ，１９８ｂが張り合わされたときに、完全にその内部に収納固定される。
【００４１】
球送り水平路２８４ａ，２８４ｂには、払出モータ２８９によって回転させられるスクリュー２８８が配置されている。払出モータ２８９はモータ固定板２９０に固定され、モータ固定板２９０は、区画壁２９５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２９１ｂにはめ込まれる。その状態で払出モータ２８９のモータ軸が区画壁２９５ａ，２９５ｂの前方に突出するので、その突出の前方にスクリュー２８８が固定される。スクリュー２８８の外周には、払出モータ２８９の回転によって球送り水平路２８４ａ，２８４ｂに載置された遊技球を前方に移動させるための螺旋突起２８８ａが設けられている。
【００４２】
そして、スクリュー２８８の先端には、発光素子２８６を収納するように凹部が形成され、その凹部の外周には、２つの切欠部２９２が互いに１８０度離れて形成されている。従って、スクリュー２８８が１回転する間に、発光素子２８６からの光は、切欠部２９２を介して受光素子で２回検出される。
【００４３】
つまり、発光素子２８６と受光素子とによる払出モータ位置センサは、スクリュー２８８を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子２８６、受光素子および払出モータ２８９からの配線は、まとめられてケース１９８ａ，１９８ｂの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【００４４】
遊技球が球送り水平路２８４ａ，２８４ｂに載置された状態において、払出モータ２８９が回転すると、スクリュー２８８の螺旋突起２８８ａによって、遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に向かって移動する。そして、遂には、球送り水平路２８４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂに落下する。このとき、左右の球送り水平路２８４ａ，２８４ｂからの落下は交互に行われる。すなわち、スクリュー２８８が半回転する毎に一方から１個の遊技球が落下する。従って、１個の遊技球が落下する毎に、発光素子２８６からの光が受光素子によって検出される。
【００４５】
図４に示すように、球払出装置９７の下方には、球振分部材３１１が設けられている。球振分部材３１１は、振分用ソレノイド３１０によって駆動される。例えば、ソレノイド３１０のオン時には、球振分部材３１１は右側に倒れ、オフ時には左側に倒れる。振分用ソレノイド３１０の下方には、近接スイッチによる賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが設けられている。入賞にもとづく賞球時には、球振分部材３１１は右側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに賞球カウントスイッチ３０１Ａを通過する。また、球貸し時には、球振分部材３１１は左側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに球貸しカウントスイッチ３０１Ｂを通過する。従って、球払出装置９７は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【００４６】
このように、球振分部材３１１を設けることによって、２条の玉流路を落下してきた玉は、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【００４７】
図６は、主基板３１における回路構成の一例を示すブロック図である。なお、図６には、払出制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３入賞口スイッチ１９ａ，２４ａ、満タンスイッチ４８および賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００４８】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００４９】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００５０】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、球払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図６ではそれらは省略されている。
【００５１】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００５２】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。ここで、ランプ制御手段は発光体制御手段の一例である。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する可変表示器１０の表示制御は、図柄制御基板８０に搭載されている図柄制御手段によって行われる。
【００５３】
図７は、払出制御基板３７および球払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図７に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００５４】
球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れスイッチ１８７は、払出球通路内の遊技球の有無を検出するスイッチである。
【００５５】
入賞があると、払出制御基板３７には、主基板３１から賞球個数を示す払出制御コマンドが入力される。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。また、ＩＮＴ信号が入力バッファ回路３７３Ｂを介してＣＰＵの割込端子に入力される。入力バッファ回路３７３Ａ，３７３Ｂにおける各バッファは、主基板３１から払出制御基板３７へ向かう方向にのみ信号を通過させることができる。従って、払出制御基板３７側から主基板３１側に信号が伝わる余地はない。払出制御基板３７内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。また、主基板３１において、払出制御コマンドを出力する出力ポート５７７Ａ，５７７Ｂの外側にバッファ回路６８Ａ，６８Ｂが設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをより確実になくすことができる。
【００５６】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出禁止を指示する払出制御コマンドを送出する。球払出禁止を指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は、球払出処理を停止する。
【００５７】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂは、球払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００５８】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７Ａ，５７７Ｂから賞球個数を示す払出制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００５９】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す球貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００６０】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号の検出信号が入力される。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。また、払出制御基板３７から振分用ソレノイド３１０への駆動信号は、出力ポート３７２ｄおよび中継基板７２を介して球払出装置９７の振分用ソレノイド３１０に伝えられる。
【００６１】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００６２】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００６３】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、ＢＲＱ信号に応じてＥＸＳ信号をオンするとともに、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号をオフ状態にする。
【００６４】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および払出制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図７では、それらの回路は省略されている。
【００６５】
この実施の形態では、主基板３１および払出制御基板３７におけるＲＡＭの一部または全部は、バックアップ電源でバックアップされている。すなわち、遊技機に対する電力供給が停止しても、所定期間はＲＡＭの内容が保存される。そして、各ＣＰＵは、電源電圧の低下を検出すると、所定の処理を行った後に電源復旧待ちの状態になる。また、電源投入時に、各ＣＰＵは、ＲＡＭにデータが保存されている場合には、保存データにもとづいて電源断前の状態を復元する。また、図７に示された各入力ポートは、払出制御用ＣＰＵ３７１に内蔵されていてもよい。
【００６６】
図８は、電源監視および電源バックアップのための主基板３１のＣＰＵ５６周りの一構成例を示すブロック図である。図８に示すように、第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第１の電源監視回路は、後述する電源基板に搭載されている。
【００６７】
図８には、初期リセット回路６５も示されているが、この実施の形態では、初期リセット回路６５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ（電圧比較回路）６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（第１の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値）以下になるとローレベルの電圧低下信号を発生する。従って、ＣＰＵ５６は、第１の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第２の電源監視回路からの電圧低下信号とは同一の信号である。
【００６８】
図８に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【００６９】
そして、例えば、第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖとする。そのように構成した場合には、第１の電源監視回路と第２の電源監視回路とは、同一の電源ＶSLの電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００７０】
この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【００７１】
ただし、監視範囲が狭まるが、第１の電圧監視回路および第２の電圧監視回路の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、第１の電圧監視回路の検出電圧は、第２の電圧監視回路の検出電圧よりも高く設定される。
【００７２】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００７３】
なお、図８では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【００７４】
図９は、遊技機の電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００７５】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２２Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００７６】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００７７】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００７８】
また、電源基板９１０には、上述した第１の電源監視回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電源電圧を導入し、ＶSL電源電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電源電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や払出制御基板３７等に供給される。
【００７９】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００８０】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００８１】
なお、図９に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【００８２】
次に遊技機の動作について説明する。
図１０は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、停電からの復旧時であったか否か確認する（ステップＳ１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。
【００８３】
停電からの復旧時であった場合には、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ３）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ４，Ｓ２）。
【００８４】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５）、電源断フラグをクリアする（ステップＳ６）。そして、バックアップＲＡＭ領域に保存されていたプログラムカウンタ（電源断時の実行アドレスが設定されている）の指すアドレスに復帰する。
【００８５】
停電からの復旧時でない場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１，Ｓ２）。その後、メイン処理では、タイマ割込フラグの監視（ステップＳ６）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ７）も実行される。
【００８６】
なお、ここでは、ステップＳ１で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップＳ２の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【００８７】
また、停電復旧処理を実行するか否か判断する場合に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【００８８】
通常の初期化処理では、図１１に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ２ｃ）。すなわち、ステップＳ２ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【００８９】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１２に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【００９０】
ＣＰＵ５６は、ステップＳ８において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ９）、遊技制御処理を実行する（ステップＳ１０）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００９１】
図１３は、ステップＳ１０の遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、格納領域に設定されたデータを出力ポートに出力する処理を行う（データ出力処理：ステップＳ２１）。次いで、各出力ポートに出力される各種出力データを格納領域に設定する処理を行うとともに、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２２）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２３）。
【００９２】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２４）。
【００９３】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００９４】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２７）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２８）。
【００９５】
また、ＣＰＵ５６は、払出制御基板３７との間の信号処理を行う（ステップＳ２９）。すなわち、所定の条件が成立すると払出制御基板３７に払出制御コマンドを出力するための処理を行う。払出制御基板３７に搭載されている払出制御用ＣＰＵは、払出制御コマンドに応じて球払出装置９７を駆動する。
【００９６】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００９７】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１３に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００９８】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
【００９９】
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【０１００】
図１４は、電源基板９１０の第１の電源監視回路からの電圧低下信号にもとづくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。停電発生ＮＭＩ処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ４１）。停電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。停電発生ＮＭＩ処理におけるステップＳ４４〜Ｓ５０は、電力供給停止時処理の一例である。
【０１０１】
なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４１の処理は不要である。
【０１０２】
次いで、ＣＰＵ５６は、電源断フラグが既にセットされているか否か確認する（ステップＳ４２）。電源断フラグが既にセットされていれば、以後の処理を行わない。電源断フラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ４４からステップＳ５０の処理を実行する。
【０１０３】
まず、ＣＰＵ５６は、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４４）。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４５）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ４６）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４７）。その後、電源断フラグをセットする（ステップＳ４８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ４９）。そして、全ての出力ポートをオフ状態にする（ステップＳ５０）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【０１０４】
次いで、ＣＰＵ５６は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図８に示されたリセットＩＣ６５１側からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１０５】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【０１０６】
また、ＲＡＭアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップＳ４１からＳ５０の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【０１０７】
この実施の形態では、電力供給停止時処理開始時に、電源断フラグの確認が行われる。そして、電源断フラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、電源断フラグは、電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【０１０８】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４２の判断は不要である。
【０１０９】
図１５は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図１５に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図１５（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）がバックアップパリティデータ領域に設定される。
【０１１０】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図１５（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１５（Ａ）に示すようなデータがバックアップ領域に設定されている。
【０１１１】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「３９Ｈ」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【０１１２】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０１１３】
なお、この実施の形態では、停電発生処理で、チェックデータ（この例ではパリティデータ）の生成が行われたが、チェックデータの生成を行わず、電源断フラグのセットのみを行うようにしてもよい。
【０１１４】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされるバックアップＲＡＭが設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、バックアップＲＡＭがバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ５３）を行うように構成される。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができる遊技機が提供される。
【０１１５】
以下、遊技球の払出制御について説明する。図１６は、主基板３１の遊技制御手段から払出制御基板３７に送出される払出制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、払出制御コマンドは１バイト構成であり、上位４ビットはＭＯＤＥ（コマンドの分類）を表し、下位４ビットはＥＸＴ（コマンドの種類）を表す。
【０１１６】
図１７は、払出制御コマンドの内容の一例を示す説明図である。図１７に示す例において、コマンド８０（Ｈ）は、払出可能状態を指定する払出制御コマンドである。コマンド８１（Ｈ）は、払出停止状態を指定する払出制御コマンドである。また、コマンド９Ｘ（Ｈ）は、賞球個数を指定する払出制御コマンドである。下位４ビットの「Ｘ」が払出個数を示す。
【０１１７】
払出制御手段は、主基板３１の遊技制御手段から８１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、８０（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０１１８】
図１８は、払出制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、８ビットの払出制御信号ＣＤ〜ＣＤ７によって払出制御コマンドが出力される。そして、払出制御コマンドが出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば１μｓ以上である。払出制御手段は、ＩＮＴ信号に応じた割込処理によって払出制御信号ＣＤ〜ＣＤ７を入力する。
【０１１９】
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能に１回だけ送出されるとは、この例では、ＩＮＴ信号が１回だけオン状態になることである。
【０１２０】
払出制御コマンドは、他の制御コマンドに比べると、頻繁に送出されることが予想される。そこで、遊技制御手段から払出制御手段以外の他の電気部品制御手段に送出される制御コマンドが複数バイト（例えば２バイト）構成になっていたとしても、払出制御コマンドは１バイト構成になっている。このように、頻繁に送出される可能性がある制御コマンドの長さを、他の制御コマンドの長さよりも短くしておけば、全体として効率のよい制御コマンドの転送を実現することができる。
【０１２１】
なお、この実施の形態では、払出制御コマンドは１バイト構成であるが、他の制御コマンドの長さと同じにしてもよい。払出制御コマンドが２バイト構成である場合には、例えば、図１９に示すように、払出制御コマンドの１バイト目および２バイト目が出力されているときに、それぞれＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間は例えば１μｓ以上であり、１バイト目と２バイト目との間には例えば１０μｓ以上の期間があけられる。
【０１２２】
なお、１６に示されたコマンド形態は一例であって、他のコマンド形態を用いてもよい。
【０１２３】
図２０は、電源監視および電源バックアップのための払出制御基板３７の払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図２０に示すように、電源基板９１０に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＮＭＩ端子）に接続されている。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、払出制御用ＣＰＵ３７１は、割込処理によって電源断の発生を確認することができる。
【０１２４】
図２０には、初期リセット回路９７５も示されているが、この実施の形態では、初期リセット回路９７５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ（電圧比較回路）９７６は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げて払出制御用ＣＰＵ３７１を動作可能状態にする。また、リセットＩＣ９７６は、第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（第１の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値）以下になるとローレベルの電圧低下信号を発生する。従って、払出制御用ＣＰＵ３７１は、第１の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第２の電源監視回路からの電圧低下信号とは同一の信号である。
【０１２５】
図２０に示すように、リセットＩＣ９７６からのリセット信号は、ＮＡＮＤ回路９６７に入力されるとともに、反転回路（ＮＯＴ回路）９６４を介してカウンタＩＣ９６１のクリア端子に入力される。カウンタＩＣ９６１は、クリア端子への入力がローレベルになると、発振器９６３からのクロック信号をカウントする。そして、カウンタＩＣ９６１のＱ５出力がＮＯＴ回路９６５，９６６を介してＮＡＮＤ回路９６７に入力される。また、カウンタＩＣ９６１のＱ６出力は、フリップフロップ（ＦＦ）９６２のクロック端子に入力される。フリップフロップ９６２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９６９に入力される。ＯＲ回路９６９の他方の入力には、ＮＡＮＤ回路９６７の出力がＮＯＴ回路９６８を介して導入される。そして、ＯＲ回路９６９の出力が払出制御用ＣＰＵ３７１のリセット端子に接続されている。このような構成によれば、電源投入時に、払出制御用ＣＰＵ３７１のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、払出制御用ＣＰＵ３７１は、確実に動作を開始する。
【０１２６】
そして、例えば、第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）は＋２２Ｖであり、第２の電源監視回路の検出電圧は＋９Ｖである。よって、第１の電源監視回路と第２の電源監視回路とは、同一の電源ＶSLの電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【０１２７】
払出制御用ＣＰＵ３７１等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【０１２８】
なお、図２０は、電源投入時に払出制御用ＣＰＵ３７１のリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９６１〜９６９で示された回路素子は不要である。その場合、リセットＩＣ９７６の出力がそのまま払出制御用ＣＰＵ３７１のリセット端子に接続される。
【０１２９】
図２１、図２０に示された初期リセット回路９７５のリセットＩＣ９７６とその周辺のＩＣの出力信号の様子を示すタイミング図である。図２１示すように、リセットＩＣ９７６の出力は、＋５Ｖ電源電圧のレベルが所定値を越えるとハイレベルになる。リセットＩＣ９７６の出力がハイレベルになると、カウンタＩＣ９６１のクリア状態が解除されるので、カウンタＩＣ９６１は発振器９６３の出力クロック信号のカウントを開始する。発振器９６３の発振周波数は例えば１１．７７６ＭＨｚである。なお、発振器９６３の出力クロック信号は、払出制御用ＣＰＵ３７１の外部クロック端子にも供給されている。
【０１３０】
カウンタＩＣ９６１が１６クロックをカウントするとＱ５出力が立ち上がる。また、３２クロックをカウントするとＱ６出力がハイレベルに立ち上がる。カウンタＩＣ９６１のＱ６出力が立ち上がると、ＦＦ９６２の出力がハイレベルになる。ＩＣ９６７は、カウンタＩＣ９６１のＱ６出力とリセットＩＣ６５１の出力との論理積を反転して、図２１に示すような信号を出力する。ＯＲ回路９６９は、ＩＣ９６７の出力を反転するＩＣ９６８の出力とＦＦ９６２の出力との論理和をとって、図２１に示すような信号を出力する。
【０１３１】
従って、遊技機の電源オン時には、払出制御用ＣＰＵ３７１のリセット端子に対して、一旦リセット解除状態（ハイレベル）になってから、再度リセット状態（ローレベル）になるような信号が供給される。すなわち、電源オン時には、ＣＰＵ９０１をリセット状態とするようなローレベル信号が２回発生することになる。また、リセット解除を示すハイレベルが２回発生しているということもできる。その結果、払出制御用ＣＰＵ３７１は、最初のリセット解除を示すローレベルからハイレベルへの変化によって起動しなかったとしても、２回目のローレベルからハイレベルへの変化によって確実に起動することができる。よって、遊技機の電源投入時に、確実に遊技制御が開始される。
【０１３２】
なお、ＩＣ９６９が出力するハイレベルパルス（リセット解除状態に相当）およびローレベルパルス（リセット状態に相当）の幅は、カウンタＩＣ９６１の出力端子を変更するによって任意に設定することができる。ただし、ＩＣ９６９が出力するハイレベルパルスの幅は、払出制御用ＣＰＵ３７１にも供給されている発振器９６３の出力クロックの数クロック分（例えば４クロック）以上であることが好ましいが、この例では、１６クロック分となっている。また、ＩＣ９６９が出力するローレベルパルスの幅は、発振器９６３の出力クロックの数クロック分（例えば４クロック）以上であることが好ましいが、この例では、１６クロック分となっている。
【０１３３】
払出制御用ＣＰＵ３７１は、リセット状態が解除されて動作を開始すると、本来の払出制御処理を開始する前に、セキュリティチェックなどの所定の起動時処理を行うように構成されている場合がある。すると、ＩＣ９６９が出力するハイレベルパルスの終了時点（立ち下がり時点）は、所定の起動時処理の完了前（本来の制御処理開始前）であることが望ましい。さもないと、ＩＣ９６９の出力が立ち上がって所定の起動時処理が行われ、さらに本来の制御処理が開始されてからＩＣ９６９の出力がローレベルになることになり、本来の処理開始後に、再度ＣＰＵ９０１がリセットされる状況になるからである。ＩＣ９６９が出力するハイレベルパルスの終了時点（立ち下がり時点）は、例えば立ち上がり時点から１００ｍｓ以内であることが好ましいが、図２０に示された回路構成では、１００ｍｓ以内になっている。
【０１３４】
また、電源断時には、リセットＩＣ９７６に入力されているＶSL（この例では＋３０Ｖ電源電圧）の電位が所定値（この例では＋９Ｖ）を下回ると、リセットＩＣ９７６の出力がローレベルになる。すると、ＦＦ９６２のクリア端子（ＣＬＲ）にローレベルが入力されＦＦ９６２のＱ出力はローレベルになる。よって、ＯＲ回路９６９の出力はローレベルになり、払出制御用ＣＰＵ３７１のリセット端子にリセット状態を示すレベルが供給される。すなわち、図２０に示された回路構成では、リセットＩＣ９７６の出力がローレベルになると、直ちに払出制御用ＣＰＵ３７１のリセット端子の入力状態がローレベルに固定される。換言すれば、電源断時には、２回のリセットパルスが払出制御用ＣＰＵ３７１に与えられるようなことはない。
【０１３５】
なお、この実施の形態では、図２１の最下段に示されたような信号状態を作成するために図２０に示されたような回路構成を用いたが、そのような信号状態を作成するために他の回路構成を用いてもよい。また、この実施の形態では、第２の電源監視手段は初期リセット手段と兼用されているが、それらを別々の回路要素で実現してもよい。
【０１３６】
図２２は、遊技機の電源断時の電源低下やＮＭＩ信号（＝電源断信号：第１の電圧低下信号）の様子を示すタイミング図である。遊技機に対する電力供給が断たれると、最も高い直流電源電圧であるＶSLの電圧値は徐々に低下する。そして、この例では、＋２２Ｖにまで低下すると、電源基板９１０に搭載されている電源監視用ＩＣ９０２から電源断信号（電圧低下信号）が出力される（ローレベルになる）。
【０１３７】
電源断信号は、電気部品制御基板（この実施の形態では主基板３１および払出制御基板３７）に導入され、ＣＰＵ５６および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力される。ＣＰＵ５６および払出制御用ＣＰＵ３７１は、後述するＮＭＩ処理によって、所定の電力供給停止時処理を実行する。
【０１３８】
ＶSLの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、主基板３１や払出制御基板３７に搭載されているリセットＩＣ６５１，９７６の出力がローレベルになり、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態になる。なお、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【０１３９】
ＶSLの電圧値がさらに低下してＶcc（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、少なくとも主基板３１や払出制御基板３７では、電力供給停止時処理が実行され、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態とされている。
【０１４０】
この実施の形態では、第１の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。図２２に示すように、電源断検出信号が出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。従って、ＩＣ駆動電圧で動作する主基板３１のＣＰＵ５６が所定の電力供給停止時処理を行うための動作時間が確保されている。
【０１４１】
なお、ここでは、第１の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視したが、電源断検出信号を発生するタイミングが、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源ＶSLの電圧でなくてもよい。すなわち、少なくともＩＣ駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行うための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。
【０１４２】
その場合、上述したように、監視対象電圧は、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることが好ましい。すなわち、スイッチ（例えば、賞球カウントスイッチ３０１Ａや球貸しカウントスイッチ３０１Ｂ）に供給される電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出できることが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
【０１４３】
図２２に示すように、払出制御基板３７において、払出制御用ＣＰＵ３７１は、ＮＭＩ信号が立ち下がると電力供給停止時処理を開始するのであるが、電力供給停止時処理を行っているときおよびシステムリセットがかかる前では電源電圧が徐々に低下していく。すなわち、電源電圧が不安定である。すると、ＮＭＩ信号に再度立ち下がりが生ずる場合もある。ＮＭＩが完全にマスクできないような割込であるようなＣＰＵを用いている場合には、ＮＭＩ割込処理中（電力供給停止時処理中）でも、ＮＭＩ信号が立ち下がるとＮＭＩがかかってしまう。すると、電力供給停止時処理が正しく実行されない場合が生ずる可能性がある。
【０１４４】
しかし、後述するように、この実施の形態では、ＮＭＩが完全にマスクできないような割込であっても、電力供給停止時処理が必ず正しく実行されるような制御がなされる。
【０１４５】
図２３は、払出制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ２９１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップＲＡＭ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、払出制御用ＣＰＵ３７１は、タイマ割込フラグの監視（ステップＳ２９２）の確認を行うループ処理に移行する。
【０１４６】
ステップＳ２９１の初期化処理では、後述する総合個数記憶および貸し玉個数記憶の値が０でない場合には、非バックアップＲＡＭ領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【０１４７】
従って、この実施の形態では、払出制御用ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図２４に示すように、タイマ割込が発生すると、払出制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ２９７）。
【０１４８】
払出制御用ＣＰＵ３７１は、ステップＳ７０２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ２９３）、払出制御処理を実行する（ステップＳ２９５）。以上の制御によって、この実施の形態では、払出制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【０１４９】
図２５は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）および貸し玉個数記憶が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。貸し玉個数記憶は、未払出の球貸し個数を記憶するものである。なお、バックアップＲＡＭ領域には、各種フラグ類を設定するための領域もある。また、図２５では、非バックアップ領域も示されているが、払出制御用ＣＰＵ３７１が内蔵するＲＡＭは全て電源バックアップされていてもよい。
【０１５０】
図２６は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からのＩＮＴ信号は払出制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からのＩＮＴ信号がオン状態になると、払出制御用ＣＰＵ３７１に割込がかかり、図２６に示す払出制御コマンドの受信処理が開始される。
【０１５１】
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１は、まず、払出制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１５２】
以上のように、払出制御基板３７に搭載された払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１５３】
図２７〜図３０は、払出制御処理（ステップＳ２９５）の一例を示すフローチャートである。この例では、払出制御用ＣＰＵ３７１は、まず、払出停止中であるか否か確認する（ステップＳ４７１）。払出停止中でなければ、主基板３１から払出停止指示を示す払出制御コマンドを受信したか否か確認する（ステップＳ４７２）。受信していれば、払出モータ２８９を停止するとともに（ステップＳ４７３）、内部状態を払出停止状態に設定する（ステップＳ４７４）。すなわち、払出制御手段は、賞球払出も球貸しも停止する状態になる。
【０１５４】
なお、この実施の形態では、払出停止指示のコマンドを受信したら直ちに払出モータ２８９を停止するが、そのように制御するのではなく、切りのよいところで払出モータ２８９を停止するようにしてもよい。例えば、遊技球の払出を２５個単位で実行し、一単位の払出が完了した時点で払出モータ２８９を停止するとともに、内部状態を払出停止状態に設定するようにしてもよい。上述したように、球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個程度の遊技球が存在することを検出できるような位置に設置されているので、主基板３１の遊技制御手段が球切れを検出しても、その時点から少なくとも２５個の払出は可能である。従って、一単位の払出が完了した時点で払出停止状態にしても問題は生じない。また、一単位の区切りで払出停止状態とすれば、払出再開時の制御が容易になる。
【０１５５】
払出停止状態であれば、払出制御用ＣＰＵ３７１は、主基板３１から払出停止解除指示を示す払出制御コマンドを受信したか否か確認する（ステップＳ４７５）。受信していなければ、ステップＳ４７１に戻る。払出停止解除指示を示す払出制御コマンドを受信していれば、内部状態の払出停止状態を解除する（ステップＳ４７６）。すなわち、払出制御手段は、賞球払出および球貸しができる状態に戻る。
【０１５６】
払出停止状態でなければ、払出制御用ＣＰＵ３７１は、ステップＳ４８１以降の処理を行う。ステップＳ４８１において、払出制御用ＣＰＵ３７１は、現在球貸し中であるか否か確認する。球貸し中であれば、ステップＳ５３２の球貸し中の処理に移行する。球貸し中でない場合には、賞球処理中であるか否か確認する（ステップＳ４８２）。賞球処理中であれば、ステップＳ５１３の賞球処理中の処理に移行する。
【０１５７】
賞球処理中でもなければ、遊技機の外部機器としてのカードユニット５０からの球貸し要求信号であるＢＲＱ信号がオンになっているかどうか確認する（ステップＳ４８３）。ＢＲＱ信号がオンになっていれば、ステップＳ４９１以降の処理を行う。ＢＲＱ信号がオンになっていなければ、すなわち球貸し要求が発生していなければ、総合個数記憶が０であるか否か確認する（ステップＳ４９１）。総合個数記憶が０であれば、すなわち、賞球払出を開始する必要がない場合には、処理を終了する。
【０１５８】
なお、この実施の形態では、ステップＳ４８１〜Ｓ４９１の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【０１５９】
ステップＳ４９２において、払出制御用ＣＰＵ３７１は、球貸し処理中フラグをオンし、球貸し個数カウンタに単位数を設定して（ステップＳ４９３）、ＥＸＳ信号をオンする（ステップＳ４９４）。単位数は、例えば所定単位である１００円で貸し出される遊技球の数（例えば２５個）である。そして。球払出装置９７の下方の球振分部材３１１を球貸し側に設定するために振分用ソレノイド３１０を駆動する（ステップＳ４９５）。また、払出モータ２８９をオンして（ステップＳ４９６）、図３０に示す球貸し中の処理に移行する。
【０１６０】
なお、払出モータ２８９をオンするのは、厳密には、カードユニット５０が受付を認識したことを示すためにＢＲＱ信号をＯＦＦとしてからである。また、球貸し個数カウンタはバックアップＲＡＭ領域の貸し玉個数記憶に形成されている。また、球貸し処理中フラグもバックアップＲＡＭ領域に設定される。
【０１６１】
ステップＳ４９１において総合個数記憶が０でなければ、賞球払出を開始する処理を行う。すなわち、賞球処理中フラグをオンし（ステップＳ５０５）、球払出装置９７の下方の球振分部材３１１を賞球側に設定し（ステップＳ５０６）、払出モータ２８９をオンする（ステップＳ５０７）。そして、賞球払出中処理に移行する。なお、賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
【０１６２】
ステップＳ５１３以降の処理は賞球払出中の処理である。賞球払出中の処理において、払出制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５１３）、総合個数記憶の値を−１する（ステップＳ５１４）。また、総合個数記憶の値が０になったら（ステップＳ５１５）、払出モータ２８９をオフするとともに（ステップＳ５１６）、賞球処理中フラグをオフする（ステップＳ５１７）。
【０１６３】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【０１６４】
払出制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１６５】
なお、払出制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−１する。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０１６６】
図３０は、払出制御用ＣＰＵ３７１による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理において、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチ３０１Ｂの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５３２）、球貸し個数カウンタの値を−１する（ステップＳ５３３）。また、球貸し個数カウンタの値が０になったら（ステップＳ５３４）、カードユニット５０に対して、次の球貸し要求の受付が可能になったことを示すためにＥＸＳ信号をオフにする（ステップＳ５３５）。また、払出モータ２８９をオフするとともに（ステップＳ５３５）、球貸し処理中フラグをオフする（ステップＳ５３７）。
【０１６７】
なお、球貸し要求の受付を示すＥＸＳ信号をオフにした後、所定期間内に再び球貸し要求信号であるＢＲＱ信号がオンしたら、払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位（この例では１００円単位）毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【０１６８】
貸し玉個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、貸し玉個数記憶の内容にもとづいて球貸し処理を継続することができる。
【０１６９】
上記の払出制御では、バックアップＲＡＭ領域の貸し玉個数記憶に記憶されている球貸しに関する情報は、球貸し個数カウンタの値である。すなわち、１回の所定単位（この例では１００円に対応する単位数：２５個）における未払出遊技球数である。しかし、複数回の所定単位の全てについての未払出貸し玉数を貸し玉個数記憶に記憶してもよい。その場合、例えば、５００円分の球貸しの要求、すなわち、所定単位の５回分の球貸し要求を、払出制御用ＣＰＵ３７１は、あらかじめ全て受け付け、所定単位５回分の球貸しを行うべき旨の情報をバックアップＲＡＭ領域の貸し玉個数記憶に記憶する。
【０１７０】
図３１は、電源基板９１０の第１の電源監視回路からの電圧低下信号にもとづくＮＭＩに応じて払出制御用ＣＰＵ３７１が実行する停電発生ＮＭＩ処理の一例を示すフローチャートである。停電発生ＮＭＩ処理におけるステップＳ４４〜Ｓ５０は、電力供給停止時処理の一例である。停電発生ＮＭＩ処理において、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ８０１）。なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０１の処理は不要である。
【０１７１】
次いで、払出制御用ＣＰＵ３７１は、電源断フラグが既にセットされているか否か確認する（ステップＳ８０２）。電源断フラグが既にセットされていれば、以後の処理を行わない。電源断フラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ８０３〜ステップＳ８０８の処理を実行する。
【０１７２】
払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ８０３）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ８０４）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ８０５）。その後、電源断フラグをセットする（ステップＳ８０６）。また、ＲＡＭアクセス禁止状態にする（ステップＳ８０７）。そして、全ての出力ポートをオフ状態にする（ステップＳ８０８）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【０１７３】
次いで、払出制御用ＣＰＵ３７１は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図２０に示されたリセットＩＣ９７６側からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に払出制御用ＣＰＵ３７１は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１７４】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。また、ステップＳ８０１〜Ｓ８０８の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【０１７５】
この実施の形態では、停電発生ＮＭＩ処理開始時に、電源断フラグの確認が行われる。そして、電源断フラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、電源断フラグは、電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。従って、ＮＭＩが複数回発生したとしても、電力供給停止時処理が複数回実行され、その結果不正確な処理が行われてしまうということはない。
【０１７６】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０２の判断は不要である。例えば、電源投入時のリセット解除直後ではマスクビット（以下、Ｘビットと呼ぶ。）がオンになっていてＸビットクリア命令を発行するとＸビットがリセットされて割込可能になるＮＭＩ機能が用意され、かつ、ＮＭＩがかかるとＸビットが自動的にセットされ次にＸビットクリア命令を発行するまでＮＭＩ禁止状態になる仕様のＣＰＵを用いた場合には、ステップＳ８０２の判断は不要である。ここで、Ｘビットは、一度Ｘビットクリア命令が発行された後ではソフトウェアでセットまたはリセットされず、リセットの結果またはＮＭＩを受け付けたときのみにセットされる。すなわち、Ｘビットを一度クリアするとソフトウェアによりセットすることは不可能である。このようなＮＭＩ機能を疑似マスク不能割込と呼ぶ。そして、一般に、リセット解除直後にＸビットクリア命令が発行されて疑似マスク不能割込許可状態になる。その後停電が発生すると図３１に示された停電発生ＮＭＩ処理が実行されるのであるが、その処理では、処理中にＸビットクリア命令を発行することはないので、たとえＮＭＩ端子への入力がローレベルであったとしても疑似マスク不能割込がかかることはない。すなわち、多重割込が発生して停電発生ＮＭＩ処理が再起動されることはない。従って、ステップＳ８０２の判断は不要である。
【０１７７】
図３２は、割込処理中では他の割込がかからないような仕様のＣＰＵの動作概要を示すフローチャートである。図３２に示すように、システムリセット解除状態になると、ＣＰＵは、まず、セキュリティチェック処理を行う（ステップＳ９５１）。そして、セキュリティチェックの結果が不良であった場合には動作を停止する（ステップＳ９５２）。セキュリティチェックの結果が良好であった場合には、プログラムカウンタに開始アドレスを設定し（ステップＳ９５３）、ＸビットおよびＩビットをセットする（ステップＳ９５４）。Ｉビットはマスク可能割込のマスクビットである。
【０１７８】
そして、命令（ユーザプログラム）を実行する（ステップＳ９５５）。通常、ユーザプログラム（遊技制御プログラムや払出制御プログラム）の最初の部分でＸビットをクリアする命令が発行され疑似マスク不能割込が受付可能状態とされている。また、必要なマスク可能割込に対するＩビットがクリアされている。
【０１７９】
ＣＰＵは、Ｘビットがクリアされている状態では（ステップＳ９５６）、ＮＭＩ端子がローレベルになっているか否か確認する（ステップＳ９５７）。ローレベルになっていれば、レジスタをスタック領域に退避し（ステップＳ９５８）、ＸビットおよびＩビットをセットし（ステップＳ９５９）、ＮＭＩ実行アドレスをフェッチする（ステップＳ９６０）。
【０１８０】
ステップＳ９６０の処理によって、ＮＭＩ処理が開始される。この実施の形態では、ＮＭＩ処理は電力供給停止時処理である。また、ステップＳ９５９の処理でＸビットおよびＩビットがセットされるので、電力供給停止時処理において、ＸビットおよびＩビットをクリアする命令を発行しない限り他の割込はかからない。すなわち、電力供給停止時処理では、マスクビットをリセットする処理を含まないようにプログラム構成すれば、電力供給停止時処理中に他の割込処理が開始されることはない。その結果、電力供給停止時処理の構成が簡略化される。
【０１８１】
なお、ＣＰＵは、マスク可能割込に関するチェックを行った後（ステップＳ９６１）、次の命令を実行する。
【０１８２】
図３３は、払出制御用ＣＰＵ３７１が電源投入時に実行する初期化処理（ステップＳ２９１）の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、払出制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶または貸し玉個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出遊技球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０６）、所定の初期値設定を行う（ステップＳ９０７）。
【０１８３】
総合個数記憶または貸し玉個数記憶の値が０でない場合には、停電からの復旧時であったので、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９０２）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、保存されていた総合個数記憶または貸し玉個数記憶の値は信頼性がない。そこで、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ９０３，Ｓ９０４）。
【０１８４】
チェック結果が正常であれば、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０４）。そして、払出再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０５）。なお、バックアップＲＡＭ領域であっても、払出個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０１８５】
なお、払出制御用ＣＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、電源断フラグによって初期化処理を行うか否か決定してもよい。また、パリティチェックコードによるチェックを行わず、単に、保存データの有無によって通常の初期設定処理を行うのか賞球中の状態を復元するのか決定してもよい。
【０１８６】
パリティチェックコードによるチェックを行わない場合には、払出制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、より簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１８７】
以上に説明したように、この実施の形態では、停電発生処理において、電力供給停止断時処理が既に実行されたことを示す電源断時フラグがセットされている場合には電力供給停止断時処理を実行しないように構成されている。電源が断する過程では一般に電源電圧が不安定になるので、再度ＮＭＩが発生する可能性がある。すると、停電発生処理において電源断時フラグの確認を行わない場合には、再度発生したＮＭＩによって再度電力供給停止断時処理が実行される。その結果、正規のパリティデータとは違った値のパリティデータが保存されてしまったりして、電源復旧時に、電源断時の状態とは異なる状態が再現されてしまうことも考えられる。
【０１８８】
ところが、この実施の形態のように、既に電力供給停止断時処理が実行された後には、ＮＭＩが発生したとしても電力供給停止断時処理を実行しないように構成すれば、電源復旧時に、電源断時の状態とは異なる状態が再現されてしまう可能性はなくなる。
【０１８９】
さらに、この実施の形態では、ＣＰＵ５６および払出制御用ＣＰＵ３７１が、第１の電源監視手段からの検出出力の入力に応じて電力供給停止時処理を実行するとともに、第２の電源監視手段（電源監視用ＩＣ９０２）からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【０１９０】
なお、ＮＭＩ信号の立ち下がりで割込がかかる仕様のＣＰＵを用いている場合には問題はないが、ＮＭＩ信号がローレベルであるときに割込がかかる仕様のＣＰＵを用いている場合には、払出制御用ＣＰＵ３７１のリセットが解除されたとき（リセット信号がハイレベルに変化したとき）に、まだ第１の電源監視回路からの検出信号がハイレベルになっていないことに起因してＮＭＩ処理（電力供給停止時処理）が開始されてしまう可能性がある。すなわち、電源投入時に電力供給停止時処理が開始されてしまう可能性がある。
【０１９１】
そのような可能性を排除するために、電源投入時に初期リセット回路９７５から出力されるリセット信号の立ち上がり時点を遅らせるようにしてもよい。例えば、リセットＩＣ９７６に外付けされているコンデンサの容量を比較的大きくしてもよい。また、払出制御用ＣＰＵ３７１が本来の払出制御処理を開始する前に所定の起動時処理を行うように構成されているＣＰＵを用いた場合には、電源投入時に第１の電源監視回路からの検出信号がハイレベルになるタイミングが、所定の起動時処理を行っている間（ＮＭＩがまだ受け付けられない間）にくるように、ＣＰＵ起動タイミングを決定するためのリセットＩＣ９７６に外付けされているコンデンサの容量を設定してもよい。
【０１９２】
なお、上記の実施の形態では、入賞に応じて遊技球が払い出される遊技機を例にとったが、入賞に応じてメダル等を払い出す遊技機にも本発明は適用可能である。さらに、実際に遊技媒体を払い出す遊技機のみならず、遊技媒体の払出に代えて得点の加算を行うような遊技機にも本発明を適用できる。
【０１９３】
【発明の効果】
以上のように、請求項１記載の発明では、遊技機を、電源監視手段の検出出力は、それぞれのマイクロコンピュータの割込端子に入力され、それぞれのマイクロコンピュータは、所定電位電源の電圧低下に応じて所定の電力供給停止時処理を実行するように構成され、割込端子に検出信号が入力されたことに応じて割込を禁止する状態となるとともに電力供給停止時処理を開始するように構成したので、停電等の不測の電源断が発生したときでも制御継続のために必要なデータを保存する処理等の電力供給停止時処理を確実に行うことができ、遊技者に不利益を与えることのない遊技機が提供される効果がある。
【０１９４】
請求項２記載の発明では、電源監視手段の検出出力が入力される割込端子が、マスク不能割込端子であるから、マイクロコンピュータは、優先度の最も高い割込によって、電力供給停止時処理を実行すべきであることを確実に認識できる。
【０１９５】
請求項３記載の発明では、マイクロコンピュータが、マスクビットをリセットすることによって割込受付可能状態になるとともに、割込を受け付けるとマスクビットをセットするものであるから、電力供給停止時処理を、割込に応じて起動されるプログラムであってそのプログラム中ではマスクビットをリセットする処理を含まないように構成することができるので、電源断フラグのセットやチェックを行わずに済み電力供給停止時処理を簡易な構成にすることができる。
【０１９６】
請求項４記載の発明では、電源監視手段が、マイクロコンピュータを駆動する電圧よりも高い電位の電源を監視するように構成されているので、マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。
【０１９７】
請求項５記載の発明では、電源監視手段が、交流から直流に変換された直後の電圧を監視するように構成されているので、電圧低下を素早く検出することができ、電力供給停止時処理を確実に実行することができる。
【０１９８】
請求項６記載の発明では、遊技機には電源監視手段が電圧低下を検出した所定期間後に電源電圧低下を検出する第２の電源監視手段が設けられ、マイクロコンピュータが、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成されているので、システムリセットによって遊技制御マイクロコンピュータの動作が外部からも停止されるので、電源断時により確実なデータ保存を行うことができる。
【０１９９】
請求項７記載の発明では、電源監視手段が、遊技制御基板および払出制御基板とは別の基板であって遊技制御基板および払出制御基板で使用される電圧を生成する電源基板に搭載され、第２の電源監視手段は、遊技制御基板および払出制御基板に搭載されているように構成されているので、電源基板の電源監視手段から遊技制御基板および払出制御基板に検出出力を供給することができるので、遊技機のコストはさほど上昇しない。
【０２００】
請求項８記載の発明では、電源監視手段と第２の電源監視手段とは同一の電源を監視し、第２の電源監視手段が電圧低下を検出する電圧が、電源監視手段が電圧低下を検出する電圧よりも低いように構成されているので、電源監視手段が検出出力を発生するタイミングと第２の電源監視手段が検出出力を発生するタイミングの差を所望の所定期間に確実に設定することができる。
【０２０１】
請求項９記載の発明では、電力供給停止時処理には、記憶手段へのアクセスを防止する処理が含まれているので、電源断時に記憶手段内のデータが破壊されることをより確実に防止できる。
【図面の簡単な説明】
【図１】  パチンコ遊技機を正面からみた正面図である。
【図２】  パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図３】  パチンコ遊技機の機構板を背面からみた背面図である。
【図４】  機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図５】  球払出装置を示す分解斜視図である。
【図６】  遊技制御基板（主基板）の回路構成を示すブロック図である。
【図７】  払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図８】  電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図９】  電源基板の一構成例を示すブロック図である。
【図１０】  主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１１】  初期化処理を示すフローチャートである。
【図１２】  ２ｍｓタイマ割込処理を示すフローチャートである。
【図１３】  遊技制御処理を示すフローチャートである。
【図１４】  停電発生ＮＭＩ処理を示すフローチャートである。
【図１５】  バックアップパリティデータ作成方法を説明するための説明図である。
【図１６】  払出制御コマンドのコマンド形態の一例を示す説明図である。
【図１７】  払出制御コマンドの内容の一例を示す説明図である。
【図１８】  払出制御コマンドの送出形態の一例を示すタイミング図である。
【図１９】  払出制御コマンドの送出形態の他の例を示すタイミング図である。
【図２０】  電源監視および電源バックアップのための払出制御基板のＣＰＵ周りの一構成例を示すブロック図である。
【図２１】  電源投入時のリセット信号の様子を示すタイミング図である。
【図２２】  遊技機の電源断時の電源低下やＮＭＩ信号の様子を示すタイミング図である。
【図２３】  払出制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２４】  払出制御用ＣＰＵの２ｍｓタイマ割込処理を示すフローチャートである。
【図２５】  払出制御手段におけるＲＡＭの一構成例を示す説明図である。
【図２６】  払出制御用ＣＰＵが実行するコマンド受信処理を示すフローチャートである。
【図２７】  払出制御処理を示すフローチャートである。
【図２８】  払出制御処理を示すフローチャートである。
【図２９】  払出制御処理を示すフローチャートである。
【図３０】  払出制御処理を示すフローチャートである。
【図３１】  払出制御用のＮＭＩ割込処理を示すフローチャートである。
【図３２】  ＣＰＵの動作の概要を示すフローチャートである。
【図３３】  払出制御用ＣＰＵが実行する初期化処理処理を示すフローチャートである。
【符号の説明】
１      パチンコ遊技機
３１    主基板
３７    払出制御基板
５３    基本回路
５６    ＣＰＵ
３７１  払出制御用ＣＰＵ
９０２  電源監視用ＩＣ
９１０  電源基板
【図１】
0003939479.tif 000002
【図２】
0003939479.tif 000003
【図３】
0003939479.tif 000004
【図４】
0003939479.tif 000005
【図５】
0003939479.tif 000006
【図６】
0003939479.tif 000007
【図７】
0003939479.tif 000008
【図８】
0003939479.tif 000009
【図９】
0003939479.tif 000010
【図１０】
0003939479.tif 000011
【図１１】
0003939479.tif 000012
【図１２】
0003939479.tif 000013
【図１３】
0003939479.tif 000014
【図１４】
0003939479.tif 000015
【図１５】
0003939479.tif 000016
【図１６】
0003939479.tif 000017
【図１７】
0003939479.tif 000018
【図１８】
0003939479.tif 000019
【図１９】
0003939479.tif 000020
【図２０】
0003939479.tif 000021
【図２１】
0003939479.tif 000022
【図２２】
0003939479.tif 000023
【図２３】
0003939479.tif 000024
【図２４】
0003939479.tif 000025
【図２５】
0003939479.tif 000026
【図２６】
0003939479.tif 000027
【図２７】
0003939479.tif 000028
【図２８】
0003939479.tif 000029
【図２９】
0003939479.tif 000030
【図３０】
0003939479.tif 000031
【図３１】
0003939479.tif 000032
【図３２】
0003939479.tif 000033
【図３３】
0003939479.tif 000034