(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、行方向及び列方向の一方を第１方向とするとともに他方を第２方向としたときに前記第１方向の画素の選択を行うための第１選択部と、前記第２方向の画素の選択を行うための第２選択部と、前記第１選択部と前記第２選択部を制御するための制御部とを備えた固体撮像装置において、
前記第２方向の同一ライン上に並ぶ画素と接続された複数の選択線と、
前記第１方向の同一ライン上に並ぶ画素と接続されるとともに接続された各画素からの出力信号が供給される複数の信号線と、
前記第１方向の同一ライン上に並ぶ画素と接続されるとともに接続された各画素にリセット信号を供給する複数のリセット線と、を備えるとともに、
前記画素が、
入射光量に応じた電気信号を生成する光電変換部と、
第１電極、第２電極及び制御電極を備え、第１電極が前記選択線に接続され、第２電極が前記信号線に接続されるとともに、前記光電変換部からの出力信号が制御電極に与えられる第１トランジスタと、
第１電極、第２電極及び制御電極を備え、第１電極が前記選択線に接続され、第２電極が前記第１トランジスタの制御電極に接続されるとともに、制御電極が前記リセット線に接続された第２トランジスタと、を備え、
前記第１選択部が所定の選択線を選択するとともに前記第２選択部が所定の信号線を選択することで、信号を出力すべき画素が選択されるとともに、
前記第１選択部が所定の前記選択線を選択するとともに前記第２選択部が所定のリセット線にリセット信号を与えることで、リセットすべき画素が選択されることを特徴とする固体撮像装置。
【請求項２】
前記制御部が、
前記選択線を第１方向に向かって順次選択するように前記第１選択部を制御し、
前記複数の画素から信号が順次出力されるよう、前記第１選択部によって所定の選択線が選択されているときに、第２方向に向かって前記信号線を順次選択するように第２選択部を制御するとともに、
前記複数の画素が順次リセットされるよう、前記第１選択部によって所定の選択線が選択されているときに、第２方向に向かって前記リセット線を順次選択するように前記第２選択部を制御することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記制御部が、
前記第１方向の同一ライン上に並ぶ画素にそれぞれ接続された前記信号線と前記リセット線とを異なったタイミングで選択するとともに前記信号線及び前記リセット線のそれぞれを第２方向に向かって順次選択するように前記第２選択部を制御し、
前記複数の画素から信号が順次出力されるよう、前記第２選択部によって所定の信号線が選択されているときに、第１方向に向かって前記選択線を順次選択するように第１選択部を制御するとともに、
前記複数の画素が順次リセットされるよう、前記第２選択部によって所定のリセット線が選択されているときに、第１方向に向かって前記選択線を順次選択するように第１選択部を制御することを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記選択線が、前記第２方向のライン毎にそれぞれ設けられた第１選択線と第２選択線の２種類の選択線であり、
前記第１選択線が前記各画素の前記第１ＭＯＳトランジスタの第１電極に接続され、
前記第２選択線が前記各画素の前記第２ＭＯＳトランジスタの第１電極に接続されることを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記光電変換部が、入射光量に対して線形的に変化する電気信号を生成することを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。
【請求項６】
前記光電変換部が、入射光量の対数値に比例する電気信号を生成することを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関するもので、特に、単位画素毎に増幅機能を有する固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオード等の光電変換素子（感光素子）と、その光電変換素子で発生した光電荷を出力信号線へ取り出す手段とを含む画素をマトリクス状（行列状）に配してなる二次元固体撮像装置は種々の用途に供されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
従来、この種の固体撮像装置において増幅機能を有するものとして、図１４に示す構成のものが知られている。図１４に示す固体撮像装置は、複数本のリセット線１０２及び垂直選択線１０３のそれぞれに信号φＶＲｎ及び信号φＶＳｎを行毎に与えて列方向（垂直方向）に走査する垂直走査回路１００と、垂直信号線１０４にドレインが接続されたＮチャネルのＭＯＳトランジスタＴｄのゲートに信号φＨｍを列毎に与えて行方向（水平方向）に走査する水平走査回路１０１とを有する。
【０００４】
又、この固体撮像装置は、光電変換素子として働くフォトダイオードＰＤと、フォトダイオードＰＤのカソードにゲートが接続されたＮチャネルのＭＯＳトランジスタＴａと、フォトダイオードＰＤのカソードにソースが接続されたＮチャネルのＭＯＳトランジスタＴｂと、このとき、ＭＯＳトランジスタＴａのソースにドレインが接続されたＮチャネルのＭＯＳトランジスタＴｃとで単位画素が構成される。即ち、図１４に示す固体撮像装置は、ＭＯＳトランジスタＴａ〜Ｔｃ及びフォトダイオードＰＤで構成される画素を複数有している。尚、図１４では、説明を簡単にするため、ｎ行ｍ列の１画素のみを図示している。
【０００５】
又、この固体撮像装置において、フォトダイオードＰＤのアノードが接地されるとともに、ＭＯＳトランジスタＴａ，Ｔｂのドレインに直流電圧ＶDDが印加される。ＭＯＳトランジスタＴｂ，Ｔｃのゲートがそれぞれ、リセット線１０２、垂直選択線１０３に接続され、ＭＯＳトランジスタＴｄのソースに水平信号線１０５が接続され、水平信号線１０５を介して出力端子ＯＵＴより映像信号が出力される。
【０００６】
このような固体撮像装置において、まず、垂直走査回路１００よりハイレベルの信号φＶＳｎが垂直選択線１０３に与えられることによって、ＭＯＳトランジスタＴｃがＯＮとなる。このとき、フォトダイオードＰＤに入射された光量に応じた電圧がＭＯＳトランジスタＴａのゲートに現れる。このとき、ＭＯＳトランジスタＴａのゲートに印加される電圧に応じた増幅電流がＭＯＳトランジスタＴａを流れ、更にＭＯＳトランジスタＴｃを介して垂直信号線１０４に流れる。そして、ハイレベルのパルス信号φＨｍをＭＯＳトランジスタＴｄのゲートに与えることによって、垂直信号線１０４に出力された出力電流が水平信号線１０５を介して、出力端子ＯＵＴより出力される。
【０００７】
その後、信号φＶＳｎをローレベルとした後、垂直走査回路１００よりハイレベルの信号φＶＲｎをリセット線１０２に与えることで、ＭＯＳトランジスタＴｂをＯＮとする。よって、フォトダイオードＰＤのカソードとＭＯＳトランジスタＴａのゲートとの接続ノードが、ＭＯＳトランジスタＴｂを介して、直流電圧ＶDDが与えられてリセットされる。
【０００８】
【発明が解決しようとする課題】
従来のＭＯＳ型固体撮像装置において、図１４のように信号増幅用のＭＯＳトランジスタＴａが単位画素に設けられることで増幅機能が備えられた場合、単位画素を構成するのに、フォトダイオードに加えて３つ以上のＭＯＳトランジスタが設けられていた。更に、映像信号の出力動作とリセット動作を交互に行うように各画素毎に選択信号を与えたり、又、電源電圧を供給するために、各単位画素に接続する配線を多数必要とする。これらのことより、開口率の向上や画素の縮小化に限界がある。
【０００９】
このような問題を鑑みて、本発明は、固体撮像装置の画素に必要とするトランジスタの数と配線数を削減することにより、開口率の向上及び画素の縮小化を行うことのできる固体撮像装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の固体撮像装置は、マトリクス状に配置された複数の画素と、行方向及び列方向の一方を第１方向とするとともに他方を第２方向としたときに前記第１方向の画素の選択を行うための第１選択部と、前記第２方向の画素の選択を行うための第２選択部と、前記第１選択部と前記第２選択部を制御するための制御部とを備えた固体撮像装置において、前記第２方向の同一ライン上に並ぶ画素と接続された複数の選択線と、前記第１方向の同一ライン上に並ぶ画素と接続されるとともに接続された各画素からの出力信号が供給される複数の信号線と、前記第１方向の同一ライン上に並ぶ画素と接続されるとともに接続された各画素にリセット信号を供給する複数のリセット線と、を備えるとともに、前記画素が、入射光量に応じた電気信号を生成する光電変換部と、第１電極、第２電極及び制御電極を備え、第１電極が前記選択線に接続され、第２電極が前記信号線に接続されるとともに、前記光電変換部からの出力信号が制御電極に与えられる第１トランジスタと、第１電極、第２電極及び制御電極を備え、第１電極が前記選択線に接続され、第２電極が前記第１トランジスタの制御電極に接続されるとともに、制御電極が前記リセット線に接続された第２トランジスタと、を備え、前記第１選択部が所定の選択線を選択するとともに前記第２選択部が所定の信号線を選択することで、信号を出力すべき画素が選択されるとともに、前記第１選択部が所定の前記選択線を選択するとともに前記第２選択部が所定のリセット線にリセット信号を与えることで、リセットすべき画素が選択されることを特徴とする。
【００１１】
このような固体撮像装置において、例えば、列方向（垂直方向）を第１方向、行方向（水平方向）を第２方向としたとき、選択線が行毎に設けられるとともに、列毎に信号線とリセット線が設けられる。そして、制御部によって、信号を出力する画素位置が設定されると、設定された画素位置の行を決定するために、第１選択部が選択線を選択するとともに、設定された画素位置の列を決定するために、第２選択部が信号線を選択する。又、制御部によって、リセットする画素位置が設定されると、設定された画素位置の行を決定するために、第１選択部が選択線を選択するとともに、設定された画素位置の列を決定するために、第２選択部がリセット線を選択する。
【００１２】
このような固体撮像装置において、前記制御部が、前記選択線を第１方向に向かって順次選択するように前記第１選択部を制御し、前記複数の画素から信号が順次出力されるよう、前記第１選択部によって所定の選択線が選択されているときに、第２方向に向かって前記信号線を順次選択するように第２選択部を制御するとともに、前記複数の画素が順次リセットされるよう、前記第１選択部によって所定の選択線が選択されているときに、第２方向に向かって前記リセット線を順次選択するように前記第２選択部を制御することで、各画素から映像信号が時系列的に出力される。
【００１３】
このとき、例えば、第１方向を列方向（垂直方向）とするとともに第２方向を行方向（水平方向）としたとき、第１選択部によって選択線が垂直方向に順次選択される。そして、第１選択部によって各選択線が選択されている間、第２選択部によって水平方向に信号線が順次選択されるので、同一行に配されている画素から信号が順次出力される。又、同様に、第１選択部によって各選択線が選択されている間、第２選択部によって水平方向にリセット線が順次選択されるので、同一行に配されている画素が順次リセットされる。
【００１４】
上記の固体撮像装置における１つの態様においては、前記第２選択部が前記第１方向の同一ライン上に並ぶ画素それぞれに接続された前記信号線と前記リセット線とを選択するタイミングが互いに異なるようする。このようにして、同一画素での信号出力動作とリセット動作が同時に行われることを避ける。
【００１５】
又、このような固体撮像装置において、前記制御部が、前記第１方向の同一ライン上に並ぶ画素にそれぞれ接続された前記信号線と前記リセット線とを異なったタイミングで選択するとともに前記信号線及び前記リセット線のそれぞれを第２方向に向かって順次選択するように前記第２選択部を制御し、前記複数の画素から信号が順次出力されるよう、前記第２選択部によって所定の信号線が選択されているときに、第１方向に向かって前記選択線を順次選択するように第１選択部を制御するとともに、前記複数の画素が順次リセットされるよう、前記第２選択部によって所定のリセット線が選択されているときに、第１方向に向かって前記選択線を順次選択するように第１選択部を制御することで、各画素における信号出力のタイミングとリセットのタイミングとをずらすことによって積分時間を等しくすることができる。
【００１６】
このとき、例えば、第１方向を行方向（水平方向）とするとともに第２方向を列方向（垂直方向）としたとき、第２選択部によって信号線及びリセット線が垂直方向に順次選択される。そして、第２選択部によって各信号線が選択されている間、第１選択部によって水平方向に選択線が順次選択されるので、同一行に配されている画素から信号が順次出力される。又、同様に、第２選択部によって各リセット線が選択されている間、第１選択部によって水平方向に選択線が順次選択されるので、同一行に配されている画素が順次リセットされる。
【００１７】
上記の固体撮像装置における１つの態様として、前記第１方向の第１ライン上に並ぶ画素に接続された前記信号線の選択されるタイミングが、前記第１ラインと異なる前記第１方向の第２ライン上に並ぶ画素に接続された前記リセット線の選択されるタイミングと同じタイミングとすることで、例えば、第１方向を行方向（水平方向）とするとともに第２方向を列方向（垂直方向）としたとき、異なる２行の同一列における画素の一つが映像信号を出力するとともに、残りの一つがリセットされる。
【００１８】
上記の固体撮像装置における別の態様として、前記信号線の選択されるタイミングと前記リセット線の選択されるタイミングを重ならないようにして、例えば、第１方向を行方向（水平方向）とするとともに第２方向を列方向（垂直方向）としたとき、同一列の２つの画素の一方より信号を出力させるとともに他方をリセットさせたときと異なり、リセットする電圧が出力される信号のレベルによって影響されることを防ぐことができる。
【００１９】
又、このような固体撮像装置において、前記選択線が、前記第２方向のライン毎にそれぞれ設けられた第１選択線と第２選択線の２種類の選択線であり、前記第１選択線が前記各画素の前記第１ＭＯＳトランジスタの第１電極に接続され、前記第２選択線が前記各画素の前記第２ＭＯＳトランジスタの第１電極に接続されるようにして、各画素における信号出力のタイミングとリセットのタイミングとをずらすことによって積分時間を等しくすることができる。
【００２０】
上記の固体撮像装置における１つの態様として、前記制御部が、前記第１及び第２選択線を第１方向に向かって順次選択するとともに、前記第２方向の第１ライン上に並ぶ画素に接続された前記第１選択線の選択されるタイミングが、前記第１ラインと異なる前記第２方向の第２ライン上に並ぶ画素に接続された前記第２選択線の選択されるタイミングと同じタイミングとなるように前記第１選択部を制御し、前記信号線及び前記リセット線を第２方向に向かって順次選択するとともに、前記第１方向の第３ライン上に並ぶ画素に接続された前記信号線の選択されるタイミングが、前記第３ラインと異なる前記第１方向の第４ライン上に並ぶ画素に接続された前記リセット線の選択されるタイミングと同じタイミングとなるように前記第２選択部を制御するようにしても構わない。
【００２１】
上記の固体撮像装置の一態様において、前記制御部が、前記第１選択部によって所定の第１及び第２選択線が選択されているときに、第２方向に向かって前記信号線及び前記リセット線を順次選択するように第２選択部を制御するようにしても構わない。
【００２２】
このとき、例えば、第１方向を列方向（垂直方向）とするとともに第２方向を行方向（水平方向）としたとき、第１選択部によって第１選択線及び第２選択線がそれぞれ垂直方向に順次選択される。そして、第１選択部によって各第１選択線が選択されている間、第２選択部によって水平方向に信号線が順次選択されるので、同一行に配されている画素から信号が順次出力される。又、同様に、第１選択部によって各第２選択線が選択されている間、第２選択部によって水平方向にリセット線が順次選択されるので、同一行に配されている画素が順次リセットされる。又、異なる行に配された同一列の２つの画素が選択され、一方の画素より信号が出力されるとともに、一方の画素がリセットされる。
【００２３】
又、上記の固体撮像装置の一態様において、前記制御部が、前記第２選択部によって所定の前記信号線及び前記リセット線が選択されているときに、第１方向に向かって第１及び第２選択線を順次選択するように第１選択部を制御するようにしても構わない。
【００２４】
このとき、例えば、第１方向を行方向（水平方向）とするとともに第２方向を列方向（垂直方向）としたとき、第２選択部によって信号線及びリセット線が垂直方向に順次選択される。そして、第２選択部によって各信号線が選択されている間、第１選択部によって水平方向に第１選択線が順次選択されるので、同一行に配されている画素から信号が順次出力される。又、同様に、第２選択部によって各リセット線が選択されている間、第１選択部によって水平方向に第２選択線が順次選択されるので、同一行に配されている画素が順次リセットされる。又、異なる行に配された同一列の２つの画素が選択され、一方の画素より信号が出力されるとともに、一方の画素がリセットされる。
【００２５】
上記いずれかの固体撮像装置又は上記各態様のいずれかの固体撮像装置において、前記光電変換部が、入射光量に対して線形的に変化する電気信号を生成するようにしても構わないし、前記光電変換部が、入射光量の対数値に比例する電気信号を生成するようにしても構わない。
【００２８】
【発明の実施の形態】
本発明の実施の形態について、以下に説明する。
【００２９】
＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して説明する。図１は、本実施形態の固体撮像装置の内部構成を示すブロック回路図である。尚、図１の固体撮像装置は、図１４の固体撮像装置と同様、複数の画素を有するが、説明を容易にするため、ｎ行ｍ列の単位画素の構成とその他のブロック及び信号線との関係のみを示す。
【００３０】
図１に示す固体撮像装置は、各行に設けられたＭＯＳトランジスタＴ４のゲートに信号を与えることによって行毎に第１の方向である列方向（垂直方向）に走査する垂直走査回路１と、各列に設けられたＭＯＳトランジスタＴ３のゲートに信号を与えることによって列毎に第２の方向である行方向（水平方向）に走査する水平走査回路２と、この垂直走査回路１及び水平走査回路２を制御する主制御部３とを有する。
【００３１】
垂直走査回路１及び水平走査回路２は、それぞれシフトレジスタを有しており、主制御部３から与えられるクロック信号やスタート信号などにより動作する。主制御部３が、各走査回路に対して走査開始アドレスや走査終了アドレスを指定することにより、部分的な特定領域の読み出しやリセットも可能である。又、ＭＯＳトランジスタＴ３は、そのドレインに垂直信号線５が接続されるとともに、そのソースに水平信号線８が接続される。更に、ＭＯＳトランジスタＴ４は、そのドレインに電源線９が接続されて直流電圧ＶDDが印加されるともに、そのソースに垂直選択線７が接続される。
【００３２】
この固体撮像装置は、光電変換素子として働くフォトダイオードＰＤ（このフォトダイオードＰＤが光電変換及び電荷蓄積を行う光電変換部に相当する）と、フォトダイオードＰＤのカソードにゲートが接続された信号増幅用のＭＯＳトランジスタＴ１と、フォトダイオードＰＤとＭＯＳトランジスタＴ１のゲートとの接続ノードにソースが接続されたリセット用のＭＯＳトランジスタＴ２とで構成される単位画素を、複数備えるとともに、この単位画素がマトリクス状に配される。そして、この単位画素内において、ＭＯＳトランジスタＴ１，Ｔ２のドレインに垂直選択線７が接続され、ＭＯＳトランジスタＴ１のソースに垂直信号線５が接続される。又、フォトダイオードＰＤのアノードが接地される。又、ＭＯＳトランジスタＴ２のゲートには、水平走査回路２からリセット信号が与えられる水平リセット線６が接続される。
【００３３】
このように構成される固体撮像装置において、ＭＯＳトランジスタＴ１〜Ｔ４は、ＮチャネルのＭＯＳトランジスタで、ｐ型の半導体基板又はｐ型ウェル層上に形成されている。又、垂直走査回路１より各行のＭＯＳトランジスタＴ４のゲートに信号φＶＳｎが、水平走査回路２より各列のＭＯＳトランジスタＴ３のゲートに信号φＨＳｍが、それぞれ、送出される。更に、ｎ行ｍ列の単位画素に対して、水平走査回路２より水平リセット線６を通じて信号φＨＲｍが送出される。
【００３４】
更に、この固体撮像装置は、図２に示すように、各画素から水平信号線８に出力された信号を増幅するための増幅回路を設けることにより電圧信号として映像信号を得ることができる。この増幅回路は、水平信号線８にドレインが接続されるとともに直流電圧ＶGGがゲートに印加された負荷用のＭＯＳトランジスタＱと、ＭＯＳトランジスタＱのドレインに現れる電圧を増幅する増幅器Ａとを有し、増幅器Ａからの出力が出力端子ＯＵＴより電圧信号として出力される。即ち、電流信号として出力される各画素からの映像信号が、このＭＯＳトランジスタＱによって電圧信号に変換された後、増幅器Ａで増幅されて出力される。尚、ＭＯＳトランジスタＱのソースが接地される。
【００３５】
このように構成される固体撮像装置の動作例について、以下に図３を参照して説明する。図３は、本実施形態の固体撮像装置の動作を示すためのタイミングチャートである。尚、図３においては、固体撮像装置内の各画素の動作を説明するため、代表として、信号φＶＳｎの前後の信号φＶＳｎ−１〜φＶＳｎ＋１及び信号φＨＳｍ，φＨＲｍ前後の信号φＨＳｍ−１〜φＨＳｍ＋１，φＨＲｍ−１〜φＨＲｍ＋１について図示している。即ち、ｎ行ｍ列の画素の動作を代表して、以下に固体撮像装置の動作を説明する。
【００３６】
垂直走査回路１から、パルス信号がφＶＳ１より順に、各行に出力され、図３のように、ｎ−１行目に配されたＭＯＳトランジスタＴ４に与えられる信号φＶＳｎ−１がローレベルになると、パルス信号φＶＳｎが、垂直走査回路１よりｎ行目に配されたＭＯＳトランジスタＴ４のゲートに与えられる。よって、ＭＯＳトランジスタＴ４がＯＮとなるため、電源線９を通じて与えられる直流電圧ＶDDが、ＭＯＳトランジスタＴ４及び垂直選択線７を介して、ｎ行目に配された各画素のＭＯＳトランジスタＴ１，Ｔ２のドレインに印加される。
【００３７】
そして、信号φＶＳｎがハイレベルの間、水平走査回路２から、パルス信号がφＨＳ１，φＨＲ１より順に、各列に配された画素に出力される。このとき、水平走査回路２から出力されるパルス信号は、φＨＳ１，φＨＲ１，φＨＳ２，φＨＲ２，φＨＳ３，…の順に出力される。
【００３８】
今、図３のように、信号φＨＳｍ−１がｍ−１列に配されたＭＯＳトランジスタＴ３に与えられると、ＭＯＳトランジスタＴ３がＯＮとなるため、ｍ−１列目の垂直信号線５が水平信号線８と電気的に接続される。よって、ｎ行ｍ−１列に配された画素内においてフォトダイオードＰＤに蓄積された光電荷によって現れる電圧がＭＯＳトランジスタＴ１のゲートに与えられ、この電圧に応じた増幅電流がＭＯＳトランジスタＴ１を流れ、ＭＯＳトランジスタＴ３及び垂直信号線５を介して水平信号線８に出力される。そして、この出力電流は、図２に示す増幅回路によって電圧信号に変換された後、出力端子ＯＵＴより出力される。
【００３９】
このように、パルス信号φＨＳｍ−１が与えられて、ｎ行ｍ−１列に配された画素からの映像信号が出力されると、パルス信号φＨＲｍ−１がｍ−１列目の水平リセット線６を介してｎ行ｍ−１列に配された画素に与えられる。よって、この画素内のＭＯＳトランジスタＴ２がＯＮとなるため、ＭＯＳトランジスタＴ２，Ｔ４及び垂直選択線７を介して、ＭＯＳトランジスタＴ１のゲートとフォトダイオードＰＤのカソードとの接続ノードが電源線９と電気的に接続されて、リセットされる。
【００４０】
そして、信号φＨＲｍ−１がローレベルになると、次に、パルス信号φＨＳｍがｍ列のＭＯＳトランジスタＴ３のゲートに与えられて、ｎ行ｍ列の画素内のＭＯＳトランジスタＴ１によって電流増幅された映像信号が、ＭＯＳトランジスタＴ３、垂直信号線５及び水平信号線８を介して出力される。その後、パルス信号φＨＲｍが水平リセット線６を介してｎ行ｍ列の画素内のＭＯＳトランジスタＴ２のゲートに与えられて、垂直選択線７及びＭＯＳトランジスタＴ２，Ｔ４を介して、ＭＯＳトランジスタＴ１のゲートとフォトダイオードＰＤのカソードとの接続ノードがリセットされる。この信号φＨＲｍがローレベルになると、水平走査回路２より、ｍ＋１列のＭＯＳトランジスタＴ３にパルス信号φＨＳｍ＋１が与えられた後、ｎ行ｍ＋１列の画素にパルス信号φＨＲｍ＋１が与えられる。
【００４１】
このように、信号φＶＳｎがハイレベルの間に、各列に配された画素に、φＨＳ１，φＨＲ１，φＨＳ２，φＨＲ２，φＨＳ３，…の順にパルス信号を与えることによって、ｎ行目に配された全画素の映像信号を垂直信号線５よりシリアルに出力するとともに、各画素の状態をリセットすることができる。このｎ行目に配された全画素の映像信号が出力されると、信号φＶＳｎがローレベルとされた後、信号φＶＳｎ＋１がハイレベルとされ、ｎ＋１行目に配された全画素の映像信号が読み出される。よって、垂直走査回路１より出力されるパルス信号が、φＶＳ１，φＶＳ２，…の順に出力されるたびに、上述した図３のような動作を繰り返し行うことによって、固体撮像装置内の各画素より映像信号が出力されるとともに、各画素がリセットされる。
【００４２】
このようにして、映像信号の読み出しと各画素のリセットを行うことによって、フォトダイオードＰＤに光が入射されて発生する電子が、全ての画素において、ほぼ１フレームの撮像時間に相当する時間、フォトダイオードＰＤのカソード及びＭＯＳトランジスタＴ１のゲートに蓄積される。即ち、リセットから読み出しまでの光電荷の積分時間が、全ての画素において一定となり、入射光量の積分値に比例した映像信号が得られる。
【００４３】
＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して説明する。図４は、本実施形態の固体撮像装置の内部構成を示すブロック回路図である。尚、図４の固体撮像装置は、図１の固体撮像装置と同様、複数の画素を有するが、説明を容易にするため、ｎ行ｍ列の単位画素の構成とその他のブロック及び信号線との関係のみを示す。又、本実施形態の固体撮像装置において、第１の実施形態（図１）と同一の目的で使用する素子及び信号線などについては、同一の符号を付してその詳細な説明を省略する。
【００４４】
図４に示す固体撮像装置は、第１の実施形態と同様、ＭＯＳトランジスタＴ１，Ｔ２及びフォトダイオードＰＤで構成された複数の画素がマトリクス状に設けられるとともに、水平信号線８にドレインが接続されたＭＯＳトランジスタＴ３が各列毎に設けられる。又、この固体撮像装置は、垂直信号線５、水平リセット線６、垂直選択線７、水平信号線８、及び電源線９を有するとともに、電源線９にソースが接続されたＭＯＳトランジスタＴ４を各行毎に有する。そして、第１の実施形態と異なり、各行毎に、電源線９にソースが接続されたＭＯＳトランジスタＴ５と、このＭＯＳトランジスタＴ５のドレインに接続された垂直リセット線１０が設けられるとともに、各画素内のＭＯＳトランジスタＴ２のソースが垂直選択線７でなく垂直リセット線１０に接続される。
【００４５】
よって、ｎ行に設けられたＭＯＳトランジスタＴ５のゲートには、垂直走査回路１より、信号φＶＲｎが与えられる。尚、第１の実施形態と同様、信号φＨＳｍ，φＶＳｎが、それぞれ、ＭＯＳトランジスタＴ３，Ｔ４のゲートに与えられるとともに、信号φＨＲｍが、水平リセット線６を介して、ＭＯＳトランジスタＴ２のゲートに与えられる。
【００４６】
即ち、信号φＨＳｍ，φＶＳｎがそれぞれ、ＭＯＳトランジスタＴ３，Ｔ４のゲートに与えられて、ＭＯＳトランジスタＴ３，Ｔ４がＯＮとなるとき、フォトダイオードＰＤに入射される光量の積分値に比例した出力電流が垂直信号線５及びＭＯＳトランジスタＴ３を介して、水平信号線８に導出される。尚、水平信号線８には、第１の実施形態と同様、図２のような増幅回路が設けられ、水平信号線８に導出された出力電流が電圧信号に変換され、映像信号として出力される。
【００４７】
又、信号φＶＲｎがＭＯＳトランジスタＴ５に与えられるとともに、信号φＨＲｍが水平リセット線６を介してＭＯＳトランジスタＴ２に与えられて、ＭＯＳトランジスタＴ２，Ｔ５がＯＮとなるとき、ＭＯＳトランジスタＴ２，Ｔ５及び垂直リセット線１０を介して、ＭＯＳトランジスタＴ１のゲートとフォトダイオードＰＤのカソードとの接続ノードに電源線９の直流電圧ＶDDが印加されて、リセットされる。
【００４８】
このように構成される固体撮像装置の動作例について、以下に図５を参照して説明する。図５は、本実施形態の固体撮像装置の動作を示すためのタイミングチャートである。尚、図５においては、固体撮像装置内の各画素の動作を説明するため、代表として、信号φＶＳｎ，φＶＲｎの前後の信号φＶＳｎ−４〜φＶＳｎ＋１，φＶＲｎ−１〜φＶＲｎ＋４及び信号φＨＳｍ，φＨＲｍ前後の信号φＨＳｍ−１〜φＨＳｍ＋１，φＨＲｍ−１〜φＨＲｍ＋１について図示している。即ち、ｎ行ｍ列の画素の動作を代表して、以下に固体撮像装置の動作を説明する。
【００４９】
垂直走査回路１から、各行に配された画素をリセットするために、パルス信号がφＶＲ１，φＶＲ２，…の順に各行毎に出力されるととともに、映像信号を出力するために、リセットするためのパルス信号に対して３行分遅れてパルス信号がφＶＳ１，φＶＳ２，…の順に各行毎に出力される。即ち、このとき、ｎ行目の画素より映像信号が出力されるとき、ｎ＋３行目の画素がリセットされるように、垂直走査回路１よりパルス信号が出力される。
【００５０】
よって、図５のように、信号φＶＳｎ−４，φＶＲｎ−１がローレベルになると、パルス信号φＶＳｎ−３がｎ−３行目に配されたＭＯＳトランジスタＴ４のゲートに与えられるとともに、パルス信号φＶＲｎがｎ行目に配されたＭＯＳトランジスタＴ５のゲートに与えられる。そのため、ｎ行目に配された垂直リセット用のＭＯＳトランジスタＴ５がＯＮとなるとともに、ｎ−３行目に配された垂直選択用のＭＯＳトランジスタＴ４がＯＮとなる。
【００５１】
そして、信号φＶＳｎ−３，φＶＲｎがハイレベルの間、水平走査回路２から、パルス信号がφＨＳ１，φＨＲ１より順に出力される。このとき、水平走査回路２から出力されるパルス信号は、ｎ行ｍ列の画素のリセット動作とｎ−３行ｍ列の画素の出力動作を同時に行うよう、図５のように、信号φＨＳｍ，φＨＲｍが同時に水平走査回路より出力される。よって、同一列に配される画素において、ｎ−３行に配された画素からの映像信号が出力されるとともに、ｎ行に配された画素がリセットされる。即ち、ｎ−３行ｍ−１列の画素からの映像信号の出力とｎ行ｍ−１列の画素のリセットとが同時に成されると、次に、ｎ−３行ｍ列の画素からの映像信号の出力とｎ行ｍ列の画素のリセットとが成される。
【００５２】
このようにして、１列目から順に、ｎ−３行に配された各画素より映像信号が出力されるとともに、ｎ行に配された各画素がリセットされると、信号φＶＳｎ−３，φＶＲｎがローレベルとなり、次に、パルス信号φＶＳｎ−２，φＶＲｎ＋１が与えられる。このとき、パルス信号φＶＳｎ−３，φＶＲｎが与えられたときと同様、水平走査回路２から、パルス信号がφＨＳ１，φＨＲ１より順に、各列に配された画素に出力される。よって、１列目から順に、同一列に配される画素において、ｎ−２行に配された画素からの映像信号が出力されるとともに、ｎ＋１行に配された画素がリセットされる。
【００５３】
垂直走査回路１より出力されるパルス信号が、φＶＳ１，φＶＳ２，…の順に出力されるたびに、上述した図５のような動作を繰り返し行うことによって、固体撮像装置内の各画素より映像信号が出力されるとともに、３行分下の各画素がリセットされる。このようにすることで、リセットから読み出しまでの光電荷の積分時間が３水平周期に相当する長さで、且つ、全ての画素において一定となり、入射光量の積分値に比例した映像信号が得られる。ここで、本明細書において、水平周期とは、ある行における所定列の画素の信号読み出しから、次の行における前記所定列の画素の信号読み出しまでの期間、或いは、ある行における所定列の画素のリセットから、次の行における所定列の画素のリセットまでの期間をいうものとする。
【００５４】
尚、本実施形態の固体撮像装置の動作例について、図５のような動作例を挙げたが、例えば、信号φＶＲｎ＋１が与えられているときに信号φＶＳｎ−１が与えられるようにしても構わない。この場合、積分時間は２水平周期に相当する長さとなる。即ち、信号φＶＲｎ及び信号φＶＳｎを与えるタイミングを変えることによって、各画素のリセットから読み出しまでの光電荷の積分時間を所望の長さに調整することができる。
【００５５】
又、図４において、ＭＯＳトランジスタＴ３に信号φＨＳｍを与える信号線と水平リセット線６とを別の信号線としたが、上述した図５のようなタイミングチャートによる動作例では、信号φＨＳｍ，φＨＲｍを同一のタイミングで与えるので、信号φＨＳｍ，ＨＲｍが与えられる信号線を同一の信号線として統合することができる。更に、信号φＨＳｍ，φＨＲｍを同一のタイミングで与えるので、水平走査回路２を高速で動作させることが可能である。
【００５６】
＜第３の実施形態＞
本発明の第３の実施形態について、図面を参照して説明する。図６は、本実施形態の固体撮像装置の内部構成を示すブロック回路図である。尚、図６の固体撮像装置は、図１の固体撮像装置と同様、複数の画素を有するが、説明を容易にするため、ｎ行ｍ列の単位画素の構成とその他のブロック及び信号線との関係のみを示す。又、本実施形態の固体撮像装置において、第１の実施形態（図１）と同一の目的で使用する素子及び信号線などについては、同一の符号を付してその詳細な説明を省略する。
【００５７】
図６に示す固体撮像装置では、第１の実施形態における垂直信号線５、水平リセット線６、垂直選択線７及び水平信号線８がそれぞれ、水平信号線５ａ、垂直リセット線６ａ、水平選択線７ａ及び垂直信号線８ａとされる。それに応じて、ドレインに水平信号線５ａが接続されたＭＯＳトランジスタＴ３が行毎に設けられるとともに、ソースに水平選択線７ａが接続されたＭＯＳトランジスタＴ４が列毎に設けられる。即ち、本実施形態においては、第１の実施形態において第１の方向とされた列方向（垂直方向）が第２の方向とされ、第１の実施形態において第２の方向とされた行方向（水平方向）が第１の方向とされる。
【００５８】
よって、垂直走査回路１より信号φＶＳｎ，φＶＲｎがそれぞれ、ｎ行に設けられたＭＯＳトランジスタＴ３のゲート及び垂直リセット線６ａに与えられるとともに、水平走査回路２より信号φＨＳｍがｍ列に設けられたＭＯＳトランジスタＴ４のゲートに与えられる。更に、ＭＯＳトランジスタＴ４のドレインには、第１の実施形態と同様、電源線９が接続されることによって直流電圧ＶDDが印加される。
【００５９】
又、単位画素は、第１の実施形態と同様、ＭＯＳトランジスタＴ１，Ｔ２及びフォトダイオードＰＤで構成される。そして、ＭＯＳトランジスタＴ１，Ｔ２のドレインに水平選択線７ａが接続され、ＭＯＳトランジスタＴ１のソースに水平信号線５ａが接続され、ＭＯＳトランジスタＴ２のゲートに垂直リセット線６ａが接続される。
【００６０】
このように、本実施形態の固体撮像装置は、第１の実施形態の固体撮像装置の水平方向と垂直方向を入れ換えた構成となる。よって、信号φＶＳｎ，φＨＳｍがそれぞれ、ＭＯＳトランジスタＴ３，Ｔ４のゲートに与えられるとき、フォトダイオードＰＤに入射される光量の積分値に比例した出力電流が水平信号線５ａ及びＭＯＳトランジスタＴ３を介して、垂直信号線８ａに導出される。尚、垂直信号線８ａには、図２のような増幅回路が設けられ、垂直信号線８ａに導出された出力電流が電圧信号に変換され、映像信号として出力される。
【００６１】
又、信号φＨＳｍがＭＯＳトランジスタＴ４に与えられるとともに、信号φＶＲｎが垂直リセット線６ａを介してＭＯＳトランジスタＴ２に与えられるとき、ＭＯＳトランジスタＴ２，Ｔ４及び水平選択線７ａを介して、ＭＯＳトランジスタＴ１のゲートとフォトダイオードＰＤのカソードとの接続ノードに電源線９の直流電圧ＶDDが印加されて、リセットされる。
【００６２】
このように構成される固体撮像装置の２つの動作例について、以下に図７及び図８を参照して説明する。
【００６３】
１．第１の動作例
第１の動作例について、図７を参照して説明する。図７は、本実施形態の固体撮像装置の動作を示すためのタイミングチャートである。尚、図７においては、固体撮像装置内の各画素の動作を説明するため、代表として、信号φＶＳｎ，φＶＲｎの前後の信号φＶＳｎ−１〜φＶＳｎ＋１，φＶＲｎ−１〜φＶＲｎ＋１及び信号φＨＳｍ前後の信号φＨＳｍ−１〜φＨＳｍ＋１について図示している。即ち、ｎ行ｍ列の画素の動作を代表して、以下に固体撮像装置の動作を説明する。
【００６４】
垂直走査回路１から、映像信号を出力するために、パルス信号がφＶＳ１，φＶＳ２，…の順に各行毎に出力されるととともに、各行に配された画素をリセットするために、映像信号を出力するためのパルス信号に対して１行分遅れてパルス信号がφＶＲ１，φＶＲ２，…の順に各行毎に出力される。即ち、このとき、ｎ行目の画素がリセットされるとき、ｎ＋１行目の画素より映像信号が出力されるように、垂直走査回路１よりパルス信号が出力される。
【００６５】
よって、図７のように、信号φＶＳｎ−１がローレベルになると、パルス信号φＶＲｎ−１がｎ−１行目に配された垂直リセット線６ａに与えられるとともに、パルス信号φＶＳｎがｎ行目に配されたＭＯＳトランジスタＴ３のゲートに与えられる。この信号φＶＳｎ，φＶＲｎ−１がハイレベルの間、水平走査回路２から、パルス信号がφＨＳ１より順に出力される。
【００６６】
このとき、パルス信号φＨＳｍが与えられると、電源線９による直流電圧ＶDDが、ＭＯＳトランジスタＴ４及び水平選択線７ａを介して、ｍ列に配された各画素内のＭＯＳトランジスタＴ１，Ｔ２のドレインに印加される。よって、同一列に配される画素において、ｎ行に配された画素からの映像信号が出力されるとともに、ｎ−１行に配された画素がリセットされる。即ち、ｎ行ｍ−１列の画素からの映像信号の出力とｎ−１行ｍ−１列の画素のリセットとが同時に成されると、次に、ｎ行ｍ列の画素からの映像信号の出力とｎ−１行ｍ列の画素のリセットとが成される。
【００６７】
このようにして、１列目から順に、ｎ行に配された各画素より映像信号が出力されるとともに、ｎ−１行に配された各画素がリセットされると、信号φＶＳｎ，φＶＲｎ−１がローレベルとなり、次に、パルス信号φＶＳｎ＋１，φＶＲｎが与えられる。このとき、パルス信号φＶＳｎ，φＶＲｎ−１が与えられたときと同様、水平走査回路２から、パルス信号がφＨＳ１より順に、各列に配されたＭＯＳトランジスタＴ４に出力される。よって、１列目から順に、同一列に配される画素において、ｎ＋１行に配された画素からの映像信号が出力されるとともに、ｎ行に配された画素がリセットされる。
【００６８】
垂直走査回路１より出力されるパルス信号が、φＶＳ１，φＶＳ２，…の順に出力されるたびに、上述した図７のような動作を繰り返し行うことによって、固体撮像装置内の各画素より映像信号が出力されるとともに、１行分上の各画素がリセットされる。このようにすることで、リセットから読み出しまでの光電荷の積分時間がほぼ１フレームの撮像時間に相当する時間から１水平周期を差し引いた時間で、且つ、全ての画素において一定となり、入射光量の積分値に比例した映像信号が得られる。
【００６９】
尚、本動作例について、図７のような動作例を挙げたが、例えば、信号φＶＲｎ＋１が与えられているときに信号φＶＳｎ−１が与えられるようにしても構わない。この場合、積分時間が２水平周期に相当する長さとなる。即ち、信号φＶＲｎ及び信号φＶＳｎを与えるタイミングを変えることによって、各画素のリセットから読み出しまでの光電荷の積分時間を所定の長さに調整することができる。
【００７０】
２．第２の動作例
第２の動作例について、図８を参照して説明する。図８は、本実施形態の固体撮像装置の動作を示すためのタイミングチャートである。尚、図８においても、図７と同様、信号φＶＳｎ，φＶＲｎの前後の信号φＶＳｎ−１〜φＶＳｎ＋１，φＶＲｎ−１〜φＶＲｎ＋１及び信号φＨＳｍ前後の信号φＨＳｍ−１〜φＨＳｍ＋１について図示し、ｎ行ｍ列の画素の動作を代表して、以下に固体撮像装置の動作を説明する。
【００７１】
垂直走査回路１から、パルス信号が、φＶＳ１，φＶＲ１，φＶＳ２，φＶＲ２，φＶＳ３，…の順に出力される。よって、図８のように、信号φＶＲｎ−１がローレベルになると、パルス信号φＶＳｎがｎ行目に配されたＭＯＳトランジスタＴ３のゲートに与えられる。そのため、ｎ行目のＭＯＳトランジスタＴ３がＯＮとなり、水平信号線５ａがＭＯＳトランジスタＴ３を介して垂直信号線８ａと電気的に接続される。
【００７２】
そして、信号φＶＳｎがハイレベルの間、水平走査回路２から、パルス信号がφＨＳ１より順に出力される。よって、信号φＨＳｍが与えられたとき、ｎ行ｍ列の画素内に設けられたＭＯＳトランジスタＴ１のドレインに直流電圧ＶDDが印加されて増幅動作を行うため、ｎ行ｍ列の画素から映像信号が垂直信号線８ａに出力される。このようにして、１列目から順に、ｎ行に配された各画素より映像信号が出力される。
【００７３】
そして、ｎ行に配された各画素より映像信号が出力されて、信号φＶＳｎがローレベルとなり、次に、パルス信号φＶＲｎが与えられる。このとき、パルス信号φＶＳｎが与えられたときと同様、水平走査回路２から、パルス信号がφＨＳ１より順に、各列に配された画素に出力される。よって、信号φＨＳｍが与えられたとき、ｎ行ｍ列の画素内に設けられたＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加されるとともにゲートに信号φＶＲｎが与えられてリセット動作を行うため、ｎ行ｍ列の画素がリセットされる。このようにして、１列目から順に、ｎ行に配された各画素がリセットされる。
【００７４】
このようにして、１列目から順に、ｎ行に配された各画素より映像信号が出力された後、ｎ行に配された各画素がリセットされると、信号φＶＲｎがローレベルとなり、次に、パルス信号φＶＳｎ＋１が与えられた後、パルス信号φＶＲｎ＋１が与えられる。そして、パルス信号φＶＳｎ，φＶＲｎが与えられたときと同様、パルス信号φＶＳｎ＋１，φＶＲｎ＋１それぞれがハイレベルとされている間に、水平走査回路２から、パルス信号がφＨＳ１より順に、各列に配されたＭＯＳトランジスタＴ４に出力される。よって、１列目から順にｎ＋１行に配された全ての画素からの映像信号が出力された後、１列目から順にｎ＋１行に配された画素が全てリセットされる。
【００７５】
垂直走査回路１より出力されるパルス信号が、φＶＳ１，φＶＲ１，φＶＳ２，φＶＲ２，…の順に出力されるたびに、上述した図８のような動作を繰り返し行うことによって、固体撮像装置内の同一行の各画素より順番に映像信号が出力された後、同一行の各画素が順番にリセットされる。このようにすることで、リセットから読み出しまでの光電荷の積分時間がほぼ１フレームの撮像時間に相当する時間から１水平周期の半分の時間を差し引いた時間で、且つ、全ての画素において一定となり、入射光量の積分値に比例した映像信号が得られる。
【００７６】
このように、本動作例では、第１の動作例と異なり、映像信号の出力動作とリセット動作が同一列で行われることがない。よって、第１の動作例のように、同一列において、映像信号の出力動作とリセット動作が行われるときに、リセットするためにフォトダイオードＰＤに与えられる直流電圧レベルが、同一列に配された他の画素の映像信号のレベルに影響されることを避けることができる。
【００７７】
尚、本動作例について、図８のような動作例を挙げたが、例えば、信号φＶＲｎ＋１が与えられた後に信号φＶＳｎ−１が与えられるようにしても構わない。この場合、積分時間が１水平周期の５／２に相当する長さとなる。即ち、信号φＶＲｎ及び信号φＶＳｎを与えるタイミングを変えることによって、各画素のリセットから読み出しまでの光電荷の積分時間を所定の長さに調整することができる。
【００７８】
又、本実施形態では、第１の実施形態の固体撮像装置の水平方向と垂直方向を入れ換えた構成としたが、第２の実施形態の固体撮像装置の水平方向と垂直方向を入れ換えた構成としても構わない。このとき、垂直走査回路１及び水平走査回路２から与えられる信号の動作例を、第２の実施形態と同様、図５のようなタイミングチャートによって与えられるものとしても構わない。
【００７９】
即ち、垂直走査回路１よりＭＯＳトランジスタＴ２，Ｔ３のそれぞれのゲートに、信号φＶＲｎ，φＶＳｎが与えられるとともに、水平走査回路２よりＭＯＳトランジスタＴ４，Ｔ５のそれぞれゲートに、信号φＨＳｍ，φＨＲｍが与えられる。よって、垂直走査回路１によってＭＯＳトランジスタＴ３がＯＮとされる行とリセット線が選択されている行とに配される各画素が、水平走査回路２によって各列のＭＯＳトランジスタＴ４，Ｔ５がＯＮとされることによって、順次、映像信号の出力及びリセットを行う。
【００８０】
＜第４の実施形態＞
本発明の第４の実施形態について、図面を参照して説明する。図９は、本実施形態の固体撮像装置の内部構成を示すブロック回路図である。尚、図９の固体撮像装置は、図１の固体撮像装置と同様、複数の画素を有するが、説明を容易にするため、ｎ行ｍ列の単位画素の構成とその他のブロック及び信号線との関係のみを示す。又、本実施形態の固体撮像装置において、第１の実施形態（図１）と同一の目的で使用する素子及び信号線などについては、同一の符号を付してその詳細な説明を省略する。
【００８１】
第１の実施形態の固体撮像装置に設けられた各画素が、入射される光量の積分値に対して線形的に変換された値となる出力電流を出力するものであったのに対して、本実施形態では、各画素が、入射される光量の積分値に対して対数変換された値となる出力電流を出力する。又、後述するように、本実施形態ではリセットが不要なため、第１の実施形態におけるリセット線６及びＭＯＳトランジスタＴ２が削除されている。その他の構成は第１の実施形態と同様である。
【００８２】
図９に示す画素は、図１の固体撮像装置における画素と異なり、フォトダイオードＰＤの代わりに、直流電圧ＶPDがカソードに印加されたフォトダイオードＰＤ１と、フォトダイオードＰＤ１のアノードにゲート及びドレインが接続されたＭＯＳトランジスタＴ１０とが設けられる。このフォトダイオードＰＤ１及びＭＯＳトランジスタＴ１０が光電変換部として動作する。
【００８３】
又、この画素は、ＭＯＳトランジスタＴ１０のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ１０のゲート及びドレインとフォトダイオードＰＤ１のアノードとの接続ノードがＭＯＳトランジスタＴ１のゲートに接続される。更に、直流電圧ＶPDは、ＭＯＳトランジスタＴ１０がサブスレッショルド領域で動作するような値の直流電圧である。尚、ＭＯＳトランジスタＴ１０は、ＭＯＳトランジスタＴ１〜Ｔ４と同様、ＮチャネルのＭＯＳトランジスタで、ｐ型の半導体基板又はｐ型ウェル層上に形成されている。
【００８４】
このような構成の画素は、フォトダイオードＰＤ１に光が入射されると、フォトダイオードＰＤ１より入射された光量に応じた光電荷がＭＯＳトランジスタＴ１０に流れ込む。このとき、ＭＯＳトランジスタＴ１０はサブスレッショルド領域で動作するので、入射光量に対して対数値に比例した値の電圧がＭＯＳトランジスタＴ１，Ｔ１０のゲートに現れる。そして、このＭＯＳトランジスタＴ１，Ｔ１０のゲートに現れる電圧がＭＯＳトランジスタＴ１で電流増幅される。
【００８５】
よって、ＭＯＳトランジスタＴ３，Ｔ４がＯＮとなったとき、ＭＯＳトランジスタＴ１のゲートに現れる電圧に応じて、入射光量の対数値に比例した値の映像信号が、垂直信号線５及び水平信号線８を介して出力される。このように、各画素は入射光量に応じた電気信号を生成し、この電気信号は入射光量に応じて刻々と変化する。従って、画素の選択時点において、フォトダイオードＰＤへ入射する光量に応じた出力信号が垂直信号線５及び水平信号線８に出力され、画素のリセットは不要である。
【００８６】
このように、リセットを行わない点を除いて、垂直走査回路１及び水平走査回路２のそれぞれから出力される信号のタイミングは第１の実施形態と同様であるため、タイミングチャートの図示は省略する。
【００８７】
次に、本実施形態の第１変形例について説明する。図１０は、図９のトランジスタＴ１０をｐチャネルのＭＯＳトランジスタに置き換えたものである。直流電圧ＶPSを調整することによって、ＭＯＳトランジスタＴ１０をサブスレッショルド領域で動作させると、入射光量の対数値に比例した電圧がＭＯＳトランジスタＴ１，Ｔ１０のゲートに現れる。
【００８８】
更に、本実施形態の第２変形例について説明する。図１１は、図９のトランジスタＴ１０にｎチャネルのＭＯＳトランジスタを用い、ゲートに直流電圧ＶGGを引火するようにしたものである。直流電圧ＶGGを調整することによって、入射光量の対数値に比例した電圧がＭＯＳトランジスタＴ１のゲートに現れるようにすることができる。
【００８９】
＜第５の実施形態＞
本発明の第５の実施形態について、図面を参照して説明する。図１２は、本実施形態の固体撮像装置の内部構成を示すブロック回路図である。尚、図１２の固体撮像装置は、図４の固体撮像装置と同様、複数の画素を有するが、説明を容易にするため、ｎ行ｍ列の単位画素の構成とその他のブロック及び信号線との関係のみを示す。又、本実施形態の固体撮像装置において、第２の実施形態（図４）と同一の目的で使用する素子及び信号線などについては、同一の符号を付してその詳細な説明を省略する。
【００９０】
又、第１の実施形態（図１）の固体撮像装置と第４の実施形態（図９）の固体撮像装置との関係と同様、第２の実施形態の固体撮像装置に設けられた入射される光量の積分値に対して線形的に変換された値となる出力電流を出力する各画素の代わりに、入射される光量の積分値に対して対数変換された値となる出力電流を出力する画素が設けられた構成である。よって、垂直走査回路１及び水平走査回路２のそれぞれから出力される信号のタイミングについては、第２の実施形態と同一であるので、以下には、本実施形態で用いられる画素の構成について述べる。
【００９１】
図１２に示す画素は、図１の固体撮像装置における画素と異なり、フォトダイオードＰＤの代わりに、アノードが接地されたフォトダイオードＰＤ２と、フォトダイオードＰＤ２のカソードにゲート及びドレインが接続されたＭＯＳトランジスタＴ１１と、フォトダイオードＰＤ２のアノードとＭＯＳトランジスタＴ１１のゲート及びドレインとの接続ノードにゲートが接続されたＭＯＳトランジスタＴ１２と、ＭＯＳトランジスタＴ１２のドレインとソース間に接続されたキャパシタＣとが設けられる。このフォトダイオードＰＤ２及びＭＯＳトランジスタＴ１１，Ｔ１２及びキャパシタＣが光電変換及び電荷蓄積を行う光電変換部として動作する。
【００９２】
又、この画素は、ＭＯＳトランジスタＴ１１のソースに直流電圧ＶPSが電源線１１を介して印加されるとともに、ＭＯＳトランジスタＴ１２のソースとキャパシタＣとの接続ノードが接地される。そして、ＭＯＳトランジスタ１２のドレインとキャパシタＣとの接続ノードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のソースとの接続ノードに接続される。更に、直流電圧ＶPSは、ＭＯＳトランジスタＴ１０がサブスレッショルド領域で動作するような値の直流電圧である。尚、ＭＯＳトランジスタＴ１１，Ｔ１２は、ＰチャネルのＭＯＳトランジスタで、ｎ型の半導体基板又はｎ型ウェル層上に形成されている。
【００９３】
このような構成の画素は、フォトダイオードＰＤ２に光が入射されると、フォトダイオードＰＤ２より入射された光量に応じた光電流がＭＯＳトランジスタＴ１１に流れ込む。このとき、ＭＯＳトランジスタＴ１１はサブスレッショルド領域で動作するので、入射光量の対数値に比例した電圧がＭＯＳトランジスタＴ１１，Ｔ１２のゲートに現れる。その結果、フォトダイオードＰＤ２を流れる光電流の積分値を対数変換した電荷がキャパシタＣに蓄積する（詳細は、特開平３−１９２７６４号公報参照）。
【００９４】
そして、ＭＯＳトランジスタＴ３，Ｔ４がＯＮされると、入射光量の積分値を対数変換した値の電圧が、ＭＯＳトランジスタＴ１で電流増幅され、映像信号として垂直信号線５及び水平信号線８を介して出力される。又、ＭＯＳトランジスタＴ５がＯＮのときには、ＭＯＳトランジスタＴ２がＯＮになることによって、キャパシタＣの電位がリセットされる。
【００９５】
＜第６の実施形態＞
本発明の第６の実施形態について、図面を参照して説明する。図１３は、本実施形態の固体撮像装置の内部構成を示すブロック回路図である。尚、図１３の固体撮像装置は、図６の固体撮像装置と同様、複数の画素を有するが、説明を容易にするため、ｎ行ｍ列の単位画素の構成とその他のブロック及び信号線との関係のみを示す。又、本実施形態の固体撮像装置において、第３の実施形態（図６）及び第５の実施形態（図１２）と同一の目的で使用する素子及び信号線などについては、同一の符号を付してその詳細な説明を省略する。
【００９６】
又、本実施形態では、第５の実施形態と同様の構成となる、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ１１，Ｔ１２及びフォトダイオードＰＤ２及びキャパシタＣで構成された画素が、固体撮像装置内に設けられている。即ち、第２の実施形態の固体撮像装置と第５の実施形態の固体撮像装置との関係と同様、第３の実施形態の固体撮像装置に設けられた各画素において、ＰＤの代わりに、フォトダイオードＰＤ２及びＭＯＳトランジスタＴ１１，Ｔ１２及びキャパシタＣより構成される光電変換及び電荷蓄積を行う光電変換部が設けられる。よって、垂直走査回路１及び水平走査回路２のそれぞれから出力される信号のタイミングについては、第３の実施形態と同一であるとともに、画素の構成及び動作については、第５の実施形態と同一である。
【００９７】
このように構成される固体撮像装置において、ＭＯＳトランジスタＴ２，Ｔ４がＯＮとされて、ＭＯＳトランジスタＴ１２とキャパシタＣとの接続ノードの電圧がリセットされる。そして、ＭＯＳトランジスタＴ２，Ｔ４がＯＦＦとされて所定時間後に、ＭＯＳトランジスタＴ３，Ｔ４がＯＮとされることで、ＭＯＳトランジスタＴ１２のソースとキャパシタＣとの接続ノードに現れる、入射光量の積分値に対して対数変換された値の電圧が、ＭＯＳトランジスタＴ１で電流増幅され、映像信号として水平信号線５ａ及び垂直信号線８ａを介して出力される。
【００９８】
尚、第１〜第６の実施形態において、主制御部３から垂直走査回路１及び水平走査回路２のそれぞれにクロックを与えて、各画素に与える信号を順次与えるものとしたが、主制御部３にて映像信号を出力する画素位置を設定して、垂直走査回路１及び水平走査回路２に制御信号を与えることによって、設定した画素位置の映像信号が出力されるように、垂直走査回路１及び水平走査回路２から出力する信号が制御されるようにしても構わない。
【００９９】
又、第１〜第４の実施形態において、ＭＯＳトランジスタを全てＮチャネルのＭＯＳトランジスタとしたが、これらを逆極性であるＰチャネルＭＯＳトランジスタとしても構わない。このとき、その接続関係が一部異なるとともに各素子に与える電圧が逆の極性となるが、その構成及び動作は本質的には同様である。
【０１００】
又、第５及び第６の実施形態も同様、固体撮像装置内に備えられたＭＯＳトランジスタを、ＭＯＳトランジスタＴ１〜Ｔ５をＰチャネルのＭＯＳトランジスタに、ＭＯＳトランジスタＴ１１，Ｔ１２をＮチャネルのＭＯＳトランジスタにというように、それぞれ、逆極性のＭＯＳトランジスタとしても構わない。このとき、その接続関係が一部異なるとともに各素子に与える電圧が逆の極性となるが、その構成及び動作は本質的には同様である。
【０１０１】
更に、各画素の光電変換部は、フォトダイオードＰＤ、又は、フォトダイオードＰＤ１及びＭＯＳトランジスタＴ１０で構成される回路、又は、フォトダイオードＰＤ２及びＭＯＳトランジスタＴ１１，Ｔ１２及びキャパシタＣで構成される回路に限らず、同様の動作を行う他の回路構成のものとしても構わない。
【０１０２】
【発明の効果】
本発明の第１の発明に係る固体撮像装置は、各画素が、光電変換部とともに２つのトランジスタで構成されるため、光電変換部以外に少なくとも３つのトランジスタが設けられていた従来の固体撮像装置に比べて、画素の縮小化を図ることができる。これに伴い、各画素に接続される電源線や信号線などの配線を少なくして、配線に必要な領域を狭くすることができる。このように、画素の縮小化及び配線の低減を行うことができるため、開口率を向上させるとともに、配置する画素の高密度化を図ることができる。又、同一画素におけるリセット動作と映像信号の出力動作を異なるタイミングで行うことができるため、光電変換部での積分時間を全画素一定とすることができる。
【０１０３】
本発明の第２の発明に係る固体撮像装置は、各画素が入射光量に対して対数変換された出力を生じる光電変換部とともに１つのトランジスタで構成されるため、従来の装置に比べて、画素の縮小化を図ることができる。又、配線に必要な領域を狭くすることができる。従って、開口率を向上させるとともに配置する画素の高密度化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の固体撮像装置の内部構成を示すブロック回路図。
【図２】本発明の固体撮像装置の出力側に設けられた増幅回路の内部構成を示すブロック回路図。
【図３】第１の実施形態の固体撮像装置の動作を示すタイミングチャート。
【図４】本発明の第２の実施形態の固体撮像装置の内部構成を示すブロック回路図。
【図５】第２の実施形態の固体撮像装置の動作を示すタイミングチャート。
【図６】本発明の第３の実施形態の固体撮像装置の内部構成を示すブロック回路図。
【図７】第３の実施形態の固体撮像装置の動作を示すタイミングチャート。
【図８】第３の実施形態の固体撮像装置の他の動作を示すタイミングチャート。
【図９】第４の実施形態の固体撮像装置に対数変換動作を行う画素を適用したときの画素の内部構成を示すブロック回路図。
【図１０】第４の実施形態の固体撮像装置に対数変換動作を行う画素を適用したときの別構成の画素の内部構成を示すブロック回路図。
【図１１】第４の実施形態の固体撮像装置に対数変換動作を行う画素を適用したときの別構成の画素の内部構成を示すブロック回路図。
【図１２】第５の実施形態の固体撮像装置に対数変換動作を行う画素を適用したときの画素の内部構成を示すブロック回路図。
【図１３】本発明の第６の実施形態の固体撮像装置の内部構成を示すブロック回路図。
【図１４】従来の固体撮像装置の内部構成を示すブロック回路図。
【符号の説明】
１    垂直走査回路
２    水平走査回路
３    主制御部
５    垂直信号線
６    水平リセット線
７    垂直選択線
８    水平信号線
９    電源線
１０    垂直リセット線
ＰＤ，ＰＤ１，ＰＤ２    フォトダイオード
Ｔ１〜Ｔ５，Ｔ１０〜Ｔ１２    ＭＯＳトランジスタ
Ｃ    キャパシタ
【図１】
0003997739.tif 000002
【図２】
0003997739.tif 000003
【図３】
0003997739.tif 000004
【図４】
0003997739.tif 000005
【図５】
0003997739.tif 000006
【図６】
0003997739.tif 000007
【図７】
0003997739.tif 000008
【図８】
0003997739.tif 000009
【図９】
0003997739.tif 000010
【図１０】
0003997739.tif 000011
【図１１】
0003997739.tif 000012
【図１２】
0003997739.tif 000013
【図１３】
0003997739.tif 000014
【図１４】
0003997739.tif 000015