(57)【特許請求の範囲】
【請求項１】
発光指示レベルと消光指示レベルとの遷移する駆動指示信号を入力して、発光ダイオードの駆動信号を生成する発光ダイオードの駆動回路であって、
互いに直列に接続されたＭ個（Ｍ≧２）の遅延回路を含み、その第１段の遅延回路に前記駆動指示信号を入力し、Ｍビットの遅延指示信号の論理状態に応じた遅延時間だけ前記駆動指示信号の前記遷移のタイミングを遅延させて第Ｍ段の遅延回路から出力する可変遅延回路部と、
前記駆動信号を入力し、当該駆動信号を前記可変遅延回路部の最小遅延時間と略同一の遅延時間だけ遅延させ、低インピーダンスで出力するバッファ回路部と、
前記バッファ回路部の出力と前記可変遅延回路部の出力の論理和を算出する論理和回路と、
前記論理和回路の出力に応じて発光ダイオードを駆動する駆動信号を出力する駆動信号出力回路と、
を備え、
前記遅延回路のそれぞれは、低インピーダンスの出力を有するバッファ回路と排他的論理和回路の並列接続回路を有し、前記バッファ回路の入力端子と前記排他的論理和回路の一方の入力端子がこの遅延回路の入力に接続し、前記バッファ回路の出力端子と前記排他的論理和回路の出力端子との間に容量素子が接続され、前記バッファ回路の出力端子がこの遅延回路の出力に接続されており、前記排他的論理和回路の他方の入力端子に前記Ｍビットの遅延指示信号のうちこの遅延回路に固有の１ビットが入力される、
ことを特徴とする発光ダイオードの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光ダイオード（ＬＥＤ）に流す電流を駆動する発光ダイオードの駆動回路に関するものである。
【０００２】
【従来の技術】
光ファイバ通信用の光源として、半導体レーザとともに発光ダイオードが使用されている。発光ダイオードは、閾値デバイスではない、発光出力の温度変動が小さい、注入キャリア密度を少なくでき動作寿命の点て負担が少ないなど、半導体レーザに比べて、駆動回路が簡単で使いやすく、信頼性も高いなどの特長を有している。
【０００３】
図７は、従来の代表的な発光ダイオードの駆動回路の構成図である。図７に示すように、この駆動回路は、（ａ）駆動指示信号ＤＴを入力し、駆動指示信号ＤＴが発光指示レベルで発光ダイオード９９０に電流を流し、駆動指示信号ＤＴが消光指示レベルで発光ダイオード９９０に電流を流さない出力バッファ回路９１０と、（ｂ）駆動信号ＤＴが発光指示レベルから消光指示レベルに遷移したときの、発光ダイオード９９０の残留電荷の引き抜きを行うｐｎｐ型のシャントトランジスタ９２０と、（ｃ）第１の端子がシャントトランジスタ９２０のベース端子に接続されるとともに、第２の端子が出力バッファ回路９１０の入力端子に接続された容量素子９３０とを備える。
【０００４】
そして、駆動指示信号ＤＲＶの発光指示レベルおよび消光指示ベルに忠実にＬＥＤ９９０の電流の駆動／非駆動を制御し、ＬＥＤ９９０の発光および消光を制御する。
【０００５】
【発明が解決しようとする課題】
従来の発光ダイオードの駆動回路は上記のように構成され、駆動指示信号Ｄに忠実に発光ダイオードの電流の駆動／非駆動を制御する。
【０００６】
しかし、駆動信号が発光指示レベルと消光指示レベルとの２レベルを遷移する場合、発光ダイオードの発光時間を電流駆動時の定常発光強度の５０％の強度となる時間の幅として定義して、発光時間を計測すると、発光指示レベルの継続時間よりも発光ダイオードの発光時間のほうが、僅か（最大でも１ｎｓｅｃ）ではあるが短くなる。すなわち、従来の発光ダイオードの駆動回路では、デジタル形式の電気信号の波形をデジタル形式の光信号で忠実には再現できていなかった。
【０００７】
こうした波形の不再現は、伝送するデジタル信号の伝送速度が比較的遅い場合には問題とはならないが、１００Ｍｂｐｓ程度以上の高速デジタル伝送では大きな問題となる。
【０００８】
本発明は、上記を鑑みてなされたものであり、デジタル形式の電気信号の波形をデジタル形式の光信号でより忠実に再現できる発光ダイオードの駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１の発光ダイオードの駆動回路は、発光指示レベルと消光指示レベルとを遷移する駆動指示信号を入力して、発光ダイオードの駆動信号を生成する発光ダイオードの駆動回路であって、（ａ）互いに直列に接続されたＭ個（Ｍ≧２）の遅延回路を含み、その第１段の遅延回路に駆動指示信号を入力し、Ｍビットの遅延指示信号の論理状態に応じた遅延時間だけこの駆動指示信号の遷移のタイミングを遅延させて第Ｍ段の遅延回路から出力する可変遅延回路部と、（ｂ）この駆動信号を可変遅延回路部の最小遅延時間と略同一の遅延時間だけ遅延させ、低インピーダンスで出力するバッファ回路部と、（ｃ）前記バッファ回路部の出力と前記可変遅延回路部の出力の論理和を算出する論理和回路と、（ｄ）前記論理和回路の出力に応じて発光ダイオードを駆動する駆動信号を出力する駆動信号出力回路と、を備え、前記遅延回路のそれぞれは、低インピーダンスの出力を有するバッファ回路と排他的論理和回路の並列接続回路を有し、バッファ回路の入力端子と排他的論理和回路の一方の入力端子がこの遅延回路の入力に接続し、このバッファ回路の出力端子と排他的論理和回路の出力端子との間に容量素子が接続され、バッファ回路の出力端子がこの遅延回路の出力に接続されており、排他的論理和回路の他方の入力端子に前記Ｍビットの遅延指示信号のうちこの遅延回路に固有の１ビットが入力される、ことを特徴とする。
【００１０】
請求項１の発光ダイオードの駆動回路では、発光指示レベルと消光指示レベルとを遷移する駆動指示信号が可変遅延回路および論理和回路に入力される。
【００１１】
可変遅延回路部では、駆動指示信号が入力されるとともに、１ビット以上のデジタル態様で表現された遅延指示信号が入力される。そして、遅延指示信号が担ったデジタル値に応じた遅延時間だけ、入力した駆動信号を遅延させて、論理和回路へ向けて出力する。
【００１２】
遅延指示信号がＮビット形式であれば、最大遅延時間ＴＤMAXと最小遅延時間ＴＤMINとの差ΔＴＤとしたとき、
Δｔｄ＝ΔＴＤ／（２N−１）
で定義される時間分解能Δｔｄで遅延時間の制御が可能である。例えば、遅延指示信号を２ビット形式とし、ΔＴＤを６００ｐｓｅｃとした場合には、時間分解能Δｔｄを２００ｐｓｅｃとすることができる。
【００１３】
論理和回路は、駆動指示信号と可変遅延回路部の出力信号との発光指示レベルに関する論理和を算出して出力する。この結果、論理和回路から出力される信号では、発光指示レベルの継続時間が、元の駆動指示信号における発光指示レベルの継続時間よりも、可変遅延回路部で付与された遅延時間分だけ長くなっている。
【００１４】
論理和回路からの出力信号は駆動信号出力回路に入力され、駆動信号出力回路は、発光指示が有意の場合に電流を駆動し、発光指示が非有意、すなわち、消光指示が有意の場合に電流を駆動しない駆動信号を発光ダイオードに向けて出力する。上述のように、論理和回路からの出力信号では、発光指示が有意の時間が駆動指示信号における発光指示レベルの継続時間よりも、可変遅延回路部で付与された遅延時間だけ長くなっているので、発光ダイオードに電流を駆動する時間が駆動指示信号における発光指示レベルの継続時間よりも、可変遅延回路部で付与された遅延時間だけ長くなる。
【００１５】
この結果、可変遅延回路部に対して、所定時間の遅延指示を与えることにより、デジタル形式の電気信号の波形、すなわち、駆動指示信号の波形をデジタル形式の光信号で忠実に再現することができる。
【００１７】
この発光ダイオードの駆動回路では、可変遅延回路部が遅延指示信号の夫々のビット信号ごとに応じて遅延回路を備える。そして、遅延指示信号が複数（＝Ｎ）ビットであれば、各遅延回路での遅延時間を、夫々、達成する時間分解能Δｔｄに関して２ｉ−１（ｉ＝１〜Ｎ）倍とするとともに、遅延回路を直列に接続することが好適である。こうすると、遅延時間幅ΔＴＤ（＝（２Ｎ−１）Δｔｄ）および時間分解能Δｔｄで遅延時間を設定することができる。
【００１８】
請求項２の発光ダイオードの駆動回路の各遅延回路では、駆動指示信号はバッファ回路と２入力の排他論理和の第１の入力端子に入力される。バッファ回路は、駆動指示信号を低インピーダンス化して出力する。
【００１９】
排他論理和回路では、第２の入力端子に遅延指示信号を構成する特定の１ビット信号が入力される。この特定の１ビット信号は、排他論理和回路にとって論理「１」または論理「０」の情報を担っている。
【００２０】
特定の１ビット信号が論理「０」の場合には、排他論理和回路は単なるバッファとして動作し、入力した駆動指示信号をそのままの形態で出力する。すなわち、バッファ回路の出力と排他論理和回路の出力とは同一の形態となる。この結果、バッファ回路の出力と排他論理和回路の出力との間の容量素子に印加される電圧は常に０Ｖであり、遅延は発生しない。
【００２１】
特定の１ビット信号が論理「１」の場合には、排他論理和回路はインバータとして動作し、入力した駆動指示信号を反転して出力する。すなわち、バッファ回路の出力と排他論理和回路の出力とは逆の位相を有することになる。この結果、バッファ回路の出力と排他論理和回路の出力との間の容量素子に電荷が充電されるが、この充電時間に応じた遅延が発生する。バッファ回路と排他論理和回路の構成を同一とした場合、充電時間、ひいては、遅延時間は容量素子の容量値によって変化する。
【００２２】
この発光ダイオードの駆動回路は、駆動指示信号が入力され、この駆動指示信号を低インピーダンスで論理和回路に向けて遅延させて出力するバッファ回路部を更に備えることを特徴とする。
【００２３】
この発光ダイオードの駆動回路では、論理和回路に駆動指示信号を入力するにあたって、バッファ回路部を介している。したがって、理想に近い信号形態で論理和回路という論理演算回路に駆動指示信号が入力される。
【００２４】
この発光ダイオードの駆動回路は、バッファ回路部での信号の遅延時間は、可変遅延回路部での最小遅延時間と略同一であることを特徴とする。
【００２５】
この発光ダイオードの駆動回路では、バッファ回路部での信号遅延時間と、可変遅延回路部での信号の最小遅延時間、例えば、遅延を意図しない場合にも発生する信号伝搬時間とが略同一であるので、発光ダイオードの電流駆動時間を０から始めて、意図した時間だけ延長することができる。
【００２６】
なお、この発光ダイオードの駆動回路を実現するのには、例えば、直列接続された遅延回路のバッファ回路と同一構成のバッファ回路を遅延回路と同数だけ直列接続してバッファ回路部を構成すればよい。
【００２７】
【発明の実施の形態】
以下、添付図面を参照して本発明の発光ダイオードの駆動回路の実施の形態を説明する。なお、図面の説明にあたって同一の要素には同一の符号を付し、重複する説明を省略する。
【００２８】
（第１実施形態）
図１は、本発明の第１実施形態の発光ダイオードの駆動回路の構成図である。図１に示すように、この回路は、（ａ）駆動指示信号ＤＴを入力し、低インピーダンスで出力するバッファ回路部１１０と、（ｂ）駆動指示信号ＤＴを入力し、１ビットのデジタル態様で表現された遅延指示信号ＤＬＹが有意の場合に遅延時間ＴDだけ、入力信号である駆動指示信号ＤＴを遅延させて出力する可変遅延回路部２１０と、（ｂ）バッファ回路部１１０からの出力信号Ｄ１１と可変遅延回路部２１０からの出力信号Ｄ１２とを入力し、発光指示レベルに関するの論理和を算出して出力する論理和回路３００と、（ｃ）論理和回路３００からの出力信号Ｄ１３を入力し、論理和回路３００からの出力信号Ｄ１３に応じて発光ダイオードを駆動する駆動信号を出力する駆動信号出力回路４００とを備える。
【００２９】
バッファ回路部１１０はバッファ回路１１１を備える。
【００３０】
可変遅延回路２１０は、（i）駆動指示信号ＤＴを入力し、低インピーダンスで出力するバッファ回路２１１と、（ii）駆動指示信号ＤＴおよび遅延指示信号信号ＤＬＹを入力し、排他論理和を算出して出力する排他論理和回路２１２と、（iii）第１の端子がバッファ回路２１１の出力端子と接続され、第２の端子が排他論理和回路２１２の出力端子に接続され、遅延指示信号ＤＬＹが担った遅延時間指示に応じた容量Ｃ１を有する容量素子２１３とを備える。
【００３１】
なお、バッファ回路１１１の信号伝搬時間とバッファ回路２１１の信号伝搬時間とは略同一である。
【００３２】
本実施形態の発光ダイオードの駆動回路では、以下のようにして、入力した駆動指示信号ＤＴおよび遅延指示信号ＤＬＹから、発光ダイオード９００の駆動信号ＤＲＶを生成する。図２は、本実施形態の発光ダイオードの駆動回路の動作を示すタイミングチャートである。図２においては、駆動指示信号ＤＴでは、発光指示レベルが論理「１」であり、消光指示レベルが論理「０」である。また、遅延指示信号ＤＬＹでは、遅延有指示レベルが論理「１」であり、遅延無指示レベルが論理「０」である。また、駆動信号ＤＲＶでは、電流駆動状態が論理「１」であり、電流非駆動状態が論理「０」である。以後、論理「１」および論理「０」を夫々単に「１」および「０」とも記す。なお、図２では、各素子の信号伝搬時間を略０としている。
【００３３】
まず、遅延指示信号ＤＬＹが「０」の場合を説明する。この場合、排他論理和回路２１２は単なるバッファ回路として機能する。すなわち、バッファ回路２１１の出力と排他論理和回路２１２の出力とは略同一波形となる。この結果、バッファ回路２１１の出力と排他論理和回路２１２の出力と
の間の容量素子２１３に印加される電圧は常に０Ｖであり、遅延は発生しない。
【００３４】
この状態で、駆動指示信号ＤＴが「０」から「１」へ遷移すると、バッファ回路部１１０の出力信号Ｄ１１が「０」から「１」へ遷移するが、この遷移タイミングと略同一のタイミングで可変遅延回路部２１０の出力信号Ｄ１２が「０」から「１」へ遷移する。そして、信号Ｄ１１と信号Ｄ１２の論理和である論理和回路３００の出力信号Ｄ１３が「０」から「１」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「０」から「１」へ遷移させて電流駆動を開始する。
【００３５】
一方、駆動指示信号ＤＴが「１」から「０」へ遷移すると、バッファ回路部１１０の出力信号Ｄ１１が「１」から「０」へ遷移するが、この遷移タイミングと略同一のタイミングで可変遅延回路部２１０の出力信号Ｄ１２が「１」から「０」へ遷移する。そして、信号Ｄ１１と信号Ｄ１２の論理和である論理和回路３００の出力信号Ｄ１３が「１」から「０」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「１」から「０」へ遷移させて電流駆動を終了する。
【００３６】
したがって、駆動指示信号ＤＴの「１」の継続時間、すなわち、発光指示レベルの継続時間Ｔ1と同一の時間にわたって、駆動信号出力回路４００が発光ダイオード９００の電流を駆動する。
【００３７】
次に、遅延指示信号ＤＬＹが論理「１」の場合を説明する。この場合、排他論理和回路２１２はインバータ回路として機能する。すなわち、バッファ回路２１１の出力と排他論理和回路２１２の出力とは逆の位相を有することになる。この結果、バッファ回路２１１の出力と排他論理和回路２１２の出力との間の容量素子２１３に電荷が充電されるが、この充電時間に応じた遅延時間ＴDが発生する。
【００３８】
この状態で、駆動指示信号ＤＴが「０」から「１」へ遷移すると、バッファ回路部１１０の出力信号Ｄ１１が「０」から「１」へ遷移するが、この遷移タイミングから遅延時間ＴＤの後、可変遅延回路部２１０の出力信号Ｄ１２が「０」から「１」へ遷移する。そして、信号Ｄ１１の「０」から「１」への遷移に同期して、信号Ｄ１と信号Ｄ１２の論理和である論理和回路３００の出力信号Ｄ１３が、「０」から「１」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「０」から「１」へ遷移させて電流駆動を開始する。
【００３９】
一方、駆動指示信号ＤＴが「１」から「０」へ遷移すると、バッファ回路部１１０の出力信号Ｄ１１が「１」から「０」へ遷移するが、この遷移タイミングから遅延時間ＴDの後、可変遅延回路部２１０の出力信号Ｄ１２が「１」から「０」へ遷移する。そして、信号Ｄ１２の「１」から「０」への遷移に同期して、信号Ｄ１１と信号Ｄ１２の論理和である論理和回路３００の出力信号Ｄ１３が、「１」から「０」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「１」から「０」へ遷移させて電流駆動を終了する。
【００４０】
したがって、駆動指示信号ＤＴの「１」の継続時間、すなわち、発光指示レベルの継続時間Ｔ2に時間ＴDを加えた時間（Ｔ2＋ＴD）にわたって、駆動信号出力回路４００が発光ダイオード９００の電流を駆動する。
【００４１】
以上のように、本実施形態の発光ダイオードの駆動回路では、遅延指示信号をデジタル的に変化させることにより、デジタル形式の駆動指示信号の波形を、忠実度を向上して、デジタル形式の光信号で再現することができる。
【００４２】
例えば、従来の駆動回路で、駆動指示信号の発光指示レベルの継続時間と発光ダイオードの発光時間との差が最大７００ｐｓｅｃであり得る場合には、ＴＤを４６７ｐｓｅｃとし、遅延指示信号ＤＬＹの値を選択することにより、駆動指示信号の発光指示レベルの継続時間と発光ダイオードの発光時間との差を最大約２３３ｐｓｅｃとすることができる。
【００４３】
（第２実施形態）
図３は、本発明の第２実施形態の発光ダイオードの駆動回路の構成図である。図３に示すように、この回路は、（ａ）駆動指示信号ＤＴを入力し、低インピーダンスで出力するバッファ回路部１２０と、（ｂ）駆動指示信号ＤＴを入力し、２ビットのデジタル態様で表現された遅延指示信号ＤＬＹ（ＤＬＹ１，ＤＬＹ２）に応じた遅延時間だけ、入力信号である駆動指示信号ＤＴを遅延させて出力する可変遅延回路部２２０と、（ｂ）バッファ回路部１２０からの出力信号Ｄ２１と可変遅延回路部２２０からの出力信号Ｄ２２とを入力し、発光指示レベルに関するの論理和を算出して出力する論理和回路３００と、（ｃ）論理和回路３００からの出力信号Ｄ２３を入力し、論理和回路３００からの出力信号Ｄ２３に応じて発光ダイオードを駆動する駆動信号を出力する駆動信号出力回路４００とを備える。
【００４４】
バッファ回路部１２０は、（i）駆動指示信号ＤＴを入力するバッファ回路１１１1と、（ii）バッファ回路１１１1と直列に接続されたバッファ回路１１１2とを備える。
【００４５】
可変遅延回路２２０は、（i）遅延指示信号ＤＬＹ１に応じた遅延時間だけ、駆動指示信号ＤＴを遅延させて出力する遅延回路２２４と、（ii）遅延指示信号ＤＬＹ２に応じた遅延時間だけ、遅延回路２２４の出力信号を遅延させて出力する遅延回路２２９とを備える。
【００４６】
遅延回路２２４は、（i）駆動指示信号ＤＴを入力し、低インピーダンスで出力するバッファ回路２１１と、（ii）駆動指示信号ＤＴおよび遅延指示信号信号ＤＬＹを入力し、排他論理和を算出して出力する排他論理和回路２１２と、（iii）第１の端子がバッファ回路２１１の出力端子と接続され、第２の端子が排他論理和回路２１２の出力端子に接続され、遅延指示信号ＤＬＹ１が担った遅延時間指示に応じた容量Ｃ２を有する容量素子２２３とを備える。
【００４７】
遅延回路２２９は、（i）遅延回路２２４の出力信号を入力し、低インピーダンスで出力するバッファ回路２１１と、（ii）駆動指示信号ＤＴおよび遅延指示信号信号ＤＬＹを入力し、排他論理和を算出して出力する排他論理和回路２１２と、（iii）第１の端子がバッファ回路２１１の出力端子と接続され、第２の端子が排他論理和回路２１２の出力端子に接続され、遅延指示信号ＤＬＹ２が担った遅延時間指示に応じた容量Ｃ３（＝２×Ｃ２）を有する容量素子２２３とを備える。
【００４８】
なお、バッファ回路１１１の信号伝搬時間とバッファ回路２１１との信号伝搬時間とは略同一である。
【００４９】
本実施形態の発光ダイオードの駆動回路では、以下のようにして、入力した駆動指示信号ＤＴおよび遅延指示信号ＤＬＹから、発光ダイオード９００の駆動信号ＤＲＶを生成する。図４は、本実施形態の発光ダイオードの駆動回路の動作を示すタイミングチャートである。図４においては、駆動指示信号ＤＴでは、発光指示レベルが論理「１」であり、消光指示レベルが論理「０」である。また、遅延指示信号ＤＬＹ１、ＤＬＹ２では、遅延有指示レベルが論理「１」であり、遅延無指示レベルが論理「０」である。また、駆動信号ＤＲＶでは、電流駆動状態が論理「１」であり、電流非駆動状態が論理「０」である。以後、論理「１」および論理「０」を夫々単に「１」および「０」とも記す。なお、図４では、各素子の信号伝搬時間を略０としている。
【００５０】
まず、遅延指示信号（ＤＬＹ１，ＤＬＹ２）が（０，０）の場合を説明する。この場合、遅延回路２２４および遅延回路２２９の排他論理和回路２１２は単なるバッファ回路として機能する。すなわち、バッファ回路２１１の出力と排他論理和回路２１２の出力とは略同一波形となる。この結果、バッファ回路２１１の出力と排他論理和回路２１２の出力との間の容量素子２２３および容量素子２２８に印加される電圧は常に０Ｖであり、遅延は発生しない。
【００５１】
この状態で、駆動指示信号ＤＴが「０」から「１」へ遷移すると、バッファ回路部１２０の出力信号Ｄ２１が「０」から「１」へ遷移するが、この遷移タイミングと略同一のタイミングで可変遅延回路部２２０の出力信号Ｄ２２が「０」から「１」へ遷移する。そして、信号Ｄ２１と信号Ｄ２２の論理和である論理和回路３００の出力信号Ｄ２３が「０」から「１」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「０」から「１」へ遷移させて電流駆動を開始する。
【００５２】
一方、駆動指示信号ＤＴが「１」から「０」へ遷移すると、バッファ回路部１２０の出力信号Ｄ２１が「１」から「０」へ遷移するが、この遷移タイミングと略同一のタイミングで可変遅延回路部２２０の出力信号Ｄ２２が「１」から「０」へ遷移する。そして、信号Ｄ２１と信号Ｄ２２の論理和である論理和回路３００の出力信号が「１」から「０」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「１」から「０」へ遷移させて電流駆動を終了する。
【００５３】
したがって、駆動指示信号ＤＴの「１」の継続時間、すなわち、発光指示レベルの継続時間Ｔ1と同一の時間にわたって、駆動信号出力回路４００が発光ダイオード９００の電流を駆動する。
【００５４】
次に、遅延指示信号（ＤＬＹ１，ＤＬＹ２）が（１，０）の場合を説明する。この場合、遅延回路２２４の排他論理和回路２１２はインバータ回路として機能し、遅延回路２２９の排他論理和回路２１２は単なるバッファ回路として機能する。すなわち、遅延回路２２４のバッファ回路２１１の出力と排他論理和回路２１２の出力とは逆の位相を有することになる。この結果、バッファ回路２１１の出力と排他論理和回路２１２の出力との間の容量素子２２３に電荷が充電され、この充電時間に応じた遅延時間ＴD1が発生する。
【００５５】
この状態で、駆動指示信号ＤＴが「０」から「１」へ遷移すると、バッファ回路部１２０の出力信号Ｄ２１が「０」から「１」へ遷移するが、この遷移タイミングから遅延時間ＴD1の後、可変遅延回路部２２０の出力信号Ｄ２２が「０」から「１」へ遷移する。そして、信号Ｄ２１の「０」から「１」への遷移に同期して、信号Ｄ２１と信号Ｄ２２の論理和である論理和回路３００の出力信号Ｄ２３が、「０」から「１」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「０」から「１」へ遷移させて電流駆動を開始する。
【００５６】
一方、駆動指示信号ＤＴが「１」から「０」へ遷移すると、バッファ回路部１２０の出力信号Ｄ２１が「１」から「０」へ遷移するが、この遷移タイミングから遅延時間ＴD1の後、可変遅延回路部２２０の出力信号Ｄ２２が「１」から「０」へ遷移する。そして、信号Ｄ２２の「１」から「０」への遷移に同期して、信号Ｄ２１と信号Ｄ２２の論理和である論理和回路３００の出力信号Ｄ２３が、「１」から「０」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「１」から「０」へ遷移させて電流駆動を終了する。
【００５７】
したがって、駆動指示信号ＤＴの「１」の継続時間、すなわち、発光指示レベルの継続時間Ｔ2に時間ＴD1を加えた時間（Ｔ2＋ＴD1）にわたって、駆動信号出力回路４００が発光ダイオード９００の電流を駆動する。
【００５８】
次に、遅延指示信号（ＤＬＹ１，ＤＬＹ２）が（０，１）の場合を説明する。この場合、遅延回路２２４の排他論理和回路２１２は単なるバッファ回路として機能し、遅延回路２２９の排他論理和回路２１２はインバータ回路として機能する。すなわち、遅延回路２２９のバッファ回路２１１の出力と排他論理和回路２１２の出力とは逆の位相を有することになる。この結果、バッファ回路２１１の出力と排他論理和回路２１２の出力との間の容量素子２２８に電荷が充電され、この充電時間に応じた遅延時間ＴD2（＝２×ＴD1）が発生する。
【００５９】
この状態で、駆動指示信号ＤＴが「０」から「１」へ遷移すると、バッファ回路部１２０の出力信号Ｄ２１が「０」から「１」へ遷移するが、この遷移タイミングから遅延時間ＴD2の後、可変遅延回路部２２０の出力信号Ｄ２２が「０」から「１」へ遷移する。そして、信号Ｄ２１の「０」から「１」への遷移に同期して、信号Ｄ２１と信号Ｄ２２の論理和である論理和回路３００の出力信号Ｄ２３が、「０」から「１」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「０」から「１」へ遷移させて電流駆動を開始する。
【００６０】
一方、駆動指示信号ＤＴが「１」から「０」へ遷移すると、バッファ回路部１２０の出力信号Ｄ２１が「１」から「０」へ遷移するが、この遷移タイミングから遅延時間ＴD2の後、可変遅延回路部２２０の出力信号Ｄ２２が「１」から「０」へ遷移する。そして、信号Ｄ２２の「１」から「０」への遷移に同期して、信号Ｄ２１と信号Ｄ２２の論理和である論理和回路３００の出力信号Ｄ２３が、「１」から「０」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「１」から「０」へ遷移させて電流駆動を終了する。
【００６１】
したがって、駆動指示信号ＤＴの「１」の継続時間、すなわち、発光指示レベルの継続時間Ｔ2に時間ＴD2を加えた時間（Ｔ2＋ＴD2）にわたって、駆動信号出力回路４００が発光ダイオード９００の電流を駆動する。
【００６２】
次に、遅延指示信号（ＤＬＹ１，ＤＬＹ２）が（１，１）の場合を説明する。この場合、遅延回路２２４および遅延回路２２９の排他論理和回路２１２はインバータ回路として機能する。すなわち、遅延回路２２４および遅延回路２２９のバッファ回路２１１の出力と排他論理和回路２１２の出力とは逆の位相を有することになる。この結果、バッファ回路２１１の出力と排他論理和回路２１２の出力との間の容量素子２２３および２２８に電荷が充電され、この充電時間に応じた遅延時間（ＴD1＋ＴD2（＝３×ＴD1））が発生する。
【００６３】
この状態で、駆動指示信号ＤＴが「０」から「１」へ遷移すると、バッファ回路部１２０の出力信号Ｄ２１が「０」から「１」へ遷移するが、この遷移タイミングから遅延時間（ＴD1＋ＴD2）の後、可変遅延回路部２２０の出力信号Ｄ２２が「０」から「１」へ遷移する。そして、信号Ｄ２１の「０」から「１」への遷移に同期して、信号Ｄ２１と信号Ｄ２２の論理和である論理和回路３００の出力信号Ｄ２３が、「０」から「１」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「０」から「１」へ遷移させて電流駆動を開始する。
【００６４】
一方、駆動指示信号ＤＴが「１」から「０」へ遷移すると、バッファ回路部１２０の出力信号Ｄ２１が「１」から「０」へ遷移するが、この遷移タイミングから遅延時間（ＴD1＋ＴD2）の後、可変遅延回路部２２０の出力信号Ｄ２２が「１」から「０」へ遷移する。そして、信号Ｄ２２の「１」から「０」への遷移に同期して、信号Ｄ２１と信号Ｄ２２の論理和である論理和回路３００の出力信号Ｄ２３が、「１」から「０」へ遷移し、駆動信号出力回路４００が駆動信号ＤＲＶを「１」から「０」へ遷移させて電流駆動を終了する。
【００６５】
したがって、駆動指示信号ＤＴの「１」の継続時間、すなわち、発光指示レベルの継続時間Ｔ２に時間（ＴD1＋ＴD2）を加えた時間（Ｔ２＋ＴD1＋ＴD2）にわたって、駆動信号出力回路４００が発光ダイオード９００の電流を駆動する。
【００６６】
以上のように、本実施形態の発光ダイオードの駆動回路では、遅延指示信号（ＤＬＹ１，ＤＬＹ２）をデジタル的に変化させることにより、デジタル形式の駆動指示信号の波形を、忠実度を第１実施形態よりも更に向上して、デジタル形式の光信号で再現することができる。
【００６７】
例えば、従来の駆動回路で、駆動指示信号の発光指示レベルの継続時間と発光ダイオードの発光時間との差が最大７００ｐｓｅｃであり得る場合には、ＴＤ１を２００ｐｓｅｃ、ＴＤ２を４００ｐｓｅｃとし、（ＤＬＹ１，ＤＬＹ２）値を選択することにより、駆動指示信号の発光指示レベルの継続時間と発光ダイオードの発光時間との差を最大１００ｐｓｅｃとすることができる。
【００６８】
（第３実施形態）
図５は、本発明の第３実施形態の発光ダイオードの駆動回路の構成図である。品実施形態の回路は、第２実施形態の回路の信号を差動型としたものである。図５に示すように、この回路は、（ａ）駆動指示信号ＤＴを入力し、低インピーダンスで出力するバッファ回路部１３０と、（ｂ）駆動指示信号ＤＴを入力し、２ビットのデジタル態様で表現された遅延指示信号ＤＬＹ（ＤＬＹ１，ＤＬＹ２）に応じた遅延時間だけ、入力信号である駆動指示信号ＤＴを遅延させて出力する可変遅延回路部２３０と、（ｂ）バッファ回路部１３０からの出力信号Ｄ２１と可変遅延回路部２３０からの出力信号Ｄ２２とを入力し、発光指示レベルに関するの論理和を算出して出力する論理和回路３３０と、（ｃ）論理和回路３３０からの出力信号Ｄ２３を入力し、論理和回路３３０からの出力信号Ｄ２３に応じて発光ダイオードを駆動する駆動信号を出力する駆動信号出力回路４３０とを備える。
【００６９】
バッファ回路部１３０は、（i）駆動指示信号ＤＴを入力するバッファ回路１３１1と、（ii）バッファ回路１３１1と直列に接続されたバッファ回路１３１2とを備える。
【００７０】
可変遅延回路２３０は、（i）遅延指示信号ＤＬＹ１に応じた遅延時間だけ、駆動指示信号ＤＴを遅延させて出力する遅延回路２３４と、（ii）遅延指示信号ＤＬＹ２に応じた遅延時間だけ、遅延回路２３４の出力信号を遅延させて出力する遅延回路２２９とを備える。
【００７１】
遅延回路２３４は、（i）駆動指示信号ＤＴを入力し、低インピーダンスで出力するバッファ回路２３１と、（ii）駆動指示信号ＤＴおよび遅延指示信号信号ＤＬＹ１を入力し、排他論理和を算出して出力する排他論理和回路２３２と、（iii）第１の端子がバッファ回路２３１の出力端子と接続され、第２の端子が排他論理和回路２３２の出力端子に接続され、遅延指示信号ＤＬＹ１が担った遅延時間指示に応じた容量Ｃ４を有する容量素子２３３1および容量素子２３３2とを備える。
【００７２】
図６は、遅延回路２３４の詳細回路構成例を示す。図６の回路に代表されるように、本発明の発光ダイオードの駆動回路は、集積回路化が可能である。
【００７３】
遅延回路２３９は、（i）遅延回路２３４の出力信号ＤＴを入力し、低インピーダンスで出力するバッファ回路２３１と、（ii）駆動指示信号ＤＴおよび遅延指示信号信号ＤＬＹ２を入力し、排他論理和を算出して出力する排他論理和回路２３２と、（iii）第１の端子がバッファ回路２３１の出力端子と接続され、第２の端子が排他論理和回路２３２の出力端子に接続され、遅延指示信号ＤＬＹ２が担った遅延時間指示に応じた容量Ｃ５（＝２×Ｃ４）を有する容量素子２３８1および容量素子２３８2とを備える。
【００７４】
なお、バッファ回路１３１の信号伝搬時間とバッファ回路２３１との信号伝搬時間とは略同一である。
【００７５】
本実施形態の回路は、第２実施形態と同様に動作する。そして、第２実施形態と同様に、遅延指示信号（ＤＬＹ１，ＤＬＹ２）をデジタル的に変化させることにより、デジタル形式の駆動指示信号の波形を、忠実度を第１実施形態よりも更に向上して、デジタル形式の光信号で再現することができる。
【００７６】
例えば、従来の駆動回路で、駆動指示信号の発光指示レベルの継続時間と発光ダイオードの発光時間との差が最大７００ｐｓｅｃであり得る場合には、第２実施形態と同様に、ＴD1を２００ｐｓｅｃ、ＴD2を４００ｐｓｅｃとし、（ＤＬＹ１，ＤＬＹ２）値を選択することにより、駆動指示信号の発光指示レベルの継続時間と発光ダイオードの発光時間との差を最大１００ｐｓｅｃとすることができる。
【００７７】
本発明は、上記の実施形態に限定されるものではなく変形が可能である。例えば、上記の実施形態では、遅延指示信号を１ビットまたは２ビット信号としたが、３ビット以上の構成とし、各ビットに応じた遅延回路を配設することが可能である。こうした場合、デジタル形式の駆動指示信号の波形を、忠実度を上記実施形態よりも更に向上して、デジタル形式の光信号で再現することができる。
【００７８】
【発明の効果】
以上、詳細に説明した通り、本発明の発光ダイオードの駆動回路によれば、１ビット以上のデジタル態様で表現された遅延指示信号に応じた遅延時間だけ、発光指示レベルから前記消光レベルへの遷移のタイミングを遅延させて出力する可変遅延回路部によって駆動指示信号を遅延させ、この遅延信号と元の駆動信号とについて、発光指示レベルに関するの論理和を算出して駆動信号としたので、デジタル形式の駆動指示信号の波形を、忠実度を向上して、デジタル形式の光信号で再現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の発光ダイオードの駆動回路の回路構成図である。
【図２】本発明の第１実施形態の発光ダイオードの駆動回路の動作のタイミングチャートである。
【図３】本発明の第２実施形態の発光ダイオードの駆動回路の回路構成図である。
【図４】本発明の第２実施形態の発光ダイオードの駆動回路の動作のタイミングチャートである。
【図５】本発明の第２実施形態の発光ダイオードの駆動回路の回路構成図である。
【図６】本発明の第２実施形態の発光ダイオードの駆動回路の遅延回路の回路構成図である。
【図７】従来の発光ダイオードの駆動回路の回路構成図である。
【符号の説明】
１１０，１２０，１３０…バッファ回路部、１１１，１２１，１３１…バッファ回路、２１０，２２０，２３０…可変遅延回路部、２２４，２２９，２３４，２３９…遅延回路、２１１，２２１，２３１…バッファ回路、２１２，２２２，２３２…排他論理和回路、２１３，２２３，２２８，２３３，２３８…容量素子、３００，３３０…論理和回路、４００，４３０…駆動信号出力回路。
【図１】
0003867322.tif 000002
【図２】
0003867322.tif 000003
【図３】
0003867322.tif 000004
【図４】
0003867322.tif 000005
【図５】
0003867322.tif 000006
【図６】
0003867322.tif 000007
【図７】
0003867322.tif 000008