(57)【特許請求の範囲】
【請求項１】
出力電圧値を設定するための指令電圧と出力電圧に応じた帰還電圧とを比較し、指令電圧に応じた出力電圧が得られるように動作する電源部と、
この電源部の出力側に接続された出力コンデンサと、
前記指令電圧と前記帰還電圧との２入力を差動増幅するとともにスルーレートが前記２入力の差が大きいほど高くなる演算増幅器と、前記出力コンデンサと並列に接続され、前記演算増幅器の出力によりオンに駆動されるスイッチとを有して、前記指令電圧の変更に前記帰還電圧が前記電源部のみの場合よりも素早く追従するように動作する出力電圧設定補助回路部と、
を備えることを特徴とする電源装置。
【請求項２】
前記２入力のいずれかを、前記指令電圧側が相対的に高くなる極性のオフセット電圧を持たせた入力とすることを特徴とする、請求項１に記載の電源装置。
【請求項３】
前記演算増幅器は、前記２入力を差動増幅する差動増幅器と、前記２入力の差に応じて前記差動増幅器の定電流を増加させる相互コンダクタンス増幅器とを有していることを特徴とする、請求項１に記載の電源装置。
【請求項４】
前記電源部はスイッチング電源部であり、その電源部の出力点は電源電圧とグランド間に直列接続された出力トランジスタの接続点であり、この接続点と前記出力コンデンサとの間に平滑コイルを有していることを特徴とする、請求項1乃至３のいずれかに記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、指令電圧変更時の出力電圧応答性を改善した電源装置に関する。
【０００２】
【従来の技術】
電源電圧をそれより低い電圧に変換して出力する電源装置として、高い効率が得られるスイッチング電源装置が広く使用されている。このスイッチング電源装置は、スイッチングに伴う出力電圧の断続を平滑するために、その出力側に平滑コイルとともに平滑用として機能する出力コンデンサを設けている。
【０００３】
この平滑コイルや出力コンデンサは、負荷が急変したときに出力電圧の応答を遅らせることになる。この応答遅れを改善するようにした電源装置が、例えば特開平１０−９８８７４号公報に開示されている。
【０００４】
図７は、この従来の応答遅れを改善した電源装置の全体構成を概略的に示す図である。図７において、スイッチング電源部１は、電池などの電源Ｂの電源電圧Ｖｉｎを、内部の基準電圧（図示せず）と出力電圧Ｖｏとの比較結果に応じて、スイッチングして、所定の幅のパルス出力に変換する。このパルス出力を平滑コイルＬｏ、出力コンデンサＣｏにより平滑し、所定の出力電圧Ｖｏを負荷３に供給する。ダイオードＤは、フライホイール用である。
【０００５】
この負荷３が急激に増加して出力電圧Ｖｏが低下したときの、設定された電圧への移行の遅れを補償するために、シリーズ電源部２がスイッチング電源部１に並列に設けられている。これにより、負荷の急増によって出力電圧Ｖｏが低下した場合には、シリーズ電源部２を介して速やかに電流が供給されるから、短い遅延時間で出力電圧Ｖｏを所定値に回復することができる。
【０００６】
【発明が解決しようとする課題】
この従来の電源装置では、一定の基準電圧で使用する場合には負荷の急激な変化にも遅滞なく応答して電圧を回復させることができるが、基準電圧を変えて出力電圧を変更可能なようにする場合には、シリーズ電源部２は電流供給能力しかないので、急速に出力電圧を低下させることはできなかった。
【０００７】
この放電の時間経過を示している図８を参照すると、同図（ａ）のように、時点ｔ１で基準電圧Ｖｒｅｆ１からそれより低い基準電圧Ｖｒｅｆ２に変更されると、負荷３による放電が遅いことと、平滑コイルＬｏによる逆起電力により、電流Ｉｏは同図（ｃ）のように徐々に少なくなる。出力電圧Ｖｏは同図（ｂ）のように、変更前の出力電圧Ｖｏ１から時間をかけて緩やかに低下していく。そして、時間Ｔ２と表示されている時間の後に、変更後の基準電圧Ｖｒｅｆ２に対応した出力電圧Ｖｏ２に変わることになる。なお、同図（ｃ）の電流波形のサイクルは出力トランジスタのスイッチング動作に対応している。
【０００８】
そこで、本発明は、出力コンデンサを備えている電源装置であって、出力電圧を変更可能とした場合に、設定された出力電圧に速やかに移行できる電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項1の電源装置は、出力電圧値を設定するための指令電圧と出力電圧に応じた帰還電圧とを比較し、指令電圧に応じた出力電圧が得られるように動作する電源部と、
この電源部の出力側に接続された出力コンデンサと、
前記指令電圧と前記帰還電圧との２入力を差動増幅するとともにスルーレートが前記２入力の差が大きいほど高くなる演算増幅器と、前記出力コンデンサと並列に接続され、前記演算増幅器の出力によりオンに駆動されるスイッチとを有して、前記指令電圧の変更に前記帰還電圧が前記電源部のみの場合よりも素早く追従するように動作する出力電圧設定補助回路部と、
を備えることを特徴とする。
【００１０】
この請求項１の電源装置によれば、指令電圧が低い電圧に変更された場合に、出力電圧設定補助回路部が出力コンデンサの充電電荷を、変更後の指令電圧に応じた出力電圧になるように放電する。出力コンデンサと並列にスイッチが設けられ、２入力の比較結果でそのスイッチがオンされるから、所定電圧レベルまでの放電を正確かつ容易に行える。従って、出力電圧は速やかに変更後の指令電圧に応じた電圧になる。また、オペアンプのスルーレートが２入力の差が大きいほど高くなるから、オペアンプの出力は早く立ち上がり、放電動作がより速く行われる。
【００１１】
請求項２の電源装置は、請求項１に記載の電源装置において、前記２入力のいずれかを、前記指令電圧側が相対的に高くなる極性のオフセット電圧を持たせた入力とすることを特徴とする。
【００１２】
この請求項２の電源装置によれば、出力電圧が指令電圧とオフセット電圧の和に達した時点で、スイッチのオフ動作が開始される。このオフセット電圧を適切に設定することにより、放電時の出力電圧のアンダーシュートを防止し、出力電圧を最短時間で所定値に設定することができる。
【００１５】
請求項３の電源装置は、請求項１に記載の電源装置において、前記オペアンプは、前記２入力を差動増幅する差動増幅器と、前記２入力の差に応じて前記差動増幅器の定電流を増加させる相互コンダクタンス増幅器とを有していることを特徴とする。
【００１６】
この請求項３の電源装置によれば、差動増幅器に相互コンダクタンス増幅器を付加することにより、２入力の差に応じてスルーレートを可変する比較器を実現することができる。
【００１７】
請求項４の電源装置は、請求項1乃至３のいずれかに記載の電源装置において、前記電源部はスイッチング電源部であり、その電源部の出力点は電源電圧とグランド間に直列接続された出力トランジスタの接続点であり、この接続点と前記出力コンデンサとの間に平滑コイルを有していることを特徴とする。
【００１８】
この請求項４の電源装置によれば、出力電圧を高くするときにはスイッチング電源部の駆動能力が高く、出力電圧を低くするときには本発明の出力電圧設定補助回路部により平滑コイルの出力側で出力電圧を変更するので、出力電圧を高速に切り替えることができる。
【００２１】
【発明の実施の形態】
以下、図面を参照して、本発明の電源装置の実施の形態について説明する。
【００２２】
図1は、本発明の第１の実施の形態に係る電源装置の全体構成図であり、また、図２及び図３は、その動作を説明するための図である。
【００２３】
図１において、スイッチングＤＣ／ＤＣ電源部１０は、電源電圧Ｖｉｎの電源とグランド間にＮ型ＭＯＳトランジスタ（以下、Ｎ型トランジスタ）Ｑ１とＮ型トランジスタＱ２とが直列に接続されているスイッチ回路を備えている。誤差増幅器ＯＰ２は、その非反転入力端子に指令電圧Ｖｄａｃが入力され、その反転入力端子に出力電圧Ｖｏまたはそれに比例した電圧がフィードバックされ、その差が増幅されて出力される。
【００２４】
発振器１１は、高周波（例えば数ｋＨｚ〜十数ｋＨｚ）の三角波信号などの発振出力を発生する。比較器Ｃｏｍｐは、発振器１１の発振出力が非反転入力端子に入力され、誤差増幅器ＯＰ２の誤差出力が反転入力端子に入力されて、その比較結果を出力する。ドライバ１２は、比較器Ｃｏｍｐの比較結果が入力され、その出力に応じてＮ型トランジスタＱ１とＮ型トランジスタＱ２とを互いに逆の状態になるようにオン・オフスイッチング制御する。
【００２５】
そのスイッチ回路の出力、即ち、Ｎ型トランジスタＱ１、Ｑ２の直列接続点の出力が、平滑コイルＬｏと出力コンデンサＣｏとにより平滑される。この出力コンデンサＣｏの充電電圧が出力電圧Ｖｏとして、負荷３０に供給される。
【００２６】
出力電圧指令回路部２０は、オペアンプ０Ｐ１と抵抗Ｒ１及びディジタル入力信号Ｄｉｎにしたがって抵抗値が変更される抵抗Ｒ２とから構成される。オペアンプＯＰ１の非反転入力端子に印加される基準電圧Ｖｒｅｆは一定値であり、ディジタル入力信号Ｄｉｎを変更することにより抵抗Ｒ２の値を変えて、出力される指令電圧Ｖｄａｃを変更する。
【００２７】
出力電圧設定補助回路部４０は、出力コンデンサＣｏの充電電荷を放電するための回路である。この出力電圧設定補助回路部４０は、出力コンデンサＣｏと並列に接続されたＮ型トランジスタＱ３と、反転出力をもつオペアンプＯＰ３で構成される比較器と、オフセット電圧Ｖｏｆｆのオフセット電圧源４１とから構成される。オペアンプＯＰ３の非反転入力端子には指令電圧Ｖｄａｃにオフセット電圧Ｖｏｆｆが加算された電圧が入力され、一方その反転入力端子には出力電圧Ｖｏ、即ちＮ型トランジスタＱ３のドレイン電圧が入力される。なお、オフセット電圧源４１は、反転入力端子側に逆極性で設けるようにしてもよい。
【００２８】
この図１の電源装置の動作を、図２〜図３をも参照して説明する。指令回路部２０からある任意の指令電圧ＶｄａｃがＤＣ／ＤＣ電源部１０に入力されると、指令電圧Ｖｄａｃと出力電圧Ｖｏとの差が誤差増幅器ＯＰ２でとられる。この差に応じた、発振器１１の発振出力との比較結果がドライバ１２に供給され、スイッチ回路のＮ型トランジスタＱ１、Ｑ２がオン・オフ制御される。この結果、指令電圧Ｖｄａｃに応じた出力電圧Ｖｏが負荷３０に供給される。指令電圧Ｖｄａｃが一定の値にあるときには、負荷３０の大きさが変動してもそれに追従してスイッチング制御が行われるから、常に一定の出力電圧が供給されるように動作する。
【００２９】
ところで、負荷側の要求によって、指令電圧Ｖｄａｃを変更することが必要になる場合がある。この場合、指令電圧Ｖｄａｃが高い方向に変更される場合には、電源電圧Ｖｉｎが出力電圧Ｖｏに比較して高いときにはコンデンサＣｏへの充電能力は高いから、比較的速やかに出力電圧を新しい指令電圧に対応させて変更することができる。なお、従来のように並列にシリーズ電源部を設ければ、高い出力電圧への移行をさらに高速にすることができる。
【００３０】
しかし、指令電圧Ｖｄａｃが低い方向に変更される場合には、事情が異なる。即ち、通常時には、負荷の大きさに見合った電流Ｉｏが図１中に矢印で示す方向に流れている。出力電圧Ｖｏを指令電圧Ｖｄａｃにあわせて低い値に変更するためには、出力コンデンサＣｏの充電電荷を放電する必要がある。
【００３１】
この放電経路は、負荷３０を介して放電する経路と、平滑コイルＬｏとＮ型トランジスタＱ２とを介して放電する経路とがあるが、これらの放電経路の放電能力はいずれも低い。
【００３２】
本発明では、出力電圧設定補助回路部４０を設けて、指令電圧Ｖｄａｃが高い値から低い値に変更される場合にも、出力電圧Ｖｏを変更後の指令電圧に応じた値に速やかに変更するものである。
【００３３】
その動作を具体的に説明すると、指令電圧Ｖｄａｃ１が低い指令電圧Ｖｄａｃ２に変更されると、指令電圧Ｖｄａｃ２とオフセット電圧Ｖｏｆｆとの加算電圧（Ｖｄａｃ２＋Ｖｏｆｆ）より、その時点の出力電圧Ｖｏ１の方が高くなる。したがって、反転出力型のオペアンプＯＰ３の出力はＨレベルになり、Ｎ型トランジスタＱ３はオンする。このＮ型トランジスタＱ３のオンにより出力コンデンサＣｏの充電電荷は急速に放電されるから、出力電圧Ｖｏは、速やかに低下する。
【００３４】
この動作状況を、図２をも参照して、説明する。同図（ａ）のように、時点ｔ１で指令電圧Ｖｄａｃが高い電圧Ｖｄａｃ１から低い電圧Ｖｄａｃ２に変更される。このときに、素早くＮ型トランジスタＱ３がオンするから、Ｎ型トランジスタＱ３のオン抵抗が負荷３０の抵抗に比べてかなり小さい場合には、同図（ｃ）のように、図１に示す電流Ｉｏは瞬間的に逆方向に大きく流れる。この電流Ｉｏの経路には、平滑コイルＬｏのような電流の変化を妨げるものはなく、かつその経路は負荷に比べてインピーダンスが低いから、出力コンデンサＣｏの充電電荷は速やかに放電される。
【００３５】
そして、出力電圧Ｖｏが、加算電圧（Ｖｄａｃ２＋Ｖｏｆｆ）に等しくなった時点で、オペアンプＯＰ３の出力はＬレベルに戻るから、Ｎ型トランジスタＱ３はオフし、その放電は終了する。
【００３６】
したがって、出力電圧Ｖｏは従来に比べて数分の１〜数十分の１程度の短い時間Ｔ１（Ｔ１≪Ｔ２）で、変更前の出力電圧Ｖｏ１から、変更後の指令電圧Ｖｄａｃ２に応じた出力電圧Ｖｏ２に変更される。
【００３７】
また、オフセット電圧Ｖｏｆｆは、その放電終了時のオペアンプＯＰ３やＮ型トランジスタＱ３の動作遅延時間に見合った、微少な電圧値に設定されている。
【００３８】
このオフセット電圧Ｖｏｆｆを設けない場合には、オペアンプＯＰ３やＮ型トランジスタＱ３の動作遅延によって、図３（ｂ）に示されるように、出力電圧Ｖｏは目標値Ｖｏ２より一旦小さくなり、その後目標値Ｖｏ２に向かって再上昇する、いわゆるアンダーシュート現象が発生してしまう。この場合には、再上昇に伴う余分な時間を要するから、出力電圧Ｖｏが目標値Ｖｏ２に達するのにやや長い時間Ｔ１ｕ（Ｔ１＜Ｔ１ｕ＜Ｔ２）が掛かってしまう。
【００３９】
これに対して、オフセット電圧源４１を設け、そのオフセット電圧Ｖｏｆｆを、オペアンプＯＰ３やＮ型トランジスタＱ３の動作遅延時間を考慮した電圧値に設定することにより、図２（ｂ）や図３（ａ）のように、アンダーシュート現象の発生を避けて、極めて短い時間Ｔ１で変更後の指令電圧Ｖｄａｃ２に応じた出力電圧Ｖｏ２が得られる。
【００４０】
次に、図４は、本発明の第２の実施の形態に係る、スルーレートを可変にしたオペアンプＯＰ３の構成を示す図であり、図５は、図４のオペアンプに用いられる相互コンダクタンス増幅器（以下、ｇｍアンプ）の構成を示す図である。また、図６は、図４のオペアンプを用いた場合の、動作を説明するための図である。
【００４１】
図４において、オペアンプＯＰ３は、差動増幅器４２とｇｍアンプ４４とを有している。差動増幅器４２は、加算電圧（Ｖｄａｃ＋Ｖｏｆｆ）と出力電圧Ｖｏが入力され、それらの差電圧を増幅して出力する。その差動増幅器４２の一構成例は、図に示されるように、それぞれ直列接続された抵抗Ｒ３とＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタ）Ｑ４及び抵抗Ｒ４とＮＰＮトランジスタＱ５とが並列に接続され、これに直列に定電流Ｉｃｏｍの定電流源４３がグランドとの間に接続されている。そして、一方のＮＰＮトランジスタＱ４のベースに加算電圧（Ｖｄａｃ＋Ｖｏｆｆ）が供給され、他方のＮＰＮトランジスタＱ５のベースに出力電圧Ｖｏが供給される。
【００４２】
ｇｍアンプ４４は、加算電圧（Ｖｄａｃ＋Ｖｏｆｆ）と出力電圧Ｖｏが入力され、それらの差電圧｜（Ｖｄａｃ＋Ｖｏｆｆ）−Ｖｏ｜に比例した電流Ｉｇを出力する。この電流Ｉｇは、差動増幅器４２の定電流Ｉｃｏｍを、見かけ上増加させるように動作する。これにより、オペアンプＯＰ３への入力電圧差によって出力電流能力を変化させて、そのスルーレートを変化させる。
【００４３】
このｇｍアンプ４４の一構成例が、図５に示されている。この例では、定電流源Ｉ５１、Ｉ５２、Ｉ５３、Ｉ５４、ＮＰＮトランジスタＱ５１、Ｑ５２、Ｑ５７、Ｑ５８、Ｑ５９、Ｑ６０、ＰＮＰ型バイポーラトランジスタＱ５３、Ｑ５４、Ｑ５５、Ｑ５６、及び抵抗Ｒ５１により、図のように構成される。
【００４４】
この図５のｇｍアンプでは、加算電圧（Ｖｄａｃ＋Ｖｏｆｆ）と出力電圧Ｖｏの、高い方の電圧が抵抗Ｒ５１の一端（ＮＰＮトランジスタＱ５１のエミッタ側）に発生し、低い方の電圧が抵抗Ｒ５１の他端に発生する。その結果、電流Ｉｇは、差電圧｜（Ｖｄａｃ＋Ｖｏｆｆ）−Ｖｏ｜を抵抗Ｒ５１の抵抗値で除算した値にほぼ比例した大きさになる。
【００４５】
このスルーレート可変のオペアンプＯＰ３を用いた電源装置の動作を、図６をも参照して説明する。なお、図６では、説明を簡単にするために、オフセット電圧Ｖｏｆｆを省略している。
【００４６】
まず、高い第１指令電圧Ｖｄａｃ１に応じた高い第１出力電圧Ｖｏ１が出力されている第１状態から、図６（ａ）のように、指令電圧Ｖｄａｃが低い第２指令電圧Ｖｄａｃ２に変更されることを想定する。この場合には、変更後の第２指令電圧Ｖｄａｃ２とその時点での第１出力電圧Ｖｏ１との差電圧（Ｖｄａｃ２−Ｖｏ１）が、差動増幅器４２で増幅される。
【００４７】
このとき、差動増幅器４２は、定電流Ｉｃｏｍに、その差電圧に応じたｇｍアンプ４４の電流Ｉｇを加えた電流により動作する。差電圧（Ｖｄａｃ２−Ｖｏ１）が小さい場合には、小さい電流Ｉｇが加算され、したがって、それに応じた低いスルーレートで動作する。この場合、出力電圧Ｖｏは、図６（ｂ）に示されるように、第１出力電圧Ｖｏからある時間Ｔ３経過後に第２出力電圧Ｖｏ２に変化する。
【００４８】
つぎに、同じく第１状態から、図６（ａ）のように、指令電圧Ｖｄａｃがさらに低い第３指令電圧Ｖｄａｃ３（即ち、Ｖｄａｃ３＜Ｖｄａｃ２）に変更されることを想定する。この場合にもやはり、変更後の第３指令電圧Ｖｄａｃ３とその時点での第１出力電圧Ｖｏ１との差電圧（Ｖｄａｃ３−Ｖｏ１）が、差動増幅器４２で増幅される。
【００４９】
このとき、差電圧は大きいから、差動増幅器４２には、その差電圧に応じて大きくなった電流Ｉｇが定電流Ｉｃｏｍに加えられ、比較器ＯＰ３は大きな電流により動作する。したがって、比較器ＯＰ３は、大きな差電圧（Ｖｄａｃ３−Ｖｏ１）に応じて、高いスルーレートで動作する。これにより、指令電圧の変化幅が大きくても、出力電圧Ｖｏは、図６（ｂ）に示されるように、第１出力電圧Ｖｏから第３出力電圧Ｖｏ３に、同程度の時間Ｔ３の経過後に変化する。
【００５０】
このように、差動増幅器４２にｇｍアンプ４４を付加することにより、比較器ＯＰ３のスルーレートが２入力の差が大きいほど高くなるから、比較器出力は早く立ち上がり、放電動作がより速く行われる。
【００５１】
【発明の効果】
請求項１の電源装置によれば、指令電圧が低い電圧に変更された場合に、出力電圧設定補助回路部が出力コンデンサの充電電荷を、変更後の指令電圧に応じた出力電圧になるように放電する。出力コンデンサと並列にスイッチが設けられ、２入力の比較結果でそのスイッチがオンされるから、所定電圧レベルまでの放電を正確かつ容易に行える。従って、出力電圧は速やかに変更後の指令電圧に応じた電圧になる。また、オペアンプのスルーレートが２入力の差が大きいほど高くなるから、オペアンプの出力は早く立ち上がり、放電動作がより速く行われる。
【００５２】
請求項２の電源装置によれば、出力電圧が指令電圧とオフセット電圧の和に達した時点で、スイッチのオフ動作が開始される。このオフセット電圧を適切に設定することにより、放電時の出力電圧のアンダーシュートを防止し、出力電圧を最短時間で所定値に設定することができる。
【００５４】
請求項３の電源装置によれば、差動増幅器に相互コンダクタンス増幅器を付加することにより、２入力の差に応じてスルーレートを可変する比較器を実現することができる。
【００５５】
請求項４の電源装置によれば、出力電圧を高くするときにはスイッチング電源部の駆動能力が高く、出力電圧を低くするときには本発明の出力電圧設定補助回路部により平滑コイルの出力側で出力電圧を変更するので、出力電圧を高速に切り替えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電源装置の全体構成図。
【図２】図１の電源装置の動作特性図。
【図３】図１の電源装置のオフセット電圧の作用を説明する図。
【図４】本発明の第２の実施の形態に係る、スルーレートを可変にしたオペアンプの構成を示す図。
【図５】図４のオペアンプに用いられるｇｍアンプの構成を示す図。
【図６】図４のオペアンプを用いた場合の電源装置の動作特性図。
【図７】従来の応答遅れを改善した電源装置の全体構成を概略的に示す図。
【図８】従来の電源装置の動作特性図。
【符号の説明】
１０  スイッチング電源部
１１  発振器
１２  ドライバ
ＯＰ２  誤差増幅器
Ｃｏｍｐ  比較器
２０  出力電圧指令回路部（ＤＡＣ）
Ｖｄａｃ  指令電圧
Ｄｉｎ  ディジタル入力信号
Ｖｒｅｆ  基準電圧
ＯＰ１  オペアンプ
Ｒ１〜Ｒ２  抵抗器
Ｌｏ  平滑コイル
Ｃｏ  出力コンデンサ
Ｖｉｎ  電源電圧
Ｖｏ  出力電圧
Ｉｏ  電流
３０  負荷
４０  出力電圧設定補助回路部
４１  オフセット電圧源
Ｖｏｆｆ  オフセット電圧
ＯＰ３  オペアンプ
Ｑ１〜Ｑ５、Ｑ５１〜Ｑ６０  トランジスタ
Ｉｃｏｍ、Ｉ５１〜Ｉ５４  定電流源
【図１】
0003974449.tif 000002
【図２】
0003974449.tif 000003
【図３】
0003974449.tif 000004
【図４】
0003974449.tif 000005
【図５】
0003974449.tif 000006
【図６】
0003974449.tif 000007
【図７】
0003974449.tif 000008
【図８】
0003974449.tif 000009