(57)【特許請求の範囲】
【請求項１】
絶縁性基板上に形成された複数本のゲート配線と交差する複数本のソース配線の各交点に設けられた薄膜トランジスタと、この薄膜トランジスタに接続された画素電極を備えたＴＦＴアレイ基板の製造方法であって、
基板上に配線材料である導電膜を成膜後、上記基板表面を洗浄し、上記導電膜中及び膜上の異物を除去する工程を複数回繰り返し、二層以上の多層膜を形成する工程、
上記多層膜上にレジストを塗布し、写真製版によるパターニングを行い、上記多層膜をエッチングし、多層配線を形成する工程を含むことを特徴とするＴＦＴアレイ基板の製造方法。
【請求項２】
洗浄工程は、物理的洗浄または物理的洗浄と化学的洗浄の併用により行うことを特徴とする請求項１記載のＴＦＴアレイ基板の製造方法。
【請求項３】
配線材料としてＣｒ、Ｍｏ、Ｗ、Ｔｉ等を成膜し、その後の洗浄工程は、基板表面を液体で濡らしながら親水性ブラシで擦る物理的洗浄を含むことを特徴とする請求項１または請求項２に記載のＴＦＴアレイ基板の製造方法。
【請求項４】
配線材料としてＡｌ系合金及びＣｕ系合金等を成膜し、その後の洗浄工程は、基板表面に２０ｋＨｚ〜２ＭＨｚの超音波を乗せた液体を噴射する物理的洗浄を含むことを特徴とする請求項１または請求項２に記載のＴＦＴアレイ基板の製造方法。
【請求項５】
導電膜を成膜後、物理的洗浄を行う前に、上記導電膜をエッチング可能な薬液によるライトエッチを行うことを特徴とする請求項２〜請求項４のいずれか一項に記載のＴＦＴアレイ基板の製造方法。
【請求項６】
薬液として、現像液を用いることを特徴とする請求項５に記載のＴＦＴアレイ基板の製造方法。
【請求項７】
薬液として、レジスト剥離液を用いることを特徴とする請求項５に記載のＴＦＴアレイ基板の製造方法。
【請求項８】
絶縁性基板上に形成された複数本のゲート配線と交差する複数本のソース配線の各交点に設けられた薄膜トランジスタと、この薄膜トランジスタに接続された画素電極を備え、上記ゲート配線及び上記ソース配線のいずれか一方または両方が、請求項１〜請求項７のいずれか一項に記載のＴＦＴアレイ基板の製造方法を用いて作成された多層配線であることを特徴とするＴＦＴアレイ基板。
【請求項９】
多層配線の配線幅は、１μｍ以上２０μｍ以下とすることを特徴とする請求項８記載のＴＦＴアレイ基板。
【請求項１０】
多層配線は、全ての層が同一材料よりなることを特徴とする請求項８または請求項９に記載のＴＦＴアレイ基板。
【請求項１１】
多層配線は、全ての層の主成分が同一の材料よりなることを特徴とする請求項８または請求項９に記載のＴＦＴアレイ基板。
【請求項１２】
多層配線は、断面をテーパー形状としたことを特徴とする請求項１０または請求項１１に記載のＴＦＴアレイ基板。
【請求項１３】
多層配線は、最下層の膜厚を最も薄くしたことを特徴とする請求項８〜請求項１２のいずれか一項に記載のＴＦＴアレイ基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を構成するＴＦＴアレイ基板及びその製造方法、特に多層配線の製造方法に関するものである。
【０００２】
【従来の技術】
図１０は、従来の高開口率を目指した液晶表示装置を構成するＴＦＴアレイ基板の製造方法を示す断面図である。図において、１は透明絶縁性基板であるガラス基板、１２はゲート電極及びゲート配線、１３は共通配線、１４は絶縁膜、１５はアモルファスシリコン膜、１６はｎ＋型アモルファスシリコン膜、１９はソース電極及びソース配線、２０はドレイン電極、２１は絶縁膜、２２は画素電極、２３は端子電極をそれぞれ示している。ＴＦＴアレイ基板は、ガラス基板１上に形成された複数本のゲート配線１２と交差する複数本のソース配線１９の各交点に設けられた薄膜トランジスタと、この薄膜トランジスタに接続された画素電極２２を備え、対向電極及びカラーフィルタ等を備えた対向電極基板（図示せず）との間に液晶を挟持し、液晶表示装置を構成している。
【０００３】
従来の液晶表示装置の製造方法を図に従って説明する。
まず、ガラス基板１上に、Ａｌ、Ｃｒ等からなる金属膜を単層で成膜し、パターニングを行い、ゲート電極及びゲート配線１２を形成する。この時、方式により、共通配線１３を形成する場合もある（図１０(a) ）。次に、ＰＣＶＤによって、シリコン窒化膜からなる絶縁膜１４、アモルファスシリコン膜１５、ｎ＋アモルファスシリコン膜１６を連続成膜する。この成膜を行う前に、基板表面にブラシ洗浄や超音波を乗せた純水、または純水とガスの混合物等を噴射する物理的洗浄を行い、成膜前の基板表面の異物によって、ＣＶＤ膜が剥がれたり、成膜後の物理的洗浄によって異物が除去され欠損となることを防止する。
続いて、トランジスタのチャネル部分を形成するために、アモルファスシリコン膜１５及びｎ＋アモルファスシリコン膜１６を島状にパターニングする（図１０(b) ）。さらに、ＩＴＯ等の透明導電膜により画素電極２２、端子電極２３を形成し（図１０(c) ）、ソース電極及びソース配線１９、ドレイン電極２０を形成する（図１０(d) ）。最後に、ＴＦＴを保護する為に、シリコン窒化膜等の絶縁膜２１で覆い、ＴＦＴアレイ基板が完成する（図１０(e) ）。
【０００４】
【発明が解決しようとする課題】
上記のような、高開口率化を目指した液晶表示装置においては、信号配線は細線化の方向に進んでいる。さらに、モニター等に応用するため、パネルの大型化、高精細化の要求も年々高まっており、信号配線の長さ、本数は増加の方向にある。このため、プロセス内で発生する異物に起因する断線の発生確率は高くなる傾向にある。ゲートレイヤで断線が発生した場合、画像表示部分の外に設けた冗長配線を用いた修復は困難である為、断線は線状の表示不良となり、即不良品となる。また、ソース配線についても、表示部外の冗長配線を用いると、ソース配線の負荷容量が大きくなったりＥＭＩ問題を発生することがあるため、最近ではリペアを用いない設計が多くなってきている。このようなことから、断線の低減は製造歩留まりの向上に直接つながる重要な課題となっている。また、同様に、配線間の短絡に関しても、発生箇所を電気的な検査で見つけることが困難で、修復が難しいため、重大な課題となっている。
【０００５】
従来の配線における断線及びパターン欠陥の発生機構を図１１を用いて説明する。基板１上の金属膜２４の成膜後には、図１１(a) に示すように、金属膜２４の表面に付着した異物７ａ及び膜中の異物７ｂが存在する。成膜後、通常のプロセスでは、パターニング用のレジストを塗布する前に物理的洗浄を行う。それによって、金属膜２４表面の異物７ａは除去され、パターン欠陥を防止することができる。しかし、膜中の異物７ｂが金属膜２４と共に除去された場合、図１１(b) に示すように、配線２５を形成した時に断線２６となってしまう。このような断線２６は、配線２５の幅が細くなり、異物サイズと同等かそれ以下になってきた場合、発生頻度が非常に高くなる。また、異物７ｂが物理洗浄により除去されず残った場合には、図１１(c) に示すように、パターニング時のレジスト塗布によって異物７ｂの周辺でレジスト膜厚が厚くなり、通常の膜厚に合わせた露光量では十分に露光できずに異物の何倍もの大きさのパターン欠陥２７となる。これは、断線とは逆に、配線２５間の短絡を引き起こすという問題があった。
【０００６】
また、従来より、下層配線で生じたピンホール等を上層配線で覆って短絡を防止したり、傷や腐食に弱い下層配線を上層配線でカバーする目的で多層配線が広く用いられているが、この多層配線においても、下層膜と上層膜を連続して成膜し、下層膜の成膜後に物理的洗浄を行わなかった場合、図１２に示すように、上層膜３成膜後の物理的洗浄において、異物７ｂが下層膜２及び上層膜３と共に除去されてしまい、異物７ｂに起因する断線２６に対しては効果がなかった。このような異物７ｂに起因する断線２６の防止策として、従来は、成膜前洗浄以降、成膜までの異物管理の強化、成膜装置内の発塵管理強化等のクリーン化技術に頼っていたが、十分な解決方法にはならなかった。
【０００７】
また、上層膜と下層膜にそれぞれ写真製版工程を行うことにより、写真製版工程に起因するパターン欠陥による断線を防止する方法もある。例えば特開昭６２−２７４７４７号公報では、ガラス基板上にＣｒ膜を成膜後、写真製版によるパターニングを行い、基板を十分に洗浄した後、Ｍｏ膜を成膜し、写真製版によるパターニングを行って形成された、Ｃｒ／Ｍｏよりなる配線パターンが記載されている。このような配線パターンによれば、２回の写真製版を行うことにより、それぞれの写真製版工程に起因するパターン欠陥による断線が防止でき、さらに、下層膜であるＣｒのパターン形成後、十分に洗浄することにより、下層膜中に存在する上述の異物７ｂも除去することが可能であると考えられる。しかしながら、写真製版工程を２回行うため、単層膜による配線に比べ工程数が増加し、コスト高になるという問題があった。
【０００８】
本発明は、上記のような問題点を解消するためになされたもので、簡略な工程で、異物に起因する断線及びパターン欠陥を低減することが可能なＴＦＴアレイ基板の製造方法を提供し、高開口率で信頼性の高いＴＦＴアレイ基板を高歩留まりで製造することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係わるＴＦＴアレイ基板の製造方法は、絶縁性基板上に形成された複数本のゲート配線と交差する複数本のソース配線の各交点に設けられた薄膜トランジスタと、この薄膜トランジスタに接続された画素電極を備えたＴＦＴアレイ基板の製造方法であって、基板上に配線材料である導電膜を成膜後、基板表面を洗浄し、導電膜中及び膜上の異物を除去する工程を複数回繰り返し、二層以上の多層膜を形成する工程と、多層膜上にレジストを塗布し、写真製版によるパターニングを行い、多層膜をエッチングし、多層配線を形成する工程を含んで製造するようにしたものである。
また、洗浄工程は、物理的洗浄または物理的洗浄と化学的洗浄の併用により行うものである。
【００１０】
また、配線材料としてＣｒ、Ｍｏ、Ｗ、Ｔｉ等を成膜し、その後の洗浄工程は、基板表面を液体で濡らしながら親水性ブラシで擦る物理的洗浄を含むものである。
また、配線材料としてＡｌ系合金及びＣｕ系合金等を成膜し、その後の洗浄工程は、基板表面に２０ｋＨｚ〜２ＭＨｚの超音波を乗せた液体を噴射する物理的洗浄を含むものである。
さらに、導電膜を成膜後、物理的洗浄を行う前に、導電膜をエッチング可能な薬液によるライトエッチを行うものである。
また、薬液として、現像液を用いるものである。
また、薬液として、レジスト剥離液を用いるものである。
【００１１】
また、本発明に係わるＴＦＴアレイ基板は、絶縁性基板上に形成された複数本のゲート配線と交差する複数本のソース配線の各交点に設けられた薄膜トランジスタと、この薄膜トランジスタに接続された画素電極を備え、ゲート配線及びソース配線のいずれか一方または両方を、上記のいずれかに記載のＴＦＴアレイ基板の製造方法を用いて作成された多層配線としたものである。
また、多層配線の配線幅は、１μｍ以上２０μｍ以下とするものである。
また、多層配線は、全ての層が同一材料よりなるものである。
さらに、多層配線は、全ての層の主成分が同一材料よりなるものである。
また、多層配線は、断面をテーパー形状としたものである。
また、多層配線は、最下層の膜厚を最も薄くしたものである。
【００１２】
【発明の実施の形態】
実施の形態１．
以下に、本発明の実施の形態を図について説明する。図１は、本発明の実施の形態１であるＴＦＴアレイ基板を構成する多層配線の形成方法を示す断面図である。図において、１は透明絶縁性基板であるガラス基板、２及び３は配線材料である導電膜で、２は下層膜、３は上層膜、４は下層膜２よりなる下層配線、５は上層膜３よりなる上層配線、６は下層配線４及び上層配線５よりなる多層配線を示している。また、３０ａは、基板表面に２０ｋＨｚ〜２ＭＨｚの超音波を乗せた液体を噴射するノズル、３０ｂは基板表面に純水等の液体を供給するノズル、３１は基板表面を走査しながら擦る親水性のナイロン製ブラシである。
【００１３】
本実施の形態による多層配線６の形成方法を説明する。まず、ガラス基板１上に、Ａｌ合金からなる下層膜２をスパッタリングにより２００ｎｍ程度成膜する（図１(a) ）。次に、基板表面に物理的洗浄として、例えば１ＭＨｚの超音波を乗せた純水をノズル３０ａより流量３０Ｌ／min 程度で噴射しながら走査させる（図１(b) ）。なお、必要に応じて、上記のような物理的洗浄と化学的洗浄を併用することにより、異物の除去効果を上げることができる。その場合、物理的洗浄の前に、現像液、レジスト剥離液、Ａｌ合金のエッチング液等によるライトエッチング処理を追加する形で行う。
【００１４】
次に、例えばＣｒからなる上層膜３をスパッタリングにより２００ｎｍ程度成膜する（図１(c) ）。さらに、物理的洗浄として、例えば基板表面を純水等の液体で濡らしながら、ナイロン製ブラシ３１等の親水製ブラシで擦るブラシ洗浄を行い（図１(d) ）、さらに１ＭＨｚの超音波を乗せた純水をノズル３０ａより流量３０Ｌ／min 程度で噴射する洗浄を行う。必要に応じて、この物理的洗浄の前に、現像液、レジスト剥離液、Ｃｒのエッチング液等によるライトエッチング処理を追加する。続いて、上層膜３上にレジストを塗布し、写真製版によるレジストパターニングを行い、Ｃｒ膜よりなる上層膜３のエッチング、続いてＡｌ合金よりなる下層膜２のエッチングを行い、上層配線５及び下層配線４よりなる幅１５μｍの多層配線６が形成される（図１(e) ）。なお、本実施の形態では、下層膜２としてＡｌ合金を用いたが、Ｃｕ合金、Ｍｏ、Ｗ、Ｔｉ等でも良い。
【００１５】
以下に、本実施の形態による多層配線６の作用について、図２及び図３を用いて詳細に説明する。図２は、本実施の形態における多層配線６が形成された基板の一部を示す模式図、図３は図２中のＡ−Ａ断面図である。Ａｌ合金からなる下層膜２中には、１μｍ以上の異物７ｂが数十個存在する。また、１μｍ以下のピンホール８も数カ所存在する（図２(a) 、図３(a) ）。ここに１ＭＨｚの超音波を乗せた純水を噴射するというような物理的洗浄を行うことにより、異物７ｂは除去されて欠損部９が残る（図２(b) 、図３(b) ）。次に、Ｃｒからなる上層膜３を成膜することにより、欠損部９やピンホール８上も上層膜３で覆われる（図２(c) 、図３(c) ）。続いて、上層膜３表面に、物理的洗浄を行い、上層膜３表面及び膜中の異物１０を除去する（図３(d) ）。これをパターニングすることによって、下層配線４、上層配線５からなる多層配線６が形成される（図２(d) ）。この多層配線６は、下層配線４の欠損部９が上層配線５により覆われているために、電気的に接続されており、断線とはならない。さらに、上層膜３に物理洗浄を行っているため、上層膜３中の異物１０も除去され欠損部１１となり、これ以降の物理的洗浄によって新たに異物の離脱による断線が発生することを防止している。
【００１６】
また、図４は、基板に付着するサイズ別の異物数と、この基板に配線を形成した場合の配線幅と異物に起因する断線の発生数を示す図である。図より、幅２０μｍ以下の配線について異物に起因する断線が多くなることがわかる。従って、本発明は、幅２０μｍ以下の配線に対して特に有効である。
【００１７】
以上のように、本実施の形態において作成された多層配線６によれば、下層膜２中の異物７ｂに起因する断線を防止することができ、且つ、以後の物理的洗浄によって新たに発生する断線も防止することができる。また、本実施の形態では、下層膜２、上層膜３のそれぞれの成膜後に物理的洗浄を行い、異物を除去しているため、異物７ｂ、異物１０上に堆積される金属の膜厚が薄く、連続成膜した場合に比べて洗浄による異物除去が容易であるため、異物７ｂ、１０に起因するパターン欠陥も低減することができる。さらに、本実施の形態では、多層膜６を一度の写真製版工程でパターニングしたので、工程が簡略で、低コストで製造することができる。
【００１８】
実施の形態２．
図５は、本発明の実施の形態２であるＴＦＴアレイ基板を構成する多層配線の形成方法を示す断面図である。図において、３ａはＡｌ合金からなる上層膜、５ａは上層膜３ａよりなる上層配線、６ａは下層配線４及び上層配線５ａよりなる多層配線を示している。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。
本実施の形態による多層配線６ａの形成方法を説明する。まず、ガラス基板１上に、Ａｌ合金からなる下層膜２をスパッタリングにより１００ｎｍ程度成膜する（図５(a) ）。次に、基板表面に物理的洗浄として、例えば１ＭＨｚの超音波を乗せた純水をノズル３０ａより流量３０Ｌ／min 程度で噴射する洗浄を行う（図５(b) ）。必要に応じて、この物理的洗浄の前に、上記実施の形態１と同様のライトエッチング処理を追加する。
【００１９】
次に、例えばＡｌ合金からなる上層膜３ａをスパッタリングにより３００ｎｍ程度成膜する。次に、物理的洗浄として、例えば１ＭＨｚの超音波を乗せた純水をノズル３０ａより流量３０Ｌ／min 程度で噴射する洗浄を行う（図５(c) ）。必要に応じて、この物理的洗浄の前にライトエッチング処理を追加する。続いて、写真製版によるレジストパターニングを行い、Ａｌ合金よりなる下層膜２及び上層膜３ａのエッチングを一括して行い、上層配線５ａ及び下層配線４よりなる幅１５μｍの多層配線６ａが形成される（図５(d) ）。
【００２０】
図６は、本実施の形態における多層配線６ａが形成された基板の一部を示す模式図である。本実施の形態による多層配線６ａは、上記実施の形態１と同様に、下層配線４の欠損部９が上層配線５ａにより覆われているために、電気的に接続されており、断線とはならない。さらに、上層膜３ａに物理的洗浄を行っているため、上層配線５ａ中の異物も除去され欠陥部１１となり、これ以降の物理的洗浄によって新たに異物の離脱による断線が発生することを防止している。
【００２１】
以上のように、本実施の形態においても上記実施の形態１と同様の効果が得られ、さらに、上層膜３ａに比べて下層膜２が薄いため、下層膜２中の異物の除去効果が高くなる。なお、三層以上の多層膜の場合には、最下層の膜厚を最も薄く形成すれば良い。さらに、下層膜２と上層膜３ａが同一材料であるため、一括してエッチングが可能であり、エッチング液に硝酸を加えて断面をテーパー形状に形成することができ、これ以降に形成される上層パターンでの断切れを防止することができる。
【００２２】
なお、本実施の形態では、Ａｌ合金膜を二層形成したが、その他の同一材料よりなる多層膜や、主成分が同一材料よりなり、微量成分の異なる多層膜を用いても良く、同様の効果が得られる。また、配線幅は１５μｍとしたが、１μｍ以上２０μｍ以下の配線幅であれば、同様の効果が得られる。
また、配線材料としてＡｌ系合金及びＣｕ系合金等、比較的硬度が低い導電膜を用いた場合には、物理的洗浄の手段として２０ｋＨｚ〜２ＭＨｚの超音波を乗せた純水を流量３０Ｌ／min 程度で噴射する方法のみを用いることが望ましい。これによって膜に傷を付けずに異物だけを効率良く除去することができる。また、配線材料として、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ等の比較的硬度の高い導電膜を用いた場合には、基板表面を液体で濡らしながら親水性ブラシで擦るブラシ洗浄を併用することにより異物の除去効率を上げることができる。
【００２３】
実施の形態３．
図７は、本発明の実施の形態３であるＴＦＴアレイ基板の製造方法を示す断面図である。図において、１は透明絶縁性基板であるガラス基板、１２は下層がＡｌ系合金、上層がＣｒよりなる多層配線であるゲート電極及びゲート配線、１４は絶縁膜、１５はアモルファスシリコン膜、１６はｎ＋型アモルファスシリコン膜、１９、２０は、それぞれＣｒからなる下層膜１７及び上層膜１８よりなる多層配線であるソース電極及びソース配線とドレイン電極、２１は絶縁膜、２２は画素電極、２３は端子電極をそれぞれ示している。本実施の形態によるＴＦＴアレイ基板は、ガラス基板１上に形成された複数本のゲート配線１２と交差する複数本のソース配線１９の各交点に設けられた薄膜トランジスタに接続された画素電極２２を備え、対向電極及びカラーフィルタ等を備えた対向電極基板（図示せず）との間に液晶を挟持し、液晶表示装置を構成している。
【００２４】
以下に、本実施の形態によるＴＦＴアレイ基板の製造方法を説明する。まず、ガラス基板１上に、上記実施の形態１に記載の多層配線の形成方法に従って、下層がＡｌ系合金、上層がＣｒよりなる二層膜を形成し、パターニングを行いゲート電極及びゲート配線１２を形成する。なお、ゲート配線１２の幅は１５μｍとする。さらに、方式により、共通配線１３を同時に形成する場合もある（図７(a) ）。次に、ブラシ洗浄等の物理的洗浄を行った後、ＰＣＶＤによって、シリコン窒化膜からなる絶縁膜１４、アモルファスシリコン膜１５、ｎ＋アモルファスシリコン膜１６をそれぞれ例えば５００ｎｍ、２００ｎｍ、５０ｎｍ程度連続成膜する。続いて、トランジスタのチャネル部分を形成するために、アモルファスシリコン膜１５及びｎ＋アモルファスシリコン膜１６を島状にパターニングする（図７(b) ）。
【００２５】
次に、例えばＣｒからなる下層膜１７をスパッタリングにより１００ｎｍ程度成膜し（図７(c) ）、物理的洗浄として、例えば基板表面を純水等の液体で濡らしながら、ナイロン製ブラシ３１等の親水製ブラシを走査させ、基板表面を擦るブラシ洗浄を行い、さらに１ＭＨｚの超音波を乗せた純水をノズルより流量３０Ｌ／min 程度で噴射する洗浄を行う。必要に応じて、この物理的洗浄の前に、薬液によるライトエッチング処理を追加する。次に、Ｃｒからなる上層膜１８をスパッタリングにより３００ｎｍ程度成膜し、下層膜１７と同様の物理的洗浄を行う。次に、上層膜１８及び下層膜１７のパターニング、エッチングを行い、ソース電極及びソース配線１９、ドレイン電極２０を形成する。この時、Ｃｒよりなる上層膜１８及び下層膜１７の断面をテーパー形状にエッチングする。なお、ソース配線１９の幅は５μｍとする。その後、ドライエッチングによって、チャネル上のｎ＋アモルファスシリコン膜１６を除去し、レジストを除去する（図７(d) ）。
【００２６】
さらに、ブラシ洗浄等の物理的洗浄を行った後、シリコン窒化膜、有機透明膜等の絶縁膜２１を形成し、ドレイン電極２０上と端子部分の絶縁膜２１は除去する（図７(e) ）。次に、ＩＴＯ膜をスパッタリングによって例えば１００ｎｍ程度成膜し、パターニングを行い、画素電極２２及び端子電極２３を形成する（図７(f) ）。なお、本実施の形態では、ゲート電極及びゲート配線１２として、下層膜Ａｌ系合金、上層膜Ｃｒの二層膜を用いたが、Ｃｒの二層膜や、Ａｌ系合金の二層膜等の同一材料の二層膜でも良く、その場合には一度のエッチングで良く、断面がテーパー形状の配線を容易に形成できる。
【００２７】
以上のように、本実施の形態によれば、ゲート配線１２及びソース配線１９を上記実施の形態１及び２に示したような多層配線としたので、異物に起因する断線及び短絡は発生し難い。また、上層膜の形成後に十分な洗浄を行っているため、絶縁膜１４、２１の欠陥も防止でき、配線形成後の洗浄において、異物に起因する新たな断線が発生することもない。さらに、ソース電極及びソース配線１９、ドレイン電極２０断面をテーパー形状にしているため、画素電極２２の断ち切れ等を防止できる。その結果、配線の断線、短絡、絶縁膜の欠陥等を低減することができ、高開口率で信頼性の高い液晶表示装置を、写真製版工程を増加させることなく、高歩留まりで製造することが可能である。
【００２８】
実施の形態４．
図８は、本発明の実施の形態４であるＴＦＴアレイ基板の製造方法を示す断面図である。なお、図中、同一、相当部分には同一符号を付し説明を省略する。
以下に、本実施の形態によるＴＦＴアレイ基板の製造方法を説明する。まず、ガラス基板１上に、上記実施の形態２に記載の多層配線の形成方法に従って、Ａｌ系合金の二層膜を形成し、パターニングを行い、ゲート電極及びゲート配線１２を形成する。なお、ゲート配線１２の幅は１５μｍとする。さらに、断面をテーパー形状とし、後に形成する画素電極２２や、ソース電極及びソース配線１９、ドレイン電極２０の断ち切れ等を防止する（図８(a) ）。次に、１ＭＨｚの超音波を乗せた純水をノズルより流量３０Ｌ／min 程度で噴射する物理的洗浄を行った後、ＰＣＶＤによって、シリコン窒化膜からなる絶縁膜１４、アモルファスシリコン膜１５、ｎ＋アモルファスシリコン膜１６をそれぞれ例えば５００ｎｍ、２００ｎｍ、５０ｎｍ程度連続成膜する。続いて、トランジスタのチャネル部分を形成するために、アモルファスシリコン膜１５及びｎ＋アモルファスシリコン膜１６を島状にパターニングする（図８(b) ）。
【００２９】
次に、ＩＴＯ膜をスパッタリングによって例えば１００ｎｍ程度成膜し、パターニングを行い、画素電極２２及び端子電極２３を形成する（図８(c) ）。次に、例えばＣｒからなる下層膜１７をスパッタリングにより１００ｎｍ程度成膜し（図８(d) ）、物理的洗浄として、例えば基板表面を純水等の液体で濡らしながら、ナイロン製ブラシ等の親水製ブラシで擦るブラシ洗浄を行い、さらに１ＭＨｚの超音波を乗せた純水をノズルより流量３０Ｌ／min 程度で噴射する洗浄を行う。必要に応じて、この物理的洗浄の前に、薬液によるライトエッチング処理を追加する。
【００３０】
次に、例えば下層Ａｌ系合金膜３００ｎｍ、上層Ｃｒ膜１００ｎｍ程度の二層からなる上層膜１８をスパッタリングにより連続成膜し、下層膜１７と同様の物理的洗浄を行う。次に、上層膜１８及び下層膜１７のパターニング、エッチングを行い、ソース電極及びソース配線１９、ドレイン電極２０を形成する。なお、ソース配線１９の幅は５μｍとする。その後、ドライエッチングによって、チャネル上のｎ＋アモルファスシリコン膜１６を除去し、レジストを除去する（図８(e) ）。さらに、ＴＦＴを保護するために、シリコン窒化膜等の絶縁膜２１で覆う（図８(f) ）。
以上のように、本実施の形態におけるＴＦＴアレイ基板の製造方法によっても、上記実施の形態３と同様に、配線の断線、短絡、絶縁膜の欠陥等を低減することができ、高開口率で信頼性の高い液晶表示装置を、写真製版工程を増加させることなく、高歩留まりで製造することが可能である。
【００３１】
実施の形態５．
図９は、本発明の実施の形態５であるＴＦＴアレイ基板の製造方法を示す断面図である。なお、図中、同一、相当部分には同一符号を付し説明を省略する。
以下に、本実施の形態によるＴＦＴアレイ基板の製造方法を説明する。まず、ガラス基板１上に、上記実施の形態２に記載の多層配線の形成方法に従って、Ａｌ系合金の二層膜を形成し、パターニングを行い、ゲート電極及びゲート配線１２を形成する。なお、ゲート配線１２の幅は１５μｍとする。さらに、断面をテーパー形状とし、後に形成する画素電極２２や、ソース電極及びソース配線１９、ドレイン電極２０の断ち切れ等を防止する（図９(a) ）。次に、１ＭＨｚの超音波を乗せた純水をノズルより流量３０Ｌ／min 程度で噴射する物理的洗浄を行った後、ＰＣＶＤによって、シリコン窒化膜からなる絶縁膜１４、アモルファスシリコン膜１５、ｎ＋アモルファスシリコン膜１６をそれぞれ例えば５００ｎｍ、２００ｎｍ、５０ｎｍ程度連続成膜する。続いて、トランジスタのチャネル部分を形成するために、アモルファスシリコン膜１５及びｎ＋アモルファスシリコン膜１６を島状にパターニングする（図９(b) ）。
【００３２】
次に、ＩＴＯからなる下層膜１７をスパッタリングにより１００ｎｍ程度成膜し、物理的洗浄として、例えば基板表面を純水等の液体で濡らしながら、ナイロン製ブラシ３１等の親水製ブラシで擦るブラシ洗浄を行い、さらに１ＭＨｚの超音波を乗せた純水をノズルより流量３０Ｌ／min 程度で噴射する洗浄を行う。必要に応じて、この物理的洗浄の前に、薬液によるライトエッチング処理を追加する。次に、Ｃｒからなる上層膜１８をスパッタリングにより４００ｎｍ程度成膜し、下層膜１７と同様の物理的洗浄を行う（図９(c) ）。次に、上層膜１８及び下層膜１７をソース電極及びソース配線、ドレイン電極及び画素電極の面積の和となる部分のパターニング、エッチングを行い、ドライエッチングによって、チャネル上のｎ＋アモルファスシリコン膜１６を除去し、レジストを除去する（図９(d) ）。
【００３３】
さらに、ソース電極及びソース配線１９、ドレイン電極２０のパターニングを行い、画素電極２２、端子電極２３上の上層膜１８をエッチング除去する（図９(e) ）。なお、ソース配線１９の幅は、５μｍとする。さらに、ＴＦＴを保護するために、シリコン窒化膜等の絶縁膜２１で覆い、画素電極２２上の絶縁膜２１は除去する（図９(f) ）。なお、本実施の形態及び上記実施の形態４では、ゲート電極及びゲート配線１２として、Ａｌ系合金の二層膜を用いたが、Ｃｒの二層膜や、下層Ａｌ系合金、上層Ｃｒの二層膜等でも良く、その場合には物理的洗浄としてブラシ洗浄を行うことができる。また、上記実施の形態３〜５では、ＴＦＴアレイ基板のゲート配線１２とソース配線１９の両方に多層配線を用いたが、いずれか片方にのみ用いてもよい。
以上のように、本実施の形態におけるＴＦＴアレイ基板の製造方法によっても、上記実施の形態３及び４と同様に、配線の断線、短絡、絶縁膜の欠陥等を低減することができ、高開口率で信頼性の高い液晶表示装置を、写真製版工程を増加させることなく、高歩留まりで製造することが可能である。
【００３４】
なお、上記実施の形態１〜５では、主に二層膜よりなる多層配線について述べたが、必要に応じて成膜及び洗浄の工程を複数回繰り返し、三層以上の多層配線としても良く、同様の効果が得られる。
また、上記実施の形態１〜５では、ＴＦＴアレイ基板の製造工程における多層配線の形成方法について述べたが、本発明は半導体装置にも適用可能である。半導体装置においても、高集積化及び細線化の傾向から、異物に起因する断線及び短絡は、歩留まりを左右する重要な課題となっており、本発明によれば、半導体装置における配線の断線、短絡等を大幅に低減でき、歩留まりを向上させることが可能である。
【００３５】
【発明の効果】
以上のように、本発明によれば、配線材料である導電膜を成膜後、基板表面を十分に洗浄し、導電膜中及び膜上の異物を除去する工程を複数回繰り返し、二層以上の多層膜を形成後、この多層膜をパターニングし多層配線を形成するようにしたので、写真製版工程を増加させることなく、簡略な工程で、配線の断線、短絡等を低減することができ、ＴＦＴアレイ基板の製造歩留まりを向上することができる。
【００３６】
また、多層配線の全ての層を同一材料、または全ての層の主成分を同一材料とすることにより、一括してエッチングが可能であり、さらに断面を容易にテーパー形状にすることができるため、以降の工程で多層配線上に形成されるパターンの断ち切れを防止することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１である多層配線の形成方法を示す断面図である。
【図２】  本発明の実施の形態１である多層配線が形成された基板の一部を示す模式図である。
【図３】  本発明の実施の形態１である多層配線が形成された基板の一部を示すＡ−Ａ断面図である。
【図４】  基板に付着するサイズ別の異物数と、配線幅と異物に起因する断線の発生数を示す図である。
【図５】  本発明の実施の形態２である多層配線の形成方法を示す断面図である。
【図６】  本発明の実施の形態２である多層配線が形成された基板の一部を示す模式図である。
【図７】  本発明の実施の形態３であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図８】  本発明の実施の形態４であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図９】  本発明の実施の形態５であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図１０】  従来のＴＦＴアレイ基板の製造方法を示す断面図である。
【図１１】  従来の配線における断線及びパターン欠陥の発生機構を示す模式図である。
【図１２】  従来の多層配線における断線の発生機構を示す断面図である。
【符号の説明】
１  ガラス基板、２  下層膜、３、３ａ  上層膜、４  下層配線、
５、５ａ  上層配線、６、６ａ  多層配線、７ａ、７ｂ、１０  異物、
８  ピンホール、９、１１  欠損部、１２  ゲート電極及びゲート配線、
１４  絶縁膜、１５  アモルファスシリコン膜、
１６  ｎ＋型アモルファスシリコン膜、１７  下層膜、１８  上層膜、
１９  ソース電極及びソース配線、２０  ドレイン電極、２１  絶縁膜、
２２  画素電極、２３  端子電極、２４  金属膜、２５  配線、２６  断線、
２７  パターン欠陥、３０ａ、３０ｂ  ノズル、３１  ナイロン製ブラシ。
【図１】
0003930965.tif 000002
【図２】
0003930965.tif 000003
【図３】
0003930965.tif 000004
【図４】
0003930965.tif 000005
【図５】
0003930965.tif 000006
【図６】
0003930965.tif 000007
【図７】
0003930965.tif 000008
【図８】
0003930965.tif 000009
【図９】
0003930965.tif 000010
【図１０】
0003930965.tif 000011
【図１１】
0003930965.tif 000012
【図１２】
0003930965.tif 000013