(57)【特許請求の範囲】
【請求項１】
交流電源から供給される交流電力を整流する整流手段と、前記整流手段から供給される直流電力を蓄積する電力蓄積手段と、前記電力蓄積手段より放出される直流電力を交流電力に変換して出力するインバータと、前記インバータを制御して、前記交流電源の電圧変動量に相当する補償電圧を出力させるインバータ制御手段と、前記交流電源の供給電圧と前記補償電圧とを直列加算して、負荷に供給する注入トランスと、を備える交流安定化電源装置において、
前記インバータ制御手段は、
前記交流電源の供給電圧がゼロクロス位相で２値レベル変化する電源位相の信号を生成するゼロクロス回路と、
前記電圧変動量の上限である無補償上限値に相当する上限値正弦波と前記交流電源の供給電圧の瞬時値とを比較する高側ウィンドコンパレータと、
前記電圧変動量の下限である無補償下限値に相当する下限値正弦波と前記交流電源の供給電圧の瞬時値とを比較する低側ウィンドコンパレータと、
前記上限値正弦波と前記交流電源の供給電圧の瞬時値との差分電圧値と、キャリア三角波とを比較する高側コンパレータと、
前記下限値正弦波と前記交流電源の供給電圧の瞬時値との差分電圧値と、キャリア三角波とを比較する低側コンパレータと、
前記ゼロクロス回路、前記高側ウィンドコンパレータ、前記低側ウィンドコンパレータ、前記高側コンパレータ、及び前記低側コンパレータからの入力信号に基づき、前記インバータを制御する論理回路と、を備え、
前記論理回路は、
前記電源電圧の供給電圧が、前記電圧変動量の電圧変動範囲内を示す無補償範囲内であるのか否かを判定し、前記電源電圧の供給電圧が前記無補償上限値を超えている場合は、前記補償電圧の注入を減算注入し、前記電源電圧の供給電圧が前記無補償下限値を下回っている場合は、前記補償電圧の注入を加算注入し、前記電源電圧の供給電圧が前記無補償範囲内である場合は、前記インバータの前記補償電圧をゼロ注入することを特徴とする交流安定化電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷に常時一定電圧の交流電源を供給する交流安定化電源装置に関する。
【０００２】
【従来の技術】
従来、交流電源の電圧変動を補償し、負荷に常時一定電圧の交流電源を供給する交流安定化電源装置（以下、「ＡＶＲ：Automatic Voltage Regulator」という。）が知られている。このＡＶＲとして、例えば図４に示す、インバータを利用した直列補償型のＡＶＲ１００がある。
【０００３】
図４は、従来のＡＶＲ１００の構成を示すブロック図である。同図によれば、ＡＶＲ１００は、整流装置２、電力貯蔵装置３、インバータ４、インバータ制御装置５０、及び注入トランス６より構成される。
【０００４】
整流装置２は、入力端が交流電源１に、出力端が電力貯蔵装置３及びインバータ４の入力端に、それぞれ接続されている。そして、交流電源１から供給される交流電力を整流して直流電力に変換し、電力貯蔵装置３及びインバータ４に出力する。
また、この整流装置２は、例えばダイオード或いはサイリスタ等によりブリッジ構成されたものである。
【０００５】
電力貯蔵装置３は、整流装置２の出力端及びインバータ４の入力端に接続されている。そして、正常時には、整流装置２から直流電圧を印加されることで、一定電圧に充電される。一方、交流電源１の供給電圧（以下、「電源電圧」という。）の低下等により、整流装置２の出力端のレベルが一定レベル以下に低下すると、充電されている直流電力を放出する（放電）。ここで放電した直流電力は、インバータ４へ供給される。
また、この電力貯蔵装置３は、例えば電気二重コンデンサや蓄電池等により構成される。
【０００６】
インバータ４は、入力端が整流装置２の出力端及び電力貯蔵装置３の出力端に、出力端が注入トランス６の１次側に、それぞれ接続されている。また、このインバータ４の主回路は、例えばＩＧＢＴ、ＧＴＯ等の自己消弧形のパワーデバイスで実現されるスイッチング素子によりブリッジ構成されたものである。
そして、インバータ４は、インバータ制御装置５０より入力されるＰＷＭ制御信号に従い、電力貯蔵装置３或いは整流装置２から入力される直流電力を交流電力に変換し、注入トランス６の１次側へ出力する。また、インバータ４の出力電圧は、高周波キャリア三角波を、入力される直流電圧によってパルス幅変調した高周波パルス、即ち擬似正弦波である。
【０００７】
インバータ制御装置５０は、交流電源１の供給電圧の変動分を補償すべく、インバータ４の出力電圧を、正弦波ＰＷＭ方式により制御するものである。
即ち、インバータ制御回装置５０は、電源電圧と、負荷に供給すべき交流電圧との差分電圧を検出し、この差分電圧に相当する電圧指令信号を生成する。そして、キャリア波である高周波三角波を、生成した電圧指令信号でパルス幅変調し、ゲート信号としてインバータ４のスイッチング素子をＯＮ／ＯＦＦするためのＰＷＭ制御信号を、インバータ４に出力する。
【０００８】
注入トランス６は、１次側がインバータ４の出力端に、２次側が交流電源１と負荷７との間に、それぞれ接続されている。そして、インバータ４の出力電力を交流電源１の供給電力に加算して、負荷７に供給する（補償電圧の注入）。
【０００９】
従って、電源電圧が変動した場合、このように構成されるＡＶＲ１００は、電源電圧の変動分に相当する交流電力をインバータ４に発生させ、この発生電力を、注入トランス６を介して負荷７に供給することで上記電源電圧の変動分を補償し、負荷電圧を一定レベルに保っている。
【００１０】
【発明が解決しようとする課題】
しかしながら、負荷７によっては、例えば定格電圧値の±５％以内というように、正常動作が保証されている許容電圧範囲がある。即ち、負荷電圧がこの許容電圧範囲であれば、負荷７の正常動作が保証されている。
【００１１】
一方、図４のような直列補償型のＡＶＲ１００においては、電源電圧の変化量に追随しながらインバータ４に補償電圧を発生させることで、定電圧化を図っている。即ち、負荷電圧が許容電圧範囲内であるか否かに関わらず、常に電圧補償を行っている。
従って、許容電圧範囲内においては、特に必要とされていないにも関わらず、電圧補償を行っていた。許容電圧範囲では電圧補償を行わないこととすれば、ＡＶＲ全体の総合効率を向上させ、電力損失を低減させることができる。
【００１２】
本発明の課題は、交流安定化電源装置（ＡＶＲ）において、負荷の許容電圧範囲を考慮した電圧補償を実現することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、交流電源から供給される交流電力を整流する整流手段（例えば、図４の整流装置２）と、前記整流手段から供給される直流電力を蓄積する電力蓄積手段（例えば、図４の電力貯蔵装置３）と、前記電力蓄積手段より放出される直流電力を交流電力に変換して出力するインバータ（例えば、図４のインバータ４）と、前記インバータを制御して、前記交流電源の電圧変動量に相当する補償電圧を出力させるインバータ制御手段（例えば、図４のインバータ制御装置５）と、前記交流電源の供給電圧と前記補償電圧とを直列加算して、負荷に供給する注入トランス（例えば、図４の注入トランス６）と、を備える交流安定化電源装置（例えば、図４のＡＶＲ１０）において、
前記インバータ制御手段は、
前記交流電源の供給電圧がゼロクロス位相で２値レベル変化する電源位相の信号を生成するゼロクロス回路（例えば、図２のゼロクロス回路１１）と、
前記電圧変動量の上限である無補償上限値に相当する上限値正弦波と前記交流電源の供給電圧の瞬時値とを比較する高側ウィンドコンパレータ（例えば、図２の高側ウィンドコンパレータ１４ａ）と、
前記電圧変動量の下限である無補償下限値に相当する下限値正弦波と前記交流電源の供給電圧の瞬時値とを比較する低側ウィンドコンパレータ（例えば、図２の低側ウィンドコンパレータ１４ｂ）と、
前記上限値正弦波と前記交流電源の供給電圧の瞬時値との差分電圧値と、キャリア三角波とを比較する高側コンパレータ（例えば、図２の高側コンパレータ１７ａ）と、
前記下限値正弦波と前記交流電源の供給電圧の瞬時値との差分電圧値と、キャリア三角波とを比較する低側コンパレータ（例えば、図２の低側コンパレータ１７ｂ）と、
前記ゼロクロス回路、前記高側ウィンドコンパレータ、前記低側ウィンドコンパレータ、前記高側コンパレータ、及び前記低側コンパレータからの入力信号に基づき、前記インバータを制御する論理回路（例えば、図２の論理回路１８）と、を備え、
前記論理回路は、
前記電源電圧の供給電圧が、前記電圧変動量の電圧変動範囲内を示す無補償範囲内であるのか否かを判定し、前記電源電圧の供給電圧が前記無補償上限値を超えている場合は、前記補償電圧の注入を減算注入し、前記電源電圧の供給電圧が前記無補償下限値を下回っている場合は、前記補償電圧の注入を加算注入し、前記電源電圧の供給電圧が前記無補償範囲内である場合は、前記インバータの前記補償電圧をゼロ注入することを特徴とする交流安定化電源装置。
【００１４】
この請求項１記載の発明によれば、交流電源の電圧変動量が、負荷の正常動作が保証されている所定の電圧変動範囲内である場合には、補償電圧の注入（負荷電圧の安定化）を行わず、所定の電圧変動範囲外となった場合にのみ、補償電圧の注入を行うことができる。
従って、特に負荷電圧補償を必要としていない電圧変動範囲において、装置の高効率化を実現し、交流電源から負荷への供給電力損失を小さくすることができる。
更に、交流電源電圧の瞬時値の変化量に対して電圧補償を行うため、電圧変動量が上記所定の電圧変動範囲外となった場合には、即時にインバータに補償電圧を出力させ、この電圧変動量を補償し、負荷電圧の安定化を図ることができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して、本発明に好適な実施の形態を詳細に説明する。尚、以下において、上記従来の技術において説明した要素と同一要素については同符号を付し、その詳細な説明を省略する。
【００１６】
本実施の形態にかかるＡＶＲ１０の構成は、従来のＡＶＲ１００とほぼ同様の構成であり、インバータ制御装置５のみが異なる構成である。そのため、以下では、インバータ制御装置５の構成及び動作を中心に説明する。
【００１７】
インバータ制御装置５は、交流電源１の供給電圧即ち電源電圧を検出し、この検出した電源電圧に応じて、インバータ４の出力電圧（補償電圧）を制御し、負荷電圧を、図１に示すように調整する。
【００１８】
図１は、電源電圧と負荷電圧との関係を示す図であり、横軸は電源電圧ＶSを、縦軸は負荷電圧ＶLを、それぞれ示している。
【００１９】
同図において、負荷７の定格電圧ＶLcとは、負荷７に供給すべき交流電圧の定格値である。即ち、従来のＡＶＲ１００においては、負荷電圧が常時この定格電圧ＶLcになるよう、インバータ４の出力電圧を制御している。
【００２０】
負荷７の許容電圧上限値ＶLa及び許容電圧下限値ＶLbとは、それぞれ、負荷７の許容電圧範囲の上限値及び下限値であり、例えば、それぞれ定格電圧ＶLcの±５％の値というように、負荷７に応じて定められる値である。尚、負荷７の許容電圧範囲とは、上述のように、負荷７の正常動作が保証されている電圧範囲のことである。
【００２１】
また、交流電源の無補償上限値ＶSa及び無補償下限値ＶSbとは、それぞれ、インバータ４による電圧補償を行わない場合の、負荷７の許容電圧上限値ＶLa及び許容電圧上限値ＶLbに対応する電源電圧ＶSである。従って、この無補償下限値ＶSbから無補償上限値ＶSaまでの電圧範囲（以下、「交流電源の無補償範囲」という。）が、上記負荷７の許容電圧範囲に対応する。
【００２２】
そして、インバータ制御装置５は、電源電圧ＶSが、この交流電源１の無補償範囲内であるか否かに応じて、インバータ４の出力電圧を制御する。
具体的には、電源電圧ＶSが無補償範囲内である場合、インバータ制御装置５は、インバータ４の出力電圧を“ゼロ”に制御する。従って、交流電源１が供給する交流電力のみが負荷７に供給され、負荷電圧は、電源電圧にほぼ比例する値となる。
【００２３】
また、電源電圧が無補償範囲外、特に無補償上限値ＶSaを超えた場合、インバータ制御装置５は、インバータ４に、電源電圧と無補償上限値ＶSaとの差分電圧（超過分）に相当する補償電圧を出力させる。この時、交流電源１の供給電圧に対して減算注入となるよう、インバータ４の出力電圧の極性を決定する。
従って、上記超過分の差分電圧に相当する補償電圧が、注入トランス６を介して減算注入され、負荷電圧は、負荷の許容電圧上限値ＶLaに補償される。
【００２４】
また、電源電圧が無補償範囲外、特に無補償下限値ＶSbを下回った場合、インバータ制御装置５は、インバータ４に、無補償下限値ＶSbと電源電圧との差分電圧（不足分）に相当する補償電圧を出力させる。この時、交流電源１の供給電圧に対して加算注入となるよう、インバータ４の出力電圧の極性を決定する。
従って、上記不足分の差分電圧に相当する補償電圧が、注入トランス６を介して加算注入され、負荷電圧は、負荷の許容電圧下限値ＶSbに補償される。
【００２５】
次に、インバータ制御装置５の内部構成を、図２を用いて説明する。
図２は、インバータ制御装置５の内部構成を示すブロック図である。同図によれば、インバータ制御装置５は、ゼロクロス回路１１、ＰＬＬ（Phase Locked Loop）回路１２、上限値正弦波発生回路１３ａ、下限値正弦波発生回路１３ｂ、ウィンドコンパレータ１４、高側減算器１５ａ、低側減算器１５ｂ、三角波発生回路１６、高側コンパレータ１７ａ、低側コンパレータ１７ｂ、及び論理回路１８より構成される。
【００２６】
ゼロクロス回路１１は、入力される電源電圧３１が“ゼロ”となった時点でその出力レベルが変化する信号、即ちゼロクロス位相で２値レベル変化する電源位相の信号を生成し、生成した信号を、ＰＬＬ回路１２及び論理回路１８へ出力する。
具体的には、電源電圧３１の瞬時値が正値である場合には、そのレベルが“Ｈ”の信号（Ｈ信号）を、負値である場合には“Ｌ”の信号（Ｌ信号）を、それぞれ出力する。
【００２７】
ＰＬＬ回路１２は、内部に備えられた発振器からの出力の位相及び周波数を、ゼロクロス回路１１から入力される電源位相の信号（基準信号）に一致させる回路であり、この発振器からの出力即ち交流電源１に位相同期する信号を、上限値正弦波発生回路１３ａ及び下限値正弦波発生回路１３ｂへ出力する。
【００２８】
上限値正弦波発生回路１３ａは、ＰＬＬ回路１２からの入力信号に同期した、図１の交流電源１の無補償上限値ＶSaに相当する正弦波（上限値正弦波）３２を生成し、高側減算回路１５ａ及び高側ウィンドコンパレータ１４ａへ出力する。
【００２９】
下限値正弦波発生回路１３ｂは、ＰＬＬ回路１２からの入力信号に同期した、図１の交流電源１の無補償下限値ＶSbに相当する正弦波信号（下限値正弦波信号）３３を生成し、低側減算回路１５ｂ及び低側ウィンドコンパレータ１４ｂへ出力する。
【００３０】
ウィンドコンパレータ１４は、高側ウィンドコンパレータ１４ａ、及び低側ウィンドコンパレータ１４ｂより構成される。
【００３１】
高側ウィンドコンパレータ１４ａは、電源電圧３１の瞬時値と、上限値正弦波発生回路１３ａから入力される上限値正弦波３２とを比較する。そして、その比較結果に応じた２値レベル信号を、論理回路１８へ出力する。
具体的には、電源電圧３１の瞬時値が上限値正弦波３２より大きい場合にはＨ信号を、小さい場合にはＬ信号を、それぞれ出力する。
【００３２】
低側ウィンドコンパレータ１４ｂは、電源電圧３１の瞬時値と、下限値正弦波発生回路１３ｂから入力される下限値正弦波３３とを比較する。そして、その比較結果に応じた２値レベル信号を、論理回路１８へ出力する。
具体的には、電源電圧３１の瞬時値が下限値正弦波３３より大きい場合には、Ｌ信号を、小さい場合にはＨの信号を、それぞれ出力する。
【００３３】
高側減算回路１５ａは、電源電圧３１の瞬時値と上限値正弦波３２との差分電圧を算出し、この瞬時の差分電圧を、高側コンパレータ１７ａへ出力する。
低側減算回路１５ｂは、電源電圧３１の瞬時値と下限値正弦波３３との差分電圧を算出し、この瞬時の差分電圧を、低側コンパレータ１７ｂへ出力する。
【００３４】
三角波発生回路１６は、ＰＷＭ制御のためのキャリア波である、高周波三角波（キャリア三角波）３４を生成し、高側コンパレータ１７ａ及び低側コンパレータ１７ｂへ出力する。
【００３５】
高側コンパレータ１７ａは、高側減算回路１５ａから入力される瞬時の差分電圧値と、三角波発生回路１６から入力されるキャリア三角波３４とを比較し、比較結果に応じた２値レベル信号を、論理回路１８へ出力する。
具体的には、瞬時の差分電圧値がキャリア三角波より大きい場合にはＬ信号を、小さい場合にはＨ信号を、それぞれ出力する。即ち、パルス幅を、瞬時の差分電圧値に比例させた高周波パルス信号を生成・出力している。
【００３６】
低側コンパレータ１７ｂは、低側減算回路１５ｂから入力される瞬時の差分電圧値と、三角波発生回路１６から入力されるキャリア三角波３４とを比較し、比較結果に応じた２値レベル信号を、論理回路１８へ出力する。
具体的には、瞬時の差分電圧値がキャリア三角波３４より大きい場合にはＬ信号を、小さい場合にはＨ信号を、それぞれ出力する。即ち、パルス幅を、瞬時の差分電圧値に比例させた高周波パルス信号を生成・出力している。
【００３７】
論理回路１８は、ウィンドコンパレータ１４、高側コンパレータ１７ａ、低側コンパレータ１７ｂ、及びゼロクロス回路１１からの入力信号に基づき、インバータ４の４つのスイッチング素子（以下、単に「スイッチ」という）４ａ〜４ｄを駆動するインバータスイッチゲート信号３５〜３８を生成・出力する。
【００３８】
具体的には、ウィンドコンパレータ１４からの入力信号により、電源電圧３１（ＶS）が、無補償範囲内であるのか、無補償上限値ＶSaを超えているのか、或いは無補償下限値ＶSbを下回っているのかを判定する。更に、ゼロクロス回路１１からの入力信号により、電源電圧３１の瞬時値の正／負を判定し、インバータ４による補償電圧の注入が、加算注入か、減算注入か、或いはゼロ注入かを判定する。
【００３９】
そして、この判定結果と、高側コンパレータ１７ａ、低側コンパレータ１７ｂからの入力信号（キャリア三角波３４を、電源電圧３１と無補償上限値ＶSa及び下限値ＶSbとの差分電圧によってパルス幅変調した信号）とに基づき、インバータ４のスイッチ４ａ〜４ｄをＯＮ／ＯＦＦさせるためのインバータスイッチゲート信号３５〜３８を生成する。
【００４０】
次に、インバータ制御装置５の動作を、図３を用いて説明する。
図３は、インバータ制御装置５の動作を説明するためのタイムチャートである。同図において、（ａ）は電源電圧３１と上限値正弦波３２と下限値正弦波３３との関係を、（ｂ）はキャリア三角波３４を、（ｃ）〜（ｆ）はインバータスイッチゲート信号３５〜３８を、それぞれ、横軸を時間、縦軸を電圧として示している。
【００４１】
図中（１）は、電源電圧３１（ＶS）が無補償範囲内である場合を示している。尚、電源電圧３１の瞬時値は正値である。
【００４２】
この場合、インバータ制御装置５において、高側ウィンドコンパレータ１４ａは、電源電圧３１の瞬時値が上限値正弦波３２より小さいとする比較結果即ちＬ信号を、論理回路１８へ出力する。
低側ウィンドコンパレータ１４ｂは、電源電圧３１の瞬時値が下限値正弦波３３より大きいとする比較結果即ちＬ信号を、論理回路１８へ出力する。
【００４３】
高側減算回路１５ａは、電源電圧３１の瞬時値と上限値正弦波３２との差分電圧を算出し、高側コンパレータ１７ａへ出力する。
低側減算回路１５ｂは、電源電圧３１の瞬時値と下限値正弦波３３との差分電圧を算出し、低側コンパレータ１７ｂへ出力する。
また、ゼロクロス回路１１は、電源電圧３１の瞬時値が正値であるとする信号即ちＨ信号を、ＰＬＬ回路１２及び論理回路１８へ出力する。
【００４４】
高側コンパレータ１７ａは、高側減算回路１５ａから入力される瞬時の差分電圧と、三角波発生回路１６から入力されるキャリア三角波３４とを比較し、上記瞬時の差分電圧に応じてそのパルス幅を変化させたパルス信号を、論理回路１８へ出力する。
低側コンパレータ１７ｂは、低側減算回路１５ｂから入力される瞬時の差分電圧と、三角波発生回路１６から入力されるキャリア三角波３４とを比較し、上記瞬時の差分電圧に応じてそのパルス幅を変化させたパルス信号を、論理回路１８へ出力する。
【００４５】
論理回路１８は、ゼロクロス回路１１から入力されるＨ信号より、電源電圧３１の値は正値であると判断するとともに、高側ウィンドコンパレータ１４ａ及び低側ウィンドコンパレータ１４ｂから入力されるＬ信号より、電源電圧３１は交流電源１の無補償範囲内であると判断する。
そして、スイッチ４ａ、４ｃをＯＦＦに、スイッチ４ｂ、４ｄをＯＮとするインバータスイッチゲート信号３５〜３８を生成・出力する。
従って、インバータ４の出力電圧は“ゼロ”となり、電源電圧３１に対する補償電圧の注入は、ゼロ注入となる。
【００４６】
また、図中（２）は、電源電圧３１（ＶS）が無補償下限値ＶSbを下回っている場合を示している。尚、電源電圧３１の瞬時値は、負値である。
【００４７】
この場合、インバータ制御装置５において、高側ウィンドコンパレータ１４ａは、電源電圧３１の瞬時値が上限値正弦波３２より大きいとする比較結果即ちＨ信号を、論理回路１８へ出力する。
低側ウィンドコンパレータ１４ｂは、電源電圧３１と下限値正弦波３３とを比較した結果、電源電圧３１の瞬時値が下限値正弦波３３より大きいとする比較結果即ちＬ信号を、論理回路１８へ出力する。
【００４８】
高側減算回路１５ａは、電源電圧３１の瞬時値と上限値正弦波３２との差分電圧を算出し、高側コンパレータ１７ａへ出力する。
低側減算回路１５ｂは、電源電圧３１の瞬時値と下限正弦波との差分電圧を算出し、低側コンパレータ１７ｂへ出力する。
また、ゼロクロス回路１１は、電源電圧３１の瞬時値が負値であるとする信号即ちＬ信号を出力する。
【００４９】
高側コンパレータ１７ａは、高側減算回路１５ａから入力される瞬時の差分電圧と、三角波発生回路１６から入力されるキャリア三角波３４とを比較し、上記瞬時の差分電圧に応じてそのパルス幅を変化させたパルス信号を、論理回路１８へ出力する。
低側コンパレータ１７ｂは、低側減算回路１５ｂから入力される瞬時の差分電圧と、三角波発生回路１６から入力されるキャリア三角波３４とを比較し、上記瞬時の差分電圧に応じてそのパルス幅を変化させたパルス信号を、論理回路１８へ出力する。
【００５０】
論理回路１８は、ゼロクロス回路１１から入力されるＬ信号より、電源電圧３１の瞬時値は負値であると判断するとともに、高側ウィンドコンパレータ１４ａより入力されるＨ信号及び低側ウィンドコンパレータ１４ｂから入力されるＬ信号より、電源電圧３１（ＶS）は、無補償下限値ＶSbを下回っていると判断する。即ち、補償電圧の注入は、加算注入であると判断する。
【００５１】
そして、電源電圧３１と極性を合わせるため、スイッチ４ｃをＯＮに、スイッチ４ｄをＯＦＦとするインバータスイッチゲート信号３７、３８とともに、低側コンパレータ１７ｂから入力されるパルス信号に応じて、スイッチ４ａ、４ｂのＯＮ／ＯＦＦを制御するインバータスイッチゲート信号３５、３６を、生成・出力する。
【００５２】
従って、インバータ４は、電源電圧３１（ＶS）と下限値正弦波３３即ち無補償下限値ＶSbとの差分電圧４２に相当する補償電圧を出力し、この補償電圧４２は、注入トランス６を介して加算注入される。
【００５３】
また、図中（３）は、電源電圧３１（ＶS）が無補償下限値ＶSbを下回っている場合を示している。尚、電源電圧３１の瞬時値は、正値である。
この場合、インバータ制御装置５における各部の動作は、上記（２）とほぼ同様である。
【００５４】
但し、電源電圧３１の瞬時値が正値であるため、高側ウィンドコンパレータ１４ａは、電源電圧３１の瞬時値が上限値正弦波３２よりも小さいとする比較結果即ちＬ信号を、また、低側ウィンドコンパレータ１４ｂは、電源電圧３１の瞬時値が下限値正弦波３３よりも小さいとする比較結果即ちＨ信号を、それぞれ、論理回路１８へ出力する。
また、ゼロクロス回路１１は、電源電圧３１の瞬時値が正値であるとする信号即ちＨ信号を出力する。
【００５５】
そして、論理回路１８は、ゼロクロス回路１１から入力されるＨ信号より、電源電圧３１の瞬時値は正値であると判断するとともに、高側ウィンドコンパレータ１４ａから入力されるＬ信号及び低側コンパレータ１７ｂから入力されるＨ信号より、電源電圧３１（ＶS）は、無補償下限値ＶSbを下回っていると判断する。即ち、補償電圧の注入は、加算注入であると判断する。
【００５６】
そして、電源電圧３１との極性を合わせるため、スイッチ４ｃをＯＦＦに、スイッチ４ｄをＯＮとするインバータスイッチゲート信号３７、３８とともに、低側コンパレータ１７ｂから入力されるパルス信号に応じて、スイッチ４ａ、４ｂのＯＮ／ＯＦＦを制御するインバータスイッチゲート信号３５、３６を、生成・出力する。
【００５７】
従って、インバータ４は、電源電圧３１（ＶS）と下限値正弦波３３即ち無補償下限値ＶSbとの差分電圧に相当する補償電圧４３を出力し、この補償電圧４３は、注入トランス６を介して電源電圧３１に加算注入される。
【００５８】
また、図中（４）、（５）は、電源電圧３１（ＶS）が無補償上限値ＶSaを超えている場合を示している。尚、（４）は、電源電圧３１の瞬時値が負の場合を、（５）は、正の場合を、それぞれ示している。
これらの場合についても、インバータ制御装置５における各部は、上記（１）〜（３）とほぼ同様の動作をする。
【００５９】
即ち、電源電圧３１の瞬時値が負値である（４）の場合、高側ウィンドコンパレータ１４ａは、電源電圧３１の瞬時値が上限値正弦波３２よりも小さいとする比較結果即ちＬ信号を、また、低側ウィンドコンパレータ１４ｂは、電源電圧３１の瞬時値が下限値正弦波３３よりも小さいとする比較結果即ちＨ信号を、それぞれ、論理回路１８へ出力する。
また、ゼロクロス回路１１は、電源電圧３１の瞬時値が負値であるとする信号即ちＬ信号を出力する。
【００６０】
そして、論理回路１８は、ゼロクロス回路１１から入力されるＬ信号より、電源電圧３１の瞬時値は負値であると判断するとともに、高側ウィンドコンパレータ１４ａより入力されるＬ信号及び低側ウィンドコンパレータ１４ｂより入力されるＨ信号より、電源電圧３１（ＶS）は、無補償上限値ＶSaを超えていると判断する。即ち、補償電圧の注入は、減算注入であると判断する。
【００６１】
そして、電源電圧３１と極性を逆とするため、スイッチ４ａをＯＮに、スイッチ４ｂをＯＦＦとするインバータスイッチゲート信号３５、３６とともに、高側コンパレータ１７ａからのパルス信号に応じて、スイッチ４ｃ、４ｄのＯＮ／ＯＦＦを制御するインバータスイッチゲート信号３７、３８を、生成・出力する。
【００６２】
従って、インバータ４は、電源電圧３１（ＶS）と上限値正弦波３２即ち無補償上限値ＶSaとの差分電圧に相当する補償電圧４４を出力し、この補償電圧４４は、注入トランス６を介して電源電圧３１に減算注入される。
【００６３】
また、電源電圧３１の瞬時値が正値である（５）の場合、高側ウィンドコンパレータ１４ａは、電源電圧３１の瞬時値が上限値正弦波３２よりも大きいとする比較結果即ちＨ信号を、また、低側ウィンドコンパレータ１４ｂは、電源電圧３１の瞬時値が下限値正弦波３３よりも大きいとする比較結果即ちＬ信号を、それぞれ、論理回路１８へ出力する。
また、ゼロクロス回路１１は、電源電圧３１の瞬時値が正値であるとする信号即ちＨ信号を出力する。
【００６４】
そして、論理回路１８は、ゼロクロス回路１１から入力されるＨ信号より、電源電圧３１の瞬時値は正値であると判断するとともに、高側ウィンドコンパレータ１４ａより入力されるＨ信号及び低側ウィンドコンパレータ１４ｂより入力されるＬ信号より、電源電圧３１（ＶS）は、無補償上限値ＶSaを超えていると判断する。即ち、補償電圧の注入は、減算注入であると判断する。
【００６５】
そして、電源電圧３１と極性を逆とするため、スイッチ４ａをＯＦＦに、スイッチ４ｂをＯＮとするインバータスイッチゲート信号３５、３６とともに、高側コンパレータ１７ａからのパルス信号に応じて、スイッチ４ｃ、４ｄのＯＮ／ＯＦＦを制御するインバータスイッチゲート信号３６、３７を、生成・出力する。
【００６６】
従って、インバータ４は、電源電圧３１（ＶS）と上限値正弦波３２即ち無補償上限値ＶSaとの差分電圧に相当する補償電圧４５を出力し、この補償電圧４５は、注入トランス６を介して電源電圧３１に減算注入される。
【００６７】
また、（６）は、無補償範囲内であった電源電圧３１（ＶS）が低下し、無補償下限値ＶSbを下回った場合を示している。尚、電源電圧３１の瞬時値は負値である。
【００６８】
この場合、電源電圧３１（ＶS）が無補償下限値ＶSbを下回った時点、即ち電源電圧３１の瞬時値が下限値正弦波３３より大きくなった時点で、低側ウィンドコンパレータ１４ｂの出力は、Ｈ信号からＬ信号へ変化する。
【００６９】
そして、論理回路１８は、この低側ウィンドコンパレータ１４ｂの出力信号が変化した時点で、電源電圧３１が、無補償下限値ＶSbを下回ったと判断し、上記（２）と同様に、スイッチ４ｃをＯＮに、スイッチ４ｄをＯＦＦとするインバータスイッチゲート信号３７、３８とともに、低側コンパレータ１７ｂから入力されるパルス信号に応じて、スイッチ４ａ、４ｂのＯＮ／ＯＦＦを制御するインバータスイッチゲート信号３５、３６を、生成・出力する。
【００７０】
従って、インバータ４は、電源電圧３１（ＶS）と下限値正弦波３３即ち無補償下限値ＶSbとの差分電圧に相当する補償電圧４６を出力し、この補償電圧４６は、注入トランス６を介して電源電圧３１に加算注入される。
【００７１】
また、（７）は、無補償範囲内であった電源電圧３１（ＶS）が上昇し、無補償上限値ＶSaを超えた場合を示している。尚、電源電圧３１の瞬時値は正値である。
【００７２】
この場合、電源電圧３１（ＶS）が無補償上限値ＶSaを超えた時点、即ち電源電圧３１の瞬時値が上限値正弦波３２より大きくなった時点で、高側ウィンドコンパレータ１４ａの出力は、Ｌ信号からＨ信号へ変化する。
【００７３】
そして、論理回路１８は、この高側ウィンドコンパレータ１４ａの出力信号が変化した時点で、電源電圧３１（ＶS）が、無補償上限値ＶSaを超えたと判断し、上記（５）と同様に、スイッチ３４ａをＯＦＦに、スイッチ４ｂをＯＮとするインバータスイッチゲート信号３５、３６とともに、高側コンパレータ１７ａから入力されるパルス信号に応じて、スイッチ４ｃ、４ｄのＯＮ／ＯＦＦを制御するインバータスイッチゲート信３７、３８を、生成・出力する。
【００７４】
従って、インバータ４は、電源電圧３１（ＶS）と上限値正弦波３２即ち無補償上限値ＶSaとの差分電圧に相当する補償電圧４７を出力し、この補償電圧４７は、注入トランス６を介して電源電圧３１に加算注入される。
【００７５】
以上のように構成することで、電源電圧が、負荷７の正常動作が保証されている許容電圧範囲内である場合には、補償電圧の注入（負荷電圧の安定化）を行わず、許容電圧範囲外となった場合にのみ、補償電圧の注入を行うことができる。従って、特に負荷電圧補償を必要としていない許容電圧範囲において、電圧補償を行わない場合と比較して装置の高効率化を実現し、交流電源１から負荷７への供給電力損失を小さくすることができる。
【００７６】
更に、電源電圧３１の瞬時値と、上限値正弦波３２及び下限値正弦波３３とを比較しているため、電源電圧３１が変動して無補償範囲外となった場合には、即時にインバータ４に補償電圧を発生させ、この電源電圧３２の変動を補償し、確実に負荷電圧の安定化を図ることができる。
【００７７】
【発明の効果】
本発明によれば、負荷の許容電圧範囲を考慮した電圧補償を実現できる。
【図面の簡単な説明】
【図１】電源電圧と負荷電圧との関係を示す図である。
【図２】インバータ制御装置の内部構成を示す図である。
【図３】インバータ制御装置の動作を示すタイムチャートである。
【図４】従来の直列補償型ＡＶＲの内部構成を示す図である。
【符号の説明】
１  交流電源
１０、１００  交流安定化電源装置（ＡＶＲ）
２  整流装置
３  電力貯蔵装置
４  インバータ
４ａ〜４ｄ  スイッチング素子（スイッチ）
５、５０  インバータ制御装置
１１  ゼロクロス回路
１２  ＰＬＬ回路
１３ａ  上限値正弦波発生回路
１３ｂ  下限値正弦波発生回路
１４  ウィンドコンパレータ
１４ａ  高側ウィンドコンパレータ
１４ｂ  低側ウィンドコンパレータ
１５ａ  高側減算回路
１５ｂ  低側減算回路
１６  三角波発生回路
１７ａ  高側コンパレータ
１７ｂ  低側コンパレータ
１８  論理回路
６  注入トランス
７  負荷
３１  交流電源の供給電圧（電源電圧）
３２  上限値正弦波
３３  下限値正弦波
３４  キャリア三角波
３５〜３８  インバータスイッチゲート信号
【図１】
0003989751.tif 000002
【図２】
0003989751.tif 000003
【図３】
0003989751.tif 000004
【図４】
0003989751.tif 000005