(57)【特許請求の範囲】
【請求項１】
所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、
命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置（以下、ＣＰＵと称す）と、
前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、
表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、
前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、
前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、
前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、
前記表示ＲＯＭの表示データが格納されているアドレス領域以外の領域を前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対する表示データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する表示データをデータレジスタから出力することにより、表示データを追加する、
ことを特徴とする表示制御装置。
【請求項２】
所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、
命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置（以下、ＣＰＵと称す）と、
前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、
表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、
前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、
前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、
前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、
前記表示ＲＯＭの表示データが格納されているアドレス領域のうち、ある一連の前記表示データに対応するアドレスを前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対して、一定の訂正データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する前記一定の訂正データをデータレジスタから出力することにより、前記表示データが前記表示制御回路に転送される時、ある一連の前記表示データに対し、前記一定の訂正を行ってから表示制御を実行する、
ことを特徴とする表示制御装置。
【請求項３】
所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、
命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置（以下、ＣＰＵと称す）と、
前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、
表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、
前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、
前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、
前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、
前記命令コードを格納する命令ＲＯＭと、前記表示データを格納する表示ＲＯＭと、を同一のＲＯＭの上に配置し、
前記ＲＯＭの命令コードおよび表示データが格納されているアドレス領域以外の領域を前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対する命令コードまたは表示データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記ＣＰＵからのアドレスまたは前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する命令コードまたは表示データをデータレジスタから出力することにより、命令コードまたは表示データを追加する、
ことを特徴とする表示制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示制御装置に関し、特に表示データの訂正または追加を可能とした表示制御装置に関する。
【０００２】
【従来の技術】
従来、この種の表示回路は図２に示すような構成が一般的であった。以下、その構成について図面を参照しながら説明する。
図２は、従来の表示制御装置の基本構成を示すブロック図である。
図２において、表示制御装置２００は、命令コードを記憶する命令ＲＯＭ２０２と、命令コードを解読し、演算処理を実行するＣＰＵ２０１と、ＣＰＵ２０１の表示コードに関する出力を記憶するＲＡＭ２０３と、画像を表示させるための表示データを格納する表示ＲＯＭ２０４と、ＣＰＵ２０１の画像特徴に関する出力により画像の設定及び表示データの制御を行う表示制御回路ＯＳＤ２０５とから構成されている。
【０００３】
次に、上記のような構成を有する従来の表示制御装置の動作について説明する。
ＣＰＵ２０１は、命令ＲＯＭ２０２に格納されているプログラムにより記述された命令コードに従って演算処理を実行し、特に表示制御においては、表示装置２１０に表示させる為の表示コードをＲＡＭ２０３に書込むと同時に表示のタイミング、表示データの色、形、大きさなどの表示設定を、表示制御回路ＯＳＤ２０５に内蔵されるレジスタへ設定する。
【０００４】
表示制御回路ＯＳＤ２０５は、前記ＲＡＭ２０３に書込まれた表示コードをデコードし、これに合ったキャラクターまたはグラフィックデータを前記表示ＲＯＭ２０４から読み出し、また本表示制御回路ＯＳＤ２０５に設定された設定値に従って、ＲＧＢ信号を出力し、前記表示装置２１０の画面に画像を表示する。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来の表示制御装置では、表示制御回路ＯＳＤが読み出すキャラクターまたはグラフィックデータを格納する表示ＲＯＭに誤ったデータが存在する場合、前記表示装置では、図４に示す通り、本来表示すべき画像とは異なった表示が画面に出力されてしまうという問題があった。
本発明は、この様な従来の問題点を解決する為になされたもので、表示ＲＯＭに誤ったデータを訂正し、正しい表示データを画面に出力させることのできる、且つ表示データを簡単に追加することのできる表示制御装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に記載の表示制御装置は、所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置と、前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、前記表示ＲＯＭの表示データが格納されているアドレス領域以外の領域を前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対する表示データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する表示データをデータレジスタから出力することにより、表示データを追加するものである。
【０００８】
また、本発明の請求項２に記載の表示制御装置は、所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置（以下、ＣＰＵと称す）と、前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、前記表示ＲＯＭの表示データが格納されているアドレス領域のうち、ある一連の前記表示データに対応するアドレスを前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対して、一定の訂正データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する前記一定の訂正データをデータレジスタから出力することにより、前記表示データが前記表示制御回路に転送される時、ある一連の前記表示データに対し、前記一定の訂正を行ってから表示制御を実行するものである。
【００１０】
また、本発明の請求項３に記載の表示制御装置は、所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置（以下、ＣＰＵと称す）と、前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、前記命令コードを格納する命令ＲＯＭと、前記表示データを格納する表示ＲＯＭと、を同一のＲＯＭの上に配置し、前記ＲＯＭの命令コードおよび表示データが格納されているアドレス領域以外の領域を前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対する命令コードまたは表示データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記ＣＰＵからのアドレスまたは前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する命令コードまたは表示データをデータレジスタから出力することにより、命令コードまたは表示データを追加するものである。
【００１２】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１による表示制御装置について、図面を参照しながら説明する。
図１は、本発明の実施の形態１による表示制御装置の構成を示すブロック図である。
【００１３】
図１において、表示制御装置１００は、命令プログラムにより記述されている命令コードを格納する命令ＲＯＭ１０２と、前記命令コードを解読し、演算処理を実行し、表示コードや表示設定を出力する中央演算処理装置ＣＰＵ１０１と、前記表示コードを記憶するＲＡＭ１０３と、画像を表示させるための表示データを格納する表示ＲＯＭ１０４と、表示制御回路ＯＳＤ１０５と、表示ＲＯＭ１０４に格納されている表示データに誤りがあった場合、誤ったデータの格納されているアドレスを検知して、正しい表示データに入替えるＲＯＭ訂正回路１０６とから構成されている。
【００１４】
図５は、図１におけるＲＯＭ訂正回路１０６の構成を示すブロック図である。図５において、ＲＯＭ訂正回路１０６（５００）は、表示ＲＯＭ１０４に格納されている誤ったデータのアドレスを保持するアドレスレジスタ５０３と、前記誤ったデータと置き換えるための正しいデータを保持するデータレジスタ５０１と、誤ったデータを訂正する信号を出す制御レジスタ５０２と、表示ＲＯＭ１０４からデータを読み出すためのアクセスアドレスが予めアドレスレジスタ５０３に登録しているアドレスと一致するか否かを判定するアドレス一致判定回路５０４と、誤りデータの訂正機能をＯｎ／ＯｆｆするＡＮＤ回路５０５と、制御信号に応じてデータレジスタ５０１もしくは表示ＲＯＭ１０４からのデータを選択して出力するセレクタ５０６とから構成されている。
【００１５】
ＲＯＭ訂正回路１０６（５００）では、装置が起動されるとき、汎用ポートなどの通信手段を介して、表示ＲＯＭ１０４に格納されている誤ったデータのアドレスが予め内蔵のアドレスレジスタ５０３に設定され、かつそのアドレスに対応する正しい表示データが内蔵のデータレジスタ５０１に設定された後、制御レジスタ５０２がそれらのアドレスに対応するようにイネーブル状態に設定される。その一例を図４、図６に示す。図４に示した４つの誤ったデータのアドレスＡk、Ａn〜Ａn+2をアドレスレジスタ５０３に設定し、それらのアドレスに対応する正しい表示データ、“７Ｃ７Ｅ”、“７ＦＦＣ”、“７ＦＦ８”、“７ＦＦ０”を、図６に示すように、データレジスタ５０１に設定する。これらの正しいデータを使って画像を表示するとき、画像は図６の６０１から６０２に変わって正しく映し出される。
【００１６】
次に、上記のような構成を有する本発明の実施の形態１による表示制御装置の動作について、図面を参照しながら説明する。
図１に示すように、表示制御装置１００により出力されるＲ、Ｇ、Ｂ出力によって表示装置１１０に画像が表示される。
ＣＰＵ１０１は、命令ＲＯＭ１０２に格納されているプログラムにより記述された命令コードに従って演算処理を実行し、特に表示制御においては、表示装置に表示させる為の表示コードをＲＡＭ１０３に書込むと同時に、表示のタイミング、表示データの色、形、大きさなどの表示設定を表示制御回路ＯＳＤ１０５に内蔵されるレジスタへ設定する。
【００１７】
前記表示制御回路ＯＳＤ１０５は、前記ＲＡＭ１０３に書込まれた表示コードをデコードし、これに合ったキャラクターまたはグラフィックデータを表示ＲＯＭ１０４から読出す。このため、ＲＯＭアドレスを表示ＲＯＭ１０４及びＲＯＭ訂正回路１０６に出力する。そのアドレスに応じて読み出された表示データは、まずＲＯＭ訂正回路１０６に出力される。
【００１８】
ＲＯＭ訂正回路１０６（５００）に入力されるＲＯＭアドレスは、アドレス一致判定回路５０４に入力される。アドレス一致判定回路５０４は、予めアドレスレジスタ５０３に設定されたアドレスと入力されたＲＯＭアドレスとを比較して、アドレスの値が一致しているか否かを判定する。前記アドレスレジスタ５０３に設定された値と入力されたアドレスとが一致し、かつ制御レジスタ５０２の設定値がイネーブル状態の場合、内蔵のデータレジスタ５０１のデータと、表示ＲＯＭ１０４からＲＯＭ訂正回路１０６（５００）に入力される表示データとを、セレクタ回路５０６によって切換え、正しい表示データをＯＳＤ１０５に出力する。その他の場合では、表示ＲＯＭ１０４からＲＯＭ訂正回路１０６（５００）に入力される表示データをそのままＯＳＤ１０５に出力する。
【００１９】
具体的には、図６に示すように、表示データが表示制御回路ＯＳＤ１０５から出力されるアドレスに従って、表示ＲＯＭ１０４から順次出力される。表示制御回路ＯＳＤ１０５から出力されるアドレスがＡkに差し掛かった時、ＲＯＭ訂正回路１０６の内蔵のアドレス一致判定回路５０４は、アドレスレジスタ５０３に設定したアドレス値Ａkと一致していることを検知し、この時制御レジスタ５０２の設定がイネーブル状態である為、内蔵されるデータレジスタ５０１に設定されている正しい表示データを、前記表示ＲＯＭ１０４から出力された表示データの代わりにセレクタ回路５０６によって切換え、表示制御回路ＯＳＤ１０５へ出力する。
【００２０】
同様に、表示ＲＯＭ１０４において、アドレスＡn〜Ａn+2と連続して誤った表示データが存在する場合、ＲＯＭ訂正回路１０６（５００）に内蔵されるアドレスレジスタ５０３にＡn〜Ａn+2を設定し、それらのアドレスに対応する正しい表示データをデータレジスタ５０１に設定すると同時に、制御レジスタ５０２をも各アドレスに対応してイネーブル状態に設定することにより、正しいデータをセレクタ回路５０６によって切換え、表示制御回路ＯＳＤ１０５へ出力することができる。
そして表示制御回路ＯＳＤ１０５は、ＣＰＵ１０１により設定された設定値に従って、ＲＧＢ信号を出力し、表示装置１１０の画面に正しい画像を表示する。
【００２１】
また、図５におけるＲＯＭ訂正回路のアドレスレジスタ５０３に設定するアドレスの値を、前記表示ＲＯＭ１０４のアドレス領域を越えた値に設定することにより、本来存在しない架空のＲＯＭ領域の表示データと前記データレジスタ５０１に設定した表示データとを入替えることとなり、結果、他の回路に影響を与えることなく表示データを追加することが可能となる。
【００２２】
図７は上記説明した内容を図に示したものである。本来アドレスＡENDまでに表示データは全て格納されているが、ＡEND+n以降、順次ＡEND+n+1、ＡEND+n+2、ＡEND+n+3…なる架空領域をアドレスレジスタ５０３に設定し、かつこれらのアドレスに対する表示データをデータレジスタ５０１に設定することによって、全く新規の表示データを追加することが可能となる。
【００２３】
また、図５におけるＲＯＭ訂正回路のデータレジスタ５０１に設定する訂正データの値をある規則性を持たせて設定し、かつある一連の表示データに対して一定の訂正を実施することにより、取り消し線表示や下線表示を容易に実現することができる。すなわち、表示ＲＯＭ１０４の表示データが格納されているアドレス領域に対して、ある規則性を持たせたアドレス領域をアドレスレジスタ５０３に設定するとともに、これらのアドレスに対して、一定の訂正データをデータレジスタ５０１に設定し、かつ、表示制御回路１０５からのアドレスとアドレスレジスタ５０３に設定したアドレスとが一致したときに該アドレスに対する一定の訂正データをデータレジスタ５０１から出力することにより、表示データが前記表示制御回路１０５に転送される時、ある一連の前記表示データに対し、前記一定の訂正を行ってから表示制御を実行することができる。
【００２４】
図８は上記説明した内容を図に示したものである。ある一連の表示データにおける同一の表示ラインに当る表示データのアドレスＡk、Ａnに対し、ＲＯＭ訂正回路に内蔵されるデータレジスタ５０１の同じ訂正内容を繰り返し実行するように、図に示す通り、例えば表示データの最下部に対して“ＦＦＦＦ”なるデータと入替えることにより、８０２に示すような下線表示を実現することが可能となる。
【００２５】
このように、本実施の形態１では、表示データを格納する表示ＲＯＭと表示制御を行う表示制御回路ＯＳＤとの間にＲＯＭ訂正回路を設けるようにしたので、表示ＲＯＭに誤ったデータが記録されている場合、そのデータのアドレスを検知して正しいデータに置き換えてから表示制御回路ＯＳＤに出力するため、正しい画像を表示装置にて得ることができる。また、ＲＯＭ訂正回路のアドレスレジスタを表示ＲＯＭのアドレス領域以外の領域に設定することによって、簡単に表示データを追加することができる。さらに、表示ＲＯＭから表示制御回路ＯＳＤに表示データが転送される際、ある一連の表示データに対して、ＲＯＭ訂正回路を介して、同様な訂正動作を実行することにより、下線や取り消し線などの表示を簡単に実行することができる。
（実施の形態２）
以下、本発明の実施の形態２による表示制御装置について、図面を参照しながら説明する。なお、本実施の形態２は、前述した実施の形態１における命令ＲＯＭと表示ＲＯＭとを同一のＲＯＭの上に配置するものである。
【００２６】
図３は、本発明の実施の形態２に係わる表示制御装置の構成を示したブロック図である。
図３において、３０２は命令コード及び表示データを格納する読み出し専用のＲＯＭ、３０４はＣＰＵ３０１が命令／表示ＲＯＭ３０２から命令コードを読み出す時、及び表示制御回路ＯＳＤ３０５が命令／表示ＲＯＭ３０２から表示データを読み出す時、それぞれ出力されるアドレスをお互いに干渉し合わないように時分割するマルチプレクサ、３０７は時分割入力された各アドレスに対応して命令／表示ＲＯＭ３０２から出力される命令コードをＣＰＵ３０１に、表示データをＯＳＤ３０５に仕分けるセパレータである。その他の構成は、前述の実施の形態１と同様なため、説明を省略する。
【００２７】
次に、上記のような構成を有する本実施の形態２による表示制御装置の動作について、図面を参照しながら説明する。
図３に示すように、表示制御装置３００により出力されるＲ、Ｇ、Ｂ出力によって表示装置３１０に画像が表示される。命令／表示ＲＯＭ３０２には命令コードが記述されたプログラムと表示データとが同時に格納されている。
【００２８】
ＣＰＵ３０１は、マルチプレクサ３０４により時分割されたアクセスアドレスを命令／表示ＲＯＭ３０２に送り、そのアドレスに対応して命令／表示ＲＯＭ３０２の内、プログラムが記述されている領域から命令コードを読出し、ＲＯＭ訂正回路３０６とセパレータ３０７を介して入力され、前記命令コードに従って演算処理を実行する。この時、特に表示制御においては、表示装置３１０に表示させる為の表示コードをＲＡＭ３０３に書込むと同時に、表示のタイミング、表示データの色、形、大きさなどの表示設定を表示制御回路ＯＳＤ３０５に内蔵されるレジスタへ設定する。
【００２９】
前記表示制御回路ＯＳＤ３０５は、前記ＲＡＭ３０３に書込まれた表示コードをデコードし、これに合ったキャラクターまたはグラフィックデータを前記命令／表示ＲＯＭ３０２の内、表示データが格納されている領域から表示データを読出す。このため、表示制御回路ＯＳＤ３０５から出力されたＲＯＭアクセスアドレスはマルチプレクサ３０４により時分割されてから、表示ＲＯＭ３０２及びＲＯＭ訂正回路３０６に入力される。そのアドレスに応じて読み出された表示データはまずＲＯＭ訂正回路３０６に出力される。
【００３０】
ＲＯＭ訂正回路３０６（５００）に入力されるＲＯＭアドレスは、アドレス一致判定回路５０４に入力される。アドレス一致判定回路５０４は予めアドレスレジスタ５０３に設定されたアドレスと入力されたＲＯＭアドレスとを比較して、アドレスの値が一致しているか否かを判定する。前記アドレスレジスタ５０３に設定された値と入力されたアドレスとが一致し、かつ制御レジスタ５０２の設定値がイネーブル状態の場合、内蔵のデータレジスタ５０１のデータと、命令／表示ＲＯＭ３０２からＲＯＭ訂正回路３０６（５００）に入力される表示データとを、セレクタ回路５０６によって切換え、正しい表示データを出力する。ＲＯＭ訂正回路から出力された正しいデータはセパレータ３０７により表示制御回路ＯＳＤ３０５に分配される。その他の場合では、命令／表示ＲＯＭ３０２からＲＯＭ訂正回路３０６（５００）に入力される表示データはそのままＯＳＤ３０５に分配される。
【００３１】
具体的には、図６に示すように、表示データが表示制御回路ＯＳＤ３０５から出力されるアドレスに従って、命令／表示ＲＯＭ３０２から順次出力される。表示制御回路ＯＳＤ３０５から出力されるアドレスがＡkに差し掛かった時、ＲＯＭ訂正回路３０６（５００）の内蔵のアドレス一致判定回路５０４は、アドレスレジスタ５０３に設定したアドレス値Ａkと一致していることを検知し、この時制御レジスタ５０２の設定がイネーブル状態である為、内蔵されるデータレジスタ５０１に設定されている正しい表示データを、前記命令／表示ＲＯＭ３０２から出力された表示データの代わりにセレクター回路５０６によって切換え、表示制御回路ＯＳＤ３０５へ出力する。
【００３２】
同様に、命令／表示ＲＯＭ３０２において、アドレスＡn〜Ａn+2と連続して誤った表示データが存在する場合、ＲＯＭ訂正回路３０６（５００）に内蔵されるアドレスレジスタ５０３にＡn〜Ａn+2を設定し、それらのアドレスに対応する正しい表示データをデータレジスタ５０１に設定すると同時に、制御レジスタ５０２をも各アドレスに対応してイネーブル状態に設定することにより、正しいデータをセレクター回路５０６によって切換え、表示制御回路ＯＳＤ１０５へ出力することができる。
そして表示制御回路ＯＳＤ３０５は、ＣＰＵ３０１により設定された設定値に従って、ＲＧＢ信号を出力し、表示装置３１０の画面に正しい画像を表示する。
【００３３】
また、これら一連のＲＯＭ訂正機能は、ＣＰＵ３０１が読み出す命令コードに対しても同様の設定をＲＯＭ訂正回路３０６の各レジスタに設定することにより同様な効果が得られる。特に本実施の形態２によるＲＯＭ訂正方法は、ＣＰＵ３０１と表示制御回路ＯＳＤ３０５双方に対して、一つのＲＯＭ訂正回路で対応することができ、回路規模を小さくすることができる。
【００３４】
また、図５におけるＲＯＭ訂正回路のアドレスレジスタ５０３に設定するアドレスの値を、前記命令／表示ＲＯＭ３０４のアドレス領域以外の領域に、または表示データを命令ＲＯＭ領域に、命令データを表示ＲＯＭ領域に設定することにより、本来存在しない架空のＲＯＭ領域の命令データまたは表示データと前記データレジスタ５０１に設定した正しいデータとを入替えることとなり、その結果、他の回路に影響を与えることなく表示データまたは命令データを追加することが可能となる。
【００３５】
また、前述した実施の形態１と同様に、図５におけるＲＯＭ訂正回路のデータレジスタ５０１に設定する訂正データの値をある規則性を持たせて設定し、かつある一連の表示データに対して同一の訂正を実施することにより、取り消し線表示や下線表示を容易に実現することができる。
【００３６】
このように、本実施の形態２では、表示データ及び命令コードを同一の命令／表示ＲＯＭに格納し、かつ該命令／表示ＲＯＭと表示制御を行う表示制御回路ＯＳＤとの間にＲＯＭ訂正回路を設けるようにしたので、命令／表示ＲＯＭに誤ったデータが記録されている場合、そのデータのアドレスを検知して正しいデータに置き換えてから表示制御回路ＯＳＤに出力するため、正しい画像を表示装置にて得ることができる。また、ＲＯＭ訂正回路のアドレスレジスタを命令／表示ＲＯＭのアドレス領域以外の領域、またはお互いのデータ領域に設定することによって、簡単に命令／表示データを追加することができる。命令／表示ＲＯＭから表示制御回路ＯＳＤに表示データが転送される際、ある一連の表示データに対して、ＲＯＭ訂正回路を介して、同様な訂正動作を実行することにより、下線や取り消し線などの表示を簡単に実行できる。さらに、ＣＰＵと表示制御回路ＯＳＤは一つのＲＯＭ訂正回路を共有できるため、回路規模を小さくすることができる。
【００３７】
【発明の効果】
以上のように、本発明の請求項１に係る表示装置によれば、所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置（以下、ＣＰＵと称す）と、前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、前記表示ＲＯＭの表示データが格納されているアドレス領域以外の領域を前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対する表示データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する表示データをデータレジスタから出力することにより、表示データを追加するようにしたので、表示ＲＯＭに誤った表示データが記録されている場合においても、表示装置にて正しい表示を得る事が可能となり、また表示ＲＯＭ製造時の歩留を高くすることができるという効果がある。
また、ＲＯＭ訂正回路を応用して、ＲＯＭ領域外の架空のデータを訂正することにより、他の回路への影響なく、簡単に全く新規の表示データを追加することができるという効果がある。
【００３９】
また、本発明の請求項２に係る表示制御装置によれば、所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置（以下、ＣＰＵと称す）と、前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、前記表示ＲＯＭの表示データが格納されているアドレス領域のうち、ある一連の前記表示データに対応するアドレスを前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対して、一定の訂正データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する前記一定の訂正データをデータレジスタから出力することにより、前記表示データが前記表示制御回路ＯＳＤに転送される時、ある一連の前記表示データに対し、前記一定の訂正を行ってから表示制御を実行するようにしたので、表示ＲＯＭに誤った表示データが記録されている場合においても、表示装置にて正しい表示を得る事が可能となり、また表示ＲＯＭ製造時の歩留を高くすることができるという効果がある。
また、ＲＯＭ訂正回路を応用して、ある一連の表示データに同じ修正を施すことにより、取り消し線、下線といった表示データの簡易な加工を簡単に実現することができるという効果がある。
【００４１】
また、本発明の請求項３に係る表示制御装置によれば、所定の表示データを記憶装置から読み出して画像を表示装置に表示する表示制御装置において、命令プログラムが格納されている命令ＲＯＭの命令コードを解読し、演算処理を実行する中央演算処理装置（以下、ＣＰＵと称す）と、前記ＣＰＵより出力される表示コードを記憶する書換え可能なＲＡＭと、表示装置に画像を表示させる為の表示データを格納する読出し専用の表示ＲＯＭと、前記ＲＡＭに書込まれた表示コードを読出して解読すると同時に前記表示ＲＯＭから表示データを読出し、前記表示コードに従って画像を前記表示装置に表示する表示制御回路と、前記表示ＲＯＭに誤った表示データが記録されている場合、該誤った表示データが格納されているアドレスを検出する為に、前記ＣＰＵから該誤った表示データが格納されているアドレスを設定する為のアドレスレジスタと、該誤った表示データが格納されているアドレスに対して前記表示制御回路からアクセスしている事を検出する為のアドレス一致検出回路と、訂正のための正しい表示データを前記ＣＰＵから設定する為のデータレジスタと、前記表示ＲＯＭから読み出されたデータと前記データレジスタに格納されているデータとを入れ替えるＲＯＭ訂正回路と、を備え、前記表示ＲＯＭから誤った表示データが読み出されているとき、前記ＲＯＭ訂正回路は、該誤った表示データを前記正しい表示データに訂正するものであり、前記命令コードを格納する命令ＲＯＭと、前記表示データを格納する表示ＲＯＭと、を同一のＲＯＭの上に配置し、前記ＲＯＭの命令コードおよび表示データが格納されているアドレス領域以外の領域を前記ＲＯＭ訂正回路内部のアドレスレジスタに設定するとともに、これらのアドレスに対する命令コードまたは表示データを前記ＲＯＭ訂正回路内部のデータレジスタに設定し、かつ、前記ＣＰＵからのアドレスまたは前記表示制御回路からのアドレスと前記アドレスレジスタに設定したアドレスとが一致したときに該アドレスに対する命令コードまたは表示データをデータレジスタから出力することにより、命令コードまたは表示データを追加するようにしたので、表示ＲＯＭに誤った表示データが記録されている場合においても、表示装置にて正しい表示を得る事が可能となり、また表示ＲＯＭ製造時の歩留を高くすることができるという効果がある。
また、１つのＲＯＭ訂正回路で命令ＲＯＭ、表示ＲＯＭのそれぞれに対して、同時に訂正を実行することが可能となり、回路規模を小さくすることができるという効果がある。
また、ＲＯＭ訂正回路を応用して、ＲＯＭ領域外の架空のデータを訂正することにより、他の回路への影響なく、簡単に全く新規の表示または命令データを追加することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による表示制御装置の構成を示すブロック図である。
【図２】従来の表示制御装置の構成を示すブロック図である。
【図３】本発明の実施の形態２による表示制御装置の構成を示すブロック図である。
【図４】従来例における正しくない表示例を示す図である。
【図５】図１および図３におけるＲＯＭ訂正回路内部の構成を示すブロック図である。
【図６】本発明における正しい表示例である。
【図７】本発明における追加データによる表示例である。
【図８】本発明における一連の表示データに対して同様な訂正を実行した表示例である。
【符号の説明】
１００、２００、３００  表示制御装置
１０１、２０１、３０１  ＣＰＵ
１０２、２０２  命令ＲＯＭ
１０３、２０３、３０３  ＲＡＭ
１０４、２０４  表示ＲＯＭ
１０５、２０５、３０５  表示制御回路（ＯＳＤ）
１０６、３０６、５００  ＲＯＭ訂正回路
１１０、２１０、３１０  表示装置
３０２    命令/表示兼用ＲＯＭ
３０４  アドレスマルチプレクサ
３０７  セパレータ
４００、６００、８００  表示ＲＯＭ内部に格納されている表示データ
４０１  誤った表示の例
５０１  データレジスタ
５０２    制御レジスタ
５０３    アドレスレジスタ
５０４    アドレス一致判定回路
５０５    ＲＯＭ訂正機能ＯＮ／ＯＦＦ回路
５０６    訂正データ切換え回路（セレクタ）
６０１  訂正前の表示例
６０２  訂正後の表示例
７００  表示ＲＯＭのアドレス領域外の表示データ
７０１  表示データを追加した表示例
８０１  繰り返し訂正前の表示例
８０２  ＲＯＭ訂正回路による下線表示例
【図１】
0003974423.tif 000002
【図２】
0003974423.tif 000003
【図３】
0003974423.tif 000004
【図４】
0003974423.tif 000005
【図５】
0003974423.tif 000006
【図６】
0003974423.tif 000007
【図７】
0003974423.tif 000008
【図８】
0003974423.tif 000009