(57)【特許請求の範囲】
【請求項１】
基板上に形成したカソード配線を覆う絶縁膜に前記カソード配線に通じるコンタクトホールを形成した後、前記コンタクトホール内にスパッタリングもしくはＣＶＤ法によって第１のカソード電極材料膜を埋め込む工程と、
前記第１のカソード電極材料膜の高さを前記コンタクトホールの開口部より低くなるようにエッチバックを行う工程と、
前記絶縁膜上にゲート電極膜とストッパ層を順に形成した後、前記ストッパ層と前記ゲート電極膜に前記コンタクトホールに通じるホールを形成する工程と、
前記ストッパ層上と前記ホール内にＣＶＤ法によって第２のカソード電極材料膜を形成する工程と、
前記ホールにより前記第２のカソード電極材料膜の表面に形成された窪みにマスクを埋め込む工程と、
前記マスクを用いて前記第２のカソード電極材料膜をエッチバックすることにより尖形に形成してカソード電極を形成する工程と、
前記ストッパ層を除去するとともに、前記カソード電極の上部周辺の前記絶縁膜を除去する工程と
を順に備えたことを特徴とする電子放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子放出素子の製造方法に関し、詳しくはカソードの製造方法に特徴を持たせた電子放出素子の製造方法に関する。
【０００２】
【従来の技術】
従来から、電子放出素子をマトリックス状に多数配列し、電子を真空中に放電させて、その電子を蛍光体に照射し、その蛍光体を発光させる平面型表示装置が米国特許４８５７１６１号に開示されている。この平面表面装置の電子放出素子は、図２の（１）に示すように、基板１１０上に形成されたカソード配線１１１上に絶縁膜１１２、ゲート電極膜１１３、有機膜１１４を順に成膜する。次いでリソグラフィー技術により有機膜１１４をパターニングしてマスクを形成する。さらに有機膜１１４をマスクにしてゲート電極膜１１３、絶縁膜１１２をエッチングし、ゲート電極１１３に円形状の孔１２１を形成する。その後、有機膜１１４上に高融点金属膜１１５を蒸着する。その際、カソード配線１１１上にも高融点金属膜１１５が堆積される。
【０００３】
次いでリフトオフ法によって、有機膜１１４とともにその上に形成されている高融点金属膜１１５を除去する。その結果、図１の（２）に示すように、カソード配線１１１上に高融点金属膜１１５の一部が残されてカソード電極１１６が形成され、電子放出素子１０１が完成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の技術では、高融点金属膜を蒸着法により形成するため、成膜時間が非常に長くなり、時には２４時間程度かかることもある。そのため、量産を困難にしている。また、電子放出素子では、ゲート電極の中心にカソード電極の中心が一致するように精度良く形成する必要があるが、従来の電子放出素子の製造方法では、高融点金属膜を蒸着法により形成している。蒸着法では蒸着源が一点であることから、大型基板の周辺部ではカソード電極の中心がずれて形成されることになる。
【０００５】
通常、電子が放出されるときの電解の強さは、カソード電極の先端からゲート電極までの距離に依存する。このため、上記説明したように、基板内において、カソード電極の先端とゲート電極との距離は均一に形成される必要がある。しかしながら、上記蒸着法により高融点金属膜を形成したのでは、高融点金属膜のステップカバリッジによって、カソード部分の高さが決まるため、高さの制御が極めて難しい。また、大型基板の面内におけるカソード部分の高さの分布は、ばらつきが大きくなり、それによって電子放出素子を用いた表示装置では、表示素子の輝度のばらつきが大きくなる。
【０００６】
このように従来の技術で説明したように、蒸着法を用いた電子放出素子の製造方法では、大型基板上で均一にかつ制御性良くカソード電極を形成することは極めて困難であった。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた電子放出素子の製造方法であって、基板上に形成したカソード配線を覆う絶縁膜に前記カソード配線に通じるコンタクトホールを形成した後、前記コンタクトホール内にスパッタリングもしくはＣＶＤ法によって第１のカソード電極材料膜を埋め込む工程（例えば第１の電極材料をエッチバックする工程も含む）と、前記第１のカソード電極材料膜の高さを前記コンタクトホールの開口部より低くなるようにエッチバックを行う工程と、前記絶縁膜上にゲート電極膜とストッパ層を順に形成した後、前記ストッパ層と前記ゲート電極膜に前記コンタクトホールに通じるホールを形成する工程と、前記ストッパ層上と前記ホール内にＣＶＤ法によって第２のカソード電極材料膜を形成する工程と、前記ホールにより前記第２のカソード電極材料膜の表面に形成された窪みにマスクを埋め込む工程と、前記マスクを用いて前記第２のカソード電極材料膜をエッチバックすることにより尖形に形成してカソード電極を形成する工程と、前記ストッパ層を除去するとともに、前記カソード電極の上部周辺の前記絶縁膜を除去する工程とを順に備えた製造方法である。
【０００８】
上記電子放出素子の製造方法では、第１のカソード電極材料膜をスパッタリングもしくはＣＶＤ法により成膜することから、従来の蒸着法による成膜より成膜時間が大幅に短縮される。そのため、量産が容易になる。またコンタクトホール内に第１、第２のカソード電極材料を埋め込んだ後、コンタクトホールの中央部上に形成される窪みにマスクを形成して第２、第１のカソード電極材料をエッチバックすることから、ゲート電極に形成したホールの中心にカソード電極の中心が配置されるように、カソード電極が形成される。さらに、２度の成膜によって第１、第２のカソード電極材料を形成することから、第２のカソード電極材料膜の膜厚によりカソード電極の高さを制御することが容易になり、それによって、カソード電極の高さの制御が容易になる。したがって、大きな基板に電子放出素子が制御性良く形成される。
【０００９】
【発明の実施の形態】
本発明に係わる実施の形態の一例を、図１の製造工程図によって説明する。
【００１０】
図１の（１）に示すように、スパッタリングによって、基板１１上にカソード配線１２を形成するための積層膜を成膜する。その積層膜は、例えば、基板１１上に、厚さが２０ｎｍのチタン膜、厚さが２０ｎｍの窒化チタン膜、厚さが５ｎｍのチタン膜、厚さが４００ｎｍのアルミニウム−銅合金膜、厚さが５ｎｍのチタン膜、厚さが１００ｎｍの窒化チタン膜を順に積層して形成する。その後、レジスト塗布、リソグラフィー技術によりカソード配線を形成するためのレジストマスク（図示せず）を形成し、それをエッチングマスクに用いて上記積層膜をエッチング加工してカソード配線１２を形成する。その後、レジストマスクを除去する。
【００１１】
さらに、上記基板１１上に上記カソード配線１２を覆う絶縁膜１３を、例えばシリコン酸化膜で形成する。このシリコン酸化膜は、例えば原料ガスにテトラエトキシシラン（ＴＥＯＳ）を用いたプラズマＣＶＤ法により。例えば７００ｎｍの厚さに形成する。その後、レジスト塗布、リソグラフィー技術によりコンタクトホールを形成するためのレジストマスク（図示せず）を形成し、それをエッチングマスクに用いて上記絶縁膜１３をエッチング加工して、上記カソード配線１２に通じる、例えば直径が０．５μｍのコンタクトホール１４を形成する。その後、レジストマスクを除去する。
【００１２】
次いで図１の（２）に示すように、上記コンタクトホール１４の内面および上記絶縁膜１３上に第１の密着層１５を、例えばスパッタリングによって、窒化チタンを３０ｎｍの厚さに堆積して形成する。さらに減圧ＣＶＤ法によって、上記コンタクトホール１４の内部および上記絶縁膜１３上に第１のカソード電極材料膜１６を、例えばタングステンを６００ｎｍの厚さに堆積して形成する。
【００１３】
その後、上記第１のカソード電極材料膜１６、第１の密着層１５をエッチバックする。その結果、図１の（３）に示すように、コンタクトホール１４の内部のみに第１の密着層１５を介して第１のカソード電極材料膜１６が残るようにする。その際、第１のカソード電極材料膜１６の高さは、コンタクトホール１４の開口部１４ａより０．１μｍ程度低くなるように、上記エッチバックを行う。
【００１４】
上記タングステンからなる第１のカソード電極材料膜１６のエッチバックには、例えばエッチングガスに、サルファーヘキサフルオライド（ＳＦ6 ）単独のガス、サルファーヘキサフルオライド（ＳＦ6 ）とアルゴン（Ａｒ）との混合ガス、サルファーヘキサフルオライド（ＳＦ6 ）と窒素（Ｎ2 ）との混合ガスもしくはサルファーヘキサフルオライド（ＳＦ6 ）と塩素（Ｃｌ2 ）との混合ガスを用いる。また第１の密着層１５のエッチバックには、塩素（Ｃｌ2 ）単独のガス、塩素（Ｃｌ2 ）とアルゴン（Ａｒ）との混合ガス、塩素（Ｃｌ2 ）と窒素（Ｎ2 ）との混合ガスもしくは塩素（Ｃｌ2 ）と三塩化ホウ素（ＢＣｌ3 ）との混合ガスを用いる。
【００１５】
次いで図１の（４）に示すように、上記絶縁膜１３上、第１のカソード電極材料膜１６上等にゲート電極膜１７を、例えばスパッタリングによって、窒化チタンを１００ｎｍの厚さに堆積して形成する。さらに、ゲート電極膜１７上にストッパ層１８を、例えば酸化シリコンを５０ｎｍの厚さに堆積して形成する。次いでレジスト塗布、リソグラフィー技術により上記コンタクトホール１４よりも大きい径のホールを形成するためのレジストマスク（図示せず）を形成し、それをエッチングマスクに用いて上記ストッパ層１８およびゲート電極膜１７をエッチング加工して、上記コンタクトホール１４に通じる、例えば直径が０．５５μｍのホール１９を形成する。その後、レジストマスクを除去する。このようにして、ゲート電極２１を形成する。
【００１６】
次に、図１の（５）に示すように、上記ホール１９の内面および上記ストッパ層１８上に第２の密着層２２を、例えばスパッタリングによって、窒化チタンを３０ｎｍの厚さに堆積して形成する。さらに減圧ＣＶＤ法によって、上記第２の密着層２２上に第２のカソード電極材料膜２３を、例えばタングステンを５５０ｎｍの厚さに堆積して形成する。この第２のカソード電極材料膜２３の厚さは、上記ホール１９の直径の長さもしくはその直径以下の長さとする。上記第２のカソード電極材料膜２３の成膜では、成膜の特性上、ホール１９上に窪み２４を生じる。
【００１７】
次いで通常のレジスト塗布技術によって、上記第２のカソード電極材料膜２３上にレジスト膜２５を例えば３５０ｎｍの厚さに形成した後、そのレジスト膜２５をエッチバックして、図１の（６）に示すように、上記第２のカソード電極材料膜２３に形成された窪み２４のみに上記レジスト膜２５を残してマスク２６を形成する。上記窪み２４は、上記第２のカソード電極材料膜２３が減圧ＣＶＤ法によって成膜されることから、その成膜の特性によりホール１９の中央部上に形成される。
【００１８】
次いで、上記第２のカソード電極材料膜２３、第２の密着層２２をエッチバックする。その結果、図１の（７）に示すように、コンタクトホール１４の内部に、上記第１のカソード電極材料膜１６上に第２の密着層２２を介して第２のカソード電極材料膜２３が尖形に残るようにする。このようにして、第１、第２の密着層１５、２２を介して第１のカソード電極材料膜１６および第２のカソード電極材料膜２３からなる尖形のカソード電極２７が形成される。
【００１９】
上記第２のカソード電極材料膜２３のエッチバックには、上記第１のカソード電極材料膜１６のエッチバックと同様なるエッチングガスを用い、レジスト膜２５と第２のカソード電極材料膜２３との選択比が例えばおよそ３程度になるようなエッチング条件で行う。また第２の密着層２２のエッチバックには、上記第１の密着層１５のエッチバックと同様なる塩素系のエッチングガスを用いる。
【００２０】
その後、図１の（７）に示すように、ウエットエッチングにより、上記ストッパ層１８〔前記図１の（５）参照〕を除去するとともに、カソード電極２７の上部周辺の上記絶縁膜１３をエッチングする。このウエットエッチングでは、ストッパ層１８および絶縁膜１３がシリコン酸化膜で形成されていることからフッ酸を用いる。その結果、ゲート電極２１に形成されたホール１９の中央部にカソード電極２７の尖形部分２７ａが位置する電子放出素子１０が形成される。
【００２１】
上記製造方法では、第１、第２のカソード電極材料膜１６、２３に、タングステンを用いたが、モリブデン、チタン、ニオブ、タンタル、クロム等の高融点金属材料を用いることも可能である。また、カソード電極２７を尖形に形成するためにレジスト膜２５を用いたが、第２のカソード電極材料膜２３をエッチバックする際に、エッチバック選択比が３程度になる物質膜であれば何でもよく、例えば、ポリイミド膜、ＳＯＧ膜等を用いることができる。また、第２のカソード電極材料膜２３に形成した窪み２４にレジスト膜２５を残す方法は、上記説明したエッチバック以外に、化学的機械研磨のような研磨法を用いることも可能である。
【００２２】
なお、第１のカソード電極材料膜１６のエッチバック（第１のエッチバック）後にゲート電極２１を形成するため、第１のエッチバックでは第１のカソード電極材料膜１６をエッチングしすぎないようにする必要がある。
【００２３】
上記電子放出素子の製造方法では、第１のカソード電極材料膜１６をスパッタリングもしくはＣＶＤ法により成膜することから、従来の蒸着法による成膜より成膜時間が大幅に短縮される。またコンタクトホール１４内に２度の成膜により第１、第２のカソード電極材料膜１６、２３を埋め込んだ後、コンタクトホール１４の中央部上に形成される窪み２４にマスクを形成して第２のカソード電極材料膜２３をエッチバックすることから、ゲート電極２１に形成したホール１９の中心にカソード電極２７の中心が配置されるように、カソード電極２７が形成される。さらに、２度の成膜により第１、第２のカソード電極材料膜１６、２３を形成することから、第２のカソード電極材料膜２３の膜厚によりカソード電極２７の高さを制御することが容易になる。
【００２４】
また、第２のカソード電極材料膜２３を成膜する際に第１のカソード電極材料膜１６の上部に形成される第２のカソード電極材料膜２３は配向性に優れた部分が電極の先端となるので、カソード電極２７の電子放出性能の寿命向上が図れる。
【００２５】
【発明の効果】
以上、説明したように本発明によれば、コンタクトホール内に２度の成膜により第１、第２のカソード電極材料を埋め込んだ後、コンタクトホールの中央部上に形成される窪みにマスクを形成して第２、第１のカソード電極材料膜をエッチバックするので、ゲート電極に形成したホールの中心にカソード電極の中心を配置することができる。さらに、２度の成膜によりカソード電極材料膜を形成するので、第２のカソード電極材料膜の膜厚によりカソード電極の高さを制御することが容易にできる。したがって、第２のカソード電極材料膜をエッチバックすることで、カソード電極とゲート電極との距離を高精度に決定することができる。よって、大型基板に複数の電子放出素子を形成した場合、各電子放出素子のカソード電極形状の面内分布が均一になり、表面素子の輝度のばらつきが低減されるので、表面装置の品質の向上が図れる。
【００２６】
また、第１のカソード電極材料膜を一度エッチバックした後にゲート電極を形成し、しかもゲート電極膜上にストッパ層を形成しているので、ゲート電極の劣化が防止され、安定した電子放出素子を製造することができる。
【００２７】
さらに、第１のカソード電極材料膜をスパッタリングもしくはＣＶＤ法により成膜するので、従来の蒸着法による成膜より成膜時間が大幅に短縮することができる。
【図面の簡単な説明】
【図１】本発明に係わる実施の形態の一例を示す製造工程図である。
【図２】従来の技術を示す製造工程図である。
【符号の説明】
１１…基板、１２…カソード配線、１３…絶縁膜、１４…コンタクトホール、１６…第１のカソード電極材料膜、１７…ゲート電極膜、１８…ストッパ層、１９…ホール、２３…第２のカソード電極材料膜、２４…窪み、２６…マスク、２７…カソード電極
【図１】
0004019568.tif 000002
【図２】
0004019568.tif 000003