(57)【特許請求の範囲】
【請求項１】
高速フーリエ変換（ＦＦＴ）の演算を行なうＦＦＴ演算部と、ユーザインターフェースに関わる演算を行なう入出力演算部と、記憶装置とを備えたコンピュータシステムにおいて、解析対象回路網の不要輻射量を解析する不要輻射解析方法であって、
前記解析対象回路網のネットリスト及びテストベクタ情報を入力として前記ＦＦＴ演算部により算出された前記解析対象回路網のインスタンス毎の高速フーリエ変換結果の周波数及び電流周波数成分を示した高速フーリエ変換結果情報について、前記入出力演算部が前記周波数毎に前記電流周波数成分を大きい順にソートする工程と、
前記記憶装置に該ソートされた順の高速フーリエ変換結果を記憶させる工程とを含むことを特徴とする不要輻射解析方法。
【請求項２】
高速フーリエ変換（ＦＦＴ）の演算を行なうＦＦＴ演算部と、ユーザインターフェースに関わる演算を行なう入出力演算部と、記憶装置とを備えたコンピュータシステムにおいて、解析対象回路網の不要輻射量を解析する不要輻射解析方法であって、
前記解析対象回路網のネットリスト及びテストベクタ情報を入力として前記ＦＦＴ演算部により算出された前記解析対象回路網のインスタンスが属するブロック毎の高速フーリエ変換結果の周波数及び電流周波数成分を示した高速フーリエ変換結果情報について、前記入出力演算部が前記周波数毎に前記電流周波数成分を大きい順にソートする工程と、
前記記憶装置に該ソートされた順の高速フーリエ変換結果を記憶させる工程とを含むことを特徴とする不要輻射解析方法。
【請求項３】
前記ソートする工程において、該ソートは前記解析対象回路網のクロック入力端子から判別するクロックツリーに含まれるインスタンスに対してのみ実行されることを特徴とする請求項１に記載の不要輻射解析方法。
【発明の詳細な説明】
【発明の属する技術分野】
【０００１】
本発明は、不要輻射（ＥＭＩ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｅｆｅｒｅｎｃｅ）解析方法に係り、特に、大規模でかつ高速駆動のＬＳＩ（大規模半導体集積回路）に対して高速かつ高精度の論理シミュレーションを行い、電磁輻射を解析する方法に関する。
【０００２】
【従来の技術】
ＬＳＩは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩ単体としてのノイズ抑制が強く要請されている。
【０００３】
このような状況下、各製品においてＬＳＩはキーデバイスとして位置付けられおり、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、大規模かつ高速駆動のＬＳＩの場合には、その瞬時電流は非常に大きくなってしまうことになり、不要輻射の増大を引起すことになる。
【０００４】
本発明は、ＬＳＩの大規模化・高速化を維持しつつも不要輻射を低減するために不可欠であるＥＭＩ評価が可能なシミュレーション手法に関するものである。ＬＳＩが他へ被害を与えるノイズを大別すると、放射ノイズと伝導ノイズがある。ＬＳＩからの直接的な放射ノイズとしてＬＳＩの内部配線から放射されるノイズもあるが、内部配線はアンテナとしては大きくない。もちろん、ＬＳＩの動作周波数向上に伴い、ＬＳＩから直接的に放射されるノイズが将来的に問題となるとは思われるが、現時点においてはＬＳＩ内部の放射ノイズは問題になるレベルではない。
【０００５】
これに対して、伝導のノイズは、ＬＳＩ内のワイヤ、リードフレームやプリント基板上配線など直接的な接続を通じてプリント基板上の他のデバイスへ影響を与えるとともに、これらの接続経路を発信源すなわちアンテナとしてノイズを放射する。この接続経路よりなるアンテナはＬＳＩ内部の配線と比べると非常に大きく、不要輻射を考える上で支配的な要素である。
【０００６】
ＬＳＩからの伝導ノイズの経路として、電源と信号があるが、近傍の電磁界を考える場合、電源の電流の変化が電源線をアンテナとして輻射されるノイズが支配的であると考えられる。また、信号においては信号の変化時に生じるリンギング・オーバーシュートが問題となる場合もあるが、ＬＳＩ内部電源レベルの変動が信号波形として伝導することが問題となる場合が多い。電源・信号どちらの経路を伝導し放射されるノイズも、電源電流の変化と強く相関があると考えられる。
【０００７】
簡単なインバータ回路を用いてＣＭＯＳ回路の電源電流を説明する。インバータ回路への入力電圧が変化する場合に、ＣＭＯＳ回路の主な電源電流である負荷容量充放電電流が流れる。そして、これに加え貫通電流が加算して流れることになる。このようなＣＭＯＳ回路を設計するにあたり、自動設計ツールを用いる上での制約により同期化しているが、同期化したことによりＬＳＩ全体の回路が同時に動作するため、基準クロックに同期して電源のピーク電流が発生する。しかも、高速化、すなわち周期を短縮するためには、短時間に充放電できるようにトランジスタを大きくするが、その結果としてピーク電流が増大する。当然、ＬＳＩが大規模化することによってもＬＳＩ全体の電源電流は増大する。このようにして、電源のピーク電流が増大し、電源電流が急峻な変化をするようになってきているが、この急峻な変化が高調波成分を増大させてしまい、不要輻射の増大を招いている。
【０００８】
不要輻射の主要因とも言える電源電流の変化について高精度のシミュレーションを行うことが、ＬＳＩにおける不要輻射の評価として有効であると考えられる。
ところで従来は、以下に示すようにトランジスタレベルで電流解析を行う電流シミュレーション手法が用いられていた。
【０００９】
図２は、トランジスタレベルの電流解析手法を用いた従来のＥＭＩ解析方法の処理フローを示したブロック図である。この方法では、解析対象となるＬＳＩのレイアウト情報から、レイアウトパラメータ抽出（以下、ＬＰＥとする）処理２０３を行い、スイッチレベルネットリストについて回路シミュレーション２０６、電流源モデリング処理２０８、電源配線ＬＰＥ処理２１０、過渡解析シミュレーション２１２、ＦＦＴ処理２１４の各ステップを行うように構成されている。
【００１０】
以下、各ステップについて図２を参照しながら説明する。
ステップ２０３ではＥＭＩ解析対象となる半導体集積回路のレイアウトデータ２０１と、トランジスタ素子や各種配線寄生素子（抵抗、容量等）、各素子のパラメータ値、及びそれら抽出結果の出力形式を定義したＬＰＥルール２０２が入力され、そのＬＰＥルール２０２に基づきレイアウトデータ２０１における各素子のパラメータを算出し、ネットリスト２０４が生成される。尚、本ステップでは電源（及びグランド）配線の寄生素子については、抽出対象にしない。
【００１１】
ステップ２０６では前記ステップ２０３より生成されたネットリスト２０４と解析対象回路において所望の論理的動作を再現させるためのテストパターン２０５が入力され、内部回路の動作状態に応じた負荷容量充放電電流や貫通電流等を算出し、各トランジスタ毎の電流波形情報２０７が生成される。尚、本ステップの最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定して処理を行う。
【００１２】
ステップ２０８では前記ステップ２０６より生成されたトランジスタ毎の電流波形情報２０７が入力され、それぞれを以降のステップ２１２で適用できる形式にモデリングし、電流源素子モデル情報２０９が生成される。尚、以降のステップ２１２の処理負荷軽減のためにも、複数個のトランジスタで構成される機能回路ブロック毎に電流源素子としてモデリングする手法が一般的である。
【００１３】
ステップ２１０は前記ステップ２０３に対して、抽出対象がＥＭＩ解析対象となるトランジスタ素子や各種配線寄生素子から、電源及びグランド配線の寄生素子（抵抗、デカップリング容量等）に代わる点が異なるのみであるため説明を省略する。尚、本ステップにより電源（及びグランド）配線ネットリスト２１１が生成される。
【００１４】
ステップ２１２では前記ステップ２０８より生成された電流源素子モデル情報２０９と前記ステップ２１０より生成された電源（及びグランド）配線ネットリスト２１１とワイヤやリードフレームのインピーダンス（抵抗、容量、インダクタンス）２１６が入力され、ＳＰＩＣＥに代表される過渡解析シミュレータを使用した解析により、解析対象回路の電源電圧変動を算出した電源電圧降下結果２１７が生成される。
【００１５】
この後、前記ステップ２０６の再処理を行う。その際に、前記ステップ２０６の最初の処理では電源（及びグランド）電位を変動の無い理想電位と仮定したのに対して、ここでは前記ステップ２１２より生成された電源電圧降下結果２１７が入力され、電源電圧変動を考慮に入れた各トランジスタ毎の電流波形情報２０７が再度生成される。同様に前記ステップ２０８、２１２の再処理が行われる。
【００１６】
この前記ステップ２０６、２０８、２１２のループ処理を複数回繰り返すことで、電源電圧変動をより高精度に再現させた電流波形結果２１３が生成される。ステップ２１４では前記ステップ２１２より生成された電流波形結果２１３が入力され、高速フーリエ変換（以下、ＦＦＴとする）を施すことにより、周波数スペクトラム解析を行なうことが可能となり、ＥＭＩ解析結果２１５を得ることが出来る。
【００１７】
この従来例では、ＬＰＥ処理２０３、電源配線ＬＰＥ処理２１０及び電流源モデリング処理２０８の合わせ込みによって検証精度は大きく左右するものの、一定レベルの解析精度が期待できる。しかし、このようなトランジスタレベルの電流解析にはＳＰＩＣＥに代表される過渡解析シミュレータを使用するため、ＥＭＩ解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能なＥＭＩ解析方法の確立が望まれている。
【００１８】
そこで、高速化の可能なＥＭＩ電流解析方法として、ゲートレベルのＥＭＩ電流解析方法が提案されている。たとえばその１つとして、アイ・エス・ピー・デー＆９９第１６ページ乃至第２１ページ（ＥＭＩ−ＮＯＩＳＥＡＮＡＬＹＳＩＳＵＮＤＥＲＡＳＩＣＤＥＳＩＧＮＳＥＮＶＩＲＯＮＭＥＮＴ’ＩＳＰＤ＆９９）に掲載されたエイ・エス・アイ・シーデザイン環境におけるＥＭＩ−ノイズ解析がある。この技術では、テストベクタを用いたゲートレベルシミュレーション結果からイベントを取得、電流波形推定を行いＦＦＴを行って周波数解析を行うようにしている。すなわち、図３に示すようにベリログネットリスト（VeｒｉlｏｇNeｔlｉsｔ）３０１と、テストベクタ３０２とから論理シミュレーション３０３を行い、これによって算出されたイベントデータ３０４と、トグル時の波形情報３０６とから、波形推定ステップ３０５を実行し、この波形推定ステップから得られた推定電流波形３０７を、ＦＦＴ処理し周波数特性を得るようにしている。この方法では従来のトランジスタレベルのＥＭＩ解析に比べて、高速化をはかることができる。
【００１９】
しかしながら一般的には論理シミュレータにおいては電源・グランドを変動の無い理想電位として扱うため、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することができない。もし、デカップリングの影響を考慮するならば、抵抗、容量、インダクタンスといった寄生素子を含む電源及びグランドのネットワークと論理シミュレーションにより求めた各素子の電流値を過渡解析する必要があり、処理に要する時間が激増する。
【００２０】
しかも、チップの大規模化と素子数の増加により電源線のネットワークが大規模化しており、処理時間増大は不要輻射解析上大きな障害となりつつある。処理時間短縮のため、これら電源線の抵抗・容量に対するリダクション手段も提案もされているが、電源線が格子構造となるようなゲートアレイに限定される。
【００２１】
また、電源電流値をＦＦＴすることでＥＭＩ解析したとしても、ＦＦＴ特性を設計者が判断するものとなっている。この手段では原因個所の特定に非常に時間がかかってしまうか、または不可能であり、また解析情報として、それを直接修正に反映させるものとしては、不充分であるという問題もある。
【００２２】
以上説明した通り、従来のＬＳＩの不要輻射解析方法は、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの考慮と高速処理の両立という観点、不要輻射解析結果の設計への迅速な反映という観点において十分とは言えないものであった。
【００２３】
【発明が解決しようとする課題】
このように、トランジスタレベルの電流解析手法を用いた従来例では、一定レベルの解析精度が期待できるものの、トランジスタレベルの電流解析にはＳＰＩＣＥに代表される過渡解析シミュレータを使用するため、解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能であるゲートレベルの電流解析手法を利用したＥＭＩ解析方法の確立が望まれる。
【００２４】
一方、ゲートレベル電流解析手法も提案されているが、電源及びグランドを変動の無い理想電位で扱えばデカップリング効果を考慮できず、またデカップリングを考慮するために寄生素子を含む電源及びグランドネットワークを過渡解析すれば解析時間が増大するという問題があった。
【００２５】
また、ＥＭＩ解析したとしても、その主たる原因がどの回路にあるのかが不明であり、ＥＭＩ改善のためにどの回路を修正することが有効であるのかが分からないという問題もある。
【００２６】
本発明は、前記実情に鑑みてなされたもので、高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供することを目的とする。
【００２７】
また、ＥＭＩ発生個所の特定を可能にし、効率的な対策を行うことを目的とする。
【００２８】
【課題を解決するための手段】
本発明は、高速フーリエ変換（ＦＦＴ）の演算を行なうＦＦＴ演算部と、ユーザインターフェースに関わる演算を行なう入出力演算部と、記憶装置とを備えたコンピュータシステムにおいて、解析対象回路網の不要輻射量を解析する不要輻射解析方法であって、前記解析対象回路網のネットリスト及びテストベクタ情報を入力として前記ＦＦＴ演算部により算出された前記解析対象回路網のインスタンス毎の高速フーリエ変換結果の周波数及び電流周波数成分を示した高速フーリエ変換結果情報について、前記入出力演算部が前記周波数毎に前記電流周波数成分を大きい順にソートする工程と、前記記憶装置に該ソートされた順の高速フーリエ変換結果を記憶させる工程とを含むことを特徴とする。
また本発明は、高速フーリエ変換（ＦＦＴ）の演算を行なうＦＦＴ演算部と、ユーザインターフェースに関わる演算を行なう入出力演算部と、記憶装置とを備えたコンピュータシステムにおいて、解析対象回路網の不要輻射量を解析する不要輻射解析方法であって、前記解析対象回路網のネットリスト及びテストベクタ情報を入力として前記ＦＦＴ演算部により算出された前記解析対象回路網のインスタンスが属するブロック毎の高速フーリエ変換結果の周波数及び電流周波数成分を示した高速フーリエ変換結果情報について、前記入出力演算部が前記周波数毎に前記電流周波数成分を大きい順にソートする工程と、前記記憶装置に該ソートされた順の高速フーリエ変換結果を記憶させる工程とを含むことを特徴とする。
また本発明は、上記不要輻射解析方法において、前記ソートする工程において、該ソートは前記解析対象回路網のクロック入力端子から判別するクロックツリーに含まれるインスタンスに対してのみ実行されることを特徴とする。
１）ＬＳＩの不要輻射解析における解析機能
本発明の不要輻射解析方法は、高速フーリエ変換（ＦＦＴ）の演算を行なうＦＦＴ演算部と、ユーザインターフェースに関わる演算を行なう入出力演算部と、記憶装置とを備えたコンピュータシステムにおいて、解析対象回路網の不要輻射量を解析する不要輻射解析方法であって、前記記憶装置の第１の記憶領域に記憶された第１の周波数帯を指定する情報を読み出す工程と、前記ＦＦＴ演算部が、前記解析対象回路網に対応する電源電流情報に応じて、解析対象周波数帯のうち前記第１の周波数帯では、第１の解析幅で高速フーリエ変換を実行し、前記第１の周波数帯以外の周波数帯では、前記第１の解析幅より粗い第２の解析幅で高速フーリエ変換を実行する工程と、前記第１の周波数帯における前記第１の解析幅で解析された高速フーリエ変換結果と前記第１の周波数帯以外の周波数帯における前記第２の解析幅で解析された高速フーリエ変換結果を前記記憶装置の第２の記憶領域に記憶させる工程とを含むことを特徴とする。
【００２９】
また、本発明の不要輻射解析方法において、前記電源電流情報は、前記記憶装置の第３の記憶領域に記憶されており、前記第３の記憶領域に記憶された前記電源電流情報を読み出す工程をさらに含むこととしても良い。
上記構成によれば、電流周波数成分が大きくなる周波数の精度を保ちながら高速かつ少メモリでＦＦＴ結果を得ることが出来る。したがって、特にノイズの影響が周期的な繰り返しで決まってくるような同期回路に対しては高精度の解析結果を得ることができる。
【００３１】
また、本発明の不要輻射解析方法において、前記解析対象回路網の情報は、前記記憶装置の第４の記憶領域に記憶されており、前記第４の記憶領域に記憶された前記解析対象回路網の情報を読み出す工程と、前記ＦＦＴ演算部が、所定の時間において前記解析対象回路網の入力端子に印加されるテストベクタ情報と読み出された前記解析対象回路網の情報から、前記解析対象回路網に応じた電源電流情報を算出し、記憶する工程とをさらに含むこととしても良い。
上記構成によれば、処理速度を落とすことなく、電流計算バッファに必要となるメモリを節約することが出来、全周波数帯域での周波数の精度を保ちながら従来例よりも高速かつ少メモリでＦＦＴ結果を得ることが出来るとともに、あらかじめ電流計算バッファに必要となるメモリが予測できるので、特にノイズの影響が周期的な繰り返しで決まってくる同期回路で高精度かつ安定動作となるという効果が得られる。
この方法は上記の方法と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得ることが可能となる。
【００３２】
また、本発明の不要輻射解析方法において、前記第２の記憶領域に高速フーリエ変換結果を記憶する工程において、前記第１の周波数帯における前記第１の解析幅で解析された高速フーリエ変換結果と前記第１の周波数帯以外の周波数帯における前記第２の解析幅で解析された高速フーリエ変換結果のうち、あらかじめ定めた閾値を超えるもののみを前記第２の記憶領域に記憶することとしても良い。
上記構成によれば、より少メモリでＦＦＴ結果を得ることが出来、特に電流周波数成分の高い周波数が限られてくる回路でのメモリ節約率が高くなるという効果を奏効する。
この方法は上記の方法と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得ることが可能となる。
【００３３】
また、本発明の不要輻射解析方法において、前記第２の記憶領域に高速フーリエ変換結果を記憶する工程において、前記第１の周波数帯における前記第１の解析幅で解析された高速フーリエ変換結果と前記第１の周波数帯以外の周波数帯における前記第２の解析幅で解析された高速フーリエ変換結果のうち、値の大きいものからあらかじめ定めた個数分のみを前記第２の記憶領域に記憶することとしても良い。
上記構成によれば、より少メモリでＦＦＴ結果を得ることが出来、またあらかじめＦＦＴ結果情報に必要となるメモリを予測することが出来るので、特に電流周波数成分の高い周波数の数を限定できる回路において安定動作となるという効果が得られる。
この方法は上記の方法と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得ることが可能となる。
【００３４】
また、本発明の不要輻射解析方法において、前記電源電流情報を算出する工程において、前記解析対象回路網に含まれる複数の回路素子のうち、解析対象となる回路素子に対応する電源電流情報のみを記憶することとしても良い。
上記構成によれば、より高速となり、かつ原因個所の推定が容易となるという効果が得られる。
この方法は上記の方法と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【００３５】
また、本発明の不要輻射解析方法において、前記電源電流を算出する工程において、前記解析対象回路網に含まれる複数の回路素子毎に算出された電源電流値が、あらかじめ定めた閾値を超える回路素子に対応する電源電流情報のみを記憶することとしても良い。
上記構成によれば、電流計算やＦＦＴを省略出来、高速化をはかることができるとともに、電流量の大きなノイズ原因となる個所を限定でき、原因個所推定が容易となるという効果を得ることができる。
この方法は上記の方法と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【００３６】
また、本発明の不要輻射解析方法において、前記電源電流情報を算出する工程において、前記解析対象回路網に含まれる複数の回路素子毎に算出された電源電流値のうち、値の大きいものからあらかじめ定めた個数分の回路素子に対応する電源電流情報のみを記憶することとしても良い。
上記構成によれば、電流計算やＦＦＴをさらに省略することが出来、高速となるとともに、電流量の大きなノイズ原因となる個所を限定でき、原因個所推定が容易となる。またあらかじめ電流計算に必要となるメモリを予測出来るので、特に電流量の高い回路素子の数を限定することができる回路において安定動作となるという効果が得られる。
この方法は上記の方法と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【００３７】
また、本発明の不要輻射解析方法において、前記電源電流情報を算出する工程において、前記解析対象回路網に含まれる複数の回路素子の前記テストベクタ情報に応じた論理変化回数を計測し、前記論理変化回数があらかじめ定めた閾値を超える回路素子の電源電流情報のみを記憶することとしても良い。
上記構成によれば、論理変化計算の段階で計算量節約を決定することが出来る。従って、電流計算やＦＦＴが省略され高速となるとともに、論理変化数の大きなノイズ原因となる個所を限定することができ、原因個所推定が容易となるという効果が得られる。
この方法は上記の方法と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【００３８】
また、本発明の不要輻射解析方法において、前記電源電流情報を算出する工程において、前記解析対象回路網に含まれる複数の回路素子の前記テストベクタ情報に応じた論理変化回数を計測し、前記論理変化回数が多いものからあらかじめ指定した個数分に対応する回路素子の電源電流情報のみを記憶することとしても良い。
上記構成によれば、論理変化計算の段階で計算量節約を決定することが出来、電流計算やＦＦＴを省略し高速化をはかることができる。また、論理変化数の大きなノイズ原因となる個所を限定でき、原因個所推定が容易となる。またあらかじめ電流計算に必要となるメモリを予測出来るので、特に論理変化数の高い回路素子の数を限定できる回路において安定動作が可能となるという効果が得られる。
この方法は上記の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【００４０】
２）ＬＳＩの不要輻射解析におけるユーザインターフェース
また、本発明の不要輻射解析方法は、高速フーリエ変換（ＦＦＴ）の演算を行なうＦＦＴ演算部と、ユーザインターフェースに関わる演算を行なう入出力演算部と、記憶装置とを備えたコンピュータシステムにおいて、解析対象回路網の不要輻射量を解析する不要輻射解析方法であって、前記入出力演算部が、前記ＦＦＴ演算部により算出された前記解析対象回路網のインスタンス毎の高速フーリエ変換結果の値に応じてインスタンス毎の高速フーリエ変換結果をソートする工程と、前記記憶装置に該ソートされた順の高速フーリエ変換結果を記憶させる工程とを含むことを特徴とする。
上記構成によれば、ノイズに影響する箇所を回路素子単位のインスタンスで特定することが可能となるという効果を得ることができる。
【００４１】
また、本発明の不要輻射解析方法において、前記ソートする工程において、該ソートはインスタンスが属するブロック毎に実行されることとしても良い。
上記の構成によれば、ノイズに影響する箇所を２つ以上のインスタンスを単位とするブロック単位で特定するもので、ノイズの大きな各周波数成分毎にその主原因となる前記インスタンス名を特定する前段階でトップダウンでマクロ的に問題箇所を高速に特定することが可能となるという効果が得られる。
【００４２】
また、本発明の不要輻射解析方法において、前記ソートする工程において、該ソートは前記解析対象回路網に含まれる回路素子の種別毎に実行されることとしても良い。
上記構成によれば、ノイズに影響する箇所をレジスタ・組み合わせ回路・メモリ等のインスタンス群ごとに特定する手段を有するもので、設計者がアーキテクチャーレベルでの改善をする上で必要な情報を提供できるという効果が得られる。
【００４３】
また、本発明の不要輻射解析方法において、前記ソートする工程において、該ソートは前記解析対象回路網のクロック入力端子から判別するクロックツリーに含まれる回路素子に対してのみ実行されることとしても良い。
上記構成によれば、ノイズに影響する箇所をクロックツリー群ごとに特定する手段を有するもので、電力に大きく影響するクロック部でのノイズの影響を見ることができ、設計者がクロック制御による改善を図るのに有効であるという効果が得られる。
【００４４】
また、本発明において、論理シミュレーションの実行によって不要輻射量を解析する解析装置において、ユーザインターフェースとして、インスタンスを同時もしくはある時間間隔内に変化するタイミングを識別した結果に基づきグルーピングする手段を有することを特徴とする。
上記の構成によれば、ノイズに影響する箇所を、同時変化（ある時間間隔内に変化）するインスタンス群ごとに特定する手段を有するもので、信号同時変化箇所でのノイズの影響を見ることができ、設計者が信号制御関連の改善を図るのに有効である。
【００４５】
また、本発明において、論理シミュレーションの実行によって不要輻射量を解析する解析装置において、ユーザインターフェースとして、前記グルーピング手段でグループ化されたグループ情報から、ノイズの大きな各周波数成分毎にその主原因となるインスタンス名を特定する情報、及びそのノイズレベルの情報をレポートする手段を有することを特徴とする。
上記構成によれば、ノイズに影響する箇所を２つ以上のインスタンスで構成されるブロック単位ではなく、各インスタンスレベルで特定することが可能となる。
【００４６】
（実施例１４ではレジスタ・組み合わせ回路・メモリブロック内の箇所、実施例１５ではクロック入力端子からたどって判別したクロックツリー内の箇所、の実施例１６ではノイズに影響する同時変化箇所の特定がそれぞれインスタンスレベルで可能となる。）
【００４７】
また、各電流周波数成分のノイズの大きな箇所をネットリストに対応させて表示させることも可能であり、ネットリスト情報を、対応するレイアウト情報に置きかえることによってレイアウト上の位置情報に対応させて表示させることもできるという効果が得られる。
【００４８】
また、本発明において、論理シミュレーションの実行によって不要輻射量を解析する解析装置において、ユーザインターフェースとして、あらかじめ決めておいた周波数についてのみＦＦＴを行う手段を有することを特徴とする。
上記構成によれば、特定の周波数に対してより高速に、特定周波数に影響するノイズ原因箇所を特定することが可能となる。また、一旦一チップＦＦＴ解析を行った後の原因特定段階等のように、解析したい周波数が予め決まっている場合等に有効である。
【００４９】
３）ＬＳＩの不要輻射解析における電源線考慮方法
また、本発明において、論理シミュレーションの実行によって不要輻射量を解析する方法において、レイアウトデータからＬＰＥを行い求めたチップの電源回路の抵抗および容量の情報からチップ全体の等価抵抗と等価容量を算出し、補正係数を算出する工程と、理想電源としてあらかじめ求めた推定電流波形のイベント単位モデルに前記補正係数を用いて補正処理を加える工程からなる電流波形補正工程を含むことを特徴とする。
上記構成によれば、ゲートレベル電源電流解析の高速性をほぼ維持した状態で、デカップリングの影響を電源電流値に反映させることができるという効果を得ることができる。
【００５０】
また、本発明において、前記補正係数算出工程が、チップの電源回路の抵抗および容量の情報からチップ全体の等価抵抗と等価容量を算出し、あらかじめ用意しておくテーブルによって処理し補正係数を算出する工程を含むことを特徴とする。
上記構成によれば、事前にテーブルを算出しておくことで、ゲートレベル電源電流解析の高速性をほぼ維持した状態で、デカップリングの影響を電源電流値に反映させることができるという効果が得られる。
【００５１】
また、本発明において、前記補正係数算出工程が、チップの電源回路の抵抗および容量の情報からチップ全体の等価抵抗と等価容量を算出し、あらかじめ用意しておいた数式によって処理し補正係数を算出する工程を含むことを特徴とする。
上記構成によれば、事前に統計処理により数式を算出しておくことで、ゲートレベル電源電流解析の高速性をほぼ維持した状態で、デカップリングの影響を電源電流値に反映させることができるという効果を得ることができる。なお、情報の特質により数式とテーブルを使い分けることで、処理時間やデータ量の最適化が可能であるという効果を奏効する。
【００５２】
また、本発明において、前記電流波形補正工程が、理想電源として求めた推定電流波形のイベント単位モデルの底辺に補正を加える工程を含む事を特徴とする。
上記構成によれば、理想電源として求めた推定電流波形のイベント単位モデルの底辺に補正をおこない、電流波形の底辺を最適化することで、電源ＲＣ成分の影響による瞬時電流のなまりを電源電流波形に反映させることができる。
【００５３】
また、本発明において、前記電流波形補正処理工程が、理想電源として求めた推定電流波形のイベント単位モデルの面積に補正を加える工程を含むことを特徴とする。
上記構成によれば、理想電源として求めた推定電流波形のイベント単位モデルの面積に補正をおこない、電流波形の面積を最適化することで、電源ＲＣ成分の影響による電源電圧降下（IＲ−Ｄｒｏｐ）の影響を電源電流波形に反映させることができる。
【００５４】
また、本発明において、補正係数算出工程が、電源回路の形状情報を利用して電源回路の抵抗情報からチップの等価抵抗を推定し、補正係数の算出工程を高速に行う工程を含むことを特徴とする。
上記構成によれば、チップの電源回路の等価抵抗を算出する際に複雑な電源抵抗の回路網を解く必要がないため、精度は低下するものの、より高速なＥＭＩ解析の実現が可能となるという効果が得られる。
【００５５】
また、本発明において、フロアプランの段階で、チップの電源回路の等価抵抗および等価容量を推定する工程と、前記等価抵抗および等価容量情報から補正係数を算出する工程と、理想電源としてあらかじめ求めた推定電流波形のイベント単位モデルに補正処理を加える工程を有することを特徴とする。
上記構成によれば、レイアウトの完成を待たず、早期設計段階において電源線の影響を電源電流値に反映させることができるという効果が得られる。
【００５６】
また、本発明において、電源回路の等価抵抗・等価容量推定工程がチップ面積を考慮して電源回路の抵抗および容量を推定する工程を含むことを特徴とする。
上記構成によれば、チップ面積情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現できるという効果を得ることができる。
【００５７】
また、本発明において、電源回路の等価抵抗・等価容量推定工程が、さらにテクノロジー情報を考慮して電源回路の抵抗および容量を推定する工程を含むことを特徴とする。
上記構成によれば、テクノロジー情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析を実現することができ、またテクノロジーごとにデータベースを用意する必要がないメリットもある。
【００５８】
また、本発明において、電源回路の等価抵抗・等価容量推定工程がさらに、チップ形状および電源パッドの位置を考慮して電源回路の抵抗および容量を推定する工程を含むことを特徴とする。
上記構成によれば、チップ形状および電源パッドの位置情報を用いることで、早期設計段階においてさらに高精度に電源線の影響を考慮したＥＭＩ解析が実現できるという効果を得ることができる。
【００５９】
また、本発明において、電源回路の等価抵抗・等価容量推定工程がさらに、電源パッド数を考慮して電源回路の抵抗および容量を推定することを特徴とする。
上記構成によれば、電源パッド数情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現でき、また電源パッド数のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となる。
【００６０】
また、本発明において、電源回路の等価抵抗・等価容量推定工程が、チップを構成する電源配線の幅情報を考慮して電源回路の抵抗および容量を推定する工程を含むことを特徴とする。
上記構成によれば、チップを構成する電源配線の幅情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現でき、また電源配線幅のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となるという効果が得られる。
【００６１】
また、本発明において、電源回路の等価抵抗・等価容量推定工程として、さらに電源配線下の容量生成領域を考慮して電源回路の抵抗および容量を推定する工程を含むことを特徴とする。
上記構成によれば、電源配線下の容量生成領域情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現でき、また容量生成のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となるという効果を得ることができる。
【００６２】
また、本発明において、チップ全体の等価抵抗および等価容量に代わり、モジュール毎に等価抵抗および等価容量を算出し、各モジュールに対してそれぞれ補正係数を算出することで、個々のモジュールに対してより正確な推定電流波形の補正をおこなうことを特徴とする。
上記構成によれば、ゲートレベル電源電流解析の高速性をほぼ維持した状態で、早期設計の各種段階において予測されるデカップリング容量を含む電源線の影響を電源電流値に反映させることができる。また、チップ全体の等価抵抗および等価容量に代わり、モジュール毎に等価抵抗および等価容量を算出し、各モジュールに対してそれぞれ補正係数を算出することで、個々のモジュールに対してより正確な推定電流波形の補正をおこなうことができる。さらにまた、モジュールごとにＦＦＴ解析をおこなう場合には、モジュールごとに補正したモジュールごとの電流モデルを情報として記憶しＦＦＴ解析に用いることで、高精度なモジュールごとのＥＭＩ解析が実現可能となるという効果を得ることができる。
【００６３】
また、本発明において、電流波形補正工程が、チップ全体の等価抵抗および等価容量に代わり、チップを構成する各モジュールの位置情報および各モジュールの種類情報を考慮してモジュール毎に等価抵抗および等価容量を推定し、各モジュールに対してそれぞれ補正係数を算出することで、工程を含むことを特徴とする。
上記構成によれば、個々のモジュールに対してより正確な推定電流波形の補正をおこなうことが可能となるという効果が得られる。
【００６５】
また、本発明において、チップのパッケージ情報から電源リード部および電源ワイヤボンディング部に相当するインダクタンス成分を算出し、抵抗、容量に加え、第三の要素とすることを特徴とする。
上記の構成によれば、チップのパッケージのインダクタンス成分を考慮した高精度な電流補正が可能となるという効果が得られる。
【００６６】
また、本発明において、前記電流波形補正工程が、推定電流波形のイベント単位モデルに対して補正する手法に代わり、理想電源として求めたＥＭＩ解析対象の電流波形に対して補正を行う工程を含むことを特徴とする。
上記構成によれば、理想電源として求めたチップまたはモジュールの電源電流波形に補正を行うため、チップまたはモジュールの電源電流を算出する段階まで処理を進めることが可能となり、レイアウト完成前あるいはフロアプラン工程前に作業を進めることでＥＭＩ解析全体の短ＴＡＴ化が実現可能となる。また、トランジスタレベルでのＥＭＩ解析においても、電流波形の補正をおこない電源線の影響を考慮するという手法を使うことが可能である。
【００６７】
【発明の実施の形態】
以下、本発明に係る不要輻射解析方法の実施形態について説明する。
図１は、本発明に係わる不要輻射解析方法を実施するための不要輻射解析装置の一実施例を示す図である。
この不要輻射解析装置は、電源を考慮した演算に関わる各構成要素の各ステップの処理を行うための電源考慮演算部１０１と、周波数変換ＦＦＴに関わる各構成要素の各ステップの処理を行うためのＦＦＴ演算部１０６と、ユーザインターフェースの演算に関わる各構成要素の各ステップの処理を行うための入出力演算部１０７と、キーボード等の入力装置１０３と、メモリ装置やディスク装置等の外部記憶装置１０４と、ディスプレイ等の出力装置１０５等を備えたコンピュータシステムとを具備してなるものである。電源考慮演算部１０１と、ＦＦＴ演算部１０６と、入出力演算部１０７は単独で使用することも、あるいは相互連携しながら使用することも、あるいは本発明記載以外の演算部の内容と組み合わせて使用することも可能である。
【００６８】
ＦＦＴ演算部１０４においては、対象の回路網に関して、後述の電源電流値を計算したり、ＦＦＴ演算を行ったりし、電源電流の変動により発生する不要輻射のノイズ量（電流周波数成分）を計算する。電源考慮演算部１０１は、ＦＦＴ演算部１０４について計算された電源電流値やＦＦＴ結果に対して電源配線の抵抗や容量やリアクタンスの影響を加味して補正を行う。入出力演算部１０７はＦＦＴ演算部１０４の計算したＦＦＴ結果に対して、不要輻射解析を容易にするように変換を行う。
【００６９】
（第１の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析では、トランジスタレベルの電源電流の過渡解析ツールを用いて解析した電流の変化をＦＦＴ解析することにより求めていたが、ＦＦＴの解析幅が均一であるため、情報を記憶するためのメモリ、解析にかかる時間が余計にかかるという問題があった。
そこで、均一な解析幅で行われていた周波数解析を、本実施例では、あらかじめ用意し、ピークの予測される周波数の解析結果を詳細に、それ以外を粗く解析する手法を用いるようにしたことを特徴とする。
【００７０】
図６に本発明の一実施例に関わる不要輻射解析方法の構成を示す。
同図に示す不要輻射解析方法は、詳細周波数記憶手段６０１と、電源電流情報記憶手段６０２と、ＦＦＴ解析手段６０３と、ＦＦＴ結果記憶手段６０４とからなる。
【００７１】
これらのうち、詳細周波数記憶手段６０１と、電源電流情報記憶手段６０２と、ＦＦＴ結果記憶手段６０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【００７２】
一方、ＦＦＴ解析手段６０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【００７３】
次に、これらの図６の不要輻射解析方法を構成する個々の要素について説明するとともに、図７に示す詳細周波数情報と、図８に示す電源電流情報とを用いて不要輻射を解析する手順を説明する。
【００７４】
詳細周波数記憶手段６０１は、詳細に解析したい１つ以上の周波数の範囲の情報であって、あらかじめ図７に示すような詳細周波数情報を記憶している。
【００７５】
この詳細周波数情報は、開始周波数７０１と終了周波数７０２とからなる詳細に解析を行う１つ以上の周波数範囲の情報から構成されている。
この例では、４５ＭＨｚから５５ＭＨｚの範囲と、９５ＭＨｚから１０５ＭＨｚの範囲を通常の周波数離散幅５ＭＨｚで解析し、それ以外の範囲０ＭＨｚから４５ＭＨｚ、５５ＭＨｚから９５ＭＨｚ、１０５ＭＨｚ以上を粗い解析周波数離散幅２５ＭＨｚで解析することを示している。同期回路においては、特に詳細に解析しなければならない、電流周波数成分が大きくなる周波数が、クロック周波数の倍数で決まってくるので、この周波数近辺を指定する。
【００７６】
電源電流情報記憶手段６０２は、あらかじめ図８に示すようなトランジスタシミュレータ等で推定したＥＭＩ解析対象回路の電源電流情報を記憶している。
この電源電流情報は、各時刻８０１と電源電流値８０２とからなる対象回路の１つ以上の電源電流変化情報から構成されている。
この例では、時刻０ｎｓから９５ｎｓまでは電流０ｍＡ、時刻９５ｎｓから１００ｎｓまでは２０ｍＡといった電流の変化を離散的に推定した結果を示している。
【００７７】
ＦＦＴ結果記憶手段６０４は、図９に示すようなＦＦＴ解析手段６０３で計算されたＦＦＴ結果情報を記憶するものである。
このＦＦＴ結果情報は、各周波数９０１と電流周波数成分値９０２とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
この例では、０ＭＨｚの電流周波数成分値が１０ｍＡ、２５ＭＨｚの電流周波数成分値が１ｍＡといった、離散的な周波数における電流周波数成分値を示している。
【００７８】
ＦＦＴ解析手段６０３は、図１０に示すようなフローチャートに従って解析操作を実行する。
ステップ１００１で詳細周波数記憶手段６０１に記憶された図７に示す詳細周波数情報を読みこむ。
ステップ１００２で電源電流情報記憶手段６０２に記憶された図８に示す電源電流情報を読みこむ。
ステップ１００３で、図７に示した詳細周波数情報の範囲であれば、あらかじめ定めた通常の解析周波数離散幅５ＭＨｚで、それ以外は粗い解析周波数離散幅２５ＭＨｚで周波数解析を行う。
ステップ１００４で、図９に示したＦＦＴ結果をＦＦＴ結果記憶手段６０４に記憶する。
【００７９】
これにより、図９に示すような、４５ＭＨｚから５５ＭＨｚの範囲と、９５ＭＨｚから１０５ＭＨｚの範囲を通常の周波数離散幅５ＭＨｚで解析し、それ以外の範囲０ＭＨｚから４５ＭＨｚ、５５ＭＨｚから９５ＭＨｚ、１０５ＭＨｚ以上を粗い解析周波数離散幅２５ＭＨｚで解析されたＦＦＴ結果が得られる。
【００８０】
図４に示す従来手法では、詳細周波数記憶手段が無く、ＦＦＴ解析は通常の離散幅５ＭＨｚで均一に行ってきた。図８に示す同じ電源電流情報を用いた場合、ＦＦＴ結果は図５に示すように大きなメモリを占有し、またＦＦＴを行うための計算量も増える。
【００８１】
本実施例に示した方法では、ノイズに影響する周波数である詳細周波数以外の周波数に関する周波数解析に関する解析点数を減らし演算量を節約することにより、電流周波数成分が大きくなる周波数の精度を保ちながら従来例よりも高速かつ少メモリでＦＦＴ結果が得ることが出来、特にノイズの影響が周期的な繰り返しで決まってくる同期回路で高精度となる。
【００８２】
（第２の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析では、トランジスタレベルの電源電流の過渡解析ツールを用いて解析した電流の変化をＦＦＴ解析することにより求めていたが、この場合、一度電流変化の情報を一旦バッファに蓄えるため、情報を記憶するためのメモリ、解析にかかる時間が余計にかかるという問題があった。
【００８３】
そこで本実施例では、この問題を解決するため、周波数解析を電流計算とともに逐次解析する手法を用いる。
図１１に本発明の一実施例に関わる不要輻射解析方法に用いられる装置構成を示す。この不要輻射解析装置は、ネットリスト記憶手段１１０１と、テストベクタ記憶手段１１０２と、電流ＦＦＴ解析手段１１０３と、ＦＦＴ結果記憶手段１１０４とからなる。
【００８４】
これらのうち、ネットリスト記憶手段１１０１と、テストベクタ記憶手段１１０２と、ＦＦＴ結果記憶手段１１０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
一方、電流ＦＦＴ解析手段１１０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【００８５】
次に、これらの図１１の不要輻射解析方法を構成する個々の要素について説明するとともに、図１２に示すネットリスト情報と、図１３に示すテストベクタ情報とを用いて不要輻射を解析する手順を説明する。
ネットリスト記憶手段１１０１は、あらかじめ図１２に示すような不要輻射を解析する対象回路のネットリスト情報を記憶している。
【００８６】
このネットリスト情報は、１つ以上の回路素子と配線と外部端子の接続情報と各回路素子が駆動した時の電流の情報から構成されている。
この例では、立ち上がり時４ｍＡ、立下り時６ｍＡ流れるバッファＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５と外部入力端子Ａ、外部出力端子Ｙ１、Ｙ２、Ｙ３とそれぞれを接続する配線からネットリストが構成されている。
テストベクタ記憶手段１１０２は、あらかじめ図１３に示すような対象回路の外部端子に印加するテストベクタ情報を記憶している。
【００８７】
このテストベクタ情報は、各時刻１３０１と、入力する外部入力端子名１３０２と、各時刻における対象回路の外部端子の電圧情報１３０３から構成されている。
この例では、時刻０ｎｓから９０ｎｓにおいて外部入力端子Ａに電圧値０Ｖをかけ、９０ｎｓから１９０ｎｓまで外部入力端子Ａに電圧値２．５Ｖをかけるといった電圧の変化を離散的に指定したものを示している。
【００８８】
ＦＦＴ結果記憶手段１１０４は、第１の実施の形態に示した従来例と同様に図５に示すような電流ＦＦＴ解析手段１１０３で計算されたＦＦＴ結果情報を記憶するものである。
このＦＦＴ結果情報は、各周波数５０１と電流周波数成分値５０２とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
【００８９】
この例では、０ＭＨｚの電流周波数成分値が１０ｍＡ、５ＭＨｚの電流周波数成分値が１ｍＡといった、離散的な周波数における電流周波数成分値を示している。
電流ＦＦＴ解析手段１１０３は、図１５に示すようなフローチャートに従って解析操作を実行する。
【００９０】
まず、ステップ１５０１でネットリスト記憶手段１１０１に記憶された図１２に示すネットリスト情報を読みこむ。
次いで、ステップ１５０２でテストベクタ記憶手段１１０２に記憶された図１３に示すテストベクタ情報を読みこむ。
【００９１】
こののち、ステップ１５０３で、テストベクタ情報の最初の時刻（現時刻と記す）を選択する。
そして、ステップ１５０４からステップ１５０６まではテストベクタに記載された最終時刻を処理し終わるまで繰り返される。
さらに、ステップ１５０４で、現時刻の電圧値をネットリストの外部端子に印加した影響で回路網に流れる電源電流の時間的な変化ｉ（ｔ）を計算する。
【００９２】
こののち、ステップ１５０５で、ステップ１５０４で計算された電源電流値ｉ（ｔ）の各電流周波数成分ｉ（ｔ）×ｓｉｎ（ωｔ）を計算し、ＦＦＴ結果記憶情報に記憶する。
最後に、ステップ１５０６で、現時刻がテストベクタの最終時刻かどうかを判断し、最終時刻でなければステップ１５０４に戻り、最終時刻であれば終了する。
【００９３】
この手順では、電流を計算するとともに逐次計算された電流の各周波数成分を計算することとなるので、図４の従来例の結果図５と同じ結果でありながら、ＦＦＴを解析する過程で必要となる解析時間内の電流変化を記憶する電源電流情報記憶手段４０２が不要となる。
【００９４】
ただし、周波数成分を計算する方法としては、ＦＦＴと異なり、ｉ（ｔ）×ｓｉｎ（ωｔ）を用いた演算量は増えるので、処理速度自体は若干低下する。
以上の方法により、電源電流を計算するとともに電流周波数成分を計算することにより、時間は従来例よりもかかるが、電流計算バッファに必要となるメモリを節約することが出来る。
【００９５】
（第３の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析方法では、トランジスタレベルの電源電流の過渡解析ツールを用いて解析時間全体に付いて一度に解析した電流の変化をＦＦＴ解析することにより求めていたが、この方法では、一度電流変化の情報を一旦バッファに蓄えるため、情報を記憶するためのメモリが必要になるという問題があった。
【００９６】
そこで本実施例では、この問題を解決するため、周波数解析を電流計算とともにある区間ごとに解析する手法を用いる。
【００９７】
図１６に本発明の一実施例に関わる不要輻射解析方法で用いられる装置構成を示す。
【００９８】
同図に示す不要輻射解析装置は、ネットリスト記憶手段１６０１と、テストベクタ記憶手段１６０２と、電流ＦＦＴ解析手段１６０３と、ＦＦＴ結果記憶手段１６０４とからなる。
これらのうち、ネットリスト記憶手段１６０１と、テストベクタ記憶手段１６０２と、ＦＦＴ結果記憶手段１６０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【００９９】
一方、電流ＦＦＴ解析手段１６０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１００】
次に、これらの図１６の不要輻射解析方法を構成する個々の要素について説明するとともに、図１２に示すネットリスト情報と、図１３に示すテストベクタ情報とを用いて不要輻射を解析する手順を説明する。
ネットリスト記憶手段１６０１は、第２の実施の形態と同様にあらかじめ図１２に示すような不要輻射を解析する対象回路のネットリスト情報を記憶している。
テストベクタ記憶手段１６０２は、第２の実施の形態と同様にあらかじめ図１３に示すような対象回路の外部端子に印加するテストベクタ情報を記憶している。
電流値記憶手段１６０５は、図１７に示すような電流ＦＦＴ解析手段１６０３で計算された電源電流情報を記憶するものである。
この電源電流情報は、あらかじめ定めた時間幅２００ｎｓごとの各時刻１７０１と電流値１７０２とからなる対象回路の１つ以上の電源電流情報から構成されている。
０ｎｓから２００ｎｓまでは１７０３、２００ｎｓから４００ｎｓまでは１７０４、４００ｎｓ以降は１７０５で示された電源電流情報を記憶する。
ＦＦＴ結果記憶手段１６０４は、第２の実施の形態と同様に図５に示すような電流ＦＦＴ解析手段１６０３で計算されたＦＦＴ結果情報を記憶するものである。
【０１０１】
電流ＦＦＴ解析手段１６０３は、図１８に示すようなフローチャートに従って解析操作を実行する。
まず、ステップ１８０１でネットリスト記憶手段１６０１に記憶された図１２に示すネットリスト情報を読みこむ。
次に、ステップ１８０２でテストベクタ記憶手段１６０２に記憶された図１３に示すテストベクタ情報を読みこむ。
さらに、ステップ１８０３で、テストベクタ情報の最初の時刻（現時刻と記す）を選択する。
そして、ステップ１８０４からステップ１８０８まではあらかじめ定めた時間間隔を処理し終わるまで繰り返される。
この後、ステップ１８０４で、現時刻が前回周波数解析を行った時からあらかじめ定めた時間間隔を超えているかどうかを判断し、超えていればステップ１８０７に進む。
さらに、ステップ１８０５で、現時刻の電圧値をネットリストの外部端子に印加した影響で回路網に流れる電源電流の時間的な変化を計算する。
また、ステップ１８０６で、現時刻がテストベクタの最終時刻かどうかを判断し、最終時刻でなければステップ１８０４に戻り、最終時刻であればステップ１８０７に進む。
そして、ステップ１８０７で、あらかじめ定めた時間間隔の電流値に対してＦＦＴを行い、ＦＦＴ結果情報に加算して記憶する。
この後、ステップ１８０８で、現時刻がテストベクタの最終時刻かどうかを判断し、最終時刻でなければステップ１８０４に戻り、最終時刻であれば終了する。
すなわち、従来例のように全時刻で電流を全て計算してからＦＦＴを行うのではなく、２００ｎｓづつ電流計算を行うごとに、ＦＦＴ結果を行った結果を足し合わせる方法を用い、従来例と同様のＦＦＴ結果を算出する。
【０１０２】
図１７で示す電源電流情報を０ｎｓから２００ｎｓまでは１７０３、２００ｎｓから４００ｎｓまでは１７０４、４００ｎｓ以降は１７０５で示す形で計算し、その各々で計算されたＦＦＴ結果を随時加算した結果、図５で示すＦＦＴ結果が得られる。
【０１０３】
以上の方法により、電源電流をあらかじめ定めた時間間隔で計算するごとに電流周波数成分を計算することにより、
処理速度を低下することなく、電流計算バッファに必要となるメモリを節約することが出来、全周波数帯域での周波数の精度を保ちながら従来例よりも高速かつ少メモリでＦＦＴ結果を得ることが出来るとともに、あらかじめ電流計算バッファに必要となるメモリが予測できるので、特にノイズの影響が周期的な繰り返しで決まってくる同期回路で高精度かつ安定動作となる。
【０１０４】
この方法は第１の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得ることが可能となる。
【０１０５】
（第４の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析では、トランジスタレベルの電源電流の過渡解析ツールを用いて解析した電流の変化をＦＦＴ解析することにより求めていた。この方法では、あらかじめ決めたＦＦＴの離散値ごとの全ての電流周波数成分値を保存するため、情報を記憶するためのメモリが余計にかかるという問題があった。
【０１０６】
そこで本実施例では、この問題を解決するため、周波数解析において、電流周波数成分値が閾値を超える値のみを記憶する手法を用いる。
図１９に本発明の一実施例に関わる不要輻射解析方法で用いられる装置構成を示す。同図に示す不要輻射解析装置は、電源電流情報記憶手段１９０５と、ＦＦＴ解析手段１９０３と、ＦＦＴ結果記憶手段１９０４とからなる。
【０１０７】
これらのうち、電源電流情報記憶手段１９０５と、
ＦＦＴ結果記憶手段１９０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
一方、ＦＦＴ解析手段１９０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１０８】
次に、これらの図１９の不要輻射解析方法を構成する個々の要素について説明するとともに、図８に示す電源電流情報を用いて不要輻射を解析する手順を説明する。
電源電流情報記憶手段１９０５は、第１の実施の形態と同様にあらかじめ図８に示すようなトランジスタシミュレータ等で推定したＥＭＩ解析対象回路の電源電流情報を記憶している。
【０１０９】
この電源電流情報は、各時刻８０１と電源電流値８０２とからなる対象回路の１つ以上の電源電流変化情報から構成されている。
ＦＦＴ結果記憶手段１９０４は、図２０に示すような電流ＦＦＴ解析手段１９０３で計算されたＦＦＴ結果情報を記憶するものである。
【０１１０】
このＦＦＴ結果情報は、電流周波数成分値が閾値を超える各周波数２００１と電流周波数成分値２００２とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
この例では、閾値１０ｍＡを超えたものとして０ＭＨｚの電流周波数成分値が１０ｍＡ、４５ＭＨｚの電流周波数成分値が３０ｍＡといった、離散的な周波数における電流周波数成分値を示しており、第１の実施の形態の図９に示すようなＦＦＴ解析結果に含まれる２５ＭＨｚの電流周波数成分値が１ｍＡといった１０ｍＡ未満の情報は除かれている。
【０１１１】
電流ＦＦＴ解析手段１９０３は、図２１に示すようなフローチャートに従って解析操作を実行する。
まず、ステップ２１０１でネットリスト情報記憶手段１６０１に記憶された図１２に示すネットリスト情報を読みこむ。
【０１１２】
次いで、ステップ２１０２で、電源電流情報に対してＦＦＴを行い、あらかじめ定めた閾値１０ｍＡを超えたもののみＦＦＴ結果情報に記憶する。
すなわち、従来例のように全てのＦＦＴ解析結果を出力するのではなく、あらかじめ定めた閾値１０ｍＡを超えたもののみ出力している。
【０１１３】
以上の方法により、閾値を超えた電流周波数成分のみを計算することにより、従来例よりも少メモリでＦＦＴ結果を得ることが出来、特に電流周波数成分の高い周波数が限られてくる回路でのメモリ節約率が高くなる。
この方法は第１、第２、第３の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得ることが可能となる。
【０１１４】
（第５の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析では、トランジスタレベルの電源電流の過渡解析ツールを用いて解析した電流の変化をＦＦＴ解析することにより求めていたが、この方法では、あらかじめ決めたＦＦＴの離散値ごとの全ての電流周波数成分値を保存するため、情報を記憶するためのメモリが余計にかかるという問題があった。
【０１１５】
そこで、本実施例では、この問題を解決するため、周波数解析において、電流周波数成分値が値の大きいものからあらかじめ定めた個数分のみを記憶する手法を用いる。
図２２に本発明の一実施例に関わる不要輻射解析方法で用いられる装置構成を示す。
【０１１６】
同図に示す不要輻射解析装置は、電源電流情報記憶手段２２０５と、ＦＦＴ解析手段２２０３と、ＦＦＴ結果記憶手段２２０４とからなる。
これらのうち、電源電流情報記憶手段２２０５と、ＦＦＴ結果記憶手段２２０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
ＦＦＴ解析手段２２０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１１７】
次に、これらの図２２の不要輻射解析方法を構成する個々の要素について説明するとともに、図８に示す電源電流情報を用いて不要輻射を解析する手順を説明する。
電源電流情報記憶手段２２０５は、第１の実施の形態と同様にあらかじめ図８に示すようなトランジスタシミュレータ等で推定したＥＭＩ解析対象回路の電源電流情報を記憶している。
この電源電流情報は、各時刻８０１と電源電流値８０２とからなる対象回路の１つ以上の電源電流変化情報から構成されている。
【０１１８】
ＦＦＴ結果記憶手段２２０４は、図２３に示すような電流ＦＦＴ解析手段２２０３で計算されたＦＦＴ結果情報を記憶するものである。
このＦＦＴ結果情報は、電流周波数成分値が閾値を超える各周波数２３０１と電流周波数成分値２３０２とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
【０１１９】
この例では、電流周波数成分値が大きいものから６個分として５０ＭＨｚの電流周波数成分値が７０ｍＡ、１００ＭＨｚの電流周波数成分値が５０ｍＡといった、離散的な周波数における電流周波数成分値を示しており、第１の実施の形態の図９に示すようなＦＦＴ解析結果に含まれる２５ＭＨｚの電流周波数成分値が１ｍＡといった電流周波数成分値が大きいものから６個分以内に入らない情報は除かれている。
【０１２０】
そして、電流ＦＦＴ解析手段２２０３は、図２４に示すようなフローチャートに従って解析操作を実行する。
まず、ステップ２４０１でネットリスト情報記憶手段１６０１に記憶された図１２に示すネットリスト情報を読みこむ。
ついで、ステップ２４０２で、電源電流情報に対してＦＦＴを行い、電流周波数成分値が大きいものからあらかじめ定めた個数６個分のみＦＦＴ結果情報に記憶する。
すなわち、従来例のように全てのＦＦＴ解析結果を出力するのではなく、あらかじめ定めた個数６個分のみ出力し、図２３に示すＦＦＴ結果を得ることが出来る。
【０１２１】
以上の方法により、記憶する個数を限定することにより、従来例よりも少メモリでＦＦＴ結果を得ることが出来、またあらかじめＦＦＴ結果情報に必要となるメモリを予測出来るので、特に電流周波数成分の高い周波数の数を限定できる回路において安定動作となる。
この方法は第１、第２、第３、第４の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得ることが可能となる。
【０１２２】
（第６の実施の形態）
この実施例では、従来のＬＳＩにおけるＥＭＩ解析における、解析対象の電流を測定するのみでＥＭＩの原因となる個所を把握するための機能が十分でないという問題を解決すべく、ＥＭＩ解析対象を限定して行う手法を用いている。
図２７に本発明の一実施例に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、ＥＭＩ解析対象記憶手段２７０５と、ネットリスト記憶手段２７０１と、テストベクタ記憶手段２７０２と、電流ＦＦＴ解析手段２７０３と、ＦＦＴ結果記憶手段２７０４とからなる。これらの装置のうち、ネットリスト記憶手段２７０１と、ＥＭＩ解析対象記憶手段２７０５と、テストベクタ記憶手段２７０２と、ＦＦＴ結果記憶手段２７０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０１２３】
一方、電流ＦＦＴ解析手段２７０３と、ＥＭＩ解析対象限定手段２７１０７とは前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
次に、これらの図２７の不要輻射解析方法を構成する個々の要素について説明するとともに、図２６に示すＥＭＩ解析対象情報と、図２５に示すネットリスト情報と、図１３に示すテストベクタ情報とを用いて不要輻射を解析する手順を説明する。
【０１２４】
まず、ネットリスト記憶手段２７０１は、あらかじめ図２５に示すような不要輻射を解析する対象回路のネットリスト情報を記憶している。
このネットリスト情報は、１つ以上の回路素子と配線と外部端子の接続情報と各回路素子が駆動した時の電流の情報から構成されている。
この例では、立ち上がり時４ｍＡ、立下り時６ｍＡ流れるバッファＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５と立ち上がり時１ｍＡ、立下り時２ｍＡ流れるバッファＢＵＦ６と、外部入力端子Ａ、外部出力端子Ｙ１、Ｙ２、Ｙ３とそれぞれを接続する配線からネットリストが構成されている。
【０１２５】
テストベクタ記憶手段２７０２は、第２の実施の形態と同様にあらかじめ図１３に示すような対象回路の外部端子に印加するテストベクタ情報を記憶している。
ＥＭＩ解析対象記憶手段２７０５は、図２６に示すようなＥＭＩ解析対象限定手段２７１０７で計算されたＥＭＩ解析対象を記憶するものである。このＥＭＩ解析対象情報は、ＥＭＩ解析対象となる回路素子名から構成されている。なお、この回路素子名はブロック名などの複数の回路素子を示すものでも良い。
【０１２６】
この例では、解析対象回路素子ＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５が記憶されている。
ＦＦＴ結果記憶手段２７０４は、図１４に示すような電流ＦＦＴ解析手段２９０３で計算されたＦＦＴ結果情報を記憶するものである。
このＦＦＴ結果情報は、回路素子ＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５の全電源電流に関する各周波数１４０１と電流周波数成分値１４０２とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
【０１２７】
この例では、０ＭＨｚの電流周波数成分値が１０ｍＡ、５ＭＨｚの電流周波数成分値が１ｍＡといった、離散的な周波数における電流周波数成分値を示している。
電流ＦＦＴ解析手段２７０３は、図２８に示すようなフローチャートでＦＦＴ解析を実行する。
【０１２８】
まず、ステップ２８０１でネットリスト記憶手段２７０１に記憶された図１２に示すネットリスト情報を読みこむ。
ついで、ステップ２８０２でテストベクタ記憶手段２７０２に記憶された図１３に示すテストベクタ情報を読みこむ。
さらに、ステップ２８０３でＥＭＩ解析対象記憶手段２７０５に記憶された図２６に示すＥＭＩ解析対象情報を読みこむ。
【０１２９】
こののち、ステップ２８０３で、テストベクタに記載された全時刻について電圧値をネットリストの外部端子に印加した影響で電流推定対象の回路素子網に流れる電源電流の時間的な変化ｉ（ｔ）を計算し、その結果に対してＦＦＴを行いＦＦＴ結果記憶手段に記憶する。
この例では、ＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５の５つの回路素子のみ電流を計算し、そのＦＦＴのみ行うことで、ＦＦＴ結果にあまり影響しないＢＵＦ６に関する電流計算とそのＦＦＴ計算の演算量を削減しながら、図１４に示すようなＦＦＴ結果を得ることが出来る。また、原因個所がある程度予測がつく状態で、ＢＵＦ１のみのＦＦＴ結果を行うことも可能である。
【０１３０】
以上の方法により、不要輻射解析対象を限定して解析することにより、従来例よりも高速となり、かつ原因個所の推定を容易とする。
この方法は第１、第２、第３、第４、第５の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【０１３１】
（第７の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析方法では、トランジスタレベルの電源電流の過渡解析ツールを用いて解析した電流の変化をＦＦＴ解析することにより求めていたが、この場合、一度電流変化の情報を一旦バッファに蓄えるため、情報を記憶するためのメモリが余計にかかるという問題があった。
【０１３２】
そこで本実施例では、この問題を解決するため、電流値が閾値を超える回路素子のみについて計算を行なうという手法を用いるようにしている。
図２９に本発明の一実施例に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、ネットリスト記憶手段２９０１と、テストベクタ記憶手段２９０２と、電流ＦＦＴ解析手段２９０３と、ＦＦＴ結果記憶手段２９０４とからなる。
【０１３３】
これらのうち、ネットリスト記憶手段２９０１と、テストベクタ記憶手段２９０２と、ＦＦＴ結果記憶手段２９０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
一方、電流ＦＦＴ解析手段２９０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１３４】
次に、これらの図２９の不要輻射解析装置を構成する個々の要素について説明するとともに、図２５に示すネットリスト情報と、図１３に示すテストベクタ情報とを用いて不要輻射を解析する手順を説明する。
ネットリスト記憶手段２９０１は、第６の実施の形態と同様にあらかじめ図２５に示すような不要輻射を解析する対象回路のネットリスト情報を記憶している。
【０１３５】
テストベクタ記憶手段２９０２は、第２の実施の形態と同様にあらかじめ図１３に示すような対象回路の外部端子に印加するテストベクタ情報を記憶している。
ＦＦＴ結果記憶手段２９０４は、第６の実施の形態と同様に図１４に示すような電流ＦＦＴ解析手段２９０３で計算されたＦＦＴ結果情報を記憶するものである。
【０１３６】
電流ＦＦＴ解析手段２９０３は、図３０に示すようなフローチャートで解析を実行する。
まず、ステップ３００１でネットリスト記憶手段２９０１に記憶された図１２に示すネットリスト情報を読みこむ。
【０１３７】
ついで、ステップ３００２でテストベクタ記憶手段２９０２に記憶された図１３に示すテストベクタ情報を読みこむ。
そして、ステップ３００３で、各回路素子が駆動した時の電流の情報から、電流値が閾値３ｍＡを超える回路素子を電流推定対象からはずす。
【０１３８】
こののち、ステップ３００４で、テストベクタに記載された全時刻について電圧値をネットリストの外部端子に印加した影響で電流推定対象の回路素子網に流れる電源電流の時間的な変化ｉ（ｔ）を計算し、その結果に対してＦＦＴを行い、ＦＦＴ結果情報に記憶する。
【０１３９】
すなわち、従来例のように全ての素子のＦＦＴ解析結果を計算するのではなく、あらかじめ定めた閾値３ｍＡを超えた素子ＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５のみ電流計算とＦＦＴ計算を行い、ＦＦＴ結果にあまり影響しないＢＵＦ６に関する演算量を削減しながら、図１４に示すようなＦＦＴ結果を得ることが出来る。
【０１４０】
以上の方法により、閾値を超えた電流値を持つ素子のみを計算することにより、
電流計算やＦＦＴを省略することができ、高速化をはかることができる。また、電流量の大きなノイズ原因となる個所を限定でき、原因個所推定を行なうことが容易となる。
この方法は第１、第２、第３、第４、第５、第６の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【０１４１】
（第８の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析方法では、トランジスタレベルの電源電流の過渡解析ツールを用いて解析した電流の変化をＦＦＴ解析することにより求めていたが、この方法では、一度電流変化の情報を一旦バッファに蓄えるため、情報を記憶するためのメモリが余計にかかるという問題があった。
【０１４２】
そこで本実施例では、この問題を解決するため、電流値の値の大きい回路素子からあらかじめ定めた個数分のみを選択しこれらについてのみ計算するという手法を用いる。
図３１に本発明の一実施例に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析装置は、ネットリスト記憶手段３１０１と、テストベクタ記憶手段３１０２と、電流ＦＦＴ解析手段３１０３と、ＦＦＴ結果記憶手段３１０４とからなる。
【０１４３】
これらのうち、ネットリスト記憶手段３１０１と、テストベクタ記憶手段３１０２と、ＦＦＴ結果記憶手段３１０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
一方、電流ＦＦＴ解析手段３１０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１４４】
次に、これらの図３１の不要輻射解析方法を構成する個々の要素について説明するとともに、図２５に示すネットリスト情報と、図１３に示すテストベクタ情報とを用いて不要輻射を解析する手順を説明する。
ネットリスト記憶手段３１０１は、
第６の実施の形態と同様にあらかじめ図２５に示すような不要輻射を解析する対象回路のネットリスト情報を記憶している。
【０１４５】
テストベクタ記憶手段３１０２は、第２の実施の形態と同様にあらかじめ図１３に示すような対象回路の外部端子に印加するテストベクタ情報を記憶している。
ＦＦＴ結果記憶手段３１０４は、第６の実施の形態と同様に図１４に示すような電流ＦＦＴ解析手段３１０３で計算されたＦＦＴ結果情報を記憶するものである。
【０１４６】
電流ＦＦＴ解析手段３１０３は、図３２に示すようなフローチャートで解析を実行する。
まず、ステップ３２０１でネットリスト記憶手段３１０１に記憶された図１２に示すネットリスト情報を読みこむ。
ついで、ステップ３２０２でテストベクタ記憶手段３１０２に記憶された図１３に示すテストベクタ情報を読みこむ。
こののち、ステップ３２０３で、各回路素子が駆動した時の電流の情報から、電流値が大きいものからあらかじめ定めた５個以内の回路素子を電流推定対象とする。
最後に、ステップ３２０４で、テストベクタに記載された全時刻について電圧値をネットリストの外部端子に印加した影響で電流推定対象の回路素子網に流れる電源電流の時間的な変化ｉ（ｔ）を計算し、その結果に対してＦＦＴを行い、ＦＦＴ結果情報に記憶する。
【０１４７】
すなわち、従来例のように全ての素子のＦＦＴ解析結果を計算するのではなく、各回路素子が駆動した時の電流の情報から、電流値が大きいものからあらかじめ定めた５個以内の回路素子ＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５のみ電流計算とＦＦＴ計算を行い、ＦＦＴ結果にあまり影響しないＢＵＦ６に関する演算量を削減しながら、図１４に示すようなＦＦＴ結果を得ることが出来る。
以上の方法により、あらかじめ決めた個数分の大きな電流値を持つ素子のみを計算することにより、従来例に比べ電流計算やＦＦＴを省略することができ、解析の高速化を図ることができる。また、電流量の大きなノイズ原因となる個所を限定でき、原因個所推定を容易とし、またあらかじめ電流計算に必要となるメモリを予測出来るので、特に電流量の高い回路素子の数を限定できる回路において安定動作となる。
【０１４８】
この方法は第１、第２、第３、第４、第５、第６、第７の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【０１４９】
（第９の実施の形態）
従来のＬＳＩにおけるゲートレベルのＥＭＩ解析方法では、イベント駆動シミュレーダの信号変化より電流を推定した電流の変化をＦＦＴ解析することにより求めていた。
【０１５０】
この方法では、一度電流変化の情報を一旦バッファに蓄えるため、情報を記憶するためのメモリが余計に必要となるという問題があった。
本実施例では、周波数解析を電流計算とともにある区間ごとに解析するとともに、電流計算を論理変化回数があらかじめ指定した回数を超えたものに対して行う手法を用いる。
【０１５１】
図３３に本発明の一実施例に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析装置は、ネットリスト記憶手段３３０１と、テストベクタ記憶手段３３０２と、電流ＦＦＴ解析手段３３０３と、論理変化記憶手段３３０６と、ＦＦＴ結果記憶手段３３０４とからなる。
ネットリスト記憶手段３３０１と、テストベクタ記憶手段３３０２と、論理変化記憶手段３３０６と、ＦＦＴ結果記憶手段３３０４と
は前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０１５２】
一方、電流ＦＦＴ解析手段３３０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１５３】
次に、これらの図３３の不要輻射解析方法を構成する個々の要素について説明するとともに、図３４に示すネットリスト情報と、図３５に示すテストベクタ情報とを用いて不要輻射を解析する手順を説明する。
ネットリスト記憶手段３３０１は、あらかじめ図３４に示すような不要輻射を解析する対象回路のネットリスト情報を記憶している。
このネットリスト情報は、１つ以上の回路素子と配線と外部端子の接続情報と各回路素子が駆動した時の電流の情報から構成されている。
この例では、立ち上がり時４ｍＡ、立下り時６ｍＡ流れるバッファＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５、ＢＵＦ６と外部入力端子Ａ、Ｂ、外部出力端子Ｙ１、Ｙ２、Ｙ３、Ｙ４とそれぞれを接続する配線からネットリストが構成されている。
テストベクタ記憶手段３３０２は、あらかじめ図３５に示すような対象回路の外部端子に印加するテストベクタ情報を記憶している。このテストベクタ情報は、各時刻３５０１と、入力する外部入力端子名３５０２と、各時刻における対象回路の外部端子の論理情報３５０３から構成されている。
【０１５４】
第２の実施の形態などにおけるテストベクタ情報とは異なり、ある信号変化に関する情報は過渡的にもつのではなく、デジタル的に持つようになっている。
この例では、時刻０ｎｓから９０ｎｓにおいて外部入力端子Ａに論理値０をかけ、９０ｎｓから１９０ｎｓまで外部入力端子Ａに論理値１をかけるといった論理変化を離散的に指定したものを示している。
【０１５５】
論理変化記憶手段３３０６は、図３６に示すような電流ＦＦＴ解析手段３３０３で計算された論理変化情報を記憶するものである。
この論理変化回数情報は、各時刻と素子名と論理値とからなる対象回路の回路素子の出力における１つ以上の論理値情報から構成されている。第１の実施の形態などにおける電源電流情報とは異なり、ある信号変化に関する情報は過渡的にもつのではなく、デジタル的に持つようになっている。
【０１５６】
この例では、時刻０ｎｓにおいて回路素子ＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５の出力端子Ｙが論理値０に変化し、９０ｎｓに論理値１に変化するといった論理変化を離散的に指定したものを示している。
ＦＦＴ結果記憶手段３３０４は、  第６の実施の形態と同様に図１４に示すような電流ＦＦＴ解析手段３３０３で計算されたＦＦＴ結果情報を記憶するものである。
【０１５７】
電流ＦＦＴ解析手段３３０３は、図３７に示すようなフローチャートで解析を実行する。
まずステップ３７０１でネットリスト記憶手段３３０１に記憶された図３４に示すネットリスト情報を読みこむ。
ついで、ステップ３７０２でテストベクタ記憶手段３３０２に記憶された図３５に示すテストベクタ情報を読みこむ。
こののち、ステップ３７０３で、テストベクタに記載された全時刻について論理値をネットリストの外部端子に印加した影響で電流推定対象の回路素子網の各素子の出力に発生する論理変化を計算し、論理変化情報に記憶する。
そして、ステップ３７０４で、各回路素子の出力に発生した論理変化回数から、論理変化回数が閾値３回を超える回路素子を電流推定対象とする。
さらに、ステップ３７０５で、電流推定対象の回路素子に関する論理変化情報から電源電流情報を推定し、ＦＦＴを行いＦＦＴ結果情報に記憶する。
すなわち、変化回数が立ち上がり、立下り合わせて閾値以下、３回のＢＵＦ６を解析対象外とし、変化回数が閾値以上、６回のＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５を解析対象としてＦＦＴを行うことで、ＦＦＴ結果にあまり影響しないＢＵＦ６に関する演算量を削減しながら、図１４に示すようなＦＦＴ結果を得ることが出来る。
【０１５８】
以上の方法により、閾値を超えた論理変化のみを計算することにより、第１の実施の形態に示した従来例に対してピーク電流計算およびＦＦＴを行わない分、精度は悪いが高速となる。
以上の方法により、閾値を超えた論理変化数を持つ素子のみを計算することにより、従来例に対して論理変化計算の段階で計算量節約を決定することが出来、電流計算やＦＦＴを省略し高速となるとともに、論理変化数の大きなノイズ原因となる個所を限定でき、原因個所推定が容易となる。
【０１５９】
この方法は第１、第２、第３、第４、第５、第６、第７、第８の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【０１６０】
（第１０の実施の形態）
従来のＬＳＩにおけるゲートレベルのＥＭＩ解析方法では、イベント駆動シミュレーダの信号変化より電流を推定した電流の変化をＦＦＴ解析することにより求めていたが、この方法では、一度電流変化の情報を一旦バッファに蓄えるため、情報を記憶するためのメモリが余計にかかるという問題があった。
【０１６１】
そこで本実施例では、この問題を解決するため、周波数解析を電流計算とともにある区間ごとに解析するとともに、電流計算を論理変化回数が大きいものからあらかじめ指定した個数分だけに対して行う手法を用いる。
【０１６２】
図３８に本発明の実施例１０に関わる不要輻射解析装置の構成を示す。
同図に示す不要輻射解析装置は、ネットリスト記憶手段３８０１と、テストベクタ記憶手段３８０２と、電流ＦＦＴ解析手段３８０３と、論理変化記憶手段３８０６と、ＦＦＴ結果記憶手段３８０４とからなる。
これらのうち、ネットリスト記憶手段３８０１と、テストベクタ記憶手段３８０２と、論理変化記憶手段３８０６と、ＦＦＴ結果記憶手段３８０４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０１６３】
一方電流ＦＦＴ解析手段３８０３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１６４】
次に、これらの図３８の不要輻射解析方法を構成する個々の要素について説明するとともに、図３４に示すネットリスト情報と、図３５に示すテストベクタ情報とを用いて不要輻射を解析する手順を説明する。
ネットリスト記憶手段３８０１は、第９の実施の形態と同様にあらかじめ図３４に示すような不要輻射を解析する対象回路のネットリスト情報を記憶している。  テストベクタ記憶手段３８０２は、第９の実施の形態と同様にあらかじめ図３５に示すような対象回路の外部端子に印加するテストベクタ情報を記憶している。
論理変化記憶手段３８０６は、第９の実施の形態と同様に図３６に示すような電流ＦＦＴ解析手段３３０３で計算された論理変化情報を記憶するものである。ＦＦＴ結果記憶手段３８０４は、第６の実施の形態と同様に図１４に示すような電流ＦＦＴ解析手段３８０３で計算されたＦＦＴ結果情報を記憶するものである。
【０１６５】
電流ＦＦＴ解析手段３８０３は、図３９に示すようなフローチャートに従って解析操作を実行する。
まず、ステップ３９０１でネットリスト記憶手段３８０１に記憶された図１２に示すネットリスト情報を読みこむ。
ついで、ステップ３９０２でテストベクタ記憶手段３８０２に記憶された図１３に示すテストベクタ情報を読みこむ。
こののち、ステップ３９０３で、テストベクタに記載された全時刻について論理値をネットリストの外部端子に印加した影響で電流推定対象の回路素子網の各素子の出力に発生する論理変化を計算し、論理変化情報に記憶する。
そして、ステップ３９０４で、各回路素子の出力に発生した論理変化回数から、論理変化回数が上位のものから５つの回路素子を電流推定対象とする。
さらに、ステップ３９０５で、電流推定対象の回路素子に関する論理変化情報から電源電流情報を推定し、ＦＦＴを行いＦＦＴ結果情報に記憶する。
すなわち、変化回数が上位から５つのＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５を解析対象としてＦＦＴを行うことで、ＦＦＴ結果にあまり影響しないＢＵＦ６に関する演算量を削減しながら、図１４に示すようなＦＦＴ結果を得ることが出来る。
【０１６６】
以上の方法により、あらかじめ定めた個数分の論理変化の大きな回路素子のみを計算することにより、従来例に対して論理変化計算の段階で計算量節約を決定することが出来る。従って、電流計算やＦＦＴを省略し高速化を図ることができる。また、論理変化数の大きなノイズ原因となる個所を限定でき、原因個所推定が容易となる。またあらかじめ電流計算に必要となるメモリを予測出来るので、特に論理変化数の高い回路素子の数を限定できる回路において安定動作となる。
【０１６７】
この方法は第１、第２、第３、第４、第５、第６、第７、第８、第９の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【０１６８】
（第１１の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析方法では、解析対象の電流を測定するのみでＥＭＩの原因となる個所を把握するための機能が十分でないという問題があった。  本実施例では、ＥＭＩ解析対象をピーク電流の大きいと予測される個所だけに対して行う手法を用いる。
【０１６９】
図４０に本発明の一実施例に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析装置は、ネットリスト記憶手段４００１と、テストベクタ記憶手段４００２と、電流ＦＦＴ解析手段４００３と、ＦＦＴ結果記憶手段４００４とからなる。
これらのうち、ネットリスト記憶手段４００１と、テストベクタ記憶手段４００２と、ＦＦＴ結果記憶手段４００４とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
一方、電流ＦＦＴ解析手段４００３は前述のコンピュータシステムのＦＦＴ演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１７０】
次に、これらの図４０の不要輻射解析装置を構成する個々の要素について説明するとともに、図３４に示すネットリスト情報と、図３５に示すテストベクタ情報とを用いて不要輻射を解析する手順を説明する。
ネットリスト記憶手段４００１は、第９の実施の形態と同様にあらかじめ図３４に示すような不要輻射を解析する対象回路のネットリスト情報を記憶している。
テストベクタ記憶手段４００２は、第９の実施の形態と同様にあらかじめ図３５に示すような対象回路の外部端子に印加するテストベクタ情報を記憶している。
ＦＦＴ結果記憶手段４００４は、第６の実施の形態と同様に図１４に示すような電流ＦＦＴ解析手段４００３で計算されたＦＦＴ結果情報を記憶するものである。
【０１７１】
電流ＦＦＴ解析手段４００３は、図４１に示すようなフローチャートで解析を実行する。
まず、ステップ４１０１でネットリスト記憶手段４００１に記憶された図１２に示すネットリスト情報を読みこむ。
ついで、ステップ４１０２でテストベクタ記憶手段４００２に記憶された図１３に示すテストベクタ情報を読みこむ。
こののち、ステップ４１０３で故障シミュレータなどで使用される遷移確率計算手段を用いて、各回路素子の出力に発生する変化回数を推定し、その変化回数が閾値を超えるものを解析対象回路素子とする。
【０１７２】
なお、この閾値のかわりに、変化回数大きいものからの個数で対象回路素子を決める方法もある。
ステップ４１０３で、テストベクタに記載された全時刻について電圧値をネットリストの外部端子に印加した影響で電流推定対象の回路素子網に流れる電源電流の時間的な変化ｉ（ｔ）を計算し、その結果に対してＦＦＴを行いＦＦＴ結果記憶手段に記憶する。
すなわち、最初の遷移確率計算手段において、テストベクタの外部端子Ａの変化回数６回、外部端子Ｂの変化回数３回から、バッファの変化回数は入力と出力とで同じことを用いて、ネットリストの各回路素子の変化回数を計算する。この場合、ＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５は変化回数６回と推定され、ＢＵＦ６は３回と推定される。
そして、変化回数が立ち上がり、立下り合わせて閾値以下、３回のＢＵＦ６を解析対象外とし、変化回数が閾値以上、６回のＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵＦ４、ＢＵＦ５を解析対象としてＦＦＴを行うことで、ＦＦＴ結果にあまり影響しないＢＵＦ６に関する演算量を削減しながら、図１４に示すようなＦＦＴ結果を得ることが出来る。
【０１７３】
回路素子がＡＮＤの場合には、２つの入力の確率が同じ場合出力が１になる確率が２５％、０になる確率が７５％（なぜならば、２つの入力の論理がともに１の時１となり、それ以外の３通りの場合０となるから）となることを利用して同様に計算できる。回路素子がＯＲの場合には、２つの入力の確率が同じ場合出力が１になる確率が７５％、０になる確率が２５％となることを利用して同様に計算できる。
【０１７４】
以上の方法により、ネットリストから論理変化回数を推定して解析対象を決定することにより、従来例に対して論理変化計算以前の段階で計算量節約を決定することが出来、論理変化計算や電流計算やＦＦＴを省略し高速となるとともに、論理変化数の大きなノイズ原因となる個所を限定でき、原因個所推定を容易とする。
【０１７５】
この方法は第１、第２、第３、第４、第５、第６、第７の実施の形態と組み合わせることで、さらに高速かつ少メモリでＦＦＴ結果を得、原因個所推定を容易とすることが可能となる。
【０１７６】
(第１２の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまうという問題があった。
そこで本実施例では、この問題を解決するため、ユーザインターフェースとして、各インスタンスごとの電流波形に対してＦＦＴを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いる。
【０１７７】
図４２に本発明の実施例１２に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析装置は、ＦＦＴ結果記憶手段５００１と、ＦＦＴ結果ソート手段５００２と、ソート結果記憶手段５００３とからなる。
これらのうち、ＦＦＴ結果記憶手段５００１と、ソート結果記憶手段５００３とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０１７８】
一方、ＦＦＴ結果ソート手段５００２は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１７９】
次に、これらの図４２の不要輻射解析装置を構成する個々の要素について説明するとともに、図４３に示すＦＦＴ結果情報を用いて不要輻射を解析する手順を説明する。
【０１８０】
ＦＦＴ結果記憶手段５００１は、ＦＦＴ結果の情報であり、あらかじめ図４３に示すようなＦＦＴ結果情報を記憶している。
このＦＦＴ結果情報は、各インスタンス毎にＦＦＴ結果の周波数と電流周波数成分の情報から構成されている。
ソート結果記憶手段５００３は、図４４に示すようなＦＦＴ結果ソート手段５００２で計算されたソート結果情報を記憶するものである。
このソート結果情報は、各周波数毎にインスタンス名と電流周波数成分値とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
【０１８１】
ＦＦＴ結果ソート手段５００２は、図４５に示すようなフローチャートで解析を実行する。
まず、ステップ５３０１でＦＦＴ結果記憶手段５００１に記憶された図４３に示すＦＦＴ結果情報を読みこむ。
ついで、ステップ５３０２でＦＦＴ結果情報内の周波数情報を読み込み、ステップ５３０３で最初の周波数を選択する。
こののち、ステップ５３０４では、前記対象周波数に対応する全てのインスタンスと電流周波数成分を選択し、さらに、ステップ５３０５で選択したインスタンスと電流周波数成分を電流周波数成分の大きい順にソートする。
ステップ５３０６では、対象周波数とソートされたインスタンス名と電流周波数成分を、ソート結果記憶情報に書き込む。
上記のステップ５３０４からステップ５３０６まではＦＦＴ結果情報に記載された全ての周波数情報を処理し終わるまで繰り返し、終了すれば本FFT結果ソート手段は終了する。
【０１８２】
以上の方法により、ユーザインターフェースとして、各インスタンスごとの電流波形に対してＦＦＴを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いることによりノイズに影響するインスタンスの特定が可能となる。
【０１８３】
(第１３の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまう。
【０１８４】
本実施例では、 ユーザインターフェースとして、実施例１２をブロック（インスタンスグループ）ごとに行う手法である。
第１３の構成は第１２の構成の図４２と同じであるが、ＦＦＴ結果記憶手段５００１は、図４６に示すようなＦＦＴ結果情報を記憶している。
このＦＦＴ結果情報は、各ブロック（インスタンスグループ）毎にＦＦＴ結果の周波数と電流周波数成分の情報から構成されている。
また、ソート結果記憶手段５００３は、図４７に示すようなＦＦＴ結果ソート手段５００２で計算されたソート結果情報を記憶するものである。
このソート結果情報は、各周波数毎にブロック名（インスタンスグループ名）と電流周波数成分値とからなる対象回路の１つ以上のＦＦＴ結果情報から構成されている。
【０１８５】
ＦＦＴ結果ソート手段５００２は、図４８に示すようなフローチャートで解析を実行する。
まず、ステップ５６０１でＦＦＴ結果記憶手段５００１に記憶された図４６に示すＦＦＴ結果情報を読みこむ。
ついで、ステップ５６０２でＦＦＴ結果情報内の周波数情報を読み込み、ステップ５６０３で最初の周波数を選択する。
こののち、ステップ５６０４では、前記対象周波数に対応する全てのブロック（インスタンスグループ）と電流周波数成分を選択し、ステップ５６０５で選択したブロック（インスタンスグループ）と電流周波数成分を電流周波数成分の大きい順にソートする。
ここで、ステップ５６０６では、対象周波数とソートされたブロック名（インスタンスグループ名）と電流周波数成分を、ソート結果記憶情報に書き込む。
上記のステップ５６０４からステップ５６０６まではＦＦＴ結果情報に記載された全ての周波数情報を処理し終わるまで繰り返し、終了すれば本FFT結果ソート手段は終了する。
【０１８６】
以上の方法により、ユーザインターフェースとして、各ブロック（インスタンスグループ）ごとの電流波形に対してＦＦＴを行い、各電流周波数成分のノイズの大きなもの順にブロック名（インスタンスグループ名）をソートするという手法を用いることによりノイズに影響するブロック（インスタンスグループ）の特定が可能となる。
【０１８７】
(第１４の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまうという問題があった。
そこで、本実施例では、この問題を解決するため、ユーザインターフェースとして、あらかじめセルライブラリ情報に記載されたレジスタ・組み合わせ回路・メモリなどを区分する番号のグループごとに行う手法である。
【０１８８】
図４９に本発明の実施例１４に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析装置は、インスタンス毎の電流情報記憶手段５７０１と、グループ化情報の入力５７０２と、インスタンスグルーピング手段５７０３と、グループ毎の電流情報記憶手段５７０４と、グループ・インスタンス対応情報記憶手段５７０５と、ＦＦＴ解析手段５７０６と、ＦＦＴ結果記憶手段５７０７と、ＦＦＴ結果ソート手段５７０８と、ソート結果記憶手段５７０９とからなる。
【０１８９】
これらのうち、インスタンス毎の電流情報記憶手段５７０１と、グループ毎の電流情報記憶手段５７０４と、グループ・インスタンス対応情報記憶手段５７０５と、ＦＦＴ結果記憶手段５００１と、ソート結果記憶手段５００３とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
一方、インスタンスグルーピング手段５７０３と、ＦＦＴ解析手段５７０６と、ＦＦＴ結果ソート手段５００２は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１９０】
次に、これらの図４９の不要輻射解析装置を構成する個々の要素と不要輻射を解析する手順を説明する。
インスタンス毎の電流情報記憶手段５７０１は、各インスタンス毎の電流情報であり、図５０に示すような時刻と電流値の情報から構成される。
グループ化情報の入力５７０２は図５１に示すようなセル情報とそのセルの機能属性を示すプロパティー情報から構成される。
【０１９１】
グループ毎の電流情報記憶手段５７０４は、各グループに含まれるインスタンスの各時間における電流の集計結果情報であり、図５２に示すような時刻と電流値の情報から構成される。
グループ・インスタンス対応情報記憶手段５７０５は図５３に示すような、各ブロックに属するインスタンス名を示すものである。
【０１９２】
インスタンスグルーピング手段５７０３は、図５４に示すようなフローチャートで解析を実行する。
まず、ステップ６２０１でインスタンス毎の電流情報記憶手段５７０１に記憶された図５０に示すインスタンス毎の電流情報を読み込む。
ついで、ステップ６２０２で図５１に示すセル情報とそのセルの機能属性を示すプロパティー情報を読み込む。
こののち、ステップ６２０３で全インスタンスに対して、そのセル情報から図５１のテーブルを参照して機能属性プロパティを設定し、同一プロパティー毎に全インスタンスをレジスタ、組み合わせ回路、メモリー等のグループに区分する。
ステップ６２０４でグループ毎にグループ名を付与し、グループ名と各グループに属するインスタンス名を図５３に示すグループ・インスタンス対応情報に書き込む。
さらに、ステップ６２０５でグループ毎に各インスタンスの電流情報を合計し、図５２に示す、グループ毎の電流情報記憶手段に書き込む。
ＦＦＴ結果記憶手段６３０８からソート結果記憶手段６３１０は第１３の実施の形態と同様である。
【０１９３】
以上の方法により、各インスタンスを機能グループ単位で各電流周波数成分のノイズの大きなもの順にソートするという手法を用いることによりノイズに影響する機能ブロックの特定が可能となる。
【０１９４】
(第１５の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまう。
そこで、本実施例では、 ユーザインターフェースとして、クロック入力端子からたどって判別したクロックツリーに対して行う手法である。
【０１９５】
図５５に本発明の一実施例に関わる不要輻射解析装置の構成を示す。
同図に示す不要輻射解析装置は、インスタンス毎の電流情報記憶手段６３０１と、グループ化情報の入力６３０２と、ネットリスト情報記憶手段６３０３と、インスタンスグルーピング手段６３０４と、グループ毎の電流情報記憶手段６３０５と、グループ・インスタンス対応情報記憶手段６３０６と、ＦＦＴ解析手段６３０７と、ＦＦＴ結果記憶手段６３０８と、ＦＦＴ結果ソート手段６３０９と、ソート結果記憶手段６３１０とからなる。
【０１９６】
これらのうち、インスタンス毎の電流情報記憶手段６３０１と、ネットリスト情報記憶手段６３０３と、グループ毎の電流情報記憶手段６３０４と、グループ・インスタンス対応情報記憶手段６３０５と、ＦＦＴ結果記憶手段６３０８と、ソート結果記憶手段６３１０とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
インスタンスグルーピング手段６３０４と、ＦＦＴ解析手段６３０７と、ＦＦＴ結果ソート手段６３０９は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０１９７】
次に、これらの図５５の不要輻射解析方法を構成する個々の要素と不要輻射を解析する手順を説明する。
ここで、インスタンス毎の電流情報記憶手段６３０１は、
各インスタンス毎の電流情報であり、図５０に示すような時刻と電流値の情報から構成される。
グループ化情報の入力６３０２は図５１に示すようなグループ番号とクロック端子名の情報から構成される。
【０１９８】
ネットリスト情報記憶手段６３０３は図５８に示すようなネットリスト情報から構成される。
グループ毎の電流情報記憶手段６３０５は、各グループに含まれるインスタンスの各時間における電流の集計結果情報であり、図５２に示すような時刻と電流値の情報から構成される。
グループ・インスタンス対応情報記憶手段６３０６は図５３に示すような、各ブロックに属するインスタンス名を示すものである。
【０１９９】
インスタンスグルーピング手段６３０４は、図５７に示すようなフローチャートで解析が実行する。
まず、ステップ６５０１でインスタンス毎の電流情報記憶手段６３０１に記憶された図５０に示すインスタンス毎の電流情報を読み込む。
ついで、ステップ６５０２で図５６に示すグループ化番号とクロック端子名の情報を読み込む。
こののち、ステップ６５０３で読み込んだクロック情報の最初のクロックを取りこむ。
さらにステップ６５０４で図５８に示す入力端子６６０１と内部インスタンスの接続族情報より、クロック入力端子に接続するクロックツリー上の全インスタンス６６０３を１つのグループにグルーピングする。
【０２００】
ステップ６５０５でグループ毎にグループ名を付与し、グループ名と各グループに属するインスタンス名を図５３に示すグループ・インスタンス対応情報に書き込む。
上記のステップ６５０３からステップ６５０６までを全てのクロックに対する処理をし終わるまで繰り返す。
ステップ６５０７でグループ毎に各インスタンスの電流情報を合計し、図５２に示す、グループ毎の電流情報記憶手段に書き込み、インスタンスグルーピングの処理は終わる。
【０２０１】
ＦＦＴ結果記憶手段６３０８からソート結果記憶手段６３１０は第１３の実施の形態と同様である
【０２０２】
以上の方法により、全インスタンスをクロックピン毎に各クロック入力端子に接続するクロックツリー群とクロックツリー以外のインスタンスに分けて各電流周波数成分のノイズの大きなもの順にソートするという手法を用いることによりノイズに影響するクロック端子の特定と全体に対するその影響度合いの確認が可能となる。
【０２０３】
(第１６の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまう。
本実施例では、 ユーザインターフェースとして、同時変化箇所については、静的タイミング解析（ＳＴＡ）を行い、タイミングの一致するインスタンスをグループ化し、実施例１３と同様に各グループ毎の電流波形に対してＦＦＴを行い、各電流周波数成分のノイズの大きなもの順にソートするという手法を用いる。
【０２０４】
第１６の構成は第１５の構成と同じであるが、グループ化情報の入力６３０２は使用しない。
インスタンスグルーピング手段６３０４は、図５９に示すようなフローチャートに従って解析操作を実行する。
ステップ６７０１でインスタンス毎の電流情報記憶手段６３０１に記憶された図５０に示すインスタンス毎の電流情報を読み込む。
ステップ６７０２で図６０に示す内部インスタンスのネットリスト情報を使って静的タイミング解析（ＳＴＡ）を行い、信号状態の変化タイミングが一致するインスタンスを同一グループにグルーピングする。
ステップ６７０３でグループ毎にグループ名を付与し、グループ名と各グループに属するインスタンス名を図５３に示すグループ・インスタンス対応情報に書き込む。
ステップ６７０４でグループ毎に各インスタンスの電流情報を合計し、図５２に示す、グループ毎の電流情報記憶手段に書き込み、インスタンスグルーピングの処理は終わる。
ＦＦＴ結果記憶手段６３０８からソート結果記憶手段６３１０は第１３の実施の形態と同様である
【０２０５】
以上の方法により、同時変化（ある時間間隔内に変化）するインスタンスのグループ毎に、各電流周波数成分のノイズの大きなもの順にソートするという手法を用いることによりノイズに影響する同時変化のインスタンスグループの特定が可能となる。
【０２０６】
(第１７の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまう。
そこで本実施例では、 ユーザインターフェースとして、実施例１４、実施例１５、実施例１６でグループ化したグループ情報から各電流周波数成分のノイズが大きいインスタンス情報、及びそのノイズレベル等の情報を表示する手法を用いる。
【０２０７】
図６１に本発明の一実施例に関わる不要輻射解析装置直後の構成を示す。
同図に示す不要輻射解析方法は、実施例１４−１６と同様のインスタンスグルーピング手段６９０１と、グループ毎の電流情報記憶手段６９０２と、グループ・インスタンス対応情報記憶手段６９０３と、
ネットリスト情報記憶手段６９０４と、ＦＦＴ結果記憶手段６９０５と、
ＦＦＴ結果ソート手段６９０６と、ソート結果記憶手段６９０７に
インスタンス情報表示手段６９０８を加えたものからなる。
【０２０８】
ここで、インスタンス情報表示手段６９０８は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０２０９】
次に、これらの図６１の不要輻射解析方法を構成する個々の要素と不要輻射を解析する手順を説明する。
ここで、インスタンスグルーピング手段６９０１からソート結果記憶手段６９０７は、実施例１４、実施例１５、実施例１６と同様であり、
インスタンス情報表示手段６９０８は、ソート結果記憶手段６９０７に記憶された、図４７に示すようなブロック名と電流周波数成分の情報と、インスタンスグルーピング手段６９０１で作成されるグループ・インスタンス対応情報記憶手段６９０３に記憶される、図５３に示すようなブロック名（インスタンスグループ名）とインスタンス名から、各電流周波数成分のノイズの大きな箇所をインスタンス名で表示することが可能になる。
【０２１０】
また、実施例１５，１６の場合には、ネットリスト情報記憶手段６９０４に記憶される、図５８に示すようなネットリスト情報から、各電流周波数成分のノイズの大きな箇所をネットリストに対応させて表示させることができる。
【０２１１】
また、この方法はネットリスト情報を、対応するレイアウト情報に置きかえることによってレイアウト上の位置情報に対応させて表示させることもできる。
【０２１２】
以上の方法により、実施例１４ではノイズに影響するレジスタ・組み合わせ回路・メモリブロック内の箇所の特定、実施例１５ではクロック入力端子からたどって判別したクロックツリー内の箇所の特定、実施例１６ではノイズに影響する同時変化箇所の特定が、それぞれ容易になるという効果が得られる。
【０２１３】
(第１８の実施の形態）
従来のＬＳＩにおけるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまう。
本実施例では、 ユーザインターフェースとして、実施例１４から１７についてＦＦＴを行わず、あらかじめ決めておいた周波数についてのみ計算（フーリエ級数を計算）する手法とその情報のみを表示する手法を用いる。
【０２１４】
図６２に本発明の一実施例に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析方法は、実施例１４−１７と同様のＦＦＴ解析手段７００２と、グループ・インスタンス対応情報記憶手段７００３と、ソート結果記憶手段７００４に周波数情報の入力７００１と、インスタンス情報表示手段７００５を加えたものからなる。
【０２１５】
このインスタンス情報表示手段７００５は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
次に、これらの図６２の不要輻射解析方法を構成する個々の要素と不要輻射を解析する手順を説明する。
【０２１６】
ここで、ソート結果記憶手段７００４は、実施例１４、１５、１６、１７と同様である。
周波数情報の入力７００１は、解析したい周波数値の情報である。
ＦＦＴ解析手段７００２は、通常使用される一般的なＦＦＴ（フーリエ変換）を用いるのではなく、周波数情報の入力７００１で入力した周波数について、電流周波数成分∫ｉ（ｔ）sin（nωt）dtを計算（フーリエ級数を計算）する。
【０２１７】
インスタンス情報表示手段７００５は、ソート結果記憶手段７００４に記憶された、図４７に示すようなブロック名と電流周波数成分の情報と、グループ・インスタンス対応情報記憶手段７００３に記憶される、図５３に示すようなブロック名（インスタンスグループ名）とインスタンス名から、各電流周波数成分のノイズの大きな箇所をインスタンス名で表示することが可能になる。
【０２１８】
以上の方法により、特定の周波数に対して従来例よりも高速に特定周波数に影響するノイズ原因箇所が特定できるという効果が得られる。
一度一チップＦＦＴ解析を行った後の原因特定段階等のように、解析したい周波数が予め決まっている場合等に有効である。
【０２１９】
（第１９から第２３の実施の形態）
一般に、チップの不要輻射（以降ＥＭＩとも表現する）の解析には、チップの電源電流をＦＦＴ解析する方法でおこなわれる。図６３のように、チップの電源電流は、電源線の抵抗（以降Ｒとも表現する）および容量（以降Ｃとも表現する）のインピーダンス成分の影響で波形が変わる。そのためＥＭＩ解析を高精度におこなうためには、電源線のインピーダンス成分は無視できない。
【０２２０】
従来の不要輻射解析方法において電源電流の算出に電源線のインピーダンス効果を盛り込む手法としては、大きくわけて２通りの方法が実施されている。
（Ａ） 電源線のＲＣが付加されたトランジスタレベルのネットリストをＳＰIＣＥ系回路シミュレータを用いて過渡解析をおこない、電源電流を算出する。
（Ｂ） 電源線のＲＣと複数トランジスタの理想電源時の電流波形からモデリングする電流源で構成される電源線ネットリストをＳＰIＣＥ系回路シミュレータを用いて過渡解析をおこない、電源電流を算出する。
（Ａ）の方法が、もっとも精度よく電源電流を算出することができる。（Ｂ）は、トランジスタに流れる電流を理想電源で前もって算出しておくことで高速化をはかっているものである。
【０２２１】
この（Ａ）および（Ｂ）の過渡解析を用いる方法ではＬＳIが大規模・複雑化しているため、処理時間が増大しＥＭＩ解析として現実的でない。また（Ｂ）で、電源線ＲＣネットワークを簡易化するという手法も回路形状がアレイ構造に限定されるため、問題の解決には至らない。
【０２２２】
本実施例は、過渡解析を用いずに電源線のインピーダンスの影響を電源電流の算出に盛り込むことによって、インピーダンスの影響を考慮したＥＭＩ解析をゲートレベルで実現する手法である。
図６４に本発明の実施例１９から２３に関わる不要輻射解析方法の構成を示す。
図６４に示す不要輻射解析方法は、抵抗記憶手段８１０１と、容量記憶手段８１０２と、電源線依存情報記憶手段８１０３と、電流波形記憶手段８１０４と、電流波形補正手段８１０７と、補正電流波形記憶手段８１０６とからなる。
これらのうち、抵抗記憶手段８１０１と、容量記憶手段８１０２と、電源線依存情報記憶手段８１０３と、電流波形記憶手段８１０４と、補正電流波形記憶手段８１０６とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０２２３】
電流波形補正手段８１０７は前述のコンピュータシステムの電源考慮演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
第１９の実施の形態は、図６４に示す不要輻射解析方法全体の概念を示している。
第２０の実施の形態は、図６９に示す電流波形補正手段のフローチャートのステップ８６０３、ステップ８６０７にテーブルを用いる。
第２１の実施の形態は、図６９に示す電流波形補正手段のフローチャートのステップ８６０３、ステップ８６０７に数式を用いる。
第２２の実施の形態は、図６９に示す電流波形補正手段のフローチャートのステップ８６０８で底辺での補正を行う。
第２３の実施の形態は、図６９に示す電流波形補正手段のフローチャートのステップ８６０８で面積での補正を行う。
【０２２４】
次に、これらの図６４の不要輻射解析方法を構成する個々の要素について説明する。
抵抗記憶手段８１０１は、レイアウトデータからＬＰＥにより得ることのできる電源回路網の抵抗の情報であり、あらかじめ図６５に示すような抵抗情報として記憶されている。
容量記憶手段８１０２は、レイアウトデータからＬＰＥにより得ることのできる電源回路網の容量の情報であり、あらかじめ図６６に示すような容量情報として記憶されている。
【０２２５】
電源線依存情報記憶手段８１０３は、理想電源として算出している推定電流波形を電源回路網の等価容量や等価抵抗の情報に基づき補正するための情報であり、あらかじめ図６８に示すような電源線依存情報として記憶している。
この手段では、電流波形記憶手段８００４と、イベントドリブン型シミュレータで計算された推定電流波形の情報であり、あらかじめ図６７に示すような推定電流波形情報を記憶している。
【０２２６】
この推定電流波形情報は、イベントの発生した時刻と三角形の底辺および高さの情報から構成されている。
補正電流波形記憶手段８１０６は、電流波形補正手段８００７で計算された補正電流波形情報を記憶するものである。
【０２２７】
電流波形補正手段８００７では、上記、抵抗情報８１０１、容量情報８１０２、電源線依存情報８１０３から、電流波形の補正をする補正係数を求める工程と、求めた補正係数を用いて、上記、電流波形８１０４に補正を施し、補正電流波形８１０６を求める工程で構成されるものである。
【０２２８】
次に、図６５に示す抵抗情報、図６６に示す容量情報、図６７に示す電流情報、および図６８に示す電源線依存情報を用いて電流波形の補正をおこなう、上記、電流波形補正手段８１０７について説明をおこなう。図７０に電流波形補正手段８１０７の概念図を示す。
【０２２９】
この電流波形補正手段８１０７は、図６９に示すようなフローチャートに従って解析操作を実行する。
そして、ステップ８６０１で、抵抗記憶手段８１０１に記憶された図６５の８２０１に示すような抵抗情報を読みこむ。この抵抗情報は、抵抗素子について、抵抗素子名、両端のノード名、抵抗値の情報が記載されており、図６６の８３０１のような抵抗回路網の情報を表している。
ステップ８６０２で、容量記憶手段８１０２に記憶された図６６の８３０１に示すような容量情報を読みこむ。この容量情報は、容量素子について、容量素子名、ノード名、容量値の情報が記載されており、図６５の８２０２のような抵抗回路網に付加している容量の情報を表している。
ステップ８６０３で、電源線依存情報記憶手段８１０３に記憶された図６８に示す電源線依存情報を読みこむ。
【０２３０】
前記実施例では、事前に過渡解析により電流補正項目ごとに用意しておく等価抵抗と等価容量と電流補正係数値の関係をあらわすテーブル（図６８の８５０１）が電源線依存情報である。以下、図７１を用いてテーブルの求め方の例を示す。
（１） まず、電源線のＲＣを含むネットリストデータ用意し過渡解析をおこない、電源電流波形を算出する。こうして得た電源電流波形から、ピークとその近傍で形成されている電流波形部分（図７１の８８０１）を抽出する。この電流波形は上記従来例で紹介した（Ａ）の手法で求めたものであるため、精度が高い。
【０２３１】
（２） 上記ネットリストデータの電源線の等価抵抗を求める。等価抵抗の求め方は図７２の８９０１に示す通りである。チップの等価抵抗は全インスタンスの等価抵抗の和をインスタンス数で割った値としている。簡単のため抵抗回路ネットワークの接点にインスタンスがつながっていると考える。まず接点ごとに等価抵抗を算出する。環型配線・星型配線への相互変換、ブリッジ回路形成などを駆使し、キルヒホッフの法則を用いて直流回路網を解くことで算出できる。ついで、全接点の等価抵抗の平均を出すことで、チップの等価抵抗（図７１の８８０３）が求められる。
【０２３２】
（３） 上記ネットリストデータの電源線の等価容量を求める。等価容量の求め方は図７２の８９０２に示す通りである。チップの等価容量はチップにあるデカップリング容量の総和としている。よって読み込まれた容量素子の容量値をすべて足すことで、チップの等価容量（図７１の８８０３）が求められる。
【０２３３】
（４） 上記ネットリストデータの電源線のＲＣを取り除いたネットリストデータを作成する。次に、作成したネットリストデータで過渡解析をおこない、電源電流波形を算出する。こうして得た電源電流波形から、ピークとその近傍で形成されている電流波形部分（図７１の８８０２）を抽出する。この電流波形は電源線を理想電源としており、電源線のインピーダンスをまったく考慮していないものである。
【０２３４】
（５） （１）で求めた電源電流波形（図７１の８８０１）と、（４）で求めた電源電流波形（図７１の８８０２）の底辺および面積の比から、底辺用電流補正係数αｔ、面積用電流補正係数αｉを算出する（図７１の８８０４）。
【０２３５】
（６） チップの等価抵抗、チップの等価容量、各電流補正係数αを図６８の８５０１にプロットする。
【０２３６】
（７） （１）から（６）の作業を複数のテストデータに対して行い、テーブルが完成する。
前記第２１の実施例では、事前に過渡解析と統計処理により電流補正項目ごとに算出しておく数式が電源線依存情報である。以下、数式の求め方の例を示す。
【０２３７】
（１） 上記、テーブルの求め方における（１）から（７）の方法から、データベースを作成する。
（２） このデータベースに統計処理を施し、電流補正の項目ごとに、電流波形補正係数が等価抵抗と等価容量で決まるような数式（図６８の８５０２）を作成する。
【０２３８】
そして、ステップ８６０４で、電流波形記憶手段８１０４に記憶された図６７に示す推定電流波形のイベント単位モデルを読みこむ。
また、ステップ８６０５で、抵抗情報からチップの等価抵抗を計算する。上記、テーブルの求め方（２）と同様、電源回路を直流回路網として扱うことで求められる。
ステップ８６０６で、容量情報からチップの等価容量を計算する。上記、テーブルの求め方（３）と同様、総容量を足し合わせて求められる。
ステップ８６０７で、電流補正項目ごとの電源線依存情報８１０３に、ステップ８６０４で得た等価抵抗とステップ８６０５で得た等価容量を適用して、対象回路の電流補正係数を求める。
【０２３９】
第２０の実施例では、図６８の８５０１のようなテーブルで補正係数が求められる。底辺用電流補正係数をαｔ、面積用電流補正係数をαｉ、底辺補正用テーブルをχｉ、面積補正用テーブルをχｉ、等価抵抗をＲ、等価容量をＣとすると、
αｔ＝χｔ（Ｒ，Ｃ）
αｉ＝χｉ（Ｒ，Ｃ）
で与えられている。例として、対象チップの等価抵抗が１０Ω、等価容量が１００ｐＦを各電流補正のテーブルに代入した時に、底辺用電流補正係数αｔ、面積用電流補正係数αｉは、
αｔ＝χｔ（１０，１００×１０Ｅ−１２）＝１.３
αｉ＝χｉ（１０，１００×１０Ｅ−１２）＝０.８
のようにして求められる。ここで１００×１０Ｅ−１２は、１００×１０-12を表わす。
【０２４０】
第２１の実施例では、図６８の８５０２のような数式で補正係数が求められる。等価抵抗をＲ、等価容量をＣとするとき、底辺用電流補正係数αｔ、面積用電流補正係数αｉがそれぞれ、
αｔ＝（Ｒ＋３×Ｃ×１０Ｅ＋１１）×１０Ｅ−２＋１
αｉ＝（２×Ｒ＋Ｃ×１０Ｅ＋１１）×１０Ｅ−２＋１
という数式で与えられているとする。ここで、ステップ８６０５およびステップ８６０６で求めた対象チップの等価抵抗が１０Ω、等価容量が１００ｐＦであれば、底辺用電流補正係数αｔ、面積用電流補正係数αｉは、
αｔ＝（１０＋３×（１００×１０Ｅ−１２）×１０Ｅ＋１１）×１０Ｅ−２＋１＝１.３
αｉ＝−（２×１０＋（１００×１０Ｅ−１２）×１０Ｅ＋１１）×１０Ｅ−２＋１＝０.８
のようにして求められる。
【０２４１】
第２２および第２３の実施例では、ステップ８６０８で、電流波形情報８１０４に対して、ステップ８６０７で得た電流補正係数を用いて電流波形を補正する。
第２２の実施例では、ステップ８６０７で得た底辺用の電流補正係数を用いて電流波形の底辺を補正する。その際、電流波形の面積は一定に保つ。
補正前の電流波形イベント単位モデルの三角形の面積を１００、底辺を１０、高さを２０、底辺用電流補正係数αｔを１.３とすると、補正後の電流波形イベント単位モデルの三角形の面積Ｓ’、底辺Ｔ’、高さＨ’は、
Ｔ’＝１０×１.３＝１３
Ｓ’＝１００
Ｈ’＝２×１００×１／１３＝１５.４
と補正される。
【０２４２】
第２３の実施例では、ステップ８６０７で得た面積用の電流補正係数を用いて電流波形の面積を補正する。その際、電流波形の底辺は一定に保つ。
補正前の電流波形イベント端子モデルの三角形の面積を１００、底辺を１０、高さを２０、面積用電流補正係数αｉを０.８とすると、補正後の電流波形イベント端子モデルの三角形の面積Ｓ’、底辺Ｔ’、高さＨ’は、
Ｔ’＝１０
Ｓ’＝１００×０.８＝８０
Ｈ’＝２×８０×１／１０＝１６
と補正される。
【０２４３】
ステップ８６０９で、補正の完了した電流波形を、補正電流波形情報として記憶する（８１０６）。
以上のように、本実施例ではまず前記第１９の実施例により、過渡解析を用いないため従来例よりも高速で、電源線を考慮したＥＭＩ解析が実現される。
【０２４４】
さらに、本発明実施例２０のテーブルを用いる効果として、テーブルによる補正係数算出手法は、統計ばらつきが大きい場合や、補正係数の算出に用いる情報量が多い場合に有効的である。
さらに、本発明実施例２１の数式を用いる効果として、数式による補正係数算出手法は、データ量が少さいという利点があり、統計ばらつきが少ない場合や、数式の変数部分が少ない場合に有効的である。
さらに、この実施例１９、２０、２１では情報の特質により数式とテーブルを使い分けることで、処理時間やデータ量の最適化が可能である。
【０２４５】
さらに、実施例２２の、理想電源として求めた推定電流波形のイベント単位モデルの底辺に補正をおこなう効果として、電流波形の底辺を最適化することで、図７３のように電源ＲＣ成分の影響による瞬時電流のなまりを電源電流波形に反映させられるという効果が得られる。
【０２４６】
さらに、実施例２３の、理想電源として求めた推定電流波形のイベント単位モデルの面積に補正をおこなう効果として、電流波形の面積を最適化することで、図７４のように電源電圧降下（IＲ−Ｄｒｏｐ）の影響を電源電流波形に反映させられるという効果が得られる。
【０２４７】
（第２４の実施の形態）
実施例１９では、チップのレイアウトが終了したのち、電源回路網の抵抗情報を直流回路として解くことで等価抵抗を算出するとした。この手法では等価抵抗値としては精度の高いものが得られるが、電源回路が大規模化しているため、キルヒホッフの法則を用いて回路網を解くのに時間を要するという課題がある。
実施例２４では、ポストレイアウトでの電源電流補正手法に関して、チップの形状情報を用いることで、チップの等価抵抗を電源回路網の抵抗情報を直流回路として算出することなく、推定によって得るという手法である。
【０２４８】
図７５に本発明の実施例２４に関わる不要輻射解析装置の構成を示す。図７５に示す不要輻射解析装置は、抵抗記憶手段９２０１と、容量記憶手段９２０２と、電源線依存情報記憶手段９２０３と、電流波形記憶手段９２０４と、形状情報記憶手段９２０５と、電流波形補正手段９２０７と、補正電流波形記憶手段９２０６とからなる。これらのうち、抵抗記憶手段９２０１と、容量記憶手段９２０２と、電源線依存情報記憶手段９２０３と、電流波形記憶手段９２０４と、形状情報記憶手段９２０５と、補正電流波形記憶手段９２０６とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０２４９】
一方、電流波形補正手段９２０７は前述のコンピュータシステムの電源考慮演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
【０２５０】
図７５のシステム構成は、図６４に電源回路の形状情報記憶手段８５０５を加えたものである。
形状情報記憶手段９２０５以外の個々の要素については、図６４と同様であり、実施例１９で説明したとおりである。
【０２５１】
したがって、ここでは形状情報記憶手段９２０５について説明する。
形状情報記憶手段９２０５は、レイアウトデータ作成段階で得ることのできるチップの形状情報である。
・チップの面積情報
などが入力される。
【０２５２】
本発明の実施例２４に関わる不要輻射解析方法を、図７５の電流波形補正手段９２０７内を表す図７６のフローで示して、手順を説明する。
尚、ステップ９３１０およびステップ９３０５以外の各ステップは、図６９と同様であり、実施例１９で説明したとおりである。
まず、ステップ９３０１で、抵抗記憶手段９２０１に記憶された図６５の８２０１に示すような抵抗情報を読みこむ。この抵抗情報は、抵抗素子について、抵抗素子名、両端のノード名、抵抗値の情報が記載されており、図６５の８２０２のような抵抗回路網の情報を表している。
ついで、ステップ９３０２で、容量記憶手段９２０２に記憶された図６６の８３０１に示すような容量情報を読みこむ。この容量情報は、容量素子について、容量素子名、ノード名、容量値の情報が記載されており、図６６の８３０２のような抵抗回路網に付加している容量の情報を表している。
こののちステップ９３０３で、電源線依存情報記憶手段９２０３に記憶された図６８に示す電源線依存情報を読みこむ。
さらにステップ９３０４で、電流波形記憶手段８１０４に記憶された図６７に示す推定電流波形のイベント単位モデルを読みこむ。
そしてステップ９３１０で、形状情報記憶手段９２０５に記憶された電源回路の形状情報を読みこむ。
さらにステップ９３０５で、抵抗情報からチップの等価抵抗を推定する。
【０２５３】
本実施例での等価抵抗の推定方法を説明する。
（１） チップの総抵抗を足し合わせる。
（２） （１）で算出した総抵抗値はチップの面積に比例した値となっているため、平方根（正値）をとって補正する。
以上の処理で、チップの等価抵抗を推定する。
例として、チップの総抵抗値が４００Ωとなったときは、チップの等価抵抗値は、
√（４００）＝２０Ω
と推定できる。
さらにステップ９３０６で、容量情報からチップの等価容量を計算する。上記、テーブルの求め方（３）と同様、総容量を足し合わせて求められる。
こののちステップ９３０７で、電流補正項目ごとの電源線依存情報９２０３に、ステップ９３０５で得た等価抵抗とステップ９３０６で得た等価容量を適用して、対象回路の電流補正係数を求める。
そして、ステップ９３０８で、電流波形情報９２０４に対して、ステップ９３０７で得た電流補正係数を用いて電流波形を補正する。
最後に、ステップ９３０９で、補正の完了した電流波形を、補正電流波形情報として記憶する（９２０６）。
【０２５４】
以上のように、本実施例では過渡解析を用いないため従来例よりも高速で、電源線を考慮したＥＭＩ解析が実現される。
さらに、チップの等価抵抗を算出する際に複雑な電源抵抗の回路網を解かなくても良いため、精度は落ちるものの、より高速なＥＭＩ解析が実現される。
【０２５５】
（第２５から第３１の実施の形態）
実施例１９で、過渡解析を用いずに電源電流の算出に電源線のインピーダンスの影響をＥＭＩ解析結果に盛り込む手法として提案している。しかし実施例１９では、レイアウトデータからＬＰＥ処理を用いて電源線の抵抗および容量を用意しなければならないためレイアウトの完成を待つ必要がある。またＬＳＩの大規模化に伴いＬＰＥの処理時間も長くなるため、ＥＭＩ解析に入る前段階で時間がかかってしまう。実施例２５から３１はこの課題を解決するものである。
【０２５６】
本実施形態は、過渡解析を用いずに電源電流の算出に電源線のインピーダンスの影響をＥＭＩ解析結果に盛り込む手法であり、加えて、フロアプランの段階で得られる情報からチップの電源回路の等価抵抗および等価容量を推定し、電流波形の補正をおこなう手法である。
【０２５７】
図７７および図７９に本発明の実施例２５から３１の一実施例に関わる不要輻射解析方法の構成を示す。
先に、図７７に示す電流波形補正手段を中心とする構成について説明する。
図７７に示す不要輻射解析装置は、等価抵抗記憶手段９４０１と、等価容量記憶手段９４０２と、電源線依存情報記憶手段９４０３と、電流波形記憶手段９４０４と、電流波形補正手段９４０７と、補正電流波形記憶手段９４０６からなる。
これらのうち等価抵抗記憶手段９４０１と、等価容量記憶手段９４０２と、電源線依存情報記憶手段９４０３と、電流波形記憶手段９４０４と、補正電流波形記憶手段９４０６は前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０２５８】
一方、電流波形補正手段９４０７は前述のコンピュータシステムの電源考慮演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
これらの図７７を構成する個々の要素について説明する。
等価抵抗記憶手段９４０１は、フロアプランの段階で推定する電源回路網の抵抗値の情報であり、あらかじめ等価抵抗情報として記憶されている。
等価容量記憶手段９４０２は、フロアプランの段階で推定する電源回路網の容量値の情報であり、あらかじめ等価容量情報として記憶されている。
電源線依存情報記憶手段９４０３は、理想電源として算出している推定電流波形を電源回路網の等価容量や等価抵抗の情報に基づき補正するための情報であり、あらかじめテーブルや数式として記憶している。
そして、電流波形記憶手段９４０４は、イベントドリブン型シミュレータで計算された推定電流波形の情報であり、あらかじめ図６７に示すような推定電流波形情報を記憶している。
この推定電流波形情報は、イベントの発生した時刻と三角形の底辺および高さの情報から構成されている。
補正電流波形記憶手段９４０６は、電流波形補正手段９４０７で計算された補正電流波形情報を記憶するものである。
電流波形補正手段９４０７では、上記、等価抵抗情報９４０１、等価容量情報９４０２、電源線依存情報９４０３から、電流波形の補正をする補正係数を求める工程と、求めた補正係数を用いて、上記、電流波形９４０４に補正を施し、補正電流波形９４０６を求める工程で構成されるものである。
【０２５９】
実施例としての処理フローは、後述する。
ひきつづき、図７９に示す等価抵抗推定手段および等価容量推定手段を中心とする構成について説明する。図７９の構成は、チップ形状情報記憶手段９６０１と、テクノロジー情報記憶手段９６０２と、電源パッド情報記憶手段９６０３と、
構成モジュール情報記憶手段９６０４と、電源配線幅情報記憶手段９６０５と、データベース記憶手段９６０７と、等価抵抗推定手段９６０８と、等価容量推定手段９６０９と、等価抵抗記憶手段９６１０と、等価容量記憶手段９６１１からなる。
【０２６０】
これらのうちチップ形状情報記憶手段９６０１と、テクノロジー情報記憶手段９６０２と、電源パッド情報記憶手段９６０３と、構成モジュール情報記憶手段９６０４と、電源配線幅情報記憶手段９６０５と、データベース記憶手段９６０７と、等価抵抗記憶手段９６１０と、等価容量記憶手段９６１１は前述のコンピュータシステムの外部記憶装置に割り当てられている。
【０２６１】
一方、等価抵抗推定手段９６０８と、等価容量推定手段９６０９は前述のコンピュータシステムの電源考慮演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
第２５の実施の形態は、図７７に示す不要輻射解析方法全体の概念を示している。
第２６の実施の形態は、図８０に示す電流波形補正手段のフローチャートのステップ９７０３に示すように、等価抵抗および等価容量をチップの面積情報から推定する。
第２７の実施の形態は、図８０に示す電流波形補正手段のフローチャートのステップ９７０４に示すように、等価抵抗および等価容量をテクノロジ情報から推定する。
【０２６２】
第２８の実施の形態は、図８０に示す電流波形補正手段のフローチャートのステップ９７０５に示すように、等価抵抗および等価容量をチップ形状と電源パッドの位置から推定する。
第２９の実施の形態は、図８０に示す電流波形補正手段のフローチャートのステップ９７０６に示すように、等価抵抗および等価容量を電源パッド数から推定する。
第３０の実施の形態は、図８０に示す電流波形補正手段のフローチャートのステップ９７０７に示すように、等価抵抗および等価容量を電源配線の幅情報から推定する。
第３１の実施の形態は、図８０に示す電流波形補正手段のフローチャートのステップ９７０８に示すように、等価抵抗および等価容量を電源配線下の容量生成領域情報情報から推定する。
【０２６３】
次に、これらの図７９の不要輻射解析方法を構成する個々の要素について説明する。
チップ形状情報記憶手段９６０１は、対象チップの形状に関する情報をもつ。このチップ形状情報には、
・仕様段階で決定しているチップの面積・仕様段階で決定しているチップの形
などが入力される。
そのうち、「仕様段階で決定しているチップの面積」をのぞき、これら構成要素がすべて入力されている必要はない。
【０２６４】
テクノロジー情報記憶手段９６０２は、対象チップの製造プロセスの情報をもつ。
このテクノロジー情報には、
・仕様段階で決定している電源配線層の情報
・仕様段階で決定している配線層間の誘電率
・仕様段階で決定している電源配線シート抵抗値
・仕様段階で決定している適用テクノロジー
などが入力される。
これら構成要素がすべて入力されている必要はない。
【０２６５】
電源パッド情報記憶手段９６０３は、対象チップの電源パッドの情報をもつ。
この電源パッド情報には、
・仕様段階で決定している電源パッド数
・電源パッド位置
などが入力される。
これら構成要素がすべて入力されている必要はない。構成モジュール情報記憶手段９６０４は、対象チップを構成している各機能モジュールの情報をもつ。
この各モジュールの面積情報には、
・仕様段階で決定している各機能モジュールの種類
・仕様段階で予想される、またはフロアプランで決定する、各機能モジュールの面積情報
・フロアプランで決定する各機能モジュールの位置情報
・フロアプランで決定する各機能モジュールのインスタンス数情報
・仕様段階で予想される、またはフロアプランで決定する、各モジュール内の電源配線の幅
・仕様段階で予想される、またはフロアプランで決定する、各モジュール周辺に施す容量セルの有無などが入力される。
これら構成要素がすべて入力されている必要はない。
【０２６６】
電源配線幅情報記憶手段９６０５は、対象チップの電源配線の幅に関する情報をもつ。
この電源配線幅情報には、
・仕様段階で予想される、またはフロアプランで決定する、チップの周りに施すリング電源配線の有無とその幅
・仕様段階で予想される、またはフロアプランで決定する、各モジュール間に配線する基幹電源配線の幅
・仕様段階で予想される、またはフロアプランで決定する、各モジュール間に施すストラップ電源の幅
・仕様段階で予想される、またはフロアプランで決定する、電源配線下のデカップリング容量セルの有無
などが入力される。
これら構成要素がすべて入力されている必要はない。
【０２６７】
データベース記憶手段９６０７は、等価抵抗、等価容量の推定に必要となる上記入力項目に応じたデータベース情報をもつ。
等価抵抗記憶手段９６１０は、等価抵抗推定手段９６０８で算出されるチップの等価抵抗を記憶する。
等価容量記憶手段９６１１は、等価容量推定手段９６０９で推定されるチップの等価容量を記憶する。
等価抵抗推定手段９６０８では、上記各記憶手段から読み込まれる情報に基づいてチップの等価抵抗の推定をおこなう。
【０２６８】
実施例としての処理フローは、後述する。
等価容量推定手段９６０９では、上記、各記憶手段から読み込まれる情報に基づいてチップの等価容量の推定をおこなう。
実施例としての処理フローは、後述する。
ひきつづき、実施例２５乃至３１として、等価抵抗推定手段９６０８および等価容量推定手段９６０９の実施例を図８０に示すようなフローチャートに従って説明する。
まず、ステップ９７０１で、データベース記憶手段９６０７に記憶されたデータベース情報（図８１）を読みこむ。
このデータベース（図８１）は、あるチップの各種パラメータ情報と、等価抵抗および等価容量の情報で構成されている。各種パラメータ情報は、チップ設計初期の仕様段階あるいはフロアプラン工程で得ている。等価抵抗および等価容量情報は、前記実施例１９のフローによって得ている。すなわち、この等価抵抗、等価容量はレイアウト設計終了後のＬＰＥ処理で得ることのできる電源回路網の抵抗容量ネットワーク情報から算出しているものであるため、高精度である。
【０２６９】
図８２は、このデータベースチップのイメージ図である。
ステップ９７０２で、チップ形状情報記憶手段９６０１、テクノロジー情報記憶手段９６０２、電源パッド情報記憶手段９６０３、構成モジュール情報記憶手段９６０４および電源配線幅情報記憶手段９６０５に記憶された、電流波形補正をおこなう対象チップの各種パラメータ情報（図８３）を読み込む。
【０２７０】
図８３の項目中、単位面積あたりの容量に関しては、テクノロジー情報記憶手段に記憶されている電源配線層にメタルの何層目が用いられているかの情報と、層間の誘電率から容易に求められる。その他の項目は、上記各記憶情報での構成要素の説明のものである。
【０２７１】
この各種パラメータ情報は、先に読み込んでいるデータベースの各種パラメータ情報と対を成すものであり、後のステップでは、それぞれのパラメータで比較をおこなうことでデータベースの等価抵抗、等価容量を変更していき、対象チップの等価抵抗、等価容量を推定する。
【０２７２】
また、対象チップの各種パラメータ情報は、すべての項目が入力されている必要はない。入力されていない項目に関しては、そのパラメータの比較をおこなうステップが省略される。本実施例では、図８３が与えられたとして、後のステップの説明をおこなう。
【０２７３】
図８４は、電流波形補正をおこなう対象チップのイメージ図である。
実施例２６では、ステップ９７０３で、チップ面積情報に基づき、データベースの等価抵抗値および等価容量値を変更する。
図８５は、等価抵抗、等価容量の面積依存性を示した図である。図８５で、図８５（ａ）の面積を４倍にしたものが図８５（ｂ）である。
【０２７４】
電源回路の抵抗成分に関して、チップ内部を構成している電源配線の幅が同じであれば、面積が４倍となっているとき、あるインスタンスＭ１の等価抵抗を比較すると電源パッドからの距離が２倍となっているため、等価抵抗値も２倍となる。チップの等価抵抗は全インスタンスの等価抵抗の和をインスタンス数で割った値としているので、インスタンス数の増加に等価抵抗は影響されない。よってチップの等価抵抗は面積の平方根に比例する。本実施例では、対象チップの面積がデータベースチップの面積と比較して４倍であるから、対象チップの等価抵抗は２倍の４０Ωに変更される。
２０×  ２＝４０Ω
電源回路の容量成分に関して、等価容量はチップにあるデカップリング容量の総和としているため、面積に比例すると考えることができる。本実施例では、対象チップの面積がデータベースチップの面積と比較して４倍であるから、対象チップの等価容量は４倍の８００ｐＦに変更される。
２００×  ４＝８００ｐＦ
【０２７５】
実施例２７では、ステップ９７０４で、テクノロジー情報に基づき、等価抵抗値、等価容量値を変更する。
データベースチップのテクノロジー情報と対象チップのテクノロジー情報の比較をおこない、シート抵抗値、単位面積あたりの容量値に違いがあればその情報をもって、変更をおこなう。
【０２７６】
本実施例では、データベースチップの面積あたりの容量値１.００ｐＦに対して、対象チップの面積あたりの容量値は０.７５ｐＦとなっている。ゆえに、対象チップの等価容量値は、
８００ｐＦ×  ０.７５＝６００ｐＦ
となる。
等価抵抗値は同じであるため、変更はされない。
実施例２８では、ステップ９７０５で、チップ形状と電源パッドの位置関係に基づき、等価抵抗値を変更する。
図８６（ａ）乃至（ｃ）は、等価抵抗、チップ形状と電源パッドの位置に対する依存性を示した図である。
図８６では、それぞれチップ形状と電源パッドの位置関係が異なるが３通り示されている。
電源回路の抵抗成分としては、一般的にリング電源配線や基幹電源配線に寄生するグローバル抵抗成分と、基本セル内電源配線、基本セル間電源配線などで構成されるモジュール内の電源配線に寄生するローカル抵抗成分に分類される（図８７）。図８７であれば、Ｒ１、Ｒ２がグローバル抵抗、Ｒ３がローカル抵抗となる。
【０２７７】
尚、本実施例では、フロアプラン工程にて配置をおこなうトップのモジュールに着目し、その外部をグローバル抵抗、その内部をローカル抵抗として説明をおこなうが、グローバルとローカルの境界は、求める等価抵抗（チップであるかモジュールであるか）によって、その限りではない。
図８６（ａ）は、電源パッドとの距離に応じてチップのエリアをわけているものであり、エリア１とエリア２の２通りの区分がされる。エリア１とエリア２では、ローカル抵抗はほぼ同じであると考えることができるが、グローバル抵抗は、エリア２の方が大きいと考えられる。エリア１とエリア２の等価抵抗はそれぞれ、グローバル抵抗とローカル抵抗の和として考えることができる。簡単のため、エリア１のグローバル抵抗を１Ω、エリア２のグローバル抵抗を２Ωとすると、このときチップの等価抵抗のグローバル成分は、
１＋１＋２＋２＝６Ω
となる。
【０２７８】
図８６（ｂ）は、チップ形状が違うが、電源パッドとの距離に着目すると、上図とおなじエリアに分類され、チップの等価抵抗のグローバル成分は、
１＋１＋２＋２＝６Ω
となる。
図８６（ｃ）は、チップ形状と電源パッドの距離が遠い、エリア３、エリア４が存在する。これらのグローバル抵抗成分は、電源パッドから遠い程大きい。簡単のため、エリア３のグローバル抵抗を３Ω、エリア４のグローバル抵抗を４Ωとすると、このときチップの等価抵抗のグローバル成分は、
１＋１＋３＋４＝９Ω
となる。
【０２７９】
図８６（ｂ）のグローバル抵抗から図８６（ｃ）のグローバル抵抗を推定する場合の補正値をαｇとすると、
αｇ＝９／６＝１.５
となる。さらにグローバル抵抗とローカル抵抗の支配項を示すグローバル係数をｋとすると、等価抵抗への補正値をαとすると、αは、
α＝（αｇ−１）ｋ＋１
＝（１.５−１）ｋ＋１
となる。
【０２８０】
このようなグローバル抵抗と、チップ形状と電源パッドの位置の依存関係を複数データベースに記憶しておく。仮に、図８６（ｂ）がデータベースチップの形状および電源パッド位置、図８６（ｃ）が対象チップの形状および電源パッド位置、グローバル係数ｋが０.５の場合（グローバル係数は数種のデータベースチップから得る統計情報である）、データベースチップの等価抵抗が２０Ωなら、対象チップの等価抵抗は、
２０×  α  ＝２０×  ｛（１.５−１）×０.５＋１｝＝２０×  １.２５＝２５Ω
となる。
【０２８１】
本実施例では、チップ形状と電源パッドの位置関係が同じであるため、このステップで等価抵抗値の変更はない。
実施例２９では、ステップ９７０６で、電源パッド数に基づき、等価抵抗値を変更する。
図８８（ａ）乃至（ｃ）は、等価抵抗の電源パッド数依存性を示した図である。内部の回路構成は同一で、電源パッド数のみ違う例である。
図８８（ａ）のようにチップのエリアを４つに分けたとき、ステップ９７０５で示した通り、電源パッドからの距離に応じてエリア１とエリア２に分けることができる。簡単のためエリア１の等価抵抗値を１Ω、エリア２の等価抵抗を２Ωとする。そのときチップの等価抵抗値は、
１＋１＋２＋２＝６Ω
となる。
【０２８２】
次に、図８８（ｂ）のように電源パッドを対角に追加する。電源パッドの追加位置については通常チップに均等になるように配置する。この時、下に配置されている電源パッドからみればエリア１とされているエリアがエリア２に、エリア２とされているところがエリア１となる。これは、ひとつのエリアに２つの電源パッドから電圧が供給されることを意味する。簡単のため、電源パッドからそれぞれのエリアまでの電源線が電源パッドどうしで共有しないと仮定すれば、図８８（ｂ）に示すようにそれぞれのエリアの等価抵抗値は０.６７Ωとなり、チップの等価抵抗値は、
０.６７＋０.６７＋０.６７＋０.６７＝２.６７Ω
となる。
【０２８３】
同様に考えると、図８８（ｃ）の構成のときは、チップの等価抵抗値は、
０.３３＋０.３３＋０.３３＋０.３３＝１.３３Ω
となる。
図８８（ｂ）の電源パッド構成から図８８（ｃ）の電源パッド構成に変更されている場合、等価抵抗値に対する補正値をαcとすると、
αc＝１,３３／２.６７＝０.５
となる。さらに電源線の非共有係数をｋとすると、等価抵抗への補正値をαとすると、αは、
α＝（αc−１）ｋ＋１
＝（０.５−１）ｋ＋１
となる。
【０２８４】
このような等価抵抗と電源パッド数の依存関係を複数データベースに記憶しておく。仮に、図８８（ｂ）がデータベースチップの形状および電源パッド数、図８８（ｃ）が対象チップの形状および電源パッド数、電源線の非共有係数ｋが０.２の場合、データベースチップの等価抵抗が２０Ωなら、対象チップの等価抵抗は、
２０×  α  ＝２０×  ｛（０.５−１）×０.２＋１｝＝２０×  ０.９＝１８Ω
となる。
【０２８５】
本実施例では、データベースチップの電源パッドが１で、対象チップの電源パッドが２である。データベースチップからあらかじめ求められているエリアごとの等価抵抗値情報および非共有係数（非共有係数は数種のデータベースチップから得る統計情報である）から対象チップに施す補正値αが、上記の図８８であれば、対象チップの等価抵抗は、
４０  ×０.９＝３６Ω
と、さらに変更される。
【０２８６】
実施例30では、ステップ９７０７で、電源配線の幅情報に基づき、等価抵抗値および等価容量値を変更する。
図８９（ａ）および（ｂ）は、等価抵抗の電源配線幅依存性を示した図である。
図８９（ａ）でモジュールへ電源が供給される電源配線は、Ｒ１とＲ２の直列成分であるとする。図８９（ａ）に対して、図８９（ｂ）は、グローバルな電源配線であるリング配線とモジュール間基幹電源配線の幅が広くなっている。今、図８９（ｂ）図で、グローバル電源配線幅が２倍になっているとすると、抵抗は配線幅に反比例するので、Ｒ４、Ｒ５はＲ１、Ｒ２のそれぞれ１／２となる。すなわち図８９（ｂ）でモジュールへ供給されているグローバル電源配線の抵抗成分は１／２となっている。このようにチップ全体のグローバル電源配線の抵抗値は、グローバル電源幅に反比例すると考えることができる。したがってチップのグローバル抵抗の補正係数をαｇとすると、αｇは、
αｇ＝（１／２）＝０.５
となる。
【０２８７】
さらにグローバル抵抗とローカル抵抗の支配項を示すグローバル係数をｋが０.５の場合、チップの等価抵抗に対する補正係数をαとすると、αは、
α＝｛（０.５−１）×０.５＋１｝＝０.７５
となる。
グローバル係数は数種のデータベースチップから得る統計情報である。
【０２８８】
本実施例では、データベースチップに対して対象チップのグローバル電源配線の幅が１.５倍となっている。モジュール内の配線幅は、同じである。また、データベースチップからあらかじめ求められているグローバル係数ｋが０.５であるとすると、対象チップの等価抵抗は、
３６×｛（０.６７−１）×０.５＋１｝＝３６×１.１６＝３０Ω
と、さらに変更される。
【０２８９】
図９０は、容量値の電源配線幅依存性を示した図である。
図９０のとおり電源配線の容量成分は、電源配線の幅に比例する。
データベースチップの等価容量値から対象チップの等価容量値に変更をする時は、最初の工程であるステップ９７０３でのチップ面積情報の反映において、この電源配線幅の考慮が行われているため、実施しない。この電源配線幅による等価容量値の変更を行うのは、面積が同じで、電源配線の幅を変更した時である。仕様段階での電源配線幅から、フロアプラン工程において電源配線幅に変更を施した場合などが相当する。
【０２９０】
等価容量値と電源配線幅の関係は、等価抵抗値と電源配線幅の関係と正反対となり、等価容量値は電源配線幅に比例して変更するようにする。また、容量成分に関しては、グローバル配線でのデカップリング容量が支配的であるため、変更に際してローカル配線部分は考慮しない。
【０２９１】
今、図８９（ａ）が仕様段階での配線幅、図８９（ｂ）がフロアプランで決定した配線幅、両図の面積は同じとする。図８９（ａ）の段階でのチップの等価容量値が５００ｐＦで、図８９（ｂ）の段階で配線幅が２倍になったとすると、チップの等価容量値は、
５００×２＝１０００ｐＦ
となる。
【０２９２】
本実施例では、データベースチップの等価容量値から変更をおこなうフローにしたがっているため、ここで等価容量値の変更はない。
実施例３１では、ステップ９７０８で、電源配線下のデカップリング容量セルの有無に基づき、等価容量値を変更する。
デカップリング容量セルを電源配線下に作りこむかどうかの情報から、電源配線の面積あたりの容量値が変更されることとなる。今、電源配線下に生じる単位面積あたりの寄生カップリング容量を１.００ｐＦ、電源配線下に作りこむゲート容量による容量セルの単位面積あたりの値を２００ｐＦとすると、電源配線下のすべてに容量セルをつくると、つくらない場合に比べて２倍のデカップリング容量値となる。
【０２９３】
本実施例において、データベースチップでは容量セルをつくらないのに対して、対象チップでは、全電源配線下に容量セルを作りこむとする。上のように、単位面積あたりの寄生カップリング容量が１.００ｐＦ、単位面積あたりの容量セルが２.００ｐＦとすると、チップの等価容量は、
６００ｐＦ×２＝１２００ｐＦ
となる。
【０２９４】
ステップ９７０９で、等価抵抗値、等価容量記憶手段および等価容量記憶手段に記憶する。
本実施例のデータベースチップと対象チップの場合、以上のステップを経て、対象チップの等価抵抗、等価容量が、
等価抵抗：３０Ω
等価容量：１２００ｐＦ
と推定される。
【０２９５】
尚、本実施例で説明をおこなったステップはすべて行う必要はなく、対象チップの情報がえられている項目に対しておこなうだけでもよい。
以上のようにして、実施例２５から実施例３１記載の等価抵抗推定手段および等価容量推定手段が実現される。
【０２９６】
ひきつづき、実施例２５から実施例３１の実施例として、電流波形補正手段９４０７の実施例を図７８に示すようなフローチャートに従って説明する。
尚、ステップ９５０１、ステップ９５０２、ステップ９５０５およびステップ９５０６以外の各ステップは、図６９と同様であり、実施例１９で説明したとおりである。
【０２９７】
まずステップ９５０１で、等価抵抗記憶手段９４０１に記憶されたチップの等価抵抗情報を読みこむ。
ついで、ステップ９５０２で、等価容量記憶手段９４０２に記憶されたチップの等価容量情報を読みこむ。
こののち、ステップ９５０３で、電源線依存情報記憶手段９４０３に記憶された図６８に示す電源線依存情報を読みこむ。
さらにステップ９５０４で、電流波形記憶手段９４０４に記憶された図７１に示す推定電流波形のイベント単位モデルを読みこむ。
そして、ステップ９５０５で、抵抗情報からチップの等価抵抗を計算する。本実施例では、抵抗情報はすでにチップの等価抵抗となっているので、このステップは実質的には省略される。
こののち、ステップ９５０６で、容量情報からチップの等価容量を計算する。
【０２９８】
本実施例では、容量情報はすでにチップの等価容量となっているので、このステップは実質的には省略される。
さらにステップ９５０７で、電流補正項目ごとの電源線依存情報９４０３に、ステップ９５０５で得た等価抵抗とステップ９５０６で得た等価容量を適用して、対象回路の電流補正係数を求める。
そして、ステップ９５０８で、電流波形情報９４０４に対して、ステップ９５０７で得た電流補正係数を用いて電流波形を補正する。
こののち、ステップ９５０９で、補正の完了した電流波形を、補正電流波形情報として記憶する（９４０６）。
【０２９９】
以上のように、本実施例では過渡解析を用いないため従来例よりも高速で、電源線を考慮したＥＭＩ解析が実現される。
さらに、実施例２５の効果として、レイアウトの完成を待たず、早期設計段階において電源線の影響を考慮したＥＭＩ解析が実現できる。
さらに、実施例２６の効果として、チップ面積情報を用いることで、高精度に電源線の影響を考慮したＥＭＩ解析が実現できる。
さらに、実施例２７の効果として、テクノロジー情報を用いることで、高精度に電源線の影響を考慮したＥＭＩ解析が実現できる。テクノロジーごとにデータベースを用意する必要がないメリットもある。
さらに、実施例２８の効果として、チップ形状および電源パッドの位置情報を用いることで、さらに高精度に電源線の影響を考慮したＥＭＩ解析が実現できる。
【０３００】
さらに、実施例２９の効果として、電源パッド数情報を用いることで、高精度に電源線の影響を考慮したＥＭＩ解析が実現できる。電源パッド数のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となる。
さらに、実施例３０の効果として、チップを構成する電源配線の幅情報を用いることで、高精度に電源線の影響を考慮したＥＭＩ解析が実現できる。電源配線幅のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となる。
さらに、実施例３１の効果として、電源配線下の容量生成領域情報を用いることで、高精度に電源線の影響を考慮したＥＭＩ解析が実現できる。容量生成のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となる。
【０３０１】
（第３２の実施の形態）
実施形態１９から２４では、チップの等価抵抗および等価容量を算出し、チップ全体にわたって同じ電流補正を行っている。
実施形態３２では、チップ全体の等価抵抗および等価容量に代わり、モジュール毎に等価抵抗および等価容量を算出し、各モジュールに対してそれぞれ補正係数を算出することで、個々のモジュールに対してより正確な推定電流波形の補正をおこなうという手法である。
本発明の実施形態３２に関わる不要輻射解析方法を説明する。
システム構成は、実施例１９で示した図６４と同じであるので、本システムの個々の構成要素の説明は省略する。
また、本実施例の電流波形補正手段は、図６４の電流波形補正手段８１０７内を表す図６９のフローと同じである。
本実施例での図６９の個々のステップに対して、説明をおこなう。
ステップ８６０１で、抵抗記憶手段８１０１に記憶された図６５の８２０１に示すような抵抗情報を読みこむ。この抵抗情報は、抵抗素子について、抵抗素子名、両端のノード名、抵抗値の情報が記載されており、図６５の８２０２のような抵抗回路網の情報を表している。
まず、ステップ８６０２で、容量記憶手段８１０２に記憶された図６６の８３０１に示すような容量情報を読みこむ。この容量情報は、容量素子について、容量素子名、ノード名、容量値の情報が記載されており、図６６の８３０２のような抵抗回路網に付加している容量の情報を表している。
そして、ステップ８６０３で、電源線依存情報記憶手段８１０３に記憶された図６８に示す電源線依存情報を読みこむ。
こののち、ステップ８６０４で、電流波形記憶手段８１０４に記憶された図６７に示す推定電流波形のイベント単位モデルを読みこむ。
【０３０２】
さらに、ステップ８６０５で、抵抗情報からモジュール毎の等価抵抗を計算する。実施例１９はチップに対して等価抵抗を算出しているが、本実施例ではモジュール毎に等価抵抗を算出する。対象モジュール内の抵抗素子および電源から対象モジュールまでに存在する電源回路網の抵抗素子を直流回路として扱い、対象モジュールの等価抵抗を算出する。あるいは実施例２４のように対象となる抵抗素子の総和をもとめ、平方根（正値）をとることでモジュールの等価抵抗を推定する。
【０３０３】
こののちステップ８６０６で、容量情報からモジュール毎の等価容量を計算する。実施例１９でのテーブルの求め方（３）では、チップの等価容量値をチップの総容量を足し合わせて算出した。これと同様の考え方で、モジュールごとの等価容量値は対象モジュール内の容量素子および電源から対象モジュールまでに存在する容量素子の容量値を足し合わせて算出する。
【０３０４】
ステップ８６０７で、電流補正項目ごとの電源線依存情報８１０３に、ステップ８６０５で得たモジュールの等価抵抗とステップ８６０６で得たモジュールの等価容量を適用して、対象モジュールの電流補正係数を求める。
ステップ８６０８で、電流波形情報８１０４に対して、ステップ８６０７で得たモジュールごとの電流補正係数を用いてモジュールごとに電流波形を補正し、それらを足し合わせる。
【０３０５】
ステップ８６０９で、補正の完了した電流波形を、補正電流波形情報として記憶する（８１０６）。
以上のように、本実施例では過渡解析を用いないため従来例よりも高速で、電源線を考慮したＥＭＩ解析が実現される。
さらに、チップ全体の等価抵抗および等価容量に代わり、モジュール毎に等価抵抗および等価容量を算出し、各モジュールに対してそれぞれ補正係数を算出することで、個々のモジュールに対してより正確な推定電流波形の補正をおこなうことができる。
【０３０６】
尚、モジュールごとにＦＦＴ解析をおこなう場合には、モジュールごとに補正したモジュールごとの電流モデルを情報として記憶しＦＦＴ解析に用いることで、高精度なモジュールごとのＥＭＩ解析が実現できる。
【０３０７】
（第３３の実施の形態）
実施形態２５から３１では、チップの等価抵抗および等価容量を推定し、チップ全体にわたって同じ電流補正を行っている。
実施形態３３では、チップ全体の等価抵抗および等価容量に代わり、モジュール毎に等価抵抗および等価容量を推定し、各モジュールに対してそれぞれ補正係数を算出したことで、個々のモジュールに対してより正確な推定電流波形の補正をおこなうという手法である。
【０３０８】
本発明の実施形態３３の一実施例に関わる不要輻射解析方法を説明する。
システム構成は、実施形態２５で示した図７７と同じであるので、本システムの個々の構成要素の説明は省略する。
また、本実施形態の電流波形補正手段は、図７７の電流波形補正手段９４０７内を表す図７８のフローに対してチップの等価抵抗、等価容量を用いるのに代わり、モジュールの等価抵抗、等価容量を用いることで実施される。
【０３０９】
等価抵抗推定および等価容量推定に関するシステム構成は、実施例２５で示した図７９と同じ構成であるため、説明を省略する。
また、本実施例の等価抵抗推定手段および等価容量推定手段は、図７９の等価抵抗推定手段９６０８および等価容量推定手段９６０９内を表す図８０のフローで、チップに対して行っている処理をモジュールに対して行うことで実施される。その際、電源パッドに代わって、モジュールの電源供給口を電源パッド情報として用いる。
【０３１０】
さらに、図８０のステップ９７０８までで求めたモジュールの等価抵抗、等価容量は、モジュール内のローカル抵抗、ローカル容量であるため、チップの電源パッドからモジュールまでに存在するグローバル抵抗、グローバル容量を付加しなければならない。グローバル抵抗、グローバル容量は、モジュールの電源供給口からチップの電源パッドまでの距離と、電源配線幅の情報から容易に求められる。このグローバル抵抗、グローバル容量を先のステップ９７０８で求めた等価抵抗、等価容量に足し合わせることで、モジュール毎の等価抵抗、等価容量が推定できる。
【０３１１】
以上のように、本実施例では過渡解析を用いないため従来例よりも高速で、電源線を考慮したＥＭＩ解析が実現される。
さらに、チップ全体の等価抵抗および等価容量に代わり、モジュール毎に等価抵抗および等価容量を推定し、各モジュールに対してそれぞれ補正係数を算出したことで、個々のモジュールに対してより正確な推定電流波形の補正をプリレイアウトの段階でおこなうことができる。
【０３１２】
尚、モジュールごとにＦＦＴ解析をおこなう場合には、モジュールごとに補正したモジュールごとの電流モデルを情報として記憶しＦＦＴ解析に用いることで、高精度なモジュールごとのＥＭＩ解析が実現できる。
【０３１３】
（第３５の実施の形態）
実施形態３５は、不要輻射解析における電源線のインダクタンス成分を考慮する手法である。
この例は、実施形態１９の図６４とほぼ同様のシステムである。
【０３１４】
図６４において、電源線依存情報から電流補正係数を算出する際、チップのパッケージ情報から電源リード部および電源ワイヤボンディング部に相当するインダクタンス成分を、抵抗、容量に加え、第三の要素とすればよい。電源のインダクタンス成分と電流波形の関係を事前にテーブル化し、電源線依存情報として加えることで実現できる。
【０３１５】
この実施形態３５の効果として、チップのパッケージのインダクタンス成分を考慮した高精度な電流補正が可能となる。
【０３１６】
（第３６の実施の形態）
実施形態３６は、不要輻射解析における理想電源の電流波形に対する電源線考慮方法として、推定電流波形のイベント単位モデルに対して補正する手法に代わり、理想電源として求めたＥＭＩ解析対象の電流波形に対して補正を行う手法である。
この例は、実施形態１９の図６４とほぼ同様のシステムである。
【０３１７】
図６４において、電流波形記憶手段に、推定電流波形のイベント単位モデルのかわりに、理想電源として求めたチップまたはモジュールの電源電流波形を記憶し、その電源電流波形に補正をおこなうことで実現できる。
【０３１８】
この実施形態３６の効果として、理想電源として求めたチップまたはモジュールの電源電流波形に補正を行うため、チップまたはモジュールの電源電流を算出する段階まで処理を進めることが可能となる。レイアウト完成前あるいはフロアプラン工程前に作業を進めることでＥＭＩ解析全体の短ＴＡＴ化が実現できる。また、トランジスタレベルでのＥＭＩ解析においても、電流波形の補正をおこない電源線の影響を考慮するという手法を使うことができる
という効果がある。
【０３１９】
【発明の効果】
本発明は、不要輻射の主要因とも言える電源電流の変化の解析において、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響をゲートレベルの電源電流計算に反映することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策をも可能にするものである。
【０３２０】
１）ＬＳＩの不要輻射解析における解析機能以上説明したように、
本発明の不要輻射解析方法によれば、電流周波数成分が大きくなる周波数の精度を保ちながら従来例よりも高速かつ少メモリでＦＦＴ結果が得ることが出来るので、特にノイズの影響が周期的な繰り返しで決まってくる同期回路で高精度となることに優れた効果を有する。
【０３２１】
また、本発明の不要輻射解析方法によれば、時間は従来例よりもかかるが、電流計算バッファに必要となるメモリを節約することができるという効果を有する。
【０３２２】
また、本発明の不要輻射解析方法によれば、処理速度を低下することなく、電流計算バッファに必要となるメモリを節約することが出来、全周波数帯域での周波数の精度を保ちながら従来例よりも高速かつ少メモリでＦＦＴ結果を得ることが出来るとともに、あらかじめ電流計算バッファに必要となるメモリが予測できるので、特にノイズの影響が周期的な繰り返しで決まってくる同期回路で高精度かつ安定動作となることに優れた効果を有する。
【０３２３】
また、本発明の不要輻射解析方法によれば、従来例よりも少メモリでＦＦＴ結果を得ることが出来、特に電流周波数成分の高い周波数が限られてくる回路でのメモリ節約率が高くなることに優れた効果を有する。
【０３２４】
また、本発明の不要輻射解析方法によれば、従来例よりも少メモリでＦＦＴ結果を得ることが出来、またあらかじめＦＦＴ結果情報に必要となるメモリを予測出来るので、特に電流周波数成分の高い周波数の数を限定できる回路において安定動作となることに優れた効果を有する。
【０３２５】
また、本発明の不要輻射解析方法によれば、従来例よりも高速となり、かつ原因個所の推定を容易とすることに優れた効果を有する。
【０３２６】
また、本発明の不要輻射解析方法によれば、従来例に対して電流計算やＦＦＴを省略出来、高速となるとともに、電流量の大きなノイズ原因となる個所を限定でき、原因個所の推定を容易とすることに優れた効果を有する。
【０３２７】
また、本発明の不要輻射解析方法によれば、従来例に対して電流計算やＦＦＴを省略出来、高速となるとともに、電流量の大きなノイズ原因となる個所を限定でき、原因個所推定を容易とし、またあらかじめ電流計算に必要となるメモリを予測出来るので、特に電流量の高い回路素子の数を限定できる回路において安定動作となることに優れた効果を有する。
【０３２８】
また、本発明の不要輻射解析方法によれば、従来例に対して論理変化計算の段階で計算量節約を決定することが出来、電流計算やＦＦＴを省略し高速となるとともに、論理変化数の大きなノイズ原因となる個所を限定でき、原因個所の推定を容易とすることに優れた効果を有する。
【０３２９】
また、本発明の不要輻射解析方法によれば、従来例に対して論理変化計算の段階で計算量節約を決定することが出来、電流計算やＦＦＴを省略し高速となるとともに、論理変化数の大きなノイズ原因となる個所を限定でき、原因個所推定を容易とし、またあらかじめ電流計算に必要となるメモリを予測出来るので、特に論理変化数の高い回路素子の数を限定できる回路において安定動作となることに優れた効果を有する。
【０３３０】
また、本発明の不要輻射解析方法によれば、従来例に対して論理変化計算以前の段階で計算量節約を決定することが出来、論理変化計算や電流計算やＦＦＴを省略し高速となるとともに、論理変化数の大きなノイズ原因となる個所を限定でき、原因個所推定を容易とすることに優れた効果を有する。
【０３３１】
２）ＬＳＩの不要輻射解析におけるユーザインターフェース
また、本発明の不要輻射解析方法によれば、ノイズに影響する箇所を回路素子単位のインスタンスで特定することが可能となることに優れた効果を有する。
また、本発明の不要輻射解析方法によれば、ノイズに影響する箇所を１つ以上のインスタンスを単位とするブロック単位で特定するもので、請求項１２の前段階でトップダウンでマクロ的に問題箇所を高速に特定することが可能となることに優れた効果を有する。
【０３３２】
また、本発明の不要輻射解析方法によれば、ノイズに影響する箇所をレジスタ・組み合わせ回路・メモリ等のインスタンス群ごとに特定する手段を有するもので、設計者がアーキテクチャーレベルでの改善をする上で必要な情報を提供できることに優れた効果を有する。
【０３３３】
また、本発明の不要輻射解析方法によれば、ノイズに影響する箇所をクロックツリー群ごとに特定する手段を有するもので、電力に大きく影響するクロック部でのノイズの影響を見ることができ、設計者がクロック制御による改善を図るのに有効であることに優れた効果を有する。
【０３３４】
また、本発明の不要輻射解析方法によれば、ノイズに影響する箇所を、同時変化（ある時間間隔内に変化）するインスタンス群ごとに特定する手段を有するもので、信号同時変化箇所でのノイズの影響を見ることができ、設計者が信号制御関連の改善を図るのに有効であることに優れた効果を有する。
【０３３５】
また、本発明の不要輻射解析方法によれば、ノイズに影響する箇所を２つ以上のインスタンスで構成されるブロック単位ではなく、各インスタンスレベルで特定することが可能となる。例えば、レジスタ・組み合わせ回路・メモリブロック内の箇所、クロック入力端子からたどって判別したクロックツリー内の箇所等、ノイズに影響する同時変化箇所の特定がそれぞれインスタンスレベルで可能となる。
【０３３６】
また、各電流周波数成分のノイズの大きな箇所をネットリストに対応させて表示させることも可能であり、ネットリスト情報を、対応するレイアウト情報に置きかえることによってレイアウト上の位置情報に対応させて表示させることもできる、ことに優れた効果を有する。
【０３３７】
また、本発明の不要輻射解析方法によれば、特定の周波数に対して従来例よりも高速に特定周波数に影響するノイズ原因箇所を特定することが可能となることに優れた効果を有する。
【０３３８】
また、一度一チップＦＦＴ解析を行った後の原因特定段階等のように、解析したい周波数が予め決まっている場合等に有効である。
【０３３９】
３）ＬＳＩの不要輻射解析における電源線考慮方法
また、本発明の不要輻射解析方法によれば、過渡解析を用いないため従来例よりも高速に、電源線の影響を電源電流値および周波数解析結果に反映させられることに優れた効果を有する。
【０３４０】
また、本発明の不要輻射解析方法によれば、事前にテーブルを算出しておくことで、電源線の影響を電源電流値に反映させることができ、また、統計ばらつきが大きい場合や、補正係数の算出に用いる情報量が多い場合に特に有効的であることに優れた効果を有する。
【０３４１】
また、本発明の不要輻射解析方法によれば、事前の統計処理により数式を算出しておくことで、電源線の影響を電源電流値に反映させることができ、また、データ量が少さいという利点があり、統計ばらつきが少ない場合や、数式の変数部分が少ない場合に有効的であることに優れた効果を有する。
【０３４２】
また、本発明の不要輻射解析方法によれば、理想電源として求めた推定電流波形のイベント単位モデルの底辺に補正をおこない、電流波形の底辺を最適化することで、電源ＲＣ成分の影響による瞬時電流のなまりを電源電流波形に反映させられるという効果が得られることに優れた効果を有する。
【０３４３】
また、本発明の不要輻射解析方法によれば、理想電源として求めた推定電流波形のイベント単位モデルの面積に補正をおこない、電流波形の面積を最適化することで、電源ＲＣ成分の影響による電源電圧降下（IＲ−Ｄｒｏｐ）の影響を電源電流波形に反映させられるという効果が得られることに優れた効果を有する。
【０３４４】
また、本発明の不要輻射解析方法によれば、チップの電源回路の等価抵抗を算出する際に複雑な電源抵抗の回路網を解かなくても良いため、精度は落ちるものの、より高速なＥＭＩ解析が実現されることに優れた効果を有する。
【０３４５】
また、本発明の不要輻射解析方法によれば、レイアウトの完成を待たず、早期設計段階において電源線の影響を電源電流値に反映させられることに優れた効果を有する。
【０３４６】
また、本発明の不要輻射解析方法によれば、チップ面積情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現できることに優れた効果を有する。
【０３４７】
また、本発明の不要輻射解析方法によれば、テクノロジー情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現でき、またテクノロジーごとにデータベースを用意する必要がないメリットもあることに優れた効果を有する。
【０３４８】
また、本発明の不要輻射解析方法によれば、チップ形状および電源パッドの位置情報を用いることで、早期設計段階においてさらに高精度に電源線の影響を考慮したＥＭＩ解析が実現できることに優れた効果を有する。
【０３４９】
また、本発明の不要輻射解析方法によれば、電源パッド数情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現でき、また電源パッド数のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となることに優れた効果を有する。
【０３５０】
また、本発明の不要輻射解析方法によれば、チップを構成する電源配線の幅情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現でき、また電源配線幅のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となることに優れた効果を有する。
【０３５１】
また、本発明の不要輻射解析方法によれば、電源配線下の容量生成領域情報を用いることで、早期設計段階において高精度に電源線の影響を考慮したＥＭＩ解析が実現でき、また容量生成のＥＭＩに対する最適化をフロアプランの段階で行うことが可能となることに優れた効果を有する。
【０３５２】
また、本発明の不要輻射解析方法によれば、ゲートレベル電源電流解析の高速性をほぼ維持した状態で、デカップリング容量を含む電源線の影響を電源電流値に反映させられるとともに、チップ全体の等価抵抗および等価容量に代わり、モジュール毎に等価抵抗および等価容量を算出し、各モジュールに対してそれぞれ補正係数を算出することで、個々のモジュールに対してより正確な推定電流波形の補正をおこなうことができ、また、モジュールごとにＦＦＴ解析をおこなう場合には、モジュールごとに補正したモジュールごとの電流モデルを情報として記憶しＦＦＴ解析に用いることで、高精度なモジュールごとのＥＭＩ解析が実現できることに優れた効果を有する。
【０３５３】
また、本発明の不要輻射解析方法によれば、ゲートレベル電源電流解析の高速性をほぼ維持した状態で、早期設計段階において予測される電源線の影響を各モジュールの特質を考慮して電源電流値に反映させられるとともに、チップ全体の等価抵抗および等価容量に代わり、モジュール毎に等価抵抗および等価容量を推定し、各モジュールに対してそれぞれ補正係数を算出したことで、個々のモジュールに対してより正確な推定電流波形の補正をおこなうことができ、さらに、モジュールごとにＦＦＴ解析をおこなう場合には、モジュールごとに補正したモジュールごとの電流モデルを情報として記憶しＦＦＴ解析に用いることで、高精度なモジュールごとのＥＭＩ解析が実現できることに優れた効果を有する。
【０３５４】
また、本発明の不要輻射解析方法によれば、チップのパッケージのインダクタンス成分を考慮した高精度な電流補正が可能となることに優れた効果を有する。
【０３５５】
また、本発明の不要輻射解析方法によれば、理想電源として求めたチップまたはモジュールの電源電流波形に補正を行うため、チップまたはモジュールの電源電流を算出する段階まで処理を進めることが可能となり、レイアウト完成前あるいはフロアプラン工程前に作業を進めることでＥＭＩ解析全体の短ＴＡＴ化が実現できる。
【０３５６】
また、トランジスタレベルでのＥＭＩ解析においても、電流波形の補正をおこない電源線の影響を考慮するという手法を使うことができることに優れた効果を有する。
【図面の簡単な説明】
【図１】本発明の不要輻射解析方法を実現するための概念構成を示すブロック図
【図２】従来例のトランジスタレベルの不要輻射解析方法を実現するための概念構成を示すブロック図
【図３】従来例のゲートレベルの不要輻射解析方法を実現するための概念構成を示すブロック図
【図４】従来例のＦＦＴ演算部を中心とした不要輻射解析方法を実現するための構成を示すブロック図
【図５】従来例および本発明の第２、第３の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図６】本発明の第１の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図７】本発明の第１の実施の形態における詳細周波数記憶手段のデータ例を示す図
【図８】本発明の第１の実施の形態における電源電流記憶手段のデータ例を示す図
【図９】本発明の第１の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図１０】本発明の第１の実施の形態におけるＦＦＴ解析のフローチャート
【図１１】本発明の第２の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図１２】本発明の第２、第３の実施の形態におけるネットリスト記憶手段のデータ例を示す図
【図１３】本発明の第２、第３、第６、第７、第８の実施の形態におけるテストベクタ記憶手段のデータ例を示す図
【図１４】本発明の第６、第７、第８、第９、第１０、第１１の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図１５】本発明の第２の実施の形態における電流ＦＦＴ解析のフローチャート
【図１６】本発明の第３の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図１７】本発明の第３の実施の形態における電源電流記憶手段のデータ例を示す図
【図１８】本発明の第３の実施の形態におけるＦＦＴ解析のフローチャート
【図１９】本発明の第４の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２０】本発明の第４の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図２１】本発明の第４の実施の形態におけるＦＦＴ解析のフローチャート
【図２２】本発明の第５の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２３】本発明の第５の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図２４】本発明の第５の実施の形態におけるＦＦＴ解析のフローチャート
【図２５】本発明の第６、第７、第８の実施の形態におけるネットリスト記憶手段のデータ例を示す図
【図２６】本発明の第６の実施の形態におけるＥＭＩ解析対象情報記憶手段のデータ例を示す図
【図２７】本発明の第６の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２８】本発明の第６の実施の形態における電流ＦＦＴ解析のフローチャート
【図２９】本発明の第７の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図３０】本発明の第７の実施の形態における電流ＦＦＴ解析のフローチャート
【図３１】本発明の第８の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図３２】本発明の第８の実施の形態における電流ＦＦＴ解析のフローチャート
【図３３】本発明の第９の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図３４】本発明の第９、第１０、第１１の実施の形態におけるネットリスト記憶手段のデータ例を示す図
【図３５】本発明の第９、第１０、第１１の実施の形態におけるテストベクタ記憶手段のデータ例を示す図
【図３６】本発明の第９、第１０の実施の形態における論理変化記憶手段のデータ例を示す図
【図３７】本発明の第９の実施の形態における電流ＦＦＴ解析のフローチャート
【図３８】本発明の第１０の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図３９】本発明の第１０の実施の形態における電流ＦＦＴ解析のフローチャート
【図４０】本発明の第１１の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図４１】本発明の第１１の実施の形態における電流ＦＦＴ解析のフローチャート
【図４２】本発明の第１２、第１３の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図４３】本発明の第１２の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図４４】本発明の第１２の実施の形態におけるソート結果記憶手段のデータ例を示す図
【図４５】本発明の第１２の実施の形態におけるＦＦＴソート手段のフローチャート
【図４６】本発明の第１３の実施の形態におけるＦＦＴ結果記憶手段のデータ例を示す図
【図４７】本発明の第１３の実施の形態におけるソート結果記憶手段のデータ例を示す図
【図４８】本発明の第１３の実施の形態におけるＦＦＴソート手段のフローチャート
【図４９】本発明の第１４の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図５０】本発明の第１４の実施の形態におけるインスタンス毎の電流情報記憶手段のデータ例を示す図
【図５１】本発明の第１４の実施の形態におけるグループ化情報のデータ例を示す図
【図５２】本発明の第１４の実施の形態におけるグループ毎の電流情報記憶手段のデータ例を示す図
【図５３】本発明の第１４の実施の形態におけるグループ・インスタンス対応情報記憶手段のデータ例を示す図
【図５４】本発明の第１４の実施の形態におけるインスタンスグルーピング手段のフローチャート
【図５５】本発明の第１５、第１６の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図５６】本発明の第１５の実施の形態におけるグループ化情報のデータ例を示す図
【図５７】本発明の第１５の実施の形態におけるインスタンスグルーピング手段のフローチャート
【図５８】本発明の第１５の実施の形態におけるネットリスト情報記憶手段のデータ例を示す図
【図５９】本発明の第１６の実施の形態におけるインスタンスグルーピング手段のフローチャート
【図６０】本発明の第１６の実施の形態におけるネットリスト情報記憶手段のデータ例を示す図
【図６１】本発明の第１７の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図６２】本発明の第１８の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図６３】本発明の第１９から第２３の実施の形態におけるチップの電源電流を示す図
【図６４】本発明の第１９から第２３の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図６５】本発明の第１９から第２３の実施の形態における抵抗記憶手段のデータ例を示す図
【図６６】本発明の第１９から第２３の実施の形態における容量記憶手段のデータ例を示す図
【図６７】本発明の第１９から第２３の実施の形態における電流波形記憶手段のデータ例を示す図
【図６８】本発明の第１９から第２３の実施の形態における電源線依存情報記憶手段のデータ例を示す図
【図６９】本発明の第１９から第２３の実施の形態における電流波形補正手段のフローチャート
【図７０】本発明の第１９から第２３の実施の形態における電流波形補正手段の概念図
【図７１】本発明の第２０の実施の形態におけるテーブル計算方法の概念図
【図７２】本発明の第２０の実施の形態における等価容量・等価抵抗計算方法の概念図
【図７３】本発明の第２２の実施の形態における電流波形補正手段の概念図
【図７４】本発明の第２３の実施の形態における電流波形補正手段の概念図
【図７５】本発明の第２４の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図７６】本発明の第２４の実施の形態における電流波形補正手段のフローチャート
【図７７】本発明の第２５から第３１の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図７８】本発明の第２５から第３１の実施の形態における電流波形補正手段のフローチャート
【図７９】本発明の第２５から第３１の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図８０】本発明の第２５から第３１の実施の形態における等価抵抗推定手段のフローチャート
【図８１】本発明の第２５から第３１の実施の形態におけるデータベース記憶手段のデータ例を示す図
【図８２】本発明の第２５から第３１の実施の形態におけるデータベースチップのイメージ図
【図８３】本発明の第２５から第３１の実施の形態における電源配線幅情報記憶手段のデータ例を示す図
【図８４】本発明の第２５から第３１の実施の形態における電源波形補正を行う対象チップのイメージ図
【図８５】本発明の第２６の実施の形態における等価抵抗、等価容量の面積依存性を示した図
【図８６】本発明の第２８の実施の形態における等価抵抗、チップ形状と電源パッドの位置に対する依存性を示した図
【図８７】本発明の第２８の実施の形態における電源回路の抵抗成分を示した図
【図８８】本発明の第２９の実施の形態における等価抵抗の電源パッド数依存性を示した図
【図８９】本発明の第３０の実施の形態における等価抵抗の電源配線幅依存性を示した図
【図９０】本発明の第３０の実施の形態における容量値の電源配線幅依存性を示した図
【符号の説明】
１０１ 電源考慮演算部
１０６ ＦＦＴ演算部
１０７ 入出力演算部
１０２ 外部記憶装置
１０３ 入力装置
１０５ 出力装置
【図１】
0004001449.tif 000002
【図２】
0004001449.tif 000003
【図３】
0004001449.tif 000004
【図４】
0004001449.tif 000005
【図５】
0004001449.tif 000006
【図６】
0004001449.tif 000007
【図７】
0004001449.tif 000008
【図８】
0004001449.tif 000009
【図９】
0004001449.tif 000010
【図１０】
0004001449.tif 000011
【図１１】
0004001449.tif 000012
【図１２】
0004001449.tif 000013
【図１３】
0004001449.tif 000014
【図１４】
0004001449.tif 000015
【図１５】
0004001449.tif 000016
【図１６】
0004001449.tif 000017
【図１７】
0004001449.tif 000018
【図１８】
0004001449.tif 000019
【図１９】
0004001449.tif 000020
【図２０】
0004001449.tif 000021
【図２１】
0004001449.tif 000022
【図２２】
0004001449.tif 000023
【図２３】
0004001449.tif 000024
【図２４】
0004001449.tif 000025
【図２５】
0004001449.tif 000026
【図２６】
0004001449.tif 000027
【図２７】
0004001449.tif 000028
【図２８】
0004001449.tif 000029
【図２９】
0004001449.tif 000030
【図３０】
0004001449.tif 000031
【図３１】
0004001449.tif 000032
【図３２】
0004001449.tif 000033
【図３３】
0004001449.tif 000034
【図３４】
0004001449.tif 000035
【図３５】
0004001449.tif 000036
【図３６】
0004001449.tif 000037
【図３７】
0004001449.tif 000038
【図３８】
0004001449.tif 000039
【図３９】
0004001449.tif 000040
【図４０】
0004001449.tif 000041
【図４１】
0004001449.tif 000042
【図４２】
0004001449.tif 000043
【図４３】
0004001449.tif 000044
【図４４】
0004001449.tif 000045
【図４５】
0004001449.tif 000046
【図４６】
0004001449.tif 000047
【図４７】
0004001449.tif 000048
【図４８】
0004001449.tif 000049
【図４９】
0004001449.tif 000050
【図５０】
0004001449.tif 000051
【図５１】
0004001449.tif 000052
【図５２】
0004001449.tif 000053
【図５３】
0004001449.tif 000054
【図５４】
0004001449.tif 000055
【図５５】
0004001449.tif 000056
【図５６】
0004001449.tif 000057
【図５７】
0004001449.tif 000058
【図５８】
0004001449.tif 000059
【図５９】
0004001449.tif 000060
【図６０】
0004001449.tif 000061
【図６１】
0004001449.tif 000062
【図６２】
0004001449.tif 000063
【図６３】
0004001449.tif 000064
【図６４】
0004001449.tif 000065
【図６５】
0004001449.tif 000066
【図６６】
0004001449.tif 000067
【図６７】
0004001449.tif 000068
【図６８】
0004001449.tif 000069
【図６９】
0004001449.tif 000070
【図７０】
0004001449.tif 000071
【図７１】
0004001449.tif 000072
【図７２】
0004001449.tif 000073
【図７３】
0004001449.tif 000074
【図７４】
0004001449.tif 000075
【図７５】
0004001449.tif 000076
【図７６】
0004001449.tif 000077
【図７７】
0004001449.tif 000078
【図７８】
0004001449.tif 000079
【図７９】
0004001449.tif 000080
【図８０】
0004001449.tif 000081
【図８１】
0004001449.tif 000082
【図８２】
0004001449.tif 000083
【図８３】
0004001449.tif 000084
【図８４】
0004001449.tif 000085
【図８５】
0004001449.tif 000086
【図８６】
0004001449.tif 000087
【図８７】
0004001449.tif 000088
【図８８】
0004001449.tif 000089
【図８９】
0004001449.tif 000090
【図９０】
0004001449.tif 000091