(57)【特許請求の範囲】
【請求項１】
支持板上に、厚さ方向を貫通するアウター側ビアホールが形成されるアウター側絶縁体層を形成する工程、
前記アウター側ビアホール内に、前記アウター側絶縁体層の上面と実質的に同じ高さとなるまでめっきによって金属を析出させて、導電通路を形成する工程、
前記導電通路上を含む前記アウター側絶縁体層上に、金属薄膜を形成する工程、
前記金属薄膜上に、所定の回路パターンに形成される導電体層をめっきによって形成する工程、
前記導電体層が形成されていない前記金属薄膜を除去する工程、
前記導電体層上に、接着性を有するインナー側絶縁体層を形成する工程、および
前記支持板を除去する工程を含んでいることを特徴とする、チップサイズパッケージ用インターポーザーの製造方法。
【請求項２】
前記支持板が、電解めっきの陰極となり得る材料により形成されていることを特徴とする、請求項１に記載のチップサイズパッケージ用インターポーザーの製造方法。
【請求項３】
前記金属薄膜上に、所定の回路パターンに形成される導電体層をめっきによって形成する工程において、
前記導電体層の回路パターンの間隔を、３０μｍ以下として形成することを特徴とする、請求項１または２に記載のチップサイズパッケージ用インターポーザーの製造方法。
【請求項４】
請求項１〜３のいずれかの方法により製造されることを特徴とする、チップサイズパッケージ用インターポーザー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップサイズパッケージ用インターポーザーの製造方法、詳しくは、半導体チップを実装する際に、半導体チップと外部の回路基板とを電気的に接続するためのチップサイズパッケージ用インターポーザーの製造方法、およびその製造方法によって製造されるチップサイズパッケージ用インターポーザーに関する。
【０００２】
【従来の技術】
近年、電子部品の軽薄化、短小化に伴って、半導体チップを実装するパッケージも、薄型化、小型化が進んでおり、高密度化された半導体チップを、ほぼそのサイズのままで実装する、チップサイズパッケージ（チップスケールパッケージとも呼ばれる。）の開発が進められている。
【０００３】
チップサイズパッケージでは、例えば、図９に示すように、半導体チップ１と外部の回路基板２との間に、インターポーザー３を介在させて、このインターポーザー３を介して、半導体チップ１の電極（図示せず）と外部の回路基板２の電極とを電気的に接続するようにしている。
【０００４】
このようなインターポーザー３は、アウター側絶縁体層４上に、所定の回路パターン５に形成された導電体層６が形成され、その上に、インナー側絶縁体層７が形成される３層構造をなしており、アウター側絶縁体層４には、外部の回路基板２の電極と対向する位置にアウター側ビアホール８が形成され、このアウター側ビアホール８には、導電通路９が形成され、さらにこの導電通路９に接してバンプ状のアウター側電極１０が形成されるとともに、インナー側絶縁体層７には、半導体チップ１の電極と対向する位置にインナー側ビアホール１１が形成され、このインナー側ビアホール１１に、フラット状のインナー側電極１２が形成されている。
【０００５】
そして、このインターポーザー３のインナー側絶縁体層７を半導体チップ１に接合して、インナー側電極１２と半導体チップ１の電極とを接続するとともに、アウター側電極１０を外部の回路基板２の電極と接続することにより、半導体チップ１の電極と外部の回路基板２の電極とを、このインターポーザー３の、インナー側電極１２、導電体層６、導電通路９およびアウター側電極１０を介して電気的に接続するようにしている。なお、この半導体チップ１は、封止材１３によって封止されている。
【０００６】
【発明が解決しようとする課題】
このようなインターポーザー３の製造においては、例えば、次のような方法によって、導電体層６と導電通路９とをめっきによって簡単に形成できると考えられる。すなわち、例えば、電解めっきによる形成を例にとって説明すると、図１１（ａ）に示すように、まず、電解めっきの陰極１４上に、アウター側絶縁体層４を形成し、このアウター側絶縁体層４にアウター側ビアホール８を形成する。次いで、図１１（ｂ）に示すように、スパッタ蒸着法などによって、アウター側絶縁体層４の上面の全面と、アウター側ビアホール８内の壁面および底面とに、金属薄膜１５を形成した後、図１１（ｃ）に示すように、その金属薄膜１５上に、所定の回路パターンの隙間に対応させて、めっきレジスト１６を形成する。そして、電解めっきによって、図１１（ｄ）に示すように、アウター側ビアホール８内に金属を析出させて導電通路９を形成するとともに、その導電通路９上およびアウター側絶縁体層４上に金属を析出させて所定の回路パターン５の導電体層６を形成する。その後、図１１（ｅ）に示すように、めっきレジスト１６およびそのめっきレジスト１６が形成されていた部分の金属薄膜１５をエッチングして除去することにより、導電体層６と導電通路９とを形成する。
【０００７】
しかし、このような方法によってめっきを行なうと、例えば、アウター側ビアホール８の底面から析出する金属と、アウター側絶縁体層４の上面から析出する金属とが、ほぼ同じように成長するため、めっきが終了した時点では、アウター側ビアホール８の底面から析出した金属によって形成される部分、言い換えれば、導電通路９およびその導電通路９と接している導電体層６の部分が、アウター側絶縁体層４の上面から析出した金属によって形成される部分、言い換えれば、導電体層６における導電通路９と接していない部分、に対して、へこみを生じてしまうことが考えられる。
【０００８】
このようなへこみを生じると、その上に形成されるインナー側絶縁体層７が、その導電体層６のへこみに対応してへこんでしまい、例えば、図１０に示すように、その表面に凹凸を生じ、半導体チップ１とインナー側絶縁体層７との間の密着性が低下したり、あるいは、凹凸により形成される隙間１７に空気溜まりを生じて、熱膨張により剥離が生じるなど、信頼性を低下させる原因になると考えられる。
【０００９】
本発明は、上記した事情に鑑みなされたもので、その目的とするところは、導電体層の上面に凹凸が生じることを防止して、その導電体層上に積層されるインナー側絶縁体層を良好に接合することができ、信頼性を向上させることのできる、チップサイズパッケージ用インターポーザーの製造方法、およびその方法によって製造されるチップサイズパッケージ用インターポーザーを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の回路基板の製造方法では、支持板上に、厚さ方向を貫通するアウター側ビアホールが形成されるアウター側絶縁体層を形成する工程、前記アウター側ビアホール内に、前記アウター側絶縁体層の上面と実質的に同じ高さとなるまでめっきによって金属を析出させて、導電通路を形成する工程、前記導電通路上を含む前記アウター側絶縁体層上に、金属薄膜を形成する工程、前記金属薄膜上に、所定の回路パターンに形成される導電体層をめっきによって形成する工程、前記導電体層が形成されていない前記金属薄膜を除去する工程、前記導電体層上に、接着性を有するインナー側絶縁体層を形成する工程、および前記支持板を除去する工程を含んでいることを特徴としている。
【００１１】
また、この方法においては、前記支持板が、電解めっきの陰極となり得る材料により形成されていることが好ましい。さらには、前記金属薄膜上に、所定の回路パターンに形成される導電体層をめっきによって形成する工程において、前記導電体層の回路パターンの間隔を、３０μｍ以下として形成することが好ましい。
【００１２】
また、本発明は、このような方法によって製造されるチップサイズパッケージ用インターポーザーを含むものである。
【００１３】
【発明の実施の形態】
本発明のチップサイズパッケージ用インターポーザーの製造方法の一実施形態について、詳細に説明する。
【００１４】
この方法では、まず、図１（ａ）に示すように、支持板３２上に、厚さ方向を貫通するアウター側ビアホール２４が形成される、アウター側絶縁体層２２を形成する。
【００１５】
支持板３２は、アウター側絶縁体層２２を支持して、その上に積層される導電体層２１およびインナー側絶縁体層２３の剛性を確保することにより、それらを形成する時の作業性を向上させるとともに、アウター側絶縁体層２２およびインナー側絶縁体層２３を、樹脂を塗工した後に硬化させることより形成する場合においては、その硬化時の熱収縮を阻止するものである。また、後述するように、電解めっきにより、導電体層２１および導電通路３１を形成する場合には、その電解めっきの陰極として使用される。
【００１６】
このような支持板３２は、ある程度の剛性を必要とするため、金属フィルムを用いることが好ましく、とりわけ、スティフネス（腰の強さ）、線膨張係数の低さ、除去の容易性、および、電解めっきの陰極となり得るなどの点から、４２アロイ、ステンレスが好ましく用いられる。また、支持板３２の厚みは、特に制限されないが、例えば、１０〜１００μｍ程度が適当である。
【００１７】
アウター側絶縁体層２２としては、絶縁性を有するものであれば特に限定されることはなく、例えば、ポリイミド、ポリエーテルスルホン、ポリエーテルニトリル、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなど、回路基板の絶縁体として用いられる公知の樹脂を用いて形成することができる。また、アウター側絶縁体層２２の厚みは、特に制限されないが、例えば、５〜５０μｍ程度が適当である。
【００１８】
これらの樹脂のうち、例えば、感光性ポリイミドや感光性ポリエーテルスルホンなどの感光性の樹脂を用いて形成することが好ましい。感光性の樹脂を用いて形成すれば、アウター側絶縁体層２２の形成と同時にアウター側ビアホール２４を形成することができる。
【００１９】
すなわち、例えば、感光性ポリイミドによりアウター側絶縁体層２２を形成する場合では、図２（ａ）に示すように、まず、支持板３２上に、感光性ポリイミドの前駆体である感光性ポリアミック酸（ポリアミド酸）樹脂層２２ｐを形成する。感光性ポリアミック酸樹脂は、酸二無水物とジアミンとを反応させることによって得られるポリアミック酸樹脂に、感光剤が配合されてなるものである。
【００２０】
酸二無水物としては、例えば、３，３’，４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）、３，３’，４，４' −ビフェニルテトラカルボン酸二無水物、ピロメリット酸二無水物、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（６ＦＤＡ）、３，３' ，４，４' −ベンゾフェノンテトラカルボン酸二無水物（ＢＴＤＡ）を用いることが好ましく、また、ジアミンとして、例えば、ｐ−フェニレンジアミン（ＰＰＤ）、ビスアミノプロピルテトラメチルジシロキサン（ＡＰＤＳ）、４，４' −ジアミノジフェニルエーテル（ＤＤＥ）を用いることが好ましい。
【００２１】
そして、ポリアミック酸樹脂は、これら酸二無水物とジアミンとを、実質的に等モル比となるような割合で、適宜の有機溶媒、例えば、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミドなどの有機溶媒中で、常温常圧の下、所定の時間反応させることよって、ポリアミック酸樹脂の溶液として得ることができる。
【００２２】
また、ポリアミック酸樹脂に配合される感光剤としては、例えば、１，４−ジヒドロピリジン誘導体を用いることが好ましく、とりわけ、１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジンを用いることが好ましい。
【００２３】
このような感光剤は、酸二無水物とジアミンとの合計、すなわち、ポリアミック酸１モルに対して、通常、０．１〜１．０モルの範囲で配合される。１．０モルより多いと、硬化後のアウター側絶縁体層２２の物性が低下する場合があり、０．１モルより少ないと、アウター側ビアホール２４の形成性が低下する場合がある。さらに、このようにして得られる感光性ポリアミック酸樹脂には、必要に応じて、エポキシ樹脂、ビスアリルナジックイミド、マレイミドなどを配合してもよい。このようなアウター側の感光性ポリアミック酸樹脂は、そのイミド化後のガラス転移温度（Ｔｇ）が、２５０℃以上、さらには、３００℃以上であることが好ましい。
【００２４】
そして、このようにして得られる感光性ポリアミック酸樹脂を、例えば、支持板３２上に、一定の厚さで公知の方法により塗工した後、乾燥させるようにするか、あるいは、予め、一定の厚さでドライフィルムとして形成しておき、このドライフィルムを支持板３２に接合することにより、アウター側のポリアミック酸樹脂層２２ｐを支持板３２上に形成する。
【００２５】
次いで、このように形成されたアウター側のポリアミック酸樹脂層２２ｐを、フォトマスクを介して露光させ、必要により露光部分を所定の温度に加熱した後、現像することにより、アウター側ビアホール２４を形成する。フォトマスクを介して照射する照射線は、紫外線、電子線、あるいはマイクロ波など、感光性ポリアミック酸樹脂を感光させ得る光であればいずれの照射線であってもよく、照射されたポリアミック酸樹脂層２２ｐの露光部分は、例えば、１３０℃以上１５０℃未満で加熱することにより、次の現像処理において可溶化（ポジ型）し、また、例えば、１５０℃以上１８０℃以下で加熱することにより、次の現像処理において不溶化（ネガ型）する。現像処理は、例えば、アルカリ現像液などの公知の現像液を用いて、浸漬法やスプレー法などの公知の方法により行なえばよい。
【００２６】
このような、露光、加熱および現像の一連の処理によって、ポジ型またはネガ型のパターンで、アウター側ビアホール２４を形成することができる。これらのうち、ネガ型のパターンでアウター側ビアホール２４を形成することが好ましい。図２（ｂ）および図２（ｃ）には、ネガ型のパターンでアウター側ビアホール２４を形成する例を示している。すなわち、まず、図２（ｂ）に示すように、フォトマスク２８を、ポリアミック酸樹脂層２２ｐにおける外部の回路基板３５の電極３６（図７参照）に対応する位置と、対向する位置に配置して、このフォトマスク２８を介してポリアミック酸樹脂層２２ｐに照射線を照射する。次いで、上記したように、ネガ型となる所定の温度で加熱した後、所定の現像処理を行なえば、図２（ｃ）に示すように、ポリアミック酸樹脂層２２ｐの未露光部分、すなわち、フォトマスク２８によりマスクされた部分が現像液に溶解することにより、アウター側ビアホール２４が形成される。
【００２７】
そして、図２（ｄ）に示すように、アウター側ビアホール２４が形成されたポリアミック酸樹脂層２２ｐを、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させ、これによって、感光性ポリイミドからなるアウター側絶縁体層２２を形成する。
【００２８】
なお、感光性の樹脂を用いない場合には、図３（ａ）に示すように、まず、支持板３２上に、樹脂を、塗工またはドライフィルムとして接合することにより、アウター側絶縁体層２２を形成した後、図３（ｂ）に示すように、例えば、レーザ法やプラズマ法など公知の穿孔方法によって、アウター側ビアホール２４を形成すればよい。また、具体的に図示はしないが、例えば、予めアウター側ビアホール２４を形成したアウター側絶縁体層２２のドライフィルムを、支持板３２上に接合してもよい。
【００２９】
ただし、感光性の樹脂を用いてアウター側絶縁体層２２の形成と同時にアウター側ビアホール２４を形成すれば、アウター側絶縁体層２２の形成後にレーザ法などによってアウター側ビアホール２４を形成する場合に比べて、一度にファインピッチで多数のアウター側ビアホール２４を形成することができるため、作業時間を大幅に短縮でき、作業性の向上および効率的な生産によるコストの低減を図ることができる。
【００３０】
次に、図１（ｂ）に示すように、アウター側ビアホール２４内に、アウター側絶縁体層２２の上面と実質的に同じ高さとなるまでめっきによって金属を析出させて、導電通路３１を形成する。めっきの方法としては、無電解めっき、電解めっきのいずれでもよいが、電解めっきにより形成することが好ましい。電解めっきにより導電通路３１を形成するには、例えば、最初の工程から、ステンレスなど、電解めっきの陰極となり得る材料からなる支持板３２を用いておき、この支持板３２を陰極として、アウター側ビアホール２４内に金属を析出させて、アウター側絶縁体層２２の上面と実質的に同じ高さとなるまで、電解めっきを行なえばよい。電解めっきに用いる金属としては、例えば、金、銅、ニッケル、はんだなどが好ましく用いられ、とりわけ、導電通路３１の形成の容易性および電気的特性の点から、銅が好ましく用いられる。このようにして導電通路３１を形成すると、アウター側ビアホール２４の底面のみから、ほぼ同じように析出する金属によって、導電通路３１を形成することができるので、導電通路３１の上面に凹凸を生じることもなく、ほぼ平らな上面の導電通路３１を形成することができる。
【００３１】
そして、図１（ｃ）に示すように、導電通路３２の上面を含むアウター側絶縁体層２２の上面の全面に、金属薄膜２９を形成する。金属薄膜２９の形成は、例えば、めっき法や真空蒸着法などの公知の薄膜形成法を用いることができるが、例えば、スパッタ蒸着法、抵抗加熱蒸着法、電子ビーム加熱蒸着法などの真空蒸着法が好ましく用いられ、さらに好ましくは、スパッタ蒸着法が用いられる。また、金属薄膜２９となる金属は、特に制限されるものではないが、例えば、導電体層２１が銅である場合には、クロムや銅などが好ましく用いられる。また、金属薄膜２９の厚みは、特に制限されないが、例えば、３００〜４０００Å程度が適当であり、１層に限らず、２層などの多層構造として形成してもよい。例えば、クロム／銅の２層構造として形成する場合には、クロム層の厚みが、３００〜７００Å、銅層の厚みが、１０００〜３０００Åであることが好ましい。
【００３２】
次いで、図１（ｄ）に示すように、金属薄膜２９上に、所定の回路パターン１９に形成される導電体層２１をめっきによって形成する。金属薄膜２９上に、所定の回路パターン１９として導電体層２１を形成するには、例えば、サブトラクティブ法、アディティブ法など公知の方法を用いることができ、アディティブ法が好ましく用いられる。アディティブ法によって、所定の回路パターン１９に形成されている導電体層２１を形成するには、図４（ａ）に示すように、まず、金属薄膜２９上に、所定の回路パターンの隙間に対応させてめっきレジスト３４を形成する。めっきレジスト３４は、例えば、ドライフィルムレジストなどを用いて公知の方法により、所定のレジストパターンとして形成すればよい。次いで、図４（ｂ）に示すように、めっきレジスト３４が形成されていない金属薄膜２９上に、めっきによって導電体層２１を形成する。めっきの方法としては、導電通路３１の形成と同様に、無電解めっき、電解めっきのいずれでもよいが、電解めっきにより形成することが好ましい。電解めっきにより導電体層２１を形成するには、導電通路３１の形成と同様に、支持板３２を陰極として用い、金属薄膜２９上に金属を析出させて、めっきレジスト３４の上面と実質的に同じ高さとなるまで、電解めっきを行なえばよい。また、電解めっきに用いる金属も、導電通路３１の形成に用いる金属と同じ種類の金属を用いることができ、例えば、導電通路３１と同一または異なる金属によって形成することができる。好ましくは、回路パターン１９の形成の容易性および電気的特性の点から、銅が用いられる。また、導電体層２１の厚みは、特に制限されないが、例えば、５〜１５μｍ程度が適当である。そして、図４（ｃ）に示すように、めっきレジスト３４を、例えば、化学エッチング（ウエットエッチング）などの公知のエッチング法によって除去すれば、所定の回路パターン１９として導電体層２１を形成することができる。このようにして導電体層２１を形成すると、金属薄膜２９の上面のみから、ほぼ同じように析出する金属によって、導電体層２１を形成することができるので、導電体層２１の上面に凹凸を生じることもなく、ほぼ平らな上面の導電体層２１を形成することができる。
【００３３】
なお、このような導電体層２１の形成においては、導電体層２１の回路パターン１９の間隔（回路パターンとして形成された各導電体層２１間の隙間）３０（図４（ｃ）のみに示す）を、３０μｍ以下、さらには、１０〜３０μｍ以下とすることが好ましい。３０μｍ以下とすることによって、その上にインナー側絶縁体層２３を形成しても、インナー側絶縁体層２３がその回路パターン１９の間でへこんでその表面に凹凸が生じることを有効に防止することができる。
【００３４】
なお、具体的に図示はしないが、サブトラクティブ法によって、所定の回路パターン１９の導電体層２１を形成するには、まず、金属薄膜２９上に、めっきによって導電体層２１を形成し、次いで、この導電体層２１上に、所定の回路パターン１９に対応させてエッチングレジストを形成し、このエッチングレジストをレジストとして、導電体層２１をエッチングして、その後に、エッチングレジストを除去するようにすればよい。
【００３５】
次いで、図１（ｅ）に示すように、導電体層２１が形成されていない金属薄膜２９を除去する。金属薄膜２９の除去は、例えば、化学エッチング（ウエットエッチング）など公知のエッチング法により行なえばよい。
【００３６】
そして、図１（ｆ）に示すように、所定の回路パターン１９として形成された導電体層２１上に、厚さ方向を貫通するインナー側ビアホール２５が形成される、インナー側絶縁体層２３を形成する。インナー側絶縁体層２３は、アウター側絶縁体層２２と同様の樹脂を用いて、同様の方法によって形成することができる。なお、インナー側絶縁体層２３の厚みは、特に制限されないが、例えば、５〜３０μｍ程度が適当である。また、インナー側絶縁体層２３は、半導体チップ３７とそのまま接着（熱融着）できるように、接着性（熱融着性）を有しており、このため、接着性を有する感光性の樹脂、とりわけ、接着性を有する感光性ポリイミドが好ましく用いられる。
【００３７】
すなわち、例えば、感光性ポリイミドによりインナー側絶縁体層２３を形成する場合には、アウター側絶縁体層２２を形成する場合と同様に、ネガ型のパターンで形成することが好ましく、まず、図５（ａ）に示すように、導電体層２１上に、感光性ポリアミック酸樹脂層２３ｐを形成した後、図５（ｂ）に示すように、フォトマスク３３を、ポリアミック酸樹脂層２３ｐにおける半導体チップ３７（図７参照）の電極に対応する位置と、対向する位置に配置して、このフォトマスク３３を介してポリアミック酸樹脂層２３ｐに照射線を照射し、次いで、ネガ型となる所定の温度で加熱した後、所定の現像処理を行なえば、図５（ｃ）に示すように、感光性ポリアミック酸樹脂層２３ｐの未露光部分、すなわち、フォトマスク３３によりマスクされた部分が現像液に溶解することにより、インナー側ビアホール２５が形成される。
【００３８】
なお、インナー側の感光性ポリアミック酸樹脂の組成は、酸二無水物としては、例えば、３，３’，４，４’−オキシジフタル酸二無水物（ＯＤＰＡ）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（６ＦＤＡ）などを用いることが好ましく、また、ジアミンとして、例えば、１，３−ビス（３−アミノフェノキシ）ベンゼン（ＡＰＢ）、ビスアミノプロピルテトラメチルジシロキサン（ＡＰＤＳ）、ｍ−フェニレンジアミン（ＭＰＤ）などを用いることが好ましい。なお、感光剤としては、アウター側の感光性ポリアミック酸樹脂と同様のものを用いることができる。また、上記したように、イミド化後に接着性を有しているため、イミド化後の溶融粘度（２５０℃）が、１０００〜１００００００Ｐａ・Ｓ、さらには、５０００〜５０００００Ｐａ・Ｓであり、そのガラス転移温度（Ｔｇ）が、５０〜２５０℃、さらには、１００〜２００℃であることが好ましい。
【００３９】
そして、図５（ｄ）に示すように、インナー側ビアホール２５が形成されたポリアミック酸樹脂層２３ｐを、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させ、これによって、感光性ポリイミドからなるインナー側絶縁体層２３を形成する。
【００４０】
なお、感光性の樹脂を用いない場合には、アウター側絶縁体層２２を形成する場合と同様に、図６（ａ）に示すように、まず、導電体層２１上に、樹脂を、塗工またはドライフィルムとして接合することにより、インナー側絶縁体層２３を形成した後、図６（ｂ）に示すように、例えば、レーザ法やプラズマ法など公知の穿孔方法によって、インナー側ビアホール２５を形成すればよい。また、具体的に図示はしないが、例えば、予めインナー側ビアホール２５を形成したインナー側絶縁体層２３のドライフィルムを、支持板３２上に接合してもよい。
【００４１】
ただし、感光性の樹脂を用いてインナー側絶縁体層２３の形成と同時にインナー側ビアホール２５を形成すれば、インナー側絶縁体層２３の形成後にレーザ法などによってインナー側ビアホール２５を形成する場合に比べて、一度にファインピッチで多数のインナー側ビアホール２５を形成することができるため、作業時間を大幅に短縮でき、作業性の向上および効率的な生産によるコストの低減を図ることができる。
【００４２】
そして、図１（ｇ）に示すように、インナー側ビアホール２５にフラット状（またはバンプ状）のインナー側電極２７を、金、銅、およびはんだなどをめっきするなど公知の方法によって形成した後に、図１（ｈ）に示すように、支持板３２を除去することによって、インターポーザー２０を得ることができる。この支持板３２の除去は、例えば、化学エッチング（ウエットエッチング）などの公知のエッチング法により除去すればよい。なお、導電体層２１をセミアディティブ法によって形成した場合には、図には示さないが、支持板３２の除去により下地２９がアウター側絶縁体層２２に露出するが、この下地２９も、化学エッチング（ウエットエッチング）などの公知のエッチング法により除去すればよい。
【００４３】
このようにして得られたインターポーザー２０は、図７に示すように、アウター側絶縁体層２２の導電通路３１に接するバンプ状のアウター側電極２６を形成した後、半導体チップ３７と熱融着などにより接合することによって、半導体チップ３７を、ほぼそのサイズのままで実装するために使用される。すなわち、このインターポーザー２０を、半導体チップ３７と外部の回路基板３５との間に介在させることにより、半導体チップ３７の電極（図示せず）と外部の回路基板３５の電極３６とを、このインターポーザー３の、インナー側電極２７、導電体層２１、導電通路３１およびアウター側電極２６を介して電気的に接続する。
【００４４】
なお、アウター側電極２６の形成は、はんだボールを接続する、あるいは、金、銅、およびはんだなどをめっきするなど公知の方法によって形成すればよく、また、その形状も、目的および用途によって適宜選択すればよい。また、半導体チップ３７は、封止材３８によって封止されている。
【００４５】
そして、このようにして得られたインターポーザー２０は、図８に示すように、凹凸のないほぼ平らな導電体層２１上に、インナー側絶縁体層２３が形成されているので、インナー側絶縁体層２３が、その導電体層２１の凹凸に対応してへこみを生じてしまうようなことはなく、そのインナー側絶縁体層２３の表面に凹凸が生じることを有効に防止することができる。そのため、インナー側絶縁体層２３を半導体チップ３７と隙間なく良好に接合することができ、信頼性を向上させることができる。とりわけ、インナー側絶縁体層２３が接着性（熱融着性）を有しており、半導体チップ３７とそのまま圧着できるため、均一に圧がかかることによって、より密着性よく接合することができる。さらに、導電体層２１の形成において、導電体層２１の回路パターン１９の間隔３０を、３０μｍ以下とした場合には、インナー側絶縁体層２３がその回路パターン１９の間でへこんでその表面に凹凸を生じるようなことも少なくできるため、より一層、インナー側絶縁体層２３の上面を平滑にすることができ、半導体チップ３７との接合をより一層良好に行なうことができる。そのため、より一層、信頼性を向上させることができる。
【００４７】
また、本発明の製造工程は、その具体的な目的や用途により、例えば、電極を形成する工程などの他の工程を含んでもよく、また、例えば、導電体層上にインナー側絶縁体層を形成する工程の前に、支持板を除去する工程を行なうなど、その順序を適宜変更してもよい。
【００４８】
【実施例】
以下に実施例および比較例を示し本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。また、参照される図は、工程の手順を示すためのものであって、その大小関係を正確に表現しているものではない。
【００４９】
実施例１
まず、厚さ２５μｍのＳＵＳ板を支持板３２として用い、図２（ａ）で示すように、以下の組成からなる感光性ポリアミック酸樹脂を、その支持板３２上に塗布し、１００℃で２０分間乾燥させることにより、アウター側ポリアミック酸樹脂層２２ｐを形成した。
（アウター側ポリアミック酸樹脂組成）
酸二無水物成分：３，３’，４，４’−オキシジフタル酸二無水物（０．５モル）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（０．５モル）
ジアミン成分  ：４，４’−ジアミノジフェニルエーテル（０．５モル）、ｐ−フェニレンジアミン（０．５モル）
感光剤：１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン（０．２６モル）
有機溶剤：Ｎ−メチル−２−ピロリドン
次いで、図２（ｂ）で示すように、露光用の照射線（ｉ線）を、フォトマスク２８を介してアウター側ポリアミック酸樹脂層２２ｐに照射し、１７０℃で３分間加熱した後、アルカリ現像液を用いて現像処理を行ない、これによって、図２（ｃ）に示すように、孔径４００μｍのアウター側ビアホール２４を、外部の回路基板３５の電極３６に対応する位置に形成した。その後、これを４００℃で３０分間加熱することによって硬化（イミド化）させ、これによって、図２（ｄ）に示すように、厚さ１０μｍの感光性ポリイミドからなるアウター側絶縁体層２２を形成した。
【００５０】
次に、図１（ｂ）に示すように、支持板３２を陰極として、電解めっきによって、アウター側ビアホール２４内に、アウター側絶縁体層２２の上面と実質的に同じ高さとなるまで銅を析出させて、導電通路３１を形成した後、図１（ｃ）に示すように、導電通路３２の上面を含むアウター側絶縁体層２２の上面の全面に、スパッタ蒸着法によって、厚さ約３００Åのクロム皮膜と、そのクロム皮膜上に厚さ約１０００Åの銅皮膜とを、金属薄膜２９として形成した。
【００５１】
そして、図４（ａ）に示すように、金属薄膜２９上に、厚さ１５μｍのドライフィルムからなるめっきレジスト３４を、回路パターン１９の間隔３０が２５μｍとなるようなレジストパターンで形成した後、図４（ｂ）に示すように、支持板３２を陰極として、電解めっき法によって、金属薄膜２９上にめっきレジスト３４の上面と実質的に同じ高さとなるまで銅を析出させて、導電体層２１を形成し、その後、図４（ｃ）に示すように、アルカリエッチング液によって、めっきレジスト３４を除去することにより、その回路パターン１９の間隔３０が２５μｍとなる導電体層２１を形成した。
【００５２】
次に、図１（ｅ）に示すように、導電体層２１が形成されていない金属薄膜２９、すなわち、銅皮膜およびクロム皮膜を、それぞれ、酸性エッチング液およびアルカリエッチング液によって除去した。
【００５３】
そして、図５（ａ）で示すように、以下の組成からなる感光性ポリアミック酸樹脂を、導電体層２１上に塗布し、１００℃で２０分間乾燥させることにより、インナー側ポリアミック酸樹脂層２３ｐを形成した。
（インナー側ポリアミック酸樹脂組成）
酸二無水物成分：３，３’，４，４’−オキシジフタル酸二無水物（１．０モル）
ジアミン成分  ：１，３−ビス（３−アミノフェノキシ）ベンゼン（０．８モル）、ビスアミノプロピルテトラメチルジシロキサン（０．２モル）
感光剤：１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン（０．２６モル）
有機溶剤：Ｎ−メチル−２−ピロリドン
次いで、図５（ｂ）で示すように、露光用の照射線（ｉ線）を、フォトマスク３３を介してインナー側ポリアミック酸樹脂層２３ｐに照射し、１７０℃で３分間加熱した後、アルカリ現像液を用いて現像処理を行ない、これによって、図５（ｃ）に示すように、孔径５０μｍのインナー側ビアホール２５を、半導体チップ３７の電極に対応する位置に形成した。その後、これを３００℃で３０分間加熱することによって硬化（イミド化）させ、これによって、図５（ｄ）に示すように、厚さ１０μｍの感光性ポリイミドからなるインナー側絶縁体層２３を形成した。
【００５４】
次に、図１（ｇ）に示すように、インナー側ビアホール２５にフラット状のインナー側電極２７を金めっきにより形成した後に、ロールラミネータを用いて、保護フィルム（弱粘着タイプであって、耐酸性および耐アルカリ性を有するもの）によりインナー側電極２７を覆い、塩化第二鉄を含むエッチング液によって、図１（ｈ）に示すように、支持板３２を全て除去し、さらに、アウター側絶縁体層２２に露出する下地２９、すなわち、銅皮膜およびクロム皮膜を、それぞれ、酸性エッチング液およびアルカリエッチング液によって除去することにより、チップサイズパッケージ用のインターポーザー２０を得た。
【００５５】
実施例２
図４（ａ）に示す工程において、めっきレジスト３４を、回路パターンの間隔３０が３５μｍとなるようなレジストパターンで形成して、その回路パターン１９の間隔３０が３５μｍとなる導電体層２１を形成した以外は、実施例１と同様の方法によって、チップサイズパッケージ用のインターポーザー２０を得た。
【００５６】
比較例１
実施例１と同様の方法によって、図１１（ａ）に示すように、支持板１４上に、アウター側ビアホール８が形成されるアウター側絶縁体層４を形成した後、図１１（ｂ）に示すように、アウター側絶縁体層４の上面の全面と、アウター側ビアホール８内の壁面および底面とに、スパッタ蒸着法によって、厚さ約３００Åのクロム皮膜と、そのクロム皮膜上に厚さ約１０００Åの銅皮膜とを、金属薄膜１５として形成した。次いで、図１１（ｃ）に示すように、厚さ１５μｍのドライフィルムからなるめっきレジスト１６を、回路パターンの間隔が２５μｍとなるようなレジストパターンで形成した後、図１１（ｄ）に示すように、支持板１４を陰極として、電解めっき法によって、アウター側ビアホール８内に銅を析出させて導電通路９を形成するとともに、その導電通路９上およびアウター側絶縁体層４上に銅を析出させて、所定の回路パターン５の導電体層６を形成した。なお、この導電体層６の厚みは、めっきレジスト１６の厚みと同様１５μｍであった。その後、図１１（ｅ）に示すように、アルカリエッチング液によって、めっきレジスト１６を除去し、次いで、導電体層６が形成されていない金属薄膜１５、すなわち、銅皮膜およびクロム皮膜を、それぞれ、酸性エッチング液およびアルカリエッチング液によって除去した後、実施例１と同様の方法によって、インナー側絶縁体層７およびインナー側電極１２を形成することによって、インターポーザー３を得た。
【００５７】
比較例２
金属薄膜１５を形成せずに、支持板１４を陰極として、電解めっき法によって、アウター側ビアホール８内に銅を析出させて導電通路９を形成するとともに、その導電通路９上およびアウター側絶縁体層４上に銅を析出させて、所定の回路パターン５の導電体層６を形成したこと以外は、比較例１と同様の方法によって、インターポーザー３を得た。なお、この方法では、金属薄膜１５を形成していないため、導電体層６の形成後に金属薄膜１５を除去する工程はない。
【００５８】
評価
実施例１、２および比較例１、２のインターポーザーを、以下の条件によって半導体チップに熱融着させた。
【００５９】
温度：３２５℃
圧力：２０ｋｇ／ｃｍ2 
時間：１０秒
次いで、実施例１、２および比較例１、２のインターポーザーの半導体チップに対する接着性を評価した。その結果を表１に示す。
【００６０】
なお、この接着性は、以下のように評価した。
【００６１】
接着性評価：
１）各サンプルを、３０℃、湿度７０％の環境条件下で１６８時間吸湿させた後、２４０℃のＩＲリフロー炉に投入して、インターポーザの膨れの有無を目視評価した。
２）吸湿前の各サンプルにつき、１８０°ピール強度を測定した。
【００６２】
【表１】
0003949849.tif 000002
【００６３】
表１から明らかなように、実施例１、２は、比較例１、２に比べて、インターポーザー２０と半導体チップ３７との接着性が良好であることがわかる。また、回路パターン１９の間隔３０が２５μｍである実施例１は、回路パターン１９の間隔３０が３５μｍである実施例２よりも、接着性が良好であることがわかる。
【００６４】
なお、比較例１が実施例１、２と比べて、接着性が劣っているのは、上記したように、アウター側ビアホール８の底面とアウター側絶縁体層４の上面とが、いずれも金属薄膜１５を介して陰極としての支持板１４と通電状態にあるため、アウター側ビアホール８の底面から析出する金属と、アウター側絶縁体層１４の上面から析出する金属とが、ほぼ同じように成長し、その結果、めっきが終了した時点で、導電通路９と接している導電体層６の部分がへこんでしまい、その上に形成されるインナー側絶縁体層７が、その導電体層６のへこみに対応してへこんでしまうためと考えられる。
【００６５】
また、比較例２が比較例１と比べて、接着性が劣っているのは、アウター側ビアホール８の底面は、陰極としての支持板１４に接して通電状態にあるが、一方、アウター側絶縁体層４の上面と陰極としての支持板１４とは通電状態にはなく、アウター側ビアホール８の底面から析出する金属は、導電通路９を形成した後も、順調に析出して導電体層６を形成することができるが、一方、アウター側絶縁体層４の上面に形成される導電体層６は、導電通路９を形成した後に析出する金属が流れ込むようにして形成されるため、その結果、めっきが終了した時点で、例えば、図１２で示すように、導電通路９と接していない導電体層６の部分が周状にへこんでしまい、その上に形成されるインナー側絶縁体層７が、その導電体層６のへこみに対応してへこんでしまうためと考えられる。
【００６６】
【発明の効果】
以上述べたように、本発明のチップサイズパッケージ用インターポーザーの製造方法によれば、凹凸のないほぼ平らな導電体層上に、インナー側絶縁体層が形成されているので、インナー側絶縁体層が、その導電体層の凹凸に対応してへこみを生じてしまうようなことがなく、そのインナー側絶縁体層の表面に凹凸が生じることを有効に防止することができる。そのため、インナー側絶縁体層を隙間なく良好に接合することができ、信頼性を向上させることができる。なお、インナー側絶縁体層が、接着性を有しているため、そのまま均一に圧をかけることによって、密着性よく接合することができる。そのため、より一層信頼性を向上させることができる。さらに、導電体層の形成において、導電体層の回路パターンの間隔を、３０μｍ以下とした場合には、インナー側絶縁体層がその回路パターンの間でへこんでその表面に凹凸を生じるようなことも少なくできるため、より一層、インナー側絶縁体層の表面を平滑にすることができ、より一層、良好な接合を確保して、信頼性を向上させることができる。
【００６７】
そして、このような製造方法によって製造されるチップサイズパッケージ用インターポーザーは、例えば、半導体チップと接合される。
【図面の簡単な説明】
【図１】  本発明のチップサイズパッケージ用インターポーザーの製造方法の一実施形態を示す工程図であって、
（ａ）は、支持板上にアウター側ビアホールが形成されるアウター側絶縁体層を形成する工程を示す断面図、
（ｂ）は、アウター側ビアホール内に、アウター側絶縁体層の上面と実質的に同じ高さとなるまでめっきによって金属を析出させて，導電通路を形成する工程を示す断面図、
（ｃ）は、導電通路の上面を含むアウター側絶縁体層の上面の全面に、金属薄膜を形成する工程を示す断面図、
（ｄ）は、金属薄膜上に、所定の回路パターンに形成される導電体層をめっきによって形成する工程を示す断面図、
（ｅ）は、導電体層が形成されていない金属薄膜を除去する工程を示す断面図、
（ｆ）は、導電体層上に、インナー側ビアホールが形成されるインナー側絶縁体層を形成する工程を示す断面図、
（ｇ）は、インナー側ビアホールにインナー側電極を形成する工程を示す断面図、
（ｈ）は、支持板を除去する工程を示す断面図である。
【図２】  図１（ａ）において、支持板上にアウター側ビアホールが形成されるアウター側絶縁体層を形成するための工程図であって、
（ａ）は、支持板にアウター側ポリアミック酸樹脂層を形成する工程を示す断面図、
（ｂ）は、アウター側ポリアミック酸樹脂層をフォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってアウター側ポリアミック酸樹脂層にアウター側ビアホールを形成する工程を示す断面図、
（ｄ）は、アウター側ポリアミック酸樹脂層を硬化させることによって感光性ポリイミドからなるアウター側絶縁体層を形成する工程を示す断面図である。
【図３】  図１（ａ）において、支持板上にアウター側ビアホールが形成されるアウター側絶縁体層を形成するための、他の手順を示す工程図であって、
（ａ）は、支持板上にアウター側絶縁体層を形成する工程を示す断面図、
（ｂ）は、形成されたアウター側絶縁体層を穿孔することによりアウター側ビアホールを形成する工程を示す断面図である。
【図４】  図１（ｄ）において、金属薄膜上に、所定の回路パターンに形成される導電体層をめっきによって形成するための工程図であって、
（ａ）は、金属薄膜上にめっきレジストを形成する工程を示す断面図、
（ｂ）は、金属薄膜上に導電体層を形成する工程を示す断面図、
（ｃ）は、めっきレジストを除去する工程を示す断面図である。
【図５】  図１（ｆ）において、導電体層上に、インナー側ビアホールが形成されるインナー側絶縁体層を形成するための工程図であって、
（ａ）は、導電体層上にインナー側ポリアミック酸樹脂層を形成する工程を示す断面図、
（ｂ）は、インナー側ポリアミック酸樹脂層をフォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってインナー側ポリアミック酸樹脂層にインナー側ビアホールを形成する工程を示す断面図、
（ｄ）は、インナー側ポリアミック酸樹脂層を硬化させることによって感光性ポリイミドからなるインナー側絶縁体層を形成する工程を示す断面図である。
【図６】  図１（ｆ）において、導電体層上に，インナー側ビアホールが形成されるインナー側絶縁体層を形成するための、他の手順を示す工程図であって、
（ａ）は、導電体層上にインナー側絶縁体層を形成する工程を示す断面図、
（ｂ）は、形成されたインナー側絶縁体層を穿孔することによりインナー側ビアホールを形成する工程を示す断面図である。
【図７】  本発明のチップサイズパッケージ用インターポーザーの一実施形態を示す断面図である。
【図８】  図７に示すインターポーザーの要部拡大断面図である。
【図９】  一般的な説明に使用するためのチップサイズパッケージ用インターポーザーを示す断面図である。
【図１０】  図９に示すインターポーザーの、導電体層および導電通路をめっきによって連続して形成した形態を示す要部拡大断面図である。
【図１１】  図９に示すインターポーザーにおいて、めっきによって導電体層および導電通路を形成するための工程図であって、
（ａ）は、支持板上にアウター側ビアホールが形成されるアウター側絶縁体層を形成する工程を示す断面図、
（ｂ）は、アウター側絶縁体層の上面の全面と、アウター側ビアホール内の壁面および底面とに、金属薄膜を形成する工程を示す断面図、
（ｃ）は、金属薄膜上にめっきレジストを形成する工程を示す断面図、
（ｄ）は、金属薄膜上に導電通路および導電体層を形成する工程を示す断面図、
（ｅ）は、めっきレジストそのめっきレジストが形成されていた部分の金属薄膜を除去する工程を示す断面図である。
【図１２】  比較例２のインターポーザーの製造途中を示す要部拡大断面図である。
【図１】
0003949849.tif 000003
【図２】
0003949849.tif 000004
【図３】
0003949849.tif 000005
【図４】
0003949849.tif 000006
【図５】
0003949849.tif 000007
【図６】
0003949849.tif 000008
【図７】
0003949849.tif 000009
【図８】
0003949849.tif 000010
【図９】
0003949849.tif 000011
【図１０】
0003949849.tif 000012
【図１１】
0003949849.tif 000013
【図１２】
0003949849.tif 000014