(57)【特許請求の範囲】
【請求項１】
データ用線路と制御用線路より成る伝送線路の一端に配される低消費電力の第１データ送受信回路と、他端に配される第２データ送受信回路より成り、
前記第１データ送受信回路は、
レシーバと、制御端子に与えられるイネーブル信号によりアクティブ（イネーブル）とされるトライステート型のドライバとが前記データ用線路の一端に接続され、
前記イネーブル信号を送出する制御用ドライバが前記制御用線路の一端に接続され、
前記第２データ送受信回路は、
前記制御用線路の他端と共通電位点との間に、その制御用線路の特性インピーダンスにほぼ等しい抵抗値をもつ終端抵抗器（Ｒ４）が接続され、
レシーバが前記データ用線路の他端に接続され、
前記イネーブル信号により非アクティブに制御されるトライステート型の送信回路が、前記データ用線路の特性インピーダンスにほぼ等しい抵抗値をもつ第１抵抗器を介して前記データ用線路の他端に接続され、
直流電源が、前記イネーブル信号によって開閉制御される第１スイッチ手段と第２抵抗器の直列回路を介して前記データ用線路の他端に接続され、
共通電位点が、前記イネーブル信号によって開閉制御される第２スイッチ手段と第３抵抗器の直列回路を介して前記データ用線路の他端に接続され、
前記第２，第３抵抗器の並列合成抵抗値が前記データ用線路の特性インピーダンスにほぼ等しく設定されていることを特徴とするデータ送受信回路。
【請求項２】
請求項１において、前記第１，第２スイッチ手段が、トライステート型のバッファより成ることを特徴とするデータ送受信回路。
【請求項３】
請求項１において、前記第２データ送受信回路の前記送信回路が前記制御用線路の他端に入力端子が接続されるインバータと、そのインバータの出力が制御端子に与えられるトライステート型のドライバとよりなることを特徴とするデータ送受信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は伝送線路を介してベースバンドのデジタルデータを伝送するデータ送受信回路に関する。
【０００２】
【従来の技術】
従来のこの種のデータ送受信回路は図４に示すように、データ用線路Ｌ１を介して対向して配される第１，第２送受信回路１，２より成る。第１送受信回路１では、レシーバ３とドライバ４が伝送線路（データ用線路）Ｌ１の一端に接続される。伝送線路Ｌ１の一端は抵抗器Ｒａを介して直流電源＋Ｖに接続されると共に、抵抗器Ｒｂを介して共通電位点に接続される。抵抗器ＲａとＲｂの並列合成抵抗値は伝送線路Ｌ１の特性インピーダンスＺｏにほぼ等しく設定される。レシーバ３及びドライバ４の入出力端はＴＴＬ型ＩＣの入出力端とほぼ同様の回路構成となっている。従って、自身の出力インピーダンスは比較的低く、入力インピーダンスは比較的高い。
【０００３】
第２送受信回路２の構成も上述の第１送受信回路１と同様である。
伝送線路Ｌ１の特性インピーダンスＺｏが１２０〜１３０Ωの場合、Ｒａ≒２２０Ω，Ｒｂ≒３３０Ω程度に選ばれる。Ｒｃ，Ｒｄについても同様である。従って、これらの抵抗器のみによる分圧電圧は、電源電圧（＋Ｖ）が５Ｖの場合４Ｖ程度となり、所謂Ｈレベル（ハイレベル）の電圧となっている。抵抗器Ｒａ，Ｒｂ及びＲｃ，Ｒｄの各並列合成抵抗により伝送線路Ｌ１の両端を終端することによって（テブナン終端と呼ばれる）、線路長が長くなっても信号の波形の品質を確保できるようにしている。
【０００４】
【発明が解決しようとする課題】
▲１▼  第１送受信回路を小型コンピュータに、第２送受信回路を周辺装置に実装すると共に、データ用線路の本数、つまりチャネル数が多い場合、電源（＋Ｖ）より線路終端抵抗に供給する電力が大きくなり、小型コンピュータの供給能力を越えてしまう問題があった。
【０００５】
▲２▼  チャネル数が多い場合、終端抵抗群の発熱による小型コンピュータ内の温度上昇を抑えるために放熱構造が複雑となる問題があった。
▲３▼  チャネル数が多い場合、小型コンピュータ内の終端抵抗器の収容スペースが大きくなり、実装が困難となる問題があった。
【０００６】
【課題を解決するための手段】
（１）請求項１のデータ送受信回路は、データ用線路と制御用線路より成る伝送線路の一端に配される低消費電力の第１データ送受信回路と、他端に配される第２データ送受信回路より成る。
第１データ送受信回路は、レシーバと、制御端子に与えられるイネーブル信号によりアクティブ（イネーブル）とされるトライステート型のドライバとがデータ用線路の一端に接続され、イネーブル信号を送出する制御用ドライバが制御用線路の一端に接続される。
【０００７】
第２データ送受信回路は、制御用線路の他端と共通電位点との間に、その制御用線路の特性インピーダンスにほぼ等しい抵抗値をもつ終端抵抗器（Ｒ４）が接続され、レシーバがデータ用線路の他端に接続され、イネーブル信号により非アクティブに制御されるトライステート型の送信回路が、データ用線路の特性インピーダンスにほぼ等しい抵抗値をもつ第１抵抗器を介してデータ用線路の他端に接続される。また、直流電源が、イネーブル信号によって開閉制御される第１スイッチ手段と第２抵抗器の直列回路を介してデータ用線路の他端に接続され、共通電位点が、イネーブル信号によって開閉制御される第２スイッチ手段と第３抵抗器の直列回路を介してデータ用線路の他端に接続される。なお、第２，第３抵抗器の並列合成抵抗値はデータ用線路の特性インピーダンスにほぼ等しく設定される。
【０００８】
（２）請求項２の発明は、前記（１）において、第１，第２スイッチ手段が、トライステート型のバッファより成るものである。
（３）請求項３の発明は、前記（１）において、第２送受信回路の前記送信回路が制御用線路の他端に入力端子が接続されるインバータと、そのインバータの出力が制御端子に与えられるトライステート型のドライバとより成るものである。
【０００９】
【発明の実施の形態】
この発明の実施例を図１に、図４と対応する部分に同じ符号を付けて示し、重複説明を省略する。
第１，第２（以降データの表記を省略することもある）送受信回路１，２がデータ用線路Ｌ１と制御用線路Ｌ２を挟んで対向して配される。第１送受信回路１は、例えば小型コンピュータに実装され、第２送受信回路２は、例えば周辺装置に実装される。
【００１０】
第１（データ）送受信回路１ではレシーバ３と、制御端子に与えられるイネーブル信号Ｓｅによりアクティブ（イネーブル）とされるトライステート型（非イネーブル状態で出力端が開放となる）のドライバ４とがデータ用線路Ｌ１の一端に接続される。イネーブル信号Ｓｅを送出する制御用ドライバ５が制御用線路Ｌ２の一端に接続される。
【００１１】
第２データ送受信回路２では、制御用線路Ｌ２の他端と共通電位点との間に、その制御用線路の特性インピーダンスＺｏにほぼ等しい抵抗値をもつ終端抵抗器（Ｒ４）が接続される。レシーバ６がデータ用線路Ｌ１の他端に接続される。イネーブル信号Ｓｅにより非アクティブに制御されるトライステート型の送信回路１１が、データ用線路Ｌ１の特性インピーダンスＺｏにほぼ等しい抵抗値を持つ抵抗器Ｒ１を介してデータ用線路Ｌ１の他端に接続される。直流電源＋Ｖが、イネーブル信号Ｓｅによって開閉制御される第１スイッチ手段（この例ではバッファ９）と抵抗器Ｒ２の直列回路を介してデータ用線路Ｌ１の他端に接続される。また共通電位点がイネーブル信号Ｓｅによって開閉制御される第２スイッチ手段（この例ではバッファ１０）と抵抗器Ｒ３の直列回路を介してデータ用線路Ｌ１の他端に接続される。上記抵抗器Ｒ２，Ｒ３の並列合成抵抗値がデータ用線路Ｌ１の特性インピーダンスＺｏにほぼ等しく設定される。
【００１２】
図１の例では、第１，第２スイッチ手段９，１０が、トライステート型のバッファで構成されている。また、送信回路１１が制御用線路Ｌ２の他端に入力端子が接続されるインバータ８と、そのインバータ８の出力が制御端子に与えられるトライステート型のドライバ７とより構成される。
なお、レシーバ３，６、イネーブル状態のドライバ４，７及びバッファ９，１０、制御用ドライバ５及びインバータ８は、ＴＴＬ型ＩＣの入出力端となっており、入力インピーダンスは比較的高く、出力インピーダンスは比較的低い。
【００１３】
次に、送受信回路１，２間のデータ転送について説明する。
（１）第１送受信回路１側から第２送受信回路２側へデータを転送する場合
第１送受信回路１のイネーブル信号ＳｅをＬ（ロウ）レベルにすると（図２Ａ）、ドライバ４がイネーブルとなる。イネーブル信号Ｓｅは、第２送受信回路２側に転送され、バッファ９，１０がイネーブルとされ、ドライバ７は非イネーブルとされる。従って、図３Ａに示すような送受信経路が構成され、データ転送を行える（図２Ｂ）。
【００１４】
（２）第２送受信回路２側より第１送受信回路１側へデータを転送する場合
第１送受信回路１側のイネーブル信号ＳｅをＨ（ハイ）レベルにすると（図２Ａ）、ドライバ４，バッファ９，１０が非イネーブル（出力端は開放）とされ、ドライバ７がイネーブルとされる。従って、図３Ｂに示す送受信経路が構成され、データ転送を行える（図２Ｃ）。ドライバ７から送出された信号はＲ１，Ｌ１を経由してレシーバ３に伝搬した後、その入力インピーダンスが高いために全反射し、Ｌ１を戻ってＲ１で終端される。
【００１５】
【発明の効果】
▲１▼  この発明では、電源に接続される終端抵抗Ｒ２，Ｒ３を第１送受信回路１には一切設けず、第２送受信回路２に設けるようにしたので、第１送受信回路１を小型コンピュータに内蔵させれば、チャネル数にかかわらず終端抵抗による電力の消費はなく、電源電力の消費を抑えることができる。
【００１６】
▲２▼  同様の理由から、小型コンピュータの放熱構造を簡単化できると共に、実装スペースの問題を解決できる。
▲３▼  終端抵抗Ｒ２，Ｒ３を接続するとスイッチとして高速のバッファＩＣを使用したので、高速にデータの転送方向を変更できる。
【図面の簡単な説明】
【図１】この発明の実施例を示す回路図。
【図２】図１の要部の動作波形図。
【図３】Ａ及びＢはそれぞれ図１において、イネーブル信号をＬレベル及びＨレベルとしたときに構成されるデータ伝送経路を示す回路図。
【図４】従来のデータ送受信回路の回路図。
【図１】
0003989628.tif 000002
【図２】
0003989628.tif 000003
【図３】
0003989628.tif 000004
【図４】
0003989628.tif 000005