(57)【特許請求の範囲】
【請求項１】
同一円周上に等間隔で配置されたサーボセクタの所定領域に、当該サーボセクタに固有のサーボセクタアドレスを含み、ヘッドの位置決め等に用いられるサーボ情報が記録されるディスク記録媒体であって、同一円周上の各サーボセクタの所定領域には、当該サーボセクタの並び順とは異なって不連続となるように所定の変換規則に従って変換されたサーボセクタアドレスが記録されるディスク記録媒体と、
前記ディスク記録媒体に対するデータの記録再生に用いられるヘッドと、
前記ヘッドにより前記ディスク記録媒体の前記サーボセクタの所定領域から読み出される前記サーボ情報に含まれるサーボセクタアドレスを、当該アドレスの記録時に適用された前記変換規則または当該変換規則に対応する逆変換用の逆変換規則に従って、変換前の元のサーボセクタアドレスに逆変換する逆変換手段と、
前記逆変換手段により逆変換された、目標サーボセクタを含む連続する複数のサーボセクタに固有のサーボセクタアドレスの連続性をチェックすることで、サーボセクタアドレスエラーを検出するサーボセクタアドレスエラー検出手段とを具備することを特徴とするディスク記憶装置。
【請求項２】
前記変換規則に、予め定められた乱数に従った値が用いられることを特徴とする請求項１記載のディスク記憶装置。
【請求項３】
前記ディスク記録媒体の各サーボセクタの所定領域には、前記所定の変換規則に従って変換されたサーボセクタアドレスが予め記録されていることを特徴とする請求項１記載のディスク記憶装置。
【請求項４】
前記ディスク記憶装置の動作時に前記ディスク記録媒体の各サーボセクタの所定領域にサーボセクタアドレスを記録するサーボセクタアドレス記録手段であって、対応するサーボセクタの位置に固有のサーボセクタアドレスを前記所定の変換規則に従って変換して、その変換後のサーボセクタアドレスを記録するサーボセクタアドレス記録手段を更に具備することを特徴とする請求項１記載のディスク記憶装置。
【請求項５】
前記変換規則に用いられる乱数には、隣接するサーボセクタに割り当てられる変換後のサーボセクタアドレス間の同位のビットを比較して値の異なるビットの数が大きくなる乱数が用いられることを特徴とする請求項２記載のディスク記憶装置。
【請求項６】
前記変換規則に用いられる乱数には、隣接するサーボセクタに割り当てられる変換後のサーボセクタアドレス間、及び２つ隣のサーボセクタに割り当てられる変換後のサーボセクタアドレス間の同位のビットを比較して値の異なるビットの数が大きくなる乱数が用いられることを特徴とする請求項２記載のディスク記憶装置。
【請求項７】
前記逆変換手段によるサーボセクタアドレスの逆変換に用いられる変換テーブルが予め格納された不揮発性記憶手段を更に具備し、
前記逆変換手段は、前記変換テーブルを参照することにより、対象となるサーボセクタアドレスを逆変換することを特徴とする請求項１記載のディスク記憶装置。
【請求項８】
ディスク記録媒体の同一円周上に等間隔で配置されたサーボセクタの所定領域からヘッドにより読み出される、当該ヘッドの位置決め等に用いられるサーボ情報に含まれるサーボセクタアドレスに基づいて目標サーボセクタを識別するディスク記憶装置におけるサーボセクタアドレスエラー検出方法であって、
前記ディスク記録媒体の同一円周上の各サーボセクタの所定領域に、当該サーボセクタの並び順に一致する本来のサーボセクタアドレスに代えて、当該サーボセクタの並び順とは異なって不連続となるように当該本来のサーボセクタアドレスを所定の変換規則に従って変換した変換後のサーボセクタアドレスを記録しておき、
前記ディスク記録媒体に対するアクセス時に、前記ヘッドにより前記サーボセクタの所定領域から読み出される前記サーボ情報に含まれるサーボセクタアドレスを、当該アドレスの記録時に適用された前記変換規則または当該変換規則に対応する逆変換用の逆変換規則に従って、変換前の元のサーボセクタアドレスに逆変換し、
その逆変換後の目標サーボセクタを含む連続する複数のサーボセクタに固有のサーボセクタアドレスの連続性をチェックすることで、サーボセクタアドレスエラーを検出することを特徴とするサーボセクタアドレスエラー検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディスク上に配置されたサーボセクタの所定領域に記録されたサーボ情報中のサーボセクタアドレスのエラーを検出するのに好適なディスク記憶装置及び同装置におけるサーボセクタアドレスエラー検出方法に関する。
【０００２】
【従来の技術】
データの記録にディスク（ディスク記録媒体）を用いたディスク記憶装置、例えば磁気ディスク装置では、ディスク上のトラックに等間隔で配置されたサーボセクタのサーボ領域に記録されているサーボ情報（サーボ信号）に基づいて、更に具体的に述べるならばサーボ領域のアドレス部（シリンダアドレス部）に記録されているシリンダアドレス及びバースト部に記録されているバーストデータ（サーボバーストパターン）に基づいてヘッドの位置決め制御を行う、いわゆるセクタサーボ方式の位置決め制御を適用するのが一般的である。
【０００３】
また、ヘッドを目標位置に位置決めした状態でのデータアクセスの対象となる目標セクタは、サーボ領域のアドレス部（セクタアドレス部）に記録されているサーボセクタアドレスをデコードすることで検出している。ここでヘッドによる再生信号にノイズ等が重畳されるような場合には、サーボセクタアドレスを正しく読み取る（抽出する）ことができずに、誤ったセクタへのデータアクセスが行われる虞がある。
【０００４】
そこで従来は、ノイズ等の混入によりサーボセクタアドレスを正しく読み取れないことを避けるため、サーボセクタアドレスの連続性をチェックすることで、読み取ったサーボセクタアドレスが正当であるか否かを判定している。具体的には、例えばサーボセクタアドレス「３８」のセクタにアクセスする際に、その直前のアドレスが「３５」，「３６」，「３７」と連続していることをチェックするものである。
【０００５】
もし、対象となるノイズがランダムなノイズの場合には、この連続性チェックによりサーボセクタアドレスの正当性を確認する方法はアドレス誤認識の検出に対して非常に有効である。
【０００６】
【発明が解決しようとする課題】
近年の磁気ディスク装置は、高記録密度化を実現する手段の１つとして、高い再生出力が得られる磁気抵抗（Magneto Resistive ；ＭＲ）ヘッドを再生ヘッドとして用いた、いわゆる複合分離型の磁気ヘッドが採用されるようになってきている。この磁気抵抗ヘッド（以下、ＭＲヘッドと称する）は、優れた再生特性を有している反面、ＭＲヘッド（の主たる構成要素であるＭＲ素子）の磁気感度が急激に変化し、ヘッド再生出力に不規則なノイズが発生（重畳）する問題がある。このノイズは、バルクハウゼンノイズと呼ばれ、ランダムノイズとは異なり信号は波形に依存して現れることがある。つまり、バルクハウゼンノイズは、必ずというわけではないが、波形の特定パターンの特定位置に現れることがある。
【０００７】
このため、上記従来技術で適用していた連続性チェックは、バルクハウゼンノイズに対しては、ランダムノイズの場合と異なって、必ずしも有効な方法とはなり得ない。例えば、サーボセクタアドレスがビット０〜５の６ビットのパターンで構成されるものとし、その特定位置であるビット５にバルクハウゼンノイズが規則的に現れて、サーボセクタアドレス「３」，「４」，「５」が、それぞれ「３」（２進表現で００００１１）→「３５」（２進表現で１０００１１），「４」（２進表現で０００１００）→「３６」（２進表現で１００１００），「５」（２進表現で０００１０１）→「３７」（２進表現で１００１０１）のように誤って読み取られる規則的なエラーを起こす場合であれば、アドレス「３８」に記録するつもりが、実際にはアドレス「６」に記録してしまう不具合が発生する。これは、アドレス「３」，「４」，「５」…が「３５」，「３６」，「３７」…のように規則的に化けるので、連続性チェックでは例ではアドレスの誤認識を検出できないことによる。
【０００８】
このように従来の技術にあっては、サーボセクタアドレスの特定ビット位置に規則的にノイズ（バルクハウゼンノイズ）が現れることにより、特定ビットが化けて規則的なエラーを起こす場合には、アドレスの連続性チェックではアドレスの誤認識を検出できず、誤ったセクタへのデータアクセスが行われるという問題があった。
【０００９】
本発明は上記事情を考慮してなされたものでその目的は、サーボセクタアドレスの特定ビットが波形依存性の強いバルクハウゼンノイズ等の影響で規則的なエラーを起こす場合にもサーボセクタアドレスの連続性チェックで異常であると正しく検出できるディスク記憶装置及び同装置におけるサーボセクタアドレスエラー検出方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、同一円周上に等間隔で配置されたサーボセクタの所定領域に、当該サーボセクタに固有のサーボセクタアドレスを含み、ヘッドの位置決め等に用いられるサーボ情報（サーボ信号）が記録されるディスク記録媒体であって、同一円周上の各サーボセクタの所定領域には、当該サーボセクタの並び順とは異なって不連続となるように所定の変換規則に従って変換されたサーボセクタアドレスが記録されるディスク記録媒体と、このディスク記録媒体のサーボセクタの所定領域からヘッドにより読み出されるサーボ情報に含まれるサーボセクタアドレスを、当該アドレスの記録時に適用された変換規則または当該変換規則に対応する逆変換用の逆変換規則に従って、変換前の元のサーボセクタアドレスに逆変換する逆変換手段と、この逆変換手段により逆変換された、目標サーボセクタを含む連続する複数のサーボセクタに固有のサーボセクタアドレスの連続性をチェックすることで、サーボセクタアドレスエラーを検出するサーボセクタアドレスエラー検出手段とを備えたことを特徴とする。
【００１１】
このような構成においては、ディスク記録媒体の同一円周上の各サーボセクタの所定領域に記録されるサーボセクタアドレスの順序は、当該サーボセクタの並び順に固有の連続した順序ではなく、所定の変換規則に従う変換処理で不連続となっている。
【００１２】
このため、波形依存性の強いノイズ等によりサーボセクタアドレスに対して規則的なエラー（つまりサーボセクタアドレスの特定ビットのエラー）が発生した場合にも、そのサーボセクタアドレスの列が連続でないため、その効果は（従来のような連続するサーボセクタアドレスの列に対するのと異なって）一様でなくなる。したがって、逆変換手段により元のサーボセクタアドレスに戻した際にも連続性は失われる。この結果、元のサーボセクタアドレスに戻した状態でサーボセクタアドレスエラー検出手段により連続性のチェックを行うことで、規則性のあるアドレスエラーを正しく検出でき、誤った位置にアクセスすることを回避することが可能となる。
【００１３】
ここで、上記の変換規則に、予め定められた乱数に従った値を用いるとよい。即ち、本来のサーボセクタアドレスに対する新たなサーボセクタアドレスの付け方に乱数を用いるとよい。
【００１４】
このようにすると、サーボセクタアドレスの列の連続性だけでなく規則性もなくすことができるため、波形依存性の強いノイズ等に起因する規則的なエラーに対する検出精度を一層高めることが可能となる。
【００１５】
また、上記乱数として、隣接するサーボセクタに割り当てられる変換後のサーボセクタアドレス間の同位のビットを比較して値の異なるビットの数が大きくなる乱数を用いるとよい。
【００１６】
このように、隣合ったアドレス同士の相違度が大きくなるようにすることで、規則的なエラーを起こした場合の検出精度をより一層高めることが可能となる。この効果は、隣接するサーボセクタに割り当てられる変換後のサーボセクタアドレス間だけでなく、２つ隣のサーボセクタに割り当てられる変換後のサーボセクタアドレス間についても、同位のビットを比較して値の異なるビットの数が大きくなる乱数を用いるならば、更に大きくなる。
【００１７】
また、上記逆変換手段によるサーボセクタアドレスの逆変換に用いられる変換テーブル、つまり本来のサーボセクタアドレスと変換後のサーボセクタアドレス（乱数）との対応テーブル（乱数テーブル）が予め格納された不揮発性記憶手段を設け、上記変換テーブルを参照することにより、対象となるサーボセクタアドレスを逆変換する構成とするならば、サーボセクタアドレスの逆変換を高速に行うことができる。ここで、変換テーブルには、上記変換規則に対応するもの、つまり本来のサーボセクタアドレスと変換後のサーボセクタアドレス（乱数）との対応関係が、本来のサーボセクタアドレスをソートして記述されたものを用いることも可能であるが、変換後のサーボセクタアドレス（乱数）をソートして記述されたものを用いるならば、逆変換の一層の高速化が可能となる。
【００１８】
また、ディスク記録媒体の各サーボセクタの所定領域に上記変換規則に従うサーボセクタアドレスが予め記録されている構成とすることで、つまりディスク記憶装置の製造段階でサーボセクタアドレスが記録される構成とすることで、ハードセクタを想定したディスク記憶装置に適用できる。
【００１９】
この構成では、予めサーボセクタアドレスが記録されているため、装置の動作時に不連続なサーボセクタアドレスへの変換のための変換手段と、その変換に要する時間を省略できる。
【００２０】
逆に、ソフトセクタ方式を想定して、ディスク記憶装置の動作時にディスク記録媒体の各サーボセクタの所定領域にサーボセクタアドレスを記録するサーボセクタアドレス記録手段であって、対応するサーボセクタの位置に固有のサーボセクタアドレスを上記変換規則に従って変換して、その変換後のサーボセクタアドレスを記録するサーボセクタアドレス記録手段が付加された構成とすることも可能である。
【００２１】
この構成では、サーボセクタアドレスを後から（つまりユーザの使用時に）記録するため、変換規則を複数用意することにより、任意の変換規則をデータ記録時に選択することが可能となるなど、自由度が高い。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態につき図面を参照して説明する。
図１は本発明の一実施形態に係る磁気ディスク装置の全体構成を示すブロック図である。
【００２３】
図１において、１はデータが磁気記録される磁気記録媒体であるディスク（磁気ディスク）、２はディスク１へのデータ書き込み（データ記録）及びディスク１からのデータ読み出し（データ再生）に用いられるヘッド（磁気ヘッド）である。ここでは、説明を簡略化するために、単一枚のディスク１を備えた磁気ディスク装置を想定しているが、ディスク１が複数枚積層配置された磁気ディスク装置であっても構わない。
【００２４】
ヘッド２は、ディスク１の各記録面に対応してそれぞれ設けられているものとする。本実施形態で適用されるヘッド２は記録ヘッドと再生ヘッドとが分離した複合分離型ヘッドであり、再生ヘッドにはＭＲ素子からなるＭＲヘッドが用いられている。ＭＲヘッドは、周知のように、外部磁界変化により抵抗値が変化することを利用するものである。当該ＭＲヘッドによる磁気記録データの再生は、一定のバイアス電流（センス電流）を供給することにより、ディスク１上に記録されたデータを磁界の変化によるＭＲ素子の両端の電圧変化として検出することで行われる。
【００２５】
図２にディスク１のフォーマットの概念図を示す。同図に示すように、ディスク１の記録面には、同心円状の多数のトラックが形成され（但し、図示されているトラックの数は、作図の都合で実数より著しく少ない）、各トラックは複数のサーボセクタ１００に等分割されている。各サーボセクタ１００は、ヘッドのシーク・位置決め等に用いられるサーボ信号（サーボ情報）が記録されたサーボ領域１１０と、データ（ユーザデータ）が記録されるデータセクタが複数個配置されたデータ領域１２０からなる。各サーボ領域１１０は、ディスク１上では中心から各トラックを渡って放射状に等間隔で配置されている。図では、作図の都合上、８個のサーボ領域１１０が配置されている様子が示されているが、実際にはディスク１の１周（各シリンダ）につき５０〜６０程度のサーボ領域１１０が配置されるのが一般的である。本実施形態では、ディスク１の１周につき５６個のサーボ領域１１０が配置されるものとする。この場合、５６個のサーボ領域１１０にそれぞれ対応する５６個のサーボセクタ１００には、それぞれ０〜５５の固有のサーボセクタアドレスが割り当てられる。このサーボセクタアドレスはビット０〜５の６ビットで構成されている。
【００２６】
図３にサーボ領域１１０のフォーマットの概念を、当該サーボ領域１１０に記録されるサーボ信号の信号波形例と共に示す。同図に示すように、サーボ領域１１０は、信号の振幅を安定化するために一定の周波数の信号が記録されたＡＧＣ部１１１、イレーズ部１１２、サーボ領域識別用の固有のパターン（インデックスパターン）が記録されたインデックス部１１３、該当するサーボセクタ１００が存在するシリンダ上の配置位置に固有のサーボセクタ番号を示すサーボセクタアドレスが記録されたセクタアドレス部１１４、該当するサーボセクタ１００が存在するシリンダ位置に固有のシリンダ番号を示すシリンダアドレス（シリンダコード）が記録されたシリンダアドレス部１１５、及びバースト部１１６を有している。このバースト部１１６には、シリンダアドレス部１１５中のシリンダアドレスの示すシリンダ内の位置誤差を波形の振幅で示すためのバーストデータ（バーストパターン）が記録されている。
【００２７】
再び図１を参照すると、ディスク１はスピンドルモータ（ＳＰＭ）３により高速に回転する。ヘッド２はキャリッジ４と称するヘッド移動機構に取り付けられて、このキャリッジ４の移動によりディスク１の半径方向に移動する。キャリッジ４は、ボイスコイルモータ（ＶＣＭ）５により駆動される。
【００２８】
スピンドルモータ（ＳＰＭ）３及びボイスコイルモータ（ＶＣＭ）５は、モータドライバ６に接続されている。モータドライバ６は、スピンドルモータ３に制御電流を流して当該モータ３を駆動する他、ボイスコイルモータ５に制御電流を流して当該モータ５を駆動する。ここで、ボイスコイルモータ５に流す制御電流を表す値（操作量）は、ヘッド２によってサーボ領域１１０から読み出されるサーボ信号（中のシリンダアドレス及びバーストデータ）をもとにＣＰＵ１４の計算処理で決定される。
【００２９】
ヘッド２は例えばフレキシブルプリント配線板（ＦＰＣ）に実装されたヘッドアンプ回路７と接続されている。ヘッドアンプ回路７は、ヘッド２の切り替え、ヘッド２との間のリード／ライト信号の入出力等を司るもので、ヘッド２で読み取られたアナログ出力（アナログ再生出力）を増幅するヘッドアンプ、リード／ライト回路８から送られてくる書き込みデータに従いヘッド２にライト信号（ライト電流）を出力するライトドライバ、及びヘッド２（の再生ヘッドをなすＭＲ素子）にバイアス電流を供給するバイアス電流発生回路（いずれも図示せず）等を有する。
【００３０】
リード／ライト回路８は、ヘッド１２によりリード／ライトされるデータを処理する信号処理回路である。リード／ライト回路８は、ヘッドアンプ回路７により増幅された再生信号を入力し、当該再生信号中のＡＧＣ部１１１の信号が一定の振幅になるように当該再生信号を自動利得制御するＡＧＣ（自動利得制御）機能と、この自動利得制御された再生信号を入力して例えばＮＲＺコードへのデータ再生動作に必要な信号処理を行うデコード機能（リードチャネル）と、当該再生信号を２値化してパルス列（リードパルス）に変換する２値化機能（ピーク検出機能）と、当該再生信号から（ヘッド位置決め制御等のサーボ処理に必要な）サーボ信号中のバーストデータを抽出するバースト抽出機能とを有している。またリード／ライト回路８は、後述するＨＤＣ１０から転送されるＮＲＺコードのライトデータをライト信号に変換するための信号処理を行うエンコード機能（ライトチャネル）を有している。
【００３１】
ゲートアレイ９は、リード／ライト回路８の２値化機能により出力されるリードパルスを受けて、サーボ領域１１０中のインデックス部１１３に記録されているインデックスパターンを検出することで、サーボ領域１１０中のセクタアドレス部１１４、シリンダアドレス部１１５、及びバースト部１１６のデータを抽出するのに必要な各種タイミング信号、更にはサーボ領域１１０に後続するデータ領域１２０内の各データセクタ（の開始位置）に対応したタイミング信号（データセクタパルス）を生成するタイミング信号生成機能を有する。
【００３２】
ゲートアレイ９はまた、上記リードパルスから、サーボ領域１１０中のセクタアドレス部１１４、シリンダアドレス部１１５に記録されているサーボセクタアドレス、シリンダアドレスを抽出するアドレス抽出機能を有する。
【００３３】
ＨＤＣ（ディスクコントローラ）１０は、ホスト装置（図示せず）との間のコマンド、データの通信を制御するインタフェース機能と、ゲートアレイ９からのタイミング信号に従ってリード／ライト回路８との間のデータの通信を制御するディスクコントローラ機能とを有している。ＨＤＣ１０は、例えばリード時には、リード／ライト回路８から出力される再生データのうち目標データセクタのタイミングに対応した再生データを取り込んでホスト装置に転送する。ＨＤＣ１０には、リード／ライトデータがキャッシュ方式で格納されるバッファ領域を提供する書き換え可能な揮発性メモリとしてのＲＡＭ（Random Access Memory）１１が接続されている。このＲＡＭ１１は次に述べるＣＰＵ１２のワーク領域等も提供する。
【００３４】
ＣＰＵ１２は、磁気ディスク装置内の各部を制御する主制御装置をなす。ＣＰＵ１２は書き換え可能な不揮発性メモリとしてのフラッシュＲＯＭ（Read Only Memory）１３を内蔵している。フラッシュＲＯＭ（以下、ＦＲＯＭと称する）１３には、ＣＰＵ１２の制御に必要な制御プログラム１３０が格納されている。またＦＲＯＭ１３には、セクタアドレス逆変換テーブル１３１が格納されている。本実施形態では、後述するように、ディスク１の同一円周（シリンダ）上に配置されるサーボセクタ１００（のサーボ領域１１０）に記録されるサーボセクタアドレスを本来の順番とは変えて連続性のないアドレスに置き換えるようにしている。セクタアドレス逆変換テーブル１３１は、この置き換えられたサーボセクタアドレス（変換後アドレス）を元のアドレスに逆変換するのに用いられる、変換後アドレスと元アドレスとの対応テーブルである。
【００３５】
ＣＰＵ１２は、ゲートアレイ９のサーボ抽出機能により抽出されたシリンダアドレス、及びリード／ライト回路８のバースト抽出機能により抽出されたバーストデータを読み取り、その読み取ったデータに従ってヘッド２を目標シリンダに移動させて、その目標シリンダ内の目標位置に位置決めする、周知のヘッド位置決め制御を司る。
【００３６】
またＣＰＵ１２は、ホスト装置からリード／ライトコマンドが送られた場合に、ＨＤＣ１０が目標のデータセクタに対するリード／ライトのタイミング制御を行うことができるように、必要な設定をリード／ライト回路８及びＨＤＣ１０に対して行う周知のリード／ライト制御を司る。
【００３７】
この他にＣＰＵ１１は、ゲートアレイ９により抽出されたサーボセクタアドレスをセクタアドレス逆変換テーブル１３１に基づいて元のアドレスに逆変換する処理と、逆変換後の目標サーボセクタを含む連続する複数のサーボセクタに固有のサーボセクタアドレスの連続性をチェックすることで、サーボセクタアドレスエラーを検出する処理とを行う。
【００３８】
次に図１の構成の動作を説明する。
まず、ディスク１上のサーボセクタ１００に配置されたサーボ領域１１０に記録されたサーボ信号、及びデータ領域１２０内の各データセクタに記録されたデータはＭＲヘッド２により読み取られ（再生され）、その再生信号は、ヘッドアンプ回路３により増幅される。ヘッドアンプ回路３により増幅された再生信号はリード／ライト回路８に入力される。
【００３９】
リード／ライト回路８は、ヘッドアンプ回路３により増幅された再生信号のうち、サーボ領域１１０のＡＧＣ部１１１に記録されている信号の出力波形の振幅が一定になるようにＡＧＣ機能により利得（ゲイン）調整を行うことで、当該再生信号の振幅の安定化を図る。リード／ライト回路８は、ＡＧＣ機能により振幅の安定化が図られた再生信号を２値化機能により２値化してパルス列（リードパルス）に変換し、ゲートアレイ９に出力する。
【００４０】
ゲートアレイ９は、リード／ライト回路から出力されるリードパルスを受けて、サーボ領域１１０中のインデックス部１１３に記録されているインデックスパターンを検出し、その検出タイミングを表すサーボセクタパルスを生成し、当該サーボセクタパルスを基準に、サーボ領域１１０中のバースト部１１６に記録されているバーストデータに対応するタイミング信号（バーストタイミング信号）、同じくサーボ領域１１０中のセクタアドレス部１１４、シリンダアドレス部１１５に対応するタイミング信号（アドレスタイミング信号）等を生成する。ここで、バーストタイミング信号はリード／ライト回路８に出力される。
【００４１】
リード／ライト回路８は、上記ＡＧＣ機能により振幅の安定化が図られた再生信号から、ゲートアレイ９により出力されるバーストタイミング信号に応じて、バースト部１１６のデータ、即ちバーストデータ（バーストパターン）を抽出する。
【００４２】
一方、ゲートアレイ９は、自身が生成した上記アドレスタイミング信号に従うタイミングで、上記リードパルスから、サーボ領域１１０中のセクタアドレス部１１４、シリンダアドレス部１１５に記録されているサーボセクタアドレス、シリンダアドレスをアドレス抽出機能により抽出する。
【００４３】
ゲートアレイ９は、抽出したサーボセクタアドレスの示すサーボセクタ１００内のデータ領域１２０に配置される各データセクタ位置のタイミングを示すデータセクタパルスを生成する。またゲートアレイ９は、抽出したサーボセクタアドレスと（データアクセスの対象となる）目標とするサーボセクタのサーボセクタアドレスとを比較し、ヘッド２がディスク１上の目標シリンダ位置にシーク・位置決めされている状態で一致を検出した場合に、上記データセクタパルスの数をカウントして目標サーボセクタにおけるリードまたはライトの開始データセクタ位置を検出することで、ＨＤＣ１０におけるディスクリード動作またはディスクライト動作の開始タイミングを制御する。
【００４４】
ＣＰＵ１２は、ゲートアレイ９により（現在ヘッド２が位置しているシリンダの）シリンダアドレスが抽出される毎に、当該シリンダアドレスと目標シリンダのシリンダアドレスとを比較し、その比較結果からヘッド２を目標シリンダにシーク（移動）させるのに必要な操作量を算出する。そしてＣＰＵ１２は、この操作量をモータドライバ６に与えて当該モータドライバ６によりボイスコイルモータ５を駆動させることで、ヘッド２を目標シリンダにシークさせるシーク制御を行う。
【００４５】
またＣＰＵ１２は、ヘッド２を目標シリンダシークさせると、リード／ライト回路８によりバーストデータが抽出される毎に、当該バーストデータをもとにヘッド２の目標シリンダにおける目標位置からの位置誤差を算出し、その位置誤差に基づいてモータドライバ６を通してボイスコイルモータ５を駆動制御することで、ヘッド２を目標位置に位置決めする位置決め制御を行う。
【００４６】
以上の説明からも明らかなように、サーボ領域１１０のセクタアドレス部１１４及びシリンダアドレス部１１５に記録されているアドレス信号は、当該アドレス部１１４，１１５（を持つサーボ領域１１０）が配置されている位置によって、内容が少しずつ異なっており、当該アドレス部１１４，１１５のアドレス信号をヘッド２で読み取ることにより、ヘッド２が存在している位置が識別できるようになっている。本実施形態において、アドレス部１１４，１１５に記録されるアドレス信号は、図４の形式で「１」と「０」を表現している。ここでは、このアドレス信号から抽出されるリードパルスを単位時間毎に区切り、その区切りの３つ１組で「１」と「０」が表される。図４の例では、左側の組が「１」、右側の組が「０」である。この「１」と「０」の識別はゲートアレイ９のアドレス抽出機能によって行われる。
【００４７】
ところが、ヘッド２により再生されたアドレス信号の波形にノイズなどが重畳された場合には、上記した「１」と「０」が正しく識別できなくなる虞がある。もし、「１」と「０」が正しく識別できなかった場合、ゲートアレイ９により誤ったアドレスが抽出されることになり、位置決め制御を混乱させる。最悪の場合には、目標位置とは異なった位置にデータを記録して、その位置に既に記録されていたデータを破壊してしまう。
【００４８】
但し、シリンダアドレスに関しては、既に述べているように、細かな位置決めのために当該シリンダアドレスに加えてバースト部１１６のデータ（バーストデータ）を併用しており、且つリード／ライト時には目標シリンダのアドレスと同じシリンダアドレスを示すことが前提であるので、比較的異常を検出しやすい。
【００４９】
ところが、サーボセクタアドレスに関しては、ディスク１が１回転する間に、全てのアドレスパターンが現れることが前提であるので、異常を検出しにくい。そこで、セクタアドレスは必ず順番通りに現れることに着目し、その連続性のチェックを行うことでセクタアドレスの異常を検出することが従来から行われている。これは、例えばサーボセクタアドレス「３８」のセクタにアクセスする際に、その直前のアドレスが「３５」，「３６」，「３７」と連続していることをチェックするものである。このチェックで連続性が確認されて初めて、サーボセクタアドレス「３８」へのアクセスが許可される。この連続性のチェックはＣＰＵ１２により行われる。
【００５０】
さて、この連続性チェックによりサーボセクタアドレスの正当性を確認する方法は、対象となるノイズがランダムなノイズの場合には、［従来の技術］の欄でも述べたようにアドレス誤認識の検出に対して非常に有効である。
【００５１】
しかしながら、対象となるノイズがバルクハウゼンノイズ（ＢＨＮ）となると、［発明が解決しようとする課題］の欄でも述べたように事情が異なってくる。つまり、波形依存性のあるバルクハウゼンノイズの場合、必ずというわけではないが、波形の特定ビットにエラーが現れることがある。本発明者は、６ビット構成のセクタアドレスのインデックス部１１３側のビットであるビット５（第５ビット）にエラー（ビット化け）が規則的に現れることを確認している。
【００５２】
ビット５がビット化けにより例えば「０」→「１」になると、アドレスは３２個（３２サーボセクタ）分ずれるが、順番は崩れないのでアドレスの誤認識を連続性チェックで検出することはできない。このサーボセクタアドレスのビット５のエラーの例を、正しいサーボセクタアドレスと対比させて図５に示す。
【００５３】
図５の例のように、サーボセクタアドレス「３」，「４」，「５」が、それぞれ「３」→「３５」，「４」→「３６」，「５」→「３７」といった規則的なエラーを起こす場合、アドレス「３８」に記録するつもりが、実際にはアドレス「６」に記録してしまう不具合が発生する。
【００５４】
そこで本実施形態では、このような不具合を回避するために、ディスク１の同一円周（シリンダ）上に配置される（５６個の）サーボセクタ１００（のサーボ領域１１０）に記録されるサーボセクタアドレス（セクタアドレスコード）を本来の順番とは変えて連続性のないアドレス（コード）に置き換えるようにしている。こうすれば、サーボセクタアドレスの特定ビットにエラーが現れても、もともとアドレスが連続でないためエラーの効果は一様でなくなり、元のアドレスに戻したときの連続性も失われることになる。ここで、（ＣＰＵ１２により）連続性のチェックを行えば異常を検出することができ、誤ったセクタアドレスにアクセスしてしまうことを回避できる。
【００５５】
ところで、ディスク１上の各サーボセクタ１００毎に記録されるアドレス情報のうち、サーボセクタアドレスを装置の製造時に予め書き込んでおく方式をハードセクタ方式と呼ぶ。これに対し、装置完成後のデータ記録時にデータ記録に先行して（一般にフォーマッティングと呼ばれるモードで）書き込む方式をソフトセクタ方式と呼ぶ。本実施形態では、ハードセクタ方式を想定しており、したがってディスク１には、装置の製造時において、（サーボライタと呼ばれる専用の装置により）サーボ領域１１０が図２に示すように配置されて、サーボセクタアドレスを含むサーボ信号が図３に示す形式で記録されている。
【００５６】
さて、サーボセクタアドレスを連続性のないようにする手法として、本実施形態ではサーボセクタアドレスの付け方に乱数を用いるようにしている。このようにすると、エラーが起きた場合にその異常を検出できる確率は更に高くなる。
【００５７】
乱数は、セクタアドレスの記録時とそこへのアクセス時で同一のものが得られるならば、その都度生成してもよい。しかし、元の連続するセクタアドレス（元アドレス）と乱数（不連続アドレス）との対応テーブルを不揮発性記憶手段に記憶しておき、それを用いて連続アドレス（元アドレス）から不連続アドレス（乱数）への変換と、不連続アドレス（乱数）から連続アドレス（元アドレス）への変換（つまり逆変換）とを行うことが、高速変換処理という点では好ましい。
【００５８】
乱数は基本的に任意のものでよいが、バイナリコードに酷似したようなものでは効果が必ずしも十分ではない。なるべく隣接するサーボセクタ１００のアドレス同士が似ていないコードとなるように符号間距離、つまり同位（同一ビット位置）のビットを比較して値の異なるビットの数が平均して大きい方がよい。また、サーボセクタアドレスの連続性チェックは通常３サーボセクタ分以上で行われるので、隣の更に隣のアドレス（つまり２つ隣のアドレス）との符号間距離も大きい方がよい。更に、特定ビットにエラーが現れた場合でも、連続性が維持されてしまうように周期性を持たないことも重要である。
【００５９】
このような条件を満たす乱数は何通りもあり得るが、その生成方法は次の通りである。一般に乱数列は周期性（規則性）を持たないように作られているが、上記した符号間距離まで考慮されている場合は希である。したがって幾つもの乱数列から、その隣合ったアドレスの符号間距離（更には隣の隣のアドレスとの符号間距離）を計算し、その平均値と最小値ができる限り大きいものを選び出せばよい。
【００６０】
以上の作業をコンピュータを用いて行った結果、本実施形態では、本来のサーボセクタアドレス（元アドレス) と当該アドレスを連続性のないアドレスに変換するための乱数（変換後アドレス）との対応関係を記述した乱数テーブルとして、例えば図６及び図７に示す内容のセクタアドレス変換テーブル１３２が用いられる。
【００６１】
さて、ハードセクタ方式を適用する本実施形態の磁気ディスク装置では、当該装置の製造時において、各サーボセクタ１００のサーボ領域１１０内のセクタアドレス部１１４に（サーボライタにより）サーボセクタアドレスが書き込まれる。このサーボセクタアドレスの書き込みの際には、図６及び図７に示したセクタアドレス変換テーブル１３２が参照され、当該テーブル１３２に基づいたアドレス（変換後アドレス）が順に書き込まれる。これにより、本来サーボセクタアドレス「３」「４」「５」「６」…「３５」「３６」「３７」「３８」が書き込まれるはずのセクタアドレス部１１４には、図６及び図７から明らかなように、サーボセクタアドレス「４２」「６」「１７」「１０」…「１３」「２３」「２」「３７」が書き込まれる。
【００６２】
したがって、実際のディスクアクセス時には、ゲートアレイ９により抽出されたサーボセクタアドレスを例えばＣＰＵ１２により逆変換して元のアドレスを求めればよい。このアドレスの逆変換は、図６及び図７に示したセクタアドレス変換テーブル１３２を用いて行うことが可能である。但し、セクタアドレス変換テーブル１３２は元アドレスでソートされているため、元アドレスから実際にセクタアドレス部１１４に記録するアドレス（変換後アドレス）に変換する操作には適しているが、変換後アドレスから元のアドレスに戻す操作には必ずしも最適ではない。
【００６３】
そこで本実施形態では、図６及び図７に示したセクタアドレス変換テーブル１３２中の変換後アドレスをソートして、そのソート後の変換後アドレスと元のアドレスとの対応テーブルである、図８及び図９に示した内容のセクタアドレス逆変換テーブル１３１を予め作成し、当該セクタアドレス逆変換テーブル１３１を変換後アドレスから元アドレスへの変換に用いるようにしている。ここでは、セクタアドレス逆変換テーブル１３１はＦＲＯＭ１３内に予め格納されており、ＣＰＵ１２は当該セクタアドレス逆変換テーブル１３１を参照することで、ゲートアレイ９により抽出されたサーボセクタアドレス（変換後アドレス）を元のアドレスに簡単に逆変換することができる。
【００６４】
なお、ハードセクタ方式を適用する本実施形態では、セクタアドレス変換テーブル１３２は装置製造時にのみ（サーボライタにより）使用されるだけである。このため、セクタアドレス逆変換テーブル１３１をＦＲＯＭ１３内に用意する場合には、セクタアドレス変換テーブル１３２を磁気ディスク装置内に持たせる必要はない。
【００６５】
さて、同一円周（シリンダ）上の連続するサーボセクタ１００（に配置されるサーボ領域１１０のセクタアドレス部１１４）に本来記録されるはずのサーボセクタアドレス（元アドレス）が図１０（ａ）のようであるものとする。この場合、装置製造時に図６及び図７のセクタアドレス変換テーブル１３２に従って実際に割り当てられたサーボセクタアドレス（変換後アドレス）は図１０（ｂ）のようになる。図１０（ｂ）から明らかなように、変換後のサーボセクタアドレスの列は、元のサーボセクタアドレス列と異なって不連続となっている。
【００６６】
このようなサーボセクタアドレス割り当てがなされたディスク１を備えた磁気ディスク装置の使用時に、ヘッド（ＭＲヘッド）２により再生された再生信号波形の特定パターンの特定位置、例えば各セクタアドレス部１１４に記録されているサーボセクタアドレスのビット５の位置にバルクハウゼンノイズが規則的に現れて、当該ビット５が一様にエラーしたものとする。この場合ゲートアレイ９により抽出されてＣＰＵ１２により読み込まれるサーボセクタアドレスは図１０（ｃ）のようになる。この図１０（ｃ）の、ビット５に一様にエラーが発生したサーボセクタアドレスの列は、そのエラー発生前のアドレスが不連続となっていることから、やはり不連続となっている。
【００６７】
ＣＰＵ１２は、ゲートアレイ９により抽出されたサーボセクタアドレスを読み込むと、当該アドレスをキーにしてＦＲＯＭ１３内のセクタアドレス逆変換テーブル１３１を参照し、当該アドレス（変換後アドレス）を元のサーボセクタアドレスに戻す逆変換処理を行う。この逆変換処理後のサーボセクタアドレスは図１０（ｄ）のようになり、図１０（ａ）に示した元のサーボセクタアドレスの列にある連続性が失われている。したがって、ヘッド２により読み取られてリード／ライト回路８を介してゲートアレイ９により抽出されたサーボセクタアドレスにエラー（読み出しエラー）が発生したことが、従来から行われている連続性チェックにより検出できる。
【００６８】
以下、このサーボセクタアドレスの連続性チェックを、目標サーボセクタアドレス（対象サーボセクタアドレス）を含む４つのサーボセクタアドレス（元のサーボセクタアドレス）の連続性をチェックする場合を例に、図１１のフローチャートを参照して説明する。
【００６９】
まずＣＰＵ１２はゲートアレイ９によりサーボセクタアドレスが抽出されると、そのサーボセクタアドレスを読み込み、当該アドレスをキーにしてＦＲＯＭ１３内のセクタアドレス逆変換テーブル１３１を参照し、当該アドレス（変換後アドレス）を元のサーボセクタアドレスに戻す逆変換処理を行う（ステップＳ１，Ｓ２）。次にＣＰＵ１２は、逆変換後のサーボセクタアドレスが目標サーボセクタアドレスの３サーボセクタ分前のアドレスであるか否か、つまり逆変換後のサーボセクタアドレスが目標サーボセクタアドレス−３であるか否かをチェックする（ステップＳ３）。ＣＰＵ１２は、この目標サーボセクタアドレス−３に一致するサーボセクタアドレスを検出（取得）するまで、上記ステップＳ１〜Ｓ３を繰り返す。
【００７０】
ＣＰＵ１２は、目標サーボセクタアドレス−３に一致するサーボセクタアドレスを検出すると、ゲートアレイ９により次に抽出された（隣接するサーボセクタ１００の）サーボセクタアドレスを読み込んで、当該アドレス（変換後アドレス）を元のサーボセクタアドレスに戻す逆変換処理を行う（ステップＳ４，Ｓ５）。そしてＣＰＵ１２は、逆変換後のサーボセクタアドレスが目標サーボセクタアドレス−２であるか否かをチェックする（ステップＳ６）。もし、逆変換後のサーボセクタアドレスが目標サーボセクタアドレス−２でないならば、ＣＰＵ１２はサーボセクタアドレスは連続しておらずエラーが発生したものと判断する。
【００７１】
一方、目標サーボセクタアドレス−２に一致するサーボセクタアドレスを検出した場合には、ＣＰＵ１２はゲートアレイ９により次に抽出されたサーボセクタアドレスを読み込んで、当該アドレス（変換後アドレス）を元のサーボセクタアドレスに戻す逆変換処理を行う（ステップＳ７，Ｓ８）。そしてＣＰＵ１２は、逆変換後のサーボセクタアドレスが目標サーボセクタアドレス−１であるか否かをチェックする（ステップＳ９）。もし、逆変換後のサーボセクタアドレスが目標サーボセクタアドレス−１でないならば、ＣＰＵ１２はサーボセクタアドレスは連続しておらずエラーが発生したものと判断する。
【００７２】
一方、目標サーボセクタアドレス−１に一致するサーボセクタアドレスを検出した場合には、ＣＰＵ１２はゲートアレイ９により次に抽出されたサーボセクタアドレスを読み込んで、当該アドレス（変換後アドレス）を元のサーボセクタアドレスに戻す逆変換処理を行う（ステップＳ１０，Ｓ１１）。そしてＣＰＵ１２は、逆変換後のサーボセクタアドレスが目標サーボセクタアドレスであるか否かをチェックする（ステップＳ１２）。
【００７３】
もし、逆変換後のサーボセクタアドレスが目標サーボセクタアドレスでないならば、ＣＰＵ１２は目標サーボセクタ−３から始まる連続する４つのサーボセクタから再生された４つのサーボセクタアドレスは連続しておらずエラーが発生したものと判断する。これに対し、逆変換後のサーボセクタアドレスが目標サーボセクタアドレスであるならば、ＣＰＵ１２は目標サーボセクタ−３から始まる連続する４つのサーボセクタから再生された４つのサーボセクタアドレスは連続しており、検出された目標サーボセクタアドレスは正しいものと判断し、該当するサーボセクタ１００内の目標データセクタに対する要求されたディスクリード／ライト動作を行わせる（ステップＳ１３）。
【００７４】
なお、以上に述べた実施形態はハードセクタ方式の磁気ディスク装置に適用した場合について説明したが、ソフトセクタ方式の磁気ディスク装置においても同様に適用可能である。但し、ソフトセクタ方式の磁気ディスク装置においては、サーボセクタアドレスの書き込みは、装置完成後のデータ記録時にユーザの指示に従って、データ記録に先行して、磁気ディスク装置内のＣＰＵ１２の制御により行われる。
【００７５】
このサーボセクタアドレスの書き込みに際してのアドレス変換は、図８及び図９に示すようなセクタアドレス逆変換テーブル１３１を用いても行うことが可能であるが、変換処理の効率を考慮すると、図６及び図７に示したようなセクタアドレス変換テーブル１３２を用いた方がよい。この場合、ＦＲＯＭ１３内にセクタアドレス逆変換テーブル１３１に加えてセクタアドレス変換テーブル１３２も予め格納しておけばよい。
【００７６】
以上のソフトセクタ方式でのサーボセクタアドレスの書き込みは、同一円周（シリンダ）上の各サーボセクタ１００を対象に、ＣＰＵ１２の制御により図１２のフローチャートに従って次のように行われる。
【００７７】
まずＣＰＵ１２は、変数ｎを初期値０に設定する（ステップＳ２１）。次にＣＰＵ１２は、現在の変数ｎの値をサーボセクタアドレスとして設定し、当該アドレスｎをキーとして図６及び図７のセクタアドレス変換テーブル１３２を参照することで、当該アドレスｎを対応するサーボセクタアドレスに変換する（ステップＳ２２，Ｓ２３）。次にＣＰＵ１２は、変換後のサーボセクタアドレスをディスク１の現シリンダ上のｎ番目のサーボセクタ１００の所定位置に書き込む（ステップＳ２４）。ここではサーボセクタアドレスは、ハードセクタ方式と異なって、当該サーボセクタ１００のデータ領域１２０内の先頭位置に書き込まれる。
【００７８】
次にＣＰＵ１２は変数ｎを１だけインクリメントする（ステップＳ２５）。そしてＣＰＵ１２は、以上のステップＳ２２〜Ｓ２５を全サーボセクタ分終了するまで繰り返す（ステップＳ２６）。
【００７９】
なお、セクタアドレス逆変換テーブル１３１（更にはセクタアドレス変換テーブル１３２）の格納先はＦＲＯＭ１３に限るものではなく、例えばディスク１上のユーザから見えない特別の領域（一般にシステム領域と称される）など、不揮発性記憶装置であればよい。もし、セクタアドレス逆変換テーブル１３１（更にはセクタアドレス変換テーブル１３２）をディスク１上の特別の領域に格納する場合には、装置の起動時にＣＰＵ１２の制御により当該テーブル１３１（更にはテーブル１３２）をディスク１から読み出してＲＡＭ１１上に展開することで、当該テーブル１３１（更にはテーブル１３２）を高速に参照できるようにするとよい。
【００８０】
以上に述べた実施形態では、ヘッド２にＭＲヘッドを用いた磁気ディスク装置に適用した場合について説明したが、本発明は、ディスク上に配置されたサーボセクタに記録されたサーボ情報中のサーボセクタアドレスに基づいて目標セクタを識別するディスク記憶装置であれば、ＭＲヘッド以外のヘッドを用いた磁気ディスク装置は勿論、光磁気ディスク装置、フロッピーディスク装置など、磁気ディスク装置以外のディスク記憶装置にも適用可能である。
【００８１】
【発明の効果】
以上詳述したように本発明によれば、ディスク（ディスク記録媒体）の同一円周上の各サーボセクタの所定領域に記録されるサーボセクタアドレスに、当該セクタの並び順とは異なって不連続となるように本来のサーボセクタアドレスが所定の変換規則に従って変換されたサーボセクタアドレスを用いることで、ヘッドに読み出されたサーボセクタアドレスの特定ビットが波形依存性の強いバルクハウゼンノイズ等の影響で規則的なエラーを起こす場合にも、その効果を一様でなくし、元のサーボセクタアドレスに戻した際にも連続性が失われて、サーボセクタアドレスの連続性チェックで異常であると正しく検出できる。したがって、誤った位置にアクセスすることを回避できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る磁気ディスク装置の全体構成を示すブロック図。
【図２】図１中のディスク１のフォーマットの概念図。
【図３】図２中のサーボ領域１１０のフォーマットの概念を、当該サーボ領域１１０に記録されるサーボ信号の信号波形例と共に示す図。
【図４】図３中のアドレス部１１４，１１５に記録されるアドレス信号の例、並びに当該アドレス信号のパターンと「１」「０」との対応例を示す図。
【図５】規則性のあるサーボセクタアドレスのエラー例を、ビット５が一様にエラーする場合について、正しいサーボセクタアドレスと対比させて示す図。
【図６】本来の連続するサーボセクタアドレスの列を不連続なサーボセクタアドレスに変換するためのセクタアドレス変換テーブルの一例の一部を示す図。
【図７】本来の連続するサーボセクタアドレスの列を不連続なサーボセクタアドレスに変換するためのセクタアドレス変換テーブルの一例の残りを示す図。
【図８】変換後のサーボセクタアドレスを元のサーボセクタアドレスに戻すのに用いられるセクタアドレス逆変換テーブルの一例の一部を示す図。
【図９】変換後のサーボセクタアドレスを元のサーボセクタアドレスに戻すのに用いられるセクタアドレス逆変換テーブルの一例の残りを示す図。
【図１０】本来のサーボセクタアドレスの列と、実際に割り当てられたサーボセクタアドレスの列と、当該各サーボセクタアドレスのビット５に一様にエラーが現れた場合に読み込まれるサーボセクタアドレスの列と、アドレス逆変換後のサーボセクタアドレスの列との対応例を示す図。
【図１１】サーボセクタアドレスの連続性チェックの動作手順の一例を説明するためのフローチャート。
【図１２】ソフトセクタ方式でのサーボセクタアドレスの書き込み動作の手順を説明するためのフローチャート。
【符号の説明】
１…ディスク（ディスク記録媒体）
２…ヘッド
７…ヘッドアンプ回路
８…リード／ライト回路
９…ゲートアレイ
１２…ＣＰＵ（逆変換手段、サーボセクタアドレスエラー検出手段、サーボセクタアドレス記録手段）
１３…ＦＲＯＭ（フラッシュＲＯＭ、不揮発性記憶手段）
１３１…セクタアドレス逆変換テーブル
１３２…セクタアドレス変換テーブル
【図１】
0003910736.tif 000002
【図２】
0003910736.tif 000003
【図３】
0003910736.tif 000004
【図４】
0003910736.tif 000005
【図５】
0003910736.tif 000006
【図６】
0003910736.tif 000007
【図７】
0003910736.tif 000008
【図８】
0003910736.tif 000009
【図９】
0003910736.tif 000010
【図１０】
0003910736.tif 000011
【図１１】
0003910736.tif 000012
【図１２】
0003910736.tif 000013