(57)【特許請求の範囲】
【請求項１】
制御端子に入力される制御信号に応じてオン状態又はオフ状態となる高速半導体スイッチを直列に複数接続した半導体直列回路と、
この半導体直列回路を構成する複数の上記高速半導体スイッチを複数の群に分割して各群ごとの制御端子を接続した接続手段と、
上記各半導体直列回路における少なくとも１つの群の高速半導体スイッチを一定時間スイッチングさせる高周波信号及び他の群の高速半導体スイッチを上記一定時間オン状態にするオン信号を生成して高周波信号を入力する群とオン信号を入力する群とを一定周期ごとに切り替えて上記接続手段によって接続された各群ごとの制御端子に入力する信号生成手段と、
複数の上記半導体直列回路によって構成され上記信号生成手段からの高周波信号により直流電圧を高周波の交流電圧に変換して一対の誘電体に与えてこの一対の誘電体間に存在するガス空間に高周波放電を形成させてガスを励起してレーザ発振を得るインバータ回路と
を有するレーザ用電源装置。
【請求項２】
スナバコンデンサ及びスナバ抵抗の並列回路とこの並列回路に直列に接続されたダイオードとで構成され各高速半導体スイッチの両端に接続されたスナバ回路並びに上記スナバコンデンサに並列に接続された放電回路を有することを特徴とする請求項１記載のレーザ用電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流放電を利用してレーザ発振を行い加工等に用いる、レーザ用電源装置に関するものである。
【０００２】
【従来の技術】
図３は従来のレーザ装置の構成図であり、図において、１は一対の電極、２は各電極１の表面に形成された一対の誘電体、３は高周波電源、４はレーザ発振を起こすための部分反射ミラー、５はレーザ発振を起こすための全反射ミラー、６はレーザ光である。なお、一対の誘電体２間には放電空間であるガスが存在している。図４は誘電体２と放電部との等価回路を示す図であり、図において、７は誘電体２のキャパシタを示す誘電体コンデンサ、８は放電部の等価抵抗を示す放電抵抗である。この誘電体コンデンサ７及び放電抵抗８の直列回路により放電負荷を構成する。図５は高周波電源３の詳細図であり、図において、９（９−１，９−２，９−３，９−４）は高速半導体スイッチ、１０は直流電圧の電源、１１は高周波トランス、１２は出力リアクトルである。
【０００３】
次に動作について説明する。
図５において、高速半導体スイッチ９−１〜９−４はフルブリッジインバータを構成しており、例えば、図６に示されるような制御信号Ｇ１，Ｇ２，Ｇ３，Ｇ４によって駆動されており、インバータの出力Ｖｏｕｔには矩形の高周波電圧が発生する。Ｖｏｕｔは高周波トランス１１によって昇圧され、出力リアクトル１２を通して誘電体コンデンサ７及び放電抵抗８の直列回路からなる放電負荷に供給される。出力リアクトル１２と誘電体コンデンサ７によって出力電流の高周波成分が除去され、ほぼ正弦波の電流Ｉｄが放電負荷に流れて放電を形成する。放電が形成されると放電空間に封入されているガスが励起され、外部に設けられたミラー４，５によってレーザ発振を得る。レーザ発振で得られたレーザ光６は加工などに用いられる。通常、出力リアクトル１２は高周波トランス１１の漏れインダクタンスを利用する場合が多い。
【０００４】
加工対象にもよるが、微細な精度を要求される場合には、図７に示すようにエネルギー強度が高くて短いパルス幅のレーザ光６を求められることが多い。エネルギー強度の高いレーザ光６を得るためには、放電空間に大きな電流を流す必要が生ずる。放電負荷のインピーダンスは容量性であるため放電空間に大きな電流を流す場合、図８に示すように周波数が高いほど誘電体コンデンサ７に印加される電圧は小さくなる。図８（ａ），（ｂ）に示すように、同じ電流Ｉｄを流すために必要な電圧Ｖｃは、同図（ｂ），（ｄ）に示すように周波数が高いほど小さい。
【０００５】
今、誘電体２の厚みが一定の場合には、誘電体２に印加される電圧が耐圧以下となるように設計されるから、大きな電流を流そうとすれば周波数を上げざるを得ない。一方、周波数を増加すると負荷に流れる電流は放電抵抗８よりむしろ出力リアクトル１２の大きさによって制限を受ける。出力リアクトル１２が大きい場合、電流が十分に立ち上がらないうちに立ち下がるから、結果的に大きな電流を流せない。先にも述べたように、出力リアクトル１２は高周波トランス１１の漏れインダクタンスで形成することが多いため、トランスの構造上漏れインダクタンスをゼロにすることはできないから、必然的に出力リアクトル１２の最小値も決まり、その結果流し得る電流の大きさも制限される。
【０００６】
トランスの漏れインダクタンスは巻き数比の２乗に比例するため、２次側が高圧の場合には、出力リアクトル１２の大きさも大きくなる。その結果、周波数にも上限が発生し、ひいては誘電体コンデンサ７の耐圧の面から、レーザ光６のエネルギー強度にも上限が生ずる。そのため、高周波トランス１１を用いた従来のレーザ用電源装置では、レーザ光のエネルギー強度を高くすることができず、微細加工には適用できない。そこで、高周波トランス１１を用いないでレーザ用電源装置を構成する提案がなされ、本願出願人より特許出願がなされた（特願平１０−１６８４９８）。
【０００７】
図９は、高周波トランスを用いないレーザ用電源装置の例を示す構成図であり、図において、１３は４個（Ｓ１〜Ｓ４）の高電圧スイッチ、１６は直流電圧の高圧電源、１７は制御回路である。高電圧スイッチ１３は、Ｓ１〜Ｓ４にてフルブリッジインバータを構成し、高速半導体スイッチ１３ａを複数直列接続した構成からなり、全体として耐圧を稼いでいる。また、各高電圧スイッチ１３を構成する複数の高速半導体スイッチ１３ａの制御端子同士は接続されている。
【０００８】
次に動作について説明する。図１０は、図９の各部における信号のタイミングチャートである。制御回路１７には、周波数ｆｐでパルス幅τｐの周期信号が入力されて、互いに９０度の位相差の高周波信号Ｌｐ，Ｌｎを出力する。高電圧スイッチ１３（Ｓ１〜Ｓ４）それぞれの高速半導体スイッチ１３ａの群には、互いに絶縁された同じ制御信号Ｌｐ又はＬｎが入力される。すなわち、制御回路１７から出力される制御信号ＬｐはＳ１及びＳ２に入力され、制御回路１７から出力される制御信号ＬｎはＳ３及びＳ４に入力される。
【０００９】
これらの制御信号Ｌｐ，Ｌｎによって、直流電圧を交流電圧Ｖｏｕｔに変換する。したがって昇圧トランスは不要となり、高電圧スイッチ１３で構成されるフルブリッジインバータの出力端から負荷までのインダクタンスは、ほぼ挿入する出力リアクトル１２によって決まる。出力リアクトル１２は十分に小さく選定できるから、インバータの周波数を高くすることができ、放電電力を大きくすることができ、結果的にレーザ出力強度も大きくできる。
【００１０】
図１１は高速半導体スイッチ１３ａの詳細図である。図において、３０はＭＯＳＦＥＴ、３３はスナバダイオード、３４はスナバコンデンサ、３５は抵抗値Ｒｐのスナバ抵抗、３６はゼナ電圧Ｖｚのゼナダイオード、３７は抵抗値Ｒｚ２のクランパゲート抵抗、３８は抵抗値Ｒｚ１のクランパ抵抗、３９はクランパＦＥＴである。
【００１１】
次に動作について説明する。
スナバダイオード３３とスナバコンデンサ３４及びスナバ抵抗３５の並列回路とは、各ステージのターンオンやターンオフ時の同期ずれ不良によって発生する過電圧を吸収するものである。詳細については、文献（電気学会論文誌Ｄ−１１３巻１号）に記載されている。まず、スナバコンデンサ３４とスナバ抵抗３５との積は、パルス周波数に対して十分に大きく選定されているので、スナバコンデンサ３４の電圧はおおよそ直流電圧が印加されている。図１２はスナバ回路の有無によってターンオンの遅れによる影響を比較する波形図である。
【００１２】
図１２（ａ）はスナバ回路がない場合であり、例えば特定のステージＱｎのみがτｄだけターンオンが遅れたとすると、Ｑｎの電圧Ｖｑｎには過電圧が発生する。図１２（ｂ）はスナバ回路がある場合であり、Ｑｎがτｄだけターンオンが遅れても、スナバコンデンサ３４が電圧を吸収するため、電圧上昇ΔＶはわずかとなる。電圧上昇は、スナバコンデンサ３４の容量値を大きく選んでおくことにより小さくできる。上昇したスナバコンデンサ３４の電圧ΔＶは、出力パルスの休止期間でスナバ抵抗３５を通して放電し、やがて元に戻る。
【００１３】
ここで、スナバ抵抗３５を小さくしておけば、スナバコンデンサ３４の放電能力が高められるため、電圧上昇ΔＶが大きい場合でもすぐに元に戻るのでより信頼性が高まる。しかし、スナバ抵抗３５を小さくすると同期ずれが発生しないステージでも、常に大きな損失が発生することになる。これを改善するために設けられているものが、ゼナダイオード３６、クランパゲート抵抗３７、クランパ抵抗３８、クランパＦＥＴ３９であり、スナバコンデンサ３４の電圧が高ければ高いほど、放電能力が大きくなる回路を構成している。
【００１４】
図１３は、スナバ抵抗３５に流れる電流ｉｓ１、クランパ抵抗３８に流れる電流ｉｚ１、スナバコンデンサ３４から放電する電流ｉｘをスナバコンデンサ３４の電圧に対して示したものである。ここで先に述べたように、スナバコンデンサ３４の電圧はほぼ直流である。電圧が増加し、ゼナダイオード３６の降伏電圧Ｖｚと一致すると、クランパＦＥＴ３９のゲートに電圧が印加されるので、クランパ抵抗３８とクランパＦＥＴ３９の直列回路に電流が急激に流れ始める（クランパＦＥＴ３９が電圧増幅器の役目を果たす）ため、スナバコンデンサ３４からの放電電流が増加する。
【００１５】
例えば、ゼナダイオード３６の降伏電圧Ｖｚの値を、各ステージに均等に分圧した分圧電圧（すなわち直流電圧Ｅａを直列数で除算した電圧）より少し小さく選定しておくと、分圧電圧の少し手前でスナバコンデンサ３４に放電電流が急激に流れ始め、分圧電圧辺りでは大きな放電電流が得られる。すなわち、分圧電圧においてはスナバコンデンサ３４の放電能力が大きくなるため、同期ずれが繰り返し生じても、またひどい同期ずれが発生しても、スナバコンデンサ３４の電圧が定常的に上昇しなくなり、ＭＯＳＦＥＴ３０の破壊が防止できる。例えば、相当ひどい同期ずれが発生した場合を考えると、スナバコンデンサ３４の電圧が定常的に上昇しようとするが、上昇すればするほどスナバコンデンサ３４の電流が増加するため、結果的にはそれほど上昇しないですむ。
【００１６】
この上昇の特性はクランパ抵抗３８に依存することは明らかである。もし、クランパ抵抗３８をゼロとし、ゼナダイオード３６の降伏電圧Ｖｚを分圧電圧に合せれば、確実にスナバコンデンサ３４の放電能力が高くなるが、クランパＦＥＴ３９に分圧電圧だけの電圧が印加されることになる。このように、クランパＦＥＴ３９にクランパ抵抗３８を直列に接続することにより、クランパＦＥＴ３９の耐圧を小さく設定できるにも係わらず、スナバコンデンサ３４の放電能力を分圧電圧以上に高めることができるから、装置の信頼性が増加すると共に低コストが実現できる。
【００１７】
上記のようなスナバ回路の放電能力は、スナバコンデンサ３４の直流平均電圧に依存することは、上記の説明から明らかである。すなわち、スナバコンデンサ３４の直流平均電圧をＶｍｅａｎとすると、そのときの１秒間当たりの放出可能最大電荷量Ｑｏｕｔｍａｘは
Ｑｏｕｔｍａｘ＝Ｖｍｅａｎ／Ｒｐ＋（Ｖｍｅａｎ−Ｖｚ）／Ｒｚ１（１）
となる。また、同期ずれにより１秒間当たりに流入する電荷量Ｑｉｎｍａｘは、制御回路１７に入力されるパルス信号Ｔｐの繰り返し周波数をｆｐ，パルス幅をτｐ，直流電圧Ｅａをスイッチングする高周波信号のキャリア周波数をｆｃ，スイッチング時の瞬時電流値をＩｐとすると、
Ｑｉｎｍａｘ＝（τｐ／ｆｃ）×ｆｐ×Ｉｐ×τｄ                （２）
となる。（１）式と（２）式とが一致する点まで、Ｖｍｅａｎが上昇することになる。ただし、Ｖｍｅａｎが分圧電圧より小さい場合は、ほぼ分圧電圧になる。このように、スナバコンデンサ３４の平均電圧Ｖｍｅａｎは、τｐ、ｆｃ、ｆｐ、Ｉｐに依存し、電源電圧Ｅａや直列数に依存しない特性を有する。
【００１８】
【発明が解決しようとする課題】
しかしながら、一般に、パルス加工レーザ装置の使用条件は、入力電源の直流電圧Ｅａが低く、かつτｐ，ｆｃ，ｆｐが大きい場合、入力電源の直流電圧Ｅａが高く、かつτｐ，ｆｃ，ｆｐが小さい場合などがある。例えば、入力電源の直流電圧Ｅａが高く、かつτｐ，ｆｃ，ｆｐが小さい条件でスナバ回路を設計した場合（Ｒｐ，Ｖｚ，Ｒｚ１を大きくした場合）、入力電源の直流電圧Ｅａが低く、かつτｐ，ｆｃ，ｆｐが大きい条件では、スナバコンデンサ３４の平均電圧Ｖｍｅａｎが高くなりすぎ、それが素子の耐圧を超えると素子を破壊にいたらしめるという課題があった。
この課題を解決するために、逆に入力電源の直流電圧Ｅａが低く、かつτｐ，ｆｃ，ｆｐが大きい条件でスナバ回路を設計した場合（Ｒｐ，Ｖｚ，Ｒｚ１を小さくした場合）には、スナバコンデンサの放電能力を大きく設計することになるが、入力電源の直流電圧Ｅａが高く、かつτｐ，ｆｃ，ｆｐが小さい条件では、スナバ抵抗３５、クランパ抵抗３８、クランパＦＥＴ３９に流れる電流が大きくなるので、同期ずれがないステージでも損失が大幅に増加してしまうので採用できない。
【００１９】
この発明は上記のような課題を解決するためになされたもので、入力電源の直流電圧が低く、かつパルス幅τｐ，キャリア周波数ｆｃ，パルス繰り返し周波数ｆｐが大きい条件でも、素子の破壊を防止することを目的とする。
また、この発明は、スナバコンデンサの平均電圧の増加を抑制して、素子の破壊を防止することを目的とする。
【００２０】
【課題を解決するための手段】
この発明に係るレーザ用電源装置は、制御端子に入力される制御信号に応じてオン状態又はオフ状態となる高速半導体スイッチを直列に複数接続した半導体直列回路と、この半導体直列回路を構成する複数の高速半導体スイッチを複数の群に分割して各群ごとの制御端子を接続した接続手段と、各半導体直列回路における少なくとも１つの群の高速半導体スイッチを一定時間スイッチングさせる高周波信号及び他の群の高速半導体スイッチを一定時間オン状態にするオン信号を生成して高周波信号を入力する群とオン信号を入力する群とを一定周期ごとに切り替えて接続手段によって接続された各群ごとの制御端子に入力する信号生成手段と、複数の半導体直列回路によって構成され信号生成手段からの高周波信号により直流電圧を高周波の交流電圧に変換して一対の誘電体に与えてこの一対の誘電体間に存在するガス空間に高周波放電を形成させてガスを励起してレーザ発振を得るインバータ回路とを有するものである。
【００２１】
この発明に係るレーザ用電源装置は、スナバコンデンサ及びスナバ抵抗の並列回路とこの並列回路に直列に接続されたダイオードとで構成され各高速半導体スイッチの両端に接続されたスナバ回路並びにスナバコンデンサに並列に接続された放電回路を有するものである。
【００２２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１におけるレーザ用電源装置の構成図であり、図において、２０は誘電体のキャパシタを示す誘電体コンデンサ、２１は放電部の等価抵抗を示す放電抵抗、２２は出力リアクトル、２３は制御端子に入力される制御信号に応じてオン状態又はオフ状態となる高速半導体スイッチを直列に複数接続した高電圧スイッチ（半導体直列回路）、２３ａは高速半導体スイッチ、２４は高圧電源からなる直流電圧、２５は制御回路（信号生成手段）、２６，２７は切替スイッチ（信号生成手段）、２８は高電圧スイッチ２３と切替スイッチ２６，２７とを接続する接続線（接続手段）である。なお、高電圧スイッチ２３は、４個（Ｓ１〜Ｓ４）にてフルブリッジインバータ（インバータ回路）を構成し、高電圧スイッチ２３を構成する複数の高速半導体スイッチ２３ａによって、直流電圧Ｅａをその直列数で分圧した分圧電圧が各高速半導体スイッチ２３ａに印加されるので、その分だけ直流電圧Ｅａを高くでき、全体として耐圧を稼いでいる。この場合において、直流電圧Ｅａは低く設定されている。
なお、各高速半導体スイッチ２３ａの３つの素子の各内部構成は、図１１に示したものと同じであるので説明は省略する。
【００２３】
図１に示すように、接続線２８は、各高電圧スイッチ２３（Ｓ１〜Ｓ４）を構成する６個の高速半導体スイッチ２３ａを、３個の高速半導体スイッチ２３ａからなる２つの群に分割して、各群ごとの制御端子同士を接続している。そして、切替スイッチ２６の端子Ｃ１はＳ１及びＳ２の上部（一方）の群の制御端子へのライン１ａ，２ａに接続され、端子Ｃ２はＳ３及びＳ４の上部の群の制御端子へのライン３ａ，４ａに接続されている。同様に、切替スイッチ２７の端子Ｃ１はＳ１及びＳ２の下部（他方）の群の制御端子へのライン１ｂ，２ｂに接続され、端子Ｃ２はＳ３及びＳ４の下部の群の制御端子へのライン３ｂ，４ｂに接続されている。また、切替スイッチ２６及び切替スイッチ２７の端子Ａ１はともに制御回路２５の出力端子Ｌｐに接続されている。同様に、切替スイッチ２６及び切替スイッチ２７の端子Ａ２はともに制御回路２５の出力端子Ｌｎに接続されている。
【００２４】
次に動作について説明する。
図２は、図１の各部における信号のタイミングチャートである。制御回路２５には、パルス繰り返し周波数ｆｐ（周期１／ｆｐ）でパルス幅がτｐのパルス信号Ｔｐが入力され、高周波信号Ｌｐ，Ｌｎがそれぞれ出力端子Ｌｐ，Ｌｎから切替スイッチ２６，２７に出力される。切替スイッチ２６，２７には、パルス信号Ｔｐに同期した同じ周期の切替信号Ｃｐが入力されて、切替スイッチ２６，２７の端子Ｃ１，Ｃ２を端子Ａ１，Ａ２又は端子Ｂ１，Ｂ２に択一的に接続する。また、切替スイッチ２６及び切替スイッチ２７の端子の端子Ｂ１，Ｂ２のすべてには、ハイレベル信号Ｈが常時入力されている。
【００２５】
この結果、図２に示すように、切替信号Ｃｐがハイレベルの期間Ａでは、Ｓ１及びＳ２の上部の群の制御端子へのライン１ａ，２ａには高周波信号Ｌｎが入力され、Ｓ３及びＳ４の上部の群の制御端子へのライン３ａ，４ａには高周波信号Ｌｐが入力される。また、Ｓ１及びＳ２の下部の群の制御端子へのライン１ｂ，２ｂ及びＳ３及びＳ４の下部の群の制御端子へのライン３ｂ，４ｂには、ハイレベル信号Ｈが入力される。次に、切替信号Ｃｐがローレベルの期間Ｂでは、Ｓ１及びＳ２の下部の群の制御端子へのライン１ｂ，２ｂには高周波信号Ｌｎが入力され、Ｓ３及びＳ４の下部の群の制御端子へのライン３ｂ，４ｂには高周波信号Ｌｐが入力される。また、Ｓ１及びＳ２の上部の群の制御端子へのライン１ａ，２ａ及びＳ３及びＳ４の上部の群の制御端子へのライン３ａ，４ａには、ハイレベル信号Ｈが入力される。
【００２６】
したがって、切替信号Ｃｐがハイレベルの期間Ａ及びローレベルの期間Ｂにおいて、各高電圧スイッチ２３（Ｓ１〜Ｓ４）の２つの群のうち１つの群は常時スイッチング状態となり、４個の高電圧スイッチ２３で構成されるインバータ回路からは、キャリア周波数ｆｃの高周波の交流信号Ｖｏｕｔが出力リアクトル２２を介して誘電体コンデンサ２０及び放電抵抗２１からなる放電負荷に供給される。
【００２７】
このように、この実施の形態１によれば、期間Ａでは、Ｓ１のうちの上部の群の制御端子のライン１ａには、フルブリッジインバータ用の高周波信号Ｌｎが入力されている。この期間Ａに、Ｓ１のうちの下部の群の制御端子のライン１ｂにはハイレベル信号Ｈが入力され常に導通状態となる。他のＳ２〜Ｓ４についても同様の入力信号形態となる。このとき、Ｓ１の半分のステージによって直流電圧Ｅａをオン・オフすることになるが、この使用条件の場合Ｅａは低く設定されているため耐圧的には問題ない。次に期間Ｂになると、切替スイッチ２６，２７によって、高周波信号ＬｎはＳ１の下部の群の制御端子のライン１ｂに入力され、ハイレベル信号ＨはＳ１の上部の群の制御端子のライン１ａに入力され、下部の群の高速半導体スイッチがオン・オフし、上部の群の高速半導体スイッチは導通状態のままとなる。
【００２８】
このような信号の入れ替えを行うことによって、パルスの出力数（Ｔｐの周波数）の半分しか各高電圧スイッチ２３のステージはスイッチングする必要がなくなる。これにより、入力電源の直流電圧Ｅａが低く、かつパルス幅τｐ，キャリア周波数ｆｃ，パルス周波数ｆｐが大きい条件でも、素子の破壊を防止するという効果がある。また、スナバコンデンサの平均電圧の増加を抑制して、素子の破壊を防止するという効果がある。
【００２９】
なお、上記実施の形態１においては、各高電圧スイッチ２３を構成する複数の高速半導体スイッチ２３ａを２つの群に分割するようにしたが、３分割以上に構成すればより少ないスイッチング回数となる。もちろんこのときは、直流電圧Ｅａを保持しうる個数の高速半導体スイッチ２３ａを直列に接続する必要がある。
【００３０】
【発明の効果】
以上のように、この発明によれば、レーザ用電源装置を、制御端子に入力される制御信号に応じてオン状態又はオフ状態となる高速半導体スイッチを直列に複数接続した半導体直列回路と、この半導体直列回路を構成する複数の高速半導体スイッチを複数の群に分割して各群ごとの制御端子を接続した接続手段と、各半導体直列回路における少なくとも１つの群の高速半導体スイッチを一定時間スイッチングさせる高周波信号及び他の群の高速半導体スイッチを一定時間オン状態にするオン信号を生成して高周波信号を入力する群とオン信号を入力する群とを一定周期ごとに切り替えて接続手段によって接続された各群ごとの制御端子に入力する信号生成手段と、複数の半導体直列回路によって構成され信号生成手段からの高周波信号により直流電圧を高周波の交流電圧に変換して一対の誘電体に与えてこの一対の誘電体間に存在するガス空間に高周波放電を形成させてガスを励起してレーザ発振を得るインバータ回路とを有する構成にしたので、入力電源の直流電圧が低く、かつパルス幅、キャリア周波数、パルス周波数が大きい条件でも、素子の破壊を防止するという効果がある。
【００３１】
この発明によれば、レーザ用電源装置において、スナバコンデンサ及びスナバ抵抗の並列回路とこの並列回路に直列に接続されたダイオードとで構成され各高速半導体スイッチの両端に接続されたスナバ回路並びにスナバコンデンサに並列に接続された放電回路を有するように構成したので、スナバコンデンサの平均電圧の増加を抑制して、素子の破壊を防止するという効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１におけるレーザ用電源装置の構成図である。
【図２】  図１の各部における信号のタイミングチャートである。
【図３】  従来のレーザ装置の構成図である。
【図４】  図３における誘電体と放電部との等価回路を示す図である。
【図５】  高周波電源の詳細図である。
【図６】  従来のレーザ用電源装置の動作を示す波形図である。
【図７】  レーザ加工の特性を示す波形図である。
【図８】  放電部の容量に掛かる電圧を示す波形図である。
【図９】  従来の高周波トランスを用いないレーザ用電源装置の構成図である。
【図１０】  図９の各部における信号のタイミングチャートである。
【図１１】  高速半導体スイッチの詳細図である。
【図１２】  スナバコンデンサの有無の相違による信号の比較を示す波形図である。
【図１３】  図１１のクランパ回路の動作を示す特性図である。
【符号の説明】
２０  誘電体コンデンサ、２１  放電抵抗、２２  出力リアクトル、２３  高電圧スイッチ（半導体直列回路）、２３ａ  高速半導体スイッチ、２４  直流電圧、２５  制御回路（信号生成手段）、２６，２７  切替スイッチ（信号生成手段）、２８  接続線（接続手段）。
【図１】
0003961201.tif 000002
【図２】
0003961201.tif 000003
【図３】
0003961201.tif 000004
【図４】
0003961201.tif 000005
【図５】
0003961201.tif 000006
【図６】
0003961201.tif 000007
【図７】
0003961201.tif 000008
【図８】
0003961201.tif 000009
【図９】
0003961201.tif 000010
【図１０】
0003961201.tif 000011
【図１１】
0003961201.tif 000012
【図１２】
0003961201.tif 000013
【図１３】
0003961201.tif 000014