(57)【特許請求の範囲】
【請求項１】
ディジタル出力信号をアナログ出力信号に変換して出力するアナログ信号出力部と、
受信したアナログ入力信号をディジタル入力信号に変換するアナログ信号入力部と、
該アナログ信号出力部から該アナログ信号入力部へ該アナログ出力信号を該アナログ入力信号として供給する信号経路を形成するスイッチ回路と、
該信号経路を介して該アナログ信号出力部から出力オフセットを該アナログ信号入力部へ供給することにより該出力オフセットと入力オフセットとを含んだ該ディジタル入力信号を検出し、該検出されたディジタル入力信号から求めた該出力オフセット及び該入力オフセットに応じて該アナログ信号出力部及び該アナログ信号入力部それぞれのオフセットを相殺するオフセット調整制御回路
を含むことを特徴とする集積回路。
【請求項２】
該アナログ信号出力部は、
該ディジタル出力信号をアナログに変換するＤＡ変換器と、
該ＤＡ変換器の出力に入力が接続される第１のローパスフィルタと、
該第１のローパスフィルタの出力に入力が接続され該アナログ出力信号を出力する第１の電子ボリュームを含み、該アナログ信号入力部は、
該アナログ入力信号を受け取る第２のローパスフィルタと、
該第２のローパスフィルタの出力に入力が接続される第２の電子ボリュームと、
該第２の電子ボリュームの出力に入力が接続され該ディジタル入力信号を出力するＡＤ変換器を含むことを特徴とする請求項１記載の集積回路。
【請求項３】
該オフセット調整制御回路は、該信号経路を介して該アナログ信号出力部から出力オフセットを該アナログ信号入力部へ供給した場合の該ディジタル入力信号を、該第１の電子ボリュームを第１のボリュームに設定した状態と該第１の電子ボリュームを第２のボリュームに設定した状態とで測定し、該測定結果に基づいて該出力オフセット及び該入力オフセットを求めることを特徴とする請求項２記載の集積回路。
【請求項４】
該アナログ出力信号及び該アナログ入力信号は各々差動信号であり、該スイッチ回路は該アナログ出力信号をそのまま該アナログ入力信号として供給する第１の信号経路と該アナログ出力信号を反転して該アナログ入力信号として供給する第２の信号経路とを形成可能であり、該オフセット調整制御回路は該第１の信号経路で検出した該ディジタル入力信号と該第２の信号経路で検出した該ディジタル入力信号とから該出力オフセット及び該入力オフセットを求めることを特徴とする請求項１記載の集積回路。
【請求項５】
該アナログ出力信号及び該アナログ入力信号は各々差動信号であり該スイッチ回路は該差動信号のシグナルグラウンドを受け取り該アナログ信号入力部に供給する信号経路を形成可能であることを特徴とする請求項１記載の集積回路。
【請求項６】
該スイッチ回路は該アナログ出力信号の差動信号の一方と該シグナルグラウンドとを該アナログ入力信号として供給する第１の信号経路と該アナログ出力信号の差動信号の該一方と該シグナルグラウンドとを反転して該アナログ入力信号として供給する第２の信号経路とを形成可能であり、該オフセット調整制御回路は該第１の信号経路で検出した該ディジタル入力信号と該第２の信号経路で検出した該ディジタル入力信号とから差動信号の該一方の該出力オフセット及び該入力オフセットを求めることを特徴とする請求項５記載の集積回路。
【請求項７】
該アナログ信号出力部及び該アナログ信号入力部は各々複数の信号に対応する複数の信号系を含み、該スイッチ回路は該複数の信号系の各々に対して該アナログ信号出力部から該アナログ信号入力部へアナログ出力信号をアナログ入力信号として供給する信号経路を形成することを特徴とする請求項１記載の集積回路。
【請求項８】
該スイッチ回路は、該アナログ信号出力部の該複数の信号系の第１の信号系の信号と第２の信号系の信号とを該アナログ信号入力部の該複数の信号系の１つの信号系に差動信号として供給する経路を形成することを特徴とする請求項７記載の集積回路。
【請求項９】
ディジタル出力信号をアナログ出力信号に変換するアナログ信号出力部と、
アナログ入力信号をディジタル入力信号に変換するアナログ信号入力部と、
該アナログ信号出力部から該アナログ信号入力部へ該アナログ出力信号を該アナログ入力信号として供給する第１の信号経路と、該アナログ信号出力部から該アナログ信号入力部へ該アナログ出力信号を反転して該アナログ入力信号として供給する第２の信号経路と、該アナログ信号出力部の該アナログ出力信号と該アナログ信号入力部の該アナログ入力信号とを分離して該アナログ出力信号を外部に出力し該アナログ入力信号を外部から受信する第３の信号経路との何れかを選択するスイッチ回路
を含むことを特徴とする集積回路。
【請求項１０】
該第１の信号経路を用いて該アナログ信号出力部から出力オフセットを該アナログ信号入力部へ供給して第１のディジタル入力信号を検出し、該第２の信号経路を用いて該アナログ信号出力部から出力オフセットを該アナログ信号入力部へ供給して第２のディジタル入力信号を検出し、該第１のディジタル入力信号と該第２のディジタル入力信号とからアナログ信号出力部の出力オフセット及び該アナログ信号入力部の入力オフセットとを求めるオフセット調整制御回路を更に含むことを特徴とする請求項９記載の集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般にディジタル及びアナログ間で信号変換するディジタル・アナログ変換回路を備えた集積回路に関し、詳しくは自動オフセット調整機能を有するディジタル・アナログ変換回路を備えた集積回路に関する。
【従来の技術】
アナログベースバンドＬＳＩ等の信号処理回路において、ディジタル及びアナログ間で信号変換するディジタル・アナログ変換回路は、変換後の信号が所定のレベルからずれてオフセットが生じるために、このオフセットを自動的に調整する機構が必要になる。従来のオフセット自動調整機構においては、ディジタルからアナログへ変換してアナログ信号を出力する送信側とアナログ信号を受信してアナログからディジタルに変換する受信側とで、それぞれオフセット測定用のＡＤＣ（Analog to Digital Converter）及びＤＡＣ（Digital to Analog Converter）を設けることで別々にオフセット自動調整を実行する。
【０００２】
送信側では、出力差動信号の正側と負側とにそれぞれオフセット調整機構を設け、別々にオフセット自動調整を実行する。正側では、信号ＤＡ変換用のＤＡＣをコード１２８（中間点のコード）に設定して信号出力端の電位を中間電位に設定する。この際の信号出力端の電位は、実際には所望の基準電位からずれてオフセットを含んだものとなる。この信号出力端の電位をオフセット測定用ＡＤＣによりディジタルコードに変換することにより、出力端の電位を測定する。測定値のディジタルコードと基準電圧に対応するコードとを比較することで、オフセットに相当するコード差であるオフセットコードを求めることが出来る。このオフセットコードを用いて、オフセットがゼロになるように調整する。出力差動信号の負側においても同様のオフセット測定及びオフセット調整が行われる。
【０００３】
受信側では、基準電位を受信端に入力し、信号ＡＤ変換用のＡＤＣにより生成されたディジタルコードを測定する。このディジタルコードと基準コード（例えば１２８）とを比較することで、オフセットコードを求めることが出来る。このオフセットコードを用いて、オフセットがゼロになるように調整する。
【発明が解決しようとする課題】
従来のオフセット自動調整においては、上記のようにオフセット測定用としてＡＤＣを設ける必要があり、回路面積及び消費電力が増大する。また送信側でオフセット測定及びオフセット調整のシーケンスを実行すると共に、これとは独立に受信側でオフセット測定及びオフセット調整のシーケンスを実行する必要があり、オフセット調整に時間がかかるという問題がある。
【０００４】
以上を鑑みて、本発明は、オフセット自動調整に専用である回路の規模を最小限に抑えると共に、短いシーケンスでオフセット自動調整可能なディジタル・アナログ変換回路を提供することを目的とする。
【課題を解決するための手段】
本発明による集積回路は、ディジタル出力信号をアナログ出力信号に変換して出力するアナログ信号出力部と、受信したアナログ入力信号をディジタル入力信号に変換するアナログ信号入力部と、該アナログ信号出力部から該アナログ信号入力部へ該アナログ出力信号を該アナログ入力信号として供給する信号経路を形成するスイッチ回路と、該信号経路を介して該アナログ信号出力部から出力オフセットを該アナログ信号入力部へ供給することにより該出力オフセットと入力オフセットとを含んだ該ディジタル入力信号を検出し、該検出されたディジタル入力信号から求めた該出力オフセット及び該入力オフセットに応じて該アナログ信号出力部及び該アナログ信号入力部それぞれのオフセットを相殺するオフセット調整制御回路を含む。
【０００５】
上記本発明においては、アナログ信号出力部とアナログ信号入力部との間を接続する信号経路を設け、アナログ信号出力部のアナログ出力をアナログ信号入力部を介してディジタル変換することで、出力オフセットと入力オフセットとを同時に測定することが出来る。この際、条件を変えて測定を繰り返すことにより出力オフセットの測定値と入力オフセットの測定値とを分離することが可能であり、これによりアナログ信号出力部とアナログ信号入力部それぞれのオフセットを調整することが出来る。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【０００６】
図１乃至図３は、本発明によるディジタル・アナログ変換回路の第１の実施例を示す図である。
【０００７】
図１に示されるように、本発明によるディジタル・アナログ変換回路は、オフセット調整制御回路１１、ＤＡＣ１２、ローパスフィルタ（ＬＰＦ）１３、電子ボリューム（ＥＶ）１４、ローパスフィルタ（ＬＰＦ）１５、電子ボリューム（ＥＶ）１６、ＡＤＣ１７、及びスイッチ回路１８乃至２１を含む。ＤＡＣ１２、ローパスフィルタ１３、及び電子ボリューム１４等が、ディジタル信号をアナログに変換して差動出力信号ＯＵＴ＿Ｐ及びＯＵＴ＿Ｍとして出力するアナログ出力部３１を構成する。またローパスフィルタ１５、電子ボリューム１６、及びＡＤＣ１７が、差動入力信号ＩＮ＿Ｐ及びＩＮ＿Ｍをアナログからディジタルに変換してディジタル信号として出力するアナログ入力部３２を構成する。例えば送受信信号処理回路に用いられる場合には、アナログ出力部３１が送信部に相当し、アナログ入力部３２が受信部に相当する。
【０００８】
オフセット調整制御回路１１は、ＤＡＣ１２とＡＤＣ１７にオフセット調整コードを供給することによりオフセットを調整する。オフセット調整制御回路１１は更に、スイッチ回路１８乃至２０に信号パス切換信号を供給することにより、スイッチ回路１８乃至２０の切換状態を制御する。またオフセット調整制御回路１１は、オフセット自動調整時にＤＡＣ１２にスイッチ回路２１を介して接続される端子を有する。スイッチ回路１８は、差動出力信号ＯＵＴ＿Ｐ及びＯＵＴ＿Ｍにそれぞれ対応して正側のスイッチと負側のスイッチを含む。またスイッチ回路１９は、差動入力信号ＩＮ＿Ｐ及びＩＮ＿Ｍにそれぞれ対応して正側のスイッチと負側のスイッチを含む。これらのスイッチは、例えばＰＭＯＳトランジスタとＮＭＯＳトランジスタとを並列接続したトランスファーゲートで構成したアナログスイッチであってよい。
【０００９】
図１にはオフセット自動調整シーケンスの第１段階が実行される様子を示す。図２はオフセット自動調整シーケンスの第２段階が実行される様子を示し、図３はオフセット自動調整が完了した状態を示す。
【００１０】
図１に示されるように、まずオフセット調整制御回路１１がスイッチ回路１８の切換状態を制御して、電子ボリューム１４の正側及び負側の出力がスイッチ回路２０に供給されるように信号経路を接続する。またスイッチ回路２０の切換状態を制御して、スイッチ回路１８の正側スイッチの出力がスイッチ回路１９の正側スイッチに供給され、スイッチ回路１８の負側スイッチの出力がスイッチ回路１９の負側スイッチに供給されるように信号経路を接続する。また更にスイッチ回路１９の切換状態を制御して、スイッチ回路２０から供給される信号がローパスフィルタ１５に供給されるように信号経路を接続する。これによって、アナログ出力部３１の正側の出力がアナログ入力部３２の正側として入力され、アナログ出力部３１の負側の出力がアナログ入力部３２の負側の入力とされる。
【００１１】
また更にオフセット調整制御回路１１は、ＤＡＣ１２にスイッチ回路２１を介して電位０を出力する。この電位０が、ＤＡＣ１２、ローパスフィルタ１３、及び電子ボリューム１４を介して、電子ボリューム１４の正負出力間に未調整出力オフセット量Ａとして現れる。なおこの際、オフセット調整制御回路１１からＤＡＣ１２及び１７へ供給するオフセット調整コードは０としておく。
【００１２】
未調整出力オフセット量Ａは、そのままローパスフィルタ１５に入力される。この未調整出力オフセット量Ａに、ローパスフィルタ１５及び電子ボリューム１６の未調整入力オフセットＢが加算され、ＡＤＣ１７の出力コードＸは未調整出力オフセット量Ａと未調整入力オフセットＢとの和であるＢ＋Ａとなる。
【００１３】
次に図２に示されるように、オフセット調整制御回路１１がスイッチ回路１８の切換状態を制御して、電子ボリューム１４の正側及び負側の出力がスイッチ回路２０に供給されるように信号経路を接続する。またスイッチ回路２０の切換状態を制御して、スイッチ回路１８の正側スイッチの出力がスイッチ回路１９の負側スイッチに供給され、スイッチ回路１８の負側スイッチの出力がスイッチ回路１９の正側スイッチに供給されるように信号経路を接続する。また更にスイッチ回路１９の切換状態を制御して、スイッチ回路２０から供給される信号がローパスフィルタ１５に供給されるように信号経路を接続する。これによって、アナログ出力部３１の正側の出力がアナログ入力部３２の負側として入力され、アナログ出力部３１の負側の出力がアナログ入力部３２の正側の入力とされる。
【００１４】
この場合、未調整出力オフセット量Ａは、反転され−Ａとしてローパスフィルタ１５に入力される。この反転未調整出力オフセット量−Ａに、ローパスフィルタ１５及び電子ボリューム１６の未調整入力オフセットＢが加算され、ＡＤＣ１７の出力コードＹは反転未調整出力オフセット量−Ａと未調整入力オフセットＢとの和であるＢ−Ａとなる。
【００１５】
オフセット調整制御回路１１は、上記のようにして求めた出力コードＸ及びＹとから、
Ａ＝（Ｘ−Ｙ）／２
Ｂ＝（Ｘ＋Ｙ）／２
として未調整出力オフセット量Ａと未調整入力オフセット量Ｂを求める。
【００１６】
図３に示すように、オフセット調整制御回路１１は、ＤＡＣ１２にオフセット調整コードＡを供給して出力オフセットを相殺し、またＡＤＣ１７にオフセット調整コードＢを供給して入力オフセットを相殺する。またこの際スイッチ回路２１は、オフセット調整制御回路１１をＤＡＣ１２から切離して、外部から供給されるディジタル信号をＤＡＣ１２に供給する。オフセット調整制御回路１１は、スイッチ回路１８を制御して、電子ボリューム１４の出力がアナログ出力部３１の差動出力信号ＯＵＴ＿Ｐ及びＯＵＴ＿Ｍとして出力されるように経路を接続する。またスイッチ回路１９を制御して、アナログ入力部３２への差動入力信号ＩＮ＿Ｐ及びＩＮ＿Ｍがローパスフィルタ１５に供給されるように経路を接続する。これにより、オフセット調整されたアナログ信号をアナログ出力部３１から出力すると共に、アナログ入力部３２における変換後のディジタル信号をオフセット調整することが出来る。
【００１７】
以上のように、本発明においては、アナログ出力部３１とアナログ入力部３２との間を接続する信号経路を設け、アナログ出力部３１の出力をアナログ入力部３２を介してディジタル変換することで、出力オフセットと入力オフセットとを同時に測定することが出来る。この際、条件を変えて測定を繰り返すことにより出力オフセットの測定値と入力オフセットの測定値とを分離し、それぞれのオフセットを調整することが可能になる。
【００１８】
図４乃至図６は、本発明によるディジタル・アナログ変換回路の第２の実施例を示す図である。図４乃至図６において、図１乃至図３と同一の要素は同一の番号で参照され、その説明は省略される。
【００１９】
図４に示されるように、第２実施例によるディジタル・アナログ変換回路は、第１実施例のオフセット調整制御回路１１の代わりに、オフセット調整制御回路１１Ａを含む。オフセット調整制御回路１１Ａは、電子ボリューム１４と電子ボリューム１６にオフセット調整コードを供給することによりオフセットを調整する。オフセット調整制御回路１１Ａは更に、スイッチ回路１８及び１９に信号パス切換信号を供給することにより、スイッチ回路１８及び１９の切換状態を制御する。またオフセット調整制御回路１１Ａは、オフセット自動調整時にＤＡＣ１２にスイッチ回路２１を介して接続される端子を有する。
【００２０】
図４にはオフセット自動調整シーケンスの第１段階が実行される様子を示す。図５はオフセット自動調整シーケンスの第２段階が実行される様子を示し、図６はオフセット自動調整が完了した状態を示す。
【００２１】
図４に示されるように、まずオフセット調整制御回路１１がスイッチ回路１８の切換状態を制御して、電子ボリューム１４の正側の出力がスイッチ回路１９の正側のスイッチに供給され、電子ボリューム１４の負側の出力がスイッチ回路１９の負側のスイッチに供給されるように信号経路を接続する。また更にスイッチ回路１９の切換状態を制御して、スイッチ回路１８から供給される信号がローパスフィルタ１５に供給されるように信号経路を接続する。これによって、アナログ出力部３１の正側の出力がアナログ入力部３２の正側として入力され、アナログ出力部３１の負側の出力がアナログ入力部３２の負側の入力とされる。
【００２２】
この際、オフセット調整制御回路１１Ａは、電子ボリューム１４及び１６の増幅率を１に設定しておく。またオフセット調整制御回路１１Ａから電子ボリューム１４及び１６へ供給するオフセット調整コードは０としておく。
【００２３】
電子ボリューム１４の出力に現れる未調整出力オフセット量Ａは、そのままローパスフィルタ１５に入力される。この未調整出力オフセット量Ａに、ローパスフィルタ１５及び電子ボリューム１６の未調整入力オフセットＢが加算され、ＡＤＣ１７の出力コードＸは未調整出力オフセット量Ａと未調整入力オフセットＢとの和であるＢ＋Ａとなる。
【００２４】
次に図５に示されるように、スイッチ回路１８及び１９の切換状態は図４の状態のままで、オフセット調整制御回路１１Ａが電子ボリューム１４の増幅率をｋに設定する。この場合、電子ボリューム１４の出力において未調整出力オフセット量はｋＡとなり、ローパスフィルタ１５に入力される。この反転未調整出力オフセット量ｋＡに、ローパスフィルタ１５及び電子ボリューム１６の未調整入力オフセットＢが加算され、ＡＤＣ１７の出力コードＹはＢ＋ｋＡとなる。
【００２５】
オフセット調整制御回路１１は、上記のようにして求めた出力コードＸ及びＹとから、
Ａ＝（Ｘ−Ｙ）／（１−ｋ）
Ｂ＝（ｋＸ−Ｙ）／（ｋ−１）
として未調整出力オフセット量Ａと未調整入力オフセット量Ｂを求める。
【００２６】
図６に示すように、オフセット調整制御回路１１Ａは、オフセット調整制御回路１１は、電子ボリューム１４にオフセット調整コードＡを供給して出力オフセットを相殺し、また電子ボリューム１６にオフセット調整コードＢを供給して入力オフセットを相殺する。またスイッチ回路１８、１９、及び２１を制御して、オフセット自動調整完了後の信号伝達経路を確立する。これにより、オフセット調整されたアナログ信号をアナログ出力部３１から出力すると共に、アナログ入力部３２における変換後のディジタル信号をオフセット調整することが出来る。
【００２７】
以上のように、本発明においては、アナログ出力部３１とアナログ入力部３２との間を接続する信号経路を設け、アナログ出力部３１の出力をアナログ入力部３２を介してディジタル変換することで、出力オフセットと入力オフセットとを同時に測定することが出来る。この際、条件を変えて測定を繰り返すことにより出力オフセットの測定値と入力オフセットの測定値とを分離し、それぞれのオフセットを調整することが可能になる。
【００２８】
なお上記第２の実施例においては、オフセット調整コードを電子ボリュームに供給することでオフセットを相殺する構成としたが、第１の実施例と同様にＤＡＣ及びＡＤＣにオフセット調整コードを供給することでオフセットを相殺する構成としてもよい。また逆に第１の実施例において、オフセット調整コードを電子ボリュームに供給することでオフセットを相殺する構成としてもよい。また第１及び第２の実施例において、アナログ出力部３１にＤＡＣと演算増幅器とを更に設け、オフセット調整コードをＤＡＣでアナログ信号に変換して演算増幅器に入力し、この演算増幅器により出力信号からオフセットを相殺する構成としてもよい。本発明は、オフセット調整コードに基づいてオフセットを相殺する具体的な方式について限定するものではない。
【００２９】
図７乃至図１０は、本発明によるディジタル・アナログ変換回路の第３の実施例を示す図である。図７乃至図１０において、図１乃至図３と同一の要素は同一の番号で参照され、その説明は省略される。
【００３０】
第３の実施例においては、第１の実施例のスイッチ回路２０の代わりにスイッチ回路２２及び２３が設けられ、またオフセット調整制御回路１１の代わりにオフセット調整制御回路１１Ｂが設けられる。第１及び第２の実施例では、正側と負側の間の逆相オフセットのみを考慮していたが、第３の実施例では同相オフセットも考慮する構成となっている。
【００３１】
図７に示されるように、まずオフセット調整制御回路１１Ｂがスイッチ回路１８の切換状態を制御して、電子ボリューム１４の正側の出力がスイッチ回路２２に供給され、電子ボリューム１４の負側の出力がスイッチ回路２３に供給されるように信号経路を接続する。またスイッチ回路２２の切換状態を制御して、スイッチ回路１８の正側スイッチの出力がスイッチ回路１９の正側スイッチに供給されるように信号経路を接続する。またスイッチ回路２３の切換状態を制御して、シグナルグラウンドＳＧがスイッチ回路１９の負側スイッチに供給されるように信号経路を接続する。また更にスイッチ回路１９の切換状態を制御して、スイッチ回路２２及び２３から供給される信号がローパスフィルタ１５に供給されるように信号経路を接続する。これによって、アナログ出力部３１の正側の出力がアナログ入力部３２の正側として入力され、シグナルグラウンドＳＧがアナログ入力部３２の負側の入力とされる。ここでシグナルグラウンドＳＧとは、差動信号の中心電位のことであり、この電位を中心として信号が正側と負側とに所定の振幅をもって変動する。
【００３２】
また更にオフセット調整制御回路１１Ｂは、ＤＡＣ１２に電位０を出力する。これに応答して電子ボリューム１４の出力に電位が現れる。電子ボリューム１４の出力において、正側の信号のシグナルグラウンドＳＧに対するオフセットを正側未調整出力オフセット量Ａｐとし、負側の信号のシグナルグラウンドＳＧに対するオフセットを負側未調整出力オフセット量Ａｍとする。
【００３３】
ローパスフィルタ１５の入力において、正側には電子ボリューム１４の正側の出力が供給され、負側にはシグナルグラウンドＳＧが供給される。従ってローパスフィルタ１５の入力において、正側未調整出力オフセット量Ａｐが差動オフセットとして現れる。この正側未調整出力オフセット量Ａｐに、ローパスフィルタ１５及び電子ボリューム１６の未調整入力オフセットＢが加算され、ＡＤＣ１７の出力コードＸは正側未調整出力オフセット量Ａｐと未調整入力オフセットＢとの和であるＢ＋Ａｐとなる。
【００３４】
次に図８に示されるように、オフセット調整制御回路１１Ｂがスイッチ回路１８、１９、２２、及び２３の切換状態を制御して、アナログ出力部３１の正側の出力がアナログ入力部３２の負側として入力され、シグナルグラウンドＳＧがアナログ入力部３２の正側として入力されるように信号経路を接続する。従ってローパスフィルタ１５の入力において、反転した正側未調整出力オフセット量−Ａｐが差動オフセットとして現れる。この反転した正側未調整出力オフセット量−Ａｐに、ローパスフィルタ１５及び電子ボリューム１６の未調整入力オフセットＢが加算され、ＡＤＣ１７の出力コードＹはＢ−Ａｐとなる。
【００３５】
更に図８に示されるように、オフセット調整制御回路１１Ｂがスイッチ回路１８、１９、２２、及び２３の切換状態を制御して、アナログ出力部３１の負側の出力がアナログ入力部３２の負側として入力され、シグナルグラウンドＳＧがアナログ入力部３２の正側として入力されるように信号経路を接続する。従ってローパスフィルタ１５の入力において、負側未調整出力オフセット量Ａｍが差動オフセットとして現れる。この負側未調整出力オフセット量Ａｍに、ローパスフィルタ１５及び電子ボリューム１６の未調整入力オフセットＢが加算され、ＡＤＣ１７の出力コードＺはＢ＋Ａｍとなる。
【００３６】
オフセット調整制御回路１１Ｂは、上記のようにして求めた出力コードＸ、Ｙ、及びＺとから、
Ａｐ＝（Ｘ−Ｙ）／２
Ａｍ＝Ｚ−（Ｘ＋Ｙ）／２
Ｂ＝（Ｘ＋Ｙ）／２
として正側未調整出力オフセット量Ａｐ、負側未調整出力オフセット量Ａｍ、及び未調整入力オフセット量Ｂを求める。
【００３７】
図１０に示すように、オフセット調整制御回路１１Ｂは、電子ボリューム１４に正側オフセット調整コードＡｐ及び負側オフセット調整コードＡｍを供給して出力オフセットを相殺し、また電子ボリューム１６にオフセット調整コードＢを供給して入力オフセットを相殺する。またスイッチ回路１８及び１９を制御して、オフセット自動調整完了後の信号伝達経路を確立する。これにより、オフセット調整されたアナログ信号をアナログ出力部３１から出力すると共に、アナログ入力部３２における変換後のディジタル信号をオフセット調整することが出来る。
【００３８】
上記第３の実施例においては、正側の出力のオフセットと負側の出力のオフセットとをそれぞれ別々に求めるので、逆相オフセットだけでなく同相オフセットも考慮したオフセット調整か可能となり、より正確な信号レベルを実現することが出来る。
【００３９】
図１１乃至図１３は、本発明によるディジタル・アナログ変換回路の第４の実施例を示す図である。図７乃至図１０において、図１乃至図３と同一の要素は同一の番号で参照され、その説明は省略される。
【００４０】
図１１に示されるように、第４の実施例のディジタル・アナログ変換回路は、２系統のアナログ出力経路と２系統のアナログ入力経路を有する。アナログ出力部側の第２番目の経路は、ＤＡＣ４２、ローパスフィルタ４３、電子ボリューム４４、及びスイッチ回路４８を含み、またアナログ入力部側の第２番目の経路は、ローパスフィルタ４５、電子ボリューム４６、ＡＤＣ４７、及びスイッチ回路４９を含む。また更に、スイッチ回路２５乃至２８が設けられる。本実施例は、例えば直交変調による送受信の構成に対応可能なものであり、例えば第１の経路が同相成分に対応し第２の経路が直交成分に対応する。
【００４１】
図１１に示されるように、まずオフセット調整制御回路１１Ｃは、スイッチ１８−１９、２５−２８、及び４８−４９を制御することで、アナログ出力部の第１の経路の未調整出力オフセット量Ａがアナログ入力部の第１の経路に入力されると共に、アナログ出力部の第１の経路の正側と第２の経路の正側との間の未調整オフセット量Ｅがアナログ入力部の第２の経路に入力されるように信号経路を接続する。この状態でＡＤＣ１７の出力Ｘ１は、アナログ入力部の第１の経路の未調整入力オフセット量Ｂと未調整出力オフセット量Ａの和であるＢ＋Ａとなる。またＡＤＣ４７の出力Ｘ２は、アナログ入力部の第２の経路の未調整入力オフセット量Ｄと未調整オフセット量Ｅの和であるＤ＋Ｅとなる。
【００４２】
次に図１２に示されるように、オフセット調整制御回路１１Ｃは、スイッチ１８−１９、２５−２８、及び４８−４９を制御することで、アナログ出力部の第１の経路の未調整出力オフセット量Ａがアナログ入力部の第１の経路に反転して入力されると共に、アナログ出力部の第１の経路の正側と第２の経路の正側との間の未調整オフセット量Ｅがアナログ入力部の第２の経路に反転して入力されるように信号経路を接続する。この状態でＡＤＣ１７の出力Ｙ１は、アナログ入力部の第１の経路の未調整入力オフセット量Ｂと反転未調整出力オフセット量−Ａの和であるＢ−Ａとなる。またＡＤＣ４７の出力Ｙ２は、アナログ入力部の第２の経路の未調整入力オフセット量Ｄと反転未調整オフセット量−Ｅの和であるＤ−Ｅとなる。
【００４３】
更に図１３に示されるように、オフセット調整制御回路１１Ｃは、スイッチ１８、２５−２６、及び４９を制御することで、アナログ出力部の第２の経路の未調整出力オフセット量Ｃがアナログ入力部の第２の経路に入力されるように信号経路を接続する。この状態でＡＤＣ４７の出力Ｚ２は、アナログ入力部の第２の経路の未調整入力オフセット量Ｄと未調整出力オフセット量Ｃの和であるＤ＋Ｃとなる。
【００４４】
オフセット調整制御回路１１Ｃは、上記のようにして求めた出力コードＸ１、Ｘ２、Ｙ１、Ｙ２、及びＺ２とから、
Ａ＝（Ｘ１−Ｙ１）／２
Ｂ＝（Ｘ１＋Ｙ１）／２
Ｃ＝Ｚ２−（Ｘ２＋Ｙ２）／２
Ｄ＝（Ｘ２＋Ｙ２）／２
Ｅ＝（Ｘ２−Ｙ２）／２
として各オフセット量を求める。こうして求めたオフセット量をオフセット調整コードとして使用することにより、第１乃至第３の実施例と同様にアナログ出力部とアナログ入力部とでオフセットを調整することが可能となる。
【００４５】
このように第４の実施例では、アナログ出力部とアナログ入力部とがそれぞれ２系統の信号経路を有するときに、各信号経路のオフセット調整を行うと共に、第１の信号経路と第２の信号経路との間に存在するオフセットをも調整することが出来る。
【００４６】
図１４乃至図１６は、本発明によるディジタル・アナログ変換回路の第５の実施例を示す図である。図１４乃至図１６において、図１１乃至図１３と同一の要素は同一の番号で参照され、その説明は省略される。
【００４７】
図１４に示されるように、第５の実施例のディジタル・アナログ変換回路は、２系統のアナログ出力経路と２系統のアナログ入力経路を有する。本実施例は、例えば直交変調による送受信の構成に対応可能なものであり、例えば第１の経路が同相成分に対応し第２の経路が直交成分に対応する。図７に示される第３の実施例と同様に、アナログ出力部の第１の経路において、正側の信号のシグナルグラウンドＳＧに対するオフセットを正側未調整出力オフセット量Ａｐとし、負側の信号のシグナルグラウンドＳＧに対するオフセットを負側未調整出力オフセット量Ａｍとする。
【００４８】
図１４に示されるように、まずオフセット調整制御回路１１Ｄは、スイッチ１８−１９、４８−４９、及び５１−５４を制御することで、アナログ出力部の第１の経路の正側未調整出力オフセット量Ａｐがアナログ入力部の第１の経路に入力されると共に、アナログ出力部の第１の経路の負側未調整出力オフセット量Ａｍがアナログ入力部の第２の経路に反転して入力されるように信号経路を接続する。この状態でＡＤＣ１７の出力Ｘ１は、アナログ入力部の第１の経路の未調整入力オフセット量Ｂが加算されＢ＋Ａｐとなる。またＡＤＣ４７の出力Ｘ２は、アナログ入力部の第２の経路の未調整入力オフセット量Ｄが加算されＤ−Ａｍとなる。
【００４９】
次に図１５に示されるように、オフセット調整制御回路１１Ｄは、スイッチ１８−１９、４８−４９、及び５１−５４を制御することで、アナログ出力部の第１の経路の正側未調整出力オフセット量Ａｐがアナログ入力部の第１の経路に反転して入力されると共に、アナログ出力部の第１の経路の負側未調整出力オフセット量Ａｍがアナログ入力部の第２の経路に入力されるように信号経路を接続する。この状態でＡＤＣ１７の出力Ｙ１は、アナログ入力部の第１の経路の未調整入力オフセット量Ｂが加算されＢ−Ａｐとなる。またＡＤＣ４７の出力Ｙ２は、アナログ入力部の第２の経路の未調整入力オフセット量Ｄが加算されＤ＋Ａｍとなる。
【００５０】
更に図１６に示されるように、オフセット調整制御回路１１Ｄは、スイッチ１８−１９、４８−４９、及び５１−５４を制御することで、アナログ出力部の第２の経路の正側未調整出力オフセット量Ｃｐがアナログ入力部の第１の経路に入力されると共に、アナログ出力部の第２の経路の負側未調整出力オフセット量Ｃｍがアナログ入力部の第２の経路に反転して入力されるように信号経路を接続する。この状態でＡＤＣ１７の出力Ｚ１は、アナログ入力部の第１の経路の未調整入力オフセット量Ｂが加算されＢ＋Ｃｐとなる。またＡＤＣ４７の出力Ｚ２は、アナログ入力部の第２の経路の未調整入力オフセット量Ｄが加算されＤ−Ｃｍとなる。
【００５１】
オフセット調整制御回路１１Ｄは、上記のようにして求めた出力コードＸ１、Ｘ２、Ｙ１、Ｙ２、Ｚ１、及びＺ２とから、
Ａｐ＝（Ｘ１−Ｙ１）／２
Ａｍ＝（Ｙ２−Ｘ２）／２
Ｂ＝（Ｘ１＋Ｙ１）／２
Ｄ＝（Ｘ２＋Ｙ２）／２
Ｃｐ＝Ｚ１−（Ｘ１＋Ｙ１）／２
Ｃｍ＝（Ｘ２＋Ｙ２）／２−Ｚ２
として各オフセット量を求める。こうして求めたオフセット量をオフセット調整コードとして使用することにより、第１乃至第３の実施例と同様にアナログ出力部とアナログ入力部とでオフセットを調整することが可能となる。
【００５２】
このように第５の実施例では、アナログ出力部とアナログ入力部とがそれぞれ２系統の信号経路を有するときに、各信号経路において逆相オフセットだけでなく同相オフセットをも考慮したオフセット調整を行うことが出来る。
【００５３】
図１７は、送受信信号処理回路としてアナログベースバンドＬＳＩ（大規模集積回路）の概略構成を示す図である。
【００５４】
図１７の送受信信号処理回路は、例えば携帯電話等のアナログベースバンド信号部分に使用されるものであり、送信部６１、受信部６２、スイッチ部６３、オフセット調整制御回路６４、ＩＱ多重化回路６５及び６６、及び制御ユニット６７を含む。ＩＱ多重化回路６６に入力される送信信号ＴＸは同相信号成分Ｉと直交信号成分Ｑとに分離され、送信部６１に入力される。送信部６１は上記実施例で説明したアナログ出力部に対応し、供給された信号をＤＡ変換してからローパスフィルタ及び電子ボリュームを介した後、アナログ同相送信信号ＴＸＩ及びアナログ直交送信信号ＴＸＱとして外部に出力する。受信部６２は上記実施例で説明したアナログ入力部に対応し、外部からアナログ同相受信信号ＲＸＩ及びアナログ直交受信信号ＲＸＱを受け取り、ローパスフィルタ及び電子ボリュームを介した後に受信信号をＡＤ変換して、同相信号成分Ｉと直交信号成分ＱとをＩＱ多重化回路６５に供給する。ＩＱ多重化回路６５は、同相信号成分Ｉと直交信号成分Ｑとを多重化して受信信号ＲＸとして出力する。制御ユニット６７は、送受信信号処理回路の動作タイミング等を制御する。
【００５５】
スイッチ回路６３は、送信部６１のアナログ出力信号を受信部６２にアナログ入力信号として供給する信号経路を供給する。この信号経路は、上記実施例で説明したように、差動信号をそのまま供給する経路、差動信号を反転して供給する経路、差動信号の一方とシグナルグランドＳＧとを供給する経路、同相成分Ｉと直交成分Ｑとの間のオフセットを供給する経路等を提供する。オフセット調整制御回路６４は、スイッチ回路６３の切換状態を制御すると共に、スイッチ回路６３の信号経路を利用して測定した出力オフセット及び入力オフセットに応じて、送信部６１及び受信部６２のオフセット調整を行う。
【００５６】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明においては、アナログ信号出力部とアナログ信号入力部との間を接続する信号経路を設け、アナログ信号出力部のアナログ出力をアナログ信号入力部を介してディジタル変換することで、出力オフセットと入力オフセットとを同時に測定することが出来る。この際、条件を変えて測定を繰り返すことにより出力オフセットの測定値と入力オフセットの測定値とを分離することが可能であり、これによりアナログ信号出力部とアナログ信号入力部それぞれのオフセットを調整することが出来る。
【００５７】
このようにアナログ信号出力部のアナログ出力をアナログ信号入力部を介してディジタル変換して検出するので、オフセット自動調整に専用である回路の規模を最小限に抑えることが出来る。また出力オフセットと入力オフセットとを同時に測定するので、短いシーケンスでオフセット自動調整を実行することが出来る。
【図面の簡単な説明】
【図１】本発明によるディジタル・アナログ変換回路の第１の実施例を示す図である。
【図２】本発明によるディジタル・アナログ変換回路の第１の実施例を示す図である。
【図３】本発明によるディジタル・アナログ変換回路の第１の実施例を示す図である。
【図４】本発明によるディジタル・アナログ変換回路の第２の実施例を示す図である。
【図５】本発明によるディジタル・アナログ変換回路の第２の実施例を示す図である。
【図６】本発明によるディジタル・アナログ変換回路の第２の実施例を示す図である。
【図７】本発明によるディジタル・アナログ変換回路の第３の実施例を示す図である。
【図８】本発明によるディジタル・アナログ変換回路の第３の実施例を示す図である。
【図９】本発明によるディジタル・アナログ変換回路の第３の実施例を示す図である。
【図１０】本発明によるディジタル・アナログ変換回路の第３の実施例を示す図である。
【図１１】本発明によるディジタル・アナログ変換回路の第４の実施例を示す図である。
【図１２】本発明によるディジタル・アナログ変換回路の第４の実施例を示す図である。
【図１３】本発明によるディジタル・アナログ変換回路の第４の実施例を示す図である。
【図１４】本発明によるディジタル・アナログ変換回路の第５の実施例を示す図である。
【図１５】本発明によるディジタル・アナログ変換回路の第５の実施例を示す図である。
【図１６】本発明によるディジタル・アナログ変換回路の第５の実施例を示す図である。
【図１７】送受信信号処理回路としてアナログベースバンドＬＳＩの概略構成を示す図である。
【符号の説明】
１１  オフセット調整制御回路
１２  ＤＡＣ
１３  ローパスフィルタ
１４  電子ボリューム
１５  ローパスフィルタ
１６  電子ボリューム
１７  ＡＤＣ
１８、１９、２０  スイッチ回路
【図１】
0003910868.tif 000002
【図２】
0003910868.tif 000003
【図３】
0003910868.tif 000004
【図４】
0003910868.tif 000005
【図５】
0003910868.tif 000006
【図６】
0003910868.tif 000007
【図７】
0003910868.tif 000008
【図８】
0003910868.tif 000009
【図９】
0003910868.tif 000010
【図１０】
0003910868.tif 000011
【図１１】
0003910868.tif 000012
【図１２】
0003910868.tif 000013
【図１３】
0003910868.tif 000014
【図１４】
0003910868.tif 000015
【図１５】
0003910868.tif 000016
【図１６】
0003910868.tif 000017
【図１７】
0003910868.tif 000018