(57)【特許請求の範囲】
【請求項１】
周波数変調信号、すなわち最低周波数ｆｍｉｎと最高周波数ｆｍａｘとの間を変動する信号の瞬時周波数の復調回路（３０、２４、６０、２４’、２４"）であって、
当該回路は少なくとも１つの入力側（１４、１４’、１４"）を有し、
該入力側はパルス列によって形成される入力信号を受信し、
該パルス列の各パルスは上昇エッジと下降エッジを有し、
入力信号のパルスの高さは、上昇エッジまたは下降エッジの前の信号のレベルと当該上昇エッジまたは下降エッジの後の信号のレベルとの差に等しく、
当該回路（３０、２４、６０、２４’、２４"）は回路出力側（２１、３４）に信号を形成し、
該信号の時間に関する瞬時積分値は入力信号を形成するパルスの瞬時周波数に比例する値を有する形式の復調回路において、
当該回路の入力信号の各パルスエッジを少なくとも１つ高さについて時間積分し、
各積分されたエッジの高さの積分時間τは最大で１／２ｆｍａｘであり、
積分キャパシタンス（２０）を有し、該積分キャパシタンスの充電は定電流で時間τの間で行われ、これにより前記積分されたエッジの積分が行われ、
少なくとも１つの変形差動構造体（３０）を有し、該変形差動構造体は少なくとも２つの能動素子（６、７）を有し、該能動素子は対称に配置されており、
前記各能動素子は少なくとも１つの接続部を有し、
前記能動素子（７）の前記接続部（１５）の１つはユニット・ゲイン・セパレータ段（１６）からの出力を受信し、
前記ユニット・ゲイン・セパレータ段は入力側（１７）を有し、該入力側（１７）はポイントＢ（１９）と接続されており、
該ポイントＢは前記積分キャパシタンス（２０）および定電流発生器（１８）と接続されている、ことを特徴とする復調回路。
【請求項２】
前記２つの能動素子は、第１（６）と第２（７）のトランジスタであり、各トランジスタ（６、７）はエミッタ（１２、１３）、コレクタ（８、９）およびベース（１０、１１）を有する、請求項１記載の回路（３０、２４、６０、２４’、２４"）。
【請求項３】
前記接続部（１５）は、前記ユニット・ゲイン・セパレータ段（１６）からの出力を受信し、該ユニット・ゲイン・セパレータ段は前記トランジスタの１つ（７）のコレクタ（９）と接続されている、請求項２記載の回路（３０、２４、６０、２４’、２４"）。
【請求項４】
前記各トランジスタ（６、７）のエミッタ（１２、１３）は共に電流発生器（２２）の接続されている接続点（２１）に接続されている、請求項２または３記載の回路（３０、２４、６０、２４’、２４"）。
【請求項５】
前記各エミッタ（１２、１３）の共通の接続点（２１）は、当該回路（３０、６０）の出力側（２１）を形成する、請求項４記載の回路（３０、２４、６０、２４’、２４"）。
【請求項６】
当該回路（３０）はさらに電流スイッチ（２４）を有し、
該電流スイッチは入力側（３１）と出力側（３２）を有し、
前記電流スイッチ（２４）の前記入力側（３１）は前記トランジスタ（６、７）のエミッタ（１２、１３）の共通接続点に接続されており、
前記電流スイッチ（２４）の前記出力側（３２）は当該回路（３０、２４）の出力側を形成する、請求項４記載の回路（３０、２４、６０、２４’、２４"）。
【請求項７】
前記電流スイッチ（２４）は、対称に接続された２つの能動素子（２５、２６）からなる差動構造体である、請求項６記載の回路（３０、２４、６０、２４’、２４"）。
【請求項８】
前記電流スイッチ（２４）の前記２つの能動素子（２５、２６）は、それぞれベース（３１、３２）、コレクタ（３３、３４）およびエミッタ（２７、２８）を有する２つのトランジスタ（２５、２６）である、請求項７記載の回路（３０、２４、６０、２４’、２４"）。
【請求項９】
前記電流スイッチ（２４）の前記トランジスタ（２５、２６）のコレクタ（２７、２８）は相互に接続されており、その共通の接続点は電流発生器（２９）に接続されている、請求項８記載の回路（３０、２４、６０、２４’、２４"）。
【請求項１０】
電流スイッチ（２４）の前記入力側（３１）は、一方のトランジスタ（２５）のベース（３１）に形成されており、
前記出力側は他方のトランジスタ（２６）のコレクタ（３４）に形成されており、
当該他方のトランジスタ（２６）のベース（３２）は基準電圧に接続されている、請求項９記載の回路（３０、２４、６０、２４’、２４"）。
【請求項１１】
２つの差動構造体を有し、該差動構造体の各々は相互の同じ素子を有し、同じように接続されており、
前記各差動構造体（３０’、３０"）は入力側と出力側を有し、各差動構造体の出力側（３１’、３１"）は相互に接続されている、請求項１から６までのいずれか１項記載の回路（３０、２４、６０、２４’、２４"）。
【請求項１２】
２つの回路（３０’、３０"、２４’、２４"）を有し、該２つの回路の各々は同じ素子を有し、同じように接続されており、
当該各回路は入力側（１４’、１４"）と出力側（３４’、３４"）を有し、該出力側は相互に接続されている、請求項６から１０までのいずれか１項記載の回路（３０、２４、６０、２４’、２４"）。
【請求項１３】
請求項１から１２までのいずれか１項記載の回路を含む集積回路。
【請求項１４】
請求項１から１３までのいずれか１項記載の回路を共に形成する集積回路とキャパシタンス（２０）。
【請求項１５】
リミッタ回路（１）とローパスフィルタ（３）を有し、
前記リミッタ回路は周波数変調信号を受信する入力側を有し、さらに少なくとも１つの出力側（１４、１４’、１４"）にパルス列を形成し、
該パルス列の発生周波数は入力信号の瞬時周波数の関数であり、
前記ローパスフィルタ（３）は出力側と入力側を有し、
該出力側は、周波数変調信号の変調度を表す信号を送出する形式の復調器において、
請求項１から１２までのいずれか１項記載の回路を有し、
当該回路はリミッタ回路（１）の出力側（１４、１４’、１４"）におけるパルス列を受信し、ローパスフィルタ（３）に給電する、ことを特徴とする復調器。
【請求項１６】
集積回路の実現されている請求項１５記載の復調器。
【請求項１７】
集積回路に部分的に実現され、当該部分とこれに接続された少なくとも１つのキャパシタンスは共に請求項１５記載の復調回路を形成する復調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数変調信号、すなわち最低周波数ｆｍｉｎと最高周波数ｆｍａｘとの間を変動する信号の瞬時周波数の復調回路（３０、２４、６０、２４’、２４”）であって、
当該回路は少なくとも１つの入力側（１４、１４’、１４”）を有し、
該入力側はパルス列によって形成される入力信号を受信し、
該パルス列の各パルスは上昇エッジと下降エッジを有し、
入力信号のパルスの高さは、上昇エッジまたは下降エッジの前の信号のレベルと当該上昇エッジまたは下降エッジの後の信号のレベルとの差に等しく、
当該回路（３０、２４、６０、２４’、２４”）は回路出力側（２１、３４）に信号を形成し、
該信号の時間に関する瞬時積分値は入力信号を形成するパルスの瞬時周波数に比例する値を有する形式の復調回路に関する。
【０００２】
【従来の技術】
周波数変調波を復調するためには、この変調波の周波数に依存して同じ固有の持続時間とこの周波数に比例する周波数を有するパルスを発生し、このパルスを変調すべき周波数に比例するレベルを得るために統合すれば十分であることは公知である。
【０００３】
多くの装置は、この機能を実施することができる。これらの１つが図１に示されており、制限回路１を使用する。この制限回路は単安定ラッチ回路２およびローパスフィルタ３と直列に接続されている。制限回路１は周波数変調信号をクリップする。この回路は従って、２つの振幅レベルＯ／Ｅにより表される信号を送出し、この信号に基づいて単安定ラッチ回路２は、可変反復周波数の持続時間τ＝ＣSTのパルスを送出する。このパルスからローパスフィルタ３は平均値を取り出す。使用する単安定回路の性能によって、この分解能が最大動作周波数≦１０ＭＨｚに制限される。これがビデオ信号の搬送には不十分であることは明白である。
【０００４】
図１には、リミッタ１、単安定ラッチ回路２およびローパスフィルタ３のブロックに加えて、各回路の入力側と出力側の信号波形が示されている。電気量の瞬時平均値Ａ０、例えばローパスフィルタ３の出力側で取り出される電圧または電流は次式に等しい。
【０００５】
Ａ０＝Ｅτｆ  またはＡ０＝Ｉτｆ
ここでＥとＩは電気量の所定値、ｆは復調すべき周波数変調波の周波数の瞬時値である。
【０００６】
信号の瞬時平均値は信号振幅の時間に関する積分値と信号積分時間との商である。周期的信号に対しては、この値は次式により表される。
【０００７】
【数１】
0004026879.tif 000002
【０００８】
ここでＴは信号の瞬時期間であり、ｆ（ｔ）は瞬時０からＴまで測定された時間関数としての信号振幅である。
【０００９】
第２の公知の装置は２つの出力側を有するリミッタを使用する。遅延τを発生する遅延線はリミッタ段の出力側の１つに挿入されている。“ＥＸＯＲ”回路（または混合段）はその入力側の１つにリミッタからの出力を、遅延された出力を他方の入力側に受け取る。次にこの回路の出力はローパスフィルタに供給される。“ＥＸＯＲ”回路によって行われる組合せ論理演算は持続時間τ＝ＣSTのパルスの積の形を取り、したがってパルス反復周波数の逓倍の現象に有利であり、ローパスフィルタによって実行される平均値計算を促進する。従って遅延線が高性能である限りは（遅延線が同軸ケーブルまたはマイクロストリップ線からなる）、パルス処理に厳しい予防措置をとることによって高性能の周波数復調器を製作することもできる。しかしこのような解決手段はモノリシック集積回路ではとくに低周波で適さない。
【００１０】
１００ＭＨｚのオーダーの高周波に対しては、遅延線をＡＳＩＣに集積できるような形態で構成する解決手段が公知である。“High-performance integrated receiver circuit for optical fiber transmission of wideband FM video signals”,L.P. de Jong and CMCJ Hooghiemstra, IEEE Transaction on Consumer Electronics, volume CE-33 No. 3, August 1987。
【００１１】
このような遅延線の構成は、上記刊行物の第３．３章に図４と関連して記載されている。基本的に上記刊行物の図４に示されたような複数の回路は直列に接続されている。各回路は遅延τ０を生じ、全遅延時間τはｎτ０に等しい。ｎは回路の数を表す。
【００１２】
このような構成は、モノリシック形態で実現できる限りは有利である。しかし遅延時間τが直列に接続された回路素子の数によって定められてしまい、必要に応じて変更することができない。一方本発明によれば、τの値は
Ｔｍｉｎ/２
に達するように調整することができる。Ｔｍｉｎは変調によって得られる最高周波数の周期期間である。この特性は本発明にとって、とくに低周波を含む広帯域信号の観点から有利である。上記Ａ０の値はＡ０＝Ｅτｆによって得られる。ここでτは遅延時間、Ｅは例えば単安定回路によって形成されたパルスの振幅、ｆは瞬時周波数である。従ってＡ０の値は、２つの値、Ａ１＝ＥτｆｍｉｎとＡ２＝Ｅτｆｍａｘとの間にある。従ってＡ０の遅延範囲はＡ２−Ａ１＝Ｅτ（ｆｍａｘ−ｆｍｉｎ）に等しい。低搬送周波数では、ｆｍａｘとｆｍｉｎの差は減少する。この差は搬送周波数の増大関数である。本発明により達成されるτの値とは反対に
Ｔｍｉｎ/２      i.e.  １/２ｆｍａｘ
は、それがΔＡ０＝Ａ２−Ａ１の減少（これは搬送周波数の値の降下による）を補償する点まで上昇することがある。
【００１３】
【発明が解決しようとする課題】
本発明の課題は、冒頭に述べた形式の周波数復調回路を、所要の集積回路に集積することできるように構成することである。
【００１４】
【課題を解決するための手段】
この課題は冒頭に述べた復調回路において本発明により、当該回路の入力信号の各パルスエッジを少なくとも１つ高さについて時間積分し、各積分されたエッジの高さの積分時間τは最大で１／２ｆｍａｘであり、積分キャパシタンスを有し、該積分キャパシタンスの充電は定電流で時間τの間で行われ、これにより前記積分されたエッジの積分が行われ、少なくとも１つの変形差動構造体を有し、該変形差動構造体は少なくとも２つの能動素子を有し、該能動素子は対称に配置されており、前記各能動素子は少なくとも１つの接続部を有し、前記能動素子の前記接続部の１つはユニット・ゲイン・セパレータ段からの出力を受信し、前記ユニット・ゲイン・セパレータ段は入力側を有し、該入力側はポイントＢと接続されており、該ポイントＢは前記積分キャパシタンスおよび定電流発生器と接続されているように構成して解決される。
【００１５】
【発明の実施の形態】
本発明による回路は、遅延線および“ＥＸＯＲ”回路が使用される復調原理に従って動作する。しかし本発明によれば、遅延線を使用することなく遅延時間τの数学的等価が形成される。
【００１６】
本発明は、係数Ａ０＝Ｅτｆに対する表現で係数τが時間の次元を有するという事実に由来する。それ故に、形成されるいずれの信号およびその平均値は周波数に比例し、この信号を周波数変調信号の復調に使用することができる。本発明によればこのような初期復調信号は、パルス出力の上昇エッジをリミッタによって時間について積分することにより得られる。この積分は次式によって実行される。
【００１７】
【数２】
0004026879.tif 000003
【００１８】
ここで、ｔは各パルスエッジのスタート、すなわち上昇エッジからの経過時間である。従って本発明によれば、リミッタによるパルス出力のエッジ（このエッジは振幅Ｅを有する）を使用する回路が使用される。これはリミッタの出力側の信号存在を非対称積分を実行するためである。従って本発明は、周波数変調信号、すなわち最低周波数ｆｍｉｎと最高周波数ｆｍａｘとの間を変化する信号の瞬時周波数の復調回路に関し、この回路はパルス列によって形成された入力信号を受信する少なくとも１つの入力側を有し、各パルスは上昇エッジと下降エッジとを有し、入力信号のパルスの高さは上昇エッジまたは下降エッジの前の信号のレベル間の差と等しく、回路は回路の出力側に信号を形成し、この信号の時間に関する瞬時積分値は入力信号を形成するパルスの瞬時周波数に比例する値を有しており、この回路はそれぞれの入力信号パルスの少なくとも１つエッジの高さを時間に関して積分する。
【００１９】
本発明の実施例が図４に示されている。ここでは少なくとも１つの回路が使用され、この回路でパルスエッジについての積分がキャパシタンスの線形変化によって得られる。キャパシタンス変化の時間τはローパスフィルタによる信号出力の瞬時値と変調信号の瞬時周波数との比例係数である。この実施例では、本発明の回路に加えて有利にはパルス発生回路が使用され、このパルス発生回路は積分された信号出力を本発明の第１の実施例による回路の出力側から受け取り、この信号を矩形パルス列に伝送する。矩形パルス列はすべてが同じ幅と周波数を有し、これは変調波の周波数と等しいかまたはその倍数である。
【００２０】
この実施例の利点は、従来技術で公知の回路を使用できることである。また例えば温度変動による振幅ドリフトを回避するように較正することができる。
【００２１】
図６に関連する有利な実施例では、本発明による２つの回路が使用され、パルス周波数を逓倍するのに有利である。
【００２２】
本発明の複数あるうちのもっとも一般的で有利な実施例を図面に基づいて説明する。
【００２３】
【実施例】
本発明の復調器の動作原理を理解するために、以下図２と図３に関連して説明する。
【００２４】
図２は、本発明の回路の構成を従来技術と関連して概略的に示すものである。
【００２５】
本発明による非対称積分回路４は、例えば従来技術の単安定ラッチ回路に似ており、リミッタ回路１とローパスフィルタ３との間に配置されている。リミッタ回路１は入力信号ｅ1（ｔ）（図３の１に示されている）を受信する。この信号は復調すべき周波数変調波である。この波形に基づいて公知のように、リミッタ回路は信号ｅ2（ｔ）（図３の２）を形成する。この信号はローレベルとハイレベルの連続によって形成されている。
【００２６】
本発明の実施例によれば、非対称積分器は図３の３に示された信号ｅ4（ｔ）を形成する。この信号の瞬時平均値は、復調すべき信号ｅ1（ｔ）の瞬時周波数の絶対値に比例する。従来技術で信号Ａ０を形成するためにローパスフィルタ３に供給されたのはこの信号である。
【００２７】
次式による非対称積分を実行する積分回路の実施例を以下に図４と図５に関連して説明する。
【００２８】
【数３】
0004026879.tif 000004
【００２９】
図４には、リミッタ回路１とローパスフィルタ３との間に積分回路４の実施例が示されている。
【００３０】
図５は同じ尺度に、図４に示された回路の種々の回路点における信号波形を示す。信号ｅ1（ｔ）とｅ2（ｔ）はリミッタ回路１の入力と出力であり、図５の１と２にそれぞれしめされている。これらの信号は図５で、非対称積分器４に発生する種々の信号との同期を示すように図示されている。
【００３１】
図４に示された回路は変形された差動構造体３０を有する。この差動構造体３０は例えば２つのトランジスタＱ1６とＱ2７によって形成される。これらのトランジスタはそれぞれコレクタ８と９、ベース１０と１１、およびエミッタ１２と１３を有する。
【００３２】
以下の説明はＮＰＮトランジスタについて行うが、当業者であればＰＮＰトランジスタを使用する回路に容易に適合することができる。
【００３３】
差動構造体３０の２つの入力側は、それぞれのトランジスタＱ1６とＱ2７のベース１０と１１に接続されたリンク１４と１５である。トランジスタＱ1６の第１のリンク１４はリミッタ１から発生した信号ｅ２（ｔ）を受信する。変形差動構造体３０の第２のリンク１５はユニット・ゲイン・セパレータ段１６からの出力を受信する。このセパレータ段の入力側１７は、一方では電流発生器１８およびキャパシタ２０の端子１９と、他方でＱ2７の端子９と接続されている。素子１６、１８および２０によって、厳密な意味ではトランジスタＱ１６とＱ２７を含んでいるだけである差動構造体３０が変形差動構造体と称される。キャパシタンス２０は、とくに高周波の場合には物理的に存在しない。というのはこれが漂遊容量だからである。これはいわば、回路素子自体によって形成されるキャパシタンスである。キャパシタンス２０は有利には、本発明の回路を含む専用集積回路の一部を形成する。しかしこの回路の外部にあっても良い。電流発生器１８は電流Ｉ1を、キャパシタ２０の端子１９、電流発生器１８およびユニット・ゲイン・セパレータ段１６の入力側１７の共通のリンクアップポイントＢに送出する。変形差動構造体３０の出力側２１はトランジスタＱ1６とＱ2７のエミッタ１２と１３の共通の接続点２１からなる。電流発生器２２が共通の接続点２１に接続されている。電流発生器２２は強度Ｉ2の電流を送出する。この電流は電流発生器１８からの電流Ｉ1の２倍である。変形差動構造体３０は６から２２の素子によって構成される。
【００３４】
変形差動構造体３０の動作を以下説明する。この変形差動構造体３０のリンク１４は、リンク１５が入力側ｅ(-)を形成するリンク１５のループ形の入力側ｅ(+)と等価である。もちろんこのような系では、入力側ｅ(-)は妨害を受けなければリンク１４に供給される信号ｅ(+)の信頼できるコピーとなる。ここで、εの瞬時にリンクｅ(-)１５はリンクｅ(+)１４に供給される電位の正確なコピーであると仮定する。このような仮定の下で、電流発生器２２からの電流Ｉ2＝２Ｉ1はトランジスタＱ1６とＱ2７に等しく供給される。
【００３５】
トランジスタＱ2７のコレクタ９電流Ｉ(c)は同じトランジスタのエミッタ電流ＩEに等しい。したがって、電流発生器１８の電流Ｉ１はトランジスタＱ2７のコレクタ９によって吸い込まれる。
【００３６】
ｔ０の時点で正の遷移ΔＶがリミッタ回路１の出力側における信号ｅ2（ｔ）の上昇エッジの形で現れると仮定する。この遷移は変形差動構造体３０のリンクｅ(+)１４に現れる。この遷移は公知のようにトランジスタＱ1６のエミッタ１２にコピーされる。トランジスタＱ1６はフォロワ段である。キャパシタンス２０の存在によって、リンクｅ(-)１５は瞬時にはリンクｅ(+)１４に供給される電位をコピーすることができない。リンクｅ(-)１５は一時的に、ｔ０より前のローレベルを維持する。トランジスタＱ２７はそのエミッタ１３とベース１１との間に供給される正の遷移ΔＶの作用によってターンオフする。トランジスタＱ2７のターンオフにより、電流Ｉ２＝２Ｉ１は完全にトランジスタＱ１６のエミッタ１２に向けられる。トランジスタＱ2７のコレクタ９電流Ｉ(c)の値はゼロであり、電流Ｉ1はキャパシタンス２０に注入される。キャパシタンスは線形に正の電位に充電される。キャパシタンス２０の端子で降下する電圧の変動は、リンクｅ(-)１５にユニット・ゲイン・セパレータ段１６を介してリンクｅ(-)１５に伝達される。
【００３７】
時間
【００３８】
【数４】
0004026879.tif 000005
【００３９】
後に、変形差動構造体３０のリンクｅ(-)１５はリンクｅ(+)１４に供給される電位をコピーする。電流Ｉ2＝Ｉ1が再びトランジスタＱ1６とＱ2７に対して対称に割り当てられる。これによりキャパシタ２０のチャージ電流はゼロから外れる。
【００４０】
ｔ０＋Ｔ/２の時点で、信号ｅ2（ｔ）の下降エッジに相応する負の遷移ΔＶが変形差動構造体３０のリンクｅ(+)１４に供給される。使用されるトランジスタの形式と、トランジスタＱ2７のエミッタ１３にキャパシタンス２０によって蓄積された電圧のコピー現象によって、トランジスタＱ1６はターンオフする。電流発生器２２からの電流Ｉ2＝２Ｉ1はトランジスタＱ2７のエミッタ１３に完全に向けられる。トランジスタＱ2７のコレクタ９電流Ｉcの値は実質的に同じトランジスタのエミッタ電流の値Ｉeに等しい。単に電流Ｉ1を送出する電流発生器１８により、このことは外部電流がキャパシタンス２０から発するのと同じようＩ1に等しい電流によって供給されることを意味する。キャパシタンス２０は電流Ｉ1により負の電圧に放電する。キャパシタンス２０の端子での電圧の変動は正確に、一方ではトランジスタＱ2７のベース１１にリンクｅ(-)１５によって、他方ではトランジスタＱ2７のエミッタ１３に伝送される。
【００４１】
時間τ＝Ｃ・ΔＶ/Ｉ1
の後、リンクｅ(-)１５はリンクｅ(+)１４に供給される電位に達する。ネガティブフィードバックループが再び動作する。変形差動構造体３０は再び平衡状態で安定する。トランジスタＱ2７のコレクタ９電流Ｉcの値はＩ1に等しくなる。キャパシタンス２０の放電電流は消失する。サイクルが完成する。
【００４２】
それぞれアースと、キャパシタンス２０、電流発生器１８およびセパレータ段１６の入力側１７の共通の接続点Ｂとの間でそれぞれ使用可能な電圧ｅ3（ｔ）の値は図５の３に示されている。アースと変形差動構造体３０の出力側２１との間の電圧ｅ4（ｔ）は図５の４に示されている。
【００４３】
ｅ3（ｔ）を表す曲線は時間τの間に線形上昇を示す。この時間τはキャパシタンス２０の充電時間に等しい。時間Ｔ/２−τは、変形差動構造体３０がリンクｅ(+)１４に現れた信号をそのリンクｅ(-)１５にコピーする間の時間である。この時間Ｔ/２−τの間のは平坦である。最後にこの曲線は線形に時間τの間下降する。この時間τはキャパシタンス２０がＩ1に等しい電流を下回る放電時間である。従って定数τがＩ1とＣの値によって調整される。
【００４４】
符号を別にすれば、トランジスタＱ1６とＱ2７のエミッタ１２と１３で得られる信号ｅ4（ｔ）の変動規則は、図３の３に示された周波数復調原理を説明するための信号の変動規則と完全に一致している。この信号を送出する出力側２１は従来技術と同じようにローパスフィルタ３の入力側に破線で示した経路２３を介して接続されている。
【００４５】
電流スイッチ２４の機能はエミッタ１２と１３の出力側２１に現れる信号ｅ4（ｔ）を矩形パルスからなるパルス信号に変換しすることである。この信号のろ波により値Ａ０が得られる。この変換の利点は２つある。１つには、信号ｅ4（ｔ）に影響を与える負の直流オフセットを除去できることである。このオフセットはローパスフィルタにより処理される直流信号の振幅を増加させ、従って他に有利な点なしに処理をさらに困難にする。２つめは、信号ｅ４（ｔ）の有用部分の振幅Ｅにおける変動をついでに回避できるようにすることである。この変動は例えば温度ドリフトによるものである。実施例および電流スイッチ２４の動作モードを図４に関連して説明する。
【００４６】
信号ｅ4（ｔ）は電流スイッチ２４の入力側に供給される。この電流スイッチは例えば差動構造体を有し、この差動構造体は２つのトランジスタＱ3２５とＱ4２６を有する。これらトランジスタのエミッタ２７と２８はそれぞれ他方に接続されている。エミッタ２７と２８の共通の接続点は電流源２９に接続されており、この電流源は電流Ｉ3を送出する。
【００４７】
トランジスタＱ3２５のベース３１は信号ｅ4（ｔ）を受信する。トランジスタＱ4２６のベース３２は基準電圧源Ｖrefに接続されてる。この基準電圧源の値は信号ｅ4（ｔ）のローレベルよりも大きく、ハイレベルよりも小さくなければならない。トランジスタＱ3２５のコレクタ３３は例えばアースに接続されている。トランジスタＱ4２６のコレクタ３４はローパスフィルタ３に接続されている。
【００４８】
本発明の動作は次のとおりである。トランジスタＱ3２５に供給される電圧が電圧Ｖrefより小さい限り、電流Ｉ3はトランジスタＱ4２６によってローパスフィルタ３に切り替えられる。なぜならトランジスタＱ3２５がお札からである。トランジスタＱ3２５のベース３１に供給される電圧が基準電圧Ｖrefより大きくなると、トランジスタＱ3２５が導通する。電流Ｉ３はトランジスタＱ3２５に切り替えられる。トランジスタＱ4２６はオフである。
【００４９】
したがって、振幅がＩ３に等しく、持続時間がＴ/２−τ1に等しい電流パルスがローパスフィルタ３に供給される。ここでτ1は信号ｅ4（ｔ）がハイレベルから値Ｖrefに変化するのに要する時間である。
【００５０】
このように形成された電流パルスの平均値が信号ｅ4（ｔ）の平均値、つまり復調すべき周波数の値に比例することが示された。ローパスフィルタ３の入力側に存在する信号ｅ5（ｔ）はトランジスタＱ4２６のコレクタ３４により供給される。これは図５の５に示されている。これはパルス列である。パルス列の各パルスはＴ/２−τ1に等しい持続時間を有する。この周波数は復調すべき信号の瞬時周波数に比例する。
【００５１】
本発明の有利な実施例を以下、図６と図７に基づいて説明する。
【００５２】
図６は、本発明による回路６０の回路図を示す。図７は、図６の回路の種々の点に発生する信号の波形を同じタイムスケールで示す。
【００５３】
図６に示された回路は、図４の回路と同じように、リミッタ１’から出力された信号ｅ2（ｔ）を受信する回路である。リミッタ１’は復調すべき信号ｅ1（ｔ）を受信する。回路６０と共に使用されるリミッタ１’は２つの対称出力側、１４’と１４”を有する。第１の出力側１４’に発生する信号は正のパルスｅ’2（ｔ）であり、これは前に図３の２に関連して説明した。第２の出力側１４”に発生する信号ｅ”2（ｔ）は信号ｅ’2（ｔ）に対称のパルスである。“対称”とは、信号ｅ”2（ｔ）のパルスがローレベルである時点で、信号ｅ’2（ｔ）がハイレベルであることを意味する。信号ｅ’2（ｔ）とｅ”2（ｔ）とのローレベルとハイレベルの差が相互に等しいか否かは重要でない。ここに示された実施例では差は相互に等しい。信号ｅ1（ｔ）、ｅ’2（ｔ）およびｅ”2（ｔ）は図７の１から３にぞれぞれ示されてる。
【００５４】
回路６０の出力側３４は、図４に関連して説明した実施例と同じようにローパスフィルタ３に接続されている。
【００５５】
信号６０を次に説明する。この回路は、２つの変形差動構造体３０’と３０”を有する。変形差動構造体３０’と３０”は同じように接続された同じ素子を有する。これらの素子は図４に関連して説明した回路３０と同じであり、相互に同じように接続されている。図６では、図４の変形差動構造体３０と同じ参照番号が使用されており、それぞれ’と”が付されている。図６の変形差動構造体３０’は図６の左側に、３０”は右側に示されている。
【００５６】
変形差動構造体３０’はリミッタ１’の第１の出力側１４’と接続されている。変形差動構造体３０”はリミッタ１’の第２の出力側１４”と接続されている。変形差動構造体３０’、３０”の出力側３１’、３１”は相互に接続してローパスフィルタ３に給電することができる。有利には出力側３０’、３１”のそれぞれは電流スイッチ２４’、２４”にそれぞれ接続されている。
【００５７】
電流スイッチ２４’、２４”のそれぞれは同じ素子を有し、図４の電流スイッチ２４と同じように相互に接続されている。従って電流スイッチ２４’、２４”の素子には図４の回路と同じ参照番号が付してある。
【００５８】
変形差動構造体３０’、３０”の各出力側３１’、３１”は電流スイッチ２４’と２４”に給電する。電流スイッチ２４’、２４”のコレクタ３４’、３４”は、相互に接続されてローパスフィルタ３に給電する。
【００５９】
回路６０を形成する変形差動構造体３０’、３０”および電流スイッチ２４’、２４”の動作と詳細は繰り返し説明しない。図４に関連する変形差動構造体３０と電流スイッチ２４の説明を参照されたい。
【００６０】
この二重構造の利点を、図７の４から８に関連して説明する。図７の４と５はそれぞれ変形差動構造体３０’の出力側３１’の信号と、変形差動構造体３０”の出力側３１”の信号を示す。
【００６１】
それぞれの回路の入力側１４’と１４”における信号ｅ’2（ｔ）とｅ”2（ｔ）の対称性は、変形差動構造体３０’と３０”の出力側３１’と３１”における信号ｅ’4（ｔ）とｅ”4（ｔ）の形状に半周期のオフセットをもたらす。このオフセットは図７の４と５の曲線に示されている。
【００６２】
このオフセットによって、回路６０の入力側における変調周波数ｅ1（ｔ）の半期間に等しいオフセットが電流スイッチ２４’と２４”のコレクタ３４’と３４”の間に発生する。電流スイッチ２４’と２４”のコレクタ３４’と３４”に発生する信号ｅ’5（ｔ）とｅ”5（ｔ）もまた時間的にオフセットしており、相互に半周期ずれている。これは図７の６と７に示されている。
【００６３】
二重構造体２４’と２４”のコレクタ３４の信号は、コレクタ３４’と３４”に発生する信号ｅ’5（ｔ）とｅ”5（ｔ）に加算される。従って図７の８に示されたパルスが回路６０の出力側に得られる。その周波数は回路６０の入力側における瞬時周波数の２倍である。この逓倍の利点は当業者には周知であるが、下に付記する。
【００６４】
ローパスフィルタ３の出力側で検知された信号の振幅を係数２で増大させるだけでなく、さらに重要なことはベース周波数を逓倍し、従ってこの逓倍された周波数の第１高調波の周波数を逓倍することである。これによりローパスフィルタ３の構造が簡単になる。
【００６５】
本発明による回路は専用集積回路で完全に実現することができるという利点を有する。しかしいくつかの場合では、とくにキャパシタンス２０の値が大きい場合には、１つ以上のキャパシタンス２０または２０’または２０”と接続するための端子を回路に設けると有利である。
【００６６】
図４に関連して説明した実施例による回路では１つのキャパシタンス２０しなない。
【００６７】
図６に関連して説明した実施例では２つのキャパシタンス２０’、２０”がある。この場合、集積回路とキャパシタンスは共に本発明の回路を形成する。
【図面の簡単な説明】
【図１】従来技術の周波数変調信号の復調回路の概略図である。
【図２】本発明の復調回路の概略図である。
【図３】本発明を説明するための波形図である。
【図４】本発明の第１実施例の回路図である。
【図５】図４の種々の回路点で発生する信号の波形図である。
【図６】本発明の第２実施例の回路図である。
【図７】図６の種々の回路点で発生する信号の波形図である。
【符号の説明】
１  リミッタ回路
２  単安定ラッチ回路
３  ローパスフィルタ
【図１】
0004026879.tif 000006
【図２】
0004026879.tif 000007
【図３】
0004026879.tif 000008
【図４】
0004026879.tif 000009
【図５】
0004026879.tif 000010
【図６】
0004026879.tif 000011
【図７】
0004026879.tif 000012