(57)【特許請求の範囲】
【請求項１】
集積回路の外部に共振回路と、集積回路の内部に発振回路とを有し、当該共振回路と発振回路とを接続するボンディングパッド下のアイランドが、インピーダンスを有する素子を介して所定電位に固定されており、前記アイランドと前記ボンディングパッドとの間にはＭＯＳ容量を形成する膜があり、前記アイランドはエピタキシャル層であることを特徴とする発振回路。
【請求項２】
集積回路の外部素子と集積回路の内部素子とで構成される共振回路と、集積回路の内部に発振回路とを有し、当該発振回路と前記外部素子と前記内部素子とを接続するボンディングパッド下のアイランドが、インピーダンスを有する素子を介して所定電位に固定されており、前記アイランドと前記ボンディングパッドとの間にはＭＯＳ容量を形成する膜があり、前記アイランドはエピタキシャル層であることを特徴とする発振回路。
【請求項３】
前記ボンディングパッド下のアイランドが、抵抗を介して所定電位に固定されていることを特徴とする請求項１あるいは請求項２に記載の発振回路。
【請求項４】
前記ボンディングパッド下のアイランドが、異なるアイランド内に形成された抵抗を介して所定電位に固定されていることを特徴とする請求項１あるいは請求項２あるいは請求項３に記載の発振回路。
【請求項５】
前記ボンディングパッド下のアイランド電位を固定する前記所定電位が、Ｖｃｃ電圧またはＧＮＤ電圧であることを特徴とする請求項１あるいは請求項２あるいは請求項３あるいは請求項４に記載の発振回路。
【請求項６】
前記ボンディングパッドには、ワイヤーボンディングされる位置から外れた位置に前記抵抗と接続されるコンタクト部が形成されていることを特徴とする請求項３あるいは請求項４に記載の発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振回路に関するものであり、更に言えば、例えばＰＬＬ(phase-locked loop)型映像検波回路において映像検波する、特にＶＣＯ(voltage controlled oscillator)フリーラン（free run）周波数特性を改良した映像信号受信装置等に用いられるものである。
【０００２】
【従来の技術】
上記ＰＬＬ型映像検波回路では、映像検波するために入力信号にロックするＶＣＯ回路が用いられている。このＶＣＯ回路は、フリーラン周波数を外付けの共振回路５１（図４に示す可変コイルＬ１とコンデンサＣ１）を用いて、ＩＦ周波数（例えば、米国仕様では４５．７５ＭＨｚ）に調整し使用している。上記共振回路５１は、ＩＣ内部の（ＯＳＣ）５２からＩＣ端子へ接続するためのボンディングパッド５３を経由し、リードフレーム（図示省略）のＩＣピン５４に接続されている。尚、上記共振回路は、外付けの上記コンデンサＣ１に代えて、集積回路の内部素子（図４に点線で示すコンデンサＣ２）と外付けの上記可変コイルＬ１とで構成されるものであっても良い。
【０００３】
【発明が解決しようとする課題】
ところで、映像検波用ＶＣＯは、共振回路５１によってフリーラン周波数が決まり、ＡＰＣ（automatic pha se control）回路でＰＬＬ動作して入力周波数にロックするが、ＩＣ電源ＯＮ時にボンディングパッド５３下のアイランドの電位が変化して、ボンディングパッドの浮遊容量が変化して、ＶＣＯフリーラン周波数がドリフトする。ＡＰＣ電圧の周波数に対する変化を利用してＡＦＴ（automatic frequency tuning）電圧を作る場合、このドリフトがＡＦＴ電圧のドリフトとなって現れる。ＡＦＴの感度は非常に高いため、このドリフトによってセンター電圧がずれてしまう。
【０００４】
そのため、ＡＦＴ電圧が所望の電圧となるようにＶＣＯコイルを可変し調整する際に、ＩＣ電源ＯＮ時のドリフトがあると、正確にＶＣＯ発振周波数を調整できなくなったり、調整に手間取ってしまう。
【０００５】
以下、その原因を、図５に示すボンディングパッド構造の断面図を参照しながら説明すると、ＩＣボンディングパッド６３は、例えばＰ型の半導体基板６１内に形成されたアイランド（以下、Ｎ型のエピタキシャル層６２と称す。）の上にあるが、このパッド下のエピタキシャル層６２は、電位的にフローティング状態となっていた。
【０００６】
そして、ボンディングパッド６３はメタル層であり、前記エピタキシャル層６２と酸化膜６４を介して形成された１層メタル６３Ａとの間にはＭＯＳ容量Ｃｍが形成され、前記（Ｎ型の）エピタキシャル層６２と（Ｐ型の）基板６１間にはジャンクション容量Ｃｊが形成されてしまう。（図５及び図６参照）。これらの寄生容量は、前記エピタキシャル層６２と基板６１間の電位差によって、容量値が変化してしまう。
【０００７】
上記パッド６３下のエピタキシャル層６２がフローティング状態の場合、当該パッド６３に電圧が印加された際に、パッド６３とエピタキシャル層６２との間とエピタキシャル層６２と基板６１との間にＭＯＳ容量Ｃｍとジャンクション容量Ｃｊの値で決定される電位差ができ、エピタキシャル層６２からチップの基板６１に微少なリーク電流（暗電流）が発生し、エピタキシャル層６２の電位が基板６１と同電位に安定するまで、時間がかかってしまう。そのため、エピタキシャル層６２の電位が基板６１と同電位に安定するまでの間、１層メタル６３Ａとエピタキシャル層６２間の寄生容量値は、逐次変化してしまう。
【０００８】
この容量変化が、共振回路５１の容量分に影響し、電源ＯＮ時に周波数ドリフトが発生していた。
【０００９】
【課題を解決するための手段】
そこで、本発明は上記課題に鑑み、ＶＣＯ用共振回路（共振回路）が接続されるボンディングパッド下のエピタキシャル層の電位を、従来のフローティング状態から抵抗を介して所定電位に固定することで、エピタキシャル層の電位変化を速くし、寄生容量値を速やかに安定させることから、電源ＯＮ時のドリフトを改善するものである。
【００１０】
また、前記ボンディングパッド下のアイランドが、異なるアイランド内に形成された抵抗を介して所定電位に固定されていることを特徴とするものである。
【００１１】
更に、前記ボンディングパッド下のアイランド電位を固定する前記所定電位が、Ｖｃｃ電圧またはＧＮＤ電圧であることを特徴とするものである。
【００１２】
また、前記ボンディングパッドは、前記抵抗と接続されるコンタクト部がワイヤーボンディングされる位置から外れた位置に形成されていることを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、本発明の発振回路が適用される一実施形態としての映像信号受信回路について図面を参照しながら説明する。尚、当該映像信号受信回路の基本回路構成は、図４に示す回路構成と同等であるため重複した説明を避けるために省略する。
【００１４】
図１及び図３は本発明の発振回路におけるボンディングパッド構造を示す断面図及び平面図である。
【００１５】
図１及び図３において、１は例えばＰ型の半導体基板で、２は当該基板１内に形成されたアイランド（以下、Ｎ型のエピタキシャル層２と称す。）で、各エピタキシャル層２は素子分離領域（ＩＳＯ）３により分離されている。
【００１６】
４は前記基板１上に形成された酸化膜で、当該酸化膜４を介して前記エピタキシャル層２上にメタル層から成るボンディングパッド５が形成されている。ここで、従来と同様に前記エピタキシャル層２と酸化膜４を介して形成された１層メタル５Ａとの間にはＭＯＳ容量Ｃｍが形成され、前記（Ｎ型の）エピタキシャル層２と（Ｐ型の）基板１間にはジャンクション容量Ｃｊが形成されてしまう。（図１及び図２参照）。この寄生容量は、前記エピタキシャル層２と基板１間の電位差によって、容量値が変化してしまう。
【００１７】
そこで、本発明では従来、フローティング状態であったエピタキシャル層内の電位をある所定電位に固定し、エピタキシャル層の電位変化を速くして、寄生容量値が速やかに安定するようにして、電源ＯＮ時のドリフトを改善することを可能にした。
【００１８】
即ち、前記エピタキシャル層２（２Ａ）と異なる（本実施形態では隣接する）エピタキシャル層２（２Ｂ）内に、例えばＰ型の拡散層から成る抵抗６を介してＶｃｃ電圧に接続している。
【００１９】
このように本発明では、ボンディングパッド５下のエピタキシャル層２Ａの電位変化を無くすためにＶｃｃ電圧を接続したことで、従来のようにエピタキシャル層の電位が安定するまでにかかっていた時間を解消でき、調整動作が容易になる。
【００２０】
また、本発明では、図１及び図３に示すように前記抵抗６と１層メタル５Ｂを介して接続されるボンディングパッド５内のコンタクト部５Ｃがワイヤーボンディングされる位置から外れた位置に形成されている。これは、ボンディングパッド５上にワイヤーボンディング（図中の点線参照）する際の衝撃で当該パッド５にクラックが発生する可能性もあるため、その場合、基板１が直接Ｖｃｃ電位となることを防ぐために比較的大きな抵抗６（およそ１００ＫΩ）を介してＶｃｃ電圧に接続している。更に、取出し口をワイヤーボンディングの位置から外すのも同じ理由からである。
【００２１】
更に、前記ボンディングパッド５下のエピタキシャル層２Ａの電位を固定するための所定電位は、上記Ｖｃｃ電圧に限らず、例えばＧＮＤ電圧であっても良く、更には内部のレギュレータ等からの所定電圧等を利用するものであっても構わない。
【００２２】
また、本実施形態では、前記ボンディングパッド５下のエピタキシャル層２Ａを所定電位に固定する際にインピーダンスを有する素子として抵抗６を例にして説明したが、本発明はこれに限定されるものではなく、例えばダイオードやトランジスタ等を介して特定の電位に固定するようにしても構わない。
【００２３】
更に言えば、本実施形態では映像信号受信回路に適用した一例を紹介しているが、本発明はこれに限定されるものではなく、種々の発振回路に適用可能なものである。
【００２４】
【発明の効果】
本発明によれば、電源ＯＮ時からＶＣＯがドリフトせず、安定するため、ＶＣＯコイル調整に時間がかからなくなる。また、調整精度も向上する。
【００２５】
更に、ボンディングパッド部分の加工で対応できるため、ＩＣの諸特性に影響を与えず、ＶＣＯドリフトを改善できる。
【図面の簡単な説明】
【図１】本発明が適用される映像信号受信回路のボンディングパッド構成を示す断面図である。
【図２】本発明が適用される映像信号受信回路のボンディングパッド部での寄生容量を説明するための回路構成図である。
【図３】本発明が適用される映像信号受信回路のボンディングパッド構成を示す平面図である。
【図４】従来の映像信号受信回路を示す回路構成図である。
【図５】従来の映像信号受信回路のボンディングパッド構成を示す断面図である。
【図６】従来の映像信号受信回路のボンディングパッド部での寄生容量を説明するための回路構成図である。
【図７】従来の映像信号受信回路のボンディングパッド構成を示す平面図である。
【図１】
0003939076.tif 000002
【図２】
0003939076.tif 000003
【図３】
0003939076.tif 000004
【図４】
0003939076.tif 000005
【図５】
0003939076.tif 000006
【図６】
0003939076.tif 000007
【図７】
0003939076.tif 000008