(57)【特許請求の範囲】
【請求項１】
絶縁基板の主面に形成された回路パターンと、該回路パターンの電極パッドに設けられた導体バンプと、前記回路パターン内に設けられ、太さが０．５ｍｍ以下の貫通孔の内面に導体層が形成された貫通導体とを具備して成り、前記回路パターンに前記導体バンプを介して半導体素子および受動素子が電気的に接続される回路基板であって、前記半導体素子に接続される前記導体バンプはその周囲にＣｒ，Ｔｉ，Ｔａおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成され、前記受動素子に接続される前記導体バンプはその周囲に前記第一の半田レジスト層およびその上に積層された樹脂から成る第二の半田レジスト層が形成されており、前記貫通導体は前記絶縁基板を貫通する貫通孔の内面に形成された前記導体層上に前記第一の半田レジスト層および前記第二の半田レジスト層が順次積層されており、さらに前記回路パターンは前記絶縁基板の表面に被着した、Ｃｒ，Ｔｉ，ＴａおよびＴａ２Ｎのうちの少なくとも一種から成る密着金属層を具備していることを特徴とする回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子および受動素子を実装するための回路基板に関する。
【０００２】
【従来の技術】
従来、半導体素子や受動素子を実装するための回路基板は、セラミック等からなる絶縁基板の上下主面に形成される回路パターンの電気的導通を取るためにビアホール，スルーホール等の貫通導体が設けられる。この貫通導体は、例えば一般に以下の３種類の方法により形成される。
【０００３】
（１）セラミック等の絶縁基板を焼結させる前に、セラミックグリーンシート状態で貫通孔を設け、この貫通孔に金属ペーストを注入して同時焼結させる同時焼結法。
【０００４】
（２）セラミック等の絶縁基板を焼結後、レーザ法またはブラスト法等によって貫通孔を形成し、その後導電性ペースト等を貫通孔に注入し、熱硬化させる導電性ペースト法。
【０００５】
（３）セラミック等の絶縁基板を焼結後、レーザ法またはブラスト法等によって貫通孔を形成し、その後絶縁基板の両主面にスパッタリング法、メッキ法等により導電性の薄膜を成膜することで、貫通孔の内面の薄膜を介して両主面の電気的導通を取るオープンホール法。
【０００６】
また、従来、半導体素子をフリップチップ法により実装する回路基板には、上記（１）の同時焼結法または（２）の導電性ペースト注入法により形成された貫通導体が用いられてきた。それは、（３）のオープンホール法にて形成した回路基板の場合、貫通孔の内面の薄膜を介して両主面の導通を取っており、貫通孔内に何も埋め込まれていないため、回路基板を半導体素子収納用パッケージ（以下、半導体パッケージという）等に半田等によって実装した際、下側主面の余分な半田が貫通孔を通って上側主面に這い上がり、上側主面の回路パターンをショートさせるという問題を起こしやすいためである。
【０００７】
近年、半導体素子のファインピッチ化、即ち電極間隔や配線間隔の微細化が進み、半導体素子を実装する回路基板に対してもファインピッチ化が求められるようになってきた。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の（１）の同時焼結法によって形成した回路基板の場合、セラミックグリーンシートの状態で貫通孔を形成し、金属ペーストを印刷した後焼結させるため、この焼結により絶縁基板が収縮する。従来、この収縮を見込んでセラミックグリーンシートを製品としての絶縁基板よりも大きく形成していたが、焼結による収縮にバラツキが生じるため、電極や配線の設計値からの位置ずれ、電極間隔や配線間隔の設計値からのずれが生じて、ファインピッチ化が困難であるという問題があった。
【０００９】
また、従来の（２）の導電性ペースト注入法によって形成した回路基板の場合、ファインピッチ化させるために貫通孔の径を小さくすると、貫通孔のアスペクト比（絶縁基板の厚みに対する貫通孔の径の比）が小さくなり、導電性ペーストが貫通孔に入りにくくなり、導通不良を起こしやすいという問題があった。さらに、貫通孔に導電ペーストが完全に埋まってないと、貫通孔の導体内に空隙が発生し、その空隙がその後の熱工程等で膨張して貫通導体の導体に膨れが発生するという問題があった。
【００１０】
従って、本発明は上記事情に鑑みて完成されたものであり、その目的は、ファインピッチ化された半導体素子をフリップチップ法によって実装できる回路基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の回路基板は、絶縁基板の主面に形成された回路パターンと、該回路パターンの電極パッドに設けられた導体バンプと、前記回路パターン内に設けられ、太さが０．５ｍｍ以下の貫通孔の内面に導体層が形成された貫通導体とを具備して成り、前記回路パターンに前記導体バンプを介して半導体素子および受動素子が電気的に接続される回路基板であって、前記半導体素子に接続される前記導体バンプはその周囲にＣｒ，Ｔｉ，Ｔａおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成され、前記受動素子に接続される前記導体バンプはその周囲に前記第一の半田レジスト層およびその上に積層された樹脂から成る第二の半田レジスト層が形成されており、前記貫通導体は前記絶縁基板を貫通する貫通孔の内面に形成された前記導体層上に前記第一の半田レジスト層および前記第二の半田レジスト層が順次積層されており、さらに前記回路パターンは前記絶縁基板の表面に被着した、Ｃｒ，Ｔｉ，ＴａおよびＴａ２Ｎのうちの少なくとも一種から成る密着金属層を具備していることを特徴とするものである。
【００１２】
本発明は、上記の構成により、貫通導体は貫通孔の内面に導体層が形成されその導体層を介して絶縁基板の上下主面の回路パターンが導通されるスルーホールとなっているため、貫通孔は焼結後の絶縁基板にレーザ法やブラスト法等により形成することができ、その結果、位置精度が良く微小な径の貫通孔を形成することができる。即ち、ファインピッチ化された半導体素子を実装するのに好適な回路基板となる。
【００１３】
また、半導体素子と電気的に接続される導体バンプは、その周囲にＣｒ，Ｔｉ，Ｔａおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成されているため、導体バンプの周囲から半田が流れ出さず、導体バンプを確実に半導体素子に接続することができ、また間隔の狭い隣接する導体バンプ同士が短絡するのを防ぐことができるため、ファインピッチ化された半導体素子をフリップチップ法によって正確に実装することができる。また、第一の半田レジスト層を形成した後に導体バンプを形成することができ、その場合、第一の半田レジスト層によって囲まれる、導体バンプが形成される面積を一定にすることで、半田の表面張力により導体バンプの高さを一定に保つことができる。
【００１４】
さらに、受動素子に接続される導体バンプは、その周囲に第一の半田レジスト層とその上に積層された樹脂から成る第二の半田レジスト層が形成されているため、受動素子を強固に接続するための大きな導体バンプの半田が周囲に流れ出さす、回路パターンがショートすることを防ぐことができる。
【００１５】
加えて、貫通導体は、その内面の導体層上に第一の半田レジスト層および第二の半田レジスト層が順次積層されているため、回路基板を半導体パッケージ等に収容し半田等によって実装した際、下側主面の余分な半田等が貫通導体を通って上側主面に這い上がることを防ぐことができる。
【００１６】
【発明の実施の形態】
本発明の回路基板について以下に詳細に説明する。図１（ａ）は本発明の回路基板の平面図、図１（ｂ）は（ａ）のＡ−Ａ’線における断面図である。同図において、１はセラミックス等からなる絶縁基板、２は絶縁基板１に設けられたスルーホールタイプの貫通導体、３は複数の導電性の薄膜を積層して成る回路パターン、４は回路パターン３の電極パッドに形成された導体バンプ、５は導体バンプ４の周囲に形成されたＣｒ，Ｔｉ，Ｔａおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層、６は第一の半田レジスト層５の上に積層された樹脂から成る第二の半田レジスト層である。７は半導体素子が実装される領域、８は抵抗素子，コンデンサ素子，インダクタ素子等の受動素子が実装される領域を示す。
【００１７】
本発明の回路基板は、絶縁基板１の主面に形成された回路パターン３と、回路パターン３の電極パッドに設けられた導体バンプ４と、回路パターン３内に設けられ、太さが０．５ｍｍ以下の貫通孔の内面に導体層が形成された貫通導体２とを具備して成り、回路パターン３に導体バンプ４を介して半導体素子および受動素子が電気的に接続されるものである。そして、半導体素子に接続される導体バンプ４はその周囲にＣｒ，Ｔｉ，Ｔａおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層５が形成され、受動素子に接続される導体バンプ４はその周囲に第一の半田レジスト層５およびその上に積層された樹脂から成る第二の半田レジスト層６が形成されており、貫通導体２は絶縁基板１を貫通する貫通孔の内面に形成された導体層上に第一の半田レジスト層５および第二の半田レジスト層６が順次積層されており、さらに回路パターン３は絶縁基板１の表面に被着した、Ｃｒ，Ｔｉ，ＴａおよびＴａ２Ｎのうちの少なくとも一種から成る密着金属層を具備している。
【００１８】
本発明の絶縁基板１は、酸化アルミニウム（Ａｌ2Ｏ3）質焼結体、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体、炭化珪素（ＳｉＣ）質焼結体、ガラスセラミック焼結体等のセラミック焼結体から成る。例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素（ＳｉＯ2）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）等の原材料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と成し、これをドクターブレード法等によってセラミックグリーンシートを形成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、所定の形状と成して約１６００℃程度の高温で焼成することによって製作される。
【００１９】
絶縁基板１に設けられる貫通導体２を成す貫通孔は、回路基板の回路パターン３の配線や電極のファインピッチ化のためにその太さ（貫通孔の断面形状が円形の場合は直径に相当）は０．５ｍｍ以下が必要であり、炭酸ガスレーザやＹＡＧレーザ等を用いたレーザ法や、サンドブラスト法等によって形成される。貫通孔の太さは小さいほどよいが、１０μｍ未満では、貫通孔を形成する際に除去されるべき絶縁基板１の部位が十分に除去できなくなり、貫通孔が未開通の状態になりやすいので、１０μｍ以上とするのがよい。なお、貫通孔の断面形状は円形、楕円形、多角形等の種々の形状とし得る。
【００２０】
また、貫通導体２を成す貫通孔の内面に形成される導体層および回路パターン３は、例えば密着金属層、拡散防止層および主導体層を順次積層させた３層構造を有している。
【００２１】
密着金属層は、Ｔｉ，Ｃｒ，Ｔａ，Ｎｂ，Ｔａ2Ｎ，Ｎｉ−Ｃｒ合金等のうち少なくとも１種より成るのがよく、蒸着法、スパッタリング法、イオンプレーティング法等の薄膜形成法により被着され、フォトリソグラフィ法により所定のパターンに形成される。密着金属層の厚さは０．０１〜０．２μｍ程度が良く、０．０１μｍ未満では、絶縁基板１の表面に強固に被着することが困難となり、０．２μｍを超えると、成膜時の内部応力によって剥離が生じ易くなる。
【００２２】
拡散防止層は、Ｐｔ，Ｐｄ，Ｒｈ，Ｒｕ，Ｎｉ，Ｎｉ−Ｃｒ合金，Ｔｉ−Ｗ合金等のうち少なくとも１種より成るのがよく、その厚さは０．０５〜１μｍ程度が好ましい。０．０５μｍ未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たし難くなり、１μｍを超えると、成膜時の内部応力によって剥離が生じ易くなる。また、回路基板が熱負荷の小さい状態（５０℃以下の環境温度）で使用される場合は、拡散防止層を設けなくてもよい。
【００２３】
主導体層は、Ａｕ，Ａｇ，Ｃｕ等のうち少なくとも１種より成るのがよく、その厚さは０．１〜５μｍ程度がよい。０．１μｍ未満では、電気抵抗が大きくなる傾向にあり、５μｍを超えると、成膜時の内部応力により剥離を生じ易くなる。また、Ｃｕを用いる場合は、表面酸化防止のためにメッキ法によりＮｉ層とＡｕ層を順次形成するのがよい。
【００２４】
貫通導体２の導体層および回路パターン３としてＡｌを用いる場合は、上記のような３層構造ではなく、１層のみで形成することが可能である。Ａｌの厚さは０．１〜５μｍ程度がよく、０．１μｍ未満では電気抵抗が大きくなる傾向にあり、５μｍを超えると成膜時の内部応力により剥離を生じ易くなる。
【００２５】
導体バンプ４は、印刷法、めっき法、またはスーパーソルダー法と呼ばれる有機溶剤中に半田を溶解させた導体ペーストを被着させる方法等で形成される。導体バンプ４としては、Ｐｂ−Ｓｎ共晶半田が用いられるが、Ｐｂは環境汚染の問題があるため、ＰｂフリーのＳｎ−Ａｇ半田、Ｓｎ−Ａｇ−Ｂｉ半田等を用いるのが好ましい。
【００２６】
導体バンプ４の周囲に形成されるＣｒ，Ｔｉ，Ｔａおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層５は、フォトリソグラフィ法およびエッチング法によって精度よくパターン形成されるため、その後形成する導体バンプ４形成用の半田が流れ出さず、半田レジスト層５との界面で表面張力が働くため、導体バンプ４の大きさおよび高さを一定にすることができる。第一の半田レジスト層５は、例えば密着金属層と同様の金属からなり、その厚みも密着金属層と同様である。
【００２７】
樹脂からなる第二の半田レジスト層６は、ポリイミド系樹脂、ＢＣＢ（ベンゾシクロブテン）系樹脂、エポキシ系樹脂等からなる。第二の半田レジスト層６の厚みは１〜５０μｍ程度がよく、１μｍ未満の場合、回路パターン３上に半田が流れ出てショートが発生し易くなり、５０μｍを超えると、第二の半田レジスト層６を硬化させた際に硬化収縮によって絶縁基板１に反りを発生させてしまい、半導体素子を良好に実装できなくなる。
【００２８】
また、第一の半田レジスト層５を用いずに、半導体素子接続用の導体バンプ４および受動素子接続用の導体バンプ４の周囲に第二の半田レジスト層６を形成した場合、第二の半田レジスト層６は、フォトリソグラフィ法によって回路パターン３の電極パッドを除く絶縁基板１の略全面に形成されるが、フォトリソグラフィ法の現像工程で溶解される第二の半田レジスト層６が完全に溶解されず、電極パッド上に残留し、特に半導体素子接続用の微小な導体バンプ４において接続性が劣化することがある。一方、本発明の場合、半導体素子接続用の導体バンプ４の周囲には第一の半田レジスト層５を形成しているため、有機物が電極パッド上部に残留することがないことから接続信頼性の高い回路基板を提供することができる。
【００２９】
導体バンプ４をスーパーソルダー法と呼ばれる有機溶剤中に半田を溶解させた導体ペーストを被着させる方法で形成した場合、貫通導体２の内面および絶縁基板１の主面との接続部が第一の半田レジスト層５と第二の半田レジスト層６とによって二重に覆われており、半田濡れ性のよい回路パターン３が露出していないので、誤って半田が付着することがない。即ち、回路パターン３の電極パッド以外に半田が付着すると、フリップチップ法によって半導体素子を実装する際に半導体素子が傾いたりして良好な実装ができなくなるが、本発明ではこのような不具合が発生しない。
【００３０】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等差し支えない。
【００３１】
【発明の効果】
本発明の回路基板は、絶縁基板の主面に形成された回路パターンと、回路パターンの電極パッドに設けられた導体バンプと、回路パターン内に設けられ、太さが０．５ｍｍ以下の貫通孔の内面に導体層が形成された貫通導体とを具備して成り、回路パターンに導体バンプを介して半導体素子および受動素子が電気的に接続される回路基板であって、半導体素子に接続される導体バンプはその周囲にＣｒ，Ｔｉ，Ｔａおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成され、受動素子に接続される導体バンプはその周囲に第一の半田レジスト層およびその上に積層された樹脂から成る第二の半田レジスト層が形成されており、貫通導体は絶縁基板を貫通する貫通孔の内面に形成された導体層上に第一の半田レジスト層および第二の半田レジスト層が順次積層されており、さらに回路パターンは絶縁基板の表面に被着した、Ｃｒ，Ｔｉ，ＴａおよびＴａ２Ｎの少なくとも一種から成る密着金属層を具備していることにより、貫通導体は貫通孔の内面に導体層が形成されその導体層を介して絶縁基板の上下主面の回路パターンが導通されるスルーホールとなっているため、貫通孔は焼結後の絶縁基板にレーザ法やブラスト法等により形成することができ、その結果、位置精度が良く微小な径の貫通孔を形成することができる。即ち、ファインピッチ化された半導体素子を実装するのに好適な回路基板となる。
【００３２】
また、半導体素子と電気的に接続される導体バンプは、その周囲にＣｒ，Ｔｉ，Ｔａおよびこれらの窒化物のうちの少なくとも一種から成る第一の半田レジスト層が形成されているため、導体バンプの周囲から半田が流れ出さず、導体バンプを確実に半導体素子に接続することができ、また間隔の狭い隣接する導体バンプ同士が短絡するのを防ぐことができるため、ファインピッチ化された半導体素子をフリップチップ法によって正確に実装することができる。また、第一の半田レジスト層を形成した後に導体バンプを形成することができ、その場合、第一の半田レジスト層によって囲まれる、導体バンプが形成される面積を一定にすることで、半田の表面張力により導体バンプの高さを一定に保つことができる。
【００３３】
さらに、受動素子に接続される導体バンプは、その周囲に第一の半田レジスト層およびその上に積層された樹脂から成る第二の半田レジスト層が形成されているため、受動素子を強固に接続するための大きな導体バンプの半田が周囲に流れ出さす、回路パターンがショートすることを防ぐことができる。
【００３４】
加えて、貫通導体は、その内面の導体層上に第一の半田レジスト層および第二の半田レジスト層が順次積層されているため、回路基板を半導体パッケージ等に収容し半田等によって実装した際、下側主面の余分な半田等が貫通導体を通って上側主面に這い上がることを防ぐことができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の回路基板の平面図、（ｂ）は（ａ）のＡ−Ａ'線における断面図である。
【符号の説明】
１：絶縁基板
２：貫通導体
３：回路パターン
４：導体バンプ
５：第一の半田レジスト層
６：第二の半田レジスト層
【図１】
0003934906.tif 000002