(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された複数の平行ソース・ライン（１２）と、
前記ソース・ライン（１２）の近くに配置された複数のドレイン手段（１６）と、
前記ソース・ライン（１２）上および前記ドレイン手段（１６）上に配置された透明絶縁層（２０）と、
絶縁層（２０）上に配置され、前記ソース・ライン（１２）および前記ドレイン手段（１６）と交差して複数の接触無し薄膜トランジスタ（ＴＦＴ）を形成する複数の平行ゲート・ライン（１４）と、
絶縁層（２０）上に配置され、それぞれ複数のドレイン手段（１６）の１つと電気接触する複数の透明電極（１８）とを含み、
複数のドレイン手段（１６）と複数のソース・ライン（１２）の各々は、エッチングされ、選択的にドーピングされた単結晶シリコン層から形成され、かつ、ドレイン手段（１６）とソース・ライン（１２）はドープされていない単結晶シリコンによって、分離されている液晶ディスプレイ用のアクティブ・マトリックス。
【請求項２】
各ドレイン手段（１６）がゲート・ラインとソース・ラインの交差の近くに配置されることを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項３】
４つのドレイン手段（１６）がゲート・ライン（１４）とソース・ライン（１２）の交差の近くに配置されて４つのＴＦＴを形成し、各ドレイン手段（１６）が複数の透明電極（１８）の１つと電気接触して液晶ディスプレイ用のハーフトーン構成を形成することを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項４】
ＴＦＴの幅と長さの比を調節することによって縦続効果が達成されることを特徴とする請求項３に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項５】
各ソース・ライン（１２）が導体ラインに平行に延び、電気接触が導体ラインと複数のソース・ライン（１２）の間に所定の間隔をおいて備えられることを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項６】
４つのドレイン手段（１６）がゲート・ライン（１４）とソース・ライン（１２）の交差の近くに配置されて４つのＴＦＴを形成し、各ドレイン手段（１６）が複数の透明電極（１８）の１つと電気接触して液晶ディスプレイ用のハーフトーン構成を形成することを特徴とする請求項５に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項７】
ドレインの幅と長さの比を調節することによって、ＴＦＴをスイッチングする縦続効果が達成されることを特徴とする請求項６に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項８】
複数のソース・ライン（１２）およびドレイン手段（１６）が、ポリシリコンの層上に配置された耐火金属シリサイドのストリップから形成されることを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項９】
複数のソース・ライン（１２）およびドレイン手段（１６）が転移シリコンから形成されることを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項１０】
複数のゲート・ライン（１４）がインジウムスズ酸化物（ＩＴＯ）から構成されることを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項１１】
複数のゲート・ライン（１４）がポリシリコンから構成されることを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項１２】
複数のゲート・ライン（１４）が耐火金属シリサイドから構成されることを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【請求項１３】
複数の透明電極（１８）の各々は複数のドレイン手段（１６）の１つと電気的かつ物理的に接触してなることを特徴とする請求項１に記載の液晶ディスプレイ用のアクティブ・マトリックス。
【発明の詳細な説明】
発明の分野
本発明は、アクティブ・マトリックス液晶ディスプレイ（ＡＭＬＣＤ）に関し、さらに詳細には、ＡＭＬＣＤにおいてより大きい口径比を実現する方法に関する。
発明の背景
ＬＣＤ技術は、多数の用途に対して陰極線（ＣＲＴ）技術に取って代わりうるものとして発展しつつある。ＬＣＤ技術は、高信頼性、および低電力化、小型化および軽量化など、重要な利点をもたらす。しかしながら、現在の発展段階では、ＬＣＤイメージ描画能力は、ＣＲＴの使用により達成できる能力には及ばない。
ポータブル・コンピュータおよび試験装置から高解像度投影ＴＶまで広範囲の可能な用途において、高解像度薄膜トランジスタ／液晶ディスプレイが大いに必要とされている。そのようなディスプレイは、一般に、アクティブ・マトリックス内に配置された多数のピクセルから構成される。電気光学媒質が液晶であるディスプレイ・システムの場合、各ピクセルは、２つの対向する透明基板の一方の面上の専用電極と、すべてのピクセルに共通でありかつ観測者に対向するもう一つの電極とによって画定される。
第１図に、従来技術のＴＦＴ液晶ディスプレイ装置を回路の形で示す。アクティブ・マトリックス内の各ピクセルは、ＴＦＴスイッチと液晶コンデンサとを備えている・行内のすべてのセル用のＴＦＴゲート電極は共通の水平ゲート・バスに接続され、各列のすべてのセル内のＴＦＴソースは垂直データ・バスに接続される。セルは、「一時に一行ずつ（ｌｉｎｅ−ａｔ−ａ−ｔｉｍｅ）」またはラインバイライン（ｌｉｎｅ−ｂｙ−ｌｉｎｅ）モードによってアドレス指定される。特定の行についてのアドレス指定時間中にゲート・バスをソース電位に対して正電位のパルスを加えることによって、その行内のＴＦＴがオンに切り替わる。同時に、ソース・バス上のデータ信号電圧がＴＦＴ出力電極（ドレイン）および液晶コンデンサに転送される。次の行がアドレス指定される際にゲート・バスがオフに切り替わると、データ信号は、次のフレーム内の特定の行についての次のアドレス指定サイクルまでコンデンサ上に記憶される。
上述のディスプレイ・システムにおいて、必要な行導体および列導体の数は、ｎ×ｍピクセルの行ｎおよび列ｍの数に対応する。ディスプレイ装置の一部の領域を行導体および列導体を収容するのに当てる必要があることの他に、多数の導体が使用されることに鑑みて、これらの導体のうちの１つまたは複数の導体に欠陥があり、ディスプレイ装置が使用不能になる可能性もある。この問題は、行導体と列導体の交差部では非常に頻繁に生じる。明らかに、使用される導体が多くなればなるほど、この可能性も大きくなり、大面積ディスプレイ装置の収量に悪影響を及ぼす。
さらに、多数の行導体および列導体は、投影ディスプレイ用に使用される小面積ディスプレイ装置の製造に関する問題を引き起こす。小面積ディスプレイによって生成されたイメージを大面積スクリーン上に投影する投影システムを使用することによって、小面積ＴＦＴ液晶ディスプレイから大面積ディスプレイを得ることができる。しかしながら、投影後に所望のディスプレイ解像度とするために、ディスプレイ装置が発生するイメージは、適切な数の行および列のピクセル密度を有する必要がある。行導体および列導体の数が多いと、ディスプレイ領域の大部分が導体によって占拠され、ディスプレイ上の開口比（すなわち光が透過できる面積／ディスプレイ面積）が小さくなる。したがって、ディスプレイは低い光レベルを示す。
第２図に、代表的な従来技術の液晶ディスプレイ・アレイの構成を示す。アレイ内には、格子状パターンの形で交差するゲート・バス・ライン４とソース・バス・ライン６が含まれている。バス・ライン間には、通常２つの透明電極２の間に保持された液晶であるピクセルがある。ピクセルの１つの隅には、スイッチング要素、すなわち液晶に電圧を印加するかまたは液晶から電圧を除去し、それによりピクセルを明るくするかまたは暗くする薄膜トランジスタ（ＴＦＴ）５がある。ＴＦＴは、ゲート電極８、ソース電極７ならびにドレインから構成される。この構成では、ＴＦＴのための接続が通常長方形のピクセルを侵す。異なるバス・ライン間のハードによる接触が必要であるために、この大きさの構造が必要である。
従来のＡＭＬＣＤレイアウトについての開口面積の最大縮小は、相互接続および接触が必要なためである。具体的には、ソース・データバスおよびゲート・データバスによりピクセル開口が劇的に小さくなる。これらのバスは、各ピクセルにおいてソース接触およびドレイン接触が存在するので、最小フォトリソグラフィ寸法よりも大きくする必要がある。また、従来技術の装置のその動作寿命中の故障の主要な原因は、接触が分離することである。
従来技術の方法の他の欠点は、アレイを構成するのに使用される加工方法である。導電バス・ラインを適切にするために、金属を使用してアレイを終端させる必要がある。金属／インジウムスズ酸化物（ＩＴＯ）汚染は、収量損失の主要な原因である。また、多数の金属層が必要なために、従来技術の設計は複雑になる。
重要な従来技術の参考文献は、薄膜トランジスタおよびコンデンサに基づく電子回路の製造方法が開示されているヨーロッパ特許出願第１０３５２３号である。その発明の方法によれば、導電層、グラビア層および絶縁層を基板上に特定の順序で重ねて、液晶ディスプレイに応用できる薄膜トランジスタとコンデンサのマトリックスを生成する。
本発明は、より大きい開口比を実現し、アクティブ・マトリックス液晶ディスプレイの設計および製造を大いに簡単化する利点をもたらす。
発明の概要
本明細書に記載する発明は、液晶ディスプレイにおいてより大きい口径比を実現するアクティブ・マトリックスである。液晶ディスプレイは、その上に配置された多数の平行ソース・ラインを有する下側基板を有する。また下側基板上には、薄膜トランジスタ（ＴＦＴ）用のドレイン手段がある。絶縁層をデータ・ラインならびにドレイン手段の上に配置する。多数のゲート・ラインをデータ・ラインおよびドレイン手段と交差するように絶縁層上に配置する。これら３つの要素の交差はＴＦＴのアレイを形成し、各ＴＦＴの近くには、液晶ディスプレイ用のピクセル内に組み込まれた透明電極がある。各ＴＦＴのドレイン手段は、透明電極に接触して、ＬＣＤ内のピクセルの個々のスイッチングを行う。
ＡＭＬＣＤについての大口径比は様々な理由で可能である。まず、アレイ内のスイッチング要素用のソース・ラインおよびゲート・ラインを、最小フォトリソグラフィ寸法を使用して構成することができる。また、ゲートおよびソースを透明な導電性材料で構成し、それにより光の透過を改善することができる。また、金属接触を除去することによりスイッチング要素がピクセル内に侵入しなくなり、したがってその開口比が大きくなる。また、アレイ内の接触を減らすことによりディスプレイの信頼性が高くなる。これらの改善点により、高性能アクティブ・マトリックス液晶ディスプレイの性能が向上する。
【図面の簡単な説明】
第１図は、従来技術のＡＭＬＣＤ装置についての回路図である。
第２図は、従来技術のＡＭＬＣＤ装置についてのピクセル構成を示す図である。
第３ａ図は、接触無しアレイの平面図である。
第３ｂ図は、ゲート・バスに沿った接触無しアレイの図である。
第３ｃ図は、ゲート・バスに平行な接触無しアレイの図である。
第３ｄ図は、ドレインに沿った接触無しアレイの図である。
第３ｅ図は、ソース・バスに沿ったゲート・バスの図である。
第４図は、接触無しアレイについての単結晶シリコン層内のソース領域およびドレイン領域の平面図である。
第５図は、大口径比ＡＭＬＣＤ内のピクセルの断面図である。
第６ａ図は、ハーフトーン構成における接触無しアレイの平面図である。
第６ｂ図は、ゲート・バスに沿った接触無しアレイのハーフトーン構成の断面図である。
第７図は、ハーフトーン・接触無しアレイについての単結晶シリコン層内のソース領域およびドレイン領域の平面図である。
第８ａ図は、共有接触・アレイの平面図である。
第８ｂ図は、共有接触の断面図である。
第８ｃ図は、ソース・バスの断面図である。
第９図は、共有ソース・アレイについての単結晶シリコン層内のソース領域およびドレイン領域の平面図である。
第１０図は、ハーフトーン構成における共有ソース・アレイの平面図である。
第１１図は、共有ソース・ハーフトーン・アレイについての単結晶シリコン層内のソース領域およびドレイン領域の平面図である。
好ましい実施形態の説明
第３ａ図に、大口径比アクティブ・マトリックス液晶ディスプレイ（ＡＭＬＣＤ）用の接触無しアレイ・アーキテクチャについての部分平面図を開示する。本発明の第１の実施形態におけるアレイは、垂直に延びかつイメージ信号を供給するディスプレイ・ドライバ（図示せず）と電気接触するソース・バス１２を有する。ソース・バス１２は水平に走るゲート・バス１４と交差する。ゲート・バスもディスプレイ・ドライバ（図示せず）と電気接触する。液晶ディスプレイ内の各ピクセルごとに、透明電極１８がゲート・バスとソース・バスの交差の間の空間に配置される。ピクセル電極１８はドレイン領域１６と電気接触する。第３ａ図に示されるすべての要素は共通の基板上に配置される。ソース・バス、ドレイン領域およびゲート・バスの交差は、ディスプレイ内のピクセル用のスイッチング要素である薄膜トランジスタ（ＴＦＴ）を形成する。第４図および第３ｂ図〜第３ｅ図を検討すれば、ＴＦＴの構造がよりよく理解できよう。
第４図は、アクティブ・マトリックス全体に対してベース層の役目をするクリア・ガラス基板上に付着したソース・バスおよびドレインのみの図である。ソース・バス１２は、線抵抗を小さくするためにｎ＋に強くドープされた単結晶シリコン１０の埋込み層によって形成される。また、ドレイン領域１６によって区画される領域もｎ＋に強くドープされる。シリコン層１０の一部であるソース１２とドレイン１６の間の領域はドープされていない。ソース・バスおよびドレインは、チタンやタングステンなど耐火金属シリサイドのストリップをポリシリコンの層上に配置することによって構成することもできる。これは、より低い抵抗が必要な場合に行われる。さらに、ゲート・バスおよびドレインは、Ｋｏｐｉｎ社によって提供される技術によって転移シリコンから構成することもできる。再び第３ａ図を参照すると、次いでゲート・バスをソース・バス上に配置し、バスの交差の間の空間に透明電極を充填する。好ましい実施形態におけるゲート・バスは、透明かつ導電性のスズ酸化物（ＩＴＯ）から構成される。この材料は、ゲート信号を伝えるのに適した導電度を有する。ゲート・バス材料用に使用できる他のものは、ポリシリコンまたはチタンやタングステンなど耐火金属シリサイドである。また、ゲート・バスおよびドレイン・バスは、シリコンの層上に配置されるチタンなど耐火金属シリサイドの層を含む。これは、より低い抵抗が必要な場合に行われる。
ＴＦＴの構造は、第３ｂ図に示されるゲート・バスに沿った断面から明らかである。ソース・バスおよびドレイン・バスを画定するシリコン層を配置した後、次いで酸化物の層をこれらの部品上に堆積させる。次いで、ソース・バスと交差するように、ゲート・バスを酸化物層上に堆積させる。シリコン層１０のソース領域１２はドレイン領域１６の近くにあり、トランジスタを通る電流は、ゲート・バス１４上を伝播する信号によって制御される。透明電極を通る切断面である第３ｃ図に示される断面は、ピクセル電極１８のソース・バス１２に対する近接を示す。
第３ｄ図に示される断面は、ドレイン１６に平行な方向においてとってある。特に、ドレインとピクセル電極１８の間の電気接触ならびにドレインのゲート・バスへの近接が示されている。ドレインとピクセル電極の間の接続の性質はよくわかっている。この接触は、金属接触ではなく周知の半導体製造技法によって行われる。第３ｅ図に示される断面は、ソース・バスに沿ってとってある。特に、ソース・バスとゲート・バスの間の関係が示されている。
第３ａ図の要素は、結合して、液晶ディスプレイ用のアクティブ・マトリックスを形成する。イメージ信号は、ピクセル電極における電荷を選択的に供給するように、ゲート・バスおよびソース・バスに沿って送信される。以下に詳細に説明するように、ピクセル電極における電荷の有無により、そのピクセルをオンにするかまたはオフにするかを制御する。当技術分野において周知のように、そのピクセルのターンオンまたはターンオフは、ピクセルの近くにあるトランジスタのスイッチングに応答する。従来技術のＡＭＬＣＤでは、これらのトランジスタは、ソース・バス・ラインとトランジスタの間の金属接触ならびにトランジスタのドレインとドレイン電極の間の金属接触を必要とする。これらのトランジスタ内で最初に故障するものの１つは金属接触であることがＣＭＯＳ技術において周知であるので、これらの金属接触はＬＣＤでは弱いリンクである。第３ａ図に示されるマトリックスには、バス・ラインをトランジスタに接続する金属接触、およびトランジスタをドレイン電極に接続する金属接触がない。さらに、金属接触を有するトランジスタを使用する場合、トランジスタをピクセル開口の隅に配置する必要がある。トランジスタが開口内に侵入することは、第２図に示される従来技術のマトリックスにおいて明らかに理解できる。本発明では、トランジスタの構成をバス・ラインの構成内に組み込み、それによりピクセル開口を最大にしている。
第３ａ図に示されるマトリックスを液晶ディスプレイ・ピクセル内に組み込んだものを第５図に示す。第５図は、単一のピクセルの中央を通る液晶ディスプレイのアクティブ部分の断面図である。ディスプレイのアクティブ部分には、上述の要素を閉じ込めるガラス基板３０が含まれている。下側基板３０上には、単結晶シリコン１０の層が配置されている。このシリコン層を第４図に示されるパターンの形でマスキングし、マスキングされていない部分を酸化させ、窒化物を除去する。ソース領域とドレイン領域が画定されたら、これらの領域をリン注入によって強くドープする。次いで、ゲート酸化物層をソース領域とドレイン領域上に配置し、ＩＴＯまたはポリシリコンでできたゲートをこのゲート酸化物上に堆積させる。次いで、ゲート材料にホウ素を注入し、ソース・ラインを逆にドープする。次いで、透明電極ＩＴＯをゲート・ラインとバス・ラインの交差間に配置させ、ドレイン領域と電気接触するように酸化物上に配置する。再び第５図に示されるように、次いで、酸化物の層をゲート・ライン上ならびにピクセルＩＴＯ上に堆積させる。ピクセルを画定するために、スペーサ・ポスト３２をゲート・ラインおよびソース・ライン上に堆積させる。ニクロム・ブロック３４をスペーサ・ポストと、これもＩＴＯでできた共通電極３６の間に配置する。この共通電極は、あらかじめ上側ガラス基板３０上に付着してある。液晶ディスプレイの場合と同様に、液晶が下側電極１８と共通電極３６の間の間隙を満たす。
当技術分野において周知のように、従来のＡＭＬＣＤレイアウトの開口面積の最大縮小は、相互接続および接触に起因する。具体的には、ソース・バス・ラインおよびゲート・バス・ラインによりピクセル開口が劇的に小さくなった。これらのバスは、各ピクセルにおいてソース接触およびドレイン接触が存在するので、最小フォトリソグラフィ寸法よりも大きくする必要がある。上述の実施形態では、アレイ内に接触がない。したがって、たいていの従来のアーキテクチャにより得られるものよりもかなり大きい開口比が得られる。
また、上述の実施形態にはいくつかの加工上の利点がある。１つは特にアレイ内のすべての金属が不要なことである。金属／ＩＴＯ汚染は収量損失の主要な原因である。さらに、製造プロセスにおいて２つの金属層が不要である。したがって、ＡＭＬＣＤの設計および製造が大いに簡単化される。
上に開示した独特のＴＦＴ構成は、当技術分野において周知のものと異なるアクティブ・マトリックス用の動作モードを必要とする。動作について、ゲート・バス・ラインおよびソース・バス・ライン上の信号を受信する単一ピクセルに関して説明する。液晶技術において周知のように、ピクセル内の液晶上の電荷により、ピクセルをオンにするかまたはオフにするかを制御する。本明細書に記載の発明の実施形態のＴＦＴに関するバイアス方法のもとで、まずソース・データ・ライン電圧を−５ボルトに設定し、ゲート・ライン電圧を＋５ボルトに設定することによってピクセルをオンにする。トランジスタがオンになると、電流がソースからドレインへ流れ、ドレイン電圧が負になるにつれて、ソースとドレインの間の電位はゼロになる。電位差が０ボルトになると、プロセスが停止する。ピクセルを放電するまたはオフにするために、ソース・ライン電圧を＋５ボルトに設定し、ゲート・ライン電圧をボルトに−５ボルトに設定する。トランジスタがオンになると、再び電流がトランジスタのドレインからソースへ流れる。ドレイン電圧が正になるにつれて、ソース電圧とゲート電圧差がゼロになる。そうなると、トランジスタはオフになり、電流は流れなくなる。
このタイプの動作は、異なる２つの物理機構を使用して特定のピクセルとの間を移動する電荷の量を制御するので、従来技術と異なる。これら両方の電圧を制御すると、ピクセルの優れた性能が得られる。特定のピクセルのスイッチング中に周囲のピクセルの変更を抑止するために、周囲のピクセルのゲート・ソース・バスまたはデータ・ラインをトライステートに設定する。周囲のピクセル・トランジスタへのバイアスは電流が漏れ電流のみに制限されるように調節され、したがって周囲のピクセルの状態に影響しない。このタイプのトランジスタの性能が優れているのは、ＡＭＬＣＤ動作のどちらの位相時にも一様な電荷移動がよりよく保証され、必要なマスキング層は２つだけなので製造が容易であり、また接触を除去することによりトランジスタの信頼性が高くなるためである。
上述の接触無しアレイは、ＡＭＬＣＤ内にグレイスケールを提供するように変更することができる。アクティブ・マトリックスの第１の実施形態についてのハーフトーン構成を第６ａ図に示す。この構成では、大きいピクセルをより小さいサブ・ピクセルに分割することによってハーフトーンを達成する。図示の実施形態では、特定のピクセル用の透明電極を４つの電極５４、５６、５８および６０に分割する。各電極は、それぞれドレイン電極４８、５０、５２および４６を有する。上述の構成の場合と同様に、ソース・バス・ライン４４はゲート・バス４２と交差する。このマトリックスの構成は実質上上述の構成と同じである。しかしながら、この構成を作成する場合、単結晶シリコン層４４のマスキングはより複雑になる。第７図に示されるように、異なる４つの電極４６、４８、５２及び５０は単一のソース・ライン４４から離れるように延びる。ソースおよびドレインは適切な導電度を得るために強くドープされる。シリコン層６２のドープされていない領域がドレイン電極とソースの間に残る。
ゲート・ラインに平行にとった断面である第６ｂ図にドレイン電極、ソース・バス・ラインおよびゲート・バス・ラインの相対的位置を示す。ゲート・バスは、間にゲート酸化物層を有するソース領域とドレイン領域上に配置されている。第６ｂ図の図は、ドレイン４６および５０を含むように拡大することができる。ハーフトーン構成では、各サブ・ピクセルは、サブ電極への電流を制御するためにそれ自体のトランジスタを有する。ドレイン接触およびサブ電極ＩＴＯの構成は、上述の接触無しアーキテクチャにおいて記載されているものと同じである。
各サブ電極の相対面積は、その最終スイッチング電圧を決定する。本発明の実施形態では、ピクセル電圧は、活動スイッチング要素の幅と長さの比によって制御される。この比は、トランジスタの形状ファクタと呼ばれる。この幅と長さの比を変化させることによって、トランジスタが供給する電流が変化する。本発明では、サブ電極５６および６０を組み込んだピクセルが特定のソース電圧においてオンになり、サブ電極５４および５８を組み込んだピクセルがより高い電圧においてオンになるようにこれを行う。特定のピクセルについて所望のハーフトーンを提供するために、ソース電圧とゲート電圧を変化させる。この第２の実施形態は、ＡＭＬＣＤ内にハーフ・トーンを使用してもなお、接触無しアーキテクチャの利点である最大ピクセル開口比が達成されるので有利である。
本発明の第３の実施形態では、大面積ＡＭＬＣＤについて共有ソース接触アーキテクチャが開示されている。いくつかのＡＭＬＣＤアーキテクチャでは、各ピクセルごとに開口比を最大にすると同時に、ソース・バス・ライン抵抗を小さくする必要がある。この問題の解決策は、個々のピクセル・トランジスタに電流を供給するために、一連の等間隔に離間した接触をソース・バスに沿って備えることである。この構成は、各ピクセル・トランジスタごとに電気接触を有する従来技術に勝る大きな利点をもたらす。
アクティブ・マトリックス・アーキテクチャの第３の実施形態についての平面図を第８ａ図に示す。このマトリックス内には、ゲート・バス７４と交差するソース・バス７０のアセンブリが含まれている。ソース・ラインとゲート・ラインの交差の近くには、ドレイン電極７８と電気接触するピクセル電極７６がある。本発明のこの実施形態と上述の第１の実施形態の主要な差異は、ソース・バスに沿って等間隔に離間した電気接触７２である。上述のように、接触は、ソース・ライン抵抗を小さくするために、ソース・ラインに沿って一定の間隔をおいて配置される。ソース接触間のゲート・ラインの数は、一般に３２個程度である。実際の数は、ＡＭＬＣＤ動作中のソース・バス・ラインの充電中の容量性時定数に依存する。
第９図は、マスキングおよびドーピングによってソース・バス・アセンブリ７０ならびにドレイン電極７８を含むように変更された単結晶シリコン層８０の平面図である。また、ソース・ラインに沿って等間隔に離間した電気接触７２も含まれる。第８ｂ図に示されるように、これらの電気接触７２は、単結晶シリコン層７７上のＬＣＤドライバ（図示せず）から延びるソース・バス・アセンブリ７０のアルミニウム・ストリップ７５との間の電気接続を行う。シリコン層とアルミニウム・ストリップの間に絶縁層が備えられる。アルミニウム・ストリップ７５と単結晶シリコン層７７の関係は、第８ｃ図において明らかに理解できる。この実施形態についてのトランジスタ構成は、上述の第１の実施形態に示されるものと同じである。第３の実施形態と第１の実施形態の唯一の差異は、ソース・ラインに沿って接触７２が含まれていることである。接触７２は、事前設定された間隔をおいてピクセル開口を占拠するだけであり、残りのピクセルについては最大開口比を可能にする。これにより、所与のフォトリソグラフィ解像度に対して最大開口比が実現されると同時に、優れた動的性能が維持される。
本発明の第４の実施形態および最後の実施形態では、第３の実施形態に記載した共有ソース接触アーキテクチャを、第２の実施形態に記載したハーフトーン構成と結合させる。第１０図に示されるように、各電極は４つのサブ・ピクセル１０２、１０４、１０６および１０８に分割される。各サブ電極はそれぞれドレイン９６、９４、１００および９８と接触する。ソース・ライン９０およびゲート・ライン９２とともに、ドレイン領域は、第２の実施形態に記載した各サブ電極ごとに一連のトランジスタを形成する。この構成内には、ゲート・ライン間で等間隔に離間した、一般に３２個程度の共有接触９３が含まれている。上述のように、この共有ソース接触方法では、ライン抵抗が小さくなると同時に、接触に当てられた面積が最小になる。
第１１図は、マスキングおよびドーピングして様々なドレイン領域ならびにソース・バスを形成した単結晶シリコン１１０の平面図である。図からわかるように、電極接触９３はソース・バスに沿って離間している。第３の構成の場合と同様に、ソース・バス上に付着した絶縁層上のドライバからアルミニウム・ストリップが延び、この接触によりドライバから個々のサブ・ピクセルへのデータ信号の送信が可能になる。この共有ソース・ハーフトーン構成では、所与のフォトリソグラフィ解像度に対して最大開口比が達成されると同時に、優れた大規模ディスプレイ性能が得られる。
以上は、新規で、非自明なＡＭＬＣＤアーキテクチャについての説明である。出願者は、本発明を上記説明に限定せず、添付の請求の範囲によって本発明を規定する。
【図１】
0003869463.tif 000002
【図２】
0003869463.tif 000003
【図３ａ】
0003869463.tif 000004
【図３ｂ】
0003869463.tif 000005
【図３ｃ】
0003869463.tif 000006
【図３ｄ】
0003869463.tif 000007
【図３ｅ】
0003869463.tif 000008
【図４】
0003869463.tif 000009
【図５】
0003869463.tif 000010
【図６ａ】
0003869463.tif 000011
【図６ｂ】
0003869463.tif 000012
【図７】
0003869463.tif 000013
【図８ａ】
0003869463.tif 000014
【図８ｂ】
0003869463.tif 000015
【図８ｃ】
0003869463.tif 000016
【図９】
0003869463.tif 000017
【図１０】
0003869463.tif 000018
【図１１】
0003869463.tif 000019