(57)【特許請求の範囲】
【請求項１】
複数の金属ライン（Ｌ１、Ｌ２、Ｌ３）からなる少なくとも３つの金属ライン層と、複数のメモリセルからなる少なくとも２つのメモリセル層とが設けられており、前記金属ライン層と前記メモリセル層は相互に重なって配置されており、
前記複数のメモリセルはそれぞれ１つのダイオードと、該ダイオードに直列に接続された１つのメモリ素子とを有し、
前記メモリ素子は磁気抵抗効果を有する積層構造体を有し、
前記ダイオードは、少なくとも２つの金属層（Ｍ１、Ｍ２）と、該金属層（Ｍ１、Ｍ２）の間に配置された絶縁層（Ｉ１）とからなる積層構造体を有し、
前記メモリ素子の積層構造体と前記ダイオードの積層構造体とは相互に重なって配置されており、
各金属ライン層における前記複数の金属ラインは相互に平行に延在し、
前記金属ライン層の相互に隣り合う金属ライン層の金属ライン（Ｌ１、Ｌ２；Ｌ２、Ｌ３）は相互に横断する方向に延在し、
前記複数のメモリセルは一方の金属ライン層の金属ライン（Ｌ１、Ｌ２）と前記の金属ライン層と隣り合う金属ライン層の金属ライン（Ｌ２、Ｌ３）との間にそれぞれ接続されている
メモリセル装置。
【請求項２】
前記ダイオードの２つの金属層（Ｍ１、Ｍ２）の一方の金属層（Ｍ１）が金属ライン（Ｌ１）の一部である、請求項１記載のメモリセル装置。
【請求項３】
前記メモリ素子の積層構造体が少なくとも２つの磁性層（Ｇ１、Ｇ２）と該磁性層（Ｇ１、Ｇ２）の間に配置された非磁性層（Ｎ１）とからなる、請求項１又は２記載のメモリセル装置。
【請求項４】
相互に平行に延在する複数の金属ライン（Ｌ１）からなる第１の金属ライン層を作成し、
前記第１の金属ライン層の上方に複数のメモリセルからなる第１のメモリセル層を、該第１のメモリセル層の複数のメモリセルが前記第１の金属ライン層の複数の金属ライン（Ｌ１）とそれぞれ接続されるように作成し、
前記第１のメモリセル層の複数のメモリセルのためにそれぞれ１つのメモリ素子と、該メモリ素子と直列に接続された１つのダイオードとを作成し、
前記ダイオードのために、少なくとも２つの金属層（Ｍ１、Ｍ２）と、該金属層（Ｍ１、Ｍ２）の間に配置された絶縁層（Ｉ１）とからなる積層構造体を作成し、
前記メモリ素子のために、磁気抵抗効果を有する積層構造体を作成し、
前記メモリ素子の積層構造体と前記ダイオードの積層構造体を相互に重ねて作成し、
前記第１のメモリセル層の上方に、相互に平行で、かつ前記第１の金属ライン層の複数の金属ライン（Ｌ１）に対して横断する方向に延在する複数の金属ライン（Ｌ２）からなる第２の金属ライン層を、前記第１のメモリセル層の複数のメモリセルが前記第１の金属ライン層の複数の金属ライン（Ｌ１）と前記第２の金属ライン層の複数の金属ライン（Ｌ２）との間にそれぞれ接続されるように作成し、
前記第２の金属ライン層の上方に前記第１のメモリセル層に対応するように構築された第２のメモリセル層を作成し、
前記第２のメモリセル層の上方に、相互に平行で、かつ前記第２の金属ライン層の複数の金属ライン（Ｌ２）に対して横断する方向に延在する複数の金属ライン（Ｌ３）からなる第３の金属ライン層を、前記第２のメモリセル層の複数のメモリセルが前記第２の金属ライン層の複数の金属ライン（Ｌ２）と前記第３の金属ライン層の複数の金属ライン（Ｌ３）との間にそれぞれ接続されるように作成する、
メモリセル装置の製造方法。
【請求項５】
第１の導電性層を作成し、該第１の導電性層の上に前記第１のメモリセル層の作成のための層（Ｍ１、Ｉ１、Ｍ２、Ｇ１、Ｎ１、Ｇ２）を作成し、
前記第１のメモリセル層の作成のための層（Ｍ１、Ｉ１、Ｍ２、Ｇ１、Ｎ１、Ｇ２）及び前記第１の導電性層を、第１のストライプ状のマスクを用いて、前記第１の導電性層から前記第１の金属ライン層が作成されるように構造化し、
絶縁材料を堆積させ、相互に別個のストライプ状の第１の絶縁構造体（Ｓ１）が作成されるように平坦化し、
第２の導電性層を作成し、該第２の導電性層の上に前記第２のメモリセル層の作成のための層（Ｍ３、Ｉ２、Ｍ４、Ｇ３、Ｎ２、Ｇ４）を作成し、
前記第２のメモリセル層の作成のための層（Ｍ３、Ｉ２、Ｍ４、Ｇ３、Ｎ２、Ｇ４）、前記第２の導電性層及び前記第１のメモリセル層の作成のための層（Ｍ１、Ｉ１、Ｍ２、Ｇ１、Ｎ１、Ｇ２）をストライプ状の第２のマスクを用いて、前記第２の導電性層から前記第２の金属ライン層が作成され、かつ前記第１のメモリセル層の作成のための層（Ｍ１、Ｉ１、Ｍ２、Ｇ１、Ｎ１、Ｇ２）から前記第１のメモリセル層の複数のメモリセルが作成されるように構造化し、
絶縁材料を堆積させ、相互に別個のストライプ状の第２の絶縁構造体（Ｓ２）が作成されるように平坦化し、
第３の導電性層を作成し、
前記第３の導電性層及び前記第２のメモリセル層の作成のための層（Ｍ３、Ｉ２、Ｍ４、Ｇ３、Ｎ２、Ｇ４）をストライプ状の第３のマスクを用いて、第３の導電性層から前記第３の金属ライン層が作成され、かつ前記第２のメモリセル層の作成のための層（Ｍ３、Ｉ２、Ｍ４、Ｇ３、Ｎ２、Ｇ４）から前記第２のメモリセル層の複数のメモリセルが作成されるように構造化する、
請求項４記載の方法。
【請求項６】
前記ダイオードの２つの金属層（Ｍ１、Ｍ２）の一方の金属層（Ｍ１）が、金属ライン（Ｌ１）の一部として作成される、請求項４又は５記載の方法。
【請求項７】
前記メモリ素子の構造化のために少なくとも２つの磁性層（Ｇ１、Ｇ２）と、該磁性層（Ｇ１，Ｇ２）の間に配置された非磁性層（Ｎ１）とを作成する、請求項４から６までのいずれか１項記載の方法。
【発明の詳細な説明】
【０００１】
本発明は磁気抵抗効果を有する積層構造体を備えたメモリ素子を有するメモリセル装置に関する。
【０００２】
磁気抵抗効果を有する積層構造体はTechnologieanalyse XMR-Technologien, Technologiefrueherkennung, 編者Stefan Mangel, 出版社VDI-Technologiezentrum Physikalische Technologienから公知である。この積層構造体の構造に応じて、ＧＭＲ素子、ＴＭＲ素子、ＡＭＲ素子及びＣＭＲ素子が区別される。
【０００３】
ＧＭＲ素子の概念は、専門分野において、少なくとも２つの強磁性層とその間に配置された１つの非磁性の導電層を有し、いわゆるＧＭＲ（巨大磁気抵抗；giant magnetoresistance）効果を示す、つまりＡＭＲ（異方性磁気抵抗；anisotropic magnetoresistance）効果と比較して大きな磁気抵抗効果を示す積層構造体に対して使用される。ＧＭＲ効果とは、ＧＭＲ素子の電気抵抗が２つの強磁性層中の磁化が平行かもしくは反平行に整列しているかどうかに依存する現象と解釈される。
【０００４】
ＴＭＲ素子の概念は、専門分野において、少なくとも２つの強磁性層及びその間に配置された絶縁性の非磁性層を有するトンネリング・マグネットレジスタンス（Tunneling Magnetoresistance）積層構造体に対して使用される。この場合、絶縁層は２つの強磁性層の間でトンネル電流が生じる程度に薄い。この積層構造体は同様に磁気抵抗効果を示し、この効果は両方の強磁性層間に配置された絶縁性の非磁性層を通過するスピン分極トンネル電流により生じる。この場合でも、ＴＭＲ素子の電気抵抗は、両方の強磁性層中の磁化が平行又は反平行に整列しているかどうかに依存する。
【０００５】
ＡＭＲ効果とは、磁化された導体中での抵抗が磁化方向に対して平行方向及び垂直方向で異なることにより生じる。従って、ＡＭＲ効果は単一の強磁性層中で生じる容積効果であると解釈される。
【０００６】
磁気抵抗効果の大きさ（ΔＲ／Ｒ＝１００〜４００％、室温で）のために、コロッサル・マグネットレジスタンス（Collosal Magnetoresistance）効果と呼ばれるもう一つの磁気抵抗効果は、高い保磁力のために、磁化状態間で切り替えるために高い磁場を必要とする。
【０００７】
米国特許第５６４０３４３号明細書には、いわゆるＭＲＡＭ−メモリセル装置が記載されており、この場合、メモリセルは金属ラインからなる相互に重なって配置された２つの金属ライン層の間に配置されている。このメモリセルはそれぞれ１つのダイオードとこのダイオードと直列に配置された１つのメモリ素子とを有している。このメモリ素子は磁気抵抗効果を有する積層構造体を有する。前記ダイオードはｐｎ−ダイオード又はショットキーダイオードであり、シリコンを含有する。メモリ素子の積層構造体とダイオードの積層構造体とは相互に重なって配置されている。第１の金属ライン層の金属ラインは相互に平行に延在する。第２の金属ライン層の金属ラインは相互に平行で、かつ第１の金属ライン層の金属ラインに対して垂直に延在している。このメモリセルはそれぞれ第１の金属ライン層の金属ラインと第２の金属ライン層の金属ラインとの間に接続されている。このメモリ素子の積層構造体は２つの強磁性層とその間に配置された１つの絶縁層とからなる。このメモリ素子の電気抵抗は、２つの強磁性層の磁化方向が相互に平行であるか又は反平行であるかに依存している。１つのメモリセルに情報を書き込むためにメモリセルと接続している金属ラインに電流を供給する。この場合、電圧はメモリセルを通過して電流が流れない程度に選択される。この電流により生じた磁場がメモリセルの領域内で、２つの磁性層の一方の磁化が磁場中で整列される程度に加えられる。他方の強磁性層の磁化方向は変化しないままである。この整列は情報を表す。この情報の読みとりのためにダイオードと接続している金属ラインの電圧は低下し、メモリ素子と接続している金属ラインでの電圧は高くなる。残りのメモリ素子と接続している金属ラインでは、読み取るべきメモリセルのダイオードと接続している金属ラインと同じ電圧である。残りのダイオードと接続されている金属ラインでは、読み取るべきメモリセルのメモリ素子と接続している金属ラインと同じ電圧である。メモリセル中のダイオードに基づき、読み取るべきメモリセルを通してだけ電流が流れることができる。この電流は、メモリセルに記憶された情報である２つの個別値に依存し、この値はメモリ素子の２種類の磁化状態に対応する。
【０００８】
本発明の根底をなす課題は、先行技術と比較して高いパッケージング密度で製造可能な磁気抵抗効果を有するメモリ素子を備えたメモリセル装置を提供することであった。さらに、このようなメモリセル装置の製造方法を提供することであった。
【０００９】
前記の課題は、複数の金属ラインからなる少なくとも３つの金属ライン層と、複数のメモリセルからなる少なくとも２つのメモリセル層とが設けられており、これらの金属ライン層とメモリセル層が相互に重なって配置されているメモリセル装置により解決される。複数のメモリセルはそれぞれ１つのダイオードと、このダイオードに直列に接続された１つのメモリ素子とを有する。このメモリ素子は磁気抵抗効果を有する積層構造体を有する。このダイオードは少なくとも２つの金属層と、これらの金属層の間に配置された絶縁層とからなる積層構造体を有する。メモリ素子のこの積層構造体とダイオードのこの積層構造体とは相互に重なって配置されている。各金属ライン層における複数の金属ラインは相互に平行に延在し、金属ライン層の相互に隣り合う金属ライン層の金属ラインは相互に横断する方向に延在する。これらの複数のメモリセルは１つの金属ライン層の金属ラインとこの金属ライン層に隣り合う金属ライン層の金属ラインとの間にそれぞれ接続されている。
【００１０】
さらに、前記の課題は、相互に平行に延在する複数の金属ラインからなる第１の金属ライン層を作成するメモリセル装置の製造方法により解決される。第１の金属ライン層の上方に複数のメモリセルからなる第１のメモリセル層を、この第１のメモリセル層の複数のメモリセルが第１の金属ライン層の複数の金属ラインとそれぞれ接続されるように作成する。第１のメモリセル層の複数のメモリセルのためにそれぞれ１つのメモリ素子と、このメモリ素子と直列に接続された１つのダイオードとを作成する。このダイオードのために、少なくとも２つの金属層と、この金属層の間に配置された絶縁層とからなる積層構造体を作成する。このメモリ素子のために磁気抵抗効果を有する積層構造体を作成する。このメモリ素子の積層構造体とダイオードの積層構造体とを相互に積み重ねて作成する。第１のメモリセル層の上方に、相互に平行に延在しかつ第１の金属ライン層の複数の金属ラインに対して横断する方向に延在する複数の金属ラインからなる第２の金属ライン層を、第１のメモリセル層の複数のメモリセルが第１の金属ライン層の複数の金属ラインと第２の金属ライン層の複数の金属ラインとの間にそれぞれ接続されるように作成する。第２の金属ライン層の上方に、第１のメモリセル層に対応するように構築された第２のメモリセル層を作成する。第２のメモリセル層の上方に、相互に平行に延在しかつ第２の金属ライン層の複数の金属ラインに対して横断する方向に延在する複数の金属ラインからなる第３の金属ライン層を、第２のメモリセル層の複数のメモリセルが第２の金属ライン層の複数の金属ラインと第３の金属ライン層の複数の金属ラインとの間にそれぞれ接続されるように作成する。
【００１１】
メモリセルは少なくとも２つの相互に積層された層中に配置されているため、メモリ素子あたりの所要面積は減少し及びメモリセル装置のパッケージング密度は高まる。相互に積層されているメモリ素子の層の数が多くなればそれだけ、達成可能なパッケージング密度が高くなる。この場合、メモリセルからなる各メモリセル層は金属ラインからなる２つの金属ライン層の間に配置されている。一方の金属ライン層の金属ラインは他方の金属ライン層の金属ラインに対して横断する方向に延在する。金属ラインはそれぞれ最小の寸法でかつ使用した技術において製造可能な最小の構造サイズＦの間隔で製造可能であるので、１層あたり、４Ｆ２の所要面積／メモリセルが生じる。ｎ層の場合に全体のメモリセル装置中でメモリセルあたり４Ｆ２／ｎの所要面積が生じる。
【００１２】
ダイオードはトンネルダイオードであり、この場合、電子は絶縁層を一方の方向が他方の方向よりも容易に通り抜ける。ダイオードの作成のために、ダイオードの下方にある金属ラインが破壊されるほどの高温は必要ではない。
【００１３】
このダイオードの設計は一方の層のメモリセルの情報が読み出される際に電流がこの層に隣り合う層のメモリセルを通過して流れることを阻止する。さらに、このダイオードの設計は、読み出されるべきメモリセルと接続している金属ライン間にだけこの読み出されるべきメモリセルを通過して電流が流れるようにする。このことは、それにより電流の大きさが他のメモリセルに記憶された情報とは無関係であり、かつ単に読み出されるべき情報に反映されるために有利である。
【００１４】
メモリセル装置の作成のためのプロセスコストは、１つの金属ライン層の金属ラインの作成のためのマスクと隣り合う金属ライン層の金属ラインの作成のためのマスクがさらに金属ラインからなるこれらの金属ライン層の間に配置されたメモリセルの作成のために用いられる場合に特に少ない。
【００１５】
例えば第１の導電性層を作成し、この第１の導電性層の上に第１のメモリセル層の作成のための層を作成する。第１のメモリセル層の作成のための層及び第１の導電性層をストライプ状の第１のマスクを用いて、第１の導電性層から複数の金属ラインからなる第１の金属ライン層が作成されるように構造化する。引き続き、絶縁材料を堆積させ、平坦化して相互に別々のストライプ状の第１の絶縁構造体を作成する。
【００１６】
第２の導電性層を被着させ、この第２の導電性層の上に第２のメモリセル層の作成ための層を被着させる。第２のメモリセル層の作成のための層、第２の導電性層及び第１のメモリセル層の作成のための層をストライプ状の第２のマスクを用いて、第２の導電性層から第２の金属ライン層が作成されかつ第１のメモリセル層の作成のための層から第１のメモリセル層が作成されるように構造化する。第１のメモリセル層は従って第２の工程で対応する層の構造化により作成される。第１の工程は第１の金属ライン層の作成の際に行われ、第２の工程は第２の金属ライン層の作成の際に行われる。引き続き、絶縁材料を堆積させ、平坦化し、相互に別々のストライプ状の第２の絶縁構造体を作成する。
【００１７】
引き続き、第３の導電性層を被着させる。この第３の導電性層及び第２のメモリセル層の作成のための層を、第３の導電性層から複数の金属ストライプからなる第３の金属ライン層が作成されかつ第２のメモリセル層の作成のための層から第２の層のメモリセルが作成されるようにストライプ状に構造化する。第２のメモリセル層のメモリセルは従って２つのプロセス工程で対応する層の構造化によって作成される。第１の工程は第２の金属ライン層の作成の際に行われ、第２の工程は第３の金属ライン層の作成の際に行われる。このように、メモリセル及び金属ラインの多くの層を任意に作成することができる。
【００１８】
ダイオードの特に有利な電気的特性は一方の金属層の仕事関数と他方の金属層の仕事関数の差ができる限り大きい場合に達成される。この場合ダイオード中でのトンネル効果の非対称性が特に大きく、つまり、電子は他方の方向よりも一方の方向で著しく容易に通過する。アルミニウムは特に低い仕事関数を有する。従って、この一方の金属層は特にアルミニウムからなる。しかしながら低い仕事関数を有する他の材料も同様に適している。他の金属層は白金からなるのが有利である、それというのも白金は特に高い仕事関数を有するためである。しかしながら、高い仕事関数を有する他の材料、例えばタングステンも同様に適している。
【００１９】
絶縁層の作成のためにアルミニウムを酸化することができる。
【００２０】
金属ラインは例えばＣｕ、ＡｌＳｉＣｕ又は金属ケイ化物からなることができる。
【００２１】
プロセスの簡素化のために、ダイオードの２つの金属層の一方が金属ラインの一部である場合が有利である。この場合、金属ラインは有利にアルミニウムからなる。
【００２２】
ダイオードの積層構造体とメモリ素子の積層構造体との間に、例えばＴｉＮからなる拡散バリアを配置することができる。
【００２３】
メモリ素子として全ての公知のＴＭＲ素子及びＧＭＲ素子が適している。さらに、異なる抵抗を有する２つの磁化状態を有し、この２つの磁化状態間でメモリの使用のために許容できる高さの磁場をかけることにより相互に切り換えることができる全てのＸＭＲ素子が適している。
【００２４】
メモリ素子の積層構造体が２つの磁性層とその間に配置された１つの非磁性層からなるのが有利である。メモリセルはそれぞれ２つの磁化状態を有する。
【００２５】
非磁性層は絶縁層（ＴＭＲ−素子）であるのが有利である、それというのもこの層によってより高い素子抵抗（＝１００ｋΩ）を達成可能であるためであり、この高い素子抵抗は電力消費並びに信号／ノイズ比に関して有利である。磁性層の材料として、例えばＮｉ、Ｆｅ、Ｃｏ、Ｃｒ、Ｍｎ、Ｇｄ、Ｄｙ及びこれらの合金、例えばＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＦｅ、ＣｏＣｒＦｅ、並びにＭｕＢｉ、ＢｉＦｅ、ＣｏＳｍ、ＣｏＰｔ、ＣｏＭｎＢ、ＣｏＦｅＢが適している。非磁性層の絶縁性材料として、例えばＡｌ２Ｏ３、ＭｇＯ、ＮｉＯ、ＨｆＯ２、ＴｉＯ２、ＮｂＯ、ＳｉＯ２及びＤＬＣ（ダイヤモンド状炭素）が適している。非磁性層の導電性材料として、例えばＣｕ又はＡｇが適している。
【００２６】
磁性層の厚さは有利に５ｎｍ〜１０ｎｍである。非磁性層の厚さは有利に１ｎｍ〜３ｎｍの範囲内にある。メモリ素子は有利に５０ｎｍ〜１５０ｎｍの範囲内の寸法を有する。このメモリ素子は特に正方形又は長方形の形状を有することができる。
【００２７】
この方法のプロセス安全性を高めるために、メモリセルの積層構造体とその上に配置された金属ラインとの間に中間層を配置するのが有利である。この中間層は絶縁構造体の製造のために絶縁材料を平坦化する際にメモリセルの積層構造体の損傷を防止する。平坦化の際に、中間層は露出されるか、いくらか除去されることもできる。さらにこの中間層は拡散バリアとしても機能することができる。
【００２８】
メモリ素子の積層構造体をダイオードの積層構造体上に配置することができる。択一的に、ダイオードの積層構造体はメモリ素子の積層構造体上に配置されている。
【００２９】
次に、メモリセル装置の可能な操作方法を記載する。
【００３０】
メモリセル上に情報を書き込むために、このメモリセルと接続する金属ラインに電流を供給する。それにより生じた磁場はこのメモリセルの領域内では残りのメモリセルの領域内よりも大きい。この磁場はこのメモリセルの範囲内で、所属するメモリ素子の２つの磁性層の軟磁性の層の磁化が磁場中で整列する程度大きい。２つの磁性層の硬磁性の層の磁化方向は変化されないままである。この磁場は書き込まれるべき情報に応じて、軟磁性の層の磁化方向を硬磁性の層の磁化方向に対して平行か又は反平行になるように調節される。その結果、これらのメモリセルは２つの異なる磁化状態を採る。
【００３１】
メモリセルの情報を読み出すために、所属する金属ラインに、このメモリセルを通過して電流が流れる程度に電圧を印加する。この電流の高さは、メモリセルの磁化状態に依存し、従って記憶された情報に依存する。
【００３２】
次に、本発明を図面で示した実施例により詳説する。
【００３３】
これらの図面は寸法通りではない。
【００３４】
実施例において、半導体構成素子（図示されていない）が配置された基板が設けられており、この基板は中間酸化物Ｚで覆われている（図１参照）。この半導体構成素子は作成すべきメモリセル装置の周辺装置の一部であることができる。
【００３５】
第１の導電性層の作成のために、銅を約５００ｎｍの厚さで堆積させる。第１の金属層Ｍ１の作成のためにアルミニウムを約１０ｎｍの厚さで堆積させる。熱酸化により酸化アルミニウムからなる約３ｎｍの厚さの第１の絶縁層Ｉ１を作成する。第２の金属層Ｍ２の作成のために白金を約１０ｎｍの厚さで堆積させる。引き続き、窒化チタンからなる約１０ｎｍの厚さの第１の拡散バリア（図示されていない）を堆積させる。第１の磁性層Ｇ１の作成のためにコバルトを約１０ｎｍの厚さで堆積させる。約３ｎｍの厚さの第１の非磁性層Ｎ１の作成のためにアルミニウムを堆積させ、これを熱酸化により完全に酸化させる。第２の磁性層Ｇ２の作成のためにＮｉＦｅを約１０ｎｍの厚さで堆積させる。第１の中間層Ｚ１の作成のために約２０ｎｍの厚さで窒化チタンを堆積させる（図１参照）。
【００３６】
約１５０ｎｍのストライプの幅を有しかつ相互に約１５０ｎｍの間隔を有するストライプ状の第１のフォトレジストマスク（図示されていない）を用いて、第１の中間層Ｚ１、第２の磁性層Ｇ２、第１の非磁性層Ｎ１、第１の磁性層Ｇ１、第１の拡散バリア、第２の金属層Ｍ２、第１の絶縁層Ｉ１及び第１の金属層Ｍ１をアルゴンを用いたスパッタリングによりエッチングする。引き続き、銅を例えばＢＣｌ３＋Ｃｌ２＋ＣＨ４を用いてエッチングすることで、第１の導電性層から、金属ラインＬ１からなる第１の金属ライン層を作成する（図１参照）。この第１のフォトレジストマスクを除去する。
【００３７】
第１の絶縁構造体Ｓ１の作成のためにＳｉＯ２を約１００ｎｍの厚さで堆積させ、これを第１の中間層Ｚ１が露出するまで化学機械研磨により平坦化する（図１参照）。この場合、第１の中間層Ｚ１は約１０ｎｍ取り去られる。
【００３８】
第２の導電性層の作成のために、銅を約５００ｎｍの厚さで堆積させる。第３の金属層Ｍ３の作成のためにアルミニウムを約１０ｎｍの厚さで堆積させる。熱酸化により酸化アルミニウムからなる約３ｎｍの厚さの第２の絶縁層Ｉ２を作成する。第４の金属層Ｍ４の作成のために、白金を約１０ｎｍの厚さで堆積させる。第２の拡散バリア（図示されていない）の作成のために、窒化チタンを約１０ｎｍの厚さで堆積させる。第３の磁性層Ｇ３の作成のために、コバルトを約１０ｎｍの厚さで堆積させる。約３ｎｍの厚さの第２の非磁性層Ｎ２の作成のために、アルミニウムを堆積させ、これを熱酸化により完全に酸化させる。第４の磁性層Ｇ４の作成のために、ＮｉＦｅを約１０ｎｍの厚さで堆積させる。第２の中間層Ｚ２の作成のために、ＴｉＮを約２０ｎｍの厚さで堆積させる（図２Ａ及び２Ｂ参照）。
【００３９】
約１５０ｎｍのストライプの幅を有し、第１のフォトレジストマスクのストライプに対して横断する方向に延在し、かつ相互に約１５０ｎｍの間隔を有する第２のストライプ状のフォトレジストマスク（図示されていない）を用いて第２の中間層Ｚ２、第４の磁性層Ｇ４、第２の非磁性層Ｎ２、第３の磁性層Ｇ３、第２の拡散バリア、第４の金属層Ｍ４、第２の絶縁層Ｉ２及び第３の金属層Ｍ３をアルゴンを用いたスパッタリングによりエッチングする。引き続き第２の導電性層を例えばＢＣｌ３＋Ｃｌ２＋ＣＨ４を用いてエッチングして、金属ラインＬ２からなる第２の金属ライン層が作成される（図２Ａ及び２Ｂ参照）。
【００４０】
引き続き、第１の中間層Ｚ１、第２の磁性層Ｇ２、第１の非磁性層Ｎ１、第１の磁性層Ｇ１、第１の拡散バリア、第２の金属層Ｍ２、第１の絶縁層Ｉ１及び第１の金属層Ｍ１をアルゴンを用いたスパッタリングによりエッチングする。それにより第２の磁性層Ｇ２、第１の非磁性層Ｎ１及び第１の磁性層Ｇ１から、第１のメモリセル層のメモリ素子の相互に別個の積層構造体が得られる。第２の金属層Ｍ２、第１の絶縁層Ｉ１及び第１の金属層Ｍ１からは第１のメモリセル層のダイオードの積層構造体が得られる。第１のメモリセル層のメモリセルは１つのダイオード及び１つのメモリセルを含み、これらの積層構造体は相互に積み重なっている。
【００４１】
第２のフォトレジストマスクを除去する。
【００４２】
第２の絶縁構造体Ｓ２の作成のために、ＳｉＯ２を約１００ｎｍの厚さで堆積させ、第２の中間層Ｚ２が露出するまで化学機械研磨により平坦化する。その際、第２の中間層Ｚ２は約１０ｎｍ除去される。
【００４３】
第３の導電性層の作成のために銅を約５００ｎｍの厚さで堆積させる。
【００４４】
第１のフォトレジストマスクに対応する第３のストライプ状のフォトレジストマスク（図示されていない）を用いて、銅を例えばＢＣｌ３＋Ｃｌ２＋ＣＨ４を用いてエッチングすることで、第３の導電性層から、金属ラインＬ３からなる第３の金属ライン層を作成する（図３Ａ及び３Ｂ参照）。
【００４５】
引き続き、第２の中間層Ｚ２、第４の磁性層Ｇ４、第２の非磁性層Ｎ２、第３の磁性層Ｇ３、第２の拡散バリア、第４の金属層Ｍ４、第２の絶縁層Ｉ２及び第３の金属層Ｍ３をアルゴンを用いるスパッタリングでエッチングする。第４の磁性層Ｇ４、第２の非磁性層Ｎ２及び第３の磁性層Ｇ３から、それにより第２のメモリセル層のメモリ素子の相互に別々の積層構造体が得られる。第４の金属層Ｍ４、第２の絶縁層Ｉ２及び第３の金属層Ｍ３から、第２のメモリセル層のメモリセルのダイオードの積層構造体が得られる。第２のメモリセル層のメモリセルは、１つのダイオード及び１つのメモリ素子を有し、これらの積層構造体は相互に重なって配置されている。
【００４６】
この方法によりメモリセルの相互に積み重なって配置された２つの層を有するＭＲＡＭ−メモリセル装置が作成される。
【００４７】
同様に本発明の範囲内にある実施例の多様なバリエーションが考えられる。特に、記載された層及びマスクの寸法はそれぞれの要求に応じて任意に適合させることができる。同様のことが材料の選択にも当てはまる。
【００４８】
金属ラインＬ１、Ｌ２、Ｌ３は銅の代わりにアルミニウムから製造することができる。この場合、ダイオードの金属層として金属ラインの一部が作用する。別々の金属層Ｍ１、Ｍ２の作成は行わなくてもよい。
【００４９】
相互に交互に積み重ねられた３つより多い金属ライン層及び２つよりも多いメモリセル層を作成することができる。
【図面の簡単な説明】
【図１】  第１の金属ライン層、第１の金属層、絶縁層、第２の金属層、第１の磁性層、非磁性層、第２の磁性層、第１の中間層及び第１の絶縁構造体を作成した後の中間酸化物を備えた基板の断面図
【図２Ａ】  第２の金属ライン層、第３の金属層、第２の絶縁層、第４の金属層、第３の磁性層、第２の非磁性層、第４の磁性層、第２の中間層及び第２の絶縁構造体を作成した後の図１の断面図
【図２Ｂ】  図２ａからのプロセスの後の基板の、図２ａの断面図に対して垂直方向の断面図
【図３Ａ】  第３の金属ライン層を作成した後の図２ａからの断面図
【図３Ｂ】  図３ａからのプロセスの後の図２ｂからの断面図
【符号の説明】
Ｌ１，Ｌ２，Ｌ３  金属ライン、  Ｍ１，Ｍ２  金属層、  Ｉ１  絶縁層、  Ｇ１，Ｇ２  磁性層、  Ｎ１  非磁性層
【図１】
0004027041.tif 000002
【図２Ａ】
0004027041.tif 000003
【図２Ｂ】
0004027041.tif 000004
【図３Ａ】
0004027041.tif 000005
【図３Ｂ】
0004027041.tif 000006