(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体層と、その半導体層とは導電型の異なる第２導電型の半導体層とが厚さ方向に並べて積層されて構成され、光に対する感度を有する受光部を備え、
前記第１導電型の半導体層と前記第２導電型の半導体層とに亙って通電されるように一対の電極が形成されて成る受光素子の製造方法であって、
前記第１導電型の半導体層及び前記第２導電型の半導体層を、不純物を含むＩｎy Ａｌx Ｇａ1-x-y Ｎ（ｘ≧０，ｙ≧０）系の材料から形成するとともに、
前記第１導電型の半導体層あるいは前記第２導電型の半導体層の特定部位に、イオン注入によりイオン注入領域を形成し、
前記不純物を含む半導体層の活性化処理が可能で、且つ、前記イオン注入領域を高抵抗化できる熱処理温度で熱処理をおこない、
前記半導体層の活性化処理と前記イオン注入領域の高抵抗化処理を同時におこなう受光素子の製造方法。
【請求項２】
前記不純物がＭｇ、Ｃａ、Ｃから選択される一種以上であり、前記イオンが窒素、酸素、フッ素、水素、ヘリウムの１種以上である請求項１記載の受光素子の製造方法。
【請求項３】
前記不純物がＳｉであり、前記イオンが窒素、酸素、フッ素、水素、ヘリウムの１種以上である請求項１記載の受光素子の製造方法。
【請求項４】
前記熱処理温度を７００℃から８５０℃の範囲内の温度とする請求項１〜３のいずれか１項記載の受光素子の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の受光素子の製造方法に従って製造される受光素子。
【請求項６】
請求項１〜４のいずれか１項に記載の受光素子の製造方法に従って製造され、前記受光部が３００ｎｍ近傍以下の波長領域に感度を有する紫外線受光素子を得る紫外線受光素子の製造方法。
【請求項７】
請求項６記載の紫外線受光素子の製造方法に従って製造され、前記受光部が３００ｎｍ近傍以下の波長領域に感度を有する紫外線受光素子である火炎センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１導電型の半導体層と、その半導体層とは導電型の異なる第２導電型の半導体層とが厚さ方向に並べて積層された構成を有し、光に対する感度を有する受光部を備え、前記第１導電型の半導体層と前記第２導電型の半導体層とに亙って通電されるように一対の電極が形成されて構成されている受光素子の製造方法に関する。
【０００２】
【従来の技術】
このような受光素子の代表例として、３００ｎｍ近傍以下の波長領域に感度を有するように構成される半導体火炎センサ（紫外線受光素子の一種）を例に取って以下説明する。かかる半導体火炎センサは、火炎が放射する光を３００ｎｍ近傍以下の波長領域において検出することで、他の光（雑音光（太陽光及び室内光等））と区別した状態で火炎を検出することができる。
このような半導体火炎センサとしては、その構成として第１導電型（例えばｐ型）の半導体層と第２導電型（例えばｎ型）の半導体層とを厚さ方向に並べて積層して、いわゆるＰＮ接合型，ＰＩＮ接合型あるいはＡＰＤ（アバランシェフォトダイオード）等のフォトダイオードとして構成したものがある。さらに、近似した構成のものとして、所謂、ＦＥＴ方式のものも、現今、発明者らにより提案されている。
ここで、このような半導体層を形成しようとする場合は、所定の不純物を含む材料からなる層を一旦形成しておき、この層の形成後、これを熱処理することにより、半導体層の活性化を図り、良好な状態の半導体層を得ることができる。
【０００３】
一方、このような火炎センサを考える場合、ＰＮ接合、ＰＩＮ及びＡＰＤのＭｅｓａ界面の逆方向バイアス時の漏れ電流、ＦＥＴのゲート周辺から迂回するピンチオフ時のソースドレイン間の漏れ電流が大きいと、微弱な光に対応する信号が、漏れ電流に埋もれたり、Ｓ／Ｎの低い信号しか得られないこととなりやすい。特に、火炎センサでは、温度の高い使用環境で、１ｎＷ／ｃｍ2以下の光を検出することが必要条件であることから、これは大きな問題となる。
そこで、ＰＮ接合、Ｍｅｓａ界面や、ＦＥＴ構造のゲート周辺の特定部位の高抵抗化処理を目的として、窒素、酸素、フッ素、水素、ヘリウム等をイオン注入して、このイオン注入領域を高抵抗化部として形成することを発明者らは提案する。
このような高抵抗化部の形成処理は、イオン注入工程と、このイオン注入領域を含む素子全体を所定の高温状態とする熱処理工程との組み合わせからなり、この熱処理は、概略、７００℃〜１１００℃の温度範囲内で、１分から１５分の加熱処理をおこなうこととなる。
【０００４】
従って、受光素子の熱処理を考えた場合、現行の手法を踏襲すると、熱処理を伴った半導体層の形成をした後、高抵抗化領域の形成を目的として、イオン注入をおこない、さらに、高抵抗化のための熱処理をおこなうこととなる。この工程を図１（ロ）に示した。さらに、このような目的を異にする熱処理の温度領域の関係を図１（ハ）に示した。
【０００５】
【発明が解決しようとする課題】
しかしながら、発明者らの実験では、このような高抵抗化処理を目的とした熱処理をおこなうと、高抵抗化処理を必要としない部分までも若干高抵抗となる現象が観測された。
この現象は、半導体層をなす単結晶成長膜の結晶の粒界が熱処理に広がったことと、結晶成長した時点で、既に存在していた結晶中の欠陥が深い準位の生成に寄与したためと発明者らは考えている。即ち、高抵抗化処理に伴った通常の半導体層の劣化が発生する場合があることが確認された。
しがって、本発明は、上記実情に鑑みてなされたものであって、その目的は、イオン注入、熱処理を伴った高抵抗化部の形成にあたっても、通常の半導体層の劣化を発生にくい受光素子の製造方法を得ることにある。
【０００６】
【課題を解決するための手段】
本発明による、第１導電型の半導体層と、その半導体層とは導電型の異なる第２導電型の半導体層とが厚さ方向に並べて積層された構成で、光に対する感度を有する受光部を備え、前記第１導電型の半導体層と前記第２導電型の半導体層とに亙って通電されるように一対の電極が形成されて成る受光素子の製造方法の特徴手段は、
前記第１導電型の半導体層及び前記第２導電型の半導体層を、不純物を含むＩｎy Ａｌx Ｇａ1-x-y Ｎ（ｘ≧０，ｙ≧０）系の材料から形成するとともに、
前記第１導電型の半導体層あるいは前記第２導電型の半導体層の特定部位に、イオン注入によりイオン注入領域を形成し、
前記不純物を含む半導体層の活性化処理が可能で、且つ、前記イオン注入領域を高抵抗化できる熱処理温度で熱処理をおこない、
前記半導体層の活性化処理と前記イオン注入領域の高抵抗化処理を同時におこなうことにある。
すなわち、Ｉｎy Ａｌx Ｇａ1-x-y Ｎ（ｘ≧０，ｙ≧０）系の材料にて受光素子を構成することで、例えば、 III族元素の組成比（ｘ，ｙ）を適当に選択して、特定波長領域に光感度を有する素子を形成することができる。
さらに、ＰＮ接合、Ｍｅｓａ界面や、ＦＥＴ構造のゲート周辺等に高抵抗化部を形成することにより、所謂、漏れ電流を低減化することができる。
さて、このようにして、半導体層と高抵抗化部の形成とをおこなう場合に、工程順として、１  不純物を含む半導体層の形成、２  活性化処理を目的とした熱処理、３  イオン注入、４  高抵抗化処理を目的とした熱処理の順で行われる処理工程を、１  不純物を含む半導体層の形成、２  イオン注入、３  熱処理とすることで、半導体層の活性化と特定領域の高抵抗化を達成しながら、工程を簡略化して素子に対する熱のダメージを最小限に留めることができる。このような工程順の変更状態を、図１（イ）（ロ）に対比して示した。
この工程の変更は、活性化処理を目的とした熱処理の温度域と、高抵抗化処理を目的とした温度域に重複する温度範囲があり、このような温度範囲を選択して、この温度範囲内で一気に熱処理をおこなう方が、素子に対するダメージが少ないことを、発明者らが見出したことによる。図１（ハ）にこのような温度範囲を示した。
【０００７】
このような熱処理温度範囲は、７００℃〜８５０℃の範囲であり、この範囲より、処理温度が低いと高抵抗化処理を充分にできない場合がある。一方、処理温度が高いと、通常の半導体層部位に劣化を発生するおそれがある。
このような処理温度範囲内での処理時間としては、５分〜１５分の範囲内の時間が好ましい。
このような工程を経ることで、半導体層の劣化を防止した状態で、所定特定部位に高抵抗化部を形成できるため、量子効率が良く応答速度の早い素子を製造することができる。
【０００８】
さて、ｐ型半導体層の形成にあたっては、前記不純物としては、Ｍｇ、Ｃａ、Ｃから選択される一種以上を使用可能であり、高抵抗化処理をおこなう場合のイオンとしては、窒素、酸素、フッ素、水素、ヘリウムの１種以上を使用することが好ましい。
この場合、特にＭｇが取扱いやすく、打ち込み用のイオンとしては、水素を使用する場合は、深い位置までイオンの打ち込みが可能である。
さて、ｎ型半導体層の形成にあたっては、前記不純物としては、Ｓｉを使用可能であり、高抵抗化処理をおこなう場合のイオンとしては、窒素、酸素、フッ素、水素、ヘリウムの１種以上を使用することが好ましい。
この場合も打ち込み用のイオンとしては、水素を使用する場合は、深い位置までイオンの打ち込みが可能である。
【０００９】
即ち、請求項１〜４のいずれか１項に記載の受光素子の製造方法に従って受光素子を製造することにより、半導体層において劣化が少なく、高抵抗化部においてその抵抗が高い受光素子を得ることができる。
【００１０】
さて、これまでの説明にあたっては、特定材料（Ｉｎy Ａｌx Ｇａ1-x-y Ｎ（ｘ≧０，ｙ≧０）系の材料）からなる受光素子の形成に関する説明をおこなったが、紫外線受光素子として素子を構成し、外乱光を除去した状態で火炎光を検出したい場合にあっては、これまで説明してきた受光素子の製造方法に従って、３００ｎｍ近傍以下の波長領域に感度を有する前記受光部を形成して、半導体火炎センサを得ることが好ましい。
ここで、３００ｎｍ近傍とは、３００ｎｍ自体を含むとともに、これより低い２８０程度までの短波長側の範囲を含んでいる。
【００１１】
さて、火炎の存在を検出するについては、火炎から発する光を検出することによってその存否等を検出できるが、この場合、火炎以外の光源からの光を検出してしまうと火炎を誤検出してしまうことになる。このような誤検出の原因となる光としては一般的に太陽光と蛍光灯とが考えられる。
ここで、図６に示すように、検出対象とする火炎のスペクトルと、太陽光及び蛍光灯（図６においては「室内光」として示す）のスペクトルとを比較すると、３００ｎｍ近傍以下では、火炎のスペクトルがある程度の強度があるのに対し、太陽光及び蛍光灯は十分に小さい相対強度となっている。
従って、可視光の領域では感度を有さず紫外線領域に感度を有する受光素子を用いて火炎センサを構成することで、太陽光や蛍光灯等の外乱光を除外して火炎の存否を検出できるものとなる。この場合、蛍光灯の影響を主に考えるべき室内では、３００ｎｍ以下とすることが好ましく、太陽光を考えるべき室外を対象とする場合は、２８０ｎｍ以下とすることが好ましい。
この場合も、外乱光の影響を抑制しながら、火炎の検出を行える紫外線受光素子を、量子効率が良く応答速度の早い状態に製造することができる。
【００１２】
即ち、各半導体層の材料組成として、受光部に於ける感度領域が３００ｎｍ近傍以下となる組成のものを選択して、各半導体層を形成し、さらに、半導体体層の積層部の所定特定部位に高抵抗化部を、本願の方法に従って形成することにより、得られた火炎センサは、感度の点で量子効率が高く、その光に対する応答速度が早いものとできる。この場合も、３００ｎｍ以下、あるいは２８０ｎｍ以下とすることが好ましい。
【００１３】
【発明の実施の形態】
以下、本発明の受光素子（紫外線受光素子）の一例である半導体火炎センサの実施の形態を図面に基づいて説明する。
半導体火炎センサＰＳは、図２に示すように、単結晶基板であるサファイヤ基板１上にＡｌＮ緩衝層２、ｎ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜３、ｎ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜４、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５、ｐ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜６、ｐ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜７を積層し、ｎ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜３上とｐ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜７上とに一対の電極８ａ，８ｂが形成され、更に、上記各層の周部に高抵抗領域ＨＲが形成されて構成される。
【００１４】
すなわち、第１導電型の半導体層ＦＬとしてのｎ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜３及びｎ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜４と、第２導電型の半導体層ＳＬとしてのｐ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜６及びｐ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜７との間に、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５を形成して受光部ＰＲが構成され、第１導電型の半導体層ＦＬと第２導電型の半導体層ＳＬとの間に通電されるように一対の電極８ａ，８ｂが形成されている。又、導電型の表記からも明らかなように、第１導電型の半導体層ＦＬ及び第２導電型の半導体層ＳＬの何れにおいても、キャリア濃度の異なる２層にて構成され、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５に近い層ほどキャリア濃度が低いものとなるように構成されている。このような素子構成においては、受光部ＰＲを構成する各層のうち、主に高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５が入射光による電子正孔対の発生に寄与する。
尚、半導体火炎センサＰＳは、いわゆるＰＩＮ型受光素子として構成される場合と、いわゆるＡＰＤとして構成される場合とがあるが、素子の構成として両者で異なるのは、上記の高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５の層厚のみである。
【００１５】
上記構成の受光部ＰＲによる分光感度は、受光部ＰＲを構成するＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶の III族元素の組成比によって規定される。
具体的には、図３に示すＩｎを含まないＡｌx Ｇａ1-x ＮのバンドギャップとＡｌ混晶比ｘとの関係のように、Ａｌ混晶比が大きくなるほどバンドギャップが広くなって光吸収端が短波長側に移動する。
Ａｌx Ｇａ1-x ＮのＡｌの一部がＩｎに置き代わる関係となるＩｎy Ａｌx Ｇａ1-x-y Ｎの場合では、Ｉｎが、Ａｌ又はＧａに置き変わる割合が大きくなるにつれてバンドギャップが狭くなり光吸収端が長波長側に移動する。
本発明では、半導体火炎センサＰＳを火炎センサとして用いるものとしており、上述のように、図６に「ガスの火炎の光」として示すガスの炎から発する光のスペクトルを、同様に図６に示す雑音光として作用する太陽光や室内光（蛍光灯の光）の影響を除外した状態で検出できるのが望ましい。
【００１６】
このため、吸収スペクトルの長波長端が３００ｎｍ近傍以下となるようにするのが好適である。
具体的には、ｙ＝０としてＩｎを含まないＡｌx Ｇａ1-x Ｎの場合では、Ａｌ混晶比を０．４２乃至０．４５の範囲で選択すれば、バンドギャップが概ね４．５ｅＶとなり、吸収スペクトルの長波長端はおよそ２７５ｎｍとなる。
ｙ＞０としてＩｎを成分に含める場合は、それに応じてＡｌ混晶比ｘを大きくし、ガリウムの割合を減じることで、上記のバンドギャップとすることができる。但し、ｙ≧０．５の範囲では、Ａｌの割合を最大にしても吸収スペクトルの長波長端が長波長側へ移動し過ぎるものとなり、現実には、０≦ｙ＜０．５の範囲が望ましい。又、Ａｌ混晶比ｘを大とし過ぎると、図６に示す「ガスの火炎の光」に対する感度も低下し、火炎センサとしての利用が困難となるので、０≦ｘ≦０．６の範囲とするのが望ましい。
尚、太陽光が完全に遮光された室内で使用されることが前提であれば、バンドギャップが概ね４．３ｅＶとなるようにして、吸収端を若干長波長側へ移動させてもほぼ同等の性能が得られる。
【００１７】
次に、上記構成の半導体火炎センサＰＳの製造方法について説明する。
半導体火炎センサＰＳを構成する各層は、ウェハ状態のサファイヤ基板１上に、ＭＯＣＶＤ装置にて積層される。ＭＯＣＶＤ装置は、反応室（成膜室）が常圧付近となる常圧型のものを使用する。
上記各層の積層は、ウェハ状態のサファイヤ基板１を反応室（成膜室) にセットした状態で、サファイヤ基板１を加熱し、各構成元素の材料ガスの供給状態を順次切換えることにより、順次積層される。尚、サファイヤ基板１の基板温度は、ＡＩＮ緩衝層２の成長時は４００℃〜６００℃とし、ＡＩＮ緩衝層２上への上記各層の成長時は９００℃〜１１００℃（最も好ましくは１０５０℃）とする。
材料ガスとしては、Ｉｎ，Ａｌ，Ｇａ及びＮの各構成元素は、夫々、ＴＭＩｎ（トリメチルインジウム），ＴＭＡｌ（トリメチルアルミニウム），ＴＭＧａ（トリメチルガリウム）及びＮＨ3 （アンモニア）として供給され、又、ｎ型不純物としてＳｉ，ｐ型不純物としてＭｇが、夫々、ＳｉＨ4 （シラン），ＣＰ2 Ｍｇ（シクロペンタンマグネシウム）として適宜供給される。尚、ｐ型不純物としてＣａを用いる場合は、いわゆるイオニンプランテーションを用いる。
【００１８】
上記各層の積層において、ＡｌＮ緩衝層２は約２００Åの層厚に成長させ、ｎ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜３はＳｉＨ4 ガスを流しながらキャリア濃度が約１×１０18ｃｍ-3で約３μｍの層厚に成長させ、ｎ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜４はＳｉＨ4 ガスを流しながらキャリア濃度が約１×１０17ｃｍ-3  で約０．１μｍの層厚に成長させる。これらの層の積層における他の成膜条件は公知の方法と同様である。尚、ｎ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜３の層厚は２μｍ以上とすることが望ましく、本実施形態では上述の如く３μｍとしいる。
【００１９】
上記高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５を積層する際においては、ＴＭＩｎ，ＴＭＡｌ，ＴＭＧａ及びＮＨ3 の材料供給量を、夫々、ａ（ｍｏｌ／ｓｅｃ），ｂ（ｍｏｌ／ｓｅｃ），ｃ（ｍｏｌ／ｓｅｃ）及びＸ（ｍｏｌ／ｓｅｃ）とすると、Ｖ族元素の III族元素に対する材料供給比率、すなわち、Ｘ／（ａ＋ｂ＋ｃ）が、５０００以上となるように設定して成膜する。
このような条件で成膜することにより、Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５は、キャリア濃度が１×１０15ｃｍ-3以下の高抵抗の単結晶膜が得られ、具体例としては、ｘ＝０，ｙ＝０としてＧａＮ単結晶膜を成膜した場合には、５×１０13ｃｍ-3以下のキャリア濃度のものが得られる。尚、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５を成膜する場合にも、必要に応じて、Ｓｉ，Ｍｇ，Ｃ又はＣａを不純物としてドーピングしてキャリア濃度を調整しても良い。
尚、常圧型のＭＯＣＶＤ装置によって、上記の成膜条件として成膜することで極めて良好な特性のものが得られるのであるが、必ずしも常圧型に限られず、いわゆる減圧型のＭＯＣＶＤ装置を用いても良い。減圧型のＶＯＣＶＤ装置において、Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５の成膜時の圧力を１／３〜１／２気圧程度とすると、Ｖ族元素のIII 族元素に対する材料供給比率を上述のように高い値に容易に設定できる。
【００２０】
高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５の層厚は、半導体火炎センサＰＳをＰＩＮ型受光素子とする場合は０．１μｍ、半導体火炎センサＰＳをＡＰＤとする場合は０．５μｍとする。ＡＰＤの場合に層厚を厚くしているのは、ＡＰＤに高電圧を印加したときに、膜内の電界強度が過度に大きくならないようにするためである。但し、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５の層厚を厚くし過ぎると、応答速度が低下するので留意する必要があるが、０．５μｍ程度では実用上十分な応答速度が得られる。
【００２１】
高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５の成膜後に、ｐ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜６はＣＰ2 Ｍｇを流しながらキャリア濃度が約１×１０17ｃｍ-3  で約０．１μｍの層厚に成長させ、ｐ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜７はＣＰ2 Ｍｇを流しながらキャリア濃度が約１×１０18ｃｍ-3で約０．３μｍの層厚に成長させる。これまでの処理により、活性化処理を経ていない半導体層が多層状に積層された受光部を原始的に形成することができる。
次に、高抵抗化領域の形成を目的としたイオン注入処理に進む。この処理は、水素イオンを利用したイオン注入により行い、ウェハーの厚さ方向視の図面である図４において斜線で示す領域ＩＰに、ウェハーの厚さ方向に水素イオンを打ち込む。イオンの加速電圧は、打ち込み深さが、図２に示すように、ｎ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜４に達する深さかあるいはそれより深いものとなるように設定する。
【００２２】
このようにして、半導体層の形成及び素子特定部位に対するイオン注入処理を終えた後、本願の特徴となる半導体層の活性化処理、高抵抗化処理の一部を担う処理を、同時におこなう。この処理は、７００〜８５０℃（具体的には８２０℃）で、５〜１５分（具体的には１０分）の処理である。
【００２３】
この後、図５に示すように、水素イオンを打ち込んだ部分をｎ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜３が露出する深さまで帯状にフォトエッチング処理を行い、その帯状にエッチングした部分に個々の半導体火炎センサＰＳに対応する状態で電極８ｂを形成すると共に、水素イオンを打ち込んでいない部分に電極８ａを形成する。尚、図５において破線ＢＬは、水素イオンを打ち込んだ領域と打ち込んでいない領域の境界を示している。
電極８ａはＮｉとＡｕの２層構成で、ｐ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜７側をＮｉとし、一方、電極８ｂはＴｉとＡｌの２層構成で、ｎ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜３側をＴｉとして、夫々例えば電子ビーム蒸着等により積層した後、リフトオフ法や化学的エッチング等により、電極８ａをメッシュ状に形成し、電極８ｂを矩形形状に形成する。
電極８ａ，８ｂの形成後、図５において一点鎖線ＣＬにて示す素子分離線に沿ってダイシング等により個々の素子に素子分離する。電極８ａ，８ｂの形成後により確実なオーミックコンタクトをとるために加熱処理を行っても良いが、この場合は、打ち込んだ水素イオンが加熱処理によって離脱することを考慮して、水素イオンの打ち込み量を多めに設定しておくことが望ましい。
このように素子分離を行うことによって、図２に示すように、第１導電型の半導体層ＦＬ及び第２導電型の半導体層ＳＬが露出する側面部分に、第１導電型の半導体層ＦＬと第２導電型の半導体層ＳＬとに亘る状態で、イオン注入により高抵抗化された高抵抗領域ＨＲが備えられることになる。
【００２４】
以上のようにして作製された半導体火炎センサＰＳは、有効受光面積を１ｃｍ2 に換算した場合に、暗電流が約１０ｎＡ程度のものが得られる。尚、上記高抵抗領域ＨＲを備えずに、他の条件を同一条件とした場合は、暗電流が約１ｎＡ以上となり、暗電流が大幅に改善されている。
さらに、図１（ロ）に示す工程を経る場合と、図１（イ）に示す工程をへる場合とにあっては、本願の工程である図１（イ）の工程を取る方が、素子の光に対する応答速度を早くすることができた。さらに、その量子効率も、％オーダーで向上した。
【００２５】
〔別実施形態〕
以下、別実施形態を列記する。
(1) 上記実施の形態では、半導体火炎センサをＰＩＮ接合型フォトダイオード又はＡＰＤとして構成する場合を例示しているが、上記実施の形態における受光部ＰＲの積層構成において、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５を備えない積層構成として、ＰＮ接合型フォトダイオードとして構成しても良い。
上記構成とした場合の半導体火炎センサＰＳは、上記実施の形態における半導体火炎センサＰＳの製造方法において、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５を成膜しないものとする以外は同一工程によって製造でき、有効受光面積を１ｃｍ2 に換算した場合に、暗電流が約１０ｐＡ程度のものが得られる。
この場合も、図１（ロ）に示す工程を経る場合と、図１（イ）に示す工程をへる場合とにあっては、本願の工程である図１（イ）の工程を取る方が、素子の光に対する応答速度を早くすることができた。さらに、その量子効率も、％オーダーで向上した。
また、本願手法は、ＦＥＴ構造を取る場合のゲート周辺の高抵抗化の場合にあっも、適用することができる。
【００２６】
(2) 上記実施の形態では、高抵抗領域ＨＲを形成するために水素イオンを打ち込む場合を例示しているが、例えば、Ｎ，Ｏ，Ｆ，Ｈｅ，Ｃｌ，等の他のイオンを打ち込んで高抵抗化するものとしても良い。この場合、Ｎイオン等のように同一加速電圧での打ち込み深さが水素イオンに較べて浅いものは、それに応じて加速電圧を高くするか、又は、受光部ＰＲを構成する各層の層厚を薄くする必要がある。
(3) 上記実施の形態では、図４に示すように、ウェハー状態でイオン注入を行うものとしているが、ウェハー状態から素子分離を行った後に、第１導電型の半導体層ＦＬ及び第２導電型の半導体層ＳＬが露出する側面部分に向けて、側方又は斜め上方からイオン注入を行っても良い。
【００２７】
(4) 電極８ａをいわゆる透明電極として構成しても良い。透明電極とすると、電極８ａを受光面の全面に形成することが可能である。透明電極の具体例としては例えば、Ｐｄを５０Å程度の膜厚で積層すれば良い。
(5) 上記実施の形態では、被検出光はメッシュ状の電極８ａの開口部分を通過してｐ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜７に入射する構成としているが、ｐ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜７の上に実効的に１／４波長に相当する層厚のＡｌＮ反射防止膜を形成しても良い。このように反射防止膜の材質をバンドギャップの広いＡｌＮとすることで、反射防止膜での被検出光の吸収を抑制できるとともに、ＭＯＣＶＤによる一回の成長プロセスで反射防止膜まで含めて形成することが可能となる。
【００２８】
(6) 上記実施の形態では、単結晶基板１上にＡｌＮ緩衝層２を積層しているが、このＡｌＮ緩衝層２の代わりに、ＡｌＧａＮを緩衝層として用いても良い。
このようにＡｌＧａＮを緩衝層として用いても、基板側との格子定数のミスマッチを緩和することができる。この場合、ｎ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜３、ｎ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜４、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５、ｐ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜６、ｐ+ Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜７のＡｌ混晶比と、ＡｌＧａＮ緩衝層のＡｌ混晶比との差を０．１以下とすれば、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５等の結晶性を一層良好なものとできる。
【００２９】
(7) 上記実施の形態では、単結晶基板１としてサファイヤ基板を用いているが、例えば、サファイヤ基板の代わりにＳｉＣ単結晶基板を用いても良い。
(8) 上記実施の形態では、第１導電型の半導体層ＦＬ及び第２導電型の半導体層ＳＬの夫々をキャリア濃度が異なる２層構成としているが、夫々単層にて構成しても良い。すなわち、上記実施の形態において、ｎ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜４及びｐ- Ｉｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜６を省略しても良い。
又、逆に、３層以上にて構成して、高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜５の近い層ほどキャリア濃度が低くなるように構成しても良い。
(9) 上記実施の形態では、第１導電型をｎ型、第２導電型をｐ型として説明しているが、これは説明の便宜のために対応付けており、第１導電型をｐ型、第２導電型をｎ型として説明することもできる。
又、上記実施の形態では、単結晶基板１に近い側にｎ型の半導体層を配置してＰＩＮ型に構成しているが、単結晶基板１に近い側にｐ型の半導体層を配置してＰＩＮ型に構成しても良い。
(10)上記実施の形態では、ＭＯＣＶＤ装置によって結晶成長する場合を例示しているが、例えばいわゆるＭＢＥ装置によって各層を結晶成長するようにしても良い。
【図面の簡単な説明】
【図１】半導体火炎センサの製造工程と熱処理温度との説明図
【図２】本発明の実施の形態にかかる半導体火炎センサの断面図
【図３】本発明の実施の形態にかかる組成比とバンドギャップとの関係を示す図
【図４】本発明の実施の形態にかかる半導体火炎センサの製造工程の一部を概略的に示す平面図
【図５】本発明の実施の形態にかかる半導体火炎センサの製造工程の一部を概略的に示す平面図
【図６】ガス光等の分光スペクトルを示す図
【符号の説明】
１          単結晶基板
２          ＡｌＮ緩衝層
５          高抵抗のＩｎy Ａｌx Ｇａ1-x-y Ｎ単結晶膜
８ａ，８ｂ  一対の電極
ＨＲ        高抵抗領域
ＦＬ        第１導電型の半導体層
ＰＲ        受光部
ＳＬ        第２導電型の半導体層
【図１】
0003922772.tif 000002
【図２】
0003922772.tif 000003
【図３】
0003922772.tif 000004
【図４】
0003922772.tif 000005
【図５】
0003922772.tif 000006
【図６】
0003922772.tif 000007