(57)【特許請求の範囲】
【請求項１】
金属ベースの表面にエッチングストップ膜を形成する工程と、
該エッチングストップ膜上に形成すべき配線膜に対してネガのパターンを有する第１のレジスト膜を形成する工程と、
上記第１のレジスト膜が形成された上記金属ベースの表面上に上記第１のレジスト膜上を含め、上記配線膜の所定部分上に形成すべきバンプ乃至パッドに対してネガのパターンを有する第２のレジスト膜を形成する工程と、
上記第２のレジスト膜をマスクとしてバンプ乃至パッド材料である金またはパラジウムを上記金属ベース表面に電解メッキすることによりバンプ乃至パッドを形成する工程と、
第２のレジスト膜を除去でき第１のレジスト膜を除去できない除去手段により第２のレジスト膜のみ除去する工程と、
上記第１のレジスト膜をマスクとして上記金属ベース表面に配線膜材料となる銅を上記金属ベース表面に電解メッキすることにより配線膜を形成する工程と、
を有することを特徴とする半導体素子実装用配線基板の製造方法。
【請求項２】
上記第２のレジスト膜は上記配線膜先端にのみ金またはパラジウムをメッキするパターンである
ことを特徴とする請求項１に記載の半導体素子実装用配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子実装用配線基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子を実装する技術の一つとしてＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）技術があり、図１０（Ａ）乃至（Ｄ）はその一つの従来例である配線基板の形成方法の概略を工程順に示すものである。例えば所定のパターンにパターニングされたポリイミド樹脂層（厚さ例えば７５μｍ）ａに接着剤ｂを介して銅層（厚さ例えば数〜数十μｍ）ｃを接着することにより積層し、該銅層ｃをパターニングすることにより配線膜を形成したフィルム回路を用意する。図１０（Ａ）はそのフィルム回路を示す。
【０００３】
次に、図１０（Ｂ）に示すように、電解メッキにより先ずニッケル膜（厚さ例えば２μｍ）を形成し、その後、電解メッキにより金メッキ膜（厚さ例えば１μｍ）を形成し、しかる後、図１０（Ｃ）に示すように外形カット処理をして個々の半導体装置分毎に分離独立させる。ｄはメッキ膜である。
【０００４】
上記外形カット処理後、図１０（Ｄ）に示すように、各配線膜ｃの内端を半導体素子ｅの各電極にボンディングする。このボンディングはＡｕ／Ａｌボンディングとなる。
【０００５】
図１１（Ａ）乃至（Ｃ）は別の従来例である配線基板の形成方法の概略を工程順に示すものである。本従来例は、ワイヤボンドタイプのＢＧＡ／ＣＳＰ用配線基板を対象とし、無電解メッキによりバンプの形成を行う。先ず、図１１（Ａ）に示すように、パターニングされた接着剤ｂ付きポリイミド樹脂層（厚さ例えば５０μｍ）ａを銅層（厚さ例えば１８μｍ）ｃに接着することにより積層し、その後、図１１（Ｂ）に示すように該銅層ｃを選択的にエッチングし、その後、図１１（Ｃ）に示すように、全面的にニッケル膜（膜厚２μｍ）を無電解メッキし、更に金膜（０．５μｍ）を無電解メッキにより形成し、その後、半導体素子をダイボンディングし、更にワイヤボンディングし、しかる後、樹脂封止する。図１１（Ｃ）はその樹脂封止後の状態を示す。ｄはニッケル／金メッキ膜、ｅは半導体素子、ｇは接着剤、ｈはワイヤ、ｉは封止樹脂である。
【０００６】
【発明が解決しようとする課題】
ところで、図１０に示した従来方法には、電解メッキにより各配線毎に金膜を形成するので、先ず第１に電解メッキ用の引き回し配線を必要とし、設計が面倒であるという問題がある。第２に、引き回し配線領域が必要であるので、小型化が難しいという問題がある。第３に、電解メッキは部分的メッキが困難であるが故に配線の露出している面全面に金が付いてしまい、金の使用量が多くなりがちなので、その傾向を抑制するためには金膜を余り厚くすることができないという問題がある。これはボンディング性の向上を制約する要因になる。第４に、配線膜を成す銅膜の表面に直接金膜を形成することによりバンプを構成した場合、ボンディングをするとき印加される超音波が拡散しないようにするために金バンプの下地として例えばニッケル膜を超音波振動拡散防止用として必要であるが、これは半導体素子側にダメージを生じ易いという問題がある。
【０００７】
また、図１１に示した従来方法には、無電界メッキ法により金膜を形成するので、第１にメッキ速度が遅く、メッキに要する時間が非常に長くなり、また、ＴＡＢ用の基板を形成する場合には、テープ状のメッキ設備が必要となり、設備費が高くなると言う問題がある。第２に、無電解メッキ法によれば、小径の開口部に対する金メッキが難しく、接着剤にじみ、メッキ気泡の発生が生じ易いという問題がある。第３に、無電解メッキ法には、メッキの安定性が悪く、膜質が不安定で、金膜に異状が生じ易いという問題がある。第４に、無電解メッキ法によれば、メッキ液の交換頻度が高く、３〜４日で１回という頻度の交換が必要であるという問題がある。
【０００８】
本発明はこのような問題点を解決すべく為されたものであり、半導体素子実装用配線基板の製造方法において、バンプ乃至ボンディングパッドの形成に電界メッキ法を採用することにより上記無電解メッキ法の持つ欠点を回避しつつ各配線毎に引き回し配線を形成する必要性を無くすことにより従来の電界メッキ法の持っていた欠点を回避することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１の半導体素子実装用配線基板の製造方法は、金属ベースの表面に、配線膜形成用のネガパターンのレジスト膜（第１のレジスト膜）と、バンプ乃至パッド形成用のネガパターンのレジスト膜（第２のレジスト膜）を形成してこれらをマスクとしてバンプ乃至パッド材料膜を電解メッキすることによりバンプ乃至パッドを形成し、次に第２のレジスト膜のみ除去したうえで第１のレジスト膜をマスクとして電解メッキにより配線膜を形成するものである。
【００１０】
従って、請求項１の半導体素子実装用配線基板の製造方法によれば、配線膜形成前の段階において、配線膜に対してネガのパターンを有するレジスト膜とパンプ乃至パッドに対してネガのパターンを有するレジスト膜をマスクとしてメッキすることによりバンプ乃至パッドを形成するので、そのメッキに際して金属ベースを電位伝達手段として用いることができる。従って、バンプ乃至パッドを電解メッキ用引出回路を設けなくても電解メッキにより形成することができる。従って、バンプ乃至パッド形成を無電解メッキにより形成する方法が持つ欠点は一切回避することができるのみならず、電界メッキ法が持つところの配線膜毎に電位を付与するために電解メッキ用引出回路を形成する必要もない。依って、電界メッキ法が従来持っていた欠点を回避することができる。
【００１１】
請求項２の半導体素子実装用配線基板の製造方法は、金属ベースの表面に、形成すべき配線膜に対してネガのパターンを有するレジスト膜をマスクとしてバンプ乃至パッド材料を上記金属ベース表面に電解メッキすることによりバンプ乃至パッドを形成し、更に、該レジスト膜をマスクとして上記金属ベース表面のパッド上に配線膜材料を電解メッキすることにより配線膜を形成することを特徴とする。
【００１２】
従って、請求項２の半導体素子実装用配線基板の製造方法によれば、配線膜選択的形成用マスクとして形成したレジスト膜を、バンプ乃至パッド選択的形成用マスクとしても用い、バンプ乃至パッドの形成も配線膜の形成も金属ベースが完全に存在した状態で行われるので、そのメッキに際して金属ベースを電位伝達手段として用いることができる。従って、バンプ乃至パッドを電解メッキ用引出回路を設けなくても電解メッキにより形成することができる。従って、バンプ乃至パッド形成を無電解メッキにより形成する方法が持つ欠点は一切回避することができるのみならず、電界メッキ法が持つところの配線膜毎に電位を付与するために電解メッキ用引出回路を形成する必要もない。依って、電界メッキ法が従来持っていた欠点を回避することができる。
【００１３】
しかも、ボンディングパッドを選択的に形成するためのマスクとなるレジスト膜と配線膜を選択的に形成するためのマスクとなるレジスト膜は共通なので、レジスト膜を選択的に形成する一連の工程が１回分少なくて済むという利点もある。
【００１４】
【発明の実施の形態】
本発明は、通常のＢＧＡ、ＣＳＰタイプの半導体素子実装用配線基板は勿論のこと、ワイヤボンディング型のＢＧＡ、ＣＳＰタイプの半導体素子実装用配線基板にも適用することができる。第１のレジスト膜として例えば液状レジストＴＨＢ−３０（ＪＳＲ）を用いることができ（その場合、現像液としてはＴＨＢ−ＤＩ（ＪＳＲ）０．５％テトラメチルアンモニウムハイドロオキサイドが好適）、第２のレジスト膜として例えばドライフィルムＨＮ・２４０（日立化成製）を用いることができ[ その場合、現像液としては炭酸ナトリウム１％水溶液[ 温度４０℃）が好適] 、バンプ乃至パッドの形成後における第１のレジスト膜の除去は、レジスト膜として上記液状レジストＴＨＢ−３０（ＪＳＲ）を用いた場合、剥離剤として例えばＴＨＢ−ＳＩ（ＪＳＲ）ジメチルスルホキシド＋テトラメチルアンモニウムハイドロオキサイドを用いることにより行うことができ、配線膜の形成後における第２のレジスト膜の除去は、レジスト膜として例えばドライフィルムＨＮ・２４０（日立化成製）を用いた場合、剥離剤として例えば水酸化ナトリウム５％水溶液（４０℃）を用いることにより行うことができる。バンプ乃至パッドは金膜で形成する場合が多いが、他の金属、例えばパラジウムを用いることもできうるものであり、材料は金に限定されない。
【００１５】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。図１（Ａ）〜（Ｆ）及び図２（Ｇ）〜（Ｊ）は本発明半導体素子実装用配線基板の製造方法の第１の実施例を工程順（Ａ）〜（Ｊ）に示す断面図である。本実施例は本発明をＴ−ＢＧＡ用の配線基板（リードフレーム）に適用したものである。
【００１６】
（Ａ）図１（Ａ）に示すように、銅合金からなる板状の金属ベース（厚さ例えば１５０μｍ）１の表面にエッチングストッパとなるニッケル膜（厚さ例えば２μｍ）２を形成し、更にメッキ下地膜となる銅膜（厚さ例えば０．１μｍ）３を形成したものを用意する。
【００１７】
（Ｂ）次に、図１（Ｂ）に示すように、例えば液状レジストＴＨＢ−３０（ＪＳＲ）からなる第１のレジスト膜４を選択的に形成する。具体的には、後で形成する配線膜（７）に対してネガのパターンを有するように選択的に形成する。この選択的形成はレジスト膜４の全面的形成の後、露光、現像処理を為すことにより行うが、レジスト膜４の材料として上記液状レジストＴＨＢ−３０（ＪＳＲ）を用いた場合、その現像の際に現像液として例えばＴＨＢ−Ｄ１（ＪＳＲ）０．５％テトラメチルアンモニウムハイドロオキサイドを用いると良い。
【００１８】
（Ｃ）次に、図１（Ｃ）に示すように、例えばドライフィルムＨＮ・２４０（日立化成製）からなる第２のレジスト膜５を、形成すべきバンプ（６）に対してネガのパターンを有するように形成し、該第２のレジスト膜５をマスクとして例えば金を電解メッキすることによりバンプ（厚さ例えば２〜１０μｍ）６を形成する。尚、第２のレジスト膜５の選択的形成も、レジスト膜５の全面的形成の後、露光、現像処理を為すことにより行うが、レジスト膜５の材料として上記ドライフィルムＨＮ・２４０（日立化成製）を用いた場合、その現像の際に現像液として炭酸ナトリウム１％水溶液( 温度４０℃）を用いると良い。
【００１９】
（Ｄ）次に、水酸化ナトリウム約５％水溶液（４０℃）を剥離液として用いることにより図１（Ｄ）に示すように、第２のレジスト膜５のみを除去する。尚、上記第１のレジスト膜４は、この剥離液には殆ど侵されず、殆どそのまま残存する。
【００２０】
（Ｅ）次に、図１（Ｅ）に示すように、第１のレジスト膜４をマスクとして例えば銅を電解メッキすることにより配線膜（厚さ例えば２５〜３０μｍ）７を形成する。
【００２１】
（Ｆ）次に、ＴＨＢ−Ｓ１（ＪＳＲ）ジメチルスルホキシド＋テトラメチルアンモニウムハイドロオキサイドを剥離液として用いることにより、図１（Ｆ）に示すように、第１のレジスト膜４を除去する。
【００２２】
（Ｇ）次に、例えばポリイミド等から樹脂膜（厚さ例えば２５μｍ）８を、図２（Ｇ）に示すように選択的に形成する。この樹脂膜８が配線膜７を保持する絶縁ベースとなる。
【００２３】
（Ｈ）次に、図２（Ｈ）に示すように、半田ボール電極９を形成する。この形成は、ニッケルメッキ、金又はニッケル及び半田を順次電解メッキすることにより行う。
【００２４】
（Ｉ）次に、図２（Ｉ）に示すように、銅からなる金属ベース１をその裏面側から選択的にエッチングする。エッチングするのは多数の配線膜７が形成された領域と対応する場所であり、外周リング１ａとすべき部分のみ残存させる。このエッチングに際し上記ニッケル膜２がエッチングストッパになり、折角形成した配線膜７がエッチングされることを阻む。
【００２５】
（Ｊ）次に、図２（Ｊ）に示すように、上記エッチングストッパとしての役割を果たしたニッケル膜２及び銅膜３をエッチングにより除去する。これにより各配線膜７が他の配線膜７と電気的に導通した状態でなくなり、電気的に独立する。これでリードフレームが完成した状態になる。
【００２６】
図３（Ａ）〜（Ｃ）は上記配線基板（リードフレーム）を半導体素子に実装する方法を工程順に示す断面図である。先ず、図３（Ａ）に示すように、各配線膜７のインナーリード先端部の金からなるバンプ７を、半導体素子１０の各電極パッド１０ａにボンディングする。
【００２７】
次に、図３（Ｂ）に示すように、半導体素子１０表面部を樹脂１１により封止し、その後、図３（Ｃ）に示すように、スティフナー１２を接着剤１３を介して半導体素子１０及びリードフレームの裏面に接着する。
【００２８】
本実施例によれば、配線膜７形成前の段階において、配線膜７に対してネガのパターンを有する第１のレジスト膜４とパンプ６に対してネガのパターンを有する第２のレジスト膜５をマスクとしてメッキすることによりバンプ６を形成するので、そのメッキに際して金属ベース１を電位伝達手段として用いることができる。従って、バンプ６を電解メッキ用引出回路を設けなくても電解メッキにより形成することができる。従って、バンプ６形成を無電解メッキにより形成する方法が持つ欠点は一切回避することができるのみならず、電界メッキ法が持つところの配線膜７毎に電位を付与するために電解メッキ用引出回路を形成する必要もない。依って、電界メッキ法が従来持っていた欠点を回避することができる。
【００２９】
図４（Ａ）〜（Ｆ）及び図５（Ｇ）〜（Ｊ）は本発明半導体素子実装用配線基板の製造方法の第２の実施例を工程順（Ａ）〜（Ｊ）に示す断面図である。本実施例は本発明をワイヤボンディングタイプＴ−ＢＧＡ用配線基板に適用したものである。
【００３０】
（Ａ）図４（Ａ）に示すように、銅合金からなる板状の金属ベース（厚さ例えば１５０μｍ）１の表面にエッチングストッパとなるニッケル膜（厚さ例えば２μｍ）２を形成し、更にメッキ下地膜となる銅膜（厚さ例えば０．１μｍ）３を形成したものを用意する。
【００３１】
（Ｂ）次に、図４（Ｂ）に示すように、例えば液状レジストＴＨＢ−３０（ＪＳＲ）からなる第１のレジスト膜４を選択的に形成する。具体的には、後で形成する配線膜（７）に対してネガのパターンを有するように選択的に形成する。現像は現像液として例えばＴＨＢ−ＤＩ（ＪＳＲ）０．５％テトラメチルアンモニウムハイドロオキサイドを用いて行う。
【００３２】
（Ｃ）次に、図４（Ｃ）に示すように、例えばドライフィルムＨＮ・２４０（日立化成製）からなる第２のレジスト膜５を、形成すべきボンディングパッド（６）に対してネガのパターンを有するように形成し、該第２のレジスト膜５をマスクとして先ず例えば金を電解メッキすることによりボンディングパッド（厚さ例えば２〜１０μｍ）６を形成し、更に例えばニッケルを電解メッキすることにより超音波振動拡散防止膜（膜厚例えば５μｍ）１４を形成する。この超音波振動拡散防止膜１４は後で半導体素子（１０）の電極と配線膜７のパッド６とをワイヤ（１６）にて超音波ボンディングによりボンディングするとき印加する超音波振動が拡散してしまいワイヤボンディングに寄与しないことを阻む役割を果たす。尚、第２のレジスト膜５のパターニングのための現像には現像液として例えば炭酸ナトリウム１％水溶液( 温度４０℃）を用いる
（Ｄ）次に、例えば水酸化ナトリウム約５％水溶液（４０℃）を剥離液として用いることにより図４（Ｄ）に示すように、第２のレジスト膜５のみを除去する。尚、上記第１のレジスト膜４はこの剥離液には殆ど侵されず、殆どそのまま残存する。
【００３３】
（Ｅ）次に、図４（Ｅ）に示すように、第１のレジスト膜４をマスクとして例えば銅を電解メッキすることにより配線膜（厚さ例えば２５〜３０μｍ）７を形成する。尚、７ａは配線膜７のうちの半導体素子（１０）をボンディングするチップボンディング領域である。
【００３４】
（Ｆ）次に、例えばＴＨＢ−ＳＩ（ＪＳＲ）ジメチルスルホキシド＋テトラメチルアンモニウムハイドロオキサイドを剥離液として用いることにより、図４（Ｆ）に示すように、第１のレジスト膜４を除去する。
【００３５】
（Ｇ）次に、例えばポリイミド等から樹脂膜（厚さ例えば２５μｍ）８を図５（Ｇ）に示すように選択的に形成する。この樹脂膜８が配線膜７を保持する絶縁ベースとなる。
【００３６】
（Ｈ）次に、図５（Ｈ）に示すように、半田ボール電極９を形成する。この形成は、例えば、ニッケルメッキ、金又はニッケル及び半田を順次電解メッキすることにより行う。
【００３７】
（Ｉ）次に、図５（Ｉ）に示すように、銅からなる金属ベース１をその裏面側から選択的にエッチングする。エッチングするのは多数の配線膜７が形成された領域と対応する場所であり、外周リング１ａとすべき部分のみ残存させる。このエッチングに際し上記ニッケル膜２がエッチングストッパになり、折角形成した配線膜７がエッチングされることを阻む。
【００３８】
（Ｊ）次に、図５（Ｊ）に示すように、上記エッチングストッパとしての役割を果たしたニッケル膜２及び銅膜３をエッチングにより除去する。これにより各配線膜７が他の配線膜７と電気的に導通した状態でなくなり、電気的に独立する。これでリードフレームが完成した状態になる。リードフレームの各配線膜７（７ａも含む）の露出した面が半導体素子搭載側の面となる。
【００３９】
図６（Ａ）乃至（Ｄ）は図４、図５に示した方法で製造されたリードフレームを用いての半導体素子の実装方法の一例を工程順に示す断面図である。図６に従ってその方法を説明すると、先ず、図６（Ａ）に示すように、半導体素子１０を配線膜７のチップボンディング領域７ａにチップボンディングする。１５は接着剤である。次いで、図６（Ｂ）に示すように、半導体素子１０の電極と配線膜７のボンディングパッド６との間をワイヤボンディングにより接続する。１６はそのワイヤである。このワイヤボンディングは超音波ボンディングにより行い、その際に、上記超音波振動拡散防止膜１４が超音波振動の拡散を阻んで良好なワイヤボンディングに寄与することは前述の通りである。
【００４０】
その後、図６（Ｃ）に示すように、上記半導体素子１０及びワイヤ１６を樹脂１１により封止する。その後、図６（Ｄ）に示すようにスティフナー兼ヒートスプレッダ１７を接着剤１８を介して封止樹脂１１及びリードフレームに接着する。
【００４１】
本実施例においても上述した第１の実施例で享受した効果と同じ効果を享受することができる。
【００４２】
図７（Ａ）〜（Ｄ）及び図８（Ｅ）〜（Ｇ）は本発明半導体素子実装用配線基板の製造方法の第３の実施例を工程順（Ａ）〜（Ｇ）に示す。本実施例は本発明をワイヤボンディングタイプＴ−ＣＳＰ用配線基板（リードフレーム）に適用したものである。
【００４３】
（Ａ）図７（Ａ）に示すように、銅合金からなる板状の金属ベース（厚さ例えば１５０μｍ）１を用意し、その表面に、レジスト膜４を選択的に形成する。具体的には、後で形成する配線膜（７）に対してネガのパターンを有するように選択的に形成する。尚、金属ベース１として表面にエッチングストッパを成す例えばニッケル膜（厚さ２μｍ）を全面的に形成したものを用いても良い。
【００４４】
（Ｂ）次に、図７（Ｂ）に示すように、上記レジスト膜４をマスクとして金属ベース１表面にメッキ膜２０を電解メッキにより形成する。このメッキ膜２０は図７（Ｂ）右下部に示すように、エッチングストッパを成すニッケル膜２１と、ボンディングパッドを成す金膜（但し、本実施例における金膜６は配線膜全域の表面に形成され、この点が第２の実施例とは異なる。）６と、超音波振動拡散防止膜を成すニッケル膜１４からなる三層構造を有している。従って、このメッキ膜２０はレジスト膜４をマスクとする電解メッキをニッケル、金、ニッケルの順で３回行えばよいことになる。尚、金属ベース１としてその表面に全面的にエッチングストッパを成すニッケル膜を形成したものを用いることとした場合には、ニッケル膜２１は形成する必要がない。
【００４５】
（Ｃ）次に、図７（Ｃ）に示すように、上記レジスト膜４をマスクとして例えば銅を電解メッキすることにより配線膜（厚さ例えば２５〜３０μｍ）７を形成する。尚、７ａは配線膜７のうちの半導体素子（１０）をボンディングするチップボンディング領域である。
【００４６】
（Ｄ）次に、図７（Ｄ）に示すように、レジスト膜４を除去する。
【００４７】
（Ｅ）次に、例えばポリイミド等から樹脂膜（厚さ例えば２５μｍ）８を図８（Ｅ）に示すように選択的に形成する。この樹脂膜８が配線膜７を保持する絶縁ベースとなる。
【００４８】
（Ｆ）次に、図８（Ｆ）に示すように、半田ボール電極９を形成する。この形成は、例えば、ニッケルメッキ、金又はニッケル及び半田を順次電解メッキすることにより行う。
【００４９】
（Ｇ）次に、銅からなる金属ベース１をその裏面側から選択的にエッチングする。エッチングするのは多数の配線膜７が形成された領域と対応する場所であり、外周リング１ａとすべき部分のみ残存させる。このエッチングに際し上記ニッケル膜２がエッチングストッパになり、折角形成した配線膜７がエッチングされることを阻む。
【００５０】
次に、図８（Ｇ）に示すように、上記エッチングストッパとしての役割を果たしたニッケル膜２をエッチングにより除去する。これにより各配線膜７表面の金膜６が露出し、ボンディングパッドとしての役割を果たし得る。また、金属ベース１としてその表面にエッチングストッパを成すニッケル膜を全面的に形成したものを用いた場合には、そのニッケル膜を除去することは単に金膜６を露出させるのみならず、各配線膜７を他の配線膜７から電気的に分離し独立させる役割も果たしたことになる。これでリードフレームが完成した状態になる。リードフレームの各配線膜７（７ａ）の露出した面が半導体素子搭載側の面となる。
【００５１】
本実施例は、ボンディングパッドを成す金膜６の選択的形成を、配線膜７の選択的形成に際してマスクとして用いたレジスト膜４をそのまま用いて行う点で、第１、第２の実施例と異なるが、メッキに際して金属ベース１を電位伝達手段として用いることができるという点では全く共通しており、パッド６を電解メッキ用引出回路を設けなくても電解メッキにより形成することができ、従って、バンプ６形成を無電解メッキにより形成する方法が持つ欠点は一切回避することができるのみならず、電界メッキ法が持つところの配線膜７毎に電位を付与するために電解メッキ用引出回路を形成する必要もないという効果を享有できるという点では第１、第２の実施例と共通している。依って、電界メッキ法が従来持っていた欠点を回避することができる。しかも、ボンディングパッド６を選択的に形成するためのマスクとなるレジスト膜と配線膜を選択的に形成するためのマスクとなるレジスト膜は共通なので、レジスト膜を選択的に形成する一連の工程が１回分少なくて済むという利点もある。
【００５２】
図９（Ａ）乃至（Ｃ）は図７、図８に示した方法で製造された配線基板（リードフレーム）を用いての半導体素子の実装方法の一例を工程順に示す断面図である。図９に従ってその方法を説明すると、先ず、図９（Ａ）に示すように、半導体素子１０をチップボンディングする。１５は接着剤である。次いで、図９（Ｂ）に示すように、半導体素子１０の電極と配線膜７のボンディングパッド６との間をワイヤボンディングにより接続する。１６はそのワイヤである。このワイヤボンディングは超音波ボンディングにより行う。ニッケル膜１４が超音波振動拡散防止の役割を果たすことは前述の通りである。
【００５３】
その後、図９（Ｃ）に示すように、上記半導体素子１０及びワイヤ１６を樹脂１１により封止する。
【００５４】
【発明の効果】
請求項１の半導体素子実装用配線基板の製造方法によれば、配線膜形成前の段階において、配線膜に対してネガのパターンを有するレジスト膜とパンプ乃至パッドに対してネガのパターンを有するレジスト膜をマスクとしてメッキすることによりバンプ乃至パッドを形成するので、そのメッキに際して金属ベースを電位伝達手段として用いることができる。従って、バンプ乃至パッドを電解メッキ用引出回路を設けなくても電解メッキにより形成することができる。従って、バンプ乃至パッドを無電解メッキにより形成する方法が持つ欠点は一切回避することができるのみならず、電界メッキ法が持つところの配線膜毎に電位を付与するために電解メッキ用引出回路を形成する必要もない。依って、電界メッキ法が従来持っていた欠点を回避することができる。
【００５５】
請求項２の半導体素子実装用配線基板の製造方法によれば、配線膜選択的形成用マスクとして形成したレジスト膜を、バンプ乃至パッド選択的形成用マスクとしても用い、バンプ乃至パッドの形成も配線膜の形成も金属ベースが完全に存在した状態で行われるので、そのメッキに際して金属ベースを電位伝達手段として用いることができる。従って、バンプ乃至パッドを電解メッキ用引出回路を設けなくても電解メッキにより形成することができる。従って、バンプ乃至パッドを無電解メッキにより形成する方法が持つ欠点は一切回避することができるのみならず、電界メッキ法が持つところの配線膜毎に電位を付与するために電解メッキ用引出回路を形成する必要もない。依って、電界メッキ法が従来持っていた欠点を回避することができる。
【００５６】
しかも、ボンディングパッド６を選択的に形成するためのマスクとなるレジスト膜と配線膜を選択的に形成するためのマスクとなるレジスト膜は共通なので、レジスト膜を選択的に形成する一連の工程が１回分少なくて済むという利点もある。
【００５７】
請求項３の半導体素子実装用配線基板の製造方法によれば、金属ベースとしてエッチングストップ膜を表面に有するものを用いるので、配線膜及びバンプ乃至パッドの形成後、金属ベースを裏面からエッチングして金属ベースの不要部分を除去するエッチングの際にエッチングストップ膜により配線膜が侵食されるのを防止することができる。そして、そのエッチング後にそのエッチングストップ膜を除去することによりエッチングストップ膜により全配線膜が互いに電気的に接続された状態をなくし、つまり、各配線膜を電気的に独立した状態し、更に、パッド或いはバンプが露出する状態にすることができる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｆ）は本発明半導体素子実装用配線基板の製造方法の第１の実施例の工程（Ａ）〜（Ｆ）を順に示す断面図である。
【図２】（Ｇ）乃至（Ｊ）は本発明半導体素子実装用配線基板の製造方法の第１の実施例の工程（Ｇ）〜（Ｊ）を順に示す断面図である。
【図３】（Ａ）〜（Ｃ）は図１、図２に示した方法で製造した配線基板（リードフレーム）を用いて実装する方法の一例を工程順に示す断面図である。
【図４】（Ａ）乃至（Ｆ）は本発明半導体素子実装用配線基板の製造方法の第２の実施例の工程（Ａ）〜（Ｆ）を順に示す断面図である。
【図５】（Ｇ）乃至（Ｊ）は本発明半導体素子実装用配線基板の製造方法の第２の実施例の工程（Ｇ）〜（Ｊ）を順に示す断面図である。
【図６】（Ａ）〜（Ｄ）は図４、図５に示した方法で製造した配線基板（リードフレーム）を用いて実装する方法の一例を工程順に示す断面図である。
【図７】（Ａ）乃至（Ｄ）は本発明半導体素子実装用配線基板の製造方法の第３の実施例の工程（Ａ）〜（Ｄ）を順に示す断面図である。
【図８】（Ｅ）乃至（Ｇ）は本発明半導体素子実装用配線基板の製造方法の第３の実施例の工程（Ｅ）〜（Ｇ）を順に示す断面図である。
【図９】（Ａ）〜（Ｄ）は図７、図８に示した方法で製造した配線基板（リードフレーム）を用いて実装する方法の一例を工程順に示す断面図である。
【図１０】（Ａ）乃至（Ｄ）は半導体素子実装用配線基板の製造方法の一つの従来例を工程順に示す断面図である。
【図１１】（Ａ）乃至（C ）は半導体素子実装用配線基板の製造方法の別の従来例を工程順に示す断面図である。
【符号の説明】
１・・・金属ベース、２・・・エッチングストップ膜（エッチングストッパ）、４・・・第１のレジスト膜（レジスト膜）、５・・・第２のレジスト膜、６・・・バンプ乃至パッド膜、７・・・配線膜、１０・・・半導体素子、２１・・・エッチングストップ膜。
【図１】
0003971500.tif 000002
【図２】
0003971500.tif 000003
【図３】
0003971500.tif 000004
【図４】
0003971500.tif 000005
【図５】
0003971500.tif 000006
【図６】
0003971500.tif 000007
【図７】
0003971500.tif 000008
【図８】
0003971500.tif 000009
【図９】
0003971500.tif 000010
【図１０】
0003971500.tif 000011
【図１１】
0003971500.tif 000012