(57)【特許請求の範囲】
【請求項１】
インダクタンスとキャパシタンスとにより発振周波数を決定する発振器の発振周波数可変共振回路において、
所定の固定インダクタンス値を有するインダクタンス素子と、
前記インダクタンス素子と並列連結されて第1制御信号に応じてキャパシタンス値が変化する1つ以上のバラクター（可変容量）ダイオード対から成り発振周波数を微調整する周波数可変手段と、
a)各々所定のキャパシタンス値を有する１対以上のキャパシタンス素子と、b)前記各キャパシタンス素子対の間に並列に設けられて第2制御信号に従って対応するキャパシタンス素子対を前記インダクタンス素子に連結させる１対以上の差動スイッチング素子を含み、発振周波数帯域を選択する発振帯域可変手段と、を含み、
前記発振帯域可変手段の差動スイッチング素子対は対応するキャパシタンス素子対にドレイン端が連結されてソース端は接地されると共に、相互のドレイン端とソース端が交差連結され、ゲート端には第2制御信号が入力される電界効果トランジスタ対であることを特徴とする発振器の発振周波数可変共振回路。
【請求項２】
前記発振帯域可変手段は、前記キャパシタンス素子対と対応する差動スイッチング素子対の各接点を接地に連結する１対以上のバイアス抵抗をさらに含むことを特徴とする請求項1に記載の発振器の発振周波数可変共振回路。
【請求項３】
請求項１ないし２に記載の発振周波数可変共振回路を含むことを特徴とする電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は広帯域で周波数を発生する発振器に関するもので、より詳しくはスイッチング素子を発振帯域選択時にスイッチング素子にあらわれるオン抵抗成分を減少させることによりQファクター(quality factor)を高め位相雑音特性を改善させた発振周波数可変共振回路及びこれから具備された電圧制御発振器に関するものである。
【０００２】
【従来の技術】
発振器(oscillator)とは電気回路において特定周波数の信号を発生させるものとして、図６に表すように、特定周波数の信号に共振する共振回路(11)と前記共振回路(11)により共振された特定周波数の信号を持続して供給するための増幅回路(12)とで成るのが通常である。そして、前記特定周波数を決定する共振回路は電気回路素子中インダクタンス素子(コイル)とキャパシタンス素子(コンデンサ)とを組合せたLC回路に具現される。この際、発振周波数は共振回路(11)のインダクタンス(L)とキャパシタンス(C)により決定され、逆に共振回路のインダクタンス(L)またはキャパシタンス(C)を変化させることによって発振器の発振周波数を変更させることができる。例えば、バラクターダイオードのように可変キャパシタンス素子を用いてキャパシタンスを可変させることにより周波数を変化させ、前記バラクターダイオードのキャパシタンス可変可能範囲が直に周波数可変範囲に対応するようになる。
【０００３】
狭帯域発振器の場合は、前記バラクターダイオードのようなキャパシタンス可変素子のみでも具現可能である。しかし、TVシステムの空中波放送信号を受信する受信機や、その他多重帯域受信機には広帯域に亙って周波数可変が可能な広帯域発振器が要求される。
【０００４】
図７は前記TVシステムの受信機と多重帯域受信機等に利用できる光帯域発振器に具備される発振周波数可変共振回路の一例を表す回路図として、増幅回路(12)と連結された出力端(A、B)に、インダクタンス素子(L21)と、直列連結されて制御信号(Vctrl)に応じてキャパシタンス値が変換される2個のバラクター（可変容量）ダイオード(VD21、VD22)から成る微周波数調整部(21)と、多数のキャパシター素子と多数のスイッチング素子から成り外部から印加されたスイッチング制御信号(Vsw１〜Ｎ)による多数スイッチング素子のオン/オフに応じてキャパシタンス値が変化する帯域選択部(20)とを並列連結して成る。
【０００５】
前記共振回路においては、制御信号(Vctrl)により決定された2個のバラクターダイオード(VD21、VD22)のキャパシタンスとスイッチング制御信号(Vsw１〜Ｎ)により決定された帯域選択部(20)のキャパシタンスとの和と、インダクタンス素子(L21)のインダクタンスとにより共振周波数(発振周波数)が決定される。
【０００６】
より具体的に説明すると、前記微周波数調整部(21)のバラクターダイオード(VD21、VD22)は内部キャパシタンス値(CＶＡＲ)が図８の(Ａ)のように制御信号(Vctrl)の電圧レベルの増加に応じて線形的に増加する。即ち、制御信号(Vctrl)の変化に従ってバラクターダイオード(VD21、VD22)のキャパシタンス値が連続的に変化する。
【０００７】
そして、前記帯域選択部(20)は多数のキャパシタンス素子が並列配置され、該各キャパシタンス素子が多数のスイッチング素子により前記出力端(A、B)に並列連結されるよう構成され、前記スイッチング素子のオン/オフにより前記出力端(A、B)に連結されるキャパシタンス素子が変化するのである。従って、前記帯域選択部(20)はターンオン(turn−on)されたスイッチング素子のキャパシタンス素子によりキャパシタンス値が決定され、こうした帯域選択部(20)で選択されたキャパシタンス値は図８の(Ｂ)に表すように、前記スイッチング素子のオン/オフ動作を制御するスイッチング制御信号(Vsw１〜Ｎ)に応じて非連続的に変化される。従って、制御信号(Vsw１〜Ｎ)を調整して図８の(Ｂ)のような多数の発振帯域中一つを選択し、制御信号(Vctrl)を調整して選択された発振帯域内で発振周波数を決定するようになる。例えば、図８の(Ｂ)のように帯域選択部(20)のスイッチング制御信号(Vsw１〜Ｎ)による選択可能な場合の数が4つの場合、図８の(Ｃ)のように、連続的に連結された4つの帯域のうち1帯域が前記スイッチング制御信号(Vsw１〜Ｎ)により選択され、選択された帯域内の微細な周波数の決定は前記制御信号(Vctrl)によるバラクターダイオード(VD21、VD22)の制御により行われる。
【０００８】
以上のような構成から、TVセットの受信機、その他の光帯域受信機に要求される光帯域周波数発振を実現している。
【０００９】
ここで、前記帯域選択部(20)の従来の構成は図９のとおりである。図９を参照して従来の帯域選択部(20)の周波数可変構造の一例を説明すると、前記回路は、増幅回路(12)に連結された出力端(A、B)に共通して第1ないし第6スイッチングトランジスタ(M41〜M46)のドレイン端を連結し、前記第1ないし第6スイッチングトランジスタ(M41〜M46)のソース端と接地との間に第1ないし第6キャパシター(C41〜C46)を各々連結し、前記第1ないし第6スイッチングトランジスタ(M41〜M46)を2つずつ1対にして相互ゲートを連結し、前記連結した各ゲート端に第1ないし第3制御信号入力端(VＳＷ１〜VＳＷ３)を連結して構成する。
【００１０】
前記において、第1ないし第3制御信号入力端(VＳＷ１〜VＳＷ３)には低レベル電圧信号または高レベル電圧信号が印加され、これによって第1ないし第6スイッチングトランジスタ(M41〜M46)のオン/オフ特性が決定される。例えば、図９の回路において前記第1ないし第6スイッチングトランジスタ(M41〜M46)はNMOSトランジスタであり、従って前記第1スイッチングトランジスタ(M41)−第2スイッチングトランジスタ(M42)対、第3スイッチングトランジスタ(M43)−第4スイッチングトランジスタ(M44)対、第5スイッチングトランジスタ(M45)−第6スイッチングトランジスタ(M46)対は各々第1ないし第3制御信号入力端(VＳＷ１〜VＳＷ３)から高レベル電圧信号が印加されるとターンオンされ、低レベル電圧信号が印加されるとターンオフされる。逆に、前記第1ないし第6スイッチングトランジスタ(M41〜M46)がPMOSトランジスタであると、前記スイッチングトランジスタ対は各々第1ないし第3制御信号入力端(VＳＷ１〜VＳＷ３)に低レベル電圧信号が印加されるとターンオンされ、高レベル電圧信号が印加されるとターンオフされる。
【００１１】
そして、前記図９においてスイッチングトランジスタを介して出力端(A、B)に各々連結されるキャパシター対(C41−C42)、(C43−C44)、(C45−C46)は相互に異なるキャパシタンス値を有するもので、制御信号入力端に連結されたスイッチングトランジスタ(M41〜M46)のターンオン時に対応するキャパシター対が出力端(A、B)を介してインダクタンス素子(L21)に連結されて共振回路を形成する。
【００１２】
従って、前記第1ないし第3制御信号入力端(VＳＷ１〜VＳＷ３)に印加される数値を変化させることにより出力端(A、B)を基準に連結される総キャパシタンス値を7つの場合の数に変化させられるようになる。以上のように第1ないし第3制御信号入力端(VＳＷ１〜VＳＷ３)に印加される制御値の変化により決定されたキャパシタンス値は図７のバラクターダイオード(VD21、VD22)と連結され、共振回路(11)の周波数を決定するものである。
【００１３】
しかし、スイッチングトランジスタ(M41〜M46)はターンオン状態において所定の抵抗値を有し、しかも図９のような構造においてはキャパシター(C41〜C46)と各々直列連結されることにより総抵抗値が高くなり前記共振回路部のQファクター(quality factor)を減少させるという問題を抱えている。
【００１４】
【数１】
0003947496.tif 000002
より具体的に説明すれば、Qファクター(quality factor)は前記数１のように、共振回路においてリアクタンス分(Im(z))と抵抗分(Ｒe|z｜)との比であらわれ、この値(Q)が大きいほど位相雑音特性が改善される。
【００１５】
【発明が解決しようとする課題】
ところで、前記図９のような従来の構造においては出力端(A、B)を基準に一対として連結される2つのスイッチングトランジスタが各々のキャパシターに直列連結されることにより、全体としての抵抗分(Ｒe|z｜)を増加させてQファクター(quality factor)を減少させるようになる。そして、こうしたQファクター(quality factor)の低下により位相雑音特性が悪くなり兼ねない。
【００１６】
本発明は上述した従来の問題点を解決するために案出されたもので、その目的は広帯域で周波数を発振する電圧制御発振器において共振回路内抵抗成分を減らすことにより高周波特性を改善し、Qファクター(quality factor)を高め位相雑音特性を改善した発振周波数可変共振回路及びこれから具備された電圧制御発振器を提供することにある。
【００１７】
【課題を解決するための手段】
上述した本発明の目的を成し遂げるための構成手段として、本発明による電圧制御発振器の発振周波数可変共振回路は、所定の固定インダクタンス値を有するインダクタンス素子；前記インダクタンス素子と並列連結され第1制御信号に応じてキャパシタンス値が変化する1つ以上のバラクターダイオード対から成り発振周波数を微調整する周波数可変手段；及び、a)各々所定のキャパシタンス値を有する１対以上のキャパシタンス素子、b)前記各キャパシタンス素子対の間に並列に設けられ第2制御信号に従って対応するキャパシタンス素子対を前記インダクタンス素子に連結する１対以上の差動スイッチング素子を含み、発振周波数帯域を選択する発振帯域可変手段から成る。さらに、本発明による発振周波数可変共振回路において、発振帯域可変手段の差動スイッチング素子対は対応するキャパシタンス素子対にドレイン端が連結されてソース端は接地されると共に、相互のドレイン端とソース端が交差連結され、ゲート端には第2制御信号が入力される電界効果トランジスタに具現することができる。また、本発明による発振周波数可変共振回路において、前記発振帯域可変手段は前記キャパシタンス素子対と対応する差動スイッチング素子対の各接点を接地に連結する一対以上のバイアス抵抗をさらに含んで成る。さらに、本発明は上述したように構成された発振周波数可変共振回路を含んで具現された電圧制御発振器を提供する。
【００１８】
【発明の実施の形態】
以下、添付の図面に基づき本発明による発振周波数可変共振回路及びこれを利用した電圧制御発振器に対して詳細に説明する。図１は本発明による発振周波数可変回路の好ましき実施の形態をあらわす回路図として、前記回路は図６の増幅回路(12)と図７のような共振回路(11)内のインダクタンス素子(L21)に連結された出力端(A、B)に各々一端が連結される多数のキャパシタンス素子対(C51−C52、C53−C54、C55−C56)と、前記各キャパシタンス素子対(C51−C52、C53−C54、C55−C56)の間に各々並列に設けられ第1制御信号(VＳＷ１)によりオン/オフスイッチング動作して対応するキャパシタンス素子対(C51−C52、C53−C54、C55−C56)を前記出力端(A、B)に連結または短絡させる多数の差動スイッチング素子対(M51−M52、M53−M54、M55−M56)と、前記多数の差動スイッチング素子対(M51−M52、M53−M54、M55−M56)とキャパシタンス素子対(C51−C52、C53−C54、C55−C56)との各接点を接地に連結する多数の第1、2抵抗(R51−R52、R53−R54、R55−R56)とで成る。
【００１９】
前記第1ないし第3制御信号(VＳＷ１〜VＳＷ３)は低レベル電圧信号または高レベル電圧信号であり、前記多数の差動スイッチング素子対(M51−M52、M53−M54、M55−M56)は各々第1ないし第3制御信号(VＳＷ１〜VＳＷ３)に応じてオン/オフスイッチング動作する。例えば、図１の実施の形態において、NMOSトランジスタでスイッチング素子を具現することにより、前記多数の差動スイッチング素子対(M51−M52、M53−M54、M55−M56)が各々第1ないし第3制御信号(VＳＷ１〜VＳＷ３)に低レベル電圧信号が印加されるとターンオフされ、第1ないし第3制御信号(VＳＷ１〜VＳＷ３)に高レベル電圧信号が印加されるとターンオンされる。そして、前記図１のスイッチング素子をPMOSトランジスタで具現する場合は先に述べた場合と逆に動作する。
【００２０】
そして、前記のようなオン/オフスイッチング動作により、差動スイッチング素子対(M51−M52)はキャパシタンス素子対(C51−C52)を出力端(A、B)に連結または短絡させ、差動スイッチング素子対(M53−M54)はキャパシタンス素子対(C53−C54)を出力端(A、B)に連結または短絡させ、差動スイッチング素子対(M55−M56)はキャパシタンス素子対(C55−C56)を出力端(A、B)に連結または短絡させる。
【００２１】
即ち、ターンオン状態の差動スイッチング素子対を介して対応するキャパシタンス素子対が出力端(A、B)と接地との間に直列連結される。この際、前記第1、2抵抗(R51−R52、R53−R54、R55−R56)はバイアス抵抗である。
【００２２】
従って、前記第1ないし第3制御信号(VＳＷ１〜VＳＷ３)の組合せによって前記差動スイッチング素子対(M51−M52、M53−M54、M55−M56)のスイッチング制御に対する7つの場合の数が可能で、前記多数のキャパシタンス(C51〜C56)の値を異ならせることにより選択可能なキャパシタンスの数は7つになることができる。例えば、前記キャパシタンス素子対(C51、C52)の総キャパシタンスが1pF、キャパシタンス素子対(C53、C54)の総キャパシタンスが2pF、キャパシタンス素子対(C55、C56)の総キャパシタンスが4pFの場合、前記差動スイッチング素子対(M51−M52、M53−M54、M55−M56)のスイッチング制御に応じて、1pF、2pF、3pF、4pF、5pF、6pF、7pFのキャパシタンスを組み合せることができる。この際、前記キャパシタンス素子対と、差動スイッチング素子対及び第1、2抵抗から成る回路数を増加させることにより、選択可能なキャパシタンス値の数を増加させられる。
【００２３】
こうした差動スイッチング素子対(M51−M52、M53−M54、M55−M56)は相互にドレイン端とソース端が交差連結され、第1ないし第3制御信号(VＳＷ１〜VＳＷ３)によってターンオンされると、対応するキャパシタンス素子対(C51−C52、C53−C54、C55−C56)に対して並列連結される。従って、前記回路における抵抗成分が減少し、その結果、数１のように表示されるQファクター(quality factor)が高くなる。
【００２４】
前記のような発振周波数可変回路の動作例を図２の(Ａ)、(Ｂ)に表す等価回路を参照して、より詳しく説明する。図２の(Ａ)は発振周波数可変のための従来の帯域選択部において、一つのキャパシタンス素子対(C41−C42)とそれに連結されたスイッチング素子対(M41−M42)がターンオンされた時の等価回路図で、図２の(Ｂ)は本発明による帯域選択部において、 1つのキャパシタンス素子対(C51−C52)とそれに連結された差動スイッチング素子対(M51−M52)がターンオンされた時の等価回路図で、両者を比較説明する。図９にあらわす従来の方式の場合、第1制御信号(VＳＷ１)に高レベル電圧が印加されスイッチング素子対(M41−M42)がターンオンされた場合、出力端(A、B)を基準にする等価回路は図２の(Ａ)のようにあらわれる。前記等価回路において、Rsはスイッチング素子(M41、M42)のオン抵抗である。即ち、出力端(A、B)と接地との間に各々直列連結されたキャパシタンス対(C41、C42)に対して2つの抵抗(Rs)が直列連結される。こうした等価回路においてインピーダンス(Z)は次の数２のようになる。
【００２５】
【数２】
0003947496.tif 000003
ここで、未説明の符号Cはキャパシタンス素子対(C41、C42)による総キャパシタンス値である。前記数２によれば、図２の(Ａ)のような回路において、リアクタンス分(Im(z))は２／ωＣになり、抵抗分(Re(z))は2Ｒsである。
【００２６】
次に、図１にあらわす本発明の場合、第1制御信号(VＳＷ１)に高レベル電圧が印加されスイッチング素子対(M51−M52)がターンオンされた場合、出力端(A、B)を基準にする等価回路は図２の(Ｂ)のように示される。前記等価回路において、Rsはスイッチング素子(M51、M52)のオン抵抗である。即ち、出力端(A、B)と接地との間に各々直列連結されたキャパシタンス対(C41、C42)に対して2個の抵抗(Rs)が並列連結される。そして、こうした等価回路において総抵抗分(R)は１／Ｒ＝１／Rs＋１／Rsなので、この回路におけるインピーダンス(Z)は次の数３のようになる。
【００２７】
【数３】
0003947496.tif 000004
ここでもCはキャパシタンス素子対(C51、C52)の総キャパシタンス値である。結果として、本発明による場合はスイッチング素子対が並列連結されることにより、従来には2Rsであった抵抗成分が前記数３のようにRs/2に減少する。即ち、抵抗成分が従来の1/4に減り、これから数１のQファクター(quality factor)を予測すると、リアクタンス成分が等しい状態で抵抗成分のみが1/4に減少することにより、Qファクター(quality factor)が従来より約4倍高くなっている。
【００２８】
即ち、本発明による発振周波数の可変回路を利用する場合、同一なスイッチング素子を使用すると従来に比してQファクター(quality factor)を4倍以上高められるもので、スイッチング素子を嵩張らせることなく簡単な構造変更からQファクター(quality factor)を改善させることができる。
【００２９】
こうした本発明による発振周波数可変回路の利点は図３ないし５に表すシミュレーションの結果からより明確になる。先ず、図３の(Ａ)は同一の条件下において従来の発振周波数可変回路と本発明の発振周波数可変回路における抵抗成分(Re(z))を比較したグラフ、(Ｂ)はQファクター(quality factor)を比較したグラフである。
【００３０】
前記図３の(Ａ)、(Ｂ)の実験の際、スイッチング素子及びキャパシタンス素子は同じものを使用した。先ず、図３の(Ａ)において、1GHzでのインピーダンス抵抗分のみ比較して見ると、本発明の場合は約4Ω(P1)なのに比して、従来の場合、抵抗成分は約16Ωほどで、ほぼ4倍の差が生じていることが立証される。さらに、図３の(Ｂ)により、1GHz帯域におけるQファクター(quality factor)を比較すると、本発明の場合は(P3)が従来(P4)よりQ値が大きいことがわかる。
【００３１】
次に、図４の(Ａ)と(Ｂ)は各々周波数変化に対する従来と本発明におけるキャパシタンス値の変化を比較したもので、図４の(Ａ)に表れるように従来は周波数変化に対してキャパシタンス値変化が非線形的にあらわれ3GHz(P6)と1GHz(P5)とを比較してみるとキャパシタンス値が77%に減少することがわかる。これに比して、本発明においては図４の(Ｂ)のように、ほぼ線形的な特性を示し、3GHz(P8)と1GHz(P7)とを比較する場合99%とほぼ変り無かった。こうした周波数変化に対するキャパシタンス変化は周波数変化を10GHzまで拡大して測定してもほぼ同様であった。
【００３２】
即ち、図５の(Ａ)、(Ｂ)は10GHzまでのログスケールでキャパシタンス変化を比較したもので、図５の(Ａ)において従来の回路は周波数の増加につれてキャパシタンス値が著しく減少したのに比して、図５の(Ｂ)において本発明の回路は周波数にあまり影響を受けないことがわかる。従って、本発明による発振周波数可変回路の場合、従来の方式に比して周波数特性も良くなることがわかる。
【００３３】
【発明の効果】
以上に説明したように、本発明は同一なスイッチング素子を用いる場合、従来に比してQファクター(quality factor)を4倍以上高める効果があり、Qファクター(quality factor)の改善により位相雑音を著しく減少することができる。また、逆にスイッチング素子を嵩張らせることなく簡単な構造変更からQファクター(quality factor)を改善させられる優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明により改善された周波数可変共振回路の帯域選択部を表す回路図である。
【図２】  (Ａ)は従来の帯域選択部の等価回路図、(Ｂ)は本発明による帯域選択部の等価回路図である。
【図３】  (Ａ)は同一な条件における従来の帯域選択部と本発明による帯域選択部において表れる抵抗成分(Re(z))を比較したグラフ、(Ｂ)はQファクター(quality factor)を比較したグラフである。
【図４】  (Ａ)は1GHz帯域における周波数変化に対する従来の帯域選択部におけるキャパシタンス値の変化を測定したグラフ、(Ｂ)は1GHz帯域における周波数変化に対する本発明の帯域選択部におけるキャパシタンス値の変化を測定したグラフである。
【図５】  (Ａ)は従来の帯域選択部における10GHzまでの周波数変化によるキャパシタンス値変化を測定したグラフ、(Ｂ)は本発明の帯域選択部における10GHzまでの周波数変化によるキャパシタンス値変化を測定したグラフである。
【図６】発振器の基本構造を表すブロック図である。
【図７】広帯域電圧制御発振器において周波数可変共振回路の詳細構成を表す回路図である。
【図８】  (Ａ)は図７の周波数可変共振回路に設けられたバラクターダイオードの制御信号による動作特性を表すグラフ、(Ｂ)は図７の周波数可変共振回路において帯域選択部の制御信号による動作特性を表すグラフ、(Ｃ)は図７の周波数可変共振回路部の発振周波数帯域を表す図面である。
【図９】図７の周波数可変共振回路において、帯域選択部の従来の構成を表す回路図ある。
【符号の説明】
A、B  出力端
C51〜C56  キャパシタンス素子
M51〜M56  スイッチング素子
R51〜R56  抵抗
20  帯域選択部
21  微周波数調整部
【図１】
0003947496.tif 000005
【図２】
0003947496.tif 000006
【図３】
0003947496.tif 000007
【図４】
0003947496.tif 000008
【図５】
0003947496.tif 000009
【図６】
0003947496.tif 000010
【図７】
0003947496.tif 000011
【図８】
0003947496.tif 000012
【図９】
0003947496.tif 000013