(57)【特許請求の範囲】
【請求項１】
アナログ入力信号の直流成分を除去する容量と、
帰還制御電圧に応じて制御された直流電圧を生成し、上記容量を介したアナログ入力信号にその生成した直流電圧を印加する第１の直流電圧生成回路と、
上記第１の直流電圧生成回路を介したアナログ入力信号を一旦保持する第１の入力バッファ回路と、
複数の参照基準電圧を生成すると共にそれら参照基準電圧の中間電圧を生成し、上記第１の入力バッファ回路を介したアナログ入力信号をそれら参照基準電圧に基づいてデジタル出力信号に変換するＡ／Ｄコアと、
帰還制御電圧に応じて制御され、上記第１の直流電圧生成回路によって生成された直流電圧と同一の直流電圧を生成する第２の直流電圧生成回路と、
上記第１の入力バッファ回路のレプリカ回路により構成され、上記第２の直流電圧生成回路によって生成された直流電圧を一旦保持する第２の入力バッファ回路と、
上記Ａ／Ｄコアによって生成された参照基準電圧の中間電圧と上記第２の入力バッファ回路を介した直流電圧とが一致するように、上記第１の直流電圧生成回路および上記第２の直流電圧生成回路に帰還制御電圧を供給するオペアンプとを備えたＡ／Ｄコンバータ。
【請求項２】
第１の直流電圧生成回路および第２の直流電圧生成回路は、
それぞれ電源、第１の導電型トランジスタ、抵抗、グランドの順で直列接続され、それら第１の導電型トランジスタのゲートにそれぞれ帰還制御電圧が供給され、それら第１の導電型トランジスタおよび抵抗間に第１の入力バッファ回路または第２の入力バッファ回路がそれぞれ接続されたことを特徴とする請求項１記載のＡ／Ｄコンバータ。
【請求項３】
第１の直流電圧生成回路および第２の直流電圧生成回路は、
それぞれ電源、抵抗、第２の導電型トランジスタ、グランドの順で直列接続され、それら第２の導電型トランジスタのゲートにそれぞれ帰還制御電圧が供給され、それら抵抗および第２の導電型トランジスタ間に第１の入力バッファ回路または第２の入力バッファ回路がそれぞれ接続されたことを特徴とする請求項１記載のＡ／Ｄコンバータ。
【請求項４】
第２の入力バッファ回路は、第１の入力バッファ回路よりもサイズが縮小されたレプリカ回路により構成されたことを特徴とする請求項１記載のＡ／Ｄコンバータ。
【請求項５】
第１のアナログ入力信号の直流成分を除去する第１の容量と、
帰還制御電圧に応じて制御された直流電圧を生成し、上記第１の容量を介した第１のアナログ入力信号にその生成した直流電圧を印加する第１の直流電圧生成回路と、
上記第１の直流電圧生成回路を介した第１のアナログ入力信号を一旦保持する第１の入力バッファ回路と、
第２のアナログ入力信号の直流成分を除去する第２の容量と、
帰還制御電圧に応じて制御された直流電圧を生成し、上記第２の容量を介した第２のアナログ入力信号にその生成した直流電圧を印加する第２の直流電圧生成回路と、
上記第２の直流電圧生成回路を介した第２のアナログ入力信号を一旦保持する第２の入力バッファ回路と、
複数の参照基準電圧を生成すると共にそれら参照基準電圧の中間電圧を生成し、上記第１の入力バッファ回路を介した第１のアナログ入力信号および上記第２の入力バッファ回路を介した第２のアナログ入力信号の差動入力をそれら参照基準電圧に基づいてデジタル出力信号に変換するＡ／Ｄコアと、
帰還制御電圧に応じて制御され、上記第１の直流電圧生成回路および上記第２の直流電圧生成回路によって生成された直流電圧と同一の直流電圧を生成する第３の直流電圧生成回路と、
上記第１の入力バッファ回路および上記第２の入力バッファ回路のレプリカ回路により構成され、上記第３の直流電圧生成回路によって生成された直流電圧を一旦保持する第３の入力バッファ回路と、
上記Ａ／Ｄコアによって生成された参照基準電圧の中間電圧と上記第３の入力バッファ回路を介した直流電圧とが一致するように、上記第１の直流電圧生成回路、上記第２の直流電圧生成回路および上記第３の直流電圧生成回路に帰還制御電圧を供給するオペアンプとを備えたＡ／Ｄコンバータ。
【請求項６】
オペアンプの帰還制御電圧の出力側に、ローパスフィルタを設けたことを特徴とする請求項１記載のＡ／Ｄコンバータ。
【請求項７】
オペアンプの帰還制御電圧の出力側に、ローパスフィルタを設けたことを特徴とする請求項５記載のＡ／Ｄコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、アナログ入力信号のコモン電圧と、リファレンス電圧のコモン電圧とを一致させるＡ／Ｄコンバータに関するものである。
【０００２】
【従来の技術】
図５は従来のＡ／Ｄコンバータを示す回路図であり、図において、１はアナログ入力信号を一旦保持する入力バッファ回路、２は複数のリファレンス電圧を生成し、入力バッファ回路１を介したアナログ入力信号をそれらリファレンス電圧に基づいてデジタル出力信号に変換するＡ／Ｄコアである。
【０００３】
次に動作について説明する。
図５において、入力バッファ回路１は、アナログ入力信号を一旦保持し、Ａ／Ｄコア２は、例えば、２ビットデジタル変換であれば、２２＝４種類のリファレンス電圧（１，２，４，８［Ｖ］等）を生成し、入力バッファ回路１を介したアナログ入力信号をそれらリファレンス電圧に基づいてデジタル出力信号に変換する。
ここで、アナログ入力信号には、一般に直流成分が含まれており、これをアナログ入力信号のコモン電圧と言う。
また、Ａ／Ｄコア２によって生成される複数のリファレンス電圧の中間電圧、例えば、上記２ビットデジタル変換のＡ／Ｄコアであれば、４種類のリファレンス電圧（１，２，４，８［Ｖ］）のうちの中間のリファレンス電圧（２，４［Ｖ］）の平均値＝３［Ｖ］を、リファレンス電圧のコモン電圧と言う。
Ａ／Ｄコア２によって、アナログ入力信号を正確にデジタル変換するためには、Ａ／Ｄコア２に入力されるアナログ入力信号のコモン電圧と、Ａ／Ｄコア２で生成されるリファレンス電圧のコモン電圧とを一致させる必要がある。
【０００４】
図５に示した従来のＡ／Ｄコンバータでは、アナログ入力信号のコモン電圧と、リファレンス電圧のコモン電圧とを一致させるために、入力バッファ回路１に、コモンモードフィードバック回路を備えている。
このコモンモードフィードバック回路とは、リファレンス電圧のコモン電圧と同程度の電圧を生成する電圧生成回路と、入力バッファ回路１の出力電圧をフィードバックし、それら電圧生成回路によって生成される電圧と、入力バッファ回路１の出力電圧とを比較するＯＰアンプとを備え、入力バッファ回路１の出力電圧が、その電圧生成回路によって生成される電圧と一致するように、すなわち、Ａ／Ｄコア２に入力されるアナログ入力信号のコモン電圧と、Ａ／Ｄコア２で生成されるリファレンス電圧のコモン電圧とが一致するように制御するものである。
【０００５】
【発明が解決しようとする課題】
従来のＡ／Ｄコンバータは以上のように構成されているので、入力バッファ回路１に、コモンモードフィードバック回路を備えることにより、Ａ／Ｄコア２に入力されるアナログ入力信号のコモン電圧と、Ａ／Ｄコア２で生成されるリファレンス電圧のコモン電圧とを一致させ、アナログ入力信号を正確にデジタル変換することができる。
しかしながら、近年、求められてきている高速化されたＡ／Ｄコンバータにおいては、高速動作可能な入力バッファ回路が必要であり、従来のような、アナログ入力信号を扱うＯＰアンプを有するコモンモードフィードバック回路を備えた複雑な入力バッファ回路１を製作するのは困難であるなどの課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、単純な回路で高速動作を可能にするＡ／Ｄコンバータを得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るＡ／Ｄコンバータは、帰還制御電圧に応じて制御された直流電圧を生成し、容量を介したアナログ入力信号にその生成した直流電圧を印加する第１の直流電圧生成回路と、第１の直流電圧生成回路を介したアナログ入力信号を一旦保持する第１の入力バッファ回路と、複数の参照基準電圧を生成すると共にそれら参照基準電圧の中間電圧を生成し、第１の入力バッファ回路を介したアナログ入力信号をそれら参照基準電圧に基づいてデジタル出力信号に変換するＡ／Ｄコアと、帰還制御電圧に応じて制御され、第１の直流電圧生成回路によって生成された直流電圧と同一の直流電圧を生成する第２の直流電圧生成回路と、第１の入力バッファ回路のレプリカ回路により構成され、第２の直流電圧生成回路によって生成された直流電圧を一旦保持する第２の入力バッファ回路と、Ａ／Ｄコアによって生成された参照基準電圧の中間電圧と第２の入力バッファ回路を介した直流電圧とが一致するように、第１の直流電圧生成回路および第２の直流電圧生成回路に帰還制御電圧を供給するオペアンプとを備えたものである。
【０００８】
この発明に係るＡ／Ｄコンバータは、第１の直流電圧生成回路および第２の直流電圧生成回路において、電源、第１の導電型トランジスタ、抵抗、グランドの順で直列接続され、第１の導電型トランジスタのゲートにそれぞれ帰還制御電圧が供給され、第１の導電型トランジスタおよび抵抗間に第１の入力バッファ回路または第２の入力バッファ回路がそれぞれ接続されたものである。
【０００９】
この発明に係るＡ／Ｄコンバータは、第１の直流電圧生成回路および第２の直流電圧生成回路において、電源、抵抗、第２の導電型トランジスタ、グランドの順で直列接続され、第２の導電型トランジスタのゲートにそれぞれ帰還制御電圧が供給され、抵抗および第２の導電型トランジスタ間に第１の入力バッファ回路または第２の入力バッファ回路がそれぞれ接続されたものである。
【００１０】
この発明に係るＡ／Ｄコンバータは、第２の入力バッファ回路を、第１の入力バッファ回路よりもサイズが縮小されたレプリカ回路により構成したものである。
【００１１】
この発明に係るＡ／Ｄコンバータは、帰還制御電圧に応じて制御された直流電圧を生成し、第１の容量を介した第１のアナログ入力信号にその生成した直流電圧を印加する第１の直流電圧生成回路と、第１の直流電圧生成回路を介した第１のアナログ入力信号を一旦保持する第１の入力バッファ回路と、第２のアナログ入力信号の直流成分を除去する第２の容量と、帰還制御電圧に応じて制御された直流電圧を生成し、第２の容量を介した第２のアナログ入力信号にその生成した直流電圧を印加する第２の直流電圧生成回路と、第２の直流電圧生成回路を介した第２のアナログ入力信号を一旦保持する第２の入力バッファ回路と、複数の参照基準電圧を生成すると共にそれら参照基準電圧の中間電圧を生成し、第１の入力バッファ回路を介した第１のアナログ入力信号および第２の入力バッファ回路を介した第２のアナログ入力信号の差動入力をそれら参照基準電圧に基づいてデジタル出力信号に変換するＡ／Ｄコアと、帰還制御電圧に応じて制御され、第１の直流電圧生成回路および第２の直流電圧生成回路によって生成された直流電圧と同一の直流電圧を生成する第３の直流電圧生成回路と、第１の入力バッファ回路および第２の入力バッファ回路のレプリカ回路により構成され、第３の直流電圧生成回路によって生成された直流電圧を一旦保持する第３の入力バッファ回路と、Ａ／Ｄコアによって生成された参照基準電圧の中間電圧と第３の入力バッファ回路を介した直流電圧とが一致するように、第１の直流電圧生成回路、第２の直流電圧生成回路および第３の直流電圧生成回路に帰還制御電圧を供給するオペアンプとを備えたものである。
【００１２】
この発明に係るＡ／Ｄコンバータは、オペアンプの帰還制御電圧の出力側に、ローパスフィルタを設けたものである。
【００１３】
この発明に係るＡ／Ｄコンバータは、オペアンプの帰還制御電圧の出力側に、ローパスフィルタを設けたものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるＡ／Ｄコンバータを示す回路図であり、図において、１１はアナログ入力信号ラインに直列接続され、アナログ入力信号のコモン電圧（直流成分）を除去する容量である。
１２は電源、１３はＰＭＯＳトランジスタ（第１の導電型トランジスタ）、１４は抵抗、１５はグランドであり、１６はこれらの直列接続により、帰還制御電圧に応じて制御されたコモン電圧（直流電圧）を生成し、容量１１を介したアナログ入力信号にその生成したコモン電圧を印加するＤＣバイアス回路（第１の直流電圧生成回路）である。
１７はＰＭＯＳトランジスタ１３および抵抗１４間のアナログ入力信号ラインに接続され、アナログ入力信号を一旦保持する入力バッファ回路（第１の入力バッファ回路）である。
１８は複数のリファレンス電圧（参照基準電圧）を生成すると共にそれらリファレンス電圧のコモン電圧（中間電圧）を生成し、入力バッファ回路１７を介したアナログ入力信号をそれらリファレンス電圧に基づいてデジタル出力信号に変換するＡ／Ｄコアである。
１２は電源、１９はＰＭＯＳトランジスタ（第１の導電型トランジスタ）、２０は抵抗、１５はグランドであり、２１はこれらの直列接続により、帰還制御電圧に応じて制御され、ＤＣバイアス回路１６によって生成されたコモン電圧と同一のコモン電圧を生成するＤＣバイアス回路（第２の直流電圧生成回路）である。
２２は入力バッファ回路１７のレプリカ回路により構成され、ＤＣバイアス回路２１のＰＭＯＳトランジスタ１９および抵抗２０間に接続され、ＤＣバイアス回路２１によって生成されたコモン電圧を一旦保持する入力バッファ回路（第２の入力バッファ回路）である。
２３は入力バッファ回路２２を介したコモン電圧が＋端子に、Ａ／Ｄコア１８によって生成されたリファレンス電圧のコモン電圧が−端子にそれぞれ接続され、両コモン電圧が一致するように、ＤＣバイアス回路１６，２１のＰＭＯＳトランジスタ１３，１９のゲートに帰還制御電圧を供給するＯＰアンプ（オペアンプ）である。
【００１５】
次に動作について説明する。
Ａ／Ｄコア１８において、リファレンス電圧がグランド１５を基準に設定されている場合は、図１に示したように、ＰＭＯＳトランジスタ１３，１９からなるＤＣバイアス回路１６，２１を設ける。なお、入力バッファ回路１７，２２は、コモンモードフィードバック回路を備えておらず、ソースフォロア等の単純な回路で構成されたものである。
以下、図１に示した構成において、Ａ／Ｄコア１８に入力されるアナログ入力信号のコモン電圧と、Ａ／Ｄコア１８で生成されるリファレンス電圧のコモン電圧とを一致させ、アナログ入力信号を正確に高速にデジタル変換することができることについて説明する。
図１において、アナログ入力信号ラインに容量１１を直列接続して、アナログ入力信号からそのコモン電圧を除去する。
ＤＣバイアス回路１６は、ＰＭＯＳトランジスタ１３に供給される帰還制御電圧に応じて制御された直流電流を、電源１２およびグランド１５間で流し、そのグランド１５の電位を基準に、抵抗１４で発生するコモン電圧（直流電圧）を生成し、容量１１を介したアナログ入力信号に印加する。
入力バッファ回路１７は、そのコモン電圧が印加されたアナログ入力信号を一旦保持する。
Ａ／Ｄコア１８は、複数のリファレンス電圧を生成すると共にそれらリファレンス電圧のコモン電圧（中間電圧）を生成する。また、Ａ／Ｄコア１８は、入力バッファ回路１７を介したアナログ入力信号をそれらリファレンス電圧に基づいてデジタル出力信号に変換する。
ＤＣバイアス回路２１は、ＰＭＯＳトランジスタ１９に供給される帰還制御電圧に応じて制御された直流電流を、電源１２およびグランド１５間で流し、そのグランド１５の電位を基準に、抵抗２０で発生するコモン電圧（直流電圧）を生成する。
入力バッファ回路２２は、入力バッファ回路１７のレプリカ回路により構成されている。ここで、レプリカ回路とは、同一配置のトランジスタにより構成され、特性も近似したものである。入力バッファ回路２２は、その生成されたコモン電圧を一旦保持する。
ＯＰアンプ２３は、入力バッファ回路２２を介したコモン電圧と、Ａ／Ｄコア１８によって生成されたリファレンス電圧のコモン電圧とを入力し、両コモン電圧が一致するように、ＤＣバイアス回路１６，２１のＰＭＯＳトランジスタ１３，１９のゲートに帰還制御電圧を供給する。
その結果、入力バッファ回路２２を介したコモン電圧と、Ａ／Ｄコア１８によって生成されたリファレンス電圧のコモン電圧とが一致し、さらに、入力バッファ回路１７を介したアナログ入力信号のコモン電圧と、Ａ／Ｄコア１８によって生成されたリファレンス電圧のコモン電圧とが一致する。よって、入力バッファ回路１７に、コモンモードフィードバック回路を備えることなく、アナログ入力信号を正確に高速にデジタル変換することができる。
【００１６】
以上のように、この実施の形態１によれば、ＯＰアンプ２３から供給される帰還制御電圧により、リファレンス電圧のコモン電圧と入力バッファ回路２２を介したコモン電圧とが一致するように、ＤＣバイアス回路１６，２１から生成されるコモン電圧を制御するように構成したので、リファレンス電圧のコモン電圧と入力バッファ回路１７を介したアナログ入力信号のコモン電圧とを一致させることができる。ＤＣバイアス回路２１および入力バッファ回路２２には、実際のアナログ入力信号が入力されないため、ＯＰアンプ２３は高速動作する必要がない。その結果、入力バッファ回路１７を、ソースフォロア等の単純な回路で構成することができ、高速動作を可能にすることができる。
また、ＰＭＯＳトランジスタ１３，１９により制御された直流電流が、抵抗１４，２０を介してグランド１５に流れることによって、コモン電圧を生成するように構成したので、Ａ／Ｄコア１８において、リファレンス電圧がグランド１５を基準に設定されている場合において、アナログ入力信号に印加するコモン電圧を精度良く、制御することができる。
また、容量１１、抵抗１４、グランド１５からなる回路により、ハイパスフィルタを構成することができ、アナログ入力信号に重畳される低周波ノイズを除去することができる。
【００１７】
なお、上記実施の形態１によれば、入力バッファ回路２２を、入力バッファ回路１７のトランジスタサイズおよび配置と同一とし、同一特性を有するレプリカ回路で構成したが、入力バッファ回路２２は、入力バッファ回路１７のトランジスタサイズよりもサイズが縮小されたレプリカ回路により構成しても良く、例えば、１／１０または１／２０のトランジスタサイズに縮小すれば、それだけトランジスタに流れる電流を低減することができ、入力バッファ回路２２の消費電流を削減することができる。
【００１８】
実施の形態２．
図２はこの発明の実施の形態２によるＡ／Ｄコンバータを示す回路図であり、図において、１２は電源、３１は抵抗、３２はＮＭＯＳトランジスタ（第２の導電型トランジスタ）、１５はグランドであり、３３はこれらの直列接続により、帰還制御電圧に応じて制御されたコモン電圧（直流電圧）を生成し、容量１１を介したアナログ入力信号にその生成したコモン電圧を印加するＤＣバイアス回路（第１の直流電圧生成回路）である。
また、１２は電源、３４は抵抗、３５はＮＭＯＳトランジスタ（第２の導電型トランジスタ）、１５はグランドであり、３６はこれらの直列接続により、帰還制御電圧に応じて制御され、ＤＣバイアス回路１６によって生成されたコモン電圧と同一のコモン電圧を生成するＤＣバイアス回路（第２の直流電圧生成回路）である。その他の構成については、図１と同一である。
【００１９】
次に動作について説明する。
上記実施の形態１では、Ａ／Ｄコア１８において、リファレンス電圧がグランド１５を基準に設定されている場合であったので、ＰＭＯＳトランジスタ１３，１９からなるＤＣバイアス回路１６，２１を設けたが、この実施の形態２では、Ａ／Ｄコア１８において、リファレンス電圧が電源１２を基準に設定されている場合について示したものであり、図２に示したように、ＮＭＯＳトランジスタ３２，３５からなるＤＣバイアス回路３３，３６を設ける。
ＤＣバイアス回路３３は、ＮＭＯＳトランジスタ３２に供給される帰還制御電圧に応じて制御された直流電流を、電源１２およびグランド１５間で流し、その電源１２の電位を基準に、抵抗３１で電圧降下されたコモン電圧（直流電圧）を生成し、容量１１を介したアナログ入力信号に印加する。
ＤＣバイアス回路３６は、ＮＭＯＳトランジスタ３５に供給される帰還制御電圧に応じて制御された直流電流を、電源１２およびグランド１５間で流し、その電源１２の電位を基準に、抵抗３４で電圧降下されたコモン電圧（直流電圧）を生成する。
ＯＰアンプ２３は、入力バッファ回路２２を介したコモン電圧と、Ａ／Ｄコア１８によって生成されたリファレンス電圧のコモン電圧とを入力し、両コモン電圧が一致するように、ＤＣバイアス回路３３，３６のＮＭＯＳトランジスタ３２，３５のゲートに帰還制御電圧を供給する。
【００２０】
以上のように、この実施の形態２によれば、実施の形態１と同様、ＯＰアンプ２３は高速動作する必要がなく、入力バッファ回路１７を、ソースフォロア等の単純な回路で構成することができ、高速動作を可能にすることができる。
また、ＮＭＯＳトランジスタ３２，３５により制御された直流電流が、抵抗３１，３４を介してグランド１５に流れることによって、コモン電圧を生成するように構成したので、Ａ／Ｄコア１８において、リファレンス電圧が電源１２を基準に設定されている場合において、アナログ入力信号に印加するコモン電圧を精度良く、制御することができる。
【００２１】
実施の形態３．
図３はこの発明の実施の形態３によるＡ／Ｄコンバータを示す回路図であり、図において、１１ａ，１１ｂは差動のアナログ入力信号ラインにそれぞれ直列接続され、アナログ入力信号のコモン電圧（直流成分）をそれぞれ除去する容量（第１の容量、第２の容量）である。
１２は電源、１３ａはＰＭＯＳトランジスタ（第１の導電型トランジスタ）、１４ａは抵抗、１５はグランドであり、１６ａはこれらの直列接続により、帰還制御電圧に応じて制御されたコモン電圧（直流電圧）を生成し、容量１１ａを介したアナログ入力信号にその生成したコモン電圧を印加するＤＣバイアス回路（第１の直流電圧生成回路）である。
１７ａはＰＭＯＳトランジスタ１３ａおよび抵抗１４ａ間のアナログ入力信号ラインに接続され、アナログ入力信号を一旦保持する入力バッファ回路（第１の入力バッファ回路）である。
１２は電源、１３ｂはＰＭＯＳトランジスタ（第１の導電型トランジスタ）、１４ｂは抵抗、１５はグランドであり、１６ｂはこれらの直列接続により、帰還制御電圧に応じて制御されたコモン電圧（直流電圧）を生成し、容量１１ｂを介したアナログ入力信号にその生成したコモン電圧を印加するＤＣバイアス回路（第２の直流電圧生成回路）である。
１７ｂはＰＭＯＳトランジスタ１３ｂおよび抵抗１４ｂ間のアナログ入力信号ラインに接続され、アナログ入力信号を一旦保持する入力バッファ回路（第２の入力バッファ回路）である。
４１は複数のリファレンス電圧（参照基準電圧）を生成すると共にそれらリファレンス電圧のコモン電圧（中間電圧）を生成し、入力バッファ回路１７ａ，１７ｂを介したアナログ入力信号の差動入力をそれらリファレンス電圧に基づいてデジタル出力信号に変換するＡ／Ｄコアである。
１２は電源、１９はＰＭＯＳトランジスタ、２０は抵抗、１５はグランドであり、２１はこれらの直列接続により、帰還制御電圧に応じて制御され、ＤＣバイアス回路１６ａ，１６ｂによって生成されたコモン電圧と同一のコモン電圧を生成するＤＣバイアス回路（第３の直流電圧生成回路）である。
２２は入力バッファ回路１７ａ，１７ｂのレプリカ回路により構成され、ＤＣバイアス回路２１のＰＭＯＳトランジスタ１９および抵抗２０間に接続され、ＤＣバイアス回路２１によって生成されたコモン電圧を一旦保持する入力バッファ回路（第３の入力バッファ回路）である。
２３は入力バッファ回路２２を介したコモン電圧が＋端子に、Ａ／Ｄコア４１によって生成されたリファレンス電圧のコモン電圧が−端子にそれぞれ接続され、両コモン電圧が一致するように、ＤＣバイアス回路１６ａ，１６ｂ，２１のＰＭＯＳトランジスタ１３ａ，１３ｂ，１９のゲートに帰還制御電圧を供給するＯＰアンプ（オペアンプ）である。
【００２２】
次に動作について説明する。
この実施の形態３は、上記実施の形態１において、差動入力のＡ／Ｄコンバータに適用できるようにしたものである。
図３において、容量１１ａ，１１ｂは、差動入力のアナログ入力信号からそれぞれコモン電圧を除去し、ＤＣバイアス回路１６ａ，１６ｂは、帰還制御電圧に応じてコモン電圧を生成し、容量１１ａ，１１ｂを介したアナログ入力信号に印加する。入力バッファ回路１７ａ，１７ｂは、そのコモン電圧が印加されたアナログ入力信号を一旦保持し、Ａ／Ｄコア４１は、入力バッファ回路１７ａ，１７ｂを介したアナログ入力信号の差動入力をそれらリファレンス電圧に基づいてデジタル出力信号に変換する。
また、ＤＣバイアス回路２１は、帰還制御電圧に応じてコモン電圧を生成し、入力バッファ回路２２は、その生成されたコモン電圧を一旦保持する。
ＯＰアンプ２３は、入力バッファ回路２２を介したコモン電圧と、Ａ／Ｄコア１８によって生成されたリファレンス電圧のコモン電圧とを入力し、両コモン電圧が一致するように、ＤＣバイアス回路１６ａ，１６ｂ，２１のＰＭＯＳトランジスタ１３ａ，１３ｂ，１９のゲートに帰還制御電圧を供給する。
【００２３】
以上のように、この実施の形態３によれば、ＯＰアンプ２３から供給される帰還制御電圧により、リファレンス電圧のコモン電圧と入力バッファ回路２１を介したコモン電圧とが一致するように、ＤＣバイアス回路１６ａ，１６ｂ，２１から生成されるコモン電圧を制御するように構成したので、リファレンス電圧のコモン電圧と入力バッファ回路１７ａ，１７ｂを介したアナログ入力信号のコモン電圧とを一致させることができる。ＤＣバイアス回路２１および入力バッファ回路２２には、実際のアナログ入力信号が入力されないため、ＯＰアンプ２３は高速動作する必要がない。その結果、入力バッファ回路１７ａ，１７ｂを、ソースフォロア等の単純な回路で構成することができ、高速動作を可能にすることができる。
また、差動入力のＡ／Ｄコンバータに適用することができる。
【００２４】
実施の形態４．
図４はこの発明の実施の形態４によるＡ／Ｄコンバータを示す回路図であり、図において、４４はＯＰアンプ２３の帰還制御電圧の出力側に設けられ、抵抗４２および容量４３からなるローパスフィルタである。その他の構成については、図１と同一である。
【００２５】
次に動作について説明する。
高速動作しているＡ／Ｄコア１８のリファレンス電圧は、クロック等の影響により、安定しないことが考えられ、その場合、リファレンス電圧のコモン電圧も安定しないことになる。その結果、ＯＰアンプ２３から出力される帰還制御電圧には、高周波ノイズが重畳されてしまう。
この実施の形態４では、ＯＰアンプ２３の出力側にローパスフィルタを設けることにより、高周波ノイズを消去することができ、ＤＣバイアス回路１６，２１のＰＭＯＳトランジスタ１３，１９の動作に影響を与えることなく、ＤＣバイアス回路１６，２１から安定したコモン電圧を生成することができる。
【００２６】
以上のように、この実施の形態４によれば、ＯＰアンプ２３の帰還制御電圧の出力側に、ローパスフィルタ４４を設けるように構成したので、高速動作するＡ／Ｄコア１８のリファレンス電圧のコモン電圧は、安定しないが、ＯＰアンプ２３から出力されるその安定しないコモン電圧に応じた帰還制御電圧に重畳される高周波ノイズを、ローパスフィルタ４４によって消去することができ、ＤＣバイアス回路１６，２１においては、安定したコモン電圧を生成することができる。なお、この実施の形態４では、上記実施の形態１に示した構成にローパスフィルタ４４を設けたものを示したが、上記実施の形態３に示した構成にローパスフィルタ４４を設けても良く、同様な効果を奏することができる。
【００２７】
【発明の効果】
以上のように、この発明によれば、オペアンプから供給される帰還制御電圧により、参照基準電圧の中間電圧と第２の入力バッファ回路を介した直流電圧とが一致するように、第１および第２の直流電圧生成回路から生成される直流電圧を制御するように構成したので、参照基準電圧の中間電圧と第１の入力バッファ回路を介したアナログ入力信号の直流成分とを一致させることができる。第２の直流電圧生成回路および第２の入力バッファ回路には、実際のアナログ入力信号が入力されないため、オペアンプは高速動作する必要がない。その結果、第１の入力バッファ回路を、ソースフォロア等の単純な回路で構成することができ、高速動作を可能にすることができる効果がある。
【００２８】
この発明によれば、第１の導電型トランジスタにより制御された電流が、抵抗を介してグランドに流れることによって、直流電圧を生成するように構成したので、Ａ／Ｄコアにおいて、参照基準電圧がグランドを基準に設定されている場合において、アナログ入力信号に印加する直流電圧を精度良く、制御することができる効果がある。
また、容量、抵抗、グランドからなる回路により、ハイパスフィルタを構成することができ、アナログ入力信号に重畳される低周波ノイズを除去することができる効果がある。
【００２９】
この発明によれば、電源から抵抗を介して流れる電流を、第２の導電型トランジスタにより制御することによって、直流電圧を生成するように構成したので、Ａ／Ｄコアにおいて、参照基準電圧が電源を基準に設定されている場合において、アナログ入力信号に印加する直流電圧を精度良く、制御することができる効果がある。
【００３０】
この発明によれば、第２の入力バッファ回路のサイズ、すなわち、トランジスタのサイズが縮小されたレプリカ回路で構成したので、トランジスタに流れる電流を低減することができ、第２の入力バッファ回路の消費電流を削減することができる効果がある。
【００３１】
この発明によれば、オペアンプから供給される帰還制御電圧により、参照基準電圧の中間電圧と第３の入力バッファ回路を介した直流電圧とが一致するように、第１から第３の直流電圧生成回路から生成される直流電圧を制御するように構成したので、参照基準電圧の中間電圧と、第１の入力バッファ回路を介した第１のアナログ入力信号の直流成分と、第２の入力バッファ回路を介した第２のアナログ入力信号の直流成分とを一致させることができる。第３の直流電圧生成回路および第３の入力バッファ回路には、実際のアナログ入力信号が入力されないため、オペアンプは高速動作する必要がない。その結果、第１の入力バッファ回路および第２の入力バッファ回路を、ソースフォロア等の単純な回路で構成することができ、高速動作を可能にすることができる効果がある。
また、差動入力のＡ／Ｄコンバータに適用することができる効果がある。
【００３２】
この発明によれば、オペアンプの帰還制御電圧の出力側に、ローパスフィルタを設けるように構成したので、高速動作するＡ／Ｄコアの参照基準電圧の中間電圧は、安定しないが、オペアンプから出力されるその安定しない中間電圧に応じた帰還制御電圧に重畳される高周波ノイズを、ローパスフィルタによって消去することができ、第１の直流電圧生成回路および第２の直流電圧生成回路においては、安定した直流電圧を生成することができる効果がある。
【００３３】
この発明によれば、オペアンプの帰還制御電圧の出力側に、ローパスフィルタを設けるように構成したので、高速動作するＡ／Ｄコアの参照基準電圧の中間電圧は、安定しないが、オペアンプから出力されるその安定しない中間電圧に応じた帰還制御電圧に重畳される高周波ノイズを、ローパスフィルタによって消去することができ、第１の直流電圧生成回路から第３の直流電圧生成回路においては、安定した直流電圧を生成することができる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるＡ／Ｄコンバータを示す回路図である。
【図２】  この発明の実施の形態２によるＡ／Ｄコンバータを示す回路図である。
【図３】  この発明の実施の形態３によるＡ／Ｄコンバータを示す回路図である。
【図４】  この発明の実施の形態４によるＡ／Ｄコンバータを示す回路図である。
【図５】  従来のＡ／Ｄコンバータを示す回路図である。
【符号の説明】
１１，４３  容量、１１ａ  容量（第１の容量）、１１ｂ  容量（第２の容量）、１２  電源、１３，１３ａ，１３ｂ，１９  ＰＭＯＳトランジスタ（第１の導電型トランジスタ）、１４，１４ａ，１４ｂ，２０，３１，３４，４２  抵抗、１５  グランド、１６，１６ａ，３３  ＤＣバイアス回路（第１の直流電圧生成回路）、１６ｂ，２１，３６  ＤＣバイアス回路（第２の直流電圧生成回路）、１７，１７ａ  入力バッファ回路（第１の入力バッファ回路）、１７ｂ，２２入力バッファ回路（第２の入力バッファ回路）、１８，４１  Ａ／Ｄコア、２１  ＤＣバイアス回路（第３の直流電圧生成回路）、２２  入力バッファ回路（第３の入力バッファ回路）、２３  ＯＰアンプ（オペアンプ）、３２，３５  ＮＭＯＳトランジスタ（第２の導電型トランジスタ）、４４  ローパスフィルタ。
【図１】
0003878458.tif 000002
【図２】
0003878458.tif 000003
【図３】
0003878458.tif 000004
【図４】
0003878458.tif 000005
【図５】
0003878458.tif 000006