(57)【特許請求の範囲】
【請求項１】
変調データ信号に応じてキャリア信号を変調し、変調出力信号（ＲＦｏｕｔ）を与える周波数変調器（１５０）であって：
前記変調データ信号を受信し、該変調データ信号に応じて変調された基準信号（Ｆｒ）を発生するように結合された基準信号発生器（１５４）；および
前記変調基準信号（Ｆｒ）および前記変調データ信号を受信し、出力に前記変調出力信号（ＲＦｏｕｔ）を与えるように結合されたメイン・シンセサイザ（１５２）；
を備え、前記基準信号発生器（１５４）は、メイン・シンセサイザ（１５２）よりも実質的に大きいロック・アップ・タイムを有する補助シンセサイザ（１５５）を備えており、該補助シンセサイザは：
固定周波数を有する固定基準信号（Ｆｒ’）を受信する第１入力，第２入力，および前記固定基準信号と前記第２入力における信号との間の位相差を表す誤差信号を与える出力を有する補助位相検出器（１７４）；および
前記誤差信号および前記変調データ信号を受信し、出力に前記変調基準信号（Ｆｒ）を発生するように結合された補助ＶＣＯ（１７０）であって、前記出力が前記メイン・シンセサイザ（１５２）および前記補助位相検出器（１７４）の前記第２入力に結合されており、前記基準信号発生器（１５４）は第１変調利得を有する前記変調基準信号を提供するよう構成されかつ前記メイン・シンセサイザは前記第１変調利得に実質的に比例する変調利得を有する前記変調出力信号を提供するよう構成されている補助ＶＣＯ（１７０）；
を備えることを特徴とする周波数変調器（１５０）。
【請求項２】
前記変調出力信号を発生し、かつ前記キャリア信号の周波数を制御する前記メイン・シンセサイザ（１５２）は：
前記変調基準信号（Ｆｒ）を受信する第１入力，第２入力，および前記変調基準信号と前記第２入力における信号との位相差を表す誤差信号を与える出力を有する位相検出器（１５６）；
前記誤差信号および前記変調データ信号を受信し、前記ＶＣＯの出力に前記変調出力信号を発生するＶＣＯ（１６０）；および
前記ＶＣＯ（１６０）の前記出力と前記位相検出器の前記第２入力との間に結合され、選択可能な値で前記変調出力信号を除算し、前記キャリア信号の周波数を変化させる可変ディバイダ（１６２）；
を備えることを特徴とする請求項１記載の周波数変調器。
【請求項３】
前記第１変調利得は前記変調出力信号の利得を前記可変ディバイダの前記選択可能な値で除算したものに実質的に等しいことを特徴とする請求項１記載の周波数変調器。
【請求項４】
前記ＶＣＯ（１６０）は、バリキャップ・チューニング・ダイオード（１６８）を備え、前記変調データ信号および前記誤差信号が前記バリキャップ・チューニング・ダイオードに印加されることを特徴とする請求項２記載の周波数変調器。
【請求項５】
前記ＶＣＯ（１６０）は、バリキャップ・チューニング・ダイオードおよびバリキャップ変調ダイオードを備え、前記変調データ信号が前記バリキャップ変調ダイオードに印加され、前記誤差信号が前記バリキャップ・チューニング・ダイオードに印加されることを特徴とする請求項２記載の周波数変調器。
【請求項６】
前記変調基準信号の前記第１変調利得を制御する可変利得コントローラ（１６６）を更に備えることを特徴とする請求項１，２，３，４または５記載の周波数変調器。
【請求項７】
前記変調データ信号を受信する入力とＶＣＯ（１６０）の入力との間に結合され、前記変調出力信号の利得を調節する減衰器を更に備えることを特徴とする請求項１，２，３，４，５または６記載の周波数変調器。
【請求項８】
変調データ信号に応じてキャリア信号を変調し、変調出力信号を与える周波数変調器（２５０）であって：
前記変調データ信号を受信し、該変調データ信号に応じて変調された基準信号（Ｆｒ）を発生するように結合された基準信号発生器（２５４）；および
前記変調基準信号（Ｆｒ）および前記変調データ信号を受信し、出力に前記変調出力信号を与えるように結合されたメイン・シンセサイザ（２５２）；
を備え、前記基準信号発生器（２５４）は、前記変調データ信号を受信する入力と、前記変調基準信号（Ｆｒ）を与える出力とを有する直接デジタル・シンセサイザ（２５４）を備えており、前記変調基準信号は、チャネル選択信号に依存する周波数を有し、前記基準信号発生器（１５４）は第１変調利得を有する前記変調基準信号を提供するよう構成されかつ前記メイン・シンセサイザは前記第１変調利得に実質的に比例する変調利得を有する前記変調出力信号を提供するよう構成されていることを特徴とする周波数変調器。
【請求項９】
送信路を有するデジタル無線通信機器用送信機であって：
変調データ信号に応じてキャリア信号を変調し、変調出力信号を与える、請求項１ないし８のいずれか１項記載の周波数変調器；
前記変調出力信号を増幅する電力増幅器；および
前記電力増幅器に結合されたアンテナ；
を備えることを特徴とする送信機。
【請求項１０】
送信路および受信路を有するデジタル無線通信機器用送受信機であって、前記送信路が：
変調データ信号に応じてキャリア信号を変調し、変調出力信号を与える、請求項１ないし６のいずれか１項記載の周波数変調器；
前記変調出力信号を増幅する電力増幅器；および
前記電力増幅器に結合されたアンテナ；
を備えることを特徴とする送受信機。
【発明の詳細な説明】
発明の分野
本発明は、周波数変調器ならびにデジタル無線通信機器用周波数変調器を内蔵した送信機および送受信機に関するものである。
発明の背景
セルラ，コードレスおよびデータ送信システムのような多くのデジタル無線通信システムは、ＦＳＫ，ＧＦＳＫまたはＧＭＳＫ変調技法を用いている。これらの種類の変調技法は、実際には、単なる無線周波数（ＲＦ）信号エンベロープ定数を用いた周波数変調（ＦＭ）である。
これらの種類の変調は振幅変調（ＡＭ）を伴わないので、送信機の電圧制御発振器（ＶＣＯ）周波数は、アナログ・セルラ・システムにおける等通常のアナログＦＭ送信機において典型的なように、ベースバンド信号によって直接変調することができる。ＶＣＯ周波数を直接変調することによってかなりのコスト削減を得ることができるので、かかる構成は、低コストが最重要ファクタである、デジタルの用途において特に望ましい。例えば、ＤＥＣＴのようなデジタル・ソリューション(digital solution)の全体的なコストは、ＣＴ０のような既知のアナログ・システムと競合するには、非常に低くなければならない。
アナログ・システムでは、３００ないし３０００Ｈｚ以上の音声スペクトルは、変調をＶＣＯに適用した場合、ＰＬＬシンセサイザのロック・アップ・タイム(lock-up time)と適合性がある。ロック・アップ・タイプは、通常５または６ｍｓ未満には決してならない。しかしながら、この低コスト技法をデジタル・システムに適用した場合、ＶＣＯを変調するベースバンド信号は、送信機器の論理セクションから来る、濾波後のNo-Return-to-Zero（ＮＲＺ）データ・ストリームとなる。このベースバンド信号は、そのスペクトル（数Ｈｚから）において非常に低い周波数コンテンツを有する。ＰＬＬシンセサイザに必要なロック・アップ・タイムは約数ミリ秒であるので、これは、ベースバンド信号のスペクトルとは適合性がない。変調の低周波数は、ＶＣＯドリフトのように考えられるので、ＰＬＬループによって補正する。この不適合性の問題は、ベースバンド信号の低周波数コンテンツが失われること、あるいはチャネル選択の速度を決定するＰＬＬループの速度が低下することのいずれかを意味する。
したがって、この低コスト技法を有利にデジタル・システムに適用可能とするには、その前にＰＬＬシンセサイザのロック・アップ・タイムとの適合性を確保する問題を解決し、しかも更に他の要件についても考慮する必要がある。
例えば、デジタル・システムにおいてアイ・パターンを変転させ、送信のビット・エラー・レートを低下させる可能性があるシンボル間干渉を完全に回避するためには、変調路上の群遅延は、ベースバンド信号の全スペクトルにおいて一定に保持する必要がある。
更に、適用可能な無線機の仕様を満たすためには、送信すべきＲＦ信号ソースのスペクトル上の純粋性は、位相ノイズおよび変調精度に対してはできるだけキャリア信号に近く維持し、しかも高調波，ノイズ・フロア，個別の疑似信号に対してはキャリア信号からできるだけ遠く維持しなければならない。この最後の要件を十分に満たせば、フィルタやデュプレクサはもはや不要となり、送信機のコストの劇的な削減がもたらされる。フィルタおよびデュプレクサを削減可能であることは、アナログ・ソリューションに比較してデジタル・システムの全体的なコストを低く保持し、デジタル・ソリューションの競争力を向上させるには重要である。
デジタル・システムにおいてＶＣＯを変調するいくつかの変調技法は既知である。
例えば、Ｉ／Ｑ変調器が、直接アーキテクチャまたはヘテロダイン・アーキテクチャに用いられている。この種の変調器は、送信周波数（直接アーキテクチャ）または中間周波数（ヘテロダイン・アーキテクチャ）上で同調させた、外部発振器から来る、直交する２つのＲＦ信号，およびデータ・ストリーム（ＩおよびＱ信号）から計算される２つの複素ベースバンド信号によって駆動される。かかるアーキテクチャによって、ＲＦ発振器（群）またはシンセサイザ（群）は、変調プロセスとは独立するため、ベースバンド信号スペクトルからは独立して、ロック・アップ・タイムを選択することが可能である。しかしながら、かかるアーキテクチャは複雑であり、しかもベースバンドにおいて高価な「Ｉ／Ｑ」インターフェースを必要とする。これは、ＧＳＭのように非常に精度が高いＧＭＳＫシステムでは正当化することができるが、変調インデックスが大量に変動する可能性がありしかもコストが最重要であるＤＥＣＴまたはＣＴ２のような規格では不可能である。これらの技法に伴う更に別の欠点として、ノイズが多く、したがってフィルタやデュプレクサを除去できないことがあげられる。
別の既知の技法に、固定変調ローカル発振器を用いたヘテロダイン構成を用いるものがある。ロック・アップ・タイム要件を満たすチャネル・シンセサイザをクリスタル発振器または非常に遅いシンセサイザと混在させることにより、変調を処理可能とする。この種の構成は非常に効率的でしかもロバスト性が高く、チャネル・シンセサイザが非常に速いので、ゼロ・ブラインド・スロット(zero blind slot)が可能である。言い換えると、この種の構成を用いると、あらゆるスロットが使用可能となる。しかしながら、これは送信対象信号の帯域外の混成成分(mixing products)を多く発生する。これらは強力に濾波しなければならないので、送信路のコスト上昇を招く。
「オープン・ループ」技法と呼ばれる別の技法が、ＤＥＣＴまたはＣＴ２のようなコードレス規格と共に用いられている。前述のように、変調をＶＣＯに適用する際の問題は、ＶＣＯの周波数ドリフトに対して行うように、ＦＭ変調の低周波数部分をシンセサイザのループによって補正することである。これを回避するために、オープン・ループ技法では、送信スロットの間ループを開放することにより、フィードバックを全く行わずにＶＣＯを自走モードで動作させ、ループからの補正を全く受けずに変調を可能とする。送信スロットの後、ループを再び閉じ、ＶＣＯを再度同期させる。しかしながら、再び同期を取るのは困難である。実際、これを行うのは非常に困難なので、ＶＣＯは典型的に最終周波数の半分で動作しなければならず、これに続いて周波数ドブラ(frequency doubler)を配して、過渡および周波数ドリフトに対して適正にバッファさせなければならない。これには多くのフィルタが必要となり、送信機器の全体的なコスト上昇を招く。オープン・ループ技法の更に別の欠点は、自走モードによる周波数ドリフトのために、ゼロ・ブラインド・スロットを考慮していないことである。
加えて、オープン・ループ技法用シンセサイザの位相検出器は、洩れ電流が小さいことを要件とするために、設計が非常に難しい。
実際に、オープン・ループ技法は、ＧＳＭまたはＭＯＢＩＴＥＸのように、それぞれの仕様によって自走モード期間による寄生ドリフトが許されない、「ハイ・エンド」規格には用いることができない。オープン・ループ技法は、ＤＥＣＴやＣＴ２のような規格には実施可能であるが、その再同期が困難であるために、使用可能なスロットの半分が使えるに過ぎない。これは、公衆の基地局または範囲の改善にとっては問題である。
したがって、上述の問題を克服する、デジタル無線通信機器用の改良された低コスト周波数変調器を供給することが必要とされている。
発明の概要
本発明によれば、変調データ信号に応じてキャリア信号を変調し、変調出力信号を与える周波数変調器が提供され、この周波数変調器は：
変調データ信号を受信し、当該変調データ信号に応じて変調された基準信号を発生するように結合された基準信号発生器；および
変調基準信号および変調データ信号を受信し、出力に変調出力信号を与えるように結合されたメイン・シンセサイザ；
を備え、基準信号発生器は、メイン・シンセサイザよりも実質的に大きいロック・アップ・タイムを有する補助シンセサイザを備えており、補助シンセサイザは：
固定周波数を有する固定基準信号を受信する第１入力，第２入力，および固定基準信号と第２入力における信号との間の位相差を表す誤差信号を与える出力を有する補助位相検出器；および
誤差信号および変調データ信号を受信し、出力に変調基準信号を発生するように結合された補助ＶＣＯであって、出力が前記メイン・シンセサイザおよび補助位相検出器の第２入力に結合されている補助ＶＣＯ；
を備えている。
したがって、メイン・シンセサイザに供給される基準信号を変調データ信号で変調することにより、更に変調データ信号をメイン・シンセサイザに印加することにより、本発明は、変調出力信号を与える変調プロセスが、メイン・シンセサイザの速度には独立することを保証する。これが意味するのは、変調データ信号の低周波数成分が失われず、メイン・シンセサイザの速度も低下しないということである。
好ましくは、変調基準信号は第１変調利得を有し、変調出力信号は、第１変調利得に実質的に比例する変調利得を有する。その結果、変調出力信号ＲＦｏｕｔは、振幅および群遅延が平坦であり、変調周波数には独立な応答を有することになる。
好適な構成では、変調出力信号を発生し、キャリア信号の周波数を制御するメイン・シンセサイザは：
変調基準信号を受信する第１入力，第２入力，および変調基準信号と第２入力における信号との位相差を表す誤差信号を与える出力を有する位相検出器；
誤差信号および変調データ信号を受信し、ＶＣＯの出力に変調出力信号を発生するＶＣＯ；および
ＶＣＯの出力と位相検出器の第２入力との間に結合され、選択可能な値で変調出力信号を除算し、キャリア信号の周波数を変化させる可変ディバイダ；
を備えている。かかる構成により、第１変調利得は、可変ディバイダの選択可能な値で変調出力信号の利得を除算したものに実質的に等しくなるように構成することが好ましい。
【図面の簡単な説明】
これより、本発明による２種類の周波数変調器、本発明による周波数変調器を内蔵した送受信機および送信機双方について、一例としてのみ、添付図面を参照しながら説明する。
第１図は、本発明による周波数変調器を内蔵した送受信機のブロック構成図である。
第２図は、周波数変調器のブロック構成図である。
第３図は、本発明による第１周波数変調器のブロック構成図である。
第４図は、本発明による第２周波数変調器のブロック構成図である。
第５図は、ＶＣＯを変調するＰＬＬループの周波数関連構成部品を示す構成図である。
第６図は、基準信号を変調するＰＬＬループの周波数関連構成部品を示す構成図である。
第７図は、本発明にしたがってＶＣＯおよび基準信号を変調データ信号によって変調する、ＰＬＬループの周波数関連構成部品を示す構成図である。
図面の詳細な説明
最初に第１図を参照すると、本発明による周波数変調器３を内蔵した送受信機器の部分２は、スイッチ４およびロー・パス・フィルタ８を介してアンテナ６に結合された、送信路ＴＸおよび受信路ＲＸを含むものとして示されている。
周波数変調器３は、当技術では既知のＦＳＫ，ＧＦＳＫまたはＧＭＳＫのような変調技法を用いてデータ・ストリームから発生した変調データ信号を受信する入力５を有する。データ・ストリームは、音声情報を含む場合もある。ＧＭＳＫ変調では、変調データ信号即ちベースバンド信号は、ＧＭＳＫアナログ・フィルタ（図示せず）によって発生するアナログ電圧である。周波数変調器３は、選択可能周波数を有するキャリア信号を発生し、変調データ信号を用いてキャリア信号を変調し、出力において変調出力信号ＲＦｏｕｔを与える。変調出力信号ＲＦｏｕｔは、次に、アンテナ６に結合する前に、ＲＦ電力増幅器１０によって増幅する。周波数変調器３の構造および機能については、以下で更に詳しく説明する。
受信路ＲＸは、第１バンドパス・フィルタ１２，ロー・ノイズ増幅器（ＬＮＡ）１４，第２バンドパス・フィルタ１６，ミキサ１８およびＩＦフィルタ２０を含む。ミキサ１８は、アンテナ６で受信したＲＦ信号を、局所発振器（図示せず）または第１図に示すような周波数変調器３によって発生することができる基準信号と混合し、中間周波数信号ＩＦを生成する。周波数変調器３によって発生した信号を用いて、追加の局所発振器の必要性を回避する。
本発明による周波数変調器３は、送受信機の一部として第１図に示したが、本発明による周波数変調器３は、送信機においても使用可能であることは認められよう。
次に第２図を参照すると、周波数変調器５０は、メイン・シンセサイザ５２および基準信号発生器５４を備えている。周波数変調器５０の入力５１において受信した変調データ信号を、メイン・シンセサイザ５２および基準信号発生器５４に結合する。メイン・シンセサイザ５２は、出力に変調出力信号ＲＦｏｕｔを与え、基準信号発生器５４は変調基準信号Ｆｒを発生し、これをメイン・シンセサイザ５２に供給する。
基準信号発生器５４は、クリスタル発振器６４および可変利得コントローラ６６から成る。変調データ信号を直接クリスタル発振器に印加し、変調基準信号Ｆｒを得る。可変利得コントローラ６６は、変調基準信号Ｆｒが第１変調利得Ｋｒを有するように設定する。
メイン・シンセサイザ５２は、典型的な位相ロック・ループ（ＰＬＬ）構成に配列した位相検出器５６，ループ・フィルタ５８，電圧制御発振器（ＶＣＯ）６０、および可変ディバイダ６２から成る。可変ディバイダ６２は、ＶＣＯ６０の出力における変調出力信号ＲＦｏｕｔを、選択可能な値ｎで除算し、分割変調出力信号を与える。選択可能な値ｎは、ＶＣＯ６０が発生するキャリア信号の周波数を決定する。言い換えれば、可変ディバイダ６２は、メイン・シンセサイザ５２のチャネル・セレクタである。
位相検出器５６は、変調基準信号Ｆｒを受信する第１入力，分割変調出力信号を受信する第２入力，および変調基準信号と分割変調出力信号との間の位相差を表す誤差信号を与える出力を有する。誤差信号は、ＶＣＯ６０に印加される前に、ループ・フィルタ５８によって濾波される。
電圧信号である濾波誤差信号は、直接ＶＣＯ６０に印加され、周波数が濾波誤差信号に依存するキャリア信号を発生する。
かかる周波数変調器５０の欠点の１つとして、クリスタル発振器６４自体が変調されてしまうため、送受信機器の他の部分には使用できないことがあげられる。したがって、周波数変調器５０を組み込んだ機器では、余分なクリスタル発振器が必要となり、そのためかかる機器はコストが上昇する。周波数変調器５０の更に別の欠点は、広帯域変調（即ち、高データ・レート）では、クリスタル発振器を変調する技法は使用できないことである。
次に第３図を参照すると、本発明の第１実施例による第１周波数変調器１５０は、メイン・シンセサイザ１５２および基準信号発生器１５４を備えている。周波数変調器１５０の入力１５１において受信された変調データ信号を、メイン・シンセサイザ１５２および基準信号発生器１５４に結合する。メイン・シンセサイザ１５２は出力に変調出力信号ＲＦｏｕｔを与え、基準信号発生器１５４は変調基準信号Ｆｒを発生しこれをメイン・シンセサイザ１５２に供給する。
基準信号発生器１５４は、クリスタル発振器１６４に結合され、入力１５１において変調データ信号を受信する補助シンセサイザ１５５を備えており、変調データ信号が補助シンセサイザ１５５の補助ＶＣＯ１７０を変調する。補助ＶＣＯ１７０の出力は、変調基準信号をメイン・シンセサイザ１５２に与える。
メイン・シンセサイザ１５２は、典型的な位相ロック・ループ（ＰＬＬ）構成に配列した、位相検出器１５６，ループ・フィルタ１５８，電圧制御発振器（ＶＣＯ）１６０および可変ディバイダ１６２を備えている。可変ディバイダ１６２は、ＶＣＯ１６０の出力における変調出力信号ＲＦｏｕｔを、選択可能な値ｎで除算し分割変調出力信号を与える。選択可能な値ｎは、ＶＣＯ１６０が発生するキャリア信号の周波数を決定する。言い換えると、可変ディバイダ１６２は、メイン・シンセサイザ１５２のチャネル・セレクタである。
位相検出器１５６は、変調基準信号Ｆｒを受信する第１入力，分割変調出力信号を受信する第２入力，および変調基準信号と分割変調出力信号との間の位相差を表す誤差信号を与える出力を有する。誤差信号は更に、ＶＣＯ１６０に印加される前に、ループ・フィルタ１５８によって濾波される。
即ち、電圧信号である濾波誤差信号は、直接ＶＣＯ１６０に印加され、周波数が濾波誤差信号に依存するキャリア信号を発生する。しかしながら、好適実施例では、例えば、前述のようにアナログ・ベースバンド電圧である変調データ信号を濾波誤差信号と結合することによって、濾波誤差信号に加えて、変調データ信号をＶＣＯ１６０に印加し、アナログ・ベースバンド電圧およびエラー電圧によってＶＣＯ１６０の出力を決定する。
濾波誤差信号および変調データ信号をＶＣＯ１６０に印加するために、ＶＣＯは２つの制御入力または１つの制御入力を有するとよい。好ましくは、濾波誤差信号および変調データ信号を結合するには、変調データ信号をＶＣＯ１６０の変調バリキャップ・ダイオードに印加し、濾波誤差信号をＶＣＯ１６０のチューニング・ダイオードに印加する。更に別の実施例では、変調データ信号および濾波誤差信号双方を、ダイオード１６８のようなチューニング・バリキャップ・ダイオードに印加してもよい。
クリスタル発振器ではなくＶＣＯ１７０を変調することにより、第１実施例は、送受信機内の異なる目的のために、クリスタル発振器１６４が発生する基準周波数信号Ｆｒ’の再利用が可能であるという利点を有する。これは、周波数変調器５０では不可能である。何故なら、クリスタル基準を直接変調するからである。更に、同じ用途において、特に、ＤＥＣＴシステムにおけるように変調インデックスが高い場合には、クリスタル発振器の周波数を変調する際に問題となり得る。補助シンセサイザを用いて、クリスタル発振器１６４からの信号のコピーを作成することにより、この問題を回避する。
補助シンセサイザ１５４は、典型的な位相ロック・ループ（ＰＬＬ）構成に配列された、補助位相検出器１７４，補助ループ・フィルタ１７６，補助ＶＣＯ１７０，およびディバイダ１７２から成る。ディバイダ１７２は、補助ＶＣＯ１７０の出力における変調基準信号Ｆｒを固定値で除算し、分割変調基準信号を与える。
補助位相検出器１７４は、クリスタル発振器１６４が発生する基準信号Ｆｒ’を受信する第１入力，分割変調基準信号を受信する第２入力，および基準信号Ｆｒ’と分割変調基準信号との間の位相差を表す誤差信号を与える出力を有する。更に、誤差信号は、変調データ信号と共に補助ＶＣＯ１７０に印加する前に、補助ループ・フィルタ１７６によって濾波される。ＶＣＯ１６０について先に説明したとの同様に、これらの信号を結合する。例えば、変調データ信号および濾波誤差信号を双方とも、ＶＣＯ１７０のチューニング・バリキャップ・ダイオード１７８に印加する。可変利得コントローラ１６６を介して変調データ信号を補助シンセサイザ１５５に結合することにより、ＶＣＯ１７０を第１変調利得Ｋｒで変調し、ＶＣＯ１７０の出力に変調基準信号Ｆｒを与える。
ＶＣＯ１６０の変調利得ＫＶは、好ましくは、第２周波数変調器１５０の入力１５１とＶＣＯの入力との間に減衰器（図示せず）を結合しておくことにより、調節可能とする。
ここで第４図も参照する。本発明の第２実施例による第２周波数変調器２５０は、メイン・シンセサイザ２５２および基準信号発生器２５４を備えている。第２周波数変調器２５０の入力２５１において受信したデータ・ストリームを、メイン・シンセサイザ２５２および基準信号発生器２５４に結合する。第４図に示す実施例では、ＧＭＳＫ変調を用いる。したがって、入力２５１において受信したデータ・ストリームは、メイン・シンセサイザ２５２に変調データ信号として結合される前に、ＧＭＳＫアナログ・フィルタ２５３において濾波される。メイン・シンセサイザ２５２は、出力において変調出力信号ＲＦｏｕｔを与え、基準信号発生器２５４は変調基準信号Ｆｒを発生し、メイン・シンセサイザ２５２に供給する。
第２実施例による基準信号発生器２５４は、Ａｎａｌｏｇ  Ｄｅｖｉｃｅｓが供給するＡＤ９８３０ＤＤＳのような、直接デジタル・シンセサイザ（ＤＤＳ）を備えている。ＤＤＳ２５４は、発生した基準周波数を変調データ信号によってデジタル的に変調することを考慮して、濾波前のデータ・ストリームに直接結合するデジタル入力，および変調基準信号Ｆｒをメイン・シンセサイザ２５２に与える出力を有する。ＤＤＳ２５４におけるこの変調は、補助参照テーブル２５５によって行われ、各クロック周期毎に、Ｎビット上で変調軌道(modulation trajectory)を計算する。Ｎはプロセスの精度を与える（Ｎが大きい程、精度は高い）。変調Ｎビット結果に加えた後に、メイン参照テーブル２５７の通常のＮビット・アドレス・バスを通じて、チャネルまたはサブ・チャネルの増分を行い、必要であれば基準周波数Ｆｒの中心をごくわずかだけ変化させ、結果として、変調出力信号Ｒｆｏｕｔの中心値を変化させることができる。ＤＤＳの動作は、従来技術では既知である。
メイン・シンセサイザ２５２は、典型的な位相ロック・ループ（ＰＬＬ）構成に配列された、位相検出器２５６，ループ・フィルタ２５８，電圧制御発振器（ＶＣＯ）２６０および固定ディバイダ２６３を備えている。
メイン・シンセサイザ２５２の動作は、第３図を参照して先に説明したのと同じである。第３図の構成部品と同様のものは、同じ参照番号に１００を加えた数で引用することにする。
本発明による周波数変調器の動作の基本原理は、変調データ信号をメイン・シンセサイザのＶＣＯおよび基準信号に適用し、２経路間に正確なレベル・バランス得ることである。
この基本原理を完全に理解するために、これより第５図ないし第７図を参照しながら理論的分析を行う。第５図は、ＶＣＯのみを変調するＰＬＬループの周波数関連構成部品を示す構成図であり、第６図は、基準信号のみを変調するＰＬＬループの周波数関連構成部品を示す構成図であり、第７図は、本発明にしたがって変調データ信号によってＶＣＯおよび基準信号を変調するＰＬＬループの周波数関連構成部品を示す構成図である。
最初に第５図を参照すると、ＶＣＯ６００のバリキャップ・ダイオードに印加され、変調出力信号ＯＵＴを発生する電圧信号ｅは、以下の式で与えられる。
0004027429.tif 000002
ここで、ｅｍは変調データ信号、
Ｆｃｏｎｓｔは一定基準信号、
ＫＶはＨｚ／ボルトで示すＶＣＯ６００の変調利得、
ＫＯはボルト／ラディアンで示す位相検出器５６０の利得、
Ｆ（ｐ）はループ・フィルタ５８０（ロー・パス・フィルタ）の伝達関数、
ｎは可変ディバイダ６２０の分割比である。
式１から、ＶＣＯループ上の変調に対する伝達関数は次のようになる。
0004027429.tif 000003
この伝達関数は、ハイ・パスの挙動を表す。
ここで第６図も参照する。変調基準信号Ｆｍｏｄについて、位相検出器５６０の出力における誤差信号Σは、以下の式で与えられる。
0004027429.tif 000004
電圧信号ｅは以下の式で与えられる。
0004027429.tif 000005
式（３）および式（４）を結合することにより、基準信号ループ上での変調に対する伝達関数は、次のようになる。
0004027429.tif 000006
これは、ロー・パスの挙動を表す。
次に第７図を参照すると、第３図のＶＣＯ１６０または第４図のＶＣＯ２６０のバリキャップ・ダイオードに印加して変調出力信号ＲＦｏｕｔを発生する電圧信号ｅは、以下の式で与えられる。
0004027429.tif 000007
位相検出器５６の出力における誤差信号Σは次の式で示されるので、
0004027429.tif 000008
ここで、ｅｍは変調データ信号、
Ｆｒは変調基準信号、
ＫＶはＨｚ／ボルトで示すＶＣＯ６０，１６０の変調利得、
Ｋφは、ボルト／ラディアンで示す位相検出器５６，１５６の利得、
Ｆ（ｐ）は、ループ・フィルタ５８，１５８（ロー・パス・フィルタ）の伝達関数、
ｎは可変ディバイダ６２，１６２の分割比、
Ｋｒは変調基準信号Ｆｒの第１変調利得である。
式（７）を式（６）に代入すると、次の式が得られる。
0004027429.tif 000009
式（８）から、
0004027429.tif 000010
このように、前述の理論的分析から、変調基準信号Ｆｒの第１変調利得Ｋｒが、メイン・シンセサイザのＶＣＯの変調利得ＫＶをｎで除算したものに等しい場合、ロー・パス挙動もハイ・パス挙動もない。実際には、変調基準信号Ｆｒの第１変調利得Ｋｒがメイン・シンセサイザのＶＣＯの変調利得ＫＶをｎで除算したものに近い場合、即ち、変調基準信号Ｆｒの第１変調利得Ｋｒが変調利得ＫＶに比例する場合、ほぼ同じ効果が得られることがわかった。
第１変調利得Ｋｒは、選択可能な値ｎによって、したがってキャリア周波数によって調節されるが、システムは十分に広帯域であるので、１００Ｍｈｚ以上の帯域幅内で、２ＧＨｚにおいて１つのトリミング点のみがあればよい。
前述のように、本発明による周波数変調器の動作原理は、変調データ信号をメイン・シンセサイザのＶＣＯおよび基準信号に適用し、２経路間に正確なレベル・バランスを得ることである。正確なバランスは、変調基準信号Ｆｒの第１変調利得ＫｒがＶＣＯの変調利得ＫＶに実質的に比例するように変調利得Ｋｒ，ＫＶの値を選択したときに得られる。この結果、変調出力信号ＦＲｏｕｔは、振幅および群遅延が平坦で、変調周波数には独立した応答を有することになる。
第１周波数変調器１５０では、補助シンセサイザ１５５の帯域幅がメイン・シンセサイザ１５２の帯域幅よりもかなり小さいこと、言い換えると、補助シンセサイザ１５５のロック・アップ・タイムがメイン・シンセサイザ１５２のそれよりもかなり大きいことも保証しなければならない。このため、基準信号発生器１５４は低周波数変調プロセスを実行し、メイン・シンセサイザ１５２のＶＣＯは、高周波数変調プロセスに関与し、この組み合わせによって、変調データ信号の全帯域がカバーされる結果となる。変調データ信号の低周波数成分は基準信号を変調するので、メインＶＣＯのみを変調する場合と同様に、これらの成分はメイン・シンセサイザのＰＬＬループでは失われない。次いで、これら低周波数成分を、メイン・シンセサイザ・ループの帯域幅外の変調データ信号の高周波数成分と結合し、変調出力信号を得る。
メイン・シンセサイザ１５２よりも大きなロック・アップ・タイムを有する補助シンセサイザ１５４を利用することにより、そして補助ＶＣＯ１７０を変調データ信号で変調することにより、メイン・シンセサイザ１５２は十分高速となるので、チャネル・セレクタとして用いることができ、更に高周波数成分に必要なロック・アップ・タイム仕様を満たすことができる。
このように、前述の分析から、メイン・シンセサイザおよび当該メイン・シンセサイザのＶＣＯに供給される基準信号を変調データ信号で変調することによって、本発明は、変調がメイン・シンセサイザの速度に独立することを保証することは明らかである。これが意味するのは、変調データ信号の低周波数成分は失われず、メイン・シンセサイザの速度も低下しないことである。更に、本発明は、変調がメイン・シンセサイザの速度に独立することを保証するので、チャネル選択に対する速度には実質的に全く制限がない。
本発明は、従来技術のシステムの場合のようなミキサまたはその他のノイズが多い構成部品ではなく、電力増幅器を介してアンテナに結合されたメインＶＣＯ１６０，２６０に直接変調データ信号を印加するので、本発明は、低ノイズおよび直接合成プロセスを与える。これが意味するのは、送信路においてフィルタやデュプレクサはもはや不要であり、低コストの電力増幅器の使用が可能となるることである。これは、発明の背景においてそのいくつかを先に記載した既知のデジタル・システムと比較すると、大幅なコスト削減を表す。
本発明による周波数変調器の別の利点は、前述の第１周波数変調器１５０および第２周波数変調器２５０からわかるように、コストが低い構成部品のブロックで実現可能なことである。
更に別の利点は、メイン・シンセサイザが常にロックされていることであり、これは、ＴＤＭＡシステムにおいて全てのスロットが使用可能であり、データ送信の改善または実範囲の改善(real range improvement)を可能にすることを意味する。
本発明は、周波数変調器のメイン・シンセサイザにおける速度の最適化を保証するので、送受信機の受信路ＲＸにも同じメイン・シンセサイザを使用することができる。前述のように、かかる構成により、受信路における余分なシンセサイザの必要性が回避される。
以上、デジタル無線通信機器を参照しながら本発明の説明を行ったが、本発明の原理はアナログ無線通信機器にも適用可能である。
【図１】
0004027429.tif 000011
【図２】
0004027429.tif 000012
【図３】
0004027429.tif 000013
【図４】
0004027429.tif 000014
【図５】
0004027429.tif 000015
【図６】
0004027429.tif 000016
【図７】
0004027429.tif 000017