(57)【特許請求の範囲】
【請求項１】
情報記録媒体上に記録された情報を再生する再生装置において、
前記情報記録媒体から再生した再生信号を一定のクロック周期でサンプリングしてデジタル値に変換するアナログ−デジタル変換手段と、
該アナログ−デジタル変換手段によって変換されたデジタル値をパーシャルレスポンス等化する有限インパルス応答型フィルタ手段と、
該有限インパルス応答型フィルタ手段の出力値を毎クロック時に前の出力値と減算し、その減算結果と変量期待値との比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力する制御を行うステート制御手段を設けたことを特徴とする再生装置。
【請求項２】
請求項１記載の再生装置において、
前記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出手段と、
該手段によって規定に満たない長さのマーク及びスペースを検出したとき、前記変量期待値を更新する変量期待値更新手段を設けたことを特徴とする再生装置。
【請求項３】
請求項１記載の再生装置において、
前記有限インパルス応答型フィルタ手段の出力値と振幅期待値との減算結果を累算した累積値が０に近くなるように前記有限インパルス応答型フィルタ手段の各タップの乗算係数を制御する手段を設けたことを特徴とする再生装置。
【請求項４】
請求項２記載の再生装置において、
前記変量期待値更新手段に、前記有限インパルス応答型フィルタ手段の各タップの乗算係数ａｉと、前記有限インパルス応答型フィルタ手段の出力値と振幅期待値との減算結果を所定の期間累算した累積値Ａと、所定の定数ｋｉとに基づく関係式：ａｉｔ＝ａｉｔ−１＋ｋｉ×Ａ（ｔ：クロックサイクル）にしたがって前記変量期待値を更新する手段を設けたことを特徴とする再生装置。
【請求項５】
請求項３又は４記載の再生装置において、
前記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出手段と、
該手段によって規定に満たない長さのマーク及びスペースを検出したとき、前記有限インパルス応答型フィルタ手段の各タップの乗算係数を前記累算値が０になるように制御する手段を設けたことを特徴とする再生装置。
【請求項６】
情報記録媒体に記録された情報を再生する再生装置において、
アナログ型有限インパルス応答フィルタ手段と、前記アナログ型有限インパルス応答フィルタ手段の出力値を毎クロック時に前の出力値と減算し、その減算結果とアナログ変量期待値とを比較し、その比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力するステート制御手段を設けたことを特徴とする再生装置。
【請求項７】
情報の再生信号を一定のクロック周期でサンプリングしてデジタル値に変換するアナログ−デジタル変換回路と、
該アナログ−デジタル変換回路によって変換されたデジタル値をパーシャルレスポンス等化する有限インパルス応答型フィルタ回路と、
該有限インパルス応答型フィルタ回路の出力値を毎クロック時に前の出力値と減算し、その減算結果と変量期待値との比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力する制御を行うステート制御回路を設けたことを特徴とする再生回路。
【請求項８】
請求項７記載の再生回路において、
前記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出回路と、
該回路によって規定に満たない長さのマーク及びスペースを検出したとき、前記変量期待値を更新する変量期待値更新回路を設けたことを特徴とする再生回路。
【請求項９】
請求項７記載の再生回路において、
前記有限インパルス応答型フィルタ回路の出力値と振幅期待値との減算結果を累算した累積値が０に近くなるように前記有限インパルス応答型フィルタ回路の各タップの乗算係数を制御する回路を設けたことを特徴とする再生回路。
【請求項１０】
請求項８記載の再生回路において、
前記変量期待値更新回路に、前記有限インパルス応答型フィルタ回路の各タップの乗算係数ａｉと、前記有限インパルス応答型フィルタ回路の出力値と振幅期待値との減算結果を所定の期間累算した累積値Ａと、所定の定数ｋｉとに基づく関係式：ａｉｔ＝ａｉｔ−１＋ｋｉ×Ａ（ｔ：クロックサイクル）にしたがって前記変量期待値を更新する回路を設けたことを特徴とする再生回路。
【請求項１１】
請求項９又は１０記載の再生回路において、
前記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出回路と、
該回路によって規定に満たない長さのマーク及びスペースを検出したとき、前記有限インパルス応答型フィルタ回路の各タップの乗算係数を前記累算値が０になるように制御する回路を設けたことを特徴とする再生回路。
【請求項１２】
アナログ型有限インパルス応答フィルタ回路と、該アナログ型有限インパルス応答フィルタ回路の出力値を毎クロック時に前の出力値と減算し、その減算結果とアナログ変量期待値とを比較し、その比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力するステート制御回路を設けたことを特徴とする再生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、情報記録媒体である光ディスク上に光ビームを照射することによって情報の記録と再生を行う光ディスク記録再生装置，光ディスク上の情報の再生のみを行う光ディスク再生専用装置等の再生装置と、再生された情報のアナログ信号をデジタル信号に変換するための再生回路とに関する。
【０００２】
【従来の技術】
光ディスクドライブ等の情報記録再生装置や情報再生装置において使用される光ディスクには、ＲＯＭと呼ばれる再生専用のものと、ＲＡＭもしくはＲＷと呼ばれる書込みができるものとがある。
【０００３】
図９は、書込みができる光ディスクのデータ記録後の状態例を示す図である。
光ディスク上のトラック５０には、書き込みデータが“１”の時は、強いレーザビームの照射によって記録膜が相変化し、低反射領域であるマーク５１が形成される。
また、データの“０”に対応するマーク５１がない領域は反射率が高い領域のスペース５２が形成される。
【０００４】
データ再生時には、弱いレーザビームスポット５３がトラック５０に沿って移動し、反射してくる光の量の多少により、データを読み出す。
マーク５１およびスペース５２の長さは読み出しクロックの周期を“Ｔ”として、３Ｔから１１Ｔまでの９通りの離散的値をとるように符号化されている。
なお、ＲＯＭについては上記説明のマーク５１のところがピットと呼ばれる窪みになっており、書込みが出来ない点以外は同じである。
【０００５】
図１０は、従来のスライス回路を含む光ディスク再生装置の構成例を示すブロック図である。
この光ディスク再生装置では、ピックアップ２内にある半導体レーザから出たレーザ光Ｌは光ディスク１で反射され、ピックアップ２内の４分割受光素子（図示を省略）で電気信号に変換されてＡ〜Ｄの４つの信号が出力される。
【０００６】
この後、Ｉ／Ｖアンプ３を通った後、アナログ演算器４で（Ａ＋Ｂ＋Ｃ＋Ｄ）のアナログ加算が行われ、その加算結果を再生信号ＲＦとして再生回路１１へ出力する。
【０００７】
また、アナログ演算器４からトラック誤差信号（ＴＥ）とフォーカス誤差信号（ＦＥ）を表わす別の２つのアナログ演算結果がサーボ制御回路５に対して出力される。
【０００８】
再生ＲＦ信号は容量ＰによるＡＣカップリング２５でＤＣ成分が除去された後、再生回路１１において、アナログ波形等化器（アナログＥＱ）７で周波数に対してゲイン調整が行われ、その後、スライス回路８で固定した基準電圧（Ｖｒｅｆ）と比較され、２値化される。
この後、ＰＬＬ９で再生信号から同期クロック成分を抽出する。
【０００９】
その抽出された同期クロックの立ち下がりエッジを使ってサンプリング回路１０で２値化された再生信号から２値化データが取り出される。
ここで、スライス回路８としては１個のコンパレータを設け、固定電圧レベルの基準電圧（Ｖｒｅｆ）と比較することによって２値化する処理方法が通常用いられている。
【００１０】
また、再生回路１１から出力される２値化データは、外部の図示を省略した８／１６復調回路及びエラー検出・訂正回路において８／１６復調とエラー検出及びエラー訂正が行われる。
【００１１】
そのエラー検出・訂正回路は、３７，８５６バイトを１ブロックとして、この中に３３，０２４バイトのデータと一緒に４，８３２バイトの冗長符号が光ディスク上に記録されており、再生時に再生したデータと冗長符号を合わせて演算を行うことによってエラーの検出と訂正を行うものである。
【００１２】
図１１は、図１０に示した再生回路の他の構成例を示すブロック図である。
図１０に示した再生回路１１と共通する部分には同一符号を付している。
図１１に示した再生回路では、再生信号ＲＦはアナログＥＱ７においてある程度波形等化された後、Ａ／Ｄ変換器６とスライス回路８に入力される。
【００１３】
スライス回路８で２値化された後、ＰＬＬ９で再生信号から同期クロック成分を抽出する。
一方、Ａ／Ｄ変換器６は、ＰＬＬ９からのクロック信号に基づいて再生信号をサンプリングし、ディジタル値に変換する。
【００１４】
次に、Ａ／Ｄ変換器６の出力はフィルタ回路（ＦＩＲ）１２に入力される。
ＦＩＲ１２は、パーシャルレスポンス（ＰＲ）等化を実行するための有限インパルス応答型フィルタ回路である。
【００１５】
以下、ＰＲ（ａ１，ａ２，ａ３，ａ４）を例にとって説明する。
図１２は、ＰＲ（ａ１，ａ２，ａ３，ａ４）等化を行うＦＩＲ１２の内部構成を示すブロック図である。
【００１６】
同図中の各遅延回路３０ａ〜３０ｄと、乗算回路３１ａ〜３１ｄはそれぞれ同一の回路であり、遅延回路３０ａ〜３０ｄはそれぞれ１Ｔ時間データを遅延させるための回路であり、乗算回路３１ａ〜３１ｄはそれぞれ遅延回路３０ａ〜３０ｄからの出力値と係数ａ１〜ａ４との乗算を行う乗算回路であり、加算回路３２は乗算回路３１ａ〜３１ｄによる４つの乗算結果を加算する加算回路である。
【００１７】
ＦＩＲ１２のフィルタ回路に対応するインパルス応答ｈ（ｔ）は次の数１及び数２で表わされる。
【００１８】
【数１】
ｈ((２ｋ−１)Ｔ／２)＝ａ１,ａ２,ａ３,ａ４    (ｋ＝−１,０,１,２)
【００１９】
【数２】
ｈ((２ｋ−１)Ｔ／２)＝０    （ｋ≠−１,０,１,２）
【００２０】
上記ａ１，ａ２，ａ３，ａ４はこのフィルタ回路の各タップの乗算係数であり、これらの値は所定の周波数帯域の入力信号に対して出力信号の振幅ができるだけ等化されるように選択する。
【００２１】
そして、図１１のデジタル比較器１３は、ＦＩＲ１２の出力値と基準値との比較を行って２値化データを出力する。
【００２２】
さらに、別の従来例として、上記デジタル比較器１３の代わりにビタビ復号回路を設けて２値化を行うものがある。
ビタビ復号回路におけるビタビ復号方式とは、例えば特開平９−１６１４１０号公報に記載されているように、再生信号の振幅期待値とそれに対応する複数の状態を想定し、かつ各状態にそれぞれ固定した２値化データを割り当て、想定した各状態遷移について再生信号振幅値と振幅期待値の差を累算し、その累算値の絶対値のもっとも小さい状態遷移列（パス）を最も確からしいパスとしてデータを再生する方式である。
【００２３】
【発明が解決しようとする課題】
しかしながら、上述のような従来の技術では、ＦＩＲ１２による波形等化を行っても３Ｔ，４Ｔ長さのスペース及びマークの振幅は小さく、例えば、高密度の４ＧＢ以上の書き込みが出来る光ディスクでは、記録時の各種条件の変動、例えばレーザパワー，マーク生成に伴う熱の拡散速度等の変動のため信号振幅が変動し、特に３Ｔ，４Ｔ長さのスペース及びマークの振幅変動が問題になる。
【００２４】
図１３は、３Ｔスペースの場合の振幅変動の一例を示す図であり、図中に黒丸印で３Ｔスペースを示している。
このように、スライスレベルＳＬに対してプラスであるべき振幅がマイナスになっているため、固定したスライスレベルＳＬで２値化すると誤った再生が行われるという問題があった。
この再生信号とスライスレベルＳＬがクロスする点をエッジと呼び、この問題を特にエッジシフトと呼ぶ。
【００２５】
また、ビタビ復号回路を使った再生方式では、再生信号にホワイトノイズが乗っている場合に、誤り率を下げるのには有効であるが、上記のような再生信号振幅自身の振幅変動に対しては効果がないという問題があった。
【００２６】
このように、光ディスク再生装置、例えばＤＶＤ−ＲＷおよびＤＶＤ−ＲＡＭの再生装置において、ピックアップから出力されるアナログ信号から２値化データを再生するときにデータ誤りが発生するという問題があった。
【００２７】
この発明は上記の課題を解決するためになされたものであり、情報をアナログ信号から２値化データに再生するときのデータ誤りを防止することを目的とする。
【００２８】
【課題を解決するための手段】
この発明は上記の目的を達成するため、情報記録媒体上に記録された情報を再生する再生装置において、上記情報記録媒体から再生した再生信号を一定のクロック周期でサンプリングしてデジタル値に変換するアナログ−デジタル変換手段と、そのアナログ−デジタル変換手段によって変換されたデジタル値をパーシャルレスポンス等化する有限インパルス応答型フィルタ手段と、その有限インパルス応答型フィルタ手段の出力値を毎クロック時に前の出力値と減算し、その減算結果と変量期待値との比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力する制御を行うステート制御手段を設けたものである。
【００２９】
【００３０】
また、上記のような再生装置において、上記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出手段と、その手段によって規定に満たない長さのマーク及びスペースを検出したとき、上記変量期待値を更新する変量期待値更新手段を設けるとよい。
【００３１】
さらに、上記のような再生装置において、上記有限インパルス応答型フィルタ手段の出力値と振幅期待値との減算結果を累算した累積値が０に近くなるように上記有限インパルス応答型フィルタ手段の各タップの乗算係数を制御する手段を設けるとよい。
【００３２】
また、上記のような再生装置において、上記変量期待値更新手段に、上記有限インパルス応答型フィルタ手段の各タップの乗算係数ａｉと、上記有限インパルス応答型フィルタ手段の出力値と振幅期待値との減算結果を所定の期間累算した累積値Ａと、所定の定数ｋｉとに基づく関係式：ａｉｔ＝ａｉｔ−１＋ｋｉ×Ａ（ｔ：クロックサイクル）にしたがって上記変量期待値を更新する手段を設けるとよい。
【００３３】
さらに、上記のような再生装置において、上記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出手段と、その手段によって規定に満たない長さのマーク及びスペースを検出したとき、上記有限インパルス応答型フィルタ手段の各タップの乗算係数を上記累算値が０になるように制御する手段を設けるとよい。
【００３４】
また、情報記録媒体に記録された情報を再生する再生装置において、アナログ型有限インパルス応答フィルタ手段と、上記アナログ型有限インパルス応答フィルタ手段の出力値を毎クロック時に前の出力値と減算し、その減算結果とアナログ変量期待値とを比較し、その比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力するステート制御手段を設けるとよい。
【００３５】
【００３６】
さらに、情報の再生信号を一定のクロック周期でサンプリングしてデジタル値に変換するアナログ−デジタル変換回路と、そのアナログ−デジタル変換回路によって変換されたデジタル値をパーシャルレスポンス等化する有限インパルス応答型フィルタ回路と、その有限インパルス応答型フィルタ回路の出力値を毎クロック時に前の出力値と減算し、その減算結果と変量期待値との比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力する制御を行うステート制御回路を備えた再生回路を提供する。
【００３７】
【００３８】
また、上記のような再生回路において、上記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出回路と、その回路によって規定に満たない長さのマーク及びスペースを検出したとき、上記変量期待値を更新する変量期待値更新回路を設けるとよい。
【００３９】
さらに、上記のような再生回路において、上記有限インパルス応答型フィルタ回路の出力値と振幅期待値との減算結果を累算した累積値が０に近くなるように上記有限インパルス応答型フィルタ回路の各タップの乗算係数を制御する回路を設けるとよい。
【００４０】
また、上記のような再生回路において、上記変量期待値更新回路に、上記有限インパルス応答型フィルタ回路の各タップの乗算係数ａｉと、上記有限インパルス応答型フィルタ回路の出力値と振幅期待値との減算結果を所定の期間累算した累積値Ａと、所定の定数ｋｉとに基づく関係式：ａｉｔ＝ａｉｔ−１＋ｋｉ×Ａ（ｔ：クロックサイクル）にしたがって上記変量期待値を更新する回路を設けるとよい。
【００４１】
さらに、上記のような再生回路において、上記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出回路と、その回路によって規定に満たない長さのマーク及びスペースを検出したとき、上記有限インパルス応答型フィルタ回路の各タップの乗算係数を上記累算値が０になるように制御する回路を設けるとよい。
【００４２】
また、アナログ型有限インパルス応答フィルタ回路と、そのアナログ型有限インパルス応答フィルタ回路の出力値を毎クロック時に前の出力値と減算し、その減算結果とアナログ変量期待値とを比較し、その比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力するステート制御回路を備えた再生回路にするとよい。
【００４３】
【００４４】
この発明の請求項１の再生装置は、光ディスク等の情報記録媒体上に記録された情報を再生するための再生装置であって、再生信号を一定のクロック周期でサンプリングしてデジタル値に変換するアナログ−デジタル変換手段と上記デジタル値を入力とする有限インパルス応答型フィルタ手段を備え、上記有限インパルス応答型フィルタ手段が出力値を毎クロック時に前の出力値との減算を行い、その結果と変量期待値との比較結果に基づいて制御される複数のステート間の遷移を行うステート制御手段を備え、そのステート制御手段が各ステート毎に確定した２値化データを出力するので、再生信号のエッジシフトを効果的に防止し、正確なデータ再生を行うことができる。
【００４５】
【００４６】
この発明の請求項２の再生装置は、上記２値化データの中に規定に満たない長さのマーク及びスペースを検出するための検出手段を備え、上記検出手段が一つまたは複数連続してエラーを検出した時に、上記変量期待値を更新することによって正確なデータ再生を行える。
【００４７】
この発明の請求項３の再生装置は、上記有限インパルス応答型フィルタ手段の各タップの乗算係数を、上記有限インパルス応答型フィルタ手段の出力値と振幅期待値との減算結果を累算した値が０に近くなるように制御することによって正確なデータ再生を行える。
【００４８】
この発明の請求項４の再生装置は、上記有限インパルス応答型フィルタ回路の出力値と振幅期待値との減算結果を所定の期間累算した値をＡ、所定の定数をｋｉとして、関係式：ａｉｔ＝ａｉｔ−１＋ｋｉ×Ａにしたがって、上記有限インパルス応答型フィルタ回路の各タップの乗算係数ａｉを更新する制御を行うことによって正確なデータ再生を行える。
【００４９】
この発明の請求項５の再生装置は、上記２値化データの中に規定に満たない長さのマーク及びスペースを検出するための検出手段を備え、上記検出手段が一つまたは複数連続してエラーを検出した時に、上記有限インパルス応答型フィルタ手段の各タップの乗算係数を上記累算結果が０になるように制御することによって正確なデータ再生を行える。
【００５０】
この発明の請求項６の再生装置は、光ディスク等の情報記録媒体上に記録された情報を再生するための再生装置であって、アナログ型有限インパルス応答フィルタ手段を備え、上記アナログ型有限インパルス応答フィルタ手段の出力値を毎クロック時に前の出力値との減算を行い、その減算結果とアナログ変量期待値との比較を行い、その比較結果に基づいて制御される複数のステート間の遷移を行うステート制御手段を備え、上記ステート制御手段が各ステート毎に確定した２値化データを出力することによって正確なデータ再生を行える。
【００５１】
【００５２】
さらに、この発明の請求項７〜１２の再生回路は、それぞれ上記請求項１〜６の各手段を具体的な回路で構成したものであり、情報の再生信号を２値化データに変換する際にそれぞれ上述した作用効果を得ることができる。
【００５３】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて具体的に説明する。
図１は、この発明の再生装置及び再生回路の一実施形態である再生回路の構成を示すブロック図である。
【００５４】
図２は、パーシャルレスポンス等化後の再生信号と振幅期待値との関係を示す波形図である。
図３は、図１に示した再生回路の動作の説明に供する状態遷移図である。
【００５５】
図１に示した再生回路では、ＦＩＲ１２でパーシャルレスポンス等化された後の再生信号に対して振幅期待値を想定する。
アナログＥＱ７において再生信号ＲＦをある程度波形等化した後、Ａ／Ｄ変換器６とスライス回路８へ出力する。
スライス回路８は、アナログＥＱ７からの出力値を２値化した後にＰＬＬ９へ出力し、ＰＬＬ９はスライス回路８から出力された再生信号から同期クロック成分を抽出する。
【００５６】
一方、Ａ／Ｄ変換器６は、ＰＬＬ９からのクロック信号に基づいて再生信号をサンプリングし、ディジタル値に変換する。
ＦＩＲ１２は、有限インパルス応答型フィルタ回路であり、Ａ／Ｄ変換器６からのディジタル値にパーシャルレスポンス（ＰＲ）等化を実行する。
そして、２値化回路１４がＦＩＲ１２からの出力値にこの発明に係わる制御を加えて２値化データを出力する。
【００５７】
すなわち、上記Ａ／Ｄ変換器６が上記情報記録媒体から再生した再生信号を一定のクロック周期でサンプリングしてデジタル値に変換するアナログ−デジタル変換手段（アナログ−デジタル変換回路）の機能を果たす。
【００５８】
上記ＦＩＲ１２が、上記アナログ−デジタル変換手段（アナログ−デジタル変換回路）によって変換されたデジタル値をパーシャルレスポンス等化する有限インパルス応答型フィルタ手段（有限インパルス応答型フィルタ回路）の機能を果たす。
【００５９】
上記２値化回路１４が、上記有限インパルス応答型フィルタ手段（有限インパルス応答型フィルタ回路）の出力値を毎クロック時に前の出力値と減算し、その減算結果と変量期待値との比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力する制御を行うステート制御手段（ステート制御回路）の機能を果たす。
【００６０】
【００６１】
次に、図２と図３に基づいてこの再生回路の動作について説明する。
図２に示すように、数字（０，３，７，１０）は振幅期待値Ｅｔであり、数字５は従来のスライスレベルに対応するレベルを示している。
図３に示すように、振幅期待値Ｅｔに対応する８つの状態Ｓ０，Ｓ１，Ｓ１ｈ，Ｓ２，Ｓ３，Ｓ４，Ｓ４ｈ，Ｓ５を想定する。
【００６２】
また、ＦＩＲ１２の出力を再生信号振幅値Ｙｔとし、２値化回路１４は、各クロック毎に１Ｔ前の値との減算結果（Ｙｔ−Ｙｔ−１）を各状態間の遷移時に期待される変量期待値と比較を行って状態間の遷移を決定する。
８つの状態は２値化出力ｂｔとして、それぞれ確定した値を出力する。
【００６３】
図３において、各状態を示す記号Ｓｎの横の（Ｅ，ｂ）のＥは対応する振幅期待値を、ｂは２値化データをそれぞれ表わす。
また、状態Ｓ１，Ｓ１ｈ，Ｓ２は信号波形の立ち上がりに対応し、Ｓ４，Ｓ４ｈ，Ｓ５は信号波形の立ち下がりに対応する。
【００６４】
さらに、Ｓ１ｈとＳ４ｈはそれぞれＳ０からＳ１の遷移の前またはＳ３からＳ４の遷移の前においてノイズがあり、それぞれＳ１，Ｓ４に遷移した場合でも正しく２値化を行うためのものである。
【００６５】
図２において、ｂｔとＳｔはそれぞれ２値化データと状態番号を表わす。
このように、３Ｔスペースの場合であっても、正確に２値化を実行することが出来る。
したがって、固定スライスレベルに比べて、再生時のデータ誤り率を低減することができる。
【００６６】
次に、この発明の他の実施形態の再生回路を説明する。
図４は、この発明の他の実施形態の再生回路の構成を示すブロック図である。
この再生回路では、図１に示した各部に対して新たにエラー検出回路１６，カウンタ１７，及びＲＯＭ１８を設けており、２値化回路１５の動作が上記２値化回路１４とは異なる。
【００６７】
エラー検出回路１６は、２値化データに１Ｔまたは２Ｔの長さのマークまたはスペースが含まれていないかを検出するための回路であり、１Ｔまたは２Ｔのスペースまたはマークを検出した場合は、エラー信号をアクティブにすると共にスペースかマークかによってＤｉｒ信号の“１”と“０”を制御する。
【００６８】
カウンタ１７は、エラーの数とＤｉｒ信号の“１”の数をカウントするためのカウンタである。
ＲＯＭ１８は、カウンタ１７のエラーカウント出力が所定の値を越えた時、Ｄｉｒカウント出力をアドレス入力として、１組の変量期待値を２値化回路１５へ出力する。
例えば、Ｄｉｒカウント出力が４ビットであれば、ＲＯＭ１８に記録されている変量期待値の組の数は１６である。
【００６９】
すなわち、上記エラー検出回路１６が上記２値化データの中から規定に満たない長さのマーク及びスペースを検出する検出手段（検出回路）の機能を果たす。
また、上記カウンタ１７及びＲＯＭ１８が、上記検出手段（検出回路）によって規定に満たない長さのマーク及びスペースを検出したとき、上記変量期待値を更新する変量期待値更新手段（変量期待値更新回路）の機能を果たす。
【００７０】
この再生回路は、エラー検出回路１６でエラーを検出し、カウンタ１７におけるエラーカウントが所定の値を越えた時、ＲＯＭ１８に格納された値によって２値化回路１５の変量期待値を更新することにより、さらに誤り率を低減することができる。
なお、ここでＲＯＭ１８の代わりにＲＡＭを使って外部から変量期待値を書き換えるようにしてもよい。
【００７１】
次に、この発明のさらに他の実施形態の再生回路を説明する。
図５は、この発明のさらに他の実施形態の再生回路の構成を示すブロック図である。
この再生回路の構成は、図１に示した再生回路とほぼ同じであるが、２値化回路２０の機能と動作が上記２値化回路１４とは異なる。
【００７２】
すなわち、上記２値化回路２０が、上記有限インパルス応答型フィルタ回路の出力値と振幅期待値との減算結果を累算した累積値が０に近くなるように上記有限インパルス応答型フィルタ回路の各タップの乗算係数を制御する手段（回路）の機能も果たす。
【００７３】
また、上記有限インパルス応答型フィルタ回路の各タップの乗算係数ａｉと、上記有限インパルス応答型フィルタ回路の出力値と振幅期待値との減算結果を所定の期間累算した累積値Ａと、所定の定数ｋｉとに基づく関係式：ａｉｔ＝ａｉｔ−１＋ｋｉ×Ａ（ｔ：クロックサイクル）にしたがって乗算係数ａｉを更新する手段（回路）の機能も果たす。
【００７４】
この再生回路では、図２に示した再生信号振幅値Ｙｔと振幅期待値の減算結果を累算し、ある期間の累算値が“０”に近くなるように乗算係数を制御する。
具体的には、次の数３に従って、例えば数十Ｔ間の累算値Ａに所定の係数ｋｉを掛けたものを各係数に加算し更新することによって０に近くなるように制御する。
【００７５】
【数３】
0003983450.tif 000002
【００７６】
このようにして、パーシャルレスポンス等化を最適化するので、状態遷移を使った２値化をより正確に実行することができる。
【００７７】
なお、この実施形態の再生回路では、有限インパルス応答型フィルタ回路として４タップの場合を説明したが、３タップまたは５タップ以上の有限インパルス応答型フィルタ回路であっても同様に適用することができる。
【００７８】
次に、この発明のさらに他の実施形態の再生回路を説明する。
図６は、この発明のさらに他の実施形態の再生回路の構成を示すブロック図である。
この再生回路の構成は、図４に示した再生回路とほぼ同じであるが、２値化回路２１の動作が上記２値化回路１５と異なる。
【００７９】
すなわち、上記２値化回路２１が、上記検出手段（検出回路）によって規定に満たない長さのマーク及びスペースを検出したとき、上記有限インパルス応答型フィルタ回路の各タップの乗算係数を上記累算値が０になるように制御する手段（回路）の機能を果たす。
【００８０】
この再生回路は、エラー検出回路１６でエラーを検出し、カウンタ１７におけるエラーカウントが所定の値を越えた時、再生信号振幅値Ｙｔと振幅期待値の減算結果の累算値が０でない場合に、乗算係数を更新することにより、さらに誤り率を低減することができる。
【００８１】
したがって、この再生回路によれば、データエラーがない場合、誤って乗算係数を更新することがなく、より精度の高い再生が可能になる。
【００８２】
次に、この発明のさらに他の実施形態の再生回路を説明する。
図７は、この発明のさらに他の実施形態の再生回路の構成を示すブロック図で
この再生回路は、上述したアナログＥＱ７，スライス回路８及びＰＬＬ９と、上述とは異なる動作を行うＦＩＲ２２及び２値化回路２３とからなる。
【００８３】
すなわち、この再生回路が、アナログ型有限インパルス応答フィルタ回路と、そのアナログ型有限インパルス応答フィルタ回路の出力値を毎クロック時に前の出力値と減算し、その減算結果とアナログ変量期待値とを比較し、その比較結果に基づいて制御する複数のステート間の遷移を行うと共に、各ステート毎に確定した２値化データを出力するステート制御回路の機能を果たす。
【００８４】
【００８５】
図８は、ＰＲ（ａ１，ａ２，ａ３，ａ４）等化を行うＦＩＲ２２の内部構成を示すブロック図である。
同図中の各遅延回路４０ａ〜４０ｄと、乗算回路４１ａ〜４１ｄはそれぞれ同一の回路であり、遅延回路４０ａ〜４０ｄはそれぞれ１Ｔ時間アナログ値を遅延させるための回路であり、アナログ乗算回路４１ａ〜４１ｄはそれぞれ遅延回路４０ａ〜４０ｄからの出力値と係数ａ１〜ａ４との乗算を行うアナログ乗算回路であり、アナログ加算回路４２はアナログ乗算回路４１ａ〜４１ｄによる４つの乗算結果を加算するアナログ加算回路である。
【００８６】
この再生回路は、上述の再生回路の処理とは、再生信号振幅値Ｙｔと振幅期待値がアナログ値であることが異なるが、８つの状態を想定し、各クロック毎に１Ｔ前の値との減算結果（Ｙｔ−Ｙｔ−１）を各状態間の遷移時に期待される変量期待値と比較を行い、状態間の遷移を決定することは同じであり、それ以降は上述と同様の動作を行う。
【００８７】
したがって、上述した再生回路と同様の効果があるが、Ａ／Ｄ変換器を使用しないので、ＬＳＩ化した時にチップを小さくすることができ、低消費電流で駆動させることができる。
【００８８】
このようにして、この実施形態の再生回路では、パーシャルレスポンス等化された再生信号に対する振幅期待値Ｅｔに対応する複数の状態を想定し、かつ各状態にそれぞれ固定した２値化データを割り当て、再生信号振幅値Ｙｔと１Ｔ前の値との減算結果（Ｙｔ−Ｙｔ−１）を各状態間の遷移時に期待される変量期待値と比較を行って状態間の遷移を決定するので、正確なデータ再生を行うことができる。
【００８９】
また、再生信号振幅値Ｙｔと振幅期待値との減算結果を所定の期間累算した累算結果が０に近くなるようにパーシャルレスポンス等化回路の乗算係数を制御することを合わせて実行するようにすれば、さらに正確なデータ再生が可能になる。
【００９０】
【発明の効果】
以上説明してきたように、この発明の再生装置と再生回路によれば、情報をアナログ信号から２値化データに再生するときのデータ誤りを防止することができる。
【図面の簡単な説明】
【図１】  この発明の再生装置及び再生回路の一実施形態である再生回路の構成を示すブロック図である。
【図２】  パーシャルレスポンス等化後の再生信号と振幅期待値との関係を示す波形図である。
【図３】  図１に示した再生回路の動作の説明に供する状態遷移図である。
【図４】  この発明の他の実施形態の再生回路の構成を示すブロック図である。
【図５】  この発明のまた他の実施形態の再生回路の構成を示すブロック図である。
【図６】  この発明のさらに他の実施形態の再生回路の構成を示すブロック図である。
【図７】  この発明のさらにまた他の実施形態の再生回路の構成を示すブロック図である。
【図８】  図７に示したアナログ有限インパルス応答型フィルタ回路であるＦＩＲ２２の内部構成を示すブロック図である。
【図９】  データの書込みができる光ディスクのデータ記録後の状態例を示す図である。
【図１０】  従来のスライス回路を含む光ディスク再生装置の構成例を示すブロック図である。
【図１１】  図１０に示した従来の再生回路の他の構成例を示すブロック図である。
【図１２】  図１１に示した有限インパルス応答型フィルタ回路であるＦＩＲ１２の内部構成を示すブロック図である。
【図１３】  パーシャルレスポンス等化後のサンプリングされた再生信号を示す波形図である。
【符号の説明】
１：光ディスク    ２：ピックアップ
３：Ｉ／Ｖアンプ  ４：アナログ演算器
５：サーボ制御部  ６：Ａ／Ｄ変換器
７：アナログＥＱ  ８：スライス回路
９：ＰＬＬ        １０：サンプリング回路
１１：再生回路    １２，１９，２２：ＦＩＲ
１３：デジタル比較器
１４，１５，２０，２１，２３：２値化回路
１６：エラー検出回路  １７：カウンタ
１８：ＲＯＭ
３０ａ〜３０ｄ，４０ａ〜４０ｄ：遅延回路
３１ａ〜３１ｄ：乗算回路  ３２：加算回路
４１ａ〜４１ｄ：アナログ乗算回路
４２：アナログ加算回路
【図１】
0003983450.tif 000003
【図２】
0003983450.tif 000004
【図３】
0003983450.tif 000005
【図４】
0003983450.tif 000006
【図５】
0003983450.tif 000007
【図６】
0003983450.tif 000008
【図７】
0003983450.tif 000009
【図８】
0003983450.tif 000010
【図９】
0003983450.tif 000011
【図１０】
0003983450.tif 000012
【図１１】
0003983450.tif 000013
【図１２】
0003983450.tif 000014
【図１３】
0003983450.tif 000015