(57)【特許請求の範囲】
【請求項１】
一方の面にマトリックス状に形成された複数のバンプ電極と該バンプ電極と電気的に接続された複数のパワートランジスタと、を備えた半導体装置において、
前記複数のパワートランジスタは、隣合う前記パワートランジスタとの間に配置された前記バンプ電極の数が等しくなるように等間隔で均等に配置されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記半導体装置はＣＳＰ構造であることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一方の面に形成された複数のバンプ電極とバンプ電極と電気的に接続された複数の発熱素子とを備えた半導体装置に関するものである。
【０００２】
【従来技術】
この種の半導体装置として、チップとパッケージのサイズがほぼ等しくなるＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）構造の半導体装置が知られている。このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用した場合を図５及び図６に示す。
【０００３】
図５及び図６に示されるように、半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱う複数のソースパッド２ａ及びドレインパッド２ｂを有しており、これらソースパッド２ａ及びドレインパッド２ｂの上面側には各ソースパッド２ａ及びドレインパッド２ｂの中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【０００４】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、各ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するようにポリイミド系樹脂よりなる絶縁膜４が形成されている。
【０００５】
また、絶縁膜４上には、各ソースパッド２ａ及びドレインパッド２ｂと後述する電極６とを電気的に接続する再配線５が各々形成され、各再配線５上の所定箇所には複数の電極６が設定されている。そして、半導体基板１の表面全体には、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等からなる封止膜７が電極６を覆うように形成されている。
【０００６】
さらに、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【０００７】
【発明が解決しようとする課題】
ここで、半導体基板１の表面に、パワートランジスタなどの発熱素子（領域８で示す）を複数形成する場合を検討する。この発熱素子８は、ソースパッド２ａ及びドレインパッド２ｂ、再配線５及び電極６を介して、バンプ電極６ａと電気的に接続され、外部と接続されることとなる。
【０００８】
しかしながら、従来において、図６に示されるように、発熱素子８のレイアウトについては何ら考慮されておらず、発熱素子８が半導体基板１に集中して配置されることが想定される。
【０００９】
この場合、半導体基板１における発熱素子８が集中して配置された領域においては、発熱素子８から発生する熱が集中して放熱性が悪くなり、熱により発熱素子８の特性が変動してしまうという問題がある。
【００１０】
そこで、本発明の目的は、上記問題点に鑑み、一方の面に形成された複数のバンプ電極とバンプ電極と電気的に接続された複数の発熱素子とを備えた半導体装置において、発熱素子の放熱性を向上した発熱素子のレイアウトを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載の半導体装置は、一方の面にマトリックス状に形成された複数のバンプ電極と該バンプ電極と電気的に接続された複数のパワートランジスタと、を備えた半導体装置において、複数のパワートランジスタは、隣合うパワートランジスタとの間に配置されたバンプ電極の数が等しくなるように等間隔で均等に配置されていることを特徴としている。
【００１２】
請求項１に記載の発明によれば、複数のパワートランジスタは、隣合うパワートランジスタとの間に配置されたバンプ電極の数が等しくなるように等間隔で均等に配置しているため、パワートランジスタから発生する熱が集中することを抑制することができる。
【００１３】
その結果、半導体装置の放熱性を向上させることができるため、発熱素子の特性変動を抑制することができる。
【００１７】
【発明の実施の形態】
以下、本発明の半導体装置をＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）構造の半導体装置に適用した一実施形態を、図面に従って説明する。尚、本実施形態では、このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用している。
【００１８】
図１には、本発明の一実施形態における半導体装置２０の断面構造を示す。また、図２には図１におけるＡ矢視図を示し、図３には半導体装置２０の製造方法を示す。尚、図２では樹脂膜７を省略して図示している。
【００１９】
まず、本実施形態の半導体装置２０は、図１及び図２に示されるように、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱う複数のソースパッド２ａ及びドレインパッド２ｂを有しており、これらソースパッド２ａ及びドレインパッド２ｂの上面側には各ソースパッド２ａ及びドレインパッド２ｂの中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【００２０】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、各ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４が形成されている。
【００２１】
また、絶縁膜４上には、各ソースパッド２ａ及びドレインパッド２ｂと後述する電極６とを電気的に接続する再配線５が各々形成され、各再配線５上の所定箇所には複数の電極６が設定されている。そして、半導体基板１の表面全体には、例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂等からなる封止膜７が電極６を覆うように形成されている。
【００２２】
また、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【００２３】
さらに、半導体基板１の表面には、パワートランジスタなどの発熱素子（領域８で示す）が複数形成されており、この発熱素子８は、ソースパッド２ａ及びドレインパッド２ｂ、再配線５及び電極６を介してバンプ電極６ａと電気的に接続され、外部と接続されることとなる。
【００２４】
ここで、図３を参照して、本実施形態の半導体装置２０の製造工程について説明する。
【００２５】
まず、図３（ａ）に示されるように、半導体基板１の表面にパワートランジスタ等の発熱素子８を複数形成する。次に、半導体基板１の表面側にアルミ電極等からなる複数のソースパッド２ａ及びドレインパッド２ｂを設けて、これらソースパッド２ａ及びドレインパッド２ｂの上面側に、それぞれ各ソースパッド２ａ及びドレインパッド２ｂの中央部が露出するように、酸化シリコンあるいは窒化シリコン等からなる絶縁膜をパッシベーション膜３として形成する。次に、このパッシベーション膜３の上面側に、各ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４を形成する。尚、この絶縁膜４は、例えば半導体装置１の表面側全面にポリイミド系樹脂を塗布硬化させた後に、所定のレジストパターンを用いて絶縁パターニングを施すことで形成される。
【００２６】
続いて、レジスト剥離後、図３（ｂ）に示されるように、絶縁膜４に形成された開口部を介して露出されるソースパッド２ａ及びドレインパッド２ｂ上に、銅あるいはアルミ等からなる再配線５を形成する。この再配線５は、導体層用のフォトレジストを塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。
【００２７】
続いて、図３（ｃ）に示されるように、各再配線５上の所定箇所に、良好な導電特性を備える銅あるいははんだ等からなる電極６を設ける。この電極６は、電極形成用のフォトレジストを塗布硬化させた後、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
【００２８】
続いて、図３（ｄ）に示されるように、半導体基板１の表面全体に、例えばエポキシ樹脂を塗布した後に硬化させて、電極６を覆うように封止膜７を形成する。
【００２９】
続いて、図３（ｅ）に示されるように、封止膜７の上端面を切削研磨して電極６の端面を露出させ、この露出した領域にはんだ等などからなるバンプ電極６ａを形成することによって、図１に示すような半導体装置２０が完成する。
【００３０】
ところで、上述のように、半導体基板１の表面にパワートランジスタなどの発熱素子８が複数形成される場合、従来では、この発熱素子８のレイアウトについては何ら考慮されておらず、発熱素子８が半導体基板１に集中して配置されることが想定される。
【００３１】
この場合、半導体基板１における発熱素子８が集中して配置された領域においては、発熱素子８から発生する熱が集中して放熱性が悪くなり、熱により発熱素子８の特性が変動してしまうという問題があった。
【００３２】
そこで、本実施形態では、図２に示されるように、半導体基板１に形成された発熱素子８は等間隔で均等に配置されていることを特徴としている。具体的には、バンプ電極６ａはマトリックス状に配置されるとともに、発熱素子８はそれと隣合う発熱素子８との間に配置されたバンプ電極６ａの数が等しくなるように配置されている。尚、本実施形態では、発熱素子８とそれと隣合う発熱素子８との間に配置されたバンプ電極６ａの数が３つになるように発熱素子８を配置している。
【００３３】
それによって、半導体基板１に形成された発熱素子８から発生する熱は分散されるため、半導体基板１における熱の集中を抑制することができる。その結果、半導体基板１の放熱性を向上させることができるため、集中した熱による発熱素子８の特性変動を抑制することができる。
【００３４】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００３５】
例えば、上記実施形態では、発熱素子８を半導体基板１の四隅に設けたが、これに限られるものではなく、例えば図４（ａ）に示されるように、発熱素子８は等間隔で均等に設けられていればよい。
【００３６】
また、上記実施形態では、正方形形状の発熱素子８を４箇所に設けた例について説明したが、これに限られるものではなく、例えば図４（ｂ）に示されるような長方形形状の発熱素子８を５箇所に設けた例でもよく、発熱素子８の形状及び数は上記実施形態に限定されるものではない。
【００３７】
また、上記実施形態では、パッシベーション膜３の上面側に各ソースパッド２ａ及びドレインパッド２ｂの中央部分が開口するように絶縁膜４を形成したが、この絶縁膜４は必ず必要なものではなく、絶縁膜４をパッシベーション膜３で代用させるようにしてもよい。この場合、再配線５や封止膜７はパッシベーション膜３上に形成されることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面構造を示す図である。
【図２】図１におけるＡ矢視図である。
【図３】（ａ）から（ｅ）は、本実施形態の半導体装置の製造方法を示す図である。
【図４】（ａ）と（ｂ）は、その他の実施形態を示す図である。
【図５】従来技術の半導体装置の断面構造を示す図である。
【図６】図５におけるＢ矢視図である。
【符号の説明】
１…半導体基板、
２ａ…ソースパッド、
２ｂ…ドレインパッド、
３…パッシベーション膜、
４…絶縁膜、
５…再配線、
６…電極、
６ａ…バンプ電極、
７…封止膜、
８…発熱素子、
２０…半導体装置。
【図１】
0003894042.tif 000002
【図２】
0003894042.tif 000003
【図３】
0003894042.tif 000004
【図４】
0003894042.tif 000005
【図５】
0003894042.tif 000006
【図６】
0003894042.tif 000007