(57)【特許請求の範囲】
【請求項１】
一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、
前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、
前記発光電流制御用ＦＥＴのゲート酸化膜の膜厚が前記データ書き込み用ＦＥＴのゲート酸化膜の膜厚よりも厚く、
前記発光電流制御用ＦＥＴのＳ値は前記データ書き込み用ＦＥＴのＳ値よりも大きいことを特徴とする画像表示装置。
【請求項２】
一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、
前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、
前記データ書き込み用ＦＥＴは、上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも膜厚が厚い下部ゲート酸化膜を有するデータ書き込み用ＴＦＴであり、
前記発光電流制御用ＦＥＴは、下部ゲート電極、活性層および前記データ書き込み用ＴＦＴの上部ゲート酸化膜よりも膜厚の厚い下部ゲート酸化膜を有する発光電流制御用ＴＦＴであり、
前記データ書き込み用ＴＦＴの下部ゲート電極は該データ書き込み用ＴＦＴの上部ゲート電極に接続され、
前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする画像表示装置。
【請求項３】
一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、
前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、
前記データ書き込み用ＦＥＴおよび前記発光電流制御用ＦＥＴは、それぞれ上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも膜厚が厚い下部ゲート酸化膜を有するデータ書き込み用ＴＦＴおよび発光電流制御用ＴＦＴであり、
前記データ書き込み用ＴＦＴの下部ゲート電極は該データ書き込み用ＴＦＴの上部ゲート電極に接続され、
前記発光電流制御用ＴＦＴの上部ゲート電極は該発光電流制御用ＴＦＴのソースに接続され、
前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする画像表示装置。
【請求項４】
一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、
前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、
前記データ書き込み用ＦＥＴは、上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも膜厚が薄い下部ゲート酸化膜を有するデータ書き込み用ＴＦＴであり、
前記発光電流制御用ＦＥＴは、上部ゲート電極、活性層および前記データ書き込み用ＦＥＴの下部ゲート酸化膜よりも膜厚の厚い上部ゲート酸化膜を有する発光電流制御用ＴＦＴであり、
前記データ書き込み用ＴＦＴの下部ゲート電極は該データ書き込み用ＴＦＴの上部ゲート電極に接続され、
前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする画像表示装置。
【請求項５】
一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、
前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、
前記データ書き込み用ＦＥＴおよび前記発光電流制御用ＦＥＴは、それぞれ上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも膜厚が薄い下部ゲート酸化膜を有するデータ書き込み用ＴＦＴおよび発光電流制御用ＴＦＴであり、
前記データ書き込み用ＴＦＴの下部ゲート電極は該データ書き込み用ＴＦＴの上部ゲート電極に接続され、
前記発光電流制御用ＴＦＴの下部ゲート電極は該発光電流制御用ＴＦＴのソースに接続され、
前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする画像表示装置。
【請求項６】
一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、
前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、
前記発光電流制御用ＦＥＴのゲート酸化膜の誘電率が前記データ書き込み用ＦＥＴのゲート酸化膜の誘電率よりも小さく、
前記発光電流制御用ＦＥＴのＳ値は前記データ書き込み用ＦＥＴのＳ値よりも大きいことを特徴とする画像表示装置。
【請求項７】
一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、
前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、
前記データ書き込み用ＦＥＴおよび前記発光電流制御用ＴＦＴは、それぞれ上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも誘電率が大きい下部ゲート酸化膜を有するデータ書き込み用ＴＦＴおよび発光電流制御用ＴＦＴであり、
前記データ書き込み用ＴＦＴの上部ゲート電極が定電位に固定され、
前記発光電流制御用ＴＦＴの下部ゲート電極は前記発光電流制御用ＦＥＴのソースに電気的に接続され、
前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする画像表示装置。
【請求項８】
一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、
前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、
前記データ書き込み用ＦＥＴおよび前記発光電流制御用ＦＥＴは、それぞれ上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも誘電率が小さい下部ゲート酸化膜を有するデータ書き込み用ＴＦＴおよび発光電流制御用ＴＦＴであり、
前記データ書き込み用ＴＦＴの下部ゲート電極が定電位に固定され、
前記発光電流制御用ＴＦＴの上部ゲート電極は前記発光電流制御用ＦＥＴのソースに電気的に接続され、
前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像表示装置に係り、特に有機エレクトロルミネセンス（ＥＬ）ディスプレイ装置に好適な、高画質の画像表示装置に関する。
【０００２】
【従来の技術】
近年において、有機ＥＬ素子を用いたディスプレイ装置が開発されている。有機ＥＬ素子を多数使用した有機ＥＬディスプレイをアクティブマトリックス回路により駆動する場合、各ＥＬのピクセル（画素）には、このピクセルに対して供給する電流を制御するための薄膜トランジスタ（ＴＦＴ）の如きＦＥＴ（電界効果トランジスタ）が一組ずつ接続される。
【０００３】
従来のアクティブマトリックス型の有機ＥＬディスプレイ装置の回路図の一例を図９に示す。この有機ＥＬディスプレイ装置は、Ｘ方向信号線３０１−１、３０１−２・・・、Ｙ方向信号線３０２−１、３０２−２・・・、電源Ｖｄｄ線３０３−１、３０３−２・・・、スイッチ用ＦＥＴトランジスタ３０４−１、３０４−２・・・、電流制御用ＦＥＴトランジスタ３０５−１、３０５−２・・・、有機ＥＬ素子３０６−１、３０６−２・・・、キャパシタ３０７−１、３０７−２・・・、Ｘ方向周辺駆動回路３０８、Ｙ方向周辺駆動回路３０９等により構成される。
【０００４】
Ｘ方向信号線３０１、Ｙ方向信号線３０２により画素が特定され、その画素においてスイッチ用ＦＥＴトランジスタ３０４がオンにされてその信号保持用キャパシタ３０７に画像データが保持される。これにより電流制御用ＦＥＴトランジスタ３０５がオンにされ、電源線３０３より有機ＥＬ素子３０６に画像データに応じた電流が流れ、これが発光される。
【０００５】
例えばＸ方向信号線３０１−１に画像データに応じた信号が出力され、Ｙ方向信号線３０２−１にＹ方向走査信号が出力されると、これにより特定された画素のスイッチ用ＦＥＴトランジスタ３０４−１がオンになり、画像データに応じた信号により電流制御用ＦＥＴトランジスタ３０５−１が導通されて有機ＥＬ素子３０６−１に、この画像データに応じた発光電流が流れ、発光制御される。
【０００６】
このような、一画素毎に薄膜型のＥＬ素子と、前記ＥＬ素子の発光制御用の電流制御用ＦＥＴトランジスタと、前記電流制御用ＦＥＴトランジスタのゲート電極に接続された信号保持用のキャパシタと、前記キャパシタへのデータ書込み用のスイッチ用の薄膜トランジスタ等を有するアクティブマトリックス型ＥＬ画像表示装置において、ＥＬ素子の発光強度は信号保持用のキャパシタに蓄積された電圧によって制御された発光電流制御用のＦＥＴトランジスタに流れる電流で決定される。（A66-in 201pi Electroluminescent Display Panel T.p.Brody 、F.C.Luo 、et.al.、IEEE Trans.Electron Devices,.Vol.ED-22、No.9、Sept.1975 、p739〜p749参照）
【０００７】
【発明が解決しようとする課題】
ところでこのような画像表示装置では、一画素の輝度は、発光電流制御用のＦＥＴトランジスタ３０５の電流供給能力と、信号保持用のキャパシタ３０７に蓄積された電圧で決まる。しかしＦＥＴトランジスタ３０５の電流供給能力は素子毎にばらつきを持ち、このばらつきが画像表示装置の画像の表示品質を低下させている。
【０００８】
ＦＥＴのゲート電極に印加するゲート電圧ＶGSを、図１０（Ａ）に示す電圧Ｖｏ以下から徐々に高くすると、この電圧Ｖｏを越えた付近からソース・ドレイン電流ＩDSが大きく流れ始める。この電流の変化において、電流値が１０倍になるのに要するゲート電圧がＳであり単位はＶ／decadeで表される。そしてこのＳはチャネルが形成されるしきい値Ｖth近傍が最も小さくなり、図１０（Ｂ）に示す如く、その最小の値をＦＥＴのＳ値という。即ちＳ値が小さい程、ソース・ドレイン電流ＩDSの増加度が大きいことを示している。
【０００９】
上記のＦＥＴのしきい値は汚染や格子欠陥等の理由で素子毎にばらつきを持つ。このばらつきの影響により、同じゲート電圧を印加しても素子毎に流れる電流は異なり、この差は当然増加度が大きい（Ｓ値の小さい）しきい値近傍でもっとも大きくあらわれる。例えば図１０（Ｃ）に示す如く、上部ゲート電極１００−１と、下部ゲート電極１００−５と、上部ゲート酸化膜１００−２と、活性層１００−３と、下部ゲート酸化膜１００−４を具備したＴＦＴを多数製作し、これらの下部ゲート電極をソース電位に固定して上部ゲート電極に制御電圧Ｖｇを０〜１０Ｖ印加してそのソース・ドレイン電流ＩDSを求めて、これらＩDSの各制御電圧毎の平均値Ａve、標準偏差σを算出し、図１０（Ｃ）の実線に示す如き特性曲線Ｔを得た。
【００１０】
また上部ゲート電極をソース電位に固定して、下部ゲート電極に制御電圧Ｖｇを０〜−１７Ｖ印加してそのソース・ドレイン電流ＩDSを求めて、これらＩDSの各制御電圧毎の平均値Ａve、標準偏差σを算出し、図１０（Ｃ）の点線に示す如き特性曲線Ｂを得た。
【００１１】
これらの曲線より、同一構造のＴＦＴでもその特性にかなりのばらつきが存在し、そのばらつきはあるＶｇでピークを持つことがわかる。そしてこのピークのあらわれるＶｇの値はＳ値が得られるゲート電圧であり、しきい値近傍である。
【００１２】
このような問題のため、従来のアクティブマトリックス型の有機ＥＬディスプレイ装置では、特にしきい値近傍のばらつきが大きいため、薄暗い画像を表示するときのばらつきが大きいという問題があった。
【００１３】
したがって本発明の目的は、このようなばらつきの影響により静的かつランダムドットな輝度むらが生じ画質が劣化するという問題点を改善した高品質な画像が表示できる画像表示装置を提供するものである。
【００１４】
【課題を解決するための手段】
本発明の原理を図１にもとづき説明する。図１において、１はデータ書込み用ＦＥＴ、２は発光電流制御用ＦＥＴ、３は有機ＥＬ素子、４は信号保持用のキャパシタ４であり、これらで画像表示装置の一画素を構成する。
【００１５】
そして本発明では、有機ＥＬ素子３と、前記有機ＥＬ素子３の発光電流制御用のＦＥＴ２と、前記発光電流制御用のＦＥＴ２のゲート電極に接続された信号保持用のキャパシタ４と、前記信号保持用のキャパシタ４へのデータ書き込み用ＦＥＴ１を有する画像表示装置において、前記データ書き込み用ＦＥＴ１のＳ値よりも、前記発光電流制御用のＦＥＴ２のＳ値を大きくする。
【００１６】
本発明では、前記目的を達成するため、下記の如く構成する。
（１）一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、前記発光電流制御用ＦＥＴのゲート酸化膜の膜厚が前記データ書き込み用ＦＥＴのゲート酸化膜の膜厚よりも厚く、前記発光電流制御用ＦＥＴのＳ値は前記データ書き込み用ＦＥＴのＳ値よりも大きいことを特徴とする。
【００１７】
（２）一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、前記データ書き込み用ＦＥＴは、上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも膜厚が厚い下部ゲート酸化膜を有するデータ書き込み用ＴＦＴであり、前記発光電流制御用ＦＥＴは、下部ゲート電極、活性層および前記データ書き込み用ＴＦＴの上部ゲート酸化膜よりも膜厚の厚い下部ゲート酸化膜を有する発光電流制御用ＴＦＴであり、前記データ書き込み用ＴＦＴの下部ゲート電極は該データ書き込み用ＴＦＴの上部ゲート電極に接続され、前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする。
【００１８】
（３）一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、前記データ書き込み用ＦＥＴおよび前記発光電流制御用ＦＥＴは、それぞれ上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも膜厚が厚い下部ゲート酸化膜を有するデータ書き込み用ＴＦＴおよび発光電流制御用ＴＦＴであり、前記データ書き込み用ＴＦＴの下部ゲート電極は該データ書き込み用ＴＦＴの上部ゲート電極に接続され、前記発光電流制御用ＴＦＴの上部ゲート電極は該発光電流制御用ＴＦＴのソースに接続され、前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする。
【００１９】
（４）一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、前記データ書き込み用ＦＥＴは、上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも膜厚が薄い下部ゲート酸化膜を有するデータ書き込み用ＴＦＴであり、前記発光電流制御用ＦＥＴは、上部ゲート電極、活性層および前記データ書き込み用ＦＥＴの下部ゲート酸化膜よりも膜厚の厚い上部ゲート酸化膜を有する発光電流制御用ＴＦＴであり、前記データ書き込み用ＴＦＴの下部ゲート電極は該データ書き込み用ＴＦＴの上部ゲート電極に接続され、前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする。
【００２０】
（５）一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、前記データ書き込み用ＦＥＴおよび前記発光電流制御用ＦＥＴは、それぞれ上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも膜厚が薄い下部ゲート酸化膜を有するデータ書き込み用ＴＦＴおよび発光電流制御用ＴＦＴであり、前記データ書き込み用ＴＦＴの下部ゲート電極は該データ書き込み用ＴＦＴの上部ゲート電極に接続され、前記発光電流制御用ＴＦＴの下部ゲート電極は該発光電流制御用ＴＦＴのソースに接続され、前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする。
【００２１】
（６）一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、前記発光電流制御用ＦＥＴのゲート酸化膜の誘電率が前記データ書き込み用ＦＥＴのゲート酸化膜の誘電率よりも小さく、前記発光電流制御用ＦＥＴのＳ値は前記データ書き込み用ＦＥＴのＳ値よりも大きいことを特徴とする。
【００２２】
（７）一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、前記データ書き込み用ＦＥＴおよび前記発光電流制御用ＴＦＴは、それぞれ上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも誘電率が大きい下部ゲート酸化膜を有するデータ書き込み用ＴＦＴおよび発光電流制御用ＴＦＴであり、前記データ書き込み用ＴＦＴの上部ゲート電極が定電位に固定され、前記発光電流制御用ＴＦＴの下部ゲート電極は前記発光電流制御用ＦＥＴのソースに電気的に接続され、前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする。
【００２３】
（８）一画素に有機ＥＬ素子、発光電流制御用ＦＥＴ、信号保持用キャパシタおよびデータ書き込み用ＦＥＴを有し、前記データ書き込み用ＦＥＴの出力を直接前記信号保持用キャパシタの一端及び前記発光電流制御用ＦＥＴの制御電極に接続し、前記発光電流制御用ＦＥＴの出力を前記有機ＥＬ素子に直接接続し、前記データ書き込み用ＦＥＴの、制御電極をＹ方向信号線に直接接続し、ソースをＸ方向信号線に直接接続し、前記信号保持用キャパシタの他端及び前記発光電流制御用ＦＥＴの入力を電源Ｖｄｄ線に直接接続した画像表示装置において、前記データ書き込み用ＦＥＴおよび前記発光電流制御用ＦＥＴは、それぞれ上部ゲート電極、下部ゲート電極、活性層、上部ゲート酸化膜および該上部ゲート酸化膜よりも誘電率が小さい下部ゲート酸化膜を有するデータ書き込み用ＴＦＴおよび発光電流制御用ＴＦＴであり、前記データ書き込み用ＴＦＴの下部ゲート電極が定電位に固定され、前記発光電流制御用ＴＦＴの上部ゲート電極は前記発光電流制御用ＦＥＴのソースに電気的に接続され、前記発光電流制御用ＴＦＴのＳ値は前記データ書き込み用ＴＦＴのＳ値よりも大きいことを特徴とする。
【００２４】
このようにデータ書込み用のＦＥＴのＳ値よりも発光電流制御用のＦＥＴのＳ値を大きくしたので、暗い画面を表現しようとした場合、Ｓ値が大きいと電流のばらつきの度合も小さくなり、輝度むらの発生を防止し画質の劣化を抑制できる。しかしＳ値の大きなＦＥＴをデータ書込み用に使用すると、一定のゲート電圧で流れるソース・ドレイン電流ＩDSの値が小さいため、限られた走査時間内に信号保持用のキャパシタに画像信号を充分に蓄積できなくなるので、データ書込み用のＦＥＴは発光電流制御用のＦＥＴよりもＳ値の大きなものを使用することにより、品質の良好な画像表示装置を提供することができる。
【００２５】
これにより下記の如き作用効果が奏される。
（１）発光電流制御用のＦＥＴのゲート酸化膜をデータ書込み用のＦＥＴのゲート酸化膜よりも厚くしたので、発光電流制御用のＦＥＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大きくすることができ、その結果品質の良好な画像表示装置を提供することができる。
【００２６】
（２）データ書込み用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有し、かつ上部ゲート電極直下のゲート酸化膜が、下部ゲート電極直上のゲート酸化膜よりも薄い構造のデータ書込み用ＴＦＴを使用し、発光電流制御用ＦＥＴとして前記データ書込み用ＴＦＴと同構造のＴＦＴの下部電極のみをゲート電極とするＴＦＴを用いたので、データ書込み用ＴＦＴのゲート酸化膜を発光電流制御用のＴＦＴのゲート酸化膜よりも薄くすることができる。その結果、発光電流制御用のＴＦＴのゲート酸化膜をデータ書込み用ＴＦＴのゲート酸化膜よりも厚くすることができ、発光電流制御用のＴＦＴのＳ値をデータ書込み用ＴＦＴのＳ値よりも大きくすることができ、品質の良好な画像表示装置を提供することができる。
【００２７】
（３）データ書込み用ＦＥＴとして、上部ゲート電極と下部ゲート電極を有し、かつ上部ゲート電極直下のゲート酸化膜が、下部ゲート電極直上のゲート酸化膜よりも薄い構造のデータ書込み用ＴＦＴを使用し、発光電流制御用ＦＥＴとして前記データ書込み用ＴＦＴと同時に形成される同構造のＴＦＴを用い、その下部電極をゲート電極とするＴＦＴを用いたので、データ書込み用ゲート酸化膜を発光電流制御用のＴＦＴのゲート酸化膜よりも薄くすることができる。その結果、発光電流制御用のＴＦＴのＳ値をデータ書込み用のＴＦＴのＳ値よりも大きくすることができ、品質の良好な画像表示装置を提供することができる。しかもデータ書込み用ＴＦＴと発光電流制御用ＴＦＴとを同時に形成するので、別々に形成するよりも製造コストを安くすることができる。
【００２８】
（４）データ書込み用ＦＥＴとして、上部電極と下部電極を有し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲート電極直上のゲート酸化膜よりも薄い構造のデータ書込み用ＴＦＴを設けてその上部電極をゲート電極として使用し、発光電流制御用のＦＥＴとして前記データ書込み用ＴＦＴと同時に形成されるＴＦＴを用い、その下部電極をゲート電極として使用したので、発光電流制御用のＴＦＴのゲート酸化膜を、データ書込み用ＴＦＴのゲート酸化膜よりも厚いものとすることができ、その結果発光電流制御用のＴＦＴのＳ値をデータ書込み用のＴＦＴのＳ値よりも大きくすることができ、品質の良好な画像表示装置を提供することができる。しかもデータ書込み用ＴＦＴと発光電流制御用ＴＦＴとを同時に形成するので、別々に形成するよりも製造コストを安くすることができる。
【００２９】
（５）データ書込み用ＦＥＴとして上部ゲート電極と下部ゲート電極を有し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲート電極直上のゲート酸化膜より厚い構造のデータ書込み用ＴＦＴを設け、その発光電流制御用のＦＥＴとして前記データ書込み用ＴＦＴと同時に形成されるＴＦＴを用い、その上部電極をゲート電極として使用したので、発光電流制御用のＴＦＴのゲート酸化膜を厚い構造のものとすることができ、その結果発光電流制御用のＴＦＴのＳ値をデータ書込み用のＴＦＴのＳ値よりも大きくすることができ、品質の良好な画像表示装置を提供することができる。しかもデータ書込み用ＴＦＴと発光電流制御用ＴＦＴとを同時に形成するので、別々に形成するよりも製造コストを安くすることができる。
【００３０】
（６）データ書込み用ＴＦＴとして上部ゲート電極と下部ゲート電極を有し、かつ上部ゲート電極直下のゲート酸化膜が下部ゲート電極直上のゲート酸化膜より厚い構造を持つデータ書込み用ＴＦＴを用い、その下部電極をゲート電極として使用し、発光電流制御用のＦＥＴとして、前記データ書込み用ＴＦＴと同時に形成されるＴＦＴを用い、その上部電極をゲート電極として使用したので、発光電流制御用のＴＦＴのゲート酸化膜を厚い構造のものとすることができ、その結果発光電流制御用のＴＦＴのＳ値をデータ書込み用ＴＦＴのＳ値よりも大きくすることができ、品質の良好な画像表示装置を提供することができる。しかもデータ書込み用ＴＦＴと発光電流制御用ＴＦＴとを同時に形成するので、別々に形成するよりも製造コストを安くすることができる。
【００３１】
（７）発光電流制御用のＦＥＴのゲート酸化膜の誘電率をデータ書込み用のＦＥＴのゲート酸化膜の誘電率よりも小さくしたので、発光電流制御用のＦＥＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大きくすることができ、その結果品質の良好な画像表示装置を提供することができる。
【００３２】
（８）データ書込み用のＦＥＴとして、上部ゲート電極と下部ゲート電極を有し、かつ上部ゲート電極直下のゲート酸化膜の誘電率が下部ゲート電極直上のゲート酸化膜の誘電率よりも小さい構造のＴＦＴを設けてその下部ゲート電極を制御用電極として使用し、発光電流制御用のＦＥＴに、前記データ書込み用ＴＦＴと同時に形成されるＴＦＴを用い、その上部ゲート電極を制御電極として使用したので、発光電流制御用のＦＥＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大きくすることができ、その結果品質の良好な画像表示装置を提供することができる。
【００３３】
（９）データ書込み用のＦＥＴとして、上部ゲート電極と下部ゲート電極を有し、かつ上部ゲート電極直下のゲート酸化膜の誘電率が下部ゲート電極直上のゲート酸化膜の誘電率よりも大きい構造のＴＦＴを設けてその上部ゲート電極を制御用電極として使用し、発光電流制御用のＦＥＴに、前記データ書込み用ＴＦＴと同時に形成されるＴＦＴを用い、その下部ゲート電極を制御用電極として使用したので、発光電流制御用のＦＥＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大きくすることができその結果品質の良好な画像表示装置を提供することができる。
【００３４】
【発明の実施の形態】
本発明の実施の形態を以下に説明する。
（１）第１の実施の形態
本発明の第１の実施の形態を図２に基づき説明する。第１の実施の形態では、発光電流制御用のＦＥＴのゲート酸化膜をデータ書込み用のＦＥＴのゲート酸化膜より厚くすることにより、発光電流制御用のＦＥＴのＳ値をデータ書込み用のＦＥＴのＳ値よりも大きくすることができる。
【００３５】
図２は本発明の第１の実施の形態の画像表示装置の１画素分を構成する回路図であり、データ書込み用のＦＥＴ１、有機ＥＬ素子３に流れる発光電流制御用のＦＥＴ２、画像表示装置の１画素を構成する有機ＥＬ素子３、信号保持用のキャパシタ４等を具備している。
【００３６】
データ書込み用のＦＥＴ１は、図９に示す従来例のスイッチ用ＦＥＴ３０４に相当するものであり、図１においては図示省略されたＹ方向周辺駆動回路により走査電圧がそのソース・ドレイン回路に印加され、同じく図示省略されたＸ方向周辺駆動回路からゲート電極に印加される画像データ信号によりオン状態となり、この画像データ信号に応じた出力信号がキャパシタ４に保持されることになる。
【００３７】
従って、発光電流制御用のＦＥＴ２はこのキャパシタ４に保持される画像データ信号に応じた信号によりその有機ＥＬ素子３に流れる発光電流が制御されるので、有機ＥＬ素子３の発光輝度は、結局画像データ信号に基づき制御される。
【００３８】
本発明の第１の実施の形態では、図２に示す如く、データ書込み用のＦＥＴ１はゲート電極１−１、ゲート酸化膜１−２、活性層１−３等で構成される。同じく発光電流制御用のＦＥＴ２もゲート電極２−１、ゲート酸化膜２−２、ソース領域Ｓ及びドレイン領域Ｄが形成される活性層２−３等で構成される。そして発光電流制御用のＦＥＴ２のゲート酸化膜２−２の膜厚をデータ書込み用のＦＥＴ１のゲート酸化膜２−２の膜厚よりも厚く構成する。
【００３９】
このように発光電流制御用のＦＥＴ２のゲート酸化膜２−２を厚くすることによりゲート電圧ＶGSを変化させてもこれにより流れるソース・ドレイン電流ＩDSの変化は、このゲート酸化膜２−２が薄い場合よりも少なくなる。つまりゲート酸化膜の膜厚を大きくすることにより同じソース・ドレイン電流の変化量を得るためにはゲート電圧ＶGSの変化量も大きくすることが必要となる。
【００４０】
ところでＦＥＴの特性は汚染や格子欠陥等の理由でデバイス毎にばらつきを持つ。このばらつきの影響により、同じゲート電圧を印加しても素子毎に流れる電流は異なり、その電流のばらつきの度合はしきい値近傍が当然大きくなる。これにより、前記の如く、暗い画面を表現しようとした場合、この特性のばらつきによる影響で静的かつランダムドットな輝度むらが生じ、画質の劣化を引き起こすことになる。
【００４１】
これを避けるためゲート電圧の変動に基づく電流の変化量を小さくして出力電流むらを小さくすること、つまりＳ値の大きいＦＥＴを形成することが必要であることがわかる。
【００４２】
ところで、Ｓ値の大きいＦＥＴは、電源電圧で決められる一定のゲート電圧で流せる電流値が小さいため、このようなＦＥＴをデータ書込み用に使用した場合は、限られた時間内に信号保持用のキャパシタに画像信号を十分に蓄積するこができなくなる。この現象は、走査時間の速い、高解像度の画像表示装置になる程強く現れ、全体に画像がぼけた形で表示されることになる。
【００４３】
そこで本発明では、データ書込み用のＦＥＴのＳ値は小さいままに発光電流制御用のＦＥＴのみＳ値を大きくしたものであり、これにより高品質な画像表示装置を得る。
【００４４】
即ち、第１の実施の形態では、発光電流制御用のＦＥＴ２のゲート酸化膜２−２の膜厚を大きくしてそのＳ値を大きなものとする。そしてデータ書込み用のＦＥＴ１のゲート酸化膜１−２の膜厚をゲート酸化膜２−２より小さくして、キャパシタ４に画像信号を書込むのに充分な、短時間に大きな電流の流れる特性のＳ値の小さなＦＥＴとする。
【００４５】
このように、本発明では、データ書込み用のＦＥＴのＳ値は小さいままに、発光電流制御用のＦＥＴのみＳ値を大きくすることにより高品質な画像表示装置を得る。
【００４６】
同じ画面サイズならば高解像度の画像表示になるほど、一画素毎の薄膜有機ＥＬ素子の面積は小さくなるので、発光制御用のＦＥＴのＳ値が大きくなることにより電源電圧で決められる一定のゲート電圧で流せる電流値が小さくなっても必要な電流は十分に流すことができる。
【００４７】
なお、前記各ＦＥＴは勿論ＴＦＴにより構成することもできる。
（２）第２の実施の形態
本発明の第２の実施の形態を図３により説明する。第２の実施の形態では、ＦＥＴとして図３（Ｃ）に示す如く、上部ゲート電極１１−１（１２−１）と、下部ゲート電極１１−５（１２−５）を備えたＴＦＴを使用した例について説明する。
【００４８】
図３（Ａ）は本発明の第２の実施の形態の画像表示装置の１画素を構成する回路図であり、同（Ｂ）はその各ＴＦＴの構成図、（Ｃ）は各ＴＦＴの共通構成図を示す。
【００４９】
第２の実施の形態では、データ書込み用のＦＥＴとしてＴＦＴ１１を使用し、発光電流制御用のＦＥＴとしてＴＦＴ１２を使用する。
ＴＦＴ１１は、図３（Ｂ）に示す如く、上部ゲート電極１１−１と、上部ゲート酸化膜１１−２と、活性層１１−３と、下部ゲート酸化膜１１−４と、下部ゲート電極１１−５を備えている。そして上部ゲート酸化膜１１−２の膜厚は下部ゲート酸化膜１１−４の膜厚よりも薄く構成する。
【００５０】
例えば、基板上にパターニングしたポリシリコンにより下部ゲート電極１１−５を形成して、その上にＴＥＯＳ（テトラエトキシシラン）ガスをプラズマＣＶＤ法により１０００Åの厚さにＳｉＯ2 膜を成膜して下部ゲート酸化膜１１−４を作り、その上にアモルファスシリコン層をＳｉＨ4 ガスをＣＶＤ法により成膜し、これを固相成長して活性層１１−３となるポリシリコン層を形成する。そしてこの上に同様にＳｉＯ2 膜を成膜して厚さ５００Åの上部ゲート酸化膜１１−２を形成し、ポリシリコン層により上部ゲート電極１１−１を設ける。
【００５１】
ＴＦＴ１２は、図３（Ｂ）に示す如く、上部ゲート酸化膜１２−２と、活性層１２−３と、下部ゲート酸化膜１２−４と、下部ゲート電極１２−５を備えている。そしてＴＦＴ１１と同様に上部ゲート酸化膜１２−２の膜厚は下部ゲート酸化膜１２−４の膜厚よりも薄く構成する。
【００５２】
なおＴＦＴ１２は上部ゲート電極１２−１が最終的な構成において存在していないことを除き、ＴＦＴ１１と同一の構成であり、同時に形成される。図３（Ｃ）はこのことを示している。そして上部ゲート電極１２−１は、上部ゲート電極１１−１と同時に形成後にこれを除去してもよく、上部ゲート電極１１−１のみを形成し上部ゲート電極１２−１を作成しないようにすることもできる。
【００５３】
これにより発光電流制御用のＴＦＴ１２の厚膜の下部ゲート酸化膜１２−４を使用し、データ書込み用のＴＦＴ１１では薄い上部ゲート酸化膜１１−２を使用することによりＴＦＴ１２のＳ値を大きく、データ書込み用のＴＦＴ１１のＳ値を小さくできるので、高品質な画像表示装置を得る。なお図３（Ａ）に示す如く、データ書込み用のＴＦＴ１１の下部ゲート電極１１−５は、上部ゲート電極１１−１と接続されており、下部ゲート酸化膜１１−４が上部ゲート酸化膜１１−２よりも厚いので、制御機能は上部ゲート電極１１−１により主に得られる。
【００５４】
（３）第３の実施の形態
本発明の第３の実施の形態を図４について説明する。第３の実施の形態ではＦＥＴとして、図４（Ｃ）に示す如く、上部ゲート電極１１−１（１３−１）と、下部ゲート電極１１−５（１３−５）と、厚膜の下部ゲート酸化膜１１−４（１３−４）を備えたＴＦＴを使用したものである。
【００５５】
図４（Ａ）は本発明の第３の実施の形態の画像表示装置の１画素を構成する回路図であり、同（Ｂ）はその各ＴＦＴの構成図、同（Ｃ）は各ＴＦＴの共通構成図を示す。
【００５６】
第３の実施の形態では、データ書込み用のＦＥＴ及び発光電流制御用のＦＥＴとして、いずれも厚膜の下部ゲート酸化膜を有するＴＦＴ１１及び１３を使用する。
【００５７】
ＴＦＴ１１は、図４（Ｂ）に示す如く、上部ゲート電極１１−１と、上部ゲート酸化膜１１−２と、活性層１１−３と、下部ゲート酸化膜１１−４と、下部ゲート電極１１−５を備えている。そして上部ゲート酸化膜１１−２の膜厚は下部ゲート酸化膜１１−４の膜厚よりも薄く構成する。
【００５８】
ＴＦＴ１３も、図４（Ｂ）に示す如く、上部ゲート電極１３−１と、上部ゲート酸化膜１３−２と、活性層１３−３と、下部ゲート酸化膜１３−４と、下部ゲート電極１３−５を備えている。そして上部ゲート酸化膜１３−２の膜厚は下部ゲート酸化膜１３−４の膜厚よりも薄く構成する。
【００５９】
ＴＦＴ１１と１３は同じ構成であり、これらは同時に形成される。例えば基板上にパターニングしたポリシリコンにより下部ゲート電極１１−５、１３−５を形成して、その上にＴＥＯＳガスをプラズマＣＶＤ法により１０００Åの厚さにＳｉＯ2 膜を成膜して下部ゲート酸化膜１１−４、１３−４を作り、その上にアモルファスシリコン層をＳｉＨ4 ガスを用いてＣＶＤ法により成膜し、これを固組成長して活性層１１−３、１３−３となるシリコン層を形成する。そしてこの上に、同様にしてＳｉＯ2 膜を成膜して厚さ５００Åの上部ゲート酸化膜１１−２、１３−２を形成し、ポリシリコン層により上部ゲート電極１１−１、１３−１を形成する。図４（Ｃ）はＴＦＴ１１、１３が同一構成であり、同時に形成できることを示している。
【００６０】
図４（Ａ）に示す如く、ＴＦＴ１１の下部ゲート電極１１−５は上部ゲート電極１１−１と同じ制御電圧が印加されるが、下部ゲート酸化膜１１−４が上部ゲート酸化膜１１−２よりも厚いので、制御機能は上部ゲート電極１１−１により得られる。
【００６１】
またＴＦＴ１３の上部ゲート電極１３−１は電圧の高いソース側に接続されており、固定電圧のため、ゲート電極としての制御機能はなく、ＴＦＴ１３の制御機能は下部ゲート電極１３−５により得られる。
【００６２】
このように図４に示す第３の実施の形態では、発光電流制御用のＴＦＴ１３の厚膜の下部ゲート酸化膜１３−４を制御用に使用するのでＴＦＴ１３のＳ値を大きくすることができる。またデータ書込み用のＴＦＴ１１では薄膜の上部ゲート酸化膜１１−２を制御用に使用するのでＴＦＴ１１のＳ値を小さくすることができる。このようにして高品質な画像表示装置を得る。
【００６３】
（４）第４の実施の形態
本発明の第４の実施の形態を図５について説明する。第４の実施の形態では、図５（Ｂ）に示す如く、データ書込み用のＦＥＴとして、上部ゲート電極２１−１と、上部ゲート酸化膜２１−２と、活性層２１−３と、下部ゲート酸化膜２１−４と、下部ゲート電極２１−５を備えたＴＦＴ２１を使用する。そして上部ゲート酸化膜２１−２の膜厚を下部ゲート酸化膜２１−４の膜厚よりも厚く構成する。
【００６４】
また発光電流制御用のＦＥＴとして、上部ゲート電極２２−１とゲート酸化膜２２−２と、活性層２２−３を備えたＴＦＴ２２を使用し、このＴＦＴ２２では下部ゲート酸化膜や下部ゲート電極は具備されていない。
【００６５】
ＴＦＴ２１は、例えば基板上にパターニングしたポリシリコンにより下部ゲート電極２１−５を形成して、その上にＴＥＯＳガスをプラズマＣＶＤ法により５００Åの厚さにＳｉＯ2 膜を成膜して下部ゲート酸化膜２１−４を作り、その上にアモルファスシリコン層をＳｉＨ4 ガスからＣＶＤ法により成膜し、これを固組成長して活性層２１−３となるシリコン層を形成する。そしてこの上に同様にＳｉＯ2 膜を成膜して厚さ１０００Åの上部ゲート酸化膜２１−４を形成し、ポリシリコン層により上部ゲート電極２１−１を形成する。
【００６６】
またＴＦＴ２２は、その活性層２２−３、ゲート酸化膜２２−２、上部ゲート電極２２−１等を、それぞれＴＦＴ２１の活性層２１−３、上部ゲート電極２１−２、上部ゲート電極２１−１等と同時に形成される。
【００６７】
ＴＦＴ２１の上部ゲート電極２１−１は下部ゲート電極２１−５と同じ制御電圧が印加されるが、上部ゲート酸化膜２１−２が下部ゲート酸化膜２１−４よりも厚いので制御機能は下部ゲート電極２１−５により得られる。
【００６８】
このように図５に示す第４の実施の形態では、データ書込み用のＴＦＴ２１では膜厚の薄い下部ゲート酸化膜２１−４を制御用に使用するのでＴＦＴ２１のＳ値を小さくすることができる。また発光電流制御用のＴＦＴ２２では厚膜のゲート酸化膜２２−２を制御用に使用するのでＴＦＴ２２のＳ値を大きくすることができる。このようにして高品質の画像表示装置を得る。
【００６９】
（５）第５の実施の形態
本発明の第５の実施の形態を図６について説明する。図６（Ａ）は本発明の第５の実施の形態の画像表示装置の１画素を構成する回路図であり、同（Ｂ）はその各ＦＥＴの構成図、同（Ｃ）は各ＴＦＴの共通構成図を示す。第５の実施の形態では、データ書込み用のＦＥＴとして、図６（Ｂ）に示す如く、上部ゲート電極２１−１と、厚膜の上部ゲート酸化膜２１−２と、活性層２１−３と、薄膜の下部ゲート酸化膜２１−４と、下部ゲート電極２１−５を具備したＴＦＴ２１を使用し、発光電流制御用のＦＥＴとして、上部ゲート電極２３−１と、厚膜の上部ゲート酸化膜２３−２と、活性層２３−３と、薄膜の下部ゲート酸化膜２３−４と、下部ゲート電極２３−５を具備したＴＦＴ２３を使用したものである。
【００７０】
ＴＦＴ２１と２３は、図６（Ｃ）に示す如く、同じ構成であり、これらは同時に形成される。例えばＴＦＴ２１について説明すれば、基板上に、パターニングしたポリシリコンにより下部ゲート電極２１−５を形成し、その上にＴＥＯＳガスをプラズマＣＶＤ法により５００Åの厚さにＳｉＯ2 膜を成膜して下部ゲート酸化膜２１−４を作り、その上にアモルファスシリコン層をＳｉＨ4 ガスを用いてＣＶＤ法により成膜する。そしてこれを固組成長させて活性層２１−３となるシリコン層を形成する。この上に、同様にしてＳｉＯ2 膜を成膜して厚さ１０００Åの上部ゲート酸化膜２１−２を形成し、ポリシリコン層により上部ゲート電極２１−１を形成する。ＴＦＴ２３も、ＴＦＴ２１と同時に形成される。
【００７１】
図６（Ａ）に示す如く、ＴＦＴ２１の上部ゲート電極２１−１は下部ゲート電極２１−５と同じ制御電圧が印加されるが、上部ゲート酸化膜２１−２が下部ゲート酸化膜２１−４よりも厚いので、制御機能は下部ゲート電極２１−５により主に得られる。
【００７２】
またＴＦＴ２３の下部ゲート電極２３−５はソース側に接続されており、固定電圧のためゲート電極としての制御機能はなく、ＴＦＴ２３の制御機能は上部ゲート電極２３−１に存在する。
【００７３】
このように図６に示す第５の実施の形態では、データ書込み用のＴＦＴ２１では、膜厚の薄い下部ゲート酸化膜２１−４を制御用に使用するのでＴＦＴ２１のＳ値を小さくすることができ、また発光電流制御用のＴＦＴ２３では膜厚の大きい上部ゲート酸化膜２３−２を制御用に使用するのでＴＦＴ２３のＳ値を大きくすることができる。このようにして高品質の画像表示装置を得る。
【００７４】
（６）第６の実施の形態
本発明の第６の実施の形態を図７について説明する。ＴＦＴのＳ値を変えるためには、ゲート酸化膜の誘電率を変えることによっても可能である。第６の実施の形態では、データ書込み用のＦＥＴとして、図７（Ｂ）に示す如く、ゲート電極５１−１、ゲート酸化膜５１−２、活性層５１−３等で構成されたＴＦＴ５１を使用し、発光電流制御用のＦＥＴとして、図７（Ｂ）に示す如く、ゲート電極５２−１、ゲート酸化膜５２−２、活性層５２−３等で構成されたＴＦＴ５２を使用する。そしてゲート酸化膜５１−２の誘電率ε51をゲート酸化膜５２−２の誘導率ε52よりも大きくする。すなわちε51＞ε52とする。これによりＴＦＴ５１のＳ値をＴＦＴ５２のＳ値よりも小さくすることができる。
【００７５】
このようにε51＞ε52とするために、例えば基板上に活性層５１−３、５２−３を形成したあと、まずＳｉＨ4 、Ｎ2 Ｏ、アンモニアガス等を用いてプラズマＣＶＤ法によりアンモニアの比率を多くして成膜してゲート酸化膜５１−２を形成し、次に同ガスをプラズマＣＶＤ法によりアンモニアの比率を少くして成膜してゲート酸化膜５２−２を形成する。それからゲート電極５１−１、５２−１を形成する。このように、ＴＦＴ５１のゲート酸化膜５１−２をＴＦＴ５２のゲート酸化膜５２−２よりもアンモニアの比率を多くして形成処理を行うことによりゲート酸化膜５１−２の誘電率ε51をゲート酸化膜５２−２の誘電率ε53よりも大きくすることができる。
【００７６】
これにより発光電流制御用のＴＦＴ５２のＳ値を大きく、データ書込み用のＴＦＴ５１のＳ値を小さくできるので、高品質の画像表示装置を得ることができる。
【００７７】
（７）第７の実施の形態
本発明の第７の実施の形態を図８について説明する。第７の実施の形態では、ＦＥＴとして、図８（Ｃ）に示す如く、上部ゲート電極６１−１（６２−１）と、下部ゲート電極６１−５（６２−５）と、誘電率が小さな上部ゲート酸化膜６１−２（６２−２）と、上部ゲート酸化膜に比較して誘電率が大きな下部ゲート酸化膜６１−４（６２−４）と、活性層６１−３（６２−３）を備えたＴＦＴ６１、（６２）を使用したものである。
【００７８】
第７の実施の形態では、データ書込み用ＴＦＴ６１として、図８（Ｂ）に示す如く、上部ゲート電極６１−１と、上部ゲート酸化膜６１−２と、活性層６１−３と、下部ゲート酸化膜６１−４と、下部ゲート電極６１−５を備えている。そして下部ゲート酸化膜６１−４の誘電率ε4 を上部ゲート酸化膜６１−２の誘電率ε2 よりも大きく形成する。すなわちε4 ＞ε2 とする。
【００７９】
このようにε4 ＞ε2 とするために、例えば基板上にパターニングしたポリシリコンにより下部ゲート電極６１−５、６２−５を形成して、その上にＳｉＨ4 、Ｎ2 Ｏ、アンモニアガス等を用いてプラズマＣＶＤ法によりアンモニアの比率を多くして成膜して下部ゲート酸化膜６１−４、６２−４を形成し、その上にアモルファスシリコン層をＳi Ｈ4 ガスをＣＶＤ法により成膜し、これを固相成長して活性層となるポリシリコン層６１−３、６２−３を形成する。この上にＳｉＨ4 、Ｎ2 Ｏ、アンモニアガスをプラズマＣＶＤ法によりアンモニアの比率を少くして成膜して上部ゲート酸化膜６１−２、６２−２を形成し、ポリシリコン層により上部ゲート電極６１−１、６２−１を作る。このようにＴＦＴ６１と６２は同時に形成される。そして上部ゲート酸化膜６１−２、６２−２を形成するときのアンモニアの比率よりも、下部ゲート酸化膜６１−４、６２−４を形成するときのアンモニアの比率を高くすることにより、上部ゲート酸化膜６１−２、６２−２の誘電率ε2 よりも下部ゲート酸化膜６１−４、６２−４の誘電率ε4 を大きく、すなわちε4 ＞ε2 とすることができる。
【００８０】
そして、図８（Ａ）に示す如く、書込み用のＴＦＴ６１では、上部ゲート電極６１−１を制御電極として働かない任意の電位に固定して下部ゲート電極６１−５を制御用電極として使用し、発光電流制御用のＴＦＴ６２では、下部ゲート電極６２−５をソース電位と固定して上部ゲート電極６１−１を制御用電極として使用する。これにより書込み用のＴＦＴ６１では誘電率の高い下部ゲート酸化膜６１−４を利用して制御を行うことができ、発光電流制御用のＴＦＴ６２では誘電率の低い上部ゲート酸化膜６２−２を利用して制御を行うことができる。
【００８１】
このようにして発光電流制御用のＴＦＴ６２のＳ値を大きく、データ書込み用のＴＦＴ６１のＳ値を小さくすることができるので、高品質な画像表示装置を得ることができる。
【００８２】
（８）第８の実施の形態
本発明の第８の実施の形態を簡単に説明する。第８の実施の形態では、各ＦＥＴとして、図８に示す如く、上部ゲート電極、上部ゲート酸化膜、活性層、下部ゲート酸化膜、下部ゲート電極を具備するＴＦＴを設け、図８の例とは逆に、上部ゲート酸化膜の誘電率を下部ゲート酸化膜の誘電率よりも大きくする。これらのＴＦＴは同時に形成される。
【００８３】
そして、データ書込み用のＴＦＴとしては上部ゲート電極を制御用として使用し、下部ゲート電極を制御電極として働かない任意の電位に固定する。また発光電流制御用のＴＦＴとしては下部ゲート電極を制御用として使用し、上部ゲート電極をソース電位に固定する。このようにして発光電流制御用のＴＦＴのＳ値を大きく、データ書込み用のＴＦＴのＳ値を小さくすることができるので、高品質な画像表示装置を得ることができる。
【００８４】
以上説明のように本発明ではデータ書込み用のＦＥＴのＳ値を小さいままにして、発光電流制御用のＦＥＴのみＳ値を大きくすることにより高品質の画像表示装置を得る。
【００８５】
同じ画面サイズならば高解像度の画像表示になる程一画素毎に薄膜有機ＥＬ素子の面積は小さくなるので、発光制御用のＦＥＴのＳ値が大きくなることにより、電源電圧で決められる一定のゲート電圧で流せる電流値が小さくなっても表示装置として十分必要な電流は流すことができる。
【００８６】
そしてこのＳ値を異ならせる手段として、前記説明では、ゲート酸化膜の膜厚を異ならせる手法や誘電率を変える手法について記述したが、これらの手法は単独に用いるだけではなく、組み合わせて用いることも可能である。
【００８７】
【発明の効果】
本発明によればデータ書込み用のＦＥＴのＳ値を発光電流制御用のＦＥＴのＳ値よりも大きくするので、高品質な画像表示装置を得ることができる。
【００８８】
しかもデータ書込み用のＦＥＴと発光電流制御用のＦＥＴとを同時に形成したＴＦＴにより構成することができるので高品質な画像表示装置を効率のよい製造工程により安価に得るこができる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の第１の実施の形態図である。
【図３】本発明の第２の実施の形態図である。
【図４】本発明の第３の実施の形態図である。
【図５】本発明の第４の実施の形態図である。
【図６】本発明の第５の実施の形態図である。
【図７】本発明の第６の実施の形態図である。
【図８】本発明の第７の実施の形態図である。
【図９】従来のＴＦＴアクティブマトリックス駆動回路である。
【図１０】ＦＥＴの特性説明図である。
【符号の説明】
１      データ書込み用ＦＥＴ
１−１  ゲート電極
１−２  ゲート酸化膜
１−３  活性層
２      発光電流制御用ＦＥＴ
３      有機ＥＬ素子
４      信号保持用のキャパシタ
【図１】
0004005304.tif 000002
【図２】
0004005304.tif 000003
【図３】
0004005304.tif 000004
【図４】
0004005304.tif 000005
【図５】
0004005304.tif 000006
【図６】
0004005304.tif 000007
【図７】
0004005304.tif 000008
【図８】
0004005304.tif 000009
【図９】
0004005304.tif 000010
【図１０】
0004005304.tif 000011