(57)【特許請求の範囲】
【請求項１】
表面と、裏面と、前記裏面上に形成された第１の複数のランドと、前記裏面上に形成された第２の複数のランドとを有する基板であって、前記第１の複数のランドと前記第２の複数のランドが最も近接する部分の間隔が、前記第１の複数のランドの中で互いに最も近接する部分の間隔の整数倍となっている基板を準備する工程と、
第１の半導体チップ及び第２の半導体チップを前記基板の表面上に配置し、前記第１の半導体チップと前記第１の複数のランドとを電気的に接続し、前記第２の半導体チップと前記第２の複数のランドとを電気的に接続する工程と、
前記第１及び第２の半導体チップを電気的に接続した後に、前記第１の半導体チップと前記第２の半導体チップとを一括して封止する樹脂封止部を形成する工程と、
前記樹脂封止部を形成した後に、前記第１の複数のランドを介して前記第１の半導体チップに電気的試験を行い、前記第２の複数のランドを介して前記第２の半導体チップに電気的試験を行う工程と、
前記電気的試験を行った後に、前記第１の複数のランドと前記第２の複数のランドとの間の前記基板及び前記樹脂封止部に２つの切断部分を形成することで、前記基板及び前記樹脂封止部を、前記第１の半導体チップを含む部分と、前記第２の半導体チップを含む部分と、前記２つの切断部分の間の切り残し部とに分離する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記分離する工程の前に、前記第１の複数のランドと前記第２の複数のランドのそれぞれの上に、半田ボールを形成する工程を更に有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記切断部分の形成は、ダイサーによる切断によって行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージの小型化に伴い、基板裏面の全面に外部電極を格子状に配置したＢＧＡ（Ball Grid Array）タイプやＬＧＡ（Land Grid Array）タイプの半導体装置が普及してきている。
【０００３】
以下、図９〜図１７を参照して、従来の半導体装置、及び半導体装置の製造方法について説明する。
図９は従来の半導体装置の表面を示す図であり、図１０は図９に示した半導体装置の断面図であり、図１１は図９に示した半導体装置の裏面を示す図である。また、図１２は図９に示した樹脂封止部を透視した状態を示す図であり、図１３は図１２のｂ−ｂ断面図である。また、図１４は樹脂封止部の切断部分を示す図であり、図１５は半導体装置の裏面の切断部分を示す拡大図であり、図１６は切断された半導体装置の断面図であり、図１７は図１６に示した半田ボールの近傍を示す断面図である。
【０００４】
図９〜図１７において、参照符号１は半導体装置用基板、２は樹脂封止部、３は半田ボール、４は半導体チップ、５はワイヤ、６は切断部分、８はパッケージ、９はランドを示している。
【０００５】
先ず、従来の半導体装置について説明する。
図９及び図１０に示すように、基板１の表面に、複数の樹脂封止部２が形成されている。また、図１１に示すように、基板１の裏面に、各樹脂封止部２に対応して複数の半田ボール３が形成されている。詳細には、この半田ボール３は、図１７に示すように、ランド９を介して基板１裏面に形成されている。
【０００６】
また、図１２及び図１３に示すように、樹脂封止部２内には、ワイヤ５によって基板１と電気的に接続された複数の半導体チップ４が設けられている。
また、図１４〜図１６に示すように、隣り合う半導体チップ４（又はパッケージ８）の間の樹脂封止部２に、切断部分６がそれぞれ１つずつ設けられている。
【０００７】
また、図１５および図１６に示すように、半導体チップ４（又はパッケージ８）において、外部電極用の端子としての複数の半田ボール３が、例えば０．８ｍｍの等しいピッチＢで設けられている。また、隣り合うパッケージ８の最も近接する半田ボール３の間隔Ｃ（パッケージ間ピッチ）は、所望のパッケージサイズ＋切断部分６の幅である。例えば、パッケージサイズが８ｍｍ×８ｍｍで、切断部分６の幅が０．３５ｍｍである場合、パッケージ間ピッチＣは８．３５ｍｍである。
【０００８】
次に、半導体装置の製造方法について説明する。
先ず、基板１の表面に複数の半導体チップ４を搭載し、基板１と半導体チップ４とをワイヤ５を用いて電気的に接続する。
次に、複数の半導体チップ４を一括して樹脂封止して、樹脂封止部２を形成する。
そして、基板１の裏面に半田ボール搭載用ランド９を形成し、このランド９上に半田ボール３を形成する。なお、この半田ボール３の形成は、ＬＧＡの場合には不要である。
【０００９】
次に、一括してモールドされた樹脂封止部２の切断部分６をダイサーにより切断して、複数のパッケージ（半導体装置）８に個片化する。
そして、各パッケージ８の電気的試験を行う。
【００１０】
【発明が解決しようとする課題】
上述したように、個別に電気的試験を行う場合、パッケージサイズが異なる毎に、例えば、テストコンタクトピンのような試験用の治工具を準備する必要があった。このため、治工具のコストが高くなってしまう問題があった。
また、試験用の治工具を交換する時間は電気的試験を行うことができず、電気的試験を効率良く行うことができない問題、いわゆるパッケージ切替ロスが発生するという問題があった。
また、パッケージサイズがＣＳＰ（Chip Scale Package）と言われるまで小型化されると、パッケージが小さく又は軽くなりすぎてしまい、テスト時や搬送時にパッケージが脱落してしまうという問題があった。
【００１１】
上記問題を解決するには、半導体チップ４（又はパッケージ８）を個片化する前の状態、すなわち複数の半導体チップ４が基板１上に一括して樹脂封止されている状態で、且つ、複数個の半導体チップ４を同時に試験する方法が有効である。
【００１２】
しかしながら、パッケージサイズはＪＥＩＴＡ（Japan Electronics and Information Technology industries Association）等の標準化機関で定められているが、隣り合うパッケージ８の最も近接する半田ボール３の間隔（パッケージ間ピッチ）Ｃが、必ずしもパッケージ８における半田ボール３の間隔（ボールピッチ）Ｂの整数倍とはならない。よって、パッケージサイズが同じ場合でも、上記間隔Ｂや間隔Ｃが異なるたびに、テスト治工具を準備しなければならず、治工具のコストを削減することができないという問題があった。
また、パッケージサイズが異なる場合も、テスト治工具をそれぞれ準備する必要があり、治工具のコストを削減できないという問題があった。
従って、基板１裏面の端子（例えば、半田ボール）３の位置を共通化できないため、パッケージ８間の半田ボール３の間隔Ｃやパッケージサイズが異なるたびに、テスト治具を準備しなければならないという問題があった。このため、テスト治工具のコストを削減することができないという問題があった。
また、テスト治工具の交換を行わなければならないため、いわゆるパッケージ切替ロスを低減することができないという問題があった。
【００１３】
本発明は、上記従来の課題を解決するためになされたもので、半導体装置における端子位置を共通化して、半導体装置の電気的試験に用いられる治工具のコストを低減することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、表面と、裏面と、前記裏面上に形成された第１の複数のランドと、前記裏面上に形成された第２の複数のランドとを有する基板であって、前記第１の複数のランドと前記第２の複数のランドが最も近接する部分の間隔が、前記第１の複数のランドの中で互いに最も近接する部分の間隔の整数倍となっている基板を準備する工程と、
第１の半導体チップ及び第２の半導体チップを前記基板の表面上に配置し、前記第１の半導体チップと前記第１の複数のランドとを電気的に接続し、前記第２の半導体チップと前記第２の複数のランドとを電気的に接続する工程と、
前記第１及び第２の半導体チップを電気的に接続した後に、前記第１の半導体チップと前記第２の半導体チップとを一括して封止する樹脂封止部を形成する工程と、
前記樹脂封止部を形成した後に、前記第１の複数のランドを介して前記第１の半導体チップに電気的試験を行い、前記第２の複数のランドを介して前記第２の半導体チップに電気的試験を行う工程と、
前記電気的試験を行った後に、前記第１の複数のランドと前記第２の複数のランドとの間の前記基板及び前記樹脂封止部に２つの切断部分を形成することで、前記基板及び前記樹脂封止部を、前記第１の半導体チップを含む部分と、前記第２の半導体チップを含む部分と、前記２つの切断部分の間の切り残し部とに分離する工程とを有することを特徴とするものである。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００２４】
実施の形態１．
図１〜図８を参照して、本発明の実施の形態１による半導体装置用基板、及び半導体装置の製造方法について説明する。なお、本実施の形態１においては、半導体装置用基板としてＢＧＡ基板を用いた例について説明する。
図１は本発明の実施の形態１による半導体装置の表面を示す図であり、図２は図１に示した半導体装置の断面図であり、図３は図１に示した半導体装置の裏面を示す図である。また、図４は図１に示した樹脂封止部を透視した状態を示す図であり、図５は図４のａ−ａ断面図である。また、図６は樹脂封止部の切断部分を示す図であり、図７は半導体装置の裏面の切断部分を示す拡大図であり、図８は切断された半導体装置の断面図である。
【００２５】
図１〜図８において、参照符号１は半導体装置用基板（以下「基板」という。）、２は樹脂封止部、３は半田ボール（端子）、４は半導体チップ、５はワイヤ、６は切断部分、７は切り残し部分、８はパッケージ（半導体装置）、１１はテストコンタクトピンを示している。
【００２６】
先ず、本実施の形態１による半導体装置について説明する。
図１及び図２に示すように、基板１の表面に、複数の樹脂封止部２が形成されている。また、図４及び図５に示すように、樹脂封止部２内には、ワイヤ５によって基板１と電気的に接続された複数の半導体チップ４が設けられている。
【００２７】
また、図３及び図５に示すように、基板１の裏面に、樹脂封止部２内の半導体チップ４に対応して、外部電極用の端子としての複数の半田ボール３が形成されている。ここで、隣り合う半導体チップ４（又はパッケージ８）の最も近接する半田ボール３の間隔Ａが、半導体チップ４（又はパッケージ８）における半田ボール３の間隔Ｂのｎ倍（ｎは１以上の整数）となるように、半田ボール３が配置されている。例えば、パッケージサイズが０．８ｍｍ×０．８ｍｍの場合、間隔Ａが９．６ｍｍ（＝０．８ｍｍ×１２）であり、間隔Ｂが０．８ｍｍである。なお、半田ボール３は、半導体チップ４と電気的に接続されたランド（９）を介して形成されている（図１７参照）。また、ｎの値は、通常、２〜２０の範囲で設定される。言い換えれば、間隔Ａは、間隔Ｂの２〜２０倍に設定される。
また、図５に示すように、半田ボール３の間隔Ｂと同じ間隔（例えば、０．８ｍｍ）でテストコンタクトピン１１がグリッド状に配置されている。このテストコンタクトピン１１を用いて半導体装置の電気的試験が行われる（後述）。
【００２８】
また、図６〜図８に示すように、樹脂封止部２および基板１において隣り合う半導体チップ４の間に、ダイサーによって切断される２つの切断部分６がそれぞれ設けられている。この２つの切断部分６の間、すなわち半導体チップ４（又はパッケージ８）の間の部分が、切り残し部７となる。この切り残し部７は、所望のパッケージサイズに応じて、その大きさが変わる部分である。すなわち、この切り残し部７の大きさを変えることにより、所望のパッケージサイズが得られる。例えば、上記パッケージサイズの場合、切断部分６の幅が０．３５ｍｍであり、切り残し部７の幅が０．９ｍｍである。
【００２９】
次に、半導体装置の製造方法について説明する。
先ず、図４及び図５に示すように、基板１の表面に複数の半導体チップ４を搭載し、基板１と半導体チップ４とをワイヤ５を用いて電気的に接続する。
次に、複数の半導体チップ４を一括して樹脂封止して、樹脂封止部２を形成する。
【００３０】
次に、基板１の裏面に、半導体チップと電気的に接続された複数の半田ボール搭載用ランド（図１７参照）を形成する。そして、ランド上に半田ボール３を形成する。ここで、外部電極用の端子として機能するランド及び半田ボール３は、隣り合う半導体チップ４の最も近接する端子の間隔Ａが、半導体チップ４における端子の間隔Ｂのｎ倍（ｎは１以上の整数）となるように形成する。例えば、パッケージサイズが８ｍｍ×８ｍｍの場合、間隔Ａが９．６ｍｍ（０．８ｍｍ×１２）で、間隔Ｂが０．８ｍｍとなるように、ランドおよび半田ボール３を形成する。
【００３１】
次に、基板１上に複数の半導体チップ４が搭載された状態で、且つ複数の半導体チップ４の電気的試験を同時に行う。ここで、電気的試験は、図５に示すように、半田ボール３の間隔Ｂと同じ間隔（例えば０．８ｍｍ）でグリッド状に配置されたテストコンタクトピン１１を用いて行う。
【００３２】
そして、電気的試験を終了した後、ダイサーによって、樹脂封止部２および基板１に設けられた切断部分６を切断する。ここで、所望のパッケージサイズを得るため、隣り合う半導体チップ４（又はパッケージ８）間に、例えば０．９ｍｍ幅の切り残し部７が残るように、それぞれ２回切断する。これにより、パッケージ８が個片化される。
【００３３】
以上説明したように、本実施の形態１では、隣り合う半導体チップ４の最も近接する端子（ランド９、半田ボール３）の間隔Ａが、半導体チップ４における端子の間隔Ｂのｎ倍（ｎは１以上の整数）となるように、端子の位置を共通化した。このため、半導体チップ４における端子の間隔Ｂと同じ間隔でグリット状に配置したテストコンタクトピン１１を１種類準備すれば、樹脂封止部２内のパッケージサイズが変わった場合でも、同じテストコンタクトピン１１で電気的試験を行うことができる。よって、テスト治工具のコストを大幅に削減することができる。
さらに、テスト治工具の交換に要する時間、すなわちパッケージ切替ロスもなくなり、効率的に電気的試験を行うことができる。
【００３４】
また、基板状態で複数のパッケージ８（又は半導体チップ４）を同時にテストできるため、電気的試験の生産性が大幅に向上する。さらに、パッケージが小型化した場合でも、電気的試験時や搬送時におけるパッケージの脱落を防止することができる。
【００３５】
また、本実施の形態１では、パッケージ８を個片化する際に、切り残し部７を残して、樹脂封止部２および基板１を２回切断することとした。このため、上述のように、端子位置の共通化を図っても、所望のパッケージサイズの半導体装置が得られる。
【００３６】
なお、本実施の形態１では、半導体装置用基板としてＢＧＡ基板を用いた場合、すなわちＢＧＡタイプのパッケージについて説明したが、これに限られず、ＬＧＡタイプのパッケージについても適用することができる。この場合、端子としての半田ボール３を形成しなければよい。
【００３７】
【発明の効果】
本発明によれば、半導体装置における端子位置を共通化することによって、半導体装置の電気的試験に用いられる治工具のコストを低減することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１による半導体装置の表面を示す図である。
【図２】  図１に示した半導体装置用基板の断面図である。
【図３】  図１に示した半導体装置の裏面を示す図である。
【図４】  図１に示した樹脂封止部を透視した状態を示す図である。
【図５】  図４のａ−ａ断面図である。
【図６】  樹脂封止部の切断部分を示す図である。
【図７】  半導体装置の裏面の切断部分を示す拡大図である。
【図８】  切断された半導体装置の断面図である。
【図９】  従来の半導体装置の表面を示す図である。
【図１０】  図９に示した半導体装置の断面図である。
【図１１】  図９に示した半導体装置の裏面を示す図である。
【図１２】  図９に示した樹脂封止部を透視した状態を示す図である。
【図１３】  図１２のｂ−ｂ断面図である。
【図１４】  樹脂封止部の切断部分を示す図である。
【図１５】  半導体装置の裏面の切断部分を示す拡大図である。
【図１６】  切断された半導体装置の断面図である。
【図１７】  図１６に示した半田ボールの近傍を示す断面図である。
【符号の説明】
１  半導体装置用基板、  ２  樹脂封止部、  ３  半田ボール、  ４  半導体チップ、  ５  ワイヤ、  ６  切断部分、  ７  切り残し部分、  ８  パッケージ（半導体装置）、  ９  ランド、  １１  テストコンタクトピン。
【図１】
0004002143.tif 000002
【図２】
0004002143.tif 000003
【図３】
0004002143.tif 000004
【図４】
0004002143.tif 000005
【図５】
0004002143.tif 000006
【図６】
0004002143.tif 000007
【図７】
0004002143.tif 000008
【図８】
0004002143.tif 000009
【図９】
0004002143.tif 000010
【図１０】
0004002143.tif 000011
【図１１】
0004002143.tif 000012
【図１２】
0004002143.tif 000013
【図１３】
0004002143.tif 000014
【図１４】
0004002143.tif 000015
【図１５】
0004002143.tif 000016
【図１６】
0004002143.tif 000017
【図１７】
0004002143.tif 000018