(57)【特許請求の範囲】
【請求項１】
モノリシック半導体チップ内に集積された増幅回路（１０）であって、
ＤＣ信号源（２４，３０，３４）と、
バイアス入力（５４）でのバイアス信号を使用して所定の動作を行う増幅段（６０，６２）と、
ＤＣ信号を受信して、増幅段（６０，６２）のバイアス入力（５４）にバイアス信号を供給するためのバイアス／利得の制御回路（４６）と、
該増幅段（６０，６２）の利得は、外部ポート（６８）に印加された信号に依存して、バイアス／制御の回路によってバイアス信号の関数として変化し得ることと、
電源端子（２６）に増幅段（６０，６２）を接続する電源スイッチ（１８）は、バイアス信号が供給された時のみオンされるということを保証する、ＤＣ源と接続する優先制御回路（４２）と、からなり、
該増幅段（６０，６２）は１つ以上のＦＥＴ（７１，７２）を備え、バイアス／利得の制御回路（４６）は、ＤＣ信号を受信するために接続された電流電極を有するＦＥＴ（４１）を備え、
電流電極は抵抗器（４７）を介して外部ポート（６８）、および増幅段（６０，６２）のバイアス入力に接続され、外部ポートでの電圧変化を増幅段のバイアス入力に転送し、
ＤＣ信号源は更に発振器（２４）と整流機（３０）とからなり、発信器（２４）は前記増幅段（６０，６２）のＲＦ入力（２０）に接続され、ＲＦ入力を介して増幅段に供給されたＲＦ信号の周波数で発振器（２４）が動作する、
増幅回路（１０）。
【請求項２】
前記発振器（２４）はＲＦ信号の周波数で同期される請求項１に記載の増幅回路（１０）。
【請求項３】
前記発振器（２４）はＲＦ信号の搬送周波数を増幅するためのバッファとして働く請求項１に記載の増幅回路（１０）。
【請求項４】
前記発振器（２４）はバイアスされない、請求項１乃至３のうちの１つに記載の増幅回路（１０）。
【請求項５】
前記発振器（２４）をＲＦ入力（２０）に接続する整合回路を含む請求項１乃至４のうちの１つに記載の増幅回路（１０）。
【請求項６】
前記発振器（２４）が約２ＧＨｚ以上で動作する請求項１に記載の増幅回路（１０）。
【請求項７】
前記増幅段（６０，６２）は、１つ以上の通常はオンであるデプレション・モード半導体素子を含むことを特徴とする請求項１乃至６に記載の増幅回路（１０）。
【請求項８】
前記１つ以上の半導体素子がＮチャネルＦＥＴである請求項７に記載の増幅器（１０）。
【請求項９】
前記ＦＥＴがＧａＡｓＦＥＴである請求項１に記載の増幅器（１０）。
【請求項１０】
前記増幅段階（６０，６２）とＤＣ信号源とは信号集積回路（１２’）内にある１乃至９のうちの１つに記載の増幅回路（１０）。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波増幅器およびかかる増幅器の制御手段に関し、特に集積回路（ＩＣ）形態の高周波増幅器およびその制御手段に関するものである。
【０００２】
【従来の技術】
電界効果トランジスタ（ＦＥＴ）およびその他の半導体素子は、高周波増幅器として多用されている。かかる用途に適した半導体素子材料の一例をあげると、例えば、ＧａＡｓのようなＩＩＩ−Ｖ族半導体材料があるが、これに限定する意図ではない。ＦＥＴを含む様々なタイプの半導体素子は、この半導体材料またはその他の半導体材料で構成することができる。他の半導体素子の例には、ＭＥＳＦＥＴ、ＨＥＭＴ、ＰＨＥＭＴ、ＭＯＳＦＥＴ、ＪＦＥＴおよびバイポーラ素子がある。
【０００３】
ＦＥＴでは、かかる素子がデプレション・モード素子(depletion mode device) である場合が多い。即ち、バイアスが印加されていない状態で導通状態即ち「オン」状態となり、それらのコンダクタンスを制御し、オフにするためには、その制御端子にバイアスを印加しなければならない。デプレション・モード素子を線形または疑似線形増幅器として動作させる場合、特に最大ドレイン振幅(fulldrain swing)を必要とする場合、通常制御端子にバイアスを供給して適正な動作を保証する必要がある。更に別の難点は、電力供給のために所与の極性（例えば、正）の電圧を素子に印加する場合、適正な動作のために必要な制御バイアスは反対極性（例えば、負）としなければならない場合が多いことである。したがって、主回路電源とは逆の極性を有する制御端子バイアス電源を設ける必要性が頻繁に生じる。かかる増幅器の構成および動作を記載する際の説明に便宜を図るために、主回路電源を正とし、バイアス電源を負と仮定する。しかしながら、これは限定を意図するものではない。当業者は、主回路電源およびバイアス電源の極性は、採用する素子のタイプに応じて、他の選択も可能であることを認めよう。保護回路を有する電界効果型トランジスタ（ＦＥＴ）は、１９８１年６月１１日に,公開番号第５６０６９９０８号で公開された、日本特許出願番号第５４１４８２６２号に開示されている。携帯用機器に適用する際、多くの場合単一電源で動作することが望ましい。この状況で、主回路電源を正としバイアス電源を負とする場合、負バイアス電位は正電位から発生しなければならない。
【０００４】
【発明が解決しようとする課題】
従来技術では、チャージ・ポンプ・システムまたは発振器および整流器による構成を用いて負の出力を生成することによって、以前からこれを行ってきた。しかしながら、これら従来技術のチャージ・ポンプまたは発振器−整流器による電源は比較的嵩ばるため、特に増幅器自体と同じ集積回路または他のモノリシック構造体上に集積するのは困難または不可能であった。したがって、かかる高周波増幅器制御のための改良された負バイアス電源が引続き必要とされている。
【０００５】
【課題を解決するための手段】
本発明は高周波数帯に適したモノリシックＲＦ増幅回路を提供する。このＲＦ増幅回路は、チップ上に、増幅器の入力周波数の約２〜５倍以上で動作し、整流器とロー・パス・フィルタとに結合され、増幅段（例えば、ＧａＡｓＦＥＴ）のバイアス／利得入力に、バイアス／利得制御回路を介して供給されるＤＣ信号を生成することにより、安全な動作を保証するゲート可能発振器と、バイアスに応答する優先制御回路とを含む。優先制御回路は、バイアスがそのバイアス／利得入力上にあるときのみ、増幅段を電源に結合する電力スイッチを動作させることによって、増幅段を過剰電流動作から保護する。バイアス／利得制御回路への別個の外部ポートがバイアスの大きさを調節し、増幅器の利得および電力出力の調整を可能にする。発振器をオン／オフすることによって、増幅器の高速バースト・モード動作が達成される。
【０００６】
【発明の実施の形態】
図１は、本発明による集積可能高周波増幅器１２の増幅回路１０の簡略回路構成図であり、増幅回路１０は、内部バイアスおよび制御回路１４と、電源スイッチ１８に結合された増幅素子１６とを含む。破線の外枠線１２’は、単一半導体マイクロ・チップに都合良く集積することができ、集積増幅器１２を構成可能な素子を包囲する。破線の外枠線１２’内にある素子は、特に、単一マイクロ回路（ＩＣ）チップまたはモノリシック・マイクロ波集積回路（ＭＭＩＣ）内に設けるのに適しているが、これは本発明にとっては本質的なことではなく、これらを構造体(assembly)として形成することも可能である。
【０００７】
増幅回路１０はＲＦ入力２０を有し、これを通じて、通過帯域Δｆの増幅素子１６によって増幅する対象の、周波数がｆi のＲＦ信号が供給される。携帯用セルラ電話機およびその他の移動通信装置では、ｆi は典型的に０．８ないし２ＧＨｚの範囲またはそれより高い。増幅回路１０はＥＮＡＢＬＥ入力２２を有し、この入力２２は、例えば、発振器２４をオンおよびオフに切り換えるというような高周波発振器２４の動作の制御や、優先制御回路４２の制御を行う。発振器２４は、例えば、電池のような電源に結合された端子２１を通じて電力を受ける。発振器２４は、高周波数、特に、例えば、少なくともｆi の２ないし５倍の範囲にある、ｆi よりも大幅に高い周波数において動作することが望ましい。好適実施例では、０．８＜ｆi ＜２ＧＨｚであり、発振器は約３ないし４ＧＨｚまたはそれ以上で動作する。発振器２４をかかる高周波数で動作させるのが重要なのは、発振器２４、整流器３０およびロー・パス・フィルタ３４を構成するために非常に小型の素子が使用可能となるからである。更に別の利点は、発振器２４からの疑性信号(spurious signals)がキャリアｆi から離れるので、システム全体において疑性信号の濾波が容易となることである。したがって、発振器の疑性信号とｆi との相互変調生成物(intermodulationproduct)および高調波がシステムの帯域に侵入する可能性は大きく低下する。回路の構成に、集積回路形態に容易に製造でき、典型的なＩＣまたはＭＭＩＣ構造に通常見られる、物理的サイズが小さい素子を使用可能であることは重要である。この周波数範囲では、接続ワイヤ(bonding wire)は誘導性リアクタンスとして用いるのに十分なインダクタンスを有する。例えば、図２の接合ワイヤ２７は、外部に誘導性素子を全く必要とせずに、発振器２４の調整用インダクタとして作用する。また、非常に値が小さな容量が使用可能なので、少量のチップ面積を使用すれば容易に製造することができる。
また、発振器はｆi よりもかなり低い周波数でも動作が可能である。このような場合、特に、回路が構成が５ＧＨｚより高いときには、発振周波数は、要求される時点に発振器をオンおよびオフに切り替えられるように、十分高くなければならない。
【０００８】
加えて、発振器は、例えば、端子２１を適当な一致回路を介して入力２０に接続することによって入力信号にリンクされたばあい、正確に周波数ｆi で動作することも可能である。この場合、発振器はｆi に同期し、即ち、単にバッファとして作用し、入来するＲＦキャリアを増幅する。入力信号の振幅(swing) が十分に大きい場合、発振器（２４）をバイアスしないことも可能である。しかしながら、適切な動作のためには最少入力電力がピン２０に必要である。これは、発振器が自走状態にある場合（ｆｏｓｃ≠ｆi ）は必要ない。
発振器２４の出力２８は整流器３０に供給される。整流器３０は２段半波整流器であり、整流器３０の出力３２上に負電圧が現れ、例えば、端子２１の＋３．６ＶＤＣ電源から−６ＶＤＣを発生するように、ダイオードの極性を配置すると好都合である。所望の極性の電圧が出力３２に現れるのであれば、他の整流構成も使用可能である。出力３２はロー・パス・フィルタ３４に結合され、発振器２４および整流器３０からの残留高周波数信号成分はここで従来のように除去される。ロー・パス・フィルタ３４の負ＤＣ出力はノード３６に送出される。ノード３６はオプションの出力端子３８に結合され、ここに発振器２４、整流器３０およびフィルタ３４によって生成された負電圧が現われ、システム（図示せず）全体の他の部分において使用可能となる。
【０００９】
ノード３６は、優先制御回路４２の入力４０およびバイアス／利得制御回路４６の入力４４に結合されている。優先制御回路４２の出力４８は、電源スイッチ１８の制御入力５０に結合されている。バイアス／利得制御回路４６の出力５２はノード５４に結合されており、一方ノード５４は増幅素子１６の増幅段６０，６２のバイアス／利得入力５６，５８に結合されている。
【００１０】
増幅素子１６は、２つの直列結合された増幅段６０，６２から成るものとして示されているが、これは単に例示の目的のためであり、増幅素子１６はこれ以上または以下の増幅段も有することができ、更に、直列結合またはフィードバック増幅段あるいはその組み合わせを採用することもでき、集積増幅器１２の他の素子と適合性のあるいずれかの好都合なタイプのものとすることもできる。増幅素子１６の入力６４はＲＦ入力２０に結合され、増幅された形状の信号ｆi は出力６６に現れる。増幅段６０，６２は、例えばＦＥＴが使用される場合、接地されたソースまたは接地されたゲート段とすることができる。高周波増幅に有用な他の構成および素子のタイプも使用可能である。増幅段６０，６２は、単一素子または多数の素子、あるいはその組み合わせで構成することができる。バイアス／利得入力５６，５８は素子または素子群７１，７２（図２）の適切な入力端子に結合され、電源スイッチ１８を介して電源に結合されたときに、増幅素子１６が過剰な電流を搬送するのを防止する。
【００１１】
優先制御回路４２の機能は、電力スイッチ１８が閉じないことによって、バイアス／利得制御回路４６がバイアスを増幅段６０，６２のバイアス／利得入力５６，５８に印加した後まで増幅素子１６を電池Ｖｂに結合し、かかるバイアスが除去される前に電源スイッチ１８を開くのを保証することである。これによって、制御されない（例えば、無バイアス）動作に伴う電気的および熱的応力から、増幅段６０，６２を確実に保護する。これは多数の方法によって達成可能であり、例えば（図２参照）、論理機能を２つのＦＥＴで実現し、適切な負バイアスがノード３６にあり、ＥＮＡＢＬＥ端子２２が正のときにのみ、出力信号を電力スイッチ１８に供給する。こうして、増幅素子１６が過剰な電流を搬送するのを防止する。
【００１２】
電源スイッチ１８は、端子２６に現れる電源Ｖｂを増幅素子１６に結合および切断可能な素子であれば、いずれかの好都合な種類のものとすることができる。電源スイッチ１８は、その機能が増幅素子１６に対して電源電位の印加および除去を行うことであるので、非常に速い素子とする必要はない。これは、増幅される周波数ｆi では動作しないが、通常、ＥＮＡＢＬＥ入力２２に供給される信号によって増幅器１２がオンおよびオフされるレートに対応する、かなり遅いレートで動作する。増幅素子１６がＮ−チャネル・デプレション・モードＦＥＴで形成される場合、電源スイッチ１８は、例えばＰＭＯＳ素子のようなＰ−チャネルＦＥＴとすると好都合であるが、例えば、ＰＮＰバイポーラやＮ−チャネルの通常はオフであるデプレションＭＥＳＦＥＴ(N-channel normally-OFF-depletion MESFET) のような他の種類の素子も使用可能である。増幅器１２を製造するために使用するＩＣ製造技術が、同一構造内または同一構造上に逆のタイプの素子（例えば、Ｐ−ｃおよびＮ−チャネル、またはＰＮＰおよびＮＰＮ、あるいはその組み合わせ等）の製造を可能とする場合、電源スイッチ１８も増幅器１２内に集積可能であるが、これは必須ではない。
【００１３】
超高周波発振器２４を利用する本発明の他の利点は、ＥＮＡＢＬＥ入力２２における信号変化が、増幅器１２の出力に非常に速い変化として生じることであるが、その理由は、ＥＮＡＢＬＥ入力２２から適切な信号を除去することによって発振器２４を遮断する効果が優先制御回路４２に反映され、それによって電源スイッチ１８がオフするまでに、発振器２４の数サイクルを要するに過ぎないからである。例えば、本発明の増幅器１２は、１００ｋＨｚのチャージ・ポンプを採用してその負バイアス電圧を発生する典型的な従来技術の増幅器の２００ミリ秒と比較して、１マイクロ秒未満の内にオンまたはオフすることができる。これは、非常に短いバースト送信の間だけＲＦ電力増幅器をオンにし、残りの時間はオフにすることによって電力を保存することが望ましい、携帯用通信システムにおいては大きな利点である。従来技術のかなり遅いリアクティング・システム(reactingsystem)では、ターン・オン、ターン・オフがかなり長く、この期間に更に大量の電力が浪費されることになる。
【００１４】
１００ｋＨｚのチャージ・ポンプを用いる従来技術の技法と比較して、超高周波発振器２４（即ち、２ないし５ｘｆi 、例えば、＞３ＧＨｚ、好ましくは約４ＧＨｚ以上）を利用する本発明の更に別の利点は、線３２上のＤＣ電位に残留するリップル(ripple)が小さく、比較的容易に除去可能なことである。また、多少残っても、増幅素子１６において生成される変調生成物(modulation products) は、ｆi からは十分遠いので、増幅素子１６の通過帯以内には入らない。したがって、電気的に非常にきれいな出力が増幅器１２によって得られる。
ｆｏｓｃ＝ｆi の場合、ＲＦキャリア自体が負電圧発生に用いられるので、スプール(spur)が全く発生しないため、状況はより単純となる。
【００１５】
したがって、ｆｏｓｃの選択は次の点に関連付けられる。即ち、増幅器の入力電力（ピン２０における）が一定または少なくとも所与の最少値より大きい場合、ｆｏｓｃ＝ｆi を使用するとスプールのない解決策を得ることができる。一方、入力電力が広い範囲にわたって変動する場合（エンベロープが一定でない線形変調について）、ｆｏｓｃ≠ｆi を選択し、発振器を自走状態とする。
バイアス／利得制御回路４６の機能は、例えば、ノード３６に現れる生のＤＣ電圧(raw DC voltage)を取り込み、増幅段６０，６２のＦＥＴのスレシホルド変動を補償し、これを増幅素子１６の入力５６，５８に印加することである。例えば、バイアス／利得制御回路４６は、端子６８に印加される制御信号（例えば、０ないし＋２．７ボルト）が、ノード５４に印加されるバイアスを変動させ、増幅器６０，６２の動作点を、例えば、約−５ないし−２．３ボルトの範囲に設定し、それらの利得および動作、したがってそれらの電力出力を制御することができる。
【００１６】
これは、基地局において測定される携帯装置の信号強度に応じて携帯装置のＲＦ出力電力を監視し調節する、セルラ無線機に適用する場合に重要である。これによって、携帯装置における電力保存および隣接するセルとの干渉の減少が図られる。バイアス／利得制御回路４６を実施する好適な手段を図２に示す。この図では、整流器３０からの負ＤＣ電圧がノード３６に現れる場合のみデプレション型ＦＥＴ４１が電流源として動作し、ＦＥＴ４１および抵抗４７は外部ポート６８に印加された電圧変動を、増幅段６０，６２のバイアス入力であるノード５４に線形に入力する。
【００１７】
図２の好適実施例において、トランジスタ４１，７０，７２，７２はデプレション型ＦＥＴであり、トランジスタ８０，８１はエンハンスメント型ＦＥＴであり、図示するその他の素子は従来の記号で表現されている。破線の外枠１２’は、モノリシック半導体チップ内に都合良く集積される増幅器１２の素子を示し、破線の外枠１２”は、素子パッケージに実装した後の増幅器１２を示す。
【００１８】
更に、他の構成を用いて同一結果を得ることも可能である。例えば、限定を意図するのではないが、バイアス／利得制御回路４６および優先制御回路４２の間にオプションの線５５（図１において破線で示す）を設けると、優先制御回路４２がノード５２に現れる電圧を直接測定可能となる。
【００１９】
以上本発明について説明したが、本発明は、容易に集積可能であり、超小型に作ることができ、これまで得られたものよりも大幅に高速な応答時間を与え、デプレション・モード素子に本質的な保護を設けて過剰負荷を防止し、負バイアスの供給に起因する疑性変調が殆どない出力を供給し、外部素子を殆ど必要とせず、可変電力動作を可能にし、バースト・モード通信を採用する通信システムにおいて全体的な電力消費の減少を可能にする、ＲＦ増幅器ならびにバイアスおよび制御回路を提供することは、当業者には明白であろう。
【図面の簡単な説明】
【図１】本発明による、内部バイアスおよび制御回路を有する高周波増幅器の回路構成図。
【図２】図１の増幅器を更に詳細に示す図。
【符号の説明】
１０    増幅回路
１２    集積可能高周波増幅器
１４    内部バイアスおよび制御回路
１６    増幅素子
１８    電源スイッチ
２０    ＲＦ入力
２２    ＥＮＡＢＬＥ入力
２４    高周波発振器
２７    接合ワイヤ
３０    整流器
３４    ロー・パス・フィルタ
４１，７０，７２，７２    トランジスタ
４２    優先制御回路
４６    バイアス／利得制御回路
５０    制御入力
５６，５８    バイアス／利得入力
６０，６２    増幅段
８０，８１    トランジスタ
【図１】
0003901780.tif 000002
【図２】
0003901780.tif 000003