(57)【特許請求の範囲】
【請求項１】
入力映像信号の輝度レベルの分布頻度を算出してヒストグラムを生成し、第１のヒストグラムとして出力するヒストグラム生成手段と、
前記第１のヒストグラムと外部より設定可能な第１のリミットレベルとを入力し、前記第１のヒストグラムの頻度を前記第１のリミットレベル以下に制限することにより第２のヒストグラムを生成する第１のリミット手段と、
前記第１のヒストグラムから前記第２のヒストグラムの差分を算出し、前記差分の平均差を前記第２のヒストグラムに加算するヒストグラム補正手段とから構成されることを特徴とするヒストグラム演算装置。
【請求項２】
前記ヒストグラム演算装置は、さらに、
前記入力映像信号の輝度レベルの最大値及び最小値を検出する検出回路と、
前記検出回路により検出された最大値と最小値の差分を求める減算器と、
前記減算器の前記差分に応じて、前記第１のリミット手段における前記第１のリミットレベルを可変にすることを特徴とする請求項１記載のヒストグラム演算装置。
【請求項３】
前記第１のリミットレベルは、前記減算器における前記差分が所定値以上の場合には、予め定められた前記第１のリミットレベルを基準値よりも高く設定し、前記差分が所定値以下の場合には、予め定められた前記第１のリミットレベルを基準値よりも低く設定することを特徴とする請求項２記載のヒストグラム演算装置。
【発明の詳細な説明】
技術分野
本発明は映像信号のヒストグラム演算装置に関するものである。
背景技術
従来のテレビジョン信号のヒストグラムを応用した画質補正回路としては、例えば、特開平５−６６７５１号公報に記載されたものが知られている。図１２は従来の画質補正回路のブロック構成図を示す。
従来の画質補正回路は、入力された映像信号のフィールド毎のヒストグラムを生成し、生成されたヒストグラムから累積ヒストグラムを求める累積ヒストグラム回路８１と、累積ヒストグラム回路８１の出力に第１の定数を乗算する第１の乗算回路８２と、第１の乗算回路８２の出力を全サンプル数で除算する正規化回路８３と、正規化回路８３の出力と入力された映像信号を用い画素毎の補正値を出力する補正回路８４と、補正回路８４の出力に第２の定数を乗算する第２の乗算回路８５と、第２の乗算回路８５の出力を入力された映像信号に加算する加算回路８６を備えた画質補正回路となっており、生成されたヒストグラムの形に応じて、ヒストグラムの中で最も頻度が集中した映像信号の明るさの範囲を実際よりも広げることで、見かけ上のコントラストを改善するような画質補正をかける。
しかしながら従来の画質補正回路では、入力映像信号から生成されたヒストグラムをそのまま用いるため、入力映像信号が或る特定のレベル付近に集中した場合には生成されたヒストグラムに偏りが生じるため、累積ヒストグラムにおいてその特定レベル付近の傾斜が急となり、場合によってはノイズが強調されるか或いは補正後の画像が不自然になってしまうという過補正状態になる問題があった。
発明の開示
本発明の映像信号のヒストグラム演算装置は、入力映像信号が或る特定のレベルに集中した場合に、入力映像信号のヒストグラムをその集中度合に応じた制限値で制限して、ヒストグラムの頻度が平均化するよう補正した補正ヒストグラムを生成し、後段の画質補正回路での過補正を防止する。
入力映像信号のヒストグラムを生成するヒストグラム生成回路と、ヒストグラム生成回路により生成されたヒストグラムと外部より設定可能な第１のリミットレベルとを入力し、ヒストグラムの頻度を第１のリミットレベル以下に制限し、制限されたヒストグラムを出力する第１のリミット回路と、第１のリミット回路が出力する映像信号の全サンプル数を計算する第１の総和回路と、入力映像信号の全サンプル数を計算する第２の総和回路と、第２の総和回路の出力から第１の総和回路の出力を減算する第１の減算回路と、および第１のリミット回路の出力と第１の減算回路の出力とを入力し、ヒストグラムを補正する補正ヒストグラム生成回路と、から構成されるヒストグラム演算装置である。
【図面の簡単な説明】
図１は本発明の実施形態１における映像信号のヒストグラム演算装置のブロック構成図、
図２は本発明の実施形態２における映像信号のヒストグラム演算装置のブロック構成図、
図３本発明の実施形態３における映像信号のヒストグラム演算装置のブロック構成図、
図４本発明の実施形態４における映像信号のヒストグラム演算装置のブロック構成図、
図５は本発明の実施形態５における映像信号のヒストグラム演算装置のブロック構成図、
図６本発明の実施形態６における映像信号のヒストグラム演算装置のブロック構成図、
図７Ａは本発明の実施形態１〜６における補正前の映像信号のヒストグラム図、
図７Ｂは本発明の実施形態１〜６における補正後の映像信号のヒストグラム図、
図８は本発明の実施形態３の動作を説明するための一連のグラフ、
図９は本発明の実施形態４の動作を説明するための一連のグラフ、
図１０は本発明の実施形態５の動作を説明するための一連のグラフ、
図１１は本発明の実施形態６の動作を説明するための一連のグラフ、
図１２は従来の映像信号のヒストグラムを応用した画質補正回路のブロック構成図。
発明を実施するための最良の形態
第１の実施形態
図１は本発明の実施形態１における映像信号のヒストグラム演算装置のブロック構成図を示す。
図１において、ヒストグラム生成回路１は検出パルスと映像信号とを入力し、検出パルス入力時にそれぞれの映像信号のレベルがヒストグラムのどの区間に属するかを判断することにより、入力映像信号のヒストグラムを生成する。ここで、検出パルスとは、外部から入力されるタイミング信号であり、１フィールド期間または１フレーム期間の内、ヒストグラムを生成するためのサンプルとなる映像信号が入力される期間を示すパルス信号である。以下、ヒストグラム生成回路１により生成されたヒストグラムを生のヒストグラムと呼ぶ。
第１のリミッタ２は、外部より任意に設定可能な第１のリミットレベルＬ1とヒストグラム生成回路１の出力を入力し、生のヒストグラムを第１のリミットレベルＬ1に制限する。すなわちヒストグラム生成回路１の出力が第１のリミットレベルＬ1より大の場合には第１のリミットレベルＬ1を出力し、第１のリミットレベルＬ1より小か等しい場合にはヒストグラム生成回路１の出力をそのまま出力する。このようにして第１のリミッタ２は第１のリミットレベルＬ1で制限されたヒストグラムを出力する。以下、この第１のリミットレベルＬ1で制限されたヒストグラムを制限ヒストグラムと呼ぶ。
第１の総和回路３は第１のリミッタ２の出力と検出パルスを入力し、検出パルスを入力している期間に第１のリミッタ２の出力を累積加算する。第２の総和回路１１はヒストグラム生成回路１の出力と検出パルスを入力し、検出パルスを入力している期間にヒストグラム生成回路１の出力を累積加算し、ヒストグラム生成回路１で生成されたヒストグラムの全サンプル数を計算する。減算器４は第２の総和回路１１の出力から第１の総和回路３の出力を減算する。補正ヒストグラム生成回路５は第１のリミッタ２の出力と第１の減算器４の出力を入力し、第１の減算器４の出力をもとに制限ヒストグラムから補正ヒストグラムを生成する。
第１の総和回路３と、減算器４と、第２の総和回路１１と、補正ヒストグラム生成回路５とから、生のヒストグラムの全サンプル数と前記制限ヒストグラムの全サンプル数との差に応じて、生のヒストグラムを平均化するように補正するヒストグラム補正手段が構成されている。
以上のように構成された映像信号のヒストグラム演算装置について以下その動作説明を行う。まず、図１におけるヒストグラム生成回路１は、検出パルスの入力期間に入力映像信号のヒストグラムを生成する。第１のリミッタ２は、ヒストグラム生成回路１の出力を入力し、外部より任意に設定可能な第１のリミットレベルＬ1でヒストグラム生成回路１の出力を第１のリミットレベルＬ1に制限する。図７Ａは、この様子を表す。
図７Ａは入力映像信号のヒストグラムを表し、横軸は入力映像信号の映像信号レベルＳ、縦軸は度数Ｆを表し、Ｌ1は外部より任意に設定可能な第１のリミットレベルである。図７Ａに例示されたヒストグラムは、特定の信号レベルに映像信号が集中した映像の場合のものを表している。そこで、第１のリミッタ２は図７Ａの斜線の部分を第１のリミットレベルＬ1でリミットし、斜線部分以外の制限ヒストグラムを第１の総和回路３へ出力する。
第１の総和回路３は、第１のリミッタ２の出力と検出パルスを入力し、検出パルスＯＮの期間に第１のリミッタ２の出力の映像信号の全サンプル数を計算する。第２の総和回路１１はヒストグラム生成回路１の出力と検出パルスを入力し、検出パルスの入力期間にヒストグラム生成回路１の出力の映像信号の全サンプル数を計算する。第１の減算器４は第２の総和回路１１の出力から第１の総和回路３の出力を減算する。第１の減算器４の出力により入力映像信号の映像信号レベルの分布が集中しているか分散しているかがわかる。
もし第１の減算器４の出力が小さければ入力映像信号が黒から白まで分布が広がっていることが分かるし、もし第１の減算器４の出力が大きければ映像信号のレベル分布が集中していることが分かる。映像信号のレベル分布が集中している様子は図７Ａのグラフで示されている。
次に、補正ヒストグラム生成回路５は、第１のリミッタ２の出力と第１の減算器４の出力を入力し、補正ヒストグラムを生成する。この補正ヒストグラムは図７Ｂに示される。すなわち補正ヒストグラム生成回路５は、図７Ａの斜線部の削除された部分を、図７Ａの残された制限ヒストグラムに均等に加えることにより、図７Ｂのヒストグラムを得る。すなわち図７Ｂの斜線部の面積は図７Ａの斜線部の面積と等しい。このように補正することにより映像信号のレベル分布が集中するほど第１の減算器４の出力が大きくなるため、補正ヒストグラムはより平均化された形状になる。
以上のように本実施形態のヒストグラム演算装置は、一度生成されたヒストグラムを、入力映像信号の或る特定のレベルへの集中具合に応じて補正することで、平均化されたヒストグラムを生成することが出来る。そして、後段の画質補正回路（図示せず）は、この平均化されたヒストグラムを入力して、そのヒストグラムを累積し、累積ヒストグラムを生成し、累積ヒストグラムに基づいて、入力映像信号対出力映像信号の特性を補正し、ヒストグラムの中で最も頻度が集中した映像信号の明るさの範囲を実際よりも広げることで、テレビ本体の性能に頼ることなく見かけ上のコントラストを改善することが出来る。このようにして本発明は、従来課題であった入力映像信号が或る特定のレベルに集中した場合に、生成されたヒストグラムに偏りが生じるため後段の画質補正回路によって、ノイズが強調されるか或いは補正後の画像が不自然になってしまうという過補正状態になる問題を解決することが出来る。
第２の実施形態
図２は本発明の実施形態２における映像信号のヒストグラム演算装置のブロック構成図を示す。
図２において、実施形態１と構成が異なる点は、第２の総和回路１１に代わって検出パルスを入力し、映像信号の総サンプル数を計算するインクリメンタルアダー２１を加えた構成である。他の構成および動作については実施形態１と同様なので説明を省略する。
以上のように構成された映像信号のヒストグラム演算装置について以下その構成と動作説明を行う。インクリメンタルアダー２１は検出パルスを入力し、検出パルスの入力期間に図示されないクロック信号を計算することで、映像信号の総サンプル数を計算する。第１の減算器４はインクリメンタルアダー２１の出力から第１の総和回路３の出力を減算する。
補正ヒストグラム生成回路５は、実施形態１と同様にして、図７Ａの斜線部分の総サンプル数を、図７Ａの残された制限ヒストグラムに均等に加える。
以上のように本実施形態のヒストグラム演算装置は、実施形態１と同様の効果がある。
第３の実施形態
図３は本発明の実施形態３における映像信号のヒストグラム演算装置のブロック構成図を示す。
図３において、実施形態２と構成が異なる点は、検出パルスの入力期間に映像信号の最大値を検出する最大値検出回路３１と、検出パルスの入力期間に映像信号の最小値を検出する最小値検出回路３２と、最大値検出回路３１の出力から最小値検出回路３２の出力を減算する第２の減算器３３と、外部より任意に設定可能なオフセット調整値Ｌ0。から第２の減算器３３の出力を減算する第３の減算器３４と、第３の減算器３４の減算値が負になった場合にゼロを出力し、その他の場合には減算値をそのまま出力する第１のゼロリミッタ３５と、第１のゼロリミッタ３５の出力に外部より任意に設定可能なゲインを乗算する第１の乗算器３６と、外部より任意に設定可能な第２のリミットレベルＬ2から第１の乗算器３６の出力を減算する第４の減算器３７と、第４の減算器３７の減算値が負になった場合にゼロを出力し、その他の場合には減算値をそのまま第１のリミッタ２へ出力する第２のゼロリミッタ３８とを備えた構成（further comprising）である。他の構成と動作については実施形態２と同様なので説明を省略する。
以上のように構成された映像信号のヒストグラム演算装置について以下その動作説明を行う。
図３における最大値検出回路３１は検出パルスの入力期間に映像信号の最大値を検出する。最小値検出回路３２は検出パルスの入力期間に映像信号の最小値を検出する。第２の減算器３３は最大値検出回路３１の出力から最小値検出回路３２の出力を減算し、その減算値Ｘを第３の減算器３４へ出力する。すなわち第２の減算器３３の出力値Ｘは入力映像信号の最大値と最小値との差である。検出された最大値および最小値は、検出パルスの入力期間毎に更新される。すなわち、任意の１フィールド期間に使用される最大値および最小値は、例えばその前の１フィールド期間に検出された値である。図８は本発明の実施例のリミットレベルの生成順序を説明するための図で、横軸Ｘは第２の減算器３３の出力である減算値を表し、縦軸Ｙは第２の減算器３３の出力１００、第３の減算器３４の出力１３４、第１のゼロリミッタ３５の出力１３５、第１の乗算器３６の出力１３６、第４の減算器３７の出力１３７、および第２のゼロリミッタ３８の出力１３８の大きさを表す。
第２の減算器３３の出力により入力映像信号の分散状況をある程度推測出来る。すなわち第２の減算器３３の出力１００が大きい場合は入力映像信号が白から黒まで広く分布している可能性があることが分かるし、第２の減算器３３の出力１００が小さい場合は映像信号のレベル分布がある映像信号レベルに集中していることが分かる。
本実施例では、第２の減算器３３の出力により入力映像信号の分布状況かなり推測できると考えられる。
第３の減算器３４は外部より任意に設定可能なオフセット調整値Ｌ0から第２の減算器３３の出力値１００を減算し、図８の波線１３４で示される減算値を出力する。
第１のゼロリミッタ３５は第３の減算器３４の出力値１３４が負になったときに第３の減算器３４の出力値１３４としてゼロを出力し、その他の場合は第３の減算器３４の出力値１３４をそのまま出力する。したがって第１のゼロリミッタ３５の出力値は図８の破線１３５のように、波線１３４と横軸上の波線とで示される。
第１の乗算器３６は第１のゼロリミッタ３５の出力値１３５に外部より任意に設定可能なゲインを乗算する。この乗算により第１の乗算器３６の出力値は図８の破線１３６のようになる。
第４の減算器３７は外部より任意に設定可能な第２のリミットレベルＬ2から第１の乗算器３６の出力値１３６を減算する。
第２のゼロリミッタ３８は、第４の減算器３７の出力値が負になったときにはゼロを出力し、その他の場合は第４の減算器３７の出力値をそのまま出力する。したがって第２のゼロリミッタ３８の出力値は図８の実線１３８のようになる。
以上のようにして得られた第２のゼロリミッタ３８の出力値１３８は第１のリミッタ２へ入力される。すなわち以上の演算により生成された第２のゼロリミッタ３８の出力値１３８が、実施形態２における第１のリミットレベルＬ1として用いられることになる。
第１のリミッタ２は、第２のゼロリミッタ３８の出力値１３８とヒストグラム生成回路１の出力値を入力する。
実施形態２で詳細に述べたような動作により図７Ｂの斜線で示す様に、第１の減算器４の出力を第１のリミッタ２の出力の全範囲に均等に加え、ヒストグラムを平均化する。
以上述べたように、本実施形態では第２のゼロリミッタ３８の出力値１３８が、実施形態２における第１のリミットレベルＬ1として用いられる。図８の実線１３８のように入力映像信号の最大値と最小値との差が小であれば第１のリミットレベルＬ1はゼロであり、入力映像信号の最大値と最小値との差が大であればリミットレベルＬ1はリミットレベルＬ2と等しくなる。入力映像信号の最大値と最小値との差がこれらの中間であればリミットレベルＬ1はリミットレベルＬ2とゼロとの間の値をとる。
すなわち映像信号のレベル分布がある映像信号レベルに集中している場合には、入力映像信号の最大値と最小値との差は小であるから、第１のリミットレベルＬ1は図８の実線１３８のようにゼロとなり、補正ヒストグラム生成回路５の出力は、図７Ｂのように平均化された形状になる。逆に映像信号のレベルが白から黒まで広く分布している場合には、入力映像信号の最大値と最小値との差Ｘは大であるから、第１のリミットレベルＬ1は第２のリミットレベルＬ2と等しくなり、補正ヒストグラム生成回路５の出力は、ヒストグラム生成回路１の出力と同じかほとんど同じとなる。以上のように本実施形態によれば、入力映像信号の最大値と最小値との差に応じて、最適の補正ヒストグラムを生成することができる。
第４の実施形態
図４は本発明の実施形態４における映像信号のヒストグラム演算装置のブロック構成図を示す。
図４において、実施形態３と構成が異なる点は、図３における第１のゼロリミッタ３５、第１の乗算器３６、第４の減算器３７、および第２のゼロリミッタ３８に代えて、図４では第２の乗算器４１、第２のリミッタ４２、第５の減算器４３、および第３のリミッタ４４で構成する点である。その他の構成は実施形態３と同じであるから構成と動作の説明を省略する。
第２の乗算器４１は図９の波線１３１で示される第３の減算器３４の出力１３４と外部より任意に設定可能なゲインとを乗算する。第２の乗算器４１の出力は図９の破線１４１のようになる。
第２のリミッタ４２は第２の乗算器４１の出力１４１と外部より任意に設定可能な第２のリミットレベルＬ2とを入力し、第２の乗算器４１の出力が第２のリミットレベルＬ2より大の場合には第２のリミットレベルＬ2を出力し、第２の乗算器４１の出力が第２のリミットレベルＬ2より小か等しい場合には第２の乗算器４１の出力をそのまま出力する。第２のリミッタ４２の出力値は図９の破線１４２のようになる。
第５の減算器４３は、第２のリミットレベルＬ2から第２のリミッタ４２の出力値１４２を減算し、その減算値を第３のリミッタ４４へ出力する。第５の減算器４３の出力値は図９の破線１４３のようになる。
第３のリミッタ４４は第５の減算器４３の出力１４３と第２のリミットレベルＬ2とを入力し、第５の減算器４３の出力１４３が第２のリミットレベルＬ2より大の場合には第２のリミットレベルＬ2を出力し、第５の減算器４３の出力１４３が第２のリミットレベルＬ2より大きくない場合には第５の減算器４３の出力１４３をそのまま出力する。第３のリミッタ４４の出力値は図９の実線１４４のようになる。
第１のリミッタ２は、第３のリミッタ４４の出力値１４４とヒストグラム生成回路１の出力値とを入力する。
以上述べたように、本実施形態では実施形態３で述べたのと同様の効果があり、入力映像信号の最大値と最小値との差に応じて、最適の補正ヒストグラムを生成することができる。
第５の実施例
図５は本発明の実施形態５における映像信号のヒストグラム演算装置のブロック構成図を示す。
図５において、実施形態３と構成が異なる点は、図３における第３の減算器３４、第１のゼロリミッタ３５、第１の乗算器３６、第４の減算器３７、および第２のゼロリミッタ３８に代えて、図５では第６の減算器５１、第３のゼロリミッタ５２、第３の乗算器５３、および最小値回路（ＭＩＮ）５４で構成する点である。その他の構成は実施形態３と同じであるから構成と動作の説明を省略する。
第６の減算器５１は第２の減算器３３の出力１００から外部より任意に設定可能なオフセット調整値Ｌ0を減算する。
第３のゼロリミッタ５２は第６の減算器５１の出力値が負になったときにはゼロを出力し、その他の場合は第６の減算器５１の出力値をそのまま出力する。第３のゼロリミッタ５２の出力は図１０の破線１５２のようになる。
第３の乗算器５３は第３のゼロリミッタ５２の出力１５２と外部より任意に設定可能なゲインとを乗算する。第３の乗算器５３の出力は図１０の破線１５３のようになる。
最小値回路（ＭＩＮ）５４は第３の乗算器５３の出力１５３と外部より任意に設定可能なリミットレベルＬ2とを入力し、小さい方の入力を選択する。最小値回路（ＭＩＮ）５４の出力は図１０の破線１５４のようになる。
第１のリミッタ２は、最小値回路（ＭＩＮ）５４の出力値１５４とヒストグラム生成回路１の出力値とを入力する。
以上述べたように、本実施形態では実施形態３で述べたのと同様の効果があり、入力映像信号の最大値と最小値との差に応じて、最適の補正ヒストグラムを生成することができる。
第６の実施例
図６は本発明の実施形態６における映像信号のヒストグラム演算装置のブロック構成図を示す。
図６において、実施形態３と構成が異なる点は、図３における，第１のゼロリミッタ３５、第１の乗算器３６、第４の減算器３７、および第２のゼロリミッタ３８に代えて、図６では第４の乗算器６１、第７の減算器６２、第４のゼロリミッタ６３、および第４のリミッタ６４で構成する点である。本実施形態が実施形態３と異なる点についてのみ構成と動作を述べ、その他の構成と動作の説明を省略する。
第４の乗算器６１は第２の減算器３３の出力１００と外部より任意に設定可能なゲインとを乗算する。第４の乗算器６１の出力は図１１の破線１６１のようになる。
第７の減算器６２は第４の乗算器６１の出力１６１から外部より任意に設定可能なオフセット調整値Ｌ0を減算する。第７の減算器６２の出力値は図１１の破線１６２のようになる。
第４のゼロリミッタ６３は第７の減算器６２の出力値１６２が負になったときに第７の減算器６２の出力値１６２をゼロを出力し、その他の場合は第７の減算器６２の出力値１６２をそのまま出力する。
第４のリミッタ６４は、第４のゼロリミッタ６３の出力と外部より任意に設定可能な第２のリミットレベルＬ2とを入力し、小さい方を出力する出力する。第４のリミッタ６４の出力値は図１１の実線１６４のようになる。
第１のリミッタ２は、第４のリミッタ６４の出力値１６４とヒストグラム生成回路１の出力値とを入力する。
以上述べたように、本実施形態では実施形態３で述べたのと同様の効果があり、入力映像信号の最大値と最小値との差に応じて、最適の補正ヒストグラムを生成することができる。
産業上の利用の可能性
以上のように本発明のヒストグラム演算装置は、一度生成されたヒストグラムを入力映像信号の或る特定のレベルへの集中具合に応じて補正し、ヒストグラムを平均化することが出来る。テレビジョン受像機や表示装置等で使用されるヒストグラム演算装置において、入力映像信号が或る特定のレベルに集中した場合に、後段でそのヒストグラムを利用する画質補正ブロックが映像信号を過補正することを防ぐことが出来る。
なお以上の実施形態３〜６では入力映像信号の最大値と最小値との差に応じて、最適の補正ヒストグラムを生成する実施形態を述べたが、減算器、乗算器、リミッタ、ゼロリミッタ、最小値回路等を組み合わせることにより、実施形態以外にも多数の回路構成によって実現可能である。したがって本発明の真の精神および範囲内に存在する変形例は、すべて特許請求の範囲に含まれるものである。
【図１】
0004027433.tif 000002
【図２】
0004027433.tif 000003
【図３】
0004027433.tif 000004
【図４】
0004027433.tif 000005
【図５】
0004027433.tif 000006
【図６】
0004027433.tif 000007
【図７Ａ】
0004027433.tif 000008
【図７Ｂ】
0004027433.tif 000009
【図８】
0004027433.tif 000010
【図９】
0004027433.tif 000011
【図１０】
0004027433.tif 000012
【図１１】
0004027433.tif 000013
【図１２】
0004027433.tif 000014
0004027433.tif 000015
0004027433.tif 000016