(57)【特許請求の範囲】
【請求項１】
ＯＦＤＭ方式で変調されたデータを与えられて、与えられたデータにフーリエ変換、周波数デインタリーブ、時間デインタリーブ、デマッピング、ビットデインタリーブ、およびビタビ復号を含む復調処理を施すＯＦＤＭ復調装置において、
与えられたデータをフーリエ変換し、フーリエ変換したデータをそのＩ軸データおよびＱ軸データからデマッピングして、デマッピングしたデータに周波数デインタリーブ、時間デインタリーブ、ビットデインタリーブ、およびビタビ復号の処理を順に施し、
デマッピングに際して各データに値の確からしさを示す情報を付加することを特徴とするＯＦＤＭ復調装置。
【請求項２】
ＯＦＤＭ方式で変調されたデータを与えられて、与えられたデータにフーリエ変換、周波数デインタリーブ、時間デインタリーブ、デマッピング、ビットデインタリーブ、およびビタビ復号を含む復調処理を施すＯＦＤＭ復調装置において、
与えられたデータをフーリエ変換し、フーリエ変換したデータを周波数デインタリーブし、周波数デインタリーブしたデータをそのＩ軸データおよびＱ軸データからデマッピングして、デマッピングしたデータに時間デインタリーブ、ビットデインタリーブ、およびビタビ復号の処理を順に施し、
デマッピングに際して各データに値の確からしさを示す情報を付加することを特徴とするＯＦＤＭ復調装置。
【請求項３】
デマッピングに際して、Ｉ軸データおよびＱ軸データが示す点に近い格子点の値をデマッピングしたデータの値とし、その格子点からＩ軸データおよびＱ軸データが示す点までのＩ軸方向の距離およびＱ軸方向の距離を値の確からしさを示す情報とすることを特徴とする請求項１又は２に記載のＯＦＤＭ復調装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、地上デジタル放送等で用いられるＯＦＤＭ方式の復調装置に関する。
【０００２】
【従来の技術】
近年、映像信号または音声信号を伝送するシステムのために、高品質な伝送や周波数利用効率の向上に優れた変調方式として、ＯＦＤＭ（直交周波数分割多重、Orthogonal Frequency Division Multiplexing）方式が提案されている。ＯＦＤＭ方式は、１チャンネルの帯域内に多数のサブキャリアを立てる変調方式である。
【０００３】
ＯＦＤＭ方式の送信では以下の処理を行う。まず、例えばテレビジョン信号等のアナログの信号をデジタル信号に変換し、ＭＰＥＧ（Moving Picture Experts Group）方式で圧縮する。次いで、このデータ信号に、ノイズ等の伝送路におけるエラー発生原因を分散させるために、バイトインタリーブおよびビットインタリーブの処理を施し、ＱＰＳＫ（Quadrature Phase Shift Keying）、１６ＱＡＭ（Quadrature Amplitude Modulation）、６４ＱＡＭ等の変調方式に応じたマッピングを行う。さらに、フェージング、信号の欠落等の伝送路におけるエラー発生原因を分散させるために、時間インタリーブおよび周波数インタリーブの処理を施し、ＩＦＦＴ（逆高速フーリエ変換）を行って、直交変調後、ＲＦ周波数に周波数変換して送出する。
【０００４】
ＯＦＤＭ方式で変調されたデータ信号は、送信と全く逆の処理で復調される。従来のＯＦＤＭ方式の受信機の構成を図８に示す。チューナ１１は、アンテナ（不図示）で捉えられたＲＦ信号を与えられ、指定されたチャンネルの周波数をダウンコンバートして、ベースバンド信号とする。アナログ／デジタル変換回路１２は、アナログ信号をデジタル信号に変換するとともに、ヒルベルト変換等を用いてＩ軸（実数）データとＱ軸（虚数）データを生成する。
【０００５】
ＦＦＴ（高速フーリエ変換）回路１３は、Ｉ軸データとＱ軸データのそれぞれに高速フーリエ変換を行って、時間軸データを周波数軸データとする。周波数デインタリーブ回路１４は、電波の反射等による特定周波数信号の欠落を補うために行われた周波数インタリーブの逆処理を行う。時間デインタリーブ回路１５は、耐フェージングのために行われた時間インタリーブの逆処理を行う。
【０００６】
デマッピング回路１６は、時間デインタリーブ後のデータをＩ軸データおよびＱ軸データからデマッピングして、２ビット（ＱＰＳＫ）、４ビット（１６ＱＡＭ）または６ビット（６４ＱＡＭ）のデータとする。ビットデインタリーブ回路１７は、誤り耐性を増すために行われたビットインタリーブの逆処理を行う。ビタビ復号回路１８は、バイトインタリーブとビットインタリーブの間に行われた畳み込みの逆処理を行いつつ、誤りを訂正する。バイトデインタリーブ回路１９は、ビットインタリーブと同様に誤り耐性を増すために行われたバイトインタリーブの逆処理を行う。ＲＳ（リードソロモン）復号回路２０は、バイトインタリーブの前に行われたＲＳ符号化の逆処理を行いつつ、誤りを訂正する。
【０００７】
ＭＰＥＧデコード回路２１は、ＭＰＥＧ方式による圧縮の逆処理を行って、データを伸張し、デジタル／アナログ変換回路２２は、デジタル信号をアナログ信号に変換する。こうして、ＯＦＤＭ方式で変調される前の映像信号および音声信号が再生され、映像や音声の再現のために出力される。
【０００８】
【発明が解決しようとする課題】
上記のように、ＯＦＤＭ方式ではインタリーブが多用されている。デインタリーブを行うためにはデータを一時的に記憶しておく必要があり、そのために、周波数デインタリーブ回路１４、時間デインタリーブ回路１５、ビットデインタリーブ回路１７およびバイトデインタリーブ回路１９はそれぞれメモリを備えている。ところが、４種のインタリーブのうち周波数インタリーブと時間インタリーブが対象とするデータの量はきわめて大きく、これらのデインタリーブには大容量のメモリが必要である。
【０００９】
例えば、我国の地上デジタル放送のための電気通信技術審議会からの「地上デジタルテレビジョン放送方式の技術的条件」についての答申によると、時間デインタリーブは１３のセグメントを１まとまりとして、セグメントの順番を変えることにより、また、各セグメント内およびセグメント間でのキャリアの順番を変えることにより行われる。セグメント内時間デインタリーブには７２,９６０ワードのメモリが必要であり、１３のセグメントに対しては９４８,４８０ワードのメモリが必要である。しかも、Ｉ軸データおよびＱ軸データの双方に時間デインタリーブを行うからワード数はその倍になり、各データを９ビットとすると、時間デインタリーブ回路１５が備えるべきメモリの容量は約１７Ｍビットとなる。これと同様に、周波数デインタリーブ回路１４も大容量のメモリを必要とする。
【００１０】
周波数インタリーブおよび時間インタリーブにより、伝送路におけるエラー発生原因を分散させて高品質の伝送を確保するという大きな効果が得られる。しかしながら、デインタリーブのために必要なメモリの容量が大きいことは、受信機の回路構成を著しく大規模化する結果となり、製造効率の向上、コストの低減の障害となる。
【００１１】
本発明は、このような問題点に鑑みてなされたもので、デインタリーブのために必要なメモリの容量が小さいＯＦＤＭ復調装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明では、ＯＦＤＭ方式で変調されたデータを与えられて、与えられたデータにフーリエ変換、周波数デインタリーブ、時間デインタリーブ、デマッピング、ビットデインタリーブ、およびビタビ復号を含む復調処理を施すＯＦＤＭ復調装置において、与えられたデータをフーリエ変換し、フーリエ変換したデータをそのＩ軸データおよびＱ軸データからデマッピングして、デマッピングしたデータに周波数デインタリーブ、時間デインタリーブ、ビットデインタリーブ、およびビタビ復号の処理を順に施すものとする。
【００１３】
このＯＦＤＭ復調装置は、フーリエ変換後のデータをデマッピングしておき、デマッピングしたデータに対して周波数デインタリーブおよび時間デインタリーブの処理を施す。したがって、これらのデインタリーブの対象となるデータはＩ軸データとＱ軸データの２種類ではなく１種類となり、また、個々のデータのビット数も少なくなる。その結果、周波数デインタリーブおよび時間デインタリーブに必要なメモリの容量をそれぞれ半分以下とすることができる。
【００１４】
本発明ではまた、ＯＦＤＭ方式で変調されたデータを与えられて、与えられたデータにフーリエ変換、周波数デインタリーブ、時間デインタリーブ、デマッピング、ビットデインタリーブ、およびビタビ復号を含む復調処理を施すＯＦＤＭ復調装置において、与えられたデータをフーリエ変換し、フーリエ変換したデータを周波数デインタリーブし、周波数デインタリーブしたデータをそのＩ軸データおよびＱ軸データからデマッピングして、デマッピングしたデータに時間デインタリーブ、ビットデインタリーブ、およびビタビ復号の処理を順に施すものとする。
【００１５】
このＯＦＤＭ復調装置は、フーリエ変換および周波数デインタリーブをしたデータをデマッピングしておき、デマッピングしたデータに対して時間デインタリーブの処理を施す。したがって、時間デインタリーブの対象となるデータは１種類となり、また、個々のデータのビット数も少なくなる。これにより、時間デインタリーブに必要なメモリの容量を半分以下とすることができる。
【００１６】
上記の各ＯＦＤＭ復調装置は、デマッピングに際して各データに値の確からしさを示す情報を付加するものとするとよい。このようにすると、例えばビタビ復号において、その情報に基づいて誤り訂正をすることが可能になり、必要なメモリ容量を低減しながらも、データを良好に再生することができる。
【００１７】
ここで、デマッピングに際して、Ｉ軸データおよびＱ軸データが示す点に近い格子点の値をデマッピングしたデータの値とし、その格子点からＩ軸データおよびＱ軸データが示す点までのＩ軸方向の距離およびＱ軸方向の距離を値の確からしさを示す情報とするとよい。デマッピングにおけるＩＱ座標平面上の格子点は、マッピング前のデータの値に対応しており、また、隣合う２つの格子点の値は、いずれか１つのビットが異なるだけである。したがって、伝送路においてエラーが発生してＩ軸データおよびＱ軸データが示す点が格子点からずれた場合でも、Ｉ軸データおよびＱ軸データが示す点の近傍の４つの格子点のいずれかの値が、元のデータの真の値である可能性は高い。
【００１８】
１つの格子点からのずれの大きさをＩ軸方向の距離およびＱ軸方向の距離で表すことにより、その格子点の値が真の値である可能性の高低を示すだけでなく、他の３つの値のいずれについてもそれらの値が真の値である可能性の高低を示すことができる。しかも、格子点間の距離未満の短い距離を表現すればよく、距離の表現に必要なビット数は少ないから、これを付加することにより周波数デインタリーブや時間デインタリーブに必要なメモリの容量が大きく増大することもない。
【００１９】
【発明の実施の形態】
以下、本発明のＯＦＤＭ復調装置を備えたＯＦＤＭ受信機の実施形態について図面を参照しながら説明する。なお、以下の説明において、図８に示した従来の受信機と同様の機能を司る回路は同じ符号で表して、重複する説明は省略する。
【００２０】
第１の実施形態の受信機１の回路構成の概略を図１に示す。受信機１は、チューナ１１、アナログ／デジタル変換回路１２、ＦＦＴ回路１３、プレデマッピング回路１６ａ、周波数デインタリーブ回路１４ａ、時間デインタリーブ回路１５ａ、ビット変換回路１６ｂ、ビットデインタリーブ回路１７、ビタビ復号回路１８、バイトデインタリーブ回路１９、ＲＳ復号回路２０、ＭＰＥＧデコード回路２１、およびデジタル／アナログ変換回路２２より成る。
【００２１】
受信機１は、図８に示した従来の受信機のデマッピング回路１６に代えて、プレデマッピング回路１６ａおよびビット変換回路１６ｂを備え、また、周波数デインタリーブ回路１４および時間デインタリーブ回路１５に代えて、周波数デインタリーブ回路１４ａおよび時間デインタリーブ回路１５ａをそれぞれ備えたものである。他の諸回路は従来の受信機のものと同様である。
【００２２】
プレデマッピング回路１６ａは、ＦＦＴ回路１３によりフーリエ変換されたデータを、そのＩ軸データおよびＱ軸データからデマッピングして、値を直接表すデータとする。このデマッピングは送信側の変調方式に応じて行うが、ビット数最大の６４ＱＡＭに対応し得るように、デマッピング後のデータのビット数は６とする。変調がＱＰＳＫのときは６ビットのうちの上位２ビットを、１６ＱＡＭのときは６ビットのうちの上位４ビットを使用して、他は冗長ビットとする。
【００２３】
周波数デインタリーブ回路１４ａは、デマッピング後のデータを周波数デインタリーブする。時間デインタリーブ回路１５ａは、周波数デインタリーブ後のデータを時間デインタリーブする。これらのデインタリーブでは、各データは６ビットのままで扱われる。ビット変換回路１６ｂでは、時間デインタリーブされた６ビットのデータを、変調方式に応じて２ビット、４ビットまたは６ビットのデータとする。ビットデインタリーブ回路１７以降の諸回路では、従来と同様の処理を行う。
【００２４】
この構成では、周波数デインタリーブおよび時間デインタリーブの対象とするデータは、Ｉ軸データとＱ軸データの２種類ではなく、デマッピング後の１種類であるから、それぞれのデマッピングに必要なメモリの容量は従来の構成に比べて半減する。しかも、デマッピングされる各データはＩ軸データやＱ軸データよりもビット数が少ないから、必要なメモリの容量はさらに減少する。
【００２５】
時間デインタリーブ回路１５ａの構成例を図３に示す。この例は、前述の電気通信技術審議会からの答申に則って時間デインタリーブを行うものであり、時間デインタリーブ回路１５ａは、１３のセグメント内時間デインタリーブ回路１５ｂより成る。セグメント内時間デインタリーブ回路１５ｂを図４に示す。各セグメント内時間デインタリーブ回路１５ｂはキャリアの数ｎcに等しい数のシンボルバッファＭすなわちメモリを備えており、各シンボルバッファＭは時間インタリーブの長さＩと所定値ｍi（ｉ＝０〜ｎc−１）の積に等しいワード数を記憶する容量が必要である。
【００２６】
答申のモード１では、キャリアの数ｎcは９６であり、時間インタリーブの長さＩは０、４、８、１６の４通りである。また、所定値ｍiは（ｉ×５）mod９６すなわち（ｉ×５）を９６で割った余りと定められており、０から９５までの値をとる。時間インタリーブの長さＩが最大の１６のときに各シンボルバッファＭの容量は最大になり、このときの各セグメント内時間デインタリーブ回路１５ｂの総ワード数は７２,９６０となる。
【００２７】
セグメント内時間デインタリーブ回路１５ｂは１３あり、１ワードは前述のように６ビットで構成されるから、結局、時間デインタリーブ回路１５ａ全体として必要なメモリの容量は約５．７Ｍビットとなる。この値は従来の時間デインタリーブ回路に必要なメモリ容量の１／３であり、メモリ容量の大幅な低減となることが判る。なお、答申の他のモードでも必要なメモリ容量は同様になる。
【００２８】
時間デインタリーブ回路１５ａは、入力データを順に記憶し、記憶したデータを異なる順序で出力することにより、セグメントの順番、セグメント内でのデータの順番、およびセグメント間でのデータの順番を変えて、デインタリーブを行う。逆に、出力をアドレス順に行い、入力データを記憶するアドレスの順序を変えることにより、デインタリーブを行うこともできる。
【００２９】
ＯＦＤＭ方式の変調では誤り訂正符号として畳み込み符号を採用しており、復調においてはこの符号を用いて誤り訂正を行う。畳み込み符号の訂正方法の１つとしてビタビ復号法があり、受信機１でもビタビ復号回路１８により誤り訂正を行うことができる。ビタビ復号法においては、入力データを“１”または“０”に設定する方法以外に、入力データの値の確からしさを用いる方法がある。すなわち、入力データを３ビットで表して、３ビットの値が“１１１”のときはデータの値はほぼ確実に“１”、“１０１”のときはデータの値は“１”である可能性が高いが“０”である可能性も多少あるとして誤りを訂正する方法である。この方法を用いれば誤り訂正能力が向上する。
【００３０】
これを可能とするために、プレデマッピング回路１６ａによるデマッピングに際し、データの値を示す６ビットに、その値の確からしさを示すビットを付加するようにしてもよい。以下、この方法について説明する。
【００３１】
ＱＰＳＫ、１６ＱＡＭおよび６４ＱＡＭの変調におけるデータの値の配置を、図５、図６、図７にそれぞれ示す。これらの配置はＧＲＡＹコードと呼ばれるもので、ＩＱ座標平面上での隣合う格子点の値は１つのビットのみ異なる。例えば、図７の右上付近の値“００００１１”の格子点についてみると、その左側の格子点の値は、“００１０１１”、右側の格子点の値は“０００００１”、上側の格子点の値は“００００１０”、下側の格子点の値は“０００１１１”である。
【００３２】
デマッピングは、ＱＰＳＫ、１６ＱＡＭおよび６４ＱＡＭの変調に応じて、図５、図６または図７のデータの配置を再現するものであるが、伝送路におけるフェージング等の影響のため、フーリエ変換後のＩ軸データとＱ軸データが示す座標は格子点からずれる。このずれをＩ軸方向とＱ軸方向に分けて、各方向のずれをｎビットで表して、これらを確からしさを示す情報としてデータの値に付加する。すなわち、デマッピング後のデータを（６＋２ｎ）ビットで表現する。
【００３３】
ずれを示すためのビット数ｎは１以上であればいくらでもよいが、周波数デインタリーブや時間デインタリーブに必要なメモリの容量に影響するから、ビット数ｎは３程度とするのが適当である。その場合、プレデマッピング回路１６ａが出力する個々のデータは１２ビットとなる。ビット変換回路１６ｂは、この１２ビットのデータのうち、値を示す２、４または６のビットをそれぞれ確からしさを含む形式の３ビットに変換して、ビタビ復号回路１８に与える。
【００３４】
具体例として、６４ＱＡＭによる変調で、デマッピングにおけるＩ軸データとＱ軸データが図７の◎印を付した位置Ｐを示す場合について述べる。位置Ｐは値“００００１１”の格子点に最も近く、この値をデータの値とする。ただし、下位２ビット（第５ビットと第６ビット）の値の確からしさは低い。そこで、値“００００１１”の格子点からの位置Ｐのずれを、Ｉ軸方向およびＱ軸方向それぞれについて３ビットで表す。ここで、３ビットのうち最上位のビット（ＭＳＢ）をずれの方向（正負）を表す符号とし、下位２ビットでずれの大きさを表す。ずれの大きさは“００”〜“１１”の４段階で表現する。
【００３５】
位置Ｐの場合、Ｉ軸方向については、正方向にずれており、その大きさは右側の格子点までの距離の１／４をやや超えているので、“１１０”とする。Ｑ軸方向については、正方向にずれており、その大きさは僅かであるので、“１０１”とする。このずれを示す情報を付加した全体のデータは“００００１１１１０１０１”となる。このデータは、周波数デインタリーブと時間デインタリーブで変更されることなく、ビット変換回路１６ｂに与えられる。
【００３６】
ビット変換回路１６ｂは、データの値を示す６ビットのうち、値が“１”である可能性の高いビットを“１１１”、値が“０”である可能性の高いビットを“０００”とし、これらのどちらでもないビットを、値が“１”である可能性と“０”である可能性のどちらが高いかの程度に応じて、“１１０”〜“００１”のいずれかとする。今の場合、データの値を示す上位４ビットはいずれも値“０”である可能性が高いので、これらは“０００”、“０００”、“０００”、“０００”とする。第５ビットは、その値“１”と第７〜第９ビットの“１１０”という情報より“１０１”とし、第６ビットは、その値“１”と第１０〜第１２ビットの“１０１”という情報より“１１０”とする。各３ビットから成るこれら６データは、ビタビ復号回路１８に与えられ、誤り訂正に用いられる。
【００３７】
このように、デマッピングに際して値の確からしさを示す情報をデータに付加することで、誤り訂正が可能になり、データを良好に再生することができる。確からしさを示す情報を付加することは、周波数デインタリーブおよび時間デインタリーブに必要なメモリの容量の増大を招くが、上記のように確からしさを示す情報を計６ビット程度とすることで、その増大の程度を小さくすることができる。
【００３８】
第２の実施形態の受信機２の回路構成の概略を図２に示す。受信機２は、周波数デインタリーブの直後にデマッピングを行うようにした点で受信機１と異なる。周波数デインタリーブ回路１４は従来と同様のものであり、プレデマッピング回路１６ａ、時間デインタリーブ回路１５ａ、およびビット変換回路１６ｂは受信機１のものと同じである。
【００３９】
この構成では、周波数デインタリーブに必要なメモリの容量は従来と同じであるが、時間デインタリーブに必要なメモリの容量を小さくすることができる。メモリ容量の低減の観点からは受信機１の構成の方が優れているが、回路構成の複雑化の度合いが小さいという点では受信機２の方が優れている。なお、受信機２でも、プレデマッピング回路１６ａが値の確からしさを示す情報をデータに付加してよいことは、受信機１と同様である。
【００４０】
【発明の効果】
本発明のＯＦＤＭ復調装置では、デマッピングをした後のデータに時間デインタリーブを行うから、時間デインタリーブに必要なメモリの容量を大幅に低減することができる。したがって、回路規模が小さくなり、低コストでの製造が可能な装置となる。特に、周波数デインタリーブもデマッピングをした後のデータに行う構成では、周波数デインタリーブに必要なメモリの容量も大幅に低減することができて、上記の効果が一層顕著になる。
【００４１】
デマッピングに際して各データに値の確からしさ示す情報を付加することで、誤り訂正をすることも可能であり、必要なメモリ容量を低減しながらも、データを良好に再生することができる。
【００４２】
デマッピングに際して、Ｉ軸データおよびＱ軸データが示す点に近い格子点の値をデマッピングしたデータの値とし、その格子点からＩ軸データおよびＱ軸データが示す点までのＩ軸方向の距離およびＱ軸方向の距離を値の確からしさを示す情報とするようにすると、データが特定の１つの値である可能性の高低だけでなく、データが複数の他の値である可能性の高低も示すことができて、誤り訂正を確実に行うことができる。しかも、情報として付加するビット数が少ないから、周波数デインタリーブや時間デインタリーブに必要なメモリの容量を低減する効果が大きく低下することもない。
【図面の簡単な説明】
【図１】  第１の実施形態のＯＦＤＭ受信機の概略構成を模式的に示すブロック図。
【図２】  第２の実施形態のＯＦＤＭ受信機の概略構成を模式的に示すブロック図。
【図３】  第１、第２の実施形態のＯＦＤＭ受信機の時間デインタリーブ回路の概略構成を模式的に示すブロック図。
【図４】  上記時間デインタリーブ回路のセグメント内時間デインタリーブ回路の概略構成を模式的に示すブロック図。
【図５】  ＱＰＳＫ変調でのデータの値の配置を示す図。
【図６】  １６ＱＡＭ変調でのデータの値の配置を示す図。
【図７】  ６４ＱＡＭ変調でのデータの値の配置を示す図。
【図８】  従来のＯＦＤＭ受信機の概略構成を模式的に示すブロック図。
【符号の説明】
１    ＯＦＤＭ受信機
２    ＯＦＤＭ受信機
１１    チューナ
１２    アナログ／デジタル変換回路
１３    高速フーリエ変換回路
１４    周波数デインタリーブ回路
１４ａ  周波数デインタリーブ回路
１５    時間デインタリーブ回路
１５ａ  時間デインタリーブ回路
１５ｂ  セグメント内時間デインタリーブ回路
１６    デマッピング回路
１６ａ  プレデマッピング回路
１６ｂ  ビット変換回路
１７    ビットデインタリーブ回路
１８    ビタビ復号回路
１９    バイトデインタリーブ回路
２０    リードソロモン復号回路
２１    ＭＰＥＧデコード回路
２２    デジタル／アナログ変換回路
【図１】
0003976474.tif 000002
【図２】
0003976474.tif 000003
【図３】
0003976474.tif 000004
【図４】
0003976474.tif 000005
【図５】
0003976474.tif 000006
【図６】
0003976474.tif 000007
【図７】
0003976474.tif 000008
【図８】
0003976474.tif 000009