(57)【特許請求の範囲】
【請求項１】
ポリシリコン層の粒度を調整する方法であって、基板上に前記ポリシリコン層を形成するステップと、前記ポリシリコン層へのドーパント種及びポリシリコン粒度調整種のイオン注入を行い、それによって、所定のアニールを行った後の注入済みポリシリコン層の平均結果粒度が、ポリシリコン粒度調整種イオン注入を行わずに前記ポリシリコン層におなじ所定のアニールを行った後に得られるはずの平均結果粒度よりも大きくなるようにするステップとを含み、前記ドーパント種がヒ素であり、前記ポリシリコン粒度調整種がアンチモンである方法。
【請求項２】
前記アンチモンが、１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ2のドーズ量および３０ないし７０Ｋｅｖのエネルギーで注入される、請求項１に記載の方法。
【請求項３】
コレクタとベースとポリシリコン・エミッタとを有するバイポーラ・トランジスタを作製する方法であって、前記ポリシリコン・エミッタ内にドーパント種とポリシリコン粒度調整種とを注入するステップと、注入後の前記ポリシリコン・エミッタをアニールするステップとを含み、前記ドーパント種がヒ素であり、前記ポリシリコン粒度調整種がアンチモンである方法。
【請求項４】
前記バイポーラ・トランジスタのベース電流が、前記ポリシリコン粒度調整イオン注入ステップを行わずに作製された同一のバイポーラ・トランジスタのベース電流よりも増大する、請求項３に記載の方法。
【請求項５】
前記バイポーラ・トランジスタの前記エミッタの抵抗が前記ポリシリコン粒度調整種イオン注入ステップを行わずに作製された同一のバイポーラ・トランジスタのエミッタ抵抗よりも低い、請求項３に記載の方法。
【請求項６】
前記ヒ素が、１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ2のドーズ量および４０ないし７０Ｋｅｖのエネルギーで注入され、前記アンチモンが、１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ2のドーズ量および３０ないし７０Ｋｅｖのエネルギーで注入される、請求項３に記載の方法。
【請求項７】
前記アニールが、９００℃ないし１，０００℃で５ないし２０秒間の高速熱アニール・プロセスを使用して行われる、請求項３に記載の方法。
【請求項８】
デバイスのポリシリコン層のドーパント種濃度プロファイルを調整する方法であって、前記ポリシリコン層にドーパント種とポリシリコン粒度調整種とを注入するステップと、注入後の前記ポリシリコン層をアニールするステップとを含み、前記ドーパント種がヒ素であり、前記ポリシリコン粒度調整種がアンチモンである方法。
【請求項９】
前記ヒ素が、１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ2のドーズ量および４０ないし７０Ｋｅｖのエネルギーで注入され、前記アンチモンが、１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ2のドーズ量および３０ないし７０Ｋｅｖのエネルギーで注入される、請求項８に記載の方法。
【請求項１０】
前記ポリシリコン層の下面から所定の距離におけるドーパントの濃度が、前記ポリシリコン粒度調整イオン注入ステップを行わずに作製された同一のデバイスの同一のポリシリコン層の下面から同じ所定の距離におけるドーパントの濃度よりも高い、請求項８に記載の方法。
【請求項１１】
前記アニールが、９００℃ないし１，０００℃で５ないし２０秒間の高速熱アニール・プロセスを使用して行われる、請求項８に記載の方法。
【請求項１２】
前記ポリシリコン層が、電界効果トランジスタのポリシリコン・ゲートと、バイポーラ・トランジスタのポリシリコン・エミッタと、薄膜抵抗器のポリシリコン線と、ダマシン薄膜抵抗器のポリシリコン線とから成るグループから選択された構造の少なくとも一部を形成する、請求項８に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造の分野に関し、より詳細には、粒度が制御されたポリシリコン構造で作製された半導体デバイスと、粒度が制御されたポリシリコン構造を有する半導体デバイスの作製方法に関する。
【０００２】
【従来の技術】
バイポーラ・トランジスタなどの半導体デバイスのエミッタ、電界効果トランジスタ（ＦＥＴ）のゲート電極、薄膜およびダマシン抵抗器の抵抗素子を形成する際にポリシリコン層がよく使用される。
【０００３】
バイポーラ・トランジスタ、特にエミッタ抵抗が低いＳｉＧｅバイポーラ・トランジスタの場合、高性能デバイスでは、ゲルマニウム・ベース濃度が高く、ベース幅が狭いことが強く望まれる。しかし、これらの条件により、電流利得（ｂ）がきわめて高くなる可能性がある。従来、エミッタ／ベース界面酸化膜の厚さを薄くすることによって、エミッタ抵抗を低くし、ベース電流を増大させている（その結果ｂが低くなる）。しかし、界面酸化膜を薄くし、なおかつエピタキシャルの再アライメントを有効に防ぐことには限界がある。
【０００４】
ＦＥＴおよび抵抗デバイスの場合、ポリシリコン・ゲート電極（抵抗器用のポリシリコン線）の幅と高さを減らすと、イオン注入時のチャネリングによるゲート電極のドーパントの減損と、活性化アニール時間の減少および温度の低下によるドーパント拡散効果により、ポリシリコン・ゲート（または線）のドーピングが不均一になる。
【０００５】
【発明が解決しようとする課題】
今後も引き続きフィーチャ・サイズを微細化し、デバイスのパフォーマンスを向上させる場合、バイポーラ・トランジスタにおけるエミッタ抵抗とベース電流を制御し、ＦＥＴのゲート電極におけるドーパントの減損を克服し、薄膜抵抗器およびダマシン抵抗器の制御を向上させるために、エミッタ／ベース界面酸化膜の厚さを薄くする以外の方法が必要である。
【０００６】
【課題を解決するための手段】
本発明の第１の態様は、ポリシリコン層の粒度を調節する方法であって、基板上にポリシリコン層を形成するステップと、ポリシリコン層へのポリシリコン粒度調整種のイオン注入を行い、それによって所定のアニールを行った後の注入済みポリシリコン層の平均結果粒度が、ポリシリコン粒度調整種イオン注入を行わないポリシリコン層に対して同じ所定のアニールを行った後に得られるはずの平均結果粒度よりも高いかまたは低くなるようにするステップとを含む方法である。
【０００７】
本発明の第２の態様は、コレクタと、ベースと、ポリシリコン・エミッタとを有するバイポーラ・トランジスタを作製する方法であって、ポリシリコン・エミッタにドーパント種とポリシリコン粒度調整種とを注入するステップと、注入後のポリシリコン・エミッタをアニールするステップとを含む方法である。
【０００８】
本発明の第３の態様は、デバイスのポリシリコン層のドーパント種濃度プロファイルを調整する方法であって、ポリシリコン層にドーパント種とポリシリコン粒度調整種とを注入するステップと、注入後のポリシリコン層をアニールするステップとを含む方法である。
【０００９】
本発明の第４の態様は、コレクタと、ベースと、ドーパント種およびポリシリコン粒度調整種を含むポリシリコン・エミッタとを含むバイポーラ・トランジスタである。
【００１０】
本発明の第５の態様は、デバイスの構造の少なくとも一部を形成するポリシリコン層を含み、ポリシリコン層がドーパント種とポリシリコン粒度調整種とを含むデバイスである。
【００１１】
本発明の特徴は、特許請求の範囲に記載されている。しかし、本発明自体は、添付図面を参照しながら、以下の実施例の詳細の説明を読めば最もよくわかるであろう。
【００１２】
【発明の実施の形態】
図１ないし図４は、本発明によるポリシリコン層におけるポリシリコン粒度を制御する方法を示す部分断面図である。図１において、基板１００上に誘電層１０５が形成されている。基板１００は、シリコン基板とすることができる。誘電層１０５上に、ポリシリコン層１１０を形成する。ポリシリコン層１１０は、下面１２０と上面１２５を有する。ポリシリコン層１１０は、たとえば、低圧化学気相付着（ＬＰＣＶＤ）などの任意の数の周知の手段によって形成することができる。誘電層１０５は、結晶構造を有する基板１００の場合、誘電層１０５はＬＰＣＶＤプロセス中のエピタキシャル・シリコン成長を防ぐように形成された熱酸化層または付着酸化層とすることができる。ポリシリコン層１１０は、平均付着粒度（直径）ＧＳ１を有する多数のポリシリコン粒子（微結晶とも呼ぶ）１１５から成る。（後述する）アニール・ステップを付着の直後に行うと、ポリシリコン粒子１１５は、平均アニール後粒度ＧＳ２に成長することになる。
【００１３】
図２において、アンチモン（Ｓｂ）または炭素（Ｃ）の粒度調整イオン注入を行う。Ｓｂイオン注入を行う場合、アニール・ステップの後にポリシリコン層１１０は平均アニール後粒度ＧＳ３を有する多数のポリシリコン粒子１３０を含むことになる。ここでＧＳ３は図３に示すようにＧＳ２より大きい。Ｃイオン注入を行う場合、アニール・ステップ後に、ポリシリコン層１１０は平均アニール後粒度ＧＳ４を有する多数のポリシリコン粒子１３５を含むことになる。ここでＧＳ４は図４に示すようにＧＳ２より小さい。付着ポリシリコン層を望む場合は、ＳｂまたはＣイオン注入の前または後に、ヒ素（Ａｓ）などのドーパント種を注入することができる。
【００１４】
第１の例では、シリコン層１１０は厚さ約１，０００ないし２，２００Åであり、平均付着粒度ＧＳ１は約１００から５００Åまでの間で異なり、下面１２０付近の約１００Åから粒度が大きくなり、上面１２５付近では約３００ないし５００Åになる。約３０ないし７０Ｋｅｖのエネルギーで約１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ２のドーズ量のＳｂイオンを注入後、約９００ないし１，０００℃で約５ないし２０秒間のＲＴＡを行い、平均アニール後粒度ＧＳ３は約１，３７０Åになる（Ｓｂイオン注入を行わずに９００ないし１，０００℃で約５ないし２０秒間の高速熱アニール（ＲＴＡ）を行ったとすれば、平均アニール後粒度ＧＳ２は約７７０Åになるはずである）。ドープしたシリコン層が所望の場合、Ｓｂイオン注入の前または後にドーパント種を注入することもできる。
【００１５】
第２の例では、ポリシリコン層１１０は、厚さ約１，０００ないし２，２００Å、平均付着粒度ＧＳ１は、下面１２０付近の約１００Åから上面１２５付近の約３００ないし５００Åまで変化する。約１５ないし３５Ｋｅｖのエネルギーでドーズ量約１×１０の１４乗ないし１×１０の１６乗atm／ｃｍ２のＣイオン注入後、約９００ないし１，０００℃で約５ないし２０秒のＲＴＡを行った後、平均アニール後粒度ＧＳ４は約６００Åである。（Ｃイオン注入を行わず、９００ないし１，０００℃で約５秒ないし２０秒間のＲＴＡを行った場合、平均粒度ＧＳ２は約７７０Åになる）。ドープされたポリシリコン層が望ましい場合、Ｃイオン注入の前または後にドーパント種を注入することができる。
【００１６】
図５は、本発明によるポリシリコン層におけるポリシリコン粒度の制御方法のステップを示すフローチャートである。ステップ１４０で、基板上にポリシリコン層を形成する。ステップ１４５で、任意選択のドーパント・イオン種（たとえばＡｓ）を注入する。ステップ１５０で、ポリシリコン層に粒度調整イオン注入を行わない場合に得られるはずのアニール後粒度より粒度を大きくするか小さくするかを決定する。より大きいアニール後粒度を望むことを決定した場合、ステップ１５５でＳｂイオン注入を行う。より小さいアニール後粒度を望むことを決定した場合、ステップ１６０でＣイオン注入を行う。ステップ１６５で、任意の数の周知のフォトリソグラフ・プロセスと反応性イオン・エッチング・プロセスを使用してポリシリコン層を形成することができる。ステップ１７０で、アニール・ステップを行い、それによってＣイオン注入の場合にはポリシリコン粒度成長を妨げ、Ｓｂイオン注入の場合にはポリシリコン粒度成長を強化する。
【００１７】
第１の例では、ポリシリコン層は厚さ約１，０００ないし２，２００Åで、平均付着粒度ＧＳ１は、ポリシリコン層の下面付近の約１００Åから上面付近の約３００ないし５００Åまで変化する。約１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ２のドーズ量を約３０ないし７０ＫｅｖのエネルギーでＳｂイオン注入後、９００ないし１，０００℃で約５ないし２０秒間のＲＴＡを行った後、平均調整アニール後粒度は約１，３７０Åである。（Ｓｂイオン注入を行わず、９００ないし１，０００℃で約５ないし２０秒間のＲＴＡを行ったとすれば、平均無調整アニール後粒度ＧＳ２は約７７０Åになる）。
【００１８】
第２の例では、ポリシリコン層は厚さ約１，０００ないし２，２００Åで、平均付着粒度ＧＳ１は、ポリシリコン層の下面付近の約１００Åから上面付近の約３００ないし５００Åまで変化する。約１×１０の１４乗ないし１×１０の１６乗atm／ｃｍ２のドーズ量を約１５ないし３５ＫｅｖのエネルギーでＣイオン注入後、９００ないし１，０００℃で約５ないし２０秒間ＲＴＡを行って、約６００Åの平均アニール後調整粒度とする。（Ｃイオン注入を行わず、９００ないし１，０００℃で約５ないし２０秒間のＲＴＡを行ったとすれば、平均無調整粒度は約７７０Åになるはずである）。
【００１９】
図６は、本発明により形成したポリシリコン層におけるポリシリコン粒径を示す累積分布図である。図６には３本の曲線がプロットされている。一番上の曲線は、Ａｓを１．６×１０の１６乗atm／ｃｍ２ドーズ量注入し、Ｃを１×１０の１５乗ドーズ量注入した後に、５秒間、９００℃のＲＴＡを行った厚さ１，６００Åのポリシリコン層のアニール後ポリシリコン粒度を示す累積分布をプロットしたものである。この累積分布図の５０％の点は、５９．７ｎｍポリシリコン粒度に相当する。中央の曲線は、１．６×１０の１６乗atm／ｃｍ２のドーズ量のＡｓを注入した後に５秒間、９００℃のＲＴＡを行った、厚さ１，６００Åのポリシリコン層のアニール後ポリシリコン粒度の累積分布をプロットした線である。この累積分布図の５０％の点は、７６．７ｎｍのポリシリコン粒度に相当する。一番下の曲線は、ドーズ量１．６×１０の１６乗atm／ｃｍ２のＡｓ、５×１０の１５乗atm／ｃｍ２のドーズ量のＳｂを注入した後、５秒間、９００℃のＲＴＡを行った、厚さ１，６００Åのポリシリコン層のアニール後ポリシリコン粒度の累積分布をプロットしたものである。この累積分布図の５０％の点は１３６．８ｎｍのポリシリコン粒度に相当する。
【００２０】
図６から、イオン注入後アニール中の炭素の添加によりポリシリコン粒度の増大が防止され、アンチモンの添加によりポリシリコン粒度の増大が促進されることが明らかである。ＳｂとＣのイオン注入は、ポリシリコン粒度調整イオン注入であると定義され、ＳｂおよびＣはポリシリコン粒度調整種であると定義される。
【００２１】
図７ないし図１２は、本発明によるバイポーラ・トランジスタの作製を示す部分断面図である。図７で、途中まで形成されたバイポーラ・トランジスタ１８０は、Ｎ＋サブコレクタ１９０を囲む深いトレンチ・アイソレーション１８５を含む。Ｎ＋サブコレクタ・リーチスルー１９５がサブコレクタ１９０と接触している。コレクタ領域２００は、サブコレクタ１９０上の深いＮ＋コレクタ２０５と、深いコレクタ２０５上のＮ＋ペデスタル・コレクタ２１０とを含む。コレクタ領域２００は、浅いトレンチ・アイソレーション２１５によってコレクタ・リーチスルー１９５から分離されている。コレクタ領域２００の上部２２０は、深いトレンチ・アイソレーション１８５の上面２２５と浅いトレンチ・アイソレーション２１５の上面２３０の上に延びている。ペデスタル・コレクタ２１０は、コレクタ領域２００の上部２２０内まで延びている。
【００２２】
深いトレンチ・アイソレーション１８５と、コレクタ領域２００の上部２２０と、浅いトレンチ・アイソレーション２１５と、コレクタ・リーチスルー１９５には、ベース層２３５が重なり、接触している。ベース層２３５は、深いトレンチ・アイソレーション１８５と浅いトレンチ・アイソレーション２１５とＮ＋サブコレクタ・リーチスルー１９５とに接触するＰ＋ポリシリコン外部ベース部２４０を含む。ベース層２３５は、コレクタ領域２００の上部２２０と接触するＰ＋単結晶外部ベース部２４５も含む。さらに、ベース層２３５は単結晶真性ベース部２５０も含み、Ｐ＋単結晶外部ベース部２４５間のペデスタル・コレクタ２１０と接触している。
【００２３】
ベース層２３５の真性ベース部２５０は、ペデスタル・コレクタ２１０、ＳｉＧｅ層２５５上のボロン・ドープＳｉＧｅ層２６０、およびボロン・ドープＳｉＧｅ層２６０上のシリコン層２６５と接触するＳｉＧｅ層２５５を含む。
【００２４】
ベース層２３５の上部には第１の誘電層２７０が延在する。誘電層２７０のベース層２３５の真性ベース部２５０の上方には、エミッタ開口部２７５が形成されている。シリコン層２６５の上面２８０のシリコン層がエミッタ開口部２７５で露出している部分に、約１ないし２Åの超薄膜酸化膜層を形成する。第１の誘電層２７０の上と、シリコン層２６５の上面２８０に、ポリシリコン・エミッタ層２８５を形成する。一例では、ポリシリコン・エミッタ層２８５は厚さ１，０００ないし２，２００Åであり、付着ポリシリコン粒度は、第１の誘電層２７０付近の約１００Åからエミッタ層の上部の約３００ないし５００Åまでの勾配を有する。
【００２５】
図８で、ポリシリコン・エミッタ層２８５へのヒ素イオン注入を行う。一例では、ヒ素イオン注入は、Ａｓ＋を１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量、約４０ないし７０Ｋｅｖのエネルギーで注入する。
【００２６】
図９で、ポリシリコン・エミッタ層２８５にアンチモンまたは炭素イオン注入を行う。第１の例では、アンチモン・イオン注入を約１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量、約３０ないし７０Ｋｅｖのエネルギーで行う。第２の例では、Ｃを約１．２×１０の１４乗ないし２×１０の１６乗ａｍｔ／ｃｍ２のドーズ量、約１５ないし３５Ｋｅｖのエネルギーで炭素イオン注入を行う。
【００２７】
図１０で、ポリシリコン・エミッタ層２８５上に第２の誘電層２９０を形成し、第１のアニールを行い、第２の誘電層上に第３の誘電層２９５を形成する。一例では、第２の誘電層２９０は、１００ないし１４０Åのプラズマ加速化学気相付着（ＰＥＣＶＤ）窒化シリコンであり、第１のアニールは８００ないし１，０００℃でＲＴＡを５秒間行い、第３の誘電層２９５は１，５００ないし１９，００ÅのＰＥＣＶＤ窒化シリコンである。
【００２８】
図１１で、ポリシリコン・エミッタ層２８５（図１０参照）をパターン形成してポリシリコン・エミッタ３００を形成し、ベース層２３５（図１０参照）をパターン形成してベース３０５を形成する。ポリシリコン・エミッタ３００上に第４の誘電層３１５を形成する。第２のアニールを行って、シリコン層２６５に単結晶エミッタ３１０を形成する。一例では、このアニールは、５秒間の８００ないし１，０００℃のＲＴＡであり、第４の誘電層は約１００ÅのＰＥＣＶＤ窒化シリコンである。
【００２９】
図１２で、デバイス１８０全体（図１１参照）の上に第５の誘電層３２０を形成する。第４の誘電層３１５を通して第５の誘電層３２０に、ポリシリコン・エミッタ３００に接触するエミッタ接点３２５を形成する。第１の誘電層２７０を通して第５の誘電層３２０にベース接点３３０を形成し、ベース３０５の外部ベース部２４０に接触させる。第５の誘電層３２０にコレクタ接点３３５を形成し、エミッタ・リーチスルー１９５に接触させる。第５の誘電層３２０の上に層間誘電層３４０を形成し、層間誘電層に、エミッタ接点３２５、ベース接点３３０、およびコレクタ接点３３５に接触する第１の金属導線３４５を形成する。
【００３０】
一例では、第５の誘電層３２０は、ＰＥＣＶＤによって形成されたホウリン・シリコン・ガラス（ＢＰＳＧ）であり、層間誘電層３４０はＰＥＣＶＤによって形成されたテトラエトキシシラン（ＴＥＯＳ）酸化膜であり、接点３２５、３３０、および３３５は、周知のダマシン・プロセスによってタングステンで形成し、第１の金属導線３４５は周知のダマシン・プロセスによってアルミニウム、チタン、または銅で形成する。接点シリコン界面に金属珪化物を形成することもできる。これで、バイポーラ・トランジスタ１８０の作製は基本的に完了する。
【００３１】
図１３は、本発明によるバイポーラ・トランジスタの作製方法のステップを示すフローチャートである。ステップ３５０で、バイポーラ・トランジスタの作製における通常の処理を、図７に図示して上述したようにポリシリコン・エミッタ層を形成するところまで行う。作製プロセスのこの時点では、ポリシリコン・エミッタ層またベース層もまだパターン形成されておらず、ブランケット層であることに留意されたい。また、ベース層は、ポリシリコン部と単結晶部とを有する。一例では、エミッタ層は、厚さ１，０００ないし２，２００Åであり、付着ポリシリコン粒度は、ポリシリコン・エミッタ層の下部の約１００Åからポリシリコン・エミッタ層の上部の約３００ないし５００Åまでの勾配を有する。
【００３２】
ステップ３５５で、ポリシリコン・エミッタ層のヒ素イオン注入を行う。一例では、ヒ素イオン注入は、Ａｓを約１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量、約４０ないし７０Ｋｅｖのエネルギーで行う。
【００３３】
ステップ３６０で、ポリシリコン・エミッタ層の粒度を、粒度調整イオン注入を行わない場合に得られるはずのアニール後粒度よりも大きくするか小さくするかを決定する。アニール後粒度を大きくすることに決定した場合は、ステップ３６５でＳｂイオン注入を行う。一例では、Ｓｂイオン注入は、約１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量を約３０ないし７０Ｋｅｖのエネルギーで行う。アニール後粒度を小さくすることに決定した場合は、ステップ３７０で、Ｃイオン注入を行う。一例では、炭素イオン注入は、約１．２×１０の１４乗ないし２×１０の１６乗atm／ｃｍ２のドーズ量のＣを約１５ないし３５Ｋｅｖのエネルギーで行う。
【００３４】
ステップ３７５で、ポリシリコン・エミッタ層の上に第１のキャップ層を形成する。一例では、第１のキャップ層は、１００ないし１４０Åのプラズマ加速化学気相付着（ＰＥＣＶＤ）窒化シリコンである。ステップ３８０で、第１のアニールを行う。第１のアニールの目的は、Ａｓをポリシリコン・エミッタ層全体に分散させることである。一例では、第１のアニールは８００ないし１，０００℃のアニールを５秒間行うＲＴＡである。ステップ３８５で、第１のキャップ層の上に第２のキャップ層を形成する。一例では、第２のキャップ層は、１，５００ないし１９００ÅのＰＥＣＶＤ窒化シリコンである。
【００３５】
ステップ３９０で、周知のフォトリソグラフ技法およびＲＩＥ技法のいずれかによってポリシリコン・エミッタ層をパターン形成して、バイポーラ・トランジスタのエミッタのポリシリコン部を形成する。ステップ３９５で、周知のフォトリソグラフ技法およびＲＩＥ技法のいずれかによってベース層をパターン形成してバイポーラ・トランジスタのベースを形成する。ステップ４００で、第２のアニールを行って、Ａｓをベースの単結晶部にドライブし、バイポーラ・トランジスタの単結晶エミッタを形成する。一例では、第２のアニールは８００ないし１，０００℃のＲＴＡを５秒間行う。
【００３６】
ステップ４０５で、図１２に図示し、上述したようにバイポーラ・トランジスタが完成する。
【００３７】
図１４は、本発明により作製されたバイポーラ・トランジスタのポリシリコン・エミッタの注入種と深さの関係をプロットした図である。図１４で、一番上の曲線（Ａｓのみ）は、Ａｓのみを１．７×１０の１６乗atm／ｃｍ２ドーズ量注入した場合、中央の曲線（Ａｓ＋Ｓｂ）は、Ａｓのプロファイルを示し、１．２×１０の１６乗atm／ｃｍ２のＡｓ注入後にドーズ量５×１０の１５乗atm／ｃｍ２のＳｂイオンを注入した場合、一番下の曲線（Ｓｂのみ）は、Ｓｂのみをドーズ量５×１０の１５乗atm／ｃｍ２注入した場合を示す。イオン注入後、９００℃のＲＴＡを５秒間行った。測定技法は、２次イオン質量分析法（ＳＩＭＳ）であった。Ａｓのみの曲線を見ると、Ａｓ濃度が徐々に低下し、約１３ｎｍから約６０になっている。Ｓｂのみの曲線を見ると、Ｓｂ濃度は、約１０ｎｍから５５ｎｍまでほぼ１Ｅ２０atm／ｃｍ３を比較的一定に維持し、約５８ｎｍで約９Ｅ２０atm／ｃｍ３に急上昇していることがわかる。Ａｓ＋Ｓｂの曲線を見ると、Ａｓ濃度は、約１０から５５ｎｍまでの間で約９Ｅ２０atm／ｃｍ３を比較的一定に維持し、約５８ｎｍで約４×１０の２１乗atm／ｃｍ３に急上昇している。Ａｓ＋Ｓｂの曲線は、Ｓｂのみの曲線をほぼ忠実に反映しており、アニール中にＡｓがＳｂに「追従」していることを示している。高性能バイポーラ・トランジスタ（ポリシリコンを使って作製された高性能ＦＥＴトランジスタおよび抵抗器も同様）では、エミッタ中により深く注入されるドーパントの濃度を一様にし、増加させることが望ましい。
【００３８】
ポリシリコン粒度調整種の注入によって、ポリシリコン層内に存在するいかなるドーパントのドーパント濃度プロファイルでも調整されるため、ポリシリコン粒度調整イオン注入または種という用語とドーパント濃度プロファイル調整イオン注入または種という用語は、本発明では同義語であると定義する。Ｓｂとｃはそのような種の例である。
【００３９】
図１５は、本発明により作製したバイポーラ・トランジスタの注入種と注入ドーズ量との選択した組合せと、正規化ベース電流との関係をプロットした図である。測定は、図７ないし図１３に図示し、上述したように作製したバイポーラ・トランジスタに対して行った。測定は、Ａｓを１．７×１０の１６乗atm／ｃｍ２ドーズ量注入し、Ｃイオンをそれぞれ１×１０の１５乗、５×１０の１６乗、１×１０の１５乗、および５×１０の１４乗atm／ｃｍ２注入した４個のバイポーラ・トランジスタと、Ａｓのみを１．２×１０の１６乗atm／ｃｍ２注入した４個のバイポーラ・トランジスタと、Ａｓを１．２×１０の１６乗atm／ｃｍ２注入した後にＳｂイオンをそれぞれ１×１０の１５乗atm／ｃｍ２および５×１０の１６乗atm／ｃｍ２注入した２個のバイポーラ／トランジスタと、Ａｓを１．７×１０の１６乗atm／ｃｍ２注入後、Ｓｂイオンを５×１０の１５乗atm／ｃｍ２注入した２個のバイポーラ・トランジスタとについて行った。
【００４０】
図１５から、炭素によってベース電流が減少し、アンチモンによってベース電流が大幅に増大することがわかる。高性能バイポーラ・トランジスタではベース電流の増大が望ましい。
【００４１】
ポリシリコン粒度調整種の注入により、バイポーラ・トランジスタのベース電流も調整されるため、ポリシリコン粒度調整イオン注入または種という用語と、ベース電流調整イオン注入または種という用語は、本発明では同義語であると定義し、ＳｂおよびＣはそのような種の例である。
【００４２】
図１６は、本発明により作製されたバイポーラ・トランジスタの注入種とドーズ量の選択した組合せと、エミッタ抵抗との関係をプロットした図である。エミッタ抵抗の測定は、図７ないし図１３に図示し、前述したように作製したバイポーラ・トランジスタについて行った。Ａｓを１．７×１０の１６乗atm／ｃｍ２注入後、Ｃイオンをそれぞれ１×１０の１５乗、５×１０の１６乗、１×１０の１５乗、および５×１０の１４乗atm／ｃｍ２注入した４個のバイポーラ・トランジスタ、Ａｓのみを１．７×１０の１６乗atm／ｃｍ２注入した４個のバイポーラ・トランジスタ、Ａｓを１．７×１０の１６乗atm／ｃｍ２注入後、Ｓｂイオンをそれぞれ１×１０の１５乗および５×１０の１５乗atm／ｃｍ２注入した２個のバイポーラ・トランジスタ、Ａｓを１．７×１０の１６乗atm／ｃｍ２注入後、Ｓｂイオンを５×１０の１５乗atm／ｃｍ２注入した２個のバイポーラ・トランジスタについて測定を行った。
【００４３】
図１６から、炭素によってエミッタ抵抗が増大し、炭素ドーズ量が増大するとエミッタ抵抗が増大し、アンチモンによってエミッタ抵抗が大幅に減少することがわかる。高性能バイポーラ・トランジスタでは、エミッタ抵抗を減少させることが望ましい。
【００４４】
ポリシリコン粒度調整種の注入によって、バイポーラ・トランジスタのエミッタ抵抗も調整されるため、ポリシリコン粒度調整イオン注入または種という用語と、エミッタ抵抗調整イオン注入または種は、本発明では同義語であると定義し、ＳｂとＣはそのような種の例である。
【００４５】
図示していないが、エミッタへのＣイオン注入によって、エミッタのシート抵抗（Ω／□）が約５０％増大するのに対し、エミッタへのＳｂイオン注入によってエミッタのシート抵抗が約５０％低下した。高性能バイポーラ・トランジスタではエミッタのシート抵抗を低下させることが望ましい。
【００４６】
ポリシリコン粒度調整種の注入によって、バイポーラ・トランジスタのエミッタのシート抵抗も調整されるため、本発明ではポリシリコン粒度調整イオン注入または種という用語と、エミッタ・シート抵抗調整イオン注入または種という用語は、同義語であると定義し、ＳｂとＣはそのような種の例である。
【００４７】
したがって、バイポーラ・トランジスタへのＣイオン注入とＳｂイオン注入によって、エミッタ・ドーパントの濃度と、ベース電流と、エミッタ抵抗と、エミッタ・シート抵抗を調整することができることと、Ｓｂイオン注入によって３つのパラメータが高性能バイポーラ・トランジスタの設計において最も有用な方向に変わることがわかった。
【００４８】
図１７ないし図２１は、本発明による電界効果トランジスタの作製を示す部分断面図である。図１７には、途中まで作製されたＮＦＥＴ４１０が図示されている。ＮＦＥＴ４１０は、Ｐ井戸４２０内に形成されたＳＴＩ４１５を有する。Ｐ井戸４２０とＳＴＩ４１５の上面４３０に薄いゲート酸化層４２５を形成する。Ｐ井戸４２０の上のゲート酸化層４２５の上面にポリシリコン・ゲート４３５を形成し、このポリシリコン・ゲートの側壁４４５に第１のスペーサ４４０を形成する。
【００４９】
図１８で、ハロー・イオン注入を行ってＰ井戸４２０の上面４３０付近にソース／ドレイン（Ｓ／Ｄ）拡張部４５０を形成する。一例では、このハロー注入は、Ａｓを約８×１０の１４乗atm／ｃｍ２、約１５Ｋｅｖのエネルギーで注入することを含む。
【００５０】
図１９で、第１のスペーサ４４０の上に第２のスペーサ４５５を形成し、Ｓ／Ｄイオン注入を行ってＳ／Ｄ４６０を形成する。一例では、Ｓ／Ｄ注入は、Ａｓを約５×１０の１５乗atm／ｃｍ２、約３０ないし７０Ｋｅｖのエネルギーで注入することを含む。
【００５１】
図２０で、ポリシリコン粒度プロファイル調整イオン注入を行う。一例では、このポリシリコン粒度プロファイル調整イオン注入は、Ｓｂを約１×１０の１５乗ないし１×１０の１６乗atm／ｃｍ２，約１５Ｋｅｖのエネルギーで注入することを含む。任意選択のマスキング・ステップで、ポリシリコン・ゲート４３５を露出させたままＳ／Ｄ４６０を被覆して、調整イオン注入がＳ／Ｄ４６０に浸透するのを防止する。
【００５２】
図２１で、アニールを行ってポリシリコン・ゲート４３５の下部領域４６５のＡｓの濃度を高める。一例では、このアニールは、約５秒間の９００℃のＲＴＡである。アンチモンによってポリシリコン・ゲート４３５におけるヒ素の拡散が促進されているため、イオン注入中のチャネリングによるゲート電極内のドーパントのデプレッションと、ドーパント拡散効果が低減される。
【００５３】
図２２は、本発明による作製された薄膜抵抗器の部分断面図である。基板４７５上に形成された絶縁層４７０の上に、上部領域４８５と下部領域４９０とを有するポリシリコン薄膜抵抗器４８０が形成されている。上部領域４８５はＳｂとＡｓを含み、下部領域４９０はＳｂと、高濃度Ａｓとを含む。薄膜抵抗器４８０の側壁５００に、任意選択のスペーサ４９５を形成する。薄膜抵抗器４８０の上部領域４８５および下部領域４９０は、図１９ないし図２１に示すプロセスと類似したプロセスによって形成される。このようなプロセスについては、以下で図２４に図示して詳述する。
【００５４】
図２３は、本発明により作製されたダマシン薄膜抵抗器の部分断面図である。基板５０５上に、層間誘電層５１０またはその他の誘電層を形成する。層間誘電層５１０に、上部領域５２０と下部領域５２５とを有するダマシン・ポリシリコン抵抗器５１５を形成する。ダマシン・ポリシリコン抵抗器５１５は、周知のダマシン技法により形成される。上部領域５２０はＳｂとＡｓを含み、下部領域５２５はＳｂと高濃度Ａｓとを含む。ダマシン薄膜抵抗器５１５の上部領域５２０および下部領域５２５は、ＮＦＥＴ４１０について図１９ないし図２１に図示したものと類似したプロセスによって形成され、このようなプロセスについては、以下で図２６に図示して詳述する。
【００５５】
図２４は、本発明による電界効果トランジスタの作製方法のステップを示すフローチャートである。ステップ５３０で、ＮＦＥＴトランジスタの作製における通常の処理を、図１７に図示して前述したようなポリシリコン・ゲートが形成されるところまで行う。一例では、エミッタ層の厚さは１，０００ないし２，２００Åである。
【００５６】
ステップ５３５で、ゲートの両側のＰ井戸のハロー注入を行う。一例では、このハロー注入は、Ａｓを約８×１０の１４乗atm／ｃｍ２のドーズ量、約１５Ｋｅｖのエネルギーで注入することを含む。
【００５７】
ステップ５４０で、Ｓ／Ｄ注入を行う。一例では、Ｓ／Ｄ注入は、Ａｓをドーズ量約１×１０の１５乗ないし約１×１０の１６乗atm／ｃｍ２、約４０ないし７０Ｋｅｖのエネルギーで注入することを含む。
【００５８】
ステップ５４５は、任意選択のマスキング・ステップであり、ＮＦＥＴのＳ／Ｄ領域をポリシリコン・ゲートを露出させて被覆し、それによってステップ５５０のポリシリコン粒度調整イオン注入によりＳ／Ｄのドーパント濃度プロファイルが変化するのを防ぐ。
【００５９】
ステップ５５０で、ポリシリコン粒度調整イオン注入を行う。一例では、このポリシリコン粒度調整イオン注入は、約１×１０の１５乗ないし１×１０の１６乗atm／ｃｍ２のドーズ量を約３０ないし７０Ｋｅｖのエネルギーで注入するＳｂイオン注入である。
【００６０】
ステップ５５５で、アニールを行う。このアニールの目的は、ドーパント種（たとえばＡｓ）とＳｂとをポリシリコン・エミッタ層全体に分散させ、特に、ポリシリコン・ゲート／ゲート酸化膜界面付近のドーパント濃度を高くすることである。一例では、このアニールは、８００ないし１，０００℃のアニールを約５秒間行うＲＴＡである。
【００６１】
ステップ５６０で、当技術分野で周知のプロセスによりＳ／Ｄおよびゲートへの接点を形成してＮＦＥＴトランジスタを完成させる。
【００６２】
図２５は、本発明による薄膜抵抗器の製作方法のステップを示すフローチャートである。ステップ５６５で、薄膜抵抗器の製作における通常の処理を、ポリシリコン線が形成されるところまで行う。一例では、ポリシリコン線の厚さは１，０００ないし２，２００Åである。
【００６３】
ステップ５７０で、ドーパント種を注入する。一例では、ドーパント種は、ドーズ量約１×１０の１５乗ないし１×１０の１６乗atm／ｃｍ２、エネルギー約４０ないし７０ＫｅｖのＡｓ注入である。
【００６４】
ステップ５７５で、ポリシリコン粒度調整イオン注入を行う。一例では、ポリシリコン粒度調整イオン注入は、ドーズ量約１×１０の１５乗ないし１×１０の１６乗atm／ｃｍ２、エネルギー約３０ないし７０ＫｅｖのＳｂイオン注入である。
【００６５】
ステップ５８０で、アニールを行う。このアニールの目的は、ドーパント種（たとえばＡｓ）とＳｂとをポリシリコン線全体に分散させ、特に、ステップ５７５のドーパント濃度プロファイル調整イオン注入を行わない場合よりもより均一にドーパントを分散させることである。一例では、このアニールは、８００ないし１，０００℃のアニールを約５秒間行うＲＴＡである。
【００６６】
ステップ５８５で、当技術分野で周知のプロセスによりポリシリコン線の端部への接点を形成して薄膜抵抗器を完成させる。このようにして製作された薄膜抵抗器は、ドーパント濃度プロファイル調整イオン注入によりドーパント濃度プロファイルが向上しているため、従来のダマシン抵抗器よりも抵抗が高い。
【００６７】
図２６は、本発明によるダマシン薄膜抵抗器の作製方法のステップを示すフローチャートである。ステップ５９０で、誘電層が上に形成された基板を設ける。一例では、この誘電体はＴＥＯＳ酸化物から成る層間誘電体である。
【００６８】
ステップ５９５で、周知のフォトリソグラフ技法およびＲＩＥ技法により、誘電層にトレンチを形成する。一例では、トレンチの深さは１，０００ないし２，２００Åである。
【００６９】
ステップ６００で、誘電体の表面とトレンチ内にポリシリコンを付着させることによってトレンチにポリシリコンを充填し、化学機械研磨（ＣＭＰ）を行って誘電層の表面から余分なポリシリコンを除去し、トレンチ内のポリシリコンを誘電層の表面とほぼ面一になるように研磨する。
【００７０】
ステップ６０５で、ドーパント種を注入する。一例では、このドーパント種は、約１×１０の１５乗ないし１×１０の１６乗atm／ｃｍ２のドーズ量のＡｓを約４０ないし７０Ｋｅｖのエネルギーで注入するものである。
【００７１】
ステップ６１０で、ポリシリコン粒度調整イオン注入を行う。一例では、ポリシリコン粒度調整イオン注入は、Ｓｂイオン注入を約１×１０の１５乗ないし１×１０の１６乗atm／ｃｍ２のドーズ量、約３０ないし７０Ｋｅｖのエネルギーで行うものである。
【００７２】
ステップ６１５で、アニールを行う。このアニールの目的は、ドーパント種（たとえばＡｓ）とＳｂをポリシリコン線全体に分散させ、特に、ステップ６１０のドーパント濃度プロファイル調整イオン注入を行わない場合よりもドーパントをより均一に分散させることである。一例では、このアニールは、８００ないし１，０００℃のアニールを約５秒間行うＲＴＡである。
【００７３】
ステップ６２０で、当技術分野で周知のプロセスによりポリシリコン線の端部への接点を形成してダマシン抵抗器を完成させる。このようにして作製されたダマシン抵抗器は、ドーパント濃度プロファイル調整イオン注入によりドーパント濃度プロファイルが向上しているため、従来のダマシン抵抗器よりも抵抗が高い。
【００７４】
本発明は、バイポーラ・トランジスタにおけるエミッタ抵抗とベース電流を制御し、ＦＥＴのゲート電極および薄膜抵抗器およびダマシン抵抗器の線におけるドーパントのデプレッションを克服する方法を提供することがわかった。
【００７５】
以上、本発明を理解することができるように本発明の実施形態について説明した。本発明は、本明細書に記載の特定の実施形態には限定されず、本発明の範囲から逸脱することなく、当業者には明らかなさまざまな修正、構成変更、および代替を加えることができるものと理解されたい。したがって、特許請求の範囲は、本発明の真の趣旨および範囲に含まれるこのような修正および変更をすべて含むものである。
【００７６】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００７７】
（１）ポリシリコン層の粒度を調整する方法であって、
基板上に前記ポリシリコン層を形成するステップと、
前記ポリシリコン層へのポリシリコン粒度調整種のイオン注入を行い、それによって、所定のアニールを行った後の注入済みポリシリコン層の平均結果粒度が、ポリシリコン粒度調整種イオン注入を行わずに前記ポリシリコン層におなじ所定のアニールを行った後に得られるはずの平均結果粒度よりも高いかまたは低くなるようにするステップとを含む方法。
（２）前記ポリシリコン粒度調整種がアンチモンと炭素とから成るグループから選択される、上記（１）に記載の方法。
（３）前記ポリシリコン粒度調整種がアンチモンであり、１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエネルギーで注入される、上記（１）に記載の方法。
（４）前記ポリシリコン粒度調整種が炭素であり、１×１０の１４乗ないし１×１０の１６乗atm／ｃｍ２のドーズ量および１５ないし３５Ｋｅｖのエネルギーで注入される、上記（１）に記載の方法。
（５）コレクタとベースとポリシリコン・エミッタとを有するバイポーラ・トランジスタを作製する方法であって、
前記ポリシリコン・エミッタ内にドーパント種とポリシリコン粒度調整種とを注入するステップと、
注入後の前記ポリシリコン・エミッタをアニールするステップとを含む方法。
（６）前記ドーパント種がヒ素である、上記（５）に記載の方法。
（７）前記ポリシリコン粒度調整種が、アンチモンと炭素とから成るグループから選択される、上記（５）に記載の方法。
（８）前記バイポーラ・トランジスタのベース電流が、前記ポリシリコン粒度調整イオン注入ステップを行わずに作製された同一のバイポーラ・トランジスタのベース電流よりも高いかまたは低い、上記（５）に記載の方法。
（９）前記バイポーラ・トランジスタの前記エミッタの抵抗が前記ポリシリコン粒度調整種イオン注入ステップを行わずに作製された同一のバイポーラ・トランジスタのエミッタ抵抗よりも高いかまたは低い、上記（５）に記載の方法。
（１０）前記ドーパント種がヒ素であり、１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量および約４０ないし７０Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒度調整種がアンチモンであり、１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエネルギーで注入される、上記（５）に記載の方法。
（１１）前記ドーパント種がヒ素であり、１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量および約４０ないし７０Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒度調整種が炭素であり、１×１０の１４乗ないし１×１０の１６乗atm／ｃｍ２のドーズ量および１５ないし３５Ｋｅｖのエネルギーで注入される、上記（５）に記載の方法。
（１２）前記アニールが、９００℃ないし１，０００℃で約５ないし２０秒間の高速熱アニール・プロセスを使用して行われる、上記（５）に記載の方法。
（１３）デバイスのポリシリコン層のドーパント種濃度プロファイルを調整する方法であって、
前記ポリシリコン層にドーパント種とポリシリコン粒度調整種とを注入するステップと、注入後の前記ポリシリコン層をアニールするステップとを含む方法。
（１４）前記ドーパント種がヒ素である、上記（１３）に記載の方法。
（１５）前記ポリシリコン粒度調整種がアンチモンと炭素とから成るグループから選択される、上記（１３）に記載の方法。
（１６）前記ドーパント種がヒ素であり、１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量および約４０ないし７０Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒度調整種がアンチモンであり、１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエネルギーで注入される、上記（１３）に記載の方法。
（１７）前記ポリシリコン層の下面から所定の距離におけるドーパントの濃度が、前記ポリシリコン粒度調整イオン注入ステップを行わずに作製された同一のデバイスの同一のポリシリコン層の下面から同じ所定の距離におけるドーパントの濃度よりも高い、上記（１３）に記載の方法。
（１８）前記アニールが、９００℃ないし１，０００℃で約５ないし２０秒間の高速熱アニール・プロセスを使用して行われる、上記（１３）に記載の方法。
（１９）前記ポリシリコン層が、電界効果トランジスタのポリシリコン・ゲートと、バイポーラ・トランジスタのポリシリコン・エミッタと、薄膜抵抗器のポリシリコン線と、ダマシン薄膜抵抗器のポリシリコン線とから成るグループから選択された構造の少なくとも一部を形成する、上記（１３）に記載の方法。
（２０）レクタと、
ベースと、
ドーパント種とポリシリコン粒度調整種とを含むポリシリコン・エミッタとを含む、バイポーラ・トランジスタ。
（２１）前記ドーパント種がヒ素である、上記（２０）に記載のバイポーラ・トランジスタ。
（２２）前記ポリシリコン粒度調整種が、アンチモンと炭素とから成るグループから選択される、上記（２０）に記載のバイポーラ・トランジスタ。
（２３）前記バイポーラ・トランジスタのベース電流が、前記ポリシリコン粒度調整イオン注入ステップを行わずに作製された同一のバイポーラ・トランジスタのベース電流よりも高いかまたは低い、上記（２０）に記載のバイポーラ・トランジスタ。
（２４）前記バイポーラ・トランジスタの前記エミッタの抵抗が、前記ポリシリコン粒度調整イオン注入ステップを行わずに作製された同一のバイポーラ・トランジスタのエミッタ抵抗よりも高いかまたは低い、上記（２０）に記載のバイポーラ・トランジスタ。
（２５）前記ドーパント種がヒ素であり、前記ポリシリコン・エミッタに１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量および約４０ないし７０Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒度調整種がアンチモンであり、前記ポリシリコン・エミッタに１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエネルギーで注入される、上記（２０）に記載のバイポーラ・トランジスタ。
（２６）前記ドーパント種がヒ素であり、前記ポリシリコン・エミッタに１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量および約４０ないし７０Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒度調整種が炭素であり、前記ポリシリコン・エミッタに１×１０の１４乗ないし１×１０の１６乗atm／ｃｍ２のドーズ量および１５ないし３５Ｋｅｖのエネルギーで注入される、上記（２０）に記載のバイポーラ・トランジスタ。
（２７）前記デバイスの構造の少なくとも一部を形成するポリシリコン層と、
ドーパント種とポリシリコン粒度調整種とを含む前記ポリシリコン層とを含むデバイス。
（２８）前記ドーパント種がヒ素である、上記（２７）に記載のデバイス。
（２９）前記ポリシリコン粒度調整種が、アンチモンと炭素とから成るグループから選択される、上記（２７）に記載のデバイス。
（３０）前記ドーパント種がヒ素であり、前記ポリシリコン層に１×１０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量および約４０ないし７０Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒度調整種がアンチモンであり、前記ポリシリコン層に１×１０の１５乗ないし１．５×１０の１６乗atm／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエネルギーで注入される、上記（２７）に記載のデバイス。
（３１）前記シリコン層の下面から所定の距離におけるドーパントの濃度が、前記ポリシリコン粒度調整イオン注入ステップを行わずに作製された同一のデバイスの同一のポリシリコン層の下面から同じ所定の距離におけるドーパントの濃度よりも高い、上記（２７）に記載のデバイス。
（３２）前記デバイスの構造の前記一部が、電界効果トランジスタのポリシリコン・ゲートと、バイポーラ・トランジスタのポリシリコン・ゲートと、薄膜抵抗器のポリシリコン線と、ダマシン薄膜抵抗器のポリシリコン線とから成るグループから選択される、上記（２７）に記載のデバイス。
【図面の簡単な説明】
【図１】本発明によるポリシリコン層内のポリシリコン粒度を制御する方法を示す部分断面図である。
【図２】本発明によるポリシリコン層内のポリシリコン粒度を制御する方法を示す部分断面図である。
【図３】本発明によるポリシリコン層内のポリシリコン粒度を制御する方法を示す部分断面図である。
【図４】本発明によるポリシリコン層内のポリシリコン粒度を制御する方法を示す部分断面図である。
【図５】本発明によるポリシリコン層内のポリシリコン粒度を制御する方法のステップを示すフローチャートである。
【図６】本発明により形成されたポリシリコン層内のポリシリコン粒径を示す累積分布図である。
【図７】本発明によるバイポーラ・トランジスタの作製例を示す部分断面図である。
【図８】本発明によるバイポーラ・トランジスタの作製例を示す部分断面図である。
【図９】本発明によるバイポーラ・トランジスタの作製例を示す部分断面図である。
【図１０】本発明によるバイポーラ・トランジスタの作製例を示す部分断面図である。
【図１１】本発明によるバイポーラ・トランジスタの作製例を示す部分断面図である。
【図１２】本発明によるバイポーラ・トランジスタの作製例を示す部分断面図である。
【図１３】本発明によるバイポーラ・トランジスタの作製方法のステップを示すフローチャートである。
【図１４】本発明による作製されたバイポーラ・トランジスタのポリシリコン・エミッタの注入種と深さとの関係をプロットした図である。
【図１５】本発明により作製されたバイポーラ・トランジスタの、注入種とドーズ量との選択された組合せと正規化ベース電流との関係をプロットした図である。
【図１６】本発明により作製されたバイポーラ・トランジスタの、注入種とドーズ量との選択された組合せとエミッタ抵抗との関係をプロットした図である。
【図１７】本発明による電界効果トランジスタの作製例を示す部分断面図である。
【図１８】本発明による電界効果トランジスタの作製例を示す部分断面図である。
【図１９】本発明による電界トランジスタの作製例を示す部分断面図である。
【図２０】本発明による電界効果トランジスタの作製例を示す部分断面図である。
【図２１】本発明による電界効果トランジスタの作製例を示す部分断面図である。
【図２２】本発明により作製された薄膜抵抗器を示す部分断面図である。
【図２３】本発明により作製されたダマシン薄膜抵抗器示す部分断面図である。
【図２４】本発明による電界効果トランジスタの作製方法のステップを示すフローチャートである。
【図２５】本発明による薄膜抵抗器の作製方法のステップを示すフローチャートである。
【図２６】本発明によるダマシン薄膜抵抗器の作製方法のステップを示すフローチャートである。
【符号の説明】
１００  基板
１０５  誘電層
１１０  ポリシリコン層
１１５  ポリシリコン結晶粒
１２０  ポリシリコン層下面
１２５  ポリシリコン層上面
１３０  ポリシリコン結晶粒
１３５  ポリシリコン結晶粒
１８０  バイポーラ・トランジスタ
１８５  トレンチ・アイソレーション
１９０  Ｎ＋サブコレクタ
１９５  コレクタ・リーチスルー
２００  コレクタ領域
２０５  深いＮ＋コレクタ
２１０  Ｎ＋ペデスタル・コレクタ
２１５  浅いトレンチ・アイソレーション
２３５  ベース層
２４０  Ｐ＋ポリシリコン外部ベース部
２５０  単結晶真性ベース部
２５５  ＳｉＧｅ層
２６０  ボロン・ドープＳｉＧｅ層
２６５  シリコン層
２７０  第１の誘電層
２７５  エミッタ開口部
２８５  ポリシリコン・エミッタ層
２９０  第２の誘電層
２９５  第３の誘電層
３００  ポリシリコン・エミッタ
３１５  第４の誘電層
３２０  第５の誘電層
３３０  ベース接点
３３５  コレクタ接点
３４０  層間誘電層
３４５  第１の金属導線
４１０  電界効果トランジスタ
４１５  ＳＴＩ
４２０  Ｐ井戸
４２５  薄いゲート酸化層
４３５  ポリシリコン・ゲート層
４４０  第１のスペーサ
４４５  側壁
４５０  ソース／ドレイン拡張部
４５５  第２のスペーサ
４６０  ソース・ドレイン
４７０  絶縁層
４７５  基板
４８０  ポリシリコン薄膜抵抗器
４８５  上部領域
４９０  下部領域
４９５  任意選択のスペーサ
５０５  基板
５１０  層間誘電層
５１５  ダマシン・ポリシリコン抵抗
５２０  上部領域
５２５  下部領域
【図１】
0004010274.tif 000002
【図２】
0004010274.tif 000003
【図３】
0004010274.tif 000004
【図４】
0004010274.tif 000005
【図５】
0004010274.tif 000006
【図６】
0004010274.tif 000007
【図７】
0004010274.tif 000008
【図８】
0004010274.tif 000009
【図９】
0004010274.tif 000010
【図１０】
0004010274.tif 000011
【図１１】
0004010274.tif 000012
【図１２】
0004010274.tif 000013
【図１３】
0004010274.tif 000014
【図１４】
0004010274.tif 000015
【図１５】
0004010274.tif 000016
【図１６】
0004010274.tif 000017
【図１７】
0004010274.tif 000018
【図１８】
0004010274.tif 000019
【図１９】
0004010274.tif 000020
【図２０】
0004010274.tif 000021
【図２１】
0004010274.tif 000022
【図２２】
0004010274.tif 000023
【図２３】
0004010274.tif 000024
【図２４】
0004010274.tif 000025
【図２５】
0004010274.tif 000026
【図２６】
0004010274.tif 000027