(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタの活性層を構成するシリコン薄膜を結晶化する方法において、
（ａ）基板上に非晶質シリコン薄膜を形成するステップと、
（ｂ）前記非晶質シリコン薄膜をパターニングして、活性層領域と、該活性層領域の両側にそれぞれ距離を置いて設けられ、各々ＭＩＣソース金属を含む第１及び第２結晶化ソース領域と、これら第１及び第２結晶化ソース領域と前記活性層領域の前記両側とをそれぞれ連結する第１及び第２結晶フィルタリングチャンネルであって、後続ステップで前記パターニングされた非晶質シリコン薄膜を熱処理するとき、対応する前記結晶化ソース領域に形成された多数の結晶粒のうち１つのみを通過させるようにフィルタリングする第１及び第２結晶フィルタリングチャンネルとを形成するステップと、
（ｃ）前記パターニングされた非晶質シリコン薄膜を炉内で熱処理して、前記第１及び第２結晶化ソース領域を前記ＭＩＣソース金属により多結晶化させ、前記第１及び第２結晶フィルタリングチャンネルを通過して伝播されるそれぞれ１つの結晶粒をシードにしてＭＩＬＣ現象によって前記活性層領域を単結晶化させた後、高温ランプを利用した高速熱処理またはエキシマレーザを利用した追加熱処理を実行するステップとを含み、
前記第１及び第２結晶化ソース領域の少なくとも一方は、２つ以上の結晶フィルタリングチャンネルにより２つ以上の結晶化ソース領域が直列に接続された多段構造を有する、シリコン薄膜結晶化方法。
【請求項２】
前記第１及び第２結晶フィルタリングチャンネルの各々の幅が、０．１〜２０μｍであることを特徴とする請求項１に記載のシリコン薄膜結晶化方法。
【請求項３】
前記第１及び第２結晶化ソース領域の各々で、前記ＭＩＣソース金属が、対応する前記結晶フィルタリングチャンネルから２〜５０μｍ離隔された部分に形成されることを特徴とする請求項１に記載のシリコン薄膜結晶化方法。
【請求項４】
前記基板が、ガラスまたは石英で形成されることを特徴とする請求項１に記載のシリコン薄膜結晶化方法。
【請求項５】
前記ステップ（ａ）の前に、シリコン酸化物またはシリコン窒化物の絶縁層を前記基板上に形成するステップを含むことを特徴とする請求項１に記載のシリコン薄膜結晶化方法。
【請求項６】
前記ＭＩＣソース金属としてＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔ中の少なくとも一つを含むことを特徴とする請求項１に記載のシリコン薄膜結晶化方法。
【請求項７】
前記ＭＩＣソース金属が、１〜２００Åの厚さで形成されることを特徴とする請求項６に記載のシリコン薄膜結晶化方法。
【請求項８】
前記追加熱処理が、シリコンの溶融温度以下で実行されることを特徴とする請求項１に記載のシリコン薄膜結晶化方法。
【請求項９】
前記活性層領域が、所定水準以上に単結晶化が進行された時、前記熱処理過程を終えることを特徴とする請求項１に記載のシリコン薄膜結晶化方法。
【請求項１０】
前記第１及び第２結晶化ソース領域中に形成されたＭＩＣソース金属が、くさび状か、点状か、または対応する前記結晶フィルタリングチャンネルを向いて延びる直線形状を有することを特徴とする請求項１に記載のシリコン薄膜結晶化方法。
【請求項１１】
結晶化されたシリコン活性層を有する薄膜トランジスタを製造する方法において、
（ａ）基板上に非晶質シリコン薄膜を形成するステップと、
（ｂ）前記非晶質シリコン薄膜をパターニングして、活性層領域と、該活性層領域の両側にそれぞれ距離を置いて設けられ、各々ＭＩＣソース金属を含む第１及び第２結晶化ソース領域と、これら第１及び第２結晶化ソース領域と前記活性層領域の前記両側とをそれぞれ連結する第１及び第２結晶フィルタリングチャンネルであって、後続ステップで前記パターニングされた非晶質シリコン薄膜を熱処理するとき、対応する前記結晶化ソース領域に形成された多数の結晶粒のうち１つのみを通過させるようにフィルタリングする第１及び第２結晶フィルタリングチャンネルとを形成するステップと、
（ｃ）前記パターニングされた非晶質シリコン薄膜を炉内で熱処理して、前記第１及び第２結晶化ソース領域を前記ＭＩＣソース金属により多結晶化させ、前記第１及び第２結晶フィルタリングチャンネルを通過して伝播されるそれぞれ１つの結晶粒をシードにしてＭＩＬＣ現象によって前記活性層領域を単結晶化させた後、高温ランプを利用した高速熱処理またはエキシマレーザを利用した追加熱処理を実行するステップと、
（ｄ）前記活性層領域上にゲート絶縁層及びゲート電極を形成するステップと、
（ｅ）前記活性層領域に不純物を注入するステップと、
（ｆ）コンタクト絶縁層を少なくとも前記活性層領域に形成し、及び少なくとも１つのコンタクトホールを前記コンタクト絶縁層に形成するステップと、
（ｇ）コンタクトホールを通じて前記活性層領域と電気的に接続する少なくとも１つのコンタクト電極を形成するステップとを含み、
前記第１及び第２結晶化ソース領域の少なくとも一方は、２つ以上の結晶フィルタリングチャンネルにより２つ以上の結晶化ソース領域が直列に接続された多段構造を有する、薄膜トランジスタの製造方法。
【請求項１２】
前記ステップ（ｄ）が、前記ステップ（ｃ）に先立って実行されることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記ステップ（ｄ）及び前記ステップ（ｅ）が、前記ステップ（ｃ）に先立って実行されることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記非晶質シリコン薄膜の結晶化と前記活性層に注入された不純物の活性化とが、前記ステップ（ｃ）で同時に行われることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記ステップ（ｃ）において、前記活性層領域を結晶化した後、前記活性層領域の外縁部をパターニングして除去するステップを含むことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記第１及び第２結晶フィルタリングチャンネルの各々の幅が、０．１〜２０μｍであることを特徴とする請求項１１〜請求項１５のいずれかに記載の薄膜トランジスタの製造方法。
【請求項１７】
前記第１及び第２結晶化ソース領域の各々で、前記ＭＩＣソース金属が、対応する前記結晶フィルタリングチャンネルから２〜５０μｍ離隔された部分に形成されることを特徴とする請求項１１〜請求項１５のいずれかに記載の薄膜トランジスタの製造方法。
【請求項１８】
前記基板が、ガラスまたは石英で形成されることを特徴とする請求項１１〜請求項１５のいずれかに記載の薄膜トランジスタの製造方法。
【請求項１９】
前記ステップ（ａ）の前に、シリコン酸化物またはシリコン窒化物の絶縁層を前記基板上に形成するステップを含むことを特徴とする請求項１１〜請求項１５のいずれかに記載の薄膜トランジスタの製造方法。
【請求項２０】
前記ＭＩＣソース金属としてＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔ中の少なくとも一つを含むことを特徴とする請求項１１〜請求項１５のいずれかに記載の薄膜トランジスタの製造方法。
【請求項２１】
前記ＭＩＣソース金属が、加熱蒸着、スパッタリング、ＣＶＤ、コーティングまたはイオン注入法を用いて形成されることを特徴とする請求項１１〜請求項１５のいずれかに記載の薄膜トランジスタの製造方法。
【請求項２２】
前記ＭＩＣソース金属が、１〜２００Åの厚さで形成されることを特徴とする請求項１１〜請求項１５のいずれかに記載の薄膜トランジスタの製造方法。
【請求項２３】
前記炉内での熱処理が、４００〜６００℃の温度で行われることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項２４】
前記追加熱処理が、シリコンの溶融温度以下で実行されることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項２５】
前記活性層領域が、所定水準以上に単結晶化が進行された時、前記熱処理過程を終了することを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記第１及び第２結晶化ソース領域中でＭＩＣソース金属が印加された部分の形状が、くさび状か、点状か、または対応する前記結晶フィルタリングチャンネルを向いて延びる直線形状を有することを特徴とする請求項１１〜請求項１５のいずれかに記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）及び３Ｄ超高集積半導体素子等に用いられる薄膜トランジスタに関し、特に薄膜トランジスタのソース、ドレイン及びチャンネルを形成する活性層（Ａｃｔｉｖｅ  Ｌａｙｅｒ）を結晶フィルタリング技法により結晶化させる方法に関する。
【０００２】
本発明によると、ＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）ソース金属により誘導されたＭＩＬＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）により結晶化される多結晶領域で、一定方向の結晶成分だけをフィルタリングして薄膜トランジスタの活性層を単結晶シリコン（Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｓｉｌｉｃｏｎ）に結晶化させることができる。
【０００３】
【従来の技術】
通常、液晶ディスプレイに使用される非晶質シリコン薄膜トランジスタは、ガラスあるいは石英などの透明基板にゲート電極を形成し、ゲート酸化膜、非晶質（Ａｍｏｒｐｈｏｕｓ）シリコン及びｎ型非晶質シリコンを蒸着させてソース及びドレインを形成した後、絶縁層を形成して構成される。薄膜トランジスタのソース、ドレイン及びチャンネルを構成する活性層は、通常、ガラスなどの透明基板上に化学気相蒸着（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を用いて形成するが、このような方法により形成された活性層は非晶質シリコンであるので、〜１ｃｍ2／Ｖｓ以下の低い電子移動度（Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ）を有する。
【０００４】
薄膜トランジスタ液晶ディスプレイが次第に小型化が要求され、開口率が減少する趨勢に応じて駆動ＩＣを画素トランジスタと共に形成する技術が要求されている。このため、非晶質シリコンを熱処理して多結晶シリコン層に結晶化する技術が使用されている。多結晶シリコン薄膜トランジスタは、ガラスあるいは石英などの基板に非晶質シリコンを蒸着し、多結晶化させた後、ゲート酸化膜及びゲート電極を形成し、ソース及びドレインにドーパントを注入した後、アニール処理を行って活性化させた後、絶縁層を形成して構成される。
【０００５】
一般的に、多結晶薄膜トランジスタの電子移動度は〜１００ｃｍ2／Ｖｓの値を有し、これを利用して液晶ディスプレイに用いられる駆動ＩＣを、画素トランジスタのような基板上に集積して用いる。
【０００６】
多結晶シリコン薄膜トランジスタの特性を決定する最も重要な変数は、多結晶シリコンの内部に含まれた結晶粒界（Ｃｒｙｓｔａｌ  Ｇｒａｉｎ  Ｂｏｕｎｄａｒｙ）の数及び形状である。多結晶シリコン内部の結晶粒界の数や形状に従って多結晶薄膜トランジスタの電子移動度やしきい電圧（Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）の値が大きく変わるようになる。多結晶薄膜トランジスタは、活性層として用いられる多結晶シリコン内に必然的に結晶粒界が含まれているので、単結晶シリコンの電子移動度である８００ｃｍ2／Ｖｓに比べて非常に小さい電子移動度を示し、素子と素子間のバラツキが生じる確率が高まる。従って、多結晶シリコン薄膜トランジスタを利用して液晶ディスプレイを製作した場合、駆動ＩＣと画素トランジスタまでは同時に同じ基板上に形成させることができるが、単結晶に比べてより小さな電子移動度により液晶表示素子のコントローラ、ＤＡＣ、クロック発生器などを基板上に形成させることができない。また、液晶表示装置内の素子と素子間のバラツキ度の増加により画面品位の低下及び生産性の減少が示されるようになる。従って、単結晶シリコン素子と同一の特性を有して均一の素子特性を確保するために非晶質シリコンを利用し、単結晶シリコン薄膜を形成する技術が用いられている。
【０００７】
液晶表示素子用の薄膜トランジスタに用いられる単結晶シリコントランジスタを得るために多様な方法が提案された。
連続側面固相化（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＳＬＳ）は、非晶質シリコンにシェブロン状のマスクを通過したレーザをシリコンに走査して非晶質シリコンを結晶化させながら、局部的な領域に単結晶シリコンを形成する技術である。
【０００８】
ＳＬＳ法は、レーザ光の走査を精巧に制御することが技術的に困難であり、局部的に形成される単結晶シリコン膜内に多結晶シリコン結晶粒界の混入が頻繁であるので、均一の特性の単結晶シリコン薄膜を製作し難いという限界がある。また、一度に一枚ずつの基板だけを加工することができるので、高炉で一時に配置加工を行う場合よりも生産性が劣る。
【０００９】
連続粒界固相化（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＣＧＳ）法は、ニッケル、パラジウム、アルミニウムなどの金属を非晶質シリコンと接触させたり、これらの金属をシリコンに注入して２００〜５００℃の低温でも非晶質シリコンを結晶化させて単結晶に近い結晶粒界の方向性が類似する結晶化されたシリコン薄膜を製造する技術である。ＣＧＳ法は、結晶化されたシリコン薄膜内に非晶質シリコンの結晶化に触媒（Ｃａｔａｌｙｓｔ）として使用された金属シリサイド成分が存在するので、これを除去するための再熱処理工程が必要なゲッタリング（Ｇｅｔｔｅｒｉｎｇ）工程を進行しなければならないという問題点があり、本質的にＣＧＳ法により形成されたシリコン薄膜が単結晶ではないので、単結晶に比べて特性が劣る。
【００１０】
最近、このような従来の非晶質シリコン結晶化方法の問題点を克服した方法として、金属とシリコンとが反応して生成されたシリサイドが側面に伝播し続けながら、順次的に結晶化を誘導する金属誘導側面結晶化（ＭＩＬＣ）現象を利用してシリコン薄膜を結晶化させる方法が提案された（Ｓ．Ｗ．Ｌｅｅ  ｅｔ  ａｌ．，ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒ，  １７（４），ｐ．１６０，１９９６参照）。このようなＭＩＬＣ法を利用する場合、非晶質シリコン層を結晶化させるために用いられた金属成分が、活性層領域には殆ど残留しないので、残留金属成分による電流漏れ及びその他の電気的特性の劣化がないという利点がある。また、ＭＩＬＣ法を利用する場合、３００℃〜５００℃の比較的低温でシリコンの結晶化を誘導することができるので、高炉(Ｆｕｒｎａｃｅ）を利用して基板の損傷なしに複数枚の基板を同時に結晶化させることができるという利点がある。
【００１１】
図１（ａ）〜図１（ｄ）は、ＭＩＣ及びＭＩＬＣを利用して薄膜トランジスタの活性層を構成するシリコン層を結晶化させる従来技術の工程を示す断面図である。
【００１２】
図１（ａ）に示すように、非晶質シリコン層１０が、バッファ層（図示せず）が形成されている絶縁基板１００上に蒸着され、フォトリソグラフィにより非晶質シリコン１０をパターニングして活性層が形成される。ゲート絶縁層１１及びゲート電極１２が通常の方法を用いて活性層上に形成される。図１（ｂ）に示すように、ゲート電極をマスクとして基板全体を不純物でドープして活性層のソース領域１０Ｓ及びドレイン領域１０Ｄを形成する。図１（ｃ）に示すように、ゲート電極とゲート電極の周辺のソース及びドレイン領域が覆われるように、フォトレジスト１３を形成して基板及びフォトレジスト全体表面に金属層１４を蒸着させる。金属層は、ニッケルを２０Å程度の厚さに蒸着させて形成することが望ましい。図１（ｄ）に示すように、フォトレジストを除去して基板全体を３００℃〜５００℃の温度で熱処理すれば、残留された金属層の直下のソース及びドレイン領域ではソース金属が非晶質シリコンに接触したり、注入されてシリコンを直接結晶化させるＭＩＣにより結晶化され（ＭＩＣ領域）、ソース及びドレイン領域中で金属層が覆われいない（ｍｅｔａｌ−ｏｆｆｓｅｔ）部分とゲート電極の下部のチャンネル領域１０ＣではＭＩＣ領域から誘導されるＭＩＬＣにより結晶化が誘導される（ＭＩＬＣ領域）。図１（ａ）〜図１（ｄ）に示された技術において、フォトレジストをゲート電極の両側のソース及びドレイン領域まで覆うように形成する理由は、チャンネル領域とソース、ゲート領域の境界面まで金属層が蒸着される場合には、これらの境界面とチャンネル領域内にＭＩＣ現象により流入された金属成分が残留し、チャンネル領域の電流漏れと動作特性を低下させるという問題が生じるためである。チャンネル領域を除いたソース及びドレイン領域は、残留金属成分による影響を強く受けないので、チャンネル領域から約０．０１〜５μｍ以上離れたソース及びドレイン領域は、ＭＩＣにより結晶化させてチャンネル領域及びチャンネル周辺領域についてのみＭＩＬＣによる結晶化を誘導して結晶化時間を短縮させる。
【００１３】
図２（ａ）〜図２（ｂ）は、従来のＭＩＣ及びＭＩＬＣ技法により薄膜トランジスタを製作した時の結晶質の透過電子顕微鏡写真であり、図２（ｃ）は、写真の結晶化状態を概略化した図である。金属触媒剤が存在するＭＩＣ領域は、多結晶シリコンの形状で結晶化が進行され、ＭＩＬＣにより結晶化されたＭＩＬＣ領域は、図２（ｂ）に示されたように、同一の方向に成長するいくつの結晶粒（ｃｒｙｓｔａｌ  ｇｒａｉｎ）を含みながら、図２（ｃ）に示されたように、複数個の結晶粒界を含む多結晶シリコン薄膜の形態で結晶化が進行される。この場合、通常２〜２０μｍ程度の大きさを有する活性層を形成する結晶化されたシリコン層は、一つ以上から複数個の結晶粒界を含むようになるので、電子移動度の劣化と、素子と素子との間のバラツキが示されるようになる。従って、ＭＩＬＣにより結晶化されたポリシリコンを活性層として有する薄膜トランジスタの性能をさらに高めるためには、非晶質シリコンをＭＩＬＣを通じて単結晶シリコンとして結晶化させることができる技術が要求されてきた。
【００１４】
【発明が解決しようとする課題】
本発明は、非晶質シリコンの金属誘導側面結晶化法（ＭＩＬＣ）により生成された多結晶の結晶における問題点を克服するために、ＭＩＬＣ結晶化ステップで非晶質シリコンを直接単結晶化させる方法を提供する。具体的に、本発明は非晶質シリコンの金属誘導側面結晶化法（ＭＩＬＣ）に結晶フィルタリング技法を適用して低温で非晶質シリコンを単結晶化する方法を提供することを目的とする。
【００１５】
このような目的を達成するために、本発明は、絶縁体の基板上に形成されたシリコン薄膜上にＭＩＣ法を利用して所望の領域に結晶粒（ｃｒｙｓｔａｌ  ｓｅｅｄ）を形成し、ＭＩＬＣ現象を利用して結晶をＭＩＣ領域から側面領域に成長させ、この結晶中で一部あるいは一つだけの結晶をフィルタリング（ｆｉｌｔｅｒｉｎｇ）することにより、その以後の領域ではフィルタリングされた結晶だけが継続的な結晶成長をなすことができるようにする。従って、フィルタ領域以後の領域では、単結晶シリコン薄膜が形成されるようになる。この時、ＭＩＬＣ領域以外の領域では、結晶粒生成や成長が行われることができないように結晶成長温度を６５０℃以内に制限し、これにより数十〜数百μｍに達する広い領域に単結晶シリコン薄膜を形成させることができ、これをＴＦＴ（Ｔｈｉｎ  ＦｉｌｍＴｒａｎｓｉｓｔｏｒ）のような半導体素子の製造領域で用いることになる。
【００１６】
本発明は、非晶質シリコン薄膜の結晶化温度を低くするために、ＮｉなどのようなＭＩＣ誘導（ｓｏｕｒｃｅ）金属を結晶粒成長ソースとして用いるが、ＭＩＣを誘導するために使用された金属がシリコン薄膜に残留して半導体特性を阻害するという問題があるＭＩＣ領域ではないＭＩＬＣ領域に単結晶シリコン薄膜を形成することにより、ＭＩＣ誘導金属が半導体素子の性能を阻害するという問題が発生しないようにする。
【００１７】
また、本発明は、前記非晶質シリコンの低温単結晶化法により製造された単結晶シリコン薄膜を含む薄膜トランジスタを提供することを目的とする。本発明は、ガラスのような基板上にＴＦＴのような半導体素子を形成するため、ガラスの変形温度である６５０℃以下で非晶質シリコン層の結晶化工程を進行する。従って、本発明の工程を利用すればＬＣＤやＯＬＥＤのような表示素子のスイッチング及び駆動素子を構成する薄膜トランジスタを直接基板上で形成させることができる。
【００１８】
図３〜図５及び図６〜図８は、非晶質シリコン層が、結晶フィルタリング技法を利用したＭＩＬＣにより単結晶化される過程を示す図である。
図３〜図５は、ＭＩＣソースとしてＮｉを用いて図面の右側から左側にＭＩＬＣによる結晶化が進行される過程を示す図であり、図３は、非晶質シリコンを５２０℃で３０時間熱処理した後で得た光学顕微鏡の暗視野像の写真である。写真で見るように、フィルタチャンネル３２の右側領域でＭＩＬＣによる結晶化が進行されて多結晶シリコン領域３１が形成され、フィルタチャンネルの左側領域でもＭＩＬＣが進行されて多結晶シリコンでない単結晶シリコンを含む領域３３が形成されていくことを見ることができる。
【００１９】
このような現象が生じる理由は、図２（ｂ）及び図２（ｃ）のように、ＭＩＬＣにより多結晶化された領域の結晶成長先端では針状単結晶粒が成長することを見ることができる。このような針状単結晶粒が不規則な方向に成長が持続されると、ＭＩＬＣ領域に多結晶シリコンが形成されるようになる。
【００２０】
図３に示すように、フィルタチャンネル３２の幅を多結晶シリコン領域３１内に形成された多結晶シリコン結晶が１つ以上通過することができないように調節するようになれば、チャンネル左側の領域ではフィルタチャンネルを通過した単結晶が全体領域内で成長して単結晶領域を形成するようになるものである。フィルタチャンネルを通過した単結晶成長は数百μｍ以上までも成長が可能であるが、図６〜図８は、図３〜図５の状態でさらに１５時間を熱処理した場合の状態である。図面の右側にはＭＩＣソース金属としてニッケルが形成された領域３４が見える。フィルタチャンネル左側のＭＩＬＣ領域３３には、図３に示す非晶質領域が全部単結晶化されており、左側への単結晶成長も数百μｍ以上に達していることが分かる。普通、半導体素子で活性層の領域は、数十から数百μｍ以下であるので、本発明で形状させた単結晶領域で十分に素子を製作することができ、このような方式で製作された素子は、既存の多結晶シリコン薄膜で製作された素子よりも更に向上された特性を示すようになる。
【００２１】
図9（ａ）は、ＭＩＬＣにより薄膜トランジスタの活性層を多結晶シリコン層で作る従来の技術を示し、図9（ｂ）は、活性層のチャンネル領域及び周辺部が、図9（ａ）の結晶化方法により結晶化された状態を示す。ソース領域５１及びドレイン領域５２にＭＩＣ現象を誘導する金属層を蒸着させ、ゲート電極５３の下部のチャンネル領域とゲート周辺の金属オフセット（ｍｅｔａｌ  ｏｆｆｓｅｔ）領域５４にはＭＩＣソース金属が蒸着されない。この状態で活性層を熱処理すれば、ＭＩＣソース金属が蒸着された領域からチャンネル領域に結晶化が進行され、金属オフセット領域とチャンネル領域の非晶質シリコン層が図9（ｂ）に示されたように結晶化される。
【００２２】
図９（ｂ）を参照すれば、チャンネル領域の両側に多数のシリコン結晶が形成されており、チャンネル領域の中央部には、チャンネル両側で成長したＭＩＬＣ多結晶シリコン領域が接するＭＩＬＣ境界面５５が形成される。ＭＩＬＣにより生成された多結晶シリコンは単結晶シリコンに比べて電子移動度をはじめとする電気的特性が劣悪し、ＭＩＬＣ境界面５５にはシリコンのＭＩＬＣ現象を誘導したニッケルなどの金属のシリサイド成分が蓄積されるので、特に薄膜トランジスタのチャンネル領域の漏れ電流及び電子移動度などの電気的特性を低下させるという問題がある。
【００２３】
【課題を解決するための手段】
本発明は、ＭＩＬＣにより形成された多結晶シリコン活性層を含む従来の薄膜トランジスタの問題点を克服するために、上記で説明した通り、結晶フィルタリング技法を利用してシリコン活性層及び薄膜トランジスタを製造する方法を提供することを目的とする。
【００２４】
上記目的を達成するために、本発明に係るシリコン薄膜結晶化方法は、薄膜トランジスタの活性層を構成するシリコン薄膜を結晶化する方法において、（ａ）基板上に非晶質シリコン薄膜を形成するステップと、（ｂ）前記非晶質シリコン薄膜をパターニングして、ＭＩＣソース金属を含む結晶化ソース領域、活性層領域、及び前記結晶化ソース領域と前記活性層領域とを連結するフィルタリングチャンネルを形成するステップと、（ｃ）前記パターニングされた非晶質シリコン薄膜を熱処理し、前記結晶化ソース領域及び前記活性層領域を結晶化させるステップとを含むことを特徴とする。
【００２５】
また、本発明に係る薄膜トランジスタの製造方法は、結晶化されたシリコン活性層を有する薄膜トランジスタを製造する方法において、（ａ）基板上に非晶質シリコン薄膜を形成するステップと、（ｂ）前記非晶質シリコン薄膜をパターニングして、ＭＩＣソース金属を含む結晶化ソース領域、活性層領域、及び前記結晶化ソース領域と前記活性層領域とを連結するフィルタリングチャンネルを形成するステップと、（ｃ）前記パターニングされた非晶質シリコン薄膜を熱処理し、前記結晶化ソース領域及び前記活性層領域を結晶化させるステップと、（ｄ）前記活性層領域上にゲート絶縁層及びゲート電極を形成するステップと、（ｅ）前記活性層領域に不純物を注入するステップと、（ｆ）コンタクト絶縁層を少なくとも前記活性層領域に形成し、及び少なくとも１つのコンタクトホールを前記コンタクト絶縁層に形成するステップと、（ｇ）コンタクトホールを通じて前記活性層領域と電気的に接続する少なくとも１つのコンタクト電極を形成するステップとを含むことを目的とする。
【００２６】
【発明の実施の形態】
以下、添付された図面を参照して上記で説明したような結晶フィルタリング技法に使用される結晶フィルタの構造及び結晶フィルタリング技法を用いて薄膜トランジスタを製造する工程などの具体的な実施形態を説明する。
【００２７】
図１０（ａ）は、図９に示された従来技術の問題を解決するために、結晶フィルタリング技法を用いる本発明の構成を示す概略図である。活性層（ｓｏｕｒｃｅ／ｄｒａｉｎ／ｃｈａｎｎｅｌ）を含む非晶質シリコン層をパターニングして図面の左側の結晶化ソース領域６０及び右側のソース６４、ゲート電極６５の下部のチャンネル領域及びドレイン領域６６を含む活性層領域６７を連結する結晶化フィルタリングチャンネル６３を形成する。結晶化ソース領域６０と結晶フィルタリングチャンネル６３とは、活性層領域をパターニングする時に同時に形成することができる。結晶化ソース領域６０は、結晶フィルタリングチャンネル６３と共に結晶フィルタを構成し、結晶化ソース領域はＭＩＣソース金属が蒸着された領域６１とソース金属が蒸着されない領域６２とを含む。ＭＩＣソース金属は、スパッタリング、加熱蒸着（ｅｖａｐｏｒａｔｉｏｎ）、ＣＶＤなどの方法を用いて１〜２００Åの厚さで蒸着される。ＭＩＣソース金属が蒸着されない領域６２の幅ａは、ＭＩＣソース金属領域６１から伝播されるＭＩＬＣにより形成された多結晶シリコンの結晶粒（図２（ｂ）参照）の一つまたは一部が結晶フィルタリングチャンネル６３を通過するように適切に調節することができ、通常２〜５０μｍとなることが適合であり、５〜２０μｍの範囲であることがより望ましい。
【００２８】
結晶化ソース領域を含む活性層が形成された基板を熱処理すれば、領域６１からＭＩＬＣによる結晶化が進行されて領域６２を横切って結晶粒の先端がフィルタリングチャンネル６３に到達するようになる。フィルタリングチャンネル６３の幅ｂは、領域６２の幅と連関付けて一つの結晶粒またはその一部を通過させるように調節され、通常０．１〜２０μｍ、望ましくは１〜５μｍ程度の幅を有することが望ましい。領域６２の幅が広くなるほどフィルタリングチャンネル６３の幅がこれに比例して広くなることが望ましいが、これは領域６２の幅が広いほどフィルタリングチャンネル６３に到達する結晶粒の大きさが大きくなるためである。フィルタリングチャンネルの長さｃは、通常０〜５ μｍ となることが適切である。フィルタリングチャンネルの形状及び位置は図１０（ａ）とは異なって多様に変更されることができるが、これについては後述することにする。
【００２９】
フィルタリングチャンネル６３は、領域６１からフィルタリングチャンネルに到達する多結晶シリコンの結晶粒の中で、チャンネル方向と水平方向に成長する結晶粒だけを選択的に通過させる（フィルタリング）役割をする。このような意味で、本明細書ではチャンネル６３を結晶フィルタリングチャンネル（ｃｒｙｓｔａｌ  ｆｉｌｔｅｒｉｎｇ  ｃｈａｎｎｅｌ）と呼ぶ。結晶フィルタリングチャンネル６３を通過した結晶粒は、大略一定の結晶方向を有し、熱処理が進行されることに従って活性層６７は、図６〜図８と関連して説明した通り結晶化が進行される。結晶フィルタを通過した結晶あるいは各結晶は、継続的に結晶成長するようになり、これにより活性層には単結晶あるいは複数個のの結晶だけからなる多結晶シリコン薄膜が形成されるようになる。最も理想的な形状は、最適の構造を設定し、活性層領域で単結晶シリコン薄膜が形成されるようにすることである。このような方法により、活性層が結晶化された場合、図１０（ｂ）に示すように、薄膜トランジスタの動作特性に最も大きい影響を及ぼすチャンネル領域を、単結晶シリコン薄膜として形成することができる。本発明の方法を利用すれば、薄膜トランジスタの活性層全体を単結晶化させることができる。しかし、結晶化時間を短縮するためにはチャンネル領域を含む活性層の一部を単結晶化させた後、薄膜トランジスタを製造することができる。
【００３０】
活性層領域を結晶化するために使用される結晶化ソース領域と結晶フィルタリングチャンネルで構成される結晶フィルタは、多様な形状で構成されることができるが、一般的に次の条件を満たさなければならない。（１）活性層領域と結晶化ソース領域は、活性層領域よりも狭い幅を有する結晶フィルタリングチャンネルにより相互連結する。（２）結晶化ソース領域の一部にＭＩＣを誘導する金属が蒸着または注入される。（３）ＭＩＣソース金属が印加された部分と結晶フィルタリングチャンネル間には所定の距離を置く。以上の条件が満たされる範囲内で結晶フィルタの構造及び位置などが多様に変更されることができるが、以下では、本発明で使用される結晶フィルタの例が説明される。
【００３１】
図１１は、本発明で使用される典型的な結晶フィルタリング構造を示す平面図である。結晶化ソース領域７２は、活性層領域７４と同一幅の四角形状となっており、ＭＩＣ金属領域７１は活性層領域の幅と同一であり、結晶フィルタリングチャンネル７３から一定の距離を置くように結晶化ソース領域の一部に形成される。結晶フィルタリングチャンネル７３は、活性層領域の幅の中央に位置するように形成される。図１２は、図１１に示す構造と同一であり、ただし結晶フィルタリングチャンネル７３が活性層７４の幅方向にある一側面部に位置するという点において差異がある。図１３に示すように、結晶化ソース領域７２のＭＩＣ金属領域７１は、パターニングされた結晶化ソース領域７２の一部分のみに形成されることができる。図１４に示すように、結晶化ソース領域のＭＩＬ金属領域７１をパターニングされた活性層領域７４の幅よりも大きくすることができる。図１５に示すように、結晶化ソース領域７２は活性層領域７４よりも小さな幅を有することもできる。図16、図１７に示すように、結晶化ソース領域７２は活性層領域７４の角や側面に位置することもできる。図１8に示すように、結晶化ソース領域７２は、結晶フィルタリングチャンネル７３を向いた方向に幅が次第に小さくなるテーパー形状を有することができる。図19に示すように、結晶フィルタリングチャンネル７３を間に置いて結晶化ソース領域７２と活性層領域７４がテーパーされた形状を有することもできる。図20に示すように、結晶化ソース領域７２を活性層領域７４の両方に配置することもできる。この場合に、活性層領域には二つの結晶が形成されるが、薄膜トランジスタの形成位置を調節して薄膜トランジスタの動作特性に最も大きい影響を及ぼすチャンネル領域が一つの結晶上に位置するようにすれば、単結晶を用いる素子の特性を得る一方、活性層領域の両方で結晶成長がなされるので、活性層領域を結晶化するためにかかる時間を短縮することができる。図21に示すように、結晶化ソース領域７２を２段階の構造で形成すればフィルタリング効果を倍加し得る。また、必要により結晶化ソース領域を図21に示された２段階以上の多段階構造で構成することもできる。
【００３２】
また、図22に示されたように、ＭＩＣ金属層７１を長方形でないくさび形状で作ることができる。ＭＩＣ金属層の先端を尖らす場合には、結晶フィルタの効果をより向上させることができる。ＭＩＬＣ結晶成長は、ＭＩＣソース金属の表面から垂直方向に成長する確率が最も高いので、ＭＩＣ金属層が図２２に示すように、くさび形状を有する場合には、結晶化過程においてシリコン結晶がＭＩＣソース金属層７１から放射状に成長してフィルタリングチャンネル７３を向く結晶成分以外の他の結晶成分はチャンネルを向かないようになり、フィルタリングチャンネルで一つの結晶だけがフィルタリングされる確率が増大される効果がある。
【００３３】
また、ＭＩＣ金属層７１が図22のくさび形状でない点または結晶フィルタリングチャンネル７３方向に延びる直線形状を有することができる。このような場合にも、ＭＩＣ金属層からフィルタリングチャンネルを向いて結晶成長が放射状に進行されるので、フィルタリング効果を向上させることができる。ＭＩＣ金属層からフィルタリングチャンネルを向いて結晶の放射状成長を誘導するためには、フィルタリングチャンネルを向いたＭＩＣ金属層の先端（ｔｉｐ）が１μｍ以内の幅を有することが望ましい。
【００３４】
本発明で用いる非晶質シリコンの低温単結晶化方法は、大韓民国特許第２７６３７８号に記載された方法を用いて実行されることができる。本発明による非晶質シリコンの結晶化方法において、結晶化のための誘導金属物質としてＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ及びＰｔを含む一般の金属物質を用いることができるが、結晶化誘導金属物質としてＮｉ及びＰｄが効果的である。
【００３５】
以下では、上記で説明した単結晶フィルタリング技法を用いて薄膜トランジスタを製造する工程の実施形態を図面を参照して説明する。
＜実施形態１＞
図２３〜図３３は、本発明により非晶質シリコンを結晶化した後、トランジスタを製造する工程を示した工程図である。
【００３６】
図２３と図２４は、それぞれガラス基板８０上に適当な厚さの底部絶縁層８１を形成し、その上に非晶質シリコン薄膜８２を形成してパターニングした状態の断面図及び平面図である。底部絶縁層８１は、基板から薄膜トランジスタの活性層を形成するシリコン薄膜８２に汚染物質が拡散されることを防止するための目的で形成されるが、場合によっては、非晶質シリコン薄膜を底部絶縁層８１なしに基板上に直接形成することができる。シリコン薄膜は、従来の方法を利用して形成されるが、例えば低圧化学蒸着法、常圧化学蒸着法、ＰＥ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ）ＣＶＤ法などを利用することができる。
【００３７】
基板上に形成された非晶質シリコン薄膜８２は、フォトレジストなどのマスクを用いたエッチング工程によりパターニングされ、図２４に示すように、結晶化ソース領域８３、結晶フィルタリングチャンネル８４及び活性層領域８５に対応する非晶質シリコンパターンを形成する。
【００３８】
次に、図２５及び図２６に示した通り、非晶質シリコン薄膜をパターニングして形成された結晶化ソース領域でＭＩＣ領域８６を形成する部分に、ＮｉのようなＭＩＣソース金属層８７を蒸着させる。金属層を蒸着する方法として基板全体に金属層を蒸着し、所望の形状でパターニングする方法を用いることもできるが、本発明の実施形態では、ＭＩＣ領域を除いた他の領域をフォトレジストでマスキングした後、例えば低圧化学蒸着法、常圧化学蒸着法、ＰＥ  ＣＶＤ、スパッタリング法、気相蒸着法などの方法を用いてＮｉのようなＭＩＣソース金属を蒸着し、フォトレジストマスクを除去し、ＭＩＣ領域８６上にＭＩＣソース金属層８７を形成する。前述に示すように、ＭＩＣソース金属層８７は結晶フィルタリングチャンネル８４から一定の距離が離れるように形成される。
【００３９】
ＭＩＣソース金属層が蒸着された後には、図27及び図28に示された通り、基板全体を高炉内で熱処理して非晶質シリコンを結晶化させる。結晶化熱処理は、通常高炉を利用して４００〜６００℃、望ましくは５００〜６００℃の温度に進行される。熱処理が進行されることにより、ＭＩＣソース金属層の下部の非晶質シリコン層は、ＭＩＣにより多結晶化されてＭＩＣ領域８６となり、ＭＩＣ領域と隣接した領域８８は、ＭＩＣ領域から伝播されるＭＩＬＣにより結晶化が誘導されて多結晶化される。領域８８のＭＩＬＣによる多結晶成長が結晶フィルタリングチャンネル８４に到達すると、一定の方向の結晶成分だけがフィルタリングチャンネル８４を通過して薄膜トランジスタの活性層領域を形成する領域８５では単結晶化が進行される。熱処理が進行されることに従って、活性層領域はフィルタリングチャンネルに近い部分から結晶化が進行されるが、フィルタリングされた結晶成分が活性層領域の単結晶化を誘導しても、特に結晶化の初期には活性層に単結晶と非晶質（または多結晶）シリコンが混在する現象（図3,4,5参照）を示し、結晶化が進行されることに従って単結晶成分が次第に増加するようになる。本発明を利用して活性層領域を結晶化する場合、結晶化に所要される時間を考慮して活性層の単結晶成分が所定水準以上となる時点で結晶化工程を終えることもできる。しかし、本発明による結晶フィルタリング技法を用いる場合には、活性層が完全に単結晶化しないとしても従来のＭＩＬＣによる多結晶化方法に比べて、活性層の単結晶成分が大きく増加するので結晶特性を画期的に向上させることができる。
【００４０】
以上、本発明に用いられる結晶化熱処理方法として高炉を利用した熱処理方法を説明したが、高温ランプなどの光を利用した熱処理も可能である。光を利用した結晶化熱処理方法の一つは基板全体に光を照射して一度に熱処理する方法であり、この方法を利用する場合には工程が速くて単純ではあるが、ＭＩＬＣ領域以外の領域でも光の照射により結晶核が生成されて単結晶成長を阻害することができるという問題がある。
【００４１】
このような問題を解決する他の方法は、基板の一部に光を照射して光照射領域を移動させて熱処理する走査（ｓｃａｎｎｉｎｇ）方法である。走査方式を用いる場合には、基板内に置かれる活性層の位置を調節して光走査が始まる位置にＭＩＣソース金属が位置するようにすべきである。換言すれば、結晶成長方向と光走査方向が一致するように設計されなければならない。場合によっては、結晶性を高めるために、光を一度だけ走査することでなく、重畳されたり、多段階または複数回走査することもできる。光を利用する結晶化熱処理は、光により得られる結晶化温度が高くて結晶成長の速度が速くて結晶化度が優秀であるという利点がある。光を利用した結晶化熱処理は、高炉を利用する熱処理に比べて工程条件が難しいが、特性が優秀な単結晶シリコン薄膜を得ることができるという側面で技術的重要性がある。
【００４２】
以上で説明した方式の結晶化熱処理過程が終了された後、必要により結晶化領域にエキシマレーザなどの光を照射する熱処理や高炉を利用した高温熱処理、ＲＴＡ、マイクロウェーブ等の２次熱処理を通じて結晶性をより向上させることができる。
【００４３】
ＭＩＬＣ薄膜の場合、追加で熱処理を行なう場合、結晶性がさらに向上されることが知られており、単結晶薄膜の場合にも、微細な欠陥が薄膜に存在するので追加の熱処理により結晶性の向上を期待することができる。ＭＩＬＣにより得られた結晶は、針状形状の微小結晶が集まって大きい結晶を構成する。ＭＩＬＣにより結晶化されたシリコンは、従来のＳＰＣ法により得られた多結晶シリコンに比べて欠陥が少ないが、微小な欠陥を含んでいる。ＭＩＬＣにより得られた多結晶シリコンを９００℃の温度で３０分間熱処理を行うと、電子移動度を２００ｃｍ2／Ｖｓ以上に高めることができ、素子の大きさを小さくしてチャンネル領域内に存在する結晶の数を少なくすれば、５００ｃｍ2／Ｖｓに近い電子移動度を得ることができる。これは、ＭＩＬＣにより形成された結晶内に存在する微細な欠陥が熱処理により大きく減少されることができるということを示す。本発明の方法により結晶化されたシリコン薄膜は、従来のＭＩＬＣにより形成されたシリコン薄膜と異なって大部分の結晶方向が同一の単結晶で構成されることができるが、結晶化時間または条件により結晶内に微細な欠陥または結晶粒界が存在する。従って、本発明により形成されたシリコン結晶薄膜も追加の熱処理により結晶特性が大きく向上される。
【００４４】
薄膜トランジスタの基板をガラスで構成する場合には、ガラスの変形温度以上で高温２次熱処理をすることができないので、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）やレーザを利用して２次熱処理をするようになる。ＲＴＡを用いる場合、ガラスの変形温度である６００℃よりも高い温度である８００〜１１００℃の温度で短期間シリコン結晶を熱処理してシリコン薄膜の結晶性を向上させることができる。
【００４５】
レーザを利用した熱処理には連続波レーザ（ｃｏｎｔｉｎｕｏｕｓ  ｗａｖｅｌａｓｅｒ）やエキシマレーザを用いることが効率的である。エキシマレーザは、大部分の波長が２５０〜３５０ｎｍとしてガラス基板では光吸収が起きず、シリコンでのみ光吸収が起きるので、シリコン薄膜を瞬間的に熱処理することができる。レーザのエネルギーを調整すれば、シリコン薄膜を瞬間的に溶融温度以上に加熱することが可能であるが、本発明による結晶化方法により形成されたシリコン結晶は良好な結晶性を有するので、シリコンの溶融温度以下の温度で熱処理することがむしろ電子移動度を増加させる効果がある。
【００４６】
電子移動度が８０ｃｍ2／ＶｓであるＭＩＬＣシリコン薄膜をレーザを利用して追加で熱処理をすれば、電子移動度を２００ｃｍ2／Ｖｓ以上まで高めることができるが、この時使用されるエネルギー範囲は２００〜３００ｍＪ／ｃｍ2である。本発明により形成されたシリコン薄膜は、結晶フィルタリング技法により最初から単結晶比率が高い状態で形成されるので、レーザ照射によりシリコンの溶融が起きれば、むしろ結晶の特性が劣化されるので、レーザによる追加熱処理は、シリコン溶融温度以下のエネルギーを用いることが必要である。
【００４７】
以上のような方法により結晶化された活性層領域８５は、薄膜トランジスタの活性層を形成するために用いられる。図29及び図30に示すように、単結晶化された活性層領域上に、例えば低圧化学蒸着法、常圧化学蒸着法、ＰＥ  ＣＶＤ、スパッタリング法、気相蒸着法などの方法を利用してゲート絶縁層及びゲート電極層を蒸着した後、これをフォトレジスト等でパターニングした後、エッチングしてゲート絶縁層８９及びゲート電極９０が形成される。ゲート電極物質としては、Ａｌ、Ａｕ、Ａｇ等の金属とドープされたポリシリコンなどの導電性材料を用いることができる。
【００４８】
ゲート絶縁膜及びゲート電極が形成された後、図３１に示すように、薄膜トランジスタのソース及びドレインを形成するために不純物をドープする。不純物ドープを、例えば燐（Ｐ）、ボロン（Ｂ）等の元素をイオン質量ドープ（Ｉｏｎ  Ｍａｓｓ  Ｄｏｐｉｎｇ）法、またはインプランティング法（Ｉｍｐｌａｎｔｉｎｇ）により注入する。不純物ドープ後、ドーパント活性化のための熱処理を従来の技術により実行する。
【００４９】
活性層の不純物注入及びアニールが終了されると、図32に示すように、基板上に従来の技術を利用してコンタクト絶縁層９１を形成し、これをパターニングしてコンタクトホール９２を形成する。コンタクト絶縁層としてはシリコン酸化膜、シリコン窒化膜などが使用されることができ、蒸着方法としてスパッタリング法、気相蒸着法、低圧化学蒸着法、常圧化学蒸着法、ＰＥ  ＣＶＤなどの方法を利用することができる。
【００５０】
次に、図３３に示すように、導電性材料を従来の技術により蒸着し、パターニング、エッチングしてソース及びドレインのコンタクト電極９３を形成して薄膜トランジスタが完成される。実際の画素電極に使用されるＴＦＴの場合には、以後にピクセル電極を形成するための工程を経るようになる。
【００５１】
このような過程を経て製造された薄膜トランジスタは、多結晶シリコンを用いる従来の薄膜トランジスタに比べて電子移動度がより高く、漏れ電流も小さいだけでなく、長時間の駆動にも特性が劣悪とならないので、より向上された動作特性を期待することができる。また、単結晶特性を有する活性層を用いて薄膜トランジスタを製造すれば、多結晶シリコン薄膜では具現できない多様な半導体素子を薄膜トランジスタに集積させることが可能であり、ディスプレイ装置に追加的な機能を付加して具現することが可能となる。
【００５２】
以下、本発明の第１実施形態に基づいて本発明の他の実施形態を説明する。以下、実施形態の説明で別に説明されていない工程及び技術内容は、実施形態１の場合と同一なものであると理解されるべきである。
【００５３】
＜実施形態２＞
図３４は、本発明の他の実施形態を示す部分断面図である。図２３〜図３３を参照して説明した本発明の実施形態では、図２３、図２４に示すように、非晶質シリコン薄膜をパターニングして結晶化ソース領域８３、結晶フィルタリングチャンネル８４、活性層領域８５などを形成した後、結晶化ソース領域の一部にＭＩＣソース金属層８７を形成した。しかし、図34の実施形態では、底部絶縁層８１にＭＩＣソース金属層９４を先ず形成した後、非晶質シリコン薄膜を蒸着させ、これをパターニングして結晶化ソース領域９５、結晶フィルタリングチャンネル９６、活性層領域９７を形成する。図34のような構造を本発明の実施形態１と同様の方式で熱処理すれば実施形態１と同一の結果を得ることができる。従って、本発明でＭＩＣ金属層と非晶質シリコン薄膜を形成するステップは、本発明の範囲内で順序を変えることができる。
【００５４】
＜実施形態３＞
実施形態１においては、結晶化ソース領域８３のＭＩＣ領域８６上にＭＩＣ誘導（ｓｏｕｒｃｅ）金属層８７を蒸着する方法を使用したが、ＭＩＣ領域に金属層を蒸着させる方法の代りにＭＩＣ誘導金属をインプラントする方法を用いることもできる。この場合、ＭＩＣ領域以外の部分をフォトレジストでマスキングしてＮｉのような金属ソースをインプランティングした後、マスクとして使用されたフォトレジストを除去すれば、ＭＩＣ領域のみにＮｉが注入されるようになる。ソース金属を注入した後、実施形態１と同一の工程を経て単結晶活性層を有する薄膜トランジスタを製造することができる。
【００５５】
＜実施形態４＞
実施形態１では、パターニングされた非晶質シリコンのＭＩＣ領域８６上にＭＩＣソース金属層８７を蒸着し（図25参照）、熱処理を行った後、ゲート絶縁層８９及びゲート電極９０を形成（図29参照）したが、本実施形態では、図35に示すように、非晶質シリコン薄膜を結晶化ソース領域１００、結晶フィルタリングチャンネル１０１、活性層領域１０２をパターニング形成した後、ゲート絶縁層１０３を蒸着し、その上にフォトレジストＰＲを形成する方法を用いる。
【００５６】
その後、ＭＩＣ領域を形成するためのパターンをフォトレジストに形成し、フォトレジストをマスクとしてＭＩＣ領域を覆っているゲート絶縁層１０３をエッチングすると、開口部１０５が形成される。その後、基板全体にＭＩＣ誘導金属層を蒸着またはイオン注入などの方法により形成し、フォトレジストを除去すると、図３６に示すように、ＭＩＣ領域上にＭＩＣソース金属層１０６が形成されるようになる。
【００５７】
図３７に示すように、結晶化熱処理が行われ、ゲート絶縁層１０３の上にゲート電極層１０７を形成し、ゲート電極の形状でパターニングすると、図38のような構造を得ることができる。以下、実施形態１の図31以下と同一の工程を経て単結晶薄膜トランジスタが製造される。
【００５８】
＜実施形態５＞
本実施形態では、実施形態４の変形された形状であって、実施形態４の図37の結晶化熱処理を実行する以前にゲート電極１０７を形成する図３８の工程をまず実行する。これは本発明で結晶化熱処理が４００〜６００℃の比較的低温で進行されるので、ゲート電極を形成した後でも結晶化熱処理が可能であるためである。
【００５９】
＜実施形態６＞
本実施形態では、結晶化ソース領域１１０、結晶フィルタリングチャンネル１１１、活性層領域１１２がパターニング形成された非晶質シリコン薄膜に、ＭＩＣ誘導金属層を形成する以前に図３９aに示すように、活性層領域の所定の位置にゲート絶縁層１１３及びゲート電極１１４をまず形成する。その以後に、実施形態１と同一の方法により図３９bに示すように、結晶化ソース領域１１０のＭＩＣ領域上にＭＩＣソース金属層１１５を蒸着させる。
【００６０】
ＭＩＣソース金属層が形成された後、結晶化熱処理を行って活性層領域１１２を結晶化し、ゲート電極１１４をマスクとして結晶化された活性層領域に不純物を注入してソース及びドレイン領域を形成して薄膜トランジスタが製造される。
【００６１】
＜実施形態７＞
本実施形態では、実施形態５または実施形態６の方法で結晶化ソース領域１２０、結晶フィルタリングチャンネル１２１、活性化領域１２２がパターニング形成された非晶質シリコン薄膜上に、ＭＩＣソース金属層１２３及びゲート絶縁層１２４及びゲート電極１２５が形成させる（図４０ａ）。その後、図３１と連関付けて説明された同一の方法により活性層領域１２２に不純物を注入してソース領域１２２Ｓ、チャンネル領域１２２Ｃ及びドレイン領域１２２Ｄが形成させる（図４０b）。次いで、実施形態１と同一の条件で熱処理して活性層を結晶化させる（図４０ｃ）。
【００６２】
活性層の結晶化過程において、ソース領域及びドレイン領域に注入された不純物が活性化されるようになるが、これは本発明で用いる活性層領域の結晶化条件と不純物の活性化条件とが相互類似するためである。本実施形態の工程を用いる場合には、活性層の結晶化と不純物の活性化が一つの工程で行われることができるので工程が単純となるという利点がある。
【００６３】
＜実施形態８＞
図４１a及び図４１bは、実施形態１の図２５及び図２６のＭＩＣソース金属層を形成するステップで、活性層領域１３３の両端にＭＩＣソース金属層１３４、１３５を形成する実施形態の部分断面図及び平面図である。ゲート電極１３６は前述に示すように、活性層領域１３３の結晶化熱処理の以前または以後に形成されることができる。図41A及び図41Bに示すように、ＭＩＣソース金属層１３４、１３５を形成した後、基板を熱処理すれば結晶フィルタリングチャンネル１３２側の活性層領域１３３’は単結晶化が進行され、反対側の活性層領域１３３”ではＭＩＣソース金属層１３５からＭＩＬＣによる多結晶化が進行される。単結晶領域１３３’と多結晶領域１３３”とは、熱処理過程において相互成長して活性層領域内で接して結晶境界面１３７を形成するようになる。
【００６４】
前述に示すように、結晶境界面は結晶化ソース金属が残留して素子のチャンネル領域に結晶境界面１３７が位置する場合には薄膜トランジスタの動作特性を低下させることができる。しかし、本実施形態において、チャンネル領域の位置（即ち、ゲート電極１３６の位置）を活性層領域内で調節すれば、結晶境界面１３７がチャンネル領域の外部に位置し、チャンネル領域が単結晶領域１３３’内に位置するようにすることができる。従って、本実施形態の方法を使用すれば、薄膜トランジスタのチャンネル領域が単結晶で構成されて優秀な動作特性を維持しながら、活性層領域の結晶化に所要される時間を大きく短縮させることができる。
【００６５】
＜実施形態９＞
図４２は、実施形態１の図２７及び図２８に示すように、活性層領域８５（図４２の１４３）を結晶化した後、活性層領域をフォトレジストなどを用いてパターニングして周縁部を除去し、中間領域１４４のみを薄膜トランジスタの活性層領域として用いる実施形態を示す。本実施形態において、周縁部を除去する理由は、活性層の結晶化過程において活性化誘導金属や金属シリサイドなどの不純物が周縁部に残留して結晶領域の電気的特性が劣化される可能性があるためである。周縁部のエッチング前に単結晶領域の追加熱処理を行なわない場合には、エキシマレーザなどの光を照射したり、高炉を用いた高温熱処理、ＲＴＡ、マイクロウェーブ等の追加熱処理を行なって薄膜の結晶性をより向上させることができる。
【００６６】
【発明の効果】
本発明のＭＩＬＣを利用した結晶フィルタリング技法を利用すれば、４００〜６００℃の比較的低温で薄膜トランジスタの活性層領域に単結晶を成長させることができる。本発明による低温結晶化方法はガラス等で構成されるディスプレイ基板に、変形を起こさない温度範囲内で高炉などを用いて多量の基板を同時に熱処理することができるので、生産性を高めることができるという効果を有する。
【００６７】
本発明により製造された薄膜トランジスタは、従来の多結晶シリコンを用いた薄膜トランジスタに比べて電子移動度がさらに高くて漏れ電流も小さいだけでなく、長時間の駆動にも特性が劣らず、より向上された動作特性を有する。また、従来の多結晶シリコン薄膜では具現できなかった多様な半導体素子の集積も可能であって、ディスプレイ装置に追加的な機能を付加して具現することが可能となる。
【００６８】
本発明の結晶フィルタリング技法により結晶化されたシリコン薄膜を含む素子は、漏れ電流の発生を最小化し、電子移動度が最大化され、素子の使用領域に制限を受けない。本発明により形成されたシリコン薄膜を含む素子は、例えば、液晶表示素子の駆動回路、ピクセルＴＦＴ、ＣＰＵ等に使用されることができるが、これらの使用範囲に限定されるのではない。特に、本発明による薄膜トランジスタは、液晶表示素子（ＬＣＤ）の駆動回路素子あるいはピクセル薄膜トランジスタとして效果的に使用されることができる。
【００６９】
以上で本発明の好適な実施形態を図示して説明したが、本発明は前記の実施形態に限定されず、以下請求範囲で請求する本発明の要旨を逸脱しない範囲内で、当該発明が属する技術分野で通常の知識を有した者ならば誰しも種々の変更実施が可能であろう。
【図面の簡単な説明】
【図１】（ａ）乃至（ｄ）は、ＭＩＬＣにより薄膜トランジスタの活性層を結晶化させる従来技術の工程を示す断面図である。
【図２】（ａ）乃至（ｃ）は、ＭＩＬＣ領域の結晶化過程を示す透過電子顕微鏡写真及び図である。
【図３】  結晶フィルタを通過してＭＩＬＣが進行される過程を示す暗視野光学顕微鏡写真及び図である。
【図４】  結晶フィルタを通過してＭＩＬＣが進行される過程を示す暗視野光学顕微鏡写真及び図である。
【図５】  結晶フィルタを通過してＭＩＬＣが進行される過程を示す暗視野光学顕微鏡写真及び図である。
【図６】  結晶フィルタを通過してＭＩＬＣが進行される過程を示す暗視野光学顕微鏡写真及び図面である。
【図７】  結晶フィルタを通過してＭＩＬＣが進行される過程を示す暗視野光学顕微鏡写真及び図面である。
【図８】  結晶フィルタを通過してＭＩＬＣが進行される過程を示す暗視野光学顕微鏡写真及び図面である。
【図９】（ａ）及び（ｂ）は、従来の技術により結晶化された活性層のチャンネル領域及び周辺部の結晶状態を示す図である。
【図１０】（ａ）及び（ｂ）は、本発明の方法により結晶化された活性層のチャンネル領域及び周辺部の結晶状態を示す図である。
【図１１】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図１２】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図１３】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図１４】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図１５】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図１６】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図１７】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図１８】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図１９】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図２０】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図２１】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図２２】  本発明で使用される結晶フィルタの多様な構造及び位置を例示する図である。
【図２３】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図２４】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図２５】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図２６】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図２７】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図２８】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図２９】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図３０】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図３１】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図３２】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図３３】  本発明の一実施形態により薄膜トランジスタを製造する工程を示す図である。
【図３４】  本発明の他の実施形態により薄膜トランジスタを製造する工程を示す図である。
【図３５】  本発明のさらに他の実施形態により薄膜トランジスタを製造する工程を示す断面図である。
【図３６】  本発明のさらに他の実施形態により薄膜トランジスタを製造する工程を示す断面図である。
【図３７】  本発明のさらに他の実施形態により薄膜トランジスタを製造する工程を示す断面図である。
【図３８】  本発明のさらに他の実施形態により薄膜トランジスタを製造する工程を示す断面図である。
【図３９】（ａ）及び（ｂ）は、本発明のさらに他の実施形態により薄膜トランジスタを製造する工程を示す断面図である。
【図４０】（ａ）乃至（ｃ）は、本発明のさらに他の実施形態により薄膜トランジスタを製造する工程を示す断面図である。
【図４１】（ａ）及び（ｂ）は、本発明のさらに他の実施形態により薄膜トランジスタを製造する工程を示す断面図及び平面図である。
【図４２】  本発明のさらに他の実施形態により薄膜トランジスタを製造する工程を示す平面図である。
【図１】
0004006223.tif 000002
【図２】
0004006223.tif 000003
【図３】
0004006223.tif 000004
【図４】
0004006223.tif 000005
【図５】
0004006223.tif 000006
【図６】
0004006223.tif 000007
【図７】
0004006223.tif 000008
【図８】
0004006223.tif 000009
【図９】
0004006223.tif 000010
【図１０】
0004006223.tif 000011
【図１１】
0004006223.tif 000012
【図１２】
0004006223.tif 000013
【図１３】
0004006223.tif 000014
【図１４】
0004006223.tif 000015
【図１５】
0004006223.tif 000016
【図１６】
0004006223.tif 000017
【図１７】
0004006223.tif 000018
【図１８】
0004006223.tif 000019
【図１９】
0004006223.tif 000020
【図２０】
0004006223.tif 000021
【図２１】
0004006223.tif 000022
【図２２】
0004006223.tif 000023
【図２３】
0004006223.tif 000024
【図２４】
0004006223.tif 000025
【図２５】
0004006223.tif 000026
【図２６】
0004006223.tif 000027
【図２７】
0004006223.tif 000028
【図２８】
0004006223.tif 000029
【図２９】
0004006223.tif 000030
【図３０】
0004006223.tif 000031
【図３１】
0004006223.tif 000032
【図３２】
0004006223.tif 000033
【図３３】
0004006223.tif 000034
【図３４】
0004006223.tif 000035
【図３５】
0004006223.tif 000036
【図３６】
0004006223.tif 000037
【図３７】
0004006223.tif 000038
【図３８】
0004006223.tif 000039
【図３９】
0004006223.tif 000040
【図４０】
0004006223.tif 000041
【図４１】
0004006223.tif 000042
【図４２】
0004006223.tif 000043