(57)【特許請求の範囲】
【請求項１】
第１の動作モード時には、第１〜第ｎ（但し、ｎは２以上の整数）のデータが前記第１〜第ｎのパスにパラレルに与えられ、これらパラレルに与えられた第１〜第ｎのデータを第１、第２・・・第ｎのデータの順となるようにシリアル変換して外部に出力し、第２の動作モード時には、外部に出力すべき第ｎ＋１のデータが第ｎ＋１のパスから前記第１〜第ｎのパスのうち、第１のパス以外のパスに与えられるデータ出力回路を備えていることを特徴とする半導体装置。
【請求項２】
前記第１の動作モード時には、前記第１〜第ｎのデータは、それぞれ、第１〜第ｎのタイミング信号に同期して出力され、前記第２の動作モード時には、前記第ｎ＋１のデータは、第２〜第ｎのタイミングに同期して出力されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の動作モードは、通常モードであり、前記第２の動作モードは、テスト・モードであることを特徴とする請求項２記載の半導体装置。
【請求項４】
メモリセル領域を有し、前記第１〜第ｎのデータは、前記メモリセル領域からリードされたデータであり、前記第ｎ＋１のデータは、前記メモリセル領域以外の部分から出力された内部情報であることを特徴とする請求項３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、内部回路（たとえば、メモリセル領域）から出力されたパラレル・データをシリアル・データに変換して外部に出力するデータ出力回路を介して他のデータ（たとえば、テスト・データ）を外部に出力する半導体装置に関する。
【０００２】
【従来の技術】
図６は従来のＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）の一例の一部分（データ出力回路の要部）を示す回路図であり、図６中、１はデータ・スイッチ回路、２は出力バッファ回路、３は外部端子をなすパッドである。
【０００３】
データ・スイッチ回路１は、セレクト信号ＳＥＬにより制御され、通常モードのリード時には、メモリセル領域からリードされたリアル・データＲＤを選択して出力バッファ回路２に伝送し、テスト・モード時には、メモリセル領域以外の部分から出力されたテスト・データＴＤ（たとえば、バースト長がいくつに設定されているかを示す内部情報）を選択して出力バッファ回路２に伝送するものである。
【０００４】
また、出力バッファ回路２は、出力イネーブル信号ＯＥＮにより出力可能状態とされ、データ・スイッチ回路１から出力されるリアル・データＲＤ又はテスト・データＴＤを出力データＤＯＵＴとして出力クロック信号ＯＣＬＫの立ち下がりタイミングに同期させてパッド３に出力するものである。
【０００５】
出力バッファ回路２において、４は出力データＤＯＵＴをパッド３に出力する出力トランジスタ回路であり、５はプルアップ用の出力トランジスタをなすＰＭＯＳトランジスタ、６はプルダウン用の出力トランジスタをなすＮＭＯＳトランジスタである。
【０００６】
また、７はプルアップ信号ＰＵ及びプルダウン信号ＰＤをそれぞれＰＭＯＳトランジスタ５のゲート及びＮＭＯＳトランジスタ６のゲートに供給して、これらＰＭＯＳトランジスタ５及びＮＭＯＳトランジスタ６のＯＮ、ＯＦＦを制御する出力トランジスタ制御回路である。
【０００７】
図７はデータ・スイッチ回路１の構成を示す回路図であり、図７中、８はセレクト信号ＳＥＬとテスト・データＴＤとをＮＡＮＤ処理するＮＡＮＤ回路、９はセレクト信号ＳＥＬを反転するインバータ、１０はインバータ９の出力とリアル・データＲＤとをＮＡＮＤ処理するＮＡＮＤ回路、１１はＮＡＮＤ回路８、１０の出力をＮＡＮＤ処理するＮＡＮＤ回路、１２はＮＡＮＤ回路１１の出力を反転してデータ・スイッチ回路１の出力Ｄ１を出力するインバータである。
【０００８】
セレクト信号ＳＥＬは、通常モードのリード時にはＬレベル、テスト・モード時にはＨレベルとされるものであり、セレクト信号ＳＥＬ＝Ｌレベルの場合には、ＮＡＮＤ回路８の出力＝Ｈレベル、インバータ９の出力＝Ｈレベルとなり、ＮＡＮＤ回路１０はリアル・データＲＤに対してインバータとして機能し、ＮＡＮＤ回路１１はＮＡＮＤ回路１０の出力に対してインバータとして機能するので、リアル・データＲＤが選択される。
【０００９】
これに対して、セレクト信号ＳＥＬ＝Ｈレベルの場合には、インバータ９の出力＝Ｌレベル、ＮＡＮＤ回路１０の出力＝Ｈレベルとなり、ＮＡＮＤ回路８はテスト・データＴＤに対してインバータとして機能し、ＮＡＮＤ回路１１はＮＡＮＤ回路８の出力に対してインバータとして機能するので、テスト・データＴＤが選択される。
【００１０】
図８は出力トランジスタ制御回路７の構成を示す回路図であり、図８中、１３はプルアップ信号ＰＵを生成するプルアップ信号生成回路、１４はプルダウン信号ＰＤを生成するプルダウン信号生成回路である。
【００１１】
プルアップ信号生成回路１３において、１５は出力イネーブル信号ＯＥＮとデータ・スイッチ回路１の出力Ｄ１とをＮＡＮＤ処理するＮＡＮＤ回路、１６は出力クロック信号ＯＣＬＫを反転するインバータ、１７は伝送ゲート回路であり、１８は出力クロック信号ＯＣＬＫによりＯＮ、ＯＦＦが制御されるＰＭＯＳトランジスタ、１９はインバータ１６の出力によりＯＮ、ＯＦＦが制御されるＮＭＯＳトランジスタである。
【００１２】
また、２０はインバータ２１、２２からなり、ＮＡＮＤ回路１５の出力を伝送ゲート回路１７を介してラッチするラッチ回路、２３はラッチ回路２０の出力を反転してプルアップ信号ＰＵを出力するインバータである。
【００１３】
また、プルダウン信号生成回路１４において、２４は出力イネーブル信号ＯＥＮを反転するインバータ、２５はインバータ２４の出力とデータ・スイッチ回路１の出力Ｄ１とをＮＯＲ処理するＮＯＲ回路である。
【００１４】
また、２６は出力クロック信号ＯＣＬＫを反転するインバータ、２７は伝送ゲート回路であり、２８は出力クロック信号ＯＣＬＫによりＯＮ、ＯＦＦが制御されるＰＭＯＳトランジスタ、２９はインバータ２６の出力によりＯＮ、ＯＦＦが制御されるＮＭＯＳトランジスタである。
【００１５】
また、３０はインバータ３１、３２からなり、ＮＯＲ回路２５の出力を伝送ゲート回路２７を介してラッチするラッチ回路、３３はラッチ回路３０の出力を反転してプルダウン信号ＰＤを出力するインバータである。
【００１６】
このように構成された出力トランジスタ制御回路７においては、出力イネーブル信号ＯＥＮ＝Ｌレベルの場合には、ＮＡＮＤ回路１５の出力＝Ｈレベル、インバータ２４の出力＝Ｈレベル、ＮＯＲ回路２５の出力＝Ｌレベルとなる。
【００１７】
この場合において、出力クロック信号ＯＣＬＫ＝Ｌレベルとなると、伝送ゲート回路１７、２７＝ＯＮとなり、ラッチ回路２０の出力＝Ｌレベル、プルアップ信号ＰＵ＝Ｈレベルとなると共に、ラッチ回路３０の出力＝Ｈレベル、プルダウン信号ＰＤ＝Ｌレベルとなる。
【００１８】
したがって、出力イネーブル信号ＯＥＮ＝Ｌレベルの場合において、出力クロック信号ＯＣＬＫ＝Ｌレベルとなると、ＰＭＯＳトランジスタ５＝ＯＦＦ、ＮＭＯＳトランジスタ６＝ＯＦＦとなり、出力バッファ回路２の出力状態はハイ・インピーダンス状態となる。
【００１９】
これに対して、出力イネーブル信号ＯＥＮ＝Ｈレベルの場合には、ＮＡＮＤ回路１５及びＮＯＲ回路２５は、データ・スイッチ回路１の出力Ｄ１に対してインバータとして機能する。
【００２０】
この場合において、データ・スイッチ回路１の出力Ｄ１＝Ｈレベルの場合には、ＮＡＮＤ回路１５の出力＝Ｌレベル、ＮＯＲ回路２５の出力＝Ｌレベルとなり、この状態で、出力クロック信号ＯＣＬＫ＝Ｌレベルとなると、伝送ゲート回路１７、２７＝ＯＮとなり、ラッチ回路２０の出力＝Ｈレベル、プルアップ信号ＰＵ＝Ｌレベルとなると共に、ラッチ回路３０の出力＝Ｈレベル、プルダウン信号ＰＤ＝Ｌレベルとなる。
【００２１】
したがって、この場合には、ＰＭＯＳトランジスタ５＝ＯＮ、ＮＭＯＳトランジスタ６＝ＯＦＦ、出力データＤＯＵＴ＝Ｈレベルとなり、データ・スイッチ回路１の出力Ｄ１であるＨレベルが出力される。
【００２２】
これに対して、データ・スイッチ回路１の出力Ｄ１＝Ｌレベルの場合には、ＮＡＮＤ回路１５の出力＝Ｈレベル、ＮＯＲ回路２５の出力＝Ｈレベルとなり、この状態で、出力クロック信号ＯＣＬＫ＝Ｌレベルとなると、伝送ゲート回路１７、２７＝ＯＮとなり、ラッチ回路２０の出力＝Ｌレベル、プルアップ信号ＰＵ＝Ｈレベルとなると共に、ラッチ回路３０の出力＝Ｌレベル、プルダウン信号ＰＤ＝Ｈレベルとなる。
【００２３】
したがって、この場合には、ＰＭＯＳトランジスタ５＝ＯＦＦ、ＮＭＯＳトランジスタ６＝ＯＮ、出力データＤＯＵＴ＝Ｌレベルとなり、データ・スイッチ回路１の出力Ｄ１であるＬレベルが出力される。
【００２４】
図９は図６に示す従来のＤＲＡＭの通常モードのリード時の動作を示す波形図であり、図９Ａは外部から与えられる外部クロック信号ＣＬＫ、図９Ｂはセレクト信号ＳＥＬ、図９Ｃはリアル・データＲＤ、図９Ｄはデータ・スイッチ回路１の出力Ｄ１、図９Ｅは出力クロック信号ＯＣＬＫ、図９Ｆは出力イネーブル信号ＯＥＮ、図９Ｇは出力データＤＯＵＴを示している。
【００２５】
すなわち、通常モードのリード時においては、セレクト信号ＳＥＬ＝Ｌレベルとされ、データ・スイッチ回路１がリアル・データＲＤを選択する状態とされ、リアル・データＲＤがデータ・スイッチ回路１を介して出力バッファ回路２に伝送される。
【００２６】
そして、出力バッファ回路２は、出力イネーブル信号ＯＥＮがＨレベルとされることにより出力可能状態となり、この状態で、出力クロック信号ＯＣＬＫが立ち下がることにより、リアル・データＲＤが出力データＤＯＵＴとしてパッド３に出力される。
【００２７】
図１０は図６に示す従来のＤＲＡＭのテスト・モード時の動作を示す波形図であり、図１０Ａは外部クロック信号ＣＬＫ、図１０Ｂはセレクト信号ＳＥＬ、図１０Ｃはテスト・データＴＤ、図１０Ｄはデータ・スイッチ回路１の出力Ｄ１、図１０Ｅは出力クロック信号ＯＣＬＫ、図１０Ｆは出力イネーブル信号ＯＥＮ、図１０Ｇは出力データＤＯＵＴを示している。
【００２８】
すなわち、テスト・モード時においては、セレクト信号ＳＥＬ＝Ｈレベルとされ、データ・スイッチ回路１がテスト・データＴＤを選択する状態とされ、テスト・データＴＤがデータ・スイッチ回路１を介して出力バッファ回路２に伝送される。
【００２９】
そして、出力バッファ回路２は、出力イネーブル信号ＯＥＮがＨレベルとされることにより出力可能状態となり、この状態で、出力クロック信号ＯＣＬＫが立ち下がることにより、テスト・データＴＤが出力データＤＯＵＴとしてパッド３に出力されることになる。
【００３０】
図１１は従来のＤＲＡＭの他の例の一部分（データ出力回路の要部）を示す回路図であり、図１１中、３５はＰＳ（パラレル／シリアル）変換回路、３６は出力バッファ回路、３７は外部端子をなすパッドである。
【００３１】
ＰＳ変換回路３５は、セレクト信号ＳＥＬ及びＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２により制御され、通常モードのリード時には、パラレル状態にあるリアル・データＲＤ１、ＲＤ２を入力し、これらリアル・データＲＤ１、ＲＤ２をＰＳ変換回路３５の出力ＰＳＤ１、ＰＳＤ２としてリアル・データＲＤ１、ＲＤ２の順に出力バッファ回路３６に伝送し、テスト・モード時には、テスト・データＴＤを入力し、このテスト・データＴＤをＰＳ変換回路３５の出力ＰＳＤ１、ＰＳＤ２として出力バッファ回路３６に伝送するものである。
【００３２】
また、出力バッファ回路３６は、出力イネーブル信号ＯＥＮ１、ＯＥＮ２により制御され、ＰＳ変換回路３５の出力ＰＳＤ１、ＰＳＤ２を出力データＤＯＵＴとしてそれぞれ出力クロック信号ＯＣＬＫ１、ＯＣＬＫ２の立ち下がりタイミングに同期させて出力データＤＯＵＴとしてパッド３７に出力するものである。
【００３３】
出力バッファ回路３６において、３８は出力データＤＯＵＴをパッド３７に出力する出力トランジスタ回路であり、３９はプルアップ用の出力トランジスタをなすＰＭＯＳトランジスタ、４０はプルダウン用のトランジスタをなすＮＭＯＳトランジスタである。
【００３４】
また、４１はプルアップ信号ＰＵ及びプルダウン信号ＰＤをそれぞれＰＭＯＳトランジスタ３９のゲート及びＮＭＯＳトランジスタ４０のゲートに供給して、これらＰＭＯＳトランジスタ３９及びＮＭＯＳトランジスタ４０のＯＮ、ＯＦＦを制御する出力トランジスタ制御回路である。
【００３５】
図１２はＰＳ変換回路３５の構成を示す回路図であり、図１２中、４３はセレクト信号ＳＥＬを反転するインバータ、４４はインバータ４３の出力とＰＳ変換制御信号ＰＳＣＬＫ１とをＮＡＮＤ処理するＮＡＮＤ回路、４５はＮＡＮＤ回路４４の出力を反転するインバータである。
【００３６】
また、４６はＮＡＮＤ回路４４の出力及びインバータ４５の出力によりＯＮ、ＯＦＦが制御されることによりリアル・データＲＤ１の伝送を制御する伝送ゲート回路、４７はＮＡＮＤ回路４４の出力及びインバータ４５の出力によりＯＮ、ＯＦＦが制御されることによりリアル・データＲＤ２の伝送を制御する伝送ゲート回路である。
【００３７】
また、４８はインバータ４３の出力を反転するインバータ、４９はインバータ４８の出力とＰＳ変換制御信号ＰＳＣＬＫ１とをＮＡＮＤ処理するＮＡＮＤ回路、５０はＮＡＮＤ回路４９の出力を反転するインバータ、５１、５２はＮＡＮＤ回路４９の出力及びインバータ５０の出力によりＯＮ、ＯＦＦが制御されることによりテスト・データＴＤの伝送を制御する伝送ゲート回路である。
【００３８】
また、５３はインバータ５４、５５からなり、リアル・データＲＤ１又はテスト・データＴＤをラッチしてＰＳ変換回路３５の出力ＰＳＤ１を出力するラッチ回路である。
【００３９】
また、５６はインバータ５７、５８からなり、リアル・データＲＤ２又はテスト・データＴＤをラッチするラッチ回路、５９はＰＳ変換制御信号ＰＳＣＬＫ２を反転するインバータ、６０はＰＳ変換制御信号ＰＳＣＬＫ２及びインバータ５９の出力によりＯＮ、ＯＦＦが制御される伝送ゲート回路である。
【００４０】
また、６１はインバータ６２、６３からなり、ラッチ回路５６の出力を伝送ゲート回路６０を介してラッチするラッチ回路、６４はラッチ回路６１の出力を反転してＰＳ変換回路３５の出力ＰＳＤ２を出力するインバータである。
【００４１】
このように構成されたＰＳ変換回路３５においては、セレクト信号ＳＥＬ＝Ｌレベルの場合には、インバータ４３の出力＝Ｈレベルとなり、ＮＡＮＤ回路４４は、ＰＳ変換制御信号ＰＳＣＬＫ１に対してインバータとして機能すると共に、インバータ４８の出力＝Ｌレベル、ＮＡＮＤ回路４９の出力＝Ｈレベル、インバータ５０の出力＝Ｌレベルとなり、伝送ゲート回路５１、５２＝ＯＦＦとなる。
【００４２】
この状態で、ＰＳ変換制御信号ＰＳＣＬＫ１＝Ｈレベルとなり、ＰＳ変換制御信号ＰＳＣＬＫ２＝Ｌレベルを維持すると、ＮＡＮＤ回路４４の出力＝Ｌレベル、インバータ４５の出力＝Ｈレベル、伝送ゲート回路４６、４７＝ＯＮとなり、リアル・データＲＤ１、ＲＤ２がそれぞれラッチ回路５３、５６にラッチされ、ラッチ回路５３の出力がＰＳ変換回路３５の出力ＰＳＤ１として出力される。
【００４３】
そして、その後、ＰＳ変換制御信号ＰＳＣＬＫ１＝Ｌレベル、ＰＳ変換制御信号ＰＳＣＬＫ２＝Ｈレベルとなると、ＮＡＮＤ回路４４の出力＝Ｈレベル、インバータ４５の出力＝Ｌレベル、伝送ゲート回路４６、４７＝ＯＦＦ、伝送ゲート回路６０＝ＯＮとなり、ラッチ回路５６の出力がラッチ回路６１にラッチされ、ラッチ回路６１の出力を反転してなるインバータ６４の出力がＰＳ変換回路３５の出力ＰＳＤ２として出力される。
【００４４】
また、セレクト信号ＳＥＬ＝Ｈレベルの場合には、インバータ４３の出力＝Ｌレベル、ＮＡＮＤ回路４４の出力＝Ｈレベル、インバータ４５の出力＝Ｌレベルとなり、伝送ゲート回路４６、４７＝ＯＦＦとなると共に、インバータ４８の出力＝Ｈレベルとなり、ＮＡＮＤ回路４９は、ＰＳ変換制御信号ＰＳＣＬＫ１に対してインバータとして機能する。
【００４５】
この状態で、ＰＳ変換制御信号ＰＳＣＬＫ１＝Ｈレベルとなり、ＰＳ変換制御信号ＰＳＣＬＫ２＝Ｌレベルを維持すると、ＮＡＮＤ回路４９の出力＝Ｌレベル、インバータ５０の出力＝Ｈレベル、伝送ゲート回路５１、５２＝ＯＮとなり、テスト・データＴＤがそれぞれラッチ回路５３、５６にラッチされ、ラッチ回路５３の出力がＰＳ変換回路３５の出力ＰＳＤ１として出力される。
【００４６】
そして、その後、ＰＳ変換制御信号ＰＳＣＬＫ１＝Ｌレベル、ＰＳ変換制御信号ＰＳＣＬＫ２＝Ｈレベルとなると、伝送ゲート回路４６、４７＝ＯＦＦ、伝送ゲート回路６０＝ＯＮとなり、ラッチ回路５６の出力がラッチ回路６１にラッチされ、ラッチ回路６１の出力を反転してなるインバータ６４の出力がＰＳ変換回路３５の出力ＰＳＤ２として出力される。
【００４７】
図１３は出力トランジスタ制御回路４１の構成を示す回路図であり、図１３中、６６はプルアップ信号ＰＵを生成するプルアップ信号生成回路、６７はプルダウン信号ＰＤを生成するプルダウン信号生成回路である。
【００４８】
プルアップ信号生成回路６６において、６８は出力イネーブル信号ＯＥＮ１とＰＳ変換回路３５の出力ＰＳＤ１とをＮＡＮＤ処理するＮＡＮＤ回路、６９は出力クロック信号ＯＣＬＫ１を反転するインバータ、７０は出力クロック信号ＯＣＬＫ１及びインバータ６９の出力によりＯＮ、ＯＦＦが制御される伝送ゲート回路である。
【００４９】
また、７１は出力イネーブル信号ＯＥＮ２とＰＳ変換回路３５の出力ＰＳＤ２とをＮＡＮＤ処理するＮＡＮＤ回路、７２は出力クロック信号ＯＣＬＫ２を反転するインバータ、７３は出力クロック信号ＯＣＬＫ２及びインバータ７２の出力によりＯＮ、ＯＦＦが制御される伝送ゲート回路である。
【００５０】
また、７４はインバータ７５、７６からなり、ＮＡＮＤ回路６８、７１の出力をそれぞれ伝送ゲート回路７０、７３を介して順にラッチするためのラッチ回路、７７はラッチ回路７４の出力を反転してプルアップ信号ＰＵを出力するインバータである。
【００５１】
また、プルダウン信号生成回路６７において、７８は出力イネーブル信号ＯＥＮ１を反転するインバータ、７９はインバータ７８の出力とＰＳ変換回路３５の出力ＰＳＤ１とをＮＯＲ処理するＮＯＲ回路、８０は出力クロック信号ＯＣＬＫ１を反転するインバータ、８１は出力クロック信号ＯＣＬＫ１及びインバータ８０の出力によりＯＮ、ＯＦＦが制御される伝送ゲート回路である。
【００５２】
また、８２は出力イネーブル信号ＯＥＮ２を反転するインバータ、８３はインバータ８２の出力とＰＳ変換回路３５の出力ＰＳＤ２とをＮＯＲ処理するＮＯＲ回路、８４は出力クロック信号ＯＣＬＫ２を反転するインバータ、８５は出力クロック信号ＯＣＬＫ２及びインバータ８４の出力によりＯＮ、ＯＦＦが制御される伝送ゲート回路である。
【００５３】
また、８６はインバータ８７、８８からなり、ＮＯＲ回路７９、８３の出力をそれぞれ伝送ゲート回路８１、８５を介して順にラッチするためのラッチ回路、８９はラッチ回路８６の出力を反転してプルダウン信号ＰＤを出力するインバータである。
【００５４】
このように構成された出力トランジスタ制御回路４１においては、出力イネーブル信号ＯＥＮ１、ＯＥＮ２＝Ｌレベルの場合、ＮＡＮＤ回路６８、７１の出力＝Ｈレベルとなると共に、インバータ７８、８２の出力＝Ｈレベル、ＮＯＲ回路７９、８３の出力＝Ｌレベルとなる。
【００５５】
この状態で、出力クロック信号ＯＣＬＫ１がＬレベルになると、ラッチ回路７４の出力＝Ｌレベル、プルアップ信号ＰＵ＝Ｈレベルとなると共に、ラッチ回路８６の出力＝Ｈレベル、プルダウン信号ＰＤ＝Ｌレベルとなり、この状態は、その後、出力クロック信号ＯＣＬＫ１＝Ｈレベル、出力クロック信号ＯＣＬＫ２＝Ｌレベルになっても変化しない。
【００５６】
したがって、出力イネーブル信号ＯＥＮ１、ＯＥＮ２＝Ｌレベルの場合においては、出力クロック信号ＯＣＬＫ１がＬレベルになると、ＰＭＯＳトランジスタ３９＝ＯＦＦ、ＮＭＯＳトランジスタ４０＝ＯＦＦとなり、出力状態はハイ・インピーダンス状態となる。
【００５７】
また、出力クロック信号ＯＣＬＫ１＝Ｌレベル、出力クロック信号ＯＣＬＫ２＝Ｈレベルの場合には、伝送ゲート回路７０、８１＝ＯＮ、伝送ゲート回路７３、８５＝ＯＦＦとなる。
【００５８】
ここに、出力イネーブル信号ＯＥＮ１＝Ｈレベルの場合には、ＮＡＮＤ回路６８及びＮＯＲ回路７９は、ＰＳ変換回路３５の出力ＰＳＤ１に対してインバータとして機能する。
【００５９】
この場合において、ＰＳ変換回路３５の出力ＰＳＤ１＝Ｈレベルの場合には、ＮＡＮＤ回路６８の出力＝Ｌレベル、ラッチ回路７４の出力＝Ｈレベル、プルアップ信号ＰＵ＝Ｌレベルとなると共に、ＮＯＲ回路７９の出力＝Ｌレベル、ラッチ回路８６の出力＝Ｈレベル、プルダウン信号ＰＤ＝Ｌレベルとなる。
【００６０】
したがって、この場合には、ＰＭＯＳトランジスタ３９＝ＯＮ、ＮＭＯＳトランジスタ４０＝ＯＦＦとなり、出力データＤＯＵＴとして、ＰＳ変換回路３５の出力ＰＳＤ１であるＨレベルが出力される。
【００６１】
これに対して、ＰＳ変換回路３５の出力ＰＳＤ１＝Ｌレベルの場合には、ＮＡＮＤ回路６８の出力＝Ｈレベル、ラッチ回路７４の出力＝Ｌレベル、プルアップ信号ＰＵ＝Ｈレベルとなると共に、ＮＯＲ回路７９の出力＝Ｈレベル、ラッチ回路８６の出力＝Ｌレベル、プルダウン信号ＰＤ＝Ｈレベルとなる。
【００６２】
したがって、この場合には、ＰＭＯＳトランジスタ３９＝ＯＦＦ、ＮＭＯＳトランジスタ４０＝ＯＮとなり、出力データＤＯＵＴとして、ＰＳ変換回路３５の出力ＰＳＤ１であるＬレベルが出力される。
【００６３】
また、出力クロック信号ＯＣＬＫ１＝Ｈレベル、出力クロック信号ＯＣＬＫ２＝Ｌレベルの場合には、伝送ゲート回路７０、８１＝ＯＦＦ、伝送ゲート回路７３、８５＝ＯＮとなる。
【００６４】
ここに、出力イネーブル信号ＯＥＮ２＝Ｈレベルの場合には、ＮＡＮＤ回路７１及びＮＯＲ回路８３はＰＳ変換回路３５の出力ＰＳＤ２に対してインバータとして機能する。
【００６５】
この場合において、ＰＳ変換回路３５の出力ＰＳＤ２＝Ｈレベルの場合には、ＮＡＮＤ回路７１の出力＝Ｌレベル、ラッチ回路７４の出力＝Ｈレベル、プルアップ信号ＰＵ＝Ｌレベルとなると共に、ＮＯＲ回路８３の出力＝Ｌレベル、ラッチ回路８６の出力＝Ｈレベル、プルダウン信号ＰＤ＝Ｌレベルとなる。
【００６６】
したがって、この場合には、ＰＭＯＳトランジスタ３９＝ＯＮ、ＮＭＯＳトランジスタ４０＝ＯＦＦとなり、出力データＤＯＵＴとして、ＰＳ変換回路３５の出力ＰＳＤ２であるＨレベルが出力される。
【００６７】
これに対して、ＰＳ変換回路３５の出力ＰＳＤ２＝Ｌレベルの場合には、ＮＡＮＤ回路７１の出力＝Ｈレベル、ラッチ回路７４の出力＝Ｌレベル、プルアップ信号ＰＵ＝Ｈレベルとなると共に、ＮＯＲ回路８３の出力＝Ｈレベル、ラッチ回路８６の出力＝Ｌレベル、プルダウン信号ＰＤ＝Ｈレベルとなる。
【００６８】
したがって、この場合には、ＰＭＯＳトランジスタ３９＝ＯＦＦ、ＮＭＯＳトランジスタ４０＝ＯＮとなり、出力データＤＯＵＴとして、ＰＳ変換回路３５の出力ＰＳＤ２であるＬレベルが出力される。
【００６９】
図１４は図１１に示す従来のＤＲＡＭの通常モードのリード時の動作を示す波形図であり、図１４Ａは外部から供給される外部相補クロック信号ＣＬＫ、／ＣＬＫ、図１４Ｂはセレクト信号ＳＥＬ、図１４Ｃはリアル・データＲＤ１、ＲＤ２、図１４ＤはＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２、図１４ＥはＰＳ変換回路３５の出力ＰＳＤ１、ＰＳＤ２、図１４Ｆは出力イネーブル信号ＯＥＮ１、ＯＥＮ２、図１４Ｇは出力クロック信号ＯＣＬＫ１、ＯＣＬＫ２、図１４Ｈは出力データＤＯＵＴを示している。
【００７０】
すなわち、通常モードのリード時においては、セレクト信号ＳＥＬ＝Ｌレベルとされ、ＰＳ変換回路３５がリアル・データＲＤ１、ＲＤ２を出力する状態とされる。
【００７１】
そして、メモリセル領域からパラレルにリードされたリアル・データＲＤ１、ＲＤ２がＰＳ変換回路３５に入力され、ＰＳ変換回路３５に対して順に与えられるＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２の立ち上がりタイミングに同期して、リアル・データＲＤ１、ＲＤ２がそれぞれＰＳ変換回路３５の出力ＰＳＤ１、ＰＳＤ２として順に出力バッファ回路３６に伝送される。
【００７２】
出力バッファ回路３６においては、出力イネーブル信号ＯＥＮ１がＨレベルとなると、出力クロック信号ＯＣＬＫ１の立ち下がりタイミングに同期してリアル・データＲＤ１が出力データＤＯＵＴとしてパッド３７に出力され、その後、出力イネーブル信号ＯＥＮ２がＨレベルとなると、出力クロック信号ＯＣＬＫ２の立ち下がりタイミングに同期してリアル・データＲＤ２が出力データＤＯＵＴとしてパッド３７に出力される。
【００７３】
図１５は図１１に示す従来のＤＲＡＭのテスト・モード時の動作を示す波形図であり、図１５Ａは外部相補クロック信号ＣＬＫ、／ＣＬＫ、図１５Ｂはセレクト信号ＳＥＬ、図１５Ｃはテスト・データＴＤ、図１５ＤはＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２、図１５ＥはＰＳ変換回路３５の出力ＰＳＤ１、ＰＳＤ２、図１５Ｆは出力イネーブル信号ＯＥＮ１、ＯＥＮ２、図１５Ｇは出力クロック信号ＯＣＬＫ１、ＯＣＬＫ２、図１５Ｈは出力データＤＯＵＴを示している。
【００７４】
すなわち、テスト・モード時においては、セレクト信号ＳＥＬ＝Ｈレベルとされ、ＰＳ変換回路３５がテスト・データＴＤを選択して、このテスト・データＴＤを出力する状態とされる。
【００７５】
そして、テスト・データＴＤが、ＰＳ変換回路３５に入力されて、ＰＳ変換回路３５に対して順に与えられるＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２の立ち上がりタイミングに同期して、ＰＳ変換回路３５の出力ＰＳＤ１、ＰＳＤ２として出力バッファ回路３６に伝送される。
【００７６】
出力バッファ回路３６においては、出力イネーブル信号ＯＥＮ１がＨレベルとなると、ＰＳ変換回路３５の出力ＰＳＤ１として入力されたテスト・データＴＤが出力クロック信号ＯＣＬＫ１の立ち下がりタイミングに同期して出力データＤＯＵＴとしてパッド３７に出力される。
【００７７】
そして、その後、出力イネーブル信号ＯＥＮ２がＨレベルとなると、ＰＳ変換回路３５の出力ＰＳＤ２として入力されたテスト・データＴＤが出力クロック信号ＯＣＬＫ２の立ち下がりタイミングに同期して出力データＤＯＵＴとしてパッド３７に出力される。
【００７８】
このように、図１１に示す従来のＤＲＡＭは、図６に示す従来のＤＲＡＭと異なり、通常モードのリード時においては、メモリセル領域からリアル・データＲＤ１、ＲＤ２をパラレルにリードし、これらパラレルにリードしたリアル・データＲＤ１、ＲＤ２をシリアル化して外部に出力するとしているので、高速化を図ることができると共に、テスト・モード時においては、メモリセル領域以外の部分から出力されるテスト・データＴＤをデータ出力回路を介して外部に出力することができる。
【００７９】
【発明が解決しようとする課題】
しかし、図１１に示す従来のＤＲＡＭにおいては、図１２に示すように、リアル・データＲＤ１のパス９１には、テスト・データＴＤ用の配線９２が接続されているので、リアル・データＲＤ１の伝送時、テスト・データＴＤ用の配線９２の配線容量が負荷となり、これがリアル・データＲＤ１の伝送速度を低下させ、ＲＡＳアクセス時間（ｔＲＡＣ）が長くなってしまうという問題点があった。
【００８０】
本発明は、かかる点に鑑み、内部回路から出力されるパラレル・データをシリアル・データに変換して外部に出力するデータ出力回路を介して他のデータを外部に出力する半導体装置に関し、シリアル・データの先頭のデータが出力されるまでの時間を短くすることができるようにした半導体装置を提供することを目的とする。
【００８１】
【課題を解決するための手段】
本発明の半導体装置は、第１の動作モード時には、第１〜第ｎ（但し、ｎは２以上の整数）のデータが第１〜第ｎのパスにパラレルに与えられ、これらパラレルに与えられた第１〜第ｎのデータを第１、第２・・・第ｎのデータの順となるようにシリアル変換して外部に出力し、第２の動作モード時には、外部に出力すべき第ｎ＋１のデータが第ｎ＋１のパスから第１〜第ｎのパスのうち、第１のパス以外のパスに与えられるデータ出力回路を備えているというものである。
【００８２】
本発明の半導体装置によれば、第２の動作モード時には、外部に出力すべき第ｎ＋１のデータは、第ｎ＋１のパスから第１〜第ｎのパスのうち、第１のパス以外のパスに与えられるので、第ｎ＋１のパスを第１のパスに接続する構成とする必要はない。したがって、第１のパスの負荷容量を小さくし、第１の動作モード時における第１のデータの伝送速度を高めることができる。
【００８３】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明の一実施形態について説明する。なお、図１〜図３において、図１１〜図１３に対応する部分には同一符号を付し、その重複説明は省略する。
【００８４】
図１は本発明の一実施形態の一部分（データ出力回路の要部）を示す回路図であり、本発明の一実施形態は、図１１に示す従来のＤＲＡＭが設けるＰＳ変換回路３５及び出力バッファ回路３６と回路構成の異なるＰＳ変換回路９４及び出力バッファ回路９５を設け、その他については、図１１に示す従来のＤＲＡＭと同様に構成したものである。
【００８５】
図２はＰＳ変換回路９４の構成を示す回路図であり、ＰＳ変換回路９４は、図１２に示す従来のＰＳ変換回路３５が設ける伝送ゲート回路５１及び配線９２を設けないようにし、その他については、図１２に示す従来のＰＳ変換回路３５と同様に構成したものである。
【００８６】
このように構成されたＰＳ変換回路９４においては、セレクト信号ＳＥＬ＝Ｌレベルの場合には、インバータ４３の出力＝Ｈレベルとなり、ＮＡＮＤ回路４４は、ＰＳ変換制御信号ＰＳＣＬＫ１に対してインバータとして機能すると共に、インバータ４８の出力＝Ｌレベル、ＮＡＮＤ回路４９の出力＝Ｈレベル、インバータ５０の出力＝Ｌレベルとなり、伝送ゲート回路５２＝ＯＦＦとなる。
【００８７】
この状態で、ＰＳ変換制御信号ＰＳＣＬＫ１＝Ｈレベルとなり、ＰＳ変換制御信号ＰＳＣＬＫ２＝Ｌレベルを維持すると、ＮＡＮＤ回路４４の出力＝Ｌレベル、インバータ４５の出力＝Ｈレベル、伝送ゲート回路４６、４７＝ＯＮとなり、リアル・データＲＤ１、ＲＤ２がそれぞれラッチ回路５３、５６にラッチされ、ラッチ回路５３の出力がＰＳ変換回路９４の出力ＰＳＤ１として出力される。
【００８８】
そして、その後、ＰＳ変換制御信号ＰＳＣＬＫ１＝Ｌレベル、ＰＳ変換制御信号ＰＳＣＬＫ２＝Ｈレベルとなると、伝送ゲート回路４６、４７＝ＯＦＦ、伝送ゲート回路６０＝ＯＮとなり、ラッチ回路５６の出力がラッチ回路６１にラッチされ、ラッチ回路６１の出力を反転してなるインバータ６４の出力がＰＳ変換回路９４の出力ＰＳＤ２として出力される。
【００８９】
また、セレクト信号ＳＥＬ＝Ｈレベルの場合には、インバータ４３の出力＝Ｌレベル、ＮＡＮＤ回路４４の出力＝Ｈレベル、インバータ４５の出力＝Ｌレベルとなり、伝送ゲート回路４６、４７＝ＯＦＦとなると共に、インバータ４８の出力＝Ｈレベルとなり、ＮＡＮＤ回路４９は、ＰＳ変換制御信号ＰＳＣＬＫ１に対してインバータとして機能する。
【００９０】
この状態で、ＰＳ変換制御信号ＰＳＣＬＫ１＝Ｈレベルとなり、ＰＳ変換制御信号ＰＳＣＬＫ２＝Ｌレベルを維持すると、ＮＡＮＤ回路４９の出力＝Ｌレベル、インバータ５０の出力＝Ｈレベル、伝送ゲート回路５２＝ＯＮとなり、テスト・データＴＤがラッチ回路５６にラッチされる。
【００９１】
そして、その後、ＰＳ変換制御信号ＰＳＣＬＫ１＝Ｌレベル、ＰＳ変換制御信号ＰＳＣＬＫ２＝Ｈレベルとなると、伝送ゲート回路５２＝ＯＦＦ、伝送ゲート回路６０＝ＯＮとなり、ラッチ回路５６の出力がラッチ回路６１にラッチされ、ラッチ回路６１の出力を反転してなるインバータ６４の出力がＰＳ変換回路９４の出力ＰＳＤ２として出力される。
【００９２】
また、出力バッファ回路９５は、図１１に示す従来の出力バッファ回路３６が備える出力トランジスタ制御回路４１と回路構成の異なる出力トランジスタ制御回路９６を設け、その他については、図１１に示す従来の出力バッファ回路３６と同様に構成したものである。
【００９３】
図３は出力トランジスタ制御回路９６の構成を示す回路図であり、図３中、９８はプルアップ信号ＰＵを生成するプルアップ信号生成回路、９９はプルダウン信号ＰＤを生成するプルダウン信号生成回路である。
【００９４】
プルアップ信号生成回路９８は、セレクト信号ＳＥＬと出力クロック信号ＯＣＬＫ１とをＮＯＲ処理するＮＯＲ回路１００を設け、ＮＯＲ回路１００の出力をインバータ６９で反転し、ＮＯＲ回路１００の出力で伝送ゲート回路７０を構成するＮＭＯＳトランジスタのＯＮ、ＯＦＦを制御すると共に、インバータ６９の出力で伝送ゲート回路７０を構成するＰＭＯＳトランジスタのＯＮ、ＯＦＦを制御するようにし、その他については、図１３に示す従来のプルアップ信号生成回路６６と同様に構成したものである。
【００９５】
また、プルダウン信号生成回路９９は、セレクト信号ＳＥＬと出力クロック信号ＯＣＬＫ１とをＮＯＲ処理するＮＯＲ回路１０１を設け、ＮＯＲ回路１０１の出力をインバータ８０で反転し、ＮＯＲ回路１０１の出力で伝送ゲート回路８１を構成するＮＭＯＳトランジスタのＯＮ、ＯＦＦを制御すると共に、インバータ８０の出力で伝送ゲート回路８１を構成するＰＭＯＳトランジスタのＯＮ、ＯＦＦを制御するようにし、その他については、図１３に示す従来のプルダウン信号生成回路６７と同様に構成したものである。
【００９６】
このように構成された出力トランジスタ制御回路９６においては、セレクト信号ＳＥＬ＝Ｌレベルの場合（通常モードのリード時）には、ＮＯＲ回路１００、１０１は出力クロック信号ＯＣＬＫ１に対してインバータとして機能することになるので、図１３に示す従来の出力トランジスタ制御回路４１と同様に動作することになる。
【００９７】
これに対して、セレクト信号ＳＥＬ＝Ｈレベルの場合（テスト・データ時）には、ＮＯＲ回路１００、１０１の出力＝Ｌレベル、インバータ６９、８０の出力＝Ｈレベルとなり、伝送ゲート回路７０、８１＝ＯＦＦとなるので、ＰＳ変換回路９４の出力ＰＳＤ１が出力データＤＯＵＴとして出力されることはなく、ＰＳ変換回路９４の出力ＰＳＤ２のみが出力データＤＯＵＴとして出力クロック信号ＯＣＬＫ２の立ち下がりタイミングに同期して出力されることになる。
【００９８】
図４は本発明の一実施形態の通常モードのリード時の動作を示す波形図であり、図４Ａは外部相補クロック信号ＣＬＫ、／ＣＬＫ、図４Ｂはセレクト信号ＳＥＬ、図４Ｃはリアル・データＲＤ１、ＲＤ２、図４ＤはＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２、図４ＥはＰＳ変換回路９４の出力ＰＳＤ１、ＰＳＤ２、図４Ｆは出力イネーブル信号ＯＥＮ１、ＯＥＮ２、図４Ｇは出力クロック信号ＯＣＬＫ１、ＯＣＬＫ２、図４Ｈは出力データＤＯＵＴを示している。
【００９９】
すなわち、通常モードのリード時においては、セレクト信号ＳＥＬ＝Ｌレベルとされ、ＰＳ変換回路９４がリアル・データＲＤ１、ＲＤ２を出力する状態とされる。
【０１００】
そして、メモリセル領域からパラレルにリードされたリアル・データＲＤ１、ＲＤ２がＰＳ変換回路９４に入力され、ＰＳ変換回路９４に対して順に与えられるＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２の立ち上がりタイミングに同期して、リアル・データＲＤ１、ＲＤ２がそれぞれＰＳ変換回路９４の出力ＰＳＤ１、ＰＳＤ２として順に出力バッファ回路９５に伝送される。
【０１０１】
出力バッファ回路９５においては、出力イネーブル信号ＯＥＮ１がＨレベルとなると、出力クロック信号ＯＣＬＫ１の立ち下がりタイミングに同期してリアル・データＲＤ１が出力データＤＯＵＴとしてパッド３７に出力され、その後、出力イネーブル信号ＯＥＮ２がＨレベルとなると、出力クロック信号ＯＣＬＫ２の立ち下がりタイミングに同期してリアル・データＲＤ２が出力データＤＯＵＴとしてパッド３７に出力される。
【０１０２】
図５は本発明の一実施形態のテスト・モード時の動作を示す波形図であり、図５Ａは外部相補クロック信号ＣＬＫ、／ＣＬＫ、図５Ｂはセレクト信号ＳＥＬ、図５Ｃはテスト・データＴＤ、図５ＤはＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２、図５ＥはＰＳ変換回路９４の出力ＰＳＤ１、ＰＳＤ２、図５Ｆは出力イネーブル信号ＯＥＮ１、ＯＥＮ２、図５Ｇは出力クロック信号ＯＣＬＫ１、ＯＣＬＫ２、図５Ｈは出力データＤＯＵＴを示している。
【０１０３】
すなわち、テスト・モード時においては、セレクト信号ＳＥＬ＝Ｈレベルとされ、ＰＳ変換回路９４がテスト・データＴＤを選択し、このテスト・データＴＤを出力する状態とされる。
【０１０４】
そして、テスト・データＴＤが、ＰＳ変換回路９４に入力されて、ＰＳ変換回路９４に対して順に与えられるＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２のうち、ＰＳ変換制御信号ＰＳＣＬＫ２の立ち上がりタイミングに同期して、ＰＳ変換回路９４の出力ＰＳＤ２として出力バッファ回路９５に伝送される。
【０１０５】
出力バッファ回路９５においては、出力イネーブル信号ＯＥＮ２がＨレベルとなると、ＰＳ変換回路９４の出力ＰＳＤ２として入力されたテスト・データＴＤが出力クロック信号ＯＣＬＫ２の立ち下がりタイミングに同期して出力データＤＯＵＴとしてパッド３７に出力される。
【０１０６】
このように、本発明の一実施形態によれば、図１１に示す従来のＤＲＡＭと同様に、通常モードのリード時においては、メモリセル領域からリアル・データＲＤ１、ＲＤ２をパラレルにリードし、これらパラレルにリードしたリアル・データＲＤ１、ＲＤ２をシリアル化して外部に出力することができるので、高速化を図ることができると共に、テスト・モード時においては、メモリセル領域以外の部分から出力されるテスト・データＴＤをデータ出力回路を介して外部に出力することができる。
【０１０７】
また、図２に示すように、リアル・データＲＤ１のパス９１にテスト・データＴＤ用の配線を接続しないように構成したことにより、リアル・データＲＤ１のパス９１の負荷容量を小さくし、リアル・データＲＤ１の伝送速度を高めることができるので、ＲＡＳアクセス時間（ｔＲＡＣ）を短くすることができ、性能の向上を図ることができる。
【０１０８】
なお、テスト・データＴＤの外部への出力タイミングは、リアル・データＲＤ２の外部への出力タイミングと同一となり、図１１に示す従来のＤＲＡＭの場合よりも遅くなるが、テスト・データＴＤの外部への出力は、テスト・モード時に行われるものであるから、何ら問題は発生しない。
【０１０９】
また、本発明の一実施形態においては、メモリセル領域から２個のリアル・データＲＤ１、ＲＤ２がパラレルにリードされる場合について説明したが、メモリセル領域から３個以上のリアル・データＲＤ１〜ＲＤｍがパラレルにリードされる場合には、ＰＳ変換回路９４に３個以上のパスを設け、リアル・データＲＤ１〜ＲＤｍをＲＤ１、ＲＤ２・・・ＲＤｍの順にシリアル変換すると共に、テスト・データＴＤをリアル・データＲＤ１用のパス以外のパス（たとえば、リアル・データＲＤ２用のパス）に与えるように構成することにより、ＲＡＳアクセス時間を短くすることができる。
【０１１０】
ここで、本発明の内容を整理すると、本発明には、少なくとも、以下のような半導体装置が含まれる。
【０１１１】
（１）  第１の動作モード時には、第１〜第ｎ（但し、ｎは２以上の整数）のデータが第１〜第ｎのパスにパラレルに与えられ、これらパラレルに与えられた第１〜第ｎのデータを第１、第２・・・第ｎのデータの順となるようにシリアル変換して外部に出力し、第２の動作モード時には、外部に出力すべき第ｎ＋１のデータが第ｎ＋１のパスから第１〜第ｎのパスのうち、第１のパス以外のパスに与えられるデータ出力回路を備えていることを特徴とする半導体装置。
【０１１２】
（２）  前記（１）に記載の半導体装置において、第１の動作モード時には、第１〜第ｎのデータは、それぞれ、第１〜第ｎのタイミング信号に同期して出力され、第２の動作モード時には、第ｎ＋１のデータは、第２〜第ｎのタイミングに同期して出力されることを特徴とする半導体装置。
【０１１３】
（３）  前記（２）に記載の半導体装置において、第１の動作モードは、通常モードであり、第２の動作モードは、テスト・モードであることを特徴とする半導体装置。
【０１１４】
（４）  前記（３）に記載の半導体装置において、メモリセル領域を有し、第１〜第ｎのデータは、メモリセル領域からリードされたデータであり、第ｎ＋１のデータは、メモリセル領域以外の部分から出力された内部情報であることを特徴とする半導体装置。
【０１１５】
【発明の効果】
以上のように、本発明の半導体装置によれば、第ｎ＋１のパスを第１のパスに接続しないように構成したことにより、第１のパスの負荷容量を小さくし、第１の動作モード時における第１のデータの伝送速度を速くすることができるので、第１の動作モード時における第１のデータが出力されるまでの時間を短くすることができ、性能の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の一部分（データ出力回路の要部）を示す回路図である。
【図２】本発明の一実施形態が備えるデータ出力回路を構成するＰＳ変換回路の構成を示す回路図である。
【図３】本発明の一実施形態が備えるデータ出力回路を構成する出力トランジスタ制御回路の構成を示す回路図である。
【図４】本発明の一実施形態の通常モードのリード時の動作を示す波形図である。
【図５】本発明の一実施形態のテスト・モード時の動作を示す波形図である。
【図６】従来のＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）の一例の一部分（データ出力回路の要部）を示す回路図である。
【図７】図６に示す従来のＤＲＡＭが備えるデータ出力回路を構成するデータスイッチ回路の構成を示す回路図である。
【図８】図６に示す従来のＤＲＡＭが備えるデータ出力回路を構成する出力トランジスタ制御回路の構成を示す回路図である。
【図９】図６に示す従来のＤＲＡＭの通常モードのリード時の動作を示す波形図である。
【図１０】図６に示す従来のＤＲＡＭのテスト・モード時の動作を示す波形図である。
【図１１】従来のＤＲＡＭの他の例の一部分（データ出力回路の要部）を示す回路図である。
【図１２】図１１に示す従来のＤＲＡＭが備えるデータ出力回路を構成するＰＳ変換回路の構成を示す回路図である。
【図１３】図１１に示す従来のＤＲＡＭが備えるデータ出力回路を構成する出力トランジスタ制御回路の構成を示す回路図である。
【図１４】図１１に示す従来のＤＲＡＭの通常モードのリード時の動作を示す波形図である。
【図１５】図１１に示す従来のＤＲＡＭのテスト・モード時の動作を示す波形図である。
【符号の説明】
（図１）
３７  パッド
３８  出力トランジスタ回路
９４  ＰＳ変換回路
９５  出力バッファ回路
９６  出力トランジスタ制御回路
【図１】
0003873532.tif 000002
【図２】
0003873532.tif 000003
【図３】
0003873532.tif 000004
【図４】
0003873532.tif 000005
【図５】
0003873532.tif 000006
【図６】
0003873532.tif 000007
【図７】
0003873532.tif 000008
【図８】
0003873532.tif 000009
【図９】
0003873532.tif 000010
【図１０】
0003873532.tif 000011
【図１１】
0003873532.tif 000012
【図１２】
0003873532.tif 000013
【図１３】
0003873532.tif 000014
【図１４】
0003873532.tif 000015
【図１５】
0003873532.tif 000016