(57)【特許請求の範囲】
【請求項１】
走査線、信号線およびリセット線が設けられた基板上の、前記走査線と前記信号線および前記リセット線との交差点近傍に配置された発光素子の駆動回路であって、
駆動電源に接続された定電流源と、
前記定電流源に直列に配置された第２のスイッチング素子と、
前記定電流源および前記第２のスイッチング素子に直列に配置された発光素子と、
前記定電流源および前記第２のスイッチング素子に直列に配置され、かつ前記発光素子に対し並列に配置された第１のスイッチング素子と、
前記走査線に接続されたゲート電極と、前記信号線に接続されたソース電極と、前記第１のスイッチング素子の制御端子に接続されたドレイン電極とを有する薄膜トランジスタと、前記第１のスイッチング素子の制御端子に接続されたメモリ容量とから成る第１のメモリ回路と、
前記走査線に接続されたゲート電極と、前記リセット線に接続されたソース電極と、前記第２のスイッチング素子の制御端子に接続されたドレイン電極とを有する薄膜トランジスタと、前記第２のスイッチング素子の制御端子に接続されたメモリ容量とから成る第２のメモリ回路と
を有し、
前記走査線に走査選択信号が入力されたときに、前記第１と第２のメモリ回路の各薄膜トランジスタがオンとなり、前記信号線の信号電圧および前記リセット線のリセット電圧を前記第１と第２のメモリ回路の各メモリ容量にそれぞれ蓄積するとともに、
前記リセット電圧により前記第２のスイッチング素子をオン状態にし、前記信号電圧に応じて前記第１のスイッチング素子をオンまたはオフ状態にすることにより、前記発光素子への電流を決定し、
前記前記リセット線の電圧により前記第２のスイッチング素子をオフ状態にすることにより、前記第１のスイッチング素子のオンオフにかかわらず前記発光素子への電流を遮断することを特徴とする発光素子の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像表示装置に用いられる発光素子の駆動回路、詳しくは有機及び無機のエレクトロ・ルミネセンス（以下、「ＥＬ」という。）素子や発光ダイオード（以下、「ＬＥＤ」という。）等の自発光素子を駆動制御するアクティブマトリクス型発光素子の駆動回路、及びこれを用いたアクティブマトリクス型表示パネルに関する。
【０００２】
【従来の技術】
有機及び無機ＥＬ発光素子、又はＬＥＤ等のような発光素子をアレイ状に組み合わせ、ドットマトリクスにより文字表示を行うディスプレイは、テレビ、携帯端末等に広く利用されている。
【０００３】
特に、自発光素子を用いたこれらのディスプレイは、液晶を用いたディスプレイと異なり、照明のためのバックライトを必要とせず、視野角が広い等の特徴を有し、注目を集めている。中でも、トランジスタ等とこれらの発光素子とを組み合わせてスタティック駆動を行う、アクティブマトリクス型と呼ばれるディスプレイは、時分割駆動を行う単純マトリクス駆動のディスプレイと比較して、高輝度、高コントラスト、及び高精細等の優位性を持っており、近年注目されている。
【０００４】
有機ＥＬ素子に関しても、画像に階調性を出すための従来の方式と同様に、アナログ階調方式、面積階調方式及び時間階調方式が挙げられる。
【０００５】
（１）アナログ方式
従来例として、アクティブマトリクス駆動の発光素子に関して、最も単純な一画素あたり２個の薄膜トランジスタ（以下ＴＦＴと言う）を備えた表示素子の例を図４、図５に示す。図４において、１０１は有機ＥＬ素子、１０２、１０３はＴＦＴ、１０７は走査線、１０８は信号線、１０９は電源線、１１０は接地電位、１１１はコンデンサを用いたメモリ容量である。
【０００６】
図４の動作を以下に説明する。走査線１０７によってＴＦＴ１０２がオン状態となると信号線１０８からの映像データ電圧が１１１のメモリ容量に蓄積され、走査線１０７がオフしてＴＦＴ１０２がオフ状態になっても、ＴＦＴ１０３のゲート電極には前記電圧が印加され続ける為、ＴＦＴ１０３はオン状態を続ける。
【０００７】
一方ＴＦＴ１０３はソース電極が電源線１０９と接続され、ドレイン電極が発光素子の一方の電極に接続されており、ゲート電極にはＴＦＴ１０２のドレイン電極の映像データ電圧が入力されており、ソース電極とドレイン電極間の電流量は前記映像データ電圧によって制御されている。このとき有機ＥＬ素子１０１は電源線１０９と接地電位間に配置され、前記電流量に応じて発光する。
【０００８】
このとき流れる電流量はＴＦＴ１０３のゲート電圧に依存し、前記ゲート電圧に対するソース電流の特性（Ｖｇ−Ｉｓ特性）が立ち上がる領域（飽和領域）を用いて、アナログ的に電流特性を変化させて発光輝度を変化させている。
【０００９】
この結果発光素子である有機ＥＬ素子の発光輝度は制御され、階調を含めて表示を行うことができる。この階調表現方式を、アナログ的な映像データ電圧を用いて行なうことから、アナログ階調方式という。この場合、駆動信号側では、有機ＥＬ素子の電圧−輝度特性に応じて映像データ信号側のガンマ（γ）特性を変化させておく必要がある。
【００１０】
液晶表示素子やＣＲＴなどと同様に発光素子についても、コンピュータの端末、パソコンのモニタ、テレビ等の動画表示を行うためには、各画素の輝度が変化する濃淡階調表示ができることが、ＣＲＴとの互換性を得るに当たっても有利である。また駆動システムも簡素化されるなど、コスト上有利である。
【００１１】
現在用いられている上記ＴＦＴは、アモルファスシリコン（ａ−Ｓｉ）方式と多結晶シリコン（ｐ−Ｓｉ）方式があるが、高移動度で素子の微細化が可能であり、またレーザー加工技術の進歩により製造プロセスの低温化が可能といった観点から、多結晶シリコンＴＦＴの比重が大きくなっている。しかしながら、一般的に多結晶シリコンＴＦＴは、それを構成する結晶粒界の影響を受けやすく、特に上記飽和領域ではＶｇ−Ｉｓ電流特性がＴＦＴ素子毎にばらつきが大きく現れ易い。よって仮に画素に入力されるビデオ信号電圧が均一であっても、表示にむらが生じてしまうという問題を抱えている。
【００１２】
また一般に現在のＴＦＴの多くは単にスイッチング素子として用いられており、トランジスタの閾値電圧よりかなり高いゲート電圧を印加し、ソース電圧に対するドレイン電圧の関係が一定となる領域（これを線形領域と呼ぶ）で使用されているので、上記の飽和領域でのばらつきを受けにくくなっている。
【００１３】
（２）面積階調方式
一方面積階調方式が、文献ＡＭ−ＬＣＤ２０００、ＡＭ３−１に提案されている。これは、一画素を複数のサブ画素に分割し、各サブ画素はオン／オフを行い、オンしている画素の面積によって階調を表現するものである。
【００１４】
このような利用方法では、ＴＦＴのゲート電圧は閾値電圧よりはるかに高い電圧を印加し、ソース電圧に対するドレイン電圧の関係が一定となる上記線形領域で用いることができるために、ＴＦＴ特性も安定した条件で用いられ、発光素子の発光輝度も安定する。この方式の場合、各素子はオンオフ制御されるのみで濃淡は出さず一定輝度で発光し、発光するサブ画素の面積に応じて階調を制御するものである。これは面積階調方式と呼ばれる。
【００１５】
しかしこの方式ではサブ画素の分割方法に依存したデジタル階調しか出せず、また階調数を増やすためには、サブ画素の面積をより小さくしてサブ画素の数を増やさなくてはならない。しかしながら、仮に多結晶シリコンＴＦＴを用いてトランジスタを微細化したとしても、各画素に配置されたトランジスタ部分の面積が発光部の面積を侵食し、画素開口率を下げるために表示パネルの発光輝度を下げる結果となる。よって開口率を上げようとすると階調性が落ちることになり、明るさと階調性がトレードオフの関係にあって、結果的に階調性を上げることが困難である。
【００１６】
（３）時間階調方式
また、時間階調方式においては、階調を有機ＥＬ素子の発光時間によって制御する方式であり、２０００ＳＩＤ３６．４Ｌで報告されている。
【００１７】
図５は、時間階調方式を採用した従来の表示パネルの一画素部分の回路図の一例である。図５において、１０１は有機ＥＬ素子、１０２〜１０４はＴＦＴ、１０７は走査線、１０８は信号線、１０９は電源線、１１０は接地電位、１１１はメモリ容量、１１２はリセット線である。
この回路構成を用いた時間階調方式においては、ＴＦＴ１０３のオンしたとき信号線からの電圧によってよって有機ＥＬ素子１０１は最高輝度で発光し、次にＴＦＴ１０４によって、ＴＦＴ１０３を１フィールドの時間内で適時オンとオフを繰り返し、その発光時間によって階調を表示する方式である。
【００１８】
またこの方式では、複数の発光期間を選択して発光時間を調整する。たとえば、８ビット(２５６階調)を表示しようとした場合、発光時間の比が１：２：４：８：１６：３２：６４：１２８の８つのサブフィールド期間の中から選択することになる。そして、各サブフィールド期間の直前に、そのサブフィールドでの発光、非発光を選択するため、その度に全画素の走査線のアドレッシング期間が存在する。このアドレッシング期間が終了した後に一斉に電源線１０９の電圧を一斉に変化させるなどして、表示パネルを全面発光させる。
【００１９】
よってアドレッシング期間内は基本的には非表示であるため、１フィールド内での有効発光期間は、Ｎビット階調表示を行おうとした場合、
有効発光期間＝（１フィールド期間）−（１画面アドレッシング期間×Ｎ）
となる。そこで相対的に発光時間が短くなり、観察者にとっては表示パネルの発光量が低下することになる。
【００２０】
そのため、１サブフィールド当りの発光量を上げてフィールド全体での発光量を補う必要が生じるが、これには個々の発光素子の発光輝度を上げることが必要であり、発光素子の寿命低下などにつながる。また、通常の液晶ディスプレイ（ＬＣＤ）では、１フィールドあたり１回のアドレッシングで済むところを、階調ビット回数分だけアドレッシングする必要があるため、より高速のアドレッシング回路が必要になり、消費電力の増大が避けられなくなる。
【００２１】
【発明が解決しようとする課題】
本発明は上記従来技術を改良することを目的にして、新規なアクティブマトリクス型発光素子のための画素トランジスタの新規な回路構成を提供することを目的とし、従来よりも優れた表示パネルを提供することにある。
【００２２】
上記課題を解決するための本発明は、走査線、信号線およびリセット線が設けられた基板上の、前記走査線と前記信号線および前記リセット線との交差点近傍に配置された発光素子の駆動回路であって、
駆動電源に接続された定電流源と、
前記定電流源に直列に配置された第２のスイッチング素子と、
前記定電流源および前記第２のスイッチング素子に直列に配置された発光素子と、
前記定電流源および前記第２のスイッチング素子に直列に配置され、かつ前記発光素子に対し並列に配置された第１のスイッチング素子と、
前記走査線に接続されたゲート電極と、前記信号線に接続されたソース電極と、前記第１のスイッチング素子の制御端子に接続されたドレイン電極とを有する薄膜トランジスタと、前記第１のスイッチング素子の制御端子に接続されたメモリ容量とから成る第１のメモリ回路と、
前記走査線に接続されたゲート電極と、前記リセット線に接続されたソース電極と、前記第２のスイッチング素子の制御端子に接続されたドレイン電極とを有する薄膜トランジスタと、前記第２のスイッチング素子の制御端子に接続されたメモリ容量とから成る第２のメモリ回路と
を有し、
前記走査線に走査選択信号が入力されたときに、前記第１と第２のメモリ回路の各薄膜トランジスタがオンとなり、前記信号線の信号電圧および前記リセット線のリセット電圧を前記第１と第２のメモリ回路の各メモリ容量にそれぞれ蓄積するとともに、
前記リセット電圧により前記第２のスイッチング素子をオン状態にし、前記信号電圧に応じて前記第１のスイッチング素子をオンまたはオフ状態にすることにより、前記発光素子への電流を決定し、
前記前記リセット線の電圧により前記第２のスイッチング素子をオフ状態にすることにより、前記第１のスイッチング素子のオンオフにかかわらず前記発光素子への電流を遮断することを特徴とする発光素子の駆動回路である。
【００２３】
本発明の駆動回路には、前記第1のスイッチング素子がソース、ドレイン、ゲートの３電極からなる第１の薄膜トランジスタであるものが好ましい態様として含まれる。
【００２４】
本発明の駆動回路には、映像データ信号を蓄積できるメモリ回路を有するものも好ましい態様として含まれる。すなわち、走査線に接続されたゲート電極と信号線に接続されたソース電極とドレイン電極を有する第２の薄膜トランジスタと、第１のメモリ容量とから成るメモリ回路を有している本発明の駆動回路は本発明の好ましい形態の一つである。
【００２５】
さらに本発明の駆動回路には、上記駆動回路構成を利用してオンオフ制御を行なうものが好ましい態様として含まれる。すなわち、走査線と信号線からの情報に応じて、前記第1のスイッチング素子に流れる電流と前記発光素子に流れる電流量を制御することによって、前記発光素子のオンオフを制御する本発明の駆動回路は本発明の好ましい形態の一つである。
【００２６】
さらに本発明は、上記駆動回路構成を利用して階調表示を行なうものが好ましい態様として含まれる。時間階調方式やアナログ階調方式が用いられてよい。すなわち、前記発光素子のオンオフによって、発光時間を制御して階調表示を行なう本発明の駆動回路は、本発明の好ましい形態の一つであり、また、走査線と信号線からの情報に応じて、前記第1のスイッチング素子に流れる電流量と前記発光素子に流れる電流量とを制御することによって、前記発光素子の発光輝渡を制御する本発明の駆動回路も、本発明の好ましい形態である。
【００２７】
特に、前記第２のスイッチング素子の切り替えによって、発光素子のオンオフを制御するものは好ましい。前記第２のスイッチング素子がソース、ドレイン、ゲートの３電極からなる第３の薄膜トランジスタであるものはさらに好ましい。また、第４の薄膜トランジスタと第２のメモリ容量から成る第２のメモリ回路を有し、該メモリ回路からの出力が前記第３の薄膜トランジスタのゲート電極に接続された上記第２スイッチング素子を配置した本発明の駆動回路も好ましい。
【００２８】
【発明の実施の形態】
本発明の主たるものは、発光素子に対して電気的に並列にスイッチング素子を配置した新規なアクティブマトリクス型発光素子の駆動回路構成にある。
【００２９】
本発明のような構成によれば、第１スイッチング手段のオン・オフを走査線と信号線とからの信号によって制御し、第１スイッチング手段がオフ状態の時、あるいは電流分配によって発光素子側へも電流が流れる期間に渡って発光素子を発光させることができ、第２のスイッチング手段によって発光素子のオンオフが制御できる。以下、具体的な実施の形態を示して本発明を説明するが、本発明はこれらに限定されるものではない。
【００３０】
図１は本発明の発光素子の一素子部分の回路図である。
【００３１】
１１は発光素子である有機ＥＬ素子、１２は第２のＴＦＴ、１３及び２６は本発明の第１及び第２のスイッチング手段にそれぞれ対応する第１及び第３のＴＦＴ、１６は定電流源、１５は走査線、１４は映像データ信号線、１７は電源線、１８は第１の電源（この図では接地電位）、１９はメモリ容量、２０は第２の電源（この図では接地電位ＧＮＤ）、２４は第４のＴＦＴ、２５は第２のメモリ容量である。
【００３２】
尚、ここでは、第１の電源１８及び第２の電源２０が共に接地電位を図示しているが、それぞれ独立に他の電位であっても良い。
【００３３】
発光素子１１は本回路上では常に駆動電源（不図示）に接続された電源線１７とそれに続く定電流源１６、および第１の電源１８につながっており、該発光素子と第１のスイッチング手段であるＴＦＴ１３のコンダクタンスに応じて、定電流源と接地電位との間の電流が分配され、その電流量に応じて発光素子から所定の輝度の発光が得られる。
【００３４】
以下、本回路構成の動作例を示す。
【００３５】
先ず走査線１５から走査線選択信号が第２のＴＦＴ１２と及び第４のＴＦＴ２４に入力される。このとき信号線１４に発光素子の発光信号であるローレベルの電圧が印加され、メモリ容量１９に蓄積され、ＴＦＴ１３がオフする。これによって並列に配置されている発光素子のコンダクタンスの方が小さくなる。
【００３６】
一方リセット線２３には第３のＴＦＴ２６をオンするために、ハイレベルの信号電圧が印加され、同時にメモリ容量２５に蓄積されて保持される。
【００３７】
この条件下で定電流回路からの電流は発光素子に流れ、ＴＦＴ１３と発光素子のコンダクタンスに応じて、所定の発光輝度を得ることができる。
【００３８】
反対に信号線にハイレベルの信号電圧が印加され、ＴＦＴ１３が低抵抗（オン状態）になったときは、ＴＦＴ２６のオンオフに関わらず、発光素子には電流が流れなくて、発光しない。さらに発光素子をオフさせるためには、ＴＦＴ２６をオフしさえすれば、定電流源からの電流を遮断できるために、ＴＦＴ１３の状態に関わらず発光素子を光らせることはできない。
【００３９】
尚、発光素子の発光輝度特性に対して、前記映像データ信号の大きさが逆の関係になっている必要があり、映像データ信号を生成する補正回路によって、逆ガンマ（γ）補正を行なう必要がある。
【００４０】
よって映像データ信号の補正回路を設ける点が新たに必要とされ、また定電流源からの電流は、第３のＴＦＴ２６がオン状態の時には常に発光素子１１かまたはＴＦＴ１３のいずれかを流れることになり、定電流原にとっては常に同じ強度の電流が流れつづけることになる。これは従来例の非発光状態では電流消費がない発光素子に比べると消費電流が大きくなることが欠点となる。
【００４１】
しかし瞬時にオンオフを繰り返した場合、定電流源であっても電流が安定するまでの過渡的な時間は必要であって、この間所望の発光輝度が得られないことから、映像データ信号に対する発光素子の応答速度は本回路の方が有利である。また定電流源は、第３のＴＦＴ２６がオン状態の時には常に一定の電流を流しつづける訳で、電流安定性という点では本発明の回路の方が好ましい。
【００４２】
一方ＴＦＴ１３に必要とされる特性は、発光素子がオンする場合は、発光素子のコンダクタンスに比べて可能な限り高抵抗であることが望まれる。しかし反対に発光素子をオフさせる時は、ＴＦＴ１３の側に電流を集中する必要があって、理想的には発光素子に流れる電流をゼロにすることが必要であり、現実には発光素子の発光閾値未満の電流だけを流す程度に、ＴＦＴ１３の抵抗が低抵抗になるものを用いる必要がある。
【００４３】
現在コンピュータなどで利用されているデジタル階調方式の一例として、例えば各素子が２５６階調の濃淡階調表示を行なう時を考える。発光時間を一定とすると、発光輝度は素子に流れる電流量に比例し、仮に発光状態の最大輝度を示す電流量を１とすると、最小輝度の電流量は１／２５６である。非発光素子にはそれよりも少ない電流しか流れないように、ＴＦＴのコンダクタンスを制御すればよい。仮に非発光状態の電流量を上記最小輝度電流量の１/５としても、ＴＦＴ１３のオンオフ比は１対１０００程度で十分であり、僅か３桁のオンオフ比でよいことがわかる。
【００４４】
よって上記オンオフ比に限って言えば、一般の多結晶シリコンＴＦＴなどが４から６桁程度のオンオフ比を必要とされているのに比べて、本発明の回路に用いるＴＦＴ１３に対して求められるトランジスタ特性は非常に緩い。この程度の特性であれば、最近の有機半導体を用いたＴＦＴであっても使える可能性が大きく、非常に有望な回路構成であると言える。
【００４５】
図２には図１の回路構成をマトリクスパネルに応用した配置図を示した。
【００４６】
またＴＦＴ２６をオンオフ制御することによって、時間階調表示を行なうことも可能になる。この動作を図１及び図２及び図３にて説明する。
【００４７】
図３に本発明の駆動回路を備えた発光素子を用いて、１フレーム期間内の発光時間を制御して時間階調行なう場合の、タイミングチャートを示す。
【００４８】
図３において、Ａ１からＡ４は各サブフィールドのアドレス期間を示す。Ａ１期間内ではマトリクス状に配置された各走査線Ｘ＝１からｎまで順に走査信号が印加される。この各走査期間内に、信号線から順にＹ＝１からｍまでの画素のｏｎ／ｏｆｆ信号が印加され、各画素が発光し始める。Ｅ１からＥ４で示した期間は、各サブフィールドの発光期間であり、これらをＰＷＭ制御発光期間と呼ぶ。
【００４９】
この場合１フレーム内の点灯時間が、それぞれ長さが１/２、１/４、１/８、１/１６のサブフィールド期間に分けて、その期間でオンさせるかどうかを制御する。例えば１／２の発光輝度を得ようとする画素は、走査線の選択時間（アドレス期間）の８の長さのサブフィールド期間のみ点灯するようにする。
【００５０】
図３のアドレス期間に図１の走査線１５に走査選択信号が入力された時、ＴＦＴ１２及びＴＦＴ２４がオンし、且つメモリ容量１９と２５により所定期間この状態が保持される。このＴＦＴ２４がオンしている期間がアドレス期間であって、１サブフィールドの情報を決定する期間である。このとき映像データ制御回路２２からは、例えば発光パネルの左側の信号線から順に各信号線１４に対して、ローレベルの電圧（発光信号）又はハイレベルの電圧（非発光信号）が入力され、各画素のＴＦＴ１３の状態が決定される。この直後に発光信号が入力された各発光素子は発光し始める。
【００５１】
次のサブフィールド期間になると、リセット線から次のリセット電圧がＴＦＴ２４に印加され、同時に前のサブフィールドと同じ様に各信号線に発光信号又は非発光信号が印加されて、次のサブフィールド期間に渡ってその状態が保持される。
【００５２】
この例では走査線が選択された１フレームの先頭のアドレス期間において、映像データ制御回路２２から信号線１４にＯＮ信号が出力されて１/２の長さの期間（この場合１フレームの１/２の時間）発光素子が発光する。そして残る期間に相当するアドレス期間ではオフさせることで、観察者には５０％の発光輝度として見える。
【００５３】
ここでは第１の電源１８と第２の電源２０を共に接地電位とした一般的な例を示したが、当然別の電位を用いても良い。ただし別電位とした時は、マトリクス配線中に別の電源ラインを設ける必要があり、発光素子パネル作成上煩雑な構造となる。
【００５４】
映像データ信号線１４と２３に入力される信号を、ハイレベルとローレベルとの関係にすれば、発光素子パネル内の信号伝送上ノイズの影響を受けにくくなり動作が安定するほか、各配線に与える電圧レベルを下げて低電圧で動作可能になるために、より高速な信号伝送が可能になる。
【００５５】
また本発明の駆動回路を利用して、発光輝度をアナログ的に変化させて、濃淡階調を得ることができる。例えば発光素子のオン時とオフ時のコンダクタンスの違いが３桁程度であるために、ＴＦＴ１３のコンダクタンスのレンジを同じ３桁程度で作り、図１に示す発光素子とＴＦＴ１３のコンダクタンスを等しく制御して、定電流源１６からの電流量の分配を変えれば、発光輝度を自在に制御することが可能となる。例えば同量ずつ分配すれば、発光素子の電流量は１/２となり５０％階調を示す輝度が得られる。
【００５６】
以上の性能を満たすトランジスタは、アモルファスシリコンやポリシリコン
ＴＦＴに限らず、最近の有機半導体を用いた有機ＴＦＴであっても十分可能な特性であるために、ＴＦＴ構成材料に依存しないことは言うまでもない。
【００５７】
【発明の効果】
以上説明したように、少ない画素トランジスタの構成を利用して、有機ＥＬ素子用の新規な画素回路を構成することができた。さらに、時間階調を行なった場合には発光時間が長くなり、発光パネルの輝度を向上させることが可能になった。
【図面の簡単な説明】
【図１】  本発明の一実施形態を示す一画素部分の回路図である。
【図２】  図１の画素構成を有する表示パネルのマトリクス配置を示す回路図である。
【図３】  本発明の駆動回路を有する表示パネルで時間階調を行なう時のタイミングチャートを示す図である。
【図４】  従来のアクティブマトリクス型発光素子の一画素部分の回路図である。
【図５】  従来のアクティブマトリクス型発光素子の他の実施形態を示す一画素部分の回路図である。
【図１】
0003938050.tif 000002
【図２】
0003938050.tif 000003
【図３】
0003938050.tif 000004
【図４】
0003938050.tif 000005
【図５】
0003938050.tif 000006