(57)【特許請求の範囲】
【請求項１】
遠隔通信スイッチ（１０）又は遠隔通信システムのノードで使用するための通信サービスカード（３３）であって、前記遠隔通信スイッチが、ホストにより生成されたメッセージに応じて複数のポートのうちの様々なポート間の通信経路の接続及び切断を動的に行うための制御可能なスイッチング手段（２６ａ）を備えており、該制御可能なスイッチング手段（２６ａ）が、前記ポートに対応する複数のタイムスロットを切り換えるタイムスロット交換手段（ＴＳＩ）（６４）と前記メッセージを処理する手段（５４）とを備えており、該制御可能なスイッチング手段（２６ａ）がＴＤＭバス（４２）と通信可能な関係にあり、前記ポートを表すアナログ又はディジタルライン又はトランクを１つ又は２つ以上の終端手段（１８）が終端させ、該終端手段（１８）が前記バスに接続され、該バスが前記制御可能なスイッチング手段（２６ａ）から前記終端手段（１８）へ情報を伝達するための第１の経路（４２ｂ）と前記終端手段から前記制御可能なスイッチング手段へ情報を伝達するための第２の経路（４２ａ）とを有しており、該通信サービスカードが、
複数のディジタル信号処理モジュール（１０５）であって、その各々が、流入タイムスロットとして構成されるデータを処理する能力を有すると共に、受信したデータを組み合わせて内部に格納するタイムスロット交換（ＴＳＩ）回路（１０１）によりデータを受信し、該ＴＳＩ回路の各々が互いに並列に配置され、該ＴＳＩ回路が受信データを格納し、該ＴＳＩ回路の各々が、処理されたデータからなる選択可能な量の流出タイムスロットであって前記複数のポートのうちの任意のポート宛の流出タイムスロットを前記ＴＤＭバス４２上に送信する、複数の信号処理モジュール（１０５）と、
前記モジュールの各々と通信可能な関係で接続されたタイミング及び制御バス（４６）であって、複数のＴＳＩ回路内への受信データの格納と該ＴＳＩ回路から前記ＴＤＭバス４２上へのデータの送信とを制御し、これにより、１つのＴＳＩ回路から送信された前記所定量のタイムスロットが、１つのタイムスロットのうち、前記量の流出タイムスロットのビット数に対応する部分に配置されて、前記複数のポートのうちの１つ宛にされる、タイミング及び制御バス（４６）と
を備えていることを特徴とする、通信サービスカード（３３）。
【請求項２】
複数のディジタル信号プロセッサ（１０４，１０５，１０６）を備えており、該ディジタル信号プロセッサの各々が、前記ＴＳＩ回路（１００，１０１，１０２）のうちの１つ及び中央処理装置（６６）と通信可能な関係で接続されており、前記ＴＳＩ回路に格納されているデータについてプログラム可能なデータ処理機能を実行するようになっていることを更に特徴とする、請求項１に記載の通信サービスカード（３３）。
【請求項３】
前記プログラム可能なデータ処理が、サブレートスイッチング、トーン生成、トーン検出、コールプログレス分析、記録された通知の再生、言語認識、圧縮、コンファレンシング、ＩＳＤＮ呼出制御、又は音声作動符号化のうちの１つからなることを更に特徴とする、請求項２に記載の通信サービスカード（３３）。
【請求項４】
前記所定量の流出タイムスロットが、ゼロから該流出タイムスロットに含まれるビットの最大数までの範囲にあることを更に特徴とする、請求項１に記載の通信サービスカード（３３）。
【請求項５】
第１の処理グループが、前記８つのＴＳＩ回路（１００，１０１，１０２）のうちの第１のＴＳＩ回路と、前記８つのディジタル信号プロセッサ（１０４，１０５，１０６）のうちの第１のディジタル信号プロセッサとから構成されて、流入タイムスロットの４ビットについて第１のデータ処理機能を実行し、第２の処理グループが、前記８つのＴＳＩ回路のうちの第２のＴＳＩ回路と、前記８つのディジタル信号プロセッサのうちの第２のディジタル信号プロセッサとから構成されて、第２の４ビット信号について第２のデータ処理機能を実行することを更に特徴とする、請求項４に記載の通信サービスカード（３３）。
【請求項６】
第１の処理グループが、前記８つのＴＳＩ回路のうちの４つのＴＳＩ回路と、前記８つのディジタル信号プロセッサのうちの４つのディジタル信号プロセッサとから構成されて、流入タイムスロットの４ビットについて第１のデータ処理機能を実行し、第２の処理グループが、前記８つのＴＳＩ回路の残りの４つのＴＳＩ回路と、前記８つのディジタル信号プロセッサの残りの４つのディジタル信号プロセッサとから構成されて、第２の４ビット信号について第２のデータ処理機能を実行することを更に特徴とする、請求項５に記載の通信サービスカード（３３）。
【請求項７】
前記遠隔通信スイッチが、複数の他の遠隔通信スイッチ又は遠隔通信システムを形成するノードと通信可能な関係でノード間ネットワーク（２９ａ）により接続されることを更に特徴とする、請求項１に記載の通信サービスカード。
【請求項８】
前記ＴＳＩ回路により受信されるデータが前記ノード間ネットワーク（２９ａ）から受信され、前記ＴＳＩ回路により送信されるデータが前記ノード間ネットワークへと送信されることを更に特徴とする、請求項７に記載の通信サービスカード。
【請求項９】
遠隔通信スイッチ（１０）又は遠隔通信システムのノードにおいて単一のカード（３３）で通信サービスを提供する方法であって、前記遠隔通信スイッチが、ホストにより生成されたメッセージに応じて複数のポートのうちの様々なポート間の通信経路の接続及び切断を動的に行うための制御可能なスイッチング手段（２６ａ）を有しており、該制御可能なスイッチング手段（２６ａ）が、前記ポートに対応する複数のタイムスロットを切り換えるタイムスロット交換手段（ＴＳＩ）（１０１）と前記メッセージを処理する手段とを備えており、該制御可能なスイッチング手段（２６ａ）がＴＤＭバス（４２）と通信可能な関係にあり、前記ポートを表すアナログ又はディジタルライン又はトランクを１つ又は２つ以上の終端手段（１８）が終端させ、該終端手段（１８）が前記バスに接続され、該バスが前記制御可能なスイッチング手段から前記終端手段へ情報を伝達するための第１の経路（４２ｂ）と前記終端手段から前記制御可能なスイッチング手段へ情報を伝達するための第２の経路（４２ａ）とを有しており、前記単一のカードが複数のディジタル信号処理モジュール（１０５）を有しており、その各モジュールがタイムスロット交換手段及びプログラム可能なデータプロセッサを備えており、各モジュールのタイムスロット交換手段がタイムスイッチングバスに対して並列に通信可能な関係で接続されており、該方法が、
Ａ．複数のディジタル信号を構成するタイムスイッチングバスから第１のタイムスロットを受信し、
Ｂ．該第１のタイムスロットを前記タイムスロット交換手段の各々に格納し、
Ｃ．前記複数のディジタル信号の１つ又は２つ以上にプログラム可能なデータ処理機能を実行して１つ又は２つ以上の処理済みディジタル信号を提供し、
Ｄ．１つ又は２つ以上の前記処理済みディジタル信号を前記第１のタイムスロット交換手段に格納し、
Ｅ．前記１つ又は２つ以上の処理済みディジタル信号からなる第２のタイムスロットを前記タイムスロット交換手段から前記タイムスイッチングバスへ送信する、
という各ステップを有することを特徴とする、通信サービスの提供方法。
【請求項１０】
前記複数のディジタル信号のうちの選択された信号を組み合わせて、前記複数のディジタル信号処理モジュールのうちの選択された１つにおいて、選択されたビット長のディジタル処理機能を実行する、というステップを更に特徴とする、請求項９に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に遠隔通信分野に関し、特に、プログラム可能なカードを有するプログラム可能な遠隔通信スイッチであって、前記カードが該スイッチの任意のポートに呼び出し処理及び通信サービスを動的に提供する、遠隔通信スイッチに関する。
関連特許との相互参照
以下の本出願人の特許は本発明に関連するものである。
「Expandable Telecommunications System」と題する米国特許第4.544.163号
「Telecommunications Switch With Programmable Communications Services」と題する米国特許第4.349.579号
【０００２】
【従来の技術】
従来のディジタル遠隔通信スイッチは、時分割多重化（ＴＤＭ）技術を用いてスイッチングを行うためにタイムスロット交換（ＴＳＩ）を採用するものが多い。既知のように、従来のＴＳＩは、ディジタル情報（即ち音声・データ等）を格納するための記憶装置、カウンタ、及び制御記憶装置を備えている。カウンタは、記憶装置に加えられる連続的なアドレスを周期的に生成する。かかる各アドレスが記憶装置に加えられると、タイムスロット（即ち１バイト）として知られる部分ディジタル情報が、前記アドレスに対応する記憶装置における特定の場所に格納される。一般に、従来の遠隔通信スイッチでは、該スイッチの単一の一意の「ポート」に各タイムスロットが関連付けされる。この場合、各ポートとは、電話回線、トランク、又はその他の装置について可能な接続を表すものである。
【０００３】
スイッチング機能は、カウンタと同時にアドレスを生成する制御記憶装置により実行される。しかし、該制御記憶装置により生成されるアドレスは、動的に変更される可能性があり、一般には連続するものではない。このため、読み出し動作中にそれらの再順序付けされたアドレスがＴＳＩ記憶装置に加えられ、これにより、以前に格納された情報を記憶装置から読み出す順番が切り換えられ又は交換されることになる。このようにして、特定のタイムスロット中に任意の所与のポートから読み出された後に記憶装置に格納された情報は、その後、別のタイムスロット中に記憶装置から読み出されて任意の他のポートに送られる。
【０００４】
上記の基本的な時間切り替え機能に加えて、多くのディジタル遠隔通信スイッチは、通信又は呼び出し処理サービスを提供する。かかるサービスには、典型的にはトーン生成やトーン検出、及び特定のシステム用途の要件を満たすための他の既知のサービスが含まれる。
【０００５】
呼び出し処理サービスを提供するための従来の技術は、必要不可欠な専用回路（例えば、適当なプロトコルの１つ又は２つ以上のトーン生成器及び１つ又は２つ以上のトーン受信器）を用いてスイッチを構成し、かかる専用回路と適当なポートとの間の通信経路をＴＳＩを用いて確立することである。例えば、ユーザが受話器を取り上げ、当該電話回線が現在オフフック状態にあることをスイッチが検出する。次いで該スイッチは、これに応じて利用可能なトーン生成器とオフフックラインとの間でＴＳＩを介して通信経路を確立し、最終的に、トーン生成器により生成されたダイアルトーンがユーザに聞こえることになる。
【０００６】
しかし、この従来の技術には大きな欠点があり、かかる問題の解決策が、本出願人の「Telecommunications Switch With Programmable Communications Services」と題する米国特許第5,349,579号に明確に記載されている。
【０００７】
該米国特許第5,349,579号に記載されている動的なリソースの割り当ては技術水準の大きな進歩となるものであるが、そこに開示されているシステムは、タイムスロット全体（例えばバイト全体）の情報を切り換えること又は処理することしかできないものである。即ち、各タイムスロットにおいて、パルス符号変調された（ＰＣＭ）データが、ディジタル信号処理モジュールによりバイト単位でＴＳＩとの間で読み書きされる。このアーキテクチャの１つの側面は、たった１つのＤＳＰしか各タイムスロットを使用することができない、ということである。即ち、ＤＳＰが１バイト未満のタイムスロットを使用することを欲する場合であっても、実際には１バイト全体がＤＳＰに渡されてしまう。このため、１バイト中の幾つかのビットが該タイムスロットで使用されないことになる。
【０００８】
ディジタル無線サービス及び該サービスで利用可能となる広範な機能の出現と共に、多数のＤＳＰがタイムスロットの全バイト数よりも小さいバイト数を使用する場合に１タイムスロット全体をＤＳＰに渡すのは非効率的となり得る。
【０００９】
また、メインのノーマルレートスイッチと該ノーマルレートスイッチにモジュール式に接続される「アドオン」サブレートスイッチとを備えたディジタル通信スイッチングシステムを提供することも知られている(国際特許出願WO-97/27720)。サブレートタイムスロットは、ノーマルレートスイッチを介してサブレートスイッチへ送信される。該サブレートスイッチは、１つのタイムスロットにおける１つ又は２つ以上のサブレートチャネルに対応する１つ又は２つ以上のビットを選択的にスイッチングし、ノーマルレート未満のデータ伝送速度に適応することが可能となる。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、単一ビットから１タイムスロット全体までの範囲の大きさを有する情報ユニットの切り換え及び処理を可能にするプログラム可能な遠隔通信スイッチを提供することにある。
【００１１】
【課題を解決するための手段】
要するに、本発明によれば、プログラム可能な遠隔通信スイッチは、１つのＣＰＵ／マトリクスカード、１つ又は２つ以上のラインカード、及び１つ又は２つ以上プログラム可能な遠隔通信サービスカードを備えており、それらカードは全て通信可能な関係で接続される。ＣＰＵ／マトリクスカードは、スイッチのポートに対応するタイムスロットを有するタイムスロット交換手段（ＴＳＩ）と、ホストコンピュータから受信したメッセージを処理して前記ラインカード及び前記通信サービスカードを制御する中央呼出処理手段とを備えている。各々の通信サービスカードは、それぞれ別個にプログラム可能なものであり、及びＣＰＵ／マトリクスカードから受信したメッセージを処理する。該通信サービスカードは、特定用途の要件を満たすよう動的にプログラムすることが可能な複数のディジタル信号プロセッサ（ＤＳＰ）モジュールを備えている。
【００１２】
ＣＰＵ／マトリクスカード、ラインカード、及び通信サービスカードは、複数のバスを介して相互に接続され、これにより、それらのカード間でメッセージを双方向に送ることが可能となる。詳細には、ＣＰＵ／マトリクスカード及び通信サービスカードは、ＴＤＭバスに接続され、それらのカードが、全タイムスロットにおいてラインカードから送信された全てのＰＣＭ情報を継続して受信するようになっている。しかし、任意の所与のタイムスロットにおいて、該所与のタイムスロットに関連するポートを有するラインカードにＰＣＭ情報を送信することが許容されるのはＣＰＵ／マトリクスカード又は利用可能な通信サービスカードのうちの一方のみである。このため、任意の所与のタイムスロットにおいて、対応するポートに送信されるＰＣＭ情報は、ＣＰＵ／マトリクスカード上のＴＳＩまたは通信サービスカードの何れか一方から発せられることになる。この構成の結果として、通信サービスカードは、他の呼び出しのために利用可能となるはずのタイムスロットを占有することなくＴＤＭバスを介してラインカード（ポート）に直接ＰＣＭ情報を送信することが可能となる。
【００１３】
好適には、通信サービスカード上にあるＤＳＰモジュールの各々は、それ自体のＴＳＩを備えている。重要なことに、これにより、ラインカードから送信された全ての情報を各ＤＳＰモジュールが同時に受信することが可能となる。加えて、各ＤＳＰモジュールがそれ自体の専用のＴＳＩを備えており、及びかかるＴＳＩの各々が同一のＴＤＭバスに並列に接続されているため、１つ又は２つ以上のＴＳＩが１タイムスロット中に前記バス上にデータを出力することが可能となる。
【００１４】
有利なことに、これにより、複数の通信サービスカードのＴＳＩを同一タイムスロットでの送信に割り当てることが可能になる。例えば、第１のＤＳＰモジュールが８ビットのタイムスロットのうちの３ビットしか必要とせず、及び第２のＤＳＰモジュールが５ビット又はそれ未満しか必要としない場合には、同一のタイムスロットで送信を行うように該両方のＤＳＰモジュールを割り当てることができる。第１のＴＳＩは、例えば下位３ビットとして、データを出力することになり、一方、第２のＴＳＩは、該タイムスロットの残りのビットとしてデータを出力することになる。有利なことに、これにより、タイムスロットのビットレベルでの「サブレート(sub-rate)」多重化を行う能力を有する遠隔通信スイッチが提供される。該システムは、可変長ＰＣＭその他のデータの使用を容易化するものとなる。
【００１５】
本発明の上述その他の目的、特徴、及び利点については、添付図面に図示し以下に示す本発明の好適な実施形態の詳細な説明を参照することにより一層明確となろう。
【００１６】
【発明の実施の形態】
図１は、本発明を実施することが可能なプログラム可能な遠隔通信スイッチ10の好適実施形態の主な機能上の構成要素を示すものである。（公衆交換電話ネットワーク（ＰＳＴＮ）若しくはプライベートネットワーク（又はそれらの両方）に対する結合を表す）ネットワーク／ライン・インターフェイス12は、一連のラインカード入出力（Ｉ/Ｏ）カード14上で提供される。必要であれば、冗長Ｉ/Ｏカード16及び冗長Ｉ/Ｏバス17を随意選択的に配設して、Ｉ/Ｏカード14のうちの１つが故障した際にスイッチを継続して動作させることが可能である。
【００１７】
１つ又は２つ以上のディジタルネットワーク（Ｔ１,Ｅ１,Ｊ１）又はアナログトランク／ライン・ラインカード18は、ラインカード（ＬＣ）Ｉ/Ｏライン20を介してＩ/Ｏカード14と通信を行う。ラインカードはまた、冗長スイッチングバス22a,22bと通信可能な関係で接続される。この場合も、必要であれば、１つ又は２つ以上の冗長ラインカード23を配設し、冗長ＬＣ Ｉ/Ｏライン24を介して冗長Ｉ/Ｏカード16と通信を行うように前記冗長ラインカード23を構成することが可能である。別のタイプのカードをスイッチ10内に配設することにより、ＤＳ３、ＳＯＮＥＴ、ＳＳ７その他の別のタイプの通信プロトコルをスイッチ10によりサポートすることも可能である、ということが理解されよう。
【００１８】
スイッチ10の動作の制御並びに実際のスイッチング機能は、ＣＰＵ／マトリクスカード又はノードスイッチ26aにより行われる。ＣＰＵ／マトリクスカードが選択された場合、スイッチ10は、スタンドアロンデバイスとして（即ち、拡張可能な遠隔通信システムにおけるスイッチングノードとして動作するのとは逆に）動作する。この場合には、ＣＰＵ／マトリクスカードはホストインターフェイス27aと接続され、該インターフェイス27aを介して外部のホスト装置(図示せず)との通信が行われる。
【００１９】
また、ノードスイッチが選択された場合には、スイッチ10は、拡張可能な遠隔通信システムにおけるスイッチングノードとして動作することが可能となる。かかる実施例では、ノードスイッチは好適にはリングＩ/Ｏカード28aと接続され、該カード28aを介して一対の光ファイバリング29aとの通信が行われる。該ノードスイッチはまた、ホストインターフェイス27aを介して外部のホスト装置と通信を行うことが可能である。
【００２０】
ＣＰＵ／マトリクスカードが選択されるかノードスイッチが選択されるかにかかわらず、同一の予備の(matching standby)ＣＰＵ／マトリクスカード又はノードスイッチ26bを随意選択的に配設し、適当なホストインターフェイス27b若しくはリングＩ/Ｏカード28b（又はその両方）と連携させることが可能である。かかる構成では、アクティブ及びスタンバイ装置26a,26b間での直接通信のために、連結手段32が配設される。
【００２１】
適当なＣＰＵ／マトリクスカードの構成及び動作の詳細については、既述の米国特許第5,349,579号に見い出すことができる。同様に、適当なノードスイッチの構成及び動作の詳細については、既述の米国特許第5,544,163号に見い出すことができる。該米国特許第5,544,163号には、高速・高帯域幅のディジタル通信スイッチと、複数のプログラム可能なスイッチングノードを接続するためのネットワークとについて説明されている。該スイッチングノードは、可変長のパケット化された情報をノード間ネットワークを介して送受信するための回路を備えており、これにより、各ノードは、全てのタイムスロットに耳を傾ける(listen)ことにより全ての他のノードからの情報を受信することが可能となり、及び、指定された時間にタイムスロットへの書き込みを行うことにより全ての他のノードへ情報を送信することが可能となる。
【００２２】
トーン検出及び生成、コンファレンシング(conferencing：会議)、音声記録通知(announcement)、コールプログレス分析、言語認識、ＡＤＰＣＭ圧縮、その他多くのプログラム可能な通信サービスは、１つ又は２つ以上の多機能ディジタル信号処理（ＭＦＤＳＰ）カード33により提供される。ＩＳＤＮ一次速度(Primary Rate)サービスその他のパケット通信サービスは、１つ又は２つ以上のＰＲＩ−３２パケットエンジンカード34により提供される。冗長ＭＦＤＳＰカード33及び冗長ＰＲＩ−３２カード34を配設することも可能である。
【００２３】
図２は、ＣＰＵ／マトリクスカード26aの概要を示すブロック図である。中央呼出プロセッサ54は、高速データリンク制御（ＨＤＬＣ）バス40及びラインカードＬＣステータス/制御バス44を備えたスイッチングバス22aに接続される。該中央呼出プロセッサ54はまた、ホスト選択回路55、ランダムアクセス及びリードオンリーメモリ56、監視用(watchdog)タイミング回路58、入出力（Ｉ/Ｏ）制御回路60、タイミング及び制御/選択回路62、及びタイムスロット交換手段（ＴＳＩ）64に接続される。タイミング及び制御/選択回路62は、ＴＳＩ64、タイミング/制御バス46（ループタイミング用）、符号REF1,REF2で示す複数の（例えば３つの）タイミング信号源、及び発振器（ＣＰＵ／マトリクスカード26a上に配置された自励発振器により供給することが可能）に接続される。
【００２４】
例えばMotorola68302マイクロプロセッサを含む中央呼出プロセッサ54は、ＣＰＵ／マトリクスカード26a上の他の回路の全てにわたる制御を有している。中央呼出プロセッサ54は、Integrated Systemにより販売されているＳＯＳ(商標)等のリアルタイムオペレーティングシステム下で動作し、Q.931ライクなメッセージ及びＣＣＩＴＴ標準プロトコルを使用して、ＨＤＬＣバス40を介して通信を行う。ＨＤＬＣバス40を使用することにより、中央呼出プロセッサ54は、該バスに接続された全てのカードに同時にメッセージを送ることが可能となる。中央呼出プロセッサ54は、ＬＣステータス/制御バス44を使用して特定のカードを選択し、ＨＤＬＣバス40を介してメッセージを送ることが可能である。ホスト選択回路55は、電源オン時に内部ホスト又は外部ホストと通信を行うか否かをプロセッサ54に知らせる。
【００２５】
Ｉ/Ｏ制御カード60は、中央呼出プロセッサ54と外部ホスト(図示せず)との間の通信を管理する。
【００２６】
タイミング及び制御/選択回路62は、以下で更に説明するように、中央呼出プロセッサ54からの命令に応じて動作し、ＣＰＵ／マトリクスカード26aの同期化に利用することが可能な５つの信号のうちの１つを選択する。かかる信号の２つはタイミング/制御バス46により提供され、その他の３つの信号は信号REF1,REF2,OSCILLATORである。
【００２７】
ＴＳＩ64は、好適には、到来するＰＣＭデータをＴＤＭバス42を介して受信し、及び中央呼出プロセッサ54により命令された際にディジタルメモリタイムスイッチとして従来の態様でタイムスロットを交換するよう動作する、非ブロックマトリクス(non-blocking matrix)である。
【００２８】
図３は、ＭＦＤＳＰカード33を示すブロック図である。該カード33は、ＨＤＬＣバス40、ＴＤＭバス42、及びＬＳステータス/制御バス44とのインターフェイスをとる一連のバスドライバ/レシーバ65を備えている。該バスドライバ/レシーバ65は、好適には、開放コレクタ出力を有するものとなる。これは、ＭＦＤＳＰカード33が、ＴＤＭバス42を、ＣＰＵ／マトリクスカード26a、ラインカード14,18、及びパケットエンジンカード34と共有するからである。したがって、開放コレクタ出力を有するバスドライバ/レシーバ65を使用することにより、適当なカードをＴＤＭバス42に直接接続することが可能になる。冗長性を提供するために、バス40,42,44の幾つか又は全てを複製することが可能である。
【００２９】
各ＴＤＭバス42は、「LSpcm」及び「SLpcm」で示す２つの通信経路を提供する。経路LSpcm42aは、ラインカード14,18から、ＣＰＵ／マトリクスカード26a、ＭＦＤＳＰカード33、及びパケットエンジンカード34へ、ＰＣＭ情報を伝達する。逆に、経路SLpcm42bは、ＣＰＵ／マトリクスカード26a、ＭＦＤＳＰカード33、及びパケットエンジンカード34からラインカード14,18へＰＣＭ情報を伝達する。好適実施例では、２つの８ビットパラレルバスが経路LSpcm42a及び経路SLpcm42bにそれぞれ使用される。代替的には、それらの経路は、複数のタイムスロットを各々有する複数の多重化されたシリアルバスにより提供することが可能である。ＴＤＭバス42は、他のタイプ及び構成のバスを使用して、様々なカード間に適当な通信を確立するよう実施することが可能なものである、ということが理解されよう。
【００３０】
ＣＰＵ66（例えば、Motorola 68302マイクロプロセッサ）は、ＨＤＬＣバス40並びにリードオンリーメモリ(ＲＯＭ)68、ランダムアクセスメモリ(ＲＡＭ)70、タイミング及び制御回路72、及び複数のディジタル信号処理モジュール94〜96と同期シリアル通信経路を介してインターフェイスする。バッテリー71は、一次電源の中断が発生した場合にＲＡＭ70に格納されている情報が保存されるように該ＲＡＭ70用のバックアップ電力を提供する。
【００３１】
マルチプレクサ74は、バスドライバ/レシーバ65からの情報をライン75上へ送り、該情報が、ＭＦＤＳＰカード33上にあるディジタル信号処理モジュール94〜96の各々に入力される。逆に、マルチプレクサ76は、ディジタル信号処理モジュール94〜96の各々からの情報をバスドライバ／レシーバ65へ送る。
【００３２】
重要なことに、複数のディジタル信号処理モジュール94〜96の各々は、ＣＰＵ66と動作可能に接続されたタイムスロット交換（ＴＳＩ）100〜102及びディジタル信号プロセッサ104〜106（例えば、25MHzで動作するTexas Instruments社製の型番TI-320C31）備えている。本発明によれば、複数のディジタル信号処理モジュール94〜96の各々は、それ自体のＴＳＩ100〜102をそれぞれ備えている。重要なことに、これは、各モジュールがラインカード34,38（図１）から送信された全ての情報を同時に受信することを可能にする。加えて、各ディジタル信号処理モジュールがそれ自体の専用のＴＳＩを備えており、及びそれらＴＳＩの各々が同一バスに並列に接続されているため、１つ又は２つ以上のＴＳＩが単一のタイムスロットでＴＤＭバス42上にデータを出力することが可能となる。有利なことに、これにより、複数のＴＳＩ100〜102を同一の送信タイムスロットに割り当てることが可能となる。
【００３３】
各ＴＳＩは、好適には少なくとも８ビット×４Ｋの記憶容量を有する。しかし、当業者であれば理解されるように、例えば全体的なシステム構成や特定用途の要件に応じて他のサイズの記憶装置を使用することも可能である。
【００３４】
ここでＭＦＤＳＰカード33の一般的な動作について簡単に説明する。ＣＰＵ66は、ＨＤＬＣバス40を介して（ＣＰＵ／マトリクスカード26a上の）中央呼出プロセッサ54との間でメッセージの送受信を行う。中央呼出プロセッサ54からＣＰＵ66へ送られるメッセージは、典型的には、特定のアクションが実行されるべきことを命じるために使用される。ＣＰＵ66から中央呼出プロセッサ54へ送られるメッセージは、典型的には、特定のアクションが実行されたことを報告するために使用される。
【００３５】
ＭＦＤＳＰカード33は、タイミング/制御バス46を介して受信されたタイミング信号によりＣＰＵ/マトリクスカード26aとの同期がとられる。結果的に、ＴＳＩ100〜102の各々は、ラインカード14,18から送信されたＰＣＭデータを（LSpcmバス42aを介して）絶えず受信するよう接続される。このため、あらゆるラインカード14,18から送信されたＰＣＭデータは、ＭＦＤＳＰカードの複数のＴＳＩ100〜102（図３及び図４）内、及びＣＰＵ/マトリクスカードのＴＳＩ64（図２）内における対応する記憶位置に同時に格納される。
【００３６】
プログラム可能なディジタル信号処理モジュール94〜96のＴＳＩ100〜102中にデータが格納されると、該データは、ディジタル信号プロセッサ104〜106により処理する（即ち操作する）ことが可能になる。そのプログラム可能な処理は、トーン生成又は検出、コールプログレス分析、記録された通知(announcement)の再生、言語認識、ＡＤＰＣＭ圧縮、コンファレンシング、ＩＳＤＮ呼出制御、並びにセルラー及びＰＣＳシステム等の有線及び無線システムの両者に関連する他のあらゆる既知の信号処理、といった機能を含むことが可能である。
【００３７】
任意のタイムスロットにおいて、ＣＰＵ/マトリクスカード26a、ＭＦＤＳＰカード33、及びパケットエンジンカード34のうちの１つのみが、ＰＣＭデータをＴＤＭバス42を介してラインカード14へ送ることが許容される。ＰＣＭデータの送信を許容するカードの選択は、ＨＤＬＣバス40を介したメッセージの交換を介して中央呼出プロセッサ54により指示される。
【００３８】
所与のタイムスロットについて、ＭＦＤＳＰカード33がＰＣＭデータの送信のために選択されない場合には、ＴＳＩ100〜102がそれぞれ所定のビットパターン（例えばＦＦhex）を出力し、これによりドライバ／レシーバ65が有効にターンオフされる。このため、所与のタイムスロットについて、ＭＦＤＳＰカード33はＴＤＭバス42に一切影響を与えないものとなる。
【００３９】
図４は、関連するＴＳＩ100〜102及びＤＳＰ104〜106を含むＤＳＰモジュール94〜96を備えたＭＦＤＳＰカード33の一部を概略的に示すブロック図である。ＤＳＰモジュール104〜106の各々は、（ワイヤードＯＲとして機能的に示す）ＭＦＤＳＰカードバス110上にデータを送信し、該バス110の全てのラインは好適には電気的にプルアップされる。詳細には、１つ又は２つ以上のディジタル信号処理モジュール94〜96が情報ビットをＭＦＤＳＰカードバス110上に同時に送信することが可能となっている。該情報は、ＴＤＭバス42（即ちSLpcmバス）上の単一の８ビットのタイムスロットへと有効に結合される。
【００４０】
有利なことに、本発明は、ＰＣＳ（即ち無線通信システム）で特に有用となるサブレート多重化及びボコーダ（vocoding：音声作動符号化）機能を含む様々な機能の性能を促進させるものとなる。例えば、ＰＣＳシステムでは、システム帯域幅（例えばＲＦ帯域幅）を一層効率的に使用するために、有線システム（例えばＰＳＴＮシステム）で一般に使用される８ビットサンプルではなく４ビットの音声サンプルを使用する。この場合には、無線加入者への送信のためにＰＳＴＮから受信した８ビットのタイムスロットの４ビットへの音声作動符号化（即ち圧縮）が最初に行われなければならない。これは、かかる８ビットサンプルをLSpcmバス42を介してラインカード14,18の一方から受信する本発明により達成される。所与の呼び出しについて、かかる８ビットサンプルが上述のＴＳＩ回路100〜102の全てに格納されることになる。一般に、ＤＳＰ104〜106のうちの１つのみが、受信した８ビットサンプルを所定の圧縮アルゴリズムに従って処理するよう割り当てられて、かかる各サンプルが（例えば４ビット値に）縮小される。同様に、LSpcmバスを介して受信された他の呼び出しに関する８ビットサンプルに対して上記と同様の圧縮機能を実行するようＤＳＰ105を割り当てることが可能である。これに対し、スイッチ10により受信された無線加入者からＰＳＴＮ宛ての４ビットサンプルの圧縮解除を行うようＤＳＰ106をプログラムすることが可能である。
【００４１】
ＤＳＰ104が圧縮機能を実行した後、その結果として得られた４ビットサンプルがＴＳＩ100に格納される。続いて、SLpcmバス42上の適当な（８ビットの）タイムスロットと同期して、該４ビットサンプルがＴＳＩ100から読み出されて該バス上におかれる。該時間スロットの残りの４ビットは、別の呼び出しに関する以前に圧縮された４ビットサンプル（又は４ビット未満の他の任意の情報）を伝達するために使用することが可能である。このようにして、本発明により、専用の８ビットタイムスロットを用いる従来のスイッチング技術を使用して処理することができる呼び出しの数の２倍の呼び出しを遠隔通信スイッチが行うことが可能となる。しかし、本発明は、８ビットを４ビットに圧縮し又は４ビットの音声サンプルを８ビットサンプルに圧縮解除するスイッチングシステム内の処理に制限されるものではない、ということが当業者には理解されよう。本発明は、十分な数のＤＳＰモジュールが存在し利用可能であれば、単一ビットから１タイムスロット全体（例えば１バイト）を含むものまで任意のサイズの情報ユニットについてタイムスイッチング機能を行うことが可能なものである。
【００４２】
本発明の範囲は、本書で開示したプログラム可能なディジタル信号処理カードに伴う遠隔通信スイッチングシステムに限定されるものではない、ということが理解されよう。本発明により提供されるサブレートスイッチングは、様々な通信デバイスに組み込むことが可能である。例えば、並列に構成されたＴＳＩの各々は、ディジタル信号処理チップに１つずつ関連するものである必要はなく、本発明に従ってビットレベル（即ちサブレートスイッチング）でタイムスロットを多重化するという利点を生かすことが可能な多数のスイッチングシステム構成が存在する、ということが当業者には理解されよう。
【００４３】
更に、当業者には自明のことであるが、本発明が本書で開示したクロック速度、バス幅、又はバスタイプで動作するシステムに制限されるものではないことは明らかである。本発明は、様々なクロック速度及びバス幅及びタイプを採用したシステムが本発明の幾つかの又は全ての利点を達成することが可能であることを意図したものである。
【００４４】
幾つかの好適実施例に関して本発明を図示及び説明してきたが、本発明の思想及び範囲から逸脱することなくその形態及び細部に様々な変更、省略、及び追加を行うことが可能である。
【図面の簡単な説明】
【図１】  サブレートスイッチング型の遠隔通信スイッチを示すブロック図である。
【図２】  図１の遠隔通信スイッチにあるＣＰＵ／マトリクスカードを示すブロック図である。
【図３】  図１の遠隔通信スイッチにある通信サービスカードを示すブロック図である。
【図４】  ＴＳＩを各々有する複数の並列ＤＳＰモジュールを備えた通信サービスカードの一部を示す概略的なブロック図である。
【符号の説明】
10       プログラム可能な遠隔通信スイッチ
12       ネットワーク／ライン・インターフェイス
14       ラインカードＩ/Ｏカード
16       冗長Ｉ/Ｏカード
17       冗長Ｉ/Ｏバス
18       ラインカード
20       ラインカードＩ/Ｏライン
22       冗長Ｉ/Ｏカード
22a,22b  冗長スイッチングバス
23       冗長ラインカード
24       冗長ＬＣ Ｉ/Ｏライン
26a,26b  ＣＰＵ／マトリクスカード又はノードスイッチ
27a,27b  ホストインターフェイス
28a,28b  リングＩ/Ｏカード
29a,29b  光ファイバリング
33       多機能ディジタル信号処理（ＭＦＤＳＰ）カード
34       ＰＲＩ−３２パケットエンジンカード
【図１】
0003869207.tif 000002
【図２】
0003869207.tif 000003
【図３】
0003869207.tif 000004
【図４】
0003869207.tif 000005