(57)【特許請求の範囲】
【請求項１】
プラズマＣＶＤ装置を用いる薄膜トランジスタの製造方法であって、
前記薄膜トランジスタのチャネル部を形成する多結晶シリコン膜を含む基板を前記プラズマＣＶＤ装置に装着するトレイであって前記トレイを保護する保護膜がコーティングされた前記トレイに取り付け、前記プラズマＣＶＤ装置において水素プラズマ中で水素化処理する工程と、
前記水素化処理が行われた同じ前記プラズマＣＶＤ装置において、前記水素化処理する工程と連続して行う、前記水素化処理工程により減厚した前記トレイにコーティングされた前記保護膜を増厚補強するように前記トレイ上に保護膜を成膜すると同時に前記水素化処理された前記基板に対して、前記トレイ上に成膜する前記保護膜と同一の保護膜を成膜する工程とを備える薄膜トランジスタの製造方法。
【請求項２】
前記トレイを保護する前記保護膜がＳｉＮである場合において、前記薄膜トランジスタの製造方法は、前記基板付きトレイを成膜チャンバに装着する前に２段階に加熱する２段階加熱工程を有し、その２段階加熱工程は、第１加熱室にて、前記基板付きトレイを水素化処理温度未満の温度にまで予備的に昇温する予備加熱の工程と、前記第１加熱室から搬送された予備加熱された状態の前記基板付きトレイを、第２加熱室にて水素化処理温度にまで昇温する仕上加熱の工程とを備える、請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記トレイを保護する前記保護膜が透明膜である、請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記水素化処理において、水素プラズマの照射エネルギー密度を０．２Ｗ／ｃｍ2以下に保つ、請求項１〜３のいずれかに記載の薄膜トランジスタの製造方法
。
【請求項５】
前記基板が駆動回路一体型液晶表示装置に用いられる薄膜トランジスタが形成される基板であり、前記多結晶シリコンが、前記薄膜トランジスタを構成する多結晶シリコン膜である、請求項１〜４のいずれかに記載の薄膜トランジスタの製造方法。
【請求項６】
前記請求項１〜５のいずれかに記載の薄膜トランジスタの製造方法に用いられ、対向電極間に高周波電圧を印加してプラズマを発生させる容量結合型プラズマＣＶＤ装置において、高周波電力の入力マッチング用の第１の固定コンデンサと、前記第１の固定コンデンサと並列に配線された、高周波電力の入力マッチング用の第２の固定コンデンサと、前記第１の固定コンデンサおよび前記第２の固定コンデンサのいずれか一方または並列配線された両方を用いるために選択して切り換える切換手段とを備え、前記第１の固定コンデンサは、水素プラズマ発生用のマッチングコンデンサであり、前記第２の固定コンデンサは、前記トレイ上に成膜する前記保護膜の成分のプラズマ発生用のマッチングコンデンサである、プラズマＣＶＤ装置。
【請求項７】
前記トレイを保護する前記保護膜がＳｉＮである場合において、前記プラズマＣＶＤ装置は、成膜チャンバの出入口に通じる直列に配列された第１加熱室および第２加熱室、ならびに基板をこれらの室から室へ搬送する搬送手段とを備える、請求項６に記載のプラズマＣＶＤ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ:Thin Film Transistor)の製造に用いられるプラズマＣＶＤ装置およびＴＦＴの製造方法に関し、特に駆動回路一体型液晶表示装置用のＴＦＴの製造に用いられるプラズマＣＶＤ装置およびＴＦＴの製造方法に関するものである。
【０００２】
【従来の技術】
駆動回路一体型液晶表示装置のＴＦＴ用薄膜半導体には、多結晶体シリコン膜が用いられる。この多結晶体シリコンの表面には、結合相手のいない結合手であるダングリングボンドが生じるが、ダングリングボンドが表面に生じたチャネル部では電荷担体の移動度が低下する。このため、ダングリングボンドを低減する水素化（水素パッシベーション）処理の工程が設けられる。一連のＴＦＴ製造工程のうちで、水素化処理の前後の工程を抜き出すと、次のようになる。
【０００３】
▲１▼多結晶体シリコン膜の形成−▲２▼ゲート絶縁膜の成膜−▲３▼ゲート配線の形成−▲４▼ソース・ドレイン領域への不純物ドーピング−▲５▼層間絶縁膜の成膜−▲６▼活性化処理−▲７▼ソース・ドレイン配線の形成−▲８▼水素化処理−▲９▼透明保護膜の成膜
上記▲８▼水素化処理では、プラズマＣＶＤ（Chemical Vapor Deposition)装置の成膜チャンバ内において、上記の多結晶体シリコン膜に対して水素プラズマ照射を行なう。この場合、多結晶体シリコン膜が形成されている基板（以下、成膜等の処理が施されている基板を単に「基板」または「被処理体」と記す）一枚ごとに水素プラズマ処理を行なう枚葉方式と、複数枚の基板を同時に水素プラズマ処理するバッチ方式との２種類の処理方式がある。この水素化処理は数十分の時間を要するので、ほとんどの場合、バッチ方式の水素化処理を行う。バッチ方式の水素化処理を行う場合、複数の基板を載せるトレイが用いられる。液晶表示装置の場合、基板の寸法が大きいので、複数の基板を載せるトレイは、例えば縦１ｍ、横１．２ｍという大型なものになる。
【０００４】
水素化処理の時間は、ＴＦＴの電荷担体に必要とされる移動度によって決まってくる。図１３は、ＴＦＴの電荷担体の移動度と水素化処理時間との関係を示す図である。ｎ型ＴＦＴおよびｐ型ＴＦＴともに、水素化処理時間が長くなるほど移動度が向上することが分かる。図１３において、ｎ型ＴＦＴの移動度が６５ｃｍ2/（Ｖ・ｓ）以上なければならない場合、水素化処理を４０分間以上実施することにより、ｎ型ＴＦＴにおける電荷担体の移動度６５ｃｍ2/（Ｖ・ｓ）以上を確保することができる。
【０００５】
この▲８▼水素化処理の後、被処理体は別の成膜装置に搬送されて、▲９▼透明保護膜成膜工程において、例えばＳｉＮ膜を成膜し、順次ＴＦＴを形成してゆく。
【０００６】
【発明が解決しようとする課題】
上記の製造方法によれば、水素化処理および透明保護膜の成膜を別々の装置で行うため、多くの処理時間を要し、生産効率を阻害していた。この２つの工程は、プラズマＣＶＤ装置を用いることにより、同じ装置内で両方の工程を実施できる可能性が高い。しかし、これまでのプラズマＣＶＤ装置では２つの工程で形成されるプラズマの種類が異なり、異なる種類のプラズマを同じプラズマＣＶＤ装置内に形成することができなかった。
【０００７】
また、水素化処理においては、成膜チャンバの内面およびトレイは水素プラズマに４０分間以上にわたって照射される。このため、長時間の水素プラズマ照射によって、トレイおよび成膜チャンバ内面は損傷を受けて、変色したり、変形したりしてくる。トレイは、▲８▼水素化処理と▲９▼透明保護膜の成膜との２工程を１セットとして繰り返し使用されるのが普通である。変形損傷を受けると、ローダやアンローダでの搬送時にトラブルを生じ、操業を中断しなければならない場合も生じる。水素プラズマ照射によって、トレイの温度が上昇して、温度が不均一に分布することに起因する熱ひずみが発生して、やはり変形が生じる。また、液晶表示装置用の成膜チャンバを更新するためには、高額な費用と操業中断を要するので、成膜チャンバを長寿命化することは非常に重要である。上記したようにトレイは大型であり、高価なものとなるので、トレイが短寿命であると、製造コストを押し上げることになる。
【０００８】
そこで、本発明の目的は、液晶表示装置のＴＦＴの製造において水素化処理および透明保護膜成膜の処理を連続化することが可能なプラズマＣＶＤ装置およびＴＦＴ製造方法を提供することにあり、他の目的は、水素化処理において基板を保持するトレイが変形損傷等を受けることを防止し得るプラズマＣＶＤ装置およびＴＦＴ製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のプラズマＣＶＤ装置は、このあと説明するいずれかの薄膜トランジスタの製造方法に用いられ、対向電極間に高周波電圧を印加してプラズマを発生させる容量結合型プラズマＣＶＤ装置である。このプラズマＣＶＤ装置は、高周波電力の入力マッチング用の第１の固定コンデンサと、第１の固定コンデンサと並列に配線された、高周波電力の入力マッチング用の第２の固定コンデンサと、前記第１の固定コンデンサおよび前記第２の固定コンデンサのいずれか一方または並列配線された両方を用いるために選択して切り換える切換手段とを備え、第１の固定コンデンサは、水素プラズマ発生用のマッチングコンデンサであり、第２の固定コンデンサは、トレイ上に成膜する保護膜の成分のプラズマ発生用のマッチングコンデンサである。
【００１０】
発生するプラズマの種類によって、高周波電力の入力のマッチング条件が大きく異なるので、２個の固定コンデンサを備えない場合には、可変コンデンサや可変抵抗の微調節のみでは２種類のプラズマを発生するためのＲＦパワーの入力マッチングがとれない。上記の構成により、高周波電力入力用のマッチング条件が大きく相違する２種類のプラズマを別々の機会に同一の成膜チャンバ内に発生することができる。より具体的には、水素プラズマとマッチング条件が相違する他の膜、例えばＳｉＮ成膜用の成分のプラズマを同じ成膜チャンバ内に容易に発生させることができる。この結果、このあと説明する効果を得ることが可能となる。すなわち、水素プラズマを発生させるためのＲＦパワーの入力マッチング条件に合わせた固定コンデンサを使用して、多結晶シリコンの水素化処理を行い、かつ同じ装置内で、例えば、ＳｉＮを成膜するためのプラズマ発生用のマッチングコンデンサを使用して被処理体に保護膜であるＳｉＮを成膜することができる。このため、プロセス短縮を図ることができるだけでなく、高価なプラズマＣＶＤ装置の台数を１台減らすことができる。また、保護膜の成膜処理において、保護膜が被処理体だけでなく成膜チャンバの内面にも自然にコーティングが施されることになる。このため、成膜チャンバの長寿命化を図ることができる。さらに、配線や配管も含めてクリーンルーム内の省スペースを実現することが可能となる。なお、上記の２つの固定コンデンサは、それぞれ１つがマッチングに使用されてもよいし、両方が並列接続されてマッチングに使用されてもよい。並列接続されて使用する場合、それぞれのコンデンサの容量が加算されるので、大きな容量のコンデンサを１つ備えるよりも経済性に優れている。
【００１３】
上記のプラズマＣＶＤ装置では、液晶表示装置用のＴＦＴを製造する場合には、トレイ上に成膜する保護膜が透明膜であることが望ましい。
【００１４】
プラズマＣＶＤ装置の内表面および基板搭載用のトレイには、プラズマ成分の膜が自然に付着し、水素化処理の際にスパッタされて基板上に再付着する。したがって、透明性の劣化を回避することが不可欠の液晶表示装置においては保護膜等はすべて透明膜とすることが望ましい。
【００１５】
上記保護膜を形成するプラズマＣＶＤ装置では、該プラズマＣＶＤ装置で基板を処理する際に基板を載せた状態で搬送手段によって搬送されるトレイを備え、該トレイは上記の保護膜でコーティングされている。
【００１６】
上記の構成により、多結晶シリコン膜を含む被処理体の水素化処理において、トレイは水素プラズマ照射によって変形等を生じないので、搬送トラブル等を発生せず、プロセスコスト低減を図ることが可能となる。このトレイは、板状のトレイであって、基板が配置される部分がくり抜かれているものが望ましい。その理由は、保護膜を形成するときに基板の陰になる部分には保護膜が形成されないので、保護膜がコーティングされた部分とコーティングされない部分との間で応力等が発生して歪みが残留する場合があるからである。トレイには、また、基板を簡便に支持する支持具が取り付けられていることが望ましい。また、プラズマＣＶＤ装置の成膜チャンバの長寿命化が得られることは、上記したとおりである。
【００１７】
上記いずれかのプラズマＣＶＤ装置は、トレイを保護する保護膜がＳｉＮである場合において、成膜チャンバの出入口に通じる直列に配列された第１加熱室および第２加熱室、ならびに基板をこれらの室から室へ搬送する搬送手段とを備えている。
【００１８】
保護膜をコーティングされたトレイは、そのプラズマＣＶＤ装置に備えつけのトレイとして、プラズマＣＶＤ装置の連続運転中、一定の間隔で循環使用される。トレイを循環して水素化処理に使用するとき、成膜チャンバに導入する前に被処理体を載せたトレイは、水素化処理の処理温度である３１０℃程度に加熱される。この加熱を１段で室温から３１０℃まで加熱すると水素ガスがトレイから放出されて高い圧力になるので、真空排気を例えば１０分間以上行わなければならない。しかし、この加熱を別個の２つの室で分けて行い、１段目を室温から例えば１５０℃程度まで、２段目を１５０℃から３１０℃程度まで加熱すると、２段目加熱の第２室の水素圧力は高圧にならず、真空排気を時間をかけて行う必要がなく、プロセス時間の短縮をすることができる。なお、第１加熱室と第２加熱室との間は開閉自在の扉で隔てられていることが望ましい。また、第２室と成膜チャンバとの間には開閉自在の扉があることが望ましいが、第２室で放出される水素量は少ないので、なくてもかまわない。
【００１９】
本発明のＴＦＴ製造方法は、プラズマＣＶＤ装置を用いる薄膜トランジスタの製造方法であって、薄膜トランジスタのチャネル部を形成する多結晶シリコン膜を含む基板をプラズマＣＶＤ装置に装着するトレイであってトレイを保護する保護膜がコーティングされたトレイに取り付け、プラズマＣＶＤ装置において水素プラズマ中で水素化処理する工程と、水素化処理が行われた同じプラズマＣＶＤ装置において、水素化処理する工程と連続して行う、水素化処理工程により減厚したトレイにコーティングされた保護膜を増厚補強するようにトレイ上に保護膜を成膜すると同時に水素化処理された基板に対して、トレイ上に成膜する保護膜と同一の保護膜を成膜する工程とを備える。
【００２０】
上記の構成により、同じプラズマＣＶＤ装置内で水素化処理と保護膜の成膜とを行うことができる。この結果、プロセス時間の短縮と装置設置コストの大幅低減を実現することができる。クリーンルーム内の省スペースに寄与することは言うまでもない。また、プラズマＣＶＤ装置の成膜チャンバの寿命を延長することができる。
【００２２】
また水素化処理において減厚したトレイ表面の膜を増厚補強するため、トレイの表面に保護膜をコーティングする工程を別に設けなくても、被処理体に保護膜を成膜する際、トレイに保護膜が自然にコーティングされる。このトレイはこのプラズマＣＶＤ装置に備え付けのものとして、繰り返し使用することができるので、水素化処理の際に、トレイの保護膜として機能して、水素プラズマ照射を長時間受けても変形等を生じない。このため、搬送トラブルを抑制でき、プロセスコストを低減することができる。
【００２３】
上記のＴＦＴ製造方法は、トレイを保護する保護膜がＳｉＮである場合において、基板付きトレイを成膜チャンバに装着する前に２段階に加熱する２段階加熱工程を有し、その２段階加熱工程は、第１加熱室にて、基板付きトレイを水素化処理温度未満の温度にまで予備的に昇温する予備加熱の工程と、第１加熱室から搬送された予備加熱された状態の基板付きトレイを、第２加熱室にて水素化処理温度にまで昇温する仕上加熱の工程とを備えている。
【００２４】
この製造方法により、第２加熱室で大量に水素ガスが放出されることはなく、成膜チャンバに被処理体を導入する以前に真空排気を、例えば１０分間以上行う必要がなくなり、プロセス時間の短縮を図ることが可能となる。
【００２５】
上記のＴＦＴ製造方法では、トレイを保護する保護膜が透明膜であることが望ましい。
【００２６】
この構成により、液晶表示装置に用いることに支障を生じない透明膜を成膜することができる。透明膜としては保護膜および絶縁膜として信頼性の高いＳｉＮ膜を成膜することができる。
【００２７】
上記のＴＦＴ製造方法では、水素化処理において、水素プラズマの照射エネルギー密度を０．２Ｗ／ｃｍ2以下に保つ。
【００２８】
この製造方法により、トレイや成膜チャンバ内面の温度上昇は限定的なものとなり、温度の不均一に基づく熱ひずみが抑制され、このため、変形も抑制される。この結果、トレイの搬送等において変形した形状のために支障をきたすことが避けられる。
【００２９】
上記のＴＦＴ製造方法では、基板が駆動回路一体型液晶表示装置に用いられる薄膜トランジスタが形成される基板であり、多結晶シリコンが、薄膜トランジスタを構成する多結晶シリコン膜である。
【００３０】
上記のトレイの変形等は、駆動回路一体型液晶表示装置のＴＦＴにおける多結晶シリコンの水素化処理が長時間にわたること、および液晶表示装置用の大型の基板を載せるトレイが大型であることのために、特に問題となる。そのため、本発明の製造方法を適用することにより、非常に有効に上記の効果を得ることができる。
【００３１】
【発明の実施の形態】
次に本発明の実施の形態について図面を用いて説明する。
【００３２】
（実施の形態１）
まず、ガラス基板１１の上に下地膜１２として、例えば、ＳｉＮ膜、酸化膜または酸化膜とＳｉＮ膜との２層膜をプラズマＣＶＤ法により形成する。その後、アモルファスシリコン膜１３を減圧ＣＶＤ法またはプラズマＣＶＤ法により成膜し、アモルファスシリコン膜１３を多結晶体化する（図１）。結晶化の方法として、例えば、レーザアニール、固相成長等が挙げられる。図２に示すように、チャネル形状にパターニングした多結晶体シリコン膜１４を設けた後、図３に示すように、多結晶体上にゲート絶縁膜となる酸化シリコン膜１５をプラズマＣＶＤで形成する。その後、ゲート電極となるＣｒ層をスパッタリングにより成膜し、ゲート電極形状１６にパターニングする（図４）。その後、イオン注入によって、チャネル領域１９の両側にソース/ドレイン領域１７、１９を形成し、層間絶縁膜２１をプラズマＣＶＤ法により成膜する（図５）。次いで、コンタクトホールを形成し、ソース/ドレイン配線を成膜し、図６に示すように、配線形状２２，２３にパターニングする。この後、ソース/ドレイン領域の活性化を目的に４００〜５００℃程度に加熱される。水素化処理（水素パッシベーション）は、この活性化処理の後で行われる。水素化処理をした後、４００〜５００℃程度に加熱されると水素化した部分から水素が失われる場合がある。したがって、多結晶体シリコンを水素化処理するのに障害にならない堆積物のみがある段階で、かつ、後の工程で４００〜５００℃程度に加熱されることがない図６の段階の後において、水素化処理は行われる。
【００３３】
水素化処理は、図７に示すプラズマＣＶＤ装置を用いて水素プラズマを照射することにより行う。図７において、このプラズマＣＶＤ装置は、高周波電源７において発生する高周波電力をプラズマＣＶＤ装置の本体（成膜チャンバ）３にバランス良く入力するためのマッチング部１０を備えている。このマッチング部１０は、２つの可変コンデンサ５，６と、インダクタンス８と、２つの固定コンデンサ１，２と、その２つの固定コンデンサの間を切り換える切換スイッチ４とを備えている。可変コンデンサ６と各固定コンデンサ１，２とは、成膜チャンバ３と並列になるように接地されている。２つの固定コンデンサのうち、透明膜であるＳｉＮ膜コーティング用のマッチング固定コンデンサ１の容量は１２００ｐＦ程度であり、水素プラズマ発生にマッチングをとる固定コンデンサ２の容量は８００ｐＦ程度である。可変コンデンサ６によって調節できない程度のマッチング条件に対する容量の相違を、切換スイッチ４により切り換えて固定コンデンサ１または固定コンデンサ２を用いることにより埋め合わせ、マッチング条件とする。水素化処理における水素プラズマ発生の際には、固定コンデンサ２を用い、微調節は可変コンデンサ５，６を用いて高周波電力の入力のマッチングをとる。水素化処理の際には、トレイは、例えば、図８に示すように２枚のトレイ３１を背中合わせに配置して表側に搭載した被処理体３２に水素プラズマ３０を照射する。この２枚のトレイ３１は、ともに被処理体３２が配置されている部分が開口されているくり抜き部３３を有し、さらに被処理体を簡便に支持する支持具３４を備えている。
【００３４】
水素化処理の後に、図９に示すように、ＴＦＴの被処理体の上に透明保護膜として、ＳｉＮ膜を成膜する。このＳｉＮ膜の成膜は、ＴＦＴの被処理体の上にも、またトレイ表面および成膜チャンバの内表面に対しても行う。したがって、トレイ表面にＳｉＮ膜を形成するために別のプラズマＣＶＤ装置を用いなくてもよい。このＳｉＮ膜の成膜条件は、水素化処理条件によって変動する。しかし、水素プラズマ照射時のＳｉＮ膜のエッチング速度が約１ｎｍ/ｍｉｎであるので、少なくとも、ＳｉＮ膜がなくなる前にＳｉＮ膜をコーティングする。このＳｉＮ膜のコーティング時には、固定コンデンサ１を用いてコーティング成分のプラズマを発生させる。
【００３５】
上記のように、１つのプラズマＣＶＤ装置にマッチング用の２つの固定コンデンサを設けることにより、プロセス時間と高価なプラズマＣＶＤ装置の数とを減少することができる。さらに、トレイと成膜チャンバの損傷とそれに伴う搬送トラブルを防止したうえで、多結晶体シリコンの水素化処理を十分行うことができる。また、クリーンルームの省スペースを実現することができる。このため、低価格で安定して高性能を確保したＴＦＴを得ることが可能となる。
【００３６】
（実施の形態２）
実施の形態１のパッシベーション膜形成の際、ＴＦＴの被処理体だけでなく、成膜チャンバの内面およびトレイ表面にも透明膜であるＳｉＮ膜を形成することができる。実施の形態２においては、上記のＳｉＮ膜が形成されたトレイおよび成膜チャンバを用いて水素化処理を行うに際して、被処理体を載せたトレイの加熱を２段階に分けて行う。２段階の加熱は、開閉自在の扉で隔てられた第１加熱室と第２加熱室とにおいて行われる。例えば、第１加熱室での１段目において、第２加熱室との間の扉を閉ざした状態で室温から１５０℃程度まで加熱し、その後、第２加熱室に移送してその温度から３００℃程度まで加熱する。
【００３７】
比較のために行った１室のみで３００℃程度にまで急激に加熱すると、トレイ等をコーティングしていたＳｉＮ膜中に含まれていた水素が一気に抜け、図１０に示すように、５００Ｐａ程度にまで圧力が上昇し、これを排気するのに１０分間以上を要する。この排気のために、水素化処理のプロセス時間は延長されるので、製造能率を低下させることになる。
【００３８】
一方、本発明のように、２室において２段階に分けて加熱すると、第１加熱室および第２加熱室ともに、真空排気に時間をかけなくても、加熱に伴って数十Ｐａ程度にまで圧力が上昇するだけである。図１０において、加熱室を２つに分けた場合は第２加熱室における圧力を表示している。上記の加熱方法により、真空排気に時間をかける必要がなくなり、水素化処理のプロセスを短縮して製造能率を高めることが可能となる。なお、第１加熱室として、加熱室を特別に設けてもよいが、設けずに、プラズマＣＶＤ装置のローダにおいて第１段階の加熱を行ってもよく、むしろ好ましい。この場合には上記ローダに連続して第２加熱室を設け、その第２加熱室から成膜チャンバに被処理体を送り込むことになる。
【００３９】
（実施の形態３）
トレイ表面および成膜チャンバ内面に透明膜をコーティングした状態で、図６に示した段階の被処理体に、水素化処理の水素プラズマのエネルギ密度を変えて照射した。その照射中の基板温度および照射後のチャネル部の電荷担体の移動度を測定した。図１１は、移動度に及ぼす水素プラズマを励起するためのＲＦパワーの影響を示し、また図１２は、基板温度に及ぼす水素化処理時間の影響を示す。図１１および図１２において、ＲＦパワーをトレイの面積６８００ｃｍ2で割った値を水素プラズマのエネルギ密度にしている。したがって、０．２Ｗ/ｃｍ2のＲＦパワーは、１３６０Ｗとなる。温度上昇を極力抑制する場合、本発明においては、水素プラズマのエネルギ密度は０．２Ｗ/ｃｍ2以下にするが、これは１３６０Ｗ以下のＲＦパワーに相当する。このエネルギ密度を保つことにより、基板の温度上昇は２０℃程度以下に抑えられ、しかも十分高い移動度を得ることができる。この結果、トレイの変形も小さい範囲に限定され搬送トラブルを生じることがない。
【００４０】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含む。
【００４１】
【発明の効果】
本発明により、液晶表示装置用のＴＦＴの製造において、水素化処理および保護膜の成膜処理を行うプラズマＣＶＤ装置の台数を減らし、かつプロセス時間の短縮をはかることができる。プラズマＣＶＤ装置の成膜チャンバの寿命を延長することもできる。また、これらの処理において用いられる被処理体を載せるトレイは、多結晶シリコンの水素化処理を長時間行っても変形等が抑制される。さらに、クリーンルームの省スペースが可能となる。このため、ＴＦＴの製造装置とメンテナンス費用との削減、工程短縮、およびトレイ変形等が原因となって発生する搬送トラブルを防止することができる。さらに、水素化処理の加熱に際して、時間ロスを減少させ製造能率を高めることができる。
【図面の簡単な説明】
【図１】  実施の形態１で製造した液晶表示装置用ＴＦＴにおいて、基板に下地膜とアモルファスシリコンを成膜した段階の断面図である。
【図２】  図１の状態においてアモルファスシリコンを多結晶体化してチャネル形状にパターニングした段階の断面図である。
【図３】  図２の状態の上にゲート絶縁膜を成膜した段階の断面図である。
【図４】  図３の状態にゲート配線用金属膜を成膜してゲート配線にパターニングした後に、イオン注入してソース/ドレイン領域を形成した段階の断面図である。
【図５】  図４の状態の上に層間絶縁膜を成膜した段階の断面図である。
【図６】  図５の状態の層間絶縁膜にコンタクトホールを設け、ソース/ドレイン配線用の金属膜を成膜して配線形状にパターニングした段階の断面図である。
【図７】  実施の形態１において使用したプラズマＣＶＤ装置の概略構成図である。
【図８】  実施の形態１での水素化処理におけるトレイ上の基板の配置を示す斜視図である。
【図９】  水素化処理を行った後、透明保護膜を形成した段階の断面図である。
【図１０】  実施の形態２の水素化処理の前段階における加熱時の圧力推移を示す図である。加熱室を２室にした場合は、第２加熱室における圧力を表示。
【図１１】  実施の形態３におけるＴＦＴチャネル部の各電荷担体の移動度に及ぼす水素化処理のＲＦパワーの影響を示す図である。水素化処理時間：６０分間
【図１２】  実施の形態３の水素化処理時の基板温度に及ぼす水素化処理時間の影響を示す図である。
【図１３】  一般的なＴＦＴチャネル部の各電荷担体の移動度に及ぼす水素化処理時間の影響を示す図である。ＲＦパワー：１５００Ｗ
【符号の説明】
１  水素プラズマ発生用入力マッチング固定コンデンサ、２  透明膜の成分のプラズマ発生用入力マッチング固定コンデンサ、３  成膜チャンバ、４  切換スイッチ、５，６  可変コンデンサ、７  高周波電源、８  インダクタンス、１０高周波電力マッチング部、１１  液晶表示装置用ＴＦＴ基板、１２  下地膜、１３  アモルファスシリコン膜、１４  チャネル形状多結晶体シリコン、１５  ゲート絶縁膜、１６  ゲート配線、１７，１８  ソース/ドレイン領域、１９  チャネル領域、２１  層間絶縁膜、２２，２３  ソース/ドレイン配線、２４  透明保護膜（ＳｉＮ膜）、３０  プラズマ、３１  トレイ、３２  被処理体（基板）、３３  トレイのくり抜き部、３４  支持具。
【図１】
0003983444.tif 000002
【図２】
0003983444.tif 000003
【図３】
0003983444.tif 000004
【図４】
0003983444.tif 000005
【図５】
0003983444.tif 000006
【図６】
0003983444.tif 000007
【図７】
0003983444.tif 000008
【図８】
0003983444.tif 000009
【図９】
0003983444.tif 000010
【図１０】
0003983444.tif 000011
【図１１】
0003983444.tif 000012
【図１２】
0003983444.tif 000013
【図１３】
0003983444.tif 000014