(57)【特許請求の範囲】
【請求項１】
炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第１導電型の半導体層に、深さが段階的に変化する凹部を形成し、該凹部内に前記第２導電型の半導体領域を、不純物濃度が異なるようにエピタキシャル成長させることを特徴とする炭化けい素半導体素子の製造方法。
【請求項２】
炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第１導電型の半導体層に凹部を形成し、該凹部内に不純物濃度が異なる半導体膜をエピタキシャル成長させ、該エピタキシャル成長膜を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする炭化けい素半導体素子の製造方法。
【請求項３】
炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第２導電型の半導体領域の形成領域上に、厚さの異なる領域を有するイオン注入マスクを設け、該イオン注入マスクを用いて浅いほど不純物濃度が高くなるようにイオン注入をおこなうことにより前記第２導電型の半導体領域を形成することを特徴とする炭化けい素半導体素子の製造方法。
【請求項４】
炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第２導電型の半導体領域の形成領域上に、注入阻止能力の異なる領域を有するイオン注入マスクを設け、該イオン注入マスクを用いて浅いほど不純物濃度が高くなるようにイオン注入をおこなうことにより前記第２導電型の半導体領域を形成することを特徴とする炭化けい素半導体素子の製造方法。
【請求項５】
炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、
前記第２導電型の半導体領域の形成領域に、浅いほど不純物濃度が高くなるようにイオン注入をおこない、該イオン注入領域を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする炭化けい素半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、炭化けい素半導体素子およびその製造方法に関し、特に逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えた炭化けい素半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】
炭化けい素は、シリコンと比較して、バンドギャッブが大きい、飽和ドリフト速度が大きい、熱伝導度が高い、絶縁破壊電界強度が１桁程度大きいなどの利点を有する。そのため、炭化けい素は、シリコンの限界を超える特性を具えたパワーデバイス用材料として期待されている。
【０００３】
パワーデバイスでは、逆方向電圧印加時に電極周辺で起こる電界集中による破壊電圧の低下を避けるため、電極周辺に終端構造を形成することが重要である。従来より、終端構造としてメサエッチング構造、抵抗プレート構造（米国特許５９７７６０５号）、またはフィールドプレート構造（特開平６−２６８２０２号）などが用いられている。また、注入ガードリング構造、フローティングフィールドリング構造（Ｍ．Ｂｈａｔｎａｇａｒ ｅｔ．ａ１．，Ｐｒｏｃ．  ５ｔｈ Ｉｎｔ．  Ｓｙｍｐ．  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ，１９９３，ｐ８９（１９９３））、またはＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｔｉｏｎ）なども用いられている。
【０００４】
炭化けい素半導体素子では、不純物の拡散係数が非常に小さいため、イオン注入により不純物領域を形成する方法が主流となっている。以上のような終端構造を用いることにより、電極終端での電界集中が緩和される。したがって、エピタキシャル層の膜厚と不純物濃度から予測される理想耐圧よりも著しく低い逆方向電圧で破壊するのを防止することができるので、理想耐圧に近い逆方向耐圧が得られる。
【０００５】
上述した終端構造のうち、ＪＴＥは高電圧の終端構造として用いられている。たとえば特表２０００−５１６７６７号および米国特許６００２１５９号には、ｐｎ接合の終端構造において、総電荷または有効表面電荷密度が中心部から最外エッジの方へ半径方向にしたがって階段状にまたは均一に減少する電荷プロファイルを示す終端構造が開示されている。
【０００６】
図２１に、従来の炭化けい素半導体素子のＪＴＥよりなる終端構造の断面構成を模式的に示す。図２１において、符号１は炭化けい素よりなるｎ型半導体基板であり、符号２はｎ型半導体基板１上にエピタキシャル成長したｎ型半導体層である。また、符号３はショットキー電極であり、符号４は酸化膜であり、符号５は裏面電極である。図２１に示すように、ｎ型半導体層２の表面層には終端構造として、ショットキー電極３の終端側から素子の外側（図の右側）へ向かって不純物濃度が低くなるように、高濃度ｐ型半導体領域６、中濃度ｐ型半導体領域７および低濃度ｐ型半導体領域８が設けられている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来のＪＴＥよりなる終端構造では、複数のｐ型半導体領域６，７，８をイオン注入法により形成しているため、複数個のイオン注入マスクパターニングと複数回のイオン注入処理が必要である。たとえば、上記特表２０００−５１６７６７号および米国特許６００２１５９号では、ＪＴＥ構造を構成する４つの領域を形成するために、４回のイオン注入マスクパターニングと４回のイオン注入処理を繰り返しており、プロセスが複雑であるという問題点がある。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、不純物濃度が異なる複数の領域からなる終端構造を簡素なプロセスで作製することができる炭化けい素半導体素子の製造方法と、その製造方法により製造された炭化けい素半導体素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、前記第１導電型の半導体層に、深さが段階的に変化する凹部を形成し、該凹部内に前記第２導電型の半導体領域を、不純物濃度が異なるようにエピタキシャル成長させるか、または前記第１導電型の半導体層に凹部を形成し、該凹部内に不純物濃度が異なる半導体膜をエピタキシャル成長させ、該エピタキシャル成長膜を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする。この発明によれば、第２導電型不純物の濃度を高くしながら、第２導電型の半導体領域を構成するエピタキシャル膜を成長させることにより、ＪＴＥよりなる終端構造が形成される。
【００１０】
また、上記目的を達成するため、本発明は、炭化けい素よりなる第１導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第２導電型の半導体領域と、を具備する炭化けい素半導体素子を製造するにあたり、前記第２導電型の半導体領域の形成領域上に、厚さの異なる領域を有するイオン注入マスク、もしくは注入阻止能力の異なる領域を有するイオン注入マスクを設け、該イオン注入マスクを用いて浅いほど不純物濃度が高くなるようにイオン注入をおこなうか、または前記第２導電型の半導体領域の形成領域に、浅いほど不純物濃度が高くなるようにイオン注入をおこない、該イオン注入領域を選択的にエッチングして、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように表面を露出させることにより前記第２導電型の半導体領域を形成することを特徴とする。この発明によれば、第２導電型不純物のドーズ量を高くしながらイオン注入を１回おこなうことにより、ＪＴＥよりなる終端構造が形成される。
【００１１】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。以下の各実施の形態では、本発明をショットキーダイオードに適用した例について説明する。また、第１導電型をｎ型とし、第２導電型をｐ型とするが、本発明は導電型が逆の場合にも同様に成り立つ。また、各図において左側をショットキーダイオードの中心側とし、右側を素子の外側とする。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかる終端構造を模式的に示す断面図である。図１に示すように、炭化けい素よりなるｎ型半導体基板１上に、炭化けい素よりなるｎ型半導体層２が積層されている。ｎ型半導体層２の表面の一部はショットキー電極３により被覆されている。ショットキー電極３の終端部分の下側には、第１のｐ型半導体領域１１がショットキー電極３に接して設けられている。第１のｐ型半導体領域１１の下側には、浅い方から順にたとえば第２のｐ型半導体領域２１および第３のｐ型半導体領域３１が設けられている。
【００１３】
第１および第２のｐ型半導体領域１１，２１に接してその外側には、浅い方から順にたとえば第４のｐ型半導体領域２２および第５のｐ型半導体領域３２が設けられている。第４のｐ型半導体領域２２に接してその外側には第６のｐ型半導体領域３３が設けられている。ショットキー電極３の周囲の第１、第４および第６のｐ型半導体領域１１，２２，３３とｎ型半導体層２の表面は酸化膜４により覆われている。ショットキー電極３の終端は酸化膜４の上に積層されており、フィールドプレート９を形成している。また、ｎ型半導体基板１の裏面には裏面電極５が設けられている。
【００１４】
第１のｐ型半導体領域１１、第４のｐ型半導体領域２２および第６のｐ型半導体領域３３の深さはたとえばゼロ〜０．４μｍである。ここで、第１のｐ型半導体領域１１とショットキー電極３との接触面を深さゼロとする。第２のｐ型半導体領域２１および第５のｐ型半導体領域３２の深さはたとえば０．４〜０．８μｍである。第３のｐ型半導体領域３１の深さはたとえば０．８〜１．２μｍである。
【００１５】
また、第１のｐ型半導体領域１１の不純物濃度はたとえば６×１０17ｃｍ-3である。第２のｐ型半導体領域２１および第４のｐ型半導体領域２２の不純物濃度はたとえば３×１０17ｃｍ-3である。第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３の不純物濃度はたとえば１．５×１０17ｃｍ-3である。
【００１６】
また、第１のｐ型半導体領域１１、第２のｐ型半導体領域２１および第３のｐ型半導体領域３１の幅はたとえば３３μｍである。第４のｐ型半導体領域２２および第５のｐ型半導体領域３２の幅はたとえば３３μｍである。第６のｐ型半導体領域３３の幅はたとえば３４μｍである。
【００１７】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、図２に示すように、ｎ型半導体基板１の表面上にｎ型半導体層２をエピタキシャル成長させる。そして、ｎ型半導体層２に対して複数のマスクによるレジストパターン形成とエッチングを複数回交互におこない、ｎ型半導体層２の表面層に、素子の外側に向かうにつれて段階的に浅くなる凹部４１を形成する。
【００１８】
ここでは、凹部４１は３段の階段状に成形されているとする。最も深い部分の深さはたとえば１．２μｍであり、幅はたとえば３３μｍである。そのつぎに深い部分はたとえば０．８μｍの深さであり、その幅はたとえば３３μｍである。最も浅い部分はたとえば０．４μｍの深さであり、その幅はたとえば３４μｍである。
【００１９】
ついで、図３に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部４１内に、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３が形成される。凹部４１の周りのｎ型半導体層２の表面上にはｐ型半導体膜３４が積層される。
【００２０】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３１および第５のｐ型半導体領域３２の上にそれぞれ第２のｐ型半導体領域２１および第４のｐ型半導体領域２２が形成される。第６のｐ型半導体領域３３およびｐ型半導体膜３４の上にはそれぞれｐ型半導体膜２３およびｐ型半導体膜２４が積層される。
【００２１】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２１の上に第１のｐ型半導体領域１１が形成される。第４のｐ型半導体領域２２およびｐ型半導体膜２３，２４の上にはそれぞれｐ型半導体膜１２およびｐ型半導体膜１３，１４が積層される。
【００２２】
ついで、表面研磨をおこない、図４に示すように、ｎ型半導体層２の上の膜、すなわちｐ型半導体膜１２，１３，１４，２３，２４，３４を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００２３】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図５に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上に、酸化膜４３を積層する。この酸化膜４３に対して複数のマスクによるレジストパターン形成とエッチングを複数回交互におこない、酸化膜４３に、素子の外側に向かうにつれて段階的に浅くなる凹部４４を形成する。残った酸化膜４３はイオン注入マスクとなる。
【００２４】
凹部４４はたとえば３段の階段状に成形されており、最も深い部分とつぎに深い部分の幅はたとえば３３μｍである。最も浅い部分の幅はたとえば３４μｍである。このような凹部４４の形成後、後のイオン注入工程において不純物イオンを注入したくない領域上の酸化膜４３の表面を注入マスクとなるレジスト４５で被覆する。
【００２５】
ついで、図６に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３が形成される。
【００２６】
ここで、酸化膜４３の、第４のｐ型半導体領域２２の上の部分は、不純物濃度が３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第４および第５のｐ型半導体領域２２，３２が丁度形成され、かつ不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４３の、第４のｐ型半導体領域２２の上の部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。
【００２７】
また、酸化膜４３の、第６のｐ型半導体領域３３の上の部分は、不純物濃度が１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第６のｐ型半導体領域３３が丁度形成され、かつ不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４３の、第６のｐ型半導体領域３３の上の部分は、不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域２５，１５となる。
【００２８】
ついで、ｎ型半導体層２の上の酸化膜４３およびレジスト４５を除去する。それによって、酸化膜４３の不純物注入領域１５，２５も除去される（図４参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００２９】
つぎに、図１に示す終端構造を有するショットキーダイオードの製造プロセスのさらに別の例について説明する。まず、図７に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上に、酸化膜４７を積層する。この酸化膜４７をパターニングして、ｎ型半導体層２の、第１のｐ型半導体領域１１を形成する領域上の表面を露出させる。この露出面の幅はたとえば３３μｍである。
【００３０】
その後、酸化膜４７の上に、イオン注入による不純物注入阻止能力が酸化膜４７とは異なる膜、たとえば窒化膜４８を積層する。この窒化膜４８をパターニングして、酸化膜４７の、第４のｐ型半導体領域２２を形成する領域上の表面を露出させる。この露出面の幅もたとえば３３μｍである。そして、後のイオン注入工程において不純物イオンを注入したくない領域上の酸化膜４７および窒化膜４８の表面を注入マスクとなるレジスト４５で被覆する。窒化膜４８上のレジスト４５は、窒化膜４８が幅３４μｍで露出するように後退させられている。残った酸化膜４７および窒化膜４８はイオン注入マスクとなる。窒化膜４８の存在により、このイオン注入マスクには注入阻止能力の異なる領域が形成されていることになる。
【００３１】
ついで、図８に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３が形成される。
【００３２】
ここで、酸化膜４７の露出部分は、不純物濃度が３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第４および第５のｐ型半導体領域２２，３２が丁度形成され、かつ不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。したがって、酸化膜４７の露出部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。
【００３３】
また、窒化膜４８の露出部分、および酸化膜４７の、窒化膜露出部分の下側の部分は、不純物濃度が１．５×１０17ｃｍ-3となるように制御したイオン注入によりｎ型半導体層２中に第６のｐ型半導体領域３３が丁度形成され、かつ不純物濃度が３×１０17ｃｍ-3および６×１０17ｃｍ-3となるように制御したイオン注入時に不純物がｎ型半導体層２中に注入されるのを阻止し得る厚さを有する。それによって、窒化膜４８の露出部分は、不純物濃度が６×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域１５となる。酸化膜４７の、窒化膜露出部分の下側の部分は、不純物濃度が３×１０17ｃｍ-3となるように制御したイオン注入による不純物注入領域２５となる。
【００３４】
ついで、ｎ型半導体層２の上の酸化膜４７、窒化膜４８およびレジスト４５を除去する。それによって、酸化膜４７と窒化膜４８の不純物注入領域１５，２５も除去される（図４参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１に示す構成のショットキーダイオードが完成する。
【００３５】
実施の形態２．
図９は、本発明の実施の形態２にかかる終端構造を模式的に示す断面図である。図９に示すように、実施の形態２にかかる終端構造では、ショットキー電極３の終端部分の下側に浅い方から順にたとえば第１のｐ型半導体領域１１、第２のｐ型半導体領域２１および第３のｐ型半導体領域３１が設けられている。そして、第２および第３のｐ型半導体領域２１，３１に接してその外側には、浅い方から順にたとえば第４のｐ型半導体領域２２および第５のｐ型半導体領域３２が設けられている。
【００３６】
さらに、第５のｐ型半導体領域３２に接してその外側に第６のｐ型半導体領域３３が設けられている。これら第１のｐ型半導体領域１１、第４のｐ型半導体領域２２および第６のｐ型半導体領域３３により、ショットキー電極３の終端周辺領域は、素子の外側に向かって階段を降りるような形状となっている。そして、ショットキー電極３の周囲の第１、第４および第６のｐ型半導体領域１１，２２，３３とｎ型半導体層２の表面を覆う酸化膜４は階段状になっている。その他の構成、寸法や不純物濃度などは実施の形態１と同じである。
【００３７】
つぎに、図９に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、図１０に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２に、エッチングにより深さが一定の凹部５１を形成する。凹部５１の深さはたとえば１．２μｍであり、幅はたとえば１００μｍである。
【００３８】
ついで、図１１に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部５１内に、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３が形成される。凹部５１の周りのｎ型半導体層２の表面上にはｐ型半導体膜３４が積層される。
【００３９】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３１、第５のｐ型半導体領域３２および第６のｐ型半導体領域３３の上にそれぞれ第２のｐ型半導体領域２１、第４のｐ型半導体領域２２およびｐ型半導体膜２３が形成される。ｐ型半導体膜３４の上にはｐ型半導体膜２４が積層される。
【００４０】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２１、第４のｐ型半導体領域２２およびｐ型半導体膜２３の上にそれぞれ第１のｐ型半導体領域１１、ｐ型半導体膜１２およびｐ型半導体膜１３が形成される。ｐ型半導体膜２４の上にはｐ型半導体膜１４が積層される。
【００４１】
ついで、表面研磨をおこない、図１２に示すように、ｎ型半導体層２の上の膜、すなわちｐ型半導体膜１４，２４，３４を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。ついで、図１３に示すように、第１のｐ型半導体領域１１の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成する。そして、エッチングによりｐ型半導体膜１２，１３およびその外側（図の右側）の部分を除去する。
【００４２】
つづいて、再度、第４のｐ型半導体領域２２の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成し、エッチングによりｐ型半導体膜２３およびその外側（図の右側）の部分を除去する。さらに、第６のｐ型半導体領域３３の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンを形成し、エッチングにより第６のｐ型半導体領域３３の外側（図の右側）の部分を除去する（図１３参照）。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図９に示す構成のショットキーダイオードが完成する。
【００４３】
つぎに、図９に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図１４に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上にレジスト５３を被着させる。そして、レジスト５３のパターン形成をおこない、ｎ型半導体層２の、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３を形成する領域の表面を１００μｍの幅で露出させる。
【００４４】
ついで、図１５に示すように、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３、第４のｐ型半導体領域２２上のｐ型半導体膜１２および第６のｐ型半導体領域３３上のｐ型半導体膜１３，２３が形成される。
【００４５】
ついで、レジスト５３を除去した後、上述したように、第１のｐ型半導体領域１１の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、エッチング、第４のｐ型半導体領域２２の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、エッチング、第６のｐ型半導体領域３３の表面、およびそれよりもショットキーダイオードの中心側（図の左側）の表面を覆うレジストパターンの形成、およびエッチングを順次おこない、ｐ型半導体膜１２，１３，２３およびその外側（図の右側）の部分を除去して階段状にする。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図９に示す構成のショットキーダイオードが完成する。
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
実施の形態３．
図１６は、本発明の実施の形態３にかかる終端構造を模式的に示す断面図である。図１６に示すように、実施の形態３にかかる終端構造では、浅い方から順にたとえば不純物濃度が６×１０17ｃｍ-3の第１のｐ型半導体領域１６、不純物濃度が３×１０17ｃｍ-3の第２のｐ型半導体領域２６、および不純物濃度が１．５×１０17ｃｍ-3の第３のｐ型半導体領域３６が設けられている。
【００５７】
第１のｐ型半導体領域１６の深さはたとえばゼロ〜０．４μｍである。第２のｐ型半導体領域２６の深さはたとえば０．４〜０．８μｍである。第３のｐ型半導体領域３６の深さはたとえば０．８〜１．２μｍである。ショットキー電極３の終端周辺領域は、素子の外側に向かって連続的に下る傾斜状となっている。そのため、第１のｐ型半導体領域１６、第２のｐ型半導体領域２６および第３のｐ型半導体領域３６は、ショットキー電極３の終端から素子の外側に向かってこの順に露出することになる。そして、その露出面を酸化膜４が被覆している。ショットキー電極３および裏面電極５については実施の形態１と同じである。
【００５８】
つぎに、図１６に示す終端構造を有するショットキーダイオードの製造プロセスの一例について説明する。まず、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２に、エッチングにより深さが一定の凹部を形成する（図１０参照）。この凹部の深さはたとえば１．２μｍであり、幅はたとえば１００μｍである。
【００５９】
ついで、図１７に示すように、不純物濃度が１．５×１０17ｃｍ-3となるように制御しながら、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、凹部内に第３のｐ型半導体領域３６が形成される。凹部の周りにはｐ型半導体膜３４が積層される。
【００６０】
つづいて、不純物濃度が３×１０17ｃｍ-3となるように制御しながら、再度、厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第３のｐ型半導体領域３６の上に第２のｐ型半導体領域２６が形成される。ｐ型半導体膜３４の上にはｐ型半導体膜２４が積層される。
【００６１】
つづいて、不純物濃度が６×１０17ｃｍ-3となるように制御しながら、さらに再び厚さ０．４μｍのｐ型半導体膜をエピタキシャル成長させる。これにより、第２のｐ型半導体領域２６の上に第１のｐ型半導体領域１６が形成される。ｐ型半導体膜２４の上にはｐ型半導体膜１４が積層される。
【００６２】
ついで、表面研磨をおこない、図１８に示すように、ｎ型半導体層２の上の部分を除去する。その後、研磨ダメージを除去するために犠牲酸化とエッチングをおこなう。ついで、図１９に示すように、第１〜第３のｐ型半導体領域１６，２６，３６よりもショットキーダイオードの中心側の表面をレジスト５９で被覆する。そして、第１〜第３のｐ型半導体領域１６，２６，３６およびそれよりも素子の外側の部分に対してメサエッチングをおこない、傾斜状とする。レジスト５９を除去した後、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１６に示す構成のショットキーダイオードが完成する。
【００６３】
つぎに、図１６に示す終端構造を有するショットキーダイオードの製造プロセスの別の例について説明する。まず、図２０に示すように、ｎ型半導体基板１の上にエピタキシャル成長させたｎ型半導体層２の表面上にレジスト５３を被着させる。そして、レジスト５３のパターン形成をおこない、ｎ型半導体層２の表面を１００μｍの幅で露出させる。
【００６４】
ついで、たとえばｎ型半導体層２中に、不純物濃度がボックスプロファイルで減少し、深さがゼロ〜０．４μｍ、０．４〜０．８μｍおよび０．８〜１．２μｍの各範囲での不純物濃度がそれぞれ６×１０17ｃｍ-3、３×１０17ｃｍ-3および１．５×１０17ｃｍ-3となるように、加速度とドーズ量を制御しながらＡｌイオンを注入する。これにより、第１〜第３のｐ型半導体領域１６，２６，３６が形成される。
【００６５】
ついで、レジスト５３を除去した後、上述したように、第１〜第３のｐ型半導体領域１６，２６，３６およびそれよりも素子の外側の部分に対してメサエッチングをおこない、傾斜状とする。そして、酸化膜４、ショットキー電極３および裏面電極５を形成し、図１６に示す構成のショットキーダイオードが完成する。
【００６６】
上述した各実施の形態によれば、エピタキシャル成長により、または１回のイオン注入により、ショットキー電極３の終端周辺領域に第１〜第６のｐ型半導体領域１１，２１，３１，２２，３２，３３または第１〜第３のｐ型半導体領域１６，２６，３６を形成することができるので、逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えたショットキーダイオードを簡素なプロセスで得ることができる。
【００６７】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、基板横方向および深さ方向のいずれについても、２分割の構成としてもよいし、あるいは４分割以上の構成としてもよい。また、終端構造を構成するｐ型半導体領域の不純物濃度が深さ方向に連続的に変化する構成としてもよい。また、フィールドプレート９がない構成としてもよい。また、酸化膜４以外のパッシベーション膜を用いた構成としてもよい。また、イオン注入マスクとして、レジストや酸化膜以外の膜を用いた構成としてもよい。また、上述した各実施の形態の終端構造は、ショットキーダイオードに限らず、ｐｎダイオードやその他のデバイスにも適用可能である。
【００６８】
【発明の効果】
本発明によれば、第２導電型不純物の濃度を高くしながら、第２導電型の半導体領域を構成するエピタキシャル膜を成長させることにより、また第２導電型不純物のドーズ量を高くしながらイオン注入を１回おこなうことにより、ＪＴＥよりなる終端構造が形成されるため、逆方向電圧印加時の電極周辺での電界集中による破壊電圧の低下を避けるための終端構造を備えた炭化けい素半導体素子を簡素なプロセスで得ることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図２】  図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図３】  図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図４】  図１に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図５】  図１に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図６】  図１に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図７】  図１に示す終端構造の第３の製造方法による製造途中の状態を模式的に示す断面図である。
【図８】  図１に示す終端構造の第３の製造方法による製造途中の状態を模式的に示す断面図である。
【図９】  本発明の実施の形態２にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図１０】  図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１１】  図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１２】  図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１３】  図９に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１４】  図９に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図１５】  図９に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図１６】  本発明の実施の形態３にかかる炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【図１７】  図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１８】  図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図１９】  図１６に示す終端構造の第１の製造方法による製造途中の状態を模式的に示す断面図である。
【図２０】  図１６に示す終端構造の第２の製造方法による製造途中の状態を模式的に示す断面図である。
【図２１】  従来の炭化けい素半導体素子の終端構造を模式的に示す断面図である。
【符号の説明】
１  ｎ型半導体基板
２  第１導電型の半導体層（ｎ型半導体層）
３  ショットキー電極
１１，１６，２１，２２，２６，３１，３２，３３，３６  第２導電型の半導体領域（ｐ型半導体領域）
４１  凹部
４３  イオン注入マスク（酸化膜）
４８  イオン注入マスク（窒化膜）
【図１】
0003873798.tif 000002
【図２】
0003873798.tif 000003
【図３】
0003873798.tif 000004
【図４】
0003873798.tif 000005
【図５】
0003873798.tif 000006
【図６】
0003873798.tif 000007
【図７】
0003873798.tif 000008
【図８】
0003873798.tif 000009
【図９】
0003873798.tif 000010
【図１０】
0003873798.tif 000011
【図１１】
0003873798.tif 000012
【図１２】
0003873798.tif 000013
【図１３】
0003873798.tif 000014
【図１４】
0003873798.tif 000015
【図１５】
0003873798.tif 000016
【図１６】
0003873798.tif 000017
【図１７】
0003873798.tif 000018
【図１８】
0003873798.tif 000019
【図１９】
0003873798.tif 000020
【図２０】
0003873798.tif 000021
【図２１】
0003873798.tif 000022