(57)【特許請求の範囲】
【請求項１】
入力段としての差動対と、前記差動対のテール電流源とを有する演算増幅器と、一端が前記演算増幅器の出力端子に接続され、他端が前記演算増幅器の反転入力端子に接続されたスイッチと、前記スイッチの他端とグランドの間に接続されたサンプリング容量とを含んだサンプルホールド回路であって、
前記差動対のテール電流源は２つの分割テール電流源から構成されると共に
前記分割テール電流源はトランジスタを含んで構成され、更に、
前記２つの分割テール電流源の間にはスイッチが設けられ、
ホールド時に、前記２つの分割テール電流源の間に設けられたスイッチを切断して前記差動対のゲート及びソース間の寄生容量とサンプリング容量との直列接続を遮断することにより、出力信号の変化の度合いを低減化することを特徴とするサンプルホールド回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力段としての差動対を備えたサンプルホールド回路に関する。
【０００２】
【従来の技術】
サンプルホールド回路は、主に、ＡＤ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ）変換器の入力段に用いられ、連続的に変化する信号値を一定の期間保持するための回路として多用されている。近年、ディジタル信号処理技術の向上に伴い、複雑な信号処理はディジタル信号処理で行う傾向が強まり、従来に比べ高速かつ高精度のＡＤ変換のための入力段としてサンプルホールド回路の需要が高まっている。
【０００３】
図６に従来のサンプルホールド回路の構成を示す。また、図７は、図６に示す演算増幅器の入力部の回路構成を示す図である。図７に示すように、従来のサンプルホールド回路では、入力段としての差動対（以下、「入力差動対」という）のゲート及びソース間の寄生容量Ｃgs1、Ｃgs2とサンプリング容量Ｃsとが直列に接続されているため、入力信号電圧Ｖinが変化すると、たとえスイッチＳＷが切断されてホールドされているときであっても、出力信号電圧Ｖoutが変化して安定した出力信号電圧が得られないという問題があった。この場合、出力信号電圧の変化量ΔＶoutは以下の式（１）で示される。
【０００４】
【数１】
0003938727.tif 000002
【０００５】
前記式（１）中、ΔＶoutは前記サンプルホールド回路の出力信号電圧の変化量を示し、Ｃsは前記サンプルホールド回路のサンプリング容量を示し、Ｃgs1、Ｃgs2は前記入力差動対のゲート及びソース間の寄生容量を示し、ΔＶinは前記サンプルホールド回路をホールドする際の入力信号電圧の変化量を示す。
【０００６】
【発明が解決しようとする課題】
そこで、従来のサンプルホールド回路では、より安定した出力信号電圧を得るべく、例えば図８に示すように、サンプリング容量Ｃsの後段にバッファを付加して、このバッファを通して出力信号を演算増幅器の反転入力端子に返すことにより、入力信号電圧Ｖ’inの変化が出力信号電圧Ｖ’outに及ぼす影響を抑制したものがある。図８は、従来のサンプルホールド回路で、出力信号電圧を安定させるためのバッファが付加された一例の基本構成を示す図である。
【０００７】
あるいは、図９に示すように、サンプリング容量Ｃsと演算増幅器の反転入力端子との間にスイッチを設けることにより、入力信号電圧Ｖ’’inの変化が出力信号電圧Ｖ’’outになるべく影響を及ぼさないように構成されたものがある。図９は、従来のサンプルホールド回路で、サンプリング容量Ｃsと演算増幅器の反転入力端子との間にスイッチが設けられた一例の基本構成を示す図である。図８、図９で、ＳＷ10、ＳＷ20、ＳＷ30はそれぞれスイッチを示す。
【０００８】
しかしながら、このように構成された従来のサンプルホールド回路では、前記バッファを付加した分だけ、あるいはスイッチを介在させた分だけ、図６に示すサンプルホールド回路より回路規模が大きくなり、また出力信号の整定時間（セトリング時間）が長くなるという問題点があった。
【０００９】
本発明は、前記問題点に鑑みてなされたものであり、その目的は、回路の動作速度を低下させず、しかも、回路の規模を大きくすることなく出力信号電圧を安定化させ、入力信号電圧の変化が出力信号電圧に影響を及ぼさないサンプルホールド回路を提供することにある。
【００１０】
【課題を解決するための手段】
前記課題を解決するために本発明は、入力段としての差動対と、前記差動対のテール電流源とを有する演算増幅器と、一端が前記演算増幅器の出力端子に接続され、他端が前記演算増幅器の反転入力端子に接続されたスイッチと、前記スイッチの他端とグランドの間に接続されたサンプリング容量とを含んだサンプルホールド回路であって、前記差動対のテール電流源は２つの分割テール電流源から構成されると共に前記分割テール電流源はトランジスタを含んで構成され、更に、前記２つの分割テール電流源の間にはスイッチが設けられ、ホールド時に、前記２つの分割テール電流源の間に設けられたスイッチを切断して前記差動対のゲート及びソース間の寄生容量とサンプリング容量との直列接続が遮断されるように構成される（請求項１）。
【００１１】
このように構成すれば、出力信号の誤差の原因となる、前記入力段としての差動対（入力差動対）のゲート及びソース間の寄生容量を介しての入力信号の直接伝送を低減化するべく、前記入力差動対のテール電流源を２つに分割してこれらの間にスイッチを設けて、このサンプルホールド回路のホールド時には、このスイッチを切断して前記入力差動対のゲート及びソース間の寄生容量とサンプリング容量との直列接続を遮断するので、このホールド時における入力信号の誤差の伝達経路を遮断することができ、その結果、ホールド時における出力信号電圧の変化の度合いを低減化することが可能なサンプルホールド回路が具現される。
【００１２】
なお、本発明で「サンプルホールド回路」とは、連続的に変化する信号を、一定期間、標本化して、この標本値を保持するための回路を意味し、出力信号を常にホールド期間とした従来公知の一般的なサンプルホールド回路のほかに、出力側でトラック期間と、入力信号電圧に出力信号電圧を追従させるホールド期間の２つのタイミングを有するように構成されるトラックホールド回路をも含む。また、前記「ホールド」とは、出力信号電圧を一定値に保持することである。
【００１３】
また、本発明は、前記スイッチのサイズを大きくして、入力信号の電位に応じて変化するオン抵抗を下げることにより、前記スイッチによる利得の低下を解消したサンプルホールド回路として構成されてもよい。
このように構成すれば、前記スイッチを接続すると利得が低下するという問題が、このスイッチのサイズを大きくしてオン抵抗を下げることにより解決されるサンプルホールド回路が具現される。
【００１４】
なお、前記スイッチのサイズを大きくした場合に生じるＣＦＴ（クロックフィードスルー）の影響は、より小さく抑えることが可能である。すなわち、この場合、電荷が溜まる寄生容量が、インピーダンスの比較的低い、トランジスタのソースに接続されていることにより、このＣＦＴの原因となる電荷は速やかに流出するので、前記サンプリング容量をスイッチで切断する場合と比べて、前記ＣＦＴの影響はより小さく抑えられる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して具体的に説明する。図１は、本発明に係るサンプルホールド回路の基本原理を説明するために引用した、演算増幅器の一実施形態を示す回路図である。
図１に、入力差動対部分のテール電流源が２つに分割された電流源（以下、「分割テール電流源Ｉtail／２」という）と、これら２つの分割テール電流源Ｉtail／２の間に設けられたスイッチＳＷ2とを含むサンプルホールド回路の構成を示す。
【００１６】
図１に示すように、このサンプルホールド回路では、２つの分割テール電流源Ｉtail／２同士がスイッチＳＷ2によって接続または切断され、ホールド時には、スイッチＳＷ1、ＳＷ2を切断し、サンプリング容量Ｃsに至る入力信号の伝達経路を遮断するようになっている。このような動作によってホールドを実行すると、入力信号電圧Ｖinが変化しても出力信号電圧Ｖoutへの影響が防止される。すなわち、この場合に、スイッチＳＷ2の寄生容量は、それ自体のゲートが接地されるので、入力信号の伝達経路とはならない。
【００１７】
ただし、図１に示す回路で、入力段としての差動対たるトランジスタＭ1、Ｍ2のソースを切断するためのスイッチＳＷ2が接続されると、この入力差動対部分の利得が低下する。今、スイッチＳＷ2のオン抵抗をＲsw2とすれば、この入力差動対部分の等価回路は図２に示すようになる。このとき、利得Ａは以下の式（２）で表される。
【００１８】
【数２】
0003938727.tif 000003
【００１９】
前記式（２）中、Ｖoutは出力信号電圧を示し、Ｖinは入力信号電圧を示し、ｇm1は入力段としての差動対たるトランジスタＭ1（図２参照）のトランスコンダクタンスを示し、ｇm3はトランジスタＭ3のトランスコンダクタンスを示し、ｒo1はトランジスタＭ1の出力抵抗を示し、Ｒsw2はスイッチＳＷ2のオン抵抗を示す。また、Ｚout（出力インピーダンス）は，以下の式（３）で表される。
【００２０】
【数３】
0003938727.tif 000004
【００２１】
前記式（３）中、Ｚoutは出力インピーダンスを示し、ｒo2はトランジスタＭ2の出力抵抗を示し、ｒo4はトランジスタＭ4の出力抵抗を示し、ｇm2はトランジスタＭ2のトランスコンダクタンスを示し、Ｒsw2はスイッチＳＷ2のオン抵抗を示す。
【００２２】
前記式（２）、式（３）で示されるように、スイッチＳＷ2を接続すると、トランジスタＭ1のトランスコンダクタンスｇm1は前記式（２）の分母のＲsw2（ｇm1／２＋１／２ｒo1）の分だけ低下し、トランジスタＭ2の出力抵抗ｒ02はＲsw（１＋ｇm2ｒo2）／２だけ増加する。スイッチＳＷ2を接続することによって，この入力差動対部分の利得は低下するが、スイッチＳＷ2のサイズを大きくしてオン抵抗を下げることにより、前記利得低下の問題を解決することができる。
本発明にあっては、この利得低下の問題を解決するために、ＲSW2／２ｒo1＜＜１、ＲSW2×ｇm1＜＜１を満たすようにスイッチＳＷ2のサイズを設定することができる。
【００２３】
なお、スイッチＳＷ2のサイズを大きくした場合に生じるＣＦＴは、スイッチＳＷ2の寄生容量が、比較的低いインピーダンスを有する、トランジスタのソースに接続されているため、ＣＦＴの原因となる電荷が速やかに流出し、その結果、サンプリング容量ＣsをスイッチＳＷ1で切断する場合とは異なり、このサンプルホールド回路の動作特性に影響を及ぼさない。
【００２４】
図３に本発明に係る他の実施形態のサンプルホールド回路の構成を示す。図３に示すサンプルホールド回路では、図１に示すような比較的単純な入力差動対の分割テール電流源（Ｉtail／２、電圧をＶtailで示す）がカスコード接続され、出力側でトランジスタＭ2がフォールデッドカスコード接続されたものが増幅器によりスーパーカスコード化されている。ここで、符号Ｖddはこのサンプルホールド回路の電源電圧を示し、符号Ｖbpl、Ｖbn1は各々、前記増幅器のバイアスを示し、Ｃsはサンプリング容量を示す。本発明では、このようにして、図１に示す入力差動対の分割テール電流源（Ｉtail／２）をカスコード接続し、更には出力側のトランジスタＭ20をフォールデッドカスコード接続すると共に、増幅器を用いてスーパーカスコード化して出力インピーダンスを引き上げることにより、サンプル時のループ利得を高めることができ、サンプル時の精度の向上を図ることができる。
【００２５】
本発明では、このようにしてサンプルホールド回路の分割テール電流源（Ｉtail／２）または負荷を、１個のトランジスタのみで構成せずに、複数のトランジスタを縦に接続したもの（カスコード接続）、また、図３に示すように、出力側の複数のトランジスタＭ20が縦に接続されたカスコード接続を折り返したものであるフォールデッドカスコード接続で、更に、増幅器を用いて増幅して接続したもの（スーパーカスコード接続）とすることにより、出力インピーダンスをより高く設定し、かつ一段と精度の高い電流を取り出す手当てがなされる。本発明では、このようなカスコード接続を用いることにより周波数特性に悪影響を及ぼすことなく、このサンプルホールド回路のループ利得を増やすことができる。
【００２６】
一方、従来のＭＯＳトランジスタ増幅回路においては、通常、利得を増やすと周波数特性が劣化し、高い周波数で利得を高くすることが困難であった。しかし、本発明にあってはこのようなスーパーカスコード接続を用いることで、利得が低い増幅器と同様に、単位利得周波数（利得の絶対値が１になる周波数）を保持しながら利得を上げることが可能である。
【００２７】
図４は、図１に示す本発明に係るサンプルホールド回路の一実施形態と、従来のサンプルホールド回路の各特性を比較しながら説明するために引用した図である。そして、前記両者の過渡解析を行った結果を図４（ａ）に示し、その拡大図を図４（ｂ）に示す。図４（ａ）、（ｂ）は、いずれも横軸が時間（単位：ｓｅｃ）を表し、縦軸が出力信号の電圧（Ｖ）を表す。
【００２８】
図４（ｂ）に示すように、従来のサンプルホールド回路では、ホールド時に入力信号電圧の変化に伴って出力信号電圧が比較的大きく変化しているのに対し、本発明に係るサンプルホールド回路では出力信号電圧の大きさが特に変化していないことがわかる。
【００２９】
また、図５は周波数解析によるホールド時の入力部から出力部への入力信号の伝達特性を示す図である。図５は、横軸が周波数（単位：Ｈｚ）を表し、縦軸が利得（単位：ｄＢ）を表す。図５に示すように、本発明に係るサンプルホールド回路は、従来のサンプルホールド回路に比べ、ホールド時の出力信号電圧の変化が６０ｄＢ程度低く抑えられていることがわかる。
【００３０】
以上説明した通り、本発明にあっては、サンプルホールド回路の入力段としての差動対たるトランジスタＭ1、Ｍ2のゲート及びソース間の容量Ｃgs1(2)とサンプリング容量Ｃsとの直列接続によって、ホールド時に入力信号電圧が変化すると、これに応じて出力信号電圧も影響を受けるという従来の問題点に鑑み、テール電流源をスイッチＳＷ2で２つに分割し（分割テール電流源Ｉtail／２）、ホールド時に入力段としての差動対たる２つのトランジスタＭ1、Ｍ2のソース間を切断することにより、入力信号における誤差の伝達経路を遮断し、入力信号電圧が変化しても比較的安定した出力信号電圧を得ることができるサンプルホールド回路を提供するものである。
【００３１】
なお、前記の本発明に係るサンプルホールド回路の一実施形態では，出力信号電圧を入力信号電圧に追従させるトラック期間及びその値を保持するホールド期間の２つのタイミングを有するトラックホールド回路をサンプルホールド回路の例として説明したが、本発明はこの実施形態のみに限定されるものではない。すなわち、本発明にあっては、前記のような比較的単純な構成を有する入力差動対のみならず、比較的複雑な構成を具備した入力差動対も含む、入力段としての差動対を備えた演算増幅器全般にわたって応用することが可能である。
【００３２】
【発明の効果】
以上説明した通りに構成される本発明によれば、以下の効果を奏する。すなわち、本発明に係る請求項１によれば、サンプルホールド回路の入力差動対のテール電流源を２つに分割する分割テール電流源（Ｉtail／２）を用い、この分割テール電流源をスイッチで接続することにより、入力信号電圧が変化しても出力信号電圧がその影響を受けずに安定化され、その結果、回路の動作速度を低下させず、しかも、回路の規模を大きくすることなく、比較的安定した出力信号電圧を得ることが可能なサンプルホールド回路を提供することができる。
【００３３】
また、本発明によれば、このスイッチのサイズを大きくしてオン抵抗を下げることにより、このスイッチを入れた際の利得低下の問題を解決することが可能なサンプルホールド回路を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るサンプルホールド回路の一実施形態の回路構成図であり、本発明の基本原理を説明するための図である。
【図２】図１に示す本発明に係るサンプルホールド回路の一実施形態で、入力段としての差動対部分の等価回路を示す図である。
【図３】本発明に係るサンプルホールド回路の他の実施形態の回路構成図である。
【図４】図１に示す本発明に係る一実施形態のサンプルホールド回路の特性と、従来の一例のサンプルホールド回路の特性とを比較して示すグラフである。
【図５】図１に示す本発明に係る一実施形態のサンプルホールド回路と、従来のサンプルホールド回路の特性を比較して示すグラフである。
【図６】従来の一例のサンプルホールド回路の回路構成図である。
【図７】図６に示す従来の一例のサンプルホールド回路に含まれる演算増幅器の回路構成図である。
【図８】出力信号電圧を安定させるためのバッファが付加された、従来の一例のサンプルホールド回路の回路構成図である。
【図９】サンプリング容量と演算増幅器の反転入力端子との間にスイッチが設けられた従来の一例のサンプルホールド回路の回路構成図である。
【符号の説明】
Ｍ1、Ｍ2、Ｍ3、Ｍ4    差動対（トランジスタ）
Ｉtail／２            分割テール電流源
ＳＷ、ＳＷ1、ＳＷ2、ＳＷ10、ＳＷ20、ＳＷ30  スイッチ
Ｃs                    サンプリング容量
Ｖdd                  サンプルホールド回路の電源電圧
Ｖbpl、Ｖbn2          増幅器のバイアス
Ｖin、Ｖ’in、Ｖ’’in  入力信号電圧
Ｖout、Ｖ’out、Ｖ’’out  出力信号電圧
【図１】
0003938727.tif 000005
【図２】
0003938727.tif 000006
【図３】
0003938727.tif 000007
【図４】
0003938727.tif 000008
【図５】
0003938727.tif 000009
【図６】
0003938727.tif 000010
【図７】
0003938727.tif 000011
【図８】
0003938727.tif 000012
【図９】
0003938727.tif 000013