(57)【特許請求の範囲】
【請求項１】
大きさが所定範囲で変化する信号を出力する第一信号処理部の信号出力部と前記信号が入力する第二信号処理部の信号入力部を信号ラインにより接続し、かつ前記第二信号処理部の電源出力部と前記第一信号処理部の電源入力部を電源ラインにより接続するとともに、前記第二信号処理部における前記信号入力部と前記電源出力部間をプルアップ抵抗により接続してなる信号処理装置に設け、前記第二信号処理部の信号入力部に入力する信号の電圧が、所定範囲を外れた異常範囲に入ることを検出して、前記信号ライン及び前記電源ラインの断線を検出する信号処理装置の異常検出回路において、前記第一信号処理部における前記信号ラインに、前記第一信号処理部における前記電源ラインの電源電圧が付与されてオンし、かつ電源電圧の付与が解除されてオフする能動素子を直列に接続し、前記能動素子がオフすることにより前記第二信号処理部の信号入力部に入力する信号の電圧が前記電源電圧になることに基づいて前記断線を検出することを特徴とする信号処理装置の異常検出回路。
【請求項２】
前記第一信号処理部は、所定の物理量を検出するセンサ部により構成するとともに、前記第二信号処理部は、前記信号入力部に付与される信号に基づいて制御を行う制御部により構成することを特徴とする請求項１記載の信号処理装置の異常検出回路。
【請求項３】
前記能動素子はＦＥＴであることを特徴とする請求項１記載の信号処理装置の異常検出回路。
【請求項４】
前記能動素子に対して電源電圧を昇圧して付与する昇圧回路を備えることを特徴とする請求項１記載の信号処理装置の異常検出回路。
【請求項５】
前記能動素子に付与する前記信号を増幅するバッファアンプを備えることを特徴とする請求項１記載の信号処理装置の異常検出回路。
【請求項６】
前記電源電圧が一定の電圧範囲を外れたときに、前記能動素子をオフにする電源電圧監視回路を備えることを特徴とする請求項１記載の信号処理装置の異常検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動車に搭載したセンサ部と制御部を接続する電源ライン等の断線を検出する際に用いて好適な信号処理装置の異常検出回路に関する。
【０００２】
【従来の技術】
一般に、自動車には、圧力や温度等の物理量を検出する各種センサ部を搭載し、各センサ部は、ワイヤケーブルを介して制御部（ＥＣＵ）に接続される。
【０００３】
図８には、圧力を検出するセンサ部（第一信号処理回路）１１０を、制御部（第二信号処理回路）１２０に接続した従来の信号処理装置１００を示す。センサ部１１０は、圧力変化を抵抗値変化として検出する歪ゲージ式の抵抗ブリッジにより構成したセンサ素子１１１と、このセンサ素子１１１の差動出力を処理する処理回路ユニット１１２を備える。この場合、処理回路ユニット１１２は、信号増幅機能，オフセット調整機能，ゲイン調整機能，メモリ機能及びインタフェイス機能を備えており、センサ素子１１１の差動出力を圧力の検出信号Ｓｄ（アナログ信号）に変換して信号出力部１１３から出力する。一方、制御部１２０は、Ａ／Ｄコンバータ１２１及びコンピュータ機能を有する制御ユニット１２２を備えるとともに、車載バッテリの電圧１２〔Ｖ〕を５〔Ｖ〕に変換するレギュレータ１２３を備える。
【０００４】
そして、センサ部１１０と制御部１２０は、ワイヤケーブルＷにより接続される。これにより、センサ部１１０の信号出力部１１３とこの信号出力部１１３から出力する検出信号Ｓｄが入力する制御部１２０の信号入力部１２４は信号ラインＬｓにより接続され、また、制御部１２０の電源出力部１２５ｐ，１２５ｎとセンサ部１１０の電源入力部１１４ｐ，１１４ｎは電源ラインＬｐ，Ｌｎにより接続されることになる。なお、Ｗｃ…は、センサ部１１０と制御部１２０を接続する際のワイヤケーブルＷに備える着脱式のコネクタを示す。
【０００５】
ところで、このような信号処理装置１００は、通常、振動や温度変化等の激しい環境下で使用されるため、センサ部１１０と制御部１２０を接続する信号ラインＬｓ及び電源ラインＬｐ，Ｌｎが断線する虞れがあり、しかも、断線により制御部１２０が誤作動した場合には、重大な事故を招く虞れもある。したがって、通常、この種の信号処理装置１００には、信号ラインＬｓ及び電源ラインＬｐ，Ｌｎの断線を検出する異常検出回路１３０を設け、断線を検出した際には、アラームを点灯させるなどの異常発生処理を行っている。
【０００６】
従来の異常検出回路１３０は、図８に示すように、センサ部１１０の信号出力部１１３と負極側の電源ラインＬｎ（電源入力部１１４ｎ）間に、検出用抵抗Ｒｒｂを接続して構成していた。この異常検出回路１３０の動作は次のようになる。まず、正常時における検出信号Ｓｄの電圧（大きさ）は、図９に示す所定範囲Ａ内で変化する。今、図８の電源ラインＬｐにおける位置Ｘで断線が生じた場合を想定する。この場合、図１０に示す等価回路Ｕのように、電源ラインＬｐから、この電源ラインＬｐと信号入力部１２４間に接続したプルアップ抵抗Ｒｒｐ、さらには、検出用抵抗ＲｒｂとインピーダンスＺｒの並列回路を通って電流が流れる。なお、Ｚｒは、信号ラインＬｓからセンサ部１１０側を見た検出用抵抗Ｒｒｂを除くインピーダンスである。この等価回路Ｕから明らかなように、検出用抵抗Ｒｒｂを小さくするか、或いはプルアップ抵抗Ｒｒｐを大きくすれば、図９に示す所定範囲Ａを外れる異常範囲Ｂｄに入る電圧を信号入力部１２４に入力させることができる。即ち、例示の場合には、０．３〔Ｖ〕以下が異常範囲Ｂｄに設定されているため、例えば、検出用抵抗Ｒｒｂを１０〔ｋΩ〕，プルアップ抵抗Ｒｒｐを１〔ＭΩ〕に選定すれば、インピーダンスＺｒの大きさ如何に拘わらず、５〔Ｖ〕×（１０〔ｋΩ〕／１０００〔ｋΩ〕）＝０．０５〔Ｖ〕以下となり、０．３〔Ｖ〕以下の電圧を入力させることができ、これにより、断線を検出することができる。
【０００７】
【発明が解決しようとする課題】
しかし、このような従来の異常検出回路１３０は、次のような問題があった。即ち、従来の異常検出回路１３０では、検出用抵抗Ｒｒｂを小さくするかプルアップ抵抗Ｒｒｐを大きくする必要があるが、検出用抵抗Ｒｒｂはあまり小さくすると、検出用抵抗Ｒｒｂに流れる検出信号Ｓｄの電流が大きくなるため、通常、検出用抵抗Ｒｒｂは、５〜２０〔ｋΩ〕程度に選定している。したがって、上述した異常検出回路１３０では、プルアップ抵抗Ｒｒｐを大きくせざるを得ず、この結果、信号入力部１２４と電源ラインＬｐ間の絶縁に経時的な劣化を生じた場合には、検出信号Ｓｄに無視できない誤差が発生するとともに、断線を検出する際の確実性及び信頼性が低下してしまう問題があった。
【０００８】
本発明は、このような従来の技術に存在する課題を解決したものであり、経時的な絶縁の劣化により処理精度（検出精度）が左右される不具合を解消するとともに、断線を検出する際の確実性及び信頼性を高めることができる信号処理装置の異常検出回路の提供を目的とする。
【０００９】
【課題を解決するための手段及び実施の形態】
本発明は、大きさが所定範囲Ａで変化する信号Ｓｄを出力する第一信号処理部２の信号出力部２ｓｏと信号Ｓｄが入力する第二信号処理部３の信号入力部３ｓｉを信号ラインＬｓにより接続し、かつ第二信号処理部３の電源出力部３ｐｏ，３ｎｏと第一信号処理部２の電源入力部２ｐｉ，２ｎｉを電源ラインＬｐ，Ｌｎにより接続するとともに、第二信号処理部３における信号入力部３ｓｉと電源出力部３ｐｏ間をプルアップ抵抗Ｒｕにより接続してなる信号処理装置Ｍに設け、第二信号処理部３の信号入力部３ｓｉに入力する信号の電圧が、所定範囲Ａを外れた異常範囲Ｂｕ（Ｂｄ）に入ることを検出して、信号ラインＬｓ及び電源ラインＬｐ，Ｌｎの断線を検出する信号処理装置Ｍの異常検出回路１を構成するに際して、第一信号処理部２における信号ラインＬｓに、第一信号処理部２における電源ラインＬｐの電源電圧Ｅ（Ｅｔ）が付与されてオンし、かつ電源電圧Ｅ（Ｅｔ）の付与が解除されてオフする能動素子４を直列に接続し、能動素子４がオフすることにより第二信号処理部３の信号入力部３ｓｉに入力する信号の電圧が電源電圧Ｅ（Ｅｔ）になることに基づいて断線を検出することを特徴とする。これにより、例えば、電源ラインＬｐに断線が発生すれば、能動素子４に対する電源電圧Ｅ（Ｅｔ）の付与が解除されるため、能動素子４はオフとなる。この結果、信号入力部３ｓｉの電圧は、電源電圧Ｅとなり、プルアップ抵抗Ｒｕの抵抗値に左右されることなく、所定範囲Ａを外れた異常範囲Ｂｕ（Ｂｄ）に入る電圧を、確実に得ることができる。
【００１０】
この場合、好適な実施の形態により、第一信号処理部２は、所定の物理量を検出するセンサ部２ｓにより構成できるとともに、第二信号処理部３は、信号入力部３ｓｉに付与される信号Ｓｄに基づいて制御を行う制御部３ｃにより構成できる。また、能動素子４はＦＥＴ４ｔを用いることができる。一方、追加的な回路としては、能動素子４に対して電源電圧Ｅを昇圧して付与する昇圧回路７，能動素子４に付与する信号Ｓｄを増幅するバッファアンプ８，電源電圧Ｅが一定の電圧範囲を外れたときに、能動素子４をオフにする電源電圧監視回路９の一又は二以上を設けることができる。
【００１１】
【実施例】
次に、本発明に係る好適な実施例を挙げ、図面に基づき詳細に説明する。
【００１２】
まず、本実施例に係る異常検出回路１を備える信号処理装置Ｍの構成について、図１及び図２を参照して説明する。
【００１３】
図１は、自動車に搭載される信号処理装置Ｍを示す。この信号処理装置Ｍは、油圧等の圧力を検出するセンサ部２ｓ（第一信号処理回路２）と、このセンサ部２ｓから得られる検出信号Ｓｄに基づいて不図示のアクチュエータを制御したり圧力値の表示等を行う制御部３ｃ（第二信号処理回路３）を備える。そして、センサ部２ｓと制御部３ｃはワイヤケーブルＷを介して接続される。
【００１４】
センサ部２ｓは、センサ素子２１，処理回路ユニット２２及び本実施例に係る異常検出回路１を備える。センサ素子２１は、圧力変化を抵抗値変化として検出する歪ゲージ式の抵抗ブリッジにより構成し、ブリッジ接続した四つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を有する。
【００１５】
一方、処理回路ユニット２２の一例を図２に示す。処理回路ユニット２２は、センサ素子２１の差動出力部から出力する差動信号を増幅する第一アンプ３１，オフセット調整を行う第一Ｄ／Ａコンバータ３２，ゲイン（感度）調整を行う第二Ｄ／Ａコンバータ３３及び第二アンプ３４，最終段の出力アンプ３５，調整値（デジタルコード）を記憶させるための不揮発性メモリ３６，この不揮発性メモリ３６に外部から調整値を書き込むためのシリアルインタフェース３７，不揮発性メモリ３６及びシリアルインタフェース３７にベースクロックを付与するクロック発生部３８を備える。なお、３９，４０は加算器である。したがって、処理回路ユニット２２は、センサ素子２１の差動信号に対する信号増幅機能，オフセット調整機能，ゲイン調整機能，メモリ機能及びインタフェイス機能を備えており、出力アンプ３５の出力部からは、圧力の検出信号Ｓｄ（アナログ信号）が出力する。そして、この出力アンプ３５の出力部が信号出力部２ｓｏとなる。
【００１６】
また、処理回路ユニット２２は、図１に示すように、正極側の電源入力部２ｐｉと負極側の電源入力部２ｎｉを備え、各電源入力部２ｐｉ，２ｎｉは、それぞれセンサ素子２１の電源入力部に接続するとともに、電源入力部２ｐｉにはセンサ部電源ラインＬｐｓを接続し、かつ電源入力部２ｎｉにはセンサ部電源ラインＬｎｓを接続する。
【００１７】
さらに、処理回路ユニット２２（出力アンプ３５）の出力部には、異常検出回路１を接続する。異常検出回路１は、処理回路ユニット２２の出力部にソースを接続したＮチャンネルタイプのＦＥＴ４ｔ（能動素子４）を備え、このＦＥＴ４ｔのドレインは、センサ部信号ラインＬｓｓに接続するとともに、ＦＥＴ４ｔのゲートは昇圧回路７に接続する。昇圧回路７は、ＦＥＴ４ｔのゲートと電源入力部２ｐｉ間に接続したコンデンサＣ１と、ＦＥＴ４ｔのゲートと電源入力部２ｐｉ間に接続した一対のダイオードＤ１，Ｄ２と、ダイオードＤ１，Ｄ２の相互接続部と処理回路ユニット２２のクロックポート間に接続したコンデンサＣ２を備えて構成する。この場合、一対のダイオードＤ１，Ｄ２は直列に接続し、各ダイオードＤ１，Ｄ２は、電源入力部２ｐｉからＦＥＴ４ｔのゲート側を順方向とする。また、コンデンサＣ２には、クロック発生部３８からベースクロック（図４（ｂ）参照）が付与される。この昇圧回路７により、電源ラインＬｐｓの電源電圧Ｅは二倍に昇圧され、この昇圧された電圧ＥｔがＦＥＴ４ｔのゲートに付与される。
【００１８】
他方、制御部３ｃは、Ａ／Ｄコンバータ５１及びコンピュータ機能を有する制御ユニット５２を備えるとともに、車載バッテリの電圧１２〔Ｖ〕を５〔Ｖ〕に変換するレギュレータ５３を備える。この場合、レギュレータ５３の出力部（５〔Ｖ〕出力）は、正極側の電源出力部３ｐｏとなり、制御部電源ラインＬｐｃに接続するとともに、Ａ／Ｄコンバータ５１の入力部は、信号入力部３ｓｉとなり、制御部信号ラインＬｓｃに接続する。また、３ｎｏは、負極側の電源出力部（アースライン）となり、制御部電源ラインＬｎｃに接続する。
【００１９】
そして、センサ部電源ラインＬｐｓと制御部電源ラインＬｐｃは、着脱式のコネクタＷｐにより接続されて電源ラインＬｐとなり、また、センサ部電源ラインＬｎｓと制御部電源ラインＬｎｃは、着脱式のコネクタＷｎにより接続されて電源ラインＬｎとなり、さらに、センサ部信号ラインＬｓｓと制御部信号ラインＬｓｃは、着脱式のコネクタＷｓにより接続されて信号ラインＬｓとなる。このような、電源ラインＬｐ，Ｌｎと信号ラインＬｓの一部区間が、ワイヤケーブルＷにより構成される。
【００２０】
次に、本実施例に係る異常検出回路１の動作について、図１〜図４を参照して説明する。
【００２１】
まず、図３を参照して基本形態に係る異常検出回路１の基本動作について説明する。同図において、正常時には、電源ラインＬｐからＦＥＴ４ｔのゲートに対して電源電圧Ｅが付与され、ＦＥＴ４ｔはオンする。したがって、信号ラインＬｓは導通状態となり、信号出力部２ｓｏから出力する検出信号Ｓｄは、ＦＥＴ４ｔを介して制御部３ｃ側に付与される。この場合、プルアップ抵抗Ｒｕの抵抗値は、一般的な５〜２０〔ｋΩ〕の任意の大きさに選定してある。これにより、ＦＥＴ４ｔから出力する検出信号Ｓｄの電圧は、図９の所定範囲Ａ（０．３〜４．７〔Ｖ〕）に入る大きさとなる。
【００２２】
一方、今、図３に示す電源ラインＬｐの位置Ｘｏで断線が生じた場合を想定する。この場合、電源ラインＬｐからＦＥＴ４ｔのゲートに対する電源電圧Ｅの付与が解除されるため、ＦＥＴ４ｔはオフし、プルアップ抵抗Ｒｕを流れる電流は、処理回路ユニット２２側には流れなくなる。この結果、信号入力部３ｓｉに入力する電圧は、電源電圧Ｅ（５〔Ｖ〕）となり、図９に示す異常範囲Ｂｕに入る電圧となる。
【００２３】
ところで、このような基本形態に係る異常検出回路１では、検出信号Ｓｄが電源電圧Ｅ付近まで上昇すると、ＦＥＴ４ｔのゲート−ソース間電圧が低下するため、センサ部２ｓの出力インピーダンスが高くなり、この結果、出力誤差の増加や急激な変化に対する応答性の低下を招いてしまう。そこで、図１に示した本実施例に係る異常検出回路１では、昇圧回路７を設けてＦＥＴ４ｔのゲートに付与される電圧Ｅｔを電源電圧Ｅの二倍にして出力インピーダンスを低く保つようにした。図４に昇圧回路７における各部の電圧のタイミングチャートを示す。クロック発生部３８からコンデンサＣ２に付与されるベースクロックは、図４（ｂ）に示すように、０〜５〔Ｖ〕で変化する。また、コンデンサＣ２には、図４（ｃ）に示すように、ダイオードＤ２により電源電圧Ｅ、即ち、５〔Ｖ〕が付与されている。したがって、ベースクロックが出力してコンデンサＣ２に付与されれば、ＦＥＴ４ｔのゲートの電圧Ｅｔは、時間（パルス数の増加）と共に上昇し、電源電圧Ｅの５〔Ｖ〕にコンデンサＣ２の端子電圧５〔Ｖ〕が加算された１０〔Ｖ〕となる。
【００２４】
よって、昇圧回路７を設けることにより、検出信号Ｓｄの電圧範囲の全般に対して出力インピーダンスを低く保つことが容易となるため、図３に示した基本形態に係る異常検出回路１よりも、通常時（非断線時）の出力精度（出力誤差の低減）を図ることができる。なお、負極側の電源ラインＬｎ及び信号ラインＬｓが断線した場合にも、電源ラインＬｐの断線と同様に、ＦＥＴ４ｔがオフすることにより検出が可能となる。
【００２５】
また、このような異常検出回路１を用いることにより、短絡の検出も容易になる。即ち、図８に示す従来の異常検出回路１００において、１２〔Ｖ〕の電源ラインＬｏと信号ラインＬｓが、点線で示す経路Ｙにより短絡した場合を想定する。この場合、電源ラインＬｏ（１２〔Ｖ〕）から経路Ｙ→信号ラインＬｓ→信号入力部１１３→処理回路ユニット１１２→電源入力部１１４ｐ→電源ラインＬｐ（５〔Ｖ〕）→レギュレータ１２３の順に電流が流れるため、センサ部１１０やレギュレータ１２３を含む制御部１２０が発熱して破壊に至る虞れがある。しかし、本実施例に係る異常検出回路１の場合、適当なコンダクタンスを有するＦＥＴ４ｔを選択すれば、容易に短絡電流を制限でき、発熱及び破壊からレギュレータ１２３等を保護することができる。したがって、このような異常検出回路１は、断線検出機能と出力短絡保護機能の双方を備えている。
【００２６】
次に、本発明の変更実施例に係る異常検出回路１について、図５〜図７を参照して説明する。
【００２７】
図５は、ＦＥＴ４ｔに付与する検出信号Ｓｄを増幅するバッファアンプ８を設けたものである。バッファアンプ８は、アンプ部６１を備え、このアンプ部６１の入力部は、処理回路ユニット２２の信号出力部２ｓｏに接続するとともに、アンプ部６１の出力部は、ＦＥＴ４ｔのソースに接続し、さらに、ＦＥＴ４ｔのドレインとアンプ部６１の帰還入力部間は、フィードバック抵抗Ｒｂにより接続して構成する。このようなバッファアンプ８を設けることにより、次のような利点がある。即ち、測定対象となる物理量に比例する検出信号Ｓｄの電圧に対する所定範囲Ａ（図９）をできるだけ広く確保する場合、ＦＥＴ４ｔのゲート−ソース間電圧をスレッシュホールド電圧に対して十分に高くすることが困難になる場合が多い。例えば、検出信号Ｓｄの電圧が４．７〔Ｖ〕、電源電圧Ｅが５．０〔Ｖ〕であれば、ＦＥＴ４ｔのゲート−ソース間電圧は０．３〔Ｖ〕となる。この場合、ＦＥＴ４ｔのオン時の抵抗が高くなるので、結果として、出力インピーダンスも高くなり、出力誤差が大きくなる。しかし、フィードバック抵抗Ｒｂを有するバッファアンプ８を設ければ、出力インピーダンスを低く抑えることができる。なお、正極側の電源ラインＬｐが断線した場合には、フィードバックによる電流リークを抑える必要があるため、フィードバック抵抗Ｒｂは数百〔ｋΩ〕前後に選定することが望ましい。
【００２８】
他方、図６（図７）は、図１に示した実施例に対して、電源電圧Ｅが一定の電圧範囲を外れたときに、ＦＥＴ４ｔに付与する電源電圧Ｅｔをローレベルに低下させて電源電圧Ｅの異常を検出する電源電圧監視回路９を付加したものである。即ち、図６に示す変更実施例は、図１に対して、ＦＥＴ４ｔのゲートを抵抗Ｒａを介してコンデンサＣ１に接続するとともに、ＦＥＴ７１のドレイン−ソースをＦＥＴ４ｔのゲートと電源ラインＬｎ間に接続し、さらに、ＦＥＴ７１のゲートに監視回路本体７２の出力部を接続したものである。
【００２９】
この監視回路本体７２の一例を図７に示す。同図において、７３はツェナダイオード、Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４は抵抗、７４，７５はコンパレータ、７６はＮＡＮＤ回路をそれぞれ示す。監視回路本体７２は、ツェナダイオード７３のツェナー電圧（基準電圧）と電源電圧Ｅを、二つのコンパレータ７４，７５により比較し、電源電圧Ｅが一定の電圧範囲を外れたとき、即ち、上限値を上回り或いは下限値を下回った場合に、ＮＡＮＤ回路７６の出力をハイレベルに切換え、ＦＥＴ７１をオンさせるようにしたものである。これにより、ＦＥＴ４ｔのゲートはローレベルとなり、ＦＥＴ４ｔがオフすることにより、異常発生を検出できる。このように、図６（図７）に示す異常検出回路１は、断線検出機能と電源電圧異常検出機能の双方を備えている。したがって、一部の回路を兼用して両機能を実現させることができ、コスト性が高められるとともに、信頼性がより高められる。
【００３０】
以上、実施例（変更実施例）について詳細に説明したが、本発明はこのような実施例（変更実施例）に限定されるものではなく、細部の回路構成，部品，手法，数値等において、本発明の要旨を逸脱しない範囲で任意に変更，追加，削除することができる。例えば、図３は基本形態の異常検出回路１として説明したが、この基本形態も本発明に包含するものである。したがって、昇圧回路７，バッファアンプ８及び電源電圧監視回路９は、必要に応じて用いることができる。また、第一信号処理部２としてセンサ部２ｓを例示し、第二信号処理部３として制御部３ｃを例示したが、他の同様の機能回路により置換することができる。さらに、能動素子４として、ＦＥＴ４ｔを例示したが、一般的なトランジスタをはじめ、他の同様の機能を発揮する能動素子を用いることができる。
【００３１】
【発明の効果】
このように、本発明は、大きさが所定範囲で変化する信号を出力する第一信号処理部の信号出力部と信号が入力する第二信号処理部の信号入力部を信号ラインにより接続し、かつ第二信号処理部の電源出力部と第一信号処理部の電源入力部を電源ラインにより接続するとともに、第二信号処理部における信号入力部と電源出力部間をプルアップ抵抗により接続してなる信号処理装置に設け、第二信号処理部の信号入力部に入力する信号の電圧が、所定範囲を外れた異常範囲に入ることを検出して、信号ライン及び電源ラインの断線を検出する異常検出回路において、第一信号処理部における信号ラインに、第一信号処理部における電源ラインの電源電圧が付与されてオンし、かつ電源電圧の付与が解除されてオフする能動素子を直列に接続し、能動素子がオフすることにより第二信号処理部の信号入力部に入力する信号の電圧が電源電圧になることに基づいて断線を検出するようにしたため、次のような顕著な効果を奏する。
【００３２】
（１）  経時的な絶縁の劣化により処理精度（検出精度）が左右される不具合を解消できるとともに、断線を検出する際の確実性及び信頼性を高めることができる。
【００３３】
（２）  好適な実施の形態により、ＦＥＴを使用するとともに、適当なコンダクタンスを有するＦＥＴを選択すれば、容易に短絡電流を制限でき、発熱及び破壊からレギュレータ等（第二信号処理部）を保護することができる。
【００３４】
（３）  好適な実施の形態により、昇圧回路又はバッファアンプを備えて構成すれば、第一信号処理部の出力インピータンスが低下し、出力誤差を低減できるとともに、急激な変化に対する応答性を高めることができる。
【００３５】
（４）  好適な実施の形態により、電源電圧監視回路を備えて構成すれば、一部の回路を兼用して断線検出機能と電源電圧異常検出機能の双方を実現でき、コスト性を高めることができるとともに、信頼性をより高めることができる。
【図面の簡単な説明】
【図１】本発明の好適な実施例に係る信号処理装置の異常検出回路の電気回路図、
【図２】同信号処理装置に備える処理回路ユニットの一例を示すブロック回路図、
【図３】同異常検出回路の基本形態を示す電気回路図、
【図４】図１に示す異常検出回路に備える昇圧回路における各部の電圧のタイミングチャート、
【図５】本発明の変更実施例に係る信号処理装置の異常検出回路の電気回路図、
【図６】本発明の他の変更実施例に係る信号処理装置の異常検出回路の電気回路図、
【図７】図６に示す異常検出回路に備える電源電圧監視回路の監視回路本体の電気回路図、
【図８】従来の技術に係る信号処理装置の異常検出回路の電気回路図、
【図９】圧力（物理量）に対する検出信号及び異常範囲を示す関係図、
【図１０】図８に示す信号処理装置に断線が生じた際の等価回路、
【符号の説明】
１      異常検出回路
２      第一信号処理部
２ｓ    センサ部，
２ｓｏ  信号出力部
２ｐｉ  電源入力部（正極側）
２ｎｉ  電源入力部（負極側）
３      第二信号処理部
３ｃ    制御部
３ｓｉ  信号入力部
３ｐｏ  電源出力部（正極側）
３ｎｏ  電源出力部（負極側）
４      能動素子
４ｔ    ＦＥＴ
７      昇圧回路
８      バッファアンプ
９      電源電圧監視回路
Ａ      所定範囲
Ｂ      異常範囲
Ｂｄ    異常範囲
Ｓｄ    信号（検出信号）
Ｌｓ    信号ライン
Ｌｐ    電源ライン（正極側）
Ｌｎ    電源ライン（負極側）
Ｒｕ    プルアップ抵抗
Ｍ      信号処理装置
Ｅ      電源電圧
Ｅｔ    能動素子に付与される電圧
【図１】
0003971212.tif 000002
【図２】
0003971212.tif 000003
【図３】
0003971212.tif 000004
【図４】
0003971212.tif 000005
【図５】
0003971212.tif 000006
【図６】
0003971212.tif 000007
【図７】
0003971212.tif 000008
【図８】
0003971212.tif 000009
【図９】
0003971212.tif 000010
【図１０】
0003971212.tif 000011