(57)【特許請求の範囲】
【請求項１】
Ａ／Ｄ変換とＤ／Ａ変換を行うステージを複数個縦列接続したパイプライン型Ａ／Ｄコンバータであって、
前記ステージは、
入力信号をＡ／Ｄ変換するＡ／Ｄサブコンバータと、
前記Ａ／Ｄサブコンバータの出力をＤ／Ａ変換する切り換え可能な第１および第２のＤ／Ａコンバータと、
前記第１および第２のＤ／Ａコンバータの各出力を所定の多値出力にそれぞれ振り分ける第１および第２の多値出力回路と、
前記入力信号をそれぞれサンプルしホールドする少なくとも２つのコンデンサをそれぞれ含むとともに、切り換え可能な第１および第２のサンプルホールド回路と、
前記第１および第２のサンプルホールド回路の各出力側にそれぞれ接続される第１および第２のプリアンプと、
前記第１および第２のプリアンプの出力のいずれか一方を選択する切り換えスイッチと、
この切り換えスイッチで選択した前記出力を入力する演算増幅器とを備え、
前記第１のサンプルホールド回路と前記第２のサンプルホールド回路とは、一方がサンプル動作中には他方がホールド動作するようになっており、
さらに、前記演算増幅器は、前記両サンプルホールド回路のうちホールド動作中のサンプルホールド回路に含まれるコンデンサのうちの一方のコンデンサで増幅器を形成するようになっており、
また前記ホールド動作中には、前記コンデンサのうちの他方のコンデンサに前記第１または第２の多値出力回路の所定の出力が加算された信号が得られ、この加算信号が前記第１または第２のプリアンプに供給されるようになっていることを特徴とするパイプライン型Ａ／Ｄコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄコンバータに関し、特に、高速で動作するパイプライン型Ａ／Ｄコンバータに関するものである。
【０００２】
【従来の技術】
従来、パイプライン型Ａ／Ｄコンバータとしては、特開２０００−１３２３２号公報に記載のものが知られている。
このパイプライン型Ａ／Ｄコンバータは、図５に示すように、アナログ入力信号ＡｉｎをＮビットのデジタル出力信号Ｄｏｕｔに変換するため、アナログ入力信号Ａｉｎをサンプルホールドするサンプルホールド回路Ｓ／Ｈと、各ビットを決定するために縦列接続されたｋ個のステージＳ１、Ｓ２・・・・Ｓｋと、各ステージにおいて決定されたｎ桁のデジタル値ｄｊ（ｊは１、２、・・・・ｋ）を格納するメモリ２０と、メモリ２０に格納されたデジタル値ｄｊに基づいてデジタル出力信号Ｄｏｕｔを求める演算回路３０を有している。
【０００３】
サンプルホールド回路Ｓ／Ｈは、アナログ入力信号Ｖｉｎをサンプルし、ホールドした値を第１番目のステージＳ１に送出するようになっている。
ステージＳ１、Ｓ２、・・・・Ｓｋは、各ステージに入力されるアナログ入力電圧Ｖｉｎに基づいてｎ桁（ｎ＜Ｎ）のデジタル出力ｄｊを生成してメモリ２０に送出するとともに、そのアナログ入力電圧Ｖｉｎと、その生成したデジタル出力ｄｊのＤ／Ａ変換値とから得られる所定の出力電圧Ｖｏｕｔを生成し、この生成した出力電圧Ｖｏｕｔを次段のステージにアナログ入力電圧Ｖｉｎとして送出するようになっている。
【０００４】
メモリ２０は、各ステージからそれぞれｎ桁のデジタル出力信号ｄｊを受け取り、これを格納するようになっている。
演算回路３０は、メモリ２０に格納されたデジタル出力信号ｄｊに基づいてＮ桁のデジタル出力信号Ｄｏｕｔを求めるために所定の演算を行う。このときの演算規則は、以下の通りである。
【０００５】
まず、ｄｋの最上位桁とｄ（ｋ−１）の最下位桁を２進法で加算する。次に、この結果に基づいて、ｄ（ｋ−１）の最上位桁  ｄ（ｋ−２）の最下位桁を、同じく２進法で加算する。以下これを繰り返して、ｄ１の最下位桁とｄ２の最上位桁まで足し合わせる。このように全てのｄｊ（ｊは１、２、・・・・ｋ）について足し合わされた結果が、演算回路３０のデジタル出力信号Ｄｏｕｔである。
【０００６】
ステージＳ１、Ｓ２、・・・・Ｓｋは、図６に示すように構成され、その各ステージではその各構成が同一となっている。
すなわち、各ステージは、図６に示すように、Ａ／Ｄサブコンバータ４０と、Ｄ／Ａコンバータ５０、６０と、多値出力回路７０、８０と、サンプルホールド回路９０、１００と、切り換えスイッチＳＷ９と、演算増幅器（オペアンプ）１１０とを備えている。
【０００７】
Ａ／Ｄサブコンバータ４０は、アナログ入力信号ＶｉｎをＡ／Ｄ変換してデジタル出力信号ｄｊを生成出力するようになっている。Ｄ／Ａコンバータ５０、６０は、切り換えスイッチＳＷ３０で選択されたＡ／Ｄサブコンバータ４０からのデジタル出力信号ｄｊを入力し、この入力したデジタル出力信号ｄｊをアナログ信号にＤ／Ａ変換するようになっている。多値出力回路７０、８０は、Ｄ／Ａコンバータ５０、６０からの出力をそれぞれ所定の多値出力に振り分けるようになっている。
【０００８】
サンプルホールド回路９０は、スイッチＳＷ１、ＳＷ２、ＳＷ７と、コンデンサＣ１、Ｃ２から構成され、アナログ入力信号Ｖｉｎのサンプルホールドを行うようになっている。また、サンプルホールド回路１００は、スイッチＳＷ３、ＳＷ４、ＳＷ８と、コンデンサＣ３、Ｃ４から構成され、アナログ入力信号Ｖｉｎのサンプルホールドを行うようになっている。
【０００９】
サンプルホールド回路９０、１００は、一方がサンプル動作中には、他方がホールド動作中になるように、スイッチＳＷ１〜ＳＷ４およびスイッチＳＷ７、ＳＷ８が制御されるようになっている。
次に、このような構成からなる従来のパイプライン型のＡ／Ｄコンバータの動作について説明する。
【００１０】
まず、サンプルホールド回路９０がサンプル動作中であり、サンプルホールド回路１００がホールド動作中の場合について説明する。
この場合には、切り換えスイッチＳＷ９は図６に示す位置となる。また、サンプルホールド回路９０は、スイッチＳＷ１、ＳＷ２、ＳＷ７が閉状態になり、アナログ入力信号ＶｉｎによりコンデンサＣ１、Ｃ２の充電が行われる。
【００１１】
一方、サンプルホールド回路１００は、図６に示すように、スイッチＳＷ３、ＳＷ４、ＳＷ８が開状態となる。このとき、スイッチＳＷ９１が閉状態となり、演算増幅器１１０の入出力間にコンデンサＣ３が接続された状態になり、演算増幅器１１０はサンプルホールド回路１００の増幅回路として機能するようになる。また、このときには、図示のように、スイッチＳＷ６が閉状態になるので、多値出力回路８０の出力がコンデンサＣ４の充電電荷に重畳されてこの電圧が演算増幅器１１０の−入力端子に供給される。
【００１２】
従って、以上のような動作の場合には、コンデンサＣ１〜Ｃ４などの接続状態は図７に示すようになる。
次に、サンプルホールド回路１００がサンプル動作中であり、サンプルホールド回路９０がホールド動作中の場合について説明する。
この場合には、切り換えスイッチＳＷ９は図６に示す位置とは反対の位置になる。また、サンプルホールド回路１００は、スイッチＳＷ３、ＳＷ４、ＳＷ８が閉状態になり、アナログ入力信号ＶｉｎによりコンデンサＣ３、Ｃ４の充電が行われる。
【００１３】
一方、サンプルホールド回路９０は、スイッチＳＷ１、ＳＷ２、ＳＷ７が開状態となる。このとき、スイッチＳＷ９１が開き、スイッチＳＷ９０が閉状態となり、演算増幅器１１０の入出力間にコンデンサＣ１が接続された状態になり、演算増幅器１１０はサンプルホールド回路９０の増幅回路として機能するようになる。また、このときには、スイッチＳＷ６が開きスイッチＳＷ５が閉状態になるので、多値出力回路７０の出力がコンデンサＣ２の充電電荷に重畳されてこの電圧が演算増幅器１１０の−入力端子に供給される。
【００１４】
従って、以上のような動作の場合には、コンデンサＣ１〜Ｃ４などの接続状態は図８のに示すようになる。なお、図中の演算増幅器１１０の出力端子側に接続されるコンデンサＣ１’、Ｃ２’は、次段のステージのサンプルホールド回路のものである。
【００１５】
【発明が解決しようとする課題】
以上の説明からわかるように、従来のパイプライン型Ａ／Ｄコンバータでは、サンプルホールド回路９０、１００は、一方がサンプル動作中には、他方がホールド動作をするようになっている。
また、ホールド動作中のサンプルホールド回路９０またはサンプルホールド回路１００の出力を選択的に演算増幅器１１０に入力するために、演算増幅器１１０の入力側に切り換えスイッチＳＷ９が設けられ、この切り換えスイッチＳＷ９として例えばＭＯＳトランジスタなどが使用されている。
【００１６】
このため、スイッチＳＷ９が切り換わるとき、換言するとＭＯＳトランジスタがオフするときに、ＭＯＳトランジスタからのチャージインジェクション（電荷注入）により寄生容量Ｃｐに電荷が蓄積されていき、この蓄積された電荷を放電することができない。
このため、図７および図８に示すように、サンプルホールド回路９０、１００の各出力電圧を演算増幅器１１０で増幅するときには、その寄生容量Ｃｐに蓄積された電荷に起因し、演算増幅器１１０の出力Ｖｏｕｔが変化してしまう。
【００１７】
いま、例えば、コンデンサＣ１、Ｃ２の容量が、Ｃ１、Ｃ２≫Ｃｐであれば、寄生容量Ｃｐによる電荷は無視できる。このときには、演算増幅器１１０の出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝〔（Ｃ１＋Ｃ２）／Ｃ１〕×Ｖｉｎ＋（Ｃ２／Ｃ１）×（前段の多値出力回路の出力値）となる。
しかし、パイプライン型Ａ／Ｄコンバータを低消費電力化や低コスト化するために、コンデンサＣ１、Ｃ２の容量を小さくすると、寄生容量Ｃｐは、コンデンサＣ１、Ｃ２の容量と同程度、またはＣｐ＞Ｃ１、Ｃ２となる場合が考えられる。この結果、演算増幅器１１０の出力電圧Ｖｏｕｔは、上記の理想的な出力電圧Ｖｏｕｔから大きくずれてしまうという、不都合が考えられる。
【００１８】
そこで、本発明の目的は、上記の点に鑑み、省電力化などのためにサンプルホールド回路に含まれるコンデンサの容量を小さくするような場合であっても、サンプルホールド回路の出力電圧を精度良く増幅できるようにしたパイプライン型Ａ／Ｄコンバータを提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１に記載の発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、Ａ／Ｄ変換とＤ／Ａ変換を行うステージを複数個縦列接続したパイプライン型Ａ／Ｄコンバータであって、前記ステージは、入力信号をＡ／Ｄ変換するＡ／Ｄサブコンバータと、前記Ａ／Ｄサブコンバータの出力をＤ／Ａ変換する切り換え可能な第１および第２のＤ／Ａコンバータと、前記第１および第２のＤ／Ａコンバータの各出力を所定の多値出力にそれぞれ振り分ける第１および第２の多値出力回路と、前記入力信号をそれぞれサンプルしホールドする少なくとも２つのコンデンサをそれぞれ含むとともに、切り換え可能な第１および第２のサンプルホールド回路と、前記第１および第２のサンプルホールド回路の各出力側にそれぞれ接続される第１および第２のプリアンプと、前記第１および第２のプリアンプの出力のいずれか一方を選択する切り換えスイッチと、この切り換えスイッチで選択した前記出力を入力する演算増幅器とを備え、前記第１のサンプルホールド回路と前記第２のサンプルホールド回路とは、一方がサンプル動作中には他方がホールド動作するようになっており、さらに、前記演算増幅器は、前記両サンプルホールド回路のうちホールド動作中のサンプルホールド回路に含まれるコンデンサのうちの一方のコンデンサで増幅器を形成するようになっており、また前記ホールド動作中には、前記コンデンサのうちの他方のコンデンサに前記第１または第２の多値出力回路の所定の出力が加算された信号が得られ、この加算信号が前記第１または第２のプリアンプに供給されるようになっていることを特徴とするものである。
【００２０】
このように本発明は、第１および第２のサンプルホールド回路の各出力側と、演算増幅器の入力側に設けた切り換えスイッチとの間に、第１および第２のプリアンプをそれぞれ設けるようにした。従って、演算増幅器の入力側に存在する寄生容量の影響を受けずに、演算増幅器は第１および第２のサンプルホールド回路の出力電圧を増幅することができる。
【００２１】
このため、本発明によれば、省電力化などのためにサンプルホールド回路に含まれるコンデンサの容量を小さくするような場合であっても、サンプルホールド回路の出力電圧を精度良く増幅できる。
【００２２】
【発明の実施の形態】
以下、本発明のパイプライン型Ａ／Ｄコンバータの実施形態について、図面を参照して説明する。
この実施形態の基本的な構成は、図５に示す従来のパイプライン型Ａ／Ｄコンバータと同様に構成され、その各ステージＳ１、Ｓ２・・・・Ｓｋを、図６から図１に置き換えるようにしたものである。
【００２３】
すなわち、この実施形態の各ステージは、図１に示すように、Ａ／Ｄサブコンバータ４０と、Ｄ／Ａコンバータ５０、６０と、多値出力回路７０、８０と、サンプルホールド回路９０、１００と、切り換えスイッチＳＷ９と、演算増幅器１１０とを含み、これらの構成要素を含む点は、図６に示す従来のステージの場合と同様である。
【００２４】
しかし、この実施形態の各ステージは、図１に示すように、サンプルホールド回路９０、１００と、演算増幅器１１０の入力側に配置される切り換えスイッチＳＷ９との間に、プリアンプ（前置増幅器）１２０、１３０をそれぞれ介在させるようにした点に特徴を有するものである。
Ａ／Ｄサブコンバータ４０は、アナログ入力信号ＶｉｎをＡ／Ｄ変換してデジタル出力信号ｄｊを生成出力するものである。Ｄ／Ａコンバータ５０、６０は、切り換えスイッチＳＷ３０で選択されたＡ／Ｄサブコンバータ４０からのデジタル出力信号ｄｊを入力し、この入力したデジタル出力信号ｄｊをアナログ信号にＤ／Ａ変換するものである。
【００２５】
多値出力回路７０、８０は、Ｄ／Ａコンバータ５０、６０からの出力をそれぞれ所定の多値出力に振り分けるものである。
Ａ／Ｄサブコンバータ４０、Ｄ／Ａコンバータ５０、６０、および多値出力回路７０、８０は、図２に示すように、比較器ＣＯＭＰ１および比較器ＣＯＭＰ２からなる判定回路７１と、スイッチＳＷ５０〜ＳＷ７０からなるアナログスイッチング回路７２とを含み、多値の信号ＭＸを出力するものとして表される。
【００２６】
判定回路７１は、比較器ＣＯＭＰ１、ＣＯＭＰ２を用いて、アナログ入力信号Ｖｉｎが、＋Ｖ１より大きいか、＋Ｖ１以下で−Ｖ１以上か、または−Ｖ１より小さいかの判定を行う回路である。
アナログスイッチ回路７２は、判定回路７１の判定結果に基づき、アナログ入力信号Ｖｉｎが＋Ｖ１より大きい場合にはスイッチＳＷ７０のみを閉状態にして−Ｖｒを出力し、アナログ入力信号Ｖｉｎが＋Ｖ１以下で−Ｖ１以上である場合にはスイッチＳＷ６０のみを閉状態にして０出力し、さらに、出力アナログ入力信号Ｖｉｎが−Ｖ１より小さい場合にはスイッチＳＷ５０のみを閉状態にして＋Ｖｒを出力する回路である。ここに、Ｖｒは参照電圧であり、このパイプライン型Ａ／Ｄコンバータが測定しうる最大の電圧である。
【００２７】
なお、多値出力回路７０、８０が上記のように３値を出力する回路であるのは、各ステージＳ１〜Ｓｋの各デジタル出力が２ビットの場合である。
サンプルホールド回路９０は、アナログ入力信号Ｖｉｎをサンプルし、ホールドする回路である。また、サンプルホールド回路１００は、アナログ入力信号Ｖｉｎをサンプルしホールドする回路である。
【００２８】
さらに詳述すると、サンプルホールド回路９０は、スイッチＳＷ１とコンデンサＣ１とが直列接続された直列回路と、スイッチＳＷ２とコンデンサＣ２とが直列接続された直列回路とからなり、その両直列回路が並列に接続されて並列回路を形成している。その並列回路の一端には、アナログ入力信号Ｖｉｎが供給され、その他端がスイッチＳＷ７を介して接地されている。
【００２９】
また、サンプルホールド回路１００は、スイッチＳＷ３とコンデンサＣ３とが直列接続された直列回路と、スイッチＳＷ４とコンデンサＣ４とが直列接続された直列回路とからなり、その両直列回路が並列に接続されて並列回路を形成している。その並列回路の一端には、アナログ入力信号Ｖｉｎが供給され、その他端がスイッチＳＷ８を介して接地されている。
【００３０】
サンプルホールド回路９０とサンプルホールド回路１００は、一方がサンプル動作中には、他方がホールド動作中になるように、スイッチＳＷ１〜ＳＷ４およびスイッチＳＷ７、ＳＷ８が、制御回路（図示せず）により制御されるようになっている。スイッチＳＷ１〜ＳＷ４およびスイッチＳＷ７、ＳＷ８は、例えばＭＯＳトランジスタから構成されている。
【００３１】
プリアンプ１２０は、その一方の入力端子がサンプルホールド回路９０の出力側と接続され、その他方の入力端子が接地され、その出力端子が切り換えスイッチＳＷ９の一方の端子に接続されている。
また、プリアンプ１３０は、その一方の入力端子がサンプルホールド回路１００の出力側と接続され、その他方の入力端子が接地され、その出力端子が切り換えスイッチＳＷ９の他方の端子に接続されている。
【００３２】
切り換えスイッチＳＷ９は、プリアンプ１２０またはプリアンプ１３０の出力を選択して演算増幅器１１０の入力側に供給するものであり、例えば、ＭＯＳトランジスタなどの電子スイッチから構成されている。
その一例を挙げると、切り換えスイッチＳＷ９は、２つのＭＯＳトランジスタから構成され、その一方はプリアンプ１２０と演算増幅器１１０とを接続するために使用され、その他方はプリアンプ１３０と演算増幅器１１０とを接続するために使用されている。また、両ＭＯＳトランジスタは、同時にオンすることがないように、制御回路によりそのオンオフ制御が行われるようになっている。
【００３３】
演算増幅器１１０は、サンプルホールド回路９０またはサンプルホールド回路１００がホールド動作中に、その動作に対応するコンデンサＣ１またはコンデンサＣ３を用いて増幅回路を形成するようになっている。このときには、ホールド動作中のコンデンサＣ２またはコンデンサＣ４の充電電荷に対して、対応する多値出力回路７０、８０の出力電圧が加算されるようになっている。そして、演算増幅器１１０は、プリアンプ１２０またはプリアンプ１３０とともに、その加算電圧を増幅するようになっている。
【００３４】
このため、演算増幅器１１０の出力端子は、スイッチＳＷ９０を介してスイッチＳＷ１とコンデンサＣ１の共通接続部に接続されている。さらに、演算増幅器１１０の出力端子は、スイッチＳＷ９１を介してスイッチＳＷ３とコンデンサＣ３の共通接続部に接続されている。
また、多値出力回路７０の出力電圧は、スイッチＳＷ５を介してコンデンサＣ２の一端に供給されるようになっている。同様に、多値出力回路８０の出力電圧は、スイッチＳＷ６を介してコンデンサＣ４の一端に供給されるようになっている。
【００３５】
次に、このような構成からなる実施形態の主要な動作について、図面を参照して説明する。
まず、サンプルホールド回路９０がサンプル動作中であり、サンプルホールド回路１００がホールド動作中の場合について説明する。
この場合には、切り換えスイッチＳＷ９は図１に示す位置となる。また、サンプルホールド回路９０は、スイッチＳＷ１、ＳＷ２、ＳＷ７が閉状態になり、アナログ入力信号ＶｉｎによりコンデンサＣ１、Ｃ２の充電が行われる。
【００３６】
一方、サンプルホールド回路１００は、スイッチＳＷ３、ＳＷ４、ＳＷ８が開状態となる。このとき、スイッチＳＷ９１が閉状態となり、プリアンプ１３０の入力端子と演算増幅器１１０の出力端子との間にコンデンサＣ３が接続された状態になる。この結果、演算増幅器１１０は、サンプルホールド回路１００の出力電圧を増幅する増幅回路として機能するようになる。
【００３７】
また、このときには、図１に示すように、スイッチＳＷ６が閉状態になるので、多値出力回路８０の出力がコンデンサＣ４の充電電荷に重畳（加算）されて、この電圧がプリアンプ１３０で増幅されて演算増幅器１１０の−入力端子に供給される。
従って、以上のような動作の場合には、コンデンサＣ１〜Ｃ４などの接続状態は図３のに示すようになる。
【００３８】
次に、サンプルホールド回路１００がサンプル動作中であり、サンプルホールド回路９０がホールド動作中の場合について説明する。
この場合には、切り換えスイッチＳＷ９は図１に示す位置とは反対の位置になる。また、サンプルホールド回路１００は、スイッチＳＷ３、ＳＷ４、ＳＷ８が閉状態になり、アナログ入力信号ＶｉｎによりコンデンサＣ３、Ｃ４の充電が行われる。
【００３９】
一方、サンプルホールド回路９０は、スイッチＳＷ１、ＳＷ２、ＳＷ７が開状態となる。このとき、スイッチＳＷ９１が開き、スイッチＳＷ９０が閉状態となる。このため、プリアンプ１２０の入力端子と演算増幅器１１０の出力端子との間にコンデンサＣ１が接続された状態になり、演算増幅器１１０はサンプルホールド回路９０増幅回路として機能するようになる。
【００４０】
また、このときには、スイッチＳＷ６が開きスイッチＳＷ５が閉状態になるので、多値化回路７０の出力がコンデンサＣ２の充電電荷に重畳され、この電圧がプリアンプ１２０で増幅されて演算増幅器１１０の−入力端子に供給される。
従って、以上のような動作の場合には、コンデンサＣ１〜Ｃ４などの接続状態は図４のに示すようになる。なお、図中の演算増幅器１１０の出力端子側に接続されるコンデンサＣ１’、Ｃ２’は、次段のステージのサンプルホールド回路のものである。
【００４１】
ところで、この実施形態では、サンプルホールド回路９０と演算増幅器１１０との間にプリアンプ１２０を設けるとともに、サンプルホールド回路１００と演算増幅器１１０との間にプリアンプ１３０を設けるようにした。
このため、プリアンプ１２０、１３０の各入力側には図１に示すように寄生容量Ｃｐ１、Ｃｐ２が存在するので、その寄生容量Ｃｐ１、Ｃｐ２にはスイッチＳＷ７、ＳＷ８の切り換え時に電荷が蓄積される。しかし、サンプルホールド回路９０、１００がサンプル動作時には、図３または図４に示すように、プリアンプ１２０、１３０の入力端子は接地されるので、そのサンプル動作の期間に寄生容量Ｃｐ１、Ｃｐ２の蓄積電荷は放電される。
【００４２】
その一方、演算増幅器１１０の入力側には、従来と同様に寄生容量Ｃｐが存在し、この寄生容量Ｃｐには切り換えスイッチＳＷ９の切り換え動作によって電荷が蓄積される。しかし、寄生容量Ｃｐに蓄積された電荷は、プリアンプ１２０、１３０の存在により、演算増幅器１１０が行うサンプルホールド回路９０、１００の出力電圧の増幅動作に影響を与えない。
【００４３】
このため、この実施形態によれば、省電力化などのためにサンプルホールド回路９０、１００に含まれるコンデンサＣ１〜Ｃ４の容量を小さくするような場合であっても、演算増幅器１１０がサンプルホールド回路９０、１００の出力電圧を精度良く増幅できる。
また、この実施形態では、プリアンプ１２０、１３０を設けるが、その利得や駆動能力は小さくても良く、演算増幅器１１０よりも消費電力を小さくできるので、プリアンプ１２０、１３０の追加に伴う消費電力の増加はわずかである。このため、低消費電力化にも寄与することが可能となる。
【００４４】
【発明の効果】
以上説明したように、本発明では、第１および第２のサンプルホールド回路の各出力側と、演算増幅器の入力側に設けた切り換えスイッチとの間に、第１および第２のプリアンプをそれぞれ設けるようにした。
このため、本発明によれば、省電力化などのためにサンプルホールド回路に含まれるコンデンサの容量を小さくするような場合であっても、サンプルホールド回路の出力電圧を精度良く増幅できる。
【図面の簡単な説明】
【図１】本発明の実施形態の各ステージの構成を示す図である。
【図２】図１のＡ／Ｄサブコンバータ、Ｄ／Ａコンバータ、および多値出力回路を表わす図である。
【図３】本発明の実施形態のステージの動作を説明する図である。
【図４】本発明の実施形態のステージの他の動作を説明する図である。
【図５】従来のパイプライン型Ａ／Ｄコンバータの構成を示す図である。
【図６】図５の各ステージの構成を示す図である。
【図７】そのステージの動作を説明する図である。
【図８】そのステージの他の動作を説明する図である。
【符号の簡単な説明】
Ｓ１、Ｓ２・・・・Ｓｋ  ステージ
ＳＷ９  切り換えスイッチ
Ｃ１〜Ｃ４  コンデンサ
４０  Ａ／Ｄサブコンバータ
５０、６０  Ｄ／Ａコンバータ
７０、８０  多値出力回路
９０、１００  サンプルホールド回路
１１０  演算増幅器
１２０、１３０  プリアンプ
【図１】
0003901992.tif 000002
【図２】
0003901992.tif 000003
【図３】
0003901992.tif 000004
【図４】
0003901992.tif 000005
【図５】
0003901992.tif 000006
【図６】
0003901992.tif 000007
【図７】
0003901992.tif 000008
【図８】
0003901992.tif 000009