(57)【特許請求の範囲】
【請求項１】
バラクタダイオードを有し、前記バラクタダイオードのカソードに発振周波数設定用の同調電圧が印加される共振回路と、前記共振回路がベースに結合された発振トランジスタと、少なくとも前記発振トランジスタのベースとグランドとの間に結合され、前記発振トランジスタの静電破壊を防止するダイオードと、位相ロックループによって前記同調電圧を発生する同調電圧発生回路とを備え、前記同調電圧発生回路に接続されているとともに所定の電圧を分圧し、分圧された電圧が前記同調電圧発生回路が発生する同調電圧の増減方向と同じ方向に同調して変化する温度補償回路を設け、前記ダイオードのアノードを接地し、前記分圧された電圧を前記ダイオードのカソードに印加したことを特徴とするテレビジョンチューナの発振器。
【請求項２】
前記発振トランジスタと前記温度補償回路と前記同調電圧発生回路と前記ダイオードとを一つの集積回路内に構成したことを特徴とする請求項１に記載のテレビジョンチューナの発振器。
【請求項３】
前記同調電圧発生回路はプルアップ抵抗を介して前記同調電圧よりも高い電圧の電圧源に一端が接続された抵抗手段と、前記抵抗手段の他端にコレクタが接続され、エミッタ側が接地されたＮＰＮトランジスタを有し、前記ＮＰＮトランジスタはコレクタとエミッタとの間の電圧が前記位相ロックループの制御電圧によって変化するように制御され、前記温度補償回路は前記所定の電圧が一端に印加される抵抗と、前記抵抗の他端側にドレインが接続されると共に、ゲートが接地されたＦＥＴとを少なくとも有し、前記ＦＥＴのソースを前記ＮＰＮトランジスタのコレクタに接続し、前記抵抗の他端と前記ＦＥＴのドレインとの間の電圧を前記ダイオードのカソードに印加したことを特徴とする請求項１又は２に記載のテレビジョンチューナの発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はテレビジョンチューナの発振器に関し、特に、発振トランジスタを構成した集積回路を用いたテレビジョンチューナの発振器に関する。
【０００２】
【従来の技術】
従来のテレビジョンチューナの発振器の構成を図２に示す。集積回路５０内には互いのエミッタが結合して差動的に動作する三対の発振トランジスタ５１及び５２と、５３及び５４と、５５及び５６とが構成される。また、集積回路５０内には第一乃至第十の結合コンデンサ５７〜６６と、第一乃至第五のダイオード６７〜７１とが構成される。また、集積回路５０には、外部に設けた共振回路を接続するための第一乃至第五の端子５０ａ〜５０ｅと、電源端子５０ｆと、同調電圧端子５０ｇとが設けられる。そして、外部から電源端子５０ｆに印加された電源電圧Ｖｃｃ（約５ボルト）が各発振トランジスタ５１〜５６のコレクタや図示しない他の回路等に供給される。
【０００３】
第一の発振トランジスタ５１のベースと第二の発振トランジスタ５２のコレクタはそれぞれ第一の結合コンデンサ５７、第二の結合コンデンサ５８によって第一の端子５０ａに結合され、第一の発振トランジスタ５１のコレクタと第二の発振トランジスタ５２のベースはそれぞれ第三の結合コンデンサ５９、第四の結合コンデンサ６０によって第二の端子５０ｂに結合される。そして、第一の端子５０ａには第一のダイオード６７のカソードが接続され、アノードは接地される。また、第二の端子５０ｂにも第二のダイオード６８のカソードが接続され、アノードは接地される。
【０００４】
第三の発振トランジスタ５３のベースと第四の発振トランジスタ５４のコレクタはそれぞれ第五の結合コンデンサ６１、第六の結合コンデンサ６２によって第三の端子５０ｃに結合され、第四の発振トランジスタ５４のベースはコンデンサ７２によって接地される。そして、第三の端子５０ｃには第三のダイオード６９のカソードが接続され、アノードは接地される。
【０００５】
第五の発振トランジスタ５５のベースと第六の発振トランジスタ５６のコレクタはそれぞれ第七の結合コンデンサ６３、第八の結合コンデンサ６４によって第四の端子５０ｄに結合され、第五の発振トランジスタ５５のコレクタと第六の発振トランジスタ５６のベースはそれぞれ第九の結合コンデンサ６５、第十の結合コンデンサ６６によって第五の端子５０ｅに結合される。そして、第四の端子５０ｄには第四のダイオード７０のカソードが接続され、アノードは接地される。また、第五の端子５０ｅにも第五のダイオード７１のカソードが接続され、アノードは接地される。
【０００６】
これら第一乃至第五のダイオード６７〜７１は、外部から第一乃至第五の端子５０ａ〜５０ｅに静電気が印加されたときに各発振トランジスタ５１〜５６が破壊されるのを防止するための保護ダイオードとしての役目を果たす。
【０００７】
集積回路５０の外部には３つの共振回路が設けられる。第一の共振回路８１はインダクタンス素子８１ａとアノードが直流的に接地されたバラクタダイオード８１ｂとかなる並列共振回路で構成され、第一の端子５０ａと第二の端子５０ｂとの間に接続される。この結果、第一及び第二の発振トランジスタ５１、５２と第一の共振回路８１とによって平衡型の発振器が構成され、これは、例えばＶＨＦ帯のハイバンドのテレビジョン信号を受信する場合の局部発振器として使用される。
【０００８】
また、第二の共振回路８２はインダクタンス素子８２ａとアノードがインダクタンス素子８２ａによって直流的に接地されたバラクタダイオード８２ｂとかなる並列共振回路で構成され、バラクタダイオード８２ｂのアノードが第三の端子５０ｃに接続され、カソードは高周波的に接地される。この結果、第三及び第四の発振トランジスタ５３、５４と第二の共振回路８２とによって不平衡型の発振器が構成され、これは、例えばＶＨＦ帯のローバンドのテレビジョン信号を受信する場合の局部発振器として使用される。
【０００９】
さらに、第三の共振回路８３はインダクタンス素子８３ａとアノードが直流的に接地されたバラクタダイオード８３ｂとかなる並列共振回路で構成され、第四の端子５０ｄと第五の端子５０ｅとの間に接続される。この結果、第五及び第六の発振トランジスタ５５、５６と第三の共振回路８３とによって平衡型の発振器が構成され、これは、例えばＵＨＦ帯のテレビジョン信号を受信する場合の局部発振器として使用される。
そして、各バラクタダイオード８１ｂ、８２ｂ、８３ｂのカソードは同調電圧端子５０ｇに接続される。
【００１０】
同調電圧端子５０ｇには外部からプルアップ抵抗８４を介して高電圧Ｖｔｕ（約３０ボルト）が印加される。そして、集積回路５０内には同調電圧端子５０ｇとグランドとの間に接続された同調電圧発生回路７３と、この同調電圧発生回路７３を制御するＰＬＬ回路７４が構成される。
【００１１】
同調電圧発生回路７３はジャンクションＦＥＴ７３ａと、ＮＰＮトランジスタ７３ｂとを有し、ジャンクションＦＥＴ７３ａのドレインが抵抗７３ｃによって同調電圧端子５０ｇに接続され、ソースはＮＰＮトランジスタ７３ｂのコレクタに接続される。そしてＮＰＮトランジスタ７３ｂのエミッタは抵抗７３ｄによって接地される。
【００１２】
ＰＬＬ回路７４は、図示はしないが周知の固定分周器、可変分周器、位相比較器等を有し、ここには発振周波数を設定するためのデータＤａと、各発振トランジスタ５１〜５６から出力される発振信号Ａと、基準信号Ｒｅｆとが入力される。ＰＬＬＬ回路７４から出力された制御電圧はＮＰＮトランジスタ７３ｂに入力される。これによってジャンクションＦＥＴ７３ａとＮＰＮトランジスタ７３ｂとは動作点が制御されて可変インピーダンス素子として働く。従って、プルアップ抵抗８４と同調電圧発生回路７３とのインピーダンス比が変化して同調電圧端子５０ｇにはほぼ２ボルトから２５ボルトの範囲の同調電圧が発生する。この電圧が各バラクタダイオード８１ｂ、８２ｂ、８３ｂに印加されて発振周波数が設定される。ここで、たとえば、各共振回路自体の共振周波数が周囲温度等の環境条件によって変化し、発振周波数が変化しても、その変化を補正するように同調電圧が変化して発振周波数は元の状態に戻る。
【００１３】
【発明が解決しようとする課題】
共振回路におけるバラクタダイオードの容量は正の温度係数を持ち、周囲温度が高くなると容量値が増える。また、上記の発振器は一般に絶縁基板上に構成されるが、使用する絶縁基板を廉価な紙フェノール基板を使用した場合はその温度係数を含めた共振回路自体の温度係数が一層大きくなる。一方、上記の保護用のダイオードは等価的な容量成分を持つが、その容量も正の温度係数持ち、しかも共振回路に並列に接続される形となっている。
【００１４】
以上のことから、発振周波数は周囲温度が高くなると低い方に大きくずれることとなり、それを補正するためには同調電圧の大きな変化が必要となる。しかし、ＰＬＬ制御による同調電圧の変化範囲には自ずと限界があり、その限界を超えると、いわゆる引き込みが出来なくなってロックされなくなり、発振周波数は不定となってしまうという問題があった。
【００１５】
そこで、この発明においては発振器自体の温度による発振周波数の変化を少なくすることでＰＬＬ動作を正常に動作し、発振周波数を安定にすることを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するため、本発明では、バラクタダイオードを有し、前記バラクタダイオードのカソードに発振周波数設定用の同調電圧が印加される共振回路と、前記共振回路がベースに結合された発振トランジスタと、少なくとも前記発振トランジスタのベースとグランドとの間に結合され、前記発振トランジスタの静電破壊を防止するダイオードと、位相ロックループによって前記同調電圧を発生する同調電圧発生回路とを備え、前記同調電圧発生回路に接続されているとともに所定の電圧を分圧し、分圧された電圧が前記同調電圧発生回路が発生する同調電圧の増減方向と同じ方向に同調して変化する温度補償回路を設け、前記ダイオードのアノードを接地し、前記分圧された電圧を前記ダイオードのカソードに印加した。
【００１７】
また、前記発振トランジスタと前記温度補償回路と前記同調電圧発生回路と前記ダイオードとを一つの集積回路内に構成した。
【００１８】
また、前記同調電圧発生回路はプルアップ抵抗を介して前記同調電圧よりも高い電圧の電圧源に一端が接続された抵抗手段と、前記抵抗手段の他端にコレクタが接続され、エミッタ側が接地されたＮＰＮトランジスタを有し、前記ＮＰＮトランジスタはコレクタとエミッタとの間の電圧が前記位相ロックループの制御電圧によって変化するように制御され、前記温度補償回路は前記所定の電圧が一端に印加される抵抗と、前記抵抗の他端側にドレインが接続されると共に、ゲートが接地されたＦＥＴとを少なくとも有し、前記ＦＥＴのソースを前記ＮＰＮトランジスタのコレクタに接続し、前記抵抗の他端と前記ＦＥＴのドレインとの間の電圧を前記ダイオードのカソードに印加した。
【００１９】
【発明の実施の形態】
以下図１に従って本発明のテレビジョンチューナの発振器を説明する。集積回路１０内には互いのエミッタが結合して差動的に動作する三対の発振トランジスタ１１及び１２と、１３及び１４と、１５及び１６とが構成される。また、集積回路１０内には第一乃至第十の結合コンデンサ１７〜２６と、第一乃至第五のダイオード２７〜３１とが構成される。また、集積回路１０には、外部に設けた共振回路を接続するための第一乃至第五の端子１０ａ〜１０ｅと、電源端子１０ｆと、同調電圧端子１０ｇとが設けられる。そして、外部から電源端子１０ｆに印加された電源電圧Ｖｃｃ（約５ボルト）が各発振トランジスタ１１〜１６のコレクタや図示しない他の回路等に供給される。
【００２０】
第一の発振トランジスタ１１のベースと第二の発振トランジスタ１２のコレクタはそれぞれ第一の結合コンデンサ１７、第二の結合コンデンサ１８によって第一の端子１０ａに結合され、第一の発振トランジスタ１１のコレクタと第二の発振トランジスタ１２のベースはそれぞれ第三の結合コンデンサ１９、第四の結合コンデンサ２０によって第二の端子１０ｂに結合される。そして、第一の端子１０ａには第一のダイオード２７のカソードが接続され、アノードは接地される。また、第二の端子１０ｂにも第二のダイオード２８のカソードが接続され、アノードは接地される。
【００２１】
第三の発振トランジスタ１３のベースと第四の発振トランジスタ１４のコレクタはそれぞれ第五の結合コンデンサ２１、第六の結合コンデンサ２２によって第三の端子１０ｃに結合され、第四の発振トランジスタ１４のベースはコンデンサ３２によって接地される。そして、第三の端子１０ｃには第三のダイオード２９のカソードが接続され、アノードは接地される。
【００２２】
第五の発振トランジスタ１５のベースと第六の発振トランジスタ１６のコレクタはそれぞれ第七の結合コンデンサ２３、第八の結合コンデンサ２４によって第四の端子１０ｄに結合され、第五の発振トランジスタ１５のコレクタと第六の発振トランジスタ１６のベースはそれぞれ第九の結合コンデンサ２５、第十の結合コンデンサ２６によって第五の端子１０ｅに結合される。そして、第四の端子１０ｄには第四のダイオード３０のカソードが接続され、アノードは接地される。また、第五の端子１０ｅにも第五のダイオード３１のカソードが接続され、アノードは接地される。
【００２３】
これら第一乃至第五のダイオード２７〜３１は、外部から第一乃至第五の端子１０ａ〜１０ｅに静電気が印加されたときに各発振トランジスタ１１〜１６が破壊されるのを防止するための保護ダイオードとしての役目を果たす。
【００２４】
集積回路１０の外部には３つの共振回路が設けられる。第一の共振回路４１はインダクタンス素子４１ａとアノードが直流的に接地されたバラクタダイオード４１ｂとかなる並列共振回路で構成され、第一の端子１０ａと第二の端子１０ｂとの間に接続される。この結果、第一及び第二の発振トランジスタ１１、１２と第一の共振回路４１とによって平衡型の発振器が構成され、これは、例えばＶＨＦ帯のハイバンドのテレビジョン信号を受信する場合の局部発振器として使用される。
【００２５】
また、第二の共振回路４２はインダクタンス素子４２ａとアノードがインダクタンス素子４２ａによって直流的に接地されたバラクタダイオード４２ｂとかなる並列共振回路で構成され、バラクタダイオード４２ｂのアノードが第三の端子１０ｃに接続され、カソードは高周波的に接地される。この結果、第三及び第四の発振トランジスタ１３、１４と第二の共振回路４２とによって不平衡型の発振器が構成され、これは、例えばＶＨＦ帯のローバンドのテレビジョン信号を受信する場合の局部発振器として使用される。
【００２６】
さらに、第三の共振回路４３はインダクタンス素子４３ａとアノードが直流的に接地されたバラクタダイオード４３ｂとかなる並列共振回路で構成され、第四の端子１０ｄと第五の端子１０ｅとの間に接続される。この結果、第五及び第六の発振トランジスタ１５、１６と第三の共振回路４３とによって平衡型の発振器が構成され、これは、例えばＵＨＦ帯のテレビジョン信号を受信する場合の局部発振器として使用される。
そして、各バラクタダイオード４１ｂ、４２ｂ、４３ｂのカソードは同調電圧端子１０ｇに接続される。
【００２７】
同調電圧端子１０ｇには外部からプルアップ抵抗４４を介して高電圧Ｖｔｕ（約３０ボルト）が印加される。そして、集積回路１０内には同調電圧端子１０ｇとグランドとの間に接続された同調電圧発生回路３３と、この同調電圧発生回路３３を制御するＰＬＬ回路３４と、各発振器の温度変化による発振周波数の変化を抑えるための温度補償回路３５とが構成される。
【００２８】
同調電圧発生回路３３はジャンクションＦＥＴ３３ａと、ＮＰＮトランジスタ３３ｂとを有し、ジャンクションＦＥＴ３３ａのドレインが抵抗３３ｃによって同調電圧端子１０ｇに接続され、ソースはＮＰＮトランジスタ３３ｂのコレクタに接続される。ジャンクションＦＥＴ３３ａと抵抗３３ｃは可変抵抗手段として機能する。そしてＮＰＮトランジスタ３３ｂのエミッタは抵抗３３ｄによって接地される。また、ＮＰＮトランジスタ３３ｂも可変抵抗手段として機能する。
【００２９】
ＰＬＬ回路３３は、図示はしないが周知の固定分周器、可変分周器、位相比較器、チャージポンプ等を有し、ここには発振周波数を設定するためのデータＤａと、各発振トランジスタ１１〜１６から出力される発振信号Ａと、基準信号Ｒｅｆとが入力される。ＰＬＬＬ回路３４内のチャージポンプから出力された制御電圧はＮＰＮトランジスタ３３ｂに入力される。これによってジャンクションＦＥＴ３３ａとＮＰＮトランジスタ３３ｂとは動作点が制御されて可変インピーダンス素子として働く。従って、プルアップ抵抗４４と同調電圧発生回路３３とのインピーダンス比が変化して同調電圧端子１０ｇにはほぼ２ボルトから２５ボルトの範囲の同調電圧が発生する。この電圧が各バラクタダイオード４１ｂ、４２ｂ、４３ｂに印加されて発振周波数が設定される。
【００３０】
温度補償回路３５はジャンクションＦＥＴ３５ａと、そのドレインと電源端子１０ｆとの間に直列に接続された二つの抵抗３５ｂ、３５ｃとからなり、ジャンクションＦＥＴ３５ａのソースは同調電圧発生回路３３におけるＮＰＮトランジスタ３３ｂのコレクタに接続される。ジャンクションＦＥＴ３５ａは可変抵抗手段として機能する。そして、二つの抵抗３５ｂ、３５ｃの接続点には電源電圧を分圧した電圧（ここでは、温度補償電圧という）が現れ、此がダイオード２８、２９、３１のカソードに印加される。
【００３１】
以上の構成において、各バラクタダイオード４１ｂ、４２ｂ、４３ｂや各ダイオード２７〜３１の容量値は正の温度係数を有し、温度が上昇すると容量値が増加する。従って発振周波数（発振信号Ａの周波数）が低い方に変化する。すると、ＰＬＬ回路３４から同調電圧発生回路３３におけるＮＰＮトランジスタ３３ｂに入力されている制御電圧が下がり、ＮＰＮトランジスタ３３ｂのコレクタとエミッタとの間の電圧が大きくなり、同調電圧端子１０ｇに現れる同調電圧も上昇し、発振周波数を元に戻すように働く。このとき、温度補償回路３５における二つの抵抗３５ｂ、３５ｃの接続点の電圧も上昇する。従って、ダイオード２８、２９、３１のカソードに印加されている電圧は従来よりも高くなる。
【００３２】
一般にダイオードの端子間容量値は逆バイアス電圧が大きくなると減少するので、各ダイオード２８、２９、３１によっても発振周波数の変化を抑える効果が生じる。従って、変化した発振周波数を元に戻すための同調電圧の変化は少なくて済むことになる。
温度補償電圧は上記の三個のダイオードに限らず、第一のダイオード２７、第四のダイオード３０にも印加すれば上記効果が一層顕著になる。
【００３３】
【発明の効果】
以上説明したように、本発明では、バラクタダイオードを有し、バラクタダイオードのカソードに発振周波数設定用の同調電圧が印加される共振回路と、共振回路がベースに結合された発振トランジスタと、少なくとも発振トランジスタのベースとグランドとの間に結合され、発振トランジスタの静電破壊を防止するダイオードと、位相ロックループによって同調電圧を発生する同調電圧発生回路とを備え、前記同調電圧発生回路に接続されているとともに所定の電圧を分圧し、分圧された電圧が前記同調電圧発生回路が発生する同調電圧の増減方向と同じ方向に同調して変化する温度補償回路を設け、ダイオードのアノードを接地し、分圧された電圧をダイオードのカソードに印加したので、ダイオードの端子間容量値の変化が発振周波数の変化を抑える方向に働く。従って、変化した発振周波数を元に戻すための同調電圧の変化は少なくて済むことになる。
【００３４】
また、発振トランジスタと温度補償回路と同調電圧発生回路とダイオードとを一つの集積回路内に構成したので、集積回路のみで温度補償ができる。
【００３５】
また、同調電圧発生回路はプルアップ抵抗を介して同調電圧よりも高い電圧の電圧源に一端が接続された抵抗手段と、抵抗手段の他端にコレクタが接続され、エミッタ側が接地されたＮＰＮトランジスタを有し、ＮＰＮトランジスタはコレクタとエミッタとの間の電圧が位相ロックループの制御電圧によって変化するように制御され、温度補償回路は所定の電圧が一端に印加される抵抗と、抵抗の他端側にドレインが接続されると共に、ゲートが接地されたＦＥＴとを少なくとも有し、ＦＥＴのソースをＮＰＮトランジスタのコレクタに接続し、抵抗の他端とＦＥＴのドレインとの間の電圧をダイオードのカソードに印加したので、分圧された電圧が同調電圧の増減方向と同じ方向に変化する。
【図面の簡単な説明】
【図１】本発明のテレビジョンチューナの発振器の構成を示す回路図である。
【図２】従来のテレビジョンチューナの発振器の構成を示す回路図である。
【符号の説明】
１０  集積回路
１０ａ  第一の端子
１０ｂ  第二の端子
１０ｃ  第三の端子
１０ｄ  第四の端子
１０ｅ  第五の端子
１１  第一の発振トランジスタ
１２  第二の発振トランジスタ
１３  第三の発振トランジスタ
１４  第四の発振トランジスタ
１５  第五の発振トランジスタ
１６  第六の発振トランジスタ
１７  第一の結合コンデンサ
１８  第二の結合コンデンサ
１９  第三の結合コンデンサ
２０  第四の結合コンデンサ
２１  第五の結合コンデンサ
２２  第六の結合コンデンサ
２３  第七の結合コンデンサ
２４  第八の結合コンデンサ
２５  第九の結合コンデンサ
２６  第十の結合コンデンサ
２７  第一のダイオード
２８  第二のダイオード
２９  第三のダイオード
３０  第四のダイオード
３１  第五のダイオード
３２  接地コンデンサ
３３  同調電圧発生回路
３３ａ  ジャンクションＦＥＴ
３３ｂ  ＮＰＮトランジスタ
３３ｃ、３３ｄ  抵抗
３４  ＰＬＬ回路
３５  温度補償回路
３５ａ  ジャンクションＦＥＴ
３５ｂ、３５ｃ  抵抗
【図１】
0003953798.tif 000002
【図２】
0003953798.tif 000003