(57)【特許請求の範囲】
【請求項１】
スイッチトキャパシタ回路において、
反転増幅器と、
この反転増幅器に接続されていない期間に電圧が充電される第１及び第２の帰還回路と、
第１の期間に前記第１の帰還回路を前記反転増幅器の入力端子と出力端子の間に接続して帰還ループを形成する第１のスイッチ手段と、
第２の期間に前記第２の帰還回路を前記反転増幅器の入力端子と出力端子の間に接続して帰還ループを形成する第２のスイッチ手段とを備え、
前記第１及び第２の期間を交互に切り換えて出力電圧信号を発生させると共に前記第１及び第２の期間の間の遷移期間に前記反転増幅器のバイアス電流を遮断する
ことを特徴とするスイッチトキャパシタ回路。
【請求項２】
スイッチトキャパシタ回路において、
反転増幅器と、
この反転増幅器に接続されていない期間に電圧が充電される第１及び第２の帰還回路と、
第１の期間に前記第１の帰還回路を前記反転増幅器の入力端子と出力端子の間に接続して帰還ループを形成する第１のスイッチ手段と、
第２の期間に前記第２の帰還回路を前記反転増幅器の入力端子と出力端子の間に接続して帰還ループを形成する第２のスイッチ手段とを備え、
前記第１及び第２の期間を交互に切り換えて出力電圧信号を発生させると共に前記第１及び第２の期間の間の遷移期間に前記反転増幅器のバイアス電流を減少させる
ことを特徴とするスイッチトキャパシタ回路。
【請求項３】
前記反転増幅器が、
２つの入力端子に閾値電圧信号及びバイアス電流制御信号がそれぞれ印加され、前記閾値電圧信号若しくは前記バイアス電流制御信号が印加された側の出力電流が出力端子に接続される差動回路と、
入力信号がゲートに入力されドレインが前記出力端子に接続される電界効果トランジスタとから構成されることを特徴とする
請求項１記載のスイッチトキャパシタ回路。
【請求項４】
前記差動回路が、
定電流源と、
この定電流源の出力電流がソースに供給されゲートに前記閾値電圧信号が印加される第１の電界効果トランジスタと、
前記電流源の出力電流がソースに供給されゲートに前記バイアス電流制御信号が印加される第２の電界効果トランジスタとを備え、
前記第１の電界効果トランジスタ若しくは前記第２の電界効果トランジスタの出力電流が前記反転増幅器の出力端子に接続されることを特徴とする
請求項３記載のスイッチトキャパシタ回路。
【請求項５】
前記反転増幅器が、
差動入出力であることを特徴とする
請求項１若しくは請求項２記載のスイッチトキャパシタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄ変換器等のアナログＩＣ内で用いられるスイッチトキャパシタ回路に関し、特に出力電圧の整定時間を短縮することが可能なスイッチトキャパシタ回路に関する。
【０００２】
【従来の技術】
従来のスイッチトキャパシタ回路はサンプルホールド回路等に適用され、スイッチトキャパシタ回路は第１のフェーズで入力信号をホールドキャパシタにサンプリングし、第２のフェーズでその値をホールドすることにより、サンプルホールド回路を実現している。
【０００３】
図５はこのような従来のスイッチトキャパシタ回路の一例を示す構成ブロック図である。図５において１は反転増幅器、２及び３は容量等で構成され反転増幅器１に接続されていない期間に必要な電圧が充電される帰還回路、４，５，６及び７は制御信号により”ＯＮ／ＯＦＦ”が制御されるスイッチ回路、１００は出力電圧信号、１０１及び１０２は制御信号である。
【０００４】
スイッチ回路４の一端は反転増幅器１の入力端子及びスイッチ回路６の一端にそれぞれ接続され、反転増幅器１の出力端子は出力電圧信号１００を出力すると共にスイッチ回路５及び７の一端にそれぞれ接続される。また、反転増幅器１には正電圧源及び負電圧源（図示せず。）から電源電圧が供給される。
【０００５】
スイッチ回路４の他端は帰還回路２の一端に接続され、帰還回路２の他端はスイッチ回路５の他端に接続される。また、スイッチ回路６の他端は帰還回路３の一端に接続され、帰還回路３の他端はスイッチ回路７の他端に接続される。
【０００６】
さらに、制御信号１０１はスイッチ回路４及び５の制御入力端子にそれぞれ接続され、制御信号１０２はスイッチ回路６及び７の制御入力端子にそれぞれ接続される。
【０００７】
ここで、図５に示す従来例の動作を図６を用いて説明する。図６は図５に示す従来例の動作を説明するタイミング図である。図６中（ａ）及び（ｂ）は制御信号１０１及び１０２の出力波形、（ｃ）は出力電圧信号１００の出力波形、（ｄ）はスイッチトキャパシタ回路の状態をそれぞれ示している。
【０００８】
また、例えば、スイッチ回路４〜７は制御信号が”ハイレベル”の時に”ＯＮ”になり、”ローレベル”の時に”ＯＦＦ”になるものとする。
【０００９】
図６中”Ｔ００１”に示す期間では制御信号１０１によりスイッチ回路４及び５が”ＯＮ”になり、制御信号１０２によりスイッチ回路６及び７が”ＯＦＦ”になる。
【００１０】
このため、反転増幅器１と帰還回路２により構成される帰還ループが形成され、帰還回路２に充電されている電圧に基づいた出力電圧信号１００が出力される。
【００１１】
同様に、図６中”Ｔ００２”に示す期間では制御信号１０１によりスイッチ回路４及び５が”ＯＦＦ”になり、制御信号１０２によりスイッチ回路６及び７が”ＯＮ”になる。
【００１２】
このため、反転増幅器１と帰還回路３により構成される帰還ループが形成され、帰還回路３に充電されている電圧に基づいた出力電圧信号１００が出力される。
【００１３】
また、図６中”ＴＲ０１”、”ＴＲ０２”、”ＴＲ０３”、”ＴＲ０４”及び”ＴＲ０５”に示すようなスイッチ回路４及び５とスイッチ回路６及び７が相互に切り換わる遷移期間では正常なスイッチトキャパシタ動作を行うために、スイッチ回路４〜７を同時に”ＯＦＦ”にしている。
【００１４】
【発明が解決しようとする課題】
しかし、図５に示す従来例では図６中”ＴＲ０１”や”ＴＲ０２”等の遷移期間ではスイッチ回路４〜７が同時に”ＯＦＦ”になり、帰還ループが一旦切断されてしまうために、反転増幅器１の内部のバイアス電流が出力端子に流れ込むことによって出力電圧信号１００が瞬間的に反転増幅器１に供給されている正電圧源電圧側、若しくは、負電圧源電圧側に変動する挙動を示し、出力電圧信号１００が安定する時間、言い換えれば整定時間が長くなってしまうと言った問題点があった。
【００１５】
例えば、図６中”ＯＬ０１”に示す出力電圧レベルに変化する際に図６中”ＯＳ０１”に示すような正電圧源側への瞬間的な電圧変動を示し、また、図６中”ＯＬ０２”に示す出力電圧レベルに変化する際には図６中”ＯＳ０２”に示すような正電圧源側への瞬間的な電圧変動を示すことになる。
従って本発明が解決しようとする課題は、出力電圧の整定時間を短縮することが可能なスイッチトキャパシタ回路を実現することにある。
【００１６】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
スイッチトキャパシタ回路において、
反転増幅器と、この反転増幅器に接続されていない期間に電圧が充電される第１及び第２の帰還回路と、第１の期間に前記第１の帰還回路を前記反転増幅器の入力端子と出力端子の間に接続して帰還ループを形成する第１のスイッチ手段と、第２の期間に前記第２の帰還回路を前記反転増幅器の入力端子と出力端子の間に接続して帰還ループを形成する第２のスイッチ手段とを備え、前記第１及び第２の期間を交互に切り換えて出力電圧信号を発生させると共に前記第１及び第２の期間の間の遷移期間に前記反転増幅器のバイアス電流を遮断することにより、出力電圧信号が瞬間的に電圧源電圧側に変動する挙動を抑えることができて出力電圧信号の整定時間を短縮することが可能になる。
【００１７】
請求項２記載の発明は、
スイッチトキャパシタ回路において、
反転増幅器と、この反転増幅器に接続されていない期間に電圧が充電される第１及び第２の帰還回路と、第１の期間に前記第１の帰還回路を前記反転増幅器の入力端子と出力端子の間に接続して帰還ループを形成する第１のスイッチ手段と、第２の期間に前記第２の帰還回路を前記反転増幅器の入力端子と出力端子の間に接続して帰還ループを形成する第２のスイッチ手段とを備え、前記第１及び第２の期間を交互に切り換えて出力電圧信号を発生させると共に前記第１及び第２の期間の間の遷移期間に前記反転増幅器のバイアス電流を減少させることにより、出力電圧信号が瞬間的に電圧源電圧側に変動する挙動を抑えることができて出力電圧信号の整定時間を短縮することが可能になる。
【００１８】
請求項３記載の発明は、
請求項１記載の発明であるスイッチトキャパシタ回路において、
前記反転増幅器が、
２つの入力端子に閾値電圧信号及びバイアス電流制御信号がそれぞれ印加され、前記閾値電圧信号若しくは前記バイアス電流制御信号が印加された側の出力電流が出力端子に接続される差動回路と、入力信号がゲートに入力されドレインが前記出力端子に接続される電界効果トランジスタとから構成されることにより、出力電圧信号が瞬間的に電圧源電圧側に変動する挙動を抑えることができて出力電圧信号の整定時間を短縮することが可能になる。
【００１９】
請求項４記載の発明は、
請求項３記載の発明であるスイッチトキャパシタ回路において、
前記差動回路が、
定電流源と、この定電流源の出力電流がソースに供給されゲートに前記閾値電圧信号が印加される第１の電界効果トランジスタと、前記電流源の出力電流がソースに供給されゲートに前記バイアス電流制御信号が印加される第２の電界効果トランジスタとを備え、前記第１の電界効果トランジスタ若しくは前記第２の電界効果トランジスタの出力電流が前記反転増幅器の出力端子に接続されることにより、出力電圧信号が瞬間的に電圧源電圧側に変動する挙動を抑えることができて出力電圧信号の整定時間を短縮することが可能になる。
【００２０】
請求項５記載の発明は、
請求項１若しくは請求項２記載の発明であるスイッチトキャパシタ回路において、
前記反転増幅器が、差動入出力であることにより、差動信号を取り扱うことができる。
【００２１】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るスイッチトキャパシタ回路の一実施例を示す構成ブロック図である。図１において２〜７は図５と同一符号を付してあり、１ａは反転増幅器、１００ａは出力電圧信号、１０１ａ及び１０２ａは制御信号、１０３はバイアス電流制御信号である。
【００２２】
また、スイッチ回路４及び５はスイッチ手段５０ａを、スイッチ回路６及び７はスイッチ手段５０ｂをそれぞれ構成している。
【００２３】
スイッチ回路４の一端は反転増幅器１ａの入力端子及びスイッチ回路６の一端にそれぞれ接続され、反転増幅器１ａの出力端子は出力電圧信号１００ａを出力すると共にスイッチ回路５及び７の一端にそれぞれ接続される。また、反転増幅器１ａには正電圧源及び負電圧源（図示せず。）から電源電圧が供給される。
【００２４】
スイッチ回路４の他端は帰還回路２の一端に接続され、帰還回路２の他端はスイッチ回路５の他端に接続される。また、スイッチ回路６の他端は帰還回路３の一端に接続され、帰還回路３の他端はスイッチ回路７の他端に接続される。
【００２５】
さらに、制御信号１０１ａはスイッチ回路４及び５の制御入力端子にそれぞれ接続され、制御信号１０２ａはスイッチ回路６及び７の制御入力端子にそれぞれ接続される。また、バイアス電流制御信号１０３が反転増幅器１ａの制御端子に接続される。
【００２６】
ここで、図１に示す実施例の動作を図２を用いて説明する。図２は図１に示す実施例の動作を説明するタイミング図である。図２中（ａ）及び（ｂ）は制御信号１０１ａ及び１０２ａの出力波形、（ｃ）はバイアス電流制御信号１０３の出力波形、（ｄ）は出力電圧信号１００ａの出力波形、（ｅ）はスイッチトキャパシタ回路の状態をそれぞれ示している。
【００２７】
また、例えば、スイッチ回路４〜７は制御信号が”ハイレベル”の時に”ＯＮ”になり、”ローレベル”の時に”ＯＦＦ”になる。さらに、反転増幅器１ａはバイアス電流制御信号１０３が”ハイレベル”の場合に通常のバイアス電流が供給され、バイアス電流制御信号１０３が”ローレベル”の場合にはバイアス電流の供給を遮断、若しくは、供給するバイアス電流値を減少させるものとする。
【００２８】
図２中”Ｔ１０１”に示す期間では制御信号１０１ａによりスイッチ回路４及び５が”ＯＮ”になり、制御信号１０２ａによりスイッチ回路６及び７が”ＯＦＦ”になる。
【００２９】
このため、反転増幅器１ａと帰還回路２により構成される帰還ループが形成され、帰還回路２に充電されている電圧に基づいた出力電圧信号１００ａが出力される。
【００３０】
同様に、図２中”Ｔ１０２”に示す期間では制御信号１０１ａによりスイッチ回路４及び５が”ＯＦＦ”になり、制御信号１０２ａによりスイッチ回路６及び７が”ＯＮ”になる。
【００３１】
このため、反転増幅器１ａと帰還回路３により構成される帰還ループが形成され、帰還回路３に充電されている電圧に基づいた出力電圧信号１００ａが出力される。
【００３２】
また、図２中”ＴＲ１１”に示す従来の遷移期間では帰還ループがなくなるものの、バイアス電流制御信号１０３が”ローレベル”になるためにバイアス電流が出力端子に流れ込むことが抑えられて、出力電圧信号１００ａの正電圧源電圧側、若しくは、負電圧源電圧側への過渡変動を小さく抑えることができる。
【００３３】
例えば、図２中”ＯＬ１１”に示す出力電圧レベルに変化する際に図２中”ＯＳ１１”に示すような正電圧源側への瞬間的な電圧変動はバイアス電流が”０”若しくは減少するため小さくなる。
【００３４】
また、例えば、図２中”ＯＬ１２”に示す出力電圧レベルに変化する際には図２中”ＯＳ１２”に示すような正電圧源側への瞬間的な電圧変動はバイアス電流が”０”若しくは減少するため小さくなる。
【００３５】
このような遷移期間の後、帰還ループが再び接続された時点で出力電圧信号１００ａの出力波形の変動は小さくなるので出力電圧信号１００ａの整定時間が短くなる。
【００３６】
この結果、遷移期間中に反転増幅器のバイアス電流を”０”若しくは減少させることにより、出力電圧信号１００ａが瞬間的に反転増幅器１に供給されている正電圧源電圧側、若しくは、負電圧源電圧側に変動する挙動を抑えることができるので出力電圧信号１００ａが安定する時間、言い換えれば整定時間を短縮することが可能になる。
【００３７】
また、反転増幅器１ａの具体例を示して更に詳細に説明する。図３は反転増幅器１ａの具体例を示す構成ブロック図であり、図３において２〜７，５０ａ，５０ｂ，１００ａ，１０１ａ，１０２ａ及び１０３は図１と同一符号を付してあり、８は定電流源、９，１０及び１１は電界効果トランジスタ（Field Effect Transistor：以下、単にＦＥＴと呼ぶ。）、１０４は閾値電圧信号である。
【００３８】
また、８〜１１は反転増幅器５１を、８〜１０は差動回路５２をそれぞれ構成している。
【００３９】
スイッチ回路４の一端はＦＥＴ１１のゲート及びスイッチ回路６の一端にそれぞれ接続され、反転増幅器１ａの出力端子であるＦＥＴ１１及びＦＥＴ９の各ドレインの接続点は出力電圧信号１００ａを出力すると共にスイッチ回路５及び７の一端にそれぞれ接続される。
【００４０】
ＦＥＴ９のゲートには閾値電圧信号１０４が印加され、ＦＥＴ９のソースは定電流源８の一端及びＦＥＴ１０のソースにそれぞれ接続される。また、バイアス電流制御信号１０３がＦＥＴ１０のゲートに印加される。
【００４１】
スイッチ回路４の他端は帰還回路２の一端に接続され、帰還回路２の他端はスイッチ回路５の他端に接続される。また、スイッチ回路６の他端は帰還回路３の一端に接続され、帰還回路３の他端はスイッチ回路７の他端に接続される。
【００４２】
また、制御信号１０１ａはスイッチ回路４及び５の制御入力端子にそれぞれ接続され、制御信号１０２ａはスイッチ回路６及び７の制御入力端子にそれぞれ接続される。
【００４３】
さらに、定電流源８の他端は正電圧源”ＶDD”に接続され、ＦＥＴ１０のドレイン及びＦＥＴ１１のソースには負電圧源”ＶSS”が接続される。
【００４４】
ここで、図３に示す実施例の動作を図４を用いて説明する。図４は図３の動作を説明するタイミング図である。基本的な動作に関しては図１に示す実施例と同様であるのでその部分の説明は省略する。
【００４５】
図４中”Ｔ１０１”に示す期間においてバイアス制御信号１０３は閾値電圧信号１０４よりも高いのでＦＥＴ９及び１０がそれぞれ”ＯＮ”及び”ＯＦＦ”になり、定電流源８の出力電流がバイアス電流として出力端子に供給される。
【００４６】
このため、反転増幅器５１と帰還回路２により構成される帰還ループが形成され、帰還回路２に充電されている電圧に基づいた出力電圧信号１００ａが出力される。
【００４７】
また、図４中”ＴＲ１２”に示す遷移期間においてはバイアス制御信号１０３が閾値電圧信号１０４よりも低くなりＦＥＴ９及び１０がそれぞれ”ＯＦＦ”及び”ＯＮ”になり、定電流源８の出力電流はＦＥＴ１０に流れ込み出力端子にはバイアス電流が供給されなくなる。
【００４８】
従って、帰還ループが切断される遷移期間であってもＦＥＴ９が”ＯＦＦ”になっているので出力電圧信号１００ａが正電圧源の電圧に引き寄せられる現象は生じなくなる。
【００４９】
なお、図１等の説明において反転増幅器１ａ（若しくは５１）としてはシングルエンドの入出力の反転増幅器を例示したが、勿論、差動入出力の反転増幅器であっても構わない。この場合には、差動信号を取り扱うことができる。
【００５０】
また、図３の説明においては単に電界効果トランジスタを用いた反転増幅器の一実施例が例示されているが、電界効果トランジスタとしてはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）や接合形電界効果トランジスタ(Junction Field Effect Transistor)等であっても構わない。
【００５１】
また、図１等の説明において反転増幅器はバイアス電流制御信号が”ハイレベル”の場合に通常のバイアス電流が供給され、バイアス電流制御信号が”ローレベル”の場合にはバイアス電流の供給を遮断、若しくは、供給するバイアス電流値を減少させるものと説明しているが、勿論、その逆のロジックで動作するものであっても構わない。
【００５２】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項４の発明によれば、遷移期間中に反転増幅器のバイアス電流を”０”若しくは減少させることにより、出力電圧信号が瞬間的に電圧源電圧側に変動する挙動を抑えることができるので出力電圧信号の整定時間を短縮することが可能になる。
【００５３】
また、請求項５の発明によれば、反転増幅器を差動入出力とすることにより、差動信号を取り扱うことができる。
【図面の簡単な説明】
【図１】本発明に係るスイッチトキャパシタ回路の一実施例を示す構成ブロック図である。
【図２】実施例の動作を説明するタイミング図である。
【図３】反転増幅器の具体例を示す構成ブロック図である。
【図４】実施例の動作を説明するタイミング図である。
【図５】従来のスイッチトキャパシタ回路の一例を示す構成ブロック図である。
【図６】従来例の動作を説明するタイミング図である。
【符号の説明】
１，１ａ，５１  反転増幅器
２，３  帰還回路
４，５，６，７  スイッチ回路
８  定電流源
９，１０，１１  電界効果トランジスタ
５０ａ，５０ｂ  スイッチ手段
５２  差動回路
１００，１００ａ  出力電圧信号
１０１，１０１ａ，１０２，１０２ａ  制御信号
１０３  バイアス電流制御信号
１０４  閾値電圧信号
【図１】
0003947896.tif 000002
【図２】
0003947896.tif 000003
【図３】
0003947896.tif 000004
【図４】
0003947896.tif 000005
【図５】
0003947896.tif 000006
【図６】
0003947896.tif 000007