(57)【特許請求の範囲】
【請求項１】
設定抵抗素子と誤差補正抵抗素子が直列に接続され、前記設定抵抗素子及び前記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続されてなり、前記誤差補正抵抗素子の抵抗値は、前記切断専用抵抗素子切断前の前記設定抵抗素子、前記誤差補正抵抗素子及び前記切断専用抵抗素子の合成抵抗値と同じ値に設定されている抵抗回路。
【請求項２】
前記設定抵抗素子、前記誤差補正抵抗素子及び前記切断専用抵抗素子を単位抵抗とし、複数の単位抵抗が直列又は並列に接続されている請求項１に記載の抵抗回路。
【請求項３】
前記複数の単位抵抗を構成する各誤差補正抵抗素子は、同じ素材、同じ向き及び同じ幅で形成されたポリシリコンパターンにより形成されている請求項２に記載の抵抗回路。
【請求項４】
前記複数の単位抵抗を構成する各切断専用抵抗素子は、同じ素材、同じ向き及び同じ寸法で形成されたポリシリコンパターンにより形成されている請求項２又は３に記載の抵抗回路。
【請求項５】
入力電圧を分圧して分圧電圧を供給するための分圧抵抗と、基準電圧を供給するための基準電圧発生回路と、前記分圧抵抗からの分圧電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路を備えた電圧検出回路において、
前記分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直列に接続され、前記設定抵抗素子及び前記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続され、前記誤差補正抵抗素子の抵抗値が前記設定抵抗素子、前記誤差補正抵抗素子及び前記切断専用抵抗素子の合成抵抗値と同じ値に設定されている複数の単位抵抗が直列に接続されて構成されていることを特徴とする電圧検出回路。
【請求項６】
入力電圧の出力を制御する出力ドライバと、出力電圧を分圧して分圧電圧を供給するための分圧抵抗と、基準電圧を供給するための基準電圧発生回路と、前記分圧抵抗からの分圧電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路を備えた定電圧発生回路において、
前記分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直列に接続され、前記設定抵抗素子及び前記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続され、前記誤差補正抵抗素子の抵抗値が前記設定抵抗素子、前記誤差補正抵抗素子及び前記切断専用抵抗素子の合成抵抗値と同じ値に設定されている複数の単位抵抗が直列に接続されて構成されていることを特徴とする定電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、並列接続された抵抗の一方の抵抗をレーザー又は電気的ストレスにより切断することによりその直列抵抗値を変化させることができる抵抗回路、並びにそのような抵抗回路を備えた電圧検出回路及び定電圧発生回路に関するものである。
このような抵抗回路、定電圧発生回路及び電圧検出回路は、例えばアナログ電子回路を備えた半導体集積回路に搭載される。
【０００２】
【従来の技術】
図５は、定電圧発生回路の一例を示す回路図である。
直流電源５からの電源を負荷７に安定して供給すべく、定電圧発生回路９が設けられている。定電圧発生回路９は、直流電源５が接続される入力端子（Ｖbat）１１、基準電圧発生回路（Ｖref）１３、演算増幅器１５、出力ドライバを構成するＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）１７、分圧抵抗Ｒ１，Ｒ２及び出力端子（Ｖout）１９を備えている。
定電圧発生回路９の演算増幅器１５では、出力端子がＰＭＯＳ１７のゲート電極に接続され、反転入力端子に基準電圧発生回路１３から基準電圧Ｖrefが印加され、非反転入力端子に出力電圧Ｖoutを抵抗Ｒ１とＲ２で分圧した電圧が印加され、抵抗Ｒ１，Ｒ２の分圧電圧が基準電圧Ｖrefに等しくなるように制御される。
【０００３】
図６は、電圧検出回路の一例を示す回路図である。
１５は演算増幅器で、その反転入力端子に基準電圧発生回路１３が接続され、基準電圧Ｖrefが印加される。入力端子（Ｖsens）２３から入力される測定するべき端子の電圧が分圧抵抗Ｒ１とＲ２によって分圧されて演算増幅器１５の非反転入力端子に入力される。演算増幅器１５の出力は出力端子１９を介して外部に出力される。
この電圧検出回路２１において、測定するべき端子の電圧が高く、分圧抵抗Ｒ１とＲ２により分圧された電圧が基準電圧Ｖrefよりも高いときは演算増幅器１５の出力がＨを維持し、測定するべき端子の電圧が降下してきて分圧抵抗Ｒ１とＲ２により分圧された電圧が基準電圧Ｖref以下になってくると演算増幅器１５の出力がＬになる。
【０００４】
一般に、図５に示した定電圧発生回路や図６に示した電圧検出回路では、製造プロセスのバラツキに起因して基準電圧発生回路からの基準電圧Ｖrefが変動するので、その変動に対応すべく、分圧抵抗としてヒューズの切断により抵抗値を調整可能な抵抗回路を用いて、分圧抵抗の抵抗値を調整している。
【０００５】
図７は、分圧抵抗を構成する従来の抵抗回路を示す回路図である。
抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各設定抵抗素子に対応してヒューズＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。このような抵抗回路は例えば特開２０００−１５７９９公報に開示されている。
このように、抵抗対の比の精度が重視される抵抗回路では、製造工程での作り込み精度を上げるために、一対の設定抵抗素子及びヒューズからなる単位抵抗が直列に接続されて梯子状に配置されている。
【０００６】
このような抵抗回路では、任意のヒューズＲＬ０，ＲＬ１，…，ＲＬｍをレーザー光線で切断することにより、所望の直列抵抗値を得ることができる。この場合、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍの抵抗値を設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの抵抗値よりも無視できる程度に小さく、又は設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの抵抗値をヒューズＲＬ０，ＲＬ１，…，ＲＬｍの抵抗値を無視できる程度に大きくすることによって、ヒューズ切断後に抵抗値誤差の少ない抵抗値を得ることができる。
【０００７】
図７の抵抗回路を図５の定電圧発生回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ１７のドレインに接続し、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬを演算増幅器１５の非反転入力端子に接続する。また、図７の抵抗回路を図６の電圧検出回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を直流電源５に接続し、端子ＮｏｄｅＬを演算増幅器１５の非反転入力端子に接続する。これらの場合、分圧抵抗Ｒ１はＲtopにより構成され、分圧抵抗Ｒ２はＲbottom、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成される。
【０００８】
また、図７の抵抗回路を図５の定電圧発生回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ１７のドレインに接続し、抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器１５の非反転入力端子に接続するようにしてもよい。また、図７の抵抗回路を図６の電圧検出回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を直流電源５に接続し、端子ＮｏｄｅＭを演算増幅器１５の非反転入力端子に接続するようにしてもよい。これらの場合、分圧抵抗Ｒ１はＲtop、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成され、分圧抵抗Ｒ２はＲbottomにより構成される。
【０００９】
【発明が解決しようとする課題】
図７に示した抵抗回路では、ヒューズ切断後に得る抵抗値がヒューズＲＬ０，ＲＬ１，…，ＲＬｍの抵抗値に対して相対的に小さい、又は近い値の場合、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍの抵抗値の影響が無視できなくなり、ヒューズ切断後の抵抗値に誤差が発生する。この誤差を補正するためには、あらかじめ設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍにその誤差成分を含ませておけばよい。しかし、抵抗対の比の精度が重視される抵抗回路では、製造工程での作り込み精度を上げるために、一対の設定抵抗素子及びヒューズからなる単位抵抗を直列又は並列に接続して一つの抵抗素子として使用するため、設定抵抗素子の絶対抵抗値は単位抵抗の抵抗値や数によって制限されている。そのため、設定抵抗素子に誤差成分を必ずしも含ませることができないという問題があった。
【００１０】
図７に示したような構造の抵抗回路を分圧抵抗として用いた定電圧発生回路や電圧検出回路では、分圧抵抗に抵抗値誤差が含まれると、定電圧発生回路においては設定電圧通りの出力電圧が得られず、電圧検出回路においては設定電圧通りの電圧検出を行なえないという問題があった。
【００１１】
一方、図７に示したような構造の抵抗回路において抵抗値誤差を小さくする方法として、ヒューズの抵抗値を小さくする方法がある。例えば図８に示すように、１つの設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍごとに複数のヒューズＲＬ０，ＲＬ１，…，ＲＬｍを並列に接続することにより、設定抵抗素子の抵抗値に対するヒューズの抵抗値を小さくすることができる。ヒューズ切断時には、目的の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍに並列に接続されたすべてのヒューズＲＬ０，ＲＬ１，…，ＲＬｍが同時に切断される。
しかし、１つの設定抵抗素子ごとに複数のヒューズを並列に接続するためにヒューズの数が増加し、さらに、安定したヒューズ切断を行なうためには十分な間隔が必要であるなど、同等な抵抗回路と比較して大きな面積が必要であるという問題があった。
【００１２】
本発明は上記のような問題を解決するためになされたものであり、切断専用抵抗素子の切断により設定値を調整可能な抵抗回路、そのような抵抗回路を分圧抵抗として用いた定電圧発生回路及び電圧検出回路において、面積をあまり増大させることなく、切断専用抵抗素子切断後の抵抗回路の抵抗値誤差を抑制することを目的とするものである。
【００１３】
【課題を解決するための手段】
本発明にかかる抵抗回路は、設定抵抗素子と誤差補正抵抗素子が直列に接続され、上記設定抵抗素子及び上記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続されてなり、上記誤差補正抵抗素子の抵抗値は、上記切断専用抵抗素子切断前の上記設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の合成抵抗値と同じ値に設定されているものである。
【００１４】
切断専用抵抗素子が切断されると、抵抗回路の抵抗値は設定抵抗素子及び誤差補正抵抗素子の合成抵抗値になる。誤差補正抵抗素子の抵抗値が設定抵抗素子、誤差補正抵抗素子及び切断専用抵抗素子の合成抵抗値と同じ値に設定されていることにより、切断専用抵抗素子切断後の抵抗回路の抵抗値は、切断専用抵抗素子切断前に比べて設定抵抗素子の抵抗値分だけ増加する。このように、切断専用抵抗素子の抵抗値に起因する切断専用抵抗素子切断後の抵抗回路の抵抗値誤差を抑制することができる。さらに、従来の抵抗回路に比べて誤差補正抵抗素子を追加するだけであり、面積をあまり増大させずに実現できる。
【００１５】
本発明にかかる電圧検出回路は、入力電圧を分圧して分圧電圧を供給するための分圧抵抗と、基準電圧を供給するための基準電圧発生回路と、上記分圧抵抗からの分圧電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路を備えた電圧検出回路であって、上記分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直列に接続され、上記設定抵抗素子及び上記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続され、上記誤差補正抵抗素子の抵抗値が上記設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の合成抵抗値と同じ値に設定されている複数の単位抵抗が直列に接続されて構成されているものである。
【００１６】
分圧抵抗が本発明の抵抗回路により構成されているので、切断専用抵抗素子切断後の分圧抵抗の抵抗値誤差を抑制することができ、さらに分圧抵抗の抵抗値誤差に起因する検出電圧の誤差を抑制することができる。
【００１７】
本発明にかかる定電圧発生回路は、入力電圧の出力を制御する出力ドライバと、出力電圧を分圧して分圧電圧を供給するための分圧抵抗と、基準電圧を供給するための基準電圧発生回路と、上記分圧抵抗からの分圧電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路を備えた定電圧発生回路であって、上記分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直列に接続され、上記設定抵抗素子及び上記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続され、上記誤差補正抵抗素子の抵抗値が上記設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の合成抵抗値と同じ値に設定されている複数の単位抵抗が直列に接続されて構成されているものである。
【００１８】
分圧抵抗が本発明の抵抗回路により構成されているので、切断専用抵抗素子切断後の分圧抵抗の抵抗値誤差を抑制することができ、さらに分圧抵抗の抵抗値誤差に起因する出力電圧の誤差を抑制することができる。
【００１９】
【発明の実施の形態】
本発明の抵抗回路において、上記設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子を単位抵抗とし、複数の単位抵抗が直列又は並列に接続されていることが好ましい。その結果、切断専用抵抗素子の切断により抵抗値を調整可能な抵抗回路としての汎用性が増す。
【００２０】
本発明の抵抗回路において、上記複数の単位抵抗を構成する各誤差補正抵抗素子の一例は、同じ素材、同じ向き及び同じ幅で形成されたポリシリコンパターンにより形成されているものである。
本発明の抵抗回路において、上記複数の単位抵抗を構成する各切断専用抵抗素子の一例は、同じ素材、同じ向き及び同じ寸法で形成されたポリシリコンパターンにより形成されているものである。
このようにして複数の誤差補正抵抗素子や複数の切断専用抵抗素子を形成することにより、製造工程での抵抗値のバラツキを抑制できる。
【００２１】
【実施例】
図１は抵抗回路の一実施例を示す回路図である。図２はその実施例の誤差補正抵抗素子及び切断専用抵抗素子のレイアウト例を示すレイアウト図である。図３はその実施例の設定抵抗素子のレイアウト例を示すレイアウト図である。図１から図３を用いてこの実施例を説明する。
【００２２】
誤差補正抵抗素子と設定抵抗素子が直列に接続され、設定抵抗素子及び誤差補正抵抗素子の直列回路にヒューズ（切断専用抵抗素子）が並列に接続されてなるｍ＋１個（ｍは正の整数）の単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍが抵抗素子Ｒbottomと抵抗素子Ｒtopの間に直列に接続されている。抵抗素子Ｒbottom側から順に誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍとする。
【００２３】
単位抵抗ＳＢ０から数えてｎ番目（単位抵抗ＳＢ０が０番目、ｎは０≦ｎ≦ｍの整数）の単位抵抗ＳＢｎは、誤差補正抵抗素子Ｒｌｄｎ（誤差補正抵抗素子Ｒｌｄ０から数えてｎ番目の誤差補正抵抗素子）、設定抵抗素子ＲＴｎ（設定抵抗素子ＲＴ０から数えてｎ番目の設定抵抗素子）、ヒューズＲＬｎ（ヒューズＲＬ０から数えてｎ番目のヒューズ）により構成される。
【００２４】
設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの値は抵抗素子Ｒbottom側から順に二進数的に増加するよう設定されている。すなわち、設定抵抗素子ＲＴｎの抵抗値は、設定抵抗素子ＲＴ０の抵抗値を単位値とし、その単位値の２n倍である。例えば、図３に示すように、同じ素材、同じ向き及び同じ寸法で形成された複数のポリシリコンパターン１を用い、設定抵抗素子ＲＴ０を１本のポリシリコンパターン１を単位抵抗値とし、設定抵抗素子ＲＴｎを２n本のポリシリコンパターン１により構成する。ポリシリコンパターン１は、例えばＰ型不純物又はＮ型不純物が注入されて１００Ω〜１０ｋΩのシート抵抗をもつ高抵抗ポリシリコン膜により形成される。
【００２５】
ｎ番目の誤差補正抵抗素子Ｒｌｄｎの抵抗値は、ヒューズ切断前のｎ番目の単位抵抗ＳＢｎの合成抵抗、すなわちｎ番目のヒューズＲＬｎ、ｎ番目の設定抵抗素子ＲＴｎ及びｎ番目の誤差補正抵抗素子Ｒｌｄｎの合成抵抗と、誤差補正抵抗素子Ｒｌｄｎ単独の抵抗値が等しくなるように設定される。誤差補正抵抗素子Ｒｌｄｎの抵抗値は次の数式（１）により求められる。
Ｒldn＝（−ＲTn＋（ＲTn2＋４ＲLnＲTn）1/2）／２  …（１）
ここで、Ｒldnは誤差補正抵抗素子Ｒｌｄｎの抵抗値、ＲTnは設定抵抗素子ＲＴｎの抵抗値、ＲLnはヒューズＲＬｎの抵抗値である。
【００２６】
ヒューズＲＬｎを切断すると、単位抵抗ＳＢｎの抵抗値は設定抵抗素子ＲＴｎ及び誤差補正抵抗素子Ｒｌｄｎの合成抵抗値になる。誤差補正抵抗素子Ｒｌｄｎの抵抗値が設定抵抗素子ＲＴｎ、誤差補正抵抗素子Ｒｌｄｎ及びヒューズＲＬｎの合成抵抗値と同じ値に設定されていることにより、ヒューズＲＬｎ切断後の単位抵抗ＳＢｎの抵抗値は、ヒューズＲＬｎ切断前に比べて設定抵抗素子ＲＴｎの抵抗値分だけ増加する。このように、ヒューズＲＬｎの抵抗値に起因するヒューズＲＬｎ切断後の単位抵抗ＳＢｎの抵抗値誤差を抑制することができる。さらに、従来の抵抗回路に比べて誤差補正抵抗素子Ｒｌｄｎを追加するだけであり、面積をあまり増大させずに実現できる。
【００２７】
図２に示すように、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍは、例えばシート抵抗が２０Ω〜４０Ωのポリシリコン膜により形成され、同じ素材、同じ向き及び同じ寸法で形成されている。
また、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍは、例えばシート抵抗が２０Ω〜４０Ωのポリシリコン膜により形成され、同じ素材、同じ向き及び同じ幅で形成されている。
これにより製造工程でのバラツキを抑制することができる。
さらに、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍ及び誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍを構成するポリシリコン膜を同一工程で形成するようにすれば、従来技術と比較して製造工程を増加させることなく、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍを形成することができる。
【００２８】
図２及び図３において、符号Ａ−Ａ間、符号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、符号Ｆ−Ｆ及び符号Ｇ−Ｇ間はそれぞれメタル配線３により電気的に接続されている。メタル配線３は、例えばアルミニウム９８.５％、シリコン１％、銅０.５％を含む合金により形成され、そのシート抵抗は０.０４Ω〜０.１Ωである。
【００２９】
図１に示した抵抗回路の実施例は、例えば図５に示した定電圧発生回路の分圧抵抗に適用することができる。定電圧発生回路の一実施例を図１及び図５を用いて説明する。
例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ１７のドレインに接続し、抵抗素子Ｒbottom、Ｒｌｄ０間の端子ＮｏｄｅＬを演算増幅器１５の非反転入力端子に接続する。分圧抵抗Ｒ１はＲtop、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成され、分圧抵抗Ｒ２はＲbottomにより構成される。
【００３０】
端子ＮｏｄｅＬから演算増幅器１５の非反転入力端子にフィードバックする分圧電圧を調整する場合、次の数式（２）からトリミングコードＴを求めることができる。
Ｔ＝（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）
×（Ｖset／Ｖmes−１）／Ｒt0        （２）
ここで、Ｒtopは抵抗素子Ｒtopの抵抗値、Ｒbottomは抵抗素子Ｒbottomの抵抗値、Ｒld0＋Ｒld1＋…＋Ｒldmは誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍの抵抗値の和、Ｒt0は設定抵抗素子ＲＴ０の抵抗値、Ｖsetは定電圧発生回路の出力電圧設定値、Ｖmesはヒューズ切断前に測定された出力電圧値である。
数式（２）で求められたトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズを切断することにより、出力電圧が設定電圧になる。
【００３１】
また、図１の抵抗回路を分圧抵抗として用いた図５の定電圧発生回路において、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ１７のドレインに接続し、抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器１５の非反転入力端子に接続するようにしてもよい。分圧抵抗Ｒ１はＲtopにより構成され、分圧抵抗Ｒ２はＲbottom、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成される。
【００３２】
端子ＮｏｄｅＭから演算増幅器１５の非反転入力端子にフィードバックする分圧電圧を調整する場合、次の数式（３）からトリミングコードＴを求めることができる。
Ｔ＝｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）
×（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×（Ｖmes−Ｖset）｝
／｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset
−（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset｝        （３）
数式（３）で求められたトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズを切断することにより、出力電圧が設定電圧になる。
【００３３】
図１の抵抗回路の実施例を図６の電圧検出回路の分圧抵抗Ｒ１，Ｒ２に適用することもできる。電圧検出回路の一実施例を図１及び図６を用いて説明する。
例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を端子２３に接続し、抵抗素子Ｒbottom、Ｒｌｄ０間の端子ＮｏｄｅＬを演算増幅器１５の非反転入力端子に接続する。分圧抵抗Ｒ１はＲtop、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成され、分圧抵抗Ｒ２はＲbottomにより構成される。
【００３４】
端子ＮｏｄｅＬから演算増幅器１５の非反転入力端子に入力する分圧電圧を調整する場合、次の数式（４）からトリミングコードＴを求めることができる。
Ｔ＝（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）
×（Ｖset／Ｖmes−１）／Ｒt0        （４）
ここで、Ｖsetは電圧検出回路の検出電圧設定値、Ｖmesはヒューズ切断前に測定された演算増幅器１５の出力が例えばＨからＬへ反転する入力端子２３での入力電圧値である。
数式（４）で求められたトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズを切断することにより、検出電圧が設定電圧になる。
【００３５】
また、図１の抵抗回路を分圧抵抗として用いた図６の電圧検出回路において、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を端子２３に接続し、抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器１５の非反転入力端子に接続するようにしてもよい。分圧抵抗Ｒ１はＲtopにより構成され、分圧抵抗Ｒ２はＲbottom、誤差補正抵抗素子Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ及びヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成される。
【００３６】
端子ＮｏｄｅＭから演算増幅器１５の非反転入力端子に入力する分圧電圧を調整する場合、次の数式（５）からトリミングコードＴを求めることができる。
Ｔ＝｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）
×（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×（Ｖmes−Ｖset）｝
／｛（Ｒtop＋Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset
−（Ｒbottom＋Ｒld0＋Ｒld1＋…＋Ｒldm）×Ｖset｝        （５）
数式（５）で求められたトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズを切断することにより、検出電圧が設定電圧になる。
【００３７】
以上、抵抗回路、定電圧電源及び電圧検出回路の実施例を説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
例えば図１に示した抵抗回路の実施例では単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍを直列に接続しているが、本発明はこれに限定されるものではなく、例えば図４に示すように、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍを並列に接続するようにしてもよい。
また、上記の実施例では、ヒューズとしてレーザーの照射により切断されるものを用いているが、本発明はこれに限定されるものではなく、ヒューズとして電気的ストレスにより切断できるものを用いてもよい。
【００３８】
【発明の効果】
本発明の抵抗回路では、設定抵抗素子と誤差補正抵抗素子が直列に接続され、上記設定抵抗素子及び上記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続されてなり、上記誤差補正抵抗素子の抵抗値は、上記切断専用抵抗素子切断前の上記設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の合成抵抗値と同じ値に設定されているようにしたので、面積をあまり増大させることなく、切断専用抵抗素子切断後の抵抗回路の抵抗値誤差を抑制することができる。
【００３９】
本発明の抵抗回路において、上記設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子を単位抵抗とし、複数の単位抵抗が直列又は並列に接続されているようにすれば、切断専用抵抗素子の切断により抵抗値を調整可能な抵抗回路としての汎用性が増す。
【００４０】
本発明の抵抗回路において、上記複数の単位抵抗を構成する各誤差補正抵抗素子は、同じ素材、同じ向き及び同じ幅で形成されたポリシリコンパターンにより形成されているようにすれば、複数の誤差補正抵抗素子について製造工程での抵抗値のバラツキを抑制できる。
【００４１】
本発明の抵抗回路において、上記複数の単位抵抗を構成する各切断専用抵抗素子は、同じ素材、同じ向き及び同じ寸法で形成されたポリシリコンパターンにより形成されているようにすれば、複数の切断専用抵抗素子について製造工程での抵抗値のバラツキを抑制できる。
【００４２】
本発明の電圧検出回路では、分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直列に接続され、上記設定抵抗素子及び上記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続され、上記誤差補正抵抗素子の抵抗値が上記設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の合成抵抗値と同じ値に設定されている複数の単位抵抗が直列に接続されて構成されているようにしたので、切断専用抵抗素子切断後の分圧抵抗の抵抗値誤差を抑制することができ、さらに分圧抵抗の抵抗値誤差に起因する検出電圧の誤差を抑制することができる。
【００４３】
本発明の定電圧発生回路では、分圧抵抗は、設定抵抗素子と誤差補正抵抗素子が直列に接続され、上記設定抵抗素子及び上記誤差補正抵抗素子の直列回路に切断専用抵抗素子が並列に接続され、上記誤差補正抵抗素子の抵抗値が上記設定抵抗素子、上記誤差補正抵抗素子及び上記切断専用抵抗素子の合成抵抗値と同じ値に設定されている複数の単位抵抗が直列に接続されて構成されているようにしたので、切断専用抵抗素子切断後の分圧抵抗の抵抗値誤差を抑制することができ、さらに分圧抵抗の抵抗値誤差に起因する出力電圧の誤差を抑制することができる。
【図面の簡単な説明】
【図１】抵抗回路の一実施例を示す回路図である。
【図２】同実施例の誤差補正抵抗素子及び切断専用抵抗素子のレイアウト例を示すレイアウト図である。
【図３】同実施例の設定抵抗素子のレイアウト例を示すレイアウト図である。
【図４】抵抗回路の他の実施例を示す回路図である。
【図５】定電圧発生回路の一例を示す回路図である。
【図６】電圧検出回路の一例を示す回路図である。
【図７】分圧抵抗を構成する従来の抵抗回路の一例を示す回路図である。
【図８】従来の抵抗回路の他の例を示す回路図である。
【符号の説明】
Ｒtop，Ｒbottom      抵抗素子
ＳＢ０，ＳＢ１，…，ＳＢｍ          単位抵抗
Ｒｌｄ０，Ｒｌｄ１，…，Ｒｌｄｍ    誤差補正抵抗素子
ＲＴ０，ＲＴ１，…，ＲＴｍ          設定抵抗素子
ＲＬ０，ＲＬ１，…，ＲＬｍ          切断専用抵抗素子（ヒューズ）
ＮｏｄｅＬ，ＮｏｄｅＭ          端子
１      ポリシリコンパターン
３      メタル配線
５      直流電源
７      負荷
９      定電圧発生回路
１１      入力端子（Ｖbat）
１３      基準電圧発生回路
１５      演算増幅器
１７      Ｐチャネル型ＭＯＳトランジスタ
１９      出力端子（Ｖout）
２１      電圧検出回路
２３      入力端子（Ｖsens）
２５      出力端子（Ｖout）
【図１】
0003894833.tif 000002
【図２】
0003894833.tif 000003
【図３】
0003894833.tif 000004
【図４】
0003894833.tif 000005
【図５】
0003894833.tif 000006
【図６】
0003894833.tif 000007
【図７】
0003894833.tif 000008
【図８】
0003894833.tif 000009