(57)【特許請求の範囲】
【請求項１】
第１の基板と、第２の基板と、
前記第１の基板と第２の基板の間に挟まれた液晶組成物と、
前記第１の基板に設けられた複数の画素電極と、
前記画素電極に映像信号を供給するスイッチング素子と、
前記スイッチング素子に映像信号を供給する映像信号線と、
前記スイッチング素子を制御する走査信号を供給する走査信号線と、
前記映像信号を出力する第１の駆動回路と、
前記走査信号を出力する複数の第２の駆動回路とを有し、
前記複数の第２の駆動回路は、前記第１の駆動回路を間に挟み、前記第１の駆動回路に並んで配置されており、
前記複数の第２の駆動回路には、前記走査信号を出力する端子をシフトするためのクロック信号が共通に入力されており、
前記複数の第２の駆動回路は、入力されるインストラクション信号により、前記走査信号を出力する順番と、前記走査信号を出力する方向とが決定されることを特徴とする液晶表示装置。
【請求項２】
前記複数の第２の駆動回路の駆動方法は、外部信号により制御されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２の駆動回路はマスタとスレーブとを有し、前記マスタと前記スレーブとは前記第１の駆動回路を間に挟み、
インストラクション信号により、前記マスタの駆動方法と前記スレーブの駆動方法とが制御されることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１の駆動回路と前記複数の第２の駆動回路とは前記第１の基板の１辺に沿って配置され、
前記複数の第２の駆動回路は昇圧回路を有する電源回路を具備することを特徴とする請求項１乃至３の何れかに記載の液晶表示装置。
【請求項５】
前記電源回路は、前記昇圧回路から出力する電圧が一定の電圧になること検知することを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
第１の辺と、前記第１の辺に直交する第２の辺と第３の辺とを有する基板と、
前記基板上に形成された映像信号線と、
前記第２の辺側に設けられた第１の走査信号線と、
前記第３の辺側に設けられた第２の走査信号線と、
前記映像信号線に接続された第１の駆動回路と、
前記第１の走査信号線に接続された第２の駆動回路と、
前記第２の走査信号線に接続された第３の駆動回路とを有し、
前記第１の駆動回路と前記第２の駆動回路と前記第３の駆動回路とは、前記第１の辺に設けられた配線を介して第４の回路に接続されており、
前記第２の駆動回路と前記第３の駆動回路とには、前記走査信号線に対して走査信号を出力する端子をシフトするためのクロック信号が共通に入力されており、前記第２の駆動回路と前記第３の駆動回路とは、入力されるインストラクション信号により、前記走査信号を出力する順番と、前記走査信号を出力する方向とが決定されることを特徴とする携帯型表示装置。
【請求項７】
前記第２の駆動回路と前記第３の駆動回路とは、前記第１の駆動回路を挟み、前記第１の駆動回路と並んで配置されていることを特徴とする請求項６に記載の携帯型表示装置。
【請求項８】
前記第４の回路とは電源回路であることを特徴とする請求項６又は７に記載の携帯型表示装置。
【請求項９】
前記第１の駆動回路と前記第２の駆動回路と前記第３の駆動回路とは、同一の半導体チップ上に形成されていることを特徴とする請求項６乃至８の何れかに記載の携帯型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係わり、特に、携帯型表示装置に用いられる液晶表示装置の駆動回路に適用して有効な技術に関する。
【０００２】
【従来の技術】
ＳＴＮ（Super Twisted Nematic）方式、あるいはＴＦＴ（Thin Film Transister）方式の液晶表示装置は、ノート型パソコン等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路を備えている。
【０００３】
そして、このような液晶表示装置において、携帯電話機等の携帯用端末装置の表示装置として利用されるものが増加している。液晶表示装置を携帯用端末装置の表示装置として用いる場合には、従来の液晶表示装置に比べて、さらに小型で、低消費電力のものが望まれている。
【０００４】
携帯端末装置の小型化に伴う問題点として、液晶表示装置の駆動回路を実装するスペースが減少している。携帯端末装置の中心線と表示画面の中心とが重なる配置方法である所謂画面センター化の要望があり、駆動回路を実装する位置が制限され、配置に考慮が必要となってきている。さらには、従来の液晶表示装置では、表示画面の隣合う２辺に駆動回路が設けられていたが、１辺にのみ駆動回路を実装する所謂３辺フリー化の要望もある。また、実装面積の縮小のために、実装部品の削減の必要もある。
【０００５】
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、小型の液晶表示装置において、最適な駆動回路を実現する技術を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【０００８】
液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、液晶駆動回路は液晶表示パネルの１辺側に実装され、走査信号線を駆動する駆動回路は複数設けられ、複数の走査信号線駆動回路は映像信号線を駆動する回路を挟んで、該映像信号線駆動回路に並んで形成され、走査信号線に信号を伝達するための配線を、液晶表示パネルの左右から走査信号線に接続し、駆動回路の制御を外部信号によって行う。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１０】
図１は、本発明の実施の形態１の液晶表示装置の基本構成を示すブロック図である。同図に示すように、本実施の形態の液晶表示装置１００は、液晶表示パネル１と、コントローラ３と、電源回路４と、駆動回路５とから構成される。
【００１１】
液晶表示パネル１は、画素電極１１、薄膜トランジスタ１０等が形成されるＴＦＴ基板２と、対向電極１５、カラーフィルタ等が形成されるフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。なお、本実施の形態は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
【００１２】
各画素は、画素電極１１と薄膜トランジスタ１０から成り、複数の走査信号線（またはゲート信号線）ＧＬと映像信号線（またはドレイン信号線）ＤＬとの交差する部分に対応して設けられる。
【００１３】
各画素の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線ＤＬに接続され、ゲートが走査信号線ＧＬに接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。
【００１４】
なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線ＤＬに接続される方をドレインと称する。
【００１５】
コントローラ３と、電源回路４、駆動回路５とは、液晶表示パネル１のＴＦＴ基板２を構成する透明性の絶縁基板（ガラス基板、樹脂基板等）に、それぞれ接続される。コントローラ３から送出されたディジタル信号（表示データ、クロック信号等）、および電源回路４から供給される電源電圧は、駆動回路５に入力される。
【００１６】
コントローラ３は、半導体集積回路（ＬＳＩ）から構成され、外部から送信されてくるクロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号の各表示制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、駆動回路５を制御・駆動する。
【００１７】
駆動回路５は半導体集積回路（ＬＳＩ）から構成され、走査信号線ＧＬの駆動と、映像信号線ＤＬの駆動とを行っている。駆動回路５は、コントローラ３から送出されるフレーム開始指示信号（ＦＬＭ、以下スタート信号とも呼ぶ）およびシフトクロック（ＣＬ１）に基づき、１水平走査時間毎に、順次液晶表示パネル１の各走査信号線ＧＬにＨｉｇｈレベルの選択走査電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線ＧＬに接続された複数の薄膜トランジスタ１０が、１水平走査時間の間導通する。
【００１８】
また、駆動回路５は画素が表示すべき階調に対応する階調電圧を映像信号線ＤＬに出力する。薄膜トランジスタ１０がオン状態になると、映像信号線ＤＬがから階調電圧（映像信号）が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。
【００１９】
図２は、図１に示す駆動回路を２つに分けた実施例を示す。図２では、駆動回路は第１駆動回路５Ａと第２駆動回路５Ｂとで構成される。第１駆動回路５Ａは映像信号線ＤＬに階調電圧を供給している。また、第２駆動回路５Ｂは走査信号線ＧＬに信号を供給している。第２駆動回路５Ｂから液晶表示パネル１の左右両側に配線が伸びており、走査信号線ＧＬには液晶表示パネル１の左右両側から信号が供給されている。
【００２０】
従来では、走査信号線ＧＬを駆動する駆動回路は走査信号線ＧＬの延長線上（図中では液晶表示パネル１の左右）に設けられていた。しかしながら、携帯電話機等の携帯電子機器では、表示画面部分の横幅が狭いことと、利用者に好まれる機器デザインの理由より、機器の中心線上に表示画面の中心が位置する所謂画面センター化の要望がある。そのため、表示画面の両横側には第２駆動回路５Ｂを配置する充分な領域が無く、第２駆動回路５Ｂは図中液晶表示パネル１の下側（または上側）に設けられている。すなわち、液晶表示パネル１に対して、第１駆動回路５Ａと第２駆動回路５Ｂは同じ方向に位置するよう形成されている。
【００２１】
しかしながら、第１駆動回路５Ａと第２駆動回路５Ｂとが液晶表示パネル１の片側に設けられることで、各駆動回路に接続される配線のレイアウトに問題が生じた。図２では、第１駆動回路５Ａとコントローラ３、電源回路４との間に第２駆動回路５Ｂが位置することとなることから、第２駆動回路５Ｂを避けて配線する必要がある。例えば、配線をフレキシブル基板等に形成する場合では、高価な多層基板を用いる必要がある。また、第１駆動回路５Ａと第２駆動回路５Ｂとを液晶表示パネル１上に実装する場合では、多層の配線を形成すると液晶表示パネル１の製造工程が増加するといった問題が生じる。
【００２２】
図２ではコントローラ３と第１駆動回路５Ａとを接続する第１の配線６Ａは、第２駆動回路５Ｂの下に配置されている。また、コントローラ３と第２駆動回路５Ｂとは第２の配線６Ｂで接続されている。さらに電源回路４と第１駆動回路５Ａとを接続する第３の配線７Ａは第２駆動回路の下に配置され、電源回路４と第２駆動回路５Ｂとは第４の配線７Ｂで接続されている。
【００２３】
さらに、第２駆動回路５Ｂと液晶表示パネル１との間には第１駆動回路５Ａが位置するため、第２駆動回路５Ｂと走査信号線ＧＬとを接続する配線８Ａ、８Ｂは第１駆動回路５Ａの横を配線して走査信号線ＧＬに接続している。また、配線８Ａ、８Ｂの一部は第１駆動回路５Ａの下を配線されている。また、第２駆動回路５Ｂから出力する配線は、第２駆動回路５Ｂの図中左右の両横側から出力するよう配置されている。
【００２４】
図３に第２駆動回路５Ｂの出力端子の配置を示す。第２駆動回路５Ｂの中央部には、図２に示す第１の配線６Ａや第３の配線７Ａを配置するためのスルー配線領域９が設けられており、出力端子ＯＵＴが設けられる間隔が広くなっている。また、出力端子ＯＵＴは、第２駆動回路５Ｂの左右に設けられている。端子ＩＮは入力端子でありコントローラ３からの第２の配線６Ｂや、電源回路４からの第４の配線７Ｂが接続される。第２駆動回路５Ｂの下側にスルー配線領域９を設けることで、第２駆動回路５Ｂの下側に配線される第１の配線６Ａや、第３の配線７Ａのようなスルー配線を、第２駆動回路５Ｂとコントローラ３とを接続する第２の配線６Ｂや、電源回路４と接続する第４の配線７Ｂと同層で形成することができ、低価格化や画面センター化が可能となる。
【００２５】
図４に、第２駆動回５Ｂをフレキシブルプリント基板３０に実装し、液晶表示パネル１の第１駆動回路５Ａが実装された辺に、フレキシブルプリント基板３０を接続した構成を示す。液晶表示装置１００の中心線と、表示領域２の中心線が一致しており、液晶表示装置１００の左右の端部より等距離ＬＭＣにある中心線ＣＬと、表示領域２の左右の端部から等距離ＬＡＣにある中心線ＣＬとが一致している。
【００２６】
図４において、３３はフレキシブルプリント基板３０に配置された部品で、外付けコンデンサ等である。第２駆動回路５Ｂには電源回路４が内蔵されており、昇圧回路に用いられるコンデンサが接続されている。第１駆動回路５Ａにはコントローラ３が内蔵されており、外部からコントローラに接続される配線３１がフレキシブルプリント基板に設けられ、第２駆動回路５Ｂの下を通過して第１駆動回路５Ａに接続されている。第１駆動回路５Ａからは、第２駆動回路５Ｂ及び電源回路４を制御するための制御信号線３２が出力しており、第２駆動回路５Ｂに接続している。制御信号線３２も第２駆動回路５Ｂの下側に配線されている。
【００２７】
次に図５に第２駆動回路５Ｂを複数設け、第１駆動回路５Ａの左右両側に並んで配置したブロック図を示す。走査信号線ＧＬには液晶表示パネル１の左右両側から信号が供給されるため、第２駆動回路５Ｂは第１駆動回路５Ａの左右に設けられている。第１駆動回路５Ａは映像信号線ＤＬを駆動するドレインドライバの機能に加えて、コントローラの機能を有している。電源回路４との間には配線７Ａが設けられおり、第１駆動回路５Ａに電源電圧が供給されている。また、第１駆動回路５Ａは電源回路４をもコントロールしており、配線７Ａでは第１駆動回路５Ａから出力する制御信号も伝えられる。また、第１駆動回路５Ａの下側に配線され、第２駆動回路５Ｂに接続さる配線７Ｂも設けられている。１２はインストラクション線であり、外部からの信号により第２駆動回路５Ｂの走査方法を設定可能にしている。図５ではインストラクション信号は第１駆動回路５Ａから出力し、第２駆動回路５Ｂに伝えられている。
【００２８】
第２駆動回路５Ｂは第１駆動回路５Ａの左右に設けられているが、第２駆動回路５Ｂを左側用と右側用と区別して製造したのでは、形状等が似た部品が混在することとなり、管理が複雑になる問題が生じる。そこで、複数実装される第２駆動回路５Ｂを同一仕様で形成し、インストラクション線１２等を利用して、実装後端子に入力する信号により第２駆動回路５Ｂを制御することとした。また、同一仕様で形成するため、第２駆動回路５ＢＬ、５ＢＲともに制御信号、クロック信号等は同じ信号が入力されるように形成している。
【００２９】
まず、図６、図７を用いて駆動回路の端子位置が固定されているため、液晶表示パネル１の左側に配置される駆動回路と、右側に配置される駆動回路とで、駆動回路の端子の出力順が異なることを説明する。図６（ａ）は従来からのゲートドライバの配置で、液晶表示パネル１の左側に第２駆動回路５Ｂ（ゲートドライバ）が配置されている。また、走査信号線はＧＬ１からＧＬ１２０の１２０本で、走査信号は液晶表示パネル１の上から下に向かい順番に走査信号線ＧＬに供給されるものとする。図６（ａ）では、第２駆動回路５Ｂの端子ｇ１と走査信号線ＧＬ１が接続されており、走査信号線ＧＬ１からＧＬ１２０に順番に走査信号が供給されるよう、走査信号は端子ｇ１からｇ１２０に向かい順番に出力する。以下、説明を解り易くするため、この端子ｇ１からｇ１２０に向かい順番に走査信号を出力することを順方向出力と呼ぶ。
【００３０】
次に図６（ｂ）に液晶表示パネル１の右側に第２駆動回路５Ｂを配置する様子を示す。第２駆動回路５Ｂの端子配置は図７に示すように、出力端子ｇ１からｇ１２０は、第２駆動回路５Ｂの各辺に沿って配置されており、配線は１方向に取り出されるようになっている。図７では、端子ｇ１は上側に配線が出力するようになっており、下側に配線を引き出すと入力端子ＩＮＳ等があるため、配線を形成する領域が限られており、配線を形成することが困難である。
【００３１】
そこで、液晶表示パネル１の右側に第２駆動回路５Ｂを配置する場合には、端子ｇ１２０からの配線を走査信号線ＧＬ１に接続し、端子ｇ１からは走査信号線ＧＬ１２０に信号を供給するようにする。そのため、走査信号の出力する順番は端子ｇ１２０から端子ｇ１に向けて順番に出力することとなる。すなわち、第２駆動回路５Ｂは液晶表示パネル１に対する配置により、端子から順番に出力される信号のシフト方向が変化している。以下、端子ｇ１２０から端子ｇ１に向けて順番に走査信号を出力し、走査信号線を走査することを逆方向出力と呼ぶ。
【００３２】
次に、図５に戻って、第２駆動回路５Ｂを複数設け、第１駆動回路５Ａの左右両側に並んで配置した場合の問題点について説明する。図５に示す第２駆動回路５ＢＬは液晶表示パネル１の左側から信号を供給する配置であり、第２駆動回路５ＢＲは右側から信号を供給する配置である。前述したように第２駆動回路５ＢＬは順方向出力で、第２駆動回路５ＢＲは逆方向出力となっており、端子から出力する信号の順番が逆になっている。そのため、第２駆動回路５ＢＬには順方向出力で、第２駆動回路５ＢＲには逆方向出力であることを設定する必要がある。
【００３３】
また、第２駆動回路５ＢＬと５ＢＲとは離れて配置され、さらに、第２駆動回路５ＢＬと５ＢＲとの間には、第１駆動回路５Ａが存在するため、第２駆動回路５ＢＬと５ＢＲとの間を接続する配線を設けると、配線のレイアウトが複雑になってしまうという問題がある。例えば、２つの第２駆動回路５ＢＬと５ＢＲが隣合って配置されていれば、まず、左側の第２駆動回路５ＢＬにスタート信号を入力し、第２駆動回路５ＢＬを先に出力開始させ、その後出力終了時に、左側の第２駆動回路５ＢＬから右側の第２駆動回路５ＢＲにスタート信号を供給すれば、左側の第２駆動回路５ＢＬが先に出力を開始し、右側の第２駆動回路５ＢＲが後から出力開始する順番を設定することが可能である。
【００３４】
しかしながら、第２駆動回路５ＢＬと５ＢＲとの間を接続する配線を設けると、配線のレイアウトが複雑になることから、前段の第２駆動回路から次段の第２駆動回路に信号を供給することで、次段の第２駆動回路の出力を開始させる方法を用いることが困難である。また、第２駆動回路５ＢＬと５ＢＲ共に同様な配線レイアウトで、同一の制御信号を入力しながらも、どちらの第２駆動回路が先に出力開始するか順番を設定する必要もある。以下、先に出力を開始することを先開始と呼び、先開始の駆動回路が出力終了後に、出力開始することを後開始と呼ぶ。
【００３５】
そこで、本実施の形態では、第２駆動回路に設けた端子の設定と、第１駆動回路から第２駆動回路に接続されているインストラクション線１２を用いて、第２駆動回路が順方向出力か逆方向出力であるか、先開始であるか後開始であるか等の走査方法を設定している。
【００３６】
次に図７を用いて、第２駆動回路５Ｂの走査方法を設定する構成を説明する。第２駆動回路５Ｂは前述したように出力端子ｇ１からｇ１２０を有しており、この出力端子と液晶表示パネル１の走査信号線ＧＬが接続されている。走査信号線ＧＬが順番に選択されるように、出力端子からは１走査期間毎に走査信号が出力する。そのために第２駆動回路５Ｂはシフトレジスタ部２２を有しており、端子ＣＬ１から入力するクロック信号ＣＬ１に同期して、走査信号を出力する端子をシフトさせる。
【００３７】
ＳＴはスタート信号（フレーム開始信号）が入力される端子で、スタート信号により第２駆動回路５Ｂは出力開始のタイミングを決める。ＭＳはマスタ／スレーブモードを設定する端子であり、端子ＭＳの値により第２駆動回路５Ｂはマスタかスレーブかの機能に設定される。ＩＮＳはインストラクション信号端子で、インストラクション信号が入力する。ＳＣＭは液晶表示パネル１の奇数ラインに出力するか偶数ラインに出力するかを設定する端子である。２０はカウンタ回路でクロック信号ＣＬ１を計数している。２１は走査モード設定部であり、端子ＭＳ、端子ＳＣＭに入力する電圧値や、端子ＩＮＳから入力するインストラクション信号により走査モードを設定する。
【００３８】
図８にインストラクション信号の例を示す。図８に示すインストラクション信号は１６ビットからなるシリアルデータを示している。図中横方向に並んだ１６ビットの信号がインストラクション信号として外部から第２駆動回路５Ｂに伝えられる。図中縦方向に３つインストラクション信号を並べて示しているが、図８のインストラクション信号では、Ｄ１５からＤ１３までの３ビットがインデックスコードとなっており、インストラクション信号の内容を区別している。
【００３９】
インデックスコード（０００）のインストラクション信号では、Ｄ０がスリープモード設定用のＳＬＰビットとなっており、Ｄ１１が表示オン／オフ設定用のＧＯＮビットとなっている。インデックスコード（１１０）のインストラクション信号では、Ｄ０からＤ４までの５ビットが出力開始位置を設定するＳＣ０からＳＣ４ビットとなっており、Ｄ５からＤ９までの５ビットが有効ライン数を設定するＮＬ０ビットからＮＬ４ビットとなっており、Ｄ１０が出力方向について順方向か逆方向かを設定するＧＳビットとなっている。インデックスコード（１１１）のインストラクション信号では、Ｄ０とＤ１の２ビットがインタレースモードのフィールド数を設定するＦＬビットとなっている。
【００４０】
なお、インストラクション信号で指定する出力開始位置と有効ライン数では、走査信号線数を指定するものでも、１１０ライン出力モード、１００ライン出力モード等のようにモードにより出力ライン数を指定することも可能である。また、インストラクション信号はコントローラ部から第２駆動回路５Ｂに伝えられるものであるが、コントローラ部には液晶表示装置の外部から例えば、ＣＰＵ等の小型携帯機器の制御装置から伝達される。
【００４１】
次に、図９から図１４を用いて、第２駆動回路５Ｂの配置と走査方法について説明する。なお、図９から図１４においては、液晶表示パネル１と第２駆動回路５Ｂとの位置関係を示すために、他の第１駆動回路５Ａ等の構成は省略している。また、図９から図１４において、図７に示すように、各第２駆動回路５Ｂはマスタ／スレーブ端子ＭＳを有しており、外部からの信号によりマスタとスレーブとに機能が変化する。図９では左側に配置された第２駆動回路５ＢＬがマスタで、右側に配置された第２駆動回路５ＢＲがスレーブとなっている。また、第２駆動回路５Ｂには、図５に示すインストラクション線が図７に示すインストラクション端子ＩＮＳに接続しており、インストラクション信号が入力している。
【００４２】
表１にマスタ／スレーブ端子ＭＳの値と、インストラクション信号の値とにより制御される第２駆動回路５Ｂの走査方法について示す。なお、図８に示すようにインストラクション信号は複数ビットからなるデータであり、走査方法については符号ＧＳで示す１ビットで設定される。表１では端子ＭＳの値が１でマスタとなり、値が０でスレーブとなる場合を説明する。走査方向はマスタの場合でＧＳビットが０ならば順方向であり、ＧＳビットが１で逆方向になる。また、スレーブの場合にはＧＳビットが０で逆方向となり、ＧＳビットが１で順方向になる。
表１
0003959253.tif 000002
【００４３】
図９では、図中左側に配置された第２駆動回路５ＢＬの設定は、ＭＳ＝１で、ＧＳ＝０となっており、開始順は先開始で、走査方向は順方向である。出力端子ｇｍ１は走査信号線ＧＬ１に接続され、その他の端子も順に走査信号線に接続され、出力端子ｇｍ１２０が走査信号線ＧＬ１２０に接続されている。インストラクション信号で有効ライン数が１２０に設定され、開始位置が１ライン目になっている場合では、第２駆動回路５ＢＬは先開始で順方向出力であるから、スタート信号の入力後出力を開始し、走査信号線ＧＬ１から順にＧＬ１２０まで走査される。なお、開始位置を１１ライン目にして、有効ライン数を１１０とすれば、１１本目の走査信号線ＧＬ１１から順にＧＬ１２０まで走査される。
【００４４】
次に、右側の第２駆動回路５ＢＲの設定は、ＭＳ＝０で、ＧＳ＝０となっており、開始順は後開始で、走査方向は逆方向である。出力端子ｇｓ１２０は走査信号線ＧＬ１２１に接続され、その他の端子も順に走査信号線に接続され、出力端子ｇｓ１が走査信号線ＧＬ２４０に接続されている。インストラクション信号で有効ライン数が１２０に設定され、開始位置が１ライン目になっている場合では、第２駆動回路５ＢＲは後開始で逆方向出力であるから、スタート信号の入力から図７に示したカウンタ２０でクロック信号ＣＬ１を計数して、第２駆動回路５ＢＬの出力終了を待って、走査信号線ＧＬ１２１から順にＧＬ２４０まで走査する。なお、インストラクション信号は第２駆動回路５ＢＬも第２駆動回路５ＢＲも同じ信号が入力されるため、インストラクション信号で設定された開始位置が１１ライン目で、有効ライン数が１１０となっていて、スレーブである場合は、１２１本目の走査信号線ＧＬ１２１から順にＧＬ２３０まで走査する。
【００４５】
なお、図９（ａ）は第２駆動回路５Ｂを液晶表示パネル１の上側に配置した場合を示し、図９（ｂ）は第２駆動回路５Ｂを液晶表示パネル１の下側に配置した場合を示している。
【００４６】
ここで、図９を用いて有効ライン数をモードで指定する際の出力開始位置と有効ライン数との関係を説明する。例えばモード０は有効ライン数１２０で、モード１は有効ライン数１１０とすると、モード０では、前述したようにマスタ側の第２駆動回路５ＢＬ（以下マスタ）では、端子ｇｍ１から出力開始し１２０本の有効ライン数を出力して終了する。次にスレーブ側の第２駆動回路５ＢＲ（以下スレーブ）はカウンタでクロック信号ＣＬ１を計数しており、マスタの出力終了に引き続き端子ｇｓ１２０から出力を開始する。
【００４７】
次に、有効ライン数１１０本のモード１の場合では、マスタは１１０本分の走査信号を出力するが、端子ｇｍ１から出力したのでは、端子ｇｍ１１０で出力が終了してしまい、走査信号線ＧＬ１１１からＧＬ１２０まで表示画面に画像が表示されないの部分が発生してしまう。そのため、出力開始位置は端子ｇｍ１１からが指定される。ここで、有効ライン数が決まれば必要な出力開始位置も決まるので、出力開始位置の指定は不要のように思えるが、第２駆動回路５Ｂの実装方法として、有効ライン数１１０本として、出力開始位置をｇｍ９に指定してｇｍ１１９とｇｍ１２０を走査信号線ＧＬに接続しないといった接続も用いられるため、出力開始位置の設定も必要となる。
【００４８】
次に、スレーブではモード１の場合、有効ライン数１１０本で出力開始位置が１１本目の場合でも、端子ｇｓ１２０から出力開始して端子ｇｓ１１で終了するように動作する。さらにモード１のスレーブの場合で、開始位置が９本目と指定されている場合には、第２走査回路５Ｂのマスタとスレーブとが対称に実装されているものと理解し、端子ｇｓ１１９とｇｓ１２０とは走査信号線ＧＬに接続されてないものとして、開始位置は端子ｇｓ１１８となり、端子ｇｓ９で出力を終了する。
【００４９】
図１０に、図９に示す第２駆動回路５Ｂのタイミングを示す。ＣＬ１は前述したように第２駆動回路５Ｂに入力するクロック信号で、クロック信号ＣＬ１に同期して第２駆動回路５Ｂは内部のシフトレジスタの信号をシフトさせて、順番に走査信号を出力する。ＳＴはスタート信号で、スタート信号によりシフトレジスタはシフト開始する。ただし、スタート信号ＳＴでシフト開始するのは端子ＭＳによりマスタに設定されている第２駆動回路５Ｂである。図９では第２駆動回路５ＢＬがマスタに設定されており、スタート信号によりシフト開始する。
【００５０】
ｇｍ１からｇｍ１２０は第２駆動回路５ＢＬの出力端子を示している。図９において、第２駆動回路５ＢＬはインストラクション信号のＧＳビットが０に設定され、順方向出力であるためまず出力端子ｇｍ１から走査信号が出力する。次に、クロック信号ＣＬ１に同期して出力端子ｇｍ２から走査信号が出力し、次々と出力端子から走査信号が出力して、端子ｇｍ１２０まで走査信号が出力する。
【００５１】
次に、ｇｓ１からｇｓ１２０は第２駆動回路５ＢＲの出力端子を示している。スレーブに設定されている第２駆動回路５ＢＲは第２駆動回路５ＢＬの出力終了後に走査信号が出力する。前述したように、第２駆動回路５ＢＲはインストラクション信号により有効走査線数が設定され、カウンタ回路２０でクロック信号ＣＬ１を計数しており、スタート信号ＳＴから有効走査線数１２０をカウントしたら、走査信号の出力を開始する。第２駆動回路５ＢＲに入力しているインストラクション信号のＧＳビットは０であるため、逆方向出力となり端子ｇｓ１２０から走査信号を出力開始する。その後は端子ｇｓ１１９以降順に端子ｇｓ１まで走査信号が出力する。
【００５２】
次に、図１１を用いて他の実施例を示す。図１１では、左側の第２駆動回路５ＢＬの設定は、ＭＳ＝０で、ＧＳ＝１となっており、開始順は後開始で、走査方向は順方向である。また、右側の第２駆動回路５ＢＲの設定は、ＭＳ＝１で、ＧＳ＝１となっており、開始順は先開始で、走査方向は逆方向である。なお、図１１（ａ）は第２駆動回路５Ｂを液晶表示パネル１の上側に配置した場合を示し、図１１（ｂ）は第２駆動回路５Ｂを液晶表示パネル１の下側に配置した場合を示している。
【００５３】
次に、図１２を用いて奇数番目の走査信号線と偶数番目の走査信号線とに分けて駆動する場合を説明する。図１２の走査方法では、端子ＳＣＭの値を設定することで第２駆動回路５Ｂは奇数−偶数ライン出力モードに設定される。奇数−偶数ライン出力モードでは、スタート信号ＳＴにより先開始するマスタは奇数番目の走査信号線を駆動し、スレーブは偶数番目の走査信号線を駆動することとなる。
【００５４】
図１２では左側の第２駆動回路５ＢＬはマスタに設定され、インストラクション信号のＧＳビットの値は０になっており、開始順は先開始で、走査方向は順方向である。右側の第２駆動回路５ＢＲはスレーブに設定されており、インストラクション信号のＧＳビットは０なので、開始順は後開始で、走査方向は逆方向である。ただし、奇数−偶数ライン出力モードでは、スレーブはクロック信号ＣＬ１の２カウント目から出力を開始し、マスタ、スレーブ共にクロック信号ＣＬ１の１カウントおきに走査信号を出力する。なお、図１２（ａ）は、第２駆動回路５Ｂを液晶表示パネル１の上側に設けた場合で、図１２（ｂ）は、第２駆動回路５Ｂを液晶表示パネル１の下側に設けた場合を示す。
【００５５】
図１３に図１２に示す構成のタイミング図を示す。まず、スタート信号ＳＴが入力するとマスタに設定してある第２駆動回路５ＢＬが次のクロック信号ＣＬ１に同期して端子ｇｍ１から走査信号を出力する。次にスレーブに設定されている第２駆動回路５ＢＲは、端子ｇｓ１２０から走査信号が出力する。ただし、端子ｇｍ１は液晶表示パネル１の奇数番目の走査信号線ＧＬ１に接続されており、端子ｇｓ１２０は偶数番目の走査信号線ＧＬ２に接続されている。そのため、液晶表示パネル１では奇数番目、偶数番目の順番で走査信号線が駆動されることになる。その後、第２駆動回路５ＢＲの端子ｇｓ１から走査信号が出力し終了する。
【００５６】
次に、図１４に奇数−偶数ライン出力モードで、左側の第２駆動回路５ＢＬをスレーブとして、右側の第２駆動回路５ＢＲをマスタとする場合を示す。図１４では左側の第２駆動回路５ＢＬはスレーブに設定され、インストラクション信号のＧＳビットの値は１になっており、開始順は後開始で、走査方向は順方向である。右側の第２駆動回路５ＢＲはマスタに設定されており、インストラクション信号のＧＳビットは１なので、開始順は先開始で、走査方向は逆方向である。また、奇数−偶数ライン出力モードに設定されているので、スレーブはクロック信号ＣＬ１の２カウント目から出力を開始し、マスタ、スレーブ共にクロック信号ＣＬ１の１カウントおきに走査信号を出力する。なお、図１４（ａ）は、第２駆動回路５Ｂを液晶表示パネル１の上側に設けた場合で、図１４（ｂ）は、第２駆動回路５Ｂを液晶表示パネル１の下側に設けた場合を示す。
【００５７】
次に、図１５に第１駆動回路５Ａに対する第２駆動回路５Ｂの他の配置を示す。図１５では、第２駆動回路５Ｂの横幅が広い場合に、第１駆動回路５Ａに並べて配置するのではなく、図中下方にずらして配置している。図１５に示す配置では、第２駆動回路５Ｂを複数設けて、隣合う第２駆動回路の間に、電源回路４や電源回路４からの配線７Ａ、７Ｂを設けることが可能となっている。
【００５８】
図１６に、第１駆動回路５Ａと第２駆動回路５Ｂを１つのチップ上に形成した構成を示す。図１６では、図５と同じく第１駆動回路５Ａを挟んで、２つの第２駆動回路５ＢＬと第２駆動回路５ＢＲとが並んで配置されているが、各回路は１つのチップ上に半導体プロセスを用いて形成されている。
【００５９】
次に、電源回路４に用いられる昇圧回路について説明する。携帯電話機等の小型携帯機器では、電源として電池の利用が一般的である。また、流通量の多さから電池は出力電圧が１．５Ｖ程度から４Ｖ程度のものが利用される。
【００６０】
そのため、昇圧回路を用いて液晶表示装置用に電源電圧を作成している。図１７に薄膜トランジスタ方式の液晶表示装置に必要な電源電圧を示す。図１７では図１に示す対向電極１５に供給する電圧ＶＣＯＭを一定周期で反転させる、所謂ＶＣＯＭ反転駆動方式を用いている。図１７においてＶＧＯＮは薄膜トランジスタ（ＴＦＴ）をオンするための走査信号のハイ電圧である。約１５Ｖ程度が必要となる。ＤＤＶＤＨは図４に示す第１駆動回路（ソースドライバ）５Ａ用の電源電圧である。第１駆動回路５Ａの最大定格が６．０Ｖであるため、５．５Ｖ程度が必要となる。
【００６１】
ＶＤＨは階調基準電圧である。階調基準電圧ＶＤＨを基準に第１駆動回路で階調電圧を生成する。液晶材の特性から５．０Ｖ程度が必要である。ＶＣＯＭＨは対向電極用ハイ電圧で、ＶＣＯＭＬは対向電極用ロウ電圧である。ＶＣＯＭＨは５．０Ｖ以下が必要となり、ＶＣＯＭＬは−２Ｖ以上の電圧が必要となる。ＶＧＯＦＦＨは走査信号線用オフハイ電圧であり、ＶＧＯＦＦＬはオフロウ電圧である。ＶＧＯＦＦＬは薄膜トランジスタをオフするための電圧であり、ＶＧＯＦＦＨは蓄積容量構造Ｃａｄｄ対応用の電圧である。ＶＧＯＦＦＬは約−１２Ｖ程度必要となり、ＶＧＯＦＦＨは約−７Ｖ程度が必要となる。
【００６２】
ＶＣＬは対向電極用電圧生成電源である。対向電極用ロウ電圧ＶＣＯＭＬを生成するための電源電圧である。ＶＣＯＭＬ生成回路の動作マージンを考慮し−２．５Ｖ程度が必要となる。ＶＧＨは第２駆動回路５Ｂ（ゲートドライバ）用ハイ電源で、ＶＧＬは第２駆動回路５Ｂ用ロウ電源である。第２駆動回路５Ｂの最大定格が３５ＶよりＶＧＨは１６．５Ｖ、ＶＧＬは−１６．５Ｖ程度必要となる。
【００６３】
以上液晶表示装置に必要な電源の中で、第１駆動回路５Ａ用の電源電圧ＤＤＶＤＨと、第２駆動回路５Ｂ用ハイ電源ＶＧＨと、第２駆動回路５Ｂ用ロウ電源ＶＧＬと、対向電極用電圧生成電源ＶＣＬとをチャージポンプ方式の昇圧回路を用いて作成することとし、他の電圧は昇圧回路で形成した電圧を分圧等して形成することとした。
【００６４】
チャージポンプ方式の昇圧回路の動作原理について図１８を用いて、２倍昇圧を例に取り説明する。昇圧回路は入力電源Ｖｉｎ、昇圧容量Ｃ１１、保持容量Ｃｏｕｔ１、切り替えスイッチＳＷ１、ＳＷ２で構成され，切り替えスイッチにより図１８（ａ）の充電状態と、図１８（ｂ）の放電状態を実現している。まず図１８（ａ）の充電状態では切り替えスイッチＳＷ１により、昇圧容量Ｃ１１の一方の電極をＧＮＤ電位に接続し、スイッチＳＷ２により昇圧容量Ｃ１１の他方の電極を入力電源Ｖｉｎに接続して、昇圧容量Ｃ１１を入力電源Ｖｉｎに対し並列に接続する。これにより入力電源Ｖｉｎ分の電荷が昇圧容量Ｃ１１に充電される。
【００６５】
次に図１８（ｂ）では、切り替えスイッチＳＷ３により、図１８（ａ）において昇圧容量Ｃ１１のＧＮＤ電位に接続された電極に、入力電源Ｖｉｎを印加するよう直列に接続する。この時、昇圧容量Ｃ１１の他方の電極は、入力電源Ｖｉｎの２倍の電圧である２×Ｖｉｎとなる。スイッチＳＷ４により昇圧容量Ｃ１１、入力電源Ｖｉｎに対し並列にＣｏｕｔ１を接続する。これにより保持容量Ｃｏｕｔ１には２×Ｖｉｎの電圧が保持される。
【００６６】
図１８に示す昇圧回路で、前述の第１駆動回路５Ａ用の電源電圧ＤＤＶＤＨと、第２駆動回路５Ｂ用ハイ電源ＶＧＨと、第２駆動回路５Ｂ用ロウ電源ＶＧＬと、対向電極用電圧生成電源ＶＣＬとを作成するには、入力電源Ｖｉｎを３Ｖとすると、第１駆動回路５Ａ用の電源電圧ＤＤＶＤＨは約６Ｖなので、入力電源Ｖｉｎを２倍とする昇圧回路が必要で、第２駆動回路５Ｂ用ハイ電源ＶＧＨは約１５Ｖなので、入力電源Ｖｉｎを５倍とする昇圧回路が必要で、第２駆動回路５Ｂ用ロウ電源ＶＧＬは約−１５Ｖなので、入力電源Ｖｉｎを−５倍とする昇圧回路が必要で、対向電極用電圧生成電源ＶＣＬは約−３Ｖなので、入力電源Ｖｉｎを−５倍とする昇圧回路が必要となる。
【００６７】
図１９に入力電源Ｖｉｎを２倍、５倍、−５倍、−１倍とする昇圧回路５０の構成を示す。なお、−５倍、−１倍とする場合では、昇圧回路を入力電圧から異なる電圧を形成する回路の意味で用いる。図１９に示す回路では、回路の外付部品としてコンデンサ５１を多数使用しており、実装部品点数が多くなり、実装面積が広くなってしまうといった問題がある。図中Ｖｏｕｔ１からＶｏｕｔ４は出力電圧を保持する保持容量である。
【００６８】
次に、図２０に昇圧回路５０の出力を入力電源として利用することで、外付けコンデンサ５１の数を減らす構成を示す。昇圧回路５２では入力電源Ｖｉｎを２倍にしているので、昇圧回路５２の出力電圧を利用すると、昇圧回路５３で３倍にすることで、入力電源Ｖｉｎの６倍の電圧１８Ｖを形成することが可能であり、第２駆動回路５Ｂ用ハイ電源ＶＧＨは約１５Ｖに利用するには充分である。また、昇圧回路５３からの出力を利用することで、昇圧回路５４は−１倍で電圧−１８Ｖを形成することが可能で、第２駆動回路５Ｂ用ロウ電源ＶＧＬ、対向電極用電圧生成電源ＶＣＬに利用可能である。図２０に示す回路では、図１９に示す回路に対して外付けコンデンサ５１の数を１０個から４個に減少することができる。ただし、電圧−１８Ｖを対向電極用電圧生成電源ＶＣＬに利用するには、対向電極用電圧生成電源ＶＣＬが約−３Ｖであるため効率が悪くなる問題がある。
【００６９】
図２１に対向電極用電圧生成電源ＶＣＬは入力電源Ｖｉｎを用いて形成する場合の回路を示す。図２１では、効率が悪くなる対向電極用電圧生成電源ＶＣＬは昇圧回路５５を用いて、入力電源Ｖｉｎを−１倍することで、対向電極用電圧生成電源ＶＣＬを形成している。
【００７０】
図２２を用いて昇圧回路５３の動作を説明する。図２２（ａ）では、昇圧回路５２の保持容量Ｃｏｕｔ１の出力である電圧ＤＤＶＤＨを用い、昇圧容量Ｃ２１とＣ２２とを電圧ＤＤＶＤＨに充電する。その後、図２２（ｂ）では、昇圧容量Ｃ２１、Ｃ２２と保持容量Ｃｏｕｔ１とを直列につなぐことで、電圧ＤＤＶＤＨの３倍で、入力電源Ｖｉｎの６倍の電圧を作成している。図２２（ｃ）では、保持容量Ｃｏｕｔ１の代わりに入力電源Ｖｉｎを用いて、昇圧容量Ｃ２１、Ｃ２２と入力電源Ｖｉｎを直列に接続することで、出力電圧として保持容量Ｃｏｕｔ２に入力電源Ｖｉｎの５倍の電圧を保持することが可能である。
【００７１】
次に、図２３を用いて昇圧回路５４の動作を説明する。図２３（ａ）では、昇圧回路５３の保持容量Ｖｏｕｔ２の出力である電圧ＶＧＨを用いて、昇圧容量Ｃ３１を電圧ＶＧＨに充電する。その後、図２３（ｂ）では、昇圧容量Ｃ３１の正極性側の電極をＧＮＤ電位に接続することで、電圧ＶＧＨと極性が反転した電圧ＶＧＬを作成している。昇圧容量３１と保持容量Ｃｏｕｔ３を並列につなぐことで、保持容量Ｃｏｕｔ３に電圧ＶＧＬが保持される。
【００７２】
次に、図２４を用いて昇圧回路５５の動作を説明する。図２４（ａ）では、入力電源Ｖｉｎを用いて、昇圧容量Ｃ４１を電圧Ｖｉｎに充電する。その後、図２４（ｂ）では、昇圧容量Ｃ４１の正極性側の電極をＧＮＤ電位に接続することで、入力電源Ｖｉｎと極性が反転した電圧ＶＣＬを作成している。昇圧容量４１と保持容量Ｃｏｕｔ４を並列につなぐことで、保持容量Ｃｏｕｔ４に電圧ＶＣＬが保持される。
【００７３】
次に、図２５を用いてさらに外付けコンデンサの数を減らす方法について説明する。図２５では、電圧ＶＧＨ、ＶＧＬ、ＶＣＬを作成するために、外付けコンデンサを兼用している。図２５では昇圧回路５６と５７の出力をスイッチＳＷ５とＳＷ６を用いて、保持容量Ｃｏｕｔ２、Ｃｏｕｔ３、Ｃｏｕｔ４、につなぎかえることで必要な電圧を作成している。図２５の回路では外付けコンデンサの数が３個となっており、外付けの部品数が減少している。
【００７４】
なお、図１９に示す昇圧回路では、例えば５倍の電圧を作成するのにコンデンサが５個と電源電圧に対して昇圧する電圧の倍数分のコンデンサが必要である。対して図２０、図２１に示す昇圧回路では、保持容量Ｃｏｕｔ１、Ｃｏｕｔ２で保持されている昇圧した電圧を利用することで、コンデンサを省略し部品数を減少させている。さらに、図２５に示す回路では、負極性側の電圧をコンデンサの接続を逆転することと、保持容量の昇圧された電圧に加えて入力電源Ｖｉｎを利用することで、コンデンサを兼用可能として部品数を減少させている。このコンデンサの数を省略可能としたり、兼用可能としているのは、液晶表示装置特有の電源が第１駆動回路５Ａ用の電源電圧ＤＤＶＤＨと、第２駆動回路５Ｂ用ハイ電源ＶＧＨと、第２駆動回路５Ｂ用ロウ電源ＶＧＬと、対向電極用電圧生成電源ＶＣＬのように複数あり、また、負極性側の電圧があるため、複数の昇圧回路の間で外付けコンデンサを兼用することや、昇圧した電圧を利用することが可能となっている。
【００７５】
図２６を用いて図２５に示す回路の動作を説明する。電圧ＶＧＨを作成するには、昇圧回路５６で電圧ＤＤＶＤＨを２倍にして、昇圧回路５７で入力電源Ｖｉｎを１倍にして、スイッチＳＷ５により昇圧回路５７の出力を保持容量Ｃｏｕｔ２接続して、昇圧回路５６と５７の出力電圧を保持することで、電圧ＶＧＨを作成することが可能である。図２６（ａ）では昇圧回路５２の出力電圧ＤＤＶＤＨを昇圧容量Ｃ２１に充電し、図２６（ｂ）では入力電源Ｖｉｎが昇圧容量Ｃ４１に充電されている。その後図２６（ｃ）に示すように、昇圧容量Ｃ２１とＣ４１と保持容量Ｃｏｕｔ１を直列に接続することで、電圧ＶＧＨを作成している。
【００７６】
次に、図２７を用いて電圧ＶＧＬを作成する動作について説明する。電圧ＶＧＬを作成するには昇圧回路５６で電圧ＤＤＶＤＨを−１倍にして、昇圧回路５７で入力電源Ｖｉｎを−１倍にして、保持容量Ｃｏｕｔ３に出力電圧を保持することで、電圧ＶＧＬを作成することが可能である。図２７（ａ）では、昇圧容量Ｃ２１に電圧ＤＤＶＤＨが充電され、図２７（ｂ）では昇圧容量Ｃ４１に入力電源Ｖｉｎが充電されている。充電後、図２７（ｃ）では昇圧容量Ｃ４１とＣ２１が逆極性となるように直列に接続され、電圧ＶＧＬが作成される。ここで、電圧ＶＧＬは−９Ｖになるが、薄膜トランジスタ１０をオフ状態に保つうえでは、動作上は問題がない範囲である。
【００７７】
電圧ＶＣＬは図２４を用いた方法と同じ動作で作成される。以上の方法で外付けの昇圧容量を兼用して電圧を作成することが可能であるが、昇圧容量Ｃ２１とＣ４１は兼用されるので、充電と保持のタイミングをずらす必要がある。昇圧容量Ｃ２１とＣ４１を充電して保持容量Ｃｏｕｔ２に保持する動作１と、昇圧容量Ｃ２１とＣ４１を充電して保持容量Ｃｏｕｔ３に保持する動作２とのタイミングをずらす必要があり、充電する時間と保持する時間を同じ時間で動作させると、タイミングをずらす必要があることから、デューティは５０％から２５％となる。
【００７８】
次に、図２８を用いて他の外付けコンデンサの数を減少させる方法について説明する。図２８は駆動回路５の出力回路を示す概略回路図である。７１は出力アンプであり、出力アンプ７１の出力は端子７３から外部に出力される。７２は内部アンプであり、内部アンプ７２と外部アンプ７１の間には内部抵抗７６を介して接続されている。しかいしながら、内部アンプ７２と外部アンプ７１の間で低消費電力化するため、高抵抗の内部抵抗７６を用いているため、電流量が少なく信号にノイズがのり易く出力アンプ７１の入力レベル不安定であった。
【００７９】
そのため、図２８（ａ）のように、出力アンプ７１の入力から端子７４を外部に取り出し、外付けコンデンサ７５を接続することで、出力アンプ７１の入力を安定化させていた。しかしながら、小型携帯機器ではさらに小型化の要望があり、外付け部品の実装面積を縮小する必要が生じた。そのため、図２８（ｂ）に示すように、出力アンプ７１の入力にローパスフィルタ７７を接続して、出力アンプ７１の入力を安定化するとともに、外付け部品の数を減少させている。
【００８０】
次に、昇圧回路を用いて電源電圧を作成する際の問題点について説明する。昇圧回路を用いて電源電圧を作成する場合には、小型携帯機器の電源投入時には電源電圧が所定の電圧となってない。そのため、駆動回路５の内部では図２９、図３０に示すような電源電圧の状態となる。８１は寄生ＰＮＰバイポーラであり、８２は寄生ＮＰＮバイポーラである。これら寄生バイポーラによりＮＰＮＰサイリスタとＰＮＰＮサイリスタが構成されており、Ｖｉｎ−ＶＤＨ間電圧と、ＧＮＤ−ＶＧＬ間電圧が、サイリスタの閾値ＶＦを超えるとサイリスタをオフすることができなくなる。しかしながら、電源投入時では電源ＶＧＬはＧＮＤ電位以上の電位となり、駆動回路５の電源電圧ＶＤＨも入力電源Ｖｉｎ以下の電位となってしまう。そのため、Ｖｉｎ−ＧＮＤ間で大電流が流れサイリスタをオフできない、ラッチアップの現象が発生する。なお、図３０に示すように電源ＶＧＬは基板電位として駆動回路に印加されている。
【００８１】
そこで、図２９に示すようにラッチアップすることを阻止するため、外付けダイオード７８を用いて、ＧＮＤ−ＶＧＬ間電圧をサイリスタの閾値ＶＦを超えないように固定した。しかしながら、外付け部品を削減するため、回路内部で電源電圧をレベルセンスして、基板電位ＶＧＬとＧＮＤ電位とを切り離す起動補助回路を設けることとした。
【００８２】
図３１は起動補助回路８０の回路構成である。８３は電源電圧レベルセンス回路である。電源電圧レベルセンス回路８３では、駆動回路５の電源電圧ＶＤＨが入力電源Ｖｉｎに対して大きくなったかを判別している。８５はショートスイッチ回路である。ショートスイッチ回路は基板電位ＶＧＬとＧＮＤ電位を強制的にショートさせることが可能である。８４は制御回路である、制御回路８４は電源電圧レベルセンス回路８３で電源電圧ＶＤＨが入力電源Ｖｉｎに対して大きくなったことを判別した後、端子８６から入力するインストラクション信号により、ショートスイッチ回路８５を制御して基板電位ＶＧＬとＧＮＤ電位をショートさせた状態を終了させる。
【００８３】
起動補助回路８０を設けることで、昇圧回路による電源電圧が安定するまで、基板電位ＶＧＬとＧＮＤ電位を強制的にショートし、昇圧回路による電源電圧が安定した後に、前記ショートした状態を解除できるため、寄生バイポーラによるラッチアップを防止し、外付け部品の数も少なくすることが可能となる。
【００８４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明の液晶表示装置によれば、駆動回路の実装面積が小さく、駆動回路の配置が自由に選ぶことが可能となる。
（２）本発明の液晶表示装置によれば、外付け部品点数を少なくし、携帯に便利な電池を用いて駆動される液晶表示装置が実現可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の液晶表示装置を示す概略ブロック図である。
【図２】本発明の実施の形態１の液晶表示装置を示す概略ブロック図である。
【図３】本発明の実施の形態１の液晶表示装置に用いられる駆動回路の端子配置示す概略図である。
【図４】本発明の実施の形態１の液晶表示装置を示す概略ブロック図である。
【図５】本発明の実施の形態１の液晶表示装置を示す概略ブロック図である。
【図６】本発明の実施の形態１の液晶表示装置の駆動回路の配置と走査方向を説明する概略図である。
【図７】本発明の実施の形態１の液晶表示装置に用いられる駆動回路の端子配置と内部構成示す概略ブロック図である。
【図８】本発明の実施の形態１の液晶表示装置に用いられるインストラクション信号を示す概略図である。
【図９】本発明の実施の形態１の液晶表示装置の駆動回路と液晶表示パネルの位置関係を示す概略ブロック図である。
【図１０】図９に示す液晶表示装置の駆動方法を示すタイミング図である。
【図１１】本発明の実施の形態１の液晶表示装置の駆動回路と液晶表示パネルの位置関係を示す概略ブロック図である。
【図１２】本発明の実施の形態１の液晶表示装置の駆動回路と液晶表示パネルの位置関係を示す概略ブロック図である。
【図１３】図１２に示す液晶表示装置の駆動方法を示すタイミング図である。
【図１４】本発明の実施の形態１の液晶表示装置の駆動回路と液晶表示パネルの位置関係を示す概略ブロック図である。
【図１５】本発明の実施の形態１の液晶表示装置を示す概略ブロック図である。
【図１６】本発明の実施の形態１の液晶表示装置を示す概略ブロック図である。
【図１７】本発明の実施の形態１の液晶表示装置に用いられる電源電圧を説明する模式図である。
【図１８】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図１９】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２０】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２１】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２２】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２３】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２４】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２５】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２６】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２７】本発明の実施の形態１の液晶表示装置に用いられる昇圧回路を説明する概略回路図である。
【図２８】本発明の実施の形態１の液晶表示装置に用いられる出力回路を説明する概略回路図である。
【図２９】本発明の実施の形態１の液晶表示装置に用いられる駆動回路の電源投入時を説明する概略回路図である。
【図３０】本発明の実施の形態１の液晶表示装置に用いられる駆動回路の電源投入時を説明する概略平面図と概略断面図である。
【図３１】本発明の実施の形態１の液晶表示装置に用いられる起動補助回路を説明する概略回路図である。
【符号の説明】
１…液晶表示パネル、２…表示領域、３…コントローラ、４…電源回路、５…駆動回路、６、７、８…配線、９…スルー領域、１０…スイッチング素子（薄膜トランジスタ）１１…画素電極、１２…配線（インストラクション信号線）、２０…クロック回路、２１…走査モード設定部、３０…フレキシブルプリント基板、５０、５１、５２、５３、５４、５５、５６、５７…昇圧回路、７１…出力アンプ、７２…内部アンプ、７３、７４…端子、７５…外付コンデンサ、７７…ローパスフィルタ、７８…外付けダイオード、８０…起動補助回路、１００…液晶表示パネル。
【図１】
0003959253.tif 000003
【図２】
0003959253.tif 000004
【図３】
0003959253.tif 000005
【図４】
0003959253.tif 000006
【図５】
0003959253.tif 000007
【図６】
0003959253.tif 000008
【図７】
0003959253.tif 000009
【図８】
0003959253.tif 000010
【図９】
0003959253.tif 000011
【図１０】
0003959253.tif 000012
【図１１】
0003959253.tif 000013
【図１２】
0003959253.tif 000014
【図１３】
0003959253.tif 000015
【図１４】
0003959253.tif 000016
【図１５】
0003959253.tif 000017
【図１６】
0003959253.tif 000018
【図１７】
0003959253.tif 000019
【図１８】
0003959253.tif 000020
【図１９】
0003959253.tif 000021
【図２０】
0003959253.tif 000022
【図２１】
0003959253.tif 000023
【図２２】
0003959253.tif 000024
【図２３】
0003959253.tif 000025
【図２４】
0003959253.tif 000026
【図２５】
0003959253.tif 000027
【図２６】
0003959253.tif 000028
【図２７】
0003959253.tif 000029
【図２８】
0003959253.tif 000030
【図２９】
0003959253.tif 000031
【図３０】
0003959253.tif 000032
【図３１】
0003959253.tif 000033