(57)【特許請求の範囲】
【請求項１】
ＩｎＰ基板上の所定の領域に積層された第１導電型クラッド層、Ａｌを含む活性層および第２導電型第１クラッド層からなる（１１１）Ｂ面を有するストライプと、
前記ストライプが埋め込まれた電流ブロック層と、
前記ストライプおよび前記電流ブロック層の上に形成された第２導電型第２クラッド層と、
前記第２導電型第２クラッド層上に形成された第２導電型コンタクト層とからなる半導体素子において、
前記活性層を含む（１１１）Ｂ面を有するストライプと前記電流ブロック層との間にＩｎＰ保護層を有し、
前記半導体基板の面方位が（００１）から［１１０］方向または［−１−１０］方向に傾いている半導体素子。
【請求項２】
前記第２導電型第１クラッド層と前記保護層の材料が、ＩｎＰであることを特徴とする請求項１記載の半導体素子。
【請求項３】
前記ＩｎＰ保護層形成時の条件は、
成長温度をTｇ（℃）とし、
成長速度をRｇ（μｍ／ｈ）とすると、
（ｘ，ｙ）＝（Ｔｇ，Ｒｇ）によるｘｙ平面で示される成長温度と成長速度との関係から、
（Ｔｇ，Ｒｇ）＝（５６０，０．３）、（６２０，０．３）、（６７０，２）、（６７０，３）、（５６０，３）の５点を結んで囲まれた領域内の任意の点で定まる成長温度と成長速度とであることを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
面方位が（００１）面から［１１０］方向または［−１−１０］方向に傾いているＩｎＰ基板上に、第１導電型クラッド層、Ａｌを含む活性層および第２導電型第１クラッド層からなる（１１１）Ｂ面を有するストライプを形成する工程と、
前記第２導電型第１クラッド層形成後、酸素にさらすことなく、前記活性層を含むストライプの露出面をＩｎＰ保護層で覆うように形成する工程と、
前記ストライプ上部に誘電体マスクを形成する工程と、
前記ＩｎＰ保護層、前記ストライプおよび前記半導体基板の露出面上に電流ブロック層を形成する工程と、
前記誘電体マスクを除去する工程と、
前記ＩｎＰ保護層または前記ストライプの露出面、および前記電流ブロック層上に第２導電型第２クラッド層を形成する工程と、
前記第２導電型第２クラッド層上に第２導電型コンタクト層を形成する工程とからなる半導体素子の作製方法。
【請求項５】
面方位が（００１）面から［１１０］方向または［−１−１０］方向に傾いているＩｎＰ基板上に、メサ側面が（１１１）Ｂ面である、第１導電型クラッド層およびＡｌを含む活性層を形成する工程と、
前記活性層形成後、酸素にさらすことなく、第２導電型ＩｎＰ第１クラッド層を、前記活性層上部、および前記活性層の露出面を覆うように形成し、前記第１導電型クラッド層、前記活性層および第２導電型ＩｎＰ第１クラッド層からなるストライプを形成する工程と、
前記ストライプ上部に誘電体マスクを形成する工程と、
前記ストライプおよび前記半導体基板の露出面上に電流ブロック層を形成する工程と、
前記誘電体マスクを除去する工程と、
前記ストライプの露出面および前記電流ブロック層上に第２導電型第２クラッド層を形成する工程と、
前記第２導電型第２クラッド層上に第２導電型コンタクト層を形成する工程とからなる半導体素子の作製方法。
【請求項６】
前記ＩｎＰ保護層形成時の条件は、
成長温度をTｇ（℃）とし、
成長速度をRｇ（μｍ／ｈ）とすると、
（ｘ，ｙ）＝（Ｔｇ，Ｒｇ）によるｘｙ平面で示される成長温度と成長速度との関係から、
（Ｔｇ，Ｒｇ）＝（５６０，０．３）、（６２０，０．３）、（６７０，２）、（６７０，３）、（５６０，３）の５点を結んで囲まれた領域内の任意の点で定まる成長温度と成長速度とであることを特徴とする請求項４に記載の半導体素子の作製方法。
【請求項７】
第２導電型ＩｎＰ第１クラッド層形成時の条件は、
成長温度をTｇ（℃）とし、
成長速度をRｇ（μｍ／ｈ）とすると、
（ｘ，ｙ）＝（Ｔｇ，Ｒｇ）によるｘｙ平面で示される成長温度と成長速度との関係から、
（Ｔｇ，Ｒｇ）＝（５６０，０．３）、（６２０，０．３）、（６７０，２）、（６７０，３）、（５６０，３）の５点を結んで囲まれた領域内の任意の点で定まる成長温度と成長速度とであることを特徴とする請求項５に記載の半導体素子の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａｌを含んだ半導体層を活性層導波路に含む半導体素子とその作製方法に関する。
【０００２】
【従来の技術】
図１４に１９８０年ジャーナル・オブ・アプライド・フィジィックス、第５１巻、４５３９〜４５４０ページ（ＪＯＵＲＮＡＬ  ＯＦ  ＡＰＰＬＩＥＤ  ＰＨＹＳＩＣＳ，Ｐ．４５３９−４５４０，ＶＯＬ．５１，１９８０）に示されているウエットエッチングで導波路を形成した埋め込みヘテロ構造を有する半導体レーザ（ＢＨ−ＬＤ：Ｂｕｒｉｅｄ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ−Ｌａｓｅｒ  Ｄｉｏｄｅ）の構造を示す。
【０００３】
ｎ型ＩｎＰ（１００）基板１ａ上にＩｎＧａＡｓＰ活性層４ｃ、ｐ型ＩｎＰクラッド層６ｂ、ｐ型ＩｎＧａＡｓＰコンタクト層１０ｂからなる導波路が形成され、ｐ型ＩｎＰ電流ブロック層８ａ、ｎ型ＩｎＰ電流ブロック層８ｂ、ｎ型ＩｎＧａＡｓＰ層８ｃで埋め込まれている。
【０００４】
図１５に前記文献の文章をもとに描いた作製工程を示す。
【０００５】
まずＳｎドープのｎ型ＩｎＰ基板１ａ上に液相成長法でＩｎＧａＡｓＰ活性層４ｃ、ｐ型ＩｎＰクラッド層６ｂ、ＩｎＧａＡｓＰキャップ層１０ｃを成長する（図１５（ａ））。はじめの成長温度は６３０℃で、冷却速度は０．５℃／分である。活性層の４ｃの組成はＩｎ0.73Ｇａ0.27Ａｓ0.63Ｐ0.37で室温での発振波長は１．３μｍである。
【０００６】
次に、［１１０］方向に幅６〜７μｍのストライプ状の酸化シリコンマスク１３ａを形成する（図１５（ｂ））。そして、Ｂｒ（ブロム）−メタノール溶液でｎ型ＩｎＰ基板１ａに達するまでエッチングを行い、導波路を形成する（図１５（ｃ））。Ｂｒ−メタノール溶液は、（１１１）ＩｎＰ面のエッチングレートが遅いために逆メサ形状となる。この時、ＩｎＧａＡｓＰ活性層４ｃが幅１〜２μｍになるようにエッチングを調整する。その後、ｐ型ＩｎＰ電流ブロック層８ａ、ｎ型ＩｎＰ電流ブロック層８ｂ、ｎ型ＩｎＧａＡｓＰ層８ｃで埋め込む（図１５（ｄ））。酸化シリコンマスク１３ａを除去後、メサストライプ部分のみにｐ型ＩｎＰクラッド層６ｂに達するまで選択的にＺｎ拡散領域２００を形成し（図１４）、ｐ型ＩｎＧａＡｓＰコンタクト層１０ｂを形成して図１４で示した構造が得られる。
【０００７】
ＢＨ−ＬＤは、狭い活性層幅と漏れ電流の少ない電流ブロック構造により活性層への電流注入が効率よくできるために、低しきい値電流、高効率でのレーザ発振が可能である。しかし、活性層幅はしきい値電流やビームパターンに影響を与えるので精密に制御する必要がある。
【０００８】
しかし、図１４に示した従来のＢＨ−ＬＤでは、メサエッチングにＢｒ−メタノールなどのエッチング液を使い、エッチング時間によってメサ幅を制御しているために、エッチング液のわずかな濃度差によるエッチング速度の違いやサイドエッチングなどにより十分な制御性が得られ難い。また、２〜３インチ基板を用いたプロセスでは面内のばらつきも大きくなる。その結果、レーザ特性がウェハ毎やウェハ面内で異なり、歩留まりの低下をもたらすという問題が有る。前記文献に示されているＢＨ−ＬＤ（図１４）においても、ビーム放射角が活性層幅１μｍで３５度×３５度、活性層幅が２μｍで１５度×３５度であり、活性層幅によってビーム放射角が大きく変わることが記載されている。
【０００９】
一方、全選択ＭＯＶＰＥ成長による半導体レーザ（ＡＳＭ−ＬＤ：Ａｌｌ  Ｓｅｌｅｃｔｉｖｅ  ＭＯＶＰＥ  ｇｒｏｗｎ  Ｌａｓｅｒ  Ｄｉｏｄｅ）は、エッチングプロセス不要でＢＨ構造が作製できるという特徴を持つ。
【００１０】
図１６に１９９９年３月アイ・イー・イー・イー・ジャーナル・オブ・カンタム・エレクトロニクス、第３５巻、第３号、３６８〜３７６頁（ＩＥＥＥ  ＪＯＵＲＮＡＬ ＯＦ ＱＵＡＮＴＵＭ  ＥＬＥＣＴＲＯＮＩＣＳ，Ｐ．３６８−３７６，ＶＯＬ．３５，ＮＯ．３３，ＭＡＲＣＨ，１９９９）に示されているＡＳＭ−ＬＤの構造図を示す。
【００１１】
面方位（００１）面を成長面とするｎ型ＩｎＰ基板１ａ上にメサストライプ状のｎ型ＩｎＰクラッド層２ａ（厚さｄ＝１００〜２００ｎｍ）、ｎ側ＩｎＧａＡｓＰ光ガイド層３ｂ（λ＝１．１３μｍ、６０ｎｍ）、０．７％圧縮歪のＩｎＧａＡｓＰウェル（ｄ＝６ｎｍ）、ＩｎＧａＡｓＰバリア（λ＝１．１３μｍ、ｄ＝８ｎｍ）、で構成される歪多重量子井戸活性層４ｂ、ｐ側ＩｎＧａＡｓＰ光ガイド層５b（λ＝１．１３μｍ、６０ｎｍ）、ｐ型ＩｎＰ第１クラッド層２０６ａ（ｄ＝１００〜２００ｎｍ）が形成され、そのメサストライプは、ｐ型ＩｎＰ電流ブロック層８ａ（ｄ＝６００ｎｍ）、ｎ型ＩｎＰ電流ブロック層８ｂ（ｄ＝６００ｎｍ）で埋め込まれている。そして、その上にｐ型ＩｎＰ第２クラッド層９ａ（ｄ＝１６００ｎｍ）、ｐ型ＩｎＧａＡｓコンタクト層１０ａ（３００ｎｍ）が形成さている。また、ｐ側電極１１とｎ側電極１２が形成されている。
【００１２】
図１７に作製工程を示す。
【００１３】
まず、（００１）面を成長面とするｎ型ＩｎＰ基板１ａ上に［１１０］方向に沿って２本のストライプ状の酸化シリコンマスク１３ａ（マスク幅５μｍ）を形成し（図１７（ａ））、マスクで挟まれた領域（開口幅１．５μｍ）に選択ＭＯＶＰＥ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）成長によりｎ型ＩｎＰクラッド層２ａ、ｎ側光ガイド層３ｂ、歪多重量子井戸活性層４ｂ、ｐ側光ガイド層５ｂ、ｐ型ＩｎＰ第１クラッド層２０６ａで構成される順メサストライプ形状の活性層導波路を作製する（図１７（ｂ））。次にセルフアラインプロセスでメサストライプのトップのみに酸化シリコンマスク１３ａを形成し（図１７（ｃ））、それをマスクとしてｐ型ＩｎＰ電流ブロック層８ａ、ｎ型ＩｎＰ電流ブロック層８ｂ、ｐ型ＩｎＰ電流ブロック層８ａの順で選択成長する（図１７（ｄ））。酸化シリコンマスク１３ａを除去後に、ｐ型ＩｎＰ第２クラッド層９ａとｐ型ＩｎＧａＡｓコンタクト層１０ａを結晶成長してレーザ構造が作製できる（図１７（ｅ））。
【００１４】
図１８にセルフアラインプロセスを示す。まず、活性層導波路を選択成長後、熱化学気相堆積法（熱ＣＶＤ）によりメサストライプトップの酸化シリコン膜１４の厚さ（ｄｔ）がメサストライプ側面の酸化シリコン膜１４の厚さ（ｄｓ）より厚くなる（ｄｔ＞ｄｓ）ように形成する（図１８（ａ））。次に、ｄｓ＝０になるまでメサストライプ側面の酸化シリコン膜をエッチングする（図１８（ｂ））。次に、一般的なフォトリソ技術で活性層導波路をカバーするようにレジスト１５を形成し、メサ底の酸化シリコン膜のみをサイドエッチングで除去する（図１８（ｃ））。そして、レジスト１５を除去してメサストライプトップのみに酸化シリコンマスク１３ａを形成するセルフアラインプロセスが完了する（図１８（ｄ））。
【００１５】
ＡＳＭ−ＬＤでは、選択成長で作製した活性層導波路が、（００１）面と側面を示す（１１１）Ｂ面とで囲まれた非常に平滑な順メサ形状をなすために、活性層幅（メサストライプ幅）は選択成長領域の開口幅とマスク幅によって決定される。従って、誘電体マスクの加工（パターニング）をウェハ面内やウェハ毎で制御することができれば、活性層幅は自動的に決定される。その結果、面内均一性や再現性に優れた半導体素子を作製することができ、歩留まりを向上することができる。前記文献においても、図１６に示した半導体レーザが均一性に優れたレーザ特性を示すことが記載されている。
【００１６】
【発明が解決しようとする課題】
ＩｎＡｌ（Ｇａ）Ａｓを活性層に用いた半導体レーザは、ＩｎＧａＡｓＰ系に比べて電子側のバンドオフセットが大きいためにキャリアの閉じ込めが強く、低しきい値電流・高温度特性などレーザ特性の向上が期待できる。
【００１７】
しかし、活性層に酸化し易いアルミニウム（Ａｌ）を含むために、活性層側面が大気に露出するプロセスを必要とするＢＨ構造では酸化によるレーザ特性の劣化、信頼性の低下が懸念される。図１４で示した従来のＢＨ−ＬＤでは、図１５（ｃ）で示したメサエッチング時に活性層側面が必ず大気にさらされる。一方、図１６で示したＡＳＭ−ＬＤにおいても、図１７（ｃ）の工程で活性層側面を大気に露出することになり、酸化は避けられない。
【００１８】
本発明の目的は、Ａｌを含む半導体層を活性層に用いた半導体素子において、活性層側面をＡｌを含まない半導体層でカバーすることによって活性層を大気にさらすことを無くし、活性層の酸化を抑制し、信頼性、歩留まりの高い半導体素子及びその作製方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体素子は、ＩｎＰ基板上の所定の領域に積層された第１導電型クラッド層、Ａｌを含む活性層および第２導電型第１クラッド層からなる（１１１）Ｂ面を有するストライプと、前記ストライプが埋め込まれた電流ブロック層と、前記ストライプおよび前記電流ブロック層の上に形成された第２導電型第２クラッド層と、前記第２導電型第２クラッド層上に形成された第２導電型コンタクト層とからなる半導体素子において、前記活性層を含む（１１１）Ｂ面を有するストライプと前記電流ブロック層との間にＩｎＰ保護層を有し、前記半導体基板の面方位が（００１）から［１１０］方向または［−１−１０］方向に傾いている半導体素子。
【００２０】
本発明では（００１）から［１１０］方向または［−１−１０］方向に傾いているＩｎＰ基板上の所定の領域に積層された第１導電型クラッド層、Ａｌを含む活性層および第２導電型第１クラッド層からなる（１１１）Ｂ面を有するストライプにＩｎＰ保護層を形成しているので、ストライプ側面での保護層形成の被覆性が向上する。したがって、ストライプ側面に形成されるＩｎＰ保護層の膜厚が厚くなり、活性層の酸化抑制効果が向上する。これにより活性層の酸化によるレーザ特性の悪化を防ぎ、信頼性および歩留まりの高い半導体素子を得ることができる。
【００２１】
前記第２導電型第１クラッド層と前記保護層の材料がＩｎＰであることを特徴とする。
【００２２】
このため、第２導電型第１クラッド層と同時にＩｎＰ保護層を形成することができ、ＩｎＰ基板表面からのストライプの高さを低減することができる。
【００２５】
また、Ａｌを含まない保護層形成時の条件は、保護層の成長温度をＴｇ（℃）とし、保護層の成長速度をＲｇ（μｍ／ｈ）とすると、（ｘ，ｙ）＝（Ｔｇ，Ｒｇ）によるｘｙ平面で示される成長温度と成長速度との関係から、（Ｔｇ，Ｒｇ）＝（５６０，０．３）、（６２０，０．３）、（６７０，２）、（６７０，３）、（５６０，３）の５点を結んで囲まれた領域内の任意の点で定まる成長温度と成長速度としてもよい。
【００２６】
Ａｌを含まない保護層形成時の条件は、成長温度をＴｇ（℃）とし、成長速度をＲｇ（μｍ／ｈ）とすると、（ｘ，ｙ）＝（Ｔｇ，Ｒｇ）によるｘｙ平面で示される成長温度と成長速度との関係から、（Ｔｇ，Ｒｇ）＝（５６０，０．３）、（６２０，０．３）、（６７０，２）、（６７０，３）、（５６０，３）の５点を結んで囲まれた領域内の任意の点で定まるため、保護層形成ための成長速度と成長温度とを的確に決めることができ、保護層を安定して形成することができる。したがって、活性層の酸化抑制効果を確実に得ることができる。
【００２９】
また、半導体基板上のストライプ状領域に積層された第１導電型クラッド層、Ａｌを含む活性層および第２導電型第１クラッド層からなるストライプのストライプ状領域の長手方向を示すストライプ方位が、半導体基板面内で［１１０］方向から［―１１０］方向または［１―１０］方向に傾いていてもよい。
【００３０】
ストライプの長手方向を示すストライプ方位を、半導体基板面内で［１１０］方向から［―１１０］方向または［１―１０］方向に傾けることにより、ストライプ側面での保護層形成の被覆性がさらによくなる。したがって、ストライプ側面に形成される保護層の膜厚が厚くなり、活性層の酸化抑制効果が向上する。
【００３１】
また、ストライプ状領域の長手方向を示すストライプ方位が、半導体基板面内で［１１０］方向から［―１１０］方向または［１―１０］方向へ傾いており、その傾きが０．０１度以上３度以下であってもよい。
【００３２】
ストライプ状領域の長手方向を示すストライプ方位が、半導体基板面内で［１１０］方向から［―１１０］方向または［１―１０］方向へ傾いており、その傾きが０．０１度以上３度以下であれば、ストライプ側面での保護層形成の被覆性がよくなるだけでなく、ストライプの良好な形状を維持できる。
【００３４】
一方、上記目的を達成するための本発明の半導体素子の作製方法は、面方位が（００１）面から［１１０］方向または［−１−１０］方向に傾いているＩｎＰ基板上に、第１導電型クラッド層、Ａｌを含む活性層および第２導電型第１クラッド層からなる（１１１）Ｂ面を有するストライプを形成する工程と、前記第２導電型第１クラッド層形成後、酸素にさらすことなく、前記活性層を含むストライプの露出面をＩｎＰ保護層で覆うように形成する工程と、前記ストライプ上部に誘電体マスクを形成する工程と、
前記ＩｎＰ保護層、前記ストライプおよび前記半導体基板の露出面上に電流ブロック層を形成する工程と、前記誘電体マスクを除去する工程と、前記ＩｎＰ保護層または前記ストライプの露出面、および前記電流ブロック層上に第２導電型第２クラッド層を形成する工程と、前記第２導電型第２クラッド層上に第２導電型コンタクト層を形成する工程とからなる半導体素子の作製方法。
とからなる。
【００３５】
ＩｎＰ基板上に、第１導電型クラッド層、Ａｌを含む活性層および第２導電型第１クラッド層からなる（１１１）Ｂ面を有するストライプを形成した後、酸素にさらすことなく、ＩｎＰ保護層を活性層の露出面を覆うように形成しているので、活性層が、ストライプ形成以降の工程で、大気中などの酸素にさらされることがない。そのため、活性層が酸化されることが抑制され、信頼性および歩留まりの高い半導体素子を作製できる。この際、半導体基板の面方位を（００１）面から［１１０］方向または［−１−１０］方向に傾けることにより、ストライプ側面での保護層形成の被覆性が向上する。したがって、ストライプ側面に形成される保護層の膜厚が厚くなり、活性層の酸化抑制効果が向上する。
【００３６】
または、面方位が（００１）面から［１１０］方向または［−１−１０］方向に傾いているＩｎＰ基板上に、メサ側面が（１１１）Ｂ面である、第１導電型クラッド層およびＡｌを含む活性層を形成する工程と、前記活性層形成後、酸素にさらすことなく、第２導電型ＩｎＰ第１クラッド層を、前記活性層上部、および前記活性層の露出面を覆うように形成し、前記第１導電型クラッド層、前記活性層および前記第２導電型ＩｎＰ第１クラッド層からなるストライプを形成する工程と、前記ストライプ上部に誘電体マスクを形成する工程と、前記ストライプおよび前記半導体基板の露出面上に電流ブロック層を形成する工程と、前記誘電体マスクを除去する工程と、前記ストライプの露出面および前記電流ブロック層上に第２導電型第２クラッド層を形成する工程と、前記第２導電型第２クラッド層上に第２導電型コンタクト層を形成する工程とからなる。
【００３７】
ＩｎＰ基板上に、メサ側面が（１１１）Ｂ面である、第１導電型クラッド層およびＡｌを含む活性層を形成した後、酸素にさらすことなく、第２導電型ＩｎＰ第１クラッド層を、活性層上部、および活性層の露出面を覆うように形成し、第１導電型クラッド層、活性層および第２導電型ＩｎＰ第１クラッド層からなるストライプを形成しており、ストライプ形成以降の工程では、第２導電型ＩｎＰ第１クラッド層が活性層の酸化を防ぐ。第２導電型ＩｎＰ第１クラッド層が活性層の酸化を防ぐ保護層の機能も有しているため、第２導電型ＩｎＰ第１クラッド層とは別に保護層を形成するための工程が必要なく、半導体素子の作製期間を短縮できる。また、ＩｎＰ基板の面方位を（００１）面から［１１０］方向または［−１−１０］方向に傾けることにより、（１１１）Ｂ面のメサ側面での保護層形成の被覆性が向上する。したがって、ストライプ側面に形成される保護層の膜厚が厚くなり、活性層の酸化抑制効果が向上する。
【００３８】
また、Ａｌを含まない保護層形成時の条件は、保護層の成長温度をＴｇ（℃）とし、保護層の成長速度をＲｇ（μｍ／ｈ）とすると、（ｘ，ｙ）＝（Ｔｇ，Ｒｇ）によるｘｙ平面で示される成長温度と成長速度との関係から、（Ｔｇ，Ｒｇ）＝（５６０，０．３）、（６２０，０．３）、（６７０，２）、（６７０，３）、（５６０，３）の５点を結んで囲まれた領域内の任意の点で定まる成長温度と成長速度としてもよい。
【００３９】
また、Ａｌを含まない第２導電型第１クラッド層形成時の条件は、成長温度をＴｇ（℃）とし、成長速度をＲｇ（μｍ／ｈ）とすると、（ｘ，ｙ）＝（Ｔｇ，Ｒｇ）によるｘｙ平面で示される成長温度と成長速度との関係から、（Ｔｇ，Ｒｇ）＝（５６０，０．３）、（６２０，０．３）、（６７０，２）、（６７０，３）、（５６０，３）の５点を結んで囲まれた領域内の任意の点で定まる成長温度と成長速度としてもよい。
【００４２】
また、半導体基板上のストライプ状領域にストライプを形成するとき、前記ストライプ状領域の長手方向を示すストライプ方位が、半導体基板面内で［１１０］方向から［―１１０］方向または［１―１０］方向に傾いていてもよい。
【００４３】
また、ストライプ状領域の長手方向を示すストライプ方位が、半導体基板面内で［１１０］方向から［―１１０］方向または［１―１０］方向へ傾いており、その傾きが０．０１度以上３度以下であってもよい。
【００４５】
【発明の実施の形態】
本発明の半導体素子とその作製方法について図面を使って説明する。
【００４６】
図１に本発明の半導体素子の基本構造を示す。半導体基板１上にメサストライプ形状の第１導電型クラッド層２、アルミニウム（Ａｌ）を含む活性層４、第２導電型第１クラッド層６からなる活性層導波路が形成され、その活性層導波路はＡｌを含まない半導体層（保護層７）で覆われている。そして、保護層７を含む導波路は、電流ブロック層８で埋め込まれ、更に第２導電型第２クラッド層９、第２導電型コンタクト層１０が積層されている。
【００４７】
図２に作製工程を示す。面方位（００１）面を成長面とする半導体基板１上に２本のストライプ状の誘電体マスク１３を形成し（図２（ａ））、マスクで挟まれた領域に選択ＭＯＶＰＥ成長により第１導電型クラッド層２、Ａｌを含む活性層４、第２導電型第１クラッド層６で構成される順メサ形状の活性層導波路を作製する（図２（ｂ））。更に、結晶成長炉の外に出すこと無く、酸素にさらすこと無く連続して保護層７を形成する（図２（ｃ））。
【００４８】
次にセルフアラインプロセスで活性層導波路のメサトップのみに誘電体マスク２１３を形成し（図２（ｄ））、それをマスクとして電流ブロック層８を選択成長で形成する（図２（ｅ））。誘電体マスク２１３を除去後、第２導電型第２クラッド層９と第２導電型コンタクト層１０を形成して図１の構造が作製できる。
【００４９】
活性層導波路は保護層７によって被覆されているために、その後のプロセスにおいてウェハを大気にさらしても、Ａｌを含んだ活性層側面における大気中の酸素による酸化が抑制され、素子特性の悪化や信頼性の低下を防ぐことができる。酸化の抑制は、保護層７によって行われる。保護層７が半導体素子を完成するプロセス中で消失してしまうと、Ａｌを含む活性層側面は酸化されてしまう。それを抑制するためには、保護層７の厚さを厚くすることが必要である。また、意図的に消失しないようにプロセスを構成する必要がある。
【００５０】
従来例で示したＡＳＭ−ＬＤでは、活性層にＡｌを含まないために保護層という考え方はなかった。また、たとえ偶然にして側面保護層的なものが形成されていたとしても、最終的には電流ブロック層中に埋め込むプロセスで消失している。
【００５１】
本発明では、この保護層をプロセスの最終工程まで残存させることによって酸化抑制効果を引き出し、しいては実用に耐え得るＡｌ系活性層導波路を有する半導体素子の構造と作製方法を提供するものである。
【００５２】
以下では、保護層の残存性を高めるための製造方向について述べる。保護層７は、▲１▼成長温度を低くする、▲２▼ＩＩＩ族（ＩｎやＧａなど）原料の供給量を増やし、成長速度を増加する、▲３▼半導体基板上に形成した２本のストライプ状の誘電体マスクで挟まれることにより形成されるストライプ状の開口領域のストライプ方向を意図的に傾ける、ことによりメサ側面での成長速度をメサトップの成長速度に比べて増加することができる。その理由としては、活性層導波路の側面は（１１１）Ｂ面であり、その面におけるＩＩＩ族原子（Ｉｎ、Ｇａなど）は下地のＶ族原子（Ａｓ、Ｐなど）と１本のボンドでしか結合していない。従って、成長温度が高いと結合が切れて脱離が起こり易く、結果的に成長が抑制される。なお、以下において、活性層道波路の側面を（１１１）Ｂ面と称する。
【００５３】
逆に、成長温度が低いと脱離が抑制されて（１１１）Ｂ面での成長が促進できる。また、ＩＩＩ族原子の吸着確率はＩＩＩ族原子の濃度に比例するので、（００１）面上の成長速度が大きいほど（１１１）Ｂ面上の成長速度も大きくなる。従って、成長速度がある程度大きい成長条件では、（１１１）Ｂ面である活性層導波路側面への保護層の形成が容易になる。また、ストライプ状の開口領域のストライプ方位を傾けると開口領域に形成した活性層導波路の側面である（１１１）Ｂ面はステップ密度が増加し、傾けない場合に比べてステップフロー成長が促進される。その結果、（１１１）Ｂ面における保護層７の成長が促進されると共に被覆性、平坦性も向上する。
【００５４】
Ａｌを含んだ活性層を用いた場合、メサストライプ側面の酸化が抑制できないと、非発光再結合センターが生成され、結果的にレーザ特性の悪化や信頼性の低下をもたらす。従って、Ａｌを含んだ半導体層を活性層導波路に用いた半導体素子、例えば、ＡＳＭ−ＬＤ構造による半導体素子において、本発明の構造を採用することにより、実用に耐える半導体レーザを初めて実現することができる。
【００５５】
【実施例】
（第１の実施例）
図３は本発明の第１の実施例で、Ａｌを含んだ半導体層を活性層に用いた１．３μｍ帯ＡＳＭ−ＬＤの構造図である。
【００５６】
面方位（００１）面を成長面とするｎ型ＩｎＰ基板１ａ（キャリア濃度ｎ＝２×１０18ｃｍ-3）上にメサストライプ形状のｎ型ＩｎＰクラッド層２ａ（厚さｄ＝２００ｎｍ、ｎ＝１×１０18ｃｍ-3）、ｎ側ＩｎＡｌＧａＡｓ光ガイド層３ａ（ｄ＝５０ｎｍ、ノンドープ）、ＩｎＡｌＧａＡｓウェル（ｄ＝６ｎｍ、１．５％圧縮歪、７ウェル）、ＩｎＡｌＧａＡｓバリア（ｄ＝１０ｎｍ、０．９％引っ張り歪）で構成される歪多重量子井戸活性層４ａ、ｐ側ＩｎＡｌＧａＡｓ光ガイド層５ａ（ｄ＝５０ｎｍ、ノンドープ）、ｐ型ＩｎＰ第１クラッド層５６ａ（ｄ＝５０ｎｍ、ｐ＝５×１０17ｃｍ-3）からなる活性層導波路が形成され、その活性層導波路の側面はｐ型ＩｎＰ保護層７ａで被覆されている。（００１）面におけるｐ型ＩｎＰ保護層７ａの厚さは２００ｎｍ、キャリア濃度はｐ＝５×１０17ｃｍ-3である。また、メサストライプ側面の（１１１）Ｂ面におけるｐ型ＩｎＰ保護層７ａの厚さは３０ｎｍである。
【００５７】
そして、活性層導波路はｐ型ＩｎＰ電流ブロック層８ａ（ｄ＝７００ｎｍ、ｐ＝７×１０17ｃｍ-3）、ｎ型ＩｎＰ電流ブロック層８ｂ（ｄ＝６００ｎｍ、ｎ＝１×１０18ｃｍ-3）で埋め込まれ、ｐ型ＩｎＰ第２クラッド層９ａ（ｄ＝１５００ｎｍ、ｐ＝１×１０18ｃｍ-3）、ｐ型ＩｎＧａＡｓコンタクト層１０ａ（３００ｎｍ、ｐ＝１×１０19ｃｍ-3）が積層されている。なお、図３に示されていないが、図１６に示すｐ側電極１１、ｎ側電極１２が従来と同様に形成されており、詳細な説明を省略する。
【００５８】
次に作製方法について説明する。図４は、本発明の第１の実施例であるＡＳＭ−ＬＤの作製工程図である。結晶成長はＭＯＶＰＥ法を使い、原料としては、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、アルシン（ＡｓＨ3）、ホスフィン（ＰＨ3）を用いる。また、ｎ型とｐ型のドーピング原料としては、ジシラン（Ｓｉ2Ｈ6）とジエチル亜鉛（ＤＥＺｎ）をそれぞれ用いる。キャリアガスは水素で、成長圧力は１００ｈＰａで行う。
【００５９】
まず、（００１）面を成長面とするｎ型ＩｎＰ基板１ａ上に厚さ１００ｎｍの酸化シリコン膜を熱ＣＶＤで堆積する。そして、一般的なフォトリソ技術を使ってマスク幅５μｍ、開口幅１．５μｍからなる一対のストライプ状の酸化シリコンマスク１３ａに加工する（図４（ａ））。ストライプの長手方向を示すストライプ方位は［１１０］方向である。
【００６０】
次にその基板をＭＯＶＰＥ装置にセットし、ｎ型ＩｎＰクラッド層２ａ、ｎ側ＩｎＡｌＧａＡｓ光ガイド層３ａ、ＩｎＡｌＧａＡｓ層を含む歪多重量子井戸活性層４ａ、ｐ側ＩｎＡｌＧａＡｓ光ガイド層５ａ、ｐ型ＩｎＰ第１クラッド層５６ａで構成される順メサ形状の活性層導波路を選択成長により形成する（図４（ｂ））。更に大気にさらすことなく連続して、ｐ型ＩｎＰ保護層７ａを成長させる（図４（ｃ））。成長温度と選択成長領域の（００１）面における成長速度はそれぞれ、ｎ型ＩｎＰクラッド層２ａからｐ型ＩｎＰ第１クラッド層５６ａまでが６４０℃、０．５μｍ／ｈ、ｐ型ＩｎＰ保護層７ａが５９０℃、１．５μｍ／ｈである。その後ＭＯＶＰＥ装置から取り出し、セルフアラインプロセスによりメサトップのみに酸化シリコンマスク２１３ａを形成する（図４（ｄ））。
【００６１】
次に、再度ＭＯＶＰＥ装置にセットし、成長温度６３０℃でｐ型ＩｎＰ電流ブロック層８ａ、ｎ型ＩｎＰ電流ブロック層８ｂを選択成長により形成する（図４（ｅ））。ＭＯＶＰＥ装置から取り出して酸化シリコンマスク２１３ａを除去後、３回目のＭＯＶＰＥ成長で成長温度６００℃でｐ型ＩｎＰ第２クラッド層９ａ、ｐ型ＩｎＧａＡｓコンタクト層１０ａを成長させ、その後、ｐ型電極１１の形成、ｎ型ＩｎＰ基板１ａの研磨、ｎ型電極１２の形成を行い、図３で示したＡＳＭ−ＬＤを作製することができる。
【００６２】
この半導体レーザを共振器長３００μｍ、前面３０％、後面９０％の端面コーティングを施してレーザ特性を評価したところ、２５℃におけるしきい値電流は８ｍＡ、スロープ効率は０．４５Ｗ／Ａと低しきい値電流、高効率でのレーザ発振を得た。また、１２０℃までのレーザ発振を確認し、高温での連続動作も確認した。
（第２の実施例）
図５は本発明の第２の実施例で、第１の実施例と同様にＡｌを含んだ半導体層を活性層に用いた１．３μｍ帯ＡＳＭ−ＬＤの構造図である。第１実施例との違いは、活性層導波路の側面がｐ型ＩｎＰ第１クラッド層６ａで被覆されており、ｐ型ＩｎＰ第１クラッド層６ａが第１実施例における保護層７ａの役割を担っている。
【００６３】
図６に実施例２の作製工程図を示す。第１実施例と同様に結晶成長にはＭＯＶＰＥ法を使い、原料としてはＴＭＡｌ、ＴＥＧａ、ＴＭＩｎ、ＡｓＨ3、ＰＨ3を用い、ｎ型とｐ型のドーピング原料としてはＳｉ2Ｈ6とＤＥＺｎをそれぞれ用いる。キャリアガスは水素で、成長圧力は１００ｈＰａで行う。
【００６４】
まず、（００１）面を成長面とするｎ型ＩｎＰ基板１ａ上に厚さ１００ｎｍの酸化シリコン膜を熱ＣＶＤで堆積する。そして、一般的なフォトリソ技術を使ってマスク幅５μｍ、開口幅１．５μｍからなる一対のストライプ状の酸化シリコンマスク１３ａに加工する（図６（ａ））。ストライプの長手方向を示すストライプ方位は［１１０］方向である。
【００６５】
次にその基板をＭＯＶＰＥ装置にセットし、ｎ型ＩｎＰクラッド層２ａ、ｎ側ＩｎＡｌＧａＡｓ光ガイド層３ａ、ＩｎＡｌＧａＡｓを含む歪多重量子井戸活性層４ａ、ｐ側ＩｎＡｌＧａＡｓ光ガイド層５ａ、ｐ型ＩｎＰ第１クラッド層６ａで構成される順メサ形状の活性層導波路を選択成長により形成する（図６（ｂ））。ｐ型ＩｎＰ第１クラッド層６ａの厚さは、メサトッフ゜である（００１）面で２００ｎｍ、メサ側面である（１１１）Ｂ面で２０ｎｍである。成長温度と選択成長領域の（００１）面における成長速度は、ｎ型ＩｎＰクラッド層２ａ、ｎ側ＩｎＡｌＧａＡｓ光ガイド層３ａ、多重量子井戸活性層４ａ、ｐ側ＩｎＡｌＧａＡｓ光ガイド層５ａで６４０℃、０．５μｍ／ｈで、ｐ型ＩｎＰ第１クラッド層６ａは６２０℃、を２．５μｍ／ｈである。第２の実施例では、ｐ型ＩｎＰ第１クラッド層６ａの成長温度を下げることによりメサストライプ側面における成長を促進させ、保護層として機能させている。
【００６６】
その後、ＭＯＶＰＥ装置から取り出し、第１実施例と同様にセルフアラインプロセス、電流ブロック層８ａの形成、ｐ型ＩｎＰ第２クラッド層９ａの形成、ｐ型ＩｎＧａＡｓコンタクト層１０ａの形成を経て図５の構造を作製することができる。
【００６７】
図７に成長温度と選択成長領域の（００１）面における成長速度を変化させて、メサストライプ側面にＩｎＰ保護層を形成した結果を示す。ストライプの長手方向が［１１０］方向になるように、ストライプを形成した。成長後にメサストライプ側面を走査型電子顕微鏡で観察し、（１１１）Ｂ面の被覆状態と成長条件の関係をプロットした。
【００６８】
なお、図７は、成長温度（Ｔｇ）と成長速度（Ｒｇ）とからなる成長条件の関係を、（ｘ，ｙ）＝（Ｔｇ，Ｒｇ）によるｘｙ平面としたグラフであり、メサ側面が完全に被覆されていれば○印を、部分的に被覆されていれば△印を、被覆されていなければ×印を上記ｘｙ平面にプロットしている。
【００６９】
成長温度が５６０℃から６２０℃の場合、成長速度は実験を行った０．３μｍ／ｈから３μｍ／ｈの範囲で、（１１１）Ｂ面への平坦なＩｎＰ成長が確認できた。しかし、５６０℃以下では平坦性が低下し、メサストライプ側面に保護層を十分に被覆できなかった。これは、▲１▼成長温度の低下によりＩｎ原子のマイグレーション長が短くなったため、▲２▼ＰＨ3の分解効率が低下し、Ｐ（リン）圧が不足して結晶性が悪化したため、と考えられる。また、６７０℃以上では（１１１）Ｂ面への成長が抑制された。これは成長温度が高すぎるためにＩｎ原子の付着率が低下したためと考えられる。一方、６２０℃〜６７０℃では、成長温度の上昇と共に成長速度を増加することにより、（１１１）Ｂ面の成長が可能となる。尚、成長速度については、成長層の平坦性や厚さの制御性を考えると、（００１）面上で３μｍ／ｈ以下が適当であると考えられる。
【００７０】
従って、（Ｔｇ，Ｒｇ）＝（５６０，０．３）、（６２０，０．３）、（６７０，２）、（６７０，３）、（５６０，３）の５点を結んで囲まれた領域における任意の点での成長温度、成長速度でストライプ側面の保護層の形成を行うことにより、被覆性、平坦性、結晶性に優れた成長が可能である。第１の実施例ではｐ型ＩｎＰ保護層７ａを５９０℃、１．５μｍ／ｈで、実施例２ではｐ型ＩｎＰ第１クラッド層を６２０℃、２．５μｍ／ｈで成長することにより保護層をメサストライプ側面に形成し、Ａｌを含んだ半導体層の酸化を抑制している。
【００７１】
尚、（００１）面の成長速度は、成長面を数度傾けても変わらないので、図７で示した（１１１）Ｂ面に対する関係はほぼ同様な関係が得られる。
（第３の実施例）
図８は本発明の第３の実施例で、活性層導波路を選択成長で形成した後の斜視図である。第１、第２の実施例と同様にＡｌを含んだ半導体層を活性層に用いた１．３μｍ帯ＡＳＭ−ＬＤである。
【００７２】
（００１）面を成長面とするｎ型ＩｎＰ基板１ａ（キャリア濃度ｎ＝２×１０18ｃｍ-3）上に２本のストライプ状の酸化シリコンマスク１３ａが［１１０］方向から（００１）面内で０．５度傾いて形成され、その挟まれた領域にメサストライプ状のｎ型ＩｎＰクラッド層２ａ（厚さｄ＝２００ｎｍ、ｎ＝１×１０18ｃｍ-3）、ｎ側ＩｎＡｌＧａＡｓ光ガイド層３ａ（ｄ＝５０ｎｍ、ノンドープ）、ＩｎＡｌＧａＡｓウェル（ｄ＝６ｎｍ、１．５％圧縮歪、７ウェル）、ＩｎＡｌＧａＡｓバリア（ｄ＝１０ｎｍ、０．９％引っ張り歪）で構成される歪多重量子井戸活性層４ａ、ｐ側ＩｎＡｌＧａＡｓ光ガイド層５ａ（ｄ＝５０ｎｍ、ノンドープ）、ｐ型ＩｎＰ第１クラッド層６ａ（ｄ＝２００ｎｍ、ｐ＝５×１０17ｃｍ-3）が形成されている。
【００７３】
また、歪多重量子井戸活性層４ａの側面は、ｐ型ＩｎＰ第１クラッド層６ａでカバーされており、ｐ型ＩｎＰ第１クラッド層６ａが保護層の役割をしている。（１１１）Ｂ面におけるｐ型ＩｎＰ第１クラッド層６ａの厚さは、４０ｎｍである。
【００７４】
次に作製方法について説明する。図９は第３の実施例の作製工程図で、活性層導波路を選択成長で形成するまでを示したものである。第１実施例、第２実施例と同様に結晶成長にはＭＯＶＰＥ法を使い、原料としてはＴＭＡｌ、ＴＥＧａ、ＴＭＩｎ、ＡｓＨ3、ＰＨ3を、ｎ型とｐ型のドーピング原料としてはＳｉ2Ｈ6とＤＥＺｎをそれぞれ用いる。キャリアガスは水素で、成長圧力は１００ｈＰａで行う。
【００７５】
まず、（００１）面を成長面とするｎ型ＩｎＰ基板１ａ上に厚さ１００ｎｍの酸化シリコン膜を熱ＣＶＤで堆積する。そして、一般的なフォトリソ技術を使って幅５μｍ、開口幅１．５μｍからなる一対のストライプ状の酸化シリコンマスク１３ａに加工する（図９（ａ））。この時、ストライプの長手方向は［１１０］方向から（００１）面内で意図的に０．５度傾けて形成する（図９（ｂ））。
【００７６】
次にその基板をＭＯＶＰＥ装置にセットし、ｎ型ＩｎＰクラッド層２ａ、ｎ側ＩｎＡｌＧａＡｓ光ガイド層３ａ、ＩｎＡｌＧａＡｓを含む歪多重量子井戸活性層４ａ、ｐ側ＩｎＡｌＧａＡｓ光ガイド層５ａ、ｐ型ＩｎＰ第１クラッド層６ａで構成される順メサ形状のＤＨ（Ｄｏｕｂｌｅ  Ｈｅｔｅｒｏ）構造を選択成長により形成する（図９（ｃ））。成長温度と成長速度はｎ型ＩｎＰクラッド層２ａからｐ側ＩｎＡｌＧａＡｓ光ガイド層５ａまでは６４０℃、０．５μｍ／ｈで、ｐ型ＩｎＰ第１クラッド層６ａは６００℃、０．５μｍ／ｈである。
【００７７】
酸化シリコンマスク１３ａが［１１０］方向から（００１）面内で０．５度傾けて形成されているために、選択成長で形成されるＤＨメサストライプも傾いて形成される。更に、メサ側面も傾いているために（１１１）Ｂ面におけるステップ密度が増加し、傾けない場合に比べてＩＩＩ族原子の吸着確率が増加する。その結果、ｐ型ＩｎＰ第１クラッド層６ａ成長時にメサ側面への成長が促進されて、Ａｌを含む半導体層（光ガイド層（３ａ、５ａ）、活性層４ａ）の側面を被覆することができる。
【００７８】
第３の実施例ではストライプの傾き角として０．５度の場合について述べた。傾き角に比例して（１１１）Ｂ面におけるステップ間隔が短くなりステップ密度が増加するので、ストライプをわずかに傾けることにより（１１１）Ｂ面における成長促進、平坦性向上など本発明の作用を効果的に得ることができる。傾き角の範囲について考えると、ストライプを［１１０］方向の基準となるもの（例えば、へき開面）からＸ度傾かせると、長さＬ（μｍ）離れた所での［１１０］方向ストライプからのずれ量Ｓ（μｍ）は、式（１）で表すことができる。
【００７９】
Ｓ  ＝  Ｌ×１０００  ｔａｎ（Ｘ）      ・・・  （１）
２インチ基板（直径約５０ｍｍ）を用いた場合、傾き角が０．０１度のとき、Ｓは約９μｍとなる。９μｍという大きさは、密着露光機などを用いた通常のフォトリソプロセスにおいて人間が意図的にずらすことができる十分な大きさである。しかし、基板毎での再現性などを考慮すると、傾き角を意図的に制御できる精度としては０．０１度以上とするのが妥当と考えられる。
【００８０】
一方、図１０（ａ）、（ｂ）、（ｃ）に選択成長に用いる酸化シリコンマスク１３ａの［１１０］方向からの傾き角が０度、３度、５度の場合における保護層形成後のメサストライプ形状を示す。保護層として、ｐ型ＩｎＰ第１クラッド層６ａを用いた。ストライプの傾き角が大きくなるのに伴い、（１１１）Ｂ面における成長速度が増加し、順メサ形状（傾き角が０度の場合）からマッシュルーム形状（３度）、疑似逆メサ形状（５度）へと変化する。
【００８１】
図１０（ｃ）に示す疑似逆メサ形状では、図１８に示したセルフアラインプロセスにおいて、熱ＣＶＤによる酸化シリコン膜堆積時にひさし下部によどみ層が形成されて側面での酸化シリコン膜厚（ｄｓ）が厚くなる。従って、ｄｔ＞ｄｓ（図１８（ａ）参照）になるように酸化シリコン膜１４を形成するのが不可能である。従って、傾き角は３度以下とする方が良い。
【００８２】
以上の結果から、選択成長に使う酸化シリコンマスク１３ａの傾き角は、０．０１度以上３度以下とするのが望ましい。
【００８３】
また、第３の実施例では、開口幅とマスク幅を一定とし、ストライプマスク全体を一定の角度だけ傾けた。しかし、図１１に示したマスクパターンのようにマスクの一部を傾けた場合（図１１（ａ））や傾け角を複数変えた場合（図１１（ｂ））、開口幅やマスク幅を変えた場合（図１１（ｃ））など、それらの作用によって活性層導波路の側面をカバーする保護層を形成することができれば、本発明は有効である。また、第１実施例〜第３実施例では活性層にＩｎＡｌＧａＡｓ層を含んだＡＳＭ構造による半導体素子の場合について述べたが、ＡｌＧａＡｓやＩｎＡｌＧａＰなどを用いた場合でも本発明は有効である。
【００８４】
なお、上記第１実施例〜第３実施例では、半導体基板の面方位が（００１）面の場合で説明したが、［１−１０］方向または［―１１０］方向に数度傾いていてもよい。この数度の傾きは、選択ＭＯＶＰＥ成長で形成されるメサ側面が（１１１）Ｂ面となる範囲の角度である。
【００８５】
図１２に一例として、［１−１０］方向に５度傾けた（００１）ＩｎＰ基板を用いて活性層導波路を形成した後の断面構造を示す。５度傾けることにより成長面と（１１１）Ｂ面はそれぞれ５９．７度、４９．７度をなす。しかし、選択成長により（１１１）Ｂ面の形成、つまり保護層であるｐ型ＩｎＰ第１クラッド層６ａの形成が可能であり、本発明を適用することができる。そして、本発明の効果が得られる角度としては、（１１１）Ｂ面の形成が可能である１５度程度までである。
【００８６】
更に、半導体基板の面方位が（００１）面から［１１０］方向または［−１−１０］方向に傾いていてもよい。この傾き角に応じて（１１１）Ｂ面のステップ密度が増加するので、本発明の作用である（１１１）Ｂ面への成長の促進、平坦性の向上が得られる。
【００８７】
図１３に一例として、［１１０］方向に１度傾けた（００１）ＩｎＰ基板を用いて作製したＡＳＭ−ＬＤの断面図を示す。図１３（ａ）は導波路に垂直方向、図１３（ｂ）は導波路に平行な方向から見た断面図である。［１１０］方向に１度傾けることによりへき開で形成した端面も１度傾くことになる。半導体レーザの反射面となるへき開で形成した（１１０）面及び（−１−１０）面も傾くために、ミラー損失が増加してしきい値電流の増加をもたらすが、本発明を適用することによって、信頼性や歩留まりの向上という本発明の効果が十分に得られれば、その傾き角まで本発明が有効である。さらに、ドライエッチングを用いて反射面を形成する場合については、基板の傾き角に依存せず垂直なミラー形成が可能であるから、レーザ特性の悪化を危惧する必要はない。
【００８８】
なお、上記第１実施例〜第３実施例においては、順メサ形状のストライプについて説明してきたが、順メサ形状に限られず、ストライプの側面が半導体基板表面に垂直になるように、ストライプが形成されてもよい。
【００８９】
【発明の効果】
本発明によれば、Ａｌを含んだ半導体層を活性層に用いた半導体素子において、ストライプ側面をＡｌを含まない半導体層でカバーすることによって、活性層を大気にさらすこと無く、信頼性、歩留まりの高い半導体素子及びその作製方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子の基本構造を示す断面図である。
【図２】本発明の基本構造の作製工程を示す断面図である。
【図３】本発明の第１の実施例で、Ａｌを含んだ半導体層を活性層に用いた１．３μｍ帯ＡＳＭ−ＬＤの構造断面図である。
【図４】本発明の第１の実施例の作製工程を示す断面図である。
【図５】本発明の第２の実施例であるＡＳＭ−ＬＤの構造断面図である。
【図６】本発明の第２の実施例の作製工程を示す断面図である。
【図７】本発明の第１、第２の実施例の作用であるメサ側面の被覆形態の成長条件依存性を示すグラフである。
【図８】本発明の第３の実施例で活性層導波路形成後の構造を示す斜視図である。
【図９】本発明の第３の実施例の作製工程を示す断面図である。
【図１０】選択成長により形成したメサストライプの形状と傾き角の関係を示した図である。
【図１１】本発明の第３の実施例の応用例として選択成長用のマスクパターンを示した図である。
【図１２】［１−１０］方向に５度傾けた面方位（００１）のＩｎＰ基板上に活性層導波路形成した後の断面構造図である。
【図１３】［１１０］方向に１度傾けた面方位（００１）のＩｎＰ基板上に形成したＡＳＭ−ＬＤの断面構造図である。
【図１４】ウエットエッチングで導波路を形成したＢＨ−ＬＤの断面図である。
【図１５】ウエットエッチングで導波路を形成したＢＨ−ＬＤの作製工程を示す断面図である。
【図１６】従来のＡＳＭ−ＬＤの構造を示す断面図である。
【図１７】従来のＡＳＭ−ＬＤの作製工程を示す断面図である。
【図１８】セルフアラインプロセスを示す断面図である。
【符号の説明】
１    半導体基板
１ａ    ｎ型ＩｎＰ基板
２    第１導電型クラッド層
２ａ    ｎ型ＩｎＰクラッド層
２ｂ    ｎ型ＩｎＰ第１クラッド層
２ｃ    ｎ型ＩｎＡｌＧａＡｓ第２クラッド層
３ａ    ｎ側ＩｎＡｌＧａＡｓ光ガイド層
３ｂ    ｎ側ＩｎＧａＡｓＰ光ガイド層
４    活性層
４ａ、４ｂ    歪多重量子井戸活性層
４ｃ    ＩｎＧａＡｓＰ活性層
５ａ    ｐ側ＩｎＡｌＧａＡｓ光ガイド層
５ｂ    ｐ側ＩｎＧａＡｓＰ光ガイド層
６    第２導電型第１クラッド層
６ａ、５６ａ、２０６    ｐ型ＩｎＰ第１クラッド層
７    保護層
７ａ    ｐ型ＩｎＰ保護層
８    電流ブロック層
８ａ    ｐ型ＩｎＰ電流ブロック層
８ｂ    ｎ型ＩｎＰ電流ブロック層
９    第２導電型第２クラッド層
９ａ    ｐ型ＩｎＰ第２クラッド層
１０    第２導電型コンタクト層
１０ａ    ｐ型ＩｎＧａＡｓコンタクト層
１０ｂ    ｐ型ＩｎＧａＡｓＰコンタクト層
１０ｃ    ＩｎＧａＡｓＰキャップ層
１１    ｐ側電極
１２    ｎ側電極
１３、２１３    誘電体マスク
１３ａ、２１３ａ    酸化シリコンマスク
１４    酸化シリコン膜
１５    レジスト
２００    Ｚｎ拡散領域
【図１】
0004002422.tif 000002
【図２】
0004002422.tif 000003
【図３】
0004002422.tif 000004
【図４】
0004002422.tif 000005
【図５】
0004002422.tif 000006
【図６】
0004002422.tif 000007
【図７】
0004002422.tif 000008
【図８】
0004002422.tif 000009
【図９】
0004002422.tif 000010
【図１０】
0004002422.tif 000011
【図１１】
0004002422.tif 000012
【図１２】
0004002422.tif 000013
【図１３】
0004002422.tif 000014
【図１４】
0004002422.tif 000015
【図１５】
0004002422.tif 000016
【図１６】
0004002422.tif 000017
【図１７】
0004002422.tif 000018
【図１８】
0004002422.tif 000019