(57)【特許請求の範囲】
【請求項１】
出力線と、
出力電圧が印加される出力電圧供給線と、
一端子側が前記出力線と接続され、他端子側が前記出力電圧供給線と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御されるアクティブ素子と、
前記アクティブ素子の制御端子に一端子が接続されたフォトセンサと、
前記フォトセンサに並列に接続され、前記制御端子側とは反対側の端子に保持電圧が供給される静電容量とを備えていることを特徴とする入力装置。
【請求項２】
複数の前記出力線および出力電圧供給線に加えて複数の走査線が設けられ、
各出力線と各走査線とがマトリクス状に設けられ、
前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続されている第２のアクティブ素子を備えるとともに、
一端子が第１の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と隣り合う第２の走査線に接続された第３のアクティブ素子を備えていることを特徴とする請求項１に記載の入力装置。
【請求項３】
複数の前記出力線および出力電圧供給線に加えて複数対の第１および第２の走査線が設けられ、
各出力線と各対の第１および第２の走査線とがマトリクス状に設けられ、
前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対における第２の走査線と接続されている第２のアクティブ素子を備えるとともに、
一端子が第１の対における第２の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対に隣り合う第２の対における第１の走査線に接続された第３のアクティブ素子を備えていることを特徴とする請求項１に記載の入力装置。
【請求項４】
前記アクティブ素子はスイッチング素子からなることを特徴とする請求項１から３の何れか１項に記載の入力装置。
【請求項５】
前記フォトセンサは他端子が前記出力電圧供給線と接続されていることを特徴とする請求項１から３の何れか１項に記載の入力装置。
【請求項６】
第２および第３のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路を備えていることを特徴とする請求項２または３に記載の入力装置。
【請求項７】
隣り合う複数の前記出力電圧供給線の印加電圧が、段階的に異なる電圧に設定されていることを特徴とする請求項５に記載の入力装置。
【請求項８】
センサ部と電気光学素子により画像の表示を行う表示部とを備え、
前記センサ部は、
出力線と、
出力電圧が印加される出力電圧供給線と、
一端子側が前記出力線と接続され、他端子側が前記出力電圧供給線と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御されるアクティブ素子と、
前記アクティブ素子の制御端子に一端子が接続されたフォトセンサと、
前記フォトセンサに並列に接続され、前記制御端子側とは反対側の端子に保持電圧が供給される静電容量とを有していることを特徴とする入出力装置。
【請求項９】
前記表示部は前記電気光学素子での表示用のデータ信号を保持する補助容量を備え、
前記補助容量にはその一端子側から前記データ信号が供給され、他端子側から補助容量用電圧供給線より所定の電圧が供給され、
前記補助容量用電圧供給線は前記出力電圧供給線を兼ねていることを特徴とする請求項８に記載の入出力装置。
【請求項１０】
複数の前記出力線および補助容量用電圧供給線に加えて複数の信号線および走査線が設けられ、
各出力線および各信号線と各走査線とがマトリクス状に設けられ、
各補助容量用電圧供給線が各走査線に対応して走査線方向に設けられ、
前記センサ部は、
前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続されている第２のアクティブ素子を備えるとともに、
一端子が第１の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と隣り合う第２の走査線に接続された第３のアクティブ素子を備え、
前記表示部は、
一端子が前記信号線と接続され、他端子が前記補助容量および前記電気光学素子側の回路と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続された第４のアクティブ素子を備えていることを特徴とする請求項９に記載の入出力装置。
【請求項１１】
センサ部の前記出力線が表示部の信号線を兼ねており、複数の前記出力線および補助容量用電圧供給線に加えて複数対の第１および第２の走査線が設けられ、
各出力線と各対の第１および第２の走査線とがマトリクス状に設けられ、
各補助容量用電圧供給線が各第１および第２の走査線に対応して走査線方向に設けられ、
前記センサ部は、
前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対における第２の走査線と接続されている第２のアクティブ素子を備えるとともに、
一端子が第１の対における第２の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対に隣り合う第２の対における第１の走査線に接続された第３のスイッチング素子を備え、
前記表示部は、
一端子が前記出力線と接続され、他端子が前記補助容量および前記電気光学素子側の回路と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１対における第１の走査線と接続された第４のアクティブ素子を備えていることを特徴とする請求項９に記載の入出力装置。
【請求項１２】
前記アクティブ素子はスイッチング素子からなることを特徴とする請求項８から１１の何れか１項に記載の入出力装置。
【請求項１３】
前記フォトセンサは他端子が前記出力電圧供給線と接続されていることを特徴とする請求項８から１１の何れか１項に記載の入出力装置。
【請求項１４】
第２から第４のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路と、前記信号線に表示用のデータ信号を供給する信号線駆動回路とを備えていることを特徴とする請求項１０に記載の入出力装置。
【請求項１５】
第２から第４のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路と、前記出力線に表示用のデータ信号を供給するデータ信号供給回路とを備えていることを特徴とする請求項１１に記載の入出力装置。
【請求項１６】
前記センサ部および表示部を有するセンサ・表示パネル部を備え、このセンサ・表示パネル部には、前記センサ部と表示部との対が、列方向および行方向に並んで配置されていることを特徴とする請求項８に記載の入出力装置。
【請求項１７】
前記センサ部および表示部を有するセンサ・表示パネル部を備え、このセンサ・表示パネル部には、前記センサ部と表示部との複数対が一部の領域に配置され、残りの領域には複数の前記表示部が配置されていることを特徴とする請求項８に記載の入出力装置。
【請求項１８】
前記センサ部および表示部を有するセンサ・表示パネル部を備え、このセンサ・表示パネル部には、その列方向および行方向において、少なくとも１個のセンサ部と少なくとも１個の表示部とが交互に配置されていることを特徴とする請求項８に記載の入出力装置。
【請求項１９】
複数個の前記センサ部および表示部を有するセンサ・表示パネル部を備え、このセンサ・表示パネル部には、前記センサ部と前記表示部とが互いに異なる領域に集めて配置されていることを特徴とする請求項８に記載の入出力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば発光素子を備えた入力ペンにより入力が行われる入力装置および入出力装置に関するものである。
【０００２】
【従来の技術】
従来、例えば発光素子を備えた入力ペンにより入力が行われる入出力装置が、例えば携帯型装置として多種開発されている。これら入出力装置では、フォトダイオードを備えた多数のセンサ部がパネルの一面に並設され、上記入力ペンからの光を受けたフォトダイオードの起電力もしくは抵抗変化によって入力が行われる。このような入出力装置の構成については、例えば、
▲１▼特開昭５８−６６１４２号
▲２▼「アモルファスシリコン２次元イメージセンサとその応用」（テレビジョン学会技術報告、ITE Technical Report Vol.17 No.16 pp25-30）
▲３▼「ａ−Ｓｉフォトトランジスタを用いた密着型二次元イメージセンサ」（テレビジョン学会技術報告、ITE Technical Report Vol.17 No.16 pp19-24）
▲４▼特開平７−３２２００５号
▲５▼特開平４−３０２５９３号
の各文献に詳細に開示されている。
【０００３】
上記のうち、従来文献▲１▼〜▲４▼に開示の入出力装置では、何れも上記フォトダイオードからの出力電圧が出力線に取り出されるようになっている。そのための構成を、例えば従来文献▲４▼に記載の構成により具体的に説明する。
【０００４】
従来文献▲４▼に記載の入出力装置では、図１６に示すように、ソースライン１０１とゲートライン１０２とがマトリクス状に設けられ、さらに、ゲートライン１０２と平行に、グランド線１０３および入出力切替え線１０４が設けられている。ソースライン１０１とゲートライン１０２との各交差部付近に形成される画素には、ＴＦＴ１０５〜１０７、フォトダイオード１０８、補助容量１０９および液晶１１０が設けられている。
【０００５】
ＴＦＴ１０５のゲート端子はゲートライン１０２と接続され、ＴＦＴ１０６のゲート端子はＴＦＴ１０５を介してソースライン１０１と接続され、ＴＦＴ１０７のゲート端子は入出力切替え線１０４と接続されている。フォトダイオード１０８のアノードはグランド線１０３と接続され、カソードはＴＦＴ１０７およびＴＦＴ１０５を介してソースライン１０１と接続されるとともに、ＴＦＴ１０７を介してＴＦＴ１０６のゲート端子と接続されている。また、補助容量１０９の一端子はグランド線１０３と接続され、他端子は、ＴＦＴ１０５を介してソースライン１０１と接続され、ＴＦＴ１０７を介してフォトダイオード１０８と接続され、さらにＴＦＴ１０６のゲート端子と接続されている。
【０００６】
この入出力装置では、センサとして動作する場合、入出力切替え線１０４からの信号によりＴＦＴ１０７が常時ＯＮとされ、フォトダイオード１０８が生じる光電流が補助容量１０９に蓄積され、補助容量１０９の電圧が上昇する。この状態において、ゲートライン１０２が走査され、その電位がＨｉｇｈになると、ＴＦＴ１０５がＯＮとなり、補助容量１０９の電圧、即ちフォトダイオード１０８の検出信号がＴＦＴ１０５を介してソースライン１０１に出力される。
【０００７】
また、ディスプレイとして動作する場合には、入出力切替え線１０４からの信号によりＴＦＴ１０７が常時ＯＦＦとされ、画素の表示がフォトダイオード１０８の影響を受けないようにする。この状態において、ゲートライン１０２が走査され、その電位がＨｉｇｈになると、ＴＦＴ１０５がＯＮとなり、ソースライン１０１の信号が補助容量１０９により維持され、その電位によりＴＦＴ１０６がＯＮになると、交流電源からの電圧供給を受けて液晶１１０の表示が行われる。
【０００８】
上記従来の構成では、フォトダイオード１０８の出力を検出信号として読み出しているので、入出力装置での入力の検出において高い感度を得るには、フォトダイオード１０８に高い光感度が要求される。このため、高感度の入力検出を行い難く、また、高感度の入出力装置を構成するのも困難となっている。
【０００９】
また、フォトダイオード１０８の出力レベル自体は小さいものであるため、その出力信号を入出力装置の検出信号として出力するためには、増幅器等が必要となる。このため、周辺装置の構成が複雑となる。この結果、装置の小型化、例えば上記増幅器を含むドライバ部とセンサ部とを含む入出力パネルとの一体化といった構成が困難である。
【００１０】
一方、従来文献▲５▼に記載の入出力装置は、図１７に示すように、データ配線（ソースライン）１２１とアドレス配線（ゲートライン）１２２とがマトリクス状に設けられている。データ配線１２１とアドレス配線１２２との各交差部付近に形成される画素には、トランジスタ１２３〜１２７、光電検出手段１２８、およびコンデンサ１２９、１３０が設けられている。
【００１１】
この入出力装置では、ゲートライン１２２（ｎ＋１）にＨｉｇｈレベルの電圧が供給されると、トランジスタ１２３がＯＮとなり、トランジスタ１２４のゲート端子にＨｉｇｈレベルの電圧が供給され、トランジスタ１２４がＯＮとなる。
【００１２】
ここで、光電検出手段１２８に光が入射しない場合には、アドレス配線１２２ｎにＨｉｇｈレベルの電圧が供給されてもトランジスタ１２４がＯＮであるため、トランジスタ１２５はＯＦＦのままとなる。また、トランジスタ１２６はＯＮとなるものの、トランジスタ１２５がＯＦＦであるため、データ配線１２１には電圧が出力されない。
【００１３】
一方、光電検出手段１２８に光が入射する場合には、アドレス配線１２２（ｎ＋１）からトランジスタ１２４のゲート端子に印加されるＨｉｇｈレベルの電圧が、光電検出手段１２８からの出力に影響されて、Ｌｏｗレベルの電圧となる方向に変化する。この結果、トランジスタ１２４がＯＮからＯＦＦに切り替わる。そして、アドレス配線１２２ｎにＨｉｇｈレベルの電圧が供給されると、結節点１３１がＨｉｇｈレベルに近い電圧となるため、トランジスタ１２５はＯＦＦからＯＮに切り替わり、結節点１３２はＨｉｇｈレベルの電圧となる。また、トランジスタ１２６はＯＮとなるため、データ配線１２１にはＨｉｇｈレベルの電圧が出力される。
【００１４】
このような従来文献▲５▼の構成では、光電検出手段１２８の出力ではなく、アドレス配線１２２のＨｉｇｈレベルの電圧を検出信号としてデータ配線１２１に読み出している。したがって、データ配線１２１から得られる検出信号は、Ｈｉｇｈレベルとなり、入出力装置には、上記検出信号を増幅する増幅器等を特に設ける必要がなく、周辺装置の構成を簡素化することができる。
【００１５】
【発明が解決しようとする課題】
ところが、従来文献▲５▼の構成では、データ配線１２１に検出信号として読み出されるアドレス配線１２２のＨｉｇｈレベルの電圧は、例えば＋１５Ｖといった非常に高い電圧である。このため、例えばデータ配線１２１の駆動回路に設けられる検出信号の読出し回路には、高耐圧が要求される。
【００１６】
また、従来文献▲５▼の構成では、トランジスタ１２４をＯＦＦするときには、光電検出手段１２８の出力を使用し、アドレス配線１２２（ｎ＋１）から供給されるＨｉｇｈレベルの電圧に抗して、結節点１３３（トランジスタ１２４のゲート端子）の電圧をＬｏｗレベルにしている。したがって、トランジスタ１２４を確実にＯＦＦにするために、光電検出手段１２８には高い光感度が要求される。この結果、入出力装置は実現が困難であるか、あるいは実現できても高コストのものとなるといった問題点を有している。
【００１７】
したがって、本発明は、検出信号の読出し回路の高耐圧や、フォトセンサの高感度を要求されることなく、製造が容易でありかつ低コストの構成の入力装置および入出力装置の提供を目的としている。
【００１８】
【課題を解決するための手段】
上記の課題を解決するために、本発明の入力装置は、出力線と、出力電圧が印加される出力電圧供給線と、一端子側が前記出力線と接続され、他端子側が前記出力電圧供給線と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御されるアクティブ素子と、前記アクティブ素子の制御端子に一端子が接続されたフォトセンサと、前記フォトセンサに並列に接続され、前記制御端子側とは反対側の端子に保持電圧が供給される静電容量とを備えていることを特徴としている。
【００１９】
上記の構成によれば、入力装置に光による入力が行われると、フォトセンサにより静電容量の保持電圧が変化し、その電圧によりアクティブ素子が導通状態となる。これにより、出力電圧供給線に供給されている出力電圧を、アクティブ素子を介し、検出信号として出力線に取り出すことが可能となる。
【００２０】
そして、出力電圧供給線の電圧は適当な低い電圧に設定することが可能であり、そのように設定することにより、出力線からの検出信号の読出し回路には高耐圧が要求されない。
【００２１】
また、フォトセンサは、それが生じる電圧により静電容量の保持電圧を変化させ、アクティブ素子の導通状態（導通／非導通）を制御できるものであればよく、フォトセンサ自体には高い光感度が要求されない。したがって、入力装置を容易に、かつ低コストに構成可能である。
【００２２】
上記の入力装置は、複数の前記出力線および出力電圧供給線に加えて複数の走査線が設けられ、各出力線と各走査線とがマトリクス状に設けられ、前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続されている第２のアクティブ素子を備えるとともに、一端子が第１の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と隣り合う第２の走査線に接続された第３のアクティブ素子を備えている構成としてもよい。
【００２３】
上記の構成によれば、第３のアクティブ素子の制御端子が接続されている第２の走査線が第２および第３のアクティブ素子を導通状態とする走査信号により走査されると、その走査線がＨｉｇｈ電位となり、第３のアクティブ素子が導通状態となる。このとき、第３のアクティブ素子の一端子が接続されている第１の走査線はＬｏｗ電位であるので、その電位によって静電容量がリセットされる。
【００２４】
その後、入力装置に光による入力が行われると、フォトセンサにより静電容量の保持電圧が変化し、その電圧によりアクティブ素子が導通状態となる。この状態において、第１の走査線が走査信号により走査されると、その走査線がＨｉｇｈになり、第２のアクティブ素子が導通状態となる。これにより、出力電圧供給線に供給されている出力電圧が、第１および第２のアクティブ素子を介し、検出信号として出力線に取り出される。
【００２５】
上記のように、本入力装置では、各走査線に対する順次の走査際の際に、走査信号により静電容量がリセットされるようになっているので、正確な検出動作が可能となる。
【００２６】
上記の入力装置は、複数の前記出力線および出力電圧供給線に加えて複数対の第１および第２の走査線が設けられ、各出力線と各対の第１および第２の走査線とがマトリクス状に設けられ、前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対における第２の走査線と接続されている第２のアクティブ素子を備えるとともに、  一端子が第１の対における第２の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対に隣り合う第２の対における第１の走査線に接続された第３のアクティブ素子を備えている構成としてもよい。
【００２７】
上記の構成によれば、第３のアクティブ素子の制御端子が接続されている第２の対の第１の走査線が第２および第３のアクティブ素子を導通状態とする走査信号により走査されると、その走査線がＨｉｇｈ電位となり、第３のアクティブ素子が導通状態となる。このとき、第３のアクティブ素子の一端子が接続されている第１の対の第２の走査線はＬｏｗ電位となり、その電位によって静電容量がリセットされる。
【００２８】
その後、入力装置に光による入力が行われると、フォトセンサにより静電容量の保持電圧が変化し、その電圧によりアクティブ素子が導通状態となる。この状態において、第１の対の第２の走査線が走査信号により走査されると、その走査線がＨｉｇｈになり、第２のアクティブ素子が導通状態となる。これにより、出力電圧供給線に供給されている出力電圧が、第１および第２のアクティブ素子を介し、検出信号として出力線に取り出される。
【００２９】
上記のように、本入力装置では、各走査線に対する順次の走査際の際に、走査信号により静電容量がリセットされるようになっているので、正確な検出動作が可能となる。
【００３０】
上記の入力装置は、前記アクティブ素子がスイッチング素子からなる構成としてもよい。
【００３１】
上記の入力装置において、前記フォトセンサは他端子が前記出力電圧供給線と接続されている構成としてもよい。
【００３２】
上記の構成によれば、静電容量の保持電圧が出力電圧供給線から供給されるので、出力電圧供給線への印加電圧を適切に設定することにより、入力装置の感度調整を容易に行うことができる。また、出力電圧供給線への印加電圧を静電容量の保持電圧と出力線に出力される検出信号とに共用することができる。
【００３３】
上記の入力装置は、第２および第３のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路を備えている構成としてもよい。
【００３４】
上記の構成によれば、走査線駆動回路による走査にて、各フォトセンサによる検出信号を順次適切に出力することができる。
【００３５】
本発明の入出力装置は、センサ部と電気光学素子により画像の表示を行う表示部とを備え、前記センサ部は、出力線と、出力電圧が印加される出力電圧供給線と、一端子側が前記出力線と接続され、他端子側が前記出力電圧供給線と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御されるアクティブ素子と、前記アクティブ素子の制御端子に一端子が接続されたフォトセンサと、前記フォトセンサに並列に接続され、前記制御端子側とは反対側の端子に保持電圧が供給される静電容量とを有していることを特徴としている。
【００３６】
上記の構成によれば、表示部では電気光学素子により画像の表示が行われる。一方、センサ部において、光による入力が行われると、フォトセンサにより静電容量の保持電圧が変化し、その電圧によりアクティブ素子が導通状態となる。これにより、出力電圧供給線に供給されている出力電圧を、アクティブ素子を介し、検出信号として出力線に取り出すことが可能となる。
【００３７】
そして、出力電圧供給線の電圧は適当な低い電圧に設定することが可能であり、そのように設定することにより、出力線からの検出信号の読出し回路には高耐圧が要求されない。
【００３８】
また、フォトセンサは、それが生じる電圧により静電容量の保持電圧を変化させ、アクティブ素子の導通状態（導通／非導通）を制御できるものであればよく、フォトセンサ自体には高い光感度が要求されない。したがって、入力装置を容易に、かつ低コストに構成可能である。
【００３９】
上記の入出力装置において、前記表示部は前記電気光学素子での表示用のデータ信号を保持する補助容量を備え、前記補助容量にはその一端子側から前記データ信号が供給され、他端子側から補助容量用電圧供給線より所定の電圧が供給され、前記補助容量用電圧供給線は前記出力電圧供給線を兼ねている構成としてもよい。
【００４０】
上記の構成によれば、表示部のための補助容量用電圧供給線がセンサ部のための出力電圧供給線を兼ねているので、必要な電極配線数を減らすことができ、構成の簡素化と開口率の向上とが可能となる。また、表示部のための補助容量用電圧供給線は低い電圧に適宜設定可能であるので、この補助容量用電圧供給線の電圧を出力線への検出信号とした場合にも、検出信号の読出し回路には高耐圧が要求されない。
【００４１】
上記の入出力装置は、複数の前記出力線および補助容量用電圧供給線に加えて複数の信号線および走査線が設けられ、各出力線および各信号線と各走査線とがマトリクス状に設けられ、各補助容量用電圧供給線が各走査線に対応して走査線方向に設けられ、前記センサ部は、前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続されている第２のアクティブ素子を備えるとともに、  一端子が第１の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と隣り合う第２の走査線に接続された第３のアクティブ素子を備え、前記表示部は、一端子が前記信号線と接続され、他端子が前記補助容量および前記電気光学素子側の回路と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続された第４のアクティブ素子を備えている構成としてもよい。
【００４２】
上記の構成によれば、表示部では、第１の走査線が走査されることにより、第４のアクティブ素子が導通し、信号線に供給されているデータ信号が電気光学素子および補助容量に供給され、画像の表示が行われる。
【００４３】
一方、センサ部において、第３のアクティブ素子の制御端子が接続されている第２の走査線が第２および第３のアクティブ素子を導通状態とする走査信号により走査されると、その走査線がＨｉｇｈ電位となり、第３のアクティブ素子が導通状態となる。このとき、第３のアクティブ素子の一端子が接続されている第１の走査線はＬｏｗ電位であるので、その電位によって静電容量がリセットされる。
【００４４】
その後、センサ部において光による入力が行われると、フォトセンサにより静電容量の保持電圧が変化し、その電圧によりアクティブ素子が導通状態となる。この状態において、第１の走査線が走査信号により走査されると、その走査線がＨｉｇｈになり、第２のアクティブ素子が導通状態となる。これにより、出力電圧供給線に供給されている出力電圧が、第１および第２のアクティブ素子を介し、検出信号として出力線に取り出される。
【００４５】
上記のように、本入出力装置では、各走査線に対する順次の走査際の際に、走査信号により静電容量がリセットされるようになっているので、正確な検出動作が可能となる。
【００４６】
また、センサ部と表示部とにおいて、走査線を共用しているので、必要な電極配線数を減らすことができ、構成の簡素化と開口率の向上とが可能となっている。
【００４７】
上記の入出力装置は、センサ部の前記出力線が表示部の信号線を兼ねており、複数の前記出力線および補助容量用電圧供給線に加えて複数対の第１および第２の走査線が設けられ、各出力線と各対の第１および第２の走査線とがマトリクス状に設けられ、各補助容量用電圧供給線が各第１および第２の走査線に対応して走査線方向に設けられ、前記センサ部は、前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対における第２の走査線と接続されている第２のアクティブ素子を備えるとともに、一端子が第１の対における第２の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対に隣り合う第２の対における第１の走査線に接続された第３のスイッチング素子を備え、前記表示部は、一端子が前記出力線と接続され、他端子が前記補助容量および前記電気光学素子側の回路と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１対における第１の走査線と接続された第４のアクティブ素子を備えている構成としてもよい。
【００４８】
上記の構成によれば、表示部において、第１の走査線は書込み用走査線として機能し、第２の走査線は、読出し用走査線として機能する。表示部では、第１の対の第１の走査線が走査されることにより、第４のアクティブ素子が導通し、出力線に供給されているデータ信号が電気光学素子および補助容量に供給され、画像の表示が行われる。
【００４９】
一方、センサ部において、第３のアクティブ素子の制御端子が接続されている第２の対の第１の走査線が第２および第３のアクティブ素子を導通状態とする走査信号により走査されると、その走査線がＨｉｇｈ電位となり、第３のアクティブ素子が導通状態となる。このとき、第３のアクティブ素子の一端子が接続されている第１の対の第２の走査線はＬｏｗ電位となり、その電位によって静電容量がリセットされる。
【００５０】
その後、センサ部において、光による入力が行われると、フォトセンサにより静電容量の保持電圧が変化し、その電圧によりアクティブ素子が導通状態となる。この状態において、第１の対の第２の走査線が走査信号により走査されると、その走査線がＨｉｇｈになり、第２のアクティブ素子が導通状態となる。これにより、出力電圧供給線に供給されている出力電圧が、第１および第２のアクティブ素子を介し、検出信号として出力線に取り出される。
【００５１】
上記のように、本入力装置では、各走査線に対する順次の走査際の際に、走査信号により静電容量がリセットされるようになっているので、正確な検出動作が可能となる。
【００５２】
また、センサ部の出力線と表示部の信号線とを１本の出力線により兼ねているので、必要な電極配線数を減らすことができ、構成の簡素化と開口率の向上とが可能となっている。
【００５３】
上記の入出力装置は、前記アクティブ素子がスイッチング素子からなる構成としてもよい。
【００５４】
上記の入出力装置において、前記フォトセンサは他端子が前記出力電圧供給線と接続されている構成としてもよい。
【００５５】
上記の構成によれば、静電容量の保持電圧が出力電圧供給線から供給されるので、出力電圧供給線への印加電圧を適切に設定することにより、入力装置の感度調整を容易に行うことができる。また、出力電圧供給線への印加電圧を静電容量の保持電圧と出力線に出力される検出信号とに共用することができる。
【００５６】
上記の入出力装置は、第２から第４のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路と、前記信号線に表示用のデータ信号を供給する信号線駆動回路とを備えている構成としてもよい。
【００５７】
上記の構成によれば、走査線駆動回路による走査線の走査にて、各フォトセンサによる検出信号を順次適切に出力することができ、かつ信号線駆動回路による信号線への表示用のデータ信号の供給にて、表示部での適切な表示が可能となる。
【００５８】
上記の入出力装置は、第２から第４のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路と、前記出力線に表示用のデータ信号を供給するデータ信号供給回路とを備えている構成としてもよい。
【００５９】
上記の構成によれば、走査線駆動回路による走査線の走査にて、各フォトセンサによる検出信号を順次適切に出力することができ、かつデータ信号供給回路による出力線への表示用のデータ信号の供給にて、表示部での適切な表示が可能となる。
【００６０】
上記の入出力装置は、前記センサ部および表示部を有するセンサ・表示パネル部を備え、このセンサ・表示パネル部に、前記センサ部と表示部との対が、列方向および行方向に並んで配置されている構成としてもよい。
【００６１】
上記の入出力装置は、前記センサ部および表示部を有するセンサ・表示パネル部を備え、このセンサ・表示パネル部に、前記センサ部と表示部との複数対が一部の領域に配置され、残りの領域に複数の前記表示部が配置されている構成としてもよい。
【００６２】
上記の入出力装置は、前記センサ部および表示部を有するセンサ・表示パネル部を備え、このセンサ・表示パネル部に、その列方向および行方向において、少なくとも１個のセンサ部と少なくとも１個の表示部とが交互に配置されている構成としてもよい。
【００６３】
上記の入出力装置は、複数個の前記センサ部および表示部を有するセンサ・表示パネル部を備え、このセンサ・表示パネル部に、前記センサ部と前記表示部とが互いに異なる領域に集めて配置されている構成としてもよい。
【００６４】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態を図１ないし図９に基づいて以下に説明する。
【００６５】
本実施の形態の入出力装置（入力装置）１は、図２に示すように、中央部にセンサ・表示パネル部１１を有するとともに、その周りにソースドライバ（信号線駆動回路）１２、ゲートドライバ（走査線駆動回路）１３、１４およびプリチャージ回路１５を有し、さらに外部回路接続部１６を有している。この入出力装置１は例えばパネル形態となっている。なお、同図に示す、入出力装置１では、センサ・表示パネル部１１の両側に分けてゲートドライバ１３、１４を備えた構成としているが、これらゲートドライバ１３、１４は、センサ・表示パネル部１１の片側のみに設けられた単一のものであってもよい。
【００６６】
上記のセンサ・表示パネル部１１は、図１に示す回路構成を有している。なお、同図では、一対をなすセンサ部４１と表示部４２とを有する１個のセンサ・表示領域４３の構成のみを示している。図１に示すように、センサ・表示パネル部１１では、複数のゲートライン（走査線）２１と複数のソースライン２３とがマトリクス状に設けられ、各ソースライン２３に対応してセンスライン（出力線）２２が同方向に設けられている。また、各ゲートライン２１に対応してＣＳライン（出力電圧供給線、保持容量用電圧供給線）２４が同方向に設けられている。
【００６７】
各ゲートライン２１と各センスライン２２との交差部付近には、センサ部４１が形成され、各ゲートライン２１と各ソースライン２３との交差部付近には表示部４２が形成されている。これらセンサ部４１および表示部４２は、センサ・表示パネル部１１において、例えば図３に示すように、隣り合うゲートライン２１同士および隣り合うセンスライン２２とソースライン２３により囲まれる各センサ・表示領域４３に一対をなして形成されている。
【００６８】
各センサ部４１は、ＴＦＴ（Thin Film Transistor、第２のアクティブ素子)２５、ＴＦＴ（第１のアクティブ素子）２６、ＴＦＴ（第３のアクティブ素子）２７、保持容量（静電容量）およびフォトセンサ２９を有する。ＴＦＴ２５はセンサ部４１の選択用であり、ＴＦＴ２６は保持容量２８での電圧保持制御用であり、ＴＦＴ２７は保持容量２８のリセット用である。保持容量２８は、静電容量としての明らかな構造をもつものばかりでなく、寄生容量であってもよい。フォトセンサ２９は例えばフォトダイオードからなり、その他の光電変換素子であってもよい。
【００６９】
また、表示部４２は、ＴＦＴ（第４のアクティブ素子）、補助容量３１および液晶３２を有する。ＴＦＴ３０は表示画素選択用のものである。補助容量３１は、前記保持容量２８と同様、静電容量としての明らかな構造を有するものばかりでなく、寄生容量であってもよい。
【００７０】
上記のゲートライン２１はゲートドライバ１３、１４の何れか一方と接続され、センスライン２２はソースドライバ１２に設けられた読出し回路１７と接続され、ソースライン２３はソースドライバ１２と接続されている。ＣＳライン２４は、センサ部４１においては出力電圧供給線として機能し、表示部４２においては補助容量３１への所定電圧の供給線として機能する。ＣＳライン２４への電圧供給は、前記外部回路接続部１６を介して外部回路から行われるか、あるいは外部回路から供給される電圧に基づいて、例えばゲートドライバ１３、１４内に設けられた回路により作成される。
【００７１】
センサ部４１において、ＴＦＴ２５は、ゲート端子がゲートライン２１（２１ｎ）と接続され、ドレイン端子がセンスライン２２（２２ｎ）と接続され、ソース端子がＴＦＴ２６のドレイン端子と接続されている。ＴＦＴ２６は、ゲート端子が保持容量２８およびフォトセンサ２９の一端子と接続され、ソース端子がＣＳライン２４と接続されている。保持容量２８とフォトセンサ２９とは並列に接続され、他端子がＣＳライン２４と接続されている。ＴＦＴ２７は、ゲート端子が次段のゲートライン２１（２１（ｎ＋１））と接続され、ドレイン端子が保持容量２８およびフォトセンサ２９の一端子と接続され、ソース端子がゲートライン２１（２１ｎ）と接続されている。ここで、保持容量２８およびフォトセンサ２９の一端子とＴＦＴ２６およびＴＦＴ２７との接続点を接続点３３とする。
【００７２】
表示部４２において、ＴＦＴ３０は、ゲート端子がゲートライン２１（２１ｎ）と接続され、ドレイン端子が補助容量３１および液晶３２の一端子と接続され、ソース端子がソースライン２３（２３ｎ）と接続されている。補助容量３１は他端子がＣＳライン２４と接続され、液晶３２は他端子が共通電極（図示せず）と接続されている。したがって、表示部４２は通常の液晶表示パネルにおける１画素と同様の構成を有する。
【００７３】
上記のように、入出力装置１では、センサ部４１と表示部４２とにおいて、同一のＣＳライン２４を使用し、ＣＳライン２４を共用している。即ち、表示部４２のＣＳライン２４はセンサ部４１の電源ライン（出力電圧供給線）を兼ねている。
【００７４】
ソースドライバ１２に設けられた読出し回路１７は、図４に示すように、センスライン２２の一端部が接続された出力ライン５１、センスライン２２に設けられたバッファ５２、センスライン２２においてバッファ５２と出力ライン５１との間に設けられたＯＮ／ＯＦＦ用のスイッチ５３、およびスイッチ５３のＯＮ／ＯＦＦを制御するための制御ライン５４を備えている。
【００７５】
また、同図に示すソースドライバ１２部分において、ソースライン２３はデータ信号ライン５５と接続され、ソースライン２３にはＯＮ／ＯＦＦ用のスイッチ５６が設けられている。このスイッチ５６には上記制御ライン５４が接続されている。制御ライン５４にはシフトレジスタＳＲ（図示せず）からサンプリングパルス（Ｃｓｍｐ）が供給される。したがって、スイッチ５３、５６は上記サンプリングパルスに基づく同一のタイミングにて、同一のＯＮ／ＯＦＦ動作を行う。これらスイッチ５３、５６のＯＮ動作により、センスライン２２に取り出されたセンサ部４１からの検出信号が出力ライン５１に出力され、またデータ信号ライン５５のデータ信号（Ｖｖｉｄｅｏ）がソースライン２３に出力される。
【００７６】
図２に示したプリチャージ回路１５は、図５に示すように、リセットライン６１、プリチャージライン６２および制御信号ライン６３を有し、さらにセンスライン２２に設けられたＯＮ／ＯＦＦ用のスイッチ６４、ソースライン２３に設けられたＯＮ／ＯＦＦ用のスイッチ６５を有する。リセットライン６１はセンスライン２２と接続され、プリチャージライン６２はソースライン２３と接続されている。また、上記スイッチ６４、６５は制御信号ライン６３からの同一の制御信号(Ｃｃｔ）により、同一のタイミングでＯＮ／ＯＦＦされる。このプリチャージ回路１５は、いわゆる点順次処理の前にプリチャージを行うものであり、この処理では、プリチャージライン６２に一旦保持されたプリチャージデータ信号（Ｖｐｃ）が、スイッチ６５のＯＮ動作に応じてソースライン２３へ一斉に出力される。また、センスライン２２は、スイッチ６４のＯＮ動作に応じて、リセットライン６１からのリセット信号（Ｖｒｅｓｅｔ）によりリセットされる。
【００７７】
上記の構成において、入出力装置１では、シフトレジスタＳＲからスイッチ５３、５６に出力されるサンプリングパルス（Ｃｓｍｐ）、ゲートドライバ１３、１４からゲートライン２１（２１ｎ、２１（ｎ＋１））に出力される走査信号（ＶＧｎ、ＶＧ（ｎ＋１））、制御信号ライン６３からスイッチ６４、６５に出力される制御信号(Ｃｃｔ）のタイミングが、図６に示すようになっている。以下、入出力装置１の各動作について説明する。
【００７８】
（保持容量２８のリセット動作）
各ゲートライン２１はゲートドライバ１３、１４により線順次に走査される。ことのとき、ＴＦＴＯＮ電圧パルスが各ゲートライン２１に順次入力される。ゲートライン２１（ｎ＋１）にＴＦＴＯＮ電圧パルスが入力されると、センサ部４１におけるリセット用のＴＦＴ２７はＯＮとなる。このとき、ゲートライン２１ｎにはＴＦＴＯＦＦ電圧パルスが入力されており、保持容量２８にはＴＦＴＯＦＦ電圧が初期電圧として書き込まれる。
【００７９】
（センサ部４１での検出動作）
ＣＳライン２４の電圧（ＶＣｎ）はＴＦＴＯＮ電圧以上に設定されている。また、保持容量２８における検出信号の保持期間は、検出信号が保持容量２８に保持されてから、上記リセット動作においてＴＦＴＯＮ電圧パルスによりゲートライン２１（ｎ＋１）が走査されるまでの期間である。
【００８０】
上記の保持期間にフォトセンサ２９に光が入射されると、フォトセンサ２９により保持容量２８の保持電圧が変化する。この場合、フォトセンサ２９の抵抗値は光照射量に応じて変化するので、接続点３３の電圧は、既に初期電圧として保持容量２８に書き込まれているＴＦＴＯＦＦ電圧からＣＳライン２４ｎの電圧（ＶＣｎ）までの範囲で変化する。したがって、入出力装置１では、ＣＳライン２４ｎの電圧（ＶＣｎ）を適当に変化させることにより、光照射量に対する入出力装置１の感度を調整することができる。
【００８１】
なお、隣り合うＣＳライン２４（ＣＳライン２４ｎ、ＣＳライン２４（ｎ＋１））を段階的に異なる電圧に設定すること、あるいは上記保持期間毎にＣＳライン２４の電圧を変化させることにより、入出力装置１の検出信号を多階調化することも可能である。
【００８２】
（センサ部４１での読出し動作）
ゲートドライバ１３、１４による線順次走査により、ＴＦＴＯＮ電圧パルスがゲートライン２１ｎに入力されると、選択用のＴＦＴ２５がＯＮとなる。このとき、光照射されたセンサ部４１では接続点３３の電圧がＴＦＴＯＮ電圧となっているので、ＴＦＴ２６がＯＮ状態となる。これにより、センスライン２２ｎがＣＳライン２４ｎと導通し、センスライン２２ｎにＣＳライン２４ｎの電圧が書き込まれる。
【００８３】
上記の保持容量２８のリセット動作からセンサ部４１での読出し動作までの動作は、表示部４２（表示用画素）への書込み動作と並行して行われる。
【００８４】
（センスライン２２に対するリセット動作）
図５に示すプリチャージ回路１５において、線順次走査の際のゲートドライバ１３、１４からのＴＦＴＯＮ電圧パルスの出力の前に、制御信号ライン６３に制御信号(Ｃｃｔ）が入力され、ソースライン２３ｎのプリチャージと同時に、センスライン２２ｎのリセットが行われる。このときのリセット電圧（Ｖｒｅｓｅｔ）はＴＦＴＯＦＦ電圧である。
【００８５】
（センスライン２２からの読出し動作）
図４に示す読出し回路１７において、センスライン２２およびソースライン２３は、制御ライン５４を介したシフトレジスタＳＲからのサンプリングパルス（Ｃｓｍｐ）により線順次に走査される。これにより、出力ライン５１にはセンスライン２２の電圧、即ちセンサ部４１での検出信号が順次出力され、ソースライン２３にはデータ信号ライン５５の電圧が順次出力される。
【００８６】
上記のセンスライン２２に対するリセット動作およびセンスライン２２からの読出し動作は、ソースライン２３へのデータ信号の出力動作と並行して行われる。以上の動作を繰り返すことにより、表示部４２での表示、即ち画面の表示と、センサ部４１での光入力の検出とが同時に行われる。
【００８７】
以上のように、入出力装置１では、検出信号としてＣＳライン２４の電圧をＴＦＴ２６およびＴＦＴ２５を介してセンスライン２２に出力しており、このＣＳライン２４の電圧は例えば５Ｖといった低い電圧に適宜設定可能ある。フォトセンサ２９の感度が不足する場合でも、接続点３３の電圧が、例えば５ＶとなるようにＣＳライン２４の電圧を高くすればよい。したがって、検出信号の読出し回路１７には、高耐圧が要求されず、読出し回路１７を容易に、かつ低コストに構成可能である。
【００８８】
また、入出力装置１では、フォトセンサ２９の抵抗値が光照射量に応じて変化し、その抵抗値の変化に応じて、保持容量２８の保持電圧がゲートライン２１のＬｏｗレベルの電圧からＣＳライン２４の電圧(ＶＣｎ）まで変化する。そして、保持容量２８に保持された電圧によって、電圧保持制御用のＴＦＴ２６をＯＮ／ＯＦＦさせている。したがって、フォトセンサ２９は、ＣＳライン２４の電圧をＴＦＴ２６のＯＮ電圧よりも高い電圧に設定した状態において、その両端の電圧変化によりＴＦＴ２６をＯＮ／ＯＦＦさせることができるものであればよく、高い光感度が要求されない。即ち、ＴＦＴ２６でのスイッチングのＯＮ電圧とＯＦＦ電圧との比に応じて装置の光感度を増減させることができるので、フォトセンサ２９自体に高い光感度を必要としない。この結果、入出力装置１は容易に構成可能であり、かつ低コストの構成とすることができる。
【００８９】
また、図１７に示した先述の従来文献▲５▼の構成では、アドレス配線１２２からのＨｉｇｈレベルの電圧がデータ配線１２１に読み出されるときに、データ配線１２１に読み出されたＨｉｇｈレベルの電圧が画素に書き込まれてしまうため、読出しモードと表示モードとを切り替えて使用しなければならないという問題があった。これに対し、入出力装置１では、表示部４２での表示とセンサ部４１での光入力の検出とを並行して行うことができ、利便性の高い構成となっている。
【００９０】
また、入出力装置１では、表示部４２のＣＳライン２４がセンサ部４１の電源ラインを兼ねているので、センサ・表示パネル部１１における電極配線数を減らすことができ、構成の簡素化と開口率の向上とが可能となっている。
【００９１】
また、入出力装置１では、図１に示したように、センサ部４１と表示部４２とにおいてゲートライン２１を共用しているので、センサ・表示パネル部１１における電極配線数を減らすことができ、これによっても構成の簡素化と開口率の向上とが可能となっている。
【００９２】
なお、以上の説明において、センサ・表示パネル部１１は、図３に示したように、センサ・表示パネル部１１のほぼ全面にセンサ・表示領域４３が設けられた構成としている。これは、各画素にセンサ・表示領域４３が形成されている場合に相当する。しかしながら、センサ・表示パネル部１１は、これに限定されることなく、図７に示すように、センサ・表示パネル部１１の例えば一部あるいは特定の領域のみにセンサ・表示領域４３が形成され、残りの領域が表示部４２となっている構成であってもよい。この構成では、列方向（ソースライン２３方向）にセンサ・表示領域４３が並ぶ領域では列方向にセンスライン２２とソースライン２３とが設けられ、列方向に表示部４２のみが並ぶ領域では列方向にソースライン２３のみが設けられていてもよい。
【００９３】
また、センサ・表示パネル部１１は、図８に示すように、行方向および列方向に並ぶ各画素に、行方向および列方向においてセンサ部４１と表示部４２とが交互に形成されている構成であってもよい。この例は、センサ部４１が複数の画素毎に例えば１個の画素に形成された場合を示したものである。また、同図では、センサ部４１がセンサ・表示パネル部１１のほぼ全領域に広がって形成されている。
【００９４】
また、センサ・表示パネル部１１は、図９に示すように、センサ部４１と表示部４２とがセンサ・表示パネル部１１の異なる領域に形成されている構成であってもよい。同図においては、センサ部４１がセンサ・表示パネル部１１の一部の領域（１個の角部側の領域）のみに形成され、残りの領域には表示部４２が形成されている。この例においても、図７の例の場合と同様、列方向（ソースライン２３方向）にセンサ・表示領域４３が並ぶ領域では列方向にセンスライン２２とソースライン２３とが設けられ、列方向に表示部４２のみが並ぶ領域では、列方向にソースライン２３のみが設けられていてもよい。
【００９５】
〔実施の形態２〕
本発明の実施の他の形態を図１０ないし図１５に基づいて以下に説明する。なお、同一の機能を有する手段には同一の符号を付記し、その説明を省略する。
【００９６】
本実施の形態の入出力装置（入力装置）２は、図１０に示すように、センサ・表示パネル部７１、ソースドライバ（データ信号供給回路）７２、ゲートドライバ（走査線駆動回路）、７４、プリチャージ回路７５および外部回路接続部１６を有している。本実施の形態において、読出し回路７６は、ソースドライバ７２ではなくプリチャージ回路７５に備えられている。なお、ゲートドライバ７３、７４は、前述の入出力装置１の場合と同様、センサ・表示パネル部７１の片側のみに設けられた単一のものであってもよい。また、ソースドライバ７２とプリチャージ回路７５を個々に設けた構成としているが、これらが単一のドライバからなる構成、例えばソースドライバ７２がプリチャージ回路７５を含んでいる構成としてもよい。
【００９７】
上記のセンサ・表示パネル部７１は、図１１に示す回路構成を有している。なお、同図では、一対をなすセンサ部８４と表示部８５との構成を示している。図１１に示すように、センサ・表示パネル部７１では、複数の書込み用ゲートライン（第１の走査線）８１と複数のセンス・ソースライン（出力線）８３とがマトリクス状に設けられ、各書込み用ゲートライン８１に対応して読出し用ゲートライン（第２の走査線）８２が同方向に設けられている。また、書込み用ゲートライン８１および読出し用ゲートライン８２に対応してＣＳライン２４が同方向に設けられている。センス・ソースライン８３は、センスラインとソースラインとを兼用するものである。
【００９８】
書込み用ゲートライン８１および読出し用ゲートライン８２とセンス・ソースライン８３との交差部付近において、センス・ソースライン８３に対する一方側にはセンサ部８４が形成され、反対側には表示部８５が形成されている。これらセンサ部８４および表示部８５は、センサ・表示パネル部７１において、前述のセンサ部４１および表示部４２と同様、例えば図３、図７〜図９に示した何れの状態に配置されていてもよい。
【００９９】
センサ部８４は、ＴＦＴ２５〜２７、保持容量２８およびフォトセンサ２９を有する。ＴＦＴ２５はセンサ部８４の選択用であり、ＴＦＴ２６は保持容量２８での電圧保持制御用であり、ＴＦＴ２７は保持容量２８のリセット用である。表示部８５は、ＴＦＴ３０、補助容量３１および液晶３２を有する。ＴＦＴ３０は表示画素選択用のものである。
【０１００】
上記の書込み用ゲートライン８１および読出し用ゲートライン８２はゲートドライバ７３、７４の何れか一方と接続され、センス・ソースライン８３はプリチャージ回路７５に設けられた読出し回路７６およびソースドライバ７２と接続されている。
【０１０１】
センサ部８４において、ＴＦＴ２５は、ゲート端子が読出し用ゲートライン８２（８２ｎ）と接続され、ソース端子またはドレイン端子の一方がセンス・ソースライン８３（８３ｎ）と接続され、他方がＴＦＴ２６のドレイン端子と接続されている。ＴＦＴ２６は、ゲート端子が保持容量２８およびフォトセンサ２９の一端子と接続され、ソース端子がＣＳライン２４（２４ｎ）と接続されている。保持容量２８とフォトセンサ２９とは並列に接続され、それらの他端子がＣＳライン２４と接続されている。ＴＦＴ２７は、ゲート端子が次の書込み用ゲートライン８１（８１（ｎ＋１））と接続され、ドレイン端子が保持容量２８およびフォトセンサ２９の一端子と接続され、ソース端子が読出し用ゲートライン８２（８２ｎ）と接続されている。即ち、書込み用ゲートライン８１は、表示部８５における表示画素選択用のＴＦＴ３０のゲートラインとセンス・ソースライン８３方向での前段のセンサ部８４における、保持容量２８のリセット用のＴＦＴ２７のためのゲートラインとを兼ねている。
【０１０２】
表示部８５において、ＴＦＴ３０は、ゲート端子が書込み用ゲートライン８１（８１ｎ）と接続され、ドレイン端子が補助容量３１および液晶３２の一端子と接続され、ソース端子がセンス・ソースライン８３（８３ｎ）と接続されている。補助容量３１は他端子がＣＳライン２４と接続され、液晶３２は他端子が共通電極（図示せず）と接続されている。したがって、ＣＳライン２４を表示部８５センサ部８４とで兼用している点は、入出力装置１の場合と同様である。
【０１０３】
センス・ソースライン８３の一端部は、図１２に示すように、ソースドライバ７２においてデータ信号ライン５５と接続され、センス・ソースライン８３にはＯＮ／ＯＦＦ用のスイッチ５６が設けられている。このスイッチ５６には制御ライン５４が接続され、制御ライン５４にはシフトレジスタＳＲからサンプリングパルス（Ｃｓｍｐ）が供給される。したがって、スイッチ５６は上記サンプリングパルスに基づきＯＮ／ＯＦＦ動作を行い、ＯＮ動作した場合には、データ信号ライン５５のデータ信号（Ｖｖｉｄｅｏ）がソースライン２３に出力される。
【０１０４】
プリチャージ回路７５および読出し回路７６は、図１３に示すように、プリチャージライン６２、プリチャージ制御ライン８６、リセットライン６１、リセット制御ライン８７、制御信号ライン６３および出力ライン５１を有している。プリチャージライン６２にはスイッチ６５を介して、リセットライン６１にはスイッチ６４を介して、出力ライン５１には出力メモリ用のスイッチ８８、バッファ５２およびスイッチ５３を介して、それぞれセンス・ソースライン８３が接続されている。また、スイッチ８８とバッファ５２との間にはメモリ容量９０の一端子が接続されている。そして、スイッチ６５のＯＮ／ＯＦＦはプリチャージ制御ライン８６の制御信号、即ちプリチャージパルス（Ｃｐｃ）により、スイッチ６４のＯＮ／ＯＦＦはリセット制御ライン８７の制御信号、即ちリセットパルス(Ｃｒｅｃｅｔ）により、スイッチ８８のＯＮ／ＯＦＦは制御信号ライン６３の制御信号、即ちメモリパルス（Ｃｏｕｔ）により、スイッチ５３のＯＮ／ＯＦＦはシフトレジスタＳＲからのサンプリングパルス（Ｃｓｍｐ）により、それぞれ制御される。
【０１０５】
なお、図１３の回路において、プリチャージライン６２、プリチャージ制御ライン８６、リセットライン６１、リセット制御ライン８７、スイッチ６５およびスイッチ６４がプリチャージ回路７５側の構成であり、制御信号ライン６３、出力ライン５１、スイッチ８８、メモリ容量９０、バッファ５２、スイッチ５３が読出し回路７６側の構成である。
【０１０６】
また、シフトレジスタＳＲは、図１２に示したスイッチ５６の制御用、即ち表示部８５への書込み用と、図１３に示したスイッチ５３の制御用、即ちセンス・ソースライン８３からの検出信号の読出し用とを１個で兼用することも可能である。
【０１０７】
上記の構成において、入出力装置２では、シフトレジスタＳＲからスイッチ５３、５６に出力されるサンプリングパルス（Ｃｓｍｐ）、ゲートドライバ７３、７４から書込み用ゲートライン８１に出力される走査信号（ＶＧａｎ）、リセット制御ライン８７からスイッチ６４に出力される制御信号(Ｃｒｅｓｅｔ）、プリチャージ制御ライン８６からスイッチ６５に出力される制御信号（Ｃｐｃ）、ゲートドライバ７３、７４から読出し用ゲートライン８２に出力される走査信号（ＶＧｂｎ）、および制御信号ライン６３からスイッチ８８に出力される制御信号（Ｃｏｕｔ）のタイミングは、図１４に示すようになっている。以下、入出力装置２の各動作について説明する。
【０１０８】
（保持容量２８のリセット動作）
各書込み用ゲートライン８１はゲートドライバ７３、７４により線順次に走査される。ことのとき、ＴＦＴＯＮ電圧パルスが各書込み用ゲートライン８１に順次入力される。書込み用ゲートライン８１（ｎ＋１）にＴＦＴＯＮ電圧パルスが入力されると、センサ部８４におけるリセット用のＴＦＴ２７はＯＮとなる。このとき、読出し用ゲートライン８２ｎにはＴＦＴＯＦＦ電圧パルスが入力されており、保持容量２８にはＴＦＴＯＦＦ電圧が初期電圧として書き込まれる。
【０１０９】
（センサ部８４での検出動作）
ＣＳライン２４の電圧（ＶＣｎ）はＴＦＴＯＮ電圧以上に設定されている。また、保持容量２８における検出信号の保持期間は、検出信号が保持容量２８に保持されてから、上記リセット動作においてＴＦＴＯＮ電圧パルスにより書込み用ゲートライン８１（ｎ＋１）が走査されるまでの期間である。
【０１１０】
上記の保持期間にフォトセンサ２９に光が入射されると、フォトセンサ２９により保持容量２８の保持電圧が変化する。この場合、フォトセンサ２９の抵抗値は光照射量に応じて変化するので、接続点３３の電圧は、既に初期電圧として保持容量２８に書き込まれているＴＦＴＯＦＦ電圧からＣＳライン２４ｎの電圧（ＶＣｎ）までの範囲で変化する。したがって、入出力装置２では、入出力装置１の場合と同様、ＣＳライン２４ｎの電圧（ＶＣｎ）を適当に変化させることにより、光照射量に対する入出力装置２の感度を調整することができる。
【０１１１】
なお、入出力装置１の場合と同様、隣り合うＣＳライン２４（ＣＳライン２４ｎ、ＣＳライン２４（ｎ＋１））を段階的に異なる電圧に設定すること、あるいは上記保持期間毎にＣＳライン２４の電圧を変化させることにより、入出力装置２の検出信号を多階調化することも可能である。
【０１１２】
（センサ部８４での読出し動作）
ゲートドライバ７３、７４による１Ｈの帰線期間毎の線順次走査により、ＴＦＴＯＮ電圧パルスが読出し用ゲートライン８２に入力されると、選択用のＴＦＴ２５がＯＮとなる。このとき、光照射されたセンサ部８４では接続点３３の電圧がＴＦＴＯＮ電圧となっているので、ＴＦＴ２６がＯＮ状態となる。これにより、センス・ソースライン８３（８３ｎ）がＣＳライン２４（２４ｎ）と導通し、センス・ソースライン８３（８３ｎ）にＣＳライン２４（２４ｎ）の電圧が書き込まれる。
【０１１３】
（センス・ソースライン８３に対するリセットおよび読出し動作）
ここでの基本動作は、１Ｈの帰線期間内での下記▲１▼→▲２▼→▲３▼の動作、
▲１▼センス・ソースライン８３のリセット
▲２▼センス・ソースライン８３に出力された検出信号の読出し回路７６での記憶
▲３▼センス・ソースライン８３に出力するデータ信号（Ｖｖｉｄｅｏ）のプリチャージ
および、
▲４▼１Ｈの走査期間中での上記▲２▼にて記憶した検出信号の出力ライン５１への出力動作である。
【０１１４】
▲１▼センス・ソースライン８３のリセット動作
図１３に示す回路において、リセット制御ライン８７からリセット用のスイッチ６４にリセットパルス(Ｃｒｅｃｅｔ）が入力され、スイッチ６４がＯＮとなり、センス・ソースライン８３にリセット電圧（Ｖｒｅｓｅｔ）が印加される。このときのリセット電圧（Ｖｒｅｓｅｔ）は、ＴＦＴＯＦＦ電圧である。
【０１１５】
▲２▼センス・ソースライン８３に出力された検出信号の読出し回路７６での記憶動作
図１３に示す回路において、出力・メモリ用のスイッチ８８に、制御信号ライン６３からメモリパルス（Ｃｏｕｔ）が入力されてスイッチ８８がＯＮになると同時に、読出し用ゲートライン８２にＴＦＴＯＮ電圧パルスが入力される。このとき、光照射によりＴＦＴ２６がＯＮ状態となっているセンサ部８４と接続されているセンス・ソースライン８３のメモリ容量９０は、ＴＦＴ２５、２６を介してＣＳライン２４と接続される。これにより、上記メモリ容量９０にはセンサ部８４での検出信号、即ちＣＳライン２４の電圧が書き込まれる。
【０１１６】
▲３▼センス・ソースライン８３に出力するデータ信号（Ｖｖｉｄｅｏ）のプリチャージ動作
図１３に示す回路において、プリチャージ用のスイッチ６５にプリチャージ制御ライン８６からプリチャージパルス（Ｃｐｃ）が入力されと、スイッチ６５がＯＮとなる。これにより、センス・ソースライン８３にプリチャージライン６２からプリチャージ電圧（Ｖｐｃ）が印加される。
【０１１７】
▲４▼１Ｈの走査期間中での出力ライン５１への検出信号の出力動作
図１２に示したソースドライバ７２では、サンプリングパルス（Ｃｓｍｐ）により、各スイッチ５６、即ち各センス・ソースライン８３が走査される。これと同様に、図１３の回路において、サンプリングパルス（Ｃｓｍｐ）により線順次にて各スイッチ５３、即ち各センス・ソースライン８３が走査される。これにより、ソースドライバ７２では、データ信号ライン５５の信号が各センス・ソースライン８３に順次出力される。また、読出し回路７６では、各メモリ容量９０に保持されていた検出信号が出力ライン５１に順次出力される。このように、出力ライン５１への検出信号の出力動作は、表示のためのセンス・ソースライン８３へのデータ信号（Ｖｖｉｄｅｏ）の入力動作と並行して行われる。
【０１１８】
入出力装置２では、以上の動作を繰り返して行うことにより、センサ部８４での検出動作と表示部８５での表示動作とを並行して行うことができる。
【０１１９】
なお、入出力装置２において、読出し回路７６に高耐圧が要求されず、容易にかつ低コストに構成可能である点、フォトセンサ２９に高い光感度が要求されず、容易に構成可能であり、かつ低コストの構成とすることができる点、表示部８５での表示とセンサ部８４での光入力の検出とを並行して行うことができ、利便性の高い構成となっている点、および表示部８５のＣＳライン２４がセンサ部８４の電源ラインを兼ねているのでセンサ・表示パネル部７１における電極配線数を減らすことができ、構成の簡素化と開口率の向上とが可能である点は、入出力装置１の場合と同様である。
【０１２０】
また、入出力装置２では、図１１に示したように、センサ部８４のセンスラインと表示部８５のソースラインとをセンス・ソースライン８３によって兼用しているので、センサ・表示パネル部７１における電極配線数を減らすことができ、これによっても構成の簡素化と開口率の向上とが可能となっている。
【０１２１】
また、以上の実施の形態において、入出力装置１、２は、表示部４２、８５に表示用の電気光学素子として液晶３２を備えたもとしているが、これに限定されることなく、電気光学素子は例えば有機ＥＬ（Electroluminescence)素子であってもよい。この場合、図１および図１１に示した表示部４２、８５の構成は、図１５に示すように、液晶３２に代えて、例えばＴＦＴ９１および有機ＥＬ素子９２を備えたものとなる。
【０１２２】
また、以上の実施の形態においては、本願発明をセンサ部４１、８４と表示部４２、８５とを備えた入出力装置１、２として説明しているが、本願発明は、表示部４２、８５を有することなく、センサ部４１、８４のみを有する入力装置としても適用可能である。
【０１２３】
本発明は、以上のように、例えばペン入力装置としての機能をＬＣＤと一体化させるための構造と駆動方法に関するものであり、光入力に対して高感度であること、かつ簡易な周辺回路で実用可能であることにより、周辺回路をパネルと一体に形成できるものである。
【０１２４】
【発明の効果】
以上のように、本発明の入力装置は、出力線と、出力電圧が印加される出力電圧供給線と、一端子側が前記出力線と接続され、他端子側が前記出力電圧供給線と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御されるアクティブ素子と、前記アクティブ素子の制御端子に一端子が接続されたフォトセンサと、前記フォトセンサに並列に接続され、前記制御端子側とは反対側の端子に保持電圧が供給される静電容量とを備えている構成である。
【０１２５】
上記の構成によれば、出力電圧供給線の電圧は適当な低い電圧に設定することが可能であり、そのように設定することにより、出力線からの検出信号の読出し回路には高耐圧が要求されない。
【０１２６】
また、フォトセンサは、それが生じる電圧により静電容量の保持電圧を変化させ、アクティブ素子の導通状態（導通／非導通）を制御できるものであればよく、フォトセンサ自体には高い光感度が要求されない。したがって、入力装置を容易に、かつ低コストに構成可能である。
【０１２７】
上記の入力装置は、複数の前記出力線および出力電圧供給線に加えて複数の走査線が設けられ、各出力線と各走査線とがマトリクス状に設けられ、前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続されている第２のアクティブ素子を備えるとともに、一端子が第１の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と隣り合う第２の走査線に接続された第３のアクティブ素子を備えている構成としてもよい。
【０１２８】
上記の構成によれば、各走査線に対する順次の走査際の際に、走査信号により静電容量がリセットされるようになっているので、正確な検出動作が可能となる。
【０１２９】
上記の入力装置は、複数の前記出力線および出力電圧供給線に加えて複数対の第１および第２の走査線が設けられ、各出力線と各対の第１および第２の走査線とがマトリクス状に設けられ、前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対における第２の走査線と接続されている第２のアクティブ素子を備えるとともに、  一端子が第１の対における第２の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対に隣り合う第２の対における第１の走査線に接続された第３のアクティブ素子を備えている構成としてもよい。
【０１３０】
上記の構成によれば、各走査線に対する順次の走査際の際に、走査信号により静電容量がリセットされるようになっているので、正確な検出動作が可能となる。
【０１３１】
上記の入力装置において、前記フォトセンサは他端子が前記出力電圧供給線と接続されている構成としてもよい。
【０１３２】
上記の構成によれば、静電容量の保持電圧が出力電圧供給線から供給されるので、出力電圧供給線への印加電圧を適切に設定することにより、入力装置の感度調整を容易に行うことができる。また、出力電圧供給線への印加電圧を静電容量の保持電圧と出力線に出力される検出信号とに共用することができる。
【０１３３】
上記の入力装置は、第２および第３のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路を備えている構成としてもよい。
【０１３４】
上記の構成によれば、走査線駆動回路による走査にて、各フォトセンサによる検出信号を順次適切に出力することができる。
【０１３５】
本発明の入出力装置は、センサ部と電気光学素子により画像の表示を行う表示部とを備え、前記センサ部は、出力線と、出力電圧が印加される出力電圧供給線と、一端子側が前記出力線と接続され、他端子側が前記出力電圧供給線と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御されるアクティブ素子と、前記アクティブ素子の制御端子に一端子が接続されたフォトセンサと、前記フォトセンサに並列に接続され、前記制御端子側とは反対側の端子に保持電圧が供給される静電容量とを有している構成である。
【０１３６】
上記の構成によれば、出力電圧供給線の電圧は適当な低い電圧に設定することが可能であり、そのように設定することにより、出力線からの検出信号の読出し回路には高耐圧が要求されない。
【０１３７】
また、フォトセンサは、それが生じる電圧により静電容量の保持電圧を変化させ、アクティブ素子の導通状態（導通／非導通）を制御できるものであればよく、フォトセンサ自体には高い光感度が要求されない。したがって、入力装置を容易に、かつ低コストに構成可能である。
【０１３８】
上記の入出力装置において、前記表示部は前記電気光学素子での表示用のデータ信号を保持する補助容量を備え、前記補助容量にはその一端子側から前記データ信号が供給され、他端子側から補助容量用電圧供給線より所定の電圧が供給され、前記補助容量用電圧供給線は前記出力電圧供給線を兼ねている構成としてもよい。
【０１３９】
上記の構成によれば、表示部のための補助容量用電圧供給線がセンサ部のための出力電圧供給線を兼ねているので、必要な電極配線数を減らすことができ、構成の簡素化と開口率の向上とが可能となる。また、表示部のための補助容量用電圧供給線は低い電圧に適宜設定可能であるので、この補助容量用電圧供給線の電圧を出力線への検出信号とした場合にも、検出信号の読出し回路には高耐圧が要求されない。
【０１４０】
上記の入出力装置は、複数の前記出力線および補助容量用電圧供給線に加えて複数の信号線および走査線が設けられ、各出力線および各信号線と各走査線とがマトリクス状に設けられ、各補助容量用電圧供給線が各走査線に対応して走査線方向に設けられ、前記センサ部は、前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続されている第２のアクティブ素子を備えるとともに、  一端子が第１の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と隣り合う第２の走査線に接続された第３のアクティブ素子を備え、前記表示部は、一端子が前記信号線と接続され、他端子が前記補助容量および前記電気光学素子側の回路と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の走査線と接続された第４のアクティブ素子を備えている構成としてもよい。
【０１４１】
上記の構成によれば、各走査線に対する順次の走査際の際に、走査信号により静電容量がリセットされるようになっているので、正確な検出動作が可能となる。また、センサ部と表示部とにおいて、走査線を共用しているので、必要な電極配線数を減らすことができ、構成の簡素化と開口率の向上とが可能となっている。
【０１４２】
上記の入出力装置は、センサ部の前記出力線が表示部の信号線を兼ねており、複数の前記出力線および補助容量用電圧供給線に加えて複数対の第１および第２の走査線が設けられ、各出力線と各対の第１および第２の走査線とがマトリクス状に設けられ、各補助容量用電圧供給線が各第１および第２の走査線に対応して走査線方向に設けられ、前記センサ部は、前記アクティブ素子を第１のアクティブ素子としたときに、第１のアクティブ素子と前記出力線との間に、一端子が前記出力線と接続され、他端子が第１のアクティブ素子の一端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対における第２の走査線と接続されている第２のアクティブ素子を備えるとともに、一端子が第１の対における第２の走査線と接続され、他端子が第１のアクティブ素子の制御端子と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１の対に隣り合う第２の対における第１の走査線に接続された第３のスイッチング素子を備え、前記表示部は、一端子が前記出力線と接続され、他端子が前記補助容量および前記電気光学素子側の回路と接続され、制御端子への入力信号により前記一端子と他端子との間の導通状態が制御され、前記制御端子が第１対における第１の走査線と接続された第４のアクティブ素子を備えている構成としてもよい。
【０１４３】
上記の構成によれば、各走査線に対する順次の走査際の際に、走査信号により静電容量がリセットされるようになっているので、正確な検出動作が可能となる。また、センサ部の出力線と表示部の信号線とを１本の出力線により兼ねているので、必要な電極配線数を減らすことができ、構成の簡素化と開口率の向上とが可能となっている。
【０１４４】
上記の入出力装置において、前記フォトセンサは他端子が前記出力電圧供給線と接続されている構成としてもよい。
【０１４５】
上記の構成によれば、静電容量の保持電圧が出力電圧供給線から供給されるので、出力電圧供給線への印加電圧を適切に設定することにより、入力装置の感度調整を容易に行うことができる。また、出力電圧供給線への印加電圧を静電容量の保持電圧と出力線に出力される検出信号とに共用することができる。
【０１４６】
上記の入出力装置は、第２から第４のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路と、前記信号線に表示用のデータ信号を供給する信号線駆動回路とを備えている構成としてもよい。
【０１４７】
上記の構成によれば、走査線駆動回路による走査線の走査にて、各フォトセンサによる検出信号を順次適切に出力することができ、かつ信号線駆動回路による信号線への表示用のデータ信号の供給にて、表示部での適切な表示が可能となる。
【０１４８】
上記の入出力装置は、第２から第４のアクティブ素子を導通動作させる導通信号により前記の各走査線を順次走査する走査線駆動回路と、前記出力線に表示用のデータ信号を供給するデータ信号供給回路とを備えている構成としてもよい。
【０１４９】
上記の構成によれば、走査線駆動回路による走査線の走査にて、各フォトセンサによる検出信号を順次適切に出力することができ、かつデータ信号供給回路による出力線への表示用のデータ信号の供給にて、表示部での適切な表示が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の入出力装置が備えるセンサ部および表示部の構成を示す回路図である。
【図２】本発明の実施の一形態における入出力装置の全体構成を示す概略のブロック図である。
【図３】図２に示したセンサ・表示パネル部において、そのほぼ全面にセンサ部と表示部とが対をなすセンサ・表示領域が形成されている場合を示す説明図である。
【図４】図２に示した読出し回路の概略構成を示す回路図である。
【図５】図２に示したプリチャージ回路の概略構成を示す回路図である。
【図６】図１に示したセンサ・表示パネル部における主要信号のタイミングチャートである。
【図７】図２に示したセンサ・表示パネル部において、その一部あるいは特定領域のみにセンサ部と表示部とが対をなすセンサ・表示領域が形成され、残りの領域に表示部が形成されている場合を示す説明図である。
【図８】図２に示したセンサ・表示パネル部において、行方向および列方向においてセンサ部と表示部とが交互に形成されている場合を示す説明図である。
【図９】図２に示したセンサ・表示パネル部において、センサ部と表示部とが分離され、異なる領域に形成されている場合を示す説明図である。
【図１０】本発明の実施の他の形態における入出力装置の全体構成を示す概略のブロック図である。
【図１１】図１０に示した入出力装置が備えるセンサ部および表示部の構成を示す回路図である。
【図１２】図１０に示した入出力装置が備えるソースドライバの概略構成を示す回路図である。
【図１３】図１０に示した入出力装置が備えるプリチャージ回路および読出し回路の概略構成を示す回路図である。
【図１４】図１１に示したセンサ・表示パネル部における主要信号のタイミングチャートである。
【図１５】図１および図１１に示した表示部において、電気光学素子として液晶に代る有機ＥＬ素子を備えた構成を示す回路図である。
【図１６】従来の入出力装置におけるセンサ部および表示部の構成を示す回路図である。
【図１７】他の従来の入出力装置におけるセンサ部および表示部の構成を示す回路図である。
【符号の説明】
１          入出力装置（入力装置）
２          入出力装置（入力装置）
11,71         センサ・表示パネル部
12,72         ソースドライバ（信号線駆動回路、データ信号供給回路）
13,14,73,74   ゲートドライバ（走査線駆動回路）
15,75         プリチャージ回路
17,76         読出し回路
２１          ゲートライン（走査線）
２２          センスライン（出力線）
２３          ソースライン（信号線）
２４          ＣＳライン（出力電圧供給線、保持容量用電圧供給線）
２５          ＴＦＴ（第２のアクティブ素子）
２６          ＴＦＴ（第１のアクティブ素子）
２７          ＴＦＴ（第３のアクティブ素子）
２８          保持容量（静電容量）
２９          フォトセンサ
３０          ＴＦＴ（第４のアクティブ素子）
３１          補助容量
３２          液晶（電気光学素子）
41,84         センサ部
42,85         表示部
４３          センサ・表示領域
８１          書込み用ゲートライン（第１の走査線）
８２          読出し用ゲートライン（第２の走査線）
８３          センス・ソースライン（出力線）
９２          有機ＥＬ素子（電気光学素子）
【図１】
0003959454.tif 000002
【図２】
0003959454.tif 000003
【図３】
0003959454.tif 000004
【図４】
0003959454.tif 000005
【図５】
0003959454.tif 000006
【図６】
0003959454.tif 000007
【図７】
0003959454.tif 000008
【図８】
0003959454.tif 000009
【図９】
0003959454.tif 000010
【図１０】
0003959454.tif 000011
【図１１】
0003959454.tif 000012
【図１２】
0003959454.tif 000013
【図１３】
0003959454.tif 000014
【図１４】
0003959454.tif 000015
【図１５】
0003959454.tif 000016
【図１６】
0003959454.tif 000017
【図１７】
0003959454.tif 000018