(57)【特許請求の範囲】
【請求項１】
電磁弁（３）と、この電磁弁（３）の駆動を制御するパルス幅変調回路（２）とを含む電磁弁駆動装置において、複数のパルス幅変調周期をディザ電流の１周期に設定し、ディザ電流を生成するためのオフセット用のデューティを得、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出し、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、１パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路（２）に与えるパルス幅変調のデューティを設定することを特徴とする電磁弁駆動方法。
【請求項２】
オフセット用のデューティは予め設定した固定値である請求項１に記載の電磁弁駆動方法。
【請求項３】
オフセット用のデューティは目標とする電磁弁駆動電流から算出された値である請求項１に記載の電磁弁駆動方法。
【請求項４】
電磁弁（３）と、この電磁弁（３）の駆動を制御するパルス幅変調回路（２）とを含む電磁弁駆動装置において、複数のパルス幅変調周期をディザ電流の１周期に設定する設定手段と、ディザ電流を生成するためのオフセット用のデューティを出力するオフセット用デューティ出力手段（１ｃ）（１ｃ´）と、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出するパルス幅変調デューティ算出手段（１ａ）（１ｂ）と、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、１パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路（２）に与えるパルス幅変調のデューティを設定するデューティ設定手段（１ｄ）とを含むことを特徴とする電磁弁駆動装置。
【請求項５】
オフセット用デューティ出力手段（１ｃ）は、オフセット用のデューティとして予め設定した固定値を出力するものである請求項４に記載の電磁弁駆動装置。
【請求項６】
オフセット用デューティ出力手段（１ｃ´）は、オフセット用のデューティとして目標とする電磁弁駆動電流から算出された値を出力するものである請求項４に記載の電磁弁駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は電磁弁駆動方法およびその装置に関し、さらに詳細にいえば、パルス幅変調回路を用いて種々の電磁弁を駆動する電磁弁駆動方法およびその装置に関する。
【０００２】
【従来の技術】
電磁弁の駆動方式として種々の方式が知られているが、電流増幅部の構成の簡素化、消費電流の低減などを達成できるという利点に着目してパルス幅変調（以下、ＰＷＭと略称する）回路を用いる方式が一般的に採用されている。このＰＷＭ回路を用いて、電磁弁の一種である電磁比例制御弁を駆動する電磁弁駆動装置の一例を図１に示す。
【０００３】
図１において、マイクロコンピュータ１０１によってＰＷＭ回路１０２にパルス状の制御信号を供給してＰＷＭ回路１０２をＯＮ−ＯＦＦさせ、ＰＷＭ回路１０２によりパルス幅変調された駆動電流を電磁比例制御弁１０３に供給する。そして、電磁比例制御弁１０３の通電電流を電流検出回路１０４により検出してマイクロコンピュータ１０１にフィードバックし、電磁比例制御弁１０３の通電電流が目標値になるように制御する。
【０００４】
一方、電磁比例制御弁の駆動電流に対する制御流量は、図２に示すように、駆動電流の増加時と減少時とで互いに異なる、いわゆるヒステリシス特性を有しているので、正確な流量制御を行う場合に支障をきたすことがある。ここで、ヒステリシス特性を持つ要因としては、材料のヒステリシスと、スプールの静摩擦の影響に起因するヒステリシスとがある。そして、材料のヒステリシスに対しては、材質の選択により対処することが一般的である。スプールの静摩擦の影響に起因するヒステリシスに対しては、流量を制御する本来の駆動電流に対して所定の交流電流（ディザ電流）を重畳し、スプールを常に微振動させておくことによってスプールの静摩擦に起因するヒステリシス特性を改善することが一般的に行われている。
【０００５】
また、流量を制御する本来の駆動電流に対して重畳されるディザ電流を生成する方式として、以下の３つの方式が提案されている。
（１）ＰＷＭ周期をディザ電流周期とする方式
電磁比例制御弁をＰＷＭ制御方式で駆動した場合、駆動電流は電磁比例制御弁のソレノイドの特性（インダクタンス成分、抵抗成分）によって図３に示すように、ＰＷＭ周期中において指数関数的に増減し、ディザ電流を重畳した場合と同等の効果を得ることができる。
【０００６】
そして、この方式を採用した場合には、ディザ電流を生成するための処理、電気回路を特別に設ける必要がないので、全体として構成を簡素化することができる。
（２）ＰＷＭ周期を変更する方式（特開昭６２−１６５０８３号公報参照）
電磁比例制御弁の駆動電流の大きさに応じてＰＷＭ周期を変更して必要なディザ電流振幅を確保することができる。
【０００７】
したがって、駆動電流の全範囲においてディザ電流の振幅を任意に設定することができる。
（３）駆動電流の直流分にディザ電流をアナログ加算する方式
この方式は、図５に示すように、マイクロコンピュータ２０１から出力されるパルス状の制御信号を積分回路２０２により積分し、ディザ電流波形生成回路２０３から出力されるディザ電流波形と積分回路２０２から出力される積分信号とを加算器２０４によりアナログ的に加算する。そして、加算器２０４からの出力信号を比較回路２０５に供給して所定の基準信号（例えば、ディザ電流波形よりも周波数が高い三角波信号）との大小を比較し、比較回路２０５から出力される比較結果信号をＰＷＭ回路２０６に供給してＰＷＭ回路２０６をＯＮ−ＯＦＦさせ、ＰＷＭ回路２０６によりパルス幅変調された駆動電流を電磁比例制御弁２０７に供給する。そして、電磁比例制御弁２０７の通電電流を電流検出回路２０８により検出してマイクロコンピュータ２０１にフィードバックし、電磁比例制御弁２０７の通電電流が目標値になるように制御する。
【０００８】
したがって、この方式を採用した場合には、ディザ電流波形を任意に設定することができる。
【０００９】
【発明が解決しようとする課題】
前記（１）の方式を採用した場合には、ディザ電流波形がソレノイドの特性に左右されるのであるから、最適なディザ電流波形が得られる保証が全くないという不都合がある。また、ディザ電流の振幅はＰＷＭ制御のデューティ（パルス幅変調デューティ）、すなわち目標駆動電流によっても変動するので｛図４中（Ａ）〜（Ｆ）参照｝、駆動電流が小さい領域ではＰＷＭ制御のデューティが低デューティになり｛図４中（Ｅ）参照｝、駆動電流が大きい領域ではＰＷＭ制御のデューティが高デューティになり｛図４中（Ｃ）参照｝、何れの領域においても、図４中（Ｄ）（Ｆ）に示すように、ディザ電流の振幅が小さくなってしまう。そして、ディザ電流の振幅が小さい場合には、ヒステリシス特性を余り改善することができなくなってしまう。逆に、ディザ電流の振幅が大きい場合には、電磁比例制御弁や配管にうなりを生じてしまう可能性がある。
【００１０】
前記（２）の方式を採用した場合には、ディザ電流の振幅を任意に設定できるので、（１）の方式の不都合を解消させることができるが、ディザ電流の周波数、振幅の双方をそれぞれ任意に設定することは到底不可能である。
前記（３）の方式を採用した場合には、ディザ電流の波形を任意に設定することができるので、（２）の方式の不都合を解消させることができるが、図５から明らかなように、全体としての構成が複雑化するとともに、ディザ電流波形の調節を行う場合には、回路定数の変更が必要であり、しかも回路定数の変更のための処理が著しく煩雑である。
【００１１】
【発明の目的】
この発明は上記の問題点に鑑みてなされたものであり、ＰＷＭ制御によって電磁弁を駆動する装置において、任意のディザ電流の生成および調節を簡単に達成することができる電磁弁駆動方法およびその装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
請求項１の電磁弁駆動方法は、電磁弁と、この電磁弁の駆動を制御するパルス幅変調回路とを含む電磁弁駆動装置において、複数のパルス幅変調周期をディザ電流の１周期に設定し、ディザ電流を生成するためのオフセット用のデューティを得、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出し、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、１パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路に与えるパルス幅変調のデューティを設定する方法である。
【００１３】
請求項２の電磁弁駆動方法は、オフセット用のデューティとして予め設定した固定値を採用する方法である。
請求項３の電磁弁駆動方法は、オフセット用のデューティとして目標とする電磁弁駆動電流から算出された値を採用する方法である。
請求項４の電磁弁駆動装置は、電磁弁と、この電磁弁の駆動を制御するパルス幅変調回路とを含む電磁弁駆動装置において、複数のパルス幅変調周期をディザ電流の１周期に設定する設定手段と、ディザ電流を生成するためのオフセット用のデューティを出力するオフセット用デューティ出力手段と、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出するパルス幅変調デューティ算出手段と、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、１パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路に与えるパルス幅変調のデューティを設定するデューティ設定手段とを含んでいる。
【００１４】
請求項５の電磁弁駆動装置は、オフセット用デューティ出力手段として、オフセット用のデューティとして予め設定した固定値を出力するものを採用している。
請求項６の電磁弁駆動装置は、オフセット用デューティ出力手段として、オフセット用のデューティとして目標とする電磁弁駆動電流から算出された値を出力するものを採用している。
【００１５】
【作用】
請求項１の電磁弁駆動方法であれば、電磁弁と、この電磁弁の駆動を制御するパルス幅変調回路とを含む電磁弁駆動装置において、複数のパルス幅変調周期をディザ電流の１周期に設定し、ディザ電流を生成するためのオフセット用のデューティを得、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出し、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、１パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路に与えるパルス幅変調のデューティを設定するのであるから、駆動電流の大きさに影響されることなく、ディザ電流波形を任意に生成することができ、制御流量の如何に拘らず、スプールの静摩擦に起因するヒステリシス特性を改善して、正確な流量制御を達成することができる。
【００１６】
請求項２の電磁弁駆動方法であれば、オフセット用のデューティとして予め設定した固定値を採用するのであるから、オフセット用のデューティの算出を電磁弁の駆動の都度特別に行う必要がなくなるほか、請求項１と同様の作用を達成することができる。
請求項３の電磁弁駆動方法であれば、オフセット用のデューティとして目標とする電磁弁駆動電流から算出された値を採用するのであるから、ディザ電流波形を精度よく生成することができるほか、請求項１と同様の作用を達成することができる。
【００１７】
請求項４の電磁弁駆動装置であれば、電磁弁と、この電磁弁の駆動を制御するパルス幅変調回路とを含む電磁弁駆動装置において、設定手段によって、複数のパルス幅変調周期をディザ電流の１周期に設定し、オフセット用デューティ出力手段によって、ディザ電流を生成するためのオフセット用のデューティを出力する。また、パルス幅変調デューティ算出手段によって、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出する。そして、デューティ設定手段によって、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、１パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路に与えるパルス幅変調のデューティを設定する。
【００１８】
したがって、駆動電流の大きさに影響されることなく、ディザ電流波形を任意に生成することができ、制御流量の如何に拘らず、スプールの静摩擦に起因するヒステリシス特性を改善して、正確な流量制御を達成することができる。
請求項５の電磁弁駆動装置であれば、オフセット用デューティ出力手段として、オフセット用のデューティとして予め設定した固定値を出力するものを採用しているのであるから、オフセット用のデューティの算出を電磁弁の駆動の都度特別に行う必要がなくなるほか、請求項４と同様の作用を達成することができる。
請求項６の電磁弁駆動装置であれば、オフセット用デューティ出力手段として、オフセット用のデューティとして目標とする電磁弁駆動電流から算出された値を出力するものを採用しているのであるから、ディザ電流波形を精度よく生成することができるほか、請求項４と同様の作用を達成することができる。
【００１９】
【発明の実施の形態】
以下、添付図面によってこの発明の実施の態様を詳細に説明する。
図６はこの発明の電磁弁駆動装置の一実施態様を示すブロック図である。
この装置は、マイクロコンピュータ１によってＰＷＭ回路２にパルス状の制御信号を供給してＰＷＭ回路２をＯＮ−ＯＦＦさせ、ＰＷＭ回路２によりパルス幅変調された駆動電圧を電磁比例制御弁３に印加する。そして、電磁比例制御弁３の通電電流を電流検出回路４により検出してマイクロコンピュータ１にフィードバックし、電磁比例制御弁３の通電電流が目標値になるように制御する。
【００２０】
また、前記マイクロコンピュータ１は、目標駆動電流および電流検出回路４からのフィードバック信号を入力としてＰＩＤ（比例、積分、微分）制御（またはＰＩ制御）を行って駆動電流指令を出力するＰＩＤ制御部１ａと、駆動電流指令を入力としてＰＷＭ制御のデューティ（パルス幅変調デューティ）を算出するＰＷＭ制御デューティ算出部１ｂと、ディザ分のデューティ（オフセット用のデューティ）を出力するディザ分デューティ出力部１ｃと、ＰＷＭ制御のデューティとディザ分のデューティとを加算する加算部１ｄとを含んでおり、加算部１ｄから出力される加算結果に対応するデューティのＰＷＭパルス信号（パルス状の制御信号）をＰＷＭ回路２に供給している。
【００２１】
ここで、ディザ分のデューティは、例えば、このデューティとして適当な値を設定して目標駆動電流を変化させ、実際に使用する駆動電流範囲において最適なディザ電流波形が得られるディザ分のデューティを選択することにより得られるので、ディザ分デューティ出力部１ｃは、このようにして得られたディザ分のデューティを出力する。
【００２２】
ＰＩＤ制御部１ａは、例えば、目標駆動電流と検出された駆動電流の平均値との偏差ｅに基づいて駆動電流指令Ｉ｛＝（ｅ＋Σｅ／Ｔｉ）＋Ｋｐ｝（ただし、Ｔｉは積分定数、Ｋｐは比例定数）を算出する。そして、ＰＷＭ制御のデューティｄと駆動電流指令Ｉとの間にはＩ＝Ｋ１（ｄ−Ｋ２）（ただし、Ｋ１，Ｋ２は試験的に求められる定数）の関係があるので、ＰＷＭ制御デューティ算出部１ｂにおいて、ｄ＝Ｉ／Ｋ１＋Ｋ２の演算を行うことによりＰＷＭ制御のデューティを算出する。
【００２３】
図７は図６の電磁弁駆動装置における電磁弁駆動方法を説明するフローチャートである。
ステップＳＰ１においてＰＷＭ制御のサイクル数（パルス幅変調周期の数であり、以下、ＰＷＭサイクル数と称する）が１ディザサイクルを構成するＰＷＭ制御のサイクル数と等しくなったか否かを判定する（この判定が設定手段の一部に相当する）。そして、両者が等しくなったと判定された場合には、ステップＳＰ２においてＰＷＭサイクル数をクリアし、ステップＳＰ３において、電磁比例制御弁のソレノイドを駆動している駆動電流を検出し、その平均値を算出し、ステップＳＰ４において、目標駆動電流および算出した平均値に基づいてＰＩＤ制御部１ａによりＰＩＤ制御（またはＰＩ制御）を行って駆動電流指令を得、この駆動電流指令に基づいてＰＷＭ制御デューティ算出部１ｂによってＰＷＭ制御のデューティを算出する。
【００２４】
そして、ステップＳＰ５において、算出されたＰＷＭ制御のデューティに対してディザ分のデューティを加減算して出力デューティを得、ステップＳＰ６においてＰＷＭ回路２に対して出力デューティのＰＷＭパルス信号を供給し、ステップＳＰ７においてＰＷＭサイクル数をインクリメントし、そのまま一連の処理を終了する。
【００２５】
また、ステップＳＰ１において両者が等しくないと判定された場合には、そのままステップＳＰ５の処理を行う。
また、この処理はＰＷＭサイクル毎に行われる。
したがって、ディザサイクルの最初のＰＷＭサイクルの時にのみ、ソレノイドの駆動電流の平均値を算出して、目標駆動電流を得るために必要なＰＷＭ制御のデューティを算出することが分かる。
【００２６】
そして、ディザサイクルの他のＰＷＭサイクルにおいては、前記のＰＷＭ制御のデューティに対してディザ用のデューティを加減算し、得られたデューティに基づいて得たＰＷＭパルスをＰＷＭ回路２に供給してパルス幅変調された駆動電圧を電磁比例制御弁３に印加して電磁比例制御弁３を動作させることができる。
なお、この実施態様においては、ディザ分デューティ出力部１ｃとして、予め複数種類のデューティを設定しておいて、ＰＷＭサイクル毎に順次これらのデューティを選択して出力するものを採用している。
【００２７】
図８は１０ＰＷＭサイクルで１ディザサイクルを構成し、前記予め設定されたデューティとして＋２ｄ、＋ｄ、０、−ｄ、−２ｄを採用した場合における各部の波形を示す図である。
図８中（Ａ）はＰＷＭサイクル数を示しており、１０ＰＷＭサイクルが１ディザサイクルに相当している。そして、図８中（Ｂ）に横線で示すように、各ディザサイクルの最初のＰＷＭサイクル｛図８（Ａ）中で（１０）０で示されているＰＷＭサイクル｝において目標駆動電流を得るためのＰＷＭ制御のデューティ（ＰＤ）を算出する。このデューティは、図８中（Ｂ）において、ＰＤ（ｎ＋１）、ＰＤ（ｎ＋２）で示されている。
【００２８】
このようにして算出されたＰＷＭ制御のデューティは、図８中（Ｃ）に示すように、次のディザサイクルにおいて採用される。また、ディザ分デューティ出力部１ｃは、図８中（Ｄ）に示すように、“０”“＋ｄ”“＋２ｄ”“＋ｄ”“０”“０”“−ｄ”“−２ｄ”“−ｄ”“０”の順に予め設定されたデューティを出力する。
【００２９】
したがって、ＰＷＭ制御のデューティに対してディザ分デューティ出力部１ｃから出力されるデューティを加算することにより、図８中（Ｅ）に示すＰＷＭパルス信号が得られ（この波形の上部に加算結果を示してある）、このＰＷＭパルス信号をＰＷＭ回路２に供給し、ＰＷＭ回路２により得られるＰＷＭパルス電圧を電磁比例制御弁のソレノイドに印加することにより、図８中（Ｆ）に示すように、ＰＷＭサイクル毎に変化するとともに、ディザサイクル毎にＰＷＭサイクル毎の変化が変化するソレノイド駆動電流を得ることができる。なお、この変化するソレノイド駆動電流の最も高い上部ピークと最も低い下部ピークとの差がディザ電流である。
【００３０】
また、図８において、ｎはディザサイクルの番号を示す整数である。
以上から明らかなように、ＰＷＭ制御のデューティの算出およびディザ用のデューティの設定によって任意のソレノイド駆動電流を得ることができるとともに、任意のディザ電流波形を得ることができる。したがって、スプールの静摩擦に起因するヒステリシス特性を改善して正確な流量制御を達成することができる。
図９は４ＰＷＭ制御サイクルで１ディザサイクルを構成した場合における各部の信号波形を示す図である。なお、この場合には、前記予め設定されたデューティとして＋ｄ、０、−ｄを採用している。
【００３１】
図９中（Ａ）はＰＷＭサイクル数を示しており、４ＰＷＭサイクルが１ディザサイクルに相当している。そして、図９中（Ｂ）に横線で示すように、各ディザサイクルの最初のＰＷＭサイクル｛図９（Ａ）中で（４）０で示されているＰＷＭサイクル｝において目標駆動電流を得るためのＰＷＭ制御のデューティ（ＰＤ）を算出する。このデューティは、図９中（Ｂ）において、ＰＤ（ｎ＋１）、ＰＤ（ｎ＋２）、ＰＤ（ｎ＋３）で示されている。
【００３２】
このようにして算出されたＰＷＭ制御のデューティは、図９中（Ｃ）に示すように、次のディザサイクルにおいて採用される。また、ディザ分デューティ出力部１ｃは、図９中（Ｄ）に示すように、“０”“＋ｄ”“０”“−ｄ”の順に予め設定されたデューティを出力する。
また、図９において、ｎはディザサイクルの番号を示す整数である。
【００３３】
したがって、ＰＷＭ制御のデューティに対してディザ分デューティ出力部１ｃから出力されるデューティを加算することにより、図９中（Ｅ）に示すＰＷＭパルス信号が得られ（この波形の上部に加算結果を示してある）、このＰＷＭパルス信号をＰＷＭ回路２に供給し、ＰＷＭ回路２により得られるＰＷＭパルス電圧を電磁比例制御弁のソレノイドに印加することにより、ＰＷＭサイクル毎に変化するとともに、ディザサイクル毎にＰＷＭサイクル毎の変化が変化するソレノイド駆動電流を得ることができる。
【００３４】
以上から明らかなように、１ディザサイクルを構成するＰＷＭ制御サイクルの数を変更することにより、ディザ電流周期を簡単に変更することができる。
図１０はこの発明の電磁弁駆動装置の他の実施態様を示すブロック図である。
この電磁弁駆動装置が図６の電磁弁駆動装置と異なる点は、ディザ分デューティ出力部１ｃに代えて、目標駆動電流値を入力としてディザ分のデューティｄ（ｎ＋１）を算出して“０”“＋ｄ”“＋２ｄ”“＋ｄ”“０”“０”“−ｄ”“−２ｄ”“−ｄ”“０”の順に出力するディザ分デューティ算出部１ｃ´を採用した点のみである。
【００３５】
なお、このディザ分デューティ算出部１ｃ´は、例えば、図６の電磁弁駆動装置のディザ分デューティ出力部１ｃと同様にして、目標駆動電流毎に最適なディザ分のデューティを得てテーブル形式で保持しておき、目標駆動電流に応じて何れかのディザ分デューティを参照して出力するものである。ただし、両者の関係を表す数式を保持しておいて、目標駆動電流に応じてディザ分のデューティを算出して出力するものであってもよい。
【００３６】
図１１は図１０の電磁弁駆動装置における電磁弁駆動方法を説明するフローチャートである。
このフローチャートが図７のフローチャートと異なる点は、ステップＳＰ２とステップＳＰ３との間において、駆動電流を目標駆動電流値とする場合に最適なディザ用のデューティｄ（ｎ＋１）を算出するステップＳＰ２ａの処理を行う点のみである。
【００３７】
図１２は図１０の電磁弁駆動装置の各部の信号波形を示す図である。なお、この実施態様においても、１０ＰＷＭ制御サイクルで１ディザサイクルを構成し、また、ディザ用デューティ算出部１ｃ´は、算出したデューティｄに基づいて、“０”“＋ｄ”“＋２ｄ”“＋ｄ”“０”“０”“−ｄ”“−２ｄ”“−ｄ”“０”の順にディザ用のデューティを出力するようにしてある。
【００３８】
図１０中（Ａ）はＰＷＭサイクル数を示しており、１０ＰＷＭサイクルが１ディザサイクルに相当している。そして、図１０中（Ｂ）に横線で示すように、各ディザサイクルの最初のＰＷＭサイクル｛図１０（Ａ）中で（１０）０で示されているＰＷＭサイクル｝において目標駆動電流を得るためのＰＷＭ制御のデューティ（ＰＤ）を算出する。このデューティは、図１０中（Ｂ）において、ＰＤ（ｎ＋１）、ＰＤ（ｎ＋２）で示されている。また、図１０中（ａ）に示すように、目標駆動電流値が変化した場合には、次のディザサイクルの最初のＰＷＭ制御サイクルにおいて、ディザ分デューティ算出部１ｃ´によってディザ分のデューティｄ（ｎ＋１）も算出される。尚、目標電流値が変化しない場合であっても、ディザ分のデューティの算出は行われる。
【００３９】
このようにして算出されたＰＷＭ制御のデューティおよびディザ分のデューティｄ（ｎ＋１）は、図１０中（Ｃ）に示すように、次のディザサイクルにおいて採用される。また、ディザ分デューティ出力部１ｃは算出したデューティに基づいて、図１０中（Ｄ）に示すように、“０”“＋ｄ”“＋２ｄ”“＋ｄ”“０”“０”“−ｄ”“−２ｄ”“−ｄ”“０”の順にディザ分のデューティを出力する。
【００４０】
したがって、ＰＷＭ制御のデューティに対してディザ分デューティ出力部１ｃから出力されるデューティを加算することにより、図１０中（Ｅ）に示すＰＷＭパルス信号が得られ（この波形の上部に加算結果を示してある）、このＰＷＭパルス信号をＰＷＭ回路２に供給し、ＰＷＭ回路２により得られるＰＷＭパルス電圧を電磁比例制御弁のソレノイドに印加することにより、ＰＷＭサイクル毎に変化するとともに、ディザサイクル毎にＰＷＭサイクル毎の変化が変化するソレノイド駆動電流を得ることができる。なお、この変化するソレノイド駆動電流の最も高い上部ピークと最も低い下部ピークとの差がディザ電流である。
【００４１】
また、図１０において、ｎはディザサイクルの番号を示す整数である。
以上から明らかなように、目標駆動電流値が変化した場合には、ディザ分のデューティの絶対値も変化されるので、駆動電流の大きさに拘らず、ディザ電流を精度よく生成することができ、スプールの静摩擦に起因するヒステリシス特性を一層改善して一層正確な流量制御を達成することができる。
【００４２】
また、前記の何れかの実施態様の電磁弁駆動装置において、電磁弁に通信機能を持たせておけば、コントローラと電磁弁とを１対１で対応させる必要がなくなり、１つのコントローラで複数台の電磁弁を制御できるので、コントローラ数の低減を達成することができ、また、電磁弁に通信機能を持たせて、コントローラと複数の電磁弁間をシリアル接続させておけば、配線数の低減をも達成することができ、電磁弁駆動システム全体としての構成を簡素化できるとともに、コストダウンを達成することができる。
【００４３】
【発明の効果】
請求項１の発明は、駆動電流の大きさに影響されることなく、ディザ電流波形を任意に生成することができ、制御流量の如何に拘らず、スプールの静摩擦に起因するヒステリシス特性を改善して、正確な流量制御を達成することができるという特有の効果を奏する。
【００４４】
請求項２の発明は、オフセット用のデューティの算出を電磁弁の駆動の都度特別に行う必要がなくなるほか、請求項１と同様の効果を奏する。
請求項３の発明は、ディザ電流波形を精度よく生成することができるほか、請求項１と同様の効果を奏する。
請求項４の発明は、駆動電流の大きさに影響されることなく、ディザ電流波形を任意に生成することができ、制御流量の如何に拘らず、スプールの静摩擦に起因するヒステリシス特性を改善して、正確な流量制御を達成することができるという特有の効果を奏する。
【００４５】
請求項５の発明は、オフセット用のデューティの算出を電磁弁の駆動の都度特別に行う必要がなくなるほか、請求項４と同様の効果を奏する。
請求項６の発明は、ディザ電流波形を精度よく生成することができるほか、請求項４と同様の効果を奏する。
【図面の簡単な説明】
【図１】電磁弁の一種である電磁比例制御弁を駆動する従来の電磁弁駆動装置を示すブロック図である。
【図２】電磁比例制御弁の駆動電流に対する制御流量の関係を示す図である。
【図３】電磁比例制御弁をＰＷＭ制御方式で駆動した場合におけるＰＷＭ駆動波形とソレノイド駆動電流波形とを示す図である。
【図４】電磁比例制御弁をＰＷＭ制御方式で駆動した場合におけるＰＷＭデューティの幅とソレノイド駆動電流波形との関係を示す図である。
【図５】駆動電流の直流分にディザ電流をアナログ加算する方式の構成を示すブロック図である。
【図６】この発明の電磁弁駆動装置の一実施態様を示すブロック図である。
【図７】図６の電磁弁駆動装置における電磁弁駆動方法を説明するフローチャートである。
【図８】１０ＰＷＭサイクルで１ディザサイクルを構成し、前記予め設定されたデューティとして＋２ｄ、＋ｄ、０、−ｄ、−２ｄを採用した場合における図６の電磁弁駆動装置の各部の波形を示す図である。
【図９】４ＰＷＭ制御サイクルで１ディザサイクルを構成した場合における図６の電磁弁駆動装置の各部の信号波形を示す図である。
【図１０】この発明の電磁弁駆動装置の他の実施態様を示すブロック図である。
【図１１】図１０の電磁弁駆動装置における電磁弁駆動方法を説明するフローチャートである。
【図１２】図１０の電磁弁駆動装置の各部の信号波形を示す図である。
【符号の説明】
１ａ  ＰＩＤ制御部    １ｂ  ＰＷＭ制御デューティ算出部
１ｃ  ディザ用デューティ出力部
１ｃ´  ディザ用デューティ算出部    １ｄ  加算部
２  ＰＷＭ回路    ３  電磁比例制御弁
【図１】
0003922397.tif 000002
【図２】
0003922397.tif 000003
【図３】
0003922397.tif 000004
【図４】
0003922397.tif 000005
【図５】
0003922397.tif 000006
【図６】
0003922397.tif 000007
【図７】
0003922397.tif 000008
【図８】
0003922397.tif 000009
【図９】
0003922397.tif 000010
【図１０】
0003922397.tif 000011
【図１１】
0003922397.tif 000012
【図１２】
0003922397.tif 000013