(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の表面上に絶縁膜を介してほぼ平行に配設された複数個のストライプ状のゲート電極と、これらのゲート電極をマスクとして前記半導体基板に形成された複数の第２導電型のベ−ス領域と、これらのベ−ス領域内に形成された第１導電型のソース領域と、これらのソース領域が形成される前記複数のベ−ス領域のうち、一部を除いたベース領域内の前記ソース領域に共通に接続されるソース電極と、前記一部のベ−ス領域内のソース領域に接続されるセンス電極と、前記第１導電型の半導体基板の裏面に設けられた裏面電極とからなり、前記ソース電極、このソース電極が共通に接続された前記ソース領域を含む前記複数のベ−ス領域および前記裏面電極とにより主電流セルが構成され、前記複数個のストライプ状のゲート電極の一つには、ゲート電極の長手方向に沿って延長された長楕円状の窓が形成されており、このゲート電極、前記センス電極、このセンス電極が接続された前記ソース領域を含むベ−ス領域および前記裏面電極とにより電流検出セルが構成される縦型ＭＯＳ構造の半導体装置において、前記電流検出セルを構成するゲート電極に形成された長楕円状の窓は、その長手方向端部の幅がその長手方向中央部の幅より拡大されており、前記ゲート電極をマスクとして前記半導体基板に形成された第２導電型のベ−ス領域の端部もその幅が長手方向中央部の幅より拡大されていることを特徴とする電流検出セルを有する縦型ＭＯＳ半導体装置。
【請求項２】
前記電流検出セルを構成するゲート電極に形成された長楕円状の窓は、その長手方向端部がほぼ扇状に拡大されており、前記ゲート電極をマスクとして形成されたベ−ス領域は、前記主電流セルを構成するベ−ス領域よりもその長さが短く、前記電流検出セルを構成するベ−ス領域の端部は、ほぼ扇状に拡大されていることを特徴とする請求項１記載の電流検出セルを有する縦型ＭＯＳ半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流検出機能を有する半導体装置に係り、特に電流検出セル部の構造に関する。
【０００２】
【従来の技術】
ＭＯＳＦＥＴにおいて過電流保護は重要な課題であり、従来は母線に検出抵抗または電流シャントを挿入して行われていたが、近年は、電流検出用素子（セル）をオンチップ化することにより、電流検出のためのパワー損失、部品点数、検出回路の簡略化が可能となってきている。こらような電流検出セルを主電流セルと同一チップ上に形成した従来の縦型ＭＯＳＦＥＴの断面図を図９に、その断面斜視図を図１０に、ストライプ状のポリシリコンゲートパターン部の平面図を図１１にそれぞれ示す。
【０００３】
これらの図に示すように、縦型ＭＯＳ構造はＮ型半導体基板１上に絶縁膜５を介して設けられた複数本のストライプ状のゲート電極６と、これらのゲート電極６をマスクとして半導体基板１表面領域に形成された複数本のＰ導電型のベ−ス領域３と、これらのベ−ス領域３のそれぞれの領域内の前記ゲート電極６に沿って形成された２本のＮ導電型のソース領域４が形成されている。これらのソース領域４が形成された前記複数個のベ−ス領域３には、ベ−ス領域３およびソース領域４の両方にコンタクトするソース電極７が共通に接続され、このソース電極７からはソース電極端子Ｓが導出されている。このソース電極端子Ｓ、ソース電極７が共通に接続されたソース領域４と、それらを含むベ−ス領域３、ベ−ス領域３間に配設されたゲート電極６、そして前記半導体基板１表面に設けられた裏面電極９とにより、主電流セル１０１が構成されている。
【０００４】
次に、半導体基板１上にはまた、絶縁膜５を介して、主電流セル１０１を構成するゲート電極６と平行にゲート電極８が配設されている。このゲート電極８には図１１に示すように、その中央に長楕円状の窓９が形成されており、この窓９を介してＰ導電型のベ−ス領域２３が形成されている。このベ−ス領域２３の表面領域には、また、長楕円状の窓９に沿って、２本のソース領域２４が形成されており、これらのソース領域２４およびベ−ス領域２３の両方にコンタクトするセンス電極２７がソース電極７とは独立に形成されている。このセンス電極２７が接続されたソース領域２４と、このソース領域２４に接続されたセンス電極端子Ｓｅと、ソース領域２４を含むベ−ス領域２３と、その両側に配設されたゲート電極８、そして前記半導体基板１表面に設けられた裏面電極９とにより、電流検出セル２０２が構成されている。
【０００５】
なお、このゲート電極８の両側には、主電流セル１０１を構成するゲート電極６が配設されており（図１１では片方のみ示されている。）、それらのゲート電極６との間にも、主電流セル１０１を構成するベ−ス領域３が形成されている。
【０００６】
【発明が解決しようとする課題】
上記のように、従来の電流検出機能を有する半導体装置はは、ポリシリコンゲートをマスク材として二重拡散によりユニットセルを形成し、そのセルの一部を電流検出セルとして別電極で取り出している。一般に電流検出セルは主電流セルと同じ出力特性を示すように、主電流セル部と同じポリシリコンゲート幅、開口幅で電流検出セル領域を形成すると、電流検出セル領域のベース領域２３の端部における、隣接する主電流セルとのベース領域間の距離ｄＬが、ベース領域２３の中央部における距離ｄに比べて大きくなる領域（図１１）が形成される。
【０００７】
このような構造のＭＯＳＦＥＴにおいては、前記ソース電極端子Ｓおよび裏面電極９間、センス電極端子Ｓｅおよび裏面電極９間に逆方向の高電圧が印加されると、電流検出セル領域と主電流セル領域のベース領域間距離が大きい部分は、距離が小さい部分に比べて空乏層の広がりが十分ではなく、この部分に電界が集中するため、耐圧が低下し、ＭＯＳＦＥＴ全体の耐圧劣化を招くという問題があった。
【０００８】
本発明は上記問題点に鑑みてなされたもので、電流検出機能を有するＭＯＳＦＥＴにおける耐圧の低下を防止することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の電流検出セルを有する縦型ＭＯＳ半導体装置は、第１導電型の半導体基板の表面上に絶縁膜を介してほぼ平行に配設された複数個のストライプ状のゲート電極と、これらのゲート電極をマスクとして前記半導体基板に形成された複数の第２導電型のベ−ス領域と、これらのベ−ス領域内に形成された第１導電型のソース領域と、これらのソース領域が形成される前記複数のベ−ス領域のうち、一部を除いたベース領域内の前記ソース領域に共通に接続されるソース電極と、前記一部のベ−ス領域内のソース領域に接続されるセンス電極と、前記第１導電型の半導体基板の裏面に設けられた裏面電極とからなり、前記ソース電極、このソース電極が共通に接続された前記ソース領域を含む前記複数のベ−ス領域および前記裏面電極とにより主電流セルが構成され、前記複数個のストライプ状のゲート電極の一つには、ゲート電極の長手方向に沿って延長された長楕円状の窓が形成されており、このゲート電極、前記センス電極、このセンス電極が接続された前記ソース領域を含むベ−ス領域および前記裏面電極とにより電流検出セルが構成される縦型ＭＯＳ構造の半導体装置において、前記電流検出セルを構成するゲート電極に形成された長楕円状の窓は、その長手方向端部の幅がその長手方向中央部の幅より拡大されており、前記ゲート電極をマスクとして前記半導体基板に形成された第２導電型のベ−ス領域の端部もその幅が長手方向中央部の幅より拡大されていることを特徴とするものである。
【００１０】
また、本発明の電流検出セルを有する縦型ＭＯＳ半導体装置半導体装置においては、前記電流検出セルを構成するゲート電極に形成された長楕円状の窓は、その長手方向端部がほぼ扇状に拡大されており、前記ゲート電極をマスクとして形成されたベ−ス領域は、前記主電流セルを構成するベ−ス領域よりもその長さが短く、前記電流検出セルを構成するベ−ス領域の端部は、ほぼ扇状に拡大されていることを特徴とする請求項１記載の電流検出セルを有するものである。
【００１１】
【発明の実施の形態】
以下本発明の電流検出機能を有する半導体装置の実施形態について図面を参照して説明する。図１は、本発明の一実施形態である縦型ＭＯＳＦＥＴにおけるポリシリコンゲートパターン部の平面図、図２は上記縦型ＭＯＳＦＥＴの断面図、図３はその断面斜視図である。なお、図面中、従来の半導体装置の構成不文と同一の構成部分には同一の符号を付して、その詳細な説明は省略するものとし、以下では主として従来装置と異なる点を重点的に説明する。
【００１２】
図示のように、本発明のＭＯＳＦＥＴの構造は、Ｎ型半導体基板１上に絶縁膜５を介して設けられたストライプ状に形成されたポリシリコンのゲート電極６と、前記ゲート電極をマスクとして二重拡散により前記半導体基板に形成されたＰ型ベ−ス領域３と、このベ−ス領域の表面に所定の深さで選択的に形成されたＮ型ソース領域４と、前記ベ−ス領域３とソース領域４からなりソース電極７と接続される主電流セル領域１０１が構成されている。
【００１３】
次に、半導体基板１上にはまた、絶縁膜５を介して、主電流セル１０１を構成するゲート電極６と平行にゲート電極８が配設されている。このゲート電極８には図１に示すように、その中央に端部が扇状に拡大された長楕円状の窓１１が形成されており、この窓１１を介してＰ導電型のベ−ス領域１３が形成されている。このベ−ス領域１３の表面領域には、また、端部が扇状に拡大されたストライプ状の窓１１の中央部に沿って、２本のソース領域１４が形成されており、これらのソース領域１４およびベ−ス領域１３の両方にコンタクトするセンス電極１７がソース電極７とは独立に形成されている。このセンス電極１７が接続されたソース領域１４と、このソース領域１４を含むベ−ス領域１３と、その両側に配設されたゲート電極８、そして前記半導体基板１表面に設けられた裏面電極９とにより、電流検出セル１０２が構成されている。
【００１４】
このように、本発明のＭＯＳＦＥＴの構造は電流検出セル１０２のベ−ス領域を、端部を扇状に拡張したストライプ状のマスクパターンにより形成したことを特徴とするものである。このような構造により、電流検出セル１０２の耐圧を従来の装置の場合に比較して高くすることができる。この理由を図４乃至図７により、従来装置と対比して説明する。図４は本発明の電流検出セル部分の上面図、図５は図４のＡ−Ａ線に沿う断面図、図６及び図７は従来の装置における対応する図面である。図４及び図５に示すように、本発明の電流検出セル部分のベース領域１３は、隣接する主電流セル領域１０１のベース領域３との距離がその端部においてもその他の部分より短いか、ほぼ同じになるため、逆バイアスによる空乏層の広がりも図の破線で示すように、相互に重なり合うため、電界の集中が起こらず耐圧は主電流セルとほぼ同じになる。これに対して、従来の装置においては、図６及び図７に示すように、電流検出セル部分のベース領域２３は、隣接する主電流セル領域１０１のベース領域３との距離がその端部において大きくなるため、空乏層の広がりが十分でなく、この部分の電界が他の部分に比べて大きくなり、この部分の耐圧が低下して低電圧でブレークダウンを生ずる結果となる。
【００１５】
本発明に係る構造のＭＯＳＦＥＴの耐圧特性を図８に従来の構造の耐圧特性（図中に破線で示す）と比較して示す。
【００１６】
上記の実施形態はＮチャネル型ＭＯＳＦＥＴを例示したが、半導体ウェーハの構造によりＩＧＢＴ（Ｉnsulated  Ｇate   Ｂipolar  Ｔransistor ）などのＭＯＳ型半導体装置、また逆導電型の半導体装置にも適用できる。
【００１７】
さらに、本発明においては電流検出セルを構成するベース領域端部の形状は、隣接する主電流セルを構成するベース領域との間隔を短縮することを目的としているため、その形状は上記扇型に限定されるものではない。
【００１８】
【発明の効果】
以上説明したように、本発明は、主電流セル領域の一部に形成された電流検出セル領域のベース領域端部の領域面積をその本体部分に対して拡張することにより、電流検出セル部分の耐圧低下を防止し、以って電流検出セルが組み込まれた半導体装置全体の耐圧を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である縦型ＭＯＳＦＥＴにおけるシリコンゲートパターン部の平面図。
【図２】図１の縦型ＭＯＳＦＥＴの断面図。
【図３】図１の縦型ＭＯＳＦＥＴの断面斜視図。
【図４】図１の縦型ＭＯＳＦＥＴにおける電流検出セル部分の上面図。
【図５】図４のＡ−Ａ線に沿う断面図。
【図６】従来の縦型ＭＯＳＦＥＴにおける電流検出セル部分の上面図。
【図７】図６のＡ−Ａ線に沿う断面図。
【図８】本発明に係る構造のＭＯＳＦＥＴの耐圧特性を説明する線図。
【図９】従来例の縦型ＭＯＳＦＥＴの断面図。
【図１０】従来例の縦型ＭＯＳＦＥＴの断面斜視図。
【図１１】従来例の縦型ＭＯＳＦＥＴにおけるストライプ状のポリシリコンゲートパターン部の平面図。
【符号の説明】
１…Ｎ型半導体基板
３…Ｐ型ベ−ス領域
４…Ｎ型ソース領域
５…ゲート絶縁膜
６…ゲート電極
１３…Ｐ型ベ−ス領域
１４…Ｎ型ソース領域
２３…Ｐ型ベ−ス領域
２４…Ｎ型ソース領域
１０１…主電流セル領域
１０２…電流検出セル領域
２０２…電流検出セル領域
【図１】
0003878353.tif 000002
【図２】
0003878353.tif 000003
【図３】
0003878353.tif 000004
【図４】
0003878353.tif 000005
【図５】
0003878353.tif 000006
【図６】
0003878353.tif 000007
【図７】
0003878353.tif 000008
【図８】
0003878353.tif 000009
【図９】
0003878353.tif 000010
【図１０】
0003878353.tif 000011
【図１１】
0003878353.tif 000012