(57)【特許請求の範囲】
【請求項１】
複数のデータ線が設けられた半導体装置に用いられ、前記各データ線へ供給電流を出力するデータ線駆動回路において、
基準電圧と入力ディジタルデータとにより決定されるアナログ電圧を出力するＤＡコンバータと、前記アナログ電圧に応じて前記供給電流を変化させるとともに前記データ線へ当該供給電流を出力する供給電流源とを備え、
前記ＤＡコンバータで必要とする基準電圧を出力する基準電圧源を前記ＤＡコンバータに併設すると共に、
この基準電圧源を、直流電圧電源と、この直流電圧電源に並列接続され当該直流電圧電源の出力を分圧する固定抵抗器および可変抵抗器から成る複数の直列抵抗回路と、この複数の各直列抵抗回路に対応して設けられ当該各直列抵抗回路毎に分圧された電圧値をインピーダンス変換し基準電圧として出力する複数のボルテージフォロワとにより構成したことを特徴としたデータ線駆動回路。
【請求項２】
前記請求項１に記載のデータ線駆動回路において、
前記半導体装置は、複数の走査線と複数のデータ線との交点に発光素子が設けられたパッシブ型又はアクティブ型の発光表示装置であり、
前記データ線駆動回路は、前記発光素子への前記供給電流を増減することにより当該発光素子の輝度を変化させるものであることを特徴としたデータ線駆動回路。
【請求項３】
前記請求項１又は２に記載のデータ線駆動回路において、
前記ＤＡコンバータ，前記基準電圧源及び前記供給電流源を、前記各データ線ごとに備えたことを特徴とするデータ線駆動回路。
【請求項４】
前記請求項１又は２に記載のデータ線駆動回路において、
前記ＤＡコンバータ，前記基準電圧源及び前記供給電流源を一定数の前記データ線ごとに備えると共に、この一定数のデータ線の中からいずれか一本を選択するセレクタを更に備えたことを特徴とするデータ線駆動回路。
【請求項５】
前記請求項１又は２に記載のデータ線駆動回路において、
前記ＤＡコンバータ，前記基準電圧源及び前記供給電流源を一定数の前記データ線ごとに備えると共に、この一定数のデータ線の中からいずれか一本を選択するセレクタを更に備え、
前記一定数のデータ線は、各データ線に接続された前記発光素子の発光色が同じであることを特徴とするデータ線駆動回路。
【請求項６】
前記請求項１乃至５の何れか一つに記載のデータ線駆動回路において、
前記内部で調整可能な基準電圧を出力する基準電圧源を更に備えたことを特徴とするデータ線駆動回路。
【請求項７】
前記請求項１乃至６の何れか一つに記載のデータ線駆動回路において、
前記供給電流源は、ソース又はドレインの一方が前記データ線に接続され他方が接地若しくは電源端子に接続されると共に、ゲートに前記ＤＡコンバータの出力であるアナログ電圧が印加される電界効果トランジスタであることを特徴としたデータ線駆動回路。
【請求項８】
前記請求項１乃至７の何れか一つに記載のデータ線駆動回路において、
前記ＤＡコンバータは、複数の抵抗器が直列に接続され両端に電圧値の異なった前記基準電圧が印加される構成の抵抗器直列回路と、前記入力ディジタルデータに応じて開閉することにより前記複数の抵抗器の接続を切り換えて前記アナログ電圧を出力するスイッチ群とを備えたことを特徴としたデータ線駆動回路。
【請求項９】
前記請求項１乃至８の何れか一つに記載のデータ線駆動回路において、
前記データ線駆動回路を構成する各技術的構成要素が、前記半導体装置と共に同じ基板上に組み込まれ形成されていることを特徴としたデータ線駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のデータ線が設けられた半導体装置に用いられ、前記各データ線へ供給電流を出力するデータ線駆動回路に関する。例えば、複数の走査線と複数のデータ線との交点に発光素子が設けられた発光表示装置に用いられ、前記発光素子への供給電流を増減することにより当該発光素子の輝度を変化させるデータ線駆動回路に関する。
【０００２】
【従来の技術】
近年、多数の画素をマトリックス状に並べたマトリックス型表示装置（図１２）として、広く普及している電圧印加型の液晶表示装置に加え、有機ＥＬなど電流駆動型の発光表示装置が開発されている。パッシブマトリックス型発光表示装置の１画素構成例を図１３［１］に、アクティブマトリックス型発光表示装置の１画素構成例を図１３［２］に示す。これらの電流駆動型の発光表示装置は、データ線又は駆動用トランジスタから発光素子に流れ込む電流によって、自ら発光する。電流駆動型の発光表示装置は、電圧印加型の液晶表示装置に比べて、信号に対する応答速度が速く、かつバックライトが不要であるため、視野角が広い、動画対応に適する、薄型化が容易である、などの利点を持つ。
【０００３】
ただし、電流駆動型マトリックス発光表示装置は、電流によって駆動されるため、電圧印加型の液晶表示装置で知られた駆動回路と異なる性能を必要とする。例えば、従来の液晶表示装置の駆動回路で必要な性能は、電圧の絶対値、駆動が安定するまでの時間、出力電圧値等のばらつきが低いことであった。これに対し、電流駆動型発光表示装置の駆動回路では、電流の絶対値、駆動が安定するまでの時間、出力電流値等のばらつきが低いことを必要とする。しかし、駆動回路の構成要素であるトランジスタには必ずしきい値や電流能力などの特性ばらつきが存在するため、駆動回路はこれらのばらつきによる影響が表示に出ないようにしなければならない。
【０００４】
電流駆動型の発光表示装置の駆動回路として、図１４に示したように、ＴＦＴ０，ＴＦＴ１，ＴＦＴ２を中心に構成されたものが知られている。各ＴＦＴ０，…は、ある特定の電圧ＶＡがゲートに印加され、適当な電源電圧ＶＧがソースに印加され、ディジタルデータＤ０，Ｄ１，Ｄ２によって制御されるスイッチＳＷ０，ＳＷ１，ＳＷ２がドレインに接続されている。また、各ＴＦＴ０，…は、電流能力の比が異なる複数の電流源トランジスタとして動作する。スイッチＳＷ０，…の他端は、データ線に接続されている。本従来例では、入力されるディジタルデータＤ０〜Ｄ２に従ってＳＷ０〜ＳＷ２をＯＮ／ＯＦＦすることにより、出力電流値ＩＯＵＴが制御される。
【０００５】
しかし、この従来例において、これらのＴＦＴ０，…にしきい値や電流能力などの特性ばらつきが存在する場合、同一階調を表示するために、ＴＦＴ０，…のゲートに同一の電圧ＶＡを印加し、ディジタルデータＤ０，…を同一にしても、得られる出力電流間にばらつきが現れる。その結果、同一階調が表示されるはずが、各画素に流れる電流が異なるために各画素の発光輝度が異なってしまうことにより、表示性能が悪化する。
【０００６】
このような電流源トランジスタのしきい値や電流能力などの特性ばらつきを避けるため、外部から精度の高い電流を供給する手段も考えられる。この場合は、次のような問題が発生する。第一に、電流は電圧と異なり並列に負荷を駆動できないため１負荷ずつ駆動する必要がある。第二に、外部から駆動するためには発光表示装置内部の負荷だけでなく、外部の電流供給源から発光表示装置までの負荷を駆動する必要があるので、それらの負荷を駆動するのに時間がかかる。これらの問題を克服するためには、外部から精度の高い電流を供給する複数の手段を必要とする。一方、負荷や電流値によっては、出力数分の精度の高い電流を供給する手段をもってしても、駆動するための時間が足らない場合も考えられる。
【０００７】
【発明が解決しようとする課題】
第１の問題点は、電流駆動型のマトリックス発光表示装置に精度の高い電流を供給することができない点である。その理由は、駆動回路に使用されているトランジスタのしきい値及び電流能力特性のばらつきが存在するためである。
【０００８】
第２の問題点は、外部の精度の高い電流源を用いて電流駆動型のマトリックス発光表示装置に電流を供給しても、この発光表示装置を駆動できない点である。その理由は、第一に電流は電圧と異なり並列に供給できないためである。そして、第二に、発光表示装置の外部から駆動する場合、発光表示装置内部の負荷に加え、外部の電流供給源から発光表示装置までの負荷を駆動する必要があるので、時間がかかるためである。
〔発明の目的〕
そこで、本発明は、供給電流源を構成する素子にしきい値又は電流特性のばらつきがあっても発光素子への供給電流を高精度になし得るデータ線駆動回路を提供することを、その目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかるデータ線駆動回路では、複数のデータ線が設けられた半導体装置に用いられ、前記各データ線へ供給電流を出力するデータ線駆動回路において、基準電圧と入力ディジタルデータとにより決定されるアナログ電圧を出力するＤＡコンバータと、前記アナログ電圧に応じて前記供給電流を変化させるとともに前記データ線へ当該供給電流を出力する供給電流源とを備えている。更に、前述したＤＡコンバータで必要とする基準電圧を出力する基準電圧源を前記ＤＡコンバータに併設すると共に、この基準電圧源を、直流電圧電源と、この直流電圧電源に並列接続され当該直流電圧電源の出力を分圧する固定抵抗器および可変抵抗器から成る複数の直列抵抗回路と、この複数の各直列抵抗回路に対応して設けられ当該各直列抵抗回路毎に分圧された電圧値をインピーダンス変換し基準電圧として出力する複数のボルテージフォロワとにより構成したことを特徴とする（請求項１）。
この場合、例えば、ＤＡコンバータは、外部から調整可能な基準電圧をディジタルデータに応じて分圧することによりアナログ電圧を出力する。
【００１０】
ＤＡコンバータにおいて、入力するディジタルデータと出力するアナログ電圧とは一対一に対応する。そして、ＤＡコンバータから出力されるアナログ電圧は基準電圧とディジタルデータとにより決定されるものであるので、基準電圧を調整することによりアナログ電圧も調整できる。一方、供給電流源のアナログ電圧と供給電流との関係は、必ずしも設計通りにはならない。すなわち、同じアナログ電圧値に対しても、あるものでは供給電流が多すぎて発光素子の輝度が高くなり、またあるものでは逆に供給電流が少なすぎて発光素子の輝度が低くなる。このような場合、供給電流が多くなる供給電流源に対しては、基準電圧を低めに調整することによりアナログ電圧を低めにする。逆に供給電流が少なくなる供給電流源に対しては、基準電圧を高めに調整することによりアナログ電圧を高めにする。これにより、ディジタルデータと供給電流との関係が、設計通りに調整される。
【００１１】
ここで、前述した半導体装置は、複数の走査線と複数のデータ線との交点に発光素子が設けられたパッシブ型又はアクティブ型の発光表示装置であり、当該データ線駆動回路は前記発光素子への前記供給電流を増減することにより当該発光素子の輝度を変化させるようにしたものであることを特徴とする（請求項２）。
前述したＤＡコンバータ，前記基準電圧源及び前記供給電流源については、これを前記各データ線ごとに備えた構成としてもよい（請求項３）。又、前述したＤＡコンバータ，前記基準電圧源及び前記供給電流源を一定数の前記データ線ごとに備えると共に、この一定数のデータ線の中からいずれか一本を選択するセレクタを更に備えた構成としてもよい（請求項４）。更に、前述したＤＡコンバータ，前記基準電圧源及び前記供給電流源を一定数の前記データ線ごとに備えると共にこの一定数のデータ線の中からいずれか一本を選択するセレクタを更に備え、前記一定数のデータ線は、各データ線に接続された前記発光素子の発光色が同じものとする、としてもよい（請求項５）。又、前述した基準電圧源は、複数の前記各ＤＡコンバータに対して、当該各ＤＡコンバータ毎に電圧値の異なった二つの基準電圧を送り込むように構成され、前記各ＤＡコンバータでは、この二つの基準電圧値に基づいて前記入力ディジタルデータをアナログ変換するように構成してもよい（請求項６）。
【００１２】
更に、前述した供給電流源は、ソース又はドレインの一方が前記データ線に接続され他方が接地若しくは電源端子に接続されると共に、ゲートに前記ＤＡコンバータの出力であるアナログ電圧が印加される電界効果トランジスタで構成するようにしてもよい（請求項７）。又、前述したＤＡコンバータについては、複数の抵抗器が直列に接続され且つその両端に電圧値の異なった前記基準電圧が印加される構成の抵抗器直列回路と、前記入力ディジタルデータに応じて開閉することにより前記複数の抵抗器の接続を切り換えて前記アナログ電圧を出力するスイッチ群とを備えた構成としてもよい（請求項８）。更に、上記データ線駆動回路は、前述した半導体装置とともに同じ基板に形成されたものとしてもよい（請求項９）。
【００１３】
換言すると、本発明は次のような特徴を有する。(1).出力電圧を調節できるＤＡコンバータと、ソースが接地又は電源端子に接続され、ゲートにＤＡコンバータの出力電圧が印加され、これによりドレインから発光素子への供給電流を出力するトランジスタとを持つ。(2).ｋ（ｋ≧２）本のデータ線に対して一つの前記ＤＡコンバータ及び一つの前記トランジスタが設けられ、ｋ本のデータ線の中から選択された一本のデータ線上の画素を１水平期間内に順番に駆動する。(3).赤（Ｒ）、緑（Ｇ）、青（Ｒ）用の三つの出力電圧を調節できるＤＡコンバータと、ソースが接地又は電源端子に接続され、ゲートにＤＡコンバータの出力電圧が印加され、これによりドレインから発光素子への供給電流を出力するトランジスタとを持ち、１水平期間内に複数のデータ線の中からＲ、Ｇ、Ｂの一組を順番に駆動する。(4).データ線駆動回路が発光表示装置と同じ基板内に設けられている。
【００１４】
このときの作用は、次のとおりである。上記▲１▼の構成によれば、ＤＡコンバータの出力電圧を調整することにより、トランジスタの出力電流すなわち発光素子への供給電流を高精度に設定できる。上記▲２▼の構成によれば、データ線駆動回路の出力数を１／ｋに減らすことができる。このとき、回路規模が縮小するため占有面積が減少し、それに伴い歩留まりが増加するので、更に低コスト化が可能となる。上記▲３▼の構成によれば、発光素子の電流と輝度との関係がＲ、Ｇ、Ｂごとに異なる場合、それぞれＤＡコンバータの出力電圧を調整することにより、Ｒ、Ｇ、Ｂそれぞれの電流と輝度との特性に合った電流が得られるため、より高精度な表示が可能となる。また、駆動時間を十分に取れる場合には、上記▲２▼の構成にすることで、データ線駆動回路の出力数を減らすことができる。上記▲４▼の構成によれば、外部から駆動する場合に比べ低負荷となるので、駆動時間を短縮することができる。そのため、複数のデータ線上の画素を順番に駆動することが、より容易となる。また、駆動が安定する時間を十分とれること、及び、１水平期間内に選択できるデータ線の数が増えることから、データ線駆動回路の出力数を更に減らすことができる。したがって、より高精度な供給電流が得られるとともに、低コスト化が可能となる。
【００１５】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して詳細に説明する。ここで、本発明の実施形態では、ｌ（エル）行×ｍ列のマトリックス型発光表示装置を駆動する場合について説明する。各行は垂直走査回路により１水平期間の間選択されることを繰り返す。ｌ（エル）行が全て走査される期間を１フレームという。発光表示装置の各行の発光素子は、パッシブ駆動では選択された１水平期間のみ供給される電流値に従って発光し、アクティブ駆動では選択された１水平期間に供給された電流値に従って１フレームの間発光する。
【００１６】
図１は、本発明に係るデータ線駆動回路の第一実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００１７】
データ線駆動回路１０は、ｌ（エル）本の垂直走査線１１とｍ本のデータ線Ｓ−１〜Ｓ−ｍとの交点に発光素子（図示せず）が設けられた表示部１２に用いられ、発光素子への供給電流Ｉｅを増減することにより発光素子の輝度を変化させるものである。そして、データ線駆動回路１０は、一出力電流源１３−１，…を、各データ線Ｓ−１，…ごとに備えている。一出力電流源１３−１〜１３−ｍは、全て同じ構成であるので、一出力電流源１３−１について説明する。一出力電流源１３−１は、外部から調整可能な基準電圧Ｖｒｅｆ１−１，Ｖｒｅｆ２−１とｎビット階調ディジタルデータ１４−１とに応じて決定されるアナログ電圧Ｖｏｕｔを出力するＤＡコンバータ２１（図２及び図３参照）と、アナログ電圧Ｖｏｕｔに応じて供給電流Ｉｅを変化させるとともにデータ線Ｓ−１へ供給電流Ｉｅを出力する供給電流源としての電流源トランジスタ２２（図２参照）とを備えている。
【００１８】
また、データ線駆動回路１０は、ｍ列分のｎビットディジタルデータ１４を一旦記憶し、ｎビット階調データ１４−１，…を一出力電流源１３−１，…に分配するデータレジスタ１５を更に備えている。ｍ個の一出力電流源１３−１，…には、ラッチ（タイミング）信号１６が入力される。
【００１９】
図２は、一出力電流源１３−１の一例を示すブロック図である。以下、この図面に基づき説明する。
【００２０】
一出力電流源１３−１は、ラッチ回路２０、ＤＡコンバータ２１及び電流源トランジスタ２２を備えている。ラッチ回路２０は、一回の出力分のｎビット階調データ１４−１とラッチ信号１６とを入力し、ラッチ信号１６のタイミングに従って供給電流Ｉｅを出力する期間、ｎビット階調データ１４−１を出力信号として保持する。ＤＡコンバータ２１は、ラッチ回路２０から出力されたディジタルデータを入力し、このディジタルデータに対応するアナログ電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ１−１，Ｖｒｅｆ２−１に従って出力する。電流源トランジスタ２２は、ソースが接地され、ドレインがデータ線Ｓ−１に接続され、ゲートにアナログ電圧Ｖｏｕｔが印加されるｎチャネル型電界効果トランジスタである。
【００２１】
また、電流源トランジスタ２２は、飽和領域で動作するように各電圧の関係が定められている。飽和領域とは、ドレイン電流Ｉｄ−ドレイン電圧Ｖｄｓ特性曲線において、ドレイン電流Ｉｄがドレイン電圧Ｖｄｓによらず一定になる動作領域をいい、ピンチオフ開始以上のドレイン電圧Ｖｄｓ領域である。この動作領域のドレイン電流Ｉｄは、飽和電流といわれ、ゲート電圧Ｖｇｓのみによって変化する。
【００２２】
図３は、ＤＡコンバータ２１の一例を示す回路図である。以下、この図面に基づき説明する。
【００２３】
ＤＡコンバータ２１は、抵抗ストリング型ｎビットＤＡコンバータであり、抵抗器Ｒ１〜Ｒ２ｎ−１が直列に接続され両端に基準電圧Ｖｒｅｆ１−１，Ｖｒｅｆ２−１が印加される抵抗器直列回路３０と、ｎビット階調データＤ０１〜Ｄｎに応じて開閉することにより抵抗器Ｒ１〜Ｒ２ｎ−１の接続を切り換えてアナログ電圧Ｖｏｕｔを出力するスイッチ群３１とを備えている。つまり、ＤＡコンバータ２１は、抵抗器Ｒ１〜Ｒ２ｎ−１を直列に接続した（抵抗ストリング）電圧発生回路としての抵抗器直列回路３０を備え、基準電圧Ｖｒｅｆ１−１，Ｖｒｅｆ２−１が抵抗ストリングの両端に印加されている。
【００２４】
なお、基準電圧は、Ｖｒｅｆ１−１，Ｖｒｅｆ２−１の二つとしているが、どちらか一方でもよく、より精度を上げるために三つ以上としてもよい。また、本例と同じ機能を有すれば、容量アレイ型ＤＡコンバータなど、どのようなＤＡコンバータでもよい。
【００２５】
図４は、基準電圧を出力する基準電圧源の一例を示す回路図である。以下、図１及び図４に基づき説明する。
【００２６】
データ線駆動回路１０は、内部で調整可能な基準電圧Ｖｒｅｆ１−１〜Ｖｒｅｆ２−ｍを出力する基準電圧源４０を更に備えてもよい。基準電圧源４０は、直流電圧電源４１の出力電圧を分圧する抵抗器の直列回路４４−１〜４４−２ｍが設けられ、各直列回路４４−１〜４４−２ｍで分圧された直流電圧をそれぞれボルテージフォロワ４５−１〜４５−２ｍでインピーダンス変換して基準電圧Ｖｒｅｆ１−１〜Ｖｒｅｆ２−ｍとして出力するものである。直列回路４４−１は、固定抵抗器４２−１と可変抵抗器４３−１とが直列に接続されたものである。同様に、直列回路４４−２〜４４−２ｍも、固定抵抗器と可変抵抗器とが直列に接続されたものである。ここで、可変抵抗器４３−１〜４３−２ｍの抵抗値を手動で調節することにより、所望の基準電圧Ｖｒｅｆ１−１〜Ｖｒｅｆ２−ｍが得られる。
【００２７】
図５は、一出力電流源１３−１の動作を示すタイミングチャートである。以下、図１、図２及び図５に基づき、データ線駆動回路１０の動作を説明する。
【００２８】
１水平期間のスタートにおいて、ラッチ回路２０は、ラッチ信号１６のパルスを入力すると、データレジスタ１５からの一回の出力分のｎビット階調データ１４−１をラッチし、ＤＡコンバータ２１にその信号を伝達する。そして、ＤＡコンバータ２１は、ｎビット階調データ１４−１を入力すると、出力可能な２ｎ値のアナログ電圧の中から、ｎビット階調データ１４−１に対応するアナログ電圧Ｖｏｕｔを選択し出力する。その結果、電流源トランジスタ２２は、アナログ電圧Ｖｏｕｔがゲートに印加されることにより、ゲートとソースとの電圧差（Ｖｇｓ）により決まるドレイン電流Ｉｄを供給電流Ｉｅとしてデータ線Ｓ−１へ出力する。ただし、電流源トランジスタ２２のドレイン電圧（すなわちデータ線Ｓ−１の電圧）、ゲート電圧、及びソース電圧の関係は、電流源トランジスタ２２が飽和領域で動作するように予め設定されている。
【００２９】
データ線駆動回路１０は、一出力電流源１３−１と同じものをｍ個備えているため、前述の動作により１行分の各画素を駆動できる。したがって、前述の動作を各水平期間繰り返すことにより、ｌ行×ｍ列のマトリックス型表示部１２の各画素に供給電流Ｉｅを流して、発光表示装置を駆動することができる。
【００３０】
ここで、各一出力電流源１３−１，…において、電流源トランジスタ２２にしきい値や電流能力のばらつきがあると、同一のｎビット階調データ１４−１，…を入力してアナログ電圧Ｖｏｕｔが同じになっても、供給電流Ｉｅがばらついてしまう。この問題を解決するために、データ線駆動回路１０では、基準電圧Ｖｒｅｆ１−１，…を外部から調整し適当な値にすることにより、アナログ電圧Ｖｏｕｔを調整できるので、電流源トランジスタ２２のしきい値や電流能力のばらつきの影響を受けない。換言すると、電流源トランジスタ２２にしきい値や電流能力のばらつきがある場合でも、一出力電流源１３−１，…に同一のｎビット階調データ１４−１，…を出力すると同一の供給電流Ｉｅが得られるように補正することができる。
【００３１】
例えば、供給電流Ｉｅにばらつきが生じると、データ線Ｓ−１，…の表示に線欠陥が現れる。そのため、作業者が表示部１２を目視しつつ、この線欠陥がなくなるように、可変抵抗器４３−１，…（図４参照）の抵抗値を手動で調節することにより、供給電流Ｉｅを補正できる。
【００３２】
図６は、本発明に係るデータ線駆動回路の第二実施形態を示すブロック図である。以下、この図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００３３】
本実施形態は、駆動時間が十分に取れる場合に適用できる。本実施形態のデータ線駆動回路５０は、一出力電流源１３−１，…をｋ本のデータ線Ｓ−１，…ごとに備えるとともに、ｋ本のデータ線Ｓ−１，…の中からいずれか一本を選択するセレクタ５１−１，…を更に備えている。
【００３４】
データレジスタ１５は、（ｍ／ｋ）列分のｎビットディジタルデータ１４を記憶し、各一出力電流源１３−１〜１３−（ｍ／ｋ）にｎビット階調データ１４−１〜１４−（ｍ／ｋ）を分配する。セレクタ５１−１〜５１−（ｍ／ｋ）は、セレクト信号ＳＥＬ１〜ＳＥＬｋに従ってｋ本のデータ線Ｓ−１，…の内の一本を選択して一出力電流源１３−１，…に接続する。また、セレクタ５１−１〜５１−（ｍ／ｋ）の構成は全て同じであるので、以下セレクタ５１−１のみについて説明する。
【００３５】
図７は、一出力電流源１３−１及びセレクタ５１−１の一例を示すブロック図である。以下、この図面に基づき説明する。ただし、図２と同じ部分は同じ符号を付すことにより説明を省略する。
【００３６】
セレクタ５１−１は、セレクト信号ＳＥＬ１〜ＳＥＬｋによって開閉するスイッチＳＷ−１〜ＳＷ−ｋからなる。例えば、セレクト信号ＳＥＬ１がＨレベルの時はスイッチＳＷ１がＯＮ（すなわち閉）となるので、一出力電流源１３−１の出力端子（すなわち電流源トランジスタ２２のドレイン）にデータ線Ｓ−１が接続される。以下同様に、セレクト信号ＳＥＬ２がＨレベルの時はデータ線Ｓ−２が接続され、・・・、セレクト信号ＳＥＬｋがＨレベルの時はデータ線Ｓ−ｋが接続される。
【００３７】
図８は、一出力電流源１３−１及びセレクタ５１−１の動作を示すタイミングチャートである。以下、図６乃至図８に基づき、データ線駆動回路５０の動作を説明する。
【００３８】
１水平期間において、まず、第１駆動期間として、ラッチ回路２０は、ラッチ信号１６のパルスを入力すると、データレジスタ１５からの一回の出力分のｎビット階調データ１４−１をラッチし、ＤＡコンバータ２１にその信号を伝達する。そして、ＤＡコンバータ２１は、ｎビット階調データ１４−１を入力すると、出力可能な２ｎ値のアナログ電圧の中から、ｎビット階調データ１４−１に対応するアナログ電圧Ｖｏｕｔを選択し出力する。その結果、電流源トランジスタ２２は、アナログ電圧Ｖｏｕｔがゲートに印加されることにより、ゲートとソースとの電圧差により決まるドレイン電流を供給電流Ｉｅとして出力する。この時、セレクト信号ＳＥＬ１のみがＨレベル状態となっているため、スイッチＳＷ−１がＯＮとなるので、一出力電流源１３−１の出力端子にデータ線Ｓ−１が接続されている。したがって、供給電流Ｉｅはデータ線Ｓ−１へ出力される。
【００３９】
第１駆動期間に続く第２駆動期間も、第１駆動期間と同様に、ラッチ回路２０、ＤＡコンバータ２１及び電流源トランジスタ２２が動作する。ただし、今度は、セレクト信号ＳＥＬ２のみがＨレベル状態となっているため、供給電流Ｉｅはデータ線Ｓ−２へ出力される。同様に、セレクタ５１−１によって選択できるデータ線Ｓ−１，…の数であるｋ回、駆動期間が繰り返されることにより、１水平期間が終了する。以上のような動作を各水平期間において繰り返すことで、ｌ行×ｍ列のマトリックス型表示部１２の各画素に供給電流Ｉｅを流して、発光表示装置を駆動することができる。
【００４０】
本実施形態のデータ線駆動回路５０も、第一実施形態と同様に、基準電圧Ｖｒｅｆ１−１，…を外部から調整し適当な値にすることにより出力電圧Ｖｏｕｔを調整できる。そのため、電流源トランジスタ２２にしきい値や電流能力のばらつきがあっても、同じｎビット階調データ１４−１を入力した場合に、供給電流Ｉｅを同一にするように補正することができる。例えば、本実施形態の場合も、供給電流Ｉｅにばらつきが生じると、データ線Ｓ−１，…の表示に線欠陥が現れる。そこで、この線欠陥がなくなるように、可変抵抗器４３−１，…（図４参照）の抵抗値を手動で調節することにより、供給電流Ｉｅを補正できる。
【００４１】
これに加え、本実施形態のデータ線駆動回路５０は、ｋ本のデータ線Ｓ−１，…を一つの一出力電流源１３−１，…で駆動するため、一出力電流源１３−１，…の数を第一実施形態の１／ｋに減らすことができる。一方、本実施形態ではｋ個のセレクタ５１−１が必要になるが、図７及び図３を見れば明らかなように、セレクタ５１−１は一出力電流源１３−１に比べて構成が極めて単純である。したがって、本実施形態によれば、第一実施形態よりも回路規模を小さくできるため、低コスト化が可能となる。
【００４２】
図９は、本発明に係るデータ線駆動回路の第三実施形態を示すブロック図である。以下、この図面に基づき説明する。ただし、図１又は図６と同じ部分は同じ符号を付すことにより説明を省略する。
【００４３】
本実施形態は、駆動時間が十分に取れ、画素の配列が赤（Ｒ）発光素子、緑（Ｇ）発光素子、青（Ｂ）発光素子の繰り返しとなっているカラー表示用発光表示装置に適している。本実施形態のデータ線駆動回路６０は、三出力電流源６１−１，…を３×ｋ本のデータ線Ｓ−１，…ごとに備えるとともに、３×ｋ本のデータ線Ｓ−１，…の中からいずれか三本を選択するセレクタ６２−１，…を更に備えている。
【００４４】
データレジスタ１５は、（ｍ／（３×ｋ））列分の（３×ｎ）ビットディジタルデータ１４を記憶し、各三出力電流源６１−１〜６１−（ｍ／（３×ｋ））へ３×ｎビット階調データ６３−１〜６３−（ｍ／（３×ｋ））を分配する。三出力電流源６１−１〜６１−（ｍ／（３×ｋ））は、基準電圧ＶｒｅｆＲ１−１〜ＶｒｅｆＢ２−ｍ／ｋと、三回の出力分の３×ｎビット階調データ６３−１〜６３−（ｍ／（３×ｋ））と、ラッチ信号１６とを入力する。セレクタ６２−１〜６２−（ｍ／（３×ｋ））は、セレクト信号ＳＥＬ１〜ＳＥＬｋに従って３×ｋ本のデータ線Ｓ−１，…の中から三本を選択して三出力電流源６１−１，…に接続する。
【００４５】
三出力電流源６１−１〜６１−（ｍ／（３×ｋ））及びセレクタ６２−１〜６２−（ｍ／（３×ｋ））は、それぞれ全て同じ構成である。したがって、三出力電流源６１−１及びセレクタ６２−１について、以下に詳しく説明する。
【００４６】
図１０は、三出力電流源６１−１及びセレクタ６２−１の一例を示すブロック図である。以下、図９及び図１０に基づき説明する。ただし、図２及び図７と同じ部分は同じ符号を付すことにより説明を省略する。
【００４７】
図１０では、図９におけるデータ線Ｓ−１，…を、発光素子の発光色（ＲＧＢ）ごとに、データ線Ｓ−Ｒ１，…と表わす。また、図９における３×ｎビット階調データ６３−１は、発光素子の発光色（ＲＧＢ）ごとに分かれて、ｎビット階調データ６３Ｒ−１，６３Ｇ−１，６３Ｂ−１となる。
【００４８】
三出力電流源６１−１は、図２に示す一出力電流源１３−１を三つ備えた構成になっている。ラッチ回路２０Ｒ，２０Ｇ，２０Ｂ、ＤＡコンバータ２１Ｒ，２１Ｇ，２１Ｂ及び電流源トランジスタ２２Ｒ，２２Ｇ，２２Ｂは、それぞれ発光素子の発光色（ＲＧＢ）ごとに分かれている。ラッチ回路２０Ｒ，…、ＤＡコンバータ２１Ｒ，…及び電流源トランジスタ２２Ｒ，…は、それぞれ図２に示すラッチ回路２０、ＤＡコンバータ２１及び電流源トランジスタ２２と同じ構成である。
【００４９】
ｋ本のデータ線Ｓ−Ｒ１，Ｓ−Ｒ２，…，Ｓ−Ｒｋは、各データ線Ｓ−Ｒ１，Ｓ−Ｒ２，…，Ｓ−Ｒｋに接続された発光素子の発光色が同じ赤（Ｒ）である。ＤＡコンバータ２１Ｒ及び電流源トランジスタ２２Ｒはこれらのｋ本のデータ線Ｓ−Ｒ１，…に具備され、セレクタ６２−１はｋ本のデータ線Ｓ−Ｒ１，…の中からいずれか一本を選択する。発光色が緑（Ｇ）又は青（Ｂ）についても、同様である。
【００５０】
セレクタ６２−１は、セレクト信号ＳＥＬ１〜ＳＥＬｋによって開閉するスイッチＳＷ−Ｒ１〜ＳＷ−Ｂｋからなる。例えば、セレクト信号ＳＥＬ１がＨレベルの時は、スイッチＳＷ−Ｒ１，ＳＷ−Ｇ１，ＳＷ−Ｂ１がＯＮ（すなわち閉）となることにより、三出力電流源６１−１のＲＧＢ出力端子（すなわち電流源トランジスタ２２Ｒ，２２Ｇ，２２Ｂのそれぞれのドレイン）にデータ線Ｓ−Ｒ１，Ｓ−Ｇ１，Ｓ−Ｂ１が接続される。セレクト信号ＳＥＬ２がＨレベルの時は、スイッチＳＷ−Ｒ２，ＳＷ−Ｇ２，ＳＷ−Ｂ２がＯＮとなることにより、三出力電流源６１−１のＲＧＢ出力端子にデータ線Ｓ−Ｒ２，Ｓ−Ｇ２，Ｓ−Ｂ２が接続される。以下同様にして、セレクト信号ＳＥＬｋがＨレベルの時は、スイッチＳＷ−Ｒｋ，ＳＷ−Ｇｋ，ＳＷ−ＢｋがＯＮとなることにより、三出力電流源６１−１のＲＧＢ出力端子にデータ線Ｓ−Ｒｋ，Ｓ−Ｇｋ，Ｓ−Ｂｋが接続される。
【００５１】
図１１は、三出力電流源６１−１及びセレクタ６２−１の動作を示すタイミングチャートである。以下、図９乃至図１１に基づき、データ線駆動回路６０の動作を説明する。
【００５２】
１水平期間において、まず、第１駆動期間として、ラッチ回路２０Ｒは、ラッチ信号１６のパルスを入力すると、データレジスタ１５からの一回の出力分のｎビット階調データ６３Ｒ−１をラッチし、ＤＡコンバータ２１Ｒにその信号を伝達する。そして、ＤＡコンバータ２１Ｒは、ｎビット階調データ６３Ｒ−１を入力すると、出力可能な２ｎ値のアナログ電圧の中から、ｎビット階調データ６３−Ｒに対応するアナログ電圧Ｖｏｕｔを選択し出力する。その結果、電流源トランジスタ２２Ｒは、アナログ電圧Ｖｏｕｔがゲートに印加されることにより、ゲートとソースとの電圧差により決まるドレイン電流を供給電流Ｉｅとして出力する。この時、セレクト信号ＳＥＬ１のみがＨレベル状態となっているため、スイッチＳＷ−Ｒ１がＯＮとなるので、三出力電流源６１−１のＲ出力端子にデータ線Ｓ−Ｒ１が接続されている。したがって、供給電流Ｉｅはデータ線Ｓ−Ｒ１へ出力される。
【００５３】
第１駆動期間に続く第２駆動期間も、第１駆動期間と同様に、ラッチ回路２０Ｒ、ＤＡコンバータ２１Ｒ及び電流源トランジスタ２２Ｒが動作する。ただし、今度は、セレクト信号ＳＥＬ２のみがＨレベル状態となっているため、供給電流Ｉｅはデータ線Ｓ−Ｒ２へ出力される。同様に、セレクタ６２−１によって選択できるデータ線Ｓ−Ｒ１，Ｓ−Ｒ２，…の数であるｋ回、駆動期間が繰り返されることにより、１水平期間が終了する。以上のような動作を各水平期間において繰り返すことで、ｌ行×ｍ列のマトリックス型表示部１２の各画素に供給電流Ｉｅを流して、発光表示装置を駆動することができる。
【００５４】
本実施形態のデータ線駆動回路６０も、第一実施形態と同様に、基準電圧ＶｒｅｆＲ１−１，…を外部から調整し適当な値にすることにより出力電圧Ｖｏｕｔを調整できる。そのため、電流源トランジスタ２２Ｒ，…にしきい値や電流能力のばらつきがあっても、同じｎビット階調データ６３Ｒ−１，…を入力した場合に、供給電流Ｉｅを同一にするように補正することができる。例えば、本実施形態の場合も、供給電流Ｉｅにばらつきが生じると、データ線Ｓ−Ｒ１，…の表示に線欠陥が現れる。そこで、この線欠陥がなくなるように、可変抵抗器４３−１，…（図４参照）の抵抗値を手動で調節することにより、供給電流Ｉｅを補正できる。
【００５５】
また、本実施形態のデータ線駆動回路６０は、３×ｋ本のデータ線Ｓ−Ｒ１，…を一つの三出力電流源（すなわち三つの一出力電流源）６１−１，…で駆動するため、一出力電流源の数を第一実施形態の１／ｋに減らすことができる。一方、本実施形態ではｍ／（３×ｋ）個のセレクタ６２−１が必要になるが、図１０及び図３を見れば明らかなように、セレクタ６２−１は一出力電流源１３−１に比べて構成が極めて単純である。したがって、本実施形態によれば、第一実施形態よりも回路規模を小さくできるため、低コスト化が可能となる。
【００５６】
これに加え、本実施形態によれば、第一及び第二の実施形態と異なり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）ごとにＤＡコンバータ２１Ｒ，…及び電流源トランジスタ２２Ｒ，…を持つため、発光素子がＲ，Ｇ，Ｂごとに電流−輝度特性が異なっていても、これに対応できる利点がある。
【００５７】
以上に説明した第一乃至第三実施形態において、データ線駆動回路を表示部とを同じ基板に、例えばポリシリコン薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）で電子回路を作成することができる。一般にポリシリコンＴＦＴは、単結晶のトランジスタに比べて電流能力のばらつきが大きい。しかし、本発明では、トランジスタの電流能力ばらつきを補正することができるため、ポリシリコンＴＦＴで作成した回路にも適用することができ、これにより精度の高い電流を供給することができる。この場合、データ線駆動回路と表示部とが同じ基板に形成されるので、外部に接続する負荷が減少することにより、表示部内のデータ線や発光素子を高速に駆動できる利点を持つ。また、表示部内のデータ線や発光素子を高速に駆動できるならば、セレクタにより選択できるデータ線を増やしても駆動することができるため、電流を出力する回路、例えば一出力電流源又は三出力電流源を減らすことができ、これにより回路規模を縮小することが可能となる。したがって、更なる低コスト化が可能となる。また、外部に接続する部品点数が減少することからも、低コスト化が可能になる。
【００５８】
なお、本発明は、言うまでもないが、上記第一乃至第三実施形態に限定されるものではない。例えば、電流源トランジスタはｐチャネル型としてもよい。この場合は、電圧及び電流の極性を逆にする必要がある。
【００５９】
【発明の効果】
本発明に係るデータ線駆動回路によれば、外部から調整可能な基準電圧とディジタルデータにより決定されるアナログ電圧を出力するＤＡコンバータと、アナログ電圧に応じて供給電流を変化させるとともにデータ線へ供給電流を出力する供給電流源とを備えたことにより、供給電流源を構成する素子にしきい値又は電流特性のばらつきがあって供給電流源のアナログ電圧と供給電流との関係が設計通りでなくても、基準電圧を調整してディジタルデータと供給電流との関係を調整できるので、データ線を介して例えば半導体装置の発光素子への供給電流を高精度化できる。
【００６０】
請求項３記載のデータ線駆動回路によれば、ＤＡコンバータ及び供給電流源を各データ線ごとに備えたことにより、各データ線ごとの配線抵抗等のばらつきに対しても、これを補正できる。
【００６１】
請求項４記載のデータ線駆動回路によれば、ＤＡコンバータ及び供給電流源を一定数のデータ線ごとに備え、この一定数のデータ線の中からいずれか一本を選択するセレクタを更に備えたことにより、ＤＡコンバータ及び供給電流源の数を減らせるので、全体としての構成を簡素化できる。
【００６２】
請求項５記載のデータ線駆動回路によれば、発光素子の発光色が同じ複数のデータ線同士ごとにＤＡコンバータ及び供給電流源を備えたことにより、「発光色ごとに異なる供給電流と輝度との関係」に起因する表示むらを防止できる。
【００６３】
請求項６記載のデータ線駆動回路によれば、内部で調整可能な基準電圧を出力する基準電圧源を更に備えたことにより、これと同等の機能を有する手段を用意する必要がないので、ユーザの利便性を向上できる。
【００６４】
換言すると、本発明によれば、電流源トランジスタのしきい値又は電流特性のばらつきにかかわらず、精度の高い電流を発光素子に供給できる。その理由は、ＤＡコンバータから出力され電流源トランジスタのゲートに印加されるアナログ電圧を、電流源トランジスタの特性に合わせて外部から調節できるためである。また、ゲート線駆動回路と表示部との間にセレクタを設け、１水平期間に複数のデータ線を順番に駆動することにより、ＤＡコンバータ及び電流源トランジスタの数を少なくすることができる。更に、カラー表示の場合には、Ｒ，Ｇ，ＢごとにＤＡコンバータ及び電流源トランジスタを備えることで、各色に必要な電流に合わせてＤＡコンバータの出力電圧を設定できる上に、各電流源トランジスタの特性に合わせて出力電流を補正できるため、精度の高い電流を発光素子に供給でき、これにより精度の高い表示が可能となる。更にまた、表示部と同一基板上にデータ線駆動回路を作成することにより、余計な負荷が減少するので、データ線を高速に駆動でき、その結果、１水平期間に駆動するデータ線の数を増やすことができる。また、部品点数が減少するため、低コスト化が可能になる。
【図面の簡単な説明】
【図１】本発明に係るデータ線駆動回路の第一実施形態を示すブロック図である。
【図２】図１のデータ線駆動回路における一出力電流源の一例を示すブロック図である。
【図３】図１のデータ線駆動回路におけるＤＡコンバータの一例を示す回路図である。
【図４】図１のデータ線駆動回路における基準電圧源の一例を示す回路図である。
【図５】図１のデータ線駆動回路における動作の一例を示すタイミングチャートである。
【図６】本発明に係るデータ線駆動回路の第二実施形態を示すブロック図である。
【図７】図６のデータ線駆動回路における一出力電流源及びセレクタの一例を示すブロック図である。
【図８】図６のデータ線駆動回路における動作の一例を示すタイミングチャートである。
【図９】本発明に係るデータ線駆動回路の第三実施形態を示すブロック図である。
【図１０】図９のデータ線駆動回路における三出力電流源及びセレクタの一例を示すブロック図である。
【図１１】図９のデータ線駆動回路における動作の一例を示すタイミングチャートである。
【図１２】マトリックス型発光表示装置を示す構成図である。
【図１３】図１３［１］は、パッシブマトリックス型発光表示装置の１画素構成例を示す回路図である。図１３［２］は、アクティブマトリックス型発光表示装置の１画素構成例を示す回路図である
【図１４】電流駆動回路の従来例を示す回路図である。
【符号の説明】
１０，５０，６０  データ線駆動回路
１１  垂直走査線
１２  表示部
１３−１〜１３−ｍ  一出力電流源
１４−１〜１４−ｍ，６３Ｒ−１，６３Ｇ−１，６３Ｂ−１  ｎビット階調データ
２１，２１Ｒ，２１Ｇ，２１Ｂ  ＤＡコンバータ
２２，２２Ｒ，２２Ｇ，２２Ｂ  電流源トランジスタ（供給電流源）
３０  抵抗器直列回路
３１  スイッチ群
４０  基準電圧源
５１−１〜５１−（ｍ／ｋ），６１−１〜６１−（ｍ／（３×ｋ））  セレクタ
６１−１〜６１−（ｍ／（３×ｋ））  三出力電流源
６３−１〜６３−ｍ  ３×ｎビット階調データ
Ｉｅ  供給電流
Ｓ−１〜Ｓ−ｍ  データ線
Ｖｏｕｔ  アナログ電圧
Ｖｒｅｆ１−１〜Ｖｒｅｆ２−ｍ，ＶｒｅｆＲ１−１〜ＶｒｅｆＢ２−（ｍ／ｋ）  基準電圧
【図１】
0003903770.tif 000002
【図２】
0003903770.tif 000003
【図３】
0003903770.tif 000004
【図４】
0003903770.tif 000005
【図５】
0003903770.tif 000006
【図６】
0003903770.tif 000007
【図７】
0003903770.tif 000008
【図８】
0003903770.tif 000009
【図９】
0003903770.tif 000010
【図１０】
0003903770.tif 000011
【図１１】
0003903770.tif 000012
【図１２】
0003903770.tif 000013
【図１３】
0003903770.tif 000014
【図１４】
0003903770.tif 000015