(57)【特許請求の範囲】
【請求項１】
樹脂１０〜５０重量％と、Ｐｂ２Ｒｕ２Ｏ７からなる導電性金属酸化物５〜９０重量％と、絶縁成分０.１〜８５重量％とを混錬して厚膜抵抗ペーストを形成し、
当該厚膜抵抗ペーストを絶縁性基板に印刷し、１００〜２６０℃で加温することにより前記厚膜抵抗ペーストを硬化することを特徴とする厚膜抵抗体の形成方法。
【請求項２】
前記樹脂は、エポキシ樹脂、フェノール樹脂、キシレン樹脂、ユリア（尿素）樹脂、メラミン樹脂、不飽和ポリエステル樹脂、アルキド樹脂、シリコーン樹脂、フラン樹脂、ウレタン樹脂、アミド樹脂、イミド樹脂、スチロール樹脂、ビニル樹脂、プロピレン樹脂、アクリル樹脂、ビニリデン樹脂、フッ素樹脂、ポリカーボネート樹脂、ナイロン樹脂、フタル酸樹脂、フェニレンエーテル樹脂、これら樹脂の変性体または共重合体の中から少なくとも１種以上選ばれたものであることを特徴とする請求項１に記載の厚膜抵抗体の形成方法。
【請求項３】
導電性金属酸化物は、ＰｂＯとＲｕＯ２とを１：１で配合し、焼成することにより合成され、平均粒径を０．５μｍとしたことを特徴とする請求項１に記載の厚膜抵抗体の形成方法。
【請求項４】
前記絶縁成分は、ガラス粉、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、ＭｇＯ、ＣａＯ、ＣｕＯ、Ｌａ２Ｏ３、Ｙ２Ｏ３の中から少なくとも１種以上選ばれた無機粉体であることを特徴とする請求項１に記載の厚膜抵抗体の形成方法。
【請求項５】
エポキシ樹脂からなる樹脂１０〜５０重量％と、Ｐｂ２Ｒｕ２Ｏ７からなる導電性金属酸化物５〜９０重量％と、ガラス粉からなる絶縁成分０.１〜８５重量％とを混錬して厚膜抵抗ペーストを形成し、
当該厚膜抵抗ペーストを絶縁性基板に印刷し、１００〜２６０℃で加温することにより前記厚膜抵抗ペーストを硬化することを特徴とする厚膜抵抗体の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、硬化型厚膜抵抗体を形成するのに有用な抵抗ペーストに係り、特にその組成に関する。
【０００２】
【従来の技術】
近年、電子機器の高機能化と小型化への要求が強く、それに応えて電子機器の高機能化と共に機器の小型化と軽量化が進んでいる。また、電子機器の応用範囲の拡大に伴い,使用される素子が多様化している。厚膜抵抗体を形成する抵抗ペーストは、メタルグレーズやサーメットと呼ばれる高温で焼き付けるタイプのものが一般的であり、厚膜チップ抵抗器や、ＣＲネットワーク素子等に広く採用されている。これらの抵抗ペーストは、アルミナ等のセラミック基板上にスクリーン印刷等によりパターン形成して配置され、例えば８００℃程度の高温で焼成される。このようにして形成された抵抗体は、抵抗ペーストの種類を選択することで、例えば１００ｐｐｍ／℃以下の低い抵抗温度係数が得られる。
【０００３】
しかしながら、上述したように多様な素子が印刷配線基板やガラスセラミックス基板等に搭載されることが要請されている。このような印刷配線基板やガラスセラミックス基板等は、上述した高温での焼成処理が不可能であり、これらの基板にも適用が可能な比較的低温で加温硬化する硬化型の厚膜ペーストが必要となってきている。硬化型厚膜導体ペーストとして、樹脂にＮｉ，Ｃｕ，Ａｇなどの金属粉を配合し混練したものが知られている。また、硬化型厚膜抵抗ペーストとして、樹脂にカーボンやグラファイトを配合し混練したものが知られている。
【０００４】
しかしながら、この硬化型厚膜抵抗ペーストから作成された抵抗体の温度係数は、一般に大きく、２５℃〜８０℃の範囲で温度係数は±３００〜±８００ｐｐｍ／℃である。これは、バインダとして含まれている樹脂の熱膨張係数が大きいためといわれている。上記のように電子機器の小型化・軽量化の要求から、高精度で且つ温度係数の小さい抵抗体を比較的低温で加温硬化により作成できる抵抗ペーストの実用化が待たれていた。
【０００５】
【発明が解決しようとする課題】
本発明は上述した事情に鑑みて為されたもので、温度係数の小さい厚膜抵抗体を比較的低温の加温硬化で形成することができる硬化型厚膜抵抗ペーストを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の硬化型厚膜抵抗ペーストは、樹脂１０〜５０重量％と、Ｐｂ２Ｒｕ２Ｏ７からなる導電性金属酸化物５〜９０重量％と、絶縁成分０.１〜８５重量％とを混錬したことを特徴とする。即ち、硬化型樹脂をバインダとして選択して配合し、その樹脂成分の熱膨張に起因する温度係数を小さく抑えるため絶縁成分を加え、樹脂と導電性金属酸化物と絶縁成分の配合比の範囲を決めたことに特徴がある。
【０００７】
上述した本発明の硬化型厚膜抵抗ペーストによれば、比較的低温（１００〜２６０℃）での硬化により厚膜抵抗体を形成することが可能となり、高温焼成のガラスグレース系またはサーメット系抵抗ペーストと異なり抵抗体を焼成して形成する必要がない。従って、基板を６００℃以上の高温に晒すこともなく、基板を燃やすことも無く、ＰＣＢ積層基板やガラスセラミックス積層基板などに高精度で且つ温度係数の小さな厚膜抵抗体を形成することが可能となる。これらの積層基板の使用による高密度実装が進み、電子機器の小型化・軽量化が一層進展することが期待される。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しながら説明する。
【０００９】
図１は、本発明の硬化型厚膜抵抗ペーストの組成を３次元空間を使って模式的に示した図である。Ｘ軸は、樹脂の配合比を重量％で示し、Ｙ軸は、導電性金属酸化物の配合比を重量％で示し、Ｚ軸は、絶縁成分の配合比を重量％で示している。図１に示すように、本発明の硬化型厚膜抵抗ペーストは、樹脂１０〜５０重量％と、導電性金属酸化物５〜９０重量％と、絶縁成分０.１〜８５重量％とを混錬してできたものである。
【００１０】
樹脂は、エポキシ樹脂、フェノール樹脂、キシレン樹脂、ユリア（尿素）樹脂、メラミン樹脂、不飽和ポリエステル樹脂、アルキド樹脂、シリコーン樹脂、フラン樹脂、ウレタン樹脂、アミド樹脂、イミド樹脂、スチロール樹脂、ビニル樹脂、プロピレン樹脂、アクリル樹脂、ビニリデン樹脂、フッ素樹脂、ポリカーボネート樹脂、ナイロン樹脂、フタル酸樹脂、フェニレンエーテル樹脂、これら樹脂の変性体または共重合体などの中から少なくとも１種以上選ばれたものである。
樹脂の配合比を１０〜５０重量％としたのは、１０重量％より少ないと基板への密着性が悪くなり、５０重量％を超えると高温での熱膨張が大きくなり温度係数を小さく抑えられなくなるためである。樹脂としては、上記のものいずれを使用しても良いが、取り扱い性と安全性からエポキシ樹脂の使用が好ましい。
【００１１】
導電性金属酸化物は、ＲｕＯ２, Ｐｂ２Ｒｕ２Ｏ７, Ｂｉ２Ｒｕ２Ｏ７、ＣＯ２ＲｕＯ４、ＬａＲｕＯ３、ＳｒＲｕＯ３、ＣａＲｕＯ３、ＲｈＯ２、ＯｓＯ２、ＩｒＯ２、ＳｎＯ２、ＣｒＯ２、ＭｏＯ２、ＷＯ２、ＲｅＯ３，ＢａＭｏＯ３、ＳｒＭｏＯ３、ＣａＭｏＯ３、ＳｒＣｒＯ３、ＣａＣｒＯ３などの中から少なくとも１種以上の選ばれたものである。選択した導電性金属酸化物の種類とその粒子径などによる抵抗率および樹脂と導電性金属酸化物と絶縁成分との配合比を変えることにより所望の抵抗値を得ることができる。この導電性金属酸化物の比率は５〜９０重量％が好適であり、５重量％より少ないと電圧係数が大きくなるという問題がある。抵抗率と価格の面から考慮すれば、ＲｕＯ２, Ｐｂ２Ｒｕ２Ｏ７, Ｂｉ２Ｒｕ２Ｏ７などの使用が好ましい。
【００１２】
絶縁成分は、ガラス粉、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、ＭｇＯ、ＣａＯ、ＣｕＯ、Ｌａ２Ｏ３、Ｙ２Ｏ３などの中から少なくとも１種以上選ばれた無機粉体である。絶縁成分を配合比０.１〜８５重量％の割合で加えて、高温で樹脂が熱膨張するのを抑えている。このことにより、高温領域で温度係数が劣化するのを改善することができる。
【００１３】
硬化型厚膜抵抗ペーストを用いて、抵抗体を形成した実験例について説明する。実験には、樹脂としてエポキシ樹脂及びポリエステル樹脂を用いている。また、導電性金属酸化物として、ＲｕＯ２、Ｒｂ２Ｒｕ２Ｏ７、ＳｎＯ２を用いている。ここでＰｂ２Ｒｕ２Ｏ７は、ＰｂＯとＲｕＯ２とを１：１（モル比）で配合後、９００℃で１０分間焼成することにより合成している。この時の平均粒径は０．５μｍである。また、ＳｎＯ２は、ＳｎＯ２とＳｂ２Ｏ５を９５：５（モル比）で配合後、１２５０℃で１０分間焼成することにより導電性を持たせている。この時の平均粒径は０．９μｍである。絶縁成分としては、平均粒径０．９μｍのガラス粉を用いている。
【００１４】
これらの材料を、下記の６種類の配合で硬化型厚膜抵抗ペーストを形成した。
▲１▼  ＲｕＯ２：エポキシ樹脂＝３０：７０
▲２▼  ＲｕＯ２：エポキシ樹脂＝５０：５０
▲３▼  ＲｕＯ２：ガラス粉：エポキシ樹脂＝３０：２０：５０
▲４▼  Ｐｂ２Ｒｕ２Ｏ７：ガラス粉：エポキシ樹脂＝３０：２０：５０
▲５▼  ＳｎＯ２：ポリエステル樹脂＝６０：４０
▲６▼  ＳｎＯ２：ポリエステル樹脂＝５７：２：４０
なお、配合の比率は重量比である。
【００１５】
各材料を秤量、配合した後、十分に混練して硬化型厚膜抵抗ペーストを作成した。これを予め電極パターンを形成しておいたガラスエポキシ基板上に１．３ｍｍ×１．０ｍｍのパターンに印刷し、１７０℃で３０分間加温硬化して抵抗体とした。硬化後の膜厚は、各サンプルでいずれも１０μｍ程度である。抵抗値及び温度係数を計測したところ、次の結果が得られた。
【００１６】
配合比            ２５℃抵抗値            抵抗温度係数
▲１▼                １４７ｋΩ            １８２２ｐｐｍ／℃
▲２▼                    ４３Ω              ２６３ｐｐｍ／℃
▲３▼                  １５９Ω                ７９ｐｐｍ／℃
▲４▼                １．６ｋΩ                ４５ｐｐｍ／℃
▲５▼                １．３ＭΩ              ２１６ｐｐｍ／℃
▲６▼                ７３９ｋΩ              ２０６ｐｐｍ／℃
但し、温度係数は２５℃と１２５℃の抵抗値から算出。
【００１７】
この結果、▲３▼と▲４▼、即ち樹脂と導電性金属酸化物と絶縁成分とを混練して製造した厚膜抵抗ペーストにおいては、２５℃と１２５℃の抵抗値から算出した抵抗温度係数が、それぞれ７９ｐｐｍ／℃、４５ｐｐｍ／℃という結果が得られた。即ち、樹脂と導電性金属酸化物と絶縁成分とを混練して製造した厚膜抵抗ペーストでは、２５℃／１２５℃での抵抗温度係数が１００ｐｐｍ／℃以下の抵抗体を形成できることが確認された。
【００１８】
次に、この抵抗厚膜ペーストの使用方法について説明する。まず、この抵抗厚膜ペーストを絶縁性基板上の導体回路間または電極間にスクリーン印刷法などで所定のパターンに塗布する。ここで、絶縁性基板としては、フェノール基板、ガラスエポキシ基板およびこれらの積層基板等の耐熱性の低い基板を用いることができる。次に加温硬化することにより導体回路間または電極間に抵抗体を形成する。加温硬化には、１００〜２６０℃で１０分〜１時間程度を要する。その後、必要ならばレーザまたはサンドブラストによりトリミングして所定の抵抗値に調整する。これにより、高精度で且つ低い温度係数の硬化型厚膜抵抗体を形成できる。
【００１９】
次に、図２を参照して本発明の硬化型厚膜抵抗ペーストによる抵抗体を電子機器の絶縁性基板上に形成した例について説明する。
【００２０】
図２（ａ）は、ガラスセラミック基板１上に導体回路２と導体回路３の間に上記抵抗体４，５，６が形成された例を示している。
図２（ｂ）は、ガラスエポキシ積層基板への適用例として、ガラスエポキシ基板１１の上に表面用抵抗体１６とガラスエポキシ基板２１の上に内層用抵抗体２２が形成された例を示している。表面用抵抗体１６は、導体回路１７と導体回路１８の間にそれら導体回路を電気的に接続するように形成されている。内層用抵抗体２２は、導体回路２３と導体回路２４の間にそれら導体回路を電気的に接続するように形成されている。上層基板１１の導体回路１３と下層基板の導体回路１５はビアホール１４を介して電気的に接続されている。また、上層基板１１の導体回路１９と下層基板２１の導体回路２０はビアホール１９を介して電気的に接続されている。積層基板はガラスエポキシ積層基板に限定するものでなく、ガラスセラミック基板やフェノール基板やＰＣＢ積層基板などが用いられる。
【００２１】
尚、上記は本発明の適用例の一態様を述べたもので、本発明の趣旨を逸脱することなく種々の変形実施例が可能なことは勿論である。
【００２２】
【発明の効果】
上述した本発明の硬化型厚膜抵抗ペーストによれば、絶縁成分を加え樹脂と導電性金属酸化物の配合比の範囲を決めることにより、比較的低温の加温硬化で温度係数の小さい厚膜抵抗体を形成することが可能となる。このため、ガラスエポキシ積層基板やガラスセラミックス積層基板などの耐熱性の低い基板にも、高精度で低温度係数の抵抗体の形成が可能となり、これらの基板の使用による高密度実装が進み、電子機器の小型化・軽量化の一層の進展が期待される。
【図面の簡単な説明】
【図１】本発明の硬化型厚膜抵抗ペーストの組成を３次元空間を使って模式的に示した図である。
【図２】本発明の硬化型厚膜抵抗ペーストによる抵抗体を電子機器へ適用した例を示す図であり、（ａ）はガラスセラミック基板上への適用例を示す図であり、（ｂ）はガラスエポキシ積層基板上への適用例を示す図である。
【符号の説明】
１                ガラスセラミック基板
２、３            導体回路
４，５，６        厚膜抵抗体
１１              ガラスエポキシ基板（上層基板）
１２              ガラスエポキシ基板（下層基板）
１３、１５、２０  導体回路
１４，１９        ビアホール
１６，２２        厚膜抵抗体
１７，１８，２３，２４        導体回路
【図１】
0004002443.tif 000002
【図２】
0004002443.tif 000003