(57)【特許請求の範囲】
【請求項１】
入力信号の位相変化に出力信号の位相を追従させる位相自動制御装置において、
前記入力信号と出力信号の位相を比較し、比較結果に応じた比較結果信号を出力する位相比較手段と、
当該比較結果信号に応じて所定の変動範囲を持つ電気信号を出力する充放電フィルタ手段と、
当該電気信号に応じた周波数の発振信号を前記出力信号として出力する発振手段と、
当該出力信号を前記位相比較手段に帰還させる帰還手段と、
前記電気信号の変動範囲を制御する変動範囲制御手段とを備え、
当該変動範囲制御手段は、前記入力信号と出力信号の位相が同期している同期動作状態には、前記電気信号の変動範囲を大きくし、同期していない非同期動作状態には、当該変動範囲を小さくし、
前記発振手段として、電圧制御発振器を用い、
前記充放電フィルタ手段は、電圧降下に係るダイオードの直列接続段数が異なる複数の充放電部を備え、
前記変動範囲制御手段は、前記同期動作状態と前記非同期動作状態で、使用する充放電部を切り替えることにより、前記電気信号の変動範囲を変化させる
ことを特徴とする位相自動制御装置。
【請求項２】
請求項１の位相自動制御装置において、
前記位相比較手段の前段に配置され、同期確立中に、前記充放電フィルタ手段の急激な充放電を抑止するために、前記入力信号の途切れを検出し、その検出結果を前記変動範囲制御手段に伝える途切れ検出手段を備えることを特徴とする位相自動制御装置。
【請求項３】
請求項２の位相自動制御装置において、
前記位相比較手段と途切れ検出手段とのあいだに、所定の遅延時間を付与する伝送遅延手段を設け、
当該伝送遅延手段は、前記同期動作状態から前記非同期動作状態への移行時に、前記変動範囲制御手段が前記充放電部を切り替えるための時間を確保することを特徴とする位相自動制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は位相自動制御装置に関し、例えば、他装置とディジタルデータ通信を行う通信機器において、他装置とのクロック同期を目的としたＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路などに適用し得るものである。
【０００２】
【従来の技術】
ある機器において、他装置とディジタルデータ通信を行う場合、通常は他装置との間で同期をとることが必要となる。また、外部同期の信頼性を高めるため、ノーマル系入力クロック／エラー系入力クロック等、外部入力方路は複数用意される場合が多い。
【０００３】
このような複数の外部入力方路を持つ従来の外部同期回路の構成例を図２に示す。
【０００４】
図２のセレクタ１０は、上位装置からの切替操作やクロック断（すなわち、クロックの途切れ）検出などにより、外部クロック入力方路０〜３の選択（すなわち、入力候補クロックＣＬ０〜ＣＬ３の選択）を切り替える機能を持ち、択一的に選択した入力候補クロックだけを選択クロックＣＬＫ１として位相比較器１３に供給する。ＰＬＬ回路は、ＶＣＯ（電圧制御発振器）１５に入力する電圧ＣＶ１をコントロールすることによって選択クロックＣＬＫ１に同期した出力クロックＣＬＫ２を得る。このときの制御方法を決定するのがチャージポンプ回路１４である。
【０００５】
チャージポンプ回路１４は、位相比較器１３からの情報ＣＦ１に従い、自装置クロックの位相が外部クロック（すなわち、入力クロック）ＣＬＫ１に対して遅れている場合には、ＶＣＯ１５の制御電圧ＣＶ１を上げて周波数を高め、逆に、自装置クロック（すなわち、出力クロックＣＬＫ２）の位相が外部クロックＣＬＫ１に対して進んでいる場合には、ＶＣＯ１５の制御電圧ＣＶ１を下げて周波数を下げることで、外部クロックＣＬＫ１に対して位相の揃った出力クロックＣＬＫ２を出力することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した複数の外部クロック入力方路０〜３から供給される各入力候補クロックＣＬ０〜ＣＬ３は、伝送路の遅延やクロックの生成方式等によって、必ずしもすべての位相（クロック信号における立ち上がり又は立ち下がりエッジのタイミング）が揃っている訳ではないので、入力方路０〜３の選択をセレクタ１０によって切り替えた直後は、セレクタ１０から位相比較器１３に供給される選択クロックＣＬＫ１の状態が不安定である。
【０００７】
さらに、切替後の位相が切替前に対して離れた位置に在った場合、新たな位相と同期が確立するまでの間、ＰＬＬ回路は限界まで高い周波数または低い周波数を出力してしまう。
【０００８】
このような場合、ＰＬＬ回路の追従性能を意図的に下げ、ＰＬＬに入力されるクロックＣＬＫ１が大きく変動しても出力クロックＣＬＫ２はあまり大きく変動しない様にする事で対策することも考えられる。しかしこの方式では、方路切替時以外の通常運用時においても外部選択クロックＣＬＫ１のジッタに対する追従性能が低くなってしまうという問題がある。
【０００９】
図３には、一例として、前記セレクタ１０が選択を方路０から方路１に切り替えた場合につき、切り替え前後の動作を示している。図３では左側ほど時間的に早く、右側ほど時間的に遅い。したがって図示の例では、クロックＣＬ０に対して、クロックＣＬ１は若干位相が遅れている。
【００１０】
ＰＬＬ回路は、ＰＬＬ入力（すなわち、選択クロックＣＬＫ１）とＰＬＬ出力の下りエッジ同士を位相比較して同期動作をしている。なお、図２の例では、帰還ループに分周比Ｎの分周回路１６が挿入されているため、一般的には、帰還クロックＣＬＫ２ＮとＰＬＬ出力である出力クロックＣＬＫ２は同一ではないが、ここでは分周比Ｎが１であるものとして、帰還クロックＣＬＫ２ＮとＰＬＬ出力である出力クロックＣＬＫ２を同一とする。
【００１１】
図３において、時刻ａでこの方路切替が行われた場合、図３（Ｃ）に示すＰＬＬ入力波形には短期間のうちに時刻ａ１および時刻ｂの２回、立ち下がりエッジが発生するため、ＰＬＬ回路は選択クロックＣＬＫ１の方が出力クロックＣＬＫ２よりも高周波であると認識し、出力周波数を上げて追従しようとする。
【００１２】
しかし図３（Ａ）と（Ｂ）を対比すれば明らかなように、実際には当該切替によって新たに選択した入力候補クロックＣＬ１の方が遅れ位相であるため、時刻ｃの時点では遅れ側へ追従した方が同期確立が早いと認識し、出力周波数を下げる。この場合、同期先のクロックＣＬＫ１（ここではＣＬ１）に対して位相差が大きいため、周波数を上げる場合、下げる場合共にこのＰＬＬ回路の周波数可変範囲の限界値で動作することになる。
【００１３】
さらにこのＰＬＬ回路の出力が下位装置の別のＰＬＬ回路に入力されたとすると、下位装置のＰＬＬ回路の周波数可変範囲が狭く、周波数的に追従不可能となってしまう可能性がある。また、可変範囲だけでなく、時刻ｂや時刻ｃの様な周波数変動の落差が大きい場合にも、下位装置のＰＬＬ回路の追従性能によっては位相差が大きく発生してデータの送受信がエラーとなってしまう可能性がある。
【００１４】
なお、このような現象は、次の（Ｐ１）〜（Ｐ３）に示すように、選択クロックＣＬＫ１が断となった場合にも発生する。
【００１５】
すなわちクロック断の場合には、
（Ｐ１）クロック断のため選択クロックＣＬＫ１のエッジが位相比較器１３に入力されない（選択クロックＣＬＫ１の途切れの区間が比較的長い場合）→出力は低周波側限界値
（Ｐ２）クロック断自体（選択クロックＣＬＫ１の途切れの区間が比較的短い場合に、その途切れ部分の両端部）がエッジとして位相比較器に入力される→出力は高周波側限界値。その後（Ｐ１）の状態。
【００１６】
（Ｐ３）クロック断検出により有効な方路へ切り替えたが、切替の前後で選択クロックＣＬＫ１の位相差が大きかった
等により、上記の切替操作により方路を切り替えた場合よりも複雑な動きをするため、問題が発生し易い。また、クロック断の発生は予測が出来ないため、従来の技術ではこの問題の解決は困難である。
【００１７】
なお、クロック断自体は、前記セレクタ１０による選択の切り替えとは無関係に例えば外部の伝送路の状態や選択クロックＣＬＫ１の送信元（図示せず）の動作状態などに応じて発生し得るため、セレクタ１０を持たない構成の場合、すなわち、選択候補を持たない唯一の選択クロックＣＬＫ１に途切れが発生した場合にも発生する。前記（Ｐ１）や（Ｐ２）はこの場合にも当てはまる。
【００１８】
【課題を解決するための手段】
かかる課題を解決するために、本発明では入力信号の位相変化に出力信号の位相を追従させる位相自動制御装置において、（１）前記入力信号と出力信号の位相を比較し、比較結果に応じた比較結果信号を出力する位相比較手段と、（２）当該比較結果信号に応じて所定の変動範囲を持つ電気信号を出力する充放電フィルタ手段と、（３）当該電気信号に応じた周波数の発振信号を前記出力信号として出力する発振手段と、（４）当該出力信号を前記位相比較手段に帰還させる帰還手段と、（５）前記電気信号の変動範囲を制御する変動範囲制御手段とを備え、（６）当該変動範囲制御手段は、前記入力信号と出力信号の位相が同期している同期動作状態には、前記電気信号の変動範囲を大きくし、同期していない非同期動作状態には、当該変動範囲を小さくし、（７）発振手段として、電圧制御発振器を用い、（８）充放電フィルタ手段は、電圧降下に係るダイオードの直列接続段数が異なる複数の充放電部を備え、（９）変動範囲制御手段は、同期動作状態と非同期動作状態で、使用する充放電部を切り替えることにより、電気信号の変動範囲を変化させることを特徴とする。
【００１９】
【発明の実施の形態】
（Ａ）実施形態
以下、本発明にかかる位相自動制御装置を、複数の方路から入力される入力候補クロックを択一的に選択して入力するＰＬＬ回路に適用した場合を例に、実施形態について説明する。
【００２０】
本実施形態は、ノーマル系・エラー系等、複数の外部クロック入力方路のうち１つを選択してＰＬＬ回路を同期させるシステムにおいて、外部入力方路の選択を切り替えた際に発生する選択クロックＣＬＫ１の周波数の急激な変動に影響されることなく、システムを安定稼働させることを特徴とする。
【００２１】
特にＰＬＬを有する装置を多段に縦続接続する場合においてこの安定性が重要となる。
【００２２】
（Ａ−１）実施形態の構成
本実施形態の外部同期回路８３の主要部の構成例を図１に示す。
【００２３】
図１において、当該外部同期回路８３は、セレクタ２０と、クロック断検出部２１と、方路切替制御部２２と、位相比較器２３と、チャージポンプ回路２４と、ＶＣＯ２５と、分周回路２６と、高精度クロック断検出部２７と、ディレイ回路２８と、可変範囲切替制御部２９とを備えている。
【００２４】
このうちセレクタ２０は４つの方路０〜３から入力される４つの入力候補クロックＣＬ０〜ＣＬ３のなかから１つだけを選択し、選択クロックＣＬＫ１として出力する部分で、当該選択は、方路切替制御部２２から供給される選択制御信号ＳＣに応じて実行する。
【００２５】
４つの方路０〜３に接続されたもう１つの構成要素であるクロック断検出部２１は、各入力候補クロックＣＬ０〜ＣＬ３のクロック断を検出し、検出結果に応じた検出信号ＤＤを出力する部分である。当該検出信号ＤＤは方路切替部２２に供給され、有効な入力候補クロックが供給されている方路、すなわち、選択することが可能な方路を知らせる。
【００２６】
当該クロック断検出部２１の実現方法としては、例えば、Ｄ−ＦＦを用いて内部クロック（出力クロックＣＬＫ５）によって外部クロック（入力候補クロックＣＬ０〜ＣＬ３）を打ち抜き、外部クロックの１周期以上の間電圧レベルの変化がなかった場合に断検出とする方法や、単安定マルチバイブレータを用いて或る時定数内にエッジを検出できなかった場合にクロック断と見なす方法がある。
【００２７】
但し、どちらの方法も誤検出の危険があるため、あまり検出精度を上げることが出来ず、検査に要する時間も比較的長く、対象クロック信号の１周期以上を必要とする。
【００２８】
検出信号ＤＤを受け取る方路切替部２２は基本的に上位装置（図示せず）などから供給される切替操作信号ＵＭに応じて前記選択制御信号ＳＣを生成することにより、セレクタ２０の方路選択を制御する部分であるが、必要に応じて、当該検出信号ＤＤや、高精度クロック断検出部２７が出力する高精度検出信号ＨＤに対応して方路切替えを行う。また、この方路切替えを行った場合には、その事実を切替通知信号ＤＮによって可変範囲切替制御部２９に伝える。
【００２９】
ディレイ回路２８を介して、前記選択クロックＣＬＫ１に由来する遅延クロックＣＬＫ４を受け取る位相比較器２３は、分周回路２６を介して帰還される帰還クロックＣＬＫ５Ｎを当該遅延クロックＣＬＫ４と比較し、両者の位相差に応じた誤差信号ＣＦ２を出力する部分である。ここでは一例として、遅延クロックＣＬＫ４と帰還クロックＣＬＫ５Ｎの各立下りエッジのタイミングを比較するものとし、その位相差に応じたパルス幅の誤差信号ＣＦ２を出力するものとする。また当該誤差信号ＣＦ２は、遅延クロックＣＬＫ４の位相が相対的に進んでいる場合には前記ＶＣＯ２５の発振周波数を高くするＵＰ信号とし、遅延クロックＣＬＫ４の位相が相対的に遅れている場合にはＶＣＯ２５の発振周波数を低くするＤＯＷＮ信号として、負論理で出力する。
【００３０】
当該位相比較器２３はまた、前記セレクタ２０による選択切替えの直後などに新たな同期先の確定したとき、および当該新たな同期先に対する同期が確立したときに、その事実を比較結果通知信号ＳＮで可変切替制御部２９に伝える機能と、後述する同期状態にあるか否かを同期非同期信号ＡＳで高精度クロック検出部２７に伝える機能とを装備している。
【００３１】
ここで、同期先の確定とは、図３に示した時刻ａから時刻ｃのあいだで起きたように、当初はＶＣＯの発振周波数を急激に上げようとし、次には急激に下げようとする劇的で不安定な制御が発生するのを避けるため、発振周波数を上げるべきか下げるべきかを見極める操作である。この操作の実現法としては様々なものが考えられるが、一例としては、図３における切替え時刻ａの直後（図３では時刻ｂ）に発生する立ち下がりエッジを無視することによって実現可能である。
【００３２】
あるいは、位相比較器２３自体は、遅延クロックＣＬＫ４の立ち下がりエッジを検出した事実だけを当該比較結果通知信号ＳＮで通知するように構成しておき、可変範囲切替制御部２９において、方路切替えを行った事実を伝える切替通知信号ＤＮを受信したあとで２回目の立ち下がりエッジ（時刻ｃの立ち下がりエッジ）の検出を知らせる比較結果通知信号ＳＮを受信したとき、その受信をもって同期先の確定と解釈することも可能である。
【００３３】
また、前記同期の確立とは、一般的な同期の確立と同様で、遅延クロックＣＬＫ４と帰還クロックＣＬＫ５Ｎの立ち下がりエッジの位相が揃った状態が継続的に維持されることである。
【００３４】
位相比較器２３から前記誤差信号ＣＦ２を受け取るチャージポンプ回路２４は、当該誤差信号ＣＦ２に応じて、ローパスフィルタ（ＬＰＦ）に含まれるコンデンサ５７（図４参照）に対する電荷の充放電を行う部分であるが、その内部構成および周辺の構成要素との接続関係は、一例として図４に示すものであってよい。
【００３５】
（Ａ−１−１）チャージポンプ回路の内部構成例
図４において、チャージポンプ回路２４は、チャージコントロール部３０と、チャージ抜け補正部３１と、インピーダンス変換部３２とを備えている。
【００３６】
このうちチャージコントロール部３０には２入力の論理ゲートが４つ設けられており、記号上、４ＡＮＤゲート３５〜３８の全入力端子は負論理で、出力端子はＡＮＤゲート３６，３７だけが負論理であるため、論理ゲート３５と３７はＮＯＲゲートであり、論理ゲート３６と３８はＯＲゲートである。
【００３７】
論理ゲート３５および３６の出力端子にはチャージ入出力回路３３が接続されており、論理ゲート３７および３８の出力端子にはチャージ入出力回路３４が接続されている。そして、４論理ゲート３５〜３８すべてにつき、一方の入力端子は、前記位相比較器２３から出力されるＵＰ信号またはＤＯＷＮ信号に接続され、他方の入力端子は前記可変範囲切替制御部２９から出力される有効無効信号ＶＤに接続されている。
【００３８】
当該有効無効信号ＶＤは各チャージ入出力回路３３，３４の有効、無効を制御するための信号で、有効にする場合にはロー（ｌｏｗ）レベルとなり、無効にする場合にはハイ（ｈｉｇｈ）レベルとなるものとする。本実施形態では、前記同期先確定前の期間における目標不確定状態にはチャージ入出力回路３３，３４の双方を無効にし、同期先確定の後から同期確立の前までの期間における未同期状態には、前記チャージ入出力回路３４を有効にするとともに前記チャージ入出力回路３３を無効にし、同期確立後の期間における同期状態では、これと反対に、前記チャージ入出力回路３４を無効にするとともに前記チャージ入出力回路３３を有効にする。
【００３９】
チャージ入出力回路３３では直列接続されたダイオード４０（または４１）の段数が１であるのに対し、チャージ入出力回路３４では直列接続されたダイオード４２〜４４（または４５〜４７）の段数が３であるため、チャージ入出力回路３４のほうが各ダイオードによる順方向電圧降下が大きく累積され、前記未同期状態において、コンデンサ５７に対する急激な充放電を抑制することができる。当該コンデンサ５７は、抵抗４８〜５１とともに前記ＬＰＦを構成している。
【００４０】
インピーダンス変換回路３２は、図示のとおりＮＰＮ形トランジスタ５９と、ＰＮＰ形トランジスタ６０と、抵抗５４，５５とを備え、チャージポンプ回路２４の出力側を高インピーダンスにする回路である。この高インピーダンスは、コンデンサ５７に蓄積された電荷が出力側（ＶＣＯ２５側）から放電されるのを防ぎ、ＶＣＯ２５に供給する制御電圧ＣＶ２の保持に寄与する。
【００４１】
ただしこのインピーダンス変換回路３２を用いてもコンデンサ５２からはわずかに電荷が流出してしまうため、流出分を補うことが必要となり、チャージ抜け補正部３１を設けてある。
【００４２】
チャージ抜け補正部３１は、自身のコレクタとベースを接続してダイオード接続としたＮＰＮ形トランジスタ５８と、抵抗５３を備えている。当該ＮＰＮ形トランジスタ５８はダイオードに置換可能である。
【００４３】
このような構成を持つチャージポンプ回路２４の場合、ＶＣＯ２５に供給する制御電圧ＣＶ２は、コンデンサ５７の端子電圧（電荷蓄積量）に依存したものととなる。
【００４４】
したがって、制御電圧ＣＶ２を変化させてＶＣＯ２５の発振周波数を制御するためには、コンデンサ５７の電荷蓄積量を制御する必要がある。
【００４５】
コンデンサ５７の接地していない側の電極に正電荷を蓄積することで充電する場合、その充電は主として、論理ゲート３５，ダイオード４０，抵抗４８（または論理ゲート３７，ダイオード４２〜４４，抵抗５０）の経路で正電荷を供給することによって行われ、反対に、蓄積した当該正電荷を放電する場合には、その放電は主として、抵抗４９，ダイオード４１，論理ゲート３６（または抵抗５１，ダイオード４７〜４５，論理ゲート３８）の経路で行われる。
【００４６】
もちろん、可変範囲切替制御部２９から供給される有効無効信号ＶＤによって無効とされている（すなわち、ハイレベルを供給されている）論理ゲートを介しては、充電も放電も行うことはできず、有効とされている（すなわち、ローレベルの有効無効信号ＶＤを供給されている）論理ゲートを介してのみ、充放電を行うことができる。
【００４７】
当該有効無効信号ＶＤを出力する可変範囲切替制御部２９は、位相比較器２３から供給される前記比較結果通知信号ＳＮと方路切替制御部２２から供給される前記切替通知信号ＤＮをもとに、当該有効無効信号ＶＤの内容を決定する部分である。
【００４８】
ＶＣＯ２５は供給を受けた制御電圧ＣＶ２に応じた発振周波数で出力クロックＣＬＫ５を出力する発振器である。
【００４９】
また、図１に示す分周回路２６は、当該出力クロックＣＬＫ５を１／Ｎに分周して帰還クロックＣＬＫ５Ｎを出力する機能のほかに、クロック検出のタイミングを伝える検出タイミング通知信号ＤＴを出力する機能を備えている。
【００５０】
当該検出タイミング通知信号ＤＴを受け取る高精度クロック断検出部２７は、前記同期状態において、高精度に、かつ速やかに、選択クロックＣＬＫ１に関するクロック断の検出を行う部分である。同期状態以外においては、当該高精度クロック断検出部２７はクロック断の検出を行わない。同期状態であるか否かは、前記位相比較器２３から供給される同期非同期信号ＡＳによって認識することができる。
【００５１】
同期状態において高精度クロック断検出部２７が検出するクロック断には、セレクタ２０の方路切替えに起因して発生するクロック断と、方路切替えとは関係なく、外部の伝送路の状態や入力候補クロックＣＬ０〜ＣＬ３の送信元の動作状態など、外部同期回路８３の外の要因（外部の障害発生など）によって発生するクロック断が含まれ得るが、方路切替に起因して発生するクロック断（クロックの途切れ）に関しては、当該方路切替を指示する切替操作信号ＵＭの供給を受けることにより、すでに方路切替制御部２２が認識しているため、重ねて高精度クロック断検出部２７が検出する必要はない。
【００５２】
したがって、結局、高精度クロック断検出部２７による検出の対象となるのは、外部の障害発生などに起因するクロック断にかぎられる。
【００５３】
外部の障害発生などに起因するクロック断は、前記クロック断検出部２１によっても検出され得るが、クロック断検出部２１によるクロック断の検出は時間がかかりすぎて問題が発生するため、少なくとも、選択クロックＣＬＫ１に関しての外部の障害発生などに起因するクロック断の検出には、当該高精度クロック断検出部２７が必要となる。より高精度、かつ高速な高精度クロック断検出部２７が検出の対象とする以上、入力候補クロックＣＬ０〜ＣＬ３のうち、セレクタ２０が選択している選択クロックＣＬＫ１に対応する入力候補クロックは、少なくとも同期状態において、クロック断検出部２１の検出対象から除外することが可能である。
【００５４】
高精度かつ速やかなクロック断検出を行うことにより、クロック断による遅延クロックＣＬＫ４の途切れが、位相比較器２３に入力されるより早く、確実に、当該クロック断を検出し、可変範囲切替制御部２９には、前記チャージポンプ回路２４内のチャージ入出力回路３３および３４の無効化を適時に行わせることができる。
【００５５】
しかしこのような高精度かつ速やかなクロック断検出を実現するためは、分周回路２６から供給される検出タイミング通知信号ＤＴと、位相比較器２３から供給される同期非同期信号ＡＳが必要になる。
【００５６】
前記同期状態においては通常、遅延クロックＣＬＫ４と帰還クロックＣＬＫ５Ｎの位相は揃っており、立ち下がりエッジのタイミングも合致しているため、高精度クロック断検出部２７内では、図８（Ｄ）に示す帰還クロックＣＬＫ５Ｎに対応する検出タイミング通知信号ＤＴを用いて、図８（Ｂ）に示す監視タイミング信号ＭＴ１を生成することができる。
【００５７】
前記セレクタ２７の前段などに配置され得る入力回路（図示せず）を、クロック断の発生時には入力候補クロックＣＬ０〜ＣＬ３がハイレベル固定となるように構成しておくと、図８（Ｂ）に示す監視タイミング信号ＭＴ１の立ち上がりエッジ（例えば、ＥＵ１。この立ち上がりエッジのタイミングごとに、前記Ｄ−ＦＦが入力端子の状態を出力端子に取り込む）のタイミングにおいて選択クロックＣＬＫ１がローレベルであれば正常、ハイレベルであればクロック断検出となる。
【００５８】
この立ち上がりエッジ（例えば、ＥＵ１）のタイミングから遅延クロックＣＬＫ４の立ち下がりエッジＤＤ１（図８（Ａ）に示す選択クロックＣＬＫ１の立ち下がりエッジＥＤ１に対応）のタイミングまでの期間ＩＳ１でクロック断が発生した場合には、選択クロックＣＬＫ１のうちクロック断の発生タイミングを示す立ち上がりエッジＥＤ２が図示した状態よりも立ち上がりエッジＥＵ１に近づくことになるが、この場合、後述する時定数回路（７０，７４）を主体とするディレイ回路２８では、エッジが再生されない場合があるため、当該期間ＩＳ１がクロック断の不感帯となる。
【００５９】
当該不感帯に対応する期間ＩＳ１は、もしも立ち上がりエッジＥＵ１のタイミングでクロック断を検出した場合には、チャージ入出力回路３３，３４を無効化し、有効な方路０〜３に選択を切替え、さらには、チャージ入出力回路３４の有効化などを実行するための期間ともなる。
【００６０】
なお、前記監視タイミング信号ＭＴ１の立ち上がりエッジ（ＥＵ１など）は、帰還クロックＣＬＫ５の立ち上がりエッジ（ＥＢ１など）から所定の時間ＣＴ１経過したタイミングに形成されるため、高精度クロック断検出部２７には当該立ち上がりエッジ（ＥＢ１など）を伝える検出タイミング通知信号ＤＴを供給する必要がある。
【００６１】
高精度クロック断検出部２７は選択クロックＣＬＫ１に対してクロック断の検査を行うだけであるため、その入力信号である選択クロックＣＬＫ１と出力信号である検査済みクロックＣＬＫ３とは基本的に同じ信号である。
【００６２】
当該高精度クロック断検出部２７と前記位相比較器２３のあいだに配置されたディレイ回路２８は、高精度クロック断検出部２７の検査時間経過後に可変範囲切替制御部２９が前記チャージ入出力回路３３，３４を無効にしたとき、その無効が、クロックの途切れが位相比較器２３に入力されるより前に（さらに厳密には、このクロックの途切れの入力を受けた位相比較器２３が出力する誤差信号ＣＦ２が前記コンデンサ５７を充放電させる前に）実行されるように、前記検査済みクロックＣＬＫ３に遅延を付与することで上述した遅延クロックＣＬＫ４を生成するための回路である。
【００６３】
一例として当該遅延は、常に数百ｎｓｅｃ程度であってよい。この場合、位相比較器２３による位相比較のタイミングよりも数百ｎｓｅｃ前の時点でクロック断検出を行える事になり、十分な余裕を確保できる。
【００６４】
このような機能を持つディレイ回路２８の実現法には様々なものが考えられるが、ここでは一例として、図５に示す内部構成とする。
【００６５】
（Ａ−１−２）ディレイ回路の内部構成例
図５において、当該ディレイ回路２８は、４つの抵抗７０〜７３と、コンデンサ７４と、ＯＰアンプ７５とを備えている。
【００６６】
このうち抵抗７０とコンデンサ７４はローパスフィルタを構成し、ＯＰアンプ７５は分圧抵抗７２，７３によって分圧された反転入力端子の電位と、前記ローパスフィルタ（７０と７４の時定数回路）経由で供給される検査済みクロックＣＬＫ３をなまらせた信号とを比較して、矩形波を出力するコンパレータ（比較器）である。
【００６７】
このディレイ回路２８に入力される検査済みクロックＣＬＫ３を図６（Ａ）に示す矩形波であるとすると、ローパスフィルタ（７０，７４）によって立ち上がり速度、立ち下がり速度ともに遅らせて、なまらせた信号は、図６（Ｂ）に示す波形となり、この波形がコンパレータ７５によって矩形波に波形整形されると、当該矩形波には、図６（Ａ）に示す元の矩形波に比べ、遅延時間ＤＬ１が付与されている。
【００６８】
なお、ＶＣＯ２５自体の機能は、前記ＶＣＯ１５とまったく同じであってよい。
【００６９】
以下、上記のような構成を有する本実施形態の動作について説明する。
【００７０】
（Ａ−２）実施形態の動作
通常の運用状態において、図１に示す外部同期回路８３は、クロック断検出部２１が検出信号ＤＤを用いて有効な入力候補クロックが供給されていると伝えてきた方路０〜３のなかから、切替操作信号ＵＭに応じて選択した１つの方路（ここでは、方路０とする）から、選択クロックＣＬＫ１を得ている。
【００７１】
このとき、高精度クロック断検出部２７はクロック断を検出せず、チャージポンプ回路２４内では、前記有効無効信号ＶＤにより、充放電能力の大きいチャージ入出力回路３３だけが有効化されており、外部同期回路８３全体が上述した同期状態にある。
【００７２】
当該チャージ入出力回路３３は充放電能力が十分に大きいため、コンデンサ５７を急速に充放電して、高い追従性能を実現する。したがって、選択クロックＣＬＫ１にジッタが存在する場合、その位相変動に忠実に追従した位相を持つ出力クロックＣＬＫ５が得られる。
【００７３】
このような通常の運用状態において、突然、前記切替操作信号ＵＭが方路の選択を方路０から方路１に切り替えるように指示したものとすると、方路切替制御部２２は検出信号ＤＤを参照して当該方路１に有効な入力候補クロックＣＬ１が供給されていることを確認したのち、その指示にしたがう。方路１に有効な入力候補クロックＣＬ１が供給されていない場合には、その旨を上位装置に伝えて、別な方路の選択を促すようにしてもよい。
【００７４】
切替操作指示信号ＵＭにしたがって方路の選択を切り替える場合、当該方路切替制御部２２は、セレクタ２２にその旨の選択制御信号ＳＣを供給するのとほぼ同時に（あるいはそれよりも少し早く）可変範囲切替制御部２９に切替通知信号ＤＮを供給する。
【００７５】
これを受けた可変範囲切替制御部２９は、有効無効信号ＶＤを用いて、それまで動作していたチャージ入出力回路３３を無効化し、それまで無効化されていたチャージ入出力回路３４の無効は維持するので、双方のチャージ入出力回路３３および３４がともに無効となる。
【００７６】
このときコンデンサ５７に蓄積された電荷は、放電の経路を断たれ、新たな充電も行われず、インピーダンス変換部３２などからのわずかな放電分もチャージ抜け補正部３１から補充されるため、チャージ入出力回路３３が無効化された時点の電荷蓄積量を維持する。したがって、制御電圧ＣＶ２は一定値を維持し、ＶＣＯ２５の発振周波数は固定される。
【００７７】
この間に位相比較器２３に入力される遅延クロックＣＬＫ４はどのようなものであってもかまわないが、一例としては、ちょうど図３（Ｃ）に示した時刻ｂまでのクロック（ＰＬＬ入力）と同様であってよい。ただし本実施形態では制御電圧ＣＶ２が一定値を維持するため、図３（Ｅ）の時刻ｂから時刻ｃ近傍のあいだにみられるようなＶＣＯの発振周波数の急激な変動は起きず、極めて安定した動作となる。
【００７８】
時刻ｂ以降の動作では、例えば、時刻ｃの近傍で上述した同期先確定が行われると、外部同期回路８３は目標不確定状態から未同期状態に移行し、可変範囲切替制御部２９は充放電能力の小さいチャージ入出力回路３４を有効とするので、当該チャージ入出力回路３４は、同期を確立するため、前記コンデンサ５７を充放電する。
【００７９】
入力候補クロックＣＬ１に由来する遅延クロックＣＬＫ４と帰還クロックＣＬＫ５Ｎのあいだで同期が確立すると、位相比較器２３から同期確立を知らせる比較結果通知信号ＳＮが出力され、これを受け取った可変範囲切替制御部２９は前記チャージ入出力回路３４を無効にするとともに、充放電能力の大きいチャージ入出力回路３３を有効にする。チャージ入出力回路３３がコンデンサ５７を充放電するようになると、外部同期回路８３は、前記同期状態に復帰する。
【００８０】
なお、ここでは、切替操作信号ＵＭに基づいて方路を切り替える場合について説明したが、例えば、上述した外部の障害発生などに起因して生じるクロック断を高精度クロック断検出部２７が検出した場合の動作も、これと同様であってよい。
【００８１】
例えば、図８（Ａ）に示す立ち上がりエッジＥＤ２のタイミングでクロック断が発生したものとすると、このタイミングではすでに図８（Ｂ）に示す監視タイミング信号ＭＴ１の前回の立ち上がりエッジＥＵ１を過ぎているため次回の立ち上がりエッジＥＵ２まで高精度クロック断検出部２７によるクロック断の検出は行われないが、位相比較器２３は遅延クロックＣＬＫ４と帰還クロックＣＬＫ５Ｎの立ち下がりエッジを比較することによって動作しているため、ＥＤ２のタイミングからＥＵ２のタイミングまでクロック断の検出が遅れたことは、外部同期回路８３等に関し、悪影響を及ぼすことがない。
【００８２】
高精度クロック断検出部２７は、不感帯のほとんどない高精度なクロック断検出機能により、クロック断の影響が位相比較器２３に伝わる前に上記のような安定化動作を行うことが出来るため、システム全体に与える影響を小さくすることが可能となる。
【００８３】
（Ａ−３）実施形態の効果
本実施形態によれば、無駄な動作を減らして外部同期回路（８３）の動作を非常に安定なものとすることができる。
【００８４】
これにより、当該外部同期回路（８３）に後続の外部同期回路が存在する場合などにおけるそのシステム全体に関しては、劇的で不安定な動作の影響が後続に波及することを防止して、システム全体の信頼性を高め、可用性を向上することが可能となる。
【００８５】
しかも、本実施形態では、ＶＣＯ（２５）の制御電圧の変動幅を可変にしているため、通常運用時（前記同期状態）におけるＰＬＬ回路の追従性能は高く維持することができる。
【００８６】
（Ｂ）他の実施形態
上記実施形態の外部同期回路の利用形態としては、例えば、図７に示すものが考えられる。
【００８７】
図７はマルチキャビネット型のＰＢＸ装置を示しており、上記実施形態の外部同期回路８３は、キャビネットＣＡＢ１の内部に搭載されているＰＬＬ８３にあたる。図７において、キャビネットＣＡＢ２〜ＣＡＢ７などに搭載されたＰＬＬ８４〜９１は、発明が解決しようとする課題で述べた下位装置のＰＬＬ回路に相当する。
【００８８】
このような構成の場合、キャビネットＣＡＢ１内のＰＬＬ８３は前記目標不確定状態や未同期状態においては、ＶＣＯの制御電圧の変動幅を抑制しＰＬＬ回路出力の周波数変動を小さくした安定動作を行うため、システム全体に与える影響、及び後段に接続される別システムに与える影響を最小限に押さえることが可能となる。
【００８９】
なお、上記実施形態において位相比較器２３は、立ち下がりエッジのタイミングを比較したが、立ち上がりエッジを比較するようにしてもよいことは当然である。
【００９０】
また、上記実施形態では、選択される方路０〜３の数は４つであったが、この数は、３以下であってもよく、５以上であってもよい。
【００９１】
さらに、上記実施形態ではセレクタ２０を用いて複数の方路の選択を切り替えるようにしたが、方路は１つとしてもよく、セレクタ２０は省略してもよい。方路が１つであっても当該方路から入力されるクロックに、外部の障害発生などに起因したクロック断が発生することがあり、その場合にも本発明は効果的である。
【００９２】
また、上記実施形態ではチャージポンプ回路３３に、充放電能力の異なる２つのチャージ入出力回路３３，３４を設け、同期区間では充放電能力の高いチャージ入出力回路３３を使用するようにしたが、必要に応じて、同期区間でも充放電能力の低いチャージ入出力回路３４を使用するようにしてもよい。外部同期回路の用い方によっては、外部クロック（ＣＬ０〜ＣＬ３）に発生したジッタに対する追従性能を意図的に低下させて、内部クロック（出力クロックＣＬＫ５）にジッタが発生しにくくしたほうが、後段ＰＬＬが存在する場合、後段での同期はずれの防止などに有利な場合もあるためである。
【００９３】
必要な場合には、設定操作によって、同期区間で使用するチャージ入出力回路（３３または３４）を指定できるようにしてもよい。
【００９４】
さらに、使用可能な充放電能力、すなわち使用可能なチャージ入出力回路（例えば、３３，３４）は上記実施形態の２つにかぎらず、３つ以上用意してもよい。
【００９５】
【発明の効果】
以上に説明したように、本発明によれば、位相自動制御装置の動作を安定させることが可能となる。
【図面の簡単な説明】
【図１】実施形態に係る外部同期回路の主要部の構成例を示す概略図である。
【図２】従来の外部同期回路の主要部の構成例を示す概略図である。
【図３】発明が解決しようとする課題を説明するためのタイムチャートである。
【図４】実施形態に係る外部同期回路で使用するチャージポンプ回路の内部構成例を示す概略図である。
【図５】実施形態に係る外部同期回路で使用するディレイ回路の内部構成例を示す概略図である。
【図６】実施形態に係る外部同期回路で使用するディレイ回路の動作説明図である。
【図７】実施形態に係る外部同期回路の利用形態の一例を示す概略図である。
【図８】実施形態に係る外部同期回路で使用する高精度クロック断検出部の動作を説明するためのタイムチャートである。
【符号の説明】
０〜３…方路、１０、２０…セレクタ、１１，２１…クロック断検出部、１２，２２…方路切替制御部、１３，２３…位相比較器、１４，２４…チャージポンプ回路、１５，２５…ＶＣＯ、１６，２６…分周回路、２７…高精度クロック断検出部、２８…ディレイ回路、２９…可変範囲切替制御部、８３…外部同期回路。
【図１】
0003894785.tif 000002
【図２】
0003894785.tif 000003
【図３】
0003894785.tif 000004
【図４】
0003894785.tif 000005
【図５】
0003894785.tif 000006
【図６】
0003894785.tif 000007
【図７】
0003894785.tif 000008
【図８】
0003894785.tif 000009