(57)【特許請求の範囲】
【請求項１】
主処理部を備えたマザーボードから、当該マザーボードと接続されたサブモジュールに対して主処理部の性能に応じた動作クロック信号を供給し、前記サブモジュールが前記動作クロック信号に同期して作動するようにした情報処理装置において、
前記サブモジュールは、前記マザーボード側からの動作クロック信号の周波数を検出するクロック周波数検出手段と、当該クロック周波数検出手段の検出周波数に応じて自己のタイマあるいは通信ボーレートのクロック周波数に関係する動作諸元を設定する動作諸元設定手段と、を備えることを特徴とする情報処理装置。
【請求項２】
前記クロック周波数検出手段は、前記クロック周波数を検出するための周波数検出用発振回路を備え、当該周波数検出用発振回路の発振信号を基準として前記動作クロック信号の周波数を検出するようになっていることを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記サブモジュールは、当該サブモジュールで独立した通信用クロック等の発振回路を備えたサブモジュールであって、前記発振回路を前記周波数検出用発振回路として流用するようにしたことを特徴とする請求項２記載の情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、主プロセッサ等の主処理部が実装されたマザーボード側から、このマザーボードと接続される通信モジュール等のサブモジュールに対して、動作クロック信号を供給するようにした情報処理装置に関する。
【０００２】
【従来の技術】
従来、例えば主プロセッサと、この主プロセッサが搭載されたメインボードの拡張スロットに実装された通信制御モジュール，入出力制御モジュール等のサブモジュールとから構成される情報処理装置等においては、主プロセッサ側から各サブモジュールに動作クロック信号を供給し、主プロセッサからの動作クロック信号に基づいて各サブモジュールが作動するようになっていたり、或いは、サブモジュール毎に独立した動作クロック信号発生用の発振回路を持たせて、各サブモジュールで独立した動作クロック信号に基づいて作動するようにしている。
【０００３】
【発明が解決しようとする課題】
近年、情報処理装置の性能は飛躍的に向上し続けており、主プロセッサ或いはサブモジュール等においても、新製品の開発の度に、これに伴って性能向上、つまり、動作クロックの高速化が図られている。このとき、主プロセッサ側の高速化に応じてサブモジュール側でも高速化を図る必要があるが、メンテナンスを容易にするため、或いは、主プロセッサ側が旧周波数の動作クロックである場合でも対応することができるように、サブモジュール側では、新旧双方の周波数の動作クロックに対応できるようにしている。
【０００４】
この新旧双方の周波数の動作クロックに対応できるようにする方法としては、例えば、主プロセッサ側から各サブモジュールに対して動作クロック信号を供給する場合には、ハードウェア的には、デジタル回路を同期回路として設けることによって容易に実現することができる。そして、サブモジュール内で使用するタイマの設定値等は動作クロックによって変更する必要があるため、例えばサブモジュール内に設定ピンを用意して、供給される動作クロック信号の周波数に応じて設定ピンによって設定を変更し、この設定ピンによる設定をサブモジュール側のプロセッサで読み取ってタイマの設定を行うようにする方法等が考えられる。
【０００５】
しかしながら、この方法では、オペレータが設定ピンの設定を行う必要があり、特にサブモジュールが多数ある場合等には、全てのサブモジュールに対して設定を行うことは煩わしい操作であって、また、設定ピンの設定ミスが生じる可能性もある。
【０００６】
このような煩わしさ、或いは設定ミス等は、各サブモジュールに独立に発振回路を設けることによって解決することができる。しかしながら、このように各サブモジュールに発振回路を設ける場合には、その分コストがかかることになり、また、主プロセッサと各サブモジュールとの間で互いの動作クロック間の同期をとる必要があって、回路が複雑になり、また、設計ミスを生じやすいという問題がある。
【０００７】
そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、主処理部から供給される動作クロック信号の周波数の変更に対してサブモジュール側で容易に対応することの可能な情報処理装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１に係る情報処理装置は、主処理部を備えたマザーボードから、当該マザーボードと接続されたサブモジュールに対して動作クロック信号を供給するようにした情報処理装置において、前記サブモジュールは、前記マザーボード側からの動作クロック信号の周波数を検出するクロック周波数検出手段と、当該クロック周波数検出手段の検出周波数に応じて自己のタイマあるいは通信ボーレートのクロック周波数に関係する動作諸元を設定する動作諸元設定手段と、を備えることを特徴としている。
【０００９】
この請求項１に係る発明では、サブモジュールに対して主処理部から動作クロック信号が供給され、サブモジュールでは、供給された動作クロック信号に基づいて作動する。このときサブモジュールでは、例えば起動時等初期状態となったとき等に、供給される動作クロック信号についてその周波数がクロック周波数検出手段によって検出され、検出された周波数に応じて、自己のタイマあるいは通信ボーレートのクロック周波数に関係する動作諸元が動作諸元設定手段によって設定され、この動作諸元に応じた動作が行われる。
【００１０】
また、本発明の請求項２に係る情報処理装置は、前記クロック周波数検出手段は、前記クロック周波数を検出するための周波数検出用発振回路を備え、当該周波数検出用発振回路の発振信号を基準として前記動作クロック信号の周波数を検出するようになっていることを特徴としている。
【００１１】
この請求項２に係る発明では、クロック周波数検出手段は周波数検出用発振回路を備えていて、例えば供給される動作クロック信号のパルス当たりの周波数検出用発振回路の発振信号のパルス数を検出する等、周波数検出用発振回路の発振信号を基準として、供給される動作クロック信号の周波数が検出される。
【００１２】
また、本発明の請求項３に係る情報処理装置は、前記サブモジュールは、当該サブモジュールで独立した通信用クロック等の発振回路を備えたサブモジュールであって、前記発振回路を前記周波数検出用発振回路として流用するようにしたことを特徴としている。
【００１３】
この請求項３に係る発明では、例えば主プロセッサを備えたマザーボードに実装される通信用モジュール等のように、サブモジュールは独立した通信用クロック等の発振回路を備えていて、この発振回路が周波数検出用発振回路として流用されて、クロック周波数検出手段により動作クロック信号の周波数が検出される。
【００１４】
【発明の実施の形態】
以下に、本発明の実施の形態を説明する。図１は、本発明の実施の形態における情報処理装置５０の一例を示したものであって、図中１は、マザーボードであって、このマザーボード１には、主処理部としての主プロセッサ１１，ＲＯＭ１２，ＲＡＭ１３，機能拡張用のスロット２１〜２３が実装され、これらはプロセッサバス３１を介して接続されている。そして、機能拡張用のスロット２１〜２３には、サブモジュール４１〜４３が実装され、プロセッサバス３１を介して主プロセッサ１と各サブモジュール４１〜４３との間で通信を行うようになっている。
【００１５】
そして、マザーボード１には、動作クロック信号を生成する水晶発振器等を備えた図示しないクロック発生回路が設けられ、マザーボード１に実装された各部では、このクロック発生回路で発生するクロック信号ＣＬＫ１に同期して作動すると共に、マザーボード１側から、各サブモジュール４１〜４３に対してこのクロック信号ＣＬＫ１が供給されるようになっている。
【００１６】
前記各サブモジュール４１〜４３は、例えば入出力制御処理を行う入出力モジュール或いは通信制御処理を行う通信制御モジュール等であって、１６ＭＨｚ及び２５ＭＨｚの何れの動作クロック信号にも対応して作動できるようになっている。そして、各サブモジュール４１〜４３には、図２に示すように、プロセッサ１００が実装されていると共に、クロック周波数検出回路（クロック周波数検出手段）１２０が実装され、サブモジュール４１〜４３では、マザーボード１側から供給されるクロック信号ＣＬＫ１に同期して作動するようになっている。
【００１７】
前記クロック周波数検出回路１２０は、供給されるクロック信号ＣＬＫ１が１６ＭＨｚ及び２５ＭＨｚの何れの周波数であるかを検出するための回路であって、このクロック周波数検出回路１２０は、図２に示すように、クロック信号ＣＬＫ１を分周するための分周用カウンタ１０１と、当該分周用カウンタ１０１で１／８分周した分周信号ＣＬＫ１(1/8) を、後述の基準クロック信号ＣＬＫ２と同期及び遅延させるための、Ｄ型フリップフロップ１１１及び１１２と、これらＤ型フリップフロップ１１１及び１１２で同期させた信号の立ち上がりを検出するための、Ｄ型フリップフロップ１１３及びＮＡＮＤ回路１１４と、水晶発振器等を備えたクロック信号ＣＬＫ１の周波数を検出するための５０ＭＨｚの基準クロック信号ＣＬＫ２を発生する基準クロック発生回路（周波数検出用発振回路）１１０と、ＮＡＮＤ回路１１４の立ち上がり検出信号ＳU をトリガとして、基準クロック信号ＣＬＫ２のパルス数を検出する周波数検出用カウンタ１０２と、各Ｄ型フリップフロップ１１１〜１１３及び周波数検出用カウンタ１０２のリセット用のＤ型フリップフロップ１１５と、周波数検出用カウンタ１０２のリップルキャリーを検出した場合に周波数検出用カウンタ１０２を停止させるためのインバータ１１６とから構成されている。
【００１８】
前記分周用カウンタ１０１及び周波数検出用カウンタ１０２は、例えば７４ＬＳ１６１等の４ビットバイナリカウンタから構成されている。そして、分周用カウンタ１０１では、そのクロック入力端子ＣＫには、マザーボード１側から供給されるクロック信号ＣＬＫ１が入力される。また、カウントコントロール入力端子ＥＴ及びＥＰ，プリセット入力端子ＬＤ，リセット入力端子ＣＲ，のそれぞれには、これら各端子への入力を“Ｈ”に固定する電圧Ｖｃｃが入力され、データプリセット用のデータ入力端子Ａ，Ｂ，Ｃ，Ｄにはこれら各端子への入力を“Ｌ”に固定する電圧ＧＮＤが入力される。また、分周用カウンタ１０１の最下位ビットである第１ビットの出力端子ＱＡ〜最上位ビットである第４ビットの出力端子ＱＤのうち、第３ビットの出力端子ＱＣの出力信号がフリップフロップ１１１の入力端子Ｄに入力される。つまり、分周用カウンタ１０１では、クロック信号ＣＬＫ１を１／８に分周し、その１／８の分周信号ＣＬＫ１(1/8) が、フリップフロップ１１１の入力端子Ｄに供給されるようになっている。
【００１９】
前記Ｄ型フリップフロップ１１１〜１１３の各クロック入力端子ＣＫには、基準クロック発生回路１１０で発生した基準クロック信号ＣＬＫ２が入力され、リセット入力端子ＣＲには、後述のフリップフロップ１１５からのリセット信号ＳC が入力される。そして、フリップフロップ１１１の入力端子Ｄには分周用カウンタ１０１からの分周信号ＣＬＫ１(1/8) が入力され、フリップフロップ１１１の非反転出力がフリップフロップ１１２の入力端子Ｄに入力され、フリップフロップ１１２の非反転出力がフリップフロップ１１３の入力端子Ｄに入力され、フリップフロップ１１３の非反転出力が、周波数検出用カウンタ１０２のカウントコントロール入力端子ＥＰに入力される。また、フリップフロップ１１２の非反転出力とフリップフロップ１１３の反転出力とがＮＡＮＤ回路１１４に入力され、この出力が立ち上がり検出信号ＳU として周波数検出用カウンタ１０２のプリセット入力端子ＬＤに入力される。
【００２０】
そして、周波数検出用カウンタ１０２のクロック入力端子ＣＫには、前記基準クロック信号ＣＬＫ２が入力され、データプリセット用のデータ入力端子Ａ，Ｂ，Ｃ，Ｄのうち、最上位ビットである第１ビットに対応するデータ入力端子Ａと、最下位ビットである第４ビットに対応するデータ入力端子Ｄとには、これらへの入力を“Ｌ”に固定する電圧ＧＮＤが入力され、第２ビットに対応するデータ入力端子Ｂ及び第３ビットに対応するデータ入力端子Ｃには、これらへの入力を“Ｈ”に固定する電圧Ｖｃｃが入力され、リセット入力端子ＣＲには、後述のフリップフロップ１１５からのリセット信号Ｓc が入力される。そして、桁上がり信号出力端子ＲＣからの桁上がり信号が、ＲＥＳＵＬＴ信号としてプロセッサ１００に出力されると共に、インバータ１１６を介して周波数検出用カウンタ１０２のカウントコントロール入力端子ＥＴに入力される。
【００２１】
そして、前記フリップフロップ１１５では、入力端子Ｄにプロセッサ１００からの周波数検出を指示するＣＨＥＣＫ信号が入力され、クロック入力端子ＣＫには、基準クロック発生回路１１０からの基準クロック信号ＣＬＫ２が入力され、また、リセット入力端子ＣＲには、これへの入力を“Ｈ”に固定する電圧Ｖｃｃが入力される。そして、フリップフロップ１１５の非反転出力がリセット信号ＳC として、各フリップフロップ１１１〜１１３，周波数検出用カウンタ１０２のリセット入力端子ＣＲに入力される。
【００２２】
そして、各サブモジュール４１〜４３のプロセッサ１００では、起動時或いはリセットスタート時等の初期状態時には、クロック周波数検出回路１２０に対して、クロック周波数検出指示を行って、クロック周波数検出回路１２０を作動させ、クロック周波数検出回路１２０で検出した検出周波数に応じて、自己のタイマあるいは通信ボーレートのクロック周波数に関係する所定の動作諸元の設定を行う。
【００２３】
つまり、プロセッサ１００では、図３のフローチャートに示すように、起動時或いはリセットスタート時等初期状態となったときに、周波数検出の指示を行うＣＨＥＣＫ信号を“Ｈ”としてクロック周波数検出回路１２０に出力する（ステップＳ１）。そして、予め設定された所定時間、クロック周波数検出回路１２０からのＲＥＳＵＬＴ信号を監視し、（ステップＳ２）、この間にＲＥＳＵＬＴ信号が“Ｈ”となったか否かを判定する（ステップＳ３）。なお、ＲＥＳＵＬＴ信号を監視する時間は、クロック周波数検出回路１２０で、クロック信号ＣＬＫ１の周波数の判断が終了するのに十分な時間である。
【００２４】
そして、ＲＥＳＵＬＴ信号が所定時間の間に“Ｈ”となった場合には、クロック信号ＣＬＫ１は１６ＭＨｚであるとして、自己のタイマあるいは通信ボーレートのクロック信号ＣＬＫ１に応じて設定すべき動作諸元を、１６ＭＨｚに対応するように設定する（ステップＳ４）。一方、ＲＥＳＵＬＴ信号が“Ｌ”である場合は、クロック信号ＣＬＫ１は２５ＭＨｚであるとして、所定の動作諸元を２５ＭＨｚに対応するように設定する（ステップＳ５）。なお、ステップＳ３〜Ｓ５の処理が動作諸元設定手段に対応している。
【００２５】
そして、クロック信号ＣＫＬ１の周波数に応じて動作諸元の設定が終了すると、ＣＨＥＣＫ信号を“Ｌ”にリセットし、処理を終了する（ステップＳ６）。次に、上記第１の実施の形態の動作を説明する。
【００２６】
今、マザーボード１側では、１６ＭＨｚのクロック信号ＣＬＫ１に応じて作動するようになっているとすると、各サブモジュール４１〜４３へは、１６ＭＨｚのクロック信号ＣＬＫ１が供給される。
【００２７】
各サブモジュール４１〜４３のプロセッサ１００では、起動時或いはリセットスタート時等、初期状態となったときに、ＣＨＥＣＫ信号を“Ｌ”から“Ｈ”に変更して出力し、これによって、フリップフロップ１１５からリセット信号ＳCが“Ｈ”として出力されるから、フリップフロップ１１１〜１１３がリセット状態から作動状態となり、また、このとき周波数検出用カウンタ１０２もリセット状態から作動可能状態となる。
【００２８】
そして、各サブモジュール４１〜４３に供給されたクロック信号ＣＬＫ１は、分周用カウンタ１０１に入力され、図４に示すように、クロック信号ＣＬＫ１（図４（ａ））が１／８に分周された分周信号ＣＬＫ１(1/8) （図４（ｂ））が、フリップフロップ１１１の入力端子Ｄに入力される。
【００２９】
ここで、基準クロック発生回路１１０では、５０ＭＨｚの基準クロック信号ＣＬＫ２を発生するから（図４（ｃ））、分周信号ＣＬＫ１(1/8) はフリップフロップ１１１〜１１３によって、基準クロック信号ＣＬＫ２に同期すると共に遅延される（図４（ｄ）〜（ｆ））。
【００３０】
そして、フリップフロップ１１２の出力（図４（ｅ））とフリップフロップ１１３の反転出力（図４（ｇ））とから、フリップフロップ１１２の出力の立ち上がり、つまり、分周信号ＣＬＫ１(1/8) の立ち上がりがＮＡＮＤ回路１１４で検出されて、この立ち上がり検出信号ＳU （図４（ｈ））が、周波数検出用カウンタ１０２のプリセット入力端子ＬＤに入力されるから、周波数検出用カウンタ１０２は、分周信号ＣＬＫ１(1/8) の立ち上がりで、各ビットが“０１１０”にプリセットされ、１０進法で“６”がセットされる。そして、図４に示すように、時点ｔ1 で周波数検出用カウンタ１０２がプリセットされ、カウントコントロール端子ＥＴへの入力が“Ｈ”，フリップフロップ１１３の非反転出力が“Ｈ”である時点ｔ2 から、周波数検出用カウンタ１０２でのカウントが開始され、そのカウント値は、プリセット値“６”から、基準クロック信号ＣＬＫ２の立ち上がりで、カウントアップし（図４（ｉ））、時点ｔ3 でオーバーフローしたとき、桁上がり信号出力端子ＲＣの出力、つまりＲＥＳＵＬＴ信号が“Ｈ”として出力される。これによって、カウントコントロール端子ＥＴへの入力が“Ｌ”となるから、周波数検出用カウンタ１０２ではカウントアップを停止する。
【００３１】
このとき、サブモジュール４１〜４３のプロセッサ１００では、所定時間ＲＥＳＵＬＴ信号を監視しているから、ＲＥＳＵＬＴ信号が“Ｈ”として出力されるとこれを検出し、クロック信号ＣＬＫ１は１６ＭＨｚであると判断して、自己のタイマあるいは通信ボーレートのクロック周波数に関係する動作諸元を１６ＭＨｚ対応に設定し、ＣＨＥＣＫ信号を“Ｌ”にリセットする。
【００３２】
クロック周波数検出回路１２０では、ＣＨＥＣＫ信号が“Ｌ”となると、フリップフロップ１１１〜１１３，周波数検出用カウンタ１０２がリセット状態となって、作動を停止する。
【００３３】
一方、マザーボード１から供給されるクロック信号ＣＬＫ１が２５ＭＨｚである場合には、図５に示すように、上記と同様にして分周用カウンタ１０１に入力されたクロック信号ＣＬＫ１（図５（ａ））が、１／８に分周されて、この分周信号ＣＬＫ１(1/8) （図５（ｂ））が、フリップフロップ１１１〜１１３によって、基準クロック信号ＣＬＫ２（図５（ｃ））と同期されると共に遅延され（（図５（ｄ）〜（ｆ））、フリップフロップ１１２の非反転出力とフリップフロップ１１３の反転出力（図５（ｇ））とからＮＡＮＤ回路１１４で分周信号ＣＬＫ１(1/8) の立ち上がりが検出されてこの立ち上がり検出信号ＳU （図５（ｈ））が“Ｌ”となったとき、周波数検出用カウンタ１０２が１０進法の“６”にプリセットされ（時点ｔ11）、またこのとき、カウンタコントロール入力端子ＥＰへの入力信号が“Ｈ”となることから、周波数検出用カウンタ１０２が基準クロック信号ＣＬＫ２の立ち上がり（時点ｔ12）で、カウントを開始する。そして、カウンタコントロール入力端子ＥＰへの入力信号が“Ｌ”となると、時点ｔ13でカウントアップを終了する。
【００３４】
そして、時点ｔ14で再度立ち上がり検出信号ＳU が“Ｌ”となったとき、周波数検出用カウンタ１０２がプリセットされ、時点ｔ15でカウントアップを開始し、時点ｔ16でカウンタコントロール入力端子への入力信号が“Ｌ”であることからカウントアップを終了する。
【００３５】
したがって、クロック信号ＣＬＫ１が２５ＭＨｚである場合には、周波数検出用カウンタ１０２がオーバーフローする前に、カウンタコントロール入力端子への入力信号が“Ｌ”となることから、ＲＥＳＵＬＴ信号は“Ｌ”を維持する。よって、プロセッサ１００で監視する監視時間中にＲＥＳＵＬＴ信号が“Ｈ”となることはないから、プロセッサ１００では、クロック信号ＣＬＫ１は２５ＭＨｚであると判断して、所定の動作諸元を２５ＭＨｚ対応に設定し、ＣＨＥＣＫ信号を“Ｌ”にリセットする。これによって、クロック周波数検出回路１２０の作動が終了する。
【００３６】
したがって、上述のように、周波数検出用カウンタ１０２のカウントコントロール入力端子ＥＰへの入力信号が“Ｈ”である間の基準クロック信号ＣＬＫ２をカウントして、クロック信号ＣＬＫ１が“Ｈ”である間の基準クロック信号ＣＬＫ２のパルス数をカウントし、クロック信号ＣＬＫ１が１６ＭＨｚである場合には、周波数検出用カウンタ１０２がオーバーフローするようにし、２５ＭＨｚである場合には、オーバーフローしないようにしたから、桁上がり信号が“Ｈ”であるか“Ｌ”であるかによって、クロック信号ＣＬＫ１の周波数を判定することができる。
【００３７】
よって、供給されるクロック信号ＣＬＫ１が２５ＭＨｚ又は１６ＭＨｚのいずれである場合でも、自動的にその周波数を確実に検出しこれに応じて、所定の動作諸元の設定を行うことができるから、オペレータがクロック信号の周波数を設定する煩わしさを回避できると共に、オペレータによるクロック信号の周波数の設定による設定ミス等、人為的なミスを回避することができる。
【００３８】
また、自動的に周波数を検出しこれに応じて自己のタイマあるいは通信ボーレートのクロック周波数に関係する動作諸元の設定を行うようにしたから、マザーボード１のクロック周波数が２５ＭＨｚである場合でも１６ＭＨｚである場合でも、何らかわりなくサブモジュール４１〜４３をマザーボード１に実装することができる。
【００３９】
また、各サブモジュール４１〜４３では、マザーボード１側から供給される同一のクロック信号ＣＬＫ１に基づいて作動するから、これらマザーボード１側とサブモジュール側との間で同期をとる必要がなく、その分回路構成を簡略することができる。
【００４０】
なお、上記の実施の形態においては、クロック信号ＣＬＫ１の周波数が２５ＭＨｚであるか１６ＭＨｚであるかを検出するようにした場合について説明したが、これに限らず、任意の周波数について判別を行うことができ、また、二つの周波数が同程度の周波数であっても、二つの周波数を判別できるように、クロック信号ＣＬＫ１の分周比及び基準クロック信号の周波数ＣＬＫ２を設定し、これに応じて周波数検出用カウンタ１０２のプリセット値を設定すれば、上記と同様にして周波数の判別を行うことができる。
【００４１】
また、上記の実施の形態では、２種類の周波数を判別するようにした場合について説明したが、３種類以上の周波数である場合でも判別することができ、この場合には、例えば判別すべき周波数の種類に応じて周波数検出用カウンタを追加すればよい。つまり、１０ＭＨｚ，１６ＭＨｚ，２５ＭＨｚである場合には、第１の周波数検出用カウンタでは、１０ＭＨｚ及び１６ＭＨｚではオーバーフローし２５ＭＨｚではオーバーフローしないように設定しておき、第２の周波数検出用カウンタでは、１０ＭＨｚではオーバーフローし、１６ＭＨｚ及び２５ＭＨｚではオーバーフローしないように設定しておけば、第１及び第２の周波数検出用カウンタが共にオーバーフローすれば、周波数は１０ＭＨｚ，共にオーバーフローしなければ、周波数は２５ＭＨｚ，何れか一方のみがオーバーフローすれば、周波数は１６ＭＨｚとして判別することができる。
【００４２】
また、上記の実施の形態においては、各サブモジュール４１〜４３にクロック周波数検出回路１２０を設けるようにした場合について説明したが、例えば通信制御モジュール等、すでに、サブモジュール固有のクロック回路が実装されている場合には、このクロック回路で発生したクロック信号を基準クロック信号ＣＬＫ２として流用することも可能であり、この場合には、基準クロック信号ＣＬＫ２に応じて分周比或いは周波数検出用カウンタ１０２のプリセット値を設定すればよく、このようにすることによって、コスト削減を図ることができる。
【００４３】
また、上記の実施の形態においては、桁上がり信号が“Ｈ”であるか否かに基づいて、周波数の判別を行うようにした場合について説明したが、例えば、周波数検出用カウンタ１０２のカウント値を読み取ってその大きさから、判別するようにしてもよい。
【００４４】
さらに、上記の実施の形態においては、プロセッサ１００で、所定時間、ＲＥＳＵＬＴ信号を監視するようにした場合について説明したが、周波数検出用カウンタ１０２の桁上がり信号出力端子ＲＣの出力側にラッチ回路を設け、プロセッサ１００がＣＨＥＣＫ信号を“Ｈ”として出力してから、クロック周波数検出回路１２０での周波数検出が終了するのに十分な時間が経過したとき、プロセッサ１００がＲＥＳＵＬＴ信号を読み取るようにしてもよい。
【００４５】
【発明の効果】
以上説明したように、本発明の請求項１に係る情報処理装置によれば、サブモジュールのクロック周波数検出手段で主処理部から供給される動作クロック信号の周波数を検出し、この検出周波数に応じて動作諸元設定手段で検出周波数に応じて自己のタイマあるいは通信ボーレートのクロック周波数に関係する動作諸元を設定するようにしたから、周波数の検出及び検出した周波数に応じた動作諸元の設定を容易且つ的確に行うことができる。
【００４６】
また、本発明の請求項２に係る情報処理装置によれば、入力される動作クロック信号の周波数を周波数検出用発振回路の発振信号を基準として検出するようにしたから、動作クロック信号の周波数を容易に検出することができる。
【００４７】
また、本発明の請求項３に係る情報処理装置によれば、サブモジュールに予め実装されている通信用クロック等の発振回路の発振信号を周波数検出用発振回路の発振信号として流用するようにしたから、新たな発振回路を設ける必要がなくその分、コスト削減を図ることができる。
【図面の簡単な説明】
【図１】本発明における情報処理装置の一例を示す構成図である。
【図２】クロック周波数検出回路の一例を示す回路図である。
【図３】本発明の実施の形態におけるサブモジュールのプロセッサにおけるクロック周波数に応じた動作諸元設定時の処理手順の一例を示すフローチャートである。
【図４】本発明の実施の形態の動作説明に供する説明図である。
【図５】本発明の実施の形態の動作説明に供する説明図である。
【符号の説明】
１ マザーボード
１１ 主プロセッサ
４１〜４３ サブモジュール
１００ プロセッサ
１０１ 分周用カウンタ
１０２ 周波数検出用カウンタ
１１０ 基準クロック発生回路
１１１〜１１３，１１５ Ｄ型フリップフロップ
１２０ クロック周波数検出回路
ＣＬＫ１ クロック信号
ＣＬＫ１(1/8) 分周信号
ＣＬＫ２ 基準クロック信号
【図１】
0003922774.tif 000002
【図２】
0003922774.tif 000003
【図３】
0003922774.tif 000004
【図４】
0003922774.tif 000005
【図５】
0003922774.tif 000006