(57)【特許請求の範囲】
【請求項１】
アナログ信号に対する伝送線路に挿入される保護回路であって、給電端子と、アース端子と、入力端子と、出力端子とを有し、
当該回路は第１の直列トランジスタを有し、
該トランジスタの電流引き込み電極は電圧の印加される端子と接続されており、
該電圧は入力端子の電圧に実質的に等しく、
該トランジスタの電流取り出し電極は出力端子に出力し、
第２のトランジスタが第１のトランジスタの制御のために設けられている形式の保護回路において、
第２のトランジスタは増幅器として接続されており、電流引き込み電極と電流取り出し電極と制御電極とを有し、
前記電流引き込み電極は、ヘッドの負荷素子によって負荷され、該負荷素子は給電端子と接続されており、
前記電流取り出し電極は、フットの負荷素子によって負荷され、該負荷素子はアースと接続されており、
前記制御電極は、入力端子電圧が実質的にこれに印加されるように接続されており、
直列トランジスタの制御電極は第２のトランジスタと、ヘッド負荷素子の側で接続されている、
ことを特徴とする保護回路。
【請求項２】
アナログ信号発生器とこの信号に対する伝送線路との間に配置するための保護回路であって、フット負荷によって負荷される第２のトランジスタの電極は出力端子と、直列トランジスタを介して接続されている、請求項１記載の保護回路。
【請求項３】
ダイオードが、線路と直列トランジスタの制御電極との間に、当該ダイオードが通常動作では阻止されるような方向で接続されている、請求項２記載の保護回路。
【請求項４】
アナログ信号の伝送線路と装置との間に配置するための保護回路であって、
フット負荷素子は、給電端子とアースとの間のツェナーダイオードまたは抵抗ブリッジである、請求項１記載の保護回路。
【請求項５】
複数の伝送線路と装置との間に配置するための保護回路であって、
複数の入力端子を有し、
第１のトランジスタの制御電極は前記入力端子と複数の星形接続された分岐路を介して接続されており、
当該回路は複数の第２のトランジスタを有し、該第２のトランジスタはそれぞれ１つの出力端子と接続されており、
当該素子の制御電極はそれぞれ抵抗によって第１のトランジスタの出力側と接続されている、請求項４記載の保護回路。
【請求項６】
直列トランジスタの主電流路はキャパシタによりバイパスされている、請求項１記載の保護回路。
【発明の詳細な説明】
技術分野
本発明は、アナログ信号に対する伝送線路に挿入される保護回路に関し、該保護回路は給電端子とアース端子と入力端子と出力端子とを有しており、さらに保護回路は第１の直列トランジスタを有し、該直列トランジスタの電流引き込み電極の１つは電圧の印加される端子と接続されており、前記電圧は入力端子の電圧に実質的に等しく、前記トランジスタの電流取り出し電極は出力端子に出力し、第１のトランジスタを制御するための第２のトランジスタを有する形式の保護回路に関する。
背景技術
保護回路は刊行物ＤＥ−ＯＳ２８１２１５７から公知である。この刊行物によれば、線路に挿入されるスイッチングトランジスタが補助トランジスタと接続されており、保護トランジスタは電流測定抵抗の端子への信号により導通制御され、電流をスイッチングトランジスタのベースに追加する。
発明の開示
本発明の課題は、保護回路の作用効率を向上させることである。
このために、第２のトランジスタは増幅器として接続されており、電流引き込み電極と、電流取り出し電極と、制御電極とを有し、前記電流引き込み電極は給電端子と接続されたヘッドの負荷素子によって負荷され、前記電流取り出し電極はアースと接続されたフットの負荷素子により負荷され、前記制御電極は入力端子電圧が実質的にこれに印加されるように接続されており、直列トランジスタの制御電極は第２のトランジスタとヘッド負荷素子の側で接続されているように構成される。
本発明の実施例は請求項２から６に記載されている。
本発明の別の側面は以下の実施例の説明から明らかである。
【図面の簡単な説明】
図１は、路上車両を示す。
図２は、アナログ信号発生器とこの信号に対する伝送線路との間に配置するための設けられた回路の実施例の回路図である。
図３は、信号の伝送線路と装置との間に配置するために設けられた回路の実施例の回路図である。
図４は、図３の回路の適用例の回路図である。
発明を実施するための形態
図１の車両１には中央ユニットと、伝送線路とが設けられている。この中央ユニットはアナログ信号を形成し、伝送線路はこの信号を端末ユニットに伝送する。端末ユニットは車両の計器パネルＤＢに設けられている。中央ユニットＣＵは例えばナビゲーション装置の計算器であり、色成分のＲＶＢ信号を表示のために送出する。線路は例えばバイポーラシールド線路ＬＩ（各色毎に）であり、端末ユニットは例えば液晶表示器ＤＩＳＰである。
図２の回路は、例えば１２Ｖの電圧ＶＣＣにより給電される。この回路は入力端子ＲＶＢと出力端子とを有する。入力端子には計算器ＣＵが信号を送出し、出力端子は線路ＬＩと接続されている。ＮＰＮ型である第１の直列トランジスタＴ１は、その主電流路（コレクタからエミッタへ至る）が入力端子を後で説明する種々の素子を介して出力端子と接続するように配置されている。
入力端子の信号はそれ自体公知の前置増幅器段に印加される。この前置増幅器段は、負荷抵抗Ｒ１を有する後置接続されたトランジスタＰＴからなる。前置増幅器段ＰＴから出力された信号は制御電極、すなわち直列トランジスタと同じ導電形式である第２のトランジスタＴ２のベースに印加される。第２のトランジスタは同時に従来の増幅器として接続されている。第２のトランジスタは電流引き込み電極、すなわちコレクタと、電流取り出し電極、すなわちエミッタとを有し、電流引き込み電極はヘッド負荷素子、すなわち給電端子と接続された抵抗ＬＲ１により負荷され、電流取り出し電極はフット負荷素子、すなわちアースと接続された抵抗ＬＲ２により負荷される。
第１のトランジスタＴ１は電流引き込み電極、すなわちコレクタを有し、この電極は第２のトランジスタＴ２のエミッタと接続されている。すなわち、フット負荷素子ＬＲ２の側で接続されている。従ってＴ１の電流引き込み電極は端子３と接続されており、この端子には入力端子の電圧と実質的に等しい電圧が印加される。電流取り出し電極、すなわちエミッタは線路ＬＩに出力し、制御電極、すなわちベースは抵抗Ｒ３を介してトランジスタＴ２のコレクタと接続されている。すなわち、ヘッド負荷素子の側で接続されている。Ｔ１の主電流はＶＣＣから抵抗ＬＲ１を介して送出される。例えば線路ＬＩがアースに短絡すれば、ＬＲ１の過電流が回路点２の電圧、ひいてはＴ１のベースの電圧を降下させ、これにより線路に供給される電圧が制限される。
ダイオードＤが線路ＬＩと第１のトランジスタＴ１のベースとの間に接続されている。このダイオードのカソードはＴ１のベースと接続されており、従って通常動作では阻止されている。このダイオードは、線路ＬＩが偶然に１２Ｖ給電部と接触すると阻止作用を有することとなる。小さな構成で十分である。なぜならダイオードはＲ３と直列に接続されているんで、大電流が流れることはないからである。第１のトランジスタＴ１の主電流路は、そのコレクタとエミッタ値の間にキャパシタＣ２によってバイパスされている。これはこのトランジスタのダイナミック抵抗を短絡するためである。直列のインダクタＬと並列の２つのキャパシタＣ１からなるローパスフィルタが入力端子から出力端子への電流路に挿入されている。
この実施例では以下の値が使用される：Ｒ１＝４７０Ω、ＬＲ１とＬＲ２＝３３Ω、Ｒ３＝４７００Ω、Ｃ１＝１ｎＦ、Ｌ＝１μＨ、Ｄ＝１Ｎ４１４８。
図３の回路は、例えば１２Ｖの電圧ＶＣＣにより給電される。この回路には入力端子と出力端子ＲＶＢが設けられている。入力端子は線路ＬＩと接続されており、出力端子は例えば装置の入力端子である。
ＮＰＮ型である第１の直列トランジスタＴ１の主電流路は回路の入力端子をその出力端子と接続する。入力端子（ＬＩ）の電圧は抵抗Ｒ４を介して制御電極、すなわちＮＰＮ型である第２のトランジスタＴ２のベースに印加される。この第２のトランジスタは基準電圧とそのベース電圧との比較器として接続されている。基準電圧はフット負荷の端子に形成され、そのエミッタに印加される。フット負荷は例えば５Ｖ型のツェナーダイオードＤＺであり、アースと接続されている。この負荷において抵抗Ｒ２は給電部ＶＣＣから到来する電流を流す。トランジスタＴ２のコレクタは給電部ＶＣＣとヘッド負荷ＬＲ１により接続されている。直列トランジスタＴ１のベースはＴ２のコレクタと抵抗Ｒ３を介して接続されている。このベースはコレクタと直接接続することもできる。
回路の入力側はローパスフィルタを有しており、このローパスフィルタは直列のインダクタＬおよび並列のキャパシタＣ１からなる。このフィルタは電磁的障害に対する保護を提供する。トランジスタＴ１の主電流路はキャパシタＣ２によりバイパスされる。これはこのトランジスタのダイナミック抵抗を短絡するためである。阻止の値は、図２の回路の相応の素子から得ることができる。
線路ＬＩが偶然にアースと短絡すると、トランジスタＴ２が阻止され、線路の電流は直流として極性付けられてトランジスタＴ１のベース・コレクタ区間のを介してだけ流れる。この電流は抵抗Ｒ１とＲ３により制限される。
線路ＬＩが偶然に給電部ＶＣＣと短絡すると、これはトランジスタＴ２を飽和させ、これによりそのコレクタ電流はほぼ５Ｖのツェナー電圧に維持される。そして負荷ＬＲ２の電圧は約５Ｖに制限される。
ツェナーダイオードＤＺは簡単にするため単純な抵抗により置換することができる。その場合、基準電圧を良好に定義することはできないが、回路は十分に機能する。
図４の回路は、複数の信号伝達線路、すなわちＬＩ−Ｒ，ＬＩ−Ｖ，ＬＩ−Ｂ間に接続され、複数の入力側、例えば液晶表示部ＤＩＳＰに配置された色信号入力側Ｒ、Ｖ、Ｂを有する。回路は複数の第１のトランジスタＴ１Ｒ、Ｔ１Ｖ、Ｔ１Ｂを有し、これらの制御電極（ベース）はそれぞれ第２のトランジスタＴ２の出力抵抗、すなわちそのコレクタと接続されてる。第２のトランジスタＴ２の制御電極（ベース）は、それぞれ１つの抵抗である３つの星形分岐路ＢＲ，ＢＶ，ＢＢを介して線路と接続されている。
バイポーラトランジスタは電界効果トランジスタと置換することができる。この場合、制御電極はゲート、電流引き込み電極はドレイン、電流取り出し電極はソースである。
【図１】
0003983307.tif 000002
【図２】
0003983307.tif 000003
【図３】
0003983307.tif 000004
【図４】
0003983307.tif 000005