(57)【特許請求の範囲】
【請求項１】
薄膜共振器のモノリシック・アレイを製造する方法であって：
平面（１１，１６）を有する支持基板（１０）を用意する段階；
前記支持基板（１０）の平面（１１，１６）上に第１導電性膜（２２）を配置し、該第１導電性膜（２２）を複数の第１離間導電性ストリップ（４２，４３）に分離して、第１のＩ／Ｏ端子集合を規定する段階；
前記第１導電性膜（２２）上に圧電物質層（２５）を配置する段階；
前記圧電物質層（２５）上に第２導電性膜（２４）を配置し、該第２導電性膜（２４）を、複数の第１導電性ストリップ（４２，４３）に対してある角度をなして位置付けられた複数の第２離間導電性ストリップ（４０，４１）に分離し、
前記複数の第２導電性ストリップ（４０，４１）の各々が、前記第１導電性ストリップ（４２，４３）の各々の一部に交差領域において上に位置し、かつ第２のＩ／Ｏ端子集合を規定し、前記交差領域の各々が、ある共振周波数を有する薄膜共振器（３５〜３８）を規定する段階；および
前記複数の交差領域（３６，３７）の各々の上に、誘電体物質膜（２７）を配置し、前記複数の交差領域（３６，３７）によって規定された薄膜共振器（３６，３７）に質量負荷をかけ、質量負荷がかけられた前記薄膜共振器の共振周波数を変更する段階；から成ることを特徴とする方法。
【請求項２】
前記支持基板を用意する段階は、更に：
平面（１１）を有する第１基板（１０）を用意する段階；
前記第１基板（１０）の平面（１１）内に空胴（１２）を形成する段階；
平面（１６）を有する第２基板（１４）を用意する段階；
前記第２基板（１４）の平面（１６）上に物質層（１５）を配置して、前記第２基板（１４）の平面（１６）と平行な前記物質層（１５）の平面を形成し、前記第１基板（１０）の平面（１１）に接合可能であることによって前記物質層（１５）を区別し、更に、該物質層（１５）から選択的にエッチング可能な前記第２基板（１４）によって前記物質層（１５）を区別する段階；
前記物質層（１５）の平面を、前記空胴（１２）に対して上に位置する関係で、前記第１基板（１０）の平面（１１）に接合する段階；および
前記物質層（１５）から前記第２基板（１４）の部分をエッチングして、前記空胴（１２）を覆う領域内のエッチングされた平面を露出させる段階；
を含むことを特徴とする、請求項１記載の薄膜共振器のモノリシック・アレイを製造する方法。
【請求項３】
モノリシック薄膜共振器格子フィルタの製造方法であって：
平面を有する支持基板を用意する段階；
前記支持基板の平面上に第１導電性膜を配置し、該第１導電性膜を第１の離間導電性ストリップ対に分離し、第１のＩ／Ｏ端子集合を規定する段階；
前記第１導電性膜上に圧電物質層を配置する段階；
前記圧電物質層上に第２導電性膜を配置し、該第２導電性膜を、前記第１の離間導電性ストリップ対に対して直交して位置付けられた第２の離間導電性ストリップ対に分離し、前記第２の導電性ストリップ対の各々は、前記第１の導電性ストリップ対の各々の一部に交差領域において上に位置し、かつ第２のＩ／Ｏ端子集合を規定し、前記交差領域の各々がある共振周波数を有する薄膜共振器を規定し、該薄膜共振器を２ｘ２アレイに配列する段階；および
２箇所の前記交差領域の各々の上に、誘電体物質膜を１つずつ配置し、前記２箇所の交差部分によって規定された２つの薄膜共振器に質量負荷をかけ、質量負荷がかけられた前記２つの薄膜共振器の共振周波数を変更し、前記２つの薄膜共振器を前記２ｘ２アレイの対角線に沿って配置する段階；
から成ることを特徴とする方法。
【請求項４】
薄膜共振器のモノリシック・アレイであって：
平面（１１，１６）を有する支持基板（１０）；
前記支持基板（１０）の平面（１６）上に配置された第１導電性膜（２２）であって、第１の複数の離間導電性ストリップ（４２，４３）に分離されて、第１のＩ／Ｏ端子集合を規定する前記第１導電性膜（２２）；
前記第１導電性膜（２２）上に配置された圧電物質層（２５）；
前記圧電物質層（２５）上に配置された第２導電性膜（２４）であって、前記第２導電性膜（２４）は、複数の第１導電性ストリップ（４２，４３）に対してある角度をなして位置付けられた複数の第２離間導電性ストリップ（４０，４１）に分離され、前記複数の第２導電性ストリップ（４０，４１）の各々は、前記第１導電性ストリップ（４２，４３）の各々の一部に交差領域において上に位置し、かつ第２のＩ／Ｏ端子集合を規定し、前記交差領域の各々は、ある共振周波数を有する薄膜共振器（３５〜３８）を規定する、前記第２導電性膜（２４）；および
前記複数の交差領域（３６，３７）の各々の上に配置された誘電体物質膜（２７）であって、該誘電体物質膜（２７）は、前記複数の交差領域によって規定された薄膜共振器（３６，３７）に質量負荷をかけ、質量負荷がかけられた前記薄膜共振器の共振周波数を変更する、前記誘電体物質（２７）；
から成ることを特徴とする薄膜共振器のモノリシック・アレイ。
【請求項５】
モノリッシク薄膜共振器格子フィルタであって：
平面を有する支持基板；
前記支持基板の平面上に配置された第１導電性膜であって、第１の離間導電性ストリップ対に分離されて、第１のＩ／Ｏ端子集合を規定する前記第１導電性膜；
前記第１導電性膜上に配置された圧電物質層；
前記圧電物質層上に配置された第２導電性膜であって、該第２導電性膜は、前記第１の離間導電性ストリップ対に対して直交して配置された、第２の離間導電性ストリップ対に分離され、前記第２の導電性ストリップ対の各々は、前記第１の導電性ストリップ対の各々の一部に交差領域において上に位置し、かつ第２のＩ／Ｏ端子集合を規定し、前記交差領域の各々が、ある共振周波数を有する薄膜共振器を規定し、該薄膜共振器を２ｘ２アレイに配列する、前記第２導電性膜；および
２箇所の前記交差領域の各々の上に配置された誘電体物質膜であって、前記２箇所の交差領域によって規定された２つの薄膜共振器に質量負荷をかけ、質量負荷がかけられた前記２つの薄膜共振器の共振周波数を変更し、前記２つの薄膜共振器が前記２ｘ２アレイの対角線に沿って配置される、前記誘電体物質膜；
から成ることを特徴とするモノリシック薄膜共振器格子フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に薄膜共振器に関し、更に特定すれば、モノリシック格子フィルタにおける薄膜共振器およびその製造方法に関するものである。
【０００２】
【従来の技術】
圧電フィルタ(piezoelectric filter)、特に結晶基板上の面実装の弾性波(SAW:surface acoustic wave) フィルタは、今日携帯用無線機の分野において、ＲＦフィルタ等に幅広く用いられている。この圧電フィルタは、１つ以上の圧電共振器で形成され、小型軽量に作ることができるので、特に小型の携帯用通信装置には有用である。
【０００３】
低周波数領域（即ち、数十ＭＨｚ）では、個別の結晶共振器が格子形状でフィルタとして用いられる。しかしながら、これら個別共振器は比較的大きく、しかも製造が高価なものとなる。また、個別共振器は、製造の間手間のかかる周波数整合を必要とし、しかも１ないし３ＧＨｚまたはそれ以上の高い周波数に延長することができない。
【０００４】
薄膜共振器を用いようとする幾つかの試みがなされたが、圧電共振器は非常に敏感であり、ある種の比較的堅牢な基板上に形成しなければならない。しかしながら、圧電共振器が適正に動作するためには、基板から分離されていなければならない。さもないと、基板が共振、即ち、振動を減衰させてしまう。
【０００５】
従来技術の中には、基板表面上に圧電共振器を形成し、次いで背面側から基板をほぼ貫通する空胴をエッチングで形成することによって、分離(decoupling)を達成したものがある。基板は比較的厚いこともあり得るので、このプロセスは大量の非常に困難なエッチングを必要とし、しかも圧電素子が損傷を受ける前にこのエッチング・プロセスを確実に停止させるために細心の注意が必要となる。また、基板をエッチングする角度（約５０°）のために、必要とされる基板の量および共振器の最終的なサイズが大幅に増加する。
【０００６】
従来技術の素子には、基板上に犠牲層を形成し、次に犠牲層上に支持層を形成することによって、分離を達成したものもある。次に、支持層上に圧電素子を形成し、犠牲層をエッチングで除去する。こうすると、支持層が空隙上に架橋状に延在するので、圧電素子が基板から分離される。この圧電素子の製造方法に伴う問題は、除去しなければならない物質の水平方向寸法（大きなアンダーカット）、即ち、物質の範囲が広いために、犠牲層のエッチングが困難なことである。
【０００７】
通常、薄膜共振器は、積層フィルタ(stacked filter)および梯子フィルタ(ladder filter) の形状で製造される。しかしながら、積層フィルタは少なくとも２層の圧電膜を堆積し、それらを金属層の間に狭持させなければならないため、製造の複雑性が増大し、ひいてはフィルタのコストが大幅に上昇する。同様に、梯子フィルタも比較的挿入損失が大きく、比較的大型で費用もかかる。
【０００８】
【発明が解決しようとする課題】
したがって、簡単かつ安価な圧電共振器であって、圧電共振器フィルタを形成することができる便利な圧電共振器を製造するための新たな方法を考案できれば有益であろう。
【０００９】
本発明の目的は、新規で改良された薄膜圧電共振器格子フィルタの製造方法を提供することである。
【００１０】
本発明の他の目的は、従来技術よりも大幅に簡単かつ安価な、密閉空胴上に薄膜圧電共振器格子フィルタを形成する、新規で改良された方法を提供することである。
【００１１】
本発明の更に他の目的は、一貫性および信頼性を向上させた、新規で改良された薄膜圧電共振器格子フィルタを提供することである。
【００１２】
本発明の更に別の目的は、差動回路等に都合よく用いることができる平衡回路における、新規で改良された薄膜圧電共振器格子フィルタを提供することである。
【００１３】
また本発明の更に別の目的は、従来技術のフィルタよりも小型で製造が容易であり、しかも従来技術のフィルタよりも安価で信頼性の高い、新規で改良された薄膜圧電共振器格子フィルタを提供することである。
【００１４】
また本発明の更に別の目的は、真の半格子フィルタにいくらか相似した２つの共振器を含み、差動増幅器との組み合わせによって、全帯域格子フィルタと同様の性能を有し、挿入損失の代わりに利得を与える、最も簡単な既知の薄膜共振器フィルタが得られる、新規で改良された薄膜圧電共振器格子フィルタを提供することである。
【００１５】
【課題を解決するための手段】
上述の問題およびその他の問題の少なくとも部分的な解決、ならびに上述の目的およびその他の目的の実現は、モノリシック薄膜共振格子フィルタによって達成される。このフィルタは、第１のＩ／Ｏ端子集合を規定するように基板上に配置された第１導電膜の離間ストリップと、第１導電膜上に配置された圧電物質層と、圧電層上に第１ストリップに対して直交するように位置付けられ、各々薄膜共振器と第２のＩ／Ｏ端子集合とを規定するクロスオーバー領域を形成する第２導電膜の離間導電性ストリップとを含む。複数の誘電体膜の部分が、選択されたクロスオーバー領域上に配置され、薄膜共振器に質量負荷(mass load) をかけることによって共振周波数を低下させる。
【００１６】
薄膜共振器は互いに非常に接近して位置付けられ、標準的な半導体製造プロセスで形成されるので、これらは互いに類似しており、したがって、格子フィルタ構造として用いる場合、良好な相殺(cancellation)が認められる。薄膜共振器は非常に類似しているので、誘電体膜による質量荷重は、単一工程で、ウエハ上の選択された薄膜共振器全てに対して、容易に行うことができる。
【００１７】
【発明の実施の形態】
これより図面を参照しながら本発明の実施例を説明する。図１ないし図４は、密閉空胴を有する薄膜圧電共振器を製造する具体的なプロセスにおけるいくつかの工程を示す、簡略超拡大断面図である。用いられる薄膜材料によっては、絶縁、保護膜、封入等の付加的な層が必要な場合もあるが、かかる層および膜は全て、簡略化のためおよび本発明をよりよく理解するために、以降省略することとした。ここに示す具体的な構造および製造方法は、例示の目的のために過ぎず、基板のエッチング、犠牲層、反射インピーダンス整合層等を含む本発明による他の格子フィルタ製造方法も考案可能であり、更に、本発明はこれらにも限定される訳ではない。基板上に薄膜共振器を製造する方法は、"Thin Film Resonator Having Stacked Acoustic Reflecting Impedance Matching Layers and Method" と題する、１９９４年１２月１３日に発行された、米国特許第５，３７３，２６８号に開示されている。この特許の内容は本願でも使用可能である。
【００１８】
本具体的実施例では、説明のために、以下の製造方法を利用するものとする。具体的に図１を参照すると、平面状の上面１１を有する第１基板１０が示されている。基板１０は、例えば、既知の半導体物質のいずれかのような、容易に加工可能ないずれかの好都合な物質とすることができる。本具体例では、基板１０は、通常半導体製品の製造に用いられている、シリコン・ウエハである。
【００１９】
いずれかの好都合な手段によって、基板１０の上平面１１に空胴１２を形成する。図面描かれているのは基板１０を含むウエハの一部と１つの空胴１２のみであるが、基板１０は複数の空胴１２を含むこともあり、これらは全て同時に形成されることは理解されよう。本好適実施例では、当技術では既知の態様で、マスク、フォトレジスト等を用いて上平面１１にパターニングを行い、基板１０をエッチングすることによって、空胴１２を形成する。
【００２０】
次に、平坦な表面を有する第２基板１４を用意し、全体的に誘電体物質の層１５を、この第２基板１４の平面上に配置し、基板１４と層１５との接合部に、平面１６を形成する。図面に描かれているのは基板１４を含むウエハの一部のみであるが、基板１４の表面全体が層１５によって覆われていてもよく、あるいは基板上の１つまたは複数の空胴１２を覆う位置でのみ、層１５をパターニングしてもよいことは理解されよう。層１５は、第１基板１０の平面１１に接合可能な平面１６から区別される物質で形成される。また、層１５の物質は、層１５から選択的にエッチング可能な第２基板１４からも区別される。本好適実施例では、例えば、基板１４はシリコン・ウエハであり（基板１０に関連して述べたように）、層１５は、既知の酸化技法のいずれかのよって基板１４の平面上に成長させた酸化物層(SiO2)である。  具体的に図２を参照すると、少なくとも空胴１２を覆うように、層１５の表面が基板１０の平面１１に接合されている。この目的のためには、接着剤またはその他の化学物質、ウエハ・ボンディング等のような、いかなるボンディング技法も使用可能であることは理解されよう。本好適実施例では、標準的なウエハ・ボンディング技法を用いた。即ち、突き合される面同士を艶出し研磨(polish)して平面性を保証し、これらの面を単に接合し（並置状態とする）、加熱して堅固な化学的接合を与える。
【００２１】
次に、研磨(grinding)および／または艶出しによって、基板１４を都合のよい厚さまで加工し、標準的な半導体エッチング技法を用いて、基板１４の残りの部分を、エッチングによって除去する。加工および／またはエッチングの量は、元の厚さおよび利用する物質の共振周波数によって異なることは理解されよう。本好適実施例では、そして処理を簡略化するために、図３に示すように、ウエハ全体（基板１４）を、加工およびエッチングによって除去して、表面１６を露出させる。エッチング・プロセスの間、二酸化シリコン層１５が自然のエッチ・ストップを形成し、物質が過剰に除去されないことを保証する。
【００２２】
具体的に図４を参照すると、空胴１２に対して上に位置する関係で、層１５の平面１６上に、薄膜共振器構造２０を形成する。共振器構造２０は、空胴１２に対して上に位置する関係で層１５の表面１６上に配置された第１電極２２と、第１電極２２を覆う第２電極２４と、これらの間に狭持された圧電膜２５とを含む。共振器の製造技術では既知の態様で、表面１６上に第１電極２２を形成し、電極２２上に圧電膜２５を堆積し、圧電膜２５の表面上に第２電極２４を堆積する。電極２２，２４の形成には、例えば、好都合な金属の真空蒸着、無電解めっき(electroless deposition)等のような、既知の技法のいずれかが利用可能であることは理解されよう。
【００２３】
ここで注記すべきは、複数の個々の圧電共振器が単一ウエハ上に作成され、各共振器は比較的小さく（各辺が数百ミクロン程度）、しかも複数の共振器が互いに接近して形成されるので、各共振器は各隣接する共振器に非常に類似していることである。上述の作成技法を利用して、必要な数の圧電共振器を単一基板またはウエハ上に作成し、電気的に接続して所望の圧電フィルタ構成を形成する。本実施例では、電気的接続部は、電極２２，２４がウエハ上にパターニングされる際に同時に、ウエハ上にパターニングされる。
【００２４】
信頼性の高い動作および良好な分離のために、層１５の厚さは、圧電共振器の厚さの半分に規定する。好適実施例では、シリコン基板１４上に成長させた酸化物層１５の厚さは、非常に正確に制御することができる。更に、層１５は基板１４の除去の間、自然なエッチ・ストップを形成するので、層１５の厚さは製造プロセスの残りの間に大幅に変化することはない。また、好適実施例では、空胴１２をエッチングで形成し、層１６を所望の厚さに成長させて基板１０に接合するので、完成した圧電共振器は従来技術の共振器よりもかなり小さく製造可能であり、（全体で、１つの特定のフィルタのための）複数の共振器を互いに非常に接近して形成することができる。空胴１２は各共振器毎に形成することができ、また所望であれば、特定のフィルタにおける共振器全てを単一の空胴上に取り付けることも可能であることを注記しておく。
【００２５】
共振器構造２０の圧電層２５と電極２２，２４が完成した後、電極２４の上面上に物質膜２７を被着することによって、共振周波数を変更することができる。膜２７は、窒化シリコン(Si3N4) 、酸化シリコンのようないずれかの好都合な誘電体物質、または添加金属(additional metal)のようなより重い物質とすることができる。好適実施例では、膜２７は窒化シリコンであり、プラズマ・エンハンス化学蒸着によって被着させる。動作の間、膜２７は共振器構造２０に質量負荷(mass load) をかけ、全体的に共振周波数を低下させる。当技術では既知のように、共振周波数は、共振器にかかる質量の平方根を共振器の剛性定数で割ったものに直接関係する。したがって、層２７の厚さは、共振周波数に所望の変化を与えるように選択する。
【００２６】
図５を参照すると、本発明によるモノリシック薄膜共振器格子フィルタ３０の上面図が示されている。フィルタ３０は、２ｘ２の共振器アレイ３５，３６，３７，３８と、端子４０，４１，４２，４３とを含む。共振器３５〜３８の各々は、第１導電膜が基板１０上に配置されており、１対の離間された導電性ストリップによって分離され、第１のＩ／Ｏ端子集合４０，４１を規定することを除いて、上述と同様に構成されている。
【００２７】
本実施例では、共振器３５〜３８のための領域は、導電性ストリップ上に規定され、水晶の素材板(blank) または薄膜ピエゾイド(thin film piezoid) を、この領域全体に被覆する。しかしながら、所望であれば、個々の圧電層を各共振器上に配することも可能であることは理解されよう。とはいえ、単一の素材板または層を使用すれば、４個の共振器３５〜３８全ての均一性を高め、しかも互いに類似して作れるので、格子フィルタ構成に用いる場合、良好な相殺が認められる。
【００２８】
圧電膜上に第２導電性膜を配置し、１対の離間された導電性ストリップに分離して、第２のＩ／Ｏ端子集合４２，４３を規定する。第２の離間導電性ストリップ対は、概略的に第１の導電性ストリップ対に対して直交方向に向けられているので、第２の導電性ストリップ対の各々は、第１の導電性ストリップ対の各々の一部に覆い被さり、この覆い被さる領域は、既に共振器３５〜３８のための領域として規定された部分である。その結果、図６に概略的に示すように、４個の共振器が格子フィルタ状に接続される。
【００２９】
次に、共振器３６，３７に膜２７の質量負荷をかけて、周波数を所望量だけ変化させ、共振器３５，３８と共振器３６，３７との間に周波数のずれを生じせしめる。勿論、所望であれば、共振器３６，３７の代わりに、共振器３５，３８に質量負荷をかけてもよいことは理解されよう。狭帯域に対する容量性負荷の範囲に応じて、共振器対間の周波数のずれは、一方の対の極を他方の対のゼロに一致させる程度とすることができる。共振器３５〜３８は、互いに非常に接近して形成され、標準的な半導体製造プロセスによって作られるので、これらは互いに非常に類似しており、したがって、格子フィルタ構成として用いられた場合、良好な相殺が認められる。また、基板内の空胴上に共振器３５〜３８を作成することにより、これらを非常に密接に詰め込むことが可能となるが、これは従来技術の背面基板によるプロセスを用いた場合では、実現は不可能であろう。
【００３０】
具体的に図７を参照すると、図５の格子フィルタを内蔵した受信機フロント・エンド(receiver front-end)５０の簡略ブロック図が示されている。フロント・エンド５０は、非平衡シングル・エンド・フィルタ５３を介して、バラン増幅器(balun amplifier) ５５のシングル・エンド入力に接続されている受信アンテナ５２を含む。増幅器５５のバラン出力は、図５の格子フィルタ３０と同様、平衡フィルタ５６を介して、ミキサ５７の平衡入力に接続されている。差動増幅器５５およびミキサ５７のような差動回路は、相互変調成分を改善するので、歪みが少なく、本質的に共通モード相殺(common mode cancellation)を備えている。
【００３１】
図８を参照すると、本発明による他のモノリシック薄膜共振器格子フィルタ６０の上面図が示されている。フィルタ６０は、共振器６５，６６の１ｘ２アレイと、共通端子として動作する端子７０，７１，７３とを含む。共振器６５，６６の各々は、本実施例では、共振器６５のみが質量荷重を受けることを除いて、上述と同様に構成されている。狭帯域に対する容量性負荷の範囲に応じて、１対の共振器６５，６６間の周波数のずれは、一方の共振器の極を他方の共振器のゼロに一致させる程度とすることができる。共振器６５，６６は互いに非常に接近して作成され、標準的な半導体製造プロセスで作られるので、これらは互いに非常に類似しており、したがって、格子フィルタ構成として用いられる場合、良好な相殺が認められる。
【００３２】
具体的に図９を参照すると、図５および図８の格子フィルタ双方を内蔵した、別の受信機フロント・エンド８０の簡略ブロック図が示されている。フロント・エンド８０は、図８の格子フィルタ６０と同様、半格子フィルタ８３を介して差動増幅器８５の２つの入力に接続されている受信アンテナ８２を含む。増幅器８５の差動出力は、図５の格子フィルタ３０と同様、平衡フィルタ８６を介して、ミキサ８７の平衡入力に接続されている。半格子フィルタ８３を用いて、フロント・エンド８０の初期段階で信号を差動対に変換し、構造の改善および簡略化を図る。
【００３３】
以上のように、改善された薄膜圧電共振器アレイ、および共振器を格子フィルタ、または、望ましければ、ホイートストーン・ブリッジ等のような他のタイプのフィルタに接続するための便利な方法を開示した。以前には、格子フィルタ構成として形成された薄膜共振器はなく、積層型フィルタや梯子フィルタのみであった。格子フィルタは、フィルタの中でも最も多様性のあるタイプであり、格子構成の共振器は本来静電容量が相殺されるので、同一のプロセス能力および共振器設計（圧電物質およびメタライゼーション・プロセス）の下では、即ち、技術的効果尺度ｑ／ｒが等しいならば、梯子フィルタと比較してより広い帯域を有する。
【００３４】
開示された格子フィルタは平衡回路であり、例えば、差動増幅器やその他の差動回路と共に好都合に使用することができる。かかる差動回路は、相互変調成分を改善し、歪みが少なく、本質的に共通モード相殺を備えている。更に、薄膜処理によって、高周波数におけるフィルタの動作が可能となり、その上、新規なレイアウトのために、例えば、クロスオーバーのない、格子フィルタの簡単な処理および接続が可能となる。従来技術では、このクロスオーバーのために、回路が非平面となっていた。加えて、ウエハ・ボンディング技術を用いてフィルタ回路を実現したことにより、共振器の単一領域または複数の領域の寸法が縮小され、プロセスの生産性が向上すると共に、コストも低く抑えることができる。最終的なフィルタ回路は、同一技術で実現された梯子フィルタと比較した場合、帯域が広く、挿入損失が少ないという利点がある。また、積層型共振器フィルタと比較した場合、プロセスは大幅に簡単である。加えて、本発明の新規なフィルタは、低電圧動作を差動増幅に採用する傾向のある、モデム回路に容易に使用することができる。
【００３５】
以上本発明の具体的な実施例を示しかつ説明してきたが、更に別の変更や改良も当業者には想起されよう。したがって、本発明はここに示した特定形態には限定されないものと理解されることを望み、特許請求の範囲は、本発明の精神および範囲から逸脱しない全ての変更を包含することを意図するものである。
【図面の簡単な説明】
【図１】薄膜共振器の製造における一段階を示す簡略断面図。
【図２】薄膜共振器の製造における一段階を示す簡略断面図。
【図３】薄膜共振器の製造における一段階を示す簡略断面図。
【図４】薄膜共振器の製造における一段階を示す簡略断面図。
【図５】本発明によるモノリシック薄膜共振器格子フィルタを示す上面図。
【図６】図５の構造の簡略構成図。
【図７】図５に示した格子フィルタを内蔵した受信機フロント・エンドの簡略ブロック図。
【図８】本発明による他のモノリシック薄膜共振器格子フィルタの上面図。
【図９】図５および図８に示した格子フィルタの双方を内蔵した受信機フロント・エンドの簡略ブロック図。
【符号の説明】
１０    第１基板
１２    空胴
１４    第２基板
１５    誘電体物質層
２０    薄膜共振器構造
２２    第１電極
２４    第２電極
２５    圧電膜
２７    物質膜
３０    モノリシック薄膜共振器格子フィルタ
３５，３６，３７，３８    共振器アレイ
４０，４１，４２，４３    端子
５０    受信機フロント・エンド
５２    受信アンテナ
５３    非平衡シングル・エンド・フィルタ
５５    バラン増幅器
５７    ミキサ
６０    モノリシック薄膜共振器格子フィルタ
６５，６６    共振器
７０，７１，７３    端子
８０    受信機フロント・エンド
８３    半格子フィルタ
８２    受信アンテナ
８６    平衡フィルタ
８７    ミキサ
【図１】
0003953554.tif 000002
【図２】
0003953554.tif 000003
【図３】
0003953554.tif 000004
【図４】
0003953554.tif 000005
【図５】
0003953554.tif 000006
【図６】
0003953554.tif 000007
【図７】
0003953554.tif 000008
【図８】
0003953554.tif 000009
【図９】
0003953554.tif 000010