(57)【特許請求の範囲】
【請求項１】
一連のアドレス信号を生成するためのカウンタシステムであって、
第１乃至第ｍの各カウンタ段を含み、入力クロック信号の各サイクルをカウントしてバースト終了信号を生成すると共に、第ｋ（1≦ｋ≦ｍ−１）の各カウンタ段は上記カウントの最下位からｋ番目のビット（最下位から１番目のビットを最下位ビットとする）を出力するバースト長カウンタと、
第１乃至第ｍの各カウンタ段及び順次カウントフォーマットかインターリーブドカウントフォーマットを選択する手段を含むアドレスカウンタとを備え、
上記バースト長カウンタの第ｋの各カウンタ段の出力は、上記アドレスカウンタの第ｋ+１の各カウンタ段の入力に結合され、
順次カウントフォーマット選択信号が入力された場合、上記アドレスカウンタは、上記バースト長カウンタの第ｋの各カウンタ段からの入力を無効とし、上記入力クロック信号の各サイクルをカウントして順次カウントを生成し、
インターリーブドカウントフォーマット選択信号が入力された場合、上記アドレスカウンタは、上記入力クロック信号の各サイクル毎に上記アドレスカウンタの第１のカウンタ段の出力をトグルし、上記バースト長カウンタの第ｋの各カウンタ段からの入力の各サイクル毎に上記アドレスカウンタの第ｋ+１の各カウンタ段の出力をトグルすることによりインターリーブドカウントを生成する
ことを特徴とするカウンタシステム。
【請求項２】
上記アドレスカウンタは、ラッチを更に備えている請求項（１）に記載のカウンタシステム。
【請求項３】
上記バースト長カウンタは、カウント長を定義する少なくとも第１の入力ラインを更に備えている請求項（１）に記載のカウンタシステム。
【請求項４】
上記バースト長カウンタは、上記バースト長カウンタの各カウンタ段をリセットするリセットラインを更に備えている請求項（１）に記載のカウンタシステム。
【請求項５】
第１乃至第ｍの各カウンタ段を含み、入力クロック信号の各サイクルをカウントしてバースト終了信号を生成すると共に、第ｋ（1≦ｋ≦ｍ−１）の各カウンタ段は該カウントの最下位からｋ番目のビット（最下位から１番目のビットを最下位ビットとする）を出力するバースト長カウンタと、第１乃至第ｍの各カウンタ段及び順次カウントフォーマットかインターリーブドカウントフォーマットを選択する手段を含むアドレスカウンタとを備え、上記バースト長カウンタの第ｋの各カウンタ段の出力は、上記アドレスカウンタの第ｋ+１の各カウンタ段の入力に結合されるディジタルシステムにおいて一連のアドレス信号を生成する方法であって、
上記アドレスカウンタのために順次カウントフォーマットかインターリーブドカウントフォーマットを選択する段階と、
順次カウントフォーマット選択信号が入力された場合、上記アドレスカウンタが、上記バースト長カウンタの第ｋの各カウンタ段からの入力を無効とし、上記入力クロック信号の各サイクルをカウントして順次カウントを生成する段階と、
インターリーブドカウントフォーマット選択信号が入力された場合、上記アドレスカウンタが、上記入力クロック信号の各サイクル毎に上記アドレスカウンタの第１のカウンタ段からの出力をトグルし、上記バースト長カウンタの第ｋの各カウンタ段の入力の各サイクル毎に上記アドレスカウンタの第ｋ+１の各カウンタ段の出力をトグルすることによりインターリーブドカウントを生成する段階と、
を備えていることを特徴とする方法。
【請求項６】
バーストカウント長を上記バースト長カウンタへ入力する段階を更に備えていることを特徴とする請求項（５）に記載の方法。
【請求項７】
一連のｎビットアドレス信号を生成するカウンタシステムであって、
ｎビット開始アドレス入力手段と、
リセット可能な第１乃至第ｍの各カウンタ段を含み、入力クロック信号の各サイクルをカウントしてバースト終了信号を生成すると共に、第ｋ（1≦ｋ≦ｍ−１）の各カウンタ段は上記カウントの最下位からｋ番目のビット（最下位から１番目のビットを最下位ビットとする）を出力するバースト長カウンタと、
第１乃至第ｍの各カウンタ段及び順次カウントフォーマットかインターリーブドカウントフォーマットを選択する手段を含み、上記開始アドレスの最下位からｍビットが入力され、出力アドレスの最下位からｍビットを生成するアドレスカウントと、
上記開始アドレスの最上位からｎ−ｍビットをラッチするラッチ手段と、
上記出力アドレスの最下位からｍビットと上記開始アドレスの最上位からｎ−ｍビットとを組み合わせてｎビット出力アドレスを生成する組み合わせ手段と、
を備え、
上記バースト長カウンタの第ｋの各カウンタ段の出力は、上記アドレスカウンタの第ｋ+１の各カウンタ段の入力に結合され、
順次カウントフォーマット選択信号が入力された場合、上記アドレスカウンタは、上記バースト長カウンタの第ｋの各カウンタ段からの入力を無効とし、上記入力クロック信号の各サイクルをカウントして順次カウントを生成し、
インターリーブドカウントフォーマット選択信号が入力された場合、上記アドレスカウンタは、上記入力クロック信号の各サイクル毎に上記アドレスカウンタの第１のカウンタ段の出力をトグルし、上記バースト長カウンタの第ｋの各カウンタ段からの入力の各サイクル毎に上記アドレスカウンタの第ｋ+１の各カウンタ段の出力をトグルすることによりインターリーブドカウントを生成する
ことを特徴とするカウンタシステム。
【請求項８】
上記バースト長は８に等しい請求項（７）に記載のカウンタシステム。
【発明の詳細な説明】
発明の背景
本発明は、一般的にカウントするシステム及び方法に関する。より詳しくは、本発明は、幾つかの異なるカウント計画を支援することができる簡易化されたカウンタに関する。
より高速なシステムを達成するために、製造者はより特殊化された電子成分部品を製造している。例えば、中央処理ユニット（ＣＰＵ）は、線形バースト（linear burst）システム又はインターリーブドバースト（interleaved burst）メモリシステムの何れかと共に使用するように設計されている。線形バーストシステムにおいては、メモリアドレスは順番にアクセスされる。これに対してインターリーブドバーストメモリシステムは、メモリを非順次の、またはインターリーブドの技法でアドレスする。
一方、メモリ製造者は、インターリーブドバーストＣＰＵとだけ機能する、または線形バーストＣＰＵとだけ機能するメモリシステムを開発し続けている。このアプローチは、幾つかの理由から望ましくはない。第１に、このアプローチによればメモリシステム製造者は、比較的類似した２つのメモリシステムのための異なる設計及びレイアウトを設計し、製造し、そして組立てる必要がある。またこのアプローチによれば、製造者は異なるインベントリ及びこれらの成分のための供給チャネルを維持することを余儀なくされ、そのため各成分に関連する総合費用及びオーバヘッド（overhead）が増大する。
この問題の一つの解決法は、各メモリ成分上にインターリーブドカウントのための回路と、順次カウントのための回路とを統合することであろう。しかしながら、そのようにしなければメモリ容量または能力を増加させるために使用できる貴重なサブストレート及びリードスペースを、使用されない付加的な回路が占有するのでこの解決法も望ましいものではない。
従って、インターリーブド及び順次の両カウント計画を受入れる単一のカウンタシステムに対する要望が存在している。
発明の概要
本発明は、インターリーブドカウントまたは順次カウントの何れかを使用するデバイス内において使用することが可能であって、それにより単一のカウント計画だけを生成するカウンタの設計、生産、インベントリ、及びカウンタ間の選択の必要性を排除した単一のカウンタシステムを提供する。
本発明によるカウンタシステムは、幾つかの入力信号を受けて動作する第１のカウンタと、第１のカウンタから少なくとも第１の出力を受けて動作する第２のカウンタとを有している。インターリーブドカウントまたは順次カウントの何れを使用するかを選択する選択信号が第２のカウンタへ入力される。一つの特定実施例においては、第１のカウンタには、バースト長を表す信号を使用する開始信号が供給される。これにより、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）内にこのカウンタシステムを使用できるようになる。第１のカウンタは、システムクロックサイクル毎に順次２進カウントを遂行する。これもまた２進カウンタである第２のカウンタには第１のカウンタからの出力が供給され、インターリーブドカウントを生成する。順次カウンタとして機能させるために、第２のカウンタにはクロック信号も印加することができる。
この結果、高速で動作することができ、そしてデバイスを（インターリーブドまたは順次の何れかのカウントＣＰＵと共に使用可能な）メモリのような応用に対して最適にする適応可能なカウンタシステムが得られる。デバイスには、カウントをリセットするリセット機能を設けることができる。更に、遂行すべき特定のカウント長を表す入力を供給することもできる。
以下に本発明をメモリシステムとの使用に関連して特定の実施例について説明するが、当分野に精通していれば、本カウンタシステムはインターリーブドカウントモードまたは順次カウントモードの何れでもカウントする能力が要求されるどのような応用にも使用できることが理解されよう。
本発明の本質及び長所をより完全に理解するために、添付図面に基づく以下の説明を参照されたい。
【図面の簡単な説明】
図１は、本発明の一つの特定の実施例によるカウンタシステムのブロック線図である。
図２は、図１のカウンタシステムに使用されているバースト長カウンタのより詳細な図である。
図３は、図２のバースト長カウンタ内に使用されている１つの２進カウンタの回路図である。
図４は、図１のカウンタシステムのｙアドレスカウンタの回路図である。
図５は、図４のｙアドレスカウンタの回路図である。
図６は、図２のバースト長カウンタのタイミング図のプロットである。
図７は、４のバースト長で順次カウントする場合の図４のｙアドレスカウンタのタイミング図のプロットである。
図８は、８のバースト長でインターリーブドカウントする場合の図４のｙアドレスカウンタのタイミング図のプロットである。
好ましい実施例の説明
先ず、本発明のカウンタシステム１０を示している図１を参照して本発明の特色を説明する。カウンタシステム１０は、ｙアドレスカウンタ２と共に動作するバースト長カウンタ１を含んでいる。２つのカウンタが一緒に動作して、ｙアドレス７を含む幾つかの出力信号を生成する。ｙアドレス７は、例えばＳＤＲＡＭシステム内のｙアドレスプレデコーダへ出力される。システム１０から出力されるｙアドレス７は、インターリーブドまたは順次の何れかで出力することができる。システム１０は、バースト動作の完了を通知するのに使用されるybst end信号も出力する。
特定の実施例では、バースト長カウンタ１は、カウントすべきバーストの特定の長さを確立するようになっている４つの入力を含んでいる。これらの４つの入力BL1、BL2、BL4、及びBL8は、例えばモードレジスタ等からカウンタシステム１０へ供給することができる。以下に説明するように、４つの入力は、３ビット２進カウンタの最大カウントを確立するように機能する。より詳しくは、もしBL1が「１」にセットされ、他の全ての入力が論理「０」であれば、バースト長は１になる。もしBL2が論理「１」であり、他の全ての入力が「０」であれば、バースト長は２になる。BL4入力が論理「１」であることは４カウントバースト長を表し、BL8ライン上の「１」は８のカウント長を確立する。当分野に精通していれば、所望のカウント長を表すために他の信号シーケンスを使用できることは明白であろう。更に、所望のカウント長を、特定の一定の長さとしてプリセット、またはハードワイヤードすることができる。RESET信号または他の手段を使用してバースト長カウンタ１をリセットすることができる。
各カウンタ１、２は、システムクロックに同期しているカウントインクリメント信号cntinc t0によって制御される。ｙアドレスカウンタ２は、cntinc t0信号の遅延バージョン（cntinc t2）によって制御される。特定の実施例では、カウントインクリメント信号cntinc t0は、２つのインバータ５、６を使用して遅延させられる。遅延の量は、バースト長カウンタ１から信号bcnt0及びbcnt1が出力されるのに要する時間とほぼ同一の量だけ、カウントインクリメント信号bcnt2を遅延させるように選択されている。従って、図１に示す実施例では、カウンタ２にはバースト長カウンタ１から２つの信号出力が印加され、カウンタ２は始動する。以上のように、カウンタシステム１０は外部の源（モードレジスタのような）から供給される１つの２進カウンタと、第１のカウンタからの出力信号を受けて動作する第２の２進カウンタとを使用している。
ｙアドレスカウンタ２は、他にも幾つかの入力を有している。seq int#信号は、使用すべきカウント計画の型を決定する。例えば、一実施例では、seq int#が高に表明された時は順次（２進）カウント計画を指示し、一方信号が低に表明された時はインターリーブドカウント計画の使用を指示する。バースト長カウンタ１へのバースト長入力と同様に、seq int#信号もモードレジスタ等から入力することができる。
LATCH信号もｙアドレスカウンタ２へ入力される。後述するように、LATCH信号は、ｙアドレスカウンタ２内に含まれているラッチ内に開始アドレスをラッチするのに使用される。図示の特定実施例では、バーストアクセスが開始されるメモリ位置のｙアドレスが、ｙアドレスカウンタ２に入力される。高度に簡易化された例として、もしバーストをアドレス番号0000から開始させるのであれば、0000がｙアドレスラインを通してｙアドレスカウンタ２へ入力される。当分野に精通していれば、どのようなサイズのアドレスも本発明に採用できることが理解されよう。更に、当分野に精通していれば、メモリアドレス以外のデータを使用して本発明のカウンタを始動させることができることも理解されよう。
LATCH信号が（バーストサイクルの始まりに）表明されると、アドレスラインya［０：ｎ］上に指示されたアドレスがｙアドレスカウンタ２内にラッチされる。以下に説明するように、開始ｙアドレスは出力ラインへ伝播する。アドレスラインを選択するために、マルチプレクサ３、４を使用することができる。即ち、あるバーストの開始アドレスの場合、マルチプレクサ４を選択して開始アドレスをアドレスライン７へ直接伝播させることができる。そのバーストの爾後のカウントについては、マルチプレクサ３を選択してｙアドレスカウンタ２が生成したアドレスを通過させることができる。
図２を参照してバースト長カウンタ２の動作及び構成を詳細に説明する。８までのバースト長を支援する一つの特定実施例では、バースト長カウンタ２は、縦列接続された３つの２進カウンタ１１−１３を含んでいる。カウンタ１１、１２、及び１３はリセット可能な２進カウンタであり、カウントインクリメント制御信号cntinc t0の各立ち下がりエッジで出力信号（A1−A3）を変化させる。各カウンタは３つの入力、即ちcntinc t0信号、先行カウンタ段の状態を表す信号facA1−3、及びRESET信号を受けている。facA1−3信号は各先行カウンタ１１−１３の出力の状態を表している。
カウンタ１１は３つのカウンタの最初である（即ち、先行カウンタは存在しない）ので、信号facA1はＶDDに接続されている。カウンタ１２への信号facA2入力は、先行カウンタであるカウンタ１１の出力A1に接続されている。カウンタ１３への入力であるfacA3は、カウンタ１１の出力（facA1）とカウンタ１２の出力（facA2）の論理的ＡＮＤの結果である。以上のようにして、000から111までをカウントする３ビット２進カウンタが得られる。このようなカウンタ１１−１３の結合は、全てのカウンタ段が状態をスイッチするために必要とする時間遅延を減少させる。詳しく述べると、各カウンタ１１−１３は、それらへの入力facA1−3が論理「１」である時に、（この特定実施例では、カウントインクリメント信号cntinc t0の立ち下がりから測定して）同一量の遅延の後に、それらの状態をスイッチさせる。これにより、簡単な２進カウントを極めて高いクロック周波数で、例えば60ＭＨｚ程度またはそれ以上で遂行する能力が得られる。
各カウンタ１１−１３の構成は類似しており、図３から理解されよう。各カウンタは、facAn入力信号も論理「１」である時に、cntinc t0信号の立ち下がりでインクリメント、即ち論理「１」を出力する。各カウンタには、カウンタの出力Anを論理「０」にリセットできる回路も設けられている。各カウンタ１１−１３において、RESET信号ラインはＰＭＯＳトランジスタ６３に接続されている。RESET信号が表明されるとＰＭＯＳトランジスタ６３がターンオンし、ノード５３は論理「１」まで充電できるようになる。RESET信号は、cntinc t0信号が論理「０」である時にだけ表明される。その時点には、ＭＯＳトランジスタ７０、７１によって形成された伝送ゲートがオン状態にある。伝送ゲートは、ノード５３の信号をインバータ６８、７４及び７６を通して反転させ、それによってカウンタをリセットさせて出力Anに安定な論理「０」を発生させる。このリセット機能は、バーストCOMMANDと共に発生するように時間的に関係付けられており、それによって全てのカウンタ段が適切にリセットされるようになっている。
バースト長カウンタ１の一般的な機能及び動作のタイミングを、図６のタイミング図に示す。図６の例では、４のバースト長が使用されている。即ち、モードレジスタ等が入力ラインBL4を高にセットしており、BL1、BL2、及びBL8はそれぞれ論理「０」にセットされている。BL4が論理「１」である時には、図２のトランジスタ３６がターンオンし、トランジスタ３２、３４、及び４４はそれぞれターンオフしている。バースト長カウンタ１が４クロックサイクルに到達すると、bcnt0（カウンタ１１からの出力）はbcnt1（カウンタ１２からの出力）と共に高になる。bcnt0及びbcnt0信号はＡＮＤゲート３７において論理的にＡＮＤされて論理「０」にされ、更にインバータ３８によって反転されて論理「１」にされるので、トランジスタ３５をターンオンさせる。これにより、ノード２１を接地へ放電させることができる。次のcntinc t0は、最終的にトランジスタ４２をターンオンさせ、ノード２２を論理「０」にさせる。この信号はインバータ４５によって反転され、４カウントバースト長の終わりを通知するybst end信号になる。
バーストサイクルの終わりを通知する信号を発生するのに加えて、バースト長カウンタ１は、ｙアドレスカウンタ２へ入力される２つの信号をも発生する。詳しく説明すれば、中間カウントビットbcnt0及びbcnt0がｙアドレスカウンタ２へ供給される。図４に示すように、一実施例のｙアドレスカウンタ２は、少なくとも３つのカウンタ段７７、７８、７９と、アドレスラッチ８０とからなっている。アドレスラインの３つの最下位ビットはそれぞれya0、ya1、及びya2としてカウンタ７７、７８、及び７９へ入力される。残余のアドレスビットya［3：ｎ］はラッチ８０内に格納される。３つのカウンタ７７−７９を使用することによって、８までのバーストカウント（即ち、000乃至111）が可能になる。当分野に精通していれば、本明細書から、バースト長カウンタ１及びｙアドレスカウンタ２の両方の中のカウンタの数をより多くすることによって、より長いバースト長に本発明を適用できることが理解されよう。
各カウンタ７８、７９は、図５に示す構成を有している。カウンタは、セット手段１３１、インターリーブド型カウント制御手段１３２、順次型カウント制御手段１３３、及び基本カウンタ手段１３４を含んでいる。基本カウンタ手段１３４は、バースト長カウンタ１内に含まれているカウンタと類似している。セット手段１３１は、ノード９７への開始ｙアドレスをＣＭＯＳ伝送ゲート１０２を通してセットするのに使用される。バーストカウントシーケンスの始まりに、bcnt0及びbcnt0が低状態にリセットされ、またcntinc t2も低状態にあるので、伝送ゲート１１７がターンオンする。従って、ＮＯＲゲート１１１は論理「１」を出力し、これをインバータ１１２が反転して論理「０」にし、伝送ゲート１１７をターンオンさせる。これにより、ノード９７上の開始ｙアドレスは、ycnt［ｎ］として出力ラインへ伝播することができる。簡単な例として、開始ｙアドレスが0000である場合、ycnt0−ycnt2は全て初期ｙアドレスとして「０」を出力する。また「０」がラッチ８０内にラッチされ、初期ｙアドレスの最上位ビットとしてラッチ８０から出力される。
バースト動作の初期サイクルの後に、選択されたカウントモードに依存して、インターリーブドカウントまたは順次カウントの何れかからなるｙアドレス信号が各カウンタ７７−７９から出力される。使用されるカウントモードは、seq-int#信号の表明または非表明によって選択される。一つの特定実施例では、seq-int#が論理「１」である時には順次カウントモードが選択される。これはインバータ１０６に論理「０」を出力させ、伝送ゲート１０４をターンオフさせてノード９１を低状態にするので、本質的にインターリーブドカウント制御手段１３２を動作不能にする。
順次カウント制御手段１３３は、伝送ゲート１０７及びＮＭＯＳトランジスタ１０８を含んでいる。各カウンタ７７−７９は、ｙアドレスカウンタ２が確立されたバースト長によって決定された範囲を超えてカウントするのを防ぐために使用されるcnt en入力を含んでいる。詳しく述べれば、もしバースト長が２またはそれより小さければカウンタ７８が動作不能にされ、もしバースト長が４またはそれより小さければカウンタ７９が動作不能にされる。これは、BL2及びBL4バースト長入力ラインをカウンタ７８及び７９のcnt en入力に適切に結合することによってなされる。例えば、BL2はインバータ８１を介してカウンタ７８へ入力されている。従って、もしカウント長が２であれば、BL2は論理「１」になり、カウンタ７８への反転された信号入力は論理「０」になるので、カウンタはカウントすることを禁止される。しかしながら、たとえカウンタがカウントしないとしても、それはまだアドレスラッチとして機能しているので、入力アドレスは出力ラインycnt［ｎ］へ伝播することができる。これは、カウント機能が動作不能にされていても、伝送ゲート１１７をオンに維持することによって達成される。
バースト長が例えば４である順次カウント動作のタイミング図を図７に示す。４のバースト長を使用する場合、入力ラインBL4が高にセットされ、BL1、BL2、及びBL8は低にセットされる。カウンタ７７、７８だけがカウントすることが可能であり、BL4がＮＯＲゲート８２を通して表明されるのでカウンタ７９は動作不能にされる。図７に示す例では、バーストCOMMANDはクロック期間T3中に発せられる。ラッチ信号も、この時間に生成される。これは、開始ｙアドレスの３つの最下位ビットをカウンタ７７−７９内にラッチさせ、ｙアドレスの残余のビット（ｎ−３）をラッチ８０内へラッチさせる。毎クロック期間にcntinc t2が生成される。各cntinc t2信号の立ち下がりエッジでカウンタ７７及び７８は順次カウントを遂行し、４番目のcntinc t2信号が生成されるまでｙアドレスの２つの最下位ビットが順次に変化する。このようにして、本システムは順次カウントモードで動作する。
今度は、本発明のインターリーブドカウント動作を説明する。一つの特定実施例では、本発明はseq-int#信号が低に表明されると、インターリーブドモードでカウントする。インターリーブド型カウント制御手段１３２は、ＣＭＯＳ伝送ゲート１０４及びＮＭＯＳトランジスタ１０５を備えている。伝送ゲート１０４は、seq-int#信号が低に表明されるとターンオンする。順次型カウント制御手段１３３の伝送ゲート１０７は、seq-int#、cnt en、またはfacAn信号ラインの何れかが論理「０」になることよって動作不能にされる。順次型カウント制御手段１３３が動作不能にされると、cntinc t2信号はカウンタ７７−７９の何れの動作にも何等の影響も与えない。その代わりに、入力bcnt、bcnt0、及びbcnt1が各カウンタ７７−７９のカウントを制御する。信号bcnt0は、バースト長カウンタ１の最下位ビットであり、bcnt1はバースト長カウンタ１の第２最下位ビットである。
今日のプロセッサの多くは、一般に「インテル・インターリービング」と呼ばれるインターリーブドカウントシーケンスを使用している。このシーケンスは、表Ｉに示すようなフォーマットを有している。
0003998217.tif 000002
このシーケンスから、最下位ビットが各クロックサイクル（２0）毎にトグルしていることが分かる。このビットはカウンタ７７が生成するycnt0信号に対応している。第２の最下位ビットは１つおきのクロックサイクル毎に（即ち２1サイクル毎に）トグルし、第３の最下位ビットは２2サイクル毎にトグルしている。第２の最下位ビットはカウンタ７８が生成するycnt1信号に対応し、第３の最下位ビットはカウンタ７９が生成するycnt2信号に対応している。
バースト長が８のインターリーブド型カウントモードを使用する本発明の動作を、図８のタイミング図に示す。即ち、ビットBL8が「１」にセットされ（例えば、モードレジスタから）、ビットBL1、BL2、及びBL4は「０」にセットされる。これにより、バースト長カウンタ１内の全てのカウンタ段１１−１３が動作可能になる。図８に示す動作例では、開始アドレスは１10であり、バーストCOMMANDはクロック期間T3中に発せられる。LATCH信号も期間T3中に表明される。これは、開始ｙアドレスの最下位ビットをｙアドレスカウンタ２のラッチ８０内にラッチさせる。クロックの各サイクルに、カウントインクリメント信号cntinc t0及びcntinc t2が生成される。cntinc t0信号はバースト長カウンタ１内のカウンタ１１−１３を駆動してカウント信号bcnt0−bcnt2を生成させる。この信号は、インクリメンタル２進カウントである。
クロック期間T3中にLATCH信号が表明されると、ｙアドレスカウンタ２への開始ｙアドレス入力が出力ラインへ伝播する。開始アドレスが１10であるので、出力アドレスの最下位ビットだけが表明される（即ち、ycnt0が論理「１」になり、ycnt1及びycnt2は論理「０」になる）。cntinc t2信号の次の立ち下がりエッジで、カウンティングが開始される（期間T3中）。ycnt0信号はクロック毎に「１」と「０」との間をトグルし、一方ycnt1信号は１つおきのクロックサイクル毎にトグルする。bcnt1信号によって作られるycnt2信号は３周期おきにトグルする。この結果が、ｙアドレスの３つの下位ビットのインターリーブされたカウントシーケンスである。８カウントに到達すると、バースト長カウンタ１はybst end信号を発してバーストを終了させる。これで、システムは次のバーストシーケンスに備えてリセットすることができる。
結論として、本発明は、順次カウント及びインターリーブドカウントを要求する応用に使用する単の統合されたカウンタを提供する。このシステムは、最小の伝播遅延でカウントを遂行し、デバイスを（同期ダイナミックランダムアクセスメモリのような）高速カウントを必要とする要求に適するようにする。当分野に精通していれば、このカウンタシステムがインターリーブド及び順次応用を要求するどのような応用にも使用できることが理解できたであろう。更に、このシステムは、上述した特定の実施例に適当な変更を施すことによって、どのような長さのカウントにも使用可能である。
従って、以上の本発明の開示は単なる例示に過ぎず、請求の範囲に記載の本発明の範囲を限定するものではない。
【図１】
0003998217.tif 000003
【図２】
0003998217.tif 000004
【図３】
0003998217.tif 000005
【図４】
0003998217.tif 000006
【図５】
0003998217.tif 000007
【図６】
0003998217.tif 000008
【図７】
0003998217.tif 000009
【図８】
0003998217.tif 000010