(57)【特許請求の範囲】
【請求項１】
電源電圧を入力する入力端子と、
出力電圧を出力する出力端子と、
基準電圧を出力する基準電圧回路と、
前記出力電圧を分圧する分圧回路と、
前記分圧回路の出力と前記基準電圧に基づいて信号を出力するエラー・アンプと、
前記入力端子と前記出力端子の間に接続され、前記エラー・アンプの出力信号に基づいてＯＮ／ＯＦＦが制御される出力トランジスタと、
前記出力端子に接続され、出力電圧を検出する電圧検出回路と、
前記電圧検出回路の出力に接続されたスイッチと、
前記スイッチに接続された第二の定電流回路と、を備え、
前記スイッチと前記第二の定電流回路とは、前記エラー・アンプの動作電流を流す第一の定電流回路とは並列に設けられ、
前記電圧検出回路は、前記出力端子の電圧が所定の値より高くなったことを検出した場合に、前記スイッチを制御して、前記エラー・アンプの動作電流を増加することを特徴とするボルテージ・レギュレータ。
【請求項２】
請求項１に記載のボルテージ・レギュレータを有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ボルテージ・レギュレータ（以下V／Rと記載する）のオーバーシュート特性を改善することが可能なV／Rに関する。
【０００２】
【従来の技術】
従来のＶ／Ｒは、図３の回路図に示すように、基準電圧回路１０の基準電圧Vref1と、Ｖ／Ｒの出力端子６の電圧（以下出力電圧と記載する）Ｖｏｕｔを分圧するブリーダ抵抗１１、１２の接続点の電圧との差電圧を、増幅するエラー・アンプ１３からなるＶ／Ｒ制御回路と出力MOSトランジスタ１４とからなっており、電圧源１５の与える電圧（以下VDD1と記載する）により動作する。エラー・アンプ１３の出力電圧をVerr、ブリーダ抵抗１１、１２の接続点の電圧をVaとすれば、Vref1>Vaならば、Verrは低くなり、逆にVref1<Vaならば、Verrは高くなる。
【０００３】
Verrが低くなると、出力MOSトランジスタ１４は、この場合、P-chMOSトランジスタであるので、ゲート・ソース間電圧が大きくなり、O N抵抗が小さくなり、出力電圧Ｖｏｕｔを上昇させるように働き、逆にVerrが高くなると、出力MOSトランジスタ１４のON抵抗を大きくして、出力電圧を低くするように働き、出力電圧Ｖｏｕｔを一定値に保つ（例えば、特許文献１ 参照。）。
【０００４】
一般にＶ／Ｒの場合、ここでは省略しているが必要に応じて位相補償用コンデンサを適当に付加させる必要があることが知られている。
【０００５】
また一般にＶ／Ｒの場合、エラー・アンプ１３は例えば図４に示すように、P-chMOSトランジスタ１６とP-chMOSトランジスタ１７とからなるカレントミラー回路と、N-chMOSトランジスタ１８とN-chMOSトランジスタ１９とからなる入力差動対と、一定電流I1が流れる定電流回路２０とで構成されることが知られている。
【０００６】
【特許文献１】
特開平４−１９５６１３号公報（第１−３頁、第２図）
【０００７】
【発明が解決しようとする課題】
しかし、従来のＶ／Ｒでは、エラー・アンプ１３の動作電流は、定電流回路２０によって決定されているので、低消費電流のＶ／Ｒを実現しようとこの定電流回路２０の電流を減らすと、電源起動時すなわちVDD1がパルス的に与えられたときまたはＶ／Ｒの出力端子６に接続された負荷が急激に軽くなったときに、出力電圧Ｖｏｕｔがオーバーシュート特性を示す傾向が強くなり、つまりは電源起動特性が犠牲になり、逆にオーバーシュート特性を改善したＶ／Ｒを実現しようとこの定電流回路２０の電流を大きくすると、低消費電流特性が犠牲になるといった問題点があった。
【０００８】
バッテリーを電源に使用した場合、バッテリーの寿命を延ばすためには低消費電流特性であることが要求され、その一方でまたＶ／Ｒの出力電圧Ｖｏｕｔのオーバーシュート特性において、Ｖ／Ｒの出力端子に外部より接続される素子の耐圧以上となってしまう状態は避けなければならない。
【０００９】
Ｖ／Ｒのオーバーシュート特性を改善しようとすると、エラー・アンプ１３の広帯域化の目的でエラー・アンプ１３の動作電流の増加は基本的に不可避であるが、バッテリーを電源に使用した場合、低消費電流特性は使命であり、Ｖ／Ｒ自身の消費電流の増加は容認されないのが現状である。
【００１０】
【課題を解決するための手段】
そこで、この発明の目的は、従来のこのような問題点を解決するために、出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して所望値よりも高い場合にのみ、一時的にＶ／Ｒを構成するエラー・アンプの動作電流を大きく制御し、エラー・アンプの広帯域化を図ることで、オーバーシュート特性を改善し、その他の場合にはＶ／Ｒを構成するエラー・アンプを小さな動作電流とすることで低消費電流化を図ることを目的としている。
【００１１】
上記目的を達成するために、本願発明にかかるボルテージ・レギュレータは、第１の基準電圧回路と、電圧源の電圧に基づいた出力電圧を出力する出力端子と、前記出力電圧を分圧する分圧回路と、前記分圧回路の出力と前記第１の基準電圧回路の出力に基づいて信号を出力するエラー・アンプとを有する。さらに、前記電圧源と前記分圧回路の間に接続され、前記エラー・アンプの出力信号に基づいてＯＮ／ＯＦＦが制御される出力トランジスタと、前記出力端子の出力電圧信号および前記電圧源の電圧信号に基づいて前記エラー・アンプの動作電流を制御する電流増加回路と、を有することを特徴とする。
【００１２】
また、前記電流増加回路は、前記出力電圧端子の電圧が所望値よりも高い場合、前記エラー・アンプの動作電流を増加させることを特徴とする。
【００１３】
本願発明にかかる電子機器は、前記ボルテージ・レギュレータを有することを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。図１は本発明の第1の実施例を示すＶ／Ｒの回路図である。図１と図４の相異は電流加算回路２１が設けられているところにある。電流加算回路２１は、出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して、所望値よりも高いことを検出した状態において、エラー・アンプの動作電流を増加させるように働く。
【００１５】
電流加算回路２１は、例えば図２のように、出力電圧Ｖｏｕｔを分圧するブリーダ抵抗２８、ブリーダ抵抗２９と、ブリーダ抵抗２８とブリーダ抵抗２９の接続点の電圧VbによりON/OFF制御されるN-chMOSトランジスタ２７と、N-chMOSトランジスタ２７のドレインをプルアップするための抵抗２６と、N-chMOSトランジスタ２７のドレインと抵抗２６の接続点の電圧Vcを入力とするインバータ２３と、インバータ２３の出力電圧VdによりON/OFF制御されるN-chMOSトランジスタ２２と、Vref2なる電圧を出力する基準電圧回路２５と、Vref2なる電圧がゲートに与えられるN-chMOSトランジスタ２４とからなる。そして、これは図２において点線で囲われた箇所に相当する。なお、図２においては、定電流回路２０はVref2なる電圧がゲートに与えられるN-chMOSトランジスタとしている。
【００１６】
出力電圧Voutを分圧するブリーダ抵抗２８とブリーダ抵抗２９との接続点の電位がVbなので、出力電圧Ｖｏｕｔが高くなりVbがN-chMOSトランジスタ２７をONさせる電圧である場合、抵抗２６に発生する電圧降下により、Vcの電圧は低く（以下“L”と記載する）なり、出力電圧Vout が低くなりVbがN-chMOSトランジスタ２７をOFFさせる電圧である場合、Vcの電圧は高く（以下“H”と記載する）なる。
【００１７】
Vcが猫狽ナある場合、これを入力とするインバータ２３の出力電圧Vdは禰唐ニなり、N-chMOSトランジスタ２２はONするので、Vref2なる電圧がゲートに与えられるN-chMOSトランジスタ２４にはドレイン電流I2が流れることになり、エラー・アンプの動作電流がこの分だけ加算される。
【００１８】
Vcが禰である場合、これを入力とするインバータ２３の出力電圧Vdは猫となり、N-chMOSトランジスタ２２はOFFするので、Vref2なる電圧がゲートに与えられるN-chMOSトランジスタ２４にはドレイン電流は流れず、エラー・アンプの動作電流は定電流回路２０による電流I1のみとなる。VbがN-chMOSトランジスタ２７をONまたはOFFさせる出力電圧Ｖｏｕｔはブリーダ抵抗２８とブリーダ抵抗２９の大きさを適当に与えることで設定可能であり、出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して、所望値よりも高いことを検出しエラー・アンプの動作電流を増加させることが可能である。
【００１９】
出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して所望値よりも高い場合にのみ、一時的にＶ／Ｒを構成するエラー・アンプの動作電流を大きく制御し、エラー・アンプの広帯域化を図ることで、オーバーシュート特性を改善し、その他の場合にはＶ／Ｒを構成するエラー・アンプを小さな動作電流とすることで低消費電流化を図り、従来のＶ／Ｒでは、エラー・アンプ１３の動作電流は、定電流回路２０によって決定されているので、低消費電流のＶ／Ｒを実現しようとこの定電流回路２０の電流を減らすと、電源起動時すなわちVDD1がパルス的に与えられたときまたはＶ／Ｒの出力端子６に接続された負荷が急激に軽くなったときに、出力電圧Ｖｏｕｔがオーバーシュート特性を示す傾向が強くなる。つまり、電源起動特性が犠牲になり、逆にオーバーシュート特性を改善したＶ／Ｒを実現しようとこの定電流回路２０の電流を大きくすると、低消費電流特性が犠牲になるといった問題点を解消することが可能である。
【００２０】
以上の説明では、Vref2が定電流回路２０を構成するN-chMOSトランジスタのゲートと、N-chMOSトランジスタ２４とに与えられるとしているが、新たにVref3を設けてそれぞれ独立にVref2、Vref3を与えるものとし、Vref2、Vref3の値を任意に与えることで電流加算回路２１が増加させる電流が、可変であり任意に設定できる効果が得られる。
【００２１】
また、以上の説明において、ブリーダ抵抗２８とブリーダ抵抗２９を可変抵抗とすることで、一時的にＶ／Ｒを構成するエラー・アンプの動作電流を大きく制御する出力電圧Ｖｏｕｔの下限値が可変であり任意に設定できる。
【００２２】
また以上の説明では、電流加算回路２１は図２のような構成として説明したが、同様の機能を有することが可能なその他の構成でも同様な効果が得られる。
【００２３】
【発明の効果】
以上、説明したように本発明のボルテージ・レギュレータによれば、出力電圧が制御されるべき一定電圧に対して、所望値よりも高いことを検出し、エラー・アンプの動作電流を増加させる回路を設けたことにより、出力電圧が制御されるべき一定電圧に対して所望値よりも高い場合にのみ、一時的にＶ／Ｒを構成するエラー・アンプの動作電流を大きく制御し、エラー・アンプの広帯域化を図ることで、オーバーシュート特性を改善し、その他の場合にはＶ／Ｒを構成するエラー・アンプを小さな動作電流とすることで低消費電流化を図ることが可能となる。
【００２４】
しかも、前記出力電圧が制御されるべき一定電圧に対して、所望値よりも高いことを検出し、エラー・アンプの動作電流を増加させる回路の構成次第で、エラー・アンプの動作電流を増加させる回路が増加させる電流や可変であり任意に設定できる。
【００２５】
しかも、前記出力電圧が制御されるべき一定電圧に対して、所望値よりも高いことを検出し、エラー・アンプの動作電流を増加させる回路の構成次第で、エラー・アンプの動作電流を増加させる回路が検出する電圧が可変であり任意に設定できる。
【００２６】
また、本願発明にかかる電子機器は、前記ボルテージ・レギュレータを有するので、低消費電力化が可能である。
【図面の簡単な説明】
【図１】本発明の第1の実施例を示すボルテージ・レギュレータの回路説明図である。
【図２】本発明の第１の実施例を示すボルテージ・レギュレータの回路説明図である。
【図３】従来のボルテージ・レギュレータの回路説明図である。
【図４】従来のボルテージ・レギュレータの回路説明図である。
【符号の説明】
１４  出力MOSトランジスタ
１８、１９、２０、２２、２４、２７  N-chMOSトランジスタ
１６、１７  P-chMOSトランジスタ
１０、２５  基準電圧回路
１１、１２、２８、２９  ブリーダ抵抗
１３  エラー・アンプ
２１  電流加算回路
２０  定電流回路
６  ボルテージ・レギュレータの出力端子
１５  電圧源
２３  インバータ
２６  抵抗
【図１】
0004005481.tif 000002
【図２】
0004005481.tif 000003
【図３】
0004005481.tif 000004
【図４】
0004005481.tif 000005