(57)【特許請求の範囲】
【請求項１】
メモリ・セル・アレイ領域(９４)、周辺領域(９７)、並びに、それらの間に形成された関連構造を有し、導電性材層に対して改良されたコンタクトを有するＤＲＡＭ半導体装置であって、
半導体基板(５２)上に形成された複数の下側材層(６４)であり、隣接する２つの下側材層の間にそれぞれ開口(６８)を有する下側材層(６４)と、
前記半導体基板(５２)のメモリ・セル・アレイ領域(９４)内に形成された電界効果トランジスタ(９８)であり、前記半導体基板(５２)の表面内に形成された第１及び第２ソース／ドレイン領域(７０Ａ，７０Ｂ)と、前記半導体基板(５２)上に設けられた前記複数の下側材層(６４)の一部として隣接する少なくとも２つのゲート電極(６６)とを具備する電界効果トランジスタ(９８)と、
前記メモリ・セル・アレイ領域(９４)内に形成された第１キャパシタ(９６)であり、前記第１ソース／ドレイン領域(７０Ｂ)と少なくとも電気的に接触するように該第１ソース／ドレイン領域(７０Ｂ)上に形成されている下部電極(７４)と、その下部電極(７４)上に形成された誘電体層(７６)と、前記下部電極(７４)上方における前記誘電体層(７６)上に形成された前記導電性材層の一部としてのポリシリコン上部電極(８０)とを具備する第１キャパシタ(９６)と、
前記少なくとも２つのゲート電極(６６)を構成する前記下側材層(６４)間に形成された開口(６８)であり、スペーサ(７２)、前記下部電極(７４)、該下部電極(７４)上に形成された前記誘電体層(７６)、並びに、前記導電性材層としての前記ポリシリコン上部電極(８０)で、完全に充填されるように形成され、前記ポリシリコン上部電極(８０)において局所化された厚い領域が形成されるように寸法付けられ、形作られている開口と、
前記周辺領域(９７)の前記半導体基板(５２)上に形成されたフィールド酸化物領域(５６)上に設けられた、前記複数の下側材層(６４)の他の一部としての隣接する少なくとも２つの下側材層(６４)と、
前記第１キャパシタ(９６)に従って構成された第２キャパシタ構造が該第１キャパシタ(９６)と同様に前記周辺領域(９７)の前記半導体基板(５２)上に形成されたフィールド酸化物領域(５６)上にも設けられ、そのフィールド酸化物領域(５６)上のダミーとしての当該第２キャパシタ構造の一部に当該第２キャパシタ構造のポリシリコン上部電極(８０)に対する第１のコンタクト・ホール(９２)が前記少なくとも２つの下側材層(６４)間の開口(６８)上方に位置決めされて形成されていることと、
前記少なくとも２つの下側材層(６４)間の開口(６８)は、スペーサ(７２)、前記第２キヤパシタ構造の下部電極(７４)、該下部電極(７４)上に形成された前記第２キャパシタ構造の誘電体層(７６)、並びに、前記導電性材層としての前記第２キャパシタ構造のポリシリコン上部電極(８０)で、完全に充填されるように形成され、前記ポリシリコン上部電極(８０)において局所化された厚い領域が形成されるように寸法付けられ、形作られていることと、
前記第２キヤパシタ構造のポリシリコン上部電極(８０)の前記局所化された厚い領域と前記第１のコンタクト・ホール(９２)を介して接触している導体(９５)と、
平坦化された上方面を有する上側材層(８８)であり、前記ポリシリコン上部電極(８０)上を覆うように形成されて、前記第１のコンタクト・ホール(９２)が貫通している絶縁層(８８)である上側材層(８８)と、
前記平坦化された上方面を有する上側材層(８８)が、前記メモリ・セル・アレイ領域(９４)内に形成されたビット線コンタクト用の第２のコンタクト・ホール(９０)を有し、前記第２のコンタクト・ホール(９０)が前記周辺領域(９７)内に形成された前記第１のコンタクト・ホール(９２)よりも深く形成されていることと、を含むことから成るＤＲＡＭ半導体装置。
【請求項２】
前記開口の幅が式：Ｗ≦２×((Ｔ１×Ｃ１)＋(ＴＰＬ×ＣＰＬ)＋(ＴＤ×ＣＤ)＋(ＴＣＰ×ＣＣＰ))から決定され、ここで、前記絶縁層としての前記スペーサが厚みＴＩ及び相似性ＣＩを有し、前記第２ポリシリコン層としての前記下部電極が厚みＴＰＬ及び相似性ＣＰＬを有し、前記誘電体層が厚みＴＤ及び相似性ＣＤを有し、前記セル・ポリとしての上部電極が厚みＴＣＰ及び相似性ＣＣＰを有している、請求項１に記載のＤＲＡＭ半導体装置。
【請求項３】
前記導電性材層が、約０．８０の相似性を有するポリシリコン層である、請求項２に記載のＤＲＡＭ半導体装置。
【発明の詳細な説明】
発明の分野
本発明は、全般的には、半導体装置の形成とその半導体装置の製作の方法又はプロセスに関し、より詳細には、導体に対する電気的コンタクトを形成するために、薄い導電性層内において局所的な厚い領域を有する半導体装置に関する。
発明の背景
一般に、半導体装置は、半導体基板上に導電性材と絶縁材とを交互に積み重ねることによって形成される。コンタクト・ホール又はコンタクト穴が、複数の特定位置でこれら複数層の全て或いは幾つかの層を貫通してエッチングされ、その後、金属導体がそのコンタクト・ホール内にデポジット(又は付着)されて、外部回路に対する電気的コンタクトを提供する。コンタクト・ホールは、典型的には、半導体基板上の表面上における活性領域に向かって或いは仲介導電性層に向かってエッチングされる。各種材料から成る層の厚みにおける変動、フィルム・デポジションの不均一性、並びに、エッチング工程に固有の平面化プロセス及び各種制限が、接触又はコンタクトが為されることになる導電性層上にコンタクト・ホールの正確な停止を確保することを困難としている。これは、現行において次第に小さなメモリセル構成要素がランダム・アクセス・メモリ半導体装置に組込まれつつあることから、導体層がより薄く為されているので特に当てはまる。コンタクト・ホールがエッチングされて貫通される上側層材と比べて薄い導電性層にコンタクトが為されなければならない場合、そのコンタクト・ホールのエッチングは、正確に制御されて、そのホールがその薄い導電性層上で停止する機会を最大限にしなければならない。
薄い導電性層に対する信頼性あるコンタクトの形成に関連された問題は、以下に記載する、「セル・ポリ(cell poly)」としても一般に呼称される容量性上部電極の形成後における従来のスタック状(積重状)の容量性ＤＲＡＭを製造する方法の一部で説明される。図１に示されるように、セル・ポリ２は、誘電体層４、容量性下部電極６、電界効果トランジスタ・ゲート電極８、並びに基板１０の上に形成されたドーピングされた(不純物注入された)ポリシリコンの層である。
図２に参照されるように、上方絶縁層１２が基板１０上に積み重ねられる。この上方絶縁層１２がエッチングされて、理想的には下方のセル・ポリ２にちょうど延びるコンタクト・ホール１４が形成される。製造方法の段階数を最小限にするため、このコンタクト・ホールのエッチングは、典型的には、ビット線コンタクト１５を形成する同一のエッチングの一部として実行される。次いで、コンタクト・ホール１４は金属導電体１６で充填されて、そのセル・ポリを外部の電圧源と電気的に接続する。
上方絶縁体１２とセル・ポリ２とは、典型的には、約２０，０００オングストロームと約１，０００オングストロームとである。上方絶縁層１２は、フィルム・デポジションの不均一性や平面化プロセスによって上部が形成された階段状基板の故に、所々でその厚みが変動する可能性がある。また、コンタクト・ホールのエッチングは、上方絶縁層１２の最も厚い部分における、この例ではビット線コンタクト１５の最も深いコンタクトを露出するに充分な長時間に亙って続行されなければならない。それ故に、コンタクト・ホールはエッチングされ過ぎ、そして、時には、図３Ａに示されるように薄いセル・ポリを貫通してエッチングされ過ぎることとなる。セル・ポリ２を貫通するようなエッチングは、側壁コンタクトを形成することによるセル・ポリ／金属コンタクトの効果を減じ、導体１６とセル・ポリ２との間の望ましくない高い接触抵抗を生ずる。図３Ｂに示されるように、セル・ポリが基板に対して緊密に近接した状態で形成された場合、セル・ポリ２の基板１０に対する導体１６を介しての電気的短絡が生ずる。
こうしたポリ・セルに対するコンタクト・ホールの過剰エッチングのリスクを低減する現行の方法には、精密に制御されたエッチング時間と、高度な選択性エッチング・プロセスの開発及び使用法とが含まれる。しかしながら、装置の幾何形状が縮小化し、ビット線コンタクトがより深くなり、ポリ・セルがより薄くなるので、適切な選択性を達成することは難しい。
(セル・ポリとして先に記載した)薄い導電性層を短絡する問題に対する１つの解決策としては、１９９３年９月７日発行のKatayamaの米国特許第5,243,219号に開示されている。Katayamaは、コンタクト・ホール直下の基板内における不純物拡散層を開示している。その結果としての不純物拡散層と基板との間のｐｎ接合で、コンタクト・ホールがその薄い導電性層を貫通してエッチングされた場合、導電性層を基板から絶縁する。Katayamaの装置は、薄い導電性層を貫通するエッチングの望ましくない効果の幾つかを最小限にするが、薄い導電性層に対する信頼性あるコンタクトの形成に固有の根本的な問題を削除するものではない。
薄い導電性層を貫通するようにコンタクト・ホールをエッチングしてしまうリスクを少なくする或いは削除する構造や製造方法の必要性が依然としてある。そうした構造及び方法は、導電性層が基板から隔てられている場合等を含む様々な半導体装置適用例に対して実用的であることが望ましい。
発明の要約
本発明は相対的に薄い導電層に対して改良されたコンタクトを提供するものであり、コンタクト又は接触が為されるその薄い導電層を貫通するようにコンタクト・ホールをエッチングしてしまうようなリスクを低減するものである。
本発明に従えば、半導体装置が提供され、コンタクト・ホール下方に位置決めされた局所的な厚い領域を具備する導電性層を有する。本発明の一実施例において、コンタクトが為されるその厚い領域は下側材層内における開口によって形成される。この実施例において、半導体装置は、内部に開口を有する下側材層と、前記下側材層上で及び前記開口内に形成された薄い導電性材層と、前記薄い導電性材層上に形成され、それ自体を貫通するようなコンタクト・ホールを有する上側材層と、前記コンタクト・ホールを介して前記薄い導電性材層と接触する導体と、を備えて構成され、前記下側層内の前記開口が、前記コンタクト・ホール下方に位置決めされ、前記開口内における前記薄い導電性材層内に局所化された厚い領域を形成すべく寸法付けられ且つ形作られている。
他の実施例においては、本発明がスタック状容量性ＤＲＡＭ内に組み込まれている。この実施例における半導体装置は、半導体基板のメモリセル・アレイ領域内に形成された電界効果トランジスタであり、前記基板上に形成されたゲート電極と、該ゲート電極の両側における前記基板の表面内に形成された第１及び第２ソース／ドレイン領域とを含む電界効果トランジスタと、前記メモリセル・アレイ領域内に形成されたキャパシタであり、前記基板上に形成されて前記第１ソース／ドレイン領域と電気的に接触した下部電極を含むキャパシタと、前記下部電極上に形成された誘電体層と、前記下部電極上の前記誘電体上に形成されたポリシリコン上部電極の第１領域と、前記メモリセル・アレイ領域に隣接する前記基板の周辺内に形成された前記ポリシリコン上部電極の第２領域と、前記基板と前記周辺領域内における前記ポリシリコン上部電極の前記第２領域との間に介在された下側材層と、前記下側層内における開口と、前記ポリシリコン上部電極の前記第２領域上に形成された絶縁層と、前記絶縁層を貫通するコンタクト・ホールと、前記コンタクト・ホールを介して前記ポリシリコン上部電極の前記第２領域と接触する導体と、を備え、前記下方層内の前記開口が前記コンタクト・ホール下方に位置決めされていることから構成されている。
本発明に従って半導体装置を製作する方法は、薄い導電性材の第１層を形成する段階と、前記第１層上にそれ自体を貫通するコンタクト・ホールを有する材料の第２層を形成する段階と、前記第１層内に局所化された厚い領域を形成して、その厚い領域を前記コンタクト・ホール下方に位置決めする段階と、前記コンタクト・ホールを介して前記厚い領域と接触する導体を形成する段階と、の諸段階を含む。
本発明の半導体装置は、その導電性層が、前記コンタクト・ホールの直下に形成且つ配置された局所的な厚い領域を有しており、前記導電性層を貫通して前記コンタクト・ホールをエッチングするリスクを削除し、前記導電性層／導体コンタクトを改善し、前記導体と前記基板或いは前記導電性層の下側の他の構造との間の電流漏れを防止する。
本発明の更なる目的、長所、新規性ある特徴等は、以下に続く記載に部分的に詳述されており、当業者であれば以下の事柄を試すことによって部分的に明らかとなるか、或いは本発明の実施例によって学び得ることであろう。本発明の数々の目的及び長所等は、請求の範囲内に特別に指摘された手段や組み合わせによって実現され達成され得る。
【図面の簡単な説明】
図１及び図２は、形成の様々な段階における従来のスタック状容量性ＤＲＡＭの一部における各断面図である。
図３Ａは、セル・ポリを貫通するようにエッチングされたコンタクト・ホールが示された、従来のスタック状容量性ＤＲＡＭの一部における断面図である。
図３Ｂは、基板に対して緊密に近接した状態のセル・ポリを貫通するようにエッチングされたコンタクト・ホールが示された、従来のスタック状容量性ＤＲＡＭの一部における断面図である。
図４乃至図７は、形成の様々な段階における本発明の好適実施例の１つに係る一般的な構造を示す各断面図である。
図８及び図９は、本発明の他の実施例を示す断面図であり、導電性層／導体コンタクトが下側層内における開口の側壁に沿って形成されている。図９は、図１０における１−１線に沿っての断面図である。
図１０は、図９の構造の上面図であり、図９における上側層２８が省略されており、導電性層／導体コンタクトが下側層内における開口の側壁に沿って形成されている。
図１１乃至図１６は、他の好適実施例を示し、本発明がスタック状容量性ＤＲＡＭ内に取り込まれている。
これら図面は種々の実施例の実際の描写を意味するものではなく、本発明に係る構造及び方法を示すために用いられた単なる理想化された表現である。
好適実施例の詳細な説明
半導体装置の製作には、その装置の製作中に形成された様々な材料層に対する所定パターンのエッチングが含まれる。この方法又はプロセスを、ここでは「パターニング及びエッチング」と呼称する。例えば、フォトリソグラフィ術及び反応性イオン・エッチングは、一般に、パターニング・プロセス及びエッチング・プロセスとして用いられる。当業者に十分知られているこれら或いはその他のパターニング・プロセス及びエッチング・プロセスは、本発明を実施すべく使用可能である。
先ず図４乃至図７には、本発明が組み込められ得る特殊なタイプの半導体装置を顧慮しない、本発明の一実施例の一般的構造を示している。後で議論する図１１乃至図１６は、本発明がスタック状容量性ＤＲＡＭに組み込められている、本発明の一好適適用例を示している。
図４で参照されるように、絶縁層２３及び下側層２０が基板２２上に形成されている。下側層２０は、開口２４を形成すべく、パターニングされ、エッチングされる。開口２４は下側層２０の全てに亙って貫通されるようにエッチングされる必要性はない。要求される全ては、下側層２０内における階段状開口である。次いで、導電性材の層２６が、図５に示されるように、下側層２０上と開口２４の内部とに形成される。絶縁層２３は、導電性層２６と基板２２との間の電気的短絡を防止すべく設けられている。もしも、導電性層２６と基板２２との間の短絡が問題とならなければ、絶縁層２３は省略可能である。他の複数の層を、基板２２と下側層２０との間に形成させることも可能である。次に、上側層２８が導電性層２６上に形成される。
図６で参照されるように、上側層２８はコンタクト・ホール３０を形成すべくパターニングされ、エッチングされる。次いで、導体３２が図７に示されるようにコンタクト・ホール３０内に形成される。典型的には、下側層２０は、二酸化シリコン或いは導電性材及び絶縁性材の複合積層体等の絶縁性材料から形成される。導電性層２６はドーピングされた(不純物が注入された)ポリシリコンであり、上側層２８はホウ素・リン珪酸ガラス(Boro-Phospho-Silicate Glass:BPSG)或いは他の適切な絶縁材料である。導電性層２６及び上側層２８の相対的な厚みは本発明にとって重要ではないが、殆どの半導体適用例におけるように、上側層２８が導電性層２６よりも相当に厚い場合、本発明の目的はより良好に実現される。
開口２４は、開口２４内における導電性層２６の局在化された厚い領域３４を形成すべく寸法付けられ且つ形作られている。開口２４及び厚い領域３４はコンタクト・ホール３０と隣り合って、即ち、コンタクト・ホール３０の下方且つそれと隣接して形成されている。開口２４及び厚い領域３４は、好ましくは、図６に示されるようにコンタクト・ホール３０直下に位置決めされるが、コンタクト・ホール３０が開口２４に対して実質的に誤整合状態であったとしても信頼性あるコンタクトが為される。この実施例において、開口２４の幅(又は直径)は、開口２４に隣接する下側層２０の表面３８における導電性層２６の厚みと、該導電性層の相似性又は合致性(Conformality:C)との積の２倍未満か或いはそれと同等である。よって、相似性Ｃ及び厚みＴを有する導電性層の場合、開口２４の幅Ｗは以下の式から決定される：Ｗ≦２×Ｔ×Ｃ。このようにして、導電性層２６は完全に開口２４を充填することとなる。他の注記がなければ、一材料層の「厚み」とは、コンタクト・ホールの深さを記述する縦方向軸線に平行する方向で測定される厚みを言う。それ故、図面中に示される各種材料層の配向のため、「厚み」とはその材料の垂直方向厚みを言う。
当業界では良く知られているように、特殊材料の相似性は、一材料が開口或いは下側材料内における「階段状」の上面及び側壁に沿って同時にデポジット(又は付着)される比較率を表す。相似性は下側材内における階段の側壁に沿ってデポジットされた材料の厚みと、該階段に隣接する表面に沿ってデポジットされた厚みとの比によって定義される。例えば、ポリシリコンは約０．８０の相似性を有する。もしも、導電性層２６が下側層２０の表面３８で１，５００オングストロームの厚みを有するポリシリコンで形成されていれば、開口２４の幅は、好ましくは、２，４００オングストローム(２×１，５００オングストローム×０．８０)未満か或いはそれと同等である。これは、導電性層２６が開口２４を完全に充填して丈夫な厚い領域３４が形成されることを保証する。厚い領域３４は、図７に示されるようなコンタクト・ホールの実質的な過剰エッチングの場合でさえ、導体３２に対する信頼性あるコンタクトを可能としている。
開口２４の深さは、厚い領域３４が予想されるコンタクト・ホール３０の過剰エッチングに充分に適合する厚みとなるように充分に深くすべきである。コンタクト・ホール３０に対してここで適用されるような過剰エッチングは、コンタクト・ホール３０が上側層２８の下方における導電性層２６の名目上の深さに到達した後のエッチングの連続を言う。多くの半導体装置適用例において、上側層２８は階段状地勢を有する構造上に形成されることとなって、該上側層２８の厚みに関して変動が生ずる。上側層２８の厚みは、デポジション・プロセス及び平面化プロセスにおける不均一性によっても変動し得る。コンタクト・ホール３０は、そうした変動を考慮して必要に応じ過剰エッチングされなければならない。他の要因もコンタクト・ホールのエッチングをもたらす。例えば、コンタクト・ホールは、以下に記載するスタック状容量性ＤＲＡＭにおけるようなより深いビット線コンタクトと同時にエッチングされ得る。この例において、そのより深いビット線コンタクトに届くまでエッチングが続行されて、コンタクト・ホール３０の実質的な過剰エッチングが生ずる。
一般に開口２４の深さは、コンタクト・ホール３０の名目上の深さ、該コンタクト・ホール３０が形成されている間におけるエッチングの全体的な実効深さ、並びに、エッチングの選択性に依存するものとなる。このエッチングの全体的な実効深さは、エッチングされる最も深いコンタクトの深さとその深いコンタクトの任意の過剰エッチングとによって決定されることとなる。選択性は、エッチャントに晒される対象となる他の材料(導電性層２６)に対する目標となる材料(この例の場合、上側層２８)のエッチング率又はエッチング速度の尺度である。選択性は以下の式で定義される：  ＳAB＝ＥA／ＥB、ここでＥAはエッチングされるべき目標となる材料のエッチング率又はエッチング速度であり、ＥBはエッチャントに晒される対象となる第２の材料のエッチング率又はエッチング速度である。名目上の深さＤCH、全体的なエッチング深さＤTE、並びにエッチング選択性Ｓを有するコンタクト・ホールの場合、厚い領域３４の厚みＴTRは以下の式に従って決定される：  ＴTR≧(ＤTE−ＤCH)／Ｓ。開口２４の対応する深さＤOは以下の式に従って決定され：  ＤO≧(ＤTE−ＤCH)／Ｓ−ＴCL、ここでＴCLは導電性層２６の厚みである。
図８乃至図１０に示される本発明の他の実施例において、局所化された厚い領域が開口の側壁上にスペーサとして形成されている。図８で参照されるように、絶縁層２３と内部に開口２４を有する下側層２０とが基板２２上に形成されている。導電性層２６が下側層２０上と、開口２４の表面に沿って形成されて、該開口２４の側壁３６に沿って局所化された厚い領域３４を形成している。次いで、上側層２８がその導電性層２６上に形成される。
図９及び図１０で参照されるように、上側層２８はパターニングされ、エッチングされて、コンタクト・ホール３０が形成される。図９は図１０における１−１線に沿って切り取られた断面図である。しかしながら、図１０の上方からの平面図において、上側層２８は本発明のこの実施例の各種特徴をより良好に示すべく省略されている。コンタクト・ホール３０は、その後、導体(不図示)で充填されて、厚い領域３４にコンタクト導電性層２６が形成される。この実施例において、開口２４の幅は重要ではなく、またコンタクト・ホール３０が開口２４に対して正確に整合させられる必要性もない。実際上、図８乃至図１０に示される構造は設計通りに形成されることも、或いは、この構造は図６に示されるコンタクト・ホール３０の過剰エッチング及び／或いは誤整合から形成されることも可能である。こうして、本発明は信頼性あるコンタクトを提供する一方で、十二分なエッチング及び整合の許容誤差を受け入れている。
次に図１１乃至図１６には、本発明のスタック状容量性ＤＲＡＭへの適用例が示されている。先ず図１６で参照されるように、ウェハー５０のメモリセル・アレイ領域９４内の１つのメモリセルがこの図１６の左側に示され、キャパシタ９６及び電界効果アクセス・トランジスタ９８を含んでいる。図１６の右側に示され、前記アレイ領域に直に隣接して典型的に配置された周辺領域９７におけるコンタクト・エリア９９で、金属導体９５がセル・ポリ８０と接触している。図１６に示される装置の各種構成要素や、これら構成要素を製作する方法又はプロセスに関して、図１１乃至図１５を参照して以下説明する。
図１１で参照されるように、ウェハー５０は、軽くドーピングされたｐ型単結晶シリコン基板５２を備え、該基板上には、酸化されて薄いゲート絶縁層５４と厚いフィールド酸化物領域５６とが形成されている。本発明のこの適用例は、出発材料として軽くドーピングされたｐ型シリコンを用いて記載されるが、本発明は他の基板材料によっても実施可能である。もしも、他の基板材料が使用されたならば、当業界では公知なように、材料及び構造において対応する相違があり得る。フィールド酸化物領域５６は、基板５２の表面上に窒化シリコン或いは他の非酸化性材料から成る穿孔された層を形成し、その後に基板の露出部分を酸化すること等による、当業界では公知の従来方法によって形成される。薄いゲート絶縁層５４は基板５２の表面上に二酸化シリコンを熱的に成長させるか或いはデポジットすることによって形成される。次いで、第１のポリシリコン層５８、珪化タングステン層６０、並びに、二酸化珪素層６２が、基板５上に対してデポジットされるか或いは「積み重ね(stack)」られる。第１ポリシリコン層５８、珪化タングステン層６０、並びに二酸化珪素６２は一体的に下側層６４として呼称される。
図１２で参照されるように、下側層６４がパターニングされ、エッチングされて、アレイ内のトランジスタ・ゲート電極６６や、周辺内の開口６８が形成される。これら各種層は、当業界では公知の従来方法が用いられて、デポジットされ、パターニングされ、そしてエッチングされる。代替的に、ゲート電極６６及び開口６８は上述したようなデポジット及びエッチングが為されるポリシリコンの単一層内に形成可能であり、或いは、様々な導体及び絶縁体の他の組み合わせを使用することも可能である。この例における珪化タングステン層及び二酸化珪素層は、単に本発明の好適実施例の１つの詳細をより良好に図示すべく含まれている。ゲート電極６６の両側における基板５２内には、典型的にはリン原子或いは砒素原子等のｎ型不純物を注入することによって、アレイ内にソース領域／ドレイン領域７０ａ，７０ｂが形成されている。
図１３で参照されるように、典型的には二酸化珪素から形成される絶縁層７１が基板５２上に積み重ねられる。図１４で参照されるように、この絶縁層７１がパターニングされ、エッチングされて、スペーサ７２として形成される。次いで、第２のポリシリコン７３が基板５２上に積み重ねられ、パターニングされ、エッチングされて、キャパシタ又は容量性下部電極７４が形成される。典型的には窒化珪素から形成される容量性誘電体層７６が基板５２上に積み重ねられる。次いで、第３のポリシリコンが基板５２上に積み重ねられ、パターニングされ、エッチングされて、容量性上部電極８０が形成され、これは一般に図１５に示されるような「セル・ポリ」としても呼称されており、このエッチングは誘電体層７６を貫通するように続行可能である。こうして、セル・ポリ８０の第１領域８２は下部電極７４上のアレイ内に形成され、セル・ポリ８０の第２領域８４は金属導体に対する次なる接続部用として周辺内に形成される。
再度、図１４で参照されるように、(図１２及び図１３に示される)開口６８は、スペーサ７２、第２のポリシリコン層７３、誘電体層７６、並びに、セル・ポリ８０で既に充填されている。開口６８は、該開口６８内のセル・ポリ８０において局所化された厚い領域８６を形成すべく、寸法付けられ且つ形作られている。セル・ポリ８０が、局所化された厚い領域８６を形成するように開口６８内のギャップに架橋することを確保すべく、開口６８の幅は、該開口６８内のスペーサ７２、第２のポリシリコン層７３、誘電体層７６、並びにセル・ポリ８０の組み合わせ幅未満でなければならない。開口６８内におけるこれら各種材料の各々の幅は、該開口６８に隣接する下側層６４の表面に従って形成される各種材料の厚みに比例している。それ故に、開口６８の幅は以下の式に従って決定可能であり：  Ｗ≦２×((ＴI×ＣI)＋(ＴPL×ＣPL)＋(ＴD＋ＣD)＋(ＴCP＋ＣCP))、ここで、絶縁層７１は、厚みＴI及び相似性ＣIを有し、第２のポリシリコン層７３は、厚みＴPL及び相似性ＣPLを有し、誘電体層７６は、厚みＴd及び相似性ＣDを有し、セル・ポリ８０は、厚みＴCP及び相似性ＣCPを有している。勿論、もしも、開口６８内に横たわる各種材料の各層の幅が他の方法で知られているか、或いは直に決定できるのであれば、上記の式を適用する必要がない。しかしながら、内部にデポジットされた各種材料の多数層を有する開口の幅は、一般に、以下の式に従って決定可能であり：Ｗ≦i=1NΣ２×Ｔｉ×Ｃｉ、ここで、各層は開口に隣接する表面に沿って測定された厚みＴと、相似性ｃとを有する。
約０．６μｍ幅のアクセス・トランジスタ・ゲートを有する４ＭビットのＤＲＡＭを仮定すると、二酸化珪素の絶縁層７１は約３，０００オングストロームの厚みＴI及び０．６７の相似性ＣIを有し、第２のポリシリコン層７３は約２，０００オングストロームの厚みＴPL及び０．８０の相似性ＣPLを有し、誘電体層７６は約１００オングストロームの厚みＴD及び０．９０の相似性ＣDを有し、セル・ポリ８０は約１，０００オングストロームの厚みＴCP及び０．８０の相似性ＣCPを有する。それ故に、開口６８は好ましくは９，０００オングストローム未満である。
図１５で参照されるように、ホウ素・リン珪酸ガラス(Boro-Phospho-Silicate Glass:BPSG)或いは他の適切な絶縁体で形成された上側層８８が、基板５２上に積み重ねられる。上側層８８はパターニングされ、エッチングされて、アレイ内にビット線コンタクト９０が形成され、周辺内にコンタクト・ホール９２が形成される。(図１２に示される)開口６８はこのコンタクト・ホール９２の直下に位置決めされている。理想的には、このコンタクト・ホールのエッチングはセル・ポリ８０の表面上で終了することである。実際上の問題として、そして上側層８８の厚みに関する変動やビット線コンタクト９０のより大きな深さのため、ビット線コンタクト９０が基板５２までエッチングされることを確保すべくコンタクト・ホール９２は典型的には過剰にエッチングされる。その結果として、コンタクト・ホールのエッチングは、通常、図１５に示されるようにセル・ポリ８０の表面内部まで延びる。この装置構造は、当業界では公知の金属化プロセスが用いられて、図１６に示されるように終了される。
以上、導電性層が、コンタクト・ホール下方に形成され且つ位置決めされた局所的な厚い領域を有することによって、薄い導電性層を貫通するようにコンタクト・ホールがエッチングされるリスクが削除されるような、新規な半導体装置が図示され記載された。添付図面に図示され且つここに記載された特殊な実施例は例示的目的のためであり、請求の範囲で言及された本発明を制限するように解釈されるべきではない。当業者であれば、本発明の範囲から逸脱することなく、上述された特殊な情報の数々の適用及び変更を為し得るであろう。例えば、本発明はトレンチ型容量性ＤＲＡＭ、スタティック・ランダム・アクセス・メモリ(ＳＲＡＭ)、論理回路半導体装置、並びに、コンタクト・バイアが比較的薄い導電性材の層に形成されるような他のそうした装置に対して、容易に取り込むことができるであろう。以上の幾つかの例において記載された製造プロセス段階は異なる順序で実行可能であり、同等構造及び同等プロセスを上述した様々な構造及びプロセスの代わりに代替することが可能である。
【図１】
0003903189.tif 000002
【図２】
0003903189.tif 000003
【図３Ａ】
0003903189.tif 000004
【図３Ｂ】
0003903189.tif 000005
【図４】
0003903189.tif 000006
【図５】
0003903189.tif 000007
【図６】
0003903189.tif 000008
【図７】
0003903189.tif 000009
【図８】
0003903189.tif 000010
【図９】
0003903189.tif 000011
【図１０】
0003903189.tif 000012
【図１１】
0003903189.tif 000013
【図１２】
0003903189.tif 000014
【図１３】
0003903189.tif 000015
【図１４】
0003903189.tif 000016
【図１５】
0003903189.tif 000017
【図１６】
0003903189.tif 000018