(57)【特許請求の範囲】
【請求項１】
接合面積により複数種類に区分される接続端子を配列したグリッドアレイ型電子部品と、該電子部品を装着する回路基板とを接合するリフロー半田付け方法において、
上記グリッドアレイ型電子部品の上記接続端子に対応して上記回路基板に形成されているランドのランド面積と、上記ランドの部分に設けられるソルダーペーストの配置面積との比が上記接合面積に基づいて変化するように上記ソルダーペーストを設け、リフロー半田付けを行うときに、
上記グリッドアレイ型電子部品が第３接合面積を有する第３接続端子及び上記第３接合面積未満の第４接合面積を有する第４接続端子を有し、上記回路基板が上記第３接続端子と接合し第３ランド面積Ｓ３を有する第３ランド及び上記第４接続端子と接合し上記第３ランド面積未満の第４ランド面積Ｓ４を有する第４ランドを有し、
上記第３ランドに設けるソルダーペーストの面積をＰ３、上記第４ランドに設けるソルダーペーストの面積をＰ４としたとき、
（Ｐ３／Ｓ３）＞（Ｐ４／Ｓ４）の関係をなすように上記ソルダーペーストを上記第３ランド及び上記第４ランドに設けた後、上記第３接続端子及び上記第３ランド、並びに上記第４接続端子及び上記第４ランドを対応させて上記回路基板と上記グリッドアレイ型電子部品とを合体させてリフロー半田付けを行う、
ことを特徴とするリフロー半田付け方法。
【請求項２】
上記グリッドアレイ型電子部品の上記第３接続端子及び第４接続端子は、当該グリッドアレイ型電子部品のパッド部に端子形成剤を設けることで形成される、請求項１記載のリフロー半田付け方法。
【請求項３】
上記ランドに対応して設けられる上記ソルダーペーストの配置パターンの中心位置を上記ランドの中心位置からずらせて上記ソルダーペーストを配置する、請求項１記載のリフロー半田付け方法。
【請求項４】
上記グリッドアレイ型電子部品の四隅の上記接続端子に対応して上記回路基板に形成されている大面積のランドに塗布する半田量を、上記大面積に比して小面積のその他のランドへの半田量に比べて多くしてリフロー半田付けを行い、太鼓型の半田を形成する、請求項１記載のリフロー半田付け方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ボールグリッドアレイ型の電子部品（以下、ＢＧＡと略す）や、ランドグリッドアレイ型の電子部品（以下、ＬＧＡと略す）、或いはバンプを形成した半導体チップ等のように、格子状や千鳥状に接続端子が配列してあるグリッドアレイ型電子部品、及び該電子部品用に設計された回路基板、並びに上記電子部品と上記回路基板とのリフロー半田付け方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型軽量化が進むと同時に、電子回路基板の高密度実装化が進んでいる。そして、半導体のパッケージも小型化が進み、グリッドアレイ型の電子部品であるＢＧＡやＬＧＡもチップサイズパッケージ（以下、ＣＳＰと略す）へと小型化してきている。そして、パッケージの小型化が進むにつれ、接続端子ピッチも小さくなり、０．５ｍｍピッチのＣＳＰも普及している。さらに、０．４ｍｍピッチや、それ以下のＣＳＰの導入検討がなされている。その結果、接続端子自身も小さくする必要があるため、電子部品と基板との接続強度が弱くなり、その強化策が必要となっている。該強化策の一つとして、電子部品と基板との間にアンダーフィル剤を入れて硬化させる方法も実用化されている。しかし、実装工程が長くなる、あるいは電子部品又は接合不良が発見されたときにリペアーができないという欠点がある。従って、従来の実装プロセスで生産でき、かつ、リペアー可能な実装状態において、上記接合強度の向上が要求されている。
【０００３】
格子状に接続端子が配列してある電子部品の接続強度向上の従来技術としては、例えば、特開２００１−１７７２２６号公報に記載のものが知られている。これは、同じ大きさの接続端子を持ったＢＧＡの接続強度を向上させる方法に関するものである。以下、図を参照しながら、従来の接続強度向上方法について説明する。
図１９は従来のＢＧＡの接続端子配置を示す平面図である。図１９において、１はＢＧＡで、２及び３はそのＢＧＡの接続端子である。図２０は図１９に示すＢＧＡ１を実装するための基板ランドを示す部分平面図である。図２０において、４は基板であり、５及び６はその基板のランドである。その中で、５は接続端子２を複数個半田付けするために大面積としたランドであり、６は接続端子３と同じ面積にてなり接続端子３を半田付けする小面積のランドであり接続端子３と一対一に対応する。図２１は図１９のＢＧＡ１を図２０の基板に実装した状態を示す部分断面を含む平面図である。図２１から判るように、ＢＧＡ１における４つの接続端子２が１つのランド５に半田付けされている。ＢＧＡ１の接続端子３は、ランド６に１個づつ接続している。その実装状態のＡ−Ａ断面を図２２に示す。７は、上記大面積のランド５と接続端子２とが半田付けされた大きい方の接続端子部であり、８は、上記小面積ランド６と接続端子３とが半田付けされた小さい方の接続端子部である。
【０００４】
図２２に示すように、大きい方の接続端子部７及び小さい方の接続端子部８も、ＢＧＡ１と基板４との中間部分が膨れた太鼓形状になっているのが一般的である。９はＢＧＡ１側の端子ランドを示す。図２２から判るように、断面Ｂ−Ｂで示される基板４の近傍から断面Ｃ−Ｃで示される部分までにおいては、ランド５が大面積ゆえ、ランド５部分の接合面積は大きい。しかしながら、断面Ｄ−Ｄで示されるＢＧＡ１の近傍においては、隣接する接続端子３，３の間には半田が存在しない領域１０が存在し、半田はそれぞれの接続端子３との接合となるので、その接合面積は、接続端子３の大きさとほぼ同じになる。その結果、機械的な力や熱応力が接続端子部７に作用したときには、接合面積の小さい箇所に大きな応力が作用するので、接続端子３との接合部の近傍から破損が生じる。よって、接続強度は僅かしか向上しないことになる。このように接合部分の断面積が大きく変化する場所では、応力集中が発生することになり、比較的低い応力でも破損することになる。
【０００５】
そこで、接合強度を向上させるために、補強部を設けたＢＧＡも提案されている。例えば、特開昭６２−７３６３９号公報や、特開平９−２０５１１３号公報に記載のもの、或いは、特開２００１−６８５９４号公報に記載のものが知られている。これらは、ＢＧＡに他の接続端子より大きな補強膜や、補強バンプを設け基板に実装するようにしている。一般的に、ＣＳＰ等においてバンプを形成する方法としては、ＬＧＡ用としての半田メッキによる方法と、ＢＧＡ用としての半田ボールを使う方法とがある。いずれの場合も、ランドの面積がＣＳＰ内で全て同じであれば一つの工程で全てのランドにバンプ形成が可能であるが、ＣＳＰ内に面積の異なるランドが存在する場合には、従来、各面積に応じたバンプ形成工程が必要である。このように複数の工程にてバンプ形成を行うと、各工程間での条件設定の一致の困難さ等により、形成されるバンプの高さにバラツキが生じてしまう。上述の公報には、面積が異なるランドを有するＣＳＰが開示されているものもあり、よって、上述の公報のＢＧＡは、接続端子の高さ精度の確保が難しい。よって、実装工程において、接続端子間のショートや端子と基板間のオープン等が発生しやすく、不良が出やすい。又、上記特開平９−２０５１１３号公報に開示される技術においても、半田バンプと異なる形状の補強膜を形成するには、半田バンプ形成工程とは別工程で作製する必要があり、セッティング等において両工程で設定を一致させるのは困難と思われる。よって接続端子間のショートや端子と基板間のオープン等が発生しやすく、不良が出やすい。したがって、上述の公報に開示される方法は、普及するに至っていない。
【０００６】
【発明が解決しようとする課題】
一般に、基板に実装したＢＧＡは、環境の温度変化に加え、該電子部品自体の発熱により、基板との間に温度差が発生する。その結果、上記電子部品は熱膨張により伸び、基板とＢＧＡとの間の接合部に応力が作用することになる。さらに近年、半導体部品の小型化が進み、それに連動して、信号処理速度も高速化してきたことから、接合部分の単位体積あたりの発熱量も大きくなり、動作時の部品温度も高くなる傾向にある。その結果、ＢＧＡと基板の熱膨張差も大きくなる。さらに、ＢＧＡの接続端子の大きさも小さくなることにより、上記接合部に作用する応力は増加する傾向にある。従って、上記接合部にはクラックが発生する等、信頼性低下の問題が生じている。
本発明は、裏面に複数の接続端子が配置されている電子部品の上記接続端子と基板との半田接続の信頼性向上を図る、グリッドアレイ型電子部品、及び該電子部品用に設計された回路基板、並びに上記電子部品と上記回路基板とのリフロー半田付け方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため本発明は以下のように構成する。
即ち、本発明の第１態様のグリッドアレイ型電子部品は、接合面積により複数種類に区分される接続端子を配列したグリッドアレイ型電子部品であって、上記各接続端子を構成し上記各区分に応じた体積を有する金属材であって上記各体積は±５０％以内の誤差にてなる金属材を備え、かつ上記接続端子は上記接合面積の大小に反比例して高低をなす、
ことを特徴とする。
【０００８】
又、上記接合面積が最も大きい第１接続端子の周縁に設けられ該第１接続端子の接合面積以上の面積にてなり他の接続端子が存在しない端子非形成領域を有するように構成することもできる。
【０００９】
さらに本発明の第２態様の回路基板は、上記第１態様のグリッドアレイ型電子部品を接合する回路基板において、
上記グリッドアレイ型電子部品に備わる接続端子の内、接合面積が最も大きい第１接続端子に対応する第１ランドと、
該第１ランドの周縁に対応して設けられ該第１ランドの接合面積以上の面積にてなり他の電子部品用のランドが存在しないランド非形成領域と、
を備えたことを特徴とする。
【００１０】
さらに本発明の第３態様のリフロー半田付け方法は、接合面積により複数種類に区分される接続端子を配列したグリッドアレイ型電子部品と、該電子部品を装着する回路基板とを接合するリフロー半田付け方法において、
上記グリッドアレイ型電子部品の上記接続端子に対応して上記回路基板に形成されているランドのランド面積と、上記ランドの部分に設けられるソルダーペーストの配置面積との比が上記接合面積に基づいて変化するように上記ソルダーペーストを設け、リフロー半田付けを行う、
ことを特徴とする。
【００１１】
上記第３態様において、上記グリッドアレイ型電子部品に備わる接続端子の内、接合面積が最も大きい第１接続端子に対応して上記回路基板に形成された第１ランドに対して、該第１ランドのランド面積の２倍以上の面積にてソルダーペーストを設けた後、リフロー半田付けを行うようにすることもできる。
【００１２】
上記第３態様において、第３接合面積を有する第３接続端子及び上記第３接合面積未満の第４接合面積を有する第４接続端子を配列したグリッドアレイ型電子部品と、該グリッドアレイ型電子部品を接合する回路基板であって上記第３接続端子と接合し第３ランド面積Ｓ３を有する第３ランド及び上記第４接続端子と接合し上記第３ランド面積未満の第４ランド面積Ｓ４を有する第４ランドを形成した回路基板とを接合するときに、
上記第３ランドに設けるソルダーペーストの面積をＰ３、上記第４ランドに設けるソルダーペーストの面積をＰ４としたとき、
（Ｐ３／Ｓ３）＞（Ｐ４／Ｓ４）の関係をなすように上記ソルダーペーストを上記第３ランド及び上記第４ランドに設けた後、上記第３接続端子及び上記第３ランド、並びに上記第４接続端子及び上記第４ランドを対応させて上記回路基板と上記グリッドアレイ型電子部品とを合体させてリフロー半田付けを行うようにしてもよい。
【００１３】
上記第３態様において、上記グリッドアレイ型電子部品の上記第３接続端子及び第４接続端子は、当該グリッドアレイ型電子部品のパッド部に端子形成剤を設けることで形成するようにしてもよい。
【００１４】
【発明の実施の形態】
本発明の実施形態である、グリッドアレイ型電子部品、及び該電子部品用に設計された回路基板、並びに上記電子部品と上記回路基板とのリフロー半田付け方法について、図を参照しながら以下に説明する。尚、各図において、同じ構成部分については同じ符号を付している。
第１実施形態；
図１は本発明の第１実施形態の電子部品を示す平面図である。図１において、１００は該第１実施形態のグリッドアレイ型電子部品でＣＳＰ（チップサイズパッケージ）にてなり、接合面積により複数種類に区分される接続端子を配列している。該ＣＳＰ１００では、接合面積の大きい第１接続端子１０１と、第１接続端子１０１に比べて接合面積の小さい第２接続端子１０２とを有し、第１接続端子１０１はＣＳＰ１００の四隅に対応して４個設けられ、第２接続端子１０２は、ＣＳＰ１００の中央部分及びその近傍部分に格子状或いは千鳥状に配列されている。又、各第１接続端子１０１は、ＣＳＰ１００に形成されている各第１接続端子ランド１０１ａに形成され、各第２接続端子１０２は、ＣＳＰ１００に形成されている各第２接続端子ランド１０２ａに形成されている。尚、第１接続端子ランド１０１ａの面積は、第２接続端子ランド１０２ａの面積を超える。
上記接合面積とは、第１接続端子ランド１０１ａ及び第２接続端子ランド１０２ａの面積である。又、ＣＳＰの四隅部分に接合面積の大きい第１接続端子１０１を設ける理由は、従来の問題点として説明したように、ＣＳＰの熱膨張により生じる応力が最も大きくなるのは当該ＣＳＰの周縁部分であることから、該周縁部分における接合力を向上させるためである。
又、ＣＳＰ１００における各ランドの材質は、ＣＳＰの種類によって異なるが、一般的には銅、金、銀パラジューム、及びアルミニウム等であり、後述の基板におけるランドの材質は、一般的には銅、金、及び半田等である。
【００１５】
以下に説明するように、面積の小さい方の、各第２接続端子ランド１０２ａの面積を一定にし、かつ各第２接続端子ランド１０２ａ上に設けられ各第２接続端子１０２を形成するそれぞれの金属材１０３の体積のバラツキを±５０％以下にすることで、小さい方の各第２接続端子１０２の高さ１０４のバラツキを約±１５％以内に収めることができる。尚、上記金属材１０３は、以下に説明するように、第２接続端子ランド１０２ａ上に半田ボールを設け、これを溶融し固化させたものである。又、図２に示すように、第２接続端子ランド１０２ａ上の金属材１０３は、ランド１０２ａの直径と半田ボールの直径とがほぼ等しいことから、上記固化後においてもほぼ球形をなしているが、第１接続端子ランド１０１ａの場合、半田ボールが溶融して第１接続端子ランド１０１ａの全体に広がることから、緩やかな膨らみをなす形状となる。
【００１６】
一般的に、第２接続端子１０２の配列ピッチが０．５ｍｍであるボールグリッドアレイタイプＣＳＰにて使用される上記半田ボールの直径は０．３ｍｍである。又、第２接続端子ランド１０２ａ上に設けられる、端子−ランド接合剤に相当するソルダーペーストの印刷厚さは殆ど０．１ｍｍ以上であることから、第２接続端子ランド１０２ａ上に形成される金属材１０３の高さが仮に上記０．１ｍｍ程度までばらついたとしても第２接続端子１０２は基板と接続可能である。一方、使用可能な半田ボールをその直径に基づいて選別するとき、上記直径の許容範囲を過度に厳しくすると半田ボールの歩留りが低下することから、上記許容範囲としては、１５％程度が適当である。仮に直径０．３ｍｍの半田ボールの直径が１５％増えたとしても、金属材１０３における高さでは、約０．０５ｍｍの増加であり、上記０．１ｍｍ以内に収まる。又、上記直径の許容範囲１５％を半田ボールの体積における許容範囲に換算すると、約５０％となる。
【００１７】
上述のように、体積が一定範囲に収まっている半田ボールを一個づつ、各第２接続端子ランド１０２ａに供給することで、第２接続端子１０２の高さを一定範囲内に収めることができる。又、面積が大きい方の第１接続端子１０１は、上記第２接続端子ランド１０２ａに供給した上記半田ボールの同一のものを１個、又は複数個供給することで、形成される。さらに第１接続端子１０１の高さ１０５は、供給する上記半田ボールの数を変えることで調整することができ、上記第２接続端子１０２の高さ１０４より低くなるようにする。そうすることで、４ヶ所ある第１接続端子１０１間での高さ１０５のバラツキも、第２接続端子１０２の高さ１０４のバラツキと同様に約±１５％以内に収めることが可能となる。
【００１８】
上述のように、第１接続端子１０１が第２接続端子１０２よりも高さが低いことから、第１接続端子１０１が回路基板と確実に接続するようにすれば、第２接続端子１０２及び第１接続端子１０１の両方が確実に回路基板と接合されることになる。そのためには、上記第１接続端子１０１に対応する、回路基板側のランドに、十分な数の半田ボールを供給すれば良い。これにより接合面積の大きな接合が可能となり、ひいては接続強度の強い半田付けが可能となる。
尚、仮に、第１接続端子１０１の高さ１０５を第２接続端子１０２の高さ１０４より高くすると、ＣＳＰと回路基板とを合体させたとき、第２接続端子１０２が回路基板上のソルダーペーストと接触することができず浮いた状態になる。よって、リフロー後にも該浮いた状態、つまり非導通の状態のままである可能性が高くなり不良発生の原因になる。
【００１９】
従来、小面積のランドには小体積の半田ボールを設け、大面積のランドには上記小体積の半田ボールとは異種の大体積の半田ボールを設けていた。よって、両半田ボールにおいては例えば体積許容範囲が異なる。これに起因して端子高さのバラツキが一定範囲内に収まらず、接続不良が発生していた。
一方、本実施形態では、第２接続端子ランド１０２ａ及び第１接続端子ランド１０１ａに設ける金属材１０３は、体積が一定範囲に収まっている、一種類の半田ボールから形成され、かつランド面積の大小に応じて上記半田ボールの個数で金属材１０３の高さが制御可能である。さらに、上記一種類の半田ボールを使用することから、第２接続端子ランド１０２ａ及び第１接続端子ランド１０１ａへの半田ボールの供給は、同一工程にて行うことができる。従って、本実施形態では、端子における高さのバラツキが一定範囲内に収まることから、従来の接続信頼性の低下という問題点は生じない。又、大面積の第１接続端子１０１は、図４に示す大面積の第１ランド１６１と接続されることから、図２２を参照して説明した、半田の存在しない領域１０は生じない。よって、上記熱膨張に起因する応力に対しても接続不良が発生することはない。
【００２０】
又、上述の説明では、第２接続端子１０２の配列ピッチが０．５ｍｍであるボールグリッドアレイタイプＣＳＰにて使用される直径が０．３ｍｍの半田ボールを例に採り、その体積の誤差が５０％とした。しかしながら、将来、上記配列ピッチが０．４ｍｍ以下のＣＳＰが実用化したときであっても、半田ボールは０．３ｍｍ未満の直径のものが使用されるが、該半田ボールにおける体積及び直径の各誤差範囲の値は、上記５０％、１５％を使用可能である。よって半田ボールにおける体積及び直径の各誤差範囲の値である上記５０％、１５％は、普遍的な値である。なぜならば、上記配列ピッチの狭小化に伴い、ランドの直径も小さくなり、又、ソルダーペーストの印刷厚さも薄くなると考えられることから、上記体積及び直径の各誤差範囲の値は、使用可能となる。
【００２１】
第２実施形態；
図３において、１１０は、上述のＣＳＰ１００と同様に、接合面積により複数種類に区分される接続端子を配列しており、接合面積の大きい第１接続端子１１１と、第１接続端子１１１に比べて接合面積の小さい第２接続端子１１２とを有する。第１接続端子１１１は、ＣＳＰ１１０の四隅に対応して４個設けられ、第２接続端子１１２は、ＣＳＰ１１０の中央部分及びその近傍部分に格子状或いは千鳥状に配列されている。さらにＣＳＰ１１０には、第１接続端子１１１の周縁に設けられ該第１接続端子１１１の接合面積以上の面積にてなり他の接続端子が存在しない端子非形成領域１１４が設けられる。本実施形態では、端子非形成領域１１４は、図３のように円形にてなる第１接続端子１１１に対して同心円状に設けられ、端子非形成領域１１４の面積は、第１接続端子１１１の接合面積の２倍以上としている。例えば、第１接続端子１１１を中心にして直径で約１．４倍までの範囲を端子非形成領域１１４とし、他の接続端子が無いようにする。
【００２２】
上記端子非形成領域１１４の面積を第１接続端子１１１の接合面積の２倍以上とした理由を説明する。例えば、上述のように直径０．３ｍｍの半田ボールを用いて第２接続端子１１２を形成した場合、該ＣＳＰ１１０を基板に載置すると、ＣＳＰ１１０と基板との隙間は、ほぼ上記０．３ｍｍとみなせる。又、ソルダーペーストの印刷厚みが０．１ｍｍとすると、ソルダーペーストと第１接続端子１１１との間は約０．２ｍｍとなる。経験上、端子とソルダーペーストとの間に０．１ｍｍの隙間があったとしても、溶融時には端子は基板と接合することがわかっている。よって、ソルダーペーストと第１接続端子１１１との間を約０．１ｍｍにするためには、第１接続端子１１１のランド上に０．１ｍｍの倍の０．２ｍｍにてソルダーペーストを印刷すればよい。しかしながら、ソルダーペーストの印刷厚を部分的に変更するのは困難であることから、上記０．２ｍｍ厚のソルダーペーストとほぼ同量を０．１ｍｍ厚にて印刷するため、印刷面積は上記２倍以上となる。そこで上記端子非形成領域１１４の面積を第１接続端子１１１の接合面積の２倍以上とした。
尚、本実施形態では図示するように、第１接続端子１１１と端子非形成領域１１４とは同心円としたが、中心位置がずれていても良いし、又、第１接続端子１１１を端子非形成領域１１４内に含む形状であれば、端子非形成領域１１４は、多角形や楕円等でも良い。
【００２３】
このようなＣＳＰ１１０を用いることで、該ＣＳＰ１１０が装着される回路基板の上記第１接続端子１１１に対応する場所において、仮に、第１接続端子１１１よりも大きい範囲にソルダーペーストが設けられていたとしても、このような基板にＣＳＰ１１０が装着されたときでも、他の接続端子、本実施形態では上記第２接続端子１１２とブリッジを起こすことなくリフロー半田付けが可能となる。又、第１接続端子１１１に対する半田量不足を補うことが可能となり、ＣＳＰと回路基板との確実な接合を達成することができる。
【００２４】
第３実施形態；
図４において、１６０は、上述の第１実施形態のＣＳＰ１００、及び第２実施形態のＣＳＰ１１０を装着する回路基板である。該回路基板１６０には、ＣＳＰ１００の上記第１接続端子１０１及びＣＳＰ１１０の第１接続端子１１１と接合されるランドであり接合面積の大きい第１ランド１６１と、該第１ランド１６１に比べて接合面積が小さく上記第２接続端子１０２及び第２接続端子１１２と接合される第２ランド１６２と、ランド非形成領域１６３とが設けられている。該ランド非形成領域１６３は、上記第１ランド１６１の周縁に対応して設けられ該第１ランド１６１の接合面積以上の面積にてなり他の電子部品用のランドが存在しない領域である。本実施形態では、ランド非形成領域１６３の面積は、第１ランド１６１の面積の２倍以上を確保してある。又、ランド非形成領域１６３は、上述のＣＳＰ１１０の端子非形成領域１１４に対応している。
【００２５】
このような回路基板１６０を用いることで、第１ランド１６１の場所に、該第１ランド１６１の２倍の面積の範囲にソルダーペーストを設けたとしても、他の部品とブリッジを起こさずにリフロー半田付けが可能となる。又、該回路基板１６０によれば、ＣＳＰとの接合を確実に行うことができ、応力集中による接続不良の発生を防止することが可能となる。
【００２６】
第４実施形態；
図５〜図７を参照して、上述の、ＣＳＰ１００及びＣＳＰ１１０と回路基板１６０とをリフロー半田付けする方法を説明する。尚、以下には、ＣＳＰ１１０を例にして記載する。
図５において、２５０は、回路基板１６０における大きい方のランドである上記第１ランド１６１に、例えば印刷により設けられたソルダーペーストであり、２５１は、小さい方のランドである第２ランド１６２に、例えば印刷により設けられたソルダーペーストである。ソルダーペースト２５１は、第２ランド１６２とほぼ同じ大きさであるが、ソルダーペースト２５０は、第１ランド１６１の面積に比して２倍以上の面積にて設けてある。
図６に示すように、ＣＳＰ１１０を回路基板１６０に装着したときには、第１接続端子１１１と第２接続端子１１２との高さの違いから、第２接続端子１１２は回路基板１６０に印刷されているソルダーペースト２５１と接触しているが、第１接続端子１１１はソルダーペースト２５０と離れた状態になっている。
【００２７】
一般的にソルダーペーストは、半田粉、フラックス、及び溶剤等にて構成されており、上記半田粉の体積は、ソルダーペースト全体積の約半分である。そのため、リフロー後、半田の体積は見かけ上、約半分になる。しかし、回路基板のランドに設けられたソルダーペーストは、溶融後、半田の表面張力により、球面形状になり、ランドの中央部にて盛り上がる。その結果、ソルダーペーストの印刷形状やその大きさによって異なるが、実用範囲においてはリフロー後、半田体積が約半分に減ったとしても、回路基板のランドの中央部における半田の高さは、印刷時におけるソルダーペーストの高さに達することが、出願人の実験にて確認されている。
又、第１実施形態にて説明したように、ＣＳＰの各ランド上に形成される金属材１０３の高さは、大、小の各面積のランド毎にほぼ一定範囲内に収めることが可能である。従って、図６に示す第１接続端子１１１とソルダーペースト２５０との間の寸法は、第１接続端子１１１と第１ランド１６１との接合が可能となる寸法に制御可能である。
【００２８】
リフロー後の状態を示す図７において、２５０−１は、上記ソルダーペースト２５０のリフロー後における半田であり、２５１−１は、上記ソルダーペースト２５１のリフロー後における半田である。第１ランド１６１部分に対応して設けられたソルダーペースト２５０は、リフローにより溶融し、溶融した半田の表面張力により第１ランド１６１上に集まる。上述のように、第１ランド１６１部分に対応して設けられた上記ソルダーペースト２５０の面積は、第１ランド１６１の面積の２倍以上としたことから、第１ランド１６１上からはみ出すことなく同量のソルダーペーストを設けたとすると、第１ランド１６１上には２倍の厚さにてソルダーペーストが設けられたことに相当する。よって、ソルダーペースト２５０内の半田が溶けて、ソルダーペースト２５０の体積が印刷時の半分になったとしても、半田量としては十分存在する。よって、溶融した半田は、第１ランド１６１の中央部にて盛り上がり、第１ランド１６１と第１接続端子１１１とは、図７に示すように、上記半田で接合することになる。このように、互いに面積の大きな、第１ランド１６１及び第１接続端子１１１も半田付けができ、十分な接合強度を確保できる。
【００２９】
尚、第１接続端子１１１を構成する上記半田ボールが上記リフローの際に溶融するタイプである場合には、溶融した半田ボールは、ソルダーペースト２５０内の溶融した半田と混ざり合う。一方、上記半田ボールが溶融しないタイプの場合、ソルダーペースト２５０内の溶融した半田内に上記半田ボールを含んだ形態となる。
【００３０】
上述したリフロー半田付け方法によれば、接合面積の大きな接続端子に対応する、回路基板上の面積の大きい方のランドには、該ランドの面積を超える量のソルダーペーストが設けられることから、接合面積の大きい接続端子及びランドによる接合部分には、十分な半田量を確保することができ、部品と基板との接合強度の高い半田付けが可能である。
又、従来の方法では、基板ランド面積より大きい面積にてソルダーペーストを印刷すると、印刷時のソルダーペーストのにじみ等により、印刷部分に細かい半田粉が残り電気回路の絶縁性等が劣化していた。しかしながら、ＣＳＰ１１０及び回路基板１６０では、上記端子非形成領域１１４及び上記ランド非形成領域１６３を設けていることから、上記にじみ等が存在しても、上記絶縁性等の劣化が発生することはない。
【００３１】
第５実施形態；
図８〜図１０を参照して他のリフロー半田付け方法について説明する。
該リフロー半田付け方法では、図８に示すように、接続端子１２１，１２２の接合部分が平面である、つまり上記半田ボールを使用しておらず接続端子１２１，１２２の高さが同じである、いわゆるＬＧＡタイプのＣＳＰ１２０を用いる。ＣＳＰ１２０は、上述のＣＳＰ１００と同様に、接合面積により複数種類に区分される接続端子を配列しており、接合面積の大きい第３接続端子１２１と、該第３接続端子１２１に比べて接合面積の小さい第４接続端子１２２とを有する。第３接続端子１２１は、ＣＳＰ１２０の四隅に対応して４個設けられ、第４接続端子１２２は、ＣＳＰ１２０の中央部分及びその近傍部分に格子状或いは千鳥状に配列されている。尚、第３接続端子１２１及び第４接続端子１２２は、上述のように及び図示するように、平面にてなる接合部分を有する。
【００３２】
図８において、１６５は、上記ＣＳＰ１２０を装着する回路基板である。１６６は、ＣＳＰ１２０の第３接続端子１２１と接合する大面積にてなる第３ランドであり、該第３ランド１６６の面積を第３ランド面積Ｓ３とする。１６７は、ＣＳＰ１２０の第４接続端子１２２と接合し上記第３ランド面積Ｓ３より小さい第４ランド面積Ｓ４を有する第４ランドである。
又、２５５は、回路基板１６５の上記第３ランド１６６に例えば印刷にて設けたソルダーペーストであり、その面積Ｐ３が上記第３ランド面積Ｓ３を超えるように、ソルダーペースト２５５は設けられる。２５６は、回路基板１６５の上記第４ランド１６７に例えば印刷にて設けたソルダーペーストであり、その面積Ｐ４は上記第４ランド面積Ｓ４と同じとなるように、ソルダーペースト２５６は設けられる。その結果、以下の関係が成り立つ。
【００３３】
【数１】
（Ｐ３／Ｓ３）＞（Ｐ４／Ｓ４）≒１
【００３４】
尚、図５〜図７を参照した上述の実施形態に対して、上記数１の関係を導入することもできる。しかしながら、上述の実施形態の場合、ＢＧＡであり、本実施形態に比べてＣＳＰと基板との隙間寸法が大きいことから、上記数１の関係に加えて、上述したようにソルダーペーストの印刷面積をランド面積の２倍以上にする必要がある等の条件が必要となる。
【００３５】
上記数１より明らかとなるように、接合面積により複数種類に区分可能な回路基板のランドを有するとき、該ランドの面積と、該ランド部分に設けられるソルダーペーストの配置面積との比を、上記接合面積の相違に基づき変化させる。
このように上記比を変化させることで、アンダーフィル等の補強剤を使用しなくても回路基板と部品との接合強度を増強することができる、半田付け方法を提供することが可能となる。
【００３６】
図９は、図８に示すＣＳＰ１２０と回路基板１６５とを合体させた状態を示し、図１０はそれらをリフロー半田付けした状態を示す。
リフロー動作により、ソルダーペースト２５５は溶融し、溶融した半田の表面張力により回路基板１６５の第３ランド１６６上に集まる。上述のようにソルダーペースト２５５の印刷面積Ｐ３は、第３ランド１６６の第３ランド面積Ｓ３を超えているので、単位面積あたりの半田量は、第３ランド１６６の方が第４ランド１６７に比べて多い。そのために、第３ランド１６６における半田２５５−１は、ＣＳＰ１２０と回路基板１６５との中間部分が大きく膨らんだ太鼓型になる。太鼓型になった半田２５５−１は、表面張力の働きにより、ＣＳＰ１２０を矢印２７０に示す方向へ持ち上げようとする。その結果、回路基板１６５の上面とＣＳＰ１２０の下面との間隔２７１は、第３ランド１６６の第３ランド面積Ｓ３と同じ面積にてソルダーペースト２５５を設けた場合に比べて大きくなる。又、上記間隔２７１が広がることで、上記ソルダーペースト２５６による半田２５６−１は、太鼓型よりむしろ円柱型に近い形状となる。さらに、第４ランド１６７に比べ第３ランド１６６が大幅に大きく半田量も多いときには、上記間隔２７１がさらに広くなる可能性があるので、半田２５６−１は、上記円柱形状から鼓型となる。
【００３７】
以上のように、従来方式に比べ、回路基板１６５の上面とＣＳＰ１２０の下面との上記間隔２７１が大きくなることで、ＣＳＰ１２０と回路基板１６５との熱膨張差が発生しても、半田２５５−１、２５６−１において、その縦方向での単位長さ当たりの変形量が小さくなる。換言すると、上記間隔２７１を大きくすることで接続端子部分における許容変形量を大きくすることができる。よって、接合部分に生じる歪は小さくなり、クラック等の発生を抑えることが可能となる。さらに、パッド部１２１ａ及び第３ランド１６６を他に比べて大面積としたことから、強度の点でも強くなっており、信頼性の高い半田接合が可能となる。
尚、上記間隔２７１を大きくするために、小さい方の第４ランド１６７に印刷するソルダーペースト２５６の印刷面積を大きくとると、部品装着のとき、上記ソルダーペースト２５６が潰れて拡がり、隣のソルダーペーストとつながり、リフロー後のブリッジ発生の原因になる。よって、第４ランド１６７に対するソルダーペースト２５６の印刷面積を大きくするのは好ましくない。
【００３８】
以上の説明では、図８に示すようにソルダーペーストと接触する、第３接続端子１２１及び第４接続端子１２２における接触面が平面であるＣＳＰ１２０を例に採った。しかしながら該ＣＳＰ１２０に限らず、図１１に示すように、上記接触面が球冠形状になったＣＳＰ１３０を用いることもできる。図１１において、１３１は上記接触面を球冠形状とし、大面積にてなり、高さ１３２及び直径１３３を有する第３接続端子であり、１３４は上記接触面を球冠形状とし、上記第３接続端子１３１よりも小さい面積にてなり、高さ１３５及び直径１３６を有する第４接続端子である。図示するように、第３接続端子１３１の上記高さ１３２は、該第３接続端子１３１の上記直径１３３の１／２よりも小さい値にてなり、又、第４接続端子１３４の上記高さ１３５は、該第４接続端子１３４の上記直径１３６の１／２よりも小さい値にてなる。
【００３９】
このように構成されるＣＳＰ１３０であっても上述のＣＳＰ１２０の場合と同様の効果が得られる。尚、上記第３接続端子１３１及び第４接続端子１３４の上記球冠形状は、平面になっている接続端子ランド部にソルダーペーストを印刷し、それを溶融することで形成でき、上記高さ１３２、１３５は、上記印刷されるソルダーペーストの量を調整することで制御できる。但し、印刷されるソルダーペーストの量にも限界があるため、現実的に、上述のように上記高さ１３２、１３５の値は、各直径１３３、１３６の１／２よりも小さい値となる。
【００４０】
又、上記ＣＳＰ１２０において、当該ＣＳＰ１２０に平面にて形成されているパッド部１２１ａ，１２２ａに対して、印刷又は半田メッキにて端子形成剤、例えば上記金属材１０３やソルダーペースト等を設け、加熱することで、上記第３接続端子１２１及び第４接続端子１２２を形成してもよい。さらには、上記パッド部１２１ａ，１２２ａに対してバンプを形成してもよい。このようなＣＳＰ１２０に対して上述のリフロー動作を行うことで、従来のＣＳＰ等で使用していたインターポーザの使用を省くことができる。
【００４１】
尚、上述の各実施形態におけるそれぞれの接続端子１０１等について、図では円形にて示しているが、該形状に限定されるものではなく、楕円や多角形等、他の形状でも良い。又、それぞれの接続端子１０１等の材料は、一般的な錫鉛半田でも良いし、鉛フリー半田でも良い。
【００４２】
【実施例】
上述の各実施形態における実施例について以下に説明する。
実施例１；
図１及び図２を参照して上述した第１実施形態のＣＳＰ１００の一実施例について説明する。本実施例１のＣＳＰ１００は、外形が４．４ｍｍ×４．４ｍｍであり、第１接続端子１０１は、直径０．８ｍｍの円形で、図示するように、当該ＣＳＰ１００の四隅にて、当該ＣＳＰ１００のそれぞれの側端面から０．８ｍｍの場所に中心が位置する。上記第２接続端子１０２は、配列ピッチが０．４ｍｍであり、第２接続端子１０２の直径は上記ピッチ寸法の６０％の０．２４ｍｍである。このＣＳＰ１００の接続端子は、ＣＳＰ１００を構成するインターポーザ（図示せず）の各端子ランドに直径０．２４ｍｍの半田ボールを装着後溶融して形成される。その結果、第２接続端子１０２の高さ１０４は約０．２１ｍｍあり、第１接続端子１０１にも上記直径０．２４ｍｍの半田ボールを装着後加熱溶融してあるので、その高さ１０５は最も高い所で０．０５ｍｍ程度である。
【００４３】
実施例２；
図４を参照して上述した第３実施形態の回路基板１６０の一実施例について説明する。本実施例２の回路基板１６０に、ソルダーペーストを印刷するに当たり、ステンシル厚さは０．１５ｍｍとし、小さい方の第２ランド１６２には、該第２ランド１６２と同じ形状の直径０．２４ｍｍの円形パターンを印刷する。大きい方の第１ランド１６１には、面積で、該第１ランド１６１の３．５倍、直径で約１．９倍に相当する直径１．５ｍｍの円形印刷パターンを点線で示すランド非形成領域１６３に対応して印刷する。この場合の印刷面積は、リフロー後の接続端子部形状から逆算する。つまり、溶融後の形状を、直径０．８ｍｍで高さが約０．２６ｍｍの円柱とすると、体積は約０．１３１立方ｍｍになる。これをソルダーペーストで確保するには０．２６２立方ｍｍ必要になる。厚さ０．１５ｍｍのステンシルで印刷する場合、１．７５平方ｍｍの面積になる。この面積をなす円の半径は約０．７５ｍｍになり、直径は１．５ｍｍである。そして、図に示すように、ランド非形成領域１６３に対応して形成される印刷パターンは、他のランドと重ならないようにするため、該印刷パターンの中心位置を第１ランド１６１の中心位置とずらすことも可能である。
【００４４】
図１２は、上記実施例１のＣＳＰを実施例２の回路基板に装着した状態を示す平面図である。２５７は、回路基板１６０の第１ランド１６１に印刷されたソルダーペーストであり、ＣＳＰ１００の装着した段階では、該ソルダーペースト２５７の一部は、ＣＳＰ１００の外形よりはみ出ている。しかし、ＣＳＰ１００以外の部品とは接触しないようにしてある。この状態の回路基板１６０と、ＣＳＰ１００及び他の部品とをリフローした後の平面図を図１３に、その側面図を図１４に示す。２５８は、第１ランド１６１に印刷された上記ソルダーペースト２５７のリフロー後の半田である。図１３から分るように、第１ランド１６１に印刷されＣＳＰ１００からはみ出ていたソルダーペースト２５７は、溶融とともに第１ランド１６１上に集まり、直径０．８ｍｍで高さが約０．２６ｍｍの太鼓状の円柱になり回路基板１６０とＣＳＰ１００とを接合することになる。この直径０．８ｍｍの円柱４本の断面積は、小さい方の第２接続端子１０２の断面積合計より大きく、接続強度は強化されていることが分る。
【００４５】
尚、該実施例では、上述のように直径０．２４ｍｍの半田ボールを用いて第１接続端子１０１及び第２接続端子１０２を形成したが、第２接続端子１０２の配列ピッチが０．３ｍｍになると、直径０．１８ｍｍ程度の半田ボールを使用することになる。その場合、基板上面とＣＳＰ下面との距離が０．１５ｍｍ程度になることが多いので、大きい方の第１ランド１６１に対し、該ランドとソルダーペーストとの面積比で２倍程度にて該ソルダーペーストを印刷するのが良い。つまり、リフロー後の半田の体積を予め計算し、該体積に基づきソルダーペーストを印刷すればよい。
さらに、第２接続端子１０２の配列ピッチが狭くなると、ソルダーペーストの印刷パターンが小さくなる。しかし、印刷パターンが小さくなるとステンシルの厚さも薄くする必要があるので、結果的には大きい方の第１ランドに対し上記面積比で２倍程度以上になる。
【００４６】
実施例３；
本実施例３は、図１５及び図１６に示すように、３種類の接合面積に区分される大、中、小の３種の接続端子を有するＣＳＰ１４０の例である。１４１は、接合強度向上のため、接合面積が最も大きい第１接続端子であり、該ＣＳＰ１４０の四隅に設けられている。１４２は、接合面積が中間でＣＳＰ１４０の中央部に設けられ、半導体チップの放熱を向上させる効果がある第５接続端子である。１４３は、接合面積が最も小さい第２接続端子であり、一般的なＣＳＰに形成される端子の通常の大きさである。ここでは、第２接続端子１４３を小さい方とし、第１接続端子１４１及び第５接続端子１４２を大きい方として、２種類に区分する。又、図１６に示すように、ＣＳＰ１４０の端子形成面１４０ａからの高さは、第２接続端子１４３が最も高く、次に第５接続端子１４２、第１接続端子１４１が最も低くなるように形成している。
【００４７】
図１７には、上記実施例３のＣＳＰ１４０を回路基板１７０に装着した状態を示す。上記第１接続端子１４１及び上記第５接続端子１４２に対応する基板１７０側のランドには、点線及び実線で示された円２７２、及び点線で示された円２７３のように、ソルダーペーストをそれらのランド面積よりも大きな面積の範囲で印刷し、その上にＣＳＰ１４０を装着する。このような状態にてリフローを行うことで、図１８に示すように、ソルダーペーストが溶融し、ランド上に集まり、大きい方の接続端子も接合可能となる。
【００４８】
【発明の効果】
以上詳述したように本発明の第１態様のグリッドアレイ型電子部品によれば、接合面積による複数種類に区分される接続端子は、体積精度を制御した金属材を使用して形成し、上記接合面積の大小に反比例して高低をなすように構成したことから、上記グリッドアレイ型電子部品を基板にリフロー半田付けするときの半田量のバラツキに起因する、いわゆるブリッジや非導通状態等の不具合は生じない。よって接続信頼性を向上させることができる。
【００４９】
又、上記グリッドアレイ型電子部品において、さらに端子非形成領域を接合面積の大きい第１接続端子の周縁に設けることで、上記グリッドアレイ型電子部品と基板とを接合するときに、たとえ第１接続端子を接合するためのソルダーペースト量が過剰である場合であっても、上記第１接続端子と、他の接続端子とが接合することを防止することができる。よって接続信頼性を向上させることができる。
【００５０】
又、本発明の第２態様の回路基板によれば、第１ランドの周縁にランド非形成領域を設けたことで、上記グリッドアレイ型電子部品と当該回路基板とを接合するときに、他の部品とブリッジを起こさずにリフロー半田付けが可能となる。
【００５１】
さらに、本発明の第３態様のリフロー半田付け方法によれば、回路基板のランド面積と、ランド部分に設けられるソルダーペーストの配置面積との比が接合面積に基づいて変化するようにソルダーペーストを設けるようにすることで、接合面積の大小に応じて適切な量のソルダーペーストを設けることができる。よって、グリッドアレイ型電子部品と、回路基板との接合強度を向上させることができ、アンダーフィル等の補強剤を使わなくても良好な半田付けを実現することができる。よって、接合信頼性を従来に比べて向上させることができる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態であるグリッドアレイ型電子部品の平面図である。
【図２】  図１に示すグリッドアレイ型電子部品の側面図である。
【図３】  本発明の第２実施形態であるグリッドアレイ型電子部品の平面図である。
【図４】  本発明の第３実施形態である回路基板の平面図である。
【図５】  本発明の第４実施形態であるグリッドアレイ型電子部品及び回路基板のリフロー半田付け方法を説明するための図であって、上記回路基板に上記電子部品を装着する前の状態を示す図である。
【図６】  図５に示すグリッドアレイ型電子部品及び回路基板のリフロー半田付け方法を説明するための図であって、上記回路基板に上記電子部品を装着した状態を示す図である。
【図７】  図５に示すグリッドアレイ型電子部品及び回路基板のリフロー半田付け方法を説明するための図であって、上記回路基板と上記電子部品とを半田付けした状態を示す図である。
【図８】  本発明の第５実施形態であるグリッドアレイ型電子部品及び回路基板のリフロー半田付け方法を説明するための図であって、上記回路基板に上記電子部品を装着する前の状態を示す図である。
【図９】  図８に示すグリッドアレイ型電子部品及び回路基板のリフロー半田付け方法を説明するための図であって、上記回路基板に上記電子部品を装着した状態を示す図である。
【図１０】  図８に示すグリッドアレイ型電子部品及び回路基板のリフロー半田付け方法を説明するための図であって、上記回路基板と上記電子部品とを半田付けした状態を示す図である。
【図１１】  図８〜図１０に示すグリッドアレイ型電子部品の変形例におけるグリッドアレイ型電子部品の側面図である。
【図１２】  本発明の実施形態の実施例１のグリッドアレイ型電子部品を実施例２の回路基板に装着した状態における平面図である。
【図１３】  図１２に示すグリッドアレイ型電子部品と回路基板とを半田付けが完了した状態における平面図である。
【図１４】  図１３に示す半田付けされたグリッドアレイ型電子部品及び回路基板の側面図である。
【図１５】  本発明の実施形態の実施例３のグリッドアレイ型電子部品の平面図である。
【図１６】  図１５に示すグリッドアレイ型電子部品の側面図である。
【図１７】  図１５に示すグリッドアレイ型電子部品を回路基板に装着した状態を示す平面図である。
【図１８】  図１７に示すグリッドアレイ型電子部品及び回路基板の半田付けが完了した状態における平面図である。
【図１９】  従来のグリッドアレイ型電子部品の平面図である。
【図２０】  図１９に示すＢＧＡを実装するためのランドを有する基板の平面図である。
【図２１】  図１９に示すＢＧＡを図２０に示す基板に装着した状態を示す図である。
【図２２】  図２１に示すＡ−Ａ部における部分断面図である。
【符号の説明】
１００…ＣＳＰ、１０１…第１接続端子、１０２…第２接続端子、
１０３…金属材、１１０…ＣＳＰ、１１１…第１接続端子、
１１２…第２接続端子、１１３…端子非形成領域、１２０…ＣＳＰ、
１２１…第３接続端子、１２２…第４接続端子、１３０…ＣＳＰ、
１３１…第３接続端子、１３２…第４接続端子、１３４…第４接続端子、
１４０…ＣＳＰ、１４１…第１接続端子、１４２…第５接続端子、
１４３…第２接続端子、１６０…回路基板、１６１…第１ランド、
１６２…第２ランド、１６３…ランド非形成領域、１６５…回路基板、
１６６…第３ランド、１６７…第４ランド、１７０…回路基板、
２５０、２５１、２５５、２５６…ソルダーペースト。
【図１】
0003942952.tif 000002
【図２】
0003942952.tif 000003
【図３】
0003942952.tif 000004
【図４】
0003942952.tif 000005
【図５】
0003942952.tif 000006
【図６】
0003942952.tif 000007
【図７】
0003942952.tif 000008
【図８】
0003942952.tif 000009
【図９】
0003942952.tif 000010
【図１０】
0003942952.tif 000011
【図１１】
0003942952.tif 000012
【図１２】
0003942952.tif 000013
【図１３】
0003942952.tif 000014
【図１４】
0003942952.tif 000015
【図１５】
0003942952.tif 000016
【図１６】
0003942952.tif 000017
【図１７】
0003942952.tif 000018
【図１８】
0003942952.tif 000019
【図１９】
0003942952.tif 000020
【図２０】
0003942952.tif 000021
【図２１】
0003942952.tif 000022
【図２２】
0003942952.tif 000023