(57)【特許請求の範囲】
【請求項１】
所定の回路パターンに形成されている導電体層の両面に、アウター側絶縁体層とインナー側絶縁体層とがそれぞれ形成されているチップサイズパッケージ用インターポーザーであって、
前記導電体層の回路パターンの間隔が、３０μｍ以下であり、
前記インナー側絶縁体層が、接着性を有していることを特徴とする、チップサイズパッケージ用インターポーザー。
【請求項２】
前記インナー側絶縁体層が、所定の回路パターンが形成されている導電体層上に、塗工によって形成されていることを特徴とする、請求項１に記載のチップサイズパッケージ用インターポーザー。
【請求項３】
前記インナー側絶縁体層が、感光性ポリイミドであることを特徴とする、請求項１または２に記載のチップサイズパッケージ用インターポーザー。
【請求項４】
前記インナー側絶縁体層のガラス転移温度が、５０〜２５０℃であることを特徴とする、請求項１〜３のいずれかに記載のチップサイズパッケージ用インターポーザー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップサイズパッケージ用インターポーザー、詳しくは、半導体チップを実装する際に、半導体チップと外部の回路基板とを電気的に接続するためのチップサイズパッケージ用インターポーザーに関する。
【０００２】
【従来の技術】
近年、電子部品の軽薄化、短小化に伴って、半導体チップを実装するパッケージも、薄型化、小型化が進んでおり、高密度化された半導体チップを、ほぼそのサイズのままで実装する、チップサイズパッケージ（チップスケールパッケージとも呼ばれる。）の開発が進められている。
【０００３】
チップサイズパッケージでは、例えば、図１２に示すように、半導体チップ１と外部の回路基板２との間に、インターポーザー３を介在させて、このインターポーザー３を介して、半導体チップ１の電極と外部の回路基板２の電極とを電気的に接続するようにしている。
【０００４】
このようなインターポーザー３は、アウター側絶縁体層６上に、所定の回路パターン１２に形成された導電体層４が形成され、その上に、インナー側絶縁体層５が形成されており、インナー側絶縁体層５には、半導体チップ１の電極（図示せず）と対向する位置にインナー側ビアホール７が形成され、このインナー側ビアホール７にインナー側電極８が形成され、また、アウター側絶縁体層６には、外部の回路基板２の電極（図示せず）と対向する位置にアウター側ビアホール９が形成され、このアウター側ビアホール９に、アウター側電極１０が形成されている。
【０００５】
そして、このインターポーザー３のインナー側絶縁体層５を半導体チップ１に接合して、インナー側電極８と半導体チップ１の電極とを接続するとともに、アウター側電極１０を外部の回路基板の電極と接続することにより、半導体チップ１の電極と外部の回路基板２の電極とを、このインターポーザー３の、インナー側電極８、導電体層４およびアウター側電極１０を介して電気的に接続するようにしている。なお、この半導体チップ１は、封止材１１によって封止されている。
【０００６】
【発明が解決しようとする課題】
しかし、このようなインターポーザー３において、図１３に示すように、導電体層４の回路パターン１２の間隔（回路パターンとして形成された各導電体層４間の隙間）１３は、通常、５０μｍ以上であり、その間隔１３があまりに広いと、その上に形成されるインナー側絶縁体層５が、その回路パターン１２の間でへこんでしまい、その表面に凹凸を生ずる場合がある。このような凹凸を生じると、半導体チップ１とインナー側絶縁体層５との間の密着性が低下したり、あるいは、凹凸により形成される隙間１４に空気溜まりを生じて、熱膨張により剥離が生じるなど、信頼性が低下する場合がある。
【０００７】
とりわけ、インナー側絶縁体層５を、所定の回路パターン１２に形成された導電体層４上に樹脂溶液の塗工によって形成すると、回路パターン１２の間の隙間に、インナー側絶縁体層５が入り込みやすく、そのため、インナー側絶縁体層５により凹凸が発生しやすくなる。
【０００８】
本発明は、上記した事情に鑑みなされたもので、その目的とするところは、インナー側絶縁体層の表面に凹凸が生じることを防止して、そのインナー側絶縁体層を良好に接合することができ、信頼性を向上させることのできる、チップサイズパッケージ用インターポーザーを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、所定の回路パターンに形成されている導電体層の両面に、アウター側絶縁体層とインナー側絶縁体層とがそれぞれ形成されているチップサイズパッケージ用インターポーザーであって、前記導電体層の回路パターンの間隔が、３０μｍ以下であり、前記インナー側絶縁体層が、接着性を有していることを特徴としている。
【００１０】
本発明は、前記インナー側絶縁体層が、所定の回路パターンが形成されている導電体層上に、塗工によって形成されているものに好ましく用いることができる。また、前記インナー側絶縁体層が、感光性ポリイミドであることが好ましい。
【００１１】
また、本発明では、インナー側絶縁体層のガラス転移温度が、５０〜２５０℃であることが好ましい。
【００１２】
【発明の実施の形態】
本発明のチップサイズパッケージ用インターポーザーは、所定の回路パターンに形成されている導電体層の両面に、アウター側絶縁体層とインナー側絶縁体層とがそれぞれ形成されているチップサイズパッケージ用インターポーザーである。
【００１３】
すなわち、図１において、このインターポーザー２０は、所定の回路パターン１９に形成されている導電体層２１を挟む両面に、アウター側絶縁体層２２と、インナー側絶縁体層２３とがそれぞれ積層されている。
【００１４】
アウター側絶縁体層２２およびインナー側絶縁体層２３には、アウター側ビアホール２４およびインナー側ビアホール２５が、それぞれ形成されており、アウター側ビアホール２４には、導電体層２１に導通される導電通路３１およびバンプ状のアウター側電極２６が形成されるとともに、インナー側ビアホール２５には、導電体層２１に導通されるフラット状（電極形成時にはバンプ状であるが、半導体チップ１８との接続によりフラットとなる。）のインナー側電極２７が形成されている。
【００１５】
そして、半導体チップ１８と外部の回路基板１６との間に、このインターポーザー２０を介在させて、半導体チップ１８の電極（図示せず）にインナー側電極２７を接続するとともに、外部の回路基板１６の電極１７にアウタ−側電極２６を接続することによって、半導体チップ１８を、ほぼそのサイズのままで実装できるようにしている。なお、半導体チップ１８は、封止材１５によって封止されている。
【００１６】
そして、このようなインターポーザー２０では、導電体層２１の回路パターン１９の間隔（回路パターンとして形成された各導電体層２１間の隙間）３０が、図２に示すように、３０μｍ以下、好ましくは、１０〜３０μｍとされている。３０μｍ以下とすることによって、その上にインナー側絶縁体層２３を形成しても、インナー側絶縁体層２３がその回路パターン１９の間でへこんでその表面に凹凸が生じることを有効に防止することができる。
【００１７】
次に、このようなチップサイズパッケージ用のインターポーザー２０の製造方法について説明する。
【００１８】
まず、図３（ａ）に示すように、支持板３２上に、アウター側ビアホール２４が形成されるアウター側絶縁体層２２を形成する。支持板３２は、アウター側絶縁体層２２を支持して、その上に積層される導電体層２１およびインナー側絶縁体層２３の剛性を確保することにより、それらを形成する時の作業性を向上させるとともに、アウター側絶縁体層２２およびインナー側絶縁体層２３を、樹脂を塗工した後に硬化させることより形成する場合においては、その硬化時の熱収縮を阻止するものである。
【００１９】
このような支持板３２は、ある程度の剛性を必要とするため、金属フィルムを用いることが好ましく、とりわけ、スティフネス（腰の強さ）、線膨張係数の低さ、除去の容易性、および、後述するように、電解めっきにより導電体層２１を形成するための陰極となり得るなどの点から、４２アロイ、ステンレスが好ましく用いられる。また、支持板３２の厚みは、特に制限されないが、例えば、１０〜１００μｍ程度が適当である。
【００２０】
アウター側絶縁体層２２としては、絶縁性を有するものであれば特に限定されることはなく、例えば、ポリイミド、ポリエーテルスルホン、ポリエーテルニトリル、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなど、回路基板の絶縁体として用いられる公知の樹脂を用いて形成することができる。また、アウター側絶縁体層２２の厚みは、特に制限されないが、例えば、５〜５０μｍ程度が適当である。
【００２１】
これらの樹脂のうち、例えば、感光性ポリイミドや感光性ポリエーテルスルホンなどの感光性の樹脂を用いて形成することが好ましい。感光性の樹脂を用いて形成すれば、アウター側絶縁体層２２の形成と同時にアウター側ビアホール２４を形成することができる。
【００２２】
すなわち、例えば、感光性ポリイミドによりアウター側絶縁体層２２を形成する場合では、図４（ａ）に示すように、まず、支持板３２上に、感光性ポリイミドの前駆体である感光性ポリアミック酸（ポリアミド酸）樹脂層２２ｐを形成する。感光性ポリアミック酸樹脂は、酸二無水物とジアミンとを反応させることによって得られるポリアミック酸樹脂に、感光剤が配合されてなるものである。
【００２３】
酸二無水物としては、例えば、３，３’，４，４' −ビフェニルテトラカルボン酸二無水物、ピロメリット酸二無水物、３，３’，４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（６ＦＤＡ）、３，３' ，４，４' −ベンゾフェノンテトラカルボン酸二無水物（ＢＴＤＡ）などを用いることが好ましく、また、ジアミンとして、例えば、ｐ−フェニレンジアミン（ＰＰＤ）、ビスアミノプロピルテトラメチルジシロキサン（ＡＰＤＳ）、４，４' −ジアミノジフェニルエーテル（ＤＤＥ）などを用いることが好ましい。
【００２４】
そして、ポリアミック酸樹脂は、これら酸二無水物とジアミンとを、実質的に等モル比となるような割合で、適宜の有機溶媒、例えば、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミドなどの有機溶媒中で、常温常圧の下、所定の時間反応させることよって、ポリアミック酸樹脂の溶液として得ることができる。
【００２５】
また、ポリアミック酸樹脂に配合される感光剤としては、例えば、１，４−ジヒドロピリジン誘導体を用いることが好ましく、とりわけ、１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジンを用いることが好ましい。
【００２６】
このような感光剤は、酸二無水物とジアミンとの合計、すなわち、ポリアミック酸１モルに対して、通常、０．１〜１．０モルの範囲で配合される。１．０モルより多いと、硬化（イミド化）後のアウター側絶縁体層２２の物性が低下する場合があり、０．１モルより少ないと、アウター側ビアホール２４の形成性が低下する場合がある。さらに、このようにして得られる感光性ポリアミック酸樹脂には、必要に応じて、ビスアリルナジックイミド、マレイミドなどを配合してもよい。このようなアウター側の感光性ポリアミック酸樹脂は、そのイミド化後のガラス転移温度（Ｔｇ）が、２５０℃以上、さらには、３００℃以上であることが好ましい。
【００２７】
そして、このようにして得られる感光性ポリアミック酸樹脂溶液を、例えば、支持板３２上に、一定の厚さで公知の方法により塗工した後、乾燥させるようにするか、あるいは、予め、一定の厚さでドライフィルムとして形成しておき、このドライフィルムを支持板３２に接合することにより、アウター側のポリアミック酸樹脂層２２ｐを支持板３２上に形成する。
【００２８】
次いで、このように形成されたアウター側のポリアミック酸樹脂層２２ｐを、フォトマスクを介して露光させ、必要により露光部分を所定の温度に加熱した後、現像することにより、アウター側ビアホール２４を形成する。フォトマスクを介して照射する照射線は、紫外線、電子線、あるいはマイクロ波など、感光性ポリアミック酸樹脂を感光させ得る光であればいずれの照射線であってもよく、照射されたポリアミック酸樹脂層２２ｐの露光部分は、例えば、１３０℃以上１５０℃未満で加熱することにより、次の現像処理において可溶化（ポジ型）し、また、例えば、１５０℃以上１８０℃以下で加熱することにより、次の現像処理において不溶化（ネガ型）する。現像処理は、例えば、アルカリ現像液などの公知の現像液を用いて、浸漬法やスプレー法などの公知の方法により行なえばよい。
【００２９】
このような、露光、加熱および現像の一連の処理によって、ポジ型またはネガ型のパターンで、アウター側ビアホール２４を形成することができる。これらのうち、ネガ型のパターンでアウター側ビアホール２４を形成することが好ましい。図４（ｂ）および図４（ｃ）には、ネガ型のパターンでアウター側ビアホール２４を形成する例を示している。すなわち、まず、図４（ｂ）に示すように、フォトマスク２８を、ポリアミック酸樹脂層２２ｐにおける外部の回路基板１６の電極１７に対応する位置と、対向する位置に配置して、このフォトマスク２８を介してポリアミック酸樹脂層２２ｐに照射線を照射する。次いで、上記したように、ネガ型となる所定の温度で加熱した後、所定の現像処理を行なえば、図４（ｃ）に示すように、ポリアミック酸樹脂層２２ｐの未露光部分、すなわち、フォトマスク２８によりマスクされた部分が現像液に溶解することにより、アウター側ビアホール２４が形成される。
【００３０】
そして、図４（ｄ）に示すように、アウター側ビアホール２４が形成されたポリアミック酸樹脂層２２ｐを、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させ、これによって、感光性ポリイミドからなるアウター側絶縁体層２２を形成する。
【００３１】
なお、感光性の樹脂を用いない場合には、図５（ａ）に示すように、まず、支持板３２上に、樹脂を、塗工またはドライフィルムとして接合することにより、アウター側絶縁体層２２を形成した後、図５（ｂ）に示すように、例えば、レーザ法やプラズマ法など公知の穿孔方法によって、アウター側ビアホール２４を形成すればよい。
【００３２】
ただし、感光性の樹脂を用いてアウター側絶縁体層２２の形成と同時にアウター側ビアホール２４を形成すれば、アウター側絶縁体層２２の形成後にレーザ法などによってアウター側ビアホール２４を形成する場合に比べて、一度にファインピッチで多数のアウター側ビアホール２４を形成することができるため、作業時間を大幅に短縮でき、作業性の向上および効率的な生産によるコストの低減を図ることができる。
【００３３】
次に、図３（ｂ）に示すように、アウター側絶縁体層２２上に、その間隔３０が３０μｍ以下の所定の回路パターン１９に形成されている導電体層２１を形成する。
【００３４】
導電体層２１としては、導電性を有するものであれば特に制限されることはなく、例えば、金、銀、銅、白金、鉛、錫、ニッケル、コバルト、インジウム、ロジウム、クロム、タングステン、ルテニウムなど、さらに、例えば、はんだ、ニッケル−錫、金−コバルトなど、上記した各種金属の合金など、回路基板の導電体として用いられる公知の金属を用いることができる。また、導電体層２１の厚みは、特に制限されないが、例えば、５〜１５μｍ程度が適当である。
【００３５】
アウター側絶縁体層２２上に、所定の回路パターン１９として導電体層２１を形成するには、例えば、サブトラクティブ法、アディティブ法、セミアディティブ法など公知のいずれの方法を用いてもよい。サブトラクティブ法では、まず、アウター側絶縁体層２２上の全面に導電体層２１を積層し、次いで、この導電体層２１上に、所定の回路パターン１９に対応させてその間隔が３０μｍ以下となるようにエッチングレジストを形成し、このエッチングレジストをレジストとして、導電体層２１をエッチングして、その後に、エッチングレジストを除去するようにする。また、アディティブ法では、まず、アウター側絶縁体層２２上に、所定の回路パターン１９の隙間に対応させて、その幅が３０μｍ以下のめっきレジストを形成して、次いで、めっきレジストが形成されていないアウター側絶縁体層２２上に、めっきにより導電体層２１を形成し、その後に、めっきレジストを除去するようにする。さらに、セミアディティブ法では、まず、アウター側絶縁体層２２上に下地となる導電体の薄膜を形成し、次いで、この下地の上に、所定の回路パターンの隙間に対応させて、その幅が３０μｍ以下のめっきレジストを形成した後、めっきレジストが形成されていない下地の上に導電体層２１を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた下地を除去するようにする。
【００３６】
これらのうち、回路パターン１９の間隔を３０μｍ以下として導電体層２１を形成するには、アディティブ法およびセミアディティブ法が好ましく用いられ、とりわけ、セミアディティブ法が好ましく用いられる。セミアディティブ法によって、所定の回路パターン１９に形成されている導電体層２１を形成するには、図６（ａ）に示すように、まず、アウター側絶縁体層２２上の全面と、アウター側ビアホール２４内の壁面および底面とに、下地２９となる導電体の薄膜を形成する。下地２９の形成は、例えば、スパッタ蒸着法、抵抗加熱蒸着法、電子ビーム加熱蒸着法などの公知の真空蒸着法、あるいは、無電解めっき法などが用いられるが、好ましくは、スパッタ蒸着法が用いられる。また、下地２９となる導電体は、導電性を有し、アウター側絶縁体層２２と導電体層２１との密着性を向上させ得るものであれば、特に制限されるものではないが、例えば、導電体層２１が銅である場合には、クロムや銅などが好ましく用いられる。また、下地２９は、１層に限らず、２層などの多層構造として形成してもよく、例えば、クロム／銅の２層構造として形成する場合には、クロム層の厚みが、３００〜７００Å、銅層の厚みが、１０００〜３０００Åであることが好ましい。
【００３７】
次いで、図６（ｂ）に示すように、その下地２９上に、所定の回路パターンの隙間に対応させて、その幅が３０μｍ以下のめっきレジスト３４を形成する。めっきレジスト３４は、例えば、ドライフィルムレジストなどを用いて公知の方法により、所定のレジストパターンとして形成すればよい。次いで、図６（ｃ）に示すように、めっきレジスト３４が形成されていないアウター側絶縁体層２２上に、めっきによって導電体層２１を形成する。めっきの方法としては、無電解めっき、電解めっきのいずれでもよいが、電解めっきにより形成することが好ましい。電解めっきにより導電体層２１を形成する場合には、例えば、最初の工程から、電解めっきの陰極となり得る金属により形成された支持板３２を用いておき、この支持板３２を陰極として、アウター側ビアホール２４内に金属を析出させて、先に導電通路３１を形成し、これに続いて電解めっきを継続することにより、アウター側絶縁体層２２上におけるめっきレジスト３４が形成されていない部分に金属を析出させて、所定の回路パターン１９で導電体層２１を形成することが好ましい。このような電解めっきにより、１つの工程で、アウター側ビアホール２４内の導電通路３１の形成と導電体層２１の形成とを行なうことができる。電解めっきに用いる金属としては、上記した金属のうち、例えば、金、銅、ニッケル、はんだなどが好ましく用いられる。とりわけ、回路パターンの形成の容易性および電気的特性の点から、銅が好ましく用いられる。
【００３８】
そして、図６（ｄ）に示すように、めっきレジスト３４を、例えば、化学エッチング（ウエットエッチング）などの公知のエッチング法によって除去した後、図６（ｅ）に示すように、めっきレジスト３４が形成されていた下地２９を、同じく、化学エッチング（ウエットエッチング）など公知のエッチング法により除去する。これによって、図３（ｂ）に示すように、アウター側絶縁体層２２上に、その間隔３０が３０μｍ以下の所定の回路パターン１９として導電体層２１を形成することができる。（なお、図３（ｂ）では、セミアディティブ法によって導電体層２１が形成された場合の下地２９は、省略して示されている。）
そして、図３（ｃ）に示すように、所定の回路パターン１９として形成された導電体層２１上に、インナー側ビアホール２５が形成されるインナー側絶縁体層２３を形成する。インナー側絶縁体層２３は、アウター側絶縁体層２２と同様の樹脂を用いて、同様の方法によって形成することができる。なお、インナー側絶縁体層２３の厚み（この厚みは、図３（ｃ）における符号ｔで示される。）は、特に制限されないが、例えば、５〜３０μｍ、好ましくは、７〜３０μｍ程度が適当である。厚みがこれより薄いと次に述べる接着性が劣る場合がある。
【００３９】
また、このインナー側絶縁体層２３は、半導体チップ１８とそのまま接着（熱融着）できるように、接着性（熱融着性）を有している。このため、接着性を有する感光性の樹脂、とりわけ、接着性を有する感光性ポリイミドが好ましく用いられる。
【００４０】
すなわち、例えば、感光性ポリイミドによりインナー側絶縁体層２３を形成する場合には、アウター側絶縁体層２２を形成する場合と同様に、ネガ型のパターンで形成することが好ましく、まず、図７（ａ）に示すように、導電体層２１上に、感光性ポリアミック酸樹脂層２３ｐを形成した後、図７（ｂ）に示すように、フォトマスク３３を、ポリアミック酸樹脂層２３ｐにおける半導体チップ１８の電極に対応する位置と、対向する位置に配置して、このフォトマスク３３を介してポリアミック酸樹脂層２３ｐに照射線を照射し、次いで、ネガ型となる所定の温度で加熱した後、所定の現像処理を行なえば、図７（ｃ）に示すように、感光性ポリアミック酸樹脂層２３ｐの未露光部分、すなわち、フォトマスク３３によりマスクされた部分が現像液に溶解することにより、インナー側ビアホール２５が形成される。
【００４１】
なお、インナー側の感光性ポリアミック酸樹脂の組成は、酸二無水物としては、例えば、３，３’，４，４’−オキシジフタル酸二無水物（ＯＤＰＡ）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（６ＦＤＡ）などを用いることが好ましく、また、ジアミンとして、例えば、１，３−ビス（３−アミノフェノキシ）ベンゼン（ＡＰＢ）、ビスアミノプロピルテトラメチルジシロキサン（ＡＰＤＳ）、ｍ−フェニレンジアミン（ＭＰＤ）などを用いることが好ましい。なお、感光剤としては、アウター側の感光性ポリアミック酸樹脂と同様のものを用いることができる。また、上記したように、イミド化後に接着性を有していることが好ましいため、イミド化後の溶融粘度（２５０℃）が、１０００〜１００００００Ｐａ・Ｓ、さらには、５０００〜５０００００Ｐａ・Ｓであり、そのガラス転移温度（Ｔｇ）が、５０〜２５０℃、さらには、１００〜２００℃であることが好ましい。
【００４２】
そして、図７（ｄ）に示すように、インナー側ビアホール２５が形成されたポリアミック酸樹脂層２３ｐを、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させ、これによって、感光性ポリイミドからなるインナー側絶縁体層２３を形成する。
【００４３】
なお、感光性の樹脂を用いない場合には、アウター側絶縁体層２２を形成する場合と同様に、図８（ａ）に示すように、まず、導電体層２１上に、樹脂を、塗工またはドライフィルムとして接合することにより、インナー側絶縁体層２３を形成した後、図８（ｂ）に示すように、例えば、レーザ法やプラズマ法など公知の穿孔方法によって、インナー側ビアホール２５を形成すればよい。
【００４４】
ただし、感光性の樹脂を用いてインナー側絶縁体層２３の形成と同時にインナー側ビアホール２５を形成すれば、インナー側絶縁体層２３の形成後にレーザ法などによってインナー側ビアホール２５を形成する場合に比べて、一度にファインピッチで多数のインナー側ビアホール２５を形成することができるため、作業時間を大幅に短縮でき、作業性の向上および効率的な生産によるコストの低減を図ることができる。
【００４５】
そして、図３（ｄ）に示すように、インナー側ビアホール２５にバンプ状のインナー側電極２７を、金、ニッケル、銅、およびはんだなどをめっきするなど公知の方法によって形成した後に、図３（ｅ）に示すように、支持板３２を除去することによって、インターポーザー２０を得ることができる。この支持板３２の除去は、例えば、化学エッチング（ウエットエッチング）などの公知のエッチング法により除去すればよい。なお、導電体層２１をセミアディティブ法によって形成した場合には、図には示さないが、支持板３２の除去により下地２９がアウター側絶縁体層２２に露出するが、この下地２９も、必要により化学エッチング（ウエットエッチング）などの公知のエッチング法により除去すればよい。
【００４６】
なお、このようにして得られたインターポーザー２０には、図１に示すように、アウター側絶縁体層２２の導電通路３１に接するバンプ状のアウター側電極２６が形成される。このようなアウター側電極２６の形成は、はんだボールを接続する、あるいは、金、銅、ニッケルおよびはんだなどをめっきするなど公知の方法によって形成すればよく、また、その形状も、目的および用途によって適宜選択すればよい。
【００４７】
なお、以上の説明においては、支持板３２を使用してインターポーザー２０を形成したが、支持板３２を使用せずに形成してもよい。
【００４８】
支持板３２を使用しない場合には、例えば、次のような方法によって、インターポーザー２０を形成することができる。すなわち、まず、図９（ａ）に示すように、予めアウター側絶縁体層２２を形成しておき、その上に、その間隔３０が３０μｍ以下の所定の回路パターン１９に形成されている導電体層２１を形成する。
【００４９】
アウター側絶縁体層２２は、上記したものと同様の樹脂のドライフィルムが用いられ、好ましくは、ポリイミドフィルムが用いられる。また、導電体層２１も、上記したものと同様の金属が用いられ、好ましくは、銅が用いられる。所定の回路パターン１９に形成されている導電体層２１を形成するには、上記と同様に、サブトラクティブ法、アディティブ法、セミアディティブ法など公知のいずれの方法を用いてもよいが、導電体層２１の回路パターン１９の間隔を３０μｍ以下とするには、やはり、アディティブ法およびセミアディティブ法が好ましく用いられ、とりわけ、セミアディティブ法が好ましく用いられる。
【００５０】
セミアディティブ法によって、所定の回路パターン１９に形成されている導電体層２１を形成するには、上記と同様の方法によればよく、すなわち、図１０（ａ）に示すように、アウター側絶縁体層２２上に、下地２９となる導電体の薄膜を形成した後、図１０（ｂ）に示すように、その下地２９上に、所定の回路パターンの隙間に対応させて、その幅が３０μｍ以下のめっきレジスト３４を形成し、次いで、図１０（ｃ）に示すように、めっきレジスト３４が形成されていないアウター側絶縁体層２２上に、めっきによって導電体層２１を形成した後、図１０（ｄ）に示すように、めっきレジスト３４を除去し、続いて、図１０（ｅ）に示すように、めっきレジスト３４が形成されていた下地２９を除去すればよい。これによって、図９（ａ）に示すように、アウター側絶縁体層２２上に、その間隔３０が３０μｍの所定の回路パターン１９として導電体層２１を形成する。（なお、図９（ａ）では、セミアディティブ法によって導電体層２１が形成された場合の下地２９は、省略して示されている。）
そして、図９（ｂ）に示すように、所定の回路パターン１９として形成された導電体層２１上に、インアー側ビアホール２５が形成されるインナー側絶縁体層２３を形成する。インナー側絶縁体層２３は、上記したものと同様の樹脂が用いられ、好ましくは、接着性を有する感光性ポリイミドが用いられる。
【００５１】
すなわち、例えば、感光性ポリイミドによりインナー側絶縁体層２３を形成する場合には、上記と同様の方法によればよく、すなわち、図１１（ａ）に示すように、導電体層２１上に、感光性ポリアミック酸樹脂層２３ｐを形成した後、図１１（ｂ）に示すように、フォトマスク３３を、ポリアミック酸樹脂層２３ｐにおける半導体チップ１８の電極に対応する位置と、対向する位置に配置して、このフォトマスク３３を介してポリアミック酸樹脂層２３ｐに照射線を照射し、次いで、ネガ型となる所定の温度で加熱した後、所定の現像処理を行なえば、図１１（ｃ）に示すように、感光性ポリアミック酸樹脂層２３ｐの未露光部分、すなわち、フォトマスク３３によりマスクされた部分が現像液に溶解することにより、インナー側ビアホール２５が形成される。そして、図１１（ｄ）に示すように、インナー側ビアホール２５が形成されたポリアミック酸樹脂層２３ｐを、例えば、最終的に２５０℃以上に加熱することによって、硬化（イミド化）させ、これによって、感光性ポリイミドからなるインナー側絶縁体層２３を形成する。
【００５２】
なお、具体的に図示はしないが、インナー側絶縁体層２３の形成において、感光性の樹脂を用いない場合には、上記したのと同様に、まず、導電体層２１上に、樹脂を、塗工またはドライフィルムとして接合することにより、インナー側絶縁体層２３を形成した後、例えば、レーザ法やプラズマ法など公知の穿孔方法によって、インナー側ビアホール２５を形成すればよい。
【００５３】
そして、図９（ｃ）に示すように、インナー側ビアホール２５にバンプ状のインナー側電極２７を、金、銅、ニッケルおよびはんだなどをめっきするなど公知の方法によって形成した後に、図９（ｄ）に示すように、アウター側絶縁体層２２に、例えば、レーザ法など公知の穿孔方法によってアウター側ビアホール２５を形成することにより、インターポーザー２０を得ることができる。
【００５４】
このようにして得られたインターポーザー２０には、具体的に図示はしないが、アウター側ビアホール２４に、アウター側電極を形成して用いればよい。
【００５５】
なお、この他に、支持板３２を使用せずにインターポーザー２０を形成する方法としては、具体的に図示はしないが、例えば、予め、金属フィルムにより導電体層２１を形成しておき、まず、この導電体層２１の一方の面に、アウター側絶縁体層２２を形成し、次いで、導電体層２１を、サブトラクティブ法によってその間隔が３０μｍ以下の所定の回路パターンに形成し、その後、この導電体層２１上に、インナー側絶縁体層２３を形成するようにしてもよい。ここで、アウター側ビアホール２４およびインナー側ビアホール２５は、感光性の樹脂を用いてアウター側絶縁体層２２およびインナー側絶縁体層２３とともに形成してもよく、また、アウター側絶縁体層２２およびインナー側絶縁体層２３の形成後に、レーザ法など公知の穿孔方法によって形成してもよい。なお、この方法では、所定の回路パターンをサブトラクティブ法によって形成するが、サブトラクティブ法では、間隔の狭い回路パターンを形成しにくい場合がある。
【００５６】
このようにして形成されるインターポーザー２０は、その導電体層２１の回路パターン１９の間隔が、図２に示すように、３０μｍ以下、好ましくは、１０〜３０μｍとされているので、例えば、その上に樹脂溶液の塗工によってインナー側絶縁体層２３を形成しても、インナー側絶縁体層２３がその回路パターン１９の間でへこんでしまうようなこともなく、その表面に凹凸が生じることを有効に防止することができる。したがって、そのような凹凸に起因して、半導体チップ１８とインナー側絶縁体層２３との間の密着性が低下したり、あるいは、凹凸により形成される隙間１４（図１３参照）に空気溜まりを生じて、熱膨張により剥離が生じるなどの信頼性が低下するようなこともなく、インナー側絶縁体層２３を半導体チップ１８と良好に接合することができ、信頼性を向上させることができる。
【００５８】
また、回路パターン１９は、その間隔３０が３０μｍ以下であれば、その形状は限定されず、任意のパターンの形状で形成し得る。
【００５９】
【実施例】
以下に実施例および比較例を示し本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。また、参照される図は、工程の手順を示すためのものであって、その大小関係を正確に表現しているものではない。
【００６０】
実施例１〜３
まず、厚さ２５μｍのＳＵＳ板を支持板３２として用い、図４（ａ）で示すように、以下の組成からなる感光性ポリアミック酸樹脂を、その支持板３２上に塗布し、１００℃で２０分間乾燥させることにより、アウター側ポリアミック酸樹脂層２２ｐを形成した。
（アウター側ポリアミック酸樹脂組成）
酸二無水物成分：３，３’，４，４’−オキシジフタル酸二無水物（０．５モル）、２，２−ビス（３，４−ジカルボキシフェニル）へキサフルオロプロパン二無水物（０．５モル）
ジアミン成分  ：４，４’−ジアミノジフェニルエーテル（０．５モル）、ｐ−フェニレンジアミン（０．５モル）
感光剤：１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン（０．２６モル）
有機溶剤：Ｎ−メチル−２−ピロリドン
次いで、図４（ｂ）で示すように、露光用の照射線（ｇ線）を、フォトマスク２８を介してアウター側ポリアミック酸樹脂層２２ｐに照射し、１７０℃で３分間加熱した後、アルカリ現像液を用いて現像処理を行ない、これによって、図４（ｃ）に示すように、孔径４００μｍのアウター側ビアホール２４を、外部の回路基板１６の電極１７に対応する位置に形成した。その後、これを４００℃で３０分間加熱することによって硬化（イミド化）させ、これによって、図４（ｄ）に示すように、厚さ１０μｍの感光性ポリイミドからなるアウター側絶縁体層２２を形成した。
【００６１】
次に、図６（ａ）に示すように、アウター側絶縁体層２２上の全面と、アウター側ビアホール２４内の壁面および底面とに、スパッタ蒸着法によって、厚さ約３００Åのクロム皮膜と、そのクロム皮膜上に厚さ約１０００Åの銅皮膜とを、下地２９として形成した後、図６（ｂ）に示すように、厚さ１５μｍのドライフィルムレジストにより、形成される回路パターンの間隔が、実施例１では３０μｍ、実施例２では２０μｍ、実施例３では１０μｍとなるように、めっきレジスト３４のレジストパターンを形成した。
【００６２】
そして、図６（ｃ）に示すように、支持板３２を陰極として、電解めっき法によって、アウター側ビアホール２４内に銅を析出させて導電通路３１を形成するとともに、アウター側絶縁体層２２上にも銅を析出させて、所定の回路パターンの導電体層２１を形成した。この導電体層２１の厚みは、めっきレジスト３４の厚みと同様１５μｍであり、形成された回路パターンの間隔は、実施例１では３０μｍ、実施例２では２０μｍ、実施例３では１０μｍであった。
【００６３】
その後、図６（ｄ）に示すように、アルカリエッチング液によって、めっきレジスト３４を除去し、さらに、図６（ｅ）に示すように、めっきレジスト３４が形成されていた下地２９、すなわち、銅皮膜およびクロム皮膜を、それぞれ、酸性エッチング液およびアルカリエッチング液によって除去した。
【００６４】
次に、図７（ａ）で示すように、以下の組成からなる感光性ポリアミック酸樹脂を、導電体層２１上に塗布し、１００℃で２０分間乾燥させることにより、インナー側ポリアミック酸樹脂層２３ｐを形成した。
（インナー側ポリアミック酸樹脂組成）
酸二無水物成分：３，３’，４，４’−オキシジフタル酸二無水物（１．０モル）
ジアミン成分  ：１，３−ビス（３−アミノフェノキシ）ベンゼン（０．８モル）、ビスアミノプロピルテトラメチルジシロキサン（０．２モル）
感光剤：１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン（０．２６モル）
有機溶剤：Ｎ−メチル−２−ピロリドン
次いで、図７（ｂ）で示すように、露光用の照射線（ｇ線）を、フォトマスク３３を介してインナー側ポリアミック酸樹脂層２３ｐに照射し、１７０℃で３分間加熱した後、アルカリ現像液を用いて現像処理を行ない、これによって、図７（ｃ）に示すように、孔径５０μｍのインナー側ビアホール２５を、半導体チップ１８の電極に対応する位置に形成した。その後、これを３００℃で３０分間加熱することによって硬化（イミド化）させ、これによって、図７（ｄ）に示すように、厚さ１０μｍの感光性ポリイミドからなるインナー側絶縁体層２３を形成した。
【００６５】
次に、図３（ｄ）に示すように、インナー側ビアホール２５にバンプ状のインナー側電極２７を銅めっき後、ニッケルめっき（約１μｍ）、金めっき（約４μｍ）をして形成した後に、ロールラミネータを用いて、保護フィルム（弱粘着タイプであって、耐酸性および耐アルカリ性を有するもの）によりインナー側電極２７を覆い、塩化第二鉄を含むエッチング液によって、図３（ｅ）に示すように、支持板３２を全て除去し、さらに、アウター側絶縁体層２２に露出する下地２９、すなわち、クロム皮膜を、アルカリエッチング液によって除去することにより、実施例１〜３のチップサイズパッケージ用のインターポーザー２０を得た。
【００６６】
実施例４〜６
まず、図１０（ａ）に示すように、厚さ１０μｍのポリイミドフィルムからなるアウター側絶縁体層２２を用意して、このアウター側絶縁体層２２上に、スパッタ蒸着法によって、厚さ約３００Åのクロム皮膜と、そのクロム皮膜上に厚さ約１０００Åの銅皮膜とを、下地２９として形成した。その後、図１０（ｂ）に示すように、厚さ１５μｍのドライフィルムレジストにより、形成される回路パターンの間隔が、実施例４では３０μｍ、実施例５では２０μｍ、実施例６では１０μｍとなるように、めっきレジスト３４のレジストパターンを形成した。
【００６７】
そして、図１０（ｃ）に示すように、電解めっき法によって、アウター側絶縁体層２２上に銅を析出させて所定の回路パターンの導電体層２１を形成した。この導電体層２１の厚みは、めっきレジスト３４の厚みと同様１５μｍであり、形成された回路パターンの間隔は、実施例４では３０μｍ、実施例５では２０μｍ、実施例６では１０μｍであった。
【００６８】
その後、図１０（ｄ）に示すように、アルカリエッチング液によって、めっきレジスト３４を除去し、さらに、図１０（ｅ）に示すように、めっきレジスト３４が形成されていた下地２９、すなわち、銅皮膜およびクロム皮膜を、それぞれ、酸性エッチング液およびアルカリエッチング液によって除去した。
【００６９】
次に、図１１（ａ）で示すように、以下の組成からなる感光性ポリアミック酸樹脂を、導電体層２１上に塗布し、１００℃で２０分間乾燥させることにより、インナー側のポリアミック酸樹脂層２３ｐを形成した。
（インナー側ポリアミック酸樹脂組成）
酸二無水物成分：３，３’，４，４’−オキシジフタル酸二無水物（１．０モル）
ジアミン成分  ：１，３−ビス（３−アミノフェノキシ）ベンゼン（０．８モル）、ビスアミノプロピルテトラメチルジシロキサン（０．２モル）
感光剤：１−エチル−３，５−ジメトキシカルボニル−４−（２−ニトロフェニル）−１，４−ジヒドロピリジン（０．２６モル）
有機溶剤：Ｎ−メチル−２−ピロリドン
次いで、図１１（ｂ）で示すように、露光用の照射線（ｇ線）を、フォトマスク３３を介してインナー側ポリアミック酸樹脂層２３ｐに照射し、１７０℃で３分間加熱した後、アルカリ現像液を用いて現像処理を行ない、これによって、図１１（ｃ）に示すように、孔径５０μｍのインナー側ビアホール２５を、半導体チップ１８の電極に対応する位置に形成した。その後、これを３００℃で３０分間加熱することによって硬化（イミド化）させ、これによって、図１１（ｄ）に示すように、厚さ１０μｍの感光性ポリイミドからなるインナー側絶縁体層２３を形成した。
【００７０】
次いで、図９（ｃ）に示すように、インナー側ビアホール２５にバンプ状のインナー側電極２７を銅めっき後、ニッケルめっき（約１μｍ）、金めっき（約４μｍ）をして形成した後に、図９（ｄ）に示すように、アウター側絶縁体層２２に、レーザ加工によって孔径４００μｍのアウター側ビアホール２４を形成することにより、実施例４〜６のチップサイズパッケージ用のインターポーザー２０を得た。
【００７１】
実施例７〜９
図６（ｂ）〜（ｅ）に示す工程において、厚さ１５μｍのドライフィルムレジストにより、形成される回路パターンの間隔を３０μｍとしたこと、および、図７（ａ）〜（ｄ）に示す工程において、インナー側絶縁体層２３の厚みを、実施例７では５μｍ、実施例８では７μｍ、実施例９では３０μｍとしたこと以外は、実施例１〜３と同様の操作によって、実施例７〜９のチップサイズパッケージ用のインターポーザー２０を得た。
【００７２】
比較例１および２
図６（ｂ）〜（ｅ）に示す工程において、厚さ１５μｍのドライフィルムレジストにより、形成される回路パターンの間隔が、比較例１では３５μｍ、比較例２では４５μｍとなるように、めっきレジスト３４のレジストパターンを形成したこと以外は、実施例１〜３と同様の操作によって、比較例１および２のチップサイズパッケージ用のインターポーザー２０を得た。
【００７３】
比較例３および４
図１０（ｂ）〜（ｅ）に示す工程において、厚さ１５μｍのドライフィルムレジストにより、形成される回路パターンの間隔が、比較例３では３５μｍ、比較例４では４５μｍとなるように、めっきレジスト３４のレジストパターンを形成したこと以外は、実施例４〜６と同様の操作によって、比較例３および４のチップサイズパッケージ用のインターポーザー２０を得た。
【００７４】
評価
実施例１〜９、および比較例１〜４のインターポーザー２０を、以下の条件によって半導体チップ（１ｃｍ×１ｃｍ）１８に熱融着させた。
【００７５】
温度：３２５℃
圧力：２０ｋｇ／ｃｍ2 
時間：１０秒
次いで、実施例１〜９および比較例１〜４のインターポーザー２０の半導体チップ１８に対する接着性を評価した。その結果を表１および表２に示す。
【００７６】
なお、この接着性は、以下のように評価した。
【００７７】
接着性評価：
１）各サンプルを、３０℃、湿度７０％の環境条件下で１６８時間吸湿させた後、２４０℃のＩＲリフロー炉に投入して、インターポーザ２０の膨れの有無を目視評価した。
２）吸湿前の各サンプルにつき、１８０°ピール強度を測定した。
【００７８】
【表１】
0003947639.tif 000002
【００７９】
【表２】
0003947639.tif 000003
【００８０】
表１および表２から明らかなように、３０μｍを境として、インターポーザー２０と半導体チップ１８との接着性が低下していることがわかる。
【００８１】
【発明の効果】
以上述べたように、本発明のチップサイズパッケージ用インターポーザーは、その導電体層の回路パターンの間隔が、３０μｍ以下とされているので、例えば、塗工などによって、その上にインナー側絶縁体層を形成しても、そのインナー側絶縁体層が回路パターンの間でへこんでしまうようなことがなく、そのインナー側絶縁体層の表面に凹凸が生じることを有効に防止することができる。そのため、インナー側絶縁体層を隙間なく良好に接合することができ、信頼性を向上させることができる。さらに、インナー側絶縁体層が、接着性を有しているため、そのまま均一に圧がかかることによって、密着性よく接合することができる。そのため、より一層信頼性を向上させることができる。
【００８２】
そして、このようなチップサイズパッケージ用インターポーザーは、例えば、半導体チップと接合される。
【図面の簡単な説明】
【図１】  本発明のチップサイズパッケージ用インターポーザーの一実施形態を示す断面図である。
【図２】  図１に示すインターポーザーの要部拡大断面図である。
【図３】  図１に示すインターポーザーを、支持板を用いて製造するための工程図であって、
（ａ）は、支持板上にアウター側ビアホールが形成されるアウター側絶縁体層を形成する工程を示す断面図、
（ｂ）は、アウター側絶縁体層上にその間隔が３０μｍ以下の回路パターンとして導電体層を形成する工程を示す断面図、
（ｃ）は、導電体層上にインナー側ビアホールが形成されるインナー側絶縁体層を形成する工程を示す断面図、
（ｄ）は、インナー側ビアホールにインナー側電極を形成する工程を示す断面図、
（ｅ）は、支持板を除去する工程を示す断面図である。
【図４】  図３（ａ）において、支持板上にアウター側ビアホールが形成されるアウター側絶縁体層を形成するための工程図であって、
（ａ）は、支持板にアウター側ポリアミック酸樹脂層を形成する工程を示す断面図、
（ｂ）は、アウター側ポリアミック酸樹脂層をフォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってアウター側ポリアミック酸樹脂層にアウター側ビアホールを形成する工程を示す断面図、
（ｄ）は、アウター側ポリアミック酸樹脂層を硬化させることによって感光性ポリイミドからなるアウター側絶縁体層を形成する工程を示す断面図である。
【図５】  図３（ａ）において、支持板上にアウター側ビアホールが形成されるアウター側絶縁体層を形成するための、他の手順を示す工程図であって、
（ａ）は、支持板上にアウター側絶縁体層を形成する工程を示す断面図、
（ｂ）は、形成されたアウター側絶縁体層を穿孔することによりアウター側ビアホールを形成する工程を示す断面図である。
【図６】  図３（ｂ）において、アウター側絶縁体層上に、セミアディティブ法によって、その間隔が３０μｍ以下の回路パターンとして導電体層を形成するための工程図であって、
（ａ）は、アウター側絶縁体層上に下地を形成する工程を示す断面図、
（ｂ）は、下地上にめっきレジストを形成する工程を示す断面図、
（ｃ）は、下地上に導電体層を形成する工程を示す断面図、
（ｄ）は、めっきレジストを除去する工程を示す断面図、
（ｅ）は、めっきレジストが形成されていた部分の下地を除去する工程を示す断面図である。
【図７】  図３（ｃ）において、導電体層上にインナー側ビアホールが形成されるインナー側絶縁体層を形成するための工程図であって、
（ａ）は、導電体層上にインナー側ポリアミック酸樹脂層を形成する工程を示す断面図、
（ｂ）は、インナー側ポリアミック酸樹脂層をフォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってインナー側ポリアミック酸樹脂層にインナー側ビアホールを形成する工程を示す断面図、
（ｄ）は、インナー側ポリアミック酸樹脂層を硬化させることによって感光性ポリイミドからなるインナー側絶縁体層を形成する工程を示す断面図である。
【図８】  図３（ｃ）において、導電体層上にインナー側ビアホールが形成されるインナー側絶縁体層を形成するための、他の手順を示す工程図であって、
（ａ）は、導電体層上にインナー側絶縁体層を形成する工程を示す断面図、
（ｂ）は、形成されたインナー側絶縁体層を穿孔することによりインナー側ビアホールを形成する工程を示す断面図である。
【図９】  図１に示すインターポーザーを、支持板を用いないで製造するための工程図であって、
（ａ）は、アウター側絶縁体層上にその間隔が３０μｍ以下の回路パターンとして導電体層を形成する工程を示す断面図、
（ｂ）は、導電体層上にインナー側ビアホールが形成されるインナー側絶縁体層を形成する工程を示す断面図、
（ｃ）は、インナー側ビアホールにインナー側電極を形成する工程を示す断面図、
（ｄ）は、アウター側絶縁体層を穿孔することによりアウター側ビアホールを形成する工程を示す断面図である。
【図１０】  図９（ａ）において、アウター側絶縁体層上に、セミアディティブ法によって、その間隔が３０μｍ以下の回路パターンとして導電体層を形成するための工程図であって、
（ａ）は、アウター側絶縁体層上に下地を形成する工程を示す断面図、
（ｂ）は、下地上にめっきレジストを形成する工程を示す断面図、
（ｃ）は、下地上に導電体層を形成する工程を示す断面図、
（ｄ）は、めっきレジストを除去する工程を示す断面図、
（ｅ）は、めっきレジストが形成されていた部分の下地を除去する工程を示す断面図である。
【図１１】  図９（ｂ）において、導電体層上にインナー側ビアホールが形成されるインナー側絶縁体層を形成するための工程図であって、
（ａ）は、導電体層上にインナー側ポリアミック酸樹脂層を形成する工程を示す断面図、
（ｂ）は、インナー側ポリアミック酸樹脂層をフォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってインナー側ポリアミック酸樹脂層にインナー側ビアホールを形成する工程を示す断面図、
（ｄ）は、インナー側ポリアミック酸樹脂層を硬化させることによって感光性ポリイミドからなるインナー側絶縁体層を形成する工程を示す断面図である。
【図１２】  従来のチップサイズパッケージ用インターポーザーを示す断面図である。
【図１３】  図１２に示すインターポーザーの要部拡大断面図である。
【図１】
0003947639.tif 000004
【図２】
0003947639.tif 000005
【図３】
0003947639.tif 000006
【図４】
0003947639.tif 000007
【図５】
0003947639.tif 000008
【図６】
0003947639.tif 000009
【図７】
0003947639.tif 000010
【図８】
0003947639.tif 000011
【図９】
0003947639.tif 000012
【図１０】
0003947639.tif 000013
【図１１】
0003947639.tif 000014
【図１２】
0003947639.tif 000015
【図１３】
0003947639.tif 000016