(57)【特許請求の範囲】
【請求項１】
画像内に含まれ当該画像を構成する一の画像構成物と当該画像内において当該一の画像構成物に隣接する他の画像構成物との境界線であるエッジであって、前記画像を構成する画素を複数個含んで構成される画素ブロック内における当該エッジの有無に基づいて当該画素ブロック単位で前記画像の符号化が行われるエッジを検出するエッジ検出装置であって、
相互に異なる方向の複数の走査線に沿って一の前記画素ブロック内に含まれる前記画素を走査する走査手段と、
前記走査線上において相隣接する二つの前記画素間における当該画素の変化の有無を検出する検出手段と、
いずれかの前記走査線上において前記変化があるとき、当該走査された前記画素ブロック内に前記エッジが含まれていることを示すエッジ検出信号を生成する生成手段と、を備え、
前記画像はインタレース方式により表示されると共に、
前記画素ブロックは前記インタレース方式におけるフィールド画像毎に設けられていることを特徴とするエッジ検出装置。
【請求項２】
請求項１に記載のエッジ検出装置において、
前記検出手段は、前記走査線上において相隣接する二つの前記画素間において当該画素の輝度の変化があるとき、前記画素の変化があると検出することを特徴とする
エッジ検出装置。
【請求項３】
請求項１又は２に記載のエッジ検出装置において、
前記画素ブロックは矩形であると共に、
相互に異なる前記方向は当該画素ブロックの二つの対角線の方向であることを特徴とするエッジ検出装置。
【請求項４】
請求項１又は２に記載のエッジ検出装置において、
前記画素ブロックは矩形であると共に、
相互に異なる前記方向は、当該画素ブロックの二つの対角線の方向と、当該画素ブロックの中心を通って当該画素ブロックの各辺に平行な方向と、であることを特徴と
するエッジ検出装置。
【請求項５】
請求項１から４のいずれか一項に記載のエッジ検出装置において、
前記エッジが含まれていると検出された一の前記画素ブロックの周囲にある他の前記画素ブロックが前記エッジを含んでいるか否かを検出する周囲検出手段を更に備え、
前記生成手段は、前記他の画素ブロックの全てが前記エッジを含んでいると検出されたとき、前記エッジが含まれていると検出された一の前記画素ブロックについては、前記エッジが含まれている旨の前記エッジ検出信号に代えて前記エッジが含まれていない旨の前記エッジ検出信号を生成することを特徴とするエッジ検出装置。
【請求項６】
画像内に含まれ当該画像を構成する一の画像構成物と当該画像内において当該一の画像構成物に隣接する他の画像構成物との境界線であるエッジであって、前記画像を構成する画素を複数個含んで構成される画素ブロック内における当該エッジの有無に基づいて当該画素ブロック単位で前記画像の符号化が行われるエッジを検出するエッジ検出装置であって、
相互に異なる方向の複数の走査線に沿って一の前記画素ブロック内に含まれる前記画素を走査する走査手段と、
前記走査線上において相隣接する二つの前記画素間における当該画素の変化の有無を検出する検出手段と、
いずれかの前記走査線上において前記変化があるとき、当該走査された前記画素ブロック内に前記エッジが含まれていることを示すエッジ検出信号を生成する生成手段と、
前記エッジが含まれていると検出された一の前記画素ブロックの周囲にある他の前記画素ブロックが前記エッジを含んでいるか否かを検出する周囲検出手段を更に備え、
前記生成手段は、前記他の画素ブロックの全てが前記エッジを含んでいると検出されたとき、前記エッジが含まれていると検出された一の前記画素ブロックについては、前記エッジが含まれている旨の前記エッジ検出信号に代えて前記エッジが含まれていない旨の前記エッジ検出信号を生成することを特徴とするエッジ検出装置。
【請求項７】
請求項１から６のいずれか一項に記載のエッジ検出装置と、
前記エッジ検出信号に基づいて前記画素ブロック毎に前記画像を符号化する符号化手段と、
を備えることを特徴とする画像符号化装置。
【請求項８】
請求項７に記載の画像符号化装置において、
前記符号化手段は、前記エッジ検出信号に基づいて前記画素ブロック毎に符号量を割り当てつつ前記画像を圧縮符号化することを特徴とする画像符号化装置。
【請求項９】
画像内に含まれ当該画像を構成する一の画像構成物と当該画像内において当該一の画像構成物に隣接する他の画像構成物との境界線であるエッジであって、前記画像を構成する画素を複数個含んで構成される画素ブロック内における当該エッジの有無に基づいて当該画素ブロック単位で前記画像の符号化が行われるエッジを検出するエッジ検出方法であって、
相互に異なる方向の複数の走査線に沿って一の前記画素ブロック内に含まれる前記画素を走査する走査工程と、
前記走査線上において相隣接する二つの前記画素間における当該画素の変化の有無を検出する検出工程と、
いずれかの前記走査線上において前記変化があるとき、当該走査された前記画素ブロック内に前記エッジが含まれていることを示すエッジ検出信号を生成する生成工程と、を備え、
前記画像はインタレース方式により表示されると共に、
前記画素ブロックは前記インタレース方式におけるフィールド画像毎に設けられて
いる特徴とするエッジ検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エッジ検出方法及びエッジ検出装置並びに当該エッジ検出装置を含む画像符号化装置の技術分野に属し、より詳細には、画像内に含まれ当該画像を構成する一の画像構成物（すなわち画像の一部として画面内に表示される表示物）と、当該画像内において当該一の画像構成物に隣接する他の画像構成物との境界線であるエッジを検出するためのエッジ検出方法及びエッジ検出装置並びに当該エッジ検出装置を含む画像符号化装置の技術分野に属する。
【０００２】
【従来の技術】
一般に、上述した画像構成物のエッジを鮮明に表示すれば、その画像全体の鮮明度（いわゆるくっきり感）が向上し、当該画像自体が奇麗に見えることが知られている。
【０００３】
従って、画像を高能率符号化して光ディスク等に記録しこれを再生する場合に当該エッジを鮮明に再生表示するためには、記録すべき画像内のエッジを予め検出し、当該エッジ部分を符号化するための符号量を他の部分を符号化するための符号量よりも多くして精度よく符号化する必要がある。
【０００４】
これに呼応して、従来における上述した画像内のエッジ検出では、例えば圧縮記録したものを再生した画像或いは圧縮をしない画像そのものを符号化時に表現する場合に、いかにその画質を向上させて視覚的に奇麗に表示するかに主眼がおかれており、そのためにエッジの検出精度は高ければ高いほどよいとされてきた。
【０００５】
より具体的には、例えば、特公平７−１４２１１号公報に開示されている技術においては、横方向或いは縦方向の隣接する四画素同士の差分の絶対値を閾値判定することによりエッジ検出が行なわれている。また、特開平５−２２７４３１号公報に開示されている技術においては、３画素×３画素の画素ブロック（いわゆるウインドウ）内における各画素の輝度植を微分処理することによりエッジ検出が行われている。
【０００６】
このように、従来では、エッジの有無の判断をする場合にはその検出精度を高めるべく、画像を構成する全ての画素毎に当該判断処理を行うことが通常であった。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような全ての画素毎にエッジの有無を判断していたのでは、その判断のための処理量が膨大となり、当該判断のために処理装置に対して過大な負荷をかけるがゆえに判断処理に不要な時間がかかる場合があるという問題点があった。
【０００８】
この処理時間の遅延は、例えば、動画を圧縮して記録し更にこれを再生する場合等においては、その記録処理及び再生処理全体の所要時間が長くなってしまうという問題点に繋がる。
【０００９】
そこで、本発明は、上記の各問題点に鑑みて為されたもので、その課題は、最低限の精度を維持しつつ簡易且つ短時間内にエッジを検出することが可能なエッジ検出方法及びエッジ検出装置並びに当該エッジ検出装置を含む画像符号化装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、画像内に含まれ当該画像を構成する一の画像構成物と当該画像内において当該一の画像構成物に隣接する他の画像構成物との境界線であるエッジであって、前記画像を構成する画素を複数個含んで構成される画素ブロック内における当該エッジの有無に基づいて当該画素ブロック単位で前記画像の符号化が行われるエッジを検出するエッジ検出装置であって、相互に異なる方向の複数の走査線に沿って一の前記画素ブロック内に含まれる前記画素を走査する走査手段と、前記走査線上において相隣接する二つの前記画素間における当該画素の変化の有無を検出する検出手段と、いずれかの前記走査線上において前記変化があるとき、当該走査された前記画素ブロック内に前記エッジが含まれていることを示すエッジ検出信号を生成する生成手段と、を備え、前記画像はインタレース方式により表示されると共に、前記画素ブロックは前記インタレース方式におけるフィールド画像毎に設けられている。
【００１１】
よって、走査線上にある画素についてのみその変化を検出し、エッジの有無を検出するので、全ての画素についてその変化を検出してエッジの有無を検出する場合に比して最低限の精度を維持しつつ簡易な処理でエッジの有無を検出できる。
よって、インターレース方式におけるフィールド画像毎に画素ブロックが設けられ、当該画素ブロック毎にエッジの有無を検出するので、動きの速い画像構成物が画像に含まれている場合でも、正確にエッジを検出することができる。
【００１２】
上記の課題を解決するために、請求項２に記載の発明は、請求項１に記載のエッジ検出装置において、前記検出手段は、前記走査線上において相隣接する二つの前記画素間において当該画素の輝度の変化があるとき、前記画素の変化があると検出するように構成される。
【００１３】
よって、相隣接する画素間の輝度の変化により画素間の変化を検出するので、正確にエッジの有無を検出できる。
【００１４】
上記の課題を解決するために、請求項３に記載の発明は、請求項１又は２に記載のエッジ検出装置において、前記画素ブロックは矩形であると共に、相互に異なる前記方向は当該画素ブロックの二つの対角線の方向であるように構成される。
【００１５】
よって、矩形の画素ブロック内の二つの対角線の方向に走査して画素の変化を検出しエッジを検出するので、精度を維持しつつ簡易な処理で画素ブロック毎のエッジの有無を検出することができる。
【００１６】
上記の課題を解決するために、請求項４に記載の発明は、請求項１又は２に記載のエッジ検出装置において、前記画素ブロックは矩形であると共に、相互に異なる前記方向は、当該画素ブロックの二つの対角線の方向と、当該画素ブロックの中心を通って当該画素ブロックの各辺に平行な方向と、であるように構成される。
【００１７】
よって、矩形の画素ブロック内の二つの対角線の方向及び当該画素ブロックの中心を通って各辺に平行な方向に走査して画素の変化を検出しエッジを検出するので、精度を高く維持しつつ簡易な処理で画素ブロック毎のエッジの有無を検出することができる。
【００２０】
上記の課題を解決するために、請求項６に記載の発明は、画像内に含まれ当該画像を構成する一の画像構成物と当該画像内において当該一の画像構成物に隣接する他の画像構成物との境界線であるエッジであって、前記画像を構成する画素を複数個含んで構成される画素ブロック内における当該エッジの有無に基づいて当該画素ブロック単位で前記画像の符号化が行われるエッジを検出するエッジ検出装置であって、相互に異なる方向の複数の走査線に沿って一の前記画素ブロック内に含まれる前記画素を走査する走査手段と、前記走査線上において相隣接する二つの前記画素間における当該画素の変化の有無を検出する検出手段と、いずれかの前記走査線上において前記変化があるとき、当該走査された前記画素ブロック内に前記エッジが含まれていることを示すエッジ検出信号を生成する生成手段と、前記エッジが含まれていると検出された一の前記画素ブロックの周囲にある他の前記画素ブロックが前記エッジを含んでいるか否かを検出する周囲検出手段を更に備え、前記生成手段は、前記他の画素ブロックの全てが前記エッジを含んでいると検出されたとき、前記エッジが含まれていると検出された一の前記画素ブロックについては、前記エッジが含まれている旨の前記エッジ検出信号に代えて前記エッジが含まれていない旨の前記エッジ検出信号を生成するように構成される。
【００２１】
よって、エッジがあると判断することが不適切である画像構成物内の画素ブロックについてエッジが含まれていると検出された場合でも、その検出を取り消してエッジ検出信号を生成し、より適切にエッジの有無を検出することができる。
【００２２】
上記の課題を解決するために、請求項７に記載の発明は、請求項１から６のいずれか一項に記載のエッジ検出装置と、前記エッジ検出信号に基づいて前記画素ブロック毎に前記画像を符号化する符号化部等の符号化手段と、を備える。
【００２３】
よって、簡易な処理で精度を維持しつつエッジが検出されるので、より処理時間を短縮して画像を符号化することができる。
【００２４】
上記の課題を解決するために、請求項８に記載の発明は、請求項７に記載の画像符号化装置において、前記符号化手段は、前記エッジ検出信号に基づいて前記画素ブロック毎に符号量を割り当てつつ前記画像を圧縮符号化するように構成される。
【００２５】
よって、より符号化効率を向上させつつ画像を圧縮符号化することができる。
【００２６】
上記の課題を解決するために、請求項９に記載の発明は、画像内に含まれ当該画像を構成する一の画像構成物と当該画像内において当該一の画像構成物に隣接する他の画像構成物との境界線であるエッジであって、前記画像を構成する画素を複数個含んで構成されるマクロブロック等の画素ブロック内における当該エッジの有無に基づいて当該画素ブロック単位で前記画像の符号化が行われるエッジを検出するエッジ検出方法であって、相互に異なる方向の複数の走査線に沿って一の前記画素ブロック内に含まれる前記画素を走査する走査工程と、前記走査線上において相隣接する二つの前記画素間における当該画素の変化の有無を検出する検出工程と、いずれかの前記走査線上において前記変化があるとき、当該走査された前記画素ブロック内に前記エッジが含まれていることを示すエッジ検出信号を生成する生成工程と、を備え、前記画像はインタレース方式により表示されると共に、前記画素ブロックは前記インタレース方式におけるフィールド画像毎に設けられている。
【００２７】
よって、走査線上にある画素についてのみその変化を検出し、エッジの有無を検出するので、全ての画素についてその変化を検出してエッジの有無を検出する場合に比して最低限の精度を維持しつつ簡易な処理でエッジの有無を検出できる。
【００２８】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面に基づいて説明する。なお、以下に説明する実施の形態は、いわゆるＭＰＥＧ（Moving  Picture  Experts  Group）方式に基づいて動画の画像圧縮を行い当該動画を符号化する画像符号化装置に対して本発明を適用した場合の実施の形態である。
（Ｉ）本発明の原理
先ず、具体的な実施の形態について説明する前に、本発明の原理について説明する。
【００２９】
上記のＭＰＥＧ方式は、いわゆる離散コサイン変換（ＤＣＴ（Discrete  Cosine  Transform））方式を用いた符号化処理の一種であり、近年では、画像（動画像及び静止画像の双方を含む。）の高能率符号化（圧縮）方式の国際標準とされている。
【００３０】
ここで、当該ＭＰＥＧ方式による画像の圧縮符号化においては、一般に、圧縮符号化すべき原画像を、画素ブロックとしてのマクロブロック（当該原画像を構成する画素を１６画素×１６画素含む。）と称されるブロックに分割し、このマクロブロック単位でいわゆる動き補償及び上記ＤＣＴ或いは二値化といった処理が実行される。
【００３１】
そして、本発明に係る画像内のエッジの検出は、このＭＰＥＧ方式を用いて圧縮する前の原画像に対してその前処理として行うことにより、検出したエッジに対して圧縮の際に適切に符号量を割り当て、当該エッジにおける歪が少なくなるようにして圧縮符号化することを目的としている。
【００３２】
ここで、上述したように、ＭＰＥＧ方式を用いた画像の圧縮符号化においては、上記マクロブロック単位で圧縮符号化を行うため、当該原画像におけるエッジの有無の検出もマクロブロック単位で行えばよいことになり、従って、従来の如く各画素毎にエッジの有無を検出する場合のような精度を必要とはしない。
【００３３】
このとき、マクロブロック単位でエッジ検出を行う場合でも、従来技術のようにマクロブロック内の全ての画素について、隣接する画素間の輝度の差分を検出したり或いは微分処理を行うことによりエッジを検出することは可能であるが、１６画素×１６画素という大きなブロック単位で検出を行うには冗長度が大きく、処理時間も長くなる。また、反対に、処理時間をかけたほどの画質の改善効果が得られなかったことも実験的に確認されている。
【００３４】
そこで、以下に説明するように、本発明では、マクロブロック単位で当該マクロブロック内のエッジの有無を検出するに際し、当該マクロブロック内において予め設定されている方向にのみ走査を行い、その走査線上においてエッジが検出されれば、当該走査線を含むマクロブロック内にエッジが存在すると認識して爾後の符号化処理を行うことにより、処理の簡略化による圧縮符号化処理全体としての処理の高速化を図っている。
（II）第１実施形態
次に、上記原理に基づいた本発明に係る第１実施形態について、図１乃至図４を用いて説明する。
【００３５】
なお、図１は第１実施形態に係る画像符号化装置の概要構成を示すブロック図であり、図２は本発明に係るエッジ検出部の細部構成を示すブロック図であり、図３は本発明に係るエッジ検出処理を示すフローチャートであり、図４は本発明に係るエッジ検出処理の概念を説明する図である。
【００３６】
始めに、第１実施形態に係る画像符号化装置の全体構成及び動作について、図１を用いて説明する。
【００３７】
図１に示すように、第１実施形態に係る画像符号化装置Ｓは、本発明に係る後述する動作により、入力信号Ｓinとして入力されてくる原画像におけるマクロブロック毎のエッジの有無を検出し、エッジ検出信号Ｓegを生成して後述するレート制御部１１へ出力するエッジ検出部１と、当該エッジ検出信号Ｓegを用いて実際に原画像の圧縮符号化を行う符号化手段としての符号化部２と、により構成されている。
【００３８】
また、符号化部２は、加算器３と、ＤＣＴ部４と、量子化部５と、逆量子化部６と、可変長符号化部７と、逆ＤＣＴ部８と、動き検出部９と、動き補償予測部１０と、上記レート制御部１１と、により構成されている。
【００３９】
次に、全体動作を説明する。
【００４０】
エッジ検出部１は、上述したように外部から画像符号化装置Ｓに入力される入力信号Ｓin中に含まれている複数の原画像（画素毎にディジタル化されたフレーム画像として入力信号Ｓinに含まれているものであり、入力信号Ｓinとなっている段階で既に１６画素×１６画素のマクロブロックに分割されている。）について、そのマクロブロック毎にエッジの有無を検出し、エッジ検出信号Ｓegを生成してマクロブロック毎にレート制御部１１へ出力する。
【００４１】
一方、入力信号Ｓinは、上記エッジ検出部１へ入力されると共に、動き検出部９及び加算器３へも入力される。
【００４２】
そして、動き検出部９において、入力信号Ｓin内の各フレーム画像について、後述する再構成信号Ｓddに基づいて公知の技術によりマクロブロック毎の画像の動きを示す動きベクトルが算出され、対応するベクトル信号Ｓvが動き補償予測部１０へ出力される。
【００４３】
他方、加算器３へ出力された入力信号Ｓinは、当該加算器３において動き補償予測部１０からの補償信号Ｓeが減算され、減算信号ＳaとしてＤＣＴ部４へ出力される。
【００４４】
次に、ＤＣＴ部４は、当該減算信号Ｓaに対して公知の技術により情報量圧縮のためのＤＣＴ処理を施し、変換信号Ｓdとして量子化部５へ出力する。
【００４５】
そして、量子化部５は、当該変換信号Ｓdを後述するレート信号Ｓrで示されるビットレートに適合するように量子化し、量子化信号Ｓqを生成して可変長符号化部７及び逆量子化部６へ出力する。
【００４６】
次に、逆量子化部６は、量子化信号Ｓqに対して逆量子化処理を施し、逆量子化信号Ｓiqを生成して逆ＤＣＴ部８へ出力する。
【００４７】
そして、逆ＤＣＴ部８は、逆量子化信号Ｓiqに対して公知の技術により逆ＤＣＴ（逆離散コサイン変換）処理を施し、逆変換信号Ｓidとして動き予測補償部１０へ出力すると共に、再構成した画像を含む再構成信号Ｓddを生成して動き検出部９へ出力する。
【００４８】
その後、動き補償予測部１０は、上述したベクトル信号Ｓv内に含まれる動きベクトルと逆変換信号Ｓidとに基づいて、ＭＰＥＧ方式におけるいわゆるフレーム間予測を用いた動き補償処理を行い、情報量の圧縮のための上記補償信号Ｓeを生成して加算器３に出力する。
【００４９】
一方、可変長符号化部７は、上記量子化信号Ｓqに対して可変長符号化処理を施し、元の入力信号ＳinをＭＰＥＧ方式で圧縮符号化した信号である出力信号Ｓoutをレート制御部１１及び外部に出力する。
【００５０】
このとき、レート制御部１１は、当該出力信号Ｓoutに基づいて、量子化部５における量子化の際のビットレートを最適化するための上記レート信号Ｓrを生成して当該量子化部５に出力する。このとき、レート制御部１１は、上記エッジ検出信号Ｓegに基づいて、エッジが含まれているマクロブロックについては、エッジが含まれていないマクロブロックよりも量子化の際の符号量が多くなるように当該符号量を割り当てるべく上記レート信号Ｓrを生成する。
【００５１】
次に、エッジ検出部１の細部構成及び動作について、図２乃至図４を用いて説明する。
【００５２】
先ず、エッジ検出部１の構成について、図２を用いて説明する。
【００５３】
図２に示すように、エッジ検出部１は、入力信号Ｓinに含まれている各原画像について、そのマクロブロック毎にエッジの有無を検出して当該有無を示すフラグを含むフラグ信号Ｓpeをマクロブロック毎に生成し後述するメモリ１６へ出力する走査手段及び検出手段としてのエッジ検出回路１５と、当該生成されたフラグ信号Ｓpeを各マクロブロック毎に区別して一時的に記憶するメモリ１６と、各マクロブロックに対応して記憶されているフラグ信号Ｓpeの内容を一のマクロブロックの周辺にある他のマクロブロックに対応するフラグとの関係で後述するように再評価し、最終的にマクロブロック毎のエッジの有無を示すエッジ検出信号Ｓegを生成してレート制御部１１へ出力する生成手段及び周囲検出手段としての判定回路１７と、により構成されている。
【００５４】
次に、各構成部材の細部動作について、図３及び図４を用いて説明する。なお、図３に示すフローチャートにおいて、ステップＳ１乃至Ｓ５及びＳ７の処理は夫々エッジ検出回路１５において実行される処理であり、ステップＳ６の処理はメモリ１６において実行される処理であり、ステップＳ８乃至Ｓ１３の処理は判定回路１７において実行される処理である。
【００５５】
図３に示すように、エッジ検出部１においては、先ず、入力信号Ｓinとして原画像が入力されると、エッジ検出回路１５においてその原画像に含まれるいずれか一のマクロブロックを抽出し（ステップＳ１）、そのマクロブロック内におけるエッジの有無について当該抽出したマクロブロック内を走査する（ステップＳ２）。
【００５６】
ここで、ステップＳ２における走査では、図４に示すように、一のマクロブロックＭＢにおける対角線を構成する走査線ＳＬ１及びＳＬ２に沿って当該走査線ＳＬ１及びＳＬ２上にある画素Ｇを走査し、夫々の画素の輝度を走査線ＳＬ１及びＳＬ２上において相隣接する画素Ｇ相互に比較してその差分の絶対値を検出する処理を各マクロブロックＭＢ毎に行う。
【００５７】
すなわち、当該相隣接する画素Ｇの間の輝度の差分の絶対値をｄとし、マクロブロックＭＢ内の位置（ｘ，ｙ）（図４参照）にある画素Ｇの輝度をｐ（ｘ，ｙ）とし、ｘを「０」から「１４」までの整数として、以下に示すように当該絶対値ｄを順次検出し、その値をエッジ検出回路１５内の図示しないメモリに一時的に格納する。
【００５８】
【数１】
0003903360.tif 000002
次に、一のマクロブロックＭＢについて二方向の走査が完了し、各絶対値ｄが蓄積されると、当該蓄積された絶対値ｄ中に、予めエッジであることを示す当該絶対値ｄの閾値としての閾値Ｔｈを越えたものがあるか否かを判定し（ステップＳ３）、いずれの絶対値ｄも当該閾値Ｔｈを越えていないときは（ステップＳ３；ｎｏ）、対応するマクロブロックＭＢ内にはエッジは存在しなかったとしてエッジがあることを示すフラグをセットすることなく（ステップＳ５）フラグ信号Ｓpeを生成してステップＳ６へ移行し、一方、ステップＳ３の判定において、当該蓄積された絶対値ｄ中に閾値Ｔｈを越えたものが一つでもあるときは（ステップＳ３；ｙｅｓ）、対応するマクロブロックＭＢ内にはエッジが存在するとしてエッジがあることを示すフラグをセットし（ステップＳ４）、当該セットされたフラグを含むフラグ信号Ｓpeを生成してメモリ１６内に一時的に記憶させる（ステップＳ６）。
【００５９】
そして、一のマクロブロックＭＢについてフラグ信号Ｓpe（当該マクロブロックＭＢ内にエッジがある旨の値を有するフラグ又はエッジが無い旨の値を有するフラグのいずれか一方を含む。）の一時記憶が終了すると、原画像内の次のマクロブロックＭＢについてステップＳ１乃至Ｓ６の動作を行うべく、当該原画像内の全てのマクロブロックＭＢについてエッジ検出処理が終了しているか否かが確認され（ステップＳ７）、終了しているときは（ステップＳ７；ｙｅｓ）次のステップＳ８へ移行し、終了していないときは（ステップＳ７；ｎｏ）元のステップＳ１へ戻って次のマクロブロックＭＢを抽出し、当該抽出したマクロブロックＭＢに対して上述したステップＳ２乃至Ｓ７の処理を繰り返す。
【００６０】
以上のステップＳ１乃至Ｓ７の処理により、一の原画像を構成する全てのマクロブロックＭＢについてそのエッジの有無を示すフラグ信号ＳpeがマクロブロックＭＢ毎にメモリ１６内に記憶されることとなる。
【００６１】
上述した一連の動作により一の原画像についてフラグ信号Ｓpeの蓄積が終了すると、次に、判定回路１７において、そのマクロブロックＭＢ毎に蓄積されているフラグ信号Ｓpeの中から、セットされた（ステップＳ４参照）値を有するいずれか一のフラグ信号Ｓpe（以下、各フラグ信号Ｓpeに含まれているフラグの値を単にフラグ信号Ｓpeの値と称する。）を抽出し（ステップＳ８）、更に原画像内において当該抽出したフラグ信号Ｓpeの値によりエッジを含むことが示されるマクロブロックＭＢの周囲にある八個のマクロブロックＭＢについてそれらに対応するフラグ信号Ｓpeの値を検出する（ステップＳ９）。
【００６２】
そして、検出した八個のフラグ信号Ｓpeの値の全てがフラグがセットされていることを示す値であるか否かを確認し（ステップＳ１０）、フラグがセットされていない（すなわち、エッジを含んでいない（ステップＳ５参照））マクロブロックＭＢがその周囲に一つでもあるときは（ステップＳ１０；ｎｏ）、ステップＳ８で抽出したフラグ信号Ｓpeの値を不変としてそのままステップＳ１２へ移行する。
【００６３】
一方、ステップＳ１０の判定において、検出した八個のフラグ信号Ｓpeの値の全てがフラグがセットされていることを示す値であるときは（ステップＳ１０；ｙｅｓ）、ステップＳ８で抽出したフラグ信号Ｓpeの値をフラグがセットされないときの値に初期化し（ステップＳ１１）、当該初期化したフラグの値を有するフラグ信号Ｓpeをエッジ信号ＳegとしてマクロブロックＭＢ毎にレート制御部１１へ出力する（ステップＳ１２）。
【００６４】
この後は、上述したようにレート制御部１１において、エッジを含んでいるマクロブロックＭＢを圧縮符号化する際には多く符号量を割り当てるように上記レート信号Ｓrが生成されることとなる。
【００６５】
次に、フラグ信号Ｓpe内の全てのセットされた値を有するフラグ信号ＳpeについてステップＳ８乃至Ｓ１２の処理を行うべく、当該記憶されている全てのセットされた値を有するフラグ信号Ｓpeについて処理が終了しているか否かが確認され（ステップＳ１３）、終了しているときは（ステップＳ１３；ｙｅｓ）そのまま処理を終了し、終了していないときは（ステップＳ１３；ｎｏ）元のステップＳ８へ戻って次のセットされた値を有する一のフラグ信号Ｓpeを抽出し、当該抽出したフラグ信号Ｓpeに対して上述したステップＳ８乃至Ｓ１３の処理を繰り返す。
【００６６】
ここで、上述したステップＳ８乃至Ｓ１３の処理は、原画像内のある特定領域内の全てのマクロブロックＭＢにエッジが存在するような場合（より具体的には、例えば、当該特定領域を示す原画像が野球場における満員の観客席を撮像した画像である場合等）に、その特定領域については、当該特定領域全体としてみればエッジが存在していないと見なしても画像圧縮後の画質に大差ないことが実験的に判明しているので、上述した特定領域内のマクロブロックＭＢにエッジが存在すると検出されることにより当該特定領域内のマクロブロックＭＢに対して多くの符号量が割り当てられることを防止し、本来必要なエッジを有するマクロブロックＭＢに対してより多くの符号量が割り当てられて符号化が為されるようにするための処理である。
【００６７】
以上説明したように、第１実施形態のエッジ検出部１の動作によれば、マクロブロックＭＢ内の走査線ＳＬ１及びＳＬ２上にある画素Ｇについてその変化を検出し、エッジの有無を検出するので、全ての画素Ｇについてその変化を検出してエッジの有無を検出する場合に比して最低限の精度を維持しつつ簡易な処理でエッジの有無を検出できる。
【００６８】
よって、簡易な処理で最低限の精度を維持しつつエッジが検出されるので、より処理時間を短縮して画像を圧縮符号化することができる。
【００６９】
また、走査線ＳＬ１及びＳＬ２上において相隣接する画素Ｇ間の輝度の変化により画素Ｇ間の変化を検出するので、正確にエッジの有無を検出できる。
【００７０】
更に、矩形のマクロブロックＭＢ内の二つの対角線の方向に走査して画素Ｇの変化を検出しエッジを検出するので、精度を維持しつつ簡易な処理でマクロブロックＭＢ毎のエッジの有無を検出することができる。
【００７１】
更にまた、エッジが含まれていると検出された一のマクロブロックＭＢの周囲にある他のマクロブロックＭＢの全てがエッジを含んでいると検出されたとき、当該エッジが含まれていると検出された一のマクロブロックＭＢについては、エッジが含まれている旨のエッジ検出信号Ｓegに代えてエッジが含まれていない旨のエッジ検出信号Ｓegを生成するので、エッジがあると判断することが不適切である画像構成物内のマクロブロックＭＢについてエッジが含まれていると検出された場合でも、その検出を取り消してエッジ検出信号Ｓegを生成し、より適切にエッジの有無を検出することができる。
（III）第２実施形態
次に、本発明に係る他の実施形態である第２実施形態について、図５及び図６を用いて説明する。なお、図５及び図６は第２実施形態におけるエッジ検出の概念を示す模式図である。
【００７２】
上述した第１実施形態においては、原画像に含まれている画像構成物（すなわち、より具体的には、野球場の原画像であればそれに含まれる選手及び野球場であり、背景としての空を航空機が飛翔する原画像であれば、その航空機及び空）の内容に拘らずマクロブロックＭＢ内におけるその対角線上を走査したが（図３ステップＳ２参照）、第２実施形態においては、原画像が二つのフィールド画像により構成されるいわゆるインターレース画像である場合に異なった形態で画素の走査を行う。
【００７３】
なお、第２実施形態における原画像の走査以外のエッジ検出処理は第１実施形態の場合と同様であるので、細部の説明は省略する。
【００７４】
原画像ＧＺが当該インターレース画像であり更に当該原画像ＧＺに含まれている画像構成物ＦＴが高速で飛翔する航空機であるとき、画像構成物ＦＴが原画像ＧＺ内に登場した直後の当該画像構成物ＧＺに含まれるマクロブロックＭＢにおいては、当該画像構成物ＦＴの動きが高速であるが故に、図５上に示すように一のマクロブロックＭＢ内であるにも拘らず背景としての空が第１フィールド画像として含まれ、画像構成物ＧＺの一部が第２フィールド画像として含まれる場合がある。
【００７５】
このような場合に、第１実施形態と同様な走査線ＳＬ１及びＳＬ２を設定して走査すると（図６上参照）、当該走査線上の全ての相隣接する画素間でエッジが生じていると判定されてしまう（図３ステップＳ３及びＳ４参照）。そして、この場合に何等処理を行わないとすると、本来ならばエッジを含んでいないはずのマクロブロックＭＢ内にエッジが含まれていると誤判定される場合があることとなる。
【００７６】
このとき、上記ＭＰＥＧ方式では、フレーム画像をＤＣＴした結果とフィールド画像をＤＣＴした結果とのいずれかが一定の基準で選択されるが、図５のような場合に、仮にフレーム画像をＤＣＴした結果が選択された場合には、エッジがあることを示すフラグはセットされていた方が圧縮後の画質としては優れたものとなるし、一方、フィールド画像をＤＣＴした結果が選択された場合には、当該フラグがセットされていない方が当該画質としては優れることとなる。
【００７７】
そこで、第２実施形態のエッジ検出処理においては、マクロブロックＭＢ内の走査（図３ステップＳ２参照）において、図６下に示すように、一のマクロブロックＭＢをインターレース画像における第１フィールド画像のみを含む第１マクロブロックＭＢ’と同じく第２フィールド画像のみを含む第２マクロブロックＭＢ”に分割した上で、夫々分割されたマクロブロック上で対角線状に走査線ＳＬ１’及びＳＬ２’並びにＳＬ１”及びＳＬ２”を設定し、当該設定された各走査線上を走査することにより当該各走査線上にある画素Ｇ間の輝度の変化を検出する。
【００７８】
そして、マクロブロックＭＢ’及びＭＢ”としてエッジを検出した結果を示すフラグ信号Ｓpeと分割前のマクロブロックＭＢとしてエッジを検出した結果を示すフラグ信号Ｓpeとの双方をレート制御部１１へ出力する構成とする。
【００７９】
このように原画像ＧＺがインターレース画像である場合に、当該原画像ＧＺに含まれるマクロブロックＭＢとしての走査に加えて、これを分割したマクロブロックＭＢ’及びＭＢ”についても同様に走査することにより、二つのフィールド画像に跨るような高速で移動する画像構成物ＦＴが当該原画像ＧＺに含まれている場合でも、正しくマクロブロックＭＢ毎のエッジの有無を検出することができるのである。
【００８０】
以上説明したように、第２実施形態のエッジ検出処理によれば、上述した第１実施形態のエッジ検出部１の動作による効果に加えて、インターレース方式におけるフィールド画像毎にマクロブロックＭＢ’及びＭＢ”が設けられ、当該設けられたマクロブロックＭＢ’及びＭＢ”毎にエッジの有無を検出するので、動きの速い画像構成物ＦＴが原画像ＧＺに含まれている場合でも、正確にエッジの有無を検出することができる。
（IV）第３実施形態
次に、本発明に係る他の実施形態である第３実施形態について、図７を用いて説明する。なお、第３実施形態における原画像の走査以外のエッジ検出処理は第１又は第２実施形態の場合と同様であるので、細部の説明は省略する。
【００８１】
上述した第１及び第２実施形態においては、一つのマクロブロックＭＢについては二方向のみの走査線に沿って走査（図３ステップＳ２参照）したが、第３実施形態では、四方向の走査線に沿ってマクロブロックＭＢ内を走査する。
【００８２】
すなわち、図７に示すように、第３実施形態におけるマクロブロックＭＢの走査では、図４に示したマクロブロックＭＢにおける対角線方向の走査線ＳＬ１及びＳＬ２に加えて、マクロブロックＭＢにおける直交する二つの辺に平行で当該マクロブロックＭＢの中心を通る走査線ＳＬ３及びＳＬ４を設けて画素Ｇの走査を行う。
【００８３】
このように四方向に走査を行えば、第１又は第２実施形態の場合に比して、図７に示すように、二方向の走査線ＳＬ１及びＳＬ２により挟まれたマクロブロックＭＢ内に画像構成物ＦＴがある場合でも、それほど処理を増大させることなく当該画像構成物ＦＴによるエッジの存在を検出することができる。
【００８４】
以上説明したように、第３実施形態のエッジ検出処理によれば、上記した第１又は第２実施形態のエッジ検出処理の効果に加えて、矩形のマクロブロックＭＢ内の二つの対角線の方向及びその中心を通って二辺に平行な方向に走査して画素Ｇの変化を検出しエッジを検出するので、精度を高く維持しつつ簡易な処理でマクロブロックＭＢ毎のエッジの有無を検出することができる。
（Ｖ）変形形態
上述した各実施形態では、図１に示したような、動き検出に再構成画像を使用する符号化部２に対して本発明を適用する場合について説明したが、これ以外に、図８に示すように、原画像を予め記憶するメモリ２０を備え、このメモリ２０から出力される当該原画像及び入力信号Ｓin内の原画像を用いて動き検出を行い上記ベクトル信号Ｓvを生成する動き検出部９’を用いる符号化部２’を有する画像符号化装置Ｓ’に対しても、上記画像符号化装置Ｓ内の符号化部２と全く同様に本発明のエッジ検出部１を組み合わせることができる。
【００８５】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、画素ブロック内の走査線上にある画素についてのみその変化を検出し、エッジの有無を検出するので、全ての画素についてその変化を検出してエッジの有無を検出する場合に比して最低限の精度を維持しつつ簡易な処理でエッジの有無を検出できる。
【００８６】
従って、画像符号化の前処理としてのエッジの検出処理について、最低限の精度を維持しつつこれを簡素化し、符号化処理全体を高速化することができる。
【００８７】
請求項２に記載の発明によれば、請求項１に記載の発明の効果に加えて、走査線上において相隣接する画素間の輝度の変化により画素間の変化を検出するので、正確にエッジの有無を検出できる。
【００８８】
請求項３に記載の発明によれば、請求項１又は２に記載の発明の効果に加えて、矩形の画素ブロック内の二つの対角線の方向に走査して画素の変化を検出しエッジを検出するので、精度を維持しつつ簡易な処理で画素ブロック毎のエッジの有無を検出することができる。
【００８９】
請求項４に記載の発明によれば、請求項１又は２に記載の発明の効果に加えて、矩形の画素ブロック内の二つの対角線の方向及び当該画素ブロックの中心を通って各辺に平行な方向に走査して画素の変化を検出しエッジを検出するので、精度を高く維持しつつ簡易な処理で画素ブロック毎のエッジの有無を検出することができる。
【００９０】
請求項５に記載の発明によれば、請求項１から４のいずれか一項に記載の発明の効果に加えて、インターレース方式におけるフィールド画像毎に画素ブロックが設けられ、当該画素ブロック毎にエッジの有無を検出するので、動きの速い画像構成物が画像に含まれている場合でも、正確にエッジを検出することができる。
【００９１】
請求項６に記載の発明によれば、請求項１から５のいずれか一項に記載の発明の効果に加えて、エッジが含まれていると検出された一の画素ブロックの周囲にある他の前記画素ブロックの全てがエッジを含んでいると検出されたとき、当該エッジが含まれていると検出された一の画素ブロックについては、エッジが含まれている旨のエッジ検出信号に代えてエッジが含まれていない旨のエッジ検出信号を生成するので、エッジがあると判断することが不適切である画像構成物内の画素ブロックについてエッジが含まれていると検出された場合でも、その検出を取り消してエッジ検出信号を生成し、より適切にエッジの有無を検出することができる。
【００９２】
請求項７に記載の発明によれば、簡易な処理で最低限の精度を維持しつつエッジが検出されるので、より処理時間を短縮して画像を符号化することができる。
【００９３】
請求項８に記載の発明によれば、請求項７に記載の発明の効果に加えて、エッジ検出信号に基づいて画素ブロック毎に符号量を割り当てつつ画像を圧縮符号化するので、より符号化効率を向上させつつ画像を圧縮符号化することができる。
【００９４】
請求項９に記載の発明によれば、画素ブロック内の走査線上にある画素についてのみその変化を検出し、エッジの有無を検出するので、全ての画素についてその変化を検出してエッジの有無を検出する場合に比して最低限の精度を維持しつつ簡易な処理でエッジの有無を検出できる。
【００９５】
従って、画像符号化の前処理としてのエッジの検出処理について、最低限の精度を維持しつつこれを簡素化し、符号化処理全体を高速化することができる。
【図面の簡単な説明】
【図１】第１実施形態の画像符号化装置の概要構成を示すブロック図である。
【図２】エッジ検出部の細部構成を示すブロック図である。
【図３】第１実施形態のエッジ検出処理を示すフローチャートである。
【図４】第１実施形態のエッジ検出処理を示す模式図である。
【図５】第２実施形態のエッジ検出処理の原理を示す説明図である。
【図６】第２実施形態のエッジ検出処理を示す模式図である。
【図７】第３実施形態のエッジ検出処理を示す模式図である。
【図８】変形形態の画像符号化装置の概要構成を示すブロック図である。
【符号の説明】
１…エッジ検出部
２、２’…符号化部
３…加算器
４…ＤＣＴ部
５…量子化部
６…逆量子化部
７…可変長符号化部
８…逆ＤＣＴ部
９、９’…動き検出部
１０…動き補償予測部
１１…レート制御部
１５…エッジ検出回路
１６、２０…メモリ
１７…判定回路
Ｓ、Ｓ’…画像符号化装置
Ｇ…画素
ＭＢ、ＭＢ’、ＭＢ”…マクロブロック
ＳＬ１、ＳＬ１’、ＳＬ１”、ＳＬ２、ＳＬ２’、ＳＬ２”、ＳＬ３、ＳＬ４…走査線
ＧＺ…原画像
ＦＴ…画像構成物
Ｓin…入力信号
Ｓeg…エッジ検出信号
Ｓdd…再構成信号
Ｓv…ベクトル信号
Ｓe…補償信号
Ｓa…減算信号
Ｓd…変換信号
Ｓr…レート信号
Ｓq…量子化信号
Ｓiq…逆量子化信号
Ｓid…逆変換信号
Ｓdd…再構成信号
Ｓout…出力信号
Ｓpe…フラグ信号
【図１】
0003903360.tif 000003
【図２】
0003903360.tif 000004
【図３】
0003903360.tif 000005
【図４】
0003903360.tif 000006
【図５】
0003903360.tif 000007
【図６】
0003903360.tif 000008
【図７】
0003903360.tif 000009
【図８】
0003903360.tif 000010