(57)【特許請求の範囲】
【請求項１】
サービストラフィックを伝送する複数のノード装置と、選択可能に設けられる現用系および予備系伝送リソースと、任意の前記ノード装置に対してパス設定要求を与える監視制御装置とを備える伝送システムに前記サービストラフィックを伝送するための通信パスを設定する方法において、
前記監視制御装置から任意の前記ノード装置に対して与えられるパス設定要求を解釈してパス設定状態情報を生成する第１ステップと、
前記パス設定要求が与えられたノード装置における通信パスの設定に関わるハードウェアを制御するためのハードウェア制御情報を、前記パス設定状態情報に基づいて生成する第２ステップと、
この第２ステップで生成された前記ハードウェア制御情報を前記伝送リソースの選択状態に基づいて更新し、前記伝送リソースの選択状態を前記ハードウェア制御情報に反映させる第３ステップと、
この第３ステップで更新された前記ハードウェア制御情報に基づいて前記ハードウェアを制御し、選択されているリソース側に、前記パス設定要求に応じた通信パスを設定する第４ステップとを具備することを特徴とする通信パスの設定方法。
【請求項２】
サービストラフィックを伝送する複数のノード装置と、選択可能に設けられる現用系および予備系伝送リソースと、任意の前記ノード装置に対してパス設定要求を与える監視制御装置とを備える伝送システムにおいて、
前記ノード装置は、
前記監視制御装置から与えられるパス設定要求を解釈してパス設定状態情報を生成するパス設定状態情報生成手段と、
自装置における通信パスの設定に関わるハードウェアを制御するためのハードウェア制御情報を前記パス設定状態情報に基づいて生成するハードウェア制御情報生成手段と、
このハードウェア制御情報生成手段により生成された前記ハードウェア制御情報を前記伝送リソースの選択状態に基づいて更新し、前記伝送リソースの選択状態を前記ハードウェア制御情報に反映させる切替制御手段と、
この切替制御手段により更新された前記ハードウェア制御情報に基づいて前記ハードウェアを制御し、選択されているリソース側に、前記パス設定要求に応じた通信パスを設定するハードウェア制御手段とを具備することを特徴とする伝送システム。
【請求項３】
サービストラフィックを伝送する複数のノード装置と、選択可能に設けられる現用系および予備系伝送リソースと、任意の前記ノード装置に対してパス設定要求を与える監視制御装置とを備える伝送システムに設けられる前記ノード装置において、
前記監視制御装置から与えられるパス設定要求を解釈してパス設定状態情報を生成するパス設定状態情報生成手段と、
自装置における通信パスの設定に関わるハードウェアを制御するためのハードウェア制御情報を前記パス設定状態情報に基づいて生成するハードウェア制御情報生成手段と、
このハードウェア制御情報生成手段により生成された前記ハードウェア制御情報を前記伝送リソースの選択状態に基づいて更新し、前記伝送リソースの選択状態を前記ハードウェア制御情報に反映させる切替制御手段と、
この切替制御手段により更新された前記ハードウェア制御情報に基づいて前記ハードウェアを制御し、選択されているリソース側に、前記パス設定要求に応じた通信パスを設定するハードウェア制御手段とを具備することを特徴とするノード装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＳＤＨ（Synchronous Digital Hierarchy）／ＳＯＮＥＴ（Synchronous Optical Network）などの規格に準拠する伝送システムと、このシステムで用いられるノード装置ならびに通信パス設定方法に関する。
【０００２】
【従来の技術】
一般に情報伝送システムは、情報伝送を担うノード装置と、システムに対してＯＡＭ（Operations，Administration and Maintenance）サービスを提供する監視制御装置とを備える。この種のシステムは、ＳＤＨ／ＳＯＮＥＴアーキテクチャのもとで構成されることが多い。
【０００３】
この種のシステムでは、情報伝送路や装置内部構成に現用系と予備系とからなる冗長化構成が採られ、耐障害性能の向上が図られる。伝送路障害などの切替要因が生じると、サービストラフィックを伝送するパスの経路が各ノード装置の自律分散制御により予備系側に切り替えられ、これによりサービストラフィックが障害から救済される。また装置内障害においても、障害箇所を避けてサービストラフィックを迂回させることができるようになっている。この種のプロテクション機能はＡＰＳ（Automatic Protection Switching）と称して知られており、比較的ノード装置寄りの機能として位置づけられる。
【０００４】
一方、監視制御装置の重要な機能として、ネットワーク内にパスを設定する機能がある。オペレータによるパス設定操作が実行されると、監視制御装置は対象となるノード装置にパス設定要求メッセージを送出する。これを受けたノード装置は、それぞれ複数有る低速側チャネルと高速側チャネルとの接続関係を一意に設定し、これにより任意のノードを結ぶパスが設定される。
【０００５】
ところで、従来の伝送システムにおいて、プロテクション機能とパス設定機能とは比較的独立した位置付けにある。つまり、それぞれの機能は、互いに他の機能の存在を意識すること無く動作する。このことから両機能間には不整合があり、以下に示すような不具合を生じることが知られている。
【０００６】
例えば、現用系パスをクリエイトするには、低速側の任意の現用系チャネルと高速側の任意の現用系チャネルとがパス設定の際にオペレータにより指定される。そうすると、制御対象となるノード装置におけるプロテクション機能がどのような状態であるかに拘わらず、現用系にパスを設定する旨のメッセージがノード装置に投入される。このとき、プロテクション機能が現用系パスを予備系に迂回させる状態になっているとミスマッチを生じるため、意図するパスが設定されないなどの虞が有る。
【０００７】
従来のシステムではこのような事態を避けるため、プロテクション機能の起動時にはパス設定処理を行なえないようにするか、あるいはプロテクション機能をロックアウトした状態でしかパスを設定できないようになっている。いずれの事柄もネットワークの運用を制限するため、このような制限を取り除いて運用面での自由度を大きくすることが望ましい。
【０００８】
また、従来のシステムにおいてパス設定のためプロテクション機能をロックアウトすると、その間に発生した障害からサービストラフィックを救済できないことになる。このことはより深刻であり、特に基幹網に適用されるシステムにあっては重大な不具合となる。さらに、プロテクション機能をロックアウトするためのコマンドをオペレータがマニュアルで投入する必要があるために、オペレータの手間が煩雑であるという不具合もある。
【０００９】
【発明が解決しようとする課題】
以上述べたように従来の伝送システムにおいては、パス設定機能とプロテクション機能とがそれぞれ独立した位置付けにあり、いわば両機能を整合させて動作させるための手段が無い。このことからネットワークの運用が制限され、ユーザにとり不便な点がある。またパスクリエイト時にはプロテクション機能をロックアウトすることが必要であり、このためトラフィックに悪影響が及ぼされる虞があり、さらにオペレータの手間が煩雑であるという不具合が有る。
【００１０】
本発明は上記事情によりなされたもので、その目的は、パス設定機能とプロテクション機能とを互いの整合を保って動作させることを可能とし、これによりネットワーク運用面での便宜の向上を図った伝送システムとそのノード装置および通信パス設定方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために本発明は、サービストラフィックを伝送する複数のノード装置と、選択可能に設けられる現用系および予備系伝送リソースと、任意の前記ノード装置に対してパス設定要求を与える監視制御装置とを備える伝送システムに前記サービストラフィックを伝送するための通信パスを設定する方法において、前記監視制御装置から任意の前記ノード装置に対して与えられるパス設定要求を解釈してパス設定状態情報を生成する第１ステップと、前記パス設定要求が与えられたノード装置における通信パスの設定に関わるハードウェアを制御するためのハードウェア制御情報を、前記パス設定状態情報に基づいて生成する第２ステップと、この第２ステップで生成された前記ハードウェア制御情報を前記伝送リソースの選択状態に基づいて更新し、前記伝送リソースの選択状態を前記ハードウェア制御情報に反映させる第３ステップと、この第３ステップで更新された前記ハードウェア制御情報に基づいて前記ハードウェアを制御し、選択されているリソース側に、前記パス設定要求に応じた通信パスを設定する第４ステップとを具備することを特徴とする。
【００１３】
このような手段を講じたことにより、ノード装置におけるプロテクション機能が現用系または予備系のいずれを選択しているかが認識され、その結果に応じて、現時点で選択されている状態の系側を通過するように通信パスが設定される。従ってパス設定機能とプロテクション機能とを互いの整合を保って動作させることができ、これによりネットワーク運用面での便宜を向上させることが可能になる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明に係わるノード装置が設置されるディジタル信号伝送システムの実施の形態を示すシステム構成図である。本実施形態においてはＳＤＨに準拠する同期伝送システムを想定する。
【００１５】
このシステムは複数のノード装置（Ｎｏｄｅ：以下ノードと称する）＃Ａ〜＃Ｇと、これらのノードをリング状に接続するサービスラインＳＬとプロテクションラインＰＬとを備える。プロテクションラインＰＬは、サービスラインＳＬの予備系である。各ノード＃Ａ〜＃Ｇには、例えば交換機や端局装置などの低次群装置１０が低次群ラインＺを介して接続される。
【００１６】
低次群装置１０と各ノード＃Ａ〜＃Ｇとの間で授受される低次群信号は、例えばＳＤＨにおけるＳＴＭ（Synchronous Transport Module）−１，ＳＴＭ−４，ＳＴＭ−１６、あるいはＳＴＭ−６４レベルである。この低次群信号は各ノード＃Ａ〜＃Ｇにおいて多重化され、ＳＴＭ−６４などの高次群信号としてサービスラインＳＬおよびプロテクションラインＰＬに送出される。なお、各ノード＃Ａ〜＃Ｇにおける高次群信号の送出方向には時計回り（Clockwise：ＣＷ）方向と反時計回り方向（Counter Clockwise：ＣＣＷ）との２通りがある。ここでは便宜上、ノード＃ＡにおけるＣＷ方向をＥＡＳＴ側、ＣＣＷ方向をＷＥＳＴ側と称する。
【００１７】
各ノード＃Ａ〜＃Ｇには、ネットワーク全体の監視処理、および制御処理を担う監視制御装置２０が接続される。なおシステム設計のニーズに応じて、監視制御装置２０の数は任意である。例えば、一つの監視制御装置２０によりシステム全体を統括的に監視・制御するようにしても良い。
【００１８】
またこのシステムは、サービストラフィックの伝送に係わる障害がサービスラインＳＬに生じた場合に、プロテクションラインＰＬ側の伝送リソースを利用して、当該障害からサービストラフィックを救済する機能を備える。この機能は、ＳＤＨにおいてはＡＰＳ（Automatic Protection Switching）と称され、ノード＃Ａ〜＃Ｇの自律的分散制御により実現される。ＡＰＳの方式には、ＢＬＳＲ（Bi-directional Line Switched Ring）などがある。
【００１９】
ノード＃Ａ〜＃Ｇ間には、要求に応じた数の通信パス（以下パスと称する）が任意に設定される。パスは、サービスラインＳＬおよびプロテクションラインＰＬに多重されるタイムスロットに対応するもので、監視制御装置２０から任意のノードに与えられるパス設定要求に応じて生成される。システムに障害が生じていない場合には、空きとなるプロテクションラインＰＬ側のリソースにパートタイムトラフィックを伝送するためのパスが設定されることもある。
【００２０】
図２は、図１に示されるノード＃Ａの主要部構成を示すブロック図である。なおノード＃Ｂ〜＃Ｇも同様の構成である。ノード＃Ａは、サービス系タイムスロット交換部（ＴＳＡ（SRV））３１と、プロテクション系タイムスロット交換部（ＴＳＡ（PRT））３２とを備える。タイムスロット交換部３１、３２は、互いに他方の冗長系である。
【００２１】
ＴＳＡ（SRV）３１、および、ＴＳＡ（PRT）３２は、いずれもサービス系ラインインタフェース部（ＨＳ Ｉ／Ｆ（SRV））１１，１２と、プロテクション系ラインインタフェース部（ＨＳ Ｉ／Ｆ（PRT））１４，１３とに接続される。
【００２２】
ＨＳ Ｉ／Ｆ（SRV）１２は、Ｗｅｓｔ側サービスラインＳＬに接続される。ＨＳ Ｉ／Ｆ（SRV）１１は、Ｅａｓｔ側サービスラインＳＬに接続される。ＨＳ Ｉ／Ｆ（PRT）１４は、Ｗｅｓｔ側プロテクションラインＰＬに接続される。ＨＳ Ｉ／Ｆ（PRT）１３は、Ｅａｓｔ側プロテクションラインＰＬに接続される。
【００２３】
ＨＳ Ｉ／Ｆ（SRV）１１，１２、およびＨＳ Ｉ／Ｆ（PRT）１３，１４のいずれも、リモートセクション（R-Section）の終端処理と、端局セクション（M-Section）終端の終端処理とを実施する。ＨＳ Ｉ／Ｆ（PRT）１３はＨＳ Ｉ／Ｆ（SRV）１１の予備系である。またＨＳ Ｉ／Ｆ（PRT）１４はＨＳ Ｉ／Ｆ（SRV）１２の予備系である。
【００２４】
ノードＡ＃は、低次群装置１０に至るチャネル数ｎに応じた数の、低速インタフェース部（ＬＳ Ｉ／Ｆ）２１〜２ｎを備える。ＬＳ Ｉ／Ｆ２１〜２ｎは、いずれもＴＳＡ（SRV）３１、および、ＴＳＡ（PRT）３２に接続される。低次群信号は、低次群装置１０との間で、ＬＳ Ｉ／Ｆ２１〜２ｎを介して授受される。
【００２５】
低速インタフェース部ＬＳ Ｉ／Ｆ２１〜２ｎは、主信号現用系インタフェース部（Ｉ／Ｆ（SRV））６１と、主信号予備系インタフェース部（Ｉ／Ｆ（PRT））６２と、パートタイムトラフィックインタフェース部（Ｉ／Ｆ （P/T））６３とを備える。Ｉ／Ｆ（SRV）６１は、サービス回線２０１に接続される。Ｉ／Ｆ（PRT）６２は、サービス回線２０２に接続される。Ｉ／Ｆ （P/T）６３は、パートタイム回線２０３に接続される。
【００２６】
サービス回線２０１，２０２はサービストラフィックを伝送する。パートタイム回線２０３は、パートタイムトラフィックを伝送する。いずれの回線も、それぞれの回線を収容する低次群装置１０に接続される。
【００２７】
Ｉ／Ｆ（SRV）６１とＩ／Ｆ（PRT）６２とは、サービス系スイッチ部（ＰＳＷ（SRV））５１を介してＴＳＡ（SRV）３１に接続される。またＩ／Ｆ（SRV）６１、Ｉ／Ｆ（PRT）６２、および、Ｉ／Ｆ （P/T）６３は、プロテクション系スイッチ部（ＰＳＷ（PRT））５２を介してＴＳＡ（PRT）３２に接続される。Ｉ／Ｆ（PRT）６２はＩ／Ｆ（SRV）６１の予備系である。
【００２８】
なお、ＴＳＡ（SRV）３１、ＴＳＡ（PRT）３２、ＨＳ Ｉ／Ｆ（SRV）１１，１２、ＨＳ Ｉ／Ｆ（PRT）１３，１４、Ｉ／Ｆ（SRV）６１、Ｉ／Ｆ（PRT）６２、および、Ｉ／Ｆ （P/T）６３は、いずれもハードウェア基板上に実装される。これらの基板は故障などの際に取り換えられるように設けられる。また各基板は、それぞれ自己の動作を制御するための動作情報などを記憶するゲートアレイなどの内部メモリ（図示せず）を備える。
【００２９】
ノード＃Ａは、記憶部５記憶される各種の制御プログラムに基づき、図示しないＣＰＵ（Central Processing Unit）などを備える制御部４の制御のもとで動作する。
【００３０】
ところで、制御部４は、パス設定部４ａと、ＬＳ切替部４ｂと、装置内切替部４ｃと、ＨＳ切替部４ｄと、基板制御部４ｅとを備える。これらの制御機能は、例えば上記ＣＰＵのソフトウェア処理により実現される。
【００３１】
パス設定部４ａは、図１の監視制御装置２０からパス設定要求が与えられた場合にその内容を解釈し、パス設定状態情報５ａを生成して記憶部５に記憶させる。またパス設定部４ａは、伝送システム内に通信パスを設定するに際して各基板を制御するための基板制御情報５ｂをパス設定状態情報５ａに基づいて生成し、記憶部５に記憶させる。
【００３２】
ＬＳ切替部４ｂは、障害などの切替要因の発生に応じてＩ／Ｆ（SRV）６１またはＩ／Ｆ（PRT）６２のいずれかを選択し、サービストラフィックの伝送経路を選択したインタフェース基板側に切り替える。またＬＳ切替部４ｂは、インタフェース基板の選択状態に基づいて基板制御情報５ｂの内容を更新する。
【００３３】
装置内切替部４ｃは、切替要因の発生に応じてＴＳＡ（SRV）３１またはＴＳＡ（PRT）３２のいずれかを選択し、サービストラフィックの伝送経路を選択したＴＳＡ基板側に切り替える。また装置内切替部４ｃは、ＴＳＡ基板の選択状態に基づいて基板制御情報５ｂの内容を更新する。
【００３４】
ＨＳ切替部４ｄは、切替要因の発生に応じてＨＳ Ｉ／Ｆ（SRV）１１，１２、またはＨＳ Ｉ／Ｆ（PRT）１３，１４のいずれかを選択し、サービストラフィックの伝送経路を選択したインタフェース基板側に切り替える。またＨＳ切替部４ｄは、インタフェース基板の選択状態に基づいて基板制御情報５ｂの内容を更新する。
【００３５】
基板制御部４ｅは、ＴＳＡ（SRV）３１、ＴＳＡ（PRT）３２、ＨＳ Ｉ／Ｆ（SRV）１１，１２、ＨＳ Ｉ／Ｆ（PRT）１３，１４、Ｉ／Ｆ（SRV）６１、Ｉ／Ｆ（PRT）６２、および、Ｉ／Ｆ （P/T）６３が備える内部メモリに、更新された基板制御情報５ｂを書き込み、各基板のパス設定に係わる動作を制御する。
【００３６】
図３は、図２に示されるノード＃Ａ〜＃Ｇにおける各オブジェクトの関係を示すモデル図である。このように、パス設定状態情報５ａおよび基板制御情報５ｂはまずパス設定部４ａにより生成される。そして、パス設定状態情報５ａを参照してＬＳ切替部４ｂ、装置内切替部４ｃ、および、ＨＳ切替部４ｄにより基板制御情報５ｂが更新される。更新された基板制御情報５ｂはその都度基板制御部４ｅに通知される。基板制御部４ｅは、基板制御情報５ｂを主信号系基板すなわちＴＳＡ（SRV）３１、ＴＳＡ（PRT）３２、ＨＳ Ｉ／Ｆ（SRV）１１，１２、ＨＳＩ／Ｆ（PRT）１３，１４、Ｉ／Ｆ（SRV）６１、Ｉ／Ｆ（PRT）６２、および、Ｉ／Ｆ （P/T）６３がそれぞれ実装される各基板に書き込む。
【００３７】
図４は、パス設定状態情報５ａの一例を示す図である。パス設定状態情報５ａは、複数存在する論理チャネルごとにパス設定の有無を対応付けたものである。パス設定が有る論理チャネルには、接続先の論理チャネルが対応付けられる。例えば論理チャネル（ＨＳ Ｗｅｓｔ Timeslot１：高速側Ｗｅｓｔのタイムスロット１）にはパス設定が有り、その接続先論理チャネルは（ＨＳ Ｅａｓｔ Timeslot１）である。
【００３８】
図５は、基板制御情報５ｂの一例を示す図である。基板制御情報５ｂはよりハードウェアに近い位置付けの情報であり、対象となる内部ブロックごとに、属する基板の一覧が基板設定対象として対応付けられる。さらに、、各基板設定対象ごとにその設定値が対応付けられる。例えばサービス系タイムスロット交換部（ＴＳＡ ＳＲＶ）ブロックのマトリクススイッチ（Matrix） ＳＷ１には、０ｘ０１なる値が設定されている。
【００３９】
図６は、上記構成におけるパス設定手順を示すフローチャートである。監視制御装置２０から、低次群チャネルと接続先の高次群チャネルとを指定したパス設定要求が与えられると、パス設定手段４ａによりパス設定情報５ａが生成され（ステップＳ１）、次いで基板制御情報５ｂが生成される（ステップＳ２）。
【００４０】
次に、基板制御情報５ｂに切替制御情報が反映されることにより、基板制御情報５ｂが更新される（ステップＳ３）。切替制御情報とは、ＴＳＡ（SRV）３１、ＴＳＡ（PRT）３２、ＨＳ Ｉ／Ｆ（SRV）１１，１２、ＨＳ Ｉ／Ｆ（PRT）１３，１４、Ｉ／Ｆ（SRV）６１、Ｉ／Ｆ（PRT）６２、および、Ｉ／Ｆ （P/T）６３が実装される各基板において、ＡＰＳにより現用系または予備系のいずれが選択されているかを示す情報である。そして、更新された基板制御情報５ｂが、基板制御部４ｅにより各基板の内部メモリに書き込まれる（ステップＳ４）。
【００４１】
図７は、図６のフローチャートのステップＳ３における詳細な手順を示すフローチャートである。ステップＳ３１において、ＨＳ Ｉ／Ｆ（SRV）１１，１２とＨＳ Ｉ／Ｆ（PRT）１３，１４間のＡＰＳによる冗長切替えが発生している場合、ＨＳ切替部４ｄはパス設定状態情報情報５ａを参照し（ステップＳａ）、基板制御情報５ｂを更新したのち基板制御部４ｅに通知する（ステップＳｂ）。ＨＳ冗長切替えが発生していない場合には基板制御情報５ｂは更新されず、基板制御部４ｅへの通知のみが行われる。
【００４２】
次のステップＳ３２において、ＴＳＡ（SRV）３１とＴＳＡ（PRT）３２間のＡＰＳによる冗長切替えが発生している場合、装置内切替部４ｃはパス設定状態情報情報５ａを参照し（ステップＳｃ）、基板制御情報５ｂを更新したのち基板制御部４ｅに通知する（ステップＳｄ）。装置内冗長切替えが発生していない場合には基板制御情報５ｂは更新されず、基板制御部４ｅへの通知のみが行われる。
【００４３】
図８は、装置内切替部４ｃにより基板制御情報５ｂが更新される様子を示す図である。ＴＳＡブロックに冗長切り替えが発生していると装置内切替部４ｃはその旨を認識し、基板制御情報５ｂにおける設定値を新たな値に上書きする。このような処理により基板制御情報５ｂが更新される。
【００４４】
次のステップＳ３３において、Ｉ／Ｆ（SRV）６１、Ｉ／Ｆ（PRT）６２、および、Ｉ／Ｆ （P/T）６３間のＡＰＳによる冗長切替えが発生している場合、ＬＳ切替部４ｂはパス設定状態情報情報５ａを参照し（ステップＳｅ）、基板制御情報５ｂを更新したのち基板制御部４ｅに通知する（ステップＳｆ）。ＬＳ冗長切替えが発生していない場合には基板制御情報５ｂは更新されず、基板制御部４ｅへの通知のみが行われる。なお以上の手順においてステップＳ３１〜ステップＳ３３の順序は任意であり、変更することができる。
【００４５】
図９は、図２に示されるノード＃Ａ〜＃Ｇにおいて冗長切り替えが発生していない状態を示す模式図である。すなわちＡＰＳが起動していない状態であり、この状態をノーマル（Normal）状態と称することもある。同図には、ＷＥＳＴ側のサービスラインＳＬとサービス側（SRV）低次群ラインＺとの間の任意のタイムスロットに設定されたパスが太い矢印で示される。このパスは、装置内においてＨＳ Ｉ／Ｆ（SRV）１２、ＴＳＡ（SRV）３１、および、Ｉ／Ｆ（SRV）６１を経由する。
【００４６】
図１０は、図９の状態からＨＳブロック７０に冗長切り替えが発生した状態を示す模式図である。ＨＳ Ｉ／Ｆ（SRV）１２に障害が生じると、ＡＰＳによりＨＳ冗長切替えが起動する。これにより上記パスの経路は、装置内部においてＨＳＩ／Ｆ（SRV）１２からＨＳ Ｉ／Ｆ（PRT）１４側に切り替えられる。
【００４７】
図１１は、図９の状態からＴＳＡブロック８０に冗長切り替えが発生した状態を示す模式図である。ＴＳＡ（SRV）３１に障害が生じると、ＡＰＳにより装置内冗長切替えが起動する。これにより上記パスの経路は、装置内部においてＴＳＡ（SRV）３１からＴＳＡ（PRT）３２側に切り替えられる。
【００４８】
図１２は、図９の状態からＬＳブロック９０に冗長切り替えが発生した状態を示す模式図である。Ｉ／Ｆ（SRV）６１に障害が生じると、ＡＰＳによりＬＳ冗長切替えが起動する。これにより上記パスの経路は、装置内部においてＩ／Ｆ（SRV）６１からＩ／Ｆ（PRT）６２側に切り替えられる。
【００４９】
以上説明したように本実施形態では、監視制御装置２０からパス設定要求を受信した場合に、ノード装置のパス設定部４ａによりパス設定要求の内容を解釈してパス設定状態情報５ａを生成し、これをもとに基板制御情報５ｂを生成する。またノード装置のＬＳ切替部４ｂ、装置内切替部４ｃ、およびＨＳ切替部４ｄにより、それぞれＬＳブロック９０、ＴＳＡブロック８０、ＨＳブロック７０において冗長切替えが発生しているか否かを認識し、冗長切替えが発生している場合には、対応するブロックに係わる基板制御情報５ｂを更新する。そして、更新された基板制御情報５ｂを主信号系基板の内部メモリに書き込むようにしている。
【００５０】
このようにすることで、パス設定に関わるハードウェアを制御するための基板制御情報５ｂが、ノードの装置内部における冗長切替えの発生の有無に応じて更新されるため、パス設定に際して冗長切替えの状態が反映されることになる。従って、パス設定機能と、冗長切替え機能すなわちプロテクション機能とを、整合を保って動作させることが可能になる。これによりＡＰＳが起動している状態でパスを設定することができるようになるので、運用上の制限事項を取り払い、利便性を大きく向上させることが可能になる。しかも本実施形態によれば、パス設定作業に際してＡＰＳをロックアウトする必要が無くなるので、面倒なシーケンス処理が不要となり、ユーザ、マシン、およびネットワークの負荷を軽減することが可能になる。
【００５１】
また本実施形態によれば、ノード側においてパス設定要求メッセージの内容が解釈され、両機能を整合させるための処理がノード装置側で完結するかたちで実施される。よって監視制御装置から送出されるパス設定要求に特別な情報を新たに付加する必要がない。すなわち、従来のシステムと同様、監視制御装置２０はサービス系の高速チャネルと低速チャネルとを指定する形でのメッセージを送出すれば良い。これにより従来のシステムに変更を加える余地が少なくて済み、コスト的にも有利となる。
【００５２】
これらのことから、パス設定機能とプロテクション機能とを互いの整合を保って動作させることを可能とし、これによりネットワーク運用面での便宜の向上を図った伝送システムとそのノード装置および通信パス設定方法を提供することが可能となる。
【００５３】
なお、本発明は上記実施の形態に限定されるものではない。例えば本実施形態では複数のノードがリング状に接続されるリングネットワークを想定したが、このほかにも、例えば複数のノードが一連鎖状に接続されるリニアネットワークや、メッシュ状のネットワークなどにも本発明を適用することができる。このほか、本発明の要旨を逸脱しない範囲で種々の変形実施を行うことができる。
【００５４】
【発明の効果】
以上詳述したように本発明によれば、パス設定機能とプロテクション機能とを互いの整合を保って動作させることが可能となり、これによりネットワーク運用面での便宜の向上を図った伝送システムとそのノード装置および通信パス設定方法を提供することができる。
【図面の簡単な説明】
【図１】  本発明に係わるノード装置が設置されるディジタル信号伝送システムの実施の形態を示すシステム構成図。
【図２】  図１に示されるノード＃Ａ〜＃Ｇの主要部構成を示す機能ブロック図。
【図３】  図２に示されるノード＃Ａ〜＃Ｇにおける各オブジェクトの関係を示すモデル図。
【図４】  図２の記憶部５に記憶されるパス設定状態情報５ａの一例を示す図。
【図５】  図２の記憶部５に記憶される基板制御情報５ｂの一例を示す図。
【図６】  図２に示されるノード装置＃Ａ〜＃Ｇにおけるパス設定手順を示すフローチャート。
【図７】  図６のフローチャートのステップＳ３における詳細な手順を示すフローチャート。
【図８】  装置内切替部４ｃにより基板制御情報５ｂが更新される様子を示す図。
【図９】  図２に示されるノード＃Ａ〜＃Ｇにおいて冗長切り替えが発生していない状態を示す模式図。
【図１０】  図９の状態からＨＳブロックに冗長切り替えが発生した状態を示す模式図。
【図１１】  図９の状態からＴＳＡブロックに冗長切り替えが発生した状態を示す模式図。
【図１２】  図９の状態からＬＳブロックに冗長切り替えが発生した状態を示す模式図。
【符号の説明】
ＳＬ…サービスライン
ＰＬ…プロテクションライン
Ｚ…低次群ライン
４…制御部
４ａ…パス設定部
４ｂ…ＬＳ切替部
４ｃ…装置内切替部
４ｄ…ＨＳ切替部
４ｅ…基板制御部
５…記憶部
５ａ…パス設定状態情報
５ｂ…基板制御情報
１０…低次群装置
１１，１２…サービス系ラインインタフェース部（ＨＳ Ｉ／Ｆ（SRV））
１４，１３…プロテクション系ラインインタフェース部（ＨＳ Ｉ／Ｆ（PRT））
２０…監視制御装置
２１〜２ｎ…低速インタフェース部（ＬＳ Ｉ／Ｆ）
３１…サービス系タイムスロット交換部（ＴＳＡ（SRV））
３２…プロテクション系タイムスロット交換部（ＴＳＡ（PRT））
５１…サービス系スイッチ部
５２…プロテクション系スイッチ部
６１…主信号現用系インタフェース部（Ｉ／Ｆ（SRV））
６２…主信号予備系インタフェース部（Ｉ／Ｆ（PRT））
６３…パートタイムトラフィックインタフェース部（Ｉ／Ｆ（P/T））
７０…ＨＳブロック
８０…ＴＳＡブロック
９０…ＬＳブロック
２０１，２０２…サービス回線
２０３…パートタイム回線
【図１】
0003947081.tif 000002
【図２】
0003947081.tif 000003
【図３】
0003947081.tif 000004
【図４】
0003947081.tif 000005
【図５】
0003947081.tif 000006
【図６】
0003947081.tif 000007
【図７】
0003947081.tif 000008
【図８】
0003947081.tif 000009
【図９】
0003947081.tif 000010
【図１０】
0003947081.tif 000011
【図１１】
0003947081.tif 000012
【図１２】
0003947081.tif 000013