(57)【特許請求の範囲】
【請求項１】
少なくとも一方の主面が絶縁性を有するシリコン基板と、
前記一方の主面に形成され、直列接続された少なくとも２つの磁気抵抗素子であって、各磁気抵抗素子が１又は複数直列の磁気トンネル接合素子からなるものと、
前記２つの磁気抵抗素子のうちの１つの磁気抵抗素子をパッシベーション用の絶縁膜を介して覆うように形成された磁気シールド層であって、ニッケル含有率が６９％以下であるニッケル−鉄合金からなるものと
を備えた磁気センサ。
【請求項２】
前記絶縁膜の上に熱応力緩和用の有機膜を介して前記磁気シールド層を形成した請求項１記載の磁気センサ。
【請求項３】
前記磁気シールド層は、側壁の下部に沿ってえぐれのない形状を有する請求項１又は２記載の磁気センサ。
【請求項４】
少なくとも一方の主面が絶縁性を有する基板を用意する工程と、
前記一方の主面に少なくとも２つの磁気抵抗素子を直列接続状態となるように形成する工程であって、各磁気抵抗素子としては、１又は複数直列の磁気トンネル接合素子を形成するものと、
前記２つの磁気抵抗素子を覆ってパッシベーション用の絶縁膜を形成する工程と、
前記絶縁膜を介して前記２つの磁気抵抗素子を覆うように熱応力緩和用の有機膜を形成する工程と、
前記２つの磁気抵抗素子の直列路の一端及び他端の第１及び第２の電気端子と前記２つの磁気抵抗素子の相互接続部の第３の電気端子とにそれぞれ対応する３つの接続孔を前記有機膜に形成する工程と、
前記３つの接続孔を形成した後、熱処理により前記有機膜を硬化させる工程と、
前記２つの磁気抵抗素子のうちの１つの磁気抵抗素子を前記熱処理で硬化した有機膜を介して覆うように磁気シールド層を形成する工程と、
前記磁気シールド層を形成した後、前記有機膜をマスクとする選択的除去処理により前記第１〜第３の電気端子にそれぞれ対応して前記有機膜の３つの接続孔に連続する３つの接続孔を前記絶縁膜に形成する工程と、
前記２つの磁気抵抗素子と、前記絶縁膜と、前記有機膜と、前記磁気シールド層とを前記基板の一方の主面側に形成した状態で熱処理により前記基板の他方の主面を加熱接着層を介して支持部材に固着する工程と
を含む磁気センサの製法。
【請求項５】
前記有機膜を形成する工程では、前記有機膜として、ポリイミド膜、レジスト膜及びベンゾシクロブテン膜のうちの１種類の膜を形成し、前記有機膜を硬化させる工程では、前記１種類の膜を３００℃より低温の熱処理により硬化させる請求項４記載の磁気センサの製法。
【請求項６】
前記磁気シールド層を形成した後、前記有機膜及び前記磁気シールド層を覆って他の有機膜を形成する工程と、前記第１〜第３の電気端子にそれぞれ対応して前記有機膜の３つの接続孔に連続する３つの接続孔を前記他の有機膜に形成する工程と、前記他の有機膜の３つの接続孔を形成した後、熱処理により前記他の有機膜を硬化させる工程とを更に含み、前記絶縁膜の３つの接続孔を形成する工程では、前記有機膜及び前記他の有機膜をマスクとして前記選択的除去処理を行ない、前記基板の他方の主面を前記加熱接着層を介して前記支持部材に固着する工程では、前記２つの磁気抵抗素子と、前記絶縁膜と、前記有機膜と、前記磁気シールド層と、前記他の有機膜とを前記基板の一方の主面側に形成した状態で固着のための熱処理を行なう請求項４記載の磁気センサの製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、磁気抵抗素子として磁気トンネル接合素子を用いた磁気センサ及びその製法に関するものである。
【０００２】
【従来の技術】
従来、この種の磁気センサとしては、図１（Ｂ）に示すように基板１０上に２つの磁気抵抗素子Ｒ１，Ｒ２を直列接続状態となるように形成すると共に各磁気抵抗素子を１又は複数直列の磁気トンネル接合素子（以下、磁気トンネル接合素子を「ＴＭＲ素子」と略記する）で構成し、いずれか一方の磁気抵抗素子（例えばＲ２）に磁気シールドを施したものが提案されている。
【０００３】
このような磁気センサによれば、磁気抵抗素子Ｒ１，Ｒ２の温度特性を実質的に同一とすることができる。このため、磁気抵抗素子Ｒ１，Ｒ２の直列路の一端及び他端の電気端子Ｐａ，Ｐｂ間に所定の電圧を印加し且つ基板１０の平面内に外部磁界を印加しない状態では、磁気抵抗素子Ｒ２（又はＲ１）の両端の電気端子Ｐｃ，Ｐｂ（又はＰａ，Ｐｃ）間に、温度によらず一定の出力電圧（例えばＰａ−Ｐｂ間の電圧をＶｉｎとすればＶｉｎ／２の出力電圧）が得られる。
【０００４】
また、基板１０の平面内に外部磁界を印加すると、磁気抵抗素子Ｒ１の電気抵抗が磁界の向きと強さに応じて変化するので、Ｐｃ−Ｐｂ（又はＰａ−Ｐｃ）間の出力電圧は、抵抗変化に対応して変化する。磁気抵抗素子Ｒ１，Ｒ２を構成するＴＭＲ素子は、外部磁界を印加した状態で環境温度が変化したときの抵抗変化量が少ない。従って、図１（Ｂ）の磁気センサでは、良好な温度特性が得られる。
【０００５】
【発明が解決しようとする課題】
本願の発明者は、上記した従来技術を応用した磁気センサとして、次のような磁気センサを製作した。すなわち、基板１０として、シリコン基板の表面にシリコン酸化膜を形成して絶縁性を持たせたものを用意し、この基板上に磁気抵抗素子Ｒ１，Ｒ２を形成した。各磁気抵抗素子は、複数直列のＴＭＲ素子からなるものとし、素子Ｒ１，Ｒ２を直列接続し且つＴＭＲ素子を直列接続するように配線を形成した。ＣＶＤ（ケミカル・ベーパー・デポジション）法により基板１０上に素子Ｒ１，Ｒ２を覆ってシリコン酸化膜を形成した後、このシリコン酸化膜を介して素子Ｒ２を覆うようにＮｉ−Ｆｅ合金製の磁気シールド層４２を選択メッキ処理により形成した。素子Ｒ１，Ｒ２、磁気シールド層４２等を含む磁気センサチップ１０をウエハから分離した後、熱処理によりチップ１０をＡｇペースト層を介してＣｕ製のリードフレームに固着した。
【０００６】
発明者の研究によれば、チップ１０をリードフレームに固着する際に、温度が熱処理温度から室温に戻る過程でチップ１０において磁気シールド層４２の配置個所にクラックが発生することが判明した。
【０００７】
この発明の目的は、このようなクラックの発生を防止することができる新規な磁気センサ及びその製法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明に係る磁気センサは、
少なくとも一方の主面が絶縁性を有するシリコン基板と、
前記一方の主面に形成され、直列接続された少なくとも２つの磁気抵抗素子であって、各磁気抵抗素子が１又は複数直列の磁気トンネル接合素子からなるものと、
前記２つの磁気抵抗素子のうちの１つの磁気抵抗素子をパッシベーション用の絶縁膜を介して覆うように形成された磁気シールド層であって、ニッケル含有率が６９％以下であるニッケル−鉄合金からなるものと
を備えたものである。
【００１２】
この発明の磁気センサによれば、図２５に関して後述するように磁気シールド層を構成するＮｉ−Ｆｅ合金の熱膨張係数が小さいため、加熱接着層を介してシリコン基板を支持部材に固着する際にシリコン基板に発生する熱応力が低減され、シリコン基板におけるクラック発生を防止することができる。
【００１３】
この発明の磁気センサにあっては、パッシベーション用の絶縁膜の上に熱応力緩和用の有機膜を介して磁気シールド層を形成してもよい。このようにすると、クラック発生防止効果が一層向上する。また、この発明の磁気センサにあっては、磁気シールド層として、側壁下部に沿ってえぐれのない形状を有するものを用いてもよい。このようにすると、クラック発生防止効果が一層向上する。
【００１６】
この発明に係る磁気センサの製法は、
少なくとも一方の主面が絶縁性を有する基板を用意する工程と、
前記一方の主面に少なくとも２つの磁気抵抗素子を直列接続状態となるように形成する工程であって、各磁気抵抗素子としては、１又は複数直列の磁気トンネル接合素子を形成するものと、
前記２つの磁気抵抗素子を覆ってパッシベーション用の絶縁膜を形成する工程と、
前記絶縁膜を介して前記２つの磁気抵抗素子を覆うように熱応力緩和用の有機膜を形成する工程と、
前記２つの磁気抵抗素子の直列路の一端及び他端の第１及び第２の電気端子と前記２つの磁気抵抗素子の相互接続部の第３の電気端子とにそれぞれ対応する３つの接続孔を前記有機膜に形成する工程と、
前記３つの接続孔を形成した後、熱処理により前記有機膜を硬化させる工程と、
前記２つの磁気抵抗素子のうちの１つの磁気抵抗素子を前記熱処理で硬化した有機膜を介して覆うように磁気シールド層を形成する工程と、
前記磁気シールド層を形成した後、前記有機膜をマスクとする選択的除去処理により前記第１〜第３の電気端子にそれぞれ対応して前記有機膜の３つの接続孔に連続する３つの接続孔を前記絶縁膜に形成する工程と、
前記２つの磁気抵抗素子と、前記絶縁膜と、前記有機膜と、前記磁気シールド層とを前記基板の一方の主面側に形成した状態で熱処理により前記基板の他方の主面を加熱接着層を介して支持部材に固着する工程と
を含むものである。
【００１７】
この発明の磁気センサの製法によれば、基板を支持部材に固着する際には、磁気シールド層の下に形成した有機膜が熱応力を緩和するように作用するので、基板において磁気シールド層の配置個所にクラックが発生するのを防止することができる。また、有機膜を硬化させる前に有機膜に接続孔を形成するので、例えばレジスト現像液等により簡単に接続孔を形成可能である。その上、磁気シールド層を形成した後、絶縁膜に接続孔を形成するので、２つの磁気抵抗素子が有機膜及び磁気シールド層の形成工程において絶縁膜により保護される。従って、製造歩留りが向上する。この発明の磁気センサの製法において、有機膜を形成する工程では、有機膜として、ポリイミド膜、レジスト膜及びベンゾシクロブテン膜のうちの１種類の膜を形成するのが望ましい。この１種類の膜は、有機膜を硬化させる工程において、３００℃より低温の熱処理で硬化させることができる。このため、ＴＭＲ素子の特性劣化を抑制することができ、製造歩留りが向上する。
【００１８】
この発明の磁気センサの製法において、前記磁気シールド層を形成した後、前記有機膜及び前記磁気シールド層を覆って他の有機膜を形成する工程と、前記第１〜第３の電気端子にそれぞれ対応して前記有機膜の３つの接続孔に連続する３つの接続孔を前記他の有機膜に形成する工程と、前記他の有機膜の３つの接続孔を形成した後、熱処理により前記他の有機膜を硬化させる工程とを更に実行し、前記絶縁膜の３つの接続孔を形成する工程では、前記有機膜及び前記他の有機膜をマスクとして前記選択的除去処理を行ない、前記基板の他方の主面を前記加熱接着層を介して前記支持部材に固着する工程では、前記２つの磁気抵抗素子と、前記絶縁膜と、前記有機膜と、前記磁気シールド層と、前記他の有機膜とを前記基板の一方の主面側に形成した状態で固着のための熱処理を行なうようにしてもよい。このようにすると、他の有機膜を硬化させる前に他の有機膜に接続孔を形成するので、例えばレジスト現像液等により簡単に接続孔を形成可能である。その上、磁気シールド層を形成した後、有機膜及び他の有機膜をマスクとして絶縁膜に接続孔を形成するので、２つの磁気抵抗素子が有機膜、磁気シールド層及び他の有機膜の形成工程において絶縁膜により保護される。従って、製造歩留りが向上する。
【００１９】
【発明の実施の形態】
図１は、この発明の一実施形態に係る磁気センサを示すものである。
【００２０】
図１（Ａ）に示す磁気センサは、基板１０の絶縁性表面に磁気抵抗素子Ｒ１，Ｒ２を図１（Ｂ）に示すように直列状態となるように形成したものである。各磁気抵抗素子は、複数直列のＴＭＲ素子で構成されている。Ｔ１〜Ｔ６は、いずれもＴＭＲ素子対であり、各素子対は、Ｔ１について代表的に示すように下部電極層１２により直列接続された一対のＴＭＲ素子からなっている。素子対Ｔ１〜Ｔ６において、ＴＭＲ素子の構成は実質的に同一であり、ＴＭＲ素子の製法については、図８〜１０等を参照して後述する。なお、各磁気抵抗素子は、１つのＴＭＲ素子で構成することもできる。
【００２１】
基板１０の表面には、ＴＭＲ素子対Ｔ１〜Ｔ６を覆ってシリコンオキサイド膜等の層間絶縁膜３０が形成され、絶縁膜３０の上には、Ａｌ層Ｗａ〜Ｗｃ，Ｗ１〜Ｗ４を含む配線層３２が形成されている。Ａｌ層Ｗａは、素子対Ｔ１の一方のＴＭＲ素子から導出されたもので、Ａｌ層Ｗａの一部が図１（Ｂ）に示す電気端子（ボンディングパッド）Ｐａとなっている。Ａｌ層Ｗ１は、素子対Ｔ１の他方のＴＭＲ素子と素子対Ｔ２の一方のＴＭＲ素子とを相互接続し、Ａｌ層Ｗ２は、素子対Ｔ２の他方のＴＭＲ素子と素子対Ｔ３の一方のＴＭＲ素子とを相互接続する。Ａｌ層Ｗｃは、素子対Ｔ３の他方のＴＭＲ素子から導出されたもので、Ａｌ層Ｗｃの一部が図１（Ｂ）に示す電気端子（ボンディングパッド）Ｐｃとなっている。従って、電気端子Ｐａ，Ｐｃ間の磁気抵抗素子Ｒ１は、直列接続されたＴＭＲ素子対Ｔ１〜Ｔ３によって構成される。
【００２２】
Ａｌ層Ｗｃは、素子対Ｔ３の他方のＴＭＲ素子と素子対Ｔ４の一方のＴＭＲ素子とを相互接続し、Ａｌ層Ｗ３は素子対Ｔ４の他方のＴＭＲ素子と素子対Ｔ５の一方のＴＭＲ素子とを相互接続する。Ａｌ層Ｗ４は、素子対Ｔ５の他方のＴＭＲ素子と素子対Ｔ６の一方のＴＭＲ素子とを相互接続する。Ａｌ層Ｗｂは、素子対Ｔ６の他方のＴＭＲ素子から導出されたもので、Ａｌ層Ｗｂの一部が図１（Ｂ）に示す電気端子（ボンディングパッド）Ｐｂとなっている。従って、電気端子Ｐｃ，Ｐｂ間の磁気抵抗素子Ｒ２は、直列接続されたＴＭＲ素子対Ｔ４〜Ｔ６によって構成される。また、電気端子Ｐｃは、磁気抵抗素子Ｒ１，Ｒ２の相互接続部から導出される。
【００２３】
基板１０の表面には、絶縁膜３０及び配線層３２を覆ってパッシベーション用の絶縁膜３４が形成されている。絶縁膜３４は、例えばシリコンオキサイド膜、シリコンナイトライド膜又はこれらの膜の積層膜等によって構成される。絶縁膜３４には，配線層Ｗａ，Ｗｂ，Ｗｃの電気端子部をそれぞれ露呈するように接続孔３４ａ，３４ｂ，３４ｃが形成されている。
【００２４】
絶縁膜３４の上には、熱応力緩和用の有機膜３６が形成されている。有機膜３６は、例えばポリイミド膜、レジスト膜又はベンゾシクロブテン膜等によって構成されるもので、例えば、０．５〜１μｍ程度の厚さを有する。有機膜３６には、絶縁膜３４の接続孔３４ａ，３４ｂ，３４ｃにそれぞれ連続するように接続孔３６ａ，３６ｂ，３６ｃが形成されている。
【００２５】
有機膜３６の上には、有機膜３６及び絶縁膜３４を介して磁気抵抗素子Ｒ２を覆うように磁気シールド層４２が形成されている。磁気シールド層４２は、例えばＮｉ−Ｆｅ合金等の高透磁率磁性材によって構成される。
【００２６】
有機膜３６の上には、磁気シールド層４２を覆って有機膜４４が形成されている。有機膜４４は、例えばポリイミド膜、レジスト膜又はベンゾシクロブテン膜等によって構成されるもので、通常、磁気シールド膜４２と同等あるいはそれより厚く例えば１０μｍの厚さに形成される。有機膜４４には、有機膜３６の接続孔３６ａ，３６ｂ，３６ｃにそれぞれ連続するように接続孔４４ａ，４４ｂ，４４ｃが形成されている。
【００２７】
一例として、接続孔３４ａ〜３４ｃは、いずれも一辺の長さが１００μｍの正方形をなすように形成され、接続孔３６ａ〜３６ｃは、それぞれ接続孔３４ａ〜３４ｃより若干大きなサイズで形成され、接続孔４４ａ〜４４ｃは、それぞれ接続孔３６ａ〜３６ｃより若干大きなサイズで形成される。このようにすると、各電気端子に対応する接続孔が外方に向けてサイズを増大する形状となり、各電気端子にＡｕ等のワイヤをボンディングしやすくなる。なお、ワイヤボンディング時にワイヤ同士の短絡を防ぐためには、有機膜３６，４４として電気絶縁性を有する膜を用いるのが好ましい。
【００２８】
図１に示した磁気センサチップ１０は、ウエハからダイシングにより分離される。チップ１０において磁気抵抗素子Ｒ１，Ｒ２、磁気シールド層４２等を形成した主面とは反対側の主面（裏面）は、熱処理によりＡｇペースト層を介してＣｕ製のリードフレームに固着される。このとき、温度が熱処理温度から室温に戻る過程において有機膜３６がチップ１０と磁気シールド層４２との膨張係数の差に基づく熱応力を緩和するように作用するので、チップ１０において磁気シールド層４２の配置個所にクラックが発生するのを防止することができる。
【００２９】
チップ１０をリードフレームに固着した後、前述したワイヤボンディング処理を行なってから、チップ１０、リードフレームのチップ支持部、ボンディングワイヤなどをプラスチックパッケージに収容するため、樹脂モールド処理を行なうことがある。樹脂モールド処理時又はその後において、樹脂内部のフィラーと磁気シールド層４２とが温度変化により膨張・収縮を繰返すと、磁気シールド層４２が有機膜３６から剥がれることがあるが、有機膜４４を設けておくと、このような剥がれを防止することができる。
【００３０】
図１に示した磁気センサチップ１０は、従来技術に関して前述したと同様に良好な温度特性を有するものである。
【００３１】
次に、図２〜１９を参照して上記のような磁気センサを製造する方法を説明する。図２〜１９において、図１と同様の部分には同様の符号を付して詳細な説明を省略する。
【００３２】
図２（Ａ）の工程では、基板１０の表面にＴＭＲ素子対Ｔ１〜Ｔ３を含むＴＭＲ素子群Ｔ１１、ＴＭＲ素子対Ｔ４〜Ｔ６を含むＴＭＲ素子群Ｔ２１等を形成する。ＴＭＲ素子群形成パターンとしては、図７に示すようなパターンを採用することができる。この場合、基板１０の表面には、素子群Ｔ１１と同一構成のＴＭＲ素子群Ｔ１２〜Ｔ１５を素子群Ｔ１１に並べて形成すると共に、素子群Ｔ２１と同一構成のＴＭＲ素子群Ｔ２２〜Ｔ２５を素子群Ｔ２１に並べて形成する。他のパターン例としては、図１２（Ａ）に示すように素子群Ｔ１１，Ｔ２１のみを形成してもよい。
【００３３】
素子群Ｔ１１〜Ｔ１５，Ｔ２１〜Ｔ２５において、ＴＭＲ素子対の構成は実質的に同一であり、代表としてＴＭＲ素子対Ｔ１の製法を図８〜１０について説明する。図８〜１０に示す断面は、いずれも図７のＸ−Ｘ’線断面に対応する。
【００３４】
図８の工程では、基板１０として、シリコン基板１０ａの表面に熱酸化法によりシリコン酸化膜１０ｂを形成して絶縁性を持たせたものを用意する。基板１０としては、ガラス又は石英等からなる絶縁性基板を用いてもよい。基板１０の絶縁性表面の上には、スパッタ法により電極材層として１０〜３０ｎｍの厚さのＣｒ層１２を形成する。電極材層としてはＴｉの単層又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あるいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料を用いてもよい。
【００３５】
次に、Ｃｒ層１２の上には、スパッタ法により反強磁性層として３０〜５０ｎｍの厚さのＰｔ−Ｍｎ合金層１４を形成する。反強磁性層としては、Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。この後、Ｐｔ−Ｍｎ合金層１４の上にスパッタ法により強磁性層として１０ｎｍの厚さのＮｉ−Ｆｅ合金層１６を形成する。強磁性層としては、Ｎｉ，Ｆｅ，Ｃｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはＮｉ−Ｆｅ合金層の下にＣｏ層を敷くなどして複数層構造のものを用いてもよい。
【００３６】
次に、Ｎｉ−Ｆｅ合金層１６の上には、スパッタ法によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、Ａｌ層に酸化処理を施すことによりアルミナ（ＡｌＯｘ）層１８を形成する。アルミナ層１８は、トンネルバリア層として用いられるものである。トンネルバリア層としては、金属又は半導体を改変した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ２Ｏ３＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ２Ｏ３）等を用いてもよい。
【００３７】
次に、アルミナ層１８の上には、スパッタ法により強磁性層として２０〜１００ｎｍの厚さのＮｉ−Ｆｅ合金層２０を形成する。層２０に代る強磁性層としては、層１６に関して前述したと同様の強磁性層を用いることができる。この後、Ｎｉ−Ｆｅ合金層２０の上には、スパッタ法により３０〜６０ｎｍの厚さのＭｏ層２２を形成する。Ｍｏ層２２は、上部電極層を形成するために用いられるもので、図１に示したＷａ等のＡｌ層のための接続孔を絶縁膜３０にエッチングで形成する際にはエッチングストッパとしても役立つ。
【００３８】
図９の工程では、レジスト層をマスクとするイオンミリング処理によりＣｒ層１２からＭｏ層２２までの積層を所定の下部電極パターンに従ってパターニングする。そして、このときのパターニングに用いたレジスト層を除去する。
【００３９】
図１０の工程では、レジスト層をマスクとするイオンミリング処理によりＰｔ−Ｍｎ合金層１４からＭｏ層２２までの積層を所定の２つの上部電極パターンに従ってパターニングする。そして、このときのパターニングに用いたレジスト層を除去する。この結果、Ｃｒ層１２、Ｐｔ−Ｍｎ合金層１４ａ、Ｎｉ−Ｆｅ合金層１６ａ、アルミナ層１８ａ、Ｎｉ−Ｆｅ合金層２０ａ及びＭｏ層２２ａの積層からなる第１のＴＭＲ素子Ｔａと、Ｃｒ層１２、Ｐｔ−Ｍｎ合金層１４ｂ、Ｎｉ−Ｆｅ合金層１６ｂ、アルミナ層１８ｂ、Ｎｉ−Ｆｅ合金層２０ｂ及びＭｏ層２２ｂの積層からなる第２のＴＭＲ素子Ｔｂとが得られ、これらの素子Ｔａ，Ｔｂは、下部電極層（Ｃｒ層）１２により直列接続されてＴＭＲ素子対Ｔ１を構成する。
【００４０】
図１０に示すＴＭＲ素子対Ｔ１において、Ｐｔ−Ｍｎ合金層１４ａ，１４ｂは、それぞれＮｉ−Ｆｅ合金層１６ａ，１６ｂの磁化の向きを固定すべく作用するので、Ｎｉ−Ｆｅ合金層１６ａ，１６ｂは、いずれも磁化固定層となる。一方、Ｎｉ−Ｆｅ合金層２０ａ，２０ｂは、いずれも磁化の向きが自由であり、磁化自由層となる。
【００４１】
上部電極層（Ｍｏ層）２２ａ，２２ｂ間に一定の電流を流した状態において基板１０の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層間（Ｎｉ−Ｆｅ合金層１６ａ，２０ａ間及びＮｉ−Ｆｅ合金層１６ｂ，２０ｂ間）で磁化の相対角度が変化し、このような相対角度の変化に応じて上部電極層２２ａ，２２ｂ間の電気抵抗値が変化する。磁化の向きが平行状態又は反平行状態になるのにそれぞれ対応して抵抗値が最小又は最大となる。従って、抵抗値の変化に基づいて磁界検出を行なうことができる。
【００４２】
図１０に示したＴＭＲ素子対Ｔ１にあっては、Ｐｔ−Ｍｎ合金層１４ａ，１４ｂをそれぞれＮｉ−Ｆｅ合金層２０ａ，２０ｂの上に形成することによりＮｉ−Ｆｅ合金層２０ａ，２０ｂを磁化固定層とし且つＮｉ−Ｆｅ合金層１６ａ，１６ｂを磁化自由層としてもよい。
【００４３】
図２（Ｂ）の工程では、Ｔ１１，Ｔ２１等のＴＭＲ素子群を覆って基板１０の表面に層間絶縁膜３０を形成する。絶縁膜３０としては、一例としてスパッタ法によりシリコンオキサイド膜を形成した。絶縁膜３０には、レジスト層をマスクとするイオンミリング処理により配線に必要な接続孔を形成する。この後、絶縁膜３０の上にスパッタ法によりＡｌ層を形成すると共に、レジスト層をマスクとするウエットエッチング処理によりＡｌ層をパターニングして残存するＡｌ層Ｗａ〜Ｗｃ，Ｗ１〜Ｗ４等を含む配線層３２を形成する。
【００４４】
図７に示したＴＭＲ素子群形成パターンを採用した場合、配線パターンとしては、図１１に示すパターンを採用することができる。図１１において、ＴＭＲ素子対Ｔ１〜Ｔ３（ＴＭＲ素子群Ｔ１１）及びＴＭＲ素子対Ｔ４〜Ｔ６（ＴＭＲ素子群Ｔ２１）におけるＡｌ層Ｗ１，Ｗ２，Ｗｃ，Ｗ３，Ｗ４の接続状態は、図１に関して前述した通りである。また、電気端子Ｐａと一体をなすＡｌ層ＷａとＴＭＲ素子群Ｔ１１との間にはＴＭＲ素子群Ｔ１２〜Ｔ１５が直列接続されており、電気端子Ｐｂと一体をなすＡｌ層ＷｂとＴＭＲ素子群Ｔ２１との間にはＴＭＲ素子群Ｔ２２〜Ｔ２５が直列接続されている。Ｗ１１〜Ｗ２２は、ＴＭＲ素子群Ｔ１１〜Ｔ１５を直列接続するためのＡｌ層、Ｗ３１〜Ｗ４２は、ＴＭＲ素子群Ｔ２１〜Ｔ２５を直列接続するためのＡｌ層である。磁気抵抗素子Ｒ１は、直列接続されたＴＭＲ素子群Ｔ１１〜Ｔ１５によって構成され、磁気抵抗素子Ｒ２は、直列接続されたＴＭＲ素子群Ｔ２１〜Ｔ２５によって構成される。Ａｌ層Ｗｃの一部がＴＭＲ素子群Ｔ１２〜Ｔ１５とＴＭＲ素子群Ｔ２２〜Ｔ２５との間を延長して電気端子Ｐａ，Ｐｂと並ぶ電気端子Ｐｃを構成する。図２（Ｂ）には、便宜上、図１１においてＪ−Ｊ’線断面、Ｋ−Ｋ’線断面、Ｌ−Ｌ’線断面、Ｍ−Ｍ’線断面及びＮ−Ｎ’線断面を接続した状態を示した。
【００４５】
図１２（Ａ）に示したＴＭＲ素子群形成パターンを採用した場合、配線パターンとしては、図１２（Ｂ）又は（Ｃ）に示すパターンを採用することができる。図１２（Ｂ）又は（Ｃ）において、磁気抵抗素子Ｒ１は、ＴＭＲ素子対Ｔ１〜Ｔ３（ＴＭＲ素子群Ｔ１１）からなり、磁気抵抗素子Ｒ２は、ＴＭＲ素子対Ｔ４〜Ｔ６（ＴＭＲ素子群Ｔ２１）からなる。素子対Ｔ１〜Ｔ６におけるＡｌ層Ｗａ〜Ｗｃ，Ｗ１〜Ｗ４の接続状態は、図１に関して前述した通りである。図２（Ｂ）の断面は、図１２（Ｂ）のＱ−Ｑ’線断面に対応すると共に、図１２（Ｃ）のＳ−Ｓ’線断面に対応する。
【００４６】
図２（Ｃ）の工程では、絶縁膜３０の上に配線層３２を覆ってパッシベーション用の絶縁膜３４を形成する。パッシベーションには緻密な膜を用いるのが好ましい。そこで、一例としてプラズマＣＶＤ法を用いて最初にシリコンオキサイド膜を１５０ｎｍの厚さに形成し、この後連続してシリコンナイトライド膜を１０００ｎｍの厚さに形成した。ＴＭＲ素子は、３００℃以上の温度で特性が大きく劣化する。このような特性劣化を回避するため、プラズマＣＶＤの成膜温度は、２５０℃とした。
【００４７】
次に、図３（Ａ）の工程では、絶縁膜３４の上に熱応力緩和用の有機膜３６を形成する。図３（Ａ）以降の工程では、ＴＭＲ素子群形成パターンとして図７のパターンを採用したものとして説明を行なう。有機膜３６は、図１１に示す磁気抵抗素子Ｒ１，Ｒ２及び電気端子Ｐａ〜Ｐｃを覆うように図１３に示すような平面パターンで形成する。
【００４８】
有機膜３６としては、一例として０．５〜１μｍの厚さのポリイミド膜を形成した。すなわち、スピンコータによりポリイミドを基板上面に塗布した後、その塗布膜にホットプレート上で５０℃３０分＋１２５℃３分のプリベーク処理を施した。そして、プリベークされたポリイミド膜の上に回転塗布法等によりポジレジスト層を形成し、このポジレジスト層に接続孔３６ａ〜３６ｃに対応した３つの孔を形成するように露光及び現像処理を施した。このときの現像処理では、ポジレジスト層に３つの孔が形成されると共に、現像液によりポジレジスト層をマスクとしてポリイミド膜がエッチングされて図３，１３に示すようにポリイミド膜からなる有機膜３６に接続孔３６ａ〜３６ｃが形成される。
【００４９】
ポジレジスト層を除去した後、ポリイミド膜に２５０℃１時間の熱処理を施してポリイミド膜を硬化させ、実用に耐え得る膜とした。プラズマＣＶＤ処理に関して前述したようにＴＭＲ素子の特性劣化を回避するためには、この時の熱処理温度を３００℃より低く設定するのが望ましい。また、ポリイミド自体の反応は、２００℃以下で完了し、溶剤の沸点も２１０℃以下であるので、２００℃以上の温度であれば硬化の目的を達成することができる。なお、有機膜３６としてレジスト膜を用いた場合には、一例として２５０℃１時間の熱処理を施すことができ、有機膜３６としてベンゾシクロブテン膜を用いた場合には、一例として２３０℃１時間の熱処理を施すことができる。
【００５０】
図３（Ｂ）の工程では、有機膜３６及び接続孔３６ａ〜３６ｃを覆って選択メッキ用のシード層３８を形成する。シード層３８としては、一例としてスパッタ法により２０ｎｍの厚さのＣｒ層に２００ｎｍの厚さのＮｉ−Ｆｅ合金層を重ねた積層膜を形成した。この後、シード層３８のメッキすべき部分（磁気シールド層４２に対応する部分）を露呈する孔４０ａを有するレジスト層４０をシード層３８の上に図１４に示すような平面パターンで形成する。レジスト層４０の厚さは、例えば３μｍとすることができる。
【００５１】
次に、図４（Ａ）の工程では、レジスト層４０をマスクとする選択メッキ処理により磁気シールド層４２を図１５に示すような平面パターンで形成する。磁気シールド層４２としては、一例としてＮｉ−Ｆｅ合金からなる１０μｍの厚さの磁性材層を電解メッキ処理により形成した。このときのメッキ条件は、
メッキ液：硫酸ニッケル、硫酸鉄、ホウ酸、塩化アンモニウム、トデシル硫酸ナトリウム、サッカリンナトリウム及びアスコルビン酸の混合液
温度：４５〜６０℃の間の一定値
電流密度：３．５Ａ／ｄｍ２
とした。
【００５２】
磁気シールド層４２は、厚さが大きいほど磁気シールド効果が大きい。従って、必要な効果に合わせて厚さを決定すればよい。磁気シールド層４２の厚さが大きいと、レジスト層４０の厚さを越えた部分が横方向にせり出してくる。このようなせり出しを防ぐには、レジスト層４０の粘度を上げて厚さを１０μｍ以上にすればよい。
【００５３】
図４（Ｂ）の工程では、アセトン等のレジスト除去剤を用いてレジスト層４０を除去した後、イオンミリング処理によりシード層３８を磁気シールド層４２と重ならない部分において除去する。この除去処理としては、イオンミリング処理に代えてウエットエッチング処理を用いてもよい。図４（Ｂ）の除去処理により有機膜３６の上にはシード層３８の残存部を介して磁気シールド層４２が図１６に示すような平面パターンで残存する。
【００５４】
図５の工程では、有機膜３６の上に磁気シールド層４２を覆って有機膜４４を図１７に示すような平面パターンで形成する。有機膜４４としては、一例として１０μｍの厚さのポリイミド膜を前述の有機膜３６と同様にして形成した。すなわち、塗布法によりポリイミド膜を形成した後、ポリイミド膜の上には接続孔形成用のポジレジスト層を形成し、ポジレジスト層を現像する際に現像液を用いたエッチング処理により図５，１７に示すように接続孔３６ａ〜３６ｃにそれぞれ連続する接続孔４４ａ〜４４ｃをポリイミド膜からなる有機膜４４に形成した。ポジレジスト層を除去した後、有機膜４４を構成するポリイミド膜を熱処理により硬化させた。有機膜３６について前述したようにポリイミド膜を硬化させるための熱処理温度は、３００℃より低く設定するのが望ましい。また、有機膜４４としては、ポリイミド膜の代りにレジスト膜又はベンゾシクロブテン膜を用いてもよい。
【００５５】
図６の工程では、有機膜３６，４４をマスクとする選択エッチング処理により接続孔３６ａ〜３６ｃにそれぞれ連続する接続孔３４ａ〜３４ｃを絶縁膜３４に形成する。選択エッチング処理としては、反応性イオンエッチング（ＲＩＥ）処理を用い、エッチング条件は、一例として、
エッチングガス：ＣＦ４
圧力：０．０５Ｔｏｒｒ
ＲＦパワー：２４０Ｗ／２００ｍｍφ
とした。
【００５６】
上記した磁気センサの製法によれば、有機膜３６を硬化させる前に接続孔３６ａ〜３６ｃを形成するので、接続孔形成のためのエッチング処理が簡単となる。また、図３（Ａ）の工程から図５の工程まで磁気抵抗素子Ｒ１，Ｒ２、配線層３２及び電気端子Ｐａ〜Ｐｃが絶縁膜３４により保護されているので、有機膜３６，４４や磁気シールド層４２の形成中に素子Ｒ１，Ｒ２、配線層３２及び電気端子Ｐａ〜Ｐｃがダメージを受けることがない。従って、製造歩留りが向上する。
【００５７】
図６の工程の後、図６の磁気センサチップ１０をシリコンウエハからダイシングにより分離する。そして、チップ１０において磁気抵抗素子Ｒ１，Ｒ２、磁気シールド層４２等を形成した主面とは反対側の主面（裏面）を図１８に示すように熱処理によりＡｇペースト層５２を介してＣｕ製のリードフレーム５０に固着する。Ａｇペースト層５２を硬化させるための熱処理としては、Ａｇペーストの種類に応じて１５０℃９０分又は１８０℃６０分の熱処理を行なった。
【００５８】
図６の磁気センサチップ１０において、有機膜３６を設けず、絶縁膜３４の上に磁気シールド層４２を形成した場合には、上記のような固着処理において温度を熱処理温度から室温に戻す過程でチップ１０の磁気シールド層配置個所にクラックが生ずる。発明者は、このようなクラックの発生のメカニズムについて次のように考えている。次の表１には、各種材料の膨張係数を示す。
【００５９】
【表１】
0003971934.tif 000002
ここで、シリコン（Ｓｉ）は、チップ１０を構成する基板の材料、Ｎｉ−Ｆｅ合金（Ｎｉ８１Ｆｅ１９）は、磁気シールド層４２の材料、銅（Ｃｕ）は、リードフレーム５０の材料である。また、Ｆｅ合金（４２アロイ）は、通常のリードフレーム材料として比較のために示したものであり、金（Ａｕ）は、後述するように有機膜３６の代りに用いられる代用膜の材料である。
【００６０】
リードフレーム５０の材料であるＣｕの膨張係数は、通常のリードフレーム材料であるＦｅ合金（４２アロイ）に比べて大きく、シリコン基板に比べても大きい。このため、Ａｇペーストの熱処理後の冷却の過程でリードフレーム５０とチップ１０を構成するシリコン基板との間に応力が発生する。他の条件が悪いときは、これだけでもクラックが生ずることがあるが、シリコン基板の上にシリコンより膨張係数が大きいＮｉ８１Ｆｅ１９からなる磁気シールド層４２を形成すると、磁気シールド層４２とシリコン基板との間にも応力が発生し、一層クラックが発生しやすくなる。クラックの発生に関与するファクタとしては、（イ）シリコン基板の大きさ、厚さ及び形状、（ロ）磁気シールド層４２の大きさ、厚さ及び形状、（ハ）Ａｇペーストの熱処理温度等が考えられる。
【００６１】
この発明では、上記のような膨張係数の差に基づく熱応力を緩和する目的で、シリコン基板を覆うパッシベーション用絶縁膜３４と磁気シールド層４２との間に柔軟な材料として有機膜３６を介在させたものである。
【００６２】
この発明の効果を確認するため、有機膜３６として種々の膜を形成した種々のサンプル（磁気センサチップ）を用意し、クラック発生状況を調べるための実験を行なった。すなわち、次の表２に示すように有機膜３６として厚さ０．５μｍのポリイミド膜、厚さ１μｍのポリイミド膜、厚さ０．７μｍのレジスト膜をそれぞれ有する３つのサンプルを作成し、各サンプル毎にチップ１０を図１８に関して前述したようにして１８０℃６０分の熱処理によりＡｇペースト層５２を介してＣｕ製リードフレーム５０に固着し、この後冷却して室温に戻し、さらに−４０℃まで冷却し、クラックが発生する温度を測定した。この測定結果を、表２に「クラック発生温度」として示す。
【００６３】
【表２】
0003971934.tif 000003
３つのサンプルのうち、有機膜３６としてポリイミド膜を有する２つのサンプルは、図２〜６に関して前述したと同様の工程により作成した。有機膜３６としてレジスト膜を有するサンプルは、図３（Ａ）の有機膜形成工程を除いて図２，図４〜６に関して前述したと同様の工程で作成した。図３（Ａ）の有機膜形成工程では、基板上面にレジスト膜を回転塗布した後、レジスト膜にプリベーク処理を施し、露光・現像処理によりレジスト膜に接続孔３６ａ〜３６ｃを形成し、この後レジスト膜を２５０℃で焼き固めて実用に耐え得る膜とした。
【００６４】
表２によれば、有機膜３６としてポリイミド膜又はレジスト膜を用いたサンプルでは、−４０℃以下にならないとクラックが発生しないことがわかる。また、これらのサンプルについては、この後２５０℃に加熱してもクラックは発生しなかった。従って、この発明に係る磁気センサには、−４０℃より高く且つ２５０℃以下の温度範囲ではクラックが発生しない利点がある。
【００６５】
表３は、比較例として、有機膜３６を形成しなかった代用膜なしの場合と、有機膜３６の代りに代用膜としてＡｕ膜を形成した場合とについて上記したと同様にクラック発生温度を測定した結果を示すものである。
【００６６】
【表３】
0003971934.tif 000004
代用膜なしの場合は、図３（Ａ）の工程で有機膜３６を形成せず、図３（Ｂ）及び図４（Ａ）の工程で絶縁膜３４の上に磁気シールド層４２を形成した場合であり、従来技術に相当する。Ａｕ膜を形成した場合は、図３（Ａ）の工程で有機膜３６の代りにＡｕ膜を２μｍ又は４μｍの厚さに形成し、図３（Ｂ）及び図４（Ａ）の工程でＡｕ膜の上に磁気シールド層４２を形成した場合である。
【００６７】
表３によれば、代用膜なしの場合には、クラックは発生しやすいことがわかる。また、代用膜としてＡｕ膜を形成した場合には、０〜２５℃でクラックが発生し、Ａｕ膜を形成しても、有機膜３６のようなクラック発生防止効果が得られないことがわかる。
【００６８】
上記のようにして磁気センサチップ１０をＡｇペースト層５２を介してＣｕ製のリードフレーム５０に固着した後、チップ１０において電気端子Ｐａ〜ＰｃにはそれぞれＡｕ等のワイヤがボンディングされる。図１９は、このときのワイヤボンディング状態を電気端子Ｐｂについて示すもので、図６と同様の部分には同様の符号を付してあり、ＢＤは、ボンディングワイヤを示す。磁気シールド層４２及び有機膜４４に比べて磁気シールド層４２より下の構成要素（磁気抵抗素子Ｒ２、絶縁膜３４、有機膜３６等）が極めて薄いので、図示を省略した。
【００６９】
図２０は、この発明の他の実施形態に係る磁気センサを示すものである。基板１０の絶縁性表面には、図１に関して前述した磁気抵抗素子Ｒ１，Ｒ２とそれぞれ同一構成の直列の磁気抵抗素子Ｒ３１，Ｒ３２が形成されると共に、素子Ｒ１，Ｒ２とそれぞれ同一構成の直列の磁気抵抗素子Ｒ３４，Ｒ３３が形成され、Ｒ３２，Ｒ３３は、図１（Ａ）に示したと同様にして絶縁膜３４及び有機膜３６を介して磁気シールド層４２ａ，４２ｂによりそれぞれ覆われている。磁気シールド層４２ａ，４２ｂは、連続した１つの磁気シールド層であってもよい。
【００７０】
磁気抵抗素子Ｒ３１，Ｒ３２の直列路と、磁気抵抗素子Ｒ３３，Ｒ３４の直列路とが並列接続されている。素子Ｒ３１，Ｒ３３の相互接続部には電気端子Ｐ１１が接続されると共に、素子Ｒ３２，Ｒ３４の相互接続部には電気端子Ｐ１２が接続されている。また、素子Ｒ３１，Ｒ３２の相互接続部には電気端子Ｐ１３が接続されると共に、素子Ｒ３３，Ｒ３４の相互接続部には電気端子Ｐ１４が接続されている。このようにして素子Ｒ３１〜Ｒ３４は、抵抗ブリッジ回路を構成している。電気端子Ｐ１１，Ｐ１２間に所定の電圧を印加することにより電気端子Ｐ１３，Ｐ１４間に外部磁界に応じた出力電圧を得ることができる。
【００７１】
図２０の磁気センサにおいても、図１の磁気センサに関して前述したと同様に基板１０において磁気シールド層４２ａ，４２ｂの配置個所にクラックが発生するのを防止することができる。
【００７２】
図２０の磁気センサの変形例としては、図１に示したのと同様の磁気センサを２個用意し、これらの磁気センサを図２０に示したのと同様に接続して抵抗ブリッジ回路を構成してもよい。このようにしても、図２０の磁気センサと同様の作用効果が得られる。
【００７３】
図２１は、ＦＥＭ（有限要素法）解析と称するコンピュータシミュレーションに用いた解析モデルの上面から見た構成を示すもので、前述のＣｕ製リードフレーム５０に相当するリードフレーム６０の表面には、前述の基板（又は磁気センサチップ）１０に相当するシリコンチップ６２が固着されており、シリコンチップ６２の表面には、前述の磁気シールド層４２に相当する磁気シールド層６４，６６が所定の距離を隔てて固着されている。磁気シールド層６４，６６についてシリコンチップ６２上での固着構造は同様であるので、代表として磁気シールド層６４の固着構造をＴ−Ｔ’線に沿う断面に関して説明する。
【００７４】
図２２には、磁気シールド層の固着構造において熱応力緩和膜を設けた場合の図２１のＴ−Ｔ’線断面を示す。シリコンチップ６２の表面には、シリコン酸化膜６８が形成されており、前述の有機膜３６に相当する熱応力緩和膜７０を介してシリコン酸化膜６８の上に磁気シールド層６４が固着されている。
【００７５】
磁気シールド層６４は、比較的小サイズの長方形状の磁気シールド層７２に重ねて比較的大サイズの長方形状の磁気シールド層７４を重ねて一体化したものである。磁気シールド層６４の四辺に沿って深さ方向（図２２では左右方向）の断面が方形状をなすえぐれ７２ａが磁気シールド層６４の側壁下部に形成されるように磁気シールド７２，７４が重ね合わされている。磁気シールド層７２，７４は、いずれもＮｉ含有率が４５％のＮｉ−Ｆｅ合金からなるもので、それぞれ０．８μｍ，９．２μｍの厚さを有する。
【００７６】
図２３は、熱応力緩和膜７０の厚さを０μｍ、０．５μｍ、１μｍとしたときのシリコンチップ６２の表面の最大発生応力の解析結果を示すものである。この解析においては、温度を１８０℃から−４０℃に低下させてシリコンチップ６２の表面に応力を発生させた。このような温度条件は、この後で述べる応力解析についても同様である。図２３によれば、熱応力緩和膜７０の厚さが０μｍの場合（膜７０なしの場合）に比べて膜７０の厚さが０．５μｍ又は１μｍの場合の方が最大発生応力が小さいことがわかる。
【００７７】
図２４には、磁気シールド層の固着構造において前述の熱応力緩和膜７０を省略する代りにＮｉ含有率の低いＮｉ−Ｆｅ合金により磁気シールド層６４を構成した場合の図２１のＴ−Ｔ’線断面を示す。図２４において図２１，２２と同様の部分には同様の符号を付して詳細な説明を省略する。
【００７８】
Ｎｉ−Ｆｅ合金において組成比を変えると、膨張係数が大きく変わることは知られている。図２５，２６には、磁気シールド層６４を構成するＮｉ−Ｆｅ合金中のＮｉ含有率を種々変化させたときのシリコンチップ６２の表面の最大発生応力の解析結果を示す。図２５によれば、Ｎｉ含有率が３６％のときにシリコンチップ上の最大発生応力が最小となり、Ｎｉ含有率を６９％以下（好ましくは３２％〜５０％）とすれば、Ｎｉ含有率が７０％以上の場合に比べて発生応力を低減できることがわかる。
【００７９】
従って、図２４に示したような磁気シールド層の固着構造においては、磁気シールド層６４（７２，７４）をＮｉ含有率が６９％以下（好ましくは３２％〜５０％）のＮｉ−Ｆｅ合金により構成するのが望ましい。このようにすると、磁気シールド層６４の膨張係数低下に基づく応力低減効果が得られ、チップクラックの発生を防止できる。また、図２２に示したような磁気シールド層の固着構造においても、Ｎｉ含有率が６９％以下（好ましくは３２％〜５０％）のＮｉ−Ｆｅ合金により磁気シールド層６４（７２，７４）を構成するのが望ましい。このようにすると、熱応力緩和膜７０に基づく応力低減効果に加えて磁気シールド層６４の膨張係数低下に基づく応力低減効果が得られ、チップクラックの発生を一層確実に防止できる。なお、Ｎｉ含有率の低いＮｉ−Ｆｅ合金からなる磁気シールド層６４を得るには、図４（Ａ）に関して前述したようなメッキ処理において硫酸ニッケルと硫酸鉄の比率を適宜設定すればよい。
【００８０】
図２７〜３０は、磁気シールド層の固着構造において磁気シールド層の側壁下部の形状を種々変更した場合の図２１のＴ−Ｔ’線断面を示すもので、これらの図において図２１，２２と同様の部分には同様の符号を付して詳細な説明を省略する。
【００８１】
図２７の固着構造においては、磁気シールド層６４の側壁下部にえぐれが設けられていない。すなわち、磁気シールド層７２，７４は、いずれも長方形状のもので、サイズが実質的に同一であり、磁気シールド層６４の側壁は下部から上部にほぼ直角に立ち上がっている。図２８の固着構造においては、図２２に関して前述したと同様に磁気シールド層６４の側壁下部に沿って方形状断面のえぐれ７２ａが設けられている。図２９の固着構造においては、磁気シールド層６４の側壁下部に沿ってえぐれ７２ｂが設けられており、えぐれ７２ｂは深さ方向（図２９の左右方向）の断面が三角形状をなすようになっている点でのみ図２８に示したえぐれ７２ａと異なるものである。
【００８２】
図３０には、図２７〜２９の磁気シールド層の固着構造についてシリコンチップ６２の表面の最大発生応力の解析結果を示す。図３０において、「無し」、「有りＡ」、「有りＢ」は、それぞれ図２７、図２８、図２９の固着構造を示す。図３０によれば、図２７に示したえぐれなしの固着構造の方が図２８，図２９のえぐれありの固着構造に比べて応力が低減されることがわかる。
【００８３】
従って、図２２，２４に関して前述したような磁気シールド層の固着構造において図２７に示したようなえぐれなしの構造を採用することによりチップクラックの発生を一層抑制することができる。なお、図２７に示したようなえぐれ無しの固着構造を得るには、図４（Ａ）に関して前述したメッキ処理においてレジスト層４０の厚さを大きくして磁気シールド層４２の上部が横方向にせり出さないようにすればよい。
【００８４】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、磁気シールド層の構成材料としては、Ｎｉ−Ｆｅ合金に限らず、他の高透磁率合金を用いることができ、合金の組成としては膨張係数が小さいものを選定することができる。
【００８５】
【発明の効果】
以上のように、この発明によれば、磁気シールド層の下に熱応力緩和用の有機膜を形成したり、磁気シールド層としてＮｉ含有率が６９％以下のＮｉ−Ｆｅ合金層を用いたりすることにより磁気センサチップの固着時のクラック発生を防止するようにしたので、磁気センサの製造歩留りが向上する効果が得られる。
【図面の簡単な説明】
【図１】  この発明の一実施形態に係る磁気センサを示すもので、（Ａ）は断面図、（Ｂ）は等価回路図である。
【図２】  この発明に係る磁気センサの製法を示すもので、（Ａ）はＴＭＲ素子群形成工程を示す断面図、（Ｂ）は配線形成工程を示す断面図、（Ｃ）は絶縁膜形成工程を示す断面図である。
【図３】  この発明に係る磁気センサの製法を示すもので、（Ａ）は有機膜形成工程を示す断面図、（Ｂ）はシード層形成工程及びレジスト層形成工程を示す断面図である。
【図４】  この発明に係る磁気センサの製法を示すもので、（Ａ）はＮｉ−Ｆｅ合金の選択メッキ工程を示す断面図、（Ｂ）はレジスト層除去工程及びシード層の選択的除去工程を示す断面図である。
【図５】  図４（Ｂ）の工程に続く有機膜形成工程を示す断面図である。
【図６】  図５の工程に続くパッシベーション用絶縁膜の選択エッチング工程を示す断面図である。
【図７】  図２（Ａ）のＴＭＲ素子群を示す平面図である。
【図８】  ＴＭＲ素子対の形成法における成膜工程を示すもので、図７（Ａ）のＸ−Ｘ’線に沿う断面図である。
【図９】  図８の工程に続くイオンミリング工程を示す断面図である。
【図１０】  図９の工程に続くイオンミリング工程を示す断面図である。
【図１１】  図２（Ｂ）の磁気センサを示す平面図である。
【図１２】  磁気センサの変形例を示すもので、（Ａ）はＴＭＲ素子対の平面配置を示す平面図、（Ｂ）は図１２（Ａ）のＴＭＲ素子群を用いた磁気センサの一例を示す平面図、（Ｃ）は図１２（Ａ）のＴＭＲ素子群を用いた磁気センサの他の例を示す平面図である。
【図１３】  図３（Ａ）の有機膜を示す平面図である。
【図１４】  図３（Ｂ）のレジスト層を示す平面図である。
【図１５】  図４（Ａ）のレジスト層及び磁気シールド層を示す平面図である。
【図１６】  図４（Ｂ）の有機膜及び磁気シールド層を示す平面図である。
【図１７】  図５の磁気シールド層を覆う有機膜を示す平面図である。
【図１８】  磁気センサチップをリードフレームに固着した状態を示す断面図である。
【図１９】  磁気センサチップにボンディングワイヤを接続した状態を示す断面図である。
【図２０】  この発明の他の実施形態に係る磁気センサを示す等価回路図である。
【図２１】  コンピュータシミュレーションに用いた解析モデルを示す上面図である。
【図２２】  磁気シールド層の固着構造において熱応力緩和膜を設けた場合の図２１のＴ−Ｔ’線に沿う断面図である。
【図２３】  熱応力緩和膜の厚さとシリコンチップ表面の最大発生応力との関係を示すグラフである。
【図２４】  磁気シールド層の固着構造において磁気シールド層をＮｉ−Ｆｅ合金で構成した場合の図２１のＴ−Ｔ’線に沿う断面図である。
【図２５】  Ｎｉ−Ｆｅ合金中のＮｉ含有率とシリコンチップ表面の最大発生応力との関係を示すグラフである。
【図２６】  Ｎｉ−Ｆｅ合金中のＮｉの含有率を８１％及び４５％に設定したときのシリコンチップ表面の最大発生応力を示すグラフである。
【図２７】  磁気シールド層の固着構造において磁気シールド層の側壁下部にえぐれが存在しない場合の図２１のＴ−Ｔ’線に沿う断面図である。
【図２８】  磁気シールド層の固着構造において磁気シールド層の側壁下部に方形状断面のえぐれが存在する場合の図２１のＴ−Ｔ’線に沿う断面図である。
【図２９】  磁気シールド層の固着構造において磁気シールド層の側壁下部に三角形状断面のえぐれが存在する場合の図２１のＴ−Ｔ’線に沿う断面図である。
【図３０】  図２７〜２９の磁気シールド層の固着構造に関してシリコンチップ表面の最大発生応力を示すグラフである。
【符号の説明】
１０：基板又は磁気センサチップ、１０ａ：シリコン基板、１０ｂ，６８：シリコン酸化膜、１２：Ｃｒ層、１４：Ｐｔ−Ｍｎ合金層、１６，２０：Ｎｉ−Ｆｅ合金層、１８：アルミナ層、２２：Ｍｏ層、３０，３４：絶縁膜、３２：配線層、３６，４４：有機膜、３８：シード層、４０：レジスト層、４２，４２ａ，４２ｂ，６４，６６，７２，７４：磁気シールド層、５０，６０：リードフレーム、５２：Ａｇペースト層、６２：シリコンチップ、７０：熱応力緩和膜、Ｒ１，Ｒ２，Ｒ３１〜Ｒ３４：磁気抵抗素子、Ｐａ〜Ｐｃ，Ｐ１１〜Ｐ１４：電気端子、Ｔａ，Ｔｂ：ＴＭＲ素子、Ｔ１〜Ｔ６：ＴＭＲ素子対、Ｔ１１〜Ｔ１５，Ｔ２１〜Ｔ２５：ＴＭＲ素子群、Ｗａ〜Ｗｃ，Ｗ１〜Ｗ４，Ｗ１１〜Ｗ２２，Ｗ３１〜Ｗ４２：Ａｌ層。
【図１】
0003971934.tif 000005
【図２】
0003971934.tif 000006
【図３】
0003971934.tif 000007
【図４】
0003971934.tif 000008
【図５】
0003971934.tif 000009
【図６】
0003971934.tif 000010
【図７】
0003971934.tif 000011
【図８】
0003971934.tif 000012
【図９】
0003971934.tif 000013
【図１０】
0003971934.tif 000014
【図１１】
0003971934.tif 000015
【図１２】
0003971934.tif 000016
【図１３】
0003971934.tif 000017
【図１４】
0003971934.tif 000018
【図１５】
0003971934.tif 000019
【図１６】
0003971934.tif 000020
【図１７】
0003971934.tif 000021
【図１８】
0003971934.tif 000022
【図１９】
0003971934.tif 000023
【図２０】
0003971934.tif 000024
【図２１】
0003971934.tif 000025
【図２２】
0003971934.tif 000026
【図２３】
0003971934.tif 000027
【図２４】
0003971934.tif 000028
【図２５】
0003971934.tif 000029
【図２６】
0003971934.tif 000030
【図２７】
0003971934.tif 000031
【図２８】
0003971934.tif 000032
【図２９】
0003971934.tif 000033
【図３０】
0003971934.tif 000034