(57)【特許請求の範囲】
【請求項１】
回路部品パッケージにおいて、
複数個の開口を具備する基板が設けられており、
前記基板の第一開口内に第一部品が位置されており、前記第一部品は第一及び第二端子を有しており、前記第一部品の下側表面は前記基板の下側表面と実質的に同一面状であり、
前記基板の第二開口内に第二部品が位置されており、前記第二部品は第三及び第四端子を有しており、前記第二部品の下側表面は前記基板の下側表面と実質的に同一面状であり、
前記基板の第三開口の第一側部から内側へ延在して第一及び第二コンタクトが設けられると共に前記第三開口の第二側部から内側に延在して第三及び第四コンタクトが設けられており、前記第一部品の前記第一及び第二端子は前記第一及び第二コンタクトの上表面と係合しており且つ前記第二部品の前記第三及び第四端子は前記第三及び第四コンタクトの上表面と係合している、
ことを特徴と回路部品パッケージ。
【請求項２】
請求項１において、前記第一部品が前記第一及び第二コンタクトへ電気的に接続されたバッテリを有することを特徴とする回路部品パッケージ。
【請求項３】
請求項１において、前記第二部品が前記第三及び第四コンタクトへ電気的に接続された水晶共振子を有することを特徴とする回路部品パッケージ。
【請求項４】
請求項１において、前記第一及び第二部品への電気的接続を行なうために各コンタクトの上表面上に半田が設けられていることを特徴とする回路部品パッケージ。
【請求項５】
請求項１において、前記基板の前記第三開口内にチップパッケージが位置されており、前記チップパッケージは、半導体装置を収容する本体と、前記本体から延在しており回路ボードへ装着するのに適したタイプのものであり且つ電気的接続を行なうための複数個のリードと、前記本体の第一端部に設けた第一及び第二端子プレート及び前記本体の第二端部に設けられている第三及び第四端子プレートとを有しており、前記第一及び第二端子プレートは前記第一及び第二コンタクトの下側表面と係合しており且つ前記第三及び第四端子プレートが前記第三及び第四コンタクトの下側表面と係合していることを特徴とする回路部品パッケージ。
【請求項６】
請求項５において、前記基板の第三開口が前記第一及び第二コンタクトの間において内側に延在するロックアウトタブを有しており、且つ前記チップパッケージの本体が前記第一及び第二端子プレートの間に凹所を有しており、前記チップパッケージを前記基板と係合状態とさせた場合に、前記基板のロックアウトタブが前記チップパッケージの凹所内へ延在しチップパッケージと基板との適切なる整合を確保することを特徴とする回路部品パッケージ。
【請求項７】
請求項５において、前記チップパッケージの本体が成形したプラスチックを有することを特徴とする回路部品パッケージ。
【請求項８】
請求項５において、前記チップパッケージがＳＯＩＣパッケージを有することを特徴とする回路部品パッケージ。
【請求項９】
請求項５において、前記チップパッケージがＰＬＣＣパッケージを有することを特徴とする部品回路パッケージ。
【請求項１０】
請求項５において、前記チップパッケージがＤＩＰパッケージを有することを特徴とする回路部品パッケージ。
【請求項１１】
基板へ装着すべく適合された複数個の部品を有する組立体において、
前記基板の第一開口内に第一部品が位置されており、前記第一部品は前記基板上の第一及び第二コンタクトの上表面と係合する第一及び第二端子を有しており、前記第一部品の下側表面は前記基板の下側表面と実質的に同一面状であり、
前記基板の第二開口内に第二部品が位置されており、前記第二部品は前記基板上の第三及び第四コンタクトの上表面と係合する第三及び第四端子を有しており、前記第二部品の下側表面は前記基板の下側表面と実質的に同一面状である、
ことを特徴とする組立体。
【請求項１２】
請求項１１において、前記第一部品が前記第一及び第二コンタクトへ電気的に接続されたバッテリを有していることを特徴とする組立体。
【請求項１３】
請求項１１において、前記第二部品が前記第三及び第四コンタクトへ電気的に接続された水晶共振子を有することを特徴とする組立体。
【請求項１４】
請求項１１において、前記基板の第三開口内にチップパッケージが位置されており、前記チップパッケージは、半導体装置を収容する本体と、前記本体から延在しており回路ボードへ装着するのに適したタイプのものであってそれから電気的接続を行なう複数個のリードと、前記本体の第一端部に設けられた第一及び第二端子プレートと前記本体の第二端部に設けられており前記本体から延在する第三及び第四端子プレートとを有しており、前記第一及び第二端子プレートが前記第一及び第二コンタクトの下側表面と係合し且つ前記第三及び第四端子プレートが前記第三及び第四コンタクトの下側表面と係合していることを特徴とする組立体。
【請求項１５】
請求項１４において、前記基板の第三開口が前記第一及び第二コンタクトの間において内側に延在するロックアウトタブを有しており、且つ前記チップパッケージの本体が前記第一及び第二端子プレートの間に凹所を有しており、前記チップパッケージを前記基板と係合状態とさせた場合に、前記基板のロックアウトタブが前記チップパッケージの凹所内へ延在し前記チップパッケージと前記基板との適切なる整合を確保することを特徴とする組立体。
【請求項１６】
回路部品パッケージの製造方法において、
回路ボードへ集積回路チップパッケージを取付け、
第一部品の第一及び第二端子の下側表面を基板の第一及び第二コンタクトの上側表面へ取付け、その際に前記第一部品の下側表面は前記基板の下側表面と実質的に同一面状であり、
第二部品の第一及び第二端子の下側表面を前記基板の第三及び第四コンタクトの上側表面へ取付け、その際に前記第二部品の下側表面は前記基板の下側表面と実質的に同一面状であり、
前記部品を前記基板上のコンタクトへ取付けた後に前記基板を前記チップパッケージへ取付け、その際に前記チップパッケージは該パッケージの第一端部において第一及び第二端子プレートを有すると共に該パッケージの第二端部において第三及び第四端子プレートを有しており、前記第一及び第二端子プレートの上側表面は前記基板の第一及び第二コンタクトの下側表面と係合し且つ前記第三及び第四端子プレートは前記基板の第三及び第四コンタクトの下側表面と係合する、ことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は集積回路技術分野に関するものであって、更に詳細には、基板上に種々の回路部品及び集積回路チップパッケージを装着する技術に関するものである。
【０００２】
【従来の技術】
電子システムの製造の分野において、パッケージング技術はより高密度のパッケージング適用に対してより信頼性があり且つより廉価なパッケージを得るための従来及び将来にわたって重要なファクタである。最も一般的なパッケージング技術のうちの１つは、プリント回路ボード内の孔内へ半田付けすべき集積回路パッケージのリードを設けるものであって、スルーホールパッケージングと呼ばれるものがある。然しながら、プリント回路ボード上へ集積回路部品を取付け且つ接続するために表面装着技術を使用することが幅広く行なわれるようになっている。今日のところ、表面装着技術はパソコン、通信及び自動車市場の分野において広く使用されている。当該技術分野において公知の如く、表面装着可能な集積回路パッケージは、回路ボードの平坦な表面へ半田接続させることを可能とするために折曲げられ屈曲されるリードを有しており、回路ボードを貫通してメッキしたスルーホール即ち貫通孔に対する必要性を取除いている。表面装着パッケージではプリント回路ボードの両側に装着を行なうことが可能であり、一方スルーホールパッケージ技術においては片側にのみ装着することが可能であるに過ぎない。従って、表面装着技術によれば、システムの寸法が著しく減少され且つ回路ボードの部品密度が向上される。表面装着技術のその他の利点としては、リードの長さが短くなるので電気的性能が向上されること及び、例えば、スモールアウトライン集積回路パッケージ（ＳＯＩＣ）又はプラスチックリーディドチップキャリア（ＰＬＣＣ）の場合のガルウイング型又は「Ｊ」型リード等の装着上の柔軟性等がある。組立てた表面装着（実装）ボードは通常より小さいので、ボードのコストを著しく増加させることなしに多層プリント回路ボードを使用することが可能である。
【０００３】
然しながら、表面装着可能な集積回路は、組立期間中に、デュアルインライン（ＤＩＰ）及び同様のパッケージタイプの集積回路よりもより大きな熱的及び機械的応力に露呈される。デュアルインライン集積回路パッケージを回路ボードへ装着即ち実装することは、回路ボードのメッキしたスルーホールを貫通して集積回路パッケージのピンを延在させた状態で、回路ボードの下側（即ち、集積回路を装着した側と反対側）をウエーブソルダリングすることによって達成される。従って、回路ボード自身は集積回路パッケージ本体を、集積回路パッケージ本体が位置されている側から高温の半田温度及び過酷な化学物質から分離させている。然しながら、表面装着集積回路パッケージにおいては、本体及びその内容物は流動する半田の高温及び例えばフラックス、半田及びクリーニング用の溶媒等の半田づけプロセスにおいて使用される過酷な化学物質に対して直接的に露呈される。従来の、半導体装置及びそのワイヤ接続のみを収容する表面装着可能な集積回路は、通常、表面装着プロセスによって与えられる熱的、化学的及び機械的応力に耐えることが可能である。そうであるから、多くのタイプの回路ボードの製造において表面装着技術を使用することが普及しており、その技術によって提供される密度上の利点を享受している。
【０００４】
集積回路部品を有する電子装置は、通常、外部電源によって電力が供給される。主要電源からの電力が失われた場合に記憶されている情報を維持することを確保するためにバックアップ電源を有する電子部品を提供することがますます一般的となっており且つ望ましいものとなっている。最近、相補的金属−酸化物−半導体（ＣＭＯＳ）製造及び設計技術においてなされた進展のために、多くの電子回路機能に対しバッテリ電源を使用することが可能となっている。公知の如く、ＣＭＯＳ集積回路は極めて低い電力条件で動作することが可能であり、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）等のＣＭＯＳメモリ装置の場合には、従来のリチウムバッテリ及びその他のセルタイプのものによって電子システムにおける動作及びデータの維持を行なうことを可能とする電力条件となっており、最近の電子システムの可搬性及び信頼性を改善している。本願出願人へ譲渡されている１９９２年１２月２１日付で出願された「集積化したバッテリマウントを有する表面装着可能な集積回路パッケージ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔａｂｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｐａｃｋａｇｅ  ｗｉｔｈＩｎｔｅｇｒａｔｅｄ  Ｂａｔｔｅｒｙ  Ｍｏｕｎｔ）」という名称の米国特許出願第０７／９９５，６６５号は、半導体集積回路とバッテリの両方を収容するパッケージの一例について記載している。
【０００５】
然しながら、従来のバッテリは組立プロセス期間中に集積回路が露呈される温度及び化学的条件に対して信頼性を持って耐えることが可能なものではない。例えば、あるタイプのバッテリは１８１℃程度の低い温度に露呈されることによって回復不可能な損傷を受ける場合があり、その温度は装着即ち実装プロセスにおいて使用される半田の温度より低い温度である。例えばオンチップオシレータに接続して使用されるあるクオーツ水晶共振子等のその他の部品もこのような厳しい環境条件に影響を受け易い。装着プロセスの過酷な化学的な環境は、更に、これらの部品の物理的な構造に損傷を与える場合がある。本願出願人に譲渡されている１９９３年４月８日付で出願された「高さの低い着脱自在なモジュールを有する表面装着可能集積回路パッケージ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔａｂｌｅ  Ｉｎｔｅｒｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｐａｃｋａｇｅ  ｗｉｔｈ  Ｌｏｗ−Ｐｒｏｆｉｌｅ  Ｄｅｔｅｃｈａｂｌｅ  Ｍｏｄｕｌｅ）」という名称の米国特許出願第０８／２２５，２２７号は、バッテリ等の温度に影響を受け易い部品を収納するモジュール及び表面装着可能なチップパッケージの一例を記載している。
【０００６】
あるシステム適用場面では複数個の回路ボードを互いに密接した間隔で据え付ける場合がある。その結果、回路ボード上に据え付けられた部品の高さは非常に低いものに維持されねばならない。
【０００７】
【発明が解決しようとする課題】
本発明は、集積回路パッケージ及びバッテリやオシレータ等のその他の回路部品を受納すべく適合された基板を提供することを目的とする。
【０００８】
本発明の別の目的とするところは、このような部品を低コストで且つ高さの低いパッケージの状態で組込んだ基板を提供することである。
【０００９】
本発明の更に別の目的とするところは、回路部品を基板へ装着し次いで該基板を回路ボードに取付けた集積回路パッケージへ装着することが可能であり、集積回路パッケージを回路ボードへ組み立てる期間中に回路部品を過酷な環境に露呈させる必要性を最小とした基板を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、集積回路パッケージ及びバッテリや水晶共振子等の温度に影響を受け易い部品等を包含する種々の集積回路部品を装着する基板に対して適用可能な技術である。モールド成形したチップパッケージは回路ボードへの電力及び信号を伝達するための従来のリードを有しており、更に基板へ接続するための端子を有している。該基板は該チップパッケージを収容するためのカットアウト即ち切除部を有すると共に、チップパッケージの端子と係合するコンタクトを有している。該基板は、更に、その他の回路部品を収容するための付加的なカットアウト即ち開口部を有している。チップパッケージに対して使用したのと同一の基板コンタクトを使用して他の部品のリードを取付け、チップパッケージに対する電気的接続を与えると共に機械的支持を与える。基板及びチップパッケージは、好適には、組立期間中に基板コンタクト及び装着すべき部品に対してチップパッケージの不整合を防止するためのロックアウト特徴を有している。該部品及びチップパッケージの各々は基板内に支持されており、低コストで高さの低いパッケージを提供する。
【００１１】
【発明の実施形態】
図１を参照して、本発明の好適実施例について詳細に説明する。基板１０は集積回路部品を支持すべく構成されている。種々のカットアウト即ち開口部１２，１４，１６が回路部品を収容するために基板内に形成されている。各開口部の寸法及び形状は、該開口部内に装着すべき各部品の配向状態及びタイプによって決定される。以下により詳細に説明する如く、集積回路チップパッケージの装着状態をサポートするために基板１０において開口部１２が形成されている。基板には開口部１が形成されており、それは例えば水晶共振子等の回路部品を収容するために充分な寸法及び配向状態を示している。従って、開口部１４は、例えば、矩形形状を有し、且つその矩形形状のより長い側部を基板の端部に対して平行とさせるか又は垂直とさせることが可能である。開口部１６は、例えば電気化学セル等の別の回路部品を収容するのに充分な寸法及び形状に形成されている。
【００１２】
開口部１２は、互いに接続させることが必要な種々の部品へ機械的且つ電気的に接続を与えるために種々のコンタクト又はランドを有している。機械的接続は該部品に対して必要な物理的支持を与える。特定の実施例においては、タブ１８，２０，２２，２４が該部品に対して物理的な支持及び電気的な接続を与える電気的コネクタ用の支持タブである。タブ１８乃至２４は基板の一部であり且つ開口部１２内へ突出している。当該技術分野において公知の如く、導電性コンタクト２６，２８，３０，３２が夫々タブ１８乃至２４の上に形成されており、基板１０の両側において電気的導通を与えている。例えば、従来のプリント回路ボードトレースを導電性コンタクトとして使用することが可能であり、又はメタライズしたビアを基板を貫通して形成し、基板上のタブの両側に形成したコンタクトへ電気的接続を形成することが可能である。電気的コンタクトは、半田又はその他の従来の方法によって形成することが可能である。以下により詳細に説明する如く、これらのタブ及びコンタクトは基板の両側において機械的及び電気的の両方の接続を与える。カットアウト即ち開口部１２の内側へ向かって突出した状態でロックアウトタブ３３が形成されている。ロックアウトタブ３３は、カットアウト１２内に位置される部品を強制的にコンタクト２６乃至３２に対して正確な電気的接続を行なうために適切な整合状態とさせる。
【００１３】
図２を参照して、基板１０への部品の据え付けについて説明する。図２は、矩形状のカットアウト１４内に水晶共振子３４を据え付けた状態を示している。水晶共振子３４は、好適には、従来のクオーツタイプのものであって、金属パッケージ内に密封されており、２本のワイヤ３６が一端部から延在している。この水晶共振子は、カットアウト即ち開口部１２内に位置された集積回路チップパッケージ内の半導体装置におけるオシレータ回路の周波数を設定することが可能である。水晶共振子３４は、それを開口部１４によって画定されているカットアウト内に配置させることによって基板１０内に位置決めさせ、且つ例えば超音波ボンティング又は熱圧縮ボンディング、又はスポットウエルディング等の従来技術によって基板１０の上側のコンタクト３０，３２（図１参照）に対してワイヤ３６を固着させることによって基板１０内に位置決めさせる。水晶共振子３４の下側表面は、基板１０の下側表面と同一面状又は実質的に同一面状とさせることが可能である。カットアウト即ち開口部１４の配向状態を変化させることによって水晶共振子３４を任意の配向状態で位置決めさせることが可能である。
【００１４】
予めタブリード４０，４２を取付けた集積回路チップバックアップ電源３８用の電気化学セルを開口部１６内に据え付けることが可能である。水晶振動子及びセルの両方を使用することの可能な集積回路の例としては、タイムキーパー回路、及び定常的なクロック周波数入力に基づくクロック型論理装置等がある。タブリード４０，４２は、好適には製造を簡単化させるために、セル３８の正及び負の夫々の端子に対してウエルディング即ち溶接される。次いで、タブリード４０をコンタクト２８へ固着させ（図１参照）、且つタブリード４２をコンタクト２６へ固着させ、尚夫々の固着はウエルディング（溶接）又は別の従来技術によって行なう。水晶共振子３４の場合における如く、セル３８の両方のタブリードを基板１０の上側にあるコンタクトへ固着させ、そのことは基板の下側にある別の部品によって該コンタクトへ接続を行なうことを可能とする。電気化学セル３８は、好適には、エネルギ密度が高いためにリチウム型のものとする。特定の構成においては、セル３８はディスク形状をしており、そのディスクの本体の両側は夫々正極端子及び負極端子として機能し、且つタブリード４０，４２をコンタクト２６，２８へ夫々取付けることによって物理的に支持される。水晶共振子３４の場合における如く、セル３８は、その下側表面が基板１０の下側表面と同一面状であるか又は実質的に同一面状であるように位置決めされる。図１に示したノッチ１７は、リード４０が基板１０の上側へ延在しコンタクト２８へ接続するための空間を与えている。
【００１５】
図３を参照して説明すると、本発明の集積回路チップパッケージ４４は公知の態様でプリント回路ボード６０へ装着可能であるような態様で設けられたリード４６を有するモールド成形したパッケージである。リード４６は標準的なガルウイング型のＳＯＩＣパッケージ又は公知のＪリード形態でプリント回路ボード６０へ表面装着させるように形成することが可能である。一方、該チップパッケージは例えばデュアルインライン（ＤＩＰ）パッケージ等の公知のスルーホールパッケージとすることが可能である。チップパッケージ４４は、好適には、低コストとし且つ製造を簡単化するためにモールド成形したプラスチック型のものとする。然しながら、本発明はチップパッケージがセラミック密封型のものであるシステムに適用することも可能である。勿論、半導体集積回路装置（不図示）がチップパッケージ４４内に装着されており、且つリード４６と集積回路装置上のボンドパッドとの間にはワイヤ、ビーム又はその他の従来の導電性部材によって電気的接続が形成されている。
【００１６】
チップパッケージ４４はその本体に刻設した４個のカットアウト４７を有しており、パッケージの各端部に２個のカットアウトが設けられている。基板に取付けた場合にパッケージの占有面積を最小状態に維持するためにカットアウト４７はチップパッケージ４４の矩形状の本体内に形成されている。このようなカットアウトの配置状態は通常パッケージ４４内の半導体装置の配置状態に影響を与えるものではない。何故ならば、パッケージ４４はその長さが幅よりもかなり長く、パッケージ４４内に装着される集積回路チップは殆どパッケージ４４の端部まで完全に延在するものではないからである。
【００１７】
図４を参照すると、チップパッケージ４４の概略平面図が示されている。ワイヤ（不図示）がリード４６をチップパッケージ４４内にパッケージされた半導体装置（不図示）上の対応する端子へ電気的に接続させる。導電性のタブ又は端子プレート４８，５０，５２，５４がチップパッケージ４４のリードフレームからカットアウト４７内へ延在しており、タブ４８及５０が該パッケージの一端部に設けられており且つタブ５２及び５４が該パッケージの他端部に設けられている（図３も参照）。導電性タブ４８乃至５２は、好適には、パッケージ４４内のリードフレームの延長部である。
【００１８】
上述したように電気化学セル及び水晶共振子を具備する基板１０は、リードフレームから延在するチップパッケージ導電性タブ４８乃至５４の上側表面に夫々対応した底部表面位置にコンタクト２６乃至３２を有している。基板のこれらのコンタクト２６乃至３２はチップパッケージの導電性タブ４８乃至５４と係合され、ウエルディング（溶接）又はその他の従来技術によって物理的及び電気的接続が形成される。基板上のロックアウトタブ３３は位置５６において導電性タブ４８と５０との間に延在している。チップパッケージ４４はその凹設領域５８でロックアウトタブ３３を受納する。ロックアウトタブ３３は、導電性タブ４８及び５０の２つの間にのみ延在するロックアウトタブ３３は、一方においては、電気化学セル３８及び水晶共振子３４と、他方においてはチップパッケージ４４内の集積回路の適宜の端子との間の適切なる電気的接続を確保する。従って、チップパッケージ４４が誤った配向状態とされたり厳しい電気的損傷が発生する可能性が防止される。
【００１９】
本発明システム乃至は組立体を収容する基板を製造する通常の場合においては、最初にチップパッケージ４４をウエーブソルダリング又は別の従来の方法によって回路ボード６０へ装着させる。次いで、基板１０及びその装着物を開口部１２内のコンタクト２６乃至３２をチップパッケージ４４の導電性タブ４８乃至５４と係合状態とさせることによりチップパッケージ４４へ装着させることが可能である。基板１０をチップパッケージ４４へ装着させることは、チップパッケージを回路ボード６０へ装着する前に行なうことが可能であるが、このプロセスを逆に行なうことに利点がある。チップパッケージを回路ボード６０へ装着するプロセス、特に、チップパッケージが表面装着型のものである場合には、高温及び過酷な化学物質等の過酷な環境が発生する場合がある。チップパッケージを回路ボード６０へ装着させた後に基板１０をチップパッケージ４４へ装着させることによって、例えば電気化学セルや水晶共振子等の基板に取付けた部品が半田や、フラックスや、溶媒等の化学物質及び高温等のチップパッケージ４４が露呈される状態を最小とすることが可能である。従って、基板へ取付けた環境によって影響を受け易い回路部品の信頼性を維持することが可能である。
【００２０】
リード４６を取付けた回路ボード６０からチップパッケージを取除くことなしに、基板１０をチップパッケージ４４のタブ４８乃至５４から取外すことが可能である。基板１０がセル即ちバッテリ３８を有する場合には、基板１０をチップパッケージから取除くことが可能であるということは、バッテリの寿命が来た場合にバッテリを交換することを容易とする。更に、この構成においては、セル３８と水晶共振子３４とはチップパッケージとは重畳関係にはなくチップパッケージ４４の横に配設されている。従って、そのシステムの全体的な高さは最小とされている。更に、チップパッケージ４４のタブ４８乃至５４はリードフレームからカットアウト４７内へ延在しているので、チップパッケージ４４を基板上のコンタクト２６乃至３２へ装着した場合には、チップパッケージの一部が開口部１２を介して上方へ延在し且つ基板１０の表面の上方に位置する。パッケージ４４の下側に存在する回路ボード６０へリード４６を装着するために充分なるクリアランスが存在するが、基板１０の下側に存在するチップパッケージ４４の全体的な高さも最小とされる。
【００２１】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】  本発明の好適実施例に基づいて温度に影響を受け易い部品を装着するのに適した基板を示した概略平面図。
【図２】  本発明の好適実施例に基づく基板及び部品の組立状態を示した概略正面図。
【図３】  本発明の好適実施例に基づくチップパッケージ及び回路ボードを示した概略部分斜視図。
【図４】  本発明の好適実施例に基づくチップパッケージを示した概略平面図。
【符号の説明】
１０  基板
１２，１４，１６  開口部（カットアウト）
１８，２０，２２，２４  タブ
２６，２８，３０，３２  コンタクト（接触部）
３３  ロックアウトタブ
３４  水晶共振子
３６  ワイヤ
３８  バッテリ
４０，４２  タブリード
４４  チップパッケージ
４７  カットアウト
【図１】
0003998732.tif 000002
【図２】
0003998732.tif 000003
【図３】
0003998732.tif 000004
【図４】
0003998732.tif 000005