(57)【特許請求の範囲】
【請求項１】
ＤＦＰ並びに概念ＦＰＧＡ、ＤＰＧＡなどの２次元又は多次元プログラマブルセル構造を有するモジュールにおける個々のセル又はセル群を接続するためのバスシステムであって、
前記バスシステムは、多数の互いに電気的に独立なバスセグメントから構成され、該バスセグメントはノードを介して分離されている、ＤＦＰ並びに概念ＦＰＧＡ、ＤＰＧＡなどの２次元又は多次元プログラマブルセル構造を有するモジュールにおける個々のセル又はセル群を接続するためのバスシステムにおいて、
ａ）  前記ノードは前記バスセグメントを自立的に及びデータの処理の間に統合又は分離し（図２６〜２９）、
ａ１）  統合のために複数のバスセグメントがゲートを介して前記ノード内に存在するバスバーに統合接続されている（図２０）か
又は
ａ２）  統合は直接スイッチングエレメント（図２３）、ドライバ及び／又はレジスタを介して行われ、
ｂ）  各ノードはルックアップテーブル（２６０１）を有し、該ルックアップテーブルには接続の形成に関する情報が格納されており、
ｃ）  各ノードは、接続が形成されうるか否かを自動的に検査する監視ユニット（２６０３）を有し、有意義な形成可能な接続を形成するか又は相応の接続が形成されるまでデータ伝達を遅延することを特徴とする、ＤＦＰ並びに概念ＦＰＧＡ、ＤＰＧＡなどの２次元又は多次元プログラマブルセル構造を有するモジュールにおける個々のセル又はセル群を接続するためのバスシステム。
【請求項２】
バス接続は段階的に形成され、データ送信側（０４０１）はまず最初に該データ送信側に接続されたノード（０４０２）への接続のみを形成し、該ノードはついで自らのルーティングテーブルを介して自らに隣接するどのノードが接続に必要であるかを検出し、このノードがすでの他の接続に使用されていない限りこのノードに対して接続しているバスセグメントを介して接続を開始し、
このノードがすでに他の接続に使用されている場合には、バス接続の形成を中断又は中止し、
このノードがすでに他の接続に使用されていない場合には、要求されたノードはバス接続の形成を継続する（図４〜１２）、請求項１記載のバスシステム。
【請求項３】
バスセグメントはデータパケットを伝達するために形成され、データ送信側はまず最初に該データ送信側に接続されたノードへの接続を形成し、該ノードはついで自らのルーティングテーブルを介して自らに隣接するどのノードが接続のために必要であるかを検出し、バスセグメントがすでに他の接続に使用されていない限りはデータをこの相応のバスセグメントを介して伝送し、バスセグメントがすでに他の接続に使用されている場合には、バス接続の形成を中止し、バスセグメントがすでに他の接続に使用されていない場合には、隣接のノードにおいてこのデータが格納され、新しいデータが受け入れられる（図３３）ことを特徴とする請求項１記載のバスシステム。
【請求項４】
データ又は接続のアドレスはノードのルックアップテーブル（２６０１）において次のノードのアドレスに変換される（２７０９）ことを特徴とする請求項１から３までのうちの１項記載のバスシステム。
【請求項５】
データ又は接続のアドレスはノードの計算ユニットにおいて計算され、次のノードのアドレスが計算される（図３２）か又はルックアップテーブル（２６０１）を介して前記次のノードのアドレスが生成されることを特徴とする、請求項１から３までのうちの１項記載のバスシステム。
【請求項６】
接続形成が失敗した場合、この形成を後の時点で改めて試行する（図１１）ことを特徴とする請求項１から５までのうちの１項記載のバスシステム。
【請求項７】
接続形成が成功した後で、ノードはパッシブであり、データ伝送はもっぱらデータ送信側とデータ受信側とによって制御される（図１４）ことを特徴とする請求項１から６までのうちの１項記載のバスシステム。
【請求項８】
ノードは自立的にデータを次のノードに伝達し（図３３）、自動的に同期を引き継ぐ（図２５）ことを特徴とする請求項１から６までのうちの１項記載のバスシステム。
【請求項９】
データ送信側もデータ受信側も接続形成の間にも動作の間にもバスシステムに関する情報を有さず、ノードへのいかなる介入動作も行わない（図３０〜３１）ことを特徴とする請求項１から８までのうちの１項記載のバスシステム。
【請求項１０】
ノード及び該ノードのルーティングテーブルはロードロジック（１６２４）によってコンフィギュレート及び再コンフィギュレートされることを特徴とする請求項１から９までのうちの１項記載のバスシステム。
【請求項１１】
ノードはデータを複数のノードに同時に送信することができ（ブロードキャスティング）、同期信号は受信側ノードに調整可能にブール論理で結合され、さらに調整可能にマスキングされて送信側ノードへ戻される（図２１）ことを特徴とする請求項１から１０までのうちの１項記載のバスシステム。
【請求項１２】
ＤＦＰ並びに概念ＦＰＧＡ、ＤＰＧＡなどの２次元又は多次元プログラマブルセル構造を有するモジュールにおける個々のセル間のデータの伝達のための方法であって、
データの伝達はセグメントごとに多次元バスシステムにおいて行われ、さらにセグメントは任意に統合接続される、ＤＦＰ並びに概念ＦＰＧＡ、ＤＰＧＡなどの２次元又は多次元プログラマブルセル構造を有するモジュールにおける個々のセル間のデータの伝達のための方法において、
データ伝達は自動的に及び自立的にノードによって同期される（図２２、図２５）ことを特徴とする、ＤＦＰ並びに概念ＦＰＧＡ、ＤＰＧＡなどの２次元又は多次元プログラマブルセル構造を有するモジュールにおける個々のセル間のデータの伝達のための方法。
【請求項１３】
バスのセグメントは一貫的な遅延なしのバスシステムに固定的に統合接続される（図１４）ことを特徴とする請求項１２記載の方法。
【請求項１４】
バスのセグメントはレジスタ（３３０１、３３０２）によって時間的に遅延されて及び調停されて接続されることを特徴とする請求項１２記載の方法。
【請求項１５】
請求項１３及び請求項１４記載の２つの接続方法が接続において行われることを特徴とする請求項１２から１４までのうちの１項記載の方法。
【請求項１６】
バスの形成はルックアップテーブル（２６０１）によって制御され、該ルックアップテーブルには接続データが格納されており、各ルックアップテーブルにおいて次のテーブルのエントリが指示されていることを特徴とする請求項１２から１５までのうちの１項記載の方法。
【請求項１７】
１つのバスの形成は目標の一意的に計算可能な相対アドレス又は絶対アドレスの情報によって行われる（図３０）ことを特徴とする請求項１２から１５までのうちの１項記載の方法。
【請求項１８】
目標軸に到達した場合にのみ既存の形成方向を変更する（図３１）ことを特徴とする請求項１２から１５及び１７のうちの１項記載の方法。
【請求項１９】
既存の形成方向において封鎖が現れるやいなや、この既存の形成方向を変更する（図３１）ことを特徴とする請求項１２から１５及び１７のうちの１項記載の方法。
【請求項２０】
形成方向とは逆方向に及び目標軸を越えて形成は行われない（図３０〜３１）ことを特徴とする請求項１２から１５及び１９のうちの１項記載の方法。
【請求項２１】
一定の予め設定された余地の中で偏差が動く限り、形成方向とは逆方向に及び目標軸を越えて形成が行われる（図３２）ことを特徴とする請求項１２から１５及び１７のうちの１項記載の方法。
【請求項２２】
請求項１６及び請求項１７記載の２つの形成方法が接続において行われることを特徴とする請求項１２から２１までのうちの１項記載の方法。
【請求項２３】
複数の要求が発生する際に、ノード（３３０１、３３０２）において要求を調停することを特徴とする請求項１２から２２までのうちの１項記載の方法。
【請求項２４】
複数の要求が発生する際に、複数の要求が同時に処理される（図２７）ことを特徴とする請求項１２から２３までのうちの１項記載の方法。
【請求項２５】
データはバスセグメントを介して次のノードに送信され、該次のノードはデータを確認する（図１４）ことを特徴とする請求項１２から２４までのうちの１項記載の方法。
【請求項２６】
データはバスセグメントを介して複数の次のノードに送信され、該次のノードはデータを確認し、確認信号は任意にブール代数で結合される（図２１）ことを特徴とする請求項１２から２４までのうちの１項記載の方法。
【請求項２７】
データはバスセグメントを介して複数の次のノードに送信され、該次のノードはデータを確認し、個々の確認信号をマスキングアウトするためのマスクが存在する（図２１）ことを特徴とする請求項１２から２４及び２６のうちの１項記載の方法。
【請求項２８】
請求項２５及び請求項２６記載の２つの伝達方法が接続において行われることを特徴とする請求項１２から２６までのうちの１項記載の方法。
【請求項２９】
既存のバスは切り離し信号（図２２）に基づいて分解され、該切り離し信号はすべての参加しているノードに伝送される（図１５ｆ）ことを特徴とする請求項１２から２８までのうちの１項記載の方法。
【請求項３０】
切り離し信号はタイムアウトに基づいて１つ又は複数のノードによって生成され、すべての参加しているノードに伝送される（図１５ｆ）ことを特徴とする請求項１２から２９までのうちの１項記載の方法。
【請求項３１】
タイムアウトはデータが伝達されなかった時間に基づいて行われる（概念説明：タイムアウト発生器）ことを特徴とする請求項１２から３０までのうちの１項記載の方法。
【請求項３２】
タイムアウトは伝達されたデータ量に基づいて行われる（概念説明：タイムアウト発生器）ことを特徴とする請求項１２から３０までのうちの１項記載の方法。
【請求項３３】
タイムアウトは不可能であることを特徴とする請求項１２から３０までのうちの１項記載の方法。
【請求項３４】
各バスセグメントに対して使用されるタイムアウト方法は請求項３１から３３に応じて選択されることを特徴とする請求項１３から３３までのうちの１項記載の方法。
【発明の詳細な説明】
発明の背景
技術分野
本発明は、多次元配置されたセル構造を備えたモジュールに対するバスシステムに関する。ここでセルは、従来技術のＦＰＧＡセルセル構造（ＦＰＧＡ＝Field Programmabe Gate Arrays）、またはＤＦＰ（Daten Fluβ Prozessoren）の計算機構とすることができる。接続は勿論、動作中に形成ないし解除され、ここで複数のセルが交互に同じリソースを使用する。データ流の同期とリソース管理は自立的に行われる。
従来の技術
．．．２次元または多次元プログラマブルＦＰＧＡ、ＤＰＧＡ（=Dynamically Programmable Gate Arrys）を有するシステム
ＦＰＧＡおよびＤＰＧＡには内部バスシステムが存在する。この内部バスシステムは、すべてに対するグローバル接続を有するか、または大量の論理セルを有するか、またはローカル・ネクストネイバー接続を有する。両方の方式で共通なのは、２つまたは複数の論理セル間の直接接続を取り扱うことである。さらにまさに１つの信号がバスを使用することができる。ただし、多重化構造が多数のローカルセルにおいて制御部と共にコンフィギュレートされる場合は別である。
ＵＳ−Ａ５５２１８３７から、スイッチングエレメント（交換ボックス、ＳＢＸ）を介して複数のバスセグメントを相互に接続する技術が公知である。接続はプレースツール（placetool）およびルートツール（routetool）により、モジュールのプログラムの前に設定され、いったんコンフィギュレートされる。接続を複数の異なるセルにより交互に使用することは不可能である。ＳＢＸは、接続、接続形成および接続解除、および時間同期を管理するための内部機能を有していない。同様に、接続を介したデータ伝送の自動同期も行われない。
．．．ＤＦＰベースのシステム
ＤＥ４４１６８８１によるＤＦＰベースのシステムには、それ自体すでに説明したバスシステムが存在する。付加的にバスシステムを分離する手段が存在し、これにより複数の分離した使用可能な部分バスが存在する。
問題
通常のバスシステムは、大容量のデータをバイト毎にまたは群分けされた信号の形態で伝送するには適さない。とりわけアルゴリズムを計算するためのモジュールが使用される場合には、多数のデータ（パケット）を、モジュールの個々にコンフィギュレートされた機能領域間で同時に伝送することが必要である。通常の技術では、同じデータを含む２つ（またはそれ以上）の機能ブロックの（バス）接続である各データ経路に対して、直接のポイント・ツー・ポイント接続を形成する必要があり、このポイント・ツー・ポイント接続が専ら上記の機能ブロック間のデータトラフィックを制御する。常に正確に１つのデータパケットだけがバスに存在することができる。網目状接続（ネットワーク）コストは極端に大きい。現在の内部バスの速度は最大バス幅とバス上の信号伝搬時間により制限される。
ＵＳ−Ａ５５２１８３７に記載された技術では、リソースを多重に自動的に使用することはできない。なぜなら、接続は固定的にソフトウェアのランタイムの前に設定されるからである。モジュールは接続を必要に応じて自動的に形成および解除することはできない。専用線路を介するデータ伝送を自動的に同期することは行われない。この種の機能はユーザによるプログラミングに任されたままである。とりわけ接続の自動形成および自動解除に対しては自動同期が必然的に必要になる。これはデータの正確性と無損失を保証するためである。
本発明のよる改善、課題
本発明の課題は、多数の機能ブロック間でデータを伝送することのできるバスシステムを提供することであり、その際に複数のデータパケットが同時に１つのバスに存在できるようにする。ここでバスシステムは種々のデータ形式またはデータ送信側に対して自動的に正しい接続を識別し、これを形成する。
本発明のバスシステムの詳細および有利な構成、並びに特徴は請求項に記載されている。
発明の説明
本発明の概要、側面
水平、垂直、対角または各任意の位置でモジュールに組み込むことのできるバスシステムが説明される。
バスシステムは多数のセグメントに分割され、セグメントの分離はバス制御回路によって行われる。このバス制御回路はノードと称される。ノードは同時にルータの役割も受け継ぐ。すなわちデータのフロー方向の制御を行う。論理セル、またはＤＦＰに通常のＰＡＥセルはノードに接続され、これらはそのデータをノードを介して送受信する。ここで各データパケットには目標アドレスを添付することができる。同じようにバスシステムはルックアップテーブル（以下、ルーティングテーブルと称する）を介して目標アドレスを発生することができる。このためには特に、発生したイベントに基づいて少なくともテーブルのエントリが選択され、所定の受信側がこのエントリ（又は複数のエントリ）によって再コンフィギュレートされる方法を用いることができる。この方法は例えば、ＤＥ１９６５４８４６．２−５３から公知である。バスシステムは特に、モジュールの外部端末端子に直接接続するのに適する。接続の形成と解除、並びにデータの同期は自動的に行われる。必要なバスセグメントが瞬時には占有されているため接続形成が失敗すると、後の時点で接続形成が繰り返される。種々のデータ形式またはデータ送信側に基づいて、自動的に異なる接続を形成することができる。
本発明の説明
バスシステム
モジュールには多数のバスが存在し、このバスは水平、垂直、対角または任意の位置でモジュールに配置することができる。ここで個々のバスは１つのモジュール縁部から別のモジュール縁部まで通して分割されるのではなく、多数のバスセグメントに分割される。各バスセグメントは別の使用可能でネットワーク化可能なバスセグメントに依存せず、網目状接続はノードにより引き受けられる。バスシステムには固有のプロトコルを実現することができ、このプロトコルはノードにより管理される。同じように、プロトコルをバスを使用するセルにより管理し、ノードを単なるパッシブスイッチとすることも考えられる。
ノード
ノードは個々のバスセグメント相互の網目状接続に使用する。同じようにバスセグメントへのセルの網目状接続もノードにより引き受けられる。
ノードにはすべての方向のバスセグメントが統合されている。このことは次のことを意味する。
−２次元システムにおいては、バスは北（Ｎ）、南（Ｓ）、東（Ｅ）、西（Ｗ）の４方向からノードに導かれる。
−３次元システムにおいては、バスは北（Ｎ）、南（Ｓ）、東（Ｅ）、西（Ｗ）、上（Ｔ）、下（Ｂ）の６方向から導かれる。
−ｎ次元システムにおいては、バスはｎ方向（次元に応じて、方向が符号により定められる方向ベクトルが存在する⇒次元当たり２つの方向が存在し、これらは方向ベクトルの符号により区別される）からノードに導かれる。
ノード、タイプＡ
ノード内にはバスシステムが存在し、このバスシステムに外部バスが接続され、従ってこのバスシステムは複数のバスバーからなる。外部の第１バスがゲートを介してバスバーに接続される。別のゲートを介してバスバーは外部の第２バスに接続される。ブロードキャスティング、すなわちデータを複数の受信器に送信することを可能にするため、複数の“第２”バスを内部バスシステムに接続することもできる。
ここでゲートは純粋にパッシブなスイッチとして、バスドライバとして、またはレジスタ／ラッチとして構成することができる。
さらにノードは、これと接続され、コンフィギュレーション可能なエレメント（セル）へアクセスする。これらをノードは場合により隣接する１つまたは複数のバスセグメントと接続する。
ノード、タイプＢ
タイプＡのノードとは異なり内部バスは存在しない。ノードはｎ個のコンフィギュレーション可能なスイッチからなり、スイッチは各隣接するセグメントを各別の隣接するセグメントと接続することができる。例えば２次元構造の場合、ｎ＝６である。
0003894957.tif 000002
スイッチは単方向または双方向に構成することができ、ここでスイッチはデータを記憶するためのレジスタまたはラッチを有する。
“通常の”ルーティング方法
接続はデータ送信側ＤＳにより初期化される---これはコンフィギュレーション可能なエレメント（論理セル、バスセルまたは外部接続）であり---、このエレメントはデータ受信側ＤＥ（これも同じようにコンフィギュレーション可能なエレメントからなる）への接続を必要とする。このためにデータ送信側ＤＳはノードに自分のバス要求を通報する。データ送信側の直後にある第１のノードは開始ノードと称される。この開始ノードは、後に説明するように、内部テーブルからデータ転送に対して必要な次のノードのアドレスを取り出す。
ノードが第１の所要のバスセグメントに応答できる限り（このことは、バスセグメントとノードの内部バスバーが空きである場合には常に可能である）、このノードは接続形成を行い、それ以外の場合このノードはデータ送信側ＤＳの要求を拒絶し、データ送信側ＤＳは後の時点で再度、アクセスを試行する。またはデータ送信側は待機してから、ノードがアクセス要求を受容するまでアクセス要求をさらに維持する。
各後続のノードはさらに次のノードのアドレスをその内部テーブルから取り出し、接続形成を継続する。ノードが接続形成を実行できなければ（所要のバスセグメントがビジーであるか、またはノードのバスバーが空きでない）、このノードは待機状態にジャンプするか、または接続形成を中断し、エラーを開始ノードにフィードバックする。
接続が完全に形成されて初めて、データパケットが伝送され、送信側はデータ交換に対する受領確認信号を受け取る（Ready/Acknowedgeプロトコル）。このことにより、データ転送は自動的にデータ送信側と同期される。接続形成が失敗すると、後の時点で接続形成を繰り返さなければならず、データ送信側は受領確認信号を受け取らない。従ってデータが失われてしまうことはない。
接続が完全に形成されると、この接続はデータ送信側ＤＳが開始ノードへの通報によってこの接続を解除されるまで半永久的に存在する。タイムアウト法を実行することも考えられる。このタイムアウト法では、存在する接続を所定時間後に解除し、とりわけ比較的長時間、データ転送が行われない場合にはバスセグメントを他の接続に対して使用できるようにするため接続を解除する。
拡張されたルーティング方法
これまで説明した接続形成では、アドレスは接続形成フェーズの間だけバスに存在する。データ伝送の間、アドレスはもはや伝送されない。拡張されたルーティング方法では、アドレスは常時別個の線路でデータと共に同時に伝送される。ここでは２つのアドレシングスキーマが存在する。
１．空間座標
アドレスとして目的地の空間座標が通報される。空間座標はシステムの選択された次元に依存する。例えば３次元システムは座標Ｘ、Ｙ、Ｚを使用し、２次元システムはＸ、Ｙを使用する。原則的にこの方法は任意の次元のシステムに適用することができる。各座標には方向ベクトルが配属されており、方向ベクトルはデータ／接続形成が正または負の方向に移動するか否かを表す。
データは原点ノードから調整された方向の１つに移動する。ここで相応する方向座標はノード通過の際に次のように変形される。
−正の方向への移動の際に１減算される。
−負の方向への移動の際に１加算される。
目標軸には座標が０であるときに到達し、目標ノードにはすべての座標が０であるときに到達する。
２の補数が発生され、座標が負の数として表示されるか（これに加算される）、または正の数から減算されるかはインプリメント構成に依存する。同じように正に数には、目標位置を表すオーバフローが発生するまで加算することができる。
データの伝搬方向を設定するのに２つのストラテジーがある。
ａ．統計的方法：データは常に、方向変化が絶対に必要になるまで同じ方向で伝搬する。すなわち、常に同じ方向を維持しようとする。方向変化が必要になるのは、瞬時の方向座標がゼロに等しい場合、すなわちその目標位置に到達した場合である。
座標の目標位置に到達したなら、データは０に等しくない座標方向に移動される。すべての座標がゼロであれば、データの目標ノードに到達する。
ｂ．ダイナミックな方法：データは可能の方向の１つに任意に移動される。ここで運動は常に、方向ベクトルにより設定される方向へ行われる。ここで任意の方向とは、データは常にもっともトラフィックの少ないノードにさらに導通されることを意味する。従って衝突および閉塞のもっとも少ない経路に進むことが常に試みられる。このことによりこの方法は、場合によってはさらに高速になり、システムが大きい場合に適する。
２．アドレスルックアップ
ルックアップアドレスが伝送されると、それぞれ次のノードが各ノードにおいて新たに検出される。このことは後で説明するルーティングテーブルから、ルックアップアドレスのエントリを読み出すことにより行われ、データは次の目標に対して設定される。この経過は、“通常の”ルーティング方法と同じである。
空間座標の利点は、テーブルの探索が必要ないことであり、従って管理コストの小さいことである。アドレス探索の利点は、そのフレキシビリティと、接続の正確な予測性にある。
部分的に２つの方法を相互に組み合わせることも有利である。このためには、２つのアドレス（空間座標とルックアップアドレス）を同時に伝送しなければならない。空間座標がゼロでなければ、データは空間座標に基づいて伝送される。空間座標がゼロになると直ちに、瞬時のルーティングテーブルにてルックアップアドレスの箇所への探索が実行される。このことにより、どのセグメントを介してデータをルックアップ方法または空間座標方法により伝送するかをフレキシブルに調整できる。
拡張されたルーティング方法のバス状態
１．半永久的
接続は、“通常の”ルーティング方法と同じように半永久的に形成することができる。ここでは、第１のデータが通過した各ノードが恒久的に、このデータに配属されたアドレスに従って自由接続される。自由接続は後続のすべてのデータに対して、接続解除が実行されるまで後続のすべてのデータに対して行われる。この種の構成は拡張されたルーティング方法では必ずしも必然ではないが、２つの利点が得られる。
ｉ．データの伝搬時間が格段に低減される。
ｉｉ．処理による時間損失が回避される。
２．レジスタード（Registered）
これは通常のバス状態である。到来するデータはまずレジスタに中間記憶される。レジスタへの書き込みの際に、受領確認信号が送信ノードに送付される。データは、レジスタが空であるときだけこれに書き込まされる。すなわち、先行するデータがレジスタに書き込まれていないか、または先行して書き込まれたデータがすでにさらに転送されている場合でだけ書き込まれる。レジスタが空でなければ、レジスタが空になるまで待機され、受領確認信号は形成されない。レジスタは任意アクセスされ、瞬時に最も高い優先度を有するレジスタが伝送される。任意アクセスと伝送は各クロックにより周期的に行われる。この方法はとりわけ、伝送チャネルに多数の異なるソースのデータを時間に制限されずに伝送すべき場合に適する。この方法はソース最適化されると言える。
３．セグメント化
セグメント化された伝送チャネルは、半永久的およびレジスタ指向のノードからなる。ここで伝送チャネルは、箇所毎に速度最適化され、半永久的に、そして他の箇所でソース最適化されて構成される。
ルーティングテーブル
ノードの基本モジュールはルーティングテーブルである。これはＤＥ１９６５４８４６．２−５３に記載されているスイッチングテーブルに類似である。
このようなテーブルの可能な構造を実施例に基づいて説明する。
0003894957.tif 000003
各セルは有効な接続を示す。ここで複数の接続は同時にアクティブになることができ、最大で空きの内部バスバーと空きの外部バスセグメントの数の接続が存在する。後で説明する監視ロジックは、新たに選択された接続が形成できるか否かの検査を引き受ける。
各行はその２進アドレスを介して問いかけられ、選択される。さらに２進アドレスを有していない特別行がある。この特別行はトリガ信号または状態信号を介して選択される。この信号には、
−ｒＲＤＹｌ，ｒＲＤＹｈ
−ｏＡＣＫ１，ｏＡＣＫ２
が所属する。
ここではデータ受信側（ｒＲＤＹ）へのバス接続が、データ送信側行が有効な結果を有するときに常に自動的に形成される。信号ｏＡＣＫの際に、受信／送信経過が交換される。データ受信側が自分のオペランドを処理し、新たなオペランドを処理できるようになると直ちにデータ受信側はそのデータ送信側への接続を形成する。
列「ゲート」には、それぞれの接続に対してアクティブであるゲートがプロットされている。ここではただ１つのゲートをマークし、列「EALU」でコンフィギュレーション可能なエレメント（１つまたは複数の行）への接続を選択することができる。（セルの入力側または出力側への）
列「バス」では、この接続に対して使用される内部バスバーが選択される。ここで値は２進であり、従って前記のテーブルでは全部で４つの内部バスバーを使用することができる。内部バスバーの選択は、優先度デコーダが第１の空きのバスバーを識別し、これを自動的に割り当てることにより省略できる。
列「目標テーブルのエントリ位置」では行のアドレスがノードを制御するテーブルに記録され、接続に収められる。このアドレスには、次のノード内の瞬時の接続に対して必要なルーティング情報がある。
列「伝搬時間」はオプションである。ここには、データ送信側からデータ受信側までの予期される信号伝搬時間をプロットすることができる。この情報は、データスループットの計算のために、またはタイムアウトを発生するために使用することができる。
列「接続形成時間」はオプションである。ここには、次のノードまでの接続の形成のための最大時間（またはデータ送信側からデータ受信側までの接続全体の）をプロットすることができる。この時間を上回ると、タイムアウトを介して接続形成を解除し、バスセグメントおよびノードを別の接続に対して空けることができる。後の時点でデータ送信側は新たに接続形成を試みる。
ルーティングテーブルのエントリは公知の方法に従って、上位のロードロジックによりコンフィギュレートおよび再コンフィギュレートすることができる。
“拡張された”ルーティング方法が使用されるなら、空間座標をルーティングテーブルに追加しなければならない。同じように優先度識別も予期される。
優先度識別は、モジュールの出力に対してチャネルがどの程度重要であるかを指示する。優先度識別が非常に高ければ、チャネルの重要度は高まる。ここで識別は３つの形式に分類される。
１．タイムアウト
識別は、使用されないクロックサイクルがいくつあるとチャネルを解除すべきか、すなわち何サイクル後にDOSCONNECTを発生すべきかを指示する。
２．パケット・サイズ
識別は、データパケットがいくつあるとDISCONNECTを発生すべきか指示する。
３．クロックサイクル
識別は、クロックサイクルがいくつあるとDISCONNECTを発生すべきか指示する。
ここでは３つの可能な形式の１つだけを固定的に実現できる。または付加的な情報によって形式を選択することができる。
優先形式（次のテーブルの優先形式）は後に示されるルーティングテーブルで次のように評価される。
0003894957.tif 000004
パーマネントは、優先度識別の値を固定的に“パーマネント”として設定することによっても表すことができる。このためには優先度識別の通常の最大値またはゼロが適する。
0003894957.tif 000005
アービタ
ルーティングテーブルに前置されるのはアービタである。アービタは、接続形成への大量のリクエストからルーティングテーブルを介していくつかの信号を選択する。ここではアービタを通常の優先度ロジックおよび従来技術のラウンド・ロビン・アービタから構成すると有利である。（ラウンド・ロビン・アービタは、タイムディスクの最高優先度を常に次の信号に接続する。このことは、瞬時に最高優先度を有する信号が次の信号として最低の優先度を有するようになり、ついで各アクセスにより次第に高い優先度を得ることを意味する。）ここでは優先度ロジックをそのために使用でき、いくつかの信号、例えばrACX、oRDYに基本的に特に高い（または特に低い）優先度が配属される。ラウンド・ロビン・アービタにより、要求される接続形成（たった今のところ接続形成が不可能であった）が最低の優先度を受け取り、従って他のすべての接続要求が形成されるかまたは検査されるまで待機するようになる。
状態マシン（制御部）
状態マシンはノード内部の経過を制御する。ここで状態マシンは２つに分割される。
−ノードの制御
−バス転送および同期の制御
ここで１つの状態マシンに基づくことができる。
状態マシンは従来技術により実現可能であり、ここで詳細には説明しない。
監視ユニット
監視ユニットはルーティングテーブルに後置接続される。監視ユニットは、アドレシングされた行にエントリされたデータを取りだし、接続形成が可能か否かを検査する。
ここでは特に次の点が検査される。
−空きの内部バスバーが使用できるか。
−要求されたゲートが空きか。
−要求された外部バスセグメントが空きか。
ａ）検査結果がポジティブであれば、信号ACCEPTが発生され、状態マシン並びに接続形成を要求するユニットに送信される。これは所要の接続形成を通報するためである。
ｂ）検査結果がネガティブであれば、信号REJECTがけいせいされ、状態マシン並びに接続形成を要求するユニットに送信される。これは接続形成の失敗を通報するためである。この信号に上に述べたアービタは応答することができ、その要求の優先度を最低にセットする。
接続解除
既存の接続は種々の基準によって再び解除することができる。もっとも重要な基準にはタイムアウトが属する。
タイムアウト：比較的に長い時間間隔にわたってデータ転送が行われなければ接続は解除される。タイムアウトは簡単に、ロード可能なダウンカウンタにより実現される。カウンタにはデータの各伝送の際に新たに固定の初期値がロードされる。この初期値はタイムアウトまでの時間間隔を表す。データ転送が行われなければ、カウンタは各バスクロックにより１だけカウントダウンする。カウンタがゼロになると、最大時間間隔が経過し、バスは解除される。
データカウンタ：ロード可能なカウンタには、伝送すべきデータの数がロードされる。各データ転送の際にカウンタは１だけカウントダウンする。カウンタがゼロになると、すべてのデータは伝送され、バスは解除される。
同期信号：バス解除は、データ送信側として現れるセルの状態および／または同期信号により制御される。セルが例えば、そのデータ処理を終了したか、またはセルが再コンフィギュレート可能であることを指示すれば、バスが解除される。なぜならこのバスはもはや必要ないからである。これらの信号にはrRDY、oACKが属する。
ここで接続解除は次のように行われる。すなわち、開始ノードから接続解除のための信号が各後続のノードに送信され、受信された信号がそのパートナーノードにさらに送信され、接続が直ちに解除される。
拡張されたルーティング方法では、半永久的バスがRECONFIG同期信号または優先度識別により解除される。接続の端部がノードの優先度識別により検出されると、これからDISCONNECT信号がバスの解除のために発生され、他のすべのノードにさらに伝送される。これらのノードはDISCONNECTに、RECONFIGと同じように応答する。
レジスタ指向ノードでは接続解除が必要ない。なぜなら接続は、ダイナミックに到来するデータによって配属されたアドレスに従い形成されるからである。データをさらに供給した後、接続は自動的に解除され、他の伝送に対して空きとなる。
ブロードキャスティング
従来技術により次のようなバスシステム公知である。すなわちこのバスシステムは、データパケットを複数の受信側に送信することができ、同じようにデータ転送の受領確認を可能にする。同じシステムをここに説明する方法に使用することができる。複数のゲートを１つのバスバーに接続することは問題なしに可能である。ここではルーティングテーブルのただ１つの行だけが使用される。目標ルーティングテーブル「目標テーブルのエントリ位置」内のアドレスはここでは選択された各ルーティングテーブルにおいて必然的に同じでなければならない。
この問題を回避するために、複数のエントリを「目標テーブルのエントリ位置」として使用することができる。例えば各ゲートに対しては別個の「目標テーブルのエントリ位置」が存在することができる。これにより各ゲートに目標ルーティングテーブル内のアドレスが割り当てられる。
受領確認は信号線路を介しておこなれる。この信号線路は、簡単なReadt/Acknowlegeプロトコル、または場合により拡張された複合プロトコルを使用し、オープンコレクタドライバにより駆動され、トランジスタと接続されている。
既存のチップ技術での良好な実現性を可能にするため、受領確認信号はノードにおいてまずマーキングされ、次に論理的に相互に結合される。論理結合は次のノードにさらに伝送される。例えば通過したすべてのノードで受領確認信号のＡＮＤ結合が行われれば、結果はオープンコレクタ回路の場合と同じである。
ロードロジック（ＰＬＵ）
ＤＥ４４１６８８１Ａ１に記載のロードロジックはルーティングテーブルに接続される。このロジックを介してルーティングテーブルはコンフィギュレートおよび再コンフィギュレートすることができる。ルーティングテーブルは１列だけ拡張することができる。この列は、該当する行に示された接続が形成または解除されるときにフィードバックをロードロジックに送信するために使用される。従ってこの列には、接続が形成または解除されるときにＰＬＵへのフィードバックを行うべきか否か、並びにフィードバックはどの形式であるかを表示することができる。フィードバックはゲートを介して行われ、このゲートは調整に応じて接続形成の際または接続解除の際に導通し、オープンコレクタドライバとして接続されたトランジスタへのフィードバックを制御する。
0003894957.tif 000006
【図面の簡単な説明】
図１は、セルアレイおよびノードを有する２次元のモジュールを示し、
図２は、図１の一部を示し、
図３は、複数の存在するバス接続および新しい接続の構成を示し、
図４は、新しいバス接続の構成を示し、
図５は、接続形成の次のステップを示し、
図６は、２つのバスの衝突を示し、
図７は、衝突後のステップ毎の接続解除を示し、
図８は、衝突後のステップ毎の接続解除を示し、
図９は、衝突後のステップ毎の接続解除を示し、
図１０は、衝突後のステップ毎の接続解除を示し、
図１１は、解除された接続の、所定の時間間隔後の新たな接続を示し、
図１２は、ノードが１つより多くのバスバーを有し、、従って衝突が生じない時の、図６の続きを示し、
図１３は、バスセグメントと１つのノードのバスバーとの接続を示し、
図１４は、接続形成のデータ伝送を示し、サブ図は、その都度バスサイクルの間隔における接続の状態を示し、
図１５は、接続解除のデータ伝送を示し、サブ図は、その都度バスサイクルの間隔における接続の状態を示し、
図１６は、ノードの制御ユニットを示し、
図１７は、複数のデータ受信側へのブロードキャスティングを示し、
図１８は、図１６に比して改善されている、衝突検出器を備えたノードの制御ユニットを示し、
図１９は、図１６に比して改善されている、図１８の制御部を備えたルーチングテーブルを示し、
図２０は、図１８／図１９に適合しているバスバーを示し、
図２１は、図１６に比して改善されている、複数のノードに対するブロードキャスティングを示し、
図２２は、図１８ないし図２１のシーケンス制御を示し、
図２３は、拡張されたルーチング方法によるバスノードを示し、
図２４は、図２３の最適化された変形例を示し、
図２５は、同期ユニットを備えたデータレジスタを示し、
図２６は、拡張されたルーチング方法による衝突検出器を示し、
図２７は、図２３〜図２６に対する制御ユニットを示し、
図２８は、スループットを高める、カスケード接続可能な、図２７に対する付属を示し、
図２９は、図２７に対する制御レジスタを示し（２７０５）、
図３０は、拡張されたルーチング方法に従った相対的な空間座標に関するバス構成を示し、
図３１は、拡張されたルーチング方法に従った絶対的な空間座標に関するバス構成を示し、
図３２は、空間座標の管理を示し、
図３３は、セグメント化されたバス構成を示す。
図面の詳細な記述
図１は概念ＦＰＧＡ、ＤＰＧＡ、ＤＦＰ（ドイツ特許第４４１６８８１号公報）のモジュールを示す。このモジュールは２次元的に対称にコンフィギュレーション可能なセル（０１０１）から構成されている。この場合、０１０１はグループに統合され互いに網目状に接続された（ネットワーク化された）多数の異なるコンフィギュレーション可能なセルをも表しうる。セル間にはバスシステムのノード（０１０２）が存在する。この場合、以下の実施例において複数の接続を形成することになる複数のノードが示されている。データ送信側Ａ（０１０３）は以下においてデータ受信側Ａ（０１０４）への接続を形成し、ならびにデータ送信側Ｂ（０１０６）はデータ受信側Ｂ（０１０５）に接続されている。部分的な拡大部分（０１０７）が図２に示されている。
図２は上記の概念のモジュールの部分図である。図１のコンフィギュレーション可能なセル（０１０１）が０２０１によって示されている。多数の線路（個数は任意であり精確には図示されていない）の束（０２０３）は０２０１をノード０２０２に接続する。ノード（０２０２）はバスセグメント（０２０５）を介して互いに接続されている。同様にこれらのノードもバスセグメント０２０６を介してこの拡大図の外部にあるノードに接続している。バスセグメント０２０６の構成はバスセグメント０２０５と同じである。選択的な線路束（０２０４）を介して、コンフィギュレーション可能なセルが複数の異なる線路束を介して複数のノード（０２０２）に接続しうることが示されている。
図３はランタイム時のモジュールを示す。
ノードＺ（０３０１）間に、
ノードＹ（０３０６）間に、
複数の接続が存在する。データ送信側Ａ（０３０２）はデータ受信側Ａ（０３０７）への接続を形成しようとする。しかし、この接続は拒否される（ＲＥＪＥＣＴ）。というのも、この接続はノードＺ（０３０８）において阻止されるからである。同時にデータ送信側Ｂ（０３０４）はその受信側へのバスセグメント（０３０５）を形成する。この試みは成功する。というのも、要求されたノード及び必要なバスセグメントは阻止されないからである。
図４は次のバスサイクルを示す。接続Ｙ及びＺはその間に解除されている。データ送信側Ａ（０４０１）は今やバスセグメント（０４０３）を形成することができる。というのも、ノード（０４０２）がもはや阻止されていないからである。同時にデータ送信側Ｂ（０４０４）は既存のバスセグメント（０４０５）をノード（０４０６）を越えて拡張する。⇒新たなバスセグメント（０４０７）が形成される。
図５：図３で開始され図４を経て継続されるバス形成は図４と同様に継続される。
図６：データ送信側Ｂのバスセグメント０６０２の接続形成は失敗する。ノード０６０１は使用されており、ＲＥＪＥＣＴ信号を送出する。このＲＥＪＥＣＴ信号は接続形成の失敗をシグナリングし、接続の中断をノード０６０３に惹起する。
図７はデータ送信側Ａ（０７０１）とデータ受信側Ａ（０７０２）との間の完全な接続形成を示す。データ送信側Ｂの接続はさらに解除される。ノード０７０３はバスセグメント（０７０４）を介してＲＥＪＥＣＴ信号をノード０７０５に送出する。続いてセグメント０７０４が解除される。
図８：データ送信側Ａとデータ受信側Ａとの間のデータ伝送が開始される。データ送信側Ｂの接続はさらに解除される。ノード０８０１はバスセグメント（０８０２）を介してＲＥＪＥＣＴ信号をノード０８０３に送出する。続いてセグメント０８０２が解除される。
図９：データ送信側Ａとデータ受信側Ａとの間のデータ伝送が継続される。データ送信側Ｂの最後のセグメントが解除される。ノード０９０１はバスセグメント（０９０２）を介してＲＥＪＥＣＴ信号をノード０９０３に送出する。続いてセグメント０９０２が解除される。
図１０：データ送信側Ａとデータ受信側Ａとの間のデータ伝送が継続される。データ送信側Ｂ（１００１）は新たに己のデータ受信側への接続を形成しようと試みるまでしばらく待つ。
図１１は複数のバスサイクル後の状態を示す。データ送信側Ａとデータ受信側Ａとの間のデータ伝送は相変わらず行われている。データ送信側Ｂ（１１０１）は新たに己のデータ受信側への接続を形成しようとの試みを開始する。このデータ送信側Ｂ（１１０１）はノード（１１０３）へのバスセグメント（１１０２）を形成する。次のバスサイクルでデータ送信側Ａからデータ受信側Ａへの接続が解除されれば、データ送信側Ｂの接続形成は成功する。さもなければ、この接続は図６の場合のように再び失敗する。
図１２は、ノード１２０２が１つより多くの接続を形成できる場合の、つまり、このノードは複数の内部バスバーを有する場合の図６の継続状態を示す。これにより、データ送信側Ａの接続は第１のバスバーを介して展開され、データ送信側Ｂの接続は第２のバスバーを介して展開される。ノード１２０２はデータ受信側Ｂ（１２０１）へのバスセグメント１２０３を形成する。
図１３はノード内部の網目状接続構造を示す。４つのノード内バスバー１３０１、１３０２、１３０３、１３０４が存在する。それぞれのゲート群（１３０８、１３０９、１３１０、１３１１）を介してバスバーはバスセグメント西（１３０８）、北（１３１６）、東（１３１９）、南（１３１７）に接続される。ゲート１３０７を介してバスバーはＯ-ＲＥＧ１/２と接続されている（１３１４、１３１５）。ゲート１３０６を介してＲ-ＲＥＧはバスバーに接続されている。この場合、下位Ｒ-ＲＥＧと上位Ｒ-ＲＥＧ（１３１２、１３１３）がそれぞれ別個に接続される。ゲートはバス１３２０を介して制御される。この場合、必要なゲートシステム（西、北、東、南）ならびに内部バスバーが与えられる。方向情報を選択されるバスバーの情報とＡＮＤ演算すること（１３２５、１３２６、１３２７、１３２８）によって必要なゲート（１３２１、１３２２、１３２３、１３２４）が選択される。
図１４ａは接続の形成を示す。この場合データ送信側（１４０１）はデータ送信側（１４０２）のノードに第１のデータパケットを伝送する。
図１４ｂ：この場合、ノードはルーティングテーブルからｒＲＤＹに所属するエントリを選択する。ｒＲＤＹはデータ送信側においてデータが存在することを示すデータステータス信号である。このエントリに基づいて次のバスセグメントが形成され、この次のノードのルーティングテーブルのアドレスが伝送される。
図１４ｃ：最後のノード（１４０３）、データ受信側ノードは、そのルーティングテーブル内部のエントリのアドレスを受け取る。このエントリは更なるノードを指示しておらず、セルを指示している。よって、このノードは直ぐに選択されたセルへのゲートを活性化する。
図１４ｄ：データが１４０３の活性化されたゲートによって直接受信側セル１４０４に到達する。
図１４ｅ：このセルはｏＡＣＫ信号を受け取ったデータに対する受領確認として送信する。次のバスサイクル（図１４ｆ参照）でデータ送信側が引き続いて次ぎのデータパケットを送信する。
図１４ｅ〜図１４ｇ：セル間の通常のデータ交換が行われる。
図１５ａ：データ送信側（１５０１）からデータ受信側（１５０３）へと複数のノードを介するデータ接続が存在する。
図１５ｂ：データ送信側（１５０１）はそのデータ伝送を終了し、ＤＩＳＣＯＮＮＥＣＴ信号を第１のノードに送信する。
図１５ｃ：第１のバスセグメントが解除され、このノードはこのＤＩＳＣＯＮＮＥＣＴ信号を後続に伝送する。
図１５ｄ：接続解除が進行する。
図１５ｄ：最後のノードがこのＤＩＳＣＯＮＮＥＣＴを受け取る。続いてこの最後のノードが同時に直前のノード及びデータ受信側への接続を解除する。
図１５ｅ：最後のバスセグメント及びデータ受信側への接続が解除される。
図１５ｆは解除方法を示す。この解除方法においてＤＩＳＣＯＮＮＥＣＴ線路が全てのノードを貫通している。この場合、このＤＩＳＣＯＮＮＥＣＴはクロックサイクルで伝播される。全てのセグメントが同時に切断される。
図１５ｇは図１５ｅに相応する。
図１６はノードの制御部を示す。接続形成要求（１６０１）が優先度デコーダ（１６０２）を介してルーティングテーブル（１６０３）に到達する。この優先度デコーダは最高の優先度を有する要求を選択し、ついさきほど失敗した要求は最低の優先度を割り当てられる。優先度ロジックはその要求をステータス信号（例えばコンフィギュレーション可能なセルのステータス信号ｒＲＤＹ、ｏＡＣＫ）を介して又はバスセグメント１３１６、１３１７、１３１８、１３１９を介して受け取る。バスセグメントにデータが印加されており、しかもこのバスセグメントのゲートが活性化されていない場合、データは優先度ロジックによってルーティングテーブルのアドレスとして解釈され、要求と見なされる。ステータス信号が優先度ロジックに印加されている場合（ｒＲＤＹ，ｏＡＣＫ）、これらステータス信号はルーティングテーブルのアドレスに伝送される。ルーティングテーブルのアドレスはエントリを選択する。このエントリのデータ（１６０４）はＡＮＤゲート（１６０５）から成るユニットへとさらに伝送される。この場合、バス選択のバイナリ数（ＢＵＳ１．．０）は２：４デコーダ（１６０６）を介してセレクト信号に変換される。ＡＮＤゲートユニットはこの場合各信号をラッチ（１６０７）に格納されている同一の信号とＡＮＤ演算する。これはすなわちルーティングテーブルの信号ＧＡＴＥ１がラッチの信号ＧＡＴＥ１とＡＮＤ演算され、ルーティングテーブルの信号ＧＡＴＥ２がラッチの信号ＧＡＴＥ２とＡＮＤ演算されること等々を意味する。この場合ラッチの信号は瞬時の網目状接続構造の状態を表す。すなわち、利用されるゲート及び利用されるバスバーがラッチに入力されている。接続要求と瞬時の状態とのＡＮＤ演算が真のレベルを発生する場合、これは新しい接続要求が瞬時に利用されているリソースを必要とすることを意味する。ＯＲゲート（１６０８）を介して全ＡＮＤゲートが互いに結合される。このＯＲゲートの出力側において真のレベルが発生する場合、接続要求は拒否される（ＲＥＪＥＣＴ）（１６０９）。というのも、必要なリソースが使用中であるからである。このＲＥＪＥＣＴ信号からインバータ（１６１０）を介してＡＣＣＥＰＴ信号（１６１１）が生成される。これらの信号は状態マシン（１６１２）にさらに伝送される。この状態マシンは従来技術によってインプリメントできる。この状態マシンはこの後で接続の受領又は拒否を制御する。接続要求が拒否されると、この状態マシンはＲＥＪＥＣＴを優先度デコーダに報知し（１６１３）、この要求は最低の優先度を与えられる。要求を受領する場合には、新たな状態信号がラッチの後の瞬時の状態信号とＯＲ演算され（１６１４）、ラッチ（１６０７）に書き戻される。この場合、ＯＲユニットも前述のＡＮＤユニット（１６０５）と同様に構成されている。１６２３を介して状態マシンはこのＯＲユニット（１６１４）又はマスク（１６１６）がアクティブであるかどうかを制御する。ラッチは１６２２を介してこの状態マシンによってトリガされる。バス１６１５を介して新しいセッティングがゲートに到達する。
バス接続の解除は類似のやり方で行われる。勿論、リソースの検査の際に信号ＲＥＪＥＣＴが発生しなくてはならない。というのも、解除されるべきバス接続が存在しなくてはならないからである。このＲＥＪＥＣＴに基づいて状態マシン１６１２はＯＲユニット１６１４ではなくマスク１６１６を活性化する。解除されるべき接続の接続データは瞬時の網目状接続状態からマスキングアウトされ、ラッチ１６０７に書き戻される。新しい接続データの書き戻しの前にこの状態マシンは接続の解除のためのＤＩＳＣＯＮＮＥＣＴ信号を次のノードに送信する。
ゲート１６１７、１６１８、１６１９、１６２０を介して制御部は直接バスバー１３０１、１３０２、１３０３、１３０４にアクセスすることができる。これによって状態マシンは制御信号（ＤＩＳＣＯＮＮＥＣＴ）をこれらのバスバーに伝達することもでき、これらのバスバーから制御信号（ＲＥＪＥＣＴ，ＡＣＣＥＰＴ）を受け取ることもでき、これらに反応することもできる。同様にこれらのゲートは「目標テーブルのエントリ位置」を（１６２１を介して）これらのバスバーに伝送するために使用される。
１６２４を介してロードロジック（ＰＬＵ）がルーティングテーブルにアクセスすることができる。
図１７は、データ送信側（１７０１）の複数のデータ受信側（１７０２）への多数のノード（１７０７）を介するブロードキャスティングを示している。これら多数のノード（１７０７）は詳しくは説明しない。バスはわかりやすくするために別個に図示されている。すなわち、受領確認線路（ＡＣＫ）（１７０３）及び残りのバス（１７０４）である。ＡＣＫはこの場合否定され、反転オープンコレクタバスドライバに供給される。ＡＣＫはプルアップ抵抗１７０５を介してＨにされる。この場合、回路は次のようなケースが生じるように構成されている。すなわち、
相応のバスが制御されない場合には、トランジスタ（１７０６）のベースにＬが印加される。これによりこのトランジスタはバスに負荷をかけない。
相応のバスが制御され、信号が受領確認されない場合には、トランジスタ（１７０６）のベースにはＨが印加される。これは、バスがＬにされることを意味する。ブロードキャスティングによる結果が複数のデータ受信側に分配されると、結果データをまだ受領確認しておらずかつ待機サイクルを必要とする全てのノードがバスをＬにする。
相応のバスが制御され、信号が受領確認される場合にはトランジスタ（１７０６）のベースにＬが印加される。これはバスに負荷がかからないことを意味する。ブロードキャスティングによる結果が複数のデータ受信側に分配されると、結果データを受領確認しかつ待機サイクルを必要としない全てのノードがバスに負荷をかけない。
バスがその基本状態においてＨレベル、すなわち受領確認をとるので、ケース２による非受領確認はこのバスをＬにすることによって受領確認を過剰制御していまう。この場合、接続に参加するノード全てが受領確認する場合にバスはようやくＨレベル、すなわち受領確認状態になる。従って、ワイヤードＡＮＤ回路が実現される。
次には次のようなバス形成を有するノードのインプリメント例を示す。
0003894957.tif 000007
図１８は、図１３のバスバーの制御を示す。ルーティングテーブルを予め設定するこれまで記述してきた解決法とは対照的に、ロジックが空いているバスバーを自分で決定しアロケートできる。
それぞれ１つの制御ユニット１８０１が１つのバスバーに割り当てられる。接続形成の間にはルーティングテーブルのアドレス情報をバスバーに接続されたノードに送信するために、制御ユニットはゲート（１８０１ａ）及びレジスタ（１８０１ｂ）から構成される。このレジスタ（１８０１ｂ）はバスバーの制御を受け継ぐ。１８０１はバス１８１３を介してデータを図１９に図示された回路を用いてルーティングテーブルから受け取る。１８０１ｂを介して相応に割り当てられたバスバーへのアクセスを有するゲートがイネーブルされる。各ゲートは１８０１ｂのエントリが割り当てられたイネーブル信号を有する。エントリがセットされていない場合、割り当てられたバスバーは使用されておらず、自由にアクセス要求が付与されうる。この検査は、ＯＲ機能（１８０２）によってゲートへの全てのイネーブル信号に関して実現される。全てのバスバーの１８０２の結果はアービタ（１８０３）に供給される。このアービタ（１８０３）は空いているバスバーのうちの１つを選択し、この空いているバスバーの１８０１のアドレスバス（１８０４）を介して応答する。バスバーが空いていない場合には、１８０３はこのことを１８０５を介して制御状態マシンにシグナリングする。１８０１ｂのエントリそれぞれがバスバーに割り当てられるゲートを示している。位置はどの１８０１ｂにおいても同一である。これは、１８０１ｂの位置ｐから常にゲートｐのイネーブル信号が存在し、位置ｐ+１においてゲートｐ+１のイネーブル信号が存在し、位置ｑにおいてゲートｑのイネーブル信号が存在することを意味する。各ゲートｐのイネーブル信号を介してＯＲ機能（１８０６）が実施される場合、この結果はゲートｐが空いているか否かを表している。各ゲート毎にこのような検査機能（１８０７＝ゲートｐ+１、１８０８、１８０９＝ｑ）を存在する。マスク１８１０を介して瞬時の接続形成にとって無関係な全てのゲートがマスキングアウトされる。すなわち、無関係なゲートはマスクによって非イネーブルとして伝送される。ＯＲ機能（１８１１）を介してゲートのうちの１つがイネーブルされているかどうかが検出される。全ての無関係なゲートが「非イネーブル」とされているので、瞬時の接続形成に必要不可欠なゲートの状態のみが状態マシンに伝送される（１８１２）。所望のゲートがイネーブルされている場合、このゲートは瞬時の接続形成では利用されえない。というのも、さもなければ衝突が発生するだろうからである。この接続形成は中断され、拒否されるか又はより後の時点に改めて試行される。
図１９にはアクティブなバスの選択のためのアービタ及びルーティングテーブルが図示されている。ノードに接続された各バス（２００４、２００５、２００６）はそのアクセス要求をアービタ（１９０２）への信号（１９０１）を介して送信する。このアービタ（１９０２）がアクセス要求のうちの１つを選択する。デコーダ（１９０３）を介してマルチプレクサ（１９０４）が制御され、（コンフィギュレーション可能なセルによる直接アクセスの場合には）選択されたアクセスの番号（１９０５）か又は選択されたアクセスのルックアップアドレスかのいずれかがルーティングテーブル１９０６へ伝達される。１９０６は１９０５の値に割り当てられたデータを送出する。次のノードに対するルックアップアドレスは直接１８１３を介して１８０１ａに伝達される。この次のノードのアドレスは１０進数にデコードされ、通常ＯＲゲートから構成されているミキサ（１９０８）を介してバス１８１３を介して１８０１ｂに伝達される。次のノードへのバスが形成されている場合、前のノードへのゲートのイネーブルが可能である。これは、ミキサ１９０８にある、１０進数デコーダ１９０９を介してデコードされたこ直前のノードのアドレスが、バス１８１３へ導通接続され、１８０１ｂに伝達されることによって行われる。
図２０は、バス（２００４、２００５、２００６）を接続するためのバスバー（２００１、２００２、２００３）を示す。マルチプレクサ/デマルチプレクサ（２００７）を介してバスが１８０１ｂによる制御に従ってバスバーに接続される。この場合、マルチプレクサｐには全ての１８０１ｂの出力信号ｐが供給され、マルチプレクサｐ+１には全ての１８０１ｂの出力信号ｐ+１が供給される等々。個々の信号は存在するバスバーを表す。というのも、各々のバスバー制御は精確に多数の信号（ｐx，ｐx+1，．．，ｑx）のうちの１つ（ｐ）を制御するからである。バスバー制御に所属する信号がセットされると、相応のバスバーが２００７によって接続される。
タイムアウト発生器（２００８）はそれぞれのセグメントの解除及び接続されるバスを制御する。これらのタイムアウト発生器は直接ルーティングテーブル１９０６によってコンフィギュレートされる。接続は簡潔にするために図面には図示されていない。
各バスバーに割り当てられる１８０１ａはこのバスバーに接続される。
図２１ではバスセグメント（２１０５）がノード（２１０１）を介して複数のノード（２１０２、２１０３、２１０４）にブロードキャストされる。ＲＤＹハンドシェイクはデータと同様に直接各受信側に送信される。マスク（２１０５、２１０６）を介して逆方向ＡＣＫハンドシェイクがＯＲゲート（２１０７）及びＡＮＤゲート（２１０８）に接続される。この場合、これらのマスクを介して、どのＡＣＫが重要であるか及びＡＣＫはブリーリアンＯＲ機能によって伝送されるか又はブリーリアンＡＮＤ機能によって伝送されるかが選択される。両方の機能はＯＲゲート（２１０９）を介してまとめられる。ＡＣＫが重要でない場合、マスク２１０５は論理０（Ｌレベル）を供給し、他方でマスク２１０６は論理１（Ｈレベル）を供給する。マスク２１０５及び２１０６は別個にルーティングテーブルによってセットされる。接続は簡潔にするために図面には図示されていない。
図２２には前述の回路の状態マシンが図示されている。
基本状態は「ＩＤＬＥ」である。「ｒｅｑｕｅｓｔ（アクセス）」が発生しかつバスバー及び選択されるゲートが空いている場合、この「ＩＤＬＥ」からこの状態マシンは出発する。この場合、この状態マシンは前の状態マシンにＡＣＫハンドシェイクの送信によってバス形成を確認応答する。この状態マシンはＳＥＮＤ状態に移り、この間にルーティングテーブルのデータは（１８０１ａを介して）次のルーティングテーブルに送信される。状態マシンは、次のルーティングテーブルのＡＣＫハンドシェイクが発生した時に又は例えばタイムアウトによってバスに「ｄｉｓｃｏｎｎｅｃｔ信号」が発生した時にようやくこの状態から離れる。「ｄｉｓｃｏｎｎｅｃｔ」の際にこの状態マシンはＤＩＳＣＯＮＮＥＣＴ状態に移行し、バスを解除する（この状態はかならずしも必要不可欠ではない、インプリメンテーションが直接ＩＤＬＥに戻る。しかし、この状態はこの例では分かりやすくするために使用されている）。ＡＣＫハンドシェイクが発生した時にはＩＤＬＥ状態に戻り、この場合１９０９/１９０８を介して前のルーティングテーブルのゲートは１８０１ｂにおいてイネーブルされる。ルーティングテーブルの性能を上げるために、ＳＥＮＤ状態の間にＡＣＫハンドシェイクを待つことを止めてもよい。このためにはＳＥＮＤ状態の間に次のルーティングテーブルに送信すべきアクセスデータを１８０１ａに格納しなければならない。つまり、１８０１ａはレジスタである。同時に、ＳＥＮＤ状態の間に前のルーティングテーブルに関する情報が付加的な１８０１ｂに書き込まれなければならない。次のルーティングテーブルのＡＣＫハンドシェイクの発生は、無関係に形成される論理において１８０１ａの遮断及び第１の１８０１ｂから第２の１８０１ｂへの切換接続を惹起する。これは、前のルーティングテーブルのゲートの接続が格納されていることによって惹起される。
以下の図は「拡張された」ルーティング方法によるインプリメンテーション事例を記述する。バスは次のように設けられる。
0003894957.tif 000008
図２３は、スイッチングエレメント１、２、３、４、５、６を有するノードならびにバスＢ１、Ｂ２、Ｂ３、Ｂ４を示している。この図面は見やすくするために１線路システムとして構成されている。実際にはこれはバスシステムである。このために全ての図はバス線路の数だけ多重化される。これらのスイッチングエレメントは最もシンプルな場合にはトランジスタ（２３０２）から構成される。図２３ｂ）データをバッファすることができるために、このスイッチングエレメントはレジスタ（２３０２）だけ拡張される。トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４を介して、伝送Ｂｍ⇒Ｂｎか又は伝送Ｂｎ⇒Ｂｍかのいずれかが格納されるように双方向性バスＢｎ及びＢｍはこのレジスタに接続される。選択的にＴ５を介して双方向性の格納されないデータ伝送が可能である。制御信号Ｓ１、Ｓ２、Ｓ３、Ｓ４を介して、スイッチングエレメントのモードは次のように調整される：
0003894957.tif 000009
図２３ｃ）より良好な信号品質を得るためには、入力シュミットトリガ及び出力ドライバ（２３０３）を使用する。ドライバ（２３０３）は、制御信号を介してレベルに依存して出力ドライバか又は入力ドライバかのいずれかがイネーブルされるように構成される。双方向性が失われると、専ら単方向性スイッチング過程が実現される：
スイッチングエレメントのモードは次のように調整される。
0003894957.tif 000010
図２３ｄ）チップにおけるより良好なインプリメンテーションの可能性のために入力側及び出力側は異なる線路（Ｂｍｉ、Ｂｍｏ、Ｂｎｉ、Ｂｎｏ）に接続される。ドライバ（２３０４）は単方向性に構成される。ドライバの制御は省かれる。
0003894957.tif 000011
図２４は図２３のノードに類似しているノードを示す。このノードの利点はその良好なインプリメンテーションの可能性及びレジスタの管理に存する。図面はわかりやすいように１線路システムとして構成されている。実際にはこれはバスシステムである。このために、全ての図でバス線路の数だけ多重化される。レジスタ及びドライバ（Ａ、Ｂ、Ｃ、Ｄ）はスイッチングエレメント（１、２、３、４、５、６）に前置配置されている。これらのスイッチングエレメントは図２４ａに示された交差接続回路に低減される。トランジスタＴ６、Ｔ７によって入力側（Ｉｍｉ、Ｉｎｉ）はそれぞれ選択的に制御線路Ｓ５、Ｓ６により出力側（Ｉｍｏ、Ｉｎｏ）に接続される。図２４ｂ〜ｄはレジスタ及びドライバ（Ａ、Ｂ、Ｃ、Ｄ）の様々な構成形式を示している。
図２４ｂでは、双方向性バスはＴ８を介してレジスタ２４０１の入力側として接続されるか又はＴ９を介して出力側から接続されるかのいずれかである。ノード内バスＩｍｏは信号源でる。Ｔ８及びＴ９は制御線路Ｓ７を介して制御される。Ｓ８を介して制御されるトランジスタ対Ｔ１０/Ｔ１１によってレジスタバイパスがスイッチングされ、この結果、半永久モード（quasi-permanenten Modus）が可能になる。レジスタの出力側はノード内バスＩｍｉに接続される。このＩｍｉ及びＩｍｏの網目状接続は、図２４ａのスイッチングエレメントを介して行われる。図２４ｃでは、トランジスタ対Ｔ８/Ｔ９の代わりにドライバ段（２４０２）が信号品質の改善のためにバスに接続されている。
図２４ｄでは、チップにおけるより良好なインプリメンテーションの可能性のために、外部バスが単方向性に構成されている。ドライバ２４０３は単方向性であり、制御信号Ｓ７が省かれている。
図２５は図２４の可能な同期回路を提案している。データ格納のためのレジスタ２４０１は２５０１に示されている。レジスタ２５０２はＲＤＹハンドシェイク信号の格納に、すなわち有効なデータがバスに乃至は２５０１に存在するという情報の格納に使用される。２５０１に有効データが存在しない場合、２５０２の出力側Ｑは論理０である。有効データが発生する場合（ＲＤＹがアクティブでありかつ論理１である場合）、ＡＮＤゲート２５０３を介してレジスタ２５０１及び２５０２のイネーブル信号（ＥＮ）が発生され、データ及びＲＤＹは立ち上がりクロックパルスエッジによって格納される。（２５０２の）Ｑに対する２５０３の入力側は反転する。新たにデータが発生すると、２５０２の出力側（Ｑ）は論理１になる。このＡＮＤゲートは論理０を送出し、これらレジスタはＥＮを介してイネーブルされない。これらデータがバスを介して伝送されると、出力側ドライバの活性化信号（０Ｅ）が２５０２に対するＣｌｅａｒとして使用される。２５０２のＱは論理０になり、新しいデータは次のクロックサイクルによって格納される。線路Ｄｉｎ及びＤｏｕｔは太く記されている。というのもこれはバスシステムだからである。同様に２５０１も太く記されている。というのも、このレジスタはバスの幅に相応するからである。
レジスタをラッチとして構成し、クロック（ＣＬＫ）又はハンドシェイク（ＲＤＹ）のレベルに結合させることも可能である。これによってこの回路は勿論非同期に動作する。これは大きなインプリメンテーション上の問題を引き起こし、それゆえかなりの付加コストを要する。
図２６は、接続が形成されうるかどうか、つまりネットワークが空いているかどうかを検出するテストストラテジを示す。スイッチングエレメントが接続されているか又は空いているかの情報を与えるスイッチングエレメント１、２、３、４、５、６のステータス情報は、マトリクス２６０３に配置される。この場合、９０°スイッチングエレメント３、４、５、６はエッジを形成し、１８０°スイッチングエレメント１及び２は中間位置を形成し二重になっている。スイッチングエレメントを衝突なしに利用するためには、スイッチングエレメントが存在する辺全部が空いていなくてはならない。例えば、１+２、６+４、３+５を利用することができる。これに対して、例えば６+２、６+１、２+５、２+４、２+３等々を利用することは不可能である。
よって、各辺が一度だけ使用されることが保障されテストされなければならない。このためのデータをレジスタ２６０２が入力側ｒを介して供給する。このレジスタ２６０２には瞬時のノードの接続が格納されている。ならびに、ルーティングテーブル２６０１がデータを供給する。このルーティングテーブル２６０１は所望の新しいバスのデータを入力側ｔを介してマトリクスに供給する。
テスト回路は図２６ａに図示されている。列毎に（２６０５、２６０６、２６０７、２６０８）我々はＯＲゲート（２６０９、２６１０、２６１１、２６１２）を介して接続の有無を計算する。この列に接続されたエレメントが存在する場合、各ＯＲゲートは論理１を送出する。各列の結果はそれぞれＡＮＤゲートによってそれぞれこの列に存在する新しく形成されるべき接続と結合される。この列が既に使用されておりかつさらに別の接続がこの列で要求されている場合、各ＡＮＤゲートは論理１を送出する。全てのＡＮＤゲートの出力側がＯＲ演算される（２６１３）。従って、要求された網目状接続（ネットワーク化）が有効である場合にはテストの結果は２６０４に論理０を送出し、衝突がある場合には論理１を送出する。
図２６の回路は時間単位毎の要求を処理できるにすぎない。時間的な最適化は図２７に図示されている。２７０１を介してバスのアクセス要求が回路に到達する。ルーティングテーブル（２７０２）は通常のメモリではなく、多数の個別のレジスタ（２７１１）から構成されている。よって、マルチプレクサ２７０３を介して全アクセス要求のデータが同時にルーティングテーブルから読み出される。それぞれのアクセス要求のデータはそれぞれ図２６のマトリクス（２７０４）に供給される。このマトリクスはノードの瞬時の接続を有するレジスタ（２７０５）からの比較データを得る。回路２７０６は、マトリクス２７０４への有効なリクエストが存在することを検出するＯＲゲートから構成される。２７０４の結果はインバータを介してＯＲゲートの出力側にＡＮＤ結合されている。結果として、有効な既存のアクセスがある場合には論理１が、さもなければ論理０が送出される。各マトリクスはそれぞれ回路２７０６を有する。これら回路２７０６の結果はアービタ２７０７に接続される。このアービタ２７０７は有効なアクセスのうちの１つを選択する。マルチプレクサ２７０８は、有効なアクセスのデータがミキサ２７０９に到達するように接続されている。このミキサ２７０９は、有効な新しいアクセスを既存の接続に結合しレジスタ２７０５に格納のために伝送する。
この回路は４つのアクセスの集合から精確に有効なアクセスを選択することができる。マルチプレクサ（２７０３）、マトリクス（２７０４）、アービタ幅及びマルチプレクサ幅（２７０７、２７０８）ならびにこれらに所属する論理の個数を変化することによって、任意の調整可能なアクセスの集合から有効なアクセスを処理することができる。
しばしば１つより多くの有効なアクセスをアクセスの集合から選択する必要がある。このために、線路２８０１、２８０５、２８０２及び２８１０が使用される。これら線路２８０１、２８０５、２８０２及び２８１０は図２８の付加回路に接続されており、２つのアクセスの同時選択が可能である。２８１０が結線されている場合、線路２７１０は省く。以下に示す原理によって任意の数のアクセスがカスケード接続によって同時に選択される。
２８０１を介してどのアクセスが「有効」として選択されたか、という情報がデコーダ２８０３に到達する。この情報はデコードされ、３つのマルチプレクサ２８０４を介して選択されていないアクセスのアクセスデータのみがマトリクスに供給される。すでに選択されたアクセスを省くことによってマトリクスの個数は１つだけ減少される。
このデコーダは次のテーブルのように動作する：
0003894957.tif 000012
このテーブルは列「デコーダ」では２８０２を介して選択される「有効な」バスを示す。列ＭＵＸ１〜ＭＵＸ３では、各マルチプレクサが値２８０２に依存してどのバスを選択するかが示されている。
マトリクス（２８１１）、論理（２８０６）及びアービタ（２８０７）は図２７から既知のように動作する。マルチプレクサ２８０８を介してアービタによって選択されたアクセスのデータがミキサ２８０９に供給される。これはミキサ２７０９のように２７０９の出力データに論理によって図２８で選択されたアクセスのデータを加え、生成されるアクセスデータを２８１０を介してレジスタ２７０５に供給する。マルチプレクサ２８０８の入力データはマルチプレクサ２８０４における接続に基づいてこれらのマルチプレクサ２８０４の出力側から取り出されなければならない。図２８の回路は上記の原理に従って段数を多くしてさらにカスケード接続可能であり、マトリクスの数はカスケード毎にそれぞれ１つずつ減少する。
図２９は２６０２乃至は２７０５によるレジスタを記述している。ミキサ２７０９乃至は２８０９の出力側は２９０１を介して入力データとしてレジスタに供給される。それぞれレジスタバンク２９０２ａ/ｂがノードのバス（Ｂ１、Ｂ２、．．Ｂｍ）のうちの１つを管理する。バンクの部分ａにはノードの制御が格納されている。バンクの部分ｂではバス接続のタイムアウトが定義されている。この部分ｂはロード可能なカウンタから構成され、このロード可能なカウンタのイネーブル及び再ロードはマルチプレクサ２９０３を介して部分ａにより調整可能に選択される。
0003894957.tif 000013
カウンタの信号再ロード及びイネーブルは次のように生成される：
0003894957.tif 000014
この場合、再ロード、すなわちカウンタの新たなロードに対して必要なレジスタは２９０２ｂに含まれている。このレジスタは最初にセットされたカウンタ状態を含む。２９０４はタイムアウトを検出するためにカウンタ状態０について検査する。２９０４はこの図ではただ理解のためにのみ示されている。インプリメンテーションではカウンタの桁上げ信号（リップルキャリ）が使用される。この桁上げは２９０２ａの内容をクリアする。この２９０２ａはこの後で状態情報「バス空き」を送出し、従ってバスを切り離す。この桁上げから信号としてＢＵＳ-ＤＩＳＣＯＮＮＥＣＴがバスに接続され、残りのバスセグメントを切り離すために使用される。ＢＵＳ-ＲＥＣＯＮＦはデータと共に供給され、発生すると同様にバスの切り離しを惹起する。ＯＲゲート２９０５を介してこれら両方の信号は２９０２に供給され、レジスタ及びカウンタのクリアを惹起する。前記のテーブルによってイネーブル信号が不活性化されカウンタにゼロより大きい値をロードされることにより、タイムアウトが不活性化される。レジスタのデータはバス指向（busoriented）であり、スイッチングエレメント指向ではない。これらのデータは２９０６を介してミキサ２７０９及び２８０９に供給される。各制御信号はｍ倍（バスの個数）存在し、記号ｓｉ，mで示され、この場合ｍはバスを示し、ｉはスイッチングエレメントの数を示す。データが図２６のマトリクスに又は図２３/２４のノードに供給される前に、これらは次のように写像される。すなわち、数列Ｔiだけが存在するように写像される。写像規則はこの場合Ｔi＝（Ｓi，1∪ Ｓi，2∪ Ｓi，3∪．．．∪ Ｓi，m）である。言い換えれば、全てのＳi，1〜Ｓi，mがＯＲ演算される。２９０７がこの機能を引き受け、Ｔを２９０８を介してマトリクス及びスイッチングエレメントに供給する。
図３０は２つのバス接続の例を示す。コンフィギュレーション可能なエレメント又はコンフィギュレーション可能なエレメント群（３００１）にノード３００２が割り当てられている。ノード３００３はデータをノード３００４に伝達する。この接続形成はスタティックである。ノード３００５はデータをダイナミックに目標ノード３００８に伝達する。この場合、セグメント３００６及び３００７が使用中である。よって、走行方向はその都度変更される。Ｘ/Ｙ座標はそれぞれ通過するノードで示される。この場合、座標は走行方向に応じて同じままに保持され、この結果１だけ大きくなるか１だけ減少する。座標のカウント値に基づいて、走行方向及び目標が発見される。この場合、ノードに入ってくるバスの位置（Ａ、Ｂ、Ｃ、Ｄ）及び（Ｘ/Ｙ）運動の正負の符号から運動方向の偏差が計算される。この場合、記述のために方位が使用され、ｙは南北軸、Ｘは東西軸を形成する：
0003894957.tif 000015
到着するバスの走行方向及び方位に基づいて、スイッチングエレメント（１、２、３、４、５、６）のうちのどれを要求するかが計算される。上記の２つの計算は些細なものであり、この結果必要な計算ユニット（ＸＹ２ＡＤＲ）は例えばルックアップテーブルによって構成できる。従って、計算を詳しく論じることはせず、上記のテーブルを参照する。この例におけるアドレス指定は相対的である。
図３１は絶対座標を有する同一の例を示す。図３０とは対照的に、座標はノードにおいて計算されるのではなく、上位の座標系３１０１によるノードの座標と比較される。より大（＞）、より小（＜）及び等しい（＝）の比較に基づいて接続形成が制御される。両方の座標（Ｘ及びＹ）がノードの座標に等しい場合、目標に到達している。１つの座標がノードの座標と等しい場合、この座標の目標軸に到達している。
図３０及び３１に示された例は最適な方向からの偏差を許さない。例えばセグメント３００９が図３０で使用中である場合、データはもはやこれ以上伝送できない。この使用中の場合には予め設定された方向からの偏差を許すことが可能である。次いで、接続が３０１０を介して形成される。勿論、無意味なルーティング試行を行わないために、可能な偏差の余地は限定されていなければならない。予め設定された方向からの偏差に対する有意味な限定範囲は＋/−１から＋/−２までである。
図３２ａ及び３２ｂは、空間座標を評価乃至は修正するためのノード３２０１の周りの必要な周辺領域を示す。
図３２ａは、走行方向に相応して相対座標を修正する。正の方向には減算され（３２０３）、負の方向には加算される（３２０２）。比較器（３２０４）は座標が０に到達したかどうかを検査する。
図３２ｂは、比較器３２０５を用いてノードの座標と絶対座標とを比較する。予め設定された方向からの偏差を可能にするために、比較器３２０５及び３２０４が拡張され、これら比較器は座標が偏差領域に存在するかどうかという情報を検査し、送出する（−偏差＜座標＜偏差）。この情報に基づいて、計算ユニット（ＸＹ２ＡＤＲ）は、予め設定された方向の衝突の際には許容偏差の限界内で運動方向を修正し、偏差を許可又は阻止することができる。この計算も些細なものであり、場合によってはルックアップテーブルの拡張によって実施することができる。次のテーブルには最大許容偏差がＡによって示されている：
0003894957.tif 000016
Ｘ及びｙの迂回はこの場合あいまいである。つまり、正反対の方位への運動が許可されうる。というのも、同時にｋ−Ａ＜０かつｋ＋Ａ＞０、が成り立つからである。これは、所望の場合には、ｋの正負の符号の逆方向の走行方向を許さないことにより使用できる。ｋ＝０の場合、全走行方向が許される。
図３３はセグメント化されたバスの特性を示す。この図面の構成は既知の通りである。送信側ノードＳａはデータを受信側Ｅａに送信する。さらに別の送信側ノードＳｂがＥｂに送信し、最後のＳｃがＥｃに送信する。このＥｃは受信側ノードＥｂでもある。この場合、セグメント３３０１及び３３０２において衝突が発生する。バスの最適な利用のために（原理的に他の経路が可能であることは無視すると）、全てのバスが、セグメント３３０１及び３３０２は除いて、半永久的に形成される。これらのセグメントはモード「レジスタード（Registered）」で動作し、調整されるタイムアウトに従ってそれぞれ既存のバスのうちの１つを決める。それぞれのタイムアウトを介して個々のバスの優先度が決定される。重要なバスは大きな「タイムアウト権」、すなわち長いサイクルを得る。他方で重要でないバスには短いサイクルが与えられる。
図２３〜２７までのノードのこれまでの記述は簡潔にするために４方位への網目状接続（ネットワーク化）だけを示した。しかし、実際にはノードにおいて付加的にそれぞれコンフィギュレーション可能なセル又はコンフィギュレーション可能なセル群が接続されなければならない。このために必要な拡張は図３４に図示されている。ノードの記号は図３４ａにおいて図２３に相応し、図３４ｂにおいて図２４に相応する。コンフィギュレーション可能なエレメントの接続部はＺで示されている。マトリクス２６０３は図３４ｃでは３４０１に変更される。接続の変化は図２６に相応して行われる。
上記の例は理解しやすいように２次元システムにおいて構成されている。本発明の方法に基づいて相応に複雑な任意の多次元システムが形成可能である。
概念定義
アドレス・ルックアップ  アドレスは計算されず、メモリを「探索する」ことによって生成される。
ＡＬＵ  算術論理ユニット。データの処理のための基本ユニット。このユニットは、加算、減算、状況によっては乗算、除算、級数展開等のような演算を実施することができる。その際、ユニットは整数のユニットまたは浮動小数点ユニットして構成されていることができる。同様にユニットは、ＡＮＤ、ＯＲのような論理演算並びに比較を実施することができる。
形成フェーズ  バスセグメント形成するサイクル
アービタ  信号間の権利を分配するためのユニット
双方向  ２つの方向におけるデータ伝送（ソース／目標１＜−＞ソース／目標２）
ブロードキャスト  ＰＡＥのデータを複数またはすべてのデータ受信側に送信する
バス要求  データ伝送に対するバス接続を形成するという要求（接続要求も）。
バスセグメント  ２つのノード間のバスシステムの部分
バス状態  バスが動作する形式および方法。２つの主状態が区別される：
半永久的：バスは連続している線路のように振る舞う。バスは１つのデータパケットによってしか使用できない（それが取り壊されるまで）
レジスタード（Registered）：各セグメント間に、データを１クロックサイクルだけ遅延するレジスタが挿入されている。各クロックサイクルにおいて（タイムアウトに依存して）、別のデータパケットを裁定することができる。
これら２つの状態の混合により、両方の利点を相互に接続する状態「セグメント化された（segmented）」が生じる
データ受信側  ＰＡＥの結果を引き続き処理する単数または複数のユニット
データ送信側  ＰＡＥに対するデータをオペランドとして使用することができる単数または複数のユニット
データ形式  データの種類：記号、数字、浮動小数点数、信号（ブール代数）、等
１０進デコーダ  ２進数を１０進数に変換する
ＤＦＰ  ドイツ連邦共和国特許出願公開第４４１６８８１号公報に記載のデータフロープロセッサ。
ＤＩＳＣＯＮＮＥＣＴ  タイムアウトカウンタ／発生器によって生成される、バスを取り壊すための信号。バスのすべてのノードにガイドされる。
ＤＰＧＡ  従来のダイナミックにコンフィギュレーション可能なＦＰＧＡ。
ＥＡＬＵ  拡張された算術論理ユニット。ドイツ連邦共和国特許出願公開第４４１６８８１号公報に記載のデータ処理装置の作動のために必要とされるまたは効果的である特別機能が拡張されたＡＬＵ。これは殊にカウンタである。
エレメント  部品として電子モジュールにおいて使用することができる、それ自体独立している、すべての種類の単位に対する集合概念。即ちエレメントには次のものがある：
◎  すべての種類のコンフィギュレーション可能なセル
◎  クラスタ
◎  ＲＡＭブロック
◎  ロジック
◎  計算ユニット
◎  レジスタ
◎  マルチプレクサ
◎  チップのＩ／Ｏピン
イネーブル  レジスタまたはカウンタのイネーブル。
ＦＰＧＡ  プログラミング可能な論理モジュール。従来技術。
ゲート  論理基本機能を実施するトランジスタ群。基本機能は例えば、ＮＡＮＤ、ＮＯＲ、伝送ゲートである。
速度最適化  大抵は半永久的に構成されているバスシステムは高い優先度を有し勝つ別のアクセスによって影響されない。
Ｈレベル  使用のテクノロジーに依存して、論理１レベル
ノード  複数のバスセグメントを相互に接続しかつ接続形成をアクティブに制御するエレメント、ただしデータ伝送の期間には受動的である。
コンフィギュレーション可能なエレメント  コンフィギュレーション可能なエレメントは、特定の機能に対するコンフィギュレーション語によって調整設定することができる、論理モジュールのユニットを表している。従って、コンフィギュレーション可能なエレメントは、すべての種類の、ＲＡＭセル、マルチプレクサ、算術論理ユニット、レジスタおよびすべての種類の、内部および外部のネット化記述などである。
コンフィギュレーション可能なセル  論理セル参照
コンフィギュレーション  論理ユニット、（ＦＰＧＡ）セルまたはＰＡＥの機能およびネット化の調整設定（再コンフィギュレーション参照）。
ロードロジック  ＰＡＥのコンフィギュレーションおよび再コンフィギュレーションのためのユニット。そのタスクに特有に整合されているマイクロコントローラによって構成されてる。
ラッチ  信号を普通、ハイレベルの期間にトランスペアレントに転送しかつローレベルの期間に記憶するメモリエレメント。ＰＡＥにおいて部分的に、レベルの機能が正確に反転しているラッチが使用される。この場合、通例のラッチのクロックの前にインバータが切り換えられる。
論理セル  ＤＦＰ、ＦＰＧＡ、ＤＰＧＡにおいて使用されるコンフィギュレーション可能なセルで、そのコンフィギュレーションに従って簡単な論理または算術タスクを果たすもの。
ルックアップ・テーブル（ＬＵＴ）  値をアドレスとして得かつ結果を返送するテーブル。例えば数字がアドレスとして指定されかつこの数字のsinusが返送される。
Ｌレベル  使用のテクノロジーに依存して、論理０レベル
Ｍ−ＰＬＵＲＥＧ  ＰＡＥのネットワーク化がセットされるレジスタ。このレジスタはＰＬＵによって書き込まれる。
マスク  ソースのどの信号が転送されかつどの信号が中断される（マスキングアウト）かを指示するビット組み合わせ。
ミキサ  所定の表示規定に従って複数の信号を相互接続するためのユニット。
ａ）通例は論理演算（ＡＮＤ／ＯＲ）が行われ、または
ｂ）信号は１つのバスにまとめられ、その際場合により
ｃ）複数の信号源が複数のマルチプレクサを介して選択的にまとめられる。
オープン・コレクタ  トランジスタもコレクタが、プルアップを介してＨレベルに引っ張られているバス信号に接続されている回路技術。トランジスタのエミッタはアースに接続されている。トランジスタが切り替わると、バス信号はＬレベルに引っ張られる。この方法の利点は、多数のこの種のトランジスタがバスを電気的な衝突なしに制御することがでｋることである。その最新号はＯＲ接続されており、所謂ワイアードＯＲが生じる。
ＰＡＥ  処理するアレイ・エレメント：Ｏ−ＲＥＧ，Ｒ−ＲＥＧ，Ｒ２０−ＭＵＸ，Ｆ−ＰＬＵＲＥＧ，Ｍ−ＰＬＵＲＥＧ，ＢＭ−，ＳＭ−，Ｓｙｎｃ−，ステート・バックおよびパワーユニットを有するＥＡＬＵ。
パートナーノード  所定のノードバスセグメントを介して接しているかまたは形成しようとするノード。
ＰＬＵ  ＰＡＥのコンフィギュレーションおよび再コンフィギュレーションのためのユニット。そのタスクに特有に整合されているマイクロコントローラによって構成されてる。
優先度形式  優先度識別符号をどのように評価するかの形式および方法。
優先度デコーダ  最高の優先度を有する信号が転送または解放される。
優先度識別符号  バス接続の優先度レベルの指示（高いないし低い）
優先度ロジック  最高の優先度を有する信号が転送または解放される。
プルダウン  バス線路をＬレベルに引っ張る抵抗。
プルアップ  バス線路をＨレベルに引っ張る抵抗。
ソース最適化されている  できるだけ多くのデータ送信側（ソース）がバスにアクセスすることができるようにするために、大抵は記録されておりかつ低い優先度を以て構成されているバスシステム。
空間座標  多次元の座標系を用いた点の指示。絶対座標（点の正確なアドレス）または相対座標（原点からの相対距離）を使用することができる。正の方向への移動により座標の数値は高められ、負の方向への移動により座標の数値は低減される。
ＲＥＣＯＮＦＩＧ  コンフィギュレーション可能なエレメントによって生成される、エレメントが再コンフィギュレーション可能でありかつそのアクティビティを終了したことを指示する信号。
レジスタバンク  大きさおよび機能が異なる複数のレジスタを１つのグループにまとめること
レジスタ・バイパス  レジスタを迂回するための線路、これによりレジスタの同期効果が遮断される。
再ロード  本来セットされている値によりカウンタを新たにロードすること。
ルーチングテーブル  形成すべき接続に関する情報を含んでいるノード内のテーブル。
ラウンド・ロビン・アービタ  順番に信号を次々にイネーブルするアービタ。その時点でイネーブルされた信号は最下位の優先度を得かつチェーンにおける最後のものとしてそれから再びイネーブルされる。アービタはサークルで動作する。
バスバー  複数のバスセグメントがまとめられるバス。
シュミット・トリガ  ヒステリシスを介して信号に正確に２つの値の１つを指定しかつこれにより信号品質を改善するウィンドウコンパレータ。
スイッチング・テーブル  スイッチング・テーブルは、制御部によって応答されるリングメモリである。スイッチング・テーブルのエントリは任意のコンフィギュレーション語を収容することができる。制御部は命令を実施することができる。スイッチング・テーブルはトリガ信号に応答しかつリングメモリにおけるエントリに基づいてコンフィギュレーション可能なエレメントを再コンフィギュレーションする。
タイムアウト発生器
◎成功裡に行われる接続形成のないクロックサイクル
◎伝送されるデータパケット
◎クロックサイクル
◎伝送のないクロックサイクル
のような、異なった判断基準に従ってタイムアウトを生成するためのユニット
タイムアウト  所定の時間の経過後に、何かが行われる（或る過程が始められるまたは中断される）。
タイムアウト・カウンタ  タイムアウト発生器参照
ゲート  信号を転送するまたは阻止するスイッチ。単純な比較：リレー
単方向  １つの方向におけるデータ伝送（ソース−＞目標）
再コンフィギュレーション  任意の量のＰＡＥの新しいコンフィギュレーションは任意の残りの量のＰＡＥの期間にその独自の機能を続行する（コンフィギュレーション参照）
接続要求  データ伝送に対するバス接続を形成するという要求。（バス要求も）
セル  コンフィギュレーション可能なエレメントと同義語
目標軸  Ｘ＝０またはＸ＝軸ないしＹ＝０またはＹ＝軸であるＸ／Ｙ軸はＸないしＹの目標軸である。
状態マシーン  種々の状態をとることができるロジック。状態間の移行は、種々の入力パラメータに依存している。これらマシーンは複雑な機能を制御するために使用されかつ従来技術に対応している。
慣習的に使用される用語・略語
回路ユニット                        −ＵＮＩＴ
作動形式                            −ＭＯＤＥ
マルチプレクサ                      −ＭＵＸ
否定された信号                      ｎｏｔ−
ＰＬＵに対するレジスタ、見えている  ＰＬＵＲＥＧ
レジスタ内部                        ＲＥＧ
シフトレジスタ                      ｓｆｔ
慣習的に使用される機能
0003894957.tif 000017
0003894957.tif 000018
【図１】
0003894957.tif 000019
【図２】
0003894957.tif 000020
【図３】
0003894957.tif 000021
【図４】
0003894957.tif 000022
【図５】
0003894957.tif 000023
【図６】
0003894957.tif 000024
【図７】
0003894957.tif 000025
【図８】
0003894957.tif 000026
【図９】
0003894957.tif 000027
【図１０】
0003894957.tif 000028
【図１１】
0003894957.tif 000029
【図１２】
0003894957.tif 000030
【図１３】
0003894957.tif 000031
【図１４ａ】
0003894957.tif 000032
【図１４ｂ】
0003894957.tif 000033
【図１４ｃ】
0003894957.tif 000034
【図１４ｄ】
0003894957.tif 000035
【図１４ｅ】
0003894957.tif 000036
【図１４ｆ】
0003894957.tif 000037
【図１４ｇ】
0003894957.tif 000038
【図１５】
0003894957.tif 000039
【図１６】
0003894957.tif 000040
【図１７】
0003894957.tif 000041
【図１８】
0003894957.tif 000042
【図１９】
0003894957.tif 000043
【図２０】
0003894957.tif 000044
【図２１】
0003894957.tif 000045
【図２２】
0003894957.tif 000046
【図２３】
0003894957.tif 000047
【図２３ａ】
0003894957.tif 000048
【図２３ｂ】
0003894957.tif 000049
【図２３ｃ】
0003894957.tif 000050
【図２３ｄ】
0003894957.tif 000051
【図２４】
0003894957.tif 000052
【図２４ａ】
0003894957.tif 000053
【図２４ｂ】
0003894957.tif 000054
【図２４ｃ】
0003894957.tif 000055
【図２４ｄ】
0003894957.tif 000056
【図２５】
0003894957.tif 000057
【図２６】
0003894957.tif 000058
【図２６ａ】
0003894957.tif 000059
【図２７】
0003894957.tif 000060
【図２８】
0003894957.tif 000061
【図２９】
0003894957.tif 000062
【図３０】
0003894957.tif 000063
【図３１】
0003894957.tif 000064
【図３２ａ】
0003894957.tif 000065
【図３２ｂ】
0003894957.tif 000066
【図３３】
0003894957.tif 000067
【図３４ａ】
0003894957.tif 000068
【図３４ｂ】
0003894957.tif 000069
【図３４ｃ】
0003894957.tif 000070