(57)【特許請求の範囲】
【請求項１】
主画像信号の信号源と、
補助画像信号を表すサンプルのサンプル源と、
前記補助画像サンプル源に結合され、静止制御信号に応答して、五点形サブサンプリング・パターンと長方形サブサンプリング・パターンのうちの一方で前記補助画像サンプルを選択的にサブサンプリングするサブサンプラと、
前記サブサンプラと前記主画像信号源とに結合され、前記主画像信号と前記サブサンプリングされた補助画像サンプルを表す信号とを合成して合成画像信号を生成する信号合成器と、
静止フレーム動作期間においては前記長方形サブサンプリング・パターンで、またそれ以外の場合では前記五点形サブサンプリング・パターンで、サンプルを取り出すように前記サブサンプラを制御する前記静止制御信号を発生する制御回路と、を具える、補助画像と主画像を合成する装置。
【発明の詳細な説明】
産業上の利用分野
本発明は、水平解像度を改善するために五点形(quincunx)サンプリング法を用いるピクチャ−イン−ピクチャ（画面内画面）システムに関する。
発明の背景
現在の画像表示システムは、大きな主画像に加えて小さな補助画像を表示する機能を含んでいる。この小さな画像は、その大きな主画像の境界の内側に表示することができ、その場合、そのようなシステムはピクチャ−イン−ピクチャ（ＰＩＰ、画面内画面）システムといわれる。また、その小さな画像は主画像の外側に（例えば、主画像の左側または右側に）配置することもでき、その場合のそのシステムはピクチャ−アウトサイド−ピクチャ（ＰＯＰ、画面外画面）システムといわれる。その主画像と補助画像は、同じ画像ソース（源）から取出されるものでもよい。例えば、そのＰＩＰ画像は主画像の静止フレームの形態であってもよい。または、その主画像と補助画像は、独立の画像ソースから取出されるものでもよい。例えば、主画像として表示される１つのビデオ信号に第１のチューナが同調し、この第１のチューナとは独立に、挿入画像（inset image）として表示される別のビデオ信号に第２のチューナが同調するようなシステムであってもよい。
ＰＩＰシステムまたはＰＯＰシステムは、補助ビデオ信号中に生じる補助画像を表す圧縮画像データを記憶し、補助画像を表示するように設定された主画像の一部分においてその主画像信号をその圧縮画像データで置換することにより動作する。そのシステムは、ビデオ信号中で生じた時点から主画像内に表示される時点までの間、補助画像データを記憶するのに充分なメモリ量を用意しなければならない。既知のシステムは、１フレーム分または１フィールド分の補助ビデオデータを保持するのに充分なメモリを用意する。メモリは比較的高価なので、必要なメモリ量を最小限に抑えることが望ましい。既知のＰＩＰおよびＰＯＰシステムでは、必要なメモリ量を減少させるために、補助ビデオ信号データをサブサンプリングして、１フィールド分だけのサブサンプリング（副サンプリング）された補助ビデオデータを記憶する。そのサブサンプリング法と補完（相補）関係にある表示法を用いてＰＩＰ画像またはＰＯＰ画像が表示される。
しかし、既知のサブサンプリング技法は、補助ビデオ信号における各ラインに対して単純に“１つのサンプルを取出してＮ個のサンプルを捨てる”操作を繰り返す処理で構成されている。この形式のサブサンプリング法は、サンプルを長方形（矩形、直交）パターンで取出すもので、後述するように長方形サブサンプリング法といわれる。この方法では、ＰＩＰ画像またはＰＯＰ画像の水平解像度が不所望なほど減少し、また、表示されたＰＩＰ画像またはＰＯＰ画像の知覚上の品質も減少する。従って、後で主画像とともに表示するためのＰＩＰ画像データまたはＰＯＰ画像データを記憶するのに必要なメモリ量を増大させることなく、ＰＩＰ画像またはＰＯＰ画像の水平解像度を増大させることができるサブサンプリング法を実現することが望ましい。
五点形サブサンプリング法すなわちクインカンクス・サブサンプリング法は、サブサンプリングされた補助画像データを一時記憶するのに必要なメモリ量を増大させることなく、サブサンプリングされた補助画像の知覚上の水平解像度を増大させる１つの方法である。五点形パターンすなわちクインカンクス・パターンは、空間的サンプリング法として、４つのサンプルが正方形または長方形に配置され、かつ１つのサンプルがその正方形または長方形の中心に配置されるものとして定義される。五点形サンプリング法では、１ライン分の補助画像を互いに等間隔の第１組の各水平位置でサブサンプリングし、隣接する次の１水平ライン（そのラインは標準的インタレース形テレビジョン・ビデオ信号では次のフィールドに存在する）を、第１組の各位置の中間に位置する第２組の各水平位置でサブサンプリングし、そしてこのサブサンプリングのパターンを繰り返して行く。図３の上部分は、そのサンプリング技法を例示しており、以下、その詳細を説明する。そのサンプリング技法において、各“Ｘ”はサブサンプリングされたサンプルを表し、各“＋”は飛越されたサンプルを表す。図から分かるようにまた後述するように、各水平ラインにおいて同数のサンプルが取出されるが、そのようなサンプルは、全部合わせて見ると全体では１ラインの水平位置の数の２倍をカバーしており、従って、サブサンプリングされた補助画像の知覚上の水平解像度を増大させる。
空間的に互いに隣接するラインは時間的に互いに隣接するフィールドで生じるので、五点形サンプリング法は、１つのフィールドの補助画像における各ラインを１組の水平位置でサブサンプリングし、隣接する次のフィールドにおける各ラインを、先行するフィールドの各水平位置の中間に位置する第２の組の各水平位置でサブサンプリングすることによって達成される。そして、このパターンは繰り返される。従って、１つのフィールド内の各ラインはその同じフィールド内のその他の全てのラインと同じ形態でサンプリングされる。但し、１つのフィールドの各ラインにおけるサブサンプリングされた各サンプルの各水平位置は、隣接するフィールドの各ラインにおけるサブサンプリングされた各サンプルの各水平位置の中間に位置する。
しかし、五点形サブサンプリング法を用いるＰＩＰシステムまたはＰＯＰシステムでは或る問題が生じる。主ビデオ信号と補助ビデオ信号は互いに同期していないので、１フィールド分のサブサンプリングされた補助画像のサンプルがメモリから取出されて主画像中に表示されるときに、メモリの一部分は先行する補助画像フィールドから取出されたサンプルを一時的に含み、一方、メモリの他の部分は現在の補助画像フィールドから取出されたサンプルを含むこととなる。これらのフィールドは互いに１／６０秒だけ（米国ＮＴＳＣ標準における間隔）離れているので、メモリのこれら２つの部分から取出されたサンプルから２つの画像部分が形成されて並置されたときに、時間的継ぎ目（テンポラル・シーム：Temporal Seam）といわれる継ぎ目が発生する。さらに、１つのサンプリング・パターンを用いて、先行フィールドから各サンプルが取出され、一方、現在のフィールドにおけるサンプルは別のサンプリング・パターンで取出される場合には、これらのサンプルが主画像と合成されて表示されるときに、先行補助フィールドから取出されたサンプルと現在の補助フィールドから取出されたサンプルの間の時間的継ぎ目位置には空間的継ぎ目といわれる継ぎ目が現れる。この継ぎ目によって、挿入補助画像に深刻な品質低下が生じる。よって、時間的継ぎ目位置における空間的継ぎ目による品質低下を生じることなく、五点形サンプリングによって水平解像度を知覚上増大させることが望ましい。
時間的継ぎ目位置における空間的継ぎ目の除去は、時間的継ぎ目の位置をモニタ（監視）し、その時間的継ぎ目の前では或る１つのサンプリング・パターンを用いて補助画像をサブサンプリングし、その時間的継ぎ目の後は他のサンプリング・パターンを用いて補助画像をサブサンプリングすることによって行われる。このような方法によって、補助挿入画像を表す各サンプルがメモリから取出されるときには、先行フィールドからのサンプルを含んでいるメモリの部分に記憶されているサンプルは、現在のフィールドからのサンプルを含んでいるメモリの部分に記憶されているサンプルの場合と同じサンプリング・パターンを用いてサンプリングされた状態になる。これによって、時間的継ぎ目位置における空間的継ぎ目が除去される。
最近のビデオ表示装置によって実現される１つの機能として、挿入補助画像用の静止フレーム動作がある。この機能は、フィールド・メモリへの新しいサンプルの書込みを中断し、一方、そのフィールド・メモリからサンプルを読出して挿入画像を生成することを継続させることによって実現される。フィールド・メモリには新しいデータが書込まれないので、挿入画像は、変化せず、固定または静止（fixed or frozen）した形で表示される。しかし、時間的継ぎ目位置における空間的継ぎ目を除去するために、上述の方法で挿入画像信号が五点形サブサンプリングされる場合には、フィールド・メモリへの補助画像のサブサンプリングされたサンプルの書込みが中断されたときに、そのフィールド・メモリの一部分は時間的継ぎ目位置の前に取出されかつ１つのサンプリング・パターンを用いてサンプリングされたサンプルを含んでおり、一方、フィールド・メモリの他の部分はその時間的継ぎ目位置の後で取出されかつ他のサンプリング・パターンを用いてサンプリングされたサンプルを含むこととなる。これらのサンプルによって表される静止挿入画像は、表示されるときに、時間的継ぎ目位置に空間的継ぎ目を有することとなる。よって、静止補助挿入画像が表示されるときに、静止フレーム動作期間に時間的継ぎ目位置に空間的継ぎ目を導入することなく知覚上高い水平解像度が得られるような挿入補助画像用の五点形サブサンプリング法を実現することが望ましい。
発明の概要
本発明の原理に従えば、補助画像と主画像を合成する装置は、主画像信号源と補助画像信号を表すサンプル源とを含んでいる。サブサンプラは、五点形サブサンプリング・パターンまたは長方形サブサンプリング・パターンのいずれかで補助画像サンプルを選択的にサブサンプリングする。信号合成器が、主画像信号とサブサンプリングされた補助画像サンプルを表す信号とを合成して、合成された画像信号を生成する。制御回路は、サブサンプラが静止フレーム動作期間には長方形のサブサンプリング・パターンでサンプルを取出しそれ以外の場合には五点形サンプリング・パターンでサンプルを取出すようにサブサンプラを調整するサブサンプラ用静止制御信号を生成する。
【図面の簡単な説明】
図１は、本発明を取り入れた、主画像とピクチャ−イン−ピクチャ（ＰＩＰ）画像を例示する表示画像を示している。
図２は、本発明を取り入れた、ＰＩＰシステムの部分を、部分的にブロック形式で表現し、部分的に論理形式で表現した図である。
図３は、五点形サンプリング法を例示するＰＩＰ表示画像の詳細な図である。
図４は、主ビデオ信号およびＰＩＰビデオ信号の波形図と、ＰＩＰメモリ・アクセス・アドレスの波形図である。
図５および６は、ＰＩＰ画像用の五点形サンプリング法を用いたときの問題点とその解決法を示すＰＩＰ表示画像の各部分の詳細な図である。
図７は、フィールド・メモリに記憶するためのＰＩＰデータを生成するエンコーダ（符号化器）を、部分的にブロック形式で表現し、部分的に論理形式で表現した図である。
図８は、主画像に挿入されるＰＩＰデータを生成するための復号器を、部分的にブロック形式で表現し、部分的に論理形式で表現した図である。
発明の詳細な説明
例示された実施形態は、図１に示した画像を生成するピクチャ−イン−ピクチャ（ＰＩＰ）システムについて記載されている。しかし、本発明の原理は、他の多画面システムにも等しく適用可能であり、例えば、主画像の外側に（即ち、左側または右側に）小さな画像が配置されるピクチャ−アウトサイド−ピクチャ（ＰＯＰ）のシステムにも適用可能である。
図１は、本発明を取り入れた、主画像と補助画像を含んでいるＰＩＰ表示画像を表している。図１には、主画像２が、テレビジョン受像機またはモニタのような表示装置に表示される形態で示されている。主画像２は、アンテナまたはケーブルから受信されたテレビジョン信号に応動するチューナを含んだ既知の信号処理回路によって生成される。また、図１には、主画像２の左下側の隅（角）に挿入された第２の画像４が示されている。図示された実施形態における補助画像２はピクチャ−イン−ピクチャ（ＰＩＰ）画像といわれる。ＰＩＰ画像は、既知の信号処理回路で生成することもでき、場合によっては、アンテナまたはケーブルから受信された第２のテレビジョン信号に応動する第２のチューナを含んでいる信号処理回路で生成することができる。また、この構成に代えて、第２のチューナは別個のビデオ・カセット・レコーダ（ＶＣＲ）で実現することもできる。ＰＩＰ画像４を表す信号は、既知の方法で、主画像２を表す信号と合成することができる。その合成信号は表示装置に供給され、その表示装置は図１に例示された画像を表示する。
図２は、本発明を取り入れた、ＰＩＰシステムの部分を、部分的にブロック形式で表現し、部分的に論理形式で表現した図である。図２において、主ビデオ画像を表す信号の信号源１０２は、同期成分プロセッサ１０３とビデオ成分プロセッサ１０４のそれぞれの入力端子に結合された１つの出力端子を含んでいる。同期成分プロセッサ１０３の出力端子は主タイミング信号発生器１０６に結合されている。ビデオ成分プロセッサ１０４の出力端子は、マルチプレクサ１０８の第１のデータ入力端子に結合されている。マルチプレクサ１０８の出力端子は、合成ビデオ信号を発生し、既知の方法で表示装置（図示せず）に結合される。主タイミング信号発生器１０６の複数の出力端子はそれぞれビデオ成分プロセッサ１０４のクロック入力端子とマルチプレクサ１０８の制御入力端子とに結合される。
ＰＩＰビデオ画像信号の信号源１１０はＰＩＰ  ＡＤ変換器（アナログ−ディジタル変換器）１１２の入力端子に結合される。ＰＩＰ  ＡＤ変換器１１２の出力端子は、ＰＩＰビデオ・プロセッサ１１３およびＰＩＰタイミング発生器１１４のそれぞれの入力端子に結合される。ＰＩＰビデオ・プロセッサ１１３の出力端子は五点形サブサンプラ（サブサンプリング器）１１６のデータ入力端子に結合される。サブサンプラ１１６の出力端子は、フィールド・メモリ１２０のデータ入力端子に結合される。フィールド・メモリ１２０のデータ出力端子は挿入画像表示信号発生器１２４のデータ入力端子に結合される。表示発生器１２４の出力端子は、マルチプレクサ１０８の第２のデータ入力端子に結合される。
ＰＩＰタイミング信号発生器１１４の複数の出力端子はそれぞれ、サブサンプラ１１６および書込みアドレス発生器１１８の対応する各入力端子に結合される。書込みアドレス発生器１１８は、サブサンプラ１１６およびフィールド・メモリ１２０のそれぞれの書込みアドレス入力端子に結合された出力端子を有する。主タイミング信号発生器１０６の複数の出力端子はそれぞれ、読出しアドレス発生器１２２および表示発生器１２４の対応する各入力端子に結合されている。読出しアドレス発生器１２２は、サブサンプラ１１６およびフィールド・メモリ１２０のそれぞれの読出しアドレス入力端子に結合された出力端子を有する。
図１および図２を参照して説明すると、主ビデオ信号源１０２からの主ビデオ信号はビデオ成分と同期成分を含んでいる。同期成分プロセッサ１０３は、同期成分信号を抽出して処理する。その同期信号はタイミング発生器１０６に供給され、タイミング発生器１０６は４・ｆｓｃ（カラー副搬送波周波数）のクロック信号と同期したタイミング信号を発生する。このタイミング信号は主ビデオ・プロセッサ１０４に結合される。ビデオ・プロセッサ１０４は既知の方法で主ビデオ信号を処理する。例えば、好ましい実施形態において、主ビデオ・プロセッサ１０４は、各別のルミナンス（輝度）信号とクロミナンス（色）信号を生成する、櫛型フィルタのようなルミナンス／クロミナンス信号分離器を含んでいる。また、主ビデオ・プロセッサ１０４は、クロミナンス信号用の復調器を含んでいて、各別のＩおよびＱ信号またはＵおよびＶ信号を生成し、さらに、カラー信号マトリックスを含んでいて、Ｒ、ＧおよびＢカラー成分信号を生成するものでもよい。また、好ましい実施形態においては、主ビデオ・プロセッサ１０４は、アナログ−ディジタル変換器を含んでいて、櫛型フィルタ処理を含めて、その処理の一部をディジタル回路で実行するものでもよい。この構成に代えて、ビデオ処理を全く実行しない構成とすることも可能である。この場合、主ビデオ信号は、変化することなくそのまま、主ビデオ信号源１０２からマルチプレクサ１０８へとパスされる（pass、渡される）。
また、主タイミング信号発生器１０６は、ＰＩＰ挿入画像が配置される表示画像の部分を表示装置が走査するタイミングを示す信号を発生する。この信号は、マルチプレクサ１０８の制御入力端子に供給される。主画像が表示されるときは、マルチプレクサ１０８は主ビデオ・プロセッサ１０３をその出力端子に結合させるように調整され（条件付けられ）、また、ＰＩＰ画像が表示されるときは、マルチプレクサ１０３は表示発生器１２４をその出力端子に結合するように調整される。
一方、それと並行して、ＰＩＰビデオ信号はＰＩＰ  ＡＤ変換器１１２によって処理されて、周波数４・ｆｓｃのＰＩＰビデオ信号を表すサンプルが生成される。これらのサンプルは、ＰＩＰタイミング信号発生器１１４とＰＩＰビデオ信号プロセッサ１１３とによって処理される。具体的には、ＰＩＰタイミング信号発生器１１４は、ＰＩＰ同期成分を識別し、抽出し、処理する。ＰＩＰビデオ・プロセッサ１１３は、ＰＩＰ  ＡＤ変換器１１２からのＰＩＰビデオ信号サンプルを処理するディジタル回路からなる。好ましい実施形態においては、このビデオ・プロセッサ１１３は、上述の主ビデオ・プロセッサ１０４と同様に、ＰＩＰビデオ信号からルミナンスおよびクロミナンス成分を分離するための回路、例えば櫛型フィルタを含んでいる。さらに、ＰＩＰビデオ・プロセッサ１１３は、ＩおよびＱまたはＵおよびＶの各クロミナンス成分を分離するための復調器を含んでいてもよい。この構成に代えて、ＰＩＰビデオ・プロセッサ１１３は、ＰＩＰビデオ信号サンプルをさらに処理することのないように構成してもよい。その場合、ＰＩＰ  ＡＤ変換器１１２の出力は、五点形サブサンプラ１１６の入力端子に直接結合される。
ＰＩＰビデオ・プロセッサ１１３からのＰＩＰ画像サンプル・シーケンスは、後で詳しく説明する方法で、ＰＩＰタイミング信号発生器１１４からのタイミング信号とフィールド・メモリ読出しおよび書込みアドレスとに応答して、五点形サブサンプラ１１６によってサブサンプリングされる。一般的に、ＰＩＰサンプル・シーケンスの各フィールドは、次のような方法でそれぞれ独立にサブサンプリングされる。垂直方向には、垂直方向に整列した３つの水平ＰＩＰサンプルが濾波されて、ＰＩＰのサブサンプリングされた１つのサンプルを発生する。好ましい実施形態においては、垂直方向に整列した３つのサンプルの平均値が求められる。水平方向には、濾波されたシーケンスは６：１の比率でサブサンプリングされ、即ち、後で詳細に説明するように１つのサンプルが保存され５つのサンプルが捨てられる。水平方向のサブサンプリングのタイミングが後で詳しく説明する方法で制御されて、五点形サンプリング法が実行される。ＰＩＰ画像サンプル・ストリームの１つの成分だけを五点形サブサンプリングすることが可能である。例えば、好ましい実施形態においては、ルミナンス成分サンプル・ストリームが五点形サブサンプリングされる。
サブサンプラ１１６からの１フィールド分のサブサンプリングされたＰＩＰサンプルは、フィールド・メモリ１２０に記憶される。ＰＩＰ画像４が表示されているときに、表示発生器１２４は、主タイミング信号発生器１０６の制御の下で、フィールド・メモリ１２０から前に記憶したサブサンプリングされたサンプルを抽出する。表示発生器１２４は、五点形サブサンプラ１１６において実行されたサブサンプリングの逆の機能(function)を実行して、挿入補助画像を表すサンプル・シーケンスを生成する。さらに、主ビデオ信号１０４がアナログ形式（領域）を維持している場合には、表示発生器１２４はディジタル−アナログ変換器を含んでいる。従って、表示発生器１２４からの出力信号は、主ビデオ・プロセッサ１０４からの出力信号に対応する。即ち、主ビデオ・プロセッサ１０４からの出力信号がそれぞれのアナログのルミナンス信号およびクロミナンス信号である（好ましい実施形態におけるように）場合には、表示発生器１２４からの出力信号もそれぞれのアナログのルミナンス信号およびクロミナンス信号である。
ＰＩＰ挿入画像４が表示されている期間は、マルチプレクサ１０８は、復号されたサンプルを復号器１２４からその出力端子にパスする（渡す）ように調整される。一方、主画像２が表示されているときには、主ＡＤ変換器１０４からの主ビデオ信号がマルチプレクサ１０８を通してパスされる。好ましい実施形態において、主画像信号とＰＩＰ画像信号はそれぞれのアナログのルミナンス信号とクロミナンス信号とからなり、また、マルチプレクサ１０８は、２つのアナログ信号スイッチからなる。その一方のスイッチは、主ビデオ信号とＰＩＰビデオ信号の各アナログ・ルミナンス成分間のスイッチング（切換）動作を行い、その他方のスイッチは、主ビデオ信号とＰＩＰビデオ信号の各アナログ・クロミナンス成分間のスイッチング動作を行う。主クロミナンス信号が、ＩおよびＱ信号またはＵおよびＶ信号に復調されるか、またはさらにＲ、ＧおよびＢカラー成分信号に逆マトリックス処理(dematrix)される場合には、その各成分に対して１つずつ、３つのマルチプレクサが設けられる。
上述のように、水平サブサンプリング法が実行されるときには、サブサンプルによって表される画像の水平解像度は低い水平解像度を有する。後述するように、五点形サンプリング法は、サブサンプリングされたＰＩＰ画像の水平解像度が低くなるという問題を解消する方法として用いられる。
図３は、五点形サンプリング法を例示する、受信されたＰＩＰ表示画像４の詳細図である。上述のように、好ましい実施形態においては、ＰＩＰビデオ信号のルミナンス成分およびクロミナンス成分はそれぞれのサンプル・ストリームに分離される。図３の上部には、ＰＩＰ画像サンプル・シーケンスのフレームの一部分のサンプリング・パターンが例示されている。図３における各ラインは、各フィールドにおける垂直方向に隣接する３本のラインを垂直方向に濾波（例えば、平均化）した結果を表す。垂直方向に濾波されたサンプルからなる各ライン（以下、単にラインという）は、複数の“Ｘ”または複数の“＋”（以下、単にサンプルという）からなる水平ラインによって表されている。そのような各サンプルは、受信されたＰＩＰ表示画像の図示部分の下に示されているようにＰＩＰの４・ｆｓｃタイミング信号（ＰＩＰ  ＣＬＫ）の１サイクルで生成され、そのサンプルのルミナンス成分を表す部分と、そのサンプルのクロミナンス成分を表す部分とで構成される。各“Ｘ”は水平サブサンプリング・プロセスによって取出されたサンプルを表し、各“＋”は飛越されたサンプルを表す。ＰＩＰビデオ画像はインタレースされるので、垂直方向に濾波された隣接する各水平ラインは連続するフィールドで伝送される。
図３の上部において、一番左のサンプルを取出される第１（最初）のサンプルとして、６サンプル毎に各サンプル“Ｘ”を取出す。次いで、５つのサンプル“＋”が飛越され、その後、次のサンプル“Ｘ”が取出される。このパターンはそのラインの残りの部分に対しても繰り返される。図示された垂直方向に濾波された第３および第５のラインにおけるサンプルは、第１のラインと同じ組の水平位置で取出される。インタレースされているので、これらのラインは全て同じフィールドからのものである。従って、１つのフィールドにおける各ラインは同じパターンでサンプリングされる。このパターンは、サンプル・パターンＳＰ１として示されている。
次のフィールドに位置する図３の第２ラインにおいて、第４のサンプル“Ｘ”は取出される第１のサンプルである。次いで、５つのサンプル“＋”が飛越され、その後、次のサンプルが取出される。このパターンはそのラインの残りの部分に対しても繰り返される。第４ラインにおけるサンプルは、第２のラインと同じ組の各水平位置で取出される。このフィールドにおけるサンプルは、先行フィールドに由来する隣接ラインの各サンプルの水平位置の中間に位置する各水平位置から取出される。サンプル・パターンＳＰ２として示されたこのパターンは、サンプル・パターンＳＰ１を生成するサブサンプリング・タイミング信号を４・ｆｓｃ  ＰＩＰクロックの３サイクル分だけ遅延させることによって生成することができる。
サンプル・パターンＳＰ１およびＳＰ２を用いると、結果として、五点形サンプリング法といわれるサンプリングのパターンが得られ、またＰＩＰ画像におけるより多くの水平位置からサンプルを供給することによってＰＩＰ画像の知覚上の水平解像度が増大する。図３の上部における“Ｘ”として示された取出されたサンプルは、メモリ１２０（図２）に記憶される。
図３の下部には、上述したように、メモリ１２０（図２）に前に記憶したＰＩＰ挿入サンプルを表示する方法が例示されている。図３の下部には、図１に例示された合成画像中に表示されたＰＩＰ画像４の一部分が示されている。図３の下部に示された各サンプルは、主４・ｆｓｃタイミング信号時間（メインクロック、MAIN CLK）で生成される。一般的には、各サンプルは、“Ｘ”で表されるように表示され、次いでその直後に、対応するその“Ｘ”の直ぐ右側に“○”で表されているようにそれが繰り返される。
ＰＩＰ画像４の図示部分の一番上のラインの一番左のサンプル“Ｘ”が表示される。次いで、このサンプルは、次の４・ｆｓｃ主クロック時間に“○”のように繰り返される。次いで、前に記憶された次のサンプル“Ｘ”が表示され、それがその直後に“○”のように繰り返される。これが、このＰＩＰ画像ラインの残りの部分に対しても繰り返される。このパターンは、ＰＩＰ画像の第３と第５（および全ての奇数番目）のラインに対して繰り返される。これらのラインは、第１ラインのフィールドと同じフィールド内にある。従って、上述のＰＩＰビデオ信号サンプリング処理に関しては、１つのフィールド内の各ラインは同じパターンで表示される。このパターンは、表示パターンＤＰ１として示されており、上述したようにサンプル・パターンＳＰ１に対応する。
第２のラインの一番左のサンプルは“○”であり、その直ぐ左側にある先行サンプル（図示せず）の繰り返しである。次いで、その第２のラインの第２のサンプル“Ｘ”が表示され、次いでその直後に、次の４・ｆｓｃ主クロック時間に“○”のように繰り返される。次いで、前に記憶された次のサンプルが“Ｘ”として表示され、それが“○”のように繰り返される。これが、このＰＩＰ挿入画像ラインの残りの部分に対しても繰り返される。これと同じパターンは、ＰＩＰ画像の第４のライン（および全ての偶数番目）のラインに対して繰り返される。このパターンは、表示パターンＤＰ２として示され、上述したサンプル・パターンＳＰ２に対応する。表示パターンＤＰ２は、表示パターンＤＰ１として生成されるサンプルを４・ｆｓｃ主クロックの１サイクルだけ遅延することによって生成される。
各サンプルは、そのサンプルのルミナンス成分を表す部分と、そのサンプルのクロミナンス成分を表す部分とで構成される。好ましい実施形態においては、これらのサンプル部分は、互いに独立にアナログ形式のそれぞれのルミナンスおよびクロミナンス・アナログ信号に変換される。そのルミナンスおよびクロミナンス・アナログ信号は、主ビデオ・プロセッサ１０４によって生成されたアナログのルミナンスおよびクロミナンス信号に対応して生成される。図から分かるように、前に記憶されたＰＩＰ画像サンプルからなる第１の表示を表す各“Ｘ”は、図３の上部に示されたサンプリング・パターンと同じ五点形表示パターンで配置されている。このような方法によって、フィールド・メモリ１２０（図２）に要求されるメモリ・サイズを増大させることなく、ＰＩＰ画像の知覚上の水平解像度が増大する。
しかし、ＰＩＰ画像信号に対して五点形サンプリング法を用いることによって或る問題が生じる。その問題は、図４および５を参照すると良く理解できる。図４は、主ビデオ信号およびＰＩＰビデオ信号の波形図であり、ＰＩＰメモリ・アクセス・アドレスの波形図である。図４において、主ビデオ信号源１０２（図２）からの信号は、連続フレームで構成される上部の波形として示されている。標準インタレース形ビデオ信号におけるように、各フレームには２つのフィールドが存在し、２つのフィールドの各ラインは既知の方法でインタレース（間挿）され、その２つのフィールドは通常は偶数フィールドおよび奇数フィールドとして指定される。主ビデオ信号の各フィールドは長方形で表される。これは、図４において、主ビデオ信号の各フィールドを表す各長方形に番号１および２を付与することによって示されている。主ビデオ信号の完全な２つのフィールド１および２が、それぞれ図４に例示されている。各長方形の左辺は、そのフィールドに属する垂直の同期パルスの時間的位置を表す。ビデオ・フレームの偶数および奇数フィールドと図４におけるフィールド表示１および２との間には、何ら意図された関係はない。
ＰＩＰビデオ信号源１１０からの信号が第２の波形として例示されている。また、このビデオ信号は連続フレームからなり、各フレームはインタレースされたラインからなる２つのフィールドを含んでおり、各フィールドは１および２と番号付けられた長方形によって示されている。各長方形の左辺は、そのフィールドに属する垂直同期パルスの時間位置を表す。主ビデオ信号とＰＩＰビデオ信号の間の垂直同期パルスの時間位置が互いに異なることによって示されているように、ＰＩＰビデオ信号は主ビデオ信号と時間的に整合（整列）していない。
図２を参照すると、好ましい実施形態において、ルミナンス部分およびクロミナンス部分を含んだＰＩＰビデオ信号のサンプルがＰＩＰビデオ・プロセッサ１１３によって生成されると、そのサンプルはまず垂直方向に濾波され、次いでその垂直方向に濾波されたサンプルは、後で詳しく説明する方法でサブサンプラ１１６によって制御されたタイミングで水平にサブサンプリングされ、そのサブサンプリングされたサンプルは書込みアドレス発生器１１８によって制御されたメモリ１２０中の位置に記憶される。書込みアドレス発生器は、ＰＩＰ垂直同期パルスに応答して、書込みアドレスを、サブサンプリングされたＰＩＰ挿入サンプルを保持するためのフィールド・メモリ１２０の開始点（またはフィールド・メモリ１２０内のバッファの開始点）にリセットする。そのようなバッファは、通常、低アドレスから高アドレスまでフィルされ（fill、詰込まれ）、従ってその初期アドレスは最小アドレスである。
書込みアドレス発生器１１８によって発生された書込みアドレスは、図４において第３の波形として表されている。ＰＩＰビデオ信号（第２波形）におけるフィールド２の開始点において、書込みアドレス発生器１１８は、最小アドレスであるＰＩＰ書込みアドレスを発生するように調整される。サブサンプリングされたサンプルがサブサンプラ１１６（図２）によって生成されるにしたがって、そのサンプルは、フィールド・メモリ１２０における、書込みアドレス発生器１１８によって供給される次第に増加するアドレスに記憶される。これは、図４において、次第に増加する書込みアドレス信号によって示されている。フィールド２が終了すると、サブサンプリングされたサンプルは書込みバッファの全てに書込まれ、そのアドレス信号は最大値に達する。次いで、次のフィールド（フィールド１）の垂直同期パルスは、書込みアドレス発生器１１８のアドレスをバッファの開始点（即ち最小アドレス）に再度リセットし、そしてそのプロセスが繰り返される。
上述のように、サブサンプリングされたＰＩＰサンプルが、サブサンプラ１１６と書込みアドレス発生器１１８の制御の下でメモリ１２０に書込まれている間に、主ビデオ信号の走査位置が表示発生器１２４によってモニタされる。主画像の第１の部分６（図１）の期間には、ＰＩＰ画像のいかなる部分も表示されない。主画像の最後の部分８（例えば、例示された実施形態における合成画像の下の３分の１の部分）の期間は、メモリ１２０に前に記憶したサブサンプリングされたサンプルは、読出しアドレス発生器１２２によって制御されるアドレスから表示発生器１２４によって取出される。このサンプルは、後で詳しく説明する方法で表示発生器１２４によって処理されて、図３の下部に示されたサンプル・パターンが生成される。好ましい実施形態において、このサンプルはさらに処理されて、それぞれのアナログのルミナンス信号とクロミナンス信号が形成される。次いで、これらの信号は、ＰＩＰ画像が表示されている期間に、マルチプレクサ１０８における対応する主ビデオのルミナンス信号およびクロミナンス信号と置換される。
書込みアドレス発生器１１８の場合と同様に、主ビデオ信号の垂直同期パルスは、読出しアドレス発生器１２２が、ＰＩＰのサブサンプリングされたサンプルを保持するフィールド・メモリ１２０の開始点（またはフィールド・メモリ１２０内のバッファの開始点）を指すアドレスを発生するように、読出しアドレス発生器１２２を調整する。ＰＩＰ画像４が挿入される合成画像の下部８の期間に、読出しアドレス発生器１２２は、ＰＩＰサンプルがサブサンプラ１１６によってフィールド・メモリ１２０に書込まれたのと同じ順序で、ＰＩＰサンプルをフィールド・メモリ１２０から取出すように、フィールド・メモリ１２０を制御する。従って、ＰＩＰ画像サンプルが合成画像に挿入されるときには、最小アドレスで開始して最大アドレスまで進めながらサンプルが取出される。
読出しアドレス発生器１２２によって発生された読出しアドレスは第４の波形によって表されている。主ビデオ画像の垂直同期パルスにおいて、読出しアドレス発生器１２２は、フィールド・メモリ（またはフィールド・メモリ内のバッファ）の開始点のアドレスを発生するように調整される。アドレスは、合成ビデオ画像の第１の部分６の期間は変化しない。ＰＩＰサンプルがフィールド・メモリ１２０から抽出されて行くにしたがって、読出しアドレスは、主ビデオ・フィールド２が終了する最大アドレスまで増加する。次の主ビデオ・フィールド１の開始点によって読出しアドレス発生器１２２がリセットされ、そしてそのプロセスが繰り返される。
図５には、ＰＩＰシステムにおいて五点形サンプリング法を実行したときに生じ得る問題が示されている。図５において、フィールド・メモリ１２０の内容の一部分は、図４に示されたようにＰＩＰ画像のフィールド１内で生じる時間ＴＳ１において、生じる。図５を参照すると、ＰＩＰ画像の先行フィールドであるフィールド２の一部分が、例示されたサンプリング・パターンＳＰ２とともに（図３におけるのと同じ符号を用いて）、図５の左上部分に示されている。破線はフィールド１からのラインを表している。フィールド２は、フィールド２の左側の矢印で示されているように通常の方法で頂部から底部まで走査される。連続する次のフィールドであるフィールド１の一部分が、フィールド２の直ぐ下に、サンプリング・パターンＳＰ１とともに示されている。破線はフィールド２からのラインを表している。フィールド１も、フィールド１の左側の矢印で示されているように頂部から底部まで走査される。フィールド１および２の画像の右側には、時間ＴＳ１におけるフィールド１およびフィールド２の図示部分に対応するメモリ１２０の部分の状態が示されている。図５に例示されているメモリ１２０は、メモリ１２０の右側の矢印で示されるように、頂部から底部まで書込まれる。この分野の技術者は、サブサンプリングされたサンプル“Ｘ”だけがメモリに記憶され、そのサンプル間に存在するサンプル“＋”は記憶されないことを理解するであろう。即ち、図５のメモリ・ブロック１２０に示された各サンプリング・パターンは、フィールド・メモリ１２０のその図示部分に記憶されているサブサンプリングされたサンプルが取出された時のサンプリング・パターンを示すものであるに過ぎない。
ＰＩＰ画像フィールド２が終了すると、メモリ１２０は、サンプリング・パターンＳＰ２を用いてフィールド２から取出されたサブサンプリングされたサンプル“Ｘ”で完全にフィルされる。フィールド１の開始点において、メモリ１２０におけるフィールド２のサンプルは、図５に例示されているように、メモリ１２０の頂部から開始して底部に向かうサンプリング・パターンＳＰ１を用いて、フィールド１からのサブサンプリングされたサンプルで上書きされる。時間ＴＳ１において、メモリ１２０の下部分は、フィールド２からメモリ１２０の下部分に向かう矢印によって示されるように、フィールド２からのサンプルを含んでいる。一方、その上部分は、フィールド１からメモリ１２０の上部分に向かう矢印によって示されるように、フィールド１からのサンプルを含んでいる。
図４を参照すると、ＰＩＰビデオ信号のフィールド１に対するＰＩＰ書込みアドレス波形の一部分が、主ビデオ信号のフィールド２に対するＰＩＰ読出しアドレス波形の上に仮想線の形で重畳されている。時間ＴＳ１において、ＰＩＰ読出しアドレスはＰＩＰ書込みアドレスと同じになる。図５を参照すると、時間ＴＳ１の直前に、ＰＩＰ画像のフィールド１からのライン２０２が、ＰＩＰビデオ信号からサブサンプリングされて、書込みアドレス発生器１１８（図２）によって供給されるアドレスで指定されたメモリ１２０の位置に書込まれる。さらに、メモリ１２０に書込まれたばかりのライン２０２は、メモリ１２０におけるその同じ位置から読出されて、ＰＩＰ挿入画像４（図１）における適当な位置に表示される。一方、時間ＴＳ１の直後に、ＰＩＰ画像４（図１）における次のライン２０４を形成するサンプルが、読出しアドレス発生器１２２によって供給されるアドレスで指定されたメモリ１２０の位置から読出される。しかし、このラインは、まだフィールド１におけるＰＩＰビデオ信号から受入れられてサブサンプリングされたものではない。その代わりに、表示されるＰＩＰ画像４のライン２０４は、前のフィールド２からサブサンプリングされたサンプルから生成される。
表示されたＰＩＰ画像４のライン２０２（および先行ライン）はＰＩＰ画像のフィールド１からサンプリングされたものであり、一方、ライン２０４（および残りのライン）は先行フィールド２からサンプリングされたものであり、従って、先行フィールド２は（米国ＮＴＳＣ標準において）フィールド１より１／６０秒だけ前に発生したものである。ＰＩＰ画像においてこのような２つの部分の並置が生じると、時間的継ぎ目ＴＳといわれる、フィールド・メモリを用いたＰＩＰシステムにおいて知られている現象が発生する。時間的な継ぎ目に加えて、図５に例示されているシステムにおいて、フィールド・メモリ１２０の下部分におけるサンプル（例、現在のフィールド１からのもの）はサンプリング・パターンＳＰ１を用いて取出されたものであり、一方、フィールド・メモリ１２０の上部分におけるサンプル（例、先行フィールド２からのもの）はサンプリング・パターンＳＰ２を用いて取出されたものである。フィールド１およびフィールド２のサンプリング・パターンＳＰ１とＳＰ２の間に存在する取出されたサンプルの水平位置の差は、それぞれ（図５におけるメモリ・ブロック１２０中に示された２つのサンプリング・パターンによって強調されている）、このアプリケーション（適用例）の残りの部分において空間的継ぎ目といわれる表示ＰＩＰ画像４における時間的継ぎ目位置に目に見える視覚的な不連続を形成する。従って、時間的継ぎ目におけるサンプリング・パターンの変化によって、その時間的継ぎ目においてＰＩＰ画像の知覚可能な品質低下が生じる。
図６は、図５に対応し、時間的継ぎ目ＴＳ１における空間的継ぎ目の問題に対する解決手段と、ＰＩＰ画像の知覚可能な品質低下を示している。フィールド２の開始点では、サンプル・パターンＳＰ２を用いてサンプリングされ（図３に示したように）、このサンプル・パターンは、図４の下部に示した時間ＴＳ２まで継続される。時間ＴＳ２において、フィールド２に対するサブサンプリング・パターンがサンプル・パターンＳＰ２からサンプル・パターンＳＰ１に変更され、フィールド２の残りの部分はサンプル・パターンＳＰ１を用いてサンプリングされる。次いで、フィールド１の開始点において、サンプリング・パターンは、時間ＴＳ１までＳＰ１を維持する。次いで、時間ＴＳ１において、サンプル・パターンは再度サンプル・パターンＳＰ２に変更される。これが、連続する全てのフィールドに対して繰り返される。
このようにしてサンプリング・パターンを制御した結果が、図６に時間ＴＳ１におけるメモリ１２０の状態として示されている。時間ＴＳ１において、メモリ１２０の下部分は、依然としてフィールド２の下部分からサブサンプリングされたサンプルのその部分（例、フィールド２における時間ＴＳ２を示すラインより下の部分）を含んでいる。このサンプルは、上述のように、サンプル・パターンＳＰ１を用いてサンプリングされたものである。メモリ１２０の上部分はフィールド１の上部分からサブサンプリングされたサンプル（フィールド１における時間ＴＳ１を示すラインより上の部分）を含んでいる。また、このサンプルは、サンプル・パターンＳＰ１を用いてサンプリングされたものである。従って、これらのサンプルがメモリ１２０から取出されてＰＩＰ画像４が生成されるときに、ＰＩＰ画像の頂部から底部までサンプル・パターンが統一されることになる。主ビデオ・フィールド１における時間的継ぎ目位置における知覚可能な空間的継ぎ目がなくなる。同様に、図示されていないが、表示されたＰＩＰ画像４（図１）の次のフィールドに対する全てのサンプルは、サンプル・パターンＳＰ２を用いて再度サンプリングされるものであり、そのフィールドに対する時間的継ぎ目位置における知覚可能な空間的継ぎ目は生成されない。
図７は、フィールド・メモリ１２０（図２）に記憶されるサブサンプリングされたＰＩＰサンプルを生成するサブサンプラ１１６を、部分的にブロック形式で表現し、部分的に論理形式で表現した図である。図７において、読出しアドレス発生器１２２からの読出しアドレス信号は、比較器４０５の第１の入力端子に結合され、書込みアドレス発生器１１８からの書込みアドレス信号は比較器４０５の第２の入力端子に結合される。比較器４０５の出力端子は、Ｓ−Ｒフリップフロップ４１０のセット入力端子Ｓに結合されている。Ｓ−Ｒフリップフロップ４１０の非反転出力端子Ｑは、インバータ４２０の入力端子に結合されている。インバータ４２０の出力端子は、排他的オア（論理和）ゲート４３０の第１の入力端子に結合されている。排他的オアゲート４３０の出力端子はアンド（論理積）ゲート４３５の第１の入力端子に結合されている。アンドゲート４３５の出力端子は、マルチプレクサ４５０の制御入力端子に結合されている。ＰＩＰタイミング信号発生器１１４からのＰＩＰ垂直同期パルス信号は、Ｓ−Ｒフリップフロップ４１０のリセット入力端子Ｒに結合される。現在のＰＩＰビデオ信号フィールド・タイプを示す信号（後述する）は、排他的オアゲート４３０の第２の入力端子に結合される。静止フレーム機能が実行されることを示すアクティブな（活動状態の）低レベル信号である信号FREEZE*（静止）は、アンドゲート４３５の第２の入力端子に結合される。
ＰＩＰタイミング信号発生器１１４からのＰＩＰ水平同期リセット信号は、マルチプレクサ４５０の第１のデータ入力端子と４・ｆｓｃ  ＰＩＰタイミング信号３サイクル遅延回路４４０の入力端子とに結合される。好ましい実施形態において、ＰＩＰ水平同期リセット信号は、ＰＩＰ水平同期成分信号の中央で発生するＰＩＰ４・ｆｓｃの１サイクルの幅のパルスである。この構成に代えて、そのようなパルス信号は、ＰＩＰ水平同期信号の開始点または終了点で発生するか、または水平同期信号内のどこかで発生するようにしてもよい。
遅延回路４４０の出力端子は、マルチプレクサ４５０の第２のデータ入力端子に結合されている。マルチプレクサ４５０の出力端子は６分周（６分割）回路４６０のリセット入力端子に結合される。６分周回路４６０のタンミング信号出力端子は、ＰＩＰサブサンプル・タイミング信号を生成し、サブサンプラ４７０の対応する入力端子に結合される。ＰＩＰタイミング信号発生器１１４からの４・ｆｓｃ  ＰＩＰタイミング信号は、６分周回路４６０のタンミング信号入力端子に結合される。ＰＩＰビデオ・プロセッサ１１３からのＰＩＰビデオ・サンプル・ストリームはサブサンプラ４７０のデータ入力端子に結合される。サブサンプラ４７０の出力端子は、サブサンプリングされたデータを生成し、フィールド・メモリ１２０に結合される。
図３を参照すると、サンプル・パターンＳＰ２は、サンプリング・パターンＳＰ１と同じであるが、４・ｆｓｃ  ＰＩＰタイミング信号の３サイクル分だけ遅延されている。その動作を説明すると、Ｓ−Ｒフリップフロップ４１０は、各ＰＩＰフィールドの開始点においてＰＩＰ垂直同期パルスによってリセットされる。従って、各フィールドの開始点において、Ｓ−Ｒフリップフロップ４１０のＱ出力端子の信号は論理‘０’信号である。比較器４０５は、ＰＩＰ読出しアドレスとＰＩＰ書込みアドレスとをモニタする。その両者が同じ（例、時間ＴＳにおいて）になったときに、比較器は論理‘１’信号を発生し、それ以外の場合には論理‘０’信号を発生する。時間ＴＳにおける比較器４０５からのこの論理‘１’信号は、Ｓ−Ｒフリップフロップ４１０をセットし、Ｑ出力端子に論理‘１’信号を発生させる。この信号がインバータ４２０によって反転されて、時間ＴＳの前はフィールド内で論理‘１’の信号が発生し、時間ＴＳの後は論理‘０’の信号が発生する。
ＰＩＰフィールド・タイプ信号は、現在受入れ中のＰＩＰフィールドのタイプを示す２状態（bistate）信号である。図４を参照すると、ＰＩＰフィールドはフィールド・タイプ１またはフィールド・タイプ２のいずれかである。上述のように、偶数および奇数フィールドとフィールド・タイプ１および２の間には何ら意図された対応関係は存在しない。例示された実施形態において、論理‘０’信号はフィールド・タイプ１を示し、論理‘１’信号はフィールド・タイプ２を示す。排他的オアゲート４３０は、ＰＩＰビデオ信号をサブサンプリングするのに使用される適正なサンプリング・パターン（例、ＳＰ１またはＳＰ２）を表す信号を生成するように動作する。例示された実施形態において、排他的オアゲート４３０の出力が論理‘１’信号であるときはサンプリング・パターンＳＰ１が使用され、またその出力が論理‘０’信号であるときはサンプリング・パターンＳＰ２が使用される。
上述の図５および図６の説明を再度参照すると、フィールド・タイプ１について、時間ＴＳ１の前はサンプル・パターンＳＰ１が使用され、時間ＴＳ１の後はサンプル・パターンＳＰ２が使用される。一方、フィールド・タイプ２について、時間ＴＳ２の前はサンプル・パターンＳＰ２が使用され、時間ＴＳ２の後はサンプル・パターンＳＰ１が使用される。ＰＩＰフィールド・タイプ信号が、フィールド１を示す論理‘０’信号であり、かつ例えばＴＳ１の前にＴＳ前（BEFORETS）信号が論理‘１’であるときは、排他的オアゲート４３０の出力は、サンプル・パターンＳＰ１を示す論理‘１’信号である。ＴＳ前（BEFORE TS）信号が時間ＴＳ１において論理‘０’信号に変化したときには、排他的オアゲート４３０の出力は、サンプル・パターンＳＰ２を示す論理‘０’信号に変化する。一方、ＰＩＰフィールド・タイプ信号が、フィールド２を示す論理‘１’信号であり、かつ例えばＴＳ２の前にＴＳ前（BEFORE TS）信号が論理‘１’であるときは、排他的オアゲート４３０の出力は、サンプル・パターンＳＰ２を示す論理‘０’信号である。ＴＳ前（BEFORE TS）信号が時間ＴＳ２において論理‘０’信号に変化したときには、排他的オアゲート４３０の出力は、サンプル・パターンＳＰ１を示す論理‘１’信号に変化する。
排他的オアゲート４３０からのサンプル・パターン選択信号ＳＰ１／*ＳＰ２は、静止信号*FREEZEによってアンドゲート４３５を介してゲート処理される。上述のように、静止信号*FREEZEを用いて、ＰＩＰ静止フレームを実行すべきことが示される。静止フレーム動作においては、フィールド・メモリ１２０（図２）へのＰＩＰデータの書込みが中断され、一方、読出し動作は変更なく継続する。この状態ではフィールド・メモリ１２０に新しいサンプルが全く書込まれていないので、同じサンプルがフィールド・メモリから繰り返し読出されて挿入ＰＩＰ画像を生成するのに使用される。これによって、表示装置に固定または静止したＰＩＰ挿入画像４を形成する効果が得られる。しかし、上述のように、五点形サンプリング中の１つのＰＩＰフィールドが終了したときに書込み動作が中断した場合には、時間ＴＳの前に書込まれたフィールド・メモリ１２０の部分が、１つのサンプル・パターンでサンプリングされたサンプルを含んでいる一方で、時間ＴＳの後で書込まれたフィールド・メモリ１２０の部分は、他のサンプル・パターンでサンプリングされたサンプルを含んでいる。
完全動画ＰＩＰ画像が表示されている期間は、上述したようにサンプリング・パターンを制御することによって、上述のような時間的継ぎ目位置における空間的継ぎ目の発生が回避される。しかし、ＰＩＰ画像が静止している期間は、その同じサンプリング・パターン全体が、ＰＩＰ画像の時間的継ぎ目位置に空間的継ぎ目を導入することとなる。そこで、静止ＰＩＰ画像において時間的継ぎ目位置に空間的継ぎ目が表示されるのを防止するために、フィールド・メモリ１２０へのＰＩＰビデオのサブサンプリングされたサンプルの書込みが中断される前の少なくとも２フィールド期間だけ五点形サンプリング法を中断する。そして、五点形サンプリング法の代わりに、ＰＩＰ挿入画像を長方形パターンでサブサンプリングする。そうすれば、知覚上の水平解像度は減少するが、その一方で、五点形サンプリングされた信号を静止させたときに結果として時間的継ぎ目位置に生じる空間的継ぎ目が除去される。
静止信号*FREEZEが、静止動作が差し迫って(imminent)いないことを示す論理‘１’信号であるときには、ＳＰ１／*ＳＰ２信号がアンドゲート４３５を通過してマルチプレクサ４５０の制御入力端子にパスされる。静止信号*FREEZEが、静止動作が差し迫っている（imminent、間もなく生じる）こと示す論理‘０’信号であるときには、ＳＰ１／*ＳＰ２信号はブロック（阻止）されて、アンドゲート４３５の出力は、後続の複数フィールドにわたってサンプル・パターンＳＰ２を使用すべきことを示す論理‘０’信号となる。これによって、サンプル・パターンＳＰ１とＳＰ２の両方を同時に使用して得られる五点形サンプリング・パターンは中断される。その代わり、補助画像は、サンプル・パターンＳＰ２によって規定される１組の各水平位置における長方形パターンでサブサンプリングされる。このサブサンプリングは、他の既知の回路（図示せず）の制御の下で２フィールド期間だけ継続する。次いで、この他の既知の回路は、フィールド・メモリ１２０への書込み動作を中断させる。その静止動作が取消されると、静止信号*FREEZEが論理‘１’信号になるように調整されて、五点形サンプリング機能が再度イネーブル（enable、可動化、使用可能に）される。
アンドゲート４３５からの信号が、サンプル・パターンＳＰ１が使用されることを示す論理‘１’信号であるときには、マルチプレクサ４５０は、ＰＩＰタイミング信号発生器１１４から直接供給されたＰＩＰ水平同期リセット・パルス信号を６分周回路４６０のリセット入力端子に結合するように調整される。アンドゲート４３５からの信号が、サンプル・パターンＳＰ２が使用されることを示す論理‘０’信号であるときには、マルチプレクサ４５０は、４・ｆｓｃ  ＰＩＰタイミング信号３サイクル遅延回路４４０から供給された遅延したＰＩＰ水平同期リセット・パルス信号を、６分周回路４６０のリセット入力端子に結合するように調整される。
その６分周カウンタは、マルチプレクサ４５０からリセット・パルスを受信された時点で開始して、ＰＩＰ４・ｆｓｃタイミング信号の６サイクル毎に１つのサブサンプリング・パルスを生成する。マルチプレクサ４５０から遅延のないＰＩＰ水平同期リセット・パルスを６分周回路４６０のリセット入力端子で受信されたときには、結果としてサンプル・パターンＳＰ１（図３）が得られるタイミングでサンプルが取出される。一方、マルチプレクサ４５０からＰＩＰ４・ｆｓｃクロックの３サイクル分だけ遅延されたＰＩＰ水平同期リセット・パルスを６分周回路４６０の入力端子で受信されたときには、結果としてサンプル・パターンＳＰ２が得られるタイミングでサンプルが取出される。サブサンプラ４７０は、６分周回路４６０からのサンプリング信号に応答して、ＰＩＰビデオ・プロセッサ１１３からのＰＩＰビデオ・サンプル・ストリームをサブサンプリングする。このサブサンプリングされたサンプルは、フィールド・メモリ１２０（図２）に供給される。
図８は、主画像に挿入されるＰＩＰデータを生成するためのＰＩＰ挿入画像表示発生器１２４を、部分的にブロック形式で表現し、部分的に論理形式で表現した図である。図８において、フィールド・メモリ１２０（図２）からのＰＩＰのサブサンプリングされたサンプルは、サンプル取出し回路４７９の入力端子に結合される。サンプル取出し回路４７９の出力端子は、主４・ｆｓｃタイミング信号１サイクル遅延回路４８０の入力端子と、マルチプレクサ４９０の第１のデータ入力端子とに結合されている。遅延回路４８０の出力端子はマルチプレクサ４９０の第２のデータ入力端子に結合されている。マルチプレクサ４９０の出力端子はマルチプレクサ１０８（図２）に結合されている。主フィールド・タイプ信号はアンドゲート４８５の第１の入力端子に結合され、静止信号*FREEZE（図７）はアンドゲート４８５の第２の入力端子に結合される。アンドゲート４８５の出力端子はマルチプレクサ４９０の制御入力端子に結合されている。
動作を説明すると、サンプルは、サンプル取出し回路４７９によって、読出しアドレス発生器１２２からの読出しアドレス信号によって指定されたフィールド・メモリ１２０の位置から取出される。上述のように、好ましい実施形態においては、そのサンプルの各々は、そのサンプルのルミナンス成分を表す部分とそのサンプルのクロミナンス成分を表す別の部分とを有する。サンプル取出し回路４７９は、４・ｆｓｃ  ＰＩＰタイミング信号の１サイクルで１つのサンプルを取出し、そのサンプルをその出力端子から供給する。次いで、サンプル取出し回路４７９は、そのサンプルが４・ｆｓｃ  ＰＩＰタイミング信号の次のサイクルで繰り返されるように、そのサンプルをその出力端子において保持する。次いで、次のサンプルがフィールド・メモリ１２０から取出される。この処理が、フィールド・メモリ１２０における各ライン中の全てのサンプルに対して繰り返される。
図３を参照して動作を説明すると、主フィールド・タイプ信号は、図７を参照して説明したＰＩＰフィールド・タイプ信号と同様の方法で、フィールド・メモリ１２０から現在取出されているＰＩＰビデオ・データをサブサンプリングするために使用されるサンプル・パターン（それぞれＳＰ１またはＳＰ２）に対応する表示パターン（ＤＰ１またはＤＰ２）の指示（表示）を供給する（与える）。即ち、フィールド・メモリ１２０から現在取出されているデータをサンプル・パターンＳＰ１を用いてサンプリングしたときには、表示パターンＤＰ１を用いてそのデータが表示され、また、そのデータをサンプル・パターンＳＰ２を用いてサンプリングしたときには、表示パターンＤＰ２を用いてそのデータが表示される。図７を参照して説明した静止信号*FREEZEはアクティブな低レベル信号であり、そのアクティブ低レベル信号は静止機能が差し迫っているときにアサート（assert、主張）される。この信号に応答して、五点形サンプリング機能がディセーブル（disable、非可動化、使用禁止に）される。この信号を用いて、マルチプレクサ４９０の制御入力端子への主フィールド・タイプ信号がゲート処理される。
例示した実施形態において、主フィールド・タイプ信号が論理‘１’であるときには表示パターンＤＰ１が用いられてそのサブサンプリングされたＰＩＰサンプルが表示され、その信号が論理‘０’信号であるときには表示パターンＤＰ２が用いられてそのサブサンプリングされたＰＩＰサンプルが表示される。主フィールド・タイプ信号は、静止信号*FREEZEによってイネーブルされると、マルチプレクサ４９０を制御する。主フィールド・タイプ信号が、表示パターンＤＰ１を示す論理‘１’であるときには、マルチプレクサ４９０は、ＰＩＰのサンプリングされたデータをサンプル取出し回路４７９からマルチプレクサ１０８に直接結合させるように調整される。これによって、遅延のないＰＩＰのサブサンプリングされたサンプルが供給され、図３に示されている表示パターンＤＰ１が形成される。主フィールド・タイプ信号が、表示パターンＤＰ２を示す論理‘０’信号であるときには、マルチプレクサ４９０は、遅延されたＰＩＰのサンプリングされたデータを主４・ｆｓｃタイミング信号１サイクル遅延回路４８０からマルチプレクサ１０８に結合させるように調整される。遅延回路４８０によって導入された遅延によって、図３に示された表示パターンＤＰ２が形成される。静止信号*FREEZEが静止フレーム機能が実行中であることを示しているときには、アンドゲート４８５の出力は、表示パターンＤＰ２を示す論理‘０’であり、これは図７における静止信号*FREEZEによって選択されたサンプリング・パターンＳＰ２に対応する。
上述しかつ図示したＰＩＰサンプリング・システムは、付加的サンプルまたはより大きなフィールド・メモリを必要とすることなく、改善された水平解像度を有するＰＩＰ画像を形成する。さらに、このシステムによって、そのようなシステムにおいて発生し得る時間的継ぎ目位置において知覚可能な空間的継ぎ目が除去される。最後に、このシステムによって、時間的継ぎ目位置における空間的継ぎ目を静止ＰＩＰ画像に導入することなく静止フレーム機能を与える方法が実現される。
【図１】
0003935945.tif 000002
【図２】
0003935945.tif 000003
【図３】
0003935945.tif 000004
【図４】
0003935945.tif 000005
【図５】
0003935945.tif 000006
【図６】
0003935945.tif 000007
【図７】
0003935945.tif 000008
【図８】
0003935945.tif 000009