(57)【特許請求の範囲】
【請求項１】
入力信号をＦＭ変調するＦＭ変調回路と、ＦＭ変調回路の出力信号が入力される位相検波器を含み、上記出力信号の周波数変換を行う位相同期ループとを備え、位相同期ループの出力周波数を変更する際にＦＭ変調回路から無変調信号が出力されることを特徴とするＦＭ変調装置。
【請求項２】
上記位相同期ループは、上記位相検波器により出力される位相誤差信号を電圧制御発振器へ帰還するループフィルタを備え、位相同期ループの出力周波数を変更する際にループフィルタの時定数を低減することを特徴とする請求項１に記載のＦＭ変調装置。
【請求項３】
入力信号をＦＭ変調するＦＭ変調回路と、所定の周波数信号を生成するシンセサイザと、ＦＭ変調回路の出力信号が入力される位相検波器を含み、シンセサイザにより出力された上記周波数信号を用いて上記出力信号の周波数変換を行う位相同期ループとを備えたＦＭ変調装置において、シンセサイザが、周波数制御信号に基づき上記周波数信号を生成し、ＦＭ変調回路が、周波数制御信号に基づき位相同期ループの出力周波数が変更される際に無変調信号を出力することを特徴とするＦＭ変調装置。
【請求項４】
上記周波数制御信号に基づき、入力信号又は所定の一定信号を選択的にＦＭ変調回路へ出力するスイッチング手段を備え、
通常時に上記入力信号がＦＭ変調回路へ出力され、位相同期ループの出力周波数の変更時に上記一定信号がＦＭ変調回路へ出力されることを特徴とする請求項３に記載のＦＭ変調装置。
【請求項５】
上記位相同期ループは、上記位相検波器により出力された位相誤差信号を電圧制御発振器へ帰還させるとともに、周波数制御信号に基づき、位相同期ループの出力周波数を変更する際に時定数を低減させるループフィルタを備えたことを特徴とする請求項３に記載のＦＭ変調装置。
【請求項６】
上記周波数制御信号に基づき、出力周波数に応じたオフセット信号を出力するオフセット信号源を備え、上記位相同期ループは、上記位相誤差信号を平均化するループフィルタと、上記ループフィルタの出力信号に上記オフセット信号を加算して上記電圧制御発振器へ帰還する加算器とを備えたことを特徴とする請求項３に記載のＦＭ変調装置。
【請求項７】
上記周波数制御信号に基づき、出力周波数に応じたオフセット信号を出力するオフセット信号源を備え、上記位相同期ループは、上記位相誤差信号に上記オフセット信号を加算して出力する加算器と、上記加算器の出力信号を平均化して上記電圧制御発振器へ帰還させるループフィルタとを備えたことを特徴とする請求項３に記載のＦＭ変調装置。
【請求項８】
上記位相同期ループは、電圧制御発振器及びシンセサイザの出力信号を混合する周波数変換器を備え、高域通過フィルタ又は帯域通過フィルタを介して電圧制御発振器及びシンセサイザの周波数の和に相当する周波数信号が周波数変換器の出力信号から抽出され、広帯域のＦＭ変調信号として出力されることを特徴とする請求項３から７のいずれかに記載のＦＭ変調装置。
【請求項９】
入力信号をＦＭ変調してＦＭ変調信号を生成する変調ステップと、ＦＭ変調信号を位相同期ループの位相検波器へ入力し、周波数変換を行う周波数変換ステップと、位相同期ループの出力周波数を変更するとともに、出力周波数を変更する際に無変調信号を上記位相検波器へ入力する周波数変更ステップとを備えたＦＭ変調装置の周波数制御方法。
【請求項１０】
上記周波数変更ステップが、位相同期ループの出力周波数を変更する際に位相同期ループを構成するループフィルタの時定数を低減することを特徴とする請求項９に記載のＦＭ変調装置の周波数制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＦＭ変調装置及びＦＭ変調装置の周波数制御方法に係り、更に詳しくは、例えば、地上マイクロ波通信、衛星通信の送信機において用いられる周波数が変更可能なＦＭ変調装置に関するものである。
【０００２】
【従来の技術】
図６は、従来のＦＭ変調装置の構成を示したブロック図であり、特開昭５６−１１６３０７号公報に開示されたものである。図中の５１はサブシンセサイザ、５２は混合器、５３は主発振器、５４は出力端子、５５は直流増幅器、５６、５７はローパスフィルタ、５８は位相検波器、５９はＦＭ変調用発振器、６０、６１は分周器、６２は周波数変更確認回路、６３はスイッチ切替回路、ＳＷ１〜ＳＷ７は切替スイッチである。
【０００３】
主発振器５３において生成された信号は二分され、一方は出力信号として出力端子５４へ出力され、他方は混合器５２に入力される。混合器５２において、サブシンセサイザ５１からの周波数信号と、主発振器の出力信号とが混合され、両信号の差の周波数を信号が生成される。ローパスフィルタ５７により、この信号から不要な信号が除かれ、位相検波器５８に信号が送られる。
【０００４】
位相検波器５８は、ＦＭ変調用発振器５９の変調出力とローパスフィルタ５７の出力信号との位相比較を行って、位相誤差信号をローパスフィルタ５６、直流増幅器５５を介して主発振器５３に帰還させている。
【０００５】
切替スイッチＳＷ１〜ＳＷ７をａ側に倒した場合には、閉ループ伝達特性のカットオフ周波数がＦＭ変調信号の最高周波数を十分に通し、ｂ側に倒した場合に最低周波数よりも十分に低くなるように、ローパスフィルタ５６の特性及び直流増幅器５５の増幅度が決められている。
【０００６】
切替スイッチＳＷ１〜ＳＷ７をｂ側に倒した場合、ＦＭ変調ひずみ特性や、ＦＭ分離度特性は良いが、ＰＬＬの応答が非常に遅い。このため、周波数変更時の一定時間のみ、切替スイッチＳＷ１〜ＳＷ７をａ側に倒し、周波数が安定してからｂ側に戻す。
【０００７】
【発明が解決しようとする課題】
従来のＦＭ変調装置は以上のように構成されているので、２種類の位相同期ループにより構成され、周波数を変更する場合には、切替スイッチＳＷ１〜ＳＷ７を制御してループ構成を切り替えなければならず、多数の切替スイッチを制御する必要があった。
【０００８】
また、切替スイッチＳＷ１〜ＳＷ７を切り替えることによって、位相同期ループを切り替えるため、周波数を変更する際、位相同期ループの位相が乱れて連続にならないという問題があった。例えば、同期信号を含む画像信号をＦＭ変調して伝送しようとする場合に問題となる。
【０００９】
更に、位相同期ループ内に周波数変換器を用いているため、ＦＭ変調用信号の周波数において主発振器５３が発振が可能であれば、位相同期ループに擬似ロックが発生するという問題があった。
【００１０】
本発明は上記の事情に鑑みてなされたものであり、ループ構成を切り替えることなく、周波数変更時における位相同期ループのロックアップタイムを短縮したＦＭ変調装置を提供することを目的とする。また、周波数変更時における位相同期ループの擬似ロックを抑制して、位相同期ループのロックアップタイムを短縮したＦＭ変調装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１に記載の本発明によるＦＭ変調装置は、入力信号をＦＭ変調するＦＭ変調回路と、ＦＭ変調回路の出力信号が入力される位相検波器を含み、上記出力信号の周波数変換を行う位相同期ループとを備え、位相同期ループの出力周波数を変更する際にＦＭ変調回路から無変調信号が出力されるように構成される。
【００１２】
この様な構成により、通常時には、ＦＭ変調回路が入力信号のＦＭ変調を行い、位相同期ループがこの変調信号に対し周波数変換を行うことにより、所望周波数のＦＭ変調信号が得られる。一方、位相同期ループの出力周波数を変更する際には、ＦＭ変調回路から位相同期ループへ無変調信号が入力される。周波数変更の際、位相同期ループに周波数偏移のない無変調信号を入力することにより、周波数変更時における位相同期ループのロックアップタイムを短縮することができる。この無変調信号は、例えば、周波数変更から所定時間だけ位相同期ループに入力すればよい。
【００１３】
請求項２に記載の本発明によるＦＭ変調装置は、位相同期ループが、上記位相検波器により出力される位相誤差信号を電圧制御発振器へ帰還するループフィルタを備え、位相同期ループの出力周波数を変更する際にループフィルタの時定数を低減するように構成される。
【００１４】
この様な構成により、周波数変更後における位相同期ループがロックするまでの間は時定数を短くしてロックアップタイムを短縮させる一方、ロック後は時定数を長くして、位相同期ループの安定化させるとともに、ループ帯域を狭くして帯域外スプリアスを抑制することができる。ループフィルタの時定数は、例えば、周波数変更から所定時間だけ低減させればよい。
【００１５】
請求項３に記載の本発明によるＦＭ変調装置は、入力信号をＦＭ変調するＦＭ変調回路と、所定の周波数信号を生成するシンセサイザと、ＦＭ変調回路の出力信号が入力される位相検波器を含み、シンセサイザにより出力された上記周波数信号を用いて上記出力信号の周波数変換を行う位相同期ループとを備えたＦＭ変調装置において、シンセサイザが、周波数制御信号に基づき上記周波数信号を生成し、ＦＭ変調回路が、周波数制御信号に基づき位相同期ループの出力周波数が変更される際に無変調信号を出力するように構成される。
【００１６】
この様な構成により、シンセサイザが、周波数制御信号に基づき、位相同期ループの出力周波数に応じた周波数信号を位相同期ループに供給し、位相同期ループは、シンセサイザからの周波数信号に基づき、ＦＭ変調回路の出力信号に対し周波数変換を行う。つまり、位相同期ループの出力周波数は、周波数制御信号に基づいて決められる。このため、ＦＭ変調回路が、周波数制御信号に基づき無変調信号を出力することにより、位相同期ループの出力周波数が変更される際に位相同期ループに無変調信号を入力することができる。この無変調信号は、例えば、周波数制御信号により周波数の変更が指示されてから所定時間だけ位相同期ループに入力すればよい。
【００１７】
請求項４に記載の本発明によるＦＭ変調装置は、周波数制御信号に基づき、入力信号又は所定の一定信号を選択的にＦＭ変調回路へ出力するスイッチング手段を備え、通常時に上記入力信号がＦＭ変調回路へ出力され、位相同期ループの出力周波数の変更時に上記一定信号がＦＭ変調回路へ出力されるように構成される。
【００１８】
この様な構成により、このスイッチング手段が、周波数制御信号に基づき、通常時には、入力信号をＦＭ変調器に入力させる一方、位相同期ループの出力周波数が変更される際には一定信号をＦＭ変調器に入力させる。このため、出力周波数の変更時にＦＭ変調器から位相同期ループへ無変調信号を出力させることができる。
【００１９】
請求項５に記載の本発明によるＦＭ変調装置は、位相同期ループがループフィルタを備えて構成され、このループフィルタは、上記位相検波器により出力された位相誤差信号を電圧制御発振器へ帰還させるとともに、周波数制御信号に基づき、位相同期ループの出力周波数を変更する際に時定数を低減させるように構成される。
【００２０】
この様な構成により、周波数制御信号に基づき、位相同期ループの出力周波数を変更する際にループフィルタの時定数を低減させることができる。つまり、周波数変更後における位相同期ループがロックするまでの間は時定数を短くしてロックアップタイムを短縮させる一方、ロック後は時定数を長くして、位相同期ループの安定化させるとともに、ループ帯域を狭くして帯域外スプリアスを抑制することができる。ループフィルタの時定数は、例えば、周波数変更から所定時間だけ低減させればよい。
【００２３】
請求項６に記載の本発明によるＦＭ変調装置は、上記周波数制御信号に基づき、出力周波数に応じたオフセット信号を出力するオフセット信号源を備え、上記位相同期ループが、上記位相誤差信号を平均化するループフィルタと、上記ループフィルタの出力信号に上記オフセット信号を加算して上記電圧制御発振器へ帰還する加算器とを備えて構成される。
【００２６】
請求項７に記載の本発明によるＦＭ変調装置は、上記周波数制御信号に基づき、出力周波数に応じたオフセット信号を出力するオフセット信号源を備え、上記位相同期ループが、上記位相誤差信号に上記オフセット信号を加算して出力する加算器と、上記加算器の出力信号を平均化して上記電圧制御発振器へ帰還させるループフィルタとを備えて構成される。
【００２７】
この様な構成により、ＦＭ変調回路の出力信号に対する位相誤差信号は、加算器でオフセット信号が加算された後に、ループフィルタを介して電圧制御発振器に帰還される。このため、ループフィルタによって、オフセット信号に含まれる帯域外雑音を低減することができる。
【００３０】
請求項８に記載の本発明によるＦＭ変調装置は、上記位相同期ループが、電圧制御発振器及びシンセサイザの出力信号を混合する周波数変換器を備え、高域通過フィルタ又は帯域通過フィルタを介して電圧制御発振器及びシンセサイザの周波数の和に相当する周波数信号が周波数変換器の出力信号から抽出され、広帯域のＦＭ変調信号として出力されるように構成される。
【００３１】
この様な構成により、電圧制御発振器の出力信号と、高域通過フィルタ又は帯域通過フィルタの出力信号とを用いることができ、広帯域の出力周波数が得られる。
【００３２】
請求項９に記載の本発明によるＦＭ変調装置の周波数制御方法は、入力信号をＦＭ変調してＦＭ変調信号を生成する変調ステップと、ＦＭ変調信号を位相同期ループの位相検波器へ入力し、周波数変換を行う周波数変換ステップと、位相同期ループの出力周波数を変更するとともに、出力周波数を変更する際に無変調信号を上記位相検波器へ入力する周波数変更ステップとを備えて構成される。
【００３３】
請求項１０に記載の本発明によるＦＭ変調装置の周波数制御方法は、周波数変更ステップが、位相同期ループの出力周波数を変更する際に位相同期ループを構成するループフィルタの時定数を低減するように構成される。
【００３４】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１によるＦＭ変調装置の一構成例を示したブロック図である。図中の１１はＦＭ変調器、１２は位相検波器、１３はループフィルタ、１４は加算器、１５は電圧制御発振器、１６は周波数変換器、１７は帯域通過フィルタ、１８はＤ／Ａ（Digital/Analog）変換器、１９は周波数制御回路、２０は周波数シンセサイザ、２１は低域通過フィルタである。また、Ｌ１は位相同期ループ（Phase Locked Loop ）、ＳＷａ及びＳＷｂは切替スイッチ、Ｔ１〜Ｔ４は入出力端子である。なお、図中の破線は制御信号を示している。
【００３５】
位相同期ループＬ１は、位相検波器１２、ループフィルタ１３、加算器１４、電圧制御発振器１５、周波数変換器１６及び低域通過フィルタ２１により構成される。この位相同期ループＬ１は、ＦＭ変調器１１から出力されるＦＭ変調信号に対し周波数変換を行っている。
【００３６】
端子Ｔ１は、図１のＦＭ変調装置により変調される情報信号の入力端子であり、端子Ｔ１から入力されたベースバンド信号はＦＭ変調器１１へ出力される。端子Ｔ３及びＴ４は、ベースバンド信号をＦＭ変調して得られたＦＭ変調信号の出力端子であり、周波数の異なるＦＭ変調信号が各端子から出力される。例えば、同期信号を含む画像信号をベースバンド信号として端子Ｔ１に入力すれば、所定周波数のＦＭ変調信号が端子Ｔ３及びＴ４から出力される。ここでは、ＦＭ変調信号の周波数とは、その搬送波の周波数を意味するものとする。
【００３７】
端子Ｔ２は、周波数制御信号が入力される入力端子であり、端子Ｔ２から入力された周波数制御信号は周波数制御回路１９に入力される。周波数制御信号は、端子Ｔ３及びＴ４から出力されるＦＭ変調信号の周波数を制御するための信号であり、この出力信号の周波数は周波数制御信号に基づき変更される。
【００３８】
切替スイッチＳＷａ及びＳＷｂは、周波数制御回路１９からの切替制御信号に基づき、２つの端子ａ、ｂからの入力信号のいずれかを選択的に出力する切替手段である。切替スイッチＳＷａ及びＳＷｂは、通常時には端子ａ側が選択され、周波数変更時には所定の期間だけ端子ｂ側が選択される。
【００３９】
切替スイッチＳＷａは、出力側端子がＦＭ変調器１１に接続されるとともに、端子ａが入力端子Ｔ１に接続され、端子ｂが接地されている。このため、切替スイッチＳＷａは、切替制御信号に基づき、通常のＦＭ変調時には入力端子Ｔ１からの入力信号をＦＭ変調器１１へ出力する一方、周波数変更時には一定の電位レベルをＦＭ変調器１１へ出力して、無信号状態を作り出す。
【００４０】
切替スイッチＳＷｂは、ループフィルタ１３の時定数を設定する手段であり、予め定められた２つの時定数のいずれかを選択する。端子ｂ側を選択した場合には、端子ａ側を選択した場合に比べて時定数が小さくなるように構成され、ループフィルタ１３の時定数は、周波数変更時には通常時よりも時定数が小さくなる。なお、ここでは、ループフィルタ１３の時定数制御に切替スイッチＳＷｂを用いる例について説明するが、周波数制御回路１９からの切替制御信号に基づきループフィルタ１３の時定数の切替可能であれば他の構成を採用してもよい。
【００４１】
ＦＭ変調器１１は、切替スイッチＳＷａからの入力信号をベースバンド信号としてＦＭ変調する変調手段であり、周波数ｆｍｏｄのＦＭ変調信号を位相同期ループＬ１へ出力する。ただし、周波数変更時には、切替スイッチＳＷａから一定レベルの信号が入力されるため、ＦＭ変調器１１からは周波数ｆｍｏｄの無変調信号（すなわち搬送波）が出力されることになる。
【００４２】
周波数制御回路１９は、周波数制御信号に基づき、切替スイッチＳＷａ、ＳＷｂ、Ｄ／Ａ変換器１８及びシンセサイザ２０に対し制御信号を出力して、位相同期ループの出力周波数を制御している。すなわち、位相同期ループの出力周波数は、周波数制御信号に基づいて決定され、その設定及び変更の制御は、周波数制御回路１９が行っている。
【００４３】
シンセサイザ２０は、周波数制御回路１９により指定された周波数信号を生成し、周波数変換器１６へ出力する。シンセサイザ２０の出力信号は、位相同期ループＬ１における周波数変換幅（アップコンバート幅）に相当する周波数を有し、この周波数をｆｓｙｎとする。
【００４４】
Ｄ／Ａ変換器１８は、周波数制御回路１９から入力される電圧レベルを示すデジタル信号に基づき、アナログ電圧信号を生成し、加算器１４へ出力する。このアナログ信号は、電圧制御発振器の出力周波数又はその付近に相当する電圧レベルに制御される。
【００４５】
切替スイッチＳＷａ及びＳＷｂは、周波数制御回路１９からの切替信号に基づき、位相同期ループＬ１の出力周波数を変更する際には端子ｂ側に、その他の場合には端子ａ側に切替制御される。
【００４６】
電圧制御発振器１５は、入力電圧レベルに基づき発振周波数が制御されるＶＣＯ（Voltage Controlled Oscillator ）であり、その出力信号は端子Ｔ３へ出力される。周波数変換器１６は、電圧制御発振器１５の出力信号と、シンセサイザ２０の出力信号とを混合する混合器からなる。周波数変換器１６の出力は、両信号の周波数の和に相当する周波数成分と、両信号の周波数の差に相当する周波数成分からなる混合信号であり、帯域通過フィルタ１７及び低域通過フィルタ２１へ出力される。
【００４７】
低域通過フィルタ２１は、所定周波数以下の信号成分を選択的に出力するフィルタであり、周波数変換器１６の出力信号から後者の周波数成分（周波数の差に相当する成分）を抽出して、位相検波器１２へ出力する。位相検波器１２は、ＦＭ変調器１１の出力信号と、低域通過フィルタ２１の出力信号の位相を比較し、両者の位相誤差に相当する位相誤差信号を出力する。
【００４８】
ループフィルタ１３は、位相誤差信号を積分する積分回路として構成することができ、所定の時定数により、位相誤差信号を平均化された電圧信号に変換する。加算器１４は、ループフィルタ１３の出力する電圧レベルと、Ｄ／Ａ変換器１８の出力する電圧レベル値とを加算し、その演算結果が電圧制御発振器１５に帰還される。つまり、Ｄ／Ａコンバータの出力信号は、電圧制御発振器１５への入力信号のオフセット値である。
【００４９】
帯域通過フィルタ１７は、所定の帯域内にある周波数成分を選択的に出力するフィルタであり、周波数変換器１６の出力信号から前者の周波数成分（周波数の和に相当する成分）を抽出して、端子Ｔ４へ出力する。なお、ここでは帯域通過フィルタを用いているが、これに代えて高域通過フィルタを採用しても、周波数の和に相当する成分を抽出することができる。
【００５０】
ＶＣＯ１５の出力周波数をｆｖｃｏ、シンセサイザ２０の出力周波数をｆｓｙｎとすると、周波数変換器１６の出力信号は、周波数ｆｖｃｏ＋ｆｓｙｎの信号と、周波数ｆｖｃｏ−ｆｓｙｎの信号からなる混合信号である。低域通過フィルタ２１のカットオフ周波数は、この混合信号から周波数ｆｖｃｏ−ｆｓｙｎを取り出すように決められる。また、帯域通過フィルタ１７のカットオフ周波数は、混合信号から周波数ｆｖｃｏ＋ｆｓｙｎを取り出すように決められる。
【００５１】
位相検波器１２からの位相誤差信号が十分に小さくなり、位相同期ループＬ１がロックしている場合、ｆｍｏｄ＝ｆｖｃｏ−ｆｓｙｎが成立する（ｆｍｏｄはＦＭ変調器１１の出力周波数）。このとき、出力端子Ｔ３からは、周波数がｆｖｃｏ＝ｆｓｙｎ＋ｆｍｏｄのＦＭ変調信号が出力され、出力端子Ｔ４からは、周波数がｆｓｙｎ＋ｆｖｃｏ＝２ｆｓｙｎ＋ｆｍｏｄのＦＭ変調信号が出力されている。つまり、端子Ｔ４には広帯域のＦＭ変調信号が得られる。
【００５２】
図２は、図１の位相同期ループＬ１の出力周波数を変更する際の動作の一例を示したタイミングチャートである。図中の（ａ）には端子Ｔ２に入力される周波数制御信号、（ｂ）にはシンセサイザ２０の出力周波数、（ｃ）にはＤ／Ａ変換器１８の出力電圧、（ｄ）には切替スイッチＳＷａ、ＳＷｂの切替制御信号、（ｅ）にはＦＭ変調器１１の出力信号、（ｆ）にはループフィルタ１３の時定数が示されている。
【００５３】
端子Ｔ２から入力される周波数制御信号には、位相同期ループＬ１の新たな出力周波数の指定が含まれる。周波数制御回路１９は、この周波数制御信号に基づき、切替スイッチＳＷａ及びＳＷｂに対し切替制御信号を出力した後、シンセサイザ２０に対し、新たな周波数を指示するとともに、Ｄ／Ａ変換器１８に新たなオフセット値を指示する。
【００５４】
端子ａ側を選択していた切替スイッチＳＷａ、ＳＷｂは、この切替制御信号に基づいて端子ｂ側を選択する。このため、ＦＭ変調信号を出力していたＦＭ変調器１１からは無変調信号が出力され、ループフィルタ１３の時定数が小さくなる。そして、その後にシンセサイザ２０の出力信号の周波数が変化し、Ｄ／Ａ変換器１８の出力レベルが変化する。
【００５５】
シンセサイザ２０の周波数が変化することにより、位相同期ループＬ１は非ロック状態となる。この時、位相検波器１２には、ＦＭ変調器１１からは無変調信号が入力されており、位相同期ループＬ１には、端子Ｔ１からの入力信号に起因する周波数偏移が生じていない。また、ループフィルタ１３の時定数を小さくしている。このため、位相同期ループＬ１のロックアップタイムが短縮される。
【００５６】
更に、位相同期ループＬ１が非ロック状態に入る際には、Ｄ／Ａ変換器１８が新たなオフセット値を出力している。このオフセット値は、電圧制御発振器１５の新たな発振周波数、すなわち、端子Ｔ３から出力される新たな周波数の中心に設定されている。これにより、非ロック状態における位相検波器１２の位相誤差信号を小さくし、変更前後の実際の周波数差に比べて、見かけ上の周波数差を小さくすることができるので、位相同期ループＬ１のロックアップタイムが短縮されるとともに、擬似ロックの発生を抑制することができる。
【００５７】
位相同期ループＬ１が非ロック状態に入ってからロックするまでに十分な時間が経過すると、周波数制御回路１９は、切替スイッチＳＷａ及びＳＷｂに対し切替制御信号を出力する。端子ｂ側を選択していた切替スイッチＳＷａ及びＳＷｂは、この切替制御信号に基づいて端子ａ側を選択する。
【００５８】
このため、無変調信号を出力していたＦＭ変調器１１からはＦＭ変調信号が出力されるとともに、ループフィルタ１３はその時定数が大きくなる。つまり、ロック状態にある通常時には、位相同期ループが安定化するとともに、ループ帯域が狭くなるので、帯域外スプリアスを抑制することができる。
【００５９】
本実施の形態によれば、位相同期ループＬ１の出力周波数を変更する際、位相同期ループＬ１の位相検波器１２には、ＦＭ変調器１１から無変調信号が入力される。このため、非ロック状態の位相同期ループにおける周波数偏移がなく、位相同期ループＬ１のロックアップタイムを短縮させることができる。
【００６０】
また、位相同期ループＬ１の出力周波数を変更する際に、位相誤差信号を電圧制御発振器１５へ帰還するループフィルタ１３の時定数を変化させ、周波数変更からロックするまでは短くし、ロック後は長くしている。このため、ロックアップタイムを短縮させるとともに、ロック時における安定化を図ることができるとともに、ループ帯域を狭くして帯域外スプリアスを抑制することができる。
【００６１】
また、位相誤差信号にＤ／Ａ変換器１８のオフセット値を加算して電圧制御発振器１５へ帰還しているため、位相同期ループＬ１の出力周波数を変更する際に、Ｄ／Ａ変換器１８から加算器１４へ供給されるオフセット値が、新たな周波数の中心に設定されている。このため、周波数変更時の見かけ上の周波数差を低減し、ロックアップタイムを短縮することができるとともに、擬似ロックの発生を抑制することができる。
【００６２】
更に、本実施の形態では、従来のＦＭ変調装置とは異なり、位相同期ループの出力周波数を変更する際にループ切替を行っていない。このため、位相が連続であり、ループフィルタの時定数切替時の位相変化量を低減することができる。
【００６３】
なお、本実施の形態では、出力周波数を変更する際にループ切替を行うことなくロックアップタイムの短縮等を実現するための種々の方法について説明した。これら全ての方法を採用することが望ましいが、本発明は、この様な場合に限定されず、いずれかの方法を単独で採用し、あるいは、２つ以上を組み合わせて採用することもできる。
【００６４】
実施の形態２．
図３は、本発明の実施の形態２によるＦＭ変調装置の一構成例を示したブロック図である。図中の１１はＦＭ変調器、１２は位相検波器、１３はループフィルタ、１４は加算器、１５は電圧制御発振器、１６は周波数変換器、１７は帯域通過フィルタ、１８はＤ／Ａ変換器、１９は周波数制御回路、２０は周波数シンセサイザ、２１は低域通過フィルタである。また、Ｌ２は位相同期ループ、ＳＷａ及びＳＷｂは切替スイッチ、Ｔ１〜Ｔ４は入出力端子である。図中の位相同期ループＬ２を図１の位相同期ループＬ１と比較すれば、ループを構成する加算器１４の位置が異なる。
【００６５】
この位相同期ループＬ２では、位相検波器１２とループフィルタ１３との間に加算器１４が挿入され、この加算器１４は、位相検波器１２から出力される位相誤差信号にＤ／Ａ変換器１８から出力されるオフセット信号を加算して、ループフィルタ１３へ出力している。このため、オフセット信号に含まれる雑音のうち、帯域外雑音についてはループフィルタ１３の特性によって低減された後に電圧制御発振器１５へ入力される。
【００６６】
本実施の形態によれば、加算器１４がＦＭ変調器１１の出力信号に対する位相誤差信号にＤ／Ａ変換器１８からのオフセット信号を加算してループフィルタへ出力する。このため、ＦＭ変調装置の位相雑音特性及び耐雑音特性を向上させることができる。
【００６７】
実施の形態３．
図４は、本発明の実施の形態３によるＦＭ変調装置の一構成例を示したブロック図である。図中の１１はＦＭ変調器、１２は位相検波器、１３はループフィルタ、１４は加算器、１５は電圧制御発振器、１６は周波数変換器、１７は帯域通過フィルタ、１８はＤ／Ａ変換器、１９は周波数制御回路、２０は周波数シンセサイザ、２１は低域通過フィルタ、２２はＡ／Ｄ変換器である。また、Ｌ２は位相同期ループ、ＳＷａ及びＳＷｂは切替スイッチ、Ｔ１〜Ｔ４は入出力端子である。この図を図１と比較すれば、Ａ／Ｄ変換器２２を備えている点で異なる。
【００６８】
Ａ／Ｄ変換器２２は、加算器１４に入力される位相誤差信号を検出する。すなわち、ループフィルタ１３から出力されるアナログ信号としての位相誤差信号をデジタル信号に変換して、周波数制御回路１９へ出力している。周波数制御回路１９は、Ａ／Ｄ変換器２２から入力される検出信号に基づき、位相同期ループＬ１内の位相誤差が最小となる様にＤ／Ａ変換器１８のオフセット信号を制御する。
【００６９】
本実施の形態では、Ａ／Ｄ変換器２２がループフィルタ１３の出力信号を検出し、周波数制御回路１９がこの検出結果に基づきオフセット信号を変化させ、このオフセット信号をループフィルタ１３の出力信号に加算している。このため、各素子の経年変化、温度変化、電源電圧の変化等に起因して生ずるオフセット信号のずれを補正することができる。従って、周波数変更時における位相同期ループのロックアップタイムを短縮することができるとともに、通常時に置ける位相同期ループの安定性を向上させることができる。
【００７０】
実施の形態４．
図５は、本発明の実施の形態４によるＦＭ変調装置の一構成例を示したブロック図である。図中の１１はＦＭ変調器、１２は位相検波器、１３はループフィルタ、１４は加算器、１５は電圧制御発振器、１６は周波数変換器、１７は帯域通過フィルタ、１８はＤ／Ａ変換器、１９は周波数制御回路、２０は周波数シンセサイザ、２１は低域通過フィルタ、２２はＡ／Ｄ変換器である。また、Ｌ２は位相同期ループ、ＳＷａ及びＳＷｂは切替スイッチ、Ｔ１〜Ｔ４は入出力端子である。この図を図３と比較すれば、Ａ／Ｄ変換器２２を備えている点で異なり、図４と比較すれば、位相同期ループを構成する加算器１４の位置が異なる。
【００７１】
Ａ／Ｄ変換器２２は、電圧制御発振器１５に入力される位相誤差信号を検出する。すなわち、ループフィルタ１３から出力されるアナログ信号としての位相誤差信号をデジタル信号に変換して、周波数制御回路１９へ出力している。周波数制御回路１９は、Ａ／Ｄ変換器２２から入力される検出信号に基づき、位相同期ループＬ１内の位相誤差が最小となる様にＤ／Ａ変換器１８のオフセット信号を制御する。
【００７２】
本実施の形態では、Ａ／Ｄ変換器２２がループフィルタ１３の出力信号を検出し、周波数制御回路１９がこの検出結果に基づきオフセット信号を変化させ、このオフセット信号を位相検波器１２の出力信号に加算している。このため、各素子の経年変化、温度変化、電源電圧の変化等に起因して生ずるオフセット信号のずれを補正することができる。従って、周波数変更時における位相同期ループのロックアップタイムを短縮することができるとともに、通常時に置ける位相同期ループの安定性を向上させることができる。
【００７３】
【発明の効果】
本発明によるＦＭ変調装置は、入力信号をＦＭ変調するＦＭ変調回路と、ＦＭ変調回路の出力信号に対し周波数変換を行う位相同期ループとを備え、位相同期ループの出力周波数を変更する際にＦＭ変調回路から無変調信号が出力される。このため、位相同期ループの出力周波数を変更する際、位相同期ループに周波数偏移のない無変調信号を入力することにより、周波数変更時における位相同期ループのロックアップタイムを短縮することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１によるＦＭ変調装置の一構成例を示したブロック図である。
【図２】  図１の位相同期ループＬ１の出力周波数を変更する際の動作の一例を示したタイミングチャートである。
【図３】  本発明の実施の形態２によるＦＭ変調装置の一構成例を示したブロック図である。
【図４】  本発明の実施の形態３によるＦＭ変調装置の一構成例を示したブロック図である。
【図５】  本発明の実施の形態４によるＦＭ変調装置の一構成例を示したブロック図である。
【図６】  従来のＦＭ変調装置の構成を示したブロック図であり、特開昭５６−１１６３０７号公報に開示されたものである。
【符号の説明】
１１  ＦＭ変調器、１２  位相検波器、１３  ループフィルタ、
１４  加算器、１５  電圧制御発振器、１６  周波数変換器、
１７  帯域通過フィルタ、１８  Ｄ／Ａ変換器、１９  周波数制御回路、
２０  周波数シンセサイザ、２１  低域通過フィルタ、２２  Ａ／Ｄ  変換器
Ｌ１及びＬ２  位相同期ループ、ＳＷａ及びＳＷ２ｂ  切替スイッチ、
Ｔ１〜Ｔ４  入出力端子
【図１】
0004002073.tif 000002
【図２】
0004002073.tif 000003
【図３】
0004002073.tif 000004
【図４】
0004002073.tif 000005
【図５】
0004002073.tif 000006
【図６】
0004002073.tif 000007