(57)【特許請求の範囲】
【請求項１】
高周波回路を搭載した基板を有する無線機のシールド構造において、
前記基板にシールド板を取り付けるとともに、該シールド板を該シールド板のスリット形成部で一部が対向部で交互に接続するように互い違いに切り抜き、該切り抜き部を前記基板側に折り曲げて該折り曲げ端を前記基板の接地点に接続し、
前記切り抜き部の形状は、
該切り抜き部を切り抜くことにより前記シールド板に形成される孔とそれぞれ略同一形状でかつ同一面積であり、
前記切り抜き部の端部が前記接地点に直接接続される
ことを特徴とする無線機のシールド構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、携帯電話機等の無線機のシールド構造に関し、特に、一体の板金を用いてシールド構造を形成することで少ない部品点数で小型、軽量化を可能にした無線機のシールド構造に関する。
【０００２】
【従来の技術】
一般に、携帯電話機等の無線機においては、基準発振器、電圧制御発振器、ＰＬＬ回路等の高周波回路が搭載された基板が用いられており、この基板においては、この高周波回路を他の回路から高周波的に分離するためにシールド構造が必要になる。
【０００３】
図１０は、携帯電話機の無線回路の要部を示す概略ブロック図である。
【０００４】
図１０において、この無線回路は、アンテナ１、送受切替スイッチ２、受信部３、送信部４、ローカル信号発生部５を具備している。
【０００５】
ここで、ローカル信号発生部５は、２つのシンセサイザ、すなわち、第１のシンセサイザ５１および第２のシンセサイザ５２を具備して構成され、更に、この第１のシンセサイザ５１および第２のシンセサイザ５２の出力を切り替えてローカル信号ＬＯとして送信部３および受信部４に供給するシンセサイザ切替回路５３、このローカル信号発生部５の各部に電力を供給する電源５４を具備している。
【０００６】
また、第１のシンセサイザ５１および第２のシンセサイザ５２には、第１のシンセサイザ５１および第２のシンセサイザ５２に共通の制御信号であるデータＤ，クロックＣＫ、データ設定信号ＬＥ、データ設定信号ＬＥおよび第１のシンセサイザ５１および第２のシンセサイザ５２に個別のバッテリセービング信号ＢＳ１、ＢＳ２、ロック検出信号ＬＤ１、ＬＤ２および基準周波数からなる基準クロックＳＹＳＣＫを含む制御信号Ｃが加えられる。
【０００７】
また、電源５４には、第１のシンセサイザ５１および第２のシンセサイザ５２の各部の電源を制御する電源制御信号Ｐが加えられ、シンセサイザ切替回路５３には、第１のシンセサイザ５１および第２のシンセサイザ５２のいずれかを選択するシンセサイザ選択信号Ｓが加えられる。
【０００８】
上記無線回路のローカル信号発生部５の詳細を示すと図１１のようになる。
【０００９】
図１１に示すローカル信号発生部５おいて、第１のシンセサイザ５１は、電圧制御発振器（ＶＣＯ１）５１２のＯＮ／ＯＦＦを制御するスイッチ（ＳＷ）５１１、電圧制御発振器（ＶＣＯ１）５１２、ＰＬＬ回路（ＰＬＬ１）５１３、ローパスフィルタ５１４、コンデンサＣ２，Ｃ３，Ｃ４、コイルＬ１，Ｌ２，抵抗Ｒ１，Ｒ２，Ｒ３を具備して構成される。
【００１０】
ここで、スイッチ５１１には、電圧制御発振器５１２のＯＮ／ＯＦＦを制御する制御信号Ｓ１が加えられ、ＰＬＬ回路５１３には、共通信号であるデータＤ，クロックＣＫ、データ設定信号ＬＥ、データ設定信号ＬＥおよびバッテリセービング信号ＢＳ１、ロック検出信号ＬＤ１、および基準周波数からなる基準クロックＳＹＳＣＫを含む制御信号Ｃが加えられる。また、抵抗Ｒ１，Ｒ２，Ｒ３はアッテネータ５１５を構成する。
【００１１】
同様に、第２のシンセサイザ５２は、電圧制御発振器（ＶＣＯ２）５２２のＯＮ／ＯＦＦを制御するスイッチ（ＳＷ）５２１、電圧制御発振器（ＶＣＯ２）５２２、ＰＬＬ回路（ＰＬＬ２）５２３、ローパスフィルタ５２４、コンデンサＣ２’，Ｃ３’，Ｃ４’、コイルＬ１’，Ｌ２’，抵抗Ｒ１’，Ｒ２’，Ｒ３’を具備して構成される。
【００１２】
ここで、スイッチ５２１には、電圧制御発振器５２２のＯＮ／ＯＦＦを制御する制御信号Ｓ１’が加えられ、ＰＬＬ回路５２３には、共通信号であるデータＤ，クロックＣＫ、データ設定信号ＬＥ、データ設定信号ＬＥおよびバッテリセービング信号ＢＳ２、ロック検出信号ＬＤ２、および基準周波数からなる基準クロックＳＹＳＣＫを含む制御信号Ｃ’が加えられる。また、抵抗Ｒ１’，Ｒ２’，Ｒ３’はアッテネータ５２５を構成する。
【００１３】
また、シンセサイザ切替回路５３は、アンプ５３２，５３３の制御スイッチ（ＳＷ）５３１、アンプ５３５，５３６の制御スイッチ（ＳＷ）５３４、アンプ５３２，５３３，５３５，５３６、スイッチ（ＳＷ）５３７、コイルＬ３，Ｌ３’を具備して構成される。
【００１４】
ここで、制御スイッチ５３１には第１のシンセサイザ５１から出力される第１のローカル信号ＬＯ１を選択する選択信号Ｓ２が加えられ、制御スイッチ５３４には第２のシンセサイザ５２から出力される第２のローカル信号ＬＯ２を選択する選択信号Ｓ２’が加えられ、選択信号Ｓ２が加えられると、アンプ５３２，５３３に電源が供給されアンプ５３２，５３３がＯＮになるとともに、スイッチ５３７がアンプ５３３の出力を選択するように切り替えられ、第１のシンセサイザ５１から出力される第１のローカル信号ＬＯ１をローカル信号ＬＯとして出力し、選択信号Ｓ２’が加えられると、アンプ５３５，５３６に電源が供給されアンプ５３５，５３６がＯＮになるとともに、スイッチ５３７がアンプ５３６の出力を選択するように切り替えられ、第２のシンセサイザ５２から出力される第２のローカル信号ＬＯ２をローカル信号ＬＯとして出力する。
【００１５】
電源５４は、第１のシンセサイザ５１に電源を供給する定電圧電源（Ｒｅｇ１）５４１、第２のシンセサイザ５２に電源を供給する定電圧電源（Ｒｅｇ１’）５４２、シンセサイザ切替回路５３に電源を供給する定電圧電源（Ｒｅｇ２）５４３、コンデンサＣ１，Ｃ１’，Ｃ５を具備して構成され、定電圧電源（Ｒｅｇ１）５４１には、定電圧電源（Ｒｅｇ１）５４１のＯＮ／ＯＦＦ制御信号Ｐ１、定電圧電源（Ｒｅｇ１’）５４２には、定電圧電源（Ｒｅｇ１’）５４２のＯＮ／ＯＦＦ制御信号Ｐ１’、定電圧電源（Ｒｅｇ２）５４３には、定電圧電源（Ｒｅｇ２）５４３のＯＮ／ＯＦＦ制御信号Ｐ２が加えられる。
【００１６】
なお、上記コイルＬ１，Ｌ２，Ｌ３，Ｌ１’，Ｌ２’，Ｌ３’は、電源５４とのアイソレーションをとるために挿入されたもので、これらコイルは、ローカル信号ＬＯ１およびＬＯ２に対するインピーダンスを高くするものが用いられている。
【００１７】
ところで、図１１に示したローカル信号発生部５の動作をタイミングチャートで示すと図１２のようになる。
【００１８】
図１２において、図１２の（ａ）は、このローカル信号発生部５を採用する携帯電話機のスロット構成を示す。すなわち、この携帯電話機は、送信４スロット、受信４スロットの８スロットを単位で例えば図示しない基地局と通信を行うように構成されており、図１２の（ｂ）は、この通信を実現するためのフレーム信号を示す。
【００１９】
また、図１２の（ｃ）は、図１１に示した第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２のＯＮ／ＯＦＦ制御信号Ｓ１を示し、図１２の（ｄ）は、図１１に示した第２のシンセサイザ５２の電圧制御発振器（ＶＣＯ２）５２２のＯＮ／ＯＦＦ制御信号Ｓ１’を示す。
【００２０】
また、図１２の（ｅ）は、図１１に示したシンセサイザ切替回路５３の制御スイッチ５３１に加えられる第１のローカル信号ＬＯ１を選択する選択信号Ｓ２を示し、図１２の（ｆ）は、図１１に示したシンセサイザ切替回路５３の制御スイッチ５３４に加えられる第２のローカル信号ＬＯ２を選択する選択信号Ｓ２’を示す。
【００２１】
また、図１２の（ｇ）は、図１１に示した第１のシンセサイザ５１のＰＬＬ回路（ＰＬＬ１）５１３に加えられる分周比設定信号（ＢＳ１を除くＣＫ，Ｄ，ＬＥ）を示し、図１２の（ｈ）は、図１１に示した第２のシンセサイザ５２のＰＬＬ回路（ＰＬＬ２）５２３に加えられる分周比設定信号（ＢＳ２を除くＣＫ，Ｄ，ＬＥ）を示す。
【００２２】
また、図１２の（ｉ）は、図１１に示した第１のシンセサイザ５１のＰＬＬ回路（ＰＬＬ１）５１３に加えられるバッテリセービング信号ＢＳ１を示し、図１２の（ｊ）は、図１１に示した第２のシンセサイザ５２のＰＬＬ回路（ＰＬＬ２）５２３に加えられるバッテリセービング信号ＢＳ２を示す。
【００２３】
図１２から明らかなように、この携帯電話機のローカル信号発生部５においては、第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２と第２のシンセサイザ５２の電圧制御発振器（ＶＣＯ２）５２２とが同時に動作している時間帯があり、この時間帯においては、この携帯電話機の無線性能、すなわち、スプリアス、感度、選択度等を確保するために、第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２と第２のシンセサイザ５２の電圧制御発振器（ＶＣＯ２）５２２との間にアイソレーションがとれていることが必要である。
【００２４】
また、図１１に示したローカル信号発生部５においては回路間のアイソレーション劣化させる種々のルートが存在し、このアイソレーション劣化させるルートの具体例を図１３で▲１▼から▲４▼で示す。
【００２５】
すなわち、アイソレーション劣化の第１のルート▲１▼は、電源５４を介して第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２の出力と第２のシンセサイザ５２の電圧制御発振器（ＶＣＯ２）５２２の出力とが互いに影響するルートである。
【００２６】
また、アイソレーション劣化の第２のルート▲２▼は、第１のシンセサイザ５１のＰＬＬ回路（ＰＬＬ１）５１３の制御線を介して電圧制御発振器（ＶＣＯ１）５１２の出力がリークするルートおよび第２のシンセサイザ５２のＰＬＬ回路（ＰＬＬ２）５２３の制御線を介して電圧制御発振器（ＶＣＯ２）５２２の出力がリークするルートである。
【００２７】
また、アイソレーション劣化の第３のルート▲３▼は、第１のシンセサイザ５１および第２のシンセサイザ５２の配線パターン、シンセサイザ切替回路５３の配線パターン、図示しないシールド板等により結合するルートである。
【００２８】
また、アイソレーション劣化の第４のルート▲４▼は、電源５４を介して第１のシンセサイザ５１のＰＬＬ回路（ＰＬＬ１）５１３および第２のシンセサイザ５２のＰＬＬ回路（ＰＬＬ２）５２３ヘリークするルートである。
【００２９】
上述したアイソレーション劣化を防止するためには、図１１に示したローカル信号発生部５においてはシールド構造により各回路を高周波的にブロック分離する必要があるが、そのブロック分離の一例を図１４に示す。
【００３０】
なお、図１４においては、図１１に示したローカル信号発生部５の第１のシンセサイザ５１に関係する部分のみを示しており、図１４において、１点鎖線で囲んだブロックＡおよびＢおよびＣがアイソレーション劣化を防止するために必要となる分離ブロックである。
【００３１】
ここで、ブロックＡは、第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２とＰＬＬ回路（ＰＬＬ１）５１３の一部を含み、ブロックＢは、第１のシンセサイザ５１のＰＬＬ回路（ＰＬＬ１）５１３の他部、ローパスフィルタ５１４、アッテネータ（ＡＴＴ）５１５を含み、ブロックＣは、シンセサイザ切替回路５３のアンプ５３２，５３３を含む。
【００３２】
この場合、上記ローカル信号発生部５を基板上に形成する場合は、上記ブロックＡ，Ｂ，Ｃを考慮して回路のレイアウトを行う必要があり、また、シールド構造を形成する場合も上記ブロックＡ，Ｂ，Ｃを考慮して形成する必要がある。
【００３３】
さて、上記シールド構造としては、従来、図１５に示すようなシールド構造が知られている。
【００３４】
すなわち、図１５の（ａ）に示すシールド構造は、図１０に示した無線回路が搭載される基板１０の全体を上部が基板１０と平行となるシールドケース１２でシールドするとともに、ローカル信号発生部５の第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２とＰＬＬ回路（ＰＬＬ１）５１３を含む回路部分１１を分離壁１２ａで分離して構成したものである。
【００３５】
また、図１５の（ｂ）に示すシールド構造は、図１０に示した無線回路が搭載される基板１０の全体を上部が基板１０と平行となり、ローカル信号発生部５の第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２とＰＬＬ回路（ＰＬＬ１）５１３を含む回路部分１１だけ上部に突出した第１のシールドケース１４でシールドするとともに、上記第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２とＰＬＬ回路（ＰＬＬ１）５１３を含む回路部分１１を第２のシールドケース１３で２重にシールドして構成したものである。
【００３６】
また、図１５の（ｃ）に示すシールド構造は、図１１に示したローカル信号発生部５の第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２とＰＬＬ回路（ＰＬＬ１）５１３を含む回路部分１１を基板１０の裏側に搭載するとともに、図１０に示した無線回路の他の部分を基板１０の表側に搭載し、基板１０の表側全体を第１のシールドケース１６でシールドするとともに、基板１０の裏側の電圧制御発振器（ＶＣＯ１）５１２とＰＬＬ回路（ＰＬＬ１）５１３を含む回路部分１１の搭載部分を第２のシールドケース１５でシールドして構成したものである。
【００３７】
また、図１５の（ｄ）に示すシールド構造は、図１０に示した無線回路の一部を基板１０の表側に搭載し、該無線回路のローカル信号発生部５の第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２とＰＬＬ回路（ＰＬＬ１）５１３を含む部分を基板１０の裏側に搭載し、基板１０の表側全体を第１のシールドケース１６でシールドするとともに、基板１０の裏側全体を第２のシールドケース１７でシールドし、更に、上記電圧制御発振器（ＶＣＯ１）５１２とＰＬＬ回路（ＰＬＬ１）５１３を含む回路部分１１の搭載部分を分離壁１７ａで分離して構成したものである。
【００３８】
【発明が解決しようとする課題】
上述したように、ある回路ブロック間のアイソレーションをとるために回路ブロック間を分割してシールド構造を形成する必要があるが、従来のシールド構造においては、図１５の（ｂ）に示すように２重シールド構造を採用したり、図１５の（ａ）または（ｄ）に示すように分離壁１２ａまたは１７ａで分離したり、図１５の（ｃ）に示すように回路ブロックを基板１０の表裏に分離したりする構造が採用されていた。
【００３９】
しかし、２重シールド構造を採用したり回路ブロックを基板１０の表裏に分離したりするシールド構造は構造が複雑となり、部品点数が増えて組み立てが複雑となり、また、装置全体の重量が増し、更にシールド作成の型が複数必要になるという問題があり、また、分離壁で分離する構造においては、分離壁を別ピースで作ったり、接地とシールド天板の間で接触させる構造をとっていたので、この場合も部品点数が増えて組み立てが複雑となり、装置全体の重量が増し、更にシールド作成の型が複数必要になるという問題があった。
【００４０】
また、モールド成形とメッキの組み合わせによりシールド構造を生成する手法もあるが、この手法の場合は接続スペースが大きく、モールド成形の型が高価となるので装置全体のコストアップに繋がるという問題があった。
【００４１】
そこで、この発明は、安価かつ構造が簡単で軽量化が可能であり、しかも必要部分を確実にシールドすることを可能にした無線機のシールド構造を提供することを目的とする。
【００４２】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、高周波回路を搭載した基板を有する無線機のシールド構造において、前記基板にシールド板を取り付けるとともに、該シールド板を該シールド板のスリット形成部で一部が対向部で交互に接続するように互い違いに切り抜き、該切り抜き部を前記基板側に折り曲げて該折り曲げ端を前記基板の接地点に接続し、前記切り抜き部の形状は、該切り抜き部を切り抜くことにより前記シールド板に形成される孔とそれぞれ略同一形状でかつ同一面積であり、前記切り抜き部の端部が前記接地点に直接接続されることを特徴とする。
【００５０】
【発明の実施の形態】
以下、この発明に係わる無線機のシールド構造の実施の形態を添付図面を参照して詳細に説明する。
【００５１】
この発明に係わる無線機のシールド構造によれば、少なくとも高周波回路を搭載した基板に板金からなるシールド板を取り付けるとともに、該シールド板の一部を切り抜き、該切り抜き部を基板側に折り曲げて、該折り曲げ端を基板の接地点に接続する手法を採用する。
【００５２】
このような手法によると、簡単なプレス加工のみでシールド構造を形成することができ、しかも、部品点数も少なく、また、軽量で、かつ確実に必要な回路部分をシールドすることができ、特に小型化、軽量化、コストダウンが要求される携帯電話機等の無線機に最適なシールド構造を提供することができる。
【００５３】
図１（ａ）、（ｂ）は、携帯電話機の無線回路の基板の一例を示す略図であり、図１（ｃ）は、この発明に係わる無線機のシールド構造が適用される携帯電話機の無線回路の基板を示す略図である。
【００５４】
なお、図１においては、シールド板を、２ピースで構成する場合（図１の（ａ））、３ピースで構成する場合（図１の（ｂ））、１ピースで構成する場合（図１の（ｃ））が示されている。
【００５５】
すなわち、図１に示す構造は、図１０および図１１で詳細に説明した携帯電話機の無線回路の基板におけるシールド構造を示すもので、図１の（ａ）に示すシールド構造においては、基板１００上の上記無線回路の第２のシンセサイザ５２の電圧制御発振器（ＶＣＯ２）５２２、ＰＬＬ回路（ＰＬＬ２）５２３、シンセサイザ切替回路５３のアンプ５３５，５３６を含む回路が搭載された部分に対応して配設されたシールド板３００と、上記無線回路の他の回路が搭載された部分に対応して配設されたシールド板２００との２ピースのシールド構造を有している。ここで、このシールド板２００および１００の外縁部は、基板１００側に曲げられて基板１００の接地点に接続され、それぞれシールドケースを構成している。
【００５６】
また、図１の（ｂ）に示すシールド構造においては、基板１００上の上記無線回路の第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２、ＰＬＬ回路（ＰＬＬ１）５１３、シンセサイザ切替回路５３のアンプ５３２，５３３を含む回路が搭載された部分に対応して配設されたシールド板４００と、上記無線回路の第２のシンセサイザ５２の電圧制御発振器（ＶＣＯ２）５２２、ＰＬＬ回路（ＰＬＬ２）５２３、シンセサイザ切替回路５３のアンプ５３５，５３６を含む回路が搭載された部分に対応して配設されたシールド板３００と、上記無線回路の他の回路が搭載された部分に対応して配設されたシールド板５００との３ピースのシールド構成を有している。このシールド構造においても、シールド板３００および４００および５００の外縁部は、基板１００側に曲げられて基板１００の接地点に接続され、それぞれシールドケースを構成している。
【００５７】
また、図１の（ｃ）に示すシールド構造においては、基板１００の全体に対応して配設されたシールド板６００による１ピースのシールド構成を有しているが、このシールド板６００には上記無線回路の第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２、ＰＬＬ回路（ＰＬＬ１）５１３、シンセサイザ切替回路５３のアンプ５３２，５３３を含む回路と第２のシンセサイザ５２の電圧制御発振器（ＶＣＯ２）５２２、ＰＬＬ回路（ＰＬＬ２）５２３、シンセサイザ切替回路５３のアンプ５３５，５３６を含む回路とのアイソレーションをとるためのスリット６００ａが設けられている。このシールド構造においても、シールド板６００の外縁部は基板１００側に曲げられて基板１００の接地点に接続され、シールドケースを構成している。
【００５８】
さて、この実施の形態に係わる無線機のシールド構造は、上述した図１の（ｃ）の基板に適用することができるもので、シールド板６００の特定の個所で切り抜き部を形成し、この切り抜き部を基板１００側に折り曲げて、この切り抜き部の先端を基板１００の接地部に接続することにより、所望の部分のシールドを実現する。
【００５９】
図２は、図１の（ａ）に示した基板を用いた場合のシールド構造を示す図である。
【００６０】
図２においては、電圧制御発振器（ＶＣＯ１）５１２とスイッチ（ＳＷ）５３７との間および電圧制御発振器（ＶＣＯ１）５１２とアンプ５３２、５３３とに間にアイソレーションが必要な場合を示しており、この場合は、図２の（ａ）に示すように、シールド板２００の電圧制御発振器（ＶＣＯ１）５１２とスイッチ（ＳＷ）５３７との間に一部をシールド板２００に接続した切り抜き部２０１を形成し、また、電圧制御発振器（ＶＣＯ１）５１２とアンプ５３２、５３３とに間に一部をシールド板２００に接続した切り抜き部２０２および２０３を形成し、それぞれの切り抜き部２０１、２０２、２０３を、図２の（ｂ）に示すように、シールド板２００との接続部で基板１００側に折り曲げて、その先端、すなわち足２０１ａ、２０２ａ、２０３ａを基板１００上の接地点に接続する。
【００６１】
ここで、切り抜き部２０１、２０２、２０３の足２０１ａ、２０２ａ、２０３ａと基板１００上の接地点（接地パターン）との接続は、接地点との接触、半田付け、スルーホール等の手法を採用することができる。
【００６２】
なお、上記構造において、シールド板２００には、この切り抜き部２０１、２０２、２０３のために孔が形成されるが、例えば、シールド周波数をλとした場合に、この切り抜き部２０１、２０２、２０３の幅を概略λ／１００程度にすればこの孔によるシールド効果への影響は生じない。
【００６３】
なお、図２のおいては、図１の（ａ）に示した基板を用いたシールド構造を示したが、図１の（ａ）のシールド板３００および図１の（ｂ）のシールド板３００、４００、５００および図１の（ｃ）のシールド板６００にも同様に所望の個所に切り抜き部を形成して選択的にシールドすることができる。
【００６４】
さて、図１の（ａ）に示したシールド構造を使用した場合、シールド板２００と第１のシンセサイザ５１の電圧制御発振器（ＶＣＯ１）５１２、ＰＬＬ回路（ＰＬＬ１）５１３、シンセサイザ切替回路５３のアンプ５３２，５３３、スイッチ（ＳＷ）５３７とが容量結合し、その結果、電圧制御発振器（ＶＣＯ１）５１２の出力およびＰＬＬ回路（ＰＬＬ１）５１３の出力がシールド板２００を介してリークする。
【００６５】
図３は、図１の（ａ）に示したシールド構造を採用した場合のシールド板２００を介する容量結合の様子を示す図である。
【００６６】
図３において、シールド板２００と電圧制御発振器（ＶＣＯ１）５１２との間は浮遊容量Ｃｆ１で結合し、シールド板２００とＰＬＬ回路（ＰＬＬ１）５１３との間は浮遊容量Ｃｆ２で結合し、シールド板２００とアンプ５３２，５３３との間はそれぞれ浮遊容量Ｃｆ３，Ｃｆ４で結合し、シールド板２００とスイッチ（ＳＷ）５３７との間は浮遊容量Ｃｆ５で結合する。
【００６７】
この場合は、シールド板２００をポイントＰＯ１，ＰＯ２，ＰＯ３，ＰＯ４で接地することで、各回路間のアイソレーションを実現でき、電圧制御発振器（ＶＣＯ１）５１２の出力およびＰＬＬ回路（ＰＬＬ１）５１３の出力を有効に防止することができる。
【００６８】
図４は、他のシールド構造を示す図である。
【００６９】
このシールド構造は、シールド板７００に一部がシールド板７００に接続する切り抜き部を形成して、この切り抜き部７０１、７０２、７０３、７０４を基板側に折り曲げてその先端を基板の接地点に接続する点においては図２に示したシールド構造と同様であるが、このシールド構造においては、シールド板７００に形成した切り抜き部７０１、７０２、７０３、７０４を基板側に折り曲げることにより形成される孔に別ピースで形成したシールドボックス８００を挿入するようにした点が図２に示したシールド構造と異なる。
【００７０】
すなわち、図４に示したシールド構造においては、シールド板７００に一部がシールド板７００に接続する切り抜き部を形成して、この切り抜き部７０１、７０２、７０３、７０４を図示しない基板側に折り曲げてその先端を基板の接地点に接続する。
【００７１】
ここで、切り抜き部７０１、７０２、７０３、７０４と基板との接続は、切り抜き部７０１、７０２、７０３、７０４の先端に設けられた足７０１ａ、７０２ａ、７０３ａ、７０４ａを基板に半田付けすることにより行われれる。
【００７２】
また、シールド板７００と基板との接続も、シールド板７００の外縁を折り曲げてその先端に形成された足７００ａの半田付けにより行われる。
【００７３】
別ピースで形成されたシールドボックス８００の切り抜き部により形成される孔への装着は、切り抜き部７０１および７０３に形成された突起７００ａにシールドボックス８００の側部に形成された孔８００ａを嵌合させることにより行われる。
【００７４】
また、シールドボックス８００の基板への接続は、シールドボックス８００に形成された足８００ａを基板に半田付けすることにより行われる。
【００７５】
この図４に示したシールド構造においては、シールド板７００の任意の位置に切り抜き部を形成し、この切り抜き部内に挿入される別ピースのシールドボックス８００内に所要の回路を実装することで、有効なシールドが可能である。
【００７６】
また、シールド板７００上に複数の切り抜き部を形成すれば複数の回路のシールドが可能であり、またこの場合の足の半田付けも同時に行うことができる。
【００７７】
すなわち、この図４に示したシールド構造によると、
１）任意の場所の選択的シールドが可能である
２）スペースは、シールド板金の厚さの２倍を要するだけである
３）別ピースのシールドボックス８００の装着は、サイドの孔８００ａを用いて行われるが、シールドボックス８００の足８００ａは基板に半田付け可能で安定した接地を作ることができる
等の効果を奏する。
【００７８】
なお、この図４に示したシールド構造と前述した図２に示したシールド構造を組み合わせてシールド構造を形成することも可能である。
【００７９】
図５は、図１の（ｃ）に示したスリット６００ａを用いたこの発明の実施の形態を示す図である。
【００８０】
この実施の形態においては、シールド板６００にスリット６００ａを形成する。そして、このスリット６００ａにより回路間のアイソレーションを実現する。この実施の形態のスリット６００ａの詳細構造を図６に示す。
【００８１】
すなわち、図６の（ａ）に示すように、シールド板６００に一部がシールド板６００に接続する切り抜き部６０１、６０２、６０３を形成する。そして、図６の（ｂ）に示すように、この切り抜き部６０１、６０２、６０３をシールド板６００との接続部で基板１００側に折り曲げ、この切り抜き部６０１、６０２、６０３の足６０１ａ、６０２ａ、６０３ａを基板１００の接地パターン等の接地点に半田付けする。
【００８２】
なお、図６の構造によると、スリット６００ａの両側に足６０１ａ、６０２ａ、６０３ａを形成するための切り欠き部が生じるが、この切り欠き部の大きさをシールド周波数に対応して設定すれば、この切り欠き部によりシールド特性が劣化することはない。
【００８３】
このような構造によると、簡単な構造により、シールドされたスリット６００ａを形成することができ、このスリット６００ａの両側の回路間のアイソレーションを簡単に実現することができる。
【００８４】
図７は、図５に示したスリット６００ａの他の詳細構造を示す図である。
【００８５】
図７に示す構造は、切り抜き部６０１、６０２、６０３の足６０１ａ、６０２ａ、６０３ａの先端が折り曲げ部と一致するように切り抜き部６０１、６０２、６０３を形成した点が図６に示した構造と異なるだけで、その他は図６の構造と同様である。
【００８６】
このような構造によると、切り欠き片が生じるという欠点はあるが、図６に示した構造のように、スリット６００ａの両側に足６０１ｂ、６０２ｂ、６０３ｂを形成するための切り欠き部が生じることはない。
【００８７】
図８は、図１の（ｃ）に示したスリット６００ａを用いたこの発明の実施の形態の変形例を示した図である。
【００８８】
この図８に示す構造においては、シールド板６００にスリット６００ａを形成し、このスリット６００ａにより回路間のアイソレーションを実現する点では図６に示した構造と同一であるが、この図８に示す構造においては、シールド板６００にスリット６００ａを形成するだけでなく、基板１００にもシールド板６００に形成したスリット６００ａと同様のスリット１００ａを形成する。
【００８９】
このような構造によっても、図６に示した構造と同様に、簡単な構造により、シールドされたスリット６００ａを形成することができ、このスリット６００ａの両側の回路間のアイソレーションを簡単に実現することができる。
【００９０】
図９は、図４に示したシールド構造の変形例を示した図である。
【００９１】
この図９に示すシールド構造は、基板の隅に搭載された回路をシールドする場合に適している。この図９に示すシールド構造においては、シールド板９００の隅部に一部がシールド板９００に接続される切り抜き部を形成し、この切り抜き片９０１、９０２を基板側に折り曲げることによりシールド領域を形成し、このシールド領域にアイソレーションを必要とする回路を実装する。
【００９２】
このような構造によっても、簡単な構造により、回路間のアイソレーションを実現することができる。
【００９３】
【発明の効果】
以上説明したようにこの発明によれば、
１）プレス加工等で簡単にシールド構造を作成できるので、簡単な構造によりシールドが可能になる
２）部品点数が少なくシールド作成の工数を削減できる
３）ケースの接触やフレームを使用することがないのでスペースが小さくて良い
４）半田付けで装着できるので接続が確実であり、かつ簡単である
５）シールド材の板厚を薄くでき軽量化が可能である
等の効果を奏する。
【図面の簡単な説明】
【図１】  この発明に係わる無線機のシールド構造が適用される携帯電話機の無線回路の基板を示す略図である。
【図２】  図１の（ａ）に示した基板を用いたシールド構造を示す図である。
【図３】  図１の（ａ）に示した基板を用いたシールド構造を採用した場合のシールド板２００を介する容量結合の様子を示す図である。
【図４】  シールド構造の一例を示す図である。
【図５】  図１の（ｃ）に示したスリット６００ａを用いたこの発明の実施の形態を示す図である。
【図６】  図５に示したスリット６００ａの詳細構造を示す図である。
【図７】  図５に示したスリット６００ａの他の詳細構造を示す図である。
【図８】  図１の（ｃ）に示したスリット６００ａを用いたこの発明の実施の形態の変形例を示した図である。
【図９】  シールド構造の他の例を示した図である。
【図１０】  携帯電話機の無線回路の要部を示す概略ブロック図である。
【図１１】  図１０に示したローカル信号発生部５の詳細構成を示す回路図である。
【図１２】  図１１に示したローカル信号発生部５の動作を説明するタイミングチャートである。
【図１３】  図１１に示したローカル信号発生部５におけるアイソレーション劣化のルートを説明するための図である。
【図１４】  図１１に示したローカル信号発生部５における上述したアイソレーション劣化を防止するために必要となる分離ブロックの一例を示す図である。
【図１５】  携帯電話機における従来のシールド構造例を示す図である。
【符号の説明】
１    アンテナ
２    送受切り替えスイッチ
３    受信部
４    送信部
５    ローカル信号発生部
５１    第１のシンセサイザ
５２    第２のシンセサイザ
５３    シンセサイザ切り替えスイッチ
５４    電源
５１２    電圧制御発信器（ＶＣＯ１）
５１３    ＰＬＬ回路（ＰＬＬ１）
５２２    電圧制御発信器（ＶＣＯ２）
５２３    ＰＬＬ回路（ＰＬＬ２）
５３２、５３３、５３５、５３６    アンプ
５３７    スイッチ
１００    基板
２００、３００、４００、５００、６００、７００、９００    シールド板
８００    シールドボックス
２０１、２０２、２０３    切り抜き部
２０１ａ、２０２ａ、２０３ａ    足（切り抜き部先端）
７０１、７０２、７０３、７０４    切り抜き部
７０１ａ、７０２ａ、７０３ａ、７０４ａ    足（切り抜き部先端）
１００ａ、６００ａ    スリット
６０１、６０２、６０３    切り抜き部
６０１ａ、６０２ａ、６０３ａ     足（切り抜き部先端）
９０１、９０２    切り抜き部
【図１】
0003959214.tif 000002
【図２】
0003959214.tif 000003
【図３】
0003959214.tif 000004
【図４】
0003959214.tif 000005
【図５】
0003959214.tif 000006
【図６】
0003959214.tif 000007
【図７】
0003959214.tif 000008
【図８】
0003959214.tif 000009
【図９】
0003959214.tif 000010
【図１０】
0003959214.tif 000011
【図１１】
0003959214.tif 000012
【図１２】
0003959214.tif 000013
【図１３】
0003959214.tif 000014
【図１４】
0003959214.tif 000015
【図１５】
0003959214.tif 000016