(57)【特許請求の範囲】
【請求項１】
半導体基板上に、第１の結晶成長層、第２の結晶成長層が順次積層形成されて成り、
上記第１の結晶成長層が、ｎ型クラッド層と活性層とｐ型クラッド層とを含んで構成され、
上記第１の結晶成長層が、上記第２の結晶成長層及び上記半導体基板よりも、側面から張り出したひさし状部を有する半導体レーザ。
【請求項２】
上記ｎ型クラッド層及びｐ型クラッド層がＡｌＧａＩｎＰから成り、上記活性層がＧａＩｎＰから成ることを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
上記第２の結晶成長層が、上記第１の結晶成長層に対して選択的にエッチングが可能な構成であることを特徴とする請求項１に記載の半導体レーザ。
【請求項４】
半導体基板上に、第１の結晶成長層、第２の結晶成長層を順次積層形成する工程と、
上記第２の結晶成長層を選択的にエッチングする工程と、
上記第１の結晶成長層を同一のマスクを用いて選択的にエッチングする工程と、
上記第２の結晶成長層及び上記半導体基板を、上記第１の結晶成長層よりオーバーエッチングとなるようにエッチングし、レーザ光が出射する方向と平行な面に上記第１の結晶成長層によるひさし状部を形成する工程とを有する
ことを特徴とする半導体レーザの製造方法。
【請求項５】
半導体基板上に、第１の結晶成長層、第２の結晶成長層を順次積層形成する工程と、
上記第２の結晶成長層を選択的にエッチングする工程と、
上記第１の結晶成長層を同一のマスクを用いて選択的にエッチングする工程と、
上記第２の結晶成長層及び上記半導体基板を、上記第１の結晶成長層よりオーバーエッチングとなるようにエッチングし、レーザ光が出射する方向と平行な面に上記第１の結晶成長層によるひさし状部を形成する工程とにより形成された
ことを特徴とする半導体レーザ。
【請求項６】
上記第２の結晶成長層が、上記第１の結晶成長層に対して選択的にエッチングが可能な構成であることを特徴とする請求項６に記載の半導体レーザ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ及びその製造方法に係わる。
【０００２】
【従来の技術】
通常、半導体レーザにおいては、レーザ発振に必要なファブリ・ペロー共振器を作製するために、ウエハの状態で、半導体基板となるウエハ上に活性層、クラッド層、キャップ層、埋め込み層等の各結晶成長層や電極を形成している。
【０００３】
その後に、図６Ａに示すように、単結晶の劈開性を利用して、レーザチップが数個〜数十個繋がったレーザ・バー２０の状態にする。
このレーザ・バー２０の状態で、端面の保護及び反射率制御の目的で、ＣＶＤ法又は真空蒸着法などの成膜法を用いて、共振器端面に絶縁膜を堆積する。
その後、レーザ・バー２０を個々のレーザチップに分離して組立を行っている。
【０００４】
通常は、レーザ・バー２０の状態において半導体レーザの特性をチェックする目的で、図６Ａ及び図６Ｂに示すように、レーザ・バー２０内の各レーザチップを電気的に分離する素子分離溝２１をエッチングにより形成している。
この素子分離溝２１は、各レーザチップを隣接するレーザチップから分離するもので、それぞれのスクライブラインに沿って形成される。２２はストライプ部、２３は半導体基板（ＧａＡｓ基板）、２４は前述の活性層、クラッド層、キャップ層及び埋め込み層を含む結晶成長層である。
【０００５】
図７にレーザチップ２５の一例を示す。
このレーザチップ２５は、半導体基板である例えばｎ型のＧａＡｓ基板２４上にｎ型のＡｌＧａＩｎＰからなるｎ型クラッド層２８ｎ、例えばＧａＩｎＰからなる活性層２９、例えばｐ型のＡｌＧａＩｎＰからなるｐ型クラッド層２８ｐ、ｐ型のＧａＡｓからなるキャップ層３１が順次形成され、レーザのストライプ部２２を除いて活性層２９近傍までエッチオフし、その後例えばｎ型のＧａＡｓによる埋め込み層３０が形成され、その後図示しないがＧａＡｓ基板２４の裏面にｎ側電極を形成し、キャップ層３１及び埋め込み層３０にわたる上面にｐ側電極を形成して構成される。
【０００６】
ここで、図８Ａに示すように、後の組立工程でレーザチップ２５をヒートシンク２６に接着する際に、素子分離溝２１の部分に、例えばＳｎやＩｎ等の導電性接着剤２７が這い上がる。
そして、図８Ｂの拡大図に示すように、この素子分離溝２１の部分に這い上がった導電性接着剤２７が、埋め込み層３０・ｐ型クラッド層２８ｐ・活性層２９・ｎ型クラッド層２８ｎを越えて、半導体基板２３の側面に接することにより、半導体基板２３の側に電流がリークすることがある。
【０００７】
このように、半導体基板２３の側に電流がリークすると、レーザのストライプ部２２の部分に流れる電流が流れなくなるため、レーザを正常に動作させることができず、レーザチップ２５が不良品となってしまっていた。この結果、製造歩留まりの低下を招いていた。
【０００８】
【発明が解決しようとする課題】
そこで、図９に示すように、例えば電極形成工程が終了した後に、素子分離溝２１形成のエッチングを施した部分に絶縁膜３２を形成することにより、この電流のリークを防ぐ方法が考えられる。
【０００９】
このように絶縁膜３２を形成すれば、素子分離溝２１のｎ型クラッド層２８ｎ等の結晶成長層及び半導体基板２３の表面が絶縁膜３２で覆われるので、ヒートシンクとの接着の際に、ここに導電性接着剤２７が這い上がっても、半導体基板２３の側との電流リークを生じない。
【００１０】
この絶縁膜３２は次のように形成される。
まず、レーザ・バー２０の接着を行う側の全面に、ＣＶＤ法により絶縁膜３２を成膜する。
続いて、レジストでパターニングして、ＲＩＥ（反応性イオンエッチング）により素子分離溝２１以外の不必要な部分の絶縁膜３２を取る。
【００１１】
しかしながら、このように素子分離溝２１に絶縁膜３２を形成する方法では、絶縁膜３２を形成する工程の所要時間が他の工程に比較して非常に長く、また結晶成長層の形成工程と別工程になり、製造工程数が多くなるため、製造コストや歩留まり等の点で好ましくない。
従って、簡便な方法によって電流リークの防止が実現されることが望まれている。
【００１２】
上述した問題の解決のために、本発明においては、基板側への電流のリークを抑制することにより、良好な特性を有し、かつ製造コストや歩留まりの点で優れている半導体レーザ及びその製造方法を提供するものである。
【００１３】
【課題を解決するための手段】
本発明の半導体レーザは、半導体基板上に、第１の結晶成長層、第２の結晶成長層が順次積層形成されて成り、第１の結晶成長層がｎ型クラッド層と活性層とｐ型クラッド層とを含んで構成され、第１の結晶成長層が、第２の結晶成長層及び半導体基板よりも、側面から張り出したひさし状部を有する構成である。
【００１４】
本発明の半導体レーザの製造方法は、半導体基板上に形成した、第１の結晶成長層、第２の結晶成長層による積層構造に対して、第２の結晶成長層を選択的にエッチングし、第１の結晶成長層を同一のマスクを用いて選択的にエッチングした後、第２の結晶成長層及び半導体基板を、第１の結晶成長層よりオーバーエッチングとなるようにエッチングし、レーザ光が出射する方向と平行な面に第１の結晶成長層によるひさし状部を形成するものである。
【００１５】
上述の本発明の半導体レーザによれば、第１の結晶成長層による側面から張り出したひさし状部を形成することにより、半導体レーザをヒートシンク等に導電性接着剤により接着する際に、レーザ光が出射する方向と平行な面、即ち半導体レーザの側面に導電性接着剤が這い上がっても、導電性接着剤からこの導電性接着剤とオーミック接合しない結晶成長層にはリーク電流がほとんど流れない。従って、基板側へのリーク電流を抑制することができる。
【００１６】
上述の本発明の半導体レーザの製造方法によれば、第２の結晶成長層及び半導体基板を、第１の結晶成長層よりオーバーエッチングとなるようにエッチングして第１の結晶成長層によるひさし状部を形成することより、半導体レーザをヒートシンク等に導電性接着剤により接着する際に、半導体レーザの側面に導電性接着剤が這い上がっても、ひさし状部により導電性接着剤からのリーク電流を抑制できる半導体レーザを製造することができる。
【００１７】
【発明の実施の形態】
本発明は、半導体基板上に、第１の結晶成長層、第２の結晶成長層が順次積層形成されて成り、第１の結晶成長層がｎ型クラッド層と活性層とｐ型クラッド層とを含んで構成され、第１の結晶成長層が、第２の結晶成長層及び半導体基板よりも、側面から張り出したひさし状部を有する半導体レーザである。
【００１８】
また本発明は、上記半導体レーザにおいて、ｎ型クラッド層及びｐ型クラッド層がＡｌＧａＩｎＰから成り、活性層がＧａＩｎＰから成る構成とする。
また本発明は、上記半導体レーザにおいて、第２の結晶成長層が、上記第１の結晶成長層に対して選択的にエッチングが可能な構成とする。
【００１９】
本発明は、半導体基板上に、第１の結晶成長層、第２の結晶成長層を順次積層形成する工程と、第２の結晶成長層を選択的にエッチングする工程と、第１の結晶成長層を同一のマスクを用いて選択的にエッチングする工程と、第２の結晶成長層及び半導体基板を、第１の結晶成長層よりオーバーエッチングとなるようにエッチングし、レーザ光が出射する方向と平行な面に第１の結晶成長層によるひさし状部を形成する工程とを有する半導体レーザの製造方法である。
本発明は、半導体基板上に、第１の結晶成長層、第２の結晶成長層を順次積層形成する工程と、第２の結晶成長層を選択的にエッチングする工程と、第１の結晶成長層を同一のマスクを用いて選択的にエッチングする工程と、第２の結晶成長層及び半導体基板を、第１の結晶成長層よりオーバーエッチングとなるようにエッチングし、レーザ光が出射する方向と平行な面に第１の結晶成長層によるひさし状部を形成する工程とにより形成された半導体レーザである。
【００２０】
以下、図面を参照して本発明の半導体レーザ及びその製造方法の実施例を説明する。
図１に本発明の半導体レーザの実施例を示し、図２にその要部の側面図を示す。
この半導体レーザ１は、半導体基板２上に、第１の結晶成長層としてｎ型クラッド層３ｎ、活性層４及びｐ型クラッド層３ｐ、そしてｐ型キャップ層６、第２の結晶成長層として埋め込み層５が順次積層形成されてなり、これらの結晶成長層の内、第１の結晶成長層であるｎ型クラッド層３ｎ、活性層４、ｐ型クラッド層３ｐが、レーザ光が出射する方向と平行な面、即ち半導体レーザ１の側面１ｓから張り出してひさし状部１０を構成して成る。
尚、図示しないが、半導体基板２の裏面にはｎ側電極が形成され、キャップ層６及び埋め込み層５にわたる上面にはｐ側電極が形成される。
【００２１】
図１及び図２の例では、前述の素子分離溝を形成したことにより、このひさし状部１０を設ける半導体レーザ１の即面１ｓは、エッチングした斜面として形成されている。
【００２２】
そして、このひさし状部１０を構成するｎ型クラッド層３ｎ、活性層４及びｐ型クラッド層３ｐは、導電性接着剤、例えばＩｎやＳｎ等と、オーミック接合しない結晶成長層により構成する。
導電性接着剤と接触してもオーミックコンタクトしない結晶成長層としては、例えばＡｌＧａＩｎＰ系レーザにおいては、低ドープのＧａＩｎＰ層、ＡｌＧａＩｎＰ層等がある。
【００２３】
このオーミックコンタクトしない結晶成長層３ｎ，４，３ｐによるひさし状部１０が存在することにより、図２に示すように、ヒートシンク７等に半導体レーザ１のチップを接着する際に、導電性接着剤８が這い上がってきたとしても、ひさし状部１０にブロックされて、半導体基板２の側と導電性接着剤８とが短絡しリーク電流を生じる危険性がかなり低くなる。
【００２４】
上述の半導体レーザ１は、例えば次のように製造する。
ここでは、例えば半導体レーザ１がＡｌＧａＩｎＰ系レーザであり、ｎ型クラッド層３ｎ及びｐ型クラッド層３ｐがＡｌＧａＩｎＰ、活性層４がＧａＩｎＰ、半導体基板２とｐ型キャップ層６とｎ型埋め込み層５がＧａＡｓである場合について説明する。
【００２５】
まず、ＧａＡｓからなる半導体基板２に、ＡｌＧａＩｎＰからなるｎ型クラッド層３ｎ、ＧａＩｎＰからなる活性層４、ＡｌＧａＩｎＰからなるｐ型クラッド層３ｐ及びＧａＡｓからなるｐ型キャップ層６を順次成長させて積層構造を形成する。
そして、レーザのストライプ部９を除いて活性層４の近傍までエッチオフして、その後図４Ａに示すように、そこに例えばｎ型の埋め込み層５としてＧａＡｓを成長させる。
【００２６】
次に、素子分離溝及び図１及び図２に示したひさし状部１０を形成する加工を行う。
即ち、図４Ｂに示すように、埋め込み層５上に形成したレジスト１１にフォトリソグラフィによりパターニングを行った後、埋め込み層５のＧａＡｓがエッチングできて、活性層４のＧａＩｎＰやクラッド層３ｎ，３ｐのＡｌＧａＩｎＰをエッチングしないようなエッチング材料、例えば硫酸＋過酸化水素＋水により、レジスト１１をマスクとして埋め込み層５を選択的にエッチングする。
【００２７】
次に、図４Ｃに示すように、活性層４のＧａＩｎＰ及びクラッド層３ｎ，３ｐのＡｌＧａＩｎＰがエッチングできて、埋め込み層５のＧａＡｓをエッチングしないようなエッチング材料、例えば塩酸＋水により、レジスト１１及び埋め込み層５をマスクとして活性層４及びクラッド層３ｎ，３ｐを選択的にエッチングする。
【００２８】
次に、図５Ｄに示すように、前述のＧａＡｓをエッチングするエッチング材料を用いて、活性層４及びクラッド層３ｎ，３ｐよりオーバーエッチングとなるように、ＧａＡｓからなる半導体基板２及び埋め込み層５をエッチングする。
すると、半導体基板２及び埋め込み層５のＧａＡｓがサイドエッチングされることにより、ｎ型クラッド層３ｎ、活性層４及びｐ型クラッド層３ｐによるひさし状部１０が形成される。
【００２９】
最後に、図５Ｅに示すように、埋め込み層５上に残ったレジスト１１を除去する。これにより、半導体レーザ１の側面１ｓに形成される素子分離溝１２に、活性層４のＧａＩｎＰ及びその両側のｎ型クラッド層３ｎ及びｐ型クラッド層３ｐのＡｌＧａＩｎＰによるひさし状部１０が形成される。
【００３０】
このようにひさし状部１０を製造すれば、素子分離溝１２を形成するエッチングを少し変更するだけで、電流リークの発生を抑制し、半導体レーザの製造歩留まりを向上することができる。
また、結晶成長層の形成・加工工程の一連の工程にひさし状部１０の形成を組み込むことができるため、前述の図９に示した別工程で半導体レーザの側面に絶縁膜を形成する方法よりも工程の所要時間が大幅に低減され、その結果製造コストも低減することができる。
【００３１】
尚、上述の例では、素子分離溝１２を形成することにより、ひさし状部１０が形成される半導体レーザ１の側面１ｓが斜面として形成されていたが、半導体レーザ１の側面１ｓを鉛直面として、この鉛直面に導電性接着剤とオーミック接合しない結晶成長層から成るひさし状部を設ける構成でも、同様に導電性接着剤を介した基板側へのリーク電流の発生を抑制することができる。
【００３２】
上述の例では、ＧａＡｓによる埋め込み層によりストライプを規定したＡｌＧａＩｎＰ系半導体レーザに適用した例であったが、ＡｌＧａＩｎＰ系以外の材料による半導体レーザや、埋め込み層を形成する代わりに、例えばドープ層によりストライプを規定した半導体レーザ等、その他の構造の半導体レーザにおいても、同様に本発明を適用することができる。
【００３３】
本発明の半導体レーザ及びその製造方法は、上述の例に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００３４】
【発明の効果】
本発明により、半導体レーザのレーザチップをヒートシンク等に接着する際の導電性接着剤の這い上がりに起因する基板側への電流リークが、導電性接着剤とオーミック接合しない結晶成長層によるひさし状部により抑制されるので、半導体レーザの不良品発生を低減して、半導体レーザの製造における歩留まりを向上することができる。
【００３５】
本発明により、電流リークを防止するために絶縁膜を形成する必要性がなくなり、この絶縁膜を形成する工程よりも短い時間で、電流リークを抑制することができるひさし状部を形成できるため、製造時間を短縮して製造ができる。
【００３６】
また、結晶成長層のエッチング工程等の工程を、従来の工程から少し変更すればひさし状部を形成することができるので、絶縁膜を形成する場合より製造を簡略化できる。
【図面の簡単な説明】
【図１】本発明の半導体レーザの実施例の概略構成図（斜視図）である。
【図２】図１の半導体レーザの要部の側面図である。
【図３】図１の半導体レーザをヒートシンクにボンディングした状態を示す図である。
【図４】Ａ〜Ｃ  図１の半導体レーザの製造工程の工程図である。
【図５】Ｄ、Ｅ  図１の半導体レーザの製造工程の工程図である。
【図６】Ａ、Ｂ  レーザ・バーに素子分離溝を形成した状態を示す図である。
【図７】従来のレーザチップの一例の概略構成図（斜視図）である。
【図８】図７のレーザチップをヒートシンクにボンディングした状態を示す図である。
Ａ  全体図である。
Ｂ  ボンディング部付近の拡大図である。
【図９】素子分離溝を絶縁膜で覆う例を説明する図である。
【符号の説明】
１  半導体レーザ、２，２３  半導体基板、３ｎ，２８  ｎ型クラッド層、３ｐ，２８ｐ  ｐ型クラッド層、４，２９  活性層、５，３０  埋め込み層、６，３１  キャップ層、７，２６  ヒートシンク、８，２７  導電性接着剤、９，２２ストライプ部、１０  ひさし状部、１１  レジスト、１２，２１  素子分離溝、２０  レーザ・バー、２４  結晶成長層、２５  レーザチップ、３２  絶縁膜
【図１】
0003903515.tif 000002
【図２】
0003903515.tif 000003
【図３】
0003903515.tif 000004
【図４】
0003903515.tif 000005
【図５】
0003903515.tif 000006
【図６】
0003903515.tif 000007
【図７】
0003903515.tif 000008
【図８】
0003903515.tif 000009
【図９】
0003903515.tif 000010