(57)【特許請求の範囲】
【請求項１】
メディア媒体を一体的に装着した状態で情報処理装置のカードスロットに着脱可能であり、該情報処理装置と該メディア媒体との間のデータ伝送経路を有するインタフェースカードであって、
前記データ伝送経路を介して１６ビット幅によるデータ伝送モード、または３２ビット幅によるデータ伝送モードでデータ伝送が実施可能であり、
前記データ伝送経路で伝送されるデータを保持可能なメモリバッファと、
前記データ伝送モードを選択的に切り替えるデータ伝送モード切替手段と、
を有し、
前記データ伝送モード切替手段により、前記情報処理装置と前記メモリバッファとの間のデータ伝送モードと、前記メディア媒体と前記メモリバッファとの間のデータ伝送モードとを、異なるデータ伝送モードに設定可能であることを特徴とするメディア媒体用インタフェースカード。
【請求項２】
メディア媒体を一体的に装着した状態で情報処理装置のカードスロットに着脱可能であり、該情報処理装置と該メディア媒体との間のデータ伝送経路を有するインタフェースカードであって、
前記データ伝送経路を介して１６ビット幅によるデータ伝送モード、または３２ビット幅によるデータ伝送モードでデータ伝送が実施可能であり、
前記データ伝送経路で伝送されるデータを保持可能なメモリバッファと、
前記データ伝送モードを選択的に切り替えるデータ伝送モード切替手段と、
を有し、
さらに、前記データ伝送経路として、前記メモリバッファを介して前記情報処理装置と前記メディア媒体との間のデータ伝送を行うバッファ介在データ伝送経路であって、前記情報処理装置と前記メモリバッファとの間のデータ伝送モードと、前記メディア媒体と前記メモリバッファとの間のデータ伝送モードと、が異なるバッファ介在データ伝送経路と、前記メモリバッファを介さずに前記情報処理装置と前記メディア媒体との間のデータ伝送を行うバッファ非介在データ伝送経路と、を有し、
前記データ伝送モード切替手段により、前記バッファ介在データ伝送経路によるバッファ介在データ伝送モード、または前記バッファ非介在データ伝送経路によるバッファ非介在データ伝送モード、に設定可能であることを特徴とするメディア媒体用インタフェースカード。
【請求項３】
メディア媒体を一体的に装着した状態で情報処理装置のカードスロットに着脱可能であり、該情報処理装置と該メディア媒体との間のデータ伝送経路を有するインタフェースカードであって、
前記データ伝送経路を介して１６ビット幅によるデータ伝送モード、または３２ビット幅によるデータ伝送モードでデータ伝送が実施可能であり、
前記データ伝送経路で伝送されるデータを保持可能なメモリバッファと、
前記データ伝送モードを選択的に切り替えるデータ伝送モード切替手段と、
を有し、
前記データ伝送モード切替手段により、前記情報処理装置と前記メモリバッファとの間のデータ伝送モードと、前記メディア媒体と前記メモリバッファとの間のデータ伝送モードとを、異なるデータ伝送モードに設定可能であり、
前記メモリバッファは、前記情報処理装置と該メモリバッファとの間のデータ伝送を制御する情報処理装置側データ伝送制御部、および前記メディア媒体と該メモリバッファとの間のデータ伝送を制御するメディア媒体側データ伝送制御部のうちのいずれか一方からのデータ読み出しと、他方からのデータ書き込みと、を並行して実施可能に構成されることを特徴とするメディア媒体用インタフェースカード。
【請求項４】
前記メディア媒体側データ伝送制御部を備えることを特徴とする請求項３に記載のメディア媒体用インタフェースカード。
【請求項５】
前記情報処理装置側データ伝送制御部を備えることを特徴とする請求項３または４に記載のメディア媒体用インタフェースカード。
【請求項６】
前記メモリバッファにおけるデータ保持状況を取得して、前記メディア媒体側データ伝送制御部または前記情報処理装置側データ伝送制御部に該メモリバッファを介してのデータ伝送を実行させるための指示情報を生成する指示情報生成部を備えることを特徴とする請求項３〜５のうちいずれか一つに記載のメディア媒体用インタフェースカード。
【請求項７】
請求項１乃至６のいずれか１つに記載のインタフェースカードを用いて、前記情報処理装置と前記メディア媒体との間のデータ伝送を実行させるためのプログラムであって、該情報処理装置としてのコンピュータに、
前記データ伝送モード切替手段によって選択されたデータ伝送モードを取得する工程と、
前記情報処理装置の対応するデータ伝送モードを取得する工程と、
前記選択されたデータ伝送モードでありかつ前記情報処理装置の対応するデータ伝送モードの中から、データ伝送速度に応じて実際にデータ伝送を行うデータ伝送モードを決定する工程と、
を実行させるためのプログラム。
【請求項８】
前記データ伝送経路に介在し該データ伝送経路で伝送されるデータを保持可能なメモリバッファをさらに有する前記インタフェースカードを用いて、該情報処理装置と該メディア媒体との間のデータ伝送を実行させるための請求項７に記載のプログラムであって、該情報処理装置としてのコンピュータに、さらに、
前記情報処理装置と前記メモリバッファとの間でデータを伝送する工程を実行させるためのプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータ等の情報処理装置と小型の記憶媒体（メディア媒体）との間のデータ通信を可能とするために、メディア媒体を一体的に装着した状態で情報処理装置のスロットに挿入可能な、メディア媒体用インタフェースカードに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
メディア媒体を一体的に装着した状態でパーソナルコンピュータのＰＣカード用のスロットに挿入可能なインタフェースカードが、既に実用化されている。このインタフェースカードは、例えばディジタルカメラ、ディジタルビデオカメラ、携帯電話機等によりメディア媒体に記憶された画像情報をパーソナルコンピュータで画像処理したりするなど、メディア媒体に記憶された情報を複数の情報処理装置で利用することを可能とし、非常に便利である。
【０００３】
図１０は、情報処理装置６２に従来のメディア媒体用インタフェースカード６０を装着した場合の、情報処理装置６２とメディア媒体（＝コンパクトフラッシュ；登録商標）６４との間のデータ伝送を示す図である。データバスにおけるデータ伝送、およびメディア媒体６４に対するデータの入出力ともに、１６ビット幅で行われており、情報処理装置６２からメディア媒体６４までの間のデータ伝送は、全体として１６ビット幅で行われる。なお、メディア媒体６４におけるデータ入出力は、本来、１６ビット幅データバスにおけるデータ伝送速度より高速に行うことが可能であるが、情報処理装置６２からメディア媒体６４までが１６ビット幅の伝送路で接続されているため、１６ビット幅データバスにおけるデータ伝送速度より高速なデータ伝送を行うことはできない。
【０００４】
ところで、近年、３２ビット幅のデータバスによってデータ伝送を行うＣａｒｄ  Ｂｕｓ方式が提案され、既に実用化されている。しかしながら、Ｃａｒｄ  Ｂｕｓ対応の情報処理装置に従来のメディア媒体用インタフェースカードを装着した場合も、メディア媒体に対するデータの入出力が１６ビット幅で行われている場合には、図１０と同様に、情報処理装置からメディア媒体までのデータ伝送は相変わらず全体として１６ビット幅で行われる。すなわち、従来のメディア媒体用インタフェースカードでは、情報処理装置がＣａｒｄ  Ｂｕｓ方式に対応している場合でも、本来有している情報伝送能力に見合うデータ伝送速度が得られない。
【０００５】
このような事情に鑑み、発明者らは、図１１に示すようなメモリバッファ７６を有するメディア媒体用インタフェースカード７０を発明した（特願２０００−２９４３５５として出願済み）。このインタフェースカード７０では、メモリバッファ７６を設けたことにより、情報処理装置７２とメモリバッファ７６との間では３２ビット幅によるデータ伝送が可能となるとともに、メディア媒体に対する１６ビット幅でのデータ入出力をより高速に行うことができるようになり、従来のインタフェースカード６０より高速なデータ伝送が実現される。
【０００６】
しかしながら、図１１に示すメディア媒体用インタフェースカードは、Ｃａｒｄ  Ｂｕｓに完全に対応した使用環境に対しては有効であるが、Ｃａｒｄ  Ｂｕｓに対応していない古い機種の情報処理装置に適用した場合や、また情報処理装置としてはＣａｒｄ  Ｂｕｓに対応していてもそのオペレーティングシステム（ＯＳ）が非対応であるような場合には、データ伝送速度の高速化は見込めない。
【０００７】
このように、種々の情報処理装置やＯＳが混在している現状では、ただ一種類のデータ伝送モードにしか対応できないメディア媒体用インタフェースカードでは、それぞれの使用環境におけるデータ伝送速度のポテンシャルが十分に得られない場合がある。ユーザがその使用環境に適したデータ伝送モードを正確に把握できない場合もあり、また仮にその使用環境に適したデータ伝送モードが把握できたとしても、使用環境毎に異なるデータ伝送モードのインタフェースカードを準備しなければならないというのは不便であるし、ユーザに経済的な負担を強いることにもなる。このような状況から、複数種類のデータ伝送モードに対応し、使用環境に適したデータ伝送モードを設定可能なメディア媒体用インタフェースカードが望まれている。
【０００８】
なお、こうした問題は、現状では、１６ビット幅のデータバス方式とＣａｒｄＢｕｓのデータバス方式との仕様の違いや、それらへの情報処理装置やＯＳの対応状況のばらつきやそれらの組み合わせに起因するものであるが、今後も新たなデータバスの仕様やメディア媒体の入出力仕様などが提案されたような場合には、同様の問題が生じることは十分に考えられる。
【０００９】
【課題を解決するための手段】
本発明にかかるメディア媒体用インタフェースカードは、メディア媒体を一体的に装着した状態で情報処理装置のカードスロットに着脱可能であり、該情報処理装置と該メディア媒体との間のデータ伝送経路を有するインタフェースカードであって、前記データ伝送経路を介して１６ビット幅によるデータ伝送モード、または３２ビット幅によるデータ伝送モードでデータ伝送が実施可能であり、前記データ伝送経路で伝送されるデータを保持可能なメモリバッファと、前記データ伝送モードを選択的に切り替えるデータ伝送モード切替手段と、を有し、前記データ伝送モード切替手段により、前記情報処理装置と前記メモリバッファとの間のデータ伝送モードと、前記メディア媒体と前記メモリバッファとの間のデータ伝送モードとを、異なるデータ伝送モードに設定可能である。
【００１０】
このような構成により、ユーザは、複数のデータ伝送モードから使用環境に応じたデータ伝送モードを選択して使用することができるようになる。このデータ伝送モード切替手段は、例えば手動操作によって切り替えることのできる機械的スイッチ（ハードスイッチ）を含むことができる。また、情報処理装置とメモリバッファとの間のデータ伝送モードと、メディア媒体とメモリバッファとの間のデータ伝送モードと、が異なる場合、情報処理装置とメモリバッファとの間、およびメディア媒体とメモリバッファとの間において、それぞれに適したデータ伝送形式でより効率の高いデータ伝送が可能となる。
【００１１】
また本発明にかかるメディア媒体用インタフェースカードは、メディア媒体を一体的に装着した状態で情報処理装置のカードスロットに着脱可能であり、該情報処理装置と該メディア媒体との間のデータ伝送経路を有するインタフェースカードであって、前記データ伝送経路を介して１６ビット幅によるデータ伝送モード、または３２ビット幅によるデータ伝送モードでデータ伝送が実施可能であり、前記データ伝送経路で伝送されるデータを保持可能なメモリバッファと、前記データ伝送モードを選択的に切り替えるデータ伝送モード切替手段と、を有し、さらに、前記データ伝送経路として、前記メモリバッファを介して前記情報処理装置と前記メディア媒体との間のデータ伝送を行うバッファ介在データ伝送経路であって、前記情報処理装置と前記メモリバッファとの間のデータ伝送モードと、前記メディア媒体と前記メモリバッファとの間のデータ伝送モードと、が異なるバッファ介在データ伝送経路と、前記メモリバッファを介さずに前記情報処理装置と前記メディア媒体との間のデータ伝送を行うバッファ非介在データ伝送経路と、を有し、前記データ伝送モード切替手段により、前記バッファ介在データ伝送経路によるバッファ介在データ伝送モード、または前記バッファ非介在データ伝送経路によるバッファ非介在データ伝送モード、に設定可能である。使用環境によっては、メモリバッファを介在させたデータ伝送ができない場合もあるが、このようにバッファ非介在伝送モードを備えることでそのような場合にも対応できるようになる。
【００１２】
また本発明にかかるメディア媒体用インタフェースカードは、メディア媒体を一体的に装着した状態で情報処理装置のカードスロットに着脱可能であり、該情報処理装置と該メディア媒体との間のデータ伝送経路を有するインタフェースカードであって、前記データ伝送経路を介して１６ビット幅によるデータ伝送モード、または３２ビット幅によるデータ伝送モードでデータ伝送が実施可能であり、前記データ伝送経路で伝送されるデータを保持可能なメモリバッファと、前記データ伝送モードを選択的に切り替えるデータ伝送モード切替手段と、を有し、前記データ伝送モード切替手段により、前記情報処理装置と前記メモリバッファとの間のデータ伝送モードと、前記メディア媒体と前記メモリバッファとの間のデータ伝送モードとを、異なるデータ伝送モードに設定可能であり、前記メモリバッファは、前記情報処理装置と該メモリバッファとの間のデータ伝送を制御する情報処理装置側データ伝送制御部、および前記メディア媒体と該メモリバッファとの間のデータ伝送を制御するメディア媒体側データ伝送制御部のうちのいずれか一方からのデータ読み出しと、他方からのデータ書き込みと、を並行して実施可能に構成される。これにより、メモリバッファへのデータの読み出しと書き込みとを並行して行うことができる分、これを並行して行うことができない場合に比してデータ伝送速度を高速化することができる。
【００１３】
また本発明にかかるメディア媒体用インタフェースカードは、上記メディア媒体側データ伝送制御部を備えるのが好適である。メディア媒体側データ伝送制御部をメディア媒体に設けると、容量増大あるいは小型化に支障を来してしまうしインタフェースも複雑となる。また情報処理装置のＣＰＵをメディア媒体側データ伝送制御部として利用した場合には、情報処理装置の処理速度が低下してしまう。インタフェースカードがメディア媒体側データ伝送制御部を備えればこれらのような問題は生じない。
【００１４】
また本発明にかかるメディア媒体用インタフェースカードは、上記情報処理装置側データ伝送制御部を備えるのが好適である。この場合、情報処理装置側データ伝送制御部は、情報処理装置のＣＰＵに替わり、バスマスタとして、データバスにおける情報処理装置のメモリとメモリバッファとの間のデータ伝送を制御する。これにより、データ伝送をより高速に行うことができるとともに、情報処理装置のＣＰＵの処理負荷を軽減することができる。
【００１５】
また本発明にかかるメディア媒体用インタフェースカードは、上記メモリバッファにおけるデータ保持状況を取得して、上記メディア媒体側データ伝送制御部または上記情報処理装置側データ伝送制御部に該メモリバッファを介してのデータ伝送を実行させるための指示情報を生成する指示情報生成部を備えるのが好適である。これにより、メディア媒体側データ伝送制御部および／または情報処理装置側データ伝送制御部は、メモリバッファのデータ保持状況を精度良くかつリアルタイムに取得することができるとともに、かつそれを取得するための負荷を必要最低限に抑えることができるので、より高速なデータ伝送処理が実現される。
【００１６】
また本発明にかかるプログラムは、上記本発明にかかるインタフェースカードを用いて、上記情報処理装置と上記メディア媒体との間のデータ伝送を実行させるためのプログラムであって、該情報処理装置としてのコンピュータに、上記データ伝送モード切替手段によって選択されたデータ伝送モードを取得する工程と、上記情報処理装置の対応するデータ伝送モードを取得する工程と、上記選択されたデータ伝送モードでありかつ上記情報処理装置の対応するデータ伝送モードの中から、データ伝送速度に応じて実際にデータ伝送を行うデータ伝送モードを決定する工程と、を実行させるためのプログラムである。メディア媒体用インタフェースカードを介してデータ伝送を行うときのデータ伝送モードを、情報処理装置の対応するデータ伝送モードの中から決定することができるので、より高速かつ効率の良いデータ伝送を行うことができる。
【００１７】
なお、本発明にかかるプログラムに従い、情報処理装置は、実際にデータ伝送を行うモードとして、情報処理装置のシステムメモリに対するメモリマップドＩ／Ｏによるデータ伝送モードを採用することができる。Ｉ／ＯマップドＩ／Ｏはデータ伝送制御部（すなわち情報処理装置の制御部）によるデータの読み書き実行時にその命令解析等の処理が必要となる分、データ伝送に時間がかかることになるが、メモリマップドＩ／Ｏによれば、データ伝送制御部は命令プログラムメモリやデータメモリと同じアドレス空間にＩ／Ｏデバイス（この場合はメモリバッファ）のアドレスを割り当てることができ、またＩ／ＯマップドＩ／Ｏの場合のような命令解析等の処理が不要となるため、データ伝送をより簡素にかつより高速に行うことができるようになる。なお、メモリマップドＩ／Ｏによる効果は、特に１６ビット幅でのデータ伝送において有効となる。
【００１８】
また本発明にかかるプログラムは、上記データ伝送経路に介在し該データ伝送経路で伝送されるデータを保持可能なメモリバッファをさらに有する上記インタフェースカードを用いて、該情報処理装置と該メディア媒体との間のデータ伝送を実行させるための請求項９に記載のプログラムであって、該情報処理装置としてのコンピュータに、さらに、上記情報処理装置と上記メモリバッファとの間でデータを伝送する工程を実行させるためのプログラムである。これにより、情報処理装置（の制御部）により、情報処理装置とメモリバッファとの間のデータ伝送を実行させることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の実施形態にかかるメディア媒体用インタフェースカード１０および情報処理装置１２の外観図、図２は、インタフェースカード１０の回路構成（情報処理装置１２およびメディア媒体１４の一部を含む）を示すブロック図、また図３は、グランド電極用突起１０ｂの設置された側を見たインタフェースカード１０の斜視図である。
【００２０】
図１に示すように、インタフェースカード１０は、情報処理装置（例えばパーソナルコンピュータ）１２とメディア媒体１４との間におけるデータ伝送を可能とするカード状のアダプタであって、メディア媒体１４に記憶されたデータの情報処理装置１２からの読み出し、あるいは情報処理装置１２からメディア媒体１４へのデータの書き込みを実現させる。このインタフェースカード１０のメディア媒体装着ポート１６にはメディア媒体１４が着脱自在であり、また、情報処理装置１２のカードスロット１８にはメディア媒体装着ポート１６にメディア媒体１４が一体的に装着された状態のインタフェースカード１０が着脱自在である。なお、メディア媒体１４は、例えばカード状に構成され、具体的には、コンパクトフラッシュ（登録商標）、ＳＤ（登録商標）メモリカード、マルチメディア媒体（登録商標）、スマートメディア（登録商標）、メモリスティック（登録商標）、スモールＰＣカード（登録商標）等の小型記憶媒体（メモリカード）、あるいは小型Ｉ／Ｏカードなどである。
【００２１】
図２に示すように、インタフェースカード１０と情報処理装置１２とはホスト側コネクタ４４（４４ａ，４４ｂ）を介して接続され、インタフェースカード１０とメディア媒体１４とはメディア側コネクタ５０（５０ａ，５０ｂ）を介して接続される。インタフェースカード１０は、情報処理装置側インタフェース回路（以下ホスト側Ｉ／Ｆと記す）２０と、メディア媒体側インタフェース回路（以下メディア側Ｉ／Ｆと記す）２２と、情報処理装置１２とメディア媒体１４との間で伝送されるデータを一時的に保持するメモリバッファ２４と、を有し、これらホスト側Ｉ／Ｆ２０とメディア側Ｉ／Ｆ２２との間に、直接的にデータを伝送する第一のデータ伝送経路２６と、メモリバッファ２４を経由してデータを伝送する第二のデータ伝送経路２８と、を並列に備えている。
【００２２】
伝送されるデータを一時的に保持可能なメモリバッファ２４により、メモリバッファ２４と情報処理装置１２との間と、メモリバッファ２４とメディア媒体１４との間とで、伝送形式（例えばビット幅など）の異なるデータ伝送が可能となる。これにより、例えば、メモリバッファ２４とホスト側Ｉ／Ｆ２０との間のデータ伝送経路２８ａではＣａｒｄ  Ｂｕｓに準拠した３２ビット幅でデータ伝送を行い、かつメモリバッファ２４とメディア側Ｉ／Ｆ２２との間のデータ伝送経路２８ｂでは１６ビット幅でデータ伝送を行うことができるようになる。従来全体として１６ビット幅でデータ伝送を行っていたインタフェースカードでは、１６ビット幅データバスにおけるデータ伝送速度に拘束され、メディア媒体における本来高速なデータ入出力のメリットが得られなかったが、Ｃａｒｄ  Ｂｕｓの採用により、データバスにおけるデータ伝送速度自体が高速化されるとともに、それによりメディア媒体における高速なデータ入出力のメリットをより有効に活用することができるようになり、データ伝送速度を向上することができるようになる。なお、メモリバッファとメディアカードとの間のデータ伝送を、シリアル伝送とすることも可能である。
【００２３】
このメモリバッファ２４は、異なる格納位置に対する読み出しと書き込みとを並行して行うことができるデュアルポートＲＡＭとして構成するのが好適である。このように構成することで、ただ一つのデータ伝送制御部によってメモリバッファ２４に対するデータの読み出し／書き込みを行う場合に比して、データ伝送をより高速化することが可能となる。なお、図２に示すメモリバッファ２４は、データ書き込みポート２４ａとデータ読み出しポート２４ｂとを備えており、インタフェースカード１０に設けられたセレクタ２５により、ホスト側Ｉ／Ｆ２０およびメディア側Ｉ／Ｆ２２のうちいずれか一方がデータ書き込みポート２４ａに接続され、かつ他方がデータ読み出しポート２４ｂに接続される。
【００２４】
また第一のデータ伝送経路２６は、メモリバッファ２４を介してのデータ伝送ができない使用環境（すなわちインタフェースカード１０が装着される情報処理装置１２あるいはそれに搭載されるＯＳの仕様などによって決まる）においてデータ伝送を行う際に用いられる。第一のデータ伝送経路２６のビット幅は、例えば、少なくともメディア媒体１４に対するデータ入出力のビット幅以上に設定される。
【００２５】
メモリバッファ２４と情報処理装置１２との間のデータ伝送は、例えば、情報処理装置１２の制御部（例えばＣＰＵ）３０、またはインタフェースカード１０の例えばホスト側Ｉ／Ｆ２０に設けられるホスト側制御部３２によって制御される。他方、メモリバッファ２４とメディア媒体１４との間のデータ伝送は、例えば、インタフェースカード１０の例えばメディア側Ｉ／Ｆ２２に設けられるメディア側制御部３４によって制御される。また、第一のデータ伝送経路２６を介してのデータ伝送は、例えば、全体として情報処理装置１２の制御部３０によって制御される。
【００２６】
さらに、インタフェースカード１０には、上記各データ伝送制御部（すなわち制御部３０、ホスト側制御部３２またはメディア側制御部３４）によるデータ伝送を補助するための補助制御部３６が設けられる。補助制御部３６は、好適にはデータ伝送制御部と並列に動作し、メモリバッファ２４のデータ保持状況やメモリバッファ２４を介してのデータ伝送状況を取得し、データ伝送制御部にメモリバッファ２４を介してのデータ伝送を実行させるための情報（例えばデータ保持状況パラメータ（後述）等）を生成する。データ伝送制御部および補助制御部３６によるデータ伝送制御については後に詳しく述べる。
【００２７】
またインタフェースカード１０には、データ伝送（特にメモリバッファ２４の介在する第二のデータ伝送経路２８によるデータ伝送）に関する各種パラメータを保持するレジスタ３８が設けられており、上記したデータ伝送制御部は、このレジスタ３８に保持されるパラメータを参照して、データ伝送を行う。このレジスタ３８には、例えば、決定されたデータ伝送モードｐｍ、データ伝送方向ｐｄｒ、転送データ数（例えばバイト数）ｐｄｓ、メモリバッファ２４の書き込みアドレスａｆｗ、メモリバッファ２４の読み出しアドレスａｆｒ、情報処理装置１２のシステムメモリ４０のアドレスａｓ（例えばデータの取得／格納先、またはアドレス指定テーブルの参照先）、メディア媒体のアクセス先のアドレスａｍ、メモリバッファ２４のデータ保持状況パラメータｐｄｂ、あるいは転送データ数カウンタｐｔｃなどが保持される。なお、このレジスタ３８におけるパラメータの格納および更新は、補助制御部３６またはデータ伝送制御部によって行われる。
【００２８】
またインタフェースカード１０は、種々の使用環境に適した複数のデータ伝送モードでのデータ伝送が可能となるように構成されており、そのうち実際に使用するデータ伝送モードをユーザが選択して切り替えるためのデータ伝送モード切替手段を有する。データ伝送モード切替手段は、例えば図２および図３に示すように、機械的な切替設定スイッチ４２を含むことができる。この例では、切替設定スイッチ４２は、インタフェースカード１０の側面であってカード１０を情報処理装置１２に装着したときにカードスロット１８内となる位置に設けられており、複数のデータ伝送モード（例えば、１６ビット幅の第一のデータ伝送モード、およびＣａｒｄ  Ｂｕｓに対応する３２ビット幅［ただし情報処理装置１２とメモリバッファ２４との間］の第二のデータ伝送モード）のうちいずれか一つを選択するスイッチとして構成されている。この切替設定スイッチ４２は、例えば、可動子の位置によって、伝送モードを認識するための所定の信号線に所定電圧を供給する（ハイ）か否か（ロー）を切り替えるように構成される。ここで図４を参照してその一例について説明する。図４は、１６ビット幅による第一のデータ伝送モードおよび３２ビット幅による第二のデータ伝送モードのうちいずれか一つを選択的に切り替える切替設定スイッチ４２の構成例であって、図４（ａ）は、１６ビット幅による第一のデータ伝送モードが選択されたとき、また図４（ｂ）は３２ビット幅による第二のデータ伝送モードが選択されたときの、可動子位置および信号線の接続状態を示す。図４の切替設定スイッチ４２は、２極２接点のスイッチとして構成されている。またＶＳ１およびＶＤＤは元となる信号電圧を供給する信号線を、ＣＤ１はホスト側コネクタ４４（４４ａ，４４ｂ；図２）を介して情報処理装置１２に接続され該情報処理装置１２（の制御部３０またはＰＣカードコントローラ４６；図２）にデータ伝送モードを認識させるための信号線を、ＧＮＤは接地線を、またＭＯＤＥはインタフェースカード１０（のホスト側制御部３２や補助制御部３６；図２）にデータ伝送モードを認識させるための信号線を示す。図４（ａ）に示すように、第一のデータ伝送モードの選択位置（図では左側位置）に可動子４２ａが位置するときは、ＣＤ１にはＧＮＤが接続され、ＭＯＤＥにはＧＮＤが接続される（すなわちＣＤ１およびＭＯＤＥともにロー）。これにより、情報処理装置１２およびインタフェースカード１０は、第一のデータ伝送モードが選択されていることを認識することができる。また図４（ｂ）に示すように、第二のデータ伝送モードの選択位置（図では右側位置）に可動子４２ａが位置するときは、ＣＤ１にはＶＳ１が接続され、ＭＯＤＥにはＶＤＤが接続される（すなわちＣＤ１およびＭＯＤＥともにハイ）。これにより、情報処理装置１２およびインタフェースカード１０は、第二のデータ伝送モードが選択されていることを認識することができる。なお、この例において、ＶＳ１およびＶＤＤには、任意の電源から信号電圧を供給することが可能であるが、例えば、ホスト側コネクタ４４を介して情報処理装置１２から信号電圧を供給することが可能である。
【００２９】
ところでインタフェースカード１０は、情報処理装置１２からホスト側コネクタ４４を介して電源供給を受ける。図２に示すように、インタフェースカード１０は、情報処理装置１２からの電源電圧をインタフェースカード１０の各部の動作電圧に減圧するレギュレータ４８を備える。データ伝送モードの仕様により異なる電圧が設定されている場合（例えば、１６ビット幅データバス仕様のＰＣカードの動作電圧は５Ｖであり、また３２ビット幅のＣａｒｄ  Ｂｕｓ仕様のＰＣカードの動作電圧は３．３Ｖである）には、インタフェースカード１０の動作電圧をそれらのうち最も低い動作電圧以下に設定し、レギュレータ４８によって、情報処理装置１２から供給された電源電圧からその動作電圧を生成するように構成するのが好適である。こうすることで、動作電圧（または許容電圧）を超える電圧の印加による回路の破損が抑制される。
【００３０】
なお、上述したように、１６ビット幅仕様のＰＣカードとＣａｒｄ  Ｂｕｓ仕様のＰＣカードとでは、電圧の設定が異なることから、１６ビット幅仕様のＰＣカードを装着するカードスロット孔の奥側には、Ｃａｒｄ  Ｂｕｓ仕様のＰＣカードの挿入を防止するための突起（図示せず）が設けられ、Ｃａｒｄ  Ｂｕｓ仕様のＰＣカードに１６ビット幅仕様の電圧が印加されないようになっていた。これに対し、本実施形態にかかるインタフェースカード１０は、両データバスに対応するため、図３に示すように、この突起との干渉を抑制するための切り欠き１０ａが設けられている。
【００３１】
また従来のＣａｒｄ  Ｂｕｓ仕様のＰＣカードには、ＰＣカードの接地線を情報処理装置の接地線に接続するためのグランド電極用突起が設けられ、またＣａｒｄ  Ｂｕｓ仕様のカードスロットには、そのグランド電極用突起を受承する受承部が形成されているが、１６ビット幅仕様のカードスロット（コネクタ）にはグランド電極用の受承部は形成されていない。このため、１６ビット幅仕様のカードスロットにグランド電極用突起を有する従来のＣａｒｄ  Ｂｕｓ仕様のＰＣカードを挿入した場合には、カードスロットまたはグランド電極用突起が破損あるいは変形する場合があった。これに対し、本実施形態にかかるインタフェースカード１０は、図３に示すように、グランド電極用突起１０ｂをカード表面に設けられた短冊状の孔に没入可能なバネ性突起として構成しているため、１６ビット幅仕様とＣａｒｄ  Ｂｕｓ仕様のいずれのカードスロットに対しても装着することができるとともに、Ｃａｒｄ  Ｂｕｓ仕様のカードスロット（コネクタ）に対する接地線の接続を確保することができる。
【００３２】
ところで、図２に示すように、上記ホスト側Ｉ／Ｆ２０、メディア側Ｉ／Ｆ２２、メモリバッファ２４、データ伝送経路２６，２８、ホスト側制御部３２、メディア側制御部３４、補助制御部３６および内蔵ＲＯＭ５２は、例えば、一体化したＬＳＩ５４として実装される。なお、内蔵ＲＯＭ５２には、データ伝送モード（例えば１６ビット幅のデータ伝送モードおよびＣａｒｄ  Ｂｕｓ仕様によるデータ伝送モード）に応じたインタフェースカード１０の属性情報等が格納される。ここに格納される情報は、情報処理装置１２（の制御部３０）によって参照され、データ伝送モードの決定やデータ伝送において利用される。
【００３３】
情報処理装置１２の制御部３０は、例えば、図示しないプログラム保持部（例えばシステムメモリ４０内にそのための領域が確保される）に保持されたプログラム（デバイスドライバ）に従って処理を行い、上記データ伝送制御部として機能することができるとともに、情報処理装置１２の対応するデータ伝送モードのうち最適なものを実際にデータ伝送を行うデータ伝送モードとして決定するデータ伝送モード決定部として機能することができる。
【００３４】
ここで、制御部３０によるデータ伝送モードの決定について図５および図６を参照して説明する。図５は、制御部３０によるデータ伝送モードの決定の一例のフローチャート、また図６は、データ伝送モードの設定例を示す図である。
【００３５】
図５に示すように、データ伝送モードの決定に際し、制御部３０は、まずデータ伝送モード切替手段によって選択されたデータ伝送モードを取得する（ステップＳ１０）。次いで制御部３０は、例えば、情報処理装置１２からデータ伝送モード決定に必要となる情報を取得したり、あるいは仮設定したデータ伝送モードによりデータ伝送を試行した結果に基づいて、情報処理装置１２の対応するデータ伝送モードを取得する（ステップＳ１２）。より具体的には、このステップＳ１２において制御部３０は、例えば、情報処理装置１２のメモリにおける割り当て可能なリソース（空きリソース；これを示す情報は情報処理装置１２側で保持される）とメモリマップドＩ／Ｏによるデータ伝送を行うために必要なリソース量（これを示す情報は例えばプログラムまたはプログラム用のデータとしてプログラム保持部に格納される）とを比較することでメモリマップドＩ／Ｏに対応できるか否かを確認する。また、制御部３０は、所定のデータ伝送モードを設定してデータ伝送の試行を行い、そのデータ伝送結果（例えば伝送エラーの発生の有無など）に基づいて、システムメモリ４０に対するデータの読み書きを制御部３０以外に直接的に行わせるバスマスタ制御に対応できるか否か、あるいは、バスマスタ制御においてさらに複数ブロックのデータ群をバースト転送することが可能か否か、等を調査する。
【００３６】
次いで、制御部３０は、ステップＳ１０で取得されたデータ伝送モード（すなわちデータ伝送モード切替手段によって選択されたデータ伝送モード）に含まれ、かつステップＳ１２において取得されたデータ伝送モード（すなわち情報処理装置１２の対応可能なデータ伝送モード）のうち、データ伝送速度の速いデータ伝送モードを、実際にデータ伝送を行うデータ伝送モードとして決定する（ステップＳ１４）。
【００３７】
ここで、データ伝送モードの設定例について図６を参照して説明する。図６の例では、データ伝送モード切替手段によって、１６ビット幅のデータバスによるデータ伝送モード（ａ）か、３２ビット幅のＣａｒｄ  Ｂｕｓによるデータ伝送モード（ｂ）か、を選択することができる。１６ビット幅のデータバスによるデータ伝送モード（ａ）には、さらに、Ｉ／ＯマップドＩ／Ｏによるデータ伝送モード（ａ１）と、メモリマップドＩ／Ｏによるデータ伝送モード（ａ２）と、が設定されている。また、Ｃａｒｄ  Ｂｕｓによるデータ伝送モード（ｂ）には、さらに、メモリバッファ２４と情報処理装置１２との間のデータ伝送を制御部３０が制御するデータ伝送モード（ｂ１）と、メモリバッファ２４と情報処理装置１２との間のデータ伝送をホスト側制御部３２がバスマスタとして制御するデータ伝送モード（ｂ２，ｂ３）と、さらにバスマスタ伝送のうち複数ブロックデータを連続的にバースト転送可能なデータ伝送モード（ｂ３）と、が設定されている。また、これらデータ伝送モードにはそれぞれデータ伝送速度に応じた優先順位が設定されており、データ伝送速度の速いモードが優先的に選択されるようになっている。例えば、ステップＳ１０において、選択されたデータ伝送モードとして３２ビット幅のＣａｒｄ  Ｂｕｓによるデータ伝送モード（ｂ）が取得され、かつステップＳ１２において、情報処理装置１２がデータ伝送モード（ｂ）のうち三つのデータ伝送モード（ｂ１〜ｂ３）の全てに対応可能であることが取得された場合、制御部３０は、その中で最もデータ伝送速度の速い（すなわち優先順位が前の）、複数ブロックデータを連続的にバースト転送可能なデータ伝送モード（ｂ３）を、実際にデータ伝送を行うデータ伝送モードとして採用する。なお、ステップＳ１２において、データ伝送速度の速い方（優先順位が前の方）から順次対応可能か否かを確認し、対応可能なデータ伝送モードが確認された時点でそのデータ伝送モードに決定する（ステップＳ１４）ようにしてもよい。
【００３８】
なお、１６ビット幅のデータバスによるデータ伝送モード（ａ）では、第一のデータ伝送経路２６（図２）によりデータ伝送が行われ、Ｃａｒｄ  Ｂｕｓによるデータ伝送モードでは、第二のデータ伝送経路２８（図２）によりデータ伝送が行われるのが好適である。これにより、それぞれの仕様に対応した効率の良いデータ伝送が実現される。また、上記データ伝送モードのうち、Ｉ／ＯマップドＩ／Ｏ（ａ１）は、命令解析等の時間が必要となる分メモリマップドＩ／Ｏ（ａ２）に比べてデータ伝送速度が遅い。また、制御部３０によるデータ伝送（ｂ１）より、バスマスタ伝送（ｂ２，ｂ３）の方が、他の演算処理を必要としない分、データ伝送速度が速く、それら（ｂ２，ｂ３）のうちさらに複数ブロックのバースト転送（ｂ３）の方が、より少ないアクセス回数でより多くのデータを伝送することができる分、データ伝送速度が速い。
【００３９】
そして制御部３０は、例えばステップＳ１４において決定したデータ伝送モードを示すパラメータを所定の情報格納部（例えばシステムメモリ４０またはレジスタ３８など；図２）に格納する（ステップＳ１６）。情報処理装置１２の制御部３０およびインタフェースカード１０の各部は、この情報格納部に格納されたパラメータを参照することで、決定されたデータ伝送モードを取得することができる。
【００４０】
上記ステップＳ１０〜Ｓ１６は、インタフェースカード１０が情報処理装置１２に装着されている状態で複数回実行される。メモリマップドＩ／Ｏに対応できるか否かは、上述したように空きリソース量によって決定されるが、この空きリソース量は、情報処理装置１２の使用状況によって変化するため、当初はメモリマップドＩ／Ｏに対応できなかった場合でも、後に対応可能となることがある。このため、制御部３０は、所定のタイミングで上記ステップＳ１０〜Ｓ１６を実行して、最も高速なデータ伝送の可能なモードを選択する。その際、制御部３０は、上記ステップＳ１０〜Ｓ１６を、例えば、予め設定された所定の時間間隔で定期的に実行するようにしてもよいし、情報処理装置１２側で保持される空きリソース量を示す情報（の変化）を監視しておき、空きリソース量の増大（または空きリソースがメモリマップドＩ／Ｏに必要なリソース量を超えたこと）をトリガとして実行するようにしてもよい。また、制御部３０は、上記所定のタイミングにおいて、所定のデータ伝送モード（例えば既に設定されているデータ伝送モードより高速な（すなわち優先順位が前の）データ伝送モード）を設定してデータ伝送の試行を行い、その結果の成否によってデータ伝送モードを決定してもよい。なお、ステップＳ１０〜Ｓ１６は、特にホスト側制御部３２がデータ伝送制御部として機能しているときには、データ伝送と並行して実行可能である。
【００４１】
次に、メモリバッファ２４を介してのデータ伝送について図２、図７および図８を参照して説明する。図７は、メモリバッファ２４における書き込みアドレスおよび読み出しアドレスを示す図、また図８は、メモリバッファ２４を介してのデータ伝送の一例のフローチャートである。図７に示すように、メモリバッファ２４は、好適には、リングＦＩＦＯ（First In First Out）メモリとして構成される。このとき、書き込みアドレスをａｆｗ、読み出しアドレスをａｆｒとすると（ａｆｗ，ａｆｒともにバイト単位とする）、保持データ量ｓは、
【数１】
ｓ ＝ ａｆｗ − ａｆｒ
となる。ｓ＝０のときは、メモリバッファ２４内にはデータ伝送のために保持するデータが無い状態か、メモリバッファ２４内がまだ伝送の済んでいないデータで満杯となっている状態か、のいずれかである。データ伝送制御部によるメモリバッファ２４に対するデータの書き込み／読み出しは、保持データ量ｓがｓ≧０を維持するように実行される。
【００４２】
次に図８を参照して、メモリバッファ２４を介してのデータ伝送の一例について説明する。まず、データ伝送に際し、データ伝送制御部（情報処理装置１２の制御部３０、ホスト側制御部３２、またはメディア側制御部３４）は、レジスタ３８に、データ伝送に関連する所定の情報（例えば、データ伝送方向を示すパラメータｐｄｒ、伝送するデータサイズを示すパラメータｐｄｓ、システムメモリ４０のデータアクセス先のアドレスａｓ（アクセス開始位置のアドレス）、およびメディア媒体１４のデータアクセス先のアドレスａｍ（アクセス開始位置のアドレス）などを格納する（ステップＳ２０）。
【００４３】
また補助制御部３６は、レジスタ３８に、データ伝送に関連する所定の情報（例えば、データ保持状況パラメータｐｄｂ（伝送開始前の初期値は保持データ無し；例えば「０」）、転送データ数カウンタｐｔｃ（パラメータ；伝送開始前の初期値は伝送するデータサイズに等しい）、メモリバッファ２４への書き込みアドレスａｆｗおよびメモリバッファ２４からの読み出しアドレスａｆｒ（伝送開始前の初期値は書き込みアドレスに等しい）などを格納する（ステップＳ２０）。
【００４４】
次いで、補助制御部３６は、レジスタ３８に格納されたデータ伝送方向ｐｄｒに基づいて、セレクタ２５の接続先を切り替える（ステップＳ２２）。より具体的には、データ伝送方向が情報処理装置１２からメディア媒体１４側であるときは、補助制御部３６は、メモリバッファ２４のデータ書き込みポート２４ａにはホスト側Ｉ／Ｆ２０を接続するとともに、データ読み出しポート２４ｂにはメディア側Ｉ／Ｆ２２を接続する。逆に、データ伝送方向がメディア媒体１４から情報処理装置１２側であるときは、メモリバッファ２４のデータ書き込みポート２４ａにはメディア側Ｉ／Ｆ２２を接続するとともに、データ読み出しポート２４ｂにはホスト側Ｉ／Ｆ２０を接続する。
【００４５】
メモリバッファ２４の上流側のデータ伝送制御部は、レジスタ３８に格納された転送データ数カウンタｐｔｃとデータ保持状況パラメータｐｄｂとを参照しながら、上流側（システムメモリ４０またはメディア媒体１４）から取得したデータをメモリバッファ２４の書き込みアドレスａｆｗに書き込む（ステップＳ２４）。より具体的には、上流側のデータ伝送制御部は、データが書き込まれるたびに補助制御部３６によってデクリメントされる転送データ数カウンタｐｔｃが「０」となるまで書き込みを継続する。なお、上流側のデータ伝送制御部は、データ保持状況パラメータｐｄｂを参照しながら、データの書き込みによりメモリバッファ２４が読み出しの済んでいないデータで満杯とならないようにデータ書き込み量（速度）を制御する。なお、ここで上流側のデータ伝送制御部は、データ伝送方向が情報処理装置１２からメディア媒体１４への方向であるときには、情報処理装置１２の制御部３０またはホスト側制御部３２であり、一方、データ伝送方向がメディア媒体１４から情報処理装置１２への方向であるときには、メディア側制御部３４であるのが望ましい。
【００４６】
メモリバッファ２４の下流側のデータ伝送制御部は、レジスタ３８に格納されたデータ保持状況パラメータｐｄｂを参照しながら、データをメモリバッファ２４の読み出しアドレスから読み出し、取得したデータを下流側（メディア媒体１４またはシステムメモリ４０）に書き込む（ステップＳ２６）。より具体的には、下流側のデータ伝送制御部は、データ保持状況パラメータｐｄｂによってメモリバッファ２４内に読み出しの済んでいない保持データが無くなることが示されるまで（例えばそのパラメータが「０」となるまで）、メモリバッファ２４からのデータの読み出しを行う。なお、ここで下流側のデータ伝送制御部は、データ伝送方向が情報処理装置１２からメディア媒体１４への方向であるときには、メディア側制御部３４であり、一方、データ伝送方向がメディア媒体１４から情報処理装置１２への方向であるときには、情報処理装置１２の制御部３０またはホスト側制御部３２であるのが望ましい。
【００４７】
補助制御部３６は、メモリバッファ２４におけるデータの格納状況を監視し、ステップＳ２４またはステップＳ２６においてメモリバッファ２４のデータが更新されるたびに、レジスタ３８のパラメータを変更する（ステップＳ２８）。より具体的には、補助制御部３６は、メモリバッファ２４にデータが書き込まれるたびに書き込みアドレスａｆｗをインクリメントするとともに、転送データ数カウンタｐｔｃをデクリメントする。また補助制御部３６は、メモリバッファ２４からデータが読み出されるたびに読み出しアドレスａｆｒをインクリメントする。さらに補助制御部３６は、書き込みアドレスａｆｗおよび読み出しアドレスａｆｒに基づいてデータ保持状況パラメータｐｄｂを取得する。このデータ保持状況パラメータｐｄｂとしては、例えば上記保持データサイズｓを用いてもよい。このように、データ伝送にかかるパラメータを、実際のデータ伝送を行うデータ伝送制御部とは別の補助制御部３６によって更新することで、データ伝送制御部の負荷が軽減され、より高速なデータ伝送が実現される。データ伝送制御部は、補助制御部３６によって生成されレジスタ３８に格納された情報（例えばデータ保持状況パラメータｐｄｂや転送データ数カウンタｐｔｃ）を参照して、データ伝送を制御する。すなわち、これらのデータが、本発明における、メモリバッファ２４を介してのデータ伝送を実行させるための指示情報に相当する。
【００４８】
次いで、メモリバッファ２４の上流側のデータ伝送制御部および下流側のデータ伝送制御部は、データ伝送が完了したか否かを判別する（ステップＳ３０）。より具体的には、メモリバッファ２４の上流側のデータ伝送制御部は、転送データ数カウンタｐｔｃが「０」となることによりメモリバッファ２４へのデータの書き込みを終了し、またメモリバッファ２４の下流側のデータ伝送制御部は、データ保持状況パラメータｐｄｂによりメモリバッファ２４内の保持データが無くなったことが示された時点で（例えばそれが「０」となった時点で）メモリバッファ２４からのデータの読み出しを終了する。データ伝送が完了していない場合には、ステップＳ２４および／またはＳ２６が実行される。
【００４９】
ところで、上記ステップＳ２４およびＳ２６における、データの読み出し元または書き込み先のアドレス、すなわち、システムメモリ４０のアクセス先のアドレスａｓまたはメディア媒体１４のアクセス先のアドレスａｍについては、データ伝送制御部は、種々の方法により取得することが可能である。例えば、上記ステップＳ２４およびＳ２６において、メモリバッファ２４のデータが書き込み／読み出しされるたびに補助制御部３６によってアドレスａｓまたはａｍがインクリメント（またはデクリメント）されるようにしてもよい。また、レジスタ３８にはシステムメモリ４０またはメディア媒体１４のアクセス開始位置のみを格納しておき、データ伝送制御部が、そのアクセス開始位置と転送データ数（例えば転送データ数カウンタより取得される）とから、アクセス先を取得するようにしてもよい。
【００５０】
また、ホスト側制御部３２を、メモリバッファ２４と情報処理装置１２のシステムメモリ４０との間のデータ伝送制御部として用いる場合（この場合ホスト側制御部３２はバスマスタとして機能する）、ホスト側制御部３２は、システムメモリ４０に格納されたアドレス指定テーブルを参照することで、システムメモリ４０のアクセス先のアドレスを取得することができる。図９は、ホスト側制御部３２によるアドレス指定テーブルを用いたデータ伝送の概念を示す図である。図９に示すように、システムメモリ４０には、ベースアドレスａｂ１，ａｂ２（各データ格納ブロックの開始アドレス）、データサイズＮ，Ｍ（例えばバイト数）、および終了フラグＥＯＴ（例えば「０」：継続、「１」：終了）からなる複数のポインタデータｄｐ１，ｄｐ２を含むアドレス指定テーブルＴａが格納される。そして、システムメモリ４０には、各ポインタデータｄｐ１，ｄｐ２に対応する実データ格納領域ｄ１（すなわちシステムメモリ４０のアドレスａｂ１から始まるＮバイトの領域）およびｄ２（すなわちシステムメモリ４０のアドレスａｂ２から始まるＭバイトの領域）が確保される。
【００５１】
このアドレス指示テーブルＴａを用いたデータ伝送では、上記ステップＳ２０において、例えば情報処理装置１２の制御部３０がアドレス指示テーブルＴａを生成してこれをシステムメモリ４０に格納し、レジスタ３８に、システムメモリ４０のデータアクセス先のアドレスとして、アドレス指示テーブルＴａの開始位置のアドレスａｓを格納する。そしてホスト側制御部３２は、そして上記ステップＳ２４またはＳ２６において、まずアドレス指示テーブルＴａの開始位置のアドレスａｓを参照してポインタデータｄｐ１を取得し（１）、そのポインタデータｄｐ１に含まれるベースアドレスａｂ１から始まるデータサイズＮのデータ格納領域に対してデータの読み出しまたは書き込みを行う（２）。さらにホスト側制御部３２は、ＥＯＴが継続を示す場合には、ｄｐ１に続く領域に格納されるポインタデータｄｐ２を取得し（３）、これに含まれるベースアドレスａｂ２から始まるデータサイズＭのデータ格納領域に対してデータの読み出しまたは書き込みを行う（４）。このようにアドレス指示テーブルＴａを用いたデータ伝送によれば、システムメモリ４０においてデータ格納領域をまとめて確保できないような場合にも分散してデータ格納領域を確保することができる。また、複数ブロックにわたる比較的大きなデータサイズのデータをより少ないアクセス回数で伝送処理することができるため、より高速なデータ伝送が実現される。
【００５２】
なお、情報処理装置１２の制御部３０において上記機能（すなわちデータ伝送モードを決定する機能やデータ伝送制御部としての機能）を実現するためのプログラムは、コンピュータ読み取り可能な記録媒体（例えばＣＤ−ＲＯＭ、ＤＶＤ、ＭＯ等）に格納されており、情報処理装置１２に内蔵あるいは接続される図示しないリムーバブルデバイスによって読み出されてプログラム保持部にインストールされる。その際、各データ伝送モードに対応するプログラムが選択的にインストールされるのではなく、複数（好適には全て）のデータ伝送モードによるデータ伝送を実行するためのプログラム、およびデータ伝送モードを決定させるためのプログラムが、インストールされる。これは、上述したように、一度決定されたデータ伝送モードに固定することなく、情報処理装置１２の使用状況の変化に応じて適切な（より高速な）データ伝送モードを設定するために、データ伝送モードの決定（上記ステップＳ１０〜Ｓ１６）を随時（複数回）実行するためである。なお、データ伝送モードの決定に必要な情報（例えばデータ伝送モードの設定や、優先順位、あるいはそのデータ伝送モードでの伝送を行うのに必要なリソース量を示す情報など）もプログラムとともにインストールされる。
【００５３】
【発明の効果】
以上説明したように、本発明にかかるメディア媒体用インタフェースカードでは、データ伝送モード切替手段を備えるため、インタフェースカードの使用環境に応じたデータ伝送モードにより、より高速なデータ伝送が可能となる。またさらに、情報処理装置によって、使用環境に対応するデータ伝送モードの中からデータ伝送速度の最も速いデータ伝送モードを選択することができ、これにより、さらに高速なデータ伝送が実現される。また、データ伝送経路に介在するメモリバッファを備えることにより、メモリバッファの前後において異なるデータ伝送形式でのデータ伝送が可能となり、さらに高速なデータ伝送が実現される。
【図面の簡単な説明】
【図１】  本発明の実施形態にかかるインタフェースカードを情報処理装置に装着したときの外観図である。
【図２】  本発明の実施形態にかかるインタフェースカード、情報処理装置およびメディア媒体の回路構成を示すブロック図である。
【図３】  本発明の実施形態にかかるインタフェースカードおよびそれに装着されたメディア媒体の斜視図である。
【図４】  本発明の実施形態にかかるインタフェースカードの切替設定スイッチの構成図である。
【図５】  本発明の実施形態にかかるインタフェースカードのデータ伝送モードを決定する手法の一例を示すフローチャートである。
【図６】  本発明の実施形態にかかるインタフェースカードにおけるデータ伝送モードの設定の一例を示す図である。
【図７】  本発明の実施形態にかかるインタフェースカードのメモリバッファを経由したデータ伝送手法の一例を示すフローチャートである。
【図８】  本発明の実施形態にかかるインタフェースカードのメモリバッファにおけるデータ保持状況を示す説明図である。
【図９】  本発明の実施形態にかかるインタフェースカードのホスト側制御部によるデータ伝送の一例を示す図である。
【図１０】  従来のインタフェースカードによるデータ伝送を示す図である。
【図１１】  メモリバッファを備えたインタフェースカードによるデータ伝送を示す図である。
【符号の説明】
１０  インタフェースカード、１０ａ  切り欠き、１０ｂ  グランド電極用突起、１２  情報処理装置、１４  メディア媒体、１６  メディア媒体装着ポート、１８  カードスロット、２０  ホスト側Ｉ／Ｆ（情報処理装置側インタフェース回路）、２２  メディア側Ｉ／Ｆ（メディア媒体側インタフェース回路）、２４  メモリバッファ、２５  セレクタ、２６  第一のデータ伝送経路、２８  第二のデータ伝送経路、３０  （情報処理装置１２の）制御部、３２  ホスト側制御部、３４  メディア側制御部、３６  補助制御部、３８  レジスタ、４０  システムメモリ、４２  切替設定スイッチ、４４  ホスト側コネクタ、４６  ＰＣカードコントローラ、４８  レギュレータ、５０  メディア側コネクタ、Ｔａ  アドレス指示テーブル。
【図１】
0003953832.tif 000002
【図２】
0003953832.tif 000003
【図３】
0003953832.tif 000004
【図４】
0003953832.tif 000005
【図５】
0003953832.tif 000006
【図６】
0003953832.tif 000007
【図７】
0003953832.tif 000008
【図８】
0003953832.tif 000009
【図９】
0003953832.tif 000010
【図１０】
0003953832.tif 000011
【図１１】
0003953832.tif 000012