(57)【特許請求の範囲】
【請求項１】
内視鏡の観察画像を固体撮像素子によってＲＧＢ三色による面順次方式で撮像するようにした電子内視鏡装置において、
上記固体撮像素子で撮像されて順次出力されるＲＧＢ三色の色別の面順次の映像信号を各々デジタル信号に変換してから、上記ＲＧＢ三色の各色映像信号を、点順次化して上記各色映像信号のドット単位で順に色を変えて同じメモリに一時格納し、上記メモリから順次出力されるデジタル映像信号を上記ＲＧＢ三色別にアナログ信号に変換した後、その色別アナログ映像信号の全部又は一部をあい異なる時間遅延させて各色映像信号出力を同時化するようにしたことを特徴とする電子内視鏡装置。
【請求項２】
上記色別アナログ信号を遅延させる手段が、遅延回路である請求項１記載の電子内視鏡装置。
【請求項３】
上記色別アナログ信号を遅延させる手段が、所定の遅延特性を有するローパスフィルタである請求項１記載の電子内視鏡装置。
【請求項４】
上記色別の映像信号が、加法混色法の三原色の映像信号である請求項１、２又は３記載の電子内視鏡装置。
【請求項５】
上記メモリが、一フレームの映像信号を格納するためのフレームメモリ、又は一フィールドの映像信号を格納するためのフィールドメモリである請求項１、２、３又は４記載の電子内視鏡装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、内視鏡の観察画像を固体撮像素子によって面順次方式で撮像するようにした電子内視鏡装置に関する。
【０００２】
【従来の技術】
面順次方式の電子内視鏡装置では、一般に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三色の照明光で色別に順に照明される被写体を固体撮像素子で撮像している。そして、時間をずらして得られた各色映像信号をデジタル信号化して各色映像信号別にメモリに一時格納し、各メモリから各色映像信号を同時に読み出してアナログ信号に変換してから出力している。
【０００３】
【発明が解決しようとする課題】
上述のように、従来の電子内視鏡装置においては、三色の色別の映像信号出力を同時化するために、映像信号を一時格納するメモリが三つ必要なので、回路規模が大きくなって、装置の大型化とコストアップを招いていた。
【０００４】
そこで本発明は、固体撮像素子によって面順次方式で撮像された信号の処理を行うための回路の規模を小型化してコストダウンすることのできる電子内視鏡装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するため、本発明の電子内視鏡装置は、内視鏡の観察画像を固体撮像素子によって面順次方式で撮像するようにした電子内視鏡装置において、上記固体撮像素子で撮像されて順次出力される色別の映像信号をデジタル信号に変換してから、各色映像信号を同じメモリに点順次化して一時格納し、上記メモリから順次出力される色別のデジタル映像信号をアナログ信号に変換した後、その色別アナログ映像信号の全部又は一部をあい異なる時間遅延させて各色映像信号出力を同時化するようにしたことを特徴とする。
【０００６】
なお、上記色別アナログ信号を遅延させる手段が、遅延回路であってもよく、又は所定の遅延特性を有するローパスフィルタであってもよい。また、上記色別の映像信号が、加法混色法の三原色の映像信号であってもよい。
【０００７】
また、上記メモリが、一フレームの映像信号を格納するためのフレームメモリ、又は一フィールドの映像信号を格納するためのフィールドメモリであってもよい。
【０００８】
【発明の実施の形態】
図面を参照して本発明の実施の形態を説明する。
図２は、本発明の実施の形態の電子内視鏡装置の全体的構成を示しており、内視鏡１の挿入部２の先端に設けられた対物光学系３による被写体の結像位置に、例えば電荷結合素子（ＣＣＤ）からなる固体撮像素子４が配置されている。５は、観察範囲を照明する照明光を伝達するためのライトガイドファイババンドルである。
【０００９】
ビデオプロセッサ１０に接続される内視鏡１のコネクタ部６には、固体撮像素子４に入出力される信号の増幅等を行う駆動回路７と、その内視鏡１に固有のデータ等が格納された書き換え可能な読み出し専用メモリ（ＥＥＰＲＯＭ）８などが配置されている。
【００１０】
ビデオプロセッサ１０は被写体を照明するための照明光源装置を兼用しており、内視鏡１のライトガイドファイババンドル５に対して、光源ランプ１１から照明光が入射される。
【００１１】
その入射光路の途中には、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の三色のカラーフィルタが取り付けられた三色回転フィルタ１２が定速回転するように配置されていて、ライトガイドファイババンドル５に対して、赤、緑及び青の各色照明光が時間をずらして順に入射される。
【００１２】
固体撮像素子４の駆動回路７と接続されるＣＣＤプロセス部１４の出力端は、タイミング回路１５を介してビデオプロセス部１６の入力端に接続されており、ビデオプロセス部１６からの出力信号はモニタ１８に送られる。
【００１３】
そして、ＣＣＤプロセス部１４、タイミング回路１５及びビデオプロセス部１６の動作は、中央演算装置（ＣＰＵ）を有するシステムコントロール部１７において連動して制御される。また、システムコントロール部１７に接続されたペリフェラルドライバ１９を介して、それに接続されたＥＥＰＲＯＭ８から内視鏡側のデータが読み込まれる。
【００１４】
図１は、上述のＣＣＤプロセス部１４とビデオプロセス部１６の構成を具体的に示したものである。
ＣＣＤプロセス部１４においては、固体撮像素子４から出力される加法混色法の三原色の映像信号が増幅器２３で増幅された後、サンプルホールド回路２４で映像信号が抽出され、次のアナログデジタル変換回路２５でデジタル信号に変換される。
【００１５】
デジタル化された映像信号は、タイミング回路１５によって固体撮像素子４の駆動と同期をとって、一つのメモリ２６に入力され、そのメモリ２６に一時格納される。
【００１６】
メモリ２６においては、図３に略示されるように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三色のデジタル映像信号を順にくり返して格納するようにアドレスが予め指定してあり、面順次方式で順次送られてくる三色別の映像信号が、１水平ライン上に点順次化されて格納された後、順次出力される。なお、図３は動作説明のためにメモリ２６の格納容量の一部を例示したものである。
【００１７】
そのようにしてメモリ２６において点順次化されてから順次出力されるデジタル映像信号は、３系統に分岐されて、同じ信号が赤用、緑用及び青用の三つのデジタルアナログ変換器２７Ｒ，２７Ｇ，２７Ｂに入力される。メモリ２６は、いわゆるフレームメモリ又はフィールドメモリであって、一画面（一フレーム又は一フィールド）分の色別映像信号を記憶する。
【００１８】
各デジタルアナログ変換器２７Ｒ，２７Ｇ，２７Ｂには、互いに独立した位相の異なるクロックパルスＲＣＬＫ，ＧＣＬＫ，ＢＣＬＫがタイミング回路１５から与えられる。
【００１９】
そして、各色用デジタルアナログ変換器２７Ｒ，２７Ｇ，２７Ｂにおいて、図４に示されるように、入力されるクロックパルスのタイミングによって、各色に対応したデータだけがサンプリングされ、赤用デジタルアナログ変換器２７Ｒでは赤色のデジタル映像信号がアナログ信号に変換され、緑用デジタルアナログ変換器２７Ｇでは緑色のデジタル映像信号がアナログ信号に変換され、青用デジタルアナログ変換器２７Ｂでは青色のデジタル映像信号がアナログ信号に変換される。
【００２０】
このようにして各色用デジタルアナログ変換器２７Ｒ，２７Ｇ，２７Ｂから出力される赤（Ｒ）、緑（Ｇ）、青（Ｂ）のアナログ映像信号には、図４に示されるように、時間的にずれがある。
【００２１】
そこで、三色の映像信号を同時化するための遅延回路２８Ｇ，２８Ｂが、緑用と青用のデジタルアナログ変換器２７Ｇ，２７Ｂの出力ラインに接続されている。各色映像信号を同時化するために、緑色の映像信号の遅延量は青色の映像信号の遅延量より大きく設定してある。
【００２２】
このように構成することにより、図５に示されるように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三色の映像信号が同時化され、各々が高周波ノイズを除去するためのローパスフィルタ２９Ｒ，２９Ｇ，２９Ｂに通されてから出力される。なお、ここでは三色のうち二色の映像信号出力を遅延させたが、三色の映像信号をすべて遅延させてもよい。
【００２３】
なお本発明は上記実施の形態に限定されるものではなく、例えばローパスフィルタ２９Ｒ，２９Ｇ，２９Ｂの遅延特性を、図６に示されるように各色信号用別に異なる遅延量を有するように設定すれば、図７に示されるように、独立した遅延回路を設けることなく、三色映像信号の出力を同時化することができる。
【００２４】
【発明の効果】
本発明によれば、面順次方式で撮像されて得られた色別のデジタル映像信号を同じメモリに点順次化して一時格納し、各色映像信号をアナログ信号に変換した後、色別にあい異なる時間遅延させて同時化するようにしたので、例えば１０ビットで処理する場合に必要な信号線数が従来の３０本から１０本で済むようになり、回路規模の小型化とコストダウンを実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態の回路ブロック図である。
【図２】第１の実施の形態の電子内視鏡装置の全体構成を示すブロック図である。
【図３】第１の実施の形態のメモリの格納内容を示す略示図である。
【図４】第１の実施の形態のデジタルアナログ変換特性を示すタイムチャート図である。
【図５】第１の実施の形態のアナログ映像信号出力を示すタイムチャート図である。
【図６】第２の実施の形態のローパスフィルタの遅延特性を示す線図である。
【図７】第２の実施の形態の回路ブロック図である。
【符号の説明】
４  固体撮像素子
２６  メモリ
２７Ｒ，２７Ｇ，２７Ｂ  デジタルアナログ変換器
２８Ｇ，２８Ｂ  遅延回路
【図１】
0003935993.tif 000002
【図２】
0003935993.tif 000003
【図３】
0003935993.tif 000004
【図４】
0003935993.tif 000005
【図５】
0003935993.tif 000006
【図６】
0003935993.tif 000007
【図７】
0003935993.tif 000008