(57)【特許請求の範囲】
【請求項１】
少なくとも１つの、データ処理用のプロセッサ（４）を有しており、該プロセッサに、少なくとも１つのデータメモリ（９）が配属されており、該データメモリ（９）は、バス系（７，８）のデータ及びアドレス線を介してプロセッサ（４）に接続されている電気通信装置において、
第１のアドレスカウンタ（１０）は、データメモリ（９）に配属されており、前記第１のアドレスカウンタ（１０）は、アドレスを前記データメモリ（９）に供給するのに使用され、前記第１のアドレスカウンタ（１０）によって形成されたアドレスが前記プロセッサ（４）によって並行して形成されたアドレスと異なる場合に限って、プロセッサ（４）によって形成されたアドレスを、バス系（７，８）を介して第１アドレスカウンタ（１０）に伝送することによって、前記第１のアドレスカウンタ（１０）の初期化を行う手段（４，１１，１２）が設けられていることを特徴とする電気通信装置。
【請求項２】
プロセッサ（４）には、第２のアドレスカウンタ（１１）が配属されており、前記初期化を行う手段（４，１３）は、当該の初期化を行う手段（４，１３）が第１及び第２アドレスカウンタ（１０，１１）を同時に初期化し、且つ、同時に変化させるように、前記第１及び前記第２アドレスカウンタ（１０，１１）に接続されている請求項１記載の電気通信装置。
【請求項３】
比較器ユニット（１２）が設けられており、該比較器ユニットは、プロセッサ（４）によって形成されたアドレスを第２のアドレスカウンタ（１１）のカウントと比較するために使用され、且つ、２つの比較値間に差がある場合、前記プロセッサ（４）によって形成されたそれぞれのアドレスが前記第２のアドレスカウンタ（１１）にロードされ、バス系（７，８）を介して第１のアドレスカウンタ（１０）にロードされる請求項２記載の電気通信装置。
【請求項４】
アドレスデータは、バス系（７，８）によって第１アドレスカウンタ（１０）に直列に伝送される請求項１〜３迄の何れか１記載の電気通信装置。
【請求項５】
データメモリ（９）及び第１のアドレスカウンタ（１０）は、コモンチップ（１４）に配設されている請求項１〜４迄の何れか１記載の電気通信装置。
【請求項６】
プロセッサ（４）、第２のアドレスカウンタ（１１）及び比較器ユニットは、コモンチップ（１５）上に配設されている請求項３〜５迄の何れか１記載の電気通信装置。
【請求項７】
バス系（７，８）のアドレス線（８）の数は、アドレス毎のアドレスビット数よりも小さく、アドレスの、所定数の最上位アドレスビットだけが第１のアドレスカウンタ（１０）に伝送され、その結果、前記第１のアドレスカウンタ（１０）のカウントは、伝送されなかった最下位ビットを再構成するプロセッサ（４）のプロセッサロジックによって形成された制御信号（１３）を介して変えられる請求項１〜６迄の何れか１記載の電気通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも１つの、データ処理用のプロセッサを有しており、該プロセッサに、少なくとも１つのデータメモリが配属されており、該データメモリは、バス系のデータ及びアドレス線を介してプロセッサに接続されている電気通信装置、殊に、モービル無線局に関する。
【０００２】
【従来の技術】
プロセッサ制御型電気通信装置では、プロセッサ及びデータメモリは、系の形態に応じて所定数のデータ線とアドレス線を有するバス系によって相互に接続されている。バス系は、制御線を有しており、この制御線を介して、プロセッサとデータメモリとの間で制御信号が交換される。例えば、マイクロプロセッサ又は信号プロセッサが、ここでのプロセッサとして使用される。使用されるデータメモリの例は、ＲＡＭ，ＲＯＭ，ＥＰＲＯＭ及びフラッシュＥＰＲＯＭである。１プロセッサは、このプロセッサがアクセスする種々のデータメモリに配属することができる。データメモリのデータをロードするためには、それぞれのプロセッサは、アドレスをバス系のアドレス線に供給して、そのアドレスをデータメモリに伝送する。それから、データメモリは、バス系のデータ線を介して、関連のデータをプロセッサに伝送する。バス系のデータ線を介して、多くの応用の際に無視できない電力消費を被ってアドレス指定が行われる。特に、電力源としてバッテリ又は蓄電池を使用する通信装置での電力消費は、臨界的な大きさである（例えば、モービル局の場合）。更に、データバスアドレス線を介してのアドレス指定により、プロセッサのデータメモリアクセス時間がかなり小さくなってしまい、その結果、プロセッサによってプログラムを実行することができる速度が、相応に制限される。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、冒頭に記載した電気通信装置の電力消費を低減すると同時に、プロセッサのデータメモリアクセス時間を低減することにある。
【０００４】
【課題を解決するための手段】
この課題は、本発明によると、第１のアドレスカウンタは、データメモリに配属されており、前記第１のアドレスカウンタは、アドレスをデータメモリに供給するのに使用され、前記第１のアドレスカウンタによって形成されたアドレスが前記プロセッサによって並行して形成されたアドレスと異なる場合、プロセッサによって形成されたアドレスをバス系を介して第１アドレスカウンタに伝送することによって、前記第１のアドレスカウンタの初期化を行う手段が設けられていることにより解決される。
【０００５】
【発明の実施の形態】
第１アドレスカウンタによって、データメモリをアドレス指定するのに必要なアドレスが形成される。第１アドレスカウンタのカウントと、従って、それにより形成されるアドレスとは、プロセッサによって形成されるアドレスに適合される。この適合は、アドレスカウンタの初期化と、続いてこのカウントを変えることによって行われる。アドレスカウンタを初期化する必要があるのは、プロセッサによって形成された順次連続する２つのアドレス間に差があって、この差が、第１カウンタの増分又は減分ステップを超過した場合、即ち、アドレスジャンプがある場合である。そのようなアドレスジャンプを行わずにプロセッサによって別のアドレスに変える場合（通常、実行されるプログラムの大部分の場合である）、このアドレスは、第１アドレスカウンタのカウントを単に適合することによって変えられる。この適合は、単一制御線を介してプロセッサアドレスロジックの制御信号を第１アドレスカウンタに伝送することによって行われる。バス系のアドレス線を介してのアドレス指定は、第１のアドレスカウンタが初期化される場合に限ってしか必要でないので、通信装置の電力消費を減らすことができる。と言うのは、並列アドレス線を介してのアドレス指定は、制御信号を第１アドレスカウンタに伝送して、この第１アドレスカウンタを増減することによって置き換えることができ、又、バス系のアドレス線を用いずに、第１アドレスカウンタによって生じたアドレスを供給することによって置き換えることができる（電力コストは少ない）。更に、データメモリへのアクセス時間を減らすことができる。と言うのは、第１アドレスカウンタのカウントを変えることによって新たなアドレスを形成すること、及び、第１アドレスカウンタによって、そのようにして形成されたアドレスによってデータメモリをアドレス指定することは、通信装置のバス系のアドレス線を介しての通常のアドレス指定よりも少ない時間しか必要としないからである。そのようにして大きくなった処理速度は、プロセッサ内に設けられたキャッシュメモリによって更に大きくすることができる。
【０００６】
有利な実施例では、プロセッサには、第２のアドレスカウンタが配属されており、初期化を行う手段は、当該の初期化を行う手段が第１及び第２アドレスカウンタを同時に初期化し、且つ、同時に変化させるように、第１及び第２アドレスカウンタに接続されている。
【０００７】
第２のアドレスカウンタにより、プロセッサは、第１アドレスカウンタのカウントをシミュレートすることができるのに利用できる手段を有することができる。バス系のアドレス線を介して、第１アドレスカウンタにアドレスを伝送する必要があるかどうかについては、プロセッサ内の第２のアドレスカウンタを評価することによって確認することができ、このようにして、回路を小さくしてコストを少なくすることができるようになる。
【０００８】
殊に、比較器ユニットが設けられており、該比較器ユニットは、プロセッサによって形成されたアドレスを第２のアドレスカウンタのカウントと比較するために使用され、且つ、２つの比較値間に差がある場合、前記プロセッサによって形成されたそれぞれのアドレスが前記第２のアドレスカウンタにロードされ、バス系を介して第１のアドレスカウンタにロードされる。比較器ユニットによって、比較と機能制御が行われ、又は、アドレスが第１アドレスカウンタに伝送される。データメモリのアドレス指定を一層早く実行することができる。この実施例を実施するのに必要なハードウェアのコストは小さい。
【０００９】
アドレスデータを、バス系を介して第１アドレスカウンタに直列に伝送することによって、アドレス線を有効に利用することができるようになる。しかし、この利点の代わりに、バス系を介してアドレスを伝送するのに一層長い時間が掛かる。
【００１０】
有利には、一方では、データメモリ及び第１のアドレスカウンタは、及び／又は、他方では、プロセッサ、第２のアドレスカウンタ及び比較器ユニットは、１コモンチップ上に配設されており、その結果、本発明の電気通信装置の構成は、コスト上有利に、且つ、大量生産する場合には、可能な個別構成部品を極めて少なくすることができる。
【００１１】
本発明の別の実施例では、バス系のアドレス線の数は、アドレス毎のアドレスビット数よりも小さく、アドレスの、所定数の最上位アドレスビットだけが第１のカウンタに伝送され、その結果、前記第１のアドレスカウンタのカウントは、伝送されなかった最下位ビットを再構成するプロセッサのプロセッサロジックによって形成された制御信号を介して変えられる。バス系をコスト上一層有効に実施して、電気通信装置の電力消費量を低減するのに必要なアドレス線の数は少なくすることができるが、同じアドレス長を処理する通常の装置に比較して、アクセス時間は急速に増大する。しかし、アドレス線によって第１アドレスカウンタに、従って、データメモリに伝送されないアドレスビットを、単一の別個の制御線を介して伝送される制御信号を介して第１カウンタのカウントを変えることによって再構成することによって、高速にすることができ、且つ、小さな制御回路しか必要ないようにすることができる。
【００１２】
本発明は、また、バス系を介してデータメモリに接続されているプロセッサを用いてデータメモリをアドレス指定する方法にも関する。この方法によると、データメモリに配属されたアドレスカウンタによって、アドレスが、データメモリに供給され、アドレスカウンタによって形成された現在のアドレスが、プロセッサによって並行して形成されたアドレスと異なっている場合には、アドレスカウンタは、プロセッサによって形成された現在のアドレスが、バス系を介してアドレスカウンタに伝送されるように初期化される。
【００１３】
【実施例】
以下、図示の実施例を用いて、本発明について詳細に説明する。
【００１４】
図示の通信装置１は、ここでは、モービル無線局として構成されている。このモービル無線局は、受信アンテナ３が接続されている受信機２を有している。受信機２は、例えば、マイクロプロセッサ又は信号プロセッサとして構成することができるプロセッサ４と通信する。このプロセッサ４は、受信機２によって受信された受信信号を処理するために使用され、受信機２によって伝送された信号を伝送する。このプロセッサは、通信装置１の機能を制御する中央コントローラを示し、且つ、機能ブロック６に接続されたプロセッサ４の別のユニットと通信するキャッシュメモリ５を有している。キャッシュメモリ５は、バッファメモリとして使用され、通常のやり方で、プロセッサ４の制御機能と信号／データ処理を加速する。プログラム／キャッシュメモリによって、外部データメモリ９に再度アクセスする必要なしに、内部キャッシュメモリに戻ることができるようになる。
【００１５】
通信装置１は、データバス７とアドレスバス８とによって形成されたバス系を有している。データバス７とアドレスバス８は、明瞭にするために、太線で示されている。バス系は、更に、制御バス（図示していない）を有しており、この制御バスの制御線を介して、プロセッサ４は、制御信号を通信装置の他の構成素子と交換する。
【００１６】
通信装置１は、プログラム実行に必要なデータを記憶するために、既述のデータメモリ９を有している。データを読み込むためには、データメモリ９は、プロセッサ４によってアドレス指定され、この点について、以下更に説明する。モービル無線局として構成されている通信装置１は、複数のプロセッサを有しており、この場合には、マイクロプロセッサと信号プロセッサである。更に、通信装置１は、ここでは、複数のデータメモリ（ＲＡＭメモリ、ＥＰＲＯＭメモリ、及びフラッシュＥＰＲＯＭメモリ）を有している。しかし、本発明の方式を示すために、単一のプロセッサ４と単一のデータメモリ９に言及すれば十分である。データメモリ９には、第１のアドレスカウンタ１０が配属されており、第１のアドレスカウンタ１０のカウントは、データメモリ９へのアドレスとして供給される。プロセッサ４には、第２のアドレスカウンタ１１と比較器ユニット１２が配属されており、第２のアドレスカウンタ１１と比較器ユニット１２には、プロセッサ４によって、アドレスが並列に供給される。比較器ユニット１２は、プロセッサによって形成されたアドレスをアドレスカウンタ１１のそれぞれのカウントと比較する。アドレスカウンタ１１のカウントが、プロセッサ４によって形成されたアドレスと正確に一致していない場合には、比較器ユニット１２によって、制御信号が、第２アドレスカウンタ１１と第１アドレスカウンタ１０の両者に供給され、この制御信号によって、プロセッサによって形成されたアドレスを、２つのアドレスカウンタ１０及び１１にロードすることができる（アドレスカウンタ１０と１１の初期化）。その際、プロセッサ４によって形成されたアドレスは、直接、即ち、通信装置１のバス系を使わずに、アドレスカウンタ１１にロードされ、アドレスカウンタ１１のそれぞれのカウントに変換される。このアドレスは、アドレスバス８を介してアドレスカウンタ１０にロードされる。このために、アドレスカウンタ１１の出力側は、この場合には、アドレスバス８に接続され、アドレスカウンタ１０の入力側は、アドレスバス８に接続されている。
【００１７】
比較器ユニット１２によって、プロセッサ４によって形成されたアドレスがアドレスカウンタ１１のカウントに一致することが確認された場合にはいつも、この比較器ユニットによっては、アドレスカウンタ１０と１１の初期化も、上述のアドレスバスを介してのアドレスの伝送も行われない。これは、常に、プロセッサによって連続して形成された２つのアドレスが、アドレスのジャンプを意味しない、即ち、各対のアドレスの新たなアドレスが、古いアドレスの単純な増減の結果である場合である。実質的に、プログラム実行でのプログラムジャンプよりも一層頻繁に生じるような場合には、アドレスカウンタ１０によって、プロセッサ４によるアドレスの形成がシミュレートされ、即ち、アドレスカウンタ１０のカウントが、プロセッサ４によって形成されたアドレスを正確に示すようになる。アドレスカウンタ１１に対しても同様に行われる。このために、アドレスカウンタ１０及び１１には、制御線１３を介して制御信号が、アドレスがプロセッサ４によって形成される毎に供給され、この制御信号によって、アドレスカウンタ１０と１１が増減される。制御線１３を介してアドレスカウンタ１０と１１に供給される制御信号は、それと同時に、データメモリ９に供給され、その結果、アドレスカウンタ１０によって形成されたアドレスに属するデータ語が読み出され、このデータ語は、データバス７を介してプロセッサ４に伝送され、このプロセッサ４は、更に、伝送されたデータ語を処理する。
【００１８】
本発明によると、電力消費がデータメモリ９のアドレス指定によって決定される通信装置１の電力消費を減らすことができる。と言うのは、データメモリ９は、アドレスカウンタ１０と１１が初期化される場合に限って、アドレスバス８を介してアドレス指定されるにすぎないからである。データメモリ９の別のアドレス指定のために、アドレスバスは使用されず、アドレス線は非作動状態のままであり、電力を節約することができる。同様に、データメモリ９へのアクセス時間が減らされる。と言うのは、アドレスバス８を用いずに、アドレス指定を行う場合に、アドレスバス８によるアドレスの伝送を制御するために、通常のアドレス制御手段をなくすことができるからである。
【００１９】
本発明の別の実施例によると、アドレスバス８のアドレス線の数を減らすことができる。その際、アドレス線の数は、アドレス語当たりのアドレスビットの数よりも小さい。アドレスカウンタ１０及び１１が初期化される場合、所定数の最上位アドレスビットがアドレスバス８を介して伝送される。そのアドレスを用いてアドレスカウンタ１０及び１１が初期化されるべきアドレスの最下位の、伝送されないアドレスビットを再構成するために、プロセッサ４によって形成された制御信号が、制御線１３を介してアドレスカウンタ１０及び１１に伝送されて、この制御信号により、アドレスカウンタ１０及び１１が初期化されるべき所望のアドレスに応じて増減ステップが行われる。その際、使用される制御信号は、データメモリ９を制御する２つの制御信号によって近似される。従って、アドレス線の数を減らすことによって、アドレスビットがアドレスバスに供給されるか、又は、アドレスバス８を介して伝送されるアドレスビットが受信される接続の数が減らされるに過ぎない。有利には、データメモリ９及びアドレスカウンタ１０は、コモンチップ１４上に配設される。特に、プロセッサ４，アドレスカウンタ１１及び比較器ユニット１２は、コモンチップ１５の部分を形成する。アドレスカウンタ１０及び１１及び比較器ユニット１２を実施するための出費及びハードウェアを、特に、通信装置１が大量生産される場合に減らすことができる。更に、減らされたアドレス線数により、ピンの個数が低減されるので、チップ１４及び１５を、一層小型に実施することができ、その結果、その所要スペースを減らすことができる。
【００２０】
【発明の効果】
通信装置の電力消費量を低減し、プロセッサからデータメモリへのアクセス時間を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の電気通信装置の実施例を示す図
【符号の説明】
１  通信装置
２  受信機
３  受信アンテナ
４  プロセッサ
５  キャッシュメモリ
６  機能ブロック
７  バス系
８  バス系
９  データメモリ
１０  アドレスカウンタ
１１  第２アドレスカウンタ
１２  比較器ユニット
１３  制御線
１４  コモンチップ
１５  チップ
【図１】
0004005675.tif 000002