(57)【特許請求の範囲】
【請求項１】
電子回路であって、
与えられた誤差を持つ公称コンダクタンスを有する、電子部品（Ｔ１；Ｒ１；Ｒ２）と、
前記電子部品（Ｔ１；Ｒ１；Ｒ２）と並列につながれ、ある公称コンダクタンスを各々が有する複数個の補助的電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）、とを含み、前記複数個の補助的電界効果トランジスタの内の最初のトランジスタ（Ｔ２、Ｔ２’）は、第１の公称コンダクタンスを有し、該第１の公称コンダクタンスは前記電子部品のコンダクタンスの誤差と実質的に等しく、前記最初のトランジスタの次に続く前記複数個の補助的電界効果トランジスタ（Ｔ３．．．、ＴＮ；Ｔ３’、．．．、ＴＮ’；Ｔ１０３、．．．、Ｔ１０Ｎ）の公称コンダクタンスは、その前の補助的電界効果トランジスタの公称コンダクタンスのほぼ半分にされており、さらに前記電子回路は、
各々の補助的電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）のゲート電圧を個別に制御するか、あるいは各々の補助的電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）のゲートを共通ゲートあるいは共通ソースに接続することによって前記電子回路のコンダクタンスの誤差を調節するための手段（ＣＵ；ＣＵ’；ＣＵ１００）、
を含むことを特徴とする電子回路。
【請求項２】
請求項１記載の電子回路であって、前記電子部品が電界効果トランジスタ（Ｔ１）であることを特徴とする電子回路。
【請求項３】
請求項２記載の電子回路であって、前記補助的電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）が前記最初の電界効果トランジスタ（Ｔ１）と同じ種類のものであることを特徴とする電子回路。
【請求項４】
請求項１、２、または３記載の電子回路であって、前記電子部品が双方向に電流を流せることを特徴とする電子回路。
【請求項５】
請求項１記載の電子回路であって、前記電子部品が抵抗（Ｒ１；Ｒ２）であることを特徴とする電子回路。
【請求項６】
請求項１から５のいづれかに記載の電子回路であって、前記電子部品（Ｔ１；Ｒ１；Ｒ２）および各補助的電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）が高電圧を取り扱えるように設計されていることを特徴とする電子回路。
【請求項７】
請求項１から６のいづれかに記載の回路であって、前記補助的電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）がｎ形およびｐ形電界効果トランジスタが交互になったものであることを特徴とする回路。
【請求項８】
請求項１から７のいづれかに記載の電子回路であって、すべての電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）のソース（Ｓ２，Ｓ３，．．．，ＳＮ；Ｓ２’，Ｓ３’，．．．，ＳＮ；Ｓ１０２，Ｓ１０３，．．．，Ｓ１０Ｎ）が共通ソースへつながれ、すべての電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）のドレイン（Ｄ２，Ｄ３，．．．，ＤＮ；Ｄ２’，Ｄ３’，．．．，ＤＮ；Ｄ１０２，Ｄ１０３，．．．，Ｄ１０Ｎ）が共通ドレインへつながれており、さらに前記誤差を調節するための手段（ＣＵ；ＣＵ’；ＣＵ１００）が各電界効果トランジスタ（Ｔ２，Ｔ３，．．．，ＴＮ；Ｔ２’，Ｔ３’，．．．，ＴＮ；Ｔ１０２，Ｔ１０３，．．．，Ｔ１０Ｎ）のゲート電圧を個別に制御することを特徴とする電子回路。
【請求項９】
追加電子回路であって、
請求項１から８のいずれかに記載の電子回路と、
前記電子回路と外部電子部品の各々に直列につながれ、与えられた誤差を持つ公称コンダクタンスを有する少なくとも１つの外部部品（Ｔ１０１）とを有し、
前記補助的電界効果トランジスタの内の前記最初のトランジスタ（Ｔ１０２）の公称コンダクタンスが、前記の電子部品（Ｔ１；Ｒ１；Ｒ２）および前記外部部品の少なくとも１個のコンダクタンスの誤差の和に実質的に等しいことを特徴とする追加電子回路。
【請求項１０】
各々が指定された誤差を持つ公称コンダクタンスを有する第１（Ｔ１１）および第２（Ｔ２１）の電子部品を含む電子スイッチであって、
前記２つの電子部品（Ｔ１１，Ｔ２１）のソース（Ｓ１１，Ｓ２１）が相互接続され、
前記第１の電子部品（Ｔ１１）は、各々が前記第１の電子部品と並列につながれた複数個の第１補助的電界効果トランジスタ（Ｔ１２，Ｔ１３，．．．，Ｔ１Ｎ）を有し、前記複数個の第１補助的電界効果トランジスタの内の最初のトランジスタは、公称コンダクタンスを有し、該公称コンダクタンスは前記第１の電子部品（Ｔ１１）のコンダクタンスの誤差と実質的に等しく、前記最初のトランジスタの次に続く前記複数個の第１補助的電界効果トランジスタ（Ｔ１３，．．．，Ｔ１Ｎ）の公称コンダクタンスは、その前の補助的電界効果トランジスタの公称コンダクタンスのほぼ半分にされており、前記第１の電子部品のドレイン（Ｄ１１）と前記１補助的電界効果トランジスタ（Ｔ１２，Ｔ１３，．．．，Ｔ１Ｎ）のドレインとが共に第１共通ドレインに接続されており、
前記第２の電子部品（Ｔ２１）は、各々が前記第２の電子部品（Ｔ２１）と並列につながれた複数個の第２補助的電界効果トランジスタ（Ｔ２２，Ｔ２３，．．．，Ｔ２Ｎ）を有し、前記複数個の第２補助的電界効果トランジスタの内の最初のトランジスタは、公称コンダクタンスを有し、該公称コンダクタンスは前記第２の電子部品（Ｔ２１）のコンダクタンスの誤差と実質的に等しく、前記最初のトランジスタの次に続く前記複数個の第２補助的電界効果トランジスタ（Ｔ３，．．，ＴＮ；Ｔ３’，．．，ＴＮ）の公称コンダクタンスは、その前の補助的電界効果トランジスタの公称コンダクタンスのほぼ半分にされており、前記第１と第２の電子部品のソース（Ｄ１１）とすべての前記補助的電界効果トランジスタ（Ｔ１２，Ｔ１３，Ｔ１Ｎ，…，Ｔ２１，Ｔ２２，Ｔ２３，…，Ｔ２Ｎ）のソースとが共に共通ソースに接続されており、さらに、前記第２の電子部品（Ｔ２１）のドレイン（Ｄ２１）と前記２補助的電界効果トランジスタ（Ｔ２２，Ｔ２３，．．．，Ｔ２Ｎ）のドレインとが共に第２共通ドレインに接続されており、さらに前記電子スイッチは、
各補助的電界効果トランジスタ（Ｔ１２，Ｔ１３，．．．，Ｔ１Ｎ，Ｔ２２，Ｔ２３，．．．，Ｔ２Ｎ）のゲート電圧を個別に制御するか、あるいは前記補助的電界効果トランジスタのゲートを対応する共通ゲートあるいは共通ソースに接続することによって前記電子スイッチのコンダクタンスの誤差を調節するための制御ユニット（ＣＵ１，ＣＵ２）、
を含むことを特徴とする電子スイッチ。
【請求項１１】
各々が固有の誤差を持つ公称コンダクタンスを有する第１および第２の電子部品を含む電子スイッチであって、
前記二つの電子部品のソースが共通ソースへつながれ、
前記二つの電子部品のドレインが共通ドレインへつながれ、
前記第１の電子部品がｎチャネル電界効果トランジスタで、前記第２の電子部品がｐチャネル電界効果トランジスタであり、
前記第１の電子部品が、前記第１の電子部品と各々が並列につながれた、同じ導電形の複数個の第１補助的電界効果トランジスタを有し、前記複数個の第１補助的電界効果トランジスタの内の最初のトランジスタは、公称コンダクタンスを有し、該公称コンダクタンスは前記第１の電子部品のコンダクタンスの誤差と実質的に等しく、前記最初のトランジスタの次に続く前記複数個の第１補助的電界効果トランジスタの公称コンダクタンスは、その前の補助的電界効果トランジスタの公称コンダクタンスのほぼ半分にされており、前記１補助的電界効果トランジスタのソースが共通ソースに接続されており、前記第１補助的電界効果トランジスタのドレインが共通ドレインに接続されており、
前記第２の電子部品が、前記第２の電子部品と並列につながれた、同じ導電形の複数個の第２補助的電界効果トランジスタを有しており、前記複数個の第２補助的電界効果トランジスタの内の最初のトランジスタは、公称コンダクタンスを有し、該公称コンダクタンスは前記第２の電子部品のコンダクタンスの誤差と実質的に等しく、前記最初のトランジスタの次に続く前記複数個の第２補助的電界効果トランジスタの公称コンダクタンスは、その前の補助的電界効果トランジスタの公称コンダクタンスのほぼ半分にされており、前記第２補助的電界効果トランジスタのソースが共通ソースに接続され、前記第２補助的電界効果トランジスタのゲートが共通ドレインに接続されており、さらに前記電子スイッチは、
各々の補助的電界効果トランジスタのゲート電圧を制御して前記電子スイッチのコンダクタンスの誤差を最小化するか、あるいは各補助的電界効果トランジスタのゲートを共通ゲートあるいは共通ソースに接続することで、各々の補助的電界効果トランジスタのコンダクタンスの誤差を調節できること、
を特徴とする電子スイッチ。
【請求項１２】
請求項１０または１１記載の電子スイッチであって、前記第１および第２の電子部品（Ｔ１１，Ｔ１２）が電界効果トランジスタであることを特徴とする電子スイッチ。
【請求項１３】
請求項１２記載の電子スイッチであって、前記補助的電界効果トランジスタ（Ｔ１２，Ｔ１３，Ｔ１Ｎ，．．．，Ｔ２２，Ｔ２３，．．．，Ｔ２Ｎ）が、前記第１および第２補助的電界効果トランジスタ（Ｔ１１，Ｔ２１）と同じ導電形の電界効果トランジスタであることを特徴とする電子スイッチ。
【請求項１４】
請求項１０から１３のいづれかに記載の電子スイッチであって、前記スイッチが双方向に電流を流せることを特徴とする電子スイッチ。
【請求項１５】
請求項１０から１４のいづれかに記載の電子スイッチであって、前記第１および第２の電子部品（Ｔ１１，Ｔ２１）およびすべての補助的電界効果トランジスタ（Ｔ１２，Ｔ１３，Ｔ１Ｎ，．．．，Ｔ２２，Ｔ２３，．．．，Ｔ２Ｎ）が両極性の電圧を取り扱えるように設計されていることを特徴とする電子スイッチ。
【請求項１６】
請求項１５記載の電子スイッチであって、前記第１および第２の電子部品（Ｔ１１，Ｔ２１）およびすべての補助的電界効果トランジスタ（Ｔ１２，Ｔ１３，Ｔ１Ｎ，．．．，Ｔ２２，Ｔ２３，．．．，Ｔ２Ｎ）が負および正の両極性の高電圧を取り扱えるように設計されていることを特徴とする電子スイッチ。
【請求項１７】
電子回路を製造する方法であって、
所定の誤差を含む公称コンダクタンスを有する電子部品を供給する工程と、
各々が前記電子部品と並列につながれてかつ公称コンダクタンスを有する複数個の補助的電界効果トランジスタを供給する工程であって、前記複数個の補助的電界効果トランジスタの内の最初のトランジスタの公称コンダクタンスは前記電子部品のコンダクタンスの誤差と実質的に等しく、前記最初のトランジスタの次に続く前記複数個の補助的電界効果トランジスタの公称コンダクタンスは、その前の補助的電界効果トランジスタの公称コンダクタンスのほぼ半分にされており、前記補助的トランジスタを供給する工程と、
前記複数個の補助的電界効果トランジスタの各々のゲート電圧を制御するための電子式調節手段を用いるか、あるいは各補助的電界効果トランジスタのゲートを共通ゲートあるいは共通ソースに接続することによって、前記電子回路のコンダクタンスの誤差を制御する工程と
を有することを特徴とする方法。
【請求項１８】
請求項１７記載の方法であって、前記電子部品として電界効果トランジスタを供給することを特徴とする方法。
【請求項１９】
請求項１７記載の方法であって、前記電子部品として抵抗を供給する工程を特徴とする方法。
【請求項２０】
各々が所与の誤差をもつ所定の公称コンダクタンスを有する第１および第２の電子部品を含む電子スイッチを製造する方法であって、
前記二つの電子部品のソースを共通ソースに接続する工程と、
各々が前記第１の電子部品と並列に接続された複数個の第１補助的電界効果トランジスタを用意する工程であって、前記複数個の第１補助的電界効果トランジスタの内の最初のトランジスタは公称コンダクタンスを有し、該最初のトランジスタの公称コンダクタンスが前記第１の電子部品のコンダクタンスの誤差と実質的に等しく、前記最初のトランジスタの次に続く前記複数個の第１補助的電界効果トランジスタの公称コンダクタンスは、その前の第１補助的電界効果トランジスタの公称コンダクタンスのほぼ半分にされており、さらに前記第１の電子部品のドレインと第１補助的電界効果トランジスタのドレインとが共に第１共通ｄｐレインに接続されている、前記第１補助的電界効果トランジスタを供給する工程と、
前記第２の電子部品と並列に接続された、複数個の第２補助的電界効果トランジスタを用意する工程であって、前記複数個の第２補助的電界効果トランジスタの内の最初のトランジスタは、公称コンダクタンスを有し、該公称コンダクタンスは前記第２の電子部品のコンダクタンスの誤差と実質的に等しく、前記最初のトランジスタの次に続く前記複数個の第２補助的電界効果トランジスタの公称コンダクタンスは、その前の補助的電界効果トランジスタの公称コンダクタンスのほぼ半分にされており、前記第２の電子部品のソースとすべての前記第２補助的電界効果トランジスタのソースとが共通ソースに接続され、前記第２電子部品のドレインと前記第２補助的電界効果トランジスタのドレインが共に第２共通ドレインに接続されている、前記第２補助的電界効果トランジスタを用意する工程と、
電子的調節手段によって各補助的電界効果トランジスタのゲート電圧を個別に制御するか、あるいは各補助的電界効果トランジスタのゲートを対応する共通ゲートあるいは前記共通ソースに接続することによって、前記電子スイッチのコンダクタンスの誤差を調節する工程と、
を有することを特徴とする方法。
【請求項２１】
請求項２０に記載の方法であって、
前記電子スイッチのコンダクタンスの誤差を、前記電子スイッチの所望のコンダクタンスに従って制御する工程、
を有することを特徴とする方法。
【請求項２２】
請求項２０あるいは２１に記載の方法であって、
前記電子スイッチのコンダクタンスの誤差を、前記電子スイッチおよび前記電子スイッチと直列接続された少なくとも１個のその他の部品の所望コンダクタンスに従って制御する工程、
を有することを特徴とする方法。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は電子回路の設計に関するものであって、更に詳細にはスイッチまたは増幅器等の電子部品のコンダクタンスの制御に関する。
【０００２】
（背景）
多くの電子機器の実現に際して機械的なリレーが使用される。機械的なリレーを、シリコン部品中に集積できる固体回路またはスイッチで置き換えようという希望は長年のものであった。そのような回路は従来の機械的リレーと比べて多くの利点を有する。
−それらは一般に回路基板上でより少ない空間しか占めない
−それらは高度な集積化を可能とし、そのため高度な柔軟性を有する
−それらは通常は機械的リレーよりもずっと高速にオフ状態からオン状態へ、また逆方向にスイッチングすることができる。
【０００３】
固体スイッチを用いて電子システムを設計することに関する主な欠点は、それらのオン状態での抵抗、すなわちオン抵抗が機械的リレーよりも比較的高いことである。更に、いくつかの応用では、オン状態の抵抗が正確な値を有していなければならないが、このことは固体スイッチを用いて実現することは難しいであろう。
【０００４】
いくつかの応用では２つのスイッチが一緒に、例えば加入者と電話回路網の回線回路との間の信号ループを接続したり切断したりするために用いられる。この場合、それらのスイッチは本質的に同じ抵抗値で一致することが重要である。それは、それらの間のオン抵抗が異なると信号ループの縦方向の平衡を乱し、回路網を共通モード雑音に対してより敏感なものとしてしまうからである。信号ループに関する縦方向の平衡を、許容できるレベルに保つためには、２つのスイッチ間の抵抗の差を１Ωより小さく保つべきである。例えば試験の目的で、回線回路に複数のスイッチを一緒に使うこともできる。それらのスイッチもまた互いにできる限り完全に一致すべきである。信号ループ内部のスイッチは双方向的に稼動する、すなわち、両方向に電流を流すことができ、また負および正の高電圧を扱うことができる必要がある。
【０００５】
例えば、差動増幅器または回線駆動器に２個のミラー構成のトランジスタを使用するためには、増幅器または駆動器それ自身によって差動信号中に導入されるエラーを最小にするために、ミラー構成トランジスタの正確な調整が必要である。従って、トランジスタの出力特性は線形領域（チャネル・コンダクタンスおよびオン抵抗が定義される領域）および飽和領域（相互コンダクタンスが定義される領域）の両方で正しく調整されなければならない。
【０００６】
更に、スイッチ両端の低電圧降下が低い場合についても高い線形性が要求されるため、スイッチを実現するためにバイポーラ・トランジスタの代わりに電界効果トランジスタ（ＦＥＴ）を使用することが可能である。線形性は信号歪みを遮断するために必要である。
【０００７】
電界効果トランジスタはユニポーラの、多重電極の半導体であり、一般にアース、ソース、ドレイン、および母体と呼ばれる４つの領域を含む。通常は、母体領域はソース領域と一緒につながれている。電流はソースとドレイン間にある伝導チャネルを流れ、ゲートに供給される電界によって変調を受ける。トランジスタ両端に適当なバイアスを供給することによってトランジスタのソースからドレインへ電荷キャリアが流れる。すなわち、電流はゲート電圧とソース／ドレイン電圧との差によって制御される。
【０００８】
１個のトランジスタの誤差は製造プロセスの変動と使用される材料の特性とによって決まる。トランジスタのコンダクタンスの誤差は約１０％である。対として使われている２個のスイッチ間のオン抵抗の差は１Ωより小さく保たれるべきである。従って、通常はそのような応用では１０Ωまでのオン抵抗を持つトランジスタが使用される。
【０００９】
スイッチのオン抵抗の誤差を減らすために、オン抵抗の絶対値は低く保たれる。例えば、電話回路網中の信号ループを接続または切断するために使用する時は、１Ωよりも小さい不整合の要求を達成するために、２０Ωよりも低い、更には１０Ωよりも低いオン抵抗が要求される。また、典型的にはスイッチ用の３００Ｖよりも高い破壊電圧については、高電圧における特性も非常に優れているべきである。オン抵抗および高い破壊電圧に対する要求のために、ＦＥＴを使用するスイッチは非常に大型となる。
【００１０】
アナログ用の一般的なトランジスタ・スイッチもまた並列につながれた対向するチャネル・タイプの２個の電界効果トランジスタを含む。２個のトランジスタのそれぞれのドレインとソースが互いにつながれてスイッチの端子となり、一方、トランジスタのゲートを使用してオン／オフ作用を制御する。本質的にｎチャネル・トランジスタは正のゲート対ソース電圧に対してオンとなり、負のゲート対ソース電圧に対してオフとなる（ｐチャネル・トランジスタではその逆になる）。従って、そのようなトランジスタ・スイッチのオン特性はｎおよびｐチャネルの両トランジスタのコンダクタンスの変動に敏感である。
【００１１】
優れた線形性、高い破壊電圧、およびスイッチのオン抵抗の低い不整合に対する上記の要求を満たすために、またトランジスタのコンダクタンスの低い不整合を実現するために、現時点ではデバイスは合計のオン抵抗を実際に必要なものよりも低く保つように、過大寸法となっている。
【００１２】
（発明の概要）
本発明の１つの目的は、コンダクタンスを高精度で調節できる電子部品、特に約３００Ｖまたはそれ以上の破壊電圧を有する高電圧部品を実現することである。
【００１３】
本発明の１つの目的は、所望のコンダクタンスに非常に正確に調整できるスイッチを実現することである。
【００１４】
本発明の別の１つの目的は、２個のトランジスタを使用したスイッチまたはそのようなスイッチを含む２本の伝送ラインを実用上同じコンダクタンスに調整することを可能とすることである。
【００１５】
本発明の更に別の目的は、従来の設計技術を使用して作られたものよりも小型の、トランジスタに基づくスイッチを実現することである。
【００１６】
本発明の更に別の目的は、線形性に対する高い要求を満たす、トランジスタに基づくスイッチを実現することである。
【００１７】
本発明の別の１つの目的は、正しく平衡した差動増幅器を実現することである。
【００１８】
これらの目的は、本発明に従って、与えられた誤差を有する公称コンダクタンスを有する第１の電子部品を含む電子回路によって実現される。前記電子回路は前記部品と並列につながれた少なくとも１つの付加的電界効果トランジスタ、および
前記電子回路のコンダクタンスを調節するための手段、
を含む。
【００１９】
好適な実施の形態に従えば、前記第１の電子部品は電界効果トランジスタまたは抵抗、またはトランジスタに基づく部品である。好適な実施の形態に従えば、前記付加的電界効果トランジスタは前記第１の電界効果トランジスタと同じ種類のものである。
【００２０】
双方向的な回路を実現するために、付加的な電界効果トランジスタはｎ形およびｐ形の電界効果トランジスタが組になったものでよい。
【００２１】
好ましくは、すべての電界効果トランジスタのソースは共通ソースにつながれ、すべての電界効果トランジスタのドレインは共通ドレインにつながれ、制御ユニットは各電界効果トランジスタのゲート電圧を個別に制御する。
【００２２】
第１の付加的電界効果トランジスタの公称コンダクタンスは、前記電子部品のコンダクタンスの誤差に本質的に等しくなるように選ばれるべきである。
【００２３】
以下の付加的電界効果トランジスタの各々に対して、公称コンダクタンスは本質的に半分に減らされる。
各電界効果トランジスタのゲートにつながる制御ユニットは電圧制御式のものか、あるいは共通ゲートまたは共通ソースのいずれかへそれをつなぐことによって制御される。
【００２４】
トランジスタ・アセンブリは、この部品のコンダクタンスを調節するために少なくとも１つの外部部品と直列につながれよう。
【００２５】
電子スイッチも開示されている。これは指定された誤差を持つ公称コンダクタンスをそれぞれが有する第１および第２の電子部品を含んでおり、それら２つの電子部品のソースが互いにつながれており、
前記第１の電子部品は前記第１の電子部品と並列につながれた少なくとも１個の付加的電界効果トランジスタを有し、
前記第２の電子部品は前記第２の電子部品と並列につながれた少なくとも１個の付加的電界効果トランジスタを有し、
各々の付加的電界効果トランジスタのコンダクタンスを調節するための制御手段が設けられている。
【００２６】
別の電子スイッチが開示されている。これは指定された誤差を持つ公称コンダクタンスをそれぞれが有する第１および第２の電子部品を含んでおり、
これらの２つの電子部品のソースが共通ソースへつながれ、ドレインが共通ドレインへつながれており、
前記第１の電子部品はｎチャネルの電界効果トランジスタであり、前記第２の電子部品はｐチャネルの電界効果トランジスタであり、
前記第１の電子部品は前記第１の電子部品と並列につながれた、同じタイプの少なくとも１個の付加的電界効果トランジスタを有し、
前記第２の電子部品は前記第２の電子部品と並列につながれた、同じタイプの少なくとも１個の付加的電界効果トランジスタを有し、
各々の付加的電界効果トランジスタのコンダクタンスは前記電子スイッチのコンダクタンスの誤差を最小にするように調節できるようになっている。
【００２７】
前記電子回路および電子スイッチを製造および調節する方法が開示されている。それは、
−第１の電子部品を供給する工程
−指定された公称コンダクタンスを有する少なくとも１個の付加的トランジスタを供給する工程、および
−電子式調節手段を用いて前記電子回路のコンダクタンスを制御する工程、
を含む。
【００２８】
本発明は次のような利点を提供する。
それはトランジスタに基づくスイッチを対で用いる時に、共通モード雑音を最小化する。
【００２９】
それは任意の種類の電子部品のコンダクタンスの調整を可能にする。
【００３０】
それはトランジスタに基づくスイッチの寸法の縮小を可能にする。寸法はトランジスタのオン抵抗に反比例する。本発明に従う方法は２０Ω更には３０Ωものオン抵抗を有するトランジスタをスイッチの主要トランジスタとして使用することを可能とするが、それは１０Ωのオン抵抗を有するトランジスタの寸法の、それぞれ半分または３分の１となろう。使用されるその他のトランジスタはそれよりもずっと高い抵抗を有するので、それらはずっと小型のものに作ることができる。従って、スイッチ全体の寸法が効率的に縮小される。
【００３１】
それは製造プロセス後の２つのスイッチの整合を可能にする。
【００３２】
それは製造プロセス後の、全伝送ライン、すなわちスイッチ類およびスイッチとつないで使用される任意のその他の回路の整合を可能にする。
【００３３】
（実施の形態の詳細な説明）
図１ＡはＦＥＴに関する典型的な出力特性を示すグラフである。３本の曲線はそれぞれ、３つの異なるゲート電圧ＶGS1，ＶGS2，およびＶGS3が供給された時の出力を示す。ＦＥＴのドレインとソースとの間の電圧ＶDSと電流ＩDSがそれぞれ横軸と縦軸に示されている。縦の点線の左側の領域はトランジスタの線形領域であって、そこでは電流ＩDSはＶDSの増加と共に、本質的に線形に増加する。縦の点線の右側の領域は飽和領域であり、そこでは電流ＩDSは一定のゲート電圧ＶGSに対して本質的に一定である。
【００３４】
トランジスタをスイッチとして使用する時は、オン状態は線形領域にある。すなわち、縦の点線の左側、言い換えればＶDSの低い値の領域である。オン状態として用いる領域は縦軸にＲonと示されている。これは順方向の電圧降下ＶDSをできる限り低く保つため、また電流ＩDSおよび電圧ＶDSに関する線形なトランジスタ特性を実現するために役立つ。
線形領域では、一定のＶGSに対して、チャネル・コンダクタンスＧDは次のように定義される。
【００３５】
【数１】
ＧD＝ｄＩDS／ｄＶDS
【００３６】
もしトランジスタが十分に線形であれば、ＧDは１／Ｒonに等しくとられよう。ここでＲonはオン抵抗である。
【００３７】
破線は、トランジスタを増幅器として使用する時の典型的な抵抗性負荷ラインを示す。増幅器として使用する時には、トランジスタは図１Ａに示されるグラフの飽和領域で動作する。この領域では、ドレインとソースとの間の電流ＩDSはゲート電圧ＶGSによって制御される。次に、トランジスタの特性は、主としてそれの相互コンダクタンスＧMによって決まる。それは一定のＶDSに対して、ＧM＝ｄＩDS／ｄＶGSである。
【００３８】
図１Ｂは、それぞれ図１Ａと同じゲート電圧ＶGS1、ＶGS2、およびＶGS3を備えたＦＥＴの典型的な出力特性を示すグラフである。ＦＥＴのドレインからソースへの電圧ＶDSおよび電流ＩDSがそれぞれ横軸と縦軸に示されている。各々のＶGSについて３つの異なる曲線がある。中間の実線はコンダクタンスが公称コンダクタンスに対応する状態、すなわち、Ｇ＝Ｇｎｏｍを示している。下側の破線と上側の点線はコンダクタンスの誤差によってもたらされるばらつきを示している。すなわち、それぞれ、Ｇ＝Ｇｎｏｍ−ΔＧおよびＧｎｏｍ＋ΔＧである。
【００３９】
本発明は部品のチャネル・コンダクタンスＧDおよび相互コンダクタンスＧMの両方を、従来技術の方法よりも細かく調整することを可能とする。従って、この明細書中のトランジスタまたはスイッチのコンダクタンスＧに関する言及は、チャネル・コンダクタンスＧD、相互コンダクタンスＧMの両方と、更にオン抵抗ＲONも含むものと受け取るべきである。
【００４０】
図２Ａは２つのＦＥＴ、ＴＲ１とＴＲ２を直列につなぐことによって得られる従来技術の双方向性スイッチを示しており、それらはソースＳ１、Ｓ２、ドレインＤ１、Ｄ２、およびゲートＧ１、Ｇ２を含んでいる。第１のＴＲ１および第２のＴＲ２のソースＳ１およびＳ２はつながれて、トランジスタＴＲ１とＴＲ２がミラー構成になっており、スイッチが双方向的すなわち、スイッチ両端の電圧の方向に関わらず機能することを可能にしている。
【００４１】
図２Ｂは、各々が１つのｎ形トランジスタと１つのｐ形トランジスタとを含む、第１のＴＲ３、ＴＲ４および第２の対ＴＲ５、ＴＲ６を含む従来技術の双方向性スイッチの別の例を示している。第１のトランジスタ対ＴＲ３、ＴＲ４のソースおよびドレインはそれぞれ相互接続されて、共通ソースおよび共通ドレインを構成する。第２のトランジスタ対ＴＲ５、ＴＲ６でも、ゲートおよびドレインがそれぞれ相互接続されている。第１対中の１つのトランジスタＴＲ３のゲートは第２対ＴＲ５、ＴＲ６の共通ゲートへつながれている。第１対中の他方のトランジスタＴＲ４のゲートは第２対ＴＲ５、ＴＲ６の共通ドレインへつながれている。
【００４２】
図２Ｃは２つのトランジスタＴＲ７、ＴＲ８を含む従来技術の差動増幅器を示す。２つのトランジスタのソースは互いにつながれ、抵抗を通してアースへつながれている。トランジスタのゲート電圧が増幅器への入力を形成し、またドレイン間の電圧が増幅器の出力を形成する。この基本的な構造について多数の異なる実施の形態が既知である。それらのすべてで重要なことは２つのトランジスタのコンダクタンスが実質的に等しいことである。
【００４３】
図３は、非常に小さい誤差を持つ指定のコンダクタンスに調節できるように接続されたトランジスタＴ１，Ｔ２，．．．，ＴＮのアセンブリＴを示す。パッケージＴは常につながれている第１トランジスタＴ１、そして各々が第１トランジスタＴ１と並列に接続可能な多数の小型トランジスタＴ２，Ｔ３，．．．，ＴＮを含む。
【００４４】
すべてのトランジスタＴ１，Ｔ２，Ｔ３，．．．，ＴＮのソースＳ１，Ｓ２，Ｓ３，．．．，ＳＮは共通ソースＳへつながれる。ドレインＤ１，Ｄ２，Ｄ３，．．．，ＤＮは共通ドレインＤへつながれる。
【００４５】
接続すべきトランジスタのゲートＧ２，Ｇ３，．．．，ＧＮは第１トランジスタＴ１のゲートＧへつながれて、このゲートがトランジスタ・アセンブリＴのゲートを構成しよう。接続されないものは共通ソース端子Ｓへつながれよう。
【００４６】
これは図３に制御ユニットＣＵとして示されており、そこではトランジスタＴ２，Ｔ３，．．．，ＴＮの各々のゲートＧ２，Ｇ３，．．．，ＧＮが共通ゲートＧまたは共通のソース端子Ｓのいずれかへ接続可能となっている。図面にはスイッチ２，３，．．．，Ｎとして模式的に示してある。明らかに、接続手段を設ける代わりに、各トランジスタに対してスイッチを個々に設けてもよい。
【００４７】
スイッチ２，３，．．．，Ｎは多様な方法で実現することができる。１つの比較的簡単な方法は各スイッチに対して２つの低電圧ＦＥＴを使用するものである。１つはゲートＧ２，Ｇ３，．．．，ＧＮを共通ゲートＧへつなぐため、また１つはゲートＧ２，Ｇ３，．．．，ＧＮを共通ソースへつなぐためである。従って低電圧ＦＥＴは、それらの１個だけを任意の時点で閉じるように制御されなければならない。それらの低電圧ＦＥＴ両端の電圧は本発明のゲートとソースとの間の最大電圧を決して超えることなく、またそれらは本発明のスイッチのゲートに対して電圧を供給するために常に使用されよう。それらは本発明に従うスイッチに使用される高電圧ＦＥＴと比べて非常に小型に作ることができる。スイッチ２，３，．．．，Ｎのオンまたはオフ状態はＣＰＵ、ＥＥＰＲＯＭ、または同様な種類のユニットから直接ソフトウエア制御することができよう。
【００４８】
あるいはスイッチ２，３，．．．，Ｎはヒューズまたはアンチ・ヒューズで構成することもできて、それらはコンダクタンス値の調整手順において選ばれて短絡または切断される。
【００４９】
このように、トランジスタ・アセンブリは単一のトランジスタとして機能し、任意のトランジスタ用途で使用できる。しかし、それが特に有用な、非常に正確なコンダクタンスを要求する用途は差動増幅器や回線駆動器である。図３にはｎ形の電界効果トランジスタが使用されている。容易に理解されるように、ｐ形電界効果トランジスタを使用することもできる。更に、ＦＥＴは、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合形電界効果トランジスタ（ＪＦＥＴ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、横型あるいは縦型二重拡散ＭＯＳＦＥＴ、あるいは類似の部品でよい。
【００５０】
図４は図３に示したのと類似のアセンブリを示しているが、図３の主要トランジスタＴ１の代わりに抵抗Ｒ１が使用されている。
【００５１】
ゲートＧ２’，Ｇ３’，．．．，ＧＮ、ソースＳ２’，Ｓ３’，．．．，ＳＮ’、およびドレインＤ２’，Ｄ３’，．．．，ＤＮ’を有する複数のトランジスタＴ２’，Ｔ３’，．．．，ＴＮ’が図３と同じように、ソースＳ２’，Ｓ３’，．．．，ＳＮ’を共通ソースＳ’および抵抗の第１端子へ、ドレインＤ２’，Ｄ３’，．．．，ＤＮ’を共通ドレインＤ’および抵抗の第２端子へつなぐように接続される。制御ユニットＣＵ’中でゲートＧ２’，Ｇ３’，．．．，ＧＮはスイッチ２’，３’およびＮ’によって、共通ゲートＧ’および共通ソースＳ’の一方へそれぞれ接続可能である。
【００５２】
以下では、図３に示される本発明の一実施によって、もしパッケージＴの全体をコンダクタンスＧを有する１つのトランジスタと見立てれば、トランジスタのコンダクタンスの相対的エラーがどのように低減されるかを示す。まずコンダクタンスＧのエラーをΔ±Ｇｍａｘ以下に保もつことを要求として仮定する。
【００５３】
第１トランジスタＴ１のコンダクタンスは次式で決まる。
【００５４】
【数２】
Ｇ１＝Ｇｌｎｏｍ±ΔＧ１                  （１）
【００５５】
ここで、ΔＧ１＜ΔＧｍａｘである。Ｇ１ｎｏｍはトランジスタＴ１の公称コンダクタンスである。
【００５６】
すなわち、コンダクタンスＧ１はＧ１ｎｏｍ−ΔＧ１ｍａｘからＧ１ｎｏｍ＋ΔＧ１ｍａｘまで変化する。
トランジスタ・アセンブリの望ましいコンダクタンスはＧF＝Ｇ１ｎｏｍ＋ΔＧ１ｍａｘである。
【００５７】
トランジスタＴ２のコンダクタンスは相対的な誤差
【００５８】
【数３】
ε2＝ΔＧ２ｍａｘ／Ｇ２ｎｏｍ              （２）
【００５９】
を持つ。トランジスタＴ２は次のように選ばれる。
【００６０】
【数４】
Ｇ２ｎｏｍ＝ΔＧ１ｍａｘ（１−ε2）        （３）
【００６１】
もし校正の測定でトランジスタＴ１の実際のコンダクタンスが要求
【００６２】
【数５】
Ｇ１＜ＧF−ΔＧ１ｍａｘ                    （４）
【００６３】
を満たしていることが判明すれば、トランジスタＴ２がつながれる。
【００６４】
これはトランジスタ・パッケージのコンダクタンスの下限および上限をＧF−ΔＧ１ｍａｘ（１＋２ε2）ないしＧFのように与える。
【００６５】
変化の幅はΔＧ１ｍａｘ（１＋２ε2）である。
【００６６】
トランジスタＴ３のコンダクタンスは相対的な誤差
【００６７】
【数６】
ε3＝ΔＧ３ｍａｘ／Ｇ３ｎｏｍ                  （５）
【００６８】
を持つ。トランジスタＴ３は次のように選ばれる。
【００６９】
【数７】
Ｇ３ｎｏｍ＝ΔＧ１ｍａｘ（１＋２ε2）（１−ε3）／２    （６）
【００７０】
もし、校正の測定で、トランジスタＴ１とＴ２を含むトランジスタ・パッケージの実際のコンダクタンスが
【００７１】
【数８】
Ｇ１＜ＧF−ΔＧ１ｍａｘ（１＋２ε2）／２          （７）
【００７２】
であれば、トランジスタＴ３をつなぐ。
変化の幅はΔＧ１ｍａｘ（１＋２ε2）（１＋２ε3）／２である。
【００７３】
トランジスタＴ４のコンダクタンスは相対的な誤差
【００７４】
【数９】
ε4＝ΔＧ４ｍａｘ／Ｇ４ｎｏｍ                    （８）
【００７５】
を持つ。トランジスタＴ４は次のように選ばれる。
【００７６】
【数１０】
Ｇ４ｎｏｍ＝ΔＧ１ｍａｘ（１＋２ε2）（１＋２ε3）（１−ε4）／４
（９）
【００７７】
もし、校正の測定で、トランジスタＴ１、Ｔ２、およびＴ３を含むトランジスタ・パッケージの実際のコンダクタンスが
【００７８】
【数１１】
Ｇ１＜ＧF−ΔＧ１ｍａｘ（１＋２ε2）（１＋２ε3）／４      （１０）
【００７９】
であれば、トランジスタＴ４をつなぐ。
変化の幅はΔＧ１ｍａｘ（１＋２ε2）（１＋２ε3）（１＋２ε4）／４である。
【００８０】
ｎ個の複数の付加的トランジスタに対しては、変化の幅は次のようになる。
【００８１】
【数１２】
ΔＧ１ｍａｘ（１＋２ε2）（１＋２ε3）．．．．（１＋２εn）／２(n-2)                                                              （１１）
【００８２】
εi＜０．５の時は、幅はパッケージに付加的トランジスタが増える度に減少する。
【００８３】
これは、もし相対的なエラーが０．５より小さければ、理論的にはＧの誤差は任意に小さくできる（追加トランジスタ段毎に（１＋２εi）／２だけ減る）ことを意味する。もちろん、最も小型のトランジスタの最小の許容寸法のような現実的な制限は存在する。また相対的なエラーは非常に小型の部品のほうが大きい。
【００８４】
図５Ａは式（１）−（１１）に関連して述べた理由付けの模式的表現である。
【００８５】
第１の縦軸Ａには主要トランジスタＴ１の公称コンダクタンスＧ１ｎｏｍが示され、Ｇ１ｎｏｍから上へそれの最大偏差Ｇ１ｎｏｍ＋ΔＧ１ｍａｘと、Ｇ１ｎｏｍの下へ同じ距離のＧ１ｎｏｍ−ΔＧ１ｍａｘの偏差を伴っている。
【００８６】
第２の縦軸Ｂでは、主要トランジスタＴ１の実際のコンダクタンスが校正の測定でＧ１ｎｏｍより上に来ることが見いだされている。従って、このコンダクタンスは第２の縦軸Ｂに示されるＧ１ｎｏｍとＧ１ｎｏｍ＋ΔＧ１ｍａｘとの間に位置することが分かる。従って、第１の付加的トランジスタＴ２はつながれない。
【００８７】
第３の縦軸３には第１の付加的トランジスタがつながれるであろう２つの極端な状況が示されている。第１の状況では、第１トランジスタの実際のコンダクタンスは可能な最低のコンダクタンス、Ｇ１ｍｉｎ＝Ｇ１−ΔＧ１ｍａｘである。従って、第１の付加的トランジスタがつながれて、合計のコンダクタンスはＧ１ｍｉｎ＋Ｇ２ｎｏｍとなり、それの誤差は±ΔＧ２ｍａｘとなる。
【００８８】
第２の状況では、第１トランジスタの実際のコンダクタンスはＧ１ｎｏｍに等しい。従って、第１の付加的トランジスタをつなぐことによって合計のコンダクタンスはＧ１ｎｏｍ＋Ｇ２ｎｏｍとなり、それの誤差は±ΔＧ２ｍａｘとなる。こうして、この場合のアセンブリの可能な最大コンダクタンスは
【００８９】
【数１３】
Ｇ１ｎｏｍ＋Ｇ２ｎｏｍ＋ΔＧ２ｍａｘ＝Ｇ１ｎｏｍ＋ΔＧ１ｍａｘ                                                              （１２）
【００９０】
となり、これはアセンブリの望ましいコンダクタンスである。
【００９１】
図５Ｂは本発明の別の実施の形態に従う、トランジスタ・アセンブリの調整の模式図である。ここで、破線で示された、アセンブリが集束すべき所望のコンダクタンスＧｓｈｏｕｌｄはＧ１＋ΔＧ１ｍａｘよりも大きく選ばれている。例えば、ΔＧ１ｍａｘは、トランジスタ・アセンブリと直列につながれる１または複数のその他の部品の誤差を考慮に入れて選ぶことができる。
【００９２】
従って、付加的トランジスタをつなぐための選択基準は式（１）−（１１）および図５Ａに関連して議論したものとは少し異なっている。
【００９３】
第１の縦軸Ａには、主要トランジスタＴ１の公称コンダクタンスＧ１ｎｏｍが、Ｇ１ｎｏｍの上にＧ１ｎｏｍ＋ΔＧ１ｍａｘ、またＧ１ｎｏｍの下にも同じ幅のＧ１ｎｏｍ−ΔＧ１ｍａｘの偏差を伴って示されている。
【００９４】
第２の縦軸Ｂでは、主要トランジスタＴ１の実際のコンダクタンスが校正の測定でＧ１ｎｏｍより上にあることが見いだされている。従って、このコンダクタンスは第２の縦軸Ｂに示されるように、Ｇ１ｎｏｍとＧ１ｎｏｍ＋ΔＧ１ｍａｘとの間にあることが分かる。従って、第１の付加的トランジスタＴ２はつながれない。
【００９５】
第３の縦軸３では、第１の付加的トランジスタがつながれるであろう２つの極端な状況が示されている。第１の状況では、第１トランジスタの実際のコンダクタンスは可能な最低のコンダクタンス、Ｇ１ｍｉｎ＝Ｇ１−ΔＧ１ｍａｘである。従って、第１の付加的トランジスタがつながれ、それによって合計のコンダクタンスはＧ１ｍｉｎ＋Ｇ２ｎｏｍとなり、誤差は±ΔＧ２ｍａｘとなる。第２の状況では第１トランジスタの実際のコンダクタンスはＧ１ｎｏｍに等しい。従って、第１の付加的トランジスタをつなぐことで合計のコンダクタンスはＧ１ｎｏｍ＋Ｇ２ｎｏｍとなり、誤差は±ΔＧ２ｍａｘとなる。
【００９６】
第４の縦軸Ｄでは、主要トランジスタＴ１と第１の付加的トランジスタＴ２を一緒にした実際のコンダクタンスＧ１２ａｃｔが測定されている。このコンダクタンスはコンダクタンスＧ１ｎｏｍ＋Ｇ２ｎｏｍ／２よりも小さいので、第２の付加的トランジスタＴ３がつながれて、コンダクタンスＧ１２ａｃｔ＋Ｇ３ｎｏｍ±ΔＧ３ｍａｘが得られる。
【００９７】
これらの工程が付加的なトランジスタについて繰り返される。
【００９８】
以上の説明から明らかなように、トランジスタの相対的コンダクタンスは複数の異なるやり方で選ぶことができる。どのトランジスタをつなぐかの決定は、この相対的コンダクタンスに依存し、また主要トランジスタと比べたトランジスタ・アセンブリの所望の合計コンダクタンスに依存して変化する。
【００９９】
例えば、所望のコンダクタンスがＧ１＋ΔＧ１ｍａｘであっても、第１の付加的トランジスタの公称コンダクタンスをΔＧ１ｍａｘに等しくすることができる。主要トランジスタの実際のコンダクタンスがＧ１ｎｏｍ−ΔＧ２ｍａｘより小さければ、第１の付加的トランジスタだけがつながれる。
【０１００】
実際には、すべてのトランジスタをつなぐことから始めて、付加的トランジスタＴ２，Ｔ３，．．．，ＴＮの各々についてどれを外すかを決めることも同じように可能である。この手順が図６に示されている。
【０１０１】
先の実施の形態と同じように、主要トランジスタＴ１は常につながれる。次に、付加的なトランジスタが、最も大きいＴ２から始めて、順次、接続または切断される。フロー・チャートでは、各トランジスタの数をＸで置き換えている。Ｘの初期値は２であり、従って、まず第１の付加的トランジスタＴ２の公称コンダクタンスＧ２ｎｏｍを考慮する。次にＸを増やして第２の付加的トランジスタＴ３の公称コンダクタンスＧ２ｎｏｍを考慮する等々して、最後にはＮ個すべての付加的トランジスタについて考慮する。すなわち、Ｘ＝Ｎである
【０１０２】
工程Ｓｔ１：アセンブリ全体の実際のコンダクタンスＧａｃｔを測定して、所望のコンダクタンスＧｎｏｍと比較する。
工程Ｓｔ２：
【０１０３】
【数１４】
Ｇａｃｔ−Ｇｎｏｍ＞ＧＸｎｏｍ                      （１３）
【０１０４】
であるか。もしそうであれば工程Ｓ３へ進む。もしそうでなければ工程Ｓ５へ進む。
工程Ｓｔ３：現在注目しているトランジスタＴＸを切り離す。
工程Ｓｔ４：ＴＸを切り離した、新しい実際のコンダクタンスＧａｃｔを測定する。
工程Ｓｔ５：Ｘ＝Ｘ＋１に設定する。
すなわち、次の付加的トランジスタについて注目する。
工程Ｓｔ６：それ以上の付加的トランジスタがあるか？すなわち、Ｘ≦Ｎ？
もしそうであれば工程Ｓ２に進む。もしそうでなければ終了する。
【０１０５】
その場合は第２の付加的トランジスタＴ３が切り離される。この工程は残りの付加的トランジスタの各々について繰り返される。結果の実際のコンダクタンスＧは次のようになろう。
【０１０６】
【数１５】
Ｇ＝Ｇｎｏｍ±ΔＧＮｍａｘ                        （１４）
【０１０７】
ΔＧＮｍａｘは最小の付加的トランジスタＴＮの誤差に本質的に等しい。
【０１０８】
図７は本発明の別の実施の形態に従う増幅器回路を示す。これは本発明の実施の形態に従って、接続のコンダクタンスを調節するためのものである。トランジスタＴＲ１０１が使用されており、図４に示されたようなトランジスタ・アセンブリがトランジスタＴＲ１０１と直列につながれて、コンダクタンスの調節を可能にしている。トランジスタ・アセンブリは第１抵抗Ｒ２と、個別に抵抗Ｒ２と並列に接続可能であり、それによってアセンブリのコンダクタンスを調節することができる複数のトランジスタＴ１０２，Ｔ１０３，．．．，Ｔ１０Ｎを含んでいる。トランジスタの接続は制御ユニットＣＵ１００で実行される。
【０１０９】
この構成において、付加的トランジスタの相対的コンダクタンスはトランジスタＴＲ１０１およびトランジスタ・アセンブリの主要部品、この場合は抵抗Ｒ２の合計の誤差に依存して選択することができる。
【０１１０】
図示のトランジスタ・アセンブリの代わりに、図３に示されるのと類似のトランジスタ・アセンブリを使うこともできる。
【０１１１】
図８は本発明の第１の実施の形態の従う双方向性スイッチを示す。このスイッチは、原理的には、図２Ａに示されたものに似ているが、図２ＡのトランジスタＴＲ１、ＴＲ２のそれぞれの代わりに図３のＴと同様なトランジスタ・パッケージが含まれている。
【０１１２】
各トランジスタ・パッケージＴＲ１’、ＴＲ２’の第１または主要トランジスタＴ１１、Ｔ１２はそれぞれトランジスタ・パッケージ中で常に使用される。主要トランジスタＴ１１およびＴ１２はそれぞれ、複数の付加的トランジスタＴ１２，Ｔ１３，．．．，Ｔ１ＮおよびＴ２２，Ｔ２３，．．．，Ｔ２Ｎを含んでおり、それらは各々主要トランジスタＴ１１、Ｔ２１と並列に接続可能である。
【０１１３】
すべてのトランジスタＴ１１，Ｔ１２，Ｔ１３，．．．，Ｔ１ＮおよびＴ２１，Ｔ２２，Ｔ２３，．．．，Ｔ２ＮのソースＳ１１，Ｓ１２，Ｓ１３，．．．，Ｓ１ＮおよびＳ２１，Ｓ２２，Ｓ２３，．．．，Ｓ２Ｎは共通ソースＳ１２を形成するようにつながれる。各々の主要トランジスタおよびこのトランジスタと接続可能なすべての付加的トランジスタのドレインがつながれる。すなわち、トランジスタＴ１１，Ｔ１２，Ｔ１３，．．．，Ｔ１Ｎのドレインが相互接続され、またトランジスタＴ２１，Ｔ２２，Ｔ２３，．．．，Ｔ２Ｎのドレインが相互接続される。
【０１１４】
各付加的トランジスタＴ１２，Ｔ１３，．．．，Ｔ１Ｎのゲートは接続手段ＣＵ１中のスイッチ手段１２，１３，．．．，１Ｎによって、ゲートＧ１と共通ソースＳ１２へそれぞれ接続可能である。各々の小型トランジスタＴ２２，Ｔ２３，．．．，Ｔ２Ｎのゲートは接続手段ＣＵ２中のスイッチ手段２２，２３，．．．，２Ｎによって、ゲートＧ２と共通ソースＳ１２へそれぞれ接続可能である。接続手段ＣＵ１およびＣＵ２は１つの手段として実現することができるが、図８には分かり易くするためだけの理由で２個の別々の手段として示されている。明らかに、接続手段を設ける代わりに、各トランジスタ毎にスイッチを設けることもできる。
【０１１５】
小型トランジスタのどれをスイッチに加えるように接続すべきかを決めるために、図３および式（１）−（１１）に関連して述べた方法を用いる。接続方法はこれも図５および図６に関して説明した。
【０１１６】
主要トランジスタと比較して小型のトランジスタの好適なコンダクタンスは各トランジスタ中の相対的なエラーに依存する。小型トランジスタの第１のものＴ１２は主要トランジスタＴ１１の誤差と同じ公称コンダクタンスを持つべきである。もし、例えば、主要トランジスタＴ１１のコンダクタンスの誤差が１０％であれば、第１の小型トランジスタＴ１２の公称コンダクタンスは主要トランジスタの公称コンダクタンスの１０分の１であるべきである。第２の小型トランジスタＴ１３の公称コンダクタンスは第１の小型トランジスタのコンダクタンスの半分にほぼ等しくあるべきである。更に詳細には、この公称コンダクタンスは第１の小型トランジスタのコンダクタンスに第１の小型トランジスタの誤差を加えたものの半分であるべきである。
【０１１７】
トランジスタの物理的寸法はそれのコンダクタンスに比例するので、各トランジスタの寸法は先のものに比べて同じほぼ割合で縮小するであろう。
【０１１８】
図９は本発明の第２の実施の形態に従うスイッチを示す。前と同じように、双方向性スイッチは第１のＴＲ２０１および第２のＴＲ２０２主要トランジスタを含み、それらのソースは相互接続されている。各主要トランジスタ、ＴＲ２０１およびＴＲ２０２に対して、１個の付加的トランジスタＴＲ２１１およびＴＲ２１２がある。４個のトランジスタＴＲ２０１，ＴＲ２０２，ＴＲ２１１，ＴＲ２１２すべてのソースは共通ソースを形成するようにつながれている。第１の主要トランジスタＴＲ２０１と第１の付加的トランジスタ２１１のドレインが相互接続され、第２の主要トランジスタＴＲ２０２と第２の付加的トランジスタＴＲ２１２のドレインが相互接続される。このスイッチはまた、付加的トランジスタＴＲ２１１およびＴＲ２１２のゲート電圧を制御するための制御手段ＣＵ２００を含む。付加的トランジスタＴＲ２１１とＴＲ２１２のゲート電圧を制御することによって各々の主要トランジスタＴＲ２０１、ＴＲ２０２のコンダクタンスを制御できる。
【０１１９】
本発明に従う調節可能なスイッチは、２個のスイッチを使って、互いにできる限り正確に調整する必要のある用途に特に適していよう。そのような応用の１つは、上で説明したように差動増幅器である。別の１つの重要な応用は、電気通信回路網中の加入者回線である。ここでは、スイッチそれ自体のコンダクタンスだけでなく、回線全体のコンダクタンスを考慮することが望ましい。
【０１２０】
図１０は、本発明に従うスイッチが有用な電気通信分野の用途を示す簡略図である。リレー置換回路ＲＲＣに位置する、本発明に従う第１ｓｗ１および第２ｓｗ２のスイッチを使用して、加入者Ｓｕｂに対する入力および出力の加入者回線をそれぞれ開閉するようになっている。加入者回線は回路網から加入者回線インタフェース回路ＳＬＩＣを通してリレー置換回路ＲＲＣに受信される。加入者回線インタフェース回路ＳＬＩＣは、各加入者回線毎に１個づつ、第１Ａ１および第２Ａ２の増幅器を含む。
【０１２１】
この応用で、入力および出力の加入者回線の抵抗は、スイッチｓｗ１およびｓｗ２、増幅器Ａ１およびＡ２、抵抗Ｒ４およびＲ５、そして分かり易いように除外されたその他の部品も含めて、雑音を減らすためにできる限り低く保つべきである。従って、スイッチは互いに調整するだけでなく、加入者回線の全コンダクタンスに対しても調整しなければならない。もし図７に示される増幅器と同様な、本発明に従う増幅器を用いれば、それらの増幅器は加入者回線のコンダクタンスを制御するためにも用いられよう。そのような応用では、±３０Ｖ以上の破壊電圧を有するトランジスタを使用するのが適当である。
【０１２２】
好ましくは、２つのスイッチｓｗ１およびｓｗ２はそれらを互いに正確に調節できるように、同じチップ上に組み込むべきである。
【図面の簡単な説明】
【図１Ａ】  ＦＥＴについての典型的な出力特性を示すグラフ。
【図１Ｂ】  ＦＥＴのコンダクタンスの誤差による出力特性のばらつきを示すグラフ。
【図２Ａ】  従来技術の双方向性スイッチ。
【図２Ｂ】  従来技術の双方向性スイッチの別の例。
【図２Ｃ】  従来技術の差動増幅器。
【図３】  本発明の１つの好適な形態に従う、それ自身の中にトランジスタを含むトランジスタ・アセンブリ。
【図４】  本発明の別の実施の形態に従う、１個の抵抗および複数個のトランジスタのアセンブリ。
【図５Ａ】  本発明の第１の実施の形態に従う、トランジスタ・アセンブリのコンダクタンスを調節する原理。
【図５Ｂ】  本発明の第２の実施の形態に従う、トランジスタ・アセンブリのコンダクタンスを調節する原理。
【図６】  本発明の別の実施の形態に従う、トランジスタ・アセンブリのコンダクタンスを調節するための手順のフロー・チャート。
【図７】  本発明に従う増幅器。
【図８】  本発明の１つの実施の形態に従う双方向性スイッチ。
【図９】  本発明の別の実施の形態に従う双方向性スイッチ。
【図１０】  加入者と電話回路網の回線回路との間の信号ループに使用した２個の双方向性スイッチ。
【図１Ａ】
0004027594.tif 000002
【図１Ｂ】
0004027594.tif 000003
【図２Ａ】
0004027594.tif 000004
【図２Ｂ】
0004027594.tif 000005
【図２Ｃ】
0004027594.tif 000006
【図３】
0004027594.tif 000007
【図４】
0004027594.tif 000008
【図５Ａ】
0004027594.tif 000009
【図５Ｂ】
0004027594.tif 000010
【図６】
0004027594.tif 000011
【図７】
0004027594.tif 000012
【図８】
0004027594.tif 000013
【図９】
0004027594.tif 000014
【図１０】
0004027594.tif 000015