(57)【特許請求の範囲】
【請求項１】
第一のコントローラブル増幅手段の入力に結合された入力と、
復調器の入力に結合された、前記第一のコントローラブル増幅手段の出力と、
第二のコントローラブル増幅手段の入力に結合された、前記復調器の出力と、
アナログ／デジタル変換器の入力に接続された、前記第二のコントローラブル増幅手段の出力と、
を備えた受信機であって、
前記第一のコントローラブル増幅手段の利得を、前記復調器の出力における信号を表す信号に応じて制御するための第一の制御手段と、
前記復調器の出力から前記アナログ／デジタル変換器手段の入力への経路の利得を、前記アナログ／デジタル変換器手段の出力における信号を表す信号に応じて制御するための第二の制御手段と、
を備えており、
前記第二の制御手段は、前記アナログ／デジタル変換器手段の前記出力に、実質的に一定の信号振幅が現れるように、前記第二のコントローラブル増幅手段を制御するように構成されている、ことを特徴とする受信機。
【請求項２】
前記第一の制御手段は、前記第一のコントローラブル増幅手段を、前記復調器の出力における前記信号を表す信号が実質的に一定の電力となるように制御するよう構成されている、ことを特徴とする請求の範囲第１項に記載の受信機。
【請求項３】
前記復調器が、同相復調信号を運ぶ同相出力と直交復調信号を運ぶ直交出力とを備え、
前記第二のコントローラブル増幅手段が、前記復調器の前記同相出力に結合された入力を持つ第一のコントローラブル増幅器と前記復調器の前記直交出力に結合された入力を持つ第二のコントローラブル増幅器とを備え、
前記アナログ／デジタル変換器手段が、前記第一のコントローラブル増幅器の出力に結合された入力を持つ第一のアナログ／デジタル変換器と、前記第二のコントローラブル増幅器の出力に結合された入力を持つ第二のアナログ／デジタル変換器とを備えた、
ことを特徴とする請求の範囲第１項に記載の受信機。
【請求項４】
前記受信機は、前記アナログ／デジタル変換手段の前記出力信号を、前記アナログ／デジタル変換手段の前記出力信号によって運ばれるデジタルシンボルのシンボル速度に対応するサンプリング速度を持つ出力信号に変換するための変換手段を備え、
前記受信機は、実質的に一定の振幅を持つ前記変換手段の出力信号を得るための第三の制御手段を備えたことを特徴とする請求の範囲第１項に記載の受信機。
【請求項５】
前記受信機が、前記第一のコントローラブル増幅手段、前記第一の制御手段および前記復調器から構成される第一のモジュールと、前記第二のコントローラブル増幅手段および前記アナログ／デジタル変換器手段から構成される第二のモジュールを備え、
この第二のモジュールが、前記第一のモジュールの入力に結合された出力は含まない、
ことを特徴とする請求の範囲第１項から第４項のいずれかに記載の受信機。
【発明の詳細な説明】
本発明は、受信機に関する。
冒頭のような受信機が合衆国特許第4,574,246号において開示されている。
この受信機は、DAB信号やDVB信号等の（デジタル）ブロードキャスト信号を受信するために用いることができる。この受信機内においては、RF信号が、入力の所で、そのRF信号の周波数よりかなり低い周波数を持つ中間信号に変換される。この中間周波数信号は、前記第一のコントローラブル増幅手段によって増幅された後に、前記復調器によって復調される。前記復調器の出力信号は、前記第二の増幅手段によって増幅された後に、前記アナログデジタル変換手段によってデジタル信号に変換される。
受信機の入力信号の強度は、かなり変動するために、前記第一の増幅手段は、前記アナログ／デジタル変換器手段の出力における出力信号が実質的に一定となるように制御可能なものとされる。上述の合衆国特許による受信機は、検出器を含み、この検出器は、前記アナログ／デジタル変換手段の出力信号から制御信号を生成し、この制御信号が前記第一のコントローラブル増幅手段の制御入力に加えられる。このようにして、前記アナログ／デジタル変換手段の出力で一定なピーク値を持つ信号が得られ、これによって、前記アナログ／デジタル変換手段の（限られた）ダイナミックレンジを最適に活用することが可能となる。
この制御信号の一つの問題は、これが受信機のデジタル部分内で生成され、このため、前記第一のコントローラブル増幅手段に加えられる制御信号に干渉（妨害）信号が導入されることである。前記第一のコントローラブル増幅手段の入力における信号は非常に微弱なために、この入力信号は、受信機のデジタル部分から来るこれら干渉信号による悪影響を受けやすい。
本発明の一つの目的は、受信機の前記デジタル部分内の信号に起因する妨害の可能性が大幅に低減されるように改善された冒頭のような受信機を提供することにある。
本発明は、独立形式のクレームにより定義される。従属形式のクレームは、有利な形態を定義する。
前記第一の増幅手段の利得を前記復調器の出力における信号を表す信号に応じて制御するための第一の制御手段を導入することで、従来のように受信機のデジタル部分から受信機の入力部分に制御信号をフィールドバックする必要はなくなる。前記アナログ／デジタル変換手段の出力における信号に応じて制御される前記第二の制御手段を導入することで、さらに、前記アナログ／デジタル変換手段の出力における信号が実質的に一定になることが確保される。
本発明による受信機の追加の長所は、前記第一の制御手段が前記復調器の最適性能が得られるように設計され、前記第二の制御手段が前記アナログ／デジタル変換器手段の性能を最適化するように設計されることである。
上述の合衆国特許による受信機も、前記復調器の出力と前記アナログ／デジタル変換手段の入力との間にコントローラブル増幅器を含む。ただし、この増幅器は、前記復調器の出力と前記アナログ／デジタル変換手段との間の直交パスの利得を等価にすることを目的とし、これは、前記アナログ／デジタル変換器手段の出力信号のレベルを制御するために用いられるものではない。
本発明の一つの実施例によると、前記第一の制御手段（１２）は、前記第一のコントローラブル増幅手段（４）を、前記復調器の出力における信号を表す前記信号が実質的に一定の電力となるように制御するように設計される。
前記復調器の出力信号は、前記復調器内の歪みを制限するように制御する必要がある。これを達成するための最良の方法は、復調器の出力信号の特性がその出力信号によって運ばれるデジタル信号のシンボル速度に強く依存することから、前記復調器の出力電力を制御することであると考えられる。ここで、このシンボル速度は１Ｍボー／秒〜４５Ｍボー／秒の間で変動する。
前記アナログ／デジタル変換器の出力信号も、前記アナログ／デジタル変換器手段の出力信号のクリッピングあるいはオーバーフローを回避するために制御する必要がある。これは、前記第二のコントローラブル増幅器を、前記アナログ／デジタル変換手段の出力信号を表す信号の振幅に応じて制御することによって達成される。
本発明のさらなる実施例によると、前記受信機は、前記アナログ／デジタル変換手段の出力信号を前記アナログ／デジタル変換手段の出力信号によって運ばれるデジタルシンボルのシンボル速度に対応するサンプリング速度を持つ出力信号に変換するための変換手段と、実質的に一定な振幅を持つ出力信号を得るための第三の制御手段を備える。
デジタル信号を受信するための受信機においては、デジタル信号を、受信された信号のシンボル速度の倍数である第二のサンプリング速度にて処理するのが便利である。この処理は、いいわゆる半ナイキストフィルタを用いてフィルタリングする過程と、変換手段の出力信号を復号する過程を含む。これを達成するためには、第一のサンプリング速度を持つ信号を、第二のサンプリング速度を持つ信号に変換することが必要となる。いわゆるエリアシングを阻止するために、第一のフィルタが、第一の信号を第二の信号に対する標本化定理も満たされるような方法にてフィルタリングするように設計される。この変換およびフィルタリングのために、信号の振幅が、実際のシンボル速度に依存して変化することとなる。
実質的に一定な振幅を持つ出力信号を得るための第三の制御手段を導入することで、厳密に定義された信号レベルを持つ出力信号を得ることが可能となり、この出力信号はビタビ復号器等のエラー制御復号器によって容易に復号することができる。
本発明のさらなる実施例によると、この受信機は、前記第一のコントローラブル増幅手段、前記第一の制御手段および前記復調器から構成される第一のモジュールと、前記第二のコントローラブル増幅手段および前記アナログ／デジタル変換器手段から構成される第二のモジュールを備え、この第二のモジュールは、前記第一のモジュールの入力に結合された出力は含まない。
受信機の小さなアナログ信号を運ぶ部分は第一のモジュール内に配置し、デジタル部分は第二のモジュール内に配置することで、デジタル部分からの出力が受信機の小さなアナログ信号を運ぶ部分の入力に結合されることが回避され、デジタル部分からの干渉（妨害）信号が小さなアナログ信号に悪影響を与えるのが阻止される。
以下に本発明を図面を参照しながら説明するが、図面中：
図１は、本発明による受信機を示し；
図２は、図１に示す受信機に用いられる復調器１０の一つの実施例を示し；
図３は、図１に示す受信機に用いられる制御手段２０の一つの実施例を示し；
図４は、図１に示す受信機に用いられるサンプリング速度変換手段２６の一つの実施例を示す。
図１に示す受信機内では、入力信号がチューナ２の第一の入力に加えられる。選択されたチャネルを表す信号を運ぶ制御信号がチューナ２の第二の入力に加えられる。チューナ２のIF出力は、ここでは増幅器４として示される第一の増幅手段の入力に接続される。増幅器４の出力は、SAW（Surface Acoustic Wave：表面弾性波）フィルタ８の入力に接続される。SAWフィルタ８の出力は復調器１０の入力に接続される。
復調器１０の同相信号Ｉを運ぶ第一の出力は、増幅器１６の入力と、第一の制御手段１２の第一の入力に接続される。復調器１０の直交信号Ｑを運ぶ第二の出力は、増幅器１８の入力と、第一の制御手段１２の第二の入力に接続される。増幅器４、SAWフィルタ８、復調器１０および第一の制御手段１２は、第一のユニット６内に置かれる。
増幅器１６と増幅器１８の組合せから第二の増幅手段が構成される。増幅器１６の出力は、アナログ／デジタル変換器２２の入力に接続され、増幅器１８の出力は、アナログ／デジタル変換器２４の入力に接続される。アナログ／デジタル変換器２２とアナログ／デジタル変換器２４の組合せからアナログ／デジタル変換手段が構成される。アナログ／デジタル変換器２２の出力は、サンプリング速度変換器２６の第一の入力に接続される。アナログ／デジタル変換器２４の出力は、サンプリング速度変換器２６の第二の入力に接続される。サンプリング速度変換器２６の第一の出力は、復号器２８の第一の入力に接続され、サンプリング速度変換器２６の第二の出力は、復号器２８の第二の入力に接続される。復号器２８の出力には、こうして復号された信号が供給される。
チューナ２は、選択された入力信号を４８０ＭＨｚなる公称周波数を持つIF信号に変換する。DBSを受信用の受信機の場合は、このIF周波数は、屋外ユニットのLNC内に用いられる局部発振器のドリフトのために、この公称周波数から５ＭＨｚだけ異なることがある。
チューナ２の出力信号は、増幅器４によって増幅された後に、SAWフィルタ８によってフィルタされる。このSAWフィルタ８は、隣接チャネル選択性を提供する。このSAWフィルタ８の帯域幅は、受信されるべき信号の最大帯域幅より１０ＭＨｚ広くなるように選択される。この追加の１０ＭＨｚは、所望の信号が公差およびLNCのドリフトに起因してASWフィルタの通過帯域外に出ることを阻止するできるように選択される。
復調器１０内では、入力信号が４８０ＭＨｚなる固定周波数を持つ直交発振器信号と混合される。復調器１０の出力には、復調された信号ＩおよびＱが供給される。第一の制御手段１２は、復調器の出力信号の電力を表す信号Ｐを決定する。この信号Ｐは、Ｐ＝Ｉ2＋Ｑ2に従って決定される。復調器の出力信号が直交信号でない場合は、復調器の出力信号の電力を表す信号Ｐ’は、復調器の出力信号の平方あるいはこの近似を決定することによって決定される。第一の制御手段１２内で、基準値から信号Ｐ（あるいはＰ’）が差し引かれ、この差信号が低域通過フィルタに加えられ、この低域通過フィルタの出力信号が、第一の制御手段１２の出力信号に加えられる。制御手段１２のこの出力信号によって、コントローラブル増幅器４の利得が適応化され、これによって、信号ＩおよびＱによって表される信号の電力Ｐの値が基準値と等しくなるように制御される。この基準値は、復調器１０内での歪みが回避できるように選択される。
増幅器１６と１８によって増幅されたこれら直交信号ＩおよびＱは、その後、第一のサンプリング速度にてサンプリングされ、それぞれ、アナログ／デジタル変換器２２と２４によってデジタル信号に変換される。DVB用の受信機の場合は、この第一のサンプリング速度に対する適当な値として、６４ＭＨｚが用いられる。第一の制御手段１２は、これらアナログ／デジタル変換器２２、２４の一つの出力が、オーバーフローする傾向があったり、あるいは、アナログ／デジタル変換器２２、２４の一つの出力信号が、アナログ／デジタル変換器２２、２４の全ダイナミックレンジを活用するためには低すぎたりしないか否か決定する。これは、アナログ／デジタル変換器２２、２４の少なくとも一つの出力信号がその最大値を取る回数をカウントすることによって行なわれる。コントローラブル増幅器４の利得を適応化することで、アナログ／デジタル変換器２２、２４の出力信号が、サンプルの所定の割合がアナログ／デジタル変換器の出力によって表すことができる最大値以上となるように制御される。
サンプリング速度変換器２６は、第一のサンプリング速度によってサンプリングされたこれら直交信号を実際のシンボル速度の二倍のサンプリング速度にてサンプリングされた直交信号に変換する。ここで、このシンボル速度は１２〜２４ＭＨｚの範囲で変動する。サンプリング速度変換器２６は、さらに、その入力における信号の周波数および位相オフセットを除去するように設計される。このサンプリング速度変換器２６の出力信号が、復号器２８によって復号される。
本発明は、直交受信機との関連で説明されるが、ただし、本発明の範囲はこれに限定されるものではないことに注意する。例えば、復調器が単一の信号を供給するようにすることも可能であり、この場合は、増幅手段は、単一の増幅器から成り、アナログ／デジタル変換手段は、単一のアナログ／デジタル変換器から成ることとなる。
図２に示す復調器１０の入力は、乗算器３４の第一の入力と、乗算器３６の第一の入力に接続される。発振器３０の出力が移相要素３２に接続される。移相要素３２の同相発振器信号を運ぶ第一の出力は乗算器３４の第二の入力に接続され、移相要素３２の直交発振器信号を運ぶ第二の出力は乗算器３６の第二の入力に接続される。乗算器３４の出力は、低域通過フィルタ３８の入力に接続され、低域通過フィルタ３８の出力は、復調器１０の出力に接続される。乗算器３６の出力は、低域通過フィルタ４０の入力に接続され、低域通過フィルタ４０の出力は、復調器１０の出力に接続される。
局部発振器３０は、自走発振器として設計される。これは、４８０ＭＨｚなる周波数を持つ信号を生成する。この発振器３０は、周波数制御ループ内には、第二のモジュールの出力信号を第一のモジュールに加える必要性を回避するために含まれない。移相要素３２は、互いに９０°の位相差を持つ２つの信号を生成する。復調器１０の入力信号は、ミキサ３４、３６によってベースバンド信号に変換される。低域通過フィルタ３８、４０は、デジタルシンボルのシンボル速度に対応するベースバンド以上の全ての信号を除去するように設計される。
図３に示す第二の制御手段２０内では、アナログ／デジタル変換器２２の出力信号を運ぶ第一の入力が、比較器４２の第一の入力に接続され、基準信号THが、比較器４２の第二の入力に加えられる、第二の制御手段２０のアナログ／デジタル変換器２４の出力信号を運ぶ第二の入力が、比較器４４の第一の入力に接続され、基準信号THが比較器４４の第二の入力にも加えられる。
比較器４２の出力は、OR-ゲート４６の第一の入力に接続され、比較器４４の出力は、OR-ゲート４６の第二の入力に接続される。OR-ゲート４６の出力は、カウンタ４８の第一の入力に接続される。クロック信号CLKが、カウンタ４８の第二の入力に加えられる。カウンタ４８の出力が、比較器５０の第一の入力に接続され、基準信号REFが、比較器５０の第二の入力に接続される。
比較器５０の非反転出力は、アップ／ダウンカウンタ５４の第一の入力に接続され、比較器５０の反転出力は、アップ／ダウンカウンタ５４の第二の入力に接続される。アップカウント値を表す信号ＰUPがアップ／ダウンカウンタ５４の第三の入力に加えられ、ダウンカウント値を表す信号ＰDOWNがアップ／ダウンカウンタ５４の第四の入力に加えられる。このアップ／ダウンカウンタ５４の出力が第二の制御手段２０の出力となる。
比較器４２は、アナログ／デジタル変換器２２の出力信号のモジュラス（絶対値）がその最大値を取るか否か決定する。これは、アナログ／デジタル変換器２２の出力信号の振幅を表す信号を基準値“111....111”と比較することによって容易に検出することができる。
アナログ／デジタル変換器２２の出力信号が基準値と等しい場合は、比較器４２の出力信号は、“１”なる値を持つこととなり、OR-ゲート４６の出力信号は、“１”となる。カウンタ４８は、１０２４個のサンプルインスタンスに渡っての期間を通じて、OR-ゲート４６の出力信号が“１”となる回数をカウントするように設計される。この回数は、アナログ／デジタル変換器２２、２４の出力信号のピーク値を表す。
カウンタ４８のアナログ／デジタル変換器２２の出力信号のピーク値を表す出力信号が、比較器５０内で基準値REFと比較される。カウンタ４８の出力信号が、基準値REFを超える場合は、比較器５０の（非反転）出力は“０”なる値となり、比較器５０の反転出力は、“１”なる値となる。
この結果として、アップ／ダウンカウンタ５４は、そのカウントを、この１０２４個のサンプリング期間の終端において、値ＰDOWNだけ低減する。アップ／ダウンカウンタ５４の出力信号が増幅器１６、１８の利得を制御するために用いられるために、増幅器の利得が低減され、アナログ／デジタル変換器２２の出力信号が低減される。
他方、カウンタ４８の出力信号が、基準値REFより小さな場合は、比較器５０の（非反転）出力は、“１”なる値となり、比較器５０の反転出力は、“０”なる値となる。
この結果として、アップ／ダウンカウンタ５４は、そのカウントを、この１０２４個のサンプリング期間の終端において、値ＰUPだけ増加する。アップ／ダウンカウンタ５４の出力信号が増幅器１６、１８の利得を制御するために用いられるために、増幅器の利得が増加され、アナログ／デジタル変換器２２の出力信号が増加される。
比較器４４は、アナログ／デジタル変換器２４の出力に対して、比較器４２と同一の機能を遂行し、OR-ゲート４６によって、比較器４２と４４の出力信号が結合される。
ＰUPとＰDOWNの値は、アナログ／デジタル比較器２２、２４の少なくとも一つの出力信号が高すぎる場合は、第二の制御手段２０のリアクションはより速くなり、アナログ／デジタル比較器２２、２４の少なくとも一つの出力信号が低すぎる場合は、第二の制御手段のリアクションはより遅くなるように、異なる値とすることもできる。これら異なるリアクション速度は、出力信号が高すぎる場合の方が、出力信号が低すぎる場合より、復号された信号に与える悪影響が大きくなるという理由によるものである。
図４に示すサンプリング速度変換器２６内では、同相信号Ｉは、オフセット相殺器６０の入力に加えられ、オフセット相殺器６０の出力は、ミキサ６６の第一の入力に接続される。直交信号Ｑは、オフセット相殺器６２の入力に加えられ、オフセット相殺器６２の出力は、ミキサ７０の第一の入力に接続される。デジタルチューナブル発振器（DTO）６８の第一の出力は、ミキサ６６の第二の入力に接続され、デジタルチューナブル発振器６８の第二の出力は、ミキサ７７の第二の入力に接続される。ミキサ６６の出力は、低域通過フィルタ７２の入力に接続され、ミキサ７０の出力は、低域通過フィルタ７４の入力に接続される。低域通過フィルタ７２の出力は、デシメータ７６の入力に接続され、低域通過フィルタ７４の出力は、デシメータ７８の入力に接続される。デシメータ７６の出力は、平方根ナイキストフィルタ８０の入力に接続され、デシメータ７８の出力は、平方根ナイキストフィルタ８２の入力に接続される。デシメータ７６、７８は、クロック信号回復回路８１によって生成されるクロック信号によって制御される。このクロック信号の周波数は、シンボル速度ｆSYMBOLの二倍に相当する。
フィルタ８０の出力は、AGC増幅器８４の入力に接続され、フィルタ８２の出力は、AGC増幅器８６の入力に接続される。AGC増幅器８４の出力信号ＩAを運ぶ出力は、ミキサ９２の第一の入力と、AGCコントローラ８８の第一の入力に接続される。AGC増幅器８６の出力信号ＱBを運ぶ出力は、ミキサ９４の第一の入力と、ここではAGCコントローラ８８として示される第三の制御手段の第二の入力に接続される。AGCコントローラ８８の出力は、AGC増幅器８４、８６の制御入力に接続される。
デジタル発振器９０の第一の出力が、ミキサ９２の第二の入力に接続され、デジタル発振器９０の第二の出力が、ミキサ９４の第二の入力に接続される。ミキサ９２の出力は、デジタル発振器９０の第一の入力に接続され、ミキサ９４の出力は、デジタル発振器９０の第二の入力に接続される。
ミキサ９２、９４の出力は、また、出力信号ＩBおよびＱBとしても供給される。
オフセット相殺器６０、６２は、ＤＣオフセットのない信号ＩおよびＱを受信機の次の要素に供給するために用いられる。ミキサ６６、７０とデジタルチューナブル発振器６８とを組み合わせることの目的は、第一の同相フィルタ７２と直交フィルタ７４に、周波数オフセットのない信号を供給することにある。これは、信号ＩAとＱAの周波数を測定し、この信号の周波数が０からずれる場合は、発振器６８を調節することによって達成される。ミキサ６６、７０の出力信号を、フィルタ７２、７４によってフィルタすることで、デシメータ７６、７８内でのサンプリング速度の低下に起因するエリアシングが防止される。
デシメータ７６、７８は、第一のサンプリング速度（例えば、６４ＭＨｚ）を持つそれらの入力信号を、受信された信号の実際のシンボル速度の二倍に等しい第二のサンプリング速度を持つ出力信号に変換する。この第二のサンプリング速度は、例えば、２４〜４８ＭＨｚの範囲で変動する。デシメータ７６、７８は、当業者においては周知であり、例えば、F.M.Gardnerによって、IEEE transactions on communications.Vol.41,No.3,March 1993,pp.501〜507に掲載の論文“Interpolation in Digital Modems-Part I: Fundamentals”および、L.Erup,F.M.GardnerおよびR.A.Harrisによって、IEEE transactions on communications.Vol.41,No.6,June 1993,pp.998〜1008に掲載の論文“Interpolation in Digital Modems-Part II: Implementation and performance”において説明されているために、詳しくは、これらを参照されたい。さらに、デシメータ７６、７８の代替の実施例が合衆国特許第5,349,548号に開示されているため、これも参照されたい。
デシメータ７６、７８の出力信号は、平方根ナイキスト伝達関数を持つフィルタ８０、８２によってフィルタされるが、この伝達関数は、以下のように書くことができる：
0004027431.tif 000002
式（１）において、｜Ｈ（Ｆ）｜2は、フィルタ８０、８２の伝達関数のモジュラス（絶対値）の二乗であり、ｆSYMBOLは、実際のシンボル周波数（速度）であり、αは、いわゆるロールオフ係数である。
増幅器８４、８６は、AGCコントローラ８８と一体となって、一定の振幅を持つ出力信号を供給する。ミキサ９２、９４は、増幅器８４、８６の出力信号から位相エラーを除去するように設計される。これら増幅器からの出力信号は、コントローラブルデジタル発振器９０からの信号と混合される。デジタル発振器９０は、ミキサ９２、９４の出力信号ＩB、ＱBを基準値と比較することで、この位相エラーを決定する。発振器６８とミキサ６６、７０かな成る独立した周波数制御ループと、発振器９０とミキサ９２、９４からなるもう一つの独立した位相制御ループを用いることの長所として、取得時間が大幅に低減される。さらに、位相制御ループの遅延が小さなために、位相ノイズの優れた抑圧が達成される。シンボル速度が低い場合、これら別個のループを用いた場合、第一のループ内に、第二のループによって修正することが不可能なサイクルスリップが発生することがある。シンボル速度が低い場合にこれらサイクルスリップが発生することを阻止するために、チューナブル発振器６８は、位相エラーを表す信号も用いる。この様子が信号ＩAとＱAに加えて、信号ＩBとＱBも発振器６８に加えられることによって示される。信号ＩBとＱBからサンプリング速度変換器２６の出力信号が形成される。
【図１】
0004027431.tif 000003
【図２】
0004027431.tif 000004
【図３】
0004027431.tif 000005
【図４】
0004027431.tif 000006