(57)【特許請求の範囲】
【請求項１】
４個のデータレジスタからなるシフトレジスタを複数組備えて、４倍オーバーサンプルされた入力データを１シンボル長ずつシフト入力して保持し、各組のシフトレジスタの最も後段に位置するデータレジスタの出力を逆拡散演算用として出力するデータシフト手段と、４倍オーバーサンプリング位相に同期したクロック信号を前記データシフト手段に供給するクロック信号供給手段と、マッチトフィルタの演算精度であるオーバーサンプル数設定により決められる、チップレートの１倍または２倍または４倍早いスピードのサンプリング周波数に同期したタイミング毎に前記データシフト手段におけるデータの更新及び保持制御を行うと共にデータシフト経路を切り替えるデータシフト切替手段と、を具備することを特徴とするマッチトフィルタ。
【請求項２】
４個のデータレジスタからなるシフトレジスタを複数組備えて、４倍オーバーサンプルされた入力データを１シンボル長ずつシフト入力して保持し、各組のシフトレジスタの最も後段に位置するデータレジスタの出力を逆拡散演算用として出力するデータシフト手段と、マッチトフィルタの演算精度であるオーバーサンプル数設定により決められる、チップレートの１倍または２倍または４倍早いスピードのサンプリング周波数に同期したタイミング毎に前記データシフト手段におけるデータシフト経路を切り替えるデータシフト切替手段と、マッチトフィルタの演算精度であるオーバーサンプル数設定により決められる、チップレートの１倍または２倍または４倍早いスピードのサンプリング周波数に同期したタイミングのクロック信号を前記データシフト手段に供給するクロック制御手段と、を具備することを特徴とするマッチトフィルタ。
【請求項３】
請求項１又は請求項２記載のマッチトフィルタを具備し、前記マッチトフィルタの相関検出結果に基づいて同期獲得又は同期追従を行うことを特徴とするＣＤＭＡ受信装置。
【請求項４】
請求項１又は請求項２記載のマッチトフィルタを用いてスペクトラム拡散変調信号について同期を獲得し、獲得した同期タイミングに基づいて制御を行うことを特徴とする基地局装置。
【請求項５】
請求項１又は請求項２記載のマッチトフィルタを用いてスペクトラム拡散変調信号について同期を獲得し、獲得した同期タイミングに基づいて制御を行うことを特徴とする移動通信端末装置。
【請求項６】
請求項４記載の基地局装置と、請求項５記載の移動通信端末装置と、を具備することを特徴とする移動体通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スペクトル拡散通信方式の同期確立処理において使用されるマッチトフィルタに関する。
【０００２】
【従来の技術】
近年、移動体通信システムにおいては、周波数利用効率が高く、高速且つ高品質なデータ通信が可能なスペクトル拡散通信、特にＣＤＭＡ（Code Division Multiple Access 符号分割多元接続）方式が主流になっている。移動体通信システムの移動通信端末装置に求められる特徴として小型、軽量が挙げられるが、これらを達成する１つとして回路規模の削減があげられる。移動体通信システムの基地局装置においても、扱えるユーザ数を多くするために大規模な受信回路を多数内蔵していることもあって装置の回路規模削減が課題となっている。
【０００３】
移動通信端末装置、基地局装置の両装置とも規模削減に効果的な項目として同期部で用いられるマッチトフィルタの規模削減が挙げられる。マッチトフィルタは受信部にて使用され、ユーザから届いた受信データが装置の基準タイミングからどの程度遅れているかを示すデータ（遅延プロファイル）を出力する。装置はマッチトフィルタが出力した遅延プロファイルデータを基にＲＡＫＥ受信を行う。
【０００４】
一般的にＣＤＭＡ方式の移動体通信システムの送信ベースバンド信号処理部は、送るべきデータを拡散符号で拡散したチップレートのデータを最小の単位として処理を行っている。これに対して、受信ベースバンド処理部で用いられるマッチトフィルタでは、遅延プロファイルのタイミング精度を１チップ区間の倍にするため、前段に設けられるＡ／Ｄ(Analog/Digital)コンバータで２倍オーバーサンプリングしたデータを生成し、それをマッチトフィルタに入力して演算を行っている。
【０００５】
従来のマッチトフィルタでは、オーバーサンプリングする精度をシステムとして可変とするために、１倍オーバーサンプルした受信データから相関結果を算出するマッチトフィルタを、対応するオーバーサンプル数分だけパラレルに備え、それぞれの相関出力を選択回路で選択出力する構成で対応していた。
【０００６】
図１０は、従来のマッチトフィルタの構成を示すブロック図である。
この図に示すマッチトフィルタ１００１は、１倍、２倍、４倍のオーバーサンプリングに対応するものである。装置（例えばＣＤＭＡ受信装置）で必要なマッチトフィルタの演算精度（＝オーバーサンプル数）がチップレートに対して４倍まで必要な場合、構成としては４倍オーバーサンプルに対応した構成となる。
【０００７】
マッチトフィルタ１００１は、サンプリング位相にそれぞれ対応した相関演算部１００２、１００３、１００４、１００５と、相関演算部１００２、１００３、１００４、１００５の相関演算結果からマッチトフィルタ１００１が出力すべき内容を選択する選択部１００６と、メモリ部１０２０とを備えている。相関演算部１００２、１００３、１００４、１００５は、クロック発生部１００７、１００８、１００９、１０１０を備えている。クロック発生部１００７、１００８、１００９、１０１０は受信入力データＤｉの４種類の位相Ａ〜位相Ｄに対応するタイミングでクロックＣａ、Ｃｂ、Ｃｃ、Ｃｄを出力する。
【０００８】
〔４倍オーバサンプル動作〕
図１１は、マッチトフィルタ１００１の４倍オーバーサンプル動作時のタイミングチャートである。
【０００９】
この図において、受信入力データＤｉは、１チップ区間に位相Ａから位相Ｄまで４倍オーバーサンプリングされたデータである。Ａ系相関信号は相関演算部１００２のシンボル積分部１０１１から出力される。Ｂ系相関信号は相関演算部１００３のシンボル積分部１０１４から出力される。
【００１０】
また、Ｃ系相関信号は相関演算部１００４のシンボル積分部１０１２から出力される。Ｄ系相関信号は相関演算部１００５のシンボル積分部１０１３から出力される。Ａ系クロックＣａで相関演算部１００２が動作し、Ｂ系クロックＣｂで相関演算部１００３が動作する。また、Ｃ系クロックＣｃで相関演算部１００４が動作し、Ｄ系クロックＣｄで相関演算部１００５が動作する。選択信号ＳＳは選択信号発生部１０１５から出力される。選択部１００６からは４倍オーバーサンプルの相関出力結果が得られる。この場合、メモリ部１０２０に相関出力結果が蓄積されて相関出力Ｓｏが得られる。
【００１１】
〔２倍オーバサンプル動作〕
図１２は、マッチトフィルタ１００１が２倍オーバーサンプル動作するときのタイミングチャートである。
【００１２】
この図において、受信入力データＤｉは、１チップ区間に位相ＡからＤまで４倍オーバーサンプリングされたデータである。なお、この場合、受信入力データＤｉは２倍オーバーサンプルされたデータであっても良い。クロック発生部１００７及び１００９から受信入力データＤｉの２種類の位相Ａ及びＣに対応するタイミングでクロックが出力される。
【００１３】
他の２種類の位相Ｂに対応するＢ系クロックＣｂと位相Ｄに対応するＤ系クロックＣｄについては、相関演算部１００３及び１００５を使用しないことから、消費電力削減のためにＬｏｗレベルに固定される。相関演算部１００２はＡ系クロックＣａで動作し、相関演算部１００４はＣ系クロックＣｃで動作する。相関演算部１００２のシンボル積分部１０１１からＡ系相関信号が出力され、相関演算部１００４のシンボル積分部１０１２からＣ系相関信号が出力される。選択信号発生部１０１５からは選択信号ＳＳが出力され、選択部１００６からは２倍オーバーサンプルの相関出力結果が得られる。この場合、メモリ部１０２０に相関出力結果が蓄積されて相関出力Ｓｏが得られる。
【００１４】
〔１倍オーバサンプル動作〕
図１３は、マッチトフィルタ１００１が１倍オーバーサンプル動作するときのタイミングチャートである。
【００１５】
この図において、受信入力データＤｉは、１チップ区間に位相Ａから位相Ｄまで４倍オーバーサンプリングされたデータである。なお、この場合、受信入力データＤｉは１倍オーバーサンプルされたデータであっても良い。クロック発生部１００７からは、受信入力データＤｉの１種類の位相Ａに対応するタイミングでクロックが出力される。他の３種類の位相Ｂ、Ｃ及びＤに対応するＢ系クロックＣｂ、Ｃ系クロックＣｃ及びＤ系クロックＣｄについては、相関演算部１００３、１００４及び１００５を使用しないことから、消費電力削減のためにＬｏｗレベルに固定される。
【００１６】
相関演算部１００２はＡ系クロックＣａで動作し、相関演算部１００２のシンボル積分回路１０１１からＡ系相関信号が出力される。選択信号発生部１０１５からは選択信号ＳＳが出力され、選択部１００６からは１倍オーバーサンプルの相関出力結果が得られる。この場合、メモリ部１０２０に相関出力結果が蓄積されて相関出力Ｓｏが得られる。
【００１７】
【発明が解決しようとする課題】
しかしながら、従来のマッチトフィルタにおいては、オーバーサンプル数を可変にする場合、１倍オーバーサンプルのマッチトフィルタを４つ備える必要がある。このため、マッチトフィルタの規模が大きくなり、適用する装置（例えばＣＤＭＡ受信装置）の小型・軽量化が困難であり、またこれらのことから低コスト化が困難であるという問題がある。
【００１８】
すなわち、１倍オーバーサンプルから４倍オーバーサンプルまでのオーバーサンプル数を可変とする構成を採る場合、１シンボル長のタップを備えた１オーバーサンプル構成のマッチトフィルタを４系統併設し、夫々の出力を所定のタイミングで切り替えて出力する構成を採る必要がある。
【００１９】
しかし、２倍オーバーサンプルの相関出力が必要な場合には２系統のマッチトフィルタを動作させる必要がなく、また１倍オーバーサンプルの相関出力が必要な場合には３系統のマッチトフィルタを動作させる必要がない。すなわち、従来のマッチトフィルタの構成で可変のオーバーサンプル数に対応する場合、動作により冗長な回路構成が存在することになる。それ故にマッチトフィルタの規模が大きくなり、適用する装置の規模増大にも影響を与えることになる。
【００２０】
本発明は係る点に鑑みてなされたものであり、オーバーサンプル数を可変にしながらも回路構成の簡素化を図ることができるマッチトフィルタを提供することを目的とする。
【００２１】
【課題を解決するための手段】
請求項１に係る発明のマッチトフィルタは、４個のデータレジスタからなるシフトレジスタを複数組備えて、４倍オーバーサンプルされた入力データを１シンボル長ずつシフト入力して保持し、各組のシフトレジスタの最も後段に位置するデータレジスタの出力を逆拡散演算用として出力するデータシフト手段と、４倍オーバーサンプリング位相に同期したクロック信号を前記データシフト手段に供給するクロック信号供給手段と、１倍、２倍、４倍の各オーバーサンプル毎に前記データシフト手段におけるデータの更新及び保持制御を行うと共にデータシフト経路を切り替えるデータシフト切替手段と、を具備する構成を採る。
【００２２】
この構成によれば、４倍オーバサンプル分のデータシフトレジスタを備えるとともに、１、２、４倍のオーバーサンプル毎に異なるシフト動作をさせるデータシフト経路を切り替えることから、コードレジスタ、逆拡散演算部、シンボル積分部の回路構成が１倍オーバサンプル分のみで済み、従来のような１オーバーサンプル構成のマッチトフィルタを４系統併設する必要がなくなることから回路規模の削減が可能となる。したがって、小型・軽量化が可能となり、また小型・軽量化によってコストの削減が可能となる。
【００２３】
請求項２に係る発明のマッチトフィルタは、４個のデータレジスタからなるシフトレジスタを複数組備えて、４倍オーバーサンプルされた入力データを１シンボル長ずつシフト入力して保持し、各組のシフトレジスタの最も後段に位置するデータレジスタの出力を逆拡散演算用として出力するデータシフト手段と、１倍、２倍、４倍のオーバーサンプル数毎に前記データシフト手段におけるデータシフト経路を切り替えるデータシフト切替手段と、１倍、２倍、４倍の各オーバサンプル毎に夫々に応じたオーバサンプリング位相に同期したクロック信号を前記データシフト手段に供給するクロック制御手段と、を具備する構成を採る。
【００２４】
この構成によれば、４倍オーバサンプル分のデータシフトレジスタを備えるとともに、１、２、４倍のオーバーサンプル毎に異なるシフト動作をさせるデータシフト経路を切り替えることから、コードレジスタ、逆拡散演算部、シンボル積分部の回路構成が１倍オーバサンプル分のみで済み、従来のような１オーバーサンプル構成のマッチトフィルタを４系統併設する必要がなくなることから回路規模の削減が可能となる。したがって、小型・軽量化が可能となり、また小型・軽量化によってコストの削減が可能となる。
【００２５】
因みに、請求項１に係る発明のマッチトフィルタではデータシフト切替手段でデータの更新及び保持制御並びに経路切替を行うが、請求項２に係る発明のマッチトフィルタでは経路切替をデータシフト切替手段で行い、データの更新及び保持制御をクロック制御手段にて行う。
【００２６】
請求項３に係る発明のＣＤＭＡ受信装置は、請求項１又は請求項２に係る発明のマッチトフィルタを具備し、前記マッチトフィルタの相関検出結果に基づいて同期獲得又は同期追従を行う構成を採る。
【００２７】
この構成によれば、請求項１又は請求項２に係る発明のマッチトフィルタを具備するので、小型、低コスト及び低消費電力化が図れるＣＤＭＡ受信装置を提供することができる。
【００２８】
請求項４に係る発明の基地局装置は、請求項１又は請求項２に係る発明のマッチトフィルタを具備し、前記マッチトフィルタにてスペクトラム拡散変調信号について同期を獲得し、獲得した同期タイミングに基づいて制御を行う構成を採る。
【００２９】
この構成によれば、請求項１又は請求項２に係る発明のマッチトフィルタを具備するので、小型、低コスト及び低消費電力化が図れる基地局装置を提供することができる。
【００３０】
請求項５に係る発明の移動通信端末装置は、請求項１又は請求項２記載のマッチトフィルタを具備し、前記マッチトフィルタにてスペクトラム拡散変調信号について同期を獲得し、獲得した同期タイミングに基づいて制御を行う構成を採る。
【００３１】
この構成によれば、請求項１又は請求項２に係る発明のマッチトフィルタを具備するので、小型、低コスト及び低消費電力化が図れる移動通信端末装置を提供することができる。
【００３２】
請求項６に係る発明の移動体通信システムは、請求項４記載の基地局装置と、請求項５記載の移動通信端末装置と、を具備する構成を採る。
【００３３】
この構成によれば、小型、低コスト及び低消費電力化が図れる基地局装置と移動通信端末装置とを具備する移動体通信システムを提供することができる。
【００３４】
【発明の実施の形態】
本発明の骨子は、４倍オーバーサンプルされた入力データを１シンボル長ずつシフト入力して保持し、各組のシフトレジスタの最も後段に位置するデータレジスタの出力を逆拡散演算用として出力するデータシフト手段に、４倍オーバーサンプリング位相に同期したクロック信号を常時供給し、１倍、２倍、４倍の各オーバーサンプル毎にデータシフト手段におけるデータの更新及び保持制御を行うことである。
【００３５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００３６】
（実施の形態１）
図１は、本発明の実施の形態１に係るマッチトフィルタの構成を示すブロック図である。
【００３７】
図１において、マッチトフィルタ１０１は、データシフトレジスタ１０２と、このデータシフトレジスタ１０２に必要な選択信号（１倍、２倍、４倍オーバサンプル切替信号）を発生するオーバーサンプルシフト制御部１０３と、クロックを発生し、データシフトレジスタ１０２にクロックを供給するクロック発生部１０４と、１シンボル相関演算に必要な拡散コードを取り込み、シリアル／パラレル変換するコードレジスタ１０５と、データシフトレジスタ１０２に格納されたデータとコードレジスタ１０５に格納された拡散コードとから逆拡散演算を行う逆拡散演算部１０６と、逆拡散演算後の相関結果を算出するシンボル積分部１０７と、相関出力結果を蓄積するメモリ部１０８とを備えている。
【００３８】
データシフトレジスタ１０２は、４倍オーバーサンプルされた受信入力データＤｉを１シンボル長ずつシフトして保持するもので、４タップ分のデータレジスタ１１０、１１１、１１２、１１３からなるシフトレジスタを合計２５６組備えるとともに、各シフトレジスタ毎に選択回路１１４、１１５、１１６、１１７を備えている。４タップ分のシフトレジスタの最も後段に位置するデータレジスタ（例えば１組目ではデータレジスタ１１３）の出力が逆拡散演算部１０６に入力される。これは、他の２５５組の各シフトレジスタにおいてもその最後に位置するデータレジスタの出力が逆拡散演算部１０６に入力される。
【００３９】
選択回路１１４は、オーバサンプルシフト制御部１０３からの選択信号ＳＥＬ４１により、受信入力データＤｉと、データ入力側から１タップ目のデータレジスタ１１０の出力うち１つを選択する。選択回路１１５は、オーバサンプルシフト制御部１０３からの選択信号ＳＥＬ４２１により、データレジスタ１１０の出力と、受信入力データＤｉと、データ入力側から２タップ目に位置するデータレジスタ１１１の出力のうち１つを選択する。
【００４０】
選択回路１１６は、オーバサンプルシフト制御部１０３からの選択信号ＳＥＬ４１により、データレジスタ１１１の出力と、データ入力側から３タップ目に位置するデータレジスタ１１２の出力のうち１つを選択する。選択回路１１７は、オーバサンプルシフト制御部１０３からの選択信号ＳＥＬ４２１０により、データレジスタ１１２の出力と、データレジスタ１１１の出力と、受信入力データＤｉと、データ入力側から４タップ目に位置するデータレジスタ１１３の出力のうち１つを選択する。
【００４１】
データレジスタ１１０は、選択回路１１４で選択されたデータを保持する。データレジスタ１１１は、選択回路１１５で選択されたデータを保持する。データレジスタ１１２は、選択回路１１６で選択されたデータを保持する。データレジスタ１１３は、選択回路１１７で選択されたデータを保持する。逆拡散演算部１０６は、データレジスタ１１３に保持されたデータとコードレジスタ１０５の入力側から１タップ目のデータについて逆拡散演算を行い、その結果をシンボル積分回路１０７へ出力する。コードレジスタ１０５は、１シンボル相関演算に必要な拡散コードを入力しシリアル／パラレル変換して出力する。
【００４２】
次に、上記構成のマッチトフィルタ１０１の動作について、図２から図４に示すタイミングチャートを参照しながら説明する。
【００４３】
〔４倍オーバサンプル動作〕
図２は、マッチトフィルタ１０１の４倍オーバーサンプル設定時の動作を示すタイミングチャートである。
【００４４】
クロック発生部１０４からは４倍オーバーサンプリング位相に同期したクロック信号ＣＬＫがデータシフトレジスタ１０２に入力される。受信入力データＤｉがサンプリング位相Ａ〜Ｄの４位相を１チップ周期として入力される。この４倍オーバーサンプル動作ではデータレジスタ１１０〜１１３の全てが使用される。オーバーサンプルシフト制御部１０３からは、データシフトレジスタ１０２で使用される制御信号ＳＥＬ４１、ＳＥＬ４２１、ＳＥＬ４２１０が出力される。
【００４５】
制御信号ＳＥＬ４１、ＳＥＬ４２１、ＳＥＬ４２１０信号は、４倍オーバーサンプル設定時には全て”４”に固定される。これにより、データシフトレジスタ１０２のデータレジスタ１１０、１１１、１１２、１１３がシフトレジスタ接続となり、これらの出力であるｔａｐ０、ｔａｐ１、ｔａｐ２、ｔａｐ３は、図２に示すように、クロック信号ＣＬＫに同期して受信入力データＤｉをシフトする。すなわち、受信入力データデータＤｉは、ｔａｐ０→ｔａｐ１→ｔａｐ２→ｔａｐ３→…の順でシフトされる。これにより、相関出力Ｓｏは図に示すような結果となる。
【００４６】
〔２倍オーバサンプル動作〕
次に、図３は、マッチトフィルタ１０１の２倍オーバーサンプル設定時の動作を示すタイミングチャートである。
【００４７】
クロック発生部１０４からは４倍オーバーサンプリング位相に同期したクロック信号ＣＬＫがデータシフトレジスタ１０２に供給される。受信入力データＤｉは、サンプリング位相Ａ〜Ｄの４位相を１チップ周期として入力される。この２倍オーバーサンプル動作では、データレジスタ１１０及び１１２は使用されず、データレジスタ１１１及び１１３のみ使用される。
【００４８】
オーバーサンプルシフト制御部１０３からデータシフトレジスタ１０２で使用される制御信号ＳＥＬ４１、ＳＥＬ４２１０が出力される。２倍オーバーサンプル設定時の制御信号ＳＥＬ４２１は、データレジスタ１１１がデータを保持するか更新するかを指定する。制御信号ＳＥＬ４２１０は、データレジスタ１１３がデータを保持するか更新するかを指定する。
【００４９】
制御信号ＳＥＬ４２１、制御信号ＳＥＬ４２１、制御信号ＳＥＬ４２１０を図３に示すように発生することにより、選択回路１１５では、１クロック毎に２，１，２，１…と入力選択の切り替えが行われる。また、選択回路１１７では、１クロック毎に２，０，２，０…と入力選択の切り替えが行われる。したがって、データレジスタ１１１の出力ｔａｐ１とデータレジスタ１１３の出力ｔａｐ３は図３に示すように、受信入力データのデータＤｉからｔａｐ１→ｔａｐ１→ｔａｐ３→ｔａｐ３→…の順でシフトされる。これにより、相関出力Ｓｏは図に示すような結果となる。
【００５０】
〔１倍オーバサンプル動作〕
図４は、マッチトフィルタ１０１の１倍オーバーサンプル設定時の動作を示すタイミングチャートである。
【００５１】
クロック発生部１０４からは４倍オーバーサンプリング位相に同期したクロック信号ＣＬＫがデータシフトレジスタ１０２に供給される。受信入力データＤｉはサンプリング位相Ａ〜Ｄの４位相を１チップ周期として入力される。オーバーサンプルシフト制御部１０３からは、データシフトレジスタ１０２で使用される制御信号ＳＥＬ４２１０が出力される。
【００５２】
１倍オーバーサンプル設定時の制御信号ＳＥＬ４２１０は、データレジスタ１１３がデータを保持するか更新するかを指定する。制御信号ＳＥＬ４２１０を図４に示すように発生することにより、選択回路１１７では、１クロック毎に１，０，０，０，１，０，０，０…と入力選択の切り替えが行われる。したがって、データレジスタ１１３の出力ｔａｐ３は図４に示すように、受信入力データのデータＤｉからｔａｐ３→ｔａｐ３→ｔａｐ３→ｔａｐ３→…の順でシフトされる。これにより、相関出力Ｓｏは図に示すような結果となる。
【００５３】
このように、本実施の形態のマッチトフィルタ１０１によれば、４倍オーバーサンプルされた入力データを１シンボル長ずつシフト入力して保持し、各組のシフトレジスタの最も後段に位置するデータレジスタの出力を逆拡散演算用として出力するデータシフトレジスタ１０２に、４倍オーバーサンプリング位相に同期したクロック信号を常時供給し、１倍、２倍、４倍の各オーバーサンプル毎にデータシフトレジスタ１０２におけるデータの更新及び保持制御を行う。
【００５４】
したがって、従来のマッチトフィルタ１００１と比べて、コードレジスタ、逆拡散演算部、シンボル積分部を約１／４に削減できるとともに、相関出力選択部を削除することができるので、回路規模の大幅な削減が可能となり、これにより小型・軽量化が図れるとともにコストの削減が図れる。
【００５５】
なお、本実施の形態のマッチトフィルタ１０１は、オーバーサンプル数１〜４倍で可変する時の例を示したものであり、同様の考え方を用いることにより他のオーバーサンプル数可変の場合であっても対応可能である。
【００５６】
（実施の形態２）
図５は、本発明の実施の形態２に係るマッチトフィルタの構成を示すブロック図である。
【００５７】
図５において、本実施の形態のマッチトフィルタ５０１は、データシフトレジスタ５０２と、データシフトレジスタ５０２に必要な選択制御信号を発生し出力するオーバーサンプルシフト制御部５０３と、クロックを発生してデータシフトレジスタ５０２に供給するクロック発生部５０４と、１シンボル相関演算に必要な拡散コードを取り込み、シリアル／パラレル変換するコードレジスタ５０５と、データシフトレジスタ５０２に格納されたデータとコードレジスタ５０５に格納された拡散コードとから逆拡散演算を行う逆拡散演算部５０６と、逆拡散演算後の相関結果を算出するシンボル積分部５０７と、相関出力結果を蓄積するメモリ部５０８とを備えている。
【００５８】
データシフトレジスタ５０２は、４倍オーバーサンプルされた受信入力データＤｉを１シンボル長ずつシフト入力して保持するものであり、４タップ分のデータレジスタ５１０、５１１、５１２、５１３からなるシフトレジスタを合計２５６組備えるとともに、各シフトレジスタ毎に選択回路５１４、５１５を備えている。４タップ分のシフトレジスタの最も後段に位置するデータレジスタ（例えば１組目ではデータレジスタ５１３）の出力が逆拡散演算部５０６に入力される。これは、他の２５５組の各シフトレジスタにおいてもその最後に位置するデータレジスタの出力が逆拡散演算部５０６に入力される。
【００５９】
データレジスタ５１０は、データ入力側から１タップ目に位置し、受信入力データＤｉをクロック発生部５０４からのクロックＣＬＫ４によって保持する。データレジスタ５１１は、データ入力側から２タップ目に位置し、選択回路５１４の出力をクロック発生部５０４からのクロックＣＬＫ４２によって保持する。データレジスタ５１２は、データ入力側から３タップ目に位置し、データレジスタ５１１の出力をクロック発生部５０４からのクロックＣＬＫ４によって保持する。データレジスタ５１３は、データ入力側から４タップ目に位置し、選択回路５１５の出力をクロック発生部５０４からのクロックＣＬＫ４２１によって保持する。
【００６０】
選択回路５１４は、オーバーサンプルシフト制御部５０３からの選択信号ＳＥＬ４２により、データレジスタ５１０の出力と受信入力データＤｉのうち１つを選択する。選択回路５１５は、オーバーサンプルシフト制御部５０３からの選択信号ＳＥＬ４２１により、データレジスタ５１１の出力と、データレジスタ５１２の出力と、受信入力データＤｉのうち１つを選択する。コードレジスタ５０５は、１シンボル相関演算に必要な拡散コードをシリアル／パラレル変換する。逆拡散演算部５０６は、データレジスタ５１３の出力とコードレジスタ５０５のデータ入力側から１タップ目の内容について逆拡散演算を行い、その結果をシンボル積分部５０７へ出力する。
【００６１】
次に、マッチトフィルタ５０１の動作について、図６から図８に示すタイミングチャートを参照しながら説明する。
【００６２】
〔４倍オーバサンプル動作〕
図６は、マッチトフィルタ５０１の４倍オーバーサンプル設定時の動作を示すタイミングチャートである。
【００６３】
クロック発生部５０４から４倍オーバーサンプリング位相に同期したクロック信号ＣＬＫ４２１、ＣＬＫ４２、ＣＬＫ４がデータシフトレジスタ５０２に入力される。受信入力データＤｉは、サンプリング位相Ａ〜位相Ｄの４位相を１チップ周期として入力される。４倍オーバーサンプル動作では、データレジスタ５１０から５１２の全てが使用される。
【００６４】
オーバーサンプルシフト制御部５０３からは、データシフトレジスタ５０２で使用される制御信号ＳＥＬ４２、ＳＥＬ４２１が出力される。制御信号ＳＥＬ４２、ＳＥＬ４２１は４倍オーバーサンプル設定時には全て”４”に固定される。これにより、データシフトレジスタ５０２のデータレジスタ５１０、５１１、５１２、５１３はシフトレジスタ接続となり、これらの出力であるｔａｐ０、ｔａｐ１、ｔａｐ２、ｔａｐ３は図６に示すようにクロックに同期して受信入力データＤｉをシフトする。これにより、相関出力Ｓｏは図に示すような結果となる。
【００６５】
〔２倍オーバサンプル動作〕
図７は、マッチトフィルタ５０１の２倍オーバーサンプル設定時の動作を示すタイミングチャートである。
【００６６】
クロック発生部５０４から２倍オーバーサンプリング位相に同期したクロック信号ＣＬＫ４２１、ＣＬＫ４２がデータシフトレジスタ５０２に供給される。受信入力データＤｉは、サンプリング位相Ａ〜位相Ｄの４位相を１チップ周期として入力される。２倍オーバーサンプル動作ではデータレジスタ５１１とデータレジスタ５１３が使用される。
【００６７】
オーバーサンプルシフト制御部５０３からはデータシフトレジスタ５０２で使用される制御信号ＳＥＬ４２及びＳＥＬ４２１が出力される。２倍オーバーサンプル設定時の制御信号ＳＥＬ４２は、データレジスタ５１１に入力するデータを選択する。また、制御信号ＳＥＬ４２１は、データレジスタ５１３に入力するデータを選択する。制御信号ＳＥＬ４２１及びＳＥＬ４２を図７に示すように”２”に固定することにより、データレジスタ５１１の出力ｔａｐ１とデータレジスタ５１３の出力ｔａｐ３は図７に示すようになる。これにより、相関出力Ｓｏは図に示すような結果となる。
【００６８】
〔１倍オーバサンプル動作〕
図８は、マッチトフィルタ５０１の１倍オーバーサンプル設定時の動作を示すタイミングチャートである。
【００６９】
クロック発生部５０４からは、１倍オーバーサンプリング位相に同期したクロック信号ＣＬＫ４２１がデータシフトレジスタ５０２に供給される。受信入力データＤｉは、サンプリング位相Ａ〜位相Ｄの４位相を１チップ周期として入力される。オーバーサンプルシフト制御部５０３からは、データシフトレジスタ５０２で使用される制御信号ＳＥＬ４２及びＳＥＬ４２１が出力される。１倍オーバーサンプル設定時の制御信号ＳＥＬ４２１は、データレジスタ５１３に入力するデータを選択する。
【００７０】
制御信号ＳＥＬ４２１を図８に示すように入力することで、データレジスタ１３の出力ｔａｐ３が図８に示すようになる。これにより、相関出力Ｓｏは図に示すような結果となる。ここでのポイントとしては、本実施の形態のマッチトフィルタ５０１は、先に述べた実施の形態１のマッチトフィルタ１０１に比べて、データシフトレジスタ５０２内のデータレジスタ前段の選択回路を削減できるので、更に回路規模及び消費電力の削減を図ることができる。また、データシフトレジスタ５０２内のデータレジスタに対するクロック供給のＯＮ／ＯＦＦ制御がし易いという利点もある。
【００７１】
なお、図５に示すマッチトフィルタ５０１はオーバーサンプル数１〜４倍で可変する場合の例を示したものであり、同様の考え方を用いることにより他のオーバーサンプル数可変の場合であっても対応可能である。
【００７２】
このように、本実施の形態のマッチトフィルタ５０１によれば、４倍オーバーサンプルされた入力データを１シンボル長ずつシフト入力して保持し、各組のシフトレジスタの最も後段に位置するデータレジスタの出力を逆拡散演算用として出力するデータシフトレジスタ５０２に、１倍、２倍、４倍の各オーバサンプル毎に夫々に応じたオーバサンプリング位相に同期したクロック信号を供給し、さらに１倍、２倍、４倍のオーバーサンプル数毎にデータシフトレジスタ５０２におけるデータシフト経路を切り替える。
【００７３】
したがって、クロック発生部５０４の機能が複雑になるものの、データシフトレジスタ５０２の選択回路５１４、５１５の数を実施の形態１のマッチトフィルタ１０１よりも少なくでき、データシフトレジスタへのクロック供給も削減できるので、更に回路規模と消費電力の削減が可能となる。
【００７４】
（実施の形態３）
図１３は、本発明の実施の形態３に係るＣＤＭＡ受信装置の要部構成を示すブロック図である。
【００７５】
この図示すＣＤＭＡ受信装置は、受信アンテナ９０１と、所定のフィルタリング及び増幅する高周波信号処理部９０２と、Ａ／Ｄ変換器９０３と、復調器９０４と、復号器９０５と、復号された信号を音声に換えるコーデック部９０６と、マッチトフィルタ１０１とを有している。マッチトフィルタ１０１は、上述した実施の形態１のものであるが、勿論実施の形態２のマッチトフィルタ５０１でも構わない。スペクトラム拡散された受信信号はマッチトフィルタ１０１で相関演算され相関結果が出力される。
【００７６】
マッチトフィルタ１０１は、従来のマッチトフィルタ１００１より少ない回路規模で１倍から４倍まで可変に対応したオーバーサンプル演算を行うので、本実施の形態のＣＤＭＡ受信装置によれば、マッチトフィルタによる回路規模増分を抑えることが可能となり、装置の価格、サイズ及び消費電力削減を実現できる。通信端末装置の場合は、さらなる装置サイズの削減を図ることができ、また基地局装置においては高集積にチャンネル実装されるシステム全体の消費電力を削減することができる。
【００７７】
【発明の効果】
以上説明したように、本発明によれば、演算するオーバーサンプル数を１倍から４倍まで可変にする場合に、必要なコードレジスタ、逆拡散演算回路部、シンボル積分ブロックの回路規模を約１／４に削減することができるので、適用する装置（例えば、ＣＤＭＡ受信装置、通信端末装置、基地局装置等）の小型・軽量化が図れると共にコストの削減が図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るマッチトフィルタの構成を示すブロック図
【図２】本発明の実施の形態１に係るマッチトフィルタの４倍オーバーサンプル設定時のタイミングチャート
【図３】本発明の実施の形態１に係るマッチトフィルタの２倍オーバーサンプル設定時のタイミングチャート
【図４】本発明の実施の形態１に係るマッチトフィルタの１倍オーバーサンプル設定時のタイミングチャート
【図５】本発明の実施の形態２に係るマッチトフィルタの構成を示すブロック図
【図６】本発明の実施の形態２に係るマッチトフィルタの４倍オーバーサンプル設定時のタイミングチャート
【図７】本発明の実施の形態２に係るマッチトフィルタの２倍オーバーサンプル設定時のタイミングチャート
【図８】本発明の実施の形態２に係るマッチトフィルタの１倍オーバーサンプル設定時のタイミングチャート
【図９】本発明の実施の形態３に係るＣＤＭＡ受信装置の要部構成を示すブロック図
【図１０】従来のマッチトフィルタの構成を示すブロック図
【図１１】従来のマッチトフィルタの４倍オーバーサンプル設定時のタイミングチャート
【図１２】従来のマッチトフィルタの２倍オーバーサンプル設定時のタイミングチャート
【図１３】従来のマッチトフィルタの１倍オーバーサンプル設定時のタイミングチャート
【符号の説明】
１０１、５０１  マッチトフィルタ
１０２、５０２  データシフトレジスタ
１０３、５０３  オーバーサンプルシフト制御部
１０４、５０４  クロック発生部
１０５、５０５  コードレジスタ
１０６、５０６  逆拡散演算部
１０７、５０７  シンボル積分部
１０８、５０８  メモリ部
１１０、１１１、１１２、１１３  データレジスタ
１１４、１１５、１１６、１１７  選択回路
９０１  受信アンテナ
９０２  高周波信号処理部
９０３  Ａ／Ｄ変換器
９０４  復調器
９０５  復号器
９０６  コーデック部
【図１】
0003869760.tif 000002
【図２】
0003869760.tif 000003
【図３】
0003869760.tif 000004
【図４】
0003869760.tif 000005
【図５】
0003869760.tif 000006
【図６】
0003869760.tif 000007
【図７】
0003869760.tif 000008
【図８】
0003869760.tif 000009
【図９】
0003869760.tif 000010
【図１０】
0003869760.tif 000011
【図１１】
0003869760.tif 000012
【図１２】
0003869760.tif 000013
【図１３】
0003869760.tif 000014