(57)【特許請求の範囲】
【請求項１】
入力電流を周期的にスイッチングしながら負荷に供給するとともに、そのスイッチングのオン／オフ時間比を可変制御することにより、上記負荷に供給される出力電圧を所定の目標値に制御するスイッチング電源回路において、上記オン／オフ時間比の制御は１通電周期ごとに独立して行い、各通電周期における上記オン／オフ時間比の制御はオン開始直前の周期での誤差情報を積分した制御誤差に基づいて行うことを特徴とするスイッチング電源回路。
【請求項２】
請求項１において、前記スイッチングのオフ期間内に検出される制御誤差を積分し、この積分結果に基づいて上記オフ期間後のオン期間を可変設定することを特徴とするスイッチング電源回路。
【請求項３】
請求項１または２において、前記スイッチングのオン期間を可変設定するために、通電周期ごとにパルス信号を発生するとともに、その発生パルス信号のパルス幅が制御誤差情報によって可変設定されるパルス幅可変単発パルス発生器を備えたことを特徴とするスイッチング電源回路。
【請求項４】
請求項１において、制御値が目標値を上回る期間を積分し、この積分値が所定レベルになったときを前記スイッチングのオン期間終了タイミングとすることにより、そのスイッチングのオン期間を上記制御誤差に応じて可変設定させるようにしたことを特徴とするスイッチング電源回路。
【請求項５】
請求項１または２において、制御値である出力電圧が所定の基準電圧を下回る度にトリガーされて一定パルス幅のパルス信号を発生する単発パルス発生回路を備え、この単発パルス発生回路が発生するパルス信号によってパルス信号によって前記スイッチングのオン期間開始タイミングを制御することを特徴とするスイッチング電源回路。
【請求項６】
請求項１〜５のいずれかにおいて、前記スイッチング電源回路は、トランスの一次コイルに流れる入力電流をスイッチングし、これによってそのトランスの二次コイルに現れるスイッチング出力電流を整流および平滑して負荷に供給する回路であることを特徴とするスイッチング電源回路。
【請求項７】
請求項６において、前記トランスに高周波トランスを用いたことを特徴とするスイッチング電源回路。
【請求項８】
請求項１〜５のいずれかにおいて、前記スイッチング電源回路は、前記スイッチングのオン時に通電される入力電流をコイルに蓄積する一方、そのスイッチングのオフ時に流れるコイルの慣性電流を整流してコンデンサに充電させることにより、そのコンデンサから出力電圧を取り出す回路であることを特徴とするスイッチング電源回路。
【請求項９】
請求項８において、前記スイッチングのオン期間は、そのオン期間の直前のオフ期間で、かつ出力電圧が所定の基準電圧を下回ったときに検出される制御誤差に基づいて可変設定することを特徴とするスイッチング電源回路。
【請求項１０】
請求項１〜９において、前記スイッチングをＭＯＳトランジスタで行うことを特徴とするスイッチング電源回路。
【請求項１１】
請求項１〜９において、前記スイッチングをバイポーラトランジタで行うことを特徴とするスイッチング電源回路。
【請求項１２】
請求項１〜１１において、前記スイッチングのオン／オフ時間比を可変設定する制御回路の一部または全部を前記スイッチングを行う能動素子と共に同一の半導体基板に集積形成したことを特徴とするスイッチング制御回路。
【請求項１３】
請求項１〜１２のいずれかに記載のスイッチング電源回路の主要部を構成する半導体回路装置であって、入力電流を周期的にスイッチングするスイッチング素子と、このスイッチング素子のオン／オフ時間比を各通電周期ごとに独立して制御する制御回路の少なくとも一部を、共に同一の半導体基板に集積形成したことを特徴とする半導体集積回路装置。
【請求項１４】
請求項１３において、前記スイッチング素子としてパワーＭＯＳトランジスタを形成したことを特徴とする半導体集積回路装置。
【請求項１５】
請求項１３において、前記スイッチング素子としてパワーバイポーラトランジスタを形成したことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はスイッチング電源回路に関し、たとえば電圧安定化電源や直流電圧変換器などに適用して有効なものに関する。
【０００２】
【従来の技術】
スイッチング電源回路は、入力電流を周期的にスイッチングしながら負荷に供給するとともに、そのスイッチングのオン／オフ時間比を可変制御することにより、上記負荷に供給される出力電圧を所定の目標値に制御する。このスイッチング電源回路は、近年では、たとえばパーナルコンピュータのＣＰＵ用ローカル電源や携帯機器用超小型ＤＣ−ＤＣコンバータなどで多く利用されるようになってきた。
【０００３】
図１０は従来のスイッチング電源回路の構成例を示す。同図において、（ａ）は要部の回路図、（ｂ）はその動作波形チャートをそれぞれ示す。
同図に示すスイッチング電源回路は、スイッチング素子としてのパワーＭＯＳトランジスタＱ１、高周波パワートランス１０、ダイオードＤ１，Ｄ２、チョークコイルＬ３、電圧比較器２１、ＬＰＦ（ローパスフィルタ）２２、およびＰＷＭ（パルス幅変調）回路２３、クロック発生器２５などを用いて構成されている。
【０００４】
上記回路において、トランジスタＱ１は、電圧Ｖｉの入力電源とトランス１０の一次コイルＬ１間に直列に介在し、その一次コイルＬ１に流れる入力電流をスイッチングする。これによってトランス１０の二次コイルＬ２に現れるスイッチング出力電流は、ダイオードＤ１で整流された後、チョークコイルＬ３を介して負荷に供給される。負荷は容量Ｃｘと抵抗Ｒｘを等価的に有し、チョークコイルＬ３と共に平滑回路の時定数を形成する。
【０００５】
負荷に供給される出力電圧Ｖｏは、電圧比較器２１にて所定の基準電圧Ｖｒと比較される。この比較器２１の比較出力電圧にはリップルが含まれているため、ＬＰＦ２２により直流化される。ＬＰＦ２２は、上記リップルの周期すなわち上記トランジスＱ１のスイッチング周期に対し、十分に大きな時定数でもって上記比較出力電圧を時間軸上で平均化する。
【０００６】
ＬＰＦ２２で直流化された比較出力電圧はＰＷＭ回路２３にパルス幅制御信号Ｖｍとして与えられる。ＰＷＭ回路２３はクロックφに同期して動作し、一定周期Ｔのパルス信号Ｖｐを発生して上記トランジスタＱ１をスイッチング動作させるが、そのパルス信号Ｖｐのパルス幅すなわちスイッチングのオン／オフ時間比（ｔ１／ｔ２）は、上記パルス幅制御信号Ｖｍによりフィードバック制御される。
【０００７】
つまり、上述したスイッチング電源回路は、制御値である出力電圧Ｖｏと目標値である基準電圧Ｖｒの差すなわち制御誤差の時間平均値を検出し、この時間平均値をゼロとするようなフィードバック制御ループにより、出力電圧Ｖｏを基準電圧Ｖｒに収束させる。
【０００８】
【発明が解決しようとする課題】
上述したスイッチング電源回路は負荷変動が比較的緩慢ならばとくに問題を生じないが、たとえばパーソナルコンピュータのＣＰＵ用ローカル電源のように、負荷電流が急速かつ大きく変動するような場合には、その変動に上記フィードバック制御ループが追従しきれず、いわゆる応答遅れや過剰応答が生じる。この応答特性の不備を補う手段としては、出力ラインに大容量の平滑コンデンサ（容量素子）を並列挿入することが良く行われる。しかし、そのためには負荷電流の変動を十分に吸収できるだけの容量を持つ大型のコンデンサが必要となり、根本的な解決にはならない。たとえば、最近の高速ＣＰＵは低電圧で大電流を消費するようになっているが、このような低インピーダンス負荷の電流変動を平滑コンデンサだけで吸収させるには無理がある。一方、上述した従来のスイッチング電源回路において負荷の急激な変動に対応させるために応答速度を高めると、フィードバック制御のループ動作が不安定になって発振等のトラブルが生じやすくなるという問題が生じる。
また、従来のスイッチング電源回路においては、１通電周期ごとにスイッチングのオン／オフ時間比を決定しているが、その決定は複数の通電周期にわたる出力電圧の平均値に基づいている。このため、オン開始直前の周期で出力電圧が大きく変動するような場合でも、そのオン開始直前の周期での出力電圧の状態だけではなく、それよりも前の周期も含めた複数周期にわたる出力電圧の状態に基づいてオン／オフ時間比が決定されてしまう。この結果、オン／オフ時間比の制御には、そのオン開始直前の周期での出力電圧の状態が迅速かつ適正に反映されないという問題が生じる。
つまり、従来のスイッチング電源回路における制御は、数周期前からの誤差の平均に基づいて行われ、通電周期ごとに独立したものではなかった。このため、負荷変動が比較的緩慢ならばとくに問題は生じないが、たとえばパーソナルコンピュータのＣＰＵ用ローカル電源のように、負荷電流が通電周期内で急速かつ大きく変動するような場合には、出力電圧を迅速かつ安定に制御することができなくなるといった問題が発生する。
【０００９】
この発明は以上のような問題に鑑みたものであって、その目的は、急速かつ大きな負荷変動に対しても迅速かつ安定に応答して所定電圧の電源出力を確保させることができるスイッチング電源回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による手段は、入力電流を周期的にスイッチングしながら負荷に供給するとともに、そのスイッチングのオン／オフ時間比を可変制御することにより、上記負荷に供給される出力電圧を所定の目標値に制御するスイッチング電源回路において、上記オン／オフ時間比の制御は１通電周期ごとに独立して行い、各通電周期における上記オン／オフ時間比の制御はオン開始直前の周期での誤差情報を積分した制御誤差に基づいて行うことを特徴とする。これにより、急速かつ大きな負荷変動に対しても迅速かつ安定に応答して所定電圧の電源出力を確保させることができる。
【００１１】
上記手段は次のような態様がある。すなわち、上記オン／オフ時間比の制御に際しては、上記スイッチングのオフ期間内に検出される制御誤差を積分し、この積分結果に基づいて上記オフ期間後のオン期間を可変設定するとよい。また、通電周期ごとにパルス信号を発生するとともに、その発生パルス信号のパルス幅が電圧によって可変設定されるパルス幅可変単発パルス発生器を用いてもよい。あるいは、フォワードコンバータやバックコンバータ等のように、主スイッチがオンしている期間に出力側へ電力伝送する方式においては、制御値が目標値を上回る期間を積分し、この積分値が所定レベルになったときを前記スイッチングのオン期間終了タイミングとすることによっても、そのスイッチングのオン期間を上記制御誤差に応じて可変設定させることができる。
【００１２】
そのほか、制御値である出力電圧が所定の基準電圧を下回る度にトリガーされて一定パルス幅のパルス信号を発生する単発パルス発生回路を使用し、この単発パルス発生回路が発生するパルス信号によって前記スイッチングの動作を行わせるという態様も可能である。この態様は構成の単純化に有効である。
【００１３】
上記スイッチング電源回路の方式としては、トランスの一次コイルに流れる入力電流をスイッチングし、これによってそのトランスの二次コイルに現れるスイッチング出力電流を整流および平滑して負荷に供給する回路方式が可能である。この場合、トランスには高周波トランスを用いることができる。
【００１４】
また、スイッチングのオン時に通電される入力電流をコイルに蓄積する一方、そのスイッチングのオフ時に流れるコイルの慣性電流を整流してコンデンサに充電させることにより、そのコンデンサから出力電圧を取り出す回路方式も可能である。この場合、スイッチングのオン期間は、そのオン期間の直前のオフ期間で、かつ出力電圧が所定の基準電圧を下回ったときに検出される制御誤差に基づいて可変設定してもよい。
【００１５】
上記スイッチングはＭＯＳトランジスタまたはバイポーラトランジスタのいずれを使っても行うことができる。ＭＯＳトランジスタを使用した場合はスイッチングによる電圧損失を少なくすることができる。バイポーラトランジスタは電流を運ぶキャリアに電荷が正の電子と負の正孔（ホール）の両方を使うので、電子と正孔のいずれか一方を使うＭＯＳトランジスタに比べると、回路の動作が概して高速であり、高速のスイッチングには適している。
【００１６】
上記スイッチングのオン／オフ時間比を可変設定する制御回路の一部または全部は、スイッチングを行う能動素子と共に同一の半導体基板に集積形成することができる。したがって、本発明は、上述したスイッチング電源回路の主要部を構成する半導体回路装置の態様も可能である。この場合、入力電流を周期的にスイッチングするスイッチング素子と、このスイッチング素子のオン／オフ時間比を各通電周期ごとに独立して制御する制御回路の少なくとも一部を、共に同一の半導体基板に集積形成する。そのスイッチング素子としては、パワーＭＯＳトランジスタまたはパワーバイポーラトランジスタを形成する。
【００１７】
【発明の実施の形態】
図１は本発明によるスイッチング電源回路の第１実施例を示す。同図において、（ａ）は要部の回路図、（ｂ）はその動作フローチャートをそれぞれ示す。また、図２は図１の回路の要部における動作波形チャートを示す。
【００１８】
同図に示すスイッチング電源回路は、図１の（ａ）に示すように、スイッチング素子としてのパワーＭＯＳトランジスタＱ１、高周波パワートランス１０、ダイオードＤ１、チョークコイルＬ３、１周期通電制御回路３０、電圧比較器３１、クロック発生器３５などを用いて構成される。この場合、チョークコイルＬ３は、パートランスに結合していないインダクタンスや電流ラインなどに分布または寄生するインダクタンスによって等価的に形成される。
【００１９】
上記回路において、トランジスタＱ１は、電圧Ｖｉの入力電源とトランス１０の一次コイルＬ１間に直列に介在し、その一次コイルＬ１に流れる入力電流をスイッチングする。これによってトランス１０の二次コイルＬ２に現れるスイッチング出力電流は、ダイオードＤ１で整流された後、チョークコイルＬ３を介して負荷に供給される。負荷は容量Ｃｘと抵抗Ｒｘを等価的に有し、チョークコイルＬ３と共に平滑回路の時定数を形成する。
【００２０】
負荷に供給される出力電圧Ｖｏは、電圧比較器３１にて所定の基準電圧Ｖｒと比較される。この比較器３１の比較出力は１周期通電制御回路３０に制御情報として入力される。１周期通電制御回路３０は、図１の（ｂ）に示す動作シーケンス（ステップＳ１１〜Ｓ１５）を実行するように構成されている。
【００２１】
すなわち、１周期通電制御回路３０は、クロックφの１周期（Ｔ）ごとにパルス信号Ｖｐを生成して、そのパルス幅だけ上記パワーＭＯＳトランジスタＱ１をオン駆動する（Ｓ１１）。トランジスタＱ１はそのパルス幅の時間ｔ１だけ入力電流を一次コイルＬ１に通電する。この通電時間ｔ１が経過してトランジスタＱ１がオフになると、そのオフ期間ｔ２にて出力電圧Ｖｏと基準電圧Ｖｒの差すなわち制御誤差を取得する（Ｓ１２〜Ｓ１４）。この制御誤差は上記電圧比較器３１によって検出される。この制御誤差に基づいて次のクロック周期（通電周期Ｔ）内でのパルス幅を新たに設定する（Ｓ１５）。そして、次のクロック周期では、新たに設定されたパルス幅のパルス信号Ｖｐを生成して上記トランジスタＱ１をオン駆動する（Ｓ１１）。これにより、各クロック周期ごとにそれぞれ、直前の制御誤差だけに基づいた通電時間ｔ１が設定される。各通電時間ｔ１はそれぞれ、その制御誤差を縮小する方向に可変設定される。
【００２２】
上述した実施例のスイッチング電源回路は、入力電流をクロックφに同期して周期的にスイッチングしながら負荷に供給するとともに、そのスイッチングのオン／オフ時間比（ｔ１／ｔ２）を可変制御する点では、前述した従来の回路と同様であるが、そのオン／オフ時間比（ｔ１／ｔ２）の制御を１通電周期Ｔごとに独立して行わせる点で、上述した従来の回路と異なる。
【００２３】
すなわち、従来の回路では、前述したように、複数の通電周期Ｔを通して検出および平均化された制御誤差値をゼロとするようなフィードバック制御ループを形成する。この場合、各通電周期Ｔにおけるオン／オフ時間比（ｔ１／ｔ２）には、それ以前の複数の通電周期における制御誤差の時間平均値が反映される。したがって、負荷変動による制御誤差が生じても、その制御誤差がフィードバックされるまでには相当の遅延が生じる。このため、負荷の急激な変化には迅速に追従できず、いわゆる応答遅れが生じてしまう。この応答遅れを補うために、従来のフィードバック制御ループでは、制御誤差の帰還利得（ループ利得）を大きくしたり、あるいは制御誤差の変動を強調する位相補償を行ったりするが、これらは過剰応答による動作の不安定化をもたらし、最悪の場合は発振等の異常動作に陥ることもある。
【００２４】
これに対し、上述した本発明の回路では、図２に例示するように、負荷変動による制御誤差が生じた場合に、その制御誤差は複数の通電周期で平均化されるのを待つことなく、その制御誤差が発生した直後のパルス通電時間ｔ１に即フィードバックされる。これにより、急速かつ大きな負荷変動にも迅速かつ安定に応答して所定電圧の電源出力を確保させることができる。この場合の通電時間ｔ１は１通電周期Ｔごとに独立して設定される。各通電周期Ｔにおける通電時間ｔ１はそれぞれ、その通電の直前における制御誤差だけによって設定される。通電時間ｔ１はオン開始直前の周期での誤差情報を積分した制御誤差だけに基づいて通電周期Ｔごとに設定される。これにより、応答遅れや過剰応答を伴うことなく、出力電圧を目標値に迅速かつ安定に制御することができる。したがって、たとえば、パーソナルコンピュータのＣＰＵ用ローカル電源のように、負荷電流が通電周期内で急速かつ大きく変動するような場合にも、出力電圧を迅速かつ安定に制御することができる。
【００２５】
図３は本発明によるスイッチング電源回路の第２実施例を示す。同図において、（ａ）は要部の回路図、（ｂ）はその動作波形チャートをそれぞれ示す。
この第２実施例は上述した第１実施例を具体化した実施例であって、前記１周期通電制御回路３０を構成するために、積分回路３３とパルス幅可変単発パルス発生器３４を用いている。
【００２６】
制御誤差を検出する電圧比較回路３１は、出力電圧Ｖｏと基準電圧Ｖｒの差をハイとロウの２値論理レベルで出力する。すなわち、制御値である出力電圧Ｖｏが目標値である基準電圧Ｖｒを下回ったときにハイの能動レベルを出力し、その逆のときはロウの非能動レベルを出力する。この比較回路３１の２値出力ｘは、クロックφで設定される１通電周期Ｔごとに積分回路３３で積分される。積分回路３３は上記電圧比較回路３１のハイレベル出力期間を積分する。これにより、出力電圧Ｖｏが基準電圧Ｖｒを下回ったときに、その期間（Ｖｏ＜Ｖｒ）に応じたレベルａを出力する。このレベルａは１通電周期Ｔごとにゼロにリセットされる。
【００２７】
パルス幅可変単発パルス発生器３４はトリガーごとにパルスを１回ずつ発生する一種の単安定マルチバイブレータ（いわゆるモノマルチ）であって、その発生パルス信号Ｖｐのパルス幅は上記積分回路３３の積分出力Ｓｘによって可変制御される。このパルス幅可変単発パルス発生器３４はクロックφの立上がりでトリガーされることにより、１通電周期Ｔごとに上記積分出力Ｓｘのレベルａに応じたパルス幅のパルス信号Ｖｐを発生する。このパルス信号Ｖｐが、入力電流をスイッチングするパワーＭＯＳトランジスタＱ１の制御端子（ゲート電極）に通電制御信号として入力される。これにより、各通電周期Ｔごとにそれぞれ通電時間ｔ１が独立して可変設定される。
【００２８】
図４は本発明の第３実施例を示す。同図において、（ａ）は要部の回路図、（ｂ）はその動作波形チャートをそれぞれ示す。
この第３実施例のスイッチング電源回路は、パワーＭＯＳトランジスタＱ１のオン時に通電される入力電流をコイルＬ４に蓄積する一方、そのトランジスタＱ１のオフ時に流れるコイルＬ４の慣性電流（破線矢印で示す）をダイオードＤ１で整流してコンデンサＣ１に充電させることにより、そのコンデンサＣ１から出力電圧Ｖｏを取り出すように構成されている。いわゆるバックコンバータ型のスイッチング電源回路を構成する。
【００２９】
この実施例では、上記第２実施例と同様、出力電圧Ｖｏと基準電圧Ｖｒの差をハイとロウの２値レベルで出力する電圧比較器３１、この電圧比較器３１の２値出力ｘがハイレベル（−Ｖｏ＜−ｖｒ）となる期間を積分する積分回路３３、およびこの積分回路３３の出力Ｓｘによって発生パルス信号Ｖｐのパルス幅が可変設定されるパルス幅可変単発パルス発生器３４を用いて、各通電周期Ｔごとの通電時間ｔ１を可変設定する。
【００３０】
この場合、上記積分回路３３は、電圧比較器３１の２値出力ｘがハイになって次のパルス通電が開始されるまでの期間を積分する。そして、この期間での積分結果（レベルａ）に基づいて直後のパルス通電時間ｔ１を可変設定する。
【００３１】
図５は本発明の第４実施例を示す。同図において、（ａ）は要部の回路図、（ｂ）はその動作波形チャートをそれぞれ示す。
この第４実施例のスイッチング電源回路は、パワーＭＯＳトランジスタＱ１によってスイッチングされた電流を高周波パワートランス１０の一次コイルＬ１に通電し、そのトランス１０の二次コイルＬ２に現れる電流をダイオードＤ１，Ｄ２、チョークコイルＬ３、コンデンサＣ１を用いて整流および平滑するように構成されている。
【００３２】
この実施例では、出力電圧Ｖｏと基準電圧Ｖｒの差をハイとロウの２値レベルで出力する第１の電圧比較器３１、一定周期のクロックφを発生するクロック発生器４０、そのクロックφの立上がりタイミングを検出するエッジ検出回路４１、２値化出力を行う第２の電圧比較器４３、セット／リセット型フリップフロップからなるラッチ回路４５を用いて、各通電周期Ｔごとに通電時間ｔ１を可変設定する。
【００３３】
この場合、第１の電圧比較器３１は、出力電圧Ｖｏが基準電圧Ｖｒ以上となる期間（Ｖｏ＞Ｖｒ）をハイレベルで出力する。エッジ検出回路４１はクロックφの立上がりエッジを検出してラッチ回路４５をセット状態に設定する。積分回路４２は第１の電圧比較器３１の出力ｘを積分する。第２の電圧比較器４３は、上記積分回路４３の積分出力Ｓｘが所定レベルｈに達したときに上記ラッチ回路４５をリセット状態に復帰させる。このラッチ回路４５のセット状態を通電制御パルス信号Ｖｐとして上記トランジスタＱ１の制御端子（ゲート）に与える。これにより、トランジスタＱ１をクロックφの周期でオンさせてスイッチング通電を行わせるとともに、各通電周期Ｔごとにそれぞれ通電時間ｔ１を独立して可変設定させることができる。
【００３４】
図６は本発明の第５実施例を示す。この実施例は、上記第４実施例の制御回路を前記バックコンバータ方スイッチング電源回路方式（第３実施例）に適用した例を示す。
【００３５】
図７は本発明の第６実施例を示す。同図において、（ａ）は要部の回路図、（ｂ）はその動作波形チャートをそれぞれ示す。
この実施例では、前記１周期通電制御回路３０として単発パルス発生回路５１を使用している。この単発パルス発生回路５１は、トリガーにより一定パルス幅のパルス信号Ｖｐを発生する単安定マルチバイブレータであって、出力電圧Ｖｏが基準電圧Ｖｒを下回る度にトリガーされる。これにより、重負荷時にはパルス信号Ｖｐの発生間隔が狭まってトランジスタＱ１がオン状態となる通電時間比（ｔ１／ｔ２）が増大する一方、軽負荷時にはパルス信号Ｖｐの発生間隔が広がって通電時間比ｔ（１／ｔ２）が減少する。これにより、出力電圧Ｖｏが基準電圧Ｖｒに収束するように制御される。
【００３６】
この場合、各パルス信号Ｖｐのパルス幅は変化しないが、そのパルス信号Ｖｐの発生頻度が多くなることにより、実質的に通電周期Ｔごとの通電時間ｔ１がそれぞれ独立して可変設定されるのと同等の効果が得られる。
【００３７】
図８は上記単発パルス発生回路５１の具体的な回路例を示す。同図に示す回路５１は、バイポーラトランジスタＱ１１，Ｑ１２、ｐチャネルＭＯＳトランジスタＭ４、コンデンサ（容量素子）Ｃ１１，Ｃ１２、および抵抗Ｒ１１〜Ｒ１６により構成されている。
【００３８】
同図において、バイポーラトランジスタＱ１１とＱ１２の各コレクタＡ，Ｂはそれぞれ抵抗Ｒ１１，Ｒ１２を介して電源電位Ｖｃｃに接続されている。一方のトランジスタＱ１１のベースはコンデンサＣ１１を介してが他方のトランジスタＱ１２のコレクタＢに接続され、他方のトランジスタＱ１２のベースはコンデンサＣ１２を介して一方のトランジスタＱ１１のコレクタＡに接続されている。
【００３９】
一方のトランジスタＱ１１のベースは抵抗Ｒ１３を介して電源電位Ｖｃｃ側にバイアスされているが、他方のトランジスタＱ１２のベースは抵抗Ｒ１４とＭＯＳトランジスタＭ４をそれぞれ直列に介して電源電位Ｖｃｃに接続されている。ＭＯＳトランジスタＭ４のゲートは、抵抗Ｒ１５を介して電源電位Ｖｃｃ側にバイアスされるとともに、抵抗Ｒ１６を介してトリガー信号（ｘ）が入力されるようになっている。
【００４０】
同図において、ＭＯＳトランジスタＭ４のゲートが無入力でオープン状態のとき、そのＭＯＳトランジスタＭ４はオフ状態となる。これにより、トランジスタＱ１２はベース電流が供給されずオフ状態にある。一方、トランジスタＱ１１は抵抗Ｒ１３を介して供給されるベース電流によりオン状態にある。これにより、トリガー信号が入力されない定常状態では、一方のトランジスタＱ１１がオンで他方のトランジスタＱ１２がオフの状態となる。このとき、トランジスタＱ１１のコレクタＡはロウレベルを保つ。
【００４１】
ここで、トリガー信号の入力によりＭＯＳトランジスタＭ４が一時的にオン状態にさせられると、そのトランジスタＭ４から抵抗Ｒ１４を通してトランジスタＱ１２にベース電流が供給される。これにより、トランジスタＱ１２がオン駆動される。トランジスタＱ１２が一旦オンになると、トランジスタＱ１１のベース電位がコンデンサＣ１１を通してロウレベルに引っ張られて、そのトランジスタＱ１１がオンからオフに切り替えられる。Ｑ１１がオフになると、今度は、Ｑ１１のコレクタＡからコンデンサＣ１２を通してＱ１２にベース電流が供給されるようになって、Ｑ１２のオン化とＱ１１のオフ化が加速される。この結果、トランジスタＱ１１のコレクタＡがロウレベルからハイレベルに瞬時に立上げられる。
【００４２】
しかし、このあと、コンデンサＣ１１はＲ１３を通して充電されるため、トランジスタＱ１１へのベース電流供給が一定時間経過後に再開される。これにより、Ｑ１１はオンからオフに復帰するが、これにより、Ｑ１１のコレクタＡからＣ１２を通してＱ１２に逆バイアスがかかるようになって、Ｑ１２がオンからオフに復帰される。すなわち、上記とは反対に、Ｑ１２のオフ化とＱ１１のオン化が加速されて、Ｑ１１のコレクタＡがロウレベルとなる元の定常状態に復帰する。
【００４３】
以上のようにして、ＭＯＳトランジスタＭ４を一時的にオン動作させるトリガー入力により、コンデンサＣ１１，Ｃ１２等の時定数により設定される一定パルス幅のパルス信号Ｖｐが一方のトランジスタＱ１１のコレクタＡから出力される。
【００４４】
図９は、本発明による半導体集積回路装置の構成例を示す。
同図に示すように、本発明によるスイッチング電源回路の主要部は、入力電流を周期的にスイッチングするパワートランジスタＱ１と、トランジスタＱ１のオン／オフ時間比を各通電周期ごとに独立して制御する制御回路（３０，３１，３５など）の少なくとも一部を、共に同一の半導体基板に集積形成することができる。
【００４５】
同図において、（ａ）はＭＯＳ型のパワートランジスタＱ１を形成した半導体装置装置１００の等価回路を示し、（ｂ）はバイポーラ型のパワートランジスタＱ１を形成した半導体装置装置１００の等価回路を示す。ＭＯＳトランジスタは一般にドレイン・ソース間での飽和電圧あるいは電圧降下を小さくできるので、これを使用することでスイッチングによる電圧損失を少なくすることができる。また、バイポーラトランジスタは電流を運ぶキャリアに電荷が正の電子と負の正孔（ホール）の両方を使うので、電子と正孔のいずれか一方を使うＭＯＳトランジスタに比べると、回路の動作が概して高速であり、高速のスイッチングには適している。
【００４６】
以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、１周期通電制御回路３０を含む制御回路の一部または全部は、マイクロコンピュータあるいはＤＳＰ（デジタルデータ処理ユニット）などのＩＰ（Intellectual Property）コアを使って構成することも可能である。
【００４７】
【発明の効果】
本発明によれば、入力電流を周期的にスイッチングしながら負荷に供給するとともに、そのスイッチングのオン／オフ時間比を可変制御することにより、上記負荷に供給される出力電圧を所定の目標値に制御するスイッチング電源回路において、急速かつ大きな負荷変動に対しても迅速かつ安定に応答して所定電圧の電源出力を確保させることができる。
【図面の簡単な説明】
【図１】本発明によるスイッチング電源回路の第１実施例を示す回路図およびフローチャートである。
【図２】図１の回路の要部における動作を示す波形チャートである。
【図３】本発明の第２実施例を示す回路図および動作波形チャートである。
【図４】本発明の第３実施例を示す回路図および動作波形チャートである。
【図５】本発明の第４実施例を示す回路図および動作波形チャートである。
【図６】本発明の第５実施例を示す回路図である。
【図７】本発明の第６実施例を示す回路図および動作波形チャートである。
【図８】本発明で使用する単発パルス発生回路の具体的な回路図である。
【図９】本発明による半導体集積回路装置の構成例を示す等価回路図である。
【図１０】従来のスイッチング電源回路の構成例を示す回路図および動作波形チャートである。
【符号の説明】
１０  高周波パワートランス
２１  電圧比較器
２２  ＬＰＦ
２３  ＰＷＭ回路
２５  クロック発生器
３０  １周期通電制御回路
３１  電圧比較器
３３  積分回路
３４  パルス幅可変単発パルス発生器
３５，４０  クロック発生器
４１  エッジ検出回路
４３  電圧比較器
４５  ラッチ回路
５１  単発パルス発生回路
１００  半導体集積回路装置
Ｑ１  スイッチング素子としてのパワーＭＯＳトランジスタ
Ｌ１  一次コイル
Ｌ２  二次コイル
Ｌ３  チョークコイル
Ｌ４  コイル（電流蓄積）
Ｄ１，Ｄ２  ダイオード
Ｃ１  コンデンサ
Ｃｘ  負荷容量
Ｒｘ  負荷抵抗
Ｖｉ  入力電圧
Ｖｏ  出力電圧（制御値）
Ｖｒ  基準電圧（目標値）
φ  クロック
Ｔ  通電周期
ｔ１  オン期間（通電時間）
ｔ２  オフ期間（非通電時間）
Ｖｐ  パルス信号
Ｖｍ  パルス幅制御信号
ｘ  電圧比較出力
ａ  積分出力レベル
Ｓｘ  積分出力
ｈ  所定レベル
【図１】
0003947682.tif 000002
【図２】
0003947682.tif 000003
【図３】
0003947682.tif 000004
【図４】
0003947682.tif 000005
【図５】
0003947682.tif 000006
【図６】
0003947682.tif 000007
【図７】
0003947682.tif 000008
【図８】
0003947682.tif 000009
【図９】
0003947682.tif 000010
【図１０】
0003947682.tif 000011