(57)【特許請求の範囲】
【請求項１】
有限台の標本化関数に対応したアナログの信号波形を連続的に発生する標本化関数発生手段と、
所定間隔で順次入力されたｎ個のデジタルデータのそれぞれに対応させて前記標本化関数の発生時点をずらすとともに、このずらす前あるいは後の前記標本化関数を対応する前記デジタルデータの値に応じた利得で増幅し、それぞれの増幅出力をアナログ的に加算して信号の合成を行う第１の合成手段と、を備え、
前記標本化関数発生手段は、
Ｂスプライン関数に対応した信号波形を連続的に発生するＢスプライン関数発生手段と、
前記Ｂスプライン関数発生手段から出力される信号波形を基本波形としたときに、この基本波形を減衰させて極性反転した補助波形を前記基本波形に対して時間軸上で前後に付加して信号波形の合成を行う第２の合成手段と、
を備えることにより前記標本化関数に対応した信号波形を連続的に発生することを特徴とするデジタル−アナログ変換器。
【請求項２】
前記第１の合成手段は、
前記標本化関数の発生時点を互いに前記デジタルデータの入力間隔分ずらす少なくとも（ｎ−１）個の第１の遅延手段と、
前記ｎ個のデジタルデータのそれぞれに対応した前記標本化関数の信号波形を、それぞれに対応する前記デジタルデータの値に応じた利得で増幅するｎ個の増幅手段と、
前記ｎ個の増幅手段から出力される信号波形をアナログ的に加算して信号波形の合成を行う第１の加算手段と、
を備えることを特徴とする請求項１記載のデジタル−アナログ変換器。
【請求項３】
前記Ｂスプライン関数は３階Ｂスプライン関数であり、前記標本化関数は全域が１回だけ微分可能な関数であることを特徴とする請求項１記載のデジタル−アナログ変換器。
【請求項４】
前記標本化関数は、前記３階Ｂスプライン関数をＦ（ｔ）としたときに、
Ｈ（ｔ）＝−Ｆ（ｔ＋１／２）／４＋Ｆ（ｔ）−Ｆ（ｔ−１／２）／４
で定義されることを特徴とする請求項３記載のデジタル−アナログ変換器。
【請求項５】
前記３階Ｂスプライン関数Ｆ（ｔ）は、
−３／２≦ｔ＜−１／２については（４ｔ2 ＋１２ｔ＋９）／４で、
−１／２≦ｔ＜１／２については−２ｔ2 ＋３／２で、
１／２≦ｔ＜３／２については（４ｔ2 −１２ｔ＋９）／４で表されることを特徴とする請求項４記載の標本化関数発生装置。
【請求項６】
前記第２の合成手段は、
前記Ｂスプライン関数発生手段から出力される前記基本波形を減衰させるとともに極性反転を行って第１の信号波形を出力する第１の反転増幅手段と、
前記基本波形を所定時間遅延させて第２の信号波形を出力する第２の遅延手段と、
前記基本波形に対して減衰および極性反転を行うとともに所定時間遅延させて第３の信号波形を出力する第２の反転増幅手段および第３の遅延手段と、
前記第１、第２および第３の信号波形をアナログ的に加算して信号波形の合成を行う第２の加算手段と、
を備えることを特徴とする請求項１記載のデジタル−アナログ変換器。
【請求項７】
前記Ｂスプライン関数発生手段による前記Ｂスプライン関数の発生時間を３Ｔとしたときに、前記第２の遅延手段の遅延時間をＴ／２に、前記第３の遅延手段の遅延時間をＴにそれぞれ設定し、
前記第１および第２の反転増幅手段による減衰量を１／４に設定することを特徴とする請求項６記載のデジタル−アナログ変換器。
【請求項８】
前記Ｂスプライン関数発生手段は、ｉ階Ｂスプライン関数波形同士の畳み込み演算処理を行う畳み込み演算手段を有しており、この畳み込み演算手段に２階Ｂスプライン関数の信号波形を入力することにより、３階Ｂスプライン関数の信号波形を連続的に出力することを特徴とする請求項１記載のデジタル−アナログ変換器。
【請求項９】
前記畳み込み演算手段は、
入力信号波形に対して所定時間遅延させるとともに極性反転を行う第４の遅延手段および第３の反転増幅手段と、
前記第４の遅延手段あるいは前記第３の反転増幅手段から出力される遅延および極性反転後の信号波形と前記入力信号波形とをアナログ的に加算して信号波形の合成を行う第３の加算手段と、
前記第３の加算手段から出力される信号波形に対して時間積分する積分手段と、
を備えることを特徴とする請求項８記載のデジタル−アナログ変換器。
【請求項１０】
前記Ｂスプライン関数発生手段は、ｉ階Ｂスプライン関数波形同士の畳み込み演算処理を行う縦続接続された２つの畳み込み演算手段を有しており、初段の前記畳み込み演算手段に１階Ｂスプライン関数の信号波形を入力することにより、後段の前記畳み込み演算手段から３階Ｂスプライン関数の信号波形を連続的に出力することを特徴とする請求項１記載のデジタル−アナログ変換器。
【請求項１１】
前記畳み込み演算手段は、
入力信号波形に対して所定時間遅延させるとともに極性反転を行う第４の遅延手段および第３の反転増幅手段と、
前記第４の遅延手段あるいは前記第３の反転増幅手段から出力される遅延および極性反転後の信号波形と前記入力信号波形とをアナログ的に加算して信号波形の合成を行う第３の加算手段と、
前記第３の加算手段から出力される信号波形に対して時間積分する積分手段と、
を備えることを特徴とする請求項１０記載のデジタル−アナログ変換器。
【請求項１２】
前記Ｂスプライン関数発生手段は、ｉ階Ｂスプライン関数波形同士の畳み込み演算処理を行う縦続接続された３つの畳み込み演算手段を有しており、初段の前記畳み込み演算手段にパルス列を入力することにより、最終段の前記畳み込み演算手段から３階Ｂスプライン関数の信号波形を連続的に出力することを特徴とする請求項１記載のデジタル−アナログ変換器。
【請求項１３】
前記畳み込み演算手段は、
入力信号波形に対して所定時間遅延させるとともに極性反転を行う第４の遅延手段および第３の反転増幅手段と、
前記第４の遅延手段あるいは前記第３の反転増幅手段から出力される遅延および極性反転後の信号波形と前記入力信号波形とをアナログ的に加算して信号波形の合成を行う第３の加算手段と、
前記第３の加算手段から出力される信号波形に対して時間積分する積分手段と、
を備えることを特徴とする請求項１２記載のデジタル−アナログ変換器。
【発明の詳細な説明】
技術分野
本発明は、離散的なデジタルデータを連続的なアナログ信号に変換するデジタル−アナログ変換器に関する。なお、本明細書においては、関数の値が局所的な領域で０以外の有限の値を有し、それ以外の領域で０となる場合を「有限台」と称して説明を行うものとする。
背景技術
最近のデジタルオーディオ装置、例えばＣＤ（コンパクトディスク）プレーヤ等においては、離散的な音楽データ（デジタルデータ）から連続的なアナログの音声信号を得るためにオーバーサンプリング技術を適用したＤ／Ａ（デジタル−アナログ）変換器が用いられている。このようなＤ／Ａ変換器は、入力されるデジタルデータの間を補間して擬似的にサンプリング周波数を上げるために一般にはデジタルフィルタが用いられており、各補間値をサンプルホールド回路によって保持して階段状の信号波形を生成した後にこれをローパスフィルタに通すことによって滑らかなアナログの音声信号を出力している。
ところで、Ｄ／Ａ変換器に含まれるデジタルフィルタによるデータ補間は、一般にはｓｉｎｃ関数と称される標本化関数を用いて行われる。図１６は、ｓｉｎｃ関数の説明図である。ｓｉｎｃ関数は、ディラックのデルタ関数を逆フーリエ変換したときに現れるものであり、標本化周波数をｆとしたときにｓｉｎ（πｆｔ）／（πｆｔ）で定義される。このｓｉｎｃ関数は、ｔ＝０の標本点のみで１になり、他の全ての標本点では０となる。
従来は、このｓｉｎｃ関数の波形データをＦＩＲ（ｆｉｎｉｔｅ  ｉｍｐｕｌｓｅ  ｒｅｓｐｏｎｓｅ）フィルタのタップ計数に設定したデジタルフィルタを用いることにより、オーバーサンプリングを行っている。
ところで、デジタルフィルタによって離散的な音声データ間の補間演算を行うオーバーサンプリング技術を用いると、減衰特性がなだらかなローパスフィルタを用いることができるため、ローパスフィルタによる位相特性を直線位相特性に近づけるとともに標本化折返し雑音を低減することが可能になる。このような効果は擬似的なサンプリング周波数を上げれば上げるほど顕著になるが、サンプリング周波数を上げるとそれだけデジタルフィルタやサンプルホールド回路の処理速度も高速化されるため、高速化に適した高価な部品を使用する必要があり、部品コストの上昇を招く。また、画像データのように本来のサンプリング周波数自体が高い場合（例えば数ＭＨｚ）には、これをオーバーサンプリングするには数十ＭＨｚから数百ＭＨｚで動作可能な部品を用いてデジタルフィルタやサンプルホールド回路を構成する必要があり、その実現が容易ではなかった。
また、オーバーサンプリング技術を用いた場合であっても、最終的には階段状の信号波形をローパスフィルタに通して滑らかなアナログ信号を生成しているため、ローパスフィルタを用いている限り厳密な意味での直線位相特性を持たせることができなかった。また、上述したｓｉｎｃ関数は、±∞で０に収束する関数であるため、正確な補間値を求めようとすると、全てのデジタルデータの値を考慮する必要があるが、実際は回路規模等の都合から、考慮するデジタルデータの範囲を限定してデジタルフィルタのタップ計数の数が設定されており、得られる補間値には打ち切り誤差が含まれていた。
このように、オーバーサンプリング技術を適用した従来のＤ／Ａ変換器は、擬似的にサンプリング周波数を上げるために高速な部品が必要であって、コスト高を招いたり、あるいは実現が容易ではかった。また、ローパスフィルタを通すため位相特性の劣化があり、しかもｓｉｎｃ関数を適用したデジタルフィルタを用いているため打ち切り誤差が含まれ、これらに対応した出力波形の歪みが生じていた。
発明の開示
本発明は、このような点に鑑みて創作されたものであり、その目的は、部品の動作速度を上げることなく歪みの少ない出力波形を得ることができるデジタル−アナログ変換器を提供することにある。
本発明のデジタル−アナログ変換器は、有限台の標本化関数に対応したアナログの信号波形を連続的に発生し、この標本化関数に対応した信号波形の発生時点を各デジタルデータの入力タイミングに同期させるとともにデジタルデータの値に応じた利得で振幅を増幅することにより得られる信号波形を、順次入力されるｎ個のデジタルデータについて加算して信号の合成を行うことにより、連続的なアナログ信号を出力している。特に、各デジタルデータに対応した信号波形の合成を行うために、第１の合成手段として、標本化関数の信号波形を遅延および増幅する第１の遅延手段および増幅手段と、この遅延および増幅後の信号波形をアナログ的に加算する第１の加算手段とを備えることが好ましい。
連続的に生成される標本化関数の信号波形に対して増幅等の所定の処理を施した後にアナログ的な信号の合成を行って最終的なアナログ信号を出力しており、アナログ信号を出力するためにローパスフィルタを用いていないため、扱う信号の周波数によって位相特性が異なるために位相特性が悪化するといったことがない。また、標本化関数として有限台の関数を使用しているため、アナログ信号を得るために必要なデジタルデータの数を減らすことができ、しかも処理の対象となるデジタルデータの数を減らした場合であっても打ち切り誤差を生じないため、出力波形の歪みを最小限に抑えることができる。さらに、オーバーサンプリングを行っていた従来の手法に比べると、部品の動作速度を上げる必要がないため、高価な部品を使用する必要がなく、部品コストの低減が可能になる。
また、上述した標本化関数に対応した連続的な信号波形を生成する標本化関数発生手段としては、Ｂスプライン関数発生手段によってＢスプライン関数に対応した基本波形を発生させるとともに、この基本波形を減衰および極性反転した補助波形を基本波形に対して時間軸上で前後に付加して信号波形を合成する処理を第２の合成手段によって行うことが好ましい。このような構成および動作を有する標本化関数発生手段により、所定の標本化関数に対応した信号波形を連続的に得ることができる。
特に、上述したＢスプライン関数として３階Ｂスプライン関数を用い、標本化関数ととしては、有限台の区間の全域にわたって１回だけ微分可能な関数を用いることが好ましい。自然界に存在する各種の信号は、滑らかに変化しているため、微分可能性が必要であると考えられるが、その微分可能回数は必ずしも無限回である必要はなく、むしろ１回だけ微分可能であれば充分に自然現象を近似できると考えられる。有限回微分可能であって有限台な標本化関数を用いることにより、標本値間を滑らかに補間できる、補間処理の対象となる標本値を減らすことができる等の数々の利点があるが、従来はこのような条件を満たす標本化関数は存在しないと考えられていた。ところが、本発明者の研究によって、上述した条件を満たす標本化関数が見いだされた。
この標本化関数Ｈ（ｔ）は、３階Ｂスプライン関数をＦ（ｔ）としたときに、−Ｆ（ｔ＋１／２）／４＋Ｆ（ｔ）−Ｆ（ｔ−１／２）／４で定義される。すなわち、この定義式によれば、３階Ｂスプライン関数の信号波形を用い、この信号波形に対して減衰、極性反転および時間軸上のシフト（時間軸上を先に進ませることはできないため実際は遅延）を行った後に各信号波形を合成することにより、上述した標本化関数Ｈ（ｔ）に対応した信号波形を得ることができる。
このような標本化関数の信号波形を発生するために、上述した第２の合成手段は、Ｂスプライン関数発生手段から出力される基本波形を減衰させるとともに極性反転を行って第１の信号波形を出力する第１の反転増幅手段と、基本波形を所定時間遅延させて第２の信号波形を出力する第２の遅延手段と、基本波形に対して減衰および極性反転を行うとともに所定時間遅延させて第３の信号波形を出力する第２の反転増幅手段および第３の遅延手段とを有しており、これら第１、第２および第３の信号波形を第２の加算手段によってアナログ的に加算して信号波形の合成を行うことが好ましい。特に、上述したＢスプライン関数発生手段から出力されるＢスプライン関数の発生時間を３Ｔとしたときに、第２および第３の遅延手段の遅延時間をそれぞれＴ／２、Ｔに、第１および第２の反転増幅手段による減衰量をそれぞれ１／４に設定することが好ましい。これらの各反転増幅手段や遅延手段によって得られる各出力を合成することにより、上述した標本化関数Ｈ（ｔ）の定義式に沿った信号処理が可能であり、３階Ｂスプライン関数の信号波形に基づいて標本化関数を連続的に発生させることができる。
上述した標本化関数Ｈ（ｔ）は、３階Ｂスプライン関数を用いているため、全域で１回だけ微分可能であって、ｔ＝±２において値が０に収束する有限台の関数であり、上述した２つの条件を満たす。このような関数Ｈ（ｔ）を用いて、離散データ間の補間を行うことにより、離散データ間を滑らかに補間でき、しかも演算量が少なく、精度の高い補間処理が可能となる。
また、Ｂスプライン関数発生手段は、ｉ階Ｂスプライン関数波形同士の畳み込み演算処理を行う畳み込み演算手段を有し、これに２階Ｂスプライン関数の信号波形である三角波を入力することによって、容易に３階Ｂスプライン関数の信号波形を生成して出力することができる。
また、Ｂスプライン関数発生手段は、ｉ階Ｂスプライン関数波形同士の畳み込み演算処理を行う縦続接続された２つの畳み込み演算手段を有し、初段の畳み込み演算手段に１階Ｂスプライン関数の信号波形である矩形波を入力することによって、容易に３階Ｂスプライン関数の信号波形を生成して出力することができる。
また、Ｂスプライン関数発生手段は、ｉ階Ｂスプライン関数波形同士の畳み込み演算処理を行う縦続接続された３つの畳み込み演算手段を有しており、初段の畳み込み演算手段にパルス列を入力することによって、容易に３階Ｂスプライン関数の信号波形を生成して出力することができる。
具体的には、上述した畳み込み演算手段は、入力信号波形に対して所定時間遅延させるとともに極性反転を行う第４の遅延手段および第３の反転増幅手段と、この遅延および極性反転後の信号波形と入力信号波形とをアナログ的に加算して信号波形の合成を行う第３の加算手段と、この合成後の信号波形を時間積分する積分手段とを備えて構成することが好ましい。これらの各手段による処理を行うことにより、ｉ階Ｂスプライン関数波形同士の畳み込み演算処理が可能であり、最終段の畳み込み演算手段に含まれる積分手段から３階Ｂスプライン関数の信号波形を時間軸上で連続的に出力することができる。
発明を実施するための最良の形態
本発明を適用した一実施形態のＤ／Ａ変換器は、デジタルフィルタを用いてオーバーサンプリングを行った後にサンプルホールド回路、ローパスフィルタを通してアナログ信号を生成するのではなく、標本化関数に対応したアナログ信号波形を連続的に発生させ、これを入力される離散データの数だけ用意して合成することによって補間値に対応したアナログ信号を生成することに特徴がある。以下、一実施形態のＤ／Ａ変換器について、図面を参照しながら詳細に説明する。
図１は、本実施形態のＤ／Ａ変換器の構成を示す図である。同図に示すＤ／Ａ変換器１は、メモリ１０、アドレスカウンタ１２、Ｂスプライン関数発生回路１４、４つの標本化関数発生回路１６（１６−１、１６−２、１６−３、１６−４）、３つの遅延回路１８（１８−２、１８−３、１８−４）、４つの増幅器２０（２０−１、２０−２、２０−３、２０−４）、３つの加算回路２２、２４、２６を含んで構成されている。Ｂスプライン関数発生回路１４および標本化関数発生回路１６を除く各構成が第１の合成手段に対応している。
メモリ１０は、４つの格納領域を有しており、直前に入力された４つの離散的なデジタルデータ（例えば音楽データ）を巡回的に格納する。例えば、図２に示すように、▲１▼から順に音楽データが入力されると、まず最初の４つの音楽データ▲１▼〜▲４▼がメモリ１０に格納される。そして、次に５番目の音楽データ▲５▼が入力されると、最初に格納された音楽データ▲１▼に５番目の音楽データ▲５▼が上書きされる。このようにして、新たな音楽データが入力される毎に、最も古くなった音楽データに上書きされて格納データが更新される。
アドレスカウンタ１２は、メモリ１０のアドレスを発生するための２ビットカウンタであり、音楽データの入力タイミング（例えば音楽データが入力される周期をＴとする）に同期して、２ビットの計数値が「００」→「０１」→「１０」→「１１」→「００」→…というように巡回的に変化する。
Ｂスプライン関数発生回路１４は、３階Ｂスプライン関数に対応するアナログの信号波形を連続的に発生させるものである。４つの標本化関数発生回路１６のそれぞれは、Ｂスプライン関数発生回路１４によって発生された３階Ｂスプライン関数の信号波形に基づいて所定の標本化関数に対応したアナログの信号波形を連続的に生成するものであり、その詳細構成および生成する標本化関数の詳細については後述する。
３つの遅延回路１８は、Ｂスプライン関数発生回路１４から出力される信号波形を所定時間遅延させて出力して標本化関数発生回路１６に入力する。具体的には、遅延回路１８−２は、Ｂスプライン関数発生回路１４の出力波形を時間Ｔだけ遅延させた信号を標本化関数発生回路１６−２に入力する。遅延回路１８−３は、Ｂスプライン関数発生回路１４の出力波形を時間２Ｔだけ遅延させた信号を標本化関数発生回路１６−３に入力する。遅延回路１８−４は、Ｂスプライン関数発生回路１４の出力波形を時間３Ｔだけ遅延させた信号を標本化関数発生回路１６−４に入力する。
４つの増幅器２０は、メモリ１０の各格納領域に格納された音楽データに応じたゲインが設定され、対応する標本化関数発生回路１６から出力される信号波形を増幅する。具体的には、増幅器２０−１は、メモリ１０のアドレス「００」に格納された音楽データに対応するゲインＡ０が設定され、標本化関数発生回路１６−１から出力される信号波形をＡ０倍する。増幅器２０−２は、メモリ１０のアドレス「０１」に格納された音楽データに対応するゲインＡ１が設定され、標本化関数発生回路１６−２から出力される信号波形をＡ１倍する。増幅器２０−３は、メモリ１０のアドレス「０２」に格納された音楽データに対応するゲインＡ２が設定され、標本化関数発生回路１６−３から出力される信号波形をＡ２倍する。増幅器２０−４は、メモリ１０のアドレス「０３」に格納された音楽データに対応するゲインＡ３が設定され、標本化関数発生回路１６−４から出力される信号波形をＡ３倍する。
３つの加算回路２２、２４、２６は、４つの増幅器２０のそれぞれから出力される４つの信号波形をアナログ的に加算するためのものである。加算回路２２によって増幅器２０−３と２０−４の各出力信号が加算され、加算回路２４によってこの加算結果と増幅器２０−２の出力信号とが加算され、加算回路２６によってさらにこの加算結果と増幅器２０−１の出力信号とが加算される。
本実施形態のＤ／Ａ変換器１はこのような構成を有しており、次にその動作説明に先立って、本実施形態のＤ／Ａ変換器１内の標本化関数発生回路１６によって生成される標本化関数と、この標本化関数を用いて行われるデータ補間処理の概要を説明する。
図３は、本実施形態で用いられる標本化関数の説明図である。図３に示す標本化関数Ｈ（ｔ）は、微分可能性に着目した有限台の関数であり、例えば全域において１回だけ微分可能であって、横軸に沿った標本位置ｔが−２から＋２の間にあるときに０以外の有限な値を有する有限台の関数である。また、Ｈ（ｔ）は標本化関数であるため、ｔ＝０の標本点でのみ１になり、ｔ＝±１，±２の標本点において０になるという特徴を有する。
なお、本実施形態の標本化関数発生回路１６によって生成される標本化関数を考えた場合には、図３に示した横軸の標本位置ｔが経過時間に、縦軸の標本化関数Ｈの値が出力信号の信号レベルに対応している。標本化関数発生回路１６による標本化関数に対応した信号波形の生成動作の詳細については後述する。
上述した各種の条件（標本化関数、１回だけ微分可能、有限台）を満たす関数Ｈ（ｔ）が存在することが本発明者の研究により確かめられている。具体的には、このような標本化関数Ｈ（ｔ）は、３階Ｂスプライン関数をＦ（ｔ）としたときに、
Ｈ（ｔ）＝−Ｆ（ｔ＋１／２）／４＋Ｆ（ｔ）−Ｆ（ｔ−１／２）／４                                                              …（１）
で定義することができる。ここで、３階Ｂスプライン関数Ｆ（ｔ）は、
（４ｔ２＋１２ｔ＋９）／４        ；−３７２≦ｔ＜−１／２
−２ｔ２＋３／２                  ；−１／２≦ｔ＜１／２
（４ｔ２−１２ｔ＋９）／４        ；１／２≦ｔ＜３／２    …（２）
で表される。
本実施形態の標本化関数発生回路１６は、この（１）式の右辺各項の信号波形を別々につくって、これらの信号を合成することにより、標本化関数Ｈ（ｔ）に対応した信号波形を生成するものである。
上述した標本化関数Ｈ（ｔ）は、二次の区分多項式であり、３階Ｂスプライン関数Ｆ（ｔ）を用いているため、全域で１回だけの微分可能性が保証される有限台の関数となっている。また、ｔ＝±１，±２において０となる。
このように、上述した関数Ｈ（ｔ）は、標本化関数であって、全域において１回だけ微分可能であり、しかもｔ＝±２において０に収束する有限台の関数である。したがって、この標本化関数Ｈ（ｔ）を用いて各離散データに基づく重ね合わせを行うことにより、離散データ間の値を１回だけ微分可能な関数を用いて補間することができる。
図４は、離散データとその間の補間値との関係を示す図である。例えば、滑らかに変化するアナログの音声信号を一定の時間間隔で標本化し、これを量子化することにより標本データとしての離散的な音声データが得られる。本実施形態のＤ／Ａ変換器は、このような離散的な音声データが入力されて、その間を補間処理によってつないだ連続的なアナログの音声信号を出力する。
図４において、等間隔の標本位置ｔ１、ｔ２、ｔ３、ｔ４のそれぞれでの離散データの値をＹ（ｔ１）、Ｙ（ｔ２）、Ｙ（ｔ３）、Ｙ（ｔ４）とし、座標ｔ２とｔ３の間の所定位置ｔ０（ｔ２から距離ａ）に対応した補間値ｙを求める場合を考える。
一般に、補間値ｙを標本化関数を用いて求めるには、与えられた各離散データのそれぞれについて補間値ｙの位置における標本化関数の値を求め、これを用いて畳み込み演算を行えばよい。ｓｉｎｃ関数はｔ＝±∞の標本点で０に収束する関数であるため、補間値ｙを正確に求めようとすると、ｔ＝±∞までの各離散データに対応して補間値ｙの位置でのｓｉｎｃ関数の値を計算し、これを用いて畳み込み演算を行う必要があった。
ところが、本実施形態で用いる標本化関数Ｈ（ｔ）は、ｔ＝±２の標本点で０に収束するため、ｔ＝±２までの離散データを考慮に入れればよい。したがって、図３に示す補間値ｙを求める場合には、ｔ＝ｔ１、ｔ２、ｔ３、ｔ４に対応した４つの離散データの値Ｙ（ｔ１）、Ｙ（ｔ２）、Ｙ（ｔ３）、Ｙ（ｔ４）のみを考慮すればよいことになり、処理量を大幅に削減することができる。しかも、ｔ＝±３以上の各離散データについては、本来考慮すべきであるが処理量や精度等を考慮して無視しているというわけではなく、理論的に考慮する必要がないため、打ち切り誤差は発生しない。
図５は、本実施形態の標本化関数を用いて行われるデータ補間の詳細な説明図である。補間処理の手順としては、図５（Ａ）〜（Ｄ）に示すように、各標本点毎に、図３に示した標本化関数Ｈ（ｔ）のｔ＝０（中心位置）におけるピーク高さを一致させ、このときのそれぞれの補間位置ｔ０における標本化関数Ｈ（ｔ）の値を求める。
例えば、図５（Ａ）に示すｔ１における離散データの値Ｙ（ｔ１）について具体的に説明する。補間位置ｔ０と標本位置ｔ１との距離は、各標本位置間の距離を正規化して１とすると、１＋ａとなる。したがって、標本位置ｔ１に標本化関数Ｈ（ｔ）の中心位置を合わせたときの補間位置ｔ０における標本化関数の値はＨ（１＋ａ）となる。実際には、離散データの値Ｙ（ｔ１）に一致するように標本化関数Ｈ（ｔ）の中心位置のピーク高さを合わせるため、上述したＨ（１＋ａ）をＹ（ｔ１）倍した値Ｈ（１＋ａ）・Ｙ（ｔ１）が求めたい値となる。
ところで、本実施形態のＤ／Ａ変換器１に含まれる標本化関数発生回路１６−１は、図３に示した標本化関数Ｈ（ｔ）の波形を連続的に生成する。したがって、信号の発生開始位置（図３のｔ＝−２の位置であって、Ｂスプライン関数発生回路１４からＢスプライン関数の信号波形の出力が開始されるタイミングに一致する）を基準に考えると、その時点から時間（３＋ａ）経過したときの出力レベルが上述したｔ＝１＋ａにおける標本化関数の値Ｈ（１＋ａ）に一致する。このＨ（１＋ａ）をＹ（ｔ１）倍した値を得たい場合には、標本化関数発生回路１６の出力をゲインＹ（ｔ１）（＝Ａ０）の増幅器２０−１で増幅すればよい。
同様にして、Ｂスプライン関数発生回路１４から出力される信号波形を遅延回路１８−２〜１８−４のそれぞれに通すことによって、発生開始時点がＴ、２Ｔ、３Ｔ遅れた３つの標本化関数の信号波形を標本化関数発生回路１６のそれぞれによって生成し、それぞれの信号をゲインＹ（ｔ２）（＝Ａ１）、Ｙ（ｔ３）（＝Ａ２）、Ｙ（ｔ４）（＝Ａ３）の各増幅器２０−２、２０−３、２０−４で増幅することにより、図５（Ｂ）〜（Ｄ）に示す補間位置ｔ０に対応する値Ｈ（ａ）・Ｙ（ｔ２）、Ｈ（１−ａ）・Ｙ（ｔ３）、Ｈ（２−ａ）・Ｙ（ｔ４）が、上述した値Ｈ（１＋ａ）・Ｙ（ｔ１）が得られるタイミングと同じタイミングで得られる。
このようにして、あるタイミングで４つの増幅器２０のそれぞれから同時に出力される値Ｈ（１＋ａ）・Ｙ（ｔ１）、Ｈ（ａ）・Ｙ（ｔ２）、Ｈ（１−ａ）・Ｙ（ｔ３）、Ｈ（２−ａ）・Ｙ（ｔ４）を加算回路２２、２４、２６で加算することにより、そのタイミングにおける補間値ｙ（ｔ０）を得ることができる。
また、時間経過とともに補間位置ｔ０が移動するが、４つの標本化関数発生回路１６のそれぞれから出力される信号波形のレベルも経過時間と共に変化するため、補間値ｙ（ｔ０）も連続的に変化し、各離散データ間を滑らかにつなぐ連続したアナログの信号が得られる。
特に、それぞれが異なる開始タイミングで生成された４つの標本化関数の信号波形を、離散データ（デジタルデータ）に対応した所定のゲインで増幅して加算するだけで連続的な補間値が得られるため、従来のようにサンプルホールド回路やローパスフィルタが不要であって直線位相特性が悪化することもない。また、ｔ＝±２の範囲で０に収束する有限台の標本化関数Ｈ（ｔ）を用いているため、補間処理を行うために４つの離散データのみを用いればよく、処理量を少なくすることができ、しかも打ち切り誤差が生じないため、歪みの少ない出力波形を得ることができる。さらに、従来のようにオーバーサンプリング処理を行っていないため、入力される離散データの時間間隔に応じて決まる所定の動作速度を確保するだけでよく、特に高速な信号処理を行う必要もないため、高価な部品を用いる必要もない。
次に、上述した標本化関数発生回路１６による信号波形の生成動作について説明する。
図６は、本実施形態の標本化関数発生回路１６の構成を示す図である。同図に示すように、標本化関数発生回路１６は、遅延回路３０、３２、反転増幅器３４、３６、加算回路３８、４０を含んで構成されている。
一方の遅延回路３０は、Ｂスプライン関数発生回路１４から出力される信号波形を所定時間（Ｔ／２）だけ遅延させて出力し、他方の遅延回路３２は、Ｂスプライン関数発生回路１４から出力される信号波形を所定時間（Ｔ）だけ遅延させて出力する。反転増幅器３４、３６は、入力される信号のレベルを１／４に減衰させるとともに、極性を反転させて出力する。一方の反転増幅器３４にはＢスプライン関数発生回路１４から出力される信号波形が直接入力されており、他方の反転増幅器３６にはＢスプライン関数発生回路１４から出力される信号波形を遅延回路３２に通した後の信号が入力されている。２つの加算回路３８、４０は、遅延回路３０および２つの反転増幅器３４、３６のそれぞれから出力される３つの信号波形をアナログ的に加算するためのものである。一方の加算回路３８によって遅延回路３０および反転増幅器３６の各出力信号が加算され、他方の加算回路４０によってこの加算結果と反転増幅器３４の出力信号とが加算される。
図７は、標本化関数発生回路１６の各部に入出力される信号波形を示す図である。図７（Ａ）は、Ｂスプライン関数発生回路１４から出力される信号波形（基本波形）を示しており、（２）式の区分多項式で示される３階Ｂスプライン関数の波形に対応している。この出力信号は、離散データの入力時間間隔をＴ、信号の発生時刻（発生タイミング）をｔ１０としたときに、時間３Ｔ経過後の時刻ｔ１３までの間所定の値を有する有限台の波形となる。
また、図７（Ｂ）は、反転増幅器３４から出力される信号波形（第１の信号波形）を示しており、Ｂスプライン関数発生回路１４から出力された基本波形を反転増幅器３４に通すことにより１／４に減衰させ、極性反転した補助波形が示されている。
図７（Ｃ）は、遅延回路３０から出力される信号波形（第２の信号波形）を示しており、Ｂスプライン関数発生回路１４から出力された基本波形を遅延回路３０に通すことにより、離散データの入力時間間隔Ｔの半分（Ｔ／２）だけ遅延させた信号波形が示されている。
図７（Ｄ）は、反転増幅器３６から出力される信号波形（第３の信号波形）を示しており、Ｂスプライン関数発生回路１４から出力された基本波形を遅延回路３２および反転増幅器３６に通すことにより、離散データの入力時間間隔Ｔと同じ時間遅延させた後に、この遅延した信号のレベルを１／４に減衰させ、極性反転した補助波形が示されている。
このようにして２つの反転増幅器３４、３６および遅延回路３０のそれぞれから出力された信号波形（図７（Ｂ）、（Ｃ）、（Ｄ）に示した信号波形）を加算回路３８、４０によってアナログ的に加算して信号の合成を行うことにより、図７（Ｅ）に示す信号波形を得ることができる。この信号波形は、図３に示した信号波形そのものであり、時刻ｔ１０〜ｔ１４の間で時間の経過とともに信号レベルが連続的に変化する本実施形態の標本化関数を発生させることができる。
図８は、本実施形態のＤ／Ａ変換器１に含まれるＢスプライン関数発生回路１４の具体的な構成を示す図である。同図に示すＢスプライン発生回路１４は、縦続接続された同じ構成を有する３つの畳み込み演算回路５０（５０−１、５０−２、５０−３）を備えている。
各畳み込み演算回路５０は、ｉ階Ｂスプライン関数の信号波形が入力されたときに、ｉ階Ｂスプライン関数同士の畳み込み演算（コンボリューション演算）処理を行って、（ｉ＋１）階Ｂスプライン関数に対応した信号波形を生成して出力するためのものである。
初段の畳み込み演算回路５０−１は、周期４Ｔのパルス列が入力され、１階Ｂスプライン関数である矩形波を生成して出力する。２段目の畳み込み演算回路５０−２は、初段の畳み込み演算回路５０−１から出力される１階Ｂスプライン関数に対応する信号波形（矩形波）が入力され、２階Ｂスプライン関数である三角波を生成して出力する。３段目の畳み込み演算回路５０−３は、２段目の畳み込み演算回路５０−２から出力される２階Ｂスプライン関数に対応する信号波形（三角波）が入力され、３階Ｂスプライン関数である図７（Ａ）に示した信号波形を出力する。
各畳み込み演算回路５０は、遅延回路５２、反転増幅器５４、加算回路５６および積分回路５８を含んで構成されている。遅延回路５２は、入力されたｉ階Ｂスプライン関数の信号波形を所定時間Ｔだけ遅延する。反転増幅器５４は、入力信号の極性反転を行う反転増幅器であり、遅延回路５２から出力されるｉ階Ｂスプライン関数の信号波形の極性を反転させる。加算回路５６は、入力されたｉ階Ｂスプライン関数の信号波形と、遅延回路５２および反転増幅器５４を通すことにより時間Ｔ遅延の後に極性が反転されたｉ階Ｂスプライン関数の信号波形とをアナログ的に加算する。積分回路５８は、加算回路５６から出力される信号波形を時間積分する。
以下、各段の畳み込み演算回路５０の動作を説明する。図９は、初段の畳み込み演算回路５０−１の各部に入出力される信号波形を示す図である。図９（Ａ）に示す周期４Ｔのパルスが畳み込み演算回路５０−１に入力されると、この入力信号と、この入力信号を周期Ｔだけ遅延して極性反転した信号とが加算されるため、加算回路５６からは図９（Ｂ）に示すような互いに極性が異なるパルスが交互に配置された信号が出力される。したがって、この信号を積分回路５８によって積分することにより、図９（Ｃ）に示す周期が４Ｔであってデューティ比が２５％の矩形波が出力される。
また、図１０は２段目の畳み込み演算回路５０−２の各部に入出力される信号波形を示す図である。図１０（Ａ）に示す周期４Ｔでデューティ比が２５％の矩形波が畳み込み演算回路５０−２に入力されると、この入力された矩形波と、この矩形波を周期Ｔだけ遅延して極性反転した信号とが加算されるため、加算回路５６からは図１０（Ｂ）に示すような互いに極性が異なる矩形波が交互に配置された信号が出力される。したがって、この信号を積分回路５８によって積分することにより、図１０（Ｃ）に示す周期が４Ｔの部分的な三角波が出力される。
また、図１１は３段目の畳み込み演算回路５０−３の各部に入出力される信号波形を示す図である。図１１（Ａ）に示す三角波が畳み込み演算回路５０−３に入力されると、この入力された信号と、この信号を周期Ｔだけ遅延して極性を反転した信号とが加算されるため、加算回路５６からは図１１（Ｂ）に示す信号が出力され、この出力信号を積分回路５８によって積分することにより、図１１（Ｃ）に示す３階Ｂスプライン関数信号が得られる。
このように、本実施形態のＢスプライン関数発生回路１４は、簡単な構成によって３階Ｂスプライン関数の信号波形を連続的に生成することができる。
ところで、図８に示したＢスプライン関数発生回路１４の説明では、初段の畳み込み演算回路５０−１にパルス列を入力するようにしたが、外部から実際に入力する信号としては、図１０（Ａ）に示すような矩形波や、図１１（Ａ）に示すような三角波の方が生成しやすいため、これらの信号を２段目の畳み込み演算回路５０−１あるいは３段目の畳み込み演算回路５０−３に入力するようにしてもよい。
図１２は、２段目の畳み込み演算回路５０−２に入力する矩形波を生成する矩形波発生回路６０の構成を示す図である。同図に示す矩形波発生回路６０は、２ビットカウンタ６２とアンドゲート６４とを備えている。２ビットカウンタ６２のクロック端子には、周期Ｔのクロック信号が入力されている。また、２ビットカウンタ６２の出力端子の各ビットＱ０、Ｑ１がアンドゲート６４の２つの入力端子にそれぞれ接続されており、このアンドゲート６４から出力される矩形波が２ビットカウンタ６２のリセット端子Ｒ（負論理）に入力されるとともに、矩形波発生回路６０の出力として取り出され、図８に示した２段目の畳み込み演算回路６０−２に入力される。なお、上述した２ビットカウンタ６２は、図１に示したアドレスカウンタ１２と同じ計数動作を行うため、いずれか一方を共通に使用して、他方のカウンタを削除するようにしてもよい。
図１３は、図１２に示した矩形波発生回路６０の各部に入出力される各種の信号波形を示す図である。２ビットカウンタ６２は、図１３（Ａ）に示す周期Ｔのクロック信号が入力されると、このクロック信号の立ち上がりに同期した計数動作を行って、出力端子の下位ビットＱ０および上位ビットＱ１からそれぞれ図１３（Ｂ）、（Ｃ）に示す矩形波を出力する。アンドゲート６４は、２ビットカウンタ６２の出力端子の各ビットＱ０、Ｑ１から出力される信号の論理積を求め、図１３（Ｄ）に示す周期が４Ｔでデューティ比が２５％の矩形波が矩形波発生回路６０の出力として得られる。
なお、矩形波発生回路６０から出力される矩形波をＢスプライン関数発生回路１４の２段目の畳み込み演算回路５０−２に入力する場合には、初段の畳み込み演算回路５０−１は不要であるため、図８に示した回路構成から削除してもよい。
図１４は、３段目の畳み込み演算回路５０−３に入力する三角波を生成する三角波発生回路７０の構成を示す図である。また、図１５は図１４に示した三角波発生回路７０の各部に入出力される信号波形を示す図である。図１４に示す三角波発生回路７０は、ヒステリシスコンパレータ７２と積分器７４を備えることによって図１５（Ａ）に示す三角波を生成し、ダイオード７６を用いることによってこの三角波の正極性側のみを取り出しており、図１５（Ｂ）に示す部分的な三角波が三角波発生回路７０の出力として得られる。
なお、ダイオード７６を用いると順方向電圧以下の正極性の三角波出力が遮断されるため、正確に０Ｖ以上の三角波を取り出すためには、例えば閾値が０Ｖに設定されたコンパレータとこの出力によってオンオフ状態が設定されるアナログスイッチとを組み合わせて用い、積分器７４から出力される三角波信号の０Ｖ以上の成分を抽出することが好ましい。また、三角波発生回路７０から出力される三角波をＢスプライン関数発生回路１４の３段目の畳み込み演算回路５０−３に入力する場合には、初段と２段目の畳み込み演算回路５０−１、５０−２は不要であるため、図８に示した回路構成から削除してもよい。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図６に示した標本化関数発生回路１６において、遅延回路３２の後段に反転増幅器３６を接続したが、この接続順番は反対であってもよい。同様に、図８に示したＢスプライン関数発生回路１４に含まれる各畳み込み演算回路５０において、遅延回路５２の後段に反転増幅器５４を接続したが、この接続順番は反対であってもよい。また、図１に示したＤ／Ａ変換器１に含まれる遅延回路１８、標本化関数発生回路１６、増幅器２０の接続順番も変更が可能であり、適宜順番を入れ替えるようにしてもよい。
また、上述した実施形態のＤ／Ａ変換器１では、図１に示したように、４つの入力デジタルデータのそれぞれに対応させて、４つの標本化関数発生回路１６−１〜１６−４を備えるようにしたが、各標本化関数発生回路１６と遅延回路１８との順番を入れ替えて遅延回路１８の前段に各標本化関数発生回路１６を接続した場合には、各標本化関数発生回路１６から同じタイミングで同じ信号波形を出力することになるため、これらを一つにまとめて、共通の標本化関数発生回路１６から出力される信号波形を増幅器２０および３つの遅延回路１８に入力するようにしてもよい。
産業上の利用可能性
上述したように、本発明によれば、連続的に生成される標本化関数の信号波形に対して増幅等の所定の処理を施した後にアナログ的な信号の合成を行って最終的なアナログ信号を出力しており、アナログ信号を出力するためにローパスフィルタを用いていないため、扱う信号の周波数によって位相特性が異なるために位相特性が悪化するといったことがない。また、標本化関数として有限台の関数を使用しているため、アナログ信号を得るために必要なデジタルデータの数を減らすことができ、しかも処理の対象となるデジタルデータの数を減らした場合であっても打ち切り誤差を生じないため、出力波形の歪みを最小限に抑えることができる。さらに、オーバーサンプリングを行っていた従来の手法に比べると、部品の動作速度を上げる必要がないため、高価な部品を使用する必要がなく、部品コストの低減が可能になる。
【図面の簡単な説明】
図１は、本実施形態のＤ／Ａ変換器の構成を示す図、
図２は、Ｄ／Ａ変換器に入力される離散データの順番を示す図、
図３は、本実施形態で用いられる標本化関数の説明図、
図４は、離散データとその間の補間値との関係を示す図、
図５は、本実施形態の標本化関数を用いたデータ補間の詳細な説明図、
図６は、本実施形態の標本化関数発生回路の構成を示す図、
図７は、標本化関数発生回路の各部の信号波形を示す図、
図８は、Ｂスプライン関数発生回路の具体的な構成を示す図、
図９は、Ｂスプライン関数発生回路の初段の畳み込み演算回路の各部の信号波形を示す図、
図１０は、Ｂスプライン関数発生回路の２段目の畳み込み演算回路の各部の信号波形を示す図、
図１１は、Ｂスプライン関数発生回路の３段目の畳み込み演算回路の各部の信号波形を示す図、
図１２は、矩形波発生回路の構成を示す図、
図１３は、矩形波発生回路の各部の信号波形を示す図、
図１４は、三角波発生回路の構成を示す図、
図１５は、三角波発生回路の各部の信号波形を示す図、
図１６は、ｓｉｎｃ関数の説明図である。
【図１】
0003983475.tif 000002
【図２】
0003983475.tif 000003
【図３】
0003983475.tif 000004
【図４】
0003983475.tif 000005
【図５】
0003983475.tif 000006
【図６】
0003983475.tif 000007
【図７】
0003983475.tif 000008
【図８】
0003983475.tif 000009
【図９】
0003983475.tif 000010
【図１０】
0003983475.tif 000011
【図１１】
0003983475.tif 000012
【図１２】
0003983475.tif 000013
【図１３】
0003983475.tif 000014
【図１４】
0003983475.tif 000015
【図１５】
0003983475.tif 000016
【図１６】
0003983475.tif 000017