(57)【特許請求の範囲】
【請求項１】
ＩＣチップの内部に設けられ、前記ＩＣチップの外部に配置された検出用信号線が結線状態であるか断線状態であるかを検出する結線状況検出回路であって、
抵抗分圧回路の高電圧側の抵抗と低電圧側の抵抗の間に前記検出用信号線を介在させると共に、
前記抵抗分圧回路の高電圧側に設けられ、前記ＩＣチップ内に設けられたＩＣ制御部からの印加タイミング信号がイネーブル状態にされた場合に限り、前記高電圧側抵抗に高電圧が印加されるように制御する制御用素子と、
前記抵抗分圧回路の低電圧側抵抗と前記検出用信号線との間において分岐させた中間引出線からの抵抗分圧及び前記印加タイミング信号を入力し、前記印加タイミング信号がイネーブル状態である場合に限って、前記中間引出線からの抵抗分圧のレベルを結線状態検出信号として前記ＩＣ制御部へ出力する論理素子と、
を備えることを特徴とする結線状況検出回路。
【請求項２】
請求項１に記載の結線状況検出回路において、
前記抵抗分圧回路の高電圧側及び低電圧側の抵抗は、トランジスタを用いて構成されていることを特徴とする結線状況検出回路。
【請求項３】
請求項１又は２に記載の結線状況検出回路において、
前記制御用素子は、トランジスタを用いて構成されていることを特徴とする結線状況検出回路。
【請求項４】
請求項１〜３のいずれかに記載の結線状況検出回路と、前記ＩＣ制御部とを備えたＩＣチップを内蔵する媒体であって、
当該ＩＣ制御部は、前記検出用信号線の結線状況を確認する場合に限って前記印加タイミング信号をイネーブル状態にするよう構成されていることを特徴とするＩＣチップ内蔵媒体。
【請求項５】
請求項１〜３のいずれかに記載の結線状況検出回路と、前記ＩＣ制御部とを備えたＩＣチップを内蔵する媒体であって、
当該ＩＣ制御部は、前記印加タイミング信号をイネーブル状態にした結果、前記論理素子からの結線状態検出信号が断線状態であると判断されたならば、ＩＣ内部動作にリセットをかけて内部動作を停止させるよう構成されていることを特徴とするＩＣチップ内蔵媒体。
【請求項６】
請求項１〜３のいずれかに記載の結線状況検出回路と、前記ＩＣ制御部と、データ記憶部とを備えたＩＣチップを内蔵する媒体であって、
当該ＩＣ制御部は、前記印加タイミング信号をイネーブル状態にした結果、前記論理素子からの結線状態検出信号が断線状態であると判断されたならば、前記データ記憶部内のデータを初期値にリセットするよう構成されていることを特徴とするＩＣチップ内蔵媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップ外部に配設した検出対象線が結線であるのか断線であるのかという結線状況を検出する結線状況検出回路、及びその結線状況検出回路を備えたＩＣチップ内蔵媒体に関する。
【０００２】
【従来の技術】
従来より、例えばＩＣカードや電子荷札などのＩＣチップ内蔵媒体が知られており、特開平６−１１５６７６号公報に記載された電子荷札では、パンチ穴を開けたり、あるいは荷札の一部を切り取ることによって、その外観から所定の状態（例えば発行済み）となっていることを取扱者が視認できるようになっている。そして、ＩＣチップ内蔵媒体へのデータ書込装置や読取装置などにおいてもその所定状態を知る必要があるので、ＩＣチップ外部に検出対象線を配設し、パンチ穴や荷札の一部が切り取られることによってその検出対象線が切断されると、ＩＣチップ内部の応答回路が動作開始するような構成を採用した。つまり、検出対象線が結線状態であるのか断線状態であるのかを、抵抗分圧などの電圧レベルをモニタすることによって判断できるようにしたのである。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した特開平６−１１５６７６号公報記載の電子荷札において使用されている結線状況検出回路においては、パンチ穴などをあける前は結線状態となっており、電源〜グラウンド（ＧＮＤ）間には電流が常時流れてしまう構成であるため、消費電力低減の点で問題となる。また、パンチ穴などをあけた後は、検出対象線自体が外部へ露出することとなり、取扱者が不用意に接触してＩＣチップを破壊させてしまう可能性もあるため、この点でも問題となる。
【０００４】
そこで本発明は、このような問題を解決し、消費電力を抑え、かつ信頼性向上を図った結線状況検出回路及びその結線状況検出回路を備えたＩＣチップ内蔵媒体を提供することを第１の目的とする。
また、結線状況の検出機能を用いることによって、不正な改造やデータ略取などを阻止することのできるＩＣチップ内蔵媒体の提供を第２の目的とする。
【０００５】
【課題を解決するための手段及び発明の効果】
上記第１の目的を達成するためになされた請求項１に記載の結線状況検出回路は、ＩＣチップの内部に設けられ、ＩＣチップの外部に配置された検出用信号線が結線状態であるか断線状態であるかを検出する回路であって、抵抗分圧回路の高電圧側の抵抗と低電圧側の抵抗の間に検出用信号線を介在させている。そして、抵抗分圧回路の高電圧側に制御用素子が設けられ、その制御用素子は、ＩＣチップ内に設けられたＩＣ制御部からの印加タイミング信号がイネーブル状態にされた場合に限り、高電圧側抵抗に高電圧が印加されるように制御する。一方、論理素子には、抵抗分圧回路の低電圧側抵抗と前記検出用信号線との間において分岐させた中間引出線からの抵抗分圧及び印加タイミング信号が入力し、印加タイミング信号がイネーブル状態である場合に限って、中間引出線からの抵抗分圧のレベルを結線状態検出信号としてＩＣ制御部へ出力する。
【０００６】
そのため、ＩＣ制御部からの印加タイミング信号がイネーブル状態にされると、制御用素子により高電圧側抵抗に高電圧が印加され、論理素子からＩＣ制御部へ、中間引出線からの抵抗分圧のレベルが結線状態検出信号として出力される。検出対象線が結線している場合には抵抗分圧回路がつながり、高電圧側抵抗及び低電圧側抵抗を含む抵抗分圧回路全体を前提とした場合の中間引出線からの抵抗分圧のレベルが結線状態検出信号としてＩＣ制御部へ出力される。それに対して、検出対象線が断線している場合には抵抗分圧回路がつながっておらず、中間引出線からの抵抗分圧のレベルは、低電圧側抵抗にのみ依存することとなり、検出対象線が結線している場合より低くなる。
【０００７】
このように、検出対象線が結線している場合と断線している場合では、抵抗分圧のレベルが相違する。そのため、結線している場合にのみ論理閾値が反転するように抵抗分圧回路の抵抗値を設定すれば、ＩＣ制御部へ出力する結線状態検出信号のレベルに検出対象線の結線・断線が反映され、適切に結線状況を検出できることとなる。従来技術においてＩＣカードなどのＩＣチップ内蔵媒体への適用した場合の効果として言及したように、媒体の使用開始時にパンチ穴を開けたり媒体の一部を切り取るなどして検出対象線を切断することで取扱者が視認できるような作業をした場合、データ書込装置や読取装置などにおいてもその所定状態を知る必要がある。その場合に、上述したように印加タイミング信号をイネーブル状態にすれば、結線状態検出信号に基づいてＩＣ制御部は検出対象線の結線・断線を判定できるため、データ書込装置や読取装置に対して状態を通知することが可能となる。
【０００８】
そして、ＩＣ制御部からの印加タイミング信号がイネーブル状態にされない場合には、高電圧側抵抗に高電圧が印加されない。つまり、結線状況を検出したい場合のみ電圧を加えればよいので、消費電力の低減の点でも有利である。
なお、抵抗分圧回路の高電圧側及び低電圧側の抵抗は、請求項２に示すように通常の抵抗器ではなくトランジスタを用いて構成することもできる。上述したように、本結線状況検出回路においては、結線状況を検出したい場合のみ電圧を加えればよいため消費電力低減の点で有利なのであるが、高電圧側及び低電圧側の抵抗の値を大きく設定すれば、検出時においてもさらに消費電力を抑制する点で有利である。抵抗値を大きくする場合には、トランジスタを用いれば、通常の抵抗器を用いた場合に比べて小型化させることができるので、その観点からすれば有利である。
【０００９】
また、請求項３に示すように、制御用素子についてもトランジスタを用いて構成することが考えられる。
そして、請求項４に示すように、上述した結線状況検出回路と、ＩＣ制御部とを備えたＩＣチップを内蔵する媒体として実現する場合には、ＩＣ制御部を、検出用信号線の結線状況を確認する場合に限って印加タイミング信号をイネーブル状態にするよう構成さればよい。このようにすることで、上述したように消費電力の低減が図られる。なお、電源としては、例えばＩＣチップ内蔵媒体の内部に電池などを持ってもいてもよいし、あるいは外部から電源供給を受けてコンデンサなどに一時的に蓄えておくようにしてもよい。特にＩＣチップ内蔵媒体の小型化などの理由から電池を持たず、コンデンサなどに一時的に蓄えておく手法を採用する場合には、電源容量も相対的に少ないため、消費電力を極力低減することが望ましく、本発明の有利性が顕在化する。
【００１０】
また、結線状況を検出したい場合以外は検出対象線に電圧は加わらないので、上述したように取扱者の視認を容易にする目的でパンチ穴などを開けたために検出対象線自体が外部へ露出してしまい、取扱者がその検出対象線に不用意に接触したとしても、ＩＣチップを破壊させてしまうことがない。したがって、この結線状況検出回路を適用したＩＣチップ自体の信頼性向上にも寄与する。
【００１１】
上述したＩＣチップ内蔵媒体（請求項４参照）の場合は、検出対象線の結線・断線が、ＩＣチップ内蔵媒体の使用開始・未開始（あるいは発行済み・未発行と称してもよい）などを区別するために利用されていたが、結線状況検出回路による検出結果をＩＣ制御部が利用する方法としてはそれ以外にも考えられる。つまり、結線状況の検出機能を用いることによって、不正な改造やデータ略取などを阻止するのである。
【００１２】
このような第２の目的を達成するためになされた請求項５に示すＩＣチップ内蔵媒体においては、ＩＣ制御部が、印加タイミング信号をイネーブル状態にした結果、論理素子からの結線状態検出信号が断線状態であると判断されたならば、ＩＣ内部動作にリセットをかけて内部動作を停止させる。つまり、ＩＣチップ内蔵媒体が例えばＩＣカードであった場合には、カードケース部分を切断したり、無理矢理分解したりすると検出対象線が切断されるように配置しておく。そして検出対象線の断線が検出された場合には、ＩＣ内部動作をリセットさせることにより、それ以降の使用をできなくしてしまうのである。
【００１３】
また、請求項６に示すＩＣチップ内蔵媒体のように、結線状況検出回路と、ＩＣ制御部と、データ記憶部とを備えている場合に、ＩＣ制御部が、印加タイミング信号をイネーブル状態にした結果、論理素子からの結線状態検出信号が断線状態であると判断されたならば、データ記憶部内のデータを初期値にリセットするよう構成してもよい。このようにすれば、データ記憶部内のデータを不正に略取しようとして、カードケース部分を切断したり無理矢理分解したりすると検出対象線が切断されてしまい、データがリセットしてしまうので、データ略取の防止に有効である。
【００１４】
【発明の実施の形態】
図１は本発明の一実施形態の結線状況検出回路を備えたＩＣチップ１００の全体構成を示すブロック図であり、図２は、そのＩＣチップ１００を内蔵したＩＣチップ内蔵媒体としてのＩＣカード１５０の概略外観図である。
【００１５】
ＩＣチップ１００内には、インバータ回路１０と、プルアップ抵抗用ＰＭＯＳトランジスタ２０と、保護素子３０，４０，５０と、プルダウン抵抗用ＮＭＯＳトランジスタ６０と、ＡＮＤ回路７０とを備える結線状況検出回路やＩＣ制御部１０１などが設けられている。なお、本実施形態においては、インバータ回路１０及びプルアップ抵抗用ＰＭＯＳトランジスタ２０が「制御用素子」に相当し、プルアップ抵抗用ＰＭＯＳトランジスタ２０が「高電圧側の抵抗」に相当する。また、プルダウン抵抗用ＮＭＯＳトランジスタ６０が「低電圧側の抵抗」に相当し、ＡＮＤ回路７０が「論理素子」に相当する。
【００１６】
ＩＣ制御部１０１は、ＩＣチップ１００内の各部の動作を制御する主体であり、結線状況検出回路に対しては印加タイミング信号を出力可能であり、結線状態検出信号を入力可能に構成されている。そして、ＩＣ制御部１０１からの印加タイミング信号はインバータ回路１０に入力されると共にＡＮＤ回路７０にも入力される。
【００１７】
抵抗分圧回路は、プルアップ抵抗用ＰＭＯＳトランジスタ２０、静電破壊に耐えるような素子を具備する保護素子３０，４０，５０、プルダウン抵抗用ＮＭＯＳトランジスタ６０にて構成されており、保護素子３０，４０間には外部ＨＯＵＴ端子及び外部ＬＩＮ端子が設けられている。そして、ＩＣチップ１００の外部に配置された検出対象線８０は、外部ＨＯＵＴ端子及び外部ＬＩＮ端子に接続されている。したがって、プルアップ抵抗用ＰＭＯＳトランジスタ２０が抵抗分圧回路の高電圧側の抵抗となり、プルダウン抵抗用ＮＭＯＳトランジスタ６０が低電圧側の抵抗となる。インバータ回路１０はプルアップ抵抗用ＰＭＯＳトランジスタ２０のゲート電圧を供給可能とされており、上述した印加タイミング信号がイネーブル状態にされた場合にのみゲート電圧を供給する。したがって、このゲート電圧が供給された場合にのみプルアップ抵抗用ＰＭＯＳトランジスタ２０が通電状態となり、抵抗分圧回路を電流が流れ得る状態となる。なお、当然ではあるが、検出対象線８０が結線している場合にのみ抵抗分圧回路全体に電流が流れるのであって、検出対象線８０が断線していれば電流は流れない。
【００１８】
また、保護素子５０とプルダウン抵抗用ＮＭＯＳトランジスタ６０との間に存在する抵抗分圧回路の中間引出線がＡＮＤ回路７０に接続されることによって、抵抗分圧回路からの抵抗分圧がＡＮＤ回路７０に入力する。上述したように、ＡＮＤ回路７０には印加タイミング信号も入力する。したがって、印加タイミング信号がＨＩＧＨにイネーブルされた場合には、ＡＮＤ回路７０から出力される結線状態信号のＨＩＧＨ・ＬＯＷは、抵抗分圧回路からの入力である抵抗分圧がＡＮＤ回路７０の論理閾値よりも大きいか否かによって定まる。そのため、抵抗分圧回路の定数の設定に際しては、このＡＮＤ回路７０の論理閾値が反転するだけの抵抗値が選択されている。
【００１９】
このように構成された本実施形態の結線状況検出回路においては、ＩＣ制御部１０１からの印加タイミング信号がイネーブル状態にされると、インバータ回路１０を通してプルアップ抵抗用ＰＭＯＳトランジスタ２０が通電状態となり、高電圧が保護素子３０を介して外部ＨＯＵＴ端子に出力される。したがって、検出対象線８０が結線している場合には、外部ＨＯＵＴ端子から出力された高電圧は検出対象線８０を介して外部ＬＩＮ端子へ入力し、保護素子４０，５０及び中間引出線を介して抵抗分圧がＡＮＤ回路７０へ入力する。この場合の抵抗分圧はＡＮＤ回路７０での論理閾値よりも高く、また印加タイミング信号もＨＩＧＨにイネーブルされているため、ＡＮＤ回路７０から出力される結線状態信号はＨＩＧＨレベルとなる。
【００２０】
一方、ＩＣ制御部１０１からの印加タイミング信号がイネーブル状態にされていても、検出対象線８０が断線している場合には、外部ＨＯＵＴ端子から出力された高電圧は検出対象線８０を介して外部ＬＩＮ端子へ入力しない。そのため、中間引出線を介してＡＮＤ回路７０へ入力する抵抗分圧は、プルダウン抵抗用ＮＭＯＳトランジスタ６０にのみ依存することとなり、抵抗分圧がＡＮＤ回路７０での論理閾値よりも低いので、ＡＮＤ回路７０から出力される結線状態信号はＬＯＷレベルとなる。
【００２１】
したがって、例えば図２に示すように、この結線状況検出回路を備えるＩＣチップ１００を内蔵するＩＣカード１５０として実現した場合には、次のような用い方ができる。つまり、ＩＣカード１５０の使用が開始された状態であることをパンチ穴１７０を開けることによって取扱者の視認可能な状態にした場合に、そのパンチ穴１７０によって検出対象線８０が切断されるようにしておけば、カードリーダ／ライタなどがリード対象あるいはライト対象のＩＣカード１５０が使用開始された状態なのか未使用状態なのかを判断する際、ＩＣ制御部１０１にそれを問い合わせればよい。ＩＣ制御部１０１は、問い合わせがあった場合には、上述したように印加タイミング信号をＨＩＧＨにイネーブルして結線状態検出信号のレベルを判定し、それをカードリーダ／ライタなどに返答すればよい。
【００２２】
また、これまでの説明からも判るように、ＩＣ制御部１０１からの印加タイミング信号がイネーブル状態にされない場合には、抵抗分圧回路に高電圧の印加は生じない。つまり、上述したカードリーダ／ライタなどからの問い合わせがあった場合などの結線状況を検出したい場合のみ電圧を加えればよいので、消費電力の低減の点でも有利である。また、結線状況を検出したい場合以外は検出対象線８０に電圧は加わらないので、パンチ穴１７０を開けて検出対象線８０自体が外部へ露出し、取扱者が不用意に接触したとしても、従来のようにＩＣチップ１００を破壊させてしまうことがない。したがって、ＩＣチップ１００自体の信頼性向上も図れる。
【００２３】
以上、本発明はこのような実施形態に何等限定されるものではなく、本発明の主旨を逸脱しない範囲において種々なる形態で実施し得る。
（１）例えば、結線状況検出回路の構成要素としては、図１に示したものに限定されず、同等の機能を持つ素子などに置換してもよい。
【００２４】
例えば図３に示すように、図１におけるプルダウン抵抗用ＮＭＯＳトランジスタ６０に代えて抵抗器１６０を採用してもよい。
また、図４に示す抵抗分圧回路においては、図１におけるインバータ回路１０及びプルアップ抵抗用ＰＭＯＳトランジスタ２０に代えて、抵抗器２２０と２つのインバータ回路２１０，２３０とを採用して、同等の機能を発揮するようにしている。
【００２５】
さらに、図５に示す抵抗分圧回路においては、図１におけるインバータ回路１０及びプルアップ抵抗用ＰＭＯＳトランジスタ２０に代えて、インバータ回路３１０、ＰＭＯＳトランジスタ３２０、ＮＭＯＳトランジスタ３３０、抵抗器３４０，３５０を組み合わせた構成を採用して、同等の機能を発揮するようにしている。
【００２６】
このように、図１に示したプルアップ抵抗用ＰＭＯＳトランジスタ２０やプルダウン抵抗用ＮＭＯＳトランジスタ６０に代えて抵抗器を採用することもできるのであるが、抵抗をトランジスタを用いて構成する場合と抵抗器を用いて構成する場合とでは、次の観点からの効果の相違もある。つまり、上記実施形態においても説明したように、結線状況検出回路においては、結線状況を検出したい場合のみ電圧を加えればよいため消費電力低減の点で有利なのであるが、高電圧側及び低電圧側の抵抗の値を大きく設定すれば、検出時においてもさらに消費電力を抑制する点で有利である。この抵抗値を大きくする場合には、トランジスタを用いれば、通常の抵抗器を用いた場合に比べて小型化させることができる。したがって、その観点からすれば、図１に示す実施形態のようにプルアップ抵抗用ＰＭＯＳトランジスタ２０やプルダウン抵抗用ＮＭＯＳトランジスタ６０を用いることは有利である。
【００２７】
（２）上記実施形態のＩＣカード１５０（図２参照）では、検出対象線８０の結線・断線が、ＩＣカード１５０の使用開始・未開始（あるいは発行済み・未発行と称してもよい）などを区別するために利用されていたが、結線状況検出回路による検出結果をＩＣ制御部１０１が利用する方法としてはそれ以外にも考えられる。つまり、結線状況の検出機能を用いることによって、不正な改造やデータ略取などを阻止するのである。
【００２８】
この場合には、ＩＣ制御部１０１が、印加タイミング信号をイネーブル状態にした結果、ＡＮＤ回路７０からの結線状態検出信号がローレベルであれば、ＩＣ内部動作にリセットをかけて内部動作を停止させることが考えられる。つまり、ＩＣカード１５０のカードケース部分を切断したり、無理矢理分解したりすると検出対象線８０が切断されるように配置しておく。この場合、例えば複数の結線状況検出回路を設け、カードケース部分を切断したり、無理矢理分解したりする際に切断され易い位置に検出対象線８０を配置しておく。そして、いずれかの検出対象線８０の断線が検出された場合には、ＩＣ内部動作をリセットさせることにより、それ以降の使用をできなくしてしまうのである。
【００２９】
また、データ記憶部とを備えている場合に、ＩＣ制御部１０１が、印加タイミング信号をイネーブル状態にした結果、ＡＮＤ回路７０からの結線状態検出信号がローレベルであれば、データ記憶部内のデータを初期値にリセットするよう構成してもよい。このようにすれば、データ記憶部内のデータを不正に略取しようとして、カードケース部分を切断したり無理矢理分解したりすると検出対象線が切断されてしまい、データがリセットしてしまうので、データ略取の防止に有効である。
【００３０】
（３）また、上記実施形態の場合には、ＩＣカード１５０をＩＣチップ内蔵媒体の一例として示したが、例えば従来技術として示した特開平６−１１５６７６号公報記載の電子荷札においても同様に適用できる。そして、この場合には、パンチ穴ではなく、複数の電子荷札が束になったものからミシン目に沿って切断することにより、検出対象線８０が切断されるような構成としてもよい。
【図面の簡単な説明】
【図１】  本発明の一実施形態の結線状況検出回路を備えたＩＣチップの全体構成を示す回路図である。
【図２】  実施形態のＩＣチップを内蔵したＩＣチップ内蔵媒体としてのＩＣカードの概略外観図である。
【図３】  結線状況検出回路の別実施形態を示す回路図である。
【図４】  結線状況検出回路の別実施形態を示す回路図である。
【図５】  結線状況検出回路の別実施形態を示す回路図である。
【符号の説明】
１０…インバータ回路
２０…プルアップ抵抗用ＰＭＯＳトランジスタ
３０，４０，５０…保護素子
６０…プルダウン抵抗用ＮＭＯＳトランジスタ
７０…ＡＮＤ回路
８０…検出対象線
１００…ＩＣチップ
１０１…ＩＣ制御部
１５０…ＩＣカード
１６０，２２０，３４０…抵抗器
１７０…パンチ穴
２１０，３１０…インバータ回路
３２０…ＰＭＯＳトランジスタ
３３０…ＮＭＯＳトランジスタ
【図１】
0003896698.tif 000002
【図２】
0003896698.tif 000003
【図３】
0003896698.tif 000004
【図４】
0003896698.tif 000005
【図５】
0003896698.tif 000006