(57)【特許請求の範囲】
【請求項１】
設定値記録用メモリに記録された所定の設定値に基づいて画像データをデータ処理して表示装置に表示させるための表示用データを生成する画像データ処理用デバイスと、前記設定値を演算すると共に当該演算した設定値を前記設定値記録用メモリに記録する表示制御部とを備えた遊技機用表示制御装置であって、
前記表示制御部は、前記画像データ処理用デバイスによるデータ処理の実行中に、当該実行中のデータ処理の実行を完了した以降に実行させるべき前記データ処理についての前記設定値を演算すると共に、前記実行中のデータ処理の実行が完了したときに当該完了したデータ処理の次に実行させるべき前記データ処理についての前記演算した設定値を前記設定値記録用メモリに記録することを特徴とする遊技機用表示制御装置。
【請求項２】
前記画像データ処理用デバイスは、互いに異なる処理内容の前記データ処理を個別的に実行する複数のデータ処理ブロックを備えて構成され、前記設定値記録用メモリは、前記複数のデータ処理ブロックについての前記設定値をそれぞれ記憶する複数の記憶領域を備えて構成され、前記表示制御部は、前記各データ処理ブロック毎の前記設定値を演算して、対応する前記記憶領域に当該演算した設定値を記録することを特徴とする請求項１記載の遊技機用表示制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示制御部によって演算されて設定値記録用メモリに記録された設定値に基づいて、画像データ処理用デバイスが画像データをデータ処理する遊技機用表示制御装置に関するものである。
【０００２】
【従来の技術】
例えば、パチンコ台などの遊技機には、各種表示画像を表示させるための表示ユニットが搭載されている。例えば、図２に示す表示ユニットＵ３１は、表示画像を表示する表示装置２と、表示装置２に表示画像を表示させるための画像信号Ｓを生成する表示制御装置３１とを備えている。表示制御装置３１は、図外のデータ転送用メモリを介して装置外部から転送される画像データに対して所定のデータ処理を実行することにより画像信号Ｓを生成するＶＤＰ（Video Digital Processor ＝画像データ処理用デバイス）３と、ＶＤＰ３のデータ処理を制御するＣＰＵ（表示制御部）３４とを備えている。この場合、図３に示すように、ＶＤＰ３は、データ圧縮された状態で転送される画像データをデコード（伸張）させるＤＥＣ処理ブロック１１と、回転描画処理を施すＺ処理ブロック１２と、各データ処理ブロックによってデータ処理された画像データに対して拡大処理、縮小処理およびマスク処理などを施すと共に処理した画像データを合成することによって表示装置２に表示させる表示画像を仮想的に描画して画像信号Ｓを生成するＢＩＴＢＬＴ処理ブロック１３と、動画データに対するデータ処理を実行するＭＭＣ処理ブロック１４とを備えている。
【０００３】
このＶＤＰ３では、各データ処理ブロック毎にそれぞれ対応して配設されたレジスタＲ１〜Ｒ４（以下、区別しないときには「レジスタＲ」ともいう）に、ＣＰＵ３４によって所定の設定値Ｄが記録されることで、各データ処理ブロックが、その設定値Ｄに応じたデータ処理を個別的に実行する。また、各データ処理ブロックは、実行中のデータ処理が完了した際に、データ処理が完了した旨の報知信号ＩをＣＰＵ３４に出力する。一方、ＣＰＵ３４は、ＶＤＰ３の各データ処理ブロックに対して実行させるデータ処理の内容に応じて各レジスタＲに記録すべき設定値Ｄを演算する演算処理ＭP1，ＭP2・・（以下、区別しないときには「演算処理ＭP 」ともいう）と、演算した設定値Ｄを各レジスタＲにそれぞれ記録する設定処理ＭS1，ＭS2・・（以下、区別しないときには「設定処理ＭS 」ともいう）とを交互に実行する。
【０００４】
具体的には、図４に示すように、まず、ＣＰＵ３４は、ＭＭＣ処理ブロック１４が最初に実行すべき動画表示処理ＭM1についての設定値Ｄを演算した後に（演算処理ＭP1）、その設定値ＤをレジスタＲ４に記録する（設定処理ＭS1）。これにより、ＭＭＣ処理ブロック１４がレジスタＲ４に記録された設定値Ｄに基づいて動画表示処理ＭM1を実行する。また、ＣＰＵ３４は、設定処理ＭS1が完了した後に、ＤＥＣ処理ブロック１１が最初に実行すべき画像データ伸張処理ＭD1についての設定値Ｄを演算すると共に（演算処理ＭP2）、その設定値ＤをレジスタＲ１に記録する（設定処理ＭS2）。これにより、ＤＥＣ処理ブロック１１がレジスタＲ１に記録された設定値Ｄに基づいて画像データ伸張処理ＭD1を実行する。
【０００５】
次に、ＣＰＵ３４は、画像データ伸張処理ＭD1が完了した旨の報知信号Ｉ（図２参照）を入力した際に、画像データ伸張処理ＭD1によってデコードされた画像データに対してＺ処理ブロック１２が実行すべき画像回転処理ＭZ1についての設定値Ｄを演算する（演算処理ＭP3）と共に、その設定値ＤをレジスタＲ２に記録する（設定処理ＭS3）。これにより、Ｚ処理ブロック１２がレジスタＲ２に記録された設定値Ｄに基づいて画像回転処理ＭZ1を実行する。また、ＣＰＵ３４は、設定処理ＭS3が完了した後に、画像データ伸張処理ＭD2についての設定値Ｄを演算する（演算処理ＭP4）と共に、その設定値ＤをレジスタＲ１に記録する（設定処理ＭS4）。これにより、ＤＥＣ処理ブロック１１が画像データ伸張処理ＭD2を実行する。このように、ＣＰＵ３４が演算処理ＭP および設定処理ＭS を交互に実行して各レジスタＲに設定値Ｄを記録することにより、ＶＤＰ３の各データ処理ブロックが設定値Ｄに基づくデータ処理を順次実行する。このようにデータ処理が実行される結果、ＢＩＴＢＬＴ処理ブロック１３によって描画された表示画像に基づいて画像信号Ｓが生成され（描画処理ＭB1，ＭB2・・）、その画像信号Ｓに基づく表示画像が表示装置２に順次表示される。
【０００６】
【発明が解決しようとする課題】
ところが、従来の表示制御装置３１には、以下の問題点がある。すなわち、従来の表示制御装置３１では、ＣＰＵ３４は、ＶＤＰ３によって出力された報知信号Ｉを入力した時点で、演算処理ＭP および設定処理ＭS を順に実行して各データ処理ブロックに実行させるための設定値ＤをレジスタＲに記録している。この場合、演算処理ＭP には、比較的長時間を要する。したがって、報知信号Ｉを受信して初めて演算処理ＭP を実行しているこの表示制御装置３１には、ＶＤＰ３が次のデータ処理を実行するまでに長時間を要することに起因して、ＶＤＰ３の処理効率が悪化しているという問題点がある。具体的には、ＣＰＵ３４は、例えば、画像データ伸張処理ＭD1の完了時に出力される報知信号Ｉを入力した時点で初めて、画像回転処理ＭZ1を実行させるための設定値Ｄの演算（演算処理ＭP3）を開始し、演算終了後に、その設定値ＤをレジスタＲ２に記録する（設定処理ＭS3）。このため、ＤＥＣ処理ブロック１１による画像データ伸張処理ＭD1が完了してから、Ｚ処理ブロック１２による画像回転処理ＭZ1が開始されるまでに比較的長時間の時間ｔ１１を要することになる。また、例えば、動画表示処理ＭM1の完了時には、ＣＰＵ３４は、その際に出力される報知信号Ｉを入力した時点で初めて、動画表示処理ＭM2を実行させるための設定値Ｄの演算（演算処理ＭP5）を開始し、演算終了後に、その設定値ＤをレジスタＲ４に記録する（設定処理ＭS5）。このため、動画表示処理ＭM1が完了してから動画表示処理ＭM2が開始されるまでにも比較的長時間の時間ｔ１２を要することになる。このように、従来の表示制御装置３１では、レジスタＲに設定値Ｄを設定する（設定処理ＭS ）直前に演算処理ＭP を実行することに起因して、ＶＤＰ３の処理効率が悪化しているという問題点がある。この場合、表示制御装置３１による表示制御処理の大半が、ＶＤＰ３によるデータ処理によって占められている。このため、ＶＤＰ３の処理効率の悪化は、表示制御装置３１全体の処理効率を大きく悪化させる要因となっている。
【０００７】
本発明は、かかる問題点に鑑みてなされたものであり、画像データ処理用デバイスによるデータ処理の効率を向上し得る遊技機用表示制御装置を提供することを主目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成すべく本発明の遊技機用表示制御装置は、設定値記録用メモリに記録された所定の設定値に基づいて画像データをデータ処理して表示装置に表示させるための表示用データを生成する画像データ処理用デバイスと、前記設定値を演算すると共に当該演算した設定値を前記設定値記録用メモリに記録する表示制御部とを備えた遊技機用表示制御装置であって、前記表示制御部は、前記画像データ処理用デバイスによるデータ処理の実行中に、当該実行中のデータ処理の実行を完了した以降に実行させるべき前記データ処理についての前記設定値を演算すると共に、前記実行中のデータ処理の実行が完了したときに当該完了したデータ処理の次に実行させるべき前記データ処理についての前記演算した設定値を前記設定値記録用メモリに記録することを特徴とする。
【０００９】
また、本発明の遊技機用表示制御装置は、上記の遊技機用表示制御装置において、前記画像データ処理用デバイスは、互いに異なる処理内容の前記データ処理を個別的に実行する複数のデータ処理ブロックを備えて構成され、前記設定値記録用メモリは、前記複数のデータ処理ブロックについての前記設定値をそれぞれ記憶する複数の記憶領域を備えて構成され、前記表示制御部は、前記各データ処理ブロック毎の前記設定値を演算して、対応する前記記憶領域に当該演算した設定値を記録することを特徴とする。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る遊技機用表示制御装置の好適な実施の形態について説明する。
【００１１】
最初に、表示ユニットＵ１の構成について、図面を参照して説明する。
【００１２】
表示ユニットＵ１は、パチンコ台などの遊技機に搭載されて各種表示画像を表示するためのユニットであって、図２に示すように、表示制御装置１および表示装置２を備え、遊技機に搭載可能な箱状にパッケージングされている。表示制御装置１は、本発明における遊技機用表示制御装置に相当し、図外のデータ転送用メモリを介して転送される画像データに対して所定のデータ処理を施すことにより、表示装置２に表示画像を表示させるための画像信号（表示用データ）Ｓを生成する。この表示制御装置１は、ＶＤＰ３、ＣＰＵ４、ＲＡＭ５およびＲＯＭ６を備えている。ＶＤＰ３は、本発明における画像データ処理用デバイスに相当し、図３に示すように、本発明におけるデータ処理ブロックにそれぞれ相当するＤＥＣ処理ブロック１１、Ｚ処理ブロック１２、ＢＩＴＢＬＴ処理ブロック１３およびＭＭＣ処理ブロック１４を備えると共に、これらの各データ処理ブロック毎に配設されたレジスタＲ１〜Ｒ４を備えている。この場合、レジスタＲ１〜Ｒ４は、本発明における記憶領域に相当し、これらによって本発明における設定値記録用メモリが構成される。この場合、レジスタＲ１〜Ｒ４は、ＶＤＰ３内の対応する各データ処理ブロック毎の設定値Ｄをそれぞれ記憶する。なお、各データ処理ブロックおよびレジスタＲ１〜Ｒ４は、従来の表示制御装置３１と同一に構成されているるため、その詳細な説明を省略する。
【００１３】
ＣＰＵ４は、本発明における表示制御部に相当し、ＶＤＰ３の各データ処理ブロックに対して設定する設定値Ｄを演算してレジスタＲ１〜Ｒ４に記録する。ＲＡＭ５はＣＰＵ４の演算結果やデータ転送用メモリから読み出した画像データなどを一時的に記憶し、ＲＯＭ６はＣＰＵ４の動作プログラムを記憶する。表示装置２は、特に限定されないが、例えばカラー表示可能なＬＣＤパネルで構成され、表示制御装置１から出力される画像信号Ｓに基づいて各種画像を表示する。
【００１４】
次に、表示制御装置１による画像データのデータ処理方法について、図面を参照して説明する。
【００１５】
まず、図１に示すように、ＣＰＵ４が、ＭＭＣ処理ブロック１４に対して最初に実行させるべき動画表示処理ＭM1についての設定値Ｄを演算し（演算処理ＭP1）、演算した設定値ＤをレジスタＲ４に記録する（設定処理ＭS1）。これにより、ＭＭＣ処理ブロック１４が、レジスタＲ４に記録された設定値Ｄに基づいて動画表示処理ＭM1を実行する。また、ＣＰＵ４は、設定処理ＭS1を完了した後に、ＤＥＣ処理ブロック１１に対して最初に実行させるべき画像データ伸張処理ＭD1についての設定値Ｄを演算し（演算処理ＭP2）、演算した設定値ＤをレジスタＲ１に記録する（設定処理ＭS2）。これにより、ＤＥＣ処理ブロック１１が、レジスタＲ１に記録された設定値Ｄに基づいて画像データ伸張処理ＭD1を実行する。
【００１６】
次に、ＣＰＵ４は、ＶＤＰ３の各データ処理ブロックのいずれかから、データ処理を完了した旨の報知信号Ｉを受信するまでの間、各データ処理ブロックについての設定値Ｄを順に演算してＲＡＭ５に一時的に記憶させる。具体的には、ＣＰＵ４は、Ｚ処理ブロック１２が最初に実行すべき画像回転処理ＭZ1およびＢＩＴＢＬＴ処理ブロック１３が最初に実行すべき描画処理ＭB1についての各設定値Ｄを演算し（演算処理ＭP3，ＭP4）、その演算結果をＲＡＭ５に一時的に記憶させる。次いで、ＣＰＵ４は、ＭＭＣ処理ブロック１４に対して動画表示処理ＭM1の次に実行させるべき動画表示処理ＭM2についての設定値Ｄを演算し（演算処理ＭP5）、その演算結果をＲＡＭ５に一時的に記憶させる。続いて、ＣＰＵ４は、ＤＥＣ処理ブロック１１に対して画像データ伸張処理ＭD1の次に実行させるべき画像データ伸張処理ＭD2についての設定値Ｄを演算し（演算処理ＭP6）、その演算結果をＲＡＭ５に一時的に記憶させる。これにより、ＶＤＰ３の各データ処理ブロックに対して画像回転処理ＭZ1、描画処理ＭB1、動画表示処理ＭM2および画像データ伸張処理ＭD2をそれぞれ実行させるための各設定値ＤがＲＡＭ５に記憶される。
【００１７】
一方、画像データ伸張処理ＭD1が完了して、ＤＥＣ処理ブロック１１からデータ処理が完了した旨の報知信号Ｉが出力された際には、ＣＰＵ４は、演算処理ＭP3の演算結果としてＲＡＭ５に記憶させた設定値Ｄを読み出し、その設定値ＤをレジスタＲ２に記録する（設定処理ＭS3）。これにより、Ｚ処理ブロック１２が、画像データ伸張処理ＭD1によってデコードされた画像データに対して、レジスタＲ２に記録された設定値Ｄに基づいて画像回転処理ＭZ1を実行する。この場合、設定処理ＭS3によってレジスタＲ２に記録すべき設定値Ｄが、予め演算されてＲＡＭ５に記憶されている。したがって、ＤＥＣ処理ブロック１１による画像データ伸張処理ＭD1の完了からＺ処理ブロック１２による画像回転処理ＭZ1の開始までに必要とされる時間ｔ１は、従来の表示制御装置３１において必要とされていた時間ｔ１１よりも十分に短く、ＣＰＵ４による設定処理ＭS3に要する極く短い時間となっている。
【００１８】
次に、ＣＰＵ４は、設定処理ＭS3が完了した後に、演算処理ＭP6の演算結果としてＲＡＭ５に記憶させた設定値Ｄを読み出し、その設定値ＤをレジスタＲ１に記録する（設定処理ＭS4）。これにより、ＤＥＣ処理ブロック１１が画像データ伸張処理ＭD2を実行する。次いで、ＣＰＵ４は、Ｚ処理ブロック１２に対して実行させるべき画像回転処理ＭZ2、およびＢＩＴＢＬＴ処理ブロック１３に対して実行させるべき描画処理ＭB2についての各設定値Ｄを演算し（演算処理ＭP7，ＭP8）、その演算結果をＲＡＭ５に一時的に記憶させる。
【００１９】
続いて、動画表示処理ＭM1が完了して、その旨の報知信号Ｉが出力された際には、ＣＰＵ４は、演算処理ＭP5の演算結果としてＲＡＭ５に記憶させた設定値Ｄを読み出し、その設定値ＤをレジスタＲ４に記録する（設定処理ＭS5）。これにより、ＭＭＣ処理ブロック１４が、レジスタＲ４に記録された設定値Ｄに基づいて動画表示処理ＭM2を実行する。この場合、設定処理ＭS5によってレジスタＲ４に記録すべき設定値Ｄが、予め演算されてＲＡＭ５に記憶されている。したがって、動画表示処理ＭM1の完了から動画表示処理ＭM2の開始までに必要とされる時間ｔ２は、従来の表示制御装置３１において必要とされていた時間ｔ１２よりも十分に短く、ＣＰＵ４による設定処理ＭS5に要する極く短い時間となっている。この後、ＶＤＰ３の各データ処理ブロックは、ＣＰＵ４による演算処理ＭP によってＲＡＭ５に一時的に記録されて、設定処理ＭS によってレジスタＲに記録される設定値Ｄに基づいて所定のデータ処理を順次実行する。この結果、ＢＩＴＢＬＴ処理ブロック１３によって描画された表示画像に基づいて画像信号Ｓが生成され、その画像信号Ｓに基づく表示画像が表示装置２に順次表示される。
【００２０】
このように、この表示制御装置１によれば、ＶＤＰ３の各データ処理ブロックが所定のデータ処理（画像データ伸張処理ＭD 、画像回転処理ＭZ 、描画処理ＭB および動画表示処理ＭM のいずれか）を実行している間に、ＣＰＵ３４が、各データ処理ブロックに対してそれ以降に実行させるべきデータ処理についての設定値Ｄを予め演算して（演算処理ＭP ）ＲＡＭ５に一時的に記憶させておくことにより、各レジスタＲに設定値Ｄを記録する際（設定処理ＭS ）には、ＲＡＭ５に既に記憶されている設定値Ｄを読み出して直ちに記録することができる。このため、各データ処理ブロックに対して迅速にデータ処理を開始させることができる結果、ＶＤＰ３のデータ処理効率を十分に向上させることができる。また、ＶＤＰ３の処理効率を向上させることができる結果、表示制御装置１全体としての処理効率も飛躍的に向上させることができる。さらに、各データ処理ブロックが並列的かつ効率的にデータ処理を実行する結果、ＶＤＰ３によるデータ処理効率をさらに向上させることができる。
【００２１】
なお、本発明は、上記した本発明の実施の形態に限定されない。例えば、本発明の実施の形態では、表示制御装置１および表示装置２を箱状にパッケージングした表示ユニットＵ１を例を挙げて説明したが、本発明における遊技機用表示制御装置の構成はこれに限定されず、表示制御装置１と表示装置２とを別体に構成することもできる。また、本発明の実施の形態では、ＤＥＣ処理ブロック１１、Ｚ処理ブロック１２、ＢＩＴＢＬＴ処理ブロック１３およびＭＭＣ処理ブロック１４の４つのデータ処理ブロックを有するＶＤＰ３を例を挙げて説明したが、本発明における画像データ処理用デバイスには、単一のデータ処理ブロックから構成されるＶＤＰや、２つ以上のデータ処理ブロックを有する各種ＶＤＰが含まれる。また、レジスタ（本発明における複数の記憶領域）Ｒ１〜Ｒ４は、別個独立したメモリでそれぞれ構成してもよいし、１つのメモリの記憶領域を分割して構成してもよい。
【００２２】
【発明の効果】
以上のように、本発明の遊技機用表示制御装置によれば、表示制御部が、画像データ処理用デバイスによるデータ処理の実行中に、実行中のデータ処理の実行を完了した以降に実行させるべきデータ処理についての設定値を演算すると共に、実行中のデータ処理の実行が完了したときに完了したデータ処理の次に実行させるべきデータ処理についての演算した設定値を設定値記録用メモリに記録することにより、設定値記録用メモリに対する設定値の記録に際して、表示制御部が予め演算してある設定値を直ちに記録させることができるため、画像データ処理用デバイスによるデータ処理の完了から次のデータ処理が開始されるまでに要する時間を十分に短縮することができ、これにより、画像データ処理用デバイスのデータ処理効率を十分に向上させることができる。
【００２３】
また、本発明の遊技機用表示制御装置によれば、表示制御部が、各データ処理ブロック毎の設定値を演算して、設定値記録用メモリ内の対応する記憶領域に演算した設定値を記録することにより、各データ処理ブロックが並列的かつ効率的にデータ処理を実行できる結果、画像データ処理用デバイスによるデータ処理効率をさらに向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る表示制御装置１のＶＤＰ３およびＣＰＵ４によるデータ処理のタイミングの一例を示すタイミングチャートである。
【図２】表示ユニットＵ１，Ｕ３１の構成を示すブロック図である。
【図３】本発明の実施の形態に係る表示制御装置１および従来の表示制御装置３１におけるＶＤＰ３の構成を示すブロック図である。
【図４】従来の表示制御装置３１におけるＶＤＰ３およびＣＰＵ３４によるデータ処理のタイミングの一例を示すタイミングチャートである。
【符号の説明】
１  表示制御装置
２  表示装置
３  ＶＤＰ
４  ＣＰＵ
１１  ＤＥＣ処理ブロック
１２  Ｚ処理ブロック
１３  ＢＩＴＢＬＴ処理ブロック
１４  ＭＭＣ処理ブロック
Ｄ  設定値
Ｉ  報知信号
ＭB1，ＭB2・・  描画処理
ＭD1，ＭD2・・  画像データ伸張処理
ＭM1，ＭM2・・  動画表示処理
ＭP1，ＭP2・・  演算処理
ＭS1，ＭS2・・  設定処理
ＭZ1，ＭZ2・・  画像回転処理
Ｒ１〜Ｒ４  レジスタ
Ｕ１  表示ユニット
【図１】
0004027623.tif 000002
【図２】
0004027623.tif 000003
【図３】
0004027623.tif 000004
【図４】
0004027623.tif 000005