(57)【特許請求の範囲】
【請求項１】
基板を加熱せず、前記基板の温度が１００℃以下の条件にて前記基板上の半導体層にレーザー光を照射し前記半導体層を結晶化する結晶化工程と、前記結晶化工程のあと、前記基板を加熱せず、前記基板の温度が１００℃以下の条件にて前記半導体層に水素プラズマ処理を施し、水素原子を前記半導体膜中に拡散させる水素プラズマ処理工程と、
前記水素プラズマ処理工程のあと、前記基板を加熱せず、前記基板の温度が１００℃以下の条件にてプラズマＣＶＤ法を用いて前記半導体層上に第１ゲート絶縁膜を形成する第１ゲート絶縁膜形成工程と、
前記第１ゲート絶縁膜形成工程のあと、前記基板を加熱し、前記基板の温度が１００℃以上の条件にて熱処理を施し、前記半導体膜中に拡散している前記水素原子を活性化させ、前記半導体膜中のダングリングボンドを終端させる熱処理工程と、
前記熱処理工程のあと、前記第１ゲート絶縁膜及び前記半導体膜をエッチングし島状の第１ゲート絶縁膜及び島状の半導体膜を形成するエッチング工程と、
前記エッチング工程のあと、前記島状の第１ゲート絶縁膜上に第２ゲート絶縁膜をプラズマＣＶＤ法を用いて形成する第２ゲート絶縁膜形成工程と、
前記第２ゲート絶縁膜形成工程のあと、前記第２ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記結晶化工程と前記プラズマ処理工程とが真空中連続処理で行われる、半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記第１ゲート絶縁膜形成工程における前記プラズマＣＶＤ法はマイクロ波放電プラズマを用いて行われる、半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置の製造方法において、
前記熱処理は２５０℃以上の水素混合ガス雰囲気中でおこなう、半導体装置の製造方法。
【請求項５】
請求項１ないし４のいずれかに記載の半導体装置の製造方法において、
前記熱処理は２００℃以上の水分雰囲気中でおこなう、半導体装置の製造方法。
【請求項６】
請求項１ないし５のいずれかに記載の半導体装置の製造方法を含むことを特徴とする光変調素子の製造方法。
【請求項７】
請求項１ないし５のいずれかに記載の半導体装置の製造方法を含むことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法に関するものである。
【０００２】
【従来の技術】
多結晶シリコン等の半導体膜は薄膜トランジスタ（以下本願明細書中ではＴＦＴと称する）や太陽電池に広く利用されている。とりわけ多結晶シリコン（ ｐｏｌｙ−Ｓｉ）ＴＦＴは高移動度化が可能でありながらガラス基板のように透明で絶縁性の基板上に作成できるという特徴を生かして、液晶表示装置（ＬＣＤ）や液晶プロジェクターなどの光変調素子あるいは液晶駆動用内蔵ドライバーの構成素子として広く用いられ、新しい市場の創出に成功している。
【０００３】
ガラス基板上に高性能なＴＦＴを作成する方法としては高温プロセスと呼ばれる製造方法がすでに実用化されている。ＴＦＴの製造方法として工程最高温度が１０００℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質のｐｏｌｙ−Ｓｉを作成する事ができることと、熱酸化により良質のゲート絶縁膜（一般的に二酸化珪素）および清浄なｐｏｌｙ−Ｓｉとゲート絶縁膜の界面を形成できることである。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能ＴＦＴを安定的に製造することができる。しかし、高温プロセスを用いるためにはＴＦＴを作成する基板が１０００℃以上の高温の熱工程に耐え得る必要がある。この条件を満たす透明な基板は現在のところ石英ガラスしかない。このため昨今のｐｏｌｙ−Ｓｉ  ＴＦＴは総て高価で小さい石英ガラス基板上に作成されており、コストの問題上大型化には向かないとされている。また、固相成長法では十数時間という長時間の熱処理が必要であり、生産性が極めて低いとの課題がある。また、この方法では基板全体が長時間加熱されている事に起因して基板の熱変形が大きな問題と化し実質的に安価な大型ガラス基板を使用し得ないとの課題が生じており、これもまた低コスト化の妨げとなっている。
【０００４】
一方、高温プロセスが持つ上記欠点を解消し、尚且つ高移動度のｐｏｌｙ−Ｓｉ  ＴＦＴを実現しようとしているのが低温プロセスと呼ばれる技術である。比較的安価な耐熱性ガラス基板を使うために、工程最高温度としておおむね６００℃以下のｐｏｌｙ−Ｓｉ  ＴＦＴ製造プロセスを一般に低温プロセスと呼ぶ。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうレーザー結晶化技術が広く使われている。レーザー結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。最近ではガラス基板上のアモルファスシリコン膜にエキシマレーザービームを繰り返し照射しながらスキャンすることによって大面積のｐｏｌｙ−Ｓｉ膜を作成する技術が広く使われるようになった。また、ゲート絶縁膜としてはプラズマＣＶＤをもちいた成膜方法により二酸化珪素（ＳｉＯ２）膜が成膜可能となり実用化への見通しが得られるほどになった。これらの技術によって、現在では一辺が数十センチほどもある大型のガラス基板上にｐｏｌｙ−Ｓｉ  ＴＦＴが作成可能となっている。
【０００５】
しかし、この低温プロセスで問題となるのは能動層となる半導体層（ｐｏｌｙ−Ｓｉ）内部および半導体層表面とゲート絶縁膜の界面（以下ＭＯＳ界面）に高い密度の捕獲準位が発生し、これがＴＦＴの移動度の低下、閾値電圧の増大を招く。なお且つ、これら移動度、閾値の値が素子間、基板間およびロット間でバラつくという深刻な問題がある。単結晶シリコンを能動層として用いた場合、結晶中の捕獲準位密度は１０１５（ｃｍ−３）以下という極めて低い値となるが、多結晶シリコン膜の場合、膜中には１０１７〜１０１８（ｃｍ−３）の高い密度で捕獲準位が存在する。多結晶シリコン膜の場合、半導体層内に結晶粒界や結晶欠陥をはじめとする構造的乱れが多く存在し、これらが半導体のバンドギャップ中に準位を形成するため、これが捕獲準位として悪影響を及ぼすのである。更にもう一つの問題点は低温プロセスで形成したＭＯＳ界面である。１０００℃以上の熱酸化によって形成される良好なＭＯＳ界面における界面順位密度は２×１０１０（ｃｍ−２ｅＶ−１）程度に低減することができるが、プラズマＣＶＤなどにより４００℃以下の低温で絶縁膜を形成した場合、ＭＯＳ界面準位密度は１０１１〜１０１２（ｃｍ−２ｅＶ−１）という高い値となる。これら界面順位のエネルギーも半導体のバンドギャップ中に位置するため、これらも捕獲準位として作用し、これもＴＦＴ特性向上の妨げとなる。
【０００６】
ＴＦＴの場合、ゲート電極に電圧を印加するとＭＯＳキャパシタ容量によって決まるキャリアが半導体層側に誘起される。しかし半導体層側、すなわち能動層およびＭＯＳ界面に捕獲準位があると、誘起されたキャリアがこれら捕獲準位に捕獲され伝導に寄与できない。結果として、より高いゲート電圧を印加し、捕獲準位密度よりも多くのキャリアを誘起してやらないとドレイン電流が得られないことになる。これがＴＦＴの閾値電圧を高くしている原因である。  現状では上記捕獲準位を積極的に制御する有効な手段がないため、ＴＦＴの移動度が低い、閾値電圧が高い、ＴＦＴ特性のバラツキが大きいという結果を招き、これが現在の製造プロセスでの最大の問題となっている。現状として低温ｐｏｌｙ−ＳｉＴＦＴの閾値電圧はおおむね３〜４Ｖ程度である。閾値電圧を例えば１Ｖ程度に下げることができればＴＦＴで作製した回路の駆動電圧を現在の３分の１以下に下げることができる。回路の消費電力は駆動電圧の２乗に比例するので、駆動電圧を３分の１以下に下げることができれば消費電力を１０分の１ちかくに飛躍的に下げることが可能となるのである。こうすることによって、例えば携帯情報機器向けのディスプレイに適した超低消費電力の液晶ディスプレイが実現できるのである。このような目的を達成するためには、ｐｏｌｙ−ＳｉおよびＭＯＳ界面の捕獲準位面密度を共に１０１０（ｃｍ−２ｅＶ−１）程度にまで低減することが求められる。
【０００７】
【発明が解決しようとする課題】
そこで本発明は上述の諸課題を鑑み、低温プロセスで形成した半導体層およびＭＯＳ界面の捕獲準位を低減せしめ、ｐｏｌｙ−ＳｉＴＦＴおよび回路の特性向上を実現する薄膜トランジスタの製造方法を与えるものである。
【０００８】
【課題を解決するための手段】
上記課題を解決する為に、本発明に係る半導体装置の製造方法は、基板を加熱せず、前記基板の温度が１００℃以下の条件にて前記基板上の半導体層にレーザー光を照射し前記半導体層を結晶化する結晶化工程と、前記結晶化工程のあと、前記基板を加熱せず、前記基板の温度が１００℃以下の条件にて前記半導体層に水素プラズマ処理を施し、水素原子を前記半導体膜中に拡散させる水素プラズマ処理工程と、前記水素プラズマ処理工程のあと、前記基板を加熱せず、前記基板の温度が１００℃以下の条件にてプラズマＣＶＤ法を用いて前記半導体層上に第１ゲート絶縁膜を形成する第１ゲート絶縁膜形成工程と、前記第１ゲート絶縁膜形成工程のあと、前記基板を加熱し、前記基板の温度が１００℃以上の条件にて熱処理を施し、前記半導体膜中に拡散している前記水素原子を活性化させ、前記半導体膜中のダングリングボンドを終端させる熱処理工程と、前記熱処理工程のあと、前記第１ゲート絶縁膜及び前記半導体膜をエッチングし島状の第１ゲート絶縁膜及び島状の半導体膜を形成するエッチング工程と、前記エッチング工程のあと、前記島状の第１ゲート絶縁膜上に第２ゲート絶縁膜をプラズマＣＶＤ法を用いて形成する第２ゲート絶縁膜形成工程と、前記第２ゲート絶縁膜形成工程のあと、前記第２ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする。
【０００９】
また、本発明に係る半導体装置の製造方法は、基板の加熱をおこなわずに前記基板上の半導体層に光を照射し前記半導体層を結晶化する結晶化工程と、前記結晶化工程のあと、前記基板の加熱をおこなわずに前記半導体層にプラズマ処理を施し、第１原子を前記半導体膜中に拡散させるプラズマ処理工程と、前記プラズマ処理工程のあと、前記基板の加熱をおこなわずにプラズマＣＶＤ法を用いて前記半導体層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜形成工程のあと、前記基板の加熱をおこなわずに熱処理を施し、前記半導体膜中に拡散している前記第１原子を活性化させ、前記半導体膜中のダングリングボンドを終端させる熱処理工程と、を含むことを特徴とする。これにより、半導体膜とゲート絶縁膜との界面を良好に保つことができる。ここで基板加熱をおこなわないとは、ヒーターやランプ等をもちいた積極的な加熱をおこなわないことを指し、プロセスによる基板の自然加熱が起こるような状態も含む。
【００１１】
また、上記半導体装置の製造方法は、前記第１ゲート絶縁膜形成工程における前記プラズマＣＶＤ法はマイクロ波放電プラズマを用いて行われることが好ましい。
【００１２】
また、上記半導体装置の製造方法は、前記熱処理は２５０℃以上の水素混合ガス雰囲気中でおこなうことが好ましい。
【００１３】
また、上記半導体装置の製造方法は、前記熱処理は２００℃以上の水分雰囲気中でおこなうことが好ましい。
【００１４】
また、上記半導体装置の製造方法は、前記熱処理工程のあと、前記半導体膜と前記ゲート絶縁膜とをエッチングするエッチング工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、をさらに含むことが好ましい。
【００１５】
また、本発明に係る光変調素子の製造方法は、上記半導体装置の製造方法を含むことを特徴とする。
【００１６】
また、表示装置の製造方法は、上記半導体装置の製造方法を含むことを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態の一例を図面に基づいて詳述する。図１に工程を追うごとのｐｏｌｙ−Ｓｉ  ＴＦＴの構造を図示する。
【００２４】
（１．半導体薄膜の形成）（図１（Ａ））
本願発明の実施のためには通常、基板（１０１）の上に下地保護膜（１０２）を形成しその上に半導体薄膜（１０３）を形成するので、この一連の形成方法について説明する。
【００２５】
本発明を適応し得る基板（１０１）としては金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコンウェーハー等の半導体物質、並びにそれを加工したＬＳＩ基板等が可能である。半導体膜は基板上に直接又は下地保護膜や下部電極等を介して堆積する。またシリコンウェーハーなどの単結晶基板はこれをそのまま能動層となる半導体層（１０３）として使用する。
【００２６】
下地保護膜（１０２）としては酸化硅素膜（ＳｉＯＸ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ３Ｎｘ：０＜ｘ≦４）等の絶縁性物質が挙げられる。ＴＦＴなどの薄膜半導体装置を通常のガラス基板上に作成する場合の様な半導体膜への不純物制御が重要である時、ガラス基板中に含まれているナトリウム（Ｎａ）等の可動イオンが半導体膜中に混入しない様に下地保護膜を形成した後に半導体膜を堆積する事が好ましい。同じ事情は各種セラミック材料を基板として用いる場合にも通ずる。下地保護膜はセラミック中に添加されている焼結助材原料などの不純物が半導体部に拡散及び混入するのを防止するのである。金属材料などの導電性材料を基板として用い、且つ半導体膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保する為に当然下地保護膜は必要不可欠である。更に半導体基板やＬＳＩ素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜でもある。
【００２７】
下地保護膜はまず基板を純水やアルコールなどの有機溶剤で洗浄した後、基板上に常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等のＣＶＤ法或いはスパッター法等で形成する。下地保護膜として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を２５０℃程度から４５０℃程度としてモノシラン（ＳｉＨ４）や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッター法では基板温度は室温から４００℃程度である。下地保護膜の膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要で、その値は最小で１００ｎｍ程度以上である。ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ程度あれば保護膜としての機能を十分に果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が余りにも厚くなると絶縁膜のストレスに起因するクラックが生ずる。その為最大膜厚は２μｍ程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度が上限である。
【００２８】
次に半導体薄膜（１０３）について説明する。本発明が適用される半導体膜としてはシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の他に、シリコン・ゲルマニウム（ＳｉｘＧｅ１−ｘ：０＜ｘ＜１）やシリコン・カーバイド（ＳｉｘＣ１−ｘ：０＜ｘ＜１）やゲルマニウム・カーバイド（ＧｅｘＣ１−ｘ：０＜ｘ＜１）等の四族元素複合体の半導体膜、ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物半導体膜等がある。或いはシリコン・ゲルマニウム・ガリウム・ヒ素（ＳｉｘＧｅｙＧａｚＡｓｚ：ｘ＋ｙ＋ｚ＝１）と云った更なる複合化合物半導体膜やこれらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜に対しても本発明は適応可能である。  これら半導体膜はＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッター法等や蒸着法等のＰＶＤ法で形成する。半導体膜としてシリコン膜を用いる場合、ＬＰＣＶＤ法では基板温度を４００℃程度から７００℃程度としてジシラン（Ｓｉ２Ｈ６）などを原料として堆積し得る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ４）などを原料として基板温度が１００℃程度から５００℃程度で堆積可能である。スパッター法を用いる時には基板温度は室温から４００℃程度である。この様に堆積された半導体膜の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本願発明にあっては初期状態はいずれの状態であっても構わない。尚本願明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。半導体膜の膜厚はそれをＴＦＴに用いる時には２０ｎｍ程度から１００ｎｍ程度が適している。
【００２９】
（２．半導体薄膜のレーザー結晶化）（図１（Ｂ））
基板上に下地絶縁膜と半導体膜を形成した後、この半導体膜をレーザ光照射手段１０４によりレーザー照射によって結晶化する。通常、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法で堆積させたシリコン膜表面は自然酸化膜で覆われていることが多い。従って、レーザー光を照射する前にこの自然酸化膜を除去する必要がある。このためには弗酸溶液に浸してウエットエッチングする方法や、フッ素を含んだプラズマ中でのドライエッチング等がある。
【００３０】
次に半導体膜のついた基板をレーザー照射チャンバーにセットする。レーザー照射チャンバーは一部分が石英の窓によってできており、チャンバーを真空に排気した後この石英窓からレーザー光を照射する。
【００３１】
ここでレーザー光について説明する。レーザー光は半導体薄膜（１０３）表面で強く吸収され、その直下の絶縁膜（１０２）や基板（１０１）にはほとんど吸収されないことが望まれる。従ってこのレーザー光としては紫外域またはその近傍の波長を持つエキシマレーザー、アルゴンイオンレーザー、ＹＡＧレーザー高調波等が好ましい。また、半導体薄膜を高温に加熱すると同時に基板へのダメージを防ぐためには大出力でしかも極短時間のパルス発振であることが必要となる。従って、上記レーザー光の中でも特にキセノン・クロライド（ＸｅＣｌ）レーザー（波長３０８ｎｍ）やクリプトンフロライド（ＫｒＦ）レーザー（波長２４８ｎｍ）等のエキシマレーザーが最も適している。次にこれらのレーザー光の照射方法について図２にそって述べる。レーザーパルスの強度半値幅は１０ｎｓ程度から５００ｎｓ程度の極短時間である。レーザー照射は基板（２００）を室温（２５℃）程度から４００℃程度の間とし、背景真空度が１０−４Ｔｏｒｒ程度から１０−９Ｔｏｒｒ程度の真空中にて行う。レーザー照射の一回の照射面積は対角５ｍｍ□程度から６０ｍｍ□程度の正方形または長方形状である。レーザー照射の一回の照射で例えば８ｍｍ□の正方形面積が結晶化できるビームを用いた場合について説明する。１カ所に１発のレーザー照射（２０１）をおこなった後、基板とレーザーとの位置を相対的に水平方向にわずかにずらす（２０３）。この後再び１発のレーザー照射（２０２）をおこなう。このショットアンドスキャンを連続的に繰り返していく事によって大面積の基板にも対応できる。更に具体的には、各照射毎に照射領域を１％程度から９９％程度ずらして行く（例えば５０％：先の例では４ｍｍ）。最初に水平方向（Ｘ方向）に走査した後、次に垂直方向（Ｙ方向）に適当量（２０４）ずらせて、再び水平方向に所定量（２０３）ずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は５０ｍＪ／ｃｍ２程度から６００ｍＪ／ｃｍ２程度の間が好ましい。第一回目のレーザー照射が終了した後、必要に応じて第二回目のレーザー照射を全面に施す。第二回目のレーザー照射を行う場合、そのエネルギー密度は一回目より高い値が好ましく、１００ｍＪ／ｃｍ２程度から１０００ｍＪ／ｃｍ２程度の間としても良い。走査方法は第一回目のレーザー照射と同じで正方形状の照射領域をＹ方向とＸ方向に適当量ずらせて走査する。  更に必要に応じてエネルギー密度をより高くした第三回目或いは第四回目のレーザー照射を行う事も可能で有る。こうした多段階レーザー照射法を用いるとレーザー照射領域端部に起因するばらつきを完全に消失させる事が可能になる。多段階レーザー照射の各回目の照射に限らず通常の一段階照射でも、レーザー照射は総て半導体膜に損傷が入らぬエネルギー密度で行う。これ以外にも図３に示すように、照射領域形状を幅１００μｍ程度以上で長さが数１０ｃｍ以上のライン状（３０１）とし、このライン状レーザー光を走査して結晶化を進めても良い。この場合各照射毎のビームの幅方向の重なりはビーム幅の５％程度から９５％程度とする。ビーム幅が１００μｍでビーム毎の重なり量が９０％で有れば、一回の照射毎にビームは１０μｍ進むので同一点は１０回のレーザー照射を受ける事となる。通常半導体膜を基板全体で均一に結晶化させるには少なくとも５回程度以上のレーザー照射が望まれるので、照射毎のビームの重なり量は８０％程度以上が求められる。高い結晶性の多結晶膜を確実に得るには同一点が１０回程度から３０回程度の照射が行われる様に重なり量を９０％程度から９７％程度へと調整するのが好ましい。ラインビームを用いることによって１方向のスキャニングで広い面積の結晶化ができるので、前述の正方形ビームに比べてスループットを高められるというメリットがえられる。
【００３２】
ここでレーザー結晶化工程での基板加熱について説明する。先に述べたようにレーザー照射により半導体薄膜は溶融・結晶化するので、シリコン膜の温度は１４００℃以上に上昇し、その後基板への熱拡散により１０１０（Ｋ／ｓ）程度のレートで急冷される。すなわち、レーザーを照射してからせいぜい１００ｎｓで溶融および結晶成長が完了するのである。これから容易に推察できるように、結晶粒界の形成時間が極端に短時間であるためシリコン原子同士が良好な結合を形成できず、結晶粒界ではダングリングボンドが大量に発生するという結果になる。これらダングリングボンドが捕獲準位を形成する。結果として、レーザー結晶化のような高速の結晶成長では結晶粒界に１０１８（ｃｍ−３）以上の捕獲準位が発生する。この高い捕獲準位密度は４００℃程度の基板加熱をおこなってもほとんど低減されない。これは、結晶粒界形成時間は基板加熱程度では変わらないからである。このように、レーザー結晶化過程の制御に関して基板加熱はほとんど必要ないのである。言い換えると、レーザー結晶か過程での基板温度には特に制限がないといえる。
【００３３】
ＴＦＴの特性を向上させる、あるいはバラツキを低減させるためには、むしろレーザー結晶化過程に引き続く工程を真空中連続でおこなうことが重要である。これは真空中でプロセスをおこなうことが捕獲準位の制御に圧倒的に有利だからである。特にバラツキ制御に重要なレーザー結晶化、プラズマ処理、ゲート絶縁膜形成は少なくとも真空中連続プロセスでおこなうことが望まれる。連続プロセスをおこなう場合、それらのプロセス間で基板温度が一定であることが極めて重要である。なぜならば、真空中で基板の温度を上げたり下げたりすることは工程のスループットを極端に低下させることになるからである。この観点に立って考えると、真空中連続プロセスを前提とした場合レーザー結晶化をおこなう場合の基板温度は他の温度に左右されやすいプロセスに合わせることが有効である。後述するが、特にゲート絶縁膜形成プロセスにより形成されるＭＯＳ界面の界面準位密度が基板温度により強く影響されるためレーザー結晶化はゲート絶縁膜形成プロセスの温度に合わせるのがよい。具体的には１００℃以下が望ましい。
【００３４】
（３．半導体薄膜のプラズマ処理）
レーザー結晶化直後のｐｏｌｙ−Ｓｉ膜中には１０１８（ｃｍ−３）程度の高い密度で捕獲準位が存在する。これはレーザー結晶化が極めて高速の結晶成長であるためで、特に結晶粒界に多くの捕獲準位が局在する。これら捕獲準位の正体はシリコンの未結合手（ダングリングボンド）であり、通常は中性であるがキャリアを捕獲して電荷を帯びる性質がある。これら捕獲準位が高密度でｐｏｌｙ−Ｓｉ膜中に存在すると、ＴＦＴを動作させようとしたとき電界効果によって誘起されたキャリアがことごとく捕獲準位に捕獲されてしまうので、ソース−ドレイン電極間に電流が流れないことになってしまう。結果としてより高いゲート電圧をかける必要が生じ、閾値電圧の上昇を招くのである。これを防ぐために上記レーザー結晶化工程によって全面結晶化が終了した後、基板を真空ロボットによりプラズマ処理チャンバーに移送し、このチャンバーに水素や酸素、窒素ガスをマスフローコントローラを経て導入し、平行平板ＲＦ電極により試料全面にてプラズマ放電をおこなう。ここでガス圧力は例えば１Ｔｏｒｒ程度になるように調整する。プラズマ発生は、他にも誘導結合型ＲＦ放電やＥＣＲ放電、直流放電あるいは熱フィラメントによる熱電子をもちいた電離によって発生させることが出来る。  レーザー結晶化直後のｐｏｌｙ−Ｓｉ膜に基板温度１００℃で水素プラズマ処理を５秒から３００秒施す。水素はシリコン膜中での拡散速度が極めて大きいので、例えば５０ｎｍ程度の膜厚のｐｏｌｙ−Ｓｉならば処理時間は１６０秒程度で十分である。水素は原子半径が小さくｐｏｌｙ−Ｓｉ膜の深い位置、すなわち下地層との界面まで効率的に捕獲準位パシベーションが短時間で可能となる。
【００３５】
従来の水素プラズマによる捕獲準位のパシベーションは基板温度を２００℃以上にしておこなわれている。これは膜中への水素の拡散を早め、なお且つ捕獲準位の原因であるダングリングボンドと水素が効率的に反応するのを助けるためである。しかし、先に述べたように真空中連続プロセスを前提とした場合、プロセス温度は１００℃以下が望ましい。しかし、本発明が開示するプロセスは、低温でプラズマ処理をおこなっても、後の工程で熱処理をすることによってｐｏｌｙ−Ｓｉ膜中のダングリングボンドを低減できるというものである。すなわち、基板温度を２００℃以上にあげた状態でプラズマ処理をすればダングリングボンドは即座に水素終端されるが、基板温度１００℃以下ではすぐには水素終端されない。しかし１００℃程度の基板温度でのプラズマ処理でもｐｏｌｙ−Ｓｉ膜中には十分な濃度の水素が拡散しているので、後の工程で２５０℃程度以上の熱処理をすることでｐｏｌｙ−Ｓｉ膜中の水素原子は拡散およびダングリングボンドと反応し、結果的に効率的なダングリングボンドの水素終端が実現できるのである。先に述べたように、真空中連続プロセスにおけるスループットを確保しつつ、なお且つｐｏｌｙ−Ｓｉ膜中の捕獲準位を効率的に低減するという目的を両立するためには、真空中連続プロセスでのプラズマ処理は１００℃以下の基板温度でおこない、後に熱処理をおこなうというのがもっとも理想的なプロセスとなるのである。
【００３６】
捕獲準位を低減させるプロセスとしては水素プラズマが適しているが、他にも酸素プラズマ、窒素プラズマ、フッ素プラズマなどのプラズマ処理を１００℃以下の基板温度でおこない、後に熱処理を施すによって捕獲準位を低減することも十分可能である。
【００３７】
（４．ゲート絶縁膜形成）（図１（Ｃ））
斯様にしてｐｏｌｙ−Ｓｉ膜の高品質化を達成することが可能であるが、更に重要なプロセスは高品質なＭＯＳ界面を形成する工程である。ｐｏｌｙ−Ｓｉ表面に存在するシリコン原子にうまく酸素原子を結合させて界面順位密度を低減させる必要がある。シリコン膜表面にはおよそ１０１５（ｃｍ−２）の結合手が存在するので、これらのほとんどがＳｉＯ２と清浄な化学結合を形成することが重要となる。ＴＦＴのトランジスタ特性を良好なものにするには、界面順位密度を１０１０（ｃｍ−２）程度に抑える必要がある。すなわち、１０万個のシリコン結合手に対して１個程度の欠陥しか許容されず、あとの結合手は酸素原子と秩序正しく結合をしていなければならないという大変厳しいものである。従来のプラズマＣＶＤプロセスにおいて、この界面順位密度はせいぜい１０１２（ｃｍ−２ｅＶ−１）程度にしか制御することができなかった。本発明が開示する技術は、半導体層上にゲート絶縁膜を形成する工程は基板温度を１００℃以下でおこなうことが特徴である。同時に、ＭＯＳ界面形成では絶対的に基板温度が重要であるため、これより前の真空中連続プロセス、すなわちレーザー結晶化、プラズマ処理の基板温度をゲート絶縁膜形成プロセスの基板温度に統一することが特徴である。
【００３８】
プラズマＣＶＤはプラズマ中の活性酸素ラジカルによってＳｉＨ４ガスが分解され、気相でＳｉＯ２が形成されこれが基板上に堆積するものである。このような反応性にとんだ雰囲気下で堆積されたＳｉＯ２は半導体表面でシリコンと化学結合を形成し良好な界面を作りうる。しかしながら、成膜雰囲気中に存在する酸素の活性種によりＳｉＯ２の堆積と同時に半導体表面の酸化が進行するのである。ここで酸化というのは原子層１層レベル以下での現象である。シリコンは酸化されると体積が１．５倍に増加するため、酸化されたＳｉ−ＳｉＯ２結合には局所的な応力発生がともなう。これが界面順位の主たる原因である。よって、ＳｉＯ２の堆積により良好なＳｉ−ＳｉＯ２結合が形成される割合に対して、酸化によって形成されたＳｉ−ＳｉＯ２結合の割合が増加すると結果的に高い界面順位を有するＭＯＳ界面が形成されるのである。定量的に説明すると、界面に存在するシリコン結合手およそ１０１５（ｃｍ−２）のうちほとんどがＳｉＯ２の堆積により良好な結合を形成する。しかしこのうちの１０１０（ｃｍ−２）以上のＳｉ−Ｏ結合がシリコンの酸化によって形成されると、これがそっくり界面準位となるのである。すなわち、ここで議論しているのは１０５分の１の確率、すなわち１０万個に１個のＳｉ−Ｏ結合でも酸化が起こると無視できない程度の界面準位を発生するということである。このような界面形成機構は当然の事ながら成膜初期段階で起こる。すなわち、半導体上にＳｉＯ２が堆積開始すると同時に、前記酸化過程が起こっているのである。本発明はこの界面形成機構を開示すると同時に、先に述べた酸化によって形成される界面順位密度の活性化エネルギーが極めて大きいことを開示するものである。言い換えると、基板温度によって界面準位密度を制御できるということである。図４は絶縁膜形成時の基板温度と界面順位密度：Ｄｉｔ（ｃｍ−２ｅＶ−１）の水雰囲気中での熱アニール時間依存性の実験結果を示すものである。この結果からわかるように、水雰囲気中熱アニールで相当量の界面順位が低減できるのだが、この処理は一旦酸化された結合を修復することはできない。ところが、成膜時の基板温度を低くすることによってシリコン表面においておこる酸化の確率を劇的に低減することができるのである。これは界面で起こる酸化が基板温度に強く依存する、すなわち基板温度が高いほど酸化が起こりやすいということを示している。同グラフからわかるように、基板温度を１００℃以下にすることによって界面順位密度を１×１０１１（ｃｍ−２ｅＶ−１）程度に低減できる。また基板温度を１００℃程度にしておけば、プラズマＣＶＤの反応副生成物であるＯＨ結合が絶縁膜中で発生するのを低減することができるためフラットバンド電圧のシフトや絶縁膜の信頼性を確保することができるので実用上良好な条件を与える。また先に述べたｐｏｌｙ−Ｓｉ膜のプラズマ処理に於いても、基板温度が少しでも高い方が水素原子の拡散が促進されるので、工程のスループットを高めるのに有利である。このため、基板温度を１００℃に統一した条件下でレーザー結晶化、プラズマ処理、ゲート絶縁膜形成を真空中連続プロセスでおこなうのがきわめて有効である。また、基板加熱をし���い条件下で成膜をおこなってもよい。これは装置構造が簡単になるため製造コストの面で非常に有利であり、基板温度の調整が不要なため真空中連続プロセスであっても極めて高いスループットを確保できる。なお且つ基板加熱をしないことにより８×１０１０（ｃｍ−２ｅＶ−１）の良好な界面順位密度を与える、すぐれたＭＯＳ界面を形成できるのである。プラズマＣＶＤによる成膜ではプラズマから基板への熱輸送が起こり基板温度は自然に上昇するため、基板を積極的に低い温度に制御することも有効である。すなわち基板温度を室温程度または室温以下に冷却することによって、さらに良好な界面準位密度をえることができる。図４に見られるように、室温で３×１０１０（ｃｍ−２ｅＶ−１）の界面準位密度が、さらに基板をー５０℃に冷却することで１×１０１０（ｃｍ−２ｅＶ−１）の界面準位密度をえることができるのである。これらの界面準位の値は熱酸化膜で絶縁膜を形成した際にえられる界面準位密度と同程度の値である。すなわち、絶縁膜形成時の基板温度を下げることによって、低温でも極めて優れたＭＯＳ界面を形成することができるのである。このような超高品質ＭＯＳ界面を用いることによって、薄膜トランジスタの閾値電圧を１Ｖ程度に下げることが可能である。これにより、超低消費電力の回路を実現することができる。
【００３９】
以上のような界面制御技術は特にプラズマにより絶縁膜を形成する場合に重要である。それは減圧下で大量の酸素活性種が発生されるためである。すなわちこれら酸素活性種による半導体表面における極わずかな確率で起こる酸化過程を制御することがプラズマを用いたＭＯＳ界面形成では本質的となるのである。さらに、マイクロ波放電を用いたプラズマＣＶＤでは本発明が開示する技術の効果は顕著である。これは一般的にマイクロ波放電プラズマはプラズマ密度が高いという利点がある反面、１０−３（Ｔｏｒｒ）程度の比較的低圧力下で生成されるためプラズマ中の電子の平均自由行程が長く、より高次の分解が促進されるからである。すなわち、酸素分子ラジカルよりも、原子状酸素、酸素ラジカルが反応の主体であり、これらは界面の酸化に関して極めて活性である。従ってマイクロ波放電プラズマを用いた絶縁膜形成においては、基板温度を下げて成膜することによって劇的に界面順位密度を低減できるのである。
【００４０】
具体的な工程としては、レーザー結晶化によって形成されたｐｏｌｙ−Ｓｉ膜は真空中連続で水素プラズマ処理され、その後更に真空を破ること無く絶縁膜形成チャンバーへと真空搬送される。真空チャンバー中で基板を１００℃以下に調温し、背景真空度が１０−６（ｔｏｒｒ）台になるまで真空排気する。この状態で真空チャンバー内に酸素ガスとシランガス（ＳｉＨ４）を流す。放電を安定させるためにＨｅガスで希釈する方法も有効である。一般的には酸素ガス流量はシランガス流量の５倍以上とする。この状態でプラズマ放電をおこない、ＳｉＯ２膜（１０５）形成をおこなう。放電の形態としては平行平板型ＲＦ放電、ＩＣＰ放電、ＥＣＲ放電などがあり、電源としてはＲＦ電源やＶＨＦ、ＵＨＦ電源、マイクロ波源を用いることができる。以上がゲート絶縁膜形成工程である。
【００４１】
繰り返し述べるように、ＴＦＴの特性向上、バラツキ低減には真空中連続プロセスが重要であるが、工程のスループットを高めるためには連続プロセスにおける基板温度を統一することが求められる。  これまでの説明で述べたように、ゲート絶縁膜形成工程で界面準位密度を制御するためには基板温度を１００℃以下にすることが絶対的に求められる。よって、レーザー結晶化、プラズマ処理、ゲート絶縁膜形成の一連の真空中連続プロセスは１００℃以下の統一温度でおこなうのである。このときの温度はゲート絶縁膜形成工程の温度によって１００℃、加熱なし、あるいは室温以下のいずれかに温度とする。
【００４２】
（５．アニール工程）
前記絶縁膜形成行程を経た後、基板を真空装置から取り出し、２５０℃以上の基板温度で、水素ガスを含んだガス雰囲気中で熱処理をおこなう。これは先にも述べたように、レーザー結晶化後に１００℃以下の低温プラズマ処理をおこなった場合、ｐｏｌｙ−Ｓｉ膜中の捕獲準位は低減されていないからである。しかし、本発明は水素プラズマにさらされたｐｏｌｙ−Ｓｉ膜中にはダングリングボンドの密度に比較すると十分高い密度の水素原子がすでに導入されており、熱処理によりこれらの水素原子を活性化させ拡散およびダングリングボンドとの反応を促進させダングリングボンドの終端が可能であることを開示するものである。特に水素の場合、ｐｏｌｙ−Ｓｉ膜中で活性化させるためには、脱離温度である４２０℃より少し低い４００℃の熱処理が効果的である。あるいは水分を含んだ雰囲気中にて２００℃以上の温度で加熱処理をおこなうのも有効である。水分雰囲気中での熱処理によってｐｏｌｙ−Ｓｉ膜中の捕獲準位が低減できるのに加えて、前記工程にて低い基板温度で形成された絶縁膜（１０５）は反応副生成物であるＳｉ−ＯＨ結合を多く含み、バルク絶縁膜特性が悪いため、これを改善するのが目的である。  特に半導体表面とキャリアのやり取りができる程度にＭＯＳ界面近傍に存在するする絶縁膜中の欠陥はＭＯＳ界面準位にも影響を与える。図５に絶縁膜成膜直後と、前記アニールを施した後でのＣＶ特性を示す。ＯＨ結合が絶縁膜の界面近傍に多く存在すると、これが界面特性に悪影響を及ぼす。またバルク絶縁膜の耐圧低下を招く。  しかし、１００℃以上の水蒸気雰囲気中にて熱処理を施すことによって、このＳｉ−ＯＨ結合を劇的に低減することができる。この効果が絶大であることは図５から明白である。これにより、界面順位の劇的な低減および絶縁耐圧、信頼性の確保が可能となる。特に短時間で特に絶縁膜の改善を実現するためには３００℃程度の処理温度が有効である。このように水分雰囲気中での熱処理はｐｏｌｙ−Ｓｉ膜中およびＭＯＳ界面における捕獲準位の低減に極めて有効であるが、さらにこの効果をより低温且つ短時間で実現するためには大気圧以上に加圧した１００℃以上の水分雰囲気中で熱処理をおこなうのが有効である。これは絶縁膜中およびｐｏｌｙ−Ｓｉ膜中への水素原子、酸素原子の拡散を早め、なお且つ反応速度を高めることができるからである。具体的には４０気圧程度の圧力下において１９０℃の飽和水分雰囲気中で熱処理をおこなうとよい。
【００４３】
以上述べたように、先のレーザー結晶化、プラズマ処理、ゲート絶縁膜形成にひきつづいて熱処理をおこなうことにより、ｐｏｌｙ−Ｓｉ膜中およびＭＯＳ界面、更には絶縁膜中の捕獲準位を劇的に低減することができるのである。なお、本実施例では真空中連続プロセスの直後に熱処理をおこなう場合を記したが、この熱処理は更に後の工程でおこなってもまったく同様の効果を得ることができるものである。
【００４４】
（６．素子分離工程）（図１（Ｄ））
レーザー結晶化、プラズマ処理、ＭＯＳ界面形成の真空中連続プロセスおよび熱処理により極めて高品質のＭＯＳ構造が形成された。次にＴＦＴ素子同士を電気的に絶縁するために素子分離工程をおこなう。ここでは図１に示すように絶縁膜とｐｏｌｙ−Ｓｉ膜を連続でエッチングする。絶縁膜（１０５）上にフォトリソグラフィーによりパターンを形成した後、ウエットまたはドライエッチングによりＳｉＯ２をエッチングする。引き続きｐｏｌｙ−Ｓｉ膜をドライエッチングによりエッチングする。ここではＳｉＯ２とｐｏｌｙ−Ｓｉ膜の２層をエッチングするので、エッチング後のエッジの形状が庇状にならないよう注意する必要がある。
【００４５】
（７．第２段階ゲート絶縁膜形成）（図１（Ｅ））
アイランド状のＳｉＯ２、ｐｏｌｙ−Ｓｉ膜を形成した後、基板全面に更にゲート絶縁膜（１０６）を形成する。ゲート絶縁膜の成膜方法としては、ＥＣＲプラズマＣＶＤ法、平行平板ＲＦ放電プラズマＣＶＤ法などがある。または再度酸素ラジカル中でＳｉＯ蒸着することによって絶縁膜を形成してもよい。しかし、この第２段階の絶縁膜は段差被覆性がよくないと、段差部分での電気的ショートを引き起こしたり、耐圧低下の原因となる。このため段差被覆性に優れたＴＥＯＳと酸素を原料ガスとしたプラズマＣＶＤが有効である。  また、第１段階の絶縁膜は低温で形成するため絶縁耐圧が低くなる傾向が強い。しかしながら第２段階として１００℃以上の基板温度で絶縁膜を形成することにより絶縁膜全体としての絶縁耐圧を向上させることができる。図６は第１段階の絶縁膜の成膜（基板温度１００℃）のみで絶縁膜の耐圧を調べた場合（single  layer）と、第２段階の絶縁膜成膜（基板温度３００℃、ＴＥＯＳ＋Ｏ２）をおこなった後で２層構造絶縁膜（double  layer）の耐圧を調べた結果である。これから明らかなように本発明が開示する２段階での絶縁膜形成法により、絶縁膜の耐圧を実用上十分な７（ＭＶ/ｃｍ）程度にまで改善することが可能となる。このようにＭＯＳ界面形成とバルク絶縁膜形成に異なる絶縁膜形成法を用いることによって、従来の低温プロセスでは実現し得なかった、優れたＭＯＳ界面特性およびバルク絶縁膜特性の両立を実現することができるのである。
【００４６】
（８．以降の工程）（図１（Ｆ）及び（Ｇ））
引き続いてゲート電極（１０７）となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれ、例えばタンタル、タングステン、クロム等の高融点金属がふさわしい。また、イオンドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するためにこのゲート電極の膜厚がおよそ７００ｎｍ程度必要になる。前記高融点金属の中で７００ｎｍもの膜厚で成膜しても膜ストレスによるクラックが生じない材料となると、タンタルが最もふさわしい。ゲート電極となる薄膜を堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域（１０８、１０９）を形成する。この時ゲート電極がイオン注入のマスクとなっているので、チャンネルはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン（プロトンや水素分子イオン）を注入する。前述の如くＭＯＳ界面やゲート絶縁膜を安定に保つ為には、イオン・ドーピング法にしろイオン打ち込み法にしろイオン注入時の基板温度は３５０℃以下である事が好ましい。一方注入不純物の活性化を３５０℃以下の低温にて常に安定的に行うには（本願ではこれを低温活性化と称する）、イオン注入時の基板温度は２００℃以上である事が望ましい。トランジスタのしきい値電圧を調整する為にチャンネル・ドープ行うとか、或いはＬＤＤ構造を作成すると云った様に低濃度に注入された不純物イオンを低温で確実に活性化するには、イオン注入時の基板温度は２５０℃以上で有る事が必要となる。この様に基板温度が高い状態でイオン注入を行うと、半導体膜のイオン注入に伴う結晶壊破の際に再結晶化も同時に生じ、結果としてイオン注入部の非晶質化を防ぐ事が出来るのである。即ちイオン注入された領域は注入後も依然として結晶質として残り、その後の活性化温度が３５０℃程度以下と低温で有っても注入イオンの活性化が可能に成る訳で有る。ＣＭＯＳ  ＴＦＴを作成する時はポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。
【００４７】
また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これは絶縁膜を通してレーザー照射することによりソース、ドレイン部のドープｐｏｌｙ−Ｓｉを溶融・固化させ、不純物を活性化させる方法である。
【００４８】
次にソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極（１１０、１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄膜トランジスタが完成する。
【００４９】
【実施例】
本発明の実施例を図１にそって説明する。本発明で用いられる基板及び下地保護膜に関しては前述の説明に準ずるが、ここでは基板の一例として３００ｍｍ×３００ｍｍの正方形状汎用無アルカリガラス（１０１）を用いる。まず基板１０１上に絶縁性物質である下地保護膜（１０２）を形成する。ここでは基板温度を１５０℃としてＥＣＲ−ＰＥＣＶＤ法にて２００ｎｍ程度の膜厚を有する酸化硅素膜を堆積する。次に後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜（１０３）を堆積する。半導体膜の厚みは５０ｎｍ程度で有る。本例では高真空型ＬＰＣＶＤ装置を用いて、原料ガスで有るジシラン（Ｓｉ２Ｈ６）を２００ＳＣＣＭ流し、４２５℃の堆積温度で非晶質シリコン膜１０３を堆積する。まず高真空型ＬＰＣＶＤ装置の反応室を２５０℃とした状態で反応室の内部に複数枚（例えば１７枚）の基板を表側を下向きとして配置する。こうした後にターボ分子ポンプの運転を開始する。ターボ分子ポンプが定常回転に達した後、反応室内の温度を約１時間掛けて２５０℃から４２５℃の堆積温度に迄上昇させる。昇温開始後の最初の１０分間は反応室にガスを全く導入せず真空中で昇温を行ない、しかる後純度が９９．９９９９％以上の窒素ガスを３００ＳＣＣＭ流し続ける。  この時の反応室内における平衡圧力は、３．０×１０−３Ｔｏｒｒで有る。堆積温度に到達した後、原料ガスであるジシラン（Ｓｉ２Ｈ６）を２００ＳＣＣＭ流すと共に、純度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１０００ＳＣＣＭ流す。堆積開始直後の反応室内圧力は凡そ０．８５Ｔｏｒｒで有る。堆積の進行と共に反応室内の圧力は徐々に上昇し、堆積終了直前の圧力は凡そ１．２５Ｔｏｒｒと成る。斯様に堆積したシリコン膜（１０３）は基板の周辺部約７ｍｍを除いた２８６ｍｍ角の領域内に於いて、その膜厚変動は±５％以内で有る。
【００５０】
次にレーザー結晶化を行うのであるが、これに先立って非晶質シリコン膜を弗酸溶液に浸し、半導体膜（１０３）上の自然酸化膜をエッチングする。一般的にシリコン膜が露出した表面は非常に不安定で、シリコン薄膜を保持している雰囲気物質と容易に反応を起こす。従って、レーザー照射をおこなう前処理では単に自然酸化膜を除去するだけでなく、露出したシリコン膜表面を安定化させる必要がある。このためには、弗酸溶液による処理が望ましい。弗酸は純水との混合比が１：３０になるようにする。この弗酸溶液中に約２０から３０秒浸した後、すぐに純水洗浄を１０から２０分おこなう。  この後スピンナーで純水を取り除く。これによって、シリコン膜表面は水素原子でターミネートされた安定化表面になる。
【００５１】
次にレーザー光の照射をおこなう。本例ではキセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザー（波長：３０８ｎｍ）を照射する。レーザーパルスの強度半値幅（時間に対する半値幅）は２５ｎｓである。基板をレーザー結晶化チャンバーにセットした後、真空排気をおこなう。真空排気後基板温度を２５０度℃まで上昇させる。一回のレーザー照射面積は１０ｍｍ角の正方形状で、照射面でのエネルギー密度は１６０ｍＪ／ｃｍ２である。このレーザー光を９０％ずつ重ねつつ（つまり照射するごとに１ｍｍづつ）相対的にずらしながら照射を繰り返す（図２参照）。こうして一辺３００ｍｍの基板全体のアモルファスシリコンを結晶化する。同様な照射方法を用いて２回目のレーザー照射を行う。２回目のエネルギー密度は１８０ｍＪ／ｃｍ２で有る。これをくり返し、３回目、４回目と約２０ｍＪ／ｃｍ２づつ照射エネルギー密度を上昇させながら最終的にはのエネルギー密度４４０ｍＪ／ｃｍ２の照射をおこないレーザー照射を終了する。ここで４５０ｍＪ／ｃｍ２の照射レーザーエネルギー密度を超えた高いエネルギーを照射すると、ｐ−Ｓｉのグレインが微結晶化を起こすため、これ以上のエネルギー照射を避けた。レーザー結晶化において積極的基板加熱はおこなわず、室温程度の基板温度で処理をおこなった。
【００５２】
次にこの基板を真空を保持した状態でプラズマ処理チャンバーに搬送し、このチャンバー内に水素ガスを導入する。本例では９９．９９９％水素ガスをマスフローコントローラから導入し、チャンバー内圧力は１（ｔｏｒｒ）になるように調整した。この状態で平行平板電極に１３．５６ＭＨｚのＲＦを印可することによって放電を行い、水素によるレーザー結晶化ｐｏｌｙ−Ｓｉ膜中の捕獲準位終端をおこなった。基板加熱はおこなわなかったので基板温度は室温程度で、投入したＲＦパワーは３Ｗ／ｃｍ２とした。この程度のＲＦパワーではプラズマからの熱流入による基板温度上昇はほとんど無視できる程度である。水素は十分短時間に膜中に拡散しうるので、１６０秒の処理で特にｐｏｌｙ−Ｓｉ膜の深い位置および下地層との界面付近まで効率的に拡散する。
【００５３】
次に真空を保ったままで基板（１００）を絶縁膜形成チャンバーへと搬送する。基板搬送終了後、チャンバー内を１０−６（ｔｏｒｒ）台の真空度に排気する。基板はここでも積極的に加熱されず、ほぼ室温程度の基板温度となっている。この間、チャンバー内にシランガスと酸素ガスを流量比１：６で導入し、チャンバー圧力を２×１０−３（Ｔｏｒｒ）に調節する。チャンバー内のガス圧力が安定したらＥＣＲ放電を開始し、絶縁膜の成膜を開始する。投入したマイクロ波パワーは１ｋＷで、マイクロ波は磁力線に平行に導入窓から導入した。導入窓から１４ｃｍの位置にＥＣＲポイントがある。成膜は１００（ｎｍ/min.）の成膜速度でおこなった。これにより、第１層目のゲート絶縁膜（１０５）を３０ｎｍ形成した。
【００５４】
次に基板を真空チャンバから取り出し、これを３３０℃の飽和水蒸気雰囲気中にセットし、９０分間熱処理をおこなった。これにより先の水素プラズマ処理でｐｏｌｙ−Ｓｉ膜中に導にゅされた水素が効率的にｐｏｌｙ−Ｓｉ膜中の捕獲準位を終端し、且つ良好なＭＯＳ界面形成も同時に実現できる。次にｐｏｌｙ−Ｓｉ膜と第１層絶縁膜の連続エッチングをおこなった。引き続き、第２層絶縁膜（１０６）を本例では平行平板型ｒｆ放電ＰＥＣＶＤ法で基板温度を３５０℃として７０ｎｍ堆積した。原料ガスとしてはＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ２−ＣＨ３）４）と酸素（Ｏ２）の混合ガスをもちいた。引き続いてゲート電極（１０７）となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られる為、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれる。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成する。タンタル薄膜を形成する際の基板温度は１８０℃であり、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。斯様に形成したタンタル薄膜は結晶構造がα構造と成っており、その比抵抗は凡そ４０μΩｃｍである。ゲート電極となる薄膜を堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域（１０８、１０９）及びチャンネル領域を形成する。この時ゲート電極がイオン注入のマスクとなっているため、チャンネルはゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。本例ではＮＭＯＳ形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度５％のホスフィン（ＰＨ３）を加速電圧１００ｋｅＶで注入する。ＰＨ３＋やＨ２＋イオンを含むの全イオン注入量量は１×１０１６ｃｍ−２である。
【００５５】
次にソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極（１１０、１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄膜トランジスタが完成する。
【００５６】
従来の技術では、高品質なｐｏｌｙ−Ｓｉ膜およびＭＯＳ界面を低温で、且つ高いスループットで形成する有効なプロセスが明確でなかった。しかし、以上述べて来た様に本発明の薄膜トランジスタの製造方法を用いることによって極めて高品質なｐｏｌｙ−ＳｉおよびＭＯＳ界面形成が可能となる。結果として高移動度、低しきい値電圧でなお且つバラツキの極めて少ない薄膜トランジスタの製造が可能となり、超低消費電力回路の実現が可能となる。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの製造方法の一実施形態をその工程に沿って示す断面図。
【図２】レーザー結晶化時のレーザービーム照射方法を模式的に示す図。
【図３】レーザー結晶化時のレーザービーム照射方法を模式的に示す図。
【図４】ＭＯＳ界面の界面順位密度の基板温度依存性を示す線図。
【図５】ＭＯＳ界面形成工程によって作製したＭＯＳ構造の高周波Ｃ−Ｖ特性を示す線図。
【図６】本発明の２段階絶縁膜形成工程によって作製したＭＯＳ構造と単層で形成したＭＯＳ構造の絶縁耐圧特性を示す図。
【符号の説明】
１０１．．．基板
１０２．．．下地絶縁膜
１０３．．．半導体膜
１０４．．．レーザー光照射手段
１０５．．．第１層ゲート絶縁膜
１０６．．．第２層ゲート絶縁膜
１０７．．．ゲート電極
１０８．．．ソース
１０９．．．ドレイン
１１０．．．ソース電極
１１１．．．ドレイン電極
２０１．．．レーザー照射領域
２０３．．．ｘ方向移動
２０４．．．ｙ方向移動
３０１．．．ライン状レーザービーム
【図１】
0003925085.tif 000002
【図２】
0003925085.tif 000003
【図３】
0003925085.tif 000004
【図４】
0003925085.tif 000005
【図５】
0003925085.tif 000006
【図６】
0003925085.tif 000007