(57)【特許請求の範囲】
【請求項１】
シミュレーションプログラムを用いてコンピュータシステムの表示部に半導体デバイスの等価回路モデルの各回路要素に対応した条件データを操作入力して、該半導体デバイスの回路動作特性をシミュレート可能とする半導体デバイスのシミュレーション方法であって、
電圧制御電流源および容量が並列接続した等価回路から構成されたサブデバイス要素が複数個直列接続されると共に、該サブデバイス要素の３端子の残る１端子が前段のサブデバイス要素の入力端子に接続された鎖接続部からなる内部物理特性反映用の等価回路モデルを等価回路モデル設定手段が設定制御するステップと、
データ設定手段が、該表示部に表示され、該設定された等価回路モデルに対応した条件データ入力用の入力フォマットに対して入力部からの操作指令によって条件データを入力設定するように制御するステップと、
シミュレーション実行手段が、該等価回路モデルおよびその入力条件データを用いて該回路動作特性のシミュレーションを、該入力部からの操作指令によって実行することにより、グラフ画面などの表示形態でシミュレーション結果を該表示部に表示させるように制御するステップとを有する半導体デバイスのシミュレーション方法。
【請求項２】
前記サブデバイス要素における非線型抵抗または電圧制御電流の値が瞬間の局部電界および局部電子またはホール濃度に依るものであって、該サブデバイス要素における電界は該サブデバイス要素が直列接続される各ノードの両ノード電圧で決定され、該サブデバイス要素における電子またはホールの濃度は該両ノード電圧を含む３つのノード電圧により決定されている請求項１に記載の半導体デバイスのシミュレーション方法。
【請求項３】
前記半導体デバイスの等価回路モデルは、前記複数のサブデバイス要素の両側終端の一方にカソード等価回路を有するか、その他方にアノード等価回路を有する請求項１または２に記載の半導体デバイスのシミュレーション方法。
【請求項４】
前記半導体デバイスは半導体ＴＥＤ（トランスファードエレクトロンデバイス）である請求項３に記載の半導体デバイス回路のシミュレーション方法。
【請求項５】
前記半導体ＴＥＤは２端子ガンダイオード、３端子電界効果制御ＴＥＤ（ＦＥＣＴＥＤ）およびバイポーラガントリオードの何れかである請求項４に記載の半導体デバイスのシミュレーション方法。
【請求項６】
前記半導体ＴＥＤが２端子ガンダイオードの場合、前記カソード等価回路が容量と線形または非線形抵抗との並列回路で構成される請求項４に記載の半導体デバイスのシミュレーション方法。
【請求項７】
前記半導体ＴＥＤは３端子電界効果制御ＴＥＤ（ＦＥＣＴＥＤ）の場合、前記カソード等価回路がソースとゲート間の電圧に依存する非線型抵抗または電圧制御電流源と、容量とが並列接続された等価回路を含む請求項４に記載の半導体デバイスのシミュレーション方法。
【請求項８】
前記半導体ＴＥＤがバイポーラガントリオードの場合、前記カソード等価回路が電流制御電流源と容量とが並列接続された等価回路を含む請求項４に記載の半導体デバイスのシミュレーション方法。
【請求項９】
前記シミュレーションのプログラムはスパイス（ＳＰＩＣＥ）シミュレーションプログラムである請求項１〜８の何れかに記載の半導体デバイスのシミュレーション方法。
【請求項１０】
請求項１〜９の何れかに記載の半導体デバイスのシミュレーション方法により、半導体デバイスの回路動作特性をシミュレートしたシミュレーション結果が所望のシミュレーション結果の場合に、
デバイス設計制御手段が、該所望のシミュレーション結果に対応したデータに基づいた素子条件を、前記表示部に対象デバイスに関する画像を表示させつつ、前記入力部からの操作指令によってデバイス設計の制御を行うステップと、
該デバイス設計によるデバイス設計データに基づいて、半導体製造装置によって対象の半導体デバイスを、基板上への回路パターンによる成膜処理によって半導体デバイスを製造するステップとを有する半導体デバイスの製造方法。
【請求項１１】
請求項１０に記載の半導体デバイスの製造方法を用いて半導体デバイスを含む半導体集積回路装置を製造する半導体集積回路装置の製造方法。
【請求項１２】
前記シミュレーション結果は半導体デバイスおよび半導体集積回路のパターンニングに反映させるようにした請求項１１に記載の半導体集積回路装置の製造方法。
【請求項１３】
シミュレーションプログラムを用いてコンピュータシステムの表示部に半導体デバイスの等価回路モデルの各回路要素に対応した条件データを操作入力して、該半導体デバイスの回路動作特性をシミュレート可能とするシミュレーション装置であって、
電圧制御電流源および容量が並列接続した等価回路から構成されたサブデバイス要素が複数個直列接続されると共に、該サブデバイス要素の３端子の残る１端子が前段のサブデバイス要素の入力端子に接続された鎖接続部からなる内部物理特性反映用の等価回路モデルを設定制御する等価回路モデル設定手段と、
該表示部に表示され、該設定された等価回路モデルに対応した条件データ入力用の入力フォマットに対して入力部からの操作指令によって条件データを入力設定するように制御するデータ設定手段と、
該等価回路モデルおよびその入力条件データを用いて該回路動作特性のシミュレーションを、該入力部からの操作指令によって実行することにより、グラフ画面などの表示形態でシミュレーション結果を該表示部に表示させるように制御するシミュレーション実行手段とを有したシミュレーション装置。
【請求項１４】
電圧制御電流源および容量が並列接続した等価回路から構成されたサブデバイス要素が複数個直列接続されると共に、該サブデバイス要素の３端子の残る１端子が前段のサブデバイス要素の入力端子に接続された鎖接続部からなる内部物理特性反映用の等価回路モデルを等価回路モデル設定手段が設定制御するステップと、
データ設定手段が、表示部に表示され、該設定された等価回路モデルに対応した条件データ入力用の入力フォマットに対して入力部からの操作指令によって条件データを入力設定するように制御するステップと、
シミュレーション実行手段が、該等価回路モデルおよびその入力条件データを用いて回路動作特性のシミュレーションを、該入力部からの操作指令によって実行することにより、グラフ画面などの表示形態でシミュレーション結果を該表示部に表示させるように制御するステップとを実行するためのシミュレーションプログラムが記録されたコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスのシミュレーション方法、このシミュレーション方法によってシミュレーションを行って半導体デバイスを製造する半導体デバイスの製造方法、これを用いた半導体集積回路装置の製造方法、これらに用いるシミュレーション装置および、このシミュレーション装置で用いるシミュレーションプログラムが記録された記録媒体に関する。
【０００２】
【従来の技術】
従来、シミュレーションプログラムを用いてコンピュータシステムの表示部に、操作入力により半導体デバイスの等価回路モデルを表示させ、その等価回路モデルの各回路要素に対応した各種条件データを操作入力することで、半導体デバイスの所望の各種特性（例えば周波数に対する発振パワー特性など）をシミュレートすることができる。この良好なシミュレーション結果に対応した等価回路モデルの各回路要素に対応した各種条件データに基づいて半導体デバイスを設計して製造することができる。
【０００３】
例えばガンダイオードの等価回路モデルは、負性抵抗、容量および浮遊抵抗などの簡単な各回路要素の組み合わせて構成されている。このような等価回路モデルの一例を図２０に示しており、ガンダイオードの等価回路モデルの各回路要素に対応した各種条件データを操作入力することで、半導体デバイスの所望の各種特性をシミュレートすることができる。このシミュレーション結果に基づいて半導体デバイスを設計して製造する。
【０００４】
【発明が解決しようとする課題】
上記従来の等価回路モデルは、本質的に、一般の負の微分抵抗デバイスのモデルであるが、半導体デバイスの内部物理特性を具体的なガンダイオードの等価回路モデルに反映していない。したがって、そのような等価回路モデルを用いた半導体デバイスのシミュレーション結果は一般的に不正確なものとなっている。
【０００５】
例えば、実際のガンダイオードはその両端子に所定電圧を印加すると発振するが、ガンダイオードの等価回路モデルは図２０に示すように浮遊インダクタンスを持たないため、等価回路モデルの両端子に所定電圧を印加しても発振せず、事実と明らかに相違する。また、ガンダイオードの等価回路モデルに誘導リアクタンスを付加することにより、ある周波数で正弦波的電流発振をするが、これらの発振波形とその周波数は一般に非現実的なものであった。
【０００６】
このように、ＴＥＤであるガンダイオードなど半導体デバイスの等価回路モデルでは、正確に内部物理状態が解析されていないから、この等価回路モデルを含む回路シミュレーションは不正確になものとなっている。スパイス（ＳＰＩＣＥ）のようなソフトウエアを用いたＴＥＤの従来のコンピュータシミュレーションは誤差の多い結果となり、このような不正確なシミュレーション結果に基づいた半導体デバイスの製造は良好なものではない。
【０００７】
本発明は、上記従来の事情に鑑みて為されたもので、コンピュータシミュレーションの誤差を抑えることができる半導体デバイスのシミュレーション方法および、このシミュレーション方法によるコンピュータシミュレーションに基づいた半導体デバイスの製造を良好に行うことができる半導体デバイスの製造方法、これを用いた半導体集積回路装置の製造方法、これらに用いるシミュレーション装置および、このシミュレーションプログラムが記録された記録媒体を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体デバイスのシミュレーション方法は、シミュレーションプログラムを用いてコンピュータシステムの表示部に半導体デバイスの等価回路モデルの各回路要素に対応した条件データを操作入力して、該半導体デバイスの回路動作特性をシミュレート可能とする半導体デバイスのシミュレーション方法であって、電圧制御電流源および容量が並列接続した等価回路から構成されたサブデバイス要素が複数個直列接続されると共に、該サブデバイス要素の３端子の残る１端子が前段のサブデバイス要素の入力端子に接続された鎖接続部からなる内部物理特性反映用の等価回路モデルを等価回路モデル設定手段が設定制御するステップと、データ設定手段が、該表示部に表示され、該設定された等価回路モデルに対応した条件データ入力用の入力フォマットに対して入力部からの操作指令によって条件データを入力設定するように制御するステップと、シミュレーション実行手段が、該等価回路モデルおよびその入力条件データを用いて該回路動作特性のシミュレーションを、該入力部からの操作指令によって実行することにより、グラフ画面などの表示形態でシミュレーション結果を該表示部に表示させるように制御するステップとを有するものであり、そのことにより、上記目的が達成される。また、好ましくは、この半導体デバイスのシミュレーション方法を用いる本発明のシミュレーション装置は、シミュレーションプログラムを用いてコンピュータシステムの表示部に半導体デバイスの等価回路モデルの各回路要素に対応した条件データを操作入力して、該半導体デバイスの回路動作特性をシミュレート可能とするシミュレーション装置であって、電圧制御電流源および容量が並列接続した等価回路から構成されたサブデバイス要素が複数個直列接続されると共に、該サブデバイス要素の３端子の残る１端子が前段のサブデバイス要素の入力端子に接続された鎖接続部からなる内部物理特性反映用の等価回路モデルを設定制御する等価回路モデル設定手段と、該表示部に表示され、該設定された等価回路モデルに対応した条件データ入力用の入力フォマットに対して入力部からの操作指令によって条件データを入力設定するように制御するデータ設定手段と、該等価回路モデルおよびその入力条件データを用いて該回路動作特性のシミュレーションを、該入力部からの操作指令によって実行することにより、グラフ画面などの表示形態でシミュレーション結果を該表示部に表示させるように制御するシミュレーション実行手段とを有したものであり、そのことにより、上記目的が達成される。さらに、このシミュレーション装置に用いる本発明の記録媒体は、電圧制御電流源および容量が並列接続した等価回路から構成されたサブデバイス要素が複数個直列接続されると共に、該サブデバイス要素の３端子の残る１端子が前段のサブデバイス要素の入力端子に接続された鎖接続部からなる内部物理特性反映用の等価回路モデルを等価回路モデル設定手段が設定制御するステップと、データ設定手段が、表示部に表示され、該設定された等価回路モデルに対応した条件データ入力用の入力フォマットに対して入力部からの操作指令によって条件データを入力設定するように制御するステップと、シミュレーション実行手段が、該等価回路モデルおよびその入力条件データを用いて回路動作特性のシミュレーションを、該入力部からの操作指令によって実行することにより、グラフ画面などの表示形態でシミュレーション結果を該表示部に表示させるように制御するステップとを実行するためのシミュレーションプログラムが記録されたコンピュータ読み取り可能なものであり、そのことにより、上記目的が達成される。
【０００９】
この構成により、具体的な半導体デバイスの内部物理特性を含んだ等価回路モデルに基づいたシミュレーションを実行するので、従来のような誤差が抑えられた正確なシミュレーション結果となって、半導体デバイスの製造を良好に行うことが可能となる。
【００１０】
また、本発明の半導体デバイスの製造方法は、本発明の上記半導体デバイスのシミュレーション方法により、半導体デバイスの回路動作特性をシミュレートしたシミュレーション結果が所望のシミュレーション結果の場合に、デバイス設計制御手段が、該所望のシミュレーション結果に対応したデータに基づいた素子条件を、前記表示部に対象デバイスに関する画像を表示させつつ、前記入力部からの操作指令によってデバイス設計の制御を行うステップと、該デバイス設計によるデバイス設計データに基づいて、半導体製造装置によって対象の半導体デバイスを、基板上への回路パターンによる成膜処理によって半導体デバイスを製造するステップとを有するものであり、そのことにより、上記目的が達成される。
【００１１】
この構成により、より正確なコンピュータシミュレーションに基づいてデバイス設計を行うので、より的確なデバイス設計が可能となり、半導体デバイスを良好で的確に製造することが可能となる。
【００１２】
さらに、好ましくは、本発明の半導体デバイスのシミュレーション方法において、このサブデバイス要素における非線型抵抗または電圧制御電流の値が瞬間の局部電界および局部電子またはホール濃度には依るものであって、サブデバイス要素における電界はサブデバイス要素が直列接続される各ノードの両ノード電圧で決定され、サブデバイス要素における電子またはホールの濃度は両ノード電圧を含む３つのノード電圧により決定されている。
【００１３】
これらの構成により、半導体デバイス内の電子濃度および電子速度に依存した複数のサブデバイス要素を直列接続すると共に、サブデバイス要素はその前段のサブデバイス要素の入力端およびその後段のサブデバイス要素の出力端の少なくとも何れかと接続する等価回路モデルとしたので、半導体デバイスの内部物理特性が反映された等価回路モデルとなっている。
【００１４】
さらに、好ましくは、本発明の半導体デバイスのシミュレーション方法において、半導体デバイスの等価回路モデルは、複数のサブデバイス要素の両側終端の一方にカソード等価回路を有するか、その他方にアノード等価回路を有する。
【００１５】
この構成により、カソード等価回路とアノード等価回路間に複数のサブデバイス要素を設ければ、実際の各種半導体デバイスの等価回路モデルに適用することが可能となる。
【００１６】
さらに、好ましくは、本発明の半導体デバイスのシミュレーション方法において、半導体デバイスは半導体ＴＥＤ（トランスファードエレクトロンデバイス）である。また、好ましくは、この半導体ＴＥＤは２端子ガンダイオード、３端子電界効果制御ＴＥＤ（ＦＥＣＴＥＤ）およびバイポーラガントリオードの何れかである。
【００１７】
この構成により、内部物理特性が反映された本発明の等価回路モデルを、半導体デバイスとして、半導体ＴＥＤ、特に２端子ガンダイオード、３端子ＦＥＣＴＥＤおよびバイポーラガントリオードなどに最適に適用することが可能となる。
【００１８】
さらに、好ましくは、本発明の半導体デバイスのシミュレーション方法において、半導体ＴＥＤが２端子ガンダイオードの場合、カソード等価回路が容量と線形または非線形抵抗との並列回路で構成される。
【００１９】
この構成により、内部物理特性が反映された２端子ガンダイオードの具体的な等価回路モデルが簡単な構成となる。
【００２０】
また、好ましくは、本発明の半導体デバイスのシミュレーション方法において、半導体ＴＥＤは３端子電界効果制御ＴＥＤ（ＦＥＣＴＥＤ）の場合、前記カソード等価回路がソースとゲート間の電圧に依存する非線型抵抗または電圧制御電流源と、容量とが並列接続された等価回路を含む。
【００２１】
この構成により、内部物理特性が反映された３端子ＦＥＣＴＥＤの具体的な等価回路モデルが簡単な構成となる。
【００２２】
さらに、好ましくは、本発明の半導体デバイスのシミュレーション方法において、半導体ＴＥＤがバイポーラガントリオードの場合、前記カソード等価回路が電流制御電流源と容量とが並列接続された等価回路を含む。
【００２３】
この構成により、内部物理特性が反映されたバイポーラガントリオードの具体的な等価回路モデルが簡単な構成となる。
【００２４】
さらに、好ましくは、本発明の半導体デバイスのシミュレーション方法において、シミュレーションのプログラムはスパイス（ＳＰＩＣＥ）シミュレーションのプログラムである。
【００２５】
この構成により、内部物理特性が反映された本発明の等価回路モデルを、市販のスパイス（ＳＰＩＣＥ）シミュレーションに容易に適応させることが可能となって、便利かつ迅速に各種シミュレーションを行うことが可能となる。
【００２６】
本発明の半導体集積回路装置の製造方法は、本発明の上記半導体デバイスの製造方法を用いて半導体デバイスを含む半導体集積回路装置を製造するものであり、そのことにより上記目的が達成される。
【００２７】
この構成により、本発明の半導体デバイスの製造方法を用いて半導体デバイスを含む半導体集積回路を容易かつ的確にシミュレートすることが可能であって、半導体集積回路装置を容易かつ良好に製造することが可能となる。
【００２８】
また、好ましくは、本発明の半導体集積回路の製造方法において、シミュレーション結果は半導体デバイスおよび半導体集積回路回路のパターンニングに反映させる。
【００２９】
この構成により、シミュレーション結果が正確であるから、半導体デバイスおよび半導体集積回路回路のパターンニングも的確なものとなって、良好に半導体集積回路回路装置装置を製造することが可能となる。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態の半導体デバイスの製造方法を、これに用いるシミュレーション装置から順次、図面を参照しながら説明する。
【００３１】
図１は本発明の一実施形態のシミュレーション装置の構成例を示すブロック図、図２は図１のシミュレーション装置で設定する半導体デバイスの等価回路モデルの構成図、図３は図２のサブデバイス要素の構成図である。図１において、シミュレーション装置１は、記録媒体（可読媒体）としてのＲＯＭ２と、ワークメモリとしてのＲＡＭ３と、操作入力用の入力部４と、シミュレーションに関する画像を表示する表示部５と、これらを統括制御する制御部６とを有している。
【００３２】
ＲＯＭ２には、シミュレーションプログラムの他、各種制御プログラムおよび、これらに用いる各種データなどが登録されている。このシミュレーションプログラムには、図２に示すように、異なる少なくとも３つのノード電圧Ｖi-1〜Ｖi+1で決定される電子濃度および電子速度に依存した図３の電圧制御電流源１１および容量１２が並列接続した等価回路から構成されたサブデバイス要素１３が複数個直列接続されると共に、３端子のサブデバイス要素１３の残る１端子が前段のサブデバイス要素１３の入力端子に接続された等価回路１４を、カソード回路１５とアノード回路１６との間に介装した等価回路モデル１０を設定するステップと、等価回路モデル１０の各種条件データを設定するステップと、等価回路モデル１０およびそのデータを用いて所望のシミュレーションを実行するステップと、所望のシミュレーション結果に対応した各種条件データに基づいてデバイス設計を行うステップとが少なくとも記録されている。また、このシミュレーションプログラムに用いる各種データとしては、例えば各種等価回路モデルで用いる各回路要素（例えば容量、抵抗およびダイオードなど）や、後述する計算式に対する条件データの入力フォマットなどが登録されている。
【００３３】
ＲＡＭ３は、制御部６が各部を制御する際に、ＲＯＭ２内の例えばシミュレーションプログラムおよびこれに用いるデータなどを一時的に記録して用いるワークメモリである。
【００３４】
入力部４はキーボードやマウスなどで構成されており、等価回路モデル入力設定時やそのデータ入力設定時、シミュレーション実行入力時などに、制御部６に対して操作指令を行うためのものである。
【００３５】
表示部５は液晶表示パネルまたはＣＲＴと表示駆動制御部などで構成されており、制御部６により例えばシミュレーションプログラムおよびそのデータに基づいた入力フォマットや演算結果などを示すグラフなどの各種画像を表示するものである。
【００３６】
制御部６は中央演算処理装置（ＣＰＵ）で構成されており、入力部４からの操作指令と、ＲＡＭ３内の例えばシミュレーションプログラムおよびそのデータとに基づいて動作し、その動作結果を表示部５に表示させるように制御するものであり、その機能構成としては、ガンダイオードなどのＴＥＤの内部物理特性を反映した等価回路モデルを設定する等価回路モデル設定手段６１と、この等価回路モデルの各種条件データを入力部４からの入力で設定制御が為されるデータ設定手段６２と、等価回路モデルおよびその入力条件データを用いて所望のシミュレーションを実行するシミュレーション実行手段６３と、所望のシミュレーション結果に対応した各種条件データに基づいてデバイス設計を行うデバイス設計制御手段６４とを少なくとも有している。この制御部６によるデバイス設計データに基づいて、半導体製造装置（図示せず）によって対象デバイスを、基板上への各種回路パターンによる成膜処理によって製造するものである。
【００３７】
等価回路モデル設定手段６１は、異なる少なくとも３つのノード電圧Ｖｉ−１〜Ｖｉ＋１で決定される電子濃度および電子速度に依存した電圧制御電流源１１および容量１２が並列接続した等価回路から構成されたサブデバイス要素１３が複数個直列接続されると共に、３端子のサブデバイス要素１３の残る１端子が前段のサブデバイス要素１３の入力端子に接続された鎖接続部１４からなる内部物理特性反映用の等価回路を、カソード回路１５とアノード回路１６との間に介装した等価回路モデル１０を設定制御するようになっている。
【００３８】
データ設定手段６２は、表示部５に表示された各種条件データ入力用の入力フォマットに対して入力部４からの操作指令によって各種条件データを入力設定するように制御が為されるようになっている。
【００３９】
シミュレーション実行手段６３は、等価回路モデル１０およびその入力条件データを用いて所望のシミュレーションを、入力部４からの操作指令によって実行することにより、所望のグラフ画面などの表示形態でシミュレーション結果を表示部５に表示させるように制御するものである。
【００４０】
デバイス設計制御手段６４は、所望のシミュレーション結果に対応した各種データに基づいた素子条件の他、回路レイアウトも含めたデバイス設計を、表示部５に対象デバイスに関する画像を表示させつつ、入力部４からの操作指令によって行うものである。
【００４１】
ここで、対象半導体デバイスの内部物理特性を反映させた等価回路モデルを得るための本発明の原理について詳細に説明する。
【００４２】
活性層のドーピング濃度Ｎｄと厚さＬとの積が１０12ｃｍ-2以上のＧａＡｓガンダイオードの電流は、印加電圧が所定範囲にあり、高周波負荷インピーダンスが０オームのときに発振する。この場合、この電流発振に至る物理的過程は、図４のａ〜ｄに示すように、ガンダイオード内のカソード近辺で荷電領域の連続的形成があり、荷電領域が活性層ｘOを横切ってカソード側からアノード側へ移動しそこで吸収される。このことが、活性層ｘO内での電界分布に変化を与え、カソード近くに次のドメインＤの形成を開始することである。これが繰り返されて発振する。その発振周波数はドメインＤが活性層ｘOを横切る時間の逆数で近似的に与えられる。
【００４３】
ガンダイオードのデバイス構造による発振特性を評価するためには、回路動作中の如何なる時点においても、ガンダイオードの内部物理状態を解析することが望ましい。このような内部物理状態（位置依存性電子密度や電界など）の解析により、デバイス構造の評価や改良に対する正確な情報が得られる。
【００４４】
本発明は、半導体デバイス（例えばＴＥＤ；トランスファード・エレクトロン・デバイス）の新しい等価回路モデル１０に関するものであり、この等価回路モデル１０は、例えばＳＰＩＣＥ（スパイス）というコンピュータシミュレーションプログラムを用いた場合に、例えばＴＥＤのガンダイオードが発振中に、図４のａ〜ｄに示すように電子が活性層ｘOをカソード側からアノード側に動くガンドメインＤの形成物理と、現実的結果をもたらす電子運動（電子密度と電子速度）とを含んでおり、物理的に現実的であることからＴＥＤの活性層ｘO内部の物理状態の解析が可能となって、コンピュータシミュレーションの誤差を抑えることができ、コンピュータシミュレーションに基づいたデバイス自体の設計および全体の回路設計の最適化を図ることができるものである。以下、詳細に順を追って説明する。
【００４５】
半導体中の運動電荷分布の時間依存性は電界に対応した運動荷電キャリアの平均運動の方程式と、与えられた電圧の境界値と電荷分布を決定する非線型方程式を同時に解くことにより計算することができる。これらの２つの方程式のうち後者はポアソン方程式であり、１次元では以下の式（１）のように表せる。
【００４６】
ｄ2Ｖ／ｄｘ2＝−ρ（ｘ）／ε                        （１）
式（１）において、ｘは距離、Ｖはポテンシャル、ρ（ｘ）は電荷密度、εは誘電率である。
【００４７】
ＴＥＤの半導体活性層中では、運動荷電キャリアは一般に電子であり、その平均速度の大きさは、図５に示すような電界依存性を持つ。図５の電界−電子速度の特性曲線は、一部分に負の勾配を持つ部分Ｍが存在する。これは物質の伝導体での谷間での電子のｋ空間遷移（Inter-Valley  Transfer）に起因するものである。なお、ｋはウエイブナンバー（Wave  Number）と呼ばれ、波長λの逆数で表される。
【００４８】
電子の平均運動は全電子が図５の特性を持つ電界依存性速度ｖ（Ｅ）で移動すると近似される。したがって、正しい境界条件に基づいて、式（１）のポアソン方程式に沿って電界依存性速度ｖ（Ｅ）を収束させて同時に解くことにより、半導体活性層中の時間依存性電荷分布（電子濃度）および電流密度を計算することができる。
【００４９】
この計算を正確に行うために、図４のａに示すように半導体デバイスの活性層ｘOを電流密度と電子速度が一定と仮定した十分に薄い厚さδｘの複数の個別要素（サブデバイス要素１３）に分割する。例えば図２では活性層ｘOを所定個数のサブデバイス要素１３に分割している。シミュレーションの高度の正確さを得るためには、この個別要素の寸法（厚さδｘ）は半導体活性層ｘO中のデバイ長（Debye  Length）以下にしなければならない。同様に、電界および電子密度の時間依存性（evolution）の計算は、半導体デバイス中の誘電緩和時間を超えない時間間隔でしなければならない。
【００５０】
電流の流れ方向が本質的に１次元（一軸方向）であるガンダイオードのような２端子デバイスでは、半導体活性層ｘOを１次元的に分割しても問題がないので、等価回路モデル１０は、半導体活性層を１次元的に複数Ｎに分割した厚さδｘで全厚さＮδｘのＮ個のサブデバイス要素１３の鎖接続部１４で構成されている。
【００５１】
本発明において、ガンダイオードなどのＴＥＤは、複数に分割したサブデバイス要素１３の鎖状接続回路としてモデル化され、スパイス（ＳＰＩＣＥ）のような電子デバイスシミュレーションソフトウエアにより等価回路部品（例えば抵抗や容量などの回路要素）からなる等価回路モデル１０で表される。
【００５２】
単極移動（Unipolar  Transport）を仮定して、サブデバイス要素１３の位置ｘでの伝導電流（Conduction  Current）Ｉｃｏｎｄは、以下の式（２）で与えられる。
【００５３】
Ｉｃｏｎｄ＝Ａ・ｖ（Ｅ）・ｑ・ｎ（ｘ）                      （２）
なお、Ａは要素電流の流れ方向に垂直な面積、ｖ（Ｅ）は電界依存性速度、ｑは単位電荷、ｎ（ｘ）は電子密度である。
【００５４】
このときの電界Ｅは、単純に全サブデバイス要素にかかる電圧を個々のサブデバイス要素１３の長さである厚さδｘで割ったものである。電子濃度はポアソン方程式を変形して、以下の式（３）で与えられる。
【００５５】
ｎ（ｘ）＝（ｄ2Ｖ／ｄｘ2）ε／ｑ＋ＮD（ｘ）                （３）
なお、ＮD（ｘ）は固定ドーピング濃度、ｄ2Ｖ／ｄｘ2はポテンシャルの２次微分値である。ポテンシャルの２次微分値は異なる３つのノード電圧で決定されるので電子濃度を決定することができる。明らかに、ｉ＝１からｉ＝Ｎの順番で呼称されるサブデバイス要素１３の鎖接続においてノードｉでのポテンシャルの２次微分は、以下の式（４）で与えられる。
【００５６】
ｄ2Ｖi／ｄｘ2＝（Ｖi+1＋Ｖi-1−２Ｖi）／δｘ2              （４）
サブデバイス要素１３の電界は、局部電界Ｅｉが既知であれば、関数ｖ（Ｅ）を用いて計算することができる。電界Ｅｉは、以下の式（５）で与えられる。
【００５７】
Ｅｉ＝（Ｖi-1＋Ｖi+1）／２δｘ                              （５）
したがって、鎖接続のｉ番目のサブデバイス要素１３中の伝導電流（即ち電圧制御電流）Ｉiは、以下の式（６）で与えられる。
【００５８】
Ｉi＝Ａｖ（［Ｖi-1−Ｖi+1］／２δｘ）｛ε（Ｖi+1十Ｖi-1−２Ｖi）／δｘ2＋ＮD（ｘ）・ｑ｝                                        （６）
なお、正の電流の流れの方向はｉの増加方向と同じと定義する。この方法において、伝導電流はデバイス構造および鎖接続の３つのノード電圧で決定することができる。
【００５９】
各サブデバイス要素１３の容量Ｃは、Ｃ＝Ａ・ε／δｘで与えられる。デバイスの時間依存性ポテンシャルプロファイルを形作るのは、各サブデバイス要素１３での容量Ｃの充電および放電である。
【００６０】
以下、上記等価回路モデル１０の実施例１としてＴＥＤであるＧａＡｓガンダイオード（２端子ガンダイオード）の等価回路モデル、実施例２としてＴＥＤであるＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラガントリオードの等価回路モデル、さらに実施例３としてＧａＡｓ電界効果制御ＴＥＤ（ＦＥＣＴＥＤ）の等価回路モデルについて、順次、具体的に説明する。
【００６１】
（実施例１）
図６は図１のシミュレーション装置１で用いる実施例１のＧａＡｓガンダイオード等価回路モデルの構成図である。図６において、等価回路モデル１０１は、３９個のサブデバイス要素１３の鎖接続部１４１からなり、鎖接続部１４１の左側終端には抵抗と容量の並列回路で構成されるカソード回路１５１、その右側終端にはデバイスの接触抵抗１６１で境界を為している。この等価回路モデル１０１は、スパイス用のプログラムおよびそのデータからなるソフトウエアに入っている容量、抵抗、ダイオードおよび電圧制御電流源などの各回路要素を用いてモデル化される。
【００６２】
各サブデバイス要素１３およびカソード回路１５１でＧａＡｓガンダイオードの活性層ｘOの全厚みＮδｘ＝１.６μｍ（１６０００オングストローム）をＮ＝４０に分割しており、単位厚みδｘは４００オングストロームとなる。ここでは、３９個のサブデバイス要素１３はそれぞれ、上記と同様、図３に示すような電圧制御電流源１１と容量１２の並列回路から構成されている。また、カソード回路１５１はその抵抗の値が０．９オーム、容量の値が０．２９ｐＦの並列回路で構成される。
【００６３】
図３の電圧制御電流Ｉｉは３つのノードｉ、ｉ＋１、ｉ−１のノード電圧Ｖｉ、Ｖi+1、Ｖi-1と関係して、次の式（７）および式（８）で表される。
【００６４】
Ｉi＝Ａ・Ｖi｛［Ｖi+1＋Ｖi-1−２Ｖi］／δｘ2＋ＮDi・ｑ｝    （７）
Ｖi＝ｖsat［１＋（μ（｜Ｖi-1＋Ｖi+1｜）／（２δｘ・ｖsat）−１）／（１＋Ｋ｛μ（｜Ｖi-1＋Ｖi+1｜）／（２δｘ・ｖsat）｝t）］・（Ｖi-1−Ｖi+1）／（｜Ｖi-1−Ｖi+1｜）                                （８）
図３のパラメータと物理的定数の入力条件のデータ例としては例えば以下の通りである。デバイス面積Ａは１０-6ｃｍ2、サブデバイス要素１３の厚さδｘは４×１０-6ｃｍ、ドナーイオン密度（ドーピング密度）ＮDiは３×１０16ｃｍ-3、電子電荷ｑは１．６０２×１０-19Ｃ，誘電定数εは１３．１×８．８５４×１０-14Ｆｃｍ-1，電子飽和速度ｖsatは１．１×１０7ｃｍｓ-1、低電界移動度μは６０００ｃｍ2Ｖ-1ｓ-1、無次元パラメータＫは０．０５、ｔは２．７である。
【００６５】
上記式（７）の大括弧内の式の値は電子密度を表し、物理的に意味を持つためには正でなければならない。また、この値はコンピュータシミュレーションの過程でゼロ以上が確保されていなければならない。
【００６６】
図３の容量１２の容量値ＣはＣ＝Ａ・ε／δｘ＝０．２９ｐＦで与えられる容量値を持つものとする。２端子ガンダイオードのシミュレーションを遂行するため、この等価回路モデルがスパイス（ＳＰＩＣＥ）のような適当なソフトウエアをロードしたシミュレーション装置１としてのコンピュータに提供される。
【００６７】
（実施例２）
実施例１のＧａＡｓガンダイオードは２端子デバイスであったが、実施例２の、ＧａＡｓを活性層に持つＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラガントリオードは３端子デバイスである。
【００６８】
図７は実施例２のＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラガントリオードの断面構成と等価回路を重ねて示した図である。図７において、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラガントリオード２０は、アノード層２１とカソード層２２の間に、活性層２３とベース層２４とを挟んで構成され、カソード層２２の上にはカソード電極２５が設けられ、アノード層２１の上にはアノード電極２６が設けられ、ベース層２４の上にはベース電極２７が設けられている。
【００６９】
図８は図１のシミュレーション装置１で用いるＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラガントリオードの等価回路モデルの構成図である。図８において、この等価回路モデル１０２は、４９個のサブデバイス要素１３の鎖接続部１４２が設けられ、その鎖接続部１４２の左側終端にはヘテロ接合バイポーラカソード回路１５２、その右側終端にはアノード回路１６２で境界を為している。この等価回路モデル１０２は、スパイス用のプログラムおよびそのデータからなるソフトウエアに入っている容量、抵抗、ダイオードおよび電圧制御電流源などの各回路要素を用いてモデル化される。
【００７０】
サブデバイス要素１３は、上記と同様に、図３に示すような電圧制御電流源１１と容量１２の並列回路から構成されている。
【００７１】
ヘテロ接合バイポーラカソード回路１５２は、エミッタ電極２５とベース電極２７の間に、エミッタ抵抗２８と、容量２９およびダイオード３０の並列回路と、２つのベース抵抗３１，３２との直列回路を用いた等価回路にモデル化される。つまり、ベース・エミッタｐＮヘテロ接合は容量２９と容量のないダイオード３０の並列接続としてモデル化される。また、容量２９およびダイオード３０の並列回路とベース抵抗３１との接続点と、左側終端のサブデバイス要素１３との間に、電圧制御電流源３３と容量３４の並列回路が接続されている。
【００７２】
デバイスのベース接続での増幅率をαとし、ダイオード３０を流れる電流をＩｏとすると、電流制御電流源３３を流れる電流は、α・Ｉｏとなる。
【００７３】
アノードの接触抵抗３５と右側終端のサブデバイス要素１３との間には、ＰＮ接合電圧のビルトイン電圧源３６が介在している。さらに、アノードの接触抵抗３５とビルトイン電圧源３６の接続点と、ベース抵抗３１，３２の接続点との間には、ベース・コレクタ容量を持つダイオード３７が介在している。つまり、外部ベース・コレクタ領域がダイオード３７としてモデル化される。
【００７４】
この例において、原理的に電圧制御電流源１１でサブデバイス要素１３の電子およびホールのドリフトおよび拡散電流を考慮することが可能であるので、ビルトイン電圧Ｖｂｉに対する電圧源３６は取り除いて考えることもできる。しかしながら、シミュレーション速度を最適化するため、電圧源３６でＶｂｉに対応している。
【００７５】
図８に示すように４９個のサブデバイス要素１３とし、図８のパラメータおよび物理定数（入力条件データ）は、上記式（７）および式（８）に対して、以下の値を持つ。デバイス面積Ａは１．６×１０-6ｃｍ2、サブデバイス要素厚δｘは３×１０-6ｃｍ、ｉ番目のサブデバイス要素のドナーイオン密度ＮDiはＮDi＝（１＋ｉ／４９）×３×１０16ｃｍ-3、電子電荷ｑは１．６０２×１０-19Ｃ、誘電定数εは１３．１×８．８５４×１０-14Ｆｃｍ-1、電子飽和速度ｖsatは１．１×１０7ｃｍｓ-1、低電界移動度μは６０００ｃｍ2Ｖ-1ｓ-1、無次元パラメータＫは０．０５、ｔは２．７である。また、このときの図３の容量１２の容量値ＣはＣ＝Ａε／δｘ＝０．６２ｐＦで与えられる。
【００７６】
ヘテロ接合ガントリオード２０のシミュレーションを遂行するため、この等価回路モデル１０２がＳＰＩＣＥ（スパイス）のようなソフトウエアをロードしたシミュレーション装置１としてのコンピュータに提供される。
【００７７】
（実施例３）
実施例３では、ＴＥＤの３端子デバイスとしてＧａＡｓ電界効果制御ＴＥＤ（以下ＦＥＣＴＥＤという）の等価回路モデルについて説明する。
【００７８】
図９はＦＥＣＴＥＤの断面構成図である。図９において、ＦＥＣＴＥＤ４０は、活性層４１の上に、ソース電極４２とドレイン電極４３が設けられると共に、これらのソース電極４２とドレイン電極４３の間にゲート電極４４が設けられており、ソース電極４２とドレイン電極４３の間に流れる電流をゲート電極４４への印加電圧にて制御するものである。
【００７９】
図１０は図１のシミュレーション装置１で用いるＦＥＣＴＥＤ４０の等価回路モデルの構成図である。図１０において、このＦＥＣＴＥＤ４０の等価回路モデル１０３は、５９個のサブデバイス要素１３の鎖接続部１４３が設けられ、その鎖接続部１４３の左側終端にはカソード回路１５３、その右側終端にはアノード回路１６３で境界を為している。この等価回路モデル１０３は、スパイス用のプログラムおよびそのデータからなるソフトウエアに入っている容量、抵抗、ダイオードおよび電圧制御電流源などの各回路要素を用いてモデル化される。
【００８０】
サブデバイス要素１３は、上記と同様に、図３に示すような電圧制御電流源１１と容量１２の並列回路から構成されている。
【００８１】
カソード回路１５３は、ソース電極４２とゲート電極４４の間に、ソース抵抗４７、容量４６およびゲート抵抗４５の直列回路を用いた等価回路にモデル化される。また、容量４６とソース抵抗４７の接続点と、左側終端のサブデバイス要素１３との間に、電圧制御電流源４８と容量４９の並列回路が接続されている。
【００８２】
アノード回路１６３として、右側終端のサブデバイス要素１３とドレイン電極４３の間にドレイン接触抵抗５０が設けられている。
【００８３】
このＦＥＣＴＥＤ４０は３端子デバイスであり、その活性層４１は物理的に２端子ガンダイオードの場合と同じであるが、２端子ガンダイオードのカソード回路１５１に対して用いられた抵抗と容量の並列回路の代わりに、ＦＥＣＴＥＤ４０の活性層４１では、電圧制御電流源４８と容量４９の並列回路がＦＥＣＴＥＤ４０のカソード回路１５３に接続されている。この電圧制御電流源４８はＦＥＣＴＥＤ４０に応じて調節された電圧依存性を持つ。この等価回路モデルには、ソース抵抗、ゲート抵抗およびドレイン抵抗、および、ゲート−ソース容量およびゲート−ドレイン容量が組み込まれている。
【００８４】
図１０に示すように、５９個のサブデバイス要素１３のそれぞれは、図３に示すように電圧制御電流源１１と容量１２との並列回路からなっている。図１０のパラメータおよび物理定数（入力条件データ）は、上記式（７）および式（８）に対して、以下の値を持つ。デバイス面積Ａは２×１０-6ｃｍ2、サブデバイス要素厚δｘは２．５ｘ１０-6ｃｍ、ｉ番目のサブデバイス要素のドナーイオン密度ＮDiはＮDi＝２×１０16ｃｍ-3電子電荷ｑは１．６０２×１０-19Ｃ、誘電定数εは１３．１×８．８５４×ｌ０-14Ｆｃｍ-1，電子飽和速度ｖsatは１．１×１０7ｃｍｓ-1、低電界移動度μは６０００ｃｍ2Ｖ-1ｓ-1、無次元パラメータＫは０．０５、ｔは２．７である。このときの図３の容量１２の容量値ＣはＣ＝Ａε／δｘ＝０．９３ｐＦで与えられる。３つのノード電圧に依存している電圧制御電流源Ｉiは、上記式（７）および（８）のように電圧依存性を持つ。
【００８５】
ＦＥＣＴＥＤ４０のシミュレーションを遂行するため、この等価回路モデル１０３がスパイス（ＳＰＩＣＥ）のようなソフトウエアをロードしたシミュレーション装置１としてのコンピュータに提供される。
【００８６】
上述した実施例１〜３においては、その説明を簡潔にするために、半導体デバイスの等価回路モデルを単純化しており、例えば半導体デバイスの等価回路モデルには外部浮遊要素を含んでいない。
【００８７】
上述したように、電子速度の電界依存特性ｖ（Ｅ）は式（８）に含まれており、電界の項で式（９）にて示される。
【００８８】
ｖ（Ｅ）＝ｖsat［１＋（μ（｜Ｅ｜）／ｖsat−１）
／（１＋Ｋ｛μ（｜Ｅ｜）／ｖsat]t］                              （９）
この例では、半導体デバイスの活性層の材料はｎ−ＧａＡｓで、電子速度は、図１１のモンテカルロソフトウエアによる計算値Ｐと本発明の式（９）による計算値Ｑとに示すように、定常状態における電界−電子速度の関係のモンテカルロソフトウエアによる計算による電界依存性とは、幾分異なった電界依存性を持つ。ＴＥＤでは、電界は距離で大きく変化し、ある電界を持つデバイスのある場所での電子速度は同じ電界で測定または計算した定常状態の電子速度とは異なる。より現実的な等価回路モデルによるシミュレーション結果を得るために、ｖ（Ｅ）の関係を適当に調節することにより、これらの非線型電子輸送効果を更に考慮することができる。パラメータμ、ｖsat、Ｋおよびｔを、上記式（９）をより、モンテカルロデータにマッチさせる方法で調節できるけれども、実際、これは必ずしも望ましいことではない。電界−電子速度の関数ｖ（Ｅ）は必ずしも、上記式（９）で示される正確な数学的な形を持つ必要はない。関数ｖ（Ｅ）が活性層の材料に適当な速度−電界曲線を与える如何なる数学的形式をも採ることがこのような手法で可能である。本発明の実施例１〜３は、上記式（７）を用いて上述の例で為されているように各サブデバイス要素１３における運動荷電キャリア密度を決定するポアソン方程式を採用する。
【００８９】
上記式（７）においては、サブデバイス要素１３の鎖接続部１４での４つのノード電圧でのポテンシャルを用いて、各サブデバイス要素１３に対して距離に関するポテンシャルの２次微分が計算されている。例えばサブデバイス要素１３の鎖接続部１４の４つのノード電圧でのポテンシャルを使って、ポテンシャルの２次微分を計算する他の可能な方法がこのような手法により実現されている。このように、上記で使ったものより若干異なった方法で、例えば、サブデバイス要素１３の隣接ノード電圧間の電位差を考慮することにより、局部電界を計算することがこのような方法で実現できる。
【００９０】
上記本発明の等価回路モデルを用いたシュミレーション結果が正確であることを、以下に説明する。
【００９１】
本発明のＴＥＤ等価回路モデルの正確さは、アンサンブルモンテカルロデバイスシミュレーションで与えられる等価回路モデルによるシュミレーション結果と比較することにより評価することができる。この等価回路モデルの大きなメリットは、デバイスの内部物理状態に関する情報（例えば活性層内での電界の発達ｅｖｏｌｕｔｉｏｎ）を得て、より正確なシミュレーションを行うことができることにある。
【００９２】
図１２は、本発明の等価回路モデルによりスパイスソフトウエアを用いて計算されたＧａＡｓ／ＡｌＧａＡｓガンダイオードの活性層内での位置（カソードからの距離）および時間に対するポテンシャル（活性層中の電圧Ｖ）の関係を示す図である。この等価回路モデルシミュレーションは、商用ソフトウエアＨＰマイクロウエーブデザインシステム（ＭＤＳ）で行った。このときの等価回路モデルおよびサブデバイス要素１３の詳細な構造はそれぞれ図１および図３と同じである。
【００９３】
ガンダイオードの全体の活性層厚は１．６μｍ、均一な活性層ドーピング濃度は３×１０16ｃｍ-3である。ガンダイオードカソードはＡｌ組成比０．３５のＡｌＧａＡｓから成る。
【００９４】
このカソードの電流制御効果は、既に述べたように、図１に示す０．９Ωのカソード抵抗で考慮されている。シミュレートしたＤＣバイアス電圧は２．５Ｖでカソード電極に対してアノード電極に印加した。また、負荷抵抗は０Ωである。図１２に示す等価回路モデルによるシミュレーション結果の解析から、ガンダイオードは、ダイポールトランジットタイムモードで発振していることが解る。ガンドメインの発達が明らかに見られる。
【００９５】
このときの時間に対する出力電流Ｉをシミュレートした結果を図１３に示している。また、時間領域シミュレーションは所定時間領域でのデータを離散的にフーリエ変換して、周波数領域に変換することができる。図１４は周波数領域に対する出力電流Ｉを示している。
【００９６】
これに対して、図１５〜図１７は、上記図１２〜図１４の場合と同様のデバイス構造で同じバイアス電圧を印加した場合のガンダイオードに対するアンサンブルモンテカルロシミュレーションの結果を示しいている。図１５は、ガンダイオードの活性層内での位置（カソードからの距離）および時間に対するポテンシャル（活性層中の電圧Ｖ）の関係を示す図であり、図１２で示した等価回路モデルによるシミュレーション結果に対応するアンサンブルモンテカルロシミュレーションの結果を示している。図１６はモンテカルロシミュレーションによる時間に対する電流Ｉの関係を示す図である。図１７は、ガンダイオードの周波数に対する電流Ｉの関係を示す図である。
【００９７】
以上によって、本発明のＴＥＤの等価回路モデルによるスパイスシミュレーション結果を示す図１２〜図１４と、半導体デバイス内部の物理状態解析用のモンテカルロシミュレーションの結果を示す図１５〜図１７とは、略同じシミュレーション結果を示しており、本発明のＴＥＤの等価回路モデルによるスパイスシミュレーション結果が正確であることを示している。
【００９８】
しかも、本発明のＴＥＤの等価回路モデルによるスパイスシミュレーションは、モンテカルロシミュレーションが半導体デバイス内部の物理的解析以外の回路のシミュレーションには時間がかかり過ぎて使えないのに対して、ＴＥＤを含む複雑な集積回路のシミュレーションにも使うことができるというメリットがある。このＴＥＤ回路の一例を図１８に示している。
【００９９】
図１８は、６０ＧＨｚのマイクロストリップ線路とヘテロ接合バイポーラガントリオードを用いた電圧制御発振器のＧａＡｓＭＭＩＣの回路設計例を示す回路レイアウト図である。図１８において、電圧制御発振器ＧａＡｓＭＭＩＣの回路６０は、エミッタ寸法が４×４０μｍ2の図８の実施例２に示す等価回路モデル１０２を持つＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラガントリオード２０と、３００μｍ厚の半絶縁性ＧａＡｓ基板上の５０×４００μｍ2のマイクロストリップオープンスタッブ６１と、電圧制御用のバラクタダイオード６２および電圧源６３と、１５０オームの負荷抵抗６４と、ＲＦブロッキングインダクタ６５，６６およびＤＣブロッキング容量６７とを有している。
【０１００】
この回路のシミュレーションを、商用ソフトウエアＨＰマイクロウエーブデザインシステム（ＭＤＳ）を用いて行った。図１９にシミュレーション結果のいくつかを示している。図１９において、基本波の出力パワーおよび周波数とバラクタダイオード６２に対する制御電圧との関係を示す図である。本発明の等価回路モデルのメリットは、例えば、活性層のドーピングプロファイルや厚さの変化が図１８に示す複雑な回路の性能に及ぼす効果を容易に評価することができる点である。この等価回路モデルを用いて、種々の回路および基本ＴＥＤ構造をテストするためのシミュレーションを実行するため、コンピュータで構成されるシュミレーション装置１を用いて、ＴＥＤなどの半導体デバイスおよびそれを用いた集積回路装置を、このシミュレーション結果に基づいて容易かつ最適に設計および製造することができる。このような半導体デバイスおよびそれを用いた集積回路の設計および製造は、典型的に半導体ウエハまたは他のそのような基板上へのＴＥＤおよびそれを用いた集積回路のパターニングに反映させる。製造された半導体デバイスはまた同じ技法のコンピュータシミュレーションと設計検証を用いて設計された集積回路がパターン化された第２の基板にマウントされる。
【０１０１】
以上により、本実施形態によれば、電子濃度および電子速度に依存した複数のサブデバイス要素１３の直列回路を有した等価回路モデル１０を設定するようにしたので、具体的な半導体デバイスの内部物理特性を含んだ等価回路モデル１０に基づいたシミュレーションとすることが可能となり、従来のような誤差が抑えられた正確なシミュレーション結果とすることができる。これによって、より正確なコンピュータシミュレーションに基づいて半導体デバイスの製造を良好に行うことができる。
【０１０２】
なお、本実施形態では、サブデバイス要素１３として、異なる少なくとも３つのノード電圧で決定される電子濃度および電子速度に依存した電圧制御電流源１１および容量１２の並列等価回路から構成したが、これに限らず、異なる少なくとも３つのノード電圧で決定される電子濃度および電子速度に依存した非線型抵抗と容量とが並列接続された等価回路から構成するようにしてもよい。また、本実施形態では、等価回路モデル１０として、半導体デバイス内の電子濃度および電子速度に依存した複数のサブデバイス要素１３を直列接続すると共に、サブデバイス要素１３はその前段の入力端とも接続するように構成したが、これに限らず、サブデバイス要素１３の前段の入力端との接続に代えてまたは、それと共に、サブデバイス要素１３の後段の出力端とを接続するようにしてもよい。
【０１０３】
【発明の効果】
以上により、本発明によれば、具体的な半導体デバイスの内部物理特性を含んだ等価回路モデルに基づいたシミュレーションを実行するため、従来のような誤差が抑えられた正確なシミュレーション結果とすることができて、半導体デバイスの製造を良好に行うことができる。
【０１０４】
また、より的確なコンピュータシミュレーションに基づいてデバイス設計を行うため、より的確なデバイス設計を行うことができて、半導体デバイスを良好かつ的確に製造することができる。
【０１０５】
さらに、半導体デバイス内の複数のサブデバイス要素を直列接続すると共に、サブデバイス要素はその前段のサブデバイス要素の入力端およびその後段のサブデバイス要素の出力端の少なくとも何れかと接続する等価回路モデルとしたため、半導体デバイスの内部物理特性が良好に反映された等価回路モデルとすることができる。
【０１０６】
さらに、カソード等価回路とアノード等価回路間に複数のサブデバイス要素を設けるため、実際の各種半導体デバイスの等価回路モデルに容易かつ良好に適用することができる。
【０１０７】
さらに、内部物理特性が反映された本発明の等価回路モデルを、半導体デバイスとして、半導体ＴＥＤ、特に２端子ガンダイオード、ＦＥＣＴＥＤおよびバイポーラガントリオードなどに最適に適用することができる。
【０１０８】
さらに、本発明の請求項９によれば、内部物理特性が反映された２端子ガンダイオードの具体的な等価回路モデルを簡単な構成とすることができる。
【０１０９】
さらに、内部物理特性が反映されたＦＥＣＴＥＤの具体的な等価回路モデルを簡単な構成とすることができる。
【０１１０】
さらに、内部物理特性が反映されたバイポーラガントリオードの具体的な等価回路モデルを簡単な構成とすることができる。
【０１１１】
さらに、内部物理特性が反映された本発明の等価回路モデルを、市販のスパイス（ＳＰＩＣＥ）シミュレーションに容易に適応させることができて、便利かつ迅速に各種シミュレーションを行うことができる。
【０１１２】
さらに、本発明の半導体デバイスのシミュレーション方法を用いて半導体デバイスを含む半導体集積回路を容易かつ的確にシミュレートすることができて半導体集積回路装置を容易かつ良好に製造することができる。
【０１１３】
さらに、シミュレーション結果が正確なものとなるから、半導体デバイスおよび半導体集積回路のパターンニングを正確なものとすることができて、良好に半導体集積回路を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のシミュレーション装置の構成例を示すブロック図である。
【図２】図１のシミュレーション装置で設定する半導体デバイスの等価回路モデルの構成図である。
【図３】図２のサブデバイス要素の構成図である。
【図４】ａ〜ｄは、電子が活性層ｘOをカソード側からアノード側に動く状態を示すガンドメインＤ形成の物理状態を示す説明図である。
【図５】ＴＥＤの活性層における電界−電子速度の関係を示す特性図である。
【図６】図１のシミュレーション装置で用いる実施例１のＧａＡｓガンダイオード等価回路モデルの構成図である。
【図７】実施例２のＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラガントリオードの断面構成と等価回路を重ねて示した図である。
【図８】図１のシミュレーション装置で用いる実施例２のＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラトリオード等価回路モデルの構成図である。
【図９】ＦＥＣＴＥＤの断面構成図である。
【図１０】図１のシミュレーション装置で用いる実施例３のＧａＡｓ電界効果制御ＴＥＤ等価回路モデルの構成図である。
【図１１】式（９）と、ｎＧａＡｓ中の電界に対する定常状態での電子速度のモンテカルロ計算とによる各特性曲線を示す図である。
【図１２】市販のスパイス（ＳＰＩＣＥ）というシミュレーションソフトウエアで本発明のＴＥＤ等価回路モデルを用いて導出したＧａＡｓ／ＡｌＧａＡｓガンダイオードの活性層中の時間と位置に対するポテンシャルの関係を示す図である。
【図１３】市販のスパイス（ＳＰＩＣＥ）というシミュレーションソフトウエアで本発明のＴＥＤ等価回路モデルを用いて導出したＧａＡｓ／ＡｌＧａＡｓガンダイオードの時間に対す電流の関係を示すシミュレーション結果図である。
【図１４】市販のスパイス（ＳＰＩＣＥ）というシミュレーションソフトウエアで本発明のＴＥＤ等価回路モデルを用いて導出したＧａＡｓ／ＡｌＧａＡｓガンダイオードの周波数に対する電流の関係を示すシミュレーション結果図である。
【図１５】アンサンブルモンテカルロデバイスシミュレーションでＧａＡｓ／ＡｌＧａＡｓガンダイオードの活性層中の時間と位置に対するポテンシャルの関係を示すシミュレーション結果図である。
【図１６】アンサンブルモンテカルロデバイスシミュレーションでＧａＡｓ／ＡｌＧａＡｓガンダイオードの時間に対する電流の関係を示す図である。
【図１７】アンサンブルモンテカルロデバイスシミュレーションでＧａＡｓ／ＡｌＧａＡｓガンダイオードの周波数に対する電流の関係を示すシミュレーション結果図である。
【図１８】６０ＧＨｚのマイクロストリップ線路とヘテロ接合バイポーラガントリオードを用いた電圧制御発振器におけるＧａＡｓＭＭＩＣの回路設計例を示す回路レイアウト図である。
【図１９】本発明のＴＥＤ等価回路モデルを用いて図１８のＭＭＩＣ回路に対して得られたシュミレーション結果図である。
【図２０】従来のガンダイオードにおける等価回路モデルの回路図である。
【符号の説明】
１    シミュレーション装置
２    ＲＯＭ（リードオンリーメモリ）
３    ＲＡＭ（ランダムアクセスメモリ）
４    入力部
５    表示部
６    制御部
６１    等価回路モデル設定手段
６２    データ設定手段
６３    シミュレーション実行手段
６４    デバイス設計制御手段
１０，１０１，１０２，１０３    等価回路モデル
１１    電圧制御電流源
１２    容量
１３    サブデバイス要素
１４，１４１，１４２，１４３    鎖接続部
１５，１５１，１５２，１５３    カソード回路
１６，１６１，１６２，１６３    アノード回路
２０    ＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラガントリオード
４０    ＧａＡｓ電界効果制御ＴＥＤ（ＦＥＣＴＥＤ）
【図１】
0003976303.tif 000002
【図２】
0003976303.tif 000003
【図３】
0003976303.tif 000004
【図４】
0003976303.tif 000005
【図５】
0003976303.tif 000006
【図６】
0003976303.tif 000007
【図７】
0003976303.tif 000008
【図８】
0003976303.tif 000009
【図９】
0003976303.tif 000010
【図１０】
0003976303.tif 000011
【図１１】
0003976303.tif 000012
【図１２】
0003976303.tif 000013
【図１３】
0003976303.tif 000014
【図１４】
0003976303.tif 000015
【図１５】
0003976303.tif 000016
【図１６】
0003976303.tif 000017
【図１７】
0003976303.tif 000018
【図１８】
0003976303.tif 000019
【図１９】
0003976303.tif 000020
【図２０】
0003976303.tif 000021