(57)【特許請求の範囲】
【請求項１】
材料層と、前記材料層に対して電気的に接続された２つの電極である第１電極及び第２電極とから構成され、第１電極と第２電極との間に電流又は電圧を印加することによって材料層の抵抗が変化する抵抗変化素子、の製造方法であって、
（１）第１電極を形成する第１電極形成工程、
（２）第１電極上に、化学式：ＲＭＣｏＯ３（但し、Ｒは希土類元素を示し、Ｍはアルカリ土類元素を示す）で示されるペロブスカイト構造を有する酸化物半導体からなる材料層を形成する材料層形成工程、
（３）材料層を酸素雰囲気下において加熱する酸素処理工程、及び、
（４）酸素処理工程を経た材料層上に第２電極を形成する第２電極形成工程、
を有する製造方法。
【請求項２】
ペロブスカイト構造を有する酸化物半導体が、組成式：Ｐｒ１−ＸＣａＸＣｏＯ３（但し、ｘは０．４≦ｘ≦０．６を示す）で示される、請求項１に記載の製造方法。
【請求項３】
材料層形成工程と酸素処理工程とが繰り返される、請求項１に記載の製造方法。
【請求項４】
酸素処理工程が、酸素分子、オゾン及び原子酸素からなる群から選択された１種以上を含む雰囲気において材料層を加熱する工程である、請求項１に記載の製造方法。
【請求項５】
酸素処理工程が、１００〜８００℃で材料層を加熱する工程である、請求項１に記載の製造方法。
【請求項６】
酸素処理工程が、３０分〜１２時間、材料層を加熱する工程である、請求項１に記載の製造方法。
【請求項７】
化学式：ＲＭＣｏＯ３（但し、Ｒは希土類元素を示し、Ｍはアルカリ土類元素を示す）で示されるペロブスカイト構造を有する酸化物半導体からなる材料層と、前記材料層に対して電気的に接続された２つの電極である第１電極及び第２電極とから構成され、第１電極と第２電極との間に電流又は電圧を印加することによって材料層の抵抗が変化する抵抗変化素子。
【請求項８】
ペロブスカイト構造を有する酸化物半導体が、組成式：Ｐｒ１−ＸＣａＸＣｏＯ３（但し、ｘは０．４≦ｘ≦０．６を示す）で示される、請求項７に記載の抵抗変化素子。
【請求項９】
電流又は電圧をパルス状に印加する、請求項７に記載の抵抗変化素子。
【請求項１０】
請求項７に記載の抵抗変化素子とトランジスタとを有し、前記抵抗変化素子とトランジスタとは電気的に接続されている、不揮発性メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子及びそれを用いた不揮発性メモリに関する。
【背景技術】
【０００２】
メモリは、現在あらゆる機能分野において採用されており、情報化社会を支える重要な基幹電子部品である。
【０００３】
従来のメモリは、ＳＲＡＭ、ＤＲＡＭ及びＦＬＡＳＨのように電荷容量Ｃの変化によりスイッチ動作するものが主流である。また、これらの組み合わせにより、種々の論理回路、複雑なメモリ等が作製されている。
【０００４】
近年、情報端末の普及及び電子部品価格のデフレーション化の影響により、メモリ等の機能素子の微細化や低価格化の要請が高まってきている。情報端末に実装される不揮発性メモリの分野でも、新技術により微細化や低価格化の要請に応えたものが提案されている。
【０００５】
他方、上記メモリをナノメーター領域まで微細化したものは、電荷容量Ｃが十分でない。従って、電荷容量Ｃの変化を利用したメモリでは、微細化と高性能化とを共に進めるには限界がある。
【０００６】
最近、電荷容量Ｃではなく、電気抵抗Ｒの変化をスイッチ又はメモリに応用する技術に期待が寄せられている。電気抵抗Ｒは、電荷容量に縛られないため微細化に限界がない。電気抵抗Ｒの変化を用いた機能素子としては、例えば、特許文献１及び２において、次の化学式：ＰｒＣａＭｎＯ３（以下「ＰＣＭＯ」とも言う）で示される酸化物を用いた抵抗変化素子が開示されている。
【特許文献１】米国特許第６２０４１３９号明細書
【特許文献２】特開２００３−０６８９８３号公報
【非特許文献１】Physics Reports Vol.346 (2001) pp.387-531
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＰＣＭＯで示される酸化物を用いた抵抗変化素子は、動作安定性及び再現性の点で改善の余地がある。
【０００８】
例えば、前記抵抗変化素子の製造工程には、一般的な半導体プロセスと同様に、リーク電流の軽減を目的として水素雰囲気下（即ち、還元雰囲気下）における熱処理過程が含まれる場合があるが、ＰＣＭＯは、還元雰囲気下での熱処理において酸素の脱離が起こる。その結果、酸化物の電気伝導のメカニズムが変化し、特許文献１に開示される抵抗変化の能力が阻害され、最悪の場合には、抵抗変化が生じなくなる。
【０００９】
本発明は、かかる点に鑑みてなされ、還元雰囲気下における熱処理を施した場合でも、抵抗変化の能力の低下が抑制されている抵抗変化素子を提供することを主な目的とする。
【課題を解決するための手段】
【００１０】
本発明者は、従来技術の問題点に鑑みて鋭意研究を重ねた結果、特定の酸化物と特定の処理とを組み合わせる場合には、上記目的を達成できることを見出し、本発明を完成するに至った。
【００１１】
即ち、本発明は下記の抵抗変化素子及びその製造方法並びに当該抵抗変化素子を用いた不揮発性メモリに係る。
【００１２】
１．材料層と、前記材料層に対して電気的に接続された２つの電極である第１電極及び第２電極とから構成され、第１電極と第２電極との間に電流又は電圧を印加することによって材料層の抵抗が変化する抵抗変化素子、の製造方法であって、
（１）第１電極を形成する第１電極形成工程、
（２）第１電極上に、化学式：ＲＭＣｏＯ３（但し、Ｒは希土類元素を示し、Ｍはアルカリ土類元素を示す）で示されるペロブスカイト構造を有する酸化物半導体からなる材料層を形成する材料層形成工程、
（３）材料層を酸素雰囲気下において加熱する酸素処理工程、及び、
（４）酸素処理工程を経た材料層上に第２電極を形成する第２電極形成工程、
を有する製造方法。
【００１３】
２．ペロブスカイト構造を有する酸化物半導体が、組成式：Ｐｒ１−ＸＣａＸＣｏＯ３（但し、ｘは０．４≦ｘ≦０．６を示す）で示される、上記項１に記載の製造方法。
【００１４】
３．材料層形成工程と酸素処理工程とが繰り返される、上記項１に記載の製造方法。
【００１５】
４．酸素処理工程が、酸素分子、オゾン及び原子酸素からなる群から選択された１種以上を含む雰囲気において材料層を加熱する工程である、上記項１に記載の製造方法。
【００１６】
５．酸素処理工程が、１００〜８００℃で材料層を加熱する工程である、上記項１に記載の製造方法。
【００１７】
６．酸素処理工程が、３０分〜１２時間、材料層を加熱する工程である、上記項１に記載の製造方法。
【００１８】
７．化学式：ＲＭＣｏＯ３（但し、Ｒは希土類元素を示し、Ｍはアルカリ土類元素を示す）で示されるペロブスカイト構造を有する酸化物半導体からなる材料層と、前記材料層に対して電気的に接続された２つの電極である第１電極及び第２電極とから構成され、第１電極と第２電極との間に電流又は電圧を印加することによって材料層の抵抗が変化する抵抗変化素子。
【００１９】
８．ペロブスカイト構造を有する酸化物半導体が、組成式：Ｐｒ１−ＸＣａＸＣｏＯ３（但し、ｘは０．４≦ｘ≦０．６を示す）で示される、上記項７に記載の抵抗変化素子。
【００２０】
９．電流又は電圧をパルス状に印加する、上記項７に記載の抵抗変化素子。
【００２１】
１０．上記項７に記載の抵抗変化素子とトランジスタとを有し、前記抵抗変化素子とトランジスタとは電気的に接続されている、不揮発性メモリ。
【発明の効果】
【００２２】
本発明の抵抗変化素子は、材料層がＲＭＣｏＯ３（但し、Ｒは希土類元素を示し、Ｍはアルカリ土類元素を示す）で示されるペロブスカイト構造を有する酸化物半導体からなる。
【００２３】
前記材料層は、酸素雰囲気下における加熱処理（以下「酸素処理」とも言う）に供することにより、従来品のＰＣＭＯと同等か又はより良好な抵抗変化特性を発現する。また、酸素処理後の材料層は、後に還元雰囲気下における熱処理を施した場合でも、抵抗変化の能力の低下が抑制されている。
【００２４】
本発明の抵抗変化素子は、不揮発性メモリに好適に適用できる。例えば、本発明の抵抗変化素子とトランジスタとを組み合わせることにより不揮発性メモリとできる。その他、本発明の抵抗変化素子は、論理回路のほか、光、熱、応力、磁気等を検知するセンサーに適用できる。また本発明の抵抗変化素子は、画像表示器のようなランダムアクセスメモリ機能を要する電子機器にも適用できる。
【図面の簡単な説明】
【００２５】
【図１】抵抗変化素子の構成概略図である。
【図２】メモリ素子の構成概念図である。
【図３】アレイ状に配置したメモリ素子構成図である。
【図４】メモリ素子のメモリ動作方法を示す図である。
【図５】抵抗変化素子の出力検出動作説明図である。
【図６】メモリ素子の構成概略図である。
【図７】メモリ素子の作製方法を示す図である。
【図８】実施例１の抵抗変化素子及び実施例２のメモリ素子の外観図である。
【図９】メモリ素子（抵抗変化素子）の作製方法を示す図である。
【図１０】メモリ素子（抵抗変化素子）のメモリ動作方法を示す図である。
【符号の説明】
【００２６】
１０  抵抗変化素子
１１  第１電極（下部電極）
１２  材料層
１３  第２電極（上部電極）
１４  基板
２０  メモリ素子
２１  トランジスタ
３０  アレイ状に配したメモリ素子
３１  ワード線
３３  ビット線
５１  参照抵抗
６１  コンタクト電極
６２  ドレイン電極
６３  ソース電極
６４  ゲート酸化層
６５  ゲート電極
６６  絶縁酸化膜
７１  コンタクトホール
７２  導電体
９１  引出電極
９２  層間絶縁層
【発明を実施するための最良の形態】
【００２７】
以下、本発明の抵抗変化素子及びそれを用いた不揮発性メモリについて説明する。
【００２８】
１．抵抗変化素子
本発明の抵抗変化素子は、化学式：ＲＭＣｏＯ３（但し、Ｒは希土類元素を示し、Ｍはアルカリ土類元素を示す）で示されるペロブスカイト構造を有する酸化物半導体からなる材料層と、前記材料層に対して電気的に接続された２つの電極である第１電極及び第２電極とから構成され、第１電極と第２電極との間に電流又は電圧を印加することによって材料層の抵抗が変化することを特徴とする。
【００２９】
材料層は、化学式：ＲＭＣｏＯ３で示されるペロブスカイト構造を有する酸化物半導体からなる。式中、Ｒは希土類元素を示し、Ｍはアルカリ土類元素を示す（以下同じ）。
【００３０】
前記化学式で示される材料層（酸化物半導体）は、薄膜作製法により形成しただけでは抵抗変化特性は示さないが、酸素雰囲気下において材料層を加熱する酸素処理によれば、従来品のＰＣＭＯと同等か又はより良好な抵抗変化特性を発現する。また、酸素処理後の材料層は、後に還元雰囲気下における熱処理を施した場合でも、抵抗変化の能力の低下が抑制されている。即ち、酸素処理により発現した抵抗変化特性は、ＲＭＣｏＯ３の不定比性に対して安定に維持されるため、還元雰囲気における熱処理により酸素脱離が生じても安定に維持される。
【００３１】
Ｒは希土類元素であればよいが、その中でもＰｒが好ましい。Ｍはアルカリ土類元素であれば良いが、その中でもＣａが好ましい。つまり、ペロブスカイト構造を有する酸化物半導体としては、化学式：ＰｒＣａＣｏＯ３で示されるものが好ましい。より具体的には、水素雰囲気等の還元雰囲気下における熱処理後でも抵抗変化特性が低下し難い観点からは、組成式：Ｐｒ１−ＸＣａＸＣｏＯ３（但し、ｘは０．４≦ｘ≦０．６を示す）で示される酸化物半導体が好ましい。
【００３２】
なお、ペロブスカイト構造を有する酸化物半導体におけるＲ、Ｍの元素は、１種類に限定されない。例えば、アルカリ土類元素としてＣａを用いる場合に、Ｃａの一部をＳｒ、Ｂａ等に置換してもよい。かかる元素の組み合わせについては、最終製品である抵抗変化素子の特性に応じて適宜選択できる。
【００３３】
材料層には、第１電極及び第２電極がそれぞれ電気的に接続されている。そして、第１電極と第２電極との間に電流又は電圧を印加することにより、材料層の抵抗が変化する。電気的に接続されている態様としては、材料層を挟持する態様であって、材料層の片面に第１電極が積層されており、他面に第２電極が積層されている態様が挙げられる。ここで、第１電極（下部電極とも言う）は、その上に材料層を形成できる電極を言うものとする。即ち、本発明の抵抗変化素子を、電極と材料層とを積層することにより製造する場合には、第１電極（下部電極）上に材料層を形成後、材料層上に第２電極（上部電極とも言う）を形成することにより製造する。なお、抵抗変化素子は、図１の１４で示されるような基板上に形成してもよい。基板としては、例えば、表面に熱酸化膜を有するＳｉ（１００）基板が挙げられる。
【００３４】
第１電極は、その上部に材料層を形成できるものを用いる。第１電極の材質としては、例えば、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、これらの酸化物等がある。当該材質を用いる場合には、材料層の酸素処理工程に際して高温の酸素雰囲気に晒されても、第１電極の結晶構造が安定に維持されるため好ましい。他の材質としては、Ｎｂ、Ｃｒ、Ｌａ等を一部に含有するＳｒＴｉＯ３、ＳｒＲｕＯ３などの導電性酸化物がある。当該材質は、上部に材料層をエピタキシャル成長させることができる点で好ましい。第１電極は、前記材料からなる単層でも良く、複数の材料を組み合わせた複層でもよい。例えば、表面に熱酸化膜（ＳｉＯ２）を有するＳｉ基板上に第１電極（Ｐｔ）を形成する場合には、両者の密着性が不十分な場合があるが、第１電極をＰｔとＴｉとの複層とし、ＴｉをＳｉＯ２と密着させることによって密着性を高めることができる。
【００３５】
第２電極は、導電材料であればよい。第２電極の材質としては、例えば、金（Ａｕ）、プラチナ（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、イリジウムタンタル（Ｉｒ−Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タンタル（Ｔａ）、錫添加インジウム酸化物（ＩＴＯ）等がある。これらの材質は、抵抗率が低く、抵抗変化素子の消費電極を低減できる観点から好ましい。第２電極は、第１電極と同様に、前記材料からなる単層でもよく、複数の材料を組み合わせた複層でもよい。
【００３６】
前記材料層、第１電極及び第２電極の厚さは特に限定されない。材料層の厚さは、通常５０〜１０００ｎｍ程度が好ましい。第１電極の厚さは、通常５０〜１０００ｎｍ程度が好ましい。また、第２電極の厚さは、通常５０〜１０００ｎｍ程度が好ましい。
【００３７】
本発明の抵抗変化素子は、第１電極と第２電極との間に電流又は電圧を印加することによって材料層の抵抗が変化する。そして、変化後の抵抗値は保持される。電流又は電圧の印加態様は限定的ではないが、抵抗変化素子の消費電力低減及び高速化の観点からパルス状の印加が好ましい。そして、パルスの極性及び大きさを調整することにより、材料層の抵抗値を簡便に制御できる。以下、パルス状の（波形を示す）電圧をパルス電圧とも言い、同様に電流をパルス電流とも言う。
【００３８】
本発明の抵抗変化素子は、上記特性を有するため、不揮発性メモリ（メモリ素子）に好適に適用できる。例えば、抵抗変化素子とトランジスタとを電気的に接続することにより、不揮発性メモリとして適用できる。
【００３９】
以下、本発明の抵抗変化素子及びそれを用いた不揮発性メモリについて、図面を用いて具体的に説明する。
【００４０】
図１に示される抵抗変化素子は、化学式：ＲＭＣｏＯ３で示されるペロブスカイト構造を有する酸化物半導体からなる材料層１２、第１電極（下部電極）１１、第２電極（上部電極）１３及び基板１４から構成される。
【００４１】
図１において、第２電極１３と第１電極１１との間に電流又は電圧を印加した場合には、材料層１２の抵抗値が変化し、その抵抗値は保持される。
【００４２】
電流又は電圧の印加は、パルス状が好ましい。この場合には、抵抗変化素子の書き込み・消去・読み出しにおける消費電力を軽減できるとともに抵抗変化の動作を高速化できる。その他、ジュール熱損失やデバイス効率の観点からもパルス状が好ましい。
【００４３】
図１において、第１電極１１に対して、第２電極１３を正バイアスにおいてパルス電圧又は電流を印加することにより、材料層１２の抵抗を高い状態から低い状態に変化させることができる。他方、パルスの極性を逆にして印加することにより、抵抗を低い状態から高い状態に変化させることができる。なお、第１電極１１の電位を０とした場合に、第２電極１３の電位の符号が正となるものを正バイアス、逆を負バイアスと定義する。
【００４４】
本発明の抵抗変化素子は、不揮発性メモリ（メモリ素子）に適用できる。不揮発性メモリは、抵抗変化素子とトランジスタとを電気的に接続することにより作製できる。例えば、図２に示すように、トランジスタ（スイッチング素子）２１と抵抗変化素子とを電気的に接続することにより、メモリ素子２０とできる。メモリ素子２０は単独で使用してもよく、複数を組み合わせて使用してもよい。例えば、メモリ素子２０をマトリクス状に配置して使用してもよい（図３参照）。
【００４５】
例えば、図３に示すようにメモリ素子２０をアレイ状に配置することにより、ランダムアクセス型の不揮発性メモリとできる。図３では、ビット線３３のうちのＢｎとワード線３１のうちのＷｎとを選択することにより、（Ｂｎ，Ｗｎ）のメモリ素子への書き込み・読み出しを行うことができる。
【００４６】
前記メモリ素子への書き込み・読み出しは、印加するパルスバイアスの大きさを変えることにより行える。図４に示すように、正バイアスをＳＥＴ（書き込み）、負バイアスをＲＥＳＥＴ（消去）とし、ＲＥＡＤ（読み出し）においては、ＳＥＴ・ＲＥＳＥＴの際の電圧と比較して１／１０００〜１／４程度の十分に小さな電圧を印加することで得られる電流の変化を検出する。検出の際には、抵抗の絶対値のばらつきに影響されないように、図５に示すように参照抵抗５１を用いて差分検出することが好ましい。なお、大面積基板上に材料層を形成した場合には、基板上の領域に応じて抵抗値にばらつきが生じることが想定される。そのため、読み出しに用いる参照抵抗としては近接したメモリ素子の１つを用いるのがよく、やはり差分検出することが好ましい。
【００４７】
２．抵抗変化素子の製造方法
本発明の抵抗変化素子は、下記工程；
（１）第１電極を形成する第１電極形成工程、
（２）第１電極上に、化学式：ＲＭＣｏＯ３（但し、Ｒは希土類元素を示し、Ｍはアルカリ土類元素を示す）で示されるペロブスカイト構造を有する酸化物半導体からなる材料層を形成する材料層形成工程、
（３）材料層を酸素雰囲気下において加熱する酸素処理工程、及び、
（４）酸素処理工程を経た材料層上に第２電極を形成する第２電極形成工程、
を有する製造方法によって好適に製造できる。
【００４８】
以下、前記１つのメモリ素子の製造方法を示すことにより、抵抗変化素子の製造方法を説明する。具体的には、図６に示すように、トランジスタ２１が設けられた基板１４上に、抵抗変化素子１０を作製する手順について説明する。作製手順を図７に示す。
【００４９】
（１）第１電極形成工程
先ず、図７（ａ）に示すように、トランジスタ２１を配した基板１４上にＳｉＯ２等の絶縁酸化膜６６を堆積する。絶縁酸化膜６６は、図７（ｉ）に示すように、メモリ素子の上下電極（下部配線及び上部配線）を分離し、層間絶縁層として作用するため、ＳｉＯ２、Ａｌ２Ｏ３等の絶縁材料又はその積層体から構成することが好ましい。
【００５０】
絶縁酸化膜６６は、一般の薄膜プロセスにより形成できる。例えば、パルスレーザデポジション（ＰＬＤ）；イオンビームデポジション（ＩＢＤ）；クラスターイオンビーム；ＲＦ、ＤＣ、ＥＣＲ、ヘリコン、ＩＣＰ、対向ターゲット等のスパッタリング法；ＭＢＥ、イオンプレーティング法等のＰＶＤ（Physical Vapor Deposition）法；ＣＶＤ（Chemical Vapor Deposition）法；ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法；メッキ法；金属有機化合物堆積法（ＭＯＤ：Metallorganic Decomposition）；ゾルゲル法；などにより形成できる。なお、かかる薄膜プロセスは、第１電極１１（下部電極）、コンタクト電極６１、材料層１２及び第２電極１３（上部電極）の形成にも適用できる。
【００５１】
次いで、絶縁酸化膜６６に対して、図７（ｂ）に示すように、コンタクトホール７１を形成する。コンタクトホール７１は、一般の微細加工により形成できる。例えば、半導体プロセスで用いられる微細加工；ＧＭＲ、ＴＭＲ磁気ヘッド、磁気メモリ（ＭＲＡＭ）等の磁性デバイス作製プロセスで用いられる微細加工などが利用できる。具体的には、イオンミリング、ＲＩＥ（Reactive Ion Etching）、ＦＩＢ（Focused Ion Beam）等の物理的又は化学的エッチング法が挙げられる。なお、微細パターン形成のために、ステッパー、ＥＢ（Electron Beam）法等を用いたフォトリソグラフィー技術を組み合わせてもよい。前記微細加工技術は、他の層の加工にも適用できる。
【００５２】
次いで、導電体７２を堆積する（図７（ｃ））。
【００５３】
次いで、導電体７２の表面を平坦化することにより、図７（ｄ）に示すような埋め込み型の第１電極１１及びコンタクト電極６１を得る。平坦化処理は、ＣＭＰ処理（Chemical Mechanical Polishing）、クラスターイオンビームエッチング等により行える。
【００５４】
（２）材料層形成工程
第１電極１１及びコンタクト電極６１上に絶縁酸化膜６６を堆積後（図７（ｅ））、コンタクトホール７１を形成する（図７（ｆ））。
【００５５】
次いで、ＲＭＣｏＯ３で示されるペロブスカイト構造を有する酸化物を堆積し、表面を平坦化することにより、埋め込み型の材料層１２を形成する（図７（ｇ）（ｈ））。
【００５６】
（３）酸素処理工程
コンタクトホール７１に埋め込まれた材料層１２は、酸素処理を施すことにより、抵抗変化特性を発現する。酸素処理後の材料層１２の具備する抵抗変化特性は、後に還元雰囲気下において熱処理を受けた場合でも、抵抗変化の能力は十分に維持される。
【００５７】
前記酸素処理工程は、材料層１２を酸素雰囲気（酸素分子、オゾン及び原子酸素からなる群から選択された１種以上を含む雰囲気）下において加熱する工程である。
【００５８】
加熱温度は、材料層１２に対して酸素が活発に反応し得る温度であればよい。例えば、酸素分子を含む雰囲気であれば４００〜８００℃程度が好ましい。また、オゾン又は原子酸素を含む雰囲気であれば１００〜８００℃程度が好ましい。即ち、加熱温度は１００〜８００℃の範囲から、雰囲気の種類に応じて適宜設定できる。
【００５９】
加熱時間は、加熱温度に応じて適宜設定する。通常は３０分〜１２時間程度であり、加熱温度が低い場合には、一般に加熱時間を長く設定する。
【００６０】
酸素処理工程は、形成後の材料層１２だけでなく、形成途中の材料層に施してもよい。材料層１２の厚さ、種類等によっては、形成後の材料層に酸素処理を施すだけでは酸素が拡散し難い場合がある。そこで、材料層の形成途中に酸素処理工程を組み込むことにより材料層全体に十分に酸素を拡散することができる。この場合には、材料層形成工程と酸素処理工程とを繰り返すことにより、最終的に酸素処理が施された材料層１２を得る。
【００６１】
（４）第２電極形成工程
最後に、図７（ｉ）に示すように第２電極１３（上部電極）を設ける。この場合も、薄膜プロセス、微細加工、平坦化処理等を組み合わせることにより形成する。
【００６２】
上記過程を経て、メモリ素子は得られる。
【実施例】
【００６３】
以下に実施例及び比較例を示して本発明をより詳細に説明する。
【００６４】
実施例１（試料番号１−１から１−９）及び比較例１〜３
≪抵抗変化素子の製造≫
マグネトロンスパッタ法により図１に示す抵抗変化素子を作製した。第１電極１１には、２００ｎｍのＰｔを用いた。材料層１２には、６００ｎｍのＰｒ１−ｘＣａｘＣｏＯ３（以下、実施例１において「ＰＣＣＯ」と記載する）を用いた。第２電極１３には、１０００ｎｍのＡｇを用いた。基板１４には、表面に熱酸化膜を有するＳｉ（１００）基板を用いた。  
【００６５】
第１電極１１（Ｐｔ）及び第２電極１３（Ａｇ）の形成におけるマグネトロンスパッタの条件を次に示す。
・基板温度：室温、
・成長（堆積）時のガス圧：１Ｐａ、
・雰囲気ガス：アルゴンのみ、
・投入電力：８０Ｗ。
【００６６】
材料層１２（ＰＣＣＯ）の形成におけるマグネトロンスパッタの条件を次に示す。
・基板温度：６５０℃、
・成長（堆積）時のガス圧：３Ｐａ、
・雰囲気ガス：酸素とアルゴンとの混合ガス（酸素分圧は全圧に対して２０％）
・投入電力：１００Ｗ。
【００６７】
材料層を３００ｎｍ成長（堆積）させた後、一旦成長を停止して酸素処理を施した。酸素処理は、材料層を５０Ｐａの純酸素雰囲気下、５００℃で５時間保持する処理とした。
【００６８】
酸素処理後、再び基板温度を６５０℃にし、更にＰＣＣＯを３００ｎｍ堆積した。
【００６９】
堆積後、室温に戻す際に、再び前記同様の酸素処理を行った。即ち、実施例１では材料層形成工程と酸素処理工程とを２回繰り返した。
【００７０】
実施例１では、ＰＣＣＯの組成ｘを振ることにより、９種類の抵抗変化素子を作製した。即ち、０．１≦ｘ≦０．９の範囲において、０．１間隔で９種類の材料層を作製し、試料番号を１−１から１−９とした（表１参照）。
【００７１】
比較例１（従来例Ａ）として、酸素処理を施さずに抵抗変化素子（ｘ＝０．５）を作製した。比較例１では、酸素処理を施さない以外は、実施例１と同様にして抵抗変化素子を作製した。
【００７２】
比較例２（従来例Ｂ）として、材料層１２にＰｒ０．７Ｃａ０．３ＭｎＯ３（以下、比較例２において「ＰＣＭＯ」と記載する）を用いて抵抗変化素子を作製した。
【００７３】
比較例２の抵抗変化素子の製造方法は次の通りである。
【００７４】
基板１４には、表面に熱酸化膜を有するＳｉ（１００）基板を用いた。
【００７５】
第１電極１１及び第２電極１３の材質及び形成方法は、実施例１と同じとした。
【００７６】
材料層１２（ＰＣＭＯ）の形成におけるマグネトロンスパッタの条件を次に示す。
・基板温度：７００℃、
・成長（堆積）時のガス圧：３Ｐａ、
・雰囲気ガス：酸素とアルゴンとの混合ガス（酸素分圧は全圧に対して２０％）
・投入電力：１００Ｗ。
【００７７】
材料層を３００ｎｍ成長（堆積）させた後、一旦成長を停止して酸素処理を施した。酸素処理は、材料層を５０Ｐａの純酸素雰囲気下、５００℃で５時間保持する処理とした。
【００７８】
酸素処理後、再び基板温度を７００℃にし、更にＰＣＭＯを３００ｎｍ堆積した。
【００７９】
堆積後、室温に戻す際に、再び前記同様の酸素処理を行った。即ち、比較例２では、材料層形成工程と酸素処理工程とを２回繰り返した。
【００８０】
比較例３（従来例Ｃ）として、材料層１２にＰｒ０．７Ｃａ０．３ＭｎＯ３（以下、「ＰＣＭＯ」と記載する）を用いて抵抗変化素子を作製した。比較例３では、酸素処理を施さない以外は、比較例２と同様にして抵抗変化素子を作製した。
【００８１】
実施例１及び比較例１〜３で形成した材料層１２は、Ｘ線回折により調べた結果、全て多結晶であった。
【００８２】
実施例１及び比較例１〜３で作製した抵抗変化素子の外観図を図８に示す。このような外観は下記の要領でメタルマスクを用いることにより形成した。
【００８３】
基板１４上に、幅０．５ｍｍ、長さ１０ｍｍの長方形の開口部を有する第１のメタルマスクを配置した。メタルマスクの上からＰｔを堆積することにより、基板１４上に幅０．５ｍｍ×長さ１０ｍｍの第１電極１１を形成した。
【００８４】
次いで、１ｍｍ×１ｍｍの正方形の開口部を有する第２のメタルマスクを用意し、開口部の中心と第１電極１１の長方形の中心とが一致するように配置した。メタルマスクの上からＰＣＣＯ又はＰＣＭＯを堆積することにより、材料層１２を形成した。
【００８５】
次いで、第１のメタルマスクを、開口部の中心が材料層１２の中心と一致するように、且つ、第１電極１１の長辺方向とメタルマスクの開口部の長辺方向とが直交するように配置した。メタルマスクの上からＡｇを堆積することにより、幅０．５ｍｍ×長さ１０ｍｍの第２電極１３を形成した。
【００８６】
即ち、実施例１及び比較例１〜３では、接合面積（第１電極、材料層及び第２電極の重なり面積）が０．５ｍｍ×０．５ｍｍの抵抗変化素子を作製した。
【００８７】
実施例１及び比較例１〜３では、第１電極１１としてＰｔ単層膜を用いたが、単層膜に限定されず、他の材料との組み合わせによる多層膜としてもよい。例えば、Ｐｔと基板表面のＳｉＯ２とは密着性が悪いため、剥離が生じないようにＰｔと基板との間にＴｉ等の接着層を設けて多層膜としてもよい。また、第２電極１３についても、実施例２及び比較例１〜３で使用したＡｇ以外に、Ａｕ、Ｐｔ、Ｃｕ、Ａｌ、ＩＴＯ等の導電性材料を単独使用してもよく、複数の導電性材料を組み合わせて使用してもよい。
【００８８】
≪メモリ動作の確認≫
実施例１及び比較例１〜３（従来例Ａ〜Ｃ）の抵抗変化素子のメモリ動作を確認した。
【００８９】
具体的には、図４に示すようなＳＥＴ電圧、ＲＥＳＥＴ電圧を印加することにより抵抗変化素子への書き込みを実施し、ＲＥＡＤ電圧で抵抗変化素子の抵抗値を測定した。
【００９０】
電圧はパルス電圧とし、パルスジェネレーターを用いて第１電極１１と第２電極１３との間に印加した。ＳＥＴ電圧は５Ｖ、ＲＥＳＥＴ電圧は−５Ｖとし、パルス幅はどちらも２５０ｎｓとした。ＲＥＡＤ電圧は１Ｖとし、パルス幅は２５０ｎｓとした。
【００９１】
メモリ動作は、抵抗変化率の観点から評価した。ここで、抵抗変化率（％）は、ＳＥＴ電圧及びＲＥＳＥＴ電圧を印加後に読み出した抵抗値の最大値をＲｍａｘ、最小値をＲｍｉｎと定義し、次式から導かれる値である。
【００９２】
抵抗変化率（％）＝（Ｒｍａｘ−Ｒｍｉｎ）／Ｒｍｉｎ×１００
【００９３】
各抵抗変化素子の抵抗変化率の値を下記表１に示す。
【００９４】
ＰＣＣＯを酸素処理した試料番号１−１から１−９の抵抗変化素子は、５０％以上の抵抗変化率を示した。他方、ＰＣＣＯを酸化処理しなかった従来例Ａ（比較例１）の抵抗変化素子は、高々５％程度の抵抗変化率であった。従来例Ｂ（比較例２）及び従来例Ｃ（比較例３）の抵抗変化素子は、ＰＣＭＯの酸素処理の有無に関わらず同程度の抵抗変化率を示した。
【００９５】
次いで、各抵抗変化素子の還元雰囲気下における耐熱性を調べた。具体的には、水素と窒素の混合気体（水素量を全体の５％とした）を流した雰囲気において各抵抗変化素子を室温から４００℃まで昇温後、４００℃で０．５時間保持した。その後、室温まで降温後、前記と同様にして各抵抗変化素子の抵抗変化率を調べた。各抵抗変化素子の抵抗変化率の値を表１に示す。
【００９６】
試料番号１−１から１−９の抵抗変化素子は、還元雰囲気下における熱処理後において、１０％以上の抵抗変化率を維持した。特に０．４≦ｘ≦０．６の組成範囲では大きな抵抗変化率を維持した。
【００９７】
一方、従来例Ａ（比較例１）及び従来例Ｂ（比較例２）の抵抗変化素子は、還元雰囲気下における熱処理後において抵抗変化率は５％以下であり、特性を安定的に検出することが困難な程に劣化した。しかもＳＥＴ電圧、ＲＥＳＥＴ電圧による書き込み、消去動作も不安定になった。
【００９８】
以上より、ＰＣＣＯを酸素処理した抵抗変化素子は、還元雰囲気下におけて酸素脱離が起こってもその影響を受け難いことが分かる。一方、ＰＣＭＯは酸素処理を施した場合も、還元雰囲気下における酸素欠損に対して敏感であり、抵抗変化特性の劣化が顕著である。
【００９９】
【表１】
0003903323.tif 000002
【０１００】
≪考察≫
ＰＣＣＯ等のＲＭＣｏＯ３と、ＰＣＭＯとは、酸素不定比性が僅かである点で同様だが、還元雰囲気での熱処理に対する耐性が顕著に異なる。ＰＣＭＯは、非特許文献１に記載のペロブスカイト構造を有するＭｎ酸化物と同様に、酸素不定比性に対する特性変化が顕著である為なのか、抵抗変化特性が還元雰囲気下での熱処理により急峻に変化している。他方、ＲＭＣｏＯ３は、当該熱処理により伝導度絶対値の幾分の変化は生じると考えられるものの、抵抗変化特性は保持性が高い。
【０１０１】
ＰＣＣＯの組成範囲が０．４≦ｘ≦０．６の場合において、還元雰囲気下における熱処理耐性が非常に高い理由は明らかではないが、次の理由が考えられる。即ち、ＰＣＣＯはＰｒ０．５Ｃａ０．５ＣｏＯ３の組成付近（０．４≦ｘ≦０．６）において特異的に低温下で金属−絶縁体転移を起こすため、これが熱処理耐性の発現に関与していると考えられる。
【０１０２】
実施例２及び比較例４（従来例Ｄ）
≪メモリ素子（抵抗変化素子）の製造≫
【０１０３】
図６に示される構造のメモリ素子を作製した。材料層１２には、Ｐｒ０．５Ｃａ０．５ＣｏＯ３（以下、実施例２において「ＰＣＣＯ」と記載する）を用いた。
【０１０４】
メモリ素子の作製手順を図９に示す。以下、図９に従って作製手順を説明する。
【０１０５】
ＭＯＳトランジスタ２１及びＳｉの（１００）面を表面に有する基板１４を用意した。
【０１０６】
基板１４上に、絶縁酸化膜６６をスパッタ法により堆積した（図９（ａ））。
【０１０７】
次いで、絶縁酸化膜６６に、フォトリソグラフィー及びイオンミリング法によりコンタクトホール７１を設けた（図９（ｂ））。
【０１０８】
次いで、スパッタ法により厚さ６００ｎｍのＩｒ層７２を形成した（図９（ｃ））後、表面をＣＭＰ処理することにより、図９（ｄ）に示される埋め込み型の第１電極１１及びコンタクト電極６１を形成した。次いで、Ｉｒからなる厚さ２００ｎｍの引出電極９１をスパッタ法により形成した。以上より、トランジスタ部の直上を避けた箇所に直径０．８μｍの下部電極を形成した（図９（ｅ））。
【０１０９】
次いで、材料層１２（ＰＣＣＯ）を形成した。材料層１２は、次の条件のマグネトロンスパッタにより形成した（図９（ｆ））。
・基板温度：６５０℃、
・成長（堆積）時のガス圧：３Ｐａ、
・雰囲気ガス：酸素とアルゴンとの混合ガス（酸素分圧は全圧に対して２０％）、
・投入電力：１００Ｗ。
【０１１０】
材料層を１００ｎｍ成長させた後、一旦成長を停止して酸素処理を施した。酸素処理は、材料層を５０Ｐａの純酸素雰囲気下、５００℃で５時間保持する処理とした。酸素処理後、再び基板温度を６５０℃にし、更にＰＣＣＯを１００ｎｍ堆積した。堆積後、室温に戻す際に、前記同様の酸素処理を行った。このような堆積及び酸素処理を繰り返すことにより、合計４００ｎｍの厚さのＰＣＣＯ薄膜（図９（ｆ）の１２）とした。
【０１１１】
次いで、当該ＰＣＣＯ薄膜をフォトリソグラフィー及びイオンミリング法により、直径０．５μｍのサイズに加工した（図９（ｇ）の１２）。
【０１１２】
次いで、ポジレジストをスピンコーターにより塗布後、１２０℃で３０分べークし、層間絶縁層９２を形成した（図９（ｈ））。
【０１１３】
次いで、フォトリソグラフィーによって、材料層１２（ＰＣＣＯ）上部に直径０．３５μｍのサイズのコンタクトホール７１を形成した（図９（ｉ））。
【０１１４】
次いで、コンタクトホール７１にＰｔを堆積することにより、厚さ３００ｎｍの第２電極１３を形成した。（図９（ｊ））第２電極は、マグネトロンスパッタ法により形成した。マグネトロンスパッタの雰囲気は、０．７Ｐａのアルゴン雰囲気とした。
【０１１５】
実施例２において、引出電極９１を設けて材料層１２（ＰＣＣＯ）を、トランジスタ直上を避けた箇所に形成したのは次の理由に基づく。即ち多数のプロセスを経るために凹凸ができやすいトランジスタ直上よりも、それを避けた平坦な箇所の方が結晶性の高い材料層１２（ＰＣＣＯ）の形成に有利だからである。しかしながら、高い集積度が必要なデバイスの場合はこれに限定されず、材料層１２をトランジスタ直上に配置するような構成を採用することもあり得る。
【０１１６】
実施例２で作製したメモリ素子は、図２に示した概念図と対応している。かかるメモリ素子は、第２電極１３に接続するビット線とゲート電極６５に接続するワード線とを設け、これらを制御することにより、書き込み、消去、読み出しによるメモリ性能を発揮する。実施例２では、ワード配線への電圧印加により、書き込み、消去によって得られる出力を検出し、比較用の抵抗変化素子との差動出力を検出することにより読み出し信号とした。トランジスタは、書き込み、消去、読み出しのタイミングでＯＮ状態とした。当該メモリ素子の動作を示すタイミングチャートを図１０に示す。
【０１１７】
実施例２で作製したメモリ素子は、図３に示すようにアレイ状に配置することにより、ランダムアクセス型のメモリ素子とできる。
【０１１８】
実施例２のメモリ素子との比較のため、比較例４（従来例Ｄ）のメモリ素子を作製した。比較例４のメモリ素子は、材料層１２としてＰＣＭＯを用いた以外は、実施例２と同様の手順により作製した。
【０１１９】
≪メモリ動作の確認≫
実施例２及び比較例４（従来例Ｄ）のメモリ素子の還元雰囲気下における熱処理耐性を、メモリ動作の観点から評価した。
【０１２０】
具体的には、水素と窒素の混合気体（水素量を全体の５％とした）を流した雰囲気にて各メモリ素子を室温から４００℃まで昇温後、４００℃で０．５時間保持した。その後、室温まで降温後、メモリ動作を確認した。
【０１２１】
メモリ動作は、ワード配線への電圧印加により、書き込み、消去によって得られる出力を検出することにより確認した。具体的には、ＭＯＳトランジスタを動作させて、図１０に示すようなＳＥＴ、ＲＥＳＥＴ電圧を印加させた後、読み出ししＲＥＡＤ電圧を印加して、電流特性の変化からメモリ動作を確認した。
【０１２２】
比較例４（従来例Ｄ）のメモリ素子では、抵抗変化特性及びメモリ動作は認められなかった。実施例２のメモリ素子では、抵抗変化特性及びメモリ動作が確認でき、高温熱プロセスに対する耐性が示された。
【０１２３】
還元雰囲気における熱処理温度を７００℃に変えた場合には、実施例２及び比較例４（従来例４）のどちらのメモリ素子についてもメモリ動作は認められなかった。
【０１２４】
実施例３（試料番号３−１から３−８）
≪抵抗変化素子の作製≫
以下の手順に従って、８種類の抵抗変化素子を作製した。
【０１２５】
Ｓｉの（１００）面を表面に有する基板１４を用意した。
【０１２６】
マグネトロンスパッタ法により、基板１４上に厚さ４００ｎｍの第１電極１１（Ｐｔ）を形成した。実施例３では、第１電極１１はＰｔ単層膜であるが、前記の通り、多層膜としてもよい。マグネトロンスパッタの条件は、次の通りとした。
・基板温度：室温、
・成長（堆積）時のガス圧：０．７Ｐａ、
・雰囲気ガス：アルゴンのみ、
・投入電力：８０Ｗ。
【０１２７】
次いで、第１電極１１上に、次の材料層１２を形成した。
・試料番号３−１：Ｌａ０．５Ｃａ０．５ＣｏＯ３（以下「ＬＣＣＯ」と記載する）、
・試料番号３−２：Ｌａ０．５Ｓｒ０．５ＣｏＯ３（以下「ＬＳＣＯ」と記載する）、
・試料番号３−３：Ｌａ０．５Ｂａ０．５ＣｏＯ３（以下「ＬＢＣＯ」と記載する）。
【０１２８】
材料層１２の作製におけるマグネトロンスパッタの条件は、次の通りとした。
・基板温度：７００℃、
・成長（堆積）時のガス圧：３Ｐａ、
・雰囲気ガス：酸素とアルゴンとの混合ガス（酸素分圧は全圧に対して２０％）、
・投入電力：１００Ｗ。
【０１２９】
材料層１２を形成後、１００Ｐａの純酸素雰囲気下、５００℃において５時間保持し、酸素処理を行った。以上より、酸素処理を施した厚さ６００ｎｍの材料層１２を得た。材料層１２（ＬＣＣＯ、ＬＳＣＯ及びＬＢＣＯ）は、Ｘ線回折により全て多結晶であるのを確認した。
【０１３０】
次いで、直径０．５ｍｍの開口部を有するメタルマスクを用いて、厚さ１０００ｎｍの第２電極１３（Ａｇ）を形成した。第２電極１３は、次の条件のマグネトロンスパッタにより形成した。
・基板温度：室温、
・成長（堆積）時のガス圧：０．７Ｐａ、
・雰囲気ガス：アルゴンのみ、
・投入電力：８０Ｗ。
【０１３１】
以上より、試料番号３−１から３−３までの抵抗変化素子を作製した。
【０１３２】
次いで、材料層１２を、次のものに変えて抵抗変化素子を作製した。他の条件は前記と同じである。
・試料番号３−４：Ｎｄ０．５Ｃａ０．５ＣｏＯ３、
・試料番号３−５：Ｎｄ０．５Ｓｒ０．５ＣｏＯ３、
・試料番号３−６：Ｎｄ０．５Ｂａ０．５ＣｏＯ３。
【０１３３】
次いで、材料層を、ＬＣＣＯのＣａ及びＬＳＣＯのＳｒを一部Ｂａに置換した次のものに変えて抵抗変化素子を作製した。他の条件は前記と同じである。
・試料番号３−７：Ｌａ０．５Ｃａ０．４Ｂａ０．１ＣｏＯ３、
・試料番号３−８：Ｌａ０．５Ｓｒ０．４Ｂａ０．１ＣｏＯ３。
【０１３４】
≪メモリ動作の確認≫
実施例３で作製した８種類の抵抗変化素子について、耐熱性の評価を実施例１と同様の熱処理で実施し、水素と窒素の混合気体（水素量は全体の５％とした）を流した状態で、室温から４００℃まで昇温して、４００℃で０．５時間保持して行った。抵抗変化率を表２に示す。実施例３にて作製した全ての試料番号３−１から３−８までの抵抗変化素子が、熱処理後も良好な特性を維持していたが、中でも試料３−８は熱処理前後を通して安定な抵抗変化特性を保持していた。
【０１３５】
【表２】
0003903323.tif 000003
【産業上の利用可能性】
【０１３６】
本発明の抵抗変化素子は、材料層がＲＭＣｏＯ３で示されるペロブスカイト構造を有する酸化物半導体からなる。
【０１３７】
前記材料層は、酸素雰囲気下において加熱する酸素処理に供することにより、従来品のＰＣＭＯと同等か又はより良好な抵抗変化特性を発現する。また、酸素処理後の材料層は、後に還元雰囲気下における熱処理を施した場合でも、抵抗変化の能力は十分維持される。
【０１３８】
本発明の抵抗変化素子は、不揮発性メモリに好適に適用できる。例えば、本発明の抵抗変化素子とトランジスタとを組み合わせることにより不揮発性メモリは得られる。その他、本発明の抵抗変化素子は、論理回路のほか、光、熱、応力、磁気等を検知するセンサーに適用できる。また本発明の抵抗変化素子は、画像表示器のようなランダムアクセスメモリ機能を要する電子機器にも適用できる。
【図１】
0003903323.tif 000004
【図２】
0003903323.tif 000005
【図３】
0003903323.tif 000006
【図４】
0003903323.tif 000007
【図５】
0003903323.tif 000008
【図６】
0003903323.tif 000009
【図７】
0003903323.tif 000010
【図８】
0003903323.tif 000011
【図９】
0003903323.tif 000012
【図１０】
0003903323.tif 000013