(57)【特許請求の範囲】
【請求項１】
少なくとも一対のスイッチング素子をプッシュプル接続してなるプッシュプル手段を有し、このプッシュプル手段を用いて入力信号の電力を増幅する電力増幅装置において、
前記入力信号のレベルをパルスの幅によって表すパルス幅変調信号を発生し、このパルス幅変調信号に基づいて前記プッシュプル手段に供給するドライブ信号を生成するドライブ信号生成手段を備え、
前記ドライブ信号生成方式は、前記パルス幅変調信号の各１サイクル期間の区切りの時点に変化するドライブ信号を生成する第１の方式と、前記各１サイクル期間の区切りの時点に変化しないドライブ信号を生成する第２の方式という二種類からなり、
前記プッシュプル手段は選択的に切り換えられたドライブ信号生成方式にしたがって生成されたドライブ信号に基づいて出力信号を生成し、この出力信号から電力増幅信号を得ることを特徴とする電力増幅装置。
【請求項２】
ラジオ放送受信用チューナ装置の受信周波数に応じて前記ドライブ信号生成手段におけるドライブ信号生成方式を選択的に切り換えることを特徴とする請求項１記載の電力増幅装置。
【請求項３】
前記プッシュプル手段を二つ備え、かつ二つの前記プッシュプル手段に前記ドライブ信号をそれぞれ供給するドライブ信号生成手段を二つ備えることを特徴とする請求項１記載の電力増幅装置。
【請求項４】
前記二つのドライブ信号生成手段によるそれぞれのドライブ信号を前記二つのプッシュプル手段に供給することによって得られた二つの出力信号から電力増幅信号を得ることを特徴とする請求項３記載の電力増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電力増幅装置に関し、特にオーディオ用の電力を増幅するのに用いられるＤ級アンプのような電力増幅装置に関する。
【０００２】
【従来の技術】
オーディオ用のパワーアンプとして、いわゆるＤ級アンプがある。このＤ級アンプは、高電圧・高速スイッチングにより電力増幅を行う。ところで、Ｄ級アンプは、電源電圧＋ＶＤＤを高速にスイッチングして出力電圧を形成しているので、出力電圧の立ち上がりエッジおよび立ち下がりエッジによる輻射を生じてしまう。しかも、そのスイッチング時、電源電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖと高い電圧なので、その輻射もかなりの大きさとなってしまう。
【０００３】
このため、上述のようなＤ級パワーアンプが、カーオーディオなどのように、受信機と一体化されていたり、受信機に近接して配置されると、出力電圧の立ち上がりエッジおよび立ち下がりエッジによる輻射が、例えばＡＭ放送の受信に妨害を与えてしまう。
【０００４】
そこで、これを回避するための技術として、例えば特開平６−２９７５７号公報に記載されているＤ級増幅器が開示された。このＤ級増幅器にあってキャリア制御部は、チューナ選局に対応した周波数の同調信号を出力すると共に、差分積分器の時定数を切り換えるためのキャリア制御信号を出力する。このキャリア制御信号により、閉ループ回路の発振周波数、すなわちパルス増幅器のスイッチング周波数が切り換えられ、閉ループ回路のキャリア信号の周波数はチャーナの同調信号に干渉しないという技術である。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記特開平６−２９７５７号公報に記載されているＤ級増幅器では、受信周波数に応じてスイッチング増幅のキャリア周波数を変化させているので、例えば水晶発振器を用いて時間軸精度の高いスイッチング動作を行うことが困難であり、オーディオ特性の劣化を招いてしまう虞がある。
【０００６】
本発明は、前記実情に鑑みてなされたものであり、キャリア周波数を変化させるのではなく、ドライブ信号生成方式を制御することにより、不要輻射を抑え、チューナーへの受信妨害を軽減する電力増幅装置の提供を目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る電力増幅装置は、前記課題を解決するために、少なくとも一対のスイッチング素子をプッシュプル接続してなるプッシュプル手段を有し、このプッシュプル手段を用いて入力信号の電力を増幅する電力増幅装置において、前記入力信号のレベルをパルスの幅によって表すパルス幅変調信号を発生し、このパルス幅変調信号に基づいて前記プッシュプル手段に供給するドライブ信号を生成するドライブ信号生成手段を備え、前記ドライブ信号生成方式は、前記パルス幅変調信号の各１サイクル期間の区切りの時点に変化するドライブ信号を生成する第１の方式と、前記各１サイクル期間の区切りの時点に変化しないドライブ信号を生成する第２の方式という二種類からなり、前記プッシュプル手段は選択的に切り換えられたドライブ信号生成方式にしたがって生成されたドライブ信号に基づいて出力信号を生成し、この出力信号から電力増幅信号を得る。
【０００８】
このように、例えばＤ級アンプのスイッチング増幅のキャリア周波数を変化させず、ドライブ信号生成方式を制御することにより、チューナーへの受信妨害を軽減する。
【０００９】
また、本発明の電力増幅装置は、前記プッシュプル手段を二つ備え、かつ二つの前記プッシュプル手段に前記ドライブ信号をそれぞれ供給するドライブ信号生成手段を二つ備えていてもよい。この場合、前記二つのドライブ信号生成手段によるそれぞれのドライブ信号を前記二つのプッシュプル手段に供給することによって得られた二つの出力信号から電力増幅信号を得るようにする。
【００１１】
【発明の実施の形態】
以下、本発明のいくつかの実施の形態について図面を参照しながら説明する。先ず、第１の実施の形態は、図１に示すＤ級パワーアンプ１である。このＤ級パワーアンプ１は、入力されたデジタルオーディオ信号Ｐｉｎに対応して電源電圧ＶＤＤを高速スイッチングすることにより、前記デジタルオーディオ信号Ｐｉｎを電力増幅し、増幅した信号をスピーカ２に供給する。このＤ級パワーアンプ１は、例えばＡＭ放送受信用のＡＭチューナー３と一体に形成されたいわゆるＡＭ受信機（レシーバ）内にあってＡＭチューナー３に対する受信妨害の影響を軽減できる。
【００１２】
図１において、Ｄ級パワーアンプ１には、入力端子Ｔｉｎを通じて例えば16bitのデジタルオーディオ信号Ｐｉｎが入力される。このデジタルオーディオ信号Ｐｉｎは、ドライブ信号発生器１０及びドライブ信号発生器２０に供給される。
【００１３】
ドライブ信号発生器１０は、後述するような二つのドライブ信号生成方式による二種類のドライブ信号＋ＰＡ１又は＋ＰＡ２、及び−ＰＡ１又は−ＰＡ２を発生する。また、ドライブ信号発生器２０も、二つのドライブ信号生成方式による二種類のドライブ信号＋ＰＢ１又は＋ＰＢ２、及び−ＰＢ１又は−ＰＢ２を発生する。
【００１４】
ドライブ信号発生器１０が発生した二種類のドライブ信号＋ＰＡ１又は＋ＰＡ２、及び−ＰＡ１又は−ＰＡ２は、一対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ１１，Ｑ１２）のゲートにそれぞれ供給される。また、ドライブ信号発生器２０が発生した二種類のドライブ信号＋ＰＢ１又は＋ＰＢ２、及び−ＰＢ１又は−ＰＢ２も、ＭＯＳ−ＦＥＴ（Ｑ１３，Ｑ１４）のゲートにそれぞれ供給される。
【００１５】
この場合、ＦＥＴ（Ｑ１１，Ｑ１２）は、プッシュプル回路３０を構成するものであり、ＦＥＴ（Ｑ１１）のドレインが電源端子ＴＰＷＲに接続され、そのソースがＦＥＴ（Ｑ１２）のドレインに接続され、このＦＥＴ（Ｑ１２）のソースが接地に接続される。また、電源端子ＴＰＷＲには、安定した直流電圧＋ＶＤＤが電源電圧として供給される。なお、直流電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖである。
【００１６】
同様に、ＦＥＴ（Ｑ１３，Ｑ１４）も、プッシュプル回路４０を構成するものであり、ＦＥＴ（Ｑ１３）のドレインが電源端子ＴＰＷＲに接続され、そのソースがＦＥＴ（Ｑ１４）のドレインに接続され、このＦＥＴ（Ｑ１４）のソースが接地に接続される。
【００１７】
プッシュプル回路３０を構成するＦＥＴ（Ｑ１１）のソース及びＦＥＴ（Ｑ１２）のドレインは、ローパスフィルタ（ＬＰＦ）５０を通じてＤ級アンプ１の外部にあるスピーカ２の一端に接続される。また、プッシュプル回路４０を構成するＦＥＴ（Ｑ１３）のソース及びＦＥＴ（Ｑ１４）のドレインも、ＬＰＦ６０を通じて外部のスピーカ２の他端に接続される。
【００１８】
また、ドライブ信号発生器１０及びドライブ信号発生器２０にて用いられるドライブ信号生成方式は、チューナー部３の受信周波数によってコントロール部７０が選択する。すなわち、コントロール部７０がチューナー部３の受信周波数によって選択したドライブ信号生成方式により、ドライブ信号発生器１０及びドライブ信号発生器２０は適宜、上記二種類のドライブ信号を発生する。
【００１９】
以下に、ドライブ信号発生器１０及びドライブ信号発生器２０にて実行される二種類のドライブ信号生成方式の具体例について説明する。先ず、第１のドライブ信号生成方式（第１の実施の形態における第１のドライブ信号生成方式）にしたがうと、ドライブ信号発生器１０は、入力端子Ｔｉｎを通じて供給されたデジタルオーディオ信号Ｐｉｎを、図２（ａ）に示すようなＰＷＭ信号（ドライブ信号）＋ＰＡ１に変換する。また、ドライブ信号発生器２０は、前記デジタルオーディオ信号Ｐｉｎを、図２（ｂ）に示すＰＷＭ信号（ドライブ信号）＋ＰＢ１に変換する。この第１の実施の形態における、第１のドライブ信号生成方式においては、ＰＷＭ信号がそのままドライブ信号となっているので、ドライブ信号と統一するが、ＰＷＭ信号のことである。
【００２０】
この場合、ドライブ信号＋ＰＡ１、ドライブ信号＋ＰＢ１のパルス幅は、入力信号Ｐｉｎの示すレベル（信号ＰｉｎをＤ／Ａ変換した信号の瞬時レベル。以下同様）に対応して変化するものであるが、図３に示すように、一方のドライブ信号＋ＰＡ１のパルス幅は、入力信号Ｐｉｎの示すレベルに対応した大きさとされ、他方のドライブ信号＋ＰＢ１のパルス幅は、入力信号Ｐｉｎの示すレベルの２の補数に対応した大きさとされる。また、ドライブ信号＋ＰＡ１、＋ＰＢ１は、その立ち上がり時点が、ドライブ信号＋ＰＡ１、＋ＰＢ１の１サイクル期間Ｔｉ（ｉ＝１，２，３，４・・・）の開始時点、すなわち片側に固定され、その立ち下がり時点が入力信号Ｐｉｎの示すレベルに対応して変化するものとされる。
【００２１】
さらに、ドライブ信号＋ＰＡ１、＋ＰＢ１のキャリア周波数ｆｃ（＝１／Ｔｉ）は、入力デジタルオーディオ信号Ｐｉｎのサンプリング周波数ｆｓの例えば１６倍とされ、ｆｓ＝４８ｋＨｚとすれば、
ｆｃ＝１６ｆｓ＝１６×４８ｋＨｚ＝７６８ｋＨｚ
とされる。
【００２２】
そして、そのようなドライブ信号＋ＰＡ１、＋ＰＢ１を生成するために、第１の実施の形態における第１のドライブ信号生成方式は、前記ドライブ信号発生器１０及びドライブ信号発生器２０内にて、あたかも図４に示すような回路と等価に動作する。
【００２３】
上記第１のドライブ信号生成方式を実行することによりドライブ信号発生器１０は、図４に示すＰＷＭ変調回路１１と、ドライブ回路１２とを備えるのと同じになる。ＰＷＭ変調回路１１は、例えば16bitのオーディオ信号を図２（ａ）のドライブ信号＋ＰＡ１に変換する。また、ドライブ回路１２は、前記ＰＷＭ変調信号＋ＰＡ１又はその反転信号−ＰＡ１（図２（ａ）に示す）を、プッシュプル回路４０を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ１１，Ｑ１２）のゲートにそれぞれ供給する。
【００２４】
ＰＷＭ変調回路１１は、前記ドライブ信号＋ＰＡ１を形成するために、例えば次のように構成される。すなわち、入力端子Ｔｉｎからのデジタルオーディオ信号Ｐｉｎが、ΔΣ変調回路１１１に供給されて可聴帯域内の量子化ノイズを押さえつつビット数を少なくしたデジタルオーディオ信号、例えば量子化周波数（＝ｆｃ）が１６ｆｓで、量子化ビット数が６ビットのデジタルオーディオ信号に変換される。そして、このデジタルオーディオ信号がＲＯＭ１１２に供給されてその量子化レベルに対応した並列デジタルデータに変換され、この並列デジタルデータがシフトレジスタ１１３に供給されて直列信号、すなわち、ドライブ信号＋ＰＡ１に変換される。
【００２５】
なお、ドライブ回路１２は、反転信号−ＰＡ１を生成するために、ＰＷＭ変調信号＋ＰＡ１をインバータ１２５にて反転している。
【００２６】
また、上記第１のドライブ信号生成方式を実行することによりドライブ信号発生器２０は、図４に示すＰＷＭ変調回路２１と、ドライブ回路２２とを備えるのと同じになる。ＰＷＭ変調回路２１は、16bitのオーディオ信号を図２（ｂ）に示すドライブ信号＋ＰＢ１に変換する。また、ドライブ回路２２は、前記ＰＷＭ変調信号＋ＰＢ１又はその反転信号−ＰＢ１（図２（ｂ）を、プッシュプル回路４０を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ１３，Ｑ１４）のゲートにそれぞれ供給する。
【００２７】
ＰＷＭ変調回路２１は、前記ドライブ信号＋ＰＢ１を形成するために、入力端子Ｔｉｎからのデジタルオーディオ信号Ｐｉｎを、ΔΣ変調回路１１１によって可聴帯域内の量子化ノイズを押さえつつビット数を少なくしたデジタルオーディオ信号に変換する。例えば量子化周波数（＝ｆｃ）が１６ｆｓで、量子化ビット数が６ビットのデジタルオーディオ信号が生成される。そして、このデジタルオーディオ信号がＲＯＭ２１２に供給されてその量子化レベルに対応した並列デジタルデータに変換され、この並列デジタルデータがシフトレジスタ２１３に供給されてドライブ信号＋ＰＢ１に変換される。
【００２８】
なお、ドライブ回路２２は、反転信号−ＰＢ１を生成するために、ＰＷＭ変調信号＋ＰＢ１をインバータ２２５にて反転している。
【００２９】
このとき、コントロール部７０内のタイミング信号形成回路において各種のタイミングの信号が形成され、これらのタイミング信号が前記各回路にそれぞれ供給される。
【００３０】
そして、図２（ａ）に示すように、＋ＰＡ１＝“Ｈ”のときには、−ＰＡ１＝“Ｌ”であり、図１に示したＦＥＴ（Ｑ１１）がオンになるとともに、ＦＥＴ（Ｑ１２）がオフになるので、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点の電圧ＶＡ１は、図２（ｃ）に示すように、電圧＋ＶＤＤとなる。また、逆に、＋ＰＡ１＝“Ｌ”のときには、−ＰＡ１＝“Ｈ”であり、ＦＥＴ（Ｑ１１）がオフになるとともに、ＦＥＴ（Ｑ１２）がオンになるので、ＶＡ１＝０となる。
【００３１】
同様に、図２（ｂ）に示すように＋ＰＢ１＝“Ｈ”のときには、−ＰＢ１＝“Ｌ”であり、ＦＥＴ（Ｑ１３）がオンになるとともに、ＦＥＴ（Ｑ１４）がオフになるので、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点の電圧ＶＢ１は、図２（ｄ）に示すように、電圧＋ＶＤＤとなる。また、逆に、＋ＰＢ１＝“Ｌ”のときには、−ＰＢ１＝“Ｈ”であり、ＦＥＴ（Ｑ１３）がオフになるとともに、ＦＥＴ（Ｑ１４）がオンになるので、ＶＢ１＝０となる。
【００３２】
そして、ＶＡ１＝＋ＶＤＤ、かつＶＢ１＝０の期間には、図１および図２（ｅ）に示すように、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点から、ローパスフィルタ５０→スピーカ２→ローパスフィルタ６０のラインを通じて、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点へと電流ｉが流れる。
【００３３】
また、ＶＡ１＝０、かつＶＢ１＝＋ＶＤＤの期間には、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点から、ローパスフィルタ６０→スピーカ２→ローパスフィルタ５０のラインを通じて、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶＡ１＝ＶＢ１＝＋ＶＤＤの期間、およびＶＡ１＝ＶＢ１＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路３０、４０がＢＴＬ（Bridge-Tied Load）回路を構成していることになる。
【００３４】
そして、電流ｉの流れる期間は、もとのドライブ信号＋ＰＡ１、＋ＰＢ１が立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ２を流れるとき、電流ｉはローパスフィルタ５０，６０により積分されるので、結果として、スピーカ２を流れる電流ｉは、入力信号Ｐｉｎの示すレベルに対応したアナログ電流であって電力増幅された電流となる。つまり、電力増幅された出力がスピーカ２に供給されることになる。
【００３５】
こうして、第１の実施の形態における第１のドライブ信号生成方式により図１のドライブ信号発生器１０、ドライブ信号発生器２０は、図４の構成の回路と等価に動作する。よって、Ｄ級パワーアンプ１のＦＥＴ（Ｑ１１〜Ｑ１４）は、入力されたデジタルオーディオ信号Ｐｉｎに対応して電源電圧ＶＤＤをスイッチングして電力増幅することになので、効率が高く、また、大出力を得ることができる。
【００３６】
ところで、前記第１のドライブ信号生成方式を実行して図４の構成の回路のように機能する図１のドライブ信号発生器１０、ドライブ信号発生器２０を備えたＤ級パワーアンプ１は、電源電圧＋ＶＤＤを高速にスイッチングして出力電圧ＶＡ１、ＶＢ１を形成しているので、出力電圧ＶＡ１、ＶＢ１の立ち上がりエッジおよび立ち下がりエッジによる輻射を生じてしまう。しかも、そのスイッチング時、電源電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖと高い電圧なので、その輻射もかなりの大きさとなってしまう。また、ドライブ信号＋ＰＡ１、＋ＰＢ１のキャリア周波数ｆｃは、上記のように例えば７６８ｋＨｚであり、これは中波方向の放送帯、例えばＡＭラジオ放送帯に含まれる。
【００３７】
このため、上述のようなＤ級パワーアンプ１が、カーオーディオなどのように、ＡＭ放送受信機と一体化されていたり、ＡＭ放送受信機に近接して配置されると、出力電圧ＶＡ１、ＶＢ１の立ち上がりエッジおよび立ち下がりエッジによる輻射が、ＡＭ放送の受信周波数によってはその受信に妨害を与えてしまう。
【００３８】
そこで、Ｄ級パワーアンプ１では、前記第１のドライブ信号生成方式の他、以下に説明する第２のドライブ信号生成方式を、チューナー部３における受信周波数に応じて、コントロール部７０が選択してドライブ信号発生器１０及びドライブ信号発生器２０に実行させる。
【００３９】
第２のドライブ信号生成方式（第１の実施の形態における第２のドライブ信号生成方式）にしたがうと、ドライブ信号発生器１０は、入力端子Ｔｉｎを通じて供給されたデジタルオーディオ信号Ｐｉｎを、図５（ｄ）に示すようなドライブ信号＋ＰＡ２に変換する。また、ドライブ信号発生器２０は、前記デジタルオーディオ信号Ｐｉｎを、図５（ｅ）に示すドライブ信号＋ＰＢ２に変換する。この第１の実施の形態における第２のドライブ信号生成方式において、ドライブ信号はＰＷＭ信号から作られる。
【００４０】
そして、そのようなドライブ信号＋ＰＡ２、＋ＰＢ２を生成するために、第１の実施の形態における第２のドライブ信号生成方式は、前記ドライブ信号発生器１０及びドライブ信号発生器２０内にて、あたかも図６に示すような回路と等価に動作する。
【００４１】
前記第２のドライブ信号生成方式を実行することによりドライブ信号発生器１０は、図６に示すＰＷＭ変調回路１１と、ドライブ回路１３とを備えるのと同じになる。ＰＷＭ変調回路１１は、前記図４に示したのと同様の構成であり、例えば16bitのオーディオ信号を図５（ａ）のＰＷＭ信号＋ＰＡ１に変換する。また、ドライブ回路１３は、前記ＰＷＭ変調信号＋ＰＡ１又はその反転信号−ＰＡ１（図５（ａ）に示す）を、図５（ｄ）に示すドライブ信号＋ＰＡ２、−ＰＡ２に変換して、プッシュプル回路４０を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ１１，Ｑ１２）のゲートにそれぞれ供給する。
【００４２】
ＰＷＭ変調回路１１の構成は前述した通りであるので説明を省略する。シフトレジスタ１１３にて直列信号とされたドライブ信号＋ＰＡ２はドライブ回路１３に供給される。
【００４３】
また、上記第２のドライブ信号生成方式の実行によりドライブ信号発生器２０は、図６に示すＰＷＭ変調回路２１と、ドライブ回路２３とからなるのと同じになる。ＰＷＭ変調回路２１は、前記図４に示したのと同様の構成であり、例えば16bitのオーディオ信号を図５（ｂ）のＰＷＭ信号＋ＰＢ１に変換する。また、ドライブ回路２３は、前記ＰＷＭ変調信号＋ＰＢ１又はその反転信号−ＰＢ１（図５（ｂ）に示す）を、図５（ｅ）に示すドライブ信号＋ＰＢ２、−ＰＢ２に変換して、プッシュプル回路５０を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ１３，Ｑ１４）のゲートにそれぞれ供給する。
ＰＷＭ変調回路２１の構成は前述した通りであるので説明を省略する。シフトレジスタ２１３にて直列信号とされたドライブ信号＋ＰＢ１はドライブ回路２３に供給される。
【００４４】
ドライブ回路１３及びドライブ回路２３は、ドライブ信号＋ＰＡ２、−ＰＡ２及びドライブ信号＋ＰＢ２、−ＰＢ２を生成するために図６に示すような構成とされる。すなわち、すなわち、ＰＷＭ信号＋ＰＡ１がセレクタ回路１３１、セレクタ回路２３２に供給されるとともに、インバータ１３５に供給されてレベルの反転したＰＷＭ信号−ＰＡ１とされ、このＰＷＭ信号−ＰＡ１がセレクタ１３２とセレクタ２３１に供給される。また、ＰＷＭ信号＋ＰＢ１がセレクタ回路２３１、セレクタ回路１３２に供給されるとともに、インバータ２３５に供給されてレベルの反転したＰＷＭ信号−ＰＢ１とされ、このＰＷＭ信号−ＰＢ１がセレクタ回路２３２、セレクタ回路１３１に供給される。
【００４５】
さらに、コントロール部７０のタイミング信号形成回路から図５（ｃ）に示すように、１サイクル期間Ｔｉ（ｉ＝１，２，３，４・・・）毎にレベルの反転する信号Ｐｃが取り出され、この信号Ｐｃがセレクタ回路１３１、１３２、２３１、２３２にその切り換え制御信号として供給される。
【００４６】
こうして、セレクタ１３１、１３２からは、Ｐｃ＝“Ｈ”の期間Ｔ１、Ｔ３には、信号＋ＰＡ１、−ＰＡ１が図５（ｄ）に示すようにドライブ電圧＋ＰＡ２、−ＰＡ２として取り出され、Ｐｃ＝“Ｌ”の期間Ｔ２、Ｔ４には、信号−ＰＢ１、＋ＰＢ１が図５（ｄ）に示すようにドライブ電圧＋ＰＡ２、−ＰＡ２として取り出される。
【００４７】
また、セレクタ２３１、２３２からは、Ｐｃ＝“Ｈ”の期間Ｔ１、Ｔ３には、信号＋ＰＢ１、−ＰＢ１が図５（ｅ）に示すようにドライブ電圧＋ＰＢ２、−ＰＢ２として取り出され、Ｐｃ＝“Ｌ”の期間Ｔ２、Ｔ４には、信号−ＰＡ１、＋ＰＡ１が図５（ｅ）に示すようにドライブ電圧＋ＰＢ２、−ＰＢ２として取り出される。
【００４８】
そして、これらのドライブ電圧＋ＰＡ２、−ＰＡ２、＋ＰＢ２、−ＰＢ２がフリップフロップ回路１３３、１３４、２３３、２３４により整形されたのち、ドライブ電圧＋ＰＡ２、−ＰＡ２が、前記プッシュプル回路３０を構成するＦＥＴＱ１１、Ｑ１２のゲートにそれぞれ供給される。また、ドライブ電圧＋ＰＢ２、−ＰＢ２も前記プッシュプル回路４０を構成するＦＥＴＱ１３、Ｑ１４のゲートにそれぞれ供給される。
【００４９】
そして、図５（ｄ）に示すように、＋ＰＡ２＝“Ｈ”のときには、−ＰＡ２＝“Ｌ”であり、ＦＥＴ（Ｑ１１）がオンになるとともに、ＦＥＴ（Ｑ１２）がオフになるので、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点の電圧ＶＡ２は、図５（ｆ）に示すように、電圧＋ＶＤＤとなる。また、逆に、＋ＰＡ２＝“Ｌ”のときには、−ＰＡ２＝“Ｈ”であり、ＦＥＴ（Ｑ１１）がオフになるとともに、ＦＥＴ（Ｑ１２）がオンになるので、ＶＡ２＝０となる。
【００５０】
同様に、図５（ｅ）に示すように＋ＰＢ２＝“Ｈ”のときには、−ＰＢ２＝“Ｌ”であり、ＦＥＴ（Ｑ１３）がオンになるとともに、ＦＥＴ（Ｑ１４）がオフになるので、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点の電圧ＶＢ２は、図５（ｇ）に示すように、電圧＋ＶＤＤとなる。また、逆に、＋ＰＢ２＝“Ｌ”のときには、−ＰＢ２＝“Ｈ”であり、ＦＥＴ（Ｑ１３）がオフになるとともに、ＦＥＴ（Ｑ１４）がオンになるので、ＶＢ２＝０となる。
【００５１】
そして、ＶＡ２＝＋ＶＤＤ、かつＶＢ２＝０の期間には、図１および図５（ｈ）に示すように、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点から、ローパスフィルタ５０→スピーカ２→ローパスフィルタ６０のラインを通じて、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点へと電流ｉが流れる。
【００５２】
また、ＶＡ２＝０、かつＶＢ２＝＋ＶＤＤの期間には、ＦＥＴ（Ｑ１３、Ｑ１４）の接続点から、ローパスフィルタ６０→スピーカ２→ローパスフィルタ５０のラインを通じて、ＦＥＴ（Ｑ１１、Ｑ１２）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶＡ２＝ＶＢ２＝＋ＶＤＤの期間、およびＶＡ２＝ＶＢ２＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路３０、４０がＢＴＬ回路を構成していることになる。
【００５３】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号＋ＰＡ１、＋ＰＢ１が立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ２を流れるとき、電流ｉはローパスフィルタ５０，６０により積分されるので、結果として、スピーカ２を流れる電流ｉは、入力信号Ｐｉｎの示すレベルに対応したアナログ電流であって電力増幅された電流となる。つまり、電力増幅された出力がスピーカ２に供給されることになる。
【００５４】
こうして前記第２のドライブ信号生成方式により図６の回路のように機能する図１のドライブ信号発生器１０、ドライブ信号発生器２０を備えたＤ級パワーアンプ１はスイッチングにより電力増幅を行うが、図５に示すように、ＰＷＭ信号＋ＰＡ１、＋ＰＢ１が１サイクル期間Ｔｉの開始点毎に立ち上がっても、出力電圧ＶＡ２、ＶＢ２は１サイクル期間Ｔｉの開始時点ごとに立ち上がることがなく、出力電圧ＶＡ２、ＶＢ２の立ち上がりエッジおよび立ち下がりエッジの数は、前記図２に示した出力電圧ＶＡ１、ＶＢ１の立ち上がりエッジおよび立ち下がりエッジの数の１／２となっている。したがって、出力電圧ＶＡ２、ＶＢ２の変化により生じる輻射を低減することができる。
【００５５】
次に、前記第１のドライブ信号生成方式により得た出力電圧ＶＡ１の信号と、前記第２のドライブ信号生成方式により得た出力電圧ＶＡ２の信号とのスペクトルの測定結果の違いについて図７、図８を用いて説明する。図７は出力電圧ＶＡ１の信号の周波数の変化に応じた前記信号強度の変化を示している。図８は出力電圧ＶＡ２の信号の周波数の変化に応じた前記信号強度の変化を示すしている。
【００５６】
前記第１のドライブ信号生成方式を用いたときには、図７に示すように、キャリア周波数ｆｃ（＝１／Ｔｉ＝７６８ｋＨｚ）付近に前記輻射の影響により信号強度が集中して大きなピークＰ０が生じてしまう。これにより、前記第１のドライブ信号生成方式を用いたときには、ＡＭ放送を受信するＡＭチューナーにおいて７６８ｋＨｚを中心とした受信周波数帯が妨害されてしまう。ｆｃ／２（＝３８４ｋＨｚ）や、３ｆｃ／２（１１５２ｋＨｚ）の周波数ではＡＭ受信周波数帯を妨害してしまうような信号強度の集中はおこらない。
【００５７】
前記第２のドライブ信号生成方式を用いたときには、図８に示すように、ｆｃ／２（＝３８４ｋＨｚ）、ｆｃ（＝７６８ｋＨｚ）、３ｆｃ／２（１１５２ｋＨｚ）の周波数にて信号強度が分散される。ｆｃ／２（＝３８４ｋＨｚ）、３ｆｃ／２（１１５２ｋＨｚ）では、前記ピークＰ０に近い大きさのピークＰ３、Ｐ２が生じるが、ｆｃ（＝７６８ｋＨｚ）では、前記ピークＰ０よりも小さなピークＰ１が生じる。
【００５８】
したがって、ＡＭ放送の受信周波数がｆｃ（＝７６８ｋＨｚ）に近いようなときには図８に示したスペクトルの前記第２のドライブ信号生成方式を用い、ＡＭ放送の受信周波数がｆｃ／２（＝３８４ｋＨｚ）、３ｆｃ／２（１１５２ｋＨｚ）に近いようなときには前記第１のドライブ信号生成方式を用いると、輻射によるＡＭ放送受信波の妨害を軽減することができる。
【００５９】
実際には、ＡＭ放送の受信周波数は、５００ｋＨｚ〜１７００ｋＨｚであるので、前記ｆｃ／２（＝３８４ｋＨｚ）を考慮から外すことができる。そして、図７に示したｆｃ（＝７６８ｋＨｚ）付近を余裕をもって制限すれば、ＡＭチューナーにて９００ｋＨｚより高い受信周波数のときには前記第１のドライブ信号生成方式を用い、９００ｋＨｚ以下の受信周波数のときには前記第２のドライブ信号生成方式を用いるようにするのが望ましい。
【００６０】
このため、コントロール部７０は、チューナー部３の受信周波数が手動又は自動で９００ｋＨｚ以下になったか否かを常に検出し、９００ｋＨｚ以下になったときには前記第２のドライブ信号生成方式を選択してドライブ信号発生器１０及びドライブ信号発生器２０を動作させ、９００ｋＨｚより受信周波数が高くなったときには前記第１のドライブ信号生成方式を選択して動作させる。これにより、本実施の形態となるＤ級パワーアンプ１では、ＡＭ放送を受信するためのチューナー部３への受信妨害を軽減することができる。
【００６１】
また、この第１の実施の形態は、ドライブ信号発生器１０及びドライブ信号発生器２０のようなデジタル回路にて実行させるＰＷＭ変調のドライブ信号生成方式を切り換えるだけなので、時間軸精度の高い水晶発振器などのクロックを用いてことができ、オーディオ特性の劣化を生じさせることがない。
【００６２】
なお、前記図１においては、二つのドライブ信号発生器１０及びドライブ信号発生器２０を用いた構成としているが、これらを一つのディジタル信号処理装置（ＤＳＰ）にて構成してもよい。これによりシステムを複雑にすることなく、受信妨害を低減できる。
【００６３】
上記第１の実施の形態は、パワーアンプの出力段をＢＴＬ回路とした例であったが、シングル回路とすることもできる。図９には、そのようなパワーアンプの一形態、第２の実施の形態を示す。
【００６４】
すなわち、図９に示す第２の実施の形態となる、Ｄ級パワーアンプ３００には、入力端子Ｔｉｎを通じて例えば16bitのデジタルオーディオ信号Ｐｉｎが入力される。ドライブ信号発生器３０１も、二つのドライブ信号生成方式による二種類のドライブ信号Ｐ１−１及びＰ２−１又はＰ１−２及びＰ２−２を発生する。
【００６５】
ドライブ信号発生器３０１が発生した二種類のドライブ信号Ｐ１−１及びＰ２−１又はＰ１−２及びＰ２−２は、一対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ２１，Ｑ２２）のゲートにそれぞれ供給される。
【００６６】
この場合、ＦＥＴ（Ｑ２１，Ｑ２２）は、プッシュプル回路３０４を構成するものであり、ＦＥＴ（Ｑ２１）のドレインが電源端子ＴＰＷＲに接続され、そのソースがＦＥＴ（Ｑ２２）のドレインに接続され、このＦＥＴ（Ｑ２２）のソースが接地に接続される。また、電源端子ＴＰＷＲには、安定した直流電圧＋ＶＤＤが電源電圧として供給される。なお、電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖである。
【００６７】
プッシュプル回路３０４を構成するＦＥＴ（Ｑ２１）のソース及びＦＥＴ（Ｑ２２）のドレインは、カップリングコンデンサＣ、及びローパスフィルタ（ＬＰＦ）３０２を通じてＤ級アンプ３００の外部にあるスピーカ３２０の一端に接続される。このスピーカ３２０の他端は接地に接続される。
【００６８】
また、ドライブ信号発生器３０１にて用いられるドライブ信号生成方式は、コントロール部３０３がチューナー部３３０の受信周波数によって選択する。すなわち、コントロール部３０３がチューナー部３３０の受信周波数によって選択したドライブ信号生成方式により、ドライブ信号発生器３０１は適宜、二種類のドライブ信号を発生する。
【００６９】
以下に、ドライブ信号発生器３０１にて実行される二種類のドライブ信号生成方式の具体例について説明する。先ず、第１のドライブ信号生成方式（第２の実施の形態における第１のドライブ信号生成方式）にしたがうと、ドライブ信号発生器３０１は、入力端子Ｔｉｎを通じて供給されたデジタルオーディオ信号Ｐｉｎを、図１０（ａ）に示すようなＰＷＭ信号＋ＰＡ、ＰＷＭ信号＋ＰＢに変換する。
【００７０】
この場合、ＰＷＭ信号＋ＰＡ、ＰＷＭ信号＋ＰＢのパルス幅は、入力信号Ｐｉｎの示すレベル（信号ＰｉｎをＤ／Ａ変換した信号の瞬時レベル。以下同様）に対応して変化するものであるが、前記図３に示したように、一方のＰＷＭ信号＋ＰＡのパルス幅は、入力信号Ｐｉｎの示すレベルに対応した大きさとされ、他方のＰＷＭ信号＋ＰＢのパルス幅は、入力信号Ｐｉｎの示すレベルの２の補数に対応した大きさとされる。また、ＰＷＭ信号＋ＰＡ、＋ＰＢは、その立ち上がり時点が、ＰＷＭ信号＋ＰＡ、＋ＰＢの１サイクル期間Ｔｉ（ｉ＝１，２，３，４・・・）の開始時点に固定され、その立ち下がり時点が入力信号Ｐｉｎの示すレベルに対応して変化するものとされる。
【００７１】
さらに、ＰＷＭ信号＋ＰＡ、＋ＰＢのキャリア周波数ｆｃ（＝１／Ｔｉ）は、入力デジタルオーディオ信号Ｐｉｎのサンプリング周波数ｆｓの例えば１６倍とされ、ｆｓ＝４８ｋＨｚとすれば、
ｆｃ＝１６ｆｓ＝１６×４８ｋＨｚ＝７６８ｋＨｚ
とされる。
【００７２】
そして、そのようなＰＷＭ信号＋ＰＡ、＋ＰＢを生成するために、前記第２の実施の形態における第１のドライブ信号生成方式は、前記ドライブ信号発生器３０１内にて、あたかも図１１に示すような回路と等価に動作する。
【００７３】
ドライブ信号発生器３０１は、図１１に示すＰＷＭ変調回路３０１０と、ＰＷＭ変調回路３０１１と、ドライブ回路３０１２と、インバータ３０１３とからなる。
【００７４】
ＰＷＭ変調回路３０１０は、前記オーディオ信号を図１０（ａ）のＰＷＭ信号＋ＰＡに変換して、ドライブ回路３０１２に供給する。ＰＷＭ変調回路３０１１は前記オーディオ信号を図１０の（ａ）に示すＰＷＭ信号＋ＰＢに変換してからインバータ３０１３に供給する。インバータ３０１３は、このＰＷＭ信号＋ＰＢのレベルを反転したＰＷＭ信号−ＰＢをドライブ回路３０１２に供給する。
【００７５】
ドライブ回路３０１２は、コントロール部３０３により前記第２の実施の形態の第１のドライブ信号生成方式が選択されたときには、ＰＷＭ信号＋ＰＡ及びそのレベル反転信号−ＰＡを、図１０の（ｃ）に示すようなドライブ信号Ｐ１−１及びＰ２−１として前記プッシュプル回路３０４を構成するＦＥＴＱ２１、Ｑ２２のゲートに供給する。
【００７６】
すると、Ｐ１−１＝“Ｈ”のときには、Ｐ２−１＝“Ｌ”であり、ＦＥＴ（Ｑ２１）がオンになるとともに、ＦＥＴ（Ｑ２２）がオフになるので、ＦＥＴ（Ｑ２１、Ｑ２２）の接続点の電圧ＶＡ１は、図１０（ｄ）に示すように、電圧＋ＶＤＤとなる。また、逆に、Ｐ１−１＝“Ｌ”のときには、Ｐ２−１＝“Ｈ”であり、ＦＥＴ（Ｑ２１）がオフになるとともに、ＦＥＴ（Ｑ２２）がオンになるので、ＶＡ１＝０となる。
【００７７】
そして、ＶＡ１＝＋ＶＤＤの期間には、図９に示すように、ＦＥＴ（Ｑ２１、Ｑ２２）の接続点から、ローパスフィルタ３０２→スピーカ３２０→接地のラインを通じて電流ｉが流れる。
【００７８】
電流ｉの流れる期間は、もとのＰＷＭ信号＋ＰＡが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ３２０を流れるとき、電流ｉはローパスフィルタ３０２により積分されるので、結果として、スピーカ３２０を流れる電流ｉは、入力信号Ｐｉｎの示すレベルに対応したアナログ電流であって電力増幅された電流となる。つまり、電力増幅された出力がスピーカ３２０に供給されることになる。
【００７９】
こうして、前記第２の実施の形態の第１のドライブ信号生成方式により図１１の構成の回路のように機能する図９のドライブ信号発生器３０１を備えたＤ級パワーアンプ３００は動作するが、このとき、ＦＥＴ（Ｑ２１、Ｑ２２）は、入力されたデジタルオーディオ信号Ｐｉｎに対応して電源電圧ＶＤＤをスイッチングして電力増幅するので、効率が高く、また、大出力を得ることができる。
【００８０】
ところで、前記第２の実施の形態の第１のドライブ信号生成方式にて動作して図１１の構成の回路のように機能する図９のドライブ信号発生器３０１を備えたＤ級パワーアンプ３００は、電源電圧＋ＶＤＤを高速にスイッチングして出力電圧ＶＡ１を形成しているので、出力電圧ＶＡ１の立ち上がりエッジおよび立ち下がりエッジによる輻射を生じてしまう。しかも、そのスイッチング時、電源電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖと高い電圧なので、その輻射もかなりの大きさとなってしまう。また、ＰＷＭ信号＋ＰＡのキャリア周波数ｆｃは、上記のように例えば７６８ｋＨｚであり、これは中波方向の放送帯、例えばＡＭラジオ放送帯に含まれる。
【００８１】
このため、上述のようなＤ級パワーアンプ３００が、カーオーディオなどのように、ＡＭ放送受信機と一体化されていたり、ＡＭ放送受信機に近接して配置されると、出力電圧ＶＡ１の立ち上がりエッジおよび立ち下がりエッジによる輻射が、ＡＭ放送の受信に妨害を与えてしまう。
【００８２】
そこで、このＤ級パワーアンプ３００でも、前記第２の実施の形態における第１のドライブ信号生成方式の他、以下に説明する第２の実施の形態における第２のドライブ信号生成方式を、チューナー部３３０における受信周波数に応じて、コントロール部３０３により選択してドライブ信号発生器３０１に実行させている。
【００８３】
この第２のドライブ信号生成方式にしたがうと、ドライブ信号発生器３０１は、入力端子Ｔｉｎを通じて供給されたデジタルオーディオ信号Ｐｉｎを、図１２（ａ）に示すようなＰＷＭ信号＋ＰＡに変換する。また、ドライブ信号発生器３０１は、前記デジタルオーディオ信号Ｐｉｎを、図１２（ａ）に示すＰＷＭ信号＋ＰＢとし、さらにそのレベルを反転させてＰＷＭ信号−ＰＢを生成する。さらに、このドライブ信号発生器３０１は、これらＰＷＭ信号＋ＰＡと、ＰＷＭ信号−ＰＢとを用いて図１２（ｃ）に示すようなドライブ信号Ｐ１−２、Ｐ２−２を生成する。
【００８４】
そして、そのようなドライブ信号Ｐ１−２、Ｐ２−２を生成するために、前記第２のドライブ信号生成方式は、前記ドライブ信号発生器３０１内にて、あたかも前記図１１に示すような回路と等価に動作する。
【００８５】
この図１１の回路において、ドライブ回路３０１２は、コントロール部３０３により第２のドライブ信号生成方式が選択されたときには、ＰＷＭ信号＋ＰＡ及びＰＷＭ信号−ＰＢを、図１２の（ｃ）に示すように、１サイクル期間Ｔｉごとに交互に取り出してドライブ信号Ｐ１−２を生成する。ドライブ信号Ｐ２−２は、ドライブ信号Ｐ１−２のレベルを反転した信号である。これらのドライブ信号Ｐ１−２及びＰ２−２は、前記プッシュプル回路３０４を構成するＦＥＴＱ２１、Ｑ２２のゲートに供給する。
【００８６】
すると、Ｐ１−２＝“Ｈ”のときには、Ｐ２−２＝“Ｌ”であり、ＦＥＴ（Ｑ２１）がオンになるとともに、ＦＥＴ（Ｑ２２）がオフになるので、ＦＥＴ（Ｑ２１、Ｑ２２）の接続点の電圧ＶＡ２は、図１２（ｄ）に示すように、電圧＋ＶＤＤとなる。また、逆に、Ｐ１−２＝“Ｌ”のときには、Ｐ２−２＝“Ｈ”であり、ＦＥＴ（Ｑ２１）がオフになるとともに、ＦＥＴ（Ｑ２２）がオンになるので、ＶＡ２＝０となる。
【００８７】
そして、ＶＡ２＝＋ＶＤＤの期間には、図９に示すように、ＦＥＴ（Ｑ２１、Ｑ２２）の接続点から、ローパスフィルタ３０２→スピーカ３２０→接地のラインを通じて電流ｉが流れる。
【００８８】
電流ｉの流れる期間は、もとのＰＷＭ信号＋ＰＡが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ３２０を流れるとき、電流ｉはローパスフィルタ３０２により積分されるので、結果として、スピーカ３２０を流れる電流ｉは、入力信号Ｐｉｎの示すレベルに対応したアナログ電流であって電力増幅された電流となる。つまり、電力増幅された出力がスピーカ３２０に供給されることになる。
【００８９】
こうして、前記第２のドライブ信号生成方式を実行することにより、図１１の構成の回路のように機能する図９のドライブ信号発生器３０１を備えたＤ級パワーアンプ３００はスイッチングによる電力増幅を行う。さらに、図１２に示すように、ＰＷＭ信号＋ＰＡ、−ＰＢが１サイクル期間Ｔｉの開始点毎に立ち上がったり、立ち下がっても、出力電圧ＶＡ２は１サイクル期間Ｔｉの開始時点ごとに立ち上がることがなく、出力電圧ＶＡ２の立ち上がりエッジおよび立ち下がりエッジの数は、前記図１０に示した出力電圧ＶＡ１の立ち上がりエッジおよび立ち下がりエッジの数の１／２となっている。したがって、出力電圧ＶＡ２の変化により生じる輻射を低減することができる。
【００９０】
そして、前記図７及び図８を用いて説明したように、ＡＭ放送の受信周波数に応じて、この第２の実施の形態の第１のドライブ信号生成方式、第２のドライブ信号生成方式を切り換え選択すれば、受信妨害を軽減することができる。
【００９１】
また、この例でも、ドライブ信号発生器３０１のようなデジタル回路にて実行させるＰＷＭ変調のドライブ信号生成方式を切り換えるだけであるので、ドライブ信号発生器は、時間軸精度の高い水晶発振器などのクロックで動作することができる。
【００９２】
なお、前記図９のＤ級パワーアンプは、出力段がシングル回路であり、プッシュプル回路３０４の電源電圧に直流電圧＋ＶＤＤだけを用いた例であったが、図１３に示すようにプッシュプル回路３０４が正負の電源＋ＶＤＤ、−ＶＤＤを使用するようなＤ級パワーアンプでもよい。
【００９３】
図１３において、プッシュプル回路３０４のＦＥＴ（Ｑ２１）のドレインが正の電源端子ＴＰＷＲ＋に接続され、ＦＥＴ（Ｑ２２）のソースが負の電源端子ＴＰＷＲ−に接続される。電源端子ＴＰＷＲ＋、電源端子ＴＰＷＲ−には、正負一対の直流電圧＋ＶＤＤ、−ＶＤＤが電源電圧として供給されている。
【００９４】
したがって、図１３に示した要部を備えるＤ級パワーアンプが前記第２のドライブ信号生成方式にて駆動されると、プッシュプル回路３０４の出力電圧ＶＡ２は、ドライブ電圧Ｐ１−２，Ｐ２−２に対応して図１４（ｄ）に示すような波形となり、図１４（ｅ）に示すように、スピーカ３２０には入力信号Ｐｉｎに対応した極性及び大きさの電流ｉが流れることになり、電力増幅が行われる。
【００９５】
もちろん、このＤ供給アンプでも、ＰＷＭ信号＋ＰＡ、−ＰＢが１サイクル期間Ｔｉの開始点毎に立ち上がったり、立ち下がっても、出力電圧ＶＡ２は１サイクル期間Ｔｉの開始時点ごとに立ち上がることがなく、出力電圧ＶＡ２の立ち上がりエッジおよび立ち下がりエッジの数は、前記図１０に示した出力電圧ＶＡ１の立ち上がりエッジおよび立ち下がりエッジの数の１／２となっている。したがって、出力電圧ＶＡ２の変化により生じる輻射を低減することができる。
【００９６】
そして、前記図７及び図８を用いて説明したように、ＡＭ放送の受信周波数に応じて、第１のドライブ信号生成方式、第２のドライブ信号生成方式を切り換え選択すれば、受信妨害を軽減することができる。
【００９７】
また、この例でも、デジタル回路にて実行させるＰＷＭ変調のドライブ信号生成方式を切り換えるので、ドライブ信号発生器は、時間軸精度の高い水晶発振器などのクロックで動作させることができる。
【００９８】
ところで、前記図９に示すような構成では、前記第１のドライブ信号生成方式、又は第２のドライブ信号生成方式において、いずれの場合もスピーカ３２０に供給される電流波形は、１サイクル期間Ｔｉ内にて、時間的な重心がずれており、位相の歪が発生してしまうことになる。ここでいう時間的な重心がずれていないとは、波形のピークが１サイクル期間の中心にあることをいう。この例では、波形がサイクル毎に右側又は左側に寄ってしまっており、１サイクル期間Ｔｉ毎に表したいレベルは出ているが、特性が悪くなってしまう。
【００９９】
そこで、前記図９に示すような出力段がシングル回路の構成にあっては、ドライブ信号発生器のＰＷＭ信号発生時に、入力信号Ｔｉｎのレベルに応じてパルス幅を１サイクル期間の両側から変えさせるような変調を行わせることが考えられる。これを、１サイクル期間の両側から変調するので、両側変調と称する。この両側変調も、１サイクル期間内で各々１回ずつ立ち上がりエッジと立ち下がりエッジがあるドライブ信号を生成するようなドライブ信号生成方式である。この両側変調により得られたＰＷＭ信号ＰＤＡに基づいてプッシュプル回路３０４のドライブ信号を生成し、そのドライブ信号をＦＥＴ（Ｑ２１、Ｑ２２）に供給することで、１サイクル期間Ｔｉ内にて時間的な重心が合った出力電圧Ｖを生成することができる。
【０１００】
このように、この両側変調によって得られたＰＷＭ信号からドライブ信号を生成する方式によれば、前記出力段がシングル回路の構成でも、位相の歪の無い特性を得ることができる。この両側変調に基づいたドライブ信号生成方式によれば、１サイクル期間の両側から前記入力信号に応じてパルスの幅を制御しなければならず、若干制御が複雑になるが、第１のドライブ信号生成方式としてこの両側変調方式を採用することも考えられる。
【０１０１】
【発明の効果】
本発明に係る電力増幅装置は、ラジオ放送受信用のチューナ装置における受信周波数に応じてドライブ信号生成手段におけるドライブ信号生成方式を選択的に切り換え、この選択的に切り換えられたドライブ信号生成方式にしたがって生成されたドライブ信号に基づいてプッシュプル手段が出力信号を得、この出力信号から電力増幅信号を得るので、キャリア周波数を変化させなくても、不要輻射を抑え、チューナーへの受信妨害を軽減することができる。
【図面の簡単な説明】
【図１】第１の実施の形態のＤ級パワーアンプの構成を示す図である。
【図２】前記Ｄ級パワーアンプの二つのドライブ信号発生器にて実行される二種類のドライブ信号生成方式の内の第１のドライブ信号生成方式を説明するためのタイミングチャートである。
【図３】ＰＷＭ変調を説明するためのタイミングチャートである。
【図４】第１の実施の形態における、第１のドライブ信号生成方式が実行されたときの等価回路を示す図である。
【図５】前記Ｄ級パワーアンプの二つのドライブ信号発生器にて実行される二種類のドライブ信号生成方式の内の第２のドライブ信号生成方式を説明するためのタイミングチャートである。
【図６】第１の実施の形態における、第２のドライブ信号生成方式が実行されたときの等価回路を示す図である。
【図７】前記第１のドライブ信号生成方式によるプッシュプル回路の出力電圧の周波数に対する信号強度特性を示す図である。
【図８】前記第２のドライブ信号生成方式によるプッシュプル回路の出力電圧の周波数に対する信号強度特性を示す図である。
【図９】第２の実施の形態のＤ級パワーアンプの構成を示す図である。
【図１０】第２の実施の形態の前記Ｄ級パワーアンプの二つのドライブ信号発生器にて実行される二種類のドライブ信号生成方式の内の第１のドライブ信号生成方式を説明するためのタイミングチャートである。
【図１１】第２の実施の形態における、第１のドライブ信号生成方式が実行されたときの等価回路を示す図である。
【図１２】第２の実施の形態の前記Ｄ級パワーアンプの二つのドライブ信号発生器にて実行される二種類のドライブ信号生成方式の内の第２のドライブ信号生成方式を説明するためのタイミングチャートである。
【図１３】出力段がシングル回路であり、正負の電源＋ＶＤＤ、−ＶＤＤを使用したＤ級パワーアンプの変形例の要部を示す回路図である。
【図１４】前記変形例における第２のドライブ信号生成方式を説明するためのタイミングチャートである。
【符号の説明】
１  Ｄ級パワーアンプ、２  スピーカ、３  チューナー部、１０，２０  ドライブ信号発生器、３０，４０  プッシュプル回路、５０，６０  ローパスフィルタ、７０  コントロール部
【図１】
0003896894.tif 000002
【図２】
0003896894.tif 000003
【図３】
0003896894.tif 000004
【図４】
0003896894.tif 000005
【図５】
0003896894.tif 000006
【図６】
0003896894.tif 000007
【図７】
0003896894.tif 000008
【図８】
0003896894.tif 000009
【図９】
0003896894.tif 000010
【図１０】
0003896894.tif 000011
【図１１】
0003896894.tif 000012
【図１２】
0003896894.tif 000013
【図１３】
0003896894.tif 000014
【図１４】
0003896894.tif 000015