(57)【特許請求の範囲】
【請求項１】
動作状態と待機状態とを有し動作状態では入力された電源電圧をレギュレートして出力するレギュレータと、前記入力された電源電圧を監視して前記レギュレータの待機状態から動作状態への切り替えと動作状態から待機状態への切り替えの各々にヒステリシスを持たせた上で前記入力された電源電圧の大きさに応じて前記レギュレータの動作状態／待機状態を切り替える電源監視回路とを内蔵しており、前記電源監視回路は第１の電圧を基準電圧として電源電圧の低い側でヒステリシス制御動作する第１のヒステリシスコンパレータと第１の電圧より高く且つ第１の電圧とは反対の極性で入力された第２の電圧を基準電圧として前記電源電圧の高い側でヒステリシス制御動作する第２のヒステリシスコンパレータとを備え、第１，第２のヒステリシスコンパレータの出力によって前記レギュレータを制御することを特徴とする集積回路装置。
【請求項２】
前記レギュレータは電源電圧がエミッタに与えられるＰＮＰ型の出力トランジスタと、そのコレクタとグランド間に直列接続された第１、第２抵抗と、一方の入力端子に前記第１、第２抵抗の接続点の電圧が与えられ、他方の入力端子に基準電圧が与えられ、出力が前記ＰＮＰ型トランジスタのベースに与えられる演算増幅器を備えていて、前記ＰＮＰ型トランジスタのコレクタから出力電圧を取り出すようになっており、前記第１、第２のヒステリシス回路の出力は前記演算増幅器の動・不動を制御するようになっていることを特徴とする請求項１に記載の集積回路装置。
【請求項３】
前記第１のヒステリシスコンパレータによるヒステリシス幅は第２のヒステリシス回路のヒステリシス幅よりも広いことを特徴とする請求項１又は請求項２に記載の集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路装置、特に、動作状態／待機状態の切り替えが可能な内部回路を有する集積回路装置に関するものである。
【０００２】
【従来の技術】
電源電圧が所定の範囲内にあるときのみ内部回路が動作し、それ以外の場合は内部回路が待機状態となるように、外部から入力される信号に応じて内部回路の動作状態／待機状態が切り替わる集積回路装置が提供されている。このような集積回路装置によれば、内部回路の過電圧による破壊、及び、内部回路の減電圧による誤動作を防止することができる。
【０００３】
【発明が解決しようとする課題】
しかしながら、これを実現するためには、集積回路装置の内部回路の動作状態／待機状態が電源電圧に応じて適切に切り替わるように、集積回路装置に対して外部から信号を入力する必要があり、集積回路装置を搭載するシステムを簡略化することができない。
【０００４】
そこで、本発明は、電源電圧に起因する内部回路の破壊及び誤動作を防止した上で、当該集積回路装置が搭載されるシステムの簡略化を実現することができる集積回路装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明の集積回路装置では、動作状態と待機状態とを有し動作状態では入力された電源電圧をレギュレートして出力するレギュレータと、前記入力された電源電圧を監視して前記レギュレータの待機状態から動作状態への切り替えと動作状態から待機状態への切り替えの各々にヒステリシスを持たせた上で前記入力された電源電圧の大きさに応じて前記レギュレータの動作状態／待機状態を切り替える電源監視回路とを内蔵しており、前記電源監視回路は第１の電圧を基準電圧として電源電圧の低い側でヒステリシス制御動作する第１のヒステリシスコンパレータと第１の電圧より高く且つ第１の電圧とは反対の極性で入力された第２の電圧を基準電圧として前記電源電圧の高い側でヒステリシス制御動作する第２のヒステリシスコンパレータとを備え、第１，第２のヒステリシスコンパレータの出力によって前記レギュレータを制御することを特徴とする。
【０００６】
この構成によれば、電源電圧に応じて内部回路の動作状態／待機状態を切り替える回路を集積回路装置に内蔵しているので、過電圧による内部回路の破壊、及び、減電圧による内部回路の誤動作を集積回路装置側で防止することができる。
【０００７】
また、内部回路の動作状態から待機状態への切り替えと、待機状態から動作状態への切り替えとの間にヒステリシスをもたせているので、内部回路の動作状態／待機状態の切り替わりが発振状態になるという不具合を集積回路装置側で低減させることができる。
【０００８】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の実施形態である集積回路装置１００のブロック図を図１に示す。同図において、レギュレータ１は、電源電圧ＶCCが所定値より低いときには、電源電圧ＶCCに比例した電圧を出力するが、上記所定値以上であるときには、出力電圧ＶOUTがある一定の値（以下、「レギュレート値」と言う）で安定する。
【０００９】
尚、レギュレータ１の出力電圧ＶOUTは端子ＴOUTから外部に出力されるとともに、集積回路装置１００内の不図示の他の回路の電源電圧として供給されるようになっている。
【００１０】
電源監視回路２はレギュレータ１の電源電圧ＶCCを監視しており、レギュレータ１の動作状態から待機状態への切り替えと、待機状態から動作状態への切り替えとの間にヒステリシスをもたせた上で、電源電圧ＶCCに応じてレギュレータ１の動作状態／待機状態を切り替える。
【００１１】
レギュレータ１及び電源監視回路２の具体的な回路図を図２に示す。まず、レギュレータ１について説明する。基準電圧源１１は端子ＴINに入力される電源電圧ＶCCから基準電圧ＶREFを生成して出力する。尚、基準電圧源１１には電源電圧ＶCCがＮＰＮ型のトランジスタ１２を介して与えられており、トランジスタ１２のベースは低電圧側が接地された定電圧源１３の高電圧側と、端子ＴINに入力される電源電圧ＶCCで動作する定電流回路１４の出力側との接続点に接続されている。したがって、電源電圧ＶCCがある程度大きな値になるまでは、トランジスタ１２がＯＦＦであり、電源が供給されないので、基準電圧源１１は待機状態となる。
【００１２】
基準電圧源１１の出力電圧は演算増幅器１５の反転入力端子（−）に接続されている。演算増幅器１５の出力端子にはＰＮＰ型のトランジスタ１６のベースが接続されている。トランジスタ１６のエミッタは端子ＴINに接続されている。トランジスタ１６のコレクタは直列接続された抵抗１７、１８を介して接地されているとともに、端子ＴOUTに接続されている。抵抗１７、１８同士の接続点は演算増幅器１５の非反転入力端子（＋）に接続されている。尚、サーマルシャットダウン回路１９は、温度が上昇して閾値よりも高くなったときには、演算増幅器１５の動作を停止させる。
【００１３】
以上の構成により、レギュレータ１では、端子ＴOUTからの出力電圧ＶOUTを抵抗１７と抵抗１８とで分圧した電圧が基準電圧ＶREFと等しくなるように制御され、出力電圧ＶOUTはレギュレート値で安定する。
【００１４】
電源監視回路２について説明する。ヒステリシスコンパレータ２１の非反転入力端子（＋）は定電圧源２２の高電圧側に、反転入力端子（−）は電源電圧ＶCCとグランドとの間に直列接続された２つの抵抗２３、２４同士の接続点に、それぞれ接続されている。定電圧源２２の低電圧側は接地されている。
【００１５】
ヒステリシスコンパレータ２５の非反転入力端子（＋）は電源電圧ＶCCとグランドとの間に直列接続された２つの抵抗２６、２７同士の接続点に、反転入力端子（−）は定電圧源２８の高電圧側に、それぞれ接続されている。定電圧源２８の低電圧側は接地されている。
【００１６】
以上の構成により、図３の（イ）に示すように、電源電圧ＶCCが第１下限値ＭＩＮ１以上である状態から第１下限値ＭＩＮ１よりも低い状態になると、ヒステリシスコンパレータ２１の出力電圧Ｖ１がローレベルからハイレベルに変化し、また、電源電圧ＶCCが第１下限値ＭＩＮ１よりも大きな値である第２下限値ＭＩＮ２よりも低い状態から第２下限値ＭＩＮ２以上である状態になると、ヒステリシスコンパレータ２１の出力電圧Ｖ１がハイレベルからローレベルに変化する。
【００１７】
さらに、図３の（ロ）に示すように、電源電圧ＶCCが第１上限値ＭＡＸ１以下である状態から第１上限値ＭＡＸ１よりも高い状態になると、ヒステリシスコンパレータ２５の出力電圧Ｖ２がローレベルからハイレベルに変化し、また、電源電圧ＶCCが第１上限値ＭＡＸ１よりも小さな値である第２上限値ＭＡＸ２よりも高い状態から第２上限値ＭＡＸ２以下である状態になると、ヒステリシスコンパレータ２５の出力電圧Ｖ２がハイレベルからローレベルに変化する。
【００１８】
尚、第２下限値ＭＩＮ２は、レギュレータ１の出力電圧ＶOUTがレギュレート値で安定した状態となる電源電圧ＶCCの最小値に合わし込まれている。また、第２下限値ＭＩＮ２＜第２上限値ＭＡＸ２となるように、各回路素子の定数が決定されている。また、第１上限値ＭＡＸ１は、レギュレータ１の破壊を招かない電源電圧ＶCCの最大値に合わし込まれている。
【００１９】
そして、ヒステリシスコンパレータ２１、２５の出力電圧は、それぞれＮＰＮ型のトランジスタ２９、３０のベースに入力されている。トランジスタ２９及び３０のエミッタは接地されており、コレクタはレギュレータ１の演算増幅器１５の動作電流が流れる線路に接続されている。
【００２０】
したがって、ヒステリシスコンパレータ２１及び２５の出力電圧がローレベルであるときには、トランジスタ２９及び３０がＯＦＦであり、レギュレータ１の演算増幅器１５に動作電流が供給されるので、レギュレータ１は動作状態となるが、ヒステリシスコンパレータ２１または２５の出力電圧がハイレベルであるときには、トランジスタ２９または３０がＯＮであり、レギュレータ１の演算増幅器１５の動作電流が短絡されるので、レギュレータ１は待機状態となり、レギュレータ１の出力電圧はほぼグランドレベルとなる。
【００２１】
以上から、端子ＴINに入力される電源電圧ＶCCと端子ＴOUTからの出力電圧ＶOUTとの関係は図４に示すようになる。例えば、電源投入直後は電源電圧ＶCCが上昇して第２下限値ＭＩＮ２以上になると、レギュレータ１は動作状態となり、出力電圧ＶOUTはレギュレータ値ＲＥＧとなる。その後、電源電圧ＶCCが上昇して第１上限値ＭＡＸ１よりも高くなった場合は、レギュレータ１は待機状態となり、出力電圧ＶOUTはほぼグランドレベルとなる。その後、電源電圧ＶCCが下降して第２上限値ＭＡＸ２以下になった場合は、レギュレータ１は動作状態となり、出力電圧ＶOUTはレギュレート値ＲＥＧとなる。その後、電源電圧ＶCCがさらに下降して第１下限値ＭＩＮ１よりも低くなった場合には、レギュレータ１が待機状態となり、出力電圧ＶOUTはほぼグランドレベルとなる。尚、各限界値としては、例えば、ＭＩＮ１＝１．５[V]、ＭＩＮ２＝５．０[V]、ＭＡＸ１＝９．５[V]、ＭＡＸ２＝１０．０[V]のように設定すればよい。
【００２２】
このように、本実施形態の集積回路装置１００では、電源電圧に応じてレギュレータ１の動作状態／待機状態を切り替える電源監視回路２を内蔵しているので、過電圧によるレギュレータ１の回路素子の破壊、及び、減電圧によるレギュレータ１の誤動作を集積回路装置１００側で防止することができる。したがって、レギュレータ１の動作状態／待機状態を切り替える信号を集積回路装置１００の外部から入力する必要はなくなり、集積回路装置１００を搭載するシステムの簡略化を実現することができる。
【００２３】
また、本実施形態の集積回路装置１００では、レギュレータ１の動作状態から待機状態への切り替えと、待機状態から動作状態への切り替えとの間にヒステリシスをもたせているので、レギュレータ１の動作状態／待機状態の切り替わりが発振状態になるという不具合を集積回路装置１００側で低減させることができる。したがって、集積回路装置１００を搭載するシステム側に負担をかけることなく、より安定した動作を実現することができる。
【００２４】
ヒステリシスコンパレータ２１の反転入力端子（−）またはヒステリシスコンパレータ２５の非反転入力端子（＋）に抵抗を介して接続される端子を設けておけば、この端子に入力する電圧によって、レギュレータ１の動作状態／待機状態が切り替わる閾値を調整することができるようになるので、電源電圧と内部回路の動作状態との関係を任意に設定することができ、便利である。
【００２５】
尚、本発明の実施形態としてレギュレータを有する集積回路装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、レギュレータの出力により動作状態／待機状態の切り替え対象となる回路を直接制御するようにしてもよい。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、例えば、レギュレータの動作を制御する場合は、他の内部回路に過電圧や動作不能な低電圧が印加されることがなくなるので、過電圧による内部回路の破壊、及び、減電圧による内部回路の誤動作を集積回路装置側で防止することができる。言い換えれば、レギュレータとその動作を制御する回路（実施形態の中での電源監視回路）のみを過電圧にも耐えれるように回路的、レイアウト的、プロセス的に対応させておけば、他の回路は従来通りのものが使える。また、内部回路の動作状態／待機状態を切り替える信号を集積回路装置に対して外部から入力する必要はなくなるので、集積回路装置が搭載されるシステムの簡略化を実現することができる。
【００２７】
また、本発明によれば、内部回路の動作状態／待機状態の切り替わりが発振状態になるという不具合を集積回路装置側で低減させることができるので、集積回路装置を搭載するシステム側に負担をかけることなく、より安定した動作を実現することができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態である集積回路装置のブロック図である。
【図２】  レギュレータ及び電源監視回路の回路図である。
【図３】  電源電圧とヒステリシスコンパレータの出力電圧との関係を示す図である。
【図４】  電源電圧と出力電圧との関係を示す図である。
【符号の説明】
１    レギュレータ
２    電源監視回路
１１    基準電圧源
１２    ＮＰＮ型のトランジスタ
１３    定電圧源
１４    定電流回路
１５    演算増幅器
１６    ＰＮＰ型のトランジスタ
１７、１８    抵抗
１９    サーマルシャットダウン回路
２１    ヒステリシスコンパレータ
２２    定電圧源
２３、２４    抵抗
２５    ヒステリシスコンパレータ
２６、２７    抵抗
２８    定電圧源
２９、３０    ＮＰＮ型のトランジスタ
１００    集積回路装置
【図１】
0003938262.tif 000002
【図２】
0003938262.tif 000003
【図３】
0003938262.tif 000004
【図４】
0003938262.tif 000005