(57)【特許請求の範囲】
【請求項１】
差動増幅回路を入力部にもつサンプルアンドホールド回路において、  前記入力部を構成する第１の差動増幅回路の一対の出力端に、サンプルホールドパルスにより制御される一対の１入力２出力型のスイッチ部からなる第１のスイッチ回路の入力端をそれぞれ接続し、
サンプルモード時に、該第１のスイッチ回路の一方の一対の出力端を前記第１の差動増幅回路の一対の負荷に接続し、
ホールドモード時に、前記第１のスイッチ回路の他方の一対の出力端を電源に接続し、  前記第１のスイッチ回路の一方の一対の出力端と一対の負荷との接続端に、ホールドコンデンサと第２の差動増幅回路の入力とにその主電極が接続された一対の出力トランジスタの制御電極をそれぞれ抵抗を介して接続し、
各前記出力トランジスタの主電極に接続された第１の端子と制御電極に接続された第２の端子とを、前記サンプルホールドパルスにより制御される一対の切替トランジスタにより、基準電流源に接続された第３の端子に択一的に接続するスイッチ部を一対として備えた第２のスイッチ回路を備え、
前記サンプルモード時に、前記第１の端子を前記第３の端子に接続し、
前記ホールドモード時に、前記第２の端子を前記第３の端子に接続することで、前記出力トランジスタの前記制御電極を前記主電極に対して逆バイアス電位とするように構成されていることを特徴とするサンプルアンドホールド回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、サンプルアンドホールド回路に関し、特にホールドモード時に入力信号の変化が出力に現れる、いわゆるフィードスルー特性を改善できるようにしたサンプルアンドホールド回路に関する。
【０００２】
【従来の技術】
サンプルアンドホールド回路としては、従来、図５に示すような構成のものが知られている（例えば、特公平６−３２２３７号公報，IEEE J, Solid-State Circuits, VOL.27, No.7, 1992, Page 988〜992 参照）。このサンプルアンドホールド回路は、トランジスタＱ１，Ｑ２、抵抗Ｒ１、電流源Ｉ１，Ｉ２からなる第１の差動増幅回路１の出力負荷抵抗Ｒ２，Ｒ３に、トランジスタＱ３，Ｑ４，Ｑ５，Ｑ６、抵抗Ｒ４、電流源Ｉ３，Ｉ５からなる第１のスイッチ部２と、トランジスタＱ７，Ｑ８，Ｑ９，Ｑ10、抵抗Ｒ５、電流源Ｉ４，Ｉ６からなる第２のスイッチ部３の各入力トランジスタＱ６，Ｑ10のベースをそれぞれ接続し、該第１及び第２のスイッチ部の出力端にホールドコンデンサＣ１，Ｃ２を接続すると共に、第２の差動増幅回路４の入力端を接続して構成されている。そして、第１及び第２のスイッチ部２，３を構成するトランジスタＱ３，Ｑ４及びＱ７，Ｑ８には、サンプルホールドパルス回路５からサンプルホールドパルスが印加されるようになっており、６は入力信号源を示している。
【０００３】
そして、第１及び第２のスイッチ部２，３の抵抗Ｒ４，Ｒ５には、ホールドモード時に電流源Ｉ３，Ｉ４からの電流がそれぞれ流れることにより、トランジスタＱ５及びＱ９をカットオフさせて、スイッチの動作をさせる役目をしており、またこの構成の  サンプルホールドパルス回路は、差動構成となっており、ホールドコンデンサＣ１，Ｃ２の同期変動分は第２の差動増幅回路４により除去されるため、サンプルアンドホールド回路特性におけるドループレート及びスイッチングトランジェントが良好な構成となっている。
【０００４】
【発明が解決しようとする課題】
ところで、図５に示した従来の差動型サンプルアンドホールド回路においては、入力信号の変動量（振幅）が小さい場合、及び入力信号の変化速度（周波数）が遅い場合には、ホールドモード時に入力信号の変化は出力にあまり現れない。しかし入力信号の変化量が大きく変化スピードが速い場合、ホールドモード時であるにも拘らず入力信号の変化が出力に現れ、フィードスルー特性として問題となってくる。
【０００５】
この問題の発生理由は次のとおりである。すなわち、入力信号の変動が第１の差動増幅回路１を通って第１及び第２のスイッチ部２，３のトランジスタＱ５，Ｑ９のベースに、ほぼ同じ変動量で伝達されるため、ホールドモード時でも、カットオフしているトランジスタＱ５，Ｑ９のベース・エミッタ接合容量を通って、ホールドコンデンサＣ１，Ｃ２を充放電し、その結果、ホールドコンデンサＣ１，Ｃ２の充電電圧の変動分の差が、第２の差動増幅回路４から現れることとなる。また、この従来のサンプルアンドホールド回路では、トランジスタＱ５とＱ９を逆バイアスにしてカットオフさせるための抵抗Ｒ４，Ｒ５と、トランジスタＱ３，Ｑ７のコレクタ・サブストレート間容量等の寄生容量のために、サンプルモードでの周波数特性（高域）に制限がかかるという問題点があった。
【０００６】
本発明は、従来のサンプルアンドホールド回路における上記問題点を解消するためになされたもので、ホールドモード時に入力信号の変化が出力に影響を与えないようにしたサンプルアンドホールド回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記問題点を解決するため、請求項１記載の発明は、差動増幅回路を入力部にもつサンプルアンドホールド回路において、前記入力部を構成する第１の差動増幅回路の一対の出力端に、サンプルホールドパルスにより制御される一対の１入力２出力型のスイッチ部からなる第１のスイッチ回路の入力端をそれぞれ接続し、サンプルモード時に、該第１のスイッチ回路の一方の一対の出力端を前記第１の差動増幅回路の一対の負荷に接続し、ホールドモード時に、前記第１のスイッチ回路の他方の一対の出力端を電源に接続し、前記第１のスイッチ回路の一方の一対の出力端と一対の負荷との接続端に、ホールドコンデンサと第２の差動増幅回路の入力とにその主電極が接続された一対の出力トランジスタの制御電極をそれぞれ抵抗を介して接続し、各前記出力トランジスタの主電極に接続された第１の端子と制御電極に接続された第２の端子とを、前記サンプルホールドパルスにより制御される一対の切替トランジスタにより、基準電流源に接続された第３の端子に択一的に接続するスイッチ部を一対として備えた第２のスイッチ回路を備え、前記サンプルモード時に、前記第１の端子を前記第３の端子に接続し、前記ホールドモード時に、前記第２の端子を前記第３の端子に接続することで、前記出力トランジスタの前記制御電極を前記主電極に対して逆バイアス電位とするように構成するものである。このように構成することにより、ホールドモード時には、入力部を構成する第１の差動増幅回路の出力電流は入出力信号経路外の電源に流れ、入力信号は第２のスイッチ回路の入力端には伝達されず、したがって入力信号が出力に影響しなくなり、フィードスルー特性が良好なサンプル（トラック）アンドホールド回路を実現することができる。
【０００８】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係るサンプルアンドホールド回路の第１の実施の形態を示すブロック構成図である。この実施の形態は、一対の出力端をもつ第１の差動増幅回路からなる入力部12の出力端を、サンプルホールドパルス回路13からのサンプルホールドパルスにより切り替え制御される第１のスイッチ回路14の入力に接続する。該第１のスイッチ回路14は一対の１入力２出力型のスイッチ部で構成されており、サンプル（トラック）モード時は、入力部12は一方の一対の出力端を介して負荷15の一端にそれぞれ接続され、ホールドモード時は負荷15に接続されずに、他方の一対の出力端を介して電源ＶCCに接続される構成となっている。また第１のスイッチ回路14と負荷15との接続端は、抵抗Ｒ４，Ｒ５を介して第１及び第２の出力トランジスタＱ５，Ｑ９のベースと、同じくサンプルホールドパルス回路13からのサンプルホールドパルスにより切り替え制御される入出力切替型の一対のスイッチ部からなる第２のスイッチ回路16の一対の入力端にそれぞれ接続され、第１及び第２の出力トランジスタＱ５，Ｑ９のエミッタは、第２のスイッチ回路16の一対の出力端と、ホールドコンデンサＣ１，Ｃ２と、第２の差動増幅回路17の入力端にそれぞれ接続されている。なお、図１において、11は入力信号源、ＣＡ，ＣＢは出力トランジスタＱ５，Ｑ９の寄生容量を示している。
【０００９】
このように構成されたサンプルアンドホールド回路においては、ホールドモード時に第１の差動増幅回路からなる入力部12の入力に対する一対の出力電流は、第１のスイッチ回路14により第１の差動増幅回路の負荷15に流れないため、入力信号は第２のスイッチ回路16の入力端に伝達されない。その結果、第２のスイッチ回路16に接続された第１及び第２の出力トランジスタＱ５，Ｑ９の寄生容量ＣＡ，ＣＢが存在していても、ホールドモード時は、入力信号が出力に現れることがなくなり、フィードスルー特性が良好なサンプルアンドホールド回路が得られる。
【００１０】
上記第１の実施の形態で示したサンプルアンドホールド回路では、出力トランジスタＱ５，Ｑ９をカットオフさせるための抵抗Ｒ４，Ｒ５が信号伝達経路に存在するため、その抵抗と第２のスイッチ回路を構成するトランジスタの寄生容量によって、サンプルモード時の高周波特性が劣化するという問題点があるが、これを改善するための第２の実施の形態を図２に基づいて説明する。なお、図２において図１に示した第１の実施の形態と同一又は対応する構成要素には同一の符号を付して示している。この実施の形態は、ホールドモード時に第１のスイッチ回路14を、負荷15の基準電圧を供給するレベルシフト回路18に接続すると共に、抵抗Ｒ４，Ｒ５を取り除いて、負荷15と第１のスイッチ回路14との接続点を直接第１及び第２の出力トランジスタＱ５，Ｑ９に接続し、また第２のスイッチ回路16をホールドモード時に入力側を電源に接続するように構成している。
【００１１】
このように構成することにより、ホールドモード時に、第１のスイッチ回路14をレベルシフト回路18へ接続し、第１のスイッチ回路14を流れる電流をレベルシフト回路18に流すことにより、第１及び第２の出力トランジスタＱ５，Ｑ９を逆バイアスレベルに設定しカットオフさせることにより、第１の実施の形態における抵抗Ｒ４，Ｒ５を取り除いた高周波特性が良好な動作が得られる。
【００１２】
【実施例】
次に具体的な実施例について説明する。図３は具体的な第１実施例を示す回路構成図であり、図５に示した従来例と同一又は対応する部材には、同一符号を付して示している。この実施例においては、入力部となる第１の差動増幅回路を構成するトランジスタＱ１，Ｑ２のベースに入力信号源６を接続すると共に、それらのコレクタに、エミッタを共通に接続しているトランジスタＱ11，Ｑ13とＱ12，Ｑ14を、それぞれ接続し、またトランジスタＱ11とＱ12のベースを共通に接続すると共に、トランジスタＱ13とＱ14のベースも共通に接続して、それらのベース両端に、サンプルホールドモードを切り換えるパルス信号をサンプルホールドパルス回路５より印加するように構成する。そしてトランジスタＱ13とＱ14のコレクタには、それぞれ負荷抵抗Ｒ２，Ｒ３が接続され、負荷抵抗Ｒ２，Ｒ３の他端は共通に接続され、コレクタとベースを電源に共通に接続したトランジスタＱ15のエミッタに接続されている。一方、トランジスタＱ11とＱ12のコレクタは電源ＶCCに接続されている。また負荷抵抗Ｒ２，Ｒ３とトランジスタＱ13，Ｑ14との接続端には、第２のスイッチ回路を構成する一対のスイッチ部の各入力トランジスタＱ６，Ｑ10のベースが接続されている。なお、図３において、Ｃ１，Ｃ２はホールド用コンデンサ、Ｉ１〜Ｉ４は基準電流源、Ｉ５，Ｉ６はバイアス電流源、４は第２の差動増幅回路、Ｒ４，Ｒ５は一対のスイッチ部の各出力トランジスタＱ５，Ｑ９をカットオフさせるための抵抗である。
【００１３】
このように構成した第１実施例のサンプルアンドホールド回路は、図１に示した第１の実施の形態に対応するもので、入力部となる第１の差動増幅回路を構成するトランジスタＱ１及びＱ２のコレクタ電流は、ホールドモード時にサンプルホールドパルス回路５からのパルス信号により、トランジスタＱ11，Ｑ12のベース電圧を、トランジスタＱ13，Ｑ14より約 200ｍＶ以上高くすることにより、トランジスタＱ11，Ｑ12のエミッタ側に全て流れるため、負荷抵抗Ｒ２，Ｒ３には流れず、その結果、入力信号は第２のスイッチ回路を構成する一対のスイッチ部の各出力トランジスタＱ５，Ｑ９のベースには伝達されなくなり、フィードスルー特性が良好となる。
【００１４】
次に、第２実施例を図４に基づいて説明する。この実施例は、図２に示した第２の実施の形態に対応するもので、トランジスタＱ11，Ｑ12のコレクタを抵抗Ｒ６を介して電源ＶCCに接続すると共に、トランジスタＱ15のベースに接続し、トランジスタＱ15と抵抗Ｒ６によりレベルシフト回路を構成している。更に、抵抗Ｒ４，Ｒ５を取り除いて、第２のスイッチ回路を構成する一対のスイッチ部の各入力トランジスタＱ６，Ｑ10のエミッタを、各出力トランジスタＱ５，Ｑ９のベースに直結すると共に、一対の各スイッチ部を構成するトランジスタＱ３，Ｑ７のコレクタを電源ＶCCに接続して構成するもので、他の構成は第１実施例と同様である。
【００１５】
この実施例においては、抵抗Ｒ６はホールドモード時にトランジスタＱ11，Ｑ12のコレクタ電流を流すことにより、第２のスイッチ回路の一対のスイッチ部を構成する各出力トランジスタＱ５，Ｑ９のベースの電圧を下げ、該トランジスタＱ５，Ｑ９をカットオフさせる。
【００１６】
次に、抵抗Ｒ６の設定値Ｒ6 について説明する。サンプルモード時のホールド用コンデンサＣ１又はＣ２の電圧ＶCSは、入力信号が最大に変化した場合、おおよそ次式（１）で表される電圧となる。
ＶCS＝ＶCC−ＶBEQ15 −Ｒ3 （Ｉ1 ＋Ｉ2 ）−ＶBEQ6−ＶBEQ5  ・・・（１）
ここで、ＶBEQ15 はトランジスタＱ15のベース・エミッタ間電圧、Ｒ3 は抵抗Ｒ３の抵抗値、Ｉ1 ，Ｉ2 は電流源Ｉ１，Ｉ２の電流値、ＶBEQ6，ＶBEQ5はトランジスタＱ６，Ｑ５のベース・エミッタ間電圧である。
また、ホールドモード時のトランジスタＱ５又はＱ９のベース電圧ＶCHは、おおよそ次式（２）で表される。
ＶCH＝ＶCC−Ｒ6 （Ｉ1 ＋Ｉ2 ）−ＶBEQ15 −ＶBEQ6  ・・・・・・・（２）
トランジスタＱ５又はＱ９の逆バイアス電圧レベルをＶEBQ5，ＶEBQ9とすると、次式（３）が成立する。
ＶCS−ＶCH＝ＶEBQ5−ＶBEQ5  ・・・・・・・・・・（３）
上記（１），（２），（３）式より、Ｒ6 は次式（４）で表される。
Ｒ6 ＝Ｒ3 ＋ＶEBQ5／（Ｉ1 ＋Ｉ2 ）  ・・・・・・（４）
【００１７】
このように、抵抗Ｒ６の値Ｒ6 を設定することにより、図３に示した第１実施例における第２のスイッチ回路を構成する一対のスイッチ部の抵抗Ｒ４，Ｒ５を除去することができ、これにより、これらの抵抗Ｒ４，Ｒ５とトランジスタＱ３，Ｑ７に寄生するコレクタ・サブストレート間容量等の寄生容量によるサンプル（トラック）モード時における周波数特性の劣化を防止することができる。
【００１８】
【発明の効果】
以上詳細に説明したように、請求項１記載の発明によれば、ホールドモード時に入力信号が出力に影響しなくなり、フィードスルー特性が良好なサンプルアンドホールド回路を実現することができる。
【図面の簡単な説明】
【図１】  本発明に係るサンプルアンドホールド回路の第１の実施の形態を示すブロック構成図である。
【図２】  第２の実施の形態を示すブロック構成図である。
【図３】  本発明の具体的な第１実施例を示す回路構成図である。
【図４】  本発明の第２実施例を示す回路構成図である。
【図５】  従来のサンプルアンドホールド回路の構成例を示す回路構成図である。
【符号の説明】
１  第１の差動増幅回路
２  第１のスイッチ部
３  第２のスイッチ部
４  第２の差動増幅回路
５  サンプルホールドパルス回路
６  入力信号源
11  入力信号源
12  入力部
13  サンプルホールドパルス回路
14  第１のスイッチ回路
15  負荷
16  第２のスイッチ回路
17  第２の差動増幅回路
18  レベルシフト回路
【図１】
0003922737.tif 000002
【図２】
0003922737.tif 000003
【図３】
0003922737.tif 000004
【図４】
0003922737.tif 000005
【図５】
0003922737.tif 000006