(57)【特許請求の範囲】
【請求項１】
受信高周波信号を周波数変換してベースバンド信号を復調する高周波信号受信装置において、
入力されるチューニング電圧に対応して発振周波数が制御される電圧制御発振器であり、相互に発振周波数範囲の異なる複数個の局部発振器と、
前記局部発振器の何れか１つを選択して、混合器へ前記周波数変換のための局部発振信号として与える選択回路と、
前記選択回路で選択された前記局部発振器の発振周波数が予め定める前記発振周波数範囲内に収束するように、前記局部発振信号に基づいてフィードバック制御を行うＰＬＬ回路と、
最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択される場合、一旦、前記発振周波数範囲内で、それぞれ最も低い周波数または最も高い周波数となるように、前記ＰＬＬ回路を制御する制御回路と、
前記局部発振器が予め定める周波数で収束するか否かを前記チューニング電圧から検出するロック検出回路とを含み、
前記最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択され、前記ロック検出回路が前記予め定める周波数で収束しないと判定した場合にのみ、前記制御回路が能動化することを特徴とする高周波信号受信装置。
【請求項２】
集積回路上に形成されることを特徴とする請求項１記載の高周波信号受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波集積回路などとして実現され、デジタルテレビジョン放送等の高周波信号を受信するための装置に関する。
【０００２】
【従来の技術】
テレビジョン放送の受信装置には、設定されている多くのチャネルを受信するために、広い受信周波数範囲を確保することが必要になる。特に、前記デジタルテレビジョン放送では、１チャネル当りの周波数帯域が広く、また衛星デジタルテレビジョン放送では、搬送周波数が高く、より広い受信周波数範囲が必要になる。このため、受信高周波信号を中間周波信号に周波数変換した後に、ベースバンド信号を復調するスーパーヘテロダイン方式の受信装置では、従来から、相互に異なる発振周波数範囲を有する複数の局部発振器を用いる構成が提案されている。
【０００３】
図５は、そのような複数ｎ個の局部発振器ｌｏ１，ｌｏ２，…，ｌｏｎを用いる衛星デジタルテレビジョン放送の受信装置１の一般的な構成を示すブロック図である。この受信装置１は、入力される高周波信号から、希望帯域以外の周波数成分を遮断するフィルタ２と、フィルタ通過後の信号を増幅する高周波増幅器３と、前記局部発振器ｌｏ１〜ｌｏｎと、選局信号に応答して特定の局部発振器を選択する選択回路４と、前記選択回路４で選択された局部発振器が前記選局信号で設定された周波数に収束するようにフィードバック制御を行うＰＬＬ回路５と、選択された局部発振器からの局部発振信号の位相を９０°ずらす９０°移相器６と、前記選択された局部発振器からの局部発振信号と前記９０°移相器６で位相がシフトされた局部発振信号とを前記高周波増幅器３からの高周波信号に混合し、ＩおよびＱの直交ベースバンド信号に復調する混合器７，８と、前記混合器７，８の出力から、希望帯域以外の周波数成分を遮断するフィルタ９，１０とを備えて構成されている。
【０００４】
なお、前記局部発振器ｌｏ１〜ｌｏｎは、ＰＬＬ回路５からのチューニング電圧に対応して発振周波数が制御される電圧制御発振器（ＶＣＯ）であり、ｌｏ１〜ｌｏｎの発振周波数範囲をそれぞれｆ１〜ｆｎとすると、図６で示すように、ｆ１，ｆ２，…，ｆｎの順で周波数は高くなる。また、各局部発振器ｌｏ１〜ｌｏｎは、それぞれの作製ばらつきに対するマージンを確保するために、それぞれの発振周波数範囲ｆ１〜ｆｎの一部がオーバーラップするように設定されている。
【０００５】
図７は、ＰＬＬ回路５の一般的な構成例を示すブロック図である。このＰＬＬ回路５は、前記前記選択回路４で選択された各局部発振器ｌｏ１〜ｌｏｎの何れかからの各局部発振信号を超高速で分周するプリスケーラ１１と、前記プリスケーラ１１の出力を前記選局信号に対応した値で分周するプログラマブルカウンタ１２と、予め定める一定周波数のリファレンス信号を出力する基準発振器１３と、前記プログラマブルカウンタ１２の出力の位相が、リファレンス信号の位相に対して速いか遅いかを比較する位相比較器１４と、前記位相比較器１４の比較結果に応じた電圧を安定電流にて出力するチャージポンプ回路１５と、前記チャージポンプ回路１５の出力を平滑化して、前記チューニング電圧として、選択されている前記局部発振器ｌｏ１〜ｌｏｎの何れかに与えるフィルタ１６とを備えて構成されている。
【０００６】
こうして、局部発振器ｌｏ１〜ｌｏｎとＰＬＬ回路５とで閉ループを構成することによって、局部発振器ｌｏ１〜ｌｏｎの出力の位相がリファレンス信号よりも速い場合、ＰＬＬ回路５から局部発振器ｌｏ１〜ｌｏｎへは位相を遅くするチューニング電圧が出力され、これに対して、局部発振器ｌｏ１〜ｌｏｎの出力の位相がリファレンス信号よりも遅い場合、ＰＬＬ回路５から局部発振器ｌｏ１〜ｌｏｎへは位相を速くするチューニング電圧が出力される。このようにして、局部発振器ｌｏ１〜ｌｏｎの発振周波数は、選局信号に対応した周波数に収束し、選局すべき高周波信号を受信するための局部発振信号を、前記混合器７，８に与える。
【０００７】
ここで、前記ＰＬＬ回路５のプリスケーラ１１には、動作することができる周波数範囲（動作範囲）があり、このためＰＬＬ回路５も動作範囲を有することになる。図８は、局部発振器ｌｏ１〜ｌｏｎの発振周波数が、設定された周波数（設定周波数）に収束される様子を示す図である。図８（ａ）で示すように、前記選局信号で設定された周波数ｆ０１に対して、選局が開始される時点の局部発振器ｌｏ１〜ｌｏｎの発振周波数ｆ０２が、前記ＰＬＬ回路５の動作周波数範囲ｆ０内にある場合には、参照符１７で示すように前記発振周波数ｆ０２が設定周波数ｆ０１に近付いてゆき、図８（ｂ）で示すように収束する（この図８（ａ）から（ｂ）の場合は、発振周波数ｆ０２が設定周波数ｆ０１よりも低いので、前記位相比較器１４は局部発振信号の位相を速める出力を導出し、これに応答してチャージポンプ回路１５は、チューニング電圧を高くしてゆく）。
【０００８】
しかしながら、図８（ｃ）で示すように、選局が開始される時点の局部発振器ｌｏ１〜ｌｏｎの発振周波数ｆ０２が、前記ＰＬＬ回路５の動作周波数範囲ｆ０外にある場合には、プリスケーラ１１が適切に分周動作することができず、位相比較器１４から適切なエラー信号が出力されず、前記設定周波数ｆ０１に収束しない（デッドロック）になる（この図８（ｃ）の場合は、発振周波数ｆ０２が設定周波数ｆ０１よりも高いので、チューニング電圧が最大値付近に張付いたままとなる）という問題がある。
【０００９】
そこで、このような問題に対応するために、従来では、前記図６で示すように、最も発振周波数が低い局部発振器ｌｏ１の発振周波数範囲ｆ１から、最も発振周波数が高い局部発振器ｌｏｎの発振周波数範囲ｆｎまでの総ての発振周波数が確実に動作周波数範囲ｆ０内となるように、該動作周波数範囲ｆ０には、前記発振周波数範囲ｆ１よりも低周波側および発振周波数範囲ｆｎよりも高周波側に、回路作製上のばらつきに対するマージンｆｍが確保されている。そして、ＰＬＬ回路５は、このような広範囲の周波数に対応する回路設計となっている。
【００１０】
しかしながら、このようにＰＬＬ回路５の動作周波数範囲ｆ０を広く取るためには、プリスケーラ１１に電流を多く流す必要があり、消費電力が大きくなるという問題がある。そこで、このような問題を解決する従来技術として、前記特開２００１−１４４６０９号公報が挙げられる。この特開２００１−１４４６０９号では、電源投入時において、デッドロックにならないように強制的に初期値を与える回路が提案されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、複数の局部発振器を持つ受信装置の場合、デッドロックに陥る可能性があるのは、発振周波数が最も高い局部発振器か、最も低い局部発振器だけである。その他の局部発振器については、デッドロック回避は不要な制御であり、不要な制御を行うために、収束時間が長くなるという問題がある。
【００１２】
本発明の目的は、プロセスのバラツキを考慮した設計を行うことなく、デッドロックを確実に防止することができる強制的な制御を行うにあたって、収束時間を短縮することができる高周波信号受信装置を提供することである。
【００１３】
【課題を解決するための手段】
本発明の高周波信号受信装置は、受信高周波信号を周波数変換してベースバンド信号を復調する高周波信号受信装置において、相互に発振周波数範囲の異なる複数個の局部発振器と、前記局部発振器の何れか１つを選択して、混合器へ前記周波数変換のための局部発振信号として与える選択回路と、前記選択回路で選択された前記局部発振器の発振周波数が予め定める前記発振周波数範囲内に収束するように、前記局部発振信号に基づいてフィードバック制御を行うＰＬＬ回路と、最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択される場合、一旦、前記発振周波数範囲内で、それぞれ最も低い周波数または最も高い周波数となるように、前記ＰＬＬ回路を制御する制御回路とを含むことを特徴とする。
【００１４】
上記の構成によれば、受信高周波信号を周波数変換した中間周波信号からベースバンド信号を復調するようにしたスーパーヘテロダイン方式の高周波信号受信装置において、広い受信周波数範囲を確保するために、前記周波数変換のための局部発振信号を作成する局部発振器を、相互に異なる発振周波数範囲を有する複数個設け、それらの何れか１つを選択回路で選択するにあたって、前記局部発振器の発振周波数を制御するＰＬＬ回路に対して、制御回路は、最も発振周波数が高い局部発振器を選択する場合、一旦、前記発振周波数範囲内で、最も低い周波数となるように、強制的に制御を行う。同様に、最も発振周波数が低い局部発振器を選択する場合、一旦、前記発振周波数範囲内で、最も高い周波数となるように、強制的に制御を行う。
【００１５】
したがって、プロセスのバラツキを考慮した設計、すなわち総ての局部発振器の発振周波数範囲よりもＰＬＬ回路の動作周波数範囲を広くしておくような設計を行うことなく、前記最も発振周波数が高い局部発振器や最も発振周波数が低い局部発振器を選択しても、デッドロックとなることを確実に防止することができる。すなわち、たとえば発振周波数が最も高い局部発振器の発振周波数がＰＬＬ回路の動作周波数範囲を超えていても、選局時には、前記強制的な制御によって前記ＰＬＬ回路の動作周波数範囲内に確実に入るので、プロセスのバラツキを考慮した設計を行う必要がなくなる。
【００１６】
また、そのデッドロック防止のための強制的な制御も、前記最も発振周波数が高い局部発振器や最も発振周波数が低い局部発振器を選択する場合にしか行わないので、不要な制御を行うことなく、収束時間を短縮することもできる。
【００１７】
また、本発明の高周波信号受信装置では、前記局部発振器は、入力されるチューニング電圧に対応して発振周波数が制御される電圧制御発振器であり、前記局部発振器が予め定める周波数で収束するか否かを前記チューニング電圧から検出するロック検出回路を備え、前記最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択され、前記ロック検出回路が前記予め定める周波数で収束しないと判定した場合にのみ、前記制御回路が能動化することを特徴とする。
【００１８】
上記の構成によれば、局部発振器を電圧制御発振器（ＶＣＯ）で構成し、前記チューニング電圧が最大値または最小値に張付いた該電圧制御発振器の発振周波数が収束しないと判定される場合にのみ、前記ロック検出回路は、前記制御回路を能動化する。
【００１９】
したがって、前記最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択される場合で、かつデッドロック対策が必要な場合にしか強制制御は動作しないので、不要な制御を行うことなく、収束時間を一層短縮することができる。
【００２０】
さらにまた、本発明の高周波信号受信装置は、集積回路上に形成されることを特徴とする。
【００２１】
上記の構成によれば、低消費電力化および低価格化を図ることができる。
【００２２】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図３に基づいて説明すれば、以下のとおりである。
【００２３】
図１は、本発明の実施の一形態の衛星デジタルテレビジョン放送の受信装置２１の電気的構成を示すブロック図である。この受信装置２１は、前記複数ｎ個の局部発振器ＬＯ１，ＬＯ２，…，ＬＯｎを切換えて使用するものであり、入力される高周波信号から、希望帯域以外の周波数成分を遮断するフィルタ２２と、フィルタ通過後の信号を増幅する高周波増幅器２３と、前記局部発振器ＬＯ１〜ＬＯｎと、選局信号に応答して特定の局部発振器を選択する選択回路２４と、前記選択回路２４で選択された局部発振器が前記選局信号で設定された周波数に収束するようにフィードバック制御を行うＰＬＬ回路２５と、選択された局部発振器からの局部発振信号の位相を９０°ずらす９０°移相器２６と、前記選択された局部発振器からの局部発振信号と前記９０°移相器２６で位相がシフトされた局部発振信号とを前記高周波増幅器２３からの高周波信号に混合し、ＩおよびＱの直交ベースバンド信号に復調する混合器２７，２８と、前記混合器２７，２８の出力から、希望帯域以外の周波数成分を遮断するフィルタ２９，３０とを備えて構成されている点は、前述の受信装置１と同様である。
【００２４】
注目すべきは、この受信装置２１では、前記ＰＬＬ回路２５に関連して、発振周波数が最も低い第１の局部発振器ＬＯ１か、最も高い第ｎの局部発振器ＬＯｎの何れかが選択された場合に、前記ＰＬＬ回路２５から出力されるチューニング電圧を強制制御する強制発振制御回路３１を備えていることである。なお、前記局部発振器ＬＯ１〜ＬＯｎは、ＰＬＬ回路２５からのチューニング電圧に対応して発振周波数が制御される電圧制御発振器（ＶＣＯ）であり、ＬＯ１〜ＬＯｎの発振周波数範囲をそれぞれＦ１〜Ｆｎとすると、図２で示すように、Ｆ１，Ｆ２，…，Ｆｎの順で周波数は高くなる。また、各局部発振器ＬＯ１〜ＬＯｎは、それぞれの作製ばらつきに対するマージンを確保するために、それぞれの発振周波数範囲Ｆ１〜Ｆｎの一部がオーバーラップするように設定されている。
【００２５】
図３は、前記ＰＬＬ回路２５の具体的構成を示すブロック図である。このＰＬＬ回路２５は、前記前記選択回路２４で選択された各局部発振器ＬＯ１〜ＬＯｎの何れかからの各局部発振信号を超高速で分周するプリスケーラ４１と、前記プリスケーラ４１の出力を前記選局信号に対応した値で分周するプログラマブルカウンタ４２と、予め定める一定周波数のリファレンス信号を出力する基準発振器４３と、前記プログラマブルカウンタ４２の出力の位相が、リファレンス信号の位相に対して速いか遅いかを比較する位相比較器４４と、前記位相比較器４４の比較結果に応じた電圧を安定電流にて出力するチャージポンプ回路４５と、強制発振制御回路３１からの強制制御信号に応答して、前記チャージポンプ回路４５からの出力と、予め定める電源電圧Ｖｃｃと、ＧＮＤレベルとを切換えて出力する切換え回路４６と、前記切換え回路４６からの出力を平滑化して、前記チューニング電圧として、選択されている前記局部発振器ＬＯ１〜ＬＯｎの何れかに与えるフィルタ４７とを備えて構成されている。
【００２６】
こうして、局部発振器ＬＯ１〜ＬＯｎとＰＬＬ回路２５とで閉ループを構成することによって、局部発振器ＬＯ１〜ＬＯｎの出力の位相がリファレンス信号よりも速い場合、ＰＬＬ回路５から局部発振器ＬＯ１〜ＬＯｎへは位相を遅くするチューニング電圧が出力され、これに対して、局部発振器ＬＯ１〜ＬＯｎの出力の位相がリファレンス信号よりも遅い場合、ＰＬＬ回路５から局部発振器ＬＯ１〜ＬＯｎへは位相を速くするチューニング電圧が出力される。このようにして、局部発振器ＬＯ１〜ＬＯｎの発振周波数は、選局信号に対応した周波数に収束し、選局すべき高周波信号を受信するための局部発振信号を、前記混合器２７，２８に与える。
【００２７】
上述のように構成される受信装置２１において、前記強制発振制御回路３１は、前記選局信号に応答し、第２〜第ｎ−１の局部発振器ＬＯ２〜ＬＯｎ−１が選択される場合、ならびに前記第１および第ｎの局部発振器ＬＯ１，ＬＯｎが選択されていても定常受信を行っている場合には、前記強制制御信号を、前記切換え回路４６が前記チャージポンプ回路４５からの出力に切換えるような出力とする。これに対して、発振周波数が最も低い前記第１の局部発振器ＬＯ１が選択された直後は、前記切換え回路４６を前記電源電圧Ｖｃｃに切換える強制制御信号を出力し、また発振周波数が最も高い前記第ｎの局部発振器ＬＯｎが選択された直後は、前記切換え回路４６を前記ＧＮＤレベルに切換える強制制御信号を出力する。
【００２８】
したがって、前記図２で示すように、前記第１の局部発振器ＬＯ１が選択された直後は、一旦チューニング電圧は前記電源電圧Ｖｃｃとなり、該第１の局部発振器ＬＯ１による局部発振信号は、発振周波数範囲Ｆ１内で最も高い周波数Ｆ１ｍａｘとなり、確実にＰＬＬ回路２５の動作周波数範囲Ｆ０内となる。その後、前記切換え回路４６がチャージポンプ回路４５からの出力に切換わり、チューニング電圧の低下によって、参照符４８で示すように、前記ＰＬＬ回路２５の動作周波数範囲Ｆ０内で周波数が低下してゆき、前記選局信号に対応した周波数に収束する。
【００２９】
同様に、前記第ｎの局部発振器ＬＯｎが選択された直後は、一旦チューニング電圧は前記ＧＮＤレベルとなり、該第ｎの局部発振器ＬＯｎによる局部発振信号は、発振周波数範囲Ｆｎ内で最も低い周波数Ｆｎｍｉｎとなり、確実にＰＬＬ回路２５の動作周波数範囲Ｆ０内となる。その後、前記切換え回路４６がチャージポンプ回路４５からの出力に切換わり、チューニング電圧の上昇によって、参照符４９で示すように、前記ＰＬＬ回路２５の動作周波数範囲Ｆ０内で周波数が上昇してゆき、前記選局信号に対応した周波数に収束する。
【００３０】
このようにして、広い受信周波数範囲を確保するために複数の局部発振器ＬＯ１〜ＬＯｎを設け、それらの何れか１つを選択回路２４で選択するにあたって、前記強制発振制御回路３１および切換え回路４６によって、局部発振信号の周波数を確実にＰＬＬ回路２５の動作周波数範囲Ｆ０内とすることができ、プロセスのバラツキを考慮した設計を行わなくても、デッドロックとなることを確実に防止することができる。
【００３１】
また、そのデッドロック防止のための強制的な制御も、最も発振周波数が高い第１の局部発振器ＬＯ１や最も発振周波数が低い第ｎの局部発振器ＬＯｎを選択する場合にしか行わないので、不要な制御を行うことなく、収束時間を短縮することもできる。
【００３２】
本発明の実施の他の形態について、図４に基づいて説明すれば、以下のとおりである。
【００３３】
図４は、本発明の実施の他の形態の衛星デジタルテレビジョン放送の受信装置５１の電気的構成を示すブロック図である。この受信装置５１は、前述の受信装置２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この受信装置５１では、ＰＬＬ回路２５から局部発振器ＬＯ１，ＬＯｎに与えられるチューニング電圧から、該局部発振器ＬＯ１，ＬＯｎが設定された周波数で収束するか否かを検出するロック検出回路５２が設けられており、前記強制発振制御回路３１は、このロック検出回路５２の検出結果に基づき、動作することである。
【００３４】
すなわち、前記局部発振器ＬＯ１，ＬＯｎが選択されても、それらの発振周波数範囲Ｆ１，Ｆｎが前記ＰＬＬ回路２５の動作周波数範囲Ｆ０内にある場合は上述のような強制的な発振周波数の制御を行う必要はなく、前記プロセスのばらつきによって、前記動作周波数範囲Ｆ０を超える場合にのみ、前記ロック検出回路５２は前記強制発振制御回路３１に、強制的な発振周波数の制御を行わせる。これは、局部発振器ＬＯ１，ＬＯｎが前記ＰＬＬ回路２５の動作周波数範囲Ｆ０外にあると、チューニング電圧は最大値または最小値まで達し、張付いた状態になることから、前記ロック検出回路５２は、このチューニング電圧値を検知することで、発振周波数が設定した周波数に収束するか否かが判定可能であることを利用している。
【００３５】
したがって、前記最も発振周波数が高い第１の局部発振器ＬＯ１または最も発振周波数が低い第ｎの局部発振器ＬＯｎが選択される場合で、かつデッドロック対策が必要な場合にしか強制発振制御回路３１は動作しないので、不要な制御を行うことなく、収束時間を一層短縮することができる。
【００３６】
さらにまた、上述のように構成される受信装置２１，５１は、一般的にばらつきが大きい高集積回路に特に有効であり、高集積回路化することで、低消費電力化および低価格化を図ることができる。
【００３７】
【発明の効果】
本発明の高周波信号受信装置は、以上のように、広い受信周波数範囲を確保するために局部発振器を複数個設け、それらの何れか１つを選択使用するようにしたスーパーヘテロダイン方式の高周波信号受信装置において、前記局部発振器の発振周波数を制御するＰＬＬ回路に対して、最も発振周波数が高い局部発振器を選択する場合、一旦最も低い周波数となるように強制的に制御を行い、最も発振周波数が低い局部発振器を選択する場合、一旦最も高い周波数となるように、強制的に制御を行う。
【００３８】
それゆえ、プロセスのバラツキを考慮した設計、すなわち総ての局部発振器の発振周波数範囲よりもＰＬＬ回路の動作周波数範囲を広くしておくような設計を行うことなく、前記最も発振周波数が高い局部発振器や最も発振周波数が低い局部発振器を選択しても、デッドロックとなることを確実に防止することができる。また、そのデッドロック防止のための強制的な制御も、前記最も発振周波数が高い局部発振器や最も発振周波数が低い局部発振器を選択する場合にしか行わないので、不要な制御を行うことなく、収束時間を短縮することもできる。
【００３９】
また、本発明の高周波信号受信装置は、以上のように、前記局部発振器を電圧制御発振器で構成し、そのチューニング電圧が最大値または最小値に張付いた該電圧制御発振器の発振周波数が収束しないと判定される場合にのみ、前記強制的な制御を行う。
【００４０】
それゆえ、前記最も発振周波数が高い局部発振器または最も発振周波数が低い局部発振器が選択される場合で、かつデッドロック対策が必要な場合にしか強制制御は動作しないので、不要な制御を行うことなく、収束時間を一層短縮することができる。
【００４１】
さらにまた、本発明の高周波信号受信装置は、以上のように、集積回路上に形成される。
【００４２】
それゆえ、低消費電力化および低価格化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の衛星デジタルテレビジョン放送の受信装置の電気的構成を示すブロック図である。
【図２】図１で示す受信装置における複数の局部発振器の発振周波数範囲およびＰＬＬ回路の動作周波数範囲を示すグラフである。
【図３】図１で示す受信装置におけるＰＬＬ回路の具体的構成を示すブロック図である。
【図４】本発明の実施の他の形態の衛星デジタルテレビジョン放送の受信装置の電気的構成を示すブロック図である。
【図５】従来の衛星デジタルテレビジョン放送の受信装置の一般的な構成を示すブロック図である。
【図６】図５で示す受信装置における複数の局部発振器の発振周波数範囲およびＰＬＬ回路の動作周波数範囲を示すグラフである。
【図７】図５で示す受信装置におけるＰＬＬ回路の一般的な構成例を示すブロック図である。
【図８】図５で示す受信装置における局部発振器の発振周波数が、設定された周波数に収束される様子を示す図である。
【符号の説明】
２１，５１    受信装置
２２    フィルタ
２３    高周波増幅器
２４    選択回路
２５    ＰＬＬ回路
２６    ９０°移相器
２７，２８    混合器
２９，３０    フィルタ
３１    強制発振制御回路（制御回路）
４１    プリスケーラ
４２    プログラマブルカウンタ
４３    基準発振器
４４    位相比較器
４５    チャージポンプ回路
４６    切換え回路
４７    フィルタ
５２    ロック検出回路
ＬＯ１〜ＬＯｎ    局部発振器
【図１】
0003983582.tif 000002
【図２】
0003983582.tif 000003
【図３】
0003983582.tif 000004
【図４】
0003983582.tif 000005
【図５】
0003983582.tif 000006
【図６】
0003983582.tif 000007
【図７】
0003983582.tif 000008
【図８】
0003983582.tif 000009