(57)【特許請求の範囲】
【請求項１】
開口を有する絶縁膜が、表面上に形成された半導体基板を準備する工程と、
前記絶縁膜の表面及び前記開口の内面を覆うように、ＴａもしくはＴａＮからなるバリア層を形成する工程であって、該バリア層を、基板温度２００℃未満の条件でスパッタリングにより堆積した後に２００℃以上の温度で熱処理して形成するか、または基板温度２００℃以上の条件でＴａ膜をスパッタリングにより堆積した後に該Ｔａ膜を窒素プラズマに晒して窒化して形成する工程と、
前記バリア層の上に、銅からなるシード層を形成する工程と、
前記シード層の上に、銅からなる導電膜を、めっきにより形成する工程と
を有する半導体装置の製造方法。
【請求項２】
前記バリア層を形成する工程の後、前記シード層を形成する工程の前に、さらに、前記バリア層の表面上に、Ｚｒ、Ｃｄ、Ａｇ、Ｐｂ、Ｚｎ、ＺｒＮからなる群より選択された少なくとも一つの材料からなる密着層を形成する工程を含み、前記シード層を形成する工程において、該シード層を前記密着層上に形成する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体基板を準備する工程が、
半導体基板の表面上に、絶縁膜を形成する工程と、
前記絶縁膜に開口を形成し、該開口の底面に導電性領域を露出させる工程と
を含み、
前記導電膜を形成する工程の後、さらに、前記半導体基板上に形成されている膜を研磨し、前記絶縁膜の上面を露出させるとともに、前記開口内に、前記導電膜の一部を残す工程を有する請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記バリア層を形成する工程において、Ｔａをターゲットとし、スパッタガスとしてアルゴンと窒素とを含む混合ガスを用い、成膜終了時におけるスパッタガス中の窒素分圧が、成膜開始時における窒素分圧よりも高くなるように制御して成膜を行う請求項１〜３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に銅からなる導電膜を、めっきにより形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
高集積化され微細化された半導体集積回路装置の配線材料として、低抵抗で高いエレクトロマイグレーション耐性を有する銅（Ｃｕ）が注目されている。以下、従来の銅配線の形成方法について説明する。
【０００３】
半導体基板上に層間絶縁膜を形成し、この層間絶縁膜にビアホールや配線溝を形成する。層間絶縁膜の上面、及びビアホールや配線溝の内面を、バリア層で覆う。バリア層上に銅からなるシード層を形成する。このシード層上に銅膜を電解めっきにより形成する。層間絶縁膜の上面が露出するまで化学機械研磨（ＣＭＰ）を行い、ビアホールや配線溝内に銅膜の一部を残す。このような配線の形成方法は、ダマシン法と呼ばれている。
【０００４】
【発明が解決しようとする課題】
上述のバリア層の材料として、例えばタンタル（Ｔａ）や窒化タンタル（ＴａＮ）等が用いられる。このとき、バリア層とシード層との界面の密着性が十分でないため、研磨時に生ずる機械的応力により、めっきされた銅膜が剥離しやすい。
【０００５】
また、バリア層上にシード層を形成する際に、銅の凝集現象が生じ、シード層のカバレッジ率が低下する。カバレッジ率の低いシード層上に銅をめっきすると、銅膜中に空孔が生じやすい。めっき前にバリア層が露出していると、バリア層の表面がめっき液に接触してしまい、バリア層と銅膜との界面が劣化する。銅膜中の空孔や界面の劣化は、銅配線の信頼性低下の原因になる。
【０００６】
特開平１１−２３８７９４号公報に、銅配線の信頼性を高めることができる配線形成方法が開示されている。この方法によると、層間絶縁膜の上面を密着層で覆い、密着層と層間絶縁膜との積層構造にビアホールを形成する。露出している表面をバリア層で覆い、異方性エッチングを行う。この異方性エッチングにより、ビアホールの底面及び密着層の表面上に堆積しているバリア層が除去され、ビアホールの側面上にのみバリア層が残る。この状態で、銅からなるシード層を形成し、さらに、銅配線層をめっきにより形成する。
【０００７】
ところが、この方法では、密着層を形成した後、シード層を形成するまでに、ビアホールの形成工程及び異方性エッチングの工程が行われる。従って、密着層の表面が大気に晒されることになる。密着層の表面が一旦大気に晒されると、密着層としての機能が低下し十分な効果を発揮できなくなる。
【０００８】
本発明の目的は、抵抗の増加を抑制し、かつ下地表面との密着性の高い銅配線を形成することが可能な半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の一観点によると、開口を有する絶縁膜が、表面上に形成された半導体基板を準備する工程と、前記絶縁膜の表面及び前記開口の内面を覆うように、ＴａもしくはＴａＮからなるバリア層を形成する工程であって、該バリア層を、基板温度２００℃未満の条件でスパッタリングにより堆積した後に２００℃以上の温度で熱処理して形成するか、または基板温度２００℃以上の条件でＴａ膜をスパッタリングにより堆積した後に該Ｔａ膜を窒素プラズマに晒して窒化して形成する工程と、前記バリア層の上に、銅からなるシード層を形成する工程と、前記シード層の上に、銅からなる導電膜を、めっきにより形成する工程とを有する半導体装置の製造方法が提供される。
【００１０】
上述の条件で形成したバリア層は、比較的高い結晶性を有する。その上にシード層を形成すると、成長時の銅の凝集を抑制することができる。さらに、導電膜の密着性を高めることができる。
【００１１】
【発明の実施の形態】
図１を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する、
図１（Ａ）に示すように、シリコン基板１の表面上に、酸化シリコンからなる絶縁膜２を、例えば化学気相成長（ＣＶＤ）により形成する。絶縁膜２の表面上に、窒化タンタル（ＴａＮ）からなる厚さ３０ｎｍのバリア層３を形成する。バリア層３の形成は、ＴａのターゲットをＡｒとＮ2との混合ガスを用いてスパッタリングすることにより行われる。なお、成膜時の基板温度を５０〜２５０℃の範囲内で変化させて複数の試料を作製した。
【００１２】
バリア層３の表面上に、銅（Ｃｕ）からなる厚さ１００〜３００ｎｍのシード層４を形成する。シード層４の形成は、基板温度を１００℃とし、ＣｕのターゲットをＡｒガスを用いてスパッタリングすることにより行われる。シード層４の表面上に、Ｃｕからなる導電膜５を電解めっきにより形成する。
【００１３】
図１（Ｂ）は、ＴａＮからなるバリア層３のＸ線回折による分析結果を示す。横軸は、バリア層３の成膜時の基板温度を単位「℃」で表し、左縦軸は、ＴａＮの（１０１）面に対応する回折光の強度を単位「ｃｐｓ」で表し、右縦軸は、ＴａＮの（１０１）面のロッキングカーブの半値幅を単位「度」で表す。図中の黒丸が回折光の強度を示し、黒四角がロッキングカーブの半値幅を示す。
【００１４】
バリア層３の成膜温度を１５０℃以下として作製した試料においては、回折光の強度が低く、成膜温度を２００℃以上として作製した試料においては、回折光の強度が高いことがわかる。また、回折光の強度が高くなるに従って、ロッキングカーブの半値幅が小さくなっている。この分析結果から、基板温度を２００℃以上にしてバリア層３を形成することにより、バリア層３の結晶性が高められることがわかる。
【００１５】
図１（Ｃ）は、基板温度３００℃で成膜したＴａＮバリア層３の上に、基板温度を１００℃としてスパッタリングにより形成した厚さ１０ｎｍの銅膜の表面の電子顕微鏡写真をスケッチした図である。参考のために、図１（Ｄ）に、室温で成膜したＴａＮ膜の上に、図１（Ｃ）の場合と同一の条件で形成した銅膜の表面の顕微鏡写真をスケッチした図を示す。
【００１６】
図１（Ｃ）及び（Ｄ）のハッチを付した部分が、銅膜の形成されている部分に相当し、ハッチを付していない部分には、下地のバリア層３が露出している。図１（Ｃ）の場合は、基板面内方向への成長が促進されていることがわかる。これは、下地のＴａＮからなるバリア層３の結晶性が高いため、バリア層３の表面の濡れ性が高くなり、Ｃｕの凝集が抑制されたためと考えられる。
【００１７】
ＴａＮからなるバリア層３の成膜温度を２００℃以上としてＴａＮの結晶性を高めることにより、バリア層３とシード層４との密着性が高まると予測される。実際に、バリア層３の成膜温度を２００℃として作製した複数の試料のテープテストを行ったところ、銅からなる導電膜５の剥がれは生じなかった。これに対し、成膜温度を２５℃として作製した複数の試料のテープテストを行ったところ、約７０％の試料で導電膜５の剥がれが生じた。
【００１８】
上述のように、ＴａＮからなるバリア層３の成膜温度を２００℃以上とすることにより、Ｃｕからなる導電膜５の密着性を高めることができる。また、シード層４を形成する際のＣｕの凝集を抑制できるため、導電膜５内の空孔の発生を防止することができる。
【００１９】
上記第１の実施例では、バリア層３の成膜温度を２００℃としたが、成膜温度を２００℃未満とし、成膜後に熱処理を行ってＴａＮの結晶性を高めてもよいであろう。
【００２０】
図２に、室温で成膜し、その後熱処理を行ったＴａＮ膜のＸ線回折による分析結果を示す。横軸は、成膜後の熱処理温度を単位「℃」で表し、左縦軸は、ＴａＮの（１０１）面に対応する回折光の強度を単位「ｃｐｓ」で表し、右縦軸は、（１０１）面のロッキングカーブの半値幅を単位「度」で表す。図中の黒丸が回折光の強度を示し、黒四角がロッキングカーブの半値幅を示す。
【００２１】
成膜後の熱処理温度を２００℃以上とすると、ＴａＮ膜の結晶性が高まっていることがわかる。なお、熱処理時間は、いずれの場合も１０分である。
【００２２】
実際に、ＴａＮ膜を室温で堆積し、その後２００℃で１０分間の熱処理を行ってバリア層３を形成した複数の試料についてテープテストを行ったところ、導電膜５の剥がれは生じなかった。ＴａＮ膜を成膜した後に、２００℃以上の温度で熱処理を行ってバリア層を形成しても、上記第１の実施例の場合と同様の効果を得られることがわかる。
【００２３】
上記第１の実施例では、反応性スパッタリングによりＴａＮからなるバリア層３を形成したが、以下に示す他の方法で形成してもよい。例えば、基板温度を２００℃以上としてＴａ膜をスパッタリングにより形成し、このＴａ膜を窒素プラズマに晒して窒化することによってＴａＮ膜を形成してもよい。
【００２４】
また、バリア層３としてＴａＮの代わりにＴａを用いてもよい。この場合、Ｔａ膜の成膜温度を２００℃以上とするか、もしくは成膜後に２００℃以上の熱処理を行うことにより、第１の実施例の場合と同様の効果が確認された。
【００２５】
次に、図３及び図４を参照して、第２の実施例による半導体装置の製造方法について説明する。
【００２６】
図３（Ａ）は、第２の実施例による方法で作製された積層構造の断面図を示す。バリア層３とシード層４との間にジルコニウム（Ｚｒ）からなる厚さ１０ｎｍの密着層６が配置されている。その他の構成は、図１（Ａ）に示した第１の実施例の場合と同様である。密着層６の形成は、基板温度を室温とし、ＺｒのターゲットをＡｒガスを用いてスパッタリングすることにより行われる。ＴａＮからなるバリア層３を、基板加熱を行って成膜した試料と、室温でＴａＮ膜を形成し、その後熱処理を行ってバリア層３を形成した試料とを作製した。
【００２７】
図３（Ｂ）は、これらの試料の密着層６を、Ｘ線回折により分析した結果を示す。横軸は、バリア層３の成膜温度もしくはＴａＮ膜の熱処理温度を単位「℃」で表し、縦軸は、Ｚｒの（１０１）面に対応する回折光の強度を単位「ｃｐｓ」で表す。図中の黒丸が、基板加熱を行ってバリア層３を形成した試料に対応し、黒四角が、ＴａＮ膜の成膜後に熱処理を行ってバリア層３を形成した試料に対応する。バリア層３の成膜温度を２００℃以上とするか、または成膜後の熱処理温度を２００℃以上とすることにより、Ｚｒからなる密着層の結晶性が高まっていることがわかる。
【００２８】
図３（Ｃ）及び（Ｄ）は、密着層６の表面上に、厚さが１０ｎｍになるように銅膜を形成した場合の基板表面の電子顕微境写真をスケッチした図を示す。図３（Ｃ）は、ＴａＮからなるバリア層３の成膜温度を３００℃とした場合のものであり、図３（Ｄ）は、バリア層３の成膜温度を室温とした場合である。
【００２９】
図３（Ｃ）及び（Ｄ）のハッチを付した部分が、銅膜の形成されている部分に相当し、ハッチを付していない部分に、下地の密着層６が露出している。図３（Ｃ）の場合は、基板面内方向への成長が促進されていることがわかる。これは、下地のＺｒからなる密着層６の結晶性が高いために、Ｃｕの凝集が抑制されたためと考えられる。
【００３０】
図４は、密着層６上に、厚さが１０ｎｍになるように銅膜を形成した試料のシート抵抗の、成膜温度依存性を示す。横軸は、銅膜の成膜温度を単位「℃」で表し、縦軸は、シート抵抗を単位「Ω／□」で表す。図中の白丸は、バリア層３の成膜温度を３００℃とした試料に対応し、黒丸は、バリア層３の成膜温度を室温とした場合に対応する。
【００３１】
銅膜の成膜温度が１２０℃以下の場合には、両者に差は見られない。銅膜の成膜温度を約１７０℃とすると、バリア層３を室温で成膜した試料の銅膜のシート抵抗が、バリア層３を３００℃で成膜した試料の銅膜のシート抵抗よりも高くなっている。シート抵抗が増加したのは、銅膜の成膜時に個々のＣｕ結晶の凝集が大きくなり、結晶粒同士の接触面積が小さくなったためと考えられる。
【００３２】
バリア層３の成膜温度を３００℃とした場合には、図３（Ｂ）に示したように、密着層６の結晶性が高くなる。これにより、銅膜の成膜時における密着層６の表面の濡れ性が高くなり、Ｃｕの凝集が抑制されるため、抵抗の増加が見られなかったと考えられる。
【００３３】
図３（Ｃ）及び図４では、バリア層３の成膜温度を３００℃とした場合を示したが、バリア層３の成膜温度を２００℃以上とすればバリア層３の結晶性が高まるため、同様の効果が得られるであろう。
【００３４】
上述の分析結果から、密着層６の結晶性を高めることにより、密着層６とシード層４との密着性が高まると予測される。実際に、バリア層３の成膜温度を２００℃として作製した複数の試料のテープテストを行ったところ、銅からなる導電膜５の剥がれは生じなかった。これに対し、成膜温度を２５℃として作製した複数の試料のテープテストを行ったところ、約８０％の試料で導電膜５の剥がれが生じた。
【００３５】
上述のように、ＴａＮからなるバリア層３の成膜温度を２００℃以上とすることにより、その上の密着層６の結晶性が高まり、Ｃｕからなる導電膜５の密着性を高めることができる。また、シード層４を形成する際のＣｕの凝集を抑制できるため、導電膜５内の空孔の発生を防止することができる。
【００３６】
上記第２の実施例では、密着層６を形成した後、基板を大気に晒すことなくシード層４を連続的に成膜することが可能である。このため、密着層６の表面の酸化による密着性の低下を防止することができる。
【００３７】
一般に、Ｃｕと密着性の高い金属は、熱処理によって銅内に拡散し合金を形成しやすい。合金が形成されると、銅膜の抵抗が低下してしまう。ところが、第２の実施例で用いたＺｒの、Ｃｕに対する固溶限は約０．１５重量％であり、非常に小さい。このため、密着層６を形成するＺｒが導電膜５内へ拡散する量は少ない。従って、Ｚｒからなる密着層６を銅膜に直接接触させても、合金化による抵抗の上昇は小さい。
【００３８】
上記実施例では、密着層６としてＺｒを用いたが、ＺｒＮを用いてもよい。その他に、Ｃｕへの固溶限の小さい材料、例えばＣｄ、Ａｇ、Ｐｂ等を用いてもよい。また、Ｚｎは、Ｃｕへの固溶限が比較的大きな材料であるが、Ｃｕと合金化しても抵抗の増加は少ない。このため、密着層としてＺｎを用いてもよいであろう。また、上記第２の実施例では、バリア層３としてＴａＮを用いたが、ＴａＮの代わりにＴａを用いても同様の効果を得られることが確認された。
【００３９】
本発明者らの実験によると、ＴａＮ膜上にＣｕ膜を形成する場合、ＴａＮ膜中のＮの組成比を高くすると、両者の密着性が高まることがわかった。従って、図１（Ａ）に示すＴａＮからなるバリア層３のうちシード層４側の部分におけるＮの組成比を、基板側の部分におけるＮの組成比よりも高くすることにより、密着性をより高めることができる。
【００４０】
このような組成比の分布を有するバリア層３は、Ｔａ膜を形成した後に、このＴａ膜を窒化することによって得られる。また、Ｔａのターゲットを、ＡｒとＮ2との混合ガス中でスパッタリングする場合、Ｎ2ガスの分圧比を徐々に高めることによっても、このようなバリア層３を形成することができる。
【００４１】
次に、図５を参照し、上記第１及び第２の実施例による半導体装置の製造方法を適用して、ダマシン法により銅配線を形成する方法を説明する。
【００４２】
図５（Ａ）に示すように、酸化シリコンからなる層間絶縁膜２０の上層部の一部に配線２１が形成されている。配線２１及び層間絶縁膜２０の表面を覆うように酸化シリコンからなる層間絶縁膜２２を堆積する。層間絶縁膜２２の堆積は、例えば、ＣＶＤにより行う。
【００４３】
図５（Ｂ）に示すように、層間絶縁膜２２に、配線２１の表面の一部を露出させるビアホール２３を形成する。
【００４４】
図５（Ｃ）に示すように、層間絶縁膜２２に、ビアホール２３と部分的に重なる配線用の溝２５を形成する。配線溝２５は、層間絶縁膜２２の厚さよりも浅い。溝２５の底面の一部にビアホール２３が開口する。ビアホール２３及び配線溝２５の形成は、例えばエッチングガスとしてＣＦ4を用いたドライエッチングにより行う。
【００４５】
図５（Ｄ）に示すように、ビアホール２３と配線溝２５の内面、及び層間絶縁膜２２の表面上に、バリア層３０を形成する。バリア層３０の形成は、図１（Ａ）の第１の実施例で説明したバリア層３の形成と同様の方法で行う。バリア層３０の表面上に、Ｃｕからなるシード層３１を形成する。シード層３１の形成は、図１（Ａ）のシード層４の形成と同様の方法で行う。シード層３１の上に、Ｃｕからなる導電層３２を、電解めっきにより形成する。
【００４６】
図５（Ｅ）に示すように、バリア層３０から導電層３２までの積層構造のうち不要な部分をＣＭＰにより除去し、表面を平坦化する。ビアホール２３及び配線溝２５内にのみ、バリア層３０ａ、シード層３１ａ、及び導電層３２ａが残る。このようにして、バリア層３０ａ、シード層３１ａ、及び導電層３２ａからなる配線３５が形成される。導電層３２の密着性が高いため、ＣＭＰ時における導電層３２の剥がれを防止できる。
【００４７】
なお、図３（Ａ）に示した第２の実施例の場合のように、バリア層３０とシード層３１との間に、Ｚｒ等からなる密着層を配置してもよい。
【００４８】
図６は、上記実施例による銅配線の形成方法を適用した半導体装置の断面図を示す。シリコン基板５０の表面にフィールド酸化膜５２が形成され、活性領域が画定されている。活性領域内に、ＭＯＳＦＥＴ５１が形成されている。この基板の表面上に、５層の配線層６１Ａ〜６１Ｅが形成されている。各配線層は、それぞれ層間絶縁膜６０Ａ〜６０Ｅにより相互に絶縁されている。層間絶縁膜６０Ａ〜６０Ｅの各々とそれに対応する配線層６１Ａ〜６１Ｅは、図５で説明した層間絶縁膜２２及び銅配線３５の形成と同様の方法で形成される。
【００４９】
各配線層６１Ａ〜６１Ｅは、Ａｌ配線に比べて低抵抗であるため、信号伝搬速度を速くし、処理速度の高速化を図ることができる。さらに、高いエレクトロマイグレーション耐性を得ることができるため、半導体装置の信頼性を向上させることが可能になる。
【００５０】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５１】
【発明の効果】
以上説明したように、本発明によると、ＴａもしくはＴａＮからなるバリア層の結晶性を高めることにより、その上に形成する銅膜の密着性を高めることができる。この銅膜をダマシン法に適用する場合、ＣＭＰ時の銅膜の剥がれを防止することができる。
【図面の簡単な説明】
【図１】図１（Ａ）は、第１の実施例による半導体装置の製造方法により作製された積層構造の断面図であり、図１（Ｂ）は、バリア層のＸ線回折の結果を示すグラフであり、図１（Ｃ）は、第１の実施例によるバリア層上に銅膜を形成した場合の基板表面の顕微鏡写真をスケッチした図であり、図１（Ｄ）は、参考例によるバリア層上に銅膜を形成した場合の基板表面の顕微鏡写真をスケッチした図である。
【図２】第１の実施例の変形例による方法で作製したバリア層のＸ線回折結果を示すグラフである。
【図３】図３（Ａ）は、第２の実施例による半導体装置の製造方法により作製された積層構造の断面図であり、図３（Ｂ）は、密着層のＸ線回折の結果を示すグラフであり、図３（Ｃ）は、第２の実施例による密着層上に銅膜を形成した場合の基板表面の顕微鏡写真をスケッチした図であり、図１（Ｄ）は、参考例による密着層上に銅膜を形成した場合の基板表面の顕微鏡写真をスケッチした図である。
【図４】第２の実施例及び比較例による方法で作製した密着層上に銅膜を堆積した状態におけるシート抵抗を示すグラフである。
【図５】ダマシン法による銅配線の形成方法を説明するための配線層の断面図である。
【図６】ダマシン法で形成した多層配線を有する半導体装置の断面図である。
【符号の説明】
１  シリコン基板
２  絶縁膜
３  バリア層
４  シード層
５  導電膜
６  密着層
２０、２２  層間絶縁膜
２１  下層配線
２３  ビアホール
３０  バリア層
３１  シード層
３２  導電層
３５  配線
５０  シリコン基板
５１  ＭＯＳＦＥＴ
５２  フィールド酸化膜
６０Ａ〜６０Ｅ  層間絶縁膜
６１Ａ〜６１Ｅ  配線層
【図１】
0004005295.tif 000002
【図２】
0004005295.tif 000003
【図３】
0004005295.tif 000004
【図４】
0004005295.tif 000005
【図５】
0004005295.tif 000006
【図６】
0004005295.tif 000007