(57)【特許請求の範囲】
【請求項１】
差動入力電圧をシングル・エンド出力電圧に変換する電子回路（２００）であって：
演算増幅器（２６０）；
負入力端子（２０２）および前記演算増幅器（２６０）の反転入力（２６２）の間に結合された抵抗Ｒ1 （２１０）；
前記演算増幅器（２６０）の前記反転入力（２６２）および出力（２６６）の間に結合された抵抗Ｒ2 （２２０）；
正入力端子（２０４）および前記演算増幅器（２６０）の非反転入力（２６４）の間に結合された抵抗Ｒ3 （２３０）；および
前記演算増幅器（２６０）の非反転入力（２６４）および基準端子（２０９）の間に結合された抵抗Ｒ4 （２４０）を有し、
前記負入力端子（２０２）および前記演算増幅器（２６０）の非反転入力（２６４）の間に結合された抵抗Ｒ5 （２５０）；
を更に含み、前記抵抗Ｒ3 （２３０）および前記抵抗Ｒ5 （２５０）の値はほぼ等しいことを特徴とする前記電子回路（２００）。
【請求項２】
前記抵抗Ｒ1 は第１の値を有し；
前記抵抗Ｒ2 は第２の値を有し；
前記抵抗Ｒ3 は第３の値を有し；
前記抵抗Ｒ4 は第４の値を有し、
前記第１の値の前記第２の値に対する比率は、前記第３の値の前記第４の値の２倍に対する比率にほぼ等しいことを特徴とする請求項１記載の電子回路（２００）。
【請求項３】
前記抵抗Ｒ3 ，Ｒ5 （２３０，２５０）は、その値がほぼＲ3＝Ｒ5という関係にあり、前記抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 （２１０，２２０，２３０，２４０，２５０）は、実成分および虚成分を有する復素抵抗であることを特徴とする請求項１記載の電子回路（２００）。
【請求項４】
電子回路（２００）であって：
反転入力（２６２），非反転入力（２６４）および出力（２６６）を有する演算増幅器（２６０）；
正入力端子（２０４）；
負入力端子（２０２）；
前記演算増幅器（２６０）の前記出力（２６６）に結合された出力端子（２０６）；
前記負入力端子（２０２）および前記演算増幅器（２６０）の反転入力（２６２）の間に結合された第１抵抗（２１０）；
前記演算増幅器（２６０）の反転入力（２６２）および前記出力（２６６）の間に結合された第２抵抗（２２０）；
前記正入力端子（２０４）および前記演算増幅器（２６０）の前記非反転入力（２６４）の間に結合された第３抵抗（２３０）；および
前記演算増幅器（２６０）の非反転入力（２６４）および基準端子（２０９）の間に結合された第４抵抗（２４０）；
から成り、
前記負入力端子（２０２）および前記演算増幅器（２６０）の非反転入力（２６４）の間に結合された第５抵抗（２５０）を更に含み；
前記第３抵抗（２３０）および前記第５抵抗（２５０）はほぼ等しい値を有し；
前記第１抵抗（２１０）の値および前記第２抵抗（２２０）の値の間の比率は、前記第３抵抗（２３０）の値および前記第４抵抗（２４０）の値の２倍の間の比率にほぼ等しい；
ことを特徴とする電子回路（２００）。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体電子素子に関し、特に差動電圧−シングル・エンド電圧変換器に関するものである。
【０００２】
【従来の技術】
混合集積回路のアナログ部分は、多くの場合、完全に差動式であるが、シングル・エンド出力を有する。差動−シングル・エンド変換器（以後、単に「変換器」と呼ぶ）は、二重経路入力信号をシングル・エンド出力信号に変換する電子回路である。
【０００３】
図１は、従来技術において既知の変換器１００の簡略回路図である。
【０００４】
変換器１００は、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 （１１０，１２０，１３０，１４０）および演算増幅器１６０から成る。
【０００５】
抵抗Ｒ1 （１１０）は、負入力端子１０２および演算増幅器１６０の反転入力１６２の間に結合されている。抵抗Ｒ2 （１２０）は、演算増幅器１６０の反転入力１６２および出力１６６の間に結合されている。出力１６６は、変換器１００の出力端子１０６に結合されている。抵抗Ｒ3 （１３０）は、正入力端子１０４および非反転入力１６４の間に結合されている。抵抗Ｒ4 （１４０）は、非反転入力１６４および基準端子１０９（例えば、接地）の間に結合されている。
【０００６】
詳しい説明のために、信号およびそれらのシンボルを導入する。特に指定されていない場合、全ての電圧は基準端子１０９（例えば、接地）を基準とするものとする。変換器１００は、入力電圧Ｖp ，Ｖn をそれぞれ入力端子１０４，１０２で受信し、出力電圧Ｖout を出力端子１０６に供給する。
【０００７】
入力電圧Ｖp ，Ｖn は共通モード成分Ｖpn’および差動モード成分Ｖp#，Ｖn#を有する。これらは、Ｖp ＝Ｖpn’＋Ｖp#およびＶn ＝Ｖpn’＋Ｖn#という関係にある。Ｖin# は差動入力電圧であり、Ｖin# ＝Ｖp −Ｖn ＝Ｖp#−Ｖn#である。
【０００８】
出力電圧Ｖout ＝Ｖout ’＋Ｖout#は、ＤＣ成分Ｖout ’およびＡＣ成分Ｖout#を有する。
【０００９】
演算増幅器１６０において、ＶniおよびＶi は、それぞれ、非反転入力１６４および反転入力１６２における電圧である。Ｖniおよびｖi は共通モード成分および差動モード成分であり、Ｖni＝Ｖnii ’＋Ｖni# およびＶi ＝Ｖnii ’＋Ｖi#である。
【００１０】
変換器１００において、入力電圧Ｖp ，Ｖn は出力電圧Ｖout に変換される。情報信号は差動即ちＡＣ電圧（Ｖp#，Ｖn#，Ｖin# ，Ｖout#）のみに存在し、一方、共通モード即ちＤＣ電圧（Ｖpn’，Ｖnii ’，Ｖout ’）は、例えば、ノイズまたは帯域制限のような、望ましくない効果に寄与する。
【００１１】
変換器１００は差動利得Ａ# ＝Ｖout#／Ｖin# を有し、これは線形であることが望ましい。また、変換器１００は、共通モード拒絶比ＣＭＲＲ(common mode rejection ratio) ＝Ｖpn’／Ｖout ’（ＣＭＲＲ＝ΔＶpn’／ΔＶout ’とも表わされる）を有し、これは最大にしなければならない。
【００１２】
抵抗がＲ1 ／Ｒ2 ＝Ｒ3 ／Ｒ4 という関係にある場合、非反転入力１６４における共通モード電圧Ｖnii ’はＤＣ出力電圧Ｖout ’に影響を与えない。この場合、変化ΔＶnii ’も、Ｖout ’に対する影響を有さない。しかしながら、共通モード電圧Ｖnii ’は、差動モード入力電圧Ｖin# に関係がある。差動増幅器１６０における共通モード電圧Ｖnii ’は、入力端子１０４，１０２における共通モード入力電圧Ｖpn’が一定であっても変化する。
【００１３】
演算増幅器１６０自体は共通モード電圧Ｖnii ’を拒絶することができ、その中でΔＶnii ’を変化させるので、ＤＣ出力電圧Ｖout ’は不変のままである。しかし、この特徴は、演算増幅器１６０の共通モード拒絶比（ＣＭＲＲ）によって制限される。ＣＭＲＲは、Ｖnii ’の変化にしたがって変動する可能性がある。ＣＭＲＲが十分に高い演算増幅器１６０の構築は不経済であり、しかも常に可能という訳ではない。
【００１４】
【発明が解決しようとする課題】
共通モード電圧Ｖnii ’は、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 の選択によって制限することが可能である。しかしながら、共通モードの拒絶を高めるには、高い抵抗率（Ｒ1 ／Ｒ2 ）が必要となり、変換器１００はノイズに対して更に敏感となる。
【００１５】
また、例えば、０．５ＭＨｚ以上の中間信号周波数および高信号周波数において高いＣＭＲＲ値を演算増幅器１６０に備えるのは困難である。更に高い周波数では、変換器１００の入力における共通モード容量が影響を及ぼすようになり、一層の性能劣化を招く。
【００１６】
広い範囲における共通モード電圧Ｖnii ’に対処するための演算増幅器１６０の能力は、供給電圧によって制限される。このため、従来技術の変換器１００を最近の低電圧回路において用いるのが更に困難となっている。
【００１７】
上述の問題は、変換器１００は究極的には単体回路(stand-alone) 回路でなければならず、より大きな信号処理チップには集積できないという結果に至る可能性がある。これは、最も普及している演算増幅器１６０および変換器１００の設計では、典型的な状況である。また、従来技術の変換器１００では、ＣＭＲＲ，抵抗値，ノイズ，帯域，フィードバック・ループ深度等のような異なるファクタを最適化することは困難である。したがって、従来技術の欠陥のいくつかまたは全てを克服する変換器を提供することが、現に必要となっている。
【００１８】
【課題を解決するための手段】
本発明の差動−シングル・エンド変換器は、抵抗網および演算増幅器から成る。従来技術の変換器と比較すると、演算増幅器の非反転入力および変換器の負入力端子の間に、抵抗が配置されている。非反転入力における共通モード電圧は、変換器の差動入力電圧には依存せず、変動は少ない。このため、ＣＭＲＲが低い演算増幅器の使用が可能となり、しかも変換器は低電圧の用途に適したものとなる。
【００１９】
【発明の実施の形態】
図２は、本発明による電子回路２００の簡略回路図である。電子回路２００（以後、変換器２００と呼ぶ）は、差動信号をシングル・エンド信号に変換する。変換器２００は、抵抗網２０５および演算増幅器２６０から成る。抵抗網２０５は、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 （２１０，２２０，２３０，２４０，２５０）から成る。尚、ここで用いる「抵抗」という用語は、抵抗，インダクタンス，および容量を有するあらゆる素子を示すことを意図する。
【００２０】
抵抗Ｒ1 （２００）は、負入力端子２０２および演算増幅器２６０の反転入力２６２の間に結合されている。抵抗Ｒ2 （２２０）は、演算増幅器２６０の反転入力２６２および出力２６６の間に結合されている。出力２６６は、変換器２００の出力端子２０６に結合されている。抵抗Ｒ3 （２３０）は、正入力端子２０４および非反転入力２６４へのノード２６５の間に結合されている。抵抗Ｒ4 （２４０）は、非反転入力２６４におけるノード２６５および基準端子２０９の間に結合されている。抵抗Ｒ5 （２５０）は、負入力端子２０２および非反転入力２６４におけるノード２６５間に結合されている。
【００２１】
電圧は、従来技術の変換器１００における電圧と同様に定義する。特に指定がない場合、全ての電圧は基準端子２０９（例えば、接地）を基準とするものとする。
【００２２】
変換器２００は、入力端子２０４，２０２において、入力電圧Ｖp ，Ｖn をそれぞれ受信し、出力電圧Ｖout を出力端子２０６に供給する。
【００２３】
入力電圧Ｖp ，Ｖn は共通モード成分Ｖpn’および差動モード成分Ｖp#，Ｖn#を有する。これらは、Ｖp ＝Ｖpn’＋Ｖp#およびＶn ＝Ｖpn’＋Ｖn#という関係にある。Ｖin# は差動入力電圧であり、Ｖin# ＝Ｖp −Ｖn ＝Ｖp#−Ｖn#である。
【００２４】
出力電圧Ｖout は、ＤＣ成分Ｖout ’およびＡＣ成分ＶACを有し、Ｖout ＝Ｖout ’＋Ｖout#である。
【００２５】
演算増幅器２６０において、ＶniおよびＶi は、それぞれ非反転入力２６４および反転入力２６２における電圧である。ＶniおよびＶi は共通モード成分および差動モード成分を有し、それぞれ、Ｖni＝Ｖnii ’＋Ｖni# およびＶi ＝Ｖnii ’＋Ｖi#である。
【００２６】
従来技術の変換器１００と比較すると、変換器２００は抵抗Ｒ5 を備えている。抵抗Ｒ3 および抵抗Ｒ5 の値はほぼ等しい。
【００２７】
Ｖp はＶniに対して以下の関係にある。
【００２８】
Ｖni＝Ｖp*Ｒ4 ／（Ｒ3 ＋Ｒ4 ）                          （１）
ＶniおよびＶn はＶout に対して以下の関係にある。
【００２９】
Ｖout −Ｖni＝（Ｖn −Ｖni）* （−Ｒ2 ／Ｒ1 ）       （２）
Ｖout ＝Ｖni* （Ｒ2 ／Ｒ1 ＋１）−Ｖn*Ｒ2 ／Ｒ1          （３）
共通モード電圧Ｖpn’に関して、Ｒ3 をＲ5 に並列に結合することが考えられる。この場合、共通モード電圧Ｖnii ’は次の式に等しくなる。
【００３０】
Ｖnii ’＝Ｖpn’* Ｒ4 ／（Ｒ3 ＃Ｒ5 ＋Ｒ4 ）         （４）
Ｒ3 ＃Ｒ5 は、Ｒ3*Ｒ5 ／（Ｒ3 ＋Ｒ5 ）の省略形である。
【００３１】
式（３）および式（４）を結合し、共通モードのみについて考慮する。
【００３２】
Ｖout ’＝Ｖpn’* ［Ｒ4 ／（Ｒ3 ＃Ｒ5 ＋Ｒ4 ））* （Ｒ2 ／Ｒ1 ＋１）−Ｒ2 ／Ｒ1 ］                                  （５）
出力２６６におけるＤＣ電圧Ｖout ’は、以下の条件ではゼロとなる。
Ｒ4 （Ｒ3 ＃Ｒ5 ＋Ｒ4 ）* （Ｒ2 ／Ｒ1 ＋１）＝Ｒ2 ／Ｒ1   （６）
Ｒ3 ＝Ｒ5 の場合、条件（６）は次のように簡略化することができる。
【００３３】
Ｒ1 ／Ｒ2 ＝Ｒ3 ／（２* Ｒ4 ）                          （７）
抵抗Ｒ1 （２１０）の値の抵抗Ｒ2 （２２０）の値に対する比率は、抵抗Ｒ3 （２３０）の値の抵抗Ｒ4 （２４０）の値の２倍に対する比率にほぼ等しい。条件（７）を満足する場合、入力電圧Ｖp ，Ｖn の共通モード変動ΔＶpn’は、出力電圧Ｖout に影響を与えることはない。
【００３４】
従来技術と比較した場合、非反転入力２６４における共通モード電圧Ｖnii ’は、差動入力電圧Ｖin# には関係がない。これが意味するのは、入力電圧Ｖin# が変化しても（ΔＶn#＝−ΔＶp#）、非反転入力２６４における共通モード成分Ｖnii ’は変化しないということである。電圧Ｖnii ’が一定である場合、演算増幅器２６０は、Ｖnii ’が変動している場合の演算増幅器よりも、低い共通モード・インピーダンスを有することができる。言い換えれば、従来技術の変換器１００において用いられる場合の演算増幅器１６０は、変動する電圧Ｖnii ’を受信できなければならない。演算増幅器１６０，２６０に対する供給電圧は、Ｖnii ’の範囲よりも高くなければならない。本発明の変換器２００では、Ｖnii ’の範囲は、抵抗網２０５によって大幅に低下させることができる。したがって、演算増幅器２６０に対する供給電圧の低下が可能となる。つまり、変換器２００は低電圧用途に適している。
【００３５】
非反転入力２６４における電圧Ｖnii ’は、一定値に保持されている。差動電圧Ｖin# は、ＡＣ出力電圧Ｖout#に増幅される。利得は、Ａ＝Ｒ2 ／Ｒ1 である。
【００３６】
本発明の一特定実施例についてのみ詳細に説明したが、本発明の範囲から逸脱することなく、この教示に基づいて種々の変更や改善が当業者には可能であることは認められよう。
【００３７】
例えば、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 は、実成分および虚成分を有する復素抵抗と交換することが可能である。かかる復素抵抗は、例えば、コンデンサ，コイル，その他の素子またはそれらの組み合わせとすることができる。その場合、変換器２００は、例えば、フィルタの機能のように、追加機能を有することができる。
【００３８】
以上、本発明について記載したが、本発明による変換器は、負入力端子および非反転入力間に結合された追加の抵抗Ｒ5 を含むことが認められよう。本発明の変換器は、従来技術の全特性に加えて、追加の利点を有する。例えば、演算増幅器の入力における共通モード電圧Ｖnii ’は、差動入力電圧Ｖin# とは無関係である。更に、演算増幅器のＣＭＲＲに対するの要件を緩和することができる。これによって、以前では高価な演算増幅器を使用しなければならなかった回路において、ＣＭＲＲおよび共通モード・インピーダンスが低い演算増幅器の価格効率的な使用が可能となる。
【００３９】
したがって、本発明の変換器は、特に低電圧の用途に相応しいものである。
【図面の簡単な説明】
【図１】従来技術による差動−シングル・エンド変換器の簡略回路図。
【図２】本発明の好適実施例による差動−シングル・エンド変換器の簡略回路図。
【符号の説明】
２００    電子回路
２０２    負入力端子
２０４    正入力端子
２０５    抵抗網
２０９    基準端子
２１０，２２０，２３０，２４０，２５０    抵抗
２６０    演算増幅器
２６２    反転入力
２６４    非反転入力
２６５    ノード
２６６    出力１
【図１】
0003953590.tif 000002
【図２】
0003953590.tif 000003