(57)【特許請求の範囲】
【請求項１】
第１導電型不純物領域の両端側に、配線と接触する第２導電型不純物領域がそれぞれ形成された多結晶シリコン層からなり、前記第２導電型領域はＰＮ接合面が前記多結晶シリコン層の側面に露出しないように前記第１導電型不純物領域内に形成されている半導体抵抗素子。
【請求項２】
前記第１導電型不純物領域はＮ型不純物領域であり、前記第２導電型不純物領域はＰ型不純物領域である請求項１に記載の半導体抵抗素子。
【請求項３】
以下の工程（Ａ）〜（Ｅ）を含む半導体抵抗素子の製造方法。
（Ａ）半導体基板上にシリコン酸化膜を形成し、さらにその上に多結晶シリコン層を形成する工程、
（Ｂ）前記多結晶シリコン層に第１導電型不純物を注入して第１導電型不純物領域を形成した後、前記多結晶シリコン層を半導体抵抗素子形状に加工する工程、
（Ｃ）前記多結晶シリコン層を層間絶縁膜で覆った後、前記第１導電型不純物領域上で、かつ前記第１導電型不純物領域の両端側に対応する位置の前記層間絶縁膜に配線引出し用のコンタクト穴を形成する工程、
（Ｄ）前記第１導電型不純物領域に、前記コンタクト穴を介して、第２導電型不純物を注入した後、熱処理を施して、ＰＮ接合面が前記多結晶シリコン層の側面に露出しないように第２導電型不純物領域を形成する工程、
（Ｅ）前記コンタクト穴内及び前記層間絶縁膜上にメタル配線を形成する工程。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、安定性のある半導体抵抗素子として多結晶シリコンを用いた半導体抵抗素子に関するものであり、特に１ｋΩ／□以上の高抵抗値の半導体抵抗素子に関するものである。
【０００２】
【従来の技術】
図１は従来の半導体抵抗素子を示す構造断面図である。
半導体基板１上にシリコン酸化膜３が形成されており、さらにその上に、Ｎ型不純物が注入されて半導体抵抗素子を構成する多結晶シリコン層５が形成されている。多結晶シリコン層５は、低濃度Ｎ型不純物領域５ａと、メタル配線とのオーミック接触を形成すべく低濃度Ｎ型不純物領域５ａの両端に形成された高濃度Ｎ型不純物領域５ｂ，５ｂから構成されている。シリコン酸化膜３上及び多結晶シリコン層５上には層間絶縁膜７が形成され、さらにその上にメタル配線９，９が形成されている。メタル配線９，９は、高濃度Ｎ型不純物領域５ｂ，５ｂ上の層間絶縁膜７に形成されたコンタクト穴１１，１１を介して、高濃度Ｎ型不純物領域５ｂ，５ｂに接続されている。
【０００３】
図１に示すような、いずれかの導電型の不純物のみで形成された半導体抵抗素子では、５０ｋΩ／□以上の抵抗を形成すべく低濃度不純物領域５ａの不純物濃度を薄くして形成すると、抵抗値が後の工程の熱処理等によって大きく変動し、所望する抵抗値が安定して得られないという問題があった。さらに、高濃度不純物領域５ｂが形成されているので、熱処理時における高濃度不純物領域５ｂの不純物の拡散によって低濃度不純物領域５ｂが両側から８〜１２μｍも狭くなるので少なくとも２０μｍ以上の長さが必要となり、所望する抵抗値を得るにはかなり長い半導体抵抗素子となっていた。
【０００４】
このような問題を解決すべく、第１導電型不純物領域の両側に第２導電型不純物領域が形成された多結晶シリコンからなる半導体抵抗素子が提案されている。図２はその半導体抵抗素子を示す構成断面図であり、（Ａ）は（Ｂ）のＡ−Ａ線に沿った断面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図である。
半導体基板１上にシリコン酸化膜３が形成されており、さらにその上に、半導体抵抗素子を構成する多結晶シリコン層１３が形成されている。多結晶シリコン層１３は、低濃度Ｎ型不純物領域１３ａと、その両端にＰＮ結合を形成して配置された高濃度Ｐ型不純物領域１３ｂ，１３ｂから構成されている。低濃度Ｎ型不純物領域１３ａと高濃度Ｐ型不純物拡散層１３ｂ，１３ｂの２つのＰＮ接合面は、多結晶シリコン層１３の側面に一部露出している。シリコン酸化膜３上及び多結晶シリコン層１３上には層間絶縁膜７が形成され、さらにその上にメタル配線９，９が形成されている。メタル配線９，９は、高濃度Ｐ型不純物領域１３ｂ，１３ｂ上の層間絶縁膜７に形成されたコンタクト穴１１，１１を介して、高濃度Ｐ型不純物領域１３ｂ，１３ｂに接続されている。
【０００５】
このような半導体抵抗素子では、高濃度Ｐ型不純物領域１３ｂ，１３ｂ間に電圧がかかると２つのＰＮ接合が逆方向と順方向で対向する構造になっているので、低濃度Ｎ型不純物領域１３ａの濃度を制御することによって逆方向電流値を設定でき、その逆方向電流値の大きさによって抵抗値の大きさを定義できる。この半導体抵抗素子では、図１に示した半導体抵抗素子のように低濃度Ｎ型不純物領域５ａの長さで抵抗値が決まるのではなく、ＰＮ接合が存在するいずれかの部分のみで抵抗値が決まるので、低濃度Ｎ型不純物領域１３ａをかなり短く形成することができる。また、２つのＰＮ接合が逆方向と順方向で対向する構造になっているので、双方向抵抗素子として扱うことができる。
【０００６】
【発明が解決しようとする課題】
しかし、図２に示す半導体抵抗素子では、低濃度Ｎ型不純物領域１３ａと高濃度Ｐ型不純物領域１３ｂ，１３ｂのＰＮ接合面の一部が多結晶シリコン層１３の側壁に露出しているので、高電圧下では、ＰＮ接合面が露出している多結晶シリコン層１３の角の部分での接合リーク電流が大きくなって抵抗値が安定せず、使用できないという問題があった。
そこで本発明は、接合リーク電流を抑制し、高電圧下でも使用し得る半導体抵抗素子を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体抵抗素子は、第１導電型不純物領域の両端側に、配線と接触する第２導電型不純物領域がそれぞれ形成された多結晶シリコン層からなり、第２導電型領域はＰＮ接合面が多結晶シリコン層の側面に露出しないように前記第１導電型不純物領域内に形成されている半導体抵抗素子である。
【０００８】
第２導電型領域は第１導電型領域と第２導電型領域のＰＮ接合面が多結晶シリコン層の側面に露出しないように形成されているので、多結晶シリコン層の側面からの接合リーク電流を防止することができ、高電圧下でも使用することができる。
【０００９】
本発明に係る半導体抵抗素子の参考例は、Ｎ型不純物が１×１０16ｃｍ-3以下の濃度で注入された多結晶シリコン層の両端側にメタル配線がそれぞれ直接接触されてショットキー接合を形成してなる半導体抵抗素子である。
【００１０】
ショットキー接合にはショットキー障壁が存在し、整流作用が発生するので、２つのショットキーダイオードが逆方向と順方向で対向する構造になる。多結晶シリコン層のＮ型不純物濃度を制御することによって、ショットキーダイオードの逆方向電流の大きさを設定でき、その逆方向電流値によって抵抗値が決まる半導体抵抗素子を形成することができる。
この半導体抵抗素子では、ＰＮ接合は存在しないので、図２の従来技術のように接合リーク電流が流れることはない。さらに、メタル配線とのオーミック接触用の不純物領域が存在しないので、微細化を実現することができる。
【００１１】
本発明の半導体抵抗素子の製造方法は、以下の工程（Ａ）〜（Ｅ）を含むものである。
（Ａ）半導体基板上にシリコン酸化膜を形成し、さらにその上に多結晶シリコン層を形成する工程、
（Ｂ）多結晶シリコン層に第１導電型不純物を注入して第１導電型不純物領域を形成した後、多結晶シリコン層を半導体抵抗素子形状に加工する工程、
（Ｃ）多結晶シリコン層を層間絶縁膜で覆った後、第１導電型不純物領域上で、かつ第１導電型不純物領域の両端側に対応する位置の層間絶縁膜に配線引出し用のコンタクト穴を形成する工程、
（Ｄ）第１導電型不純物領域に、コンタクト穴を介して、第２導電型不純物を注入した後、熱処理を施して、ＰＮ接合面が多結晶シリコン層の側面に露出しないように第２導電型不純物領域を形成する工程、
（Ｅ）コンタクト穴内及び前記層間絶縁膜上にメタル配線を形成する工程。
【００１２】
本発明に係る半導体抵抗素子の製造方法によれば、ＰＮ接合面が多結晶シリコン層の側面に露出していない半導体抵抗素子を形成することができるとともに、第２導電型不純物領域を形成した後にコンタクト穴を形成する場合に比較して、写真製版時における第２導電型不純物領域とコンタクト穴のアライメントずれを考慮する必要がなくなり、さらに第２不純物領域の第１不純物領域への拡散を最小限に抑えることができるので、微細化を実現することができる。
【００１３】
【発明の実施の形態】
本発明の半導体抵抗素子において、第１導電型不純物領域はＮ型不純物領域であり、第２導電型不純物領域はＰ型不純物領域であることが好ましい。
その結果、第２導電型不純物領域としてのＰ型不純物領域とメタル配線とのオーミック接触を形成する際に、Ｐ型不純物領域の不純物濃度を比較的低濃度に設定できるので、高抵抗値を得るべく第１導電型不純物領域としてのＮ型不純物領域の不純物濃度を低濃度にしても、Ｐ型不純物領域の不純物濃度を低濃度にして高耐圧のＰＮ接合を形成することができる。さらに、Ｐ型不純物領域の不純物濃度を低濃度にした場合には、Ｐ型不純物のＮ型不純物領域への拡散を抑えることができるので、微細化を実現することができる。
【００１４】
【実施例】
図３は、半導体抵抗素子の一実施例を示す構成断面図であり、（Ａ）は（Ｂ）のＡ−Ａ線に沿った断面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図である。
半導体基板１上にシリコン酸化膜３が形成されており、さらにその上に、多結晶シリコン層１５が形成されている。多結晶シリコン層１５は、低濃度Ｎ型不純物領域（第１導電型不純物領域）１５ａと、低濃度Ｎ型不純物領域１５ａの両端側にＰＮ結合を形成して配置された高濃度Ｐ型不純物領域（第２導電型不純物領域）１５ｂ，１５ｂから構成されている。高濃度Ｐ型不純物領域１５ｂ，１５ｂは、低濃度Ｎ型不純物領域１５ａとのＰＮ接合面が多結晶シリコン層１５の側壁に露出しない位置に形成されている。シリコン酸化膜３上及び多結晶シリコン層１５上には層間絶縁膜７が形成され、さらにその上にメタル配線９，９が形成されている。メタル配線９，９は、高濃度Ｐ型不純物領域１５ｂ，１５ｂ上の層間絶縁膜７に形成されたコンタクト穴１１，１１を介して、高濃度Ｐ型不純物領域１５ｂ，１５ｂに接続されている。
【００１５】
図４は、この実施例の製造方法を示す工程断面図である。図４を用いて、この実施例の製造工程を説明する。
（Ａ）半導体基板１上にシリコン酸化膜３を形成し、さらにその上に不純物を含まない多結晶シリコン層１４を約２００〜６００ｎｍの厚さに成長させる。
（Ｂ）多結晶シリコン層１４に例えばＮ型不純物としてリンを５×１０12〜５×１０14ｃｍ-2のドーズ量で注入して多結晶シリコン層（低濃度Ｎ型不純物領域）１５ａを形成する。その後、その多結晶シリコン層１５ａをレジストパターンニングによってドライエッチングして所望の形状に加工する。
【００１６】
（Ｃ）多結晶シリコン層１５ａを絶縁するために、シリコン酸化膜からなる層間絶縁膜７で覆い、多結晶シリコン層１５ａの両端側に対応する位置の層間絶縁膜７に配線引出し用のコンタクト穴１１，１１を形成する。コンタクト穴１１，１１は、それらの底面が、次の工程（Ｄ）で形成する高濃度Ｐ型不純物領域１５ｂ，１５ｂが多結晶シリコン層１５ａの側面に露出しないように、多結晶シリコン層１５ａの隣接する側面からある一定以上の間隔をもって位置するように形成されている。
【００１７】
（Ｄ）多結晶シリコン層１５ａに、コンタクト穴１１，１１を介して、例えばＰ型不純物としてボロンを５×１０14〜５×１０15ｃｍ-2のドーズ量で注入した後、９００℃の処理温度で３０分間程度の熱処理を施して、高濃度Ｐ型不純物領域１５ｂ，１５ｂを形成する。これにより、図３に示す多結晶シリコン層１５、低濃度Ｎ型不純物領域１５ａも形成される。
その後、図３に示すように、コンタクト穴１１，１１内及び層間絶縁膜７上にメタル配線９，９を形成する。
【００１８】
この実施例では、メタル配線９，９を介して、高濃度Ｐ型不純物領域１５ｂ，１５ｂ間に電圧を印加すると、低濃度Ｎ型不純物領域１５ａと高濃度Ｐ型不純物領域１５ｂ，１５ｂの接合面に形成される２つのＰＮ接合が逆方向と順方向で対向して形成され、いずれかのＰＮ接合によって抵抗が構成される。このとき、図２に示す従来の半導体抵抗素子のように多結晶シリコン層１５の側壁にＰＮ接合面が露出していないので、接合リーク電流を抑制することができ、高電圧下でも使用することができる。
【００１９】
さらに、メタル配線９，９と接触する不純物領域として、Ｐ型不純物を注入した高濃度Ｐ型不純物領域１５ｂ，１５ｂを用いることにより、高濃度Ｐ型不純物領域１５ｂ，１５ｂとメタル配線９，９とのオーミック接触を形成する際の高濃度Ｐ型不純物領域１５ｂ，１５ｂの不純物濃度を比較的低濃度に設定できるので、高耐圧のＰＮ接合を形成することができる。さらに、高濃度Ｐ型不純物領域の不純物濃度を低濃度にした場合には、Ｐ型不純物の低濃度Ｎ型不純物領域１５ａへの拡散を抑えることができるので、微細化を実現することができる。
【００２０】
図４に示す製造方法によれば、高濃度Ｐ型不純物領域１５ｂ，１５ｂは、層間絶縁膜７にコンタクト穴１１，１１を形成した後、層間絶縁膜７をマスクにして低濃度Ｎ型不純物領域１５ａにボロンを注入して形成しているので、高濃度Ｐ型不純物領域１５ｂ，１５ｂとコンタクト穴１１，１１のアライメントずれを考慮する必要がなくなり、さらに高濃度Ｐ型不純物領域１５ｂ，１５ｂの低濃度Ｎ型不純物領域１５ａへの拡散を最小限にすることができるので、微細化を実現することができる。
【００２１】
上記の半導体抵抗素子の実施例及び製造方法の実施例では、第１導電型不純物領域に注入する不純物としてＮ型不純物であるリンを用い、第２導電型不純物領域に注入する不純物としてＰ型不純物であるボロンを用いているが、本発明はこれに限定されるものではなく、他のＮ型不純物及び他のＰ型不純物を用いてもよい。また、第１導電型不純物領域に注入する不純物としてＰ型不純物を用い、第２導電型不純物領域に注入する不純物としてＮ型不純物を用いてもよい。
【００２２】
図５は、半導体抵抗素子の参考例を示す構成断面図であり、（Ａ）は（Ｂ）のＡ−Ａ線に沿った断面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図である。
半導体基板１上にシリコン酸化膜３が形成されており、さらにその上に、多結晶シリコン層１７が形成されている。多結晶シリコン層１７は、低濃度Ｎ型不純物領域から構成されている。シリコン酸化膜３上及び多結晶シリコン層１７上には層間絶縁膜７が形成され、さらにその上にメタル配線９，９が形成されている。メタル配線９，９は、多結晶シリコン層１７の両端側の上方に位置する層間絶縁膜７に形成されたコンタクト穴１１，１１を介して、多結晶シリコン層１７に接続されている。
【００２３】
図６は、この参考例の工程断面図である。図６を用いて、この参考例の製造工程を説明する。
（Ａ）半導体基板１上にシリコン酸化膜３を形成し、さらにその上に不純物を含まない多結晶シリコン層１４を約２００〜６００ｎｍの厚さに成長させる。
（Ｂ）多結晶シリコン層１４に例えばＮ型不純物としてリンを１×１０12〜１×１０13ｃｍ-2のドーズ量で注入した後、その多結晶シリコン層をレジストパターンニングによってドライエッチングして所望の形状に加工し、多結晶シリコン層１７を形成する。
【００２４】
（Ｃ）多結晶シリコン層１７を絶縁するために、シリコン酸化膜からなる層間絶縁膜７で覆い、多結晶シリコン層１７の両端側に対応する位置の層間絶縁膜７に配線引出し用のコンタクト穴１１，１１を形成する。
その後、図５に示すように、コンタクト穴１１，１１内及び層間絶縁膜７上にメタル配線９，９を形成し、多結晶シリコン層１７に直接メタル配線９，９を接触させて、ショットキー接合を形成する。
【００２５】
この参考例では、メタル配線９，９間に電圧を印加すると、低濃度Ｎ型不純物領域１７とメタル配線９，９の接合面に形成される２つのショットキーダイオードが逆方向と順方向で対向して形成され、いずれかのショットキーダイオードによって抵抗が構成される。このとき、ＰＮ接合は存在しないので、図２の従来技術のように接合リーク電流が流れることはない。さらに、オーミック接触用の不純物領域が存在しないので、製造工程を短縮することができるとともに、半導体抵抗素子をさらに微細化を実現することができる。
【００２６】
【発明の効果】
本発明に係る半導体抵抗素子は、第１導電型不純物領域の両端側に、配線と接触する第２導電型不純物領域がそれぞれ形成された多結晶シリコン層からなり、第２導電型領域は第１導電型領域と第２導電型領域の接合面が多結晶シリコン層の側面に露出しないように形成されているので、多結晶シリコン層の側面からの接合リーク電流を防止することができ、高電圧下でも使用することができる。
【００２７】
半導体抵抗素子において、第１導電型不純物領域としてＮ型不純物領域を用い、第２導電型不純物領域としてＰ型不純物領域を用いるようにすれば、Ｐ型不純物領域とメタル配線とのオーミック接触を形成する際に、Ｐ型不純物領域の不純物濃度を比較的低濃度に設定できるので、高抵抗値かつ高耐圧の半導体抵抗素子を形成することができる。さらに、Ｐ型不純物領域の不純物濃度を低濃度にした場合には、Ｐ型不純物のＮ型不純物領域への拡散を抑えることができるので、微細化を実現することができる。
【００２８】
本発明の製造方法では、半導体基板上にシリコン酸化膜を形成し、さらにその上に多結晶シリコン層を形成し、その多結晶シリコン層に第１導電型不純物を注入して第１導電型不純物領域を形成した後、多結晶シリコン層を半導体抵抗素子形状に加工し、多結晶シリコン層を層間絶縁膜で覆った後、第１導電型不純物領域上で、かつ第１導電型不純物領域の両端側に対応する位置の層間絶縁膜に配線引出し用のコンタクト穴を形成し、第１導電型不純物領域に、コンタクト穴を介して、第２導電型不純物を注入した後、熱処理を施して、ＰＮ接合面が多結晶シリコン層の側面に露出しないように第２導電型不純物領域を形成し、コンタクト穴内及び前記層間絶縁膜上にメタル配線を形成ようにしたので、ＰＮ接合面が多結晶シリコン層の側面に露出していない半導体抵抗素子を形成することができるとともに、第２導電型不純物領域を形成した後にコンタクト穴を形成する場合に比較して、写真製版時における第２導電型不純物領域とコンタクト穴のアライメントずれを考慮する必要がなくなり、さらに第２不純物領域の第１不純物領域への拡散を最小限に抑えることができるので、微細化を実現することができる。
【図面の簡単な説明】
【図１】  従来の半導体抵抗素子を示す構造断面図である。
【図２】  第１導電型不純物領域の両側に第２導電型不純物領域が形成された多結晶シリコンからなる従来の半導体抵抗素子を示す構成断面図であり、（Ａ）は（Ｂ）のＡ−Ａ線に沿った断面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図である。
【図３】  半導体抵抗素子の一実施例を示す構成断面図であり、（Ａ）は（Ｂ）のＡ−Ａ線に沿った断面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図である。
【図４】  同実施例の製造方法を示す工程断面図である。
【図５】  半導体抵抗素子の参考例を示す構成断面図であり、（Ａ）は（Ｂ）のＡ−Ａ線に沿った断面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図である。
【図６】  同参考例の工程断面図である。
【符号の説明】
１  半導体基板
３  シリコン酸化膜
７  層間絶縁膜ン
９  メタル配線
１１  コンタクト穴
１４  不純物を含まない多結晶シリコン層
１５，１７  多結晶シリコン層
１５ａ  低濃度Ｎ型不純物領域
１５ｂ  高濃度Ｐ型不純物領域
【図１】
0003938261.tif 000002
【図２】
0003938261.tif 000003
【図３】
0003938261.tif 000004
【図４】
0003938261.tif 000005
【図５】
0003938261.tif 000006
【図６】
0003938261.tif 000007