(57)【特許請求の範囲】
【請求項１】
主走査方向に第１の所定ピッチで一列に並ぶ多数の光電変換素子からなる光電変換素子列を、副走査方向に第２の所定ピッチで相互に平行に並ぶように３列に配置し、前記第２の所定ピッチを前記第１の所定ピッチの１／３にして構成されるラインイメージセンサチップを、主走査方向に一列に複数個搭載した基板と、
前記ラインイメージセンサチップと被読取体とを副走査方向に相対的に移動させる副走査手段と、
被読取体からの反射光を正立等倍に前記ラインイメージセンサチップに集束させるためのレンズアレイと、
前記ラインイメージセンサチップの各光電変換素子列に前記被読取体からの反射光を前記レンズアレイを介して入射させるべく前記被読取体を照射する赤、緑、青各色の光源と、
前記３列の光電変換素子列を赤、緑、青各色に１列ずつ割当て、前記赤、緑、青各色の光源を所定の周期で順次点灯させて、点灯色に割当てられた光電変換素子列からの出力を点灯色の読取画像信号として順次採用する読取制御手段と、前記副走査手段を制御することにより、前記各色の１ラインの読み取り期間における、前記光電変換素子列と前記被読取体との副走査方向の相対的な移動距離を、前記光電変換素子列の副走査方向の配置ピッチの距離に一致させる副走査制御手段とを備えたことを特徴とする、画像読取装置。
【請求項２】
前記光源として、赤、緑、青各色の発光ダイオードを用い、各色の１ラインの読み取り期間毎に、始めの２／３の期間中点灯させ、残りの１／３の期間は消灯させる、請求項１に記載の画像読取装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、赤、緑、青各色の光源を順次点灯させることによりカラー読取を行うためのラインイメージセンサチップを用いた画像読取装置に関する。
【０００２】
【従来の技術】
画像読取装置として、赤、緑、青各色の光源を順次点灯させることにより、モノクロ用のラインイメージセンサチップを用いてカラー読取を行う構成のものがある。
【０００３】
このような画像読取装置に採用されている従来のラインイメージセンサチップは、図７に示すように、ラインイメージセンサチップ５１の長辺に沿って、すなわち主走査方向に多数の光電変換素子５２を所定のピッチＰで形成したものであった。
【０００４】
そして、従来の画像読取装置は、図８に示すように、赤、緑、青各色の光源を所定の点灯期間Ｔで順次点灯させ、各色の点灯期間Ｔのうち、始めの２／３の期間で光電変換素子５２に電荷を蓄積させ、残りの１／３の期間で光電変換素子５２から読取画像信号を出力させる構成であった。
【０００５】
また、点灯期間Ｔの間に、光電変換素子５２の主走査方向のピッチＰの１／３の距離だけ、原稿を副走査方向と反対の方向に搬送していた。すなわち、赤、緑、青の合計３色の１ラインの読み取りの間に、原稿を１画素分だけ搬送していた。このように、原稿を副走査方向と反対の方向に搬送すると、光電変換素子５２を副走査方向に移動させたのと同じ結果になるのである。
【０００６】
しかし、上記のような従来の画像読取装置では、図９に示すように、たとえば赤色の読み取り領域と緑色の読み取り領域との間に副走査方向に１／３画素分のずれが生じ、緑色の読み取り領域と青色の読み取り領域との間に副走査方向に１／３画素分のずれが生じる結果、正確な読み取りを行えないという課題があった。すなわち、相互に異なる部分を含む領域を読み取った結果の赤、緑、青各色の読取画像信号を組み合わせて１つの画素の読取画像信号とするので、色ずれにより色再現性が劣化するという課題があった。
【０００７】
【発明の開示】
本願発明は、上記した事情のもとで考え出されたものであって、赤、緑、青各色の読取領域のずれによる色再現性の劣化をなくし、忠実な再生画像を得ることのできるラインイメージセンサチップを用いた画像読取装置を提供することを、その課題とする。
【０００８】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００９】
本願発明によれば、主走査方向に第１の所定ピッチで一列に並ぶ多数の光電変換素子からなる光電変換素子列を、副走査方向に第２の所定ピッチで相互に平行に並ぶように３列に配置し、前記第２の所定ピッチを前記第１の所定ピッチの１／３にして構成されるラインイメージセンサチップを、主走査方向に一列に複数個搭載した基板と、前記ラインイメージセンサチップと被読取体とを副走査方向に相対的に移動させる副走査手段と、被読取体からの反射光を正立等倍に前記ラインイメージセンサチップに集束させるためのレンズアレイと、前記ラインイメージセンサチップの各光電変換素子列に前記被読取体からの反射光を前記レンズアレイを介して入射させるべく前記被読取体を照射する赤、緑、青各色の光源と、前記３列の光電変換素子列を赤、緑、青各色に１列ずつ割当て、前記赤、緑、青各色の光源を所定の周期で順次点灯させて、点灯色に割当てられた光電変換素子列からの出力を点灯色の読取画像信号として順次採用する読取制御手段と、前記副走査手段を制御することにより、前記各色の１ラインの読み取り期間における、前記光電変換素子列と前記被読取体との副走査方向の相対的な移動距離を、前記光電変換素子列の副走査方向の配置ピッチの距離に一致させる副走査制御手段とを備えたことを特徴とする、画像読取装置が提供される。
【００１０】
光電変換素子としては、ホトトランジスタを用いることができるが、これに限らず、たとえばホトダイオードなどを用いてもよい。
【００１２】
副走査手段は、ラインイメージセンサを副走査方向に移動させてもよいし、被読取体を副走査方向と反対方向に移動させてもよい。
【００１３】
光源としては、たとえば発光ダイオードを用いることができるが、これに限るものではない。
【００１４】
読取制御手段および副走査制御手段は、所定のプログラムに基づいて動作するＣＰＵにより実現できるが、これに限らず、たとえばゲートアレイなどにより実現してもよい。
【００１５】
好ましい実施の形態によれば、光源として、赤、緑、青各色の発光ダイオードを用い、各色の１ラインの読み取り期間毎に、始めの２／３の期間中点灯させ、残りの１／３の期間は消灯させる。
【００１６】
本願発明によれば、前記ラインイメージセンサチップとして、主走査方向に第１の所定ピッチで一列に並ぶ多数の光電変換素子からなる光電変換素子列を、副走査方向に第２の所定ピッチで相互に平行に並ぶように３列に配置し、第２の所定ピッチを第１の所定ピッチの１／３にしたものが用いられているので、３列の光電変換素子列を赤、緑、青各色の読み取り用に１列ずつ割当て、赤、緑、青各色の１ラインの読み取り毎に被読取体と光電変換素子列との相対位置を副走査方向に第２の所定ピッチと同じ距離だけ移動させることにより、被読取体上における赤、緑、青各色の読み取り領域を全て一致させることが可能であり、色ずれによる色再現性の劣化を防止できる。
【００１７】
また、本願発明の画像読取装置によれば、読取制御手段が、３列の光電変換素子列を赤、緑、青各色に１列ずつ割当て、赤、緑、青各色の光源を所定の周期で順次点灯させて、点灯色に割当てられた光電変換素子列からの出力を点灯色の読取画像信号として順次採用し、副走査制御手段が、副走査手段を制御することにより、各色の１ラインの読み取り期間における、光電変換素子列と被読取体との副走査方向の相対的な移動距離を、光電変換素子列の副走査方向の配置ピッチの距離に一致させるので、被読取体上における赤、緑、青各色の読み取り領域が全て一致するので、色ずれによる色再現性の劣化を防止でき、忠実な再生画像を得ることができる。
【００１８】
また、光源として、赤、緑、青各色の発光ダイオードを用い、各色の１ラインの読み取り期間毎に、始めの２／３の期間中点灯させ、残りの１／３の期間は消灯させれば、読取画像信号の出力期間中に光電変換素子が電荷を蓄積することがないので、残留電荷による再生画像の彩度の低下を防止できる。
【００１９】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２０】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２１】
図２は、本願発明に係る画像読取装置に備えられている密着型ラインイメージセンサの長手方向と直交する方向の断面図であって、このラインイメージセンサ２０は、略矩形状の断面形状と、所定の長手寸法を有するケース２１を有しており、このケース２１は、樹脂成形によって作製することができる。このケース２１は、上下に貫通する内部空間をもち、上部開口を封鎖するようにしてガラスカバー２２が取付けられているとともに、下部開口を封鎖するようにして、ヘッド基板２３が取付けられている。このヘッド基板２３の上面における幅方向一側寄りには、複数個のラインイメージセンサチップ２４が取付けられており、幅方向他側寄りには、照明光源としての複数個のＬＥＤチップ２５が取付けられている。これらＬＥＤチップ２５は、それぞれ赤、緑、青の３色の発光ダイオードを備えている。そして、このケース２１の内部空間には、ＬＥＤチップ２５からの光を効率的にガラスカバー２２上の被読取体としての原稿Ｄに照射するための透明樹脂製の導光部材２６と、原稿面からの反射光を正立等倍にラインイメージセンサチップ２４に集束させるためのロッドレンズアレイ２７が設けられている。
【００２２】
ロッドレンズアレイ２７は、ケース２１内に形成した溝状ホルダ部２８に上方から挿入するようにして保持されている。溝状ホルダ部２８は、ロッドレンズアレイ２７の平面形態と対応した凹陥溝２９を有しており、その底部には、ロッドレンズアレイ２７を透過した光を通過させてその下方に配置される複数のラインイメージセンサチップ２４上に至らせるためのスリット３０が形成されている。
【００２３】
溝状ホルダ部２８の長手方向中間部における内壁には、ロッドレンズアレイ２７の上面の一側縁に係合して、このロッドレンズアレイ２７の浮きを防止するための係合突起３１が、２箇所に形成されている。この係合突起３１は、溝状ホルダ部２８へのロッドレンズアレイ２７の挿入操作を阻害することがないように、適度な突出高さをもち、先端上方寄りにはテーパ面３１ａが形成されている。
【００２４】
導光部材２６は、ロッドレンズアレイ２７の光軸の延長上に存在する読み取りラインＬから側方に変位した位置においてヘッド基板２３に取付けられたＬＥＤチップ２５から発する光を、プリズム効果によって効率的に読み取りラインＬないしはその近傍領域に導くための部材である。この導光部材２６は、ＬＥＤチップ２５の配置と対応して開口する透光窓３２が形成された底壁３３と、ケース２１の一側内壁２１ａと、溝状ホルダ部２８の外壁２８ａとで囲まれた空間に嵌め込むようにして取付けられる。導光部材２６の長手方向中間部の一側面には、係合突起３４が２箇所に形成されており、これに対応して、ケース２１の一側内壁２１ａには、係合突起３４が係合可能な係合凹部３５が形成されている。
【００２５】
図３は、ヘッド基板２３の平面図であって、このヘッド基板２３には、２０個のラインイメージセンサチップ２４が、ヘッド基板２３の長辺に沿って、すなわち主走査方向に一列に搭載されている。また、ヘッド基板４には、ラインイメージセンサチップ２４に対する電源供給や各種信号の入出力のためのコネクタ３６が取り付けられている。なお、図３においてはＬＥＤチップ２５を省略している。
【００２６】
図４は、本願発明に係る画像読取装置の制御部の回路ブロック図であって、この制御部は、ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、および入出力インターフェイス４を備えている。入出力インターフェイス４には、ヘッド基板２３とモータ５とが接続されている。
【００２７】
ＣＰＵ１は、画像読取装置の全体を制御する。ＲＯＭ２は、ＣＰＵ１を動作させるためのプログラムなどを記憶している。ＲＡＭ３は、ＣＰＵ１にワークエリアを供給し、各種のデータを記憶する。入出力インターフェイス４は、ＣＰＵ１とヘッド基板２３およびモータ５との間の信号の入出力を制御するとともに、アナログの読取画像信号をディジタルの読取画像信号に変換する。モータ５は、原稿Ｄを副走査方向と反対方向に搬送するための複数の搬送ローラ（図示せず）を駆動する。
【００２８】
図１は、ラインイメージセンサチップ２４の要部の平面図であって、このラインイメージセンサチップ２４には、赤色用の多数の光電変換素子１１R と、緑色用の多数の光電変換素子１１G と、青色用の多数の光電変換素子１１B とが、それぞれ所定のピッチＰでラインイメージセンサチップ２４の長辺に沿って、すなわち主走査方向に一列に配置されている。また、これら各色用の光電変換素子１１R ，１１G ，１１B は、ラインイメージセンサチップ２４の短辺に沿って、すなわち副走査方向に主走査方向のピッチＰの１／３のピッチで配置されている。したがって、各光電変換素子１１R ，１１G ，１１B は、縦横比が１対３の長方形である。なお、各光電変換素子１１R ，１１G ，１１B 相互の隙間は非常に小さい。また、各色用の光電変換素子１１R ，１１G ，１１B は、カラーフィルタによって覆われた構造ではなく、全く同一の構造であるが、各色の読み取りに個別に使用されるので、説明の便宜上、Ｒ，Ｇ，Ｂの添字を付して区別している。
【００２９】
図５は、ラインイメージセンサチップ２４の回路ブロック図であって、このラインイメージセンサチップ２４には、１２８ビットのシフトレジスタ１２、チップセレクト回路１３、１２８個の赤色用のホトトランジスタＰＴＲ1 〜ＰＴＲ128 、１２８個の緑色用のホトトランジスタＰＴＧ1 〜ＰＴＧ128 、１２８個の青色用のホトトランジスタＰＴＢ1 〜ＰＴＢ128 、１２８個の赤色用の第１の電界効果トランジスタＦＥＴＲ1 〜ＦＥＴＲ128 、１２８個の緑色用の第１の電界効果トランジスタＦＥＴＧ1 〜ＦＥＴＧ128 、１２８個の青色用の第１の電界効果トランジスタＦＥＴＢ1 〜ＦＥＴＢ128 、赤色用の第２の電界効果トランジスタＦＥＴＲ201 、緑色用の第２の電界効果トランジスタＦＥＴＧ201 、青色用の第２の電界効果トランジスタＦＥＴＢ201 、赤色用の第３の電界効果トランジスタＦＥＴＲ211 、緑色用の第３の電界効果トランジスタＦＥＴＧ211 、青色用の第３の電界効果トランジスタＦＥＴＢ211 、赤色用の演算増幅器ＯＰＲ1 、緑色用の演算増幅器ＯＰＧ1 、青色用の演算増幅器ＯＰＢ1 、赤色用の３個の抵抗器ＲＲ1 〜ＲＲ3 、緑色用の３個の抵抗器ＲＧ1 〜ＲＧ3 、青色用の３個の抵抗器ＲＢ1 〜ＲＢ3 、および１１個のパッドＳＩ，ＣＬＫ，ＧＮＤ，ＡＯＲ１，ＡＯＲ２，ＳＯ，ＡＯＧ１，ＡＯＧ２，ＡＯＢ１，ＡＯＢ２，ＶＤＤが形成されている。第１の電界効果トランジスタＦＥＴＲ1 〜ＦＥＴＲ128 ，ＦＥＴＧ1 〜ＦＥＴＧ128 ，ＦＥＴＢ1 〜ＦＥＴＢ128 、第２の電界効果トランジスタＦＥＴＲ201 ，ＦＥＴＧ201 ，ＦＥＴＢ201 、および第３の電界効果トランジスタＦＥＴＲ211 ，ＦＥＴＧ211 ，ＦＥＴＢ211 はそれぞれＭＯＳ型の電界効果トランジスタである。
【００３０】
パッドＳＩには、シリアルイン信号が入力される。パッドＣＬＫには、ラインイメージセンサ２０の外部からコネクタ３６などを介してたとえば８ＭＨｚのクロック信号が入力される。パッドＧＮＤは、グランドラインに接続されている。パッドＡＯＲ１からは、増幅していないアナログの読取画像信号がシリアルに出力される。パッドＡＯＲ２からは、増幅されたアナログの読取画像信号がシリアルに出力される。パッドＡＯＧ１からは、増幅していないアナログの読取画像信号がシリアルに出力される。パッドＡＯＧ２からは、増幅されたアナログの読取画像信号がシリアルに出力される。パッドＡＯＢ１からは、増幅していないアナログの読取画像信号がシリアルに出力される。パッドＡＯＢ２からは、増幅されたアナログの読取画像信号がシリアルに出力される。パッドＳＯからは、シリアルアウト信号が出力される。パッドＶＤＤには、ラインイメージセンサ２０の外部からコネクタ３６などを介してたとえば５ボルトの電源電圧が供給される。ホトトランジスタＰＴＲ1 〜ＰＴＲ128 は、光電変換素子１１R を構成している。ホトトランジスタＰＴＧ1 〜ＰＴＧ128 は、光電変換素子１１G を構成している。ホトトランジスタＰＴＢ1 〜ＰＴＢ128 は、光電変換素子１１B を構成している。
【００３１】
次に動作を説明する。原稿Ｄの読み取りに際しては、ＣＰＵ１によりモータ５が制御されて原稿Ｄの先端部が読取位置に搬送され、ＣＰＵ１により入出力インターフェイス４およびコネクタ３６を介してＬＥＤチップ２５が制御されて赤色の発光ダイオードが点灯されるとともに、ラインイメージセンサ２０の外部からコネクタ３６などを介して、各ラインイメージセンサチップ２４のパッドＣＬＫにたとえば８ＭＨｚのクロック信号が供給される。
【００３２】
そして、図６に示すように、赤色の発光ダイオードを点灯させたときから２Ｔ／３の期間が経過したときに、赤色の発光ダイオードを消灯させ、それからＴ／３の期間に、赤色の反射光によりホトトランジスタＰＴＲ1 〜ＰＴＲ128 ，ＰＴＧ1 〜ＰＴＧ128 ，ＰＴＢ1 〜ＰＴＢ128 に蓄積された電荷に基づく１ライン分のアナログの読取画像信号をパッドＡＯＲ２，ＡＯＧ２，ＡＯＢから１画素毎にシリアルに出力させる。これらの読取画像信号は、コネクタ３６を介して入出力インターフェイス４に入力され、パッドＡＯＲ２から出力された読取画像信号だけがディジタルの読取画像信号に変換されて、ＲＡＭ３に格納される。このような入出力インターフェイス４に入力された読取画像信号の処理は、ＣＰＵ１によって制御される。
【００３３】
以下同様に、緑色の発光ダイオードが２Ｔ／３の期間点灯され、次のＴ／３の期間でパッドＡＯＲ２，ＡＯＧ２，ＡＯＢから出力された読取画像信号のうちパッドＡＯＧ２から出力された読取画像信号だけが選択され、次に青色の発光ダイオードが２Ｔ／３の期間点灯され、次のＴ／３の期間でパッドＡＯＲ２，ＡＯＧ２，ＡＯＢから出力された読取画像信号のうちパッドＡＯＢ２から出力された読取画像信号だけが選択される。これにより、３Ｔの期間に赤、緑、青の各色の１ライン分の読取画像信号がＲＡＭ３に格納される。もちろん、赤色の発光ダイオードの点灯時に、赤色用の光電変換素子１１R すなわちホトトランジスタＰＴＲ1 〜ＰＴＲ128 ばかりでなく、緑色用の光電変換素子１１G すなわちホトトランジスタＰＴＧ1 〜ＰＴＧ128 および青色用の光電変換素子１１B すなわちホトトランジスタＰＴＢ1 〜ＰＴＢ128 にも電荷が蓄積されるのであるが、赤色の読取画像信号の読み出し期間に緑色および青色の読取画像信号も同時に読み出しており、それらの読取画像信号を使用しないだけであるので、赤色の反射光による残留電荷は除去されており、緑色あるいは青色の発光ダイオードの点灯後における緑色あるいは青色の読取画像信号の読み取り時に赤色の光の残留電荷が悪影響を及ぼすことはない。これは、緑色および青色の発光ダイオードの点灯についても同様である。一方、この３Ｔの期間に、ＣＰＵ１によりモータ５が制御されて、光電変換素子１１R ，１１G ，１１B の副走査方向の配置ピッチの３倍の距離だけ、原稿Ｄが副走査方向と反対の方向に搬送される。したがって、原稿Ｄ上における赤、緑、青各色用の光電変換素子１１R ，１１G ，１１B の読取領域は、各色間で完全に一致している。このような動作が各ライン毎に繰り返され、原稿Ｄの読み取りが完了する。なお、Ｔは、各色の１ラインの読取期間である。
【００３４】
ところで、各色の１ラインの読取期間Ｔの間に、原稿Ｄは光電変換素子１１R ，１１G ，１１B の副走査方向の配置ピッチの距離だけ副走査方向と反対の方向に搬送されるので、各色の光電変換素子１１R ，１１G ，１１B の電荷蓄積期間である２Ｔ／３の期間に原稿Ｄが搬送される距離は、１画素分すなわち光電変換素子１１R ，１１G ，１１B の主走査方向の配置ピッチＰの２／９である。したがって、各色の光電変換素子１１R ，１１G ，１１B による原稿Ｄ上の読取領域の副走査方向の長さは１画素分の５／９になり、１画素の領域を完全には読み取れないことになる。しかし、このようにした方が、各色毎に原稿Ｄ上のずれた領域を読み取るよりは、色再現性が良好である。また、各色の光電変換素子１１R ，１１G ，１１B からの読取画像信号の出力期間にＬＥＤチップ２５の発光ダイオードを消灯させるので、その間における各色の光電変換素子１１R ，１１G ，１１B への残留電荷の蓄積がないことから、読取画像信号の出力期間に発光ダイオードを点灯させて読取領域を大きくするよりも、再生画像の彩度を向上させることができる。
【００３５】
次に、ラインイメージセンサチップ２４の動作の詳細について説明する。赤色の発光ダイオードの点灯から２Ｔ／３の期間が経過すると、ＣＰＵ１から入出力インターフェイス４およびコネクタ３６を介して、２０個のラインイメージセンサチップ２４のうちの初段のラインイメージセンサチップ２４のパッドＳＩにシリアルイン信号が供給される。このシリアルイン信号は、チップセレクト回路１３のセット端子に入力され、これによりチップセレクト回路１３は、クロック信号ＣＬＫに同期して、セレクト信号出力端子から出力しているセレクト信号をハイレベルにする。このセレクト信号は、クロック信号ＣＬＫを反転させた信号であって、赤、緑、青各色用の第２の電界効果トランジスタＦＥＴＲ201 ，ＦＥＴＧ201 ，ＦＥＴＢ201 のゲートに供給されているので、クロック信号がローレベルの期間に各第２の電界効果トランジスタＦＥＴＲ201 ，ＦＥＴＧ201 ，ＦＥＴＢ201 がオンすることになる。
【００３６】
また、シリアルイン信号ＳＩは、シフトレジスタ１２の入力端子にも供給され、クロック信号の立下がりのタイミングでシフトレジスタ１２の初段のビットに取り込まれる。これによりシフトレジスタ１２の初段のビットがオンし、赤、緑、青各色用の第１の電界効果トランジスタＦＥＴＲ1 ，ＦＥＴＧ1 ，ＦＥＴＢ1 のゲートにハイレベルの信号が入力されて、各第１の電界効果トランジスタＦＥＴＲ1 ，ＦＥＴＧ1 ，ＦＥＴＢ1 がオンする。このとき、クロック信号はローレベルであるので、赤、緑、青各色用の第３の電界効果トランジスタＦＥＴＲ211 ，ＦＥＴＧ211 ，ＦＥＴＢ211 はオフしており、赤、緑、青各色用のホトトランジスタＰＴＲ1 ，ＰＴＧ1 ，ＰＴＢ1 に蓄積された電荷による電流が各第１の電界効果トランジスタＦＥＴＲ1 ，ＦＥＴＧ1 ，ＦＥＴＢ1 を介して赤、緑、青各色用の抵抗器ＲＲ3 ，ＲＧ3 ，ＲＢ3 に流れる。これら抵抗器ＲＲ3 ，ＲＧ3 ，ＲＢ3 の両端電圧は、赤、緑、青各色用の演算増幅器ＯＰＲ1 ，ＯＰＧ1 ，ＯＰＢ1 の非反転入力端に入力され、抵抗器ＲＲ1 ，ＲＧ1 ，ＲＢ1 と抵抗器ＲＲ2 ，ＲＧ2 ，ＲＢ2 との抵抗値の比で決定される増幅度で増幅されて、赤、緑、青各色用のパッドＡＯＲ２，ＡＯＧ２，ＡＯＢ２からアナログの読取画像信号として出力される。このとき、クロック信号はローレベルであり、セレクト信号がハイレベルであるので、各第２の電界効果トランジスタＦＥＴＲ201 ，ＦＥＴＧ201 ，ＦＥＴＢ201 はオンしている。なお、赤、緑、青各色用のパッドＡＯＲ１，ＡＯＧ１，ＡＯＢ１からは、各演算増幅器ＯＰＲ1 ，ＯＰＧ1 ，ＯＰＢ1 により増幅されていないアナログの読取画像信号が出力される。
【００３７】
クロック信号がローレベルからハイレベルに立ち上がると、セレクト信号がローレベルになって各第２の電界効果トランジスタＦＥＴＲ201 ，ＦＥＴＧ201 ，ＦＥＴＢ201 がオフし、各パッドＡＯＲ２，ＡＯＧ２，ＡＯＢ２から読取画像信号が出力されなくなるとともに、各第３の電界効果トランジスタＦＥＴＲ211 ，ＦＥＴＧ211 ，ＦＥＴＢ211 がオンし、各ホトトランジスタＰＴＲ1 ，ＰＴＧ1 ，ＰＴＢ1 の残留電荷が各第３の電界効果トランジスタＦＥＴＲ211 ，ＦＥＴＧ211 ，ＦＥＴＢ211 を介して放電される。
【００３８】
クロック信号がハイレベルからローレベルに立ち下がると、シフトレジスタ２１の初段のビットのシリアルイン信号ＳＩが第２段のビットにシフトされ、初段のビットの場合と同様の動作により、赤、緑、青各色用のホトトランジスタＰＴＲ2 ，ＰＴＧ2 ，ＰＴＢ2 に蓄積された電荷に応じたアナログの読取画像信号が赤、緑、青各色用のパッドＡＯＲ２，ＡＯＧ２，ＡＯＢ２から出力される。
【００３９】
以下、同様の動作によりクロック信号に同期して赤、緑、青各色用のホトトランジスタＰＴＲ3 〜ＰＴＲ128 ，ＰＴＧ3 〜ＰＴＧ128 ，ＰＴＢ3 〜ＰＴＢ128 に蓄積された電荷に応じたアナログの読取画像信号が赤、緑、青各色用のパッドＡＯＲ２，ＡＯＧ２，ＡＯＢ２から順次出力されると、次のクロック信号ＣＬＫの立ち下がりでシフトレジスタ２の最終段のビットからシリアルイン信号が出力され、チップセレクト回路１３のクリア信号入力端子にクリア信号として入力されるとともに、パッドＳＯからシリアルアウト信号として出力される。これによりチップセレクト回路１３は、セレクト信号をローレベルに保つ。また、パッドＳＯから出力されたシリアルアウト信号は、次段のラインイメージセンサチップ２４のパッドＳＩにシリアルイン信号として入力される。
【００４０】
これにより、次段のラインイメージセンサチップ２４が初段のラインイメージセンサチップ２４と同様に動作し、クロック信号に同期して赤、緑、青各色用のホトトランジスタＰＴＲ1 〜ＰＴＲ128 ，ＰＴＧ1 〜ＰＴＧ128 ，ＰＴＢ1 〜ＰＴＢ128 に蓄積された電荷に応じたアナログの読取画像信号が赤、緑、青各色用のパッドＡＯＲ２，ＡＯＧ２，ＡＯＢ２から順次出力される。このような動作が最終段すなわち２０個目のラインイメージセンサチップ２４まで繰り返されることにより、２０個のラインイメージセンサチップ２４からの２５６０画素すなわち１ライン分の赤色の読取画像信号が入出力インターフェイス４によって選択され、ディジタルの読取画像信号に変換されて、ＲＡＭ３に格納される。
【００４１】
もちろん、緑色の読取画像信号および青色の読取画像信号も同様に順次処理され、赤、緑、青各色の読取画像信号が１ライン毎に得られる。
【図面の簡単な説明】
【図１】本願発明に係るラインイメージセンサチップの要部の平面図である。
【図２】本願発明に係る画像読取装置に備えられているラインイメージセンサの長手方向と直交する方向の断面図である。
【図３】図２に示すラインイメージセンサに備えられているヘッド基板の平面図である。
【図４】本願発明に係る画像読取装置の制御部の回路ブロック図である。
【図５】本願発明に係るラインイメージセンサチップの回路図である。
【図６】本願発明に係る画像読取装置による各色の発光ダイオードの点灯および読取画像信号の出力のタイミングの説明図である。
【図７】従来の画像読取装置に備えられているラインイメージセンサチップの要部の平面図である。
【図８】従来の画像読取装置による各色の発光ダイオードの点灯および読取画像信号の出力のタイミングの説明図である。
【図９】従来の画像読取装置に備えられているラインイメージセンサチップによる光電変換素子の各色の読取領域の説明図である。
【符号の説明】
１  ＣＰＵ
４  入出力インターフェイス
５  モータ
１１R ，１１G ，１１B   光電変換素子
２０  ラインイメージセンサ
２３  ヘッド基板
２４  ラインイメージセンサチップ
２５  ＬＥＤチップ
【図１】
0004005182.tif 000002
【図２】
0004005182.tif 000003
【図３】
0004005182.tif 000004
【図４】
0004005182.tif 000005
【図５】
0004005182.tif 000006
【図６】
0004005182.tif 000007
【図７】
0004005182.tif 000008
【図８】
0004005182.tif 000009
【図９】
0004005182.tif 000010