(57)【特許請求の範囲】
【請求項１】
基板上に、画素電極と、該画素電極を駆動するための配線及び電子素子のうち少なくとも一方と、該少なくとも一方に接続された駆動回路の少なくとも一部分を構成すると共に前記基板上に配置される集積回路と、製造プロセスの評価、検査または監視のうちいずれかのために設けられた所定パターンと、を備え、
前記所定パターンは、該集積回路の下側に配置されていることを特徴とする電気光学装置。
【請求項２】
前記集積回路の入出力端子と、
前記集積回路の前記入出力端子が接合される接続用パッドと、
をさらに有し、
前記所定パターンは、前記基板上の領域のうち前記接続用パッドを除く領域に形成されていることを特徴とする請求項２に記載の電気光学装置。
【請求項３】
基板上に、
画素電極と、
該画素電極を駆動するための配線及び電子素子のうち少なくとも一方と、
該少なくとも一方に接続された駆動回路の少なくとも一部分を構成すると共に前記基板上に設置される集積回路と、
該集積回路の下側に配置されており前記少なくとも一方と一緒に作り込まれた下側回路と
を備えたことを特徴とする電気光学装置。
【請求項４】
前記集積回路は、前記駆動回路の一部分を構成し、
前記下側回路は、前記駆動回路の他の部分を構成することを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記配線は、データ線及び走査線を含み、
前記集積回路は、前記データ線を駆動するデータ線駆動回路を含み、
前記下側回路は、前記走査線を駆動する走査線駆動回路及び画像信号をサンプリングして前記データ線に供給するサンプリング回路を含むことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記下側回路は、検査回路を含むことを特徴とする請求項３に記載の電気光学装置。
【請求項７】
前記電子素子は、前記画素電極に接続された薄膜トランジスタを含み、
前記下側回路は、前記薄膜トランジスタと同一製造プロセスにより製造される薄膜トランジスタを含むことを特徴とする請求項３から６のいずれか一項に記載の電気光学装置。
【請求項８】
前記集積回路と前記下側回路との間に、絶縁膜が形成されていることを特徴とする請求項３から７のいずれか一項に記載の電気光学装置。
【請求項９】
前記集積回路は、前記画素電極が配置された画像表示領域の周辺に位置する周辺領域に設置されることを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。
【請求項１０】
前記集積回路が設置される前記基板上の最上層は、平坦化されていることを特徴とする請求項１から９のいずれか一項に記載の電気光学装置。
【請求項１１】
請求項１に記載の電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上の所定領域に前記所定パターンを形成する第１形成工程と、
前記所定パターンに基づいて検査、評価及び監視のうち少なくとも一つを行う検査工程と、
前記少なくとも一方及び前記画素電極を形成する第２形成工程と、
前記所定領域に前記集積回路を設置する工程と
を備えたことを特徴とする電気光学装置の製造方法。
【請求項１２】
請求項３から８のいずれか一項に記載の電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上の所定領域に前記下側回路を形成し、前記少なくとも一方を形成し、前記画素電極を形成する形成工程と、
前記所定領域に前記集積回路を設置する工程と
を備えたことを特徴とする電気光学装置の製造方法。
【請求項１３】
前記所定パターンは、アライメントマーク及び識別マークのうち少なくとも一つを含むことを特徴とする請求項１に記載の電気光学装置。
【請求項１４】
前記下側回路には回路素子が含まれ、
該回路素子から引き出された引出配線と、
前記基板上の領域のうち前記集積回路に対向しない部分において前記引出配線に接続された下側回路用外部回路接続端子と
を更に備えたことを特徴とする請求項３から１０のいずれか一項に記載の電気光学装置。
【請求項１５】
請求項１から１０、請求項１３、及び１４のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば液晶装置等の電気光学装置におけるＴＦＴアレイ基板などとして好適に用いられる基板装置及びその電気的な検査方法の技術分野に属し、更にそのような基板装置を備えてなる液晶装置等の電気光学装置及びその製造方法、並びに、該電気光学装置を具備してなる各種電子機器の技術分野に属する。
【０００２】
【背景技術】
薄膜トランジスタ（以下適宜、ＴＦＴと称す）駆動型の液晶装置等の電気光学装置では、ガラス基板、石英基板等の絶縁基板上に、高温又は低温ポリシリコン、アモルファスシリコン等を半導体層として用いた薄膜トランジスタが、画素電極のスイッチング制御用に各画素に作り込まれる。
【０００３】
ポリシリコン型のＴＦＴの場合には、概ねトランジスタ特性や消費電力に優れる。このため、多数の画素電極が配列された画像表示領域の周辺に位置する周辺領域に、このようなポリシリコン型のＴＦＴからなる周辺回路を作り込めば、周辺回路として十分なトランジスタ特性や低消費電力が得られる。従って、同一製造工程により画像表示領域内における画素スイッチング用のＴＦＴと周辺回路を構成するＴＦＴとを同時形成できるので有利である。
【０００４】
他方、アモルファスシリコン型のＴＦＴの場合には概ねトランジスタ特性や消費電力に劣る。このため、周辺回路をアモルファスシリコン型のＴＦＴで作るのでは周辺回路として十分なトランジスタ特性や低消費電力が得られないことが多い。このため、アモルファスシリコン型のＴＦＴを画素スイッチング用のＴＦＴとして採用する場合には、周辺領域に外付け集積回路（以下適宜、ＩＣと称す）を外付けする技術が一般的である。
【０００５】
【発明が解決しようとする課題】
本願発明者の研究によれば、前述したポリシリコン型のＴＦＴで周辺回路を作り込む技術では、表示画像の高品位化等の一般的要請下における駆動周波数の上昇や低消費電力化に対処可能な周辺回路を作り込むことが困難になりつつある。このため、周辺領域に外付けＩＣを外付けして、この外付けＩＣに周辺回路の一部の機能を担わせることが望ましいと考察される。例えば、特開平０４−２４２７２４号公報に開示されている技術が知られている。
【０００６】
しかしながら、前述のように、周辺回路を作り込んだ基板上に、更に外付け集積回路を外付けすると、製造後や出荷後において当該基板装置に故障や異常が生じた場合に、故障している或いは異常であるのが、周辺回路であるのか又は外付けＩＣであるのかを特定することが極めて困難となる。従って、このような故障或いは異常の際には、外付けＩＣを基板から剥がして、当該外付けＩＣ単独で、電気的な検査を行う必要があり、実用的ではないという問題点がある。
【０００７】
このため、実際には、周辺回路が作り込まれた基板上に更に、外付けＩＣを外付けする技術は進んでいないのが実情である。
【０００８】
また、外付けＩＣに関する別の課題としては、周辺領域に外付けＩＣを外付けすると、前述した製造プロセスの検査、評価又は監視用或いは素子評価用の各種パターンと外付けＩＣとにより、相対的に広い周辺領域が必要となる。即ち、限られた基板上領域のうち、かなりの部分をこれらの各種パターンと外付けＩＣとで占めることになり、結果として、基板の小型化或いは限られた基板上領域での画像表示領域の大型化という一般的要請に応えることが困難になるということもある。
【０００９】
他方、周辺回路を作り込んだ基板上に、更に外付けＩＣを外付けすると、同様に、限られた基板上領域のうち、かなりの部分を周辺回路と外付けＩＣとで占めることになり、結果として、基板の小型化或いは限られた基板上領域での画像表示領域の大型化という一般的要請に応えることが困難になる。
【００１０】
このため、実際には、製造プロセスの検査、評価又は監視用或いは素子評価用の各種パターンや周辺回路が作り込まれた基板上に更に、外付けＩＣを外付けする技術は進んでいないのが実情である。
【００１１】
本発明は上記課題に鑑みなされたものであり、外付けＩＣを剥がすことなく、その電気的な検査が実行可能であると共に周辺回路による利益と外付けＩＣによる利益との両方を享受可能な基板装置、該基板装置の電気的な検査を比較的容易に実行可能である基板装置の検査方法、そのような基板装置を備えてなる電気光学装置及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
【００１２】
また、本発明は上記別の課題に鑑みなされたものであり、外付けＩＣを外付けしつつ、限られた基板上領域における画像表示領域の広さを確保できる電気光学装置及びその製造方法、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本発明の基板装置は上記課題を解決するために、基板と、該基板上に作り込まれた周辺回路と、前記基板上に配線された第１配線と、前記基板上の前記第１配線上に設けられた接続用部分に接続された第１端子を有する集積回路と、前記基板上の領域のうち前記集積回路に対向する部分を通過するように前記接続用部分から引き出された第２配線と、前記基板上の領域のうち前記集積回路に対向しない部分において前記第２配線上に設けられた第１の外部回路接続端子とを備えることを特徴とする。
【００１４】
本発明の基板装置によれば、基板上には、周辺回路が作り込まれており、更に集積回路が設置されている。従って、周辺回路については、高温又は低温ポリシリコン、アモルファスシリコン等を半導体層として用いた薄膜トランジスタを基板上に形成する場合に、これと同一工程により、周辺回路を作り込むことができる。他方、このようなトランジスタよりもスイッチング特性や消費電力特性に優れたトランジスタを含んでなる集積回路を基板上に設置できる。従って、基板上の回路として必要な機能の一部分を周辺回路に担わせると共に基板上の回路として必要な機能の他の部分を、同一基板上に設置された集積回路に担わせることができる。これにより、周辺回路における主な利益たる製造及び積層構造の単純化及び小型薄型化と、集積回路における主な利益である高性能化及び低消費電力化との両方を、適当なバランスで享受可能となる。ここで特に、集積回路の第１端子は、第１配線上に設けられた接続用部分に接続されており、この接続用部分から第２配線が、基板上の領域のうち集積回路に対向する部分を通過するように引き出される。更に、基板上の領域のうち集積回路に対向しない部分において、このように引き出された第２配線上に、第１の外部回路接続端子が設けられている。従って、集積回路の第１端子に第２配線を介して接続された第１の外部回路接続端子が、基板上における集積回路から外れた個所に設けられているので、この第１の外部回路接続端子を介して、集積回路と外部検査装置との間で任意の信号の入出力が可能となる。例えば、第１端子を集積回路の出力端子となるように配置すれば、第１の外部回路接続端子において、集積回路の出力特性を外部検査装置により検査できる。
【００１５】
以上の結果、同一基板上に周辺回路と集積回路とが存在しても、特に集積回路を設置した後に装置故障或いは異常が発生した場合に、集積回路を基板から剥がす必要なく、集積回路から出力される信号を取り出すことが可能なので、どちらの回路が故障しているのかを検査することが可能となる。即ち、集積回路を剥がして、その出力端子に検査用プローブを当てるなどにより検査する必要はなく、実用上大変便利である。
【００１６】
このように本発明の基板装置によれば、集積回路を剥がすことなくその電気的な検査が実行可能であると共に周辺回路による利益と集積回路による利益との両方を享受可能となる。
【００１７】
本発明の基板装置の一態様では、前記接続用部分は、前記基板上に配置された接続用パッドからなることを特徴とする。
【００１８】
この態様によれば、接続用パッドからなる接続用部分に、集積回路の第１端子を接合することにより、比較的簡単に、両者間に良好な電気的接続が取れる。
【００１９】
本発明の基板装置の他の態様では、前記基板上の領域のうち前記集積回路に対向する部分を通過する第３配線と、前記基板上の領域のうち前記集積回路に対向しない部分において前記第３配線上に設けられた第２の外部回路接続端子とを更に備えており、前記集積回路は、第２端子を更に有すると共に該第２端子が前記第３配線上に設けられた他の接続用部分に接続されていることを特徴とする。
【００２０】
この態様によれば、集積回路の第２端子は、第３配線上に設けられた接続用パッド等の接続用部分に接続されており、第３配線を介して第２の外部回路接続端子に接続されている。従って、集積回路の第２端子に接続された第２の外部回路接続端子が、基板上における集積回路から外れた個所に設けられているので、集積回路を基板上に設置した後に、この第２の外部回路接続端子を介して、集積回路と外部との間で任意の信号の入出力が可能となる。例えば、第２端子を入力端子となるように配置すれば、第２の外部回路接続端子において、集積回路に、画像信号、制御信号、電源信号等の各種信号を入力できる。
【００２１】
この態様では、前記第１端子は、前記集積回路の出力端子であり、前記第２端子は、前記集積回路の入力端子であり、前記第１の外部回路接続端子は、前記集積回路の出力信号を取り出すための検査用端子であり、前記第２の外部回路接続端子は、当該基板装置を動作させる各種信号を入力するための動作用端子であるように構成してもよい。
【００２２】
このように構成すれば、第２の外部回路接続端子において集積回路に外部から各種信号を入力できると共に、第１の外部回路接続端子において集積回路の出力を外部から検査できる。
【００２３】
上記集積回路が第１端子及び第２端子を有する態様では、前記第１端子及び前記第２端子は、前記集積回路の前記基板に対向する面上に位置するように構成してもよい。
【００２４】
このように構成すれば、集積回路の実装後には、集積回路の基板に対向する面上に配置されている出力端子や入力端子が、集積回路のパッケージ本体により隠れてしまっているものの、第１の外部回路接続端子において、集積回路の出力を外部から検査可能となる。
【００２５】
尚、本発明に応用できる集積回路の実装方法としては、ＣＯＧ（Chip on Grass）法の他に、ワイヤボンディング法、フリップチップ法、ビームリード法等があり、当該方法で実装可能なＤＩＰ形、フラットパック形、チップキャリア形等の各種パッケージング形態の集積回路を本発明に応用することができる。いずれの場合にも、集積回路を設置した後にも、第１の外部回路接続端子を介して集積回路を検査可能であるので、便利である。但し、上述の集積回路の場合には、第１端子或いは第２端子は、隠れてしまうので本発明は特に有効である。
【００２６】
この場合更に、前記第１端子及び前記第２端子は夫々、複数設けられていると共に前記集積回路の前記基板に対向する面上において千鳥足状に位置するように構成してもよい。
【００２７】
このように構成すれば、基板面上で第１端子の配列方向に直角に且つ第２端子の側に向けて第２配線を延設すれば、相隣接する第２端子の間隙を通して第２配線の先端を第２端子と反対の側まで至らせることが可能となる。従って、第２配線と第３配線とが交互に並びつつ夫々第１及び第２の外部回路接続端子に至る構成が得られる。
【００２８】
尚、この場合、第１及び第２の外部回路接続端子は、千鳥足状に位置するように構成してもよく、このように構成すれば、第１及び第２の外部回路接続端子の形成面積を大きくしても、両者が相互に重ならない構成が得られる。
【００２９】
但し、複数の第１端子及び第２端子を、このように千鳥足状に配列しなくても、第２配線を第１配線や第２端子を避ける平面パターンを持つように配線すればよい。更に、複数の第１及び第２の外部回路接続端子についても、一列に配列してもよい。
【００３０】
本発明の基板装置の他の態様では、前記周辺回路は、ポリシリコン薄膜トランジスタを含んでなることを特徴とする。
【００３１】
この態様によれば、周辺回路は、高温又は低温ポリシリコン薄膜トランジスタを含んでなるので、トランジスタ特性及び消費電力特性に比較的優れた周辺回路を構築しつつ、トランジスタ特性及び消費電力特性に一層優れた集積回路を設置することで、全体として非常に優れた駆動回路等を周辺回路及び集積回路により実現できる。
【００３２】
本発明の基板装置の他の態様では、前記周辺回路に代えて他の集積回路が前記基板上に設けられていることを特徴とする。
【００３３】
この態様によれば、基板装置に必要な駆動回路等の機能を、二つの集積回路に分担させることにより、設計上の自由度が増大する。
【００３４】
本発明の基板装置の検査方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様も含む）を検査する基板装置の検査方法であって、前記集積回路を設置した後に、前記第１の外部回路接続端子に検査用プローブを接触させる工程と、該検査用プローブを介して前記集積回路に対する電気的検査を行う検査工程とを含むことを特徴とする。
【００３５】
本発明の基板装置の検査方法によれば、当該基板装置の製造後或いは出荷後に、先ず、第１の外部回路接続端子に検査用プローブを接触させ、続いて、該検査用プローブを介して集積回路に対する電気的検査を行う。従って、集積回路を剥がす必要なしに、非常に簡単に集積回路の電気的な検査を実行できる。
【００３６】
本発明の基板装置の検査方法の一態様では、前記集積回路を設置する前に、前記周辺回路に対する電気的検査を行う他の検査工程を更に含む。
【００３７】
この態様によれば、当該基板装置の製造工程の途中で、先ず、集積回路を設置する前に、例えば、周辺回路にも接続された第１の外部回路接続端子や、周辺回路に接続された他の外部回路接続端子に検査用プローブを接触させて、該検査用プローブを介して周辺回路に対する電気的検査を行う。従って、集積回路を設置する前には、周辺回路に対する電気的な検査を行うことが可能となり、集積回路を設置した後には、第１の外部回路接続端子を利用して、集積回路に対する電気的な検査を行うことが可能となる。
【００３８】
本発明の第１の電気光学装置は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様も含む）上に、画素電極と、該画素電極に接続された薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線及び走査線とを備えており、前記周辺回路及び前記集積回路は夫々、前記データ線及び前記走査線を駆動するための回路を部分的に含む。
【００３９】
本発明の第１の電気光学装置によれば、データ線及び走査線を介して薄膜トランジスタで画素電極をスイッチング制御することにより、所謂アクティブマトリクス駆動が可能となる。ここで特に、周辺回路に含まれるデータ線及び走査線を駆動するためのデータ線駆動回路、走査線駆動回路等の回路は、部分的に周辺回路に含まれており、且つ部分的に集積回路に含まれている。従って、周辺回路を構成する薄膜トランジスタについては、画素電極をスイッチング制御する薄膜トランジスタと同一工程で作成可能となる。即ち、周辺回路における主な利益たる製造及び積層構造の単純化及び小型薄型化を図れる。他方で、集積回路における主な利益である高性能化及び低消費電力化も図れる。そして特に、上述した本発明の基板装置を備えているので、集積回路を基板上に設置した後であっても、第１の外部回路接続端子において、集積回路を外部から検査できる。
【００４０】
本発明の第１の電気光学装置の一態様では、前記周辺回路及び前記集積回路は、前記画素電極が複数配列された画像表示領域の周辺に位置する周辺領域に配置されている。
【００４１】
この態様によれば、周辺回路及び集積回路の両者が、周辺回路として設けられた基板装置を実現できる。
【００４２】
本発明の第１の電気光学装置の他の態様では、前記周辺回路は、前記データ線に接続されたサンプリングスイッチ回路を含み、前記集積回路は、前記データ線及び前記走査線を駆動すると共にシフトレジスタを有する駆動回路を含む。
【００４３】
この態様によれば、集積回路に含まれるシフトレジスタを有する駆動回路によりデータ線及び走査線を駆動しつつ、周辺回路に含まれたサンプリング回路により画像信号をサンプリングすることで、高品位の画像を表示可能となる。
【００４４】
本発明の第２の電気光学装置は上記別の課題を解決するために、基板上に、画素電極と、該画素電極を駆動するための配線及び電子素子のうち少なくとも一方と、該少なくとも一方に接続された駆動回路の少なくとも一部分を構成すると共に前記基板上に配置される集積回路と、製造プロセスの評価、検査または監視のうちいずれかのために設けられた所定パターンと、を備え、前記所定パターンは、該集積回路の下側に配置されている。
【００４５】
本発明の第２の電気光学装置によれば、画素電極を、例えば走査線、データ線、容量線等の配線や、薄膜トランジスタ、薄膜ダイオード、蓄積容量等の電子素子を介して、駆動回路により、アクティブマトリクス駆動方式やパッシブマトリクス駆動方式で駆動できる。ここで、このような駆動回路の少なくとも一部は、基板上に設置される集積回路から構成されている。従って、電子素子を、例えば、アモルファスシリコン、低温又は高温ポリシリコン等を半導体層として用いた薄膜トランジスタで構成した場合にこの薄膜トランジスタと同一製造プロセスで作り込み可能な周辺回路から駆動回路を構成する場合と比較して、よりスイッチング性能や低消費電力性能等の各種性能を向上させることが可能となる。そして特に、このような集積回路の下側には、例えば集積回路を設置する前には光学的に或いは視覚的に読取り可能な製造プロセスの評価用のパターン、製造プロセスの検査用のパターン、製造プロセスの監視用のパターン、素子評価用のパターンなどの所定パターンが配置されている。よって、これらの所定パターンと集積回路とが重なる分だけ、当該所定パターンと集積回路とが占める基板上領域を狭めることが可能となる。従って、限られた基板上領域において画素電極が配置される画像表示領域を相対的に広げることが可能となる。
【００４６】
尚、このような所定パターンは、集積回路を設置する前の製造プロセスで使用されると共に集積回路を設置した後には使用されないように構成してもよい。このように構成によれば、集積回路を設置する領域の大部分に渡って所定パターンを形成することができる。そして、このように形成した所定パターンは、集積回路を設置した後には使用されないので、結局、所定パターンを形成する領域と集積回路を設置する領域とを完全に重ねることも可能となるので、これら両者が占める基板上領域を非常に効率的に狭めることが可能となる。
【００４７】
本発明の第２の電気光学装置の他の態様では、前記所定パターンは、製造プロセスの評価、検査及び監視用或いは素子評価用のパターンのうち少なくとも一つを含むと共に前記基板上の領域のうち前記集積回路の入出力端子が接合される接続パッドを除く領域に形成されている。
【００４８】
この態様によれば、集積回路の入出力端子が接合される接続用パッドを除く領域に、製造プロセスの評価、検査及び監視用或いは素子評価用のパターンのうち少なくとも一つが形成されているので、集積回路を設置する直前の工程に至るまで、所定パターンを利用して、製造プロセスの評価、検査、監視等を行うことができる。
【００４９】
本発明の第３の電気光学装置は上記別の課題を解決するために、基板上に、画素電極と、該画素電極を駆動するための配線及び電子素子のうち少なくとも一方と、該少なくとも一方に接続された駆動回路の少なくとも一部分を構成すると共に前記基板上に設置される集積回路と、該集積回路の下側に配置されており前記少なくとも一方と一緒に作り込まれた下側回路とを備える。
【００５０】
本発明の第３の電気光学装置によれば、画素電極を、例えば走査線、データ線、容量線等の配線や、薄膜トランジスタ、薄膜ダイオード、蓄積容量等の電子素子を介して、駆動回路により、アクティブマトリクス駆動方式やパッシブマトリクス駆動方式で駆動できる。ここで、このような駆動回路の少なくとも一部は、基板上に設置された集積回路から構成されている。従って、電子素子を、例えば、アモルファスシリコン、低温又は高温ポリシリコン等を半導体層として用いた薄膜トランジスタで構成した場合にこの薄膜トランジスタと同一製造プロセスで作り込み可能な周辺回路から駆動回路を構成する場合と比較して、よりスイッチング性能や低消費電力性能等の各種性能を向上させることが可能となる。そして特に、このような集積回路の下側には、例えば駆動回路の一部や検査回路などの下側回路が配置されている。よって、これらの下側回路と集積回路とが重なる分だけ、当該下側回路と集積回路とが占める基板上領域を狭めることが可能となる。従って、限られた基板上領域において画素電極が配置される画像表示領域を相対的に広げることが可能となる。
【００５１】
本発明の第３の電気光学装置の一態様によれば、前記集積回路は、前記駆動回路の一部分を構成し、前記下側回路は、前記駆動回路の他の部分を構成する。
【００５２】
この態様によれば、集積回路から構成された駆動回路の一部と下側回路から構成された駆動回路の他の部分とが、基板上領域内で、重ねられているので、限られた基板上領域において画像表示領域を相対的に広げることが可能となる。
【００５３】
この場合、前記配線は、データ線及び走査線を含み、前記集積回路は、前記データ線を駆動するデータ線駆動回路を含み、前記下側回路は、前記走査線を駆動する走査線駆動回路及び画像信号をサンプリングして前記データ線に供給するサンプリング回路を含むように構成してもよい。
【００５４】
このように構成すれば、一般に駆動周波数が高く、高いスイッチング性能等が要求されるデータ線駆動回路については、高性能の集積回路で対処し、一般に駆動周波数が低く、余り高いスイッチング性能等が要求されない走査線駆動回路やサンプリング回路については、下側回路で対処するので、全体として、性能についての過不足を低減しつつ、画像表示領域を効率的に広げることができる。
【００５５】
或いは本発明の第３の電気光学装置の他の態様によれば、前記下側回路は、検査回路を含む。
【００５６】
この態様によれば、基板上に形成される電子素子、配線、下側回路等を検査するための検査回路が、集積回路の下側に設けられているので、集積回路を設置する前に、当該検査回路を用いて、これらの電子素子、配線、下側回路等を検査できる。即ち、集積回路を設置した後には、当該検査回路の役目が完了している構成をとることも可能となる。但し、当該検査回路の入出力端子を、基板上における集積回路から外れた個所に設けておけば、集積回路を設置した後であっても、当該検査回路を利用可能である。
【００５７】
本発明の第３の電気光学装置の他の態様によれば、前記電子素子は、前記画素電極に接続された薄膜トランジスタを含み、前記下側回路は、前記薄膜トランジスタと同一製造プロセスにより製造される薄膜トランジスタを含む。
【００５８】
この態様によれば、画像表示領域における画素電極に接続された薄膜トランジスタと、下側回路に含まれる薄膜トランジスタとを、同一製造プロセスにより製造するので、基板上における製造プロセス及び積層構造の単純化を図れる。尚、この場合、薄膜トランジスタは、例えばアモルファスシリコン若しくは低温又は高温ポリシリコンからなる半導体層を用いて製造される。
【００５９】
本発明の第３の電気光学装置の他の態様によれば、前記集積回路と前記下側回路との間に、絶縁膜が形成されている。
【００６０】
この態様によれば、集積回路のパッケージにおける絶縁性の高低によらずに、集積回路と下側回路との間に形成された絶縁膜により、両者間を確実に絶縁できる。
【００６１】
本発明の第２又は第３の電気光学装置の他の態様によれば、前記集積回路は、前記画素電極が配置された画像表示領域の周辺に位置する周辺領域に設置される。
【００６２】
この態様によれば、周辺領域に集積回路が設置されているので、画像表示領域を効率的に広げられる。
【００６３】
本発明の第２又は第３の電気光学装置の他の態様によれば、前記集積回路は、ＣＯＧ（Chip On Glass）法により、基板上に設置される。
【００６４】
この態様によれば、集積回路を設置した後即ち面接合した後には、その下側にある基板面は、パッケージ本体により完全に隠れるが、その下側には、所定パターン或いは下側回路が既に設けられている。従って、上述の如き、所定パターンや下側回路による各種利益を享受できる。
【００６５】
本発明の第２又は第３の電気光学装置の他の態様によれば、前記集積回路が設置される前記基板上の最上層は、平坦化されている。
【００６６】
この態様によれば、集積回路の下側には、所定パターンや下側回路の存在に応じて、一般に積層構造中におけるいずれかの層には凹凸が存在するものの、その最上層は、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）処理により或いはスピンコートを利用した平坦化膜の形成により、平坦化されている。従って、所定パターンや下側回路の上側に、簡単に集積回路を設置できる。特に、ＣＯＧ型集積回路，フラットパック型集積回路の如く、面実装型の集積回路であっても、平坦な面上に問題なく設置可能となる。
【００６７】
本発明の第２の電気光学装置の製造方法は上記別の課題を解決するために、上述した本発明の第２の電気光学装置（但し、その各種態様を含む）を製造する電気光学装置の製造方法であって、前記基板上の所定領域に前記所定パターンを形成する第１形成工程と、前記所定パターンに基づいて検査、評価及び監視のうち少なくとも一つを行う検査工程と、前記少なくとも一方及び前記画素電極を形成する第２形成工程と、前記所定領域に前記集積回路を設置する工程とを備える。
【００６８】
本発明の第２の電気光学装置の製造方法によれば、先ず基板上の所定領域に所定パターンを形成し、その後、所定パターンに基づいて検査、評価及び監視のうち少なくとも一つを行い、これと相前後して、配線、電子素子、画素電極等を形成する。そして、これらの工程の後に、所定領域に集積回路を設置する。従って、集積回路を設置する前に所定パターンに基づいて実行可能な検査、評価や監視を完了させることにより、同一領域たる所定領域を、所定パターンを形成する領域及び集積回路を設置する領域として時間差利用できるので、限られた基板上領域を有効利用する観点から非常に有利となる。
【００６９】
本発明の第３の電気光学装置の製造方法は上記別の課題を解決するために、上述した本発明の第３の電気光学装置（但し、その各種態様を含む）を製造する電気光学装置の製造方法であって、前記基板上の所定領域に前記周辺回路を形成し、前記少なくとも一方を形成し、前記画素電極を形成する形成工程と、前記所定領域に前記集積回路を設置する工程とを備える。
【００７０】
本発明の第３の電気光学装置の製造方法によれば、先ず基板上の所定領域に下側回路、配線、電子素子、画素電極等を形成する。そして、これらの工程の後に、所定領域に集積回路を設置する。従って、同一領域たる所定領域を、下側回路を形成する領域及び集積回路を設置する領域として二重に利用できるので、限られた基板上領域を有効利用する観点から非常に有利となる。
【００７１】
本発明の第２の電気光学装置の他の態様では、前記所定パターンは、アライメントマーク及び識別マークのうち少なくとも一つを含む。
【００７２】
この態様によれば、前記所定パターンは、基板の位置合わせ等に用いられるアライメントマークや、当該基板のロットナンバー等を識別する識別マーク等を含む。このような各種マーク等は、電気光学装置の製造段階において比較的後段に実施される外付け集積回路の取り付け工程以前において、その使命を果たし終えていることが通例である。ところが、従来、これら各種マーク等は、電気光学装置が最終的に製造を終えた段階にあっても、基板上に見える形で残存することがあったため、その分の基板上の領域を無駄に使用することとなっていた。
【００７３】
そこで、本態様では、前記所定パターンがアライメントマークや識別マーク等を含むことにより、これら各種マークは、集積回路の下側に配置されることになるので、これら各種のマークと集積回路とが重なる分だけ、当該各種パターンと集積回路とが占める基板上領域を狭めることが可能となる。しかも、この場合、上述したように、もはや無用となったアライメントマークや識別マーク等が集積回路に覆われることとなるのみで、実質的な不都合が生じるおそれもない。
【００７４】
従って、本態様によれば、限られた基板上領域において画素電極が配置される画像表示領域を相対的に広げることが可能となる。
【００７５】
また、本発明の第３の電気光学装置の他の態様では、前記下側回路には回路素子が含まれ、該回路素子から引き出された引出配線と、前記基板上の領域のうち前記集積回路に対向しない部分において前記引出配線に接続された下側回路用外部回路接続端子とを更に備えている。
【００７６】
この態様によれば、例えば検査回路等を含む下側回路に薄膜トランジスタ、薄膜ダイオード等の回路素子が含まれ、該回路素子からは引出配線、下側回路用外部回路接続端子が連なっている。したがって、本態様では、集積回路を基板上に取り付けた後においても、基板上の下側回路として又は下側回路中に作り込んだ回路素子の活用を図ることができる。例えば、該下側回路がＴＥＧ（Test Element Group）や検査回路を構成する場合においては、当該電気光学装置に対して前記集積回路を設置した後にも、その検査を実施することができる。
【００７７】
本発明の第４の電気光学装置は上記課題を解決するために、基板と、該基板上に作り込まれた周辺回路と、前記基板上に配線された第１配線と、前記基板上の第１端子が前記第１配線上に設けられた接続用部分に接続された第１端子を有する集積回路と、前記基板上の領域のうち前記集積回路に対向する部分を通過するように前記接続用部分から引き出された第２配線と、前記基板上の領域のうち前記集積回路に対向しない部分において前記第２配線上に設けられた第１の外部回路接続端子とを備えるとともに、前記基板上に、画素電極と、該画素電極を駆動するための配線及び電子素子のうち少なくとも一方とを備えており、前記集積回路は、前記少なくとも一方に接続された駆動回路の少なくとも一部分を構成すると共に前記基板上に設置されており、前記集積回路の下側には所定パターン又は下側回路が配置されている。
【００７８】
本発明の第４の電気光学装置によれば、上述の本発明の第１の電気光学装置が具備せる要件と第２又は第３の電気光学装置が具備せる要件とを併せもつ態様となる。したがって、本発明によれば、本発明の第１の電気光学装置に関する説明中既に述べた作用効果、すなわち集積回路を剥がすことなくその電気的な検査が実行可能であると共に周辺回路による利益と集積回路による利益との両方を享受可能であると同時に、本発明の第２又は第３の電気光学装置に関する説明中既に述べた作用効果、すなわち集積回路の下側に所定パターン又は下側回路が配置されていることにより、これらの所定パターン又は下側回路と集積回路とが重なる分だけ、当該所定パターン又は当該下側回路とが占める基板上領域を狭めることが可能となり、限られた基板上領域において画素電極が配置される画像表示領域を相対的に広げることが可能となる。
【００７９】
つまり、本発明の第１及び第２又は第３の電気光学装置が具備せる要件を併せもてば、上述の各作用効果が同時に奏されることは勿論、例えば、小型薄型化とともに画像表示領域の広大化をも図れることにより、より小型でありながら、より大きな画像を表示するという相反する要請を同時に満たす電気光学装置を提供することができる。
【００８０】
なお、本発明に言う「周辺回路」と「下側回路」とは、前者が後者に含まれ、又は後者が前者に含まれる関係にある形態と捉えてよい。
【００８１】
本発明の電子機器は上記課題を解決するために、上述した本発明の第１の電気光学装置（但し、その各種態様を含む）、本発明の第２又は第３の電気光学装置（但し、その各種態様を含む）又は第４の電気光学装置を具備する。
【００８２】
本発明の電子機器によれば、上述した本発明の第１の電気光学装置を具備するので、高品位の画像表示が可能であって、集積回路を剥がすことなく該集積回路を検査可能な、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、投射型表示装置などの各種電子機器を実現できる。
【００８３】
また、本発明の電子機器によれば、上述した本発明の第２又は第３の電気光学装置を具備するので、本体サイズに比べて画像表示領域が広い或いは小型化可能な、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、投射型表示装置などの各種電子機器を実現できる。
【００８４】
さらに、本発明の電子機器によれば、上述した本発明の第４の電気光学装置を具備するので、前記の二つの作用効果が同時に奏される上記各種電子機器を実現できる。
【００８５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００８６】
【発明の実施の形態】
（基板装置の第１実施形態）
先ず、本発明の基板装置に係る第１の実施形態にいて図１から図５を参照して説明する。ここに図１は、本発明の基板装置の第１実施形態における外付けＩＣ付近の３次元的な部分分解斜視図であり、図２は、この外付けＩＣを設置する領域付近における基板装置の部分平面図であり、図３は、比較例における外付けＩＣを設置する領域付近の部分平面図である。更に、図４は、一変形形態における外付けＩＣを設置する領域付近の部分平面図であり、図５は、他の変形形態における外付けＩＣを設置する領域付近の部分平面図である。
【００８７】
第１実施形態の基板装置は、後述の電気光学装置の一例たる液晶装置における周辺回路とＣＯＧ型ＩＣとを備えたＴＦＴアレイ基板として好適に用いられるものである。即ち、第１実施形態の基板装置では、外付けＩＣの一例としてＣＯＧ型ＩＣが外付けされ、このＣＯＧ型ＩＣと周辺回路とにより、液晶装置の駆動回路が構成される。
【００８８】
図１及び図２において、第１実施形態の基板装置２００Ａは、ＴＦＴアレイ基板１０と、ＴＦＴアレイ基板１０上に作り込まれた周辺回路の一例としての走査線駆動回路１０４及びサンプリング回路１１８と、ＴＦＴアレイ基板１０上に配線された第１配線２０１、第２配線２０２及び第３配線２０３と、ＴＦＴアレイ基板１０上に外付けされた外付けＩＣの一例たるＣＯＧ型ＩＣから構成されたデータ線駆動回路１０１とを備える。
【００８９】
走査線駆動回路１０４は、画像表示領域１０ａ内に設けられた図示しない走査線を駆動する駆動回路である。サンプリング回路１１８は、図示しない画像信号線上の画像信号をサンプリングして、画像表示領域１０ａ内に設けられた図示しないデータ線に供給するサンプリングスイッチを備えた回路である。データ線駆動回路１０１は、第１端子の一例たる出力端子２２１と、第２端子の一例たる入力端子２２２とを有するＣＯＧ型ＩＣから構成されている。周辺回路の一例を構成する走査線駆動回路１０４及びサンプリング回路１１８は、例えば、後述の如く画像表示領域１０ａ内に作り込まれる画素スイッチング用のＴＦＴと同一製造工程で製造される高温又は低温ポリシリコンＴＦＴを含んでなる。
【００９０】
これらの走査線駆動回路１０４、サンプリング回路１１８及びデータ線駆動回路１０１並びに画像表示領域１０ａについては、後述の電気光学装置の実施形態のところで詳述する。
【００９１】
データ線駆動回路１０１の出力端子２２１は、ＴＦＴアレイ基板１０上でデータ線駆動回路１０１を設置する領域１０１Ｓ（図２中、破線で示された長方形領域）内において第１配線２０１上に設けられた接続用部分の一例たる接続パッド２１１に接続される。データ線駆動回路１０１の入力端子２２２は、ＴＦＴアレイ基板１０上でデータ線駆動回路１０１を設置する領域１０１Ｓ内において第３配線２０３上に設けられた他の接続用部分の一例たる接続パッド２１２に接続される。
【００９２】
第１配線２０１は、ＴＦＴアレイ基板１０上の領域１０１Ｓを通過して、接続パッド２１１からサンプリング回路１１８まで配線されている。
【００９３】
第２配線２０２は、ＴＦＴアレイ基板１０上の領域１０１Ｓを通過して、接続パッド２１１から基板１０の縁に沿って配列された第１の外部回路接続端子１０２ａまで配線されている。
【００９４】
第３配線２０３は、ＴＦＴアレイ基板１０上の領域１０１Ｓを通過して、接続パッド２１２から基板１０の縁に沿って配列された第２の外部回路接続端子１０２ｂまで配線されている。
【００９５】
即ち、第１実施形態では、ＴＦＴアレイ基板１０の縁に沿って、第１の外部回路接続端子１０２ａ及び第２の外部回路接続端子１０２ｂを含む外部回路接続端子１０２が設けられている。そして、これらの外部回路接続端子１０２は、ＴＦＴアレイ基板１０上の領域１０１Ｓから外れた位置に設けられている。
【００９６】
次に、以上の如く構成された基板装置２００Ａの検査方法について説明する。
【００９７】
先ず、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１を外付けする前に、第１の外部接続端子１０２ａ及び第２の外部接続端子１０２ｂを介して、周辺回路たる走査線駆動回路１０４及びサンプリング回路１１８並びに画像表示領域１０ａ内に設けられた後述のデータ線、走査線、画素スイッチング用ＴＦＴ、容量線、蓄積容量等に対する電気的な検査を行う。
【００９８】
その後、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１を外付けした後に、或いは当該基板装置２００Ａやこれを備えた電気光学装置の完成後に、更に出荷後における故障や異常時に、第１の外部回路接続端子１０２ａに検査用プローブを接触させる。そして、この検査用プローブを介して、外付けＩＣたるデータ線駆動回路１０１に対する電気的検査を行う。より具体的には、基本的な導通性検査、絶縁性検査の他に、データ線駆動回路１０１の入力端子２２２につながっている第２の外部回路接続端子１０２ｂに画像信号、制御信号、電源信号等の所定種類の入力信号を入力して、データ線駆動回路１０１の出力端子２２１につながっている第１の外部回路接続端子１０２ａから出力される出力信号を正常時に得られる筈の出力信号と比較するなど各種の検査を行える。
【００９９】
これに対し、図３に示した比較例のように、第１実施形態の構成において第２配線２０２及び第１の外部回路接続端子１０２ａが設けられていない構成の場合、外付けＩＣたるデータ線駆動回路１０１を一旦外付けした後には、データ線駆動回路１０１をＴＦＴアレイ基板１０から剥がない限り、この出力を検査することは事実上不可能である。しかも、動作不良が生じた場合、内臓回路たる走査線駆動回路及びサンプリング回路等の周辺回路の故障かあるいは外付けＩＣの故障か分離できない。
【０１００】
以上説明したように第１実施形態の基板装置２００Ａによれば、ＴＦＴアレイ基板１０上の回路として必要な機能の一部分を周辺回路たるサンプリング回路１１８及び走査線駆動回路１０４に担わせると共にＴＦＴアレイ基板１０上の回路として必要な機能の他の部分を外付けＩＣたるデータ線駆動回路１０１に担わせることができる。そして、装置故障或いは異常が発生した場合に、外付けＩＣをＴＦＴアレイ基板１０から剥がす必要なく、第１の外部回路接続端子１０２ａを介して、外付けＩＣたるデータ線駆動回路１０１の出力信号を外部検査装置により検査できる。
【０１０１】
しかも、第１実施形態では、データ線駆動回路１０１は、ＣＯＧ型ＩＣからなるので、その実装後には、ＣＯＧ型ＩＣの実装面上に配置されている出力端子２２１や入力端子２２２が、ＣＯＧ型ＩＣのパッケージ本体により隠れてしまっている。しかしながら、第１の外部回路接続端子１０２ａにおいて、このようにデータ線駆動回路１０１を構成するＣＯＧ型ＩＣの出力信号及び周辺回路を外部から問題なく検査できる。
【０１０２】
尚、データ線駆回路１０１を、ＣＯＧ型ＩＣに代えて、ワイヤボンディング法、フリップチップ法、ビームリード法等で実装可能なＤＩＰ形、フラットパック形、チップキャリア形等の各種パッケージング形態の集積回路から構成して、ＴＦＴアレイ基板１０に外付けすることも可能である。いずれの場合にも、データ線駆動回路１０１を外付け後にも、第１の外部回路接続端子１０２ａを介してデータ線駆動回路１０１及び周辺回路を比較的簡単に検査できる。
【０１０３】
更に、第１実施形態では、周辺回路からなるサンプリング回路１１８及び走査線駆動回路１０４に代えて、他の外付けＩＣからなるサンプリング回路１１８及び走査線駆動回路１０４を外付けすることも可能である。このように構成しても、ＴＦＴアレイ基板１０に必要な駆動回路の機能を、二つの外付けＩＣに分担させることにより、設計上の自由度が増大する。尚、この場合、ＴＦＴアレイ基板１０は、ガラス基板、石英基板の他に、テープ基板等でもよく、外付けＩＣとしては、例えば、ＴＡＢ（Tape Automated Bonding）形を使用してもよい。このように構成しても、外付けＩＣからなるデータ線駆動回路１０１を外付け後に剥がすことなく、該データ線駆動回路１０１を第１の外部接続端子１０２ａにおいて外部から検査できるという利益は得られる。
【０１０４】
第１実施形態では特に、データ線駆動回路１０１を構成するＣＯＧ型ＩＣの複数の出力端子２２１及び複数の入力端子２２２は夫々、ＣＯＧ型ＩＣの実装面において千鳥足状に位置している。従って、図１及び図２から分かるように、これらの出力端子２２１及び入力端子２２２に対応する接続パッド２１１及び２１２から直線的に延びる第２配線２０２及び第３配線２０３は、交互に並ぶこととなり、しかも第１の外部回路接続端子１０２ａ及び第２の外部回路接続端子１０２ｂも交互に並ぶ。従って、配線同士や外部回路接続端子同士が重なるという不都合を効率的に未然防止できる。
【０１０５】
但し、図４に示した変形形態のように、データ線駆動回路１０１を構成するＣＯＧ型ＩＣの複数の出力端子２２１及び複数の入力端子２２２は夫々、ＣＯＧ型ＩＣの実装面において正対して位置していてもよい。即ち、この場合には、接続パッド２１１'及び２１２'も正対するが、接続パッド２１１'から延びる第２配線２０２'を接続パッド２１２'や第３配線２０３を避ける平面パターンを持つように配線すればよい。
【０１０６】
或いは、図５に示した変形形態のように、第１外部回路接続端子１０２ａ'及び第２の外部回路接続端子１０２ｂ'を、ＴＦＴアレイ基板１０の縁に沿って一列に配列してもよい。即ち、第１外部回路接続端子１０２ａ'及び第２の外部回路接続端子１０２ｂ'のピッチが十分に大きい限りにおいて、これらの端子を全て一列に並べて、外部回路によるこれらの端子への接続を一層容易ならしめることが可能となる。
【０１０７】
（基板装置の第２実施形態）
以下では、本発明の基板装置に係る第２の実施形態について図６から図９を参照して説明する。ここに、図６は、基板装置の第２の実施形態における外付けＩＣ付近の３次元的な部分分解斜視図であり、図７は、この外付けＩＣを外付けする領域付近における基板装置の部分平面図であり、図８は、図６のＣ１−Ｃ１'断面図であり、図９は、図６のＤ−Ｄ'断面図における製造プロセスを示す工程図である。
【０１０８】
図６から図８及び図９の工程（４）に示すように、第２実施形態の基板装置２００Ｂは、ＴＦＴアレイ基板１０を備えている。このＴＦＴアレイ基板１０上には、周辺回路の一例としての走査線駆動回路１０４及びサンプリング回路１１８が作り込まれている。データ線駆動回路１０１を外付けする領域１０１Ｓ（図７参照）内において、ＴＦＴアレイ基板１０上に配線されたサンプリング回路駆動信号線１１４の先端には、接続パッド２１１が設けられている。データ線駆動回路１０１を外付けする領域１０１Ｓ内において、外部回路接続端子１０２から延びる配線２０３の先端には、接続パッド２１２が設けられている。
【０１０９】
ＴＦＴアレイ基板１０上に外付けされるデータ線駆動回路１０１は、出力端子２２１及び入力端子２２２を有するＣＯＧ型ＩＣから構成されている。そして、出力端子２２１が接続パッド２１１に接合され、入力端子２２２が接続パッド２１２に接続されるように、データ線駆動回路１０１は、これを外付けする領域１０１Ｓに面実装される。
【０１１０】
他方、走査線駆動回路１０４及びサンプリング回路１１８は、例えば、後述の如く画像表示領域１０ａ内に作り込まれる画素スイッチング用のＴＦＴと同一製造工程で製造される高温又は低温ポリシリコンＴＦＴを含んでなり、ＴＦＴアレイ基板１０上に周辺回路として作り込まれる。
【０１１１】
第２実施形態では特に、データ線駆動回路１０１の下側には、製造プロセスの検査、評価又は監視用或いは素子評価用のパターン２３０が形成されている。パターン２３０は、データ線駆動回路１０１を外付けする前には、光学的に或いは視覚的に読取り可能なように構成されている。従って、データ線駆動回路１０１を外付けする直前の工程に至るまで、パターン２３０を利用して、製造プロセスの評価、検査、監視或いは素子評価等を行うことができる。また、第２実施形態では、パターン２３０は、データ線駆動回路１０１を外付した後には使用されない。従って、図６及び図７に示したように、データ線駆動回路１０１を外付けする領域１０１Ｓの大部分に渡ってパターン２３０を形成できる。即ち、パターン２３０は、データ線駆動回路１０１を外付した後には、このパッケージ本体により隠れてしまうものの、製造プロセスの評価、検査又は監視用或いは素子評価用のパターンとしての役目は、この時点では完了しているので、何ら問題はない。
【０１１２】
以上のように第２実施形態では、パターン２３０とデータ線駆動回路１０１とが重なる分だけ、これらが占める基板上領域を狭められる。従って、ＴＦＴアレイ基板１０上における周辺領域を狭めると共に相対的に画像表示領域１０ａを広げられる。この結果、小型化及び大画面化が図られた電気光学装置を実現できる。
【０１１３】
第２実施形態では特に、図８及び図９の工程（４）に示すように、データ線駆動回路１０１の下側には、後述の画像表示領域における層間絶縁膜構造と同じく、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶線膜４３が積層されている。更に、これらの層間絶縁膜間に積層された島状の膜片からパターン２３０が構成されており、これらの層間絶縁膜間に積層された導電膜から、サンプリング回路駆動信号線１１４及び配線２０３が形成されている。これらのパターンや配線も、画像表示領域内における配線やＴＦＴ等を構成する導電膜と同一膜からなることが好ましい。即ち、このように構成すれば、ＴＦＴアレイ基板１０上における製造プロセス及び積層構造を単純化できる。
【０１１４】
尚、図８及び図９の工程（４）では、ＴＦＴアレイ基板１０と下地絶縁膜１２との間の層間位置に、パターン２３０を形成している。しかしながら、パターン２３０の積層位置は任意であり、製造プロセスの検査、評価又は監視用或いは素子評価といった個別目的に適した、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶線膜４３のいずれかの層間位置に、パターン２３０を適宜形成すればよい。
【０１１５】
更に第２実施形態では特に、図８及び図９の工程（４）に示すように、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１の実装面となる第３層間絶縁膜４３の上面は、例えばＣＭＰ処理により或いはスピンコートを利用した平坦化膜の形成により、平坦化されている。従って、パターン２３０の上側に重ねてデータ線駆動回路１０１を面実装しても、実装面の凹凸により不安定化することはない。
【０１１６】
次に、以上の如く構成された第２実施形態に係る電気光学装置の製造方法について図９を参照して説明する。
【０１１７】
先ず図９の工程（１）では、ガラス基板、石英基板等の絶縁性基板を用意して、ＴＦＴアレイ基板１０とする。
【０１１８】
次に、工程（２）では、ＴＦＴアレイ基板１０上にパターン２３０を形成する。このようなパターン２３０は、例えば、高融点金属膜をスパッタリングにより形成した後、フォトリソグラフィ及びエッチングによりパターンニングすればよい。その後、このパターン２３０上に下地絶縁膜２３０を形成する。
【０１１９】
次に、工程（３）では、画像表示領域内において、各種の半導体膜、導電膜等から後述の如き構成を有するデータ線６ａ、走査線３ａ、ＴＦＴ３０等が形成される。そして、これらを層間絶縁する第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３が順次形成される。その後、第３層間絶縁膜４３に対しては、ＣＭＰ処理を施すことにより、平坦化する。或いは、スピンコート等により、第３層間絶縁膜４３を平坦化膜として形成する。
【０１２０】
第２実施形態では特に、これらの工程（２）から工程（３）において、各種の半導体膜、導電膜等から、後述の如き構成を有するデータ線６ａ、走査線３ａ、ＴＦＴ３０等を形成する際に、パターン２３０を使用して、それらの位置決めや間隔などを検査、評価、監視したり、各導電膜や各絶縁膜の膜厚の変化を検査、評価、監視したり、画像表示領域内或いは周辺回路を構成する素子を評価等したりする。
【０１２１】
その後、工程（４）では、パターン２３０を用いたプロセスの検査、評価、監視或いは素子評価等が終了した後に、領域１０１Ｓに、データ線駆動回路１０１を外付けする。
【０１２２】
従って、本製造プロセスによれば、同一領域たるデータ線駆動回路１０１を外付けする領域１０１Ｓを、パターン２３０を形成する領域及びデータ線駆動回路１０１を外付けする領域として時間差利用できる。
【０１２３】
以上説明したように第２実施形態の電気光学装置によれば、ＴＦＴアレイ基板１０上の回路として必要な機能の一部分を周辺回路たるサンプリング回路１１８及び走査線駆動回路１０４に担わせると共にＴＦＴアレイ基板１０上の回路として必要な機能の他の部分を外付けＩＣたるデータ線駆動回路１０１に担わせることができる。そして、データ線駆動回路１０１を外付けする領域１０１Ｓを、パターン２３０を形成する領域としても用いるので、限られた基板上領域の効率的な利用を図ることができ、画像表示領域を広げることが可能となる。
【０１２４】
次に、図１０を参照して、変形形態について説明する。図１０は、変形形態における図７のＣ１−Ｃ１'断面図である。
【０１２５】
図１０において、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１の下側には、パターン２３０に代えて、ＴＦＴ２４０を含んでなる周辺回路２５０を備えて構成されている。ＴＦＴ２４０は、半導体層２４１、ゲート絶縁膜２４２、ゲート電極２４３、ソース電極２４４及びドレイン電極２４５を備えるが、このようなＴＦＴ２４０は、好ましくは画像表示領域１０ａにおけるＴＦＴ３０と同一製造プロセスにより、同一膜から構成されるものである。周辺回路２５０は、例えば、サンプリング回路１１８、走査線駆動回路１０４等の駆動回路の一部でもよいし、検査回路であってもよい。その他の構成については、上述した実施形態と同様である。
【０１２６】
従って、この変形形態によれば、画像表示領域１０ａにおける例えば、低温又は高温ポリシリコン等を半導体層として用いたＴＦＴ３０と同一製造プロセスで作り込み可能な周辺回路からデータ線駆動回路１０１を構成する場合と比較して、スイッチング性能や低消費電力性能に優るデータ線駆動回路１０１を外付けＩＣとして構築できる。そして特に、このようなデータ線駆動回路１０１の下側には、スイッチング性能や低消費電力性能に対する要求の相対的に低い駆動回路の一部や検査回路などの周辺回路２５０が配置されている。従って、全体として無駄なく高性能の駆動回路や周辺回路をＴＦＴアレイ基板１０上に構築できると同時に、画像表示領域１０ａを相対的に広げることも可能となる。
【０１２７】
尚、周辺回路２５０は、接続パッド２１１及び２１２並びに配線２０３及びサンプリング回路駆動信号線１１４を除く領域に形成されていてもよい。或いは、これらのいずれかの接続パッドや配線の下側に、絶縁膜を介して、周辺回路２５０を少なくとも部分的に形成してもよい。
【０１２８】
また、周辺回路２５０を、データ線駆動回路１０１を外付けする前に行われる検査専用の検査回路としてもよいし、データ線駆動回路１０１の外付けと前後を問わずに行われる検査専用の検査回路としてもよい。
【０１２９】
上述の第２実施形態及び変形形態では夫々、データ線駆回路１０１を、ＣＯＧ型ＩＣに代えて、ワイヤボンディング法、フリップチップ法、ビームリード法等で実装可能なＤＩＰ形、フラットパック形、チップキャリア形等の各種パッケージング形態の集積回路から構成して、ＴＦＴアレイ基板１０に外付けすることも可能である。いずれの場合にも、パターン２３０又は周辺回路２５０とデータ線駆動回路１０１とを同一領域に配置することによる省スペース化の利益は得られる。
【０１３０】
更に、第２実施形態及び変形形態では夫々、周辺回路からなるサンプリング回路１１８及び走査線駆動回路１０４に代えて、他の外付けＩＣからなるサンプリング回路１１８及び走査線駆動回路１０４を外付けすることも可能である。このように構成しても、ＴＦＴアレイ基板１０に必要な駆動回路の機能を、二つの外付けＩＣに分担させることにより、設計上の自由度が増大する。尚、この場合、ＴＦＴアレイ基板１０は、ガラス基板、石英基板の他に、テープ基板等でもよく、外付けＩＣとしては、例えば、ＴＡＢ（Tape Automated Bonding）形を使用してもよい。このように構成しても、パターン２３０又は周辺回路２５０とデータ線駆動回路１０１とを同一領域に配置することによる省スペース化の利益は得られる。
【０１３１】
（基板装置の第３実施形態）
以下では、本発明の基板装置に係る第３の実施形態について図１１から図１３を参照して説明する。ここに、図１１は、本発明の基板装置の第３実施形態における外付けＩＣ付近の３次元的な部分分解斜視図であり、図１２は、この外付けＩＣを設置する領域付近における基板装置の部分平面図であり、図１３は、図１２のＣ２−Ｃ２´断面図である。
【０１３２】
なお、この第３実施形態は、上述の第１及び第２実施形態に係るＴＦＴアレイ基板１０の応用形態的な側面を有している。したがって、第３実施形態に係る構成は、上記第１及び第２実施形態に係る構成と略同一の構成を有しているため、図１１から図１３において図１０までで使用された符号と同一の符号が付されている構成については、その説明を省略ないし簡略化することとし、以下では、第３実施形態において特徴的な構成について特に説明を加えることとする。
【０１３３】
図１１ないし図１３において、第３実施形態の基板装置２００Ｃは、ＴＦＴアレイ基板１０を備えている。そして、このＴＦＴアレイ基板１０上のデータ線駆動回路１０１を外付けする領域１０１Ｓ内、かつ、データ線駆動回路１０１の下側には、ＴＦＴ２４０を含んでなる周辺回路２５０が備えられている。ＴＦＴ２４０は、半導体層２４１、ゲート絶縁膜２４２、ゲート電極２４３、ソース電極２４４及びドレイン電極２４５を備えるが、このようなＴＦＴ２４０は、好ましくは画像表示領域１０ａにおけるＴＦＴ３０と同一製造プロセスにより、同一膜から構成されるものである。
【０１３４】
したがって、まず、この第３実施形態によっても上記第２実施形態と同様に、画像表示領域１０ａにおける例えば、低温又は高温ポリシリコン等を半導体層として用いたＴＦＴ３０と同一製造プロセスで作り込み可能な周辺回路からデータ線駆動回路１０１を構成する場合と比較して、スイッチング性能や低消費電力性能に優るデータ線駆動回路１０１を外付けＩＣとして構築できる。そして特に、このようなデータ線駆動回路１０１の下側には、スイッチング性能や低消費電力性能に対する要求の相対的に低い駆動回路の一部や検査回路などの周辺回路２５０が配置されている。従って、全体として無駄なく高性能の駆動回路や周辺回路をＴＦＴアレイ基板１０上に構築できると同時に、画像表示領域１０ａを相対的に広げることも可能となる。
【０１３５】
そして第３実施形態では特に、このＴＦＴ２４０を構成するゲート電極２４２、ソース電極２４４及びドレイン電極２４５には引出配線９００の一端が接続されている。また、ＴＦＴアレイ基板１０上には、上記第１実施形態における基板装置２００Ａにおいて外部回路接続端子１０２が配列されていたのと略同様にして、本発明にいう「下側回路用外部回路接続端子」の一例たるＴＦＴ用端子９０２、９０４及び９０６が形成されており、該ＴＦＴ用端子９０２、９０４及び９０６にはそれぞれ引出配線９００の他端が接続されている。
【０１３６】
このように、第３実施形態の基板装置２００Ｃによれば、データ線駆動回路１０１の下側にＴＦＴ２４０が作り込まれるとともに、該ＴＦＴ２４０のゲート電極２４２、ソース電極２４４及びドレイン電極２４５はそれぞれ、ＴＦＴ用端子９０２、９０４及び９０６を通じて、外部から制御可能とされている。したがって、第３実施形態によれば、データ線駆動回路１０１を取り付けた後においても、該ＴＦＴ２４０の有効利用が可能となる。例えば、該ＴＦＴ２４０が検査回路の一部を構成しているならば、基板装置２００Ｃないし周辺回路２５０の動作検査等を、出荷時点において、あるいは出荷後使用中のメンテナンス時点等においても、なお実施することができる。
【０１３７】
また、第３実施形態によれば、周辺回路２５０が含むＴＦＴ２４０等の回路素子に対して、上述のように引出配線及び下側回路用外部回路接続端子が設けられることにより、外付けＩＣたるデータ線駆動回路１０１及び周辺回路２５０間の役割分担をより柔軟に設定することができ、設計の自由度を高めることができる。
【０１３８】
なお、第３実施形態として示した上述のような構成例は、単なる一例を示しているに過ぎない。例えば、上述においては、ＴＦＴ２４０のすべての電極に対して引出配線が接続され、かつ、それらすべてに対応するようにＴＦＴ用端子９０２、９０４及び９０６が設けられていたが、本発明は、このような形態に限定されない。外部から制御しようとする電極についてのみ、引出配線及び下側回路用外部回路接続端子が設けられていればよい。また、より広くは、引出配線が接続されるべき回路素子はＴＦＴに限られない。薄膜ダイオードやコンデンサ等その他の回路素子がそれに該当し得ることも当然である。
【０１３９】
また、上述においては、上記第１、第２及び第３実施形態それぞれが有する特徴に着目して、これらを別個の形態として説明したが、本発明は、このような別個の形態にのみ限定されるものではない。例えば、第１及び第２実施形態の特徴を併せもつ形態であるとか、第２及び第３実施形態、又は、第１及び第３実施形態の特徴を併せもつ形態となる電気光学装置であっても、それが本発明の範囲内にあることは当然である。むろん、第１、第２及び第３実施形態の有する特徴すべてを併せもつ電気光学装置もまた、本発明の範囲内にある。
【０１４０】
（電気光学装置の全体構成）
次に、本発明の電気光学装置に係る実施形態について図１４から図１８を参照して説明する。本実施形態の電気光学装置は、上述した基板装置２００をＴＦＴアレイ基板側に備えた液晶装置からなる。
【０１４１】
先ず、本実施形態の電気光学装置の全体構成について、図１４及び図１５を参照して説明する。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。図１４は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図１５は、図１４のＨ−Ｈ'断面図である。
【０１４２】
図１４及び図１５において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるために、例えば熱硬化樹脂、熱及び光硬化樹脂、光硬化樹脂、紫外線硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、加熱、加熱及び光照射、光照射、紫外線照射等により硬化させられたものである。
【０１４３】
このようなシール材５２中には、両基板間の間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が混合されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。但し、当該電気光学装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてもよい。
【０１４４】
対向基板２０の４隅には、上下導通材１０６が設けられており、ＴＦＴアレイ基板１０に設けられた上下導通端子と対向基板２０に設けられた対向電極２１との間で電気的な導通をとる。
【０１４５】
図１４及び図１５において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁５３が対向基板２０側に設けられている。額縁５３はＴＦＴアレイ基板１０側に設けても良いことは言うまでもない。画像表示領域の周辺に広がる周辺領域のうち、シール材５２が配置されたシール領域の外側部分には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。
【０１４６】
図１５において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【０１４７】
本実施形態では、額縁５３下にあるＴＦＴアレイ基板１０上の領域に、サンプリング回路１１８が設けられている。サンプリング回路１１８は、画像信号線上の画像信号をデータ線駆動回路１０１から供給されるサンプリング回路駆動信号に応じてサンプリングしてデータ線に供給するように構成されている。
【０１４８】
本実施形態では特に、データ線駆動回路１０１は、ＣＯＧ型ＩＣからなり、ＴＦＴアレイ基板１０上に外付けされたものである。他方、走査線駆動回路１０４及びサンプリング回路１１８は、ＴＦＴアレイ基板１０に内蔵されており、後述の如く画像表示領域内において画素毎に設けられる画素スイッチング用ＴＦＴと同一製造プロセスにより、形成されたＴＦＴを含んで構成されている。
【０１４９】
（電気光学装置の回路構成及び動作）
次に以上の如く構成された電気光学装置における回路構成及び動作について図１６を参照して説明する。図１６は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路と周辺回路とを示すブロック図である。
【０１５０】
図１６において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。
【０１５１】
画像表示領域１０ａ外である周辺領域には、データ線６ａの一端（図１６中で下端）が、サンプリング回路１１８の例えばＴＦＴからなる各スイッチング素子のドレインに接続されている。他方、画像信号線１１５は、引き出し配線１１６を介してサンプリング回路１１８のＴＦＴのソースに接続されている。データ線駆動回路１０１に接続されたサンプリング回路駆動信号線１１４は、サンプリング回路１１８のＴＦＴのゲートに接続されている。そして、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１からサンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号が供給されるのに応じて、サンプリング回路１１８によりサンプリングされて各データ線６ａに供給されるように構成されている。
【０１５２】
このようにデータ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。
【０１５３】
また、画素スイッチング用のＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、走査線駆動回路１０４により、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電位レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【０１５４】
尚、ＴＦＴアレイ基板１０上には、これらの走査線駆動回路１０４、サンプリング回路１１８等に加えて、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１５５】
即ち、このような各種回路を、図１、図６及び図１１に示した基板装置２００Ａ、２００Ｂ及び２００Ｃに周辺回路として作り込んでもよいし、外付けＩＣとして外付けしてもよい。
【０１５６】
より具体的には、上述のようなプリチャージ回路、検査回路等の周辺回路を、走査線駆動回路１０４及びサンプリング回路１１８に加えて又は代えて、周辺回路として、ＴＦＴアレイ基板１０に作り込んでもよい。或いは、このようなプリチャージ回路、検査回路等の周辺回路を、データ線駆動回路１０１に加えて或いは代えて、外付けＩＣとして外付けしてもよい。いずれにせよ、本実施形態では、駆動回路のいずれかの部分が、外付けＩＣから構成される。
【０１５７】
（画素部における構成）
次に、本実施形態における電気光学装置の画素部における構成について、図１７及び図１８を参照して説明する。図１７は、データ線、走査線、画素電極等が形成された電気光学装置の相隣接する複数の画素群の平面図であり、図１８は、図１７のＡ−Ａ'断面図である。尚、図１８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１５８】
図１７において、電気光学装置の基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ'により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。
【０１５９】
また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ'に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ'に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【０１６０】
本実施形態では、容量線３００が、図中太線で示したように走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、図１７中、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホールに対応する個所が僅かに括れた括れ部とを備えている。
【０１６１】
図１７及び図１８に示すように、高濃度ドレイン領域１ｅには、画素電極９ａが、コンタクトホール８３及び８５を介して中継接続用の導電層としても機能するドレイン電極３０２により中継接続されている。高濃度ソース領域１ｄには、データ線６ａが、コンタクトホール８１及び８２を介して中継接続用の導電層としても機能するソース電極３０３により中継接続されている。
【０１６２】
ドレイン電極３０２の一部からなる画素電位側容量電極上には、誘電体膜３０１を介して固定電位側容量電極を含む容量線３００が形成されている。容量線３００は、例えば、Ａｌ（アルミ）、Ａｇ（銀）、Ｃｕ（銅）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の金属を含む、金属単体、合金、金属シリサイド、ポリサイド、これらを積層したもの等からなる。本実施形態では、このようにドレイン電極３０２の一部と、容量線３００の一部とが誘電体膜３０１を介して対向配置されることにより、蓄積容量７０が構築されている。
【０１６３】
容量線３００上には、ソース電極３０３とデータ線６ａとを通じるコンタクトホール８１及びドレイン電極３０２と画素電極９ａとを通じるコンタクトホール８５が各々形成された第２層間絶縁膜４２が形成されている。第２層間絶縁膜４２は、例えばシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等から形成され、その膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【０１６４】
第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には更に、ドレイン電極３０２へのコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。係るデータ線６ａは、例えば、スパッタリング、フォトリソグラフィ、エッチング等により、所定パターンを持つようにＡｌ（アルミニウム）等の低抵抗金属膜から形成され、その膜厚は、配線幅に応じて必要な導電性が得られるように、例えば数百ｎｍ程度とされる。他方、第３層間絶縁膜４３は、例えばシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等から形成され、その膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【０１６５】
画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。画素電極９ａは、例えばスパッタリング、フォトリソグラフィ、エッチング等により、ＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜から形成する。尚、後述の電気光学装置のように、ラビング処理を施された配向膜を形成してもよい。
【０１６６】
データ線６ａは、ソース電極３０３を中継することにより、コンタクトホール８１及びコンタクトホール８２を介して半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。他方、画素電極９ａは、ソース電極３０３と同一膜からなるドレイン電極３０２を中継層として利用して中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【０１６７】
このようにドレイン電極３０２を中継層として用いることにより、画素電極９ａとＴＦＴ３０を構成する半導体層１ａとの間の層間距離が例えば１０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８３及び８４で両者間を良好に接続でき、画素開口率を高めること可能となる。特にこのような中継層を用いれば、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。同様に、ソース電極３０３を用いることにより、データ線６ａとＴＦＴ３０を構成する半導体層１ａとの間の層間距離が長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８１及び８２で両者間を良好に接続できる。
【０１６８】
図１７及び図１８に示すように、ドレイン電極３０２と容量線３００とが誘電体膜３０１を介して対向配置されることにより、平面的に見て走査線３ａに重なる領域及びデータ線６ａに重なる領域に、蓄積容量７０が構築されている。
【０１６９】
即ち、容量線３００は、走査線３ａを覆うように延びると共に、データ線６ａの領域下で、ドレイン電極３０２を覆うように突き出す突出部を有し櫛歯状に形成している。ドレイン電極３０２は、走査線３ａとデータ線６ａの交差部から、一方がデータ線６ａの領域下にある容量線３００の突出部に沿って延び、他方が走査線３ａの領域上にある容量線３００に沿って隣接するデータ線６ａ近傍まで延びるＬ字状の島状容量電極を形成している。そして、誘電体膜３０１を介して容量線３００にＬ字状のドレイン電極３０２が重なる領域で蓄積容量７０が形成される。
【０１７０】
蓄積容量７０の一方の容量電極を含むドレイン電極３０２は、コンタクトホール８５で画素電極９ａと接続されており且つコンタクトホール８３で高濃度ドレイン領域１ｅと接続されており、画素電極電位とされる。
【０１７１】
蓄積容量７０の他方の容量電極を含む容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路に供給される正電源や負電源の定電位源でも良いし、対向基板に供給される定電位でも構わない。
【０１７２】
蓄積容量７０の誘電体膜３０１は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜（高温酸化膜）、ＬＴＯ膜（低温酸化膜）等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。誘電体膜３０１は、ドレイン電極３０２の表面を酸化することによって得た熱酸化膜でもよい。蓄積容量７０を増大させる観点からは、膜厚の信頼性が十分に得られる限りにおいて、誘電体膜３０１は薄い程良い。
【０１７３】
図１８に示すように、電気光学装置は、基板装置２００Ａ、２００Ｂ又は２００Ｃと、これに対向配置される透明な対向基板２０とを備えている。対向基板２０は、例えばガラス基板や石英基板からなる。基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【０１７４】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【０１７５】
基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が設けられている。
【０１７６】
対向基板２０には、更に遮光膜を設けるようにしてもよい。このような構成を採ることで、対向基板２０側から入射光がＴＦＴ３０の半導体層１ａのチャネル領域１ａ'や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを抑制できる。更に、対向基板上の遮光膜は、入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【０１７７】
尚、本実施形態では、Ａｌ膜等からなる遮光性のデータ線６ａで、各画素の遮光領域のうちデータ線６ａに沿った部分を遮光してもよいし、容量線３００を遮光性の膜で形成することによりチャネル領域１ａ'等を遮光することができる。
【０１７８】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置された基板１０と対向基板２０との間には、シール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【０１７９】
以上説明した実施形態では、多数の導電層を積層することにより、データ線６ａや走査線３ａに沿った領域に段差が生じるが、第１層間絶縁膜４１、第２層間絶縁膜４２に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【０１８０】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図１８に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。そして、周辺回路を構成するＴＦＴについても同様に各種のＴＦＴとして構築可能である。
【０１８１】
以上図１４から図１８を参照して説明した実施形態では、対向基板２０の投射光が入射する側及び基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１８２】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、対向基板に遮光膜の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１８３】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１９は、投射型カラー表示装置の図式的断面図である。
【０１８４】
図１９において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１８５】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う基板装置、その検査方法、電気光学装置及びその製造方法、並びに電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の基板装置の第１実施形態における外付けＩＣ付近の３次元的な部分分解斜視図である。
【図２】本発明の基板装置の第１実施形態における外付けＩＣを設置する領域付近における基板装置の部分平面図である。
【図３】比較例における外付けＩＣを設置する領域付近の部分平面図である。
【図４】本発明の基板装置の一変形形態における外付けＩＣを設置する領域付近の部分平面図である。
【図５】本発明の基板装置の他の変形形態における外付けＩＣを設置する領域付近の部分平面図である。
【図６】本発明の基板装置の第２実施形態における外付けＩＣ付近の３次元的な部分分解斜視図である。
【図７】本発明の基板装置の第２実施形態における外付けＩＣを設置する領域付近における基板装置の部分平面図である。
【図８】図７のＣ１−Ｃ１'断面図である。
【図９】図７のＤ−Ｄ'断面図における製造プロセスを示す工程図である。
【図１０】変形形態における図７のＣ１−Ｃ１'断面図である。
【図１１】本発明の基板装置の第３実施形態における外付けＩＣ付近の３次元的な部分分解斜視図である。
【図１２】本発明の基板装置の第３実施形態における外付けＩＣ付近を設置する領域付近における基板装置の部分平面図である。
【図１３】図１２のＣ２−Ｃ２´断面図である。
【図１４】本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１５】図１４のＨ−Ｈ´断面図である。
【図１６】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図１７】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１８】図１７のＡ−Ａ´断面図である。
【図１９】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
１ａ'…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…基板
１１ａ…下側遮光膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
８１、８２、８３、８５…コンタクトホール
１０１…データ線駆動回路
１０１Ｓ…データ線駆動回路を設置する領域
１０２…外部回路接続端子
１０４…走査線駆動回路
１１８…サンプリング回路
２００Ａ、２００Ｂ、２００Ｃ…基板装置
２０１、２０２、２０３…配線
２１１、２１２…接続パッド
２２１…出力端子
２２２…入力端子
２３０…パターン
【図１】
0003901004.tif 000002
【図２】
0003901004.tif 000003
【図３】
0003901004.tif 000004
【図４】
0003901004.tif 000005
【図５】
0003901004.tif 000006
【図６】
0003901004.tif 000007
【図７】
0003901004.tif 000008
【図８】
0003901004.tif 000009
【図９】
0003901004.tif 000010
【図１０】
0003901004.tif 000011
【図１１】
0003901004.tif 000012
【図１２】
0003901004.tif 000013
【図１３】
0003901004.tif 000014
【図１４】
0003901004.tif 000015
【図１５】
0003901004.tif 000016
【図１６】
0003901004.tif 000017
【図１７】
0003901004.tif 000018
【図１８】
0003901004.tif 000019
【図１９】
0003901004.tif 000020