(57)【特許請求の範囲】
【請求項１】
一の基板の上に形成された第１導電型の第１の半導体からなる第１クラッド層、該第１クラッド層の上に形成された第２の半導体からなる第１活性層及び該第１活性層の上に形成された第２導電型の第３の半導体からなる第２クラッド層とを有する第１のレーザ素子と、
前記一の基板の上に前記第１のレーザ素子と間隔をおいて形成された第１導電型の第４の半導体からなる第３クラッド層、該第３クラッド層の上に形成され、前記第１活性層よりもエネルギーギャップが大きい第５の半導体からなる第２活性層、及び該第２活性層の上に形成された第２導電型の第６の半導体からなる第４クラッド層とを有する第２のレーザ素子とを備え、
前記第２のレーザ素子は、前記基板と前記第３クラッド層との間に設けられ、前記第２活性層が前記第１活性層の基板面からの高さとほぼ同等の高さとなるように膜厚が設定された第１導電型の第７の半導体からなる高さ調整用バッファ層を有し、
前記第３クラッド層は、リンを含み、
前記第３クラッド層の膜厚は、前記第１クラッド層の膜厚よりも小さいことを特徴とする半導体レーザ素子アレイ。
【請求項２】
前記第１のレーザ素子は、前記第２クラッド層の上に形成され、前記第１活性層にキャリアを選択的に注入するためのストライプ状の開口部を持ち、前記第１活性層よりも大きいエネルギーギャップを持つ第８の半導体からなる第１電流ブロック層を有し、
前記第２のレーザ素子は、前記第４クラッド層の上に形成され、前記第２活性層にキャリアを選択的に注入するためのストライプ状の開口部を持ち、前記第２活性層よりも大きいエネルギーギャップを持つ第９の半導体からなる第２電流ブロック層を有していることを特徴とする請求項１に記載の半導体レーザ素子アレイ。
【請求項３】
前記第１のレーザ素子は、前記第１電流ブロック層の開口部に含まれる領域における基板面に対して垂直な方向の実効屈折率と、前記第１電流ブロック層の開口部を除く領域における基板面に対して垂直な方向の実効屈折率との差が約２×１０−３〜約１×１０−２であり、
前記第２のレーザ素子は、前記第２電流ブロック層の開口部に含まれる領域における基板面に対して垂直な方向の実効屈折率と、前記第２電流ブロック層の開口部を除く領域における基板面に対して垂直な方向の実効屈折率との差が約２×１０−３〜約１×１０−２であることを特徴とする請求項２に記載の半導体レーザ素子アレイ。
【請求項４】
前記第１電流ブロック層は、第１導電型で且つヒ素を含み、前記第２電流ブロック層は、第１導電型で且つリンを含むことを特徴とする請求項２に記載の半導体レーザ素子アレイ。
【請求項５】
前記第１電流ブロック層及び第２電流ブロック層は、第１導電型で且つリンを含むことを特徴とする請求項２に記載の半導体レーザ素子アレイ。
【請求項６】
前記第１電流ブロック層及び第２電流ブロック層は、第１導電型で且つヒ素を含むことを特徴とする請求項２に記載の半導体レーザ素子アレイ。
【請求項７】
一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、
前記第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、
前記第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、
前記第２クラッド層の上に、ストライプ状の開口部を持ち且つ前記第１活性層よりも大きいエネルギーギャップを持つ第４の半導体からなる第１電流ブロック層を形成する工程と、
前記第１電流ブロック層の上に前記開口部を含む全面にわたって第２導電型の第５の半導体からなる第３クラッド層を形成する工程と、
前記第３クラッド層の上における前記第１電流ブロック層の開口部を含む領域をマスクして、前記第１クラッド層、第１活性層、第２クラッド層、第１電流ブロック層及び第３クラッド層に対してエッチングを行なうことにより、前記第１クラッド層、第１活性層、第２クラッド層、第１電流ブロック層及び第３クラッド層を含む第１の半導体レーザ素子を形成すると共に、前記一の基板上に第２のレーザ素子形成領域を形成する工程と、
前記第２のレーザ素子形成領域の上に、第１導電型の第６の半導体からなる高さ調整用バッファ層を形成する工程と、
前記高さ調整用バッファ層の上に第１導電型の第７の半導体からなる第４クラッド層を形成する工程と、
前記第４クラッド層の上に、前記第１活性層よりもエネルギーギャップが大きい第８の半導体からなる第２活性層を形成する工程と、
前記第２活性層の上に第２導電型の第９の半導体からなる第５クラッド層を形成する工程と、
前記第５クラッド層の上に、前記第１電流ブロック層の開口部の長手方向とほぼ同一の方向に延びるストライプ状の開口部を持ち且つ前記第２活性層よりも大きいエネルギーギャップを持つ第１０の半導体からなる第２電流ブロック層を形成する工程と、
前記第２電流ブロック層の上に前記開口部を含む全面にわたって第２導電型の第１１の半導体からなる第６クラッド層を形成する工程と、
前記第６クラッド層の上における前記第２電流ブロック層の開口部を含む領域をマスクして、前記高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層、第２電流ブロック層及び第６クラッド層に対してエッチングを行なうことにより、前記高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層、第２電流ブロック層及び第６クラッド層を含む第２の半導体レーザ素子を形成する工程とを備え、
前記第４クラッド層は、リンを含み、
前記第４クラッド層の膜厚は、前記第１クラッド層の膜厚よりも小さいことを特徴とする半導体レーザ素子アレイの製造方法。
【請求項８】
前記第３クラッド層及び第６クラッド層は、上面同士の基板面からの高さの誤差が約±１μｍ以下となるように形成されていることを特徴とする請求項７に記載の半導体レーザ素子アレイの製造方法。
【請求項９】
一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、
前記第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、
前記第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、
前記第２クラッド層の上に、前記第１活性層よりも大きいエネルギーギャップを持つ第４の半導体からなる第１電流ブロック層を形成する工程と、
前記第１電流ブロック層の上における第１のレーザ素子形成領域をマスクして、前記第１クラッド層、第１活性層、第２クラッド層及び第１電流ブロック層に対してエッチングを行なうことにより、第１の半導体レーザ素子の一部を形成すると共に、前記一の基板上に第２のレーザ素子形成領域を形成する工程と、
前記第２のレーザ素子形成領域の上に、第１導電型の第５の半導体からなる高さ調整用バッファ層を形成する工程と、
前記高さ調整用バッファ層の上に第１導電型の第６の半導体からなる第３クラッド層を形成する工程と、
前記第３クラッド層の上に、前記第１活性層よりもエネルギーギャップが大きい第７の半導体からなる第２活性層を形成する工程と、
前記第２活性層の上に第２導電型の第８の半導体からなる第４クラッド層を形成する工程と、
前記第４クラッド層の上に、前記第２活性層よりも大きいエネルギーギャップを持つ前記第４の半導体からなる第２電流ブロック層を形成する工程と、
前記第１電流ブロック層及び第２電流ブロック層に対してそれぞれエッチングを行なって互いに間隔をおき且つほぼ平行に延びるストライプ状の開口部を形成する工程と、
前記第１電流ブロック層及び第２電流ブロックの上に前記各開口部を含む全面にわたって第２導電型の第９の半導体層を形成する工程と、
前記第９の半導体層における前記第１のレーザ素子形成領域及び第２のレーザ素子形成領域をマスクして、少なくとも前記第９の半導体層に対してエッチングを行なって、前記第１電流ブロック層の上に前記第９の半導体層からなる第５クラッド層と、前記第２電流ブロック層の上に前記第９の半導体層からなる第６クラッド層とを形成することにより、前記第５クラッド層を含む第１の半導体レーザ素子の残部を形成すると共に、前記高さ調整用バッファ、第３クラッド層、第２活性層、第４クラッド層及び第６クラッド層を含む第２の半導体レーザ素子を形成する工程とを備え、
前記第３クラッド層は、リンを含み、
前記第３クラッド層の膜厚は、前記第１クラッド層の膜厚よりも小さいことを特徴とする半導体レーザ素子アレイの製造方法。
【請求項１０】
前記第５クラッド層及び第６クラッド層は、上面同士の基板面からの高さの誤差が約±１μｍ以下となるように形成されていることを特徴とする請求項９に記載の半導体レーザ素子アレイの製造方法。
【請求項１１】
一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、
前記第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、
前記第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、
前記第２クラッド層の上に第２導電型の第４の半導体からなるリッジ形状を持つ第３クラッド層を形成する工程と、
前記第２クラッド層の上における前記第３クラッド層の側方の領域に、前記第１活性層よりも大きいエネルギーギャップを持つ第５の半導体からなる第１電流ブロック層を形成する工程と、
前記第１電流ブロック層の上における前記第３クラッド層を含む領域をマスクして、前記第１クラッド層、第１活性層、第２クラッド層及び第１電流ブロック層に対してエッチングを行なうことにより、前記第１クラッド層、第１活性層、第２クラッド層、第３クラッド層及び第１電流ブロック層を含む第１の半導体レーザ素子を形成すると共に、前記一の基板上に第２のレーザ素子形成領域を形成する工程と、
前記第２のレーザ素子形成領域の上に、第１導電型の第６の半導体からなる高さ調整用バッファ層を形成する工程と、
前記高さ調整用バッファ層の上に第１導電型の第７の半導体からなる第４クラッド層を形成する工程と、
前記第４クラッド層の上に、前記第１活性層よりもエネルギーギャップが大きい第８の半導体からなる第２活性層を形成する工程と、
前記第２活性層の上に第２導電型の第９の半導体からなる第５クラッド層を形成する工程と、
前記第５クラッド層の上に、第２導電型の第１０の半導体からなり前記第３クラッド層の長手方向とほぼ同一の方向に延びるリッジ形状を持つ第６クラッド層を形成する工程と、
前記第５クラッド層の上における前記第６クラッド層の側方の領域に、前記第２活性層よりも大きいエネルギーギャップを持つ第１１の半導体からなる第２電流ブロック層を形成する工程と、
前記第２電流ブロック層の上における前記第６クラッド層を含む領域をマスクして、前記高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層及び第２電流ブロック層に対してエッチングを行なうことにより、前記高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層、第６クラッド層及び第２電流ブロック層を含む第２の半導体レーザ素子を形成する工程とを備え、
前記第４クラッド層は、リンを含み、
前記第４クラッド層の膜厚は、前記第１クラッド層の膜厚よりも小さいことを特徴とする半導体レーザ素子アレイの製造方法。
【請求項１２】
一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、
前記第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、
前記第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、
前記第２クラッド層の上に第２導電型の第４の半導体層を形成する工程と、
前記第４の半導体層の上における第１のレーザ素子形成領域をマスクして、前記第１クラッド層、第１活性層、第２クラッド層、第４の半導体層に対してエッチングを行なうことにより、第１の半導体レーザ素子の一部を形成すると共に、前記一の基板上に第２のレーザ素子形成領域を形成する工程と、
前記第２のレーザ素子形成領域の上に、第１導電型の第５の半導体からなる高さ調整用バッファ層を形成する工程と、
前記高さ調整用バッファ層の上に第１導電型の第６の半導体からなる第３クラッド層を形成する工程と、
前記第３クラッド層の上に、前記第１活性層よりもエネルギーギャップが大きい第７の半導体からなる第２活性層を形成する工程と、
前記第２活性層の上に第２導電型の第８の半導体からなる第４クラッド層を形成する工程と、
前記第４クラッド層の上に、第２導電型の第９の半導体層を形成する工程と、
前記第４の半導体層及び第９の半導体層に対してそれぞれエッチングを行なうことにより、互いに間隔をおき且つほぼ平行に延びるリッジ形状の、前記第４の半導体層からなる第５のクラッド層と、前記第９の半導体層からなる第６のクラッド層とを形成する工程と、
前記第２のクラッド層の上における前記第５クラッド層の側方の領域、及び前記第４クラッド層の上における前記第６クラッド層の側方の領域に前記第１活性層及び第２活性層よりも大きいエネルギーギャップを持つ第１０の半導体層を形成する工程と、
前記第１０の半導体層における前記第１のレーザ素子形成領域及び第２のレーザ素子形成領域をマスクして、少なくとも前記第１０の半導体層に対してエッチングを行なって、前記第２クラッド層の上に前記第１０の半導体層からなる第１電流ブロック層と、前記第４クラッド層の上に前記第１０の半導体層からなる第２電流ブロック層とを形成することにより、前記第１電流ブロック層を含む第１の半導体レーザ素子の残部を形成すると共に、前記高さ調整用バッファ層、第３クラッド層、第２活性層、第４クラッド層、第６クラッド層及び第２電流ブロック層を含む第２の半導体レーザ素子を形成する工程とを備え、
前記第３クラッド層は、リンを含み、
前記第３クラッド層の膜厚は、前記第１クラッド層の膜厚よりも小さいことを特徴とする半導体レーザ素子アレイの製造方法。
【請求項１３】
前記第１電流ブロック層及び第２電流ブロック層は、上面同士の基板面からの高さの誤差が約±１μｍ以下となるように形成されていることを特徴とする請求項１１又は１２に記載の半導体レーザ素子アレイの製造方法。
【請求項１４】
前記第１クラッド層の膜厚は、１．５μｍ以上且つ２．０μｍ以下であり、
前記第３クラッド層の膜厚は、１．１μｍ以上且つ１．５μｍ未満であることを特徴とする請求項１に記載の半導体レーザ素子アレイ。
【請求項１５】
前記第２クラッド層の上に、ストライプ状の開口部を持ち且つ前記第１活性層よりも大きいエネルギーギャップを持つ第８の半導体からなる第１電流ブロック層を有し、
前記第１電流ブロック層及び前記開口部の上に、第２導電型の第５クラッド層を有していることを特徴とする請求項１に記載の半導体レーザ素子アレイ。
【請求項１６】
前記第２クラッド層の上に、リッジ形状を持つ第２導電型の第５クラッド層を有していることを特徴とする請求項１に記載の半導体レーザ素子アレイ。
【請求項１７】
前記第２クラッド層は、ヒ素を含み、
前記第５クラッド層は、リンを含むことを特徴とする請求項１５又は１６に記載の半導体レーザ素子アレイ。
【請求項１８】
一の基板の上に形成された第１導電型の第１の半導体からなる第１クラッド層、該第１クラッド層の上に形成された第２の半導体からなる第１活性層及び該第１活性層の上に形成された第２導電型の第３の半導体からなる第２クラッド層とを有する第１のレーザ素子と、
前記一の基板の上に前記第１のレーザ素子と間隔をおいて形成された第１導電型の第４の半導体からなる第３クラッド層、該第３クラッド層の上に形成され、前記第１活性層よりもエネルギーギャップが大きい第５の半導体からなる第２活性層、及び該第２活性層の上に形成された第２導電型の第６の半導体からなる第４クラッド層とを有する第２のレーザ素子とを備え、
前記第２のレーザ素子は、前記基板と前記第３クラッド層との間に設けられ、前記第２活性層が前記第１活性層の基板面からの高さとほぼ同等の高さとなるように膜厚が設定された第１導電型の第７の半導体からなる高さ調整用バッファ層を有し、
前記基板と前記第１クラッド層との間、及び前記基板と前記高さ調整用バッファ層との間に、第１バッファ層を有していることを特徴とする半導体レーザ素子アレイ。
【請求項１９】
前記第２クラッド層の上に、リッジ形状を持つ第２導電型の第５クラッド層を有し、
前記第２クラッド層は、ヒ素を含み、
前記第５クラッド層は、リンを含むことを特徴とする請求項１８に記載の半導体レーザ素子アレイ。
【請求項２０】
一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、
前記第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、
前記第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、
前記第２クラッド層の上に、ストライプ状の開口部を持ち且つ前記第１活性層よりも大きいエネルギーギャップを持つ第４の半導体からなる第１電流ブロック層を形成する工程と、
前記第１電流ブロック層の上に前記開口部を含む全面にわたって第２導電型の第５の半導体からなる第３クラッド層を形成する工程と、
前記第３クラッド層の上における前記第１電流ブロック層の開口部を含む領域をマスクして、前記第１クラッド層、第１活性層、第２クラッド層、第１電流ブロック層及び第３クラッド層に対してエッチングを行なうことにより、前記第１クラッド層、第１活性層、第２クラッド層、第１電流ブロック層及び第３クラッド層を含む第１の半導体レーザ素子を形成すると共に、前記一の基板上に第２のレーザ素子形成領域を形成する工程と、
前記第２のレーザ素子形成領域の上に、第１導電型の第６の半導体からなる高さ調整用バッファ層を形成する工程と、
前記高さ調整用バッファ層の上に第１導電型の第７の半導体からなる第４クラッド層を形成する工程と、
前記第４クラッド層の上に、前記第１活性層よりもエネルギーギャップが大きい第８の半導体からなる第２活性層を形成する工程と、
前記第２活性層の上に第２導電型の第９の半導体からなる第５クラッド層を形成する工程と、
前記第５クラッド層の上に、前記第１電流ブロック層の開口部の長手方向とほぼ同一の方向に延びるストライプ状の開口部を持ち且つ前記第２活性層よりも大きいエネルギーギャップを持つ第１０の半導体からなる第２電流ブロック層を形成する工程と、
前記第２電流ブロック層の上に前記開口部を含む全面にわたって第２導電型の第１１の半導体からなる第６クラッド層を形成する工程と、
前記第６クラッド層の上における前記第２電流ブロック層の開口部を含む領域をマスクして、前記高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層、第２電流ブロック層及び第６クラッド層に対してエッチングを行なうことにより、前記高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層、第２電流ブロック層及び第６クラッド層を含む第２の半導体レーザ素子を形成する工程とを備え、
前記第１クラッド層を形成する前に、前記基板上に第１バッファ層を形成し、
前記第１クラッド層は、前記第１バッファ層の上に形成され、
前記高さ調整用バッファ層は、前記第１バッファ層の上に形成されることを特徴とする半導体レーザ素子アレイの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一の基板上に形成され互いに発振波長が異なる２つの半導体レーザ素子からなるモノリシック構造を持つ２波長型の半導体レーザ素子アレイ及びその製造方法に関する。
【０００２】
【従来の技術】
ディジタルビデオディスク（ＤＶＤ）の登場により光ディスクの記録密度の高密度化が進展し、現在、８．５ＧＢ（ギガバイト）という大容量の光ディスクが実現されるに至っている。一般的なＤＶＤ用再生装置は、ＤＶＤだけでなく、コンパクトディスク（ＣＤ）の再生が必要とされ、さらには近年急速に普及し始めた追記型ＣＤ（ＣＤ−Ｒ）の再生及び記録が必要とされる場合もある。ＤＶＤを再生する再生光には、６５０ｎｍ帯の赤色レーザ光が用いられ、ＣＤ又はＣＤ−Ｒを再生する再生光には、７８０ｎｍ帯の赤外レーザ光が用いられている。従って、現状のＤＶＤ用再生装置には、赤色レーザ光を生成する赤色半導体レーザチップと赤外レーザ光を生成する赤外半導体レーザチップとの２つの半導体レーザチップが搭載されている。
【０００３】
パソコン等の情報処理機器の小型化に伴い、ＤＶＤ用再生装置の小型化及び薄型化を進展させる必要があり、これを実現するためには、光ピックアップの小型化及び薄型化が必要不可欠となる。光ピックアップ部の小型化及び薄型化の手法として、光学系装置の簡素化が挙げられる。その一つの方法として、赤色半導体レーザチップと赤外半導体レーザチップの集積化が考えられる。前述したように、現状のＤＶＤ用再生装置は、赤色半導体レーザチップ用及び赤外半導体レーザチップ用の２つの光学系部品から構成されており、赤色と赤外との２つの半導体レーザチップを集積化することにより２つの光学系部品を共有することが可能となるので、光ピックアップ部の小型及び薄型化が実現される。
【０００４】
赤色半導体レーザチップ及び赤外半導体レーザチップの集積化として、一の基板上に集積されたモノリシック型の半導体レーザ素子アレイが、特開平第１１−１８６６５１号（第１の従来例）、及び第６０回秋季応用物理学術講演会３ａ−ＺＣ−１０（第２の従来例）に報告されている。
【０００５】
【発明が解決しようとする課題】
第１の従来例に係る半導体レーザ素子アレイは、活性層に電流を効率良く注入するための電流ブロック（狭窄）層として、赤色用レーザチップ及び赤外用レーザチップの双方に、各活性層のエネルギーギャップ（バンドギャップ）と同等かそれよりも小さいエネルギーギャップを持つＧａＡｓを用いている。これにより、各活性層から出射するレーザ光を吸収することにより生成光を効果的にストライプ状の領域に閉じ込める複素屈折率導波構造を採用している。
【０００６】
しかしながら、複素屈折率導波構造を用いた半導体レーザ素子は、生成光がＧａＡｓからなる電流ブロック層で吸収されてしまうため、光ディスク装置に必要な自励発振特性や高温高出力特性を得ることは極めて困難である。
【０００７】
また、第２の従来例に係る半導体レーザ素子アレイは、電流ブロック層を設けない、いわゆる利得導波型構造を有しているため、電流ブロック層による光吸収が生じない。ところが、この利得導波型構造の半導体レーザ素子は、生成光を有効に閉じ込める屈折率導波構造を持たないため、光ディスク装置に必要な低ノイズ化を図るには、例えば発振スペクトルを多モード化することにより、発振スペクトル同士の干渉を抑える手段が必要となる。
【０００８】
さらに、発振スペクトルを多モード化したとしても、各スペクトルの半値幅が小さいため、出射光と該出射光の半導体レーザ素子への戻り光とが互いに干渉を起こし易く、光ディスク装置に望まれる相対雑音強度（ＲＩＮ）を−１３０ｄＢ／Ｈｚ以下にまで低減することができない。そのため、第２の従来例に係る利得導波型構造を持つ半導体レーザ素子アレイの場合は、１／４λ板等を用いてＲＩＮの低減を図る手段が必要となり、光ピックアップ部を構成する部品点数を削減することが困難となる。これらの問題を解決するには、半導体レーザ素子アレイが自励発振特性を有することが必要不可欠となる。
【０００９】
その上、利得導波型の半導体レーザ素子アレイは、電流狭窄機能は有するが、活性層の主面に平行な方向の屈折率分布を利用した光閉じ込め機能を有さない。このため、ＤＶＤ又はＣＤの再生時の１０ｍＷ以下という低出力動作状態では、室温下では単一横モード特性を維持できるものの、高温下ではキャリアが高注入状態となって高次モードの方が利得を得易くなるため、安定した横モード特性を得ることが困難となる。また、光閉じ込め機構を有さないため、高出力動作状態では、横モード特性の安定化を図ることはさらに困難となる。
【００１０】
また、従来のモノリシックの２波長レーザ素子アレイは、光学系部品を共有するため、各レーザ素子の活性層の位置、すなわち基板面からの高さを一致させることが好ましい。しかしながら、モノリシックではあっても、各レーザ素子における活性層はその組成が互いに異なるため、各活性層の成長を別々の工程で行なわなければならず、活性層同士の高さがばらついてしまうという問題をも有している。
【００１１】
本発明は、前記従来の問題を解決し、モノリシックの半導体レーザ素子アレイにおける活性層同士の高さのばらつきを抑制すると共に、安定な自励発振特性を持ち且つ高出力動作及び高温動作を確実に実現できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、モノリシックの半導体レーザ素子アレイを製造する際に、長波長側の第１のレーザ素子を短波長側の第２のレーザ素子よりも先に製造する。このとき、第２のレーザ素子における基板側のクラッド層は第１のレーザ素子における基板側のクラッド層よりも膜厚が小さくてすむため、第２のレーザ素子の結晶性を向上させるバッファ層を形成し、このバッファ層に高さ調整機能を持たせる構成とする。
【００１３】
また、第１のレーザ素子及び第２のレーザ素子に対して、共に屈折率導波機構を設けることにより安定な横モード特性を実現し、また、電流ブロック層を実屈折率導波構造とすることにより、安定な自励発振特性、高出力動作及び高温動作を実現する。
【００１４】
具体的に、本発明に係る半導体レーザ素子アレイは、一の基板の上に形成された第１導電型の第１の半導体からなる第１クラッド層、該第１クラッド層の上に形成された第２の半導体からなる第１活性層及び該第１活性層の上に形成された第２導電型の第３の半導体からなる第２クラッド層とを有する第１のレーザ素子と、一の基板の上に第１のレーザ素子と間隔をおいて形成された第１導電型の第４の半導体からなる第３クラッド層、該第３クラッド層の上に形成され、第１活性層よりもエネルギーギャップが大きい第５の半導体からなる第２活性層、及び該第２活性層の上に形成された第２導電型の第６の半導体からなる第４クラッド層とを有する第２のレーザ素子とを備え、第２のレーザ素子は、基板と第３クラッド層との間に設けられ、第２活性層が第１活性層の基板面からの高さとほぼ同等の高さとなるように膜厚が設定された第１導電型の第７の半導体からなる高さ調整用バッファ層を有している。
【００１５】
本発明の半導体レーザ素子アレイによると、第１のレーザ素子の第１活性層よりもエネルギーギャップが大きい第２活性層を有する第２のレーザ素子は、基板と第３クラッド層との間に設けられ、第２活性層が第１活性層の基板面からの高さとほぼ同等の高さとなるように膜厚が設定された高さ調整用バッファ層を有しているため、第２のレーザ素子の各半導体層の結晶性が向上するだけでなく、第１活性層と第２活性層との基板面からの高さを実質的に一致させることができるので、波長が異なるレーザ光の出射口同士の高さのばらつきを防止できる。
【００１６】
本発明の半導体レーザ素子アレイにおいて、第１のレーザ素子が、第２クラッド層の上に形成され、第１活性層にキャリアを選択的に注入するためのストライプ状の開口部を持ち、第１活性層よりも大きいエネルギーギャップを持つ第８の半導体からなる第１電流ブロック層を有し、第２のレーザ素子が、第４クラッド層の上に形成され、第２活性層にキャリアを選択的に注入するためのストライプ状の開口部を持ち、第２活性層よりも大きいエネルギーギャップを持つ第９の半導体からなる第２電流ブロック層を有していることが好ましい。このようにすると、第１及び第２の各活性層からの発光光がそれぞれ第１及び第２の各電流ブロック層に吸収されることがないため、自励発振特性及び高温時の高出力特性を確実に得られるようになる。
【００１７】
本発明の半導体レーザ素子アレイにおいて、第１のレーザ素子は、第１電流ブロック層の開口部に含まれる領域における基板面に対して垂直な方向の実効屈折率と、第１電流ブロック層の開口部を除く領域における基板面に対して垂直な方向の実効屈折率との差が約２×１０-3〜約１×１０-2であり、第２のレーザ素子は、第２電流ブロック層の開口部に含まれる領域における基板面に対して垂直な方向の実効屈折率と、第２電流ブロック層の開口部を除く領域における基板面に対して垂直な方向の実効屈折率との差が約２×１０-3〜約１×１０-2であることが好ましい。
【００１８】
本発明の半導体レーザ素子アレイにおいて、第１電流ブロック層が第１導電型で且つヒ素を含み、第２電流ブロック層が第１導電型で且つリンを含むことが好ましい。このようにすると、第１のレーザ素子をIII 族元素にアルミニウム及びガリウムを含みＶ族元素にヒ素を含むIII-Ｖ族化合物半導体からなり赤外レーザ光を発光できる赤外レーザ素子とすることができる。また、第２のレーザ素子をIII 族元素にアルミニウム、ガリウム及びインジウム含みＶ族元素にリンを含むIII-Ｖ族化合物半導体からなり赤色レーザ光を発光できる赤色レーザ素子とすることができる。
【００１９】
本発明の半導体レーザ素子アレイにおいて、第１電流ブロック層及び第２電流ブロック層が第１導電型で且つリンを含むことが好ましい。このようにすると、第１のレーザ素子を第１活性層並びに第１及び第２のクラッド層をガリウムとヒ素とを含む化合物半導体からなる赤外レーザ素子とし、第２のレーザ素子を第２活性層並びに第３及び第４のクラッド層をガリウム、インジウム及びリンを含む化合物半導体からなる赤色レーザ素子としても、第１電流ブロック層及び第２電流ブロック層の上に成長させてなる例えばコンタクト層を、リンを含む一の化合物半導体層により形成できるので、製造時の工程が簡単となる。
【００２０】
本発明の半導体レーザ素子アレイにおいて、第１電流ブロック層及び第２電流ブロック層が第１導電型で且つヒ素を含むことが好ましい。このようにすると、第１のレーザ素子を、第１活性層並びに第１及び第２のクラッド層をガリウムとヒ素とを含む化合物半導体からなる赤外レーザ素子とし、第２のレーザ素子を、第２活性層並びに第３及び第４のクラッド層をガリウム、インジウム及びリンを含む化合物半導体からなる赤色レーザ素子としても、第１電流ブロック層及び第２電流ブロック層の上に成長させてなる例えばコンタクト層を、ヒ素を含む一の化合物半導体層により形成できるので、製造時の工程が簡単となる。
【００２１】
第１の実施形態に係る第１の半導体レーザ素子アレイの製造方法は、一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、第２クラッド層の上に、ストライプ状の開口部を持ち且つ第１活性層からの発光光をほとんど吸収しない第４の半導体からなる第１電流ブロック層を形成する工程と、第１電流ブロック層の上に開口部を含む全面にわたって第２導電型の第５の半導体からなる第３クラッド層を形成する工程と、第３クラッド層の上における第１電流ブロック層の開口部を含む領域をマスクして、第１クラッド層、第１活性層、第２クラッド層、第１電流ブロック層及び第３クラッド層に対してエッチングを行なうことにより、第１クラッド層、第１活性層、第２クラッド層、第１電流ブロック層及び第３クラッド層を含む第１の半導体レーザ素子を形成すると共に、一の基板上に第２のレーザ素子形成領域を形成する工程と、第２のレーザ素子形成領域の上に、第１導電型の第６の半導体からなる高さ調整用バッファ層を形成する工程と、高さ調整用バッファ層の上に第１導電型の第７の半導体からなる第４クラッド層を形成する工程と、第４クラッド層の上に、第１活性層よりもエネルギーギャップが大きい第８の半導体からなる第２活性層を形成する工程と、第２活性層の上に第２導電型の第９の半導体からなる第５クラッド層を形成する工程と、第５クラッド層の上に、第１電流ブロック層の開口部の長手方向とほぼ同一の方向に延びるストライプ状の開口部を持ち且つ第２活性層からの発光光をほとんど吸収しない第１０の半導体からなる第２電流ブロック層を形成する工程と、第２電流ブロック層の上に開口部を含む全面にわたって第２導電型の第１１の半導体からなる第６クラッド層を形成する工程と、第６クラッド層の上における第２電流ブロック層の開口部を含む領域をマスクして、高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層、第２電流ブロック層及び第６クラッド層に対してエッチングを行なうことにより、高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層、第２電流ブロック層及び第６クラッド層を含む第２の半導体レーザ素子を形成する工程とを備えている。
【００２２】
第１の半導体レーザ素子アレイの製造方法によると、第１の半導体レーザ素子の第１活性層よりもエネルギーギャップが大きい第２活性層を有する第２のレーザ素子を形成する際に、エッチングにより露出された基板上のレーザ素子形成領域に高さ調整用バッファ層を形成するため、第２のレーザ素子の結晶性が向上するだけでなく、第１活性層と第２活性層との基板面からの高さを実質的に一致させることができるので、波長が異なるレーザ光の出射口同士の高さのばらつきを防止できる。
【００２３】
第１の半導体レーザ素子アレイの製造方法において、第３クラッド層及び第６クラッド層が、上面同士の基板面からの高さの誤差が約±１μｍ以下となるように形成されていることが好ましい。このようにすると、本発明の半導体レーザ素子アレイを例えばジャンクションダウン法により実装する際に、第１の半導体レーザ素子及び第２の半導体レーザ素子における基板と反対側の面（接合面）の高さのばらつきを約±１μｍ以下に抑えられるため、実装時の歩留まりを向上させることができる。
【００２４】
本発明に係る第２の半導体レーザ素子アレイの製造方法は、一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、第２クラッド層の上に、第１活性層からの発光光をほとんど吸収しない第４の半導体からなる第１電流ブロック層を形成する工程と、第１電流ブロック層の上における第１のレーザ素子形成領域をマスクして、第１クラッド層、第１活性層、第２クラッド層及び第１電流ブロック層に対してエッチングを行なうことにより、第１の半導体レーザ素子の一部を形成すると共に、一の基板上に第２のレーザ素子形成領域を形成する工程と、第２のレーザ素子形成領域の上に、第１導電型の第５の半導体からなる高さ調整用バッファ層を形成する工程と、高さ調整用バッファ層の上に第１導電型の第６の半導体からなる第３クラッド層を形成する工程と、第３クラッド層の上に、第１活性層よりもエネルギーギャップが大きい第７の半導体からなる第２活性層を形成する工程と、第２活性層の上に第２導電型の第８の半導体からなる第４クラッド層を形成する工程と、第４クラッド層の上に、ストライプ状の開口部を持ち且つ第２活性層からの発光光をもほとんど吸収しない第４の半導体からなる第２電流ブロック層を形成する工程と、第１電流ブロック層及び第２電流ブロック層に対してそれぞれエッチングを行なって互いに間隔をおき且つほぼ平行に延びるストライプ状の開口部を形成する工程と、第１電流ブロック層及び第２電流ブロックの上に各開口部を含む全面にわたって第２導電型の第９の半導体層を形成する工程と、第９の半導体層における第１のレーザ素子形成領域及び第２のレーザ素子形成領域をマスクして、少なくとも第９の半導体層に対してエッチングを行なって、第１電流ブロック層の上に第９の半導体層からなる第５クラッド層と、第２電流ブロック層の上に第９の半導体層からなる第６クラッド層とを形成することにより、第５クラッド層を含む第１の半導体レーザ素子の残部を形成すると共に、高さ調整用バッファ、第３クラッド層、第２活性層、第４クラッド層及び第６クラッド層を含む第２の半導体レーザ素子を形成する工程とを備えている。
【００２５】
第２の半導体レーザ素子アレイの製造方法によると、第１の半導体レーザ素子アレイの製造方法の特徴に加えて、第４の半導体からなる第１電流ブロック層及び第２電流ブロック層に対してストライプ状の開口部を同時に形成できる。すなわち、第１及び第２の各電流ブロック層のほぼ平行に延びる両開口部の開口パターンを持つ一のマスクパターンによって、一度の露光工程により両開口部を形成できるため、両開口部の間隔をリソグラフィの精度で決定できる。また、第１電流ブロック層及び第２電流ブロック層は共に第４の半導体層からなるため、各開口部を含む上面に一度の成長工程で第９の半導体層を形成できるので、第５クラッド層及び第６クラッド層の形成が簡単となる。
【００２６】
第２の半導体レーザ素子アレイの製造方法において、第５クラッド層及び第６クラッド層が、上面同士の基板面からの高さの誤差が約±１μｍ以下となるように形成されていることが好ましい。
【００２７】
本発明に係る第３の半導体レーザ素子アレイの製造方法は、一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、第２クラッド層の上に第２導電型の第４の半導体からなるリッジ形状を持つ第３クラッド層を形成する工程と、第２クラッド層の上における第３クラッド層の側方の領域に、第１活性層からの発光光をほとんど吸収しない第５の半導体からなる第１電流ブロック層を形成する工程と、第１電流ブロック層の上における第３クラッド層を含む領域をマスクして、第１クラッド層、第１活性層、第２クラッド層及び第１電流ブロック層に対してエッチングを行なうことにより、第１クラッド層、第１活性層、第２クラッド層、第３クラッド層及び第１電流ブロック層を含む第１の半導体レーザ素子を形成すると共に、一の基板上に第２のレーザ素子形成領域を形成する工程と、第２のレーザ素子形成領域の上に、第１導電型の第６の半導体からなる高さ調整用バッファ層を形成する工程と、高さ調整用バッファ層の上に第１導電型の第７の半導体からなる第４クラッド層を形成する工程と、第４クラッド層の上に、第１活性層よりもエネルギーギャップが大きい第８の半導体からなる第２活性層を形成する工程と、第２活性層の上に第２導電型の第９の半導体からなる第５クラッド層を形成する工程と、第５クラッド層の上に、第２導電型の第１０の半導体からなり第３クラッド層の長手方向とほぼ同一の方向に延びるリッジ形状を持つ第６クラッド層を形成する工程と、第５クラッド層の上における第６クラッド層の側方の領域に、第２活性層からの発光光をほとんど吸収しない第１１の半導体からなる第２電流ブロック層を形成する工程と、第２電流ブロック層の上における第６クラッド層を含む領域をマスクして、高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層及び第２電流ブロック層に対してエッチングを行なうことにより、高さ調整用バッファ層、第４クラッド層、第２活性層、第５クラッド層、第６クラッド層及び第２電流ブロック層を含む第２の半導体レーザ素子を形成する工程とを備えている。
【００２８】
第３の半導体レーザ素子アレイの製造方法によると、第１の半導体レーザ素子の第１活性層よりもエネルギーギャップが大きい第２活性層を有する第２のレーザ素子を形成する際に、エッチングにより露出された基板上のレーザ素子形成領域に高さ調整用バッファ層を形成するため、第２のレーザ素子の結晶性が向上するだけでなく、第１活性層と第２活性層との基板面からの高さを実質的に一致させることができるので、波長が異なるレーザ光の出射口同士の高さのばらつきを防止できる。
【００２９】
本発明に係る第４の半導体レーザ素子アレイの製造方法は、一の基板の上に第１導電型の第１の半導体からなる第１クラッド層を形成する工程と、第１クラッド層の上に第２の半導体からなる第１活性層を形成する工程と、第１活性層の上に第２導電型の第３の半導体からなる第２クラッド層を形成する工程と、第２クラッド層の上に第２導電型の第４の半導体層を形成する工程と、第４の半導体層の上における第１のレーザ素子形成領域をマスクして、第１クラッド層、第１活性層、第２クラッド層、第４の半導体層に対してエッチングを行なうことにより、第１の半導体レーザ素子の一部を形成すると共に、一の基板上に第２のレーザ素子形成領域を形成する工程と、第２のレーザ素子形成領域の上に、第１導電型の第５の半導体からなる高さ調整用バッファ層を形成する工程と、高さ調整用バッファ層の上に第１導電型の第６の半導体からなる第３クラッド層を形成する工程と、第３クラッド層の上に、第１活性層よりもエネルギーギャップが大きい第７の半導体からなる第２活性層を形成する工程と、第２活性層の上に第２導電型の第８の半導体からなる第４クラッド層を形成する工程と、第４クラッド層の上に、第２導電型の第９の半導体層を形成する工程と、第４の半導体層及び第９の半導体層に対してそれぞれエッチングを行なうことにより、互いに間隔をおき且つほぼ平行に延びるリッジ形状の、第４の半導体層からなる第５のクラッド層と、第９の半導体層からなる第６のクラッド層とを形成する工程と、第２のクラッド層の上における第５クラッド層の側方の領域、及び第４クラッド層の上における第６クラッド層の側方の領域に第１活性層及び第２活性層からの発光光をほとんど吸収しない第１０の半導体層を形成する工程と、第１０の半導体層における第１のレーザ素子形成領域及び第２のレーザ素子形成領域をマスクして、少なくとも第１０の半導体層に対してエッチングを行なって、第２クラッド層の上に第１０の半導体層からなる第１電流ブロック層と、第４クラッド層の上に第１０の半導体層からなる第２電流ブロック層とを形成することにより、第１電流ブロック層を含む第１の半導体レーザ素子の残部を形成すると共に、高さ調整用バッファ層、第３クラッド層、第２活性層、第４クラッド層、第６クラッド層及び第２電流ブロック層を含む第２の半導体レーザ素子を形成する工程とを備えている。
【００３０】
第４の半導体レーザ素子アレイの製造方法によると、第３の半導体レーザ素子アレイの製造方法の特徴に加えて、第５クラッド層及び第６クラッド層を同時に形成できる。すなわち、互いに間隔をおいて平行に延びるリッジ形状を持つ第５及び第６の各クラッド層の開口パターンを持つ一のマスクパターンによって、一度の露光工程により両クラッド層を形成できるため、両クラッド層の間隔をリソグラフィの精度で決定できる。また、第５クラッド層及び第６クラッド層の側方の領域に第１０の半導体層を形成するため、一の半導体層からそれぞれ第１電流ブロック層及び第２電流ブロック層を形成できるので、製造工程が簡単となる。
【００３１】
第３又は第４の半導体レーザ素子アレイの製造方法において、第１電流ブロック層及び第２電流ブロック層が、上面同士の基板面からの高さの誤差が約±１μｍ以下となるように形成されていることが好ましい。
【００３２】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３３】
図１は本発明の第１の実施形態に係る半導体レーザ素子アレイの断面構成を示している。図１に示すように、ｎ型のＧａＡｓからなる基板１１上には、分離溝３により互いに分離された赤外半導体レーザ素子１Ａ及び赤色半導体レーザ素子２Ａがモノリシックに形成されている。
【００３４】
赤外半導体レーザ素子１Ａは、基板１１上に順次形成され、ｎ型のＧａＡｓからなり基板１１上に成長する各半導体層の結晶性を向上させるバッファ層１２と、ｎ型のＡｌxＧａ1-xＡｓ（０＜ｘ≦１）からなり後述する第１活性層にキャリア（電子）及びキャリアの再結合光を閉じ込める第１のｎ型クラッド層１３と、発振波長が７５０ｎｍ〜８５０ｎｍとなる組成を持つＡｌＧａＡｓからなる第１活性層１４と、ｐ型のＡｌx1Ｇａ1-x1Ａｓ（０＜ｘ１≦１）からなり第１活性層１４にキャリア（正孔）及びキャリアの再結合光を閉じ込める第１のｐ型クラッド層１５と、ｐ型のＡｌx2Ｇａ1-x2Ａｓ（０≦ｘ２≦１）からなり後述する第１電流ブロック層の開口部の形成時にエッチングストッパとなる第２のｐ型クラッド層１６と、第１活性層１４からの発光光のエネルギーよりも大きいエネルギーギャップ（バンドギャップ）を有し、第１活性層１４にストライプ状の電流チャネルを形成するための開口部１７ａ（但し、開口部１７ａは図面内で垂直方向に延びる。）を持つｎ型のＡｌy1Ｇａ1-y1Ａｓ（０＜ｙ１≦１）からなる第１電流ブロック層１７と、ｐ型のＡｌx3Ｇａ1-x3Ａｓ（０＜ｘ３≦１）からなり開口部１７ａを充填するように形成された第３のｐ型クラッド層１８と、ｐ型のＧａＡｓからなりその上面に形成される第１ｐ側電極（図示せず）とオーミック接触する第１のｐ型コンタクト層１９とにより構成されている。
【００３５】
赤色半導体レーザ素子２Ａは、バッファ層１２上に、赤外半導体レーザ素子１Ａと分離溝３を隔てて順次形成され、基板１１上に成長する各半導体層の結晶性を向上させると共に第１活性層１４と後述する第２活性層との基板面からの高さが一致するように膜厚が調整されたｎ型のＧａＡｓからなる高さ調整用バッファ層２０と、ｎ型の（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐ（０＜ｚ≦１）からなり後述する第２活性層にキャリア（電子）及びキャリアの再結合光を閉じ込める第２のｎ型クラッド層２３と、発振波長が６３５ｎｍ〜６８０ｎｍとなる組成を持つＡｌＧａＩｎＰからなる多重量子井戸構造の第２活性層２４と、ｐ型の（Ａｌx4Ｇａ1-x4）0.5Ｉｎ0.5Ｐ（０＜ｘ４≦１）からなり第２活性層２４にキャリア（正孔）及びキャリアの再結合光を閉じ込める第４のｐ型クラッド層２５と、ｐ型の（Ａｌx5Ｇａ1-x5）0.5Ｉｎ0.5Ｐ（０≦ｘ５≦１）からなり後述する第２電流ブロック層の開口部の形成時にエッチングストッパとなる第５のｐ型クラッド層２６と、第２活性層２４からの発光光のエネルギーよりも大きいエネルギーギャップを有し、第２活性層２４にストライプ状の電流チャネルを形成するための、第１電流ブロック層１７の開口部１７ａとほぼ平行に延びる開口部２７ａを持つｎ型の（Ａｌy2Ｇａ1-y2）0.5Ｉｎ0.5Ｐ（０＜ｙ２≦１）からなる第２電流ブロック層２７と、ｐ型の（Ａｌx6Ｇａ1-x6）0.5Ｉｎ0.5Ｐ（０＜ｘ６≦１）からなり開口部２７ａを充填するように形成された第６のｐ型クラッド層２８と、ｐ型のＧａＡｓからなり上面に形成される第２ｐ側電極（図示せず）とオーミック接触する第２のｐ型コンタクト層２９とにより構成されている。
【００３６】
ここで、分離溝３はバッファ層１２の上面が露出した状態であるが、基板１１を露出させた状態でもよい。また、赤色半導体レーザ素子２Ａの高さ調整用バッファ層２０がバッファ層１２を兼ねてもよい。
【００３７】
ここで、第１の実施形態に係る赤外半導体レーザ素子１Ａにおいて、第１電流ブロック層１７の開口部１７ａに含まれる領域における基板面に対して垂直な方向の実効屈折率ｎ１と、開口部１７ａを除く領域における基板面に対して垂直な方向の実効屈折率ｎ２との差Δｎが約２×１０-3〜約１×１０-2となるように、各半導体層の膜厚及びＡｌの組成等の構造パラメータが設定された屈折率導波型のレーザ素子である。
【００３８】
同様に、第１の実施形態に係る赤色半導体レーザ素子２Ａにおいても、第２電流ブロック層２７の開口部２７ａに含まれる領域における基板面に垂直な方向の実効屈折率ｎ１と、開口部２７ａを除く領域における基板面に垂直な方向の実効屈折率ｎ２との差Δｎが約２×１０-3〜約１×１０-2となるように、各半導体層の膜厚及びＡｌの組成等の構造パラメータが設定された屈折率導波型のレーザ素子である。
【００３９】
以下、赤外半導体レーザ素子１Ａ及び赤色半導体レーザ素子２Ａに対してノイズの低減に必要な自励発振特性を持たせる構造パラメータの一例を図面に基づいて説明する。
【００４０】
図２は第１の実施形態に係る赤外半導体レーザ素子１Ａにおける第１のｐ型クラッド層１５の膜厚及び第３のｐ型クラッド層１８のＡｌ組成ｘ３と、実効屈折率差Δｎとの関係を計算により求めた結果を表わしている。ここでは、他の構造パラメータを以下のように設定している。すなわち、第１のｎ型クラッド層１３の膜厚は約１．５μｍとしＡｌ組成ｘは０．５としている。第１活性層１４の膜厚は約０．０６μｍとしている。第１のｐ型クラッド層１５のＡｌ組成ｘ１は０．５としている。第２のｐ型クラッド層１６の膜厚は約０．０１μｍとし、Ａｌ組成ｘ２は０．２としている。第１電流ブロック層１７の膜厚は約１μｍとし、Ａｌ組成ｙ１は０．６５としている。第３のｐ型クラッド層１８の膜厚は約２．２μｍとしている。
【００４１】
図２から分かるように、第１のｐ型クラッド層１５の膜厚ｄｐが小さい程、また、第３のｐ型クラッド層１８のＡｌ組成Ｘ３が小さい程、実効屈折率差Δｎが大きくなる。安定な自励発振特性を得るためには実効屈折率差Δｎ＝２×１０-3〜５×１０-3を満足させる必要がある。例えば、第１のｐ型クラッド層１５の膜厚ｄｐを０．２０μｍとした場合には、第３のｐ型クラッド層１８のＡｌ組成Ｘ３を約０．６１〜０．７４程度とすれば良いことが分かる。
【００４２】
なお、図２に示した実効屈折率差Δｎ＝２×１０-3〜５×１０-3を実現するための構造パラメータの組み合わせは一例に過ぎず、他の構造パラメータ（各半導体層のＡｌ組成及び膜厚）を変更すると、適当な組み合わせが変わることはいうまでもない。
【００４３】
同様に、赤色半導体レーザ素子２Ａにおいても、実効屈折率差Δｎ＝２×１０-3〜５×１０-3を実現するための構造パラメータを適当に選ぶことにより、自励発振特性を実現させることができる。例えば、第２のｎ型クラッド層２３のＡｌ組成ｚを０．７とし、第２活性層２４の発振波長を６３５ｎｍ〜６８０ｎｍとする。第４のｐ型クラッド層２５のＡｌ組成ｘ４を０．７とし、膜厚を約０．１μｍ〜０．３μｍとする。第５のｐ型クラッド層２６のＡｌ組成ｘ５を０．０〜０．１とし、膜厚を約０．００９μｍとする。第２電流ブロック層２７のＡｌ組成ｙ２を０．５とし、第６のｐ型クラッド層２８のＡｌ組成ｘ６を０．６〜０．７５とする。これにより、赤色半導体レーザ素子２Ａにおける実効屈折率差Δｎ＝２×１０-3〜５×１０-3を実現できる。
【００４４】
また、第１の実施形態に係る赤色半導体レーザ素子２Ａは、バッファ層１２と第２のｎ型クラッド層２３との間に、該赤色半導体レーザ素子２Ａの各半導体結晶の品質を向上させるだけでなく、赤外半導体レーザ素子１Ａの第１活性層１４との基板面からの高さを調整するための高さ調整用バッファ２０が設けられていることを特徴とする。
【００４５】
例えば、赤外半導体レーザ素子１Ａ及び赤色半導体レーザ素子２Ａに対して比較的に高出力動作をさせるような場合には、第１のｎ型クラッド層１３の膜厚は２．０μｍ以上が必要となり、一方、第２のｎ型クラッド層２３の膜厚は１．５μｍ以上であればよい。従って、この場合には、高さ調整用バッファ層２０の膜厚は０．５μｍ程度とすれば良い。
【００４６】
また、比較的に低出力動作をさせるような場合には、第１のｎ型クラッド層１３の膜厚は１．５μｍ以上が必要であり、第２のｎ型クラッド層２３の膜厚は１．１μｍ以上が必要となる。従って、この場合には、高さ調整用バッファ層２０の膜厚は０．４μｍ程度とすれば良い。
【００４７】
以上説明したように、第１の実施形態によると、自励発振型の半導体レーザ素子アレイを実現でき、その上高出力動作が可能となる。さらに、２波長レーザ素子アレイのうちの短波長側、すなわち、赤色半導体レーザ素子２Ａには、第１活性層１４及び第２活性層２４の基板面からの高さのばらつきを抑える高さ調整用バッファ層２０が設けられているため、本実施形態に係る半導体レーザ素子アレイを光ディスク装置に組み込む場合に、光学系部品との位置合わせ等の調整が容易となる。
【００４８】
また、書き込み可能な光ディスクに必要な高出力のレーザ光が要求される場合には、前述の実効屈折率差Δｎを４×１０-3〜１×１０-2とすることにより、横モードがさらに安定するため、高出力の半導体レーザ素子アレイを実現できる。
【００４９】
以下、第１の実施形態に係る半導体レーザ素子アレイの製造方法について図面を参照しながら説明する。
【００５０】
図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｃ）は第１の実施形態に係る半導体レーザ素子アレイの製造方法の工程順の断面構成を示している。まず、図３（ａ）に示すように、例えば、有機金属気相成長法（ＭＯＶＰＥ）法を用いて、ｎ型のＧａＡｓからなる基板１１上に、ｎ型のＧａＡｓからなるバッファ層１２と、膜厚が約１．５μｍのｎ型のＡｌ0.5Ｇａ0.5Ａｓからなる第１のｎ型クラッド層形成層１３Ａと、発振波長が７５０ｎｍ〜８５０ｎｍとなる組成を有し膜厚が約０．０６μｍのＡｌＧａＡｓからなる第１活性層形成層１４Ａと、膜厚が約０．２５μｍのｐ型のＡｌ0.5Ｇａ0.5Ａｓからなる第１のｐ型クラッド層形成層１５Ａと、膜厚が約０．０１μｍのｐ型のＡｌ0.2Ｇａ0.8Ａｓからなる第２のｐ型クラッド層形成層１６Ａと、膜厚が約１μｍのｎ型のＡｌ0.65Ｇａ0.35Ａｓからなる第１電流ブロック層形成層１７Ａとを順次成長させる。
【００５１】
次に、図３（ｂ）に示すように、第１電流ブロック層形成層１７Ａに対して、第２のｐ型クラッド層形成層１６Ａをエッチングストッパとする化学的エッチングを選択的に行なうことにより、ストライプ状の開口部１７ａを形成する。
【００５２】
次に、図３（ｃ）に示すように、再度、ＭＯＶＰＥ法により、第１電流ブロック層形成層１７Ａの上に開口部１７ａが充填されるように全面にわたって膜厚が約２．２μｍのｐ型のＡｌ0.6Ｇａ0.4Ａｓからなる第３のｐ型クラッド層形成層１８Ａを成長させ、続いて、第３のｐ型クラッド層形成層１８Ａの上に、高濃度のｐ型のＧａＡｓからなる第１のｐ型コンタクト層形成層１９Ａを成長させる。
【００５３】
次に、図３（ｄ）に示すように、第１のｐ型コンタクト層形成層１９Ａの上における第１電流ブロック層形成層１７Ａの開口部１７ａを含む赤外レーザ素子形成領域１をマスクして、第１のｎ型クラッド層形成層１３Ａ、第１活性層形成層１４Ａ、第１のｐ型クラッド層形成層１５Ａ、第２のｐ型クラッド層形成層１６Ａ、第１電流ブロック層形成層１７Ａ、第３のｐ型クラッド層形成層１８Ａ及び第１のｐ型コンタクト層形成層１９Ａに対して化学的エッチングを行なうことにより、基板１１上にバッファ層１２が露出する赤色レーザ素子形成領域２を形成する。これにより、赤外レーザ素子形成領域１には、第１のｎ型クラッド層形成層１３Ａから第１のｎ型クラッド層１３が形成され、第１活性層形成層１４Ａから第１活性層１４が形成され、第１のｐ型クラッド層形成層１５Ａから第１のｐ型クラッド層１５が形成され、第２のｐ型クラッド層形成層１６Ａから第２のｐ型クラッド層１６が形成され、第１電流ブロック層形成層１７Ａから第１電流ブロック層１７が形成され、第３のｐ型クラッド層形成層１８Ａから第３のｐ型クラッド層１８が形成され、第１のｐ型コンタクト層形成層１９Ａから第１のｐ型コンタクト層１９が形成される。ここで、赤色レーザ素子形成領域２を形成するエッチング処理は基板１１に達するまで行なってもよい。
【００５４】
次に、図４（ａ）に示すように、ＭＯＶＰＥ法を用いて、基板１１上に赤色レーザ素子形成領域２を含む全面にわたって、膜厚が約０．４μｍのｎ型ＧａＡｓからなる高さ調整用バッファ層形成層２０Ａを成長させる。続いて、高さ調整用バッファ層形成層２０Ａの上に、膜厚が約１．１μｍのｎ型の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなる第２のｎ型クラッド層形成層２３Ａと、発振波長が６３５ｎｍ〜６８０ｎｍとなる組成を持つＡｌＧａＩｎＰからなるＭＱＷ構造の第２活性層形成層２４Ａと、膜厚が約０．２５μｍのｐ型の（Ａｌ0.7Ｇａ0.3）0.5 Ｉｎ0.5 Ｐからなる第４のｐ型クラッド層形成層２５Ａと、膜厚が約０．００９μｍのｐ型の（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐからなる第５のｐ型クラッド層形成層２６Ａと、膜厚が約１μｍのｎ型の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなる第２電流ブロック層形成層２７Ａとを順次成長させる。
【００５５】
次に、図４（ｂ）に示すように、第２電流ブロック層形成層２７Ａにおける赤色レーザ素子形成領域２に対して、第５のｐ型クラッド層形成層２６Ａをエッチングストッパとする化学的エッチングを選択的に行なうことにより、第１電流ブロック層１７の開口部１７ａとほぼ平行に延びるストライプ状の開口部２７ａを形成する。続いて、ＭＯＶＰＥ法により、第２電流ブロック層形成層２７Ａの上に開口部２７ａが充填されるように全面にわたって膜厚が約２．２μｍのｐ型の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからなる第６のｐ型クラッド層形成層２８Ａを成長させ、続いて、第６のｐ型クラッド層形成層２８Ａの上に、高濃度のｐ型のＧａＡｓからなる第２のｐ型コンタクト層形成層２９Ａを成長させる。
【００５６】
次に、図４（ｃ）に示すように、赤外レーザ素子形成領域１及び赤色レーザ素子形成領域２をそれぞれマスクして、高さ調整用バッファ層形成層２０Ａ、第２のｎ型クラッド層形成層２３Ａ、第２活性層形成層２４Ａ、第４のｐ型クラッド層形成層２５Ａ、第５のｐ型クラッド層形成層２６Ａ、第２電流ブロック層形成層２７Ａ、第６のｐ型クラッド層形成層２８Ａ及び第２のｐ型コンタクト層形成層２９Ａに対して、バッファ層１２又は基板１１が露出するまで化学的エッチングを行なって分離溝３を形成する。これにより、赤色レーザ素子形成領域２に赤色半導体レーザ素子２Ａが形成される。従って、この赤色半導体レーザ素子２Ａは、高さ調整用バッファ層形成層２０Ａからなる高さ調整用バッファ層２０と、第２のｎ型クラッド層形成層２３Ａからなる第２のｎ型クラッド層２３と、第２活性層形成層２４Ａからなる第２活性層２４と、第４のｐ型クラッド層形成層２５Ａからなる第４のｐ型クラッド層２５と、第５のｐ型クラッド層形成層２６Ａからなる第５のｐ型クラッド層２６と、第２電流ブロック層形成層２７Ａからなる第２電流ブロック層２７と、第６のｐ型クラッド層形成層２８Ａからなる第６のｐ型クラッド層２８と、第２のｐ型コンタクト層形成層２９Ａからなる第２のｐ型コンタクト層２９とを含む構成となる。
【００５７】
ここで、赤外半導体レーザ素子１Ａと赤色半導体レーザ素子２Ａとの発光点同士の間隔、すなわち、該発光点同士の間隔を規制する第１電流ブロック層１７の第１の開口部と第２電流ブロック層２７の開口部２７ａとの間隔は、およそ８０μｍ〜３００μｍであることが望ましい。第１の実施形態に係る半導体レーザ素子アレイは、１つの光学系部品で半導体レーザ素子アレイから出射される２本のレーザ光を利用し、それぞれ対応する受光素子により、ＲＦ信号、トラッキングエラー信号又はフォーカスエラー信号等の信号処理を行なうため、赤外半導体レーザ素子用の赤外受光素子及び赤色半導体レーザ用の赤色受光素子を必要とする。従って、各受光素子の配置は、各半導体レーザ素子の発光点の間隔により決定される。このとき、発光点同士の間隔が小さ過ぎると、赤外受光素子と赤色受光素子とを独立させて設置することが困難となる。逆に、発光点同士の間隔が大き過ぎると１つの光学系部品で半導体レーザ素子アレイからの２つのレーザ光を利用できなくなる。
【００５８】
図５は第１の実施形態に係る半導体レーザ素子アレイを実装した様子を示している。図５において、図１に示す素子アレイの構成部材と同一の構成部材には同一の符号を付している。図５に示すように、図１に示す半導体レーザ素子アレイが、導電性及び放熱性に優れる部材、例えば、シリコン（Ｓｉ）又は炭化ケイ素（ＳｉＣ）からなるサブマウント１０の主面上にジャンクションダウン法により実装されている。ここで、赤外半導体レーザ素子１Ａ及び赤色半導体レーザ素子２Ａは、共にサブマウント１０の主面からの第１活性層１４及び第２活性層２４までのそれぞれの距離Ｈ１、Ｈ２を一致させることが好ましい。
【００５９】
一般に、赤外受光素子及び赤色受光素子はその受光面が複数の受光領域に分割されており、各受光領域に入射されるレーザ光の受光位置には高い精度が要求される。光信号の信号処理は、分割された受光領域に入射される光信号同士の演算により行なわれるため、受光領域の所定位置にレーザ光が入射しないと所定の信号処理を行なえなくなる。従って、赤外半導体レーザ素子１Ａと赤色半導体レーザ素子２Ａとの各発光点の位置精度は、信号処理を行なう上で極めて重要となる。
【００６０】
図５におけるサブマウント１０の主面の面内方向（Ｘ−Ｙ方向）の発光点の位置精度は、赤外半導体レーザ素子１Ａの開口部１７ａ及び赤色半導体レーザ素子２Ａの開口部２７ａの各開口位置の精度で決定され、これはフォトリソグラフィ工程におけるリソグラフィの精度そのものである。この場合は、アライメントキー等の工夫により±２μｍの精度を容易に実現できる。
【００６１】
一方、サブマウント１０の主面に対して垂直方向（Ｚ方向）の位置精度は、赤外半導体レーザ素子１Ａにおいては、第１活性層１４から第１のｐ型コンタクト層１９の総膜厚により決定され、赤色半導体レーザ素子２Ａにおいては、第２活性層２４から第２のｐ型コンタクト層２９の総膜厚により決定される。
【００６２】
しかしながら、前述したように、赤外半導体レーザ素子１Ａ及び赤色半導体レーザ素子２Ａの構造パラメータは、自励発振型又は高出力型等によって、各クラッド層及び活性層の膜厚は一意に決まらない。従って、各活性層に対して基板１１側の領域においては、バッファ層１２又は高さ調整用バッファ層２０の膜厚を調整することにより、Ｚ方向の発光点の位置精度を確保することが重要となる。一方、第１活性層１４及び第２活性層２４に対する基板１１と反対側の領域においては、第１のｐ型コンタクト層１９及び第２のｐ型コンタクト層２９の膜厚により、Ｚ方向の発光点の位置精度を確保することが重要となる。
【００６３】
第１の実施形態においては、例えば、赤色半導体レーザ素子２Ａにおける第２電流ブロック層２７の膜厚を０．３μｍ〜１．０μｍの範囲で変更した場合には、赤色半導体レーザ素子２Ａの第２のｐ型コンタクト層２９の膜厚を２．８５１μｍ〜３．５５１μｍの範囲で調整することにより、２つの半導体レーザ素子１Ａ、２Ａの発光点の位置を高精度に決定することができる。
【００６４】
また、各半導体層の結晶成長をＭＯＶＰＥ法により行なうため、膜厚の制御を原子層オーダーで制御できるので、発光点の位置精度を確実に向上できる。また、他の成長方法として、さらに高精度な膜厚の制御を行なえる電子線エピタキシ（ＭＢＥ）法を用いてもよい。
【００６５】
また、第１の実施形態においては、赤外半導体レーザ素子１Ａを赤色半導体レーザ素子２Ａよりも先に形成するため、以下に示すような格別な効果を奏する。一般に、赤色半導体レーザ素子２Ａは、ＡｌＧａＩｎＰを含む半導体により構成されているため、６００℃以上の高温プロセスによって、ｐ型のドーパントである亜鉛（Ｚｎ）がｐ型半導体層から他の層に拡散する。このため、赤色半導体レーザ素子２Ａを赤外半導体レーザ素子１Ａよりも先に形成すると、赤外半導体レーザ素子１Ａの製造工程に含まれる６００℃以上の高温プロセスを２回も通るため、赤色半導体レーザ素子２Ａのｐ型クラッド層２５等から第２活性層２４への亜鉛の拡散が顕著となり、第２活性層２４の発光特性を劣化させてしまう。従って、第１の実施形態のように、ＡｌＧａＡｓを含む半導体からなる赤外半導体レーザ素子１Ａを先に形成することが半導体レーザ素子アレイの性能及び信頼性を確保する上で好ましい。
【００６６】
（第１の実施形態の一変形例）
以下、本発明の第１の実施形態の一変形例について図面を参照しながら説明する。
【００６７】
図６は第１の実施形態の一変形例に係る半導体レーザ素子アレイの断面構成を示している。ここで、図６において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図６に示すように、ｎ型のＧａＡｓからなる基板１１上には、分離溝３により互いに分離された赤外半導体レーザ素子１Ｂ及び赤色半導体レーザ素子２Ａがモノリシックに形成されている。
【００６８】
本変形例に係る赤外半導体レーザ素子１Ｂは、第２のｐ型クラッド層３６がｐ型の（Ａｌx5Ｇａ1-x5）0.5Ｉｎ0.5Ｐからなり、第１電流ブロック層３７がｎ型の（Ａｌy2Ｇａ1-y2）0.5Ｉｎ0.5Ｐからなり、第３のｐ型クラッド層３８がｐ型の（Ａｌx6Ｇａ1-x6）0.5Ｉｎ0.5Ｐからなり、第１のｐ型コンタクト層３９がｐ型ＧａＡｓからなる点が、第１の実施形態に係る赤外半導体レーザ素子１Ａと異なる。すなわち、第２のｐ型クラッド層３６、第１電流ブロック層３７、第３のｐ型クラッド層３８及び第１のｐ型コンタクト層３９の各組成を、赤色半導体レーザ素子２Ａのそれぞれ対応する、第５のクラッド層２６、第２電流ブロック層２７、第６のｐ型クラッド層２８及び第２のｐ型コンタクト層２９の各組成と同一としている。
【００６９】
このようにすると、第３のｐ型クラッド層３８及び第６のｐ型クラッド層２８を１回の成長工程で形成でき、また、第１のｐ型コンタクト層３９及び第２のｐ型コンタクト層２９を１回の成長工程で形成できるため、製造工程を簡略化することができる。
【００７０】
以下、本変形例に係る半導体レーザ素子アレイの製造方法について図面を参照しながら説明する。
【００７１】
図７（ａ）〜図７（ｃ）及び図８（ａ）〜図８（ｃ）は第１の実施形態の一変形例に係る半導体レーザ素子アレイの製造方法の工程順の断面構成を示している。
【００７２】
まず、図７（ａ）に示すように、例えば、有機金属気相成長法（ＭＯＶＰＥ）法を用いて、ｎ型のＧａＡｓからなる基板１１上に、ｎ型のＧａＡｓからなるバッファ層１２と、膜厚が約１．５μｍのｎ型のＡｌ0.5Ｇａ0.5Ａｓからなる第１のｎ型クラッド層形成層１３Ａと、発振波長が７５０ｎｍ〜８５０ｎｍとなる組成を有し膜厚が約０．０６μｍのＡｌＧａＡｓからなる第１活性層形成層１４Ａと、膜厚が約０．２５μｍのｐ型のＡｌ0.5Ｇａ0.5Ａｓからなる第１のｐ型クラッド層形成層１５Ａと、膜厚が約０．０１μｍのｐ型の（Ａｌ0.5Ｇａ0.5）0.5 Ｉｎ0.5 Ｐからなる第２のｐ型クラッド層形成層３６Ａと、膜厚が約１μｍのｎ型の(Ａｌ0.5Ｇａ0.5)0.5Ｉｎ0.5Ｐからなる第１電流ブロック層形成３７Ａとを順次成長させる。
【００７３】
次に、図７（ｂ）に示すように、第１電流ブロック層形成層３７Ａの上の赤外レーザ素子形成領域１をマスクして、第１のｎ型クラッド層形成層１３Ａ、第１活性層形成層１４Ａ、第１のｐ型クラッド層形成層１５Ａ、第２のｐ型クラッド層形成層３６Ａ及び第１電流ブロック層形成層３７Ａに対して化学的エッチングを行なうことにより、基板１１上にバッファ層１２が露出する赤色レーザ素子形成領域２を形成する。これにより、赤外レーザ素子形成領域１には、第１のｎ型クラッド層形成層１３Ａから第１のｎ型クラッド層１３が形成され、第１活性層形成層１４Ａから第１活性層１４が形成され、第１のｐ型クラッド層形成層１５Ａから第１のｐ型クラッド層１５が形成され、第２のｐ型クラッド層形成層３６Ａから第２のｐ型クラッド層３６が形成され、第１電流ブロック層形成層３７Ａから第１電流ブロック層３７が形成される。ここで、赤色レーザ素子形成領域２を形成するエッチングは、基板１１に達するまで行なってもよい。
【００７４】
次に、図７（ｃ）に示すように、ＭＯＶＰＥ法を用いて、基板１１上に赤色レーザ素子形成領域２を含む全面にわたって、膜厚が約０．４μｍのｎ型ＧａＡｓからなる高さ調整用バッファ層形成層２０Ａを成長させる。続いて、高さ調整用バッファ層形成層２０Ａの上に、膜厚が約１．１μｍのｎ型の(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐからなる第２のｎ型クラッド層形成層２３Ａと、発振波長が６３５ｎｍ〜６８０ｎｍとなる組成を持つＡｌＧａＩｎＰからなるＭＱＷ構造の第２活性層形成層２４Ａと、膜厚が約０．２５μｍのｐ型の(Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5 Ｐからなる第４のｐ型クラッド層形成層２５Ａと、膜厚が約０．００９μｍのｐ型の（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐからなる第５のｐ型クラッド層形成層２６Ａと、膜厚が約１μｍのｎ型の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなる第２電流ブロック層形成層２７Ａとを順次成長させる。
【００７５】
次に、図８（ａ）に示すように、第２電流ブロック層形成層２７Ａの上の赤色レーザ素子形成領域２をマスクして、赤外レーザ素子形成領域１の第１電流ブロック層３７が露出するまで化学的エッチングを行なう。その後、露出した第１電流ブロック層３７及び第２電流ブロック層形成層２７Ａに対して、第２のｐ型クラッド層形成層３６及び第５のｐ型クラッド層形成層２６Ａをそれぞれエッチングストッパとする化学的エッチングを選択的に行なうことにより、互いにほぼ平行に延びるストライプ状の開口部３７ａ、２７ａを同時に形成する。
【００７６】
次に、図８（ｂ）に示すように、ＭＯＶＰＥ法により、第１電流ブロック層３７及び第２電流ブロック層形成層２７Ａの上に開口部３７ａ、２７ａが充填されるように全面にわたって膜厚が約２．２μｍのｐ型の（Ａｌ0.6Ｇａ0.4)0.5Ｉｎ0.5 Ｐからなる第６のｐ型クラッド層形成層２８Ａを成長させ、続いて、第６のｐ型クラッド層形成層２８Ａの上に、高濃度のｐ型のＧａＡｓからなる第２のｐ型コンタクト層形成層２９Ａを成長させる。
【００７７】
次に、図８（ｃ）に示すように、第２のｐ型コンタクト層形成層２９Ａの上の赤外レーザ素子形成領域１及び赤色レーザ素子形成領域２をマスクして、高さ調整用バッファ層形成層２０Ａ、第２のｎ型クラッド層形成層２３Ａ、第２活性層形成層２４Ａ、第４のｐ型クラッド層形成層２５Ａ、第５のｐ型クラッド層形成層２６Ａ、第２電流ブロック層形成層２７Ａ、第６のｐ型クラッド層形成層２８Ａ及び第２のｐ型コンタクト層形成層２９Ａに対して、バッファ層１２又は基板１１が露出するまで化学的エッチングを行なって分離溝３を形成する。これにより、赤外レーザ素子形成領域１には、第１電流ブロック層３７の上に、第６のｐ型クラッド層形成層２８Ａからなる第３のｐ型クラッド層３８と、第２のｐ型コンタクト層形成層２９Ａからなる第１のｐ型コンタクト層３９が形成されることにより、赤外半導体レーザ素子１Ｂが完成する。一方、赤色レーザ素子形成領域２には、第１の実施形態と同一の構成の赤色半導体レーザ素子２Ａが完成する。
【００７８】
このように、本変形例によると、第２のｐ型クラッド層３６と第５のｐ型クラッド層２６とを同一の組成とし、第１電流ブロック層３７と第２電流ブロック層２７とも同一の組成としているため、第３のｐ型クラッド層３８及び第６のｐ型クラッド層２８を一の半導体層である第６のｐ型クラッド層形成層２８Ａから形成できる。同様に、一の半導体層である第２のｐ型コンタクト層形成層２９Ａから第１のｐ型コンタクト層３９及び第２のｐ型コンタクト層２９を形成できるため、結晶成長工程を削減することができる。
【００７９】
その上、各電流ブロック層３７、２７の開口部３７ａ、２７ａを１度のフォトリソグラフィ工程で形成できるため、各レーザ素子１Ｂ、２Ａの発光点の位置精度を向上できる。
【００８０】
なお、本変形例とは逆に、赤外半導体レーザ素子１Ｂの第２のｐ型クラッド層３６、第１電流ブロック層３７及び第３のｐ型クラッド層３８の組成、並びに赤色半導体レーザ素子２Ａの第５のｐ型クラッド層２６、第２電流ブロック層２７及び第６のｐ型クラッド層２８の組成を共にＡｌＧａＡｓとしてもよい。
【００８１】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００８２】
図９は本発明の第２の実施形態に係る半導体レーザ素子アレイの断面構成を示している。図９に示すように、ｎ型のＧａＡｓからなる基板１１上には、分離溝３により分離された赤外半導体レーザ素子１Ｃ及び赤色半導体レーザ素子２Ｃがモノリシックに形成されている。
【００８３】
赤外半導体レーザ素子１Ｃは、基板１１上に順次形成され、ｎ型のＧａＡｓからなるバッファ層１２と、ｎ型のＡｌxＧａ1-xＡｓ（０＜ｘ≦１）からなる第１のｎ型クラッド層１３と、発振波長が７５０ｎｍ〜８５０ｎｍとなる組成を持つＡｌＧａＡｓからなる第１活性層１４と、ｐ型のＡｌx1Ｇａ1-x1Ａｓ（０＜ｘ１≦１）からなる第１のｐ型クラッド層１５と、ｐ型のＡｌx2Ｇａ1-x2Ａｓ（０≦ｘ２≦１）からなる第２のｐ型クラッド層１６とを有している。さらに、第２のｐ型クラッド層１６の上に、ｐ型のＡｌx3Ｇａ1-x3Ａｓ（０＜ｘ３≦１）からなり図面内で垂直方向に延びるリッジ形状を持つ第３のｐ型クラッド層４７と、第２のｐ型クラッド層１６の上における第３のｐ型クラッド層４７の側方の領域に形成され、第１活性層１４からの発光光のエネルギーよりも大きいエネルギーギャップを持つｎ型のＡｌy1Ｇａ1-y1Ａｓ（０＜ｙ１≦１）からなる第１電流ブロック層４８と、該第１電流ブロック層４８の上に第３のｐ型クラッド層４７を含む全面に形成されたｐ型のＧａＡｓからなりその上面に形成される第１ｐ側電極（図示せず）とオーミック接触する第１のｐ型コンタクト層４９とを有している。
【００８４】
赤色半導体レーザ素子２Ｃは、バッファ層１２上に、赤外半導体レーザ素子１Ｃと分離溝３を隔てて順次形成され、基板１１上に成長する各半導体層の結晶性を向上させると共に第１活性層１４と後述する第２活性層との基板面からの高さが一致するように膜厚が調整されたｎ型のＧａＡｓからなる高さ調整用バッファ層２０と、ｎ型の（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐ（０＜ｚ≦１）からなる第２のｎ型クラッド層２３と、発振波長が６３５ｎｍ〜６８０ｎｍとなる組成を持つＡｌＧａＩｎＰからなる多重量子井戸構造の第２活性層２４と、ｐ型の（Ａｌx4Ｇａ1-x4）0.5Ｉｎ0.5Ｐ（０＜ｘ４≦１）からなる第４のｐ型クラッド層２５と、ｐ型の（Ａｌx5Ｇａ1-x5）0.5Ｉｎ0.5Ｐ（０≦ｘ５≦１）からなる第５のｐ型クラッド層２６とを有している。さらに、第５のｐ型クラッド層２６の上に、ｐ型の（Ａｌx6Ｇａ1-x6）0.5Ｉｎ0.5Ｐ（０＜ｘ６≦１）からなり第３のｐ型クラッド層４７とほぼ平行に延びるリッジ形状を持つ第６のｐ型クラッド層５７と、第５のｐ型クラッド層２６の上における第６のｐ型クラッド層５７の側方の領域に形成され、第２活性層２４からの発光光のエネルギーよりも大きいエネルギーギャップを持つｎ型の（Ａｌy2Ｇａ1-y2）0.5Ｉｎ0.5Ｐ（０＜ｙ２≦１）からなる第２電流ブロック層５８と、該第２電流ブロック層５８の上に第６のｐ型クラッド層５７を含む全面に形成されたｐ型のＧａＡｓからなりその上面に形成される第２ｐ側電極（図示せず）とオーミック接触する第２のｐ型コンタクト層５９とを有している。
【００８５】
第２の実施形態においても、第１の実施形態で示したように、赤外半導体レーザ素子１Ｃ及び赤色半導体レーザ素子２Ｃに対して実効屈折率差Δｎ＝２×１０-3〜５×１０-3を実現するための構造パラメータを適当に選ぶことにより、自励発振特性を実現させることができる。
【００８６】
以下、第２の実施形態に係る半導体レーザ素子アレイの製造方法について図面を参照しながら説明する。
【００８７】
図１０（ａ）〜図１０（ｄ）及び図１１（ａ）〜図１１（ｃ）は第２の実施形態に係る半導体レーザ素子アレイの製造方法の工程順の断面構成を示している。まず、図１０（ａ）に示すように、例えば、ＭＯＶＰＥ法を用いて、ｎ型のＧａＡｓからなる基板１１上に、ｎ型のＧａＡｓからなるバッファ層１２と、膜厚が約１．５μｍのｎ型のＡｌ0.5Ｇａ0.5Ａｓからなる第１のｎ型クラッド層形成層１３Ａと、発振波長が７５０ｎｍ〜８５０ｎｍとなる組成を有し膜厚が約０．０６μｍのＡｌＧａＡｓからなる第１活性層形成層１４Ａと、膜厚が約０．２５μｍのｐ型のＡｌ0.5Ｇａ0.5Ａｓからなる第１のｐ型クラッド層形成層１５Ａと、膜厚が約０．０１μｍのｐ型のＡｌ0.2Ｇａ0.8Ａｓからなる第２のｐ型クラッド層形成層１６Ａと、膜厚が約２．２μｍのｐ型のＡｌ0.6Ｇａ0.4Ａｓからなる第３のｐ型クラッド層形成層４７Ａとを順次成長させる。
【００８８】
次に、図１０（ｂ）に示すように、第３のｐ型クラッド層形成層４７Ａに対して、第２のｐ型クラッド層形成層１６Ａをエッチングストッパとする化学的エッチングを選択的に行なうことにより、第３のｐ型クラッド層形成層４７Ａからリッジ形状の第３のｐ型クラッド層４７を形成する。
【００８９】
次に、図１０（ｃ）に示すように、第２のｐ型クラッド層形成層１６Ａの上における第３のｐ型クラッド層４７の側方の領域にｎ型のＡｌ0.65Ｇａ0.35Ａｓからなる第１電流ブロック層形成層４８Ａを選択的に形成し、続いて、第１電流ブロック層形成層４８Ａの上に第３のｐ型クラッド層４７を含む全面にわたって高濃度のｐ型のＧａＡｓからなる第１のｐ型コンタクト層形成層４９Ａを成長させる。
【００９０】
次に、図１０（ｄ）に示すように、第１のｐ型コンタクト層形成層４９Ａの上の第３のｐ型クラッド層４７を含む赤外レーザ素子形成領域１をマスクして、第１のｎ型クラッド層形成層１３Ａ、第１活性層形成層１４Ａ、第１のｐ型クラッド層形成層１５Ａ、第２のｐ型クラッド層形成層１６Ａ、第１電流ブロック層形成層４８Ａ及び第１のｐ型コンタクト層形成層４９Ａに対して化学的エッチングを行なうことにより、基板１１上にバッファ層１２が露出する赤色レーザ素子形成領域２を形成する。これにより、赤外レーザ素子形成領域１には、第１のｎ型クラッド層形成層１３Ａから第１のｎ型クラッド層１３が形成され、第１活性層形成層１４Ａから第１活性層１４が形成され、第１のｐ型クラッド層形成層１５Ａから第１のｐ型クラッド層１５が形成され、第２のｐ型クラッド層形成層１６Ａから第２のｐ型クラッド層１６が形成され、第１電流ブロック層形成層４８Ａから第１電流ブロック層４８が形成され、第１のｐ型コンタクト層形成層４９Ａから第１のｐ型コンタクト層４９が形成される。ここで、赤色レーザ素子形成領域２を形成するエッチング処理は基板１１に達するまで行なってもよい。
【００９１】
次に、図１１（ａ）に示すように、ＭＯＶＰＥ法を用いて、基板１１上に赤色レーザ素子形成領域２を含む全面にわたって、膜厚が約０．４μｍのｎ型ＧａＡｓからなる高さ調整用バッファ層形成層２０Ａを成長させる。続いて、高さ調整用バッファ層形成層２０Ａの上に、膜厚が約１．１μｍのｎ型の(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐからなる第２のｎ型クラッド層形成層２３Ａと、発振波長が６３５ｎｍ〜６８０ｎｍとなる組成を持つＡｌＧａＩｎＰからなるＭＱＷ構造の第２活性層形成層２４Ａと、膜厚が約０．２５μｍのｐ型の（Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5 Ｐからなる第４のｐ型クラッド層形成層２５Ａと、膜厚が約０．００９μｍのｐ型の（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐからなる第５のｐ型クラッド層形成層２６Ａと、膜厚が約２．２μｍのｐ型の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからなる第６のｐ型クラッド層形成層５７Ａを順次成長させる。
【００９２】
次に、図１１（ｂ）に示すように、第６のｐ型クラッド層形成層５７Ａにおける赤色レーザ素子形成領域２に対して、第５のｐ型クラッド層形成層２６Ａをエッチングストッパとする化学的エッチングを選択的に行なうことにより、第６のｐ型クラッド層形成層５７Ａからなり、第３のｐ型クラッド層４７とほぼ平行に延びるリッジ形状の第６のｐ型クラッド層５７を形成する。続いて、ＭＯＶＰＥ法により、第５のｐ型クラッド層形成層２６Ａの上における第６のｐ型クラッド層５７の側方の領域にｎ型の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなる第２電流ブロック層形成層５８Ａを選択的に形成する。続いて、第２電流ブロック層形成層５８Ａの上に第６のｐ型クラッド層５７を含む全面にわたって高濃度のｐ型のＧａＡｓからなる第１２ｐ型コンタクト層形成層５９Ａを成長させる。
【００９３】
次に、図１１（ｃ）に示すように、赤外レーザ素子形成領域１及び赤色レーザ素子形成領域２をマスクして、高さ調整用バッファ層形成層２０Ａ、第２のｎ型クラッド層形成層２３Ａ、第２活性層形成層２４Ａ、第４のｐ型クラッド層形成層２５Ａ、第５のｐ型クラッド層形成層２６Ａ、第２電流ブロック層形成層５８Ａ及び第２のｐ型コンタクト層形成層５９Ａに対して、バッファ層１２又は基板１１が露出するまで化学的エッチングを行なって分離溝３を形成する。これにより、赤色レーザ素子形成領域２に赤色半導体レーザ素子２Ｃが形成される。従って、この赤色半導体レーザ素子２Ｃは、高さ調整用バッファ層形成層２０Ａからなる高さ調整用バッファ層２０と、第２のｎ型クラッド層形成層２３Ａからなる第２のｎ型クラッド層２３と、第２活性層形成層２４Ａからなる第２活性層２４と、第４のｐ型クラッド層形成層２５Ａからなる第４のｐ型クラッド層２５と、第５のｐ型クラッド層形成層２６Ａからなる第５のｐ型クラッド層２６と、第２電流ブロック層形成層５８Ａからなる第２電流ブロック層５８と、第６のｐ型クラッド層５７と、第２のｐ型コンタクト層形成層５９Ａからなる第２のｐ型コンタクト層５９とを含む構成となる。
【００９４】
前述した第１の実施形態に係る半導体レーザ素子アレイは、各電流ブロック層に開口部を設ける、いわゆるインナーストライプ型の電流チャネルを有する構成であるのに対し、第２の実施形態に係る半導体レーザ素子アレイは、ｐ型クラッド層の上部にリッジ部を形成し、該リッジ部の側方に電流ブロック層を設けることにより電流チャネルを設ける構成としている。
【００９５】
第２の実施形態においても、各電流ブロック層のエネルギーギャップは各活性層のエネルギーギャップよりも大きい。また、第１の実施形態で説明したように、赤外半導体レーザ素子１Ｃ及び赤色半導体レーザ素子２Ｃに対して、それぞれ実効屈折率差Δｎが２×１０-3〜５×１０-3となるように構造パラメータを選ぶことにより、自励発振特性を実現させることができる。
【００９６】
また、短波長側の赤色半導体レーザ素子２Ｃには、バッファ層１２と第２のｎ型クラッド層２３との間に、該赤色半導体レーザ素子２Ｃの各半導体結晶の品質を向上させ且つ赤外半導体レーザ素子１Ｃの第１活性層１４との基板面からの高さを調整するための高さ調整用バッファ２０を設けているため、各レーザ素子１Ｃ、２Ｃの発光点の位置精度を容易に且つ確実に向上できる。
【００９７】
また、赤外半導体レーザ素子１Ｃを赤色半導体レーザ素子２Ｃよりも先に形成するため、赤色半導体レーザ素子２Ｃのｐ型クラッド層２５、２６、５７に含まれるｐ型ドーパントの亜鉛が第２活性層２４へ拡散することを防止できる。
【００９８】
（第２の実施形態の第１変形例）
以下、本発明の第２の実施形態の第１変形例について図面を参照しながら説明する。
【００９９】
図１２は第２の実施形態の第１変形例に係る半導体レーザ素子アレイの断面構成を示している。ここで、図１２において、図９に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図１２に示すように、ｎ型のＧａＡｓからなる基板１１上には、分離溝３により互いに分離された赤外半導体レーザ素子１Ｄ及び赤色半導体レーザ素子２Ｃがモノリシックに形成されている。
【０１００】
第１変形例に係る赤外半導体レーザ素子１Ｄは、第２のｐ型クラッド層６６がｐ型の（Ａｌx5Ｇａ1-x5）0.5Ｉｎ0.5Ｐからなり、第３のｐ型クラッド層６７がｐ型の（Ａｌx6Ｇａ1-x6）0.5Ｉｎ0.5Ｐからなり、第１電流ブロック層６８がｎ型の（Ａｌy2Ｇａ1-y2）0.5Ｉｎ0.5Ｐからなり、第１のｐ型コンタクト層６９がｐ型ＧａＡｓからなる点が、第２の実施形態に係る赤外半導体レーザ素子１Ｃと異なる。すなわち、第２のｐ型クラッド層６６、第３のｐ型クラッド層６７、第１電流ブロック層６８及び第１のｐ型コンタクト層６９の各組成を、赤色半導体レーザ素子２Ｃのそれぞれ対応する、第５のクラッド層２６、第６のｐ型クラッド層５７、第２電流ブロック層５８及び第２のｐ型コンタクト層５９の各組成と同一としている。
【０１０１】
このようにすると、第１電流ブロック層６８及び第２電流ブロック層５８を１回の成長工程で形成でき、また、第１のｐ型コンタクト層６９及び第２のｐ型コンタクト層５９を１回の成長工程で形成できるため、製造工程を簡略化することができる。
【０１０２】
以下、第１変形例に係る半導体レーザ素子アレイの製造方法について図面を参照しながら説明する。
【０１０３】
図１３（ａ）〜図１３（ｃ）及び図１４（ａ）〜図１４（ｃ）は第１変形例に係る半導体レーザ素子アレイの製造方法の工程順の断面構成を示している。まず、図１３（ａ）に示すように、例えば、有機金属気相成長法（ＭＯＶＰＥ）法を用いて、ｎ型のＧａＡｓからなる基板１１上に、ｎ型のＧａＡｓからなるバッファ層１２と、膜厚が約１．５μｍのｎ型のＡｌ0.5Ｇａ0.5Ａｓからなる第１のｎ型クラッド層形成層１３Ａと、発振波長が７５０ｎｍ〜８５０ｎｍとなる組成を有し膜厚が約０．０６μｍのＡｌＧａＡｓからなる第１活性層形成層１４Ａと、膜厚が約０．２５μｍのｐ型のＡｌ0.5Ｇａ0.5Ａｓからなる第１のｐ型クラッド層形成層１５Ａと、膜厚が約０．０１μｍのｐ型の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなる第２のｐ型クラッド層形成層６６Ａと、膜厚が約２．２μｍのｐ型の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからなる第３のｐ型クラッド層形成層６７Ａを順次成長させる。
【０１０４】
次に、図１３（ｂ）に示すように、第３のｐ型クラッド層形成層６７Ａの上の赤外レーザ素子形成領域１をマスクして、第１のｎ型クラッド層形成層１３Ａ、第１活性層形成層１４Ａ、第１のｐ型クラッド層形成層１５Ａ、第２のｐ型クラッド層形成層６６Ａ及び第３のｐ型クラッド層形成層６７Ａに対して化学的エッチングを行なうことにより、基板１１上にバッファ層１２が露出する赤色レーザ素子形成領域２を形成する。これにより、赤外レーザ素子形成領域１には、第１のｎ型クラッド層形成層１３Ａから第１のｎ型クラッド層１３が形成され、第１活性層形成層１４Ａから第１活性層１４が形成され、第１のｐ型クラッド層形成層１５Ａから第１のｐ型クラッド層１５が形成され、第２のｐ型クラッド層形成層６６Ａから第２のｐ型クラッド層６６が形成される。ここで、赤色レーザ素子形成領域２を形成するエッチングは、基板１１に達するまで行なってもよい。
【０１０５】
次に、図１３（ｃ）に示すように、ＭＯＶＰＥ法を用いて、基板１１上に赤色レーザ素子形成領域２を含む全面にわたって、膜厚が約０．４μｍのｎ型ＧａＡｓからなる高さ調整用バッファ層形成層２０Ａを成長させる。続いて、高さ調整用バッファ層形成層２０Ａの上に、膜厚が約１．１μｍのｎ型の(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐからなる第２のｎ型クラッド層形成層２３Ａと、発振波長が６３５ｎｍ〜６８０ｎｍとなる組成を持つＡｌＧａＩｎＰからなるＭＱＷ構造の第２活性層形成層２４Ａと、膜厚が約０．２５μｍのｐ型の(Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5 Ｐからなる第４のｐ型クラッド層形成層２５Ａと、膜厚が約０．００９μｍのｐ型の（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐからなる第５のｐ型クラッド層形成層２６Ａと、膜厚が約２．２μｍのｐ型の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからなる第６のｐ型クラッド層形成層５７Ａを順次成長させる。
【０１０６】
次に、図１４（ａ）に示すように、第６のｐ型クラッド層形成層５７Ａの上の赤色レーザ素子形成領域２をマスクして、赤外レーザ素子形成領域１の第３のｐ型クラッド層形成層６７Ａが露出するまで化学的エッチングを行なう。その後、露出した第３のｐ型クラッド層形成層６７Ａ及び第６のｐ型クラッド層形成層５７Ａに対して、第２のｐ型クラッド層形成層６６及び第５のｐ型クラッド層形成層２６Ａをそれぞれエッチングストッパとする化学的エッチングを選択的に行なうことにより、互いに間隔をおき且つほぼ平行に延びるリッジ形状を持つ第３のｐ型クラッド層６７及び第６のｐ型クラッド層形成層５７を同時に形成する。
【０１０７】
次に、図１４（ｂ）に示すように、ＭＯＶＰＥ法により、第２のｐ型クラッド層６６及び第５のｐ型クラッド層形成層２６Ａの上における第３のｐ型クラッド層６７及び第６のｐ型クラッド層５７の側方の領域を充填するようにｎ型の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなる第２電流ブロック層形成層５８Ａを成長させ、続いて、第２電流ブロック層形成層５８Ａの上に第３のｐ型クラッド層６７及び第６のｐ型クラッド層５７を含む全面にわたって高濃度のｐ型のＧａＡｓからなる第２のｐ型コンタクト層形成層５９Ａを成長させる。
【０１０８】
次に、図１４（ｃ）に示すように、第２のｐ型コンタクト層形成層２９Ａの上の赤外レーザ素子形成領域１及び赤色レーザ素子形成領域２をマスクして、高さ調整用バッファ層形成層２０Ａ、第２のｎ型クラッド層形成層２３Ａ、第２活性層形成層２４Ａ、第４のｐ型クラッド層形成層２５Ａ、第５のｐ型クラッド層形成層２６Ａ、第２電流ブロック層形成層５８Ａ及び第２のｐ型コンタクト層形成層５９Ａに対して、バッファ層１２又は基板１１が露出するまで化学的エッチングを行なって分離溝３を形成する。これにより、赤外レーザ素子形成領域１には、第１ｐ型クラッド層６６の上に、第２電流ブロック層形成層５８Ａからなる第１電流ブロック層６８と、第２のｐ型コンタクト層形成層５９Ａからなる第１のｐ型コンタクト層６９が形成されることにより、赤外半導体レーザ素子１Ｄが完成する。一方、赤色レーザ素子形成領域２には、第２の実施形態と同一の構成の赤色半導体レーザ素子２Ｃが完成する。
【０１０９】
このように、本変形例によると、第２のｐ型クラッド層６６と第５のｐ型クラッド層２６とを同一の組成とし、第３のｐ型クラッド層６７と第６のｐ型クラッド層５７とも同一の組成としているため、第１電流ブロック層６８及び第２電流ブロック層５８を一の半導体層である第２電流ブロック層形成層５８Ａから形成できる。同様に、一の半導体層である第２のｐ型コンタクト層形成層２９Ａから第１のｐ型コンタクト層６９及び第２のｐ型コンタクト層５９を形成できるため、結晶成長工程を削減することができる。
【０１１０】
その上、それぞれリッジ形状を持つ第３のｐ型クラッド層６７及び第６のｐ型クラッド層５７を１度のフォトリソグラフィ工程で形成できるため、各レーザ素子１Ｄ、２Ｃの発光点の位置精度を向上することができる。
【０１１１】
なお、本変形例とは逆に、赤外半導体レーザ素子１Ｄの第２のｐ型クラッド層６６、第１電流ブロック層６７及び第３のｐ型クラッド層６８の組成、並びに赤色半導体レーザ素子２Ｃの第５のｐ型クラッド層２６、第２電流ブロック層５８及び第６のｐ型クラッド層５７の組成を共にＡｌＧａＡｓとしてもよい。
【０１１２】
なお、第２変形例として、図１５に示すように、分離溝３により分離された、第１の実施形態に係る赤外半導体レーザ素子１Ａと、第２の実施形態に係る赤色半導体レーザ素子２Ｃとをモノリシックに形成しても良い。
【０１１３】
【発明の効果】
本発明に係る半導体レーザ素子アレイ及びその製造方法によると、第１のレーザ素子の第１活性層よりもエネルギーギャップが大きい第２活性層を有する第２のレーザ素子は、基板と第３クラッド層との間に設けられ、第２活性層が第１活性層の基板面からの高さとほぼ同等の高さとなるように膜厚が設定された高さ調整用バッファ層を有しているため、第２のレーザ素子の結晶性が向上するだけでなく、第１活性層と第２活性層との基板面からの高さを実質的に一致させることができるので、波長が異なる２つのレーザ光の発光点位置の高さのばらつきを防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体レーザ素子アレイを示す構成断面図である。
【図２】本発明の第１の実施形態に係る半導体レーザ素子アレイの赤外半導体レーザ素子における第１のｐ型クラッド層の膜厚及び第３のｐ型クラッド層のＡｌ組成と、実効屈折率差Δｎとの関係を示すグラフである。
【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。
【図４】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。
【図５】本発明の第１の実施形態に係る半導体レーザ素子アレイが実装された状態を示す構成断面図である。
【図６】本発明の第１の実施形態の一変形例に係る半導体レーザ素子アレイを示す構成断面図である。
【図７】（ａ）〜（ｃ）は本発明の第１の実施形態の一変形例に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。
【図８】（ａ）〜（ｃ）は本発明の第１の実施形態の一変形例に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。
【図９】本発明の第２の実施形態に係る半導体レーザ素子アレイを示す構成断面図である。
【図１０】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。
【図１１】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。
【図１２】本発明の第２の実施形態の第１変形例に係る半導体レーザ素子アレイを示す構成断面図である。
【図１３】（ａ）〜（ｃ）は本発明の第２の実施形態の第１変形例に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。
【図１４】（ａ）〜（ｃ）は本発明の第２の実施形態の第１変形例に係る半導体レーザ素子アレイの製造方法を示す工程順の構成断面図である。
【図１５】本発明の第２の実施形態の第２変形例に係る半導体レーザ素子アレイを示す構成断面図である。
【符号の説明】
１      赤外レーザ素子形成領域
２      赤外レーザ素子形成領域
３      分離溝
１Ａ    赤外半導体レーザ素子（第１のレーザ素子）
１Ｂ    赤外半導体レーザ素子（第１のレーザ素子）
１Ｃ    赤外半導体レーザ素子（第１のレーザ素子）
１Ｄ    赤外半導体レーザ素子（第１のレーザ素子）
２Ａ    赤色半導体レーザ素子（第２のレーザ素子）
２Ｃ    赤色半導体レーザ素子（第２のレーザ素子）
１０    サブマウント
１１    基板
１２    バッファ層
１３    第１のｎ型クラッド層
１４    第１活性層
１５    第１のｐ型クラッド層
１６    第２のｐ型クラッド層
１７    第１電流ブロック層
１７ａ  開口部
１８    第３のｐ型クラッド層
１９    第１のｐ型コンタクト層
２０    高さ調整用バッファ層
２３    第２のｎ型クラッド層
２４    第２活性層
２５    第４のｐ型クラッド層
２６    第５のｐ型クラッド層
２７    第２電流ブロック層
２７ａ  開口部
２８    第６のｐ型クラッド層
２９    第２のｐ型コンタクト層
１３Ａ  第１のｎ型クラッド層形成層
１４Ａ  第１活性層形成層
１５Ａ  第１のｐ型クラッド層形成層
１６Ａ  第２のｐ型クラッド層形成層
１７Ａ  第１電流ブロック層形成層
１８Ａ  第３のｐ型クラッド層形成層
１９Ａ  第１のｐ型コンタクト層形成層
２０Ａ  高さ調整用バッファ層形成層
２３Ａ  第２のｎ型クラッド層形成層
２４Ａ  第２活性層形成層
２５Ａ  第４のｐ型クラッド層形成層
２６Ａ  第５のｐ型クラッド層
２７Ａ  第２電流ブロック層形成層
２８Ａ  第６のｐ型クラッド層形成層
２９Ａ  第２のｐ型コンタクト層形成層
３６    第５のｐ型クラッド層
３７    第２電流ブロック層
３７ａ  開口部
３８    第６のｐ型クラッド層
３９    第２のｐ型コンタクト層
３６Ａ  第２のｐ型クラッド層形成層
３７Ａ  第１電流ブロック層形成層
４７    第３のｐ型クラッド層
４８    第１電流ブロック層
４９    第１のｐ型コンタクト層
５７    第６のｐ型クラッド層
５８    第２電流ブロック層
５９    第２のｐ型コンタクト層
４７Ａ  第３のｐ型クラッド層形成層
４８Ａ  第１電流ブロック層形成層
４９Ａ  第１のｐ型コンタクト層形成層
５８Ａ  第２電流ブロック層形成層
５９Ａ  第２のｐ型コンタクト層形成層
６６    第２のｐ型クラッド層
６７    第３のｐ型クラッド層
６８    第１電流ブロック層
６９    第１のｐ型コンタクト層
６７Ａ  第３のｐ型クラッド層形成層
【図１】
0003971581.tif 000002
【図２】
0003971581.tif 000003
【図３】
0003971581.tif 000004
【図４】
0003971581.tif 000005
【図５】
0003971581.tif 000006
【図６】
0003971581.tif 000007
【図７】
0003971581.tif 000008
【図８】
0003971581.tif 000009
【図９】
0003971581.tif 000010
【図１０】
0003971581.tif 000011
【図１１】
0003971581.tif 000012
【図１２】
0003971581.tif 000013
【図１３】
0003971581.tif 000014
【図１４】
0003971581.tif 000015
【図１５】
0003971581.tif 000016