(57)【特許請求の範囲】
【請求項１】
第１及び第２のメモリアレイと、第１の電源制御信号によって制御される第１の電源回路と、第２の電源制御信号によって制御される第２の電源回路と、書き込み動作時には、前記第１の電源回路から前記第１のメモリアレイへ電源電圧を供給するとともに、前記第２の電源回路から前記第２のメモリアレイへ電源電圧を供給し、読出し動作時には、前記第１の電源回路を前記第１のメモリアレイから切り離し、前記第１の電源制御信号に応答して前記第１の電源回路の動作が停止させられ、前記第２の電源回路から前記第１及び第２のメモリアレイ双方へ電源電圧を供給する電圧供給制御手段とを備えたことを特徴とする不揮発性メモリ装置。
【請求項２】
第１及び第２のメモリアレイと、第１の電源制御信号によって制御される第１の電源回路と、第２の電源制御信号によって制御される第２の電源回路と、前記第１のメモリアレイと前記第１の電源回路との間に挿入された第１のスイッチ手段と、前記第２のメモリアレイと前記第２の電源回路との間に挿入された第２のスイッチ手段と、前記第１のメモリアレイと前記第２の電源回路との間に挿入された第３のスイッチ手段とを備え、書き込み動作時には、前記第１の電源回路から前記第１のメモリアレイへ前記第１のスイッチ手段を介して電源電圧を供給するとともに、前記第２の電源回路から前記第２のメモリアレイへ前記第２のスイッチ手段を介して電源電圧を供給し、読出し動作時には、前記第１の電源回路を前記第１のスイッチ手段によって前記第１のメモリアレイから切り離し、前記第１の電源制御信号に応答して前記第１の電源回路の動作が停止させられ、前記第２の電源回路から前記第１のメモリアレイへ前記第３のスイッチ手段を介して電源電圧を供給するとともに、前記第２の電源回路から前記第２のメモリアレイへ前記第２のスイッチ手段を介して電源電圧を供給することを特徴とする不揮発性メモリ装置。
【請求項３】
読出し動作時において、前記第１の電源制御信号に応答して前記第１の電源回路の出力がハイインピーダンス状態となることを特徴とする請求項１又は２記載の不揮発性メモリ装置。
【請求項４】
前記第１及び第２のメモリアレイはＦＮ消去／ＦＮ書き込み型の電気的に書き換え可能な不揮発性メモリセルを有することを特徴とする請求項１又は２記載の不揮発性メモリ装置。
【請求項５】
前記第１の電源回路及び前記第２の電源回路は、チャージポンプによる昇圧電源回路であることを特徴とする請求項１又は２記載の不揮発性メモリ装置。
【請求項６】
前記第１の電源回路の出力端に容量素子を付加したことを特徴とする請求項２記載の不揮発性メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、書き換え可能な不揮発性メモリ装置に関し、特にメモリアレイを複数に分割し、最適化された電源回路から各々のメモリアレイに電源を供給する不揮発性メモリ装置に関するものである。
【０００２】
【従来の技術】
書き換え可能な不揮発性半導体メモリとしてＦＮ（ファウラー・ノルドハイム）消去／ＣＨＥ（チャネル・ホット・エレクトロン）書き込みのＥＥＰＲＯＭとＦＮ消去／ＦＮ書き込みのＥＥＰＲＯＭとに大別できるが、ＦＮ消去／ＦＮ書き込み型は書き換え時の消費電流が非常に小さく１回の書き込みで大量のビットへの書き込みが可能であるため、１ビット当たりの書き込み時間が早くなり、容量のより大きいメモリでは有効となる。例えば、書き込みに１ビット当たり１ｍｓの時間がかかっても１０２４ビット同時に書けば１ビット当たり０．９７μｓ、８１９２ビット同時に書けば１ビット当たり０．１２μｓとなり、１０μｓで３２ビット同時にＣＨＥ書き込みを行う場合の１ビット当たり０．３１μｓより速く書き込みを行うことが可能となる。
【０００３】
同時に多数のメモリセルへ書き込みを行うためには、書き込みメモリは共通のワード線上に接続されていることが望ましいが、書き込みデータの格納、メモリアレイの読み出し高速性を考慮するとアレイを分割せざるを得ない。
【０００４】
また、このようなＦＮ消去／ＦＮ書き込み型の半導体メモリでは高い電圧（例えば９Ｖ）が必要となり低い電源電圧（例えば２．５Ｖ）から昇圧する電源回路が必要となる。例えば、ＦＮ消去／ＦＮ書き込み方式のメモリでは消去時は消去単位のメモリアレイの基板とソース線に−９．０Ｖ、ワード線に＋８．０Ｖを印加し、ドレインは浮遊状態とする。消去単位のメモリアレイは閾値が全て高い状態となる。書き込み時は書き込み対象のメモリセルの基板とソース線は０Ｖ、ワード線を−９．０Ｖとし、ドレインは、書き込むメモリセルには６．０Ｖ、書き込みを行わないメモリセルには０．０Ｖを印加する。書き込みを行ったメモリセルの閾値は低くなり、書き込みを行わないメモリセルでは閾値は高いまま変化しない。
【０００５】
このような書き込みではドレイン電圧を、書き込みデータに対応して書き込みを行いたいメモリセルは高く、書き込みを行わないメモリセルは低く設定すれば、同一ワード線上のメモリセル全てに書き込みが可能である。また、メモリアレイが複数のバンクに分割されていても、各々に書き込み回路をもっていれば、複数のバンクに含まれる多数のメモリセルへの同時書き込みも可能である。
【０００６】
【発明が解決しようとする課題】
しかしながら、同時に多数のメモリセルへの書き込みを行うためには、書き込み・消去に必要な高電圧を供給する電源回路の電流供給能力を大きくしなければならない。一方、書き換えを行わない状況でも、例えば、読み出し速度を低電圧動作時にも速くするため、読出し時にも、昇圧された電源から電圧を供給するような場合もあるが、このような場合、同時書き換え動作用に電流能力を大きく設定された昇圧電源を動作させて電圧を供給すると、消費電力の増大につながる。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の請求項１記載の不揮発性メモリは、第１及び第２のメモリアレイと、第１の電源制御信号によって制御される第１の電源回路と、第２の電源制御信号によって制御される第２の電源回路と、書き込み動作時には、前記第１の電源回路から前記第１のメモリアレイへ電源電圧を供給するとともに、前記第２の電源回路から前記第２のメモリアレイへ電源電圧を供給し、読出し動作時には、前記第１の電源回路を前記第１のメモリアレイから切り離し、前記第１の電源制御信号に応答して前記第１の電源回路の動作が停止させられ、前記第２の電源回路から前記第１及び第２のメモリアレイ双方へ電源電圧を供給する電圧供給制御手段とを備えたことを特徴とする。
【０００８】
この構成によって、書き込み時には、各メモリアレイに対して１つの電源回路から電源を供給し十分な電流供給能力を確保するとともに、読出し時には、１つの電源回路のみで複数のメモリアレイに電源を供給するようにして消費電力を低く抑えることができる。
【０００９】
本発明の請求項２に記載の不揮発性メモリは、第１及び第２のメモリアレイと、第１の電源制御信号によって制御される第１の電源回路と、第２の電源制御信号によって制御される第２の電源回路と、前記第１のメモリアレイと前記第１の電源回路との間に挿入された第１のスイッチ手段と、前記第２のメモリアレイと前記第２の電源回路との間に挿入された第２のスイッチ手段と、前記第１のメモリアレイと前記第２の電源回路との間に挿入された第３のスイッチ手段とを備え、書き込み動作時には、前記第１の電源回路から前記第１のメモリアレイへ前記第１のスイッチ手段を介して電源電圧を供給するとともに、前記第２の電源回路から前記第２のメモリアレイへ前記第２のスイッチ手段を介して電源電圧を供給し、読出し動作時には、前記第１の電源回路を前記第１のスイッチ手段によって前記第１のメモリアレイから切り離し、前記第１の電源制御信号に応答して前記第１の電源回路の動作が停止させられ、前記第２の電源回路から前記第１のメモリアレイへ前記第３のスイッチ手段を介して電源電圧を供給するとともに、前記第２の電源回路から前記第２のメモリアレイへ前記第２のスイッチ手段を介して電源電圧を供給することを特徴とする。
【００１０】
この構成によって、書き込み時には、各メモリアレイに対して１つの電源回路から電源を供給し十分な電流供給能力を確保するとともに、読出し時には、１つの電源回路のみで複数のメモリアレイに電源を供給するようにして消費電力を低く抑えることができる。さらに、書き込み時にも、読出し時にも各メモリアレイと、対応する電源回路とは１つのスイッチ手段を介して結合されることになり、電源インピーダンスを均等化して安定動作を行うことが容易になる。
【００１２】
この構成によって、読出し動作時の消費電力が低減される。
【００１３】
本発明の請求項３に記載の不揮発性メモリは、請求項１又は２記載の不揮発性メモリ装置において、読出し動作時において、前記第１の電源制御信号に応答して前記第１の電源回路の出力がハイインピーダンス状態となることを特徴とする。
【００１４】
この構成によって、第１の電源回路を、読出し動作時にメモリアレイから電気的に切り離し、第２の電源回路のみが第１及び第２のメモリアレイに結合されるようにすることができる。
【００１７】
本発明の請求項４に記載の不揮発性メモリは、請求項１又は２記載の不揮発性メモリ装置において、前記第１及び第２のメモリアレイがＦＮ消去／ＦＮ書き込み型の電気的に書き換え可能な不揮発性メモリセルを有することを特徴とする。
【００１８】
ＦＮ消去／ＦＮ書き込み型の不揮発性メモリでは多数のメモリセルへの同時書き込みが可能であり、この構成によって、書き込み時に第１及び第２のメモリセルアレイの多数のメモリセルを同時に書き換えることができる。
【００１９】
本発明の請求項５記載の不揮発性メモリは、請求項１又は２記載の不揮発性メモリ装置において、前記第１の電源回路及び前記第２の電源回路が、チャージポンプによる昇圧電源回路であることを特徴とする。
【００２０】
この構成によって、書き込み時にはチャージポンプによって昇圧された高電圧によって、第１及び第２のメモリアレイに対して同時書き込みが可能になるとともに、読出し時には、第１の電源回路のチャージポンプ動作が不要になり、消費電力が低減される。
【００２１】
本発明の請求項６記載の不揮発性メモリは、請求項２記載の不揮発性メモリ装置において、前記第１の電源回路の出力端に容量素子を付加したことを特徴とする。
【００２２】
この構成によって、第１及び第２の電源回路の負荷容量を均等にすることができ、高精度で安定した電源供給が可能になる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２４】
本発明の不揮発性メモリ装置は、メモリセルアレイを２個以上に分割し、各々に昇圧電源を付加する。昇圧電源は読み出しに適正なサイズにしておく。
【００２５】
書き込み時、消去時は全ての電源を動作させて、一回で出来る限り多くのメモリセルの書き換えを行い書き換えの時間を早くする。しかし、消費電力が問題となる読み出し時は、２個以上の電源のうち１個のみを動作させてその他は止め、動作している電源から全てのメモリアレイに電圧を供給できるようにすることで、消費電力を節約する。
【００２６】
読み出しの場合、一度にアクセスされるのは１つのバンクのみになるので、アクセスするバンクの電源のみを動作させることによっても消費電力を減らすことはできる。しかし、この方法では、アクセスされるバンクが変わった場合、動作していない電源を再度昇圧動作するためにセットアップ時間がμｓのオーダーで必要となるため、高速読み出しには実用的でない。
【００２７】
図１は、本発明の一実施の形態に係る不揮発性メモリ装置の構成を示す図である。
【００２８】
本実施形態の不揮発性メモリ装置は、２つのバンクを備えており、ＦＮ消去／ＦＮ書き込み型ＥＥＰＲＯＭセルから成るメモリアレイ１２、２１が設けられている。チャージポンプによって昇圧された電源電圧を供給する昇圧電源回路としては、電源回路１３、２２が設けられている。電源回路１３、２２は、それぞれ、電源制御信号ＶＳＥＬ１、ＶＳＥＬ２によって制御される。電源回路１３とメモリアレイ１２との間、電源回路２２とメモリアレイ２１との間には、それぞれＭＯＳトランジスタから成るスイッチ１５、２４が挿入されている。さらに電源回路２２とメモリアレイ１２との間には、ＭＯＳトランジスタから成るスイッチ１６が挿入されている。スイッチ１５、２４はそれぞれスイッチ制御信号ＳＳＥＬ１、ＳＳＥＬ２によって制御される。スイッチ制御信号ＳＳＥＬ１、ＳＳＥＬ２は論理和回路２０に入力され、論理和回路２０の出力によってスイッチ２４が制御される。１４、２３は、それぞれ、電源回路１３、２２の出力端であり、出力端１４には容量素子１７が付加されている。
【００２９】
最初に書き込み時及び消去時の動作を説明する。書き込み、消去時には、スイッチ制御信号ＳＳＥＬ１を“Ｈ”（ハイレベル）にすることによりＮ型トランジスタで構成されているスイッチ１５を接続状態にし、また、スイッチ制御信号ＳＳＥＬ２を“Ｌ”（ローレベル）にすることによりＮ型トランジスタで構成されているスイッチ１６を開放状態にする。論理和回路２０の出力は、スイッチ制御信号ＳＳＥＬ１とＳＳＥＬ２信号の論理和に基づいて“Ｈ”となり、スイッチ２４が接続状態となる。その結果、メモリアレイ１２には、スイッチ１５を介して、電源回路１３で発生した電源電圧が、メモリアレイ２１には、スイッチ２４を介して、電源回路２２で発生した電源電圧が供給される。そして、メモリアレイ１２とメモリアレイ２１とで、同時に書き込み、消去動作が行われる。
【００３０】
次に読出し時の動作を説明する。読み出し時には、スイッチ制御信号ＳＳＥＬ１を“Ｌ”にすることによりスイッチ１５を開放状態にし、スイッチ制御信号ＳＥＬ２を“Ｈ”にすることによりスイッチ１６を接続状態にする。論理和回路２０の出力は、スイッチ制御信号ＳＳＥＬ１とＳＳＥＬ２の論理和に基づいて“Ｈ”となり、スイッチ２４が接続状態となる。その結果、メモリアレイ１２には、スイッチ１６を介して、電源回路２２で発生した電源電圧が供給され、また、メモリアレイ２１へも、スイッチ２４を介して、同じく電源回路２２で発生した電源電圧が供給される。このとき、電源回路１３は、電源制御信号ＶＳＥＬ１で制御されて動作が停止させられ、その出力端１４は、ハイインピーダンス状態となる。
【００３１】
読出し時には一度にアクセスされるのは、メモリアレイ１２又はメモリアレイ２１のいずれかであり２つのバンクを同時にアクセスすることはない。しかし、両方のバンクに対して常に電源を供給しているので、アクセスするバンクが変わった場合でも、高速に読出し動作を行うことが可能となる。
【００３２】
本実施形態の構成によれば、書き込み時には各メモリアレイが対応する電源回路から１つのスイッチを介して電源電圧の供給を受ける。また、読み出し時には各メモリアレイが共通の電源回路からそれぞれ１つのスイッチを介して電源電圧の供給を受ける。いずれの場合でも電源とメモリアレイとの間は、１つのスイッチを介して結合されることになり、電源インピーダンスを各バンク間で等しくすることができる。
【００３３】
電源回路２２の負荷としては、２つのスイッチ１６、２４が存在しているが、電源回路１３の負荷となるスイッチはスイッチ１５のみになる。そのため、本実施形態では、電源回路１３の出力端に容量素子１７を付加して、各電源回路の負荷容量を等しくしている。
【００３４】
これらの配慮により、電源回路自体としては、電源回路１３、電源回路２２ともに全く同じものを使用しながら、両方のメモリアレイに対して、均等な条件で精度良く電源電圧の供給を行うことが可能となっている。
【００３５】
このように本発明によれば、書き込み、消去動作の際にも、また、読出し動作の際にも内部昇圧電源によって発生した高電圧を用いる不揮発性メモリ装置において、その電源回路をメモリアレイに対応して分割し、動作モードに従って制御されるスイッチを介して選択的に電源電圧を供給することによって、効率良く電源電圧の供給を行うことが可能である。
【００３６】
電源回路とメモリアレイとの間のスイッチについては、Ｎ型トランジスタからなる場合を例に説明したが、場合に応じてＰ型トランジスタを使用することができることは、言うまでも無い。
【００３７】
【発明の効果】
以上述べたように、本発明の不揮発性メモリ装置によれば、書き込み動作時には複数の電源回路を用いて複数のメモリアレイへの電源供給を行うことによって、十分な電流供給能力を確保して、複数のメモリアレイの多数のメモリセルに対して同時に書き込みを行うことが可能となるとともに、読出し動作時には、１つの電源回路から複数のメモリアレイへの電源供給を行うことによって、消費電力を小さく抑えることが可能となる。さらに、読出し動作時にも、複数のメモリアレイに対して電源供給が行われるので、アクセスするバンクが変わった場合にも、読出し速度が遅くなるようなことがない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る不揮発性メモリ装置の構成を示す図
【符号の説明】
１２、２１  メモリアレイ１
１３、２２  電源回路
１５、１６、２４  スイッチ
２０  論理和回路
ＳＳＥＬ１、ＳＳＥＬ２  スイッチ制御信号
ＶＳＥＬ１、ＶＳＥＬ２  電源制御信号
【図１】
0003998908.tif 000002