(57)【特許請求の範囲】
【請求項１】
第１トランジスタ及び第２トランジスタを有する差動対であって、各トランジスタは制御電極と、第１主電極及び第２主電極間の主電流通路とを有し、前記差動対は更に第１トランジスタの第１主電極を第２トランジスタの第１主電極に結合する縮退抵抗を有し、この縮退抵抗が、結合抵抗の第１分岐と結合抵抗の第２分岐との直列回路から成っており、これら第１及び第２分岐の結合抵抗は互いに対応する接続点においてそれぞれの制御トランジスタにより分路されており、これら制御トランジスタの制御電極は制御信号を受けるように接続され、前記第１トランジスタの第１主電極は前記第１分岐に結合され、前記第２トランジスタの第１主電極は前記第２分岐に結合されており、前記差動対が更にバイアス抵抗を有し、このバイアス抵抗はその第１電極を以って第１分岐及び第２分岐の共通接続点に結合されているとともにその第２電極を以ってそれぞれの制御トランジスタの制御電極に結合されており、前記制御トランジスタの制御電極における制御電圧は、前記制御信号に応答して前記バイアス抵抗を流れる制御電流により発生されるようになっており、前記差動対は更に、前記制御信号に比例して前記バイアス抵抗を流れる制御電流を発生する制御ループを有している差動対。
【請求項２】
請求の範囲１に記載の差動対において、前記制御ループが、
前記バイアス抵抗の前記第２電極に結合された第１出力端と、第２出力端と、制御信号を受ける入力端とを有する第１電流ミラーと、
前記バイアス抵抗の前記第１電極に結合された出力端と、前記第１電流ミラーの前記第２出力端に結合された入力端とを有する第２電流ミラーと
を具えている差動対。
【請求項３】
請求の範囲１又は２に記載の差動対において、この差動対が、２つの順次の制御トランジスタの制御電極間に電圧差を発生する手段を有していることを特徴とする差動対。
【請求項４】
請求の範囲１〜３のいずれか一項に記載の差動対において、前記バイアス抵抗が、ダイオードとして接続されたトランジスタを有していることを特徴とする差動対。
【請求項５】
請求の範囲１〜４のいずれか一項に記載の差動対において、前記第１分岐及び第２分岐が大型の電界効果トランジスタのソース及びドレインを構成し、この電界効果トランジスタには前記バイアス抵抗の前記第２電極に結合された制御電極が設けられていることを特徴とする差動対。
【請求項６】
請求の範囲１に記載の差動対において、前記第１分岐及び第２分岐が大型の電界効果トランジスタのソース及びドレインを構成していることを特徴とする差動対。
【請求項７】
請求の範囲５又は６に記載の差動対において、前記第１トランジスタの第１主電極と直列に抵抗が接続され、前記第２トランジスタの第１主電極と直列に抵抗が接続されていることを特徴とする差動対。
【請求項８】
請求の範囲５〜７のいずれか一項に記載の差動対において、前記電界効果トランジスタの制御電極に、前記第１電流ミラーの第１出力端に結合された第１接続点と、前記バイアス抵抗の前記第２電極に結合された第２接続点とが設けられていることを特徴とする差動対。
【発明の詳細な説明】
本発明は、第１トランジスタ及び第２トランジスタを有する差動対であって、各トランジスタは制御電極と、第１主電極及び第２主電極間の主電流通路とを有し、前記差動対は更に第１トランジスタの第１主電極を第２トランジスタの第１主電極に結合する縮退抵抗を有している当該差動対に関するものである。
このような差動対は米国特許第５，２１０，５０４号明細書から既知である。この既知の回路では、差動対が電界効果トランジスタを以って構成され、縮退抵抗が電界効果トランジスタのソースと直列に接続され、制御電界効果トランジスタがそのソース及びドレインを以って前記縮退抵抗に並列に接続されて差動対の相互コンダクタンスを制御するようにしている。制御電界効果トランジスタはそのゲートにおける制御信号により抵抗値が制御される可変縮退抵抗として作用する。制御不可能な縮退抵抗は、この制御不可能な縮退抵抗と制御用の電界効果トランジスタとの並列回路の得られる抵抗値に対する上限設定として作用する。
既知の差動対の場合、制御電界効果トランジスタの抵抗特性が著しく非直線である為に差動対のひずみが大きくなるという欠点がある。
本発明の目的は、相互コンダクタンスを制御でき、ひずみを小さくする差動対を提供せんとするにある。
本発明は、第１トランジスタ及び第２トランジスタを有する差動対であって、各トランジスタは制御電極と、第１主電極及び第２主電極間の主電流通路とを有し、前記差動対は更に第１トランジスタの第１主電極を第２トランジスタの第１主電極に結合する縮退抵抗を有し、この縮退抵抗が、結合抵抗の第１分岐と結合抵抗の第２分岐との直列回路から成っており、これら第１及び第２分岐の結合抵抗は互いに対応する接続点においてそれぞれの制御トランジスタにより分路されており、これら制御トランジスタの制御電極は制御信号を受けるように接続され、前記第１トランジスタの第１主電極は前記第１分岐に結合され、前記第２トランジスタの第１主電極は前記第２分岐に結合されており、前記差動対が更にバイアス抵抗を有し、このバイアス抵抗はその第１電極を以って第１分岐及び第２分岐の共通接続点に結合されているとともにその第２電極を以ってそれぞれの制御トランジスタの制御電極に結合されており、前記制御トランジスタの制御電極における制御電圧は、前記制御信号に応答して前記バイアス抵抗を流れる制御電流により発生されるようになっており、前記差動対は更に、前記制御信号に比例して前記バイアス抵抗を流れる制御電流を発生する制御ループを有している差動対を提供する。
本発明は、互いに直列に接続した固定抵抗の分岐を以って縮退抵抗を構成することができ、これら分岐の一部を制御電界効果トランジスタにより次第に短絡していくことができるという認識を基に成したものである。従って、制御電界効果トランジスタの非線形直列抵抗特性は、可制御縮退抵抗の得られる抵抗値にわずかしか影響を及ぼさず、可制御縮退抵抗の抵抗特性はほぼ直線的となるという利点が得られる。
バイアス抵抗には可制御電流を流す。従って、制御トランジスタの制御電極に制御電圧が得られ、この制御電圧によって差動対の相互コンダクタンスを制御しうる。バイアス抵抗の第１電極を共通接続点に結合することにより、制御トランジスタの制御電極に与えられる適切な値の制御電圧を簡単に発生しうるという利点が得られる。
制御ループはこの制御ループから取り出されるのと同じ大きさの電流を第１及び第２分岐の共通接続点に供給する。この場合、共通接続点に結合されたテイル電流源によって与えられる差動対の直流バイアスが妨害されないという利点が得られる。制御ループは、バイアス抵抗の前記第２電極に結合された第１出力端と、第２出力端と、制御信号を受ける入力端とを有する第１電流ミラーと、バイアス抵抗の前記第１電極に結合された出力端と、前記第１電流ミラーの前記第２出力端に結合された入力端とを有する第２電流ミラーとを以って構成することができる。
本発明による差動対の更に他の例では、前記第１分岐及び第２分岐が大型の電界効果トランジスタのソース及びドレインを構成し、この電界効果トランジスタにはバイアス抵抗の前記第２電極に結合された制御電極が設けられているようにすることができる。両側に２つの接続点を有する大型のソースが抵抗の第１分岐の代わりとなる。両側に２つの接続点を有する大型のドレインが抵抗の第２分岐の代わりとなる。本例は、特に相互コンダクタンスの制御範囲を広くする場合に用いて有利である。
以下、図面につき詳細に説明するに、図中、同じ素子には同じ符号を付した。
図１の回路図は、電界効果トランジスタを有する差動対の一実施例を示す。この差動対は２つの入力トランジスタＴ１及びＴ２を有し、これらトランジスタの制御電極、すなわちゲートは入力信号を入力させるための入力端子１及び入力端子２にそれぞれ接続されている。トランジスタＴ１及びＴ２の第１主電極３，５すなわちソースは抵抗４の第１分岐及び抵抗６の第２分岐にそれぞれ接続されている。トランジスタＴ１及びＴ２の第２主電極すなわちドレインは出力信号を取り出すための第１出力端子７及び第２出力端子８にそれぞれ接続されている。抵抗４及び６の分岐は共通接続点Ａで直列に接続されている。抵抗４及び６の分岐並びにトランジスタＴ１及びＴ２には、共通接続点Ａに結合された直流電流源１１により直流バイアスが与えられる。抵抗４及び６の分岐はそれぞれ６個の抵抗Ｒ１〜Ｒ６及びＲ７〜Ｒ１２を有している。トランジスタＴ１及びＴ２のソースから見て、抵抗４及び６の第１及び第２分岐の互いに対応する接続点１２／１７，１３／１８，１４／１９，１５／２０及び１６／２１がトランジスタＴ８〜Ｔ１２のそれぞれのソース−ドレイン通路により相互接続され、これらトランジスタＴ８〜Ｔ１２のゲートは制御信号を受ける接続点Ｂで相互接続されている。接続点Ａと接続点Ｂとの間にはバイアス抵抗ＲＢが接続されている。このバイアス抵抗ＲＢの代わりに、例えばダイオードとして接続されたトランジスタのような他の素子を用いることができる。差動対は更に、第１電流ミラーＣＭ１及び第２電流ミラーＣＭ２を有する。第１電流ミラーＣＭ１は３つのトランジスタＴ３，Ｔ４及びＴ５を有する。トランジスタＴ３のドレインＤ３は第１電流ミラーＣＭ１の第１出力端を構成し、接続点Ｂに結合されている。トランジスタＴ４のドレインＤ４は第１電流ミラーＣＭ１の第２出力端を構成している。第１電流ミラーＣＭ１の入力端は、ダイオードとして接続されたトランジスタＴ５を以って構成されている。第１電流ミラーＣＭ１の入力端には制御電流ＩＣを供給する電流源２２が結合されている。第２電流ミラーＣＭ２の入力端は、ダイオードとして接続されドレインＤ４に結合されたトランジスタＴ６を以って構成されている。第２電流ミラーＣＭ２の出力端は、接続点Ａに結合されたトランジスタＴ７のドレインＤ７を以って構成されている。トランジスタＴ３，Ｔ４及びＴ５のソースＳ３，Ｓ４及びＳ５は負電源端子２３に結合され、トランジスタＴ６及びＴ７のソースＳ６及びＳ７は正電源端子２４に結合されている。
上述した回路の動作は以下の通りである。直流電流源１１により生ぜしめられる直流電流ＩＴＬは互いに等しい半分となって差動対の抵抗４及び６の２つの分岐に流れる。図１において抵抗４及び６の分岐の接続点におけるそれぞれの電位はトランジスタＴ１のソース３及びトランジスタＴ２のソース５において最低となり、順次共通接続点Ａにおける最大電位まで上昇する。差動対の相互コンダクタンスは、抵抗４及び６の２つの分岐から成る縮退抵抗を１つ又は複数の制御トランジスタの逐次的なスイッチ・オン又はスイッチ・オフにより制御可能とすることにより変えることができる。制御トランジスタＴ８〜Ｔ１２のゲートに必要とする制御電圧は、制御電流ＩＣに比例するバイアス抵抗ＲＢを流れる制御電流により発生される。バイアス抵抗ＲＢを流れる制御電流は、２つの電流ミラーＣＭ１及びＣＭ２と、バイアス抵抗ＲＢと、電流源２２とより成る制御ループにより発生される。このようにして、差動対の相互コンダクタンスはこの差動対の直流バイアスに影響を及ぼすことなく制御される。制御電流ＩＣが零に等しい場合には、バイアス抵抗ＲＢの両端間の電圧降下も零に等しい。その結果、制御トランジスタＴ８〜Ｔ１２のゲートにおける電位は、すべての制御トランジスタＴ８〜Ｔ１２が導通しなくなる程度に高くなる。従って、縮退抵抗の抵抗値は最大となり、その結果差動対の相互コンダクタンスは最小となる。制御電流が次第に増大すると、まず最初に制御トランジスタＴ１２が導通状態に入る。制御電流が更に増大すると、制御トランジスタＴ１１，Ｔ１０，Ｔ９及びＴ８が順次に導通状態に入る。すべての制御トランジスタＴ８〜Ｔ１２が導通すると、縮退抵抗の抵抗値は最小となり、従って差動対の相互コンダクタンスは最大となる。
制御トランジスタのすべてのゲートには必ずしも図１に示すように同じ電位を与える必要はない。実際には、２つの順次の制御トランジスタのゲート間に電圧差を発生させる手段を差動対に設けることにより、差動対のひずみを更に減少させることができる。これらの手段には、例えば直列に接続された抵抗の回路を設け、この回路をバイアス抵抗ＲＢと接続点Ｂとの間に直列に接続し、直列接続された抵抗の順次の接続点を制御トランジスタの順次のゲートに接続するようにすることができる。制御トランジスタＴ８〜Ｔ１２の共通バルク２５は図１に示すように第１バルク接続点２６を以って接続点Ａに結合されている。第１バルク接続点２６は例えば正電源端子２４のような他の適切な点に結合することもできる。差動対のひずみは、バルク２５に流す電流を発生させる手段をこの差動対に設け、このバルク２５のオーム抵抗値によりこのバルク２５の両端間に電圧降下を生ぜしめるようにすることにより更に減少させることができる。これらの手段は、例えば、第１バルク接続点２６を例えば正電源端子２４のような適切な接続点に接続する手段と、直流電流源を第２バルク接続点２７に結合する手段とを有するようにしうる。バルク接続点２６と接続点Ａとの間の結合が選択される場合には、バイアス抵抗ＲＢに電流を供給する手段と対応するように、第１バルク接続点２６及び第２バルク接続点２７に電流を供給する追加の手段を講じることができ、この追加の手段によれば、差動対の直流バイアスをもバルク２５を流れる電流により影響されない状態に保つという利点が得られる。
図２の回路は、本発明による差動対の他の実施例を示す。図２では、図１に示す抵抗４及び６の分岐と制御トランジスタＴ８〜Ｔ１２との代わりに大型の電界効果トランジスタＴ１３を用いる。この電界効果トランジスタＴ１３は、トランジスタＴ１のソース及び接続点Ａにそれぞれ結合された第１接続点２８及び第２接続点９を具える大型のソースＳ１３を抵抗４の分岐の代わりに有するとともに、トランジスタＴ２のソース及び接続点Ａにそれぞれ結合された第１接続点２９及び第２接続点１０を具える大型のドレインＤ１３を抵抗６の分岐の代わりに有している。ソースＳ１３及びドレインＤ１３間には、第１ゲート接続点３０及び第２ゲート接続点３１を有する大型のゲートＧ１３があり、これら接続点３０及び３１はトランジスタＴ１３の主電流通路の方向に対し平行に延在するゲート１３の両側にある。トランジスタＴ１３は更に、大型のバルク２５を有し、このバルク２５はトランジスタＴ３の主電流通路の方向に対し平行に延在する当該バルク２５の両側に位置するバルク接続点２６及び２７を有する。差動対は更に、ソースＳ１３の第２接続点２８とトランジスタＴ１のソース３との間に直列に接続された抵抗Ｒ１３と、ドレインＤ１３の第２接続点２９とトランジスタＴ２のソース５との間に直列に接続された抵抗Ｒ１４とを有する。大型のソースＳ１３のオーム抵抗値と大型のドレインＤ１３のオーム抵抗値とは、無限に小さい抵抗を無限数結合して成る分岐として作用する。その結果得られる縮退抵抗の値は抵抗Ｒ１３及びＲ１４により高められる。これら抵抗Ｒ１３及びＲ１４は所望に応じ省略することができる。この場合、接続点２８及び２９はそれぞれトランジスタＴ１及びＴ２の主電極に結合する必要がある。ゲート接続点３０及び３１はそれぞれトランジスタＴ３のドレインＤ３及びバイアス抵抗ＲＢの第２電極に結合されている。この構成によれば、ゲートＧ１３に電流を通すことができる。本例では、ゲートＧ１３のオーム抵抗の為に、ゲートＧ１３の電位はゲート接続点３０で最低となり、ゲートＧ１３に沿って次第に上昇し、ゲート接続点３１で最大値となる。ゲートＧ１３を流れる電流を適切に選択することによりトランジスタＴ１３を一層徐々に導通させることができる為、差動対のひずみが一層少なくなる。第２ゲート接続点３１は省略することもできる。この場合、バイアス抵抗Ｒ１３を接続点Ａと接続点３０との間に結合させる必要がある。この場合、ゲートＧ１３は電流を通さないこと明らかである。
図２に示す差動対の動作は図１の差動対の動作とほぼ同じである。制御電流ＩＣが零に等しい場合には、バイアス抵抗ＲＢの両端間の電圧降下も零に等しい。従って、ゲートＧ１３における電位は、大型の電界効果トランジスタＴ１３が導通しない程度に高くなる。この場合、得られる縮退抵抗の抵抗値は最大となり、従って差動対の相互コンダクタンスは最小となる。制御電流ＩＣを次第に増大させると、大型の電界効果トランジスタＴ１３の導通部分が増大し、最終的に大型の電界効果トランジスタＴ１３が完全に導通する。この場合、得られる縮退抵抗の抵抗値が最小となり、従って差動対の相互コンダクタンスが最大となる。
図１及び２に示す電流ミラーの代わりに他の種類の電流ミラーを用いることができる。
図示の導電型の電界効果トランジスタの代わりに、反対導電型の電界効果トランジスタを用いることもできる。この場合、これに応じて電圧源及び電流源の極性を適合させる必要がある。抵抗の分岐を構成する抵抗の個数やこれに伴う制御トランジスタの個数は図１に示す個数よりも多くしたり、少なくしたりすることができる。電界効果トランジスタの代わりにバイポーラトランジスタを用いることもでき、この場合バイポーラトランジスタのベース、エミッタ及びコレクタが電界効果トランジスタのゲート、ソース及びドレインの代わりとなる。バイポーラトランジスタと電界効果トランジスタとの組合わせも可能であり、例えばトランジスタＴ８〜Ｔ１２に対し電界効果トランジスタを用い、トランジスタＴ１〜Ｔ７に対しバイポーラトランジスタを用いることができる。差動対は集積回路の形態で実現したり、個別の素子を以って構成したりすることができる。
【図面の簡単な説明】
図１は、本発明による差動対の第１実施例を示す回路図であり、
図２は、本発明による差動対の第２実施例を示す回路図である。
【図１】
0003935948.tif 000002
【図２】
0003935948.tif 000003