(57)【特許請求の範囲】
【請求項１】
光受信信号を電流に変換する光受光素子に接続された利得可変増幅器と該利得可変増幅器の入出力に接続される可変帰還抵抗と，
前記利得可変増幅器で増幅される信号の帯域を検知する帯域検出回路とを有し，
該帯域検出回路からの帯域制御信号で，前記利得可変増幅器の帯域を制御し，
さらに，前記帯域検出回路が
該帯域検出回路に入力する信号のボトム値とピーク値を抵抗分割して２つの内分レベルを出力するレベル生成回路と，
該レベル生成回路からの前記２つの内分レベルの高レベル側と前記帯域検出部に入力する信号とを比較する第１のコンパレータと，
前記２つの内分レベルの低レベル側と前記帯域検出部に入力する信号とを比較する第２のコンパレータと，
該第２のコンパレータの出力を所定時間遅延する第１の遅延回路と，
該第１の遅延回路の出力のタイミングと前記第１のコンパレータの出力のタイミングを比較する比較回路を
有する，
ことを特徴とする前置増幅器。
【請求項２】
請求項１において，
前記帯域検出回路１は，前記利得可変増幅器の出力端に接続され，該利得可変増幅器の出力から直接前記増幅される信号の帯域を検知することを特徴とする前置増幅器。
【請求項３】
請求項１において，
前記帯域制御信号で，前記可変帰還抵抗の値が制御されることを特徴とする前置増幅器。
【請求項４】
請求項１において，
前記帯域制御信号で，前記利得可変増幅器の利得が制御されることを特徴とする前置増幅器。
【請求項５】
請求項１において，
さらに前記利得可変増幅器の出力を一定レベルに制御するＡＧＣ回路を有し，前記帯域検出回路１は，該ＡＧＣ回路の出力から前記増幅される信号の帯域を検知することを特徴とする前置増幅器。
【請求項６】
請求項１乃至５のいずれかにおいて，
前記帯域検出回路が帯域検出部と該帯域検出部による検出信号を保持する回路とを有することを特徴とする前置増幅器。
【請求項７】
請求項１において，
さらに，前記第１の遅延回路の出力を遅延する第２の遅延回路と，
該第２の遅延回路の出力により前記比較回路の出力をマスクするマスク回路を有することを特徴とする前置増幅器。
【請求項８】
請求項７において，
前記比較回路は，
前記第１の遅延回路の出力と，前記第１のコンパレータの出力をノット回路を通して入力する第１のＮＡＮＤゲートと，
前記第１の遅延回路の出力をノット回路を通し，前記第２のコンパレータの出力とともに入力する第２のＮＡＮＤゲートを
有することを特徴とする前置増幅器。
【請求項９】
請求項８において，
さらに，前記マスク回路は，第１のＮＯＲゲートと該第１のＮＯＲゲートの出力側に接続されるインバータを有する第１のマスク回路を有し，該第１のマスク回路は，該第１のＮＯＲゲートの一方の入力端子が前記第２の遅延回路の出力に接続され，他方の入力端子が前記第１のＮＡＮＤゲートの出力に接続され，
更に第２のＮＯＲゲートを有する第２のマスク回路を有し，該第２のマスク回路は，該第２のＮＯＲゲートの一方の入力端子が前記第２の遅延回路の出力に接続され，他方の入力端が前記第２のＮＡＮＤゲートの出力に接続されていることを特徴とする前置増幅器。
【請求項１０】
請求項９において，
さらに，前記該第２のマスク回路の出力に接続されたマスク信号生成回路を有し，該マスク信号生成回路の出力が前記第２のマスク回路のＮＡＮＤゲートの他方の入力端に接続されることを特徴とする前置増幅器。
【請求項１１】
請求項１０において，
前記マスク信号生成回路は，遅延回路と該遅延回路の入力側及び出力側にそれぞれ接続される２入力端を有するＯＲゲートの遅延ユニットを複数段接続して構成されることを特徴とする前置増幅器。
【請求項１２】
請求項６において，
前記帯域検出部が
該帯域検出部に入力する信号のボトム包絡線値とピーク包絡線値を抵抗分割して２つの内分レベルを出力するレベル生成回路と，
該レベル生成回路からの前記２つの内分レベルの高レベル側と前記帯域検出部に入力する信号とを比較する第１のコンパレータと，
前記２つの内分レベルの低レベル側と前記帯域検出部に入力する信号とを比較する第２のコンパレータと，
該第２のコンパレータの出力を所定時間遅延する第１の遅延回路と，
該第１の遅延回路の出力のタイミングと前記第１のコンパレータの出力のタイミングを比較する比較回路を
有することを特徴とする前置増幅器。
【請求項１３】
請求項８において，前記帯域検出部による検出信号を保持する回路は，
前記第１及び第２のマスク回路の出力が入力されるチャージポンプと，
該チャージポンプの出力を充電する容量とを
有して構成されることを特徴とする前置増幅器。
【請求項１４】
請求項８において，
前記帯域検出部による検出信号を保持する回路は，
前記第１及び第２のマスク回路の出力にアップダウンされるアップダウンカウンタと，
該カウンタの計数値をアナログ信号に変換するＤ／Ａ変換器とを
有して構成されることを特徴とする前置増幅器。
【請求項１５】
請求項１４において，
さらに前記アップダウンカウンタとＤ／Ａ変換器トランジスタの間に接続される不揮発性メモリを有し，該不揮発性メモリに調整用初期値が記憶されることを特徴とする前置増幅器。
【請求項１６】
請求項１において，
さらにビットレート検出器を有し，前記ビットレート検出器の出力端子が前記帯域検出回路の前記第１の遅延回路の遅延量制御端子に接続されることを特徴とする前置増幅器。
【発明の詳細な説明】
産業上の利用分野
本発明は、前置増幅器に関し、特に光信号受信器における前置増幅器に関する。
従来の技術
光信号受信器における従来の前置増幅器の一例を図１に示す。ここで、図１において、フォトダイオードにより受信光を電流に変換し、前置増幅器は、受信光電流を対応する電圧信号に変換し出力する機能を有する。
ここで、前置増幅器の利得Ａｏと信号の帯域（ｆ−３ｄＢ）は、一定の関係を有する。すなわち、フォトダイオードの端子間容量及び、実装等による寄生容量、更に前置増幅器を構成するＦＥＴ等の容量の総入力容量（Ｃｉｎ）と、帰還抵抗値（Ｒｆ）及び、増幅器の利得Ａｏから信号の帯域（ｆ−３ｄＢ）は、次の式（１）に従って決まる。
0003947865.tif 000002
（但し、Ｚｉｎ  ＝  Ｒｆ／Ａｏは、前置増幅器の入力インピーダンス）
ここで、通常は増幅器自体にも帯域があり、増幅器の帯域よりも十分小さくなるように信号帯域ｆ−３ｄＢを設計することが必要である。しかし、光信号受信器においては、フォトダイオードのばらつきにより端子間容量が非常に小さい場合と、大きい場合がある。
そして、端子間容量が非常に小さい場合では総入力容量（Ｃｉｎ）が小さくなる。この場合、上記式（１）から分かるように信号帯域ｆ−３ｄＢが延び、増幅器の帯域に近づくことになる。これにより発振又は、リンギングを生じる。
この発振又は、リンギング状態を図２を参照して説明する。図２Ａは１４０μＳをスケール幅とし、図２Ｂ，図２Ｃはそれぞれ２００ｎＳをスケール幅として示し、図２Ａに示す増幅器出力の一部期間が拡大して示される。図２Ｂ，図２Ｃに示される様に、矩形波信号に高周波発振信号が重畳され、発振状態又は、リンギング状態が示されている。
逆にフォトダイオードの端子間容量が非常に大きい場合では総入力容量（Ｃｉｎ）が大きくなり、信号帯域ｆ−３ｄＢが低くなりすぎる。このために図３に前置増幅器出力の一部期間を拡大して示すように、矩形波信号成分が通らない状態が現れる。この状態は、図２と同様にスケール表示された図３Ａの一部期間を拡大して示す図３Ｂ、図３Ｃにおいて矩形波信号が現れていないことから理解できる。
一方、フォトダイオードにＡＰＤを用いた場合、フォトダイオードＡＰＤは、小入力光信号では小容量、大入力光信号では大容量であるという特性がある。したがって、フォトダイオードＡＰＤの入力光信号の大きさに比例する前置増幅器の出力振幅を検出してフォトダイオードＡＰＤのバイアス電圧を制御することにより、発振を回避するという技術が知られている（特開平７−３０４９２２号公報等）。
図４にその構成ブロック図が示される。図４において、フォトダイオードＡＰＤの出力は前置増幅器２に入力される。前置増幅器２の出力は、ＡＧＣ回路４に導かれ、一定利得に制御され出力される。
ピーク検出回路５は、ＡＧＣ回路４の出力のピーク幅（振幅）が検出され位相補償回路５１を経由してＡＰＤバイアス制御回路５２のバイアス出力を制御する。
一方、フォトダイオードＡＰＤの容量値は、製造時の条件等によりばらつきが有り、固有的に発振や帯域不足を生じさせる大きさを有するものがある。したがって、このような容量値のフォトダイオードＡＰＤを使用する場合には、図４に示す構成では、前置増幅器２やＡＧＣ回路４を通った後に振幅を検出し、これを用いてバイアス電圧を制御する構成であるので、発振や帯域不足を回避することは出来ない。
発明の概要
したがって、本発明の目的は、使用させるフォトダイオードが固有的に発振や帯域不足となる容量値を有するものであっても、発振や帯域不足による問題を回避出来る前置増幅器を提供することにある。
かかる目的を達成するために本発明は、帯域検出回路を用い、前置増幅器の帯域を直接検出し、帯域検出回路が出力する帯域制御信号により前置増幅器の帯域が適切になるように制御するものである。
本発明に従う好ましい態様は、光受信信号を電流に変換する光受光素子に接続された利得可変増幅器と該利得可変増幅器の入出力に接続される可変帰還抵抗と、利得可変増幅器で増幅される信号の帯域を検知する帯域検出回路とを有し、前記帯域検出回路からの帯域制御信号で、前記利得可変増幅器の帯域を制御することを特徴とする。
更に好ましい一の形態として、前記帯域検出回路が帯域検出部と該帯域検出部による検出信号を保持する回路とを有することを特徴とし、前記帯域検出部が帯域検出部に入力する信号のボトム値とピーク値を抵抗分割して２つの内分レベルを出力するレベル生成回路と、前記レベル生成回路からの前記２つの内分レベルの高レベル側と前記帯域検出部に入力する信号とを比較する第１のコンパレータと、前記２つの内分レベルの低レベル側と前記帯域検出部に入力する信号とを比較する第２のコンパレータと、前記第２のコンパレータの出力を所定時間遅延する第１の遅延回路と、前記第１の遅延回路の出力のタイミングと前記第１のコンパレータの出力のタイミングを比較する比較回路を有することを特徴とする。
また、好ましい一の形態として、さらにビットレート検出器を有し、前記ビットレート検出器の出力端子が前記帯域検出回路のビットレート信号入力端子に接続されていることを特徴とする。
本発明の更なる特徴は、以下の図面を参照して説明される実施の形態から明らかになる。
発明の実施の形態
以下本発明の実施の形態を図面に従い説明する。なお、図において同一または類似のものには同一の参照番号又は、参照記号を付して説明する。
図５は本発明の概念構成を説明する図である。帯域検出回路１によって前置増幅器２の帯域を検出し、帯域制御信号を出力する。これを用いて前置増幅器２の帯域が一定になるように制御することができる。
前置増幅器２の帯域を制御する１手段として入力インピーダンスを制御する。具体的には、帰還抵抗３の抵抗値を変えるかあるいは、利得可変増幅器６の利得を変えることにより可能である。
図６は、帯域検出回路１による前置増幅器２の帯域検出の１実施例方法を示し、前置増幅器２の出力から直接に検出することが可能である。すなわち、前置増幅器２の帯域を制御することが目的であるため、前置増幅器２の出力から帯域を検出することが最も直接であり有効である。
また、図７に示す帯域検出方法では前置増幅器２の出力信号をＡＧＣ回路４４によって前置増幅器２の出力振幅がどのような大きさであっても一定の大きさまで線形増幅する。この信号を帯域検出回路１に入力する。したがって、帯域検出回路１は、検出すべき信号が十分な振幅となっているため、誤差の少ない帯域検出を行うことができる。
図８は、帯域検出回路１の一構成例を示す図である。帯域検出回路１は、帯域検出部７と検出信号保持回路８から構成されており、帯域検出部７の１実施例回路を図９に示す。この実施例では帯域検出部７の入力信号の立ち上がり時間を検出することで帯域が適切であるかどうかを判断する。
すなわち、図９において、レベル生成回路１１は、ボトム検出回路１９とピーク検出回路２０を有し、前置増幅器２の出力信号のボトム値とピーク値をそれぞれボトム検出回路１９、ピーク検出回路２０で検出する。ボトム検出回路１９とピーク検出回路２０の検出値は、抵抗２１〜２２により抵抗分割され、適当な内分レベルが２つ得られる。
ここで、理解の容易化のために図１０、図１１に帯域検出部７の各部波形を対比して示す。図１０は前置増幅器２の入力容量が大、あるいは帯域周波数が低い場合であり、図１１は反対に前置増幅器２の入力容量が小、あるいは帯域周波数が高い場合である。
図９に戻ると、２つの内分レベル▲１▼、▲２▼は、それぞれコンパレータ１０，９０に入力され帯域検出部７の入力信号と比較される。コンパレータ９は、入力信号（図１０Ａ，図１１Ａ）が、低い方の内分レベル▲２▼を越えた期間出力を出する（図１０Ｂ、図１１Ｂ）。
一方、コンパレータ１０は、入力信号が高い方の内分レベル▲１▼を越えた期間出力を出す（図１０Ｄ、図１１Ｄ）。遅延回路１２は、コンパレータ９の出力を所定時間分遅延させる（図１０Ｃ、図１１Ｃ）。
そして、この遅延された信号と上記入力信号が高い方の内分レベル▲１▼を越えた期間の出力とを比較する。この比較により遅延された方が早ければ帯域が低すぎると判断し、逆に入力信号が高い方の内分レベル▲１▼を越えた信号の立ち上がりタイミングの方が早ければ帯域が高すぎると判断する。
図１０において、コンパレータ９の出力を所定時間分遅延させた信号即ち、遅延回路１２の出力の立ち上がりタイミング（図１０Ｂ参照）は、入力信号が高い方の内分レベル▲１▼を越えた信号即ち、コンパレータ１０の出力の立ち上がりタイミング（図１０Ｄ参照）より早い。
したがって、図１０は、前置増幅器２の入力容量が大きいことと対応している。
そして、かかる遅延回路１２の出力の立ち上がりタイミングが、入力信号が高い方の内分レベル▲１▼を越えた信号即ち、コンパレータ１０の出力の立ち上がりタイミング（図１０Ｄ参照）より早いということは、マスク回路１７，１８出力から信号的に次の様に判断できる。
図１０において、遅延回路１２の出力をＮＡＮＤゲート１５の一入力端に、コンパレータ１０の出力をノット回路１３を通してＮＡＮＤゲート１５の他方入力端に入力する。これによりＮＡＮＤゲート１５の出力は、図１０Ｆとなる。
一方、図１０において、遅延回路１２の出力をノット回路１４を通してＮＡＮＤゲート１６の一入力端に、コンパレータ１０の出力をＮＡＮＤゲート１６の他方入力端に入力する。これによりＮＡＮＤゲート１６の出力は、図１０Ｇとなる。
図１０Ｆでは、遅延回路１２の出力の立ち上がりタイミングからコンパレータ１０の出力の立ち上がりタイミングまでの時間差の期間中、ＮＡＮＤゲート１５の出力論理はローレベルとなり、一方ＮＡＮＤゲート１６の出力論理は連続してハイレベルである。
一方、図１１の例では、遅延回路１２の出力は、コンパレータ１０の出力より遅れている。したがって、この場合は前置増幅器２に入力容量が小であり、発振を回避し得ない状態である。
この判断は、図１０に説明したと同様に、ＮＡＮＤゲート１５及び１６に出力を見ればよい。ＮＡＮＤゲート１５の出力は論理がハイレベルに有り（図１１Ｆ）、ＮＡＮＤゲート１６の出力は論理がローレベルに有ることから可能である。
なお、図１０Ｆでは、”Ｘ”の期間も論理はローレベルにあるから、同様に遅延回路１２の出力の立ち上がりタイミングからコンパレータ１０の出力の立ち上がりタイミングまでの時間差の期間と判断されるおそれがある。同様に図１１Ｆでも本来論理がハイレベルであるべき期間Ｙ中にローレベルが現れている。
この問題を解消するべく図９において、マスク回路１７，１８を設けている。図１２は、マスク回路１７，１８の構成であり、マスク回路１７をＮＯＲゲート３２とノット回路３３で、マスク回路１８をＮＯＲゲート３４で構成している。そして、遅延回路１２の出力を遅延回路３１で更に遅延させ、この信号がＨｉｇｈ（高論理レベル）であるときは制御信号を出力させないようにしている。
ここで、発振または発振に近いような場合では、目的とした帯域よりも高い周波数で発振または大きいリンギングが起こる。したがって、帯域が高いと容易に判断でき、発振が起こらない正常な帯域に戻すことができる。
しかし、発振時等では周波数が高いため、立ち下がり時に出る不必要な信号をマスクしきれず、帯域が低いと判断した信号を誤って出力するおそれがある。このため、帯域が高いと判断した信号が出た場合は、その後しばらく帯域が低いと判断する信号を出力しないようにマスクをかける。
これを実現する実施例を図１３に示す。すなわち、複数段（実施例として３段）の遅延回路３７〜３９を有するマスク信号生成回路３６を通してマスク回路１７の出力を制御する。マスク回路１７をＮＯＲゲート３２とＮＡＮＤゲート３５で構成し、ＮＯＲゲート３２の出力をマスク信号生成回路３６の遅延時間分遅らせる構成である。
入力信号振幅の変化やリンギングがあったものがなくなる等により、前置増幅器２の振幅が小さくなった場合は、図９の実施例におけるピーク検出回路２０のレベルを落とすことや、ボトム検出回路１９のレベルを上げる必要がある。
しかし、ピーク検出回路２０やボトム検出回路１９ではリーク電流のみに頼るしかない。ピーク検出回路２０やボトム検出回路１９の応答がある程度の早さを必要とする場合は、図１４に示す実施例の様に、レベル生成回路１１において、ピーク包絡線検波器２４やボトム包絡線検波器２５が必要となる。
さらに、図８に示した帯域検出回路１１は、帯域検出部１の検出信号（マスク回路１７，１８の出力）を保持する検出信号保持回路８を有する。図１５、１６、１７は、検出信号保持回路８の実施例構成である。
図１５の構成例はチャージポンプ２６の出力を容量２７にチャージする構成である。この構成では、入力インピーダンス制御信号を全てアナログ処理するために、簡易な構成でかつ微妙な調整を実現できる。
これに対し、図１６、図１７の実施例構成では、帯域検出部１の検出信号（マスク回路１７，１８の出力）をアップダウンカウンタ２８で一度ロジック信号に変換する。ついで、Ｄ／Ａ変換回路２９でアナログ信号に変換する。これにより、アップダウンカウンタ２８及びＤ／Ａ変換回路２９の変換精度で入力インピーダンス制御信号による制御精度を設定することが容易である。
図１７は、図１６の構成に対し更に、不揮発性メモリ３０を設け、これに製品出荷する前の調整レベルを記憶させることにより、適切な入力インピーダンスで出荷できる。このため、実際に動作するときには帯域を調整する必要がなくなる。信号ビットレートに対して適切な帯域に変わる。
ここで、他の実施例として、帯域検出回路１のビットレート信号入力端子にビットレートに応じた制御信号を入力することにより適宜、適切な帯域を得ることが出来る。図１８は、その概念構成を示す図である。ビットレート検出器４３を設け、その出力信号を帯域検出回路１に入力している。
この概念構成に対応する実施例を図１９に示す。図１９の実施例では、前置増幅器２の出力からビットレートを検出し、その検出信号を帯域検出回路１に入力している。図２０は、更にビットレートを検出し、その検出信号で遅延回路１２の遅延量を制御している。
上記した実施例に基づく本発明の効果の様子は、それぞれ図２、図３と対比されるべき図２１，図２２に示される。
図２１Ｄ，図２２Ｄは、帯域検出回路１から出力される帯域制御信号である。図２１では、図２に対応し、前置増幅器２の入力容量が小さく、信号の帯域が、前置増幅器２の帯域に近くなる場合である。したがって、帯域制御信号は測定範囲期間の初期に大きく、これが前置増幅器２の帯域を制御するように帰還される。したがって、その後は、正常帯域範囲になり、帯域制御信号レベルが一定レベルに落ち着いている。
図２２は、図３に対応し、前置増幅器２の入力容量が大きく、帯域が足りない場合である。したがって、帯域制御信号は測定範囲期間の初期に小さく、これが前置増幅器２の帯域を制御するように帰還される。したがって、その後は、正常帯域範囲になり、帯域制御信号レベルが一定レベルに落ち着いている。
産業上の利用分野
上記の様に、本発明を用いることにより、光受信回路における前置増幅器の入力に存在する容量のばらつきだけでなく、前置増幅器の利得や帰還抵抗のばらつきにも対応できる。
また、受光ダイオードＰＤの端子間容量、実装形態等によって前置増幅器の入力容量が変わっても発振を防ぐとともに、必要な帯域を保持することができる。
【図面の簡単な説明】
図１は、光信号受信器における従来の前置増幅器の一例を示す図である。
図２は、前置増幅器の入力容量が小さい場合の発振又は、リンギング状態を示す図である。
図３は、前置増幅器の入力容量が大きい場合での信号の通過帯域が低い状態を示す図である。
図４は、発振を回避するという従来技術を示す図である。
図５は、本発明の概念構成を説明する図である。
図６は、帯域検出回路１による前置増幅器２の帯域検出の１実施例方法を示す図である。
図７は、ＡＧＣ回路の出力により帯域検出を行う実施例方法を示す図である。
図８は、帯域検出回路１の構成例を示す図である。
図９は、帯域検出部７の１実施例回路を示す図である。
図１０は、前置増幅器２の入力容量が大の時の動作波形示す図である。
図１１は、前置増幅器２の入力容量が小の時の動作波形示す図である。
図１２は、マスク回路の実施例構成を示す図である。
図１３は、他のマスク回路の他の実施例構成を示す図である。
図１４は、帯域検出部７の他の実施例回路を示す図である。
図１５は、帯域検出回路１の検出信号保持回路の実施例を示す図である。
図１６は、帯域検出回路１の検出信号保持回路の他の実施例を示す図である。
図１７は、更に図１６の実施例を拡張する実施例構成を示す図である。
図１８は、本発明に更に別の実施例を示す図である。
図１９は、図１８に具体例を示す図である。
図２０は、図１９に対応する更に具体例を示す図である。
図２１は、図２に対応して本発明の効果を示す図である。
図２２は、図３に対応して本発明の効果を示す図である。
【図１】
0003947865.tif 000003
【図２】
0003947865.tif 000004
【図３】
0003947865.tif 000005
【図４】
0003947865.tif 000006
【図５】
0003947865.tif 000007
【図６】
0003947865.tif 000008
【図７】
0003947865.tif 000009
【図８】
0003947865.tif 000010
【図９】
0003947865.tif 000011
【図１０】
0003947865.tif 000012
【図１１】
0003947865.tif 000013
【図１２】
0003947865.tif 000014
【図１３】
0003947865.tif 000015
【図１４】
0003947865.tif 000016
【図１５】
0003947865.tif 000017
【図１６】
0003947865.tif 000018
【図１７】
0003947865.tif 000019
【図１８】
0003947865.tif 000020
【図１９】
0003947865.tif 000021
【図２０】
0003947865.tif 000022
【図２１】
0003947865.tif 000023
【図２２】
0003947865.tif 000024