(57)【特許請求の範囲】
【請求項１】
テストポートに供給するためのテスト信号を発生する無線周波数（ＲＦ）信号発生器、
テスト信号周波数からＩＦ信号の周波数だけ異なるトラッキング信号を発生するＬＯ信号発生器、
前記無線周波数信号発生器からのテスト信号を受信するために結合される第１入力と、前記ＬＯ信号発生器からのトラッキング信号を受信するために結合される第２入力と、入射ＩＦ信号を与える出力とを有する第１ミキシング手段、
前記テストポートからのテスト信号の反射信号を受信するために結合される第１入力と、前記第２ダウンコンバータ前記トラッキング信号を受信するために結合される第２入力と、反射ＩＦ信号を与える出力とを有する第２ミキシング手段、
前記無線周波数信号発生器からテスト信号を受信するために結合される入力と、前記第１ミキシング手段の第１入力に接続された第１出力と、第２出力とを有するスプリッタ、
前記スプリッタの第２出力からテストポートに接続される通過経路と、テストポートを第２ミキシング手段の第１入力に結合する制御経路とを有するカップラ、及び
第１ミキシング手段から出力される入射ＩＦ信号を受信する第１入力と、第２ミキシング手段から出力される反射ＩＦ信号を受信する第２入力とを有し、反射されたテスト信号の振幅及び位相特性の両方を決定するＩＦ信号処理手段を備えるベクトルネットワークアナライザ（ＶＮＡ）において、
前記無線周波数信号発生器が、
テスト信号シンセサイザであって、
第１制御入力と、該テスト信号シンセサイザの出力を提供するテスト信号出力とを有する第１可変周波数発振器と、
この第１可変周波数発振器からのテスト信号を受信する入力と、前記テスト信号の分周信号を供給する出力とを有する第１シンセサイザ分周器と、
この第１シンセサイザ分周器からの分周信号を受信する第１入力と、基準周波数信号を受信する第２入力と、前記第１制御入力に第１制御信号を供給する出力を有する第１位相検出器とからなる位相制御ループを備える、前記テスト信号シンセサイザ、及び
このテスト信号シンセサイザからのテスト信号出力を受信する入力と、スプリッタに信号を供給する出力とを有し、テスト信号を数２Nで分周して得られたテスト信号を供給する第１無線周波数信号周波数分周器からなり、
前記ＬＯ信号発生器が、
トラッキングシンセサイザであって、
第２制御入力と、第１ミキシング手段の第２入力と第２ミキシング手段の第２入力に接続されて該トラッキングシンセサイザの出力を提供するトラッキング信号出力とを有する第２可変周波数発振器と、
この第２可変周波数発振器からのトラッキング信号を受信する入力と、このトラッキング信号の分周信号を供給する出力とを有する第２シンセサイザ分周器と、
この第２のシンセサイザ分周器からの分周信号を受信する第１入力と、基準周波数信号を受信する第２入力と、前記第２制御入力に第２制御信号を供給する出力を有する第２位相検出器とからなる位相同期ループを備える、前記トラッキングシンセサイザ、及び
前記テスト信号シンセサイザの出力からのテスト信号を受信するための入力と、ＬＯ信号発生器の第２位相検出器の第２入力にトラッキング信号を供給するための出力とを有する第２無線周波数信号周波数分周器からなる、ことを特徴とするベクトルネットワークアナライザ（ＶＮＡ）。
【請求項２】
高調波発生器、及び
前記高調波発生器と第１無線周波数信号周波数分周器の内の一方を、テスト信号シンセサイザの出力とスプリッタの入力との間に、選択的に接続するためのスイッチ
を更に含む請求項１記載のＶＮＡ。
【請求項３】
第１及び第２ミキシング手段が、高調波サンプラを含む請求項１記載のＶＮＡ。
【請求項４】
可変のオフセットを伴う基準周波数を有する出力信号を、テスト信号シンセサイザの第１位相検出器の第２入力に供給し、可変オフセットが基準発振器への電圧制御入力によって制御されて変化する基準発振器、
入射ＩＦ信号を受信するために結合され、入射ＩＦ信号の１サイクル中に最小値から最大値に変化する電圧制御信号を基準発振器の電圧制御入力に供給するディザ手段を更に含む請求項１記載のＶＮＡ。
【請求項５】
前記ＩＦ信号処理手段が、
アナログデジタル（Ａ／Ｄ）変換器、
直列接続された乗算器及び積分器を含む第１同期検出器であり、前記乗算器が入射ＩＦ信号を受信する第１入力と、第２入力とを有し、前記積分器が入射実部電圧信号をＡ／Ｄ変換器の入力へ供給する出力を有する、前記第１同期検出器、
直列接続された乗算器及び積分器を含む第２同期検出器であり、この第２同期検出器の前記乗算器が入射ＩＦ信号を受信する第１入力と、第２入力とを有し、前記第２同期検出器の前記積分器が入射虚部電圧信号をＡ／Ｄ変換器の入力へ供給する出力を有する、前記第２同期検出器、
直列接続された乗算器及び積分器を含む第３同期検出器であり、この第３同期検出器の前記乗算器が反射されたＩＦ信号を受信する第１入力と、第２入力とを有し、前記第３同期検出器の前記積分器が反射実部電圧信号をＡ／Ｄ変換器の入力へ供給する出力を有する、前記第３同期検出器、
直列接続された乗算器及び積分器を含む第４同期検出器であり、この第４同期検出器の前記乗算器が反射されたＩＦ信号を受信する第１入力と、第２入力とを有し、前記第４同期検出器の前記積分器が反射虚部電圧信号をＡ／Ｄ変換器の入力へ供給する出力を有する、前記第４同期検出器、及び
入射ＩＦ信号を受信し、第１位相基準出力を第１及び第３同期検出器の乗算器の第２入力に供給し、第１位相基準出力から略９０度位相が異なる第２位相基準出力を第２及び第１同期検出器の乗算器の第２入力に供給する同期検出器制御手段、からなる請求項１記載のＶＮＡ。
【請求項６】
前記同期検出器制御手段が、更に第２同期検出器の積分器の出力からの入射虚部電圧を受信するために結合されており、第１及び第２位相基準出力を与え、入射虚部電圧信号が時間に渡って実質的に変化しない様にしている請求項５記載のＶＮＡ。
【請求項７】
前記Ａ／Ｄ変換器が、入力信号を最大電圧にまで正確に変換するように作動し、ＶＮＡが更に、
最大電圧に略等しい電圧基準を受信する第１入力と、第１同期検出器の積分器の出力に接続された第２入力と、入射ＩＦ信号のサイクルの開始時点に積分信号を与え且つ入射実部電圧が最大値に到達する時にリセット信号を与える出力とを有するＡ／Ｄ変換器範囲最大化手段、を含み、
第１、第２、第３及び第４同期検出器の各々が更に、
Ａ／Ｄ変換器範囲最大化手段からの積分信号を受信するために結合され、同期検出器の各々の乗算器の出力を、同期検出器の各々の積分器の入力に結合するための第１スイッチであり、積分信号が発生されている時閉じ、積分信号が発生されていない時開く様に制御される、第１スイッチ、及び
Ａ／Ｄ変換器範囲最大化手段からのリセット信号を受信するために結合され、同期検出器の各々の積分器の入力を出力に結合するための第２スイッチであり、リセット信号が発生されている時閉じ、リセット信号がされていない時開く様に制御される、第２スイッチ、を含む請求項５記載のＶＮＡ。
【請求項８】
ＶＮＡがハンドヘルドである請求項１記載のＶＮＡ。
【請求項９】
ＶＮＡの最大寸法は、テストポートが３．３ＧＨｚ  信号を与える能力を有する時、６インチ（１５センチ）×８インチ（２０センチ）×２．５インチ（６センチ）である請求項１記載のＶＮＡ。
【請求項１０】
ＶＮＡの最大重量は、テストポートが３．３ＧＨｚ  信号を与える能力を有する時、電池を含んで３ポンド（１．３５キロ）である請求項１記載のＶＮＡ。
【請求項１１】
テストポートに供給するためのテスト信号を発生する無線周波数（ＲＦ）信号発生器、
テスト信号周波数からＩＦ信号の周波数だけ異なるトラッキング信号を発生するＬＯ信号発生器、
前記無線周波数信号発生器からのテスト信号を受信するために結合される第１入力と、前記ＬＯ信号発生器からのトラッキング信号を受信するために結合される第２入力と、入射ＩＦ信号を与える出力とを有する第１ミキシング手段、
前記テストポートからのテスト信号の反射信号を受信するために結合される第１入力と、前記第２ダウンコンバータ前記トラッキング信号を受信するために結合される第２入力と、反射ＩＦ信号を与える出力とを有する第２ミキシング手段、
前記無線周波数信号発生器からテスト信号を受信するために結合される入力と、前記第１ミキシング手段の第１入力に接続された第１出力と、第２出力とを有するスプリッタ、
前記スプリッタの第２出力からテストポートに接続される通過経路と、テストポートを第２ミキシング手段の第１入力に結合する制御経路とを有するカップラ、及び
第１ミキシング手段から出力される入射ＩＦ信号を受信する第１入力と、第２ミキシング手段から出力される反射ＩＦ信号を受信する第２入力とを有し、反射されたテスト信号の振幅及び位相特性の両方を決定するＩＦ信号処理手段を備えるベクトルネットワークアナライザ（ＶＮＡ）において、
前記無線周波数信号発生器が、
テスト信号シンセサイザであって、
第１制御入力と、該テスト信号シンセサイザの出力を提供するテスト信号出力とを有する第１可変周波数発振器と、
この第１可変周波数発振器からのテスト信号を受信する入力と、前記テスト信号の分周信号を供給する出力とを有する第１シンセサイザ分周器と、
この第１シンセサイザ分周器からの分周信号を受信する第１入力と、基準周波数信号を受信する第２入力と、前記第１制御入力に第１制御信号を供給する出力を有する第１位相検出器とからなる位相制御ループを備える、前記テスト信号シンセサイザ、及び
このテスト信号シンセサイザからのテスト信号出力を受信する入力と、スプリッタに信号を供給する出力とを有し、テスト信号を数２Nで分周して得られたテスト信号を供給する第１無線周波数信号周波数分周器からなり、
前記ＬＯ信号発生器が、
トラッキングシンセサイザであって、
第２制御入力と、第１ミキシング手段の第２入力と第２ミキシング手段の第２入力に接続されて該トラッキングシンセサイザの出力を提供するトラッキング信号出力とを有する第２可変周波数発振器と、
この第２可変周波数発振器からのトラッキング信号を受信する入力と、このトラッキング信号の分周信号を供給する出力とを有する第２シンセサイザ分周器と、
この第２のシンセサイザ分周器からの分周信号を受信する第１入力と、基準周波数信号を受信する第２入力と、前記第２制御入力に第２制御信号を供給する出力を有する第２位相検出器とからなる位相同期ループを備える、前記トラッキングシンセサイザ、及び
トラッキングシンセサイザの出力を受信する入力と、第１のミキシング手段の第２入力及び第２ミキシング手段の第２入力に接続された出力とを有し、受信したトラッキング信号を数２Nで分周する第２無線周波数信号周波数分周器からなる、ことを特徴とするベクトルネットワークアナライザ（ＶＮＡ）。
【発明の詳細な説明】
発明の背景
１．発明の分野
本発明はベクトルネットワークアナライザ（ＶＮＡ）に関係する。特に、本発明は、ＶＮＡで使用される構成体のサイズ、消費電力、及び重量を減少することに関係する。また、本発明は、外部信号の存在下で改善された動作を可能にするＶＮＡの構成に特に関係する。
２．関係する技術の記載
最近、電話又はコンピュータローカルエリアネットワーク（ＬＡＮ）通信に対して無線ネットーワークを使用することが、０乃至３ＧＨz周波数範囲で世界的な規模で採用されている。例えば、米国内のセルラー電話は、８００ＭＨｚで動作する。更に、米国では、連邦通信委員会（ＦＣＣ）が１８５０−１９９０、２１１０−２１５０、及び２１６０−２２００ＭＨzの５つの周波数帯域を、パーソナル通信サービス（ＰＣＳ）を含む技術を実現するために、割り当てている。ＰＣＳは、在宅中或いは仕事中又は旅行中に、戸内又は戸外の何れの場所でも作動する高性能な携帯電話を含む。ＰＣＳは無線ＬＡＮも含む。
セルラー電話又はＰＣＳの様な無線通信ネットワークは、個々の使用者にサービスを提供するために、遠隔して位置する複数のアンテナ、即ち「セル」を必要とする。遠隔アンテナに対するサービスコストを減少するためには、遠隔アンテナ及びその遠隔地にある関連するマイクロ波構成部品をテストし、故障部分を見出してそれを修理する必要がある。振幅及び位相測定を行なうテスト装置は、ベクトルネットワークアナライザ（ＶＮＡ）と呼ばれるが、不都合なことに、一人で手で容易に運ぶことの出来るものは現在入手可能では無い。
ＶＮＡは使用者が故障を容易に識別し且つテスト装置から故障又は断線までの距離を測定することを可能にする。故障は、コネクタの腐食の様な環境的状態又は、不良取付け又は不良修理、例えば、同軸ケーブルが付設工事人によって不良にされた場所から結果される場合がある。テスト測定は、典型的には、先ず、不所望な定在波比（ＳＷＲ）によって示される故障が存在するか否かを決めるためにＶＮＡ動作をその周波数区域で使用して行なわれる。故障が発見されない場合、周波数区域での測定から導かれた結果の解析が、故障の位置を見出すために時間区域で行なわれる。
ＶＮＡはまたテストポート接続をテストポートに接続されるケーブル端部に延長する様に調整することを可能とする。テストポートをケーブルの端部に迄延長するのにＶＮＡを使用することによって、ケーブルでのエラーは、ケーブルを通して装置を測定する時には、考慮に入れられない。振幅のみを測定するスカラー装置は、テストポートをケーブルの端部にまで延長することを可能としない。
遠隔アンテナは、それが一度設置されると、通信装置に一定して信号を与え続ける場合があるので、遠隔アンテナがテストのために使用不可能とされないことが望まれる。位相及び振幅の両方を測定することによって、ＶＮＡは、無関係な信号を弁別する能力を提供し、遠隔アンテナでテストが達成されることを可能にする。スカラー装置は、無関係な信号を弁別することは出来ず、スカラーテストは遠隔アンテナを使用不可能として達成されることが要求される。
上述の様に、ＶＮＡは大きく、容易に運搬することが出来ない。現在のＶＮＡは、一辺が２フィート（３０センチ）よりも大きいハウジングを有し、電源を伴って５０ポンド（２３キロ）以上の重量がある。ＶＮＡは典型的には、トラックによって遠隔アンテナ地域迄運搬され、二人がかりで遠隔アンテナ迄運ばれる。塔の頂部に位置する遠隔アンテナだと、大きなＶＮＡの運搬は極めて困難であることが実証されている。
現在のＶＮＡの大きなサイズ及び重量は、ＶＮＡへのテスト信号を発生するのに必要とされるシンセサイザのサイズのためである。テスト信号を０−３ＧＨzの様な広帯域周波数スペクトルに渡って与えるために、現在のアナライザは、より狭い周波数帯域のシンセサイザからの信号を混合している。しかしながら、この様な混合はより狭い周波数帯域のシンセサイザが、所望とされる最大のテスト信号周波数よりもかなり高い周波数で作動することを必要としている。より狭い帯域のシンセサイザの周波数を増大することは、狭帯域シンセサイザの大きさ、重量、及び消費電力の増大を必要とするので、望まれない。
図１は、０−１ＧＨzテスト信号を与えるＶＮＡで使用されるダウンコンバータの従来の回路を示している。図示される様に、ダウンコンバータは、２.５−３.５ＧＨzの狭帯域シンセサイザを利用して、０−１ＧＨzのテスト信号を得る。図１は、所定のテスト信号周波数範囲を得るためには、必要とされるシンセサイザは、所定のテスト信号の最大周波数の３倍よりも高い最大周波数を与え、信号中のスプリアス混合が発生することを避けることが必要とされることを図示している。
図２は、０−３ＧＨzテスト信号を与える様に構成されたアナライザの従来のテスト信号発生回路を示している。図示される様に、０−３ＧＨzテスト信号を発生するためには、図２の回路は、シンセサイザ又は位相ロックループ（ＰＬＬ）２００、２１０及び２２０を有する。これらは全て、３ＧＨzの最大必要テスト信号周波数よりも３倍高い周波数１０ＧＨzまたはそれ以上で動作する。シンセサイザ２００の１０−１３ＧＨz発振器２０２からの出力信号は、ミクサ２１０内のシンセサイザ２１０の１０ＧＨz発振器２１２からの信号と混合され、図１の回路と同様に０−３ＧＨzのテスト信号を得る。１０.００１ＧＨzで動作するシンセサイザ内の追加の発振器２２２の出力は、ミクサ２３２内でシンセサイザ２０２の出力と混合され、ＶＮＡ用のＩＦ信号を発生するのに使用される０−３ＧＨz＋１ＭＨｚのＬＯ信号を与える。
シンセサイザ又はＰＬＬ２００、２１０及び２２０は各々位相検出器を含み、各第１入力が１ＭＨｚ発振器２３４からの基準信号を受信する。各位相検出器の第２入力は、Ｎ分割分周器を介して各発振器２０２、２１２及び２２２に接続されている。ここで、Ｎは各発振器からの信号を１ＭＨz信号に変換する様に設定される。位相検出器の出力は、増幅器及びローパスフィルタを介して、各発振器の電圧制御入力に戻されて与えられる。
入射及び反射テスト信号を与えるために、ミクサ２３０からの０−３ＧＨz信号は、増幅器及びフィルタ２３６を介してスプリッタ３２８の入力に与えられる。スプリッタ２３８は、第１出力分岐を有していて、テスト信号をカップラ２４０を介してテストポート２４２に与える。カップラ２４０は、テストポート２４２からの反射信号をミクサ２４４の第１入力に与える。スプリッタ２３８の第２出力は、入射信号をミクサ２４６の第１入力に与える。ミクサ２４４及び２４６の第２入力は、ミクサ２３２の出力からのＬＯ信号を増幅器及びフィルタ２４８を介して受信する。ミクサ２４４及び２４６の出力は、反射及び入射１ＭＨz ＩＦ信号の各々をデジタル信号プロセッサ（ＤＳＰ）２５０に与える。ＤＳＰは、テストポート２４２に接続された装置から反射テスト信号の振幅及び位相特性の両方の決定を可能にする。
発明の要約
本発明は、２５ＭＨzから３.３ＧＨzのテスト信号が必要な時、８インチ（２０センチ）×６インチ（１５センチ）×２.５インチ（６センチ）と等しいか又はそれ以下の大きさを有し、且つ電池を含んで３ポンド（１.３５キロ）より少ない重量のハンドヘルドＶＮＡを提供する。この様な重量及びサイズを有して、本発明のＶＮＡは、遠隔位置でテスト測定を行なうために一人で容易に運搬することが出来る。従来のＶＮＡからのサイズの減少は、本発明のダウンコンバータを利用して可能になる。本発明は、所望のテスト信号の最大周波数よりも相当大きい周波数をもたらすためのシンセサイザを必要としない。
本発明のＶＮＡは更に従来のテスト装置よりも少ないエラーを生じる干渉の確率を有して外部信号の存在下での動作を可能にする回路を含んでいる。本発明は更に図２のＤＳＰ２５０の様なＤＳＰに置き換わる同期検出器を含む。この同期検出器は、Ａ／Ｄ変換器の最大範囲を利用して、入射及び反射ＩＦ信号を与える。
本発明は、２５ＭＨz乃至３.３ＧＨｚの様な広帯域に渡って動作し、その周波数帯域を、テストのためにＶＮＡが使用される装置の周波数範囲に一致する様に調整することが可能である、ハンドヘルドベクトルネットワークアナライザ（ＶＮＡ）である。本発明のＶＮＡのサイズは、ダウンコンバータ及びアップコンバータの両方を使用して、同様の出力周波数範囲を有する従来のＶＮＡから減少される。ダウンコンバータは、狭帯域テスト信号シンセサイザを含み、その出力は、２N分周器の様な分周器に結合されて、テスト信号を発生する。アップコンバータは、狭帯域テスト信号シンセサンザにも結合される入力を有する高調波発生器を利用する。例えば、２５ＭＨz乃至３.３ＧＨzテスト信号を用いて、本発明を利用して、５５０乃至１１００ＭＨｚの範囲を有する狭帯域テスト信号シンセサイザを提供することが出来る。
トラッキングシンセサイザをよりテスト信号シンセサイザと独立させるために、図２の２２２と類似の、本発明のトラッキングシンセサイザの位相検出器は、図２の２３４の様な基準発振器には接続されていない。その代わり、本発明のトラッキングシンセサイザの位相検出器は、分周器を介して、狭帯域テスト信号シンセサイザの出力に接続されている。
本発明は更にＤＳＰに置き換わって同期検出器を利用している。この同期検出器はＩＦ信号を、一連の乗算器の一端で図２のミクサ２４４及び２４６の様な高調波サンプラ又はミクサから検出する。乗算器の他端には、９０度分離された出力を有するＰＬＬからの信号が与えられ、乗算器が実部及び虚部入射及び反射信号を発生することを可能にする。積分器は、実部及び虚部入射及び反射信号をＡ／Ｄ変換器に結合する。比較器出力は、同期検出のＰＬＬの位相検出器への入力を与える。ＩＦ信号を受信する第１入力と入射虚部信号を安定するための入射虚部信号積分器の出力を受信する第２入力を有する比較器は、ゼロにサーボされて、入射実部信号がその最大値に到達する。
Ａ／Ｄ変換器の最大範囲を利用することを可能とするために、追加の比較器が、入射実部信号積分器出力を基準信号と比較するために使用されて、入射実部信号範囲がＡ／Ｄ変換器最大範囲に対応することが保証される。
従来のＶＮＡに渡る外部信号の存在下でエラー検出が減少することを可能にするために、図２の２３４と類似の基準発振器が、入射実部信号積分器出力からの制御フィードバック信号を受信する。入射実部信号積分器出力は、Ａ／Ｄ変換器の範囲全体に各測定毎に渡る様に制御されるので、本発明の基準発振器は各測定毎にその範囲全体を掃引することが出来る。基準発振器は、基準信号の１００万分の±１００の部分に選択され、外部信号との干渉の可能性を減少している。基準発振器は図２のシンセサイザ２１０への接続２３４と類似して、テストシンセサイザに接続されている。
【図面の簡単な説明】
本発明が、添付される図面の助けを借りてより詳細に説明される。
図１は、０−１ＧＨzテスト信号を与えるＶＮＡで使用されるダウンコンバータの従来の回路を示している。
図２は、０−１ＧＨzテスト信号を与える様に構成されたアナライザ用の従来のテスト信号発生回路を示している。
図３は、本発明のハンドヘルドベクトルネットワークアナライザの外観を示している。
図４は、本発明のＶＮＡがどの様にして手で持つことが出来るかを、そして遠隔アンテナ地域でどの様に利用されて、遠隔アンテナによって受信された信号が与えられてアンテナのベクトルテストが可能されるかを示している。
図５は、本発明のＶＮＡで利用される構成要素を更に説明するブロック図を示している。
図６は、図１のダウンコンバータの代替となる本発明で利用されるダウンコンバータを示している。
図７は、図６で示されるダウンコンバータを利用する本発明のテスト回路の第１の実施の形態を示している。
図８は、トラッキングシンセサイザをテスト信号シンセサイザとより独立して作動することを可能にする、図７の回路を改良する本発明のテスト回路の第２の実施の形態を示している。
図９は、ＤＳＰを本発明の同期検出器で置き換えることにより図８の回路を改良し、テスト回路が別の信号の存在で動作することを可能にする様に図８を更に改良する本発明のテスト回路の第３の実施の形態を示している。
図１０は、図９の比較器９４２によって受信され且つ発生される信号を示している。
図１１は、図９のＡ／Ｄ変換器９４０、制御回路９５０及びプロセッサ９５２によって受信され且つ発生された信号を示す。
図１２は、ディザラインが接続されている場合とされていない場合の図９の試験回路の動作を示している。そして、
図１３は、図９の回路の改良であり、本発明の第４の実施の形態を与えている。
詳細な記述
図３は、本発明のハンドヘルドベクトルネットワークアナライザ（ＶＮＡ）の外観を示している。本発明のＶＮＡ３００内の構成要素の構成は、２５ＭＨzから３.３ＧＨzのテスト信号が望まれる時に、ＶＮＡのハウジング３０２のサイズが、約６インチ（１５センチ）の長さ、８インチ（２０センチ）の幅、及び２.５インチ（６センチ）の深さを有することが可能とされる。更に、ＶＮＡ内に含まれる構成要素は、電池の重量を含んで３ポンド（１.３５キロ）以下の重量をＶＮＡに可能とする。この様な大きさ及び軽い重量によって、本発明のＶＮＡ３００は手で持たれ、遠隔アンテナ地域迄容易に搬送可能であり、遠隔アンテナ及び図４に示される関連するマイクロ波構成要素のベクトルテストを可能にする。
図３は、単一ポートテストポート３０４を有するＶＮＡを示しているが、一つより多いポートの手で持たれるＶＮＡが、本明細書に記述される構成要素を利用して構成することが出来る。更に、図３に示される様に、ＶＮＡ３００のハウジング３０２は、使用者が、キーパッド３０６及びディスプレイ３０８にアクセスすることを可能にする。
図３に示される様に、本発明のハンドヘルドＶＮＡは、矢印キーを使用して所望の周波数範囲を選択したり、較正の様なステップの制御を使用することが容易であり、較正は、ＳＴＡＲＴ  ＣＡＬボタンを先ず押し、次いで短絡、開放、及び負荷を個別に接続し、各々が接続された後（ＣＡＬ）ボタンを押すことにより達成することが出来る。ハンドヘルドＶＮＡは、定在波比（ＳＷＲ）及び反射減衰量（ＲＬ）を測定するための制御も与える。
図５は、本発明のＶＮＡ３００で利用される構成要素を更に説明しているブロック図を示す。ＶＮＡは、図５に示される様に、遠隔位置での使用に意図されているので、電力は関連の充電器を有する電池４０２によってＶＮＡに与えられる。電力分配回路４０４は、ＶＮＡの電気回路に電池４０２からの電力を与える。本発明は、以下に記述される様なテスト中にアンテナで受信される信号が存在して測定を行なう様に構成されているので、電力分配回路４０４は、テスト中の装置での通常の通信との干渉の確率をより少なくする様に、低出力電力信号を使用して、測定のための電力を与える様に構成することが出来る。
図３のキーパッド３０６及びディスプレイ３０８に加えて、電力分配回路４０４によって電力が分配される電気回路は、プロセッサ４０６、ＥＥＰＲＯＭ４０８、テスト回路４１０、及びオプショナルディスクドライブ４１２を含む。
利用されるプロセッサ４０６は、自身の内部メモリを含む８０５１マイクロコントローラである。プロセッサメモリは、スクラッチパッドメモリ及びプログラマブル読出し専用メモリ（ＰＲＯＭ）の両方を含む。プロセッサ４０６のメモリは、制御ソフトウエア及び故障迄の距離計算プログラム及びベクトルエラー補正又は較正プログラムを含むソフトウエアを記憶するのに利用される。図示される様に、プロセッサ４０６に接続されてＶＮＡが更なるデータ操作又は保管のためのパーソナルコンピュータへの通信を可能とするシリアルＩ／Ｏデータポートもまた含む。
ＥＥＰＲＯＭ４０８は、電気的にプログラム可能であり且つ消去可能なＰＲＯＭであり、プロセッサ４０６の内部メモリに追加のメモリを提供する。このＰＲＯＭは、例えば、７つものディスプレイ情報を含むテスト結果を記憶する様にプログラムされる。
オプショナルディスクドライブ４１２は、フロッピーディスクドライブであり、遠隔地域でテストが測定が成され且つフロッピーディスクで記憶されることを可能とする。このフロッピーディスクは、後で取り出されて、遠隔テスト地域から戻された際に、テストデータの更なる解析のためにコンピュータに容易に移すことが出来る。フロッピーディスクが無いと、図３のハウジング３０２に付いて以前に議論された２.５インチ（６センチ）の深さ寸法を減少することが出来る。
テスト回路４１０は、テスト信号を発生し、送り、そして受信する構成要素を含み、テスト測定が行なわれることを可能にするテスト信号を処理する。ＶＮＡのサイズ及び重量を最小に保つために、回路４１０は、テストのために必要とされる周波数をカバーする狭い掃引周波数範囲、例えば、発明の背景で記述されたセルラー及びＰＣＳ技術に対して０.０２５−３.３ＧＨzを利用する。しかしながら、現在の技術では、図２に示されるテスト回路を利用することによっては、テスト回路４１０は、図３に示される様なハウジングの輪郭内に適合するためには余りにも大き過ぎてしまう。
図６は、図１のダウンコンバータの代替物を与え且つテスト回路のサイズが減少することを可能にする本発明で利用されるダウンコンバータを示している。図示される様に、図６のダウンコンバータは１.５−３ＧＨzのテスト信号シンセサイザ６００を利用して、０−３ＧＨzテスト信号を発生するが、上述した従来技術における様な、最大テスト信号の３倍よりも大きい最大周波数を用いるテスト信号シンセサイザを必要としない。テスト信号を提供するため、テスト信号シンセサイザ６００の出力は、直接に且つ直列に接続された２分周分周器６０２、６０４等を介して出力に与えられる。２分周分周器の各々の出力は、０−３ＧＨzテスト信号の発生を完了するために出力として与えられる。２分周分周器が示されているが、如何なる数での分周の分周器を同じ効果を与えるために使用することが出来ることに注意。
テスト回路−第１の実施の形態
図７は、図６で示される様なダウンコンバータを利用する本発明のテスト回路の第１の実施の形態を示す。図示される様に、テスト回路は２つのダウンコンバータを含む。第１のものは、１.５−３ＧＨzテスト信号シンセサイザ７００と、これに続く２N分周分周器７１０とを含み、第２のものは、１.５−３ＧＨz＋ＩＦ周波数の２N倍の周波数トラッキングシンセサイザ７２０と、これに続く２N分周分周器７３０とを含む。
図２と同様に、周波数シンセサイザ７００及び７２０の各々は、各発振器７０２及び７２２及び位相検出器７０６及び７２６を含む。位相検出器７０６及び７２６の各々の第１入力は、所望の基準周波数Ｆ1で動作する基準発振器７４０の基準信号出力に接続されている。位相検出器７０６及び７２６の各々の第２入力は、各分周器７０４及び７２４を介して、各発振器の出力に接続されていて、発振器出力の周波数を、一組の数で分周して、発振器７４０の周波数と一致する出力を与える。位相検出器７０６及び７２６の各々の出力は、各々の増幅器及びローパスフィルタ７０８及び７２８を介して、各々の発振器の電圧制御入力に与えられる。
分周器７１０及び７３０は、２N分周分周器として図示されている。しかしながら、図６に示される様に、分周器は他の数によっても分周することも出来る。分周器７１０の出力は、従って、０−３ＧＨz周波数範囲内のテスト信号を発生する。分周器７３０の出力は、ＩＦ周波数を伴う０−３ＧＨzの範囲の類似の信号を発生し、ＬＯ信号を与える。
入射及び反射テスト信号を与えるために、分周器７１０からの０−３ＧＨz信号が、スプリッタ７４２の入力に与えられる。スプリッタ７４２は、テスト信号ＦOをカップラを介してテストポート７４６に与える第１出力分岐を有している。カップラは、テストポート７４６からの反射信号をミクサ７５０の第１入力に与える様に接続されている。スプリッタ７４２の第２出力は、入射信号をミクサ７５２の第１入力に与える。ミクサ７５０及び７５２の第２入力は、分周器７３０の出力からのＬＯ信号を受信する。ミクサ７５０及び７５２の出力は、反射及び入射の各ＩＦ信号をデジタル信号プロセッサ（ＤＳＰ）７６０に与える。ＤＳＰは、テストポート７４６に接続された装置からの反射されたテスト信号の振幅及び位相の両方を決定する。
シンセサイザ７００及び７２０が、１.５−３ＧＨzの範囲で動作して、０−３ＧHzのテスト信号の発生を可能とする様に図示されているが、シンセサイザ７００及び７２０は、他の周波数範囲で動作することも出来ることに注意。同様に、分周器７１０及び７３０が２N分周器として図示されているが、これらの分周器は、如何なる数でも分周することが出来る。
動作において、発振器７０２は、１.５−３ＧＨz範囲の所望の周波数で動作する様に制御され、分周器７１０の一つの出力が選択されて、０−３ＧＨzの範囲内の所望のＦ0信号を与える様にされる。
同様に、発振器７０２の周波数に、ＩＦ周波数に分周器７１０で使用した２Nの値を乗算したものに等しい値を加算した周波数で動作する様に、発振器７２２は制御される。分周器７３０は、分周器７１０に一致する様に設定される。
Ａ及びＢに対する値が、各分周器７０４及び７２４で選択され、各発振器７０２及び７２２の出力の周波数がＩＦ信号に適合する様に分周される。位相検出器７０６及び７２６は次に信号を発振器７０２及び７２２の電圧制御入力に与える様に機能し、それらの位相を発振器７４０と同期する様に機能する。
電力スプリッタ７４２は、分周器７１０からの信号を２つの成分に分離する。第１の成分は、カップラ７４４を通して与えられるテスト信号Ｆ0を形成し、これが、テストのためにポート７４６に接続された装置に与えられる。テスト中この装置からの反射信号は次にカップラ７４４によって受信され、ミクサ７５０の第１入力に向けられる。スプリッタ７４２からの第２の成分は、入射信号として、直接ミクサ７５２の第１入力に与えられる。
ミクサ７５２及び７５０内で分周器７１０から発生される入射信号と反射信号を、分周器７３０からのＬＯ信号と混合することによって、ミクサ７５０及び７５２が、反射及び入射テスト信号をＩＦ周波数でＤＳＰ７６０に与える。
テスト回路−第２の実施の形態
図８は、図７の回路を改良し、トラッキングシンセサイザをテスト信号シンセサイザとより独立して作動することを可能とする、本発明のテスト回路の第２の実施の形態を示している。図７からもたらされるスプリッタ７４２及びカップラ７４４の様な回路構成要素は、図８に同様に符号付けされ、後続図面においてもたらされる回路構成要素についても同様である。
図８の回路は、図７のものと同様のテスト信号シンセサイザ又はＰＬＬ７００を含む。シンセサイザ７００は、変数Ｆ0Aで符号付けされた周波数範囲を有する発振器７０２を含み、発振器７０２が図７に示された１.５−３ＧＨz以外の周波数で作動することが出来ることを示している。図７と同じ様に、周波数Ｆ1で作動する基準発振器７４０は、図８のテスト信号シンセサイザ内の位相検出器７０６の一端に接続されている。
図７と同様に、テスト信号シンセサイザ７００の出力は分周器７１０に接続することが出来る。しかしながら、図８においては、信号シンセサイザ７００の出力は、高調波発生器８０２にも接続されている。高調波発生器８０２は、テスト信号シンセサイザ７００からの出力信号の周波数を乗算して、テスト信号シンセサイザ７００の最大周波数が所望のＦ0信号の最大周波数以下に減少することを可能にする。高調波発生器８０２及び分周器７１０は、テストシンセサイザ７００とスプリッタ７４２との間に、２つの新たに加えられたスイッチ８０４及び８０６を使用して任意選択可能に接続される。
図８の回路は図７と同様にトラッキングシンセサイザ即ちＰＬＬ７２０を更に含んでいる。しかしながら、図８において、位相検出器７２６の第１入力は、図７の様な発振器７４０の出力では無く、分周器８００の出力に接続される。分周器８００の入力が発振器７０２の出力に接続される。図７と対比すると、トラッキングシンセサイザ７２０の出力は、ＬＯ信号を高調波サンプラ８５０及び８５２に直接与える。
高調波サンプラ８５０及び８５２はミクサ７５０及び７５２と同様に機能する。標準ミクサは、｜ＦRF−ＦLO｜に等しい周波数出力ＦIFを有する。高調波サンプラは、｜Ｈ×ＦLO−ＦRF｜に等しい周波数出力ＦIFを有する。従って、標準ミクサは、Ｈ＝１を有する高調波サンプラによって形成することが出来る。従って、ミクサ７５０及び７５２と同様に、高調波サンプラ８５０及び８５２は、カップラ７４４及びスプリッタ７４２の各出力からのＲＦ信号を受信する。高調波サンプラ８５０及び８５２は、各々の増幅器８６０及び８６２及びバンドパスフィルタ８７０及び８７２を介してＤＳＰ７６０に直接接続された出力を有している。高調波サンプラ８５０及び８５２の使用が、図７の７３０の様な分周器を使用すること無しに、周波数ＦOBを周波数ＦOA以下に減少することを可能にする。
図８のテスト回路の動作において、発振器７０２に対する周波数ＦOAが選択される。ＦOAに対する周波数が発振器７０２の範囲外に在る場合、高調波発生器８０２又は分周器７０１が接続されて、正しい範囲内の周波数を与える様に制御されることが好ましい。次に、発振器７２２の周波数ＦOBがＦOA±所望のＩＦ周波数の倍数値に設定される。更に、分周器７２４のＢの値が、所望のＩＦ周波数の倍数値に等しい、位相検出器７２６への入力を発生する様に設定される。最後に、分周器８００のＡ１の値が分周器７２４の出力に等しくして、位相検出器７２６の入力に与えられる様に設定される。
例えば、ＦOAの範囲が１.５−３ＧＨzであり、ＦOAからの所望の周波数が２.５ＧＨzであると仮定する。次に分周器７１０がスイッチ８０４及び８０６によって接続され、分周器７１０に対するＮの値は０に設定される。更に、高調波サンプラ８５０及び８５２内のＨが１に設定されると仮定する。１ＭＨzの所望のＩＦ周波数を用いると、ＦOBの値は、２．５０１ＧＨz又は２.４９９ＧＨzの何れかである。ＦOBが２.４９９ＧＨzであると仮定すると、Ｂは２４９９である。同様に、Ａ１はＢよりも１大きい、即ち２５００である。
トラッキングシンセサイザ７２０を、テスト信号シンセサイザ７００とはより独立して作動させるために、位相検出器７２６の入力が、図７に示される様な基準発振器７４０に直接接続されるのでは無く、分周器８００を介して発振器７０２の出力に接続される。図７において、Ａの値で成されることは全て、Ｂの値でなされることと同様である。例えば、図７において、Ｆ1の周波数が１Ｈzであり１Ｈzのステップサイズを作りだし、ＦOAの値が３ＧＨzであるとすると、分周器７０４のＡの値は３，０００，０００，０００であり、Ｂの値は同じオーダである。Ｂが３０億のオーダだと、回路の設定時間は、１０秒よりも大きい。しかしながら、図８の構成だと、１Ｈz又は１ＭＨzの何れかに等しいＦ1を用いると、Ｂの値は変化しない。従って、図８の構成を用いると、所望のステップサイズは回路の設定時間には実質的には影響しない。
Ｂの値は所望のステップサイズによっては影響されないが、Ｂの値は合理的な設定時間を与える様に選択されるべきである。図８の回路に対する合理的な設定時間を可能とするために、分周器７２４及び８００の出力が１００ＫＨzの範囲内の信号を少なくとも発生すべきである。
テスト回路−第３の実施の形態
図９は、ＤＳＰを本発明の同期検出器によって置き換えることによって図８の回路を改良し、更にテスト回路が別の信号の存在下で作動することを可能にするように図８を改良した本発明のテスト回路の第３の実施の態様を示す。
図示される様に、図９の回路は、バンドパスフィルタ８７０及び８７２の出力が図８のＤＳＰ回路では無く、本発明の同期検出器に接続された図８のテスト回路を含む。本発明の同期検出器回路は図８のＤＳＰ７６０と置き換わって示されているが、図７の様な別の回路におけるＤＳＰの代わりに使用することも出来ることに注意。
本発明の同期検出器において、バンドパスフィルタのＩＦ出力は、乗算器９０１及び９０２の第１入力で受信されるが、バンドパスフィルタ８７２のＩＦ出力は乗算器９０３及び９０４の第１入力で受信される。乗算器９０１及び９０３の第２入力は、ＰＬＬ９１０の出力に接続されており、ＰＬＬ９１０は０度位相シフトされたＩＦ周波数で基準信号を与える。従って、乗算器９０１はテスト信号の反射実部成分を出力し、乗算器９０３はテスト信号の入射実部成分を出力する。乗算器９０２及び９０４への第２入力はＰＬＬ９１０の別の出力に接続されており、ＰＬＬ９１０は、９０度位相シフトされたＩＦ周波数で基準信号を与える。従って、乗算器９０２はテスト信号の反射虚部成分を出力し、乗算器９０４はテスト信号の入射実部成分を出力する。
乗算器９０１−９０４の出力は、スイッチ９２１−９２４及び積分器９３１−９３４を介してＡ／Ｄ変換器９４０に接続される。スイッチ９２１−９２４は、制御回路９５０から受信された積分信号（ＩＮＴ）によって開閉が制御される。更に、制御回路９５０は、リセット信号（ＲＳＴ）を積分器９３１−９３４のコンデンサと並列に接続されたスイッチに与える。
シンセサイザ即ちＰＬＬ９１０は、ＩＦ周波数の４倍で動作する発振器９１２を含む。発振器９１２の出力は４分周回路９１４に与えられる。この４分周回路９１４は、ＩＦ周波数の信号に、０及び９０度の位相シフトを与える。
４分周回路は、２つのＤ型フリップフロップ９１５及び９１６を含む。フリップフロップ９１５及び９１６は、発振器９１２の出力を受信するクロック入力を有している。更に、フリップフロップ９１５のＱ出力は、フリップフロップ９１６のＤ入力に接続されている。フリップフロップ９１６のＱバー出力はフリップフロップ９１５のＤ入力に接続されている。従って、フリップフロップ９１５のＱ出力は、０度位相シフトされたＩＦ周波数で動作する信号を与え、フリップフロップ９１６のＱ出力は９０度シフトされたＩＦ周波数で動作する信号を与える。
分周器９１４の０度出力は、位相検出器９１７の一方の入力に与えられ、ＩＦ周波数の第２入力が比較器９４２から与えられる。比較器９４２は、バンドパスフィルタ８７２の出力に接続された＋入力と、積分器（又は増幅器）９４３を介して積分器９３４の出力に接続された−入力を有していて、入射虚部信号が０Ｖの値に保持されることを保証する。
比較器９４２は、測定が行なわれる時入射虚部信号を０ボルトに保持する。これは、バンドパスフィルタ８７２からの信号とＰＬＬ９１０の９０度出力との間に如何なる差が有っても、積分器９３４の出力電圧は増加するためである。積分器９３４からの電圧にオフセットが有ると、積分器９４３は、その電圧を増幅して比較器９４２へ送る。比較器９４２は、補償位相シフトを有する出力を与え、積分器９３４の出力をゼロボルトに戻す様に機能する。
比較器９４２の動作は図１０に図示されている。信号１０００は、比較器９４２の＋入力で受信されたバンドパスフィルタ８７２の出力を図示している。信号１０１１は積分器９４３からの０.２Ｖ信号出力を表しているが、信号１０１２は積分器９４３からの０.３Ｖ信号出力を図示している。積分器９４３からの信号１０１１出力を得て、比較器９４２は実線で示された信号１０２１を出力する。信号１０００がサイン波形状を有しており、積分器９３４からの電圧の増大すると、これがが積分器９４３によって増幅されて、信号１０１２が発生されるので、比較器９４２の出力が点線１０２２によって示される若干シフトされた信号を発生する。次に、位相検出器９１７がこのオフセットを検出し、増幅器及びフィルタ９１８を介して適当な電圧補正を発振器９１２に与えて、乗算器９０４への入力間の位相差を減少する。従って、積分器９３４の出力は、０Ｖの値へ強制される。
Ａ／Ｄ変換器９４０の完全な動作範囲が利用されることを補償するために、積分器９３３の出力が比較器９４４の＋入力に与えられる。比較器９４４の−入力はＡ／Ｄ変換器の最大電圧を供給する電圧基準ＶA/Dに接続されている。比較器９４４の出力は、ＲＳＴ、ＩＮＴ及び完了信号（ＣＯＭＰＬＥＴＥ）を与える制御回路９５０に供給される。この完全信号は、Ａ／Ｄ変換器９４０からの変換完了（ＣＣ）と共にプロセッサ９５２に与えられる。プロセッサは、スタート信号（ＳＴＡＲＴ）を制御回路９５０に、そしてスタート変換信号（ＳＣ）をＡ／Ｄ変換器９４０に供給する。
Ａ／Ｄ変換器９４０の動作が図１１に示される信号を参照して記述される。図１１は、８５０、８６０及び８７０ＭＨzで発生されるＦO信号を用いての測定のためにプロセッサ９５２から発生される３つのスタート（ＳＴＡＲＴ）信号を示す。各スタート信号の受信の際に、制御回路９５０は、リセット信号（ＲＳＴ）を発生して、積分器９３１−９３４のコンデンサを放電し、積分器の出力が０Ｖの初期値を有する様にする。更に、各ＲＳＴパルスの立下がり端で、積分パルス（ＩＮＴ）が制御回路９５０によって発生される。ＩＮＴ信号はスイッチ９２１−９２４を閉じ、積分器９３１−９３４が機能する様にする。
上述した様に、積分器９３４の出力は比較器９４２に与えられているので、Ａ／Ｄ変換器９４０への入射虚部（ＩＮＣ  ＩＭＡＧ）信号入力は０Ｖである。ＩＮＣ  ＩＭＡＧが０Ｖに設定されているので、入射実部（ＩＮＣ  ＲＥＡＬ）信号が最大値を得、Ａ／Ｄ変換器９４０の最大電圧ＶA/D方向へ上昇される。一度ＶA/Dが到達されると、比較器９４４は信号を制御回路９５０に与え、ＩＮＴ信号を切り、従って、積分器９３１−９３４の出力をそれらの電流値に保持する。更に、完了信号がマイクロプロセッサ９５２に送られ、マイクロプロセッサ９５２は、スタート変換信号（ＳＣ）をＡ／Ｄ変換器に送る。入力のデジタルデータ信号（ＤＡＴＡ）への変換の完了の際に、Ａ／Ｄ変換器９４０は、スタート信号をプロセッサに送らせる変換完了（ＣＣ）信号を、制御回路９５０に戻し、次のＲＳＴ信号が発生されて、別の測定サイクルが開始される様にする。
図１１に示される信号はグランド即ち０Ｖを参照して記述されており、構成要素はグランド以外の他の電圧を基準とすることも出来ることに注意。
ＩＮＣ  ＩＭＡＧ信号が０Ｖに設定されているが、オフセット電圧が積分器９３１−９３４の＋入力に加えられて、ＩＮＣ  ＩＭＡＧ電圧値が、０Ｖ以外の基準電圧信号に、比較器９４２によって保持される様にすることが出来る。
図９の回路は追加的に積分器９３３の出力から基準発振器９４０の電圧制御入力に至るディザライン接続を含み、外部信号が存在しても、従来のＶＮＡでのエラーが減少されて、本発明のＶＮＡの動作を可能にする。基準発振器９４０は、図８の発振器７４０と置き換わり、±１００万分（ｐｐｍ）の１００のオフセットを有して、選択された基準周波数で動作する。例えば、所望の基準周波数が６ＭＨｚである場合、±１００ｐｐｍオフセットは±６００Ｈzである。ディザラインが積分器９３３の出力に接続されている場合、ＩＮＣ  ＲＥＡＬ号は常に０Ｖ基準から＋ＶA/Dに移行するので、基準発振器９４０はＡ／Ｄ変換器９４０によって行なわれる各測定中に１００ｐｐｍオフセット全体を掃引する。±１００ｐｐｍ範囲が用いられているが、異なる範囲も使用できることに注意。
図１２は、ディザラインが接続されている場合と無い場合の図９のテスト回路の動作を図示している。グラフ１２０１は、追加の外部信号を受信すること無しに、受信されたＩＮＣ  実部信号を示している。グラフ１２０２は、ディザラインが切断されていて、基準周波数Ｆ1に略等しい周波数の外部信号が存在していて受信されたＩＮＣ  ＲＥＡＬ信号を示している。グラフ１２０２においては、信号の干渉がＡ／Ｄ測定で多分発生するエラーを伴って生じている。グラフ１２０３は、ディザラインが接続されていて、干渉信号が存在するＩＮＣ  ＲＥＡＬ信号を示している。図示される様に、基準発振器９４０の周波数を掃引するディザラインが有ると、小さな領域のみで干渉が起こり、エラーの可能性がかなり減少する。
テスト回路−第４の実施の形態
図１３は、本発明の第４の実施の形態を与える図９の回路の改良を示している。図１３の回路はＮｄＢパッド（ＰＡＤ）１００８を、スプリッタ７４２と高調波サンプラ８５２の入力との間で、図９の回路に加えている。ＮｄＢパッドは、ｄＢ値Ｎがカップラ７４４のｄＢ損失値Ｎと一致する様に選択される。ＮｄＢパッド１００８を使用すると、高調波サンプラ８５２で受信された入射信号が、全反射で高調波サンプラ８５０で受信された反射信号と同じオーダの強度を有することが保証される。
図１３の回路は、基準発振器９４０の出力と位相検出器７０６の入力との間で、分周器１０１０を更に加えている。分周器１０１０は、基準発振器９４０に対して利用可能な周波数値により柔軟性を与える。
更に、マイクロプロセッサ９５２は、高調波サンプラ８５０及び８５２、分周器７０４、８００、７２４及び１０１０にそれぞれ与えられる出力Ｈ、Ａ、Ａ１、Ｂ及びＢ１を含み、それらの値を相互に関連して制御する。
Ａｐｐｅｎｄｉｘ  Ａは、プロセッサ９５２によって利用されるプログラムと類似の、分周器及び他の構成要素に対する値を計算するためのサンプル基本プログラムを含む。Ａｐｐｅｎｄｉｘ  Ａのプログラムは、ＦO、Ｍ、ＦOA、ＦOB、ＩＦ、Ｈ、Ｆ1、Ａ、Ｂ１、Ｂ及びＡ１に対する値を含む。Ａｐｐｅｎｄｉｘ  Ａのプログラムは、ＦOAが５５０と１１００ＭＨzとの間を移行して、Ａｐｐｅｎｄｉｘ  Ａにも含まれるプログラムのサンプルランによって示される様に２５ＭＨzから３.３ＧＨzの出力ＦOを発生することを仮定する。更に、プログラムは、約２５−５０ＭＨｚからＦOBが変化すると仮定する。更に、ＦOAとＦOとの乗算値を表すＭの値が利用され、この値は、１／３２から３の範囲で変化し、出力周波数ＦOの必要な範囲を与える。Ｍの値は、高調波発生器８０２又は分周器７１０の何れかに接続するために、スイッチ８０４及び８０６を制御するのに利用されることに注意。乗算値Ｍは、分周器７１０又は高調波発生器８０２いずれからの周波数乗算出力が必要とされるかを決めるのにも使用される。
結論
本発明が、特定して上述されたが、この記述は、単に、当業者に本発明をどの様に作りそして使用するかを教示するものである。多くの改良が、本発明の範囲内にあり、本発明の範囲は請求の範囲によって定められる。
0004027418.tif 000002
0004027418.tif 000003
0004027418.tif 000004
0004027418.tif 000005
【図１】
0004027418.tif 000006
【図２】
0004027418.tif 000007
【図３】
0004027418.tif 000008
【図４】
0004027418.tif 000009
【図５】
0004027418.tif 000010
【図６】
0004027418.tif 000011
【図７】
0004027418.tif 000012
【図８】
0004027418.tif 000013
【図９Ａ】
0004027418.tif 000014
【図９Ｂ】
0004027418.tif 000015
【図１０】
0004027418.tif 000016
【図１２】
0004027418.tif 000017
【図１１】
0004027418.tif 000018
【図１３Ａ】
0004027418.tif 000019
【図１３Ｂ】
0004027418.tif 000020