(57)【特許請求の範囲】
【請求項１】
同期を検出するための同期パターンがデータ長毎に付加されて入力されたビット列から同期検出を行う同期検出装置において、
入力データの同期パターンを検出して上記入力データの同期を検出すると共に、上記同期を検出できたことを示す情報と検出された上記同期の間隔に基づくデータ長情報とからなる同期検出情報を作成する同期検出手段と、
上記入力データを上記同期に対応したデータブロックとして順に複数格納する第１のメモリ手段と、
上記同期検出手段による上記同期検出情報を格納する、上記第１のメモリ手段と対応した長さを有する第２のメモリ手段と、
上記同期検出手段で上記同期が検出されない場合に、上記第２のメモリ手段に書き込まれた上記同期検出情報の位置と該同期検出情報の上記データ長情報とに基づき、上記データ長に対応する同期信号を生成する同期信号生成手段と、
上記同期信号生成手段により上記同期信号が生成された回数をカウントし、カウント値が所定値以上になり、且つ、上記同期検出手段による上記同期の検出がなされたら、上記第２のメモリ手段に対して、上記同期が検出された位置よりも所定長だけ前戻りした位置に、検出された上記同期に伴う上記同期検出情報を書き込むように制御する位相制御手段と
を有することを特徴とする同期検出装置。
【請求項２】
請求項１に記載の同期検出装置において、
上記第２のメモリ手段は、上記データブロックの長さの整数倍の長さから、上記データブロックよりも短く、且つ、上記データブロックの半分の長さを越える他のデータブロックの長さを差し引いた長さを有し、
上記位相制御手段は、上記同期検出手段によって上記データブロックに対応する同期が検出されたら、上記同期検出情報を上記第２のメモリ手段の後端側から上記データブロック長さの整数倍の位置から書き込み、上記同期検出手段によって上記他のデータブロックに対応する同期が検出されたら、上記同期検出情報を上記第２のメモリ手段の先頭から上記他のデータブロック長さの整数倍の位置から書き込むようにしたことを特徴とする同期検出装置。
【請求項３】
記録媒体から再生された、同期を検出するための同期パターンがデータ長毎に付加されたビット列から同期検出を行う再生装置において、
再生データの同期パターンを検出して上記再生データの同期を検出すると共に、上記同期を検出できたことを示す情報と検出された上記同期の間隔に基づくデータ長情報とからなる同期検出情報を作成する同期検出手段と、
上記再生データを上記同期に対応したデータブロックとして順に複数格納する第１のメモリ手段と、
上記同期検出手段による上記同期検出情報を格納する、上記第１のメモリ手段と対応した長さを有する第２のメモリ手段と、
上記同期検出手段で上記同期が検出されない場合に、上記第２のメモリ手段に書き込まれた上記同期検出情報の位置と該同期検出情報の上記データ長情報とに基づき、上記データ長に対応する同期信号を生成する同期信号生成手段と、
上記同期信号生成手段により上記同期信号が生成された回数をカウントし、カウント値が所定値以上になり、且つ、上記同期検出手段による上記同期の検出がなされたら、上記第２のメモリ手段に対して、上記同期が検出された位置よりも所定長だけ前戻りした位置に、検出された上記同期に伴う上記同期検出情報を書き込むように制御する位相制御手段と、
上記同期信号生成手段により生成された上記同期信号あるいは上記同期検出手段で検出された同期に基づき上記第１のメモリ手段に格納された上記データブロックを出力する出力制御手段と
を有することを特徴とする再生装置。
【請求項４】
請求項３に記載の再生装置において、
上記第２のメモリ手段は、上記データブロックの長さの整数倍の長さから、上記データブロックよりも短く、且つ、上記データブロックの半分の長さを越える他のデータブロックの長さを差し引いた長さを有し、
上記位相制御手段は、上記同期検出手段によって上記データブロックに対応する同期が検出されたら、上記同期検出情報を上記第２のメモリ手段の後端側から上記データブロック長さの整数倍の位置から書き込み、上記同期検出手段によって上記他のデータブロックに対応する同期が検出されたら、上記同期検出情報を上記第２のメモリ手段の先頭から上記他のデータブロック長さの整数倍の位置から書き込むようにしたことを特徴とする再生装置。
【請求項５】
同期を検出するための同期パターンがデータ長毎に付加されて入力されたビット列から同期検出を行う同期検出方法において、
入力データの同期パターンを検出して上記入力データの同期を検出すると共に、上記同期を検出できたことを示す情報と検出された上記同期の間隔に基づくデータ長情報とからなる同期検出情報を作成する同期検出のステップと、
上記入力データを上記同期に対応したデータブロックとして第１のメモリに順に複数格納するステップと、
上記第１のメモリと対応した長さを有する第２のメモリに、上記同期検出のステップによる上記同期検出情報を格納するステップと、
上記同期検出のステップで上記同期が検出されない場合に、上記第２のメモリに書き込まれた上記同期検出情報の位置と該同期検出情報の上記データ長情報とに基づき、上記データ長に対応する同期信号を生成する同期信号生成のステップと、
上記同期信号生成のステップにより上記同期信号が生成された回数をカウントし、カウント値が所定値以上になり、且つ、上記同期検出のステップによる上記同期の検出がなされたら、上記第２のメモリに対して、上記同期が検出された位置よりも所定長だけ前戻りした位置に、検出された上記同期に伴う上記同期検出情報を書き込むように制御する位相制御のステップと
を有することを特徴とする同期検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、この発明は、記録媒体から再生されたデータブロックから同期パターンを検出する際に、同期パターンが一定期間以上検出されなかった部分に前戻って、データブロックの位相を特定する同期検出装置および方法、ならびに、再生装置に関する。
【０００２】
【従来の技術】
近年、記録媒体として磁気テープが用いられ、ディジタルビデオ信号およびディジタルオーディオ信号の記録再生を行うようにした、ディジタルビデオテープレコーダが普及しつつある。
【０００３】
このような装置では、ディジタルビデオデータおよびディジタルオーディオデータを所定長のパケット単位に格納し、パケットのそれぞれに、同期検出用の同期パターン、パケットのそれぞれを識別するためのブロックＩＤ、データの内容を表すＩＤおよびエラー訂正用のパリティを付加してシンクブロックを構成する。そして、このシンクブロックを、データの種類に応じてグループ化してセクタとし、セクタ単位でシリアルデータとして磁気テープに記録される。記録は、回転ヘッドによって磁気テープ上に斜めにトラックを形成する、ヘリカルスキャン方式で行われる。
【０００４】
また、記録に際して、同一セクタ内の各シンクブロックの長さは同じにされると共に、ブロックＩＤが連続、且つデータ内容を表すＩＤは、同じ値とされる。
【０００５】
図２３は、トラック上の各セクタの配置の一例を概略的に示す。回転ヘッドが図の左側から右側へとトレースし、トラックが形成される。トラックは、上述したように、実際には磁気テープに対して斜めに形成され、１フレームのビデオデータは、複数、例えば４トラックを用いて記録される。ビデオデータが記録されるビデオセクタに挟まれて、オーディオデータを記録するオーディオセクタが複数、配置される。この例では、Ｃｈ１〜Ｃｈ８までの８チャンネル分のオーディオ信号を扱うことができるようにされているため、Ａ１〜Ａ８の８つのオーディオセクタが配される。
【０００６】
各セクタの間には、例えばオーディオ信号のセクタ単位でのインサート編集が可能なように、オーディオデータの記録されないエディットギャップ（ＥＧ）が配置される。また、トラックの先頭には、プリアンブルが設けられる。プリアンブルは、再生時に、再生クロック用のＰＬＬがロックしやすいような信号、例えば「ＦＦ（１６進表記）」のデータが繰り返し記録される。さらに、記録媒体上での最短記録波長は、１トラック分のデータ量に依存する。
【０００７】
再生時には、回転ヘッドによって磁気テープ上のトラックがトレースされ、再生信号が得られる。この再生信号の、上述のプリアンブル部分における信号のエッジが検出され、このエッジ間隔を利用して、再生クロック用のＰＬＬをロックさせる。そして、再生信号から、シンク検出回路によって、再生クロックに同期した再生ビット列から同期パターンを検出し、各々のシンクブロックの先頭位置を検出する。そして、検出されたシンクブロック内のパケットを、ブロックＩＤ番号およびデータ内容のＩＤとに応じて並べ替えて、元のデータ列を復号する。すなわち、シンクブロック先頭の同期パターンのビット列および出現周期、さらに、同一セクタ内でブロックＩＤ番号が連続で、且つデータ内容を表すＩＤが同じであるというということを利用して、シンクブロックの位相が特定される。
【０００８】
例えば、同期パターンのビット列が固有パターンと一致し、且つシンクブロック長だけ遅延した位置に同一のパターンが検出され、さらに、ブロックＩＤ番号が適正であった場合に、シンクブロックの位相が特定される。
【０００９】
ここで、データ列の復号時に、データ列にエラーが生じている場合について考える。ここでは、データ列のビット間隔は常に同じで、ランダムエラーだけが付加されたと仮定する。この場合、同期パターン間のビット間隔は、同一セクタ内で常に同じであるため、セクタの先頭で同期検出ができれば、あとはブロック長に基づきフライホイール処理を行うことで、後ろの同期ブロックの先頭位相は特定できる。よって、この場合には、セクタの先頭位置での同期検出確率が十分確保されていれば良いことになる。
【００１０】
なお、フライホイール処理は、以前検出された周期で、引き続いて同期信号を発生させる処理であり、イナーシャ回路で実現される。
【００１１】
この例では、同期検出を、データの入力点とブロック長分だけ遅延した点とを参照して行っているので、セクタの先頭で同期検出を行うためには、セクタの先頭で２個連続して同期パターンを検出する必要がある。図２４は、セクタの先頭で２個連続して同期パターンを検出できない例を示す。図２４Ａは、セクタの先頭で４個連続してエラーがある例である。図２４Ｂ〜図２４Ｅは、セクタの先頭４個のうち３個にエラーがある例である。図２４Ｆ〜図２４Ｈは、セクタの先頭４個のうち２個にエラーがあり、連続した２個が検出されていない例である。
【００１２】
一方、図２４Ｉは、セクタの先頭４個のうち３個まで検出されているが、そのうち先頭の２個が連続して検出されていない。これは、連続して検出されている後半の２個の同期パターンから、同期パターンを前に戻っての同期検出が可能である。
【００１３】
ここで、同期パターンが検出できない確率について考える。確率は、
バイトエラー発生確率：Pbytes
同期パターン４バイトがエラーになる確率：Ps=1-(1-Pbytes)4  ・・・（１）
同期パターン検出エラー確率：
Pse=Ps4+4 ×Ps3 ×(1-Ps)+3×Ps2 ×(1-Ps)2+Ps×(1-Ps)3     ・・・（２）
このように求められる。
【００１４】
例えば有効走査線数が４８０本のノンインターレス（プログレッシブ）走査で、ビデオレートが９０Ｍｂｐｓの場合、セクタ先頭の発生頻度が３５９６回／ｓとなる。同期パターン誤りによるエラーの発生頻度Tse は、Pbytes=1×10-3とした場合、上述の式（１）および式（２）に基づき、
Tse=14.3回／ｓ
このようになる。
【００１５】
次に、上述した図２４Ｉのような場合において、遡りによって同期検出を行う例について考える。すなわち、３、４の位置の同期パターンは、検出できるため、これにより、１の同期パターンの位置は、３、４の位置から前戻りすることで計算可能である。この前戻り処理をした場合での、同期パターン検出ができない確率は、
Pse=Ps4+4 ×Ps×(1-Ps)3+3 ×Ps2 ×(1-Ps)4             ・・・（３）
この式（３）で計算できる。Pbytes=1×10-3とすると、
Tse=0.175 回／ｓ
このようになる。すなわち、前戻り処理を行うことによって、飛躍的に同期検出能力が高まる。
【００１６】
図２５は、従来の技術による、前戻り処理を行うようにされた同期検出回路の構成の一例を示す。この回路は、データ長がＬであるシンクブロックに対応している。端子３００から供給された入力データは、データ長Ｌに対応するシフトレジスタ３０１に供給されると共に、比較回路３０３の一方の入力端に供給される。比較回路３０３の他方の入力端には、入力データがシフトレジスタ３０１で遅延されたものが供給される。シフトレジスタ３０１から出力されたデータ列は、ディレイライン３０７を介して６Ｌ分遅延され、可変シフタ３０８に供給される。
【００１７】
図２６は、セクタの先頭から読み出された入力データの一例を概略的に示す。「×」は、同期パターンにエラーがあるデータである。「○」は、同期パターンにエラーがないデータである。時間的には、データｌがより新しく、データａが最も古い。ここでは、データａがセクタの先頭であるとする。例えばディレイライン３０７において、４Ｌ目にデータａが格納され、ディレイライン３０７の先頭に向けてデータｂ、データｃ、データｄと格納される。シフトレジスタ３０１にはデータｅが格納される。入力端３００には、データｆが到来していることになる。
また、入力データは、シンク比較回路３０２にも供給され、内部でラッチされる。そして、ラッチされている入力データに対して、各ビット位置で８ビットからなる同期パターンとの比較を行う。比較結果として、同期パターンの検出結果と、どのビット位置でパターンが一致したのかを示すビットシフト量が比較回路３０３に供給される。比較回路３０３では、この検出結果に基づき一方および他方の入力端に供給されたデータ列からシンクブロックを検出する。検出結果に基づき、シンク検出回路３０４でシンクブロックに格納されたブロックＩＤ番号およびデータ内容のＩＤに基づき、上述したように、シンクブロックの妥当性を判断すると共に、シンクブロックの位相を特定する。
【００１８】
シンク検出回路３０４では、検出された同期パターンを含むシンクブロックに格納されたＩＤ情報（ＩＤ番号）と、システム関数として予め知られている当該セクタの先頭のシンクブロックのＩＤ番号とに基づき、当該セクタの先頭のシンクブロック（データａ）への相対位置を計算する。このときには、この例では、シフトレジスタ３０１内のデータｅと、ディレイライン３０７の先頭のデータｄに基づき、相対位置の計算が行われる。
【００１９】
この相対位置情報が位相制御回路３０５に供給される。相対位相情報は、位相制御回路３０５により書き込みアドレスを計算され、（６Ｌ＋Ｋ）の長さを有するシンクＲＡＭ３０６に書き込まれる。また、そのアドレスには、イナーシャ回路３０９を起動させるための起動信号や、同期パターンの検出情報が併せて書き込まれる。
【００２０】
上述した、位相制御回路３０５から供給され書き込まれた各情報は、シンクＲＡＭ３０６中を、ディレイライン３０７中のデータの移動に対応して移動し、シンクＲＡＭ３０６の後端からＬの位置に来ると、イナーシャ回路３０９に供給される。これによりイナーシャ回路３０９から同期パルスが出力される。同期パルスは、端子３１０に導出されると共に、可変シフタ３０８に供給される。
【００２１】
可変シフタ３０８では、シンクＲＡＭ３０６から供給された相対位相情報と、イナーシャ回路３０９から供給された同期パルスとに基づき、ディレイライン３０７から出力されたデータａを位相シフトさせると共に、同期パルスに同期させて、シンクブロックとして出力端３１１に導出させる。セクタの先頭のシンクブロックが同期パルスに同期されて出力される。
【００２２】
【発明が解決しようとする課題】
この図２５に示す構成では、シンク検出回路３０４で予めセクタ先頭のＩＤとして知られている情報に基づき、各種信号を形成し、セクタ先頭での前戻り処理のみが行われる。そのため、例えば図２５に示されるデータｈ〜データｊまでのような、セクタの途中で同期パターンが検出できなかった場合の前戻り処理を行うことができないという問題点があった。
【００２３】
例えばノントラッキング再生を行うような再生装置では、１つのトラックを複数の再生ヘッドでトレースするので、それぞれの再生ヘッドからの信号は、トラックの途中から再生された信号となる。このときには、セクタの途中から同期パターンを検出し、イナーシャ回路を動作させる必要がある。ところが、上述したように、従来の方法では、セクタ中の特定の番号を検出した場合に前戻り処理を行うようにされているため、セクタの途中からのデータに対しては前戻り処理が行えないという問題点があった。
【００２４】
また、従来では、同時に対応できるシンクブロック長が１種類だけとされており、互いに異なる複数のシンクブロック長を持つような記録フォーマットでは使用することができないという問題点があった。
【００２５】
したがって、この発明の目的は、セクタの途中で同期パターンのエラーがあっても確実に同期を得ることができると共に、互いに異なる複数のシンクブロック長が混在するような記録フォーマットにも対応できるような同期検出装置および方法、ならびに、再生装置を提供することにある。
【００２６】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、同期を検出するための同期パターンがデータ長毎に付加されて入力されたビット列から同期検出を行う同期検出装置において、入力データの同期パターンを検出して入力データの同期を検出すると共に、同期を検出できたことを示す情報と検出された同期の間隔に基づくデータ長情報とからなる同期検出情報を作成する同期検出手段と、入力データを同期に対応したデータブロックとして順に複数格納する第１のメモリ手段と、同期検出手段による同期検出情報を格納する、第１のメモリ手段と対応した長さを有する第２のメモリ手段と、同期検出手段で同期が検出されない場合に、第２のメモリ手段に書き込まれた同期検出情報の位置と同期検出情報のデータ長情報とに基づき、データ長に対応する同期信号を生成する同期信号生成手段と、同期信号生成手段により同期信号が生成された回数をカウントし、カウント値が所定値以上になり、且つ、同期検出手段による同期の検出がなされたら、第２のメモリ手段に対して、同期が検出された位置よりも所定長だけ前戻りした位置に、検出された同期に伴う同期検出情報を書き込むように制御する位相制御手段とを有することを特徴とする同期検出装置である。
【００２７】
また、この発明は、記録媒体から再生された、同期を検出するための同期パターンがデータ長毎に付加されたビット列から同期検出を行う再生装置において、再生データの同期パターンを検出して再生データの同期を検出すると共に、同期を検出できたことを示す情報と検出された同期の間隔に基づくデータ長情報とからなる同期検出情報を作成する同期検出手段と、再生データを同期に対応したデータブロックとして順に複数格納する第１のメモリ手段と、同期検出手段による同期検出情報を格納する、第１のメモリ手段と対応した長さを有する第２のメモリ手段と、同期検出手段で同期が検出されない場合に、第２のメモリ手段に書き込まれた同期検出情報の位置と同期検出情報のデータ長情報とに基づき、データ長に対応する同期信号を生成する同期信号生成手段と、同期信号生成手段により同期信号が生成された回数をカウントし、カウント値が所定値以上になり、且つ、同期検出手段による同期の検出がなされたら、第２のメモリ手段に対して、同期が検出された位置よりも所定長だけ前戻りした位置に、検出された同期に伴う同期検出情報を書き込むように制御する位相制御手段と、同期信号生成手段により生成された同期信号あるいは同期検出手段で検出された同期に基づき第１のメモリ手段に格納されたデータブロックを出力する出力制御手段とを有することを特徴とする再生装置である。
【００２８】
また、この発明は、同期を検出するための同期パターンがデータ長毎に付加されて入力されたビット列から同期検出を行う同期検出方法において、入力データの同期パターンを検出して入力データの同期を検出すると共に、同期を検出できたことを示す情報と検出された同期の間隔に基づくデータ長情報とからなる同期検出情報を作成する同期検出のステップと、入力データを同期に対応したデータブロックとして第１のメモリに順に複数格納するステップと、第１のメモリと対応した長さを有する第２のメモリに、同期検出のステップによる同期検出情報を格納するステップと、同期検出のステップで同期が検出されない場合に、第２のメモリに書き込まれた同期検出情報の位置と同期検出情報のデータ長情報とに基づき、データ長に対応する同期信号を生成する同期信号生成のステップと、同期信号生成のステップにより同期信号が生成された回数をカウントし、カウント値が所定値以上になり、且つ、同期検出のステップによる同期の検出がなされたら、第２のメモリに対して、同期が検出された位置よりも所定長だけ前戻りした位置に、検出された同期に伴う同期検出情報を書き込むように制御する位相制御のステップとを有することを特徴とする同期検出方法である。
【００２９】
上述したように、この発明は、入力データが同期に対応したデータブロックとして第１のメモリに順に複数格納され、同期検出手段では、入力データの同期パターンを検出して入力データの同期を検出すると共に、同期を検出できたことを示す情報と検出された同期の間隔に基づくデータ長情報とからなる同期検出情報を作成する。同期検出手段による同期検出情報が第１のメモリに対応した長さを有する第２のメモリに格納される。同期信号生成手段では、同期が検出されない場合に、第２のメモリに書き込まれた同期検出情報の位置と同期検出情報のデータ長情報とに基づき、データ長に対応する同期信号を生成する。同期信号生成手段により同期信号が生成された回数がカウントされ、カウント値が所定値以上になり、且つ、同期検出手段による同期の検出がなされたら、第位相制御手段によって、第２のメモリ手段に対して、同期が検出された位置よりも所定長だけ前戻りした位置に、検出された同期に伴う同期検出情報を書き込むように制御される。そのため、同期信号生成手段では、同期が検出されない位置まで前戻りして同期信号が生成される。
【００３０】
【発明の実施の形態】
以下、この発明をディジタルＶＣＲに対して適用した一実施形態について説明する。この一実施形態は、放送局の環境で使用して好適なもので、互いに異なる複数のフォーマットのビデオ信号の記録・再生を可能とするものである。例えば、ＮＴＳＣ方式に基づいたインターレス走査で有効ライン数が４８０本の信号（４８０ｉ信号）およびＰＡＬ方式に基づいたインターレス走査で有効ライン数が５７６本の信号（５７６ｉ信号）の両者を殆どハードウエアを変更せずに記録・再生することが可能とされる。さらに、インターレス走査でライン数が１０８０本の信号（１０８０ｉ信号）、プログレッシブ走査（ノンインターレス）でライン数がそれぞれ４８０本、７２０本、１０８０本の信号（４８０ｐ信号、７２０ｐ信号、１０８０ｐ信号）などの記録・再生も行うようにできる。
【００３１】
また、この一実施形態では、ビデオ信号はＭＰＥＧ２方式に基づき圧縮符号化され、オーディオ信号は非圧縮で扱われる。周知のように、ＭＰＥＧ２は、動き補償予測符号化と、ＤＣＴによる圧縮符号化とを組み合わせたものである。ＭＰＥＧ２のデータ構造は、階層構造をなしており、下位から、ブロック層、マクロブロック層、スライス層、ピクチャ層、ＧＯＰ層およびシーケンス層となっている。
【００３２】
ブロック層は、ＤＣＴを行う単位であるＤＣＴブロックからなる。マクロブロック層は、複数のＤＣＴブロックで構成される。スライス層は、ヘッダ部と、行間をまたがらない任意個のマクロブロックより構成される。ピクチャ層は、ヘッダ部と、複数のスライスとから構成される。ピクチャは、１画面に対応する。ＧＯＰ(Group Of Picture)層は、ヘッダ部と、フレーム内符号化に基づくピクチャであるＩピクチャと、予測符号化に基づくピクチャであるＰおよびＢピクチャとから構成される。
【００３３】
Ｉピクチャ(Intra-coded picture：イントラ符号化画像) は、符号化されるときその画像１枚の中だけで閉じた情報を使用するものである。従って、復号時には、Ｉピクチャ自身の情報のみで復号できる。Ｐピクチャ(Predictive-coded picture ：順方向予測符号化画像）は、予測画像（差分をとる基準となる画像）として、時間的に前の既に復号されたＩピクチャまたはＰピクチャを使用するものである。動き補償された予測画像との差を符号化するか、差分を取らずに符号化するか、効率の良い方をマクロブロック単位で選択する。Ｂピクチャ(Bidirectionally predictive-coded picture ：両方向予測符号化画像）は、予測画像（差分をとる基準となる画像）として、時間的に前の既に復号されたＩピクチャまたはＰピクチャ、時間的に後ろの既に復号されたＩピクチャまたはＰピクチャ、並びにこの両方から作られた補間画像の３種類を使用する。この３種類のそれぞれの動き補償後の差分の符号化と、イントラ符号化の中で、最も効率の良いものをマクロブロック単位で選択する。
【００３４】
従って、マクロブロックタイプとしては、フレーム内符号化(Intra) マクロブロックと、過去から未来を予測する順方向(Foward)フレーム間予測マクロブロックと、未来から過去を予測する逆方向(Backward)フレーム間予測マクロブロックと、前後両方向から予測する両方向マクロブロックとがある。Ｉピクチャ内の全てのマクロブロックは、フレーム内符号化マクロブロックである。また、Ｐピクチャ内には、フレーム内符号化マクロブロックと順方向フレーム間予測マクロブロックとが含まれる。Ｂピクチャ内には、上述した４種類の全てのタイプのマクロブロックが含まれる。
【００３５】
ＧＯＰには、最低１枚のＩピクチャが含まれ、ＰおよびＢピクチャは、存在しなくても許容される。最上層のシーケンス層は、ヘッダ部と複数のＧＯＰとから構成される。
【００３６】
ＭＰＥＧのフォーマットにおいては、スライスが１つの可変長符号系列である。可変長符号系列とは、可変長符号を復号化しなければデータの境界を検出できない系列である。
【００３７】
また、シーケンス層、ＧＯＰ層、ピクチャ層、スライス層およびマクロブロック層の先頭には、それぞれ、バイト単位に整列された所定のビットパターンを有する識別コード（スタートコードと称される）が配される。なお、上述した各層のヘッダ部は、ヘッダ、拡張データまたはユーザデータをまとめて記述したものである。シーケンス層のヘッダには、画像（ピクチャ）のサイズ（縦横の画素数）等が記述される。ＧＯＰ層のヘッダには、タイムコードおよびＧＯＰを構成するピクチャ数等が記述される。
【００３８】
スライス層に含まれるマクロブロックは、複数のＤＣＴブロックの集合であり、ＤＣＴブロックの符号化系列は、量子化されたＤＣＴ係数の系列を０係数の連続回数（ラン）とその直後の非０系列（レベル）を１つの単位として可変長符号化したものである。マクロブロックならびにマクロブロック内のＤＣＴブロックには、バイト単位に整列した識別コードは付加されない。すなわち、これらは、１つの可変長符号系列ではない。
【００３９】
マクロブロックは、画面（ピクチャ）を１６画素×１６ラインの格子状に分割したものである。スライスは、例えばこのマクロブロックを水平方向に連結してなる。連続するスライスの前のスライスの最後のマクロブロックと、次のスライスの先頭のマクロブロックとは連続しており、スライス間でのマクロブロックのオーバーラップを形成することは、許されていない。また、画面のサイズが決まると、１画面当たりのマクロブロック数は、一意に決まる。
【００４０】
一方、復号および符号化による信号の劣化を避けるためには、符号化データ上で編集することが望ましい。このとき、ＰピクチャおよびＢピクチャは、その復号に、時間的に前のピクチャあるいは前後のピクチャを必要とする。そのため、編集単位を１フレーム単位とすることができない。この点を考慮して、この一実施形態では、１つのＧＯＰが１枚のＩピクチャからなるようにしている。
【００４１】
また、例えば１フレーム分の記録データが記録される記録領域が所定のものとされる。ＭＰＥＧ２では、可変長符号化を用いているので、１フレーム期間に発生するデータを所定の記録領域に記録できるように、１フレーム分の発生データ量が制御される。さらに、この一実施形態では、磁気テープへの記録に適するように、１スライスを１マクロブロックから構成すると共に、１マクロブロックを、所定長の固定枠に当てはめる。
【００４２】
図１は、この一実施形態による記録再生装置の記録側の構成の一例を示す。記録時には、所定のインターフェース例えばＳＤＩ(Serial Data Interface) の受信部を介してディジタルビデオ信号が端子１０１から入力される。ＳＤＩは、（４：２：２）コンポーネントビデオ信号とディジタルオーディオ信号と付加的データとを伝送するために、ＳＭＰＴＥによって規定されたインターフェイスである。入力ビデオ信号は、ビデオエンコーダ１０２においてＤＣＴ(Discrete Cosine Transform) の処理を受け、係数データに変換され、係数データが可変長符号化される。ビデオエンコーダ１０２からの可変長符号化（ＶＬＣ）データは、ＭＰＥＧ２に準拠したエレメンタリストリームである。この出力は、セレクタ１０３の一方の入力端に供給される。
【００４３】
一方、入力端子１０４を通じて、ＡＮＳＩ／ＳＭＰＴＥ  ３０５Ｍによって規定されたインターフェイスである、ＳＤＴＩ(Serial Data Transport Interface) のフォーマットのデータが入力される。この信号は、ＳＤＴＩ受信部１０５で同期検出される。そして、バッファに一旦溜め込まれ、エレメンタリストリームが抜き出される。抜き出されたエレメンタリストリームは、セレクタ１０３の他方の入力端に供給される。
【００４４】
セレクタ１０３で選択され出力されたエレメンタリストリームは、ストリームコンバータ１０６に供給される。ストリームコンバータ１０６では、ＭＰＥＧ２の規定に基づきＤＣＴブロック毎に並べられていたＤＣＴ係数を、１マクロブロックを構成する複数のＤＣＴブロックを通して、周波数成分毎にまとめ、まとめた周波数成分を並べ替える。並べ替えられた変換エレメンタリストリームは、パッキングおよびシャフリング部１０７に供給される。
【００４５】
エレメンタリストリームのビデオデータは、可変長符号化されているため、各マクロブロックのデータの長さが不揃いである。パッキングおよびシャフリング部１０７では、マクロブロックが固定枠に詰め込まれる。このとき、固定枠からはみ出た部分は、固定枠のサイズに対して余った部分に順に詰め込まれる。また、タイムコード等のシステムデータが入力端子１０８からパッキングおよびシャフリング部１０７に供給され、ピクチャデータと同様にシステムデータが記録処理を受ける。また、走査順に発生する１フレームのマクロブロックを並び替え、テープ上のマクロブロックの記録位置を分散させるシャフリングが行われる。シャフリングによって、変速再生時に断片的にデータが再生される時でも、画像の更新率を向上させることができる。
【００４６】
パッキングおよびシャフリング部１０７からのビデオデータおよびシステムデータ（以下、特に必要な場合を除き、システムデータを含む場合も単にビデオデータと言う。）が外符号エンコーダ１０９に供給される。ビデオデータおよびオーディオデータに対するエラー訂正符号としては、積符号が使用される。積符号は、ビデオデータまたはオーディオデータの２次元配列の縦方向に外符号の符号化を行い、その横方向に内符号の符号化を行い、データシンボルを２重に符号化するものである。外符号および内符号としては、リードソロモンコード(Reed-Solomon code) を使用できる。
【００４７】
外符号エンコーダ１０９の出力がシャフリング部１１０に供給され、複数のＥＣＣ(Error Correctig Code)ブロックにわたってシンクブロック単位で順番を入れ替える、シャフリングがなされる。シンクブロック単位のシャフリングによって特定のＥＣＣブロックにエラーが集中することが防止される。シャフリング部１１０でなされるシャフリングをインターリーブと称することもある。シャフリング部１１０の出力が混合部１１１に供給され、オーディオデータと混合される。なお、混合部１１１は、後述のように、メインメモリにより構成される。
【００４８】
１１２で示す入力端子からオーディオデータが供給される。この一実施形態では、非圧縮のディジタルオーディオ信号が扱われる。ディジタルオーディオ信号は、入力側のＳＤＩ受信部（図示しない）またはＳＤＴＩ受信部１０５で分離されたもの、またはオーディオインターフェースを介して入力されたものである。入力ディジタルオーディオ信号が遅延部１１３を介してＡＵＸ付加部１１４に供給される。遅延部１１３は、オーディオ信号とビデオ信号と時間合わせ用のものである。入力端子１１５から供給されるオーディオＡＵＸは、補助的データであり、オーディオデータのサンプリング周波数等のオーディオデータに関連する情報を有するデータである。オーディオＡＵＸは、ＡＵＸ付加部１１４にてオーディオデータに付加され、オーディオデータと同等に扱われる。
【００４９】
ＡＵＸ付加部１１４からのオーディオデータおよびＡＵＸ（以下、特に必要な場合を除き、ＡＵＸを含む場合も単にオーディオデータと言う。）が外符号エンコーダ１１６に供給される。外符号エンコーダ１１６は、オーディオデータに対して外符号の符号化を行う。外符号エンコーダ１１６の出力がシャフリング部１１７に供給され、シャフリング処理を受ける。オーディオシャフリングとして、シンクブロック単位のシャフリングと、チャンネル単位のシャフリングとがなされる。
【００５０】
シャフリング部１１７の出力が混合部１１１に供給され、ビデオデータとオーディオデータが１チャンネルのデータとされる。混合部１１１の出力がＩＤ付加部１１８が供給され、ＩＤ付加部１１８にて、シンクブロック番号を示す情報等を有するＩＤが付加される。ＩＤ付加部１１８の出力が内符号エンコーダ１１９に供給され、内符号の符号化がなされる。さらに、内符号エンコーダ１１９の出力が同期付加部１２０に供給され、シンクブロック毎の同期信号が付加される。同期信号が付加されることによってシンクブロックが連続する記録データが構成される。この記録データが記録アンプ１２１を介して回転ヘッド１２２に供給され、磁気テープ１２３上に記録される。回転ヘッド１２２は、実際には、隣接するトラックを形成するヘッドのアジマスが互いに異なる複数の磁気ヘッドが回転ドラムに取り付けられたものである。
【００５１】
記録データに対して必要に応じてスクランブル処理を行っても良い。また、記録時にディジタル変調を行っても良く、さらに、パーシャル・レスポンスクラス４とビタビ符号を使用しても良い。
【００５２】
図２は、この発明の一実施形態の再生側の構成の一例を示す。磁気テープ１２３から回転ヘッド１２２で再生された再生信号が再生アンプ１３１を介して同期検出回路１３２に供給される。再生信号に対して、等化や波形整形などがなされる。また、ディジタル変調の復調、ビタビ復号等が必要に応じてなされる。同期検出部１３２は、シンクブロックの先頭に付加されている同期信号を検出する。同期検出によって、シンクブロックが切り出される。
【００５３】
同期検出ブロック１３２の出力が内符号エンコーダ１３３に供給され、内符号のエラー訂正がなされる。内符号エンコーダ１３３の出力がＩＤ補間部１３４に供給され、内符号によりエラーとされたシンクブロックのＩＤ例えばシンクブロック番号が補間される。ＩＤ補間部１３４の出力が分離部１３５に供給され、ビデオデータとオーディオデータとが分離される。上述したように、ビデオデータは、ＭＰＥＧのイントラ符号化で発生したＤＣＴ係数データおよびシステムデータを意味し、オーディオデータは、ＰＣＭ(Pulse Code Modulation) データおよびＡＵＸを意味する。
【００５４】
分離部１３５からのビデオデータがデシャフリング部１３６において、シャフリングと逆の処理がなされる。デシャフリング部１３６は、記録側のシャフリング部１１０でなされたシンクブロック単位のシャフリングを元に戻す処理を行う。デシャフリング部１３６の出力が外符号デコーダ１３７に供給され、外符号によるエラー訂正がなされる。訂正できないエラーが発生した場合には、エラーの有無を示すエラーフラグがエラー有りを示すものとされる。
【００５５】
外符号デコーダ１３７の出力がデシャフリングおよびデパッキング部１３８に供給される。デシャフリングおよびデパッキング部１３８は、記録側のパッキングおよびシャフリング部１０７でなされたマクロブロック単位のシャフリングを元に戻す処理を行う。また、デシャフリングおよびデパッキング部１３８では、記録時に施されたパッキングを分解する。すなわち、マクロブロック単位にデータの長さを戻して、元の可変長符号を復元する。さらに、デシャフリングおよびデパッキング部１３８において、システムデータが分離され、出力端子１３９に取り出される。
【００５６】
デシャフリングおよびデパッキング部１３８の出力が補間部１４０に供給され、エラーフラグが立っている（すなわち、エラーのある）データが修整される。すなわち、変換前に、マクロブロックデータの途中にエラーがあるとされた場合には、エラー箇所以降の周波数成分のＤＣＴ係数が復元できない。そこで、例えばエラー箇所のデータをブロック終端符号（ＥＯＢ）に置き替え、それ以降の周波数成分のＤＣＴ係数をゼロとする。同様に、高速再生時にも、シンクブロック長に対応する長さまでのＤＣＴ係数のみを復元し、それ以降の係数は、ゼロデータに置き替えられる。さらに、補間部１４０では、ビデオデータの先頭に付加されているヘッダがエラーの場合に、ヘッダ（シーケンスヘッダ、ＧＯＰヘッダ、ピクチャヘッダ、ユーザデータ等）を回復する処理もなされる。
【００５７】
ＤＣＴブロックに跨がって、ＤＣＴ係数がＤＣ成分および低域成分から高域成分へと並べられているため、このように、ある箇所以降からＤＣＴ係数を無視しても、マクロブロックを構成するＤＣＴブロックのそれぞれに対して、満遍なくＤＣならびに低域成分からのＤＣＴ係数を行き渡らせることができる。
【００５８】
補間部１４０の出力がストリームコンバータ１４１に供給される。ストリームコンバータ１４１では、記録側のストリームコンバータ１０６と逆の処理がなされる。すなわち、ＤＣＴブロックに跨がって周波数成分毎に並べられていたＤＣＴ係数を、ＤＣＴブロック毎に並び替える。これにより、再生信号がＭＰＥＧ２に準拠したエレメンタリストリームに変換される。
【００５９】
また、ストリームコンバータ１４１の入出力は、記録側と同様に、マクロブロックの最大長に応じて、十分な転送レート（バンド幅）を確保しておく。マクロブロックの長さを制限しない場合には、画素レートの３倍のバンド幅を確保するのが好ましい。
【００６０】
ストリームコンバータ１４１の出力がビデオデコーダ１４２に供給される。ビデオデコーダ１４２は、エレメンタリストリームを復号し、ビデオデータを出力する。すなわち、ビデオデコーダ１４２は、逆量子化処理と、逆ＤＣＴ処理とがなされる。復号ビデオデータが出力端子１４３に取り出される。外部とのインターフェースには、例えばＳＤＩが使用される。また、ストリームコンバータ１４１からのエレメンタリストリームがＳＤＴＩ送信部１４４に供給される。ＳＤＴＩ送信部１４４には、経路の図示を省略しているが、システムデータ、再生オーディオデータ、ＡＵＸも供給され、ＳＤＴＩフォーマットのデータ構造を有するストリームへ変換される。ＳＤＴＩ送信部１４４からのストリームが出力端子１４５を通じて外部に出力される。
【００６１】
分離部１３５で分離されたオーディオデータがデシャフリング部１５１に供給される。デシャフリング部１５１は、記録側のシャフリング部１１７でなされたシャフリングと逆の処理を行う。デシャフリング部１１７の出力が外符号デコーダ１５２に供給され、外符号によるエラー訂正がなされる。外符号デコーダ１５２からは、エラー訂正されたオーディオデータが出力される。訂正できないエラーがあるデータに関しては、エラーフラグがセットされる。
【００６２】
外符号デコーダ１５２の出力がＡＵＸ分離部１５３に供給され、オーディオＡＵＸが分離される。分離されたオーディオＡＵＸが出力端子１５４に取り出される。また、オーディオデータが補間部１５５に供給される。補間部１５５では、エラーの有るサンプルが補間される。補間方法としては、時間的に前後の正しいデータの平均値で補間する平均値補間、前の正しいサンプルの値をホールドする前値ホールド等を使用できる。補間部１５５の出力が出力部１５６に供給される。出力部１５６は、エラーであり、補間できないオーディオ信号の出力を禁止するミュート処理、並びにビデオ信号との時間合わせのための遅延量調整処理がなされる。出力部１５６から出力端子１５７に再生オーディオ信号が取り出される。
【００６３】
なお、図１および図２では省略されているが、入力データと同期したタイミング信号を発生するタイミング発生部、記録再生装置の全体の動作を制御するシステムコントローラ（マイクロコンピュータ）等が備えられている。
【００６４】
この一実施形態では、磁気テープへの信号の記録は、回転する回転ヘッド上に設けられた磁気ヘッドにより、斜めのトラックを形成する、ヘリカルスキャン方式によって行われる。磁気ヘッドは、回転ドラム上の、互いに対向する位置に、それぞれ複数個が設けられる。すなわち、磁気テープが回転ヘッドに１８０°程度の巻き付け角で以て巻き付けられている場合、回転ヘッドの１８０°の回転により、同時に複数本のトラックを形成することができる。また、磁気ヘッドは、互いにアジマスの異なる２個で一組とされる。複数個の磁気ヘッドは、隣接するトラックのアジマスが互いに異なるように配置される。
【００６５】
図３は、上述した回転ヘッドにより磁気テープ上に形成されるトラックフォーマットの一例を示す。これは、１フレーム当たりのビデオおよびオーディオデータが８トラックで記録される例である。例えばフレーム周波数が２９．９７Ｈｚ、レートが５０Ｍｂｐｓ、有効ライン数が４８０本で有効水平画素数が７２０画素のインターレス信号（４８０ｉ信号）およびオーディオ信号が記録される。また、フレーム周波数が２５Ｈｚ、レートが５０Ｍｂｐｓ、有効ライン数が５７６本で有効水平画素数が７２０画素のインターレス信号（５７６ｉ信号）およびオーディオ信号も、図３と同一のテープフォーマットによって記録できる。
【００６６】
互いに異なるアジマスの２トラックによって１セグメントが構成される。すなわち、８トラックは、４セグメントからなる。セグメントを構成する１組のトラックに対して、アジマスと対応するトラック番号〔０〕とトラック番号〔１〕が付される。図３に示される例では、前半の８トラックと、後半の８トラックとの間で、トラック番号が入れ替えられると共に、フレーム毎に互いに異なるトラックシーケンスが付される。これにより、アジマスが異なる１組の磁気ヘッドのうち一方が、例えば目詰まりなどにより読み取り不能状態に陥っても、前フレームのデータを利用してエラーの影響を小とできる。
【００６７】
トラックのそれぞれにおいて、両端側にビデオデータが記録されるビデオセクタが配され、ビデオセクタに挟まれて、オーディオデータが記録されるオーディオセクタが配される。なお、この図３および後述する図４は、テープ上のオーディオセクタの配置を示すものである。
【００６８】
図３のトラックフォーマットでは、８チャンネルのオーディオデータを扱うことができるようにされている。Ａ１〜Ａ８は、それぞれオーディオデータの１〜８ｃｈのセクタを示す。オーディオデータは、セグメント単位で配列を変えられて記録される。オーディオデータは、１フィールド期間で発生するオーディオサンプル（例えばフィールド周波数が２９．９７Hzで、サンプリング周波数が４８ｋHzの場合には、８００サンプルまたは８０１サンプル）が偶数番目のサンプルと奇数番目のサンプルとにわけられ、各サンプル群とＡＵＸによって積符号の１ＥＣＣブロックが構成される。
【００６９】
図３では、１フィールド分のデータが４トラックに記録されるので、オーディオデータの１チャンネル当たりの２個のＥＣＣブロックが４トラックに記録される。２個のＥＣＣブロックのデータ（外符号パリティを含む）が４個のセクタに分割され、図３に示すように、４トラックに分散されて記録される。２個のＥＣＣブロックに含まれる複数のシンクブロックがシャフリングされる。例えばＡ１の参照番号が付された４セクタによって、チャンネル１の２ＥＣＣブロックが構成される。
【００７０】
また、ビデオデータは、この例では、１トラックに対して４ＥＣＣブロック分のデータがシャフリング（インターリーブ）され、Ｕｐｐｅｒ  ＳｉｄｅおよびＬｏｗｅｒ  Ｓｉｄｅで各セクタに分割され記録される。Ｌｏｗｅｒ  Ｓｉｄｅのビデオセクタには、所定位置にシステム領域が設けられる。
【００７１】
なお、図３において、ＳＡＴ１（Ｔｒ）およびＳＡＴ２（Ｔｍ）は、サーボロック用の信号が記録されるエリアである。また、各記録エリアの間には、所定の大きさのギャップ（Ｖｇ１，Ｓｇ１，Ａｇ，Ｓｇ２，Ｓｇ３およびＶｇ２）が設けられる。
【００７２】
図３は、１フレーム当たりのデータを８トラックで記録する例であるが、記録再生するデータのフォーマットによっては、１フレーム当たりのデータを４トラック、６トラックなどでの記録することができる。図４Ａは、１フレームが６トラックのフォーマットである。この例では、トラックシーケンスが〔０〕のみとされる。
【００７３】
図４Ｂに示すように、テープ上に記録されるデータは、シンクブロックと称される等間隔に区切られた複数のブロックからなる。図４Ｃは、シンクブロックの構成を概略的に示す。詳細は後述するが、シンクブロックは、同期検出するためのＳＹＮＣパターン、シンクブロックのそれぞれを識別するためのＩＤ、後続するデータの内容を示すＤＩＤ、データパケットおよびエラー訂正用の内符号パリティから構成される。データは、シンクブロック単位でパケットとして扱われる。すなわち、記録あるいは再生されるデータ単位の最小のものが１シンクブロックである。シンクブロックが多数並べられて（図４Ｂ）、例えばビデオセクタが形成される（図４Ａ）。
【００７４】
図５は、記録／再生の最小単位である、ビデオデータのシンクブロックのデータ構成をより具体的に示す。この一実施形態においては、記録するビデオデータのフォーマットに適応して１シンクブロックに対して１個乃至は２個のマクロブロックのデータ（ＶＬＣデータ）が格納されると共に、１シンクブロックのサイズが扱うビデオ信号のフォーマットに応じて長さが変更される。図５Ａに示されるように、１シンクブロックは、先頭から、２バイトのＳＹＮＣパターン、２バイトのＩＤ、１バイトのＤＩＤ、例えば１１２バイト〜２０６バイトの間で可変に規定されるデータ領域および１２バイトのパリティ（内符号パリティ）からなる。なお、データ領域は、ペイロードとも称される。
【００７５】
先頭の２バイトのＳＹＮＣパターンは、同期検出用であり、所定のビットパターンを有する。固有のパターンに対して一致するＳＹＮＣパターンを検出することで、同期検出が行われる。
【００７６】
図６Ａは、ＩＤ０およびＩＤ１のビットアサインの一例を示す。ＩＤは、シンクブロックが固有に持っている重要な情報を持っており、各２バイト（ＩＤ０およびＩＤ１）が割り当てられている。ＩＤ０は、１トラック中のシンクブロックのそれぞれを識別するための識別情報（ＳＹＮＣ  ＩＤ）が格納される。ＳＹＮＣ  ＩＤは、例えば各セクタ内のシンクブロックに対して付された通し番号である。ＳＹＮＣ  ＩＤは、８ビットで表現される。ビデオのシンクブロックとオーディオのシンクブロックとでそれぞれ別個にＳＹＮＣ  ＩＤが付される。
【００７７】
ＩＤ１は、シンクブロックのトラックに関する情報が格納される。ＭＳＢ側をビット７、ＬＳＢ側をビット０とした場合、このシンクブロックに関して、ビット７でトラックの上側（Ｕｐｐｅｒ）か下側（Ｌｏｗｅｒ）かが示され、ビット５〜ビット２で、トラックのセグメントが示される。また、ビット１は、トラックのアジマスに対応するトラック番号が示され、ビット０は、このシンクブロックがビデオデータおよびオーディオデータを区別するビットである。
【００７８】
図６Ｂは、ビデオの場合のＤＩＤのビットアサインの一例を示す。ＤＩＤは、ペイロードに関する情報が格納される。上述したＩＤ１のビット０の値に基づき、ビデオおよびオーディオで、ＤＩＤの内容が異なる。ビット７〜ビット４は、未定義（Ｒｅｓｅｒｖｅｄ）とされている。ビット３および２は、ペイロードのモードであり、例えばペイロードのタイプが示される。ビット３および２は、補助的なものである。ビット１でペイロードに１個あるいは２個のマクロブロックが格納されることが示される。ビット０でペイロードに格納されるビデオデータが外符号パリティであるかどうかが示される。
【００７９】
図６Ｃは、オーディオの場合のＤＩＤのビットアサインの一例を示す。ビット７〜ビット４は、Ｒｅｓｅｒｖｅｄとされている。ビット３でペイロードに格納されているデータがオーディオデータであるか、一般的なデータであるかどうかが示される。ペイロードに対して、圧縮符号化されたオーディオデータが格納されている場合には、ビット３がデータを示す値とされる。ビット２〜ビット０は、ＮＴＳＣ方式における、５フィールドシーケンスの情報が格納される。すなわち、ＮＴＳＣ方式においては、ビデオ信号の１フィールドに対してオーディオ信号は、サンプリング周波数が４８ｋＨｚの場合、８００サンプルおよび８０１サンプルの何れかであり、このシーケンスが５フィールド毎に揃う。ビット２〜ビット０によって、シーケンスの何処に位置するかが示される。
【００８０】
図５に戻って説明すると、図５Ｂ〜図５Ｅは、上述のペイロードの例を示す。図５Ｂおよび図５Ｃは、ペイロードに対して、１および２マクロブロックのビデオデータ（可変長符号化データ）が格納される場合の例をそれぞれ示す。図５Ｂに示される、１マクロブロックが格納される例では、先頭の３バイトに、後続するマクロブロックの長さを示す長さ情報ＬＴが配される。なお、長さ情報ＬＴには、自分自身の長さを含んでも良いし、含まなくても良い。また、図５Ｃに示される、２マクロブロックが格納される例では、先頭に第１のマクロブロックの長さ情報ＬＴが配され、続けて第１のマクロブロックが配される。そして、第１のマクロブロックに続けて第２のマクロブロックの長さを示す長さ情報ＬＴが配され、続けて第２のマクロブロックが配される。長さ情報ＬＴは、デパッキングのために必要な情報である。
【００８１】
図５Ｄは、ペイロードに対して、ビデオＡＵＸ（補助的）データが格納される場合の例を示す。先頭の長さ情報ＬＴには、ビデオＡＵＸデータの長さが記される。この長さ情報ＬＴに続けて、５バイトのシステム情報、１２バイトのＰＩＣＴ情報、および９２バイトのユーザ情報が格納される。ペイロードの長さに対して余った部分は、Ｒｅｓｅｒｖｅｄとされる。
【００８２】
図５Ｅは、ペイロードに対してオーディオデータが格納される場合の例を示す。オーディオデータは、ペイロードの全長にわたって詰め込むことができる。オーディオ信号は、圧縮処理などが施されない、例えばＰＣＭ形式で扱われる。これに限らず、所定の方式で圧縮符号化されたオーディオデータを扱うようにもできる。
【００８３】
この一実施形態においては、各シンクブロックのデータの格納領域であるペイロードの長さは、ビデオシンクブロックとオーディオシンクブロックとでそれぞれ最適に設定されているため、互いに等しい長さではない。また、ビデオデータを記録するシンクブロックの長さと、オーディオデータを記録するシンクブロックの長さとを、信号フォーマットに応じてそれぞれ最適な長さに設定される。これにより、複数の異なる信号フォーマットを統一的に扱うことができる。
【００８４】
図７Ａは、ＭＰＥＧエンコーダのＤＣＴ回路から出力されるビデオデータ中のＤＣＴ係数の順序を示す。ＤＣＴブロックにおいて左上のＤＣ成分から開始して、水平ならびに垂直空間周波数が高くなる方向に、ＤＣＴ係数がジグザグスキャンで出力される。その結果、図７Ｂに一例が示されるように、全部で６４個（８画素×８ライン）のＤＣＴ係数が周波数成分順に並べられて得られる。
【００８５】
このＤＣＴ係数がＭＰＥＧエンコーダのＶＬＣ部によって可変長符号化される。すなわち、最初の係数は、ＤＣ成分として固定的であり、次の成分（ＡＣ成分）からは、ゼロのランとそれに続くレベルに対応してコードが割り当てられる。従って、ＡＣ成分の係数データに対する可変長符号化出力は、周波数成分の低い（低次の）係数から高い（高次の）係数へと、ＡＣ1 ，ＡＣ2 ，ＡＣ3 ，・・・と並べられたものである。可変長符号化されたＤＣＴ係数をエレメンタリストリームが含んでいる。
【００８６】
ストリームコンバータ１０６では、供給された信号のＤＣＴ係数の並べ替えが行われる。すなわち、それぞれのマクロブロック内で、ジグザグスキャンによってＤＣＴブロック毎に周波数成分順に並べられたＤＣＴ係数がマクロブロックを構成する各ＤＣＴブロックにわたって周波数成分順に並べ替えられる。
【００８７】
図８は、このストリームコンバータ１０６におけるＤＣＴ係数の並べ替えを概略的に示す。（４：２：２）コンポーネント信号の場合に、１マクロブロックは、輝度信号Ｙによる４個のＤＣＴブロック（Ｙ1 ，Ｙ2 ，Ｙ3 およびＹ4 ）と、色度信号Ｃｂ，Ｃｒのそれぞれによる２個ずつのＤＣＴブロック（Ｃｂ1 ，Ｃｂ2 ，Ｃｒ1 およびＣｒ2 ）からなる。
【００８８】
上述したように、ビデオエンコーダ１０２では、ＭＰＥＧ２の規定に従いジグザグスキャンが行われ、図８Ａに示されるように、各ＤＣＴブロック毎に、ＤＣＴ係数がＤＣ成分および低域成分から高域成分に、周波数成分の順に並べられる。一つのＤＣＴブロックのスキャンが終了したら、次のＤＣＴブロックのスキャンが行われ、同様に、ＤＣＴ係数が並べられる。
【００８９】
すなわち、マクロブロック内で、ＤＣＴブロックＹ1 ，Ｙ2 ，Ｙ3 およびＹ4 、ＤＣＴブロックＣｂ1 ，Ｃｂ2 ，Ｃｒ1 およびＣｒ2 のそれぞれについて、ＤＣＴ係数がＤＣ成分および低域成分から高域成分へと周波数順に並べられる。そして、連続したランとそれに続くレベルとからなる組に、〔ＤＣ，ＡＣ1 ，ＡＣ2 ，ＡＣ3 ，・・・〕と、それぞれ符号が割り当てられるように、可変長符号化されている。
【００９０】
ストリームコンバータ１０６では、可変長符号化され並べられたＤＣＴ係数を、一旦可変長符号を解読して各係数の区切りを検出し、マクロブロックを構成する各ＤＣＴブロックに跨がって周波数成分毎にまとめる。この様子を、図８Ｂに示す。最初にマクロブロック内の８個のＤＣＴブロックのＤＣ成分をまとめ、次に８個のＤＣＴブロックの最も周波数成分が低いＡＣ係数成分をまとめ、以下、順に同一次数のＡＣ係数をまとめるように、８個のＤＣＴブロックに跨がって係数データを並び替える。
【００９１】
並び替えられた係数データは、ＤＣ（Ｙ1 ），ＤＣ（Ｙ2 ），ＤＣ（Ｙ3 ），ＤＣ（Ｙ4 ），ＤＣ（Ｃｂ1 ），ＤＣ（Ｃｂ2 ），ＤＣ（Ｃｒ1 ），ＤＣ（Ｃｒ2 ），ＡＣ1 （Ｙ1 ），ＡＣ1 （Ｙ2 ），ＡＣ1 （Ｙ3 ），ＡＣ1 （Ｙ4 ），ＡＣ1 （Ｃｂ1 ），ＡＣ1 （Ｃｂ2 ），ＡＣ1 （Ｃｒ1 ），ＡＣ1 （Ｃｒ2 ），・・・である。ここで、ＤＣ、ＡＣ1 、ＡＣ2 、・・・は、図７を参照して説明したように、ランとそれに続くレベルとからなる組に対して割り当てられた可変長符号の各符号である。
【００９２】
ストリームコンバータ１０６で係数データの順序が並べ替えられた変換エレメンタリストリームは、パッキングおよびシャフリング部１０７に供給される。マクロブロックのデータの長さは、変換エレメンタリストリームと変換前のエレメンタリストリームとで同一である。また、ビデオエンコーダ１０２において、ビットレート制御によりＧＯＰ（１フレーム）単位に固定長化されていても、マクロブロック単位では、長さが変動している。パッキングおよびシャフリング部１０７では、マクロブロックのデータを固定枠に当てはめる。
【００９３】
図９は、パッキングおよびシャフリング部１０７でのマクロブロックのパッキング処理を概略的に示す。マクロブロックは、所定のデータ長を持つ固定枠に当てはめられ、パッキングされる。このとき用いられる固定枠のデータ長を、記録および再生の際のデータの最小単位であるシンクブロック長と一致させている。これは、シャフリングおよびエラー訂正符号化の処理を簡単に行うためである。図９では、簡単のため、１フレームに８マクロブロックが含まれるものと仮定する。
【００９４】
可変長符号化によって、図９Ａに一例が示されるように、８マクロブロックの長さは、互いに異なる。この例では、固定枠である１シンクブロックの長さと比較して、マクロブロック＃１のデータ，＃３のデータおよび＃６のデータがそれぞれ長く、マクロブロック＃２のデータ，＃５のデータ，＃７のデータおよび＃８のデータがそれぞれ短い。また、マクロブロック＃４のデータは、１シンクブロックと略等しい長さである。
【００９５】
パッキング処理によって、マクロブロックが１シンクブロック長の固定長枠に詰め込まれる。過不足無くデータを詰め込むことができるのは、１フレーム期間で発生するデータ量が固定量に制御されているからである。図９Ｂに一例が示されるように、１シンクブロックと比較して長いマクロブロックは、シンクブロック長に対応する位置で分割される。分割されたマクロブロックのうち、シンクブロック長からはみ出た部分（オーバーフロー部分）は、先頭から順に空いている領域に、すなわち、長さがシンクブロック長に満たないマクロブロックの後ろに、詰め込まれる。
【００９６】
図９Ｂの例では、マクロブロック＃１の、シンクブロック長からはみ出た部分が、先ず、マクロブロック＃２の後ろに詰め込まれ、そこがシンクブロックの長さに達すると、マクロブロック＃５の後ろに詰め込まれる。次に、マクロブロック＃３の、シンクブロック長からはみ出た部分がマクロブロック＃７の後ろに詰め込まれる。さらに、マクロブロック＃６のシンクブロック長からはみ出た部分がマクロブロック＃７の後ろに詰め込まれ、さらにはみ出た部分がマクロブロック＃８の後ろに詰め込まれる。こうして、各マクロブロックがシンクブロック長の固定枠に対してパッキングされる。
【００９７】
各マクロブロックの長さは、ストリームコンバータ１０６において予め調べておくことができる。これにより、このパッキング部１０７では、ＶＬＣデータをデコードして内容を検査すること無く、マクロブロックのデータの最後尾を知ることができる。
【００９８】
図１０は、一実施形態で使用されるエラー訂正符号の一例を示し、図１０Ａは、ビデオデータに対するエラー訂正符号の１ＥＣＣブロックを示し、図１０Ｂは、オーディオデータに対するエラー訂正符号の１ＥＣＣブロックを示す。図１０Ａにおいて、ＶＬＣデータがパッキングおよびシャフリング部１０７からのデータである。ＶＬＣデータの各行に対して、ＳＹＮＣパターン、ＩＤ、ＤＩＤが付加され、さらに、内符号のパリティが付加されることによって、１ＳＹＮＣブロックが形成される。
【００９９】
すなわち、ＶＬＣデータの配列の垂直方向に整列する所定数のシンボル（バイト）から１０バイトの外符号のパリティが生成され、その水平方向に整列する、ＩＤ、ＤＩＤおよびＶＬＣデータ（または外符号のパリティ）の所定数のシンボル（バイト）から内符号のパリティが生成される。図１０Ａの例では、１０個の外符号パリティのシンボルと、１２個の内符号のパリティのシンボルとが付加される。具体的なエラー訂正符号としては、リードソロモン符号が使用される。また、図１０Ａにおいて、１ＳＹＮＣブロック内のＶＬＣデータの長さが異なるのは、５９．９４Ｈｚ、２５Ｈｚ、２３．９７６Ｈｚのように、ビデオデータのフレーム周波数が異なるのと対応するためである。
【０１００】
図１０Ｂに示すように、オーディオデータに対する積符号もビデオデータに対するものと同様に、１０シンボルの外符号のパリティおよび１２シンボルの内符号のパリティを生成するものである。オーディオデータの場合は、サンプリング周波数が例えば４８ｋＨｚとされ、１サンプルが１６ビットに量子化される。１サンプルを他のビット数例えば２４ビットに変換しても良い。上述したフレーム周波数の相違に応じて、１ＳＹＮＣブロック内のオーディオデータの量が相違している。前述したように、１フィールド分のオーディオデータ／１チャンネルによって２ＥＣＣブロックが構成される。１ＥＣＣブロックには、偶数番目および奇数番目の一方のオーディオサンプルとオーディオＡＵＸとがデータとして含まれる。
【０１０１】
次に、図２を用いて上述した、同期検出回路１３２について、さらに詳細に説明する。図１１は、この発明による同期検出回路１３２の構成の一例を示す。この同期検出回路１３２は、互いにデータ長の異なるシンクブロックを、自動的に検出できるようにされると共に、セクタの途中で同期パターンのエラーがあっても、前戻り処理を行えるようにされており、この発明の主旨をなすものである。
【０１０２】
なお、以下では、この同期検出回路１３２では、〔Ｌ＞Ｋ〕および〔２Ｋ＞Ｌ〕であるような、２種類の異なるデータ長ＬおよびＫを有するシンクブロックの検出を行うものとする。データ長ＬおよびＫは、所定周波数のクロックのＬおよびＫクロック分に相当する。
【０１０３】
ビットシリアルである入力データが端子１に対して入力される。この入力データは、シフトレジスタＬ１０、シフトレジスタＫ１１、比較（Ｌ）回路１２の一方の入力端、比較（Ｋ）１３回路の一方の入力端およびシンク比較回路１４にそれぞれ供給される。
【０１０４】
シフトレジスタＬ１０およびシフトレジスタＫ１１は、それぞれデータ長ＬおよびＫに対応するビット長を有する。シフトレジスタＬ１０の出力は、６Ｌ分の遅延を有するディレイライン１９と、長さＬの同期パターンに対応した比較（Ｌ）回路１２の他方の入力端に供給される。シフトレジスタＫ１１の出力は、長さＫの同期パターンに対応した比較（Ｋ）回路１３の他方の入力端に供給される。シンク比較回路１４による、同期パターン検出結果と、同期パターンがどのビット位置で一致したかを示すビットシフト量情報とが比較（Ｌ）回路１２および比較（Ｋ）回路１３にそれぞれ供給される。
【０１０５】
比較（Ｌ）回路１２での検出結果およびシフト量が信号ＣＬとしてシンク検出回路１５に供給される。同様に、比較（Ｋ）回路１３での検出結果およびシフト量が信号ＣＫとしてシンク検出回路１５に供給される。シンク検出回路１５では、信号ＣＬあるいは信号ＣＫに基づき、シンク情報の検出ならびホールドがなされる。ホールドされたシンク情報は、位相制御回路１６に供給される。位相制御回路１６では、この情報に基づきシンクＲＡＭ１７へのシンク情報の書き込みアドレスを求める。
【０１０６】
シンク情報は、このアドレスに基づきシンクＲＡＭ１７に書き込まれる。シンクＲＡＭ１７は、全体で（７Ｌ−Ｋ）分の長さを有し、書き込まれたデータは、例えばクロックに基づきデータ長に対応したアドレスを移動され、最終的にシンクＲＡＭ１７から出力される。また、図１１に示されるように、シンクＲＡＭ１７中の（６Ｌ−Ｋ）の長さの前半部分１７Ａと、Ｌの長さの後半部分１７Ｂとの中間から、イナーシャ回路１８への出力がなされる。
【０１０７】
位相制御回路１６によるシンクＲＡＭ１７のアドレス制御により、データの位相が制御され、前戻り処理がなされる。シンクＲＡＭ１７における、前半部分１７Ａからシンク情報が出力され、イナーシャ回路１８に供給される。
【０１０８】
一方、出力制御回路２０には、シンクＲＡＭ１７から、位相制御回路１６のアドレス制御に基づく分だけ遅延されたシンク情報が供給されると共に、イナーシャ回路１８で生成された同期パルスが供給される。供給されたこれらのシンク情報および同期パルスに基づき、ディレイライン１９に格納された入力データが読み出され、シンクブロックとして出力端２１に導出される。また、イナーシャ回路１８で生成された同期パルスは、出力端２２にも導出される。
【０１０９】
なお、同期パルスが検出されておらず、イナーシャ回路１８からの同期パルスのみで出力データの同期がとられている場合、出力制御回路２０から信号Ｆａｂ−ＳＹＮＣが出力される。この信号Ｆａｂ−ＳＹＮＣは、位相制御回路１６に供給され、前戻り処理がなされる。
【０１１０】
次に、上述した同期検出回路１３２での処理について、さらに詳細に説明する。上述したように、シンクブロックは、先頭の２バイトに同期パターンが配され、３バイト目にＩＤ番号（ＩＤ０）、４バイト目に付加情報（ＩＤ１）が配される。付加情報には、このシンクブロックに格納されているデータの種別が記される。
【０１１１】
シンクブロックは、実際には、記録媒体から再生されたシリアルデータを単純に、８ビット毎にシリアル−パラレル変換された１バイト単位のデータを扱うため、元のシンクブロックを構成するデータに対してビットシフトされた状態で入力される。この様子を、図１２に示す。入力データは、図１２Ａのように単純に８ビット（１オクテット）を単位として扱われる。図１２Ｂに一例が示されるように、この入力データの区切りと元の（記録時の）データの区切りとは、必ずしも対応しておらず、各バイトのデータは、例えば図１２Ｃに示されるように、入力データの区切りに対して、この例では３ビット、シフトしている。
【０１１２】
入力データと元のデータとのビットシフト量は、同期パターンの検出時に、そのデータをどれだけシフトすれば固有の同期パターンになるかによって判断される。ここでは、入力したデータ列のビットシフト量が０で、元のデータと一致しているとして説明する。この例では、入力データと、入力に対してＬおよびＫクロック分遅延されたデータを参照する。そして、それらのデータを、ビットシフトした値が固有の同期パターンと一致するかどうか、ＩＤ番号の連続性およびＩＤ情報の同一性を検証し、全てが適正であった場合に、同期パターンが検出されたと判断している。
【０１１３】
図１３Ａは、入力端１から入力される入力データの一例を示す。同期パターンを先頭とする各シンクブロックの長さがＬで示される。この入力データが入力端１に供給され、シフトレジスタＬ１０およびシフトレジスタＫ１１に、それぞれ順次供給される。データが入力され続けると、シフトレジスタＬ１０内のレジスタが図１４Ａのような状態となる。なお、図１４Ａ中で、ＳＹＮＣ（Ｌ）は、同期パターンの前半の８ビットを示し、ＳＹＮＣ（Ｈ）は、後半の８ビットを示す。
【０１１４】
入力端１からの直接的な入力データと、シフトレジスタＬ１０の出力とが比較（Ｌ）回路１２の一方および他方の入力端に供給される。例えば、比較（Ｌ）回路１２の一方の入力端に供給されるデータは、図１４Ａの「Ａ」の位置のデータであり、他方の入力端に供給されるデータは、「Ｂ」の位置のデータである。
【０１１５】
比較（Ｌ）回路１２は、例えば図１５に一例が示されるような構成とされる。なお、比較（Ｋ）回路１３も、同様の構成とされる。シフトレジスタＬ１０が端子３０から入力され、８ビットパラレルのレジスタ３１、３２に８ビットずつが格納される。同様に、入力端１からの入力データが端子３４から入力され、８ビットパラレルのレジスタ３５、３６に８ビットずつが格納される。これら、レジスタ３１、３２に格納されたデータと、レジスタ３５、３６に格納されたデータとが一致するかどうかを、ＥＸＯＲ回路３３、３７ならびにＮＯＲ回路３８を用いて調べる。この様子を、図１４Ｂに示す。比較結果は、出力端３９に導出される。
【０１１６】
なお、入力データは、予めシンク比較回路１４で同期パターンと一致するかどうかが調べられ、その結果が比較（Ｌ）回路１２および比較（Ｋ）回路１３にそれぞれ通知される。シンク比較回路１４では、図１６に一例が示されるように、内部でラッチしている入力データに対して、各ビット位置で８ビットの同期パターンと比較する。シンク比較回路１４から、比較（Ｌ）回路１２および比較（Ｋ）回路１３に対して、同期パターンが検出されたかどうかを示す検出結果と、同期パターンが検出された場合、その同期パターンがどのビット位置で一致したのかを示すビットシフト量とが供給される。
【０１１７】
このような処理を行うことによって、データ長Ｌの間隔で同期パターンが入力されると、比較（Ｌ）回路１２では、シンク比較回路１４で検出されたのと同一のビット位置で同期パターンが一致したことを検出することができる。そして、検出結果とビットシフト量とが信号ＣＬとして出力される。これにより、図１３Ａに示される各シンクブロックの位置を確認することができる。
【０１１８】
一方、シフトレジスタＫ１１においては、レジスタのビット長が入力されているシンクブロックのバイト数よりも短いので、上述した図１４Ａに示されるような状態にはならない。こちらの検出回路側で同期パターンを検出することが無い。
【０１１９】
同様に、データ長がＫであるシンクブロックが連続的に入力されると、このときには、シフトレジスタＫ１１および比較（Ｋ）回路１３が、上述した図１４Ａおよび図１４Ｂの状態となるため、同期パターンの一致を検出することができる。また、この場合、シフトレジスタＬ１０および比較（Ｌ）回路１２は、図１４Ａおよび図１４Ｂの状態にならないため、こちらの検出回路側では、同期パターンが検出されることがない。
【０１２０】
このように、図１１の回路を用いて、入力データ上に特別にデータ長の情報を持たせなくても、複数のシンクブロックを検出することができる。原理的には、検出するデータ長毎に、シフトレジスタおよび比較回路を設けることで、同時に検出することが可能なデータ長の種類を増やすことができる。
【０１２１】
次に、入力したデータを出力する際の、シンクブロックの先頭の位置を示す同期パルスを生成する方法について説明する。本来、この同期検出回路１３２で扱われるデータは、図１３Ａで示したように、シンクブロックが連続的に入力されるものである。しかしながら、記録ならびに伝送系の過程で生じたエラーなどのため、データの一部若しくは連続したある区間だけ消失している可能性がある。シンクブロックのデータ部分、すなわちデータパケットは、エラー訂正符号を構成しているので、このように同期パターンを含むデータの一部が欠落しても、エラー訂正ができる可能性がある。しかし、エラー訂正処理を実行させるためには、エラー訂正符号の先頭、つまりシンクブロックの先頭の位置が正しく検出されていることが必要である。
【０１２２】
そこで、同一セクタ内では、同じ長さのシンクブロックが連続して記録されていることを考えると、一度、特定のデータ長で同期パターンを検出したならば、その時点でのデータ長の間隔でシンクブロックが並んでいる可能性が高いと考えられる。したがって、同期パターンを検出できなくても、次に同期パターンを検出するまで、前回検出された同期パルスを出力し続けることにより、この同期パルスに基づきデータを再生することができる可能性がある。例えば、図１３Ｃに示されるように、シンクブロック長に対応する同期パルスに基づき、図１３Ｂの如く、シンクブロックを正しく再生することができる。
【０１２３】
このための手段として、一度、同期パターンを検出できたなら、出力データの先頭にタイミングを合わせて一定間隔でパルスを出力するような回路を用いる。上述したイナーシャ回路１８がこの回路に相当する。
【０１２４】
図１７は、上述のイナーシャ回路１８の構成の一例を示す。この回路１８は、データ長ＬおよびＫの２種類のデータ長に対応したものである。端子５０に対して、データ長をＬあるいはＫの何れかに決定するための、識別信号Ｌ／Ｋが供給される。識別信号Ｌ／Ｋは、例えば、同期パターンの検出をシフトレジスタ１０Ｌを用いて行ったか、シフトレジスタＫ１１を用いて行ったかを示す識別信号である。また、端子５１に対して、同期パターンの検出のタイミングに対応した信号（スタートパルス）が供給される。
【０１２５】
スタートパルスは、Ｌ／Ｋカウンタ５２のスタート端子ＳＴに供給されると共に、当初端子５１側が選択されているスイッチ回路５４を介して、ＯＲ回路５８の一方の入力端に供給される。ＯＲ回路５８の出力は、後述するカウンタ５９のロード入力端に供給される。
【０１２６】
端子５０に入力された識別信号Ｌ／Ｋは、Ｌ／Ｋカウンタ５２のイネーブル端子ＥＮに供給されると共に、スイッチ回路５３の選択制御信号として用いられる。スイッチ回路５３は、この識別信号Ｌ／Ｋの内容に応じて入力端５３Ａおよび５３Ｂを選択される。入力端５３Ａおよび５３Ｂの選択に応じて、カウンタ５９のロードデータ端子に対して、データ長ＬおよびＫに対応した初期値が例えば図示されないシステムコントローラから供給されロードされる。
【０１２７】
カウンタ５９は、所定のクロックに基づき、ロードされた初期値からカウントダウンする。そして、カウント値が〔０〕になったところで、同期パルスを１クロック分、出力する。出力された同期パルスは、出力端６０に導出されると共に、ＯＲ回路５８の他方の入力端に供給される。同期パルスが出力されると、再度、スイッチ回路５３を介して初期値がロードされ、カウントダウンが再開される。
【０１２８】
カウンタ５９でのカウントは、ＯＲ回路５８から出力されるパルスを起点として開始される。すなわち、端子５１から供給されたスタートパルスか、あるいは、カウンタ５９から出力される同期パルスの何れかが起点とされる。そして、カウントの途中であっても、ＯＲ回路５８からのパルスが供給されれば、ロードデータ端子から初期値がロードされ、その初期値からのカウントダウンが開始される。したがって、入力データの同期パターンの検出位置が変わった場合でも、カウントの途中で初期値がロードされるので、入力データに追随した同期パルスを出力することができる。なお、スイッチ回路５４は、この回路１８の動作に応じて適宜選択される。スイッチ回路５４の選択によっては、後述するＬ／Ｋカウンタ５２から出力が起点とされる。
【０１２９】
図１８は、データ長がＬである場合の、イナーシャ回路１８での動作タイミングの一例を示す。カウンタ５９では、図１８Ａのクロックに基づきカウントダウンが行われる。例えば、タイミングＡでスタートパルスと識別信号Ｌ／Ｋとが入力される（図１８Ｂおよび図１８Ｃ）。すると、次のクロックで、ロードデータ端子からデータ長Ｌに対応した初期値が入力され、初期値からのカウントダウンがなされる（図１８Ｄ）。そして、カウント値が〔０〕になると（タイミングＢ）、スタートパルスが入力されなくても、図１８Ｅに示されるように同期パルスが出力される。これにより、一度スタートされると、一定間隔で同期パルスを出力することができる。
【０１３０】
また、タイミングＣのように、カウンタ５９によるカウントダウンの途中でスタートパルスが入力されると、その時点で初期値がロードされる。さらに、タイミングＤのように、カウント値が〔０〕になるのとスタートパルスの入力とが同時でも、上述のタイミングＢと同様に、その時点で初期値がロードされる。
【０１３１】
このように、スタートパルスが入力されてからＬクロック後に、同期パルスが出力される。一方、データ長がＫの場合でも、イナーシャ回路１８内で（Ｌ−Ｋ）クロック分のディレイが調整され（後述する）、その後、カウンタ５９でのカウントダウンが開始される。そのため、出力データ（シンクブロック）を出力するのに際して、Ｌクロック分だけ遅延させる必要がある。この出力データの遅延は、図１１におけるディレイライン１９内の、ディレイ１９Ｂを用いて行われる。
【０１３２】
次に、次に、同期パターンの検出結果をイナーシャ回路１８に伝達する方法について、図１９〜図２１を用いて説明する。先ず、図２０を用いて、データ長がＬの場合について説明する。図１９は、タイミングＡが最も新しい時間に入力された同期パターンを示し、入力端子１に対して同期パターンがＦ、Ｅ、Ｄ、Ｃ、ＢおよびＡの順番で入力されることが示される。なお、Ａ、Ｂ、Ｃ、Ｄ、ＥおよびＦそれぞれのタイミングで入力された同期パターンに対応したシンクブロックを、それぞれシンクブロックＡ、Ｂ、Ｃ、Ｄ、ＥおよびＦと称する。
【０１３３】
データ長がＬである場合、これらのシンクブロックＡ〜Ｆは、シンクブロックＡがシフトレジスタＬ１０に入力された時点で、シフトレジスタＬ１０およびディレイライン１９に対して、図２０のように格納される。すなわち、シフトレジスタＬ１０には、シンクブロックＡが格納され、ディレイライン１９には、先頭から、シンクブロックＢ〜Ｆが順に格納されている。また、シンクブロックＦが当該セクタの先頭のシンクブロックであるとする。
【０１３４】
図１９において、Ｆ〜Ｃまでの位置で同期パターンが検出できず、ＢおよびＡの位置で同期パターンが検出されているものとする。この場合、シンクブロックＢに対してイナーシャ回路１８を起動させなければならない。一方、このシンクブロックＢは、ディレイライン１９の先頭に格納されている（図２０）。この位置ではまだシンクブロックの出力はできないので、同期パターンの検出情報を保管しておかなければならない。そのため、シンクＲＡＭ１７が用いられる。
【０１３５】
同期パターンの検出情報、すなわち同期検出がなされたことを示す情報、データ長情報およびビットシフト量は、図２０に示されるように、（７Ｌ−Ｋ）分の長さを有するシンクＲＡＭ１７の先頭から（Ｌ−Ｋ）の位置、すなわち、後端から６Ｌの位置に格納される。
【０１３６】
ここで、同期パルスを生成し、同期を行う位置を、セクタの先頭に対応する図１９におけるＦとする。すると、同期パターンの検出情報は、図２０に示すシンクＲＡＭ１７のＦの位置に格納すればよい。また、図２０に示されるように、シンクＲＡＭ１７の後端側から１Ｌ分戻った位置から、イナーシャ回路１８に対して同期パターンの検出情報を出力する。これにより、ディレイライン１９に格納されたシンクブロックＦと同期パルスとのタイミングが一致することになる。
【０１３７】
同様に、データ長がＫの場合の例を図２１に示す。基本的には、上述のデータ長がＬの場合と動作は同じである。但し、データ長がＫの場合には、シンクＲＡＭ１７への同期パターン情報の書き込み位置は、シンクＲＡＭ１７の先頭からとなる。これにより、ディレイライン１９に格納されたシンクブロックの位置と、シンクＲＡＭ１７に格納される同期パターン情報の位置とが対応することになる。なお、データ長がＫの場合にも、イナーシャ回路１８への出力は、シンクＲＡＭ１７の後端側から１Ｌ分戻った位置とされる。
【０１３８】
以上において、同期パターンの検出情報の、シンクＲＡＭ１７への先頭から数えた書き込み位置と、前戻り量との関係式は、
データ長Ｌの場合：書き込み位置ＭＬ＝Ｌ−Ｋ＋戻り量×Ｌ＋α  ・・（１）
データ長Ｋの場合：書き込み位置ＭＫ＝戻り量×Ｋ＋α          ・・（２）
となる。ここで、αは、処理による遅延の補正量である。なお、戻り量とは、図１９に示される戻り量である。この例では、セクタ内でＩＤ番号が連続しているので、Ｂの位置のＩＤ番号と、当該セクタの先頭の、既知であるＩＤ番号の差分からこの戻り量を求めている。
【０１３９】
このように、互いに異なる長さのシンクブロックから構成されているデータ列におけるセクタ（１セクタは、単一の長さのシンクブロックから構成されている）の先頭においての前戻り処理が可能とされる。
【０１４０】
次に、セクタの途中で同期パターンが検出できなくなった場合の、前戻り処理について説明する。当該セクタの読み出し中において、連続して同期パターンの検出ができなくなり、その後、当該セクタ内で再度、同期パターンが検出できた場合、ある一定のシンクブロック数分だけ過去に遡って、早期パルスを発生させる処理を行う。
【０１４１】
先ず、出力制御回路２０において、所定のシンクブロック数以上、同期パターンが検出できない状態であるかどうかが判断される。上述したように、出力制御回路２０に対して、シンクＲＡＭ１７から同期パターン検出情報が供給されると共に、イナーシャ回路１８から同期パルスが供給される。出力制御回路２０におて、これらの信号ならびに情報を用いて、この判断を行う。すなわち、同期パルスをトリガにして、シンクＲＡＭ１７の出力を検査する。
【０１４２】
図２２は、この処理を行うための構成の一例を示す。カウンタ７３のイネーブル端子ＣＥに対して、ＡＮＤ回路７２の出力が接続され、端子７１から供給されるシンクＲＡＭ１７からの同期パターン検出情報内の、同期検出ビットを反転したものと、端子７０から供給されるイナーシャ回路１８からの同期パルスとのＡＮＤをとった値が供給される。これにより、同期パルスが検出されておらず、イナーシャ回路１８によって生成された同期パルスのみの場合（この状態を、Ｆａｂ−ＳＹＮＣと称する）には、カウンタ７３がカウントアップされる。
【０１４３】
なお、カウンタ７３は、同期パターンが検出され、端子７１の同期パターン検出ビットが立ったら、リセットされる。
【０１４４】
カウンタ７３の出力は、比較回路７５のデータ端子に入力される。比較回路７５のＲｅｆ端子には、例えば図示されないシステムコントローラから端子７４を介して供給された、Ｆａｂ−ＳＹＮＣ検出レベルが入力される。比較回路７５では、カウンタ７３のカウント値がＦａｂ−ＳＹＮＣ検出レベルを越えたら、例えば値が〔１〕のＦａｂ−ＳＹＮＣ検出信号を出力する。例えば、５シンクブロック以上、Ｆａｂ−ＳＹＮＣが続いたら、Ｆａｂ−ＳＹＮＣ検出信号を出力する。この信号は端子７６から位相制御回路１６に対して供給される。
【０１４５】
位相制御回路１６では、Ｆａｂ−ＳＹＮＣ検出信号の値が〔１〕であるときに、同期パターンを検出した旨をシンク検出回路１５から受け取ったら、予め設定されている前戻り量だけ前戻り処理を行うように、シンクＲＡＭ１７に対する同期パターン検出情報の書き込みアドレスを作成する。そして、受け取った同期パターン検出情報を、このアドレスに基づきシンクＲＡＭ１７に書き込む。これによる前戻り処理は、図１９〜図２１を用いて既に説明した方法と同一になされる。
【０１４６】
なお、位相制御回路１６では、上述した、セクタ先頭での前戻り処理と、このセクタ途中での前戻り処理とが重なった場合には、セクタ先頭での前戻り処理を優先的に行う。
【０１４７】
また、Ｆａｂ−ＳＹＮＣ検出信号は、図２２に示される構成に限らず、例えば、図１７に点線で示されるように、イナーシャ回路１８にＦａｂ−ＳＹＮＣ回路５５を設け、これにより出力するようにしてもよい。すなわち、Ｆａｂ−ＳＹＮＣ回路５５は、カウンタ５９から出力される同期パルスによってカウントアップするカウンタである。このカウンタは、端子５１から供給されるスタートパルスによってリセットされる。Ｆａｂ−ＳＹＮＣ回路５５のカウント値は、Ｆａｂ−ＳＹＮＣ信号として端子５６に導出される。Ｆａｂ−ＳＹＮＣ信号は、位相制御回路１６に供給される。
【０１４８】
同期パターン検出情報は、出力データへ反映される。すなわち、最終出力段である出力制御回路２０では、イナーシャ回路１８の出力と、同期パターン検出情報とに基づき、ディレイライン１９からの出力データを、ビットシフト量だけシフトさせ、元のデータの１バイト単位に復元する。
【０１４９】
なお、上述では、データ長がＬおよびＫの間隔での同期パターンの参照を行っているが、これはこの例に限定されない。すなわち、同様の処理で、Ｌ，２，３，・・・，ｎＬ、Ｋ，２Ｋ，３Ｋ，・・・，ｍＫの間隔で、同期パターンの参照を行うことも、可能である。
【０１５０】
また、上述では、この記録媒体として磁気テープを用いるようにしているが、これはこの例に限定されない。この発明は、例えば、ハードディスクや光磁気ディスクなどの、ディスク状記録媒体に適用することが可能である。また、記録媒体だけでなく、ネットワークなどの通信を介して伝送されたデータに対しても適用可能である。
【０１５１】
【発明の効果】
以上説明したように、この発明によれば、互いに異なるデータ長のシンクブロックを自動的に検出し、イナーシャ回路による同期パルス出力を制御する情報を、データ長に応じて、シンクＲＡＭの前戻り処理を行いたい位置に対応して書き込むようにしている。そのため、同期信号の検出回路として不可欠な、セクタ先頭での前戻り処理を、互いに異なるシンクブロック長を持つ記録フォーマットで実現できるという効果がある。
【０１５２】
また、この発明によれば、Ｆａｂ−ＳＹＮＣ検出信号によって、セクタの途中でも、同期検出の前戻り処理を行うことができるという効果がある。
【０１５３】
、ノントラッキング再生を行うような再生装置では、１本のトラックを複数のヘッドでトレースするために、それぞれのヘッドからの出力においては、トラックの途中から再生されたデータも処理しなければいけない。すなわち、セクタの先頭以外でも、同期をとり直す必要がでてくる。この発明によれば、セクタの途中でも、前戻り処理ができるので、同期検出能力を向上させることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の一実施形態の記録側の構成を示すブロック図である。
【図２】この発明の一実施形態の再生側の構成を示すブロック図である。
【図３】トラックフォーマットの一例を示す略線図である。
【図４】トラックフォーマットの他の例を示す略線図である。
【図５】シンクブロックの構成の複数の例を示す略線図である。
【図６】シンクブロックに付加されるＩＤおよびＤＩＤの内容を示す略線図である。
【図７】ビデオエンコーダの出力の方法と可変長符号化を説明するための略線図である。
【図８】ビデオエンコーダの出力の順序の並び替えを説明するための略線図である。
【図９】順序の並び替えられたデータをシンクブロックにパッキングする処理を説明するための略線図である。
【図１０】ビデオデータおよびオーディオデータに対するエラー訂正符号を説明するための略線図である。
【図１１】この発明による同期検出回路の構成の一例を示すブロック図である。
【図１２】入力データのビットシフトを説明するための略線図である。
【図１３】入力データならびに同期パルスを説明するための略線図である。
【図１４】シフトレジスタを用いたシンク検出を説明するための略線図である。
【図１５】比較（Ｌ）回路および比較（Ｋ）回路の構成の一例を示すブロック図である。
【図１６】シンク比較回路での同期パターン検出を説明するための略線図である。
【図１７】この発明によるイナーシャ回路の構成の一例を示すブロック図である。
【図１８】イナーシャ回路での動作タイミングの一例を示すタイミングチャートである。
【図１９】同期パターンの検出結果をイナーシャ回路に伝達する方法を説明するための略線図である。
【図２０】同期パターンの検出結果をイナーシャ回路に伝達する方法を説明するための略線図である。
【図２１】同期パターンの検出結果をイナーシャ回路に伝達する方法を説明するための略線図である。
【図２２】Ｆａｂ−ＳＹＮＣ検出信号を出力する構成の一例を示すブロック図である。
【図２３】トラック上の各セクタの配置の一例を概略的に示す略線図である。
【図２４】セクタの先頭で２個連続して同期パターンを検出できない例を示す略線図である。
【図２５】従来の技術による前戻り処理を行う同期検出回路の構成の一例を示すブロック図である。
【図２６】セクタの先頭から読み出された入力データの一例を概略的に示す略線図である。
【符号の説明】
１０・・・シフトレジスタＬ、１１・・・シフトレジスタＫ、１２・・・比較（Ｌ）回路、１３・・・比較（Ｋ）回路、１４・・・シンク比較回路、１５・・・シンク検出回路、１６・・・位相制御回路、１７・・・シンクＲＡＭ、１８・・・イナーシャ回路、１９・・・ディレイライン、２０・・・出力制御回路、
５９・・・カウンタ、７３・・・カウンタ、比較回路、１００・・・記録再生装置、１１４・・・ＡＵＸ付加回路、１１６・・・外符号エンコーダ、１１７・・・シャフリング、１１８・・・ＩＤ付加回路、１１９・・・内符号エンコーダ、１２０・・・同期付加回路、１２３・・・磁気テープ、１３２・・・同期検出回路、１３３・・・内符号デコーダ、１３４・・・ＩＤ補間回路、１５１・・・デシャフリング回路、１５２・・・外符号デコーダ、１５３・・・ＡＵＸ分離回路、１５５・・・補間回路、１５６・・・出力部
【図１】
0004010067.tif 000002
【図２】
0004010067.tif 000003
【図３】
0004010067.tif 000004
【図４】
0004010067.tif 000005
【図５】
0004010067.tif 000006
【図６】
0004010067.tif 000007
【図７】
0004010067.tif 000008
【図８】
0004010067.tif 000009
【図９】
0004010067.tif 000010
【図１０】
0004010067.tif 000011
【図１１】
0004010067.tif 000012
【図１２】
0004010067.tif 000013
【図１３】
0004010067.tif 000014
【図１４】
0004010067.tif 000015
【図１５】
0004010067.tif 000016
【図１６】
0004010067.tif 000017
【図１７】
0004010067.tif 000018
【図１８】
0004010067.tif 000019
【図１９】
0004010067.tif 000020
【図２０】
0004010067.tif 000021
【図２１】
0004010067.tif 000022
【図２２】
0004010067.tif 000023
【図２３】
0004010067.tif 000024
【図２４】
0004010067.tif 000025
【図２５】
0004010067.tif 000026
【図２６】
0004010067.tif 000027