(57)【特許請求の範囲】
【請求項１】
（１）基板を提供する工程と、
（２）前記基板上にパターン化マスク層を形成する工程と、
（３）前記パターン化マスク層をマスクとして前記基板内に深いトレンチを形成する工程と、
（４）前記基板における前記深いトレンチ底部周囲にドーピング領域を形成する工程と、
（５）前記深いトレンチ内表面にキャパシタ誘電層を形成する工程と、
（６）前記深いトレンチを充填するように第１の伝導層を形成する工程と、
（７）前記第１の伝導層の上部のみを部分的に除去し、前記工程（６）にて前記第１の伝導層内に生成される隙間を露出する工程と、
（８）前記基板上と、前記第１の伝導層上とに同形のカラー酸化層を形成する工程と、
（９）前記カラー酸化層上に、前記カラー酸化層のエッチング条件におけるエッチング選択比が高いカラーライナー層を形成する工程と、
（１０）前記カラーライナー層を、前記深いトレンチ内壁に当たる部分のみを残すように、部分的に除去する工程と、
（１１）前記カラー酸化層を、前記マスク層表面及び前記第１の伝導層上部に当たる部分のみを除去するように、部分的に除去する工程と、
（１２）前記深いトレンチ内壁に当たるカラーライナー層をマスクとして、前記第１の伝導層上及び前記隙間内に残留のカラー酸化層を除去する工程と、
（１３）前記深いトレンチ内壁に当たるカラーライナー層を除去する工程と、
（１４）前記深いトレンチを充填するように第２の伝導層を形成する工程とからなる深いトレンチ型キャパシタ製造方法。
【請求項２】
前記カラーライナー層の材質としては、窒化シリコン、多結晶シリコン及び窒化酸化シリコンからなる一族のうちいずれか一種が用いられることを特徴とする請求項１に記載の深いトレンチ型キャパシタ製造方法。
【請求項３】
前記工程（１０）において前記カラーライナー層を部分的に除去する方法は異方性エッチング法からなることを特徴とする請求項１または２に記載の深いトレンチ型キャパシタ製造方法。
【請求項４】
前記工程（１１）において前記カラー酸化層を部分的に除去する方法は異方性エッチング法からなることを特徴とする請求項１乃至３のうちいずれか一項に記載の深いトレンチ型キャパシタ製造方法。
【請求項５】
前記工程（１２）において前記残留のカラー酸化層を除去する方法はウェットエッチング法からなることを特徴とする請求項１乃至４のうちいずれか一項に記載の深いトレンチ型キャパシタ製造方法。
【請求項６】
前記第１の伝導層、第２の伝導層及びカラーライナー層は何れもドーピング多結晶シリコンからなることを特徴とする請求項１乃至５のうちいずれか一項に記載の深いトレンチ型キャパシタ製造方法。
【請求項７】
前記ドーピング多結晶シリコンはｉｎ−ｓｉｔｕドーピング法でドーピングしＣＶＤ法を施すことにより形成されることを特徴とする請求項６に記載の深いトレンチ型キャパシタ製造方法。
【請求項８】
前記工程（４）は、
（ａ）前記深いトレンチ内表面に同形のドーピング絶縁層を形成する工程と、
（ｂ）前記深いトレンチを部分的に充填し前記ドーピング絶縁層が部分的に露出されるように、前記深いトレンチ底部にフォトレジスト層を形成する工程と、
（ｃ）前記ドーピング絶縁層を、前記フォトレジスト層に被覆されていない部分を除去し、深いトレンチ底部周囲に当たる部分を残すように、部分的に除去する工程と、
（ｄ）前記深いトレンチ内壁にサイドウォールを形成する工程と、
（ｅ）前記フォトレジスト層を除去する工程と、
（ｆ）加熱で前記ドーピング絶縁層内の不純物を前記基板内に拡散させドーピング領域を形成する工程と、
（ｇ）前記深いトレンチ底部に当たるドーピング絶縁層及び前記深いトレンチ内壁に当たるサイドウォールを除去する工程とからなることを特徴とする請求項１乃至７のうちいずれか一項に記載の深いトレンチ型キャパシタ製造方法。
【請求項９】
前記ドーピング絶縁層の材質は砒素イオンがドーピングされた酸化シリコンからなることを特徴とする請求項８に記載の深いトレンチ型キャパシタ製造方法。
【請求項１０】
前記キャパシタ誘電層の材質は酸化シリコン／窒化シリコンからなることを特徴とする請求項１乃至９のうちいずれか一項に記載の深いトレンチ型キャパシタ製造方法。
【請求項１１】
（I）パターン化マスク層と、当該パターン化マスク層で領域を規定された深いトレンチであって、その底部周囲にドーピング領域が形成されて当該ドーピング領域の内表面にキャパシタ誘電層が形成される深いトレンチとを備える基板を提供する工程と、
（II）前記深いトレンチを充填するように第１のドーピング多結晶シリコン層を形成する工程と、
（III）前記第１のドーピング多結晶シリコン層の上部のみを部分的に除去し、前記工程（II）にて前記第１のドーピング多結晶シリコン層内に生成される隙間を露出する工程と、
（IV）前記基板上と、前記第１のドーピング多結晶シリコン層上とに同形のカラー酸化層を形成する工程と、
（V）前記深いトレンチ内壁に当たるカラー酸化層上に、前記カラー酸化層のエッチング条件におけるエッチング選択比が高いカラーライナー層を形成する工程と、
（VI）前記カラー酸化層を、前記パターン化マスク層表面及び前記第１のドーピング多結晶シリコン層上部に当たる部分のみを除去するように、部分的に除去する工程と、
（VII）前記深いトレンチ内壁に当たるカラーライナー層をマスクとして、前記第１のドーピング多結晶シリコン層上及び前記隙間内に残留のカラー酸化層を除去する工程と、
（VIII）前記深いトレンチを充填するように第２のドーピング多結晶シリコン層を形成する工程とからなる深いトレンチ型キャパシタ製造方法。
【請求項１２】
前記カラーライナー層の材質は窒化シリコンであることを特徴とする請求項１１に記載の深いトレンチ型キャパシタ製造方法。
【請求項１３】
前記カラーライナー層の材質は多結晶シリコンであることを特徴とする請求項１１に記載の深いトレンチ型キャパシタ製造方法。
【請求項１４】
前記工程（V）は、前記カラー酸化層上に多結晶シリコン層を形成する工程と、異方性エッチング法で該多結晶シリコン層を部分的に除去する工程からなることを特徴とする請求項１３に記載の深いトレンチ型キャパシタ製造方法。
【請求項１５】
前記カラーライナー層の材質としては、窒化シリコンおよび窒化酸化シリコンからなる一族のうちいずれか一種が用いられることを特徴とする請求項１１に記載の深いトレンチ型キャパシタ製造方法。
【請求項１６】
前記工程（VII）の直後且つ工程（VIII）の前に、前記カラーライナー層を除去することを特徴とする請求項１５に記載の深いトレンチ型キャパシタ製造方法。
【請求項１７】
前記工程（VI）において前記カラー酸化層を部分的に除去する方法は異方性エッチング法からなることを特徴とする請求項１１乃至１６のうちいずれか一項に記載の深いトレンチ型キャパシタ製造方法。
【請求項１８】
前記工程（VII）において前記残留のカラー酸化層を除去する方法はウェットエッチング法からなることを特徴とする請求項１１乃至１７のうちいずれか一項に記載の深いトレンチ型キャパシタ製造方法。
【請求項１９】
前記工程（VII）において、希釈されたＨＦをエッチング液として前記残留のカラー酸化層を除去することを特徴とする請求項１８に記載の深いトレンチ型キャパシタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は動的随時アクセスメモリ（ＤＲＡＭ）のキャパシタ製造方法に関わり、特に深いトレンチ型キャパシタ製造方法に関する。
【０００２】
【従来の技術】
深サブミクロン（Ｄｅｅｐ  Ｓｕｂ−Ｍｉｃｒｏｎ）レベルの半導体製造工程では、素子のサイズが小型化しつつある。そこで、ＤＲＡＭの場合、そのキャパシタのスペースが縮小しつつある。一方、計算機のアプリケーションは益々膨大化となり、即ち、所要な記憶容量は益々増加する傾向がある。このため、ＤＲＡＭに対し、そのサイズを更に縮小させるが容量を更に増大させるという要望がある。従って、既存のＤＲＡＭにおけるキャパシタの製造方法を更に改進する必要がある。
【０００３】
ＤＲＡＭにおけるキャパシタ構造としては、主に二種類、即ち、スタックトキャパシタ（Ｓｔａｃｋ  Ｃａｐａｃｉｔｏｒ）と深いトレンチ型キャパシタ（Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｃａｐａｃｉｔｏｒ）が挙げられる。前述のようにＤＲＡＭのサイズを更に縮小させるという要望があるだけに、該二種のキャパシタの何れにもその製造技術の老朽化という問題がある。
【０００４】
従来のスタックトキャパシタ製造方法の場合、キャパシタの表面積を増大するのに、半球形結晶粒（ＨＳＧ）プロセスを施したり、キャパシタの構造を、例えば、冠状や、ひれ状、柱状または延長状等にしたりする方法がある。
【０００５】
しかし、スタックトキャパシタを用いるＤＲＡＭの場合、そのサイズを更に縮小させると、必ず平坦化に問題が生じられる。
【０００６】
一方、深いトレンチ型キャパシタを用いるＤＲＡＭの場合、キャパシタが基板内に形成されるため、ＤＲＡＭのサイズを縮小させる場合、平坦化に特に問題がないが、その他の問題が生じられる。例えば、ＤＲＡＭのサイズが0.2μｍであっても、トレンチのアスペクト比が35：1ほど高くなる。従って、ＤＲＡＭのサイズを0.17μｍまで縮小するとき、トレンチのサイズをも更に縮小する必要がある。しかしながら、トレンチを縮小する場合、トレンチにおける写真蝕刻工程が更に難しくなるし、トレンチ内の伝導材料充填の方法ついても技術改良を行う必要がある。
【０００７】
0.17μｍレベルの深いトレンチ型ＤＲＡＭの場合、単一記憶セルの有効性はキャパシタの第１の伝導層と第２の伝導層との界面の電気伝導性に左右されるため、如何にこの第１の伝導層と第２の伝導層との界面における電気伝導を維持するのはキャパシタ製造工程における最大な課題となる。
【０００８】
従来の深いトレンチ型キャパシタ製造方法は図１Ａ乃至図１Ｄに示すものである。先ず、図１Ａに示すように、基板１００表面にパターン化マスク層１０２を形成した後に、エッチングで基板１００内に深いトレンチ１０４を形成する。この後、深いトレンチ型キャパシタの蓄積電極として該深いトレンチ１０４の底部にドーピング領域１０６を形成する。
【０００９】
次に、図１Ｂに示すように、該深いトレンチ１０４内表面に同形のキャパシタ誘電層１０８を形成する。この後、化学気相成長（ＣＶＤ）法を以って、該深いトレンチ１０４を充填するようにドーピング多結晶シリコンからなる伝導層１１０（第１の伝導層）を形成する。しかし、深いトレンチ１０４のサイズを縮小すればするほど多結晶シリコンで深いトレンチ１０４を充填する効果が劣化するため、伝導層１１０内に隙間１１２が生じられる。
【００１０】
次に、図１Ｃに示すように、深いトレンチ１０４底部に当たる部分（伝導層１１０ａ）のみ残すよう伝導層１１０を部分的に除去すると共に、深いトレンチ１０４上部に当たるキャパシタ誘電層１０８の一部分を除去する。なお、このように伝導層１１０を部分的に除去すると同時に、隙間１１２も開かれる。この後、マスク層１０２表面及び深いトレンチ１０４内表面を被覆するように、基板１００において同形のカラー酸化（ｃｏｌｌａｒ  ｏｘｉｄｅ）層１１４を形成する。
【００１１】
次に、図１Ｄを参照して、伝導層１１０ａ表面を露出させるように、異方性エッチング法でマスク層１０２表面及び伝導層１１０ａ上に当たるカラー酸化層１１４を除去する。この後、伝導層１１６（第２の伝導層）を深いトレンチ１０４に充填し且つ該伝導層１１６を伝導層１１０ａと電気的に接続させる。この後、伝導層１１６表面が基板１００表面１１０ａより低くなるように伝導層１１６をエッチングする。更に、深いトレンチ１０４内壁上部即ち基板１００表面１００ａの付近に露出された一部のカラー酸化層１１４を除去する。この後、伝導層１１８（第３の伝導層）を深いトレンチ１０４に充填する。この伝導層１１８は伝導層１１６及び基板１００と電気的接続する。ここで、伝導層１１０ａ、伝導層１１６及び伝導層１１８は深いトレンチ型キャパシタの上部電極とする。
【００１２】
【発明が解決しようとする課題】
しかしながら、前述した深いトレンチ型キャパシタ製造方法には下記のような問題がある。
【００１３】
前記のように製造中伝導層１１０内に隙間１１２が生じられ、且つ、該隙間１１２は伝導層１１０をエッバックした後開かれる。このため、後続に形成されるカラー酸化層１１４は、そのトレンチ底部に当たる部分がそのマスク層１０２表面に当たる部分より厚くなるし、その酸化物が隙間１１２にも入る。このため、カラー酸化層１１４のエッバック工程にて、カラー酸化層１１４のマスク層１０２表面に当たる部分が全て除去されるとしても、伝導層１１０ａ上隙間内に依然としてカラー酸化層１１４ａ（図１Ｄ）が残され、即ち、伝導層１１０ａと伝導層１１６との間に酸化物が残留されてしまう。従って、伝導層１１０ａと伝導層１１６との間で電気的接続が得られない、即ち、単一記憶セルが有効にならない。これにより、製品の良品率が劣化する。
【００１４】
一方、前記のような伝導層１１０ａ上及び隙間内に残留の酸化物（カラー酸化層１１４ａ）をも完全に除去するためにエッチング時間を延長する場合、過剰エッチングによりカラー酸化層の深いトレンチ内壁に当たる部分が薄くなり半導体素子が破損することがある。
【００１５】
前記のような問題点を解決するため、本発明の目的は、隙間に残留の酸化物を除去し、第１の伝導層と第２の伝導層との電気的接続が保証され、単一記憶セルの有効性即ち製品の良品率を向上させる深いトレンチ型キャパシタ製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
前記目的を達成するための本発明の深いトレンチ型キャパシタ製造方法は（１）基板を提供する工程と、（２）該基板表面にパターン化マスク層を形成する工程と、（３）該パターン化マスク層をマスクとして前記基板内に深いトレンチを形成する工程と、（４）前記基板におけす前記深いトレンチ底部周囲にドーピング領域を形成する工程と、（５）前記深いトレンチ内表面にキャパシタ誘電層を形成する工程と、（６）前記深いトレンチを充填するように第１の伝導層を形成する工程と、（７）該第１の伝導層を部分的に除去し、前記工程（６）にて該層内に生成される隙間を開く工程と、（８）前記基板上と、前記第１の伝導層上とに同形のカラー酸化層を形成する工程と、（９）前記カラー酸化層上に、該カラー酸化層とのエッチング選択比がより高いカラーライナー層（ｃｏｌｌａｒ  ｌｉｎｅｒ）を形成する工程と、（１０）該カラーライナー層を、その前記深いトレンチ内壁に当たる部分のみ残すように、部分的に除去する工程と、（１１）前記カラー酸化層を、その前記マスク層表面及び該第１の伝導層上部に当たる部分のみ除去するように、部分的に除去する工程と、（１２）前記深いトレンチ内壁に当たるカラーライナー層をマスクとして、該第１の伝導層上及び前記隙間内に残留のカラー酸化層を除去する工程と、（１３）前記深いトレンチ内壁に当たるカラーライナー層を除去する工程と、（１４）前記深いトレンチを充填するように第２の伝導層を形成する工程とからなる。
【００１７】
更に、本発明の目的は下記のような方法により達成することもできる。
【００１８】
即ち、深いトレンチ型キャパシタ製造方法は（I）パターン化マスク層と、その底部周囲にドーピング領域が形成されたと共にその内表面にキャパシタ誘電層が形成された深いトレンチとを備える基板を提供する工程と、（II）前記深いトレンチを充填するように第１のドーピング多結晶シリコン層を形成する工程と、（III）該第１のドーピング多結晶シリコン層を部分的に除去し、前記工程（II）にて該層内に生成される隙間を開く工程と、（IV）前記基板上と、前記第１のドーピング多結晶シリコン層上とに同形のカラー酸化層を形成する工程と、（V）前記深いトレンチ内壁に当たるカラー酸化層上に、前記カラー酸化層とのエッチング選択比がより高いカラーライナー（ｃｏｌｌａｒ  ｌｉｎｅｒ）層を形成する工程と、（VI）前記カラー酸化層を、その前記マスク層表面及び前記第１のドーピング多結晶シリコン層上部に当たる部分のみ除去するように、部分的に除去する工程と、（VII）前記深いトレンチ内壁に当たるカラーライナー層をマスクとして、該第１のドーピング多結晶シリコン層上及び前記隙間内に残留のカラー酸化層を除去する工程と、（VIII）前記深いトレンチを充填するように第２のドーピング多結晶シリコン層を形成する工程とからなる。
【００１９】
【発明の実施の形態】
前記の目的を達成して従来の欠点を除去するための課題を実行する本発明の実施例の構成とその作用を添付図面に基づき詳細に説明する。
【００２０】
図２Ａ乃至図２Ｅは本発明の実施例に係る深いトレンチ型キャパシタ製造方法を説明する断面図である。先ず、図２Ａに示すように、基板２００表面にパターン化マスク層２０２を形成する。該パターン化マスク層２０２の材質としては、例えば、窒化シリコンが用いられる。また、パターン化マスク層２０２の形成方法としては、例えば、ＣＶＤ法で基板２００を被覆するように基板２００にマスク層を形成する上、写真蝕刻でパターン化するという方法がある。
【００２１】
次に、エッチング法で基板２００内に深いトレンチ２０４を形成する。該エッチング法は、例えば、ドライエッチング法である。
【００２２】
次に、深いトレンチ２０４の内表面に同形のドーピング絶縁層２０６を形成する。該ドーピング絶縁層２０６の材質としては、例えば、砒素イオンがドーピングされた酸化シリコンが挙げられる。また、ドーピング絶縁層２０６の形成方法としては、砒素イオンをｉｎ−ｓｉｔｕドーピング法を施すことによりドーピングしＣＶＤ法でドーピング絶縁層２０６を形成する方法がある。
【００２３】
次に、基板２００表面２００ａ以下部分であって深いトレンチ２０４の底部にフォトレジスト層２０８を形成する。この場合、深いトレンチ２０４が部分（底部）的に充填されドーピング絶縁層２０６が部分（上部）的に露出される（図２Ａ）。
【００２４】
次に、図２Ｂを参照して、ドーピング絶縁層２０６を、そのフォトレジスト層２０８に被覆されていない部分を除去するが深いトレンチ２０４底部周囲に当たる部分を残すように、部分的に除去する。該除去方法としては、例えば、ウェットエッチング法が挙げられ、且つ、エッチング液としてＢＨＦ（バッファＨＦ）またはＤＨＦ（希釈されたＨＦ）を用いる。
【００２５】
次に、マスク層２０２及び深いトレンチ２０４内表面を被覆するように、基板２００にて同形の絶縁層（図示してない）を形成する。この後、深いトレンチ２０４の内壁にサイドウォール２１０を残す共にフォトレジスト層２０８表面を露出させるように、異方性エッチング法で該絶縁層を部分的に除去する。該サイドウォール２１０の材質としては、例えば、ＴＥＯＳ（オルトケイ酸テトラエチル）／オゾン（Ｏ３）を反応ガスとしてＣＶＤ法で形成された酸化シリコンが用いられる。
【００２６】
次に、図２Ｃを参照して、フォトレジスト層２０８を除去した後に、基板２００を加熱することにより、ドーピング絶縁層２０６ａ内の不純物を基板２００内即ち深いトレンチ２０４底部に当たる部分に拡散させ深いトレンチ型キャパシタの蓄積電極としてのドーピング領域２１２を形成する。なお、深いトレンチ２０４内壁の上部にサイドウォール２１０が形成されているため、ドーピング絶縁層２０６ａ内の不純物の拡散が抑えられ、ドーピング領域２１２は深いトレンチ２０４底部の範囲内即ち底部周囲のみ形成され大き過ぎることがない。
【００２７】
次に、深いトレンチ２０４底部に当たるドーピング絶縁層２０６ａ及び深いトレンチ２０４内壁に当たるサイドウォール２１０を除去する。該除去方法としては、例えば、ウェットエッチング法が挙げられる。また、エッチング液としてはＢＨＦまたはＤＨＦが用いられる。
【００２８】
次に、図２Ｄを参照して、基板２００にて深いトレンチ２０４内表面を被覆するように同形のキャパシタ誘電層２１４を形成する。即ち、深いトレンチ２０４内表面にキャパシタ誘電層２１４が形成される。該層の材質としては、例えば、酸化シリコン／窒化シリコンが挙げられ、また、その形成方法としては、例えば、熱酸化法またはＬＰＣＶＤ法（減圧ＣＶＤ法）が用いられる。
【００２９】
次に、深いトレンチ２０４を充填するように伝導層２１６（第１の伝導層）を形成する。該層の材質としては、例えば、ドーピング多結晶シリコンが用いられる。また、その形成方法としては、例えば、（１）イオンをｉｎ−ｓｉｔｕドーピング法でドーピングしＣＶＤ法で基板２００にてドーピング多結晶シリコン層（図示してない）を形成し、そして、（２）ＣＭＰ（化学的機械的研磨）法で深いトレンチ２０４に当たる部分のみ残すようにドーピング多結晶シリコン層を部分的に除去するというような方法がある。なお、深いトレンチ２０４の幅が小さいため、ドーピング多結晶シリコンで深いトレンチ２０４を充填する効果が劣化する。従って、伝導層２１６内に隙間２１８が生じられる。
【００３０】
次に、図２Ｅを参照して、伝導層２１６を、その深いトレンチ２０４底部に当たる部分（伝導層２１６ａ）を残すがその深いトレンチ２０４上部に当たる部分を除去するように、部分的に除去すると共に、キャパシタ誘電層２１４の深いトレンチ２０４上部に当たる部分（伝導層２１６ａに被覆されていない部分）を除去する。該伝導層２１６ａ表面が基板２００表面２００ａより低い。なお、このように伝導層２１６を部分的に除去すると同時に、隙間２１８も開かれる。また、伝導層２１６を部分的に除去する方法としては、例えば、ドライエッチングまたはウェットエッチング法がある。
【００３１】
次に、マスク層２０２表面及び深いトレンチ２０４内表面を被覆するように、基板２００にて同形のカラー酸化（ｃｏｌｌａｒ  ｏｘｉｄｅ）層２２０を形成する。該層２２０の形成方法としては、例えば、ＣＶＤ法が用いられる。
【００３２】
次に、図２Ｆを参照して、カラー酸化層２２０を被覆するように基板２００にて同形のカラーライナー（ｃｏｌｌａｒ  ｌｉｎｅｒ）層２２２を形成する。該ライナー層２２２の材質としては、そのエッチング選択性がカラー酸化層２２０の材質のそれと異なるもの、例えば、窒化シリコン、多結晶シリコン、シリコンまたは窒化酸化シリコン（ＳｉＯＮ）等が用いられる。また、カラーライナー層２２２の形成方法としては、例えば、プラズマ強化ＣＶＤ法またはＬＰＣＶＤ法が用いられる。
【００３３】
次に、図２Ｇを参照して、カラーライナー層２２２に対し、エッチバック、例えば、異方性エッチングを施すことにより、カラーライナー層２２２を、その深いトレンチ２０４内壁に当たる部分（カラーライナー層２２２ａ）のみ残すように、部分的に除去する。カラーライナー層２２２をエッチバックする場合、例えば、カラー酸化層２２０をエッチング終点とする。このため、カラーライナー層２２２とカラー酸化層２２０のエッチング選択比をより大きくするようにカラーライナー層２２２の材質を選択する。
【００３４】
次に、カラー酸化層２２０を、そのマスク層２０２表面及び伝導層２１６ａ上部に当たる部分のみを除去するように、部分的に除去する。該除去方法としては．例えば、異方性エッチング法が用いられる。
【００３５】
伝導層２１６をエッチバックした後伝導層２１６内の隙間２１８が開かれるため、後続に形成されるカラー酸化層２２２は、その伝導層２１６ａ表面に当たる部分がそのマスク層２０２表面に当たる部分より厚くなり、且つ、その酸化物が隙間２１８にも入る。このため、カラー酸化層２２０のエッチバック工程にて、カラー酸化層２２０のマスク層２０２表面に当たる部分が全て除去れたが、その伝導層２１６ａ上及び隙間２１８内のカラー酸化層２２０ａが依然として残され、即ち、伝導層２１６ａと隙間２１８内に酸化物が残留されてしまう。従って、後続に形成される伝導層２２４（第２の伝導層）と伝導層２１６（第１の伝導層）との間で電気的接続が得られない恐れがある。
【００３６】
従って、次に、カラー酸化層の伝導層２１６ａ上部及び隙間２１８内に当たる部分（カラー酸化層２２０ａ）を除去する工程を行う（図２Ｈ参照）。ここで、深いトレンチ２０４内壁に当たるカラーライナー層２２２ａはマスクとなる。該カラー酸化層２２２ａの除去方法としては、例えば、ウェットエッチング法（この場合、ＤＨＦをエッチング液とする）またはドライエッチング法が用いられる。前記のようにカラーライナー層２２２の材質のエッチング選択性がカラー酸化層２２０の材質のそれと異なるため、エッチングの際、カラーライナー層２２２とカラー酸化層２２０のエッチング選択比を調節することにより、伝導層２１６ａ上部及び隙間２１８内のカラー酸化層２２０ａがスムーズに除去されるが、カラーライナー層２２０ａに被覆されているカラー酸化層２２０（その深いトレンチ上部内壁に当たる部分）がエッチングされることがなく、該部分の厚さが依然として変わらない。
【００３７】
次に、図２Ｉを参照して、深いトレンチ２０４内壁に当たるカラーライナー層２２２ａを除去しカラー酸化層２２０を露出させる工程を行う。なお、カラーライナー層２２２の材質が多結晶シリコンである場合、該工程は省略される。
【００３８】
次に、図２Ｉを参照して、深いトレンチ２０４を充填するように伝導層２２４（第２の伝導層）を形成する。ここで、伝導層２１６ａ上部に残留される酸化物が全て除去されたため、伝導層２１６ａと伝導層２２４との電気的接続が良好である。該伝導層２２４の材質としては、例えば、ドーピング多結晶シリコンが挙げられる。また、該層２２４の形成方法としては、例えば、（１）イオンをｉｎ−ｓｉｔｕドーピング法でドーピングしＣＶＤ法で基板２００にてドーピング多結晶シリコン層（図示してない）を形成し、そして、（２）ＣＭＰ法でその深いトレンチ２０４に当たる部分のみを残すように該ドーピング多結晶シリコン層を部分的に除去するというような方法がある。
【００３９】
前述した各工程により、本発明方法は達成される。
【００４０】
以下、図２Ｊを用いて第３の伝導層の形成方法を説明しておく。
【００４１】
先ず、伝導層２２４表面が基板２００表面２００ａより低くなるように伝導層２２４をエッチバックする。更に、深いトレンチ２０４内壁上部即ち基板２００表面２００ａの付近に露出されたカラー酸化層２２０を除去する。
【００４２】
次に、伝導層２２６（第３の伝導層）を深いトレンチ２０４内に充填する。伝導層２２６の材質としては、例えば、ドーピング多結晶シリコンが用いられる。該伝導層２２６の形成方法としては、例えば、（１）イオンをｉｎ−ｓｉｔｕドーピング法でドーピングしＣＶＤ法で基板２００にてドーピング多結晶シリコン層（図示してない）を形成し、そして、（２）ＣＭＰ法でその深いトレンチ２０４に当たる部分のみを残すように該ドーピング多結晶シリコン層を部分的に除去するというような方法がある。
【００４３】
伝導層２２６は伝導層２２４及び基板２００と電気的接続する。ここで、伝導層２１６ａ、伝導層２２４及び伝導層２２６は深いトレンチ型キャパシタの上部電極とする。
【００４４】
後続の深いトレンチ型キャパシタの製造工程は、当業者にとって容易に達成できるものであるため、その説明を省略する。
【００４５】
本発明は前記実施例の如く提示されているが、これは本発明を限定するものではなく、当業者は本発明の要旨と範囲内において変形と修正をすることができる。
【００４６】
【発明の効果】
本発明の深いトレンチ型キャパシタ製造方法は下記の効果を奏する。
【００４７】
（１）カラー酸化層の深いトレンチ内壁に当たる部分を被覆するようにカラーライナー層を形成するため、第１の伝導層上及び隙間内に残留の酸化物をスムーズに除去することができるが、カラーライナー層に被覆されているカラー酸化層（深いトレンチ上部内壁に当たる部分）をエッチングすることがない。即ち、エッチングの際、カラーライナー層とカラー酸化層のエッチング選択比が高いことを利用することにより、カラー酸化層の深いトレンチ内壁に当たる部分を過剰エッチングから保護し該部分を薄くさせることが避けられ、カラー酸化層の該当部分の厚さが依然として変わらない。
【００４８】
（２）カラーライナー層を利用してエッチングからカラー酸化層の深いトレンチ内壁に当たる部分を保護することができるため、第１の伝導層上及び隙間内に残留の酸化物を除去する場合過剰エッチングしても良い。このため、第１の伝導層上及び隙間内に残留の酸化層を完全に除去することができる。従って、第１の伝導層と第２の伝導層との界面にて酸化物が残留することがなくなる。よって、単一記憶セルの有効性即ち製品の良品率が向上される。
【図面の簡単な説明】
【図１Ａ】  従来の深いトレンチ型キャパシタの製造工程の一部の工程を示す断面図である。
【図１Ｂ】  図１Ａに示す工程の後続の工程を示す断面図である。
【図１Ｃ】  図１Ｂに示す工程の後続の工程を示す断面図である。
【図１Ｄ】  図１Ｃに示す工程の後続の工程を示す断面図である。
【図２Ａ】  本発明の深いトレンチ型キャパシタの製造工程の一部の工程を示す断面図である。
【図２Ｂ】  図２Ａに示す工程の後続の工程を示す断面図である。
【図２Ｃ】  図２Ｂに示す工程の後続の工程を示す断面図である。
【図２Ｄ】  図２Ｃに示す工程の後続の工程を示す断面図である。
【図２Ｅ】  図２Ｄに示す工程の後続の工程を示す断面図である。
【図２Ｆ】  図２Ｅに示す工程の後続の工程を示す断面図である。
【図２Ｇ】  図２Ｆに示す工程の後続の工程を示す断面図である。
【図２Ｈ】  図２Ｇに示す工程の後続の工程を示す断面図である。
【図２Ｉ】  図２Ｈに示す工程の後続の工程を示す断面図である。
【図２Ｊ】  第３の伝導層の形成方法を説明する断面図である。
【符号の説明】
１００、２００  基板
１００ａ、２００ａ  表面
１０２、２０２  パターン化マスク層
１０４、２０４  深いトレンチ
１０６、２１２  ドーピング領域
１０８、２１４  キャパシタ誘電層
１１０、１１０ａ、１１６、１１８、２１６、２２４、２２６  誘電層
１１２、２１８  隙間
１１４、１１４ａ、２２０、２２０ａ  カラー酸化層
２０６、２０６ａ  ドーピング絶縁層
２０８  フォトレジスト層
２１０  サイドウォール
２２２、２２２ａ  カラーライナー層
【図１Ａ】
0003998928.tif 000002
【図１Ｂ】
0003998928.tif 000003
【図１Ｃ】
0003998928.tif 000004
【図１Ｄ】
0003998928.tif 000005
【図２Ａ】
0003998928.tif 000006
【図２Ｂ】
0003998928.tif 000007
【図２Ｃ】
0003998928.tif 000008
【図２Ｄ】
0003998928.tif 000009
【図２Ｅ】
0003998928.tif 000010
【図２Ｆ】
0003998928.tif 000011
【図２Ｇ】
0003998928.tif 000012
【図２Ｈ】
0003998928.tif 000013
【図２Ｉ】
0003998928.tif 000014
【図２Ｊ】
0003998928.tif 000015