(57)【特許請求の範囲】
【請求項１】
半導体製品の電源電圧変動解析を行う電源電圧変動解析装置であって、
前記半導体製品の各機能セル毎の電源供給部位置情報と割合情報とを格納する入力ライブラリと、前記半導体製品のセル内の消費電力分布を前記電源供給部位置情報と前記割合情報とを用いて決定して前記機能セル各々に消費電力を割当てる手段とを有し、
前記各機能セルが、電源端子と、前記電源端子に接続される内部電源配線と、前記内部電源配線に接続された複数の電流源とを備え、
前記電源供給部位置情報が、前記複数の電流源それぞれの前記内部電源配線への接続位置を示す情報であり、
前記割合情報が、機能セル全体の消費電力に対する各電流源の消費電力の割合を示す情報であることを特徴とする電源電圧変動解析装置。
【請求項２】
前記電流源が、それぞれＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦｉｅｌｄＥｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を含み、
前記電源供給部位置情報が、電源供給部メタル配線の位置、ソースコンタクト配置座標、または、ソース側拡散層領域の配置位置のいずれかを含む情報であることを特徴とする請求項１記載の電源電圧変動解析装置。
【請求項３】
前記入力ライブラリは、各機能セルについて入出力信号の状態と電源電圧と温度と周波数と入力波形なまりと負荷容量とを含む消費電力算出時の条件の情報と、前記条件での機能セル全体の消費電力の情報とを含むセル消費電力ライブラリを含むことを特徴とする請求項１または請求項２記載の電源電圧変動解析装置。
【請求項４】
前記入力ライブラリは、前記半導体製品の各配線層及びビアの抵抗値と容量値とを定義する情報を蓄積する配置配線用ライブラリを含み、
前記機能セル毎の電源供給部位置情報と割合情報が、前記配置配線用ライブラリに含まれることを特徴とする請求項１または請求項２記載の電源電圧変動解析装置。
【請求項５】
前記配置配線用ライブラリは、端子位置情報及び配置配線禁止位置情報を含む座標定義部を備え、前記電源供給部位置情報と前記割合情報とが前記座標定義部に記述されていることを特徴とする請求項４記載の電源電圧変動解析装置。
【請求項６】
前記入力ライブラリは、前記半導体製品の各セルの配置位置情報及び回路接続情報を定義する情報を蓄積する配置位置情報付きセル接続情報ライブラリを含み、
前記電源供給部位置情報と前記割合情報とが前記位置情報付きセル接続情報ライブラリに記述されていることを特徴とする請求項１または請求項２記載の電源電圧変動解析装置。
【請求項７】
前記電源供給部位置情報と前記割合情報とが、前記配置位置情報付きセル接続情報ライブラリの少なくともチップ内の配置位置情報を含む座標定義部に記述されていることを特徴とする請求項６記載の電源電圧変動解析装置。
【請求項８】
半導体製品のエレクトロマイグレーション解析に使用することを特徴とする請求項１から請求項７のいずれか１項記載の電源電圧変動解析装置。
【請求項９】
コンピュータを請求項１ないし請求項８のいずれか１項記載の電源電圧変動解析装置として機能させるためのプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電源電圧変動解析装置及びそれに用いる電源電圧変動解析方法並びにそのプログラムに関し、特に半導体製品の電源電圧変動解析方法に用いられている電流源定義方法に関する。
【０００２】
【従来の技術】
従来、この種の電源電圧変動解析装置においては、図１０に示すように、セル消費電力ライブラリ１ａと、配置配線用ライブラリ２と、配置位置情報付きセル接続情報ライブラリ３と、動作周波数ライブラリ４と、基準配線容量抽出手段５と、配線容量ライブラリ６と、配線長抽出手段７と、配線長ライブラリ８と、消費電力算出手段９と、消費電力ライブラリ１０と、セルサイズ抽出手段１１ａと、セルサイズライブラリ１２ａと、セルエリア分割手段１３ａと、分割数ライブラリ１４ａと、分割エリアライブラリ１５ａと、消費電力分割手段１６と、分割消費電力ライブラリ１７と、消費電力割当手段１８と、電流源変換手段１９と、電流源情報ライブラリ２０と、配線抵抗情報抽出手段２１と、抵抗値ライブラリ２２と、配置位置情報抽出手段２３と、配置位置ライブラリ２４と、電源電圧変動値算出手段２５と、電源電圧変動ライブラリ２６と、電源設計手段２７とから構成されている。尚、上記の各手段はソフトウェアでも実現可能である。
【０００３】
セル消費電力ライブラリ１ａは各セルの動作状態（入出力信号の状態・電源電圧・温度・周波数・入力波形なまり・負荷容量）に応じて予め算出された各機能セル全体の電力もしくは電流を定義する情報を蓄積している。
【０００４】
配置配線用ライブラリ２は各配線層・ビアの抵抗値容量値を定義する情報を蓄積している。配置位置情報付きセル接続情報ライブラリ３は各セルの配置位置情報・回路接続情報を定義する情報を蓄積している。動作周波数ライブラリ４は各セルの動作周波数を定義する情報を蓄積している。
【０００５】
基準配線容量抽出手段５は配置配線用ライブラリ２の蓄積情報から各配線層・ビアにおける単位容量を抽出し、配線容量ライブラリ６は基準配線容量抽出手段５から出力される各配線層・ビアにおける単位容量の情報を蓄積する。
【０００６】
配線長抽出手段７は配置位置情報付きセル接続情報ライブラリ３の蓄積情報から各配線にて使用している層とその長さとを抽出し、配線長ライブラリ８は配線長抽出手段７から出力される各配線にて使用している層及びその長さの情報を蓄積する。
【０００７】
消費電力算出手段９はセル消費電力ライブラリ１ａと、動作周波数ライブラリ４と、配線容量ライブラリ６と、配線長ライブラリ８とにそれぞれ蓄積された情報から各セルの消費電力を算出し、消費電力ライブラリ１０は消費電力算出手段９から出力される消費電力の情報を蓄積する。
【０００８】
セルサイズ抽出手段１１ａは配置配線用ライブラリ２の蓄積情報から各セルのセルサイズを抽出し、セルサイズライブラリ１２ａはセルサイズ抽出手段１１ａから出力されるセルサイズの情報を蓄積する。
【０００９】
セルエリア分割手段１３ａはセルサイズライブラリ１２ａに蓄積されたセルサイズからセルの領域を分割し、分割数ライブラリ１４ａはセルエリア分割手段１３ａから出力されるセルサイズの分割数を蓄積し、分割エリアライブラリ１５ａはセルエリア分割手段１３ａから出力されるセルの領域の情報を蓄積する。
【００１０】
消費電力分割手段１６は消費電力ライブラリ１０及び分割数ライブラリ１４ａの蓄積情報から消費電力を分割し、分割消費電力ライブラリ１７は消費電力分割手段１６で分割された消費電力の情報を蓄積する。
【００１１】
消費電力割当手段１８は分割エリアライブラリ１５ａ及び分割消費電力ライブラリ１７の蓄積情報から消費電力の割当てを行い、電流源変換手段１９は消費電力割当手段１８でそれぞれに割当てられた消費電力値を電流源に変換する。電流源情報ライブラリ２０は電流源変換手段１９から出力される電流源情報を蓄積する。
【００１２】
配線抵抗情報抽出手段２１は配置配線用ライブラリ２の蓄積情報から各配線層・ビアの抵抗値を抽出し、抵抗値ライブラリ２２は配線抵抗情報抽出手段２１から出力される抵抗値の情報を蓄積する。
【００１３】
配置位置情報抽出手段２３は配置位置情報付きセル接続情報ライブラリ３の蓄積情報から各セルの配置位置情報を抽出し、配置位置ライブラリ２４は配置位置情報抽出手段２３から出力される配置位置の情報を蓄積する。
【００１４】
電源電圧変動値算出手段２５は電流源情報ライブラリ２０と抵抗値ライブラリ２２と配置位置ライブラリ２４とにそれぞれ蓄積される情報から電源電圧変動値を算出し、電源電圧変動ライブラリ２６は電源電圧変動値算出手段２５から出力される電源電圧変動値を蓄積する。電源設計手段２７は電源電圧変動ライブラリ２６の蓄積情報に基づいて各電源配線の幅と間隔を調整する。
【００１５】
上述した従来の電源電圧変動解析装置では、セルの消費電力（電流）を定義するセル消費電力ライブラリ１に電源供給部の情報を持たず、消費電力の分割と割当とが電源供給部ではなく、セルサイズに基づいた方法であり、その電流源定義方法が電源供給部単位ではなく、セル単位となっている。
【００１６】
この電流源定義方法としては、特開２０００−０９９５６１号公報に開示されているように、一つの機能セルについて一つの電流源とする各セルの電流源定義方法がある（以下、第一の従来例とする）。この方法では機能セル内の電流源振り分けを行っていない。
【００１７】
この第一の従来例にて行われている電流源定義方法を図１１に示す。図１１では、ＶＤＤ線５１に、機能セル５２，５３，５４，５５，５６，５７が接続されており、そのうちの一例として示してある機能セル５４，５５，５６には電流源５８，５９，６０が一個ずつ定義されている。
【００１８】
また、他の電流源定義方法としては、特開平１１−７３４３６号公報に開示されているように、一つの機能セルについて一つの電流源とする電流源定義方法がある（以下、第二の従来例とする）。
【００１９】
この第二の従来例にて行われている電流源定義方法を図１２に示す。図１２では、複数の抵抗Ｒを持つＶＤＤ線とＧＮＤ線との間に配置されている回路ブロック６１，６２，６３，６４に流れている平均電流を一つずつＩ６１，Ｉ６２，Ｉ６３，Ｉ６４として定義している。図１２中のＲは配線のシート抵抗ρｓと配線幅Ｗと配線長Ｌ０とによって決定されている。
【００２０】
このような電流源定義方法を用いた電源電圧変動解析方法は、解析時に定義した電流源とＶＤＤ及びＧＮＤ線との接続点一箇所に機能セル内の電流が集中するように認識するので、電流経路が分散せず、電源電圧変動値が実際より大きくなるという問題があり、近年、半導体製品の大規模化、高集積化、高速化によって消費電力が増大し、電源電圧変動の影響が製品の性能に大きく影響するため、電源設計の難易度が増加しており、解析精度の向上が求められている。
【００２１】
この要請に応えるために、例えば、Ａｖａｎｔ！社の電源電圧変動解析ツール「Ｓｔａｒ−Ｒａｉｌ」がある（以下、第三の従来例とする）。この第三の従来例にて行われている電流源定義方法を図１３に示す。
【００２２】
図１３では、ＬＳＩ（大規模集積回路）内の領域７０において第一層横方向ＶＤＤ線７１，７３，７５，７７と、第一層横方向ＧＮＤ線７２，７４，７６と、第二層縦方向ＶＤＤ線７８，８０と、第二層縦方向ＧＮＤ線７９，８１とが設けられており、第一層及び第二層のＶＤＤ線、ＧＮＤ線はそれぞれの交点で接続されている。
【００２３】
一方、領域７０内には機能セル８２，８３，８４，８５，８６，８７，８８，８９，９０が配置されている。そのうちの一例として機能セル９０における電流源定義方法を示す。
【００２４】
機能セル９０のＸ方向，Ｙ方向セルの寸法から決まる機能セル９０が配置されている領域を一定寸法で分割し、その分割数によって全体の消費電力を分割する。分割した全ての領域には、分割された消費電力値が平均的に割当てられる。この第三の従来例では、一つの機能セルについて分割された領域全てに電流源が定義されている。
【００２５】
【発明が解決しようとする課題】
上述した従来の電源電圧変動解析装置では、図１１に示す第一の従来例に開示された手法の場合、及び図１２に示す第二の従来例に開示された手法の場合、一つの機能セル内に定義される電流源が一つなので、機能セル内の電源供給源毎に電流源を定義するという構成を有していない。
【００２６】
また、図１３に示す第三の従来例に開示された手法の場合には、上記の第一の従来例及び第二の従来例と同様に、電源供給源毎に電流源を定義するという構成を有していない。
【００２７】
このため、第一の従来例及び第二の従来例を用いた電源電圧変動解析時には、機能セル内の電流が定義した電流源とＶＤＤ及びＧＮＤ線との接続点一箇所に集中するように認識するので、電流経路が分散せず、電源電圧変動値が実際より大きくなるという問題がある。
【００２８】
また、第三の従来例を用いて電源電圧変動解析を行うと、ＮＡＮＤ（ナンドゲート）のような基本機能セルに比べ、面積が大きく、複数の電源線にまたがるように配置されるＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のような機能セルでは、一般的に機能セル内の消費電力分布が不均一になるが、機能セルの配置領域全体で均一になる消費電力の分割方法なので、機能セル内を通過する複数のＶＤＤ線同士で等しく動作電流を分割するという動作となる。
【００２９】
例えば、図１３に示すように、機能セル９０では、第二層の縦方向のＶＤＤ線７８，８０では供給電流量が等しくなる。その結果、機能セル９０内に消費電力の大きいインバータ（容量値の大きい信号線を駆動するインバータ等）が、ＶＤＤ線７７，８０の交点付近に構成され、セル内の消費電力分布に偏りが生じていても、第三の従来例ではＶＤＤ線７８，８０に流れる電流値に差異を付けることができないので、電源設計に機能セル内の消費電力分布の偏りを反映することができないという問題がある。
【００３０】
さらに、第三の従来例での電流源定義方法は、セル面積に依存した消費電力分割方法となっているため、機能セルの面積が大きくなると、分割数が多くなり、数多くの電流源を電源電圧変動解析時に処理する必要があるので、計算量が多くなるという問題もある。
【００３１】
そこで、本発明の目的は上記の問題点を解消し、半導体製品の電源構造の最適化を行うことができ、計算量の削減と容易な電源設計手法とを実現することができる電源電圧変動解析装置及びそれに用いる電源電圧変動解析方法並びにそのプログラムを提供することにある。
【００３３】
【課題を解決するための手段】
本発明による電源電圧変動解析装置は、半導体製品の電源電圧変動解析を行う電源電圧変動解析装置であって、
前記半導体製品の各機能セル毎の電源供給部位置情報と割合情報とを格納する入力ライブラリと、前記半導体製品のセル内の消費電力分布を前記電源供給部位置情報と前記割合情報とを用いて決定して前記機能セル各々に消費電力を割当てる手段とを備え、
前記各機能セルが、電源端子と、前記電源端子に接続される内部電源配線と、前記内部電源配線に接続された複数の電流源とを備え、
前記電源供給部位置情報が、前記複数の電流源それぞれの前記内部電源配線への接続位置を示す情報であり、
前記割合情報が、機能セル全体の消費電力に対する各電流源の消費電力の割合を示す情報であることを特徴とする。
【００３６】
本発明によるプログラムは、コンピュータを請求項１ないし請求項８のいずれか１項記載の電源電圧変動解析装置として機能させるためのプログラムであることを特徴とする。
【００３７】
すなわち、本発明は、半導体製品の電源電圧変動解析方法の分野における従来の技術課題であった解析精度に関するものであり、各機能セル面積に依存した電流源定義方法に対して、機能セル内電源供給部に電流源を定義するという工夫を行うことを特徴としている。
【００３８】
より具体的に説明すると、本発明の半導体製品の電源電圧変動解析装置は、各機能セル毎の電源供給部位置と割合情報とを有する入力ライブラリを設け、各機能セルに消費電力を割当てる際にセル内の消費電力分布を電源供給部位置と各部の割合とを用いて行うという動作を実行する。
【００３９】
したがって、本発明では、各機能セルに電源を供給するＶＤＤ線、ＧＮＤ線に流れる電流値を把握し、電流密度を供給線の幅と間隔を調整することによって、半導体製品の電源構造の最適化を行うことが可能となる。また、本発明では、解析時に定義する素子数を減らすことが可能となるので、計算量を削減するという効果も得られる。
【００４０】
上記のように、本発明の半導体製品の電源電圧変動解析装置では、機能セル内の電源供給源に応じた電流源の定義を行い、電源電圧変動解析を行うことによって、容易な電源設計手法を実現することが可能となる。
【００４１】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例による電源電圧変動解析装置の構成を示すブロック図である。図１において、本発明の第１の実施例による電源電圧変動解析装置はセル消費電力ライブラリ１と、配置配線用ライブラリ２と、配置位置情報付きセル接続情報ライブラリ３と、動作周波数ライブラリ４と、基準配線容量抽出手段５と、配線容量ライブラリ６と、配線長抽出手段７と、配線長ライブラリ８と、消費電力算出手段９と、消費電力ライブラリ１０と、電源供給部位置抽出手段１１と、電源供給部位置ライブラリ１２と、電源供給部割合算出手段１３と、消費電力分割数ライブラリ１４と、割合ライブラリ１５と、消費電力分割手段１６と、分割消費電力ライブラリ１７と、消費電力割当手段１８と、電流源変換手段１９と、電流源ライブラリ２０と、配線抵抗情報抽出手段２１と、抵抗値ライブラリ２２と、配置位置情報抽出手段２３と、配置位置ライブラリ２４と、電源電圧変動値算出手段２５と、電源電圧変動ライブラリ２６と、電源設計手段２７とから構成されている。尚、上記のライブラリを除く各手段はソフトウェアでも、つまりコンピュータで実行されるプログラムでも実現可能であり、その場合、各手段をステップとして表すことも可能である。
【００４２】
セル消費電力ライブラリ１には、各セルの動作状態（入出力信号の状態・電源電圧・温度・周波数・入力波形なまり・負荷容量）に応じて予め算出された各機能セル全体の電力もしくは電流と、セル内各ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）における電源供給部メタル配線位置と割合情報とを定義する情報が蓄積されている。
【００４３】
配置配線用ライブラリ２には各配線層・ビアの抵抗値容量値を定義する情報が蓄積されている。配置位置情報付きセル接続情報ライブラリ３には各セルの配置位置情報・回路接続情報を定義する情報が蓄積されている。動作周波数ライブラリ４には各セルの動作周波数を定義する情報が蓄積されている。
【００４４】
基準配線容量抽出手段５は配置配線用ライブラリ２の蓄積情報から各層・ビアにおける単位容量を抽出し、配線容量ライブラリ６は基準配線容量抽出手段５から出力される配線容量の情報を蓄積する。
【００４５】
配線長抽出手段７は配置位置情報付きセル接続情報ライブラリ３の蓄積情報から各配線にて使用している層とその長さとを抽出し、配線長ライブラリ８は配線長抽出手段７から出力される配線長の情報を蓄積する。
【００４６】
消費電力算出手段９はセル消費電力ライブラリ１と、動作周波数ライブラリ４と、配線容量ライブラリ６と、配線長ライブラリ８とにそれぞれ蓄積された情報から各セルの消費電力を算出し、消費電力ライブラリ１０は消費電力算出手段９から出力される消費電力の情報を蓄積する。
【００４７】
電源供給部位置抽出手段１１はセル消費電力ライブラリ１の蓄積情報から各セルの電源供給部位置情報を抽出し、電源供給部位置ライブラリ１２は電源供給部位置抽出手段１１から出力される電源供給部位置の情報を蓄積する。
【００４８】
電源供給部割合算出手段１３はセル消費電力ライブラリ１の蓄積情報から電源供給部割合情報を抽出し、電源供給部の分割数とそれぞれの割合とを算出し、消費電力分割数ライブラリ１４は電源供給部割合算出手段１３から出力される消費電力分割数を蓄積し、割合ライブラリ１５は電源供給部割合算出手段１３から出力される電源供給部の割合の情報を蓄積する。
【００４９】
消費電力分割手段１６は消費電力ライブラリ１０及び消費電力分割数ライブラリ１４各々の蓄積情報から消費電力を分割し、分割消費電力ライブラリ１７は消費電力分割手段１６から出力される分割消費電力の情報を蓄積する。
【００５０】
消費電力割当手段１８は電源供給部位置ライブラリ１２と、割合ライブラリ１５と、分割消費電力ライブラリ１７とにそれぞれ蓄積された情報から消費電力を割当て、電流源変換手段１９はそれぞれに割当てられた消費電力値を電流源に変換する。電流源ライブラリ２０は電流源変換手段１９から出力される電流源の情報を蓄積する。
【００５１】
配線抵抗情報抽出手段２１は配置配線用ライブラリ２の蓄積情報から各配線層・ビアの抵抗値を抽出し、抵抗値ライブラリ２２は配線抵抗情報抽出手段２１から出力される抵抗値の情報を蓄積する。
【００５２】
配置位置情報抽出手段２３は配置位置情報付きセル接続情報ライブラリ３の蓄積情報から各セルの配置位置情報を抽出し、配置位置ライブラリ２４は配置位置情報抽出手段２３から出力される配置位置の情報を蓄積する。
【００５３】
電源電圧変動値算出手段２５は電流源ライブラリ２０と、抵抗値ライブラリ２２と、配置位置ライブラリ２４とにそれぞれ蓄積された情報から電源電圧変動値を算出し、電源電圧変動ライブラリ２６は電源電圧変動値算出手段２５から出力される電源電圧変動値を蓄積する。電源設計手段２７は電源電圧変動ライブラリ２６に蓄積された電源電圧変動値に基づいて各電源配線の幅と間隔とを調整する。
【００５４】
図２は図１のセル消費電力ライブラリ１の構成を示す図である。図２においては本発明の第１の実施例によるセル消費電力ライブラリ１の構成例を示している。このセル消費電力ライブラリ１には、各セル名と、消費電力算出時の各条件（入出力信号の状態・電源電圧・温度・周波数・入力波形なまり・負荷容量）と、全体の消費電力とが格納され、セル内の各ＭＯＳＦＥＴ毎に消費する電力の割合とその電源供給部メタル配線の位置情報とによって構成されている。
【００５５】
電源供給部位置抽出手段１１及び電源供給部割合算出手段１３と、セル消費電力ライブラリ１、電源供給部位置ライブラリ１２、消費電力分割数ライブラリ１４、割合ライブラリ１５とは、電源電圧変動値解析時の電流源定義方法を、セル内の電源供給部メタル配線に定義することができるように、消費電力ライブラリを変換し、値の格納を行う。
【００５６】
配置配線用ライブラリ２と、配置位置情報付きセル接続情報ライブラリ３と、動作周波数ライブラリ４と、基準配線容量抽出手段５と、配線容量ライブラリ６と、配線長抽出手段７と、配線長ライブラリ８と、消費電力算出手段９と、消費電力ライブラリ１０と、消費電力分割手段１６と、分割消費電力ライブラリ１７と、消費電力割当手段１８と、電流源変換手段１９と、電流源ライブラリ２０と、配線抵抗情報抽出手段２１と、抵抗値ライブラリ２２と、配置位置情報抽出手段２３と、配置位置ライブラリ２４と、電源電圧変動値算出手段２５と、電源電圧変動ライブラリ２６と、電源設計手段２７とは、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成についてはその図示及び説明を省略する。
【００５７】
図３（ａ）は本発明の第１の実施例で用いる回路例を示す図である。これら図１と図２と図３（ａ）とを参照して以下、本発明の第１の実施例による電源電圧変動解析装置の動作について説明する。まず、図１に示す電源供給部位置情報の抽出を行う電源供給部位置抽出手段１１の動作ついて図３（ａ）のレイアウト図を用いて説明する。
【００５８】
図３（ａ）において、第一層横方向ＧＮＤ線３３と、第一層横方向ＶＤＤ線３２と、第二層縦方向ＧＮＤ線３４，３５とが設けられており、ＧＮＤ線３３は第二層縦方向ＧＮＤ線３４，３５にそれぞれ接続されている。
【００５９】
機能セル３１にはＮチャネルＭＯＳＦＥＴの電源供給部メタル配線３６，３７，３８，３９，４０，４１と、ＰチャネルＭＯＳＦＥＴの電源供給部メタル配線４２，４３，４４，４５，４６，４７とが設けられている。
【００６０】
図２に示すセル消費電力ライブラリ１は、各セルの動作状態（入出力信号の状態・電源電圧・温度・周波数・入力波形なまり・負荷容量）と、それに応じて予め算出された各機能セル全体の電力と、セル内各ＭＯＳＦＥＴにおける電源供給部位置と、割合情報とが定義されている。
【００６１】
例えば、ＮチャネルＭＯＳＦＥＴの電源供給部３６と、ＰチャネルＭＯＳＦＥＴの電源供給部４２とを持つ機能セル３１内に構成されるインバータの消費電力は、図２のａに電源供給部メタル配線３６，４２の配置座標と、機能セル３１全体の中で電源供給部メタル配線３６〜４２間に流れる電流量とから算出される消費電力の割合で記述される。
【００６２】
したがって、図１に示す電源供給部位置情報抽出手段１１は、セル消費電力ライブラリ１から位置情報（座標）のみを抽出し、電源供給部位置ライブラリ１２に格納する。
【００６３】
電源供給部割合情報の抽出を行う電源供給部割合算出手段１３は、上記と同様に、セル消費電力ライブラリ１に定義された各電源供給部の割合情報を抽出し、割合の最小単位から全体の消費電力分割数を決定し、消費電力分割数ライブラリ１４に格納する。各電源供給部の割合は、割合ライブラリ１５に格納する。
【００６４】
また、セル消費電力ライブラリ１の蓄積情報は動作周波数ライブラリ４、配線容量ライブラリ６、配線長ライブラリ８各々の蓄積情報とともに、消費電力算出手段９に入力され、消費電力ライブラリ１０に消費電力の算出結果が格納される。
【００６５】
消費電力ライブラリ１０は消費電力の算出結果が格納されると、その蓄積情報を消費電力分割数ライブラリ１４の蓄積情報とともに、消費電力分割手段１６へと入力され、消費電力分割手段１６で分割された消費電力の分割結果が分割消費電力ライブラリ１７に格納される。
【００６６】
電源供給部ライブラリ１２の蓄積情報は割合ライブラリ１５及び分割消費電力ライブラリ１７各々の蓄積情報とともに消費電力割当手段１８に入力され、それぞれの電源供給部位置毎に消費電力が割当てられる。
【００６７】
上記の動作以外の他の動作については、図１０に示す従来例による電源電圧変動解析装置の動作と同様である。
【００６８】
このように、本発明の第１の実施例では、図３（ａ）に示す機能セル３１内に設けられているＮチャネルＭＯＳＦＥＴの電源供給部メタル配線３６，３７，３８，３９，４０，４１と、ＰチャネルＭＯＳＦＥＴの電源供給部メタル配線４２，４３，４４，４５，４６，４７とのそれぞれの動作状態に応じた電流源を定義しているので、電源電圧変動解析時に機能セル３１内を通過する第二層縦方向ＧＮＤ線３４，３５に流れる電流値の差を認識することができ、それを解析結果に反映させることができる。
【００６９】
図３（ｂ）は図３（ａ）の電流源と抵抗とを等価回路で表した図である。図３（ｂ）において、等価回路は電源供給部メタル配線３６〜４２間に流れる電流量を表す電流源Ｉ１と、電源供給部メタル配線３７〜４３間に流れる電流量を表す電流源Ｉ２と、電源供給部メタル配線３８〜４４間に流れる電流量を表す電流源Ｉ３と、電源供給部メタル配線３９〜４５間に流れる電流量を表す電流源Ｉ４と、電源供給部メタル配線４０〜４６間に流れる電流量を表す電流源Ｉ５と、電源供給部メタル配線４１〜４７間に流れる電流量を表す電流源Ｉ６と、第二層縦方向ＧＮＤ線３４における各部の抵抗Ｒ１，Ｒ２及びその接続点３４Ｕ，３４Ｄと、第二層縦方向ＧＮＤ線３５における各部の抵抗Ｒ３，Ｒ４及びその接続点３５Ｕ，３５Ｄと、第一層横方向ＧＮＤ線３３における各部の抵抗Ｒ５，Ｒ６、Ｒ７，Ｒ８、Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３及びその接続点３３Ｌ，３３Ｒと、第一層横方向ＶＤＤ線３２における各部の抵抗Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１７，Ｒ１８，Ｒ１９，Ｒ２０，Ｒ２１，Ｒ２２及びその接続点３２Ｌ，３２Ｒとを有している。
【００７０】
本実施例では、図２から抽出された各電流源のＶＤＤ線、ＧＮＤ線への接続点座標間に固有の割合を持つ電流源Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５，Ｉ６を定義しているので、電源電圧変動解析時には抵抗Ｒ２，Ｒ４に流れる電流値の差を認識し、解析結果に接続点３４Ｄ，３５Ｄでの変動電圧値の差異を反映することができる。
【００７１】
したがって、第二層縦方向ＧＮＤ線３４と第二層縦方向ＧＮＤ線３５とでの変動電圧値が異なるので、電源設計時に配線幅を変更し、ＧＮＤ線の電流密度を調整することで電源線幅と間隔との最適化を行うことができる。
【００７２】
また、本実施例では機能セル内の各ＭＯＳＦＥＴにおける電源供給部のみに電流源を定義する方法なので、ＭＯＳＦＥＴが存在しない領域に電流源を定義することはなく、電流源の定義数も削減することができる。したがって、電流源の定義数に応じて処理する素子数が減少するので、解析時の計算量を削減するという効果もある。
【００７３】
尚、本実施例では、各ＭＯＳＦＥＴの電源供給部メタル配線配置位置に電流源を定義する場合について説明したが、複数のＭＯＳＦＥＴで一回の動作をする場合には、複数のＭＯＳＦＥＴで一つの電流源定義としてもよい。
【００７４】
また、本実施例では、各ＭＯＳＦＥＴの電源供給部メタル配線配置位置から電流源接続点を一点定義しているが、メタル配線内の電流密度分布に応じて電流源の定義を複数に分割してもよい。
【００７５】
さらに、本実施例では、ＭＯＳＦＥＴについて説明したが、バイポーラトランジスタ等の素子における電流源定義方法としてもよい。
【００７６】
図４（ａ）〜（ｄ）は本発明の第２の実施例で用いる回路例を示す図であり、図５（ａ）〜（ｃ）は図４の回路構成の等価回路を示す図である。これら図４及び図５を参照して本発明の第２の実施例について説明する。本発明の第２の実施例による電源電圧変動解析装置の基本的構成は図１に示す本発明の第１の実施例の構成と同様であるが、電源供給部の位置情報を定義する方法についてメタル配線以外にさらに工夫し、ソースコンタクト配置座標を用いている。
【００７７】
図４（ａ）はＮＡＮＤゲートのレイアウト図であり、このＮＡＮＤゲートは第一層横方向ＧＮＤ線Ｓ１と、第一層横方向ＶＤＤ線Ｓ２と、ＮチャネルＭＯＳＦＥＴの拡散層領域Ｓ３と、ＰチャネルＭＯＳＦＥＴの拡散層領域Ｓ４と、ＰチャネルＭＯＳＦＥＴのドレインコンタクトＳ５，Ｓ６と、ＮチャネルＭＯＳＦＥＴのドレインコンタクトＳ７，Ｓ８と、上記のＰチャネルＭＯＳＦＥＴのドレインコンタクトＳ５，Ｓ６とＮチャネルＭＯＳＦＥＴのドレインコンタクトＳ７，Ｓ８とを接続しているメタル配線Ｓ９と、ＰチャネルＭＯＳＦＥＴのソースコンタクトＳ１０，Ｓ１１，Ｓ１３，Ｓ１４と、ＰチャネルＭＯＳＦＥＴのソースコンタクトＳ１０，Ｓ１１を第一層横方向ＶＤＤ線Ｓ２へ接続するメタル配線Ｓ１２と、ＰチャネルＭＯＳＦＥＴのソースコンタクトＳ１３，Ｓ１４を第一層横方向ＶＤＤ線Ｓ２へ接続するメタル配線Ｓ１５と、ＮチャネルＭＯＳＦＥＴのソースコンタクトＳ１６，Ｓ１７と、ＮチャネルＭＯＳＦＥＴのソースコンタクトＳ１６，Ｓ１７を第一層横方向ＧＮＤ線Ｓ１に接続するメタル配線Ｓ１８と、ＭＯＳＦＥＴのゲートポリシリコンＳ１９，Ｓ２０とから構成されている。
【００７８】
電源供給部の位置情報をＭＯＳＦＥＴのソースメタル配線に記述している本発明の第１の実施例による電流源定義方法を示す図３（ａ）に対応するＮＡＮＤゲートのレイアウト図は図４（ｂ）となり、図３（ｂ）に対応する等価回路は図５（ａ）となる。
【００７９】
図５（ａ）は接続点Ｓ２Ｌ，Ｓ２Ｒ間のＶＤＤメタル配線Ｓ２の抵抗値を分割したＲ２３，Ｒ２４，Ｒ２５と、接続点Ｓ１Ｌ，Ｓ１Ｒ間のＧＮＤメタル配線Ｓ１の抵抗値を分割したＲ２６，Ｒ２７と、ＭＯＳＦＥＴ内の他の寄生抵抗を内部抵抗として持つ電流源Ｉ７，Ｉ８とから構成されている。
【００８０】
これを本発明の第２の実施例として電源供給部の記述をメタル配線からソースコンタクトに変更すると、レイアウト図は図４（ｂ）から図４（ｃ）となり、ソースコンタクトの配置座標を電流源の接続点とするため、等価回路図は図５（ａ）から図５  （ｂ）へと変わる。
【００８１】
図５（ｂ）は接続点Ｓ２Ｌ，Ｓ２Ｒ間のＶＤＤメタル配線Ｓ２と、ＰチャネルＭＯＳＦＥＴのソース部メタル配線Ｓ１１，Ｓ１２の抵抗値を分割したＲ２８，Ｒ２９，Ｒ３０，Ｒ３３，Ｒ３４と、接続点Ｓ１Ｌ，Ｓ１Ｒ間のＧＮＤメタル配線Ｓ１と、ＮチャネルＭＯＳＦＥＴのソース部メタル配線Ｓ１８の抵抗値を分割したＲ３１，Ｒ３２，Ｒ３８，Ｒ３９と、ＭＯＳＦＥＴ内の他の寄生抵抗を内部抵抗として持つ電流源Ｉ９，Ｉ１０，Ｉ１１，Ｉ１２とから構成されている。
【００８２】
したがって、本発明の第２の実施例を用いた電源電圧変動解析時にはＲ３３，Ｒ３４，Ｒ３５，Ｒ３６，Ｒ３７，Ｒ３８での電源電圧変動値をも反映することができるという効果がある。
【００８３】
本発明の第３の実施例による電源電圧変動解析装置の基本的構成は図１に示す本発明の第１の実施例の構成と同様であるが、電源供給部の位置情報を定義する方法についてソースコンタクト配置座標以外にさらに工夫をし、ソース側拡散領域を用いている。
【００８４】
本発明の第３の実施例では電源供給部の記述を本発明の第２の実施例であるソースコンタクト配置座標からソース側拡散層領域の配置位置に変更しており、そのレイアウト図は図４（ｃ）から図４（ｄ）となり、ソース側拡散層領域の配置座標を電流源の接続点とするため、等価回路図は図５（ｂ）から図５（ｃ）へと変わる。
【００８５】
図５（ｃ）はＳ２Ｌ，Ｓ２Ｒ間のＶＤＤメタル配線Ｓ２と、ＰチャネルＭＯＳＦＥＴのソース部メタル配線Ｓ１１，Ｓ１２と、ＰチャネルＭＯＳＦＥＴのソースコンタクトＳ１０，Ｓ１１，Ｓ１３，Ｓ１４の抵抗値を分割したＲ３９，Ｒ４０，Ｒ４１，Ｒ４４，Ｒ４５，Ｒ４６，Ｒ４７，Ｒ４８，Ｒ４９，Ｒ５０，Ｒ５１と、接続点Ｓ１Ｌ，Ｓ１Ｒ間のＧＮＤメタル配線Ｓ１と、ＮチャネルＭＯＳＦＥＴのソース部メタル配線Ｓ１８と、ＮチャネルＭＯＳＦＥＴのソースコンタクトＳ１６，Ｓ１７の抵抗値を分割したＲ４２，Ｒ４３，Ｒ５２，Ｒ５３，Ｒ５４，Ｒ５５と、ＭＯＳＦＥＴ内の他の寄生抵抗を内部抵抗として持つ電流源Ｉ１３，Ｉ１４，Ｉ１５，Ｉ１６とから構成されている。
【００８６】
したがって、本発明の第３の実施例を用いた電源電圧変動解析時にはＲ４６，Ｒ４７，Ｒ５０，Ｒ５１，Ｒ５４，Ｒ５５での電源電圧変動値をも反映することができるという効果がある。
【００８７】
本発明の第４の実施例では、電源供給部位置と割合との定義を配置配線用ライブラリに記述している。上記の本発明の第１の実施例、本発明の第２の実施例、本発明の第３の実施例では、電源供給部位置と割合情報の定義を図２に示すセル消費電力ライブラリに記述しているが、この他の入力ファイルに定義する方法として、配置配線用ライブラリ中の各機能セルにおける端子位置情報や配置配線禁止位置情報に記述することもできる。
【００８８】
図６は本発明の第４の実施例による電源電圧変動解析装置の構成を示すブロック図である。図６において、本発明の第４の実施例による電源電圧変動解析装置は電源供給部位置と割合情報とを端子位置情報や配置配線禁止位置情報等の座標定義部に記述した配置配線用ライブラリ２ａから電源供給部の位置情報を抽出する電源供給部位置抽出手段１１ａと、配置配線用ライブラリ２ａから電源供給部の割合情報を抽出する電源供給部割合抽出手段１３ａとを有し、セル消費電力ライブラリ１ａには電源供給部の位置と割合情報とを持たない構成となっている。
【００８９】
本発明の第４の実施例による電源電圧変動解析装置において、上記の構成以外は図１に示す本発明の第１の実施例と同様の構成となっており、同一構成要素には同一符号を付してある。また、同一構成要素の動作は本発明の第１の実施例と同様である。
【００９０】
本発明の第５の実施例では電源供給部位置と割合との定義を配置位置情報付きセル接続情報ライブラリに記述している。上記の本発明の第１の実施例、本発明の第２の実施例、本発明の第３の実施例では、電源供給部位置と割合情報との定義を図２に示すセル消費電力ライブラリに記述しているが、他の入力ファイルに定義する方法として、配置配線用ライブラリ中の各機能セルにおける端子位置情報や配置配線禁止位置情報に記述することもできる。
【００９１】
図７は本発明の第５の実施例による電源電圧変動解析装置の構成を示すブロック図である。図７において、本発明の第５の実施例による電源電圧変動解析装置は電源供給部位置と割合情報とをチップ内の配置位置情報等の座標定義部に記述した配置位置情報付きセル接続情報ライブラリ３ａから電源供給部の位置情報を抽出する電源供給部位置抽出手段１１ｂと、配置位置情報付きセル接続情報ライブラリ３ａから電源供給部の割合情報を抽出する電源供給部割合抽出手段１３ｂとを有し、セル消費電力ライブラリ１ａには電源供給部の位置と割合情報とを持たない構成となっている。
【００９２】
本発明の第５の実施例による電源電圧変動解析装置において、上記の構成以外は図１に示す本発明の第１の実施例と同様の構成となっており、同一構成要素には同一符号を付してある。また、同一構成要素の動作は本発明の第１の実施例と同様である。
【００９３】
本発明の第６の実施例の基本的構成は図１に示す本発明の第１の実施例の構成と同様であるが、本発明の電流源定義方法を応用した使用方法として、電源電圧変動解析以外に半導体製品のエレクトロマイグレーション（以下、ＥＭとする）解析に使用する方法に適用している。
【００９４】
図８は本発明の第６の実施例による半導体製品のＥＭ解析装置の構成を示すブロック図である。図８において、本発明の第６の実施例による半導体製品のＥＭ解析装置は配置位置情報付きセル接続情報ライブラリ３ｂから各セルの配置位置情報と各層の電源線幅と長さとを抽出する配置位置・配線情報抽出手段２３ａと、各セルの配置位置と電源線幅と長さとの情報を持つ配置位置・配線ライブラリ２４ａと、電流源ライブラリ２０と抵抗値ライブラリ２２と配置位置・配線ライブラリ２４ａとから各配線の電流密度を計算する電流密度算出手段２５ａと、算出された各電源線の電流密度を格納する電流密度ライブラリ２６ａと、ＥＭ基準を定義するＥＭ基準２６ｂと、上記の電流密度ライブラリ２６ａ及びＥＭ基準２６ｂからＥＭ基準を満足するかどうかの判定を行うＥＭ判定手段２６ｃとを有している。
【００９５】
ＥＭ判定手段２６ｃにて各電源線での電流密度が基準を超えていれば、電源設計手段２７によって配線幅やビアの個数等を修正し、電流密度が基準以下であれば、処理を終了する構成となっている。
【００９６】
本発明の第６の実施例による半導体製品のＥＭ解析装置において、上記の構成以外は図１に示す本発明の第１の実施例と同様の構成となっており、同一構成要素には同一符号を付してある。また、同一構成要素の動作は本発明の第１の実施例と同様である。
【００９７】
本発明の第７の実施例では、上記の本発明の第６の実施例と同様に、本発明の電流源定義方法を応用した使用方法として、半導体製品内部の電源電圧変動解析以外に半導体製品を搭載したプリント基板上の電源電位変動解析に使用する方法に適用している。
【００９８】
図９は本発明の第７の実施例に用いる複数の半導体製品を搭載したプリント基板のレイアウト例を示す図である。図９において、プリント基板１１０は信号制御用半導体製品１００，１０１，１０２，１０３，１０４と、電源供給用半導体製品１０５，１０６とを有している。
【００９９】
また、信号制御用半導体製品１００では二つの独立した電源電圧を電源端子１００ａ（３．３Ｖ）と電源端子１００ｂ，１００ｃ（１．２Ｖ）とに、電源供給用半導体製品１０５（１．２Ｖ），１０６（３．３Ｖ）からプリント基板上の配線１０５ａ，１０６ａを介して供給している。
【０１００】
プリント基板１１０上の電源電圧変動解析には、配線１０５ａ，１０６ａを介して供給される電流値と抵抗値とによって算出することができるが、信号制御用半導体製品１００内部の消費電力に偏りがある場合には、電源供給用半導体製品１０５から電源端子１００ｂと電源端子１００ｃとに供給する電流値が異なるので、電源供給用半導体製品１０５から供給する電流値を電源端子数で等分割するのではなく、本発明の第１の実施例と同様に、電源端子１００ｂ，１００ｃに流れる電流値を別々に定義することによって、プリント基板１１０上での電源電圧変動解析にも応用することができる。
【０１０１】
【発明の効果】
以上説明したように本発明は、半導体製品の電源電圧変動解析を行う際に、半導体製品の機能セル内の電源供給部に電流源を定義することによって、半導体製品の電源構造の最適化を行うことができ、計算量の削減と容易な電源設計手法とを実現することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による電源電圧変動解析装置の構成を示すブロック図である。
【図２】図１のセル消費電力ライブラリの構成を示す図である。
【図３】（ａ）は本発明の第１の実施例で用いる回路例を示す図、（ｂ）は（ａ）の等価回路を示す図である。
【図４】（ａ）〜（ｄ）は本発明の第２の実施例で用いる回路例を示す図である。
【図５】（ａ）〜（ｃ）は図４の回路構成の等価回路を示す図である。
【図６】本発明の第４の実施例による電源電圧変動解析装置の構成を示すブロック図である。
【図７】本発明の第５の実施例による電源電圧変動解析装置の構成を示すブロック図である。
【図８】本発明の第６の実施例による半導体製品のＥＭ解析装置の構成を示すブロック図である。
【図９】本発明の第７の実施例に用いる複数の半導体製品を搭載したプリント基板のレイアウト例を示す図である。
【図１０】従来の電源電圧変動解析装置の構成を示すブロック図である。
【図１１】従来の電流源定義方法の一例を示す図である。
【図１２】従来の電流源定義方法の他の例を示す図である。
【図１３】従来の電流源定義方法の別の例を示す図である。
【符号の説明】
１，１ａ  セル消費電力ライブラリ
２，２ａ  配置配線用ライブラリ
３，３ａ，３ｂ  配置位置情報付きセル接続情報ライブラリ
４  動作周波数ライブラリ
５  基準配線容量抽出手段
６  配線容量ライブラリ
７  配線長抽出手段
８  配線長ライブラリ
９  消費電力算出手段
１０  消費電力ライブラリ
１１，１１ａ，１１ｂ  電源供給部位置抽出手段
１２  電源供給部位置ライブラリ
１３  電源供給部割合算出手段
１３ａ，１３ｂ  電源供給部割合抽出手段
１４  消費電力分割数ライブラリ
１５  割合ライブラリ
１６  消費電力分割手段
１７  分割消費電力ライブラリ
１８  消費電力割当手段
１９  電流源変換手段
２０  電流源ライブラリ
２１  配線抵抗情報抽出手段
２２  抵抗値ライブラリ
２３  配置位置情報抽出手段
２３ａ  配置位置・配線情報抽出手段
２４  配置位置ライブラリ
２４ａ  配置位置・配線ライブラリ
２５  電源電圧変動値算出手段
２５ａ  電流密度算出手段
２６  電源電圧変動ライブラリ
２６ａ  電流密度ライブラリ
２６ｂ  ＥＭ基準
２６ｃ  ＥＭ判定手段
２７  電源設計手段
【図１】
0003983090.tif 000002
【図２】
0003983090.tif 000003
【図３】
0003983090.tif 000004
【図４】
0003983090.tif 000005
【図５】
0003983090.tif 000006
【図６】
0003983090.tif 000007
【図７】
0003983090.tif 000008
【図８】
0003983090.tif 000009
【図９】
0003983090.tif 000010
【図１０】
0003983090.tif 000011
【図１１】
0003983090.tif 000012
【図１２】
0003983090.tif 000013
【図１３】
0003983090.tif 000014