(57)【特許請求の範囲】
【請求項１】
半導体基板上にライン状に配列された複数のフォトセンサーと、
前記複数のフォトセンサーに対応して基板面内の縦方向に設けられ、各フォトセンサーの信号電荷が読み出される複数の電荷蓄積領域と、
前記各電荷蓄積領域の蓄積電荷がそれぞれ電荷転送制御領域を介して転送される水平転送レジスタと、
前記複数の電荷蓄積領域に対応して基板面内の横方向に設けられ、各電荷蓄積領域の電荷のオーバーフロー分の排出を制御するための電荷排出制御領域と、
前記電荷排出制御領域の横方向に設けられたオーバーフロードレイン領域
とを具備し、前記電荷蓄積領域は、前記半導体基板の表層部に選択的に設けられた第１導電型の半導体領域からなり、前記電荷排出制御領域は、前記電荷蓄積領域の表層部に選択的に設けられた第２導電型の半導体領域からなり、前記オーバーフロードレイン領域は、前記電荷排出制御領域および前記電荷蓄積領域に隣接するように前記半導体基板の表層部に選択的に設けられた不純物濃度が高い第１導電型の半導体領域からなる固体ラインセンサーであって、
前記電荷排出制御領域は、第１の電荷排出制御領域と、前記第１の電荷排出制御領域に対して基板面内の縦方向に隣接して設けられ、第１の電荷排出制御領域よりも不純物濃度が高い第２の電荷排出制御領域を有し、
前記オーバーフロードレイン領域は、前記第１の電荷排出制御領域に隣接するように設けられた第１のオーバーフロードレイン領域と、前記第１のオーバーフロードレイン領域に対して基板面内の縦方向に連なるとともに前記第２の電荷排出制御領域に隣接するように設けられた第２のオーバーフロードレイン領域を有し、前記第２のオーバーフロードレイン領域は、前記第１のオーバーフロードレイン領域よりも基板面内の横幅が広く、前記第２のオーバーフロードレイン領域の縦方向に沿う一端は、前記第１のオーバーフロードレイン領域の縦方向に沿う一端よりも前記電荷蓄積領域に接近していることを特徴とする固体ラインセンサー。
【請求項２】
前記第２の電荷排出制御領域の不純物濃度は、前記第１の電荷排出制御領域の不純物濃度の２〜３倍であることを特徴とする請求項１記載の固体ラインセンサー。
【請求項３】
前記第１のオーバーフロードレイン領域の横幅は、イオン注入プロセスで決まる最小寸法を有することを特徴とする請求項１記載の固体ラインセンサー。
【請求項４】
前記第１のオーバーフロードレイン領域は、前記第１の電荷排出制御領域の縦方向の全長領域および第２の電荷排出制御領域の縦方向の一部の領域に隣接するようにパターンが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の固体ラインセンサー。
【請求項５】
前記第１のオーバーフロードレイン領域は、前記第１の電荷排出制御領域には隣接するが第２の電荷排出制御領域には隣接しないようにパターンが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の固体ラインセンサー。
【請求項６】
前記第１のオーバーフロードレイン領域と前記第２のオーバーフロードレイン領域は、不純物濃度が互いに異なることを特徴とする請求項１乃至５のいずれか１項に記載の固体ラインセンサー。
【請求項７】
前記第２の電荷排出制御領域は、前記第１の電荷排出制御領域と同時に不純物イオンが注入された後、さらに不純物イオンが注入されることにより形成されていることを特徴とする請求項１または２記載の固体ラインセンサー。
【請求項８】
前記第１の電荷排出制御領域および前記第２の電荷排出制御領域を形成するためのイオン注入は、固体ラインセンサーの他の領域を形成する際のイオン注入と同時に行われていることを特徴とする請求項７記載の固体ラインセンサー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成される固体ラインセンサーに係り、特にライン状に配列された各フォトセンサーから読み出された信号電荷を蓄積するための電荷蓄積領域のオーバーフローを横方向に排出する横型オーバーフロードレイン構造に関するもので、例えば水平転送レジスタとしてＣＣＤ（電荷結合デバイス）を用いたＣＣＤラインセンサーに使用されるものである。
【０００２】
【従来の技術】
図５は、固体ラインセンサーの一般的なレイアウトを示す。
【０００３】
図５において、半導体基板上には光電変換を行う多数のフォトセンサー（画素）51がライン状に配列されており、各フォトセンサー51の信号電荷は電荷蓄積（ＳＴ）領域52に読み出され、さらに電荷転送制御領域53を介して水平転送用のＣＣＤレジスタ54へ転送される。この場合、フォトセンサー51、ＳＴ領域52、電荷転送制御領域53は、チップ面内で垂直方向に配列されている。そして、前記ＳＴ領域52の横方向（水平方向）の側方には、横型オーバーフロードレイン（ＯＦＤ）構造が設けられている。
【０００４】
さらに、前記ＣＣＤレジスタ54の電荷転送方向一端側（ＣＣＤレジスタ54の延長方向一端側）には、エスカレータレジスタ55および電荷検出部（電荷／電圧変換部）56が設けられている。上記エスカレータレジスタ55は、電荷転送方向において蓄積電荷の基準電位を段階的に持ち上げるように構成されている。
【０００５】
図６は、図５中の横型ＯＦＤ構造の従来のレイアウトを示す平面図である。
【０００６】
図７（Ａ１）は、図６中のＡ−Ａ線に沿う構造を示す断面図である。
【０００７】
横型ＯＦＤ構造は、平面的には、ＳＴ領域52の横側に、ＳＴ領域52の電荷のオーバーフロー分の排出を制御するためのオーバーフローバリアーとなる電荷排出制御（ＩＣＧ）領域57がおよびＯＦＤ領域58が設けられている。この場合、ＯＦＤ領域58は、通常は、図５に示したように、フォトセンサー51、ＳＴ領域52、電荷転送制御領域53の配列における２列単位で列間に１個設けられ、隣り合う２列単位で共通に使用される。
【０００８】
横型ＯＦＤ構造の断面構造としては、半導体基板71の表層部に、Ｎ型半導体領域からなるＳＴ領域52が選択的に設けられており、上記Ｎ型半導体領域の表層部に、Ｐ型半導体領域からなるＩＣＧ領域57が選択的に設けられている。上記ＩＣＧ領域57に隣接するように基板表層部に不純物濃度が高いＮ+ 型半導体領域からなるＯＦＤ領域58が選択的に設けられている。このＯＦＤ領域58の大きさは、要求される電荷排出能力に応じて決められる。
【０００９】
ＳＴ領域52上の基板表面上には、印加電圧に応じてＳＴ領域52の電位を決定するための電極（例えば第１層多結晶シリコンが用いられてなる）52a が絶縁膜（図示せず）を介して設けられている。ＩＣＧ領域57上の基板表面上には、印加電圧によりＩＣＧ領域57の電位を決定するための電極（例えば第２層多結晶シリコンが用いられてなる）57a が絶縁膜（図示せず）を介して設けられている。この場合、ＩＣＧ領域57上の電極57a の一端部は、ＳＴ領域52の電極52a の一端部に対して絶縁膜（図示せず）を介してオーバーラップする状態で設けられている。
【００１０】
58a はＯＦＤ領域58上に例えばアルミニウム電極がコンタクトしたコンタクト領域であり、このＯＦＤ領域58上の電極58a に印加される電圧によりＯＦＤ領域58の電位が決定される。
【００１１】
図７（Ａ２）は、同図（Ａ１）中のＳＴ領域52、ＩＣＧ領域57、ＯＦＤ領域58の電位分布（ポテンシャル井戸の深さ関係）の一例を示す。ここで、ＢａはＳＴ領域52の電位とＩＣＧ領域57の電位との差を示す。
【００１２】
ところで、画素の高密度化の要求により画素ピッチが狭くなるにつれ、ＩＣＧ領域52の電位がＯＦＤ領域58の電位による影響を受け易くなり、ショートチャネル効果により、図７（Ａ２）中に点線で示すようにＩＣＧ領域57の電位がＯＦＤ領域58の電位により引き寄せられる（ＩＣＧ領域57のポテンシャル井戸が深くなる）ように変化する。
【００１３】
しかし、上記したようにＩＣＧ領域57の電位がＯＦＤ領域58の電位により引き寄せられると、ＳＴ領域52の電位とＩＣＧ領域57の電位との差Ｂａ´が小さくなり、ＳＴ領域52の容積、ひいては電荷蓄積容量が小さくなってしまう。これにより、ＳＴ領域52の飽和出力電荷量、ひいては図５中の電荷検出部（電荷／電圧変換部）56の飽和出力電圧が小さくなってしまう。
【００１４】
【発明が解決しようとする課題】
上記したように従来の横型ＯＦＤ構造を有する固体ラインセンサーは、画素ピッチが狭くなるにつれ、ＩＣＧ領域の電位がＯＦＤ領域の電位により影響を受け易くなり、ＳＴ領域の電位とＩＣＧ領域の電位との差が小さくなり、ＳＴ領域の容積、ひいては電荷蓄積容量が小さくなってしまう。これにより、ＳＴ領域の飽和出力電荷量が小さくなってしまうという問題があった。
【００１５】
本発明は上記の問題点を解決すべくなされたもので、横型ＯＦＤ構造を有する固体ラインセンサーの画素ピッチが狭くなっても、ＳＴ領域の電位がＯＦＤ領域の電位により影響を受け難くなり、ＳＴ領域の飽和出力電荷量を十分に確保し得る固体ラインセンサーを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の固体ラインセンサーは、半導体基板上にライン状に配列された複数のフォトセンサーと、前記複数のフォトセンサーに対応して基板面内の縦方向に設けられ、各フォトセンサーの信号電荷が読み出される複数の電荷蓄積領域と、前記各電荷蓄積領域の蓄積電荷がそれぞれ電荷転送制御領域を介して転送される水平転送レジスタと、前記複数の電荷蓄積領域に対応して基板面内の横方向に設けられ、各電荷蓄積領域の電荷のオーバーフロー分の排出を制御するための電荷排出制御領域と、前記電荷排出制御領域の横方向に設けられたオーバーフロードレイン領域とを具備し、前記電荷蓄積領域は、前記半導体基板の表層部に選択的に設けられた第１導電型の半導体領域からなり、前記電荷排出制御領域は、前記電荷蓄積領域の表層部に選択的に設けられた第２導電型の半導体領域からなり、前記オーバーフロードレイン領域は、前記電荷排出制御領域および前記電荷蓄積領域に隣接するように前記半導体基板の表層部に選択的に設けられた不純物濃度が高い第１導電型の半導体領域からなる固体ラインセンサーであって、前記電荷排出制御領域は、第１の電荷排出制御領域と、前記第１の電荷排出制御領域に対して基板面内の縦方向に隣接して設けられ、第１の電荷排出制御領域よりも不純物濃度が高い第２の電荷排出制御領域を有し、前記オーバーフロードレイン領域は、前記第１の電荷排出制御領域に隣接するように設けられた第１のオーバーフロードレイン領域と、前記第１のオーバーフロードレイン領域に対して基板面内の縦方向に連なるとともに前記第２の電荷排出制御領域に隣接するように設けられた第２のオーバーフロードレイン領域を有し、前記第２のオーバーフロードレイン領域は、前記第１のオーバーフロードレイン領域よりも基板面内の横幅が広く、前記第２のオーバーフロードレイン領域の縦方向に沿う一端は、前記第１のオーバーフロードレイン領域の縦方向に沿う一端よりも前記電荷蓄積領域に接近していることを特徴とする。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１８】
＜第１の実施形態＞
第１の実施形態のＣＣＤラインセンサーは、図５を参照して前述したようなレイアウトを有するように半導体チップ上に形成される。即ち、このＣＣＤラインセンサーは、半導体基板上にライン状に配列された複数のフォトセンサー（画素）51と、この複数のフォトセンサー51に対応して基板面内の縦方向に設けられ、各フォトセンサー51の信号電荷が読み出される複数のＳＴ領域52と、この各ＳＴ領域52の蓄積電荷がそれぞれ電荷転送制御領域53を介して転送される水平転送レジスタ（例えばＣＣＤレジスタ54）と、このＣＣＤレジスタ54の電荷転送方向一端側に設けられたエスカレータレジスタ55および電荷検出部（電荷／電圧変換部）56と、前記複数のＳＴ積領域52に対応して基板面内の横方向に設けられ、ＳＴ領域52の電荷のオーバーフロー分の排出を制御するためのＩＣＧ領域と、このＩＣＧ領域の横方向に設けられたＯＦＤ領域とを具備する。
【００１９】
図１は、第１の実施形態に係るＣＣＤラインセンサーにおける横型ＯＦＤ構造のレイアウトの一例を示す平面図である。
【００２０】
図１に示す横型ＯＦＤの平面構造は、ＳＴ領域52の横側にＩＣＧ領域(171,172) およびＯＦＤ領域(181,182) が設けられている。この場合、ＯＦＤ領域(181,182) は、例えば図５に示したように、フォトセンサー51、ＳＴ領域52、電荷転送制御領域53の配列における２列単位で列間に１個設けられ、隣り合う２列単位で共通に使用される。
【００２１】
ＩＣＧ領域(171,172) は、第１の不純物濃度を有する第１のＩＣＧ領域171 と、この第１のＩＣＧ領域171 に対して基板面内の縦方向に隣接して設けられ、第１のＩＣＧ領域171 よりも不純物濃度が高い（本例ではＰ+ ）第２のＩＣＧ領域172 を有する。
【００２２】
この場合、第２のＩＣＧ領域172 の不純物濃度は、第１のＩＣＧ領域171 の不純物濃度の２〜３倍である。本例では、第２のＩＣＧ領域172 は、第１のＩＣＧ領域171 と同時にＰ型不純物イオンが注入された後、さらにＰ型不純物イオンが注入されることにより形成されている。上記２回のイオン注入は、ＣＣＤラインセンサーの他の領域（例えばＣＣＤレジスタ54およびエスカレータレジスタ55）を形成する際の２回のイオン注入と同時に行われることにより、工程数の増加をまねかない。
【００２３】
ＯＦＤ領域(181,182) は、第１のＩＣＧ領域171 に隣接するように設けられたＮ+ 型の半導体領域からなる第１のＯＦＤ領域181 と、この第１のＯＦＤ領域181 に対して基板面内の縦方向に連なるとともに第２のＩＣＧ領域172 に隣接するように設けられたＮ+ 型の半導体領域からなる第２のＯＦＤ領域182 を有する。本例では、第１のＯＦＤ領域181 は、第１のＩＣＧ領域171 の縦方向の全長領域および第２のＩＣＧ領域172 の縦方向の一部の領域に隣接するように、パターンが形成されている。
【００２４】
ＳＴ領域52上の基板表面上には、印加電圧に応じてＳＴ領域52の電位を決定するための電極（例えば第１層多結晶シリコンが用いられてなる）52a が絶縁膜（図示せず）を介して設けられている。ＩＣＧ領域(171,172) 上の基板表面上には、印加電圧によりＩＣＧ領域(171,172) の電位を決定するための電極（例えば第２層多結晶シリコンが用いられてなる）17a が絶縁膜（図示せず）を介して設けられている。この場合、ＩＣＧ領域(171,172) 上の電極17a の一端部は、ＳＴ領域52の電極52a の一端部に対して絶縁膜（図示せず）を介してオーバーラップする状態で設けられている。18a はＯＦＤ領域182 上に例えばアルミニウム電極がコンタクトしたコンタクト領域であり、このＯＦＤ領域182 上の電極に印加される電圧によりＯＦＤ領域(181,182) の電位が決定される。
【００２５】
上記したように構成する際、画素ピッチが狭くなるにつれ、ＳＴ領域52、ＩＣＧ領域(171,172) 、ＯＦＤ領域(181,182) の横方向の配列距離を短縮するために、次のように設定することが望ましい。
【００２６】
まず、第１のＯＦＤ領域181 の横幅は、極力狭い幅（例えばイオン注入プロセスで決まる最小寸法）で形成されている。また、第２のＯＦＤ領域182 は、要求される電荷排出能力を確保するために第１のＯＦＤ領域181 よりも基板面内の横幅が広くなるが、第２のＯＦＤ領域182 の縦方向に沿う一端は、第１のＯＦＤ領域181 の縦方向に沿う一端よりもＳＴ領域52に接近するように形成されている。
【００２７】
つまり、第１のＯＦＤ領域181 の縦方向に沿う一端とＳＴ領域52との距離は、第２のＯＦＤ領域182 の縦方向に沿う一端とＳＴ領域52との距離よりも遠く、換言すれば、ＳＴ領域52と第１のＯＦＤ領域181 との間の第１のＩＣＧ領域171 の横幅は、ＳＴ領域52と第２のＯＦＤ領域182 との間の第２のＩＣＧ領域172 の横幅よりも広い。
【００２８】
図２（Ａ１）および（Ａ２）は、図１中のＡ−Ａ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例を示す。
【００２９】
図２（Ｂ１）および（Ｂ２）は、図１中のＢ−Ｂ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例を示す。
【００３０】
図２（Ｃ１）および（Ｃ２）は、図１中のＣ−Ｃ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例を示す。
【００３１】
即ち、半導体基板21の表層部には、Ｎ型半導体領域からなるＳＴ領域52が選択的に設けられており、このＳＴ領域52の表層部の一部にＰ型半導体領域からなる第１のＩＣＧ領域171 およびＰ+ 型半導体領域からなる第２のＩＣＧ領域172 が基板面内の縦方向に隣接して設けられている。
【００３２】
さらに、基板表層部には、上記第１のＩＣＧ領域171 、第２のＩＣＧ領域172の縦方向の一部およびＳＴ領域52に隣接するようにＮ+ 型の半導体領域からなる第１のＯＦＤ領域181 が設けられている。さらに、第２のＩＣＧ領域172 の縦方向の残部およびＳＴ領域52に隣接するようにＮ+ 型半導体領域からなる第２のＯＦＤ領域182 が設けられている。
【００３３】
上記構成のＣＣＤラインセンサーにおいては、前記したように第１のＩＣＧ領域171 および第２のＩＣＧ領域172 に同じ電圧が印加されても、Ｐ+ 型半導体領域からなる第２のＩＣＧ領域172 のポテンシャル井戸は、Ｐ型半導体領域からなる第１のＩＣＧ領域171 のポテンシャル井戸よりも浅く形成される。
【００３４】
この場合、図２（Ｃ２）に示すように、ＳＴ領域52と第１のＯＦＤ領域181 との間の第１のＩＣＧ領域171 は、ポテンシャル井戸が深くても、横幅が広いので、第１のＯＦＤ領域181 の電位の影響を受け難い。また、図２（Ｂ２）に示すように、ＳＴ領域52と第１のＯＦＤ領域181 との間の第２のＩＣＧ領域172 は、ポテンシャル井戸が浅くて、横幅が広いので、第１のＯＦＤ領域181 の電位の影響を受け難い。また、図２（Ａ２）に示すように、ＳＴ領域52と第２のＯＦＤ領域182 との間の第２のＩＣＧ領域172 は、ポテンシャル井戸が浅いので、横幅が狭くても、第２のＯＦＤ領域182 の電位の影響を受け難い。
【００３５】
これにより、ＳＴ領域52の電荷は、主として第１のＩＣＧ領域171 および第１のＯＦＤ領域181 を経由して第２のＯＦＤ領域182 に排出されるようになる。
【００３６】
したがって、第１の実施形態のＣＣＤラインセンサーによれば、画素ピッチが狭くなるにつれ、ＳＴ領域52、ＩＣＧ領域(171,172) 、ＯＦＤ領域(181,182) の横方向の配列距離を短縮しても、ＯＦＤ領域182 の電位がＳＴ領域52の電位に及ぼす影響を避け、ショートチャネル効果によるＳＴ領域52の電位の変動を避けることができる。
【００３７】
なお、上記例では、第１のＯＦＤ領域181 と第２のＯＦＤ領域182 とは同じ不純物濃度を有するＮ+ 型半導体からなるものとして説明したが、第１のＯＦＤ領域181 と第２のＯＦＤ領域182 の不純物濃度を異ならせることにより、第１のＯＦＤ領域181 から第２のＯＦＤ領域182 への電荷の排出を促進するようにしてもよい。
【００３８】
＜第２の実施形態＞
第１の実施形態のＣＣＤラインセンサーでは、第１のＯＦＤ領域181 が第１のＩＣＧ領域171 の縦方向の全長領域および第２のＩＣＧ領域172 の縦方向の一部の領域に隣接するように設けられている例を示した。この場合、第１のＯＦＤ領域181 の不純物濃度が第２のＩＣＧ領域172 の不純物により影響を受けるおそれがあるが、これを避けるために、第１のＯＦＤ領域181 が第１のＩＣＧ領域171には隣接するが第２のＩＣＧ領域172 には隣接しないように形成する例として、第２の実施形態を説明する。
【００３９】
図３は、第２の実施形態に係るＣＣＤラインセンサーにおける横型ＯＦＤ構造のレイアウトの一例を示す平面図である。
【００４０】
このレイアウトは、図１を参照して前述した第１の実施形態に係るＣＣＤラインセンサーのレイアウトと比べて、例えば第２のＩＣＧ172 を形成する際、第１のＯＦＤ領域181 を避けるようにイオン注入（例えば２回目のイオン注入）のパターンを形成することにより、第１のＯＦＤ領域181 が第１のＩＣＧ領域171 には隣接するが第２のＩＣＧ領域172 には隣接しないように形成されている。これにより、第１のＯＦＤ領域181 の不純物濃度が第２のＩＣＧ領域172 の不純物により影響を受けるおそれがなくなる。
【００４１】
図４（Ａ１）および（Ａ２）は、図３中のＡ−Ａ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例を示す。
【００４２】
図４（Ｂ１）および（Ｂ２）は、図３中のＢ−Ｂ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例を示す。
【００４３】
図４（Ｃ１）および（Ｃ２）は、図３中のＣ−Ｃ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例を示す。
【００４４】
上記第２の実施形態のＣＣＤラインセンサーの動作は、前述した第１の実施形態のＣＣＤラインセンサーの動作と基本的に同様であるので、その説明を省略する。
【００４５】
【発明の効果】
上述したように本発明の固体ラインセンサーによれば、横型ＯＦＤ構造を有する固体ラインセンサーの画素ピッチが狭くなっても、ＳＴ領域の電位がＯＦＤ領域の電位により影響を受け難くなり、ＳＴ領域の飽和出力電荷量を十分に確保することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＣＣＤラインセンサーにおける横型ＯＦＤ構造のレイアウトの一例を示す平面図。
【図２】図１中のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例を示す図。
【図３】本発明の第２の実施形態に係るＣＣＤラインセンサーにおける横型ＯＦＤ構造のレイアウトの一例を示す平面図。
【図４】図３中のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例を示す図。
【図５】固体ラインセンサーの一般的なレイアウトを示す平面図。
【図６】図５中の横型ＯＦＤ構造の従来のレイアウトを示す平面図。
【図７】図６中のＡ−Ａ線に沿う断面構造およびＳＴ領域、ＩＣＧ領域、ＯＦＤ領域の電位分布の一例および電位分布が変化した一例を示す図。
【符号の説明】
(171,172) …ＩＣＧ領域、
17a …ＩＣＧ電極、
(181,182) …ＯＦＤ領域、
18a …ＯＦＤコンタクト領域、
52…ＳＴ領域、
52a …ＳＴ電極。
【図１】
0003878437.tif 000002
【図２】
0003878437.tif 000003
【図３】
0003878437.tif 000004
【図４】
0003878437.tif 000005
【図５】
0003878437.tif 000006
【図６】
0003878437.tif 000007
【図７】
0003878437.tif 000008