(57)【特許請求の範囲】
【請求項１】
ワイパを動かすためのワイパモータと、
前記ワイパの１走査毎に反転する信号を出力する切換スイッチと、
前記ワイパの動作を指示するコンビネーションスイッチと、
前記ワイパモータを駆動する第１半導体スイッチ素子と、
前記コンビネーションスイッチで間欠ワイパ動作が指示された場合に、前記切換スイッチからの信号に基づいて前記第１半導体スイッチ素子を間欠的にオン及びオフさせるコントローラと、
前記第１半導体スイッチ素子に直列に接続され、電源電圧によりオンにされるとともに、前記ワイパモータがロックされかつ前記第１半導体スイッチ素子がオフされた場合に前記コンビネーションスイッチを介して前記ワイパモータに並列に接続され前記ワイパモータにより発生する逆起電力を還流させる第２半導体スイッチ素子と、
を備えたことを特徴とするワイパ制御装置。
【請求項２】
前記第２半導体スイッチ素子に直列に接続され、前記ワイパモータにブレーキをかけるための第３半導体スイッチ素子を更に備え、
前記コントローラは、前記第１半導体スイッチ素子をオフにした後に、前記第３半導体スイッチ素子をオンにすることにより前記ワイパモータに逆電流を流すための閉回路を形成せしめ、前記ワイパモータにブレーキをかけることを特徴とする請求項１に記載のワイパ制御装置。
【請求項３】
前記コントローラは、前記切換スイッチからの信号が所定時間切り替わらない場合に前記第１半導体スイッチ素子をオフにすることを特徴とする請求項１又は２に記載のワイパ制御装置。
【請求項４】
前記ワイパモータは、高速で回転させるための高速作動端子と低速で回転させるための低速作動端子とを備え、
前記コンビネーションスイッチで高速動作が指示された場合に、前記ワイパモータの前記高速動作端子が直接電源に接続されて駆動され、前記コンビネーションスイッチで低速動作が指示された場合に、前記ワイパモータの前記低速動作端子が直接電源に接続されて駆動されることを特徴とする請求項１乃至３の何れか１項に記載のワイパ制御装置。
【請求項５】
前記ワイパモータは、所定速度で回転させるための１つの電源端子を備え、
前記コンビネーションスイッチで回転動作が指示された場合に、前記ワイパモータの前記電源端子が直接電源に接続されて駆動されることを特徴とする請求項１乃至３の何れか１項に記載のワイパ制御装置。
【請求項６】
前記第１半導体スイッチ素子は、前記ワイパモータと電源との間に設けられていることを特徴とする請求項１乃至５の何れか１項に記載のワイパ制御装置。
【請求項７】
前記第１半導体スイッチ素子は、前記ワイパモータとグランドとの間に設けられていることを特徴とする請求項１乃至５の何れか１項に記載のワイパ制御装置。
【請求項８】
第２ワイパを動かすための第２ワイパモータと、
前記第２ワイパの１走査毎に反転する信号を出力する第２切換スイッチと、
前記第２ワイパの動作を指示する第２コンビネーションスイッチと、
前記第２ワイパモータを駆動するリレーとを更に備え、
前記コントローラは、前記第２コンビネーションスイッチの指示に応答して前記リレーを制御し、前記第２ワイパモータを駆動することを特徴とする請求項１乃至７の何れか１項に記載のワイパ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動車用のワイパを制御するワイパ制御装置に関する。
【０００２】
【従来の技術】
従来、ワイパモータを半導体スイッチ素子によって制御するようにしたワイパ制御装置が知られている。例えば、特開平５−５８２５０号公報は、２つの電界効果トランジスタ（ＦＥＴ）を用いてワイパモータを制御する「ワイパ制御装置」を開示している。このワイパ制御装置の構成を図１１に示す。
【０００３】
このワイパ制御装置は、高速作動端子及び低速作動端子を備えたワイパモータ１２、並びにワイパスイッチ回路１７を備え、このワイパスイッチ回路１７は、高速走査モード（ＨＩ）が設定されると、ワイパモータ１２の高速作動端子に＋Ｂ電源を接続する。間欠走査モード（ＩＮＴ）が選択されたときは、ワイパスイッチ回路１７からの指令に応答して動作するＦＥＴ駆動回路２０が第１のＦＥＴ２１を動作させ、ワイパモータ１２を間欠走査を実現するように制御する。高速走査モードが設定された場合、ワイパモータ１２の低速動作端子に逆起電力による電流が出力されるが、この電流の第１のＦＥＴ２１への流入は、逆流阻止用のダイオードＤ１及びＤ２によって阻止され、第１のＦＥＴ２１を破壊から防止する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記公報に開示されたワイパ制御装置は、以下のような問題を有する。即ち、第２のＦＥＴ２２をオンにしてブレーキ動作を行うとき、その第２のＦＥＴ２２の下流（ソース側）に挿入されているダイオードＤ３のために電圧降下が発生し、ブレーキ効率が悪くなる。
【０００５】
また、ワイパモータ１２がロックした状態で第１のＦＥＴ２１がオフすると、それまで流れていた大電流（ワイパモータによって異なるが、５〜３０Ａ程度）が急激に遮断されるので、ワイパモータ１２のインダクタンスＬによる逆起電力Ｖ（＝−Ｌ（ｄｉ／ｄｔ））が発生し、サージとなって現れる。その結果、第２のＦＥＴ２２の下流に挿入されたダイオードＤ３及び第１のＦＥＴ２１がアバランシェ破壊を起こす可能性がある。
【０００６】
なお、ダイオードＤ１〜Ｄ３は、バッテリのプラスとマイナスとが逆に接続されるという異常事態が発生した時に、第１のＦＥＴ２１及び第２のＦＥＴにそれぞれ内蔵されたツェナーダイオードＺ１及びＺ２を経由して電流が流れるのを防ぐ働きもある。
【０００７】
また、バッテリ１４のプラス端子から第１のＦＥＴ２１を経てワイパモータ１２へ至る主電流経路にダイオードＤ１及びＤ２が挿入されているので、電圧降下が生じてワイパモータ１２の駆動電圧が低下する。また、ワイパスイッチ回路１７の状態が間欠走査モード（ＩＮＴ）及び低速走査モード（ＬＯ）の低速回転中は常にダイオードＤ１及びＤ２をモータ電流が流れることから、ダイオードＤ１及びＤ２での発熱が多く、放熱板、送風機構等が必要になる。更に、十分な電流容量をもたせるために大型の電力用ダイオードＤ１及びＤ２が必要になる。同様に、低速連続動作時のワイパモータへの電流供給を第１のＦＥＴ２１によって行っているので、第１のＦＥＴ２１にも連続電流に耐えるだけの電流容量及び放熱性を持たせなければならず、装置が大型化する。
【０００８】
本発明は、上述した諸問題を解消するためになされたものであり、半導体スイッチ素子を用いた小型で信頼性が高く動作が確実なワイパ制御装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記課題を達成するために、請求項１に記載の発明は、ワイパを動かすためのワイパモータと、前記ワイパの１走査毎に反転する信号を出力する切換スイッチと、前記ワイパの動作を指示するコンビネーションスイッチと、前記ワイパモータを駆動する第１半導体スイッチ素子と、前記コンビネーションスイッチで間欠ワイパ動作が指示された場合に、前記切換スイッチからの信号に基づいて前記第１半導体スイッチ素子を間欠的にオン及びオフさせるコントローラと、前記第１半導体スイッチ素子に直列に接続され、電源電圧によりオンにされるとともに、前記ワイパモータがロックされかつ前記第１半導体スイッチ素子がオフされた場合に前記コンビネーションスイッチを介して前記ワイパモータに並列に接続され前記ワイパモータにより発生する逆起電力を還流させる第２半導体スイッチ素子とを備えたことを特徴とする。
【００１０】
この請求項１に記載の発明によれば、コンビネーションスイッチで間欠ワイパ動作が指示された場合に、ワイパの１走査毎に反転する信号を出力する切換スイッチからの信号に基づいて第１半導体スイッチ素子を間欠的にオン及びオフさせ、ワイパを動かすためのワイパモータを駆動する。この場合、第２半導体スイッチ素子が電源電圧によりオンにされるようになっているので、バッテリ逆接続時の電流の流れを阻止できると共に、ワイパモータがロックされかつ第１半導体スイッチ素子がオフされた場合にコンビネーションスイッチを介してワイパモータに並列に接続されワイパモータにより発生する逆起電力を還流させることにより、モータロック時のサージを吸収できるのでワイパ制御装置の信頼性を高めることができる。
【００１１】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第２半導体スイッチ素子に直列に接続され、前記ワイパモータにブレーキをかけるための第３半導体スイッチ素子を更に備え、前記コントローラは、前記第１半導体スイッチ素子をオフにした後に、前記第３半導体スイッチ素子をオンにすることにより前記ワイパモータに逆電流を流すための閉回路を形成せしめ、前記ワイパモータにブレーキをかけることを特徴とする。
【００１２】
この請求項２に記載の発明によれば、第３半導体スイッチ素子にはモータ停止動作時の小さなブレーキ電流のみが短時間流れるだけであるので、第３半導体スイッチ素子の小型化、低コスト化が可能であり、ひいてはワイパ制御装置の更なる小型・低コスト化が可能になっている。また、第３半導体スイッチ素子には従来のようにダイオードが挿入されていないので、ブレーキ効率がよく、その分ワイパ制御装置を小型化できる。
【００１３】
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記コントローラは、前記切換スイッチからの信号が所定時間切り替わらない場合に前記第１半導体スイッチ素子をオフにすることを特徴とする。
【００１４】
この請求項３に記載の発明によれば、モータロックによる異常電圧が流れ続ける場合は切換スイッチからの信号が所定時間切り替わらないので、コントローラはこれを検出して電流を遮断して電界効果トランジスタを保護する。その結果、電界効果トランジスタの電流定格を大きくする必要がなくなり小型化及び低コスト化が可能になる。
【００１５】
また、請求項４に記載の発明は、請求項１乃至３の何れか１項に記載の発明において、前記ワイパモータは、高速で回転させるための高速作動端子と低速で回転させるための低速作動端子とを備え、前記コンビネーションスイッチで高速動作が指示された場合に、前記ワイパモータの前記高速動作端子が直接電源に接続されて駆動され、前記コンビネーションスイッチで低速動作が指示された場合に、前記ワイパモータの前記低速動作端子が直接電源に接続されて駆動されることを特徴とする。
【００１６】
この請求項４に記載の発明によれば、上述した間欠ワイパ動作の他に、高速動作及び低速動作をさせることができるので、高速作動端子及び低速作動端子を備えたワイパモータを用いて高度なワイパ動作が可能なワイパ制御装置を実現できる。
【００１７】
また、請求項５に記載の発明は、請求項１乃至３の何れか１項に記載の発明において、前記ワイパモータは、所定速度で回転させるための１つの電源端子を備え、前記コンビネーションスイッチで回転動作が指示された場合に、前記ワイパモータの前記電源端子が直接電源に接続されて駆動されることを特徴とする。
【００１８】
この請求項５に記載の発明によれば、上述した間欠ワイパ動作の他に、所定速度でのワイパ動作をさせるワイパモータが使用されるので、安価なワイパ制御装置を実現できる。
【００１９】
また、請求項６に記載の発明は、請求項１乃至５の何れか１項に記載の発明において、前記第１半導体スイッチ素子は、前記ワイパモータと電源との間に設けられていることを特徴とする。また、請求項７に記載の発明は、請求項１乃至５の何れか１項に記載の発明において、前記第１半導体スイッチ素子は、前記ワイパモータとグランドとの間に設けられていることを特徴とする。
【００２０】
これら請求項６及び７に記載の発明によれば、第１〜第３半導体スイッチ素子としてＰチャンネル型及びＮチャンネル型を適宜組み合わせてワイパ制御装置を構成できるので、設計の自由度が広がる。
【００２１】
更に、請求項８に記載の発明は、請求項１乃至７の何れか１項に記載の発明において、第２ワイパを動かすための第２ワイパモータと、前記第２ワイパの１走査毎に反転する信号を出力する第２切換スイッチと、前記第２ワイパの動作を指示する第２コンビネーションスイッチと、前記第２ワイパモータを駆動するリレーとを更に備え、前記コントローラは、前記第２コンビネーションスイッチの指示に応答して前記リレーを制御し、前記第２ワイパモータを駆動することを特徴とする。
【００２２】
この請求項８に記載の発明によれば、電界効果トランジスタを用いたワイパ制御部とリレーを用いたワイパ制御部とを有するワイパ制御装置を実現できるので、応用範囲が広がる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態に係るワイパ制御装置を図面を参照しながら詳細に説明する。なお、以下で参照する各図面において同一及び相当部分には同一符号を付して説明する。
【００２４】
（第１の実施の形態）
この第１の実施の形態に係るワイパ制御装置は、ハイサイドスイッチ駆動で２スピードのワイパモータを駆動する。図１はこの第１の実施の形態に係るワイパ制御装置の構成を示すブロック図である。
【００２５】
このワイパ駆動装置は、ヒューズ５０、ワイパスイッチ回路５１、ワイパモータ５２、切換スイッチ５３、ウオッシャモータ５４、コントローラ５５、Ｐチャンネル電界効果トランジスタＦＥＴ−ｂ（以下、単に「ＦＥＴ−ｂ」という）、Ｎチャンネル電界効果トランジスタＦＥＴ−ａ１（以下、単に「ＦＥＴ−ａ１」という）、Ｎチャンネル電界効果トランジスタＦＥＴ−ａ２（以下、単に「ＦＥＴ−ａ２」という）、抵抗Ｒ１、抵抗Ｒ２、ツェナーダイオードＺ１、ツェナーダイオードＺ２及び可変抵抗ＶＲから構成されている。
【００２６】
このワイパ制御装置には、バッテリからイグニッションスイッチ（何れも図示を省略する）を介して電力が供給される。この電力はヒューズ５０を介してワイパ制御装置の各部に供給される。この各部に供給される電力を、ＩＧＮ電源という。
【００２７】
ワイパスイッチ回路５１は、ワイパ操作子として設けられているコンビネーションスイッチを構成する回路である。このワイパ制御装置で使用されるコンビネーションスイッチは、高速走査モード（ｈｉ）、低速走査モード（ｌｏ）、間欠走査モード（ｉｎｔ）、オフモード（ｏｆｆ）及びウオッシュモード（ｗａｓｈ）といった５つの動作モードの何れかを設定するために使用される。このワイパスイッチ回路５１は、ＩＧＮ端子、ＨＩ端子、ＬＯ端子、ＦＥＴ端子、ＩＮＴ端子、ＷＡＳＨ端子、ＧＮＤ端子及びＶＲ端子を備えている。ＩＧＮ端子は、ＩＧＮ電源に接続されており、ＧＮＤ端子は接地されている。
【００２８】
このワイパスイッチ回路５１は、上記各端子を、設定された動作モードに応じて接続する。即ち、高速走査モード（ｈｉ）では、ＩＧＮ端子とＨＩ端子とが接続される。低速走査モード（ｌｏ）では、ＩＧＮ端子とＬＯ端子とが接続される。間欠走査モード（ｉｎｔ）では、ＬＯ端子とＦＥＴ端子及びＩＮＴ端子とＧＮＤ端子とが接続される。オフモード（ｏｆｆ）では、ＬＯ端子とＦＥＴ端子とが接続される。ウオッシュモード（ｗａｓｈ）では、ＷＡＳＨ端子とＧＮＤ端子とが接続される。
【００２９】
ワイパモータ５２は、高速作動端子Ｍ１、低速作動端子Ｍ２及び共通端子Ｍ３を備えている。高速作動端子Ｍ１は、ワイパスイッチ回路５１のＨＩ端子に、低速作動端子Ｍ２は、ワイパスイッチ回路５１のＬＯ端子に、共通端子Ｍ３はワイパスイッチ回路５１のＧＮＤ端子に、それぞれ接続されている。
【００３０】
切換スイッチ５３は、ワイパが１走査を終了する毎に切り換えられるスイッチである。この切換スイッチ５３のＢ入力端子はＩＧＮ電源に接続されており、Ａ入力端子はワイパスイッチ回路５１のＧＮＤ端子接続されている。また、共通端子ＣＭは、コントローラ５５のＡＳ端子（後述する）に接続されている。この切換スイッチ５３の共通端子ＣＭは、通常は、Ａ入力端子に接続されており、１走査毎に切り換えられる。
【００３１】
ウオッシャモータ５４は、ウオッシャ液を吐出するために使用される。このウオッシャモータ５４の一方の端子はＩＧＮ電源に接続され、他方の端子はワイパスイッチ回路５１のＷＡＳＨ端子に接続されている。このウオッシャモータ５４は、ワイパスイッチ回路５１によってウオッシュモード（ｗａｓｈ）にされた時に、ＷＡＳＨ端子が接地されることにより駆動される。
【００３２】
可変抵抗ＶＲは、ワイパを間欠走査モード（ｉｎｔ）で動作させる場合の、動作間隔を設定するために使用される。この可変抵抗ＶＲの一端は接地され、他端はコントローラ５５のＶＲ端子に接続されている。
【００３３】
ＦＥＴ−ｂは本発明の第１半導体スイッチ素子に対応する。このＦＥＴ−ｂはワイパモータ駆動用であり、間欠走査モード（ｉｎｔ）及びオフモード（ｏｆｆ）でワイパモータ５２に供給する電力を制御する。このＦＥＴ−ｂのソースはＩＧＮ電源に、ドレインはワイパスイッチ回路５１のＦＥＴ端子に接続、ゲートは、コントローラ５５のＦＥＴ−ｂ端子に、それぞれ接続されている。
【００３４】
また、このＦＥＴ−ｂのソース−ドレイン間には、製造時にダイオードＤ１が形成されている。このＦＥＴ−ｂは、コントローラ５５のＦＥＴ−ｂ端子から供給される信号に従ってオン及びオフが制御され、ＩＧＮ電源をワイパスイッチ回路５１のＬＯ端子を介してワイパモータ５２の低速作動端子Ｍ２に供給する。
【００３５】
このＦＥＴ−ｂは、モータロックによる異常電流が流れた時にコントローラ５５により速やかにオフにされる。従って、異常電流に基づく発熱による故障が回避されるので電流定格を大きくする必要がない。その結果、ＦＥＴ−ｂの小型化、低コスト化が可能であり、ひいてはワイパ制御装置の小型・低コスト化が可能になっている。
【００３６】
ＦＥＴ−ａ１は本発明の第３半導体スイッチ素子に対応する。このＦＥＴ−ａ１はブレーキ動作用である。このＦＥＴ−ａ１のソースは接地されており、ドレインはＦＥＴ−ａ２のドレインに、ゲートはコントローラ５５のＦＥＴ−ａ端子にそれぞれ接続されている。また、このＦＥＴ−ａ１のソース−ドレイン間には、製造時にダイオードＤ２が形成されている。このＦＥＴ−ａ１は、コントローラ５５のＦＥＴ−ａ端子から供給される信号に従ってオン及びオフが制御され、以てモータ停止動作時のブレーキ電流の流れを制御する。
【００３７】
このＦＥＴ−ａ１にはモータ停止動作時のブレーキ電流のみが流れるように構成されている。ブレーキ電流は数十〜数百ミリ秒の短時間流れるだけであるので、ＲＤＳｏｎ定格をＦＥＴ−ｂの２〜２０倍と大きくすることができる。その結果、ＦＥＴ−ａ１の小型化、低コスト化が可能であり、ひいてはワイパ制御装置の更なる小型・低コスト化が可能になっている。
【００３８】
ＦＥＴ−ａ２は本発明の第２半導体スイッチ素子に対応する。このＦＥＴ−ａ２は、バッテリ逆接続時の電流阻止及びモータロック時のサージ吸収用である。このＦＥＴ−ａ２のソースはＦＥＴ−ｂのドレインに接続されており、ドレインはＦＥＴ−ａ１のドレインにそれぞれ接続されている。また、ゲートは抵抗Ｒ１を介してＩＧＮ電源に接続されると共に、抵抗Ｒ２を介してＦＥＴ−ａ２のソースに接続されている。また、このＦＥＴ−ａ２のソース−ドレイン間には、製造時にダイオードＤ３が形成されている。
【００３９】
上記の構成により、ＦＥＴ−ａ２のゲートには、ＩＧＮ電源の電圧を抵抗Ｒ１及びＲ２で分圧した電圧が常時加えられる。また、ＦＥＴ−ａ２のゲート−ソース間に挿入されている逆直列接続されたツェナーダイオードＺ１及びＺ２は、このＦＥＴ−ａ２のゲート保護用である。ゲート耐圧及びＥＳＤ耐性が十分あるときは、これらの抵抗Ｒ１及びＲ２並びにツェナーダイオードＺ１及びＺ２を省略することができる。
【００４０】
このＦＥＴ−ａ２は、「バッテリ電圧＜ＦＥＴ−ａ２のＶｄｓｓ≦ＦＥＴ−ａ１のＶｄｓｓ」の範囲の定格電圧を有するように選択される。従って、小電流容量で済むためＦＥＴ−ａ１と同程度のＲＤＳｏｎ定格でよく、ＦＥＴ−ａ１よりも更に小型にすることができる。
【００４１】
コントローラ５５は、ＦＥＴ−ａ１及びＦＥＴ−ｂのゲートを駆動し、間欠ワイパ動作及びウオッシャ後拭き動作を行わせる。このコントローラ５５の詳細な構成を図２に示す。このコントローラ５５は、５Ｖレギュレータ６０、入力回路６１、レベルシフト回路６２、ＶＲ変換回路６３、リセット回路６４、発振回路６５、ＭＯＳ−ＦＥＴゲートドライブ回路６６及びデジタル制御部６７から構成されている。
【００４２】
５Ｖレギュレータ６０は、このコントローラ５５のＩＧ端子を介してＩＧＮ電源に接続されている。即ち、ＩＧ端子に供給されるＩＧＮ電源を、ダイオードＤ並びに抵抗Ｒ及びキャパシタＣで構成されるフィルタを介して入力し、５Ｖの電力を生成する。この５Ｖレギュレータ６０で生成された５Ｖの電力は、デジタル制御部６７に供給される。
【００４３】
入力回路６１は、このコントローラ５５のＩＮＴ端子を介してワイパスイッチ回路５１のＩＮＴ端子に接続されている。この入力回路６１は、ワイパスイッチ回路５１のＩＮＴ端子に電流を流すことにより該ワイパスイッチ回路５１の接点のオン／オフを検出し、間欠走査モード（ＩＮＴ）に設定されているかどうかを検出する。
【００４４】
レベルシフト回路６２は、このコントローラ５５のＷＳ端子を介してワイパスイッチ回路５１のＷＡＳＨに接続されると共に、ＡＳ端子を介して切換スイッチ５３の共通端子ＣＭに接続されている。このレベルシフト回路６２は、ＷＳ端子及びＡＳ端子から入力されるバッテリ電圧（Ｔｙｐ１３．５Ｖ）を有する信号を５Ｖに変化し、デジタル制御部６７に供給する。
【００４５】
ＶＲ変換回路６３は、このコントローラ５５のＶＲ端子を介してワイパスイッチ回路５１のＶＲ端子に接続されている。このＶＲ変換回路６３は、ワイパスイッチ回路５１のＶＲ端子から送られてくる、ワイパの動作間隔を表す信号を５Ｖの信号に変換し、デジタル制御部６７に供給する。
【００４６】
リセット回路６４は、ＩＧ端子にＩＧＮ電源が供給された時にデジタル制御部６７を初期化する。発振回路６５は、デジタル制御部６７を動作させるためのクロックを生成する。ＭＯＳ−ＦＥＴゲートドライブ回路６６は、デジタル制御部６７で生成された信号をＭＯＳ−ＦＥＴの動作レベルに合致するように変換し、ＦＥＴ−ａ端子及びＦＥＴ−ｂ端子から出力する。
【００４７】
デジタル制御部６７は、入力回路６１、レベルシフト回路６２及びＶＲ変換回路からの信号を処理することにより、ＦＥＴ−ａ１及びＦＥＴ−ｂのゲートに供給する信号を生成する。このコントローラ５５は以下の機能を有する。
【００４８】
上記のように構成されるコントローラ５５は以下の機能を有する。
【００４９】
（イ）ＦＥＴ−ａ１とＦＥＴ−ｂとに時間差ｔｄを設けて動作信号を送る機能。
【００５０】
（ロ）ワイパの動作途中でコンビネーションスイッチを切ったときなどワイパがパーク位置に戻るまでＦＥＴ−ｂへの信号を出力し続ける機能。
【００５１】
（ハ）コンビネーションスイッチでウオッシュを設定した後の後拭きを回数で正確に規定する機能。
【００５２】
（ニ）コンビネーションスイッチでウオッシュを設定した後の後拭き時にコンビネーションスイッチをオンからオフに切り換えた場合でも、後拭き回数を正確に規定する機能。
【００５３】
（ホ）ワイパモータ５２の異常時に出力を遮断し異常が解除された後に元の状態に復帰させる機能。
【００５４】
なお、この第１の実施の形態に係るワイパ制御装置では、従来の技術の欄で説明したワイパ制御装置と異なり、ＦＥＴ−ｂからワイパモータ５２の低速作動端子Ｍ２に電流を供給するのは間欠走査時とウオッシャ後拭き動作時のみである。（従来のワイパ制御装置では、連続低速走査時にもＦＥＴからワイパモータに電流を供給している）。
【００５５】
次に、上記のように構成されるワイパ制御装置の動作を、通常時の動作と異常時の動作とに分けて説明する。
【００５６】
（１）通常時の動作
（１−１）間欠ワイパ動作
先ず、通常時の間欠ワイパ動作を、図１に示したブロック図及び図３に示したタイミングチャートを参照しながら説明する。
【００５７】
図示しないイグニッションスイッチがオンにされることにより、図３（Ａ）に示すように、ＩＧＮ電源が供給されている状態において、最初はワイパがパーク位置に存在するためワイパモータ５２に連動する切換スイッチ５３の共通端子ＣＭは、Ａ入力端子側に接続されている。従って、切換スイッチ５３の共通端子ＣＭからの信号は、図３（Ｂ）に示すように、低レベル（以下、「Ｌレベル」という）になっている。
【００５８】
また、コントローラ５５のＦＥＴ−ｂ端子から出力される信号は、図３（Ｄ）に示すように高レベル（以下、「Ｈレベル」という）になっており、ＦＥＴ−ｂはオフになっている。また、コントローラ５５のＦＥＴ−ａ１端子から出力される信号は、図３（Ｅ）に示すようにＬレベルになっており、ＦＥＴ−ａ１はオフになっている。
【００５９】
ＦＥＴ−ａ１はＮチャンネル型であるので、Ｈレベルがゲートに入力されるとオンになってドレイン−ソース間に電流が流れ、Ｌレベルがゲートに入力されるとオフになる。これに対し、ＦＥＴ−ｂはＰチャンネル型であるので、Ｌレベルがゲートに入力されるとオンになり、Ｈレベルがゲートに入力されるとオフになる。Ｈレベル及びＬレベルの信号はそれぞれのＭＯＳ−ＦＥＴの動作しきい値より十分に高い及び低いものとする。
【００６０】
コンビネーションスイッチがＩＮＴポジションにされることにより間欠走査モード（ｉｎｔ）にされると、図３（Ｂ）に示すように、コントローラ５５のＩＮＴ端子に入力される信号がＨレベルに変化する。これに応答して、コントローラ５５は、直ちにＦＥＴ−ｂ端子からＬレベルの信号を出力し、ＦＥＴ−ｂのゲートに供給する。これにより、ＦＥＴ−ｂがオンにされ、「ＩＧＮ電源→ＦＥＴ−ｂ→ワイパスイッチ回路５１のＦＥＴ端子→ワイパスイッチ回路５１のＬＯ端子→ワイパモータ５２→グランド」の経路で電流が流れ、ワイパモータ５２は回転を始める。
【００６１】
ワイパモータ５２の回転によってワイパの１走査が終了すると、ワイパモータ５２の回転に同期している切換スイッチ５３は、Ａ入力端子側からＢ入力端子側に切り替わる。これにより、切換スイッチ５３の共通端子ＣＭからコントローラ５５のＡＳ端子に供給される信号は、図４（Ｃ）に示すように、Ｈレベルに変わる。
【００６２】
この状態でワイパモータ５２が回転を続け、ワイパがウインドシールドガラス上を１往復するとワイパはパーク位置に戻る。このとき、切換スイッチ５３の共通端子ＣＭはＡ入力端子に接続されるように戻り、コントローラ５５のＡＳ端子にはＬレベルが再度入力される。
【００６３】
コントローラ５５のＡＳ端子にＬレベルが再入力されると、コントローラ５５は、直ちにＦＥＴ−ｂ端子からＨレベルの信号を出力し、ＦＥＴ−ｂのゲートに供給する。これにより、ＦＥＴ−ｂがオフにされる。そして、コントローラ５５は、時間ｔｄの後にＦＥＴ−ａ１端子から期間ｔｂの間Ｈレベルの信号を出力し、ＦＥＴ−ａ１のゲートに供給する。これにより、ＦＥＴ−ａ１は期間ｔｂの間オンにされる。時間ｔｄはＦＥＴ−ｂとＦＥＴ−ａ１とが同時にオン状態になって貫通電流が流れるのを防ぐために設けられており、ＭＯＳ−ＦＥＴの応答時間よりも十分長い時間とすればよい。
【００６４】
この際、ワイパモータ５２は慣性で回転を続けようとするが、ＦＥＴ−ａ１がオンにされるので、「ワイパモータ５２の低速作動端子Ｍ２→ワイパスイッチ回路５１のＬＯ端子→ワイパスイッチ回路５１のＦＥＴ端子→ＦＥＴ−ａ２→ＦＥＴ−ａ１→ワイパモータ５２の共通端子Ｍ３」の閉回路が形成される。そのため逆電流（「ブレーキ電流」ともいう）が急激に流れて電力を消費するので、ワイパモータ５２は急速に停止し、ワイパはパーク位置からはみ出ることなく停止する。
【００６５】
ここで、ＦＥＴ−ａ２のゲートには常にＩＧＮ電圧を適当に分圧した電圧が印加されているので、ＦＥＴ−ｂがオフになっている間、厳密にはＦＥＴ−ａ２のソース電圧がそのゲート電圧よりも該ＦＥＴ−ａ２の動作しきい値電圧以上低い間は、該ＦＥＴ−ａ２はオン状態を維持する。そのため、ブレーキ電流が流れた時の電圧降下は、従来のワイパ制御装置におけるダイオードによる電圧降下よりも小さくなり、電力損失も少なくなる。
【００６６】
コントローラ５５は、ＦＥＴ−ａをオフにしてから可変抵抗ＶＲにより設定された時間ｔ＿ＩＮＴをカウントした後、上記動作を繰り返す。このようにして、間欠ワイパ動作が行われる。
【００６７】
コンビネーションスイッチがＩＮＴポジションからＯＦＦポジションに切り換えられることによりオフモード（ｏｆｆ）にされると、コントローラ５５のＩＮＴ端子にはＬレベルの信号が入力される。このときワイパがウインドシールドガラス上にあり、ＡＳ端子に入力される信号がＨレベルであると、コントローラ５５はＦＥＴ−ｂ端子から出力される信号をＬレベルのままに保つ。
【００６８】
ワイパモータ５２が回連を続けワイパがパーク位置まで戻り、ＡＳ端子にＬレベルの信号が入力されると、コントローラ５５はＦＥＴ−ｂ端子からＨレベルの信号を出力した後、ＦＥＴ−ａ１からＨレベルを出力し、ワイパモータ５２の回転を止める。コンビネーションスイッチがＩＮＴポジションからＯＦＦポジションに切り換えられることによりオフモード（ｏｆｆ）にされた時に、コントローラ５５はＡＳ端子から出力される信号がＨレベルの場合は直ちに上述したブレーキ動作に移る。このようにして、コンビスイッチをオフする段階でワイパがどの位置にあっても、イグニッションスイッチがオンされている限り必ずワイパはパーク位置で停止する。
【００６９】
（１−２）連続ワイパ動作（低速回転）
コンビネーションスイッチがＩＮＴポジションからＬＯポジションに切り換えられると、ワイパモータ５２の低速作動端子Ｍ２はＦＥＴ−ｂのドレインから切り離されると共にＩＧＮ電源に接続される。そのため、「ＩＧＮ電源→ワイパスイッチ回路５１のＩＧＮ端子→ワイパスイッチ回路５１のＬＯ端子→ワイパモータ５２の低速作動端子Ｍ２→グランド」の経路で電流が流れ、ワイパモータ５２は低速で連続回転する。
【００７０】
（１−３）連続ワイパ動作（高速回転）
コンビネーションスイッチがＩＮＴポジションからＨＩポジションに切り換えられると、ワイパモータ５２の低速作動端子Ｍ２はＦＥＴ−ｂのドレインからから切り離されると共に、高速作動端子Ｍ１がＩＧＮ電源に接続される。そのため、「ＩＧＮ電源→ワイパスイッチ回路５１のＩＧＮ端子→ワイパスイッチ回路５１のＨＩ端子→ワイパモータ５２の高速作動端子Ｍ１→グランド」の経路で電流が流れ、ワイパモータ５２は高速で連続回転する。このときワイパモータ５２の低速作動端子Ｍ２はコンビネーションスイッチでの操作によってＦＥＴ−ｂのドレインと切り離されているので、逆起電力がＦＥＴ−ｂにかかることはない。
【００７１】
（１−４）ウオッシャ後拭き動作
ウオッシャ後拭き動作を図４に示したタイミングチャートを参照しながら説明する。コンビネーションスイッチがＯＦＦポジション又はＩＮＴポジションにある時に、図４（Ｃ）に示すように、ワイパスイッチ回路５１のＷＡＳＨ端子からコントローラ５５のＷＳ端子にＬレベルの信号が入力されると、コントローラ５５は、ＡＳ端子から規定された回数だけＨレベル→Ｌレベルを繰り返す信号が入力されるまで、コントローラ５５のＦＥＴ−ｂ端子から出力される信号をＬレベル（オン）にする。
【００７２】
これにより、ワイパモータ５２は回転を続け、規定回数の走査が完了するまでワイパは動作する。また、ウオッシャモータ５４は、図４（Ｃ）に示すように、Ｌレベル（オン）の期間は回転を続け、ウオッシャ液を吐出する。そして、規定回数の走査が完了することにより、コントローラ５５は、ＦＥＴ−ｂ端子から出力される信号をＨレベル（オフ）にする。その後の動作は、上述した間欠ワイパ動作と同じである。なお、図４に示したタイミングチャートは、ＩＮＴがオフの場合の例としている。
【００７３】
（２）異常時の動作
（２−１）モータロック時
コンビネーションスイッチがＯＦＦポジションからＩＮＴポジション又はＬＯポジションに切り換えられると、コントローラ５５は、ＦＥＴ−ｂ端子からＬレベルの信号を出力することによりＦＥＴ−ｂをオンにし、ワイパモータ５２への通電を開始する。このとき、ワイパモータ５２の回転が外部からの強制力等によって止められてロック状態になると、ワイパモータ５２の特性により大電流が流れ続ける。
【００７４】
この場合、ワイパモータ５２は回転していないので、切換スイッチ５３からコントローラ５５のＡＳ端子に供給される信号はＬレベル又はＨレベルのままである。コントローラ５５は、ＡＳ端子に入力される信号の時間経過をカウントしており、通常ワイパが１往復してパーク位置に戻るまでにかかる時間よりも十分長い時間ＡＳ端子に入力される信号が変化しなかったならばＦＥＴ−ｂ端子からＨレベル（オフ）の信号を出力する。
【００７５】
このとき、ワイパモータ５２のインダクタンスにより逆起電力を生じるが、ＦＥＴ−ａ２がオンになっているので、「ワイパモータ５２の共通端子Ｍ３→ＦＥＴ−ａ１の内蔵ダイオードＤ２→ＦＥＴ−ａ２→ワイパスイッチ回路５１のＦＥＴ端子→ワイパスイッチ回路５１のＬＯ端子→ワイパモータ５２の低速作動端子Ｍ２」の経路で電流は消費される。そのため、サージ電圧は吸収され、アバランシェ破壊等の故障が起こることはない。
【００７６】
その後、ロック原因が取り除かれてロック状態が解除されると、コンビネーションスイッチのポジションの切り換えによりコントローラ５５の出力停止状態はリセットされ、その切り換え後のモードの動作を行う。
【００７７】
（２−２）バッテリ逆接続時
ユーザによる接続ミス等により、バッテリのプラス端子とマイナス端子とが逆に接続された場合、仮にＦＥＴ−ａ２が存在しないとすれば、ＦＥＴ−ａ１の内蔵ダイオードＤ２とＦＥＴ−ｂの内蔵ダイオードＤ１を経由して破壊的な電流が流れてしまう。
【００７８】
しかし、上記の場合はＦＥＴ−ａ２のゲートにはＬレベルの電圧が印加されるので、ＦＥＴ−ａ２はオフになる。その結果、コンビネーションスイッチの設定状態によっては、「ワイパモータ５２→ワイパスイッチ回路５１→ＦＥＴ−ｂ」の経路で電流が流れるケースが発生するが、ワイパモータ５２によって電流が制限され、通常動作電流を越えた大きさの電流が流れることがない。従って、ＦＥＴ−ａ１及びＦＥＴ−ｂが破壊されることはない。
【００７９】
以上説明した第１の実施の形態によれば、ＦＥＴ−ａ２の耐圧を、「バッテリ電圧＜ＦＥＴ−ａ２のＶｄｓｓ≦ＦＥＴ−ａ１のＶｄｓｓ」とすることによりＦＥＴ−ａ２を小型化できる。また、ブレーキ動作時の電圧降下が小さいのでブレーキ効率がよく、その分ワイパ制御装置を小型化できる。また、ＦＥＴ−ａ２のゲートを制御するための回路が抵抗のみで構成されており、コントローラで制御する必要がないので、コントローラの回路規模を小さくできる。
【００８０】
また、ＦＥＴ−ａ２が常時オンしていることによりモータロック時のサージ電圧が発生しないので、ワイパ制御装置の信頼性を高めることができる。
【００８１】
また、間欠動作及びウオッシャ後拭き動作時のみ電界効果トランジスタによりワイパモータを駆動し、モータロックによる異常電圧が流れ続けたときは電流を遮断して電界効果トランジスタを保護するので、電界効果トランジスタの電流定格を大きくする必要がなくなり小型化及び低コスト化が可能である。また、駆動回路やモータを含めたワイパ制御装置全体の信頼性を高めることができる。
【００８２】
更に、低速連続及び高速連続動作時はコンビネーションスイッチの接点を手動により変更することで、電界効果トランジスタとワイパモータと切り離すことにより、ワイパモータのコイル起電力の影響を受けないようにすることができるので、保護素子等を追加する必要がない。
【００８３】
（第２の実施の形態）
この第２の実施の形態に係るワイパ制御装置は、ハイサイドスイッチ駆動で単一スピードのワイパモータを駆動する。図５はこの第２の実施の形態に係るワイパ制御装置の構成を示すブロック図である。第１の実施の形態に係るワイパ制御装置と同一及び相当部分には同一の符号を付してある。
【００８４】
ワイパスイッチ回路７１は、ワイパ操作子として設けられているコンビネーションスイッチを構成する回路である。このワイパ制御装置で使用されるコンビネーションスイッチは、オンモード（ｏｎ）、間欠走査モード（ｉｎｔ）、オフモード（ｏｆｆ）及びウオッシュモード（ｗａｓｈ）といった４つの動作モードの何れかを設定するために使用される。このワイパスイッチ回路７１は、ＩＧＮ端子、ＭＯＴＯＲ端子、ＦＥＴ端子、ＩＮＴ端子、ＷＡＳＨ端子、ＧＮＤ端子及びＶＲ端子を備えている。ＩＧＮ端子は、ＩＧＮ電源に接続されており、ＧＮＤ端子は接地されている。
【００８５】
このワイパスイッチ回路７１は、上記各端子を、設定された動作モードに応じて接続する。即ち、オンモード（ｏｎ）では、ＩＧＮ端子とＭＯＴＯＲ端子とが接続される。間欠走査モード（ｉｎｔ）では、ＭＯＴＯＲ端子とＦＥＴ端子及びＩＮＴ端子とＧＮＤ端子とが接続される。オフモード（ｏｆｆ）では、ＭＯＴＯＲ端子とＦＥＴ端子とが接続される。ウオッシュモード（ｗａｓｈ）では、ＷＡＳＨ端子とＧＮＤ端子とが接続される。
【００８６】
ワイパモータ７２は、電源端子Ｍ４及び接地端子Ｍ５を備えている。電源端子Ｍ４は、切換スイッチ７３の共通端子ＣＭに接続されており、接地端子Ｍ５はワイパスイッチ回路７１のＧＮＤ端子に接続されている。
【００８７】
切換スイッチ７３は、ワイパの１走査を終了する毎に切り換えられるスイッチである。この切換スイッチ７３のＡ入力端子はワイパスイッチ回路７１のＭＯＴＯＲ端子に接続され、Ｂ入力端子はＩＧＮ電源に接続されている。この切換スイッチ７３の共通端子ＣＭは、パーク位置でＡ入力端子に接続されており、１走査毎に切り換えられる。この切換スイッチ７３のＡ入力端子と共通端子ＣＭとの間にはダイオードＤ４が設けられている。
【００８８】
コントローラ７５は、ＦＥＴ−ａ１及びＦＥＴ−ｂのゲートを駆動し、間欠ワイパ動作及びウオッシャ後拭き動作を行わせる。このコントローラ７５は、ＡＳ端子を備えていないことを除けば、第１の実施の形態で使用されたコントローラ５５と同じである。また、上記以外の構成は、第１の実施の形態に係るワイパ制御装置と同じである。
【００８９】
以上のように構成される第２の実施の形態に係るワイパ制御装置は以下のように動作する。即ち、間欠ワイパ動作では、ＦＥＴ−ｂはワイパモータ７２が回転を始めてから切換スイッチ７３がＢ入力端子側に移るまでオンにされる。この場合、「ＩＧＮ電源→ＦＥＴ−ｂ→ワイパスイッチ回路７１のＦＥＴ端子→ワイパスイッチ回路７１のＭＯＴＯＲ端子→切換スイッチ７３→ワイパモータ７２」の経路で電流がながれワイパモータ７２は回転する。
【００９０】
そして、切換スイッチ７３がＢ入力端子側に移ってからはＩＧＮ電源からワイパモータ７２に直接電流が流れる。接点がＡ入力端子からＢ入力端子に移動している間は、ダイオードＤ４を経由して電流が流れる。コントローラ７５は、ＦＥＴ−ｂがオフの間はＦＥＴ−ａ１が常にオンになるように制御する。
【００９１】
なお、上述した第１の実施の形態及び第２の実施の形態では、ワイパモータ５２及び７２に供給する電流を制御するＦＥＴ−ｂとして、Ｐチャンネル型電界効果トランジスタを用いたが、Ｎチャンネル型電界効果トランジスタを用いることもできる。この場合、図６に示すように、ゲートに供給する電圧を昇圧手段７６を用いて電源電圧Ｖｃｃよりも高くし、ＦＥＴ−ｂが十分オンできるようにする必要がある。
【００９２】
更に、各Ｎチャンネル型電界効果トランジスタに過熱遮断機能をもたせるように構成することができる。過熱遮断機能は、例えば図７に示すように、ツェナダイオードＺ１，Ｚ２、ダイオードＤ１，Ｄ２、抵抗Ｒ、コンパレータ７７、Ｄタイプフリップフロップ７８、アンプ７９、ＦＥＴにより実現することができる。この構成によれば、配線が短絡して異常電流が流れたときでも、短絡の状況によってはヒューズが切れるよりも先にＮチャンネル型電界効果トランジスタＦＥＴ−ｂに流れる電流を遮断することができるので、ワイパ制御装置の信頼性を向上させることができる。
【００９３】
（第３の実施の形態）
この第３の実施の形態に係るワイパ制御装置は、ローサイドスイッチ駆動で２スピードのワイパモータを駆動する。第１及び第２の実施の形態に係るワイパ制御装置と同一及び相当部分には同一の符号を付してある。図８はこの第３の実施の形態に係るワイパ制御装置の構成を示すブロック図である。
【００９４】
ＦＥＴ−ａは本発明の第１半導体スイッチ素子に対応し、ワイパモータ駆動用のＮチャンネル型電界効果トランジスタである。また、ＦＥＴ−ｂ１は本発明の第３半導体スイッチ素子に対応し、ブレーキ用のＰチャンネル型電界効果トランジスタである。ＦＥＴ−ｂ２は本発明の第２半導体スイッチ素子に対応し、バッテリ逆接続及びモータロック時のサージの保護用で第１の実施の形態に係るワイパ制御装置のＦＥＴ−ａ２と同じ働きをする。ＦＥＴ−ｂ２のゲートは分圧抵抗Ｒ１及びＲ２を介して接地される。ワイパモータ５２に連動する切換スイッチ５３は、Ａ入力端子がパーク位置となる。
【００９５】
この第３の実施の形態に係るワイパ制御装置の動作は、ワイパモータ５２の下流側（接地側）に流れる電流が制御されることを除けば、上述した第１の実施の形態に係るワイパ制御装置とほぼ同じである。
【００９６】
なお、この第３の実施の形態に使用されるワイパモータとして、第２の実施の形態と同様に、単一スピードのワイパモータを使用できる。詳細な説明は省略するが、この場合のワイパ制御装置の構成を、図９のブロック図に示す。
【００９７】
（第４の実施の形態）
この第４の実施の形態に係るワイパ制御装置は、ワイパモータの駆動を制御する素子として電界効果トランジスタとリレーと組み合わせたワイパ制御装置である。
【００９８】
１台の車に２系統のワイパを備える場合、第１系統に本発明に係るワイパ制御装置を用い、第２系統に公知技術であるリレーを用いたワイパ制御装置を用いることができる。図１０は、この第４の実施の形態に係るワイパ制御装置の構成を示すブロック図である。
【００９９】
この第４の実施の形態に係るワイパ制御装置では、電界効果トランジスタを用いたワイパ制御部として第３の実施の形態に係るワイパ制御装置が用いられている。
【０１００】
リレーを用いたワイパ制御部は、リレー９０、第２ワイパスイッチ回路９１、第２ワイパモータ５２、第２切換スイッチ５３、第２ウオッシャモータ５４及び第２可変抵抗ＶＲから構成されている。コントローラ９５は、電界効果トランジスタを用いたワイパ制御部とリレーを用いたワイパ制御部との双方を制御するように構成されている。
【０１０１】
このような構成によれば、電界効果トランジスタを用いたワイパ制御部とリレーを用いたワイパ制御部とを有するワイパ制御装置を実現できるので、応用範囲が広がる。
【０１０２】
【発明の効果】
以上詳述したように、請求項１に記載の発明によれば、コンビネーションスイッチで間欠ワイパ動作が指示された場合に、ワイパの１走査毎に反転する信号を出力する切換スイッチからの信号に基づいて第１半導体スイッチ素子を間欠的にオン及びオフさせ、ワイパを動かすためのワイパモータを駆動する。この場合、第２半導体スイッチ素子が電源電圧によりオンにされるようになっているので、バッテリ逆接続時の電流の流れを阻止できると共に、ワイパモータがロックされかつ第１半導体スイッチ素子がオフされた場合にコンビネーションスイッチを介してワイパモータに並列に接続されワイパモータにより発生する逆起電力を還流させることにより、モータロック時のサージを吸収できるのでワイパ制御装置の信頼性を高めることができる。
【０１０３】
また、請求項２に記載の発明によれば、第３半導体スイッチ素子にはモータ停止動作時の小さなブレーキ電流のみが短時間流れるだけであるので、第３半導体スイッチ素子の小型化、低コスト化が可能であり、ひいてはワイパ制御装置の更なる小型・低コスト化が可能になり、更に、第３半導体スイッチ素子には従来のようにダイオードが挿入されていないので、ブレーキ効率がよく、その分ワイパ制御装置を小型化できる。
【０１０４】
また、請求項３に記載の発明によれば、モータロックによる異常電圧が流れ続ける場合は切換スイッチからの信号が所定時間切り替わらないので、コントローラはこれを検出して電流を遮断して電界効果トランジスタを保護する。その結果、電界効果トランジスタの電流定格を大きくする必要がなくなり小型化及び低コスト化が可能になる。
【０１０５】
また、請求項４に記載の発明によれば、上述した間欠ワイパ動作の他に、高速動作及び低速動作をさせることができるので、高速作動端子及び低速作動端子を備えたワイパモータを用いて高度なワイパ動作が可能なワイパ制御装置を実現できる。
【０１０６】
また、請求項５に記載の発明によれば、上述した間欠ワイパ動作の他に、所定速度でのワイパ動作をさせるワイパモータが使用されるので、安価なワイパ制御装置を実現できる。
【０１０７】
また、請求項６及び７に記載の発明によれば、第１〜第３半導体スイッチ素子としてＰチャンネル型及びＮチャンネル型を適宜組み合わせてワイパ制御装置を構成できるので、設計の自由度が広がる。
【０１０８】
更に、請求項８に記載の発明によれば、電界効果トランジスタを用いたワイパ制御部とリレーを用いたワイパ制御部とを有するワイパ制御装置を実現できるので、応用範囲が広がる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るワイパ制御装置の構成を示すブロック図である。
【図２】図１に示したコントローラの詳細な構成を示すブロック図である。
【図３】本発明の第１の実施の形態に係るワイパ制御装置の間欠動作を示すタイミングチャートである。
【図４】本発明の第１の実施の形態に係るワイパ制御装置のウオッシュ動作を示すタイミングチャートである。
【図５】本発明の第２の実施の形態に係るワイパ制御装置の構成を示すブロック図である。
【図６】本発明の第１及び第２の実施の形態に係るワイパ制御装置のＦＥＴ−ｂをＰチャンネル型電界効果トランジスタで構成する場合の回路例を示す図である。
【図７】本発明の第１及び第２の実施の形態に係るワイパ制御装置のＮチャンネル型電界効果トランジスタに過熱遮断機能を持たせた場合の回路例を示す図である。
【図８】本発明の第３の実施の形態に係るワイパ制御装置の構成を示すブロック図である。
【図９】本発明の第３の実施の形態に係るワイパ制御装置の変形例の構成を示すブロック図である。
【図１０】本発明の第４の実施の形態に係るワイパ制御装置の構成を示すブロック図である。
【図１１】従来のワイパ制御装置を説明するための図である。
【符号の説明】
５０  ヒューズ
５１、７１、８１、９１  ワイパスイッチ回路
５２、７２  ワイパモータ
５３、７３  切換スイッチ
５４  ウオッシャモータ
５５、７５、８５、９５  コントローラ
６０  ５Ｖレギュレータ
６１  入力回路
６２  レベルシフト回路
６３  ＶＲ変換回路
６４  リセット回路
６５  発振回路
６６  ＭＯＳ−ＦＥＴゲートドライブ回路
６７  デジタル制御回路
９０  リレー
ＦＥＴ−ａ１、ＦＥＴ−ａ２、ＦＥＴ−ａ、ＦＥＴ−ｂ２  Ｎチャンネル型電界効果トランジスタ
ＦＥＴ−ｂ、ＦＥＴ−ｂ１  Ｐチャンネル型電界効果トランジスタ
Ｃ  キャパシタ
Ｒ、Ｒ１、Ｒ２  抵抗
Ｄ、Ｄ１〜Ｄ４  ダイオード
Ｚ１、Ｚ２  ツェナーダイオード
ＶＲ、第１ＶＲ、第２ＶＲ  可変抵抗
【図１】
0003901439.tif 000002
【図２】
0003901439.tif 000003
【図３】
0003901439.tif 000004
【図４】
0003901439.tif 000005
【図５】
0003901439.tif 000006
【図６】
0003901439.tif 000007
【図７】
0003901439.tif 000008
【図８】
0003901439.tif 000009
【図９】
0003901439.tif 000010
【図１０】
0003901439.tif 000011
【図１１】
0003901439.tif 000012