(57)【特許請求の範囲】
【請求項１】
負荷巻線Ｌ１と附勢巻線Ｌ２を有する電源トランスＰＴと、直流を受電して交流の附勢波に変換し電源トランスＰＴの附勢巻線Ｌ２に出力する附勢源ＰＳ２と、
電源トランスＰＴの負荷巻線Ｌ１から交流の附勢波を受けて直流電源電圧を生成する直流電源ＰＳ１と、
直流電源ＰＳ１の出力により附勢活性化され入力信号をディジタル変換出力する入力変換部ＳＣ１と、
入力変換部ＳＣ１の変換出力に応動して前記電源トランスＰＴの負荷巻線Ｌ１へ電流信号波を注入するトランスミッタＴＸと、
前記電源トランスＰＴの附勢巻線Ｌ２の電流に応動して電流信号波を検出するとともに附勢波の一方の極性の附勢を受けて活性化するレシーバＲＸと、
レシーバＲＸのディジタル出力信号を受けて直流信号を生成出力する出力変換部ＳＣ２とを備え、
入力変換部ＳＣ１と出力変換部ＳＣ２は附勢源ＰＳ２の附勢波をトランスＰＴを介して絶縁された共通のクロックとして参照し、レシーバＲＸの活性化期間に合わせて信号の絶縁伝送を行うことを特徴とする信号変換器。
【請求項２】
附勢波の他方の極性の附勢を受けて活性化する第２のレシーバＲＸ２を備えて２チャネル化してなる請求項１に記載の信号変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流／電圧等のプロセス入力信号を計装用直流信号に変換するための信号変換器に関し、詳しくは、動力用配電線や照明用配電線等の電流監視／電圧監視や制御に使用するためのプロセス入力装置としての信号変換器に関するものである。
【０００２】
【従来の技術】
図４は従来の信号変換器の一例として電流／電圧変換器の構成例を示すブロックダイヤグラムである。図において、入力トランスＣＴの一次側には受信抵抗ＲＰが並列に接続されている。該抵抗ＲＰの一端には受信抵抗ＲＳを介して入力端ＩＮ＋が接続され、他端には直接入力端ＩＮ−が接続されている。入力トランスＣＴの二次側には入力変換部ＳＣ１と出カ変換部ＳＣ２が直列接続されている。出カ変換部ＳＣ２には出力端ＯＵＴ＋とＯＵＴ−が接続されている。
【０００３】
受信抵抗ＲＳ，ＲＰは入力信号の大きさに応じたレンジング手段として値を選択して用いる。例えば入力レンジが０〜１Ａの電流に対してはＲＳ＝０、ＲＰ＝２００ｍΩを用い、入力レンジが０〜１００Ｖの電圧に対してはＲＳ＝２００ｋΩ、ＲＰ＝４００Ωを用いる。すなわち、従来の信号変換器では、用途別に適切な値の受信抵抗ＲＳ，ＲＰを組み合わせることが行われている。
【０００４】
入力トランスＣＴは絶縁耐圧について業界もしくは国別の規制を受け、例えば耐圧２ＫＶ／ＡＣ等の仕様が求められる。また信号仕様としては例えば２００ｍＶ／５０Ｈｚを忠実に伝達する性能が要求され、一般にはその性能実現のためにいわゆるパーマロイ磁芯を使用している。
【０００５】
入力変換部ＳＣ１はいわゆる実効値変換を行う。出力変換部ＳＣ２は内部信号を直流電圧等の外部出力信号に変換する。装置仕様としては、例えば入力０〜１Ａｒｍｓ５０Ｈｚ／出力０〜１ＶＤＣである。このような信号変換器は、商用電源の配電系統で実用化されている。
【０００６】
【発明が解決しようとする課題】
ところでこのような従来の信号変換器の問題は、入力信号の品質が高品位の商用電源を外れた場合に変換特性が損なわれるという点にある。
【０００７】
例えば電池を備えた無停電電源のＤＣ／ＡＣコンバータの交流出力波形等のひずみを多く含む系統からの入力に対しては、入力トランスの鉄損が大きくなって変換出力値が低くなる等の欠点がある。
【０００８】
また直流成分を含む系統からの入力や、数Ｈｚ等の低周波の入力に対しては、入力トランスの飽和が起こって入力を受けることができなくなる等の事態もあったが、やむを得ないこととされてきた。
【０００９】
このような入力トランスで入力を損なうことの対策としては、例えば入力変換部ＳＣ１を入力トランスの前段に接続する等の方法がある。
しかし、そのためにはその前置処理部への附勢電力を入力トランスと同様の規格絶縁をもって伝達しなければならない。つまり工業原価と占有スペースの点で主要部品となる絶縁部品を2重に使用する不利を見込む必要があった。
【００１０】
そこで本発明のうち請求項１記載の発明は、最少の絶縁部品を用いることで電流／電圧入力応答性を損なわない信号変換器を提供することを目的とする。
本発明のうち請求項２記載の発明は、２チャンネル化して２入力の取り込みを可能にすることを目的とする。
【００１１】
【課題を解決するための手段】
上述の目的を達成する本発明のうち請求項１記載の発明は、負荷巻線Ｌ１と附勢巻線Ｌ２を有する電源トランスＰＴと、直流を受電して交流の附勢波に変換し電源トランスＰＴの附勢巻線Ｌ２に出力する附勢源ＰＳ２と、電源トランスＰＴの負荷巻線Ｌ１から交流の附勢波を受けて直流電源電圧を生成する直流電源ＰＳ１と、直流電源ＰＳ１の出力により附勢活性化され入力信号をディジタル変換出力する入力変換部ＳＣ１と、入力変換部ＳＣ１の変換出力に応動して前記電源トランスＰＴの負荷巻線Ｌ１へ電流信号波を注入するトランスミッタＴＸと、前記電源トランスＰＴの附勢巻線Ｌ２の電流に応動して電流信号波を検出するとともに附勢波の一方の極性の附勢を受けて活性化するレシーバＲＸと、レシーバＲＸのディジタル出力信号を受けて直流信号を生成出力する出力変換部ＳＣ２とを備え、入力変換部ＳＣ１と出力変換部ＳＣ２は附勢源ＰＳ２の附勢波をトランスＰＴを介して絶縁された共通のクロックとして参照し、レシーバＲＸの活性化期間に合わせて信号の絶縁伝送を行うことを特徴とする。
【００１２】
このような構成において、入力変換部ＳＣ１は直流電源ＰＳ１の附勢を受けて活性化され、外部電流／電圧入力の実効値変換等、１次変換を行ってディジタル信号を生成する。電源トランスＰＴは附勢巻線Ｌ２に附勢源ＰＳ２の附勢波を受けてその附勢波を負荷巻線Ｌ１へ伝える。また直流電源ＰＳ１は負荷巻線Ｌ１の負荷をなしてその附勢波を受け、直流電源電圧を生成する。トランスミッタＴＸは入力変換部ＳＣ１の変換出力に応動して負荷巻線Ｌ１への電流信号波の注入を行い、その電流信号波は電源トランスＰＴを介して絶縁伝送されその附勢巻線Ｌ２を流れる。レシーバＲＸはその附勢巻線Ｌ２の電流に応動して上記電流信号波の検出を行い、ディジタル信号を出力変換部ＳＣ２へ伝える。またレシーバＲＸは附勢巻線Ｌ２を介して附勢波の附勢を受け、その附勢の一方の極性に応じて活性化する。出力変換部ＳＣ２はディジタル／アナログ変換等の２次変換動作を行って直流信号を生成して外部へ出力する。そして入力変換部ＳＣ１と出力変換部ＳＣ２は上記附勢源ＰＳ２の附勢波を電源トランスＰＴを介して絶縁された共通のクロックとして参照することにより、レシーバＲＸの活性化期間に合わせて信号の絶縁伝送を行う。この絶縁伝送は１次変換動作に後続して行われ、外部入力への直流／交流応答を可能にしている。
【００１３】
請求項２記載の発明は、附勢波の他方の極性の附勢を受けて活性化する第２のレシーバＲＸ２を備えて２チャネル化したことを特徴とする。
これにより、例えばプロセス入力として相互に関係する電流と電圧等の２入力の取り込みが可能になる。
【００１４】
【発明の実施の形態】
図１は本発明の実施の形態の一例を示すブロックダイヤグラム、図２は図１の具体的な実施例を示す回路図である。図３は図２の動作を説明するための波形図である。
【００１５】
図１において、電源トランスＰＴの負荷巻線Ｌ１には直流電源ＰＳ１が接続され、附勢巻線Ｌ２には附勢源ＰＳ２が接続されている。また電源トランスＰＴの負荷巻線Ｌ１には並列にトランスミッタＴＸが接続され、附勢巻線Ｌ２にはレシーバＲＸが直列に接続されている。そしてトランスミッタＴＸには入力変換部ＳＣ１が接続され、レシーバＲＸには出力変換部ＳＣ２が接続されている。
【００１６】
ここで、電源トランスＰＴを中心にしてその右側にあるブロックを計器室側電位の回路と呼んで左側にあるブロックをプロセス側電位の回路と呼び、両者ブロックを電源トランスＰＴにより絶縁して配置することになる。
【００１７】
附勢源ＰＳ２に接続されているライン＋５，ＣＯＭ２は直流５Ｖの給電を受ける直流受電ラインであり、該直流５Ｖで計器室側電位の回路を附勢する。附勢源ＰＳ２の端子Ｑａ，Ｑｂは交流附勢波を出力する交流附勢端子である。
【００１８】
出力変換部ＳＣ２に接続されているラインＯＵＴ＋，ＯＵＴ−は、例えば０〜１Ｖの直流信号を出力する出力ラインである。出力変換部ＳＣ２の端子Ｄはデータ端子、端子Ｃはクロック端子である。記号（ＲＸ２）は第２のレシーバを装着する場合の装着位置を示している。
【００１９】
直流電源ＰＳ１の端子Ｃａ，Ｃｂは附勢波を受ける交流受電端子である。直流電源ＰＳ１のラインＶＤＤ，ＶＳＳ，ＣＯＭ１は直流給電ラインであり、ラインＶＤＤは例えば＋２．５Ｖを給電し、ラインＶＳＳは例えば−２．５Ｖを給電して、プロセス側電位の回路を附勢する。
【００２０】
入力変換部ＳＣ１のラインＩＮ＋，ＩＮ−は例えば交流１００Ｖのプロセス入力信号が入力されるラインである。入力変換部ＳＣ１の端子Ｑａは出力端子、端子Ｃはクロック端子である。
【００２１】
附勢源ＰＳ２は例えば発振器で構成されるいわゆるインバータに属すものであり、端子Ｑａには例えば＋５Ｖ／０Ｖ、端子Ｑｂには例えば０Ｖ／５Ｖとを繰り返し出力し、端子Ｑａ，Ｑｂ間の附勢波は例えば±５Ｖの矩形波交流となる。附勢波の周期は例えば２μｓであり、該附勢波は直流電源ＰＳ１の交流受電端子Ｃａ，Ｃｂへ伝達されるとともに、共通のクロックとして出力変換部ＳＣ２および入力変換部ＳＣ１の各クロック端子Ｃへ伝達される。入力変換部ＳＣ１はクロックにトリガーされて１次変換動作を行い、出力変換部ＳＣ２はクロックにトリガーされて２次変換動作を行う。
【００２２】
入力変換部ＳＣ１のディジタル出カはトランスミッタＴＸへ伝達され、トランスミッタＴＸは電流信号波を電源トランスＰＴの負荷巻線Ｌ１へ注入する。ここで、トランスミッタＴＸからの電流が附勢波の振幅を増強する方向に注入されるときは直流電源ＰＳ１の交流受電端子Ｃａ，Ｃｂへ流れて吸収されるが、その電流が附勢波の振幅を滅少させる方向に注入されるときは直流電源ＰＳ１に吸収されず負荷巻線Ｌ１を流れるとともに付随して附勢巻線Ｌ２にも流れ、レシーバＲＸで検出される。
【００２３】
レシーバＲＸは附勢巻線Ｌ２に直結していて端子Ｑｂの例えば０Ｖ／＋５Ｖの附勢波による電位操作を受け、＋５Ｖの電位にあるときには活性化されて電流信号波を検出してディジタル信号を出力し、０Ｖの電位にあるときは不活性化される。
【００２４】
図１中の（ＲＸ２）の位置へ第２のレシーバを装着するときの第２のレシーバの活性／不活性は、レシーバＲＸに対して逆相となる。これは各々の活性期間に各異なる電流信号波を送り付けて、系統を２チヤネル化出来ることを意昧している。このような系統の２チヤネル化は、例えば図１中の負荷巻線Ｌ１を含むプロセス側電位の回路を更に１チヤネル配置出来ることを意昧するものである。系統を２チヤネル化できることにより、例えばプロセス入力として電流と関係する電圧等の２入力の取り込みが可能になる。
【００２５】
図２において、下線を付して示した各ブロックＳＣ１，ＴＸ，ＰＳ１等は前掲図１の各ブロックに対応し、図２の各ブロックの端子記号Ｑａ，Ｑｂ，Ｄ，Ｃやライン記号ＩＮ＋，ＩＮ−，ＶＤＤ，ＯＵＴ＋，ＯＵＴ−等も図１の各ブロックの端子記号やライン記号に対応している。
【００２６】
図２の附勢源ＰＳ２における部品Ｕ６２，Ｕ６３，Ｕ６４による交流正帰還／直流負帰還回路は一般的なアステーブル・マルチバイブレータであり、ロジック素子により構成された発振回路である。附勢源ＰＳ２における部品Ｕ６１による反転帰還形のラッチ回路はいわゆるカウンタモード動作をするものであり、クロック端子Ｃへの発振信号を受けてその都度出力端子Ｑａ，Ｑｂの出力レベルを反転させたものを附勢波として電源トランスＰＳへ送出する。
【００２７】
附勢波は電源トランスＰＳで絶縁されて直流電源ＰＳ１へ伝えられ、直流電源ＰＳ１で整流平滑されて直流となる。また該附勢波は部品Ｕ５１のクロック端子Ｃへ伝達されるのと同時に部品Ｕ３，Ｕ５のクロック端子Ｃへも絶縁伝達されている。
【００２８】
図２の入力変換部ＳＣ１の部品Ｕ１は演算増幅器であり、入力用アンプを形成している。この部分は例えば入カ０〜１００Ｖを０〜１Ｖに変換する。この入力用アンプＵ１の出力は次のコンパレータＵ２で帰還電圧と比較されてディジタル信号に変換される。次段のＤタイプラッチＵ３はいわゆるレジスタを形成していて、コンパレータＵ２のディジタル出力をクロック毎に読み込んでラッチする。レジスタＵ３の出力は続く抵抗Ｒ４とキャパシタＣ２で構成される平滑回路で平滑されてアナログ信号となり、帰還電圧としてコンパレータＵ２へ帰還されている。
【００２９】
コンパレータＵ２は入力電圧へ帰還電圧を追従させるように出力値を選んでいるので帰還電圧は入力電圧に近似する。この場合、レジスタＵ３のＱａ出力は帰還電圧を生成する原信号となり、入力電圧の近似を意味するディジタル信号となる。抵抗Ｒ４とキャパシタＣ２で構成される帰還用の平滑回路に準ずる抵抗Ｒ５とキャパシタＣ３で構成される平滑回路は、帰還電圧に対応する反転電圧信号を生成する。
【００３０】
続く回路要素としてのアナログスイッチＡＳ２，ＡＳ３は、レジスタＵ３の出力Ｑａ，Ｑｂのコントロールを受ける。続く抵抗Ｒ６とキャパシタＣ４で構成される平滑回路の生成するアナログ量と前段のアナログ量との関係は次のようになる。
【００３１】
Ｅ２＝ＶＤＤ＊Ｎ２＋ＶＳＳ＊Ｎ３      （１）
Ｅ３＝ＶＤＤ＊Ｎ３＋ＶＳＳ＊Ｎ２      （２）
Ｅ４＝Ｅ２＊Ｎ２＋Ｅ３＊Ｎ３          （３）
Ｅ２；キャパシタＣ２の両端電圧
Ｅ３；キャパシタＣ３の両端電圧
Ｅ４；キャパシタＣ４の両端電圧
Ｎ２；レジスタＵ３のＱａ出力のハイレベル頻度
レジスタＵ３のＱｂ出力のローレベル頻度
Ｎ３；レジスタＵ３のＱｂ出力のハイレベル頻度
レジスタＵ３のＱａ出力のローレベル頻度
ＶＤＤ；例えば＋２．５Ｖ
ＶＳＳ；例えば−２．５Ｖ
式（１），（２），（３）へ電源電圧の数値例を適用すると、次のようになる。
【００３２】
Ｅ２＝（Ｎ２−Ｎ３）＊２．５      （４）
Ｅ３＝（Ｎ３−Ｎ２）＊２．５      （５）
Ｅ４＝（Ｎ２−Ｎ３）2＊２．５     （６）
すなわち、キャパシタCＣ４両端電圧Ｅ４は、前段のキャパシタＣ２の両端電圧Ｅ２に対して２乗の関係を持つ。
【００３３】
続くコンパレータＵ４とレジスタＵ５で構成される変換回路の動作は、前段に接続されている上記のコンパレータＵ２とレジスタＵ３で構成される変換回路系統の構成に準じている。違いは、２乗出力を帰還してレジスタＵ５のＱａ出力を送出している点にある。この信号はトランスミツタＴＸへ伝達されている。
【００３４】
トランスミッタＴＸは、入力のハイレベルに応動してドライパＵ２２のＰＮＰトランジスタをオンにする。トランスミッタＴＸは、電流波の送出経路として、ＣＯＭ１〜Ｕ２２〜Ｒ２２〜Ｃ２１〜（Ｃａ）の経路を有している。つまり、交流受電端子（Ｃｂ）〜（Ｃａ）間に経路を形成している。この受電端子（Ｃａ）には略±５Ｖが配電され、トランスミッタＴＸはその（Ｃａ）の−５Ｖに対してのみ送出能力を持つ。受電端子（Ｃａ）の＋５Ｖ時は、経路としてＣ２１〜Ｒ２２〜Ｒ２３〜Ｄ２１を経由して送出用のキャパシタＣ２１の電荷の放出が低速で行われる。
【００３５】
トランスミッタＴＸの送出する電流波は、交流受電端子（Ｃｂ）〜（Ｃａ）間の負荷電流の形でレシーバＲＸの抵抗器Ｒ４１を流れ、ＰＮＰトランジスタＵ４１をオンにする。このオンによってキャパシタＣ４１へハイレベル信号が保持され、後続出力変換部ＳＣ２のＤタイプラッチＵ５１のデータ端子Ｄへ伝達される。キャパシタＣ４１に保持されたハイレベル信号は、附勢波の次の半サイクルでトランジスタＵ４１のコレクタ〜ベースを経由してクリアされる。
【００３６】
出力変換部ＳＣ２のＤタイプラッチＵ５１は、クロック毎にデータを読み込んで入力変換部ＳＣ１のレジスタＵ５のディジタル出力をＤタイプラッチＵ５１の出力Ｑａへ再現する。この再現ディジタル信号は抵抗Ｒ５１とキャパシタＣ５１で構成される平滑回路で平滑されてアナログ出力ＯＵＴ±となる。
【００３７】
図３の波形図において、波形に添付した記号は図２の実施例中の観測位置を示している。すなわち、波形Ｕ６１−ＱａはＤタイプラッチＵ６１の端子Ｑａの波形例であり、波形Ｕ６１−ＱｂはＤタイプラッチＵ６１の端子Ｑｂの波形例であり、波形Ｕ６１−（Ｑａ−Ｑｂ）はＤタイプラッチＵ６１の端子Ｑａ〜Ｑｂ間の波形例である。ここで、波形Ｕ６１−Ｑａは例えば０Ｖ／＋５Ｖの繰り返し波であり、波形Ｕ６１−Ｑｂは例えば＋５Ｖ／０Ｖの繰り返し波であり、波形Ｕ６１−（Ｑａ−Ｑｂ）は例えば±５Ｖの繰り返し波である。
【００３８】
波形Ｉ（Ｌ２）は附勢巻線Ｌ２を流れる電流波形であってその定常的な矩波成分は附勢電流であり、その常用成分量は例えば２ｍＡである。また非定常的な突出成分は電流信号波であり、波高値は例えば７ｍＡで平均値は例えば１ｍＡである。
【００３９】
波形Ｕ３−ＱａはレジスタＵ３のディジタル出力波形の例であり、プロセス入力ＩＮ±として例えば＋１００Ｖを受けて入力アンプＵ１が＋１Ｖを伝え、この波形Ｕ３−Ｑａを平滑して帰還する帰還電圧が＋１Ｖを近似している場合の波形例である。このディジタル出力の波形例に前掲の式（４）に対応させた場合の計測量は、任意のクロック量に対するハイレベルの出現頻度とローレベルの出現頻度で定義され、例えばＮ２＝０．７，Ｎ３＝０．３である。
【００４０】
波形Ｕ５−Ｑａのディジタル出力は、その平滑値が前掲の式（６）の２乗値を近似する値の開平値となるように出力され、その計測量は例えばハイレベル頻度０．７、ローレベル頻度０．３となる。ただし帰還電圧の経路が異なるために波形Ｕ３−Ｑａの場合に比べてレベル遷移の時間問隔が間延びした波形となる。
【００４１】
波形Ｉ（Ｌ２）の突出波は、波形Ｕ５−Ｑａのハイレベルに応動してトランスミッタＴＸが注入した電流信号波の波形である。
波形Ｕ５１−Ｄは、レシーバＲＸが電流信号波を検出してディジタル信号をキャパシタＣ４１に保持して後続のレジスタＵ５１の端子Ｄへ伝達する波形例である。この波形Ｕ５１−Ｄのハイレベル値はレジスタＵ５１に読み込まれた後にキャパシタＣ４１の電荷をクリアする形でローレベル値へ遷移する。
【００４２】
波形Ｕ５１−Ｑａは上記波形Ｕ５１−Ｄを読み込んでラッチした波形として与えられる。このディジタル信号は、波形Ｕ５１−Ｑａを１クロックの遅れを伴って再現している。この再現信号は平滑・増幅されて出力信号ＯＵＴ±となる。
【００４３】
出力信号ＯＵＴ±は入力ＩＮ±の２乗の平均の開平値に比例して出力される。つまりいわゆる実効値応答をなしている。
また電源トランスＰＴを経由して信号を絶縁することにより従来例の入力トランスＣＴを不要として直流／交流応答を実現し、用途を広げている。
【００４４】
【発明の効果】
以上説明した本発明のうち請求項１記載の発明によれば、従来必要としていた入力トランスが不要になり、直流／交流応答と絶縁を電源トランスＰＴのみの最少の絶縁要素により実現することができる。
【００４５】
そして請求項２記載の発明によれば、附勢波の他方の極性の附勢を受けて活性化する第２のレシーバＲＸ２を設けることにより２チャネル化でき、１台の装置で例えばプロセス入力として相互に関係する電流と電圧等の２入力の取り込みが可能になり、装置の実装密度を高めることなく２倍の信号を変換処理できる。
【図面の簡単な説明】
【図１】本発明実施例を示すブロックダイヤグラムである。
【図２】本発明の具体的な実施例を示す回路図である。
【図３】本発明の具体的な実施例の動作を表す波形図である。
【図４】電流／電圧変換器の従来例を示すブロックダイヤグラムである。
【符号の説明】
ＳＣ１  入力変換部
ＰＳ１  直流電源
ＴＸ  トランスミッタ
ＰＴ  電源トランス
ＲＸ  レシーバ
ＳＣ  力変換部
ＰＳ２  附勢源
【図１】
0003873264.tif 000002
【図２】
0003873264.tif 000003
【図３】
0003873264.tif 000004
【図４】
0003873264.tif 000005