(57)【特許請求の範囲】
【請求項１】
デジタル信号を受信する受信部と、
前記デジタル信号を復調して受信データを出力する復調部と、
水晶発振器が出力するクロックより前記受信データの処理に使用されるビットクロックを生成する動作クロック生成回路と
を備えた移動体通信の受信回路において、
前記動作クロック生成回路にプログラマブルカウンタを設け、前記プログラマブルカウンタが前記水晶発振器より出力されるクロックを分周することにより、前記ビットクロックとフレーム同期クロックが生成され、
前記復調部では前記デジタル信号から再生クロックが生成され、前記デジタル信号に含まれるユニークワードを検出する手段により、前記ビットクロックに同期した検出信号が出力され、
前記検出信号と前記再生クロックの位相の進み／遅れを判定するコンパレータと、
前記検出信号を使用して前記ビットクロックと前記再生クロックとの位相のずれを前記水晶発振器が出力するクロックでカウントするカウンタと
を設け、
前記コンパレータの判定結果及び前記カウンタのカウント値に基づいて前記ビットクロックが前記再生クロックに同期するように前記フレーム同期クロックに同期して前記プログラマブルカウンタの分周比を可変することを特徴とする移動体通信の受信回路。
【請求項２】
前記水晶発振器が出力するクロックは１９．２ＭＨｚであり、前記プログラマブルカウンタは前記水晶発振器が出力するクロックを１／ｎ（ただし、ｎ＝１、２・・・３４）分周し、前記プログラマブルカウンタより出力される信号を１／５分周することによりビットクロックが生成され、前記プログラマブルカウンタより出力される信号を１／９６００分周することにより、前記フレーム同期クロックが生成されることを特徴とする請求項１に記載の移動体通信の受信回路。
【請求項３】
ＰＨＳ基地局と端末との間に介在して、前記デジタル信号を中継する中継局に使用されることを特徴とする請求項１または請求項２に記載の移動体通信の受信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＰＨＳ（Personal Handyphon System）等の中継局及び端末に使用される移動体通信の受信回路に関する。
【０００２】
【従来の技術】
移動体通信として、ＰＨＳの基地局、中継局と端末との関係を図７に示す。ＰＨＳ基地局６１と端末６３は矢印Ｒに示すように双方向に無線通信する。基地局６１は例えば電話ボックス等に設けられており、ＩＳＤＮ回線で通信する。端末６３が屋内等で通信が困難な場合には、建物の窓際等に中継局６２を設置する。中継局６２を介することにより、矢印Ｓ、Ｔのように基地局６１と端末６３が双方向に通信する。
【０００３】
従来の中継局６２の構成の概略を図８に示す。受信アンテナ６４で受信したＰＨＳ信号は高周波回路（ＲＦ）６５で増幅等を行う。そして、復調部６６に送られる。復調部６６は信号を復調し、受信データ（ＲＤＡＴＡ）及び３８４ｋＨｚの再生クロック（ＲＣＬＫ）を出力する。そして、受信データ（ＲＤＡＴＡ）及び再生クロック（ＲＣＬＫ）を次段の処理部（図示せず）に送る。
【０００４】
復調部６６が動作するためにはクロック（ＭＣＬＫ）が必要である。そのため、温度補償形水晶発振器（以下、「ＴＣＸＯ」という）６７を設ける。ＴＣＸＯ６７は１９．２ＭＨｚのクロック（ＭＣＬＫ）を出力する。クロック（ＭＣＬＫ）は動作クロック生成回路６８に送られる。
【０００５】
動作クロック生成回路６８より復調部６６にクロック（ＭＣＬＫ）が送られる。また、動作クロック生成回路６８では、クロック（ＭＣＬＫ）を１／５０分周することにより、３８４ｋＨｚのビットクロック（ＢＣＬＫ）が生成される。クロック（ＭＣＬＫ）を１／９６０００分周することにより、２００Ｈｚのフレーム同期クロック（ＦＳＹＮＣ）が生成される。
【０００６】
ビットクロック（ＢＣＬＫ）とフレーム同期クロック（ＦＳＹＮＣ）は上記次段の処理部（図示せず）に送られる。その処理部（図示せず）では、受信データ（ＲＤＡＴＡ）をビットクロック（ＢＣＬＫ）とフレーム同期クロック（ＦＳＹＮＣ）を使用して処理していく。これにより、図９に示すような信号の波形図が得られる。
【０００７】
【発明が解決しようとする課題】
しかしながら、図７において、基地局６１と中継局６２がそれぞれ独立したクロックで動作している。中継局６２において再生クロック（ＲＣＬＫ）は基地局６１からの受信信号で生成され、ビットクロック（ＢＣＬＫ）はＴＣＸＯ６７のクロック（ＭＣＬＫ）を分周することにより生成される。
【０００８】
中継局６２においてＴＣＸＯ６７に誤差があると、再生クロック（ＲＣＬＫ）とビットクロック（ＢＣＬＫ）に誤差が生じる。この誤差により、データエラーが発生する可能性がある。また、再生クロック（ＲＣＬＫ）とビットクロック（ＢＣＬＫ）の周波数が一致していても、位相がずれる場合がある。この場合、位相がずれて信号処理されるので、端末６３にとって基地局６１と中継局６２が信号的に区別される。端末６３にとって基地局６１と中継局６２は信号的に区別がないほうがよい。
【０００９】
本発明はこのような課題を解決し、中継局６２において、ビットクロック（ＢＣＬＫ）の同期補正を行うことにより、精度の高い移動体通信の受信回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の移動体通信の受信回路では、デジタル信号を受信する受信部と、前記デジタル信号を復調して受信データを出力する復調部と、水晶発振器が出力するクロックより前記受信データの処理に使用されるビットクロックを生成する動作クロック生成回路とを備えた移動体通信の受信回路において、前記動作クロック生成回路にプログラマブルカウンタを設け、前記プログラマブルカウンタが前記水晶発振器より出力されるクロックを分周することにより、前記ビットクロックとフレーム同期クロックが生成され、前記復調部では前記デジタル信号から再生クロックが生成され、前記デジタル信号に含まれるユニークワードを検出する手段により、前記ビットクロックに同期した検出信号が出力され、前記検出信号と前記再生クロックの位相の進み／遅れを判定するコンパレータと、前記検出信号を使用して前記ビットクロックと前記再生クロックとの位相のずれを前記水晶発振器が出力するクロックでカウントするカウンタとを設け、前記コンパレータの判定結果及び前記カウンタのカウント値に基づいて前記ビットクロックが前記再生クロックに同期するように前記フレーム同期クロックに同期して前記プログラマブルカウンタの分周比を可変している。
【００１１】
このような構成では、デジタル信号は受信部で受信される。そのデジタル信号は復調部で復調される。そして、受信データが復調部より出力される。また、復調部で再生クロックが生成される。動作クロック生成回路より、ビットクロックとフレーム同期クロックが生成される。ビットクロックは受信データを処理するときに使用される。デジタル信号に含まれるユニークワードを検出する手段により、ビットクロックに同期した検出信号が出力される。そして、コンパレータで検出信号と再生クロックとの位相の進み／遅れを判定する。カウンタによってビットクロックと再生クロックとの位相のずれを水晶発振器が出力するクロックでカウントする。コンパレータの判定結果とカウント値に基づいてフレーム同期クロックに同期してプログラマブルカウンタの分周比を可変する。これにより、ビットクロックが再生クロックに同期補正される。
【００１４】
また、本発明の移動体通信の受信回路は、上記構成において、前記水晶発振器が出力するクロックは１９．２ＭＨｚであり、前記プログラマブルカウンタは前記水晶発振器が出力するクロックを１／ｎ（ただし、ｎ＝１、２・・・３４）分周し、前記プログラマブルカウンタより出力される信号を１／５分周することによりビットクロックが生成され、前記プログラマブルカウンタより出力される信号を１／９６００分周することにより、前記フレーム同期クロックが生成されるようにしてもよい。
【００１５】
このような構成では、水晶発振器より、１９．２ＭＨｚのクロックが出力される。プログラマブルカウンタで１／ｎ分周する。同期補正していないとき、１／１０分周する。更に、１／５分周することにより、３８４ｋＨｚのビットクロックが発生する。また、プログラマブルカウンタより出力される信号を１／９６００分周することにより、２００Ｈｚのフレーム同期クロックが生成される。同期補正する際には、プログラマブルカウンタで分周比を変更する。分周比が変更されてもフレーム同期クロックとビットクロックとの同期関係は保たれる。
【００１６】
また、本発明の移動体通信の受信回路は、上記構成のいずれかにおいて、ＰＨＳ基地局と端末との間に介在して、前記デジタル信号を中継する中継局に使用されているものとしてもよい。
【００１７】
このような構成では、中継局で信号処理するときに使用されるビットクロックが基地局から送られてくる信号に同期したものとなる。そのため、端末にとっては中継局と基地局は信号的に区別がない。中継局が介在しても、高精度の信号の中継ができる。
【００１８】
【発明の実施の形態】
本発明の一実施形態を図１〜図６を用いて説明する。移動体通信としてＰＨＳを例にとる。図１は本実施形態の中継局の概略を示すブロック図である。ＰＨＳのデジタル信号はアンテナ１で受信される。受信されたデジタル信号は高周波回路（ＲＦ）２で増幅等を行う。そして、その信号は復調部３に送られる。
【００１９】
復調部３で信号が復調される。そして、復調部３より受信データ（ＲＤＡＴＡ）と３８４ｋＨｚの再生クロック（ＲＣＬＫ）を出力する。更に、復調部３は信号に含まれるユニークワード（後述する）を検出して、ユニークワード検出ＯＫ信号（ＵＷＤＥＴ）を出力する。このユニークワード検出ＯＫ信号（ＵＷＤＥＴ）はビットクロック（ＢＣＬＫ）に同期した信号である。
【００２０】
次に、ユニークワードについて説明する。ＰＨＳの通信データの構造を図２に示す。図２（ａ）に示すように、１フレームの期間Ｋは５ｍｓである。１フレームは８個のスロットから成り、１スロットの期間Ｌは６２５μｓである。図７において、基地局６１では、各スロットは送信１〜送信４、受信１〜受信４の順となる。これにより、４チャネルの多重通信を行う。１個のスロットは６２５μｓで２４０ビットの情報を含んでいる。そのため、ビットクロック（ＢＣＬＫ）は３８４ｋＨｚとなる。各スロットには、制御符号やデータの他に、ユニークワードという符号が含まれる。
【００２１】
図１において、ＴＣＸＯ６より１９．２ＭＨｚのクロック（ＭＣＬＫ）が出力される。クロック（ＭＣＬＫ）は動作クロック生成回路７に送られる。動作クロック生成回路７に送られたクロック（ＭＣＬＫ）は、まず、プログラマブルカウンタ８で分周される。次に、分周器１１で１／５分周することにより、ビットクロック（ＢＣＬＫ）が生成される。
【００２２】
また、プログラマブルカウンタ８の出力を分周器９で１／９６００分周する。更に、立ち上がり検出器１０でビットクロック（ＢＣＬＫ）の立ち上がりとフレーム同期クロック（ＦＳＹＮＣ）の立ち上がりを一致させる。これにより、フレーム同期クロック（ＦＳＹＮＣ）が生成される。
【００２３】
コンパレータ４にユニークワード検出ＯＫ信号（ＵＷＤＥＴ）、再生クロック（ＲＣＬＫ）及びフレーム同期クロック（ＦＳＹＮＣ）を入力する。コンパレータ４でユニークワード検出ＯＫ信号（ＵＷＤＥＴ）の立ち上がり時に、再生クロック（ＲＣＬＫ）とユニークワード検出ＯＫ信号（ＵＷＤＥＴ）を比較する。これにより、再生クロック（ＲＣＬＫ）とビットクロック（ＢＣＬＫ）の位相の進み／遅れを判定する。その判定結果をプログラマブルカウンタ８に出力する。
【００２４】
コンパレータ４から再生クロック（ＲＣＬＫ）とフレーム同期クロック（ＦＳＹＮＣ）を出力し、カウンタ５に入力する。カウンタ５はユニークワード検出ＯＫ信号（ＵＷＤＥＴ）の立ち上がりを利用して、ビットクロック（ＢＣＬＫ）と再生クロック（ＲＣＬＫ）とのずれをクロック（ＭＣＬＫ）のクロック数でカウントする。そして、カウント結果をフレーム同期クロック（ＦＳＹＮＣ）に同期してプログラマブルカウンタ８に出力する。プログラマブルカウンタ８で分周比を変更して同期補正する。
【００２５】
進み／遅れの判定と位相のずれの検出は次のように行う。図４に信号の一例の波形図を示す。ユニークワード検出ＯＫ信号（ＵＷＤＥＴ）はビットクロック（ＢＣＬＫ）と同期して出力される。再生クロック（ＲＣＬＫ）に対してビットクロック（ＢＣＬＫ）が遅れている場合、ユニークワード検出ＯＫ信号（ＵＷＤＥＴ）の立ち上がりの時間ｔに、再生クロック（ＲＣＬＫ）は、（ａ）に示すように、ハイレベル（以下、「Ｈ」という）となる。
【００２６】
時間ｔから再生クロック（ＲＣＬＫ）がローレベル（以下、「Ｌ」という）になるまでの期間Ａをクロック（ＭＣＬＫ）でカウントすることにより、ビットクロック（ＢＣＬＫ）の遅れのずれが、２５−（Ａのカウント値）で与えられる。
【００２７】
一方、ビットクロック（ＢＣＬＫ）が再生クロック（ＲＣＬＫ）に対して進んでいる場合、時間ｔに再生クロック（ＲＣＬＫ）は、（ｂ）に示すように、Ｌとなる。時間ｔから再生クロック（ＲＣＬＫ）がＨとなるまでの期間Ｂをクロック（ＭＣＬＫ）でカウントする。これにより、進みのずれがＢのカウント値で与えられる。
【００２８】
次に、同期補正の処理のフローチャートを図３に示す。処理が開始されると、まずステップＳ１でユニークワード検出ＯＫ信号（ＵＷＤＥＴ）の立ち上がりがコンパレータ４（図１参照）で検出される。もし、検出されなければ、処理がＳ７に進み、１９．２ＭＨｚのクロック（ＭＣＬＫ）を初段のプログラマブルカウンタ８で１／１０分周する。そして、処理がステップＳ１に戻る。
【００２９】
一方、ステップＳ１でユニークワード検出ＯＫ信号（ＵＷＤＥＴ）の立ち上がりが検出される。処理がステップＳ２に進み、再生クロック（ＲＣＬＫ）がローレベルであるか判断する。
【００３０】
もし、ステップＳ２で、再生クロック（ＲＣＬＫ）がＬであれば、処理がステップＳ３に進む。この場合、前述したようにビットクロック（ＢＣＬＫ）が再生クロック（ＲＣＬＫ）に対して進んでいる。ステップＳ３で、再生クロック（ＲＣＬＫ）がＨかどうか判断される。
【００３１】
もし、ステップＳ３で、再生クロック（ＲＣＬＫ）がＨでなければ、処理がステップＳ４に進み、１９．２ＭＨｚのクロック（ＭＣＬＫ）の立ち上がりをカウンタ５（図１参照）カウントする。そして、カウント値ｎを保存する。ステップＳ３で再生クロック（ＲＣＬＫ）がＨとなるまで、ステップＳ４でカウントする。
【００３２】
ステップＳ３で再生クロック（ＲＣＬＫ）がＨとなると、処理がステップＳ５に進む。ステップＳ５で、フレーム同期クロック（ＦＳＹＮＣ）の立ち上がりが検出される。もし、フレーム同期クロック（ＦＳＹＮＣ）の立ち上がりが検出されなければ、フレーム同期クロック（ＦＳＹＮＣ）の立ち上がりが検出されるまでステップＳ５の処理を繰り返す。
【００３３】
ステップＳ５で、フレーム同期クロック（ＦＳＹＮＣ）の立ち上がりが検出されると、処理がステップＳ６に進む。ステップＳ６で１９．２ＭＨｚのクロック（ＭＣＬＫ）を、初段のプログラマブルカウンタ８（図１参照）で１回だけ、カウント値ｎを使用して、１／（１０＋ｎ）分周する。その後、ステップＳ７で、プログラマブルカウンタ８で、クロック（ＭＣＬＫ）を１／１０分周する。そして、処理がステップＳ１に戻る。
【００３４】
ステップＳ２で、再生クロック（ＲＣＬＫ）がＨの場合、ステップＳ２からステップＳ８に処理が進む。この場合、ビットクロック（ＢＣＬＫ）が再生クロック（ＲＣＬＫ）に対して遅れている。ステップＳ８で、再生クロック（ＲＣＬＫ）がＬであるか判断される。
【００３５】
もし、ステップＳ８で、再生クロックがＬでなければ処理がステップＳ９に進み、１９．２ＭＨｚのクロック（ＭＣＬＫ）の立ち上がりをカウンタ５（図１R>１参照）でカウントし、カウント値ｎを保存する。そして、処理をステップＳ８に戻す。このように、再生クロック（ＲＣＬＫ）がＬになるまでステップＳ９でカウントする。
【００３６】
ステップＳ８で再生クロック（ＲＣＬＫ）がＬとなれば、処理がＳ１０に進む。ステップＳ１０でカウント値ｎが１６から２５までの範囲にあるか判断する。もし、カウント値ｎが１６から２５までの範囲になければ、処理がステップＳ１１に進み、ｎを２５とする。これにより、電源を入れた瞬間のように、不適当な信号が送られてきて補正できない場合、同期補正しないようになる。そして、処理がステップＳ１２に進む。
【００３７】
一方、ステップＳ１０でカウント値ｎが１６から２５までの範囲にある場合、処理が直接ステップＳ１２に進む。ステップＳ１２でフレーム同期クロック（ＦＳＹＮＣ）の立ち上がりが検出される。もし、検出されなければ、立ち上がりが検出されるまでステップＳ１２の処理を繰り返す。ステップＳ１２でフレーム同期クロック（ＦＳＹＮＣ）の立ち上がりが検出されると、処理がステップＳ１３に進む。
【００３８】
ステップＳ１３で１９．２ＭＨｚのクロック（ＭＣＬＫ）を初段のプログラマブルカウンタ８（図１参照）で１回だけ、カウント値ｎを使用して、１／｛１０−（２５−ｎ）｝分周する。その後、ステップＳ７で、１９．２ＭＨｚのクロック（ＭＣＬＫ）をプログラマブルカウンタ８で１／１０分周するようにする。
【００３９】
尚、ステップＳ１０で、カウント値ｎは１６から２５までの範囲に制限される。ビットクロック（ＢＣＬＫ）と再生クロック（ＲＣＬＫ）のずれは、ＴＣＸＯ６の誤差を考慮しても、最大９カウントとなるので、同期補正するのに十分な範囲となっている。また、フレーム同期クロック（ＦＳＹＮＣ）に同期して補正しているので、温度等の影響のため水晶発振器に誤差が生じ、ずれが蓄積されて大きくなってしまうことが防止される。
【００４０】
補正の様子を示す信号波形図を図５、図６に示す。図５はビットクロック（ＢＣＬＫ）が再生クロック（ＲＣＬＫ）に対して進んでいる場合の例の信号の波形図である。時間ｔ０でユニークワード検出ＯＫ信号（ＵＷＤＥＴ）が立ち上がると、前述したように、ビットクロック（ＢＣＬＫ）と再生クロック（ＲＣＬＫ）のずれをクロック（ＭＣＬＫ）でカウントする。そして、カウント値ｎを保存する。
【００４１】
そして、時間ｔ１でフレーム同期クロック（ＦＳＹＮＣ）の立ち上がると、プログラマブルカウンタ８（図１参照）の分周比が変更される。これにより、期間Ｅがカウント値ｎに対応する時間だけ延長される。そのため、時間ｔ２において、ビットクロック（ＢＣＬＫ）と再生クロック（ＲＣＬＫ）の位相が一致する。
【００４２】
一方、図６はビットクロック（ＢＣＬＫ）が再生クロック（ＲＣＬＫ）に対して遅れている場合の例の信号の波形図である。時間ｔ０でユニークワード検出ＯＫ信号（ＵＷＤＥＴ）が立ち上がると、ビットクロック（ＢＣＬＫ）と再生クロック（ＲＣＬＫ）のずれをクロック（ＭＣＬＫ）でカウントする。そして、カウント値ｎを保存する。
【００４３】
そして、時間ｔ３でフレーム同期クロック（ＦＳＹＮＣ）の立ち上がると、プログラマブルカウンタ８（図１参照）の分周比が変更される。これにより、期間Ｆがカウント値ｎから導かれる位相のずれの時間だけ短縮される。そのため、時間ｔ４において、ビットクロック（ＢＣＬＫ）と再生クロック（ＲＣＬＫ）の位相が一致する。尚、プログラマブルカウンタ８（図１参照）で分周比が変更されると、フレーム同期クロック（ＦＳＹＮＣ）も同時にタイミングが調整される。
【００４４】
このように、図７において、中継局６２ではＰＨＳ基地局６１から送信される信号と同期したビットクロック（ＢＣＬＫ）で処理される。そのため、中継局６２では基地局６１と同じデータ転送クロックの周波数、位相が得られる。これにより、精度の高い通信を行うことができる。また、端末６３にとって、ＰＨＳ基地局６１と中継局６２は信号的に区別がなくなる。中継局６２を設けることによってもデータエラー等が発生しなくなる。
【００４５】
また、図７においては１台の中継局６２でＰＨＳ基地局６１と端末６３が通信するが、中継局６２を多段に設けて、信号が複数の中継局６２を経由するようなシステムでも、それぞれの中継局６２ではＰＨＳ基地局６１とクロックの位相が一致している。そのため、データエラー等が発生せず、高精度の通信が行われる。
【００４６】
尚、端末６３（図７参照）においても、図１に示すＰＨＳ受信回路を設けることができる。この場合、端末６３でも基地局６１と同じ転送クロックの周波数、位相が得られるため、精度の高い通信を行うことができる。
【００４７】
【発明の効果】
本発明では、プログラマブルカウンタを使用して分周比を可変することにより、ビットクロックの位相が再生クロックに一致するようになる。これにより、受信回路では信号処理の際、送信される信号の転送クロックと同期して、信号処理する。そのため、水晶発振器の誤差が原因となって発生するデータエラー等がなくなる。
【００４８】
なおユニークワード検出時に、位相の進み、遅れを判別し、位相差をカウントする。その後、フレーム同期クロックのタイミングで、プログラマブルカウンタの分周比を可変して位相を一致させる。このように、適宜、同期補正しているので、位相のずれが蓄積されて大きくならない。
【００４９】
また、１９．２ＭＨｚのクロックをプログラマブルカウンタで１／ｎ分周し、プログラマブルカウンタより出力される信号を１／５分周することにより、３８４ｋＨｚのビットクロックが生成され、１／９６００分周することにより、２００Ｈｚのフレーム同期クロックが生成されるようにしてもよく、分周比を可変することにより、ビットクロックとフレーム同期クロックが同時に補正される。
【００５０】
また、ＰＨＳの中継局に使用されると、中継局では基地局と同期した信号処理が行われるようになる。そのため、端末にとって、基地局と中継局は信号的に区別がない。中継局を介しても通信の精度が劣化しない。
【図面の簡単な説明】
【図１】  本発明の一実施形態の中継局のＰＨＳ受信回路のブロック図。
【図２】  ＰＨＳの通信データの構造図。
【図３】  同期補正処理のフローチャート。
【図４】  その同期ずれ評価を説明する波形図。
【図５】  そのビットクロックが進みの場合の同期補正の様子を示す波形図。
【図６】  そのビットクロックが遅れの場合の同期補正の様子を示す波形図。
【図７】  ＰＨＳの基地局、中継局及び端末の関係図。
【図８】  従来の中継局のブロック図。
【図９】  その信号の波形図。
【符号の説明】
１    アンテナ
２    高周波回路
３    復調部
４    コンパレータ
５    カウンタ
６    ＴＣＸＯ
７    動作クロック生成回路
８    プログラマブルカウンタ
９    分周器
１０    立ち上がり検出回路
１１    分周器
６２    中継局
【図１】
0003976362.tif 000002
【図２】
0003976362.tif 000003
【図３】
0003976362.tif 000004
【図４】
0003976362.tif 000005
【図５】
0003976362.tif 000006
【図６】
0003976362.tif 000007
【図７】
0003976362.tif 000008
【図８】
0003976362.tif 000009
【図９】
0003976362.tif 000010