(57)【特許請求の範囲】
【請求項１】
ＩＦ信号を異なる遅延時間でそれぞれ遅延する複数の遅延回路、前記複数の遅延回路の出力信号のうち１つを選択する選択回路及び前記ＩＦ信号と前記選択回路の出力信号とを乗算する乗算回路を含むＦＭ検波回路と、前記複数の遅延回路を構成する遅延素子と同一の遅延素子で構成された発振回路とを備えるラジオ受信機用の半導体集積回路において、
外付け抵抗が外付けピンに接続されるか否かに応じて、基準信号を発生する基準信号発生回路と、
前記基準信号に応じて前記発振回路をオンさせる第１スイッチ回路と、
を備えることを特徴とする半導体集積回路。
【請求項２】
前記基準信号発生回路は、
電流ミラー回路と、コレクタが前記電流ミラー回路の入力側に、エミッタが前記外付け抵抗に接続され、ベースに基準電圧が印加されるトランジスタと、前記電流ミラー回路の出力電流を基準信号に変換するための抵抗とから成ることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記発振回路の出力信号を外部回路へ導出するための出力回路と、前記外付け抵抗が接続されていないことを検出して、前記出力回路をオンさせる第２スイッチ回路とを備えることを特徴とする請求項１記載の半導体集積回路。
【請求項４】
前記ＦＭ検波回路の検波出力信号を発生する外付けピンと、前記出力回路の出力信号を発生する外付けピンとを兼用とすることを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記基準信号は半導体集積回路内の他の利用回路に使用されることを特徴とする請求項１記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インバータを用いたＦＭ検波回路を有する半導体集積回路に関する。
【０００２】
【従来の技術】
一般に、インバータを遅延回路として用いたクォドラチャ型ＦＭ検波回路において、ＦＭ検波回路と、上記インバータと同一特性のインバータで構成された発振回路とを同一基板上に集積化し、発振回路の発振周波数からインバータの特性を検出し、インバータの特性に応じて遅延回路の遅延時間を調整する集積回路が存在していた。このような集積回路を図２に示す。
【０００３】
図２において、製造工程の調整過程では、制御回路１が外付けピン２、３及び４に接続されている。外付けピン２に発振制御信号ｆを印加し、発振回路５を動作させると、発振回路５の発振信号ｇは外付けピン３を介して制御回路１に印加される。制御回路１は発振信号ｇの周波数を検出し、その周波数から発振回路５のインバータの遅延時間を検出する。検出された遅延時間に応じて、選択制御信号ｈが制御回路１から発生し、外付けピン４を介して選択信号発生回路６に印加される。さらに、選択信号ｉが選択信号発生回路６からＦＭ検波回路７の選択回路８に印加される。選択信号ｉに応じて、選択回路８は遅延回路９乃至１１の出力信号のうちいずれかの出力信号を選択する。選択後、制御回路１が外され、調整工程が終了する。
【０００４】
ところで、発振回路５と遅延回路９乃至１１とのインバータの特性が同一になるように同一基板上に集積化されているので、発振回路５のインバータの特性を検出することによって、遅延回路９乃至１１のインバータの特性を知ることができる。また、遅延回路９乃至１１はインバータの個数をそれぞれ変えて構成されているので、インバータの遅延時間を基に、制御回路１は、遅延回路９乃至１１の遅延時間をそれぞれ算出する。ＦＭ検波回路７において、遅延回路の遅延時間が変わると、乗算器１２の２つの入力信号の位相関係が変わるので、算出した遅延時間の中から、乗算器１２の入力信号の位相差を９０度にする遅延時間が選び出される。そして、この遅延時間が得られる遅延回路を選択するための選択制御信号ｈが制御回路１から発生する。この選択制御信号ｈに応じて、選択信号発生回路６は、最適な遅延時間を有する遅延回路の出力信号を選択するための選択信号ｉを発生する状態を保持する。このようにして、遅延回路９乃至１１の出力信号のうちいずれかの出力信号が選択される。
【０００５】
通常のラジオ受信動作時、ＲＦ信号はフロントエンド１４でＩＦ信号に周波数変換され、ＩＦ信号はＩＦ増幅回路１５で増幅された後、遅延回路９乃至１１で遅延される。そして、遅延回路９乃至１１のうちの１つの出力信号が選択回路８で選択され、乗算器１２に印加される。乗算器１２では、ＩＦ信号と選択回路８の出力信号とが乗算された後、乗算器１２の出力信号が平滑されることにより、ＦＭ検波信号が得られる。ＦＭ検波特性に最適な遅延回路の出力信号を選択しているので、乗算器１２の２つの入力信号の位相差は９０度になり、良好なＦＭ検波特性が得られる。
【０００６】
【発明が解決しようとする課題】
しかしながら、図２の回路においては、ＦＭ検波回路７の検波特性を調整するため、外付けピン２、３及び４が必要であったため、外付けピンが増加するという問題が発生していた。ＩＣでは、外付けピンの数が制限されるので、外付けピンの増加の問題は深刻である。
【０００７】
【課題を解決するための手段】
本発明は、ＩＦ信号を異なる遅延時間でそれぞれ遅延する複数の遅延回路、前記複数の遅延回路の出力信号のうち１つを選択する選択回路及び前記ＩＦ信号と前記選択回路の出力信号とを乗算する乗算回路を含むＦＭ検波回路と、前記複数の遅延回路を構成する遅延素子と同一の遅延素子で構成された発振回路とを備えるラジオ受信機用の半導体集積回路において、外付け抵抗が外付けピンに接続されるか否かに応じて、基準信号を発生する基準信号発生回路と、前記基準信号に応じて前記発振回路をオンさせる第１スイッチ回路と、を備えることを特徴とする。
【０００８】
また、前記基準信号発生回路は、電流ミラー回路と、コレクタが前記電流ミラー回路の入力側に、エミッタが前記外付け抵抗に接続され、ベースに基準電圧が印加されるトランジスタと、前記電流ミラー回路の出力電流を基準信号に変換するための抵抗とから成ることを特徴とする。
さらに、前記発振回路の出力信号を外部回路へ導出するための出力回路と、前記外付け抵抗が接続されていないことを検出して、前記出力回路をオンさせる第２スイッチ回路とを備えることを特徴とする。
【０００９】
またさらに、前記ＦＭ検波回路の検波出力信号を発生する外付けピンと、前記出力回路の出力信号を発生する外付けピンとを兼用とすることを特徴とする。
さらにまた、前記基準信号は半導体集積回路内の他の利用回路に使用されることを特徴とする。
本発明に依れば、基準信号を生成するための外付け抵抗を接続しないと、発振回路を発振動作させ、外付け抵抗を接続すると、発振回路の発振動作を停止することができる。その為、基準信号の生成のための外付けピンと発振回路の動作を制御するための外付けピンとを兼用できる。
【００１０】
【発明の実施の形態】
図１は本発明の実施の形態を示す図であり、１６はＩＦ増幅回路１５の出力信号に応じて電界強度を検出する電界強度検出回路、１７は電界強度検出回路１６の出力信号を反転する電流ミラー回路、１８は電流ミラー回路１７の出力信号を電圧変換し、電界強度指示信号ｅを発生するための抵抗、１９は外付け抵抗Ｒが接続される外付けピン、２０は、ベースに基準電圧Ｖｒｅｆが印加されるとともに、外付け抵抗Ｒに応じた基準電流を発生するトランジスタ２１と、基準電流を反転する電流ミラー回路２２と、電流ミラー回路２２の出力電流を電圧変換して基準信号ｄを発生するための抵抗２３とから成る基準信号発生回路、２４は電界強度指示信号ｅと基準信号ｄとを比較し、局検出信号を発生する局検出回路、２５及び２６はそれぞれ第１及び第２スイッチ回路となり、基準信号ｄが印加されるトランジスタ、２７はトランジスタ２６の出力信号に応じてオンまたはオフする電流ミラー回路、２８は電流ミラー回路２７の出力電流を動作電流とし、発振回路５の発振信号を出力させる出力回路、２９はＦＭ検波回路７の出力信号及び出力回路２８の出力信号が発生する外付けピンである。尚、図１において、図２と同一の回路については同一の符号を付す。
【００１１】
まず、製造工程の調整過程において、外付けピン１９をオープン状態とし、外付けピン４及び２９に制御回路１を接続する。外付けピン１９がオープン状態になるので、トランジスタ２１はオフし、電流ミラー回路２２もオフする。電流ミラー回路２２から出力電流が発生しないので、抵抗２３の電圧降下が発生せず、トランジスタ２５及び２６のベース電圧はアースレベルに略等しくなる。その為、トランジスタ２５及び２６はオフする。トランジスタ２５がオフすると、発振回路５内のナンドゲートＧのトランジスタ２５側の入力が「Ｈ」の状態になり、ナンドゲートＧは導通状態になる。これにより、発振回路１５がオンし、発振信号ａが発生する。また、トランジスタ２６がオフすると、電流ミラー回路２７はオンし、電流ミラー回路２７の出力電流が動作電流として出力回路２８に流れる。その為、出力回路２８がオンし、出力回路２８は発振信号ａを外付けピン２９に供給させる。よって、基準信号発生回路２０に接続される外付けピン１９をオープン状態にすることにより、発振回路５を発振動作させるとともに、出力回路２８を動作させ発振信号ａを後段の回路に伝送させている。
【００１２】
出力回路２８からの発振信号ａ’は外付けピン２９を介して制御回路１に印加される。制御回路１において、発振信号ａ’の発振周波数に応じてＩＣ内のインバータの遅延特性が検出され、遅延特性に応じて選択制御信号ｂが発生する。選択制御信号ｂは外付け端子４を介して選択信号発生回路６に印加される。選択制御信号ｂに応じて選択信号ｃが選択信号発生回路６から発生し、さらに選択信号ｃに基づいて遅延回路９乃至１１のうち最適な遅延時間を有する遅延回路の出力信号が選択される。遅延回路９乃至１１の出力信号の選択が終了すると、制御回路１が取り外され、調整過程が終了する。
【００１３】
その後、図１の回路がラジオ受信機として使用されると、外付け端子１９に外付け抵抗Ｒが接続された状態になる。外付け抵抗Ｒの接続により、トランジスタ２１がオンし、外付け抵抗Ｒによって設定される基準電流がトランジスタ２１のコレクタから発生する。基準電流は電流ミラー回路２２で反転された後、抵抗２３に供給され、抵抗２３の電圧降下により基準信号ｄが発生する。基準信号ｄはトランジスタ２５及び２６のベースに印加され、トランジスタ２５及び２６はともにオンする。トランジスタ２５のオンにより、ナンドゲートＧの一方の入力が「Ｌ」の状態になるので、ナンドゲートＧは非導通状態になり、発振回路５の発振動作は禁止される。また、トランジスタ２６のオンにより、電流ミラー回路７を構成するトランジスタのベースが接地され、電流ミラー回路２７はオフするので、出力回路２８の動作電流の供給が停止され、その為、出力回路２８はオフする。尚、基準信号ｄは、本来、比較回路２４に印加され、受信電界強度による局検出のための基準レベルとして使用される。よって、外付け抵抗Ｒを接続することにより、発振回路５の発振動作を停止させるとともに、出力回路２８の動作を停止させることができる。
【００１４】
このような状態において、受信ＲＦ信号はフロントエンド１４でＩＦ信号に周波数変換され、ＩＦ信号はＩＦ増幅回路１５で増幅される。ＩＦ増幅回路１５の出力信号はＦＭ検波回路７でＦＭ検波される。ＦＭ検波回路７内において、選択信号ｃにより遅延回路９乃至１１のうち最適遅延時間を有する遅延回路の出力信号が選択されているので、良好な検波特性が得られる。そして、ＦＭ検波信号は外付け端子２９を介して外部回路に伝送される。尚、出力回路２８の出力端はそのオフにより高インピーダンス状態になるので、出力回路２８が検波信号の伝送に悪影響を与えない。
【００１５】
また、ＩＦ増幅回路１５の出力信号に応じて、電界強度検出回路１６で受信電界強度が検出される。電界強度検出回路１６の出力電流は電流ミラー回路１７を介して抵抗１８に供給される。抵抗１８の電圧降下により、電界強度指示信号ｅが発生し、比較回路２４に印加される。比較回路２４において、電界強度指示信号ｅが基準信号ｄより高いと、局を検出したことを示す局検出信号が比較回路２４から発生する。このように、局検出用の基準信号を生成するための外付けピンを利用して、発振回路５及び出力回路２８の動作をオン／オフ制御しているので、発振回路５及び出力回路２８を制御するための専用ピンを設ける必要がない。
【００１６】
尚、図１において、基準信号発生回路２０は局検出を行う比較回路２４の為に用いられているが、局検出回路の他の回路に基準信号を印加する基準信号発生回路を用いて、発振回路５及び出力回路２８の動作を制御しても良い。
【００１７】
【発明の効果】
本発明に依れば、基準信号を生成するための外付け抵抗を接続すると、発振回路を発振動作させ、外付け抵抗を接続しないと、発振回路の発振動作を停止することができるので、基準信号の生成のための外付けピンと発振回路の動作を制御するための外付けピンとを兼用でき、外付けピンの増加を防ぐことができる。
【００１８】
また、基準信号発生回路はトランジスタに外付け抵抗が接続されたか否かによってオンまたはオフするので、外付け抵抗の接続だけで発振回路の動作を簡単に制御することができる。
さらに、基準信号を生成するための外付け抵抗を接続しないと、発振信号を外部回路に伝送し、外付け抵抗を接続すると、発振回路の発振信号の出力を禁止するので、調整過程以外では発振信号の伝送は防止され、発振信号による悪影響を防ぐことができる。その為、発振信号が発生する外付けピンと、ＦＭ検波信号用の外付けピンとの兼用が可能になり、外付けピンの増加を防止できる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】従来例を示すブロック図である。
【符号の説明】
１                  制御回路
４、１９、２９      外付けピン
５                  発振回路
６                  選択信号発生回路
７                  ＦＭ検波回路
８                  選択回路
９、１０、１１      遅延回路
１２                乗算回路
１３                平滑回路
１４                フロントエンド
１５                ＩＦ増幅回路
１６                電界強度検出回路
１７、２２、２７    電流ミラー回路
１８、２３          抵抗
２０                基準信号発生回路
２１、２５、２６    トランジスタ
２４                局検出回路
２８                出力回路
【図１】
0003953131.tif 000002
【図２】
0003953131.tif 000003