(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に形成された、信号電荷を供給する電荷供給部と、
上記基板表面に上記電荷供給部から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷蓄積部と、
上記電荷供給部と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲート電極に与えられた電位に応じて上記電荷供給部からの信号電荷を上記信号電荷蓄積部へ転送する転送部と、
上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段とを備えて、
上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する電荷検出装置において、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の静電ポテンシャルが深くなるように容量結合していることを特徴とする電荷検出装置。
【請求項２】
請求項１に記載の電荷検出装置において、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、上記ゲート電極を上記浮遊拡散領域上まで延在させて形成されていることを特徴とする電荷検出装置。
【請求項３】
請求項１に記載の電荷検出装置において、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、上記浮遊拡散領域に電気的接続された金属配線を第１の多結晶シリコン層からなる上記ゲート電極上まで延在させて形成されていることを特徴とする電荷検出装置。
【請求項４】
請求項１に記載の電荷検出装置において、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、第１の多結晶シリコン層からなる上記ゲート電極上に、上記浮遊拡散領域に電気的接続された第２の多結晶シリコン層を設けて形成されていることを特徴とする電荷検出装置。
【請求項５】
半導体基板上に複数個配列された単位セルを有するＭＯＳ型固体撮像装置であって、
上記各単位セルは、
半導体基板の表面に形成された、受光量に応じて信号電荷を発生する光電変換部と、
上記基板表面に上記から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷蓄積部と、
上記光電変換部と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲート電極に与えられた電位に応じて上記光電変換部からの信号電荷を上記信号電荷蓄積部へ転送する転送部と、
上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段と、
上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する増幅手段と、
上記増幅手段からの出力信号を読み出す読み出し手段とを備え、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の静電ポテンシャルが深くなるように容量結合していることを特徴とするＭＯＳ型固体撮像装置。
【請求項６】
半導体基板の表面に複数個配列された光電変換素子と、
上記各光電変換素子が発生した電荷を上記基板表面に沿って順次転送するＣＣＤ部と、
上記基板表面に上記ＣＣＤ部の出力段から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷蓄積部と、
上記ＣＣＤ部の出力段と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲート電極に与えられた電位に応じて上記電荷供給部からの信号電荷を上記信号電荷蓄積部へ転送する転送部と、
上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段と、
上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する増幅手段と、
上記増幅手段からの出力信号を読み出す読み出し手段とを備え、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の静電ポテンシャルが深くなるように容量結合していることを特徴とするＣＣＤ型固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は電荷検出装置に関し、より詳しくは、半導体基板上に形成された浮遊拡散領域に信号電荷を受けて、その浮遊拡散領域の電位に応じた出力信号を出力する電荷検出装置に関する。また、この発明は、そのような電荷検出装置を含むＭＯＳ型固体撮像装置およびＣＣＤ型固体撮像装置に関する。
【０００２】
【従来の技術】
最近の固体撮像装置としては、図１３に示すように、半導体基板（ｐウエル）２０の表面に複数個配列された画素ユニット２１０（簡単のため１個のみを示す。）内に、１つのフォトダイオード５と、４つのＭＯＳトランジスタ１，２，３，４とを備えた４トランジスタ方式のＣＭＯＳイメージセンサが広く用いられている。フォトダイオード（ＰＤ）５は、ｐウエル２０の表面にｎ＋層２１を拡散して形成されている。なお、ｎ＋層２１の表面にはｐ＋＋層２５が形成されて、いわゆる埋め込み構造になっている。６はフォトダイオード５のｎ＋層２１に接続されたカソード電極を示している。
【０００３】
この画素ユニット２１０内には、フォトダイオード５から所定距離だけ離間して形成された浮遊拡散領域（ＦＤ）２２を有する信号電荷蓄積部７と、さらにこの信号電荷蓄積部７から所定距離だけ離間して形成されたｎ＋層２３からなるリセット部１９とが形成されている。ＣＦＤは浮遊拡散領域２２とｐウエル２０との間の接合容量を示している。
【０００４】
また、フォトダイオード５と信号電荷蓄積部７との間には、ＳｉＯ２膜３１を介して形成されたゲート電極３２を有する転送トランジスタ１が構成されている。さらに、信号電荷蓄積部７とリセット部１９との間には、転送トランジスタ１と同じ構造を持つリセットトランジスタ２が構成されている。３はＣＦＤに蓄積された信号電荷を増幅する駆動トランジスタ、４はこの画素ユニット２１０の出力電圧を選択的に垂直信号線に出力するための読み出しトランジスタ、８は各画素の信号電荷を増幅して出力するための垂直信号線、９は定電流源として働く負荷トランジスタをそれぞれ示している。駆動トランジスタ３と負荷トランジスタ９とはソースフォロワ回路を構成している。駆動トランジスタ３のゲート電極に印加された信号電荷蓄積部７の電圧ＶＦＤは、このソースフォロワ回路で増幅されて垂直信号線８へ出力される。ＶＲＳＴはリセット電圧、ＶＤＤは電源電圧である。
【０００５】
このＣＭＯＳイメージセンサは、ＣＭＯＳプロセスコンパチブル、つまり画素ユニット２１０内のＭＯＳトランジスタが周辺回路のＭＯＳトランジスタと同一工程で形成される。その結果、このＣＭＯＳイメージセンサは一つの集積回路チップで構成される。
【０００６】
このＣＭＯＳイメージセンサは、図３に示す動作タイミングにしたがって次のようにして駆動される。まず、時刻ｔ０で読み出しトランジスタ４のゲートパルスΦＳＥＬをオン（高レベルのパルスを印加）させ、読み出し状態にする。その後、時刻ｔ１にリセットトランジスタ３のゲートパルスΦＲＳＴをオンさせて、図１４中に示す浮遊拡散領域２２の電位ＶＦＤをリセット電位ＶＲＳＴに設定する（言い換えれば、信号電荷蓄積部７内の信号電荷を空にする）。これにより、このイメージセンサは出力信号として図３中に示す暗時電圧ＶＲＳＴ２を出力する。動作開始から時刻ｔ２にΦＴＧがオンするまでの蓄積期間中、ＰＤ５が光子ｈνを受けて光電変換によりキャリアを発生させると、図１４中に示すＰＤ５内のｎ＋層２１に電子（エネルギダイヤグラム中に斜線で示す）が蓄積されていく。しかしながら、ＰＤ５のｎ＋層２１と信号電荷蓄積部７の浮遊拡散領域２２との間には転送トランジスタ１のゲート電極３２の電位によるエネルギ障壁が形成されているため、この蓄積期間中、電子はＰＤ５内に存在する。次いで、図３中に示す時刻ｔ２で転送トランジスタ１のゲートパルスΦＴＧをオンさせて、ゲート電極３２直下の障壁を取り除き、図１４中に示すようにＰＤ５中の電子を一気に浮遊拡散領域２２へ転送させる（なお、ΦＴＧはＰＤ５中の電子を完全に転送させるように設定されるため、残像やノイズはＰＤ５では発生しない。）。浮遊拡散領域２２に電子が転送されると、電子の数に応じて浮遊拡散領域２２の電位ＶＦＤが変化する（変化後の電圧をＶｓｉｇとする。）。その変化後の電圧ＶｓｉｇをＭＯＳトランジスタ３と定電流源９で構成されるソースフォロワ回路による動作で、ＭＯＳトランジスタ３のソースを介して、高レベルのゲートパルスΦＳＥＬによってオンしている読み出しトランジスタ４へ出力する。これにより、垂直信号線８に明時信号電圧Ｖｓｉｇ２を出力する。
【０００７】
垂直信号線８につながる図示しない出力回路が、相関二重サンプリング（ＣＤＳ）を行い、前述の暗時信号電圧ＶＲＳＴ２とこの明時信号電圧Ｖｓｉｇ２との差を取って増幅を行う。これにより、上述のリセット動作によって信号電荷蓄積部７で発生したランダム性のｋＴＣノイズが除去される。この結果、線形性の良い光電変換特性が得られる。
【０００８】
【発明が解決しようとする課題】
ところで、半導体の微細加工技術の発展に伴い、将来的にＭＯＳ型固体撮像装置の電源電圧も低下する傾向にある。この電源電圧の低下によって、最大信号電圧（信号電荷蓄積部７で蓄積し得る最大信号）が低下するため、画素ユニット２１０で出力信号のダイナミックレンジ（Ｓ／Ｎ比（信号対ノイズ比）と等価である。）Ｄが確保できなくなる傾向が生じている。
【０００９】
ここで、昇圧回路や電源を多数設けるなどの措置が考えられる。しかしながら、昇圧回路を設けると、その分レイアウト面積を占有してチップコストの増大を招く。また、電源を多数設けると外部にＤＣ−ＤＣコンバータ等が必要となり、カメラ全体での消費電力や部品個数が増えるという問題が生じる。
【００１０】
そこで、この発明の課題は、半導体基板上に形成された浮遊拡散領域に信号電荷を受けて、その浮遊拡散領域の電位に応じた出力信号を出力する電荷検出装置であって、新たな問題を招くことなく簡単に、出力信号のダイナミックレンジを広げることができるものを提供することにある。
【００１１】
また、この発明の課題は、そのような電荷検出装置を含むＭＯＳ型固体撮像装置およびＣＣＤ型固体撮像装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、この発明の電荷検出装置は、半導体基板の表面に形成された、信号電荷を供給する電荷供給部と、
上記基板表面に上記電荷供給部から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷蓄積部と、
上記電荷供給部と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲート電極に与えられた電位に応じて上記電荷供給部からの信号電荷を上記信号電荷蓄積部へ転送する転送部と、
上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段とを備えて、
上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する電荷検出装置において、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の静電ポテンシャルが深くなるように容量結合していることを特徴とする。
【００１３】
この明細書において、「信号電荷を供給する」とは、光電変換素子のように自ら信号電荷を発生して供給する場合と、ＣＣＤ（電荷結合素子）のように別の要素から受け取った信号電荷を供給する場合とを含む。
【００１４】
また、「静電ポテンシャルが深くなるように容量結合している」とは、静電ポテンシャル（つまり電位）に対する影響が実質的に無視できるような浮遊容量等による結合を含まない。例えば、浮遊拡散領域の電位のダイナミックレンジが１ボルト（Ｖ）である場合、容量結合による影響が０．１Ｖ以下であれば、その容量結合は「実質的に無視できる」に該当するものとする。
【００１５】
この発明の電荷検出装置では、まず、信号電荷蓄積部の浮遊拡散領域の電位がリセット手段によってリセット電位に設定される。次に、例えば信号電荷が電子である場合は、転送部のゲート電極に高レベルの電圧が印加されて、電荷供給部からの信号電荷が上記信号電荷蓄積部へ転送される。そして、信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号が出力される。このとき、転送部のゲート電極に高レベルの電圧が印加されているので、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合によって、上記浮遊拡散領域の静電ポテンシャルが深くなっている。したがって、出力信号のダイナミックレンジが拡大される。
【００１６】
なお、この電荷検出装置は、信号電荷が正孔である場合も同様の作用効果を奏する。ただし、電荷供給部からの信号電荷を上記信号電荷蓄積部へ転送するために、転送部のゲート電極に低レベルの電圧が印加される。
【００１７】
一実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、上記ゲート電極を上記浮遊拡散領域上まで延在させて形成されていることを特徴とする。
【００１８】
この一実施形態の電荷検出装置は、公知の製造プロセスにおいて上記ゲート電極のマスクパターンを変更することによって、簡単に作製される。
【００１９】
一実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、上記浮遊拡散領域に電気的接続された金属配線を第１の多結晶シリコン層からなる上記ゲート電極上まで延在させて形成されていることを特徴とする。
【００２０】
この一実施形態の電荷検出装置は、公知の製造プロセスにおいて上記金属配線のマスクパターンを変更することによって、簡単に作製される。
【００２１】
一実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、第１の多結晶シリコン層からなる上記ゲート電極上に、上記浮遊拡散領域に電気的接続された第２の多結晶シリコン層を設けて形成されていることを特徴とする。
【００２２】
この一実施形態の電荷検出装置は、公知の製造プロセスにおいて上記第２の多結晶シリコン層およびこの第２の多結晶シリコン層につながる金属配線のマスクパターン等を変更することによって、簡単に作製される。
【００２３】
この発明のＭＯＳ型固体撮像装置は、半導体基板上に複数個配列された単位セルを有するＭＯＳ型固体撮像装置であって、
上記各単位セルは、
半導体基板の表面に形成された、受光量に応じて信号電荷を発生する光電変換部と、
上記基板表面に上記から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷蓄積部と、
上記光電変換部と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲート電極に与えられた電位に応じて上記光電変換部からの信号電荷を上記信号電荷蓄積部へ転送する転送部と、
上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段と、
上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する増幅手段と、
上記増幅手段からの出力信号を読み出す読み出し手段とを備え、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の静電ポテンシャルが深くなるように容量結合していることを特徴とする。
【００２４】
この発明のＭＯＳ型固体撮像装置では、まず、信号電荷蓄積部の浮遊拡散領域の電位がリセット手段によってリセット電位に設定される。次に、例えば信号電荷が電子である場合は、転送部のゲート電極に高レベルの電圧が印加されて、光電変換部からの信号電荷が上記信号電荷蓄積部へ転送される。そして、増幅手段によって上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号が出力され、読み出し手段によって上記増幅手段からの出力信号が読み出される。このとき、転送部のゲート電極に高レベルの電圧が印加されているので、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合によって、上記浮遊拡散領域の静電ポテンシャルが深くなっている。したがって、出力信号のダイナミックレンジが拡大される。
【００２５】
この発明のＣＣＤ型固体撮像装置は、半導体基板の表面に複数個配列された光電変換素子と、
上記各光電変換素子が発生した電荷を上記基板表面に沿って順次転送するＣＣＤ部と、
上記基板表面に上記ＣＣＤ部の出力段から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷蓄積部と、
上記ＣＣＤ部の出力段と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲート電極に与えられた電位に応じて上記電荷供給部からの信号電荷を上記信号電荷蓄積部へ転送する転送部と、
上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段と、
上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する増幅手段と、
上記増幅手段からの出力信号を読み出す読み出し手段とを備え、
上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の静電ポテンシャルが深くなるように容量結合していることを特徴とする。
【００２６】
この発明のＣＣＤ型固体撮像装置では、まず、信号電荷蓄積部の浮遊拡散領域の電位がリセット手段によってリセット電位に設定される。次に、例えば信号電荷が電子である場合は、転送部のゲート電極に高レベルの電圧が印加されて、光電変換素子からＣＣＤ部を経由した信号電荷が上記信号電荷蓄積部へ転送される。そして、増幅手段によって上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号が出力され、読み出し手段によって上記増幅手段からの出力信号が読み出される。このとき、転送部のゲート電極に高レベルの電圧が印加されているので、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合によって、上記浮遊拡散領域の静電ポテンシャルが深くなっている。したがって、出力信号のダイナミックレンジが拡大される。
【００２７】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２８】
（第１実施形態）
図２は、この発明の一実施形態の電荷検出装置を含むＭＯＳ型固体撮像装置（ＣＭＯＳイメージセンサ）の概略回路構成を示している。このＣＭＯＳイメージセンサは、半導体基板（図１中に示すｐウエル２０）の表面に２次元行列状に配列された複数の画素ユニット１０と、垂直クロックに基づいて行方向の選択を行う垂直シフトレジスタ１３と、垂直方向に並ぶ各画素ユニット１０につながる垂直信号線１６と、この垂直信号線１６に接続され列方向の選択を行う垂直選択トランジスタ１７と、水平クロックに基づいて垂直選択トランジスタ１７をオン，オフ制御する水平シフトレジスタ１４と、水平信号線１８と、出力回路１５を備えている。水平クロックが定める１水平期間には、水平シフトレジスタ１４によって或る列の垂直選択トランジスタ１７のみがオンされ、残りの列の垂直選択トランジスタ１７がオフされる。すなわち、或る列の垂直信号線１６のみがオン状態の垂直選択トランジスタ１７を介して水平信号線１８に導通し、残りの列の垂直信号線１６は水平信号線１８から遮断される。この１水平期間に、垂直シフトレジスタ１３によって順次選択された行の画素ユニット１０の出力信号が垂直信号線１６、オン状態の垂直選択トランジスタ１７、水平信号線１８を介して出力回路１５に読み出される。電圧で読み出す時には列毎に配置した相関二重サンプリング（ＣＤＳ）回路でＣＤＳを行い、電流で読み出す時には、出力回路１５でＣＤＳを行って出力する。
【００２９】
図１は各画素ユニット１０内の回路構成を示している。なお、理解の容易のため、図１３中の要素と同一の要素には同一の符号を付している。この画素ユニット１０は図１３に示した画素ユニット２１０と同様に、１つのフォトダイオード５と、４つのＭＯＳトランジスタ１，２，３，４とを備えた４トランジスタ方式のものである。電荷供給部または光電変換部としてのフォトダイオード（ＰＤ）５は、ｐウエル２０の表面にｎ＋層２１を拡散して形成されている。なお、ｎ＋層２１の表面にはｐ＋＋層２５が形成されて、いわゆる埋め込み構造になっている。６はフォトダイオード５のｎ＋層２１に接続されたカソード電極を示している。
【００３０】
この画素ユニット１０内には、フォトダイオード５から所定距離だけ離間して形成された浮遊拡散領域（ＦＤ）２２を有する信号電荷蓄積部７と、さらにこの信号電荷蓄積部７から所定距離だけ離間して形成されたｎ＋層２３からなるリセット部１９とが形成されている。ＣＦＤは浮遊拡散領域２２とｐウエル２０との間の接合容量を示している。
【００３１】
また、フォトダイオード５と信号電荷蓄積部７との間には、ＳｉＯ２膜３１を介して形成されたゲート電極３２を有する転送部としての転送トランジスタ１が構成されている。さらに、信号電荷蓄積部７とリセット部１９との間には、転送トランジスタ１と同じ構造を持つリセットトランジスタ２が構成されている。転送トランジスタ１のゲート電極３２と信号電荷蓄積部７の浮遊拡散領域２２との間にキャパシタＣＣが付加されている。注目すべきは、このキャパシタＣｃは、ゲート電極３２の電位によって浮遊拡散領域２２の静電ポテンシャルが深くなるように積極的に設けられたものであり、単なる浮遊容量による容量結合ではない点である。
【００３２】
また、３はＣＦＤに蓄積された信号電荷を増幅する駆動トランジスタ、４はこの画素ユニット１０の出力電圧を選択的に垂直信号線に出力するための読み出しトランジスタ、８は各画素の信号電荷を増幅して出力するための垂直信号線（図１中の垂直信号線１６に接続されている。）、９は定電流源として働く負荷トランジスタをそれぞれ示している。駆動トランジスタ３と負荷トランジスタ９とはソースフォロワ回路を構成している。駆動トランジスタ３のゲート電極に印加された信号電荷蓄積部７の電圧ＶＦＤは、このソースフォロワ回路で増幅されて垂直信号線８へ出力される。ＶＲＳＴはリセット電圧、ＶＤＤは電源電圧である。
【００３３】
この画素ユニット１０には、垂直シフトレジスタ１３から３つの水平駆動パルス、すなわち、フォトダイオード５に蓄積された信号電荷を浮遊拡散領域２２へ転送するためのパルスΦＴＧと、ＣＦＤに蓄積された信号電荷を初期化するためのパルスΦＲＳＴと、この画素ユニット１０の出力電圧を選択的に垂直信号線８に出力するためのパルスΦＳＥＬとが入力される。
【００３４】
このＣＭＯＳイメージセンサは、図３に示す動作タイミング（つまり、従来例と同じ動作タイミング）にしたがって次のようにして駆動される。まず、時刻ｔ０で読み出しトランジスタ４のゲートパルスΦＳＥＬをオン（高レベルを印加）させ、読み出し状態にする。その後、時刻ｔ１にリセットトランジスタ３のゲートパルスΦＲＳＴをオンさせて、図４中に示す浮遊拡散領域２２の電位ＶＦＤをリセット電位ＶＲＳＴに設定する（言い換えれば、信号電荷蓄積部７内の信号電荷を空にする）。これにより、このイメージセンサは出力信号として図３中に示す暗時電圧ＶＲＳＴ２を出力する。動作開始から時刻ｔ２にΦＴＧがオンするまでの蓄積期間中、ＰＤ５が光子ｈνを受けて光電変換によりキャリアを発生させると、図４中に示すＰＤ５内のｎ＋層２１に電子（エネルギダイヤグラム中に斜線で示す）が蓄積されていく。しかしながら、ＰＤ５のｎ＋層２１と信号電荷蓄積部７の浮遊拡散領域２２との間には転送トランジスタ１のゲート電極３２の電位によるエネルギ障壁が形成されているため、この蓄積期間中、電子はＰＤ５内に存在する。次いで、図３中に示す時刻ｔ２で転送トランジスタ１のゲートパルスΦＴＧをオン（高レベルＶＨｉを印加）させて、ゲート電極３２直下の障壁を取り除き、図５中に示すようにＰＤ５中の電子を一気に浮遊拡散領域２２へ転送させる（なお、ΦＴＧはＰＤ５中の電子を完全に転送させるように設定されるため、残像やノイズはＰＤ５では発生しない。）。浮遊拡散領域２２に電子が転送されると、電子の数に応じて浮遊拡散領域２２の電位ＶＦＤが変化する（変化後の電圧をＶｓｉｇとする。）。その変化後の電圧ＶｓｉｇをＭＯＳトランジスタ３と定電流源９で構成されるソースフォロワ回路による動作で、ＭＯＳトランジスタ３のソースを介して、高レベルのゲートパルスΦＳＥＬによってオンしている読み出しトランジスタ４へ出力する。これにより、垂直信号線８に明時信号電圧Ｖｓｉｇ２を出力する。
【００３５】
電圧で読み出す時には列毎に配置した相関二重サンプリング（ＣＤＳ）回路でＣＤＳを行い、電流で読み出す時には、出力回路１５でＣＤＳを行い、前述の暗時信号電圧ＶＲＳＴ２とこの明時信号電圧Ｖｓｉｇ２との差を取って出力する。これにより、上述のリセット動作や転送動作によって信号電荷蓄積部７で発生したランダム性のｋＴＣノイズが除去される。この結果、線形性の良い光電変換特性が得られる。
【００３６】
ここで、このＣＭＯＳイメージセンサでは、転送トランジスタ１のゲートパルスΦＴＧをオン（高レベルＶＨｉを印加）したとき、ゲート電極３２と浮遊拡散領域２２との間の容量結合ＣＣによって、浮遊拡散領域２２の静電ポテンシャルが深くなっている。したがって、図５中にＤ′で示すように、出力信号のダイナミックレンジが拡大される。
【００３７】
具体例を挙げると、容量結合ＣＣによるポテンシャル差ΔＶは、次式（１）で表される。
【００３８】
ΔＶ＝ＶＨｉ×（ＣＣ／（ＣＦＤ＋ＣＣ））                  …（１）
例えば、
ＶＨｉ＝ＶＤＤ＝ΦＲＳＴ＝ΦＴＧ＝３．３Ｖ
ＶＲＳＴ＝２．３Ｖ
ＣＦＤ＝３ｆＦ
ＣＣ ＝３ｆＦ
とすると、
ΔＶ＝１．６５Ｖ
となる。つまり、ゲート電極３２と浮遊拡散領域２２との間の容量結合ＣＣによって浮遊拡散領域２２のポテンシャルが１．６５Ｖだけ深くなる。そして、その分だけダイナミックレンジが拡大される。この例では、３．３Ｖ駆動であることを考慮すると、ダイナミックレンジを５０％も大幅に拡大することができる。
【００３９】
なお、従来技術では、読み出し後の出力回路での増幅の障害とならないようにとの観点から、図１３から分かるように、ゲート電極３２と浮遊拡散領域２２との間のオーバラップや、ゲート電極３２と金属配線４２（浮遊拡散領域２２にコンタクト４１を介してつながるもの）との間のオーバラップは極力排除され、それに伴う容量結合は排除されている。このため、浮遊拡散領域２２のポテンシャルが実質的に影響を受けることはなく、出力信号のダイナミックレンジＤが拡大されることはない。しかしながら、相関二重サンプリング（ＣＤＳ）を行えば、容量結合ＣＣによる電位シフトの影響は除去されるので、容量結合ＣＣによる電位シフトが出力信号の線形性を損なうことはない。この点に着目したことが本発明の創出につながっている。
【００４０】
このように、このＣＭＯＳイメージセンサによれば、駆動電圧レベルを上げることなく、出力信号のダイナミックレンジを向上させることができる。逆に、従来例と同一のマージンを確保するだけで良ければ、駆動電圧レベルを低くすることができる。
【００４１】
図６〜図１０はそれぞれ上記キャパシタＣＣの具体的な構造を示している。
【００４２】
図６に示す例では、上記キャパシタＣＣは、ゲート電極３２を浮遊拡散領域２２上まで延在させて形成されている。浮遊拡散領域２２上まで延在したゲート電極（符号３２Ａで示す）と浮遊拡散領域２２との間にはゲート絶縁膜３２Ａが存在している。キャパシタＣＣは、ゲート電極３２Ａと浮遊拡散領域２２との対向部分によって構成されている。このようにした場合、キャパシタＣＣは、画素ユニットの面積増大を招くことなく、公知の製造プロセスにおいて上記ゲート電極のマスクパターンを変更することによって、簡単に作製される。
【００４３】
図７に示す例では、上記キャパシタＣＣは、浮遊拡散領域２２にコンタクト４１を介して電気的接続された金属配線４２を第１の多結晶シリコン層からなるゲート電極３２上まで延在させて形成されている。ゲート電極３２上まで延在した金属配線（符号４２Ａで示す）とゲート電極３２との間には、図示しない層間絶縁膜が存在している。キャパシタＣＣは、延在した金属配線４２Ａとゲート電極３２との対向部分によって構成されている。このようにした場合、キャパシタＣＣは、画素ユニットの面積増大を招くことなく、公知の製造プロセスにおいて上記金属配線のマスクパターンを変更することによって、簡単に作製される。
【００４４】
図８に示す例では、上記キャパシタＣＣは、第１の多結晶シリコン層からなるゲート電極３２上に、浮遊拡散領域２２にコンタクト４１、ゲート電極３２上まで延在した金属配線４２Ａおよびコンタクト４１Ａを介して電気的接続された第２の多結晶シリコン層３５を設けて形成されている。ゲート電極３２と第２の多結晶シリコン層３５との間、第２の多結晶シリコン層３５と金属配線４２Ａとの間には、それぞれ図示しない層間絶縁膜が存在している。キャパシタＣＣは、第２の多結晶シリコン層３５とゲート電極３２との対向部分によって構成されている。このようにした場合、キャパシタＣＣは、画素ユニットの面積増大を招くことなく、公知の製造プロセスにおいて第２の多結晶シリコン層、コンタクト、および金属配線のマスクパターンを変更することによって、簡単に作製される。
【００４５】
図９に示す例は、図６の例と図７の例とを組合わせたものである。キャパシタＣＣは、ゲート電極３２Ａと浮遊拡散領域２２との対向部分によって構成される容量ＣＣ１と、延在した金属配線４２Ａとゲート電極３２Ａとの対向部分によって構成される容量ＣＣ２とを並列接続したものとなる。このようにした場合、キャパシタＣＣは、画素ユニットの面積増大を招くことなく、公知の製造プロセスにおいて上記ゲート電極、金属配線のマスクパターンを変更することによって、簡単に作製される。
【００４６】
図１０に示す例は、図６の例と図８の例とを組合わせたものである。キャパシタＣＣは、ゲート電極３２Ａと浮遊拡散領域２２との対向部分によって構成される容量ＣＣ１と、第２の多結晶シリコン層３５とゲート電極３２Ａとの対向部分によって構成される容量ＣＣ３とを並列接続したものとなる。このようにした場合、キャパシタＣＣは、画素ユニットの面積増大を招くことなく、公知の製造プロセスにおいて上記ゲート電極、第２の多結晶シリコン層、コンタクト、および金属配線のマスクパターンを変更することによって、簡単に作製される。
【００４７】
このように、このＣＭＯＳイメージセンサは、ＣＭＯＳプロセスコンパチブル、つまり画素ユニット１０内のＭＯＳトランジスタが周辺回路のＭＯＳトランジスタと同一工程で形成される。その結果、このＣＭＯＳイメージセンサは一つの集積回路チップで構成される。
【００４８】
（第２実施形態）
図１２は、この発明の一実施形態の電荷検出装置を含むＣＣＤ型固体撮像装置（インターライン型ＣＣＤイメージセンサ）の概略回路構成を示している。このＣＣＤイメージセンサは、半導体基板（図１１中に示すｐウエル１２０）の表面に２次元行列状に配列された複数の画素１１０と、各画素１１０からの信号電荷を垂直転送パルスΦＶ１，ΦＶ２，…，ΦＶｍに基づいて垂直ＣＣＤに転送し、かつ垂直方向に順次転送する複数の垂直ＣＣＤ１２０と、各垂直ＣＣＤ１２０からの信号電荷を水平転送パルスΦＨ１，ΦＨ２，…，ΦＨｎに基づいて水平方向に順次転送する水平ＣＣＤ１１２と、この水平ＣＣＤ１１２からの信号電荷を水平信号線１１８を介して受けて増幅する出力回路１１５を備えている。各画素１１０は光電変換素子としてのフォトダイオードを含んでいる。垂直ＣＣＤ１２０と水平ＣＣＤ１１２とは、信号電荷を転送する転送部を構成している。
【００４９】
図１１に示すように、上記出力回路１１５は、水平ＣＣＤ１１２の出力段（第ｎ段）から所定距離だけ離間して形成された浮遊拡散領域（ＦＤ）１２２を有する信号電荷蓄積部１０７と、さらにこの信号電荷蓄積部１０７から所定距離だけ離間して形成されたｎ＋層１２３からなるリセット部１１９とが形成されている。ＣＦＤは浮遊拡散領域１２２とｐウエル１２０との間の接合容量を示している。
【００５０】
また、水平ＣＣＤ１１２の出力段（第ｎ段）と信号電荷蓄積部１０７との間には、ＳｉＯ２膜１３１を介して形成されたゲート電極１３２を有する転送部としての転送トランジスタ１０１が構成されている。さらに、信号電荷蓄積部１０７とリセット部１１９との間には、転送トランジスタ１と同じ構造を持つリセットトランジスタ１０２が構成されている。転送トランジスタ１０１のゲート電極１３２と信号電荷蓄積部１０７の浮遊拡散領域１２２との間に、第１実施形態におけるものと同様に、キャパシタＣＣが付加されている。このキャパシタＣｃは、ゲート電極１３２の電位によって浮遊拡散領域１２２の静電ポテンシャルが深くなるように積極的に設けられたものであり、単なる浮遊容量による容量結合ではない。
【００５１】
また、１０３はＣＦＤに蓄積された信号電荷を増幅する駆動トランジスタ、１０４はこのイメージセンサの出力電圧を選択的に垂直信号線に出力するための読み出しトランジスタ、１０８は各画素の信号電荷を増幅して出力するための出力信号線、１０９は定電流源として働く負荷トランジスタをそれぞれ示している。駆動トランジスタ１０３と負荷トランジスタ１０９とはソースフォロワ回路を構成している。駆動トランジスタ１０３のゲート電極に印加された信号電荷蓄積部１０７の電圧ＶＦＤは、このソースフォロワ回路で増幅されて出力信号線１０８へ出力される。ＶＲＳＴはリセット電圧、ＶＤＤは電源電圧である。
【００５２】
この出力回路１１５は、第１実施形態における画素ユニット１１０と同様に動作する。まず、リセットパルスΦＲＳＴによって、信号電荷蓄積部１０７の浮遊拡散領域１２２の電位ＶＦＤがリセット電位ＶＲＳＴに設定される。次に、転送トランジスタ１０１のゲート電極１３２に高レベルの電圧ΦＴＧ＝ＶＨｉが印加されて、画素１１０のフォトダイオードから垂直ＣＣＤ１２０と水平ＣＣＤ１１２を経由した信号電荷が信号電荷蓄積部１０７へ転送される。そして、ＭＯＳトランジスタ１０３と定電流源１０９で構成されるソースフォロワ回路による動作で、信号電荷蓄積部１０７の浮遊拡散領域１２２の電位ＶＦＤに応じた出力信号が出力され、読み出しトランジスタ１０４によってその出力信号が読み出される。読み出された信号は、図示しない回路部が相関二重サンプリング（ＣＤＳ）を行って増幅する。
【００５３】
ここで、このＣＣＤイメージセンサでは、転送トランジスタ１０１のゲートパルスΦＴＧをオン（高レベルＶＨｉを印加）したとき、ゲート電極１３２と浮遊拡散領域１２２との間の容量結合ＣＣによって、浮遊拡散領域１２２の静電ポテンシャルが深くなっている。したがって、図５中にＤ′で示したのと同様に、出力信号のダイナミックレンジが拡大される。
【００５４】
上記キャパシタＣＣの構造は、図６〜図１０に示したものと同一の構造を採用することができる。この結果、このＣＣＤイメージセンサは、通常のＣＣＤプロセスで作製でき、特にプロセスを変更する必要はない。
【００５５】
【発明の効果】
以上より明らかなように、この発明の電荷検出装置によれば、新たな問題を招くことなく簡単に、出力信号のダイナミックレンジを広げることができる。
【００５６】
また、この発明のＭＯＳ型固体撮像装置およびＣＣＤ型固体撮像装置によれば、新たな問題を招くことなく簡単に、出力信号のダイナミックレンジを広げることができる。
【図面の簡単な説明】
【図１】  この発明の第１実施形態のＭＯＳ型固体撮像装置に含まれた画素ユニットの構成を示す図である。
【図２】  上記ＭＯＳ型固体撮像装置の電圧で読み出す時の概略回路構成を示す図である。
【図３】  上記ＭＯＳ型固体撮像装置の動作タイミングを示す図である。
【図４】  上記画素ユニットを構成する拡散領域のリセット時におけるポテンシャルダイヤグラムを示す図である。
【図５】  上記画素ユニットを構成する拡散領域の転送時におけるポテンシャルダイヤグラムを示す図である。
【図６】  キャパシタの構造例を示す図である。
【図７】  キャパシタの構造例を示す図である。
【図８】  キャパシタの構造例を示す図である。
【図９】  キャパシタの構造例を示す図である。
【図１０】  キャパシタの構造例を示す図である。
【図１１】  この発明の第２実施形態のＣＣＤ型固体撮像装置に含まれた出力回路の構成を示す図である。
【図１２】  上記ＣＣＤ型固体撮像装置の概略回路構成を示す図である。
を示す図である。
【図１３】  従来のＭＯＳ型固体撮像装置に含まれた画素ユニットの構成を示す図である。
【図１４】  上記画素ユニットを構成する拡散領域の転送時におけるポテンシャルダイヤグラムを示す図である。
【符号の説明】
１，１０１  転送トランジスタ
３，１０３  駆動トランジスタ
４，１０４  読み出しトランジスタ
５  フォトダイオード
７，１０７  信号電荷蓄積部
２２，１２２  浮遊拡散領域
３２，１３２  ゲート電極
１５，１１５  出力回路
【図１】
0004006207.tif 000002
【図２】
0004006207.tif 000003
【図３】
0004006207.tif 000004
【図４】
0004006207.tif 000005
【図５】
0004006207.tif 000006
【図６】
0004006207.tif 000007
【図７】
0004006207.tif 000008
【図８】
0004006207.tif 000009
【図９】
0004006207.tif 000010
【図１０】
0004006207.tif 000011
【図１１】
0004006207.tif 000012
【図１２】
0004006207.tif 000013
【図１３】
0004006207.tif 000014
【図１４】
0004006207.tif 000015