(57)【特許請求の範囲】
【請求項１】
レイアウトデータ作成装置により半導体装置のレイアウトを作成するレイアウトデータ作成方法であって、
前記レイアウトデータ作成装置の処理するステップとして、
半導体装置を構成するモジュールと、各モジュールに電源を供給するためのモジュール間電源配線をレイアウトするステップと、
前記モジュール内に使用されるセルの情報に基づいて、当該モジュール内にセルを仮配置し、その仮位置のセル列の列数，列幅に基づく数のモジュール内電源配線及び電源端子をレイアウトするステップと、
各モジュール内のセル、電源配線及び電源端子に基づいて電源網解析を各モジュール毎に行い、その解析結果に基づいてモジュールの負荷を各電源端子に等価圧縮するステップと、
前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線に基づいて電源網解析を行うステップとを備えたレイアウトデータ作成方法。
【請求項２】
請求項１に記載のレイアウトデータ作成方法において、
前記レイアウトデータ作成装置の処理するステップとして、
前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線とに基づく前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正するステップを備えたレイアウトデータ作成方法。
【請求項３】
請求項１に記載のレイアウトデータ作成方法において、
前記レイアウトデータ作成装置の処理するステップとして、
前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線とに基づく前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正する必要がない場合には、モジュール内のレイアウトを行うステップを備えたレイアウトデータ作成方法。
【請求項４】
請求項１に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、モジュール内に使用される全セルの合計サイズと当該モジュールのモジュール幅、モジュール内に使用される論理セルの合計サイズと当該モジュールのモジュール幅、又はモジュール内に使用される単位セルの合計サイズと当該モジュールのモジュール幅に基づいて、セル列の列数を決定するようにしたレイアウトデータ作成方法。
【請求項５】
請求項１〜４のいずれか１項に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、モジュール幅と直交する方向のモジュール内縦電源配線を、当該電源配線の受け持ち幅に基づいてレイアウトし、そのモジュール内縦電源配線に基づいてモジュール電源端子をレイアウトするようにしたレイアウトデータ作成方法。
【請求項６】
半導体装置を構成するモジュールと、各モジュールに電源を供給するためのモジュール間電源配線をレイアウトするフロアプランデータ作成手段と、
前記モジュール内に使用されるセルの情報に基づいて、当該モジュール内にセルを仮配置し、その仮位置のセル列の列数，列幅に基づく数のモジュール内電源配線及び電源端子をレイアウトする仮配置データ作成手段と、
各モジュール内のセル、電源配線及び電源端子に基づいて電源網解析を各モジュール毎に行い、その解析結果に基づいてモジュールの負荷を各電源端子に等価圧縮する圧縮データ作成手段と、
前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線に基づいて電源網解析を行う電源網解析手段と
を備えたレイアウトデータ作成装置。
【請求項７】
請求項６に記載のレイアウトデータ作成装置において、
前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線とに基づく前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正するレイアウト修正手段を備えたレイアウトデータ作成装置。
【請求項８】
請求項６に記載のレイアウトデータ作成装置において、
前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線とに基づく前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正する必要がない場合には、モジュール内のレイアウトを行うモジュール内レイアウトデータ作成手段を備えたレイアウトデータ作成装置。
【請求項９】
請求項６に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、モジュール内に使用される全セルの合計サイズと当該モジュールのモジュール幅、モジュール内に使用される論理セルの合計サイズと当該モジュールのモジュール幅、又はモジュール内に使用される単位セルの合計サイズと当該モジュールのモジュール幅に基づいて、セル列の列数を決定するようにしたレイアウトデータ作成装置。
【請求項１０】
請求項６〜９のいずれか１項に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、モジュール幅と直交する方向のモジュール内縦電源配線を、当該電源配線の受け持ち幅に基づいてレイアウトし、そのモジュール内縦電源配線に基づいてモジュール電源端子をレイアウトするようにしたレイアウトデータ作成装置。
【請求項１１】
前記レイアウト作成装置に、請求項１〜５のいずれか１項に記載のレイアウトデータ作成方法を実行させるためのプログラムを記録した記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レイアウトデータ作成方法及びレイアウトデータ作成装置に係り、詳しくは、モジュール単位でレイアウトする半導体集積回路（ＩＣ）において、各モジュールへの電源配線の最適化方法、装置、及び最適化方法を実施するためにプログラムを記録した記録媒体に関する。
【０００２】
近年の半導体集積回路（ＩＣ）は、大規模化・高集積化が進められるとともに、その開発期間の短縮が要求されている。このような半導体集積回路は、モジュール単位でレイアウトされる。そして、集積回路の開発期間の短縮化に伴い、各モジュール間電源配線の最適化にかかる配線レイアウトデータの作成時間を短縮することが要求されている。
【０００３】
【従来の技術】
図１４は、設計初期段階における半導体装置５０のレイアウト図を示す。
半導体装置５０のレイアウトデータを作成するレイアウトデータ作成装置は、半導体装置５０のフロアプランを実施する。即ち、レイアウトデータ作成装置は、先ず、半導体装置５０のチップ上に、複数（図１４において３個）のモジュール５１〜５３をレイアウトする。次に、レイアウトデータ作成装置は、チップに形成する外部電源端子５０ａから各モジュール５１〜５３へ供給する電源のための配線（モジュール間電源配線）５０ｂをレイアウトする。
【０００４】
次に、レイアウトデータ作成装置は、各モジュール５１〜５３内のレイアウトを実施する。即ち、レイアウトデータ作成装置は、モジュール５１に対して、各種のセル５１ａ、各セル５１ａへ供給する電源のための配線（モジュール内電源配線）５１ｂ及びモジュール電源端子５１ｃをレイアウトする。レイアウトデータ作成装置は、図示しないが、モジュール５２，５３に対してモジュール５１と同様にそれらのモジュール内レイアウトを行う。
【０００５】
モジュール内レイアウトを終了すると、レイアウトデータ作成装置は、次に、以下の「１」〜「３」の手順に従って、レイアウトの最適化を行う。
１．図１５に示すように、モジュール５１内にレイアウトされた各種のセル５１ａ及びモジュール内の電源配線５１ｂに基づいて電源網が抽出される。電源網は等価抵抗Ｒと電流源ＣＳからなる。詳述すれば、電源配線５１ｂは、単位抵抗値と、配線長及び配線幅に基づく抵抗値を持つ複数の抵抗Ｒに置換される。各セル，トランジスタ等の電流を消費する部分は、それらの消費電流に基づく電流値を持つ電流源ＣＳに置換される。同様にして、モジュール５２，５３に対する電源網が抽出される。
【０００６】
２．各モジュール５１〜５３内の電源網が抽出されると、図示しないがモジュール間電源配線５０ｂがモジュール内電源配線５１ｂと同様に抵抗に分割され、半導体装置５０全体の電源網が抽出される。そして、半導体装置５０全体の電源網が抽出されると、その電源網解析が行われる。この電源網解析は、半導体装置５０全体の電源網に対して、公知の行列演算等が用いられてモジュール間電源配線５０ｂの電流密度、電圧降下及び電圧値が計算される。
【０００７】
３．上記解析結果から、モジュール間電源配線５０ｂの過不足が求められ、その過不足に基づいてモジュール間電源配線５０ｂの配線幅や位置が修正され、半導体装置５０全体が再レイアウトされる（最適化）。具体的には、配線における電流密度が基準より高い部分では、エレクトロマイグレーション（electromigration）により電源配線５０ｂが断線するおそれがあると判断され、その部分の配線幅不足を補うために当該部分の電源配線５０ｂが太くされるか、配線の本数が増加される。又、電流密度が基準より低い部分では、その部分の電源配線５０ｂが半導体装置５０内で冗長な面積を占めていると判断され、当該部分の電源配線５０ｂが細くされるか、削除される。又、モジュール電源端子５１ｃにおける電圧値が基準より低い部分では、モジュール５１〜５３内のトランジスタが動作しないおそれがあると判断され、その部分に至るまでの電源配線５０ｂで電圧降下の大きい部分の配線が太くされるか、補強の配線が追加される。このようにして、半導体装置５０のレイアウトの最適化が行われている。
【０００８】
【発明が解決しようとする課題】
ところで、モジュール間電源配線５０ｂの配線幅や位置を変更すると、各モジュール５１〜５３の位置や形状の変更を要する場合が生じる。このような場合、上記したフロアプランを再度行う必要がある。
【０００９】
しかしながら、従来では、当初のフロアプランに基づいて前記各モジュール５１〜５３内のレイアウトが既になされているので、フロアプランを再度行うと、各モジュール内部も再レイアウトする必要がある。
【００１０】
例えば、図１６の半導体装置６０でその具体例を示すと、消費電力が大きいモジュール６１が中央にレイアウトされて他のモジュール６２〜６５によって囲まれており、各モジュール６１〜６５間にモジュール間電源配線６６がなされている場合、図１７（ａ）に示すようにモジュール６２，６４のサイズが破線で示すように小さくされモジュール間の間隔が広げられる。そして、中央（モジュール６１）に向かうモジュール間電源配線６６の配線幅が太くされる。若しくは、図１７（ｂ）に示すように、モジュール６２，６４のモジュール内電源配線６２ａ，６４ａが追加され、その追加したモジュール内電源配線６２ａ，６４ａを介して中央（モジュール６１）に向かう電流量が増加される。このような場合、モジュール６２，６４内のレイアウトの変更が強いられる。
【００１１】
そして、このような各モジュール内の再レイアウトが行われると、再度上記した最適化が行われ、半導体装置５０，６０のレイアウトが最適となるまで繰り返される。こうして、従来では半導体装置５０，６０全体のレイアウトデータ作成時間が長くなり、このことが半導体装置５０，６０の設計コストを高くし、半導体装置５０，６０の低コスト化の妨げとなっていた。
【００１２】
本発明は、上記問題点を解決するためになされたものであって、その目的は、短時間でレイアウトデータを作成し得るレイアウトデータ作成方法、レイアウトデータ作成装置、及び、そのレイアウトデータ作成方法を実施するためのプログラムを記録した記録媒体を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、レイアウトデータ作成装置により半導体装置のレイアウトを作成するレイアウトデータ作成方法であって、前記レイアウトデータ作成装置の処理するステップとして、半導体装置を構成するモジュールと、各モジュールに電源を供給するためのモジュール間電源配線をレイアウトするステップと、前記モジュール内に使用されるセルの情報に基づいて、当該モジュール内にセルを仮配置し、その仮位置のセル列の列数，列幅に基づく数のモジュール内電源配線及び電源端子をレイアウトするステップと、各モジュール内のセル、電源配線及び電源端子に基づいて電源網解析を各モジュール毎に行い、その解析結果に基づいてモジュールの負荷を各電源端子に等価圧縮するステップと、前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線に基づいて電源網解析を行うステップとを備えたレイアウトデータ作成方法である。
【００１４】
請求項２に記載の発明は、請求項１に記載のレイアウトデータ作成方法において、前記レイアウトデータ作成装置の処理するステップとして、前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線とに基づく前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正するステップを備えた。
【００１５】
請求項３に記載の発明は、請求項１に記載のレイアウトデータ作成方法において、前記レイアウトデータ作成装置の処理するステップとして、前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線とに基づく前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正する必要がない場合には、モジュール内のレイアウトを行うステップを備えた。
【００１６】
請求項４に記載の発明は、請求項１に記載のレイアウトデータ作成方法において、前記仮配置を行うステップでは、モジュール内に使用される全セルの合計サイズと当該モジュールのモジュール幅、モジュール内に使用される論理セルの合計サイズと当該モジュールのモジュール幅、又はモジュール内に使用される単位セルの合計サイズと当該モジュールのモジュール幅に基づいて、セル列の列数を決定するようにした。
【００２０】
請求項５に記載の発明は、請求項１〜４のいずれか１項に記載のレイアウトデータ作成方法において、前記仮配置を行うステップでは、モジュール幅と直交する方向のモジュール内縦電源配線を、当該電源配線の受け持ち幅に基づいてレイアウトし、そのモジュール内縦電源配線に基づいてモジュール電源端子をレイアウトするようにした。
【００２７】
請求項６に記載の発明は、半導体装置を構成するモジュールと、各モジュールに電源を供給するためのモジュール間電源配線をレイアウトするフロアプランデータ作成手段と、前記モジュール内に使用されるセルの情報に基づいて、当該モジュール内にセルを仮配置し、その仮位置のセル列の列数，列幅に基づく数のモジュール内電源配線及び電源端子をレイアウトする仮配置データ作成手段と、各モジュール内のセル、電源配線及び電源端子に基づいて電源網解析を各モジュール毎に行い、その解析結果に基づいてモジュールの負荷を各電源端子に等価圧縮する圧縮データ作成手段と、前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線に基づいて電源網解析を行う電源網解析手段とを備えたレイアウトデータ作成装置である。
【００２８】
請求項７に記載の発明は、請求項６に記載のレイアウトデータ作成装置において、前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線とに基づく前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正するレイアウト修正手段を備えた。
【００２９】
請求項８に記載の発明は、請求項６に記載のレイアウトデータ作成装置において、前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線とに基づく前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正する必要がない場合には、モジュール内のレイアウトを行うモジュール内レイアウトデータ作成手段を備えた。
【００３０】
請求項９に記載の発明は、請求項６に記載のレイアウトデータ作成装置において、前記仮配置データ作成手段では、モジュール内に使用される全セルの合計サイズと当該モジュールのモジュール幅、モジュール内に使用される論理セルの合計サイズと当該モジュールのモジュール幅、又はモジュール内に使用される単位セルの合計サイズと当該モジュールのモジュール幅に基づいて、セル列の列数を決定するようにした。
【００３４】
請求項１０に記載の発明は、請求項６〜９のいずれか１項に記載のレイアウトデータ作成装置において、前記仮配置データ作成手段では、モジュール幅と直交する方向のモジュール内縦電源配線を、当該電源配線の受け持ち幅に基づいてレイアウトし、そのモジュール内縦電源配線に基づいてモジュール電源端子をレイアウトするようにした。
【００４１】
請求項１１に記載の発明は、前記レイアウト作成装置に、請求項１〜５のいずれか１項に記載のレイアウトデータ作成方法を実行させるためのプログラムを記録した記録媒体である。
従って、請求項１，６に記載の発明によれば、先ず、半導体装置を構成するモジュールと、各モジュールに電源を供給するためのモジュール間電源配線がレイアウトされる（フロアプランデータ作成手段）。次に、前記モジュール内に使用されるセルの情報に基づいて、当該モジュール内にセルが仮配置され、その仮位置のセル列の列数，列幅に基づく数のモジュール内電源配線及び電源端子がレイアウトされる（仮配置データ作成手段）。次に、各モジュール内のセル、電源配線及び電源端子に基づいて電源網解析が各モジュール毎に行われ、その解析結果に基づいてモジュールの負荷が各電源端子に等価圧縮される（圧縮データ作成手段）。そして、前記等価圧縮された前記各電源端子の負荷と、前記モジュール間電源配線に基づいて電源網解析が行われる（電源網解析手段）。従って、モジュール内のレイアウトが仮に行われるので、そのレイアウトにかかる時間が短縮され、半導体装置全体のレイアウトデータを作成する時間が短縮される。
【００４２】
請求項２，７に記載の発明によれば、電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトが修正される（レイアウト修正手段）。従って、レイアウトが確実に修正される。
【００４３】
請求項３，８に記載の発明によれば、電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正する必要がない場合には、モジュール内のレイアウトが行われる（モジュール内レイアウトデータ作成手段）。従って、モジュール内のレイアウトが、モジュール間電源配線の再レイアウトの度に行われることがないため、レイアウトデータの作成時間が短縮される。
【００４４】
請求項４，９に記載の発明によれば、仮配置を行う場合、モジュール内に使用される全セルのサイズと当該モジュールのモジュール幅、モジュール内に使用される論理セルの合計サイズと当該モジュールのモジュール幅、又はモジュール内に使用される単位セルの合計サイズと当該モジュールのモジュール幅に基づいて、セル列の列数が決定される。従って、セル列の列数の決定が容易となる。
【００４８】
請求項５，１０に記載の発明によれば、仮配置を行う場合、モジュール幅と直交する方向のモジュール内縦電源配線が、当該電源配線の受け持ち幅に基づいてレイアウトされ、そのモジュール内縦電源配線に基づいてモジュール電源端子がレイアウトされる。従って、モジュール内縦電源配線と、そのモジュール電源端子のレイアウトが容易となる。
【００５５】
請求項１１に記載の発明によれば、請求項１〜５のいずれか１項に記載のレイアウトデータ作成方法を実施するためのプログラムを記録媒体にて容易に供給可能となる。
【００５６】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１〜図１３に従って説明する。
図３は、本実施の形態のレイアウトデータ作成装置のシステム構成を示す模式図である。
【００５７】
レイアウトデータ作成装置１はＣＡＤ（Computer Aided Design ）装置からなり、中央処理装置（以下、ＣＰＵという）２、メモリ３、磁気ディスク４、ＣＲＴ等の表示器５、及び、キーボード（マウス等を含む）６等から構成され、それらはシステムバス７により互いに接続されている。ＣＰＵ２はメモリ３に記憶された所定のプログラムデータに基づいて動作する。
【００５８】
メモリ３にはＣＰＵ２が実行する前記プログラムとその実行に必要な各種データが予め記憶されるとともに、当該プログラムデータに基づくＣＰＵ２の処理結果等が一時格納される。キーボード６はメモリ３に格納され前記プログラムの実行に必要なデータを入力したり、表示器５や図示しないプリンタ等に処理結果等の出力命令を入力するために用いられる。ＣＰＵ２は、キーボード６等から入力されたデータに基づいて半導体装置のレイアウトを行い、そのレイアウトデータを磁気ディスク４に格納する。
【００５９】
そして、前記ＣＰＵ２は、キーボード６の操作によりメモリ３に記憶されたレイアウトデータ作成処理のプログラムが起動されると、図１及び図２に示す処理フローのステップＳ１〜Ｓ１７における各処理を実行する。尚、以下に示す処理を、図４〜図１３を参照しながら説明する。
【００６０】
ステップＳ１では、ＣＰＵ２は、図４の半導体装置１０に対するフロアプランを実施する。即ち、ステップＳ１は、フロアプランデータ作成手段を構成している。このフロアプランにおいて、先ずＣＰＵ２は、半導体装置１０のチップ上に複数（図４において４個）のモジュール１１〜１４をレイアウトする。次に、ＣＰＵ２は、図５に示すように、チップ外周部の外部電源端子１５から各モジュール１１〜１４へ供給する電源のための配線（モジュール間電源配線）１６をレイアウトする。このフロアプランを終了すると、ＣＰＵ２は、ステップＳ１からステップＳ２へ移る。尚、各モジュール１１〜１４に対する処理は同じであるため、説明の便宜上、次に示すステップＳ２〜Ｓ１３において、モジュール１１を用いてそれらの処理を説明し、他のモジュール１２〜１４に対する説明を省略する。
【００６１】
ステップＳ２〜Ｓ６は、モジュール内のセル列の列数を決定するための処理であり、ＣＰＵ２は、モジュール１１の情報に基づいて、モジュール１１に含まれるセル列の列数を決定する。モジュール１１の情報において、セル列の列数を決定するための情報には、次の３つがある。
【００６２】
１．モジュールに含まれる全セルの合計サイズ。
２．モジュールに含まれる各論理セルのサイズ。
３．モジュールに含まれる単位セルの数。
【００６３】
これらの情報のうち少なくとも１つは、半導体装置１０の論理設計段階において半導体装置１０のためのデータ（論理データ）に含まれる。従って、ＣＰＵ２は、これらのうちの１つの情報に基づいて、列数を決定する。
【００６４】
即ち、ステップＳ２において、ＣＰＵ２は、情報がモジュール１１に含まれる全セルの合計サイズか否かを判断する。情報が合計サイズの場合、ＣＰＵ２はステップＳ２からステップＳ６に移る。そのステップＳ６において、ＣＰＵ２は、モジュール１１内のセル列の列数を決定する。即ち、ＣＰＵ２は、図６（ａ）に示すように、全セル１７の合計サイズ（合計セル幅）Ａ０を、当該モジュール１１のモジュール幅Ｗ１で割り、その結果をセル列の列数とする。そして、ＣＰＵ２は、図６（ｂ）に示すように、モジュール１１の縦方向の長さをセル列Ｃ１〜Ｃ３の数に応じて等分し、その等分した位置に各セル列Ｃ１〜Ｃ３をレイアウトする。
【００６５】
前記ステップＳ２において情報が合計サイズではない場合、ＣＰＵ２はステップＳ２からステップＳ３へ移る。そのステップＳ３において、ＣＰＵ２は、情報がモジュール１１に含まれる各論理セルのセル幅か否かを判断する。情報が論理セルのセル幅の場合、ＣＰＵ２はステップＳ３からステップＳ４へ移る。そのステップＳ４において、ＣＰＵ２は、図７（ａ）に示すように、各論理セル１８のセル幅Ａ１に基づいて、全セル１７の合計サイズ（合計セル幅）Ａ０を算出する。そして、ステップＳ６において、ＣＰＵ２は、上記と同様に、図７（ｂ）に示すように、モジュール幅Ｗ１と合計サイズＡ０から求めたセル列Ｃ１〜Ｃ３をレイアウトする。
【００６６】
前記ステップＳ３において情報がセル幅ではない場合、情報はモジュールに含まれる単位セルの数である。この場合、ＣＰＵ２はステップＳ３からステップＳ５に移り、そのステップＳ５において、単位セルの数に基づいて全セルの合計サイズを算出する。即ち、ＣＰＵ２は、図８（ａ）に示す単位セル１９のセル幅Ａ２と単位セルの数に基づいて、全セル１７の合計サイズ（合計セル幅）Ａ０を算出する。そして、ステップＳ６において、ＣＰＵ２は、上記と同様に、図８（ｂ）に示すように、モジュール幅Ｗ１と合計サイズＡ０から求めたセル列Ｃ１〜Ｃ３をレイアウトする。
【００６７】
ステップＳ６におけるレイアウトを終了すると、ＣＰＵ２はステップＳ６からステップＳ７へ移る。
ステップＳ７，Ｓ８において、ＣＰＵ２は、レイアウトしたセル列Ｃ１〜Ｃ３に対して、図９に示す電源配線２０ａ〜２０ｃ，２２ａ，２２ｂと電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄをレイアウトする。
【００６８】
先ず、ステップＳ７において、ＣＰＵ２は、セル列Ｃ１〜Ｃ３のそれぞれに対して、それらセル列Ｃ１〜Ｃ３のセル配列方向（横方向）にのびる電源配線２０ａ〜２０ｃをレイアウトする。そして、ＣＰＵ２は、各電源配線２０ａ〜２０ｃとモジュール１１の枠の交点の座標に、各電源配線２０ａ〜２０ｃの電源端子２１ａ〜２１ｆをレイアウトする。
【００６９】
次に、ステップＳ８において、ＣＰＵ２は、セル列Ｃ１〜Ｃ３のセル配列方向に対して直交方向（縦方向）にのびる電源配線２２ａ，２２ｂをレイアウトする。これら電源配線２２ａ，２２ｂの本数は、モジュール１１のモジュール幅Ｗ１と、各電源配線２２ａ，２２ｂに対して予め設定された受け持ち幅Ｗ２とに基づいて決定される。この受け持ち幅Ｗ２は、所定の幅を持つ電源配線２２ａ，２２ｂにより電源を供給可能な単位セルの数に対応して予め設定された値である。
【００７０】
先ず、ＣＰＵ２は、モジュール１１に配置した電源配線２２ａ，２２ｂの受け持ち幅Ｗ２の合計が当該モジュール１１のモジュール幅Ｗ１を超える、即ち、
（受け持ち幅Ｗ２）×（電源配線の本数）＞（モジュール幅Ｗ１）
を満たすように、電源配線２２ａ，２２ｂの本数を決定する。
【００７１】
次に、ＣＰＵ２は、決定した本数の電源配線２２ａ，２２ｂの位置を決定する。ＣＰＵ２は、電源配線２２ａ，２２ｂの受け持ち幅Ｗ２の端部と、モジュール１１の枠とが一致する、即ち、モジュール１１の両側枠から距離（Ｗ２／２）だけ内側の位置に電源配線２２ａ，２２ｂをレイアウトする。そして、ＣＰＵ２は、各電源配線２２ａ，２２ｂとモジュール１１の枠の交点の座標に、各電源配線２２ａ，２２ｂの電源端子２３ａ〜２３ｄをレイアウトする。
【００７２】
ステップＳ９では、ＣＰＵ２は、前記ステップＳ６において決定したセル列Ｃ１〜Ｃ３の数に応じて、各縦方向電源配線２２ａ，２２ｂの配線幅を予め設定された所定幅から変更する。即ち、ＣＰＵ２は、セル列が多くなると、縦方向電源配線を太くする。尚、上記したステップＳ２〜Ｓ９は、仮配置データ作成手段を構成している。
【００７３】
ステップＳ１０では、ＣＰＵ２は、図１０に示すように、前記ステップＳ６において決定された各セル列Ｃ１〜Ｃ３をモジュール１１内に使用される前記論理セル１８の平均幅で分割する。即ち、このステップＳ１０では、ＣＰＵ２は、平均幅の論理セル２４の仮配置を行う。
【００７４】
ステップＳ１１では、ＣＰＵ２は、図１１に示すように、前記ステップＳ７〜Ｓ９においてモジュール１１内にレイアウトした各電源配線２０ａ〜２０ｃ，２２ａ，２２ｂを、単位抵抗値と、配線長及び配線幅に基づく抵抗値を持つ抵抗Ｒに置換する。又、ＣＰＵ２は、前記ステップＳ１０においてモジュール１１内に仮配置したセル２４を、そのセル２４の消費電流に基づく電流値を持つ電流源２５に置換する。そして、ＣＰＵ２は、これら抵抗Ｒと電流源２５とからなるモジュール１１内の電源網を抽出する。
【００７５】
ステップＳ１２では、ＣＰＵ２は、前記ステップＳ１１で抽出したモジュール１１内の電源網に対して、公知の行列演算等を用いて、図１２に示すように前記ステップＳ７，Ｓ８でモジュール１１内にレイアウトした各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄから入力すべき電流値を算出する。言い換えれば、ＣＰＵ２は、各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄに接続される負荷値を求める。こうしてＣＰＵ２は、各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄにモジュール１１内の消費電流を分配し、各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄに各電流値データＤi1〜Ｄi10 を等価圧縮する。
【００７６】
ステップＳ１３では、ＣＰＵ２は、前記ステップＳ１２において各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄに等価圧縮した電流値データＤi1〜Ｄi10 をモジュール１１内の全消費電流Di0 で割った、所謂比率変換を行い、その比率変換を行った電流値データ（Ｄi1／Ｄi0）〜（Ｄi10 ／Ｄi0）を各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄに関するデータとして置き換える。尚、上記したステップＳ１２，Ｓ１３は、圧縮データ作成手段を構成している。
【００７７】
ステップＳ１４では、ＣＰＵ２は、図１３に示すように、各モジュール１１〜１４内にレイアウトした各電源端子（図が煩雑になるため符号は付さない）と、前記ステップＳ１においてチップ上にレイアウトしたモジュール間電源配線１６とを接続し、更に、このモジュール間電源配線１６を上記ステップＳ１１と同様に抵抗に分割して、半導体装置１０全体（チップ全体）の電源網を抽出する。
【００７８】
ステップＳ１５では、ＣＰＵ２は、前記ステップＳ１４において抽出した半導体装置１０全体（チップ全体）の電源網に基づいて電源網解析を行う。即ち、ステップＳ１５は、電源網解析手段を構成している。この電源網解析は、半導体装置１０全体（チップ全体）の電源網に対して、公知の行列演算が用いられて、モジュール間電源配線１６の電流密度、電圧降下、及び電源端子における電圧値が計算される。
【００７９】
ステップＳ１６では、ＣＰＵ２は、前記ステップＳ１５で行った電源網解析で、モジュール間電源配線１６の過不足を求め、その過不足に基づいてモジュール間電源配線１６の配線幅や位置、ひいては半導体装置１０全体の再レイアウトが必要か否かを判断する。そして、再レイアウトが必要であれば、ＣＰＵ２は、前記ステップＳ１に移り、電源配線１６の過不足に基づいてフロアプランを再度実行する。つまり、ＣＰＵ２は、電源配線１６の過不足を解消するまで、ステップＳ１〜Ｓ１６の各処理を繰り返し実行する。そして、再レイアウトが必要でない場合、ＣＰＵ２はステップＳ１７に移る。尚、このステップＳ１６は、レイアウト修正手段を構成している。
【００８０】
ステップＳ１７では、ＣＰＵ２は、前記ステップＳ６〜Ｓ１０において各モジュール１１〜１４に仮配置した各セル列、各電源配線及び各電源端子を利用し、各モジュール１１〜１４内のセルのレイアウトを実行する。例えば、ＣＰＵ２は、モジュール１１では各セル列Ｃ１〜Ｃ３、各電源配線２０ａ〜２０ｃ，２２ａ，２２ｂ及び各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄを利用して、具体的なセルのレイアウトを行う。尚、このステップＳ１７は、モジュール内レイアウトデータ作成手段を構成している。
【００８１】
このとき、ＣＰＵ２は、モジュール１１の電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄの位置、電源配線２０ａ〜２０ｃ，２２ａ，２２ｂの位置、セル列Ｃ１〜Ｃ３の位置を移動させることなく、各セル列Ｃ１〜Ｃ３におけるセルの配置を決定する。更に、ＣＰＵ２は、各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄに等価圧縮した負荷を、セル配置の制約条件とする。即ち、セルを配置し直した場合においても、各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄにおける消費電流比率の変化を少なくする。これにより、各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄに対するモジュール１１の負荷を均等化し、上記のステップＳ１〜Ｓ１６において決定したモジュール間電源配線１６を有効にする訳である。
【００８２】
このように本実施の形態のレイアウトデータ作成装置１では、モジュール１１〜１４内にレイアウトされるセルのデータに基づいて、モジュール１１〜１４内にセルが仮配置され、各セルの位置に基づいてモジュール内の電源配線及び電源端子のレイアウトが行われる。次に、各電源端子に接続される負荷の消費電流データがそれぞれの電源端子に等価圧縮される。次に、モジュール１１〜１４の電源端子とモジュール間電源配線１６とに基づいて、半導体装置１０全体の電源網が抽出され、半導体装置１０全体の電源網解析が行われる。この解析結果に基づいて、再レイアウトが必要なときには、再度フロアプランが行われる。
【００８３】
このような一連の流れは再レイアウトが必要なくなるまで繰り返される。そして、再レイアウトが必要なくなった時点で、各モジュール１１〜１４内のレイアウトが行われる。従って、本実施の形態では各モジュール１１〜１４内のレイアウトが、モジュール間電源配線１６の再レイアウトの度に行われることがないため、従来と比較してレイアウトデータの作成時間が短縮される。
【００８４】
以上記述したように、本実施の形態によれば、以下に示す作用効果がある。
（１）本実施の形態では、モジュール１１〜１４内にレイアウトされるセルのデータに基づいて、モジュール１１〜１４内にセルが仮配置され、各セルの位置に基づいてモジュール内の電源配線及び電源端子のレイアウトが行われる。次に、各電源端子に接続される負荷の消費電流データがそれぞれの電源端子に等価圧縮される。次に、モジュール１１〜１４の電源端子とモジュール間電源配線１６とに基づいて、半導体装置１０全体の電源網が抽出され、半導体装置１０全体の電源網解析が行われる。この解析結果に基づいて、再レイアウトが必要なときには再度フロアプランが行われ、再レイアウトが必要なくなるまで繰り返される。そして、再レイアウトが必要なくなった時点で、各モジュール１１〜１４内のレイアウトが行われる。従って、本実施の形態では各モジュール１１〜１４内のレイアウトが、モジュール間電源配線１６の再レイアウトの度に行われることがないため、従来と比較してレイアウトデータの作成時間を短縮することができる。
【００８５】
（２）本実施の形態では、ステップＳ６において、モジュール１１内の全セル１７の合計サイズＡ０を、当該モジュール１１のモジュール幅Ｗ１で割って、モジュール１１内のセル列の数が求められる。従って、モジュール内のセル列の決定を容易とすることができる。
【００８６】
（３）本実施の形態では、ステップＳ７において、モジュール１１内に均等に配置された各セル列Ｃ１〜Ｃ３に対し、それぞれ横方向電源配線２０ａ〜２０ｃがレイアウトされる。又、同時に横方向電源配線２０ａ〜２０ｃと、モジュール１１のモジュール枠との交点に、同方向のモジュール電源端子２１ａ〜２１ｆがレイアウトされる。従って、横方向電源配線と、同方向のモジュール電源端子のレイアウトを容易とすることができる。
【００８７】
（４）本実施の形態では、ステップＳ８において、縦方向電源配線２２ａ，２２ｂが当該電源配線２２ａ，２２ｂの受け持ち幅Ｗ２に基づいてレイアウトされる。又、縦方向電源配線２２ａ，２２ｂの位置が決定されると、その縦方向電源配線２２ａ，２２ｂと、モジュール１１のモジュール枠との交点に、同方向のモジュール電源端子２３ａ〜２３ｄがレイアウトされる。従って、縦方向電源配線と、同方向のモジュール電源端子のレイアウトを容易とすることができる。
【００８８】
（５）本実施の形態では、ステップＳ９において、縦方向電源配線２２ａ，２２ｂの配線幅が予め設定された所定幅からセル列Ｃ１〜Ｃ３の数に応じて変更される。従って、縦方向電源配線の配線幅の決定を容易とすることができる。
【００８９】
（６）本実施の形態では、ステップＳ１３において、各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄに等価圧縮された電流値データＤi1〜Ｄi10 をモジュール１１内の全消費電流Di0 で割った、所謂比率変換が行われ、その比率変換が行われた電流値データ（Ｄi1／Ｄi0）〜（Ｄi10 ／Ｄi0）が各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄに関するデータとして置換される。従って、後のステップＳ１４，Ｓ１５で行われるチップ全体の電源網の抽出と、その電源網の解析を容易に行うことができる。
【００９０】
（７）本実施の形態では、ステップＳ１７において、各モジュール１１〜１４に仮配置された各セル列、各電源配線及び各電源端子を利用し、例えばモジュール１１では各セル列Ｃ１〜Ｃ３、各電源配線２０ａ〜２０ｃ，２２ａ，２２ｂ及び各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄを利用して、各モジュール１１〜１４内の具体的なセルのレイアウトがなされる。従って、各モジュール１１〜１４内のレイアウトを確実に行うことができる。
【００９１】
尚、本発明は前記実施の形態の他、以下の態様で実施してもよい。
○上記実施の形態のステップＳ２，Ｓ３，Ｓ５の内で、何れか１つ若しくは何れか２つを省略してもよい。
【００９２】
○上記実施の形態において、ステップＳ９において、縦方向電源配線２２ａ，２２ｂの配線幅を、セル列Ｃ１〜Ｃ３の数に応じて予め設定された所定幅から変更するようにしたが、縦方向電源配線の配線幅をモジュール内の全消費電流に応じて変更するようにしてもよい。又、縦方向電源配線の配線幅をそのままにして、本数を増加するようにしてもよい。
【００９３】
○上記実施の形態では、ステップＳ１７において、各モジュール１１〜１４に仮配置された各セル列、各電源配線及び各電源端子を利用し、例えばモジュール１１では各セル列Ｃ１〜Ｃ３、各電源配線２０ａ〜２０ｃ，２２ａ，２２ｂ及び各電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄを利用して、各モジュール１１〜１４内の具体的なセルのレイアウトを行うようにしたが、仮配置された電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄのみを利用して、各モジュール１１〜１４内の具体的なセルのレイアウトを行うようにしてもよい。又、電源端子２１ａ〜２１ｆ，２３ａ〜２３ｄ及び電源配線２０ａ〜２０ｃ，２２ａ，２２ｂを利用して、各モジュール１１〜１４内の具体的なセルのレイアウトを行うようにしてもよい。
【００９４】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 半導体装置を構成するモジュールと、各モジュールに電源を供給するためのモジュール間電源配線をレイアウトするステップと、
前記モジュール内に使用されるセルの情報に基づいて、当該モジュール内にセルを仮配置し、その仮位置のセル列の列数，列幅に基づく数のモジュール内電源配線及び電源端子をレイアウトするステップと、
各モジュール内のセル、電源配線及び電源端子に基づいて電源網解析を各モジュール毎に行い、その解析結果に基づいてモジュールの負荷を各電源端子に等価圧縮するステップと、
前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線に基づいて電源網解析を行うステップと
を備えたレイアウトデータ作成方法。
（付記２） 付記１に記載のレイアウトデータ作成方法において、
前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正するステップを備えたレイアウトデータ作成方法。
（付記３） 付記１に記載のレイアウトデータ作成方法において、
前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正する必要がない場合には、モジュール内のレイアウトを行うステップを備えたレイアウトデータ作成方法。
（付記４） 付記１に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、モジュール内に使用される全セルのサイズと、当該モジュールのモジュール幅に基づいてセル列の列数を決定するようにしたレイアウトデータ作成方法。
（付記５） 付記１に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、モジュール内に使用される論理セルの合計サイズと、当該モジュールのモジュール幅に基づいてセル列の列数を決定するようにしたレイアウトデータ作成方法。
（付記６） 付記１に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、モジュール内に使用される単位セルの合計サイズと、当該モジュールのモジュール幅に基づいてセル列の列数を決定するようにしたレイアウトデータ作成方法。
（付記７） 付記４〜６のいずれか１項に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、決定したセル列に基づいて当該セル列と平行な方向のモジュール内横電源配線をレイアウトし、そのモジュール内横電源配線に基づいてモジュール電源端子をレイアウトするようにしたレイアウトデータ作成方法。
（付記８） 付記１〜７のいずれか１項に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、モジュール幅と直交する方向のモジュール内縦電源配線を、当該電源配線の受け持ち幅に基づいてレイアウトし、そのモジュール内縦電源配線に基づいてモジュール電源端子をレイアウトするようにしたレイアウトデータ作成方法。
（付記９） 付記８に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、前記縦電源配線の幅を、当該モジュール内に配置されるセル列の列数に基づいて決定するようにしたレイアウトデータ作成方法。
（付記１０） 付記８に記載のレイアウトデータ作成方法において、
前記仮配置を行うステップでは、前記縦電源配線の幅を、当該モジュール内の消費電流に基づいて決定するようにしたレイアウトデータ作成方法。
（付記１１） 付記１に記載のレイアウトデータ作成方法において、
前記等価圧縮するステップでは、各電源端子に等価圧縮した消費電流データをモジュール内の全消費電流の基準とした比率に置き換えるようにしたレイアウトデータ作成方法。
（付記１２） 付記３に記載のレイアウトデータ作成方法において、
前記モジュール内のレイアウトを行うステップでは、前記仮配置を行うステップにて仮配置した電源端子を利用してモジュール内のレイアウトを行うようにしたレイアウトデータ作成方法。
（付記１３） 付記３に記載のレイアウトデータ作成方法において、
前記モジュール内のレイアウトを行うステップは、前記仮配置を行うステップにて仮配置した電源配線及び電源端子を利用してモジュール内のレイアウトを行うようにしたレイアウトデータ作成方法。
（付記１４） 付記３に記載のレイアウトデータ作成方法において、
前記モジュール内のレイアウトを行うステップは、前記仮配置を行うステップにて仮配置したセル、電源配線及び電源端子を利用してモジュール内のレイアウトを行うようにしたレイアウトデータ作成方法。
（付記１５） 半導体装置を構成するモジュールと、各モジュールに電源を供給するためのモジュール間電源配線をレイアウトするフロアプランデータ作成手段と、
前記モジュール内に使用されるセルの情報に基づいて、当該モジュール内にセルを仮配置し、その仮位置のセル列の列数，列幅に基づく数のモジュール内電源配線及び電源端子をレイアウトする仮配置データ作成手段と、
各モジュール内のセル、電源配線及び電源端子に基づいて電源網解析を各モジュール毎に行い、その解析結果に基づいてモジュールの負荷を各電源端子に等価圧縮する圧縮データ作成手段と、
前記等価圧縮した前記各電源端子の負荷と、前記モジュール間電源配線に基づいて電源網解析を行う電源網解析手段と
を備えたレイアウトデータ作成装置。
（付記１６） 付記１５に記載のレイアウトデータ作成装置において、
前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正するレイアウト修正手段を備えたレイアウトデータ作成装置。
（付記１７） 付記１５に記載のレイアウトデータ作成装置において、
前記電源網解析の解析結果に基づいて、前記モジュール間電源配線のレイアウトを修正する必要がない場合には、モジュール内のレイアウトを行うモジュール内レイアウトデータ作成手段を備えたレイアウトデータ作成装置。
（付記１８） 付記１５に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、モジュール内に使用される全セルのサイズと、当該モジュールのモジュール幅に基づいてセル列の列数を決定するようにしたレイアウトデータ作成装置。
（付記１９） 付記１５に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、モジュール内に使用される論理セルの合計サイズと、当該モジュールのモジュール幅に基づいてセル列の列数を決定するようにしたレイアウトデータ作成装置。
（付記２０） 付記１５に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、モジュール内に使用される単位セルの合計サイズと、当該モジュールのモジュール幅に基づいてセル列の列数を決定するようにしたレイアウトデータ作成装置。
（付記２１） 付記１８〜２０のいずれか１項に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、決定したセル列に基づいて当該セル列と平行な方向のモジュール内横電源配線をレイアウトし、そのモジュール内横電源配線に基づいてモジュール電源端子をレイアウトするようにしたレイアウトデータ作成装置。
（付記２２） 付記１５〜２１のいずれか１項に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、モジュール幅と直交する方向のモジュール内縦電源配線を、当該電源配線の受け持ち幅に基づいてレイアウトし、そのモジュール内縦電源配線に基づいてモジュール電源端子をレイアウトするようにしたレイアウトデータ作成装置。
（付記２３） 付記２２に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、前記縦電源配線の幅を、当該モジュール内に配置されるセル列の列数に基づいて決定するようにしたレイアウトデータ作成装置。
（付記２４） 付記２２に記載のレイアウトデータ作成装置において、
前記仮配置データ作成手段では、前記縦電源配線の幅を、当該モジュール内の消費電流に基づいて決定するようにしたレイアウトデータ作成装置。
（付記２５） 付記１５に記載のレイアウトデータ作成装置において、
前記圧縮データ作成手段では、各電源端子に等価圧縮した消費電流データをモジュール内の全消費電流の基準とした比率に置き換えるようにしたレイアウトデータ作成装置。
（付記２６） 付記１７に記載のレイアウトデータ作成装置において、
前記モジュール内レイアウトデータ作成手段では、前記仮配置データ作成手段にて仮配置した電源端子を利用してモジュール内のレイアウトを行うようにしたレイアウトデータ作成装置。
（付記２７） 付記１７に記載のレイアウトデータ作成装置において、
前記モジュール内レイアウトデータ作成手段は、前記仮配置データ作成手段にて仮配置した電源配線及び電源端子を利用してモジュール内のレイアウトを行うようにしたレイアウトデータ作成装置。
（付記２８） 付記１７に記載のレイアウトデータ作成装置において、
前記モジュール内レイアウトデータ作成手段は、前記仮配置データ作成手段にて仮配置したセル、電源配線及び電源端子を利用してモジュール内のレイアウトを行うようにしたレイアウトデータ作成装置。
（付記２９） 付記１〜１４のいずれか１項に記載のレイアウトデータ作成方法を実施するためのプログラムを記録した記録媒体。
【発明の効果】
以上詳述したように、本発明によれば、短時間でレイアウトデータを作成し得るレイアウトデータ作成方法、レイアウトデータ作成装置、及び、そのレイアウトデータ作成方法を実施するためのプログラムを記録した記録媒体を提供することができる。
【図面の簡単な説明】
【図１】  一実施の形態のレイアウトデータ作成処理のフローチャート。
【図２】  一実施の形態のレイアウトデータ作成処理のフローチャート。
【図３】  一実施の形態のレイアウトデータ作成装置の概略構成図。
【図４】  レイアウトデータ作成処理を示す説明図。
【図５】  レイアウトデータ作成処理を示す説明図。
【図６】  レイアウトデータ作成処理を示す説明図。
【図７】  レイアウトデータ作成処理を示す説明図。
【図８】  レイアウトデータ作成処理を示す説明図。
【図９】  レイアウトデータ作成処理を示す説明図。
【図１０】  レイアウトデータ作成処理を示す説明図。
【図１１】  レイアウトデータ作成処理を示す説明図。
【図１２】  レイアウトデータ作成処理を示す説明図。
【図１３】  レイアウトデータ作成処理を示す説明図。
【図１４】  従来のレイアウトデータ作成処理を示す説明図。
【図１５】  レイアウトデータ作成処理を示す説明図。
【図１６】  レイアウトデータ作成処理を示す説明図。
【図１７】  レイアウトデータ作成処理を示す説明図。
【符号の説明】
２              フロアプランデータ作成手段、仮配置データ作成手段、圧縮データ作成手段、電源網解析手段、レイアウト修正手段、及びモジュール内レイアウトデータ作成手段としてのＣＰＵ
１１〜１４      モジュール
１５            外部電源端子
１６            モジュール間電源配線
１７〜１９      セル
２０ａ〜２０ｃ  モジュール内横電源配線としての横方向電源配線
２１ａ〜２１ｆ  電源端子としてのモジュール電源端子
２２ａ，２２ｂ  モジュール内縦電源配線としての縦方向電源配線
２３ａ〜２３ｄ  電源端子としてのモジュール電源端子
【図１】
0003971033.tif 000002
【図２】
0003971033.tif 000003
【図３】
0003971033.tif 000004
【図４】
0003971033.tif 000005
【図５】
0003971033.tif 000006
【図６】
0003971033.tif 000007
【図７】
0003971033.tif 000008
【図８】
0003971033.tif 000009
【図９】
0003971033.tif 000010
【図１０】
0003971033.tif 000011
【図１１】
0003971033.tif 000012
【図１２】
0003971033.tif 000013
【図１３】
0003971033.tif 000014
【図１４】
0003971033.tif 000015
【図１５】
0003971033.tif 000016
【図１６】
0003971033.tif 000017
【図１７】
0003971033.tif 000018