(57)【特許請求の範囲】
【請求項１】
真空排気装置が接続され内部が減圧可能な処理室と、該処理室内部にプラズマを発生させるための第１の高周波電源と、前記処理室内へのガス供給装置と、前記処理室内へ設けられ被処理材を載置する基板電極と、該基板電極に接続された第２の高周波電源とから成るプラズマ処理装置において、
前記第２の高周波電源の出力により前記基板電極に発生する電流波形の５次から８次の高調波成分を算出する手段として前記基板電極の電流波形データを１周期以上記憶する装置と該電流波形データを積算あるいは平均化処理を行う演算装置とを有し、該算出された高調波成分のデータがあらかじめ設定したしきい値を超えた場合に装置の稼動を停止するように制御する手段とを有することを特徴とするプラズマ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプラズマ処理装置に係り、特に半導体素子基板等の試料をプラズマによりエッチング処理を施すのに好適なプラズマ処理装置に関するものである。
【０００２】
【従来の技術】
従来のプラズマ処理装置は、例えば「半導体プロセスにおけるチャージングダメージ」中村守孝編、リアライズ社１９９６に記載のように、プラズマ中の不均一等の影響により、被処理材に電位分布が形成され、ゲート酸化膜の耐電圧を劣化させるチャージングダメージが発生する場合があった。チャージングダメージは通常ＴＥＧウェハにより評価するが、ＴＥＧウェハの解析はリアルタイムで行うことはできず、被処理材をプラズマ処理する際にチャージングダメージの発生をリアルタイムで検知する手段が無いという問題があった。
【０００３】
【発明が解決しようとする課題】
半導体集積回路の集積度が高まるにつれ、例えば半導体素子の代表的な一例であるＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート酸化膜が薄膜化し、チャージングダメージによりゲート酸化膜が絶縁破壊する問題が深刻になりつつある。
本発明の目的は、チャージングダメージの発生を迅速に検知することにより、半導体デバイスの歩留まりを高め、高精度な表面処理が可能なプラズマ処理装置を提供することにある。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、本発明のプラズマ処理装置は、真空排気装置が接続され内部が減圧可能な処理室と、該処理室内部にプラズマを発生させるための第１の高周波電源と、前記処理室内へのガス供給装置と、前記処理室内へ設けられ被処理材を載置する基板電極と、該基板電極に接続された第２の高周波電源とから成り、前記第２の高周波電源の出力により前記基板電極に発生する電流波形の５次から８次の高調波成分を算出する手段として前記基板電極の電流波形データを１周期以上記憶する装置と該電流波形データを積算あるいは平均化処理を行う演算装置とを有し、該算出された高調波成分のデータがあらかじめ設定したしきい値を超えた場合に装置の稼動を停止するように制御する手段とを有するものである。
【０００５】
【発明の実施の形態】
（実施例１）
以下、本発明の一実施例を第１図から第４図により説明する。図１は、本発明を適用するプラズマ処理装置の一実施例であるエッチング装置の縦断面図である。上部が開放された真空容器１０１の上部に処理容器１０４、誘電体窓１０２（例えば石英製）、上部電極１０３（例えばＳｉ製）を設置、密封することにより処理室１２０を形成する。上部電極１０３は、エッチングガスを流すための多孔構造となっており、ガス供給装置１０７に接続されている。また真空容器１０１には真空排気口１０６を介して真空排気装置（図示省略）が接続されている。上部電極１０３上部には同軸線路１１１、整合器１１０ａ、整合器１１０ｂ、フィルター１０９、１１３を介して高周波電源１０８（例えば周波数４５０ＭＨｚ）、アンテナバイアス電源１１２（例えば周波数１３．５６ＭＨｚ）が接続されている。また、被処理材１１６を載置可能な基板電極１１５は真空容器１０１下部に設置され、整合器１１８を介して高周波電源１１７（例えば８００ｋＨｚ）に接続されている。また、被処理材１１６を静電的に吸着させるために静電チャック電源１２１が基板電極１１５に接続されている。
【０００６】
上記のように構成された装置において処理室１２０内部を真空排気装置（図示省略）により減圧した後、ガス供給装置１０７によりエッチングガスを処理室１２０内に導入し所望の圧力に調整する。高周波電源１０８より発振された例えば４５０ＭＨｚの高周波電力は同軸線路１１１を伝播し、上部電極１０３および、誘電体窓１０２を介して処理室１２０内に導入され、磁場発生用コイル１１４（例えばソレノイドコイル）により形成された磁場との相互作用により、処理室１２０内に高密度プラズマを生成する。特に電子サイクロトン共鳴を起こす磁場強度（例えば１６０Ｇ）を処理室内に形成した場合、効率良く高密度プラズマを生成することができる。また、アンテナバイアス電源１１２より例えば周波数１３．５６ＭＨｚの高周波電力が同軸線路１１１を介して上部電極１０３に供給される。
【０００７】
また、基板電極１１５に載置された被処理材１１６は、高周波電源１１７より高周波電力（例えば周波数８００ｋＨｚ）が供給され、表面処理（例えばエッチング処理）される。エッチング処理中の基板電極１１５の電流・電圧を検出するため、基板電極１１５と整合器１１８の間に電圧センサ１２２と電流センサ１２３とを接続し、電圧、電流データを電流電圧検出記憶回路１２９に入力する。例えば、電流電圧検出回路１２９は次のような機能を持つ。電圧センサ１２２と電流センサ１２３により得られたデータは、Ａ／Ｄコンバータ１２４によりディジタル信号に変換され、該基板電極電圧、電流波形の１周期以上の時間記憶される。該ディジタル信号を、平均処理回路１２５にて平均化し、ＦＦＴ回路１２６、演算回路１２７によってスペクトル分析、高調波成分抽出、歪率の算出、Ｖｄｃ／Ｖｐｐ比の計算を行い、該電流・電圧情報を制御回路１２８に入力することで、高周波電源１０８、アンテナバイアス電源１１２、高周波電源１１７にフィードバック制御することができる。高周波電源１１７の出力変動および生成されるプラズマの変動のため、得られたデータを平均化処理することにより高精度にフィードバック制御することができる。
【０００８】
図２に、上記の電流電圧検出記憶回路を用いて高周波電源１１７の１０２４周期分を平均化して得られた、電流波形を示す。縦軸が電流値（Ａ）、横軸が時間（μｓｅｃ）である。チャージングダメージが発生しているときの電流波形が図２（１）、チャージングダメージが抑制されているときの電流波形が図２（２）である。チャージングダメージが発生している電流波形２０１は正の電流側で歪んでいるのに対して、チャージングダメージが抑制されている電流波形２０２は正弦波的である。
【０００９】
図３に、電極電流波形のＦＦＴ回路１２６の出力であるスペクトル分布を示す。縦軸が電極電流（任意単位）、横軸が周波数である。チャージングダメージが発生しているときのスペクトル分布が図３（１）、チャージングダメージが抑制されているときのスペクトル分布が図３（２）である。チャージングダメージが発生しているスペクトル分布３０１は、高周波電源１１７の高調波成分が観測されているのに対して、チャージングダメージを抑制しているスペクトル分布３０２は高調波成分が観測されない。また、演算回路１２７によって算出される歪率は、図３（１）が０．２０、図３（２）は０．０５７となり、チャージングダメージの発生の有無によって、明らかに歪率が異なることを発見した。ここでの歪率は次式で定義される。
【数１】
0003976480.tif 000002
【００１０】
図４にチャージングダメージに関係するゲート酸化膜間電圧と電極電流歪率との関係を示す。縦軸がゲート酸化膜間電圧、横軸が電極電流歪率であり、電極電流歪率の増加とともに、ゲート酸化膜間電圧も増加し、チャージングダメージが発生することができる。つまり、電極電流波形の歪率をあらかじめ設定したしきい値と比較することによりチャージングダメージの発生を検出することができる。
【００１１】
本実施例によれば、エッチング中の基板電極電流波形の歪率を算出し、あらかじめ設定したしきい値を超えた場合に装置の稼動を停止するよう制御することによりチャージングダメージの発生を未然に防ぐことができるので、低ダメージで高精度なエッチング処理が可能であり、半導体デバイスの歩留まりを向上させることができるという効果がある。
【００１２】
（実施例２）
次に本発明の第２の実施例を図４により説明する。装置の構成は図１と同じである。図５に、ＦＦＴ回路１２６によって得られた、電極電流の各高調波成分比率を示す。縦軸が電極電流（任意単位）、横軸が高調波の次数である。チャージングダメージが発生しているときの高調波成分比率を５０２に、チャージングダメージが抑制されているときの高調波成分比率を５０１に示す。チャージングダメージが発生している５０２は５次から８次の高調波成分が大きく、チャージングダメージが抑制されている５０１は５次から８次の高調波成分が小さくなっている。種々のケースについて調べた結果、５次から８次の高調波成分が、チャージングダメージ発生と最も感度良く相関があることを発見した。つまり、電極電流波形の５次から８次の高調波成分を算出し、あらかじめ設定したしきい値によりチャージングダメージの発生を検出することができる。本実施例によれば、電極電流波形の５次から８次の高調波成分を算出し、あらかじめ設定したしきい値を超えた場合に装置の稼動を停止するよう制御することによりダメージの発生を未然に防ぐことができるので、第１の実施例と同様の作用効果がある。
【００１３】
（実施例３）
次に、本発明の第３の実施例を図６により説明する。装置の構成は図１と同じである。図６にチャージングダメージに関係するゲート酸化膜間電圧と基板電極電圧のＶｄｃ／Ｖｐｐ比との関係を示す。Ｖｄｃは、基板電極１１５に印加される直流バイアス電圧の平均値であり、Ｖｐｐは電極に印加される高周波電圧のピーク・トゥ・ピーク電圧の平均値である。Ｖｄｃ／Ｖｐｐ比は、上記のＶｄｃをＶｐｐで除した値であり、Ｖｄｃ／Ｖｐｐ比は演算回路１２７にて算出する。縦軸がゲート酸化膜間電圧、横軸がＶｄｃ／Ｖｐｐ比であり、Ｖｄｃ／Ｖｐｐ比の減少とともに、ゲート酸化膜間電圧が増加し、チャージングダメージが発生することがわかる。つまり、Ｖｄｃ／Ｖｐｐ比をあらかじめ設定したしきい値と比較することによりチャージングダメージの発生を検出することができる。本実施例によれば、エッチング中の基板電極電圧波形のＶｄｃ／Ｖｐｐ比を算出し、あらかじめ設定したしきい値を超えた場合に装置の稼動を停止するよう制御することによりチャージングダメージの発生を未然に防ぐことができるので、第１の実施例と同様の作用効果がある。
【００１４】
以上、実施例では、あらかじめ設定したしきい値を超えた場合に装置の稼動を停止するよう制御したが、高周波電源１０８、アンテナバイアス電源１１３、高周波電源１１８等の出力、あるいは、ガス流量、ガス圧力にフィードバックし、チャージングダメージの発生を自動的に抑制し、低ダメージで高精度なエッチング処理が可能になるよう制御してもよい。またエッチング処理中の種々のデータを、基板電圧電流波形の１周期以上を記憶し、平均化処理を行うことにより、高周波電源１１７の出力変動あるいは生成されるプラズマ変動の影響を抑制できるので、安定かつ高精度のプロセス制御（ＡＰＣ）を行うことができるという効果がある。
【００１５】
また、以上の実施例は有磁場ＵＨＦ放電を利用したドライエッチング装置を例に説明したが、他の放電（カソード結合型放電、アノード結合型放電、誘導結合型放電、マグネトロン放電、表面波励起放電、トランスファー・カップルド放電、マイクロ波放電、ＵＨＦ放電、ＶＨＦ放電、ＥＣＲ放電、ＤＣ放電等）を利用したドライエッチング装置においても同様の作用効果がある。また上記各実施例では、ドライエッチング装置について述べたが、その他のプラズマ処理装置、例えばスパッタ装置、プラズマＣＶＤ装置、アッシング装置、表面改質装置についても同様の作用効果がある。
【００１６】
【発明の効果】
本発明によれば、電極電流の５次から８次の高調波成分がある設定値以上となった場合、装置の稼動を停止するよう制御することにより、チャージングダメージの発生を未然に防ぐことができるので、低ダメージで高精度なエッチング処理が可能であり、半導体デバイスの歩留まりを向上させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明を用いた第１の実施例であるエッチング装置を示す縦断面図。
【図２】本発明に適用される現象を示す電極電流波形で、２０２はチャージングダメージが発生しているとき、２０１はチャージングダメージが抑制されているときの電極電流波形。
【図３】本発明に適用される現象を示すスペクトル分布。３０２はチャージグダメージが発生しているとき、３０１はチャージングダメージが抑制されているときのスペクトル分布。
【図４】電極電流歪率とゲート酸化膜間電圧の相関図。
【図５】本発明に適用される現象を示す電極電流の各高調波成分比率。５０２はチャージングダメージが発生しているとき、５０１はチャージングダメージが抑制されているときの電極電流の各高調波成分比率。
【図６】Ｖｄｃ／Ｖｐｐ比とゲート酸化膜間電圧の相関図。
【符号の説明】
１０１  真空容器
１０２  誘電体窓
１０３  上部電極
１０４  処理容器
１０６  真空排気口
１０７  ガス供給装置
１０８  高周波電源
１０９  フィルター
１１０ａ、ｂ  整合器
１１１  同軸線路
１１２  アンテナバイアス電源
１１３  フィルター
１１４  磁場発生用コイル
１１５  基板電極
１１６  被処理材
１１７  高周波電源
１１８  整合器
１２０  処理室
１２１  静電チャック電源
１２２  電圧センサ
１２３  電流センサ
１２４  Ａ／Ｄコンバータ
１２５  平均処理回路
１２６  ＦＦＴ回路
１２７  演算処理回路
１２８  制御回路
１２９  電流電圧検出記憶回路
【図１】
0003976480.tif 000003
【図２】
0003976480.tif 000004
【図３】
0003976480.tif 000005
【図４】
0003976480.tif 000006
【図５】
0003976480.tif 000007
【図６】
0003976480.tif 000008