(57)【特許請求の範囲】
【請求項１】
入力された第１の同期信号に基づいて第２の同期信号を生成する同期回路において、
前記第１の同期信号の立下りエッジ又は立上りエッジを基準エッジとして出力する同期微分回路と、
前記基準エッジを入力とし、所定のクロックで計数を行い、前記基準エッジが入力されるたびに計数値をリセットする第１のカウンタと、
前記第１のカウンタの計数値を入力とし、前記第１のカウンタがリセットされる直前の計数値Ｎｉを保持する第１のレジスタと、
リセット信号を発生するリセット信号発生回路と、
前記リセット信号を入力とし、所定のクロックで計数を行い、前記リセット信号が入力されるたびに計数値をリセットする第２のカウンタと、
前記第２のカウンタの計数値を入力とし、前記第２のカウンタがリセットされる直前の計数値Ｎｏを保持する第２のレジスタと、
前記リセット信号を入力とし、前記リセット信号と周期が同じパルスを第２の同期信号として生成する同期パルス生成回路とを有し、
前記リセット信号発生回路は、
少なくとも前記基準エッジと、前記第１のレジスタが保持している計数値Ｎｉと、前記第２のカウンタの計数値と、前記第２のレジスタが保持している計数値Ｎｏを入力とする手段と、
前記リセット信号発生回路が前記リセット信号を発生するタイミングを、前記第２のカウンタの計数値が所定値Ｎと等しくなったときであるか、前記第２のカウンタの計数値とＮｏとの差の絶対値が所定の周期変動の許容値Ｎｊ以下である期間内に、前記基準エッジが入力されたときのいずれかにする手段と、
前記Ｎの値を、（Ｎｉ＋Ｎｊ）以下且つ（Ｎｉ−Ｎｊ）以上の範囲か、又は、所定の自走周期Ｎｆである基準値ＮｒがＮｏの値と等しいときにはＮｒに等しい値であり、ＮｒがＮｏの値よりも大きいときにはＮｏより大きく（Ｎｏ＋Ｎｊ）以下の値であり、ＮｒがＮｏの値よりも小さいときには（Ｎｏ−Ｎｊ）以上でＮｏより小さい値にする手段とを有する
ことを特徴とする同期回路。
【請求項２】
前記リセット信号発生回路が、
少なくとも前記基準エッジと前記第２のカウンタの計数値を入力としてタイミング信号を発生するタイミング信号発生回路と、
前記第２のカウンタの計数値と前記リセット信号発生回路の出力であるリセット信号を入力とし、前記第２のカウンタの計数値が所定値以上になってから前記リセット信号発生回路が前記リセット信号を発生するまでの期間に開状態になり、それ以外のときには閉状態になるゲート信号を出力するゲート信号発生回路と、
前記ゲート信号と前記タイミング信号を入力とし、前記ゲート信号が開状態であるときには前記タイミング信号を通過させて前記リセット信号として出力し、前記ゲート信号が閉状態であるときには前記タイミング信号の通過を阻止するゲート回路と
を有することを特徴とする請求項１に記載の同期回路。
【請求項３】
前記第１のレジスタが保持している計数値Ｎｉを入力とし、前記計数値Ｎｉが、所定の第１の期間にわたって、所定の下限値Ｎａ以上かつ所定の上限値Ｎｂ未満であるときには第１のモード判定信号を出力し、Ｎｉが所定の第２の期間にわたってＮａ未満あるいはＮｂ以上であるときには第２のモード判定信号を出力し、いずれも満たされないときには直前に出力されていたモード判定信号を出力するモード判定回路を有し、
前記リセット信号発生回路は、更に、前記モード判定回路のモード判定信号を入力として、前記モード判定回路から前記第２のモード判定信号が出力されているときには、前記第２のカウンタの計数値と前記第２のレジスタが保持している計数値Ｎｏとの差の絶対値が前記許容値Ｎｊ以下である期間内に、前記基準エッジが入力されても、前記リセット信号を発生しない手段を有する
ことを特徴とする請求項１又は２のいずれかに記載の同期回路。
【請求項４】
前記第１のレジスタが保持している計数値Ｎｉを入力とし、前記計数値Ｎｉの平均値により、前記下限値Ｎａと前記上限値Ｎｂを変更する第１の外部回路を有することを特徴とする請求項３に記載の同期回路。
【請求項５】
前記リセット信号発生回路は、前記モード判定回路が前記第１のモード判定信号を出力しているときには、前記基準値Ｎｒの値を（Ｎｉ＋Ｎｊ）又は（Ｎｉ−Ｎｊ）とし、前記モード判定回路が前記第２のモード判定信号を出力しているときには、前記基準値Ｎｒの値を所定の自走周期Ｎｆとする手段を有することを特徴とする請求項３又は４のいずれかに記載の同期回路。
【請求項６】
前記第１のレジスタが保持している計数値Ｎｉを入力とし、前記計数値Ｎｉの平均値により、前記自走周期Ｎｆを変更する第２の外部回路を有することを特徴とする請求項５に記載の同期回路。
【請求項７】
前記リセット信号発生回路は、
前記第１のレジスタに保持されている計数値Ｎｉと前記第２のレジスタに保持されている計数値Ｎｏが等しいとき、または前記基準エッジが入力されたタイミングで前記リセット信号を発生したときのいずれかの場合には、前記基準値ＮｒをＮｉより大きく、かつ、（Ｎｉ＋Ｎｊ）よりも小さい値とする手段を有することを特徴とする請求項１から６までのいずれかに記載の同期回路。
【請求項８】
前記基準エッジと、前記第１のカウンタの計数値を入力とし、前記第１のカウンタの計数値が所定値以下である場合には前記基準エッジを出力せず、前記第１のカウンタの計数値が所定値より大きい場合には前記基準エッジを出力するノイズマスク回路を有し、
前記第１のカウンタは、更に、前記ノイズマスク回路の出力信号を入力とし、前記ノイズマスク回路の出力信号によって計数値をリセットする手段を有する
ことを特徴とする請求項１から７までのいずれかに記載の同期回路。
【請求項９】
前記基準エッジと、前記第２のカウンタの計数値と、前記リセット信号と、前記第１のカウンタの計数値とを入力とし、
前記基準エッジが入力されたときの前記第２のカウンタの計数値、または前記リセット信号発生回路が前記リセット信号を発生したときの前記第１のカウンタの計数値のいずれかの値を所定の閾値と比較することによって、前記基準エッジが前記リセット信号に対して遅れている、または進んでいることを検出する位相検出回路を有し、
前記リセット信号発生回路は、更に、前記位相検出回路の検出結果を入力とし、
前記モード判定回路が前記第１のモード判定信号を出力しており、かつ前記位相検出回路によって前記基準エッジが前記リセット信号に対して進んでいると判定されたときには、前記基準値Ｎｒを（Ｎｉ−Ｎｊ）以上Ｎｉ以下の値に設定し、
前記モード判定回路が第１のモード判定信号を出力しており、かつ前記位相検出回路によって前記基準エッジが前記リセット信号に対して遅れていると判定されたときには、ＮｒをＮｉ以上（Ｎｉ＋Ｎｊ）以下の値に設定する手段を有する
ことを特徴とする請求項３から８までのいずれかに記載の同期回路。
【請求項１０】
前記リセット信号発生回路は、少なくとも前記第１のレジスタが保持している計数値Ｎｉに基づいて状態遷移を行うステートマシンと、前記基準値Ｎｒを少なくとも前記ステートマシンの状態に応じて決定する手段とを有することを特徴とする請求項１から９までのいずれかに記載の同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置又は記録再生装置等の映像機器に用いられる同期回路に関し、特に、入力される同期信号の周期変動を抑制して周期変動の少ない安定な同期信号を出力する同期回路に関するものである。
【０００２】
【従来の技術】
一般に、映像機器において映像の表示又は記録に用いられる同期信号は、安定な周期を持つことが要求される。しかし、入力が無信号状態になっているときには同期信号は検出されず、またアンテナで受信される電波が弱過ぎる場合や、受信チャンネルの切り替えが行われた直後等には、一時的に同期信号の周期が乱れることがある。このため、入力された同期信号の周期が乱れた場合であっても、周期変動の少ない安定な同期信号を生成する方法が、例えば、特許第２，５８４，３０９号公報に提案されている。図１０は、この同期回路の構成を示すブロック図である。
【０００３】
図１０において、２２は垂直同期信号が入力される入力端子、２３は同期微分回路、２４はゲート信号発生回路、２５はリセット信号発生回路、２６はカウンタである。同期微分回路２３は、入力端子２２から入力された垂直同期信号の基準エッジを検出する。ゲート信号発生回路２４は、同期微分回路２３の出力と後述する第２の比較器３０、第３の比較器３１、無信号検出回路３２の出力とに基づいてゲート信号を生成する。リセット信号発生回路２５は、ゲート信号発生回路２４、同期微分回路２３、及び後述する第１の比較器２９の出力に基づいてリセット信号を生成する。カウンタ２６は、クロックに同期して計数を行い、リセット信号発生回路２５の出力であるリセット信号によって計数値をリセットする。
【０００４】
また、図１０において、２７は入力端子、２８は自走周期選択回路である。入力端子２７には、ゲートを開閉するタイミングを決定する２つの異なる値と、出力信号の自走周期を決定する２つの異なる値の合計４個のパラメータが入力される。自走周期選択回路２８は、後述する無信号検出回路３２の出力に応じて入力端子２７から入力される２つの異なる自走周期のいずれか一方を選択する。
【０００５】
また、図１０において、２９は第１の比較器、３０は第２の比較器、３１は第３の比較器、３２は無信号検出回路、３３は出力制御回路、３４は垂直同期信号の出力端子である。第１の比較器２９は、カウンタ２６の出力と自走周期選択回路２８で選択された自走周期を比較する。第２の比較器３０は、カウンタ２６の出力と入力端子２７から入力されたパラメータを比較してゲートを閉じるタイミングを検出する。第３の比較器３１は、カウンタ２６の出力と入力端子２７から入力されたパラメータを比較してゲートを開くタイミングを検出する。無信号検出回路３２は、同期微分回路２３の出力と第１の比較器２９の出力から入力端子２２より入力される垂直同期信号の状態を検出する。出力制御回路３３は、リセット信号発生回路２５、第１の比較器２９、第２の比較器３０の出力に基づいて短い周期の垂直同期信号が発生することを防止する。
【０００６】
図１０に示される同期回路は以下のように動作する。同期微分回路２３は、入力端子２２から入力される垂直同期信号の基準エッジを検出する毎にハイレベルを出力する。ゲート信号発生回路２４は、第３の比較器３１がゲートを開くタイミングを検出した後に立ち上がり、同期微分回路２３がハイレベルを出力するか、第２の比較器３０がゲートを閉じるタイミングを検出するか、無信号検出回路３２が無信号状態を検出してハイレベルを出力するかのいずれかの状態になった後に立ち下がる。リセット信号発生回路２５は、ゲート信号発生回路２４の出力がローレベルであるときにゲートを閉じて同期微分回路２３の出力を阻止し、ハイレベルであるときにゲートを開いて同期微分回路２３の出力を通過させ、これをカウンタ２６のリセット信号としてカウンタ２６に出力する。また、リセット信号発生回路２５は、カウンタ２６の計数値が自走周期選択回路２８によって選択された自走周期まで達したことを第１の比較器２９が検出したときにも、リセット信号を発生する。
【０００７】
入力端子２７から入力される４個のパラメータのうち、出力信号の出力周期を決定する２つの異なる値は、テレビジョン信号の規格等に規定されている垂直周期と、それよりも若干長い周期に相当する。自走周期選択回路２８は、無信号検出回路３２の出力が無信号状態を検出してハイレベルを出力しているときには規格に規定されている垂直周期を選択し、ローレベルを出力しているときには規格に規定されている垂直周期よりも若干長い周期を選択して出力する。無信号検出回路３２にはシフトレジスタが内蔵されており、同期微分回路２３がハイレベルを出力したときには初段のシフトレジスタにハイレベルを設定し、カウンタ２６の計数値が自走周期選択回路２８によって選択された自走周期まで達したことを第１の比較器２９が検出したときにはローレベルを設定する。初段のレジスタに値が設定されるときには同時に各段のレジスタ値を次段のレジスタにシフトさせる。従って、入力端子２２から垂直同期信号が入力されない無信号状態が一定期間続くと、全てのレジスタはハイレベルになる。無信号検出回路３２は内蔵シフトレジスタのレジスタ値が全てハイレベルであるときにはハイレベルを出力し、それ以外のときにはローレベルを出力する。出力制御回路３３は、カウンタ２６の計数値が自走周期選択回路２８によって選択された自走周期まで達したことを第１の比較器２９が検出してからゲート信号発生回路２４においてゲートが閉じられるまでの間、リセット信号発生回路２５の出力であるリセット信号の通過を阻止する。
【０００８】
このような従来の垂直同期回路においては、極端に長い又は短い垂直同期信号の発生を抑え、入力端子２２から垂直同期信号が入力されない無信号状態になったときにも安定した周期を持つ垂直同期信号を発生させることができる。
【０００９】
図１１（ａ）から（ｄ）まではそれぞれ、同期微分回路２３の出力信号、カウンタ２６の計数値、ゲート信号発生回路２４から出力されるゲート信号、リセット信号発生回路２５で発生するリセット信号、無信号検出回路３２の出力信号、出力端子３４から出力される垂直同期信号を示すタイミングチャートである。
【００１０】
図１１（ａ）は、入力端子２２から入力される垂直同期信号の周期が極端に短くなった場合に、垂直同期回路から短い周期の垂直同期信号が出力されるのを阻止する様子を示す。図１１（ａ）において、Ｔ１は同期微分回路２３の出力がハイレベルになってからゲートが開くまでの期間を示す。ゲートが開くタイミングは、カウンタ２６の計数値がＮ１になるときである。ゲートが閉じている間は同期微分回路２３の出力がリセット信号発生回路２５を通過できないため、リセット信号は発生せず、出力端子３４には短い周期の同期信号は現れない。
【００１１】
図１１（ｂ）は、入力端子２２から入力される垂直同期信号の周期が一時的に極端に長くなった場合に、自走の垂直同期信号を発生する様子を示す。図１１（ｂ）において、Ｔ２は規格に規定されている垂直周期よりも若干長い周期に相当する期間を示す。垂直同期信号が入力端子２２から定期的に入力されている間は、無信号検出回路３２の出力がローレベルとなるため、自走周期選択回路２８において選択される自走周期は規格に規定されている垂直周期よりも若干長いＴ２となる。このときのカウンタ２６の計数値はＮ２であるとし、第１の比較器２９がこのタイミングを検出したときに、リセット信号発生回路２５はリセット信号を発生する。また、Ｔ３はカウンタ２６がＮ２を計数してからゲート信号発生回路２４が第２の比較器３０の出力に基づいてゲートを閉じるまでの期間を示しており、ｔはＴ３よりも短いある期間を示している。自走の垂直同期信号を発生してからＴ３の期間が経過するまでに入力端子２２から入力される垂直同期信号は、出力制御回路３３によって出力を阻止され、出力端子３４には現れない。
【００１２】
図１１（ｃ）は、入力端子２２に入力される垂直同期信号がなくなり、無信号状態になった場合に、一定の周期を持つ自走の垂直同期信号を発生する様子を示す。図１１（ｃ）において、Ｔ４は規格に規定されている垂直周期に相当する期間である。無信号検出回路３２に４ビットシフトレジスタを使用した場合には、垂直同期信号の入力がない場合に自走の垂直同期信号が４回発生したときにシフトレジスタのレジスタ値が全てハイレベルとなって無信号検出回路３２の出力はハイレベルとなり、これ以後に自走周期選択回路２８において選択される自走周期はＴ２からＴ４に変化する。
【００１３】
図１１（ｄ）は、無信号検出回路が無信号状態を検出しているときに入力端子２２から垂直同期信号が入力されるようになった場合に、出力端子３４から出力される垂直同期信号を入力の垂直同期信号に同期するように引き込む様子を示す。入力端子２２から垂直同期信号が入力されると、無信号検出回路３２の出力はハイレベルからローレベルに変化し、それに伴って自走周期選択回路２８は自走周期をＴ４からＴ２に切り替える。Ｔ２は規格に規定されている垂直周期よりも若干長い周期に相当するから、入力端子２２から入力される垂直同期信号の周期がＴ４に近いときには、当初ゲート信号発生回路２４で発生するゲート信号によって阻止されていた同期微分回路２３の出力は、適当な時間が経過した後にゲート信号が開状態である期間に現れ、入出力間の垂直同期信号の同期が達成される。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記した従来の垂直同期回路は、ＮＴＳＣやＰＡＬ等の限られた幾つかの規格に適用することを想定したものである。従って、上記垂直同期回路を、上記規格以外の非標準信号を含む多くの映像信号フォーマットについて、広い範囲の垂直周期に対応させることは困難である。
【００１５】
広い範囲の垂直周期に対応するためには、ゲートが開く期間Ｔ１を小さくし、自走周期Ｔ２を大きな値としなければならない。このようにすると期間Ｔ１に近い周期を持つ垂直同期信号が入力されているときでも、垂直同期回路が自走状態になるときは一時的に垂直周期が自走周期Ｔ２と同じ値に大きく変動することになる。逆に、自走周期Ｔ２に近い周期を持つ垂直同期信号が一時的に乱れて期間Ｔ１に近い周期になったとしても、このときゲートは開状態になっているため短い周期の垂直同期信号は出力端子３４からそのまま出力され、出力の垂直同期信号にやはり大きな周期変動が生じてしまうという問題があった。
【００１６】
一方、安定な垂直周期を得るために期間Ｔ１をなるべく大きく、自走周期Ｔ２をなるべく小さくすると、そのままでは広い範囲の垂直周期に対応することができないので、入力される映像信号のフォーマットを何らかの方法で判別し、その判別結果に応じて入力端子２７から入力される制御パラメータを適切な値に設定し直す必要がある。しかし、無数に存在する規格外の非標準信号までを含めた場合、全てのフォーマットを正確に判別することは一般的に困難である。例えば、フォーマットの誤判別によって入力端子２２から入力される垂直同期信号の周期とＴ２がほぼ同じ値に設定されてしまった場合や、非常に安定な垂直周期を得るためにＴ２をなるべく小さい値に設定する必要が生じた場合等には、図１１（ｄ）のような場合に入出力間の垂直同期信号に周期の差がほとんどなくなってしまうため、入出力間の垂直同期信号を同期させる同期過程に非常に長い時間がかかってしまうという問題があった。
【００１７】
そこで、本発明は、上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、出力される同期信号の周期変動を抑制しつつ、広い範囲の周期を持つ入力の同期信号に対応することができる同期回路を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１に係る同期回路は、入力された第１の同期信号に基づいて第２の同期信号を生成する同期回路であって、前記第１の同期信号の立下りエッジ又は立上りエッジを基準エッジとして出力する同期微分回路と、前記基準エッジを入力とし、所定のクロックで計数を行い、前記基準エッジが入力されるたびに計数値をリセットする第１のカウンタと、
前記第１のカウンタの計数値を入力とし、前記第１のカウンタがリセットされる直前の計数値Ｎｉを保持する第１のレジスタと、リセット信号を発生するリセット信号発生回路と、前記リセット信号を入力とし、所定のクロックで計数を行い、前記リセット信号が入力されるたびに計数値をリセットする第２のカウンタと、前記第２のカウンタの計数値を入力とし、前記第２のカウンタがリセットされる直前の計数値Ｎｏを保持する第２のレジスタと、前記リセット信号を入力とし、前記リセット信号と周期が同じパルスを第２の同期信号として生成する同期パルス生成回路とを有し、前記リセット信号発生回路は、少なくとも前記基準エッジと、前記第１のレジスタが保持している計数値Ｎｉと、前記第２のカウンタの計数値と、前記第２のレジスタが保持している計数値Ｎｏを入力とする手段と、前記リセット信号発生回路が前記リセット信号を発生するタイミングを、前記第２のカウンタの計数値が所定値Ｎと等しくなったときであるか、前記第２のカウンタの計数値とＮｏとの差の絶対値が所定の周期変動の許容値Ｎｊ以下である期間内に、前記基準エッジが入力されたときのいずれかにする手段と、前記Ｎの値を、（Ｎｉ＋Ｎｊ）以下且つ（Ｎｉ−Ｎｊ）以上の範囲か、又は、所定の自走周期Ｎｆである基準値ＮｒがＮｏの値と等しいときにはＮｒに等しい値であり、ＮｒがＮｏの値よりも大きいときにはＮｏより大きく（Ｎｏ＋Ｎｊ）以下の値であり、ＮｒがＮｏの値よりも小さいときには（Ｎｏ−Ｎｊ）以上でＮｏより小さい値にする手段とを有することを特徴としている。
【００１９】
また、請求項２に係る同期回路は、前記リセット信号発生回路が、少なくとも前記基準エッジと前記第２のカウンタの計数値を入力としてタイミング信号を発生するタイミング信号発生回路と、前記第２のカウンタの計数値と前記リセット信号発生回路の出力であるリセット信号を入力とし、前記第２のカウンタの計数値が所定値以上になってから前記リセット信号発生回路が前記リセット信号を発生するまでの期間に開状態になり、それ以外のときには閉状態になるゲート信号を出力するゲート信号発生回路と、前記ゲート信号と前記タイミング信号を入力とし、前記ゲート信号が開状態であるときには前記タイミング信号を通過させて前記リセット信号として出力し、前記ゲート信号が閉状態であるときには前記タイミング信号の通過を阻止するゲート回路とを有することを特徴としている。
【００２０】
また、請求項３に係る同期回路は、前記第１のレジスタが保持している計数値Ｎｉを入力とし、前記計数値Ｎｉが、所定の第１の期間にわたって、所定の下限値Ｎａ以上かつ所定の上限値Ｎｂ未満であるときには第１のモード判定信号を出力し、Ｎｉが所定の第２の期間にわたってＮａ未満あるいはＮｂ以上であるときには第２のモード判定信号を出力し、いずれも満たされないときには直前に出力されていたモード判定信号を出力するモード判定回路を有し、前記リセット信号発生回路は、更に、前記モード判定回路のモード判定信号を入力として、前記モード判定回路から前記第２のモード判定信号が出力されているときには、前記第２のカウンタの計数値と前記第２のレジスタが保持している計数値Ｎｏとの差の絶対値が前記許容値Ｎｊ以下である期間内に、前記基準エッジが入力されても、前記リセット信号を発生しない手段を有することを特徴としている。
【００２１】
また、請求項４に係る同期回路は、前記第１のレジスタが保持している計数値Ｎｉを入力とし、前記計数値Ｎｉの平均値により、前記下限値Ｎａと前記上限値Ｎｂを変更する第１の外部回路を有することを特徴としている。
【００２２】
また、請求項５に係る同期回路は、前記リセット信号発生回路が、前記モード判定回路が前記第１のモード判定信号を出力しているときには、前記基準値Ｎｒの値を（Ｎｉ＋Ｎｊ）又は（Ｎｉ−Ｎｊ）とし、前記モード判定回路が前記第２のモード判定信号を出力しているときには、前記基準値Ｎｒの値を所定の自走周期Ｎｆとする手段を有することを特徴としている。
【００２３】
また、請求項６に係る同期回路は、前記第１のレジスタが保持している計数値Ｎｉを入力とし、前記計数値Ｎｉの平均値により、前記自走周期Ｎｆを変更する第２の外部回路を有することを特徴としている。
【００２４】
また、請求項７に係る同期回路は、前記リセット信号発生回路が、前記第１のレジスタに保持されている計数値Ｎｉと前記第２のレジスタに保持されている計数値Ｎｏが等しいとき、または前記基準エッジが入力されたタイミングで前記リセット信号を発生したときのいずれかの場合には、前記基準値ＮｒをＮｉより大きく、かつ、（Ｎｉ＋Ｎｊ）よりも小さい値とする手段を有することを特徴としている。
【００２５】
また、請求項８に係る同期回路は、前記基準エッジと、前記第１のカウンタの計数値を入力とし、前記第１のカウンタの計数値が所定値以下である場合には前記基準エッジを出力せず、前記第１のカウンタの計数値が所定値より大きい場合には前記基準エッジを出力するノイズマスク回路を有し、前記第１のカウンタは、更に、前記ノイズマスク回路の出力信号を入力とし、前記ノイズマスク回路の出力信号によって計数値をリセットする手段を有することを特徴としている。
【００２６】
また、請求項９に係る同期回路は、前記基準エッジと、前記第２のカウンタの計数値と、前記リセット信号と、前記第１のカウンタの計数値とを入力とし、前記基準エッジが入力されたときの前記第２のカウンタの計数値、または前記リセット信号発生回路が前記リセット信号を発生したときの前記第１のカウンタの計数値のいずれかの値を所定の閾値と比較することによって、前記基準エッジが前記リセット信号に対して遅れている、または進んでいることを検出する位相検出回路を有し、前記リセット信号発生回路は、更に、前記位相検出回路の検出結果を入力とし、前記モード判定回路が前記第１のモード判定信号を出力しており、かつ前記位相検出回路によって前記基準エッジが前記リセット信号に対して進んでいると判定されたときには、前記基準値Ｎｒを（Ｎｉ−Ｎｊ）以上Ｎｉ以下の値に設定し、前記モード判定回路が第１のモード判定信号を出力しており、かつ前記位相検出回路によって前記基準エッジが前記リセット信号に対して遅れていると判定されたときには、ＮｒをＮｉ以上（Ｎｉ＋Ｎｊ）以下の値に設定する手段を有することを特徴としている。
【００２７】
また、請求項１０に係る同期回路は、前記リセット信号発生回路が、少なくとも前記第１のレジスタが保持している計数値Ｎｉに基づいて状態遷移を行うステートマシンと、前記基準値Ｎｒを少なくとも前記ステートマシンの状態に応じて決定する手段とを有することを特徴としている。
【００２８】
【発明の実施の形態】
実施の形態１
図１は、本発明の実施の形態１に係る同期回路の構成を示すブロック図である。図１において、１は垂直同期信号ＶＩが入力される入力端子、２は所定の制御パラメータが入力される入力端子である。入力端子２に入力される制御パラメータとしては、出力される垂直同期信号ＶＯの周期変動の許容値Ｎｊ、同期範囲の下限値Ｎａ、同期範囲の上限値Ｎｂ、及び自走周期Ｎｆがある。
【００２９】
また、図１において、３は同期微分回路、４は第１のカウンタ、５は第１のレジスタである。同期微分回路３は、入力端子１から入力された垂直同期信号ＶＩの基準エッジを検出する。第１のカウンタ４は、クロックに同期して計数を行い、同期微分回路３が基準エッジを検出する毎に計数値をリセットする。第１のレジスタ５は、同期微分回路３が基準エッジを検出したときの第１のカウンタ４の計数値Ｎｉを、入力端子１から入力される垂直同期信号ＶＩの周期に相当する値として保持する。
【００３０】
また、図１において、６はモード判定回路、７はタイミング信号発生回路、８はゲート信号発生回路、９はゲート回路である。尚、タイミング信号発生回路７、ゲート信号発生回路８、及びゲート回路９は、リセット信号発生部３５を構成する。モード判定回路６は、入力端子１から入力される垂直同期信号ＶＩの同期範囲の下限値Ｎａ及び上限値Ｎｂに基づいて、垂直同期信号ＶＩの周期が所定の同期範囲内にあるか否かを判定する。タイミング信号発生回路７は、入力端子２から入力される周期変動の許容値Ｎｊと自走周期Ｎｆ、同期微分回路３の出力、第１のレジスタ５の出力、モード判定回路６の出力、後述する第２のカウンタ１０の出力、及び第２のレジスタ１１の出力に基づいて、タイミング信号ＴＳを生成する。ゲート信号発生回路８は、周期変動の許容値Ｎｊと後述する第２のカウンタ１０の出力とに基づいてゲート信号ＧＳを生成する。ゲート回路９は、タイミング信号発生回路７から出力されるタイミング信号ＴＳとゲート信号発生回路８から出力されるゲート信号ＧＳとに基づいて、第２のカウンタ１０をリセットするリセット信号ＲＳを出力する。
【００３１】
また、図１において、１０は第２のカウンタ、１１は第２のレジスタ、１２は同期パルス生成回路、１３は同期パルス生成回路１２で生成された垂直同期信号ＶＯを出力する出力端子である。第２のカウンタ１０は、クロックに同期して計数を行い、ゲート回路９がリセット信号ＲＳを出力する毎に計数値をリセットする。また、第２のレジスタ１１は、ゲート回路９がリセット信号ＲＳを出力したときの第２のカウンタ１０の計数値Ｎｏを、出力端子１３から出力される垂直同期信号ＶＯの周期に相当する値として保持する。同期パルス生成回路１２は、計数値Ｎｏに基づいて垂直同期信号ＶＯを生成する。
【００３２】
図１に示される同期回路は、以下のように動作する。先ず、同期微分回路３は、入力端子１に入力された垂直同期信号ＶＩの基準エッジを検出する毎にハイレベルを出力する。第１のカウンタ４は、同期微分回路３がハイレベルを出力する毎に計数値を０にリセットする。第１のレジスタ５は、同期微分回路３がハイレベルを出力したときの第１のカウンタ４の計数値Ｎｉを、垂直同期信号ＶＩの垂直周期に相当する値として保持する。モード判定回路６は、同期微分回路３がハイレベルを出力したときの第１のカウンタ４の計数値Ｎｉが所定の下限値Ｎａ以上であり、且つ、所定の上限値Ｎｂ未満であるときにハイレベル（図において“Ｈ”と表記する。）を、それ以外のときにはローレベル（図において“Ｌ”と表記する。）を出力する。
【００３３】
タイミング信号発生回路７は、モード判定回路６がハイレベルを出力している間は、（Ｎｉ＋Ｎｊ）（即ち、第１のレジスタ５に保持されている値Ｎｉに周期変動の許容値Ｎｊを加算した値）を基準値Ｎｒとして選択し、モード判定回路６がローレベルを出力している間は、Ｎｆ（即ち、自走周期）を基準値Ｎｒとして選択する。
【００３４】
そして、タイミング信号発生回路７は、モード判定回路６がハイレベルを出力している間は、第２のカウンタ１０の計数値Ｎが基準値Ｎｒ（＝Ｎｉ＋Ｎｊ）と等しくなったときに、タイミング信号ＴＳを発生する（図２（ｂ）参照）。また、タイミング信号発生回路７は、第２のカウンタ１０の計数値Ｎが（Ｎｏ＋Ｎｊ）（即ち、第２のレジスタ１１に保持されている値Ｎｏに周期変動の許容値Ｎｊを加算した値）と等しくなったときに、タイミング信号ＴＳを発生する（図２（ｅ）参照）。
【００３５】
また、タイミング信号発生回路７は、モード判定回路６がハイレベルを出力している間は、Ｎｏ−（Ｎｉ＋Ｎｊ）＞Ｎｊであるとき（即ち、第２のレジスタ１１に保持されている値Ｎｏと基準値Ｎｒ（＝Ｎｉ＋Ｎｊ）との差｛Ｎｏ−（Ｎｉ＋Ｎｊ）｝が周期変動の許容値Ｎｊよりも大きいとき）に、第２のカウンタ１０の計数値Ｎが（Ｎｏ−Ｎｊ）に等しくなったときにもタイミング信号ＴＳを発生する（図２（ｄ）参照）。また、タイミング信号発生回路７は、モード判定回路６がローレベルを出力している間は、Ｎｏ−Ｎｆ＞Ｎｊであるとき（即ち、（Ｎｏ−Ｎｆ）が周期変動の許容値Ｎｊよりも大きいとき）に、第２のカウンタ１０の計数値が（Ｎｏ−Ｎｊ）と等しくなったときにもタイミング信号ＴＳを発生する（図２（ｄ）参照）。
【００３６】
さらに、タイミング信号発生回路７は、モード判定回路６がハイレベルを出力している間に、同期微分回路３がハイレベルを出力したときにもタイミング信号ＴＳを発生する（図２（ａ）参照）。
【００３７】
さらにまた、タイミング信号発生回路７は、モード判定回路６がローレベルを出力している間に、第２のカウンタ１０の計数値Ｎが自走周期Ｎｆになったときにも、タイミング信号ＴＳを発生する（図２（ｂ）参照）。
【００３８】
ゲート信号発生回路８は、第２のカウンタ１０の計数値Ｎが（Ｎｏ−Ｎｊ）と等しくなったときに立ち上がり、ゲート回路９からリセット信号ＲＳが出力されたときに立ち下がるゲート信号ＧＳを生成する。
【００３９】
ゲート回路９は、ゲート信号発生回路８から出力されるゲート信号ＧＳがローレベルであるときにゲートを閉じてタイミング発生回路７で発生したタイミング信号ＴＳの通過を阻止し、ゲート信号ＧＳがハイレベルであるときにゲートを開いてタイミング信号ＴＳを通過させる。ゲート回路９を通過したタイミング信号ＴＳは、第２のカウンタ１０のリセット信号ＲＳとなる。
【００４０】
第２のカウンタ１０は、ゲート回路９がリセット信号ＲＳを出力する毎に計数値を０にリセットする。第２のレジスタ１１は、ゲート回路９がリセット信号ＲＳを発生したときの第２のカウンタ１０の計数値Ｎｏを、垂直同期信号ＶＯの周期に相当する値として保持する。同期パルス生成回路１２は、第２のカウンタ１０の計数値が０と等しいときにハイレベルとなる信号を、垂直同期信号ＶＯとして出力端子１３から出力する。
【００４１】
以上のように構成された垂直同期回路は、出力される垂直同期信号の周期変動を抑えつつ、広い範囲の垂直周期に対応することができる。
【００４２】
ゲート信号発生回路８で発生するゲート信号ＧＳが開状態になるのは第２のカウンタ１０の計数値が（Ｎｏ−Ｎｊ）となった後であり、少なくとも第２のカウンタ１０の計数値が（Ｎｏ＋Ｎｊ）となったときにはタイミング信号発生回路７においてタイミング信号ＴＳが発生する。このため、リセット信号ＲＳが発生するタイミングは、必ず（Ｎｏ−Ｎｊ）から（Ｎｏ＋Ｎｊ）までの間にある。リセット信号ＲＳの周期は、出力端子１３から出力される垂直同期信号ＶＯの周期に等しい。従って、出力端子１３から出力される垂直同期信号ＶＯの周期変動は必ず−ＮｊからＮｊまでに相当する範囲内に抑えられる。許容値Ｎｊの値は同期範囲を決定している下限値Ｎａと上限値Ｎｂとは無関係に決められているので、出力される垂直同期信号ＶＯの周期変動を抑制しながら同期範囲を任意の広い範囲に設定することが可能である。
【００４３】
タイミング信号ＴＳを発生するタイミングは、出力される垂直同期信号ＶＯの周期変動を抑制するだけではなく、入力される垂直同期信号ＶＩの周期が安定であるときには入力される垂直同期信号ＶＩに追随し、それ以外の場合には一定の自走周期を持つ垂直同期信号ＶＯを出力するように決められている。
【００４４】
以下、図２（ａ）から（ｅ）までを用いて、タイミング信号発生回路７の動作をより一層詳細に説明する。図２（ａ）から（ｅ）までには、各タイミング信号ＴＳが発生する条件をも併記している。図２において、Ｔｊ，Ｔｆ，Ｔｉ，Ｔｏはそれぞれ、制御パラメータＮｊ，Ｎｆ，Ｎｉ，Ｎｏの値に応じて決まる時間であり、Ｔｊは周期変動の許容値、Ｔｆは自走周期、Ｔｉは入力された垂直同期信号ＶＩの垂直周期、Ｔｏは出力された垂直同期信号ＶＯの垂直周期を示す。第２のカウンタ１０のリセットは、ゲート信号ＧＳがハイレベルである間に最も早く発生したタイミング信号ＴＳを受信したときになされる。
【００４５】
図３は、第２のカウンタ１０の計数値をリセットするリセット信号ＲＳが発生するときの第２のカウンタ１０の計数値を、第２のレジスタ１１に保持されている値Ｎｏに応じて示した図である。図３においては、モード判定回路６の出力がハイレベルであるときと、それ以外の場合とで分けて示している。
【００４６】
先ず、図３（ａ）により、モード判定回路６の出力がハイレベルである場合について説明する。出力された垂直同期信号ＶＯの垂直周期Ｎｏが入力された垂直同期信号ＶＩの垂直周期Ｎｉ未満であるときに（図３（ａ）の下側のＮｉ未満の範囲）、第２のカウンタ１０の計数値が（Ｎｏ＋Ｎｊ）であると（図３（ａ）の上側の（Ｎｏ＋Ｎｊ）の範囲）、リセット信号発生回路３５のゲート回路９からリセット信号ＲＳが出力される。
【００４７】
また、出力された垂直同期信号ＶＯの垂直周期Ｎｏが入力された垂直同期信号ＶＩの垂直周期Ｎｉ以上であり、且つ、（Ｎｉ＋２Ｎｊ）未満であるときに（図３（ａ）の下側のＮｉから（Ｎｉ＋２Ｎｊ）までの範囲）、第２のカウンタ１０の計数値が（Ｎｉ＋Ｎｊ）であると（図３（ａ）の上側の（Ｎｉ＋Ｎｊ）の範囲）、リセット信号発生回路３５のゲート回路９からリセット信号ＲＳが出力される。
【００４８】
また、出力された垂直同期信号ＶＯの垂直周期Ｎｏが（Ｎｉ＋２Ｎｊ）以上であるときに（図３（ａ）の下側の（Ｎｉ＋２Ｎｊ）以上の範囲）、第２のカウンタ１０の計数値が（Ｎｏ−Ｎｊ）であると（図３（ａ）の上側の（Ｎｏ−Ｎｊ）の範囲）、リセット信号発生回路３５のゲート回路９からリセット信号ＲＳが出力される。但し、同期微分回路３の出力が最も早いタイミング信号ＴＳになるときには、Ｎｏの値に関わらず、同期微分回路３の出力が第２のカウンタ１０のリセットを行う。
【００４９】
次に、図３（ｂ）により、モード判定回路６の出力がローレベルである場合について説明する。出力された垂直同期信号ＶＯの垂直周期Ｎｏが（Ｎｆ−Ｎｊ）未満であるときに（図３（ｂ）の下側の（Ｎｆ−Ｎｊ）未満の範囲）、第２のカウンタ１０の計数値が（Ｎｏ＋Ｎｊ）であると（図３（ｂ）の上側の（Ｎｏ＋Ｎｊ）の範囲）、リセット信号発生回路３５のゲート回路９からリセット信号ＲＳが出力される。
【００５０】
また、出力された垂直同期信号ＶＯの垂直周期Ｎｏが（Ｎｆ−Ｎｊ）以上で、且つ、（Ｎｆ＋Ｎｊ）未満であるときに（図３（ｂ）の下側の（Ｎｆ−Ｎｊ）から（Ｎｆ＋Ｎｊ）までの範囲）、第２のカウンタ１０の計数値が自走周期Ｎｆであると（図３（ｂ）の上側のＮｆの範囲）、リセット信号発生回路３５のゲート回路９からリセット信号ＲＳが出力される。
【００５１】
また、出力された垂直同期信号ＶＯの垂直周期Ｎｏが（Ｎｆ＋Ｎｊ）以上であるときに（図３（ｂ）の下側の（Ｎｆ＋Ｎｊ）以上の範囲）、第２のカウンタ１０の計数値が（Ｎｏ−Ｎｊ）であると（図３（ｂ）の上側の（Ｎｏ−Ｎｊ）の範囲）、リセット信号発生回路３５のゲート回路９からリセット信号ＲＳが出力される。
【００５２】
図３に示される制御は、入力される垂直同期信号ＶＩの垂直周期が同期範囲内であれば、出力される垂直同期信号ＶＯの垂直周期は基本的に（Ｔｉ＋Ｔｊ）（即ち、入力の垂直周期に許容値を加算した値）に次第に近づき、同期範囲外であれば出力された垂直同期信号ＶＯの垂直周期は自走周期Ｔｆに次第に近づくことを示している。
【００５３】
このような制御の特徴が、安定な周期を持つ垂直同期信号ＶＯを生成することを図４のタイミングチャートを用いて説明する。図４（ａ）から（ｃ）までは、同期微分回路３の出力信号、モード判定回路６の出力信号、タイミング信号発生回路７で発生するタイミング信号ＴＳ、ゲート信号発生回路８で発生するゲート信号ＧＳ、ゲート回路９で発生したリセット信号ＲＳを示す。尚、出力端子１３から出力される垂直同期信号ＶＯはリセット信号ＲＳと同じ周期を持つため、図示しない。
【００５４】
図４（ａ）は、入力端子１から入力される垂直同期信号ＶＩがなくなり、無信号状態になった場合に、一定の周期Ｔｆを持つ自走の垂直同期信号ＶＯを発生する場合を示したものである。ある時点における入力信号の垂直周期をＴｉと表わし、フィールド毎に変化する値について特にｎフィールド目の値であることを示すときには、Ｔｉ（ｎ）のように表わす。ｎフィールド目の垂直同期信号ＶＩが途中から無信号状態になったとすると、このとき最後の垂直同期信号ＶＩが入力されてから同期範囲の上限値Ｔｂを経過した直後にモード判定回路６の出力はローレベルとなり、出力の垂直周期は自走周期Ｔｆに次第に近づくように制御される。ここで、Ｔｂは制御パラメータＮｂに対応する時間であり、同期範囲の上限値を示している。仮に、自走周期Ｔｆが（Ｔｉ（ｎ）＋３Ｔｊ）より大きく、且つ、（Ｔｉ（ｎ）＋４Ｔｊ）以下である場合には、図に示したように垂直周期がＴｉ（ｎ）である垂直同期信号ＶＯを出力してから４フィールド後に出力の垂直周期が自走周期Ｔｆとなって、この後は無信号状態が続く限り一定の周期Ｔｆを持つ垂直同期信号ＶＯを出力し続ける。
【００５５】
図４（ｂ）は、入力の垂直同期信号ＶＩが欠落したときに、それを補間して出力する場合を示した図である。最後に入力された垂直同期信号ＶＩの周期がＴｉ（ｎ）であったとすると、補間が行われるのは（Ｔｉ（ｎ）＋Ｔｊ）のタイミングであり、さらにほぼ垂直周期Ｔｉ（ｎ）後に垂直同期信号が入力されたとすると、入出力は直ちに同期して動作する。
【００５６】
図４（ｃ）は、一時的に非常に短い周期を持つ垂直同期信号が入力された場合に、周期変動を許容範囲内に抑えながら、再び入出力の垂直同期信号が同期する場合を示したものである。ある時点における入力の垂直周期をＴｉ（ｎ）と書き、次に入力される垂直同期信号の周期Ｔｉ（ｎ＋１）が同期範囲の下限値Ｔａよりも短い周期であったとする。ここで、下限値Ｔａは制御パラメータＮａに対応する時間である。このときモード判定回路６の出力は下限値Ｔａより短い垂直周期を検出した直後にローレベルとなり、出力の垂直周期を自走周期Ｔｆに近づけるように制御する。ここで垂直周期Ｔｉ（ｎ＋２）が下限値Ｔａと上限値Ｔｂで示される同期範囲内にあったとすると、モード判定回路６の出力は再びハイレベルとなり、今度は出力の垂直周期を入力の垂直周期よりも許容値Ｔｊだけ長い周期に近づけるように制御する。入力される垂直周期がｎ＋１フィールド目を除いて全てほぼ同じ周期であるとすると、出力の垂直周期は図のように変化し、当初はゲート信号ＧＳによって阻止されていた同期微分回路３の出力信号は、適当な時間が経過した後でゲート信号ＧＳによって阻止されない期間に現れ、入出力間の垂直同期信号の同期が達成される。ここで、入出力の垂直同期信号の同期が外れてから再び同期するまでの同期過程において、出力の垂直同期信号は入力の垂直同期信号よりも必ず許容値Ｔｊだけ長い周期を持っているため、同期過程に必要な時間は長くともせいぜい入力の周期の２乗を許容値Ｔｊで割った値程度であり、Ｎｊの値を適当に定めれば同期過程が極端に長くなるようなことはない。
【００５７】
以上説明したように、実施の形態１に係る同期回路では、広い範囲の垂直同期信号の周期に対応しつつ、常に安定な周期の垂直同期信号を得ることが可能であり、入力の垂直同期信号の周期が不安定な状態から安定な状態に変化したときにも、ある程度の短い期間内で出力の垂直同期信号ＶＯを入力の垂直同期信号ＶＩに同期するように引き込むことができる。
【００５８】
尚、実施の形態１においては、モード判定回路６は同期範囲の下限値Ｎａと上限値Ｎｂに基づいて判定を行う場合について説明したが、本発明はこれに限定されず、例えば、第１のレジスタ５の出力値と許容値Ｎｊを用いて、モード判定回路６がハイレベルを出力する条件を（Ｎｉ−Ｎｊ）以上（Ｎｉ＋Ｎｊ）以下等としてもよい。また、モード判定回路６がハイレベルを出力する条件を、下限値Ｎａ以上上限値Ｎｂ未満、且つ、（Ｎｉ−Ｎｊ）以上（Ｎｉ＋Ｎｊ）以下等としてもよい。
【００５９】
さらに、出力の垂直周期として下限値Ｎａと上限値Ｎｂで決まる同期範囲の一部範囲を除きたい場合等は、例外的に許容値Ｎｊよりも大きな周期変動を許して、前述した一部範囲の垂直周期を出力しないようにしても、この発明の特徴を損うものではない。
【００６０】
実施の形態２
実施の形態１は同期範囲を広く設定することによって広い範囲の垂直周期に対応する例であるが、実施の形態２では同期範囲は狭い範囲に保ち、入力の垂直周期の計測結果に応じて同期範囲を変えることで広い範囲の垂直周期に対応する例を示す。垂直同期信号は基本的に一定の周期毎に発生するものであるから、雑音を同期信号として誤検出することを防ぐ等の目的で同期範囲を狭くしておく方が望ましいことがある。
【００６１】
図５は、本発明の実施の形態２に係る同期回路の構成を示すブロック図である。尚、図５において、図１に示された構成と同一又は対応する構成には、同一の符号を付す。
【００６２】
図５において、１４はノイズマスク回路、１５は第１のカウンタ、１６は第１のレジスタ、１７は出力端子、１８はモード判定回路である。ノイズマスク回路１４は、入力端子２から入力される同期範囲の上限値と下限値の２つの制御パラメータと、第１のカウンタ１５の計数値と、モード判定回路１８の出力信号とに基づいて、同期微分回路３の出力信号の通過又は阻止を決定する。第１のカウンタ１５は、ノイズマスク回路１４がハイレベルを出力する毎に計数値を０にリセットする。但し、第１のカウンタ１５は、計数値がＮｂに等しくなったときには、計数値をＮｂとＮｆの差に相当する値にリセットする。第１のレジスタ１６は、過去４フィールドにわたる入力の垂直周期を保持する。出力端子１７からは、第１のレジスタ１６に保持されている過去４フィールド分の入力の垂直周期を出力する。モード判定回路１８は、過去４フィールドにわたって入力の垂直周期が同期範囲内にあるか否かを判定する。上記以外の部分について、実施の形態２は、実施の形態１と同様である。
【００６３】
次に、実施の形態１とは異なる部分の動作について説明する。ノイズマスク回路１４は、モード判定回路１８の出力信号がローレベルであるか、又は、第１のカウンタ１５の計数値が同期範囲の下限値Ｎａ以上且つ上限値Ｎｂ未満であるときに、同期微分回路３の出力信号を通過させる。これ以外のときには、同期微分回路３の出力を阻止する。
【００６４】
第１のレジスタ１６は、ノイズマスク回路１４の出力がハイレベルであるときの第１のカウンタ１５の計数値を入力の垂直周期に相当する値として、過去４フィールドにわたる入力の垂直周期を保持している。第１のレジスタ１６は、保持した値のうち最後に計測された垂直周期だけをタイミング信号発生回路７に出力する。出力端子１７からは、過去４フィールド分の入力の垂直周期が出力される。外部回路は、この値に基づいて入力端子２から入力される４個の制御パラメータのうちＮｊを除くＮａ，Ｎｂ，Ｎｆの３個のパラメータの値を変化させる。Ｎａ，Ｎｂ，Ｎｆの値の決め方については後述する。
【００６５】
モード判定回路１８は、４ビットのシフトレジスタで構成されている。モード判定回路１８は、ノイズマスク回路１４の出力がハイレベルとなったときの第１のカウンタ１５の計数値が同期範囲内であれば初段のレジスタにハイレベルを、そうでなければローレベルを設定する。モード判定回路１８は、初段のレジスタに値が設定されるときには各段のレジスタ値を次段にシフトさせる。モード判定回路１８の出力信号は４ビットシフトのレジスタ値が全てハイレベルであるときにはハイレベルを、全てローレベルであるときにはローレベルを出力し、これ以外の場合には以前の出力値を保持する。
【００６６】
上記のように構成された垂直同期回路は、雑音等の影響を抑えて安定な垂直同期信号を発生することができる。
【００６７】
雑音を効果的に除去するためには、ノイズマスク回路１４の動作を決定する制御パラメータＮａ，Ｎｂの値が重要である。実施の形態２においては、先ず、出力端子１７から出力される過去４フィールド分の入力の垂直周期の平均値を求め、この平均値が下限値Ｎｃ及び上限値Ｎｄで決まる所定の範囲内であるときはＮｆをこの平均値に設定し、ＮａにはＮｆよりも若干小さい値を、ＮｂにはＮｆよりも若干大きい値を設定する。平均値が前述の所定の範囲内にないときには、以前のＮｆ，Ｎａ，Ｎｂを保持するようにする。但し、Ｎａ，Ｎｂ，Ｎｆの決め方はこれに限ることなく、別の方法であってもよい。
【００６８】
ノイズマスク回路１４は、同期微分回路３の出力がハイレベルとなっても、第１のカウンタ１５の計数値がＮａ未満又はＮｂ以上である場合にはこれを雑音とみなして出力を阻止する。ＮａとＮｂは入力の垂直周期に基づいて決定されているため、入力の垂直周期が安定であれば、入力端子１から入力される本来の垂直同期信号ＶＩをノイズマスク回路１４が雑音と誤判別する可能性は少ない。尚、前述したＮｃ及びＮｄは、実施の形態１におけるＮａ及びＮｂとほぼ同様の意味を持つパラメータであり、入力の垂直周期がＮｃとＮｄで決まる範囲内にあるときには出力の垂直周期をこれに追随させることができる。
【００６９】
以下に実施の形態２の同期回路の動作を説明する。図６（ａ）は、入力端子１から入力される垂直同期信号ＶＩに雑音が重畳したときにそれを除去して安定な垂直同期信号を発生する様子を示したものである。前述したように、ノイズマスク回路１４によって同期微分回路３の出力のうち周期がＴａ未満又はＴｂ以上のものは除去されるから、タイミング信号発生回路７やモード判定回路１８は雑音の影響を全く受けず、安定に動作することができる。
【００７０】
図６（ｂ）は、入力端子１から入力される垂直同期信号ＶＩの周期が変化した場合に、周期変動を抑えながら出力の垂直周期を入力の垂直周期に追随させる様子を示したものである。ある時点を境にして入力の垂直周期がＴｉ１からＴｉ２に変化したとする。ここで、垂直周期Ｔｉ２がＴｉ１に基づいて決定されていたＴａよりも短い周期であるとすれば、当初Ｔｉ２毎に入力される垂直同期信号はノイズマスク回路１４によって通過を阻止される。しかし、垂直周期Ｔｉ１に基づいて決定されていた自走周期Ｔｆ及び上限値Ｔｂに関して、（３Ｔｆ＋Ｔｂ）に相当する周期が経過した後には、モード判定回路１８の４ビットシフトレジスタのレジスタ値が全てローレベルとなるため、モード判定回路１８の出力はハイレベルからローレベルに変化し、ノイズマスク回路１４は同期微分回路３の出力を無条件に通過させるようになる。また、モード判定回路１８の出力がローレベルになると、タイミング発生回路７は同期微分回路３の出力を無視して、垂直周期Ｔｉ１と等しい自走周期Ｔｆ毎にタイミング信号ＴＳを発生させるようになる。さらに、ノイズマスク回路１４が周期Ｔｉ２の同期微分回路３の出力を通過させるようになると、第１のレジスタ１６に周期Ｔｉ２が保持されるようになるため、過去４フィールドの入力の垂直周期の平均はＴｉ１から次第にＴｉ２に近い値に変化する。これに対応して、Ｔａ，Ｔｂ，Ｔｆの各値も次第にＴｉ２に近い値となる。このようにして、例えば、図に示すように、出力の垂直周期は、実施の形態１で前述したタイミング信号発生回路７の動作によりフィールド毎に許容値Ｔｊだけ短くなりながら、最終的には（Ｔｉ２＋Ｔｊ）に次第に近づくように制御される。図示はされていないが、適当な時間が経過した後に出力の垂直周期を（Ｔｉ２＋Ｔｊ）に引き込むと、次は入出力間の垂直同期信号を同期させる同期過程に移行する。出力の垂直周期をＴｉ２から（Ｔｉ１＋Ｔｊ）に引き込むまでに必要な時間は、概ねＴｉ１とＴｉ２の差を許容値Ｔｊで割った値にＴｉ１とＴｉ２の平均値を乗じた程度の時間に相当する。許容値Ｎｊは、同期範囲を決める下限値Ｎａ及び上限値Ｎｂとは無関係に決定されているため、許容値Ｎｊを大きくして周期の引き込みを速めたとしても、同期範囲を任意の狭い範囲に保っておくことが可能である。
【００７１】
図６（ｃ）は、同期の外れた入出力の垂直同期信号を再び同期させる同期過程を示したものである。入出力の垂直周期がほぼ同じになったある時点でモード判定回路１８の出力がハイレベルになったとすると、出力の周期は自走周期Ｔｆから入力周期よりも許容値Ｔｊだけ長い周期に変化し、同期過程が始まる。これ以降は実施の形態１において図４（ｃ）を用いて説明したものと同じ経過をたどって入出力間の垂直同期信号の同期が達成される。このときも同期過程に必要な時間は長くともせいぜい入力の垂直周期の２乗を許容値Ｔｊで割った程度の時間である。許容値Ｎｊは、同期範囲の下限値Ｎａ及び上限値Ｎｂと無関係に決定されているため、許容値Ｎｊを大きくして同期過程を速めたとしても、同期範囲を任意の狭い範囲に保っておくことが可能である。
【００７２】
このように実施の形態２に係る同期回路では、同期範囲を狭く設定し、周期変動の許容範囲を比較的広い範囲に設定することによって、入力の垂直周期が安定な状態では出力の垂直周期の取りうる値を狭い同期範囲内に抑え、また入力の垂直周期が変化したときや、一時的に入力の垂直周期が乱れて入出力間の同期が外れた場合等でも、すばやく入出力間の垂直同期信号を同期させるようにすることができる。
【００７３】
尚、実施の形態２においては、周期変動の許容範囲を入力の垂直周期によらず−Ｔｊから許容値Ｔｊまでの一定の範囲であるとしたが、必要に応じて周期変動の許容範囲を入力の垂直周期に応じて変化させてもよい。例えば、Ｎｊを入力の垂直周期の２乗に比例した値に定めるとすれば、入力の垂直周期によらず同期過程を一定の時間以下に抑えることができる。
【００７４】
実施の形態３
実施の形態３は、ステートマシンを用いることにより、状態に応じて適切な周期の垂直同期信号を発生させる同期回路である。図７は、本発明の実施の形態３に係る同期回路の構成を示すブロック図である。尚、図７において、図５に示された構成と同一又は対応する構成には同一の符号を付す。
【００７５】
図７において、１９はモード判定回路、２０は位相検出回路、２１はリセット信号発生回路である。モード判定回路１９は、入力端子２から入力される同期範囲の下限値Ｎａ及び上限値Ｎｂと、ノイズマスク回路１４の出力と、第１のカウンタ１５の出力とに基づいて、入力された垂直同期信号ＶＩの垂直周期が同期範囲内であるか否かを判定する。位相検出回路２０は、ノイズマスク回路１４の出力と、第２のカウンタ１０の出力と、第２のレジスタ１１の出力とに基づいて、入力された垂直同期信号ＶＩと出力される垂直同期信号ＶＯとの間の位相関係を検出する。リセット信号発生回路２１は、モード判定回路１９の出力と、ノイズマスク回路１４の出力と、ゲート信号発生回路８の出力と、位相検出回路２０の出力とに基づいて状態を遷移させるステートマシンを内蔵している。リセット信号発生回路２１は、内蔵されたステートマシンの状態と、ノイズマスク回路１４及びゲート信号発生回路８の出力信号と、入力端子２から入力される４つの制御パラメータＮｊ，Ｎａ，Ｎｂ，Ｎｆと、第１のレジスタ１６及び第２のレジスタ１１に保持されている入出力の垂直周期と、第２のカウンタ１０の計数値とに基づいて、第２のカウンタ１０をリセットするリセット信号ＲＳを生成する。
【００７６】
モード判定回路１９は、実施の形態２の場合と同様に、４ビットのシフトレジスタを内蔵する。このシフトレジスタは、初段と次段のレジスタ値がローレベルになったときにはローレベルを、全てのレジスタ値がハイレベルとなったときにはハイレベルを、それ以外のときは以前の出力値を保持する点のみが、実施の形態２のシフトレジスタと異なる。これによって、モード判定回路１９は、過去２フィールドにわたって入力の垂直周期が同期範囲外であるときにはローレベルを、過去４フィールドにわたって入力の垂直周期が同期範囲内であるときにはハイレベルを出力する。
【００７７】
位相検出回路２０は、出力の垂直同期信号ＶＯの位相が入力の垂直同期信号ＶＩの位相に対して進んでいるか遅れているかを判定する。即ち、位相検出回路２０は、ノイズマスク回路１４の出力がハイレベルである間に、第２のカウンタの計数値が、第２のレジスタ１１に保持されている出力の垂直周期の半分の値より大きければハイレベルを、それ以外のときにはローレベルを出力する。位相検出回路２０の出力信号は、第２のカウンタ１０の計数値が０にリセットされる毎に更新される。位相検出回路２０の出力がハイレベルであるときには、出力の垂直同期信号ＶＯの位相が入力の位相に対して遅れていることを示している。位相検出回路２０の出力がローレベルであるときには、出力の垂直同期信号ＶＯの位相が入力の位相に対して進んでいるか、又は、入力の垂直同期信号ＶＩが検出されなかったことを示している。
【００７８】
図８は、リセット信号発生回路２１に内蔵されているステートマシンの状態遷移を示している。ステートマシンは、図に示す「同期」、「自走」、「同期過程１」、「同期過程２」、「同期過程３」の５つの状態を取る。リセット信号発生回路２１は、ステートマシンの状態に応じてリセット信号ＲＳを出力するタイミングを制御する。図において、Ｎはリセット信号ＲＳを発生するときの第２のカウンタ１０の計数値を示す。
【００７９】
リセット信号発生回路２１は、ステートマシンの状態が「同期」であれば、▲１▼第２のカウンタ１０の計数値が同期範囲の上限値Ｎｂと等しいか、又は、▲２▼ゲート信号発生回路８の出力信号がハイレベルであり且つノイズマスク回路１４の出力信号がハイレベルであるときに、リセット信号ＲＳを発生する。
【００８０】
同様に、リセット信号発生回路２１は、ステートマシンの状態が「自走」であれば、▲１▼第２のレジスタ１１に保持されているＮｏと自走周期Ｎｆの差が周期変動の許容値Ｎｊより大きければ、第２のカウンタ１０の計数値Ｎが（Ｎｏ−Ｎｊ）であるときにリセット信号ＲＳを発生し、▲２▼ＮｏとＮｆの差の絶対値がＮｊ以下であれば第２のカウンタ１０の計数値ＮがＮｆであるときにリセット信号ＲＳを発生し、▲３▼ＮｏからＮｆを引いた値が−Ｎｊよりも小さければ第２のカウンタ１０の計数値Ｎが（Ｎｏ＋Ｎｊ）であるときにリセット信号ＲＳを発生する。
【００８１】
また、ステートマシンの状態が「同期過程１」であるときには、▲１▼Ｎｏ−Ｎｉ＞Ｎｊのときに、第２のカウンタ１０の計数値Ｎが（Ｎｏ−Ｎｊ）であるとき、▲２▼｜Ｎｏ−Ｎｉ｜≦Ｎｊのときに、第２のカウンタ１０の計数値ＮがＮｊであるとき、▲３▼Ｎｏ−Ｎｉ＜Ｎｊのときに、第２のカウンタ１０の計数値ＮがＮｏ＋Ｎｊであるときに、リセット信号ＲＳを発生する。
【００８２】
また、ステートマシンの状態が「同期過程２」であるときには、▲１▼第２のカウンタ１０の計数値ＮがＮｉ−Ｎｊであるときに、リセット信号ＲＳを発生する。
【００８３】
また、ステートマシンの状態が「同期過程３」であるときには、▲１▼第２のカウンタ１０の計数値ＮがＮｉ＋Ｎｊであるとき、▲２▼ゲート信号発生回路出力がハイレベルであり、ノイズマスク回路出力がハイレベルであるときに、リセット信号ＲＳを発生する。
【００８４】
さらに、図８は、ステートマシンの遷移条件についても示している。例えば、現在の状態が「同期」であるときには、モード判定回路１９の出力信号がローレベルであるときには「自走」に遷移し、それ以外の場合には特に図示していないが「同期」のままである。
【００８５】
同様に、現在の状態が「自走」であるときにはモード判定回路１９の出力信号がハイレベルになったときには「同期過程３」に遷移し、それ以外のときには「自走」のままである。
【００８６】
また、現在の状態が「同期過程１」であるときには、モード判定回路１９の出力信号がローレベルであるときには「自走」に遷移する。また、「同期過程１」であるときには、第２のカウンタ１０の値ＮがＮｉと等しくなったときにリセット信号ＲＳが発生し、且つ、このとき位相検出回路２０の出力がハイレベルであるときには「同期過程２」に遷移する。さらに、「同期過程１」であるときには、第２のカウンタ１０の値ＮがＮｉと等しくなったときにリセット信号ＲＳが発生し、且つ、このとき位相検出回路２０の出力がローレベルであるときには「同期過程３」に遷移する。さらに、「同期過程１」であるときにおいて上記以外の場合には、「同期過程１」に留まる。尚、「同期過程１」から「自走」への遷移はその他の遷移よりも優先され、第２のカウンタ１０の値ＮがＮｉと等しくなったときにリセット信号ＲＳが発生したとしても、モード判定回路１９の出力信号がローレベルであるときには「自走」に遷移する。このように点線で示す遷移は、他の状態へ遷移する条件が同時に満たされていたとしても優先される。現在の状態が「同期過程２」、「同期過程３」であるときの状態遷移についても図に示したとおりである。基本的にステートマシンの状態遷移はクロック毎に行われるが、「同期過程３」から「自走」に遷移する場合を除いて、誤動作を避けるためにゲート信号発生回路８の出力がハイレベルであるときには状態遷移は禁止される。
【００８７】
上記のように構成された同期回路は、現在の状態に応じた適切な周期の垂直同期信号を発生させることができる。先ず、現在の状態が「同期」であるときには、ノイズマスク回路１４とゲート信号発生回路８の出力信号がともにハイレベルになったときか、第２のカウンタ１０の計数値ＮがＮｂと等しくなったときにリセット信号ＲＳを発生する。ＮａとＮｂの差をＮｊよりも十分に小さい値に設定するとすれば、例えば、実施の形態１において図４（ｂ）に示したように入力の垂直同期信号ＶＩが欠落したときには（Ｎｉ＋Ｎｊ）ではなく、より周期変動の少ないＮｂで補間することができる。これにより、垂直同期信号ＶＩが欠落したときの周期変動を抑えるだけでなく、補間後に入力端子１から入力される垂直同期信号への同期化を容易にすることができる。この様子を図９（ａ）に示す。図９には、モード判定回路１９に内蔵されている４ビットシフトレジスタの値も例示している。
【００８８】
入力の垂直周期が一定の周期Ｔｉ１で入力され、現在の状態が「同期」であるときに、入力の垂直同期信号が欠落して見かけの垂直周期がＴｉ１の２倍になった。このとき最後に垂直同期信号が入力されてからＴｂ後にモード判定回路１９に内蔵されている４ビットシフトレジスタの初段のレジスタ値がローレベルとなり、同時に垂直同期信号が補間される。このとき実施の形態２で述べたように、第１のカウンタ１５はＮｂとＮｆの差に相当する値にリセットされるから、２Ｔｉ１後に入力される垂直同期信号の基準エッジは第１のカウンタ１５の計数値がＮａからＮｂの間にあるときに検出され、初段のレジスタ値は再びハイレベルとなる。従って、初段と次段のレジスタ値が両方ともローレベルとはならないため状態遷移は起こらず、現在の状態は「同期」に留まり、ＮｂとＮｆの差がＮｊよりも小さくなるように設定されていれば、補間後の次の出力の垂直同期信号として２Ｔｉ１後に現れる入力の垂直同期信号に同期した垂直同期信号が得られる。実施の形態１では（Ｔｉ１＋Ｔｊ）で補間するため、周期変動量の制約から次の出力の垂直周期を（Ｔｉ１−Ｔｊ）とすることはできず、２Ｔｉ１後に現れる入力の垂直同期信号に出力を同期させることはできない。
【００８９】
次に、現在の状態が「同期」であり、垂直周期Ｔｉ１の一定の周期で入力されていた垂直同期信号ＶＩが、一時的に同期範囲の下限値Ｔａよりも短い周期になった場合に、出力の垂直周期を再び入力の垂直周期に追随させる様子を図９（ｂ）に示す。図には、位相検出回路２０の出力信号とリセット信号発生回路２１に内蔵されているステートマシンの現在の状態についても示している。ある時点で下限値Ｔａよりも短い周期ｔの垂直同期信号が入力されると、周期ｔの値によってはこの垂直周期Ｔｉ１後に入力端子１から入力される垂直同期信号ＶＩは第１のカウンタ１５の計数値が下限値Ｎａから上限値Ｎｂまでの間にあるときに現れなくなり、ノイズマスク回路１４によって出力が阻止される。このときは同期微分回路３の出力が最後にノイズマスク回路１４を通過してから（Ｔｆ＋Ｔｂ）後に、モード判定回路１７の出力がローレベルとなると同時に状態は「同期」から「自走」に遷移する。同時に、ノイズマスク回路１４は、無条件に同期微分回路３の出力を通過させるようになり、ある程度の時間経過後、出力端子１７から出力される入力の垂直周期の平均値がほぼ垂直周期Ｔｉ１に等しくなるとモード判定回路はハイレベルを出力するようになる。このとき状態は「自走」から「同期過程１」に遷移する。図では、状態が「自走」である期間の図示を一部省略している。自走周期Ｔｆと垂直周期Ｔｉ１の差が許容値Ｔｊよりも小さいとすれば、「同期過程１」は直ぐに終了し、状態は「同期過程２」又は「同期過程３」に遷移する。このとき、特に、図９（ｂ）に示したように出力の垂直同期信号が入力に対して遅れており、位相検出回路２０の出力がハイレベルであったとすれば、状態は「同期過程３」から「同期過程２」に遷移する。「同期過程２」では出力の垂直周期が入力の垂直周期より許容値Ｔｊだけ短いため、出力の遅れ位相は次第に減少し、やがて位相検出回路２０の出力がローレベルになって「同期過程３」に遷移する。「同期過程２」から「同期過程３」に遷移したときには出力の進み位相は非常に小さいので、ほどなくノイズマスク回路１４の出力はゲート信号発生回路８によって阻止されない期間に現れ、「同期」状態に戻って再び入出力の同期が達成されることになる。入出力の垂直同期信号を同期させる同期過程において入出力の垂直同期信号の位相差を参照しているため、「同期過程３」が始まってから「同期」に戻るまでに必要な時間は長くとも入力周期の２乗を許容値Ｔｊの２倍で割った程度であり、実施の形態１や実施の形態２に比べて同期過程を約２倍程度速めることができる。
【００９０】
このようにステートマシンを用いて状態に応じた垂直周期を定めることによって、入出力の垂直同期信号が同期している状態での入力の周期変動を小さく抑えたり、同期過程を速めたりする等、より安定な垂直同期信号を得ることが可能である。
【００９１】
尚、実施の形態３においては、状態が「同期」であるときに第２のカウンタ１０の計数値が上限値パラメータＮｂになると、リセット信号ＲＳを発生する場合を説明したが、上限値パラメータＮｂに代えて、入力の周期よりも若干長い期間に相当する値を用いてもよい。
【００９２】
また、実施の形態１から３までにおいては、垂直同期信号の周期を安定化する垂直同期回路について説明したが、水平同期信号の周期を安定化する水平同期回路を構成する場合にもほぼ同様の手法を用いることができる。水平同期信号を扱う場合には、水平同期信号をクロックに同期化させることによって水平同期信号の基準エッジがジッタすることが望ましくない場合があるので、このような場合はカウンタを除くいくつかの回路をクロックを使用しない順序回路で構成する等として同期回路を実現することが可能である。
【００９３】
【発明の効果】
以上に説明したように、請求項１から６までの発明によれば、出力される同期信号の周期変動を抑制しつつ、広い範囲の周期を持つ入力の同期信号に対応することができるという効果がある。
【００９４】
また、請求項７の発明によれば、補間の周期を入力される同期信号の周期よりも若干長い値にすることによって、同期信号が一時的に欠落しても安定な周期の垂直同期信号を得ることができるという効果がある。
【００９５】
また、請求項８の発明によれば、ノイズマスク回路を用いて同期信号に重畳された雑音を除去することによって、雑音の影響を受けにくい安定な同期信号を発生できるという効果がある。
【００９６】
また、請求項９の発明によれば、位相検出回路を用いて入力される同期信号とリセット信号の位相差を検出し、位相差が小さくなるようにリセット信号の周期を決定することによって、入出力間の同期過程を短くすることができるという効果がある。
【００９７】
また、請求項１０の発明によれば、少なくとも入力信号の周期に基づいて状態遷移を行うステートマシンを設け、基準値は少なくともステートマシンの状態に応じて決定されるようにしたため、状態に応じて最適な基準値を設定することができ、安定な周期の垂直同期信号を得ることができるという効果がある。
【図面の簡単な説明】
【図１】  本発明の実施の形態１に係る同期回路の構成を示すブロック図である。
【図２】  （ａ）〜（ｅ）は、図１の同期回路のタイミング信号発生回路の動作を示す図である。
【図３】  （ａ）及び（ｂ）は、図１の同期回路のタイミング信号発生回路の動作を示す図である。
【図４】  （ａ）〜（ｃ）は、図１の同期回路の動作を示すタイミングチャートである。
【図５】  本発明の実施の形態２に係る同期回路の構成を示すブロック図である。
【図６】  （ａ）〜（ｃ）は、図５の同期回路の動作を示すタイミングチャートである。
【図７】  本発明の実施の形態３に係る同期回路の構成を示すブロック図である。
【図８】  図７の同期回路を構成するステートマシンの動作を示す状態遷移図である。
【図９】  （ａ）及び（ｂ）は、図７の同期回路の動作を示すタイミングチャートである。
【図１０】  従来の同期回路の構成を示すブロック図である。
【図１１】  （ａ）〜（ｄ）は、図１０の同期回路の動作を示すタイミングチャートである。
【符号の説明】
１，２  入力端子、  ３  同期微分回路、  ４，１５  第１のカウンタ、  ５，１６  第１のレジスタ、  ６，１８，１９  モード判定回路、  ７  タイミング信号発生回路、  ８  ゲート信号発生回路、  ９  ゲート回路、  ２１  リセット信号発生回路、  １０  第２のカウンタ、  １１  第２のレジスタ、  １２同期パルス生成回路、  １３，１７  出力端子、  １４  ノイズマスク回路、２０  位相検出回路、  ３５  リセット信号発生回路。
【図１】
0003998410.tif 000002
【図２】
0003998410.tif 000003
【図３】
0003998410.tif 000004
【図４】
0003998410.tif 000005
【図５】
0003998410.tif 000006
【図６】
0003998410.tif 000007
【図７】
0003998410.tif 000008
【図８】
0003998410.tif 000009
【図９】
0003998410.tif 000010
【図１０】
0003998410.tif 000011
【図１１】
0003998410.tif 000012