(57)【特許請求の範囲】
【請求項１】
電荷結合素子の出力信号と同一周期の複数種類のパルス信号を出力するパルス発生回路と、前記電荷結合素子の出力信号と前記パルス発生回路の第１のパルス信号のうちレベルがより低い方の信号を選択して出力する第１の混合回路と、前記電荷結合素子の出力信号と前記パルス発生回路の第２のパルス信号のうちレベルがより低い方の信号を選択して出力する第２の混合回路と、前記第２の混合回路の混合信号を遅延させる遅延回路と、前記第１の混合回路の混合信号と前記遅延回路の遅延信号の差をとる差分回路とを備え、
前記パルス発生回路から前記第１の混合回路に与える第１のパルス信号のハイレベルの位相は前記電荷結合素子の出力信号の信号レベル期間に一部重なり、前記第２の混合回路に与える第２のパルス信号のハイレベルの位相は前記電荷結合素子の出力信号のフィードスルーレベル期間に重なるように設定してあることを特徴とするノイズ低減回路。
【請求項２】
電荷結合素子の出力信号を遅延させる遅延回路と、前記電荷結合素子の出力信号と同一周期のパルス信号を出力するパルス発生回路と、前記電荷結合素子の出力信号と前記パルス発生回路のパルス信号のうちレベルがより低い方の信号を選択して出力する第１の混合回路と、前記遅延回路の遅延信号と前記パルス発生回路のパルス信号のうちレベルがより低い方の信号を選択して出力する第２の混合回路と、前記第１の混合回路の混合信号と前記第２の混合回路の混合信号の差をとる差分回路とを備え、
前記パルス発生回路のパルス信号のハイレベルの位相は前記電荷結合素子の出力信号の信号レベル期間に一部重なるように設定してあることを特徴とするノイズ低減回路。
【請求項３】
電荷結合素子の出力信号を反転させる反転回路と、前記反転回路の反転信号を遅延させる遅延回路と、前記電荷結合素子の出力信号と同一周期のパルス信号を出力するパルス発生回路と、前記電荷結合素子の出力信号と前記パルス発生回路のパルス信号のうちレベルがより低い方の信号を選択して出力する第１の混合回路と、前記遅延回路の遅延信号と前記パルス発生回路のパルス信号のうちレベルがより低い方の信号を選択して出力する第２の混合回路と、前記第１の混合回路の混合信号と前記第２の混合回路の混合信号の和をとる加算回路とを備え、
前記パルス発生回路のパルス信号のハイレベルの位相は前記電荷結合素子の出力信号の信号レベル期間に一部重なるように設定してあることを特徴とするノイズ低減回路。
【請求項４】
前記遅延回路の遅延量は、前記電荷結合素子の出力信号の信号レベル期間に対して、前記遅延回路の遅延信号におけるフィードスルーレベル期間が重なるように設定されていることを特徴とする請求項１から請求項３までのいずれかに記載のノイズ低減回路。
【請求項５】
前記電荷結合素子の出力信号は、リセットレベル期間、フィードスルーレベル期間および信号レベル期間の順で繰り返し生成されるようになっている請求項１から請求項４までのいずれかに記載のノイズ低減回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はノイズ低減回路に関するものであり、特に電荷結合素子（以下ＣＣＤという）のノイズを低減するノイズ低減回路に関する。
【０００２】
【従来の技術】
ＣＣＤは、一般に撮像素子として用いられているが、従来の撮像管に比べて小型、軽量、低消費電力、高信頼性という特長があり、更に、図形ひずみや焼き付きがないなどの利点もある。このため、当初、家庭用ＶＴＲ一体型カメラ等から採用され始め、近年では、高画質を要求される放送用カメラにまで広く使用されている。
【０００３】
ところで、このような高解像度化に際して問題となるのは、信号電荷量の低下に伴う感度の低下およびダイナミックレンジの低下である。このような問題を解決し、高解像度で高品質な画像を得るためにはノイズの低減化が不可欠である。このＣＣＤのノイズとして支配的なものは、ＣＣＤ出力に繰り返し現れるフィードスルーレベル期間と信号レベル期間とで相関があるリセットノイズや周波数に逆比例する１／ｆノイズ等である。
【０００４】
これらのノイズの低減を目指して、様々なノイズ低減方法が提案されている。その中でも、遅延差ノイズ除去法は、特公平５−９９８７号公報に詳しく記載されているが、ゲーティング回路を用いているため高域雑音の低域への折り返しが少なく、ノイズ低減効果の大きい有効な方法である。また、特開平４−１５９８８０号公報に記載されているように非加算混合回路（以下ＮＡＭ回路と記す）を用いた方法もある。
【０００５】
図８は従来の技術の遅延差ノイズ除去法を用いたノイズ低減回路の構成を示すブロック図である。このノイズ低減回路は、次のように構成されている。ＣＣＤ（電荷結合素子）５０の出力端子が差分回路５６の非反転入力端子（＋）に接続されているとともに、遅延回路５４の入力端子に接続され、遅延回路５４の出力端子が差分回路５６の反転入力端子（−）に接続されている。差分回路５６の出力端子がゲート回路５８の入力端子に接続され、ゲート回路５８の制御入力端子にパルス発生回路５５の出力端子が接続されている。ゲート回路５８の出力端子はローパスフィルタ（ＬＰＦ）５７の入力端子に接続されている。
【０００６】
図９は図８のノイズ低減回路の動作を示すタイミングチャートであり、図８における各信号Ｘａ〜Ｘｆを示している。
【０００７】
図９（ａ）は、ＣＣＤ５０から出力されるＣＣＤ出力信号Ｘａの波形を示す。このＣＣＤ出力信号Ｘａは、リセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖを順に繰り返す波形となっている。ＣＣＤ出力信号Ｘａにおいて、網点で示すフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔと信号レベル期間ｖにおけるノイズ成分Ｎｖとは相関性をもっている。
【０００８】
遅延回路５４は、ＣＣＤ５０からのＣＣＤ出力信号Ｘａを入力して所定の遅延時間τを遅延させ、その図９（ｂ）に示す遅延信号Ｘｂを差分回路５６に出力する。遅延時間τは、ＣＣＤ出力信号Ｘａの信号レベル期間ｖと遅延信号Ｘｂのフィードスルーレベル期間ｔとが重なるように設定されている。
【０００９】
ＣＣＤ５０のＣＣＤ出力信号Ｘａは差分回路５６の非反転入力端子（＋）に入力され、遅延回路５４の遅延信号Ｘｂは差分回路５６の反転入力端子（−）に入力される。差分回路５６は、ＣＣＤ出力信号Ｘａと遅延信号Ｘｂを入力して、両者の差分（Ｘａ−Ｘｂ）を演算し、その演算結果の図９（ｃ）に示す差分信号Ｘｃを出力する。
【００１０】
この差分回路５６の差分信号Ｘｃにおいては、図９（ａ）に示すＣＣＤ出力信号Ｘａでの信号レベル期間ｖのうちの一部の期間ｖ′では、互いに相関性をもっている信号レベル期間ｖにおけるノイズ成分Ｎｖとフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔとが打ち消し合うことになって、ノイズ成分Ｎｔ，Ｎｖが除去されている。
【００１１】
図９（ｄ）は、パルス発生回路５５からゲート回路５８に出力されるパルス信号Ｘｄの波形を示す。このパルス信号Ｘｄは、ＣＣＤ出力信号Ｘａと同一の周期をもち、差分信号Ｘｃにおける期間ｖ′のみにおいてハイレベルとなるように設定されている。
【００１２】
図９（ｅ）は、ゲート回路５８からの出力信号Ｘｅの波形を示している。すなわち、期間ｖ′において、パルス信号Ｘｄがハイレベルとなって、ゲート回路５８が開くため、ゲート回路５８に入力されてきた期間ｖ′での差分信号Ｘｃが出力される。この期間ｖ′での差分信号Ｘｃにはノイズ成分は含まれておらず、したがって、ゲート回路５８からの出力信号Ｘｅにもノイズ成分は含まれていない。
【００１３】
ローパスフィルタ５７は、ゲート回路５８からの出力信号Ｘｅを入力して、不要な高域成分を除去して平均化し、図９（ｆ）に示す最終の出力信号Ｘｆとして出力する。
【００１４】
図１０はＮＡＭ回路（非加算混合回路）を用いた方法のノイズ低減回路の構成を示すブロック図である。ＣＣＤ６０の出力端子は差分回路６６の非反転入力端子（＋）に接続されているとともに、第１の遅延回路６４ａの入力端子に接続され、第１の遅延回路６４ａの出力端子は差分回路６６の反転入力端子（−）に接続されている。差分回路６６の出力端子は第１のＮＡＭ回路６１の一方の入力端子に接続され、第１のＮＡＭ回路６１の他方の入力端子にはパルス発生回路６５の出力端子が接続されている。第１のＮＡＭ回路６１の出力端子は第２の遅延回路６４ｂの入力端子と第２のＮＡＭ回路６２の一方の入力端子に接続され、第２の遅延回路６４ｂの出力端子は第２のＮＡＭ回路６２の他方の入力端子に接続されている。第２のＮＡＭ回路６２の出力端子はローパスフィルタ６７の入力端子に接続されている。
【００１５】
図１１は図１０のノイズ低減回路の動作を示すタイミングチャートであり、図１０における各信号Ｙａ〜Ｙｈを示している。
【００１６】
図１１（ａ）は、ＣＣＤ６０から出力されるＣＣＤ出力信号Ｙａの波形を示す。このＣＣＤ出力信号Ｙａは、リセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖを順に繰り返す波形となっている。ＣＣＤ出力信号Ｙａにおいて、網点で示すフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔと信号レベル期間ｖにおけるノイズ成分Ｎｖとは相関性をもっている。
【００１７】
第１の遅延回路６４ａは、ＣＣＤ６０からのＣＣＤ出力信号Ｙａを入力して所定の遅延時間τを遅延させ、図１１（ｂ）に示す遅延信号Ｙｂを差分回路６６に出力する。遅延時間τは、ＣＣＤ出力信号Ｙａの信号レベル期間ｖと遅延信号Ｙｂのフィードスルーレベル期間ｔとが重なるように設定されている。
【００１８】
ＣＣＤ６０のＣＣＤ出力信号Ｙａは差分回路６６の非反転入力端子（＋）に入力され、第１の遅延回路６４ａの遅延信号Ｙｂは差分回路６６の反転入力端子（−）に入力される。差分回路６６は、ＣＣＤ出力信号Ｙａと遅延信号Ｙｂを入力して、両者の差分（Ｙａ−Ｙｂ）を演算し、その演算結果の図１１（ｃ）に示す差分信号Ｙｃを出力する。この差分回路６６の差分信号Ｙｃの形態は、図９（ｃ）のものと同様であり、図１１（ａ）に示すＣＣＤ出力信号Ｙａでの信号レベル期間ｖのうちの一部の期間ｖ′では、互いに相関性をもっている信号レベル期間ｖにおけるノイズ成分Ｎｖとフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔとが打ち消し合うことになって、ノイズ成分Ｎｔ，Ｎｖが除去されている。
【００１９】
図１１（ｄ）は、パルス発生回路６５から第１のＮＡＭ回路６１に出力されるパルス信号Ｙｄの波形を示す。このパルス信号Ｙｄは、ＣＣＤ出力信号Ｙａと同一の周期をもち、期間ｖ′以外の期間のみにおいてハイレベルとなるように設定されている。
【００２０】
パルス信号Ｙｄのピークツウピーク値Ｂ′は、差分信号Ｙｃのピークツウピーク値Ａ′よりも大きく設定する必要があるが、差分信号Ｙｃのピークツウピーク値Ａ′はＣＣＤ出力信号Ｙａのピークツウピーク値Ａの２倍であるから、パルス信号Ｙｄのピークツウピーク値Ｂ′は、ＣＣＤ出力信号Ｙａのピークツウピーク値Ａの２倍よりも大きなものに設定されている。したがって、パルス信号Ｙｄのハイレベルは差分信号Ｙｃの最大値よりも高くなり、パルス信号Ｙｄのローレベルは差分信号Ｙｃの最小値よりも低くなる。
【００２１】
第１のＮＡＭ回路６１は、差分信号Ｙｃとパルス信号Ｙｄを入力し、ＣＣＤ出力信号Ｙａのリセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖのいずれにおいても、差分信号Ｙｃとパルス信号Ｙｄのうちレベルがより高い方の信号を選択して出力する。したがって、第１のＮＡＭ回路６１からの混合信号Ｙｅは、図１１（ｅ）に示すような波形となる。この第１のＮＡＭ回路６１の混合信号Ｙｅの波形は、図１１（ａ）に示すＣＣＤ出力信号Ｙａの信号レベル期間ｖのうちの一部の期間ｖ′においては、図１１（ｃ）に示す差分信号Ｙｃの波形と同じであり、期間ｖ′以外の期間においては、図１１（ｄ）に示すパルス信号Ｙｄの波形と置換された波形となる。第１のＮＡＭ回路６１の混合信号Ｙｅは、第２の遅延回路６４ｂと第２のＮＡＭ回路６２に出力される。
【００２２】
第２の遅延回路６４ｂは、ＣＣＤ６０の周期の２分の１だけ混合信号Ｙｅを遅延して、図１１（ｆ）に示す遅延信号Ｙｆを第２のＮＡＭ回路６２に出力する。第２のＮＡＭ回路６２は、混合信号Ｙｅと遅延信号Ｙｆを入力し、ＣＣＤ出力信号Ｙａのリセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖのいずれにおいても、混合信号Ｙｅと遅延信号Ｙｆのうちレベルがより低い方の信号を選択して出力する。したがって、第２のＮＡＭ回路６２からの混合信号Ｙｇは、図１１（ｇ）に示すような波形となる。この第２のＮＡＭ回路６２の混合信号Ｙｇの波形は、混合信号Ｙｅのハイレベルあるいは同じことだが遅延信号Ｙｆのハイレベルを含んだものとなっている。
【００２３】
ローパスフィルタ６７は、第２のＮＡＭ回路６２からの混合信号Ｙｇを入力して、不要な高域成分を除去して平均化し、図１１（ｈ）に示す最終の出力信号Ｙｈとして出力する。
【００２４】
【発明が解決しようとする課題】
しかしながら、図８に示す遅延差ノイズ除去法を用いたノイズ低減回路では、ＣＣＤの高画素化が進み、１画素の周期が短くなるのに伴って、ゲート回路５８に使用するスイッチング回路も広帯域化が必要となり、充分なノイズ低減効果の実現が困難になるという不都合がある。
【００２５】
これに対し、図１０に示すＮＡＭ回路を用いた方法では、スイッチング動作を行わないため、ＣＣＤの高画素化に伴い、ノイズ低減回路の広帯域化が必要になっても、確実なノイズ低減効果が得られるという利点がある。
【００２６】
しかし、上記いずれの場合においても、ＣＣＤの高画素化に伴いノイズ低減回路の広帯域化が必要となり、消費電力が増大するという不都合がある。つまり、図９（ａ）、図１１（ａ）に示すリセットレベル期間ｒの振幅はＣＣＤ５０，６０の高画素化に伴い、１画素の周期が短くなるにつれて大きくなる。このため、ＣＣＤの出力信号のピークツウピーク値Ａは大きくなる。
【００２７】
従来のノイズ低減回路において使用される差分回路５６，６６のダイナミックレンジは図９（ｃ）、図１１（ｃ）から明らかなように、少なくともＡの２倍以上は必要となり、消費電力が増大する。また、差分回路５６の後段のゲート回路５８や、差分回路６６の後段の第１のＮＡＭ回路６１および第２のＮＡＭ回路６２についても同様にＡの２倍以上のダイナミックレンジが必要となり、消費電力が増大するという不都合がある。さらに、図１０におけるパルス発生回路６５としても、パルス信号Ｙｄのピークツウピーク値が大きく、その消費電力も増大するという課題もある。
【００２８】
本発明は上記した課題の解決を図るべく創作したものであって、高画素のＣＣＤに対しても低消費電力で充分なノイズの低減効果が得られるノイズ低減回路を提供することを目的としている。
【００２９】
【課題を解決するための手段】
本発明にかかわるノイズ低減回路は、パルス発生回路において電荷結合素子の出力信号と同一周期の複数種類のパルス信号を出力させ、ＮＡＭ回路（非加算混合回路）のようにレベルがより低い方の信号を選択して出力する混合回路として、第１の混合回路と第２の混合回路とを用い、第１の混合回路において電荷結合素子の出力信号とパルス発生回路の第１のパルス信号のうちレベルがより低い方の信号を選択させ、また、第２の混合回路において電荷結合素子の出力信号とパルス発生回路の第２のパルス信号のうちレベルがより低い方の信号を選択させ、さらに、遅延回路によって第２の混合回路の混合信号を遅延させた上で、差分回路において第１の混合回路の混合信号と遅延回路の遅延信号の差をとるように構成したものである。この構成によると、次のような作用がある。すなわち、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺することになるため、電荷結合素子の出力信号にのっているノイズを低減することができるのであるが、特に、差分をとる前に、電荷結合素子の出力信号に対して第１および第２のパルス信号との間でそれぞれレベルがより低い方の信号を選択するという処理を与えているので、パルス信号のピークツウピーク値を小さくすることができ、また、特に、電荷結合素子の高画素化に伴って画素周期が短くなっても、差分回路、混合回路（ＮＡＭ回路）、遅延回路のダイナミックレンジを小さくしてよく、これらパルス発生回路、差分回路、混合回路、遅延回路のそれぞれにおいて低消費電力化を図ることができる。
【００３０】
また、本発明にかかわる別のノイズ低減回路は、遅延回路において電荷結合素子の出力信号を遅延させ、パルス発生回路において電荷結合素子の出力信号と同一周期の１種類のパルス信号を出力させ、ＮＡＭ回路（非加算混合回路）のようにレベルがより低い方の信号を選択して出力する混合回路として、第１の混合回路と第２の混合回路とを用い、第１の混合回路において電荷結合素子の出力信号とパルス発生回路のパルス信号のうちレベルがより低い方の信号を選択させ、また、第２の混合回路において遅延回路の遅延信号とパルス発生回路のパルス信号のうちレベルがより低い方の信号を選択させた上で、差分回路において第１の混合回路の混合信号と第２の混合回路の混合信号の差をとるように構成したものである。この構成によると、次のような作用がある。すなわち、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺することになるため、電荷結合素子の出力信号にのっているノイズを低減することができるのであるが、特に、差分をとる前に、電荷結合素子の出力信号とその遅延信号に対してそれぞれパルス信号との間でレベルがより低い方の信号を選択するという処理を与えているので、パルス信号のピークツウピーク値を小さくすることができ、また、特に、電荷結合素子の高画素化に伴って画素周期が短くなっても、差分回路、混合回路（ＮＡＭ回路）のダイナミックレンジを小さくしてよく、これらパルス発生回路、差分回路、混合回路のそれぞれにおいて低消費電力化を図ることができる。さらには、パルス発生回路が出力するパルス信号が１種類ですむため、回路を簡素化することができ、一層の低消費電力化を図ることができる。
【００３１】
また、本発明にかかわるさらに別のノイズ低減回路は、反転回路において電荷結合素子の出力信号を正負反転させ、遅延回路において反転回路の反転信号を遅延させ、パルス発生回路において電荷結合素子の出力信号と同一周期の１種類のパルス信号を出力させ、ＮＡＭ回路（非加算混合回路）のようにレベルがより低い方の信号を選択して出力する混合回路として、第１の混合回路と第２の混合回路とを用い、第１の混合回路において電荷結合素子の出力信号とパルス発生回路のパルス信号のうちレベルがより低い方の信号を選択させ、また、第２の混合回路において遅延回路の遅延信号とパルス発生回路のパルス信号のうちレベルがより低い方の信号を選択させた上で、加算回路において第１の混合回路の混合信号と第２の混合回路の混合信号の和をとるように構成したものである。この構成によると、次のような作用がある。すなわち、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺することになるため、電荷結合素子の出力信号にのっているノイズを低減することができるのであるが、特に、電荷結合素子の出力信号とその反転後の遅延信号に対してそれぞれパルス信号との間でレベルがより低い方の信号を選択するという処理を与えた上で、その選択による２つの混合信号を加算しているので、電荷結合素子の高画素化に伴って画素周期が短くなっても、加算回路、混合回路（ＮＡＭ回路）のダイナミックレンジを小さくしてよく、これらパルス発生回路、加算回路、混合回路のそれぞれにおいて低消費電力化を図ることができる。さらには、パルス発生回路が出力するパルス信号が１種類ですむため、回路を簡素化することができ、一層の低消費電力化を図ることができる。とりわけ、パルス発生回路によるパルス信号のピークツウピーク値を充分に小さくすることができるため、電荷結合素子の高画素化に伴って画素周期が短くなっても、このパルス発生回路において大幅な低消費電力化を図ることができる。
【００３２】
本願第１の発明のノイズ低減回路は、電荷結合素子の出力信号と同一周期の複数種類のパルス信号を出力するパルス発生回路と、前記電荷結合素子の出力信号と前記パルス発生回路の第１のパルス信号のうちレベルがより低い方の信号を選択して出力する第１の混合回路と、前記電荷結合素子の出力信号と前記パルス発生回路の第２のパルス信号のうちレベルがより低い方の信号を選択して出力する第２の混合回路と、前記第２の混合回路の混合信号を遅延させる遅延回路と、前記第１の混合回路の混合信号と前記遅延回路の遅延信号の差をとる差分回路とを備え、前記パルス発生回路から前記第１の混合回路に与える第１のパルス信号のハイレベルの位相は前記電荷結合素子の出力信号の信号レベル期間に一部重なり、前記第２の混合回路に与える第２のパルス信号のハイレベルの位相は前記電荷結合素子の出力信号のフィードスルーレベル期間に重なるように設定してあることを特徴とするものである。この構成によると、次のような作用がある。すなわち、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺することになるため、電荷結合素子の出力信号にのっているノイズを低減することができるのであるが、特に、差分をとる前に、電荷結合素子の出力信号に対して第１および第２のパルス信号との間でそれぞれレベルがより低い方の信号を選択するという処理を与えているので、パルス信号のピークツウピーク値を小さくすることができ、また、特に、電荷結合素子の高画素化に伴って画素周期が短くなっても、差分回路、混合回路（ＮＡＭ回路）、遅延回路のダイナミックレンジを小さくしてよく、これらパルス発生回路、差分回路、混合回路、遅延回路のそれぞれにおいて低消費電力化を図ることができる。しかも、上記で説明した、電荷結合素子の出力信号にのっているノイズを低減することの前提としての、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺するという処理を適正なものとすることができる。
【００３４】
本願第２の発明のノイズ低減回路は、電荷結合素子の出力信号を遅延させる遅延回路と、前記電荷結合素子の出力信号と同一周期のパルス信号を出力するパルス発生回路と、前記電荷結合素子の出力信号と前記パルス発生回路のパルス信号のうちレベルがより低い方の信号を選択して出力する第１の混合回路と、前記遅延回路の遅延信号と前記パルス発生回路のパルス信号のうちレベルがより低い方の信号を選択して出力する第２の混合回路と、前記第１の混合回路の混合信号と前記第２の混合回路の混合信号の差をとる差分回路とを備え、前記パルス発生回路のパルス信号のハイレベルの位相は前記電荷結合素子の出力信号の信号レベル期間に一部重なるように設定してあることを特徴とするものである。この構成によると、次のような作用がある。すなわち、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺することになるため、電荷結合素子の出力信号にのっているノイズを低減することができるのであるが、特に、差分をとる前に、電荷結合素子の出力信号とその遅延信号に対してそれぞれパルス信号との間でレベルがより低い方の信号を選択するという処理を与えているので、パルス信号のピークツウピーク値を小さくすることができ、また、特に、電荷結合素子の高画素化に伴って画素周期が短くなっても、差分回路、混合回路（ＮＡＭ回路）のダイナミックレンジを小さくしてよく、これらパルス発生回路、差分回路、混合回路のそれぞれにおいて低消費電力化を図ることができる。さらには、パルス発生回路が出力するパルス信号が１種類ですむため、回路を簡素化することができ、一層の低消費電力化を図ることができる。しかも、上記で説明した、電荷結合素子の出力信号にのっているノイズを低減することの前提としての、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺するという処理を適正なものとすることができる。
【００３５】
本願第３の発明のノイズ低減回路は、電荷結合素子の出力信号を反転させる反転回路と、前記反転回路の反転信号を遅延させる遅延回路と、前記電荷結合素子の出力信号と同一周期のパルス信号を出力するパルス発生回路と、前記電荷結合素子の出力信号と前記パルス発生回路のパルス信号のうちレベルがより低い方の信号を選択して出力する第１の混合回路と、前記遅延回路の遅延信号と前記パルス発生回路のパルス信号のうちレベルがより低い方の信号を選択して出力する第２の混合回路と、前記第１の混合回路の混合信号と前記第２の混合回路の混合信号の和をとる加算回路とを備え、前記パルス発生回路のパルス信号のハイレベルの位相は前記電荷結合素子の出力信号の信号レベル期間に一部重なるように設定してあることを特徴とするものである。この構成によると、次のような作用がある。すなわち、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺することになるため、電荷結合素子の出力信号にのっているノイズを低減することができるのであるが、特に、電荷結合素子の出力信号とその反転後の遅延信号に対してそれぞれパルス信号との間でレベルがより低い方の信号を選択するという処理を与えた上で、その選択による２つの混合信号を加算しているので、電荷結合素子の高画素化に伴って画素周期が短くなっても、加算回路、混合回路（ＮＡＭ回路）のダイナミックレンジを小さくしてよく、これらパルス発生回路、加算回路、混合回路のそれぞれにおいて低消費電力化を図ることができる。さらには、パルス発生回路が出力するパルス信号が１種類ですむため、回路を簡素化することができ、一層の低消費電力化を図ることができる。とりわけ、パルス発生回路によるパルス信号のピークツウピーク値を充分に小さくすることができるため、電荷結合素子の高画素化に伴って画素周期が短くなっても、このパルス発生回路において大幅な低消費電力化を図ることができる。しかも、上記で説明した、電荷結合素子の出力信号にのっているノイズを低減することの前提としての、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺するという処理を適正なものとすることができる。
【００３７】
本願第４の発明のノイズ低減回路は、上記の本願第１〜第３の発明において、前記遅延回路の遅延量は、前記電荷結合素子の出力信号の信号レベル期間に対して、前記遅延回路の遅延信号におけるフィードスルーレベル期間が重なるように設定したものである。この構成によると、上記で説明した、電荷結合素子の出力信号にのっているノイズを低減することの前提としての、信号レベル期間におけるノイズ成分をフィードスルーレベル期間におけるノイズ成分によって相殺するという処理を適正なものとすることができる。
【００３８】
本願第５の発明のノイズ低減回路は、上記の本願第１〜第４の発明において、前記電荷結合素子の出力信号は、リセットレベル期間、フィードスルーレベル期間および信号レベル期間の順で繰り返し生成されるようになっているような出力信号を用いるものである。これは、電荷結合素子の出力信号の形態をより具体的に記述するものである。
【００３９】
以下、本発明にかかわるノイズ低減回路の具体的な実施の形態を図面に基づいて詳細に説明する。
【００４０】
〔実施の形態１〕
以下、本発明の実施の形態１のノイズ低減回路について図１、図２および図７を用いて説明する。
【００４１】
図１は本実施の形態１におけるノイズ低減回路の構成の一例を示すブロック図である。ＣＣＤ（電荷結合素子）１０の出力端子は第１のＮＡＭ回路（非加算混合回路）１１の一方の入力端子および第２のＮＡＭ回路１２の一方の入力端子に接続されており、第１のＮＡＭ回路１１のもう一方の入力端子および第２のＮＡＭ回路１２のもう一方の入力端子にはパルス発生回路１５の出力端子が接続されている。パルス発生回路１５は、ＣＣＤ１０の出力信号Ｓａの周期と同一周期の２種類のパルス信号Ｓｂ，Ｓｃを出力するように構成されている。これら２種類のパルス信号Ｓｂ，Ｓｃの違いについては、図２を用いて後述する。
【００４２】
これら２種類のパルス信号Ｓｂ，Ｓｃのうち、第１のパルス信号Ｓｂが第１のＮＡＭ回路１１に入力され、第２のパルス信号Ｓｃが第２のＮＡＭ回路１２に入力されるようになっている。第１のＮＡＭ回路１１は、入力されるＣＣＤ出力信号Ｓａと第１のパルス信号Ｓｂのうち低い方のレベルの信号を出力するようになっている。第１のＮＡＭ回路１１の出力信号をＳｅとする。また、第２のＮＡＭ回路１２も同様に、入力されるＣＣＤ出力信号Ｓａと第２のパルス信号Ｓｃのうち低い方のレベルの信号を出力するようになっている。第２のＮＡＭ回路１２から出力される混合信号をＳｄとする。
【００４３】
両ＮＡＭ回路１１，１２が低い方のレベルの信号を出力するようにする点については、図７を用いて後述する。
【００４４】
第２のＮＡＭ回路１２の出力端子は遅延回路１４の入力端子に接続され、遅延回路１４の出力端子は差分回路１６の一方の入力端子である反転入力端子（−）に接続されている。すなわち、第２のＮＡＭ回路１２の混合信号Ｓｄが遅延回路１４に入力されるようになっており、遅延回路１４による遅延信号Ｓｆが差分回路１６の反転入力端子（−）に入力されるようになっている。第１のＮＡＭ回路１１の出力端子は差分回路１６の他方の入力端子である非反転入力端子（＋）に接続されている。すなわち、第１のＮＡＭ回路１１の混合信号Ｓｅが差分回路１６の非反転入力端子（＋）に入力されるようになっている。
【００４５】
差分回路１６は、第１のＮＡＭ回路１１から非反転入力端子（＋）に入力した混合信号Ｓｅと遅延回路１４から反転入力端子（−）に入力した遅延信号Ｓｆとの差分を、Ｓｅ−Ｓｆ＝Ｓｇのように演算して、その演算結果の差分信号Ｓｇを出力するようになっている。差分回路１６の出力端子はローパスフィルタ（ＬＰＦ）１７の入力端子に接続され、ローパスフィルタ１７は不要な高域成分を除去した出力信号Ｓｈを出力するようになっている。
【００４６】
図７は第１のＮＡＭ回路１１や第２のＮＡＭ回路１２の具体的な回路構成を示す回路図である。直流電源Ｖccに定電流源Ｉａが接続され、第１のＰＮＰ型トランジスタＱ１と第２のＰＮＰ型トランジスタＱ２のエミッタどうしが接続されて定電流源Ｉａおよび出力端子Ｖout に接続され、両トランジスタＱ１，Ｑ２のコレクタどうしが接続されてグランドＧＮＤに接続されている。第１のＰＮＰ型トランジスタＱ１のベースが第１の入力端子Ｖin１となっており、第２のＰＮＰ型トランジスタＱ２のベースが第２の入力端子Ｖin２となっている。
【００４７】
第１の入力端子Ｖin１にＣＣＤ１０からのＣＣＤ出力信号Ｓａが入力され、第２の入力端子Ｖin２にパルス発生回路１５からの第１のパルス信号Ｓｂが入力されるものとする。ＣＣＤ出力信号Ｓａの電位が第１のパルス信号Ｓｂの電位よりも低レベルのときは、第１のＰＮＰ型トランジスタＱ１がエミッタフォロワとして働き、第２のＰＮＰ型トランジスタＱ２がオフ状態となるため、出力端子Ｖout からは、第１のＰＮＰ型トランジスタＱ１のベースである第１の入力端子Ｖin１に入力されるＣＣＤ出力信号Ｓａの電位がそのまま現れる。逆に、第１のパルス信号ＳｂがＣＣＤ出力信号Ｓａよりも低レベルのときは、第２のＰＮＰ型トランジスタＱ２がエミッタフォロワとして働き、第１のＰＮＰ型トランジスタＱ１がオフ状態となるため、出力端子Ｖout からは、第２のＰＮＰ型トランジスタＱ２のベースである第２の入力端子Ｖin２に入力される第１のパルス信号Ｓｂの電位がそのまま現れる。
【００４８】
以上は、第１のＮＡＭ回路１１についての説明であるが、第２のＰＮＰ型トランジスタＱ２の第２の入力端子Ｖin２にパルス発生回路１５からの第２のパルス信号Ｓｃが入力される第２のＮＡＭ回路１２についても同様である。すなわち、これら第１および第２のＮＡＭ回路１１，１２は、２つの信号が入力されたときに、低いレベルの方の信号を選択して出力するようになっている。
【００４９】
次に、図２に示すタイミングチャートを用いて本実施の形態１のノイズ低減回路の動作を説明する。
【００５０】
図２（ａ）は、ＣＣＤ１０から出力されるＣＣＤ出力信号Ｓａの波形を示す。このＣＣＤ出力信号Ｓａは、リセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖを順に繰り返す波形となっている。ＣＣＤ出力信号Ｓａにおいて、網点で示すフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔと信号レベル期間ｖにおけるノイズ成分Ｎｖとは相関性をもっている。
【００５１】
図２（ｂ）は、パルス発生回路１５から第１のＮＡＭ回路１１に出力される第１のパルス信号Ｓｂの波形を示す。この第１のパルス信号Ｓｂは、ＣＣＤ出力信号Ｓａと同一の周期をもち、ＣＣＤ出力信号Ｓａにおける信号レベル期間ｖの一部の期間ｖ′のみにおいてハイレベルとなるように設定されている。
【００５２】
図２（ｃ）は、パルス発生回路１５から第２のＮＡＭ回路１２に出力される第２のパルス信号Ｓｃの波形を示す。この第２のパルス信号Ｓｃは、ＣＣＤ出力信号Ｓａと同一の周期をもち、ＣＣＤ出力信号Ｓａにおけるフィードスルーレベル期間ｔの一部の期間ｔ′のみにおいてハイレベルとなるように設定されている。第１のパルス信号Ｓｂおよび第２のパルス信号Ｓｃのピークツウピーク値Ｂは、ＣＣＤ出力信号Ｓａのピークツウピーク値Ａよりも大きなものに設定されている。したがって、第１のパルス信号Ｓｂおよび第２のパルス信号ＳｃのハイレベルはＣＣＤ出力信号Ｓａの最大値よりも高くなり、第１のパルス信号Ｓｂおよび第２のパルス信号ＳｃのローレベルはＣＣＤ出力信号Ｓａの最小値よりも低くなる。
【００５３】
第１のＮＡＭ回路１１は、ＣＣＤ出力信号Ｓａと第１のパルス信号Ｓｂを入力し、ＣＣＤ出力信号Ｓａのリセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖのいずれにおいても、ＣＣＤ出力信号Ｓａと第１のパルス信号Ｓｂのうちレベルがより低い方の信号を選択して出力する。したがって、第１のＮＡＭ回路１１からの混合信号Ｓｅは、図２（ｅ）に示すような波形となる。この第１のＮＡＭ回路１１の混合信号Ｓｅの波形は、図２（ａ）に示すＣＣＤ出力信号Ｓａの信号レベル期間ｖのうちの一部の期間ｖ′においては、そのＣＣＤ出力信号Ｓａの波形と同じであり、期間ｖ′以外の期間においては、図２（ｂ）に示す第１のパルス信号Ｓｂの波形と置換された波形となる。第１のＮＡＭ回路１１の混合信号Ｓｅは、差分回路１６の非反転入力端子（＋）に出力される。
【００５４】
第２のＮＡＭ回路１２は、ＣＣＤ出力信号Ｓａと第２のパルス信号Ｓｃを入力し、ＣＣＤ出力信号Ｓａのリセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖのいずれにおいても、ＣＣＤ出力信号Ｓａと第２のパルス信号Ｓｃのうちレベルがより低い方の信号を選択して出力する。したがって、第２のＮＡＭ回路１２からの混合信号Ｓｄは、図２（ｄ）に示すような波形となる。この第１のＮＡＭ回路１１の混合信号Ｓｄの波形は、図２（ａ）に示すＣＣＤ出力信号Ｓａのフィードスルーレベル期間ｔのうちの一部の期間ｔ′においては、そのＣＣＤ出力信号Ｓａの波形と同じであり、期間ｔ′以外の期間においては、図２（ｃ）に示す第２のパルス信号Ｓｃの波形と置換された波形となる。
【００５５】
遅延回路１４は、第２のＮＡＭ回路１２からの混合信号Ｓｄを入力して所定の遅延時間τを遅延させ、その遅延信号Ｓｆを差分回路１６の反転入力端子（−）に出力する。遅延時間τは、図２（ｄ）に示す第２のＮＡＭ回路１２の混合信号Ｓｄの期間ｔ′が図２（ｅ）に示す第１のＮＡＭ回路１１の混合信号Ｓｅの期間ｖ′までシフトするための値をもつ遅延時間τに設定されている。換言すれば、ＣＣＤ出力信号Ｓａの信号レベル期間ｖに対して、遅延回路１４の遅延信号Ｓｆにおけるフィードスルーレベル期間ｔが重なるような遅延時間τに設定されている。その結果、そのシフトに対応する図２（ｆ）に示す遅延回路１４からの遅延信号Ｓｆの期間ｔ″は、第１のＮＡＭ回路１１の混合信号Ｓｅの期間ｖ′と丁度重なることになる。
【００５６】
差分回路１６は、期間ｖ′と期間ｔ″とが丁度重なった第１のＮＡＭ回路１１の混合信号Ｓｅと遅延回路１４からの遅延信号Ｓｆを入力して、両者の差分（Ｓｅ−Ｓｆ）を演算し、その演算結果の図２（ｇ）に示す出力信号Ｓｇを出力する。この差分回路１６の出力信号Ｓｇにおいては、互いに相関性をもっている信号レベル期間ｖにおけるノイズ成分Ｎｖとフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔとが打ち消し合うことになって、出力信号Ｓｇではノイズ成分Ｎｔ，Ｎｖが除去されている。
【００５７】
ローパスフィルタ１７は、差分回路１６からの出力信号Ｓｇを入力して、不要な高域成分を除去して平均化し、図２（ｈ）に示す最終の出力信号Ｓｈとして出力する。
【００５８】
以上のようにして、本実施の形態１のノイズ低減回路によれば、次のような利点が得られる。
【００５９】
従来の技術の遅延差ノイズ除去法を用いたノイズ低減回路と比べると、ゲート回路を用いておらず、スイッチング動作を行わないため、ＣＣＤ１０の高画素化に伴って画素周期が短くなっても、ノイズの低減を容易にかつ確実に行うことができる。また、差分回路１６のダイナミックレンジを、ＣＣＤ出力信号Ｓａのピークツウピーク値Ａの２分の１以下にすることができるため、差分回路１６において低消費電力化を図ることができる。
【００６０】
また、ＮＡＭ回路を用いた従来の技術のノイズ低減回路と比べると、パルス発生回路１５から出力するパルス信号Ｓｂ，Ｓｃのピークツウピーク値Ｂをより小さくすることができるため、ＣＣＤ１０の高画素化に伴って画素周期が短くなっても、パルス発生回路１５において低消費電力化を図ることができる。
【００６１】
さらに、ＮＡＭ回路１１，１２に入力される信号のピークツウピーク値が従来の技術の場合の２分の１になるため、ＣＣＤ１０の高画素化に伴って画素周期が短くなっても、ＮＡＭ回路１１，１２のダイナミックレンジを小さくすることができ、ＮＡＭ回路１１，１２において低消費電力化を図ることができる。
【００６２】
さらに、遅延回路１４のダイナミックレンジをＣＣＤ出力信号Ｓａのピークツウピーク値Ａの２分の１以下に小さくすることができるため、ＣＣＤ１０の高画素化に伴って画素周期が短くなっても、遅延回路１４においても低消費電力化を図ることができる。
【００６３】
〔実施の形態２〕
以下、本発明の実施の形態２のノイズ低減回路について図３および図４および図７を用いて説明する。
【００６４】
図３は本実施の形態２におけるノイズ低減回路の構成の一例を示すブロック図である。ＣＣＤ２０の出力端子は第１のＮＡＭ回路２１の一方の入力端子および遅延回路２４の入力端子に接続され、遅延回路２４の出力端子は第２のＮＡＭ回路２２の一方の入力端子に接続されている。遅延回路２４は、ＣＣＤ２０の出力信号Ｔａを入力して遅延し、その遅延信号Ｔｂを第２のＮＡＭ回路２２に入力するようになっている。第１のＮＡＭ回路２１のもう一方の入力端子および第２のＮＡＭ回路２２のもう一方の入力端子にはパルス発生回路２５の出力端子が接続されている。パルス発生回路２５は、ＣＣＤ１の出力信号Ｔａの周期と同一周期の１種類のパルス信号Ｔｃを出力するように構成されている。
【００６５】
第１のＮＡＭ回路２１は、入力されるＣＣＤ出力信号Ｔａとパルス信号Ｔｃのうち低い方のレベルの信号を出力するようになっている。第１のＮＡＭ回路２１の出力信号をＴｅとする。また、第２のＮＡＭ回路２２も同様に、入力される遅延信号Ｔｂとパルス信号Ｔｃのうち低い方のレベルの信号を出力するようになっている。第２のＮＡＭ回路２２の出力信号をＴｄとする。
【００６６】
低い方のレベルの信号を出力するための両ＮＡＭ回路２１，２２の回路構成は、実施の形態１の場合と同様に図７のようになっている。
【００６７】
第２のＮＡＭ回路２２の出力端子は差分回路２６の一方の入力端子である反転入力端子（−）に接続されている。すなわち、第２のＮＡＭ回路２２の混合信号Ｔｄが差分回路２６の反転入力端子（−）に入力されるようになっている。第１のＮＡＭ回路２１の出力端子は差分回路２６の他方の入力端子である非反転入力端子（＋）に接続されている。すなわち、第１のＮＡＭ回路２１の混合信号Ｔｅが差分回路２６の非反転入力端子（＋）に入力されるようになっている。
【００６８】
差分回路２６は、第１のＮＡＭ回路２１から非反転入力端子（＋）に入力した混合信号Ｔｅと第２のＮＡＭ回路２２から反転入力端子（−）に入力した混合信号Ｔｄとの差分を、Ｔｅ−Ｔｄ＝Ｔｆのように演算して、その演算結果の差分信号Ｔｆを出力するようになっている。差分回路２６の出力端子はローパスフィルタ（ＬＰＦ）２７の入力端子に接続され、ローパスフィルタ２７は不要な高域成分を除去した出力信号Ｔｇを出力するようになっている。
【００６９】
次に、図４に示すタイミングチャートを用いて本実施の形態２のノイズ低減回路の動作を説明する。
【００７０】
図４（ａ）は、ＣＣＤ２０から出力されるＣＣＤ出力信号Ｔａの波形を示す。このＣＣＤ出力信号Ｔａは、リセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖを順に繰り返す波形となっている。ＣＣＤ出力信号Ｔａにおいて、網点で示すフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔと信号レベル期間ｖにおけるノイズ成分Ｎｖとは相関性をもっている。
【００７１】
遅延回路２４は、ＣＣＤ２０からのＣＣＤ出力信号Ｔａを入力して所定の遅延時間τを遅延させ、その遅延信号Ｔｂを第２のＮＡＭ回路２２に出力する。遅延時間τは、ＣＣＤ出力信号Ｔａの信号レベル期間ｖと遅延信号Ｔｂのフィードスルーレベル期間ｔとが重なるように設定されている。
【００７２】
図４（ｃ）は、パルス発生回路２５から第１および第２のＮＡＭ回路２１，２２に出力されるパルス信号Ｔｃの波形を示す。このパルス信号Ｔｃは、ＣＣＤ出力信号Ｔａと同一の周期をもち、ＣＣＤ出力信号Ｔａにおける信号レベル期間ｖの一部の期間ｖ′のみにおいてハイレベルとなるように設定されている。
【００７３】
パルス信号Ｔｃのピークツウピーク値Ｂは、ＣＣＤ出力信号Ｔａのピークツウピーク値Ａよりも大きなものに設定されている。したがって、パルス信号ＴｃのハイレベルはＣＣＤ出力信号Ｔａの最大値よりも高くなり、そのローレベルはＣＣＤ出力信号Ｔａの最小値よりも低くなる。
【００７４】
第１のＮＡＭ回路２１は、ＣＣＤ出力信号Ｔａとパルス信号Ｔｃを入力し、ＣＣＤ出力信号Ｔａのリセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖのいずれにおいても、ＣＣＤ出力信号Ｔａとパルス信号Ｔｃのうちレベルがより低い方の信号を選択して出力する。したがって、第１のＮＡＭ回路２１からの混合信号Ｔｅは、図４（ｅ）に示すような波形となる。この第１のＮＡＭ回路２１の混合信号Ｔｅの波形は、図４（ａ）に示すＣＣＤ出力信号Ｔａの信号レベル期間ｖのうちの一部の期間ｖ′においては、そのＣＣＤ出力信号Ｔａの波形と同じであり、期間ｖ′以外の期間においては、図４（ｃ）に示すパルス信号Ｔｃの波形と置換された波形となる。第１のＮＡＭ回路２１の混合信号Ｔｅは、差分回路２６の非反転入力端子（＋）に出力される。
【００７５】
第２のＮＡＭ回路２２は、遅延信号Ｔｂとパルス信号Ｔｃを入力し、ＣＣＤ出力信号Ｔａのリセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖのいずれにおいても、遅延信号Ｔｂとパルス信号Ｔｃのうちレベルがより低い方の信号を選択して出力する。したがって、第２のＮＡＭ回路２２からの混合信号Ｔｄは、図４（ｄ）に示すような波形となる。この第２のＮＡＭ回路２２の混合信号Ｔｄの波形は、図４（ｂ）に示す遅延信号Ｔｂの期間ｖ′においては、その遅延信号Ｔｂの波形と同じであり、期間ｖ′以外の期間においては、図４（ｃ）に示すパルス信号Ｔｃの波形と置換された波形となる。
【００７６】
なお、遅延回路２４における遅延時間τは、図４（ｂ）に示す遅延信号Ｔｂの期間ｖ′ひいては図４（ｄ）に示す第２のＮＡＭ回路２２の混合信号Ｔｄの期間ｖ′が図４（ｅ）に示す第１のＮＡＭ回路２１の混合信号Ｔｅの期間ｖ′と重なるように、ＣＣＤ出力信号Ｔａをシフトして遅延信号Ｔｂとするための値をもつ遅延時間τに設定されている。その結果、図４（ｄ）に示す第２のＮＡＭ回路２２からの混合信号Ｔｄの期間ｖ′は、図４（ｅ）に示す第１のＮＡＭ回路２１の混合信号Ｔｅの期間ｖ′と丁度重なることになる。
【００７７】
差分回路２６は、期間ｖ′が丁度重なった第１のＮＡＭ回路２１の混合信号Ｔｅと第２のＮＡＭ回路２２からの混合信号Ｔｄを入力して、両者の差分（Ｔｅ−Ｓｄ）を演算し、その演算結果の図４（ｆ）に示す差分信号Ｔｆを出力する。この差分回路２６の差分信号Ｔｆにおいては、互いに相関性をもっている信号レベル期間ｖにおけるノイズ成分Ｎｖとフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔとが打ち消し合うことになって、差分信号Ｔｆではノイズ成分Ｎｔ，Ｎｖが除去されている。
【００７８】
ローパスフィルタ２７は、差分回路２６からの差分信号Ｔｆを入力して、不要な高域成分を除去して平均化し、図４（ｇ）に示す最終の出力信号Ｔｇとして出力する。
【００７９】
以上のようにして、本実施の形態２のノイズ低減回路によれば、次のような利点が得られる。
【００８０】
従来の技術の遅延差ノイズ除去法を用いたノイズ低減回路と比べると、ゲート回路を用いておらず、スイッチング動作を行わないため、ＣＣＤ２０の高画素化に伴って画素周期が短くなっても、ノイズの低減を容易にかつ確実に行うことができる。また、差分回路２６のダイナミックレンジを、ＣＣＤ出力信号Ｔａのピークツウピーク値Ａの２分の１以下にすることができるため、差分回路２６において低消費電力化を図ることができる。
【００８１】
また、ＮＡＭ回路を用いた従来の技術のノイズ低減回路と比べると、パルス発生回路２５から出力するパルス信号Ｔｃのピークツウピーク値Ｂをより小さくすることができるため、ＣＣＤ２０の高画素化に伴って画素周期が短くなっても、パルス発生回路２５において低消費電力化を図ることができる。
【００８２】
さらに、ＮＡＭ回路２１，２２に入力される信号のピークツウピーク値が従来の技術の場合の２分の１になるため、ＣＣＤ２０の高画素化に伴って画素周期が短くなっても、ＮＡＭ回路２１，２２のダイナミックレンジを小さくすることができ、ＮＡＭ回路２１，２２において低消費電力化を図ることができる。
【００８３】
加えて、実施の形態１に比べると、パルス発生回路２５より出力するパルス信号Ｔｃが１種類ですむため、さらに回路を簡素化することができ、低消費電力化を図ることができるという効果がある。
【００８４】
〔実施の形態３〕
以下、本発明の実施の形態３のノイズ低減回路について図５および図６および図７を用いて説明する。
【００８５】
図５は本実施の形態３におけるノイズ低減回路の構成の一例を示すブロック図である。ＣＣＤ３０の出力端子は第１のＮＡＭ回路３１の一方の入力端子および反転回路３３の入力端子に接続され、反転回路３３の出力端子は遅延回路３４の入力端子に接続され、遅延回路３４の出力端子は第２のＮＡＭ回路３２の一方の入力端子に接続されている。反転回路３３は、ＣＣＤ３０の出力信号Ｕａを正負反転して、反転信号Ｕｂとして出力するようになっている。遅延回路３４は、反転回路３３の反転信号Ｕｂを入力して遅延し、その遅延信号Ｕｃを第２のＮＡＭ回路３２に出力するようになっている。第１のＮＡＭ回路３１のもう一方の入力端子および第２のＮＡＭ回路３２のもう一方の入力端子にはパルス発生回路３５の出力端子が接続されている。パルス発生回路３５は、ＣＣＤ３０の出力信号Ｕａの周期と同一周期の１種類のパルス信号Ｕｄを出力するように構成されている。
【００８６】
第１のＮＡＭ回路３１は、入力されるＣＣＤ出力信号Ｕａとパルス信号Ｕｄのうち低い方のレベルの信号を出力するようになっている。第１のＮＡＭ回路３１の出力信号をＵｆとする。また、第２のＮＡＭ回路３２も同様に、入力される遅延信号Ｕｃとパルス信号Ｕｄのうち低い方のレベルの信号を出力するようになっている。第２のＮＡＭ回路３２の出力信号をＵｅとする。
【００８７】
低い方のレベルの信号を出力するための両ＮＡＭ回路３１，３２の回路構成は、実施の形態１の場合と同様に図７のようになっている。
【００８８】
第２のＮＡＭ回路３２の出力端子は加算回路３６の一方の入力端子に接続されている。すなわち、第２のＮＡＭ回路３２の混合信号Ｕｅが加算回路３６に入力されるようになっている。第１のＮＡＭ回路３１の出力端子は加算回路３６の他方の入力端子に接続されている。すなわち、第１のＮＡＭ回路３１の混合信号Ｕｆが加算回路３６に入力されるようになっている。
【００８９】
加算回路３６は、第１のＮＡＭ回路３１から入力した混合信号Ｕｆと第２のＮＡＭ回路３２から入力した遅延信号Ｕｅとの和を、Ｕｆ＋Ｕｅ＝Ｕｇのように演算して、その演算結果の加算信号Ｕｇを出力するようになっている。加算回路３６の出力端子はローパスフィルタ（ＬＰＦ）３７の入力端子に接続され、ローパスフィルタ３７は不要な高域成分を除去した出力信号Ｕｈを出力するようになっている。
【００９０】
次に、図６に示すタイミングチャートを用いて本実施の形態３のノイズ低減回路の動作を説明する。
【００９１】
図６（ａ）は、ＣＣＤ３０から出力されるＣＣＤ出力信号Ｕａの波形を示す。このＣＣＤ出力信号Ｕａは、リセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖを順に繰り返す波形となっている。ＣＣＤ出力信号Ｕａにおいて、網点で示すフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔと信号レベル期間ｖにおけるノイズ成分Ｎｖとは相関性をもっている。
【００９２】
反転回路３３は、ＣＣＤ３０からのＣＣＤ出力信号Ｕａを反転して、図６（ｂ）に示す波形の反転信号Ｕｂを生成し、その反転信号Ｕｂを遅延回路３４に出力する。遅延回路３４は、反転回路３３からの反転信号Ｕｂを入力して所定の遅延時間τを遅延させて、図６（ｃ）に示す遅延信号Ｕｃを生成し、その遅延信号Ｕｃを第２のＮＡＭ回路３２に出力する。遅延時間τは、ＣＣＤ出力信号Ｕａの信号レベル期間ｖと遅延信号Ｕｃのフィードスルーレベル期間ｔとが重なるように設定されている。
【００９３】
図６（ｄ）は、パルス発生回路３５から第１および第２のＮＡＭ回路３１，３２に出力されるパルス信号Ｕｄの波形を示す。このパルス信号Ｕｄは、ＣＣＤ出力信号Ｕａと同一の周期をもち、ＣＣＤ出力信号Ｕａにおける信号レベル期間ｖの一部の期間ｖ′のみにおいてハイレベルとなるように設定されている。
【００９４】
パルス信号Ｕｄのピークツウピーク値Ｃは、ＣＣＤ出力信号Ｕａのピークツウピーク値Ａよりもかなり小さなものに設定されている。すなわち、パルス信号Ｕｄのピークツウピーク値Ｃは、少なくともＣＣＤ出力信号Ｕａに含まれるノイズ成分の最大値Ｄの２倍よりも大きく設定されている。つまり、図６（ｄ）に示すピークツウピーク値Ｃは、Ｃ＞２×Ｄとなるように設定されている。
【００９５】
第１のＮＡＭ回路３１は、ＣＣＤ出力信号Ｕａとパルス信号Ｕｄを入力し、ＣＣＤ出力信号Ｕａのリセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖのいずれにおいても、ＣＣＤ出力信号Ｕａとパルス信号Ｕｄのうちレベルがより低い方の信号を選択して出力する。したがって、第１のＮＡＭ回路３１からの混合信号Ｕｆは、図４（ｆ）に示すような波形となる。この第１のＮＡＭ回路３１の混合信号Ｕｆの波形は、図４（ａ）に示すＣＣＤ出力信号Ｕａの信号レベル期間ｖのうちの一部の期間ｖ′においては、そのＣＣＤ出力信号Ｕａの波形と同じであり、期間ｖ′以外の期間においては、図４（ｄ）に示すパルス信号Ｕｄの波形と置換された波形となる。第１のＮＡＭ回路３１の混合信号Ｕｆは、加算回路３６の入力端子に出力される。
【００９６】
第２のＮＡＭ回路３２は、遅延信号Ｕｃとパルス信号Ｕｄを入力し、ＣＣＤ出力信号Ｕａのリセットレベル期間ｒ、フィードスルーレベル期間ｔおよび信号レベル期間ｖのいずれにおいても、遅延信号Ｕｃとパルス信号Ｕｄのうちレベルがより低い方の信号を選択して出力する。したがって、第２のＮＡＭ回路３２からの混合信号Ｕｅは、図４（ｅ）に示すような波形となる。この第２のＮＡＭ回路３２の混合信号Ｕｅの波形は、図４（ｃ）に示す遅延信号Ｕｃの期間ｖ′においては、その遅延信号Ｕｃの波形と同じであり、期間ｖ′以外の期間においては、図４（ｄ）に示すパルス信号Ｕｄの波形と置換された波形となる。
【００９７】
なお、遅延回路３４における遅延時間τは、図６（ｃ）に示す遅延信号Ｕｃの期間ｖ′ひいては図６（ｅ）に示す第２のＮＡＭ回路３２の混合信号Ｕｅの期間ｖ′が図６（ｆ）に示す第１のＮＡＭ回路３１の混合信号Ｕｆの期間ｖ′と重なるように、反転信号Ｕｂをシフトして遅延信号Ｕｃとするための値をもつ遅延時間τに設定されている。その結果、図６（ｅ）に示す第２のＮＡＭ回路３２からの混合信号Ｕｅの期間ｖ′は、第１のＮＡＭ回路３１の混合信号Ｕｆの期間ｖ′と丁度重なることになる。
【００９８】
加算回路３６は、期間ｖ′が丁度重なった第１のＮＡＭ回路３１の混合信号Ｕｆと第２のＮＡＭ回路３２からの混合信号Ｕｅを入力して、両者の和（Ｕｅ＋Ｕｆ）を演算し、その演算結果の図６（ｇ）に示す加算信号Ｕｇを出力する。この加算回路３６の加算信号Ｕｇにおいては、互いに相関性をもっている信号レベル期間ｖにおけるノイズ成分Ｎｖとフィードスルーレベル期間ｔにおけるノイズ成分Ｎｔとが打ち消し合うことになって、加算信号Ｕｇではノイズ成分Ｎｔ，Ｎｖが除去されている。
【００９９】
ローパスフィルタ３７は、加算回路３６からの加算信号Ｕｇを入力して、不要な高域成分を除去して平均化し、図６（ｈ）に示す最終の出力信号Ｕｈとして出力する。
【０１００】
以上のようにして、本実施の形態３のノイズ低減回路によれば、次のような利点が得られる。
【０１０１】
従来の技術の遅延差ノイズ除去法を用いたノイズ低減回路と比べると、ゲート回路を用いておらず、スイッチング動作を行わないため、ＣＣＤ３０の高画素化に伴って画素周期が短くなっても、ノイズの低減を容易にかつ確実に行うことができる。また、加算回路３６のダイナミックレンジを、ＣＣＤ出力信号Ｕａのピークツウピーク値Ａの２分の１以下にすることができるため、加算回路３６において低消費電力化を図ることができる。
【０１０２】
さらに、ＮＡＭ回路３１，３２に入力される信号のピークツウピーク値が従来の技術の場合の２分の１になるため、ＣＣＤ３０の高画素化に伴って画素周期が短くなっても、ＮＡＭ回路３１，３２のダイナミックレンジを小さくすることができ、ＮＡＭ回路３１，３２において低消費電力化を図ることができる。
【０１０３】
加えて、実施の形態１に比べると、パルス発生回路３５より出力するパルス信号Ｕｄが１種類ですむため、さらに回路を簡素化することができ、低消費電力化を図ることができるという効果がある。
【０１０４】
特に、パルス発生回路３５から出力するパルス信号Ｕｄのピークツウピーク値Ｃを充分に小さくすることができるため、ＣＣＤ３０の高画素化に伴って画素周期が短くなっても、パルス発生回路３５において大幅な低消費電力化を図ることができる。
【０１０５】
【発明の効果】
以上述べたように、本発明によれば、電荷結合素子の出力信号にのっているノイズを低減できるのはもちろん、差分をとる前に、電荷結合素子の出力信号に対してパルス信号との間でそれぞれレベルがより低い方の信号を選択するという処理を与えた上で、その選択による２つの混合信号の差分をとったり和を求めたりしているので、パルス信号のピークツウピーク値を小さくすることができ、また、特に、電荷結合素子の高画素化に伴って画素周期が短くなっても、差分回路や加算回路、混合回路（ＮＡＭ回路）、遅延回路のダイナミックレンジを小さくしてよく、これらパルス発生回路、差分回路または加算回路、混合回路、遅延回路のそれぞれにおいて低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１におけるノイズ低減回路の構成を示すブロック図
【図２】  本発明の実施の形態１におけるノイズ低減回路の動作を示すタイミングチャート
【図３】  本発明の実施の形態２におけるノイズ低減回路の構成を示すブロック図
【図４】  本発明の実施の形態２におけるノイズ低減回路の動作を示すタイミングチャート
【図５】  本発明の実施の形態３におけるノイズ低減回路の構成を示すブロック図
【図６】  本発明の実施の形態３におけるノイズ低減回路の動作を示すタイミングチャート
【図７】  本発明の実施の形態１〜３における第１のＮＡＭ回路、第２のＮＡＭ回路の具体的な回路構成を示す回路図
【図８】  従来の技術の遅延差ノイズ除去法を用いたノイズ低減回路の構成を示すブロック図
【図９】  従来の技術の遅延差ノイズ除去法を用いたノイズ低減回路の動作を示すタイミングチャート
【図１０】  従来の技術のＮＡＭ回路を用いたノイズ低減回路の構成を示すブロック図
【図１１】  従来の技術のＮＡＭ回路を用いたノイズ低減回路の動作を示すタイミングチャート
【符号の説明】
１０，２０，３０…ＣＣＤ（電荷結合素子）
１１，２１，３１…第１のＮＡＭ回路
１２，２２，３２…第２のＮＡＭ回路
１４，２４，３４…遅延回路
１５，２５，３５…パルス発生回路
１６，２６…差分回路
１７，２７，３７…ローパスフィルタ
３３…反転回路
３６…加算回路
【図１】
0003869164.tif 000002
【図２】
0003869164.tif 000003
【図３】
0003869164.tif 000004
【図４】
0003869164.tif 000005
【図５】
0003869164.tif 000006
【図６】
0003869164.tif 000007
【図７】
0003869164.tif 000008
【図８】
0003869164.tif 000009
【図９】
0003869164.tif 000010
【図１０】
0003869164.tif 000011
【図１１】
0003869164.tif 000012