(57)【特許請求の範囲】
【請求項１】
書き込み電圧Ｖｐｐにドレインが接続された第１のトランジスタと、
前記第１のトランジスタのゲートに接続され且つ書き込み電圧Ｖｐｐを供給するか否かを選択するための選択信号線と、
前記第１のトランジスタのゲート・ソース間に互いに直列に接続された第２及び第３のトランジスタと、
一端が前記第２及び第３のトランジスタのゲートとドレインにそれぞれ接続されると共に他端にクロック信号とクロック信号の反転信号がそれぞれ供給される一対のＭＯＳ型コンデンサと
を備え、
前記一対のＭＯＳ型コンデンサのそれぞれは、
半導体基板の表面が区画されたフィールドを覆うように前記半導体基板の表面上に形成されると共に前記フィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、
前記絶縁膜の上に形成されると共に前記絶縁膜の開口部に対応する開口部が形成された導電層と、
前記導電層に電気的に接続された第１の電極層と、
前記導電層の開口部及び前記絶縁膜の開口部内を通って前記半導体基板の表面に電気的に接続された第２の電極層と
を備え、
前記第１の電極層の電圧がしきい値電圧を超えたときに前記半導体基板上に生じる反転層が前記第２の電極層と電気的に接続されることにより、前記第１及び第２の電極層の間に前記ＭＯＳ型コンデンサの容量が形成されることを特徴とするＶｐｐスイッチ回路。
【請求項２】
前記一対のＭＯＳ型コンデンサのそれぞれは、前記第２及び第３のトランジスタのしきい値以上のしきい値を有することを特徴とする請求項１に記載のＶｐｐスイッチ回路。
【請求項３】
複数のＭＯＳ型コンデンサと、
それぞれ対応するＭＯＳ型コンデンサに接続されると共に互いに直列に接続された複数のトランジスタと
を備え、
前記複数のＭＯＳ型コンデンサのそれぞれは、
半導体基板の表面が区画されたフィールドを覆うように前記半導体基板の表面上に形成されると共に前記フィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、
前記絶縁膜の上に形成されると共に前記絶縁膜の開口部に対応する開口部が形成された導電層と、
前記導電層に電気的に接続された第１の電極層と、
前記導電層の開口部及び前記絶縁膜の開口部内を通って前記半導体基板の表面に電気的に接続された第２の電極層と
を備え、
前記第１の電極層の電圧がしきい値電圧を超えたときに前記半導体基板上に生じる反転層が前記第２の電極層と電気的に接続されることにより、前記第１及び第２の電極層の間に前記ＭＯＳ型コンデンサの容量が形成されることを特徴とするチャージポンプ回路。
【請求項４】
書き込み電圧Ｖｐｐを発生するためのチャージポンプ回路と、
複数のメモリセルを有するメモリセルアレイと、
それぞれ前記チャージポンプ回路で発生された書き込み電圧Ｖｐｐを前記メモリセルアレイの対応するメモリセルに選択的に供給するための複数のＶｐｐスイッチ回路と
を備え、
前記チャージポンプ回路は、複数のＭＯＳ型コンデンサと、それぞれ対応するＭＯＳ型コンデンサに接続されると共に互いに直列に接続された複数のトランジスタとを含み、
各Ｖｐｐスイッチ回路は、書き込み電圧Ｖｐｐにドレインが接続された第１のトランジスタと、前記第１のトランジスタのゲートに接続され且つ書き込み電圧Ｖｐｐを供給するか否かを選択するための選択信号線と、前記第１のトランジスタのゲート・ソース間に互いに直列に接続された第２及び第３のトランジスタと、一端が前記第２及び第３のトランジスタのゲートとドレインにそれぞれ接続されると共に他端にクロック信号とクロック信号の反転信号がそれぞれ供給される一対のＭＯＳ型コンデンサとを含み、
前記チャージポンプ回路の複数のＭＯＳ型コンデンサ及び各Ｖｐｐスイッチ回路の一対のＭＯＳ型コンデンサのそれぞれは、
半導体基板の表面が区画されたフィールドを覆うように前記半導体基板の表面上に形成されると共に前記フィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、
前記絶縁膜の上に形成されると共に前記絶縁膜の開口部に対応する開口部が形成された導電層と、
前記導電層に電気的に接続された第１の電極層と、
前記導電層の開口部及び前記絶縁膜の開口部内を通って前記半導体基板の表面に電気的に接続された第２の電極層と
を備え、
前記第１の電極層の電圧がしきい値電圧を超えたときに前記半導体基板上に生じる反転層が前記第２の電極層と電気的に接続されることにより、前記第１及び第２の電極層の間に前記ＭＯＳ型コンデンサの容量が形成されることを特徴とするＥＥＰＲＯＭ。
【請求項５】
各Ｖｐｐスイッチ回路の一対のＭＯＳ型コンデンサは、それぞれ前記チャージポンプ回路の複数のＭＯＳ型コンデンサ及び複数のトランジスタ並びに各Ｖｐｐスイッチ回路の第２及び第３のトランジスタのしきい値以上のしきい値を有することを特徴とする請求項４に記載のＥＥＰＲＯＭ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、周波数特性を向上させたＭＯＳ型コンデンサを用いたＶｐｐスイッチ回路、チャージポンプ回路及びＥＥＰＲＯＭに関する。
【０００２】
【従来の技術】
従来のＭＯＳ型コンデンサを図１２及び図１３に示す。Ｐ基板７の表面上にゲート酸化膜８を介してポリシリコン膜２が形成され、ポリシリコン膜２の上に酸化膜９が形成されている。アルミニウム電極層３及び５が酸化膜９の上に形成されている。アルミニウム電極層３の一部は酸化膜９を貫通し、ポリシリコン膜２と接触してアルミニウムコンタクト６を形成している。一方、アルミニウム電極層５の一部は酸化膜９を貫通し、Ｐ基板７の表面に形成されたＮ拡散層１０と接触してフィールドコンタクト４を形成している。このフィールドコンタクト４は、フィールド酸化膜１１によりＰ基板７の表面に区画された矩形状のフィールド１の一辺１ａに沿って配置されている。
【０００３】
アルミニウム電極層３及び５間にチャネル形成のしきい値Ｖｔｈより高い電圧Ｖが印加されると、チャネルとして作用するＮ反転層１２がＮ拡散層１０の側から次第にフィールド１内に形成される。ゲート酸化膜８を介してフィールド１とポリシリコン膜２とが重なった部分に電荷が蓄積され、コンデンサとして機能する。すなわち、図１４の等価回路に示されるように、フィールド１の一辺１ａから対向する辺１ｂに向かって多数の小さなコンデンサが互いに抵抗を介して接続されており、電圧Ｖを印加すると、フィールド１の一辺１ａ側の小コンデンサから順に電圧が印加されていくような状態である。従って、フィールド１の一辺１ａ側の小コンデンサより対向辺１ｂ側の小コンデンサの方が電荷の蓄積及び放出に時間を要することになる。このため、高い周波数で電圧が変化する場合には、コンデンサとしての所望の機能を果たせなくなってしまう。
【０００４】
ＭＯＳ型コンデンサの製造プロセスにおいて、チャネルが形成されるＰ基板７の表面部分にキャパシタドープを打ち込むことによりチャネル形成のしきい値Ｖｔｈを低下させることができる。このようにしてしきい値Ｖｔｈを低下させれば、フィールド１の対向辺１ｂ側の小コンデンサでも充放電に要する時間が短縮されるので、高周波数で動作し得るＭＯＳ型コンデンサを形成することができる。
【０００５】
しかしながら、このような低いしきい値Ｖｔｈを有するＭＯＳ型コンデンサを例えば、ＥＥＰＲＯＭの書き込み電圧Ｖｐｐを供給するか否かを選択するためのＶｐｐスイッチ回路に使用すると、漏れ電流が多くなるために、誤動作を生じ易くなってしまう。また、ＥＥＰＲＯＭの書き込み電圧Ｖｐｐを発生させるためのチャージポンプ回路あるいは上述したＶｐｐスイッチ回路においては、これらのチャージポンプ回路あるいはＶｐｐスイッチ回路が作動していないときでも、内蔵されたコンデンサが存在するために、負荷容量が大きくなり、消費電流が大きくなる。
【０００６】
【発明が解決しようとする課題】
上述したように、従来のＭＯＳ型コンデンサは、高周波数に対して機能が低下するという問題点があった。また、高周波数で動作できるようにしきい値Ｖｔｈを下げると、Ｖｐｐスイッチ回路に使用した場合に誤動作を起こし易くなってしまう。さらに、従来のコンデンサを用いたＶｐｐスイッチ回路及びチャージポンプ回路では、負荷容量に起因して消費電流が大きくなるという問題点もあった。
【０００７】
この発明はこのような問題点を解消するためになされたもので、高周波数でも動作し得る信頼性の高いＭＯＳ型コンデンサを用いたＶｐｐスイッチ回路及びチャージポンプ回路を提供することを目的としている。
また、この発明は、このようなＶｐｐスイッチ回路あるいはチャージポンプ回路を用いたＥＥＰＲＯＭを提供することも目的としている。
【０００８】
【課題を解決するための手段】
請求項１に記載のＶｐｐスイッチ回路は、書き込み電圧Ｖｐｐにドレインが接続された第１のトランジスタと、第１のトランジスタのゲートに接続され且つ書き込み電圧Ｖｐｐを供給するか否かを選択するための選択信号線と、第１のトランジスタのゲート・ソース間に互いに直列に接続された第２及び第３のトランジスタと、一端が第２及び第３のトランジスタのゲートとドレインにそれぞれ接続されると共に他端にクロック信号とクロック信号の反転信号がそれぞれ供給される一対のＭＯＳ型コンデンサとを備え、一対のＭＯＳ型コンデンサのそれぞれは、半導体基板の表面が区画されたフィールドを覆うように半導体基板の表面上に形成されると共にフィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、絶縁膜の上に形成されると共に絶縁膜の開口部に対応する開口部が形成された導電層と、導電層に電気的に接続された第１の電極層と、導電層の開口部及び絶縁膜の開口部内を通って半導体基板の表面に電気的に接続された第２の電極層とを備え、第１の電極層の電圧がしきい値電圧を超えたときに半導体基板上に生じる反転層が第２の電極層と電気的に接続されることにより、第１及び第２の電極層の間にＭＯＳ型コンデンサの容量が形成されるものである。
【０００９】
請求項２に記載のＶｐｐスイッチ回路は、請求項１のＶｐｐスイッチ回路において、一対のＭＯＳ型コンデンサのそれぞれが第２及び第３のトランジスタのしきい値以上のしきい値を有するものである。
【００１０】
請求項３に記載のチャージポンプ回路は、複数のＭＯＳ型コンデンサと、
それぞれ対応するＭＯＳ型コンデンサに接続されると共に互いに直列に接続された複数のトランジスタとを備え、複数のＭＯＳ型コンデンサのそれぞれは、半導体基板の表面が区画されたフィールドを覆うように半導体基板の表面上に形成されると共にフィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、絶縁膜の上に形成されると共に絶縁膜の開口部に対応する開口部が形成された導電層と、導電層に電気的に接続された第１の電極層と、導電層の開口部及び絶縁膜の開口部内を通って半導体基板の表面に電気的に接続された第２の電極層とを備え、第１の電極層の電圧がしきい値電圧を超えたときに半導体基板上に生じる反転層が第２の電極層と電気的に接続されることにより、第１及び第２の電極層の間にＭＯＳ型コンデンサの容量が形成されるものである。
【００１１】
請求項４に記載のＥＥＰＲＯＭは、書き込み電圧Ｖｐｐを発生するためのチャージポンプ回路と、複数のメモリセルを有するメモリセルアレイと、それぞれチャージポンプ回路で発生された書き込み電圧Ｖｐｐをメモリセルアレイの対応するメモリセルに選択的に供給するための複数のＶｐｐスイッチ回路とを備え、
チャージポンプ回路は、複数のＭＯＳ型コンデンサと、それぞれ対応するＭＯＳ型コンデンサに接続されると共に互いに直列に接続された複数のトランジスタとを含み、
各Ｖｐｐスイッチ回路は、書き込み電圧Ｖｐｐにドレインが接続された第１のトランジスタと、第１のトランジスタのゲートに接続され且つ書き込み電圧Ｖｐｐを供給するか否かを選択するための選択信号線と、第１のトランジスタのゲート・ソース間に互いに直列に接続された第２及び第３のトランジスタと、一端が第２及び第３のトランジスタのゲートとドレインにそれぞれ接続されると共に他端にクロック信号とクロック信号の反転信号がそれぞれ供給される一対のＭＯＳ型コンデンサとを含み、
チャージポンプ回路の複数のＭＯＳ型コンデンサ及び各Ｖｐｐスイッチ回路の一対のＭＯＳ型コンデンサのそれぞれは、半導体基板の表面が区画されたフィールドを覆うように半導体基板の表面上に形成されると共にフィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、絶縁膜の上に形成されると共に絶縁膜の開口部に対応する開口部が形成された導電層と、導電層に電気的に接続された第１の電極層と、導電層の開口部及び絶縁膜の開口部内を通って半導体基板の表面に電気的に接続された第２の電極層とを備え、第１の電極層の電圧がしきい値電圧を超えたときに半導体基板上に生じる反転層が第２の電極層と電気的に接続されることにより、第１及び第２の電極層の間にＭＯＳ型コンデンサの容量が形成されるものである。
【００１２】
請求項５に記載のＥＥＰＲＯＭは、請求項４のＥＥＰＲＯＭにおいて、各Ｖｐｐスイッチ回路の一対のＭＯＳ型コンデンサが、それぞれチャージポンプ回路の複数のＭＯＳ型コンデンサ及び複数のトランジスタ並びに各Ｖｐｐスイッチ回路の第２及び第３のトランジスタのしきい値以上のしきい値を有するものである。
【００１３】
請求項１に記載のＶｐｐスイッチ回路においては、フィールドの内部に少なくとも一つのフィールドコンタクトが設けられた一対のＭＯＳ型コンデンサを用いているので、高い周波数で動作させることができ、ドライブ能力が向上する。
【００１４】
請求項２に記載のＶｐｐスイッチ回路においては、請求項１のＶｐｐスイッチ回路において、一対のＭＯＳ型コンデンサのしきい値がそれぞれ第２及び第３のトランジスタのしきい値以上の値に設定されるので、選択信号線のレベルが漏れ電流によってチャージアップされる恐れがなく、選択信号線の誤反転が防止される。
【００１５】
請求項３に記載のチャージポンプ回路においては、それぞれフィールドの内部に少なくとも一つのフィールドコンタクトが設けられた複数のＭＯＳ型コンデンサを用いているので、高い周波数で動作させることができ、ドライブ能力が向上する。
【００１６】
請求項４に記載のＥＥＰＲＯＭにおいては、フィールドの内部に少なくとも一つのフィールドコンタクトが設けられた複数のＭＯＳ型コンデンサを有するチャージポンプ回路とフィールドの内部に少なくとも一つのフィールドコンタクトが設けられた一対のＭＯＳ型コンデンサをそれぞれ有する複数のＶｐｐスイッチ回路を用いているので、高い周波数でも信頼性の高い動作を行うことができる。
【００１７】
請求項５に記載のＥＥＰＲＯＭにおいては、請求項４のＥＥＰＲＯＭにおいて、各Ｖｐｐスイッチ回路の一対のＭＯＳ型コンデンサのしきい値が、それぞれチャージポンプ回路の複数のＭＯＳ型コンデンサ及び複数のトランジスタ並びに各Ｖｐｐスイッチ回路の第２及び第３のトランジスタのしきい値以上の値に設定されるので、Ｖｐｐスイッチ回路内の選択信号線のレベルが漏れ電流によってチャージアップされる恐れがなくなり、誤動作が防止される。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１及び図２にこの発明で用いられるＭＯＳ型コンデンサを示す。Ｐ基板２７の表面上にフィールド酸化膜３１により矩形状のフィールド２１が区画されている。このフィールド２１の上にゲート酸化膜２８を介してポリシリコン膜２２が形成され、ポリシリコン膜２２の上に酸化膜２９が形成されている。アルミニウム電極層２３及び２５が酸化膜２９の上に形成されている。アルミニウム電極層２３の一部は酸化膜２９を貫通し、ポリシリコン膜２２と接触してアルミニウムコンタクト２６を形成している。また、ゲート酸化膜２８には４つの開口部２８ａが形成されており、ポリシリコン膜２２にも対応する位置に４つの開口部２２ａが形成されている。これらの開口部２８ａ及び２２ａはフィールド２１内に均一に配置されている。アルミニウム電極層２５の一部は酸化膜２９を貫通し、ポリシリコン膜２２の開口部２２ａ及びゲート酸化膜２８の開口部２８ａ内を通ってＰ基板２７の表面のＮ拡散層３０と接触し、ここにフィールドコンタクト２４を形成している。すなわち、図１に示されるように、フィールド２１の内部に４個のフィールドコンタクト２４が均一に配置され、これらのフィールドコンタクト２４がアルミニウム電極層２５に接続されている。
【００１９】
Ｐ基板２７が半導体基板を、ゲート酸化膜２８が絶縁層を、ポリシリコン膜２２が導電層を、アルミニウム電極層２３及び２５がそれぞれ第１及び第２の電極層を形成している。
【００２０】
アルミニウム電極層２３及び２５間にチャネル形成のしきい値Ｖｔｈより高い電圧Ｖが印加されると、チャネルとして作用するＮ反転層３２がフィールド２１内に形成される。ゲート酸化膜２８を介してフィールド２１とポリシリコン膜２２とが重なった部分に電荷が蓄積され、コンデンサとして機能する。このＭＯＳ型コンデンサでは、フィールド２１の内部にフィールドコンタクト２４が配置されているので、等価回路は図３のようになり、多数の小コンデンサの中央部から電極を引き出した形になる。このため、抵抗が軽減され、図１２及び図１３に示した従来のコンデンサと比較したところ、図４に示されるように、周波数特性の改善がなされていることがわかった。従来のコンデンサでは、周波数が高くなると容量が著しく小さくなるが、図１及び図２に示したコンデンサでは容量の落ち方が少ないことがわかる。すなわち、より高い周波数で正常な動作を行うことができる。
【００２１】
なお、半導体基板としてＰ基板を用いたが、Ｎ基板を用いても同様のコンデンサを構成することができる。
【００２２】
図１及び図２のＭＯＳ型コンデンサと同様にして矩形状のフィールド４１の内部に８個のフィールドコンタクト４４が配置されたＭＯＳ型コンデンサを図５に示す。この図５のコンデンサを用いて従来のコンデンサとの比較を行ってみる。フィールド４１の大きさを５０×９０μｍ、ポリシリコン膜及びゲート酸化膜に形成された８個の開口部４２ａ及び４８ａのそれぞれの大きさを３．３×３．３μｍ、ゲートのシート容量を０．８３×１０−１５Ｆ／μｍ２とすると、図５のコンデンサのスタティックな容量Ｃ１は、Ｃ１＝｛（５０×９０）−（３．３×３．３×８）｝×０．８３×１０−１５＝３．６６ｐＦとなる。一方、図５のコンデンサと同じ大きさのフィールドを有する図１２に示した従来の構造のコンデンサでは、スタティックな容量Ｃ２は、Ｃ２＝５０×９０×０．８３×１０−１５＝３．７５ｐＦとなる。図５のコンデンサでは、フィールド４１の内部に８個のフィールドコンタクト４４を配置しているので、その分だけ僅かにスタティックな容量が小さくなっている。
【００２３】
また、電圧の分布からコンダクタンスβを計算すると、図５のコンデンサでは、Ｌ＝（Ｌｘ＋Ｌｙ）／２≒１１．２μｍ、Ｗ＝｛（２２．５×２５）／Ｌ｝×８≒４０１μｍとなるので、コンダクタンスβ１は定数をｋとして、β１＝（Ｗ／Ｌ）×ｋ≒３５．８ｋとなる。一方、従来の構造のコンデンサでは、Ｌ＝９０×２＝１８０μｍ、Ｗ＝５０／２＝２５μｍからコンダクタンスβ２は、β２＝０．１４ｋとなる。ところで、抵抗値はコンダクタンスの逆数として算出されるので、この図５のコンデンサの抵抗値は同じ大きさのフィールドを有する従来のコンデンサに比べて約１／２５０となる。
【００２４】
また、フィールドコンタクト４４が配置されるフィールド４１の部分は不要な負荷容量を生じる。図５のコンデンサでは、８個のフィールドコンタクト４４が配置されているので、面積Ｓ１＝３．３×３．３×８＝８７．１μｍ２に相当する不要な負荷容量が生じることになる。一方、従来の構造のコンデンサでは、矩形状のフィールドの一辺に沿って直線状にフィールドコンタクトが形成されるため、この実施の形態２と同じ５０×９０μｍの大きさのフィールドの短辺に沿って幅３．３μｍのフィールドコンタクトを形成する場合には、面積Ｓ２＝３．３×５０＝１６５μｍ２に相当する不要な負荷容量が生じる。すなわち、図５のコンデンサでは、不要な負荷容量が約１／２に軽減される。
また、従来の構造のコンデンサにおいても、キャパシタドープを打ち込むことにより抵抗値を下げることができるが、この場合にはフィールド全体が常時容量として動作するため、不要な負荷容量が増加してしまう。
【００２５】
図６に示すＭＯＳ型コンデンサでは、フィールドが４つのフィールド５１に分割されており、それぞれのフィールド５１の中央部にフィールドコンタクト５４が形成されている。これら４つのフィールドコンタクト５４が一つのアルミニウム電極層５５に接続されている。このコンデンサは、図１及び図２のコンデンサと同様の特性を有するが、フィールドが分割されているために容量、抵抗値等の特性のシミュレーションが容易となる。
【００２６】
図７に示すＭＯＳ型コンデンサでは、フィールド６１の中央部に唯一つのフィールドコンタクト６４が形成され、このフィールドコンタクト６４がアルミニウム電極層６５に接続されている。このようにフィールドの中央部のみにフィールドコンタクトを設けた簡単な構造でも、同様に、抵抗値の軽減、不要な負荷容量の削減が行われ、周波数特性が向上する。
【００２７】
実施の形態１．
図８にこの発明の実施の形態１に係るチャージポンプ回路を示す。複数のトランジスタ７１が直列に接続されると共に各トランジスタ７１に上述した図１〜図７に示されるＭＯＳ型コンデンサ７２が接続されている。複数のコンデンサ７２の一つおきにクロック信号ＣＬＫ及びインバータ回路７３によるクロック信号ＣＬＫの反転信号が供給される。このような構成により、直列接続の一端に位置するトランジスタ７１に供給された電圧ＶＤＤが、電圧Ｖｐｐに昇圧されて直列接続の他端に位置するトランジスタ７１から出力される。このチャージポンプ回路における、クロック信号ＣＬＫと出力電圧Ｖｐｐとの関係を図９のタイミングチャートに示す。
【００２８】
チャージポンプ回路のドライブ能力はクロック信号ＣＬＫの周波数と使用されているコンデンサの容量とでほぼ決定される。この実施の形態１では従来より高い周波数で動作し得るコンデンサ７２が使用されているため、従来と同じパターン面積でチャージポンプ回路を形成しても、よりドライブ能力の優れたチャージポンプ回路が得られる。また、この発明に係るコンデンサ７２では、負荷容量の軽減が可能なため、Ｖｃｃ及びＩｃｃのマージンを向上させることができる。
【００２９】
実施の形態２．
図１０に実施の形態２に係るＶｐｐスイッチ回路を示す。トランジスタ８１のゲート・ソース間にトランジスタ８２及び８３が直列に接続され、これらのトランジスタ８２及び８３にそれぞれ上述した図１〜図７に示されるＭＯＳ型コンデンサ８４及び８５が接続されている。コンデンサ８４及び８５にはクロック信号ＣＬＫ及びインバータ回路８６によるクロック信号ＣＬＫの反転信号が供給される。トランジスタ８１のゲートには、書き込み電圧Ｖｐｐを供給するか否かを選択するための選択信号線ＳＥＬが接続されている。選択信号線ＳＥＬがハイレベルのときには、トランジスタ８１のドレインに供給される電圧Ｖｐｐが選択信号線ＳＥＬに供給され、ローレベルのときには、電圧Ｖｐｐが選択信号線ＳＥＬに供給されない。
【００３０】
Ｖｐｐスイッチ回路のドライブ能力はクロック信号ＣＬＫの周波数と使用されているコンデンサの容量とでほぼ決定される。この実施の形態２では従来より高い周波数で動作し得るコンデンサ８４及び８５が使用されているため、従来と同じパターン面積でＶｐｐスイッチ回路を形成しても、よりドライブ能力の優れた回路が得られる。また、この発明に係るコンデンサ８４及び８５では、負荷容量の軽減が可能なため、Ｖｃｃ及びＩｃｃのマージンを向上させることができる。
【００３１】
実施の形態３．
実施の形態２のＶｐｐスイッチ回路に使用されるコンデンサのしきい値、すなわち反転層を形成するために必要な電圧レベルＶｔｈを、Ｖｐｐスイッチ回路内の他のトランジスタのしきい値以上に設定すれば、誤動作の防止を図ることができる。Ｖｐｐスイッチ回路の選択信号線ＳＥＬがローレベルのときには、電圧Ｖｐｐがコンデンサ８４及び８５に供給されないが、これらのコンデンサのしきい値Ｖｔｈがトランジスタ８２及び８３のしきい値より低く設定されていると、選択信号線ＳＥＬのレベルが漏れ電流によってチャージアップされて反転する恐れがある。そこで、この実施の形態３のように、コンデンサ８４及び８５のしきい値Ｖｔｈをトランジスタ８２及び８３のしきい値より高く設定すれば、選択信号線ＳＥＬの誤反転を防止することができる。
【００３２】
実施の形態４．
図１１に実施の形態４に係るＥＥＰＲＯＭを示す。このＥＥＰＲＯＭには、実施の形態１に示したチャージポンプ回路及び実施の形態２あるいは３に示したＶｐｐスイッチ回路が用いられている。複数のメモリセル９１を有するメモリセルアレイ９２にＶｐｐスイッチ回路群９３が接続されている。Ｖｐｐスイッチ回路群９３は、メモリセルアレイ９２の各ビット線及び各ワード線にそれぞれ対応して設けられた実施の形態６あるいは７の複数のＶｐｐスイッチ回路を含んでいる。すなわち、各Ｖｐｐスイッチ回路は、図１０に示されるように、それぞれフィールドの内部に少なくとも一つのフィールドコンタクトが設けられたＭＯＳ型コンデンサ８４及び８５と、書き込み電圧Ｖｐｐを供給するか否かを選択するための選択信号線ＳＥＬと、ＭＯＳ型コンデンサ８４及び８５に接続されると共に選択信号線のレベルに応じてオン／オフされるトランジスタ８１〜８３とを備えている。
【００３３】
このＶｐｐスイッチ回路群９３に実施の形態１に示したチャージポンプ回路９４が接続されている。すなわち、チャージポンプ回路９４は、図８に示されるように、それぞれフィールドの内部に少なくとも一つのフィールドコンタクトが設けられた複数のＭＯＳ型コンデンサ７２と、それぞれ対応するＭＯＳ型コンデンサ７２に接続されると共に互いに直列に接続された複数のトランジスタ７１とを備えている。さらに、チャージポンプ回路９４にクロック発生回路９５が接続されている。また、Ｖｐｐスイッチ回路群９３に制御回路９６が接続されている。この発明に係る複数のＶｐｐスイッチ回路及びチャージポンプ回路が使用されているので、高い周波数で信頼性の高い動作が行なわれると共にＩｃｃ及びＶｃｃのマージンの向上が可能になる。
【００３４】
【発明の効果】
以上説明したように、請求項１に記載のＶｐｐスイッチ回路は、書き込み電圧Ｖｐｐにドレインが接続された第１のトランジスタと、第１のトランジスタのゲートに接続され且つ書き込み電圧Ｖｐｐを供給するか否かを選択するための選択信号線と、第１のトランジスタのゲート・ソース間に互いに直列に接続された第２及び第３のトランジスタと、一端が第２及び第３のトランジスタのゲートとドレインにそれぞれ接続されると共に他端にクロック信号とクロック信号の反転信号がそれぞれ供給される一対のＭＯＳ型コンデンサとを備え、一対のＭＯＳ型コンデンサのそれぞれは、半導体基板の表面が区画されたフィールドを覆うように半導体基板の表面上に形成されると共にフィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、絶縁膜の上に形成されると共に絶縁膜の開口部に対応する開口部が形成された導電層と、導電層に電気的に接続された第１の電極層と、導電層の開口部及び絶縁膜の開口部内を通って半導体基板の表面に電気的に接続された第２の電極層とを備え、第１の電極層の電圧がしきい値電圧を超えたときに半導体基板上に生じる反転層が第２の電極層と電気的に接続されることにより、第１及び第２の電極層の間にＭＯＳ型コンデンサの容量が形成されるので、高い周波数で動作させても誤動作を防止することができると共にドライブ能力の向上を図ることができる。
【００３５】
請求項２に記載のＶｐｐスイッチ回路は、請求項１のＶｐｐスイッチ回路において、一対のＭＯＳ型コンデンサのそれぞれが第２及び第３のトランジスタのしきい値以上のしきい値を有するので、選択信号線のレベルが漏れ電流によってチャージアップされる恐れがなく、選択信号線の誤反転を防止してさらに信頼性の向上を図ることができる。
【００３６】
請求項３に記載のチャージポンプ回路は、複数のＭＯＳ型コンデンサと、
それぞれ対応するＭＯＳ型コンデンサに接続されると共に互いに直列に接続された複数のトランジスタとを備え、複数のＭＯＳ型コンデンサのそれぞれは、半導体基板の表面が区画されたフィールドを覆うように半導体基板の表面上に形成されると共にフィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、絶縁膜の上に形成されると共に絶縁膜の開口部に対応する開口部が形成された導電層と、導電層に電気的に接続された第１の電極層と、導電層の開口部及び絶縁膜の開口部内を通って半導体基板の表面に電気的に接続された第２の電極層とを備え、第１の電極層の電圧がしきい値電圧を超えたときに半導体基板上に生じる反転層が第２の電極層と電気的に接続されることにより、第１及び第２の電極層の間にＭＯＳ型コンデンサの容量が形成されるので、高い周波数で動作させても誤動作を防止することができると共にドライブ能力の向上を図ることができる。
【００３７】
請求項４に記載のＥＥＰＲＯＭは、書き込み電圧Ｖｐｐを発生するためのチャージポンプ回路と、複数のメモリセルを有するメモリセルアレイと、それぞれチャージポンプ回路で発生された書き込み電圧Ｖｐｐをメモリセルアレイの対応するメモリセルに選択的に供給するための複数のＶｐｐスイッチ回路とを備え、チャージポンプ回路は、複数のＭＯＳ型コンデンサと、それぞれ対応するＭＯＳ型コンデンサに接続されると共に互いに直列に接続された複数のトランジスタとを含み、各Ｖｐｐスイッチ回路は、書き込み電圧Ｖｐｐにドレインが接続された第１のトランジスタと、第１のトランジスタのゲートに接続され且つ書き込み電圧Ｖｐｐを供給するか否かを選択するための選択信号線と、第１のトランジスタのゲート・ソース間に互いに直列に接続された第２及び第３のトランジスタと、一端が第２及び第３のトランジスタのゲートとドレインにそれぞれ接続されると共に他端にクロック信号とクロック信号の反転信号がそれぞれ供給される一対のＭＯＳ型コンデンサとを含み、チャージポンプ回路の複数のＭＯＳ型コンデンサ及び各Ｖｐｐスイッチ回路の一対のＭＯＳ型コンデンサのそれぞれは、半導体基板の表面が区画されたフィールドを覆うように半導体基板の表面上に形成されると共にフィールドの内部に対応する位置に少なくとも一つの開口部が形成された絶縁膜と、絶縁膜の上に形成されると共に絶縁膜の開口部に対応する開口部が形成された導電層と、導電層に電気的に接続された第１の電極層と、導電層の開口部及び絶縁膜の開口部内を通って半導体基板の表面に電気的に接続された第２の電極層とを備え、第１の電極層の電圧がしきい値電圧を超えたときに半導体基板上に生じる反転層が第２の電極層と電気的に接続されることにより、第１及び第２の電極層の間にＭＯＳ型コンデンサの容量が形成されるので、高い周波数でも信頼性の高い動作を行わせることができる。
【００３８】
請求項５に記載のＥＥＰＲＯＭは、請求項４のＥＥＰＲＯＭにおいて、各Ｖｐｐスイッチ回路の一対のＭＯＳ型コンデンサが、それぞれチャージポンプ回路の複数のＭＯＳ型コンデンサ及び複数のトランジスタ並びに各Ｖｐｐスイッチ回路の第２及び第３のトランジスタのしきい値以上のしきい値を有するので、各Ｖｐｐスイッチ回路内の選択信号線のレベルが漏れ電流によってチャージアップされる恐れがなくなり、選択信号線の誤反転を防止してさらに信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】  この発明で用いられる第１のＭＯＳ型コンデンサを示す平面図である。
【図２】  図１のＩ−Ｉ線断面図である。
【図３】  図１のコンデンサの等価回路図である。
【図４】  図１のコンデンサの周波数特性を示す図である。
【図５】  この発明で用いられる第２のＭＯＳ型コンデンサを示す平面図である。
【図６】  この発明で用いられる第３のＭＯＳ型コンデンサを示す平面図である。
【図７】  この発明で用いられる第４のＭＯＳ型コンデンサを示す平面図である。
【図８】  実施の形態１に係るチャージポンプ回路を示す回路図である。
【図９】  実施の形態１の動作を示すタイミングチャートである。
【図１０】  実施の形態２に係るＶｐｐスイッチ回路を示す回路図である。
【図１１】  実施の形態４に係るＥＥＰＲＯＭを示すブロック図である。
【図１２】  従来のＭＯＳ型コンデンサを示す平面図である。
【図１３】  図１２のＩＩ−ＩＩ線断面図である。
【図１４】  図１２のコンデンサの等価回路図である。
【符号の説明】
２１，４１，５１，６１  フィールド、２２  ポリシリコン膜、２２ａ，２８ａ，４２ａ，４８ａ  開口部、２３，２５，５５，６５  アルミニウム電極層、２４，４４，５４，６４  フィールドコンタクト、２６  アルミニウムコンタクト、２７  Ｐ基板、２８  ゲート酸化膜、７１，８１，８２，８３  トランジスタ、７２，８４，８５  ＭＯＳ型コンデンサ、９１  メモリセル、９２  メモリセルアレイ、９３  Ｖｐｐスイッチ回路群、９４  チャージポンプ回路。
【図１】
0003976643.tif 000002
【図２】
0003976643.tif 000003
【図３】
0003976643.tif 000004
【図４】
0003976643.tif 000005
【図５】
0003976643.tif 000006
【図６】
0003976643.tif 000007
【図７】
0003976643.tif 000008
【図８】
0003976643.tif 000009
【図９】
0003976643.tif 000010
【図１０】
0003976643.tif 000011
【図１１】
0003976643.tif 000012
【図１２】
0003976643.tif 000013
【図１３】
0003976643.tif 000014
【図１４】
0003976643.tif 000015