(57)【特許請求の範囲】
【請求項１】
第１のクロック信号を発振する第１の発振回路と、
前記第１のクロック信号を動作クロック信号とするＣＰＵと、
水晶発振子を用いて第２のクロック信号を発振し、出力許可信号が入力される前は一定レベルの信号を出力し、出力許可信号が入力された後は当該第２のクロック信号を出力する第２の発振回路と、
この第２の発振回路から出力される第２のクロック信号を動作クロック信号とし、前記ＣＰＵから与えられた指令信号に従って動作する機能回路と、
前記第２の発振回路が前記第２のクロック信号の発振を開始した時点から所定の発振安定時間が経過した時に、前記第２の発振回路に対し前記出力許可信号を出力するとともに、前記ＣＰＵに対し割り込み要求信号を出力する安定状態判定回路とを備えていることを特徴とするマイクロコンピュータ。
【請求項２】
前記安定状態判定回路は、
第３のクロック信号を出力する第３の発振回路を備え、
前記第２の発振回路が前記第２のクロック信号の発振を開始した時点から前記第３のクロック信号を所定パルス数だけカウントした時に前記出力許可信号および前記割り込み要求信号を出力するように構成されていることを特徴とする請求項１記載のマイクロコンピュータ。
【請求項３】
前記第２の発振回路は、前記ＣＰＵからの指令信号に従って前記第２のクロック信号の発振または停止を行うように構成されていることを特徴とする請求項１または２記載のマイクロコンピュータ。
【請求項４】
前記機能回路は、通信制御回路であることを特徴とする請求項１ないし３の何れかに記載のマイクロコンピュータ。
【請求項５】
請求項１ないし４の何れかに記載のマイクロコンピュータを備えていることを特徴とする車両用電子制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、機能回路の動作クロック信号を生成する発振回路を備えたマイクロコンピュータおよびこれを用いた車両用電子制御装置に関する。
【０００２】
【発明が解決しようとする課題】
車両（自動車）には、ボデー系、メータ系、エアコン系などの多数の電子制御装置（以下、ＥＣＵと称す）が搭載されている。これらのＥＣＵは、インパネＥＣＵなどの統合ＥＣＵが主体となって、車内ＬＡＮを介して相互に通信を行うようになっている。この通信を行うため、各ＥＣＵのマイクロコンピュータ（以下、マイコンと称す）には通信回路ブロックが具備されている。
【０００３】
ところで、車両に搭載されるＥＣＵの数が増加するにつれ、その消費電流の増加が深刻な問題となってきている。このため、各ＥＣＵを構成するマイコンは、イグニッションスイッチがオフ位置に回動されると低消費電力状態（スリープ状態）に移行するようになっている。また、イグニッションスイッチがオン位置に回動されている場合には、専用クロックを使用する通信回路ブロックなど消費電流の大きい回路は、必要が生じた時にのみ動作させるようになっている。
【０００４】
図３は、従来構成における発振開始時のタイミングチャートを示している。ＣＰＵは、通信回路ブロックの動作が必要となった時に通信回路ブロックのクロックＣＬＫ２の発振回路に発振開始を指令する。この発振回路は、発振開始後、発振安定時間Ｔａを設定したＣＲタイマがタイムアップするまでＬレベルの信号を出力し、その後安定したクロックＣＬＫ２を出力する。
【０００５】
しかし、ＣＰＵは、クロックＣＬＫ２の発振回路で用いられるＣＲタイマのタイムアップを認識する手段を有していないため、ＣＰＵのクロックＣＬＫ１に基づくタイマを用いて当該ＣＲタイマのタイムアップが完了していることを検出する。この検出はタイマの値と設定値とのコンペアマッチにより行われ、その設定値は、ＣＲタイマが確実にタイムアップすると見込まれる十分なマージンを持った時間Ｔｂとされている。
【０００６】
しかし、この構成ではＣＲタイマがタイムアップする時刻から上記コンペアマッチが成立する時刻までの時間Ｔｃが無駄な待ち時間となり、その待ち時間だけＣＰＵの処理開始が遅れ動作時間が長くなるという問題があった。この問題は、スリープ状態からのウェイクアップ時にも生じる。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、動作クロックの立ち上がり時の待ち時間を短縮できるマイクロコンピュータおよびこれを用いた車両用電子制御装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載した手段によれば、機能回路は、ＣＰＵの動作クロックである第１のクロック信号とは異なる第２のクロック信号に基づいて動作する。第２の発振回路が水晶発振子を用いて第２のクロック信号の発振を開始すると、安定状態判定回路は、その発振開始時点から所定の発振安定時間が経過した時に、第２の発振回路に対し出力許可信号を出力するとともにＣＰＵに対し割り込み要求信号を出力する。これにより、第２の発振回路が第２のクロック信号の出力を開始するのと同時に、ＣＰＵは割り込み要求信号によりその出力開始を認識することができる。その結果、ＣＰＵは、第２のクロック信号の発振開始時に無駄な時間を待つことがなくなり、第２のクロック信号の出力開始後直ちに機能回路に指令信号を与えて動作を開始させることができる。これにより、消費電流の低減および処理の高速化が図られる。
【０００９】
請求項２に記載した手段によれば、安定状態判定回路は、発振開始時点から第３のクロック信号を所定パルス数だけカウントした後に出力許可信号および割り込み要求信号を出力する。この所定パルス数は、第２の発振回路の発振安定時間に相当するものである。第３のクロック信号（例えばＣＲ発振によるもの）を用いることにより、第１のクロック信号が立ち上がっていない時にも上述した第２の発振回路の動作が可能となる。
【００１０】
請求項３に記載した手段によれば、ＣＰＵは、指令信号により第２の発振回路に第２のクロック信号を発振させまたは停止させることができるので、機能回路を動作させる必要が生じた場合にのみ第２の発振回路を発振動作状態とすることができる。これにより、マイクロコンピュータの消費電流を一層低減することができる。
【００１１】
請求項４に記載した手段によれば、機能回路が通信制御回路であるため、第２の発振回路には高い周波数精度が必要とされる。一般に、周波数精度が高い発振回路（例えば水晶発振回路）は発振の立ち上がり時間が長くなる傾向を有している。本手段によれば、従来この長い立上り時間に応じて長く設定されていた待ち時間を極力短くできるので、ＣＰＵがより早い時期から通信制御回路を利用可能となる。
【００１２】
請求項５に記載した車両用電子制御装置は、上述したマイクロコンピュータを備えている。車両用電子制御装置は、最小限の制御機能を常に維持する必要がある一方で消費電力低減の要請が大きいため、発振回路を動作させた通常動作状態と発振回路の動作を停止させた低消費電力状態とが頻繁に切り替えられる。上記マイクロコンピュータを備えることにより、低消費電力状態から通常動作状態への切り替え時またはＣＰＵの指令による発振開始時における発振待ち時間が短縮されるので、処理時間の短縮ひいては消費電力の低減が図られる。
【００１３】
【発明の実施の形態】
以下、本発明の一実施形態について図１および図２を参照しながら説明する。自動車には、ボデー系、メータ系、エアコン系などの電子制御装置（以下、ＥＣＵと称す）が搭載されている。ＥＣＵにはマイクロコンピュータ（以下、マイコンと称す）が搭載されており、このマイコンはセンサ信号や操作信号の検出、演算、負荷（ソレノイド、ランプなど）の駆動、通信などを制御、実行するようになっている。
【００１４】
図１は、ＥＣＵに搭載されているマイコンの電気的構成を示している。この図１において、マイコン１は、ＣＰＵ２、通信回路ブロック３、割り込みコントローラ４、タイマ５、発振回路６、７および比較回路８、９から構成されている。また、図１には示していないが、ＲＡＭ、ＰＲＯＭ、フラッシュメモリなどの各種メモリ、Ｉ／Ｏポートなどの入出力インターフェース、ＤＭＡコンロトーラ、汎用タイマ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどの各種機能回路も備えている。
【００１５】
ＥＣＵには、バッテリ電圧を降圧・定電圧化して制御電源電圧を生成する制御電源（図示せず）が搭載されており、マイコン１は、この制御電源から制御電源電圧の供給を受けて動作するようになっている。また、ＥＣＵは消費電力低減の要請が大きいため、マイコン１は、ＣＰＵ２および各機能回路が動作状態にある通常動作モードと停止状態にある低消費電力モード（以下、スリープモードと称す）とを切り替え可能に構成されている。スリープモードでは、発振回路６、７はそれぞれ後述するクロックＣＬＫ１、ＣＬＫ２の発振を停止する。
【００１６】
ＣＰＵ２は、発振回路６から与えられるクロックＣＬＫ１（第１のクロック信号、動作クロック信号に相当）に同期して動作し、上記ＲＯＭまたはフラッシュメモリに記憶されたプログラムを順次読み出して種々の処理例えば信号検出処理、演算処理、駆動制御処理、通信制御処理を実行するようになっている。また、ＣＰＵ２は、割り込みコントローラ４から割り込み要求信号ＩＲＱが入力されると、その割り込み要求を受け付けて割り込み処理に移行するとともに、その後割り込み要求信号ＩＲＱをクリアするために割り込みコントローラ４に対しリセット信号ＲＳＴＩを出力するようになっている。
【００１７】
通信回路ブロック３（機能回路、通信制御回路に相当）は、他のＥＣＵとの間で車内ＬＡＮを介して双方向のシリアル通信を行う機能を有している。このシリアル通信の動作クロックには高精度が要求されるため、後述するように通信回路ブロック３に供給されるクロックＣＬＫ２（第２のクロック信号、動作クロック信号に相当）は水晶発振子により作られている。
【００１８】
タイマ５は、ＣＲ発振回路５ａ（第３の発振回路に相当）とカウンタ５ｂとから構成されている。ＣＲ発振回路５ａは、マイコン１に制御電源電圧が供給されている期間クロックＣＬＫ３を発振し続け、カウンタ５ｂは、このクロックＣＬＫ３をカウントしてそのカウント値を比較回路８、９に対しバイナリ値で出力するようになっている。
【００１９】
比較回路８は、タイマ５のバイナリ値とレジスタ（図示せず）に格納された所定の設定値との比較（所謂コンペアマッチ）に基づいて、発振回路６に対し比較結果信号ＣＰ１を出力するようになっている。発振回路６（第１の発振回路に相当）は、圧電セラミックス素子を備えて構成されており、比較結果信号ＣＰ１がＨレベルの期間にあっては圧電セラミックス素子の発振信号を出力し、比較結果信号ＣＰ１がＬレベルの期間にあってはＬレベルの一定信号を出力するようになっている。
【００２０】
比較回路９は、タイマ５のバイナリ値とレジスタ（図示せず）に格納された所定の設定値との比較に基づいて、発振回路７に対し比較結果信号ＣＰ２を出力するようになっている。発振回路７（第２の発振回路に相当）は、水晶発振子を備えて構成されており、比較結果信号ＣＰ２がＨレベルの期間にあっては水晶発振子の発振信号を出力し、比較結果信号ＣＰ２がＬレベルの期間にあってはＬレベルの一定信号を出力するようになっている。
【００２１】
ここで、ＣＰＵ２は、通信回路ブロック３を使用する時だけ発振回路７の水晶発振子を発振させるようになっている。また、比較結果信号ＣＰ２は割り込みコントローラ４に入力され、ＣＰＵ２に対する割り込み発生要因の一つとされている。なお、タイマ５と比較回路９とからなる回路部分が、本発明でいう安定状態判定回路に相当する。
【００２２】
次に、本実施形態の動作について、発振開始時におけるタイミングチャートを示す図２も参照しながら説明する。
制御電源から制御電源電圧が供給されると（時刻ｔ１）、まずＣＰＵ２の動作クロックであるクロックＣＬＫ１の立ち上げが行われる。発振回路６の圧電セラミックス素子は制御電源電圧の供給とともに発振を開始するが、発振が安定するまでにある程度の発振安定時間Ｔ１を要する。そこで、発振回路６は、発振開始時刻ｔ１から発振安定時間Ｔ１が経過するまでの間、リセット信号ＲＳＴをＨレベル（リセット有効レベル）に保持するとともにクロックＣＬＫ１をＬレベルに固定する。
【００２３】
この場合、比較回路８には、発振開始時におけるタイマ５のバイナリ値に発振安定時間Ｔ１に相当するカウント値を加算した値が設定され、タイマ５のバイナリ値がその設定値と一致すると（時刻ｔ２）、比較結果信号ＣＰ１がＬレベルからＨレベルに変化する（図２には示されていない）。発振回路６は、比較結果信号ＣＰ１がＨレベルに変化したことにより、リセット信号ＲＳＴをＬレベル（リセット無効レベル）とし、圧電セラミックス素子の発振信号をクロックＣＬＫ１として出力する。
【００２４】
その後、ＣＰＵ２は通信回路ブロック３の動作が必要となった時（時刻ｔ３）に、発振回路７に対し水晶発振子の発振開始を指令する。この指令信号は比較回路９にも入力されており、比較回路９には、発振開始時におけるタイマ５のバイナリ値に水晶発振子の発振安定時間Ｔ２に相当するカウント値を加算した値が設定される。タイマ５のバイナリ値がその設定値と一致すると（時刻ｔ４）、比較結果信号ＣＰ２がＬレベルからＨレベルに変化する。
【００２５】
比較結果信号ＣＰ２がＨレベルに変化すると、発振回路７は水晶発振子の発振信号をクロックＣＬＫ２として出力し、通信回路ブロック３が動作可能な状態となる。また、割り込みコントローラ４は、比較結果信号ＣＰ２による割り込み発生要因を受け付け、クロックＣＬＫ１に同期してＣＰＵ２に対して割り込み要求信号ＩＲＱを出力する。なお、多重割り込みを防止するため、比較結果信号ＣＰ２はワンショット信号となっている。
【００２６】
以上説明したように、ＣＰＵ２の命令に従って発振回路７が水晶発振子の発振を開始すると、比較回路９は、その発振開始時点から発振安定時間Ｔ２が経過した時に、比較結果信号ＣＰ２をＨレベルにして発振回路７が水晶発振子の発振信号を出力することを許可する。これとともに、割り込みコントローラ４はＣＰＵ２に対し割り込み要求信号ＩＲＱを出力するので、ＣＰＵ２は、安定したクロックＣＬＫ２の出力開始とほぼ同時にその出力開始を認識することができる。その結果、ＣＰＵ２は、クロックＣＬＫ２の発振開始時に無駄な時間を待つことがなくなり、クロックＣＬＫ２の出力開始後直ちに通信回路ブロック３に指令信号を与えて通信制御動作を開始することができる。
【００２７】
特に、発振回路７は水晶発振子による発振を行っているため、その特性上発振の立ち上がり時間が長くなる傾向を有している。本実施形態によれば、従来この長い立上り時間に応じて長く設定されていた待ち時間を極力短くできるので、ＣＰＵ２がより早い時期から通信回路ブロック３を利用可能となる。これにより、消費電流の低減および処理の高速化が図られる。
【００２８】
ＥＣＵは、駐車中などイグニッションスイッチがオフ位置に回動されている時でも、使用者の操作に従ってドアロック制御などを実行する必要がある。このため、マイコン１は、動作要求の発生時または一定時間ごとにスリープ状態からウェイクアップし、必要な制御を実行したり各ＥＣＵとの間で通信を行うようになっている。この場合、ウェイクアップ時の処理時間を短縮できるので、消費電力を低減できバッテリの消耗を極力抑えることができる。
【００２９】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
制御電源投入と同時に発振回路７を動作させる場合またはスリープモードから通常動作モードへのウェイクアップ時に発振回路７を動作させる場合などにおいても同様の動作となる。
マイコン１をＥＣＵに適用した例について説明したが、ＥＣＵに限らず他の装置に対しても同様にして適用できる。また、低消費電流での動作要請が高い装置に対して適用した場合により大きな効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態であるマイクロコンピュータの電気的構成を示すブロック図
【図２】発振開始時のタイミングチャート
【図３】従来技術を示す図２相当図
【符号の説明】
１はマイクロコンピュータ、２はＣＰＵ、３は通信回路ブロック（機能回路、通信制御回路）、５ａはＣＲ発振回路（第３の発振回路）、６は発振回路（第１の発振回路）、７は発振回路（第２の発振回路）である。
【図１】
0003925150.tif 000002
【図２】
0003925150.tif 000003
【図３】
0003925150.tif 000004