(57)【特許請求の範囲】
【請求項１】
表面側に内部端子と裏面側に外部端子を表裏一体的に有する複数の端子部を一平面内に二次元的に互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置の製造方法において、
（Ａ）導電性基板をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、表面に内部端子を裏面に外部端子を一体的に備えた複数のダイパッド小片が相互に離間して配置されたダイパッドと、前記各端子部が相互に独立して接続リードを介して一体的に連結され、かつ、各ダイパッド小片が相互に独立して接続リードを介して一体的に連結された外枠部材と、を備えた回路部材を作成する回路部材作成工程と、（Ｂ）ダイパッドに半導体素子を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、（Ｃ）半導体素子の端子と回路部材の内部端子とをワイヤで電気的に接続するワイヤボンディング工程と、（Ｄ）各外部端子の一部を外部に露出させるように全体を樹脂封止する樹脂封止工程と、（Ｅ）回路部材の各接続リードを切断し、外枠部材を除去する外枠部材分離除去工程と、を備えることを特徴とする樹脂封止型半導体装置の製造方法。
【請求項２】
外部に露出した外部端子面に半田からなる外部電極を形成する半田外部電極形成工程を有することを特徴とする請求項１に記載の樹脂封止型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子を搭載した樹脂封止型の半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高集積化や小型化技術の進歩、電気機器の高性能化と軽薄短小化の傾向（時流）から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、信号の高速処理を行うために、チップの発熱、および、パッケージ内のインダクタンスが無視できない状況になってきている。このため、サーマルビアを配設してチップの熱をパッケージ外に逃がしたり、電源、グランドの接続端子数を多くして実質的なインダクタンスを下げ、パッケージ内のインダクタンスを低減することで対応がなされている。このように、半導体装置の高集積化、高機能化は、外部端子（ピン）の総和の増加を来すとともに、更なる多端子（ピン）化が要請されている。
【０００３】
上記のような多端子（ピン）化の要請に応えるものとして、多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに体表されるＡＳＩＣ、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等の半導体装置の製造においてリードフレームを用いたものがある。具体的には、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の表面実装型パッケージがあり、ＱＦＰでは、３００ピンクラスのものまで実用化されている。
【０００４】
しかし、近年の半導体素子の信号処理の高速化および高性能（機能）化は、更に多くの端子を必要としている。ＱＦＰでは、外部端子ピッチを狭めることにより更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度の低下を来すことになる。その結果、端子形成（ガルウイング化）の位置精度あるいは平坦精度において問題を生じることになる。また、ＱＦＰでは、外部端子のピッチが０．３〜０．４ｍｍへと更に狭くなるにつれて、実装工程が難しくなり、高度なボード実装技術を実現する必要がある等の障害（問題）を生じている。
【０００５】
また、リードフレームを用いた封止型の半導体装置に対する小型化・薄型化の要請から、その開発のトレンドが、ＱＦＰやＳＯＪ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｊ−Ｌｅａｄｅｄ  Ｐａｃｋａｇｅ）のような表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化へ、さらにはパッケージ内部の３次元化によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａｄ  Ｏｎ  Ｃｈｉｐ）の構造へと進展してきた。
【０００６】
【発明が解決しようとする課題】
しかし、上記従来のパッケージにおいても半導体素子外周部分のリードの引き回しがあるため、パッケージの小型化に限界が見えてきた。また、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチの点で、多ピン化に対しても限界が見えてきた。一方で、リードフレームを用いた樹脂封止型の半導体装置パッケージには、より高集積化、高機能化が求められており、これに伴い更なる多ピン化、薄型化、小型化に加え、パッケージの高放熱特性、パッケージ内のリードインダクタンスの低減が求められている。
【０００７】
本発明は、上記のような事情に鑑みてなされたものであり、半導体素子の占有率が高く小型化が可能で、回路基板への実装密度を向上させることができ、さらに、多ピン化への対応が可能で、かつ、高放熱特性、低インダクタンスを兼ね備えた高速化対応が可能な樹脂封止型半導体装置と、これに用いられる回路部材、および、樹脂封止型半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明は、表面側に内部端子と裏面側に外部端子を表裏一体的に有する複数の端子部を一平面内に二次元的に互いに電気的に独立して配置し、端子部の内部端子と半導体素子の端子とをワイヤにて電気的に接続し、各端子部の外部端子の一部を外部に露出させるように全体を樹脂封止した樹脂封止型半導体装置の製造方法において、（Ａ）導電性基板をエッチングして、表面側に内部端子を裏面側に外部端子を表裏一体的に有する複数の端子部と、表面に内部端子を裏面に外部端子を一体的に備えた複数のダイパッド小片が相互に離間して配置されたダイパッドと、前記各端子部が相互に独立して接続リードを介して一体的に連結され、かつ、各ダイパッド小片が相互に独立して接続リードを介して一体的に連結された外枠部材と、を備えた回路部材を作成する回路部材作成工程と、（Ｂ）ダイパッドに半導体素子を電気的に絶縁して固着することにより搭載する半導体素子搭載工程と、（Ｃ）半導体素子の端子と回路部材の内部端子とをワイヤで電気的に接続するワイヤボンディング工程と、（Ｄ）各外部端子の一部を外部に露出させるように全体を樹脂封止する樹脂封止工程と、（Ｅ）回路部材の各接続リードを切断し、外枠部材を除去する外枠部材分離除去工程と、を備えるような構成とした。
【００１５】
そして、上記の樹脂封止型半導体装置の製造方法において、外部に露出した外部端子面に半田からなる外部電極を形成する半田外部電極形成工程を有するような構成とした。
【００１６】
このような本発明では、ダイパッドの裏面に一体的に設けられた外部端子が、半導体素子の回路形成面で発生した熱を外部に逃がす放熱経路としての作用、および、グランド用端子の作用をなし、また、ダイパッドが複数のダイパッド小片に分割されている場合、各ダイパッド小片の裏面に一体的に設けられた外部端子が、上記の作用に加えて電源用端子の作用をなし、さらに、外部端子に外部電極を形成することにより、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置が可能となり取扱性、ショート防止性が向上する。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
樹脂封止型半導体装置の第１の発明
図１は樹脂封止型半導体装置の第１の発明の一実施形態を示す斜視図、図２は図１に示される半導体装置のＡ−Ａ線における縦断面図、図３は図１に示される半導体装置の裏面側からの斜視図である。尚、半導体装置の構成を理解しやすくするために、図１および図３では後述する封止部材９を省略し、図２では封止部材９を仮想線（２点鎖線）で示している。また、図２の断面形状は、実際のエッチング特性を考慮した形状となっている。
【００１８】
図１乃至図３において、本発明の樹脂封止型半導体装置１は、表面形状が長方形であるダイパッド２の表面側に電気絶縁性の両面接着テープ７を介して半導体素子６がその端子面と反対の面を固着され搭載されている。搭載される半導体素子６の端子６ａは、半導体素子６の端子面の一対の辺の略中心部線（図１に示される鎖線Ｌ）上に沿って配置されている。また、ダイパッド２の長辺方向に沿ってダイパッドを挟むように、複数の端子部４が略一平面内に二次元的に互いに電気的に独立して配設されている。すなわち、端子部４は、半導体素子６の端子面の上記中心部線（Ｌ）を挟むように対向する上記一対の各辺に沿って配設されている。
【００１９】
ダイパッド２は、表面（半導体素子６の搭載面）に複数の内部端子３Ａを一体的に備え、また、裏面に複数の外部端子３Ｂを一体的に備えている。図示例では、内部端子３Ａ上に銀めっき層５が設けられている。尚、図示例では、ダイパッド２の裏面に一体的に設けられた外部端子３Ｂは２行、２列の計４個であるが、これに限定されるものではない。
【００２０】
端子部４は、表面側に内部端子４Ａを裏面側に外部端子４Ｂを表裏一体的に有している。図示例では、内部端子４Ａ上に銀めっき層５が設けられており、各内部端子４Ａ面は、ダイパッド２の内部端子３Ａ面を含めて、略一平面上に位置している。
【００２１】
また、ダイパッド２に搭載されている半導体素子６の各端子６ａは、ダイパッド２の内部端子３Ａ（銀めっき層５）および端子部４の内部端子４Ａ（銀めっき層５）に、ワイヤ８によって接続されている。
【００２２】
そして、各外部端子４Ｂの一部を外部に露出させるように、ダイパッド２、端子部４、半導体素子６およびワイヤ８が封止部材９により封止されている。封止部材９は、封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。図２に示される例では、外部に露出している外部端子４Ｂに、半田からなる外部電極１０が設けられている。これにより、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置となっている。
【００２３】
このような半導体装置１では、半導体素子６で発生した熱は熱伝導率の高いダイパッド２へ伝わり、その後、ダイパッド２の外部端子３Ｂから効率よく除去されるので、半導体装置１は放熱性が極めて良好なものとなる。また、ダイパッド２が複数の外部端子３Ｂを備えるので、グランドの接続端子数を増やすことができ、半導体装置１のリードインダクタンスの低減が可能となる。
【００２４】
尚、上述の樹脂封止型半導体装置１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。例えば、半導体素子６の端子６ａを、その四辺に沿って二次元的に配置し、かつ、端子部４を半導体素子６（ダイパッド２）の周囲に沿って二次元的に配置することにより、樹脂封止型半導体装置１の更なる多ピン化が可能となる。
樹脂封止型半導体装置の第２の発明
図４は樹脂封止型半導体装置の第２の発明の一実施形態を示す斜視図、図５は図４に示される半導体装置のＢ−Ｂ線における縦断面図、図６は図４に示される半導体装置の裏面側からの斜視図である。尚、半導体装置の構成を理解しやすくするために、図４および図６では後述する封止部材１９を省略し、図５では封止部材１９を仮想線（２点鎖線）で示している。また、図５の断面形状は、実際のエッチング特性を考慮した形状となっている。
【００２５】
図４乃至図６において、本発明の樹脂封止型半導体装置１１は、表面形状が長方形である複数（図示例では４個）のダイパッド小片１２ａが電気的に独立して配設されたダイパッド１２の表面側に電気絶縁性の両面接着テープ１７を介して半導体素子１６がその端子面と反対の面を固着され搭載されている。搭載される半導体素子１６の端子１６ａは、半導体素子１６の端子面の一対の辺の略中心部線（図４に示される鎖線Ｌ）上に沿って配置されている。また、ダイパッド１２の長辺方向に沿ってダイパッドを挟むように、複数の端子部１４が略一平面内に二次元的に互いに電気的に独立して配設されている。すなわち、端子部１４は、半導体素子１６の端子面の上記中心部線（Ｌ）を挟むように対向する上記一対の各辺に沿って配設されている。
【００２６】
ダイパッド１２を構成する各ダイパッド小片１２ａは、表面（半導体素子１６の搭載面）に内部端子１３Ａを一体的に備え、また、裏面に外部端子１３Ｂを一体的に備えている。図示例では、内部端子１３Ａ上に銀めっき層１５が設けられている。尚、図示例では、ダイパッド１２を構成する各ダイパッド小片１２ａは２行、２列の計４個であるが、これに限定されるものではない。
【００２７】
端子部１４は、表面側に内部端子１４Ａを裏面側に外部端子１４Ｂを表裏一体的に有している。図示例では、内部端子１４Ａ上に銀めっき層１５が設けられており、各内部端子１４Ａ面は、ダイパッド１２の内部端子１３Ａ面を含めて、略一平面上に位置している。
【００２８】
また、ダイパッド１２に搭載されている半導体素子１６の各端子１６ａは、ダイパッド小片１２ａの内部端子１３Ａ（銀めっき層１５）および端子部１４の内部端子１４Ａ（銀めっき層１５）に、ワイヤ１８によって接続されている。
【００２９】
そして、各外部端子１４Ｂの一部を外部に露出させるように、ダイパッド１２、端子部１４、半導体素子１６およびワイヤ１８が封止部材１９により封止されている。封止部材１９は、封止型半導体装置に使用されている公知の樹脂材料を用いて形成することができる。図５に示される例では、外部に露出している外部端子１４Ｂに、半田からなる外部電極２０が設けられている。これにより、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置となっている。
【００３０】
このような半導体装置１１では、半導体素子１６で発生した熱は熱伝導率の高い各ダイパッド小片１２ａへ伝わり、その後、ダイパッド小片１２ａの外部端子１３Ｂから効率よく除去されるので、半導体装置１１は放熱性が極めて良好なものとなる。また、ダイパッド１２が複数の外部端子１３Ｂを備えるので、グランドおよび電源の接続端子数を増やすことができ、半導体装置１１の高速化への対応が可能となる。
【００３１】
尚、上述の樹脂封止型半導体装置１１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。例えば、半導体素子１６の端子１６ａを、その四辺に沿って二次元的に配置し、かつ、端子部１４を半導体素子１６（ダイパッド１２）の周囲に沿って二次元的に配置することにより、樹脂封止型半導体装置１１の更なる多ピン化が可能となる。
回路部材の第１の発明
図７は回路部材の第１の発明の一実施形態を示す平面図、図８は図７に示される回路部材の裏面側を示す平面図、図９は図７に示される回路部材のＣ−Ｃ線における縦断面図である。尚、図７および図８中の鎖線で囲まれた領域は、半導体装置の製造に用いられる回路部材の領域を示している。
【００３２】
図７乃至図９において、本発明の回路部材２１は、外枠部材２２と、この外枠部材２２から接続リード２３を介して相互に独立して配設された複数の端子部２４と、外枠部材２２から接続リード２５を介して配設されたダイパッド２６とを備えるものである。
【００３３】
外枠部材２２は、外形形状および内側開口形状が矩形であり、各接続リード２３は外枠部材２２の内側開口の対向する一対の辺から同一平面内に突設されている。また、外枠部材２２の内側開口の対向する他の一対の辺からは、接続リード２５が同一平面内に突設されている。
【００３４】
端子部２４は、接続リード２３の先端に設けられ、表面側に内部端子２４Ａを裏面側に外部端子２４Ｂを表裏一体的に有している。図示例では、内部端子２４Ａ上に銀めっき層２９が設けられており、各内部端子２４Ａ面は同一平面上に位置している。
【００３５】
ダイパッド２６は、外枠部材２２の内側開口の対向する一対の辺から延設された２本の接続リード２５に支持されている。そして、このダイパッド２６は表面側に内部端子２７Ａを裏面側に外部端子２７Ｂを一体的に有している。図示例では、内部端子２７Ａ上に銀めっき層２９が設けられており、各内部端子２７Ａ面は、上記の内部端子２４Ａ面がなす平面と同じ平面上に位置している。
【００３６】
このような回路部材２１の材質は、４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等とすることができる。
【００３７】
また、本発明の回路部材２１は、ダイパッド２６の表面側に電気絶縁性の両面接着テープを設けたものであってもよい。使用する両面接着テープとしては、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のような両面接着テープを挙げることができる。
【００３８】
上記のような回路部材２１は、後述する本発明の樹脂封止型半導体装置の製造方法において使用することにより、上述の樹脂封止型半導体装置１を製造することができる。
【００３９】
尚、上述の回路部材２１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
回路部材の第２の発明
図１０は回路部材の第２の発明の一実施形態を示す平面図、図１１は図１０に示される回路部材の裏面側を示す平面図、図１２は図１０に示される回路部材のＤ−Ｄ線における縦断面図である。尚、図１０および図１１中の鎖線で囲まれた領域は、半導体装置の製造に用いられる回路部材の領域を示している。
【００４０】
図１０乃至図１２において、本発明の回路部材３１は、外枠部材３２と、この外枠部材３２から接続リード３３を介して相互に独立して配設された複数の端子部３４と、外枠部材３２から接続リード３５を介して相互に離間して配設された複数のダイパッド小片３６ａからなるダイパッド３６とを備えるものである。
【００４１】
外枠部材３２は、外形形状および内側開口形状が矩形であり、各接続リード３３は外枠部材３２の内側開口の対向する一対の辺から同一平面内に突設されている。また、外枠部材３２の内側開口の対向する他の一対の辺からは、接続リード３５が同一平面内に突設されている。
【００４２】
端子部３４は、接続リード３３の先端に設けられ、表面側に内部端子３４Ａを裏面側に外部端子３４Ｂを表裏一体的に有している。図示例では、内部端子３４Ａ上に銀めっき層３９が設けられており、各内部端子３４Ａ面は同一平面上に位置している。
【００４３】
ダイパッド３６は、外枠部材３２の内側開口の対向する一対の辺から延設された４本の接続リード２５の各々に支持された４個のダイパッド小片３６ａからなっている。そして、各ダイパッド小片３６ａは表面側に内部端子３７Ａを裏面側に外部端子３７Ｂを一体的に有している。図示例では、内部端子３７Ａ上に銀めっき層３９が設けられており、各内部端子３７Ａ面は、上記の内部端子３４Ａ面がなす平面と同じ平面上に位置している。
【００４４】
このような回路部材３１の材質は、４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等とすることができる。
【００４５】
また、本発明の回路部材３１は、ダイパッド３６を構成する各ダイパッド小片３６ａの表面側に電気絶縁性の両面接着テープを設けたものであってもよい。使用する両面接着テープとしては、電気絶縁性のベースフィルムの両面に接着剤層を備えたもの、例えば、ユーピレックス（宇部興産（株）製の電気絶縁性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のような両面接着テープを挙げることができる。
【００４６】
上記のような回路部材３１は、後述する本発明の樹脂封止型半導体装置の製造方法において使用することにより、上述の樹脂封止型半導体装置１１を製造することができる。
【００４７】
尚、上述の回路部材３１における端子数、端子配列等は例示であり、本発明がこれに限定されないことは勿論である。
樹脂封止型半導体装置の製造方法の第１の発明
次に、本発明の樹脂封止型半導体装置の製造方法について説明する。
【００４８】
図１３および図１４は、図１乃至図３に示される樹脂封止型半導体装置１を例とした本発明の樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。各工程は、上記の図２に対応する樹脂封止型半導体装置の縦断面図で示してある。
【００４９】
まず、導電性基板４１の表裏に感光性レジストを塗布、乾燥して感光性レジスト層４２を形成し（図１３（Ａ））、これを所望のフォトマスクを介して露光した後、現像してレジストパターン４２Ａ，４２Ｂを形成する（図１３（Ｂ））。導電性基板４１としては、上述のように４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができ、この導電性基板４１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、感光性レジストとしては、従来公知のものを使用することができる。
【００５０】
次に、レジストパターン４２Ａ，４２Ｂを耐腐蝕膜として導電性基板４１に腐蝕液でエッチングを行う（図１３（Ｃ））。腐蝕液は、通常、塩化第二鉄水溶液を使用し、導電性基板４１の両面からスプレーエッチングにて行う。このエッチング工程におけるエッチング量を加減することにより、薄肉部４１ａの厚さを調整することができる。
【００５１】
次いで、レジストパターン４２Ａ，４２Ｂを剥離して除去することにより、端子部２４とダイパッド２６がそれぞれ接続リード２３と接続リード２５（図示せず）により外枠部材２２に一体的に連結された本発明の回路部材２１が得られる（図１３（Ｄ））。この回路部材２１では、図から明らかなように、端子部２４の内部端子２４Ａ面とダイパッド２６の内部端子２７Ａ面とは、同一平面内にある。
【００５２】
次に、上述のように製造した本発明の回路部材２１の端子部２４の内部端子２４Ａの位置、および、ダイパッド２６の内部端子２７Ａの位置に、銀めっき層２９（５）を形成し、さらに、ダイパッド２６の表面側に電気絶縁性の両面接着テープ７を貼付する（図１４（Ａ））。
【００５３】
次いで、ダイパッド２６の表面側に、半導体素子６の回路形成面と反対側を電気絶縁性の両面接着テープ７を介して固着することにより、半導体素子６を搭載する。そして、搭載した半導体素子６の端子６ａと、回路部材２１の端子部２４の内部端子２４Ａの銀めっき層２９（５）、および、ダイパッド２６の内部端子２７Ａの銀めっき層２９（５）とを、ワイヤ８で電気的に接続する（図１４（Ｂ））。
【００５４】
次いで、外部端子２４Ｂおよび外部端子２７Ｂの一部を外部に露出させるようにして、端子部２４、ダイパッド２６、半導体素子６およびワイヤ８を封止部材９で封止する（図１４（Ｃ））。
【００５５】
次に、回路部材２１の各接続リードを切断し外枠部材２２を除去して、本発明の半導体装置１とする（図１４（Ｄ））。また、外部に露出している外部端子４Ｂおよび外部端子３Ｂに半田からなる外部電極１０を形成することができる。
樹脂封止型半導体装置の製造方法の第２の発明
図１５および図１６は、図４乃至図６に示される樹脂封止型半導体装置１１を例とした本発明の樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。各工程は、上記の図５に対応する樹脂封止型半導体装置の縦断面図で示してある。
【００５６】
まず、導電性基板５１の表裏に感光性レジストを塗布、乾燥して感光性レジスト層５２を形成し（図１５（Ａ））、これを所望のフォトマスクを介して露光した後、現像してレジストパターン５２Ａ，５２Ｂを形成する（図１５（Ｂ））。導電性基板５１としては、上述のように４２合金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を使用することができ、この導電性基板５１は、両面を脱脂等を行い洗浄処理を施したものを使用することが好ましい。また、感光性レジストとしては、従来公知のものを使用することができる。
【００５７】
次に、レジストパターン５２Ａ，５２Ｂを耐腐蝕膜として導電性基板５１に腐蝕液でエッチングを行う（図１５（Ｃ））。腐蝕液は、通常、塩化第二鉄水溶液を使用し、導電性基板５１の両面からスプレーエッチングにて行う。このエッチング工程におけるエッチング量を加減することにより、薄肉部５１ａの厚さを調整することができる。
【００５８】
次いで、レジストパターン５２Ａ，５２Ｂを剥離して除去することにより、端子部３４とダイパッド３６がそれぞれ接続リード３３と接続リード３５（図示せず）により外枠部材３２に一体的に連結された本発明の回路部材３１が得られる（図１５（Ｄ））。この回路部材３１では、ダイパッド３６は、外枠部材３２から接続リード３５を介して相互に離間して配設された複数のダイパッド小片３６ａからなる。そして、端子部３４の内部端子３４Ａ面と各ダイパッド小片３６ａの内部端子３７Ａ面とは、同一平面内にある。
【００５９】
次に、上述のように製造した本発明の回路部材３１の端子部３４の内部端子３４Ａの位置、および、ダイパッド３６を構成するダイパッド３６ａの内部端子３７Ａの位置に、銀めっき層３９（１５）を形成し、さらに、各ダイパッド小片３６ａの表面側に電気絶縁性の両面接着テープ１７を貼付する（図１６（Ａ））。
【００６０】
次いで、ダイパッド３６の表面側に、半導体素子１６の回路形成面と反対側を電気絶縁性の両面接着テープ１７を介して固着することにより、半導体素子１６を搭載する。そして、搭載した半導体素子１６の端子１６ａと、回路部材３１の端子部３４の内部端子３４Ａの銀めっき層３９（１５）、および、ダイパッド３６の内部端子３７Ａの銀めっき層３９（１５）とを、ワイヤ１８で電気的に接続する（図１６（Ｂ））。
【００６１】
次いで、外部端子３４Ｂおよび外部端子３７Ｂの一部を外部に露出させるようにして、端子部３４、ダイパッド３６、半導体素子１６およびワイヤ１８を封止部材１９で封止する（図１６（Ｃ））。
【００６２】
次に、回路部材３１の各接続リードを切断し外枠部材３２を除去して、本発明の半導体装置３１とする（図１６（Ｄ））。また、外部に露出している外部端子１４Ｂおよび１３Ｂに半田からなる外部電極２０を形成することができる。
【００６３】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
（回路部材の作製）
導電性基板として厚み０．１５ｍｍの銅板（古河電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄処理を行った後、この銅板の両面に紫外線硬化型レジスト（東京応化工業（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布して乾燥した。次いで、表面側および裏面側のレジスト層をそれぞれ所定のフォトマスクを介して露光した後、現像してレジストパターンを形成した。その後、銅板の両面から塩化第二鉄水溶液を使用してスプレーエッチングを行い、洗浄後、有機アルカリ溶液を用いてレジストパターンを剥離除去した。これにより、ダイパッドの裏面に４個の外部端子が一体的に設けられた回路部材が得られた。
【００６４】
次に、ダイパッドの内部端子面および端子部の内部端子面とに、銀めっき層（厚み約５μｍ）を形成した後、このダイパッドの表面側の所定部位に電気絶縁性の両面接着テープ（巴川製紙所（株）製ＵＨ１Ｗ）を貼り付けた。
（半導体装置の作製）
上記の回路部材のダイパッド表面側の両面接着テープに半導体素子（厚み約０．２５ｍｍ）の回路形成面の反対側を圧着して加熱（１４０℃）することにより固着して半導体素子を搭載した。次いで、回路部材のダイパッドの内部端子上の銀めっき層、および、端子部の内部端子上の銀めっき層と、搭載した半導体素子の端子とを金線により結線した。その後、外部端子の一部を外部に露出させるようにして、端子部、ダイパッド、半導体素子および金線を樹脂材料（日東電工（株）製ＭＰ−７４００）で封止した。
【００６５】
次に、回路部材の各接続リードを切断して外枠部材を除去し、外部に露出している外部端子に半田からなるボールを接着して外部電極を形成した。
【００６６】
このようにして作製した樹脂封止型半導体装置は外部端子数が４８ピン（内、ダイパッド裏面の外部端子数は４ピン）であり、その外形寸法は６ｍｍ四方と小型であり、かつ、厚みが０．８ｍｍであり非常に薄いものであった。また、この樹脂封止型半導体装置のリードインダクタンスは５〜７ｎＨであった。
【００６７】
比較として、ダイパッドの裏面に外部端子を備えていない回路部材を、上記の回路部材と同様にして作製し、この回路部材を用いて外部端子数が４４ピンの樹脂封止型半導体装置を作製した。この樹脂封止型半導体装置のリードインダクタンスを測定した結果、７〜９ｎＨであり、上記の本発明の樹脂封止型半導体装置に比べ大きなものであった。
【００６８】
【発明の効果】
以上詳述したように、本発明によれば半導体素子の占有率が高くなり小型化が可能となって回路基板への実装密度を向上させることができ、また、ダイパッドの裏面に一体的に設けられた外部端子が放熱経路として作用するので半導体装置の放熱性が極めて良好なものとなり、かつ、上記の外部端子によりグランドの接続端子数を増やせるのでパッケージ内のリードインダクタンスの低減が可能となり、さらに、ダイパッドが複数のダイパッド小片に分割されている場合、各ダイパッド小片の裏面に一体的に設けられた外部端子により電源の接続端子数も増やせるので高速化への対応が可能となる。また、外部端子に半田電極を形成することにより、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置が可能となり、実装作業性、ショート防止性が向上するとともにさらに、多ピン化への対応が可能となり、本発明の回路部材を使用することにより、上記のような効果を奏する樹脂封止型半導体装置を容易に作製することができ、このような樹脂封止型半導体装置は、本発明の製造方法により簡便に製造することができる。
【図面の簡単な説明】
【図１】樹脂封止型半導体装置の第１の発明の一実施形態を示す斜視図である。
【図２】図１に示される樹脂封止型半導体装置のＡ−Ａ線における縦断面図である。
【図３】図１に示される樹脂封止型半導体装置の裏面側からの斜視図である。
【図４】樹脂封止型半導体装置の第２の発明の一実施形態を示す斜視図である。
【図５】図４に示される樹脂封止型半導体装置のＢ−Ｂ線における縦断面図である。
【図６】図４に示される樹脂封止型半導体装置の裏面側からの斜視図である。
【図７】回路部材の第１の発明の一実施形態を示す平面図である。
【図８】図７に示される回路部材の裏面側を示す平面図である。
【図９】図７に示される回路部材のＣ−Ｃ線における縦断面図である。
【図１０】回路部材の第２の発明の一実施形態を示す平面図である。
【図１１】図１０に示される回路部材の裏面側を示す平面図である。
【図１２】図１０に示される回路部材のＤ−Ｄ線における縦断面図である。
【図１３】樹脂封止型半導体装置の製造方法の第１の発明の一実施形態を示す工程図である。
【図１４】樹脂封止型半導体装置の製造方法の第１の発明の一実施形態を示す工程図である。
【図１５】樹脂封止型半導体装置の製造方法の第２の発明の一実施形態を示す工程図である。
【図１６】樹脂封止型半導体装置の製造方法の第２の発明の一実施形態を示す工程図である。
【符号の説明】
１，１１…樹脂封止型半導体装置
２，１２…ダイパッド
１２ａ…ダイパッド小片
３Ａ，１３Ａ…内部端子
３Ｂ，１３Ｂ…外部端子
４，１４…端子部
４Ａ，１４Ａ…内部端子
４Ｂ，１４Ｂ…外部端子
６，１６…半導体素子
６ａ，１６ａ…端子
８，１８…ワイヤ
９，１９…封止部材
１０，２０…外部電極
２１，３１…回路部材
２２，３２…外枠部材
２３，２５，３３，３５…接続リード
２４，３４…端子部
２４Ａ，３４Ａ…内部端子
２４Ｂ，３４Ｂ…外部端子
２６，３６…ダイパッド
３６ａ…ダイパッド小片
２７Ａ，３７Ａ…内部端子
２７Ｂ，３７Ｂ…外部端子
４１，５１…導電性基板
【図１】
0003947292.tif 000002
【図２】
0003947292.tif 000003
【図３】
0003947292.tif 000004
【図４】
0003947292.tif 000005
【図５】
0003947292.tif 000006
【図６】
0003947292.tif 000007
【図７】
0003947292.tif 000008
【図８】
0003947292.tif 000009
【図９】
0003947292.tif 000010
【図１０】
0003947292.tif 000011
【図１１】
0003947292.tif 000012
【図１２】
0003947292.tif 000013
【図１３】
0003947292.tif 000014
【図１４】
0003947292.tif 000015
【図１５】
0003947292.tif 000016
【図１６】
0003947292.tif 000017