(57)【特許請求の範囲】
【請求項１】
３つの電源から１つを選択して出力端子に出力する、ＩＣテスタのドライバ回路に備えられる３値出力回路において、前記３つの電源のうち１つを出力するダイオードブリッジ回路と、前記ダイオードブリッジ回路を構成する第１のダイオードと第２のダイオードの間に接続された第１の電源と、前記ダイオードブリッジ回路を構成する第３のダイオードと第４のダイオードの間に接続された第２の電源と、前記ダイオードブリッジ回路を構成する第１のダイオードと第４のダイオードの間に接続された第３の電源と、を備え、前記ダイオードブリッジ回路に流れる電流に従って、前記３つの電源のうち１つの電源の出力を出力端子に伝達することを特徴とする３値出力回路。
【請求項２】
一定の電流を供給する複数の定電流源を有する電流入力部と、前記電流入力部の複数の定電流源から前記ダイオードブリッジ回路に入力する電流の入力経路を切り換える入力経路切換部と、前記ダイオードブリッジ回路から出力する電流の出力経路を切り換える出力経路切換部と、一定の電流を出力させる複数の定電流源を有し、前記出力経路切換部によって切り換えられた出力経路に従って、前記定電流源から電流を出力させる電流出力部と、をさらに備え、前記入力経路切換部および出力経路切換部によって電流入出力経路が選択されることにより、前記第１の電源あるいは前記第２の電源が出力端子に伝達された場合に、前記ダイオードブリッジ回路を構成するダイオードが、回路の不使用部分に電流が漏洩することを防ぐことによって、回路の不使用部分に起因して出力端子に現れる寄生容量を低減することを特徴とする請求項１記載の３値出力回路。
【請求項３】
前記ダイオードブリッジ回路は、第１〜第８のダイオードと、出力端子を備え、第１のダイオードのアノードと第３のダイオードのカソードと第９のダイオードのアノードが接続され、第１のダイオードのカソードと出力端子と第２のダイオードのアノードが接続され、第２のダイオードのカソードと第４のダイオードのアノードが接続され、第３のダイオードのアノードと第５のダイオードのアノードが接続され、第４のダイオードのカソードと第８のダイオードのカソードが接続され、第５のダイオードのカソードと第６のダイオードのアノードが接続され、第６のダイオードのカソードと第７のダイオードのアノードが接続され、第７のダイオードのカソードと第８のダイオードのアノードが接続され、第１のダイオードのアノードに第９のダイオードのアノードが接続され、第９のダイオードのカソードに第１の電源が接続され、第２のダイオードのカソードに第１０のダイオードのカソードが接続され、第１０のダイオードのアノードに第２の電源が接続され、第６のダイオードのカソードに第３の電源が接続され、第３のダイオードのアノードあるいはカソードに前記入力経路切換部から電流が入力され、第４のダイオードのアノードあるいはカソードから前記出力経路切換部に電流が出力されることにより、前記第１から第３の電源の出力を出力端子に伝達することを特徴とする請求項１または２記載の３値出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣテスタのドライバ回路に備えられる３値出力回路に係り、詳細には、寄生容量が小さく、被試験体の高速Ｉ／Ｏ測定が可能な３値出力回路に関する。
【０００２】
【従来の技術】
従来、ＩＣテストを行う際に、被試験体に入力する電源を切り換えるために、３値出力回路が利用されている。
図４は、従来の３値出力回路１００の構成を示す図である。
３値出力回路１００は、スイッチ１１４〜１１９の切り換えによって、プログラムされた３つの電源、即ち、電源１０１、電源１０２、電源１０３を出力Ｖ０として選択する機能を有する。
【０００３】
まず、構成を説明する。３値出力回路１００は、電源１０１〜１０３、ダイオード１０４〜１１３、１２５、１２６、スイッチ１１４〜１１９、電流源１２０および電流源１２１から構成される。
【０００４】
ダイオード１０４〜１０７は、ダイオードブリッジ１２２を構成している。即ち、ダイオード１０４のアノードとダイオード１０６のアノードが接続され、ダイオード１０４のカソードとダイオード１０５のアノードが接続されている。さらに、ダイオード１０５のカソードとダイオード１０７のカソードが接続され、ダイオード１０６のカソードとダイオード１０７のアノードが接続されている。
【０００５】
また、ダイオード１０４、１０６間にスイッチ１１４を介して電流源１２０が接続されている。そして、ダイオード１０６、１０７間に電源１０１が接続され、ダイオード１０４、１０５間は、出力端子と接続されている。さらに、ダイオード１０５、１０７間は、スイッチ１１６を介して電流源１２１と接続されている。
【０００６】
同様に、ダイオード１０８〜１１１は、ダイオードブリッジ１２３を構成し、ダイオード１０８、１１０間にスイッチ１１５を介して電流源１２０が、ダイオード１１０、１１１間に電源１０２が、それぞれ接続され、ダイオード１０８、１０９間は出力端子と、ダイオード１０９、１１１間は、スイッチ１１７を介して電流源１２１とそれぞれ接続されている。
【０００７】
また、同様に、ダイオード１１２、１１３、１２５、１２６は、ダイオードブリッジ１２４を構成し、ダイオード１１２、１２５間にスイッチ１１８を介して電流源１２０が、ダイオード１２５、１２６間に電源１０３が、それぞれ接続され、ダイオード１１２、１１３間は出力端子と、ダイオード１１３、１２６間は、スイッチ１１９を介して電流源１２１とそれぞれ接続されている。
【０００８】
次に動作を説明する。
３値出力回路１００において、スイッチ１１４から１１９は、図示しない制御部により制御され、選択される電源１０１〜１０３に応じて、適宜開閉される。
【０００９】
以下、電源１０１が選択される場合の３値出力回路１００の動作について、図４を参照して説明する。
電源１０１が選択される場合、図示しない制御部によって、スイッチ１１４とスイッチ１１６がオン（閉）とされ、その他のスイッチは、オフ（開）とされる。
【００１０】
すると、電流源１２０よりスイッチ１１４を介して電流２Ｉ（アンペア）が流れ、ダイオード１０４には電流２Ｉ（Ａ）の１／２の電流Ｉ（Ａ）が流れる。また、ダイオード１０６にも残りの電流Ｉ（Ａ）が流れ、ダイオード１０５、１０７にも電流Ｉ（Ａ）がそれぞれ流れる。そして、ダイオード１０５、１０７のカソードでは電流が合流して２Ｉ（Ａ）となり、スイッチ１１６を通して電流源１２１に流れる。ダイオード１０４〜１０７により構成されるダイオードブリッジ１２２は、出力端子が無負荷であるため、電源１０１の出力を出力端子に伝達する。即ち、電源１０１が選択され、電源１０１の電圧が出力端子に出力される。但し、ダイオード１０４〜１０７は、同一の特性とする。
【００１１】
同様に、電源１０２が選択される場合、スイッチ１１５、１１７がオンとされ、その他のスイッチはオフとされる。すると、ダイオードブリッジ１２３は、電源１０２の出力を出力端子に伝達し、電源１０２が選択される。
さらに、同様に、電源３が選択される場合、スイッチ１１８、１１９がオンとされ、その他のスイッチはオフとされる。すると、ダイオードブリッジ１２４は、電源１０３の出力を出力端子に伝達し、電源１０３が選択される。
【００１２】
以上のように、３値出力回路１００は、スイッチ１１４〜１１９を適宜開閉することにより、電源１０１〜１０３に対応したダイオードブリッジに電流をそれぞれ供給し、各電源１０１、１０２あるいは１０３を選択して出力する。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来の３値出力回路は、ダイオードブリッジによって、選択する電源の出力を出力端子に伝達する構成であるため、ダイオードが最低でも１２個必要である。そして、任意の１つの電源を選択し、出力させる場合、他の電源を出力させるためのダイオードブリッジは、オフ状態で接続されるていることとなる。すると、それらが全て、出力端子の寄生容量となり、出力抵抗分に対する時定数が大きくなるため、高速に、プログラムされた電源を切り換える場合、切換時間が制限され、高速動作が行えないという問題があった。
【００１４】
本発明の課題は、寄生容量が少なく、高速動作が可能な３値出力回路を提供することである。
【００１５】
【課題を解決するための手段】
請求項１記載の発明は、
３つの電源から１つを選択して出力端子に出力する、ＩＣテスタのドライバ回路に備えられる３値出力回路において、
前記３つの電源のうち１つを出力するダイオードブリッジ回路（例えば、図１のダイオード１１、１２、１５〜２０からなる回路部分）と、
前記ダイオードブリッジ回路を構成する第１のダイオード（例えば、図１のダイオード１５）と第２のダイオード（例えば、図１のダイオード１１）の間に接続された第１の電源（例えば、図１の電源２）と、
前記ダイオードブリッジ回路を構成する第３のダイオード（例えば、図１のダイオード１２）と第４のダイオード（例えば、図１のダイオード１６）の間に接続された第２の電源（例えば、図１の電源３）と、
前記ダイオードブリッジ回路を構成する第１のダイオードと第４のダイオードの間に接続された第３の電源（例えば、図１の電源４）と、
を備え、
前記ダイオードブリッジ回路に流れる電流に従って、前記３つの電源のうち１つの電源の出力を出力端子に伝達することを特徴としている。
【００１６】
この請求項１記載の発明によれば、
３つの電源から１つを選択して出力端子に出力する、ＩＣテスタのドライバ回路に備えられる３値出力回路において、ダイオードブリッジ回路は、前記３つの電源のうち１つを出力し、第１の電源は、前記ダイオードブリッジ回路を構成する第１のダイオードと第２のダイオードとの間に接続され、第２の電源は、前記ダイオードブリッジ回路を構成する第３のダイオードと第４のダイオードの間に接続され、第３の電源は、前記ダイオードブリッジ回路を構成する第１のダイオードと第４のダイオードの間に接続され、前記ダイオードブリッジ回路に流れる電流に従って、前記３つの電源のうち１つの電源の出力を出力端子に伝達する。
【００１７】
したがって、この請求項１記載の発明によって、ダイオードブリッジ回路１つからなる簡単な回路構成で、ＩＣテストのための電源切換を行うことができる。
【００１８】
請求項２記載の発明は、請求項１記載の３値出力回路において、一定の電流を供給する複数の定電流源を有する電流入力部（例えば、図１の電流源２１、２２からなる部分）と、前記電流入力部の複数の定電流源から前記ダイオードブリッジ回路に入力する電流の入力経路を切り換える入力経路切換部（例えば、図１のスイッチ５、６、９からなる部分）と、前記ダイオードブリッジ回路から出力する電流の出力経路を切り換える出力経路切換部（例えば、図１のスイッチ７、８、１０からなる部分）と、一定の電流を出力させる複数の定電流源を有し、前記出力経路切換部によって切り換えられた出力経路に従って、前記定電流源から電流を出力させる電流出力部（例えば、図１の電流源２３、２４からなる部分）と、をさらに備え、前記入力経路切換部および出力経路切換部によって電流入出力経路が選択されることにより、前記第１の電源あるいは前記第２の電源が出力端子に伝達された場合に、前記ダイオードブリッジ回路を構成するダイオード（例えば、スイッチ５、７あるいは、スイッチ６、８がオンとなった場合のダイオード１５、１６）が、回路の不使用部分に電流が漏洩することを防ぐことによって、回路の不使用部分に起因して出力端子に現れる寄生容量を低減することを特徴としている。
【００１９】
この請求項２記載の発明によれば、
請求項１記載の３値出力回路において、
電流入力部は、一定の電流を供給する複数の定電流源を有し、入力経路切換部は、前記電流入力部の複数の定電流源から前記ダイオードブリッジ回路に入力する電流の入力経路を切り換え、出力経路切換部は、前記ダイオードブリッジ回路から出力する電流の出力経路を切り換え、電流出力部は、一定の電流を出力させる複数の定電流源を有し、前記出力経路切換部によって切り換えられた出力経路に従って、前記定電流源から電流を出力させ、前記入力経路切換部および出力経路切換部によって電流入出力経路が選択されることにより、前記第１の電源あるいは前記第２の電源が出力端子に伝達された場合に、前記ダイオードブリッジ回路を構成するダイオードが、回路の不使用部分に電流が漏洩することを防ぐことによって、回路の不使用部分に起因して出力端子に現れる寄生容量を低減することを特徴としている。
【００２０】
したがって、この請求項２記載の発明によって、回路の不使用部分に電流が漏洩することを防ぐことによって、回路の不使用部分に起因して出力端子に現れる寄生容量を低減でき、電源切換を高速に行える。
【００２１】
また、請求項３記載の発明のように、
請求項１または２記載の３値出力回路において、
前記ダイオードブリッジ回路は、第１〜第８のダイオード（例えば、図１のダイオード１１、１２、１５〜２０）と、出力端子を備え、第１のダイオードのアノードと第３のダイオードのカソードと第９のダイオードのアノードが接続され、第１のダイオードのカソードと出力端子と第２のダイオードのアノードが接続され、第２のダイオードのカソードと第４のダイオードのアノードが接続され、第３のダイオードのアノードと第５のダイオードのアノードが接続され、第４のダイオードのカソードと第８のダイオードのカソードが接続され、第５のダイオードのカソードと第６のダイオードのアノードが接続され、第６のダイオードのカソードと第７のダイオードのアノードが接続され、第７のダイオードのカソードと第８のダイオードのアノードが接続され、
第１のダイオードのアノードに第９のダイオード（例えば、図１のダイオード１３）のアノードが接続され、第９のダイオードのカソードに第１の電源（例えば、図１の電源２）が接続され、第２のダイオードのカソードに第１０のダイオード（例えば、図１のダイオード１４）のカソードが接続され、第１０のダイオードのアノードに第２の電源（例えば、図１の電源３）が接続され、第６のダイオードのカソードに第３の電源（例えば、図１の電源４）が接続され、
第３のダイオードのアノードあるいはカソードに前記入力経路切換部から電流が入力され、
第４のダイオードのアノードあるいはカソードから前記出力経路切換部に電流が出力されることにより、前記第１から第３の電源の出力を出力端子に伝達することを特徴としている。
【００２２】
この請求項３記載の発明によれば、使用するダイオードの個数が少ない回路構成で、ＩＣテストのための電源切換を行うことができる。
【００２６】
【発明の実施の形態】
以下、図を参照して、本発明の実施の形態を詳細に説明する。
図１から図３は、本発明を適用した３値出力回路１の実施の形態を示す図である。
【００２７】
３値出力回路１は、図１に示す回路構成とし、選択する電源に応じて、各スイッチを適宜開閉することにより、ダイオードの使用個数が少ない回路構成で、ＩＣテストのための電源切換を行うことができる。また、出力端子における寄生容量は、各電源が選択された場合に、ほぼ、ダイオード１１あるいはダイオード１２に起因する容量のみと見なせる回路構成である。そのため、出力端子において、不使用ダイオードに起因する寄生容量が少なく、ＩＣテストのための電源切換を高速に行うことが可能となる。
【００２８】
まず構成を説明する。
図１は、本発明を適用した３値出力回路１の回路構成を示す図である。この図１において、３値出力回路１は、電源２〜４、スイッチ５〜１０、ダイオード１１〜２０、電流源２１〜２４および出力端子から構成される。また、図３は、本発明を適用した３値出力回路１を用いて、被試験体となるＤＵＴ（Device Under Test）をテストする際の構成を示す概略図である。
【００２９】
図３において、３値出力回路１の内部構成は省略し、出力端子周辺のみ示している。この図３において、出力端子に抵抗Ｒ1を接続してドライバ回路を構成し、抵抗Ｒ1の他端にＤＵＴのＩ／Ｏピンおよび判定回路が接続される。そして、ＤＵＴをテストする場合、ＤＵＴにテストデータを書き込む際には、ドライバ回路において、電源２がＨｉｇｈレベル、電源３がＬｏｗレベルとされ、スイッチ５〜１０が適宜開閉されることによって、電源２または３の出力（デジタル信号）が出力端子からＤＵＴに供給される。また、ＤＵＴからテストデータを読み出す際には、ドライバ回路において、電源４が選択されて、ＤＵＴから出力されたデジタル信号を電源４で終端し、判定回路によって、読み出されたテストデータの良・不良が判定される。
【００３０】
以下、図１を参照して本発明を適用した３値出力回路１の構成を説明する。
電源２〜４は、図示しない制御部によって、各電源の出力電圧が制御され、ＩＣテストを行う際に、３値出力回路１に電源を供給する。また、制御部によって、電源２〜４のいずれか一つが選択されることにより、スイッチ５〜１０が開閉される。すると、選択された電源の出力が、出力端子に伝達され、出力Ｖoとなる。
【００３１】
スイッチ５〜１０は、制御部によってそれぞれの動作が制御され、出力Ｖoとして選択される電源に応じて、それぞれのスイッチが適宜開閉される。
図２は、出力Ｖoとして選択される電源と各スイッチの開閉（オン／オフ）状態の対応を示す図である。この図２において、電源２が出力Ｖoとして選択された場合、スイッチ５、７がオンにされ、これら以外のスイッチはオフにされる。また、電源３が出力Ｖoとして選択された場合、スイッチ６、８がオンにされ、これら以外のスイッチはオフにされる。さらに、電源４が出力Ｖｏとして選択された場合、スイッチ９、１０がオンにされ、これら以外のスイッチはオフにされる。
【００３２】
ダイオード１１〜２０は、アノードから入力された電流を導通し、カソードから入力された電流を非導通とする。また、ダイオード１１〜２０は、制御部によって、各スイッチが開閉された場合に、電源２〜４のいずれか一つの電源の出力を出力端子に伝えるように接続されている。
【００３３】
電流源２１は、電流２Ｉ（Ａ）を３値出力回路１に流入させる定電流源であり、スイッチ５、９の開閉に応じて、電流源２１から３値出力回路１への電流供給が、停止または開始される。
同様に、電流源２２は、電流Ｉ（Ａ）を３値出力回路１に流入させる定電流源であり、スイッチ６の開閉に応じて、電流源２２から３値出力回路１への電流供給が、停止または開始される。
【００３４】
また、電流源２３は、電流Ｉ（Ａ）を３値出力回路１から流入させる定電流源であり、スイッチ７の開閉に応じて、３値出力回路１から電流源２３への電流の流入が、停止または開始される。
同様に、電流源２４は、電流２Ｉ（Ａ）を３値出力回路１から流入させる定電流源であり、スイッチ８、１０の開閉に応じて、３値出力回路１から電流源２４への電流の流入が、停止または開始される。
【００３５】
出力端子は、各スイッチ５〜１０の開閉によって伝達された、電源２〜４のいずれか一つの出力を出力Ｖoとして、３値出力回路１の外部へ伝達する。
【００３６】
次に動作を説明する。
３値出力回路１は、図示しない制御部によって、電源１〜３の各電圧が制御され、スイッチ５〜１０の開閉が、図２の対応に従って制御されると、電源２〜４のいずれか一つの出力を出力端子に伝達する。
【００３７】
まず、電源２が選択され、電源２の出力が出力端子に伝達される場合の動作を説明する。
電源２が選択された場合、制御部によって、スイッチ５、７がオンにされ、その他のスイッチはオフにされる（図２参照）。すると、３値出力回路１に電流源２１より電流２Ｉ（Ａ）が供給され、このうち、１／２の電流Ｉ（Ａ）がダイオード１３に流れる。そして、残りの電流Ｉ（Ａ）はダイオード１１に流れ、ダイオード１２を通った後、スイッチ７を通り、電流源２３に流入する。
【００３８】
このとき、ダイオード１１、１３には同電流が流れるため、出力Ｖoには、電源２の出力が現れる。また、電流経路において、スイッチ９はオフ、ダイオード１７とダイオード１５は逆方向接続のため、ダイオード１５は非導通となる。同様に、ダイオード１６も非導通となる。また、ダイオード１４は、電源２、３の出力電圧により導通あるいは非導通が決定する。そのため、ダイオード１４を非導通にするために、（電源２の出力電圧＞電源３の出力電圧）とされる。
【００３９】
したがって、電源２が選択された場合、不使用となるダイオード１５、１７、１８、１９、２０、１６からなる部分は、ダイオード１５、１６によって、非導通部分となり、これらのダイオードに起因する寄生容量は、出力端子に影響を与えない。
【００４０】
また、電源３が選択された場合、制御部によって、スイッチ６、８がオンにされ、その他のスイッチはオフにされる。すると、３値出力回路１に電流源２２より電流Ｉ（Ａ）が供給され、この電流Ｉ（Ａ）は、ダイオード１１、１２を通った後、スイッチ８を通り、電流源２４に流入する。また、このとき、電源３からダイオード１４を通り、電流Ｉ（Ａ）が供給され、スイッチ８を通り、電流源２４に流入する。即ち、電流源２２から供給された電流Ｉ（Ａ）と電源３から供給された電流Ｉ（Ａ）が、合わせて電流２Ｉ（Ａ）となり、電流源２４に流入する。
【００４１】
このとき、ダイオード１１、１２とダイオード１４には、同電流が流れるため、出力Ｖoには、電源３の出力が現れる。また、電流経路において、電源１が選択された場合と同様の理由により、不使用となるダイオード１５、１７、１８、１９、２０、１６からなる部分は、ダイオード１５、１６によって、非導通部分となり、これらのダイオードに起因する寄生容量は、出力端子に影響を与えない。
【００４２】
なお、ダイオード１３は、電源２、３の出力レベルにより導通あるいは非導通が決定する。そのため、ダイオード１３を非導通とするために、（電源２の出力レベル＞電源３の出力レベル）とされる。
【００４３】
また、電源４が選択された場合、制御部によって、スイッチ９、１０がオンにされ、その他のスイッチはオフにされる。すると、３値出力回路１に電流源２１より電流２Ｉ（Ａ）が供給され、このうち、１／２の電流Ｉ（Ａ）がダイオード１７、１８、１９、２０を通り、残りの電流Ｉ（Ａ）がダイオード１５、１１、１２、１６を通り、これらが合流して電流２Ｉ（Ａ）となる。そして、合流した電流２Ｉ（Ａ）が、スイッチ１０を通って、電流源２４に流入する。
【００４４】
このとき、ダイオード１７、１８とダイオード１５、１１には同電流が流れるため、出力端子は、電源４と同電位に位置することとなる。即ち、出力Ｖoには、電源４の出力が現れる。また、ダイオード１３、１４は、電源２、３、４の出力電圧により導通あるいは非導通が決定する。そのため、ダイオード１３、１４を非導通にするために、（電源２の出力電圧＞電源３の出力電圧＞電源４の出力電圧）とされる。
【００４５】
以上のように、本発明を適用した３値出力回路１は、図１に示すように、使用するダイオードの個数が少ない回路構成で、ＩＣテストのための電源切換を行うことができる。また、出力端子における寄生容量は、各電源が選択された場合に、ほぼ、ダイオード１１あるいはダイオード１２に起因する容量のみと見なせる。そのため、出力端子において、不使用ダイオードに起因する寄生容量が少なく、ＩＣテストのための電源切換を高速に行うことが可能となる。
【００４６】
また、本発明を適用した３値出力回路１は、使用するダイオードが少なく、簡単な回路構成（ダイオード１１〜２０で構成されるブリッジ部分）によって、ＩＣテストのための電源切換を行うことができる。
【００４７】
なお、本発明は、上記実施の形態の内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能であり、例えば、図１に示す回路の素子は、同様の機能を実現できるものであれば、他の素子であってもよい。
【００４８】
また、電流経路として選択されない回路部分を出力端子の寄生容量としない構成であれば、適宜回路構成を変更してもよい。
【００４９】
【発明の効果】
請求項１記載の発明によれば、ダイオードブリッジ回路１つからなる簡単な回路構成で、ＩＣテストのための電源切換を行うことができる。
【００５０】
請求項２記載の発明によれば、回路の不使用部分に電流が漏洩することを防ぐことによって、回路の不使用部分に起因して出力端子に現れる寄生容量を低減でき、電源切換を高速に行える。
【００５１】
請求項３記載の発明によれば、使用するダイオードの個数が少ない回路構成で、ＩＣテストのための電源切換を行うことができる。
【図面の簡単な説明】
【図１】本発明を適用した３値出力回路１の回路構成を示す図。
【図２】出力Ｖoとして選択される電源と各スイッチの開閉（オン／オフ）状態の対応を示す図。
【図３】本発明を適用した３値出力回路１を用いて、被試験体となるＤＵＴをテストする際の構成を示す概略図。
【図４】従来の３値出力回路１００の構成を示す図。
【符号の説明】
１    ３値出力回路
２、３、４電源
５、６、７、８、９、１０    スイッチ
１１、１２、１３、１４、１５    ダイオード
１６、１７、１８、１９、２０    ダイオード
２１、２２、２３、２４    電流源
【図１】
0003896736.tif 000002
【図２】
0003896736.tif 000003
【図３】
0003896736.tif 000004
【図４】
0003896736.tif 000005