(57)【特許請求の範囲】
【請求項１】
論理ブロックの信号の流れを解析する処理を行う論理回路解析装置において、
前記論理ブロックの信号が流れるピン、及び、該ピンの接続関係を解析し、記録する解析手段と、
前記解析手段により記録された前記論理ブロックの信号が流れるピン、及び、該ピンの接続関係を表示する表示手段とを有し、
更に前記解析手段は、前記論理ブロックの信号が流れる可能性のある全てのピン、及び、該ピンの接続関係を解析し、記録するパストレース手段を有することを特徴とする論理回路解析装置。
【請求項２】
前記解析手段は、前記論理ブロックの論理的に信号が流れるピン、及び、該ピンの接続関係を解析し、記録するシミュレーション手段を有することを特徴とする請求項１記載の論理解析装置。
【請求項３】
前記パストレース手段は、前記信号の流れと同じ方向で前記論理ブロックの信号が流れる可能性のある全てのピン、及び、該ピンの接続関係を解析し、記録するフォワードトレース手段と、
前記フォワードトレース手段で解析、記録された全てのピン、及び、該ピンの接続関係に対して前記信号の流れと逆方向で前記論理ブロックの信号が流れる可能性のある全てのピン、及び、該ピンの接続関係を解析し、前記ピン、及び、ピンの接続関係を絞り込むバックトレース手段とを有することを特徴とする請求項２記載の論理解析装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は論理回路解析方法に係り、特に、設計した論理回路の信号の流れをトレースする際に用いられる論理回路解析方法に関する。
論理回路の設計において、シミュレーションの結果、目的の結果が得られなかった場合に、各論理ブロックの入出力の論理をトレースすることにより論理回路の解析を行っている。
【０００２】
【従来の技術】
従来は論理回路をシミュレーションした後、シミュレーションの結果に基づいてマニュアル操作によりバックトレースを行うピンを指定して、トレースを行っていた。
ここで、たどり着きたいピンとは異なるピンを指定してしまった場合には、再びピンの指定をやり直してトレースを行い、所望のピンにたどり着くまで、上記操作を繰り返していた。
【０００３】
そこで、論理回路の解析を効率よく行えるようにするために、例えば、特開平５−２２５２８６号公報等により入出力信号系を他の信号系とは色分けして表示することにより信号系の認識を容易にすることにより解析を容易にする発明が提案されている。
特開平５−２２５２８６号公報には、単に入出力ピンを指示し、入出力ピンの間でパストレースを行うことにより、入出力ピン間のパスを抽出し、他の信号線と色分けする回路素子接続検索方式が記載されている。
【０００４】
【発明が解決しようとする課題】
しかるに、従来の論理回路解析方法では、シミュレーションの結果に基づいてマニュアル操作により分岐先（パス）を指示してトレースを行っていたため、分岐先をマニュアル操作により指示しなければならず、誤っていた場合には再び元のピンに戻って、前回指定のピンとは異なるピンを指定し、再びバックトレースをかけ、必要なピンが解析できるまで繰り返す必要があったため、解析に時間がかかり、非効率的であった。
【０００５】
また、特開平５−２２５２８６号公報の発明は、単に入出力ピンを指示し、入出力ピンの間でパストレースを行うことにより、入出力ピン間のパスを抽出し、他の信号線と色分けするだけで、１系統の信号だけを認識できるだけで、他のパスについては、再び入出力ピンを指定してパストレースを行う必要があり、論理回路全体の解析を行いたい場合には、従来と同様に解析に時間がかかり、非効率的である等の問題点があった。
【０００６】
本発明は上記の点に鑑みてなされたもので、容易に所望のパスをトレースできる論理回路解析方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１は、論理ブロックの信号の流れを解析する処理を行う論理回路解析装置において、前記論理ブロックの信号が流れるピン、及び、該ピンの接続関係を解析し、記録する解析手段と、前記解析手段により記録された前記論理ブロックの信号が流れるピン、及び、該ピンの接続関係を表示する表示手段とを有し、前記解析手段は、前記論理ブロックの信号が流れる可能性のある全てのピン、及び、該ピンの接続関係を解析し、記録するパストレース手段を有することを特徴とする。
【０００８】
請求項１によれば、論理ブロックの信号が流れるピン、及び、ピンの接続関係を解析、記録し、表示することにより、各ピン毎に伝達元を容易に認識できるので、トレース時に各ピンの分岐先を容易に認識でき、よって、トレースの分岐先の選択を容易に行え、解析を効率的に行える。
【０００９】
また、請求項１によれば、パストレース手段により論理ブロックの信号が流れる可能性のある全てのピン、及び、ピンの接続関係を解析し、記録することにより、各ピン毎に伝達元を容易に認識できるので、トレース時に各ピンの分岐先を容易に認識でき、よって、トレースの分岐先の選択を容易に行え、解析を効率的に行える。
【００１０】
請求項２は、前記解析手段が、前記論理ブロックの論理的に信号が流れるピン、及び、該ピンの接続関係を解析し、記録するシミュレーション手段を有することを特徴とする。請求項２によれば、シミュレーション手段により論理ブロックの論理的に信号が流れるピン、及び、ピンの接続関係を解析し、記録することにより、所定の論理における各ピンでの信号の状態を認識でき、信号の状態によりトレースの分岐先の選択を容易に行え、解析を効率的に行える。
【００１１】
請求項３は、前記パストレース手段が、前記信号の流れと同じ方向に前記論理ブロックの信号が流れる可能性のある全てのピン、及び、該ピンの接続関係を解析し、記録するフォワードトレース手段と、前記フォワードトレース手段で解析、記録された全てのピン、及び、該ピンの接続関係に対して前記信号の流れと逆方向に前記論理ブロックの信号が流れる可能性のある全てのピン、及び、該ピンの接続関係を解析し、前記ピン、及び、ピンの接続関係を絞り込むバックトレース手段とを有することを特徴とする。
【００１２】
請求項３によれば、フォワードトレース手段により論理ブロックの信号が流れる可能性のある全てのピン、及び、ピンの接続関係を解析、記録した後、バックトレース手段によりフォワードトレース手段でトレースされた論理ブロックの信号が流れる可能性のある全てのピン、及び、ピンの接続関係から所望のピンを絞り込むことにより、必要なピンの分岐先を容易に認識でき、よって、トレースの分岐先の選択を容易に行え、解析を効率的に行える。
【００１３】
【発明の実施の形態】
図１に本発明の一実施例のブロック構成図を示す。
本実施例の論理解析方法が適用される論理解析装置１は、入力装置となるキーボード２、マウス３、キーボード２及びマウス３からの指示を入力する入力インタフェース４、解析すべき論理回路の構造が格納された論理回路データベース５、解析処理を行うＣＰＵ６、ＣＰＵ６で処理されるべきプログラムが格納されたプログラムメモリ７、ＣＰＵ６での解析結果が格納される解析結果記憶部８、解析結果を表示するＣＲＴ９、ＣＲＴ９への表示を制御する表示コントローラ１０、入力インタフェース４、論理回路データベース５、ＣＰＵ６、プログラムメモリ７、解析結果記憶部８を接続するバス１１から構成される。
【００１４】
論理解析装置１は、プログラムメモリ７に予め格納された解析プログラムに従って、論理回路データベース５に格納された論理回路データに基づいて論理回路の接続を解析する処理を行う。
プログラムメモリ７に格納されるプログラムとしては、論理回路のパスを解析するパストレース機能、及び、論理回路に所定の初期設定値を設定して、その入出力論理を解析するシミュレーション機能とを有し、解析結果は解析結果記憶部８に記憶される。
【００１５】
解析結果記憶部８に記憶された解析結果は、表示コントローラ１０により画像データに変換されて、ＣＲＴ９に表示される。
次に、ＣＰＵ６による解析動作について説明する。
図２に本発明の一実施例のＣＰＵにより処理フローチャートを示す。
ＣＰＵ６は、キーボード２、マウス３により論理回路データベース５に格納された論理回路のパストレースを行うトレース機能が指示されると、プログラムメモリ７に格納されたプログラムにより、まず、解析すべき論理回路の階層の指定が指示される。キーボード２、マウス３により解析すべき論理回路の階層が指定されると、論理回路データベース５から指定された階層で論理回路のデータが読み出される（ステップＳ１−０）。
【００１６】
次に、解析すべき論理回路がスキャンチェーンか否かを判定する（ステップＳ１−１）。
ステップＳ１−１で、スキャンチェーンでなければ、各パスをトレースして、パスが通過するピンにマークを付与し、解析結果記憶部８に記憶する（ステップＳ１−２）。
【００１７】
ここで、パストレースについて図２とともに説明する。
図３に本発明の一実施例のパストレースの動作説明図を示す。図２はＡＮＤゲートの場合を示しており、ＡＮＤゲートの場合、入力ピンａに供給された信号は、入力ピンｂの論理が”０”であると、出力ピンｃへは供給されないが、入力ピンｂの論理が”１”であると、出力ピンｃに供給されることになる。このため、パストレースは、パスａ→ｃ，ｂ→ｃともに信号が通過するパスであると判断する。すなわち、パストレースでは、論理的に通過するか否ではなく、論理が通過する可能性のある全てのパスをトレースする。
【００１８】
一方、シミュレーションの場合には、入力ピンｂの論理に応じて出力ピンｃの論理が決まるので、パスａ→ｃのパスは通らないもの判断される。以上のようにして、通過する可能性のあるすべてのパストレースが順次決定される。
ステップＳ１−１でスキャンチェーン系であれば、ＣＰＵ６は、スキャン系、クロック系それぞれで、フォワードトレース及びバックトレースを実施して、パスを絞り込み、その結果を解析結果記憶部８に記憶する（ステップＳ１−３）。
【００１９】
また、ＣＰＵ６は、ステップＳ１−２、及び、ステップＳ１−３でピンがマークされ、マークされたピン毎に接続可能なピンが記録されると、次に、シミュレーションを行う。シミュレーションでは、まず、解析すべき論理回路の入力端子に供給すべき初期設定値を設定する（ステップＳ１−４）。
次に、ステップＳ１−４で設定された初期設定値に応じてシミュレーションを行い、マークされたピンの信号の伝達状態を検出し、各ピン毎に解析結果記憶部に記憶する（ステップＳ１−５）。
【００２０】
次に、ＣＰＵ６は、表示コントローラ１０を制御して、ステップＳ１−１，Ｓ１−３で解析結果記憶部８の解析結果を論理回路とともに、ＣＲＴ９に表示する（ステップＳ１−６）。
次に、キーボード２又はマウス３の指示により初期設定値の変更が指示されるとステップＳ１−４に戻って、初期設定値が変更され再びシミュレーションが行われる（ステップＳ１−７）。
【００２１】
ここで、ステップＳ１−６でのＣＲＴ９に表示される表示結果について説明する。
図４に本発明の一実施例の解析結果の表示例を示す図を示す。
ステップＳ１−６の解析結果の表示時には、論理回路１００が表示される。論理回路１００には、論理ブロック１１１〜１１６の入出力ピンにマークａ〜ｕが付与されるとともに、シミュレーション結果の論理値”１”，”０”，”ｘ”が表示される。
【００２２】
論理回路１００の下部には、論理ブロック１１１〜１１６の入出力ピンマークａ〜ｕ毎にその信号の供給元が表示される。例えば、ピンマークａ〜ｄは論理回路１００の入力ピンであり、信号の供給元のピンマークａ〜ｕが表示されてないので、信号の供給元は空きとなる。
また、ピンマークｅのピンは、ゲート１１１の入力ピンであり、論理回路１００の入力ピンであるピンマークｂのピンに接続されており、ピンマークｂのピンから信号が供給される。よって、ピンマークｅには、ピンマークｂが表示される。このとき、ピンマークｂのピンに供給される信号はクロックＣＬＫであるので、ピンマークｂにクロックを示す「（ＣＬＫ）」が付与される。
【００２３】
同様に、ピンマークｆは、ゲート１１１の入力ピンであり、論理回路１００の入力ピンであるピンマークｃのピンに接続されており、ピンマークｃのピンから信号が供給される。よって、ピンマークｆには、ピンマークｃが表示される。このとき、ピンマークｃのピンに供給される信号は制御信号ＣＮＴであるので、ピンマークｃに制御信号を示す「（ＣＮＴ）」が付与される。
【００２４】
さらに、ゲート１１１の出力ピンであるピンマークｈには、ピンマークｅ，ｆのピンに供給される信号の論理に応じた出力結果が供給されるので、ピンマークｅ，ｆが表示されるとともに、ピンマークｅ，ｆの信号供給元であるピンマークｂ（ＣＬＫ），ｃ（ＣＮＴ）が表示される。同様にして、ピンマークｇ〜ｕに信号供給元が表示される。
【００２５】
論理回路１００の下部、パストレース信号元の表示の左側には、シミュレーション信号元のピンマークを示す表示が表示される。
例えば、初期設定値としてピンマークａに論理値「１」、ピンマークｂに論理値「０」、ピンマークｃに論理値「１」、ピンマークｄに論理値「１」が供給されるものとすると、ピンマークｅ，ｆ，ｇ，ｍは、ピンマークａ，ｂ，ｃ，ｄに直接接続されるので、ピンマークａ，ｂ，ｃ，ｄの論理「１」，「０」，「１」，「１」がそのまま供給される。このため、シミュレーション信号元としては、ピンマークｅにピンマークｂ（ＣＬＫ）、ピンマークｆにピンマークｃ（ＣＮＴ）、ピンマークｇにピンマークｄ、ピンマークｍにピンマークａが表示される。
【００２６】
また、ピンマークｈでは、ゲート１１１がＡＮＤゲートであるとすると、ピンマークｂ（ＣＬＫ）の論理値が「０」、すなわち、ピンマークｅの論理値が「０」のときには、ピンマークｃ（ＣＮＴ）の論理値、すなわち、ピンマークｆの論理値にかかわらず、ゲート１１１の出力となるピンマークｈの論理値は「０」となる。したがって、シミュレーションの結果としては、ピンマークｈにはピンマークｂ（ＣＬＫ），ｅに供給される信号が供給されると判断でき、ピンマークｈにはピンマークｂ（ＣＬＫ），ｅが表示される。
【００２７】
以上のようにして初期設定値によるシミュレーションの結果、論理が通過するピンマークａ〜ｕがピンマークａ〜ｕ毎に表示される。
図４に示すように、論理回路１００にピンマークａ〜ｕが表示され、パス毎に所定の初期設定値に応じたシミュレーション結果の論理値が表示される。また、論理回路１００の下部には、上述したようにピンマークａ〜ｕ毎にトレース可能なピンマーク、及び、所定の初期設定値の結果、通過可能なピンマークがリスト形式で表示される。
【００２８】
このため、論理回路１００で所定の初期設定値に対して所定の出力が得られなかった場合に、論理回路１００を解析するために論理回路１００に対してバックトレースを行う際に、図４に示すような論理回路１００の下部に表示されたピンマーク毎のリストを認識することにより、各ピンからの分岐先を容易に認識でき、次のピンの選択が容易になるので、トレースを効率よく行える。
【００２９】
また、本実施例ではステップＳ１−２で論理回路の形式を判定し、スキャンチェーンの場合については、ステップＳ１−１のフォワードトレースに加えて、さらに、ステップＳ１−３でバックトレースを行うことにより、パスを絞り込んで、解析を行うことができる。
図５に本発明の一実施例のスキャンチェーンの解析時の動作説明図を示す。
【００３０】
論理回路２００は、スキャンチェーンを構成している。スキャンチェーンは、ゲート２１１〜２１４、フリップフロップ２２１〜２２３から構成され、ゲート２１１〜２１３とフリップフロップ２２１〜２２３とが交互に配置された構成とされている。
スキャンチェーンの場合、スキャン系について入力端子ＳＩからのフォワードトレースと出力端子ＳＯからのバックトレースにより入力端子ＳＩから出力端子ＳＯに至るパスを検出することにより、図５に「＝」で示すようなピンマークｂ→ｇ→ｊ→ｌ→ｍ→ｎ→ｐ→ｒ→ｓ→ｔ→ｖ→ｘ→ｙ→ｚのパスを認識する。
【００３１】
また、クロック系については、クロック入力ＴＣＫからフォワードトレースを行い、フリップフロップ２２１〜２２３のクロック端子からバックトレースを行ってクロック入力ＴＣＫからフリップフロップ２２１〜２２３に至るパスを検出し、図５に「−」太線で示すようなピンマークａ→ｆ→ｉ→ｋ、ａ→ｆ→ｉ→ｑ、ａ→ｆ→ｉ→ｗのパスを認識する。
【００３２】
なお、スキャン系、及び、クロック系のトレースの際、各論理ブロックのピンにピンマークａ〜ｚが付与される。
このように、論理回路がスキャンチェーン構造のときには、パスの表示によりスキャン系とクロック系が容易に認識でき、解析時にバックトレースを行う際、信号がどこで滞っているかを容易に認識できる。
【００３３】
また、パスを表示するときに、信号の属性を線種または色により区別することにより、信号の属性、すなわち、スキャン系の信号か、クロック系の信号か、コントロール系の信号かを容易に識別できる。
例えば、図５では、スキャン系の信号が「＝」で表示され、クロック系の信号が「−」太線で表示され、コントロール系の信号が「−」細線で表示されている。
【００３４】
また、異なる属性の信号が同一線路を通過する場合には、異なる属性の信号の表示を平行して表示することにより、信号を確実に識別できる。例えば、図５では、ピンマークｊ→ｉ、ｍ→ｎ、ｐ→ｒ、ｓ→ｔ、ｖ→ｘ、ｙ→ｚでは、スキャン系の信号が「＝」とコントロール系の信号が「−」細線とが平行に表示されている。
【００３５】
なお、本実施例では、スキャン系の信号、クロック系の信号、コントロール系の信号を「＝」、「−」太線、「−」細線等の線種の別により表示したが、これに限られるものではなく、色の別により表示してもよい。
さらに、ステップＳ１−０で解析すべき論理回路の論理階層又は物理階層を指定することにより、必要な階層で解析を行うことができる。
【００３６】
図６に本発明の一実施例の階層に応じた表示を説明するための図を示す。
例えば、ステップＳ１−０で、論理回路３１０の階層を最も詳細なレベル１に指定し、解析を行うと、図６に示すように論理素子３１１〜３１６が表示され、論理素子３１１〜３１６の各入出力ピンにピンマークａ〜ｃ，ｆ〜ｌ，ｐ〜ｖ，ｘが付与され、表示される。
【００３７】
また、ステップＳ１−０で、論理回路３１０の階層をレベル１より上位の階層のレベル２に指定し、解析を行うと、図６に示すように論理ブロック３２１，３２２が表示され、論理ブロック３２１，３２２の各入出力ピンにピンマークａ〜ｅ，ｍ〜ｏ，ｗ，ｘが付与され、表示される。
このように、階層を指定することにより、論理素子単位やＬＳＩ単位など、所望の単位で解析を行うことができるため、論理回路ので解析を効率よく行うことができる。
【００３８】
【発明の効果】
上述の如く、本発明の請求項１によれば、論理ブロックの信号が流れるピン、及び、ピンの接続関係を解析、記録し、表示することにより、各ピン毎に伝達元を容易に認識できるので、トレース時に各ピンの分岐先を容易に認識でき、よって、トレースの分岐先の選択を容易に行え、解析を効率的に行える等の特長を有する。
【００３９】
また、請求項１によれば、パストレース手段により論理ブロックの信号が流れる可能性のある全てのピン、及び、ピンの接続関係を解析し、記録することにより、各ピン毎に伝達元を容易に認識できるので、トレース時に各ピンの分岐先を容易に認識でき、よって、トレースの分岐先の選択を容易に行え、解析を効率的に行える等の特長を有する。
【００４０】
請求項２によれば、シミュレーション手段により論理ブロックの論理的に信号が流れるピン、及び、ピンの接続関係を解析し、記録することにより、所定の論理における各ピンでの信号の状態を認識でき、信号の状態によりトレースの分岐先の選択を容易に行え、解析を効率的に行える等の特長を有する。請求項３によれば、フォワードトレース手段により論理ブロックの信号が流れる可能性のある全てのピン、及び、ピンの接続関係を解析、記録した後、バックトレース手段によりフォワードトレース手段でトレースされた論理ブロックの信号が流れる可能性のある全てのピン、及び、ピンの接続関係から所望のピンを絞り込むことにより、必要なピンの分岐先を容易に認識でき、よって、トレースの分岐先の選択を容易に行え、解析を効率的に行える等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック構成図である。
【図２】本発明の一実施例のＣＰＵの動作フローチャートである。
【図３】本発明の一実施例のパストレースの動作を説明するための図である。
【図４】本発明の一実施例の解析結果の表示例を示す図である。
【図５】本発明の一実施例のスキャンチェーン解析時の動作説明図である。
【図６】本発明の一実施例の階層に応じた表示を説明するための図である。
【符号の説明】
１  論理回路解析装置
２  キーボード
３  マウス
４  入力インタフェース
５  論理回路データベース
６  ＣＰＵ
７  プログラムメモリ
８  解析結果記憶部
９  表示コントローラ
１０  ＣＲＴ
１１  バス
【図１】
0004006062.tif 000002
【図２】
0004006062.tif 000003
【図３】
0004006062.tif 000004
【図４】
0004006062.tif 000005
【図５】
0004006062.tif 000006
【図６】
0004006062.tif 000007