(57)【特許請求の範囲】
【請求項１】
共通のベース板（３５）上に互いに隣り合って配置された複数のサブモジュール（１０，３７ａ−ｃ）と、互いに、且つ、前記ベース板（３５）に平行に配置され、互いに、且つ、前記サブモジュール（１０，３７ａ−ｃ）から電気的に絶縁するのに充分な垂直離間を有する異なる平面で、前記サブモジュール（１０，３７ａ−ｃ）上に配列された板状導体（４０，４３）を有し、
前記サブモジュール（１０，３７ａ−ｃ）は、電気的に接続され、且つ前記板状導体（４０，４３）によって低インダクタンスで電源側に外部的に接続されることができ、且つ、垂直の導電素子（３１、３８ａ，ｂ、４２ａ−ｃ）を有し、個々のサブモジュール（１０、３７ａ−ｃ）と前記板状導体（４０，４３）が、前記垂直の導電素子によって電気的に接続されているパワー半導体モジュール（３４）において、
前記板状導体（４０，４３）の各々は、サブモジュール（１０，３７ａ−ｃ）上の面に自己支持するように配置され、且つ、
前記ベース板（３５）と該ベース板（３５）から最も離れて位置している前記板状導体（４３）との間に配列された板状導体（４０）にパーフォレーション（４１ａ−ｃ）が設けられ、前記ベース板（３５）から最も離れて位置している前記板状導体（４３）への前記サブモジュール（１０，３７ａ−ｃ）の接続のため、前記垂直の導電素子（３１、４２ａ−ｃ）が、前記パーフォレーションを通して前記板状導体（４３）へ導かれていることを特徴とするパワー半導体モジュール。
【請求項２】
前記垂直の導電素子（３１、３８ａ，ｂ、４２ａ−ｃ）は、好ましくは直角に、１回よりおおく曲げられたシート状の金属ストリップから成ることを特徴とする請求項１に記載のパワー半導体モジュール。
【請求項３】
前記垂直の導電素子（３１、３８ａ，ｂ、４２ａ−ｃ）は、それらがベース板（３５）の面に平行なサブモジュール（１０、３７ａ−ｃ）及び／又はベース板（３５）の熱によって起こる膨張に対して補償することができるように曲げられていることを特徴とする請求項２に記載のパワー半導体モジュール。
【請求項４】
前記板状導体（４０、４３）の少なくとも１つは前記サブモジュール（１０、３７ａ−ｃ）によって占められる面積の大部分を覆う面積を有していることを特徴とする請求項１に記載のパワー半導体モジュール。
【請求項５】
前記板状導体（４０、４３）は少なくとも部分的にオーバラップし、且つ、前記パーフォレーション（４１ａ−ｃ）はこれらのオーバラップ領域に設けられることを特徴とする請求項１及び４の何れか１つに記載のパワー半導体モジュール。
【請求項６】
外部接続部（４５，４６）が前記板状導体（４０、４３）に一体的に形成され、前記サブモジュール（１０、３７ａ−ｃ）は前記外部接続によって外部に電気的に接続されることができることを特徴とする請求項１に記載のパワー半導体モジュール。
【請求項７】
前記サブモジュール（１０、３７ａ−ｃ）は前記板状導体（４０、４３）と前記垂直の導電素子（３１、３８ａ，ｂ、４２ａ−ｃ）と共にハウジング内に配列され、電気的絶縁材料で注封されることを特徴とする請求項１ないし請求項６のいずれか１つに記載のパワー半導体モジュール。
【請求項８】
各サブモジュール（１０、３７ａ−ｃ）は、好ましくは、セラミックを有し、上部側に金属層（１２）が設けられている絶縁基板（１１）を有し、且つチップ形状の複数のパワー半導体（１３、１４、１５、１６）は前記金属層（１２）上に配置され、それらの下側で前記金属層（１２）に電気的に接続されることを特徴とする請求項１乃至７のいずれか１つに記載のパワー半導体モジュール。
【請求項９】
サブモジュール（１０、３７ａ−ｃ）のパワー半導体（１３、１４、１５、１６）の少なくとも２つは、各々の場合、ゲート（２１、２２）を介して制御され、且つ前記ゲート（２１、２２）は、前記基板（１１、１２）上の前記パワー半導体（１３、１４、１５、１６）間に配置され、外部的に接続される共通のゲートブロックあるいはゲートランナー（２５）に接続されることを特徴とする請求項８に記載のパワー半導体モジュール。
【請求項１０】
前記ゲートブロックあるいはゲートランナー（２５）へのゲートの接続は前記ゲートブロックあるいはゲートランナー（２５）上に配置された個々のゲート抵抗（２８、２９）を介して行われることを特徴とする請求項９に記載のパワー半導体モジュール。
【請求項１１】
ゲート（２１、２２）を介して制御され得るパワー半導体（１３、１６）はＩＧＢＴｓ（絶縁ゲートバイポーラトランジスタ）として設計され、残りのパワー半導体はダイオード（１４、１５）として設計されることを特徴とする請求項９および請求項１０のいずれか１つに記載のパワー半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、パワーエレクトロニクスの分野に関し、特に、共通のベース板上に互いに隣り合って配置され、電気的に相互接続され、板状の導体によって低いインダクタンスの状態でパワー側に外部的に接続された複数のサブモジュールを有するパワー半導体モジュールに関する。
【０００２】
【従来の技術】
この様な半導体モジュールは、例えば EP-A1-0 597 144に開示されている。
チップ状の、複数の個々の半導体は互いに隣り合って配置され、共通のベース板上にそして共通のハウジングにおいて相互接続されたハイブリッド構造を有するパワー半導体モジュールは、長い間知られている(DE-C-36 69 017 を参照）。このようなモジュール構造はいろいろな要求に合致しなければならない。一方、個々の半導体は、高パワーで良好な冷却のためにハウジングの外側に熱的に密接して結合されなければならない。他方、ハウジング内部、およびパワーセクションに対する外部への電気的接続は高電流を流すことができなければならないし、同時にいかなる電圧フラッシュオーバーもなく、時々の高電位差に対処することができるのに充分な相互分離あるいは絶縁を有していなけれはならない。更に、モジュールの構造およびアッセンブリーは出来るだけ簡単で、経済的であることである。最後に、例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）によって、具現化された短いスイッチング時間を有する、最近の速いパワー半導体では、モジュールにおける半導体要素の基本的にできる限り高い、電流の立ち上がり時間を利用することができるために、低いインダクタンス状態の電気接続を実現することは非常に重要になる。
【０００３】
これらの要求に合致することができるために、上で引用した文献は、ハイブリッドのパワーエレクトロニック配置を提案している。そこでは、サブモジュールを相互接続するために、および外部接続を与えるために、互いに交互に層にされた絶縁材料層と導体のトラック層のスタック配置が用いられている。この解決策は、簡単で、費用効果のある構造および良好な機能の実現と共に、非常に低いインダクタンスのモジュールの実現を可能にする。
しかしながら、この既知のモジュール構造は、問題がないわけではない。特に、サブンモジュールの周囲へのボンディングを可能にするために、絶縁層と導電層がサブモジュールの領域に凹所が設けられる（図４および図５）。従って、絶縁層と導電層がラチス構造に構成され、その構造の薄い金属板（ウエブ）がサブモジュール間に横たわるのである。これの１つの結論は、追加の表面領域がプレートによって相互接続するために備えられなけばならない。この理由のために、この形式のモジュールは、他のモジュールより大きな表面領域を必要とし、その接続は通常サブモジュールから垂直な上方に通り、モジュールの頂部側での接続を導く。
【０００４】
【発明の概要】
本発明の概要は、低い内部インダクタンスおよび広く、低い外部のインダクタンス接続の利点を維持しつつ、表面領域における損失の欠点を避けることができるパワー半導体モジュールを提供することである。
上述の形式のパワー半導体モジュールの場合、この目的は、板状の導体が各々サブモジュール上の面に自己支持するように配置されていることによって達成され、その面は電気的な絶縁に対して充分な、モジュールから、および互いに垂直な離間を有しており、そして板状の導体は、付加的な、垂直の導電素子を介して個々のサブモジュールに電気的に接続されている。サブモジュール上の板状の広い導体の自己支持配置によって、ベース板上の互いに隣合った接近してパックされた(close-packed)方法で、サブモジュールを配置することが可能である。これは、広い、低インダクタンス接続および広い導体に関連した低い内部のインダクタンスを損なうことなく、モジュールに対して要求される全体のベース領域を減少する。
【０００５】
本発明によるパワー半導体モジュールの第１の好ましい実施の形態は、垂直な導体素子が一回以上、好ましくは直角に曲げられたシート状の金属ストリップからなることに特徴があり、また垂直な導体素子は、それらがサブモジュールの、および／またはベース板の面に平行なベース板の、熱的よって起こる膨張に対して補償することができるように曲げられることに特徴がある。これは低インダクタンスと一緒に交番負荷の下で高い安定性を得る。同時に、シート状の金属ストリップの使用は、この実施の形態の開発により、垂直な導体素子が板状の導体に、およびサブモジュールにはんだ付けされる結果、サブモジュールと外部接続間の全ての接続がはんだ付けされたジョイントとして具現化される。
本発明によるモジュールの他の好ましい実施の形態は、板状の導体の中央導体にパーフォレーションが設けられ、そこを通して垂直な導体素子がそれらの上に位置される板状の導体へのサブモジュールの接続のために通ることができる。これは、低インダクタンスで、同時にスペースを節約するための簡単な構造を提供する。
【０００６】
他の実施の形態において、板状の関連導体と一緒のサブモジュールがハウジングに配置され、電気的に絶縁材料によって注封される場合は、板状の、異なる電位の導体間の部分的な放電問題は確実に避けられる。
他の実施の形態は従属項から明らかになるであろう。
【０００７】
【実施の形態】
図３は、本発明によるパワー半導体モジュール３４の典型的な実施の形態の基本的な平面図を示す。複数のサブモジュール（９つの例において）は、端の部分に締めつけ孔３６のある共通のベース板３５上に互いに隣り合う接近してパックされるように配置される。単純化のために、最下部の３つのサブモジュールにのみ参照記号３７ａ，３７ｂおよび３７ｃが付してある。個々のサブモジュールの構造は図１の例に示されている。サブモジュール１０は、一方の側（上側）に大きな面積の金属層１２で覆われた（セラミックの）基板１１を有する。この金属層１２は連続しており、導体のトラック構造を有していない。それはパワー半導体チップと下側でチップと接触するためのタブを収容するようにする。
【０００８】
図１の例において、２つのＩＧＢＴｓ１３，１６および２つのダイオード１４，１５は基板１１上に収容される。これらのＩＧＢＴｓ１３，１６のコレクターは関連するチップの下側に位置し、サブモジュール１０のはんだ付けのできる金属層１２を介して接続される得る。この目的のために、金属層１２の領域はダイオード１４，１５の各々の隣りに裸のままにされ、対応する垂直の導体素子がそれらの領域にはんだ付けされる（図４参照）。同様のことをダイオード１４，１５のカソードに適用する。ＩＧＢＴｓ１３，１６の場合のエミッターおよびダイオード１４，１５の場合のアノードはチップの上側に配置される。それぞれの金属ディスク１７，１９および１８，２０は接続のためにはんだ付けされる（図３には、サブモジュール３７ａの金属ディスクのみが示されている。）。同様にＩＧＢＴｓ１３，１６のゲート２１，２２はチップの上側に位置している。それらは、はんだ付けされたゲートクリップ２３，２４を介して、共通のゲートブロック、即ちゲートランナー２５に配置され、そこでランする対応するゲート抵抗２７，２８に接続される。伸長したゲートランナー２５はチップ間で、同様にサブモジュールの基板１１上に位置し、金属層２６で覆われた基板を有する。ゲート２１，２２の接続は、はんだ付けされた接続ワイヤー２９を用いてゲートランナー２５から上方に延びている。
【０００９】
サブモジュールの全てのＩＧＢＴのエミッターおよびダイオードのアノードは、接続のために相互に短絡され、一緒に上方に延びている。この目的のために、２図において、１つのエミッタークリップ３１が各々のサブモジュール１０に設けられる。このエミッタークリップ３１はＵ字形に曲げられたシートの金属ストリップから成る。Ｕ字形の主体の脚は、それらの端部で直角に、外方に曲げられ、おのおのは水平な、第１のタブ３２ａ，ｂになる。その大きさは、反転したＵ字形がゲートランナー２５とゲートクリップ２３，２４を大まかに跨がるように選択され、第１のタブ３２ａ，ｂは各々の場合、ＩＧＢＴ１３と隣接するダイオード１４のメタルディスク１７，２０間、およびＩＧＢＴ１６と隣接するダイオード１５のメタルディスク１８，１９間にそれぞれ延びている。第２のタブ３３ａ，ｂは、２つ直角に曲げられることによって、第１のタブ３２ａ，ｂの横側に形成され、そして第２のタブによって、エミタークリップ３１が半導体チップの金属ディスク１７−２０上にはんだ付けされる。
【００１０】
エミッタークリップ３１の助けにより、集合板（図６，７のエミッター板４３）、即ちエミッター／アノード上に配置されるエミッター層へのエミッター／アノード接続（はんだ付け）のための高いレベルがサブモジュール上に作られる。第１と第２のタブ３２ａ，ｂおよび３３ａ，ｂを互いに直交方向に曲げることによって、クリップの、セラミックの、半導体チップの、およびモジュールの他の要素のいろいろな熱膨張が補償されるようにする曲がり／伸長部の曲線が作られる。それらの小さな幅およびそれらの長さのために、ゲートランナー２５にはんだ付けされたゲートクリップ２３，２４はあらゆる方向に容易に曲げることができる。
コレクター／カソード接続および高いコレクター面へのそれらの接続は、図４によりコレクタークリップ３８ａ，ｂを介して行われる。コレクタークリップ３８ａ，ｂは伸長したシート金属ストリップからなり、その長い側にある第３のタブ群が直角に２回、交互に折り曲げられている。この第３のタブ３９ははんだ付けする脚を形成し、それによってコレクタークリップ３８ａ，ｂは個々のサブモジュールの金属層の自由な領域にはんだ付けされる。第３のタブおよびサブ区分の狭いセグメントへの曲げの結果として、コレクタークリップ３８ａ，ｂの場合、熱膨張が２つの独立した空間方向に対して補償されることを確実にする。
【００１１】
コレクタークリップ３８ａ，ｂは、各々３つのサブモジュールの２つの行間に配置され、これら３つのサブモジュールの３つの行を相互接続する。図５によると、それらはコレクタークリップ３８上に位置し、そこにはんだ付けされるコレクター板４０によって高いコレクター面で相互接続される。コレクター面はエミッター面より低いので、コレクター板４０は、下に位置するサブモジュールのエミタークリップ４２ａ−ｃが高いエミッターまで延びることができるように、パーフォレーション４１ａ−ｃを備えている。図６によると、９つのサブモジュールの９つのエミッタークリップ（図５）は、連続したエミッター板４３によってエミッター面で接続され、エミッター板４３はエミッタークリップ上に位置し、そこにはんだ付けされる。
【００１２】
異なる面での接続構造は図７の側面図に特によく示されている。板４０，４３のスタックは、最初に引用した文献から知られるモジュールの場合のように、絶縁および金属層を有していないで、むしろ金属層のみを有する。金属層は、ポッティングの後に適当な大きさの電圧を絶縁することができるのに充分な、相互におよびサブモジュールからの垂直離間を有している。絶縁層が避けられるので、関連するボンディング技術によって接続される、部分的な放電の問題も避けられる。開放的な金属板４０，４３のスタックは（ハウジング内に）注封され、注封材料が硬化する前に、真空に引かれる。全てのエアーバブルが避けられ、スタックは部分的な放電が無くなる。曲がり／伸長曲線、およびいろいろなタブ３２ａ，ｂ、３３ａ，ｂと３９のある垂直接続素子３１，３８ａ，ｂおよび４２ａ，ｂの特定の形状は、板４０，４３およびサブモジュール間のはんだ付けの点に機械的ストレスが事実上残らず、エージングを行わないことを保証する。
【００１３】
既に述べたように、ＩＧＢＴゲートは、上方に通過する接続ワイヤー２９を介して行われる。このために、貫通孔３０（図２参照）とゲートブッシング４４（図６参照）がそれぞれ、個々のエミタークリップ３１とエミッター板４３の両方に設けられる。図７によると、エミッターとコレクターの外部接続は、コレクター板４０とエミッター板４３のそれぞれに全体的に設けられた外部接続を介して行われる。
結果的に、本発明は、低インダクタンスｍで、内部と電源ラインは大きなスペースをとることなく、また簡単な構造および交番負荷での高い安定性を有している。
【図面の簡単な説明】
【図１】本発明によるパワー半導体モジュールにおいて用いられるサブモジュールの典型的な実施の形態の斜視図を示す。
【図２】エミッタークリップの形状で、垂直な導体素子を備えた、図１のサブモジュールを示す。
【図３】ベース板上に配置された（電源接続のない）９つのモジュールを有する、本発明によるパワー半導体モジュールの典型的な実施の形態の平面図を示す。
【図４】コレクタークリップの形状で、垂直な導体素子を備えた、図３のサブモジュールの斜視図を示す。
【図５】図３および図４によるモジュールのためのエミッタークリップの、および図４のコレクタークリップへの接続のための典型的なコレクター板の配置の平面図を示す。
【図６】コレクター板を部分的に覆い、エミッタークリップに接続される他の典型的なエッミター板を備えた、図５の配置の平面図を示す。
【図７】図６によるモジュールの、エミッタークリップ、コレクタークリップ、コレクター板、エミッター板の配置の側面図を示す。
【符号の説明】
１０  サブモジュール
１１  基板
１２  金属層
１３、１６  ＩＧＢＴ
１４、１５  金属ディスク
２１、２２  ゲート（ＩＧＢＴ）
２３、２４  ゲートクリップ
２５  ゲートランナー
２６  金属層（ゲートランナー）
２７、２８  ゲート抵抗
２９  接続ワイヤー（ゲート）
３０  貫通孔
３１  エミッタークリップ
３２ａ，ｂ  タブ（ｙ方向の伸長補償）
３３ａ，ｂ  タブ（ｘ方向の伸長補償）
３４  パワー半導体モジュール
３５  ベース板
３６  締めつけ孔
３７ａ−ｃ  サブモジュール
３８ａ，ｂ  コレクタークリップ
３９  タブ
４０  コレクター板
４１ａ−ｃ  パーフォレーション（エミッタークリップ）
４２ａ−ｃ  エミッタークリップ
４３  エミッター板
４４  ゲートブッシング
４５、４６  外部接続
【図１】
0003947255.tif 000002
【図２】
0003947255.tif 000003
【図３】
0003947255.tif 000004
【図４】
0003947255.tif 000005
【図５】
0003947255.tif 000006
【図６】
0003947255.tif 000007
【図７】
0003947255.tif 000008