(57)【特許請求の範囲】
【請求項１】
主表面及び主表面と反対面である裏面を有する半導体基板（１０）の主表面にチャネル形成部（１００）と非チャネル形成部（２００）とが形成されており、
前記チャネル形成部は、前記半導体基板の主表面上に形成された第１導電型の半導体層（１１）と、
前記半導体層の表層部の所定領域にて所定深さに形成された第２導電型のベース領域（１２）と、
前記ベース領域の表層部の所定領域に形成され前記ベース領域の深さよりも浅い第１導電型のソース領域（１３）と、
前記ベース領域の表面部のうち前記ソース領域と前記半導体層とに挟まれた部分に形成されたチャネル層（１４）と、
前記チャネル層の表面に形成されたゲート絶縁膜（１５）と、
前記ゲート絶縁膜の上に形成されたゲート電極（１６）と、
前記ソース領域に接触するように形成された第１の電極（１７）と、
前記半導体層と電気的に接続された第２の電極（１８）とを備えるものであり、
前記非チャネル形成部は、前記チャネル形成部のうち前記ソース領域および前記チャネル層が形成されていないものであり、
前記チャネル形成部および前記非チャネル形成部における前記ベース領域には、前記ベース領域よりも不純物濃度の高い第２導電型のボディベース領域（１９）が形成されており、
前記非チャネル形成部の前記ボディベース領域の幅（Ｗ２）が、前記チャネル形成部の前記ボディベース領域の幅（Ｗ１）よりも広くなっていることを特徴とする半導体装置。
【請求項２】
前記非チャネル形成部（２００）の前記ボディベース領域（１９）の幅（Ｗ２）が、前記チャネル形成部（１００）における前記ソース領域（１９）の幅（Ｗ３）よりも広くなっていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記非チャネル形成部（２００）の前記ボディベース領域（１９）の深さが、前記非チャネル形成部における前記ベース領域（１２）の深さよりも深くなっていることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のパワー半導体素子を有する半導体装置に関する。
【０００２】
【従来の技術】
従来のこの種の半導体装置としてパワーＭＯＳＦＥＴを有するものについて、その一般的な構成図を図３、図５、図６に示す。図５は概略平面図を示し、図６は図５中のＡ−Ａ断面図、図３は図５中のＢ−Ｂ断面図を示す。
【０００３】
図５に示すように、この半導体装置は、半導体基板１０の主表面に、パワーＭＯＳＦＥＴを構成するチャネル形成部１００と、チャネルを有しない非チャネル形成部２００とが形成されている。つまり、図６は非チャネル形成部２００の概略断面図、図３はチャネル形成部１００の概略断面図である。
【０００４】
チャネル形成部１００は、図３に示すように、ｎ+型の半導体基板１０の主表面上に形成されたドリフト層としてのｎ-型の半導体層１１と、半導体層１１の表層部の所定領域にて所定深さに形成されたｐ-型のベース領域１２と、ベース領域１２の表層部の所定領域に形成されベース領域１２の深さよりも浅いｎ+型のソース領域１３とを備える。
【０００５】
さらに、チャネル形成部１００は、ベース領域１２の表面部のうちソース領域１３と半導体層１１とに挟まれた部分に形成されたチャネル層１４と、チャネル層１４の表面に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５の上に形成されたゲート電極１６と、ソース領域１３に接触するように形成されたソース電極としての第１の電極１７と、半導体基板１０の裏面にて半導体層１１と電気的に接続されたドレイン電極としての第２の電極１８とを備える。
【０００６】
一方、非チャネル形成部２００は、図６に示すように、チャネル形成部１００のうちソース領域１３およびチャネル層１４が形成されていないものである。ここで、チャネル形成部１００および非チャネル形成部２００においては、共に、ベース領域１２には、ベース領域１２よりも不純物濃度の高いｐ+型のボディベース領域１９が形成されている。
【０００７】
そして、半導体装置においては、チャネル形成部１００にて第１の電極１７がソース領域１３に接して電気的に接続されると共に、非チャネル形成部２００にて第１の電極１７がボディベース領域１９を介してベース領域１２に電気的に接続されている。ベース領域１２を第１の電極１７に導通することで、ベース領域１２の電位の安定化を実現している。
【０００８】
なお、上記構成において、図５の平面図では、ベース領域１２、ソース領域１３（共に破線にて図示）、ゲート電極１６およびボディベース領域１９（図中、点々ハッチングにて図示）の外形線を図示してあり、他の部分は省略してある。
【０００９】
このように第１の電極１７とベース領域１２との電気的接続すなわちコンタクトは、非チャネル形成部２００にて行われ、第１の電極１７とソース領域１３とのコンタクトはチャネル形成部１００にて行われている。つまり、第１の電極１７のコンタクトは、ソース領域１３とベース領域１２とに対し梯子状に交互に行われた梯子コンタクトの形を取っている。
【００１０】
非チャネル形成部を設けない、すなわち梯子コンタクトでない場合、第１の電極１７とベース領域１２とのコンタクトは、次のように行われる。すなわち、チャネル形成部１００におけるソース領域１３の一部にベース領域１２に到達するｐ+型コンタクト領域を形成し、このｐ+型コンタクト領域を介して第１の電極１７とベース領域１２とのコンタクトを行うことになる。
【００１１】
この場合、例えばトレンチ型のＭＯＳＦＥＴのように、隣接するＭＯＳＦＥＴ同士の距離すなわち図３、図５、図６における隣接するゲート電極１６の間隔が狭くなると、隣接ゲート電極間に上記ｐ+型コンタクト領域を形成することは、スペース上、難しくなってくる。
【００１２】
そのため、上記したような梯子コンタクトのように、部分的にチャネルが形成されていないパターンを用いることになり、梯子コンタクトを用いれば、装置の微細化に有利になる。
【００１３】
【発明が解決しようとする課題】
ところで、上記した従来の半導体装置においては、ボディベース領域１９は、非チャネル形成部２００において第１の電極１７とベース領域１２とのコンタクトを実現すると共に、チャネル形成部１００におけるサージ電圧の吸収の役割もする。
【００１４】
しかしながら、従来においては、上記図３、図５、図６に示すように、チャネル形成部１００と非チャネル形成部２００とで、ボディベース領域１９の幅が同じであったため、チャネル形成部１００と非チャネル形成部２００とで耐圧もしくはＰＮ接合耐圧が同等のレベルであった。
【００１５】
この場合、サージ電圧の印加時、チャネル形成部１００にも相当量のサージ電流が流れる。このサージ電流は、例えば、図３において、ドレイン電極としての第２の電極１８から半導体層１１、ベース領域１２、ソース領域１３、ソース電極としての第１の電極１７へと流れる。
【００１６】
このサージ電流が流れることによって、半導体層１１、ベース領域１２およびソース領域１３間に形成されるｎｐｎの寄生トランジスタが動作し、素子の破壊を生じやすい。そのため、例えば、自動車用点火装置等にて強いサージ吸収を行うには不十分であった。
【００１７】
そこで、本発明は上記問題に鑑み、チャネル形成部と非チャネル形成部とが形成された半導体装置において、サージ印加時に、寄生トランジスタの存在するチャネル形成部よりも寄生トランジスタのない非チャネル形成部の方に多く電流が流れるようにすることで、サージ耐量を向上させることを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、主表面及び主表面と反対面である裏面を有する半導体基板（１０）の主表面にチャネル形成部（１００）と非チャネル形成部（２００）とが形成されており、チャネル形成部は、半導体基板の主表面上に形成された第１導電型の半導体層（１１）と、半導体層の表層部の所定領域にて所定深さに形成された第２導電型のベース領域（１２）と、ベース領域の表層部の所定領域に形成されベース領域の深さよりも浅い第１導電型のソース領域（１３）と、ベース領域の表面部のうちソース領域と半導体層とに挟まれた部分に形成されたチャネル層（１４）と、チャネル層の表面に形成されたゲート絶縁膜（１５）と、ゲート絶縁膜の上に形成されたゲート電極（１６）と、ソース領域に接触するように形成された第１の電極（１７）と、半導体層と電気的に接続された第２の電極（１８）とを備えるものであり、非チャネル形成部は、チャネル形成部のうちソース領域およびチャネル層が形成されていないものであり、チャネル形成部および非チャネル形成部におけるベース領域には、ベース領域よりも不純物濃度の高い第２導電型のボディベース領域が形成されており、非チャネル形成部のボディベース領域の幅（Ｗ２）が、チャネル形成部のボディベース領域の幅（Ｗ１）よりも広くなっていることを特徴とする。
【００１９】
それによれば、非チャネル形成部（２００）のボディベース領域（１９）の幅（Ｗ２）が、チャネル形成部（１００）のボディベース領域（１９）の幅（Ｗ１）よりも広いため、非チャネル形成部においては、ベース領域（１２）よりも不純物濃度の高いボディベース領域がベース領域に占める割合を、チャネル形成部に比べて大きくすることができ、かつ、ボディベース領域をより深くまで形成することができる。
【００２０】
そのため、非チャネル形成部（２００）においては、第１導電型の半導体層（１１）と第２導電型のベース領域（１２）との間に形成されるｐｎ接合の濃度勾配を、チャネル形成部（１００）に比べて大きくすることができ、低抵抗となってサージ電流も流れやすくなる。つまり、チャネル形成部よりも非チャネル形成部の方が耐圧を下げた形となる。
【００２１】
したがって、本発明によれば、サージ印加時に、寄生トランジスタの存在するチャネル形成部（１００）よりも寄生トランジスタのない非チャネル形成部（２００）の方に多く電流が流れるようにすることができ、サージ耐量を向上させることができる。
【００２２】
ここで、請求項２に記載の発明のように、非チャネル形成部（２００）のボディベース領域（１９）の幅（Ｗ２）が、チャネル形成部（１００）におけるソース領域（１９）の幅（Ｗ３）よりも広くなっているものにできる。
【００２３】
また、請求項３に記載の発明では、非チャネル形成部（２００）のボディベース領域（１９）の深さが、非チャネル形成部におけるベース領域（１２）の深さよりも深くなっていることを特徴とする。
【００２４】
それによれば、非チャネル形成部（２００）において、ボディベース領域（１９）の底部がベース領域（１２）の底部を突き抜けて半導体層（１１）に入り込んだ形となり、非チャネル形成部におけるｐｎ接合界面の曲率半径が、チャネル形成部（１００）における当該曲率半径よりも小さくなる。そのため、非チャネル形成部の方が電界集中が起こりやすくなり好ましい。
【００２５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２６】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。本実施形態は、本発明を縦型パワーＭＯＳＦＥＴを有し梯子コンタクト構成を有する半導体装置に適用した例として、図１〜図３を参照して説明する。
【００２７】
図１は本実施形態の半導体装置Ｓ１の概略平面図を示し、図２は図１中のＣ−Ｃ断面図を示す。また、図１中のＤ−Ｄ断面構成は、上記した図３と同様である。つまり、図２は非チャネル形成部２００の概略断面図、図３はチャネル形成部１００の概略断面図である。
【００２８】
本実施形態の半導体装置Ｓ１は、上記図３、図５および図６に示す従来の一般的な半導体装置において、チャネル形成部１００（図３参照）は変えることなく、非チャネル形成部２００（図２参照）の構成を変形したものである。
【００２９】
なお、図１においても、上記図５と同様、ベース領域１２、ソース領域１３（共に破線にて図示）、ゲート電極１６およびボディベース領域１９（図中、点々ハッチングにて図示）の外形線を図示してあり、他の部分は省略してある。
【００３０】
図１に示すように、本実施形態の半導体装置Ｓ１も、半導体基板１０の主表面に、パワーＭＯＳＦＥＴを構成するチャネル形成部１００と、チャネルを有しない非チャネル形成部２００とが形成されている。
【００３１】
半導体基板１０は本例では、ｎ+型シリコンからなるもので、半導体基板１０において図２および図３中の上面が主表面であり、下面が裏面である。そして、半導体基板１０の主表面側は、チャネル形成部１００と非チャネル形成部２００とに分けられている。
【００３２】
チャネル形成部１００はパワーＭＯＳＦＥＴを構成する部分であり、その大略構成は「従来技術」の欄にて図３を参照して述べたのと同様である。すなわち、チャネル形成部１００においては、半導体基板１０の主表面上に、ｎ-型エピタキシャル層１１が形成されている。このｎ-型エピタキシャル層１１は本発明でいう第１導電型の半導体層である。
【００３３】
ｎ-型エピタキシャル層１１の表層部には、ｐ-型のベース領域（チャンネルウェル領域）１２が形成されていると共に、ｐ-型ベース領域１２の内部には、ベース領域１２よりも不純物濃度の高いｐ+型のボディベース領域１９が形成されている。一例として、表面不純物濃度は、ｐ-型ベース領域１２が１×１０17〜１×１０18ｃｍ-3、ｐ+型ボディベース領域１９が２×１０18〜２×１０19ｃｍ-3程度にすることができる。
【００３４】
また、ｐ-型ベース領域１２の表層部には、ｐ-型ベース領域１２の深さよりも浅いｎ+型のソース領域１３が形成されている。このｎ+型ソース領域１３はｐ-型ベース領域１３内に形成されて、ｎ-型エピタキシャル層１１によって構成されるドリフト領域１１ａから離間するように形成されている。
【００３５】
そして、ｐ-型ベース領域１２の表面部のうちｎ+型ソース領域１３とドリフト領域１１ａとに挟まれた部分が、チャネル層１４として構成されている。チャネル層１４の表面には、酸化膜よりなるゲート絶縁膜１５が形成されており、このゲート絶縁膜１５の上には、ポリシリコン等よりなるゲート電極１６が形成されている。さらに、ゲート電極１６を覆うように酸化膜（層間絶縁膜）１５ａが形成されている。
【００３６】
この酸化膜１５ａの上には、Ａｌ（アルミニウム）等の金属等よりなるソース電極としての第１の電極１７が形成されており、この第１の電極１７はチャネル形成部１００においては、酸化膜１５ａに形成されたコンタクトホールを通じて、ｎ+型ソース領域１３に接触し、電気的に接続されている。
【００３７】
さらに、半導体基板１０の裏面には、金属等よりなるドレイン電極としての第２の電極１８が設けられており、半導体基板１０を通じて第２の電極１８とｎ-型エピタキシャル層１１とは電気的に接続されている。この第２の電極１８は例えば、半導体基板１０の裏面側からＴｉ（チタン）、Ｎｉ（ニッケル）、Ａｕ（金）が積層されたものにできる。
【００３８】
一方、非チャネル形成部２００は、図２に示すように、チャネル形成部１００の構成要素１０〜１８のうちｎ+型ソース領域１３およびチャネル層１４を除去した構成のものである。
【００３９】
図２に示す例では、非チャネル形成部２００は、半導体基板１０の主表面上に、ｎ-型エピタキシャル層１１、ｐ-型ベース領域１２、ゲート絶縁膜１５、ゲート電極１６、第１の電極１７、およびｐ+型ボディベース領域１９を備え、半導体基板１０の裏面に第２の電極１８を備えている。
【００４０】
非チャネル形成部２００の第１の電極１７は、チャネル形成部１００のソース電極としての第１の電極１７と一体化したものである。ソース領域１３およびチャネル層１４が形成されていない非チャネル形成部２００においては、第１の電極１７は、ｐ+型ボディベース領域１９を介してｐ-型ベース領域１２に電気的に接続されている。これにより、ｐ-型ベース領域１２の電位の安定化が実現される。
【００４１】
ここにおいて、本実施形態では、図１に示すように、非チャネル形成部２００のｐ+型ボディベース領域１９の幅Ｗ２が、チャネル形成部１００のｐ+型ボディベース領域１９の幅Ｗ１よりも広くなっている。
【００４２】
それによれば、図２と図３とを比べてわかるように、非チャネル形成部２００においては、ｐ-型ベース領域１２よりも不純物濃度の高いｐ+型ボディベース領域１９がｐ-型ベース領域１２に占める割合を、チャネル形成部１００に比べて大きくすることができ、かつ、ｐ+型ボディベース領域１９をより深くまで形成することができる。
【００４３】
そのため、非チャネル形成部２００においては、ｎ-型エピタキシャル層１１とｐ-型ベース領域１２との間に形成されるｐｎ接合の濃度勾配を、チャネル形成部１００に比べて大きくすることができ、低抵抗となってサージ電流も流れやすくなる。つまり、チャネル形成部１００よりも非チャネル形成部２００の方が耐圧を下げた形となる。
【００４４】
したがって、本実施形態の半導体装置Ｓ１によれば、サージ印加時に、寄生トランジスタの存在するチャネル形成部１００よりも、寄生トランジスタのない非チャネル形成部２００の方に多く電流が流れるようにすることができ、サージ耐量を向上させることができる。
【００４５】
ここで、図１に示す例では、チャネル形成部１００のｐ+型ボディベース領域１９の幅Ｗ１は、ｎ+型ソース領域１３の幅Ｗ３内にとどまっている。それに対して、非チャネル形成部２００のｐ+型ボディベース領域１９の幅Ｗ２は、チャネル形成部１００のｎ+型ソース領域１９の幅Ｗ３よりも広くなっている。
【００４６】
さらには、非チャネル形成部２００において、ｐ+型ボディベース領域１９の幅Ｗ２は、ｐ-型ベース領域１２の幅Ｗ４と同等かそれ以上大きくなっても良い。また、図１に示すように、非チャネル形成部２００のｐ+型ボディベース領域１９の広がった部分は、ｎ+型ソース領域１９に侵入しにくくするためにｎ+型ソース領域１９から離れるようにテーパ形状となっている。
【００４７】
また、ｐｎ接合は、ｎ-型エピタキシャル層１１とｐ-型ベース領域１２との間に形成されるが、図２や図３においてはｐ-型ベース領域１２の底部が平坦状である。つまり、ｐｎ接合界面において平坦な部分が多い。
【００４８】
それに対し、図４に示すように、非チャネル形成部２００のｐ+型ボディベース領域１９の深さが、非チャネル形成部２００におけるｐ-型ベース領域１２の深さよりも深くなっている構成を採る。つまり、図４では、非チャネル形成部２００において、曲率を持ったｐ+型ボディベース領域１９の底部が、ｐ-型ベース領域１２の底部を突き抜けてｎ-型エピタキシャル層１１に入り込んだ形となっている。
【００４９】
図４に示す構成を採ることにより、非チャネル形成部２００におけるｐｎ接合界面の曲率半径を、チャネル形成部１００における当該曲率半径よりも小さくすることができる。そのため、形状的にも非チャネル形成部２００への電界集中が起こりやすくなり好ましい。
【００５０】
このような本実施形態の半導体装置Ｓ１は、例えば、次のようにして製造することができる。まず、ｎ+型シリコンからなる半導体基板１０の主表面上に、ｎ-型エピタキシャル層１１が形成されたものを用意する。
【００５１】
次に、ｎ-型エピタキシャル層１１の上に、熱酸化等によりゲート絶縁膜１５となる酸化膜を成膜する。その上にポリシリコンを成膜し、パターニングしてゲート電極１６を形成する。そして、ゲート電極１６の上に酸化膜１５ａを成膜してゲート電極１６を被覆する。
【００５２】
その後、ゲート絶縁膜１５および酸化膜１５ａの所定領域をエッチング除去することで、コンタクトホールを形成する。それにより、図２や図３に示すように、絶縁膜１５、１５ａに包み込まれたゲート電極１６ができあがる。
【００５３】
次に、上記コンタクトホールを介して、ボロンやリン等の不純物イオンを用いた注入、拡散工程を行うことにより、まず、ｎ-型エピタキシャル層１１の表層部にｐ-型のベース領域を形成し、次に、ｐ+型ボディベース領域１９を形成する。このとき、チャネル形成部１００と非チャネル形成部２００とで、イオン注入に用いるマスクの開口幅を変える等の方法により、ｐ+型ボディベース領域１９の幅を変えることができる。
【００５４】
次に、非チャネル形成部２００をマスキングし、チャネル形成部１００に選択的にｎ+型ソース領域１３を形成する。その後、第１の電極１７、第２の電極１８を成膜して形成する。こうして、本実施形態の半導体装置Ｓ１が製造される。
【００５５】
（他の実施形態）
なお、上記実施形態では、電力用半導体素子等に適用される縦型パワーＭＯＳＦＥＴを例に挙げて説明したが、その他、例えば、ラテラル型ＭＯＳＦＥＴや半導体基板１０としてｐ型基板を使用したＩＧＢＴにも、本発明は適用可能である。
【００５６】
また、上記実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネル型のＭＯＳＦＥＴとしたが、逆に、第１導電型をｐ型、第２導電型をｎ型としたｐチャネル型のＭＯＳＦＥＴであっても良い。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の概略平面図である。
【図２】図１に示される半導体装置における非チャネル形成部の概略断面図である。
【図３】半導体装置におけるチャネル形成部の概略断面図である。
【図４】非チャネル形成部においてボディベース領域の深さがベース領域の深さよりも深くなっている例を示す概略断面図である。
【図５】従来の一般的な半導体装置の概略平面図である。
【図６】図６に示される半導体装置における非チャネル形成部の概略断面図である。
【符号の説明】
１０…半導体基板、１１…ｎ-型エピタキシャル層、
１２…ｐ-型ベース領域、１３…ｎ+型ソース領域、１４…チャネル層、
１５…ゲート絶縁膜、１５ａ…酸化膜、１６…ゲート電極、
１７…第１の電極、１８…第２の電極、１９…ｐ+型ボディベース領域、
１００…チャネル形成部、２００…非チャネル形成部、
Ｗ１…チャネル形成部のｐ+型ボディベース領域の幅、
Ｗ２…非チャネル形成部のｐ+型ボディベース領域の幅、
Ｗ３…ｎ+型ソース領域の幅。
【図１】
0003873714.tif 000002
【図２】
0003873714.tif 000003
【図３】
0003873714.tif 000004
【図４】
0003873714.tif 000005
【図５】
0003873714.tif 000006
【図６】
0003873714.tif 000007