(57)【特許請求の範囲】
【請求項１】
高周波信号を電力増幅する電力増幅装置において、
高周波信号を電力増幅する増幅回路と、
前記増幅回路の能動素子のドレインに定電流バイアスを供給する定電流回路と、
前記増幅回路の出力電力を検波する検波回路と、
前記定電流回路の能動素子のバイアス電圧を制御するバイアス制御回路と、を備え、
前記バイアス制御回路は、一定の消費電力が得られるようにするために、前記検波回路によって検知した前記増幅回路より出力されている出力電力レベルと外部より与えられた所望の出力電力レベルとの比較を行い、前記出力電力レベルが所望の範囲内に収束するようにバイアス電圧を制御することを特徴とする電力増幅装置。
【請求項２】
請求項１に記載の電力増幅装置であって、前記バイアス制御回路は、前記バイアス電圧の出力を差動増幅器により行うことを特徴とする電力増幅装置。
【請求項３】
請求項１又は２に記載の電力増幅器を備えたことを特徴とする通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号を増幅する電力増幅装置及びそれを用いた通信装置に関する。
【０００２】
【従来の技術】
従来、無線通信装置等に用いられる高周波信号の電力増幅を行うための電力増幅装置がある。図５は、従来の電力増幅装置の一例を示す回路図である。図５に示す電力増幅装置は、ＦＥＴ１１０のゲートＧに入力されたＲＦ信号を増幅してドレインＤから出力する。このとき、ＦＥＴ１１０のゲートＧに接続される電源Ｖｇの電圧を変えることにより、ゲインおよび消費電力の調整を可能にしている。
【０００３】
また、図６は、従来の電力増幅装置の他の例を示す回路図である。図６に示す電力増幅装置は、ＦＥＴ１１０を備えてＲＦ信号をそのゲートＧ入力して増幅しドレインＤから出力する増幅回路１００と、トランジスタ２０１のエミッタをＦＥＴ１１０のドレインＤに接続して定電流をＦＥＴ１１のドレインＤに供給する定電流回路２００と、トランジスタ２０１のベースに電圧を供給するバイアス供給回路３００とからなる。
【０００４】
バイアス供給回路３００の抵抗３０１と抵抗３０２により電圧Ｖｃｃを抵抗分割して、トランジスタ２０１のベースとの接続点Ｒの電圧Ｖｒを得る。この電圧Ｖｒは、ベースとエミッタ間の電位差によりレベルシフトが行われ、抵抗２０２を介して接続されるエミッタ側との接続点Ｐの電圧Ｖｐとの電位差より、定電流をＦＥＴ１１０のドレインＤに供給している。定電流回路２００は、ドレインＤに流入する電流量に応じて、接続点Ｐを介してドレインＤからトランジスタ２０１により、接続点Ｑを介してゲートＧに負帰還をかける。このことにより、ゲート電圧を自動的に調整して、ゲインおよび消費電力を可変にしている。
【０００５】
さらに、特開２００１−３６３５１号公報に開示された電力増幅装置がある。図７は、この電力増幅装置を示す回路図である。図７に示す電力増幅装置は、パワーアンプ４０１と、カプラ４０２と、検波器４０３と、ゲイン／オフセットアンプ４０４とからなる。
【０００６】
この電力増幅装置は、パワーアンプ４０１によりＰinから入力された高周波電力を増幅し、増幅された増幅信号電力Ｐmoniをカプラ４０２によりモニタすると共にＰoutから出力する。増幅信号電力Ｐmoniを検波器４０３により検波して検波電圧Ｖdetを生成する。ゲイン／オフセットアンプ４０４により、この検波電圧Ｖdetを所望の電圧に変換してパワーアンプ４０１にフィードバックする。
【０００７】
【発明が解決しようとする課題】
図５の従来例はゲート電圧を変化させることにより、電力増幅装置のゲインおよび消費電力の調整をしているために、入力信号電力の大きさによりＦＥＴ１１０の動作点が変化する。このために、消費電力も入力信号の大きさにより変化が生じるので、消費電力の制御が完全でなく、ＰＣカードのように消費電力の上限が規定されている用途に使用する場合には、不都合を生じる場合がある。
図８は、図５の従来例についての入力信号電力に対する消費電力を示す。図８に示すように、入力電力の大きさにより消費電力が０．２Ｗ以上ばらついており、これは前記ＰＣカードのような消費電力の抑制が必要な用途では問題がある。
【０００８】
また、図６に示す従来例では、抵抗値が固定された抵抗３０１および抵抗３０２が、定電流回路２００の電流値を決定する電圧Ｖｒを発生させているので、定電流回路２００の電流が固定であり、電力増幅装置のゲインと消費電力の調整が不可能である。
さらに、抵抗３０１と抵抗３０２およびＰＮＰトランジスタ２０１のベースとエミッタ間の電位差のばらつきにより定電流回路の電流値がばらつく。したがって、出力電力を一定範囲に収束させるためには、前記２つの抵抗３０１，３０２とトランジスタ２０１および電力増幅装置等の部品の選別が製造段階で必要になり、製造コストと信頼性に問題がある。
【０００９】
さらに、特開２００１−３６３５１号公報の例では電力増幅装置の他にゲイン／オフセットアンプ４０４を設けて低電力領域での消費電力の削減を意図したものであり、中高電力領域を含んだ全領域での消費電力の削減には効果がない。
【００１０】
本発明の目的は、入力信号電力レベルに依らずに消費電力が一定であって、部品の性能ばらつき等あるいは温度変化により出力信号電力レベルの期待値との誤差を抑制することが可能な電力増幅装置及びそれを用いた通信装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、前述の従来技術の課題を解決するものであり、高周波信号を電力増幅する電力増幅装置において、高周波信号を電力増幅する増幅回路と、前記増幅回路の能動素子のドレインに定電流バイアスを供給する定電流回路と、前記増幅回路の出力電力を検波する検波回路と、前記定電流回路の能動素子のバイアス電圧を制御するバイアス制御回路と、を備え、前記バイアス制御回路は、一定の消費電力が得られるようにするために、前記検波回路によって検知した前記増幅回路より出力されている出力電力レベルと外部より与えられた所望の出力電力レベルとの比較を行い、前記出力電力レベルが所望の範囲内に収束するようにバイアス電圧を制御することを特徴とする。
【００１３】
また、本発明は、前記バイアス制御回路が、前記バイアス電圧の出力を差動増幅器により行うことを特徴とする。
【００１４】
更に本発明は、上記電力増幅器を備えたことを特徴とする通信装置である。
【００１５】
本発明においては、検波した電力強度から、所望の出力電力があらかじめ設定した所望の出力電力レベルと比較を行う。次に、実際の出力電力レベルが、前記所望の出力電力レベルの範囲内に収束するように、前記バイアス電圧の制御を行うことにより、定電流回路のバイアス電流値を制御することにより、出力電力レベルの制御を行っている。
【００１６】
これに対し、特開平２００１−３６３５１号公報の例は、出力電力を検波後に、整流及びフィルタリング処理をして検波電圧を発生させて、検波電圧によりゲイン／オフセットアンプの制御を行い、最終的にＦＥＴのゲート電圧の制御により出力電力制御を行う方式であり、本発明の解決手段とは異なっている。また、図６に示す従来の定電流回路と特開２００１−３６３５１号公報とを組み合わせたとしても、本発明の方式はバイアス電圧制御をデジタル的に行っているので、明らかに解決手段が異なっている。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態として図に基づいて詳細に説明する。
図１は本発明における電力増幅装置の一実施形態を示す構成図である。図１に示す電力増幅装置は、増幅回路１０、定電流回路２０、検波回路３０、バイアス制御回路４０の４つの機能ブロックにより構成されている。
【００１８】
ここで、増幅回路１０は、電力増幅を行うＦＥＴ１１と、インピーダンス素子１２，１３と、インピーダンス調整を行う整合回路１４，１５とからなる。定電流回路２０は、ＰＮＰトランジスタ２１と、インピーダンス素子２２，２３からなる。検波回路３０は高周波信号を整流する検波ダイオード素子とパッシブ素子からなる整流機能をもつ。バイアス制御回路４０は、検波回路３０の出力電圧をＡ／Ｄコンバータ４２の入力レベルに適合させる第２のインターフェイス回路４１と、検波信号を解析してバイアス制御電圧を決定するメモリ部を内蔵した制御装置４３と、Ｄ／Ａコンバータ４４と、Ｄ／Ａコンバータの出力電力レベルをＰＮＰトランジスタ２１のベース入力電圧レベルに適合させる第１のインターフェイス回路４５からなる。
【００１９】
電力増幅回路１０において、電力増幅を行うＦＥＴ１１のドレインＤはインピーダンス素子１２と信号の出力インピーダンスを調整するための出力整合回路１５に接続され、ＦＥＴ１１のゲートＧは信号源の入力インピーダンスを調整するための入力整合回路１４に接続され、ＦＥＴ１１のソースはグランド（ＧＮＤ）に接地されている。
【００２０】
また、入力整合回路１４には、インピーダンス素子１３とインピーダンス素子２３がこの順に直列に接続され、さらにインピーダンス素子２３にゲート電源Ｖｇが接続されている。また、入力整合回路１４には、入力端子ＩＮも設けられている。インピーダンス素子１３とインピーダンス素子２３との間の接続点Ｑには、ＰＮＰトランジスタ２１のコレクタが接続されている。ＦＥＴ１１のドレインＤには、インピーダンス素子１２とインピーダンス素子２２がこの順に直列に接続され、さらにインピーダンス素子２２に電源Ｖｃｃが接続されている。インピーダンス素子１２とインピーダンス素子２２との間の接続点Ｐには、ＰＮＰトランジスタ２１のエミッタが接続されている。
【００２１】
出力整合回路１５の出力ＯＵＴは、増幅回路１０の出力信号レベルを検出するための検波回路３０に接続されている。検波回路３０は定電流回路２０のバイアス制御回路４０を構成する第２のインターフェイス回路４１に接続されている。第２のインターフェイス回路４１は検波した信号電圧レベルを調節し、前記信号レベルを次段のＡ／Ｄコンバータ４２の入力範囲に適合させる働きをする。
【００２２】
第２のインターフェイス回路４１は前記検波信号をアナログ信号からデジタル信号に変換するためのＡ／Ｄコンバータ４２に接続され、Ａ／Ｄコンバータ４２は検波出力の信号処理により定電流回路２０の制御を行うための制御装置４３に接続されている。
制御装置４３は制御信号をデジタル信号からアナログ信号に変換するためのＤ／Ａコンバータ４４に接続され、Ｄ／Ａコンバータ４４は制御信号をレベル調整するための第１のインターフェイス回路４５に接続されている。
第１のインターフェイス回路４５の出力は、接続点Ｒで前記ＰＮＰトランジスタ２１のベースに接続され、定電流回路２０のバイアスを制御する働きをもつ。
【００２３】
図２は、本発明における実施の形態に係わる電力増幅装置の初期調整方法に関するフローチャートである。図２に従い本発明における電力増幅装置の初期調整方法について説明する。
【００２４】
最初に、制御装置４３からＤ／Ａコンバータ４４に初期値を与え（Ｓ１）、Ｄ／Ａコンバータ４４から第１のインターフェイス回路４５に出力電圧（Ｖｉｎ）が与えられ、定電流回路に初期電流が流れる（Ｓ２）。
次に、増幅回路１０に事前に設定された電力値をもつ高周波信号を入力し（Ｓ３）、増幅回路１０により増幅された高周波信号出力を、検波回路３０により出力電力を検出する（Ｓ４）。
【００２５】
さらに、制御装置４３は、検出した出力電力値が事前に規定された電力値の範囲内にあるかどうか比較を行い（Ｓ５）、比較した結果が事前に規定された電力値内にあれば、Ｄ／Ａコンバータ４４の出力電圧を前記制御装置内のメモリに記憶する（Ｓ７）。もし、比較した結果が規定値を外れていた場合には、Ｄ／Ａ出力電圧を調整して（Ｓ６）、再度出力電力を検出し、比較を行う。Ｓ２からＳ６までの処理を規定された電力値内に収束するまで繰り返し行う。
このＳ１からＳ７までの処理を行うことにより、可変抵抗をばらつきの調整素子として使用した場合のように、電力増幅装置の出力電力を機械的に調整することなく、前記電力増幅装置の出力電力のばらつきを解消することが可能になる。
【００２６】
図３は本発明における実施の形態に係わる電力増幅装置に関する具体的な回路図である。おもに図３を用いて、本発明の実施の形態について具体的に説明する。
【００２７】
図３の増幅回路１０において、電力増幅を行うＦＥＴ１１のソースＳはグランドに接地されており、ＦＥＴ１１のドレインＤはインダクタ素子１２ａと出力信号の直流成分をカットするためのコンデンサ１５ａに接続され、ＦＥＴ１１のゲートＧは入力信号の直流成分をカットするためのコンデンサ１４ａとインダクタ１４ｂに接続されている。コンデンサ１４ａとインダクタ１４ｂにより、増幅回路１０の入力インピーダンスの調整を行っている。コンデンサ１５ａのもう一方の端子は出力端子ＯＵＴに接続され、出力端子ＯＵＴから増幅回路１０により増幅された高周波信号が出力される。
【００２８】
また、インダクタ１４ｂに接続される抵抗１３ａは、ＦＥＴ１１のゲートＧを保護するための素子であり、一方が抵抗１３ａに他方が電源Ｖｇに接続される抵抗２３ａは、入力信号の大小により変化するＦＥＴ１１のドレイン−ソース間電流Ｉｄｓを一定にするように、ＰＮＰトランジスタ２１と負帰還回路を構成して、ＦＥＴ１１のゲート電圧を調整する。
抵抗２３ａは数百Ωから数ｋΩの値をとり、電源（Ｖｇ）とＩｄｓの電流範囲に応じて、負帰還が適切に働くような値に設定する。
【００２９】
例えば、前記Ｉｄｓが大きくなった場合は接続点Ｐの電圧Ｖｐは下降するが、接続点Ｒの電圧Ｖｒは定電圧なので、結果としてＰＮＰトランジスタ２１のＶｂｅが小さくなり、抵抗２３ａに流入する電流も小さくなり、接続点Ｑの電圧Ｖｑが下降する。一方、ＦＥＴ１１のゲートＧはハイインピーダンスなので、抵抗１３ａにはｐＡオーダーの電流しか流れず、抵抗１３ａの抵抗値が、数十Ωのオーダーであれば抵抗１３ａの電圧降下はほとんど無視できる。
【００３０】
ＦＥＴ１１のゲート電圧が下がることにより、Ｉｄｓは小さくなり、やがて一定電流に収束する。さらに、Ｉｄｓが小さくなった場合は、Ｉｄｓが大きくなった場合とは逆の動作をして、ＦＥＴ１１のゲート電圧が上がり、結果としてＩｄｓが大きくなり、やがてＩｄｓは一定電流に収束する。
【００３１】
また、ＰＮＰトランジスタ２１は、ベースがオペアンプ４５ａの出力端子に接続点Ｒで接続され、エミッタが接続点Ｐに接続されている。接続点Ｐは抵抗２２ａとインダクタ１２ａの間に設けられており、電源Ｖｃｃと接続点Ｐ間の電圧差により定電流を発生する。
【００３２】
次に、本発明における、定電流回路の電流値の具体的な設定方法について説明する。
制御装置４３は外部から期待される電力増幅装置の出力電力値を与えられると、出力電力値に応じた制御信号をＤ／Ａコンバータ４４に出力する。Ｄ／Ａコンバータ４４はデジタル信号をアナログ信号に変換し、図３のような回路構成の第１のインターフェイス回路４５が定電流回路２０を構成するＰＮＰトランジスタ２１のベースに電圧を与えて、定電流回路２０に流れる電流を制御することにより、増幅回路１０の出力電力値を制御する。
【００３３】
第１のインターフェイス回路４５はオペアンプ４５ａと４本の抵抗４５ｂ，４５ｃ，４５ｄ，４５ｅから構成される差動増幅器であり、オペアンプ４５ａの非反転側端子（＋）には電源ＶｃｃとＧＮＤ間の抵抗分割等の方法により一定の基準電圧Ｖｒｅｆが与えられ、オペアンプ４５ａの反転側端子（−）にはＤ／Ａコンバータ４４からの信号入力電圧Ｖｉｎが与えられる。
【００３４】
オペアンプ４５ａの非反転側端子（＋）は、片側が基準電圧Ｖｒｅｆの入力端子になっている抵抗４５ｄおよび片側がグランドに接地されている抵抗４５ｅが接続されている。オペアンプ４５ａの反転側端子（−）は、片側が接続点Ｒでオペアンプ４５ａの出力端子に接続されている抵抗４５ｂおよび片側がＤ／Ａコンバータ４４からの信号を受ける入力端子Ｖｉｎに接続されている抵抗４５ｃが、接続されている。
【００３５】
従って、前記差動増幅器を構成する４本の抵抗４５ｂ，４５ｃ，４５ｄ，４５ｅの値をＲｂ，Ｒｃ，Ｒｄ，Ｒｅとした時、ＲｂとＲｅが同一の値Ｒｆをとり、ＲｃとＲｄが同一の値Ｒｓをとるのであれば、差動増幅器の出力電圧ＶＲは
ＶＲ＝（Ｒｆ／Ｒｓ）×（Ｖｒｅｆ−Ｖｉｎ）・・・・・・（１）
となる。
【００３６】
さらに抵抗２２ａとインダクタ１２ａの接続点Ｐの電圧Ｖｐは、電圧ＶｒがＰＮＰトランジスタ２１のベースとエミッタの間の電圧差Ｖｂｅだけレベルシフトされたもの、つまり
ＶＰ＝Ｖｒ＋Ｖｂｅ・・・・・・（２）
が与えられる。
【００３７】
よって、定電流回路２０に発生するＦＥＴ１１のドレインとソースの間に電流Ｉｄｓは抵抗２２ａの値をＲＡとすると
Ｉｄｓ＝（Ｖｃｃ−Ｖｐ）／ＲＡ・・・・・・（３）
となる。
【００３８】
具体的には、電源Ｖｃｃが５Ｖ、電源Ｖｇが−３Ｖ、Ｄ／Ａコンバータ４４の出力電圧範囲が０〜３．３Ｖ、オペアンプ４５ａの入出力が０からＶｃｃまで使用可能で、前記ＰＮＰトランジスタ２１の電圧Ｖｂｅが０．７Ｖである場合に、基準電圧Ｖｒｅｆを４．２Ｖに、ＲｆとＲｓを１０ｋΩ、抵抗１３ａを１Ω、抵抗２３ａを８２０Ωに設定することにより、Ｄ／Ａコンバータの出力電圧が０Ｖの場合、前記数式（１），（２），（３）により、電圧Ｖｒは４．２Ｖ、電圧Ｖｐは４．９Ｖで、Ｉｄｓは１００ｍＡの電流値となる。Ｄ／Ａコンバータ４４の出力電圧が０．２５Ｖの場合は、電圧Ｖｒは４．０５Ｖ、電圧Ｖｐは４．７５Ｖで、Ｉｄｓは２５０ｍＡの電流値となる。
従って、Ｄ／Ａコンバータ４４の出力電力値を変えることにより、定電流回路２０の電流値を任意に設定することが可能である。
図４に定電流回路のＩｄｓを変化させたときの入力電力と出力電力の測定結果の一例を示す。図４に示すように、Ｉｄｓを変化させれば入力電力に対する出力電力を調整することが可能である。
【００３９】
次に、高周波信号の検波方法および高周波信号出力の調整方法について説明する。
図３に示す回路で、増幅回路１０は、前記Ｉｄｓが供給された状態において、高周波信号が入力端子ＩＮから入力されると、コンデンサ１４ａとインダクタ１４ｂから構成される入力整合回路により、高周波入力信号は直流成分のカットと入力インピーダンスの整合を受けて、負荷インダクタ１２ａとＦＥＴ１１により増幅され、コンデンサ１５ａにより直流成分がカットされて、出力端子ＯＵＴから高周波信号が出力される。
【００４０】
増幅回路１０より出力された高周波信号は、検波回路３０に入力されることにより、電力量に応じた電圧が検波回路３０により出力される。検波回路３０は方向性結合器（カプラ）と整流回路より構成され、前記高周波信号の一部が前記方向性結合器により取り出され、前記整流回路により直流信号に整流される。
その後、前記直流信号は第２のインターフェイス回路４１に入力される。前記第２のインターフェイス回路４１は直流電流を直流電圧に変換する回路とＡ／Ｄコンバータ４２の入力電圧範囲に応じて出力信号の基準値（中間値）と最大最小値を調整する電圧変換回路により構成され、直流電圧信号としてＡ／Ｄコンバータ４２に入力される。
【００４１】
Ａ／Ｄコンバータ４２は、アナログからデジタルに直流電圧信号を変換し、前記で変換されたデジタル信号が制御装置４３に入力される。
制御装置４３は実際に増幅回路１０より出力されている信号レベルを、検波された信号レベルから制御装置４３内のメモリにあらかじめ記憶させた変換テーブルを用いて認識する。その後、外部より与えられた所望の出力電力レベルと比較して、出力電力レベルが設定した所望の出力電力レベルの範囲外にあるときは、実際の増幅器の出力電力値が所望の範囲内に収束するように、定電流回路２０の電流値の制御を行う。
【００４２】
本発明の電力増幅装置を通信装置に適用した例として、携帯型パソコンのＰＣ（ＰＣＭＣＩＡ）スロットに挿入して使用する無線ＬＡＮカードがある。前記無線ＬＡＮカードのような、消費電力に制限（３．３Ｖ、１Ａ）があるシステムの場合、消費電力が入力電力の大きさに依存しないことにより、消費電力のマージンを少なくすることができるので、システム設計の上でも有利である。
【００４３】
【発明の効果】
本発明によれば、定電流回路を設けたことにより入力信号電力の大きさによらず、一定の消費電力が得られ、バイアス制御装置の出力電圧を可変することにより、定電流回路の電流値を連続的に設定することが可能であり、結果として電力増幅装置のゲインおよび消費電力を任意に設定することが可能になる。
さらに、電力増幅装置の性能ばらつきのために生じる初期調整において、電気的に自動調整が可能であるため、可変抵抗のような機械的調整方法と比較して信頼性および製造コストの点で有利である。
【００４４】
従って、携帯型パソコンのＰＣカードに搭載される無線を使用した通信装置のような消費電力の上限が規定されている用途に使用する場合には、信号の大きさに係らず消費電力が一定になるので電力容量オーバーを防ぐ効果がある。
加えて、電力増幅装置の消費電力を出力電力に応じて連続的に制御可能であるので、定電流回路の電流値の設定を木目細かにできることも、低消費電力化に一層の効果がある。
【図面の簡単な説明】
【図１】本発明における電力増幅装置の一実施形態を示す構成図である。
【図２】本発明における実施形態に係わる電力増幅装置の初期調整方法に関するフローチャートである。
【図３】本発明における実施形態に係わる電力増幅装置の具体的回路図である。
【図４】本発明における実施形態に係わる定電流回路の電流値を変えた場合における電力増幅装置の入力電力と出力電力の測定結果を示す特性図である。
【図５】従来の電力増幅装置の一例を示す回路図である。
【図６】従来の電力増幅装置の他の例を示す回路図である。
【図７】従来の電力増幅装置のさらに他の例を示す回路図である。
【図８】図５に示す従来の電力増幅装置の入力電力と消費電力の関係を示す特性図である。
【符号の説明】
１０  増幅回路
１１  ＦＥＴ（電界効果トランジスタ）
１２，１３，２２，２３  インピーダンス素子
１４，１５  整合回路
２０  定電流回路
２１  ＰＮＰトランジスタ
３０  検波回路
４０  定電流回路のバイアス制御回路
４１  第２のインターフェイス回路
４２  Ａ／Ｄコンバータ
４３  制御装置（メモリ内蔵）
４４  Ｄ／Ａコンバータ
４５  第１のインターフェイス回路
４５ａ  オペアンプ
Ｐ，Ｑ，Ｒ  接続点
Ｄ  ＦＥＴのドレイン
Ｇ  ＦＥＴのゲート
Ｓ  ＦＥＴのソース
【図１】
0003976567.tif 000002
【図２】
0003976567.tif 000003
【図３】
0003976567.tif 000004
【図４】
0003976567.tif 000005
【図５】
0003976567.tif 000006
【図６】
0003976567.tif 000007
【図７】
0003976567.tif 000008
【図８】
0003976567.tif 000009