(57)【特許請求の範囲】
【請求項１】
インナーリード部及びアウターリード部を有する半導体装置用リードフレームであって、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に複合めっき層を有し、かつ前記複合めっき層が、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に形成されたＮｉ系めっき層からなる下地層と、該下地層の上面に厚さ０．００５〜０．０１μｍで形成されたＰｄ又はＰｄ合金めっき層とを含むリードフレームにおいて、
前記Ｐｄ又はＰｄ合金めっき層の上面に、順次形成された、厚さ０．０３μｍ以下のＡｇめっき層又はＡｇ−Ａｕ合金めっき層及び厚さ０．０３μｍ以下のＡｕめっき層をさらに含んでなることを特徴とする半導体装置用リードフレーム。
【請求項２】
前記Ａｇめっき層又はＡｇ−Ａｕ合金めっき層及び前記Ａｕめっき層がそれぞれ１層からなることを特徴とする請求項１に記載の半導体装置用リードフレーム。
【請求項３】
インナーリード部及びアウターリード部を有する半導体装置用リードフレームであって、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に複合めっき層を有し、かつ前記複合めっき層が、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に形成されたＮｉ系めっき層からなる下地層と、該下地層の上面に厚さ０．００５〜０．０１μｍで形成されたＰｄ又はＰｄ合金めっき層とを含むリードフレームにおいて、
前記Ｐｄ又はＰｄ合金めっき層の上面に、それぞれ０．０２〜０．２μｍの厚さで交互に形成された、Ａｇめっき層及びＡｕめっき層をさらに含んでなることを特徴とする半導体装置用リードフレーム。
【請求項４】
前記Ａｇめっき層及び前記Ａｕめっき層がそれぞれ２層からなることを特徴とする請求項３に記載の半導体装置用リードフレーム。
【請求項５】
前記基材が、Ｃｕ又はＣｕ合金からなることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置用リードフレーム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、さらに詳しく述べると、改良された接合性、実装性を有する半導体装置用リードフレームに関する。
【背景技術】
【０００２】
半導体装置用リードフレームは、半導体チップを搭載するステージ部、半導体チップの電極との間でワイヤボンディングにより電気的に接続するインナーリード部、半導体装置を基板等に実装する場合の外部接続端子となるアウターリード部等を有するが、ステージ部においては半導体チップとの良好な接合性、インナーリード部においては良好なワイヤボンディング性、また、アウターリード部においては、半導体装置を実装する基板等の相手側に対して接合する際のはんだ等による良好な接合性が要求される。
【０００３】
図１は、半導体装置用リードフレームの一例を平面図で示したものである。このリードフレーム１０において、参照番号１２はアウターリード部、１４はインナーリード部、そして１６は半導体チップ（図示せず）が搭載されるチップ搭載部を形成するステージ部であり、ステージ部１６はサポートバー１８によりレール２０に接続されている。参照番号２２は、ダムバーである。
【０００４】
リードフレーム１０上には、後述するように、所要の金属皮膜が形成されて後、ステージ部に半導体チップが搭載され、この半導体チップとインナーリード部１４とがワイヤでボンディング接続される。最後に、半導体チップ、ワイヤ及びインナーリード部１４が樹脂により封止されて、半導体装置が完成する。この半導体装置のアウターリード部１２上には、はんだ皮膜が予め形成されるか、さもなければ、基板への実装時にはんだ付けがなされる。
【０００５】
また、近年、半導体装置を基板等に実装する場合において、環境保護の観点から鉛（Ｐｂ）を含まないはんだを用いて実装することが一般化しつつある。このような無鉛はんだとして、例えば、錫・亜鉛（Ｓｎ−Ｚｎ）系はんだ、錫・銀（Ｓｎ−Ａｇ）系はんだなどが使用される。
【０００６】
ところで、半導体装置用リードフレームとして、Ｃｕ又はＣｕ合金系基材の上に、下地層としてのニッケル（Ｎｉ）めっき層を介して、バラジウム（Ｐｄ）又はＰｄ合金皮膜をめっきにより形成し、更にその上に、Ａｕめっき皮膜又はＡｇめっき皮膜を薄く形成した、Ｐｄ−ＰＰＦ（Pd-PrePlated  Frame）と呼ばれているリードフレームが知られている（特許文献１を参照）。
【０００７】
このような外装めっきを施した半導体装置用リードフレームの他の従来例として、特許文献２には、リードフレームの基材上にＮｉ系めっき層を有し、その上に少なくともインナーリード部及びアウターリード部にＰｄ又はＰｄ合金めっき層を有し、その上に更にＡｕめっき層を有するリードフレームが開示されている。また、特許文献３にもほぼ同様のめっきを施したリードフレームが開示され、特許文献４には、リードフレームの基材上にＮｉ系めっきの保護層と、Ｐｄ又はＰｄ合金めっきの中間層とを形成し、更にその上にＰｄとＡｕを交互にめっきして最外層としたものが開示されている。更に、特許文献５には、リードフレームの基材上にＮｉ層とＰｄ層を形成し、更にその上にＡｇ層を形成するにあたって、加熱時にＡｇがＰｄのはんだ内に完全に溶け込むようにＡｇ層を形成したものが開示されている。
【０００８】
【特許文献１】
特開平４−１１５５５８号公報
【特許文献２】
特開平４−３３７６５７号公報
【特許文献３】
特開平１１−１１１９０９号公報
【特許文献４】
特開２００１−１１０９７１号公報
【特許文献５】
特開２００２−７６２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したように、リードフレームの基材上にＮｉ系めっき層を下地層として形成し、その上にＰｄ又はＰｄ合金めっき層を形成し、更にその上にＡｕめっき層を形成した、いわゆるＡｕ／Ｐｄ／Ｎｉリードフレームとして、種々の形態のものが従来技術において知られている。これらのリードフレームを用いて半導体装置を基板等に実装する場合において、リードフレームと基板側の無鉛はんだである錫・亜鉛（Ｓｎ−Ｚｎ）系はんだや錫・銀（Ｓｎ−Ａｇ）系はんだとの間でのはんだ濡れ性が良好でないという問題がある。
【００１０】
即ち、Ａｕ／Ｐｄ／Ｎｉの各層の厚さ等について、従来技術においても、種々の工夫がなされているが、Ｓｎ−Ｚｎ系はんだとの間でのはんだの濡れ広がりが未だに十分でないのが実情である。特に、はんだ付け面積の広い、樹脂封止部を含むパッケージから露出したダイパッドの部分では、はんだの濡れ性が劣っているため、場合によっては実装に障害を及ぼすこととなる。
【００１１】
また、無鉛はんだであるＳｎ−Ｚｎ系はんだは、溶融した状態では、バルクの外側に偏析する性質がある。Ａｕ／Ｐｄ／Ｎｉ層をもったＰｄ−ＰＰＦ（Pd-PrePlated  Frame）リードフレームにおいては、Ｐｄが溶融はんだ中に固相拡散するのであるが、Ｓｎ−Ｚｎ系はんだを使用している場合は、ＰｄのＺｎ偏析層への拡散速度が非常に遅く、したがって、Ｚｎ偏析層にブロックされた形態となり、はんだ濡れ性が劣化することとなる。
【００１２】
そこで、本発明は、基本的にＰｄ−ＰＰＦ（Pd-PrePlated  Frame）の構造を有する半導体装置用リードフレームであって、このリードフレームを使用した半導体装置を基板等に無鉛のＳｎ−Ｚｎ系はんだ、Ｓｎ−Ａｇ系はんだあるいはその他の無鉛はんだを用いて実装する場合に、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ａｇ系はんだあるいはその他の無鉛はんだとの濡れ性を良好なものとして、半導体装置の実装性を改善することのできる半導体装置用リードフレームを提供することを課題とする。
【課題を解決するための手段】
【００１３】
上記の課題を達成するために、本発明によれば、インナーリード部及びアウターリード部を有する半導体装置用リードフレームにおいて、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に複合めっき層を有することを特徴とする半導体装置用リードフレームが提供される。このリードフレームの複合めっき層は、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に形成された、Ｎｉ系めっき層からなる下地層と、該下地層の上面に形成された、厚さ０．００５〜０．０１μｍのＰｄ又はＰｄ合金めっき層と、更にそのＰｄ又はＰｄ合金めっき層の上面に厚さ０．０２〜０．１μｍで形成された、Ａｕめっき層とを含んでなることを特徴とする。
【００１４】
また、本発明によれば、インナーリード部及びアウターリード部を有する半導体装置用リードフレームにおいて、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に複合めっき層を有することを特徴とする別の半導体装置用リードフレームも提供される。このリードフレームの複合めっき層は、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に形成された、Ｎｉ系めっき層からなる下地層と、該下地層の上面に形成された、厚さ０．００５〜０．０１μｍのＰｄ又はＰｄ合金めっき層と、更にそのＰｄ又はＰｄ合金めっき層の上面に順次形成された、厚さ０．０３μｍ以下のＡｇめっき層又はＡｇ−Ａｕ合金めっき層及び厚さ０．０３μｍ以下のＡｕめっき層とを含んでなることを特徴とする。Ａｇめっき層又はＡｇ−Ａｕ合金めっき層及びＡｕめっき層は、好ましくは、それぞれ１層で用いられる。
【００１５】
更にまた、本発明によれば、インナーリード部及びアウターリード部を有する半導体装置用リードフレームにおいて、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に複合めっき層を有することを特徴とするさらに別の半導体装置用リードフレームも提供される。このリードフレームの複合めっき層は、リードフレームを構成する基材の全面又は少なくとも前記アウターリード部に形成された、Ｎｉ系めっき層からなる下地層と、該下地層の上面に形成された、厚さ０．００５〜０．０１μｍのＰｄ又はＰｄ合金めっき層と、更にそのＰｄ又はＰｄ合金めっき層の上面にそれぞれ０．０２〜０．２μｍの厚さで交互に形成された、Ａｇめっき層及びＡｕめっき層とを含んでなることを特徴とする。Ａｇめっき層及びＡｕめっき層は、好ましくは、それぞれ２層で、合計して４層で用いられる。
【００１６】
本発明によれば、Ｐｄ又はＰｄ合金めっき層の厚さ、及びその上面に形成されるＡｕめっき層、又はＡｇめっき層の厚さを所定の範囲内に規制することによって、無鉛のＳｎ−Ｚｎ系はんだ、無鉛のＳｎ−Ａｇ系はんだあるいはその他の無鉛はんだとの間でのはんだ濡れ性を改善して、半導体装置の基板への接合性、実装性を改善することができる。
【発明の効果】
【００１７】
以下の詳細な説明から理解されるように、本発明によれば、Ａｕ／Ｐｄ／Ｎｉ構造を有する半導体装置用リードフレームにおいて、Ａｕ／Ｐｄ／Ｎｉの各めっき層を厚さ、特に、Ｐｄ系めっき層又はＡｕ系めっき層の厚さを好適に選定することで、リードフレームを使用した半導体装置を基板等に無鉛のＳｎ−Ｚｎ系はんだや無鉛のＳｎ−Ａｇ系はんだを用いて実装する場合に、それらの無鉛はんだとの濡れ性を良好なものとして、半導体装置の基板等に対する実装性を改善することができる。
【００１８】
或いはまた、本発明によれば、リードフレームの基材の表面のＮｉ系めっき層の上にＰｄ系めっき層を形成し、その上に更に、Ａｇめっき層又はＡｇ−Ａｕ合金めっき層及びＡｕめっき層を順次形成し、さもなければＡｇめっき層及びＡｕめっき層を交互に形成して半導体装置用リードフレームを製造する場合に、特に、Ｐｄめっき層又はＡｕ又はＡｇめっき層の厚さを好適に選定することで、上記と同様に、無鉛のＳｎ−Ｚｎ系はんだや無鉛のＳｎ−Ａｇ系はんだとの濡れ性を良好なものとすることができる。
【００１９】
【発明を実施するための最良の形態】
以下、本発明の実施の形態及び実施例を添付の図面を参照して、従来例と比較しながら詳細に説明する。
【００２０】
図４は、例１（参考例）に係るリードフレームを示す断面図であり、図示される通り、リードフレームの基材の表面にめっき層を形成し、Ａｕ／Ｐｄ／Ｎｉリードフレームとした構造を有する。半導体装置用のリードフレーム１０は、Ｃｕからなる基材の表面に下地層としてのＮｉめっき層を形成し、そのＮｉめっき層の上に、Ｐｄめっき層を形成し、更にその上にＡｕめっき層を形成している。そして、この例の場合、Ｎｉめっき層の厚さを１．０μｍ、Ｐｄめっき層の厚さを０．０１μｍ、Ａｕめっき層の厚さを０．０３μｍとするため、めっき時間等のめっき条件を調整している。なお、本例及び以下に説明する実施例において、基材は、Ｃｕに代えてＣｕ合金あるいはその他の材料から形成されていてもよい。
【００２１】
図５は、例２（参考例）に係るリードフレームを示す断面図であり、図示される通り、リードフレームの基材の表面にめっき層を形成し、Ａｕ／Ｐｄ／Ｎｉリードフレームとした構造を有する。このリードフレーム１０は、例１と同様、Ｃｕからなる基材の表面に下地層としてのＮｉめっき層を形成し、そのＮｉめっき層の上に、Ｐｄめっき層を形成し、更にその上にＡｕめっき層を形成している。ただし、この例の場合、Ｎｉめっき層の厚さは例１と同じ１．０μｍであるが、Ｐｄめっき層の厚さを０．００５μｍ、Ａｕめっきの厚さを０．０５μｍとするため、めっき時間等のめっき条件を調整している。
【００２２】
一方、図２及び図３は、それぞれ、リードフレームの基材の表面にめっき層を形成し、Ａｕ／Ｐｄ／Ｎｉ構造のリードフレームとした、従来例を示す断面図である。図２及び図３に示す従来例においても、それぞれ図４及び図５に示す例１及び例２と同様、Ｃｕからなる基材の表面に下地層としてのＮｉめっき層を形成し、そのＮｉめっき層の上に、Ｐｄめっき層を形成し、更にその上にＡｕめっき層を形成している。また、Ｎｉめっき層の厚さも同様に、１．０μｍとなるように調整している。ただし、図２に示す従来例では、Ｐｄめっき層の厚さを０．０３μｍ、Ａｕめっきの厚さを０．０１μｍとするため、めっき時間等のめっき条件を調整し、また、図３に示す従来例では、Ｐｄめっき層の厚さを０．０１μｍ、Ａｕめっきの厚さを０．０１μｍとするため、めっき時間等のめっき条件を調整している。
【００２３】
これらの例１及び例２と従来例とを比較するために、Ａｕ／Ｐｄ／Ｎｉリードフレームについて、それぞれの試料のめっき層の厚さを変化させた幾つかの評価試料を作製し、各試料についてのはんだ濡れ性を評価した。
【００２４】
まず、図４の例１及び図３の従来例のように、Ａｕ／Ｐｄ／Ｎｉリードフレームについて、Ｎｉめっき層の厚さを１．０μｍ、Ｐｄめっき層の厚さを０．０１μｍと一定のものとし、Ａｕめっき層の厚さを変化させた次の６種類の評価試料を作製し、各試料についてのはんだ濡れ性を下記の手順で評価した。
【００２５】
１）Ａｕ：0.005μｍ／Ｐｄ：0.010μｍ／Ｎｉ：1.0μｍ／Ｃｕ基材
２）Ａｕ：0.010μｍ／Ｐｄ：0.010μｍ／Ｎｉ：1.0μｍ／Ｃｕ基材（図３の従来例）
３）Ａｕ：0.020μｍ／Ｐｄ：0.010μｍ／Ｎｉ：1.0μｍ／Ｃｕ基材
４）Ａｕ：0.050μｍ／Ｐｄ：0.010μｍ／Ｎｉ：1.0μｍ／Ｃｕ基材
５）Ａｕ：0.100μｍ／Ｐｄ：0.010μｍ／Ｎｉ：1.0μｍ／Ｃｕ基材
６）Ａｕ：0.200μｍ／Ｐｄ：0.010μｍ／Ｎｉ：1.0μｍ／Ｃｕ基材
【００２６】
まず、各リードフレームの試料に、Ｓｎ−Ｚｎ系の無鉛はんだペーストを、直径１．６ｍｍ、高さ０．２ｍｍの円筒状となるように塗布する。はんだペーストの組成は、Ｓｎ−８Ｚｎ−３Ｂｉである。
【００２７】
次に、はんだペーストが塗布された試料を２２０℃のホットプレートにて６０秒間加熱する。次いで、加熱により試料上に濡れ広がったはんだの直径を５個所の位置で測定する。その後、５個所の位置で測定したはんだの直径の平均値を求め、加熱前のはんだペーストの直径（１．６ｍｍ）と比較する。加熱前のはんだペーストの直径を１００％とした場合の、加熱後のはんだペーストの直径の平均値（％）、即ちはんだの濡れ広がりは、図８にグラフで示す通りとなった。
【００２８】
図８から理解されるように、試料（１）及び（２）のように、Ａｕめっきの厚さが０．０１０μｍ以下の場合は、はんだ濡れ広がりが１２０％程度又はそれ以下であって、良好なはんだ濡れ性が得られないことが分かる。一方、試料（３）〜（６）のように、Ａｕめっきの厚さが０．０２０μｍ以上の場合は、はんだ濡れ性が良好であることが分かる。なお、上記試料（１）〜（６）のうち、試料（２）は図３の従来例に相当し、また、図４の例１は、試料（３）と（４）の間のものに相当する。
【００２９】
次に、同様のＡｕ／Ｐｄ／Ｎｉリードフレームについて、Ａｕめっき厚だけでなく、Ｐｄめっき厚も変化させた、下記の第１表の１４種類のリードフレーム評価試料（サンプル）を準備した。そして、上述の評価方法と同様の方法にて、Sn/Znはんだの濡れ性についての評価を行なった。その結果は、下記の第１表に記載の通りである。
【００３０】
【表１】
0003998703.tif 000002
【００３１】
上記第１表に記載するように、各リードフレームの評価試料（サンプル１〜１４）において、前処理加熱のない場合と、３５０℃で３０秒間加熱した後のはんだの濡れ面積を測定した。なお、表中、
「不良」は、はんだ濡れ面積が１００％以下の場合、即ちはんだが、はじかれる場合；
「不可」は、はんだ濡れ面積が１００〜１２０％で、使用不可の場合；
「可」は、はんだ濡れ面積が１２１〜１５０％で、使用可の場合；及び
「良好」は、はんだ濡れ面積が１５１％以上で、良好な場合；
をそれぞれ示す。
【００３２】
第１表に記載の結果によると、Ｐｄめっき厚が０．０１μｍの場合、Ａｕめっき厚が０．０２μｍ以上あれば、良好なはんだ濡れ性が得られることが分かる。したがって、図４に示す例１の場合においては、Ａｕめっき厚が０．０３μｍであるから、第１表により良好なはんだ濡れ性が得られることが分かる。
【００３３】
また、Ｐｄめっき厚が０．００５μｍの場合においても、Ａｕめっき厚が０．０２μｍ以上あれば、良好なはんだ濡れ性が得られることが分かる。したがって、図５に示す例２の場合においても、Ａｕめっき厚が０．０５μｍであるから、第１表により良好なはんだ濡れ性が得られることが分かる。
【００３４】
このように、Ａｕ／Ｐｄ／Ｎｉ構造のリードフレームにおいて、Ｐｄめっき層を、耐熱性を損なわない程度まで薄くし、無鉛はんだのＺｎ偏析層に対して拡散速度の早いＡｕめっき層を所要の厚さに形成することにより良好なはんだ濡れ性が得られる。
【００３５】
図６及び図７は、それぞれ、本発明の半導体装置用リードフレームの例３（実施例）及び例４（実施例）に係るものである。例３に対応する図６は、リードフレームの基材（Ｃｕ）の表面のＮｉめっき層の上にＰｄめっき層を形成し、その上に更に、Ａｇめっき層又はＡｇ−Ａｕ合金めっき層及びＡｕめっき層を順次形成した構成を有し、また、例４に対応する図７は、リードフレームの基材（Ｃｕ）の表面のＮｉめっき層の上にＰｄめっき層を形成し、その上に更に、Ａｇめっき層及びＡｕめっき層を交互に形成した構成を有する。なお、これらの層構成において、必要ならば、Ａｇめっき層及び（又は）Ａｕめっき層をさらに堆積させてもよい。
【００３６】
以上、添付の図面を参照して本発明の実施例について説明したが、本発明は上記の実施例に限定されるものではなく、本発明の精神及び範囲内において種々の形態、変形、修正等が可能であることを理解されたい。
【図面の簡単な説明】
【００３７】
【図１】従来の半導体装置用リードフレームの一例を示した平面図である。
【図２】従来例のリードフレームのめっき構造を示した断面図である。
【図３】他の従来例のリードフレームのめっき構造を示した断面図である。
【図４】例１（参考例）に係るリードフレームのめっき構造の断面図である。
【図５】例２（参考例）に係るリードフレームのめっき構造の断面図である。
【図６】本発明による例３（実施例）に係るリードフレームのめっき構造の断面図である。
【図７】本発明による例４（実施例）に係るリードフレームのめっき構造の断面図である。
【図８】Ａｕめっき厚とはんだの濡れ広がりの関係を示したグラフである。
【符号の説明】
【００３８】
１０    リードフレーム
１２    アウターリード部
１４    インナーリード部
１６    ステージ部
【図１】
0003998703.tif 000003
【図２】
0003998703.tif 000004
【図３】
0003998703.tif 000005
【図４】
0003998703.tif 000006
【図５】
0003998703.tif 000007
【図６】
0003998703.tif 000008
【図７】
0003998703.tif 000009
【図８】
0003998703.tif 000010