(57)【特許請求の範囲】
【請求項１】
機械可読Ｎ次元アドレス空間構築方法であって、
２次元コードパターンを中心がおおむね均一の間隔を開けられた２次元格子に登録し、前記コードパターンにおいて少なくとも１組の平行で横方向に間隔を開けられた線を識別し、
前記コードパターンの前記線のうちの少なくともあるものに対し、周期的にインターリーブされる一意的な番号の第１および第２のシーケンスを符号化し、前記第２のシーケンスの少なくともあるインスタンスは、所定の計量に従って複数の候補の中から選択されたものであって、前記第２のシーケンスの隣接するインスタンスは、互いに関して、前記コードパターンの横方向に増分的に大きくなる位相差がその間にできるような位相にされており、前記第１のシーケンスのすべてのインスタンスは予め特定されたシーケンスであって、前記第１のシーケンスの隣接するインスタンスは、前記第２のシーケンスの選択されたすべてのインスタンスを識別するように設定された一定の位相関係を有しており、
それによって、前記一意的な番号の第２のシーケンスの前記インスタンスが、前記コードパターンの１次元をパラメータ化し、前記第２のシーケンスの隣接するインスタンス間の相対位相差が、前記コードパターンの第２の次元をパラメータ化し、前記第２のシーケンスの前記選択されたインスタンスが、前記計量に関して前記コードパターンをさらにパラメータ化することを特徴とする機械可読Ｎ次元アドレス空間構築方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージ領域における多次元アドレス空間の構成に関し、特に、このようなアドレス空間のセルフクロッキング・グリフ・インスタンス生成に関する。
【０００２】
【従来の技術】
ゼロックスデータグリフ（Xerox DataGlyphs) 等のセルフクロッキング（自己駆動）グリフコードは、通常のハードコピー文書をはじめとする様々なタイプのイメージに機械可読デジタル情報を埋め込むのに優れている。これらのコードが符号化するデジタル情報は明示的な機械可読マーク（すなわち「グリフ」）に埋め込まれ、これによって十分に定義されるため、画像のディストーション（歪曲）やノイズに対するこれらのコードの許容範囲はかなり大きい。関連技術として、例えば、特開平８−２３５３３３号公報に係る「埋込みデータブロック」がある。これらのグリフはコード内に埋め込まれる情報を符号化するだけでなく、その情報をコードから抽出するのに用いられるサンプルクロックの定義も行うため、ディストーションやノイズの許容範囲に加えてコードの「セルフクロッキング」特性にも責任を負う。
【０００３】
従来、巡回疑似雑音デジタルビットシーケンス（「ＰＮシーケンス」とも言われる）や、他のタイプの最大長デジタルビットシーケンス（すなわち、各Ｎビット長のサブシーケンスが一意的である長さＬのシーケンス）を２次元の空間的に周期的なセルフクロッキンググリフコードのパターンに符号化することで、イメージ領域内のアドレス空間を構築するという一般的な主題に対する提案がなされてきた。これらの従来の提案に共通するテーマは、上述のタイプの少なくとも２つのビットシーケンスをグリフのそれぞれの非平行な線に沿って所定の方向に伝播するように符号化されるようなコードパターンにマッピングすることによって、２次元アドレス空間を構築することを推奨するというものである。ビットシーケンスはその主軸と整列してコードパターンにマップされる必要はないことがわかっているものの、標準的なデカルト座標（すなわち、グリフの単位で表される「ｘ」および「ｙ」パラメータ）におけるグリフの相対アドレスを決定するのに必要な計算を少なくするために、このように整列するようにマッピングするのが望ましいことが多い。さらに、これらのビットシーケンスを符号化したものは、完全にまたは部分的にグリフコードパターンにかかることがあることがわかっているため、これらによるアドレス指定は、グリフコードパターンのうちのその符号化されたものの双方にかかる部分内でのみ有効ということが理解されるであろう。さらに、上述のビットシーケンスのこれらの非平行な線上のグリフへのマッピングは、デューティ比１で行われても、その分数単位で行われてもよいものの、アドレス空間内のグリフの相対アドレスを計算することが望まれるアプリケーションにはマッピングは空間的に周期的であるのが好ましいことが認められている。
【０００４】
最大ビット長シーケンス内の各ビットは、シーケンス内の所定の一意的に決定可能な論理位置に存在する。従って、シーケンス内のそれぞれの順序論理位置に基づいてビットを互いに区別するために、一般に整数の順序指数が利用される。もちろん、これらの位置依存型の指数は、このようなシーケンスのビットを符号化するグリフを選択的にアドレス指定するのに用いられてもよい。しかし、これらのグリフ、または２次元グリフコードパターン内に含まれる他の何らかのグリフの空間的位置を一意的に識別するには、少なくとももう１つ別の次元におけるアドレス情報が必要とされる。個々のグリフのこれらの一意的な識別子は、個々のグリフのグリフコードパターン内の一意的な位置を識別するので、「絶対アドレス」と呼ばれる。
【０００５】
よく知られているように、上述のタイプのアドレス空間におけるほとんどの任意のグリフの空間アドレス（すなわち絶対アドレス）も、該グリフの公称の中心とそれぞれの最大長ビットシーケンスを符号化するグリフの非平行線との間のオフセット距離を（それがもしあれば）特定する計量 (metric) によって、少なくとも第一近似までは識別可能である。なお、これらのオフセットはコードパターンの主軸に平行に測定され、グリフの単位で表現される。規則的な方形の中心格子 (lattice of centers) 上に書かれるセルフクロッキンググリフコードパターンの主軸と整列する直交線上のグリフによって最大長シーケンスが符号化される適用例では、上述の距離は、標準的なデカルト座標系において高い精度で所与のグリフの空間的位置を識別するｘ／ｙ座標対となる。しかし、残念ながら、これらの最大ビット長シーケンスが符号化される線の交点にグリフがあれば、これらの交点によって設計上の選択の自由が制限される傾向にある。
【０００６】
所定の幅および／または高さの中心格子上にグリフが書かれる場合には、セルフクロッキンググリフコードパターンにおけるグリフの明示的空間アドレス指定に対するこのような望ましくない制限を回避できることがわかっており、そのためこれらの次元のうちの少なくとも一つに沿ってコードパターンの各線上に既知のまたは決定可能な固定数のグリフが存在する。すなわち、コードパターンのこの特殊なクラスに対して提案されている解決策とは、最大長ビットシーケンス（またはインターリーブ（交互配置）された比較的主要な最大長ビットシーケンスの組み合わせ）をラスタ状のパターンのグリフに符号化するものである。このラスタ状のパターンは、例えば上から下にコードパターンの一方の次元（例えば高さ）に沿ってより徐々に伝搬するコードパターンの既知の次元（例えば、幅）に沿って、シーケンスの論理的に順序づけられたビットを横から横に空間的に伝播するように選択されたものである。この最大長ビットシーケンスのラスタ符号化は、既知のまたは計算可能な数のグリフ（すなわちその既知の次元に沿ってコードパターンが含む数のグリフ）を法として、ビットシーケンスをコードパターンに「折り込む」ようなものである。従って、コードパターン内の任意のグリフの空間アドレスは、グリフによって符号化されたビットのシーケンス指数を既知のグリフ数／線のモジュールで割ることによって、ビットのシーケンス指数からｘ／ｙ座標空間において計算することができる。
【０００７】
【発明が解決しようとする課題】
残念ながら、空間アドレス指定の問題に対するこのラスタ符号化スタイルでの解決策は、コードパターンのうちの限られたクラスに限定されるだけでなく、計算上のコストが高くなる傾向にある。この手法の計算上のコストが高くなるのは、一意的でなくてはならない最大長ビットシーケンスの下のサブシーケンスビット長Ｎが、関与しているアドレス空間の平方根の関数として比例するからである。この比例は、最大長ビットシーケンスの一意的な位相の数（すなわち「ビット指数位置」）がＮ2−１で与えられるという事実に固有の結果である。
【０００８】
従って、明らかに、論理的に順序づけられたアドレス情報をセルフクロッキンググリフコードパターンのグリフのいくつかまたはそのすべてに埋め込むための、より柔軟で、かつ、これらのパターン内の個々のグリフの一意的な空間位置を計算上より効率的に識別することができる技術が望まれる。Ｎ次元空間（Ｎ≧２）においてこのようなコードパターンをパラメータ化することが望ましい。
【０００９】
【課題を解決するための手段】
この目的のため、セルフクロッキンググリフコードパターン等のコードパターンが、２次元空間においてコードパターンをパラメータ化するのに用いられる、平行に伝播する一意的な番号のシーケンスの選択によって、少なくとも１つのさらなる次元においてパラメータ化される。そして、使用されているパラメータ化シーケンスを識別するためのコードパターンにさらに別のシーケンスが埋め込まれる。
【００１０】
【発明の実施の形態】
ここで図面、特にこの時点では図１を参照すると、従来のセルフクロッキンググリフコードパターン２１が示されており、このパターンは、適切な記録媒体２４上のおおむね規則的な方形の中心格子上に書かれる長手のスラッシュのようなマーク、すなわち「グリフ」２２および２３を含む。グリフ２２および２３は、記録媒体２４の幅および長さ方向に分散される規則的に距離をあけられた中心上に４ピクセル×４ピクセル〜７ピクセル×７ピクセルの表現で書かれるように、３００d.p.i.〜６００d.p.i.で動作するプリンタ（図示せず）によってプリントされ、方形のコードパターン２１を生成するのが適切である。これらの微粒子のコードパターンのグリフは、通常の照明条件および読書距離でコードパターンを見ても肉眼で容易に解像できるものではなく、そのため、コードパターン２１は、典型的には、おおむね均一なグレースケールの様相を呈しているが、それでも、グリフコードは機械可読デジタル情報を効率的に通信することができる。この機能を果たすため、グリフ２２および２３は、通常、記録媒体２４の縦方向の次元に関して約＋４５°および−４５°左右に傾斜しており、２５で示されるようにそれぞれ２進数「１」および「０」を符号化する。
【００１１】
図２〜８は、１つ（図３および６）または２つ（図２、４、５、７、８）の最大長ビットシーケンス（図３および６の「Ｚ」、図２、４、５の「Ｘ」および「Ｙ」、図７および８の「Ｕ」および「Ｖ」）の複数のインスタンスをセルフクロッキンググリフコードパターン２１（図１）に埋め込むことによって構築されるイメージ領域アドレス空間を示す。これらの最大ビット長シーケンスは、所定の方向に、例えば、左から右に、アドレス空間の一方側から他方側へと伝播するように、グリフコードパターンの平行線上のグリフによって符号化される。しかし、これらの線の近傍のものの上に符号化されるビットシーケンス（少なくともいくつかのビットシーケンス−図４を参照）の相対位相ΦRは、アドレス空間におけるこれらの線の横方向の位置の関数として増分的に変化する。従って、図示されるように、コードパターンの隣接する線上のグリフによって「埋め込まれる」または符号化されるビットシーケンスの相対位相は、アドレス空間のＹ軸に関してのそれぞれの位置の関数として変化する。この位相シフト（位相のずれ）は、コードをその線形方向に平行に整数個のビット分移動することに対応する。
【００１２】
図２、３、および図５〜８に示されるアドレス空間においては、すべての奇数線上で位相が整列されるが、他の奇数線上で符号化されるシーケンスは、連続する１ビット位置分の増分となるように右に位相がシフトして（ずれて）おり、そのため、これらのアドレス空間における任意の偶数線の横方向の位置は以下の式によって表される。
【００１３】
Ｙ＝２ΦR＋１  ・・・（１）
ここで、ΦRは、隣接する奇数線で符号化されたシーケンスの位相に関しての任意の偶数線上で符号化されたシーケンスの位相である。
【００１４】
もちろん、等式（１）は、任意の一定した増分的な位相シフトΔΦについて、以下のように書き換えることができる。
【００１５】
【数１】
0004005685.tif 000002
さらに、等式（１）より、直前の奇数線上で符号化されたシーケンスの相対的な横方向の位置は以下の式によって与えられることとなる。
【００１６】
Ｙ＝２ΦR  ・・・（３）
一方、直後の奇数線上で符号化されたシーケンスの横方向の位置は、以下の通りとなる。
【００１７】
Ｙ＝２（ΦR＋１）  ・・・（４）
奇数線と偶数線との位相差ΦRは、使用する順序が一貫していれば、どちらの順に計算されてもよい。
【００１８】
このようなアドレス空間の横軸またはＹ軸に関して任意のグリフの位置を識別するのに最も良い方法は、アドレス空間の領域を十分に広くとらえて、アドレス空間の直前および直後の線上で符号化されたシーケンスの位相に関してその任意のグリフを含む線上で符号化されたシーケンスの位相を決定することである。この３シーケンスの位相決定によって可能となる二元相対位相分析は、１つ以上のシーケンスがアドレス空間において「ロールオーバー」した場合でさえも、アドレス空間の偶数線と奇数線とを効率的に区別するものである。この二元相対位相分析の技術は、つまり、３つのシーケンスの各々に対して位相ロックするのに、これらのシーケンスの各々からビットを符号化したものを十分な数だけとらえることを必要とすることが理解されるであろう。典型的には、最大長ビットシーケンスにおいて位相ロックされた状態を見いだすのに、パターンマッチング（照合）（またはスライディングウィンドウ相関 (sliding window correlation)）プロセスが利用される。問題となっている最大ビット長シーケンスの長さＬとアドレス空間の幅Ｗが等しい場合には、この相関プロセスには、少なくともＮビットのシーケンス（ここでＮは、位相ロックを確立する最大ビット長シーケンスの一意的サブシーケンスのビット長である）をとらえることが必要となる。（その正確さに対する信頼度を高くするためには、位相ロックを確立するのに相関プロセスに約２Ｎビット以上を与えるのが好ましい）。最大ＰＮシーケンスの順序位置は、コードの終わりのロールオーバーの近傍においても通常通り相関されうることに注目されたい（コードは巡回型である）。切り捨てＰＮシーケンス等が用いられる場合には、曖昧なアドレス決定を確実にするために、典型的な捕捉領域は幾分大きめに（線形コード方向に沿った範囲の２倍未満）必要であろう。シーケンスのファミリのうちの１つを用いる場合には、与えられたシーケンスを区別するのにシーケンス内のグリフをより多く必要とするかもしれない。
【００１９】
図７の点線で示されるように、有効アドレス空間を因数２で約すことによって、位相ロールオーバを避けることができ、その結果すべての位相シフトが同じ絶対方向（すなわち同じ符号の向き）にあることとなる。これにより、一元相対位相分析を用いて、異なる最大ビット長シーケンス（たとえば、図２の「Ｘ」および「Ｙ」、図７および８の「Ｕ」および「Ｖ」）を符号化する奇数線および偶数線上のアドレス空間グリフの線の相対的な横方向の位置（すなわち、Ｙ軸に関しての位置）を決定することができる。これは、シーケンス自体を用いて奇数線と偶数線とを区別することができるからである。
【００２０】
しかし、アドレス空間の任意の２つの隣接する線上を伝播する最大長ビットシーケンス間の相対位相差ΦRは、それぞれの線上の任意の横方向に整列されるグリフによって符号化されるそれぞれのシーケンスのビットのシーケンス指数ｉとｊとの差から決定できると考えられる。つまり、位相差ΦRは、シーケンス指数の差があれば、その差から以下のように決定できると考えられる。その方法とは、（１）指数の差（ｉ−ｊ）を用意し、（２）それをアドレス空間Ｗの最小整数倍と足し合わせる。（３）そうして、正の整数倍を得る。（４）これは、それぞれのシーケンスの相対的かつ増分的な位相シフトで割り切れるものとなる。（５）ステップ（４）で特定される条件を満たすステップ（３）で得られた正の整数を割る。（６）そして、アドレス空間の（グリフの）幅Ｗを法として、ステップ（５）で得られた商を評価する。すべてのケースについてこの公式を完全にテストしたわけではないが、図８に示されるアドレス空間についてはかなり厳密にその有効性が確認された。（すなわち、奇数線および偶数線上の最大ビット長シーケンスはその位相が増分するようにずれており、その各々の増分は１ビットシーケンス指数位置ずつ、反対方向になっていて、相対的増分位相シフトは２ビット位置分となっている。）さらに、図２に示されるタイプのアドレス空間（すなわち、相対位相シフトが１ビット指数位置分の増分）についてはその有効性はさほど厳密には確認されなかった。
【００２１】
シフトされない最大長ビットシーケンスについては、そのビットシーケンス指数を適切に用いて、アドレス空間のＸ軸に関してこれらのシーケンスを符号化するグリフの空間的位置を識別することが理解されるであろう。このように、これらのシーケンスが符号化される線の空間的位置をアドレス空間のＹ軸に関して突き止めると、アドレス空間におけるこれらのグリフの各々の空間的位置を識別するための一意的なｘ／ｙ座標対が存在する。位相がシフトする最大長ビットシーケンスを符号化するグリフについても、同じようなプロセスを用いてｘ／ｙ座標対を決定するが、異なるのは、アドレス空間のＸ軸に関してシーケンスを符号化するグリフの位置を計算する前に、これらのシーケンスのビットシーケンス指数を正規化して、これらのシーケンスの累積された位相シフトおよびロールオーバーを考慮に入れることである。
【００２２】
ここで図４を参照すると、アドレス空間のＸおよびＹ座標を定義する最大長ビットシーケンスを符号化したグリフは、グリフコードパターンの平行線のセットの各々においてインターリーブされてもよいことが理解されるだろう。図示されるように、「Ｙ」シーケンスの位相は、コードパターンの各線上で増分するように右シフトされる。そのため、上述のように、コードパターンのそれぞれの線上で符号化されるインターリーブ「Ｘ」および「Ｙ」シーケンスの相対位相を用いて、アドレス空間のＹ軸に関してコードパターンのそれぞれの線の位置を決定することができる。さらに、上述のプロセスを用いて、アドレス空間のＸ軸に関してのコードパターンの個々のグリフの位置も突き止められる。
【００２３】
図５を参照すると、アドレス空間のインターリーブ構成は、データを符号化したもの、たとえばＤが空間アドレス指定情報と横方向にインターレースされるアプリケーションには特に有用である。これらのアプリケーションについては、アドレス情報は、たとえば図示される１／５などの所定の部分デューティーサイクル比で周期的に符号化され、そのため、適切な位相にされるスケーリングファクタを用いて、アドレス情報を符号化したもののアドレス空間のＹ軸に関しての位置の計算を行う。これらの位置が突き止められると、データを符号化したもののアドレス空間のＹ軸に関しての位置は、グリフコードのセルフクロッキング特性を用いても識別できる。
【００２４】
一般には、アドレス空間を定義する最大ビット長シーケンスの増分する線形位相シフトを用いて、上述のようにＹ軸等の１つの軸に関してアドレス空間をパラメータ化するが、この目的のために様々なタイプの増分算術位相シフトを用いることができる。例えば、図６に示されるように、累積算術機能を用いて、コードの隣接する線上で符号化される最大ビット長シーケンス間の相対位相差が、アドレス空間のＹ軸に関してこれらの線のうちの一つ（すなわち下側の線）の位置を直接パラメータ化するようにする。
【００２５】
ここで図７および８を参照すると、線形増分位相シフトによって一つの軸に関してパラメータ化されたアドレス空間は、所望の相対位相シフトでコードパターンにビットシーケンスをマップするタイリング (tiling) ベクトルで最大ビットシーケンスをグリフコードパターンにタイリングすることによって構成される。例えば、図７に示されるように、「Ｕ」および「Ｖ」最大長ビットシーケンスは、それぞれタイリングベクトルＵx、ＵyおよびＶx、Ｖyでグリフコードパターンにタイリングされ、これらはそのシーケンスをコードパターンの交互の平行線上にインターレースし、一方、コードパターンの線の１つおきに「Ｖ」シーケンスを１ビット指数位置分、増分的に右シフトする。もちろん、これによって、図２に示されるタイプのアドレス空間３１が形成される。アドレス空間３１のタイル構成は、この空間をグリフコードパターン内の他の位置、例えば３２などで分散して模写し、それによってアドレス空間のこれらの複数のインスタンス３１および３２を符号化するのに十分大きなコードパターンにおける分散された冗長を生みだす。アドレスコードのすべてがタイリングであってもよく、各コードについて線から線へのシフトが固定しているものを「周期的」タイリングという。
【００２６】
図８が示すタイリング構造は、「Ｕ」および「Ｖ」最大長ビットシーケンスが、それぞれ、タイリングベクトルＵx、Ｕy、およびＶx、Ｖyでグリフコードパターンにタイリングされ、これらもまた、コードパターンの交互の平行線においてこれらのシーケンスをインターリーブする。しかし、図７に示される「ずれが１つ」のタイリングのケースとは異なり、この実施形態では、タイリングベクトルはシーケンスＵおよびＶの「２重のずれ」のタイリングをもたらし、これらのシーケンスは、コードパターンの線の１つおきにそれぞれ左および右に１シーケンス指数位置分の増分となるように位相シフトされる。このタイリングが形成するアドレス空間４１および４２は、全く同じメンバを含むが、その空間および論理的編成が異なり、そのため、そのアプリケーションに最も適した編成を用いることができる。
【００２７】
ここで図９を参照すると、上述のタイプのアドレス空間Ａの連続および／または非連続の重ならないフラグメントＡ1…Ａnを異なる基板５１〜５３に書くことができることが明らかとなる。これらのフラグメントＡ1…Ａnの各々が、イメージ領域内のアドレス空間Ａをパラメータ化した最大長ビットシーケンスの十分大きなサンプルを含むようにして、これらが含むグリフに関するｘ／ｙ座標対が上述のように計算されるようにしなくてはならないが、そうでない場合には、そのアプリケーションのニーズを最もよく満たすのに必要とされるようなサイズであってもよい。フラグメントＡ1…Ａnはアドレス空間の完全に網羅して定義する必要はないが、この特徴の最も優れた適用例のうちの一つは、複数の基板上に大きなアドレス空間Ａの連続するフラグメントをプリントアウトして、これらのプリントされたフラグメントがアドレス空間Ａを本質的に完全に網羅することである。
【００２８】
図１０を参照して、別の平行に伝播する最大長ビットシーケンスＬを符号化したものを、そのｘ／ｙ座標に関してアドレス空間６１をパラメータ化するＵおよびＶ等のシーケンスを符号化したものと周期的にインターレース（またはインターリーブ）することによって、上述のタイプのアドレス空間の機能性を拡張することができる。この追加されたビットシーケンスＬは、それに機械可読分散ラベルを埋め込むことによってアドレス空間６１をさらにパラメータ化する。図１０に示されるように、このラベルは、シーケンスＬを符号化したものの連続の間に見られる増分的位相シフトによって決定される数値である。この位相シフトは、もちろん、複数の異なるラベルのうちの任意の１つをアドレス空間６１に選択的に埋め込むように調整してもよい。その数値に基づいて埋め込まれたラベルを解釈するのにルックアップテーブル（図示せず）などを用いてもよい。この実施形態では、分散されるラベルＬは独立的に解釈可能である。
【００２９】
しかし、図１１及び図１２に示されるように、１つまたは別のアドレス定義シーケンスＵまたはＶを符号化したものに対してラベル付けシーケンスｒを符号化したものが参照される場合には、アドレス空間の読み出しを計算上さほど集中的には必要としない分散ラベル付けが可能となる。この比較的小さな変更によって、図１０の実施形態ではラベル付けシーケンスの参照コピーの位相を解するのに必要であった相関処理を避けることができる。
【００３０】
ここで図１３を参照する。分散ラベル付けパラメータを上述のタイプのアドレス空間に含める利点の１つは、これがなければ同一のアドレスパラメータを含むアドレス空間同士を区別する階層メカニズムがラベル付けによって与えられることである。例えば、この階層ラベル付けメカニズムは、様々な目的のためにアドレス空間ＡＬ1…ＡＬnを分類するのに用いてもよいし、アドレス空間ＡＬ1…ＡＬnを階層的に編成されたルックアップテーブル等に指標付けするのに用いてもよい。
【００３１】
アプリケーションによっては、いくつかの候補のファミリから２次元でグリフコードパターンをパラメータ化する最大長ビットシーケンスを選択して、これらのシーケンスのうちの一方または両方を選択することで、さらに別の距離に基づいてグリフコードパターンを効果的にパラメータ化（すなわち「ラベル付け」）できるようにすることが望まれる。しかし、このように選択するにあたって候補となりうる最大ビット長シーケンスのすべて、またはかなり多くのサブセットをテストすることによる計算上のコストは、非常に高くなる傾向にある。
【００３２】
従って、図１４に示されるように、このようなタイプのアドレス空間のラベル付け（すなわち「特徴化」）を実現する計算コストを削減するために、予め特定された最大長ビットシーケンスＩを符号化したものが、アドレス空間をパラメータ化する最大長ビットシーケンスＸおよびＹを符号化したものとインターリーブされる（典型的には５０％のデューティー比で行われる）。従って、適切である可能性のあるシーケンスのファミリから、パラメータ化シーケンスＸおよびＹのうちの一方または両方を選択して、任意の所望の距離に従ってアドレス空間をさらに特徴化してもよい。予め特定された（すなわち「既知の」）シーケンスの横方向に隣接するインスタンスの相対位相差は、アドレス空間におけるグリフコードパターンをパラメータ化するように選択されているシーケンスＸおよびＹを一意的に識別するように設定されているため、この選択の自由によってアドレス空間の解釈にかかる計算コストが大きく削減されるわけではない。
【００３３】
図１３に示される実施形態では、既知のシーケンスＩの隣接するインスタンスも、Ｘおよびシーケンスの隣接するインスタンスも、反対に伝播する。反対に伝播するシーケンスの相対位相はこれらが同じ方向に伝播する場合に上述のように決定することができるため、このように反対に伝播するシーケンスを用いる必要はないことを理解されたい。
【図面の簡単な説明】
【図１】  セルフクロッキンググリフコードパターンとその２進数での解釈の一部を示す図である。
【図２】  本発明に従って、セルフクロッキンググリフコードパターン等にアドレス情報を埋め込むことによって構成される２次元イメージ領域アドレス空間の概略図である。
【図３】  本発明に従って、セルフクロッキンググリフコードパターン等にアドレス情報を埋め込むことによって構成される２次元イメージ領域アドレス空間の概略図である。
【図４】  本発明に従って、セルフクロッキンググリフコードパターン等にアドレス情報を埋め込むことによって構成される２次元イメージ領域アドレス空間の概略図である。
【図５】  本発明に従って、セルフクロッキンググリフコードパターン等にアドレス情報を埋め込むことによって構成される２次元イメージ領域アドレス空間の概略図である。
【図６】  本発明に従って、セルフクロッキンググリフコードパターン等にアドレス情報を埋め込むことによって構成される２次元イメージ領域アドレス空間の概略図である。
【図７】  本発明に従って、セルフクロッキンググリフコードパターン等にアドレス情報を埋め込むことによって構成される２次元イメージ領域アドレス空間の概略図である。
【図８】  本発明に従って、セルフクロッキンググリフコードパターン等にアドレス情報を埋め込むことによって構成される２次元イメージ領域アドレス空間の概略図である。
【図９】  図２〜８に示されるタイプのアドレス空間のフラグメント化（分割）を示す図である。
【図１０】  図２〜８に示されるタイプのアドレス空間のラベル付けを示す図である。
【図１１】  図２〜８に示されるタイプのアドレス空間のラベル付けを示す図である。
【図１２】  図１１に示される矩形領域を拡大して示す図である。
【図１３】  図１０〜１２に示されるタイプのラベル付けされるアドレス空間の適用例を示す図である。
【図１４】  イメージ領域アドレス空間のコードラベル付けをフラグメントの形式で示す図である。
【符号の説明】
２１  グリフコードパターン、２２〜２３  グリフ、２４  記録媒体、３１，３２，４１，４２，６１  アドレス空間、５１〜５３  基板。
【図１】
0004005685.tif 000003
【図２】
0004005685.tif 000004
【図３】
0004005685.tif 000005
【図４】
0004005685.tif 000006
【図５】
0004005685.tif 000007
【図６】
0004005685.tif 000008
【図７】
0004005685.tif 000009
【図８】
0004005685.tif 000010
【図９】
0004005685.tif 000011
【図１０】
0004005685.tif 000012
【図１１】
0004005685.tif 000013
【図１２】
0004005685.tif 000014
【図１３】
0004005685.tif 000015
【図１４】
0004005685.tif 000016