(57)【特許請求の範囲】
【請求項１】
主電源の高電位側とコレクタを接続する上アームＩＧＢＴと、前記主電源の低電位側とエミッタを接続する下アームＩＧＢＴとが、該上アームＩＧＢＴのエミッタと下アームＩＧＢＴのコレクタとが直列に接続され、前記上アームＩＧＢＴの温度を検出する温度検出センサと前記下アームＩＧＢＴの温度を検出する温度検出センサとをそれぞれ有するインバータ装置において、前記上アームＩＧＢＴの温度を検出する温度検出センサの出力端子が、前記下アームＩＧＢＴの温度を検出する温度検出センサの出力端子と同じ基準電位に接続され、該基準電位は前記主電源の低電位側であり、かつ上アームＩＧＢＴのエミッタの電位と異なることを特徴とする半導体装置。
【請求項２】
主電源の高電位側とコレクタを接続する上アームＩＧＢＴと、前記主電源の低電位側とエミッタを接続する下アームＩＧＢＴとが、該上アームＩＧＢＴのエミッタと下アームＩＧＢＴのコレクタとが直列に接続され、前記上アームＩＧＢＴの温度を検出する温度検出センサと前記下アームＩＧＢＴの温度を検出する温度検出センサとをそれぞれ有するインバータ装置において、上アームＩＧＢＴの形成された半導体基板上に、前記上アームＩＧＢＴの温度を検出する温度検出センサが絶縁膜を介して形成され、前記上アームＩＧＢＴのエミッタの電位と上アームＩＧＢＴの温度を検出する温度検出センサの出力端子の基準電位が異なり、上アームＩＧＢＴの温度を検出する温度検出センサの出力端子が、前記下アームＩＧＢＴの温度を検出する温度検出センサの出力端子と同じ基準電位に接続され、該基準電位は前記主電源の低電位側であることを特徴とする半導体装置。
【請求項３】
前記温度検出センサが、ダイオードまたは抵抗であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記絶縁膜の膜厚ｔ（μｍ）が、前記半導体基板と前記温度検出センサの電位差の最大値ＶMAX （Ｖ）と、絶縁膜の絶縁破壊電界強度８００（Ｖ／μｍ）と、
【数１】
ｔ≧ＶMAX ／８００の関係を満たすことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記上アームＩＧＢＴの温度を検出する温度検出センサ下の半導体基板にｐ型領域を有することを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、温度検出センサ付き半導体装置に関する。
【０００２】
【従来の技術】
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、パワーＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）およびＢＪＴ（バイポーラトランジスタ）などのパワー半導体素子は、主電流を通電したときに、発生損失により素子が発熱する。これらのパワー半導体素子を形成する半導体基板上に酸化膜を介して、ダイオードや抵抗を形成し、このダイオードや抵抗を温度検出センサとして用いて、パワー半導体素子の動作時の温度を検出している。温度検出センサとして用いる場合、ダイオードでは、温度によるオン電圧の変化を利用し、抵抗では、温度による抵抗値の変化を利用している。
【０００３】
温度検出において、マイコン等の出力先の外部回路の基準電位（グランドに相当する電位のこと）と温度検出対象のパワー半導体素子（例えば、ＩＧＢＴ）の基準電位が異なる場合について説明する。
【０００４】
図３は、通常のインバータ回路で、パワー半導体素子で構成される直列アームと負荷とゲート制御回路を示した回路図である。この回路は、高電位側の上アームＩＧＢＴ１０１、低電位側の下アームＩＧＢＴ１１１、これらのＩＧＢＴ１０１、１１１に逆並列に接続するフリーホイールダイオード１０５、１１５、上アームゲート制御回路１０９、下アームゲート制御回路１１９、および負荷１２４で構成されている。上アームＩＧＢＴ１０１のコレクタ１０２は、主電源の高電位側１３１に接続し、下アームＩＧＢＴ１１１のエミッタ１１３はグランドＧＮＤに接続する。また、上アームＩＧＢＴ１０１のエミッタ１０３と下アームＩＧＢＴ１１１のコレクタ１１２が接続し、この接続点が直列アームの中点１３３で、インバータ回路の出力点となり、負荷１２４と接続する。負荷１２４の他端は図示しない別の直列アームの中点と接続する。
【０００５】
この回路の場合、上アームＩＧＢＴ１０１の基準電位（エミッタ１０３の電位）が、ＶOUT となり、この電位は上、下アームＩＧＢＴ１０１、１１１のスイッチング動作時や負荷１２４の状態で常に変動する。一方、下アームＩＧＢＴ１１１の基準電位（エミッタ１１３の電位）は、グランド（ＧＮＤ）となり、変動しない。つぎに、これらのＩＧＢＴ１０１、１１１の温度を検出する場合について説明する。尚、図中の１０４、１１４は上、下アームＩＧＢＴのそれぞれのゲートである。
【０００６】
図４は、従来の温度検出回路を有するインバータ回路である。温度検出回路は、定電流回路１１０、１２０と温度検出センサとなるｐｎダイオード１０６、１１６で構成され、このｐｎダイオード１０６、１１６はＩＧＢＴ１０１、１１１を形成する半導体基板上に絶縁膜を介して形成される。このｐｎダイオード１０６、１１６のアノード１０７、１１７およびカソード１０８、１１８と上アームおよび下アームゲート制御回路２０９、２１９と接続し、また、上下アームｐｎダイオードのカソード１０８、１１８は上下アームＩＧＢＴのエミッタ１０３、１１３とそれぞれ接続する。これらのゲート制御回路２０９、２１９内の定電流回路１１０、１２０（外部に出して描いた）から定電流がこのｐｎダイオード１０６、１１６に流される。ＩＧＢＴ１０１、１１１が動作して、温度が上昇すると、ｐｎダイオード１０６、１１６の順電圧降下（オン電圧）が低下する。ｐｎダイオードのアノード１０７、１１７の電位をゲート制御回路２０９、２１９に伝達して、この電位の高さで、ＩＧＢＴ１０１、１１１が過熱されていることを検知し、ＩＧＢＴ１０１、１１１のゲート信号を停止したり、ゲート信号の電圧を小さくしたりして、ＩＧＢＴ１０１、１１１の過熱を防止する。
【０００７】
しかし、この回路では、上アームＩＧＢＴ１０１の温度信号の基準電位（カソード電位）は数百Ｖで変動するため、この温度信号をアラーム信号等としてＧＮＤ基準の信号に変換し外部に出力することは困難である。尚、温度信号とは、ｐｎダイオードのアノード・カソード間電圧（オン電圧）のことを指す。
【０００８】
温度信号をアラーム信号として外部に出力するためには、上アームＩＧＢＴ１０１の温度信号の基準電位をグランド電位に変換して、上下アームＩＧＢＴ１０１、１１１の温度信号の基準電位を共通のグランドＧＮＤにする必要がある。つぎに、この温度信号を外部に取り出す回路について示す。
【０００９】
図５は、別の従来の温度検出回路を有するインバータ回路である。これは、上アームＩＧＢＴ１０１の温度センサとなる上アームｐｎダイオード１０６のアノード１０７の電位を、一旦ゲート制御回路３０９に導入し、ゲート制御回路３０９とレベルダウン回路３００を介して、上アーム温度信号端子３２１から、外部に温度信号を取り出す回路である。このレベルダウン回路３００により、上アームｐｎダイオード１０６のカソード電位（基準電位）を数百Ｖからグランド電位に変換し、下アームｐｎダイオード１１６のカソード電位（基準電位）と共通のグランド電位（温度信号グランド端子３２３の電位）にすることで、それぞれのアノード１０７、１１７の電位を温度信号として外部に取り出し、温度監視をすることができる。また、この温度信号を、図示しない過熱防止回路およびレベルシフト回路を経由してゲート制御回路３０９、３１９に伝達して、ＩＧＢＴ１０１、１１１のゲートをオフさせたり、ゲート電圧を絞ったりして、ＩＧＢＴ１０１、１１１の過熱防止を行うことができる。前記のレベルダウン回路３００は、ここでは図示しないが、特開平１０−１２３１８４に開示されているように、２個のオペアンプと高耐圧ＭＯＳＦＥＴと抵抗で構成された複雑な回路である。この回路のレベルダウン回路３００をフォトカプラー回路にする場合もある。
【００１０】
図６は、図５の回路を半導体基板に形成した場合の要部断面図である。ここでは、上アームＩＧＢＴ１０１と上アームｐｎダイオード１０６の要部断面図を示す。ｎ半導体基板の表面層に、ｐウエル領域６２を形成し、このｐウエル領域６２の表面層にｎエミッタ領域６３を形成し、ｎエミッタ領域６３とｎ- ベース領域６１に挟まれたｐウエル領域６２上にゲート酸化膜６４を形成してゲート電極６５を形成する。ｎエミッタ領域６３上にエミッタ電極６６を形成する。一方、ｎ半導体基板の他主面の表面層にｐコレクタ領域６７を形成し、ｐコレクタ領域６７上にコレクタ電極６８を形成する。コレクタ電極６８、エミッタ電極６６およびゲート電極６５とコレクタ端子Ｃ、エミッタ端子Ｅおよびゲート端子Ｇとそれぞれ接続する。このようにして上アームＩＧＢＴ１０１が形成される。ｐウエル領域６２と離してｎ半導体基板の表面層にｐ領域７１を形成し、ｐ領域７１上に絶縁膜を介して薄膜の上アームｐｎダイオード１０６を形成する。この上アームｐｎダイオード１０６は、ｐアノード領域７３、ｎカソード領域７４、アノード電極７５、カソード電極７６で構成されている。この上アームｐｎダイオード１０６が上アームの温度検出センサである。上アームｐｎダイオード１０６のカソード１０８と上アームＩＧＢＴ１０１のエミッタ端子Ｅを接続する。上アームｐｎダイオード１０６のアノード１０７は、定電流回路１２０と上アームゲート制御回路３０９と接続し、この上アームゲート制御回路３０９は、レベルダウン回路３００を経由して、上アーム温度信号端子３２１に接続する。また、上アームＩＧＢＴ１０１のエミッタ端子Ｅは、図示しない下アームＩＧＢＴのコレクタ端子と接続し、上下アームの中点となり、またこの点が出力点ともなる。
【００１１】
【発明が解決しようとする課題】
ＧＮＤ電位から数百Ｖ以上で変動する基準電位をもつ前記上アームＩＧＢＴなどの温度監視をするために、従来不可欠とされた前記のレベルダウン回路３００は、前記したように、２個のオペアンプと高耐圧ＭＯＳＦＥＴと抵抗で構成された複雑な回路であり、そのため、検出スピードが遅く、オペアンプのオフセット電圧や抵抗のばらつきにより、検出精度が悪く、また、レベルダウン回路の付加により、コストアップになる。また、レベルダウン回路３００の代わりにフォトカプラー回路を用いた場合も検出精度やコストの点で問題がある。
【００１２】
この発明の目的は、前記の課題を解決して、低コストで、検出スピードが速く、高精度で、外部に温度信号を取り出せる温度検出センサ付き半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、主電源の高電位側とコレクタを接続する上アームＩＧＢＴと、前記主電源の低電位側とエミッタを接続する下アームＩＧＢＴとが、該上アームＩＧＢＴのエミッタと下アームＩＧＢＴのコレクタとが直列に接続され、前記上アームＩＧＢＴの温度を検出する温度検出センサと前記下アームＩＧＢＴの温度を検出する温度検出センサとをそれぞれ有するインバータ装置において、前記上アームＩＧＢＴの温度を検出する温度検出センサの出力端子が、前記下アームＩＧＢＴの温度を検出する温度検出センサの出力端子と同じ基準電位に接続され、該基準電位は前記主電源の低電位側であり、かつ上アームＩＧＢＴのエミッタの電位と異なる構成とする。
【００１４】
主電源の高電位側とコレクタを接続する上アームＩＧＢＴと、前記主電源の低電位側とエミッタを接続する下アームＩＧＢＴとが、該上アームＩＧＢＴのエミッタと下アームＩＧＢＴのコレクタとが直列に接続され、前記上アームＩＧＢＴの温度を検出する温度検出センサと前記下アームＩＧＢＴの温度を検出する温度検出センサとをそれぞれ有するインバータ装置において、上アームＩＧＢＴの形成された半導体基板上に、前記上アームＩＧＢＴの温度を検出する温度検出センサが絶縁膜を介して形成され、前記上アームＩＧＢＴのエミッタの電位と上アームＩＧＢＴの温度を検出する温度検出センサの出力端子の基準電位が異なり、上アームＩＧＢＴの温度を検出する温度検出センサの出力端子が、前記下アームＩＧＢＴの温度を検出する温度検出センサの出力端子と同じ基準電位に接続され、該基準電位は前記主電源の低電位側であるとよい。
【００１５】
前記温度検出センサが、ダイオードまたは抵抗であるとよい。
【００１７】
【００１８】
前記絶縁膜の膜厚ｔ（μｍ）が、前記半導体基板と前記温度検出センサの電位差の最大値ＶMAX （Ｖ）と、絶縁膜の絶縁破壊電界強度８００（Ｖ／μｍ）と、
【００１９】
【数２】
ｔ≧ＶMAX ／８００
の関係を満たすとよい。
【００２０】
【００２１】
前記上アームＩＧＢＴの温度を検出する温度検出センサ下の半導体基板にｐ型領域を有するとよい。
【００２２】
前記のように、絶縁膜の膜厚を最適化し、上アームＩＧＢＴのエミッタと上アームｐｎダイオードのカソードを切り離し、基準電位を異ならせることで、レベルダウン回路なしで、上下アームＩＧＢＴの温度信号の基準電位を共通のグランドに合わせることができる。共通のグランド電位にすることで、両者の温度検出センサの出力電圧（ｐｎダイオードのオン電圧）を温度信号として取り出すことができる。レベルダウン回路やフォトカプラー回路を不要にしたことで、低コストで、検出スピードが速く、高精度で、外部に温度信号を取り出すことができる。
【００２３】
【発明の実施の形態】
図１は、この発明の第１実施例の温度検出センサ付き半導体装置を含む温度信号を外部に取り出す回路が付いているインバータ回路である。
【００２４】
このインバータ回路は、高電位側の上アームＩＧＢＴ１、低電位側の下アームＩＧＢＴ１１、これらのＩＧＢＴに逆並列に接続するフリーホイールダイオード５、１５、上アームゲート制御回路９、下アームゲート制御回路１９、および負荷２４で構成されている。上アームＩＧＢＴ１のコレクタ２はコレクタ端子Ｃに接続し、コレクタ端子Ｃは主電源の高電位側３１に接続する。下アームＩＧＢＴ１１のエミッタ１３は、主電源の低電位側３２に接続し、低電位側３２はグランドＧＮＤに接続する。また、上アームＩＧＢＴ１のエミッタ３はエミッタ端子Ｅを介して下アームＩＧＢＴ１１のコレクタ１２に接続し、この接続点が直列アームの中点３３で、インバータ回路の出力点となり、負荷２４と接続する。負荷２４の他端は図示しない他の直列アームの中点と接続する。
【００２５】
上および下アームの温度検出回路は、上、下アーム定電流回路１０、２０と上、下アーム温度検出センサとなる上、下アームｐｎダイオード６、１６で構成され、これらのｐｎダイオード６、１６は、図２で示すように、ＩＧＢＴを形成する半導体基板上に絶縁膜を介して形成される。これらのｐｎダイオード６、１６のアノード７、１７は、上、下アーム定電流回路１０、２０と接続し、カソード８、１８は主電源の低電位側３２つまりグランドＧＮＤと接続する。また、上、下アーム定電流回路１０、２０および上、下アームｐｎダイオード６、１６は、下アームゲート制御回路１９に接続される。この上、下アーム定電流回路１０、２０は、下アームゲート制御回路１９に内蔵されている場合もある。
【００２６】
従来回路と異なり、上アームｐｎダイオード６のカソード８は、上アームＩＧＢＴ１のエミッタ３とは接続しない。従って、上、下アームｐｎダイオード６、１６のカソード８、１８は共通のグランド電位とすることができる。
【００２７】
下アームゲート制御回路１９と接続する上、下アーム定電流回路１０、２０から定電流が上、下アームｐｎダイオード６、１６に流される。上、下アームＩＧＢＴ１、１１が動作して、温度が上昇すると、上、下アームｐｎダイオード６、１６の順電圧降下（オン電圧）が低下する。このｐｎダイオードのアノード・カソード間電圧（オン電圧）を温度信号として、下アームゲート制御回路１９を経由して、上、下アーム温度信号端子２１、２２と温度信号グランド端子２３から外部に取り出す。
【００２８】
このように、上アームＩＧＢＴ１のエミッタ３と上アームｐｎダイオード６のカソード８が絶縁されているために、従来必要とされたレベルダウン回路を介すことなく、上アームｐｎダイオード６のカソード８を直接グランドＧＮＤに接続することができる。  上、下アームｐｎダイオード６、１６のカソード８、１８を共通のグランドＧＮＤに接続することで、温度信号が容易に外部に取り出すことができる。また、温度信号がレベルダウン回路を経由しないので、温度検出スピードが速く、高精度で、外部に温度信号を取り出すことができる。またレベルダウン回路やフォトカプラー回路が不要になるため、低コスト化を図ることができる。
【００２９】
尚、この外部に取り出された温度信号を、図示しない過熱防止回路およびレベルシフト回路を経由してゲート制御回路９、１９に伝達して、ＩＧＢＴ１、１１のゲートをオフさせたり、ゲート電圧を絞ったりして、ＩＧＢＴ１、１１の過熱防止を行うことができる。また、図中のＶCC-Hは、上アームゲート制御回路９を駆動する電源の高電位側を示し、ＶCC-Lは、下アームゲート制御回路１９を駆動する電源の高電位側を示す。
【００３０】
また、この発明は、この実施例で示したＩＧＢＴ（主半導体素子）の他に、パワーＭＯＳＦＥＴ、バイポーラトランジスタ、サイリスタ、ＧＴＯサイリスタおよび高耐圧ダイオードなど、発熱を伴うパワー半導体素子に広く適用できる。
【００３１】
図２は、この発明の第２実施例であり、温度検出センサ付き半導体装置の要部断面と温度信号を外部に引出す回路を示す図である。図１の回路を半導体基板に形成した場合の点線４０で囲った箇所の要部断面図と温度検出回路部を示す。具体的には、上アームＩＧＢＴ１と上アームｐｎダイオード６の要部断面図を示す。また、ここでは、第１導電形をｎ形で示し、第２導電形をｐ形で示したが、この導電形を逆にしても構わない。
【００３２】
ｎ半導体基板（各拡散後で、未拡散箇所のｎ半導体基板は、ｎ- ベース領域４１となる）の表面層に、ｐウエル領域４２を形成し、このｐウエル領域４２の表面層にｎエミッタ領域４３を形成し、ｎエミッタ領域４３とｎ- ベース領域４１に挟まれたｐウエル領域４２上にゲート酸化膜４４を形成し、ゲート酸化膜４４上にゲート電極４５を形成する。ｎエミッタ領域４３上にエミッタ電極４６を形成する。また、ｎ半導体基板の他方の面にｐコレクタ領域４７を形成し、ｐコレクタ領域４７上にコレクタ電極４８を形成する。また、コレクタ電極４８、エミッタ電極４６、ゲート電極４５とコレクタ端子Ｃ、エミッタ端子Ｅ、ゲート端子Ｇはそれぞれ接続する。このようにして上アームＩＧＢＴ１が形成される。ｐウエル領域４２と離してｎ半導体基板の表面層にｐ領域５１を形成し、ｐ領域５１上に酸化膜５２を介して薄膜のポリシリコン等でｐアノード領域５３、ｎカソード領域５４を形成し、これらの領域上にアノード電極５５、カソード電極５６を形成して、上アームｐｎダイオード６とする。ただし、ｐ領域５１はｐウエル領域４２であっても構わない。
【００３３】
この上アームｐｎダイオード６が上アームの温度検出センサである。上アームｐｎダイオード６のカソード８と上アームＩＧＢＴ１のエミッタ３は接続されていない。上アームｐｎダイオード６のアノード７は上アーム定電流回路１０と下アームゲート制御回路１９に接続し、下アームゲート制御回路１９と上アーム温度信号端子２１と接続する。上アームＩＧＢＴ１のエミッタ電極４６はエミッタ端子Ｅに接続し、エミッタ端子Ｅは、図示しない下アームＩＧＢＴのコレクタ端子と接続し、また出力点ともなる。
【００３４】
ここで、酸化膜５２の絶縁破壊電界強度は８×１０6 Ｖ／ｃｍ（８００Ｖ／μｍ）であるので、酸化膜が絶縁破壊を生じないようにするためには、酸化膜の膜厚ｔ（μｍ）と半導体基板と温度検出センサの電位差の最大値ＶMAX （Ｖ）との関係は、下記のようになる。
【００３５】
【数３】
ｔ（μｍ）≧ＶMAX （Ｖ）／８００となる。
【００３６】
この関係を満足する酸化膜の膜厚にすれば、酸化膜５２の絶縁破壊は生ぜず、上アームｐｎダイオード６のカソード８をグランドＧＮＤに接続することができる。尚、半導体装置の定格電圧が酸化膜に印加される場合は、ＶMAX はＩＧＢＴ（主半導体素子）の定格電圧となる。
【００３７】
また、ｐ領域５１の上に酸化膜５２を介して上アームｐｎダイオード６を形成することで、このｐ領域５１とｎ- ベース領域４１のｐｎ接合でも、エミッタＥ・グランドＧＮＤ間に印加される電圧を分担するために、酸化膜５２が分担する電圧が小さくなり、信頼性が向上する。
【００３８】
尚、上式を満足する酸化膜の膜厚ｔにした場合は、図２のｐ領域５１は削除しても構わない。但し、信頼性の点からはｐ領域５１はあった方が望ましい。
【００３９】
また、前記の上アームｐｎダイオードの代わりに、ポリシリコンなどで薄膜の抵抗を酸化膜上に形成し、抵抗値の温度変化を利用して、温度検出センサとしても勿論よい。
【００４０】
【発明の効果】
この発明によれば、主電源の高電位側とコレクタを接続する上アームＩＧＢＴと、前記主電源の低電位側とエミッタを接続する下アームＩＧＢＴとが、該上アームＩＧＢＴのエミッタと下アームＩＧＢＴのコレクタとが直列に接続され、前記上アームＩＧＢＴの温度を検出する温度検出センサと前記下アームＩＧＢＴの温度を検出する温度検出センサとをそれぞれ有するインバータ装置において、上アームＩＧＢＴの温度を検出する温度検出センサの出力端子が、前記下アームＩＧＢＴの温度を検出する温度検出センサの出力端子と同じ基準電位に接続され、該基準電位は前記主電源の低電位側であり、かつ上アームＩＧＢＴのエミッタの電位と異なることで、上アームの温度検出センサ（上アームｐｎダイオード）からの温度信号の基準電圧を、レベルダウン回路やフォトカプラー回路を介さずに直接グランドに落として、外部に引き出すことができる。このように、レベルダウン回路やフォトカプラー回路を介さないために、温度検出スピードが速く、高精度で、外部に温度信号を取り出すことができる。またレベルダウン回路やフォトカプラー回路が不要になるため、低コスト化を図ることができる。
【図面の簡単な説明】
【図１】  この発明の第１実施例の温度検出センサ付き半導体装置を含む温度信号を外部に取り出す回路が付いているインバータ回路図
【図２】  この発明の第２実施例であり、温度検出センサ付き半導体装置の要部断面と温度信号を外部に引出す回路を示す図
【図３】  通常のインバータ回路で、パワー半導体素子で構成される直列アームと負荷とゲート制御回路を示した回路図
【図４】  従来の温度検出回路を有するインバータ回路図
【図５】  別の従来の温度検出回路を有するインバータ回路図
【図６】  図５の回路を半導体基板に形成した場合の要部断面図
【符号の説明】
１    上アームＩＧＢＴ
２、１２    コレクタ
３、１３    エミッタ
４、１４    ゲート
５、１５    フリーホイールダイオード
６    上アームｐｎダイオード
７、１７    アノード
８、１８    カソード
９    上アームゲート制御回路
１０    上アーム定電流回路
１１    下アームＩＧＢＴ
１６    下アームｐｎダイオード
１９    下アームゲート制御回路
２０    下アーム定電流回路
２１    上アーム温度信号端子
２２    下アーム温度信号端子
２３    温度信号グランド端子
２４    負荷
３１    主電源の高電位側
３２    主電源の低電位側
３３    中点
４０    温度検出センサ付きＩＧＢＴ
４１    ｎ- ベース領域
４２    ｐウエル領域
４３    ｎエミッタ領域
４４    ゲート酸化膜
４５    ゲート電極
４６    エミッタ電極
４７    ｐコレクタ領域
４８    コレクタ電極
５１    ｐ領域
５２    酸化膜
５３    ｐアノード領域
５４    ｎカソード領域
５５    アノード電極
５６    カソード電極
Ｃ    コレクタ端子
Ｅ    エミッタ端子
Ｇ    ゲート端子
ＧＮＤ    グランド
【図１】
0004006902.tif 000002
【図２】
0004006902.tif 000003
【図３】
0004006902.tif 000004
【図４】
0004006902.tif 000005
【図５】
0004006902.tif 000006
【図６】
0004006902.tif 000007