(57)【特許請求の範囲】
【請求項１】
所定パターンに基づく複数の試験用信号を生成する信号生成回路を備え、前記複数の試験用信号間のスキュー調整を行った上で、被試験半導体装置のテストを行う試験装置において、
前記試験用信号の複数サイクルについてサンプリングを行ってジッタ分布幅を測定し、前記ジッタ分布で最も早く立ち上がる試験用信号に基づく第１のスキュー調整用キャリブレーションデータと、前記ジッタ分布で最も遅く立ち上がる試験用信号に基づく第２のスキュー調整用キャリブレーションデータとを取得するキャリブレーションデータ取得回路と、
前記被試験半導体装置における基準信号に基づくラッチタイミングと、前記被試験半導体装置の入出力ピンから入出力される入出力信号のデータが前記ラッチタイミングの直前で反転する第１のタイミングとの間の時間差を第１の時間差とし、前記ラッチタイミングと、前記入出力信号のデータが前記ラッチタイミングの直後で反転する第２のタイミングとの間の時間差を第２の時間差として、前記第１の時間差が前記第２の時間差よりも小さいときには前記第１のスキュー調整用キャリブレーションデータを選択し、前記第２の時間差が前記第１の時間差よりも小さいときには前記第２のスキュー調整用キャリブレーションデータを選択するキャリブレーションデータ選択回路とを備えたことを特徴とする試験装置。
【請求項２】
前記第１のスキュー調整用キャリブレーションデータは、前記ジッタ分布で最も早く立ち上がる前記試験用信号が、立ち上がり前と立ち上がり後のレベルとの中間レベルとなるタイミングについて取得されることを特徴とする、請求項１に記載の試験装置。
【請求項３】
前記第２のスキュー調整用キャリブレーションデータは、前記ジッタ分布で最も遅く立ち上がる前記試験用信号が、立ち上がり前と立ち上がり後のレベルとの中間レベルとなるタイミングについて取得されることを特徴とする、請求項１に記載の試験装置。
【請求項４】
前記キャリブレーションデータ取得回路は、前記試験用信号の立ち上がり前のレベルと立ち上がり後のレベルとの中間レベルにおいて、前記ジッタ分布の中央であるタイミングに基づく第３のスキュー調整用キャリブレーションデータを取得することを特徴とする、請求項１に記載の試験装置。
【請求項５】
前記試験用信号は、前記被試験半導体装置に入力されるテスト信号であることを特徴とする、請求項１に記載の試験装置。
【請求項６】
前記試験用信号は、前記被試験半導体装置から出力される信号の２値化タイミングを定めるストローブ信号であることを特徴とする、請求項１に記載の試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の試験方法及び試験装置に関し、更に詳しくは、半導体記憶装置等の半導体装置の動作テストを行う半導体装置の試験方法及び試験装置に関する。
【０００２】
【従来の技術】
ＩＣやメモリなどの半導体装置は、半導体装置の試験装置によって所望の性能を有するか否かがテストされる。試験装置は、所定パターンのテスト信号を、テスト対象の半導体装置にピンを介して入力し、半導体装置からの出力が、入力したテスト信号に基づく所望の信号であるか否かをチェックすることで、半導体装置が良品であるか否かを判断する。
【０００３】
図５は、従来の半導体装置の試験装置の構成をブロック図として示している。試験装置１０は、出力可変遅延回路１２、比較可変遅延回路１３、出力回路１４、及び、比較回路１５をそれぞれテスト対象の半導体装置のピンの数（ｎ）と同数を備え、更に、信号生成回路１１と、判定回路２１と、調整回路２５とを備える。テスト対象の半導体装置３０のｎ個のピンは、対応する出力回路１４及び比較回路１５に接続される。
【０００４】
信号生成回路１１は、所定パターンに基づくテスト信号及びストローブ信号を生成する。信号生成回路１１が生成したテスト信号は、出力可変遅延回路１２で遅延され、ドライバなどの出力回路１４を介して半導体装置３０に入力される。テスト信号に基づく半導体装置３０の出力は、比較可変遅延回路１３によって遅延されたストローブ信号のタイミングで、コンパレータなどの比較回路１５において２値化され、判定回路２１に入力される。判定回路２１は、比較回路１５からの入力が、テスト信号のパターンによって定まる所定の期待値と同じであるか否かを判定する。
【０００５】
図６は、各ピンにおける信号の波形を示し、（ａ）はタイミング調整前の波形を、（ｂ）はタイミング調整後の波形を示している。一般に、出力可変遅延回路１２及び比較可変遅延回路１３の遅延量を調整しないときには、テスト信号が半導体装置３０に入力されるタイミング、及び、ストローブ信号が比較回路１５に入力されるタイミングは、配線長やノイズ等の影響により、ピン毎に異なったタイミングとなり、同図（ａ）に示すようにスキューが生じる。出力可変遅延回路１２及び比較可変遅延回路１３は、その遅延量を調整回路２５によって制御され、テスト信号及びストローブ信号のスキューを調整する。同図（ｂ）に示すように、調整後のテスト信号は同じタイミングで半導体装置３０の各ピンに、また、調整後のストローブ信号は同じタイミングで各比較回路１５に供給される。半導体装置３０の各入出力ピンから各比較回路１５までの信号経路間に配線遅延のばらつきがある場合には、この区間の信号経路に可変遅延回路を設けて、半導体装置３０の出力信号のスキュー調整を行なうこともできる。
【０００６】
【発明が解決しようとする課題】
ところで、半導体装置３０のテストでは、数千、数万サイクルといった高周波数のテスト信号及びストローブ信号が使用されるため、テスト信号及びストローブ信号には遅延要素だけでなく、熱やテストパターンなどに依存するある分布を持ったジッタが存在する。また、このジッタの分布幅は一定ではなく、ピン毎に異なった幅となることが多い。このため、調整回路２５が出力可変遅延回路１２及び比較可変遅延回路１３を調整し、テスト信号及びストローブ信号が入力されるタイミングを、全てのピンについて同じタイミングに調整した場合であっても、ジッタによるゆらぎの分のタイミングずれを調整することはできない。
【０００７】
図７は、半導体装置のクロック信号（ＣＬＫ）に対するアドレス／データピンのセットアップ試験をタイミングチャートとして示している。半導体装置３０では、ＣＬＫ等が入力されるピンを基準に、図中点線で示すラッチタイミングで、アドレス／データピンのデータがラッチされる。アドレス／データピンに入力される各テスト信号は、同図に示すように、ある分布幅のジッタを有している。
【０００８】
図７において、半導体装置３０のテスト結果が最悪条件になるのは、テスト信号が最も遅れたサイクルとなるとき、つまり、同図に示すジッタ分布幅の右端に位置したサイクルとなる。この場合、半導体装置３０が良品と判断されるためには、テスト信号が入力されるジッタの右端の時刻から、ラッチタイミングの時刻までの間の時間内にセットアップを完了する必要がある。このため、半導体装置３０がセットアップに要する時間が所定の規定時間以内であっても、入力されるテスト信号が遅れることによって、不良品と判断される可能性が高くなるという問題がある。
【０００９】
また、テスト信号のジッタ分布幅が、ピン毎に異なる幅である場合には、分布幅が最も狭いテスト信号を入力するピンが最も緩くテストされ、分布幅が最も広いテスト信号を入力するピンが最も厳しくテストされることになる。半導体装置３０の品質を保証するためには、緩くテストされるピンでも、半導体装置の要求仕様を満たすようにテスト規格を決定しなければならず、厳しいピンは、要求仕様よりも厳しい規格でテストされることになり、半導体装置自体は良品である場合にもかかわらず不良品と判断され、これによって半導体装置の歩留りの低下を招くという問題があった。
【００１０】
本発明は、上記問題を解消し、半導体装置の試験装置の信号経路で生じる、ピン毎に異なる分布幅を有するテスト信号及びストローブ信号のジッタが、半導体装置のテスト結果に与える影響を低減する半導体装置の試験方法及び試験装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の試験装置は、所定パターンに基づく複数の試験用信号を生成する信号生成回路を備え、前記複数の試験用信号間のスキュー調整を行った上で、被試験半導体装置のテストを行う試験装置において、前記試験用信号の複数サイクルについてサンプリングを行ってジッタ分布幅を測定し、前記ジッタ分布で最も早く立ち上がる試験用信号に基づく第１のスキュー調整用キャリブレーションデータと、前記ジッタ分布で最も遅く立ち上がる試験用信号に基づく第２のスキュー調整用キャリブレーションデータとを取得するキャリブレーションデータ取得回路と、前記被試験半導体装置における基準信号に基づくラッチタイミングと、前記被試験半導体装置の入出力ピンから入出力される入出力信号のデータが前記ラッチタイミングの直前で反転する第１のタイミングとの間の時間差を第１の時間差とし、前記ラッチタイミングと、前記入出力信号のデータが前記ラッチタイミングの直後で反転する第２のタイミングとの間の時間差を第２の時間差として、前記第１の時間差が前記第２の時間差よりも小さいときには前記第１のスキュー調整用キャリブレーションデータを選択し、前記第２の時間差が前記第１の時間差よりも小さいときには前記第２のスキュー調整用キャリブレーションデータを選択するキャリブレーションデータ選択回路とを備えたことを特徴とする。
【００１２】
本発明の試験装置では、前記第１のスキュー調整用キャリブレーションデータは、前記ジッタ分布で最も早く立ち上がる前記試験用信号が、立ち上がり前と立ち上がり後のレベルとの中間レベルとなるタイミングについて取得される構成を使用できる。また、前記第２のスキュー調整用キャリブレーションデータは、前記ジッタ分布で最も遅く立ち上がる前記試験用信号が、立ち上がり前と立ち上がり後のレベルとの中間レベルとなるタイミングについて取得される構成を採用できる。
【００１３】
本発明の試験装置では、前記キャリブレーションデータ取得回路は、前記試験用信号の立ち上がり前のレベルと立ち上がり後のレベルとの中間レベルにおいて、前記ジッタ分布の中央であるタイミングに基づく第３のスキュー調整用キャリブレーションデータを取得する構成を採用できる。
【００１４】
本発明の試験装置では、前記試験用信号は、前記被試験半導体装置に入力されるテスト信号である構成を採用できる。また、前記試験用信号が、前記被試験半導体装置から出力される信号の２値化タイミングを定めるストローブ信号である構成を採用できる。
【００２２】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図１は、本発明の一実施形態例の半導体装置の試験装置の構成をブロック図として示している。半導体装置の試験装置１０は、出力可変遅延回路１２、比較可変遅延回路１３、出力回路１４、比較回路１５、リレー２２、リレー２３、及び、リレー２４をテスト対象の半導体装置のピンの数（ｎ）と同数だけ備え、更に、信号生成回路１１と、判定回路２１と、キャリブレーションデータ選択回路１６と、キャリブレーションデータ記憶装置１７と、キャリブレーションデータ取得回路１８と、基準出力回路２０とを備える。テスト対象の半導体装置３０のｎ個の入出力ピンは、対応する出力回路１４及び比較回路１５に接続される。
【００２３】
信号生成回路１１は、所定パターンに基づくテスト信号及びストローブ信号を生成する。信号生成回路１１が生成したテスト信号は、出力可変遅延回路１３で遅延され、ドライバなどの出力回路１４を介して半導体装置３０に入力される。テスト信号に基づく半導体装置３０の出力はコンパレータなどの比較回路１５において、比較可変遅延回路１３によって遅延されたストローブ信号のタイミングで２値化され、判定回路２１に入力される。判定回路２１は、比較回路１５から入力された信号が、テスト信号のパターンによって定まる所定の期待値と同じであるか否かを判定する。
【００２４】
測定器１９は、半導体装置３０に入力されるテスト信号の波形や、基準出力回路２０が出力する所定周期のパルス性信号の波形をオシロスコープ等によって観測する。キャリブレーションデータ取得回路１８は、測定器１９の測定結果や判定装置２１における比較回路１５の出力の判定結果に基づいて、テスト信号及びストローブ信号のジッタ及びスキューを把握する。また、キャリブレーションデータ取得回路１８は、把握したテスト信号及びストローブ信号のジッタ及びスキューに基づいて、各出力可変遅延回路１２及び比較可変遅延回路１３の遅延量を制御し、それらの遅延量をキャリブレーションデータとして取得する。
【００２５】
キャリブレーション取得回路１８が取得するキャリブレーションデータには、テスト信号及びストローブ信号のそれぞれについて、後述する３つのデータがある。各キャリブレーションデータは、キャリブレーションデータ記憶装置１７に記憶される。キャリブレーションデータ選択回路１６は、半導体装置３０のテストに際して、キャリブレーションデータ記憶装置１７に記憶されている３つのキャリブレーションデータから何れか１つを選択して、比較可変遅延回路１２及び比較可変遅延回路１３の遅延量を制御する。
【００２６】
図２は、測定器１９で観測される波形の一例を示し、（ａ）はタイミング調整前の波形を、（ｂ）、（ｃ）、（ｄ）はそれぞれタイミング調整後の波形を示している。以下、図１及び図２を参照して、上記した３つのキャリブレーションデータについて説明する。テスト信号についてのキャリブレーションデータを取得する場合には、図１の各リレー２４をＯＮにして、測定器１９が、半導体装置３０の各ピンにおけるテスト信号を観測する。観測されたテスト信号の波形は、図２（ａ）に示すように、ピン毎にジッタ及びスキューが生じている。測定器１９は、テスト信号を複数回数サンプリングして、各ピンにおけるスキューの量、及び、ジッタの分布幅を測定し、その測定結果をキャリブレーションデータ取得回路１８に入力する。
【００２７】
キャリブレーションデータ取得回路１８は、入力されたジッタの分布幅、及び、スキューの量に基づいて、テスト信号の所定のポイント（ジッタ幅における所定比率位置）が、基準となる基準タイミングと同じになるように、各可変遅延回路１２の遅延量を制御してスキュー調整を行う。所定のポイントには、以下の３つのポイントがある。第１のポイントは、テスト信号が最も早く立ち上がるサイクルでの、テスト信号の立ち上がり前（Ｌレベル）と立ち上がり後（Ｈレベル）との中間（５０％）のポイントであり、第２のポイントは、テスト信号のＬレベルとＨレベルの中間におけるジッタ分布幅の中央のポイントであり、第３のポイントは、テスト信号が最も遅く立ち上がるサイクルでのＬレベルとＨレベルの中間のポイントである。基準タイミングは、基準出力回路２０が出力する周期性パルス信号である基準周期性信号を用いて生成される。
【００２８】
第１のポイントでスキューを調整すると、図２（ｂ）に示すように、各ピンにおけるテスト信号が最も早く立ち上がるサイクル（紙面向かって左端、以下単に左端）が同じタイミングになる。同様に、第２のポイントでスキューを調整すると、図２（ｃ）に示すように、テスト信号は、そのジッタの分布幅の中央が同じタイミングになり、第３のポイントでスキューを調整すると、同図（ｄ）に示すように、テスト信号は最も遅く立ち上がるサイクル（紙面向かって右端、以下単に右端）が同じタイミングになる。スキュー調整によって調整された各比較可変遅延回路１３の遅延量は、３つのポイント毎に区分して、テスト信号のキャリブレーションデータとしてキャリブレーションデータ記憶装置１７に記憶される。
【００２９】
ストローブ信号についてのキャリブレーションデータを取得する場合には、図１の各リレー２３をＯＮにして、基準出力回路２０が出力する基準周期性信号を、比較回路１５に入力する。比較可変遅延回路１３は、微小時間間隔でストローブ信号に与える遅延量を変化し、タイミング変化させたストローブ信号を比較回路１５に供給する。判定回路２１は、ストローブ信号のタイミングで２値化された周期性信号を入力し、２値化された信号の信号変化点と、基準周期性信号の信号変化点との時間比較を複数回行なって、ストローブ信号のスキュー及びジッタを把握する。
【００３０】
キャリブレーションデータ取得回路１８は、判定回路２１が把握したジッタの分布幅、及び、スキューの量に基づいて、テスト信号と同様な前述の３つのポイントが、同じタイミングになるような、各比較可変遅延回路１３の遅延量を取得する。取得された各比較可変遅延回路１３の遅延量は、３つのポイント毎に区分して、ストローブ信号についてのキャリブレーションデータとして、キャリブレーションデータ記憶装置１７に記憶される。
【００３１】
図３は、図１の半導体装置の試験装置の動作手順をフローチャートとして示している。以下、図１から図３を参照して本発明の一実施形態例の半導体装置の試験方法について説明する。半導体装置の試験に際して、キャリブレーションデータ取得回路１８は、それぞれのピンにおけるストローブ信号のジッタ分布幅の、右端（図２（ｂ））を合わせるキャリブレーションデータ、中央（図２（ｃ））を合わせるキャリブレーションデータ、及び、左端（図２（ｄ））を合わせるキャリブレーションデータを取得し、そのそれぞれについてキャリブレーションデータ記憶装置１７に記憶する（図３のステップＳ１）。テスト信号についても同様に、キャリブレーションデータ取得回路１８は、それぞれのピンにおけるジッタ分布幅の右端、中央、及び、左端を合わせるキャリブレーションデータを取得し、そのそれぞれについてキャリブレーションデータ記憶装置１７に記憶する（ステップＳ２）。
【００３２】
試験装置１０のオペレータは、テスト信号のパターンを定めるテストプログラム等のテスト条件に応じて、条件設定ファイル又はスイッチ等を設定し、テスト信号及びストローブ信号のそれぞれについて、取得したキャリブレーションデータの中から、テストに使用するキャリブレーションデータを選択する（ステップＳ３）。出力可変遅延回路１２及び比較可変遅延回路１３は、キャリブレーションデータ選択回路１６が選択した、右端、中央、又は、左端の何れかを合わせるキャリブレーションデータに従い、遅延量を制御する（ステップＳ４）。テスト対象の半導体装置３０は、適切な遅延量によって制御されたテスト信号及びストローブ信号によって、テストが行われる（ステップＳ５）。
【００３３】
本実施形態例では、半導体装置の試験装置１０のテスト信号を出力回路１４に入力する信号経路、又は、ストローブ信号を比較回路１５に入力する信号経路に発生する、各信号にピン毎に一定ではない分布幅を有するジッタを、その分布幅の右端、中央、左端の何れかのポイントが同じタイミングになるように調整する。このため、高いタイミング精度が要求される半導体装置のテストにおいて、精度の良いテストが可能となり、ジッタが半導体装置のテスト結果に与える影響を低減することができる。また、タイミング精度が悪いことを考慮して良品となる規格値を厳しくする必要がなくなるため、テスト対象の半導体装置の歩留りが向上する。
【００３４】
上記実施形態例では、試験装置１０のオペレータが、使用するキャリブレーションデータを選択する例を説明したが、キャリブレーションデータは、試験装置１０が、テスト信号の波形モード（モジュレーション）を自動認識し、その波形モードについてあらかじめ対応付けて設定されたキャリブレーションデータを選択しても良い。また、試験装置１０は、右端、中央、及び、左端の３つのキャリブレーションデータのそれぞれについてテストを行い、３つのうちで歩留り、派生などの特性が最もよくなるデータを自動的に評価し、その評価結果に基づいてキャリブレーションデータを選択することもできる。
【００３５】
３つのうち、何れのキャリブレーションデータを使用するかの選択は、アドレス／データピンのデータをラッチするラッチタイミングと、アドレス／データピンにおけるデータの反転タイミングとのタイミング差によって行うこともできる。図４は、半導体装置のクロック信号（ＣＬＫ）に対するアドレス／データピンのセットアップ試験をタイミングチャートとして示している。図中点線で示すラッチタイミングは、ＣＬＫ等が入力されるピンを基準にして決定される。同図の例では、ラッチタイミングは、クロック信号の立ち下がりエッジが５０％になるタイミングである。
【００３６】
アドレス／データピンにおいて、ラッチタイミングと、ジッタがないとした場合にラッチタイミングの直前でデータが反転するタイミングである図４中Ａのタイミングとの差を時間ａとする。また、ラッチタイミングと、ジッタがないとした場合にラッチタイミングの直後でデータが反転するタイミングである同図中Ｂのタイミングとの差を時間ｂとする。半導体装置３０の試験に際しては、テストプログラムに基づいて定まる時間ａと時間ｂとを比較し、以下に示す条件に従ってテスト信号及びストローブ信号について使用するキャリブレーションデータを選択する。
ａ＜ｂのとき：右端を合わせるキャリブレーションデータ
ａ＝ｂのとき：中央を合わせるキャリブレーションデータ
ａ＞ｂのとき：左端を合わせるキャリブレーションデータ
このように、時間ａと時間ｂの大小関係によって使用するキャリブレーションデータを選択することで、精度が高いテストを行うことができる。
【００３７】
なお、上記したキャリブレーションデータの選択は、全てのピンについてジッタ分布幅の右端、中央、又は、左端を基準タイミングに合わせても良いし、あるピンは右端を基準タイミングに合わせ、他のピンでは左端を基準タイミングに合わせてもよい。また、上記の例では、テストプログラムに基づいて定まる時間ａと時間ｂとを比較して、使用するキャリブレーションデータを選択したが、これに代えて、ラッチタイミングから、ラッチタイミングの直前でアドレス／データピンのデータの反転が最も進んだサイクル（ジッタの右端）となる変化点のタイミングまでの時間差を時間ａ’とし、ラッチタイミングと、ラッチタイミングの直後でアドレス／データピンのデータの反転が最も遅れたサイクル（ジッタの左端）となる変化点のタイミングまで時間差を時間ｂ’として、ピン毎に時間ａ’と時間ｂ’とを測定し、その時間の大小関係に基づいて、ピン毎に右端、中央、又は、左端を同じタイミングに合わせるキャリブレーションデータを選択することもできる。また、ジッタ分布幅や信号の変化点などは、ＨレベルとＬレベルの中間（５０％）の値を用いて定める例を説明したが、これに限られず、ＨレベルとＬレベルの５０％意外の値を採用することもできる。
【００３８】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の半導体装置の試験方法及び試験装置は、上記実施形態例にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置の試験方法及び試験方法も、本発明の範囲に含まれる。例えば、測定器１９には、オシロスコープ以外に、半導体装置の試験装置内のコンパレータを使用することもできる。
【００３９】
【発明の効果】
以上説明したように、本発明の半導体装置の試験方法及び試験装置は、テスト信号又はストローブ信号が、そのジッタ分布幅の所定比率位置が同じタイミングになるようにスキューを調整される。このため、テスト信号又はストローブ信号のジッタがテスト対象の半導体装置のテスト結果に与える影響を低減でき、テスト信号又はストローブ信号が、ジッタによって最も進んだタイミングで供給されるとき、又は、最も遅れたタイミングで供給されるときにクリティカルとなるテスト項目の精度が向上する。
【図面の簡単な説明】
【図１】本発明の一実施形態例の半導体装置の試験装置の構成を示すブロック図。
【図２】テスト対象の半導体装置の各ピンにおける、（ａ）は調整前、（ｂ）はジッタの左端で調整したきの、（ｃ）はジッタの中央で調整したときの、（ｄ）ジッタの右端で調整したときの信号波形をそれぞれ示すタイミングチャート。
【図３】本発明の一実施形態例の半導体装置の試験方法の手順を示すフローチャート。
【図４】基準ピンとアドレス／データピンの信号波形を示すタイミングチャート。
【図５】従来の半導体装置の試験装置の構成を示すブロック図。
【図６】テスト対象の半導体装置の各ピンにおける、（ａ）はスキュー調整前の、（ｂ）はスキュー調整後の信号波形をそれぞれ示すタイミングチャート。
【図７】基準ピンとアドレス／データピンの信号波形を示すタイミングチャート。
【符号の説明】
１０：半導体試験装置
１１：信号生成回路
１２：出力可変遅延回路
１３：比較可変遅延回路
１４：出力回路
１５：比較回路
１６：キャリブレーションデータ選択回路
１７：キャリブレーションデータ記憶装置
１８：キャリブレーションデータ取得回路
１９：測定器
２０：基準出力回路
２１：判定回路
２２、２３、２４：リレー
２５：調整回路
【図１】
0004002471.tif 000002
【図２】
0004002471.tif 000003
【図３】
0004002471.tif 000004
【図４】
0004002471.tif 000005
【図５】
0004002471.tif 000006
【図６】
0004002471.tif 000007
【図７】
0004002471.tif 000008