(57)【特許請求の範囲】
【請求項１】
ディスクの絶対アドレスを表す第１の信号と書き込みデータのタイミングを表す第２の信号との間の第１の位相差を検出し、前記第１の位相差が閾値以上の場合に、前記第１の位相差に基づいて位相補正信号を出力する位相差検出回路と、
前記位相補正信号に基づいて、第１の基準クロックの位相を変化させ、第２の基準クロックを出力する位相変化回路と、
前記第２の基準クロックと前記ディスクの回転速度を表す第３の信号との間の周波数差を検出する周波数差検出器と、
前記第２の基準クロックと前記第３の信号との間の第２の位相差を検出する位相差検出器と、
前記周波数差及び前記第２の位相差に基づいて、前記ディスクの回転速度を制御する第４の信号を出力する出力回路と
を具備することを特徴とする回転制御回路。
【請求項２】
前記第１、第２及び第３の信号に基づいて前記第４の信号を出力する請求項１記載の回転制御回路と、前記第１及び第３の信号を生成するデコーダと、前記第２の信号を生成するタイミング発生器と、前記第４の信号に基づいて光ディスクを駆動するドライバとを具備することを特徴とする光ディスクドライブ装置。
【請求項３】
ディスクの絶対アドレスを表す第１の信号と書き込みデータのタイミングを表す第２の信号との間の第１の位相差を検出するステップと、
前記第１の位相差が閾値以上の場合に、前記第１の位相差に基づいて位相補正信号を生成するステップと、
前記位相補正信号に基づいて、第１の基準クロックの位相を変化させた第２の基準クロックを生成するステップと、
前記第２の基準クロックと前記ディスクの回転速度を表す第３の信号との間の周波数差を検出するステップと、
前記第２の基準クロックと前記第３の信号との間の第２の位相差を検出するステップと、
前記周波数差及び前記第２の位相差に基づいて、前記ディスクの回転速度を制御するステップと
を具備することを特徴とする回転制御方法。
【請求項４】
ディスクの絶対アドレスを表す第１の信号と書き込みデータのタイミングを表す第２の信号との間の第１の位相差を検出し、前記第１の位相差が閾値以上の場合に、前記第１の位相差に基づいて位相補正信号を出力する位相差検出回路と、
前記位相補正信号に基づいて、第１の基準クロックの位相を変化させ、第２の基準クロックを出力する位相変化回路と、
前記第１の基準クロックと前記ディスクの回転速度を表す第３の信号との間の周波数差を検出する周波数差検出器と、
前記第２の基準クロックと前記第３の信号との間の第２の位相差を検出する位相差検出器と、
前記周波数差及び前記第２の位相差に基づいて、前記ディスクの回転速度を制御する第４の信号を出力する出力回路と
を具備することを特徴とする回転制御回路。
【請求項５】
前記第１、第２及び第３の信号に基づいて前記第４の信号を出力する請求項４記載の回転制御回路と、前記第１及び第３の信号を生成するデコーダと、前記第２の信号を生成するタイミング発生器と、前記第４の信号に基づいて光ディスクを駆動するドライバとを具備することを特徴とする光ディスクドライブ装置。
【請求項６】
ディスクの絶対アドレスを表す第１の信号と書き込みデータのタイミングを表す第２の信号との間の第１の位相差を検出するステップと、
前記第１の位相差が閾値以上の場合に、前記第１の位相差に基づいて位相補正信号を生成するステップと、
前記位相補正信号に基づいて、第１の基準クロックの位相を変化させた第２の基準クロックを生成するステップと、
前記第１の基準クロックと前記ディスクの回転速度を表す第３の信号との間の周波数差を検出するステップと、
前記第２の基準クロックと前記第３の信号との間の第２の位相差を検出するステップと、
前記周波数差及び前記第２の位相差に基づいて、前記ディスクの回転速度を制御するステップと
を具備することを特徴とする回転制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回転制御回路及びこれを用いた記録可能な光ディスクドライブ装置並びに回転制御方法に関する。
【０００２】
【従来の技術】
近年、情報の記録媒体として、ＣＤ−ＲＷ、ＭＯ、ＤＶＤ−ＲＡＭなどの記録可能な光ディスクが広く用いられるようになってきている。このような光ディスクでは、情報の書き込みを行う際に、書き込みデータを光ディスクの所定アドレスに正確に記録するために、光ディスクの回転制御が重要となってくる。
【０００３】
以下、記録可能な光ディスクの回転を制御する光ディスクドライブ装置の従来例について説明する。
【０００４】
図１７は、従来の光ディスクドライブ装置の概略を示している。図１８は、図１７の光ディスクドライブ装置内の回転制御回路１１１の具体例を示している。
【０００５】
回転制御回路１１１は、ウォブルＣＬＶ（ wobble Constant Linear Velocity）制御回路２０１、位相変化回路２０２及びＡＴＩＰ（ Absolute Time In Pre-groove ）位相差検出回路２０３から構成される。
【０００６】
ＡＴＩＰ位相差検出回路２０３について説明する。
【０００７】
ＡＴＩＰ位相差検出回路２０３は、位相比較器２１０とゲイン調整回路２１１とから構成される。サブコードフレーム同期信号及びＡＴＩＰ同期信号は、位相比較器２１０に入力される。サブコードフレーム同期信号は、例えば、マイコンが指定する書き込みアドレスを表し、ＡＴＩＰ同期信号は、光ディスク１０１の実際のアドレスを表している。位相比較器２１０は、両信号の位相を比較し、その位相差に応じた信号を出力することで、書き込みアドレスと光ディスク１０１の実際のアドレスのずれをなくすことに貢献する。
【０００８】
位相比較器２１０の出力信号は、ゲイン調整回路２１１に入力される。ゲイン調整回路２１１は、位相比較器２１０の出力信号のゲインを調整する。ゲイン調整回路２１１の出力信号は、位相変化回路２０２に入力される。
【０００９】
位相変化回路２０２は、ゲイン調整回路２１１の出力信号に応じて、一定の位相（又は周波数）を有する基準クロックＡの位相（又は周波数）を変化させた基準クロックＢを生成する。位相変化回路２０２は、例えば、ゲイン調整回路２１１の出力信号に応じて、間欠的に分周率が変化する分周器により実現できる。
【００１０】
例えば、サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が進んでいる場合を考える。この場合、位相比較器２１０は、両信号の位相差に応じた位相進みフラグを出力する。この位相進みフラグは、光ディスク１０１の回転速度が書き込みデータを記録するタイミングよりも速くなっていることを意味する。
【００１１】
そこで、位相比較器２１０から位相進みフラグが出力されている間、位相変化回路２０２を用いて、サブコードフレーム同期信号とＡＴＩＰ同期信号の位相差に応じた分だけ、基準クロックＡの位相を遅らせ、基準クロックＢを生成する。この位相の遅れは、位相差検出器２０９の出力信号に直接反映されるので、光ディスク１０１の回転速度を遅くする方向に作用する。
【００１２】
また、サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が遅れている場合を考える。この場合、位相比較器２１０は、両信号の位相差に応じた位相遅れフラグを出力する。この位相遅れフラグは、光ディスク１０１の回転速度が書き込みデータを記録するタイミングよりも遅くなっていることを意味する。
【００１３】
そこで、位相比較器２１０から位相遅れフラグが出力されている間、位相変化回路２０２を用いて、サブコードフレーム同期信号とＡＴＩＰ同期信号の位相差に応じた分だけ、基準クロックＡの位相を進ませ、基準クロックＢを生成する。この位相の進みは、位相差検出器２０９の出力信号に直接反映されるので、光ディスク１０１の回転速度を速くする方向に作用する。
【００１４】
また、サブコードフレーム同期信号の位相とＡＴＩＰ同期信号の位相とが一致している場合には、位相進みフラグ及び位相遅れフラグのいずれも、位相比較器２１０から出力されない。このため、基準クロックＡがそのまま基準クロックＢとして位相変化回路２０２から出力される。
【００１５】
ウォブルＣＬＶ制御回路２０１は、基準クロックＢとロックドウォブル（locked wobble ）信号に基づいて、光ディスクを回転させるモータを制御するＰＷＭ（ Pulse Width Modulation ）信号を出力する。
【００１６】
ウォブルＣＬＶ制御回路２０１は、ＰＷＭ出力回路２０４、加算器２０５、バッファ２０６，２０７、周波数差検出器２０８及び位相差検出器２０９から構成される。
【００１７】
基準クロックＢ及びロックドウォブル信号は、それぞれ、周波数差検出器２０８及び位相差検出器２０９に入力される。基準クロックＢは、上述のように、マイコンが指定する書き込みアドレスと光ディスク上の実際のアドレスとの間のずれを補正するために、ＡＴＩＰ位相差検出回路２０３を用いて、基準クロックＡにより生成した信号である。ロックドウォブル信号は、光ディスクに螺旋状に刻まれた溝の蛇行の平均周波数にＰＬＬでロックさせた信号であり、光ディスクの回転速度を表す信号である。
【００１８】
周波数差検出器２０８は、基準クロックＢの周波数とロックドウォブル信号の周波数とを比較して、両者の周波数差に応じた出力信号を出力する。位相差検出器２０９は、基準クロックＢの位相とロックドウォブル信号の位相とを比較して、両者の位相差に応じた出力信号を出力する。
【００１９】
加算器２０５は、周波数差検出器２０８の出力信号と位相差検出器２０９の出力信号を加算し、その加算した結果をＰＷＭ出力回路２０４に出力する。ＰＷＭ出力回路２０４は、加算器２０５の出力信号に基づいて、光ディスクを回転させるモータを制御するＰＷＭ信号を出力する。
【００２０】
【発明が解決しようとする課題】
図１７及び図１８の光ディスクドライブ装置では、光ディスクに情報を記録する場合に、その回転制御回路１１１において信号に外乱（ノイズ）が入り込むと、正確なアドレスに情報を記録できなくなる問題が生じる。
【００２１】
例えば、図１７及び図１８の光ディスクドライブ装置では、ＡＴＩＰ位相差検出回路２０３から出力される位相補正信号に基づいて、基準クロックＡを基準クロックＢに変換し、この基準クロックＢを、ウォブルＣＬＶ制御回路２０１に与えている。つまり、ウォブルＣＬＶ制御回路２０１内の周波数差検出器２０８及び位相差検出器２０９には、共に、位相変化された基準クロックＢが入力される。
【００２２】
しかし、ＡＴＩＰ位相差検出回路２０３から出力される位相補正信号は、位相ずれの情報であるから、この位相補正信号を、ウォブルＣＬＶ制御回路２０１内の周波数差検出器２０８に反映させると、周波数差検出器２０８の出力信号に外乱が生じることになる。
【００２３】
また、ＡＴＩＰ位相差検出回路２０３は、ＡＴＩＰ同期信号の位相とサブコードフレーム同期信号の位相との間にずれが発生している場合に、位相補正信号を出力する。ここで、例えば、光ディスクに偏心がある場合、ＡＴＩＰ同期信号の位相とサブコードフレーム同期信号の位相との間にずれが生じる。このずれは、微小なものであるが、定常時に常に発生し、その結果、位相補正信号も頻繁に出力されることになる。そして、この位相補正信号は、外乱となる。
【００２４】
本発明は、このような問題を解決するためになされたもので、その目的は、周波数差検出器において、ＡＴＩＰ位相差検出回路の出力信号の影響をなくし、安定した周波数差の検出を行うこと、及び、定常時における微小な位相ずれ（ジッタ）に対しても安定した回転制御を行うことにある。
【００２８】
【課題を解決するための手段】
(1)   本発明の回転制御回路は、ディスクの絶対アドレスを表す第１の信号と書き込みデータのタイミングを表す第２の信号との間の第１の位相差を検出し、前記第１の位相差が閾値以上の場合に、前記第１の位相差に基づいて位相補正信号を出力する位相差検出回路と、前記位相補正信号に基づいて、第１の基準クロックの位相を変化させ、第２の基準クロックを出力する位相変化回路と、前記第２の基準クロックと前記ディスクの回転速度を表す第３の信号との間の周波数差を検出する周波数差検出器と、前記第２の基準クロックと前記第３の信号との間の第２の位相差を検出する位相差検出器と、前記周波数差及び前記第２の位相差に基づいて、前記ディスクの回転速度を制御する第４の信号を出力する出力回路とを備えている。
【００２９】
本発明の光ディスクドライブ装置は、前記第１、第２及び第３の信号に基づいて前記第４の信号を出力する前記回転制御回路と、前記第１及び第３の信号を生成するデコーダと、前記第２の信号を生成するタイミング発生器と、前記第４の信号に基づいて光ディスクを駆動するドライバとを備える。
【００３０】
本発明の回転制御方法は、ディスクの絶対アドレスを表す第１の信号と書き込みデータのタイミングを表す第２の信号との間の第１の位相差を検出するステップと、前記第１の位相差が閾値以上の場合に、前記第１の位相差に基づいて位相補正信号を生成するステップと、前記位相補正信号に基づいて、第１の基準クロックの位相を変化させた第２の基準クロックを生成するステップと、前記第２の基準クロックと前記ディスクの回転速度を表す第３の信号との間の周波数差を検出するステップと、前記第２の基準クロックと前記第３の信号との間の第２の位相差を検出するステップと、前記周波数差及び前記第２の位相差に基づいて、前記ディスクの回転速度を制御するステップとを備えている。
【００３１】
(2)   本発明の回転制御回路は、ディスクの絶対アドレスを表す第１の信号と書き込みデータのタイミングを表す第２の信号との間の第１の位相差を検出し、前記第１の位相差が閾値以上の場合に、前記第１の位相差に基づいて位相補正信号を出力する位相差検出回路と、前記位相補正信号に基づいて、第１の基準クロックの位相を変化させ、第２の基準クロックを出力する位相変化回路と、前記第１の基準クロックと前記ディスクの回転速度を表す第３の信号との間の周波数差を検出する周波数差検出器と、前記第２の基準クロックと前記第３の信号との間の第２の位相差を検出する位相差検出器と、前記周波数差及び前記第２の位相差に基づいて、前記ディスクの回転速度を制御する第４の信号を出力する出力回路とを備えている。
【００３２】
本発明の光ディスクドライブ装置は、前記第１、第２及び第３の信号に基づいて前記第４の信号を出力する前記回転制御回路と、前記第１及び第３の信号を生成するデコーダと、前記第２の信号を生成するタイミング発生器と、前記第４の信号に基づいて光ディスクを駆動するドライバとを備える。
【００３３】
本発明の回転制御方法は、ディスクの絶対アドレスを表す第１の信号と書き込みデータのタイミングを表す第２の信号との間の第１の位相差を検出するステップと、前記第１の位相差が閾値以上の場合に、前記第１の位相差に基づいて位相補正信号を生成するステップと、前記位相補正信号に基づいて、第１の基準クロックの位相を変化させた第２の基準クロックを生成するステップと、前記第１の基準クロックと前記ディスクの回転速度を表す第３の信号との間の周波数差を検出するステップと、前記第２の基準クロックと前記第３の信号との間の第２の位相差を検出するステップと、前記周波数差及び前記第２の位相差に基づいて、前記ディスクの回転速度を制御するステップとを備えている。
【００３４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の回転制御回路及びこれを用いた記録可能な光ディスクドライブ装置並びに回転制御方法について説明する。
【００３５】
１．  光ディスクドライブ装置
図１は、本発明の光ディスクドライブ装置の概略を示している。
【００３６】
光ディスク１０１上には、螺旋状で、かつ、所定周期で蛇行したプリグルーブ（ Pre-groove ）が刻まれている。このプリグルーブの蛇行、即ち、ウォブリング（ wobbling ）の周期を変調することにより、光ディスク１０１上のアドレス情報に相当するＡＴＩＰ（ Absolute Time In Pre-groove ）を記録することができる。
【００３７】
光ディスク１０１上のウォブリングは、このＡＴＩＰが７５Ｈｚのフレームに記録されるようにフォーマッティングされている。即ち、各フレームには、光ディスクの最内周を基準とした絶対時間（ absolute time ）が、４２ビットの絶対アドレスとして記録される。
【００３８】
絶対アドレスは、４ビットの同期コード、８ビットのＢＣＤ（ Binary Code Decimal ）からなる分データ、秒データ及びフレームデータ、及び、１４ビットのＣＲＣ（ Cyclic Redundancy check ）データから構成され（以上をまとめて、ＡＴＩＰデータと称する。）、３１５０ビット／秒のビットレートを有するＮＲＺ（ Non Return to Zero ）符号にコーディング（ coding ）されている。
【００３９】
なお、ＡＴＩＰデータは、６．３キロＨｚのビットクロックによりバイフェーズマーク変調され、バイフェーズ信号となる。また、バイフェーズ信号を周波数変調すると、キャリア周波数２２．０５ＨｚのＦＭ信号（ウォブル信号）が得られる。
【００４０】
スピンドルモータ１１３は、光ディスク１０１を支持し、かつ、回転させる。ピックアップ１０２は、光ディスク１０１にレーザビームを照射し、光ディスク１０１からの反射光を受け、これを電気信号に変換し、ＲＦ信号として出力する。信号検出アンプ１０３は、ＲＦ信号を加工し、上述のウォブル（ wobble ）信号を出力する。
【００４１】
ウォブル信号は、ＡＴＩＰデコーダ１０４に入力される。ＡＴＩＰデコーダ１０４は、ウォブル信号に基づいて、ＡＴＩＰ同期信号を出力すると共に、ウォブル信号のキャリア周波数にＰＬＬロックし、光ディスク１０１の回転速度を表す信号（以後、ロックドウォブル信号と称する。）を出力する。ＡＴＩＰ同期信号及びロックドウォブル信号は、回転制御回路１１１に入力される。
【００４２】
水晶発振器１０７は、例えば、２２メガＨｚの周波数を有するクロックを生成する。このクロックは、分周回路１０８及び逓倍回路１０９に入力される。
【００４３】
分周回路１０８は、水晶発振器１０７により生成されるクロックの周波数を１／Ｎ（Ｎは正数）に分周したクロックを、基準クロックＡとして出力する。逓倍回路１０９は、水晶発振器１０７により生成されるクロックの周波数を逓倍したクロックを出力する。
【００４４】
タイミング発生器１１０は、逓倍回路１０９の出力クロックを受け、サブコードフレーム同期信号と、ＣＤエンコーダ１０５を動作させるタイミング信号とを出力する。
【００４５】
サブコードフレーム同期信号は、回転制御回路１１１に入力される。ＣＤエンコーダ１０５は、タイミング信号に基づいて、書き込みデータをエンコードする。即ち、ＣＤエンコーダ１０５は、メインデータとサブコードデータをＥＦＭ変調し、ＥＦＭ信号を出力する。
【００４６】
レーザ駆動回路１０６は、ＣＤエンコーダ１０５から出力されるＥＦＭ信号に基づいて、ピックアップ１０２を駆動し、レーザの照射位置を決定する。また、レーザ駆動回路１０６は、ＣＤエンコーダ１０５から出力されるＥＦＭ信号に基づいて、書き込み時にレーザパワーを上げるなど、レーザパワーを制御する。
【００４７】
回転制御回路１１１は、ロックドウォブル信号、基準クロックＡ、ＡＴＩＰ同期信号及びサブコードフレーム同期信号に基づいて、光ディスク１０１の回転速度を制御するＰＷＭ信号を出力する。また、ドライバ１１２は、このＰＷＭ信号を受けて、実際に、スピンドルモータ１１３を駆動し、光ディスク１０１の回転速度を制御する。
【００４８】
２．  回転制御回路（その１）
図２は、図１の光ディスクドライブ装置内の回転制御回路１１１の第１例を示している。
【００４９】
回転制御回路１１１は、ウォブルＣＬＶ（ wobble Constant Linear Velocity）制御回路２０１、位相変化回路２０２及びＡＴＩＰ（ Absolute Time In Pre-groove ）位相差検出回路２０３から構成される。
【００５０】
ＡＴＩＰ位相差検出回路２０３は、位相比較器２１０とゲイン調整回路２１１とから構成される。サブコードフレーム同期信号及びＡＴＩＰ同期信号は、位相比較器２１０に入力される。サブコードフレーム同期信号は、例えば、マイコンが指定する書き込みアドレスを表し、ＡＴＩＰ同期信号は、光ディスク１０１上の実際のアドレスを表している。位相比較器２１０は、両信号の位相を比較し、その位相差に応じた信号を出力することで、書き込みアドレスと光ディスク１０１上の実際のアドレスのずれをなくすことに貢献する。
【００５１】
位相比較器２１０の出力信号は、ゲイン調整回路２１１に入力される。ゲイン調整回路２１１は、位相比較器２１０の出力信号のゲインを調整する。ゲイン調整回路２１１の出力信号は、位相変化回路２０２に入力される。
【００５２】
位相変化回路２０２は、ゲイン調整回路２１１の出力信号に応じて、一定の位相（又は周波数）を有する基準クロックＡの位相（又は周波数）を変化させた基準クロックＢを生成する。位相変化回路２０２は、例えば、ゲイン調整回路２１１の出力信号に応じて、間欠的に分周率が変化する分周器により実現できる。
【００５３】
例えば、サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が進んでいる場合を考える。この場合、位相比較器２１０は、両信号の位相差に応じた位相進みフラグを出力する。この位相進みフラグは、光ディスク１０１の回転速度が書き込みデータを記録するタイミングよりも速くなっていることを意味する。
【００５４】
そこで、位相比較器２１０から位相進みフラグが出力されている間、位相変化回路２０２を用いて、サブコードフレーム同期信号とＡＴＩＰ同期信号の位相差に応じた分だけ、基準クロックＡの位相を遅らせ、基準クロックＢを生成する。この位相の遅れた基準クロックＢと光ディスク１０１の回転速度を表すロックドウォブル信号に関して、位相差検出回路２０９を用いて位相の比較を行う。回転制御回路１１１は、基準クロックＢに同期して動作するため、光ディスク１０１の回転速度を遅くする方向に作用する。
【００５５】
また、サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が遅れている場合を考える。この場合、位相比較器２１０は、両信号の位相差に応じた位相遅れフラグを出力する。この位相遅れフラグは、光ディスク１０１の回転速度が書き込みデータを記録するタイミングよりも遅くなっていることを意味する。
【００５６】
そこで、位相比較器２１０から位相遅れフラグが出力されている間、位相変化回路２０２を用いて、サブコードフレーム同期信号とＡＴＩＰ同期信号の位相差に応じた分だけ、基準クロックＡの位相を進ませ、基準クロックＢを生成する。この位相の進んだ基準クロックＢと光ディスク１０１の回転速度を表すロックドウォブル信号に関して、位相差検出回路２０９を用いて位相の比較を行う。回転制御回路１１１は、基準クロックＢに同期して動作するため、光ディスク１０１の回転速度を速くする方向に作用する。
【００５７】
また、サブコードフレーム同期信号の位相とＡＴＩＰ同期信号の位相とが一致している場合には、位相進みフラグ及び位相遅れフラグのいずれも、位相比較器２１０から出力されない。このため、基準クロックＡがそのまま基準クロックＢとして位相変化回路２０２から出力される。
【００５８】
ウォブルＣＬＶ制御回路２０１は、基準クロックＡ，Ｂとロックドウォブル（locked wobble ）信号に基づいて、光ディスクを回転させるモータを制御するＰＷＭ（ Pulse Width Modulation ）信号を出力する。
【００５９】
ウォブルＣＬＶ制御回路２０１は、ＰＷＭ出力回路２０４、加算器２０５、バッファ２０６，２０７、周波数差検出器２０８及び位相差検出器２０９から構成される。
【００６０】
ここで、本発明では、周波数差検出器２０８には、基準クロックＡとロックドウォブル信号が入力される。基準クロックＡは、ＡＴＩＰ位相差検出回路２０３の出力信号の影響を受けていないので、周波数差検出器２０８では、周波数差の検出を安定して行うことができる。
【００６１】
一方、位相差検出器２０９には、基準クロックＢとロックドウォブル信号が入力される。基準クロックＢは、ＡＴＩＰ位相差検出回路２０３から出力される位相補正信号を反映しているため、ＡＴＩＰ同期信号とサブコードフレーム同期信号とを一致させる制御を行うことができる。
【００６２】
周波数差検出器２０８は、基準クロックＡの周波数とロックドウォブル信号の周波数とを比較して、両者の周波数差に応じた出力信号を出力する。位相差検出器２０９は、基準クロックＢの位相とロックドウォブル信号の位相とを比較して、両者の位相差に応じた出力信号を出力する。
【００６３】
加算器２０５は、周波数差検出器２０８の出力信号と位相差検出器２０９の出力信号を加算し、その加算した結果をＰＷＭ出力回路２０４に出力する。ＰＷＭ出力回路２０４は、加算器２０５の出力信号に基づいて、光ディスクを回転させるモータを制御するＰＷＭ信号を出力する。
【００６４】
以上、本例の回転制御回路によれば、ウォブルＣＬＶ制御回路２０１内の周波数差検出器２０８には、ＡＴＩＰ位相差検出回路２０３から出力される位相補正信号の影響を受けていない基準クロックＡが入力される。つまり、周波数差の検出に際して、位相ずれの情報が外乱となることがないため、周波数差検出器２０８において安定した周波数差の検出が行えるようになる。
【００６５】
また、ウォブルＣＬＶ制御回路２０１内の位相差検出器２０９には、ＡＴＩＰ位相差検出回路２０３から出力される位相補正信号を反映させた基準クロックＢが入力される。つまり、位相差の検出に際して、位相ずれの情報を反映させているため、ＡＴＩＰ同期信号とサブコードフレーム同期信号とを一致させる制御を行うことができる。
【００６６】
３．  回転制御方法（その１）
次に、本発明の回転制御方法の第１例について説明する。
【００６７】
図３は、本発明の回転制御方法の概要を示している。
【００６８】
本発明の回転制御方法は、データ書き込み時におけるディスクの回転制御方法に関するもので、具体的には、ロックドウォブル信号と基準クロックの同期方法に関する。
【００６９】
まず、ＡＴＩＰ同期信号の位相とサブコードフレーム同期信号の位相とが比較され、両者の位相差が検出される（ステップＳＴ１）。そして、この位相差に基づいて、位相補正信号が生成され(ステップＳＴ２）、かつ、この位相補正信号に基づいて、基準クロックＡの位相を変化させた基準クロックＢが生成される（ステップＳＴ３）。
【００７０】
ここで、例えば、位相補正信号は、位相進みフラグと位相遅れフラグという２種類の信号から構成することができる。
【００７１】
この場合、サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が進んでいる場合には、位相進みフラグが“Ｈ”レベルとなる。位相進みフラグが“Ｈ”レベルの間は、基準クロックＡの位相を一定時間だけ遅らせた基準クロックＢが生成される。
【００７２】
また、サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が遅れている場合には、位相遅れフラグが“Ｈ”レベルとなる。位相遅れフラグが“Ｈ”レベルの間は、基準クロックＡの位相を一定時間だけ進ませた基準クロックＢが生成される。
【００７３】
さらに、サブコードフレーム同期信号の位相とＡＴＩＰ同期信号の位相が一致している場合には、位相進みフラグ及び位相遅れフラグの双方が“Ｌ”レベルとなる。位相進みフラグ及び位相遅れフラグが共に“Ｌ”レベルの間は、基準クロックＡがそのまま基準クロックＢとなる。
【００７４】
次に、ロックドウォブル信号の周波数と基準クロックＡの周波数とが比較されると共に、ロックドウォブル信号の位相と基準クロックＢの位相とが比較され、ロックドウォブル信号と基準クロックＡの周波数差及びロックドウォブル信号と基準クロックＢの位相差がそれぞれ検出される（ステップＳＴ４）。
【００７５】
そして、これら周波数差及び位相差に基づいて、光ディスクの回転速度が制御される（ステップＳＴ５）。その結果、サブコードフレーム同期信号とＡＴＩＰ同期信号とを完全に同期させることができる。
【００７６】
例えば、図４に示すように、周波数差検出器２０８は、ロックドウォブル信号の現在の周期をカウンタのカウント値（基準クロックＡの数）として出力する部分２０８Ａと、目標となる周期（目標値＝基準クロックＡの数）を出力する部分２０８Ｂと、ロックドウォブル信号の現在の周期（カウント値）と目標値との差、即ち、周波数差を検出する演算部２０８Ｃとから構成される。
【００７７】
また、ロックドウォブル信号の現在の周期をカウント値として出力する部分２０８Ａは、例えば、図５に示すような回路構成を有している。
【００７８】
図４及び図５の例では、ロックドウォブル信号の立ち上がりエッジで、カウンタのカウント値がラッチ回路に取り込まれると共に、少し遅れて、このカウント値が初期値にクリアされる。カウンタのカウント値がクリアされると、再び、基準クロックＡに基づいて、カウンタのカウント値は、初期値から順次インクリメントされる。
【００７９】
この場合、ロックドウォブル信号の周期（周波数）が目標値と一致していない場合には、図６に示すように、ラッチ回路にラッチされたカウント値と目標値は、一致しない。そこで、周波数差（＝カウント値−目標値）を演算部２０８Ｃで計算し、この周波数差が零となるように、ディスクの回転速度を制御する。
【００８０】
また、例えば、図７に示すように、位相差検出器２０９は、ロックドウォブル信号の現在の位相（立ち下がりエッジの位置）をカウンタのカウント値として出力する部分２０９Ａと、目標となる位相、即ち、立ち下がりエッジの位置（目標値）を出力する部分２０９Ｂと、ロックドウォブル信号の現在の立ち下がりエッジの位置（カウント値）と目標値との差、即ち、位相差を検出する演算部２０９Ｃとから構成される。
【００８１】
また、ロックドウォブル信号の現在の位相をカウント値として出力する部分２０９Ａは、例えば、図８に示すような回路構成を有している。
【００８２】
図７及び図８の例では、ロックドウォブル信号の立ち下がりエッジで、カウンタのカウント値がラッチ回路に取り込まれる。なお、カウンタのカウント値は、ロックドウォブル信号によりクリアされることなく、初期値から最終値までを繰り返しカウントし続ける。
【００８３】
この場合、ロックドウォブル信号の位相（立ち下がりエッジの位置）が目標値と一致していない場合には、図９に示すように、ラッチ回路にラッチされたカウント値と目標値は、一致しない。そこで、位相差（＝カウント値−目標値）を演算部２０９Ｃで計算し、この位相差が零となるように、ディスクの回転速度を制御する。
【００８４】
以上のような回転制御方法を採用することにより、ロックドウォブル信号と基準クロックとの同期を正確にとることができ、書き込みデータを、マイコンが指定するアドレスに正確に記録することができる。
【００８５】
４．  回転制御回路（その２）
図１０は、図１の光ディスクドライブ装置内の回転制御回路１１１の第２例を示している。
【００８６】
回転制御回路１１１は、ウォブルＣＬＶ制御回路２０１、位相変化回路２０２及びＡＴＩＰ位相差検出回路２０３から構成される。
【００８７】
ＡＴＩＰ位相差検出回路２０３は、位相比較器２１０とゲイン調整回路２１１Ａとから構成される。本例では、ゲイン調整回路２１１Ａは、閾値（不感帯）を有しており、位相比較器２１０の出力信号（又は位相差）が閾値未満の場合には、位相補正信号を出力しないようにしている。
【００８８】
これにより、例えば、光ディスクに偏心がある場合など、ＡＴＩＰ同期信号の位相とサブコードフレーム同期信号の位相との間に、常に微小なずれが生じているときに、位相補正信号が頻繁に出力されることがなくなり、安定した回転制御を行うことができる。
【００８９】
サブコードフレーム同期信号及びＡＴＩＰ同期信号は、位相比較器２１０に入力される。位相比較器２１０は、両信号の位相を比較し、その位相差に応じた信号を出力することで、書き込みアドレスと光ディスク１０１の実際のアドレスのずれをなくすことに貢献する。
【００９０】
位相比較器２１０の出力信号は、ゲイン調整回路２１１Ａに入力される。ゲイン調整回路２１１Ａは、位相比較器２１０の出力信号のゲインを調整する。但し、ゲイン調整回路２１１Ａは、位相差が閾値未満の場合には、常に、その出力信号のレベルを零とする。ゲイン調整回路２１１Ａの出力信号は、位相変化回路２０２に入力される。
【００９１】
位相変化回路２０２は、ゲイン調整回路２１１Ａの出力信号に応じて、一定の位相（又は周波数）を有する基準クロックＡの位相（又は周波数）を変化させた基準クロックＢを生成する。位相変化回路２０２は、例えば、ゲイン調整回路２１１Ａの出力信号に応じて、間欠的に分周率が変化する分周器により実現することができる。
【００９２】
ウォブルＣＬＶ制御回路２０１は、基準クロックＢとロックドウォブル（locked wobble ）信号に基づいて、光ディスクを回転させるモータを制御するＰＷＭ（ Pulse Width Modulation ）信号を出力する。
【００９３】
ウォブルＣＬＶ制御回路２０１は、ＰＷＭ出力回路２０４、加算器２０５、バッファ２０６，２０７、周波数差検出器２０８及び位相差検出器２０９から構成される。
【００９４】
周波数差検出器２０８及び位相差検出器２０９には、それぞれ基準クロックＢとロックドウォブル信号が入力される。基準クロックＢは、ＡＴＩＰ位相差検出回路２０３から出力される位相補正信号を反映しているため、ＡＴＩＰ同期信号とサブコードフレーム同期信号とを一致させる制御を行うことができる。
【００９５】
周波数差検出器２０８は、基準クロックＢの周波数とロックドウォブル信号の周波数とを比較して、両者の周波数差に応じた出力信号を出力する。位相差検出器２０９は、基準クロックＢの位相とロックドウォブル信号の位相とを比較して、両者の位相差に応じた出力信号を出力する。
【００９６】
加算器２０５は、周波数差検出器２０８の出力信号と位相差検出器２０９の出力信号を加算し、その加算した結果をＰＷＭ出力回路２０４に出力する。ＰＷＭ出力回路２０４は、加算器２０５の出力信号に基づいて、光ディスクを回転させるモータを制御するＰＷＭ信号を出力する。
【００９７】
図１１は、図１０のゲイン調整回路２１１Ａの動作波形を示している。
【００９８】
同図において、Ｐ１，Ｐ２，Ｎ１，Ｎ２は、閾値である。また、図１０の位相補正信号は、図１１の位相進みフラグ及び位相遅れフラグに相当する。
【００９９】
まず、サブコードフレーム同期信号の位相とＡＴＩＰ同期信号の位相とが一致している場合には、位相進みフラグ及び位相遅れフラグは、共に、“Ｌ”レベルである。この状態を初期状態（前提条件）として、以下、位相ずれが生じた場合のゲイン調整回路の動作を説明する。
【０１００】
(1) サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が進んだ場合
位相の進みが、閾値Ｐ１よりも小さいときは、位相進みフラグは、“Ｌ”レベルのままである。位相の進みが、閾値Ｐ１よりも大きくなると、位相進みフラグが“Ｌ”レベルから“Ｈ”レベルに変化する。この時、位相遅れフラグは、“Ｌ”レベルのままである。
【０１０１】
位相進みフラグが“Ｈ”レベルの間は、基準クロックＡの位相を一定時間だけ遅らせた基準クロックＢが生成される。
【０１０２】
位相進みフラグが“Ｈ”レベルで、サブコードフレーム同期信号に対するＡＴＩＰ同期信号の位相の進みが、閾値Ｐ２よりも大きいときは、位相進みフラグは、“Ｈ”レベルを維持する。位相の進みが、閾値Ｐ２よりも小さくなったとき、位相進みフラグは、“Ｈ”レベルから“Ｌ”レベルに変化する。
【０１０３】
(2) サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が遅れた場合
位相の遅れが、閾値Ｎ１よりも小さいときは、位相遅れフラグは、“Ｌ”レベルのままである。位相の遅れが、閾値Ｎ１よりも大きくなると、位相遅れフラグが“Ｌ”レベルから“Ｈ”レベルに変化する。この時、位相進みフラグは、“Ｌ”レベルのままである。
【０１０４】
位相遅れフラグが“Ｈ”レベルの間は、基準クロックＡの位相を一定時間だけ進ませた基準クロックＢが生成される。
【０１０５】
位相遅れフラグが“Ｈ”レベルで、サブコードフレーム同期信号に対するＡＴＩＰ同期信号の位相の遅れが、閾値Ｎ２よりも大きいときは、位相遅れフラグは、“Ｈ”レベルを維持する。位相の遅れが、閾値Ｎ２よりも小さくなったとき、位相遅れフラグは、“Ｈ”レベルから“Ｌ”レベルに変化する。
【０１０６】
このように、定常時の微小位相誤差に対して、閾値という手段により不感帯を設ければ、光ディスクの回転制御を安定して行うことができる。
【０１０７】
なお、本例では、ゲイン調整回路２１１Ａに不感帯を設けたが、本例と同様の効果は、例えば、フィルタによっても実現できる。
【０１０８】
フィルタは、サブコードフレーム同期信号とＡＴＩＰ同期信号との間に位相差（進み、遅れのいずれも含む）が生じていても、その位相差が一定値未満の場合には、位相差を零とする機能を有する。
【０１０９】
例えば、図１２に示すように、ゲイン調整回路２１１の前にフィルタ２１１Ｂを配置する場合、フィルタ２１１Ｂは、サブコードフレーム同期信号とＡＴＩＰ同期信号との間に位相差が一定値未満の場合には、位相差が零であるという情報を、ゲイン調整回路２１１に与える。
【０１１０】
また、図１３に示すように、ゲイン調整回路２１１の後にフィルタ２１１Ｂを配置する場合、フィルタ２１１Ｂは、サブコードフレーム同期信号とＡＴＩＰ同期信号との間に位相差が一定値未満の場合には、ゲイン調整回路２１１から出力される位相補正信号（位相進みフラグ及び位相遅れフラグ）を“Ｌ”レベルとする。
【０１１１】
いずれの場合においても、定常時の微小位相誤差を無視することができ、安定した回転制御を実現できる。
【０１１２】
以上、本例の回転制御回路によれば、ＡＴＩＰ位相差検出回路２０３内のゲイン調整回路２１１Ａに閾値（不感帯）を設けている。このため、例えば、光ディスクに偏心がある場合など、ＡＴＩＰ同期信号の位相とサブコードフレーム同期信号の位相との間に、常に微小なずれが生じているときに、位相補正信号が頻繁に出力されることがなくなり、安定した回転制御を行うことができる。
【０１１３】
５．  回転制御方法（その２）
次に、本発明の回転制御方法の第２例について説明する。
【０１１４】
図１４は、本発明の回転制御方法の概要を示している。
【０１１５】
本発明の回転制御方法は、データ書き込み時におけるディスクの回転制御方法に関するもので、具体的には、ロックドウォブル信号と基準クロックの同期方法に関する。
【０１１６】
まず、ＡＴＩＰ同期信号の位相とサブコードフレーム同期信号の位相とが比較され、両者の位相差が検出される（ステップＳＴ１）。そして、この位相差に基づいて、位相補正信号が生成され(ステップＳＴ２）、かつ、この位相補正信号に基づいて、基準クロックＡの位相を変化させた基準クロックＢが生成される（ステップＳＴ３）。
【０１１７】
本例の場合、位相補正信号は、位相進みフラグと位相遅れフラグという２種類の信号から構成され、かつ、位相差が閾値以上の場合にのみ、位相補正信号が出力される（位相進みフラグ又は位相遅れフラグが“Ｈ”となる。）。
【０１１８】
例えば、サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が進んでおり、かつ、その位相の進みが閾値（例えば、Ｐ１，Ｐ２）以上である場合には、位相進みフラグが“Ｈ”レベルとなる。位相進みフラグが“Ｈ”レベルの間は、基準クロックＡの位相を一定時間だけ遅らせた基準クロックＢが生成される。
【０１１９】
また、サブコードフレーム同期信号の位相に対してＡＴＩＰ同期信号の位相が遅れており、かつ、その位相の遅れが閾値（例えば、Ｎ１，Ｎ２）以上である場合には、位相遅れフラグが“Ｈ”レベルとなる。位相遅れフラグが“Ｈ”レベルの間は、基準クロックＡの位相を一定時間だけ進ませた基準クロックＢが生成される。
【０１２０】
さらに、サブコードフレーム同期信号の位相とＡＴＩＰ同期信号の位相が一致している場合、及び、サブコードフレーム同期信号の位相とＡＴＩＰ同期信号の位相がずれているが、その位相差が閾値（Ｐ１，Ｐ２，Ｎ１，Ｎ２）未満の場合には、位相進みフラグ及び位相遅れフラグの双方が“Ｌ”レベルとなる。位相進みフラグ及び位相遅れフラグが共に“Ｌ”レベルの間は、基準クロックＡがそのまま基準クロックＢとなる。
【０１２１】
次に、ロックドウォブル信号の周波数と基準クロックＢの周波数とが比較されると共に、ロックドウォブル信号の位相と基準クロックＢの位相とが比較され、ロックドウォブル信号と基準クロックＢの周波数差及びロックドウォブル信号と基準クロックＢの位相差がそれぞれ検出される（ステップＳＴ４）。
【０１２２】
そして、これら周波数差及び位相差に基づいて、光ディスクの回転速度が制御される（ステップＳＴ５）。その結果、サブコードフレーム同期信号とＡＴＩＰ同期信号とを完全に同期させることができる。
【０１２３】
以上のような回転制御方法を採用することにより、ロックドウォブル信号と基準クロックとの同期を正確にとることができ、書き込みデータを、マイコンが指定するアドレスに正確に記録することができる。
【０１２４】
６．  回転制御回路（その３）
図１５は、図１の光ディスクドライブ装置内の回転制御回路１１１の第３例を示している。
【０１２５】
本例は、図２の回転制御回路の特徴と図１０の回転制御回路の特徴を組み合わせたものである。
【０１２６】
回転制御回路１１１は、ウォブルＣＬＶ制御回路２０１、位相変化回路２０２及びＡＴＩＰ位相差検出回路２０３から構成される。
【０１２７】
基準クロックＡは、ウォブルＣＬＶ制御回路２０１内の周波数差検出器２０８に入力され、基準クロックＢは、ウォブルＣＬＶ制御回路２０１内の位相差検出器２０９に入力される。
【０１２８】
ＡＴＩＰ位相差検出回路２０３内のゲイン調整回路２１１Ａは、閾値（不感帯）を有し、位相差が閾値未満の場合には、その出力信号（位相補正信号）のレベルを零とする。
【０１２９】
このように、図２の回転制御回路と図１０の回転制御回路を組み合わせて使用することもできる。
【０１３０】
７．  位相変化回路
最後に、図２、図１０及び図１５の回転制御回路内で使用する位相変化回路について簡単に説明しておく。
【０１３１】
図１６は、本発明の回転制御回路で用いる位相変化回路を示している。
【０１３２】
位相変化回路２０２は、互いに異なる分周率を持つ複数の分周器２０２Ａ，２０２Ｂ，２０２Ｃと、位相補正信号に基づいて、基準クロックＡの分周率を決めるセレクタ２０２Ｅとから構成される。
【０１３３】
本例では、基準クロックＡの周波数は、分周器２０２Ｄにより１／６に分周され、その結果、基準クロックＡ’が生成される。そして、基準クロックＡ’は、周波数差検出器に入力される。
【０１３４】
従って、位相補正信号（位相進みフラグ及び位相遅れフラグ）が共に“Ｌ”レベルの場合には、位相変化回路２０２内では、分周器２０２Ｂが選択され、その結果、基準クロックＢは、基準クロックＡ’と同じになる。
【０１３５】
また、位相進みフラグが“Ｈ”レベルの場合には、位相変化回路２０２内では、分周器２０２Ｃが選択され、その結果、基準クロックＢの位相は、基準クロックＡ’の位相に比べて遅れることになる。
【０１３６】
また、位相遅れフラグが“Ｈ”レベルの場合には、位相変化回路２０２内では、分周器２０２Ａが選択され、その結果、基準クロックＢの位相は、基準クロックＡ’の位相に比べて進むことになる。
【０１３７】
なお、タイミング発生器２０２Ｆは、位相補正信号（位相進みフラグ及び位相遅れフラグ）が有効になる時間を決定する。
【０１３８】
【発明の効果】
以上、説明したように、本発明によれば、第一に、ＡＴＩＰ同期信号とサブコードフレーム同期信号との位相差情報に応じて位相変化させた基準クロックについては、ウォブルＣＬＶ制御回路内の位相差検出器にのみ入力させ、周波数差検出器には、位相差情報に応じて位相変化させる前の基準クロックを入力させている。このため、ロックドウォブル信号の周波数を基準クロックの周波数に合わせるに際して、位相差情報による外乱が発生せず、周波数差の検出を安定的に行うことができる。また、ＡＴＩＰ同期信号の位相とサブコードフレーム同期信号の位相は、正確に合わせることができる。
【０１３９】
また、第二に、ＡＴＩＰ位相差検出回路内のゲイン調整回路に閾値（不感帯）を設けたり、又は、ゲイン調整回路の前若しくは後にフィルタを設けることにより、定常時における微小な位相ずれを無視することができ、安定した回転制御を行うことができる。
【図面の簡単な説明】
【図１】本発明の光ディスクドライブ装置を示す図。
【図２】本発明の回転制御回路の第１例を示す図。
【図３】本発明の回転制御方法の第１例を示す図。
【図４】周波数差検出器の一例を示す図。
【図５】図４の周波数差検出器の部分２０８Ａを示す図。
【図６】図４及び図５の周波数差検出器の動作を示す波形図。
【図７】位相差検出器の一例を示す図。
【図８】図７の位相差検出器の部分２０９Ａを示す図。
【図９】図７及び図８の位相差検出器の動作を示す波形図。
【図１０】本発明の回転制御回路の第２例を示す図。
【図１１】閾値を有するゲイン調整回路の動作を示す波形図。
【図１２】ＡＴＩＰ位相差検出回路の変形例を示す図。
【図１３】ＡＴＩＰ位相差検出回路の変形例を示す図。
【図１４】本発明の回転制御方法の第２例を示す図。
【図１５】本発明の回転制御回路の第３例を示す図。
【図１６】本発明の回転制御回路に使用する位相変化回路の一例を示す図。
【図１７】従来の光ディスクドライブ装置を示す図。
【図１８】従来の回転制御回路を示す図。
【符号の説明】
１０１                          ：光ディスク、
１０２                          ：ピックアップ、
１０３                          ：信号検出アンプ、
１０４                          ：ＡＴＩＰデコーダ、
１０５                          ：ＣＤエンコーダ、
１０６                          ：レーザ駆動回路、
１０７                          ：水晶発振器、
１０８                          ：分周回路、
１０９                          ：逓倍回路、
１１０                          ：タイミング発生器、
１１１                          ：回転制御回路、
１１２                          ：ドライバ、
１１３                          ：スピンドルモータ、
２０１                          ：ウォブルＣＬＶ制御回路、
２０２                          ：位相変化回路、
２０３                          ：ＡＴＩＰ位相差検出回路、
２０４                          ：ＰＷＭ出力回路、
２０５                          ：加算器、
２０６，２０７                  ：バッファ、
２０８                          ：周波数差検出器、
２０９                          ：位相差検出器、
２１０                          ：位相比較器、
２１１                          ：ゲイン調整回路、
２１１Ａ                        ：閾値を有するゲイン調整回路、
２１１Ｂ                        ：フィルタ。
【図１】
0003998427.tif 000002
【図２】
0003998427.tif 000003
【図３】
0003998427.tif 000004
【図４】
0003998427.tif 000005
【図５】
0003998427.tif 000006
【図６】
0003998427.tif 000007
【図７】
0003998427.tif 000008
【図８】
0003998427.tif 000009
【図９】
0003998427.tif 000010
【図１０】
0003998427.tif 000011
【図１１】
0003998427.tif 000012
【図１２】
0003998427.tif 000013
【図１３】
0003998427.tif 000014
【図１４】
0003998427.tif 000015
【図１５】
0003998427.tif 000016
【図１６】
0003998427.tif 000017
【図１７】
0003998427.tif 000018
【図１８】
0003998427.tif 000019