(57)【特許請求の範囲】
【請求項１】
間引きパターン記憶部と基本解像度間欠制御部と間欠ライン補正部とを有し、
前記間引きパターン記憶部には、画像読取部で読み取った入力データの基本解像度の間引きパターンがあらかじめ格納され、
前記基本解像度間欠制御部は、前記画像読取部から出力する入力ラインゲート信号と入力データ及び前記画像読取部のステッピングモータの速度を制御するモータクロックを入力し、前記間引きパターン記憶部に格納された基本解像度の間引きパターンをモータクロックのタイミングで読み出してゲートイネーブル信号を発生し、発生したゲートイネーブル信号により入力データに対して基本解像度となる間引き処理を行い出力ゲート信号と出力データを出力し、
前記間欠ライン補正部は、前記基本解像度間欠制御部から出力する出力ゲート信号及び出力データを入力してゲート間引き処理を行い、ゲート間引き処理によって発生する位置誤差を注目ラインの近傍のラインのデータを用いて補間演算を行うことを特徴とする画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複写機やスキャナ，ファクシミリ等の画像形成装置で読み取った画像データを処理する画像処理装置、特に画像データの密度変換処理に関するものである。
【０００２】
【従来の技術】
複写機やスキャナ等では解像度を下げたり変倍率を変えるために、画像読取密度の切り換えができるようになっている。この画像読取密度の切り換え方法としては、例えば特開平１０−２１０２３７号公報に示されているように、画像読取部のステッピングモータの速度を一定速度に制御するため制御装置（ＣＰＵ）から送られるステッピングモータパルス（以下、モータクロックという）毎にゲートイネーブル信号を発生し、画像読取部から送られる画像データの１ライン毎に入力されるラインゲート信号を出力ゲート信号（有効ラインゲート信号）とするかどうかをゲートイネーブル信号の可否により決定して目標画像読取密度に切り換えるようにしている。
【０００３】
この画像読取密度を切り換えるため、例えば図５のブロック図に示すように、間欠制御部１０１は入力ラインシンク信号３１と入力ラインゲート信号３２と入力データ３３及びモータクロック３４を入力し、ラインゲート信号を間引くことにより解像度を下げるためにあらかじめ間引きパターンＲＡＭ１０２に格納された間引きパターンをモータクロック３４のタイミングで読み出してゲートイネーブル信号を発生し、発生したゲートイネーブル信号により入力ラインゲート信号３２を間引いて出力ゲート信号６２を生成し、生成した出力ゲート信号６２を出力ラインシンク信号６１と出力データ６３とともに出力している。例えば図６（ａ）に示すように入力ラインシンク信号３１と入力ラインゲート信号３２とＤ１〜Ｄ９ラインの入力データ３３が間欠制御部１０１に入力し、間欠制御部１０１で６００ｄｐｉの入力データ３３を４００ｄｐｉのデータに変更するためにＤ３，Ｄ６，Ｄ９の入力ラインゲート信号３２を間引いて、図６（ｂ）に示す出力ゲート信号６２を生成した場合、出力データ６３のＤ３ラインとＤ６ライン及びＤ９ラインは後段の処理でラインゲート信号がないため捨てられる。
【０００４】
この入力データ３３のラインを間引く順番は要求解像度により異なり、要求解像度によってはラインを間引く順番が不均一になりジターが発生する。このラインゲート信号の間引き処理により発生するジターは４５度の斜め線を読み取ったとき顕著になる。すなわち、ライン方向の間引きが一定でないときに４５度の斜め線は角度が４５度でなくなり目立つからである。例えば図７（ａ）に６００ｄｐｉを基本解像度として斜め線を読み取ったときの画素７１の並びのイメージを示す。読み取り時の電気的な要因以外のジターがないとすれば、図７（ａ）に示すドット配置になる。この入力データ３３をライン間引きにより１／２の解像度である３００ｄｐｉにする場合、入力データ３３の主走査方向と副走査方向ともに１／２に間引いた出力データ６３の画素７１の並びのイメージは、図７（ｂ）に示すように、主走査方向と副走査方向とも２ドッド中で１ドッドの間引きとなるから画素７１のずれはなく、この場合にはジターは発生しない。しかし、入力データ３３を２／３の解像度である４００ｄｐｉにする場合、入力データ３３の主走査方向と副走査方向ともに２／３に間引いた出力データ６３は、主走査方向と副走査方向とも３ドッド中で１ドッドの間引きとなるから、図７（ｃ）に示すように、画素７１の並びのなかに主走査方向と副走査方向にずれた画素７２が発生し、図７（ｃ）の場合、ずれた画素７２により２個所７３，７４でジターが発生じ、このジターが無視できない場合も出てくる。
【０００５】
この発明はかかる短所を改善し、画像読取密度を切り換えたときに発生するジターを低減して良質な画像を得ることができる画像処理装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
この発明に係る画像処理装置は、間引きパターン記憶部と基本解像度間欠制御部と間欠ライン補正部とを有し、前記間引きパターン記憶部には、画像読取部で読み取った入力データの基本解像度の間引きパターンがあらかじめ格納され、前記基本解像度間欠制御部は、前記画像読取部から出力する入力ラインゲート信号と入力データ及び前記画像読取部のステッピングモータの速度を制御するモータクロックを入力し、前記間引きパターン記憶部に格納された基本解像度の間引きパターンをモータクロックのタイミングで読み出してゲートイネーブル信号を発生し、発生したゲートイネーブル信号により入力データに対して基本解像度となる間引き処理を行い出力ゲート信号と出力データを出力し、前記間欠ライン補正部は、前記基本解像度間欠制御部から出力する出力ゲート信号及び出力データを入力してゲート間引き処理を行い、ゲート間引き処理によって発生する位置誤差を注目ラインの近傍のラインのデータを用いて補間演算を行うことを特徴とする。
【０００９】
【発明の実施の形態】
この発明の画像形成装置の画像読取密度切換部には基本解像度間欠制御部と間引きターンＲＡＭと間欠ライン補正部を有する。間引きパターンＲＡＭには画像読取部で読み取った入力データの基本解像度の間引きパターンがあらかじめ格納してある。基本解像度間欠制御部は画像読取部から出力する入力ラインシンク信号と入力ラインゲート信号と入力データ及び画像読取部のステッピングモータの速度を一定速度に制御するためにＣＰＵから送られるステッピングモータパルス（以下、モータクロックという）を入力し、間引きパターンＲＡＭに格納された基本解像度の間引きパターンをモータクロックのタイミングで読み出してゲートイネーブル信号を発生し、発生したゲートイネーブル信号により基本解像度となる間引き処理を行い、出力ラインシンク信号と出力データ及び出力ゲート信号を出力する。間欠ライン補正部は基本解像度間欠制御部から出力する出力ラインシンク信号と出力ゲート信号及び出力データを入力して所定の解像度に応じて間引き処理を行うとともに、間引き処理によって発生する位置誤差を注目ラインの近傍のラインのデータを用いて補間演算を行い、補正ライシング信号５１と補正ゲート信号５２及び補正データ５３を出力する。
【００１０】
【実施例】
図１はこの発明の一実施例の構成を示すブロック図である。図に示すように、画像形成装置の画像読取密度切換部には基本解像度間欠制御部１と間引きパターンＲＡＭ２と間欠ライン補正部３を有する。間引きパターンＲＡＭ２には画像読取部１０で読み取った入力データ３３の基本解像度の間引きパターンがあらかじめ格納してある。基本解像度間欠制御部１は画像読取部１０から出力する入力ラインシンク信号３１と入力ラインゲート信号３２と入力データ３３及び画像読取部１０のステッピングモータの速度を一定速度に制御するためにＣＰＵ９から送られるステッピングモータパルス（以下、モータクロックという）３４を入力し、間引きパターンＲＡＭ２に格納された基本解像度の間引きパターンをモータクロック３４のタイミングで読み出してゲートイネーブル信号を発生し、発生したゲートイネーブル信号により基本解像度となる間引き処理を行い、出力ラインシンク信号４１と出力データ４３及び出力ゲート信号４２を出力する。
【００１１】
間欠ライン補正部３は基本解像度間欠制御部１から出力する出力ラインシンク信号４１と出力ゲート信号４２及び出力データ４３を入力して、入力したデータに補間演算を行い所定の解像度に応じて不要なデータのラインを間引くための処理を行うものであり、ライン補正部４と補正用ＲＡＭ５とライン遅延用の複数、例えば，副走査方向の４つのデータをもとに演算を行う場合には３個のＦＩＦＯ６，７，８を有する。補正用ＲＡＭ５には出力データ４３を補正する補間係数とライン間引きデータがあらかじめ格納してある。
【００１２】
ライン補正部４は、図２のブロック図に示すように、複数、例えば副走査方向の４つのデータをもとに演算を行う場合には４個のレジスタ１１，１２，１３，１４と補間係数乗算部１５，１６，１７，１８と加算部１９と除算部２０とＦＩＦＯ制御部２１とＲＡＭ制御部２２及びゲート間引き部２３及びタイミング調整部２４を有する。レジスタ１１〜１４はＦＩＦＯ６〜８により３ライン遅延された出力データ４３を現データとともにラッチする。補間係数乗算部１５〜１８はレジスタ１１〜１４にラッチされたデータの各画素毎に補正用ＲＡＭ５に格納された補間係数を乗算する。加算部１９は補間係数乗算部１５〜１８から出力されるデータを加算し、除算部２０は加算されたデータをあらかじめ定めた除算係数で除算して補正データを生成する。ＦＩＦＯ制御部２１は間欠制御部１から送られる出力ラインシンク信号４１と出力ゲート信号４２によりＦＩＦＯ６〜８を制御する。ＲＡＭ制御部２２は出力ラインシンク信号４１により補正用ＲＡＭ５を制御する。ゲート間引き部２３は出力ラインシンク信号４１と出力ゲート信号４２と補正用ＲＡＭ５に格納されたライン間引きデータを入力してゲート間引き処理をする。タイミング調整部２４は演算によるデータ遅延とゲートのタイミングを合わせて補正ライシング信号５１と補正ゲート信号５２及び補正データ５３を出力する。
【００１３】
上記のように構成された画像読取密度切換部の基本解像度間欠制御部１に画像読取部１０で読み取った入力データ３３、例えば図３（ａ）に示すように、Ｄ１〜Ｄ９ラインのデータが入力ラインシンク信号３１と入力ラインゲート信号３２とともに送られると、基本解像度間欠制御部１は基本解像度、例えば６００ｄｐｉになる間引き処理を行い、図３（ｂ）に示すように、出力ラインシンク信号４１と出力ゲート信号４２とＤ１〜Ｄ９ラインの出力データ４３を間欠ライン補正部３に送る。この基本解像度間欠制御部１で基本解像度となる間引き処理のみ行うことにより、読み取り間欠動作により読み取りが中断されモータ速度が徐々に低速になっても常にラインゲート信号を基本解像度のデータのところでアクティブにすることができるとともに基本解像度である６００ｄｐｉ刻みのデータを簡単に認識することができる。
【００１４】
間欠ライン補正部３は送られた出力データ４３をＦＩＦＯ６〜８により３ライン遅延し、現データとともにレジスタ１１〜１４にラッチする。このレジスタ１１〜１４にラッチした現データと遅延した３ラインの各データの各画素毎に補間係数乗算部１５で補正用ＲＡＭ５に格納された補間係数ｈ（−１）を乗算し、補間係数乗算部１６で補間係数ｈ（０）を乗算し、補間係数乗算部１７で補間係数ｈ（１）を乗算し、補間係数乗算部１８で補間係数ｈ（２）を乗算する。例えば６００ｄｐｉの出力データ４３を４００ｄｐｉの解像度に下げる場合、Ｄ１〜Ｄ９ラインの出力データ４３を２／３に間引くが、このときの理想的なデータ位置は、図３（ｂ）に示すように、Ｄ２はＤ２１の位置、Ｄ５はＤ５１の位置、Ｄ８はＤ８１の位置にあるべきである。しかしながら６００ｄｐｉきざみのデータしかないためそれができない。そこで周辺画素、例えばＤ１，Ｄ２，Ｄ３，Ｄ４からＤ２１のデータを演算してＤ２のデータを置き換えるような補間演算を行う。この補間係数乗算部１５〜１８で乗算する補間は周辺画素の平均をとることが一般的である。このように周辺画素の平均をとる場合、補間係数〔ｈ（−１），ｈ（０），ｈ（１），ｈ（２）〕＝（１，１，１，１）となる。加算部１９は補間係数乗算部１５〜１８から出力されるデータを加算し、除算部２０は加算されたデータをあらかじめ定めた除算係数で除算してデータＤ２１を生成する。この補間をするときに、周辺画素の平均をとり、補間係数〔ｈ（−１），ｈ（０），ｈ（１），ｈ（２）〕＝（１，１，１，１）の場合には除算係数を「４」として除算する。この生成したデータＤ１，Ｄ２１，Ｄ３，Ｄ４，Ｄ５１，Ｄ６，Ｄ７，Ｄ８１，Ｄ９を補正データ５３としてタイミング調整部２４に送る。
【００１５】
一方、ゲート間引き部２３は出力ラインシンク信号４１と出力ゲート信号４２と補正用ＲＡＭ５に格納されたライン間引きデータを入力してゲート間引き処理を行い、図３（ｃ）に示す補正ライシング信号５１と補正ゲート信号５２を発生してタイミング調整部２４に送る。タイミング調整部２４は補正データ５３の演算によるデータ遅延に対してゲートのタイミングを合わせ、補正ライシング信号５１と補正ゲート信号５２及び補正データ５３を出力する。
【００１６】
このようにゲート信号を間引くことにより発生する位置誤差を周辺画素を用いて補間演算することにより、例えば図７（ａ）に示すように６００ｄｐｉを基本解像度として斜め線を読み取って２／３の解像度である４００ｄｐｉにする場合でも、図４に示すように、斜め線と一致した補正後の画素７５，７６を得ることができる。
【００１７】
上記実施例は間欠ライン補正部３のライン補正部４で注目画素を周辺画素の平均をとり補間する場合について説明したが、注目画素の周辺画素による内挿を行う３次関数コンボリュージョン法により補間しても良い。この３次関数コンボリュージョン法による補間係数の一例を下記表に示す。
【００１８】
【表１】
0003901878.tif 000002
【００１９】
上記表において補間位置とは本来あるべき位置のことであり、例えばドット間を１／８に分け、一番近い位置を補間位置としている。例えば図３（ｂ）のＤ２１はＤ２とＤ３の丁度１／２の位置のデータであるため、補間位置は４／８の「４」となる。この補間位置は要求解像度によって異なるためライン間引きパターンと一緒に補正用ＲＡＭ５にあらかじめ格納しておく。また、周辺画素は４画素でなくとも良い。さらに、補間演算係数は上記表以外のものでも良いし、１ドットの分割も補正精度によって１／４また１／１６に変更しても良い。
【００２０】
このように３次関数コンボリュージョン法によって補間することにより、より精度の高い補間を行うことができる。
【００２１】
上記実施例は基本解像度間欠制御部１で基本解像度となる間引き処理を行い、間欠ライン補正部３で入力データの補間演算と所定の解像度に応じた間引き処理を行った場合について説明したが、図５に示す従来の間欠制御部１０１で所定の解像度に応じた間引き処理を行い、間欠ライン補正部３で入力データの補間演算を行うようにしても良い。
【００２２】
【発明の効果】
この発明は以上説明したように、画像読取部から送られた入力画像データを所定の解像度に応じて間引き処理を行い、この間引き処理によって発生する位置誤差を注目ラインの近傍のラインのデータを用いて補間演算するから、間引きによるラインずれを低減し、良質な画質を形成することができる。
【００２３】
さらに、基本解像度間欠制御部で入力画像データを基本解像度となるように間引き処理を行い、間欠ライン補正部で所定の解像度に応じた間引き処理と間引き処理によって発生する位置誤差を注目ラインの近傍のラインのデータを用いて補間演算を行うことにより、読み取りが間欠動作をしたときのライン補正演算処理を簡単にすることができ、ライン補正演算処理回路を削減して低コスト化を図ることができる。
【図面の簡単な説明】
【図１】この発明の実施例の構成を示すブロック図である。
【図２】ライン補正部の構成を示すブロック図である。
【図３】上記実施例の動作を示す信号系列図である。
【図４】上記実施例による補正後の画素の並びのイメージを示す配置図である。
【図５】従来例の構成を示すブロック図である。
【図６】従来例のの動作を示す信号系列図である。
【図７】従来例による画素の並びのイメージを示す配置図である。
【符号の説明】
１；基本解像度間欠制御部、２；間引きターンＲＡＭ、
３；間欠ライン補正部、４；ライン補正部、５；補正用ＲＡＭ、
６，７，８；ＦＩＦＯ、１１〜１４；レジスタ、
１５〜１８；補間係数乗算部、１９；加算部、２０；除算部、
２３；ゲート間引き部、２４；タイミング調整部。
【図１】
0003901878.tif 000003
【図２】
0003901878.tif 000004
【図３】
0003901878.tif 000005
【図４】
0003901878.tif 000006
【図５】
0003901878.tif 000007
【図６】
0003901878.tif 000008
【図７】
0003901878.tif 000009