(57)【特許請求の範囲】
【請求項１】
一つのパッケージに、少なくとも電気信号入力用端子を有し、且つ当該パッケージの内部に、前記電気信号入力用端子より高周波線路と第１の抵抗と半導体レーザ素子とが順次直列に接続され、且つ第２の抵抗の第１の端部が前記電気信号入力用端子より前記半導体レーザ素子に至る電気回路中の一端に接続され、前記第２の抵抗の第２の端部が前記半導体レーザ素子の前記第１の抵抗に接続されない他方の端部に接続された構成を有し、前記電気信号入力端子に与える電流を変化させることで前記半導体レーザ素子に流す電流を変化させて光信号を生成することを特徴とする半導体レーザモジュール。
【請求項２】
前記高周波線路の一方の端が電気信号入力用端子と接続され、前記高周波線路の他方の端が前記第１の抵抗を介して前記半導体レーザ素子の第１の電極に接続され、前記第２の抵抗の一方の端が、前記高周波線路の前記第１の抵抗へ接続する端及び前記第１の抵抗の前記高周波線路へ接続する端の双方に接続され、且つ前記第２の抵抗の他方の端が前記半導体レーザ素子の第２の電極に接続された構成を有することを特徴とする請求項１に記載の半導体レーザモジュール。
【請求項３】
前記高周波線路の一方の端が前記第１の端子と接続され、前記高周波線路の他方の端が前記第１の抵抗を介して該半導体レーザ素子の第１の電極に接続され、前記第２の抵抗の一方の端が、前記第１の端子と前記高周波線路の接続点に接続され、且つ前記第２の抵抗の他方の端が前記半導体レーザ素子の第２の電極に接続された構成を有することを特徴とする請求項１に記載の半導体レーザモジュール。
【請求項４】
前記高周波線路の一方の端が前記第１の端子と接続され、前記高周波線路の他方の端が前記第１の抵抗を介して該半導体レーザ素子の第１の電極に接続され、前記第２の抵抗が前記高周波線路の途中の所望箇所と前記半導体レーザ素子の第２の電極を接続するように設けられた構成を有することを特徴とする請求項１に記載の半導体レーザモジュール。
【請求項５】
前記高周波線路の一方の端が前記第１の端子と接続されており、前記高周波線路の他方の端が前記第１の抵抗を介して前記半導体レーザ素子の第１の電極に接続されており、前記第２の抵抗が前記半導体レーザ素子の第１の電極と第２の電極とを接続するように設けられた構成を有することを特徴とする請求項１に記載の半導体レーザモジュール。
【請求項６】
直流バイアス電流の入力用端子と、当該パッケージの内部に、高周波をブロックする機能を有する回路部とを、更に有し、前記高周波線路の一方の端が前記第１の端子と接続され、前記高周波線路の他方の端が前記第１の抵抗を介して前記半導体レーザ素子の第１の電極に接続され、前記第２の抵抗の一方の端が、前記高周波線路の前記第１の抵抗へ接続する端及び前記第１の抵抗の前記高周波線路へ接続する端の双方に接続され、且つ前記第２の抵抗の他方の端が前記半導体レーザ素子の第２の電極に接続され、且つ前記直流バイアス電流の入力用端子と前記半導体レーザ素子の第１の電極が前記高周波をブロックする機能を有する回路部を介して接続された構成を有することを特徴とする請求項１に記載の半導体レーザモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光通信で使用する半導体レーザモジュールに関するものである。特に１０Ｇｂｉｔ／ｓ以上の超高速動作を目的とする半導体レーザモジュールに有用である。
【０００２】
【従来の技術】
近年光通信の高速化が急速に進んでおり、既に１０Ｇｂｉｔ／ｓの光通信システムが実用化されている。従来の１０Ｇｂｉｔ／ｓのシステムでは、１０Ｇｂｉｔ／ｓの信号を発生するために電界吸収（ＥＡ：ｅｌｅｃｔｒｏ―ａｂｓｏｒｐｔｉｏｎ）型変調器を集積化した半導体レーザ（ｌａｓｅｒ−ｄｉｏｄｅ：以下、ＬＤと略記する）素子を使用している。このＥＡ変調器集積ＬＤ素子は、ＬＤから発生する連続光をＥＡ変調器でＯＮ・ＯＦＦして光信号を発生する。ＥＡ変調器集積ＬＤ素子のモジュールについては、例えば特開平９−２５２１６４号公報に開示されている。同モジュールでは、ＥＡ変調器の動作温度範囲は狭いために、ペルチェ素子を内蔵して素子の温度を一定にコントロール必要がある。このためモジュールが高価で消費電力も大きいといった課題がある。
【０００３】
これに対して、ここ１、２年の間にＬＤの高速変調特性や温度特性が著しく向上し、ＬＤに流す電流を直接ＯＮ・ＯＦＦすることによって、１０Ｇｂｉｔ／ｓの光信号を直接発生することが可能になった。ＬＤの直接変調方式は動作温度範囲が広く、ペルチェ素子による温度コントロールが不要である。従って、モジュールを小型化・低コスト化することができ、また消費電力も格段に小さくできる。この直接変調方式を実用化するためには、１０Ｇｂｉｔ／ｓの駆動信号を低損失かつ低反射でＬＤ素子に伝達できる機構を有したＬＤモジュールが必要である。２．５Ｇｂｉｔ／ｓクラスの高速変調を行なうＬＤモジュールは既に実用化されている。従来のＬＤモジュールとそれを駆動するドライバＩＣをプリント基板上に実装接続した状態の等価回路モデルの例を図１９に示す。ＬＤモジュールは駆動信号を入力するためのピン２（ここでは、ピンは寄生インダクタンスを有するのでインダクタを示す記号で示している。）を有する。又、モジュール内部にインピーダンス整合のとれた高周波線路３を有し、同線路の終端には終端抵抗４を有し、同終端抵抗４とＬＤ素子６はワイヤボンド５にて接続されている。即ち、終端抵抗４はＬＤ素子６と直列に接続されている。ドライバＩＣ８が発生するの駆動信号（電気信号）は、プリント基板上に設けられたインピーダンス整合のとれた高周波線路９、ＬＤモジュールのピン２、パッケージ内の高周波線路３、終端抵抗４、ワイヤボンド５を通ってＬＤ素子６に供給される。終端抵抗４の抵抗値とＬＤ６の抵抗値（通常５Ω程度）の和が高周波線路３、９のインピーダンスと一致するように終端抵抗値を設定することで、駆動信号の反射を低減している。ここで高周波線路のインピーダンスは駆動ＩＣの消費電力及び実現の容易さから通常２０Ω〜３０Ωに設定される。しかし、ピン２やワイヤボンド５は寄生インダクタンス成分（両者の和で２〜３ｎＨ程度）を有するで、２．５Ｇｂｐｓ／ｓ程度の電気信号に対してもモジュールのピン２やワイヤボンド５で電気信号が反射してドライバＩＣ８に戻る。この信号の反射の状態を図１９の矢印で示した。ドライバＩＣに戻った信号は、再度ドライバで反射し、ＬＤモジュールに入射してＬＤ素子に伝わる。これによって、ＬＤモジュールの光信号波形にリンギング（ゴースト）が発生し、光波形が劣化する。これを解決する手段として、例えば、特開平５−３２７６１７号公報がある。この例を図２０に例示する。この方法は、プリント基板上の高周波線路９の終端とクランドの間にダンピング抵抗１０を入れる方法、即ちＬＤモジュールに対して並列になるようにダンピング抵抗１０を入れる方法である。尚、図２０において、図１９と同様の符号は同じ部材であるので、詳細な説明は省略する。並列ダンピング抵抗１０を入れると、ダンピング抵抗１０に流れる電流の分だけＩＣの駆動電流を大きくする必要がある。しかし、入力ピン２やワイヤボンド５で反射した電気信号が同抵抗１０を介してグランドに逃げるので、反射による波形劣化を低減することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＬＤモジュールにおいて駆動信号が１０Ｇｂｉｔ／ｓ程度まで高速化すると、ピンやワイヤボンドの寄生インダクタンス成分による反射が益々大きくなるので、波形劣化がより大きくなるという問題がある。これに対して、例えば、図２０の例と同様に、プリント板上に並列ダンピング抵抗を設けても、１０Ｇｂｉｔ／ｓの信号に対して駆動信号の反射に波形劣化が低減出来ないという難点がある。
【０００５】
本発明は、概ね１０Ｇｂｉｔ／ｓ以上の超高速な変調を行なっても電気信号反射によるのリンギングが少なく、良好な光波形を発生できる半導体レーザモジュールを提供することにある。
【０００６】
【課題を解決するための手段】
上記、半導体レーザモジュールは以下の手段によって提供できる。
【０００７】
半導体レーザモジュールのパッケージに、駆動信号を入力するためのピン（即ち、電気信号入力用端子）と、当該パッケージ内部に半導体レーザ素子、高周波線路、その終端抵抗（即ち、第１の抵抗）、及び並列ダンピング抵抗（即ち、第２の抵抗）を設ける。同高周波線路の一端は同入力ピンに接続される。同高周波線路及びその終端抵抗は前記半導体レーザ素子と直列に設けられる。一方、前記並列ダンピング抵抗は半導体レーザ素子と並列に設けられる。本発明におきては、こうした半導体レーザ素子、高周波線路、その終端抵抗（即ち、第１の抵抗）、及び並列ダンピング抵抗（即ち、第２の抵抗）の構成をパッケージ内部に設けることが、わけても肝要である。具体例としては、前記高周波線路の他方の端に終端抵抗を介して半導体レーザ素子の第１の電極を接続し、この高周波線路と終端抵抗の接続点と半導体レーザの第２の電極との間に並列ダンピング抵抗を設ける。良好な光波形を得るためには、前記並列ダンピング抵抗と前記半導体レーザ素子の距離を２．４ｍｍ以下に設定することが望ましい。バイアス電流による消費電力を低減するためには、モジュールにＤＣバイアス電流を負荷するための第２のピンを設け、同ピンと半導体レーザ素子の第１の電極を高周波信号をブロックする素子（例えば、インダクタやフェライトビード）を介して接続しても良い。同高周波線路のインピーダンスが２０Ωより３０Ωの場合は、同並列ダンピング抵抗素子の抵抗値は６７Ωより３００Ωに設定することが望ましい。
【０００８】
【発明の実施の形態】
先ず、本発明の前提として、図２１に示す等価回路を用いて、従来の並列ダンピング抵抗を用いても、何故１０Ｇｂｉｔ／ｓの高速な駆動信号に対してリンギングが十分に改善できないか考察する。以下に述べるように、図２１は図２０に対して、並列ダンピング抵抗１０とワイヤボンド５がλ／１０以上離れている点が異なっている。その他、同じ部材は同一の符号で示す。尚、ここで、λは高周波信号の１ｂｉｔの高周波線路上での長さの相当する値である。
【０００９】
本発明において、半導体レーザ素子と各種抵抗など電気的要素との接続には、半田等を用いての直接接続、或いはワイヤを用いたワイヤボンディングなどを用いることが出来る。更に、並列ダンピング抵抗での電流消費を小さく抑える為に、同並列ダンピング抵抗と直列にＤＣ電流をブロックする為の容量を挿入しても本発明の効果を実現することが出来る。こうした方法も本発明において、電気的に接続する方策の一つである。ここで、その接続の方法によって、信号の反射特性を考慮する必要がある。
【００１０】
１０Ｇｂｉｔ／ｓの信号の１ｂｉｔは１００ｐｓである。これはモジュール内部に設けたアルミナの高周波線路３（誘電率約１０）上では約１２ｍｍに相当する。以下、この長さをλとする。これに対して、モジュール内に設けた線路３の長さ（Ｌ）は典型的には２ｍｍ〜５ｍｍであり、λ／１０に比べて長い。このために、ワイヤボンド５で生じた反射信号がピン２で再び反射されてＬＤ素子６に戻ることによって、光波形にリンギングが発生する。これに対しては、モジュールの外に並列ダンピング抵抗１０を入れても、この並列ダンピング抵抗が反射する２点の間に挿入されていないために、波形改善効果が小さくなる。又、同並列ダンピング抵抗１０とワイヤボンド５がλ／１０以上離れているために、電気信号の位相が両者の間で異なる。このため、特にワイヤボンドの反射に対して、ダンピング抵抗が有効に作用しないという問題がある。ピン２の寄生インダクタンスはピン（リード）を極力短く太くすることで大幅に低減できるのに対して、ワイヤボンドの寄生インダクタンスを低減することは難しい。従って、並列ダンピング抵抗１０を設けても、ワイヤボンド５とドライバＩＣ８間の反射によるリンギングを有効に低減することが出来ない。
【００１１】
以上の考察に基づき、新たに見出したＬＤモジュールの等価回路の諸例を図１〜図４に示す。これらを用いて本発明の作用について説明する。尚、各図での符号は、本発明の特徴部分以外は、これまでの図と同様であるので、詳細な説明は省略する。本発明では、図１〜図４の全ての実施例において、ＬＤモジュール本体１の内部、即ち、パッケージの内部にＬＤ素子と並列に接続されたダンピング抵抗１１を有していることが第１の特徴である。並列ダンピング抵抗を入れる位置は、図１が高周波線路３と終端抵抗４の間、図２がピン２と高周波線路３の間、図３が高周波線路３の途中、図４が終端抵抗４とワイヤボンド５の間である。図１〜図４の何れにおいても、並列ダンピング抵抗１１は信号反射を生じるピン２とワイヤボンド５の間に入れられている。従って、１０Ｇｂｉｔ／ｓ以上の高速な変調時に両者を反射点とするリンギングを有効に減衰させることができる。尚、本発明の諸例を示す各図における符号１０は、パッケージの外部に設けられた、いわゆる外付のダンピング抵抗である。本発明によれば、この外付のダンピング抵抗１０を用いずとも、良好な特性を得ることが出来る。この意味で、各図において、括弧を付して外付のダンピング抵抗１０が描かれている。但し、特性の要請に応じて外付のダンピング抵抗１０を用いることも可能である。
【００１２】
先に述べたように、ピン２の反射よりもワイヤボンド５の反射が大きく支配的である。従って、並列ダンピング抵抗１１をできるだけワイヤボンド５の近くに設置したほうが、両者の電気信号の位相が一致するので、より効果的にダンピング抵抗が作用する。位相をほぼ一致させるとは、具体的にはワイヤボンドからできればλ／１０以下、最悪でもλ／５以下の距離にダンピング抵抗１１を設定する。即ち１０Ｇｂｉｔ／ｓの信号に対しては、ワイヤボンドからできれば１.２ｍｍ以下、最悪でも２.４ｍｍ以下の位置に、ダンピング抵抗１１を設置したほうが、より有効的に反射を低減できる。ワイヤボンドと半導体レーザの位置は近いので、これはダンピング抵抗１１を半導体レーザからできれば１.２ｍｍ以下、最悪でも２.４ｍｍ以下の位置にダンピング抵抗１１を設置するといっても良い。
【００１３】
この観点から見ると、図４、図１、図３、図２の順でより良好な波形が期待できる。しかし、最も有効に反射を低減できる図４に示す構成を採った場合、ＬＤの直列抵抗値がばらつくとダンピング抵抗１１とＬＤ６に流れる電流の割合が大きく変化し、所定の光波形や光強度を得るための駆動電流が大きくばらつくという難点がある。これに対して図１に示す構成では、ＬＤの抵抗値がばらついても、終端抵抗４が直列に入っているためにダンピング抵抗とＬＤ素子に流れる電流の比は図４ほどばらつかない。即ち、モジュールの駆動電流のバラツキを図４の場合より小さく押さえることができる。以上の考察から、本発明の諸具体的形態のなかで取り分け図１が優れた構成である。図１に示す構成を採り、更にピン２の部分の寄生インダクタンスを十分に低減する策を施せば、外付けのダンピング抵抗１０を用いなくても良好な光波形を得ることができる。
【００１４】
次に、ＬＤモジュール内に設けるダンピング抵抗１１の抵抗値（Ｒｄ）について検討する。図１〜図３に示すＬＤモジュールにおいて、ＬＤモジュールの駆動電流（Ｉｍｏｄ）は、ＬＤ素子に流れる電流（Ｉｃｈｉｐ）、ダンピング抵抗の値（Ｒｄ）、終端抵抗の値（Ｒ0）、ＬＤ素子抵抗値（ｒ）、ＬＤ素子の閾値電圧（Ｖｔｈ）を用いて
Ｉｍｏｄ＝Ｉｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ  ＋  Ｖｔｈ／Ｒｄ・・・・・・（式１）
と書ける。尚、この式は厳密にはワイヤボンドの寄生インダクタンスを無視した近似式である。しかし、本発明の実施に当っては、この近似式に従って十分である。従って、変調に必要な電流振幅はダンピング抵抗を用いない場合に比べて、（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ倍になる。Ｒ0＋ｒは、概ねモジュールの設計に用いられた公称インピーダンス（Ｚ0）に一致するように設定される。
【００１５】
ＬＤモジュールの場合、Ｚ0は駆動回路の容易実現性から２０〜３０Ωに設定されることが多い。この場合に駆動に必要な電流振幅の増加を３０％以下に抑える為には、Ｒｄは６７Ω以上にする必要がある。一方、ダンピング抵抗に流れる電流が、ワイヤボンド（ＬＤ）側に流れる電流に比べて、余り小さいと反射低減効果が小さくなる。従って、ＲｄはＲ0＋ｒの１０倍より小さくする必要がある。従って、Ｒｄは３００Ω以下に設定する必要がある。以上の結果から、図１、図２、図３に示すＬＤモジュールにおいては、Ｒｄは６７Ωから３００Ωの間に設定することが好ましい。
【００１６】
先に、Ｒ0＋ｒは概ねＺ0に一致するようにすると述べたが、並列ダンピング抵抗を用いることによってモジュールのインピーダンスが低下するので、これを考慮して終端抵抗の値（Ｒ0）を従来よりも大きく設定したほうが、インピーダンスマッチが向上し反射特性が改善できる。具体的には、Ｒ＋ｒとＲｄの並列抵抗が公称インピーダンスと概ね一致するように、即ち、
０．８＜Ｚ0（１／（Ｒ0＋ｒ）＋１／Ｒｄ）＜１．２・・・・（式２）
を概ね満たすようにＲ0、ｒ、Ｒｄの値を設定したほうが、良好な反射特性が得られる。即ち、１／Ｚ0＝１／（Ｒ0＋ｒ）＋１／Ｒｄの関係を、約２０％の精度で一致させるのが好適なのである。こうして、例えば、低周波領域において、高周波反射特性（Ｓ１１）を−２０ｄＢ以下とすることを可能とする。
【００１７】
図１に示すＬＤモジュールにおいて、ワイヤボンドの寄生インダクタンスが０．６ｎＨ、ｒ＝８Ωの時に、ＲｄとＲ0が式２を満たすように変化させた例の高周波反射特性（Ｓ１１）の計算結果を図５に示す。横軸が周波数、縦軸が高周波反射特性（Ｓ１１）を示す。ここでは、簡単の為にピン２のインダクタンスは０として無視した。ここで、高周波反射特性（Ｓ１１）は、信号を入れた時、いくら反射信号として戻ってくるかの値である。図５において、Ｒｄ、即ちダンピング抵抗の無い場合が比較例である。並列ダンピング抵抗（Ｒｄ）を用いることで、高周波反射特性（Ｓ１１）が改善できることが分かる。
【００１８】
ＬＤ素子を１０Ｇｂｉｔ／ｓで高速変調するためには、ＬＤ素子に閾値電流の１〜２倍程度のＤＣバイアス電流（Ｉｂ，ｃｈｉｐ）を与える必要がある。並列ダンピング抵抗を用いた場合に必要なモジュールのバイアス電流（Ｉｂ、ｍｏｄ）は式１から、
Ｉｂ，ｍｏｄ＝Ｉｂ，ｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ＋Ｖｔｈ／Ｒｄ・・・・・（式２）
となり、ダンピング抵抗を用いるとＤＣバイアス電流も増加することになる。
【００１９】
これに対して、図６に示すように、ＤＣバイアス電流を負荷するピンを別に設けて、バイアス電流を変調信号と別に供給する方式を採れば、バイアス電流を低下させることが出来る。図には、この部位に対して、バイアス電流と記し、合わせて矢印を示した。この時のバイアス電流は、
Ｉｂ，ｍｏｄ＝Ｉｂ，ｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／（Ｒｄ＋Ｒ0）＋Ｖｔｈ／（Ｒｄ＋Ｒ0）・・・・・（式３）
と表すことが出来る。このように、本例では、式２の場合に比べてバイアス電流を小さくすることが出来る。この場合、高周波信号がバイアス電流回路に漏れないように、高周波変調信号をブロックするためのＡＣブロック回路６１をＬＤモジュール内に設ける必要がある。ＡＣブロック回路６１としては、例えば、インダクタやフェライトビーズなどを用いることができる。
【００２０】
更に、本発明の別の実施形態として、図７、図８の例を挙げることができる。図７はＬＤの接続する際に信号側、グランド側共にワイヤボンド５−１、５−２を用いた例である。ワイヤボンド５−１（寄生インダクタンスＬ１）と５−２（寄生インダクタンスＬ２）は直列の関係にあるので、図７は図１においてのワイヤボンド５の寄生インダクタンスとＬ１＋Ｌ２とした場合に回路的に全く等価である。従って、ダンピング抵抗１１はグランド側のワイヤボンド５−２によって生じる反射についても有効に低減できる。図８は、さらに終端抵抗の前にもワイヤボンド５−３が用いられている場合である。同様にダンピング抵抗１１は同ワイヤボンド５−３で生じる反射についても有効に低減できる。又、図１〜図４、図７、図８において、直列に接続されているワイヤボンド５、終端抵抗４、ＬＤ素子７の接続順序が如何に入れ替わろうとも、ダンピング抵抗１１がワイヤボンドによる反射低減に有効に寄与することも言うまでもない。
【００２１】
以下に本発明の実施例を具体的な構造を示して順に説明する。
＜実施例１＞
図９に本発明の第１実施例に係るＬＤモジュールの斜視図を示す。本モジュールは８本のピンを有するｍｉｎｉ−ＤＩＬ（ｄｕａｌ−ｉｎ―ｌｉｎｅ）型のＬＤモジュールである。図１０の（ａ）は同ＬＤモジュールのキャップ９４を装着する前の平面図であり、図１０の（ｂ）は（ａ）のＡ−Ａ´断面図である。図１１は同モジュールの本体９１を構成する３層のセラミック層の電極パターンを示したものである。図１１の（ａ）が第１層１０７の上面（即ちパッケージ本体上面）の電極パターンを、（ｂ）が第２層１０８の上面の電極パターンを、（ｃ）が第３層１０９の上面の電極パターンを、（ｄ）が第３層１０９の裏面（即ち本体下面）の電極パターンをそれぞれ示す。
【００２２】
本ＬＤモジュールは。ＬＤ素子６と光出力をモニターするためのモニターＰＤ（ｐｈｏｔｏ−ｄｉｏｄｅ）素子１０１を有する。ピン９２−１と９２−３はグランドに接続するピンである。グランド電極パターン９３−０、９３−１２、９３−１３はパッケージ側面の電極パターン９３−１、９３−２を介して同ピンに接続されている。９２−２は駆動信号を与えるリードピンであり、駆動信号は側面電極パターン９３−２、マイクロストリップ線路３、線路上に設けた終端抵抗４（抵抗値Ｒ0）、ワイヤボンデング５−１を通過して、ＬＤ素子６（素子抵抗値ｒ）に給電され、シリコン製サブマウント１０２上の電極１１１−１、ワイヤボンド５−２、電極パターン９３−９、スルーホール１１０を介してグランドに落ちる。
【００２３】
マイクロストリップ線路３と電極パターン９３−９の間にはダンピング抵抗１１（抵抗値Ｒｄ）が設けられている。マイクロストリップ線路３の特性インピーダンスは、その幅と第２層の基板厚を設定することによって、ここでは２５Ωに設定している。各抵抗値は、ｒ＝８Ω、Ｒ０＝２３．３Ω、Ｒｄ＝１２５Ωである。
【００２４】
モニターＰＤ素子１０１で発生する光電流はワイヤボンド１０５−１、１０５−２、電極パターン９３−１０、９３−１１、側面電極パターン９３−４、９３−５を介してピン９３−４と９４−５間に出力される。又、金属キャップ９４はパッケージ上面に設けた電極パターン９３−０に電気的に導通を確保して固定されている。パッケージのサイズは７．４×１８．５×３ｍｍであり、ストリップ線路の長さ約２．７ｍｍである。
【００２５】
本ＬＤモジュールの製造プロセスを、図１２を参酌して、以下に略述する。本体９１は３層のアルミナセラミック板１０７、１０８、１０９の多層積層構造である。この積層体はグリーンシート法（印刷積層法、或いはシート積層法）を用いて作製する。即ち、アルミナ粉に有機バインダや燒結補助剤を添加したスラリーを引伸ばして生セラミックシート（グリーンシート）を形成し、金型で打ちぬくことで所定の形状にすると同時にビアホール１１０を設ける。次に、ＷやＭｏの導体ペーストをスクリーン印刷して、各層に図３で示すストリップ線路３、電極パターン９３−０、９３−９〜９３−１３を設ける。各グリーンシートの３層を積層して燒結する（図１２の（ａ））。この後、ダイシングにより個々のパッケージサイズに切断する。
【００２６】
こうして準備した積層体の側面に導体ペーストを塗布して電極パターン９３−１〜９３−８を設け、これにリード９２−１〜９２−８をＡｇロー付けで固定する。最後に露出した電極パターンに仕上げのＮｉ／Ａｕ電解メッキを施す。
【００２７】
一方、ファイバを精密に位置決めするためのＶ溝と素子を実装するための電極１１−１、１１−２を設けたシリコン製のサブマウント１０２上にＬＤ素子６とＰＤ素子１０１をＡｕＳｎ半田１２０を用いて固定する。終端抵抗４、並列ダンピング抵抗１１を搭載したセラミックパッケージ本体に同シリコンサブマウント１０２をダイボンドペーストで固定する（図１２の（ｂ））。
【００２８】
金ワイヤを用いたワイヤボンド５−１、５−２、１０５−１、１０５−２を施して、ＬＤ素子、ＰＤ素子とモジュールの電極パターンを接続する（図１２の（ｃ））。
【００２９】
ナイロン等の保護被覆（ジャケット）を有する光ファイバ７の先端の被覆を除去して内部の芯線１１２を露出し、これをシリコンサブマウント１０２に設けたＶ溝に接着剤を用いて固定する。又、本体２にファイバ７を接着剤１０６を用いて固定する。本体の内部に透明なゲル状のシリコン樹脂１１３を注入・ベークして、樹脂封止する。モジュール上面に設けた金属パターン９３−０上に導電性接着剤をもちいて金属キャップ９４を固定する（図１２の（ｄ））。
【００３０】
作製したモジュールを２５Ωのストリップ線路を有するプリント基板に実装し、高周波反射特性（Ｓ１１）を測定した。尚、ここではモジュール外付けの並列ダンピング抵抗１０は使用していない。図１３の（ａ）はダンピング抵抗１１のない従来のＬＤモジュールの測定結果であり、図１３の（ｂ）はダンピング抵抗１１を用いた本発明によるＬＤモジュールの測定結果である。いずれも、横軸は周波数、縦軸は高周波反射特性（Ｓ１１）を示す。両特性を比較すれば、本発明によってＳ１１が大きく低減できること、即ち、本発明によってＬＤモジュールの駆動信号の反射が大きく低減できることが容易に理解することが出来る。
【００３１】
本発明に係るＬＤモジュールを用いた光トランシーバの構成例を図１４に示す。光トランシーバ２００に入力する６００Ｍｂｉｔ／ｓ  １６ｃｈの電気信号は、ＭＵＸ（ｍｕｌｔｉｐｌｅｘ）機能を有するＩＣ２０１で多重化されて１０Ｇｂｉｔ／ｓの電気信号に変換される。同信号は、ＬＤドライバＩＣ２０２で増幅・波形整形されて、ＬＤモジュール２０３に与えられ、光信号に変換されてファイバ端２０８より出力する。ここで、ＬＤモジュール２０３が本発明の第１実施例によって得られるＬＤモジュールである。ＬＤモジュールのファイバの先端にはファイバを接続するための光コネクタ２０４−１が設けられている。
【００３２】
他方の光コネクタ２０４−２から入射する１０Ｇｂｉｔ／ｓの光信号は、ファイバ端２０９を介して、ＰＤ素子とプリアンプＩＣを有するＰＤモジュール２０５に入射する。光信号はこのＰＤモジュール２０５によって１０Ｇｂｉｔ／ｓの電気信号に変換される。そして、クロック抽出機能と識別機能を有するＩＣ２０６によって、ジッタを抑制し波形整形された信号に変換される。更に、ＤＥＭＵＸ（ｄｅｍｕｌｔｉｐｌｅｘ）機能を有するＩＣ２０７によって、６００Ｍｂｉｔ／ｓ  １６ｃｈの電気信号に変換されて出力される。こうして、コネクタ２０４−１からは、良好な光波形を得ることができた。
【００３３】
又、本光トランシーバ２組を用いて光通信システムを構成した。この光通信システムの例を図１５に示す。この光通信システムは、通信装置Ａ（２２０）と通信装置Ｂ（２２１）を有し、その各々が光トランシーバ２１１−１、２１１−２を有している。両者のトランシーバは２本の光ファイバ２１２−１、２１２−２で接続されており、１０Ｇｂｉｔ／ｓの信号を相互にやり取りできる。本通信システムはエラフリーで正常に動作した。
＜実施例２＞
図１６に本発明の第２実施例に係るＬＤモジュールを示す。図１６の（ａ）はＬＤモジュールのキャップ９４を装着する前の平面図であり、図１６の（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装着した状態のＬＤモジュールの斜形図は実施例１の図９と同様である。本実施例は、ダンピング抵抗１１がストリップ線路３の途中に接続されている点を除いては実施例１と同一である。従って、その詳細説明は省略する。本構造によっても、実施例１と同様に良好な特性で実施することができる。
＜実施例３＞
図１７に本発明の第３実施例に係るＬＤモジュールを示す。図１７の（ａ）は、ＬＤモジュールのキャップ９４を装着する前の平面図であり、図１７の（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装着した状態のＬＤモジュールの斜形図は実施例１と同じ図９である。本実施例では、ダンピング抵抗１１がストリップ線路３の信号入力ピンに近い箇所に接続されている点を除いては実施例１と同一である。従って、その詳細説明は省略する。本構造によっても、実施例１と同様に良好な特性で実施することができる。
＜実施例４＞
図１８に本発明の第４実施例に係るＬＤモジュールを示す。図１８の（ａ）は、ＬＤモジュールのキャップ９４を装着する前の平面図であり、図１８の（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装着した状態のＬＤモジュールの斜形図は実施例１の図９と同一である。本実施例では、終端抵抗４がシリコンサブマウント１０２上に設けられている。駆動信号はストリップ線路３、ワイヤボンド５−１、終端抵抗４、ワイヤボンド５−３を介してＬＤ素子に伝わる。又、本モジュールでは駆動信号とは別にＤＣバイアス電流をピン９２−６から与えることができる。バイアス電流はピン９２−６、側面電極パターン９３−６、電極パタ−ン９３−１４、巻線コイル型インダクタ１４１（１６０ｎＨ）、電極パターン９３−１３、ワイヤボンド１１１−３を介して、ＬＤ素子６に供給される。インダクタ１４１によって変調信号がＤＣバイアスピン側に漏洩するのをブロックしている。本モジュールも実施例１と同様に電気信号の反射によるリンギングの少ない良好な１０Ｇｂｉｔ／ｓの光波形が得られた。
【００３４】
上記４つの実施例は、特にｍｉｎｉ−ＤＩＬ型の光モジュールについて述べたが、バタフライ型、同軸型など他の形式のモジュールに対しても同様に実施可能なことは言うまでもない。
【００３５】
【発明の効果】
本発明は、概ね１０Ｇｂｉｔ／ｓ以上の変調を行なっても、良好な光波形を発生できる半導体レーザモジュールを提供することが出来る。
【図面の簡単な説明】
【図１】図１は本発明に係るＬＤモジュールの第１の構成を説明する等価回路図である。
【図２】図２は本発明に係るＬＤモジュールの第２の構成を説明する等価回路図である。
【図３】図３は本発明に係るＬＤモジュールの第３の構成を説明する等価回路図である。
【図４】図４は本発明に係るＬＤモジュールの第４の構成を説明する等価回路図である。
【図５】図５は本発明に係るＬＤモジュールの高周波反射特性の計算結果を示す図である。
【図６】図６は本発明に係るＬＤモジュールの第５の構成を説明する等価回路図である。
【図７】図７は本発明に係るＬＤモジュールの第６の構成を説明する等価回路図である。
【図８】図８は本発明に係るＬＤモジュールの第７の構成を説明する等価回路図である。
【図９】図９は本発明に係るＬＤモジュールの斜視図である。
【図１０】図１０は本発明に係る第１実施例を説明する図である。
【図１１】図１１は本発明に係る第１実施例のＬＤモジュールのパッケージ本体を構成する３層のセラミック板に設けた電極パターンを示す図である。
【図１２】図１２は本発明のＬＤモジュールの製造方法の例を示す装置の断面図である。
【図１３】図１３はＬＤモジュールの高周波反射特性をダンピング抵抗の有無を比較して示す図である。
【図１４】図１４は本発明に係るＬＤモジュールを用いた光トランシーバの構成図である。
【図１５】図１５は本発明に係る光トランシーバを用いた通信装置の構成を示す図である。
【図１６】図１６は本発明に係る第２実施例を説明する図である。
【図１７】図１７は本発明に係る第３実施例を説明する図である。
【図１８】図１８は本発明に係る第４実施例を説明する図である。
【図１９】図１９は従来のＬＤモジュールをプリント板に実装した状態を示すブロック図である。
【図２０】図２０は従来の光波形劣化を低減する方法を示すブロック図である。
【図２１】図２１は従来のＬＤモジュールにおいて、１０Ｇｂｉｔ／ｓの変調時生じる光波形の劣化の原因を説明する為の図である。
【符号の説明】
１…ＬＤモジュール本体、２…駆動信号入力ピン、３…高周波線路、４…終端抵抗、５…ワイヤボンド、６…ＬＤ素子、７…光ファイバ、８…ドライバＩＣ、９…高周波線路、１０…ダンピング抵抗、１１…ダンピング抵抗、９１…本体、９２…ピン、９３…電極パターン、１０１…ＰＤ素子、１０２…サブマウント、１０５…ワイヤボンド、１１０…ビアホール、１１１…電極、１１２…ファイバ芯線、１１３…透明樹脂、２０１…ＭＵＸ−ＩＣ、２０２…ＬＤドライバＩＣ、２０３…本発明によるＬＤモジュール、２０４…光コネクタ、２０５…ＰＤモジュール、２０６…タイミング抽出及び識別器ＩＣ、２０７…ＤＥＭＵＸ−ＩＣ、２１１…本発明による光トランシーバ、２１２…光ファイバ。
【図１】
0003947406.tif 000002
【図２】
0003947406.tif 000003
【図３】
0003947406.tif 000004
【図４】
0003947406.tif 000005
【図５】
0003947406.tif 000006
【図６】
0003947406.tif 000007
【図７】
0003947406.tif 000008
【図８】
0003947406.tif 000009
【図９】
0003947406.tif 000010
【図１０】
0003947406.tif 000011
【図１１】
0003947406.tif 000012
【図１２】
0003947406.tif 000013
【図１３】
0003947406.tif 000014
【図１４】
0003947406.tif 000015
【図１５】
0003947406.tif 000016
【図１６】
0003947406.tif 000017
【図１７】
0003947406.tif 000018
【図１８】
0003947406.tif 000019
【図１９】
0003947406.tif 000020
【図２０】
0003947406.tif 000021
【図２１】
0003947406.tif 000022