(57)【特許請求の範囲】
【請求項１】
第一導電型半導体層の表面にショットキー接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキーバリアダイオードにおいて、アノード電極の下方の前記第一導電型半導体層の異なる二つ以上の深さに、逆バイアス時に空乏層が連続するような間隔で第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とすることを特徴とするショットキーバリアダイオード。
【請求項２】
最上の第二導電型埋め込み領域の上方に第一導電型半導体層を有することを特徴とする請求項１記載のショットキーバリアダイオード。
【請求項３】
最上の第二導電型埋め込み領域の上方に第一導電型半導体層より不純物濃度の高い第一導電型高濃度領域を有することを特徴とする請求項１記載のショットキーバリアダイオード。
【請求項４】
第一導電型高濃度領域の表面にアノード電極が接触することを特徴とする請求項３記載のショットキーバリアダイオード。
【請求項５】
第一導電型半導体層が炭化けい素からなることを特徴とする請求項１ないし４のいずれかに記載のショットキーバリアダイオード。
【請求項６】
第一導電型半導体層がシリコンからなることを特徴とする請求項１ないし４のいずれかに記載のショットキーバリアダイオード。
【請求項７】
第一導電型半導体層の表面に設けられたショットキー接合を形成する金属のアノード電極と、裏面側に設けられたオーミックなカソード電極と、アノード電極の下方の前記第一導電型半導体層に、深さの異なる二つ以上の第二導電型埋め込み領域を、少なくとも一つは表面に達しない深さに、逆バイアス時に空乏層が連続するような間隔で形成された第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とするショットキーバリアダイオードの製造方法において、第二導電型不純物をイオン注入した後、第一導電型半導体層をエピタキシャル成長し、その第一導電型半導体層の表面層に先のイオン注入と平面図上でずらして第二導電型不純物をイオン注入することを特徴とするショットキーバリアダイオードの製造方法。
【請求項８】
第一導電型半導体層の表面に設けられたショットキー接合を形成する金属のアノード電極と、裏面側に設けられたオーミックなカソード電極と、アノード電極の下方の前記第一導電型半導体層に、深さの異なる二つ以上の第二導電型埋め込み領域を、少なくとも一つは表面に達しない深さに、逆バイアス時に空乏層が連続するような間隔で形成された第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とするショットキーバリアダイオードの製造方法において、第一導電型半導体層の表面から、第二導電型不純物を加速電圧を変えて平面図上でずらしてイオン注入することにより深さの異なる二つ以上の第二導電型埋め込み領域を形成することを特徴とするショットキーバリアダイオードの製造方法。
【請求項９】
第一導電型半導体層の表面に設けられたショットキー接合を形成する金属のアノード電極と、裏面側に設けられたオーミックなカソード電極と、アノード電極の下方の前記第一導電型半導体層に、深さの異なる二つ以上の第二導電型埋め込み領域を、少なくとも一つは表面に達しない深さに、逆バイアス時に空乏層が連続するような間隔で形成された第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とするショットキーバリアダイオードの製造方法において、第一導電型半導体層の表面に選択的に薄いマスクを設けマスクを透過させて第二導電型不純物をイオン注入することにより深さの異なる二つ以上の第二導電型埋め込み領域を形成することを特徴とするショットキーバリアダイオードの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、金属／半導体界面の整流作用を利用するショットキーバリアダイオード（以下ＳＢＤと略す）に関する。
【０００２】
【従来の技術】
ＳＢＤは、ｐｎ接合の整流作用を利用するｐｎダイオードと比較すると、次の特徴を有する。（１）バリアハイトを金属によって制御できるので、オン電圧の制御が可能である。（２）多数キャリア素子なので、少数キャリアの蓄積が無く、高速のスイッチングが可能である。（ｐｎダイオードは少数キャリアの蓄積があるバイポーラ型素子である。）
これまでシリコンを用いたＳＢＤは、１００Ｖ前後の比較的低耐圧の領域で、主にオン抵抗を下げる目的で使用されてきた。近年炭化けい素（以下ＳｉＣと記す）のＳＢＤは、上記（２）の特徴を活かして、高耐圧で高速のスイッチングができるデバイスとして期待されている。
【０００３】
しかし、ＳＢＤには物理的原理によって大きな障害があった。すなわち、オン抵抗を小さくしようとしてバリアハイトを小さくすると、逆バイアス時のリーク電流が増大する。この問題を解決するために、これまでいくつかの新規な構造が提案されてきた。
【０００４】
図９はF.Dahlquist らの発表になるＳＢＤ［F.Dahlquist , C-M.Zettering, M.Oestling, K.Rottner, Abstracts of Int. Conf. On silicon carbide, III-nitride, and Related Materials 1997, pp.134-135］の部分断面図である。
【０００５】
ｎ+ サブストレート１１上のｎエピタキシャル層１２の表面層にｐアノード領域１３をストライプ状に形成し、その表面にショットキー接合を形成するアノード電極１５を接触させたものである。１６はオーミックなカソード電極である。これの目的とすることは、素子に逆バイアスが印加されたとき、ｐｎ接合から広がる空乏層を利用することである。アノード電極１５のショットキー接合部分がその空乏層に覆われて、電流が遮断されることを利用して、ＳＢＤの逆方向のリーク電流を減少させるものである。
【０００６】
図１０はK.J.Schoenらの発表になるＳＢＤ［K.J.Schoen, J.P.Henning, J.M.Woodall, J.A.Cooper, Jr., and M.R.Melloch, Abstracts of Int. Conf. On silicon carbide, III-nitride, and Related Materials 1997, pp.419-420］の部分断面図である。
【０００７】
この例では、ｎエピタキシャル層２２の表面層にトレンチ２８を設け、その底部および側壁部にバリアハイトの高い金属である例えばＮｉの第二バリア金属２５ｂを、トレンチの凸部にバリアハイトの低い金属である例えばＴｉの第一バリア金属２５ａを接触させている。これにより、ＳＢＤが順方向にバイアスされた場合には、バリアハイトの低い第一バリア金属２５ａのショットキー接合に主たる電流が流れる。逆バイアスされた場合には、第二バリア金属２５ｂであるＮｉがショットキー接合しているトレンチ２８の側壁から空乏層が広がって、第一バリア金属２５ａのショットキー接合の大きなリーク電流を抑制する。こうして低いオン電圧でありながら、逆方向リーク電流の低減を実現するものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、これらの構造によってＳＢＤの問題が完全に解決されたわけではない。
まず、図９のｐｎ接合を使用するタイプのＳＢＤにおいては、図から明らかなようにショットキー接合の実効的な面積が、ｐアノード領域１３の分だけ狭くなってしまう。実際の素子では５０％或いは６６％も面積が減少する例が示された。このように半導体基板面の利用率が低いのでは、バリアハイトの低い金属をショットキー電極として使用してオン電圧の低減を図るとしても、実効的な面積が減少するため、電流密度が大きくなることからオン電圧が上昇してしまう。また、ショットキー接合部分に電流が集中するために、高電流領域においては発熱が著しく、接合の劣化を招く恐れがある。
【０００９】
一方図１０のトレンチ型のＳＢＤにおいては、図のようにトレンチ形状を形成しなければならない。通常このようなトレンチ構造は反応性イオンエッチング（以下ＲＩＥと記す）などのドライエッチングの手法によって形成する。このときＲＩＥ時のイオン衝撃によってダメージを生じ、ショットキー接合の特性が悪化するというような現象が発生する。
【００１０】
低耐圧の素子においては、トレンチ２８間の凸部に空乏層を広げるために、凸部の幅Ｗｍは２〜３μｍとしなければならないが、特にｎエピタキシャル層２２の不純物濃度が高い素子においては、空乏層があまり広がらないため、この構造を有効に働かせるためには、サブミクロンの非常に狭いピッチでトレンチを形成しなければならなくなる。
【００１１】
サブミクロンの狭いピッチでトレンチの形成は、非常に困難であるという製造上の問題だけでなく、凸部の幅Ｗｍを狭くするに従って、低バリアハイトのショットキー接合の面積が狭くなり、オン電圧が増大するという問題も起きる。
【００１２】
これらの問題点を克服するために、先に発明者は特願平１０−１２４９００において、埋め込み領域を備えたＳＢＤを提案した。図１１はそのＳＢＤの部分断面図である。図１１において、ＳｉＣのｎ+ サブストレート３１上のｎエピタキシャル層３２層内に、ｐ埋め込み領域３３が埋め込まれている。そしてｎエピタキシャル層３２の表面には、ショットキー接合を形成するアノード電極３５が設けられている。このアノード電極３５はまた、ｎエピタキシャル層３２の表面層に形成されたｐコンタクト領域３４の表面にも接触している。すなわち、ｐ埋め込み領域３３は、ｐコンタクト領域３４を介して、アノード電極３５と同電位にされていることになる。ｎ+ サブストレート３１の下面には、カソード電極３６が設けられている。このＳＢＤ３０では、ショットキー接合の部分での電流集中が防止できるとともに、ｐ埋め込み領域３３によって逆バイアス時のリーク電流が効果的に抑制される。３７は、アノード電極３５の周辺の空乏層を広げるためのガードリングである。
【００１３】
しかしながら図１１の例では、ｐ埋め込み領域間３３間の距離がリーク電流の重要なパラメータとなるので、例えば１ミクロン程度に制御する必要がある。ところが、そのようなｐ埋め込み領域間３３を形成するためには、イオン注入工程において、選択的なイオン注入をおこなうために数ミクロンと厚いマスクが必要であるにもかかわらず、その幅を１ミクロン程度にしなければならないことになり、実際の製造にはかなりの困難を伴うものである。
【００１４】
図１１の例におけるｐ埋め込み領域３３間の距離は、図９のｐアノード領域間の距離、図１０のトレンチ構造におけるトレンチ凸部の幅と等価であり、共にパターニングの精度が本質的に重要となるのは同じである。このように、電流通流部の距離がマスクパターンによって制限されており、その距離を近づけるのが非常に困難なことは、実は上記の３種類の構造に共通な基本的な問題である。
【００１５】
このような状況に鑑み本発明の目的は、オン電圧が低く、逆バイアス時のリーク電流が少なく、しかも製造の容易なＳＢＤおよびその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
以上の課題について、本発明は２種類の異なる深さのｐ領域を形成し、その深さの差によって電流経路を制御することにより解決する。
すなわち、第一導電型半導体層の表面にショットキー接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキーバリアダイオードにおいて、アノード電極の下方の前記第一導電型半導体層の異なる二つ以上の深さに、逆バイアス時に空乏層が連続するような間隔で第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とするものとする。
【００１７】
そのようにすれば、第二導電型埋め込み領域の深さの差で電流経路を制御するため、電流経路の幅を非常に精度良く制御することが可能となり、リーク電流特性のすぐれたショットキーバリアダイオードとなる。
【００１８】
最上の第二導電型埋め込み領域の上方に第一導電型半導体層を有するものとする。
そのようにすれば、電流の分散および均一化が図られる。また、半導体基板表面の利用効率を高くでき、従来のような電流集中を抑制できる。
【００１９】
最上の第二導電型埋め込み領域の上方に第一導電型半導体層より不純物濃度の高い第一導電型高濃度領域を有するものとする。
第一導電型高濃度領域を設けることにより、一層電流の分散および均一化が図られる。
【００２０】
第一導電型高濃度領域の表面にアノード電極が接触するものとする。
そのようにすれば、バリアハイトの低減を図ることができる。
第一導電型半導体層は炭化けい素、シリコンのいずれでも良い。
【００２１】
上記のようなショットキーバリアダイオードの製造方法、特に深さの異なる第二導電型埋め込み領域の形成方法としては、第二導電型不純物をイオン注入した後、第一導電型半導体層をエピタキシャル成長し、その第一導電型半導体層の表面層に先のイオン注入と平面図上でずらして第二導電型不純物をイオン注入するか、第一導電型半導体層の表面から、第二導電型不純物を加速電圧を変えて平面図上でずらしてイオン注入することにより深さの異なる二つ以上の第二導電型埋め込み領域を形成するか、第一導電型半導体層の表面に選択的に薄いマスクを設けマスクを透過させて第二導電型不純物をイオン注入することにより深さの異なる二つ以上の第二導電型埋め込み領域を形成するかの方法を取る。
何れの方法を取っても、深さの異なる第二導電型埋め込み領域を有するショットキーバリアダイオードを製造することができる。
【００２２】
【発明の実施の形態】
以下に図を参照しながら本発明の実施の形態を説明する。なお以下において、ｎ、またはｐを冠記した層、領域等は、それぞれ電子、正孔を多数キャリアとするものであることを意味している。
【００２３】
［実施例１］
図１は本発明第一の実施例のＳｉＣＳＢＤの部分断面図である。
図において、ｎ+ サブストレート４１上のｎエピタキシャル層４２層の表面層およびｎエピタキシャル層４２層内に、それぞれｐ埋め込み領域４３ａ、４３ｂが埋め込まれている。そしてｎエピタキシャル層４２の表面には、ショットキー接合を形成するアノード電極４５が設けられている。このアノード電極４５はまた、ｎエピタキシャル層４２の表面層に形成されたｐコンタクト領域４４の表面にも接触している。すなわち、ｐ埋め込み領域４３ｂは、ｐコンタクト領域４４を介して、アノード電極４５と同電位にされていることになる。ｎ+ サブストレート４１の下面には、オーミックなカソード電極４６が設けられている。高耐圧化を図るためのｐガードリングは記載を省略している。
【００２４】
例えば１０００V クラスのＳｉＣＳＢＤの場合の各部の寸法例は次の通りである。ｎ+ サブストレート４１の不純物濃度と厚さは、それぞれ２×１０18cm-3、２５０μm 、ｎエピタキシャル層４２のそれは、１×１０16cm-3、１０μm である。ｐ埋め込み領域４３ａ、４３ｂの幅と厚さはそれぞれ、６μm 、０．７μm であり、最高不純物濃度は１×１０20cm-3である。ｐ埋め込み領域４３ａ、４３ｂの上下方向の間隔は、２μm である。ｐコンタクト領域４４の幅と厚さはそれぞれ、６μm 、２μm であり、最高不純物濃度は１×１０20cm-3である。アノード電極４５は０．１μm のチタン層と１μm のアルミニウム層とからなる。
【００２５】
ｐ埋め込み領域４３ａ、４３ｂの幅はなるべく狭い方が好ましいが、パターニングの精度およびコンダクタンスによって適当な寸法と不純物濃度が決められ、通常１〜１０μm 程度とする。また、ｐ埋め込み領域４３の間隔は、空乏層の広がる幅によって決まるため、各耐圧構造によって個別に設計する必要がある。
【００２６】
図３（ａ）は図１のＳＢＤのチップのアノード電極４５を透視した平面図である。表面層のストライプ状のｐ埋め込み領域４３ａが点線で示されている。深い方のｐ埋め込み領域４３ｂは示されていないが、やはりストライプ状で表面層のｐ埋め込み領域４３ａとはずらして形成されている。アノード電極４５の外側の環は、ｐガードリング４７である。
【００２７】
図３（ｂ）は、Ａ−Ａ線に沿った断面図であり、ｐ埋め込み領域４３ａ、４３ｂとｐコンタクト領域４４との接している状況、およびｐガードリング４７の配置状況が見られる。表面層のｐ埋め込み領域４３ａの周囲部分の下に環状のｐコンタクト領域４４が設けられ、その表面にアノード電極４５が接している。ｐコンタクト領域４４は、必ずしも周辺部だけである必要はない。また、表面層のｐ埋め込み領域４３ａとｐガードリング４７とは、同じ表面濃度、同じ接合深さとしてもよい。
【００２８】
本実施例のＳＢＤの特徴は、アノード電極と電気的に短絡されたｐ埋め込み領域４３ａ、４３ｂが、半導体表面層と内部との二段に、しかも互いにずらした配置に埋め込まれていることである。
【００２９】
この構造の効果を図２の動作図で説明する。図２は図１をやや拡大した断面図であり、矢印６で電流経路を示してある。この図からわかるように電流は深さの異なるｐ埋め込み領域４３ａ、４３ｂで挟まれた領域を流れる。したがって電流経路の幅は、ｐ埋め込み領域４３ａ、４３ｂの深さの差として制御されるため、前述のパターニングに比較して容易にサブミクロンの距離が制御可能であり、非常に狭い電流経路を設定することができることに特徴がある。
【００３０】
実際の作成においてはこの深さの差は０．２〜１μm 程度とすることができ、ｎエピタキシャル層４２の不純物の濃度によって最適値の設定が可能である。すなわち、ｎ型領域の不純物濃度により空乏層の広がりが異なるからである。
【００３１】
更に、逆バイアス時には半導体内部に埋め込まれているｐ埋め込み領域４３ａ、４３ｂから空乏層５が広がるため、表面等の影響を受けないので空乏層の広がりが大きく、リーク電流を有効に遮断できる利点もある。
実際の試作ＳＢＤにおいても、リーク電流が従来の約１／４になることが確認された。
【００３２】
次に第一の実施例のＳＢＤについてその製造方法を述べる。図４（ａ）ないし（ｅ）は、製造工程順に示した主な製造工程ごとの断面図である。
図示されないｎ+ サブストレート上に約８μm 成長したｎエピタキシャル層４２上にシリコン酸化膜８ａを形成し、フォトリソグラフィによりパターンニングして、深いｐ埋め込み領域４３ｂのための例えばほう素イオン３ａをイオン注入する（イオン注入したほう素イオンを示したのが点線３ｂである）［図４（ａ）］。加速電圧は５０keV とし、ドーズ量は１×１０15cm-2とした。
【００３３】
注入するイオンはｐ型になる不純物であるが、シリコンの場合は通常ほう素、ＳｉＣの場合はほう素やアルミニウムが用いられる。同じ加速電圧では、ほう素の方が深く注入されるが、ＳｉＣではアルミニウムの方が活性化し易い。ドーズ量はＳＢＤ特性には大きく影響しないが、通常ｐ埋め込み領域４３のコンダクタンスを下げるために１×１０13から１×１０15cm-2の範囲とされることが多い。ただし、ＳｉＣの場合、イオン注入した不純物の活性化の問題から、高温注入されるときがある。このときはイオン注入用のマスクは高温に耐える必要があるため、シリコンや酸化膜、チタンなどの高融点金属膜が使用される。
【００３４】
次に、１７００℃、３０分間の熱処理を施し、活性化した後、ｎエピタキシャル層４２の残り２μｍをエピタキシャル成長する［同図（ｂ）］。
次に、もう一度ｎエピタキシャル層４２上にシリコン酸化膜８ｂを形成し、フォトリソグラフィによりパターンニングして、ｐコンタクト領域４４のためのほう素イオン３ａをイオン注入する［同図（ｃ）］。加速電圧は２００、５００、８００keV とし、ドーズ量は各１×１０15cm-2とした。
【００３５】
次に、もう一度フォトリソグラフィによりパターンニングして、表面層のｐ埋め込み領域４３ａのためのほう素イオン３ａをイオン注入する［同図（ｄ）］。加速電圧は５０keV とし、ドーズ量は１×１０15cm-2とした。この方法とすれば、図３（ｃ）のシリコン酸化膜８ｂを再び利用してマスクを形成することができる。
【００３６】
続いて１７００℃、３０分間の熱処理を施す［同図（ｅ）］。注入された不純物が活性化され、ｐ埋め込み領域４３ａ、４３ｂ、ｐコンタクト領域４４が形成される。
【００３７】
この後、チタンを０．１μm 、アルミニウムを１μm スパッタ蒸着し、アノード電極とする。更にｎ+ サブストレートの裏面にアルミニウムを蒸着してカソード電極として、図１のＳＢＤが完成する。
図４（ａ）〜（ｅ）の製造方法をとれば極めてシンプルであり、従来のＲＩＥのような高価な装置や困難な工程の必要が無く、容易に製造できる。
【００３８】
またこの製造方法では、後述の製造方法に比べｐ埋め込み領域４３のためのほう素イオン注入を比較的低加速電圧でおこなえることが特徴である。すなわち、高エネルギーのイオン注入設備は非常に高価であることから、そのような高価な設備が不要であり、通常の低ネルギーの装置が使用できるという利点がある。また、低加速電圧のイオン注入用のマスクであれば、厚さをそれほど厚くしなくて済む。
【００３９】
［実施例２］
図５（ａ）ないし（ｄ）は、別の製造方法による図１と類似の構造の実施例２のＳＢＤの製造方法の製造工程順に示した断面図である。紙面の都合上ＳＢＤの下部を省略している。
【００４０】
図示されないｎ+ サブストレート上に１０μm 成長したｎエピタキシャル層５２上にシリコン酸化膜８ａを形成し、フォトリソグラフィによりパターンニングして、深いｐ埋め込み領域５３ｂのためのほう素イオン３ａをイオン注入する［図５（ａ）］。加速電圧は１．５MeV とし、ドーズ量は１×１０15cm-2とした。
【００４１】
次に、もう一度ｎエピタキシャル層５２上にシリコン酸化膜８ｂを形成し、フォトリソグラフィによりパターンニングして、ｐコンタクト領域５４のためのほう素イオン３ａをイオン注入する［同図（ｂ）］。加速電圧は２００、５００、８００keV とし、ドーズ量は各１×１０15cm-2とした。
【００４２】
次に、もう一度フォトリソグラフィによりパターンニングして、表面層のｐ埋め込み領域５３ａのためのほう素イオン３ａをイオン注入する［同図（ｃ）］。加速電圧は５０keV とし、ドーズ量は１×１０15cm-2とした。この方法とすれば、図５（ｂ）のシリコン酸化膜８ｂを再び利用してマスクを形成することができる。
【００４３】
続いて１７００℃、３０分間の熱処理を施す［同図（ｄ）］。注入された不純物が活性化され、ｐ埋め込み領域５３ａ、５３ｂ、ｐコンタクト領域５４ができる。
【００４４】
この後、チタンを０．１μm 、アルミニウムを１μm スパッタ蒸着し、アノード電極とする。更にｎ+ サブストレートの裏面にアルミニウムを蒸着してカソード電極としてＳＢＤが完成する。
【００４５】
この方法ではイオン注入時の加速電圧を例えば５０keV 〜１．５MeV に制御することにより、注入深さを調節できることを利用し、異なる２種類の深さのｐ埋め込み領域５３ａ、５３ｂおよびｐコンタクト領域５４を加速電圧で制御して形成している。
【００４６】
この製造方法では、途中にエピタキシャル成長を挟むことなく、マスク形成とイオン注入とでおこなえることが特徴である。この製造方法によるＳＢＤも実施例１のＳＢＤとほぼ同じ特性を示す。
【００４７】
［実施例３］
図６（ａ）ないし（ｃ）は、更に別の製造方法による図１と類似の構造の実施例３のＳＢＤの製造方法を製造工程順に示した断面図である。
【００４８】
図示されないｎ+ サブストレート上に１０μm 成長したｎエピタキシャル層６２上にシリコン酸化膜８ａを形成し、フォトリソグラフィによりパターンニングして、ｐコンタクト領域５４のためのほう素イオン３ａをイオン注入する［図６（ａ）］。加速電圧は２００、５００、８００keV とし、ドーズ量は各１×１０15cm-2とした。
【００４９】
次に、シリコン酸化膜８ａの厚さを調節およびフォトリソグラフィによりパターニングして、ｐ埋め込み領域６３ａ、６３ｂのためのほう素イオン３ａをイオン注入する［同図（ｂ）］。加速電圧は１．５MeV とし、ドーズ量は１×１０15cm-2とした。
【００５０】
続いて１７００℃、３０分間の熱処理を施す［同図（ｃ）］。注入された不純物が活性化され、ｐ埋め込み領域６３ａ、６３ｂ、ｐコンタクト領域６４ができる。
【００５１】
この後、チタンを０．１μm 、アルミニウムを１μm スパッタ蒸着し、アノード電極とする。更にｎ+ サブストレートの裏面にアルミニウムを蒸着してカソード電極として、ＳＢＤが完成する。
【００５２】
この方法では、やはりイオン注入を利用しているが前の例と違って、単一の加速電圧でｐ埋め込み領域６３ａ、６３ｂのためのイオン注入を実施し、深さの差はマスクによって制御している。すなわち、浅い方のｐ埋め込み領域６３ａは、マスクを透過して基板の半導体に達するようにマスクの厚さを設定する。従って、マスクの厚さによってｐ埋め込み領域６３ａ、６３ｂの深さの差が制御されることになり、パターニングが１回、イオン注入が１回と上記２つの方法と比較して短い工程で製造可能である。
【００５３】
この製造方法によるＳＢＤも実施例１のＳＢＤとほぼ同じ特性を示す。
［実施例４］
図７は本発明第四の実施例のＳＢＤの部分断面図である。
【００５４】
図１の実施例１のＳＢＤと異なっている点は、ｎ+ サブストレート７１上のｎエピタキシャル層７２内に、二段のｐ埋め込み領域７３ａ、７３ｂが埋め込まれている点である。ショットキー接合を形成するアノード電極７５はｎエピタキシャル層７２のほぼ全面に接している。
【００５５】
ｐ埋め込み７３ａ、７３ｂは互い違いに配置され、表面のアノード電極７５とｐコンタクト領域７４を介して接続されていること、従って、容易にサブミクロンの距離が制御可能であり、非常に狭い電流経路を設定することができることは同じである。
【００５６】
この構造においては、図１の実施例１のＳＢＤのようにショットキー接合の面積が減少せず、エピタキシャル層７２の表面が全面活用されているため、順方向電圧が低減できる。
【００５７】
また、ｐ埋め込み領域７３ａの上部にも電流が流れるため、電流集中を緩和する効果がある。これによりショットキー接合での発熱が少なくなり、温度上昇も抑えられる。
【００５８】
この実施例４のＳＢＤの製造方法については、実施例１〜３の方法を適宜適用することができる。［実施例５］
図８は本発明第五の実施例のＳＢＤの部分断面図である。
【００５９】
図７の実施例４のＳＢＤと異なっている点は、ｐ埋め込み領域８３ｂ上のｎエピタキシャル層８２の表面層に高濃度のｎ+ 高濃度領域８９が形成されており、その表面にショットキー接合を形成するアノード電極８５が設けられている点である。
【００６０】
このような構造にするには、実施例５のＳＢＤの工程に加えて、燐イオンを２０keV の加速電圧で1 ×１０14cm-2注入し、アニールすればよい。アニールはＢやＡｌと同時に実施すれば、熱処理は１回で済む。燐イオンではなく、ＳｉＣでは窒素イオン、シリコンでは砒素イオンを注入してもｎ+ 高濃度領域８９を形成できる。
【００６１】
このようにすると、ショットキー接合のバリアハイトを低減する効果が得られる。例えば本実施例のＳｉＣＳＢＤでは、１００A ・cm-2の電流密度での順電圧が０．２V 低下した。勿論上記の実施例４と同様に全面にアノード電極８５が設けられているので、電流密度が低く抑えられる効果もある。また、電流集中を緩和する効果も大きく、接合部分での発熱が少ないため温度上昇が抑えられる。
【００６２】
【発明の効果】
以上説明したように本発明によれば、第一導電型半導体層の表面にショットキー接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキーバリアダイオードにおいて、アノード電極の下方の前記第一導電型半導体層の異なる二つ以上の深さに、逆バイアス時に空乏層が連続するような間隔で第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域の中心が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とすることにより、低いオン電圧と低リーク電流とを両立させたショットキーバリアダイオードを実現することができる。
【００６３】
低オン電圧、低リーク電流のショットキーバリアダイオードを実現可能とする本発明は、高耐圧、高速のスイッチングデバイスとしてショットキーバリアダイオードの用途拡大に大きな意義をもつものである。
【図面の簡単な説明】
【図１】  本発明第一の実施例のＳＢＤの部分断面図
【図２】  本発明の効果を説明するための動作図
【図３】  （ａ）は第一の実施例のＳＢＤの平面図、（ｂ）はＡ−Ａ線に沿った断面図
【図４】  （ａ）ないし（ｅ）は第一の実施例のＳＢＤの製造方法による製造工程順の部分断面図
【図５】  （ａ）ないし（ｄ）は第二の実施例のＳＢＤの製造方法による製造工程順の部分断面図
【図６】  （ａ）ないし（ｃ）は第三の実施例のＳＢＤの製造方法による製造工程順の部分断面図
【図７】  本発明第四の実施例のＳＢＤの部分断面図
【図８】  本発明第五の実施例のＳＢＤの部分断面図
【図９】  従来の低リーク電流ＳＢＤの部分断面図
【図１０】  従来の別の低リーク電流ＳＢＤの部分断面図
【図１１】  従来の改良型ＳＢＤの部分断面図
【符号の説明】
１１、２１、３１、４１、５１、６１、７１  ｎ+ サブストレート層
１２、２２、３２、４２、５２、６２、７２  ｎエピタキシャル層
１３              ｐアノード領域
１５、３５、４５、６５、７５  アノード電極
１６、２６、３６、４６、５６、６６、７６  カソード電極
２５ａ、５５ａ    第一バリア金属
２５ｂ、５５ｂ    第二バリア金属
２８              トレンチ
３３、４３、５３、６３、７３  ｐ埋め込み領域
３３ａ、３４ａ、４３ａ、４４ａ  ほう素イオン
３４、４４、５４、６４、７４  ｐコンタクト領域
３７              ｐガードリング
３８、４８ａ、４８ｂ  シリコン酸化膜
４２ａ            ｎエピタキシャル層
６９、７９        ｎ+ 高濃度領域
【図１】
0004006879.tif 000002
【図２】
0004006879.tif 000003
【図３】
0004006879.tif 000004
【図４】
0004006879.tif 000005
【図５】
0004006879.tif 000006
【図６】
0004006879.tif 000007
【図７】
0004006879.tif 000008
【図８】
0004006879.tif 000009
【図９】
0004006879.tif 000010
【図１０】
0004006879.tif 000011
【図１１】
0004006879.tif 000012