(57)【要約】【課題】高周波特性を改善した半導体スイッチ及び無線機器を提供する。【解決手段】スイッチ部と、駆動回路と、電源回路と、を備えた半導体スイッチが供給される。前記スイッチ部は、共通端子と複数の高周波端子との接続を切り替える。前記駆動回路は、端子切替信号に基づいて前記スイッチ部に制御信号を出力する。前記電源回路は、温度に応じて変化する基準電位基づいて、前記制御信号の電位であって温度制御された第１の電位を生成して前記駆動回路に出力する。【選択図】図１
2013016975.tif 000002
【特許請求の範囲】
【請求項１】
共通端子と複数の高周波端子との接続を切り替えるスイッチ部と、
端子切替信号に基づいて前記スイッチ部に制御信号を出力する駆動回路と、
温度に応じて変化する基準電位に基づいて、前記制御信号の電位であって温度制御された第１の電位を生成して前記駆動回路に出力する電源回路と、
を備えたことを特徴とする半導体スイッチ。
【請求項２】
前記電源回路は、前記端子切替信号に基づいて前記共通端子を前記複数の高周波端子のいずれに接続するかに応じて、前記第１の電位の温度特性を変化させることを特徴とする請求項１記載の半導体スイッチ。
【請求項３】
前記電源回路は、前記第１の電位を温度に応じて変化する電位にクランプするクランプ回路を有することを特徴とする請求項１または２に記載の半導体スイッチ。
【請求項４】
電波を放射し受信するアンテナと、
送信信号を変調して前記アンテナを介して送信する送信回路と、
前記アンテナを介して受信した高周波信号を復調する受信回路と、
前記アンテナと前記送信回路と前記受信回路とがそれぞれ端子に接続され、前記アンテナを前記送信回路または前記受信回路に切替えて接続する請求項１〜３のいずれか１つに記載の半導体スイッチと、
前記半導体スイッチに端子切替信号を出力する無線制御回路と、
を備えたことを特徴とする無線機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体スイッチ及び無線機器に関する。
【背景技術】
【０００２】
回路の開閉を実行する半導体スイッチは、各種の電子機器に用いることができる。例えば、携帯電話機の高周波回路部においては、送信回路と受信回路とが高周波スイッチ回路を介して共通のアンテナに選択的に接続されるようになっている。このような高周波スイッチ回路のスイッチ素子には、ＳＯＩ（Silicon On Insulator）基板上に形成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。
また、ＦＥＴをスイッチ素子として用いた場合、歪みなどのＦＥＴの高周波特性はＦＥＴがオンまたはオフする電圧や温度に依存するため、適正な電圧を与える必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２２７０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、高周波特性を改善した半導体スイッチ及び無線機器を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、スイッチ部と、駆動回路と、電源回路と、を備えた半導体スイッチが供給される。前記スイッチ部は、共通端子と複数の高周波端子との接続を切り替える。前記駆動回路は、端子切替信号に基づいて前記スイッチ部に制御信号を出力する。前記電源回路は、温度に応じて変化する基準電位に基づいて、前記制御信号の電位であって温度制御された第１の電位を生成して前記駆動回路に出力する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体スイッチの構成を例示するブロック図。
【図２】半導体スイッチのスイッチ部の構成を例示する回路図。
【図３】スイッチ部の２次相互変調歪ＩＭＤ２の第１の電位Ｖｐに対する依存性を例示する特性図。
【図４】スイッチ部の挿入損失Ｌｏｓｓ及び２次相互変調歪みＩＭＤ２の温度依存性を例示する特性図。
【図５】半導体スイッチの電源回路の構成を例示する回路図。
【図６】半導体スイッチのクランプ回路の構成を例示する回路図。
【図７】半導体スイッチの挿入損失Ｌｏｓｓと２次相互変調歪みＩＭＤ２の温度依存性を例示する特性図。
【図８】半導体スイッチのクランプ回路の他の構成を例示する回路図。
【図９】第２の実施形態に係る半導体スイッチの構成を例示する回路図。
【図１０】半導体スイッチのインタフェース回路及び駆動回路の構成を例示する回路図。
【図１１】半導体スイッチのクランプ回路の構成を例示する回路図。
【図１２】第３の実施形態に係る無線機器の構成を例示するブロック図。
【発明を実施するための形態】
【０００７】
以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
まず、第１の実施形態について説明する。
図１は、第１の実施形態に係る半導体スイッチの構成を例示するブロック図である。
半導体スイッチ１は、スイッチ部３と、スイッチ部３に制御信号を出力する駆動回路４と、駆動回路４に端子切替信号ＩＮをデコードするインタフェース回路５と、制御信号の電位である第１の電位を生成する電源回路７とを備えている。半導体スイッチ１は、端子切替信号ＩＮに応じて、共通端子ＡＮＴと高周波端子ＲＦ１〜ＲＦ６との間の接続を切り替えるＳＰ６Ｔ（Single-Pole ６-Throw）のスイッチである。
【０００９】
スイッチ部３は、駆動回路４から出力される制御信号に応じて、共通端子ＡＮＴと、複数の高周波端子ＲＦ１〜ＲＦ６と、の端子間の接続を切替える。また、スイッチ部３は、例えば、ＳＯＩ基板（破線２で囲んだ部分）上に設けられたＳＯＩ構造のＭＯＳＦＥＴにより構成される。また、スイッチ部３は、多ポートを有し、マルチモード・マルチバンドの無線機器などに用いることができる。なお、以下の説明においては、ＳＰ６Ｔスイッチの構成を例示して説明するが、他の構成のスイッチに対しても同様に適用でき、ｗＰｋＴ（ｗは自然数、ｋは２以上の自然数）スイッチを構成することもできる。
【００１０】
駆動回路４は、インタフェース回路５を介して入力された端子切替信号ＩＮに応じて、スイッチ部３の接続を切り替える制御信号を生成する。駆動回路４には、第１の電位Ｖｐが供給される。ここで、第１の電位Ｖｐは、制御信号のハイレベルの電位であり、スイッチ部３において各端子を接続する電位である。第１の電位Ｖｐは、例えば、ＭＯＳＦＥＴで構成されたスイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオンさせ、かつ、そのオン抵抗が十分小さい値になる電位である。
【００１１】
インタフェース回路５は、外部から入力される端子切替信号ＩＮをデコードして、デコードされた信号Ｄ１〜Ｄ６を駆動回路４に出力する。なお、インタフェース回路５に入力する端子切替信号ＩＮは、パラレルデータ及びシリアルデータのいずれでもよい。
【００１２】
電源回路７は、電源端子８を介して正の電源電位Ｖｄｄを供給され、制御信号の電位として第１の電位Ｖｐを生成する。また、第１の電位Ｖｐの値は、温度に応じて変化する基準電位に基づいて生成され、スイッチ部３の挿入損失及び歪み特性の温度依存性に応じて正または負の温度特性を有するように温度制御されている。第１の電位Ｖｐを駆動回路４に出力し、スイッチ部３の各ＦＥＴの高調波歪みの温度依存性を補償して高周波特性を改善する。
次に各部について詳細に説明する。
【００１３】
図２は、半導体スイッチのスイッチ部の構成を例示する回路図である。
図２に表したように、スイッチ部３ａは、ＳＰ６Ｔスイッチである。共通端子ＡＮＴと高周波端子ＲＦ１との間には、第１のスイッチ素子（破線１３ａで囲んだ部分）が接続されている。また、共通端子ＡＮＴと各高周波端子ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６との間には、それぞれ第１のスイッチ素子１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆが接続されている。第１のスイッチ素子１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆをそれぞれオンさせることにより、共通端子ＡＮＴと各高周波端子ＲＦ１、ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６との間が導通する。
【００１４】
第１のスイッチ素子１３ａは、直列に接続されたｎ段（ｎは自然数）のスルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎを有している。スルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎの各ゲートには、高周波漏洩防止用の抵抗を介して、制御信号Ｃｏｎ１ａが入力される。第１のスイッチ素子１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆは、それぞれ第１のスイッチ素子１３ａと同一構成である。第１のスイッチ素子１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆには、それぞれ制御信号Ｃｏｎ２ａ、Ｃｏｎ３ａ、Ｃｏｎ４ａ、Ｃｏｎ５ａ、Ｃｏｎ６ａが入力される。
【００１５】
高周波端子ＲＦ１と接地端子６との間には、第２のスイッチ素子（破線１４ａで囲んだ部分）が接続されている。また、各高周波端子ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６と接地端子６との間には、それぞれ第２のスイッチ素子１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆが接続されている。第２のスイッチ素子１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆは、第１のスイッチ素子１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆがそれぞれオフのときに各高周波端子ＲＦ１、ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６に流れる漏洩電流を接地端子６を介して接地ＧＮＤに逃がして、各高周波端子ＲＦ１、ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６間のアイソレーションを改善する。
【００１６】
第２のスイッチ素子１４ａは、直列に接続されたｍ段（ｍは自然数）のシャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍを有している。シャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍの各ゲートには、高周波漏洩防止用の抵抗を介して、制御信号Ｃｏｎ１ｂが入力される。第２のスイッチ素子１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆは、それぞれ第２のスイッチ素子１４ａと同一構成である。第２のスイッチ素子１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆには、それぞれ制御信号Ｃｏｎ２ｂ、Ｃｏｎ３ｂ、Ｃｏｎ４ｂ、Ｃｏｎ５ｂ、Ｃｏｎ６ｂが入力される。
【００１７】
例えば、以下のように制御すると、高周波端子ＲＦ１と共通端子ＡＮＴとの間が導通する。高周波端子ＲＦ１と共通端子ＡＮＴとの間の第１のスイッチ素子１３ａをオンとし、高周波端子ＲＦ１と接地端子６との間の第２のスイッチ素子１４ａをオフとする。すなわち、第１のスイッチ素子１３ａの各スルーＦＥＴ Ｔ１１、Ｔ１２、…、Ｔ１ｎをすべてオンとし、第２のスイッチ素子１４ａの各シャントＦＥＴ Ｓ１１、Ｓ１２、…、Ｓ１ｍをすべてオフとする。
【００１８】
同時に、他の各高周波端子ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６と共通端子ＡＮＴとの間の第１のスイッチ素子１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆをすべてオフとし、他の各高周波端子ＲＦ２、ＲＦ３、ＲＦ４、ＲＦ５、ＲＦ６と接地端子６との間の第２のスイッチ素子１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆをすべてオンとする。すなわち、第１のスイッチ素子１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆの各スルーＦＥＴをすべてオフとし、第２のスイッチ素子１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆの各シャントＦＥＴをすべてオンとする。
【００１９】
上記の場合、制御信号Ｃｏｎ１ａは第１の電位Ｖｐ、制御信号Ｃｏｎ２ｂ、Ｃｏｎ３ｂ、Ｃｏｎ４ｂ、Ｃｏｎ５ｂ、Ｃｏｎ６ｂは第１の電位Ｖｐ、制御信号Ｃｏｎ１ｂは第２の電位Ｖｎ、制御信号Ｃｏｎ２ａ、Ｃｏｎ３ａ、Ｃｏｎ４ａ、Ｃｏｎ５ａ、Ｃｏｎ６ａは第２の電位Ｖｎに設定される。
【００２０】
ここで、第２の電位Ｖｎは、制御信号のローレベルの電位であり、スイッチ部３において各端子を遮断する電位である。第２の電位Ｖｎは、例えば、スイッチ部３の各ＦＥＴのゲートに印加して各ＦＥＴをオフさせ、かつ、高周波信号が重畳してもオフの状態を十分維持できる電位である。例えば、第２の電位Ｖｎは、接地電位０Ｖまたは負の電位である。
【００２１】
第２の電位Ｖｎが所望の電位よりも高いと、最大許容入力電力が下がると共に、規定入力時に遮断状態のＦＥＴで生成する歪（オフ歪）が増大する。
また、上記のとおり、第１の電位Ｖｐは、各ＦＥＴが導通状態となり、かつ、そのオン抵抗が十分小さい値になる電位である。第２の電位Ｖｎは、各ＦＥＴが遮断状態となり、かつ、ＲＦ信号が重畳しても遮断状態を十分維持できる電位である。
【００２２】
第１の電位Ｖｐが所望の電位（例えば、２Ｖ）よりも低いと導通状態のＦＥＴのオン抵抗が高くなり、入力電力を出力側に伝搬する際の電力の損失である挿入損失が劣化すると共に、導通状態のＦＥＴで発生する歪（オン歪）が増大する。
【００２３】
図３は、スイッチ部の２次相互変調歪ＩＭＤ２の第１の電位Ｖｐに対する依存性を例示する特性図である。
図３においては、スイッチ部の試作を行い、実測により求めた２次相互変調歪みＩＭＤ２の第１の電位Ｖｐに対する依存性を表している。第１の電位Ｖｐを３．５Ｖより下げて行くと２次相互変調歪みＩＭＤ２は低減していき、さらに下げて行くと２次相互変調歪みＩＭＤ２は、また増加し悪くなる。
【００２４】
図４は、スイッチ部の挿入損失Ｌｏｓｓ及び２次相互変調歪みＩＭＤ２の温度依存性を例示する特性図である。
図４においては、試作したスイッチ部に固定値の第１の電位Ｖｐを供給した場合における挿入損失Ｌｏｓｓ及び２次相互変調歪みの温度依存性の実測値を表している。
【００２５】
第１の電位Ｖｐが固定値の場合、挿入損失Ｌｏｓｓは、温度（Temperature）の低下に対して単調に低下する特性になる。また、２次相互変調歪みＩＭＤ２は、温度の低下に対して、−２０℃までの範囲では単調に低下し、−２０℃からさらに低下すると、増加する特性になる。例えば、第１の電位Ｖｐが３．５Ｖの場合、温度−４０℃における２次相互変調歪みＩＭＤ２の値は、常温（２５℃）における値よりも約４．５ｄＢ悪化する。
【００２６】
一方、挿入損失Ｌｏｓｓは、−４０℃〜８５℃の範囲では、温度の増加に対して、単調に増加する。例えば、第１の電位Ｖｐが３．５Ｖの場合、温度８５℃における挿入損失Ｌｏｓｓの値は、常温における値よりも約０．０５ｄＢ悪化する。そのため、良好な挿入損失Ｌｏｓｓを得るためには、第１の電位Ｖｐを高くする必要がある（例えば、３．５Ｖ）。
【００２７】
図５は、半導体スイッチの電源回路の構成を例示する回路図である。
電源回路７ａは、発振回路１０、チャージポンプ１１及びクランプ回路１５を有している。発振回路１０は、電源端子８から電源電位Ｖｄｄを供給され、クロック信号ＣＬＫを生成する。チャージポンプ１１は、クロック信号ＣＬＫを入力して、第１の電位Ｖｐを高電位電源端子９に生成する。
【００２８】
また、クランプ回路１５は、高電位電源端子９と接地との間に接続され、第１の電位Ｖｐをクランプする。クランプ回路１５は、クランプする電位が温度制御されており、第１の電位Ｖｐをクランプすることにより、第１の電位Ｖｐの温度特性を所望の値にする。
【００２９】
図６は、半導体スイッチのクランプ回路の構成を例示する回路図である。
図６においては、第１の電位Ｖｐが正の温度特性を有するようにクランプするクランプ回路の構成を例示している。
クランプ回路１５ａは、高電位電源端子９の第１の電位Ｖｐをクランプする第１のトランジスタ１９と第２のトランジスタ２０とを有している。また、温度検出回路２４は、温度に応じて、第１のトランジスタ１９をオンまたはオフに制御する。
【００３０】
第１のトランジスタ１９と第２のトランジスタ２０とは、高電位電源端子９と接地との間に直列に接続されている。第１のトランジスタ１９は、Ｎチャンネル形ＭＯＳＦＥＴ（以下、ＮＭＯＳ）で構成され、ソースは接地され、ドレインは第２のトランジスタ２０に接続されている。また、第１のトランジスタ１９のゲートは、温度検出回路２４の出力に接続されている。
【００３１】
第２のトランジスタ２０は、ダイオード接続された３つのＮＭＯＳ Ｍ１、Ｍ２、Ｍ３で構成されている。なお、図６においては、３つのＮＭＯＳで第１の電位Ｖｐをクランプする構成を例示しているが、第１の電位Ｖｐの値に応じて、任意数とすることができる。
【００３２】
温度検出回路２４は、第１の電位Ｖｐを変化させる温度を検出する。温度検出回路２４は、周囲温度が常温（２５℃）よりも高いときローレベル、周囲温度が常温（例えば、２５℃）よりも低いときハイレベルとなる電位Ｖ２を基準電位として出力する。例えば、ダイオード、抵抗などの温度特性が既知の素子を用いて構成することができる。
【００３３】
第１のトランジスタ１９は、周囲温度が常温よりも高いとき、ゲート電位がローレベルになり、オフする。第２のトランジスタ２０は、接地との接続が遮断される。クランプ回路１５ａは、動作しない状態になり、第１の電位Ｖｐは、チャージポンプ１１の出力電位に上昇する。なお、第１のトランジスタ１９がオフのとき、第１の電位Ｖｐの上昇を抑制するために、第２のトランジスタ２０よりもクランプ電位の高いクランプ素子、例えばダイオード接続されたトランジスタを、高電位電源端子と接地との間に接続してもよい。
【００３４】
また、周囲温度が常温よりも低いとき、第１のトランジスタ１９のゲート電位はハイレベルになり、第１のトランジスタ１９はオンする。第２のトランジスタ２０は、第１のトランジスタ１９を介して、高電位電源端子９と接地との間に接続された状態になる。クランプ回路１５ａは、第１の電位Ｖｐを第２のトランジスタ２０のクランプ電位にクランプする。
【００３５】
図７は、半導体スイッチの挿入損失Ｌｏｓｓと２次相互変調歪みＩＭＤ２の温度依存性を例示する特性図である。
図７においては、電源回路７ａにクランプ回路１５ａを用いた場合の半導体スイッチの特性を例示している。なお、スイッチ部３の特性は、図４と同様である。
【００３６】
電源回路７ａは、常温２５℃で変化するように温度制御された第１の電位Ｖｐをスイッチ部３に供給する。第１の電位Ｖｐは、常温付近において変化し、第１の電位Ｖｐは、常温よりも高温のとき３．５Ｖ、常温よりも低温のとき２Ｖになる。
【００３７】
常温よりも低温時において第１の電位Ｖｐが２Ｖに下がることにより、２次相互変調歪みＩＭＤ２の特性は、第１の電位Ｖｐが３．５Ｖのときよりも低減される。例えば、温度−４０℃における２次相互変調歪みＩＭＤ２の値は、第１の電位Ｖｐが２Ｖになることにより３ｄＢ改善される。
【００３８】
一方第１の電位Ｖｐが低下することにより挿入損失Ｌｏｓｓは悪化することになるが、挿入損失Ｌｏｓｓは、低温時に良好となる温度依存性を有しているため、大きく悪化することはない。例えば、−４０℃における挿入損失Ｌｏｓｓの値は、第１の電位Ｖｐが３．５Ｖで常温における値とほぼ同じである。
【００３９】
なお、図４及び図７においては、第１の電位Ｖｐが２Ｖまで低下すると、２次相互変調歪みＩＭＤ２の特性が良好になっている。しかし、図４及び図７は、スイッチ部の特性例であり、ＳＯＩ基板２の作成方法やスイッチ部３の回路構成によっては、異なる依存性を有する可能性もある。例えば、第１の電位Ｖｐが高い方が、低温時においても２次相互変調歪みＩＭＤ２が良好になる可能性もある。
【００４０】
したがって、図７においては、２次相互変調歪みＩＭＤ２の特性を良好とするために第１の電位Ｖｐを低温時に低下させる構成としたが、低温時に第１の電位Ｖｐを上昇させる構成にするなど、作製するスイッチ素子の特性に合わせて最適な第１の電位Ｖｐとなるよう設計することが望ましい。
【００４１】
また、図７に表した特性例の場合、温度検出回路２４の検出精度は、数℃〜数十℃程度でもよく、高精度でなくてもよい。
また、クランプ回路１５ａにおいては、常温近傍で第１の電位Ｖｐが変化するように温度制御された構成としているが、さらに細かく連続的に変化するように温度制御する構成も可能である。
【００４２】
図８は、半導体スイッチのクランプ回路の他の構成を例示する回路図である。
図８においては、第１の電位Ｖｐが正の温度特性を有するようにクランプするクランプ回路の構成を例示している。
【００４３】
クランプ回路１５ｂは、基準電位生成回路（破線で囲んだ部分）１６を有している。基準電位生成回路１６は、温度係数０に温度補償された電圧源回路Ｅ１の出力をダイオードＤ１と抵抗Ｒ１で分割して構成され、正の温度特性を有するように変化する基準電位Ｖｒｅｆを生成する。低温時に、ダイオードＤ１の順方向電圧が上昇するため、基準電位Ｖｒｅｆは、低温時に低下する。なお、電圧源回路Ｅ１は、例えばバンドギャップ電圧源回路などで構成される。
【００４４】
検出回路１７においては、ダイオードＤ２、Ｄ３、Ｄ４と、抵抗Ｒ２、Ｒ３、Ｒ４とが、高電位電源端子９と接地との間に直列に接続されている。第１の電位Ｖｐを分割した電位Ｖ１は、直列に接続されたダイオードＤ４と抵抗Ｒ４との高電位側に生成される。なお、図７においては、各ダイオード、抵抗が３つの構成を例示しているが、スイッチ部３のＭＯＳＦＥＴの特性に応じて任意数とすることができる。
【００４５】
また、第１の電位Ｖｐを分割した電位Ｖ１と基準電位Ｖｒｅｆとの誤差は、演算増幅回路１８で増幅され、ＮＭＯＳで構成された第１のトランジスタ１９のゲートに入力される。第１のトランジスタ１９は、電位Ｖ１と基準電位Ｖｒｅｆとの誤差を増幅した電位Ｖ２で制御され、電位Ｖ２に応じた電流を生成する。
【００４６】
第２のトランジスタ２０は、第１のトランジスタ１９に直列に接続され、第１のトランジスタ１９により生成された電流に応じて変化する電位で第１の電位Ｖｐをクランプする。第２のトランジスタ２０は、ダイオード接続された３つのＮＭＯＳ Ｍ１、Ｍ２、Ｍ３で構成されている。なお、図７においては、３つのＮＭＯＳでクランプする構成を例示しているが、第１の電位Ｖｐの値に応じて任意数とすることができる。
【００４７】
上記のとおり、検出回路１７は、高電位電源端子９を介して供給される第１の電位Ｖｐを分割して電位Ｖ１を演算増幅回路１８の非反転入力端子（＋）に供給するまた、基準電位生成回路１６は、温度に応じて変化する基準電位Ｖｒｅｆを生成して、演算増幅回路１８の反転入力端子（−）に供給する。ここで、第１の電位Ｖｐが高くなると検出回路１７は、連動して高い電位Ｖ１を生成する。電位Ｖ１が、基準電位Ｖｒｅｆよりも高くなると、演算増幅回路１８は、出力電位Ｖ２を高くすることになる。
【００４８】
演算増幅回路１８は、電位Ｖ１と基準電位Ｖｒｅｆとの比較で定まる出力電位Ｖ２を出力する。図７に表したように、基準電位Ｖｒｅｆが低温時に低下する場合、演算増幅回路１８は、低温時に高くなる出力電位Ｖ２を出力する。高温時には基準電位Ｖｒｅｆが高くなるため逆の動作となり、演算増幅回路１８は、低くなる出力電位Ｖ２を出力する。
【００４９】
例えば、出力電位Ｖ２が高く、第１のトランジスタ１９のゲート・ソース間電圧が、しきい値電圧よりも高い場合には、第１のトランジスタ１９は、オンの状態になる。第１の電位Ｖｐは、ＮＭＯＳ Ｍ１、Ｍ２、Ｍ３で多段接続されている第２のトランジスタ２０により決まる電位にクランプされる。
電位Ｖ１が低下していくと、第１のトランジスタ１９が完全にはオンの状態とはならない。そのため、第２のトランジスタ２０は、第１のトランジスタ１９がオンの状態のときよりも、高い第１の電位Ｖｐにクランプする。
【００５０】
さらに出力電位Ｖ２が低くなり、第１のトランジスタ１９のゲート・ソース間電圧が、しきい値電圧よりも十分低い電圧となると第１のトランジスタ１９は、完全にオフの状態になる。そのため第２のトランジスタ２０には、電流が流れず、第２のトランジスタ２０は、接続されていないのと同じ状態となる。第１の電位Ｖｐは、チャージポンプ１１の出力そのままとなるため、最も電位が高い状態となる。
【００５１】
したがって、第１のトランジスタ１９及び第２のトランジスタ２０を介して、第１の電位Ｖｐの値は負帰還制御される。すなわち、第１の電位Ｖｐは、低温になると下がり、高温になると上がるよう、温度に応じて制御される。
【００５２】
クランプ回路１５ｂを用いた場合、電源回路７ａは、第１の電位Ｖｐの値を、基準電位Ｖｒｅｆに応じて変化するように温度制御する。したがって、電源回路７ａをスイッチ回路に用いれば、２次相互変調歪みＩＭＤ２の低温時における悪化を改善することができる。また、上記のとおり、第１の電位Ｖｐが低下することにより、挿入損失Ｌｏｓｓは悪化することになる。しかし、挿入損失Ｌｏｓｓは、低温時に良好となる温度依存性を有しているため、大きく悪化することはない。
【００５３】
このように、第１の実施形態に係る半導体スイッチにおいては、電源回路が生成する第１の電位Ｖｐが、スイッチ部の高調波歪みの温度依存性に応じて温度制御されている。そのため、挿入損失の増加を抑制し、かつ２次相互変調歪みＩＭＤ２の温度による増加を抑制することができ、高周波特性を改善することができる。
【００５４】
次に、第２の実施形態について説明する。
図９は、第２の実施形態に係る半導体スイッチの構成を例示する回路図である。
図９に表したように、半導体スイッチ１ａは、図１の半導体スイッチ１の電源回路７を電源回路７ｂに置き換えて構成されている。
【００５５】
電源回路７ｂは、端子切替信号ＩＮをインタフェース回路５でデコーダした信号Ｄ１〜Ｄ６を入力して、２次相互変調歪みＩＭＤ２に所定の特性が要求されるポート、例えばＵＭＴＳ用のポートがオンするときだけ温度制御された第１の電位Ｖｐを出力する。また、２次相互変調歪みＩＭＤ２に特別な特性が要求されないポート、例えばＧＳＭ方式の送信用及び受信用ポートなどのポートがオンする場合は、第１の電位Ｖｐを温度制御しない構成となっている。
【００５６】
図１０は、半導体スイッチのインタフェース回路及び駆動回路の構成を例示する回路図である。
図１０に表したように、インタフェース回路（破線５ａで囲んだ部分）は、入力された端子切替信号ＩＮをデコードする。半導体スイッチ１ａにおいては、ＳＰ６Ｔのスイッチ部３を備えている。そのため、インタフェース回路５ａは、３ビットの端子切替信号ＩＮをデコードしている。ここで、端子切替信号ＩＮは、ＬＳＢ側から、それぞれＩＮ１、ＩＮ２、ＩＮ３の３ビットで構成されている。また、インタフェース回路５ａは、６ビットの信号Ｄ１（ＬＳＢ）、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６（ＭＳＢ）を出力する。
【００５７】
なお、端子切替信号ＩＮとして、６ビットの信号が入力される場合、またはスイッチ部３の端子数が２つの場合は、インタフェース回路５ａは不要である。また、図４においては、端子切替信号ＩＮがパラレル信号の場合の構成を例示しているが、シリアル信号の場合についても同様に構成することができる。なお、インタフェース回路５ａには電源電位Ｖｄｄが供給される。
【００５８】
インタフェース回路５ａでデコードされた信号（デコード信号）Ｄ１〜Ｄ６は、駆動回路（破線４で囲んだ部分）に入力される。
駆動回路４は、６つのレベルシフト回路１２ａ〜１２ｆで構成される。図１０に表したように駆動回路４の高電位電源端子９は、電源回路７ｂに接続されている。駆動回路４には、高電位電源端子９を介して、第１の電位Ｖｐが供給される。また、駆動回路４には、低電位電源端子９ａを介して、第２の電位Ｖｎが供給される。上記のとおり、第２の電位Ｖｎは、接地電位０Ｖまたは負の電位である。
【００５９】
レベルシフト回路１２ａ〜１２ｆは、デコード信号Ｄ１〜Ｄ６を入力し、ハイレベルが第１の電位Ｖｐ、ローレベルが第２の電位Ｖｎにレベルシフトして制御信号Ｃｏｎ１〜Ｃｏｎ６ａ、Ｃｏｎ１ｂ〜Ｃｏｎ６ｂとして出力する。
レベルシフト回路１２ａは、デコード信号Ｄ１〜Ｄ６のＬＳＢである信号Ｄ１を入力して、制御信号Ｃｏｎ１ａ、Ｃｏｎ１ｂを出力する。レベルシフト回路１２ｂ〜１２ｆは、それぞれ、デコード信号Ｄ１〜Ｄ６の１ビットを入力して、制御信号Ｃｏｎ２ａ、Ｃｏｎ２ｂ〜Ｃｏｎ６ａ、Ｃｏｎ６ｂを出力する。
【００６０】
なお、レベルシフト回路１２ａとしては、ハイレベルが電源電位Ｖｄｄ、ローレベルが０Ｖであるデコード信号Ｄ１、Ｄ１−を、ハイレベルが電源電位Ｖｄｄ、ローレベルが第１の電位Ｖｎの制御信号Ｃｏｎ１ａ、Ｃｏｎ１ｂにレベルシフトできればよい。レベルシフト回路１２ａは、図５に表した構成でなくてもよく、他の構成でもよい。レベルシフト回路１２ｂ〜１２ｆについても同様である。
【００６１】
例えば、高周波端子ＲＦ５とＲＦ６とが２次相互変調歪みＩＭＤ２に所定の特性が要求される高周波端子、例えばＵＭＴＳ用端子である場合について説明する。高周波端子ＲＦ１〜ＲＦ４は、２次相互変調歪みＩＭＤ２に特別な特性が要求されない高周波端子、例えばＧＳＭ用端子である。
【００６２】
図１１は、半導体スイッチのクランプ回路の構成を例示する回路図である。
図１１に表したクランプ回路１５ｃにおいては、図７に表したクランプ回路１５ａに、ポート検出回路２２、否定回路（ＩＮＶ）２３、基準電位生成回路２１、ＮＭＯＳ Ｍ４、Ｍ５が追加されている。
【００６３】
インタフェース回路５ａは、高周波端子ＲＦ５またはＲＦ６と共通端子ＡＮＴとの間を導通状態にする（接続する）端子切替信号ＩＮ（ＩＮ１〜ＩＮ３）が入力されたとき、デコードされた信号Ｄ５またはＤ６として、ハイレベルを出力する。ポート検出回路２２は、論理和回路（ＯＲ）で構成され、信号Ｄ５またはＤ６がハイレベルのときハイレベルを出力する。したがって、ＵＭＴＳ方式のポートが選択されたとき、ポート検出回路２２は、ハイレベルを出力する。
【００６４】
なお、ポート検出回路２２は、電源端子８に入力される電源電位Ｖｄｄ、または電源電位Ｖｄｄを内部で安定化した内部電源電位Ｖｄｄ１（例えば、１．８Ｖ）で動作する。ポート検出回路２２の出力するハイレベルの電位は、ほぼ電源電位Ｖｄｄまたは内部電源電位Ｖｄｄ１である。また、図１１においては、ポート検出回路２２をＯＲで構成しているが、論理積回路（ＮＡＮＤ）を用いて、信号Ｄ５及びＤ６の否定を入力してもよい。
【００６５】
電源回路７ｂは、温度制御型の基準電位生成回路１６と温度制御しない基準電位生成回路２１とを有している。温度制御型の基準電位生成回路１６は、図７に表した基準電位生成回路１６と同様であり、正の温度特性を有する基準電位Ｖｒｅｆを生成する。基準電位生成回路２１は、温度係数０に温度補償された電圧源回路、例えばバンドギャップ電圧源回路などで構成され、基準電位Ｖｒｅｆ１を生成する。
【００６６】
基準電位Ｖｒｅｆは、ＮＭＯＳ Ｍ４を介して演算増幅回路１８の反転入力端子（−）に入力される。Ｖｒｅｆ１は、ＮＭＯＳ Ｍ５を介して演算増幅回路１８の反転入力端子（−）に入力される。
【００６７】
ＮＭＯＳ Ｍ４のゲートは、ポート検出回路２２の出力に接続され、ＮＭＯＳ Ｍ５のゲートは、否定回路（ＩＮＶ）２３を介してポート検出回路２２の出力に接続される。
高周波端子ＲＦ５またはＲＦ６と共通端子ＡＮＴとの間を導通状態にする端子切替信号ＩＮ（ＩＮ１〜ＩＮ３）が入力されたとき、ポート検出回路２２はハイレベルを出力し、ＮＭＯＳ Ｍ４はオン、ＮＭＯＳ Ｍ５はオフになる。
【００６８】
したがって、ＵＭＴＳ方式のポートが選択された場合、ＮＭＯＳ Ｍ４がオンして、演算増幅回路１８の反転入力端子（−）には、基準電位生成回路１６の基準電位Ｖｒｅｆが入力される。クランプ回路１５ｃは、図７に表したクランプ回路１５ａと同様に動作し、第１の電位Ｖｐを正の温度特性となるようにクランプする。
そのため、ＵＭＴＳ方式の場合に、挿入損失の増加を抑制し、かつ低温時における２次相互変調歪みＩＭＤ２の増加を抑制することができ、高周波特性を改善することができる。
【００６９】
また、ＵＭＴＳ方式以外のポートが選択された場合、ＮＭＯＳ Ｍ５がオンして、演算増幅回路１８の反転入力端子（−）には、基準電位生成回路２１の基準電位Ｖｒｅｆ１が入力される。クランプ回路１５ｃは、第１の電位Ｖｐを０の温度特性となるようにクランプする。
そのため、ＵＭＴＳ方式以外のＧＳＭ方式の場合には、第１の電位Ｖｐは温度制御されることなく、低温時においても挿入損失の悪化の可能性はない。
【００７０】
このように、第２の実施形態に係る半導体スイッチは、端子切替信号ＩＮに基づいて接続される高周波端子に応じて、第１の電位Ｖｐの温度特性を変化させる。そのため、２次相互変調歪みＩＭＤ２に所定の特性が要求される高周波端子が選択された場合に、第１の電位Ｖｐを温度制御して挿入損失の増加を抑制し、かつ２次相互変調歪みＩＭＤ２の増加を抑制することができ、高周波特性を改善することができる。
【００７１】
なお、電源回路７ｂにおいては、温度制御型の基準電位生成回路１６と温度制御しない基準電位生成回路２１とを有する構成を例示している。しかし、図６に表したクランプ回路１５ａを用いた構成も可能である。
【００７２】
次に、第３の実施形態について説明する。
図１２は、第３の実施形態に係る無線機器の構成を例示するブロック図である。
図１２に表したように、無線機器３０は、半導体スイッチ１ａ、アンテナ３１、送受信回路３２ａ、３２ｂ、無線制御回路３３を備える。
半導体スイッチ１ａについては、図８に表した半導体スイッチ１ａと同様であり、端子切替信号ＩＮにより共通端子ＡＮＴと、８つの高周波端子ＲＦ１〜ＲＦ６との間の接続を切り替える。
【００７３】
また、上記のとおり半導体スイッチ１ａにおいては、電源回路７ｂには、端子切替信号ＩＮのデコード信号Ｄ１〜Ｄ６が入力される。また、電源回路７ｂにおいては、クランプ回路１５ｃが用いられ、端子切替信号ＩＮが５または６の規定値のときに第１の電位Ｖｐは、温度制御される。共通端子ＡＮＴと高周波端子ＲＦ５またはＲＦ６との間が導通状態になったとき、２次相互変調歪みＩＭＤ２の低温時の悪化が改善される。
【００７４】
共通端子ＡＮＴは、アンテナ３１に接続される。高周波端子ＲＦ１〜ＲＦ６は、送受信回路３２ａ、３２ｂに接続される。
アンテナ３１は、携帯電話の無線通信、例えばＧＳＭ方式及びＵＭＴＳ方式に対応した帯域、例えば、８００Ｍ〜２ＧＨｚの高周波信号を送受信する。
【００７５】
送受信回路３２ａは、送信回路３４ａ、３４ｂ、受信回路３５ａ、３５ｂを有し、ＧＳＭ方式の高周波信号を送受信する。送信回路３４ａは、音声信号、映像信号、２値データなどの情報からなる送信信号をＧＳＭ方式の高周波信号に変調して半導体スイッチ１ａの高周波端子ＲＦ１に出力する。送信回路３４ｂは、送信信号をＧＳＭ方式の高周波信号に変調して半導体スイッチ１ａの高周波端子ＲＦ２に出力する。
【００７６】
受信回路３５ａは、高周波端子ＲＦ３から入力されるＧＳＭ方式の高周波信号を受信して、音声信号、映像信号、２値データなどの情報からなる受信信号に復調する。受信回路３５ｂは、高周波端子ＲＦ４から入力されるＧＳＭ方式の高周波信号を受信して、受信信号を復調する。
【００７７】
送受信回路３２ｂは、送信回路３６ａ、３６ｂ、受信回路３７ａ、３７ｂ、デュプレクサ３８ａ、３８ｂを有し、ＵＭＴＳ方式の高周波信号を送受信する。
送信回路３６ａは、送信信号をＵＭＴＳ方式の高周波信号に変調してデュプレクサ３８ａを介して高周波端子ＲＦ５に出力する。受信回路３７ａは、デュプレクサ３８ａを介して高周波端子ＲＦ５から入力されるＵＭＴＳ方式の高周波信号を受信し受信信号に復調する。
【００７８】
送信回路３６ｂは、送信信号をＵＭＴＳ方式の高周波信号に変調してデュプレクサ３８ｂを介して高周波端子ＲＦ６に出力する。受信回路３７ｂは、デュプレクサ３８ｂを介して高周波端子ＲＦ６から入力されるＵＭＴＳ方式の高周波信号を受信し受信信号に復調する。
【００７９】
無線制御回路３３は、半導体スイッチ１ａに端子切替信号ＩＮを出力して半導体スイッチ１ａの端子間の接続を制御する。また、送受信回路３２ａ、３２ｂを制御する。すなわち、送信回路３４ａ、３４ｂ、３６ａ、３６ｂ、受信回路３５ａ、３５ｂ、３７ａ、３７ｂを制御する。
【００８０】
例えば、送受信回路３２ａの送信回路３４ａを用いて送信する場合、無線制御回路３３は、半導体スイッチ１ａに端子切替信号ＩＮを出力して、共通端子ＡＮＴと半導体スイッチ１ａの高周波端子ＲＦ１とを接続する。
上記のとおり、半導体スイッチ１ａにおいては、共通端子ＡＮＴと高周波端子ＲＦ１〜ＲＦ４との間が導通状態になった場合、電源回路７ｂは、第１の電位Ｖｐの温度特性を制御しない。そのため、電力が大きいＧＳＭ方式に最適な第１の電位Ｖｐが出力され、挿入損失Ｌｏｓｓの悪化が抑制される。
【００８１】
また、半導体スイッチ１ａは、共通端子ＡＮＴと高周波端子ＲＦ５、ＲＦ６とが導通状態になった場合に、第１の電位Ｖｐの温度特性が電源回路７ｂいより制御される。すなわち、ＵＭＴＳ方式に最適な挿入損失及び２次相互変調歪みＩＭＤ２の特性となるように第１の電位Ｖｐは温度制御される。
そのため、無線機器３０によれば、半導体スイッチ１ａの挿入損失の増加を抑制し、かつ２次相互変調歪みＩＭＤ２の温度による増加を抑制して、ＧＳＭ方式、ＵＭＴＳ方式の高周波信号をそれぞれアンテナ３１から送信することができる。
【００８２】
なお、図１２においては、半導体スイッチ１ａをＧＳＭ方式及びＵＭＴＳ方式に用いた構成について説明した。しかし、他の半導体スイッチ１を用いてもよい、また、他の無線通信の方式に用いることもできる。
また、図１２に表した無線機器３０においては、変調及び復調が、それぞれ送信回路３４ａ、３４ｂ、３６ａ、３６ｂ及び受信回路３５ａ、３５ｂ、３７ａ、３７ｂで行われる。しかし、共通の変復調回路を設け、送信回路に変調信号を出力し、また受信回路から入力した信号を復調する構成としてもよい。
【００８３】
このように、第３の実施形態に係る無線機器においては、第１または第２の実施形態に係る半導体スイッチを用いているため、挿入損失の増加を抑制し、かつ２次相互変調歪みＩＭＤ２の温度による増加を抑制することができる。
【００８４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８５】
１、１ａ…半導体スイッチ、  ２…ＳＯＩ基板、  ３、３ａ…スイッチ部、  ４…駆動回路、  ５、５ａ…インタフェース回路、  ６…接地端子、  ７、７ａ、７ｂ…電源回路、  ８…電源端子、  ９…高電位電源端子、  ９ａ…低電位電源端子、  １０…発振回路、  １１…チャージポンプ、  １２ａ〜１２ｆ…レベルシフト回路、  １３ａ〜１３ｆ…第１のスイッチ素子、  １４ａ〜１４ｆ…第２のスイッチ素子、  １５、１５ａ、１５ｂ、１５ｃ…クランプ回路、  １６、２１…基準電位生成回路、  １７…検出回路、  １８…演算増幅回路、  １９…第１のトランジスタ、  ２０…第２のトランジスタ、  ２２…ポート検出回路、  ２３…否定回路（ＩＮＶ）、  ２４…温度検出回路、  ３０…無線機器、  ３１…アンテナ、  ３２ａ、３２ｂ…送受信回路、  ３３…無線制御回路、  ３４ａ、３４ｂ、３６ａ、３６ｂ…送信回路、  ３５ａ、３５ｂ、３７ａ、３７ｂ…受信回路、  ３８ａ、３８ｂ…デュプレクサ、  ＡＮＴ…共通端子、  Ｅ１…電圧源回路、  Ｄ１〜Ｄ４…ダイオード、  Ｒ１〜Ｒ４…抵抗、  ＲＦ１〜ＲＦ６…高周波端子、  Ｓ１１〜Ｓ１ｍ…シャントＦＥＴ、  Ｔ１１〜Ｔ１ｎ…スルーＦＥＴ
【図１】
2013016975.tif 000003
【図２】
2013016975.tif 000004
【図３】
2013016975.tif 000005
【図４】
2013016975.tif 000006
【図５】
2013016975.tif 000007
【図６】
2013016975.tif 000008
【図７】
2013016975.tif 000009
【図８】
2013016975.tif 000010
【図９】
2013016975.tif 000011
【図１０】
2013016975.tif 000012
【図１１】
2013016975.tif 000013
【図１２】
2013016975.tif 000014