(57)【特許請求の範囲】
【請求項１】
第１の半導体からなり、ｎ型の導電性を有するコレクタ層と、
第２の半導体からなり、ｎ型の導電性を有するエミッタ層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層と、
第４の半導体からなり、導電性が中性であって、その導電帯の下端が前記第２の半導体の導電帯の下端よりも低いポテンシャル位置にある量子井戸層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層とが、
前記コレクタ層、前記第１の障壁層、前記量子井戸層、前記第２の障壁層、前記エミッタ層の順にＩｎＰ基板上に積層されて構成された共鳴トンネル障壁構造であって、
前記第１の半導体および前記第２の半導体がＩｎ０．５３Ｇａ０．４７Ａｓからなり、
前記第４の半導体が、Ｉｎの混晶比が０．７０以上、０．９５以下のＩｎＧａＡｓからなり、その厚みが単原子層以上、６０ｎｍ以下であり、
前記第１の障壁層および前記第２の障壁層が、ＡｌＡｓもしくはＩｎの混晶比が０より大きく０．５２以下であるＩｎＡｌＡｓからなることを特徴とする共鳴トンネル障壁構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、超高速素子、機能素子に利用される共鳴トンネルダイオードや共鳴トンネルトランジスタの作製に利用される共鳴トンネル障壁構造に関する。
【０００２】
【従来の技術】
電流電圧特性に現れる負性微分抵抗特性を特徴とする共鳴トンネルダイオードや共鳴トンネルトランジスタについては、これまで様々な構造のものが提案されている。
【０００３】
共鳴トンネル動作特性は、共鳴トンネル条件時に流れる電流（共鳴トンネル電流。このとき、電流極大となる。以下、ＩＰと記す）と、そのときの印加電圧（以下、ＶＰと記す）と、さらに電圧を印加し、電流が極小となるときの電流（バレイ電流。以下、ＩＶと記す）と、そのときの印加電圧（以下、ＶＶと記す）と、さらに電圧を加えることによって増加した電流がＩＰと等しくなるときの印加電圧（以下、ＶＲと記す）とによって特徴付けられ、これらに加えて、ＩＰを共鳴トンネル障壁構造の接合面積で規格化することによって得られるピーク電流密度（以下、ＪＰと記す）が重要な特性指標となる。
【０００４】
共鳴トンネル障壁構造とその電気的特性には、一般に以下のような相関がある。例えば、ＪＰは共鳴トンネル障壁の層構造のうち、主に障壁層の厚みによって決定され、障壁層の厚みが薄ければ薄いほど、得られるＪＰの値は高くなる。ＶＰは、主に量子井戸層の厚みによって決定され、量子井戸幅が狭ければ狭いほど、得られるＶＰの値は高くなる。ＶＲは、障壁層が厚ければ厚いほど、量子井戸幅が狭ければ狭いほど、高い値が得られる。
【０００５】
【発明が解決しようとする課題】
例えば、共鳴トンネル障壁構造を回路に応用することを考えた場合、これに適した電流電圧特性とは、高いＪＰと低いＶＰ、ＶＲとＶＰの差（以下、ＶＲ−ＶＰと記す）が大きい、という特徴を有するということが挙げられる。
具体的には、ＪＰとして５×１０４Ａ／ｃｍ２以上、ＶＰとして０．４Ｖ以下、ＶＲ−ＶＰとして０．６Ｖ以上、という要求を満たさなければならない。
ＪＰは前述のように、共鳴トンネル障壁の層構造のうち、主に障壁層の厚みによって決定され、厚みが薄ければ薄いほど、高いＪＰが得られるので、構造設計の際には、障壁層を薄く設計すればよい。
ＶＰに関しては、量子井戸幅を広くすることで低い値が得られる。
一方、ＶＲ−ＶＰを大きくするには、ＶＲを高くすることが必要だが、高ＶＲを得るためには、量子井戸幅を狭めなければならない。高ＶＲを得るには、障壁層の厚みを厚くする方法もあるが、この場合、ＪＰの値が低下してしまうことになるので、この方法はとれない。したがって、量子井戸幅の制御によってのみ、ＶＲ−ＶＰの値を調整することとなる。しかし、低ＶＰと高ＶＲを得るために必要な量子井戸層の厚みは相反する関係にあるため、このままでは、回路応用に適した電気的特性を有する共鳴トンネル障壁構造を得ることはできない。つまり、素子構造と電気的特性の相関を考えた場合、前記３つの特性指標（高ＪＰと低ＶＰ、高ＶＲ−ＶＰ）全てを実現するのは困難なのである。
【０００６】
これまで、この３つの特性を両立させるためには、量子井戸層と障壁層から構成される量子井戸構造を複数の半導体の積層構造にするなど、結晶構造の作製上、複雑かつ技術的に困難な方法しか知られていなかった。
【０００７】
本発明は上記のような従来技術の問題を解決するためになされたものであり、その目的は、量子井戸構造を単一の半導体構造とすることで、結晶構造の作製を簡便にし、かつ、高ＪＰ、低ＶＰ、高ＶＲ−ＶＰを同時に実現可能にする共鳴トンネル障壁構造を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明の共鳴トンネル障壁構造は、
第１の半導体からなり、ｎ型の導電性を有するコレクタ層と、
第２の半導体からなり、ｎ型の導電性を有するエミッタ層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層と、
第４の半導体からなり、導電性が中性であって、その導電帯の下端が前記第２の半導体の導電帯の下端よりも低いポテンシャル位置にある量子井戸層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層とが、
前記コレクタ層、前記第１の障壁層、前記量子井戸層、前記第２の障壁層、前記エミッタ層の順にＩｎＰ基板上に積層されて構成された共鳴トンネル障壁構造であって、
前記第１の半導体および前記第２の半導体がＩｎ０．５３Ｇａ０．４７Ａｓからなり、
前記第４の半導体が、Ｉｎの混晶比が０．７０以上、０．９５以下のＩｎＧａＡｓからなり、その厚みが単原子層以上、６０ｎｍ以下であり、
前記第１の障壁層および前記第２の障壁層が、ＡｌＡｓもしくはＩｎの混晶比が０より大きく０．５２以下であるＩｎＡｌＡｓからなることを特徴とする。
【００１１】
本発明では、上記の構成により、量子井戸構造を単一の半導体構造とすることができるので、結晶構造の作製が簡便になる。また、量子井戸層を上記のように構成することにより、エミッタ層・コレクタ層の導電帯の下端に対して、量子井戸層の導電帯の下端を相対的に下げ、共鳴トンネル条件となる場合の、共鳴トンネル障壁構造ヘの印加電圧を、量子井戸幅を狭く保ったまま低下させることにより、高ＪＰ、低ＶＰ、高ＶＲ−ＶＰを同時に実現可能にする共鳴トンネル障壁構造を提供する。
【００１２】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１３】
実施の形態１
図１は、本発明の実施の形態１の共鳴トンネル障壁構造を用いて作製した共鳴トンネルダイオードの構造を示す図である。
【００１４】
図１に示すように、本実施の形態１の共鳴トンネルダイオードは、第１の半導体からなり、ｎ型の導電性を有するコレクタ層１と、第２の半導体からなり、ｎ型の導電性を有するエミッタ層２と、コレクタ層１とエミッタ層２との間に配置され、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層３と、第４の半導体からなり、導電性が中性であって、その導電帯の下端が第２の半導体の導電帯の下端よりも低いポテンシャル位置にある量子井戸層４と、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層５とが、コレクタ層１、第１の障壁層３、量子井戸層４、第２の障壁層５、エミッタ層２の順に積層されて構成された共鳴トンネルダイオードであって、第１の半導体および第２の半導体がＩｎ０．５３Ｇａ０．４７Ａｓからなり、第４の半導体（量子井戸層４）が、Ｉｎの混晶比が０．７０以上、０．９５以下のＩｎＧａＡｓからなり、その厚みが単原子層以上、６０ｎｍ以下、例えば５０ｎｍである。第４の半導体は、例えばＩｎ０．８Ｇａ０．２Ａｓである。また、第１の障壁層３および第２の障壁層５は、例えばＡｌＡｓからなる。なお、ＡｌＡｓに代えて、Ｉｎの混晶比が０より大きく０．５２以下であるＩｎＡｌＡｓを用いても同様の効果が得られる。７はＩｎＰ基板、６はバッファ層である。
【００１５】
本実施の形態１では、量子井戸層、障壁層からなる量子井戸構造を、Ｉｎの混晶比が０．７０以上、０．９５以下のＩｎＧａＡｓを含む単一の半導体構造とすることで、結晶構造の作製を簡便にし、かつ、量子井戸層４の幅を６０ｎｍ以下と狭めたままで、高ＩＰ／ＩＶ比を確保しつつ、同時に共鳴トンネル条件となる印加電圧ＶＰを低い値に保持することを可能にし、高ＪＰ、低ＶＰ、高ＶＲ−ＶＰを同時に実現できる。
【００１６】
図２は、図１に示した本実施の形態１の共鳴トンネルダイオードの電流電圧特性を示す図である。
【００１７】
図２から明らかなように、０．４Ｖ以下のＶＰと、０．６Ｖ程度の高いＶＲ−ＶＰを実現している。
【００１８】
図３は、Ｉｎの混晶比を０．５３、幅を８．０ｎｍとしたＩｎＧａＡｓ量子井戸構造をもつ共鳴トンネルダイオードの電流電圧特性を示す図である。
【００１９】
図４は、Ｉｎの混晶比を０．５３、幅を５．０ｎｍとしたＩｎＧａＡｓ量子井戸構造をもつ共鳴トンネルダイオードの電流電圧特性を示す図である。
【００２０】
図３と図４に示すように、ＩｎＧａＡｓ量子井戸層のＩｎの混晶比が０．５３の場合、低ＶＰと高ＶＲ−ＶＰを同時に満たすことができないことがわかる。以上の実験結果は本発明の効果を示している。
【００２１】
参考例
図１に示した実施の形態１の共鳴トンネルダイオードでは、基板としてＩｎＰ基板７を用いたが、本参考例では、ＧａＡｓ基板を用いる。この場合、コレクタ層１の第１の半導体とエミッタ層２の第２の半導体としては、ＧａＡｓを用いる。この場合、量子井戸層４の第４の半導体のＩｎの混晶比が０．４０以上、０．９５以下と実施の形態１よりも広くなる。他の構成は図の実施の形態１と同じである。
【００２２】
本参考例の共鳴トンネルダイオードは、第１の半導体からなり、ｎ型の導電性を有するコレクタ層１と、第２の半導体からなり、ｎ型の導電性を有するエミッタ層２と、コレクタ層１とエミッタ層２との間に配置され、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層３と、第４の半導体からなり、導電性が中性であって、その導電帯の下端が第２の半導体の導電帯の下端よりも低いポテンシャル位置にある量子井戸層４と、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層５とが、コレクタ層１、第１の障壁層３、量子井戸層４、第２の障壁層５、エミッタ層２の順に積層されて構成された共鳴トンネルダイオードであって、第１の半導体および第２の半導体がＧａＡｓからなり、第４の半導体（量子井戸層４）が、Ｉｎの混晶比が０．４０以上、０．９５以下のＩｎＧａＡｓからなり、その厚みが単原子層以上、６０ｎｍ以下、例えば５０ｎｍである。第４の半導体は、例えばＩｎ０．８Ｇａ０．２Ａｓである。また、第１の障壁層３および第２の障壁層５は、例えばＡｌＡｓからなる。なお、ＡｌＡｓに代えて、Ｉｎの混晶比が０より大きく０．５２以下であるＩｎＡｌＡｓを用いても同様の効果が得られる。７はＧａＡｓ基板、６はバッファ層である。
【００２３】
本参考例においても、量子井戸層、障壁層からなる量子井戸構造を、Ｉｎの混晶比が０．４０以上、０．９５以下のＩｎＧａＡｓを含む単一の半導体構造とすることで、結晶構造の作製を簡便にし、かつ、量子井戸層４の幅を６０ｎｍ以下と狭めたままで、高ＩＰ／ＩＶ比を確保しつつ、同時に共鳴トンネル条件となる印加電圧ＶＰを低い値に保持することを可能にし、高ＪＰ、低ＶＰ、高ＶＲ−ＶＰを同時に実現できる。
【００２４】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、本発明は、特許請求の範囲において数値限定した範囲において、前記実施の形態と同様の効果が得られることを本発明者らは確認した。また、量子井戸層をベース層とし、該ベース層からベース電極を取り出すことにより、共鳴トンネルトランジスタに適用することも可能である。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、共鳴トンネル障壁構造において、量子井戸構造を単一の半導体構造とすることで、結晶構造の作製を簡便にし、かつ、高ＪＰ、低ＶＰ、高ＶＲ−ＶＰを同時に実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の共鳴トンネルダイオードの構造を示す図である。
【図２】図１に示した本実施の形態１の共鳴トンネルダイオードの電流電圧特性を示す図である。
【図３】Ｉｎの混晶比を０．５３、幅を８．０ｎｍとしたＩｎＧａＡｓ量子井戸構造をもつ共鳴トンネルダイオードの電流電圧特性を示す図である。
【図４】Ｉｎの混晶比を０．５３、幅を５．０ｎｍとしたＩｎＧａＡｓ量子井戸構造をもつ共鳴トンネルダイオードの電流電圧特性を示す図である。
【符号の説明】
１…ｎ型コレクタ層（Ｉｎ０．５３Ｇａ０．４７Ａｓ）、２…ｎ型エミッタ層（Ｉｎ０．５３Ｇａ０．４７Ａｓ）、３…第１の障壁層（ＡｌＡｓ）、４…量子井戸層（Ｉｎ０．８Ｇａ０．２Ａｓ）、５…第２の障壁層（ＡｌＡｓ）、６…バッファ層、７…ＩｎＰ基板。
【図１】
0004018355.tif 000002
【図２】
0004018355.tif 000003
【図３】
0004018355.tif 000004
【図４】
0004018355.tif 000005