(57)【特許請求の範囲】
【請求項１】
半導体基板に画定された素子活性領域上に絶縁膜を形成する第１の工程と、
前記絶縁膜上に導電膜を形成する第２の工程と、
前記素子活性領域における前記導電膜上に両側面が逆テーパー形状のレジストパターンを形成する第３の工程と、
前記レジストパターンの下部の形状に倣って少なくとも前記導電膜をパターニングして、前記導電膜からなるゲート電極を形成する第４の工程と、
前記レジストパターンの上部の形状をマスクとして不純物を導入し、前記ゲート電極の両側における前記半導体基板の表面領域に一対の高濃度の不純物拡散層を形成する第５の工程と、
前記レジストパターンを除去する第６の工程と、
前記ゲート電極をマスクとして不純物を導入し、前記ゲート電極の両側の前記半導体基板の表面領域に前記高濃度の不純物拡散層よりも前記ゲート電極に近接する一対の低濃度の不純物拡散層を形成する第７の工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第３の工程において、
画像反転技術を用いて前記レジストパターンを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第３の工程において、
前記レジストパターン形成の際にクロスリンクを行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記レジストパターンにはアミンが含有されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第４の工程において、
前記レジストパターンの下部の形状に倣って、前記導電膜とともに前記絶縁膜をパターニングすることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にＬＤＤ構造を有するＭＯＳトランジスタの不純物拡散層の形成方法に関するものである。
【０００２】
【従来の技術】
ＭＯＳトランジスタにおいて、ドレイン近傍の電解集中を緩和させるための構造としていわゆるＬＤＤ構造が知られている。このＬＤＤ構造はゲート電極近傍の半導体基板の表面領域に低濃度の不純物拡散層が形成された構造であって、これによりドレイン近傍において段階的に電界を生じさせることができる。
【０００３】
このようなＬＤＤ構造を有するＭＯＳトランジスタの一般的な形成方法を、図４を参照しながら説明する。
【０００４】
図４（ａ）に示すように、シリコン半導体基板２１上にいわゆるＬＯＣＯＳ法によりフィールド酸化膜２２を形成して素子活性領域を画定する。そして、素子活性領域上にシリコン酸化膜、多結晶シリコン膜を順次形成した後、フォトリソグラフィー技術により多結晶シリコン膜上にレジストパターン２８を形成する。その後、レジストパターン２８をマスクとして異方性ドライエッチングを行い、シリコン酸化膜からなるゲート酸化膜２３及び多結晶シリコン膜からなるゲート電極２４を形成する。
【０００５】
次に、図４（ｂ）に示すように、レジストパターン２８を除去した後、ゲート電極２４をマスクとして、ＬＤＤ構造となる低濃度の不純物拡散層を形成するためにリン（Ｐ）をイオン注入する。
【０００６】
次に、素子活性領域上を含む全面に、化学気相成長法（ＣＶＤ法）により、膜厚２０００Å程度のシリコン酸化膜を形成する。そして、異方性エッチングを行うことにより、図４（ｃ）に示すようにゲート電極２４の側面に自己整合的にシリコン酸化膜からなるサイドウォール２５を形成する。このサイドウォール２５の幅は、サブミクロンデザインルールのＬＤＤ構造においては０．２μｍ以下に設定される。
【０００７】
次に、図４（ｄ）に示すように、ゲート電極２４及びサイドウォール２５をマスクとして、高濃度の不純物拡散層を形成するために砒素（Ａｓ）をイオン注入する。この際、サイドウォール２５の幅だけ砒素（Ａｓ）はゲート電極２４から離間してイオン注入される。その後、アニール処理を施すことによって、低濃度の不純物拡散層２６及び高濃度の不純物拡散層２７を活性化する。これにより、ＬＤＤ構造を有するＭＯＳトランジスタを完成させる。
【０００８】
【発明が解決しようとする課題】
以上示したように、従来の方法でＬＤＤ構造を有するＭＯＳトランジスタを形成する場合には、低濃度の不純物拡散層２６と高濃度の不純物拡散層の２７を形成するためのイオン注入を２回に分割して行い、これらのイオン注入の工程間にサイドウォール２５を形成する工程を必要としていた。
【０００９】
すなわち、このサイドウォール２５を形成するため、ゲート電極２４の形成後に全面にシリコン酸化膜を形成し、異方性エッチングを行う工程が必要不可欠であった。
【００１０】
このため、工程数が増加することとなり、これに起因するパーティクル汚染の増加、不良発生率の増加、ならびに生産コスト増加等の問題が発生し、信頼性を低下させていた。
【００１１】
本発明はこのような問題を解決するために成されたものであり、ＬＤＤ構造を有するＭＯＳトランジスタの形成に際し、工程数を削減することによって信頼性を向上させた半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明における半導体装置の製造方法は、半導体基板に画定された素子活性領域上に絶縁膜を形成する第１の工程と、前記絶縁膜上に導電膜を形成する第２の工程と、前記素子活性領域における前記導電膜上に両側面が逆テーパー形状のレジストパターンを形成する第３の工程と、前記レジストパターンの下部の形状に倣って少なくとも前記導電膜をパターニングして、前記導電膜からなるゲート電極を形成する第４の工程と、前記レジストパターンの上部の形状をマスクとして不純物を導入し、前記ゲート電極の両側における前記半導体基板の表面領域に一対の高濃度の不純物拡散層を形成する第５の工程と、前記レジストパターンを除去する第６の工程と、前記ゲート電極をマスクとして不純物を導入し、前記ゲート電極の両側の前記半導体基板の表面領域に前記高濃度の不純物拡散層よりも前記ゲート電極に近接する一対の低濃度の不純物拡散層を形成する第７の工程とを有する。
【００１３】
本発明における半導体装置の製造方法の一態様例においては、前記第３の工程において、画像反転技術を用いて前記レジストパターンを形成する。
【００１４】
本発明における半導体装置の製造方法の一態様例においては、前記第３の工程において、前記レジストパターン形成の際にクロスリンクを行う。
【００１５】
本発明における半導体装置の製造方法の一態様例において、前記レジストパターンにはアミンが含有されている。
【００１６】
本発明における半導体装置の製造方法の一態様例においては、前記第４の工程において、前記レジストパターンの下部の形状に倣って、前記導電膜とともに前記絶縁膜をパターニングする。
【００１７】
【作用】
本発明においては、レジストパターンの上部の形状を下部の形状より広く形成して、狭く形成された下部の形状に倣ってゲート電極をパターニングした後、広く形成された上部の形状に倣って高濃度の不純物拡散層を形成し、レジストパターンを除去した後、ゲート電極の形状に倣って低濃度の不純物拡散層を形成する。このため、上部の形状が広い分だけ高濃度の不純物拡散層を低濃度の不純物拡散層よりもゲート電極から離れるように形成することができる。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態に係るｎＭＯＳトランジスタの製造方法を図面を参照しながら説明する。図１〜図３は本発明の一実施形態に係るｎＭＯＳトランジスタの製造方法を工程順に示した概略断面図である。
【００１９】
まず、図１（ａ）に示すように、ドライ酸化法、又は水素を燃焼し水を生成して酸化を行ういわゆるパイロジェニック法により、ｐ型シリコン半導体基板１上に１００Å〜３００Å程度の膜厚の熱酸化膜２を形成する。この熱酸化膜２は、後に形成するシリコン窒化膜３のパッドの役割を果たし、ｐ型シリコン半導体基板１とシリコン窒化膜３の応力を緩和するものである。
【００２０】
その後、熱酸化膜２上に１０００Å〜１５００Å程度の膜厚のシリコン窒化膜３を形成する。このシリコン窒化膜３は耐酸化性絶縁膜であって、フィールド酸化膜を選択形成するためのマスクとして機能する。
【００２１】
次に、図１（ｂ）に示すように、素子分離領域のみを選択的に開口するように、フォトリソグラフィーによりレジストパターンを形成し、続いてドライエッチングを行うことによってシリコン窒化膜３をパターニングする。これにより、素子分離領域において熱酸化膜２が露出する。このドライエッチングにおいては、ＣＦ4 ／Ｏ2 ／Ｎ2 からなるガス組成のエッチングガスが一般的に用いられる。
【００２２】
次に、酸素アッシング、あるいは硫酸と過酸化水素水の混合溶液等によるウエットエッチングによって、シリコン窒化膜３をパターニングしたレジストパターンを除去する。
【００２３】
次に、図１（ｃ）に示すように、パイロジェニック法により酸化設定温度を９５０℃〜１０００℃程度として酸化を行い、膜厚５０００Å〜７０００Å程度のフィールド酸化膜５を形成する。
【００２４】
次に、図１（ｄ）に示すように、フィールド酸化膜５の形成のマスクに用いたシリコン窒化膜３を温度７０℃程度に設定されたリン酸溶液によって除去し、続いてシリコン窒化膜３の下層に位置する熱酸化膜２をバッファードフッ酸等を用いて除去する。これによって、ｐ型シリコン半導体基板１の表面が露出し、フィールド酸化膜５により素子活性領域６が画定される。
【００２５】
次に、図２（ａ）に示すように、素子活性領域６におけるｐ型シリコン半導体基板１上に熱酸化膜７を形成する。酸化膜の形成方法としては、塩酸酸化法、パイロジェニック法、ドライ酸化法等があるが、本実施形態においてはドライ酸化法を用いる。すなわち、温度９５０℃程度、Ｎ2 ／Ｏ2 雰囲気において酸化を行うことにより膜厚１５０Å程度の熱酸化膜７を形成する。
【００２６】
その後、ゲート酸化膜３上にゲート電極として機能させる導電膜、ここでは多結晶シリコン膜８を形成する。具体的には、低圧ＣＶＤ法により膜厚２０００Å程度の多結晶シリコン膜８を形成する。
【００２７】
ここで、多結晶シリコン膜８はゲート電極として用いるため、導電性を高くする必要がある。従って、ＳｉＨ4 ガスを用いてノンドープ多結晶シリコン膜を形成した後にリン拡散を施すか、またはＰＨ3 ガスを添加しながら化学気相成長を行うことで不純物をドープして多結晶シリコン膜８の低抵抗化を達成する。
【００２８】
次に、図２（ｂ）に示すように、多結晶シリコン膜８上にレジストパターン９を形成する。このレジストパターン９は画像反転技術により形成して、断面形状が逆テーパー形状となるように形成する。すなわち、ポジ型を例にとれば、通常のレジストパターン形成においては未露光部がパターン形成されるのに対して、画像反転技術によりレジストパターンを形成した場合には露光部がパターン形成される。
【００２９】
そして、レジストパターン９は逆テーパー形状に形成されるため、図２（ｂ）に示すように、側壁９ａの上部と下部の水平位置はΔＸだけ離れて形成される。
【００３０】
このような逆テーパ形状のレジストパターン９を形成する方法として、以下の２つの方法を詳細に説明する。
【００３１】
第１の方法はアミン拡散タイプのレジストを用いる方法であって、以下の第１〜第３の工程を有している。まず、第１の工程として、アミン拡散タイプのレジスト塗布後にゲートパターン形状のレチクルを用いて高ＵＶ照射を行う。
【００３２】
次に、第２の工程として、１〜２時間程度のベーキングを行うことによって、レジスト内にアミンを拡散させ脱炭酸を行う。
【００３３】
その後、第３の工程として、後露光（フラッド露光）を行った後に、アルカリ現像液を用いて現像を行う。これにより、両側の側壁９ａが逆テーパー形状に形成されたレジストパターン９を完成させる。
【００３４】
第２の方法はクロスリンクを用いた方法であって、以下の第１〜第３の工程を有している。第１の工程は、レジストとして例えば東京応化工業製、商品名ＡＺ５２００Ｅを１．２μｍ程度の膜厚でスピン塗布した後、低ＵＶ照射を行う。
【００３５】
次に、第２の工程として、温度１２０℃程度、時間１〜５分程度のベーキングを行い、クロスリンクを行う。
【００３６】
その後、第３の工程として、後露光（フラッド露光）を行った後に、アルカリ現像液を用いて現像を行う。これにより、両側の側壁９ａが逆テーパー形状に形成されたレジストパターン９を完成させる。
【００３７】
これらの２つの方法によって形成されたレジストパターン９の逆テーパー形状の一例としては、レジストパターン９の膜厚を１．２μｍで塗布した場合に底部寸法に対して上部寸法を片側０．２μｍづつ突出させる。この場合、側壁９ａのテーパー角度としては８０°以上に設定すればよい。また、レジストパターン９の膜厚を２．０μｍで塗布した場合には、テーパー角度を８６°程度に設定すればよい。これにより、従来技術における幅０．２μｍのサイドウォールをゲート電極端に形成したのと同じ効果を得ることができる。
【００３８】
このようなレジストパターン９の側壁９ａのテーパー角は、上述した２つの方法の第２の工程におけるベーキング条件又は第３の工程における後露光条件によって制御することができる。
【００３９】
図５（ａ）は、上述したクロスリンクを用いた方法の第２の工程におけるベーク温度及び第１の工程にて行うＵＶ照射露光量の条件と、この条件により形成されたレジストパターン９のテーパー量（図２（ｂ）に示すΔＸ）との関係を示すグラフである。この結果から、例えば０．２μｍのΔＸを得るためには２．４秒のＵＶ照射を行い、温度１３０℃のベーク処理を施せばよいことが判る。
【００４０】
図５（ｂ）は、クロスリンクを用いた方法の第３の工程において、後露光条件とこの条件から形成されたテーパー量との関係を示すグラフである。この結果から、例えば０．２μｍのΔｘを得るためには約１７秒の露光処理を施せばよいことが判る。
【００４１】
レジストパターン９の形成後、図２（ｃ）に示すように、レジストパターン９をマスクとして異方性エッチングを行い、多結晶シリコン膜８及び熱酸化膜７をゲート形状にパターニングしてゲート電極１３及びゲート酸化膜１２を形成する。この際、ゲート電極１３はレジストパターン９の下部の幅とほぼ等しい幅にパターニングされる。
【００４２】
次に、図２（ｄ）に示すように、レジストパターン９を残したまま、レジストパターン９の上部の形状をマスクとして、高濃度の不純物拡散層をｐ型シリコン半導体基板１の表面領域に形成するためのイオン注入を行う。イオン注入の条件としては、本実施形態のようにｎＭＯＳトランジスタ形成の場合には、砒素（Ａｓ）を加速エネルギー１５０ｋｅｖ程度、ドーズ量１．５×１０16／ｃｍ2 程度の条件でイオン注入するのが適当である。
【００４３】
このように、広く形成されたレジストパターン９の上部の幅に倣ってイオン注入を行うため、砒素（Ａｓ）をゲート電極から離間するようにイオン注入することができる。
【００４４】
次に、図３（ａ）に示すように、レジストパターン９を除去した後、ゲート電極１３をマスクとして、低濃度の不純物拡散層をｐ型シリコン半導体基板１の表面領域に形成するためのイオン注入を行う。イオン注入の条件としては、本実施形態のようにｎＭＯＳトランジスタ形成の場合には、リン（Ｐ）を加速エネルギー６０ｋｅｖ程度、ドーズ量２．０×１０13／ｃｍ2 程度の条件でイオン注入するのが適当である。
【００４５】
このように、ゲート電極１３の幅に倣ってイオン注入を行うため、リン（Ｐ）を前の工程でイオン注入した砒素（Ａｓ）よりもゲート電極１３に近接させてイオン注入することができる。
【００４６】
次に、イオン注入した不純物を活性化するために、Ｎ2 ／Ｏ2 雰囲気中において、設定温度９００℃、時間３０分程度の条件でアニール処理を施す。これにより、図３（ｂ）に示すようなリン（Ｐ）からなる低濃度の不純物拡散層１０、及び砒素（Ａｓ）からなる高濃度の不純物拡散層１１を形成する。
【００４７】
その後、層間絶縁膜の形成、コンタクトホールの開孔、配線層の形成等の工程を行い、本実施形態に係るｎＭＯＳトランジスタを完成させる。
【００４８】
以上説明したように本実施形態によれば、画像反転技術により両側壁が逆テーパー形状に形成されたレジストパターン９を制御性良く形成することができる。この際、図５（ａ），図５（ｂ）に示すように、形成条件を変えることによって所望のテーパー形状を有するレジストパターン９を形成することが可能である。
【００４９】
これにより、レジストパターン９の上部の幅を下部の幅に対して横方向に突出させることが可能となり、レジストパターン９の除去工程を挟んで低濃度及び高濃度の不純物を導入することによって、この突出量だけ低濃度の不純物拡散層１０を高濃度の不純物拡散層１１よりもゲート電極の近傍へ近づけることが可能になる。従って、ゲート電極１３のパターニングのためのレジストパターン９を用いて、サイドウォールを形成することなくＬＤＤ構造を形成することが可能である。そして、工程を煩雑化させることなくＬＤＤ構造を有するｎＭＯＳトランジスタを形成することができる。
【００５０】
【発明の効果】
本発明によれば、ＬＤＤ構造を有するＭＯＳトランジスタの製造工程を大幅に削減することが可能である。従って、工程の削減により信頼性を向上させた半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るｎＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図２】図１に続いて、本発明の一実施形態に係るｎＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図３】図２に続いて、本発明の一実施形態に係るｎＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図４】従来のＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
【図５】本発明の一実施形態に係るレジストパターンのテーパー量と、露光時間、ベーク温度、全面露光時間との関係を示すグラフである。
【符号の説明】
１，７  ｐ型シリコン半導体基板
２  熱酸化膜
３  シリコン窒化膜
５  フィールド酸化膜
６  素子活性領域
８  多結晶シリコン膜
９  レジストパターン
９ａ  側壁
１０  低濃度の不純物拡散層
１１  高濃度の不純物拡散層
１２  ゲート酸化膜
１３  ゲート電極
２２  フィールド酸化膜
２３  ゲート酸化膜
２４  ゲート電極
２５  サイドウォール
２６  低濃度の不純物拡散層
２７  高濃度の不純物拡散層
２８  レジストパターン
【図１】
0003893204.tif 000002
【図２】
0003893204.tif 000003
【図３】
0003893204.tif 000004
【図４】
0003893204.tif 000005
【図５】
0003893204.tif 000006