(57)【要約】【課題】本発明は、配線基板を大型化させることなく、温度サイクルに起因して、配線基板に実装された半導体チップのコーナー部の下方に位置する外部接続端子が破断することを抑制可能な半導体装置を提供することを課題とする。【解決手段】第１の半導体チップ１４と、一面に配置され、第１の半導体チップ１４と電気的に接続される配線パターン２２、及び他面に配置され、配線パターン２２と電気的に接続された複数のランドを有する配線基板１１と、複数のランドに設けられた第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃと、を有する半導体装置１０であって、配線基板１１は、第１の半導体チップ１４のコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａ、及びコーナー部１４Ａの外側に配置された第２の外部接続端子１２Ｂと対向する応力分散用パターン２７を有する。【選択図】図１
2013149744.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１の電極パッドを有する第１の半導体チップと、
一面に配置され、前記第１の半導体チップと電気的に接続される配線パターン、及び他面に配置され、前記配線パターンと電気的に接続された複数のランドを有する配線基板と、
複数の前記ランドのそれぞれに対して設けられた外部接続端子と、
を有する半導体装置であって、
前記配線基板は、複数の前記外部接続端子のうち、前記第１の半導体チップのコーナー部の下方に位置する第１の外部接続端子、及び該コーナー部の外側に配置された第２の外部接続端子と対向配置された応力分散用パターンを有することを特徴とする半導体装置。
【請求項２】
前記応力分散用パターンは、ベタパターンであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の半導体チップ及び前記配線基板は、それぞれ矩形とされており、
前記第１の半導体チップを前記配線基板の第１の辺側に寄せて配置し、
前記第１の辺の反対側に位置する前記配線基板の第２の辺と前記第１の半導体チップとの間に位置する前記配線基板の第１の非チップ実装領域を、前記第１の辺と前記第１の半導体チップとの間に位置する前記配線基板の第２の非チップ実装領域よりも広くし、
前記第２の辺側に配置された前記第１の電極パッドの数を、前記第１の辺側に配置された前記第１の電極パッドの数よりも多くしたことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記ランドと前記応力分散用パターンとを電気的に接続すると共に、前記第１の電極パッドと前記応力分散用パターンとをワイヤボンディング接続したことを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置。
【請求項５】
前記配線基板は、絶縁基材を有し、
前記絶縁基材の一面に、前記配線パターン及び前記応力分散用パターンを配置し、
前記絶縁基材の他面に、複数の前記ランドを配置したことを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置。
【請求項６】
前記応力分散用パターンは、前記配線パターンと同じ材料で構成され、かつ前記配線パターンと同じ厚さであることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記配線基板は、絶縁基材と、該絶縁基材の一面に設けられた第１の絶縁層と、前記絶縁基材の他面に設けられた第２の絶縁層と、を有し、
前記絶縁基材の一面に、前記応力分散用パターンを配置し、
前記第１の絶縁層の上面に、前記配線パターンを配置し、
前記第２の絶縁層の下面に、複数の前記ランドを配置したことを特徴とする請求項１なし４のうち、いずれか１項記載の半導体装置。
【請求項８】
前記第１の半導体チップ上に、前記第１の電極パッドを露出させるように、複数の第２の電極パッドを有する第２の半導体チップを設け、
前記第２の電極パッドと前記配線パターンとをワイヤボンディング接続したことを特徴とする請求項１ないし７のうち、いずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、半導体チップが搭載された配線基板（「パッケージ基板」ともいう）と、該配線基板の裏面に配置された複数のランドのそれぞれに配置されたはんだボール（外部接続端子）と、を備えた半導体装置が用いられている。
【０００３】
上記半導体装置では、配線基板に設けられたはんだボールのうち、特に、半導体チップ外延の近辺に配置されたはんだボールの破断が問題となる。
一般に、半導体チップと配線基板との間には熱膨張係数の差があるため、半導体チップと配線基板との境界に加わる応力に起因して、一部のはんだボールがダメージを受けやすい。
【０００４】
特に、半導体装置のうち、半導体チップが存在する部分と半導体チップが存在しない部分とでは熱膨張係数の差が大きいため、半導体チップのコーナー部に近接する領域ではんだボールが受けるダメージは、他の領域に設けられたはんだボールと比較して大きくなる。
したがって、半導体装置の実装信頼性を向上させるため、半導体チップのコーナー部近辺に配置されたはんだボールのダメージを軽減する方策が望まれる。
【０００５】
特許文献１には、パッケージ基板と、パッケージ基板の一方の面に搭載された半導体チップと、パッケージ基板の他方の面に形成され、配線構造を介して半導体チップと電気的に接続される複数のバンプ電極（はんだボール）と、パッケージ基板の一方の面のうち、半導体チップのコーナー部に近接する所定領域に搭載されたダミーチップと、を備えた半導体装置が開示されている。
【０００６】
また、特許文献１には、熱膨張係数が半導体チップと同一又は近似する材料を用いて、上記ダミーチップを構成することで、半導体チップのコーナー部の応力集中に起因するダメージが軽減され、半導体装置の接続信頼性が向上することが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２１２３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、近年、携帯機器等の小型化により、これらに搭載される半導体チップの小型化の要求があるが、上記特許文献１に記載の半導体装置の構成では、配線基板上に搭載された半導体チップの４つのコーナー部の近傍に複数のダミーチップを搭載するため、ダミーチップの搭載エリアを確保する必要があり、配線基板が大型化（言い換えれば、半導体装置が大型化）する恐れがあった。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、複数の第１の電極パッドを有する第１の半導体チップと、一面に配置され、前記第１の半導体チップと電気的に接続される配線パターン、及び他面に配置され、前記配線パターンと電気的に接続された複数のランドを有する配線基板と、複数の前記ランドのそれぞれに対して設けられた外部接続端子と、を有する半導体装置であって、前記配線基板は、複数の前記外部接続端子のうち、前記第１の半導体チップのコーナー部の下方に位置する第１の外部接続端子、及び該コーナー部の外側に配置された第２の外部接続端子と対向配置された応力分散用パターンを有することを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
本発明の半導体装置によれば、第１の半導体チップが実装される配線パターンに、複数の外部接続端子のうち、第１の半導体チップのコーナー部の下方に位置する第１の外部接続端子、及び該コーナー部の外側に配置された第２の外部接続端子と対向する応力分散用パターンを設けることにより、温度サイクルにより第１の外部接続端子の歪みや第１の外部接続端子への応力集中を分散させることが可能となる。
【００１１】
これにより、ダミーチップを備えた従来の半導体装置と比較して、配線基板（半導体装置）を大型化させることなく、温度サイクルに起因して、第１の半導体チップのコーナー部の下方に位置する第１の外部接続端子の破断を抑制できる。
したがって、半導体装置をマザーボード等の基板に実装する際の接続信頼性を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施の形態に係る半導体装置の平面図である。
【図２】図１に示す半導体装置のＡ−Ａ線方向の断面図である。
【図３】図１に示す半導体装置のＢ−Ｂ線方向の断面図である。
【図４】本発明の第１実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図５】本発明の第１実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図６】本発明の第１実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図７】本発明の第１実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図８】本発明の第１実施の形態に係る半導体装置の製造工程を示す断面図（その７）である。
【図９】本発明の第２実施の形態に係る半導体装置の平面図である。
【図１０】図９に示す第２の実施の形態の半導体装置のＥ−Ｅ線方向の断面図である。
【図１１】図９に示す第２の実施の形態の半導体装置のＦ−Ｆ線方向の断面図である。
【図１２】本発明の第３実施の形態に係る半導体装置の平面図である。
【図１３】図１２に示す第３の実施の形態の半導体装置のＨ−Ｈ線方向の断面図である。
【図１４】本発明の第４実施の形態に係る半導体装置の断面図である。
【図１５】本発明の第５実施の形態に係る半導体装置の断面図（その１）である。
【図１６】本発明の第５実施の形態に係る半導体装置の断面図（その２）である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【００１４】
（第１の実施の形態）
図１は、本発明の第１実施の形態に係る半導体装置の平面図である。図２は、図１に示す半導体装置のＡ−Ａ線方向の断面図であり、図３は、図１に示す半導体装置のＢ−Ｂ線方向の断面図である。
【００１５】
図１では、説明の便宜上、図２及び図３に示す封止樹脂１８の図示を省略する。また、図１では、配線基板１１の一面１１ａ側からは見ることのできない配線基板１１の他面１１ｂ側に配置された第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃ、及び応力分散用パターン２７を点線で図示する。
【００１６】
図１乃至図３を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃ（複数の外部接続端子）と、第１の半導体チップ１４と、接着部材１５と、導電性ワイヤ１７と、封止樹脂１８と、を有する。
【００１７】
配線基板１１は、絶縁基材２１と、配線パターン２２と、複数のランド２４と、貫通電極２５と、応力分散用パターン２７と、第１のソルダーレジスト２９と、第２のソルダーレジスト３１と、を有する。
絶縁基材２１は、板状とされており、平坦な面とされた一面２１ａ（配線基板１１の一面１１ａ）及び他面２１ｂ（配線基板１１の他面１１ｂ）を有する。絶縁基材２１としては、例えば、厚さが０．２ｍｍのガラスエポキシ基板を用いることができる。
【００１８】
配線パターン２２は、絶縁基材２１の一面２１ａに設けられている。配線パターン２２は、導電性ワイヤ１７（例えば、Ａｕワイヤ）の一端が接続される接続パッド部２２Ａを有する。
接続パッド部２２Ａは、第１の半導体チップ１４の実装領域を囲むように、枠状に配置されている。配線パターン２２の材料としては、例えば、Ｃｕを用いることができる。
【００１９】
複数のランド２４は、絶縁基材２１の他面２１ｂに所定の間隔でグリッドアレイ状に配置されている。ランド２４の材料としては、例えば、Ｃｕを用いることができる。
各ランド２４には、第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃのうち、いずれか１つの外部接続端子が配設されている。
ランド２４に設けられた第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃは、第２のソルダーレジスト３１の下面３１ａから下方側に突出している。
【００２０】
ここで、第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃについて説明する。
第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃは、同様な構成とされた外部接続端子であり、配線基板１１に実装される第１の半導体チップ１４に対してどこの位置に配置されるかが異なる。
【００２１】
具体的には、第１の外部接続端子１２Ａは、矩形とされた第１の半導体チップ１４の４つのコーナー部１４Ａの下方に配置された外部接続端子である。
また、第２の外部接続端子１２Ｂは、第１の半導体チップ１４の４つのコーナー部１４Ａの外側で、かつ第１の外部接続端子１２Ａの近傍に配置された外部接続端子である。
また、第３の外部接続端子１２Ｃは、第１及び第２の外部接続端子１２Ａ，１２Ｂの配設領域以外の領域に配置された外部接続端子である。
第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃとしては、例えば、はんだボールを用いる。
【００２２】
貫通電極２５は、配線パターン２２とランド２４との間に位置する絶縁基材２１を貫通するように設けられている。貫通電極２５は、一端がランド２４と接続されており、他端が配線パターン２５と接続されている。これにより、貫通電極２５は、ランド２４と配線パターン２５とを電気的に接続している。
【００２３】
応力分散用パターン２７は、絶縁基材２１の一面２１ａに設けられている。応力分散用パターン２７は、複数の外部接続端子（第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃ）のうち、第１の半導体チップ１４の４つのコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａ、及びの４つのコーナー部１４Ａの外側に配置された第２の外部接続端子１２Ｂと対向するように配置されている。
【００２４】
このように、第１の半導体チップ１４が実装される配線パターン１１に、第１の半導体チップ１４の４つのコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａ、及び４つのコーナー部１４Ａの外側に配置された第２の外部接続端子１２Ｂと対向配置された応力分散用パターン２７を設けることにより、温度サイクルにより第１の半導体チップ１４のコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａの歪みや第１の外部接続端子１２Ａへの応力集中を分散させることが可能となる。
【００２５】
これにより、ダミーチップを備えた従来の半導体装置と比較して、配線基板１１（半導体装置１０）を大型化させることなく、温度サイクルに起因して、第１の半導体チップ１４のコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａの破断を抑制できる。
したがって、半導体装置１０をマザーボード等の基板に実装する際の接続信頼性を向上させることができる。
【００２６】
応力分散用パターン２７としては、開口部や溝等の形成されていないベタパターンを用いるとよい。
このように、応力分散用パターン２７として、開口部や溝等の形成されていないベタパターンを用いることにより、開口部や溝等が形成されたパターンを使用した場合と比較して、第１の外部接続端子１２Ａの歪みや第１の外部接続端子１２Ａへの応力集中を十分に分散させることができる。
【００２７】
応力分散パターン２７の形状としては、例えば、矩形を用いることができる。また、応力分散パターン２７は、同一平面（この場合、絶縁基材２１の一面２１ａ）上に配置された配線パターン２２と同じ材料で、かつ配線パターン２２と同じ厚さに構成するとよい。
これにより、配線基板１１を製造する際、配線パターン２２と同時に形成することが可能となる。よって、応力分散パターン２７を形成する工程を別途設ける必要がなくなるため、第１の実施の形態の半導体装置１０のコストの増加を抑制できる。
【００２８】
また、温度サイクルによる応力は、配線基板１１のうち、第１の半導体チップ１４のコーナー部１４Ａとの接触した部分において大きい。
そのため、他面２１ｂではなく、絶縁基材２１の一面２１ａに、ベタパターンとされた応力分散用パターン２７を設けることで、良好に応力を分散させることができる。
【００２９】
また、複数のランド２４が形成される絶縁基材２１の他面２１ｂではなく、絶縁基材２１の一面２１ａに応力分散用パターン２７を設けることで、グリッドアレイ状に配置された複数のランド２４の配置を邪魔することなく、応力分散用パターン２７を配置することができる。
【００３０】
第１のソルダーレジスト２９は、接続パッド部２２Ａを除く配線パターン２２、及び応力分散パターン２７を覆うように、絶縁基材２１の一面２１ａに設けられている。第１のソルダーレジスト２９は、接続パッド部２２Ａを露出する開口部２９Ａを有する。
第２のソルダーレジスト３１は、絶縁基材２１の他面２１ｂに設けられている。第２のソルダーレジスト３１は、ランド２４を露出する開口部３１Ａを有する。
【００３１】
第１の半導体チップ１４は、矩形とされている。第１の半導体チップ１４は、第１の半導体チップ１４の主面１４ａの外周部に枠状に配置された複数の第１の電極パッド３４を有する。
第１の半導体チップ１４は、接着部材１５により、主面１４ａが上側となるように、第１のソルダーレジスト２９の上面２９ａの中央に接着されている。接着部材１５としては、例えば、絶縁性の接着剤や、或いはＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈｅｄ  Ｆｉｌｍ）を用いることができる。
【００３２】
第１の電極パッド３４は、導電性ワイヤ１７の他端と接続されている。これにより、第１の電極パッド３４は、導電性ワイヤ１７を介して、配線基板１１と電気的に接続されている。
つまり、第１の半導体チップ１４は、配線基板１１に対してワイヤボンディング接続されている。
【００３３】
封止樹脂１８は、第１の半導体チップ１４及び導電性ワイヤ１７を覆うように、配線基板１１上に設けられている。これにより、第１の半導体チップ１４及び導電性ワイヤ１７は、封止樹脂１８により封止されている。
封止樹脂１８の上面１８ａは、平坦な面とされている。封止樹脂１８としては、例えば、モールド樹脂を用いることができる。
【００３４】
第１の実施の形態の半導体装置によれば、第１の半導体チップ１４が実装される配線パターン１１に、第１の半導体チップ１４の４つのコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａ、及び４つのコーナー部１４Ａの外側に配置された第２の外部接続端子１２Ｂと対向配置された応力分散用パターン２７を設けることにより、温度サイクルにより第１の半導体チップ１４のコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａの歪みや第１の外部接続端子１２Ａへの応力集中を分散させることが可能となる。
【００３５】
これにより、ダミーチップを備えた従来の半導体装置と比較して、配線基板１１（半導体装置１０）を大型化させることなく、温度サイクルに起因して、第１の半導体チップ１４のコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａの破断を抑制できる。
したがって、半導体装置１０をマザーボード等の基板に実装する際の接続信頼性を向上させることができる。
【００３６】
図４乃至図８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。図４乃至図７に示す構造体の切断面、及び図８に示す半導体装置１０の切断面は、図２に示す半導体装置１０の切断面に対応している。図４〜図８において、図２に示す半導体装置１０と同一構成部分には、同一符号を付す。
【００３７】
次いで、図４乃至図８を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。
始めに、図４に示す工程では、ダイシングラインＤにより区画された複数の配線基板形成領域Ｃを有した絶縁基材４１を準備する。絶縁基材４１は、後述する図８に示す工程において、個片化されることで、複数の絶縁基材２１（図２及び図３参照）となる。つまり、絶縁基材４１は、絶縁基材２１の母材である。
【００３８】
次いで、各配線基板形成領域Ｃに、周知の手法により、絶縁基材４１の一面４１ａ（絶縁基材２１の一面２１ａ）に配置された配線パターン２２、応力分散用パターン２７（図示せず）、及び第１のソルダーレジスト２９と、絶縁基材４１の他面４１ｂ（絶縁基材２１の他面２１ａ）に配置された複数のランド２４及び第２のソルダーレジスト３１と、絶縁基材４１を貫通する貫通電極２５と、を形成する。
これにより、複数の配線基板形成領域Ｃのそれぞれに配線基板１１が形成された配線母基板４２が形成される。この段階では、複数の配線基板１１は、連結されており、個片化されていない。
【００３９】
また、図４に示す工程では、サブトラクティブ法またはセミアディティブ法により、絶縁基材４１の一面４１ａに、Ｃｕ膜よりなる配線パターン２２及び応力分散用パターン２７を一括形成する。
このように、複数の配線基板１１（配線母基板４２）を製造する際、サブトラクティブ法またはセミアディティブ法により、配線パターン２２及び応力分散用パターン２７を一括形成することで、応力分散用パターン２７を形成する工程を別途設ける必要がなくなるため、第１の実施の形態の半導体装置１０のコストの増加を抑制できる。
【００４０】
次いで、図５に示す工程では、複数の第１の半導体チップ１４を準備しておき、各配線基板１１の中央に位置する第１のソルダーレジスト２９の上面２９ａに、主面１４ａが上側となるように、接着部材１５により第１の半導体チップ１４を接着する。
その後、ワイヤボンディング装置（図示せず）を用いて、第１の電極パッド３４と接続パッド部２２Ａとを電気的に接続する導電性ワイヤ１７（例えば、Ａｕワイヤ）を形成する。これにより、第１の半導体チップ１４と配線基板１１とがワイヤボンディング接続される。
【００４１】
次いで、図６に示す工程では、複数の半導体チップ１４及び導電性ワイヤ１７を封止し、かつ上面１８ａが平坦な面とされた封止樹脂１８を形成する。封止樹脂１８は、例えば、トランスファーモールド法により形成することができる。
【００４２】
次いで、図７に示す工程では、配線母基板４２に設けられた複数のランド２４に、第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃ（第１及び第２の外部接続端子１２Ａ，    １２Ｂは図示せず）のうち、いずれか１つの外部接続端子を形成する。
これにより、各配線基板形成領域Ｃに、半導体装置１０が形成されるが、この段階では、複数の半導体装置１０は、連結されており、個片化されていない。
【００４３】
次いで、図８に示す工程では、ダイシングラインＤに沿って、図７に示す構造体を切断することで、個片化された複数の半導体装置１０が製造される。
【００４４】
第１の実施の形態の半導体装置の製造方法によれば、応力分散用パターン２７を形成する工程を別途設けることなく、応力分散用パターン２７を形成することが可能なため、第１の実施の形態の半導体装置１０の製造工程を煩雑にすることなく、温度サイクルに起因して、第１の半導体チップ１４のコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａが破断することを抑制できる。つまり、半導体装置１０の歩留まりを向上させることができる。
【００４５】
（第２の実施の形態）
図９は、本発明の第２実施の形態に係る半導体装置の平面図である。図１０は、図９に示す第２の実施の形態の半導体装置のＥ−Ｅ線方向の断面図であり、図１１は、図９に示す第２の実施の形態の半導体装置のＦ−Ｆ線方向の断面図である。
【００４６】
図９では、説明の便宜上、図１０及び図１１に示す封止樹脂１８の図示を省略する。また、図９では、配線基板５１の一面５１ａ側からは見ることのできない配線基板５１の他面５１ｂ側に配置された第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃ、及び応力分散用パターン２７を点線で図示する。
また、図９〜図１１において、第１の半導体装置１０と同一構成部分には、同一符号を付す。
【００４７】
図９乃至図１１を参照するに、第２の実施の形態の半導体装置５０は、配線基板５１と、第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃ（複数の外部接続端子）と、第１の半導体チップ５２と、接着部材１５と、導電性ワイヤ１７と、封止樹脂１８と、を有する。
【００４８】
配線基板５１は、配線基板５１の中央ではなく、配線基板５１の第１の辺５１−１側に第１の半導体チップ５２が実装可能なように、第１の実施の形態の配線基板１１に設けられた配線パターン２２、貫通電極２５、及び応力分散用パターン２７を配置すると共に、配線基板５１の第１の辺５１−１側よりも該第１の辺５１−１と対向する配線基板５１の第２の辺５１−２側に多くの数の接続パッド部２２を配置したこと以外は、配線基板１１と同様な構成とされている。
【００４９】
応力分散用パターン２７は、第１の半導体チップ５２の４つのコーナー部５２Ａの直下に配置される第１の外部接続端子１２Ａと、第１の外部接続端子１２Ａの外側（言い換えれば、コーナー部５２Ａの外側）に配置された第２の外部接続端子１２Ｂと対向するように絶縁基材２１の一面２１ａに配置されている。
【００５０】
第１の半導体チップ５２は、矩形とされており、対向する２辺５２−１，５２−２のみに、第１の電極パッド３４を配置したこと以外は、第１の実施の形態で説明した第１の半導体チップ１４と同様な構成とされている。
また、第１の半導体チップ５２の１辺５２−２（第２の辺５１−２側に位置する辺）に配置された第１の電極パッド３４の数は、第１の半導体チップ５２の１辺５２−１（第１の辺５１−１側に位置する辺）に配置された第１の電極パッド３４の数よりも多くなるように構成されている。
【００５１】
第１の半導体チップ５２は、主面５２ａが上側となり、かつ第１の半導体チップ５２の１辺５２−１が配線基板５１の第１の辺５１−１に近接するように、接着部材１５により、第１のソルダーレジスト２９の上面２９ａに接着されている。
言い換えれば、配線基板５１の第１の辺５１−１側に寄せた状態で、配線基板５１に第１の半導体チップ５２が実装されている。
【００５２】
これにより、配線基板５１の第２の辺５１−２と第１の半導体チップ５２との間に位置する配線基板の第１の非チップ実装領域Ｇ１は、配線基板５１の第１の辺５１−１と第１の半導体チップ５２との間に位置する配線基板５１の第２の非チップ実装領域Ｇ２よりも広くなるように構成されている（図９参照）。
【００５３】
第２の実施の形態の半導体装置によれば、配線基板５１の第１の辺５１−１側に寄せた状態で、配線基板５１に第１の半導体チップ５２を実装し、配線基板５１の第２の辺５１−２と第１の半導体チップ５２との間に位置する配線基板５１の第１の非チップ実装領域Ｇ１を第２の非チップ実装領域Ｇ２よりも広くすると共に、第２の辺５１−２側に位置する第１の半導体チップ５２に数多くの第１の電極パッド３４を配置することにより、第１の非チップ実装領域Ｇ１に位置する絶縁基材２１の一面２１ａに十分な配線スペース（言い換えれば、配線パターン２２を配置するためのスペース）を確保することが可能となる。
これにより、第１の非チップ実装領域Ｇ１に配置される配線パターン２２間の間隔を広くすることが可能となるので、配線パターン２２間のショートのリスクを低減できる。
【００５４】
なお、第２の実施の形態の半導体装置５０は、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
具体的には、ダミーチップを備えた従来の半導体装置と比較して、配線基板５１（半導体装置５０）を大型化させることなく、温度サイクルに起因して、第１の半導体チップ５２のコーナー部５２Ａの下方に位置する第１の外部接続端子１２Ａが破断することを抑制できる。したがって、半導体装置５０をマザーボード等の基板に実装する際の接続信頼性を向上させることができる。
【００５５】
また、上記構成とされた第２の実施の形態の半導体装置５０は、先に説明した第１の実施の形態の半導体装置１０の製造方法と同様な手法により製造することができ、第１の実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。
【００５６】
（第３の実施の形態）
図１２は、本発明の第３実施の形態に係る半導体装置の平面図である。図１３は、図１２に示す第３の実施の形態の半導体装置のＨ−Ｈ線方向の断面図である。
【００５７】
図１２では、説明の便宜上、図１３に示す封止樹脂１８の図示を省略する。また、図１２では、配線基板１１の一面１１ａ側からは見ることのできない配線基板１１の他面１１ｂ側に配置された第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃ、及び応力分散用パターン２７を点線で図示する。
また、図１２及び図１３において、第１の半導体装置１０と同一構成部分には、同一符号を付す。
【００５８】
図１２及び図１３を参照するに、第３の実施の形態の半導体装置６０は、第１の実施の形態の半導体装置１０に設けられた開口部２９Ａにより応力分散用パターン２７の一部２７Ａを露出させ、導電性ワイヤ１７により、応力分散用パターン２７の一部２７Ａと第１の電極パッド３４とを電気的に接続し、かつ貫通電極２５を介して、応力分散用パターン２７と第１の外部接続端子１２Ａが設けられたランド２４とを電気的に接続させたこと以外は、半導体装置１０と同様な構成とされている。
【００５９】
これにより、応力分散用パターン２７を、接続パッドを有した配線として機能させることができる。また、応力分散用パターン２７が電気的に接続される第１の外部接続端子１２Ａとしては、例えば、電源用外部接続端子やグラウンド用外部接続端子を用いることができる。
【００６０】
第３の実施の形態の半導体装置によれば、応力分散用パターン２７の一部２７Ａと第１の電極パッド３４とを電気的に接続し、かつ貫通電極２５を介して、応力分散用パターン２７と第１の外部接続端子１２Ａが設けられたランド２４とを電気的に接続させることで、応力分散用パターン２７を、接続パッドを有した配線として機能させることができる。
【００６１】
なお、第３の実施の形態の半導体装置６０は、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
具体的には、ダミーチップを備えた従来の半導体装置と比較して、配線基板１１（半導体装置６０）を大型化させることなく、温度サイクルに起因して、第１の半導体チップ１４のコーナー部１４Ａの下方に位置する第１の外部接続端子１２Ａが破断することを抑制できる。したがって、半導体装置６０をマザーボード等の基板に実装する際の接続信頼性を向上させることができる。
【００６２】
また、上記構成とされた第３の実施の形態の半導体装置６０は、先に説明した第１の実施の形態の半導体装置１０の製造方法と同様な手法により製造することができ、第１の実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。
【００６３】
（第４の実施の形態）
図１４は、本発明の第４実施の形態に係る半導体装置の断面図である。図１４において、先に説明した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００６４】
図１４を参照するに、第４の実施の形態の半導体装置７０は、第１の実施の形態の半導体装置１０を構成する配線基板１１の替わりに、配線基板７１を有したこと以外は、半導体装置１０と同様に構成される。
【００６５】
配線基板７１は、第１の実施の形態で説明した配線基板１１の構成に、さらに、第１の絶縁層７３、第２の絶縁層７４、第１の配線パターン７６、及び第２の配線パターン７７を設け、かつ配線パターン２２、複数のランド２４、第１のソルダーレジスト２９、及び第２のソルダーレジスト３１の配設位置を配線基板１１とは異ならせたこと以外は、配線基板１１と同様に構成される。
【００６６】
第１の絶縁層７３は、絶縁基材２１の一面２１ａに配置された応力分散用パターン２７を覆うように、絶縁基材２１の一面２１ａに設けられている。
配線パターン２２は、第１の絶縁層７３の上面７３ａ（配線基板７１の一面７１ａ）に設けられている。
つまり、配線パターン２２は、応力分散用パターン２７とは異なるレイヤー（階層）に配置されている。
【００６７】
第１の配線パターン７６は、第１の絶縁層７３に内設されており、一端が配線パターン２２と接続され、他端が貫通電極２５の上端と接続されている。これにより、配線パターン２２は、第１の配線パターン７６を介して、貫通電極２５と電気的に接続されている。
【００６８】
第１のソルダーレジスト２９は、接続パッド部２２Ａを除いた配線パターン２２を覆うように、第１の絶縁層７３の上面７３ａに設けられている。第１のソルダーレジスト２９の上面２９ａには、接着部材２５により、第１の半導体チップ１４が接着されている。
また、導電性ワイヤ１７を介して、第１の電極パッド３４と接続パッド部２２Ａとが電気的に接続されている。
【００６９】
第２の絶縁層７４は、絶縁基材２１の他面２１ｂを覆うように設けられている。複数のランド２４は、第２の絶縁層７４の下面７４ａ（配線基板７１の他面７１ｂ）に設けられている。
第２のソルダーレジスト３１は、複数のランド２４を露出するように、第２の絶縁層７４の下面７４ａに設けられている。
【００７０】
第２の配線パターン７７は、第２の絶縁層７４に内設されており、一端が貫通電極２５の下端と接続され、他端がランド３４と接続されている。これにより、ランド３４は、第２の配線パターン７７を介して、貫通電極２５と電気的に接続されている。
ランド２４に設けられた第１乃至第３の外部接続端子１２Ａ，１２Ｂ，１２Ｃは、第２の絶縁層７４の下面７４ａから突出している。
【００７１】
このように、絶縁基材２１の一面２１ａに第１の絶縁層７３を設け、応力分散用パターン２７と配線パターン２２とを異なるレイヤーに配置した第４の実施の形態の半導体装置７０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
【００７２】
（第５の実施の形態）
図１５及び図１６は、本発明の第５実施の形態に係る半導体装置の断面図であり、図１６は、図１５とは異なる切断位置で第５の実施の形態の半導体装置８０を切断した際の断面図である。
図１５及び図１６において、先に説明した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００７３】
図１５及び図１６を参照するに、第５の実施の形態の半導体装置８０は、第１の実施の形態の半導体装置１０を構成する配線基板１１の替わりに、配線基板８１を設けると共に、第１の半導体チップ１４上に第２の半導体チップ８３を搭載した以外は、半導体装置１０と同様に構成される。
【００７４】
配線基板８１は、第１の実施の形態で説明した配線基板１１に設けられた配線パターン２２の替わりに、配線パターン９１〜９３を設けた以外は、配線基板１１と同様に構成される。
配線パターン９１〜９３は、応力分散用パターン２７が形成された絶縁基材２１の一面２１ａ（配線基板８１の一面８１ａ）に設けられている。
配線パターン９１は、第１のソルダーレジスト２９から露出された接続パッド部９１Ａを有する。接続パッド部９１Ａは、導電性ワイヤ１７，８５（例えば、Ａｕワイヤ）と接続されている。
【００７５】
接続パッド部９１Ａは、導電性ワイヤ１７を介して、第１の半導体チップ１４の第１の電極パッド３４と電気的に接続されると共に、導電性ワイヤ８５を介して、第２の半導体チップ８３の第２の電極パッド９６と電気的に接続されている。
また、配線パターン９１は、貫通電極２５を介して、ランド３４と電気的に接続されている。
【００７６】
配線パターン９２は、第１のソルダーレジスト２９から露出された接続パッド部９２Ａを有する。接続パッド部９２Ａは、導電性ワイヤ１７と接続されている。
接続パッド部９２Ａは、導電性ワイヤ１７を介して、第１の半導体チップ１４の第１の電極パッド３４と電気的に接続されている。また、配線パターン９２は、貫通電極２５を介して、ランド３４と電気的に接続されている。
【００７７】
配線パターン９３は、第１のソルダーレジスト２９から露出された接続パッド部９３Ａを有する。接続パッド部９３Ａは、導電性ワイヤ８５と接続されている。
接続パッド部９３Ａは、導電性ワイヤ８５を介して、第２の半導体チップ８３の第２の電極パッド９６と電気的に接続されている。また、配線パターン９２は、貫通電極２５を介して、ランド３４と電気的に接続されている。
【００７８】
このように、配線基板８１が応力分散用パターン２７を有すると共に、配線基板８１に対してワイヤボンディング接続された第１の半導体チップ１４上に、配線基板８１に対してワイヤボンディング接続される第２の半導体チップ８３が搭載された第５の実施の形態の半導体装置８０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
【００７９】
つまり、応力分散用パターン２７を第５実施の形態の半導体装置８０のようなＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）タイプの半導体装置に適用してもよい。
この場合、第１の半導体チップ１４の上段に積層される第２の半導体チップ８３の４つのコーナー部８３Ａの下方には応力分散用パターン２７を配置しなくてもよい。
【００８０】
なお、図９では、一例として、第１の半導体チップ１４上に、１つの半導体チップ（この場合、第２の半導体チップ８３）のみを搭載した場合を例に挙げて説明したが、第１の半導体チップ１４上に、２つ以上の半導体チップを積み重ねて搭載してもよい。
【００８１】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００８２】
例えば、第２の実施の形態の半導体装置５０において、開口部２９Ａの近傍に位置する応力分散用パターン２７の一部を露出させ、導電性ワイヤ１７により、開口部２９Ａから露出された応力分散用パターン２７の一部と第１の電極パッド３４とを電気的に接続してもよい。この場合、第３の実施の形態の半導体装置６０と同様な効果を得ることができる。
【００８３】
また、第４の実施の形態の半導体装置７０において、第１のソルダーレジスト２９から応力分散用パターン２７の一部を露出させ、導電性ワイヤ１７により、第１のソルダーレジスト２９から露出された応力分散用パターン２７の一部と第１の電極パッド３４とを電気的に接続してもよい。この場合、第３の実施の形態の半導体装置６０と同様な効果を得ることができる。
【００８４】
また、第５の実施の形態の半導体装置８０において、第１のソルダーレジスト２９から応力分散用パターン２７の一部を露出させ、導電性ワイヤ１７及び／または導電性ワイヤ８５により、第１のソルダーレジスト２９から露出された応力分散用パターン２７の一部と第１の電極パッド３４及び／または第２の電極パッド９６とを電気的に接続してもよい。この場合、第３の実施の形態の半導体装置６０と同様な効果を得ることができる。
【００８５】
さらに、第３乃至第５の実施の形態の半導体装置６０，７０，８０において、第２の実施の形態の半導体装置５０（図９参照）のように、第２の非チップ実装領域Ｇ２よりも第１の非チップ実装領域Ｇ１を広く構成してもよい。
【産業上の利用可能性】
【００８６】
本発明は、半導体装置に適用可能である。
【符号の説明】
【００８７】
１０，５０，６０，７０，８０…半導体装置、１１，５１，７１，８１…配線基板、１１ａ，２１ａ，４２ａ，５１ａ，７１ａ，８１ａ…一面、１１ｂ，２１ｂ，４２ｂ，５１ｂ，７１ｂ，８１ｂ…他面、１２Ａ…第１の外部接続端子、１２Ｂ…第２の外部接続端子、１２Ｃ…第３の外部接続端子、１４，５２…第１の半導体チップ、１４ａ…主面、１４Ａ，５２Ａ，８３Ａ…コーナー部、１５…接着部材、１７，８５…導電性ワイヤ、１８…封止樹脂、１８ａ，２９ａ，５２ａ，７３ａ…上面、２１，４１…絶縁基材、２２，９１〜９３…配線パターン、２２Ａ，９１Ａ，９２Ａ，９３Ａ…接続パッド部、２４…ランド、２５…貫通電極、２７…応力分散用パターン、２７Ａ…一部、２９…第１のソルダーレジスト、２９Ａ，３１Ａ…開口部、３１…第２のソルダーレジスト、３１ａ，７４ａ…下面、３４…第１の電極パッド、４２…配線母基板、５１−１…第１の辺、５１−２…第２の辺、５２−１，５２−２…１辺、７３…第１の絶縁層、７４…第２の絶縁層、７６…第１の配線パターン、７７…第２の配線パターン、８３…第２の半導体チップ、９６…第２の電極パッド、Ｃ…配線基板形成領域、Ｄ…ダイシングライン、Ｇ１…第１の非チップ実装領域、Ｇ２…第２の非チップ実装領域
【図１】
2013149744.tif 000003
【図２】
2013149744.tif 000004
【図３】
2013149744.tif 000005
【図４】
2013149744.tif 000006
【図５】
2013149744.tif 000007
【図６】
2013149744.tif 000008
【図７】
2013149744.tif 000009
【図８】
2013149744.tif 000010
【図９】
2013149744.tif 000011
【図１０】
2013149744.tif 000012
【図１１】
2013149744.tif 000013
【図１２】
2013149744.tif 000014
【図１３】
2013149744.tif 000015
【図１４】
2013149744.tif 000016
【図１５】
2013149744.tif 000017
【図１６】
2013149744.tif 000018