(57)【要約】【課題】過入力信号からＦＥＴ素子の破損を防止すること。【解決手段】本実施形態に係る過入力保護回路装置は、入力信号を増幅して出力するデプレッション型ＦＥＴ２と、ＦＥＴ２のゲート側に接続され、ＦＥＴ２に印加されるゲート電圧１をオン／オフするゲート側スイッチ９と、ＦＥＴ２のドレイン側に接続され、ＦＥＴ２に印加されるドレイン電圧４をオン／オフするドレイン側スイッチ１０と、入力信号を検波するカプラ１３及び検波器５と、検波器５から出力される検波電圧を基準電圧８と比較し、検波電圧が基準電圧８を超えた場合にゲート側スイッチ９およびドレイン側スイッチ１０によりゲート電圧１およびドレイン電圧４を遮断するコンパレータ７と、ＦＥＴ２のゲート側に接続される抵抗１１およびコンデンサ１２とを具備し、抵抗１１とコンデンサ１２とで決定される時定数によってゲート電圧１を一定時間保持するものである。【選択図】図１
2013162297.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力するデプレッション型ＦＥＴ（Field Effect Transistor）と、
前記ＦＥＴのゲート側に接続され、前記ＦＥＴに印加されるゲート電圧をオン／オフするゲート側スイッチと、
前記ＦＥＴのドレイン側に接続され、前記ＦＥＴに印加されるドレイン電圧をオン／オフするドレイン側スイッチと、
前記入力信号を検波する検波器と、
前記検波器から出力される検波電圧を基準電圧と比較し、前記検波電圧が基準電圧を超えた場合に前記ゲート側スイッチおよび前記ドレイン側スイッチにより前記ゲート電圧および前記ドレイン電圧を遮断するコンパレータと、
前記ＦＥＴのゲート側に接続される抵抗およびコンデンサと
を具備し、
前記抵抗と前記コンデンサとで決定される時定数によって前記ゲート電圧を一定時間保持することを特徴とする過入力保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、過入力信号からＦＥＴ素子を保護する過入力保護回路に関する。
【背景技術】
【０００２】
地上デジタル放送などの放送分野においては、無線基地局からユーザへコンテンツを提供するために、必要なデータを無線信号を用いて送信している。この時、無線基地局にて予め無線信号の信号レベルを増幅する必要がある。通常、無線信号を増幅する際は、ＧａＮ−ＨＥＭＴ（Gallium Nitride-High Electron Mobility Transistor）やＬＤＭＯＳ  ＦＥＴ（Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor）などの電力増幅素子が利用されている。
【０００３】
ここで、ＧａＮ−ＨＥＭＴはＬＤＭＯＳ−ＦＥＴに比べていまだ高価であり、ＦＥＴ動作時において異常が発生した場合、ＦＥＴが破損する可能性があり、利用する際は十分留意が必要である。ＦＥＴが破損する原因の一つとして、過大なレベルの無線信号が入力される場合が挙げられる。そのため、過入力信号時にＦＥＴを保護する為に、保護回路を搭載することが重要である。また、ＧａＮ−ＨＥＭＴはデプレッション型ＦＥＴであるため、ドレイン電圧を印加する前にゲート電圧を負電圧に予め設定しておく必要が有る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２６６１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来技術では、過入力信号が検知された後、ドレイン電圧がオフされる前にゲート電圧が０Ｖとなり、ＧａＮ−ＨＥＭＴに過ドレイン電流が発生し、ＧａＮ−ＨＥＭＴを破損するという問題があった。
【０００６】
本実施形態の目的は、過入力信号からＦＥＴ素子の破損を防止する過入力保護回路を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態に係る過入力保護回路は、入力信号を増幅して出力するデプレッション型ＦＥＴと、前記ＦＥＴのゲート側に接続され、前記ＦＥＴに印加されるゲート電圧をオン／オフするゲート側スイッチと、前記ＦＥＴのドレイン側に接続され、前記ＦＥＴに印加されるドレイン電圧をオン／オフするドレイン側スイッチと、前記入力信号を検波する検波器と、前記検波器から出力される検波電圧を基準電圧と比較し、前記検波電圧が基準電圧を超えた場合に前記ゲート側スイッチおよび前記ドレイン側スイッチにより前記ゲート電圧および前記ドレイン電圧を遮断するコンパレータと、前記ＦＥＴのゲート側に接続される抵抗およびコンデンサとを具備し、前記抵抗と前記コンデンサとで決定される時定数によって前記ゲート電圧を一定時間保持するものである。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係る過入力保護回路の構成例を示す図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら本実施形態に係る過入力保護回路を説明する。
【００１０】
図１は、本実施形態に係る過入力保護回路の構成例である。
【００１１】
図１において、ＲＦ（Radio Frequency）信号が入力端子から入力され、ＧａＮ−ＨＥＭＴ等のデプレッション型ＦＥＴ２によりＲＦ信号が増幅され出力端子に出力される。入力側にゲート電圧１、出力側にドレイン電圧４が印加される。ゲート側スイッチ９は、デプレッション型ＦＥＴ２のゲート側に抵抗１１およびコンデンサ１２を介して接続され、デプレッション型ＦＥＴ２に印加されるゲート電圧１をオン／オフする事ができる。ドレイン側スイッチ１０は、デプレッション型ＦＥＴ２のドレイン側にコンデンサ３を介して接続され、デプレッション型ＦＥＴ２に印加されるドレイン電圧４をオン／オフする事ができる。ＲＦ信号を検波する検波回路は、カプラ１３、検波用ダイオード５と終端器６とを有する。コンパレータ７は、検波用ダイオード５から出力される検波電圧と基準電圧８とを比較し、過入力が検知されると、ゲート側スイッチ９およびドレイン側スイッチ１０によりゲート電圧１およびドレイン電圧４を遮断する。
【００１２】
ここで、ゲート電圧１が印加された場合、コンデンサ１２に電荷がチャージされる。そして、過入力を検知した場合、ゲート側においてコンデンサ１２と抵抗１１とでＣＲ時定数を持たせることが出来るため、ドレイン電圧４がゼロになるまでゲート側は電荷を保持しデプレッション型ＦＥＴ２の過入力の発生を抑えることが出来る。
【００１３】
以上述べたように上記実施形態によれば、ゲート電極に抵抗Ｒと大容量コンデンサＣの回路を設けることにより、ドレイン電圧がオフされる間、ゲート電圧に電荷を持たせることができる。なお、抵抗Ｒと大容量コンデンサＣは、ドレイン電圧がオフする時間に対応して決定される。したがって、ゲート電圧がゼロになる前にドレイン電圧をオフすることができ、ＦＥＴの過ドレイン電流を阻止し、ＦＥＴ破損を防ぐ事ができる。
【００１４】
なお、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００１５】
１…ゲート電圧、２…デプレッション型ＦＥＴ、３…コンデンサ、４…ドレイン電圧、５…検波用ダイオード、６…終端器、７…コンパレータ、８…基準電圧、９…ゲート側スイッチ、１０…ドレイン側スイッチ、１１…抵抗、１２…コンデンサ、１３…カプラ。
【図１】
2013162297.tif 000003