(57)【要約】【課題】メモリの救済と特性調整とをグループ単位で行う。【解決手段】半導体集積回路装置（１０）は、複数のメモリに対して予め設定された救済グループ毎に、グループ毎救済可否情報とグループ毎救済コードを生成するＢＩＳＴ回路（１７）と、複数のメモリに対して予め設定された特性調整グループ毎の調整コードを求めるための調整コード制御回路（１５）と、救済可能グループについての救済コード及び調整コードが設定される制御回路（１３）とを含む。上記調整コード制御回路は、上記グループ毎救済可否情報に基づいて、救済不可とされる救済不可グループについての調整コードを変更し、上記ＢＩＳＴ回路は、上記調整コード制御回路による調整コード変更後に、再びグループ毎救済可否情報とグループ毎救済コードを生成する。上記メモリの救済と特性調整とをグループ単位で行うことができる。【選択図】図１
2013149308.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリに対して予め設定された救済グループ毎に、グループ毎救済可否情報とグループ毎救済コードを生成するＢＩＳＴ回路と、
複数のメモリに対して予め設定された特性調整グループ毎の調整コードを求めるための調整コード制御回路と、
救済可能グループについての救済コード及び調整コードが設定される制御回路と、を含み、
上記調整コード制御回路は、上記グループ毎救済可否情報に基づいて、救済不可とされる救済不可グループについての調整コードを変更し、
上記ＢＩＳＴ回路は、上記調整コード制御回路による調整コード変更後に、再びグループ毎救済可否情報とグループ毎救済コードを生成する半導体集積回路装置。
【請求項２】
上記調整コード制御回路は、更新用調整コードが保持される更新用調整コードレジスタと、
上記グループ毎救済可否情報が保持される救済可否情報保持レジスタと、
上記更新用調整コードレジスタに保持された更新用調整コードを、グループ毎救済可否情報に従って選択することによって、上記調整コードを更新するためのセレクタと、を含む請求項１記載の半導体集積回路装置。
【請求項３】
上記ＢＩＳＴ回路は、上記救済グループに対応して配置された複数の救済解析回路を含み、
上記救済解析回路は、自己診断テストによりグループ毎救済可否情報とグループ毎救済コードとを生成する請求項２記載の半導体集積回路装置。
【請求項４】
上記救済グループは、上記メモリの欠陥密度の観点でグループ分けされ、上記特性調整グループは、上記救済グループのグループ分けとは異なる観点でグループ分けされた請求項３記載の半導体集積回路装置。
【請求項５】
複数のメモリに対して予め設定された救済グループ毎に、グループ毎救済可否情報とグループ毎救済コードを生成するＢＩＳＴ回路と、
複数のメモリに対して予め設定された特性調整グループ毎の調整コードを求めるための調整コード制御回路と、
救済可能グループについての救済コード及び調整コードが設定される制御回路と、を含み、
上記調整コード制御回路は、上記グループ毎救済可否情報に基づいて、救済不可とされる救済不可グループについての調整コードを変更し、
上記ＢＩＳＴ回路は、上記調整コード制御回路による調整コード変更後に、再びグループ毎救済可否情報とグループ毎救済コードを生成する半導体集積回路装置の設計自動化プログラムであって、
上記半導体集積回路装置のネットリスト、上記半導体集積回路装置に搭載される上記メモリについての情報、ＢＩＳＴインタフェース情報、特性調整グループ情報、及び救済グループ情報が与えられることで、特性調整考慮ＢＩＳＴ付ネットリスト及びＢＩＳＴ実装情報を生成する第１処理と、
上記特性調整考慮ＢＩＳＴ付ネットリスト、上記ＢＩＳＴ実装情報、及び上記調整コードの設定値及び優先順位に基づいてＢＩＳＴパタンを生成する第２処理と、をコンピュータに実行させる設計自動化プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置、さらには半導体集積回路装置の救済技術に関する。
【背景技術】
【０００２】
ＢＩＳＴ（Build-In Self Test）は、テスト容易化設計技術の一つとされ、テスト・パタンが発生され、当該パタンに基づくテスト結果と期待値とが照合されることで、自己診断テストが可能とされる。
【０００３】
特許文献１には、救済回路を備える半導体記憶装置において、救済モード及び／又はタイミング調整量に応じて設定されるモード・調整フューズ群を持つメモリが記載されている（明細書段落００２１）。
【０００４】
特許文献２には、加工及び欠陥起因の不良と、特性起因の不良との両方に対して救済可能なメモリが記載されている（明細書段落００６４）。
【０００５】
特許文献３には、同一チップに搭載されたＲＡＭの仕様に併せてテスト及び救済するために、自己診断テスト（ＢＩＳＴ）、内蔵自己修復（ＢＩＳＲ）回路及びヒューズ納入による自動設計手法を用いることが記載されている（明細書段落００１４，００１６）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２２６３８９号公報
【特許文献２】特開２０１０−１７０５９５号公報
【特許文献３】特開２０１０−２６７３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体プロセスの微細化や、半導体集積回路の低消費電力化に伴い、メモリ容量（セル数）が増加し、メモリセルの欠陥が増加する。メモリセルの欠陥増加は、歩留低下要因になる。また、メモリ種や製造起因のチップ内トランジスタ特性ばらつきが大きくなることで、メモリ特性悪化や、メモリ歩留り低下につながる。
【０００８】
これに対して、一般に知られるメモリ救済技術では、メモリ容量増加に対するメモリセル欠陥を救済することは可能であるが、トランジスタの特性ばらつきによる歩留低下を回避することはできない。
【０００９】
特許文献１記載の技術では、ＤＲＡＭ／ＳＲＡＭチップを想定しており、多数若しくは多種のＲＡＭが搭載された半導体集積回路装置における救済を意図していない。
【００１０】
特許文献２記載の技術は、欠陥起因不良と特性起因不良の両方に対する救済を実現するメモリ救済方式であるが、特性起因不良の救済の単位として、全ＲＡＭ同一制御の場合と各ＲＡＭ独立制御の例が記載されており、特性起因不良の救済の単位として、ＲＡＭ種や周波数、レイアウト的な隣接度等の観点で分割されたグループで制御するものではない。
【００１１】
特許文献３記載の技術では、特性起因不良の救済が考慮されていないので、欠陥起因不良と特性起因不良とが同一のＲＡＭに存在する場合の救済ができない。
【００１２】
本発明の目的は、複数のメモリに対して救済グループと特性調整グループとを設定することによって、上記メモリの救済と特性調整とをグループ単位で行うための技術を提供することにある。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１５】
すなわち、複数のメモリに対して予め設定された救済グループ毎に、グループ毎救済可否情報とグループ毎救済コードを生成するＢＩＳＴ回路（１７）と、複数のメモリに対して予め設定された特性調整グループ毎の調整コードを求めるための調整コード制御回路（１５）と、救済可能グループについての救済コード及び調整コードが設定される制御回路（１３）とを含んで半導体集積回路装置（１０）を形成する。上記調整コード制御回路は、上記グループ毎救済可否情報に基づいて、救済不可とされる救済不可グループについての調整コードを変更し、上記ＢＩＳＴ回路は、上記調整コード制御回路による調整コード変更後に、再びグループ毎救済可否情報とグループ毎救済コードを生成する。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、複数のメモリに対して救済グループと特性調整グループとを設定することによって、上記メモリの救済と特性調整とをグループ単位で行うことができる。
【図面の簡単な説明】
【００１８】
【図１】本発明にかかる半導体集積回路装置の一例とされるＩＣの構成例ブロック図である。
【図２】図１に示されるＩＣに含まれる調整コード制御回路の構成例ブロック図である。
【図３】図１に示されるＩＣにおける救済動作のフローチャートである。
【図４】図１に示されるＩＣにおける救済動作の説明図である。
【図５】本発明にかかる半導体集積回路装置の一例とされるＩＣの別の構成例ブロック図である。
【図６】図５に示されるＩＣにおける救済動作の説明図である。
【図７】図１又は図５に示されるＩＣへのＢＩＳＴ実装及びＢＩＳＴパタン生成の説明図である。
【図８】設計自動化プログラムを実行するコンピュータシステムの構成例ブロック図である。
【発明を実施するための形態】
【００１９】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２０】
〔１〕本発明の代表的な実施の形態に係る半導体集積回路装置（１０）は、複数のメモリに対して予め設定された救済グループ毎に、グループ毎救済可否情報とグループ毎救済コードを生成するＢＩＳＴ回路（１７）と、複数のメモリに対して予め設定された特性調整グループ毎の調整コードを求めるための調整コード制御回路（１５）と、救済可能グループについての救済コード及び調整コードが設定される制御回路（１３）とを含む。上記調整コード制御回路は、上記グループ毎救済可否情報に基づいて、救済不可とされる救済不可グループについての調整コードを変更し、上記ＢＩＳＴ回路は、上記調整コード制御回路による調整コード変更後に、再びグループ毎救済可否情報とグループ毎救済コードを生成する。
【００２１】
上記構成によれば、上記グループ毎救済可否情報に基づいて、救済不可とされる救済不可グループについての調整コードが変更され、その調整コード変更後に、再びグループ毎救済可否情報とグループ毎救済コードの生成が行われる。これによって、上記メモリの救済と特性調整とをグループ単位で行うことができる。上記メモリの救済と特性調整とをグループ単位で行うことにより、救済コードや調整コードを複数のメモリで共有できるため、救済コードや調整コードを記憶するための記憶エリアの低減を図ることができる。
【００２２】
〔２〕上記〔１〕において、上記調整コード制御回路は、更新用調整コードが保持される更新用調整コードレジスタ（１５０）と、上記グループ毎救済可否情報が保持される救済可否情報保持レジスタ（１５７，１５８，１５９）と、上記更新用調整コードレジスタに保持された更新用調整コードを、グループ毎救済可否情報に従って選択するためのセレクタ（１５１，１５２，１５３）とを含んで、容易に構成することができる。
【００２３】
〔３〕上記〔２〕において、上記ＢＩＳＴ回路は、上記救済グループに対応して配置された複数の救済解析回路（ＫＧｒ１，ＫＧｒ２，ＫＧｒ３又はＫＧｒ１，ＫＧｒ２Ａ，ＫＧｒ２Ｂ，ＫＧｒ３Ａ，ＫＧｒ３Ｂ）を含む。上記救済解析回路は、ＢＩＳＴ（自己診断テスト）によりグループ毎救済可否情報とグループ毎救済コードとを生成する。
【００２４】
〔４〕上記〔３〕において、上記救済グループは、上記メモリの欠陥密度の観点でグループ分けし、上記特性調整グループは、上記救済グループのグループ分けとは異なる観点でグループ分けすることができる。特性調整グループと救済グループとで、グループ分けの観点が異なる場合でも、グループ毎に、調整コードおよび救済コードを求めることができるため、メモリセル欠陥やトランジスタ特性調整が必要なメモリが共存するような半導体集積回路装置であっても救済することができる。
【００２５】
〔５〕上記半導体集積回路装置の設計のために、以下の第１処理及び第２処理をコンピュータ（８５）に実行させると良い。
【００２６】
第１処理は、上記半導体集積回路装置のネットリスト、上記半導体集積回路装置に搭載される上記メモリについての情報、ＢＩＳＴインタフェース情報、特性調整グループ情報、及び救済グループ情報が与えられることで、特性調整考慮ＢＩＳＴ付ネットリスト及びＢＩＳＴ実装情報を生成する処理とされる。第２処理は、上記特性調整考慮ＢＩＳＴ付ネットリスト、上記ＢＩＳＴ実装情報、及び上記調整コードの設定値及び優先順位に基づいてＢＩＳＴパタンを生成する処理とされる。
【００２７】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００２８】
《実施の形態１》
図１には、本発明にかかる半導体集積回路装置の一例とされるＩＣ（Integrated Circuit）の構成例が示される。
【００２９】
図１に示されるＩＣ１０は、特に制限されないが、それぞれメモリの一例とされる複数のＲＡＭ（Random Access Memory）１〜７、ヒューズ制御回路１３、ヒューズデータ格納レジスタ１４、調整コード制御回路１５、調整コード選択回路１６、及びＢＩＳＴ（built-in self test）回路１７を含み、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。
【００３０】
そしてこのＩＣ１０には、それぞれ同じ調整コードが設定されるＲＡＭのグループ（以下、「特性調整グループ」と呼ぶ）ＡＧｒ１，ＡＧｒ２，ＡＧｒ３と、それぞれ同じ救済コードが設定されるＲＡＭのグループ（以下、「救済グループ」と呼ぶ）ＨＧｒ１，ＨＧｒ２，ＨＧｒ３とが形成される。ここで、「調整コード」は、例えばトランジスタの特性ばらつき等に起因する特性不良を調整するためのコードとされ、「救済コード」は、ＲＡＭにおける欠陥を冗長救済するためのコードとされる。
【００３１】
本例において、特性調整グループを形成するＲＡＭと、救済グループを形成するＲＡＭとは互いに一致している。つまり、ＲＡＭ１，ＲＡＭ２，ＲＡＭ３は特性調整グループＡＧｒ１に属すると共に救済グループＨＧｒ１に属し、ＲＡＭ４，ＲＡＭ５は特性調整グループＡＧｒ２に属すると共に救済グループＨＧｒ２に属し、ＲＡＭ６，ＲＡＭ７は特性調整グループＡＧｒ３に属すると共に救済グループＨＧｒ３に属する。
【００３２】
ＢＩＳＴ回路１７は、救済グループ毎の自己診断テスト機能を実現するための救済解析回路ＫＧｒ１，ＫＧｒ２，ＫＧｒ３を含む。救済解析回路ＫＧｒ１は、救済グループＨＧｒ１に属するＲＡＭ１〜３に対して必要なテストを並列あるいは逐次的に行って合格か不合格かを判定する。救済解析回路ＫＧｒ２は、救済グループＨＧｒ２に属するＲＡＭ４，５に対して必要なテストを並列あるいは逐次的に行って合格か不合格かを判定する。救済解析回路ＫＧｒ３は、救済グループＨＧｒ３に属するＲＡＭ６，７に対して必要なテストを並列あるいは逐次的に行って合格か不合格かを判定する。また、救済解析回路ＫＧｒ１，ＫＧｒ２，ＫＧｒ３は、対応するＲＡＭのテスト結果から不合格となる場所を特定し、救済グループ毎に、救済可能か否かを示す「グループ毎救済可否情報」と、救済可能な救済グループに対してはどのような救済コードにすればよいかを示す「グループ毎救済コード」を求めて出力する。グループ毎救済可否情報は、調整コード制御回路１５に伝達され、グループ毎救済コードは、ヒューズデータ格納レジスタ１４に伝達される。
【００３３】
調整コード選択回路１６は、ＲＡＭの特性を調整するための調整コードとして、ヒューズ制御回路１３の出力と、調整コード制御回路１５の出力とを、調整コードソース選択ピン１１を介して入力された信号に応じて選択するための３個のセレクタ１６１，１６２，１６３を含む。セレクタ１６１の出力は、ＲＡＭ１，ＲＡＭ２，ＲＡＭ３に伝達され、セレクタ１６２の出力は、ＲＡＭ４，ＲＡＭ５に伝達され、セレクタ１６３の出力は、ＲＡＭ６，ＲＡＭ７に伝達される。
【００３４】
調整コード制御回路１５は、ＢＩＳＴ回路１７の出力するグループ毎救済可否情報に基づき、救済可能であればグループ毎に調整コードの値を保持し、救済不可であれば調整コード設定ピン１２を介して入力された値を設定する機能をもつ。
【００３５】
ヒューズ制御回路１３は、ヒューズ回路を形成する不揮発性メモリとその制御回路を含み、上記不揮発性メモリの書込みや読み出しなどを行う機能を有する。ここで上記不揮発性メモリに格納するデータとしては、上記ヒューズデータ格納レジスタから伝達された調整コードや救済コードを挙げることができる。
【００３６】
ヒューズデータ格納レジスタ１４は、調整コードや救済コードを上記ヒューズ制御回路１３内の不揮発性メモリに書き込む前に一時的に記憶する機能をもち、上記不揮発性メモリに書き込むデータが確定すれば、当該データをヒューズ制御回路１３へ転送する。
【００３７】
図２には、上記調整コード制御回路１５の構成例が示される。
【００３８】
上記調整コード制御回路１５は、更新用調整コードレジスタ１５０、セレクタ１５１，１５２，１５３、ＡＧｒ１用調整コードレジスタ１５４、ＡＧｒ２用調整コードレジスタ１５５、ＡＧｒ３用調整コードレジスタ１５６、救済可否情報保持レジスタ１５７，１５８，１５９を含む。救済可否情報保持レジスタ１５７，１５８，１５９には、それぞれ対応する救済解析回路ＫＧｒ１，ＫＧｒ２，ＫＧｒ３によって得られたグループ毎救済可否情報が保持される。更新用調整コードレジスタ１５０には、調整コード設定ピン１２を介して入力された調整コードが保持される。
【００３９】
セレクタ１５１，１５２，１５３は、それぞれ対応する救済可否情報保持レジスタ１５７，１５８，１５９の出力（グループ毎救済可否情報）に応じて、入力情報を選択的に出力する。具体的には、以下のように選択される。セレクタ１５１は、救済可否情報保持レジスタ１５７の出力に応じて、救済可能の場合には、ＡＧｒ１用調整コードレジスタ１５４の出力をＡＧｒ１用調整コードレジスタ１５４に供給し、救済不可能の場合には、更新用調整コードレジスタ１５０の出力をＡＧｒ１用調整コードレジスタ１５４に供給する。セレクタ１５２は、救済可否情報保持レジスタ１５８の出力に応じて、救済可能の場合は、ＡＧｒ２用調整コードレジスタ１５５の出力をＡＧｒ２用調整コードレジスタ１５５に供給し、救済不可能の場合は、更新用調整コードレジスタ１５０の出力をＡＧｒ２用調整コードレジスタ１５５に供給する。セレクタ１５３は、救済可否情報保持レジスタ１５９の出力に応じて、救済可能の場合は、ＡＧｒ３用調整コードレジスタ１５６の出力をＡＧｒ３用調整コードレジスタ１５６に供給し、救済不可能の場合は、更新用調整コードレジスタ１５０の出力をＡＧｒ３用調整コードレジスタ１５６に供給する。
【００４０】
次に、上記構成の作用について、図３のフローチャートに基づいて説明する。
【００４１】
まず、調整コードソース選択ピン１１を制御し、ＲＡＭに対する調整コードの値として、調整コード制御回路１５の出力を調整コード選択回路１６に選択させる（ＳＴ３１）。全メモリグループの調整コードの初期値として、デフォルト値を調整コード設定ピン１２を介して更新用調整コードレジスタ１５０に設定する。このとき、セレクタ１５１，１５２，１５３によって更新用調整コードレジスタ１５０の出力が選択されることにより、調整コードのデフォルト値が、ＡＧｒ１用調整コードレジスタ１５４、ＡＧｒ２用調整コードレジスタ１５５、ＡＧｒ３用調整コードレジスタ１５６に設定される（ＳＴ３２）。これにより、特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３には、調整コード選択回路１６を介して、調整コードのデフォルト値が設定される。
【００４２】
次に、ＢＩＳＴ回路１７により、ＢＩＳＴ及び救済解析が実行される（ＳＴ３３）。救済解析回路ＫＧｒ１，ＫＧｒ２，ＫＧｒ３は、救済グループ毎の救済可否情報を取得し、その救済可否情報に基づいて救済可能か否かの判別を行う（ＳＴ３４）。
【００４３】
上記ステップＳＴ３４の判別において、「救済可」と判断した場合には、その場合の救済コード及び調整コードがヒューズデータ格納レジスタ１４に転送されて保持される（ＳＴ３７）。そして、このヒューズデータ格納レジスタ１４に保持された救済コード及び調整コードがヒューズ制御回路１３内の不揮発性メモリに書き込まれる（ＳＴ３８）。その後、ＭＢＩＳＴパタン実行（調整コードヒューズ値利用モード）による良否判定が行われる（ＳＴ３９）。
【００４４】
上記ステップＳＴ３４の判別において、「救済不可」と判断された場合には、全コード調整試行済みか否かの判別が行われ（ＳＴ３５）、「全コード調整試行済みではない（Ｎｏ）」と判断された場合には、未試行の調整コードが調整コード設定ピン１２に設定され、調整コード制御回路１５により、救済不可のグループについての調整コードが更新される（ＳＴ３６）。そして、上記ステップＳＴ３３の処理に戻されることで、上述した処理が繰返される。
【００４５】
上記ステップＳＴ３５の判別において、「全調整コード試行済みである（Ｙｅｓ）」と判断された場合には、不良品とされる。つまり、救済不可の救済グループが一つでもあれば、まだ未試行の調整コードの試行に移るが、この時点で全調整コードの試行が済んでいれば、ＩＣ１０全体として救済不可であるため、不良品と判定される。
【００４６】
図４には、図３のフローチャートに基づく救済解析動作の具体例が示される。
【００４７】
救済解析対象とされる半導体集積回路において、ステップＳＴ３１，ステップＳＴ３２における特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３の調整コードとして、Ｃ０，Ｃ０，Ｃ０が設定される。１回目のステップＳＴ３３において、救済解析回路ＫＧｒ１，ＫＧｒ２，ＫＧｒ３による救済可否結果が、「ＮＧ，ＮＧ，ＯＫ」とされ、救済コードが「−，−，Ｒ０」であったとすると、ステップＳＴ３６にて、未試行の調整コードＣ１が設定されることにより、特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３の調整コードとして「Ｃ１，Ｃ１，Ｃ０」、救済グループＨＧｒ１，ＨＧｒ２，ＨＧｒ３の救済コードとして「−，−，Ｒ０」が設定される。２回目のステップＳＴ３３において、救済解析回路ＫＧｒ１，ＫＧｒ２，ＫＧｒ３による救済可否結果が、「ＯＫ，ＮＧ，−」とされ、救済コードが「Ｒ１，−，−」であったとすると、ステップＳＴ３６にて、未試行の調整コードＣ２が設定されることにより、特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３の調整コードとして「Ｃ１，Ｃ２，Ｃ０」、救済グループＨＧｒ１，ＨＧｒ２，ＨＧｒ３の救済コードとして「Ｒ１，−，Ｒ０」が設定される。３回目のステップＳＴ３３において、救済解析回路ＫＧｒ１，ＫＧｒ２，ＫＧｒ３による救済可否結果が、「−，ＯＫ，−」とされ、救済コードが「−，Ｒ２，−」となれば、このＩＣ１０は救済可能であり、特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３の調整コードとして、「Ｃ１，Ｃ２，Ｃ０」が確定し、救済コードとして、「Ｒ１，Ｒ２，Ｒ０」が確定する。この確定されたコードが、ステップＳＴ３７，ステップＳＴ３８にて、ヒューズ制御回路１３における不揮発性メモリに書き込まれる。その後、このＩＣ１０に電源が投入される毎に、ヒューズ制御回路１３における不揮発性メモリ内の情報に従って、ＲＡＭ１〜７に調整コード及び救済コードが設定される。
【００４８】
このように実施の形態１によれば、グループ毎に、調整コードおよび救済コードを求めることができるため、メモリセル欠陥やトランジスタ特性調整が必要なメモリが共存するようなＩＣでも救済でき、ＩＣの歩留を向上することができる。
【００４９】
《実施の形態２》
図５には、上記ＩＣ１０の別の構成例が示される。
【００５０】
図５に示されるＩＣ１０が、図１に示されるのと大きく相違するのは、特性調整グループを形成するＲＡＭと、救済グループを形成するＲＡＭとが一致していない点である。
【００５１】
図５において、ＲＡＭ１、ＲＡＭ２、ＲＡＭ３は特性調整グループ１に属し、ＲＡＭ４、ＲＡＭ５は特性調整グループ２に属し、ＲＡＭ６、７は特性調整グループ３に属する。ＲＡＭ１、ＲＡＭ２は救済グループ１に属し、ＲＡＭ３、ＲＡＭ４は救済グループ２に属し、ＲＡＭ５、ＲＡＭ６、ＲＡＭ７は救済グループ３に属する。
【００５２】
また、ＢＩＳＴ回路１７内には、特性調整グループの区分や救済グループの区分に対応して、別個の救済解析回路が設けられる。図５の構成例では、救済解析回路ＫＧｒ１，ＫＧｒ２Ａ，ＫＧｒ２Ｂ，ＫＧｒ３Ａ，ＫＧｒ３Ｂが設けられる。救済解析回路ＫＧｒ１は、ＲＡＭ１，ＲＡＭ２に対応し、救済解析回路ＫＧｒ２Ａは、ＲＡＭ３に対応し、救済解析回路ＫＧｒ２Ｂは、ＲＡＭ４に対応し、救済解析回路ＫＧｒ３Ａは、ＲＡＭ５に対応し、救済解析回路ＫＧｒ３Bは、ＲＡＭ６，ＲＡＭ７に対応する。
【００５３】
上記構成の作用を説明する。
【００５４】
図６には、図３のフローチャートに基づく救済解析動作の具体例が示される。
【００５５】
救済解析の対象とされる半導体集積回路において、ステップＳＴ３１，ステップＳＴ３２における特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３の調整コードとして、「Ｃ０，Ｃ０，Ｃ０」が設定される。１回目のステップＳＴ３３において、救済解析回路ＫＧｒ１，ＫＧｒ２Ａ，ＫＧｒ２Ｂ，ＫＧｒ３Ａ，ＫＧｒ３Ｂによる救済可否結果が「ＯＫ，ＯＫ，ＮＧ，ＮＧ，ＯＫ」とされ、救済コードが「Ｒ０−１，Ｒ０−２Ａ，−，−，Ｒ０−３Ｂ」とされると、ステップＳＴ３６にて、未試行の調整コードＣ１が設定されることにより、特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３の調整コードとして「Ｃ０，Ｃ１，Ｃ１」、救済グループＨＧｒ１，ＨＧｒ２，ＨＧｒ３の救済コードとして「Ｒ０−１，Ｒ０−２Ａ，Ｒ０−３Ｂ」が設定される。２回目のステップＳＴ３３において、救済解析回路ＫＧｒ１，ＫＧｒ２Ａ，ＫＧｒ２Ｂ，ＫＧｒ３Ａ，ＫＧｒ３Ｂによる救済可否結果が、「−，−，ＯＫ，ＮＧ，−」とされ、救済コードが、「−，−，Ｒ０−２Ａ，−，−」であったとすると、ステップＳＴ３６にて、未試行の調整コードＣ２を設定することにより、ＡＧｒ１，ＡＧｒ２，ＡＧｒ３の調整コードとして「Ｃ０，Ｃ１，Ｃ２」、救済グループＨＧｒ１，ＨＧｒ２，ＨＧｒ３の救済コードとして「Ｒ０−１，Ｒ０−２Ａ，Ｒ０−３Ｂ」が設定される。３回目のステップＳＴ３３において、救済解析回路ＫＧｒ１，ＫＧｒ２Ａ，ＫＧｒ２Ｂ，ＫＧｒ３Ａ，ＫＧｒ３Ｂによる救済可否結果が「−，−，−，ＯＫ，−」、救済コードが「−，−，−，Ｒ０−３Ｂ，−」となれば、このＩＣは救済可能である。このとき、特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３の調整コードとして「Ｃ０，Ｃ１，Ｃ２」が確定し、救済グループＨＧｒ１，ＨＧｒ２，ＨＧｒ３の救済コードとして「Ｒ０−１，Ｒ０−２Ａ，Ｒ０−３Ｂ」が確定する。この確定されたコードが、ステップＳＴ３７，ステップＳＴ３８にて、ヒューズ制御回路１３における不揮発性メモリに書き込まれる。
【００５６】
ここで、救済グループＨＧｒ１，ＨＧｒ２，ＨＧｒ３は、メモリセルの欠陥密度に依存してグループ分けされるので、メモリ容量で分割することが多いが、特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３は別の観点でグループ分けすることが想定される。例えば、メモリハードマクロの種類による分類として、高周波数対応メモリと低リーク対応メモリ、大容量メモリと小容量メモリがある。また、レイアウト的な隣接度による分類として、レイアウト階層単位、メモリ座標による分類が考えられる。さらに、機能ブロックの用途による分類として、ＤＶＦＳ（Dynamic Voltage and Frequency Scaling)機能を持つブロックか否か（電圧を下げたときの感度を考慮）、電圧特性・温度特性優先（安全性に関わるような基盤機能等）、歩留優先（アプリケーション機能等）のような例が考えられる。
【００５７】
このように実施の形態２によれば、特性調整グループと救済グループとで、グループ分けの観点が異なる場合でも、グループ毎に、調整コードおよび救済コードを求めることができるため、メモリセル欠陥やトランジスタ特性調整が必要なＲＡＭが共存するような半導体集積回路装置であっても、救済することができ、半導体集積回路の歩留を向上させることができる。
【００５８】
《実施の形態３》
図１や図５に示されるＩＣ１０のＢＩＳＴ実装やＢＩＳＴパタン生成を行うための設計自動化ツール（ＥＤＡツール）について説明する。この設計自動化ツールは、ＩＣ１０を設計するために必要なプログラム（ソフトウェア）とされ、特に制限されないが、図８に示されるようなコンピュータシステム８５において実行されることで、ＢＩＳＴ実装やＢＩＳＴパタン生成を支援する。
【００５９】
図８に示されるコンピュータシステム８５は、表示装置８１、演算処理装置８２、記憶装置８３、及び入力装置８４を含んで成る。記憶装置８３は、例えば磁気ディスクを記録媒体とするハードディスク装置である。この記憶装置８３には、ＩＣ１０を設計するために必要な各種プログラムや、レイアウトに用いられる各種情報が格納される。演算処理装置８２は、記憶装置８３に格納されている各種プログラムを実行可能なマイクロコンピュータ、及びその周辺回路を含む。演算処理回路８２での処理には、ＩＣ１０のＢＩＳＴ実装やＢＩＳＴパタン生成を行うための処理が含まれる。入力装置８４は、キーボードやマウスを含み、ＩＣ１０の設計に関する各種情報入力を行うのに用いられる。表示装置１１は、液晶ディスプレイなどとされ、ＩＣ１０の設計に関する各種情報表示を行うことができる。
【００６０】
ＢＩＳＴ回路１７のＩＣ１０への組み込みをサポートするツールとして、ＢＩＳＴ実装ツール７５を挙げることができる。また、ＢＩＳＴ回路１７で使用される特性調整機能付ＢＩＳＴ・救済パタンは、ＢＩＳＴパタン生成ツール７９によって生成される。ＢＩＳＴ実装ツール７５やＢＩＳＴパタン生成ツール７９はコンピュータシステム８５において実行されるプログラムとされる。
【００６１】
ＢＩＳＴ実装ツール７５には、入力として、ＩＣ１０のネットリスト７０、ＩＣ１０に搭載されるメモリについての情報とされるメモリ情報７１、ＢＩＳＴインタフェース情報７２に加えて、特性調整グループ情報７３、及び救済グループ情報７４が与えられる。特性調整グループ情報７３は、特性調整グループＡＧｒ１，ＡＧｒ２，ＡＧｒ３に関する情報であり、救済グループ情報７４は、救済グループＨＧｒ１，ＨＧｒ２，ＨＧｒ３に関する情報である。特性調整グループ情報７３は、レイアウト的な隣接度やメモリ種等を考慮して作成される。このような情報がＢＩＳＴ実装ツール７５に与えられることによって、救済解析回路ＫＧｒ１，ＫＧｒ２，ＫＧｒ３（又はＫＧｒ１，ＫＧｒ２Ａ，ＫＧｒ２Ｂ，ＫＧｒ３Ａ，ＫＧｒ３Ｂ）を含むＢＩＳＴ回路１７の実装が可能とされる。このＢＩＳＴ実装ツール７５の出力としては、メモリ特性を考慮したＢＩＳＴ付ネットリスト７６と、ＢＩＳＴ実装情報７７を挙げることができる。また、ＢＩＳＴパタン生成ツール７９は、ＢＩＳＴ付ネットリスト７６及びＢＩＳＴ実装情報７７に加えて、設定値および優先順を示す調整コード情報７８が入力されることにより、特性調整を考慮したＢＩＳＴ・救済パタン８０を生成する。このＢＩＳＴ・救済パタン８０を用いたＢＩＳＴが行われることにより、グループ毎救済可否情報及びグループ毎救済コードが得られる。
【００６２】
このようにＢＩＳＴ実装ツール７５やＢＩＳＴパタン生成ツール７９によって、図１や図５に示されるＩＣ１０のＢＩＳＴ実装やＢＩＳＴパタン生成を容易に行うことができる。
【００６３】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００６４】
例えば、調整コード設定ピン１２を介して入力された調整コードを用いるほか、適宜のレジスタに調整コードを保持しておき、そのレジスタに保持されている調整コードを調整コード制御回路１５に供給するように構成することができる。
【符号の説明】
【００６５】
１０  ＩＣ
１１  調整コードソース選択ピン
１２  調整コード設定ピン
１３  ヒューズ制御回路
１４  ヒューズデータ格納レジスタ
１５  調整コード制御回路
１６  調整コード選択回路
１７  ＢＩＳＴ回路
８１  表示装置
８２  演算処理装置
８３  記憶装置
８４  入力装置
８５  コンピュータシステム
ＡＧｒ１，ＡＧｒ２，ＡＧｒ３  特性調整グループ
ＨＧｒ１，ＨＧｒ２，ＨＧｒ３  救済グループ
ＫＧｒ１，ＫＧｒ２，ＫＧｒ２Ａ，ＫＧｒ２Ｂ，ＫＧｒ３，ＫＧｒ３Ａ，ＫＧｒ３Ｂ  救済解析回路
【図１】
2013149308.tif 000003
【図２】
2013149308.tif 000004
【図３】
2013149308.tif 000005
【図４】
2013149308.tif 000006
【図５】
2013149308.tif 000007
【図６】
2013149308.tif 000008
【図７】
2013149308.tif 000009
【図８】
2013149308.tif 000010