(57)【要約】【課題】半導体装置の性能を向上させる。【解決手段】半導体チップ２に形成された突起電極４が、配線基板３に形成された端子６と対向するように、半導体チップ２が配線基板３に搭載されている。そして、配線基板３の端子６と半導体チップ２の突起電極４とが、半田からなる接合部１３を用いてフリップチップ接続されている。配線基板３の端子６の表面は、ニッケルめっきおよびパラジウムめっきが順次施されたものである。そして、ニッケルめっきおよびパラジウムめっきが順次施された配線基板３の端子６の表面が、半田からなる接合部１３と直接接合されている。【選択図】図７
2013131623.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と、前記第１主面に形成された第１電極とを有する配線基板と、
第２主面と、前記第２主面に形成された第２電極とを有し、前記第２主面が前記配線基板の前記第１主面と対向するように、前記配線基板に搭載された半導体チップと、
を有し、
前記第１電極と前記第２電極とは、半田を用いて接合されており、
前記第１電極の前記半導体チップ側の表面は、ニッケルめっきおよびパラジウムめっきが順次施されたものであり、
ニッケルめっきおよびパラジウムめっきが順次施された前記第１電極の前記半導体チップ側の表面は、前記半田と直接接合されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
ニッケルめっきおよびパラジウムめっきが順次施された前記第１電極の前記半導体チップ側の表面は、金を介さずに、前記半田と直接接合されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記配線基板は、前記第１主面に前記第１電極と一体に形成された引き出し配線を有し、
前記引き出し配線の前記半導体チップ側の表面は、ニッケルめっきおよびパラジウムめっきが順次施されたものであり、
ニッケルめっきおよびパラジウムめっきが順次施された前記引き出し配線の前記半導体チップ側の表面は、前記半田と接合されていないことを特徴とする半導体装置。
【請求項４】
第１主面と、前記第１主面に形成された第１電極とを有する配線基板と、
第２主面と、前記第２主面に形成された第２電極とを有し、前記第２主面が前記配線基板の前記第１主面と対向するように、前記配線基板に搭載された半導体チップと、
を有し、
前記第１電極と前記第２電極とは、半田を用いて接合されており、
前記第１電極と前記半田とは、前記第１電極の前記半導体チップ側の表面に、ニッケルめっきおよびパラジウムめっきが順次施されることで形成された金属膜を介して接合されており、
前記金属膜および前記半田のいずれも金を含有していないことを特徴とする半導体装置。
【請求項５】
（ａ）第１主面と、前記第１主面に形成された第１電極とを有する配線基板を準備する工程、
（ｂ）前記（ａ）工程の後、前記第１電極の表面に、ニッケルめっきを施す工程、
（ｃ）前記（ｂ）工程の後、ニッケルめっきが施された前記第１電極の表面に、パラジウムめっきを施す工程、
（ｄ）第２主面と、前記第２主面に形成された第２電極とを有する半導体チップを準備する工程、
（ｅ）前記（ｃ）工程および前記（ｄ）工程の後、前記第１電極と前記第２電極とが半田を介して対向するように、前記配線基板に前記半導体チップを搭載する工程、
（ｆ）前記（ｅ）工程の後、前記半導体チップが搭載された前記配線基板を熱処理することで、前記第１電極と前記第２電極とを前記半田を用いて接合する工程、
を有し、
前記（ｆ）工程では、ニッケルめっきおよびパラジウムめっきが順次施された前記第１電極の表面を、前記半田と直接接合することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、半導体チップのバンプ電極を、半田材を介して配線基板の端子に接続する半導体装置およびその製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
近年、ＧＳＭ（Global System for Mobile communications、登録商標）方式、ＰＣＳ（Personal Communications Service）方式、ＰＤＣ（Personal Digital Cellular）方式、ＷＣＤＭＡ（Wideband Code Division Multiple Access）方式といった通信方式に代表される移動体通信装置（いわゆる携帯電話）が世界的に普及している。
【０００３】
一般に、この種の移動体通信装置は、電波の放射と受信をするアンテナ、電力変調された高周波信号を増幅してアンテナへ供給するＲＦ（Radio Frequency）パワーモジュールなどの電力増幅モジュール、アンテナで受信した高周波信号を信号処理するフロントエンドモジュール、これらの制御を行う制御部、そしてこれらに電源電圧を供給する電池（バッテリー）で構成される。これらのうち、例えば電力増幅モジュール（ＲＦパワーモジュール）を構成する半導体チップは、配線基板に電気的に接続されている。
【０００４】
特開２０１０−９３１０６号公報（特許文献１）には、半導体チップに形成された複数のバンプ電極と、配線基板に形成された複数の端子とを、半田を介して接続する実装方法（フリップチップ実装方式）が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−９３１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者の検討によれば、次のことが分かった。
【０００７】
フリップチップ実装方式では、半導体チップの複数の電極パッド上にそれぞれ突起電極（バンプ電極、バンプ）を形成する。そして、突起電極を例えば半田を用いて配線基板の端子と接合することで、半導体チップと配線基板を電気的に接続する。具体的には、例えば突起電極を銅（Ｃｕ）とし、突起電極の表面に予め半田材を塗布した後、突起電極の表面に塗布された半田材と、配線基板の端子とを接触させてリフロー処理（熱処理）を施すことで、突起電極と端子とを、半田を用いて接合する。
【０００８】
配線基板の上面は、ソルダレジスト膜により覆われている。ソルダレジスト膜には、端子が配置される位置に開口部が形成されており、複数の端子の各々は、形成された開口部において、ソルダレジスト膜から露出している。端子のピッチが大きい場合、ソルダレジスト膜には、端子ごとに開口部を形成する。
【０００９】
しかし、半導体装置の高機能化または小型化に伴って端子のピッチが小さくなると、ソルダレジスト膜に端子ごとに開口部を形成することは難しいため、複数の端子を含む領域に１つの開口部を形成し、その１つの開口部に複数の端子を露出させることがある。また、配線基板の上面には、複数の端子の各々と一体に引き出し配線が形成されているが、１つの開口部に複数の端子が露出していると、各端子の平面配置の制約により、引き出し配線のうち開口部に露出した部分の長さが端子ごとに異なる場合がある。この場合、リフロー処理（熱処理）において、溶融した半田が端子上から引き出し配線上へ流れ広がる量が、端子ごとに異なり、溶融後、固化した半田からなる接合部の厚さまたは形状、すなわち、突起電極と端子との電気的な接続の状況（例えば接続抵抗）が端子ごとにばらつき、半導体装置の信頼性低下の原因となる。その結果、半導体装置の高機能化または小型化を容易に実現することができず、半導体装置の性能を向上させることができない。
【００１０】
本発明の目的は、半導体装置の性能を向上させることができる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
代表的な実施の形態による半導体装置は、配線基板の端子と半導体チップの突起電極とが、半田を用いてフリップチップ接続されているものであり、ニッケルめっきおよびパラジウムめっきが順次施された配線基板の端子の表面が、半田と直接接合されている。
【００１４】
また、代表的な実施の形態による半導体装置は、配線基板の端子と半導体チップの突起電極とが、半田を用いてフリップチップ接続されているものであり、配線基板の端子は、ニッケルめっきおよびパラジウムめっきが順次施されることで端子の表面に形成された金属膜を介して、半田と接合されているが、金属膜および半田のいずれにも金が含有されていない。
【００１５】
また、代表的な実施の形態による半導体装置の製造方法は、配線基板の端子の表面にニッケルめっきおよびパラジウムめっきを順次施し、配線基板の端子と半導体チップの突起電極とが半田を介して対向するように、配線基板上に半導体チップを搭載した後、リフロー処理するものであるが、このリフロー処理の際に、ニッケルめっきおよびパラジウムめっきが順次施された端子の表面を、半田と直接接合する。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
代表的な実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態の電力増幅モジュールの構成の一例を示すブロック図である。
【図２】実施の形態の半導体装置をチップ搭載面側から視た全体構造を示す平面図である。
【図３】図２のＡ−Ａ線に沿った断面図である。
【図４】図２に示す半導体チップの表面（配線基板との対向面）側を示す平面図である。
【図５】図２に示す半導体チップを取り除いた状態での配線基板のチップ搭載面側を示す平面図である。
【図６】図２に示す半導体装置の裏面（実装面）側を示す平面図である。
【図７】実施の形態の半導体装置の突起電極および端子の周辺構造を示す断面図である。
【図８】実施の形態の半導体装置の突起電極および端子の周辺構造を示す断面図である。
【図９】実施の形態の半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図１０】実施の形態の半導体装置の製造工程中の要部断面図である。
【図１１】実施の形態の半導体装置の製造工程中の要部断面図である。
【図１２】実施の形態の半導体装置の製造工程中の要部断面図である。
【図１３】実施の形態の半導体装置の製造工程中の要部断面図である。
【図１４】実施の形態の半導体装置の製造工程で準備する半導体ウェハを示す斜視図である。
【図１５】実施の形態の半導体装置の製造工程中の要部断面図である。
【図１６】実施の形態の半導体装置の製造工程中の要部断面図である。
【図１７】実施の形態の半導体装置の製造工程中の要部断面図である。
【図１８】実施の形態の半導体装置の製造工程中の要部断面図である。
【図１９】実施の形態の半導体装置の製造工程中の要部断面図である。
【図２０】実施の形態の半導体装置の製造工程中の要部断面図である。
【図２１】実施の形態の半導体装置の製造工程中の要部断面図である。
【図２２】実施の形態の半導体装置の製造工程中の要部断面図である。
【図２３】実施の形態の半導体装置の製造工程中の要部断面図である。
【図２４】実施の形態の半導体装置の製造工程中の要部断面図である。
【図２５】実施の形態の半導体装置の製造工程中の要部断面図である。
【図２６】比較例の半導体装置の突起電極および端子の周辺構造を示す断面図である。
【発明を実施するための形態】
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２１】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２２】
（実施の形態）
＜半導体装置＞
本実施の形態は、例えば、ＧＳＭ方式およびＷＣＤＭＡ方式などのネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信装置）に使用（搭載）され、電力変調された高周波信号を増幅してアンテナへ供給するＲＦパワーモジュールなどの電力増幅モジュール（半導体装置）である。
【００２３】
ここで、ＧＳＭ方式およびＷＣＤＭＡ方式は、デジタル携帯電話に使用されている無線通信方式をいう。ＧＳＭ方式には、使用する電波の周波数帯が３つある。このうち、９００ＭＨｚ帯（８２４〜９１５ＭＨｚ）をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯（１７１０〜１９１０ＭＨｚ）をＧＳＭ１８００またはＤＣＳ（Digital Cellular System）１８００もしくはＰＣＮ（Personal Communications Network）、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００もしくはＰＣＳという。また、ＷＣＤＭＡ方式は、ＵＭＴＳ（Universal Mobile Telecommunications System）や３Ｇ（3rd Generation）といわれる場合が多いが、例えば８５０ＭＨｚ帯、９００ＭＨｚ帯および１９００ＭＨｚ帯の周波数帯が使用される。
【００２４】
本実施の形態の電力増幅モジュール１００は、例えば上記した周波数帯で使用される電力増幅モジュールである。
【００２５】
図１は、実施の形態の電力増幅モジュール１００の構成の一例を示すブロック図である。
【００２６】
電力増幅モジュール１００は、例えばＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００の３つの周波数帯およびＷＣＤＭＡ方式の８５０ＭＨｚ帯、９００ＭＨｚ帯および１９００ＭＨｚ帯の３つの周波数帯が使用可能（マルチモード方式）である。また、電力増幅モジュール１００は、それぞれの周波数帯でＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式とＥＤＧＥ（Enhanced Data GSM Environment）変調方式との２つの通信方式を使用可能とする。
【００２７】
電力増幅モジュール１００には、入力端子１０１、入力端子１０２、電力増幅器１０３、電力増幅器１０４、スイッチ１０５、スイッチ１０６および出力端子１０７〜１１４が設けられている。このうち、入力端子１０１、電力増幅器１０３、スイッチ１０５および出力端子１０７〜１１０は、ハイバンド（高周波数帯）を使用可能とするものである。また、入力端子１０２、電力増幅器１０４、スイッチ１０６および出力端子１１１〜１１４は、ローバンド（低周波数帯）を使用可能とするものである。
【００２８】
電力増幅器１０３は、例えばＧＳＭ１８００およびＧＳＭ１９００用の電力増幅回路１１５と、ＷＣＤＭＡの周波数帯のうち高周波側の周波数帯（例えば１９００ＭＨｚ帯）用の電力増幅回路１１６と、それら電力増幅回路１１５および１１６の増幅動作の制御や補正等を行う周辺回路（図示は省略）とを有している。電力増幅器１０４は、例えばＧＳＭ９００用の電力増幅回路１１７と、ＷＣＤＭＡの周波数帯のうち低周波側の周波数帯（例えば８５０ＭＨｚ帯および９００ＭＨｚ帯）用の電力増幅回路１１８と、それら電力増幅回路１１７および１１８の増幅動作の制御や補正等を行う周辺回路（図示は省略）とを有している。
【００２９】
本実施の形態では、例えば、このような電力増幅器１０３を構成する素子が１つの半導体チップ内に設けられており、電力増幅器１０４を構成する素子が別の１つの半導体チップ内に設けられている。あるいは、電力増幅器１０３を構成する素子および電力増幅器１０４を構成する素子が、同一の半導体チップ内に設けられていてもよい。
【００３０】
ハイバンド（高周波数帯）については、入力端子１０１に入力された信号が、例えばＧＳＭ１８００またはＧＳＭ１９００である場合は、電力増幅器１０３内部の電力増幅回路１１５により増幅され、フィルター（図示は省略）を通って、出力端子１０７に出力される。また、入力端子１０１に入力された信号が、例えばＷＣＤＭＡの１９００ＭＨｚ帯である場合は、電力増幅器１０３内部の電力増幅回路１１６により増幅され、スイッチ１０５によりさらに３つの周波数帯のいずれかに切り替えられ、それぞれフィルター（図示は省略）を通って、出力端子１０８〜１１０のいずれかに出力される。
【００３１】
ローバンド（低周波数帯）については、入力端子１０２に入力された信号が、例えばＧＳＭ９００である場合は、電力増幅器１０４内部の電力増幅回路１１７により増幅され、フィルター（図示は省略）を通って、出力端子１１１に出力される。また、入力端子１０２に入力された信号が、例えばＷＣＤＭＡの８５０ＭＨｚ帯または９００ＭＨｚ帯である場合は、電力増幅器１０４内部の電力増幅回路１１８により増幅され、スイッチ１０６によりさらに３つの周波数帯のいずれかに切り替えられ、それぞれフィルター（図示は省略）を通って、出力端子１１２〜１１４のいずれかに出力される。
【００３２】
上記電力増幅器１０３および１０４として、例えばシリコン（Ｓｉ）基板に形成され、ＬＤＭＯＳＦＥＴ（Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor）により構成された半導体チップが実装された半導体装置が用いられる。また、上記スイッチ１０５および１０６として、例えばガリウム砒素（ＧａＡｓ）基板に形成され、ＨＥＭＴ（High Electron Mobility Transistor）により構成された半導体チップが実装された半導体装置が用いられる。
【００３３】
図２は、実施の形態の半導体装置１をチップ搭載面側から視た全体構造を示す平面図である。図３は、図２のＡ−Ａ線に沿った断面図である。図４は、図２に示す半導体チップ２の表面（配線基板３との対向面）側を示す平面図である。図５は、図２に示す半導体チップ２を取り除いた状態での配線基板３のチップ搭載面側を示す平面図である。図６は、図２に示す半導体装置１の裏面（実装面）側を示す平面図である。なお、図３〜図６では、本実施の形態の半導体装置１が備える半導体チップ２のパッド２ｄおよび配線基板３の端子６の形状を見易く示すため、複数のパッド２ｄおよび端子６の平面寸法について、以下で例示的に説明する寸法よりも大きく示している。また、図３は、図５のＡ−Ａ線に沿った断面図でもある。
【００３４】
図２および図３に示すように、本実施の形態の半導体装置１は、半導体チップ２、および半導体チップ２を搭載する基材であって、半導体チップ２と電気的に接続される配線基板（基材、インタポーザ）３を有している。半導体チップ２は、半導体チップ２の表面２ａが配線基板３の上面３ａと対向するように、配線基板３に搭載されている。すなわち、半導体チップ２は、配線基板３上に、いわゆるフリップチップ実装方式（フェイスダウン実装方式）で搭載されている。
【００３５】
図２、図３、図５および図６は、配線基板３のうち半導体チップ２が搭載されている部分のみを示している。しかし、配線基板３には、抵抗素子、キャパシタ素子、インダクタ素子その他の半導体チップ２以外の各種の素子が、例えば表面実装部品として搭載されていてもよい。
【００３６】
半導体チップ２は、平面視においてそれぞれ四辺形をなす表面２ａ（図３および図４参照）、表面２ａの反対側に位置する裏面２ｂ（図２および図３参照）を備えている。図２に示す例では、半導体チップ２の平面形状は、例えば縦辺の長さが０．７ｍｍ程度、横辺の長さが０．９ｍｍ程度の四辺形である。また半導体チップ２は、表面２ａと裏面２ｂの間に位置する側面２ｃ（図２および図３参照）を備えている。
【００３７】
半導体チップ２は、前述したＬＤＭＯＳＦＥＴまたはＨＥＭＴで構成されている。そして、半導体チップ２がＬＤＭＯＳＦＥＴで構成されているときは、半導体チップ２は、例えばシリコン（Ｓｉ）からなる半導体基板（図示は省略）を備え、半導体チップ２がＨＥＭＴで構成されているときは、半導体チップ２は、例えばガリウム砒素（ＧａＡｓ）からなる半導体基板（図示は省略）を備えている。また、半導体チップ２がＬＤＭＯＳＦＥＴおよびＨＥＭＴのいずれにより構成されているときも、半導体基板の主面（素子形成面）に例えばトランジスタなどの複数の半導体素子（図示は省略）が形成されている。そして、半導体基板の主面（素子形成面）には、複数の配線と複数の配線間を絶縁する絶縁膜を備える配線層（図示は省略）が形成されている。配線層の複数の配線は複数の半導体素子とそれぞれ電気的に接続されて、集積回路を構成する。
【００３８】
図４に示すように、半導体チップ２の表面２ａには、複数のパッド（電極パッド、ボンディングパッド、チップ電極）２ｄが形成されている。複数のパッド２ｄは、半導体基板の主面（素子形成面）に形成された配線層の最上層として形成され、配線層の複数の配線を介して複数の半導体素子と電気的に接続されている。また、半導体チップ２の表面２ａは、例えば酸化ケイ素（ＳｉＯ２）などの絶縁膜により覆われているが、複数のパッド２ｄ上において、表面２ａを覆う絶縁膜に開口部が形成されており、開口部においてパッド２ｄが絶縁膜から露出している。そして図３および図４に示すように、パッド２ｄ上には、例えば銅（Ｃｕ）からなり、直径Ｄ１の円柱形状を有する突起電極４が形成されている。このように、半導体チップ２の表面２ａに形成された複数のパッド２ｄおよび突起電極４は、半導体チップ２が備える複数の半導体素子と電気的に接続され、例えば半導体チップ２に形成された主回路（論理回路）に対して信号を入力または出力するための入出力端子として機能する。
【００３９】
配線基板３は、平面視においてそれぞれ四辺形をなす上面（チップ搭載面、表面）３ａ（図２、図３および図５参照）、上面３ａの反対側に位置する下面（実装面、裏面）３ｂ（図３および図６参照）を備えている。図５に示す例では、配線基板３の平面形状は、例えば縦辺の長さが６ｍｍ程度、横辺の長さが８ｍｍ程度の四辺形である。また配線基板３は、上面３ａと下面３ｂの間に位置する側面３ｃ（図２、図３、図５および図６参照）を備えている。
【００４０】
図３に示すように、配線基板３は、例えばＰＣＢ（Printed Circuit Board）からなり、絶縁層（コア層、コア材）５を有する。そして、配線基板３の上面３ａには、例えば銅（Ｃｕ）からなる複数の端子（パッド）６が形成されている。複数の端子６は、絶縁層５の上面５ａ上に形成されている。また、複数の端子６は、平面視において、半導体チップ２の複数のパッド２ｄおよびパッド２ｄ上に形成された突起電極４と重なる位置に配置される。
【００４１】
配線基板３の上面３ａには、ソルダレジスト膜（絶縁膜、保護膜）７が形成されており、絶縁層５の上面５ａは、ソルダレジスト膜７により覆われている。ソルダレジスト膜７には、平面視において、端子６が配置される位置に開口部７ａが形成されており、複数の端子６は、開口部７ａにおいて、ソルダレジスト膜７から露出している。本実施の形態では、端子６の直径Ｄ２（図５参照）は、突起電極４の直径Ｄ１（図４参照）と同程度である。例えば、突起電極４の直径Ｄ１は７５μｍ程度であり、端子６の直径Ｄ２も７５μｍ程度である。
【００４２】
図３および図５に示すように、配線基板３の上面３ａには、端子６を引き出して他の配線と電気的に接続するための引き出し配線８が複数形成されている。複数の引き出し配線８は、例えば銅（Ｃｕ）からなり、平面視において、各々が、複数の端子６の各々と一体に形成されている。また、引き出し配線８は、複数の端子６の各々を、平面視において、例えば配線基板３の外周部側へ引き出すように、配置されている。複数の端子６は、開口部７ａにおいて、ソルダレジスト膜７から露出しているため、引き出し配線８のうち端子６側の部分８ａも、開口部７ａにおいて、ソルダレジスト膜７から露出している。なお、引き出し配線８のうちソルダレジスト膜７に覆われている部分を８ｂとする。
【００４３】
配線基板３の下面３ｂには、半導体装置１の外部端子である複数のランド（外部端子）９が配置され、複数のランド９には、複数の半田ボール（実装端子、接合材）１０が接合されている。また、絶縁層５の下面５ｂには、複数のランド９およびランド９に接続される配線を含む、例えば銅（Ｃｕ）からなる導体パターン（図示は省略）が形成されている。
【００４４】
配線基板３の下面３ｂには、ソルダレジスト膜（絶縁膜、保護膜）１１が形成されており、絶縁層５の下面５ｂは、ソルダレジスト膜１１により覆われている。ソルダレジスト膜１１には、平面視において、ランド９が配置される位置に開口部１１ａが形成されており、複数のランド９は、開口部１１ａにおいて、ソルダレジスト膜１１から露出している。
【００４５】
ランド９に接合される半田ボール１０は、半導体装置１を図示しない実装基板に実装する際に、実装基板側の複数の端子と、複数のランド９を電気的に接続する導電性接合材である。また、図６に示すように、平面視において、複数のランド９および半田ボール１０は、行列状（アレイ状、マトリクス状）に配置されている。半導体装置１のように外部端子であるランド９（または半田ボール１０）を実装面において行列状に配置したパッケージは、エリアアレイ型の半導体装置と呼ばれる。エリアアレイ型の半導体装置１は、実装面となる配線基板３の下面３ｂを外部端子の配置スペースとして有効に活用することができるため、実装面積の増大を抑制しつつ、かつ、端子数を増加させることができる。
【００４６】
また、図３に模式的に示すように、配線基板３の複数の端子６は配線基板３の上面３ａ側と下面３ｂ側を電気的に接続する複数の配線１２を介して、複数のランド９と電気的に接続されている。このように、配線基板３は、図示しない実装基板と半導体チップ２を電気的に接続する際に、実装基板と半導体チップ２を中継するインタポーザとして機能する。なお、図３では、複数の配線１２を、それぞれ直線を用いて模式的に示しているが、複数の配線１２には、配線基板３が備える各配線層において引き回される配線、および配線基板３が備える複数の配線層の間を電気的に接続する層間配線（ビア配線）が含まれる。また、図３では、一例として４層（絶縁層５の上面５ａに第１層、上面５ａと下面５ｂの間に第２層および第３層、下面５ｂに第４層で合計４層）の配線層を備えた配線基板３を示しているが、配線層の数は４層に限定されず、端子数や配線レイアウトに応じて変更することができる。
【００４７】
本実施の形態では、図３を用いて前述したように、半導体チップ２は、半導体チップ２の表面２ａが配線基板３の上面３ａと対向するように、配線基板３に搭載されている。配線基板３の端子６は、半導体チップ２のパッド２ｄ上に形成された突起電極４と対向する位置に配置されており、図３に示すように、半田からなる接合部１３を介して突起電極４と電気的に接続されている。つまり、半導体チップ２は、パッド２ｄ上に形成された突起電極４を、半田からなる接合部１３を介して端子６に接合することにより、配線基板３上に固定され、かつ、配線基板３と電気的に接続されている。
【００４８】
前述したように、突起電極４は、例えば銅（Ｃｕ）からなり、円柱形状を有する柱状電極である。なお、この突起電極４の形状は、円柱形状に限らず、角柱形状であってもよい。一般に、半導体チップの突起電極の構成材料としては、銅（Ｃｕ）の他、金（Ａｕ）が用いられる場合があるが、本実施の形態のように銅（Ｃｕ）からなる突起電極４を用いることで、材料コストを大幅に低減することができる。
【００４９】
また、本実施の形態の接合部１３を構成する半田および半田ボール１０は、鉛（Ｐｂ）を実質的に含まない、いわゆる鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、錫−銀（Ｓｎ−Ａｇ）、または錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
【００５０】
また、図３に示すように、半導体チップ２の表面２ａと配線基板３の上面３ａの間には、アンダフィル樹脂（封止体）１４が配置され、パッド２ｄ、突起電極４、端子６および接合部１３はアンダフィル樹脂１４により封止されている。これにより、パッド２ｄ、突起電極４、端子６および接合部１３の周辺に生じる応力を分散させて緩和することができる。ただし、フリップチップ実装方式は、図３に示すようにアンダフィル樹脂１４を半導体チップ２と配線基板３の間に配置する実施態様には限定されず、変形例としてアンダフィル樹脂１４を配置しない構成に適用することができる。
【００５１】
＜突起電極および端子の周辺構造＞
次に、図５、図７および図８を参照し、突起電極４および端子６周辺の詳細な構造について説明する。図７および図８は、実施の形態の半導体装置１の突起電極４および端子６の周辺構造を示す断面図である。なお、図７および図８は、突起電極４および端子６の周辺構造を半導体チップ２および配線基板３の厚さ方向に拡大して示す。
【００５２】
図７に示すように、半導体チップ２の表面２ａに形成された複数のパッド２ｄは、半導体チップ２の表面２ａに形成された配線２ｅと接続されている。パッド２ｄおよび配線２ｅは、半導体基板の表面２ａ側に形成された絶縁膜２ｆの表面に形成されている。また、半導体チップ２の表面２ａには、例えば酸化ケイ素（ＳｉＯ２）などの絶縁膜２ｇが形成されており、複数のパッド２ｄおよび配線２ｅは、絶縁膜２ｇに覆われている。絶縁膜２ｇには、平面視において、複数のパッド２ｄが配置される位置に開口部２ｈが形成されており、複数のパッド２ｄは、開口部２ｈにおいて、絶縁膜２ｇから露出している。また、パッド２ｄ上には突起電極４が形成されている。
【００５３】
また、図５を用いて前述したように、配線基板３の上面３ａは、絶縁層５の上面５ａ上に形成されたソルダレジスト膜７により覆われているが、ソルダレジスト膜７には、平面視において、端子６が配置される位置に開口部７ａが形成されており、複数の端子６、および、引き出し配線８のうち端子６側の部分８ａは、開口部７ａにおいて、ソルダレジスト膜７から露出している。一方、引き出し配線８のうち部分８ｂは、ソルダレジスト膜７に覆われている。複数の端子６の各々は、引き出し配線８と一体に形成されているが、引き出し配線８の線幅ＬＷ１（図５参照）は、端子６の直径Ｄ２と同程度かそれよりも小さく（狭く）、例えば７５μｍ程度である。以下では、引き出し配線８の線幅ＬＷ１が、端子６の直径Ｄ２と等しい場合を代表例として説明する。
【００５４】
図５に示すように、本実施の形態では、端子（パッド）６は、開口部７ａにおいて、端子６の表面の全部がソルダレジスト膜７から露出しているため、いわゆるＳＭＤ（Solder Mask Definition）タイプのパッド構造を有していない。すなわち、端子６は、いわゆるＮｏｎ−ＳＭＤタイプのパッド構造を有している。
【００５５】
ＳＭＤタイプのパッド構造とは、端子（パッド）を形成した後、はんだマスク層であるソルダレジスト膜を塗布し、塗布したソルダレジスト膜を、ソルダレジスト膜の開口部の直径が端子（パッド）の直径よりも小さくなるように開口したものであり、端子（パッド）の表面の一部がソルダレジスト膜に覆われている構造である。一方、Ｎｏｎ−ＳＭＤタイプのパッド構造とは、端子（パッド）を形成した後、はんだマスク層であるソルダレジスト膜を塗布し、塗布したソルダレジスト膜を、ソルダレジスト膜の開口部の直径が端子（パッド）の直径よりも大きくなるように開口したものであり、端子（パッド）の表面の全部が開口部においてソルダレジスト膜から露出している構造である。本実施の形態では、端子６は、開口部７ａにおいて、端子６の表面の全部がソルダレジスト膜７から露出しているため、前述したように、Ｎｏｎ−ＳＭＤタイプのパッド構造を有する。
【００５６】
引き出し配線８の線幅をＬＷ１とし（端子６の直径Ｄ２に等しい）、さらに図５に示すように、引き出し配線８のスペース幅をＳＰ１とし、端子６および引き出し配線８のピッチＰ１を、線幅ＬＷ１とスペース幅ＳＰ１の和とする。ここで、端子６および引き出し配線８のピッチＰ１が大きい場合には、ソルダレジスト膜７の形状加工の精度等の制約がないため、開口部７ａの直径を端子６の直径よりも小さくし、端子６を、端子６の表面の一部がソルダレジスト膜７に覆われたＳＭＤタイプのパッド構造を有するものとすることができる。しかし、端子６および引き出し配線８のピッチＰ１が小さくなるのに伴って、形状加工の精度等の制約により、開口部７ａの直径を端子６の直径よりも小さくすることができなくなり、端子６を、開口部７ａにおいて端子６の表面の全部がソルダレジスト膜７から露出したＮｏｎ−ＳＭＤタイプのパッド構造を有するものとすることがある。
【００５７】
また、図５に示すように、本実施の形態では、開口部７ａは、端子６ごとに形成されていない。これは、端子６および引き出し配線８のピッチＰ１がさらに小さくなるのに伴って、形状加工の精度等のさらなる制約により、ソルダレジスト膜７に端子６ごとに開口部７ａを形成することが難しくなるためである。このような場合、複数の端子６を含む領域に１つの開口部７ａを形成し、端子６を、Ｎｏｎ−ＳＭＤタイプのパッド構造を有するものとしつつ、１つの開口部７ａに複数の端子６が露出した構造を有するものとする。
【００５８】
例えば端子６および引き出し配線８のピッチＰ１が１５０μｍ以下（線幅ＬＷ１が例えば７５μｍ以下であり、スペース幅ＳＰ１が例えば７５μｍ以下）である場合には、端子６を、１つの開口部７ａに複数の端子６が露出したＮｏｎ−ＳＭＤタイプのパッド構造を有するものとすることが好適である。また、そのうち例えば端子６および引き出し配線８のピッチＰ１が１２０μｍ以下（線幅ＬＷ１が例えば６０μｍ以下であり、スペース幅ＳＰ１が例えば６０μｍ以下）である場合には、端子６を、１つの開口部７ａに複数の端子６が露出したＮｏｎ−ＳＭＤタイプのパッド構造を有するものとすることがより好適である。
【００５９】
ところが、端子６をＮｏｎ−ＳＭＤタイプのパッド構造を有するものとした場合には、開口部７ａにおいて、端子６とともに引き出し配線８の部分８ａがソルダレジスト膜７から露出する。そのため、後述するリフロー処理（熱処理）において、溶融した半田が端子６上から引き出し配線８上に流れ広がるおそれがある。特に、端子６を、１つの開口部７ａに複数の端子６が露出したＮｏｎ−ＳＭＤタイプのパッド構造を有するものとした場合には、各端子６の平面配置の制約により、引き出し配線８のうち開口部７ａに露出した部分８ａの長さ（図５および図７に示すＬ１およびＬ２）が端子６ごとに異なることがある。例えば、Ｌ１が３５μｍ程度になり、Ｌ２が７０μｍ程度になることがある。このような場合、リフロー処理において、溶融した半田が端子６上から引き出し配線８上に流れ広がる量が端子６ごとに異なり、溶融後、固化した半田からなる接合部１３の厚さまたは形状が、端子６ごとにばらつくおそれがある。
【００６０】
本実施の形態では、配線基板３は、端子６の突起電極４側（半導体チップ２側）の表面、および、引き出し配線８のうちソルダレジスト膜７の開口部７ａに露出した部分８ａの突起電極４側（半導体チップ２側）の表面に、ニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施されたものであることを特徴とする。具体的には、図７に示すように、端子６上および引き出し配線８の部分８ａ上には、例えば３μｍ程度以上の厚さを有するニッケル（Ｎｉ）層１５がめっきにより形成されており、ニッケル（Ｎｉ）層１５上には、例えば０．０５μｍ程度以上の厚さを有するパラジウム（Ｐｄ）層１６がめっきにより形成されている。すなわち、端子６上および引き出し配線８の部分８ａ上には、ニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施されることで、ニッケル（Ｎｉ）層１５と、ニッケル（Ｎｉ）層１５上に形成されたパラジウム（Ｐｄ）層１６とからなる金属膜１７が形成されている。そして、ニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施された端子６の突起電極４側（半導体チップ２側）の表面と、半田からなる接合部１３とが、直接接合されている。すなわち、半田からなる接合部１３と端子６とは、金属膜１７を介して接合されている。
【００６１】
端子６の表面が、ニッケル（Ｎｉ）めっきが施されたものである場合、後述する半導体装置の製造工程において、例えば銅（Ｃｕ）からなる端子６の表面に酸化膜が形成されることを抑制することができ、また、後述するリフロー処理（熱処理）において、溶融した半田が端子６と反応することを抑制することができる。したがって、溶融後、固化した半田からなる接合部１３と端子６との接合界面の接合強度を向上させることができる。
【００６２】
また、ニッケル（Ｎｉ）めっきが施された端子６の表面が、さらにパラジウム（Ｐｄ）めっきが施されたものである場合、パラジウム（Ｐｄ）がニッケル（Ｎｉ）に比べて化学的安定性および硬さに優れるため、溶融した半田と端子６との反応をさらに抑制することができ、溶融後、固化した半田からなる接合部１３と端子６との接合界面の接合強度をさらに向上させることができる。
【００６３】
本実施の形態では、端子６の最表面は、パラジウム（Ｐｄ）めっきが施されたものである。端子６の最表面が、パラジウム（Ｐｄ）めっきが施されたものである場合、端子６の最表面が、他の金属によるめっきが施されたものである場合に比べ、溶融した半田に対する端子６の表面のぬれ性が低い。したがって、後述するリフロー処理（熱処理）において、溶融した半田が端子６上から引き出し配線８上に流れ広がることを抑制することができる。そのため、溶融後、固化した半田からなる接合部１３の厚さまたは形状が、端子６ごとにばらつくことを抑制することができる。
【００６４】
例えば、端子６の最表面が、金（Ａｕ）めっきが施されたものである場合、端子６の最表面が、他の金属によるめっきが施されたものである場合に比べ、溶融した半田に対する端子６の表面のぬれ性が高い。したがって、本実施の形態では、端子６の最表面が、金（Ａｕ）めっきが施されたものである場合に比べ、リフロー処理（熱処理）において、溶融した半田が端子６上から引き出し配線８上に流れ広がることをより効率的に抑制することができる。
【００６５】
なお、リフロー処理（熱処理）の際に、半田からなる接合部１３と端子６との間において、ニッケル（Ｎｉ）層１５とパラジウム（Ｐｄ）層１６とが反応して合金が形成されることで、図８に示すように、端子６の突起電極４側（半導体チップ２側）の表面に、１層構造を有する金属膜１７ａが形成されることがある。金属膜１７ａは、ニッケル（Ｎｉ）およびパラジウム（Ｐｄ）を含有する。このとき、半田からなる接合部１３と端子６とは、金属膜１７ａを介して接合される。
【００６６】
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法について説明する。図９は、実施の形態の半導体装置の製造工程の一部を示す製造プロセスフロー図である。図１０〜図１３および図１５〜図２５は、実施の形態の半導体装置の製造工程中の要部断面図である。図１４は、実施の形態の半導体装置の製造工程で準備する半導体ウェハを示す斜視図である。なお、図１１〜図１３は、配線基板２０の端子６の周辺の構造を配線基板２０の厚さ方向に拡大して示す。また、図１５〜図１９は、図１４に示すウェハ２５のパッド２ｄの周辺の構造をウェハ２５の厚さ方向に拡大して示す。また、図２０〜図２３は、突起電極４および端子６の周辺構造を半導体チップ２および配線基板２０の厚さ方向に拡大して示す。
【００６７】
まず、配線基板２０を準備する（図９のステップＳ１１）。配線基板２０は、図１０および図１１に示すような製品形成領域２０ａを複数備えており、各製品形成領域２０ａの間にダイシングライン（ダイシング領域）２０ｂを有する、いわゆる多数個取り基板である。このように、複数の製品形成領域２０ａを備える多数個取り基板を用いることで、製造効率を向上させることができる。なお、後述する図９のステップＳ３５で、配線基板２０を製品形成領域２０ａ毎に分割したものが、配線基板３となる。
【００６８】
図１０および図１１に示すように、配線基板２０は、例えば樹脂からなり、上面５ａおよび上面５ａの反対側の下面５ｂを有する絶縁層（コア層、コア材）５を備えている。また、配線基板２０の各製品形成領域２０ａは、配線基板２０の上面３ａ側に配置される複数の端子６、配線基板２０の下面３ｂ側に配置される複数のランド９、および複数の端子６とランド９を電気的に接続する複数の配線１２を備えている。絶縁層５の上面５ａは、ソルダレジスト膜７に覆われ、ソルダレジスト膜７に形成された開口部７ａにおいて、複数の端子６がソルダレジスト膜７から露出している。また、絶縁層５の下面５ｂは、ソルダレジスト膜１１に覆われ、ソルダレジスト膜１１に形成された開口部１１ａにおいて、複数のランド９がソルダレジスト膜１１から露出している。
【００６９】
本実施の形態では、例えば図５を用いて前述したように、一つの開口部７ａに複数の端子６が露出している。また、図１０および図１１に示すように、配線基板２０の上面３ａには、引き出し配線８が複数の端子６の各々と一体に形成されている。引き出し配線８のうち端子６側の部分８ａも、端子６とともに、開口部７ａにおいて、ソルダレジスト膜７から露出している。
【００７０】
配線基板２０が備える導体パターン（端子６、引き出し配線８、ランド９および配線１２）は、それぞれ銅（Ｃｕ）を主成分とする金属材料で形成される。本実施の形態では、これらの導体パターンを形成する工法として、例えば、サブトラクト法やセミアディティブ法などの工法を用いて形成する。
【００７１】
次に、ニッケル（Ｎｉ）めっきを施す（図９のステップＳ１２）。このステップＳ１２では、図１２に示すように、開口部７ａに露出した端子６の表面、および、引き出し配線８のうち開口部７ａに露出した部分８ａの表面を覆うように、例えば無電解めっき法により、例えば３μｍ程度以上の厚さを有するニッケル（Ｎｉ）層１５を形成する。無電解めっき液として、例えばニッケル（Ｎｉ）化合物を溶解した次亜リン酸水溶液を用いることができる。なお、無電解めっきに代え、電解めっき法によりニッケル（Ｎｉ）めっきを施してもよい。
【００７２】
次に、パラジウム（Ｐｄ）めっきを施す（図９のステップＳ１３）。このステップＳ１３では、図１３に示すように、開口部７ａに露出した端子６の表面、および、引き出し配線８のうち開口部７ａに露出した部分８ａの表面を覆うように、例えば無電解めっき法により、例えば０．０５μｍ程度以上の厚さを有するパラジウム（Ｐｄ）層１６を形成する。無電解めっき液として、例えばパラジウム（Ｐｄ）化合物を溶解した次亜リン酸水溶液を用いることができる。なお、無電解めっきに代え、電解めっき法によりパラジウム（Ｐｄ）めっきを施してもよい。
【００７３】
上記したステップＳ１２およびステップＳ１３を行うことにより、開口部７ａに露出した端子６の表面、および、引き出し配線８のうち開口部７ａに露出した部分８ａの表面に、ニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施される。そして、ニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施されることで、開口部７ａに露出した端子６の表面、および、引き出し配線８のうち開口部７ａに露出した部分８ａの表面に、ニッケル（Ｎｉ）層１５と、ニッケル（Ｎｉ）層１５上に形成されたパラジウム（Ｐｄ）層１６とからなる金属膜１７が形成される。
【００７４】
一方、配線基板２０とは別に、半導体チップ２を準備する（図９のステップＳ２１〜ステップＳ２４）。
【００７５】
以下では、半導体チップとして、シリコン（Ｓｉ）基板に形成されたＬＤＭＯＳＦＥＴで構成された半導体チップを準備する場合について説明する。しかし、半導体チップとして、ガリウム砒素（ＧａＡｓ）基板に形成されたＨＥＭＴで構成された半導体チップを準備する場合でも、同様にすることができる。
【００７６】
まず、ウェハ（半導体ウェハ）２５を準備する（図９のステップＳ２１）。このステップＳ２１で準備するウェハ２５は、図１４に示すように、略円形の平面形状を有する表面２ａおよび表面２ａの反対側に位置する裏面２ｂを有している。また、ウェハ２５は、複数のチップ領域（デバイス領域）２５ａを有し、各チップ領域２５ａが、それぞれ図４に示す半導体チップ２に相当する。また、隣り合うチップ領域２５ａの間には、スクライブライン（スクライブ領域）２５ｂが形成されている。スクライブライン２５ｂは格子状に形成され、ウェハ２５の表面２ａを複数のチップ領域２５ａに区画する。また、スクライブライン２５ｂには、チップ領域２５ａ内に形成される半導体素子などが正しく形成されているか否かを確認するためのＴＥＧ（Test Element Group）やアライメントマークなどの導体パターンが複数形成されている。
【００７７】
本実施の形態で準備するウェハ２５には、例えばシリコン（Ｓｉ）からなる半導体基板の主面（素子形成面）に例えばトランジスタなどの複数の半導体素子（図示は省略）が形成されている。また、半導体基板の主面上には、複数の配線層（図示は省略）と絶縁膜（図示は省略）が交互に積層され、図１５に示すように、そのうち最上層の絶縁膜２ｆ上には、配線層と電気的に接続される複数のパッド（電極パッド、ボンディングパッド、チップ電極）２ｄが形成されている。複数のパッド２ｄは、配線２ｅを介して複数の半導体素子と電気的に接続されている。つまり、本実施の形態で準備するウェハ２５には、予め半導体基板の主面上に集積回路が形成されている。また、半導体チップ２の表面２ａは、例えば酸化ケイ素（ＳｉＯ２）などの絶縁膜２ｇにより覆われているが、複数のパッド２ｄ上において、表面２ａを覆う絶縁膜２ｇに開口部２ｈが形成されており、開口部２ｈにおいて、パッド２ｄが絶縁膜２ｇから露出している。
【００７８】
次に、複数のパッド２ｄ上にそれぞれ突起電極４を形成する（図９のステップＳ２２）。このステップＳ２２では、図１６に示すように、ウェハ２５の表面２ａ上にマスク２６を配置（固定）する。そして、突起電極４を形成する位置に貫通孔（開口部）２６ａを形成する。貫通孔２６ａは、例えばフォトリソグラフィ技術やエッチング技術を用いて形成することができる。続いて貫通孔２６ａ内に金属膜を堆積させて突起電極４を形成する。
【００７９】
本実施の形態では、金属膜として銅（Ｃｕ）膜を堆積させる。金属膜を堆積させる方法は、特に限定されず、例えば無電解めっき法または電解めっき法により堆積させることができる。また、銅（Ｃｕ）膜とパッド２ｄの界面、あるいは突起電極４の先端面４ｓに銅（Ｃｕ）とは異なる金属膜を形成する場合には、異なる金属材料を順次堆積させることで容易に形成することができる。このように、金属膜を堆積させることにより突起電極４を形成する場合、突起電極４とパッド２ｄを接合する際に、パッド２ｄに加わるストレスを低減することができる。特に、ボールボンディング方式など、突起電極をパッドに圧着（熱圧着を含む）する方式と比較すると、大幅にストレスを低減できる。
【００８０】
また、マスク２６の貫通孔２６ａ内に金属膜を堆積させて形成した突起電極４は、柱状の立体形状を備えた柱状電極となる。また、突起電極４の平面形状は、貫通孔２６ａの開口形状に応じて形成される。例えば、本実施の形態では、円形の開口形状を有する貫通孔２６ａを形成することで、円柱形の突起電極４が得られる。
【００８１】
次に、突起電極４の先端面４ｓ上にそれぞれ半田材１３ａを形成する（図９のステップＳ２３）。このステップＳ２３では、図１７に示すように、ステップＳ２２に引き続いて、マスク２６を取り除くことなく、貫通孔２６ａ内で突起電極４の先端面４ｓ上に半田膜を堆積させることで、半田材１３ａを形成する。このため、例えば銅（Ｃｕ）膜を堆積させた後、引き続き半田膜を堆積させれば、半田材１３ａを形成する前に銅（Ｃｕ）膜に酸化膜が形成されることを抑制できる。したがって、半田材１３ａと突起電極４の接合界面の接合強度を向上させることができる。また、本工程で突起電極４の先端面４ｓを半田材１３ａで覆うことにより、先端面４ｓが大気に曝露することを防止できるので、先端面４ｓに酸化膜が形成され難い状態を維持することができる。したがって、半田材１３ａと突起電極４の接合界面の接合強度を向上させることができる。なお、突起電極４の酸化をより確実に抑制するためには、突起電極４の先端面４ｓにニッケル（Ｎｉ）膜を形成してもよい。
【００８２】
次に、マスク２６（図１７参照）を取り除き、洗浄を行うと、図１８に示すように、突起電極４の側面が露出する。この状態では半田材１３ａは突起電極４と同様に円柱形状となっているが、熱処理（加熱処理）を施し、半田材１３ａの少なくとも一部を溶融させると、図１９に示すように、半田材１３ａの形状が溶融した半田の表面張力の影響により変形し、ドーム形状となる。このように熱処理を施すと、突起電極４の先端面４ｓと半田材１３ａをしっかりと接合することができる。また、図１９に示すようにドーム形状とした方が、半田材１３ａが安定するため、半田材１３ａの突起電極４からの脱落や損傷を抑制できる。
【００８３】
以上の工程により、複数のパッド２ｄの表面（上面）上に複数の突起電極４が形成（接合）され、かつ、複数の突起電極４の先端面４ｓに複数の半田材１３ａが形成されたウェハ２５が得られる。
【００８４】
次に、複数の突起電極４が形成されたウェハ２５の表面にバックグラインド用のテープを貼り付け、ウェハ２５の裏面を研磨（研削）することで、所望の厚さのウェハ２５を取得する。なお、準備するウェハ２５の厚さがウェハの準備段階において既に薄い場合、あるいは、薄くする必要が無い場合には、このウェハ２５の裏面を研磨（研削）する工程を削除できる。
【００８５】
次に、ウェハ２５を分割する（図９のステップＳ２４）。このステップＳ２４では、図１４に示すスクライブライン２５ｂに沿ってウェハ２５を切断することで、ウェハ２５をチップ領域２５ａ毎に分割（個片化）し、図４に示す半導体チップ２を複数個取得する。切断方法は特に限定されないが、ダイシングブレード（回転刃）を用いた切断方法やレーザを照射する切断方法を用いることができる。
【００８６】
次に、ステップＳ２１〜ステップＳ２４を行って準備した半導体チップ２を、ステップＳ１１〜ステップＳ１３を行って準備した配線基板２０に搭載する（図９のステップＳ３１）。このステップＳ３１では、まず、図２０に示すように、半導体チップ２を、表面２ａが配線基板２０の上面３ａと対向するように、配線基板２０上に配置する。この時、複数の突起電極４の先端面４ｓに取り付けられた半田材１３ａが、端子６と対向するように配置する。
【００８７】
なお、後述する図９のステップＳ３２において、半田材１３ａの温度が融点以上に到達するまでの時間を短縮する観点から、図２０に示す状態で半田材１３ａを予め加熱しておくことが好ましい。ただし、この段階では、半田材１３ａを溶融させる必要はなく、予備加熱をしておけばよい。半田材１３ａを加熱する方法としては、例えば、配線基板２０をヒートステージ（ヒータなどの加熱部を備えた基板保持台；図示は省略）に固定して、ヒートステージの温度を例えば１００℃程度に設定する。これにより、半導体チップ２の突起電極４に取り付けられた半田材１３ａを加熱することができる。
【００８８】
次に、図２１に示すように、半導体チップ２と配線基板２０の距離を近づけて、半田材１３ａと、表面にニッケル（Ｎｉ）層１５、パラジウム（Ｐｄ）層１６が順次形成された端子６とを接触させる。すなわち、半田材１３ａと、表面にニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施された端子６とを接触させる。
【００８９】
なお、後述する図９のステップＳ３２において、溶融した半田材１３ａが突起電極４および端子６に接触した状態で保持されればよいため、半導体チップ２と配線基板２０の距離を近づけるだけでもよく、半田材１３ａと端子６の表面とを接触させなくてもよい。このとき、半田材１３ａと、表面にニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施された端子６とが半田材１３ａを介して対向するように、配線基板２０に半導体チップ２を搭載することになる。
【００９０】
次に、リフロー処理（熱処理）を施す（図９のステップＳ３２）。このステップＳ３２では、半導体チップ２の半田材１３ａと配線基板２０の端子６とが接触した状態で、半田材１３ａが融点以上になるまで加熱して溶融させる。加熱温度は、半田材１３ａの融点により変化するが、錫−銀（Ｓｎ−Ａｇ）系の鉛フリー半田を採用した場合は、２４０〜２８０℃で加熱する。そして、半田材１３ａが溶融すると、端子６上で流れ広がる。つまり、端子６の表面が、半田材１３ａにより、いわゆる「濡れた」状態となる。その後、溶融した半田材１３ａが端子６上に流れ広がった状態で、溶融した半田材１３ａを冷却することにより、図２２に示すように、半田からなる接合部１３が形成される。半田からなる接合部１３が、ニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施された端子６の表面と接合されることで、半田からなる接合部１３を介して突起電極４と端子６とが強固に接合される。すなわち、半田からなる接合部１３と端子６とは、金属膜１７を介して接合される。そして、突起電極４と端子６とが、半田を用いて電気的に接続される。
【００９１】
本実施の形態では、端子６の最表面は、パラジウム（Ｐｄ）めっきが施されたものである。端子６の最表面が、パラジウム（Ｐｄ）めっきが施されたものである場合、端子６の最表面が、他の金属によるめっきが施されたものである場合に比べ、溶融した半田に対する端子６の表面のぬれ性が低い。したがって、リフロー処理（熱処理）において、溶融した半田が端子６上から引き出し配線８の部分８ａ上に流れ広がることを抑制することができ、溶融後、固化した半田からなる接合部１３の厚さまたは形状が、端子６ごとにばらつくことを抑制することができる。
【００９２】
なお、ニッケル（Ｎｉ）層１５およびパラジウム（Ｐｄ）層１６の厚さにもよるが、リフロー処理（熱処理）の際に、半田からなる接合部１３と端子６との間において、ニッケル（Ｎｉ）層１５とパラジウム（Ｐｄ）層１６とが反応して合金が形成されることで、図２３に示すように、１層構造を有する金属膜１７ａが形成されることがある。金属膜１７ａは、ニッケル（Ｎｉ）およびパラジウム（Ｐｄ）を含有する。このとき、半田からなる接合部１３と端子６とは、金属膜１７ａを介して接合される。
【００９３】
本実施の形態では、突起電極４の先端面４ｓに形成された半田材１３ａが、表面に金属膜１７が形成された端子６と接触した状態で、リフロー処理（熱処理）を行うことにより、突起電極４と端子６とを接合する。しかし、表面に金属膜１７が形成された端子６上に、例えば印刷法により半田（図示は省略）を形成しておき、突起電極４の先端面４ｓに形成された半田材１３ａが、端子６上に形成された半田（図示は省略）と接触した状態で、リフロー処理（熱処理）を行うことにより、突起電極４と端子６とを接合してもよい。あるいは、突起電極４の先端面４ｓに半田材を形成せず、表面に金属膜１７が形成された端子６上に、例えば印刷法により半田（図示は省略）を形成しておき、先端面４ｓに半田材が形成されていない突起電極４が、端子６上に形成された半田（図示は省略）と接触した状態で、リフロー処理（熱処理）を行うことにより、突起電極４と端子６とを接合してもよい。
【００９４】
または、表面に金属膜１７が形成された端子６上に半田ボール（図示は省略）を搭載しておき、突起電極４の先端面４ｓに形成された半田材１３ａが、半田ボール（図示は省略）と接触した状態で、リフロー処理（熱処理）を行うことにより、突起電極４と端子６とを接合してもよい。あるいは、突起電極４の先端面４ｓに半田材を形成せず、表面に金属膜１７が形成された端子６上に半田ボール（図示は省略）を搭載しておき、先端面４ｓに半田材が形成されていない突起電極４が、半田ボール（図示は省略）と接触している状態で、リフロー処理（熱処理）を行うことにより、突起電極４と端子６とを接合してもよい。
【００９５】
次に、半導体チップ２と配線基板２０との間を封止する（図９のステップＳ３３）。このステップＳ３３では、図２４に示すように、半導体チップ２の表面２ａと、配線基板２０の上面３ａの間にアンダフィル樹脂１４を供給して、パッド２ｄ、突起電極４、端子６および接合部１３を封止する。詳しくは、例えば半導体チップ２の側面２ｃの外側に樹脂供給用のノズル２７を配置して、例えば熱硬化性樹脂であるアンダフィル樹脂１４を、半導体チップ２の表面２ａと、配線基板２０の上面３ａの間に供給する。これにより、パッド２ｄ、突起電極４、端子６および接合部１３を一括して封止することができる。このように、半導体チップ２と配線基板２０との間をアンダフィル樹脂１４により封止することで、パッド２ｄ、突起電極４、端子６および接合部１３にかかる応力を、アンダフィル樹脂１４を介して分散させることができるので、半導体チップ２と配線基板２０との接続の信頼性を向上させる観点から好ましい。
【００９６】
ただし、本実施の形態で説明する技術は、アンダフィル樹脂１４を用いる半導体装置に限って適用されるものではなく、本実施の形態に対する変形例としては、図２４に示すアンダフィル樹脂１４を配置しない半導体装置に適用することもできる。この場合、半導体チップ２と配線基板２０との間を封止する工程は削除することができる。
【００９７】
また、アンダフィル樹脂１４を用いる場合であっても、本実施の形態のように、半導体チップ２を配線基板２０上に配置してからアンダフィル樹脂１４を半導体チップ２と配線基板２０との間に供給するのではなく、予め配線基板２０のチップ搭載領域にアンダフィル樹脂１４を配置してから半導体チップ２を配線基板２０上に配置してもよい。
【００９８】
次に、半田ボール１０をマウントする（図９のステップＳ３４）。このステップＳ３４では、図２５に示すように、配線基板２０を上下反転させた後、配線基板２０の下面３ｂにおいて露出する複数のランド９の各々の上に半田ボール１０を配置した後、加熱することで複数の半田ボール１０とランド９を接合する。これにより、複数の半田ボール１０は、配線基板２０を介して半導体チップ２と電気的に接続される。
【００９９】
ただし、本実施の形態で説明する技術は、半田ボール１０を接合した、いわゆるＢＧＡ（Ball Grid Array）型の半導体装置に限って適用させるものではない。例えば、本実施の形態に対する変形例としては、半田ボール１０を形成せず、ランド９を露出させた状態、あるいはランド９に半田ボール１０よりも薄く半田ペーストを塗布した状態で出荷する、いわゆるＬＧＡ（Land Grid Array）型の半導体装置に適用することができる。
【０１００】
次に、配線基板２０を個片化する（図９のステップＳ３５）。このステップＳ３５では、ダイシングライン（ダイシング領域）２０ｂに沿って配線基板２０を切断し、配線基板２０を製品形成領域２０ａ毎に分割して配線基板３とすることで、複数の半導体装置１を取得する。切断方法は特に限定されないが、例えばダイシングブレード（回転刃）を用いて配線基板を切削切断する方法を用いることができる。
【０１０１】
以上の工程により、図１〜図８を用いて説明した半導体装置１が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。
【０１０２】
なお、上記した半導体装置の製造工程では、配線基板２０に半導体チップ２を搭載する工程の例について説明した。しかし、抵抗素子、キャパシタ素子、インダクタ素子その他の半導体チップ２以外の各種の素子を例えば表面実装部品として準備し、例えばステップＳ３１を行う前に、準備した各種の素子を配線基板２０に実装してもよい。
【０１０３】
＜リフロー処理における半田の広がりについて＞
図２６は、比較例の半導体装置の突起電極４および端子６の周辺構造を示す断面図である。なお、図２６は、図７および図８と同様に、突起電極４および端子６の周辺構造を半導体チップ２および配線基板３の厚さ方向に拡大して示す。
【０１０４】
図２６に示すように、比較例の半導体装置は、半導体チップ２、および半導体チップ２を搭載する基材であって、半導体チップ２と電気的に接続される配線基板３を有している。比較例の半導体装置のうち金属膜２１７以外の部分については、実施の形態の半導体装置１のうち金属膜１７以外の部分と同一であるため、金属膜２１７以外の部分についての説明を省略する。
【０１０５】
比較例の半導体装置では、配線基板３は、端子６の突起電極４側（半導体チップ２側）の表面、および、引き出し配線８のうちソルダレジスト膜７の開口部７ａに露出した部分８ａの突起電極４側（半導体チップ２側）の表面に、ニッケル（Ｎｉ）めっき、パラジウム（Ｐｄ）めっきおよび金（Ａｕ）めっきが順次施されたものである。具体的には、図２６に示すように、端子６上および引き出し配線８の部分８ａ上には、例えば３μｍ程度以上の厚さを有するニッケル（Ｎｉ）層１５がめっきにより形成されており、ニッケル（Ｎｉ）層１５上には、例えば０．０５μｍ程度以上の厚さを有するパラジウム（Ｐｄ）層１６がめっきにより形成されている。そして、さらにパラジウム（Ｐｄ）層１６上には、例えば０．０５μｍ程度の厚さを有する金（Ａｕ）層２１８がめっきにより形成されている。すなわち、端子６上および引き出し配線８の部分８ａ上には、ニッケル（Ｎｉ）層１５と、パラジウム（Ｐｄ）層１６と、金（Ａｕ）層２１８とからなる金属膜２１７が形成されている。そして、ニッケル（Ｎｉ）めっき、パラジウム（Ｐｄ）めっきおよび金（Ａｕ）めっきが順次施された端子６の突起電極４側（半導体チップ２側）の表面と、突起電極４とが、半田からなる接合部１３を用いて接合されている。
【０１０６】
比較例の半導体装置の製造工程は、図９のステップＳ１３の工程の後、配線基板２０に金（Ａｕ）めっきを施す工程を行う点以外は、実施の形態の半導体装置の製造工程と同一である。
【０１０７】
比較例の半導体装置の製造工程では、図９のステップＳ１１と同一の工程を行って、配線基板２０を準備し（図１０および図１１参照）、図９のステップＳ１２およびステップＳ１３と同一の工程を行って、ニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきを順次施す（図１２および図１３参照）。その後、比較例の半導体装置の製造工程では、実施の形態の半導体装置の製造工程と異なり、金（Ａｕ）めっきを施す。これにより、開口部７ａに露出した端子６の表面、および、引き出し配線８のうち開口部７ａに露出した部分８ａの表面を覆うように、例えば無電解めっき法または電解めっき法により、例えば０．０５μｍ程度の厚さを有する金（Ａｕ）層２１８を形成する。そして、開口部７ａに露出した端子６の表面、および、引き出し配線８のうち開口部７ａに露出した部分８ａの表面に、ニッケル（Ｎｉ）層１５と、パラジウム（Ｐｄ）層１６と、金（Ａｕ）層２１８とからなる金属膜２１７が形成される。
【０１０８】
一方、配線基板２０とは別に、半導体チップ２を準備する。半導体チップ２を準備する工程は、実施の形態の半導体装置の製造工程における図９のステップＳ２１〜ステップＳ２４の工程と同一である。
【０１０９】
次に、図９のステップＳ２１〜ステップＳ２４と同一の工程を行って準備した半導体チップ２を、図９のステップＳ１１〜ステップＳ１３と同一の工程および金（Ａｕ）めっきを施す工程を行って準備した配線基板２０に搭載する。図９のステップＳ３１の工程と同様に、半導体チップ２を、表面２ａが配線基板２０の上面３ａと対向するように配線基板２０上に配置する。次に、半導体チップ２と配線基板２０の距離を近づけて、接触させる。
【０１１０】
次に、図９のステップＳ３２の工程と同様に、リフロー処理（熱処理）を施す。半導体チップ２と配線基板２０が接触した状態で、半田が融点以上になるまで加熱して溶融させ、その後、溶融した半田が端子６の表面上に流れ広がった状態で、溶融した半田を冷却することにより、半田からなる接合部１３が形成される。そして、半田からなる接合部１３を介して突起電極４と端子６とが接合される。
【０１１１】
その後、図９のステップＳ３３〜ステップＳ３５と同一の工程を行って、図２６を用いて説明した半導体装置が得られる。
【０１１２】
比較例の半導体装置では、端子６の最表面は、金（Ａｕ）めっきが施されたものである。端子６の最表面が、金（Ａｕ）めっきが施されたものである場合、端子６の最表面が、他の金属によるめっきが施されたものである場合に比べ、溶融した半田に対する端子６の表面のぬれ性が高い。したがって、リフロー処理（熱処理）において、溶融した半田が端子６上から引き出し配線８の部分８ａ上に流れ広がりやすい。
【０１１３】
端子６を、引き出し配線８と一体に形成し、かつ、Ｎｏｎ−ＳＭＤタイプのパッド構造を有するものとした場合には、開口部７ａにおいて、端子６とともに引き出し配線８の部分８ａがソルダレジスト膜７から露出する。したがって、溶融した半田に対する端子６の表面のぬれ性が高い場合には、図２６に示すように、溶融した半田が端子６上から引き出し配線８の部分８ａ上まで流れ広がり、引き出し配線８の部分８ａの表面も、半田と接合される。
【０１１４】
さらに、端子６を、１つの開口部７ａに複数の端子６が露出したＮｏｎ−ＳＭＤタイプのパッド構造を有するものとした場合には、引き出し配線８のうち開口部７ａに露出した部分８ａの長さ（図５および図７を用いて説明したＬ１およびＬ２）が端子６ごとに異なることがある。このような場合、リフロー処理において、溶融した半田が端子６上から引き出し配線８の部分８ａ上に流れ広がる量が端子６ごとに異なり、溶融後、固化した半田からなる接合部１３の厚さまたは形状が、端子６ごとにばらつくおそれがある。そして、例えば、半導体チップ２が水平でない状態で配線基板２０に実装されるおそれがある。その結果、突起電極４と端子６との電気的な接続の状況（例えば接続抵抗）が端子６ごとにばらつき、半導体装置の信頼性低下の原因となる。
【０１１５】
このような突起電極４と端子６との電気的な接続の状況（例えば接続抵抗）のばらつきを抑制するためには、突起電極４のピッチすなわち端子６のピッチがそれほど小さくならないようにする必要があり、突起電極４の集積度すなわち端子６の集積度を向上させる上での阻害要因となる。つまり、半導体装置の高機能化または小型化を阻害する要因となり、半導体装置の性能の向上を阻害する要因となる。
【０１１６】
＜本実施の形態の主要な特徴と効果＞
一方、本実施の形態の半導体装置では、端子６の表面は、ニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施されたものであるが、金（Ａｕ）めっきが施されていない。そして、表面にニッケル（Ｎｉ）めっきおよびパラジウム（Ｐｄ）めっきが順次施された端子６の突起電極４側（半導体チップ２側）の表面が、金（Ａｕ）を介さずに、半田からなる接合部１３と直接接合されている。すなわち、端子６上に形成されたニッケル（Ｎｉ）層１５と、ニッケル（Ｎｉ）層１５上に形成されたパラジウム（Ｐｄ）層１６とからなる金属膜１７は、金（Ａｕ）を含有していない。また、半田からなる接合部１３も金（Ａｕ）を含有していない。
【０１１７】
また、本実施の形態の半導体装置では、端子６の最表面は、パラジウム（Ｐｄ）めっきが施されたものである。端子６の最表面が、パラジウム（Ｐｄ）めっきが施されたものである場合、端子６の最表面が、金（Ａｕ）めっきが施されたものである場合に比べ、端子６上における溶融した半田の流動性が低い、すなわち、溶融した半田に対する端子６の表面のぬれ性が低い。そのため、リフロー処理（熱処理）において、溶融した半田が端子６上から引き出し配線８上に流れ広がることを抑制することができる。
【０１１８】
端子６を、引き出し配線８と一体に形成し、かつ、Ｎｏｎ−ＳＭＤタイプのパッド構造を有するものとした場合には、開口部７ａにおいて、端子６とともに引き出し配線８の部分８ａがソルダレジスト膜７から露出する。しかし、実施の形態では、溶融した半田に対する端子６の表面のぬれ性が低いので、図２２に示すように、溶融した半田が端子６上から引き出し配線８の部分８ａ上まで流れ広がらず、引き出し配線８の部分８ａの表面が、半田と接合されない。
【０１１９】
さらに、端子６を、１つの開口部７ａに複数の端子６が露出したＮｏｎ−ＳＭＤタイプのパッド構造を有するものとした場合には、引き出し配線８のうち開口部７ａに露出した部分８ａの長さ（図５および図７を用いて説明したＬ１およびＬ２）が端子６ごとに異なることがある。しかし、本実施の形態では、リフロー処理（図９のステップＳ３２）において、溶融した半田が端子６上から引き出し配線８の部分８ａ上に流れ広がる量が極めて少ない。そのため、図２２に示すように、溶融後、固化した半田からなる接合部１３の厚さまたは形状が端子６ごとにばらつくことを抑制することができる。
【０１２０】
その結果、突起電極４のピッチすなわち端子６のピッチを、例えば１５０μｍ以下に小さくし、さらに例えば１２０μｍ以下に小さくした場合でも、突起電極４と端子６との電気的な接続の状況（例えば接続抵抗）のばらつきを抑制することができ、突起電極４の集積度すなわち端子６の集積度を容易に向上させることができる。そして、半導体装置の高機能化または小型化を容易に実現することができ、半導体装置の性能を容易に向上させることができる。
【０１２１】
なお、本実施の形態では、配線基板３が、端子６の表面に金（Ａｕ）めっきが施されていないものである。そのため、配線基板３が、端子６の表面に金（Ａｕ）めっきが施されたものである場合に比べ、半導体装置の製造コストを低減することができる。
【０１２２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２３】
例えば、実施の形態では、半導体装置を、携帯電話（移動体通信装置）に使用（搭載）されるＲＦパワーモジュールなどの電力増幅モジュールに適用した例について説明し、ＬＤＭＯＳＦＥＴで構成された半導体チップが配線基板に実装された半導体装置、あるいは、ＨＥＭＴで構成された半導体チップが配線基板に実装された半導体装置について説明した。しかし、本発明は、半導体装置を電力増幅モジュールに適用する例に限定されるものではなく、例えば携帯電話（移動体通信装置）に使用（搭載）される他のモジュール、例えばフロントエンドモジュールにも適用可能である。
【産業上の利用可能性】
【０１２４】
本発明は、半導体装置およびその製造方法に適用して有効である。
【符号の説明】
【０１２５】
１  半導体装置
２  半導体チップ
２ａ  表面
２ｂ  裏面
２ｃ  側面
２ｄ  パッド（電極パッド、ボンディングパッド、チップ電極）
２ｅ、１２  配線
２ｆ、２ｇ  絶縁膜
２ｈ  開口部
３、２０  配線基板
３ａ  上面
３ｂ  下面
３ｃ  側面
４  突起電極（バンプ電極、柱状電極）
４ｓ  先端面
５  絶縁層（コア層、コア材）
５ａ  上面
５ｂ  下面
６  端子
７、１１  ソルダレジスト膜
７ａ、１１ａ  開口部
８  引き出し配線
８ａ、８ｂ  部分
９  ランド（端子）
１０  半田ボール
１３  接合部
１３ａ  半田材
１４  アンダフィル樹脂（封止体）
１５  ニッケル（Ｎｉ）層
１６  パラジウム（Ｐｄ）層
１７、１７ａ  金属膜
２０ａ  製品形成領域
２０ｂ  ダイシングライン（ダイシング領域）
２５  ウェハ（半導体ウェハ）
２５ａ  チップ領域（デバイス領域）
２５ｂ  スクライブライン
２６  マスク
２６ａ  貫通孔（開口部）
２７  ノズル
１００  電力増幅モジュール
１０１、１０２  入力端子
１０３、１０４  電力増幅器
１０５、１０６  スイッチ
１０７〜１１４  出力端子
１１５〜１１８  電力増幅回路
【図１】
2013131623.tif 000003
【図２】
2013131623.tif 000004
【図３】
2013131623.tif 000005
【図４】
2013131623.tif 000006
【図５】
2013131623.tif 000007
【図６】
2013131623.tif 000008
【図７】
2013131623.tif 000009
【図８】
2013131623.tif 000010
【図９】
2013131623.tif 000011
【図１０】
2013131623.tif 000012
【図１１】
2013131623.tif 000013
【図１２】
2013131623.tif 000014
【図１３】
2013131623.tif 000015
【図１４】
2013131623.tif 000016
【図１５】
2013131623.tif 000017
【図１６】
2013131623.tif 000018
【図１７】
2013131623.tif 000019
【図１８】
2013131623.tif 000020
【図１９】
2013131623.tif 000021
【図２０】
2013131623.tif 000022
【図２１】
2013131623.tif 000023
【図２２】
2013131623.tif 000024
【図２３】
2013131623.tif 000025
【図２４】
2013131623.tif 000026
【図２５】
2013131623.tif 000027
【図２６】
2013131623.tif 000028