【手続補正書】
【提出日】平成28年1月18日(2016.1.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ハーフブリッジ接続電気制御電力スイッチ（ＰＴ１、ＰＴ２）を当該電力スイッチ（ＰＴ１、ＰＴ２）のオン状態間にゼロ近傍インターロック遅延時間（ＮＺＩＤ）を有するように駆動する駆動回路（１）であって、
前記駆動回路（１）は、入力信号（Ａ）を受信して、
第１の電力スイッチ（ＰＴ１）をオン状態とオフ状態との間で切り換える第１の駆動信号（Ｊ１）と、
第２の電力スイッチ（ＰＴ２）をオン状態とオフ状態との間で切り換える第２の駆動信号（Ｊ２）と
を生成するように構成されており、
前記入力信号（Ａ）の立ち上がりエッジおよび立ち下がりエッジに応答して生成される前記第１の駆動信号（Ｊ１）の信号曲線が、遷移時間（ｔｔ）内にミラーリング電圧値（Ｖｍ）の時間軸に沿って前記第２の駆動信号（Ｊ２）の信号曲線に対してミラーリングされ、
前記ミラーリング電圧値（Ｖｍ）が前記第１および第２の電力スイッチ（ＰＴ１、ＰＴ２）の遮断領域内に収まるように調節される、駆動回路。
【請求項２】
前記駆動回路は、少なくとも１つの電圧制御電力スイッチ装置用であり、当該駆動回路は、少なくとも１つのトリガ信号生成回路と前記少なくとも１つの電圧制御電力スイッチ装置の制御電極との間に接続されたインダクタを有する少なくとも１つのエネルギーバッファ素子を備えており、
前記少なくとも１つのエネルギーバッファ素子は、
前記少なくとも１つの電圧制御電力スイッチ装置の閾値に達するまでトリガ信号の信号エネルギーを蓄積し、
前記少なくとも１つの電圧制御電力スイッチ装置の閾値に達したときに、前記蓄積した信号エネルギーを前記少なくとも１つの電圧制御電力スイッチ装置の前記制御電極に放出するように構成されており、
前記少なくとも１つのエネルギーバッファ素子に蓄積された前記信号エネルギーが、前記少なくとも１つの電圧制御電力スイッチ装置の前記制御電極において電圧オーバーシュートを与える、請求項１に記載の駆動回路。
【請求項３】
前記駆動回路は、
少なくとも１つの第１のトリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｎ）と、
少なくとも１つの第２のトリガ信号生成回路（５２、５２ａ、５２ｂ、…５２ｎ）と、
少なくとも１つの第１のランプ生成回路（６１、６１ａ、６１ｂ、…６１ｎ）と、
少なくとも１つの第２のランプ生成回路（６２、６２ａ、６２ｂ、…６２ｎ）と
を備え、
各トリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｎ；５２、５２ａ、５２、…５２ｎ）が一対のトリガスイッチ（Ｑ１、Ｑ２）を備え、
前記第１のトリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｎ）の各対のトリガスイッチ（Ｑ１、Ｑ２）が第１のトリガ信号（Ｆ１）を生成するように構成され、
前記第２のトリガ信号生成回路（５２、５２ａ、５２ｂ、…５２ｎ）の各対のトリガスイッチ（Ｑ１、Ｑ２）が第２のトリガ信号（Ｆ２）を生成するように構成され、
前記入力信号（Ａ）の奇数の論理変化毎の結果として、前記第１のトリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｃ）の第１のトリガスイッチ（Ｑ１）が前記第１のトリガ信号（Ｆ１）の値をオフ電圧状態（ＶｐＴ１ｏｆｆ）から正ＤＣゲート供給電圧（ＶＧ＋）に段階的に変化させると同時に前記第２のトリガ信号生成回路（５２、５２ａ、５２ｂ、…５２ｎ）の第２のトリガスイッチ（Ｑ２）が前記第２のトリガ信号（Ｆ２）の値をオン電圧状態（ＶＰＴ２ｏｎ）から負ＤＣゲート供給電圧（ＶＧ−）に段階的に変化させ、
前記入力信号（Ａ）の偶数の論理変化毎の結果として、前記第２のトリガ信号生成回路（５２、５２ａ、５２ｂ、…５２ｎ）の第１のトリガスイッチ（Ｑ１）が前記第２のトリガ信号（Ｆ２）の値をオフ電圧状態（ＶｐＴ２ｏｆｆ）から正ＤＣゲート供給電圧（ＶＧ＋）に段階的に変化させると同時に前記第１のトリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｃ）の第２のトリガスイッチ（Ｑ２）が前記第１のトリガ信号（Ｆ１）の値をオン電圧状態（ＶＰＴ１ｏｎ）から負ＤＣゲート供給電圧（ＶＧ−）に段階的に変化させ、
前記第１のトリガ信号（Ｆ１）の段階的電圧変化がそれぞれ、前記第１のランプ生成回路（６１、６１ａ、６１ｂ、…６１ｎ）を介して勾配を形成することによって第１の駆動信号（Ｊ１）に整形され、前記第２のトリガ信号（Ｆ２）の段階的電圧変化がそれぞれ、前記第２のランプ生成回路（６２、６２ａ、６２ｂ、…６２ｎ）を介して勾配を形成することによって前記第２の駆動信号（Ｊ２）に整形される、請求項２に記載の駆動回路。
【請求項４】
第１のランプ生成回路（６１、６１ａ、６１ｂ、…６１ｎ）は、第１のトリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｎ）の一対のトリガスイッチ（Ｑ１、Ｑ２）の共有点と前記第１の電力スイッチ（ＰＴ１）の制御電極（Ｇ）との間に接続される第１のインダクタ（Ｌ１）によって形成されるエネルギーバッファ素子を備え、第２のランプ生成回路（６２、６２ａ、６２ｂ、…６２ｎ）は、第２のトリガ信号生成回路（５２、５２ａ、５２ｂ、…５２ｎ）の一対のトリガスイッチ（Ｑ１、Ｑ２）の共有点と前記第２の電力スイッチ（ＰＴ２）の制御電極（Ｇ）との間に接続される第２のインダクタ（Ｌ２）によって形成されるエネルギーバッファ素子を備え、
前記第１のインダクタ（Ｌ１）は、前記第１の電力スイッチ（ＰＴ１）の閾値電圧（Ｖｔｈ）に達したときに前記第１の電力スイッチ（ＰＴ１）の制御電極（Ｇ）に最大電流を供給するように構成され、
前記第１のインダクタ（Ｌ１）にスイッチング時間（ｔｓ）内に蓄積される第１の駆動エネルギー（ＥＬ１）が、前記第１の電力スイッチ（ＰＴ１）のスイッチングを加速するために前記第１の電力スイッチ（ＰＴ１）の制御電極（Ｇ）に電圧オーバーシュートを形成するほど高く、
前記第２のインダクタ（Ｌ２）は、前記第２の電力スイッチ（ＰＴ２）の閾値電圧（Ｖｔｈ）に達したときに前記第２の電力スイッチ（ＰＴ２）の制御電極（Ｇ）に最大電流を供給するように構成され、
前記第２のインダクタ（Ｌ２）にスイッチング時間（ｔｓ）内に蓄積される第２の駆動エネルギー（ＥＬ２）が、前記第２の電力スイッチ（ＰＴ２）のスイッチングを加速するように前記第２の電力スイッチ（ＰＴ２）の制御電極（Ｇ）に電圧オーバーシュートを形成するほど高い、請求項２又は３に記載の駆動回路。
【請求項５】
第１の制動レジスタ（Ｒ１）が前記第１のインダクタ（Ｌ１）に並列に接続されるとともに前記第１の駆動信号（Ｊ１）の信号スウェイを制動するように構成され、第２の制動レジスタ（Ｒ２）が前記第２のインダクタ（Ｌ２）に並列に接続されるとともに前記第２の駆動信号（Ｊ２）の信号スウェイを制動するように構成されている、請求項４に記載の駆動回路。
【請求項６】
前記駆動回路（１）がゲート供給スイッチ回路（１０）と電源磁気回路（Ｔ２）とを備え、
各トリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｎ；５２、５２ａ、５２ｂ、…５２ｎ）がＤＣゲート供給回路（７）を備え、
前記ＤＣゲート供給回路（７）が少なくとも１つの半波整流器（Ｄ１，Ｄ２、Ｄ３）と少なくとも１つの平滑コンデンサ（Ｃ１、Ｃ２、Ｃ３）とを備え、
各ＤＣゲート供給回路（７）が、
少なくとも１つの正ＤＣゲート供給電圧（ＶＧ＋、ＶＧ１＋）と負ＤＣゲート供給電圧（ＶＧ−）とを生成し、
第１のトリガスイッチ（Ｑ１）に前記正ＤＣゲート供給電圧（ＶＧ＋）を供給し、
第２のトリガスイッチ（Ｑ２）に前記負ＤＣゲート供給電圧（ＶＧ−）を供給し、
前記電源磁気回路（Ｔ２）からエネルギーを受け取る
ように構成され、
各ＤＣゲート供給電圧（ＶＧ＋、ＶＧ１＋、ＶＧ−）は０Ｖの値を有することができ、
前記ゲート供給スイッチ回路（１０）が、
ゲート電力比制御信号（Ｍ）を受信し、
ＤＣゲート電源電圧（Ｎ）を受け取り、
ゲート供給エネルギー（ＥＴ２）を担持する信号（Ｏ）を生成する
ように構成され、
前記ゲート供給スイッチ回路（１０）は、受け取ったＤＣゲート電源電圧（Ｎ）を受信したゲート電力比制御信号（Ｍ）のＰＷＭ情報で調整することによって前記ゲート供給回路（７）から出力された前記ＤＣゲート供給電圧（ＶＧ＋、ＶＧ１＋、ＶＧ−）の電圧値を調節し、
前記電源磁気回路（Ｔ２）が少なくとも１つの変圧器を備え、前記ゲート供給スイッチ回路（１０）から両ＤＣゲート供給回路（７）への前記ゲート供給エネルギー（ＥＴ２）のガルバニック絶縁エネルギー伝達を提供するように構成されている、請求項１〜５のいずれか一項に記載の駆動回路。
【請求項７】
前記駆動回路（１）が温度影響適合回路（１１）を備え、
前記温度影響適合回路が、
温度情報を担持する温度情報信号（ＩｎｆＴ）を受信し、
前記ゲート電力比制御信号（Ｍ）を生成し、
ＤＣ／ＤＣコンバータ（１２）を介して前記ＤＣゲート電源電圧（Ｎ）の値を設定し、
前記ＤＣゲート供給電圧（ＶＧ＋、ＶＧ−）の値が前記温度情報信号（ＩｎｆＴ）の全温度範囲にわたって差動電圧（Ｖｄｉｆ）の一定値を保持するように、受信した温度情報信号（ＩｎｆＴ）によって担持される前記温度情報に関して前記ゲート電力比制御信号（Ｍ）および前記ＤＣゲート電源電圧（Ｎ）を設定する
ように構成されている、請求項６に記載の駆動回路。
【請求項８】
前記第１および第２の駆動信号（Ｊ１、Ｊ２）間のミラーリングが電磁結合回路（Ｔ３）によって実行され、前記電磁結合回路（Ｔ３）が少なくとも１つの第１のランプ生成回路（６１、６１ａ、６１ｂ、…６１ｎ）と少なくとも１つの第２のランプ生成回路（６２、６２ａ、６２ｂ、…６２ｎ）とに接続され、
前記電磁結合回路（Ｔ３）が少なくとも１つの変圧器を備え、
前記電磁結合回路（Ｔ３）が第１のランプ生成回路（６１、６１ａ、６１ｂ、…６１ｎ）の対間でプラス１（＋１）の結合比を実行するように構成され、
前記電磁結合回路（Ｔ３）が第２のランプ生成回路（６２、６２ａ、６２ｂ、…６２ｎ）の対間でプラス１（＋１）の結合比を実行するように構成され、
前記電磁結合回路（Ｔ３）が前記第１のランプ生成回路（６１、６１ａ、６１ｂ、…６１ｎ）と前記第２のランプ生成回路（６２、６２ａ、６２ｂ、…６２ｎ）との間でマイナス１（−１）の結合比を実行するように構成されている、請求項１〜７のいずれか一項に記載の駆動回路。
【請求項９】
前記電磁結合回路（Ｔ３）が、前記ランプ生成回路（６１、６１ａ、６１ｂ、…６１ｎ；６２、６２ａ、６２ｂ、…６２ｎ）に接続されて単巻変圧器機能を形成する少なくとも１つの巻線に１未満の結合比（Ｒｃ＜１）を形成するタップ（Ｔ）を有し、
前記トリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｎ；５２、５２ａ、５２ｂ、…５２ｎ）のうちの少なくとも１つが前記タップ（Ｔ）に接続されるキャッピングダイオード（Ｄ６、Ｄ７）を備え、
前記電磁結合回路（Ｔ３）が、前記電磁結合回路（Ｔ３）の結合比（Ｒｃ＜１）によって前記電力スイッチ（ＰＴ１、ＰＴ２）の制御電極（Ｇ）に最大電圧オーバーシュート値を定義するように構成され、
前記電磁結合回路（Ｔ３）および前記キャッピングダイオード（Ｄ６、Ｄ７）が、前記駆動エネルギー（ＥＬ１、ＥＬ２）の少なくとも一部を前記キャッピングダイオード（Ｄ６、Ｄ７）を介して前記ＤＣゲート供給回路（７）に戻すように構成されている、請求項８に記載の駆動回路。
【請求項１０】
前記駆動回路（１）が、微分回路（４）と少なくとも１つの変圧器を有する磁気トリガ回路（Ｔ１）とを備え、
前記微分回路（４）が前記入力信号（Ａ）を受信して第１および第２のパルス信号（Ｂ、Ｃ）を生成するように構成され、
前記第１および第２のパルス信号（Ｂ、Ｃ）はいずれも活性状態と不活性状態との間で切り換わり、前記第１および第２のパルス信号（Ｂ、Ｃ）の追加振幅なしに前記磁気トリガ回路（Ｔ１）を通じて前記トリガスイッチ（Ｑ１、Ｑ２）の対を制御するように構成され、
前記入力信号（Ａ）のオン状態の期間に前記第１のパルス信号（Ｂ）の値が少なくとも入力信号（Ａ）の各立ち上がりエッジに応答して確定時間（ｔｅ）の間、活性状態に設定され、前記入力信号（Ａ）のオフ状態の期間に前記第２のパルス信号（Ｃ）の値が少なくとも前記入力信号（Ａ）の各立ち下がりエッジに応答して前記確定時間（ｔｅ）の間、活性状態に設定され、
最小限の駆動電力消費量を確保するため、前記確定時間（ｔｅ）が所定値を有するか、あるいは電力スイッチ状態情報（ＩｎｆＴ３）に関して同時に定義され、
前記磁気トリガ回路（Ｔ１）が、前記第１のパルス信号（Ｂ）の活性状態に応答して前記第１のトリガ回路（５１、５１ａ、５１ｂ、…５１ｎ）の前記第１のトリガスイッチ（Ｑ１）と前記第２のトリガ回路（５２、５２ａ、５２ｂ、…５２ｎ）の前記第２のトリガスイッチ（Ｑ２）とをオンし、前記第２のパルス信号（Ｃ）の活性状態に応答して前記第１のトリガ回路（５１、５１ａ、５１ｂ、…５１ｎ）の前記第２のトリガスイッチ（Ｑ２）と前記第２のトリガ回路（５２、５２ａ、５２ｂ、…５２ｎ）の前記第１のトリガスイッチ（Ｑ１）とをオンし、前記第１および第２のパルス信号（Ｂ、Ｃ）のいずれもが活性状態にない場合にすべてのトリガスイッチ（Ｑ１、Ｑ２）をオフに保持するように構成されている、請求項６〜９のいずれか一項に記載の駆動回路。
【請求項１１】
前記第１のトリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｎ）は、前記トリガスイッチ（Ｑ１、Ｑ２）のいずれもがオンに切り換わらない間、前記電力スイッチ（ＰＴ１）の導電状態の変更を防止するように構成された双安定回路（９）を備え、
前記第２のトリガ信号生成回路（５２、５２ａ、５２ｂ、…５２ｎ）は、前記トリガスイッチ（Ｑ１、Ｑ２）のいずれもがオンに切り換わらない間、前記電力スイッチ（ＰＴ２）の導電状態の変更を防止するように構成された双安定回路（９）を備える、請求項３〜１０のいずれか一項に記載の駆動回路。
【請求項１２】
少なくとも１つのトリガ回路（５１、５１ａ、５１ｂ、５１ｎ；５２、５２ａ、５２ｂ、…５２ｎ）が、ゲート供給エネルギー（ＥＴ２）を担持する信号（Ｏ）を通じて受信された停止情報（ＩｎｆＳＤ）に応答して対応する電力スイッチ（ＰＴ１，ＰＴ２）をオフするように構成された停止回路（８）を備える、請求項３〜１１のいずれか一項に記載の駆動回路。
【請求項１３】
前記トリガ信号生成回路（５１、５１ａ、５１ｂ、…５１ｎ；５２、５２ａ、５２ｂ、…５２ｎ）のうちの少なくとも１つが少なくとも１つのブロッキングダイオード（Ｄ８、Ｄ９）を備え、
第１のブロッキングダイオード（Ｄ８）がＤＣゲート供給回路（７）と第１のトリガスイッチ（Ｑ１）との間に接続され、
第２のブロッキングダイオード（Ｄ９）がＤＣゲート供給回路（７）と第２のトリガスイッチ（Ｑ２）との間に接続されている、請求項３〜１２のいずれか一項に記載の駆動回路。
【請求項１４】
微分回路（４）および磁気トリガ回路（Ｔ１）が前記駆動回路（１）内のフルブリッジに接続される少なくとも４つの電力スイッチ（ＰＴ１ａ、ＰＴ１ｂ、…ＰＴ１ｎ；ＰＴ２ａ、ＰＴ２ｂ、…ＰＴ２ｎ）を駆動する、請求項１〜１３のいずれか一項に記載の駆動回路。
【請求項１５】
前記第１の電力スイッチ（ＰＴ１）が、それぞれ駆動信号（Ｊ１）によって制御される少なくとも１つの電力スイッチ素子（ＰＴ１ａ、ＰＴ１ｂ、…ＰＴ１ｎ）を備え、
前記第２の電力スイッチ（ＰＴ２）が、それぞれ駆動信号（Ｊ２）によって制御される少なくとも１つの電力スイッチ素子（ＰＴ２ａ、ＰＴ２ｂ、…ＰＴ２ｎ）を備える、請求項１〜１４のいずれか一項に記載の駆動回路。
【請求項１６】
ハーフブリッジ接続電気制御電力スイッチ（ＰＴ１、ＰＴ２）を当該電力スイッチ（ＰＴ１、ＰＴ２）のオン状態間にゼロ近傍インターロック遅延時間（ＮＺＩＤ）を有するように駆動する方法であって、
ａ）第１および第２のトリガ信号（Ｆ１、Ｆ２）を生成するステップ（Ｓ１）であって、前記第１のトリガ信号（Ｆ１）の値が入力信号（Ａ）の奇数の段階的変化毎にオン電圧状態から正ＤＣゲート供給電圧（ＶＧ＋）に段階的に変化すると同時に、前記第２のトリガ信号（Ｆ２）の値が前記入力信号（Ａ）の偶数の段階的変化毎にオフ電圧状態から負ＤＣゲート供給電圧（ＶＧ−）に段階的に変化するように、前記第１および第２のトリガ信号を生成するステップと、
ｂ）前記入力信号（Ａ）の立ち上がりエッジおよび立ち下がりエッジへの応答として、前記第１および第２のトリガ信号（Ｆ１、Ｆ２）を傾斜させて均等な勾配を有する第１および第２の駆動信号（Ｊ１、Ｊ２）とするステップ（Ｓ２）と
を備え、
前記第１および第２の駆動信号（Ｊ１、Ｊ２）がオン状態とオフ状態との間で対応する電力スイッチ（ＰＴ１、ＰＴ２）を切り換えるように構成され、
前記第１および第２の駆動信号（Ｊ１、Ｊ２）が遷移時間内にミラーリング電圧値（Ｖｍ）の時間軸に沿って互いの時間曲線に対してミラーリングされ、
前記ミラーリング電圧値（Ｖｍ）が、前記第１および第２の電力スイッチ（ＰＴ１、ＰＴ２）の遮断領域内に収まるように十分低く調節される、方法。