(57)【要約】【課題】クロックを発生させるＰＬＬ回路にクロックジッタが発生したとしても、ジッタの少ない安定したクロックを供給できるクロック回路を提供することを目的としている。【解決手段】クロック回路は、基準クロックＣＫＬ０，ＣＬＫ１を発生する水晶発振器１００と、基準クロックＣＫＬ０と基準クロックＣＬＫ１とからそれぞれ所定のクロックＣＬＫ２とクロックＣＬＫ３を生成する２系統のＰＬＬ回路１０２ａ，１０２ｂと、これらＰＬＬ回路１０２ａ，１０２ｂの電源１０１ａ，１０１ｂと、クロックＣＬＫ２とクロックＣＬＫ３のジッタ幅ｄ２とジッタ幅ｄ３を算出するジッタ幅算出回路１０３ａ，１０３ｂと、ジッタ幅算出回路１０３ａ，１０３ｂのジッタ情報に基づいて、クロックＣＬＫ２とクロックＣＬＫ３のいずれかを選択し、クロックＣＬＫ４として出力するセレクタ１０４と、により構成されている。【選択図】図１
2013131953.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックを発生する発振器と、
前記基準クロックにより所定のクロックを出力する少なくとも２系統のＰＬＬ回路と、
前記ＰＬＬ回路のそれぞれのクロックのジッタからジッタ幅を算出するジッタ幅算出回路あるいは前記ＰＬＬ回路の電源電圧から電圧変動幅を算出する電圧変動幅算出回路と、
前記ＰＬＬ回路のクロックうち前記ジッタ幅あるいは前記電圧変動幅の一番小さいクロックを選択するセレクタと、を備えたことを特徴とするクロック回路。
【請求項２】
前記発振器が、前記ＰＬＬ回路毎に独立に設けられていることを特徴とする請求項１に記載のクロック回路。
【請求項３】
前記セレクタの出力部に別のＰＬＬ回路を備え、前記選択されたクロックを前記第３のＰＬＬ回路にて、クロック切替え時のタイミングを調整することを特徴とする請求項１または請求項２に記載のクロック回路。
【請求項４】
前記セレクタの出力部に位相調整回路を備え、前記選択されたクロックを前記位相調整回路にて、クロック切替え時の位相を調整することを特徴とする請求項１または請求項２に記載のクロック回路。
【請求項５】
前記ジッタ幅あるいは前記電圧変動幅が予め設定されたしきい値以下である場合には、前記クロックの切替えを行わないことを特徴とする請求項１から請求項４のいずれか１項に記載のクロック回路。
【請求項６】
前記電圧変動幅と前記ジッタ幅との相関関係に基づいて、前記ジッタ幅のしきい値を基準として前記電圧変動幅のしきい値を設定することを特徴とする請求項５に記載のクロック回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のクロックのいずれかを選択するクロック回路に関するものである。
【背景技術】
【０００２】
電子機器は、クロック回路から供給されるクロックにより安定した動作をさせることができる。一般的に、クロック回路としては、ＰＬＬ回路（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：位相同期回路）が用いられ、水晶発振器などで発生される安定した周波数を入力信号として、分周器により入力周波数と同じ確度で分周倍された出力信号を出力する。ＰＬＬ回路は、外部から入力された基準信号と、ループ内の発振器からの出力との位相差が一定になるよう、ループ内発振器にフィードバック制御をかけて発振をさせる発振回路である。このＰＬＬ回路を用いることで、入力信号に雑音が重畳されていても、入力信号に位相が同期した安定した出力信号を得ることができる。
【０００３】
しかし、電子機器にクロックを供給するクロック回路に、電源電圧や温度等の外的要因により周波数や位相の変動等が発生すると電子機器の誤動作を引き起こす要因となるという問題がある。このため、クロック回路には、安定した高い精度のクロックを供給することが求められている。これに対応するため、クロック回路を２系統用意し、クロックに異常が発生したクロック回路を他方のクロック回路に切替える方法がある。２系統の入力クロックには位相差があり、切替え時に位相変動が生じるため、この位相変動を抑えることが重要である。また、クロック回路では、上述した外的要因の影響はＰＬＬ回路から出力されるクロックのジッタとして表れるので、その大きさを正確に把握することが必要である。
【０００４】
このような切替え時の位相変動を抑えるクロック切替え回路として、特許文献１に示される例が提案されている。ＰＬＬ回路に、特性の相違する第一及び第二のフィルタ１６ａ，１６ｂを設ける。第二のフィルタは、第一のフィルタに比較してゲイン低く（低速）、ロックアップタイムが長い特性とする。クロック切替え制御信号の発生に応答して、一定時間は、パルス発生回路１８、セレクタ１９により第二のフィルタを選択する。更に、フィルタの切替えにより発生する高周波成分の除去を行うフィルタ２０を設ける。これにより、外部のクロック供給装置からの２系統のクロックを受信し、この２系統のクロックの位相差を合わせた後、このクロックの切替えを行うとき、伝送装置内への出力クロックに生じる瞬時の位相変動を抑圧することができる。
【０００５】
また、ＰＬＬ回路のクロックジッタの程度を検出するジッタ検出回路として、特許文献２に示される例が挙げられる。ＰＬＬ回路（２）の発振クロック信号（ｖｃｏ）の遅延信信号を基準クロック信号（ｒｅｆ）の複数の遅延信号の変化に同期して複数のラッチ回路（２３＿１〜２３＿ｎ）にラッチする。ラッチ回路毎にその出力又はその反転信号をセレクタ（２４＿１〜２４＿ｎ）で選択する。セレクタ毎にその出力の変化回数をカウンタ（２５＿１〜２５＿ｎ）で計数する。制御回路（２８）は、発振クロック信号の２ｎサイクル毎に、前回のセレクタの選択が非反転出力であれば今回カウンタの計数値がｎ以上のときセレクタの選択状態を反転し、前回のセレクタの選択が反転出力であれば今回前記カウンタの計数値がｎ以上のときにセレクタの選択状態を反転する。前記第１カウンタの計数値が例えばジッタ検出情報として出力される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１１９２７５号公報
【特許文献２】特開２００９−６５５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般的なＰＬＬ回路では、基準クロックの周波数、電源電圧や温度の変動により出力信号（クロック）の周波数にジッタ（ｊｉｔｔｅｒ）が発生してしまう。このジッタは、１つは入力信号（基準クロック）波形の時間的な揺らぎで発生するものであり、基準クロックの波形にランダムな時間的揺らぎが含まれることで生じる。また、ＰＬＬ回路の電源電圧やグランド電圧の乱れもジッタ発生の原因となる。これらジッタは、ＰＬＬ回路によりクロックが供給される外部回路において誤動作を生じさせる要因となる。このため、ＰＬＬ回路で発生するクロックジッタの対策が必要となる。
【０００８】
しかしながら、従来の特許文献１のクロック切り替え回路では、クロック切替え時に２系統のクロックの位相差を抑制することに関しては検討されているが、ＰＬＬ回路の出力で発生したクロックジッタの対策としてのクロック切替えについては、何ら考慮されていないという問題点があった。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、クロックを発生させるＰＬＬ回路にクロックジッタが発生したとしても、ジッタに影響されない安定したクロックを供給できるクロック回路を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明のクロック回路は、基準クロックを発生する発振器と、前記基準クロックにより所定のクロックを出力する少なくとも２系統のＰＬＬ回路と、前記ＰＬＬ回路のそれぞれのクロックのジッタからジッタ幅を算出するジッタ幅算出回路あるいは前記ＰＬＬ回路の電源電圧から電圧変動幅を算出する電圧変動幅算出回路と、前記ＰＬＬ回路のクロックうち前記ジッタ幅あるいは前記電圧変動幅の小さいクロックを選択するセレクタと、を備えたことを特徴とするものである。
【発明の効果】
【００１１】
本発明のクロック回路によれば、ＰＬＬ回路で発生するクロックジッタ情報に基づいて、少なくとも２系統のＰＬＬ回路のうちジッタ幅が小さい系統のクロックに切替えることにより、ジッタの少ない安定したクロックを供給することができるという効果がある。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係るクロック回路の全体を示す回路ブロック図である。
【図２】実施の形態１に係るクロック回路におけるクロック切替えの処理手順を示すフローチャートである。
【図３】クロックのジッタを説明するための図である。
【図４】実施の形態１に係るクロック回路における他の実施態様におけるクロック切替えの処理手順を示すフローチャートである。
【図５】実施の形態２に係るクロック回路の全体を示す回路ブロック図である。
【図６】実施の形態３に係るクロック回路の全体を示す回路ブロック図である。
【図７】実施の形態３に係るクロック回路の動作を説明するための波形図である。
【図８】実施の形態４に係るクロック回路の全体を示す回路ブロック図である。
【図９】実施の形態４に係るクロック回路の動作を説明するための波形図である。
【図１０】実施の形態５に係るクロック回路の全体を示す回路ブロック図である。
【図１１】実施の形態５に係るクロック回路におけるクロック切替えの処理手順を示すフローチャートである。
【図１２】実施の形態５におけるジッタ幅と電源電圧変動幅の関係を算出するためのクロック回路の全体を示す回路ブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態に係るクロック回路について、図１から図１２を参照して説明する。
【００１４】
実施の形態１．
図１は、実施の形態１に係るクロック回路の全体を示す回路ブロック図であり、図２は、実施の形態１におけるクロック切替えの処理手順を示すフローチャートであり、また、図３は、クロックのジッタを説明するための図である。さらに、図４は、実施の形態１における他の実施態様におけるクロック切替えの処理手順を示すフローチャートである。
【００１５】
図１に示すように、実施の形態１に係るクロック回路は、安定した基準クロックＣＫＬ０，ＣＬＫ１を発生する水晶発振器１００と、基準クロックＣＫＬ０と基準クロックＣＬＫ１とからそれぞれ所定のクロックＣＬＫ２とクロックＣＬＫ３を生成する２系統のＰＬＬ回路１０２ａ，１０２ｂと、これらＰＬＬ回路１０２ａ，１０２ｂに電圧を供給する電源１０１ａ，１０１ｂと、クロックＣＬＫ２とクロックＣＬＫ３のジッタを検出し、ジッタ幅ｄ２，ｄ３を算出するジッタ幅算出回路１０３ａ，１０３ｂと、ジッタ幅算出回路１０３ａ，１０３ｂのジッタ情報に基づいて、クロックＣＬＫ２とクロックＣＬＫ３のいずれかを選択し、クロックＣＬＫ４として出力するセレクタ１０４と、により構成されている。ここで、実施の形態１では、発振器の例として、水晶発振器１００を用いる場合について説明する。
【００１６】
次に、実施の形態１に係るクロック回路の動作について、図１から図３を参照して説明する。
【００１７】
まず、ジッタ幅の大きさにより２系統のＰＬＬ回路１０２ａ，１０２ｂのクロックを切替える処理手順について、図２に示すフローチャートを用いて説明する。処理開始により、まず、ステップ１（Ｓ１）では、ＰＬＬ回路１０２ａ，１０２ｂのそれぞれのクロックＣＬＫ２，ＣＬＫ３のジッタ幅ｄ２，ｄ３をジッタ幅算出回路１０３ａ，１０３ｂからジッタ情報として取得する。続いて、ステップ２（Ｓ２）で、クロックＣＬＫ２のジッタ幅ｄ２が、クロックＣＬＫ３のジッタ幅ｄ３よりも大きいかどうかを比較する。クロックＣＬＫ２のジッタ幅ｄ２がクロックＣＬＫ３のジッタ幅ｄ３よりも大きい場合にはステップ３（Ｓ３）に移動し、クロックＣＬＫ３を選択し、クロックＣＬＫ４としてクロックＣＬＫ３を出力する。また、ステップ２（Ｓ２）で、クロックＣＬＫ２のジッタ幅ｄ２がクロックＣＬＫ３のジッタ幅ｄ３以下である場合には、ステップ４（Ｓ４）に移動し、クロックＣＬＫ２を選択し、クロックＣＬＫ４としてクロックＣＬＫ２を出力する。
【００１８】
ここで、クロックＣＬＫのジッタ幅ｄは、図３に示すように、クロックの矩形幅の変動の平均値として表される。ジッタ幅算出回路は、例えば、特許文献２のジッタ検出回路を用いることができる。複数の遅延信号の変化に同期して、複数のラッチ回路にてＰＬＬ回路の出力信号（クロック）をラッチする。その複数のラッチ回路にて、ラッチする信号として、図３において、“０”であるときをクロックジッタが発生していない状態とし、“０”の状態を基準とし、所定時間におけるクロックジッタの前後のブレ（幅）の平均値をジッタ幅ｄとしてジッタ情報とする。本実施の形態では、ジッタ幅算出回路１０３ａ，１０３ｂからジッタ情報として、ジッタ幅ｄ２，ｄ３がセレクタ４に送出される。これにより、ジッタ幅ｄの小さいクロックを選択することにより、クロック回路から出力されるクロックの精度が高くなり、外部回路に与えるジッタの影響を小さくすることができる。
【００１９】
ただし、ジッタ幅ｄの大きいクロックであっても、外部回路に与える影響がない程度（
予め設定されたしきい値ｄｔｈ以下）であれば、クロック回路の安定性を考慮して、必ずしもクロック系統の切替えを行う必要はない。この場合の実施態様におけるクロックの切替えの処理手順を図４に示すフローチャートを用いて説明する。
【００２０】
クロックの切替え処理開始により、まず、ステップ１１（Ｓ１１）では、ＰＬＬ回路１０２ａ，１０２ｂのそれぞれのクロックＣＬＫ２，ＣＬＫ３のジッタ幅ｄ２，ｄ３をジッタ幅算出回路１０３ａ，１０３ｂからジッタ情報として取得する。続いて、ステップ１２（Ｓ１２）で、クロックＣＬＫ２のジッタ幅ｄ２が、クロックＣＬＫ３のジッタ幅ｄ３よりも大きいかどうかを比較する。クロックＣＬＫ２のジッタ幅ｄ２がクロックＣＬＫ３のジッタ幅ｄ３よりも大きい場合にはステップ１３（Ｓ１３）に移動し、ＣＬＫ２のジッタ幅ｄ２がしきい値ｄｔｈよりも大きいかどうかを比較する。ＣＬＫ２のジッタ幅ｄ２がしきい値ｄｔｈよりも大きい場合には、ステップ１４（Ｓ１４）で、クロックＣＬＫ３を選択し、クロックＣＬＫ４としてクロックＣＬＫ３を出力する。ステップ１３（Ｓ１３）で、ＣＬＫ２のジッタ幅ｄ２がしきい値ｄｔｈ以下である場合には、ステップ１５（Ｓ１５）で、クロックＣＬＫ２を選択し、クロックＣＬＫ４としてクロックＣＬＫ２を出力する。
【００２１】
また、ステップ１２（Ｓ１２）で、クロックＣＬＫ２のジッタ幅ｄ２がクロックＣＬＫ３のジッタ幅ｄ３以下である場合には、ステップ１６（Ｓ１６）に移動し、ＣＬＫ３のジッタ幅ｄ３がしきい値ｄｔｈよりも大きいかどうかを比較する。ＣＬＫ３のジッタ幅ｄ３がしきい値ｄｔｈよりも大きい場合には、ステップ１７（Ｓ１７）で、クロックＣＬＫ２を選択し、クロックＣＬＫ４としてクロックＣＬＫ２を出力する。これに対し、ステップ１６（Ｓ１６）で、ＣＬＫ３のジッタ幅ｄ３がしきい値ｄｔｈ以下である場合には、ステップ１８（Ｓ１８）で、クロックＣＬＫ３を選択し、クロックＣＬＫ４としてクロックＣＬＫ３を出力する。これにより、クロックのジッタ幅が外部回路に影響を与えないしきい値ｄｔｈ以下である場合において、不必要にクロックの切替えを行う必要がなくなり、より安定したクロック回路の切替え動作を行うことができる。
【００２２】
このように、実施の形態１に係るクロック回路によれば、クロックを発生させるＰＬＬ回路を２系統備え、ＰＬＬ回路で発生するクロックのジッタ情報に基づいて、２系統あるＰＬＬ回路のうちジッタ幅が小さい系統のクロックに切替えることにより、ジッタの影響が少ない安定したクロックを供給することができるという効果がある。
【００２３】
なお、実施の形態１では、２系統のＰＬＬ回路にそれぞれ異なる電源により電圧を供給する場合について述べたが、１つの電源で２系統のＰＬＬ回路に電圧を供給する場合であってもよい。
【００２４】
実施の形態２．
図５は、実施の形態２に係るクロック回路の全体を示す回路ブロック図である。
【００２５】
図５に示す実施の形態２に係るクロック回路と図１に示す実施の形態１に係るクロック回路との相違点は、実施の形態１では、１つの水晶発振器１００から２系統のＰＬＬ回路１０２ａ，１０２ｂへ基準クロックＣＬＫ０，ＣＬＫ１が出力されているのに対して、実施の形態２では、独立した２つの水晶発振器１００ａ，１００ｂを備え、それぞれＰＬＬ回路１０２ａ，１０２ｂへ基準クロックＣＬＫ０，ＣＬＫ１が出力されている点である。他の構成要素は、実施の形態１と同様であるので説明を省略する。
【００２６】
実施の形態２に係るクロック回路における動作は、独立した２つの水晶発振器１００ａ，１００ｂからＰＬＬ回路１０２ａ，１０２ｂへ基準クロックＣＬＫ０，ＣＬＫ１が出力される以外については、実施の形態１と同様であるので説明を省略する。独立した２つの水晶発振器１００ａ，１００ｂを設けることで、一方の水晶発振器が故障した場合であっても、クロックを継続的に外部回路に安定して供給することができる。さらに、ジッタ幅算出回路１０３ａ，１０３ｂに、クロックの状態を監視させることができ、クロックが停止されていると判定されると、ジッタ情報により、セレクタ４で該当するクロックの選択を停止させることもできる。
【００２７】
このように、実施の形態２に係るクロック回路によれば、独立した２つの水晶発振器１００ａ，１００ｂを設けることにより、実施の形態１と同様の効果を有するとともに、さらに、クロック回路の信頼性を向上させることができるという効果がある。
【００２８】
実施の形態３．
図６は、実施の形態３に係るクロック回路の全体を示す回路ブロック図であり、図７は、実施の形態３におけるクロック回路の動作を説明するための波形図である。
【００２９】
図６に示す実施の形態３に係るクロック回路と図５に示す実施の形態２に係るクロック回路との相違点は、実施の形態２では、ジッタ幅算出回路１０３ａ，１０３ｂのジッタ情報（ジッタ幅ｄ２，ｄ３）に基づいて、セレクタ１０４によりクロックＣＬＫ２とクロックＣＬＫ３のいずれかを選択し、クロックＣＬＫ４として出力されているのに対して、実施の形態３では、クロックＣＬＫ４を第３のＰＬＬ回路１０５で位相差の補償を行い、補正されたクロックＣＬＫ５が出力されている点である。他の構成要素は、実施の形態２と同様であるので説明を省略する。
【００３０】
次に、実施の形態３に係るクロック回路の動作について、図６および図７に基づいて説明する。実施の形態１または２では、例えば、セレクタ１０４によりクロックＣＬＫ２がクロックＣＬＫ３に切替えられた際に、クロックＣＬＫ３がクロックＣＬＫ２よりも位相が進んでいると、クロックＣＬＫ４において、予期しない立ち上がりが発生し、これによりクロックＣＬＫ４においてもクロックジッタが発生する場合があり、外部回路に誤動作を引き起こさせる可能性がある。この問題を解消するため、実施の形態３に係るクロック回路では、図５に示すように、セレクタ１０４の後段にＰＬＬ回路１０５を設けている。クロックＣＬＫ４をこのＰＬＬ回路１０５に通すことにより、位相差を徐々に補償されたクロックＣＬＫ５を新たに生成させ、クロックとして利用する。これにより、クロックＣＬＫ２とクロックＣＬＫ３との位相がずれていた場合であっても、安定したクロックを外部回路に供給することができる。
【００３１】
図７を参照して、実施の形態３における位相差の補償動作について具体的に説明する。例えば、ＣＬＫ２からＣＬＫ３のクロック系統の切替え時に（図７において、一点鎖線で示す。）ＣＬＫ４に予期しない立ち上がり発生する（図７において、破線円で示す。）。ＰＬＬ回路１０５を介して、ＣＬＫ４からＣＬＫ５を生成させる。これにより、しばらくするとＣＬＫ５はＣＬＫ４に同期するようになる（図７において、実線円で示す。）。これにより、実施の形態１または２で発生する位相差を防ぐことができる。
【００３２】
このように、実施の形態３に係るクロック回路によれば、セレクタの後段に新たなＰＬＬ回路を設け、クロック切替え時に発生する位相差を補償することにより、実施の形態１および実施の形態２と同様の効果を有するとともに、さらに、クロック回路のクロックの精度を向上させ、信頼性を向上させることができるという効果がある。
【００３３】
実施の形態４．
図８は、実施の形態４に係るクロック回路の全体を示す回路ブロック図であり、図９は、実施の形態４におけるクロック回路の動作を説明するための波形図である。
【００３４】
図８に示す実施の形態４に係るクロック回路と図６に示す実施の形態３に係るクロック回路との相違点は、実施の形態３では、クロックＣＬＫ４の位相差の補正を第３のＰＬＬ回路１０５で行っているに対して、実施の形態４では、ＰＬＬ回路１０５の替わりに位相調整回路１０７が用いられている点である。他の構成要素は、実施の形態３と同様であるので説明を省略する。
【００３５】
次に、実施の形態４に係るクロック回路の動作について、図８および図９に基づいて説明する。実施の形態３では、セレクタ１０４によりクロック系統の切替え時の２つのクロック間の位相差の補償をＰＬＬ回路１０５により、行っているが、クロックＣＬＫ５をＰＬＬ回路１０５で生成させることで、このＰＬＬ回路においても電源１０６の電圧の変動や温度によりクロックジッタが発生することが考えられる。そこで、実施の形態４では、図８に示すように、クロック切替え時の位相調整を、ＰＬＬ回路を用いずに位相調整回路１０７を用いて位相差を補償する。これにより、クロックＣＬＫ２とクロックＣＬＫ３との位相がずれていた場合であっても、クロックジッタの影響のない位相調整回路１０７を用いることにより、安定したクロックを外部回路に供給することができる。
【００３６】
図９を参照して、実施の形態４における位相差の補償動作について具体的に説明する。例えば、ＣＬＫ２からＣＬＫ３のクロック系統の切替え時に（図９において、一点鎖線で示す。）ＣＬＫ４に予期しない立ち上がり発生する（図９において、破線円で示す。）。ＣＬＫ５では、予め設定された時間内はＣＬＫ４の切替え直前のクロックの状態を保持し（図９において、実線円で示す。）、次のクロックの立ち上がりまでの時間を延ばすことで、外部回路において、この予期しない立ち上がりによって取り込まれる信号やデータをなくし、数クロック後に正しく信号やデータを取り込むことができる。これにより、実施の形態１または２で発生する位相差や、実施の形態３で発生する可能性のあるクロックジッタも防ぐことができる。なお、設定する時間は、クロックロスにより検出される時間よりも短くしておく。クロックの遅延は、デジタル回路において、その遅延は外部回路の動作にほとんど影響を与えない。
【００３７】
このように、実施の形態４に係るクロック回路によれば、セレクタの後段に位相調整回路を設け、クロック切替え時に発生する位相差を補償することにより、実施の形態１および実施の形態２と同様の効果を有するとともに、実施の形態３の問題も解消し、さらに、クロック回路のクロックの精度を向上させ、信頼性を向上させることができるという効果がある。
【００３８】
実施の形態５．
図１０は、実施の形態５に係るクロック回路の全体を示す回路ブロック図であり、図１１は、実施の形態５におけるクロック切替えの処理手順を示すフローチャートである。
【００３９】
図１０に示す実施の形態５に係るクロック回路と図８に示す実施の形態４に係るクロック回路との相違点は、実施の形態４では、ＰＬＬ回路１０２ａ，１０２ｂのクロックＣＬＫ２，ＣＬＫ３のジッタ幅を算出するジッタ幅算出回路１０３ａ，１０３ｂの替わりに、実施の形態５では、ＰＬＬ回路１０２ａ，１０２ｂの電源１０１ａ，１０１ｂに電圧変動幅算出回路１０８ａ，１０８ｂが設けられている点である。他の構成要素は、実施の形態４と同様であるので説明を省略する。
【００４０】
図１０において、電圧変動幅算出回路１０８ａは、ＰＬＬ回路１０２ａに供給される電源１０１ａの電圧を検出し、その電圧変動幅Ｖをセレクタ１０４へ通知する回路である。また、電圧変動幅算出回路１０８ｂは、ＰＬＬ回路１０２ｂに供給される電源１０１ｂの電圧を検出し、その電圧変動幅Ｖをセレクタ１０４へ通知する回路である。
【００４１】
ＰＬＬ回路の電源電圧の変動は、クロックジッタの発生の要因となる。したがって、ＰＬＬ回路の電源電圧を監視し、電圧変動幅Ｖが小さいクロック系統を選択することは、ジッタ幅ｄの小さいクロック系統を選択することになる。さらに、ジッタそのものを検出するよりも早く安定したクロック系統に切替えることができる。
【００４２】
次に、実施の形態５に係るクロック回路の動作について、図１０および図１１を参照して説明する。
【００４３】
まず、電源の電圧変動幅の大きさにより２系統のＰＬＬ回路１０２ａ，１０２ｂのクロックを切替える処理手順について、図１１に示すフローチャートを用いて説明する。
【００４４】
クロックの切替え処理開始で、まず、ステップ２１（Ｓ２１）で、ＰＬＬ回路１０２ａ，１０２ｂに電源１０１ａ，１０１ｂから供給される電源電圧の電圧変動幅を算出する電圧変動幅算出回路１０８ａ，１０８ｂから電圧変動幅Ｖａ，Ｖｂを電圧変動情報として取得する。続いて、ステップ２２（Ｓ２２）で、電源１０１ａの電圧変動幅Ｖａが、電源１０１ｂの電圧変動幅Ｖｂよりも大きいかどうかを比較する。電圧変動幅Ｖａが、電圧変動幅Ｖｂよりも大きい場合には、ステップ２３（Ｓ２３）に移動し、電圧変動幅Ｖａがしきい値Ｖｔｈよりも大きいかどうかを比較する。電圧変動幅Ｖａがしきい値Ｖｔｈよりも大きい場合には、ステップ２４（Ｓ２４）で、クロックＣＬＫ３を選択し、クロックＣＬＫ４としてクロックＣＬＫ３を出力する。ステップ２３（Ｓ２３）で、電圧変動幅Ｖａがしきい値Ｖｔｈ以下である場合には、ステップ２５（Ｓ２５）で、クロックＣＬＫ２を選択し、クロックＣＬＫ４としてクロックＣＬＫ２を出力する。
【００４５】
また、ステップ２２（Ｓ２２）で、電圧変動幅Ｖａが、電圧変動幅Ｖｂ以下である場合にはステップ２６（Ｓ２６）に移動し、電圧変動幅Ｖｂがしきい値Ｖｔｈよりも大きいかどうかを比較する。電圧変動幅Ｖｂがしきい値Ｖｔｈよりも大きい場合には、ステップ２７（Ｓ２７）で、クロックＣＬＫ２を選択し、クロックＣＬＫ４としてクロックＣＬＫ２を出力する。これに対し、ステップ２６（Ｓ２６）で、電圧変動幅Ｖｂがしきい値Ｖｔｈ以下である場合には、ステップ２８（Ｓ２８）で、クロックＣＬＫ３を選択し、クロックＣＬＫ４としてクロックＣＬＫ３を出力する。さらに、ステップ２９（Ｓ２９）で、ＣＬＫ４の位相を調整して、ＣＬＫ５として出力する。
【００４６】
これにより、ＰＬＬ回路に供給される電源の電圧変動幅Ｖの小さいクロックを選択することにより、クロック回路から出力されるクロックの精度が高くなり、外部回路に与えるジッタの影響を小さくすることができる。ただし、電源の電圧変動幅Ｖの大きいクロックであっても、外部回路に与える影響がない程度（予め設定されたしきい値Ｖｔｈ以下）であれば、クロック回路の安定性を考慮して、必ずしもクロック系統の切替えを行う必要はない。
【００４７】
なお、電圧変動幅Ｖのしきい値Ｖｔｈは、電源の電圧変動幅Ｖに対して、外部回路に影響を与えるＰＬＬ回路のジッタ幅ｄのしきい値ｄｔｈとの関係から予め設定されるものである。
【００４８】
ＰＬＬ回路に電圧を供給する電源の電圧変動幅とＰＬＬ回路のジッタ幅との相関関係を求める方法の例として、図１２に示すクロック回路を用いて説明する。電源１０１ａの電圧変動幅Ｖａを算出する電圧変動幅算出回路１０８ａから電圧変動情報、ＰＬＬ回路１０２ａのクロックＣＬＫ２のジッタ幅ｄ２を算出するジッタ幅算出回路１０３ａからジッタ情報をＣＰＵ１０９で収集し、電源の電圧変動幅Ｖとジッタ幅ｄとの相関関係を算出する。これにより外部回路に影響を与えないジッタ幅ｄのしきい値ｄｔｈに相当する電圧変動幅Ｖのしきい値Ｖｔｈを求めておき、その結果をメモリ１１０に保存しておく。メモリ１１０に保存された情報を基にセレクタ１０４において、ジッタ幅の大きさに基づいて、クロック系統の切替えを行う。必要に応じて、電源１０１ｂの電圧変動情報、ＰＬＬ回路１０２ａのジッタ情報から電源の電圧変動幅Ｖとジッタ幅ｄとの相関関係も求めておく。
【００４９】
なお、クロック回路として、図１２のようにジッタ幅算出回路と電圧変動幅算出回路の両方を備えていてもよく、適宜、必要に応じてジッタ幅算出回路と電圧変動幅算出回路のいずれかを用いるか、併用するかを選択してもよい。
【００５０】
このように、実施の形態５に係るクロック回路によれば、ＰＬＬ回路に供給される電源の電圧変動幅を算出する電圧変動幅算出回路を設け、電圧変動幅によりクロック系統を切替えることにより、実施の形態４と同様の効果を有するとともに、実施の形態４よりも早くクロック系統を切替えることができ、クロック回路のクロックの精度を向上させ、信頼性を向上させることができるという効果がある。
【００５１】
なお、実施の形態では、２系統のＰＬＬ回路により発生されるクロックからジッタ幅の小さいクロックを選択するようにしたが、２系統に限らずそれ以上の数の系統のＰＬＬ回路を持つものであってもよい。
【００５２】
また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【００５３】
また、図において、同一符号は、同一または相当部分を示す。
【符号の説明】
【００５４】
１００，１００ａ，１００ｂ  水晶発振器
１０１ａ，１０１ｂ，１０６  電源
１０２ａ，１０２ｂ，１０５  ＰＬＬ回路
１０３ａ，１０３ｂ  ジッタ幅算出回路
１０４  セレクタ
１０７  位相調整回路
１０８ａ，１０８ｂ  電圧変動幅算出回路
１０９  ＣＰＵ
１１０  メモリ
【図１】
2013131953.tif 000003
【図２】
2013131953.tif 000004
【図３】
2013131953.tif 000005
【図４】
2013131953.tif 000006
【図５】
2013131953.tif 000007
【図６】
2013131953.tif 000008
【図７】
2013131953.tif 000009
【図８】
2013131953.tif 000010
【図９】
2013131953.tif 000011
【図１０】
2013131953.tif 000012
【図１１】
2013131953.tif 000013
【図１２】
2013131953.tif 000014