(57)【要約】【課題】  多層基板の内層に容量素子を構成する電極を設けるとともに、当該内層電極の調整によって容量値を可変することを目的とする。【解決手段】  平行平板容量部５５が並列に接続された高周波回路において、平行平板電極板５１、５２のうち、GND側の電極板の一部を切り離し、切り離された電極板の一部を多層基板１の表層に形成された表層導体パターンと接続する。この表層導体パターンをGNDに接続した状態、未接続にした状態のいずれかを選択することにより、多層基板１に内蔵された平行平板容量部５５の容量値を変化させる。【選択図】      図１
2013162002.tif 000002
【特許請求の範囲】
【請求項１】
多層に積層された誘電体層と、
上記誘電体層に内層された信号用導体パターンと、
上記信号用導体パターンに接続され、上記誘電体層に内層された一方の平行平板電極板と、
上記誘電体層における上記一方の平行平板電極板とは異なる層に内層されて平行平板容量を構成するとともに、互いに間隙を有して配置された第１電極及び第２電極からなり、当該第１電極がグランドに接続された他方の平行平板電極板と、
上記第２電極に接続され、表層グランドパターンから離間配置された表層調整用導体パターンと、
を備え、
上記表層調整用導体パターンは、上記表層グランドパターンに接続した状態、及び非接続の状態を切替えることにより、上記平行平板容量を可変する、
ことを特徴とする多層基板。
【請求項２】
上記第１電極はスルーホールを介して上記誘電体基板に内層された内層グランドパターンに接続され、
上記第２電極はスルーホールを介して上記表層調整用導体パターンに接続されたことを特徴とする請求項１に記載の多層基板。
【請求項３】
上記第２電極は複数配置され、
上記表層調整用導体パターンは複数配置されて、それぞれ上記第２電極に接続されたことを特徴とする請求項１または請求項２に記載の多層基板。
【請求項４】
誘電体内層の信号用導体パターンに接続され、誘電体に内層された一方の平行平板電極板と、
上記一方の平行平板電極板とは異なる誘電体層に内層されて平行平板容量を構成するとともに、互いに間隙を有して配置された第１電極及び第２電極からなる他方の平行平板電極板と、
上記第２電極に接続され、表層グランドパターンから離間配置された表層調整用導体パターンと、
を備えた多層基板の電気特性調整方法であって、
上記表層調整用導体パターンを上記表層グランドパターンに接続することにより、上記多層基板の容量を可変する、
ことを特徴とする多層基板の電気特性調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、誘電体が多層に積層された多層基板、及びその電気特性の調整方法に関する。
【背景技術】
【０００２】
マイクロ波、ミリ波等の高周波信号の信号増幅、信号整形等の信号処理を行う高周波回路においては、回路の小型化、軽量化が求められている。近年、多層基板を用いて立体的に高周波回路を形成する技術が利用されている。例えば、多層基板の表層に、半導体を含む能動素子や、抵抗素子、チップコンデンサ等の受動素子等のディスクリート部品を実装し、内層に、部品用のバイアス回路、及びフィルタ、カップラ等の高周波機能回路を組み込む構成等が用いられている。
【０００３】
この構成は、ディスクリート部品、バイアス回路、高周波機能回路を平面的に実装した場合と比較して、大幅な小型化、またそれに伴う軽量化を実現できる。しかしながら、高周波機能回路を多層基板の内層に設けるため、インピーダンス整合や周波数特性の調整等の回路特性の調整が困難になるという課題がある。
【０００４】
高周波回路の回路特性の調整では、回路に並列に挿入された容量成分の容量値を変化させることがよく行われる。例えば、整合回路として最も基本的な形である低域通過フィルタ型整合回路は、等価回路が直列にインダクタンス、並列に容量を挿入した形となるが、その容量値を変化させることにより所望の整合状態となるように調整が行われる。平面的に実装した回路の場合、容量は先端開放スタブで実現でき、先端開放スタブの長さを調整することで容量値を変化させる。例えば、先端開放スタブの周囲に離隔して導体パターンを設けておき、先端開放スタブと導体パターンを金リボンや金ワイヤ等で接続することで、先端開放スタブの長さを変えて容量値を変化させる。この作業は比較的容易に行うことができる。
【０００５】
一方、多層基板の場合、容量成分は先端開放スタブによって構成することができるものの、多層であることを活用して平行平板で容量成分を構成した方が回路の小型化には有利である（例えば特許文献１参照）。この場合、多層基板の内層に構成された平行平板の容量値を製造後に変化させることは通常できない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２００２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
例えば特許文献１に示すように、容量素子を形成する一部の電極を多層基板の表層及び内層に設け、その表層電極をレーザー光で削り取ることにより、容量値を所望の値に調整することができる。
【０００８】
しかしこの方法では、表層にも容量素子を形成する表層電極を設ける必要があるため、表層に実装される部品の配置制約が大きくなり、その結果、回路面積が大きくなるという問題がある。
【０００９】
また、表層電極のパターンを削り取る作業が必要となり、専用の装置も必要となるため、作業時間、コストが増大するという問題がある。
【００１０】
この発明は係る課題を解決するためになされたものであり、多層基板の内層に容量素子を構成する電極を設けるとともに、当該内層電極の調整によって容量値を可変することを目的とする。
【課題を解決するための手段】
【００１１】
この発明による多層基板は、多層に積層された誘電体層と、上記誘電体層に内層された信号用導体パターンと、上記信号用導体パターンに接続され、上記誘電体層に内層された一方の平行平板電極板と、上記誘電体層における上記一方の平行平板電極板とは異なる層に内層されて平行平板容量を構成するとともに、互いに間隙を有して配置された第１電極及び第２電極からなり、当該第１電極がグランドに接続された他方の平行平板電極板と、上記第２電極に接続され、表層グランドパターンから離間配置された表層調整用導体パターンとを備え、上記表層調整用導体パターンは、上記表層グランドパターンに接続した状態、及び非接続の状態を切替えることにより、上記平行平板容量を可変するものである。
【００１２】
また、この発明による多層基板の電気特性調整方法は、誘電体内層の信号用導体パターンに接続され、誘電体に内層された一方の平行平板電極板と、上記一方の平行平板電極板とは異なる誘電体層に内層されて平行平板容量を構成するとともに、互いに間隙を有して配置された第１電極及び第２電極からなる他方の平行平板電極板と、上記第２電極に接続され、表層グランドパターンから離間配置された表層調整用導体パターンと、を備えた多層基板を用いて、上記表層調整用導体パターンを上記表層グランドパターンに接続することにより、上記多層基板の容量を可変するものである。
【発明の効果】
【００１３】
この発明によれば、表層調整用導体パターンの接続状態を選択することにより、多層基板に内蔵された平行平板容量の容量値を変化させることができるため、多層基板に内蔵された回路の特性を簡易に調整することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１による多層基板の構成を示す図である。
【図２】実施の形態１の多層基板における容量素子の構成を示す図である。
【図３】実施の形態１の多層基板における容量素子の電極を示す図である。
【図４】実施の形態１の多層基板における容量素子の電極の接続態様を示す図である。
【図５】実施の形態１の多層基板における容量素子の電極の接続態様を示す上面図である。
【図６】共振回路の等価回路を示す図である。
【図７】実施の形態１の多層基板における容量素子の電磁界解析モデル例を示す図である。
【図８】実施の形態１の図７の電磁界解析モデル例の電気特性を示す図である。
【図９】実施の形態２の多層基板における容量素子の電極の調整パターンを示す図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
図１は、この発明に係る実施の形態１による多層基板の構成を示す図である。図１において、実施の形態１の多層基板１は、半導体素子、コネクタ端子、チップコンデンサ、抵抗素子等の表面実装部品２や、ＲＦ（Radio Frequency）信号、バイアス信号等の信号伝送線路や導体端子（導体パッド）が、表面に実装されている。半導体素子は、増幅器、スイッチ、ミクサ、発振器等を構成するＭＩＣやＭＭＩＣ等のＲＦ部品を構成している。
【００１６】
多層基板１は、多層に積層された誘電体３と、導体層４から構成される。図１の例では、誘電体３は７層構成となっており、それぞれ最上層から順に、第１の誘電体層３１、第２の誘電体層３２、第３の誘電体層３３、第４の誘電体層３４、第５の誘電体層３５、第６の誘電体層３６、及び最下層の第７の誘電体層３７から構成される。導体層４は、多層基板１の表面、裏面、及びそれぞれの誘電体層３の間（内層）に、任意に形成される。図１の例では、導体層４は、誘電体層３１の表面（上面）に形成された導体層４１、誘電体層３１と誘電体層３２の層間（誘電層３２の上面）に形成された導体層４２、誘電体層３３と誘電体層３４の層間（誘電体層３４の上面）に形成された導体層４３、誘電体層３５と誘電体層３６の層間（誘電体層３６の上面）に形成された導体層４４、誘電体層３６と誘電体層３７の層間（誘電体層３７の上面）に形成された導体層４５、誘電体層３７の裏面（下面）に形成された導体層４６からなる。
【００１７】
また、図１の例では、誘電体層３１は表面部品が実装される部品領域となっている。誘電体層３１に形成されたキャビティ（空洞）内において、導体層４２上に表面実装部品２が実装される。誘電体層３２から誘電体層３５は、高周波機能回路が実装される高周波機能回路領域となっている。高周波機能回路は、ＲＦ部品へのＲＦ信号の給電、ＲＦ部品からの出力信号の分配、結合、フィルタ処理等を行うとともに、ＲＦ部品から漏れ出る不要波信号を減衰、吸収する処理や、インピーダンス整合を行う。高周波機能回路は、後述の容量素子５を構成する電極が設けられる。誘電体層３６及び誘電体層３７は、バイアス回路が形成される部品用バイアス回路領域となっている。バイアス回路は、制御信号や電源等の所定周波数以下のバイアス信号を通過させてＲＦ部品に給電するとともに、ＲＦ部品からバイアス信号線路に漏れ出るＲＦ信号を共振、反射または短絡して、抑圧、吸収する処理を行う。かくして、多層基板１を用いて、図１に示すように立体的な高周波回路が形成されている。
【００１８】
図２は、実施の形態１の多層基板における容量素子５の構成を示す図であり、（ａ）は断面図、（ｂ）は斜め上から見た図である。図３は、実施の形態１の多層基板における容量素子の電極を示す図であり、（ａ）は信号ライン（信号用導体パターン６３）接続側の平行平板電極、（ｂ）はＧＮＤ（ＧＮＤパターン６２）接続側の平行平板電極、（ｃ）は調整用パターンの形状例を示す図である。
【００１９】
図２、３において、誘電体層３１、誘電体層３２、誘電体層３３、誘電体層３４、誘電体層３５からなる領域には、容量素子５が形成されている。誘電体層３３と誘電体層３４の間の導体層４３には、マイクロストリップ導体からなる信号用導体パターン６３が形成され、マイクロ波やミリ波帯のＲＦ信号が通る信号ラインを構成している。誘電体層３１の表層における導体層４１には、グラウンド（ＧＮＤ）パターン６１と、表層調整用導体パターン５３が形成されている。誘電体層３１と誘電体層３２の間の導体層４２には、グラウンド（ＧＮＤ）パターン６２が形成されている。誘電体層３５と誘電体層３６の間の導体層４４には、グラウンド（ＧＮＤ）パターン６４が形成されている。ＧＮＤパターン６１とＧＮＤパターン６４は、図示しないスルーホールや誘電体３に形成された側面導体等を介して、グラウンド（ＧＮＤ）に接続されている。
【００２０】
ここで、信号用導体パターン６３がＧＮＤパターン６２とＧＮＤパターン６４の間に挟まれて、トリプレート線路が構成されている。
導体からなるスルーホール７１は誘電体層３１及び誘電体層３２を貫通している。導体からなるスルーホール７２は誘電体層３２を貫通している。導体からなるスルーホール７３は誘電体層３１を貫通している。ＧＮＤパターン６１は、誘電体層３２を貫通するスルーホール７３を介在して、ＧＮＤパターン６２と接続されている。
【００２１】
また、図３（ｃ）に示すように、ＧＮＤパターン６１は、導体の刳り貫かれた円形の穴が設けられ、当該円形の穴と接しないように間隙を有して、当該円形の穴の内側に円形状の表層調整用導体パターン５３が配置される。多層基板１の成形段階では、表層調整用導体パターン５３とＧＮＤパターン６１は非接続となっている。
同様に、ＧＮＤパターン６２は、導体の刳り貫かれた円形の穴が設けられ、当該円形の穴と接しないように間隙を有して、当該円形の穴の内側に円形状の内層パターン５４が配置される。内層パターン５４とＧＮＤパターン６２は非接続となっている。
【００２２】
容量素子５は、対を成す一方（上部）の平行平板電極板５１と他方（下部）の平行平板電極板５２から構成され、平行平板容量部５５を形成している。平行平板電極板５１は誘電体層３２と誘電体層３３の間に形成され、平行平板電極板５２は誘電体層３３と誘電体層３４の間に形成される。図３（ａ）に示すように、平行平板電極板５２は、信号用導体パターン６３の側端に接続されている。
【００２３】
また、図３（ｂ）に示すように、平行平板電極板５１は、中央に円形の導体抜き穴がある円形ドーナツ形状をなした第１電極である電極５１１と、電極５１１の導体抜き穴よりも外形の小さい円形状をなした第２電極である電極５１２と、から構成される。
【００２４】
電極５１２は電極５１１から切り離されており、電極５１１は電極５１２を囲むように配置される。電極５１１の内側端と電極５１２の外側端は所定の間隙を有しており、その間に誘電体層３３の表面が出ている。電極５１１は、スルーホール７２の一方の端部に接続される。スルーホール７２の他方の端部は、ＧＮＤパターン６２に接続される。かくして、電極５１１は、表層の誘電体層３１と誘電体層３２の間にあるＧＮＤパターン６２と電気的に接続され、ＧＮＤと同電位となっている。
【００２５】
電極５１２は、スルーホール７１の一方の端部に接続される。スルーホール７１の他方の端部は、表層調整用導体パターン５３に接続される。スルーホール７１の中央部分は内層パターン５４に接続される。
【００２６】
このように、誘電体層３２と誘電体層３３の間に形成された平行平板電極板５１は、一部の電極５１２が、電極５１１から切り離された上で、表層の表層調整用導体パターン５３とスルーホール７１により接続されている。また、表層の表層調整用導体パターン５３は、周囲の導体（ＧＮＤパターン６１）とは接続されていない浮いた状態（フローティング状態）となっている。
【００２７】
次に、容量素子５の容量値を変化させる方法について説明する。図４は実施の形態１の多層基板１における容量素子５の電極５３の接続態様を示す図であり、（ａ）は断面図、（ｂ）は斜め上から見た図である。また、図５は容量素子５の電極５３の接続態様を示す図４の上面図であり、導電性接続部８の一端部をＧＮＤパターン６１に接続し、導電性接続部８の他端部を表層調整用導体パターン５３に接続した様子を示している。
まず、図３の構成に示す通常の状態を説明する。平行平板電極板５１は、ＧＮＤ（ＧＮＤパターン６２）に接続されている一部の電極５１２が、間隙を有して電極５１１から切り離されている。この状態では、平行平板電極板５１の全体がＧＮＤに接続されている状態と比較すると、容量素子５の有する平行平板容量部５５の容量値が小さくなっている。
【００２８】
次いで、容量素子５の容量値を変化させる場合は、図４の構成に示すように、表層の表層調整用導体パターン５３が、その周囲に形成したＧＮＤパターン６１に対して、金リボン、金ワイヤ等の導電性接続部８によって接続される。このとき、表層調整用導体パターン５３はＧＮＤに接続されることとなる。これにより、電極５１１から切り離されている電極５１２の電位がＧＮＤと同電位になるので、電極５１１と電極５１２を一体的に接続した一枚の電極と概ね等しい状態となる。かくして、容量素子５は、電極５１１と電極５１２を一体化した電極と概ね同じ容量値を得ることができる。即ち、表層に形成された表層調整用導体パターン５３とＧＮＤパターン６１との接続を、接続状態または非接続状態の何れかの状態に変化させることによって、内層に形成された容量素子５の有する平行平板容量部５５の容量値を変化させることができる。
【００２９】
なお、上記説明に用いた多層基板１の層構成、及びパターン形状は一例であって、この構成、及び形状に限定するものではない。また、多層基板１の内層には、容量素子５の平行平板による容量成分をなす平行平板容量部５５を形成している。この平行平板容量部５５の平行平板電極板５１の一部の電極５１２が切り離されている。さらに、容量素子５は、一部の電極が表層に形成された導体パターンと接続されている構成であれば、層構成、パターン形状を問わず導体パターンとＧＮＤの接続状態を選択することによって、適宜容量値を変化させることができる。
【００３０】
続いて、この実施の形態１の多層基板１を適用した高周波回路の特性調整例を説明する。ここでは、並列に先端短絡スタブ９２（インダクタンスＬ）と平行平板容量部５５（平行平板容量Ｃ）を接続した共振回路を構成し、その共振周波数を変化させた特性例を述べる。図６はこの共振回路の等価回路を示す図である。図７は、実施の形態１の多層基板に形成した容量素子５に関する、図６の共振回路の電磁界解析モデル例を示す図である。
【００３１】
図７の電磁界解析モデル例では、平行平板電極板５２の下方に平行平板電極５６が設けられ、スルーホール７２を介してＧＮＤ（ＧＮＤパターン６４）に接続されている。即ち、ＧＮＤに接続された平行平板電極板５１、平行平板電極５６が信号ライン（信号用導体パターン６３）に接続された平行平板電極板５２の上下に形成されるとともに、上部の平行平板電極板５１の一部（電極５１２）が切り離されて表層の表層調整用導体パターン５３と接続されることで、図７の電磁界解析モデル例における容量素子５の平行平板容量Ｃが構成されている。
【００３２】
また、この平行平板容量Ｃと並列に接続されるインダクタンスＬは、スルーホール９１により先端がＧＮＤパターン６２、６４に接続された先端短絡導体パターン９０で構成されており、先端短絡スタブ９２をなす。
【００３３】
図８は、図７の電磁界解析モデル例の電気特性を示す図であり、（ａ）は通過特性、（ｂ）は反射特性を示す。図８において、グラフの実線は表層調整用導体パターン５３とＧＮＤ（ＧＮＤパターン６１）が接続されていない時（ＧＮＤ未接続時）の特性を示している。また、図８において、グラフの点線が表層調整用導体パターン５３とＧＮＤ（ＧＮＤパターン６１）が導電性接続部８を介して接続されている時（ＧＮＤ接続時）の特性を示している。
【００３４】
図８において、表層調整用導体パターン５３をＧＮＤに接続したＧＮＤ接続時の場合は、平行平板容量部５５の容量値が大きくなるため、ＧＮＤ未接続時の場合に比べて共振周波数が低くなる。図８の例では、共振周波数が低くなる左方向にシフトして、２００ＭＨｚ変化している。また、例えば接続回路を別個に設けて、この共振回路を複数個直列に接続することで、帯域通過フィルタを形成することができる。この帯域通過フィルタは表層調整用導体パターン５３とＧＮＤの接続状態を変化させることにより、通過帯域を調整することができる。
【００３５】
このように実施の形態１では、表層に設けた表層調整用導体パターン５３と周囲に設けたＧＮＤパターン６１とを、金リボン、金ワイヤ等の導電性接続部８により接続することで、多層基板１の内層に設けた容量素子５の平行平板容量部５５の容量値を変化させることができる。これにより、多層基板の内層に形成された平行平板容量部５５を、信号ラインと並列に挿入した高周波回路の特性調整を、容易に実施することができる。
【００３６】
また、表層調整用導体パターン５３は、切り離された電極の一部と接続されていれば、位置、形状は任意に決定できる。そのため、表層に実装する部品の配置に対する制約が小さく、回路サイズの増大を防ぐことができる。
【００３７】
また、特許文献１に示す従来技術のように、調整時にパターンを削る必要がなく、金リボン、金ワイヤ等の導電性接続部８でパターンを接続すれば良い。金リボン、金ワイヤ等の導電性接続部８による接続は、通常高周波回路の組立で行われる工程であり、パターンを削るための特別な調整専用装置は不要となるので、コスト削減が可能となる。
【００３８】
また、金リボン、金ワイヤ等の導電性接続部８の接続による調整作業は容易に行うことができるため、調整時間の削減、またそれに伴うコストの削減も可能となる。また調整作業が容易であるため、高性能な回路特性を実現することができる。
【００３９】
以上説明した通り、実施の形態１による多層基板は、多層に積層された誘電体層３１，３２，３３，３４，３５，３６，３７と、上記誘電体層に内層された信号用導体パターン６３と、上記信号用導体パターン６３に接続され、上記誘電体層に内層された一方の平行平板電極板５２と、上記誘電体層における上記一方の平行平板電極板５２とは異なる層に内層されて平行平板容量を構成するとともに、互いに間隙を有して配置された電極５１１及び電極５１２からなり、当該電極５１１がグランドに接続された他方の平行平板電極板５１と、上記電極５１２に接続され、表層グランドパターン（GNDパターン６１）から離間配置された表層調整用導体パターン５３とを備え、上記表層調整用導体パターン５３は、上記表層グランドパターンに接続した状態、及び非接続の状態を切替えることにより、上記平行平板容量を可変するものである。また、上記電極５１１はスルーホール７２を介して上記誘電体基板に内層された内層グランドパターン（GNDパターン６２）に接続され、上記電極５１２はスルーホール７１を介して上記表層調整用導体パターン５３に接続されている。
【００４０】
即ち、多層基板１に内蔵された、容量成分を構成する平行平板容量部５５が並列に挿入されている高周波回路において、平行平板容量部５５を構成する平行平板電極板５１、５２のうち、GND側の電極板の一部（電極５１２）が切り離され、GNDに接続されていない状態となっている。その切り離された電極板の一部（電極５１２）が、多層基板１の表層に形成された表層の導体パターン（表層調整用導体パターン５３）と接続されている。この時、表層導体パターン（表層調整用導体パターン５３）をGND（ＧＮＤパターン６１）に接続した状態、未接続にした状態のいずれかを選択することにより、多層基板１に内蔵された平行平板容量部５５の容量値を変化させ、高周波回路の特性調整が可能となる。
【００４１】
かくして、表層導体パターン（表層調整用導体パターン５３）の接続状態を選択することにより、多層基板１に内蔵された平行平板容量部５５の容量値を変化させることができるため、多層基板１に内蔵された回路の特性調整が可能となる。また、回路の特性調整が表層導体パターン（表層調整用導体パターン５３）の接続状態を選択するだけで行えるため、調整作業が容易であり、作業時間の短縮、コスト削減が実現できる。さらに、調整作業を容易に行うことができるため、高性能な回路特性実現が可能となる。
【００４２】
実施の形態２．
図９は、この発明に係る実施の形態２による多層基板１における容量素子５の平行平板電極板５１の調整パターンを示す図である。図９（ａ）は、容量素子５の平行平板容量部５５をなす一方の平行平板電極板５１について、電極５１１から、一部の電極５１２を複数個切り離した構成を示している。図９（ｂ）は、表層に形成された表層調整用導体パターン５３を複数個設けて、表層のＧＮＤパターン６１から間隙を有して切り離した構成を示している。なお、多層基板１のその他の構成は、図１、図２、図４、及び図７で説明した実施の形態１と同じであるため、その説明を省く。
【００４３】
図９では、容量素子５の平行平板容量部５５のＧＮＤと接続される電極５１１において、電極５１１から切り離されて電気的にＧＮＤと非接続となっている電極５１２の部分が、３箇所形成されている。３つの電極５１２は三角形状に配置されているが、互いに非接続で離間していれば、この配置に限ることはない。これらの電極５１２は、表層に形成されたそれぞれの表層調整用導体パターン５３にスルーホール７１で接続されている。表層調整用導体パターン５３は、電極５１２と同様に三角形状に３箇所配置されているが、互いに非接続で離間していれば、この配置に限ることはない。各表層調整用導体パターン５３は、金リボン、金ワイヤ等の複数の導電性接続部８を介在して、それぞれ別々にＧＮＤパターン６１に接続することができる。
【００４４】
このように電極５１１から切り離された電極５１２が複数個あり、それぞれが別々に表層に形成された表層調整用導体パターン５３と接続される構成としている。これによって、複数の導電性接続部８を用いて、表層調整用導体パターン５３をＧＮＤパターン６１に接続することにより、容量素子５の平行平板容量部５５の容量値を複数に変化させることができるので、より精度の高い特性調整が可能となる。
【００４５】
以上説明した通り、上記実施の形態１の構成において、上記電極５１２は複数配置され、上記表層調整用導体パターン５３は複数配置されて、それぞれ上記電極５１２に接続されたことを特徴とする。即ち、GND（ＧＮＤパターン６１）側の平行平板電極板５１にて切り離された部分（電極５１２）が複数有り、それぞれが独立した表層導体パターン（表層調整用導体パターン５３）と接続されている。この時、それぞれの表層導体パターン（表層調整用導体パターン５３）をGND（ＧＮＤパターン６１）に接続した状態、未接続にした状態のいずれかを選択することにより、多層基板１に内蔵された平行平板容量部５５の容量値を複数の状態に変化させ、任意の状態に高周波回路の特性調整を行うことが可能となる。
【符号の説明】
【００４６】
１  多層基板、２  表面実装部品、３  誘電体、４  導体層、５  容量素子、８  導電性接続部、３１，３２，３３，３４，３５，３６，３７  誘電体層、４１，４２，４３，４４，４５，４６  導体層、５１  平行平板電極板、５２  平行平板電極板、５３  表層調整用導体パターン、５４  内層パターン、５５  平行平板容量部、６１，６２，６４  ＧＮＤパターン、６３  信号用導体パターン、７１，７２  スルーホール、９２  先端短絡スタブ、５１１  電極（第１電極）、５１２  電極（第２電極）。
【図１】
2013162002.tif 000003
【図２】
2013162002.tif 000004
【図３】
2013162002.tif 000005
【図４】
2013162002.tif 000006
【図５】
2013162002.tif 000007
【図６】
2013162002.tif 000008
【図７】
2013162002.tif 000009
【図８】
2013162002.tif 000010
【図９】
2013162002.tif 000011