【手続補正書】
【提出日】平成28年5月9日(2016.5.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも２つの抵抗変化メモリ（ＲＣＭ）セルと、
前記少なくとも２つのＲＣＭセルの各々に電気的に連結された少なくとも２つの電気接点と、
前記少なくとも２つのＲＣＭセルの各々に連結された前記少なくとも２つの電気接点の対間に配置されたメモリセル材料であって、前記メモリセル材料が、前記少なくとも２つの電気接点間に導電経路を形成することが可能であり、前記メモリセル材料の少なくとも一部分が、前記少なくとも２つのＲＣＭセルの各々に電気的に連結された前記少なくとも２つの電気接点のうちの選択されたものの間の導電経路を交差連結するように配設された、メモリセル材料と、
を備える、装置。
【請求項２】
前記少なくとも２つのＲＣＭセルは、連続したメモリセル材料を共有する、請求項１に記載の装置。
【請求項３】
前記少なくとも２つのＲＣＭセルの各々に電気的に連結された前記少なくとも２つの電気接点の各々の前記対が、プログラム動作、消去動作、または読み出し動作のために個々にアクセスされるように構成される、請求項１に記載の装置。
【請求項４】
前記少なくとも２つのＲＣＭセルの各々に電気的に連結された前記少なくとも２つの電気接点の前記対間に形成される導電経路の最大の数が、前記電気接点の合計数に基づいてほぼ線形に増加する、請求項１に記載の装置。
【請求項５】
プログラミング動作、消去動作、または読み出し動作の順列の数が、前記導電経路の数に基づいてベキ法則関係にほぼしたがって増加することになっている、請求項４に記載の装置。
【請求項６】
前記ＲＣＭセルが、導電ブリッジ（ｃｏｎｄｕｃｔｉｖｅ−ｂｒｉｄｇｉｎｇ）ランダムアクセスメモリ（ＣＢＲＡＭ）セルを含む、請求項１に記載の装置。
【請求項７】
前記ＲＣＭセルが、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）セルを含む、請求項１に記載の装置。
【請求項８】
前記ＲＣＭセルの少なくとも一部が、単一レベルセルのメモリデバイスを含む、請求項１に記載の装置。
【請求項９】
前記ＲＣＭセルの少なくとも一部が、マルチレベルセルのメモリデバイスを含む、請求項１に記載の装置。
【請求項１０】
前記メモリセル材料が、カルコゲニド材料を含む、請求項１に記載の装置。
【請求項１１】
前記電気接点のうちの少なくとも１つが、易酸化性金属材料を含むアノードである、請求項１に記載の装置。
【請求項１２】
前記電気接点のうちの少なくとも１つが、不活性材料を含むカソードである、請求項１に記載の装置。
【請求項１３】
少なくとも１つの抵抗変化メモリ（ＲＣＭ）セルと、
前記少なくとも１つのＲＣＭセルに電気的に連結された３つ以上の電気接点であって、互いに対して横方向に配設される、３つ以上の電気接点と、
３つ以上の電気接点の対間に配置されたメモリセル材料であって、前記３つ以上の電気接点の対間に導電経路を形成することが可能である、メモリセル材料と、
を備える、装置。
【請求項１４】
前記メモリセル材料の少なくとも一部分が、前記少なくとも１つのＲＣＭセルに電気的に連結された前記３つ以上の電気接点のうちの選択されたものの間の導電経路を交差連結するように配設されている、請求項１３に記載の装置。
【請求項１５】
前記３つ以上の電気接点が、前記ＲＣＭセルを動作させる順列の数に起因して、前記少なくとも１つのＲＣＭセルの記憶密度を増加させるように構成される、請求項１４に記載の装置。
【請求項１６】
電気デバイスと、
前記電気デバイスに連結された少なくとも３つの電気接点であって、前記少なくとも３つの電気接点が、互いに対して横方向に配設され、かつ交差連結される、少なくとも３つの電気接点と、
前記少なくとも３つの電気接点の少なくとも対間に配置されたメモリセル材料と
を備える、装置。
【請求項１７】
前記メモリセル材料が、前記少なくとも３つの電気接点のうちの選択されたものを交差連結することを許容するように配設される、請求項１６に記載の装置。
【請求項１８】
前記電気デバイスが、モノリシックソリッドステートのシフトレジスタを備える、請求項１６に記載の装置。
【請求項１９】
メモリデバイスを動作させる方法であって、
少なくとも３つの電気接点を有するメモリデバイスにおいて、
前記メモリデバイスに対して複数の動作を実施するシーケンスを選択することと、
前記メモリデバイスに対して第１の動作を実施するために、前記少なくとも３つの電気接点の第１の対を選択することと、
前記メモリデバイスに対して後続の動作を実施するために、前記少なくとも３つの電気接点のうちの交差連結された後続の対を選択することと
を含む、方法。
【請求項２０】
前記複数の動作のうちの少なくとも１つが、前記メモリデバイスの抵抗測定を実施することを含む、請求項１９に記載の方法。
【請求項２１】
前記シーケンスのうちの選択されたものの最大の数が、ベキ法則関係によってほぼ記述される、請求項１９に記載の方法。
【請求項２２】
少なくとも３つの抵抗変化メモリ（ＲＣＭ）セルと、
前記少なくとも３つのＲＣＭセルの各々に電気的に連結された少なくとも１つの電気接点を含む複数の電気接点であって、前記少なくとも３つのＲＣＭセルが、互いに対して横方向に配設される、複数の電気接点と、
前記少なくとも１つの電気接点の少なくとも対間に配置されたメモリセル材料であって、前記メモリセル材料が、前記電気接点の前記少なくとも対の1以上の間に導電経路を形成することが可能である、メモリセル材料と
を備える、装置。
【請求項２３】
前記メモリセル材料の少なくとも一部分が、前記少なくとも３つのＲＣＭセルの各々に電気的に連結された前記少なくとも１つの電気接点のうちの選択されたものの間の導電経路を交差連結するように配設された、請求項２２に記載の装置。
【請求項２４】
前記ＲＣＭセルが、六方最密充填アレイに形成される、請求項２２に記載の装置。
【請求項２５】
前記ＲＣＭセルが、方形のアレイに形成される、請求項２２に記載の装置。
【請求項２６】
前記少なくとも１つのＲＣＭセルは、２より多いメモリ状態を格納するように構成された、マルチレベルメモリセルである、請求項１３に記載の装置。
【請求項２７】
少なくとも１つの抵抗変化メモリ（ＲＣＭ）セルと、
前記少なくとも１つのＲＣＭセルに連結された電気接点の３つ以上の対であって、前記対の第1の側は、第1の平面内に相互に横方向に配置され、前記対の対向する側は、第２の平面内に相互に横方向に配置される電気接点の３つ以上の対と、
前記３つ以上の電気接点の対間の対向する側の間に配置されたメモリセル材料であって、前記メモリセル材料が、前記対の１以上の間に導電経路を形成され、前記３つ以上の対の各々は、プログラミング動作、消去動作、及び、読み出し動作を含む少なくとも１つの動作について、個別にアクセスされるように構成されているメモリセル材料と、
を備える、装置。
【請求項２８】
前記３つ以上の電気接点の対の間に形成されるべき導電経路の数は、前記電気接点の合計数に基づいて、略線形に増加する、請求項２７に記載の装置。
【請求項２９】
プログラミング動作、消去動作、または読み出し動作の順列の数が、前記導電経路の数に基づいてベキ法則関係にほぼしたがって増加することになっている、請求項２８に記載の装置。
【請求項３０】
前記ＲＣＭセルが、導電ブリッジ（ｃｏｎｄｕｃｔｉｖｅ−ｂｒｉｄｇｉｎｇ）ランダムアクセスメモリ（ＣＢＲＡＭ）セルを含む、請求項２７に記載の装置。
【請求項３１】
前記少なくとも１つのＲＣＭセルが、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）セルを含む、請求項２７に記載の装置。
【請求項３２】
前記少なくとも１つのＲＣＭセルが、単一レベルセルのメモリデバイスを含む、請求項２７に記載の装置。
【請求項３３】
前記少なくとも１つのＲＣＭセルが、マルチレベルセルのメモリデバイスを含む、請求項１に記載の装置。
【請求項３４】
前記メモリセル材料が、カルコゲニド材料を含む、請求項２７に記載の装置。
【請求項３５】
前記電気接点の前記３つ以上の対のうちの少なくとも１つが、易酸化性金属材料を含むアノードである、請求項２７に記載の装置。
【請求項３６】
前記電気接点の前記３つ以上の対のうちの少なくとも１つが、不活性材料を含むカソードである、請求項２７に記載の装置。
【請求項３７】
少なくとも１つの抵抗変化メモリ（ＲＣＭ）セルと、
前記少なくとも１つのＲＣＭセルに連結された電気接点の３つ以上の対であって、前記対の第1の側は、第1の平面内に相互に横方向に配置され、前記対の対向する側は、第２の平面内に相互に横方向に配置される電気接点の３つ以上の対と、
前記３つ以上の電気接点の対間の対向する側の間に配置されたメモリセル材料であって、前記メモリセル材料が、前記対の１以上の間に導電経路を形成されルことが可能であり、前記メモリセル材料の少なくとも一部分が、前記３つ以上の電気接点の前記対のうちの選択されたものの間の導電経路を交差連結するように配設され、電気接点の前記３つ以上の対は、前記ＲＣＭセルを動作させる順列の数によって、前記少なくとも１つのＲＣＭセルの記憶密度を増加するように構成されている、メモリセル材料と、
を備える、装置。