(57)【要約】【課題】拡張マッピングを用いたＢＩＣＭ−ＩＤ方式を使用して無線通信を行う無線通信システムに関し、受信信号から一意的にＬＬＲを算出できる系が１つも存在しない構成であっても、繰り返し復号処理を行えるようにする。【解決手段】送信機は、既知ビットを情報ビットと共に符号化する対象として符号化器１０２に入力する既知ビット挿入部１０１を有し、受信機は、受信した信号と以前の復号結果に基づく事前情報とに基づいて、当該受信した信号に係る対数尤度比を算出するデマッピング器１１２に対し、初回動作時に、予め保持している既知ビットの対数尤度比を事前情報として、復号器１１５からインターリーバ１１６及びｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３を介して供給する。【選択図】図１
2013016953.tif 000002
【特許請求の範囲】
【請求項１】
送信対象となる情報ビットを符号化して送信する送信機と、前記送信機から受信した信号に基づいて情報ビットを復号する受信機と、を備えた無線通信システムにおいて、
前記送信機は、送信対象となる情報ビットを符号化する符号化部と、前記符号化結果に基づく信号を送信する送信部と、を有し、
前記受信機は、前記送信機から送信された信号を受信する受信部と、前記受信した信号と以前の復号結果に基づく事前情報とに基づいて、前記受信した信号に係る対数尤度比を算出する対数尤度比算出部と、前記受信した信号に係る対数尤度比に基づいて、前記受信した信号に係る情報ビットを復号する復号部と、前記復号結果から対数尤度比を算出し直し、当該対数尤度比に基づく事前情報を生成して前記対数尤度比算出部に供給する事前情報供給部と、を有し、
更に、
前記送信機は、既知ビットを前記情報ビットと共に符号化する対象として前記符号化部に入力する既知ビット入力部を有し、
前記受信機は、前記既知ビットの対数尤度比を予め保持しており、
前記事前情報供給部は、初回動作時に、前記既知ビットの対数尤度比を事前情報として前記対数尤度比算出部に供給する、
ことを特徴とする無線通信システム。
【請求項２】
請求項１に記載の無線通信システムにおいて、
前記送信機は、前記符号化部による符号化結果のビット数を削減するビット数削減部を有し、
前記対数尤度比算出部は、前記ビット数削減後のビット毎に対数尤度比を算出し、
前記事前情報供給部は、前記ビット数削減前のビット毎に対数尤度比を算出し、
前記受信機は、前記対数尤度比算出部で扱う対数尤度比と前記事前情報供給部で扱う対数尤度比とを変換する対数尤度比変換部を有し、
前記ビット数削減部及び前記対数尤度比変換部は、１ビット又は複数ビットに対応する入力と複数ビット又は１ビットに対応する出力とを排他的論理和により接続した系を有する一方で、１ビットに対応する入力と１ビットに対応する出力とを排他的論理和により接続した系を有しない、
ことを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、拡張マッピングを用いた無線通信システムにおける繰り返し復号処理の技術に関する。
【背景技術】
【０００２】
図５〜図９を参照して、背景技術を説明する。なお、背景技術の詳細は非特許文献１に記載されている。
図５には、拡張マッピングを用いたＢＩＣＭ−ＩＤ（Ｂｉｔ−Ｉｎｔｅｒｌｅａｖｅｄ  Ｃｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ  ｗｉｔｈ  Ｉｔｅｒａｔｉｖｅ  Ｄｅｃｏｄｉｎｇ）方式を使用する通信機（本例では、無線通信機）の構成例として、送信側の構成例と受信側の構成例を示してある。
ここで、通信機としては、例えば、送信側の機能のみを有する送信機や、受信側の機能のみを有する受信機や、送信側の機能と受信側の機能の両方を有する送受信機を用いることができる。
【０００３】
送信側の通信機は、符号化器５０１、インターリーバ５０２、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ５０３、マッピング器５０４、Ｄ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換器５０５、送信ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）部５０６、送信アンテナ５０７を備えている。
受信側の通信機は、受信アンテナ５０８、受信ＲＦ部５０９、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）変換器５１０、デマッピング器５１１、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２、デインターリーバ５１３、復号器５１４、インターリーバ５１５を備えている。
【０００４】
図６には、送信側の通信機に係る符号化器５０１の入出力の一例を示してある。
本例の符号化器５０１は、符号化率Ｒ１の符号化を行うものであり、ビット数Ｎｉｎｆｏの情報ビットが入力されると、ビット数Ｎｉｎｆｏ／Ｒ１の符号化ビットを出力する。
【０００５】
図７には、送信側の通信機に係るｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ５０３の一例を示してある。
本例のｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ５０３は、インターリーバ５０２から８ビットのビット列ｂ（ｂ０〜ｂ７）が入力されると、ビット数の削減を伴う変換を施して、４ビットのビット列ｍ（ｍ０〜ｍ３）をマッピング器５０４へ出力する。
なお、図中の［＋］は、ＸＯＲ（ｅｘｃｌｕｓｉｖｅ−ｏｒ；排他的論理和）部を示す。すなわち、本例のｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ５０３は、ビットｂ０の入力部とビットｍ０の出力部とをＸＯＲ部により接続した系と、ビットｂ１、ｂ２の入力部とビットｍ１の出力部とをＸＯＲ部により接続した系と、ビットｂ３、ｂ４の入力部とビットｍ２の出力部とをＸＯＲ部により接続した系と、ビットｂ５、ｂ６、ｂ７の入力部とビットｍ３の出力部とをＸＯＲ部により接続した系を有する。
【０００６】
図８には、受信側の通信機に係るｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２の一例を示してある。
本例のｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２は、デマッピング器５１１から４ビットのビット列ｍ（ｍ０〜ｍ３）のＬＬＲ（Ｌｏｇ  Ｌｉｋｅｌｉｈｏｏｄ  Ｒａｔｉｏ；対数尤度比）であるＬ（ｍ０）〜Ｌ（ｍ３）が入力されると、ビット数の復元を伴う変換を施して、８ビットのビット列ｂ（ｂ０〜ｂ７）のＬＬＲであるＬ（ｂ０）〜Ｌ（ｂ７）を復号器５１４へ出力する。また、復号器５１４から８ビットのビット列ｂ（ｂ０〜ｂ７）のＬＬＲであるＬ（ｂ０）〜Ｌ（ｂ７）が入力されると、ビット数の削減を伴う変換を施して、４ビットのビット列ｍ（ｍ０〜ｍ３）のＬＬＲであるＬ（ｍ０）〜Ｌ（ｍ３）をデマッピング器５１１へ出力する。
なお、図中の［＋］は、ＸＯＲ部を示す。すなわち、本例のｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２は、Ｌ（ｂ０）の入出力部とＬ（ｍ０）の入出力部とをＸＯＲ部により接続した系と、Ｌ（ｂ１）、Ｌ（ｂ２）の入出力部とＬ（ｍ１）の入出力部とをＸＯＲ部により接続した系と、Ｌ（ｂ３）、Ｌ（ｂ４）の入出力部とＬ（ｍ２）の入出力部とをＸＯＲ部により接続した系と、Ｌ（ｂ５）、Ｌ（ｂ６）、Ｌ（ｂ７）の入出力部とＬ（ｍ３）の入出力部とをＸＯＲ部により接続した系を有する。
【０００７】
ここで、本例では、ビット数削減前の８ビットのビット列ｂ（ｂ０〜ｂ７）について、ビットｂ０をＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ；最下位ビット）とし、ビットｂ７をＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ；最上位ビット）としている。また、ビット数削減後の４ビットのビット列ｍ（ｍ０〜ｍ３）について、ビットｍ０をＬＳＢとし、ビットｍ３をＭＳＢとしている。
【０００８】
図９には、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２の動作を説明するためのＸＯＲ（ｅｘｃｌｕｓｉｖｅ−ｏｒ）部の入出力を示してある。
図９では、ビットｕ１、ｕ２とビットｕ３とをＸＯＲ部により接続してある。また、同図では、各ビットｕ１、ｕ２、ｕ３のＬＬＲ（Ｌｏｇ  Ｌｉｋｅｌｉｈｏｏｄ  Ｒａｔｉｏ；対数尤度比）であるＬ（ｕ１）、Ｌ（ｕ２）、Ｌ（ｕ３）を併せて示してある。Ｌ（ｕ１）、Ｌ（ｕ２）、Ｌ（ｕ３）の関係については後述する。
【０００９】
以下では、背景技術の課題となる部分を中心に説明する。
送信側では、送信ビットを符号化器５０１に入力し、符号化器５０１により符号化を行う。ここで、例えば、図６に示したように、符号化器５０１による符号化率をＲ１とした場合、ビット数Ｎｉｎｆｏの情報ビットを符号化器５０１に入力すると、符号化器５０１からの出力ビット数はＮｉｎｆｏ／Ｒ１となる。符号化器５０１により符号化された信号は、インターリーバ５０２によりインタリーブ処理された後にｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ５０３に入力され、図７を参照して説明したように、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ５０３によりビット数の削減処理が行われる。
【００１０】
ビット数の削減処理が施された信号は、マッピング器５０４によりマッピング処理される。マッピング処理された信号は、Ｄ／Ａ変換器５０５によりデジタル信号からアナログ信号へ変換された後に、送信処理を行う送信ＲＦ５０６を介して、送信アンテナ５０７から無線により送信される。
【００１１】
受信側では、受信アンテナ５０８で受信した信号（送信側からの無線信号）を受信ＲＦ５０９にてベースバンド信号に変換し、Ａ／Ｄ変換器５１０に入力する。この信号は、Ａ／Ｄ変換器５１０によりアナログ信号からデジタル信号へ変換され、デマッピング器５１１に入力される。デマッピング器５１１では、受信信号（Ａ／Ｄ変換器５１０からの信号）と受信信号に含まれる雑音電力とｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２から得られる事前情報に基づいて、ビット毎のＬＬＲ（対数尤度比）を算出する。
【００１２】
ここで、デマッピング器５１１は、マッピング器５０４にてマッピングされた信号に対して処理を行うものである。つまり、デマッピング器５１１は、送信側でビット数の削減処理が施された後のビット列（図７及び図８のビット列ｍに相当）に対するＬＬＲを算出することになる。
これに対し、後段（復号器５１４）の復号処理では、符号化された全てのビット（図７及び図８のビット列ｂに相当）に対して処理を行うため、ビット削減後のＬＬＲ（デマッピング器５１１の処理に係るＬＬＲ）とビット数削減前のＬＬＲ（復号器５１４の処理に係るＬＬＲ）との変換が必要となる。
そこで、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２では、デマッピング器５１１から入力されるビット数削減後のＬＬＲをビット数削減前の時点（図７及び図８のビット列ｂに相当）のＬＬＲに変換する。処理の詳細については後述する。
【００１３】
ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２で算出されたＬＬＲは、デインターリーバ５１３によりデインタリーブ処理された後に、復号器５１４に入力される。復号器５１４では、入力されるＬＬＲを基に復号処理を行い、これにより再度ＬＬＲを算出する。復号器５１４で算出されたＬＬＲは、インターリーバ５１５によりインタリーブ処理された後に、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２にフィードバックされる。ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２では、復号器５１４からフィードバックされたＬＬＲをビット数削減後のＬＬＲに変換し、デマッピング器５１１に入力する。デマッピング器５１１では、再び、受信信号と受信信号に含まれる雑音電力とｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２から得られる事前情報に基づいて、ビット毎のＬＬＲを算出する。
【００１４】
以上の処理を繰返し行うことで、最終的に良好な復号結果を得ることが出来る。なお、デマッピング器５１１において、繰り返し数＝１（初回動作時）では、フィードバックされる事前情報はゼロとなる。
【００１５】
ここで、デマッピング器５１１におけるＬＬＲ算出処理について説明する。
ビット数Ｎ（Ｎは１又は２以上の整数）のビット列ｂ（ｂ０，ｂ１，・・・，ｂＮ−１）をＭ（Ｍは１又は２以上の整数）個のシンボル点Ｓｋ（Ｓ０，Ｓ１，・・・，ＳＭ−１）に割り当てたときにデマッピング器５１１から出力されるＬＬＲについて考える。
受信信号をｙとし、ｉ（ｉ＝０，１，・・・，Ｎ−１）番目のビットをｂｉとし、ｂｉに対するＬＬＲをＬ（ｂｉ）とすると、（式１）が成り立つ。
【数１】
2013016953.tif 000003
【００１６】
ここで、後述するように、（式１）の最後の右辺の第１項は、ｉ番目のビット以外から得られるＬＬＲとなり、これを外部情報Ｌｅ（ｂｉ）とおく。また、（式１）の最後の右辺の第２項は、ｉ番目のビットの事前確率に基づいて得られるＬＬＲであり、これを事前情報Ｌａ（ｂｉ）とおく。
すると、（式１）は、（式２）となり、（式３）へ変形することができる。
【数２】
2013016953.tif 000004
【数３】
2013016953.tif 000005
【００１７】
デマッピング器５１１は、（式３）の処理結果をＬＬＲとして出力する。
ここで、（式１）の最後の右辺の第１項の分子ｐ（ｙ｜ｂｉ＝０）について考える。
ｐ（ｙ｜ｂｉ＝０）とは、ｂｉ＝０と分かった時に受信信号がｙとなる確率であり、これは、「ｂｉ＝０と分かった時にｂｉ＝０であるシンボル点Ｓｋとなる確率ｐ（Ｓｋ｜ｂｉ＝０）」と「Ｓｋが分かった時にｙとなる確率ｐ（ｙ｜Ｓｋ）」との積ｐ（ｙ｜Ｓｋ）ｐ（Ｓｋ｜ｂｉ＝０）で表される。全てのシンボル点について考えると、（式４）が成り立つ。
【数４】
2013016953.tif 000006
【００１８】
同様に、（式１）の最後の右辺の第１項の分母ｐ（ｙ｜ｂｉ＝１）について、（式５）が成り立つ。
従って、（式１）の最後の右辺の第１項は、（式６）となる。
【数５】
2013016953.tif 000007
【数６】
2013016953.tif 000008
【００１９】
（式６）のｐ（ｙ｜Ｓｋ）について、シンボル点Ｓｋを伝送して受信信号ｙになる過程で分散σ２のガウス雑音が加算されたとすると、（式７）で表すことができる。
【数７】
2013016953.tif 000009
【００２０】
また、（式６）のｐ（Ｓｋ｜ｂｉ＝０）は、ｂｉ＝０であると分かった時にシンボル点Ｓｋとなる確率であり、シンボル点Ｓｋを構成するビットでｂｉ以外のビットの事前確率の積で表される。シンボル点Ｓｋのｊ（ｊ＝０，１，・・・，Ｎ−１）番目のビットをＳｋ（ｂｊ）とすると、（式８）が成り立つ。
【数８】
2013016953.tif 000010
【００２１】
ここで、ｐ（ｂｊ＝Ｓｋ（ｂｊ））について考える。
事前情報として、Ｌａ（ｂｊ）が与えられたとすると、（式１）の最後の右辺の第２項より、（式９）であり、（式１０）となる。
【数９】
2013016953.tif 000011
【数１０】
2013016953.tif 000012
【００２２】
更に、ｐ（ｂｊ＝０）＋ｐ（ｂｊ＝１）＝１という関係から、（式１１）、（式１２）が成り立つ。
【数１１】
2013016953.tif 000013
【数１２】
2013016953.tif 000014
【００２３】
これを用いると、（式１３）となり、（式８）は（式１４）となる。
【数１３】
2013016953.tif 000015
【数１４】
2013016953.tif 000016
【００２４】
ここで、（式１４）と同様な式が、ｐ（Ｓｋ｜ｂｉ＝１）についても成り立つ。
（式７）、（式１４）より、（式６）は（式１５）となる。なお、Σの条件にあるように、分子のＳｋ（ｂｉ）は０となり、分母のＳｋ（ｂｉ）は１となる。
【数１５】
2013016953.tif 000017
【００２５】
以上のことから、ＢＩＣＭ−ＩＤにおける繰り返し処理を行うにあたり、デマッピング器５１１では、シンボル点とその点に割り当てられるビット毎にエクスポネンシャル（ｅｘｐｏｎｅｎｔｉａｌ）演算と総和演算を行い、それらを分母・分子それぞれで求め、更にそれをｌｏｇ演算することになる。
【００２６】
次に、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２における処理について説明する。
ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２は、デマッピング器５１１で算出したビット数削減後のＬＬＲを復号器５１４で必要とするビット数削減前のＬＬＲに変換する処理と、復号器５１４で算出したビット数削減前のＬＬＲをデマッピング器５１１で必要とするビット数削減後のＬＬＲに変換する処理を行うことになる。
【００２７】
ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２において、ビット削減前後のＬＬＲに変換する処理は、図８の［＋］毎（ＸＯＲ部毎）に行うものであり、その［＋］に接続されているビットによって演算を行う。
ここで、図９に示すような構成において、各ビットをｕ１、ｕ２、ｕ３とし、各ビットのＬＬＲをＬ（ｕ１）、Ｌ（ｕ２）、Ｌ（ｕ３）として、Ｌ（ｕ１）とＬ（ｕ２）が与えられた時のＬ（ｕ３）について考える。
【００２８】
まず、ｕ１について考える。
Ｌ（ｕ１）が与えられたとすると、（式１１）、（式１２）より、（式１６）、（式１７）が成り立つ。
【数１６】
2013016953.tif 000018
【数１７】
2013016953.tif 000019
【００２９】
ｕ１＝０の場合は「＋１」、ｕ１＝１の場合は「−１」と対応付けると、ｕ１の期待値Ｅ［ｕ１］は、（式１８）となる。
【数１８】
2013016953.tif 000020
【００３０】
図９において、ｕ３＝ｕ１［＋］ｕ２であり、Ｅ［ｕ３］＝Ｅ［ｕ１］Ｅ［ｕ２］となるため、（式１８）を代入すると、（式１９）となり、（式２０）となる。
【数１９】
2013016953.tif 000021
【数２０】
2013016953.tif 000022
【００３１】
以上では、ビットｕ１、ｕ２、ｕ３について考えたが、ｊ個の信号が接続されている場合で一般化すると、（式２１）となり、例えば、図８において、Ｌ（ｂ７）を求める場合は、Ｌ（ｍ３）、Ｌ（ｂ６）、Ｌ（ｂ５）を用いて、（式２２）となる。
【数２１】
2013016953.tif 000023
【数２２】
2013016953.tif 000024
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００８−２８９１７７号公報
【特許文献２】特開２０１０−１８７３７７号公報
【非特許文献】
【００３３】
【非特許文献１】Ｔ．Ｙａｎｏ，Ｔ．Ｍａｔｓｕｍｏｔｏ、“Ａｒｉｔｈｍｅｔｉｃ  Ｅｘｔｅｎｄｅｄ−Ｍａｐｐｉｎｇ  ｆｏｒ  ＢＩＣＭ−ＩＤ  ｗｉｔｈ  Ｒｅｐｅｔｉｔｉｏｎ  Ｃｏｄｅｓ”，ＷＳＡ  ２００９，Ｆｅｂｒｕａｒｙ  ２００９．
【非特許文献２】Ｄｏｎ  Ｔｏｒｒｉｅｒｉ，Ｍａｔｔｈｅｗ  Ｃ．Ｖａｌｅｎｔｉ、“Ｃｏｎｓｔｅｌｌａｔｉｏｎ  Ｌａｂｅｌｉｎｇ  Ｍａｐｓ  ｆｏｒ  Ｌｏｗ  Ｅｒｒｏｒ  Ｆｌｏｏｒｓ”、ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＷＩＲＥＬＥＳＳ  ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ、２００８
【発明の概要】
【発明が解決しようとする課題】
【００３４】
（式２２）では、右辺のＬ（ｍ３）、Ｌ（ｂ６）、Ｌ（ｂ５）のうち１つでもゼロになると、左辺はゼロとなる。ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２において、繰り返し数＝１（初回動作時）の場合は、復号器５１４からの事前情報はゼロであるため、図８の［＋］に複数のビットが接続されている部分の処理結果は全てゼロとなる。そして、復号器５１４は、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２の処理結果に基づいてＬＬＲを算出するため、入力される値が全てゼロになると、出力もゼロとなってしまう。すると、デマッピング器５１１にフィードバックする事前情報が全てゼロのままとなり、復号処理が進まない状態となってしまう。
したがって、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ５０３およびｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ５１２は、図７及び図８のｍ０のように、受信信号から一意的にＬＬＲを算出できる系が少なくとも１つは存在する構成としない限り、繰り返し復号処理が行えないことになる。
【００３５】
本発明は、このような従来の事情に鑑みて為されたものであり、拡張マッピングを用いたＢＩＣＭ−ＩＤ方式を使用して無線通信を行う無線通信システムに関し、受信信号から一意的にＬＬＲを算出できる系が１つも存在しない構成であっても、繰り返し復号処理を行えるようにすることを目的とする。
【課題を解決するための手段】
【００３６】
上記目的を達成するために、本発明では、送信対象となる情報ビットを符号化して送信する送信機と、前記送信機から受信した信号に基づいて情報ビットを復号する受信機と、を備えた無線通信システムを、次のような構成とした。
すなわち、送信機が、送信対象となる情報ビットを符号化する符号化部と、前記符号化結果に基づく信号を送信する送信部と、を有し、受信機が、前記送信機から送信された信号を受信する受信部と、前記受信した信号と以前の復号結果に基づく事前情報とに基づいて、前記受信した信号に係る対数尤度比を算出する対数尤度比算出部と、前記受信した信号に係る対数尤度比に基づいて、前記受信した信号に係る情報ビットを復号する復号部と、前記復号結果から対数尤度比を算出し直し、当該対数尤度比に基づく事前情報を生成して前記対数尤度比算出部に供給する事前情報供給部と、を有する構成において、更に、送信機は、既知ビットを前記情報ビットと共に符号化する対象として前記符号化部に入力する既知ビット入力部を有し、受信機は、前記既知ビットの対数尤度比を予め保持しており、前記事前情報供給部は、初回動作時に、前記既知ビットの対数尤度比を事前情報として前記対数尤度比算出部に供給する構成とする。
【００３７】
また、一構成例として、更に、送信機は、前記符号化部による符号化結果のビット数を削減するビット数削減部を有し、対数尤度比算出部は、前記ビット数削減後のビット毎に対数尤度比を算出し、事前情報供給部は、前記ビット数削減前のビット毎に対数尤度比を算出し、受信機は、対数尤度比算出部で扱う対数尤度比と事前情報供給部で扱う対数尤度比とを変換する対数尤度比変換部を有し、ビット数削減部及び対数尤度比変換部は、１ビット又は複数ビットに対応する入力と複数ビット又は１ビットに対応する出力とを排他的論理和により接続した系を有する一方で、１ビットに対応する入力と１ビットに対応する出力とを排他的論理和により接続した系を有しない構成とする。
【発明の効果】
【００３８】
本発明によれば、拡張マッピングを用いたＢＩＣＭ−ＩＤ方式を使用して無線通信を行う無線通信システムに関し、受信信号から一意的にＬＬＲを算出できる系が１つも存在しない構成であっても、繰り返し復号処理を行えるようになる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態に係る拡張マッピングを用いたＢＩＣＭ−ＩＤ方式を使用する通信機の構成例を示す図である。
【図２】図１における送信側の通信機に係る符号化器の入出力の一例を示す図である。
【図３】図１における送信側の通信機に係るｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒの一例を示す図である。
【図４】図１における受信側の通信機に係るｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒの一例を示す図である。
【図５】背景技術に係る拡張マッピングを用いたＢＩＣＭ−ＩＤ方式を使用する通信機の構成例を示す図である。
【図６】図５における送信側の通信機に係る符号化器の入出力の一例を示す図である。
【図７】図５における送信側の通信機に係るｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒの一例を示す図である。
【図８】図５における受信側の通信機に係るｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒの一例を示す図である。
【図９】ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒの動作を説明するためのＸＯＲ（ｅｘｃｌｕｓｉｖｅ−ｏｒ）部の入出力を示す図である。
【発明を実施するための形態】
【００４０】
本発明の一実施形態について説明する。
本例の無線通信システムでは、概略的に、以下のような処理を行う。
送信側において、符号化器に対して、情報ビットの他に既知ビットを入力する。そして、情報ビットと既知ビットそれぞれに対する符号化出力を、インターリーバを介してマッピングを行う。このとき、背景技術のように既知ビットを挿入しない場合に対して符号化率を一定とする場合は、符号化器による符号化率を上げ、ただし、全体としては符号化率を変えないようにすることが必要である。
受信側において、復号器は、既知ビットが挿入される位置を把握しており、既知ビットの位置の事前情報を予め保持し、繰り返し数＝１（初回動作時）の場合にその値をｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒに入力する。
これにより、繰り返し数＝１（初回動作時）の場合でも、復号器はｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒに対して既知ビットの位置に事前情報を入力できるため、図７や図８のｍ０のような、受信信号から一意的にＬＬＲを算出できる系を持たなくても、既知ビットの位置の事前情報によりデマッピング器の算出結果の一部を後段の復号器に伝達することができる。このため、マッピング器の制約によることなく処理を行える。
【００４１】
図１には、拡張マッピングを用いたＢＩＣＭ−ＩＤ（Ｂｉｔ−Ｉｎｔｅｒｌｅａｖｅｄ  Ｃｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ  ｗｉｔｈ  Ｉｔｅｒａｔｉｖｅ  Ｄｅｃｏｄｉｎｇ）方式を使用する通信機（本例では、無線通信機）の構成例として、送信側の構成例と受信側の構成例を示してある。
ここで、通信機としては、例えば、送信側の機能のみを有する送信機や、受信側の機能のみを有する受信機や、送信側の機能と受信側の機能の両方を有する送受信機を用いることができる。
【００４２】
送信側の通信機は、既知ビット挿入器１０１、符号化器１０２、インターリーバ１０３、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ１０４、マッピング器１０５、Ｄ／Ａ変換器１０６、送信ＲＦ部１０７、送信アンテナ１０８を備えている。
受信側の通信機は、受信アンテナ１０９、受信ＲＦ部１１０、Ａ／Ｄ変換器１１１、デマッピング器１１２、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３、デインターリーバ１１４、復号器１１５、インターリーバ１１６を備えている。
以下では、図５で説明した構成や動作とは異なる部分について主に説明する。
【００４３】
図２には、送信側の通信機に係る符号化器１０２の入出力の一例を示してある。
本例の符号化器１０２は、符号化率Ｒ２（＞Ｒ１（図６に示した符号化器５０１の符号化率））の符号化を行うものであり、ビット数Ｎｉｎｆｏの情報ビットが入力されると、ビット数Ｎｉｎｆｏ／Ｒ２の符号化ビットを出力する。また、ビット数Ｎｉｎｆｏ（１／Ｒ１−１／Ｒ２）／Ｒ２の既知ビットが入力されると、ビット数Ｎｉｎｆｏ（１／Ｒ１−１／Ｒ２）の符号化ビットを出力する。これらの合計は、図６の場合と同様に、Ｎｉｎｆｏ／Ｒ１となる。
【００４４】
図３には、送信側の通信機に係るｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ１０４の一例を示してある。
本例のｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ１０４は、インターリーバ１０３から８ビットのビット列ｂ（ｂ０〜ｂ７）が入力されると、ビット数の削減を伴う変換を施して、４ビットのビット列ｍ（ｍ０〜ｍ３）をマッピング器１０５へ出力する。
なお、図中の［＋］は、ＸＯＲ部を示す。すなわち、本例のｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ１０４は、ビットｂ０、ｂ１の入力部とビットｍ０の出力部とをＸＯＲ部により接続した系と、ビットｂ２、ｂ３の入力部とビットｍ１の出力部とをＸＯＲ部により接続した系と、ビットｂ４、ｂ５の入力部とビットｍ２の出力部とをＸＯＲ部により接続した系と、ビットｂ６、ｂ７の入力部とビットｍ３の出力部とをＸＯＲ部により接続した系を有する。
【００４５】
図４には、受信側の通信機に係るｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３の一例を示してある。
本例のｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３は、デマッピング器１１２から４ビットのビット列ｍ（ｍ０〜ｍ３）のＬＬＲ（Ｌ（ｍ０）〜Ｌ（ｍ３））が入力されると、ビット数の復元を伴う変換を施して、８ビットのビット列ｂ（ｂ０〜ｂ７）のＬＬＲ（Ｌ（ｂ０）〜Ｌ（ｂ７））を復号器１１５へ出力する。また、復号器１１５から８ビットのビット列ｂ（ｂ０〜ｂ７）のＬＬＲ（Ｌ（ｂ０）〜Ｌ（ｂ７））が入力されると、ビット数の削減を伴う変換を施して、４ビットのビット列ｍ（ｍ０〜ｍ３）のＬＬＲ（Ｌ（ｍ０）〜Ｌ（ｍ３））をデマッピング器１１２へ出力する。
なお、図中の［＋］は、ＸＯＲ部を示す。すなわち、本例のｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３は、Ｌ（ｂ０）、Ｌ（ｂ１）の入出力部とＬ（ｍ０）の入出力部とをＸＯＲ部により接続した系と、Ｌ（ｂ２）、Ｌ（ｂ３）の入出力部とＬ（ｍ１）の入出力部とをＸＯＲ部により接続した系と、Ｌ（ｂ４）、Ｌ（ｂ５）の入出力部とＬ（ｍ２）の入出力部とをＸＯＲ部により接続した系と、Ｌ（ｂ６）、Ｌ（ｂ７）の入出力部とＬ（ｍ３）の入出力部とをＸＯＲ部により接続した系を有する。
【００４６】
ここで、本例では、ビット数削減前の８ビットのビット列ｂ（ｂ０〜ｂ７）について、ビットｂ０をＬＳＢとし、ビットｂ７をＭＳＢとしている。また、ビット数削減後の４ビットのビット列ｍ（ｍ０〜ｍ３）について、ビットｍ０をＬＳＢとし、ビットｍ３をＭＳＢとしている。
【００４７】
送信側の通信機では、送信対象となる情報ビットの他に既知ビットを符号化器１０２に入力し、これらの符号化を符号化器１０２により行う。
ここで、例えば、図２に示したように、符号化器１０２による符号化率をＲ２（＞Ｒ１）とした場合、ビット数Ｎｉｎｆｏの情報ビットに対する符号化出力のビット数はＮｉｎｆｏ／Ｒ２となり、ビット数Ｎｉｎｆｏ（１／Ｒ１−１／Ｒ２）／Ｒ２の既知ビットに対する符号化出力のビット数はＮｉｎｆｏ（１／Ｒ１−１／Ｒ２）となり、これらの合計は、図６の場合と同様にＮｉｎｆｏ／Ｒ１となる。
以降の処理（送信アンテナ１０８から送信されるまでの処理）については、背景技術と同様である。
【００４８】
受信側の通信機は、デマッピング器１１２と復号器１１５との間で繰り返し行う一連の処理は、背景技術と同様である。
ただし、受信側の通信機は、既知ビットのＬＬＲを予め保持しており、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３では、デマッピング器１１２から入力されるＬＬＲをビット数削減前の時点（図４のビット列ｂに相当）のＬＬＲに変換する際、復号器１１５からデインターリーバ１１４を介して入力される既知ビットのＬＬＲを事前情報として用いて処理する。
ここで、初回動作時において、背景技術の手法では、［＋］に複数のビットが接続されている部分の（式２２）の演算結果はゼロになってしまうが、本例では、送信側により既知ビットが挿入されており、受信側がそのビットのＬＬＲを事前に分かっているので、その部分について後段へのＬＬＲを算出することができる。
【００４９】
例えば、（式２２）によって図４のｂ７に対する対数尤度比Ｌ（ｂ７）を求める場合、Ｌ（ｍ３）、Ｌ（ｂ６）の値が必要となるが、背景技術の手法では、受信信号からＬ（ｍ３）を求めることはできても、事前情報がないためＬ（ｂ６）はゼロであり、それによりＬ（ｂ７）もゼロとなる。また、Ｌ（ｂ６）を求める場合も、事前情報がないためにＬ（ｂ７）がゼロであり、同様である。
しかしながら、本例のように、送信側により既知ビットが挿入されていて、受信側で例えばＬ（ｂ６）の事前情報が得られていれば、Ｌ（ｍ３）とＬ（ｂ６）を用いてＬ（ｂ７）を算出することができる。
以上のように、初回動作時においても、事前情報があれば、図３及び図４のような構成でもＬＬＲを算出することができ、その上で繰り返し復号処理を行うことができる。
【００５０】
本例に係る送信側の通信機（送信機）では、情報ビットと共に符号化する対象に既知ビットを加える機能を、既知ビット挿入器１０１により実現している。また、情報ビット及び既知ビットを符号化する機能を、符号化部１０２により実現している。また、符号化結果に基づく信号を送信する機能を、インターリーバ１０３、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ１０４、マッピング器１０５、Ｄ／Ａ変換器１０６、送信ＲＦ部１０７、送信アンテナ１０８により実現している。また、符号化結果のビット数を削減する機能を、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ１０４により実現している。
【００５１】
本例に係る受信側の通信機では、送信機から送信された信号を受信する機能を、受信アンテナ１０９、受信ＲＦ部１１０、Ａ／Ｄ変換器１１１により実現している。また、受信した信号と以前の復号結果に基づく事前情報とに基づいて、当該受信した信号に関する対数尤度比を算出する機能を、デマッピング器１１２により実現している。また、前記受信した信号に係る対数尤度比に基づいて、前記受信した信号に係る情報ビットを復号する機能を、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３、デインターリーバ１１４、復号器１１５により実現している。また、復号結果から対数尤度比を算出し直し、当該対数尤度比に基づく事前情報を生成して（対数尤度比を算出する機能へ）供給する機能、及び、初回動作時に、既知ビットの対数尤度比を事前情報として供給する機能を、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３、復号器１１５、インターリーバ１１６により実現している。また、対数尤度比を変換する機能を、ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ１１３により実現している。
【００５２】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【符号の説明】
【００５３】
１０１：既知パターン挿入器、  １０２：符号化器、  １０３：インターリーバ、  １０４：ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ、  １０５：マッピング器、  １０６：Ｄ／Ａ変換器、  １０７：送信ＲＦ部、  １０８：送信アンテナ、  １０９：受信アンテナ、  １１０：受信ＲＦ部、  １１１：Ａ／Ｄ変換器、  １１２：デマッピング器、  １１３：ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ、  １１４：デインターリーバ、  １１５：復号器、１１６：インターリーバ
５０１：符号化器、  ５０２：インターリーバ、  ５０３：ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｅｎｃｏｄｅｒ、  ５０４：マッピング器、  ５０５：Ｄ／Ａ変換器、  ５０６：送信ＲＦ部、  ５０７：送信アンテナ、  ５０８：受信アンテナ、  ５０９：受信ＲＦ部、  ５１０：Ａ／Ｄ変換器、  ５１１：デマッピング器、  ５１２：ｂｉｔ−ｒｅｄｕｃｔｉｏｎ  ｄｅｃｏｄｅｒ、  ５１３：デインターリーバ、  ５１４：復号器、  ５１５：インターリーバ
【図１】
2013016953.tif 000025
【図２】
2013016953.tif 000026
【図３】
2013016953.tif 000027
【図４】
2013016953.tif 000028
【図５】
2013016953.tif 000029
【図６】
2013016953.tif 000030
【図７】
2013016953.tif 000031
【図８】
2013016953.tif 000032
【図９】
2013016953.tif 000033