(57)【要約】【課題】電界効果トランジスタ（ＦＥＴ）の特に高周波におけるオーミック抵抗を低減するためのオーミック電極構造に関する。【解決手段】本発明に係る半導体装置は、半導体上に形成されたオーミック電極と、前記オーミック電極に接続された配線電極とを備えた半導体装置であって、前記半導体と前記オーミック電極との界面及び前記オーミック電極上に複数の凹凸部が形成され、前記オーミック電極は、前記凹凸部が形成されていない部分に、前記オーミック電極と前記配線電極との界面の法線方向に平行な直線部を有することを特徴とする。【選択図】図１
2013149799.tif 000002
【特許請求の範囲】
【請求項１】
半導体上に形成されたオーミック電極と、前記オーミック電極に接続された配線電極とを備えた半導体装置であって、
前記半導体と前記オーミック電極との界面及び前記オーミック電極上に複数の凹凸部が形成され、
前記オーミック電極は、前記凹凸部が形成されていない部分に、前記オーミック電極と前記配線電極との界面の法線方向に平行な直線部を有することを特徴とする半導体装置。
【請求項２】
前記凹凸部は、四角形又は台形形状を有することを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ（ＦＥＴ）の特に高周波におけるオーミック抵抗の低減に関し、半導体基板と導電体層とのオーミック電極構造に関する。
【背景技術】
【０００２】
従来、半導体装置のオーミック電極は、半導体素子特性の重要な因子である半導体と導電膜接続部との間の抵抗、すなわちオーミック抵抗Ｒohmを低減するために、高濃度不純物添加半導体薄膜上に形成されてきた。
【０００３】
このオーミック抵抗Ｒohmを低減するためには、導電膜と不純物添加半導体薄膜との接触面積Ｓcを増大させることにより接触面積Ｓcの大きさにその大きさが反比例するコンタクト抵抗Ｒcを低減させることが重要である。コンタクト抵抗Ｒcを低減させ、オーミック抵抗Ｒohmを低減する技術として、例えば、特許文献１の技術が提案されている。
【０００４】
図１０は、特許文献１のような従来技術に係るオーミック電極構造を適用した半導体装置１０００を示す。図１０（ａ）は従来技術に係るオーミック電極構造を適用した半導体装置１０００の上面図を示し、図１０（ｂ）は半導体装置１０００のＡ−Ａ’断面図を示し、図１０（ｂ）は半導体装置１０００のＢ−Ｂ’断面図を示す。図１０（ｂ）に示されるように、従来技術に係るオーミック電極構造を適用した半導体装置１０００は、基板（不図示）上に積層された下層バリア層１０１と、下層バリア層１０１上に積層されたチャネル層１０２と、チャネル層１０２上に積層された上層バリア層１０３と、チャネル層１０２上に設けられたオーミック電極１１０と、上層バリア層１０３に設けられたゲート電極１２０とを備える。図１０（ａ）に示されるように、半導体装置１０００は、配線電極１４０と接続される。
【０００５】
図１０（ａ）、（ｃ）に示されるように、従来技術に係るオーミック電極構造を適用した半導体装置１０００では、不純物半導体薄膜と導電膜との接触面積Ｓcを増大させるために、不純物半導体薄膜と導電膜との界面にＶ字型形状の溝１０１０が形成されている。このように、特許文献１の技術においては、不純物半導体薄膜と導電膜との界面にＶ字型形状の溝１０１０を形成することで不純物半導体薄膜と導電膜との接触面積Ｓcを増大させることにより、コンタクト抵抗Ｒcを低減させ、オーミック抵抗Ｒohmを低減させている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−２０９４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、近年開発が進められているミリ波帯のような超高周波数帯において、従来行われてきたような単純なＶ字型形状の溝によるコンタクト抵抗Ｒcの低減は、オーミック電極の表面粗さＲaを増大させる。高周波電流はオーミック電極の表面を流れるため、表面粗さＲaの増大により高周波電流の電流経路の長さが大きくなり、結果としてオーミック電極のもつ配線としての導電膜部抵抗Ｒmが増大する。オーミック抵抗Ｒohmは、以下の（式１）で示される。
Ｒohm＝Ｒc（Ｓc）＋Ｒm（Ｒa，ｆ）          （式１）
【０００８】
（式１）に示すように、オーミック電極が有するオーミック抵抗Ｒohmは、接触面積Ｓcの大きさにその大きさが反比例するコンタクト抵抗Ｒcと、表面粗さＲa及び周波数ｆに正の相関を有する導電膜部抵抗Ｒmとに分割することができる。従って、コンタクト抵抗Ｒcを低減するために不純物半導体薄膜と導電膜との界面にＶ字型形状の溝１０１０を形成して接触面積Ｓcを増大させる特許文献１に記載のような従来の方法は、表皮効果が顕著に効果を現す高周波においては導電膜部抵抗Ｒmを増大させ、全体的なオーミック抵抗Ｒohmを上げてしまうという問題を抱えている。
【０００９】
本発明は、上記問題点を鑑みてなされたものであり、導電膜と不純物添加半導体薄膜との接触面積を確保しつつ導電膜部の交流抵抗を下げることにより、高周波における素子特性を向上することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１に係る半導体装置は、半導体上に形成されたオーミック電極と、前記オーミック電極に接続された配線電極とを備えた半導体装置であって、前記半導体と前記オーミック電極との界面及び前記オーミック電極上に複数の凹凸部が形成され、前記オーミック電極は、前記凹凸部が形成されていない部分に、前記オーミック電極と前記配線電極との界面の法線方向に平行な直線部を有することを特徴とする。
【００１１】
本発明の請求項２に係る半導体装置は、請求項１に記載の半導体装置において、前記凹凸部は、四角形又は台形形状を有することを特徴とする。
【発明の効果】
【００１２】
本発明に係るオーミック電極構造においては、半導体と導電膜との接触面積を増大させ、かつ交流電流に対する実効的な表面粗さを低減させることにより、高周波における交流抵抗を低減させ、素子の電気特性を上げることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るオーミック電極構造を適用した半導体装置１００を示す図である。
【図２】本発明に係るオーミック電極構造を適用した半導体装置１００を形成するための工程の説明図である。
【図３】本発明に係るオーミック電極構造を適用した半導体装置１００を形成するための工程の説明図である。
【図４】本発明に係るオーミック電極構造を適用した半導体装置１００を形成するための工程の説明図である。
【図５】本発明に係るオーミック電極構造を適用した半導体装置１００を形成するための工程の説明図である。
【図６】本発明に係るオーミック電極構造を適用した半導体装置１００を形成するための工程の説明図である。
【図７】本発明に係るオーミック電極構造を適用した半導体装置１００を形成するための工程の説明図である。
【図８】本発明に係るオーミック電極構造を適用した半導体装置１００を形成するための工程の説明図である。
【図９】本発明及び従来技術に係るオーミック電極構造を適用した半導体装置のそれぞれの電流経路を説明するための図である。
【図１０】従来技術に係るオーミック電極構造を適用した半導体装置を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る実施形態の例としてガリウム砒素基板上のＦＥＴ素子に本発明に係るオーミック電極構造を適用した場合について、添付した図面を参照しながら詳細に説明する。図１は、ガリウム砒素基板上でのＦＥＴ素子へ本発明を適用した実施形態を示す図であり、図２〜８はそれぞれ図１のオーミック電極の形成方法を示す工程図である。ここで、図１（ａ）〜図８（ａ）はそれぞれ上面図を示し、図１（ｂ）〜図８（ｂ）は、Ａ−Ａ’断面図を示すものとする。
【００１５】
図１は、ＦＥＴ素子に本発明に係るオーミック電極構造を適用した半導体装置１００を示す。図１（ｂ）に示されるように、本発明に係るオーミック電極構造を適用した半導体装置１００は、基板（不図示）上に積層された下層バリア層１０１と、下層バリア層１０１上に積層されたチャネル層１０２と、チャネル層１０２上に積層された上層バリア層１０３と、チャネル層１０２上に設けられたオーミック電極１１０と、上層バリア層１０３に設けられたゲート電極１２０とを備える。図１（ａ）に示されるように、半導体装置１００は、配線電極１４０と接続される。
【００１６】
オーミック電極１１０及びチャネル層１０２には、複数の凹凸部１３０が形成されている。ここで、図１（ａ）には、６つの凹凸部１３０が２列で構成されている例が示されているが、これに限定することなく、本発明においては複数の凹凸部１３０を複数列構成することができる。
【００１７】
図２は、基板上に成長したエピタキシャル薄膜を示す。図２に示されるエピタキシャル薄膜は、例えば、下層バリア層１０１として３００ｎｍのＩｎＡｌＡｓ層、チャネル層１０２として２０ｎｍのＩｎＧａＡｓ層、上層バリア層１０３として３０ｎｍのＩｎＡｌＡｓ層１０３を、キャップ層としてのＩｎＧａＡｓ層１０４を１００ｎｍとをそれぞれ順にエピタキシャル成長をもって成膜したエピタキシャル薄膜である。
【００１８】
次いで、図２に示されるエピタキシャル薄膜上にレジストを塗布し、パターニングを行う。当該レジストのパターニングは、図９を参照して後述するように交流抵抗を下げるために、オーミック電極１１０がドレイン電極又はソース電極から図１に示される配線電極１４０までの間に、当該積層構造の平面と３次元的に平行な経路を有するように行われる。好ましくは、複数の凹凸部１３０がオーミック電極１１０と配線電極１４０との界面の法線方向に平行な複数の列を構成するように例えば四角形又は台形形状の複数の凹凸部１３０をオーミック電極１１０の表面上に形成し、それによりオーミック電極１１０の表面上に当該法線方向に平行な直線部を有するようにレジストのパターニングが行われる。次いで、パターニングされたエピタキシャル膜に塩酸及び過酸化水素水の混合液によるエッチャントをもってキャップ層１０４の内部までのウェットエッチングを行い、図３に示されるようにキャップ層１０４に凹凸部１３０を形成する。
【００１９】
図９を参照して、本発明及び従来技術に係るオーミック電極構造を適用した半導体装置のそれぞれの電流経路を説明する。図９（ａ）は従来技術に係るオーミック電極構造を適用した半導体装置の上面図を示し、図９（ｂ）は本発明に係るオーミック電極構造を適用した半導体装置の上面図を示し、図９（ｃ）は従来技術に係るオーミック電極構造を適用した半導体装置の電流経路を示し、図９（ｄ）は本発明に係るオーミック電極構造を適用した半導体装置の電流経路を示す。
【００２０】
図９（ａ）に示されるように、従来技術に係るオーミック電極構造においては、配線電極１４０からドレイン電極又はソース電極の間にかけてＶ字型形状の溝１０１０が形成されている。従って、高周波電流の電流経路ＬｉはＶ字型形状の溝１０１０の表面を通ることになる。そのため、図９（ｃ）に示されるように、電流経路ＬｉはＶ字型形状の溝１０１０の分だけ大きくなり、表面粗さＲaが大きくなるため、表皮効果によって導電膜部抵抗Ｒmが増大する。
【００２１】
それに対して、図９（ｂ）に示されるように本発明に係るオーミック電極構造においては、配線電極１４０からドレイン電極又はソース電極の間にかけて凹凸部１３０の列９００が形成されていない部分に、凹凸部１３０の列９００と平行な直線部９５０が形成されている。直線部９５０は、凹凸部１３０の列９００が形成されていない部分に形成されているため平坦であり、高周波電流は凹凸部１３０の列９００が形成されている部分と比較してより抵抗の低い直線部９５０を通って流れる。そのため、図９（ｄ）に示されるように電流経路Ｌｉが従来技術に係るオーミック電極構造の電流経路と比較して低減することができる。従って、表面粗さＲaの増大を抑制し、表皮効果による導電膜部抵抗Ｒmの増大を抑制することができ、高周波における交流抵抗の低減を達成することができる。加えて、オーミック電極１１０とチャネル層１０２との界面に設けられた凹凸部１３０によりチャネル−オーミック電極間の接触面積を増大することができるため、本発明のオーミック電極構造を適用した半導体装置においては、チャネル−オーミック電極間の接触面積の増大と高周波における交流抵抗の低減とを同時に達成することができる。
【００２２】
ここで、配線電極１４０からドレイン電極又はソース電極の間にかけて直線部９５０が形成されるように凹凸部１３０が設けられているのであれば、凹凸部１３０はどのような大きさ及び間隔で設けられてもよく、凹凸部１３０のそれぞれの大きさやそれぞれの縦横の間隔が異なっている場合であっても本発明の効果を奏することができる。
【００２３】
次に、図３に示されるエピタキシャル薄膜にスライトエッチャントを用いて表面酸化膜除去を行い、オーミック電極１１０を形成するためのレジストのパターニングを行う。その後、図４に示されるように、ＥＢ蒸着法を以ってオーミック電極１１０を形成するための導体膜２００を連続真空蒸着する。導体膜２００は、例えばＡｕ及びＧｅで構成される。
【００２４】
その後、図５に示されるように、ゲート電極１２０を形成するためにキャップ層１０４のリセスエッチングを行う。次いで、図６に示されるようにゲート電極１２０の蒸着を行う。
【００２５】
次いで、オーミックコンタクト形成のためのアニール処理を３００℃、好ましくは窒素雰囲気下で行い、導体膜２００を拡散することにより、図７に示されるようにチャネル層１０２上にオーミック電極１１０を形成する。
【００２６】
この後、図８（ａ）に示されるように、好ましくは例えば金からなる配線電極１４０を形成することによりトランジスタ構造が構成される。この際、配線電極１４０は、表面粗さの低減のため、真空蒸着法によって形成されることが好ましい。
【００２７】
このようにして形成されたオーミック電極構造によれば、チャネル−オーミック電極間の接触面積の増大と高周波における交流抵抗の低減とを同時に行うことができ、特にミリ波領域でコンタクト抵抗を大幅に改善することができる。
【産業上の利用可能性】
【００２８】
本発明は、モノリシックマイクロ波集積回路に有用な半導体装置であって、例えば低雑音増幅器ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）や大出力増幅器ＰＡ（ＰｏｗｅＲaｍｐｌｉｆｉｅｒ）に利用可能である。
【符号の説明】
【００２９】
１００  本発明に係るオーミック電極構造を適用した半導体装置
１０１  下層バリア層
１０２  チャネル層
１０３  上層バリア層
１０４  キャップ層
１１０  オーミック電極
１２０  ゲート電極
１３０  凹凸部
１４０  配線電極
２００  導電膜
１０００  従来技術に係るオーミック電極構造を適用した半導体装置
【図１】
2013149799.tif 000003
【図２】
2013149799.tif 000004
【図３】
2013149799.tif 000005
【図４】
2013149799.tif 000006
【図５】
2013149799.tif 000007
【図６】
2013149799.tif 000008
【図７】
2013149799.tif 000009
【図８】
2013149799.tif 000010
【図９】
2013149799.tif 000011
【図１０】
2013149799.tif 000012