(57)【要約】【課題】データ保持特性が良好な不揮発性抵抗変化素子を提供する。【解決手段】下部電極１１と、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ａｌ、Ｔｉのうちいずれかの金属元素を含む上部電極１２と、下部電極１１と上部電極１２との間に配置された低拡散層１３と、下部電極１１と低拡散層１３との間に配置された高拡散層１４とを備える。高拡散層１４中の前記金属元素の拡散係数は、低拡散層１３中の拡散係数よりも大きい。【選択図】図１
2013162086.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ａｌ、Ｔｉのうちいずれかの金属元素を含む第２電極と、
前記第１電極と前記第２電極との間に配置された第１の層と、
前記第１電極と前記第１の層との間に配置された第２の層と、
を具備し、
前記第２の層中の前記金属元素の拡散係数は、前記第１の層中の拡散係数よりも大きいことを特徴とする不揮発性抵抗変化素子。
【請求項２】
第１電極と、
Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ａｌ、Ｔｉのうちいずれかの金属元素を含む第２電極と、
前記第１電極と前記第２電極との間に配置され、シリコン及び酸素を含む第１の層と、
前記第１電極と前記第１の層との間に配置され、シリコン、あるいはシリコン及び酸素を含み前記第１の層より酸素濃度が低い第２の層と、
を具備することを特徴とする不揮発性抵抗変化素子。
【請求項３】
前記第１の層は、シリコン酸化膜から形成され、ＳｉとＯの組成比がＳｉ：Ｏ＝１：ｘ（１＜ｘ≦２）であることを特徴とする請求項１または２に記載の不揮発性抵抗変化素子。
【請求項４】
前記第１の層の厚さは４ｎｍ以下であることを特徴とする請求項１乃至３のいずれかに記載の不揮発性抵抗変化素子。
【請求項５】
互いに隣接する第１、第２配線と、
前記第１、第２配線と交差するように配置され、互いに隣接し、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ａｌ、Ｔｉのうちいずれかの金属元素を含む第３、第４配線と、
前記第１、第２配線と前記第３、第４配線との間に配置された第１の層と、
前記第１、第２配線と前記第１の層との間に配置された第２の層と、
を具備し、
前記第１の層はシリコン及び酸素を含み、前記第２の層はシリコン、あるいはシリコン及び酸素を含み前記第１の層より酸素濃度が低いことを特徴とする不揮発性抵抗変化素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、抵抗値が電気的に可変なスイッチング層を有する二端子の不揮発性抵抗変化素子に関する。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリは、大容量データの記憶装置として広く普及している。現在、記憶素子を微細化することによってビットあたりのコスト削減や大容量化が進められている。
【０００３】
しかしながら、フラッシュメモリをさらに微細化するためには、短チャネル効果、素子間干渉、及び素子間ばらつきの抑制など、解決すべき多くの課題がある。そのため、従来のフローティングゲート型フラッシュメモリに代わる新たな記憶装置として、ＲｅＲＡＭ(Resistive Random Access Memory)に代表される二端子の不揮発性抵抗変化素子の開発がおこなわれている。例えば、アモルファスシリコンを抵抗変化部としたメモリは、スイッチング確率は高いが、データ保持特性が良好ではない。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Sung Hyun Jo and Wei Lu, Nano Letters 8, no.2, pp. 392-397 (2008)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
データ保持特性が良好な不揮発性抵抗変化素子を提供する。
【課題を解決するための手段】
【０００６】
一実施態様の不揮発性抵抗変化素子は、第１電極と、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ａｌ、Ｔｉのうちいずれかの金属元素を含む第２電極と、前記第１電極と前記第２電極との間に配置された第１の層と、前記第１電極と前記第１の層との間に配置された第２の層とを具備し、前記第２の層中の前記金属元素の拡散係数は、前記第１の層中の拡散係数よりも大きいことを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の不揮発性抵抗変化素子の構造を示す断面図である。
【図２】第１実施形態の不揮発性抵抗変化素子における読み出し動作時のオン状態の保持特性を示す図である。
【図３】第１実施形態の不揮発性抵抗変化素子においてオン状態の保持特性が向上するメカニズムを示す図である。
【図４】第１実施形態の不揮発性抵抗変化素子における金属フィラメントの拡散を示す図である。
【図５】不揮発性抵抗変化素子において抵抗変化層が低拡散層単層の場合のオン状態の保持特性を示す図である。
【図６】不揮発性抵抗変化素子において抵抗変化層をアモルファスシリコンまたはＳｉＯ、ＳｉＯ２とした場合のオン状態の保持特性を示す図である。
【図７】第２実施形態の不揮発性抵抗変化素子の構造を示す断面図である。
【図８】第３実施形態のクロスポイント型メモリのメモリセルアレイを示す図である。
【図９】第１変形例の積層クロスポイント型メモリのメモリセルアレイの構造を示す断面図である。
【図１０】第２変形例の積層クロスポイント型メモリのメモリセルアレイの構造を示す断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して実施形態の不揮発性抵抗変化素子について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【０００９】
［第１実施形態］  
図１は、第１実施形態の不揮発性抵抗変化素子の構造を示す断面図である。
【００１０】
図示するように、不揮発性抵抗変化素子１０は、下部電極（第１電極）１１、上部電極（第２電極）１２、及び下部電極１１と上部電極１２との間に配置された抵抗変化層１５を備えている。抵抗変化層１５は、低拡散層（第１の層）１３及び高拡散層（第２の層）１４を有する。すなわち、下部電極１１と上部電極１２との間には低拡散層１３が配置されている。さらに、下部電極１１と低拡散層１３との間には高拡散層１４が配置されている。
【００１１】
下部電極１１は、例えば不純物を導入したＳｉ（シリコン）層から形成される。詳しくは、下部電極１１は、例えば抵抗率が０．００５Ωｃｍ以下となるように、高濃度のＢ（ホウ素）がドープされたｐ型のシリコン層から形成されている。下部電極１１は、上記材料に限定されるものではない。例えば、Ａｓ（ヒ素）やＰ（リン）をドープしたｎ型のシリコン層を用いてもよいし、Ｔｉ、Ｗ、Ｔａなどの金属材料やその炭化物、窒化物などの導電性電極であってもよい。さらに、Ｐｔ、Ａｕ、Ｉｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ｍｏなどの金属元素を含む導電性材料を下部電極１１に用いることも可能である。
【００１２】
上部電極１２は、金属元素を含む電極であり、例えばＡｇから形成される。なお、上部電極１２はＡｇに限定されるものではない。例えば、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ａｌ、Ｔｉのうちいずれかを含む導電性材料であってもよい。また、これらの元素の窒化物、珪化物、炭化物等の化合物であってもよい。さらに、これらの元素と他の金属元素との合金であってもよい。
【００１３】
抵抗変化層１５は、高拡散層１４及び低拡散層１３を有する。抵抗変化層１５のうち下部電極１１側に高拡散層１４が配置され、上部電極１２側に低拡散層１３が配置されている。高拡散層１４は、例えばアモルファスシリコン膜または多結晶シリコン膜から形成される。低拡散層１３は、例えばシリコン酸化膜から形成される。高拡散層１４中における上部電極１２が含む金属元素の拡散係数は、低拡散層１３中の拡散係数よりも大きい。
【００１４】
前記構成を有する抵抗変化素子１０は、下部電極１１および上部電極１２と、下部電極１１と上部電極１２に挟まれた抵抗変化層１５とを備える。抵抗変化層１５の電気抵抗は、下部電極１１と上部電極１２間に印加する電圧に応じて可逆的に変化する。
【００１５】
次に、第１実施形態の不揮発性抵抗変化素子の製造方法について説明する。
【００１６】
まず、シリコン半導体基板上に、高濃度のＢをドープしたシリコン層をＣＶＤ法により２０ｎｍ程度堆積する。このシリコン層が下部電極１１に相当する。下部電極１１の膜厚は、典型的に５〜２００ｎｍである。
【００１７】
その後、ＣＶＤ法により、シリコン層上にアモルファスシリコン膜を１０ｎｍ程度堆積する。このアモルファスシリコン膜が高拡散層１４に相当する。アモルファスシリコン膜の膜厚は、典型的に５〜５０ｎｍである。
【００１８】
次に、酸素プラズマ処理によりアモルファスシリコン膜の表面を酸化し、アモルファスシリコン膜上にシリコン酸化膜を形成する。このシリコン酸化膜が低拡散層１３に相当する。その後、シリコン酸化膜上に上部電極１２としてのＡｇ層を堆積する。これにより、図１に示す抵抗変化素子１０が製造される。
【００１９】
次に、上述した製造方法にて形成された抵抗変化素子１０におけるオン状態の保持特性を、図２を用いて説明する。
【００２０】
図２は、抵抗変化素子１０に読み出し電圧を印加した場合のオン状態の保持特性を示す図である。図２において、横軸が経過時間を示し、縦軸が読み出し電流を示している。
【００２１】
Ａにて示す特性は第１実施形態のオン状態の保持特性であり、Ｂにて示す特性は抵抗変化層がアモルファスシリコン膜のみで形成された素子（以下、比較例）におけるオン状態の保持特性を示す。
【００２２】
第１実施形態では、抵抗変化層１５をアモルファスシリコン単層ではなく、高拡散層（アモルファスシリコン膜）１４と低拡散層（シリコン酸化膜）１３の積層構造とすることにより、オン状態の保持特性が向上していることがわかる。ここで、オン状態の保持特性とは、抵抗変化素子１０に読み出し電圧を印加したとき、オン状態の読み出し電流が時間の経過に伴って、どのように変化するかをいう。第１実施形態では、オン状態の読み出し電流は、時間の経過に従って大きく低下せず、オフ状態の読み出し電流に比べて十分大きな電流値を保持している。
【００２３】
本実施形態の構造を採用することにより、すなわち下部電極１１と上部電極１２間の抵抗変化層１５を高拡散層１４と低拡散層１３の積層構造にすることにより、比較例よりもオン状態の保持特性が向上する。
【００２４】
次に、第１実施形態の抵抗変化素子１０の構造によりオン状態の保持特性が向上するメカニズムを、図３を用いて説明する。
【００２５】
図３は、抵抗変化素子１０においてオン状態の保持特性が向上するメカニズムを示す図である。
【００２６】
上部電極１１が含む金属元素は、下部電極１１に対して上部電極１２が正となる電圧を印加すると、図３（ａ）に示すように、イオン化して金属イオン１２ａとなり、抵抗変化層１５中に拡散する。抵抗変化層１５中に入り込んだ金属イオン１２ａは、印加した電界により下部電極１１側へ移動する。
【００２７】
金属イオン１２ａは下部電極１１と抵抗変化層１５との界面に到達すると、図３（ｂ）に示すように、金属イオン１２ａが還元されて金属が析出し、金属フィラメント１２ｂを形成する。さらに、図３（ｃ）に示すように、金属フィラメント１２ｂが成長し、金属フィラメント１２ｂが下部電極１１と上部電極１２とをつなぐことにより、抵抗変化素子１０のオン状態が実現される。
【００２８】
また、下部電極１１と上部電極１２との間を金属フィラメント１２ｂがつないだ状態で放置すると、図４（ａ）〜図４（ｃ）に示すように、金属フィラメント１２ｂを構成する金属が拡散し、金属フィラメント１２ｂが次第に細くなり、下部電極１１と上部電極１２間の金属フィラメント１２ｂが最終的には断線する。
【００２９】
したがって、抵抗変化素子１０におけるオン状態の保持特性は、金属フィラメント１２ｂがもっとも細い、抵抗変化層１５と上部電極１２との界面側の金属フィラメント１２ｂを構成する金属の拡散速度に依存する。つまり、上部電極１２と低拡散層１３との界面付近、すなわち低拡散層１３を金属イオンが拡散しにくい材料で構成することにより、抵抗変化素子１０のオン状態の保持特性を向上できる。
【００３０】
一方で、低拡散層１３中では金属イオンが拡散しにくいため、金属フィラメント１２ｂの形成速度が遅くなる。したがって、低拡散層１３を厚くしすぎると、図４（ｄ）に示すように、上部電極１２の界面付近に形成される金属フィラメント１２ｂの径が細くなり、わずかな拡散でも金属フィラメント１２ｂの断線に至ってしまう。そのため、オン状態の保持特性を向上させるための低拡散層１３の膜厚には上限が存在する。
【００３１】
図５に、抵抗変化素子１０において抵抗変化層１５が低拡散層単層の場合のオン状態の保持特性を示す。図５において、横軸が経過時間を示し、縦軸が読み出し電流を示している。
【００３２】
ここで説明する低拡散層１３はシリコン酸化膜である。図５は、シリコン酸化膜の膜厚がそれぞれ２．６ｎｍ、４．１ｎｍ、５．６ｎｍ、７．１ｎｍの場合のオン状態の保持特性を示している。
【００３３】
図５よりシリコン酸化膜から形成された低拡散層１３の膜厚が４ｎｍ以下の場合に、抵抗変化素子１０はオン状態の保持特性が良好であることが明らかとなった。
【００３４】
一方、シリコン酸化膜の膜厚が増大するにつれて、オン状態の保持特性は劣化する。これは、前述したメカニズムにより説明が可能である。すなわち、低拡散層１３中では金属イオンが拡散しにくいため、形成される金属フィラメント１２ｂは細くなる。このため、低拡散層１３が厚い場合には上部電極１２の界面付近の金属フィラメントの径が細くなり、わずかな拡散により金属フィラメントが断線してしまう。その結果、抵抗変化素子１０におけるオン状態の保持特性が劣化する。
【００３５】
以上の我々の研究結果から、金属フィラメントの径を十分太く保ったまま金属イオンの拡散を抑え、オン状態の保持特性を良好にするのは、低拡散層１３の膜厚が４ｎｍ以下のときであることが示された。なお、低拡散層１３の厚さは２．６ｎｍ以下であることがより好ましい。
【００３６】
図６に、抵抗変化素子１０において抵抗変化層１５をアモルファスシリコン、またはＳｉＯ、ＳｉＯ２とした場合のオン状態の保持特性を示す。
【００３７】
図６より抵抗変化層１５がアモルファスシリコンまたはＳｉＯの場合に比べて、ＳｉＯ２の場合には、オン状態の保持特性が良好であることがわかる。したがって、低拡散層１３としてシリコン酸化膜（ＳｉＯｘ）の最適な組成範囲は１＜ｘ≦２であり、０≦ｘ≦１では低拡散層には適さない。なお、ＳｉＯｘの組成比（ｘ）は、例えばＸ線電子分光法(ＸＰＳ:X-ray photoelectron spectroscopy)や、ＴＥＭ(transmission electron microscopy)−ＥＤＸ(energy dispersive X-ray spectroscopy)などで分析可能である。
【００３８】
以上説明したように第１実施形態によれば、オン状態の保持特性が良好な不揮発性抵抗変化素子を実現できる。すなわち、データ保持特性が良好な不揮発性抵抗変化素子を提供することができる。
【００３９】
［第２実施形態］  
図７は、第２実施形態の不揮発性抵抗変化素子の構造を示す断面図である。
【００４０】
図示するように、不揮発性抵抗変化素子２０は、下部電極１１、上部電極１２、及び下部電極１１と上部電極１２との間に配置された抵抗変化層２５を備えている。抵抗変化層２５は、低拡散層１３及び高拡散層１４を有する。低拡散層１３は、第１低拡散層１３ａ及び第２低拡散層１３ｂを有する。
【００４１】
下部電極１１と上部電極１２との間には第１低拡散層１３ａが配置され、第１低拡散層１３ａと上部電極１２との間には第２低拡散層１３ｂが配置されている。さらに、下部電極１１と第１低拡散層１３ａとの間には高拡散層１４が配置されている。すなわち、下部電極１１と上部電極１２との間には、下部電極１１側から順に高拡散層１４、第１低拡散層１３ａ、及び第２低拡散層１３ｂが形成されている。
【００４２】
下部電極１１は、例えばＴｉＮから形成される。上部電極１２は、例えばＡｇから形成される。抵抗変化層２５は三層に分割され、下部電極１１側から、高拡散層１４、第１低拡散層１３ａ、第２低拡散層１３ｂの順に積層されている。
【００４３】
高拡散層１４は、例えばアモルファスシリコンから形成される。第１低拡散層１３ａは、例えばＳｉＯ１．５から形成される。さらに、第２低拡散層１３ｂは、例えばＳｉＯ２から形成されている。
【００４４】
抵抗変化層２５を構成する各層のシリコンと酸素の組成比は上記に限定されるものではないが、第１，第２低拡散層１３ａ，１３ｂともに、１＜ｘ≦２であればオン状態の保持特性を向上させることができる。これは、第１実施形態にて前述した理由と同様である（図６参照）。
【００４５】
また、図３を用いて説明したメカニズムを発揮させるには、第２低拡散層１３ｂの酸素含有量が第１低拡散層１３ａの酸素含有量よりも大きいほうが好ましい。すなわち、第１低拡散層１３ａをＳｉＯｙとし、第２低拡散層１３ｂをＳｉＯｚとした場合に、ｙ＜ｚであることが好ましい。
【００４６】
前述したように、オン状態を実現している金属フィラメントは上部電極１２近傍で最も細くなるため、上部電極１２近傍の第２低拡散層１３ｂでの金属フィラメントの拡散速度がオン状態の保持特性を決定する因子である。したがって、上部電極１２と接する層（第２低拡散層１３ｂ）は抵抗変化層２５を構成する層のうち最も拡散速度の遅い層であることが好ましい。酸素の含有量が大きいほうが、拡散速度が遅くなるため、ｙ＜ｚであることによりオン状態の保持特性を良好にすることができる。
【００４７】
さらに、第１低拡散層１３ａと第２低拡散層１３ｂの合計膜厚は４ｎｍ以下になるようにする。これは、第１実施形態において図５を用いて説明した理由と同様の理由による。
【００４８】
以上説明したように第２実施形態によれば、オン状態の保持特性が良好な不揮発性抵抗変化素子を実現できる。すなわち、データ保持特性が良好な不揮発性抵抗変化素子を提供することができる。その他の構成及び効果は第１実施形態と同様である。
【００４９】
［第３実施形態］  
第３実施形態では、第１，第２実施形態の抵抗変化素子をビット線とワード線との交差部に配置したクロスポイント型の抵抗変化メモリについて説明する。
【００５０】
第１，第２実施形態はメモリセル単体の技術にかかわり、そのメモリセルの接続方法には依存せず、どのようなメモリ装置であっても適用可能である。例えば、第１，第２実施形態の抵抗変化素子は、ＮＡＮＤ型フラッシュメモリに代わる記憶装置として、ビット線とワード線との交差部分に第１または第２実施形態の抵抗変化素子を挿入する、いわゆるクロスポイント型のメモリセルアレイにも適用できる。さらに、クロスポイント型の三次元積層構造にも適用可能である。
【００５１】
図８に、第３実施形態のクロスポイント型メモリのメモリセルアレイを示す。第１方向（ワード線方向）に延伸したワード線２１が第２方向（ビット線方向）に複数配列され、ワード線２１にはこれらを駆動する制御回路２２が接続される。ワード線２１の上方には第２方向に延伸したビット線２３が第１方向に複数配列され、ビット線２３にはこれらを駆動する制御回路２４が接続される。
【００５２】
ワード線２１とビット線２３の交差部分には、抵抗変化素子１０または２０が配置されている。ワード線２１は下部電極１１を含み、ビット線２３は上部電極１２を含む。その他の構成及び効果は第１，第２実施形態と同様である。
【００５３】
次に、第３実施形態の変形例として、クロスポイント型の三次元積層構造、ここでは交差部に２つの抵抗変化素子１０が積層された積層クロスポイント型メモリについて説明する。
【００５４】
図９は、第１変形例の積層クロスポイント型メモリのメモリセルアレイの構造を示す断面図である。図９（ａ）はビット線に沿った断面を示し、図９（ｂ）はワード線に沿った断面を示す。
【００５５】
この第１変形例では、メモリセルアレイにおいて、抵抗変化層１５−１，１５−２は抵抗変化素子（メモリセル）毎に分離されず、１つの積層膜として形成された例を述べる。
【００５６】
ビット線２３−１，２３−２は下部電極１１を含み、ワード線２１−１は上部電極１２を含む。図９（ａ）及び図９（ｂ）に示すように、不揮発性抵抗変化素子１０−１，１０−２は、ワード線２１−１を共有し、上下に積層されている。これら抵抗変化素子は、ワード線２１−１を基準として対称な構造を有している。すなわち、抵抗変化素子１０−１が図１に示した構造（順積み構造）を有し、抵抗変化素子１０−２が図１に示した構造を逆さにした構造（逆積み構造）を有している。
【００５７】
抵抗変化素子１０−１は以下のような構造を備える。
【００５８】
ビット線２３−１は、図９（ｂ）に示すように、互いに隣接して複数配列されている。ワード線２１−１は、図９（ａ）に示すように、ビット線２３−１と交差するように、互いに隣接して複数配列されている。複数のビット線２３−１間には層間絶縁膜２６が配置され、複数のワード線２１−１間には層間絶縁膜２７が配置されている。
【００５９】
ビット線２３−１とワード線２１−１との間には、抵抗変化層１５−１が配置されている。抵抗変化層１５−１は、低抵抗層１３−１及び高抵抗層１４−１を有する。ビット線２３−１とワード線２１−１との間には、ビット線２３−１側から順に、高抵抗層１４−１、低抵抗層１３−１が配置されている。すなわち、ビット線２３−１とワード線２１−１との間には、低抵抗層１３−１が配置されている。さらに、ビット線２３−１と低抵抗層１３−１との間には高抵抗層１４−１が配置されている。
【００６０】
抵抗変化素子１０−２は以下のような構造を有している。
【００６１】
ビット線２３−２は、図９（ｂ）に示すように、互いに隣接して複数配列されている。複数のビット線２３−２間には、層間絶縁膜２８が配置されている。
【００６２】
ビット線２３−２とワード線２１−１との間には、抵抗変化層１５−２が配置されている。抵抗変化層１５−２は、低抵抗層１３−２及び高抵抗層１４−２を有する。ビット線２３−２とワード線２１−１との間には、ビット線２３−２側から順に、高抵抗層１４−２、低抵抗層１３−２が配置されている。すなわち、ビット線２３−２とワード線２１−１との間には、低抵抗層１３−２が配置されている。さらに、ビット線２３−２と低抵抗層１３−２との間には高抵抗層１４−２が配置されている。
【００６３】
第１変形例では、抵抗変化層１５−１，１５−２が抵抗変化素子毎に分離されず、１つの積層膜として形成されているが、抵抗変化層はシリコン酸化膜を有しているため、素子間の斜めの抵抗を高く維持することができる。これにより、抵抗変化素子間のリーク電流を低減できる。また、抵抗変化層を分離する必要がないため、後述する抵抗変化層を分離する構造に比べて製造が容易である。
【００６４】
次に、第３実施形態の第２変形例の積層クロスポイント型メモリについて説明する。
【００６５】
図１０は、第２変形例の積層クロスポイント型メモリのメモリセルアレイの構造を示す断面図である。図１０（ａ）はビット線に沿った断面を示し、図１０（ｂ）はワード線に沿った断面を示す。
【００６６】
前述した第１変形例では、抵抗変化層が抵抗変化素子毎に分離されず、１つの積層膜として形成されていた。この第２変形例では、抵抗変化素子毎に抵抗変化層を分離した例を述べる。
【００６７】
抵抗変化素子１０−３は以下のような構造を備える。
【００６８】
図１０（ａ）に示す断面では、ビット線２３−１とワード線２１−１との間には、分離された複数の抵抗変化層１５−１が配置されている。複数の抵抗変化層１５−１間及びワード線２１−１間には、層間絶縁膜２９が配置されている。
【００６９】
また、図１０（ｂ）に示す断面では、ビット線２３−１とワード線２１−１との間には、複数の抵抗変化層１５−１が配置されている。複数の抵抗変化層１５−１間及びビット線２３−１間には、層間絶縁膜３０が配置されている。
【００７０】
抵抗変化素子１０−４は以下のような構造を備える。
【００７１】
図１０（ａ）に示す断面では、ビット線２３−２とワード線２１−１との間には、分離された複数の抵抗変化層１５−２が配置されている。複数の抵抗変化層１５−２間には、層間絶縁膜２９が配置されている。
【００７２】
また、図１０（ｂ）に示す断面では、ビット線２３−２とワード線２１−１との間には、複数の抵抗変化層１５−２が配置されている。複数の抵抗変化層１５−２間及びビット線２３−２間には、層間絶縁膜３１が配置されている。
【００７３】
抵抗変化素子１０−３，１０−４の構造は、抵抗変化層１５−１，１５−２が抵抗変化素子毎に分離されている以外、前述した抵抗変化素子１０−１，１０−２と同様である。
【００７４】
第２変形例では、隣接する抵抗変化素子間に層間絶縁膜が配置されているため、隣接する配線間に抵抗変化層を介して電気的なリークが起こることはない。したがって、配線間のリークを抑制することができる。その他の構成及び効果は第１，第２実施形態と同様である。
【００７５】
さらに、第１，第２変形例においては、抵抗変化素子１０−２，１０−４におけるワード線の直上が低拡散層であるため、抵抗変化素子１０−２，１０−４の形成中にワード線に含まれる金属が抵抗変化層１５−２，１５−４中に拡散しにくいという有利な点がある。
【００７６】
第１、第２の変形例ともに、高抵抗層１４−１（１４−２）とビット線２３−１（２３−２）の間、もしくは低抵抗層１３−１（１３−２）とワード線２１−１の間のいずれかに、整流機能を持つ素子を挿入してもよい。整流機能を持つ素子とは、例えばＰＩＮダイオードである。このような整流素子を挿入することにより、メモリアレイ動作上のノイズ成分となる迷走電流（Sneak Current）を抑制することができて、メモリアレイ動作の信頼性が向上する。
【００７７】
また、第１、第２の変形例では、ワード線２１は上部電極１２を含み、ビット線２３は下部電極１１を含む場合について説明したが、無論、上部電極１２および下部電極１１がワード線２１およびビット線２３などの配線とは別に形成されていてもよい。このとき、上部電極１２は抵抗変化層１５とワード線２１との間に形成され、下部電極１１は抵抗変化層１５とビット線２３の間に形成される。
【００７８】
以上説明したように第３実施形態及び変形例によれば、オン状態の保持特性が良好な不揮発性抵抗変化素子を備えたクロスポイント型の抵抗変化メモリを実現できる。すなわち、データ保持特性が良好な不揮発性抵抗変化素子を備えたクロスポイント型の抵抗変化メモリを提供することができる。
【００７９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８０】
１０…不揮発性抵抗変化素子、１１…下部電極（第１電極）、１２…上部電極（第２電極）、１２ａ…金属イオン、１２ｂ…金属フィラメント、１３…低拡散層（第１の層）、１３ａ…第１低拡散層、１３ｂ…第２低拡散層、１４…高拡散層（第２の層）、１５…抵抗変化層、２０…不揮発性抵抗変化素子、２１…ワード線、２２…制御回路、２３…ビット線、２４…制御回路、２５…抵抗変化層、２６，２７，２８…層間絶縁膜。
【図１】
2013162086.tif 000003
【図２】
2013162086.tif 000004
【図３】
2013162086.tif 000005
【図４】
2013162086.tif 000006
【図５】
2013162086.tif 000007
【図６】
2013162086.tif 000008
【図７】
2013162086.tif 000009
【図８】
2013162086.tif 000010
【図９】
2013162086.tif 000011
【図１０】
2013162086.tif 000012