(57)【要約】【課題】耐電圧が高められかつリーク電流が低減された窒化物半導体デバイスを提供する。【解決手段】窒化物半導体デバイスは、バッファ層（２）上に順次積層されたＡｌｘＧａ１−ｘＮ層（３）とＡｌｙＧａ１−ｙＮ層（０≦ｘ＜ｙ≦１）（４）とを含み、このＡｌｙＧａ１−ｙＮ層（４）の上表面に現れている複数の貫通転位（ＰＤ）を個々に覆うようにＡｌｙＧａ１−ｙＮ層（４）上に形成された複数の局所的ＧａＮ層部分（５）をさらに含んでいる。【選択図】図４
2013162078.tif 000002
【特許請求の範囲】
【請求項１】
バッファ層上に順次積層されたＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（０≦ｘ＜ｙ≦１）とを含み、
前記ＡｌｙＧａ１−ｙＮ層の上表面に現れている複数の貫通転位を個々に覆うように前記ＡｌｙＧａ１−ｙＮ層上に形成された複数の局所的ＧａＮ層部分をさらに含むことを特徴とする窒化物半導体デバイス。
【請求項２】
前記局所的ＧａＮ層部分の上面は酸化されていることを特徴とする請求項１に記載の窒化物半導体デバイス。
【請求項３】
前記ＡｌｘＧａ１−ｘＮ層と前記ＡｌｙＧａ１−ｙＮ層とのヘテロ界面へ電気的に接続されたソース電極とドレイン電極を含み、これらのソース電極とドレイン電極との間のゲート領域内に形成されたゲート電極を含むことを特徴とする窒化物半導体デバイス。
【請求項４】
前記ゲート電極は前記ＡｌｙＧａ１−ｙＮ層に接して形成されていることを特徴とする請求項３に記載の窒化物半導体電子デバイス。
【請求項５】
前記ゲート電極は付加的なＧａＮ層を介して前記ＡｌｙＧａ１−ｙＮ層上に形成されていることを特徴とする請求項３に記載の窒化物半導体電子デバイス。
【請求項６】
前記ゲート電極は前記ソース電極へ電気的に接続されていることを特徴とする請求項３または４に記載の窒化物半導体デバイス。
【請求項７】
バッファ層上にＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（０≦ｘ＜ｙ≦１）およびＧａＮ層を順次堆積し、
前記ＡｌｙＧａ１−ｙＮ層内から延びる複数の貫通転位が前記ＧａＮ層の上表面に現れている複数の局所的領域を選択的に酸化することによって複数の局所的酸化膜を形成し、
前記複数の局所的酸化膜でマスクされていない領域において前記ＧａＮ層を選択的にエッチングで除去することを含むことを特徴とする窒化物半導体デバイスの製造方法。
【請求項８】
前記酸化は、過酸化水素水もしくは過酸化水素水を含む溶液中で行なわれるか、または自然酸化、熱酸化、もしくは酸素プラズマを利用して行なわれることを特徴とする請求項７に記載の製造方法。
【請求項９】
前記エッチングは、塩素系ガスまたはフッ素系ガスと酸素ガスとを含む混合ガスを用いた反応性イオンエッチングで行なわれることを特徴とする請求項７または８に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合を含む窒化物半導体デバイスとその製造方法の改善に関する。
【背景技術】
【０００２】
Ｓｉ系やＧａＡｓ系の半導体に比べて、ＧａＮやＡｌＧａＮなどの窒化物半導体は、高い絶縁破壊電界と優れた耐熱性を有するとともに、電子の飽和ドリフト速度が速いという利点をも有するので、高温動作や大電力動作などにおいて優れた特性を有する電子デバイスを提供し得ると期待されている。
【０００３】
このような窒化物半導体を利用して作製される電子デバイスの一例であるＨＦＥＴ（ヘテロ接合電界効果トランジスタ）においては、窒化物半導体積層構造に含まれるヘテロ接合に起因する２次元電子ガス層を形成して、ソース電極とドレイン電極の間において窒化物半導体層に対してショットキー接合を有するゲート電極で電流を制御することがよく知られている。
【０００４】
図１４は、従来のＨＦＥＴの典型的な一例を模式的断面図で示している。このＨＦＥＴにおいては、基板１上にバッファ層２、ＡｌｘＧａ１−ｘＮ層３、およびＡｌｙＧａ１−ｙＮ層４（０≦ｘ＜ｙ≦１）が順次積層されている。ＡｌｙＧａ１−ｙＮ層４上にはショットキー接合を生じるゲート電極Ｇが形成されている。このゲート電極Ｇの両側では、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４とのヘテロ界面ＨＩへ電気的に接続されたソース電極Ｓとドレイン電極Ｄとがゲート電極Ｇから隔てられて形成されている。
【０００５】
ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４との間のヘテロ界面ＨＩでは、２層間の分極特性差や格子歪みに起因して２次元電子ガス（２ＤＥＧ）が生成される。そして、ＡｌｘＧａ１−ｘＮ層３は電子走行層として機能し、ＡｌｙＧａ１−ｙＮ層４は電子供給層として作用する。
【０００６】
図１４に示されているようなＨＦＥＴにおいては、ソース電極Ｓとドレイン電極Ｄとの間でヘテロ界面ＨＩにおける２ＤＥＧをチャネル層とするソース・ドレイン電流をゲート電極Ｇによって制御する場合に、ゲート電極Ｇによる制御と関係しないリーク電流がバッファ層２を介して流れる問題がある。このようにバッファ層を流れるリーク電流の問題は、例えば特許文献１の特開２００７−２５１１４４号公報においても説明されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２５１１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１４に示されているようなＨＦＥＴにおいては、基板１上のバッファ層２、ＡｌｘＧａ１−ｘＮ層３、およびＡｌｙＧａ１−ｙＮ層４は一般に周知のＭＯＣＶＤ（有機金属気相堆積）またはＭＢＥ（分子線エピタキシ）によって積層され得るが、このときに各層の成長に伴って、バッファ層２からＡｌｙＧａ１−ｙＮ層４の上面まで伸びる貫通転位ＰＤが含まれる。図１４において、そのような貫通転位の例が破線ＰＤで示されている。この図ではソース電極Ｄとゲート電極Ｇとの間およびゲート電極Ｇとドレイン電極Ｄとの間の各々において１本ずつの貫通転位ＰＤが示されているが、実際には複数の貫通転位ＰＤが含まれている。
【０００９】
２ＤＥＧ領域に転位が存在する場合、電子がそれらの転位にトラップされる傾向にある。したがって、ＨＦＥＴに高電界が印加される場合に、電子が転位に集中してＨＦＥＴが破壊されることがある。また、電子は転位線に沿って移動しやすくて転位がリークパスになり得るので、貫通転位ＰＤやバッファ層２を介するリーク電流が生じやすい。
【００１０】
上述のような貫通転位ＰＤによる好ましくない作用によって、ＨＦＥＴの耐電圧が低下するとともにリーク電流が増大するという問題がある。
【００１１】
本発明は、このような問題に鑑みて、耐電圧が高められかつリーク電流が低減された窒化物半導体デバイスを提供することを主要な目的としている。
【課題を解決するための手段】
【００１２】
本発明の１つの態様による窒化物半導体デバイスは、バッファ層上に順次積層されたＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（０≦ｘ＜ｙ≦１）とを含み、このＡｌｙＧａ１−ｙＮ層内の上表面に現れている複数の貫通転位を覆うようにそのＡｌｙＧａ１−ｙＮ層上に形成された複数の局所的ＧａＮ層部分をさらに含むことを特徴としている。
【００１３】
局所的ＧａＮ層部分の上面は、酸化されていることが好ましい。窒化物半導体デバイスは、ＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層とのヘテロ界面へ電気的に接続されたソース電極とドレイン電極をさらに含み、これらのソース電極とドレイン電極との間のゲート領域内に形成されたゲート電極をも含み得る。ゲート電極はＡｌｙＧａ１−ｙＮ層に接して形成されていてもよいし、付加的なＧａＮ層を介してＡｌｙＧａ１−ｙＮ層上に形成されていてもよい。ゲート電極は、ソース電極へ電気的に接続されていてもよい。
【００１４】
本発明のもう１つの態様による窒化物半導体デバイスの製造方法は、バッファ層上にＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（０≦ｘ＜ｙ≦１）およびＧａＮ層を順次堆積し、このＡｌｙＧａ１−ｙＮ層内から延びる複数の貫通転位がＧａＮ層の上表面に現れている複数の局所的領域を選択的に酸化することによって複数の局所的酸化膜を形成し、これら複数の局所的酸化膜でマスクされていない領域においてＧａＮ層を選択的にエッチングで除去することを含むことを特徴としている。
【００１５】
局所的領域の選択的酸化は、過酸化水素水もしくは過酸化水素水を含む溶液中で行なうか、または自然酸化、熱酸化もしくは酸素プラズマを利用して行ない得る。ＧａＮ層の選択的エッチングは、塩素系ガスまたはフッ素系ガスと酸素ガスとを含む混合ガスを用いた反応性イオンエッチングで行ない得る。
【発明の効果】
【００１６】
以上のような本発明によれば、耐電圧が高められかつリーク電流が低減された窒化物半導体デバイスを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態によるＨＦＥＴの作製過程を示す模式的断面図である。
【図２】図１に続く作製過程を示す模式的断面図である。
【図３】図２に続く作製過程を示す模式的断面図である。
【図４】図３に続く作製過程を示す模式的断面図である。
【図５】（Ａ）はＧａＮ層表面に黒点として現れている貫通転位を示すＡＦＭ（原子間力顕微鏡）写真であり、（Ｂ）は（Ａ）に示されているような転位領域を選択酸化した後のＲＩＥ（反応性イオンエッチング）後に残されて白く現れている酸化領域を示すＡＦＭ写真である。
【図６】（Ａ）はＧａＮ層表面に黒点として現れている貫通転位を示すＡＦＭ写真であり、（Ｂ）は（Ａ）に示されているような転位領域を選択酸化することなくＲＩＥした後の表面を示すＡＦＭ写真である。
【図７】ＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（０≦ｘ＜ｙ≦１）とのヘテロ界面に２ＤＥＧが生じる状況を示す模式的なエネルギバンド図である。
【図８】図７中のＡｌｙＧａ１−ｙＮ層上にＧａＮ層が積層された場合のエネルギ構造を示す模式的なエネルギバンド図である。
【図９】貫通転位ＰＤの近傍において局所的ＧａＮ層の効果によって２ＤＥＧが排除されている状況を模式的に示す想像図である。
【図１０】本発明の他の実施形態によるＨＦＥＴの作製過程を示す模式的断面図である。
【図１１】図１０に続く作製過程を示す模式的断面図である。
【図１２】図１１に続く作製過程を示す模式的断面図である。
【図１３】図１２に続く作製過程を示す模式的断面図である。
【図１４】従来のＨＦＥＴの典型的な一例を模式的断面図である。
【発明を実施するための形態】
【００１８】
図１から図４は、本発明の一実施形態によるノーマリオン型ＨＦＥＴの作製過程を模式的な断面図で示している。
【００１９】
図１においては、基板１上に、バッファ層２、ＡｌｘＧａ１−ｘＮ層３、ＡｌｙＧａ１−ｙＮ層（０≦ｘ＜ｙ≦１）４、およびＧａＮ層５が、ＭＯＣＶＤまたはＭＢＥなどによって順次堆積される。このとき、窒化物半導体積層体２〜５内には、貫通転位（破線で表示）ＰＤが不可避的に導入される。図１においては代表的に２本の貫通転位のみが示されているが、実際にはより多くの貫通転位が導入される。
【００２０】
基板１としては、Ｓｉ、サファイア、ＳｉＣ、またはＡｌＮを用いることができる。バッファ層２としては、例えば基板がＳｉである場合に、ＡｌＮ層またはＡｌＮ層とＧａＮ層との超格子層などを用いることができる。ＡｌｘＧａ１−ｘＮ層３、ＡｌｙＧａ１−ｙＮ層４およびＧａＮ層５の厚さは、それぞれ例えば１０００ｎｍ、２０ｎｍおよび５０ｎｍに設定することができる。ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４は０≦ｘ＜ｙ≦１の関係にあり、すなわちＡｌｙＧａ１−ｙＮ層４はＡｌｘＧａ１−ｘＮ層３に比べて大きなＡｌ組成比を有している。具体的な一例としては、ｘ＝０．０５およびｙ＝０．２２に設定することができる。
【００２１】
図２においては、ＧａＮ層５の表面に現れている貫通転位ＰＤの近傍のみを選択的に酸化することによって、局所的酸化膜６が形成される。このような選択的酸化は、過酸化水素水またはこれを含む溶液にＧａＮ層を浸すことによって行なうことができる。なお、自然酸化、熱酸化、酸素プラズマ照射などによっても、選択的酸化することが可能である。このように、選択的酸化が可能となる理由は、結晶性ＧａＮ層の酸化が困難であるのに対して、貫通転位ＰＤの近傍は結晶構造が不完全であって酸化が容易となるためであると考えられる。選択的酸化の後には、局所的酸化膜６でマスクされていない領域において、ＧａＮ層５が選択的ＲＩＥによって除去される。このような選択的ＲＩＥは、塩素系ガスまたはフッ素系ガスと酸素ガスとを含む混合ガスを用いたプラズマエッチングとして行なうことができる。このような混合ガスを用いたＲＩＥでは、酸化物層または容易に酸化する物質の層のエッチング速度が極端に遅くなる。したがって、ＧａＮ層５上の酸化膜６やＧａＮ層５下のＡｌｙＧａ１−ｙＮ層４（Ａｌが酸化し易い）は、ＧａＮ層５に比べてエッチング速度が１／３０程度に遅く（すなわち、選択比率３０倍）、実質的にはほとんどエッチングされない。
【００２２】
図５は、図２に示されているようなＧａＮ層の選択的酸化と選択的ＲＩＥが実施可能なことを立証するＡＦＭ写真である。図５の下部の線分は、５００ｎｍのスケールを表している。図５（Ａ）のＡＦＭ写真は基板上に直接堆積されたＧａＮ層の選択的酸化前の表面状態を示しており、その表面に現れた貫通転位が黒点として観察される。なお、このＡＦＭ写真中で白点として観察されるのは、表面における汚染物である。このＧａＮ層の上面は、過酸化水素水に１０分間浸すことによって選択的酸化された。その後、３０ｓｃｃｍのＣｌ２ガスと３ｓｃｃｍのＯ２ガスを含む混合ガスを用いて、５Ｐａのガス圧と１００ＷのＲＦ（高周波）パワーの条件下で選択的ＲＩＥが行なわれた。このように選択的ＲＩＥ処理された後の表面状態が、図５（Ｂ）のＡＦＭ写真において示されている。このＡＦＭ写真において、白点として観察されるのは、ＲＩＥ後においても残されている局所的酸化膜である。すなわち、ＧａＮ層の表面に現れた貫通転位の上方近傍に形成された局所的酸化膜下のＧａＮ層も残されている。
【００２３】
図６は図５に類似したＡＦＭ写真を示しているが、図６においては選択的酸化処理が行なわれていない。すなわち、図６（Ａ）は図５（Ａ）と同様に選択的酸化前のＧａＮ層の表面を示しているが、図６（Ｂ）は選択的酸化処理することなくＲＩＥ処理された後の表面状態を示している。図６（Ｂ）に見られるように、表面が選択的酸化処理されなかったＧａＮ層はＲＩＥによって均一に除去されていることが分かる。
【００２４】
再度図２を参照して、局所的酸化膜６でマスクされずにＧａＮ層５がＲＩＥで除去された領域では、前述のように、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４との間のヘテロ界面ＨＩにおいて、２層間の分極特性差や格子歪みに起因して２ＤＥＧが生成される。しかし、局所的酸化膜６下でＧａＮ層５が残存している領域の下方（すなわち、貫通転位ＰＤが存在する領域）では、２ＤＥＧが生成しないか、または２ＤＥＧの生成が抑制される。これは、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４との間の分極特性差を緩和するようにＧａＮ層５が作用するからである。
【００２５】
図７と図８は、それぞれＧａＮ層が存在しない場合と存在する場合におけるシミュレーション結果によるエネルギバンド図を示している。すなわち、図７と図８の各グラフにおいて、横軸は窒化物半導体積層構造の厚さ方向の距離を表し、縦軸は電子エネルギレベルを表している。また、符号Ｅｖは価電子帯の上限を表し、Ｅｆはフェルミレベルを表し、そしてＥｃは伝導帯の下限を表している。なお、これらの図におけるシミュレーションでは、ＡｌｘＧａ１−ｘＮ層３、ＡｌｙＧａ１−ｙＮ層４およびＧａＮ層５の厚さは、それぞれ１０００ｎｍ、１０ｎｍおよび５０ｎｍに設定され、またｘ＝０．０５およびｙ＝０．２２に設定されている。
【００２６】
図７のシミュレーション結果に示されているように、ＡｌｙＧａ１−ｙＮ層４上にＧａＮ層５が存在しない場合、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４とのヘテロ接合ＨＩ近傍において伝導帯の下限Ｅｃの一部がフェルミレベルＥｆ以下になり、そこにおいて２ＤＥＧが生じ得る。他方、図８に示されているように、ＡｌｙＧａ１−ｙＮ層４上にＧａＮ層５が存在する場合、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４とのヘテロ接合ＨＩ近傍において伝導帯がフェルミレベルＥｆより上にあり、そこにおいて２ＤＥＧが生じることはない。
【００２７】
図９は、図２に示されているような貫通転位ＰＤの近傍において２ＤＥＧが排除されている状況を模式的に示す想像平面図である。すなわち、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４とのヘテロ接合ＨＩにおいて、ＡｌｙＧａ１−ｙＮ層４上にＧａＮ層５が存在していない領域では２ＤＥＧが生じているが、ＧａＮ層５が局所的に存在している領域の下方にある貫通転位ＰＤの近傍では２ＤＥＧが生成されていない。
【００２８】
図２に続く図３の作製過程では、ＲＩＥによってＧａＮ層５が除去されて露出したＡｌｙＧａ１−ｙＮ層４上にゲート電極Ｇが形成される。ＡｌｙＧａ１−ｙＮ層４に対してショットキー障壁を有するゲート電極Ｇの材料としては、例えばＴｉＮまたはＷＮなどを用いることができる。
【００２９】
図３に続く図４の作製過程では、ゲート電極Ｇの両側において、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４とのヘテロ界面ＨＩへ電気的に接続されたソース電極Ｓとドレイン電極Ｄとがゲート電極Ｇから隔てられて形成される。ヘテロ界面ＨＩにおける２ＤＥＧに対してオーミックに接合し得るソース電極Ｓおよびドレイン電極Ｄの材料としては、Ｔｉ／Ａｌ合金またはＨｆＡｌＭｏＡｕ合金などが好ましく用いられ得る。
【００３０】
以上のようにして、貫通転位ＰＤの近傍から２ＤＥＧが排除されることによって改善された耐電圧を有しかつリーク電流が低減されたノーマリオン型ＨＦＥＴが完成する。なお、ＨＦＥＴにおける周知の電流コラスプ現象を抑制するために、ＡｌｙＧａ１−ｙＮ層４の表面が例えば厚さ２０ｎｍの窒化ケイ素膜で覆われてもよい。また、ゲート電極近傍における電界集中を緩和してＨＦＥＴの耐電圧を高めるために、周知のフィールドプレート電極が付与されてもよい。さらに、図４のＨＦＥＴのゲート電極Ｇとソース電極Ｓを電気的に導通させることによって、ダイオードに改変することもできる。
【００３１】
図１０から図１３は、本発明の他の実施形態によるノーマリオフ型ＨＦＥＴの作製過程を模式的な断面図で示している。
【００３２】
図１０においても、図１の場合と同様に、基板１上に、バッファ層２、ＡｌｘＧａ１−ｘＮ層３、ＡｌｙＧａ１−ｙＮ層４、およびＧａＮ層５が順次堆積される。ＡｌｘＧａ１−ｘＮ層３、ＡｌｙＧａ１−ｙＮ層４およびＧａＮ層５の厚さは、それぞれ例えば１０００ｎｍ、１０ｎｍおよび５０ｎｍに設定され得る。
【００３３】
図１１においては、ＧａＮ層５上にゲート電極Ｇが形成される。このゲート電極Ｇは、例えば厚さ７０ｎｍのＴｉＮ層として形成され得る。
【００３４】
図１２では、図２の場合と同様に、ＧａＮ層５の表面に現れている貫通転位ＰＤの近傍のみを選択的に酸化することによって、局所的酸化膜６が形成される。その後、局所的酸化膜６またはＴｉＮのゲート電極Ｇによってマスクされていない領域において、ＧａＮ層５が選択的ＲＩＥによって除去される。このとき、ＴｉＮのゲート電極Ｇの厚さは、７０ｎｍから５０ｎｍ程度まで低減する。局所的酸化膜６またはＴｉＮのゲート電極ＧによってマスクされずにＧａＮ層５がＲＩＥで除去された領域では、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４との間のヘテロ界面ＨＩにおいて２ＤＥＧが生成される。しかし、局所的酸化膜６またはＴｉＮのゲート電極Ｇの下でＧａＮ層５が残存している領域の下方（すなわち、貫通転位ＰＤが存在する領域とゲート電極Ｇの下方領域）では、２ＤＥＧが生成しないか、または２ＤＥＧの生成が抑制される。
【００３５】
図１３では、図４の場合と同様に、ゲート電極Ｇの両側において、ＡｌｘＧａ１−ｘＮ層３とＡｌｙＧａ１−ｙＮ層４とのヘテロ界面ＨＩへ電気的に接続されたソース電極Ｓとドレイン電極Ｄとがゲート電極Ｇから隔てられて形成される。
【００３６】
以上のようにして、貫通転位ＰＤの近傍から２ＤＥＧが排除されることによって改善された耐電圧を有しかつリーク電流が低減されたノーマリオフ型ＨＦＥＴが完成する。すなわち、図１３のＨＦＥＴは、ゲート電極Ｇに電圧が印加されていないときにそのゲート電極の下方に２ＤＥＧが存在しなくてオフ状態であるノーマリオフ型となっている。なお、図１３のＨＦＥＴにおいても、周知の電流コラスプ現象を抑制するために、ＡｌｙＧａ１−ｙＮ層４の表面が窒化ケイ素膜で覆われてもよい。また、また、周知のフィールドプレート電極が付与されてもよい。さらに、図１３のＨＦＥＴのゲート電極Ｇとソース電極Ｓを電気的に導通させることによって、ダイオードに改変することもできる。
【産業上の利用可能性】
【００３７】
上述のように、本発明によれば、耐電圧が高められかつリーク電流が低減された窒化物半導体デバイスを提供することができる。
【符号の説明】
【００３８】
１  基板、２  バッファ層、３  ＡｌｘＧａ１−ｘＮ層、４  ＡｌｙＧａ１−ｙＮ層（０≦ｘ＜ｙ≦１）、５  ＧａＮ層、ＨＩ  ヘテロ界面、２ＤＥＧ  ２次元電子ガス、Ｓ  ソース電極、Ｄ  ドレイン電極、Ｇ  ゲート電極、ＰＤ  貫通転位。
【図１】
2013162078.tif 000003
【図２】
2013162078.tif 000004
【図３】
2013162078.tif 000005
【図４】
2013162078.tif 000006
【図７】
2013162078.tif 000007
【図８】
2013162078.tif 000008
【図１０】
2013162078.tif 000009
【図１１】
2013162078.tif 000010
【図１２】
2013162078.tif 000011
【図１３】
2013162078.tif 000012
【図１４】
2013162078.tif 000013
【図５】
2013162078.tif 000014
【図６】
2013162078.tif 000015
【図９】
2013162078.tif 000016