【手続補正書】
【提出日】平成28年2月8日(2016.2.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のワードライン、
複数のビットラインであって、ワードラインとビットラインの選択がメモリセルのアド
レスを画定する、複数のビットライン、および
セルアレイについての構成情報を記憶するための不揮発性予備ワードライン
を含む、前記セルアレイと；
前記セルアレイに結合された揮発性ストレージデバイスであり、前記不揮発性予備ワー
ドラインからの前記構成情報が、メモリデバイスの電源投入時または初期化時に前記揮発
性ストレージデバイスにコピーされる、前記揮発性ストレージデバイスと；
を備える、メモリデバイス。
【請求項２】
前記セルアレイが、前記複数のワードラインから故障したワードラインを交換するため
にマッピングされる冗長ワードラインをさらに含む、請求項1に記載のメモリデバイス。
【請求項３】
前記不揮発性予備ワードラインが、
前記複数のワードラインからの故障したワードラインのアドレス、
前記複数のワードラインとビットラインからの故障したメモリセルのアドレス、ならび
に/または
前記複数のワードラインからの故障したワードラインと前記セルアレイ内の冗長ワード
ラインとの間のマッピングもしくはリダイレクション
のうちの少なくとも1つに関係する情報を記憶する、請求項1に記載のメモリデバイス。
【請求項４】
前記セルアレイについての前記構成情報が、
前記セルアレイ用のチップ識別子、
前記セルアレイについてのタイミングトリミング情報、および
前記セルアレイについての電圧トリミング情報
のうちの少なくとも1つを含む、請求項1に記載のメモリデバイス。
【請求項５】
前記不揮発性予備ワードラインが、読取り専用不揮発性ストレージを実現する、請求項
1に記載のメモリデバイス。
【請求項６】
前記不揮発性予備ワードラインが、ワンタイムプログラマブルストレージを実現する、
請求項1に記載のメモリデバイス。
【請求項７】
前記セルアレイが不揮発性ストレージデバイスである、請求項1に記載のメモリデバイ
ス。
【請求項８】
前記複数のワードラインが不揮発性ストレージである、請求項1に記載のメモリデバイ
ス。
【請求項９】
前記不揮発性予備ワードラインが、前記不揮発性予備ワードラインおよび前記複数のビ
ットラインのうちの少なくとも1つの選択による前記複数のワードラインから別々にアク
セス可能な、前記セルアレイ内の予備セクタの一部である、請求項1に記載のメモリデバ
イス。
【請求項１０】
前記揮発性ストレージデバイスが、1つまたは複数の揮発性フリップフロップを含む、
請求項1に記載のメモリデバイス。
【請求項１１】
前記揮発性ストレージデバイスが、前記セルアレイの一部として統合される、請求項1
に記載のメモリデバイス。
【請求項１２】
前記セルアレイおよび揮発性ストレージデバイスが、同じ半導体ダイまたは半導体パッ
ケージ上にある、請求項1に記載のメモリデバイス。
【請求項１３】
前記セルアレイに結合された制御回路をさらに備え、前記制御回路が、
電源投入イベント時または転送コマンド時に、前記不揮発性予備ワードラインから前
記構成情報を読み取ることと、
前記揮発性ストレージデバイスの中に前記構成情報を記憶することと、
前記構成情報を使用して前記セルアレイへのアクセスを構成することと
を行うように適合された、請求項1に記載のメモリデバイス。
【請求項１４】
メモリセルアレイの予備セクタ内に前記メモリセルアレイについての構成情報を記憶す
るための方法であって：
複数のワードライン、
複数のビットラインであって、ワードラインとビットラインの選択がメモリセルのア
ドレスを画定する、複数のビットライン、および
不揮発性予備ワードライン
を含むセルアレイを形成するステップと；
前記不揮発性予備ワードラインに前記セルアレイについての構成情報を記憶するステッ
プと；
前記セルアレイに結合された揮発性ストレージデバイスを形成するステップと；
を含む、方法。
【請求項１５】
製造段階の間に前記複数のワードラインをテストして、前記ワードライン内の1つまた
は複数の故障したアドレスを確認するステップと、
前記不揮発性予備ワードライン内の前記構成情報の一部として、故障したアドレスを記
憶するステップと
をさらに含む、請求項14に記載の方法。
【請求項１６】
前記不揮発性予備ワードラインからの前記構成情報が、前記メモリデバイスの電源投入
時または初期化時に前記揮発性ストレージデバイスにコピーされる、請求項14に記載の方
法。
【請求項１７】
前記セルアレイの一部として冗長ワードラインを形成するステップであって、前記冗長
ワードラインが、前記複数のワードラインから故障したワードラインを交換するためにマ
ッピングされるステップをさらに含む、請求項14に記載の方法。
【請求項１８】
前記不揮発性予備ワードラインが、
前記複数のワードラインからの故障したワードラインのアドレス、
前記複数のワードラインとビットラインからの故障したメモリセルのアドレス、ならび
に/または
前記複数のワードラインからの故障したワードラインと前記セルアレイ内の冗長ワード
ラインとの間のマッピングもしくはリダイレクション
のうちの少なくとも1つに関係する情報を記憶する、請求項14に記載の方法。
【請求項１９】
前記セルアレイについての前記構成情報が、
前記セルアレイ用のチップ識別子、
前記セルアレイについてのタイミングトリミング情報、および
前記セルアレイについての電圧トリミング情報
のうちの少なくとも1つを含む、請求項14に記載の方法。
【請求項２０】
前記不揮発性予備ワードラインが、読取り専用不揮発性ストレージまたはワンタイムプ
ログラマブルストレージを実現する、請求項14に記載の方法。
【請求項２１】
前記複数のワードラインが不揮発性ストレージである、請求項14に記載の方法。
【請求項２２】
前記不揮発性予備ワードラインが、前記不揮発性予備ワードラインおよび前記複数のビ
ットラインのうちの少なくとも1つの選択による前記複数のワードラインから別々にアク
セス可能な、前記セルアレイ内の予備セクタの一部である、請求項14に記載の方法。
【請求項２３】
前記揮発性ストレージデバイスが、1つまたは複数の揮発性フリップフロップを含む、
請求項14に記載の方法。
【請求項２４】
複数のワードライン、
複数のビットラインであって、ワードラインとビットラインの選択がメモリセルのアド
レスを画定する、複数のビットライン、および
セルアレイについての構成情報を含んでいる不揮発性予備ワードライン
を含む、前記セルアレイと；
前記セルアレイに結合された揮発性ストレージデバイスと；
前記セルアレイに結合された制御回路と；
を備え、前記制御回路が、
電源投入イベント時または転送コマンド時に、前記不揮発性予備ワードラインから前
記構成情報を読み取ることと、
前記揮発性ストレージデバイスに前記構成情報を記憶することと、
前記構成情報を使用して前記セルアレイへのアクセスを構成することと
を行うように適合された、メモリデバイス。
【請求項２５】
前記セルアレイが、前記複数のワードラインから故障したワードラインを交換するため
にマッピングされる冗長ワードラインをさらに含む、請求項24に記載のメモリデバイス。
【請求項２６】
前記不揮発性予備ワードラインが、
前記複数のワードラインからの故障したワードラインのアドレス、
前記複数のワードラインとビットラインからの故障したメモリセルのアドレス、ならび
に/または
前記複数のワードラインからの故障したワードラインと前記セルアレイ内の冗長ワード
ラインとの間のマッピングもしくはリダイレクション
のうちの少なくとも1つに関係する情報を記憶する、請求項24に記載のメモリデバイス
。
【請求項２７】
前記不揮発性予備ワードラインが、読取り専用不揮発性ストレージまたはワンタイムプ
ログラマブルストレージを実現する、請求項24に記載のメモリデバイス。
【請求項２８】
前記セルアレイが不揮発性ストレージデバイスである、請求項24に記載のメモリデバイ
ス。
【請求項２９】
メモリセルアレイの予備セクタ内の前記メモリセルアレイについての構成情報を使用す
るための方法であって、
電源投入イベント時または転送コマンド時に、前記メモリセルアレイ内の不揮発性予備
ワードラインから構成情報を読み取るステップと、
揮発性ストレージデバイスに前記構成情報を記憶するステップと、
前記構成情報を使用して前記メモリセルアレイへのアクセスを構成するステップと
を含む、方法。
【請求項３０】
前記不揮発性予備ワードラインが、
前記複数のワードラインからの故障したワードラインのアドレス、
前記複数のワードラインとビットラインからの故障したメモリセルのアドレス、ならび
に/または
前記複数のワードラインからの故障したワードラインと前記セルアレイ内の冗長ワード
ラインとの間のマッピングもしくはリダイレクション
のうちの少なくとも1つに関係する情報を記憶する、請求項29に記載の方法。
【請求項３１】
前記構成情報を使用して前記メモリセルアレイへのアクセスを構成するステップが、
前記セルアレイに対する読取りまたは書込みの動作用の入力アドレスを受信するステッ
プと、
前記入力アドレスが故障したワードラインまたは故障したメモリセルに対応するかどう
かを判定するステップと、
前記入力アドレスが故障したワードラインまたは故障したメモリセルに対応する場合、
前記メモリセルアレイ内の冗長ワードラインに前記読取りまたは書込みの動作をリダイレ
クトするステップと
を含む、請求項29に記載の方法。
【請求項３２】
前記セルアレイについての前記構成情報が、
前記セルアレイ用のチップ識別子、
前記セルアレイについてのタイミングトリミング情報、および
前記セルアレイについての電圧トリミング情報
のうちの少なくとも1つを含む、請求項29に記載の方法。
【請求項３３】
電源投入イベント時または転送コマンド時に、前記メモリセルアレイ内の不揮発性予備
ワードラインから構成情報を読み取るための手段と、
揮発性ストレージデバイスに前記構成情報を記憶するための手段と、
前記構成情報を使用して前記メモリセルアレイへのアクセスを構成するための手段と
を備える、メモリデバイス。
【請求項３４】
前記不揮発性予備ワードラインが、
前記複数のワードラインからの故障したワードラインのアドレス、
前記複数のワードラインとビットラインからの故障したメモリセルのアドレス、ならび
に/または
前記複数のワードラインからの故障したワードラインと前記セルアレイ内の冗長ワード
ラインとの間のマッピングもしくはリダイレクション
のうちの少なくとも1つに関係する情報を記憶する、請求項33に記載のメモリデバイス
。
【請求項３５】
前記構成情報を使用して前記メモリセルアレイへのアクセスを構成することが、
前記セルアレイに対する読取りまたは書込みの動作用の入力アドレスを受信するための
手段と、
前記入力アドレスが故障したワードラインまたは故障したメモリセルに対応するかどう
かを判定するための手段と、
前記入力アドレスが故障したワードラインまたは故障したメモリセルに対応する場合、
前記メモリセルアレイ内の冗長ワードラインに前記読取りまたは書込みの動作をリダイレ
クトするための手段と
を含む、請求項33に記載のメモリデバイス。
【請求項３６】
1つまたは複数のプロセッサによって実行されるとき、前記1つまたは複数のプロセッサ
に、
電源投入イベント時または転送コマンド時に、前記メモリセルアレイ内の不揮発性予備
ワードラインから構成情報を読み取ることと、
揮発性ストレージデバイスに前記構成情報を記憶することと、
前記構成情報を使用して前記メモリセルアレイへのアクセスを構成することと
を行わせる、メモリデバイスを動作させるための命令を含む、機械可読記憶媒体。
【請求項３７】
1つまたは複数のプロセッサによって実行されるとき、前記1つまたは複数のプロセッサ
に、
前記セルアレイに対する読取りまたは書込みの動作用の入力アドレスを受信することと
、
前記入力アドレスが故障したワードラインまたは故障したメモリセルに対応するかどう
かを判定することと、
前記入力アドレスが故障したワードラインまたは故障したメモリセルに対応する場合、
前記メモリセルアレイ内の冗長ワードラインに前記読取りまたは書込みの動作をリダイレ
クトすることと
を行わせる、メモリデバイスを動作させるための命令をさらに含む、請求項36に記載の
機械可読記憶媒体。