(57)【要約】      （修正有）【課題】パワー半導体素子のコントロールコンタクトとメインコンタクトとの間のショート回路が、システム全体の全体的な安定性および／または制御性に影響しないような、複数のパワー半導体素子（例えばＩＧＢＴ）のコントロールコンタクトを駆動するためのシステムを提供する。【解決手段】複数のパワー半導体素子のためのコントロールコンタクト駆動システムは、パワー半導体素子のコントロールコンタクトをプルアップおよび／またはプッシュダウンするための参照電流を提供するのに適した電流ドライバユニット１と、パワー半導体素子のコントロールコンタクトへの参照電流を増幅および／または分配するのに適した電流ディストリビュータユニット３とを具備する。【選択図】図１０
2013094051.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体素子のコントロールコンタクトをプルアップおよび／またはプッシュダウンするための参照電流を提供するのに適した電流ドライバユニット（１）と、
前記パワー半導体素子の前記コントロールコンタクトへの前記参照電流を増幅および／または分配するのに適した電流ディストリビュータユニット（３）と、
を具備する複数のパワー半導体素子のためのコントロールコンタクト駆動システムであって、 
前記電流ディストリビュータユニット（３）は、複数のＰＭＯＳベースのトランジスタを含むプルアップカレントミラー（２）と、複数のＮＭＯＳベースのトランジスタを含むプッシュダウンカレントミラー（２）と、を有し、
すべてのプルアップトランジスタの第１のメインコンタクトは、第１の電源と並列に接続され、
すべてのプッシュダウントランジスタの第１のメインコンタクトは、前記第１の電源より低電圧を有する第２の電源と並列に接続され、 
それぞれのプルアップトランジスタの第２のメインコンタクトおよびそれぞれのプッシュダウントランジスタの第２のメインコンタクトは、ともに接続され、前記パワー半導体素子のそれぞれのコントロールコンタクトに電流を提供するのに適しており、
前記プルアップトランジスタのコントロールコンタクトは、プルアップ電流を受け取るために、前記電流ドライバユニットと並列にすべて接続され、
前記プッシュダウントランジスタのコントロールコンタクトは、プッシュダウン電流を受け取るために、前記電流ドライバユニットと並列にすべて接続される、コントロールコンタクト駆動システム。
【請求項２】
前記プルアップカレントミラー（２）は、ＰＭＯＳベースのプルアップ基準トランジスタを含み、
前記プッシュダウンカレントミラー（２）は、ＮＭＯＳベースのプッシュダウン基準トランジスタを含み、
前記プルアップ基準トランジスタの第１のメインコンタクトは、前記プルアップトランジスタのすべての第１のメインコンタクトに接続され、
前記プッシュダウン基準トランジスタの第１のメインコンタクトは、前記プッシュダウントランジスタのすべての第１のメインコンタクトに接続され、
前記プルアップ基準トランジスタのコントロールコンタクトは、前記プルアップトランジスタのコントロールコンタクトに接続され、
前記プッシュダウン基準トランジスタのコントロールコンタクトは、前記プッシュダウントランジスタのコントロールコンタクトに接続され、
前記プルアップ基準トランジスタの第２のメインコンタクトは、前記プルアップ電流を受け取るために、前記電流ドライバユニットに接続され、
前記プッシュダウン基準トランジスタの第２のメインコンタクトは、前記プッシュダウン電流を受け取るために、前記電流ドライバユニットに接続される、前の請求項によるコントロールコンタクト駆動システム。
【請求項３】
前記パワー半導体素子の前記コントロールコンタクトの異常を検知するための電流センサ（６）を具備し、
前記電流センサ（６）は、前記プルアップトランジスタの前記第１のメインコンタクトおよび／または前記プッシュダウントランジスタの前記第１のメインコンタクトに接続される、前の請求項のうちのいずれかによるコントロールコンタクト駆動システム。
【請求項４】
前記プルアップカレントミラー（２）は、複数のＰＭＯＳベースの電圧リミッティングデバイスを含み、
前記プッシュダウンカレントミラー（２）は、複数のＮＭＯＳベースの電圧リミッティングデバイスを含み、
少なくとも１つの電圧リミッティングデバイスは、前記プルアップトランジスタまたは前記プッシュダウントランジスタと前記プッシュダウントランジスタまたはプルアップトランジスタとの間で、それぞれそのメインコンタクトと直列に接続される、前の請求項のうちのいずれかによるコントロールコンタクト駆動システム。 
【請求項５】
前の請求項のうちのいずれかによるコントロールコンタクト駆動システムと、
複数のパワー半導体素子と、
を具備し、
それぞれのパワー半導体素子の前記コントロールコンタクトは、それぞれのプルアップトランジスタの前記第２のメインコンタクトおよびそれぞれのプッシュダウントランジスタの前記第２のメインコンタクトに接続される、パワー半導体モジュール（４）。
【請求項６】
それぞれのグループの前記パワー半導体素子の第１のメインコンタクトが、すべて並列に接続されるように、および、それぞれのグループの前記パワー半導体素子の第２のメインコンタクトが、すべて並列に接続されるように、前記パワー半導体素子は、グループ内で配置される、前の請求項によるパワー半導体モジュール（４）。
【請求項７】
少なくとも第１のグループの第２のメインコンタクトは、第２のグループの第１のメインコンタクトに接続される、前の請求項によるパワー半導体モジュール（４）。
【請求項８】
少なくとも前記複数のパワー半導体素子および前記電流ディストリビュータユニットは、ラミネート基板に接合される、前の請求項のうちのいずれかによるパワー半導体モジュール（４）。
【請求項９】
前記パワー半導体素子は、ＩＧＢＴとして提供される、前の請求項のうちのいずれかによるパワー半導体モジュール（４）。
【請求項１０】
複数のパワー半導体素子を含む複数の変更されたパワー半導体モジュールと、
前記パワー半導体素子のコントロールコンタクトをプルアップおよび／またはプッシュダウンするための参照電流を提供するのに適した電流ドライバユニット（１）と、
前記パワー半導体モジュール（４）への前記参照電流を増幅および／または分配するのに適した変更された電流ディストリビュータユニット（３）と、
を具備するパワー半導体アレイであって、
前記変更されたパワー半導体モジュールは、複数のパワー半導体素子と、前記パワー半導体素子への前記参照電流を増幅および／または分配するのに適した電流ディストリビュータユニット（３）と、を含み、
前記電流ディストリビュータユニット（３）は、複数のＰＭＯＳベースのトランジスタを含むプルアップカレントミラー（２）と、複数のＮＭＯＳベースのトランジスタを含むプッシュダウンカレントミラー（２）と、を含み、
すべてのプルアップトランジスタの第１のメインコンタクトは、第１の電源と並列に接続され、
すべてのプッシュダウントランジスタの第１のメインコンタクトは、前記第１の電源より低電圧を有する第２の電源と並列に接続され、
それぞれのプルアップトランジスタの第２のメインコンタクトおよびそれぞれのプッシュダウントランジスタの第２のメインコンタクトは、前記パワー半導体素子のそれぞれのコントロールコンタクトとともに接続され、
前記プルアップトランジスタのコントロールコンタクトは、プルアップ電流を受け取るために、前記変更された電流ディストリビュータユニットと並列にすべて接続され、
前記プッシュダウントランジスタのコントロールコンタクトは、プッシュダウン電流を受け取るために、前記変更された電流ディストリビュータユニットと並列にすべて接続され、
前記変更された電流ディストリビュータユニット（５）は、複数のＰＭＯＳベースのトランジスタおよび複数のＮＭＯＳベースのトランジスタを含み、
前記ＰＭＯＳベースのトランジスタの前記コントロールコンタクトは、プッシュダウン電流を受け取るために、前記電流ドライバユニットにともに接続され、
前記ＮＭＯＳベースのトランジスタの前記コントロールコンタクトは、プルアップ電流を受け取るために、前記電流ドライバユニットにともに接続され、
それぞれのＰＭＯＳベースのトランジスタの第２のメインコンタクトは、前記プルアップ電流を提供するためのそれぞれの変更されたパワー半導体モジュールおよび前記プッシュダウン電流を提供するためのそれぞれの変更されたパワー半導体モジュールの前記第２のメインコンタクトにつながれる、パワー半導体アレイ。
【請求項１１】
コントロールコンタクト駆動システム、パワー半導体モジュール（４）および／または前の請求項のうちのいずれかによるパワー半導体アレイを操作する方法であって、
前記電流ドライバユニット（１）は、プルアップ参照電流としての正のレクタンギュラー電流、または、これに続くプッシュダウン参照電流としての負のレクタンギュラー電流を提供する、方法。
【請求項１２】
前記正のレクタンギュラー電流は、ｔ１とｔ２間のレクタンギュラー電流Ｉ１と、これに続くｔ２とｔ３間のレクタンギュラー電流Ｉ２と、これに続くｔ３とｔ４間のレクタンギュラー電流Ｉ３とを含み、Ｉ１≧Ｉ３≧Ｉ２およびｔ４≧ｔ３≧ｔ２≧ｔ１であり、
前記負のレクタンギュラー電流は、ｔ６とｔ７間のレクタンギュラー電流Ｉ５と、これに続くｔ７とｔ８間のレクタンギュラー電流Ｉ６と、これに続くｔ８とｔ９間のレクタンギュラー電流Ｉ５とを含み、Ｉ５≧Ｉ６およびｔ９≧ｔ８≧ｔ７≧ｔ６である、前の請求項による方法。
【請求項１３】
ｔ４とｔ５間のレクタンギュラー電流Ｉ４を提供することによって、および／または、ｔ９とｔ１０間のレクタンギュラー電流Ｉ７を提供することによって、異常を検知するステップを具備し、
Ｉ２≧Ｉ４およびｔ５≧ｔ４、Ｉ７≧Ｉ５およびｔ１０≧ｔ９である、前の請求項および請求項３による方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体素子のコントロールコンタクトをプルアップおよび／またはプッシュダウンするための参照電流を提供するのに適した電流ドライバユニットと、パワー半導体素子のコントロールコンタクトへの参照電流を増幅および／または分配するのに適した電流ディストリビュータユニットと、を具備する複数のパワー半導体素子のためのコントロールコンタクト駆動システムに関する。その発明は、さらにコントロールコンタクト駆動システムおよび複数のパワー半導体素子を含むパワー半導体モジュールに関する。その発明は、さらに複数の変更されたパワー半導体モジュールを含むパワー半導体アレイ、およびコントロールコンタクト駆動システム、パワー半導体モジュールおよび／または変更されたパワー半導体モジュールを操作する方法に関する。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、逆導通絶縁ゲートバイポーラトランジスタ（reverse conducting ＩＧＢＴ）および／または両モード絶縁ゲートトランジスタ（ＢＩＧＴ）のようなパワー半導体素子は、非常に高い電流および電圧のための高速スイッチングデバイスとして主に使用される。ＩＧＢＴの人気は、それらの優れた電気的性質および比較的容易な駆動によって上昇している。それらは、例えば、ハイブリッドおよび電気自動車、機関車、船舶推進（ship propulsion）、工業設備（industrial equipment）、機械装置などの電気モーター制御装置（electrical motor control equipment）、ＤＣ−ＡＣコンバータのようなＤＣ送電、ウィンドおよびソーラーパワーコンバータおよびシンクロナイザー、パワーネットワークコサインφ補償器（cosinus φ compesators）、非常電源などのようなアプリケーション内で広く使用される。
【０００３】
非常に多くの場合、複数のＩＢＧＴダイは、従来技術の図１に示されるように、それらのスイッチング能力を増加させるために、モジュール内にカプセル化されて並列接続される。ゲートのそのような並列接続に現われる問題は、ゲート内、特にゲートとエミッタの間のショート接続の欠陥が、制御不可能なモジュール内のＩＧＢＴデバイスのすべてに作られることである。
【発明の概要】
【０００４】
したがって、発明は、パワー半導体素子のコントロールコンタクトとメインコンタクトとの間（例えば、ＩＧＢＴのゲートとエミッタとの間）のショート回路が、システム全体の全体的な安定性および／または制御性に影響しないような、複数のパワー半導体素子（例えばＩＧＢＴ）のコントロールコンタクトを駆動するためのシステムを提供することを目的とする。
【０００５】
この目的は、独立請求項によって達成される。さらに、好ましい実施形態が、従属請求項で提供される。
【０００６】
したがって、目的は、パワー半導体素子のコントロールコンタクトをプルアップおよび／またはプッシュダウンするための参照電流を提供するのに適した電流ドライバユニットと、パワー半導体素子のコントロールコンタクトへの参照電流を増幅および／または分配するのに適した電流ディストリビュータユニットと、を具備する複数のパワー半導体素子のためのコントロールコンタクト駆動システムによって対応される。ここで、電流ディストリビュータユニットは、複数のＰＭＯＳベースのトランジスタを含むプルアップカレントミラーと、複数のＮＭＯＳベースのトランジスタを含むプッシュダウンカレントミラーと、を有する。すべてのプルアップトランジスタの第１のメインコンタクトは、第１の電源と並列に接続され、すべてのプッシュダウントランジスタの第１のメインコンタクトは、第１の電源より低電圧を有する第２の電源と並列に接続される。それぞれのプルアップトランジスタの第２のメインコンタクトおよびそれぞれのプッシュダウントランジスタの第２のメインコンタクトは、ともに接続され、パワー半導体素子のそれぞれのコントロールコンタクトに電流を提供するのに適している。プルアップトランジスタのコントロールコンタクトは、プルアップ電流を受け取るために、電流ドライバユニットと並列にすべて接続され、プッシュダウントランジスタのコントロールコンタクトは、プッシュダウン電流を受け取るために、電流ドライバユニットと並列にすべて接続される。
【０００７】
したがって、例えば、マルチダイＩＧＢＴモジュールのゲートへの正および負の電流パルスを増幅および／または分配して、複数のパワー半導体素子の個別のコントロールコンタクトをスイッチングするための電流をさらに増幅および／または分配するためのカレントミラーを提供することが、発明についての本質的な考えである。そのような方法で、コントロールコンタクト駆動システムは、１つ以上のコントロールコンタクト、１つ以上のパワー半導体素子をそれぞれ駆動するために提供する。パワー半導体素子、パワー半導体素子のコントロールコンタクトが、それぞれ個々に駆動されるように、コントロールコンタクトの異常（failure）、例えば、ＩＧＢＴパワー半導体素子のゲートおよびエミッタの間のショート回路接続は、パワー半導体素子のすべてを制御不可能にするとは限らない。したがって、コントロールコンタクト駆動システムおよび／または電流ドライバユニットは、ハイブリッドまたはさらに優れた集積回路のような回路としてインプリメントし、好ましくは、制御されたデバイス（例えば、トランジスタ）と密接して、パワー半導体モジュール内にカプセル化することができる。
【０００８】
従来技術から知られているように、コントロールコンタクト駆動システムは、パワー半導体素子のコントロールコンタクトに等しい駆動電流を供給することにより、接続（例えば、並列接続）しているすべてのパワー半導体素子に対して等しいスイッチングプロセスを提供する。それによって、個別の制御コンタクトドライバの使用から、ミスマッチを回避する。好ましくは、パワー半導体素子のコントロールコンタクト用のそれぞれの駆動電流が、「よく（well）」一致するように、コントロールコンタクト駆動システム内に使用される電気デバイスは、すべて、温度、電源電圧などの点で等しい環境に置かれ、電気的性質が「よく（well）」一致するよう提供される。 
好ましい実施形態では、パワー半導体素子は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、逆導通絶縁ゲートバイポーラトランジスタ（逆導通ＩＧＢＴ）、両モード絶縁ゲートトランジスタ（ＢＩＧＴ）および／または従来技術から知られる他のパワーＭＯＳとして提供される。コントロールコンタクトは、好ましくは、パワー半導体素子（例えば、ＩＧＢＴ）のゲートとして提供され、第１のメインコンタクトは、エミッタとして提供され、および／または、第２のメインコンタクトは、コレクタとして提供される。好ましくは、第１の電源は、０より大きな電圧を供給し、および／または、第２の電源は、０未満の電圧、または、例えばアースに接地された、パワー半導体素子のメインコンタクトに対して０である電圧を供給する。さらなる実施形態では、プルアップのための電流、プルアップ電流は、それぞれ０より大きな電流を有し、および／または、プッシュダウンのための電流、プッシュダウン電流は、それぞれ０未満の電流を有する。プルアップトランジスタおよび／またはプッシュダウントランジスタについては、コントロールコンタクトは、好ましくは、それぞれのトランジスタのゲートを含み、第１のメインコンタクトは、ソースを含み、および／または、第２のメインコンタクトは、ドレインを含む。より好ましくは、前述のトランジスタは、電界効果トランジスタとして提供される。
【０００９】
さらに好ましい実施形態では、プルアップカレントミラーは、ＰＭＯＳベースのプルアップ基準トランジスタを含む。プッシュダウンカレントミラーは、ＮＭＯＳベースのプッシュダウン基準トランジスタを含む。プルアップ基準トランジスタの第１のメインコンタクトは、プルアップトランジスタのすべての第１のメインコンタクトに接続される。プッシュダウン基準トランジスタの第１のメインコンタクトは、プッシュダウントランジスタのすべての第１のメインコンタクトに接続される。プルアップ基準トランジスタのコントロールコンタクトは、プルアップトランジスタのコントロールコンタクトに接続される。プッシュダウン基準トランジスタのコントロールコンタクトは、プッシュダウントランジスタのコントロールコンタクトに接続される。プッシュアップ基準トランジスタの第２のメインコンタクトは、プルアップ電流を受け取るための電流ドライバユニットに接続される。プッシュダウン基準トランジスタの第２のメインコンタクトは、プッシュダウン電流を受け取るための電流ドライバユニットに接続される。したがって、この実施形態によって、電流、好ましくは電流ドライバユニットから来る電流パルスは、基準トランジスタに印加される。それは、好ましくは、プルアップトランジスタ、プッシュダウントランジスタに対して、それぞれバイアス電圧を定義するための「ダイオード」接続である。 
特に好ましい実施形態では、コントロールコンタクト駆動システムは、パワー半導体素子のコントロールコンタクトの異常を検知するための電流センサを含む。ここで、電流センサは、プルアップトランジスタの第１のメインコンタクトおよび／またはプッシュダウントランジスタの第１のメインコンタクトに接続される。電流センサが、好ましくは、電流ディストリビュータユニットの方へ流れる電流の値を測定し、アラームを作動させるなどに適しているので、そのような実施形態は、ショートされたゲートの検知には有利である。この場合、その値は、所定のしきい値より大きい。
【００１０】
さらに好ましい実施形態では、プルアップカレントミラーは、複数のＰＭＯＳベースの電圧リミッティングデバイスを含む。プッシュダウンカレントミラーは、複数のＮＭＯＳベースの電圧リミッティングデバイスを含む。少なくとも１つの電圧リミッティングデバイスは、プルアップトランジスタまたはプッシュダウントランジスタとプッシュダウントランジスタまたはプルアップトランジスタとの間で、それぞれそのメインコンタクトと直列に接続される。好ましくは、電圧リミッティングデバイスは、カスコードトランジスタとして提供される。トランジスタをそれぞれカスコードするそのような電圧リミッティングデバイスの提供は、パワー半導体素子に直接接続されたトランジスタを横切る電圧を制限すること、および比較的高い動作電圧のための低電圧ＣＭＯＳ技術を使用することを可能にする。
【００１１】
発明の目的は、前述されるようなコントロールコンタクト駆動システムおよび複数のパワー半導体素子を含むパワー半導体モジュールによってさらに対応される。ここで、それぞれのパワー半導体素子のコントロールコンタクトは、それぞれのプルアップトランジスタの第２のメインコンタクトおよびそれぞれのプッシュダウントランジスタの第２のメインコンタクトに接続される。
【００１２】
別の実施形態では、それぞれのグループのパワー半導体素子の第１のメインコンタクトが、すべて並列に接続されるように、および、それぞれのグループのパワー半導体素子の第２のメインコンタクトが、すべて並列に接続されるように、パワー半導体素子は、グループ内で配置される。
【００１３】
さらなる実施形態では、少なくとも第１のグループの第２のメインコンタクトは、第２のグループの第１のメインコンタクトに接続される。そのようなグループ内でパワー半導体素子を配置することは、より高い電圧または電流でそれぞれ切り替えることを可能にする。
【００１４】
別の実施形態によれば、複数のパワー半導体素子および電流ディストリビュータユニットは、ラミネート基板に接合される。ここで、電流ディストリビュータユニットは、好ましくはＣＭＯＳまたはバイポーラ技術でインプリメントされ、ＩＧＢＴモジュール基板上にマウントされる。
【００１５】
特に好ましい実施形態では、パワー半導体素子は、ＩＧＢＴとして提供される。別の実施形態では、電流ディストリビュータユニットは、パワー半導体モジュールに外部で配置することができる。
【００１６】
発明の目的は、複数のパワー半導体素子を含む複数の変更されたパワー半導体モジュールと、パワー半導体素子のコントロールコンタクトをプルアップおよび／またはプッシュダウンするための参照電流を提供するのに適したアカウントドライバユニットと、パワー半導体モジュールへの参照電流を増幅および／または分配するのに適した変更された電流ディストリビュータユニットとを具備するパワー半導体アレイによってさらに対応される。ここで、変更されたパワー半導体モジュールは、複数のパワー半導体素子と、パワー半導体素子への参照電流を増幅および／または分配するのに適した電流ディストリビュータユニットとを各々含む。電流ディストリビュータユニットは、複数のＰＭＯＳベースのトランジスタを含むプルアップカレントミラーと、複数のＮＭＯＳベースのトランジスタを含むプッシュダウンカレントミラーとを含む。すべてのプルアップトランジスタの第１のメインコンタクトは、第１の電源と並列に接続され、すべてのプッシュダウントランジスタの第１のメインコンタクトは、第１の電源より低電圧を有する第２の電源と並列に接続され、それぞれのプルアップトランジスタの第２のメインコンタクトおよびそれぞれのプッシュダウントランジスタの第２のメインコンタクトは、パワー半導体素子のそれぞれのコントロールコンタクトとともに接続される。プルアップトランジスタのコントロールコンタクトは、プルアップ電流を受け取るための変更された電流ディストリビュータユニットと並列にすべて接続され、プッシュダウントランジスタのコントロールコンタクトは、プッシュダウン電流を受け取るための変更された電流ディストリビュータユニットと並列にすべて接続される。変更された電流ディストリビュータユニットは、複数のＰＭＯＳベースのトランジスタおよび複数のＮＭＯＳベースのトランジスタを含み、ＰＭＯＳベースのトランジスタのコントロールコンタクトは、プッシュダウン電流を受け取るための電流ドライバユニットにともに接続され、ＮＭＯＳベースのトランジスタのコントロールコンタクトは、プルアップ電流を受け取るための電流ドライバユニットにともに接続される。それぞれのＰＭＯＳベースのトランジスタの第２のメインコンタクトは、プルアップ電流を提供するためのそれぞれの変更されたパワー半導体モジュールおよびプッシュダウン電流を提供するためのそれぞれの変更されたパワー半導体モジュールの第２のメインコンタクトにつながれる。
【００１７】
パワー半導体アレイのさらなる実施形態および利点は、前述されたコントロールコンタクト駆動システムおよび／またはパワー半導体モジュールから、当業者によって導き出すことが可能である。
【００１８】
発明の目的は、前述されたようなコントロールコンタクト駆動システム、前述されたようなパワー半導体モジュールおよび／またはパワー半導体アレイを操作する方法によってさらに対応される。ここで、電流ドライバユニットは、プルアップ参照電流としての正のレクタンギュラー電流（positive rectangular current）、または、これに続くプッシュダウン参照電流としての負のレクタンギュラー電流（negative rectangular current）を提供する。そのような電流の提供は、それぞれのパワー半導体素子のコントロールコンタクトをそれぞれ「スイッチオンする」または「スイッチオフする」ことを可能にする。
【００１９】
別の実施形態によれば、正のレクタンギュラー電流は、ｔ１とｔ２間のレクタンギュラー電流Ｉ１と、これに続くｔ２とｔ３間のレクタンギュラー電流Ｉ２と、これに続くｔ３とｔ４間のレクタンギュラー電流Ｉ３とを含み、Ｉ１≧Ｉ３≧Ｉ２およびｔ４≧ｔ３≧ｔ２≧ｔ１である。負のレクタンギュラー電流は、ｔ６とｔ７間のレクタンギュラー電流Ｉ５と、これに続くｔ７とｔ８間のレクタンギュラー電流Ｉ６と、これに続くｔ８とｔ９間のレクタンギュラー電流Ｉ５とを含み、Ｉ５≧Ｉ６およびｔ９≧ｔ８≧ｔ７≧ｔ６である。互いに手助けして成功するそのようなレクタンギュラー電流の使用は、パワー半導体素子のコントロールコンタクトのスイッチオンまたはスイッチオフに対して、それぞれスイッチングアルゴリズムを改善する。
【００２０】
別の実施形態では、ｔ４とｔ５間のレクタンギュラー電流Ｉ４を提供することによって、および／または、ｔ９とｔ１０間のレクタンギュラー電流Ｉ７を提供することによって、異常を検知するステップを具備する。ここで、Ｉ２≧Ｉ４およびｔ５≧ｔ４、Ｉ７≧Ｉ５およびｔ１０≧ｔ９である。したがって、ｔ１とｔ４間の前に記述された「遷移段階（transition phase）」の後、続くｔ４とｔ５間の「検出段階（detection phase）」は、省電力のためのより低い値Ｉ４を備える。ここで、Ｉ４は、好ましくは、基準トランジスタと電源を通って流れる。ｔ９とｔ１０間に対しても同様に適用される。
【図面の簡単な説明】
【００２１】
本発明は、それに限定されず、実施形態の例を参照してより詳細に以下に記述されるだろう。
【図１】図１は、複数のＩＧＢＴの並列の従来技術の接続を示す。
【図２】図２は、ＩＧＢＴドライバと直列接続で図１の中で示されるような並列のＩＧＢＴの従来技術の接続を示す。
【図３】図３は、従来技術から知られているミラー効果と名前を付けられたものを示す。
【図４】図４は、従来技術から知られているゲートエミッタ電圧および電流に対する波形および簡略化された回路を示す。
【図５】図５は、従来技術から知られている個々のゲート駆動を示す。
【図６】図６は、従来技術から知られているドライバ間の技術的な許容範囲によって生成されたミスマッチを示す。
【図７】図７は、従来技術から知られている遷移段階中の３つの電流レベルを示す。
【図８】図８は、発明の好ましい実施形態による電流ドライブモードの実施形態を示す。
【図９】図９は、発明の好ましい実施形態によるコントロールコンタクト駆動システムを示す。
【図１０】図１０は、発明の好ましい実施形態によるパワー半導体モジュールを示す。
【図１１】図１１は、発明の好ましい実施形態によるコントロールコンタクト駆動システムを含む基板上でマウントされた４つのＩＧＢＴおよび２つのフリーホイーリングダイオードの可能な配置を示す。
【図１２】図１２は、発明の好ましい実施形態によるパワー半導体アレイを示す。
【図１３】図１３は、発明の好ましい実施形態によるコントロールコンタクト駆動システムを操作するための好ましいプルアップ電流およびプッシュダウン電流を示す。
【図１４】図１４は、発明の好ましい実施形態による電流センサを示す。
【図１５】図１５は、発明の好ましい実施形態による電流ディストリビュータユニットの好ましい実施形態をさらに示す。
【図１６】図１６は、図１５に示されるような発明の好ましい実施形態によるコントロールコンタクト駆動システムで達成されたシミュレーション結果を示す。
【図１７】図１７は、図１５に示されるような発明の好ましい実施形態によるコントロールコンタクト駆動システムで達成されたシミュレーション結果を示す。
【図１８】図１８は、図１５に示されるような発明の好ましい実施形態によるコントロールコンタクト駆動システムで達成されたシミュレーション結果を示す。
【図１９】図１９は、コントロールコンタクト駆動システムを含むパワー半導体モジュールのインプリメンテーションの別の好ましい実施形態を示す。
【図２０】図２０は、図１９に示されるような発明の好ましい実施形態によるコントロールコンタクト駆動システムで達成されたシミュレーション結果を示す。
【図２１】図２１は、図１９に示されるような発明の好ましい実施形態によるコントロールコンタクト駆動システムで達成されたシミュレーション結果を示す。
【図２２】図２２は、図１９に示されるような発明の好ましい実施形態によるコントロールコンタクト駆動システムで達成されたシミュレーション結果を示す。
【実施形態の詳細な説明】
【００２２】
図１に示されるように、従来技術から知られている問題は、スイッチング能力を増加させるために、モジュール内にカプセル化されたＩＧＢＴの並列接続を使用する時、ゲート欠陥、特にゲートとエミッタの間のショート接続が、制御不可能なモジュール内のＩＧＢＴデバイスのすべてで作られることである。ブロッキング電圧能力の改善については、より多くのモジュールが、従来技術の図２で示されるような直列接続で接続される可能性がある。ＩＧＢＴの欠陥の場合には、全体的なシステムは、わずかに低下した電流能力を備えた残りのＩＧＢＴデバイスを使用して動作し続ける、または、対応する行からのＩＧＢＴデバイスをすべて閉じ続ける、および、わずかに低下したブロッキング電圧能力をそれぞれ備えて動作し続けるべきである。しかしながら、ＩＧＢＴのゲートの並列接続は、そのような特徴を不可能にする：１つのゲート中のショート回路接続は、対応する行中の他のすべてのゲートのための電圧ブロックを引き起こす。従来技術は、前に言及された問題の解決のために異なる解決手法を教える。
【００２３】
第１の解決手法では、ショートされたゲートは、ＩＧＢＴデバイスのスイッチングオンおよびオフまたはスイッチングオフおよびオンの間で、それぞれ遷移段階の外部のゲート電流の存在によって検知することができる。しかしながら、欠陥ゲート（defected gate）の正確な数は、そのようなグループ駆動で検知することができない。ある場合には、欠陥ゲートの数は、知られていなければならない重要な情報である。
【００２４】
従来技術の図３に示されるように、別の問題は、コレクタとゲートの間の容量結合（それはミラー効果と名前が付けられる）である。容量結合は、立ち上がりおよび立ち下がり信号エッジで電圧降下を引き起こし、図に示されるようなコミュテーション（commutation）を遅らせる。
【００２５】
スイッチングスピードを制限するゲートレジスタを備えた従来技術の電圧モード制御は、遷移段階の間、電流が減少する指数関数により、容量性コレクタゲートカップリングに対する減少された免疫性（immunity）を有している。ＩＧＢＴのゲートは、コンデンサとして作用する。その一方で、２つのレジスタは、ゲートの充放電に使用されていてもよい。結局、従来技術の図４で示されるように、１つのレジスタは、両方のプロセスに使用されてもよい。図は、簡略化された回路およびゲートエミッタ電圧および電流の波形を示す。
【００２６】
ゲート電圧と電流は、次の方程式Ｖ（ｔ）＝Ｖｏ＊（１−ｅ−（ｔ／ＲＣ））、Ｉ（ｔ）＝Ｉｏ＊ｅ−（ｔ／ＲＣ）になる。図４に示すように、方程式で示されるように、ゲート電圧は、上昇する。その一方で、ゲート電流は、指数関数的に減少している。また、ある値の後、ゲートは、リバースコレクタゲートカップリングによって押された電流に対して高感度になってもよい。
【００２７】
従来技術は、従来技術の図５に示されるように、個々のゲート駆動により、この問題に取り組もうとした。それによって、各ゲートには、専用のゲートドライバがある。１つのゲート中の不具合の場合は、残りのＩＧＢＴデバイスが、正確に動作し続けるだろう。しかしながら、この構成中の問題は、ゲートドライバ間のミスマッチである：ゲートドライバは、大量のコンポーネントを含む複雑な特定用途向けＩＣ（ＡＳＩＣ）を通常備える。したがって、技術的な許容範囲は、従来技術の図６に示されるようなドライバ間の大きなミスマッチをしばしば引き起こす。
【００２８】
そのようなミスマッチは、ドライバの入力と出力の間の異なる遅延を引き起こす。それは、そのいくつかのＩＧＢＴが、あるモーメントに対して全体の負荷を得て、他のものより早く開くことを意味する。この欠点は、これらのデバイスの常在するオーバーロードによって、全体的なシステムの信頼性を減少する。さらなる問題は、大量のゲートドライバおよび要求される対応接続による価格増加である。
【００２９】
さらなる解決手法では、電流モードの適用は、前述されたミラー効果の否定的な影響を減少させる。しかしながら、ドライバ間のミスマッチに関する問題は、この解決手法でも残る。別のアプローチは、従来技術の図７に示されるように、ｔ１でのオフ状態とｔ４でのオン状態の間でＩＧＢＴをスイッチングするために、ｔ１およびｔ４間の遷移段階の間に、改善されたスイッチング（例えば３つの電流レベル）を実現するための可変電流を使用することである。
【００３０】
ｔ１およびｔ２の間の初期モーメントの間に、ゲートドライバは、ゲート閾値電圧ＶＴＨをより速く達成するために、ゲートへより高い電流Ｉ１を押す。この値の後、ＩＧＢＴは、伝導し始める。また、電流は、スイッチングスピードを制限し、かつ、誘導負荷の場合には過電圧からシステムを保護するために、値Ｉ２に減少することが可能である。ゲート電圧が、値Ｖ３を達成する場合、リバースカップリングは、その影響、つまりゲートからの電流の容量低下を増加させる。したがって、ゲート電流は、最終モーメントの間に失われた電流を補正するために、値Ｉ３に増加することが可能である。
【００３１】
その発明は、電圧の代わりに、ＩＧＢＴのゲートを制御するための定電流を使用する電流ドライバユニット１を提案する。ここで、電流は、例えば、ＩＧＢＴをターンオンまたはターンオフに対して、動作に依存して異なる方向に適用される。図８は、電流ドライバユニット１によって提供される電流に対する実施形態を示す。
【００３２】
図に示すように、レクタンギュラー電流パルス（正の電流パルスおよび負の電流パルス）が、使用される。これらの２つの電流源は、ゲートをプルアップおよびプッシュダウンするために正確な電流を提供する。そのような電流ドライバユニット１を使用して、ゲート電圧は、一定速度で直線的に上昇する。言いかえれば、電流は、電圧が直線的に上昇または下降するゲート容量をそれぞれゲートが起こすよう適用される。上昇または下降する電圧速度は、それぞれゲート容量およびプルアップとプッシュダウン電流の値に依存し、これらの電流の変更により制御することができる。充放電電流は、理想的な場合に一定値を有し、遷移段階の間だけに存在する。ゲート電圧が、電源電圧に近い値に達する場合、その後、電流を流すことを止める。したがって、定電流の適用は、ミラー効果、つまりコレクタとゲートの間のカップリング結果を減少する。そのため、後の図１３で議論されるような電流の形を提供するために、より多くの電流源およびスイッチを有することは完全に可能である。
【００３３】
発明についての主な考えは、マルチ−ダイＩＧＢＴモジュールのゲートの電流パルスをさらに増幅および／または分配するために、電流ディストリビュータユニット３を構築する２枚のカレントミラー２を使用することである。そのような方法で、コントロールコンタクト駆動システムは、１つを超えるゲートまたはＩＧＢＴデバイスをそれぞれ駆動することができる。カレントミラー２は、回路（例えば、ハイブリッドまたは集積回路）としてインプリメントすることができ、ＩＧＢＴモジュール内にカプセル化することができ、好ましくは、制御されたＩＧＢＴに近接して提供される。図９は、前述されるような発明の好ましい実施形態を示す。
【００３４】
外部のＩＧＢＴドライバ、電流ドライバユニット１から来る電流パルスは、ＮＭＯＳベースの基準トランジスタおよびＰＭＯＳベースの基準トランジスタＭＮ１およびＭＰ１にそれぞれ適用される。基準トランジスタは、「ダイオード」接続である。また、それらは、トランジスタＭＮ２、ＭＮ３などおよびＭＰ２、ＭＰ３などに対するバイアス電圧を規定する。
【００３５】
ドレイン電源電圧ＶＤＳが、この場合、常に、飽和電圧ＶＤＳｓａｔ＝ＶＧＳ−ＶＴＨを超えるまたはこれと等しいので、ドレインにゲートを接続することは、飽和エリアで動作ポイントをセットする。トランジスタは、電流源として動作し、それらのドレイン電流は、方程式ＩＤ＝（１／２）＊μｎ＊Ｃｏｘ＊（Ｗ／Ｌ）＊（ＶＧＳ−ＶＴＨ）２＊（１＋λ＊（ＶＤＳ−ＶＤＳｓａｔ）で算定することができる。ここで、μｎは、チャージキャリアエフェクティブモビリティ（charge-carrier effective mobility）である。Ｃｏｘは、単位面積当たりのゲート酸化キャパシタンスである。Ｗは、ゲート幅である。Ｌは、ゲート長である。λは、チャネル長変調パラメータである。ＶＤＳｓａｔ＝ＶＧＳ−ＶＴＨである。
【００３６】
ＭＮ１／ＭＰ１のドレインを通って流れる電流は、上記の関係を満たすＶＧＳを引き起こす。同じＶＧＳが他のトランジスタに適用されるので、それらのドレイン電流は、第１の２つのトランジスタＭＮ２およびＭＰ２に対して与えられた下記の関係を満たして、基準トランジスタのＷ／Ｌに関してそれらのＷ／Ｌに依存する：それぞれＩＤＭＮ２／ＩＤＭＮ１＝（ＷＭＮ２／ＬＭＮ２）／（ＷＭＮ１／ＬＭＮ１）またはＩＤＭＰ２／ＩＤＭＰ１＝（ＷＭＰ２／ＬＭＰ２）／（ＷＭＰ１／ＬＭＰ１）。
【００３７】
チャネル長変調のために、カレントミラー２は、出力トランジスタのｒｏ（ｒｏ＝１／（λ＊ＩＤ））によって与えられた限定された出力抵抗を有する。出力抵抗およびそれぞれ電流精度は、カスコード技術を利用してさらに改善することが可能である。
【００３８】
カレントミラー２は、さらに入力電流を増幅することができる。上に示されるように、増幅ファクタは、ミラーおよび基準トランジスタの間のＷ／Ｌ比に依存する。この場合、外部の電流ドライバユニット１は、低電力出力をそれぞれ有し、電力増幅は、電流ディストリビュータユニット３で行うことができる。通常、カレントミラー２は、優れたマッチングおよびそれぞれの精度のために何度も繰り返して、同一の構造（例えば、ＭＯＳフィンガー（MOS finger））を利用している。したがって、このアプローチは、整数の増幅ファクタを規定する。コンプリート駆動回路１および３は、２つのコンポーネント、つまり、図１０に示されるように、電流ディストリビュータユニット３を含むパワー半導体モジュール４および電流ドライバユニット１から成るだろう。
【００３９】
共通基板上にマウントされた４つのＩＧＢＴおよび２つのフリーホイーリングダイオードの場合の可能なある配置が、図１１に示される。
【００４０】
他の実施形態では、電流ドライバユニットは、外部に置かれてもよいが、電流ドライバユニット１は、ＡＳＩＣに集積されてもよい。電流ディストリビュータユニット３は、ＩＧＢＴ間に置かれる。ゲートＧ１…Ｇ４は、ＡＳＩＣに接合される。図示されないが、ＡＳＩＣは、ラミネート基板に接合され、金属トラックを端子へ接続する。４つの端子、つまり、プルアップとプッシュダウン電流のための２つの入力および２つの供給（supply）が必要である。エミッタＥ１…Ｅ４およびアノードＡ１、Ａ２は、基板に接合され、電源端子に接続、または、代わりに、接触、プレス、はんだ付け、および、上部側面から接続されてもよい。
【００４１】
別の機会は、マルチレベルの電流分布である。例えば、変更された電流ディストリビュータユニット５は、ＩＧＢＴモジュールに集積されて、他の電流ディストリビュータユニット３を駆動してもよい。そのようなパワー半導体アレイを実現する可能な構成が、図１２に示される。この階層的なインプリメンテーションは、一つのドライバを使用して、大きなＩＧＢＴアレイの駆動を可能にする。
【００４２】
ショートされたゲートを検知するために、電流センサ６は、電流ディストリビュータユニット３の電源に導入することができる。電流センサ６は、電流ディストリビュータユニット３の方へ流れる電流値を測定し、多くの場合にそれを比例する電圧に変換する。１つ以上のコンパレータは、測定値を基準値と比較することができる。遷移段階の外部で、入力電流だけが供給（supply）を通って流れる。コントロールコンタクト駆動システムを動作するための好ましい波形、つまり、プルアップおよびプッシュダウン電流が、図１３に示される。
【００４３】
遷移段階は、図７に示されたアルゴリズムをインプリメントする。または、電流パルスの形は、使用されたスイッチングアルゴリズムに依存して異なってもよい。最も単純な場合では、形は、１つの電流源に対して長方形（rectangular）でもよい。遷移段階の後、電流ディストリビュータユニット３に印加された電流は、省電力用のより低い値Ｉ４に減少してもよい。電流Ｉ４は、基準トランジスタと電源を通って流れる。遷移段階の後、ゲートは、完全に充電されると予想される。また、それらは、電流を消費するべきでない。ショートされたゲートまたは複数のゲートの場合には、供給電流（supply current）は、電流Ｉ４とショート回路電流または複数の電流の和である。トータルの供給電流は、次のとおりである：ＩＰＳ＝Ｉ４＋Ｎ＊（Ｉ４＊Ａ）。ここで、Ｎは、破壊ゲートの数である。Ａは、電流ディストリビュータユニット３の増幅ファクタである。いくつかのコンパレータは、破壊ゲートの数を検知するそのような方法で、測定値を適切に選択された基準値と比較することができる。例が、図１４に示される。
【００４４】
ストローブパルスは、検出段階で適用しなければならない。データは、「温度計コード（thermometric code）」と呼ばれる。電流センサは、異なるインプリメンテーションを有してもよい：差動増幅器、変流器、ホールセンサなどを備えたレジスタ。
【００４５】
電流ディストリビュータの機能性は、２ｕｍのＣＭＯＳ技術を使用して、シミュレーションによって証明された。標準方法を使用する小さな基準回線は、比較のために使用された。
【００４６】
電流ディストリビュータのさらなるインプリメンテーションが、図１５に示される。回路図は、電流パルス源Ｉ１およびＩ２を与える外部のＩＧＢＴドライバ１を含む。Ｉ２は、プルアップ出力として働き、Ｉ１は、プッシュダウン出力としてそれぞれ働く。電流ディストリビュータユニット３は、ＭＰ１０からＭＰ１４が実装されたＰＭＯＳカレントミラー２とＭＮ１０からＭＮ１４が実装されたＮＭＯＳのカレントミラー２を含む。ＰＭＯＳカレントミラー２は、プルアップ動作を行い、ＮＭＯＳカレントミラー２は、プッシュダウン動作を行う。
【００４７】
コントロールコンタクト駆動システムを使用するシミュレーション結果は、図１６〜１８に示される。点線は、標準方法を示す。実線は、発明によって提案された方法を示す。つまり、シミュレートされた結果は、開示された方法を備えた改善されたスイッチングプロセスを実証する。
【００４８】
出力トランジスタを横切る電圧を制限することを可能にするカスコードトランジスタおよび改善された特性を備えたワイドスイングカレントミラー２を利用する、および、比較的高い動作電圧に対する低電圧ＣＭＯＳ技術をそれぞれ使用するさらに高度な回路が、図１９に示される。この実施形態の使用による結果は、以下の図２０〜２２で与えられる。標準方法の波形は、点線として示される。実線波形は、提案された方法を示す。
【００４９】
図１９による実施形態は、図１５による実施形態と比較して、改善された特性、特により正確な電流パルスを実証する。別の利点は、オフ状態中の電圧が、３つのＭＯＳトランジスタで分配されるということである。また、それは、低電圧ＣＭＯＳ技術の使用を可能にする。低電圧ＭＯＳトランジスタは、使用されたセルフセンタード（self-centred）ゲート技術により、デバイス間のよりよいマッチングを有する。
【００５０】
開示された実施形態への他の変更は、図面、開示および添付された請求項に関する検討から要求された発明を実行する際に、当業者によって理解され達成される場合がある。請求項で、用語「含む（comprising）」は、他のエレメントまたはステップを除外せず、不定冠詞「１つの（a）」または「１つの（an）」は、複数を除外しない。ある手段が相互に異なる従属請求項で詳述されるという単なる事実は、これらの手段の組合せが利点として使用できないことを示さない。請求項におけるどんな参照符号も、範囲を限定するとして解釈されるべきでない。
【参照符号リスト】
【００５１】
１  電流ドライバユニット
２  カレントミラー
３  電流ディストリビュータユニット
４  パワー半導体モジュール
５  変更された電流ディストリビュータユニット
６  電流センサ
【図１】
2013094051.tif 000003
【図２】
2013094051.tif 000004
【図３】
2013094051.tif 000005
【図４】
2013094051.tif 000006
【図５】
2013094051.tif 000007
【図６】
2013094051.tif 000008
【図７】
2013094051.tif 000009
【図８】
2013094051.tif 000010
【図９】
2013094051.tif 000011
【図１０】
2013094051.tif 000012
【図１１】
2013094051.tif 000013
【図１２】
2013094051.tif 000014
【図１３】
2013094051.tif 000015
【図１４】
2013094051.tif 000016
【図１５】
2013094051.tif 000017
【図１６】
2013094051.tif 000018
【図１７】
2013094051.tif 000019
【図１８】
2013094051.tif 000020
【図１９】
2013094051.tif 000021
【図２０】
2013094051.tif 000022
【図２１】
2013094051.tif 000023
【図２２】
2013094051.tif 000024
【外国語明細書】
2013094051000001.pdf