【手続補正書】
【提出日】平成28年5月20日(2016.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧制御発振器（１０）に提供される少なくとも１つの作動信号（Ｖｂｂ）を較正するための回路装置（１００）であって、
少なくとも１つの較正発振器（５０）と、
前記較正発振器（５０）に関連する少なくとも１つの基準発振器（３０）と、
前記較正発振器（５０）及び前記基準発振器（３０）のクロックサイクル（Ｎ）の夫々の数をカウントするため、並びにこれら２つのクロックサイクル（Ｎ）の差からのクロックエラー（ＤＥ）を集積するために、前記較正発振器（５０）及び前記基準発振器（３０）の下流に配置された少なくとも１つのクロックカウンタ（７０）と、
前記クロックエラー（ＤＥ）をアナログ調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）に変換し、それから較正済み作動信号（Ｖｂｂ）を導出可能にするために、前記クロックカウンタ（７０）の下流に配置された少なくとも１つのデジタル／アナログ変換器（９０）とを備えることを特徴とする回路装置。
【請求項２】
前記電圧制御発振器（１０）は、
カソード接続部が第１のトランジスタ（２２）のソース接点即ちエミッタ接続部、及び第２のトランジスタ（２４）のドレイン接点即ちコレクタ接続部に接続された第１のバラクタ（１２）と、
カソード接続部が第３のトランジスタ（２６）のソース接点即ちエミッタ接続部、及び第４のトランジスタ（２８）のドレイン接点即ちコレクタ接続部に接続された第２のバラクタ（１４）とを備えることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記第２のトランジスタ（２４）のソース接点即ちエミッタ接続部と前記第４のトランジスタ（２８）のソース接点即ちエミッタ接続部とが互いに接続されるとともに、少なくとも１つの電流源（２０）に接続されることを特徴とする請求項２に記載の回路装置。
【請求項４】
前記第１のトランジスタ（２２）のゲート接点即ち基準接続部と前記第３のトランジスタ（２６）のゲート接点即ち基準接続部とが互いに接続されるとともに、バイアス電圧（Ｖｂｉａｓ）がこれらに印加され、
第１のトランジスタ（２２）のドレイン接点即ちコレクタ接続部と第３のトランジスタ（２６）のドレイン接点即ちコレクタ接続部とは、電圧制御発振器（１０）の出力信号（Ｖｅ）を提供することを特徴とする請求項２又は３に記載の回路装置。
【請求項５】
前記較正済み作動信号（Ｖｂｂ）は、前記電圧制御発振器（１０）の前記第１のバラクタ（１２）のアノード接続部、及び前記電圧制御発振器（１０）の前記第２のバラクタ（１４）のアノード接続部へ印加されることを特徴とする請求項２乃至４のいずれか一項に記載の回路装置。
【請求項６】
前記基準発振器（３０）は、
アノード接続部へ基準電位（ＧＮＤ）、特に、アース電位又は接地電位又はゼロ電位が印加される第１のバラクタ（３２）と、
アノード接続部へ基準電位（ＧＮＤ）が印加される第２のバラクタ（３４）と、  アノード接続部へ前記基準電位（ＧＮＤ）が印加される第３のバラクタ（３６）と、
アノード接続部へ前記基準電位（ＧＮＤ）が印加される第４のバラクタ（３８）とを備え、
前記第１のバラクタ（３２）のカソード接続部と前記第２のバラクタ（３４）のカソード接続部とが互いに接続されるとともに、第１のトランジスタ（４２）のソース接点即ちエミッタ接続部、及び第２のトランジスタ（４４）のドレイン接点即ちコレクタ接続部に接続され、前記第３のバラクタ（３６）のカソード接続部及び前記第４のバラクタ（３８）のカソード接続部が互いに接続されるとともに、第３のトランジスタ（４６）のソース接点即ちエミッタ接続部、及び第４のトランジスタ（４８）のドレイン接点即ちコレクタ接続部に接続されることを特徴とする請求項１乃至５のいずれか一項に記載の回路装置。
【請求項７】
前記第２のトランジスタ（４４）のソース接点即ちエミッタ接続部と前記第４のトランジスタ（４８）のソース接点即ちエミッタ接続部とは、互いに接続されるとともに、少なくとも１つの電流源（４０）に接続されることを特徴とする請求項６に記載の回路装置。
【請求項８】
前記第１のトランジスタ（４２）のゲート接点即ち基準接続部及び前記第３のトランジスタ（４６）のゲート接点即ち基準接続部は、互いに接続され、且つバイアス電圧（Ｖｂｉａｓ）が前記第１のトランジスタ（４２）のゲート接点即ち基準接続部及び前記第３のトランジスタ（４６）のゲート接点即ち基準接続部に印加され、
前記第１のトランジスタ（４２）のドレイン接点即ちコレクタ接続部及び前記第３のトランジスタ（４６）のドレイン接点即ちコレクタ接続部は、前記基準発振器（３０）の出力信号（Ｖｒ）を提供することを特徴とする請求項６又は７に記載の回路装置。
【請求項９】
前記較正発振器（５０）は、
アノード接続部へ前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第１の（Ｖｃｍ）及び前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第２の（Ｖｃｍ−）が印加される第１のバラクタ（５２）と、
アノード接続部へ前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第１の調整信号（Ｖｃｍ）及び第３の（Ｖｃｍ＋）が印加される第２のバラクタ（５４）と、
アノード接続部へ前記第１の調整信号（Ｖｃｍ）と前記第２の調整信号（Ｖｃｍ−）が印加される第３のバラクタ（５６）と、
アノード接続部へ前記第１の調整信号（Ｖｃｍ）と前記第３の調整信号（Ｖｃｍ＋）が印加される第４のバラクタ（５８）とを備え、
前記第１のバラクタ（５２）のカソード接続部及び前記第２のバラクタ（５４）のカソード接続部が互いに接続されるとともに、前記第１のトランジスタ（６２）のソース接点即ちエミッタ接続部、及び前記第２のトランジスタ（６４）のドレイン接点即ちコレクタ接続部と接続され、
前記第３のバラクタ（５６）のカソード接続部及び前記第４のバラクタ（５８）のカソード接続部が互いに接続されるとともに、第３のトランジスタ（６６）のソース接点即ちエミッタ接続部、及び第４のトランジスタ（６８）のドレイン接点即ちコレクタ接続部と接続されることを特徴とする請求項１乃至８のいずれか一項に記載の回路装置。
【請求項１０】
前記第２のトランジスタ（６４）のソース接点即ちエミッタ接続部と前記第４のトランジスタ（６８）のソース接点即ちエミッタ接続部とは、互いに接続されるとともに、少なくとも１つの電流源（６０）に接続されることを特徴とする請求項９に記載の回路装置。
【請求項１１】
前記第１のトランジスタ（６２）のゲート接点即ち基準接続部及び前記第３のトランジスタ（６６）のゲート接点即ち基準接続部は、互いに接続され、且つバイアス電圧（Ｖｂｉａｓ）が前記第１のトランジスタ（６２）のゲート接点即ち基準接続部及び前記第３のトランジスタ（６６）のゲート接点即ち基準接続部に印加され、
前記第１のトランジスタ（６２）のドレイン接点即ちコレクタ接続部及び前記第３のトランジスタ（６６）のドレイン接点即ちコレクタ接続部は、前記較正発振器（５０）の出力信号（Ｖｃ）を提供することを特徴とする請求項９又は１０に記載の回路装置。
【請求項１２】
第１の較正済み作動信号（Ｖｂｂ）が前記第１の調整信号（Ｖｃｍ）に対応し、特に、前記第１の調整信号（Ｖｃｍ）を構成し、
第２の較正済み作動信号（Ｖｂｂ）が前記第２の調整信号（Ｖｃｍ−）に対応し、特に、前記第２の調整信号（Ｖｃｍ−）を構成し、
第３の較正済み作動信号（Ｖｂｂ）が前記第３の調整信号（Ｖｃｍ＋）に対応し、特に、前記第３の調整信号（Ｖｃｍ＋）を構成することを特徴とする請求項９乃至１１のいずれか一項に記載の回路装置。
【請求項１３】
電圧制御発振器（１０）に提供される少なくとも１つの作動信号（Ｖｂｂ）を較正するための方法であって、
少なくとも１つの較正発振器（５０）及び前記較正発振器（５０）と関連する少なくとも１つの基準発振器（３０）のクロックサイクル（Ｎ）の各数が前記較正発振器（５０）及び前記基準発振器（３０）の下流に配置された少なくとも１つのクロックカウンタ（７０）によってカウントされ、これら２つのクロックサイクル（Ｎ）の数の差から生じるクロックエラー（ＤＥ）が集積され、
前記クロックエラー（ＤＥ）が前記クロックカウンタ（７０）の下流に配置された少なくとも１つのデジタル／アナログ変換器（９０）によってアナログ調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）に変換され、前記アナログ調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）から前記較正済み作動信号（Ｖｂｂ）が導出されることを特徴とする方法。
【請求項１４】
第１の較正済み作動信号（Ｖｂｂ）が前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第１の（Ｖｃｍ）に対応し、特に、前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第１の（Ｖｃｍ）を構成し、
第２の較正済み作動信号（Ｖｂｂ）が前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第２の（Ｖｃｍ−）に対応し、特に、前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第２の（Ｖｃｍ−）を構成し、
第３の較正済み作動信号（Ｖｂｂ）が前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第３の（Ｖｃｍ＋）に対応し、特に、前記調整信号（Ｖｃｍ，Ｖｃｍ−，Ｖｃｍ＋）の第３の（Ｖｃｍ＋）を構成することを特徴とする請求項１３に記載の方法。