(57)【特許請求の範囲】
【請求項１】
基準となる周波数信号と帰還信号の位相差を検出する位相検出回路および該位相検出回路で検出された位相差に応答して電圧を発生するチャージポンプおよびフィルタ容量、該フィルタ容量の電圧に基づいて複数の周波数帯で発振動作可能に構成された発振回路を備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路であって、
上記発振回路の制御電圧として所定の直流電圧を供給可能な固定電圧供給手段と、
上記発振回路の発振周波数を測定可能な周波数カウンタと、
上記周波数カウンタを兼用されるように構成され、上記発振回路と上記位相比較回路との間に設けられ、上記発振回路からの発振信号を分周し上記位相比較回路へ供給するカウンタ回路と、
上記周波数カウンタにより上記発振回路の各周波数帯ごとに測定された周波数情報を記憶する記憶手段と、
上記ＰＬＬ回路を開ループにした状態で上記固定電圧供給手段からの直流電圧により上記発振回路を発振動作させてその周波数を該発振回路の各周波数帯ごとに測定して上記記憶手段に記憶させる制御回路と
を備えていることを特徴とする通信用半導体集積回路。
【請求項２】
上記記憶手段に記憶されている測定周波数情報と上記指定された周波数情報とを比較して上記発振回路の発振周波数帯を指定する信号を生成する周波数帯決定回路とを備え、
上記制御回路は、上記ＰＬＬ回路を開ループにした状態で上記固定電圧供給手段からの直流電圧により上記発振回路を発振動作させてその周波数を該発振回路の各周波数帯ごとに測定して上記記憶手段に記憶させておいて、上記ＰＬＬ回路を閉ループにして動作させる際に上記周波数帯決定回路からの信号に基づいて上記指定された発振周波数帯で上記発振回路を発振動作させるように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
上記周波数カウンタは、上記基準となる周波数信号の１周期もしくはその整数倍の期間内における上記発振回路の発振周波数を測定することを特徴とする請求項１または２に記載の通信用半導体集積回路。
【請求項４】
上記カウンタ回路は、分周比を切り替え可能な分周回路と、上記発振回路が出力すべき信号の周波数を上記基準となる周波数信号の周波数で割りさらにそれを上記分周回路の一方の分周比で割った商に相当する値を計数可能な第１のプログラマブルカウンタと、前記割り算の余りに相当する値を計数可能な第２のプログラマブルカウンタとを含み、
上記記憶回路には上記第１のプログラマブルカウンタにより計数された値が記憶されるように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項５】
上記周波数帯決定回路は、上記記憶手段に記憶されている測定周波数情報と上記第１のプログラマブルカウンタと第２のプログラマブルカウンタに設定される周波数情報とを比較して上記発振回路の発振周波数帯を指定する信号を生成することを特徴とする請求項４に記載の通信用半導体集積回路。
【請求項６】
上記ＰＬＬ回路から出力される発振信号もしくはそれを分周した信号と受信信号とを合成することにより復調された信号を得るミキサを有することを特徴とする請求項１〜５のいずれかに記載の通信用半導体集積回路。
【請求項７】
上記ＰＬＬ回路から出力される発振信号もしくはそれを分周した信号と送信信号とを合成することにより周波数差に相当する周波数の信号を得る第２のミキサを有することを特徴とする請求項６に記載の通信用半導体集積回路。
【請求項８】
基準となる周波数信号と帰還信号の位相差を検出する位相検出回路および該位相検出回路で検出された位相差に応答して電圧を発生するチャージポンプおよびフィルタ容量、該フィルタ容量の電圧に基づいて複数の周波数帯で発振動作可能に構成された発振回路を備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路と、
上記発振回路の制御電圧として所定の直流電圧を供給可能な固定電圧供給手段と、
上記発振回路の発振周波数を測定可能な周波数カウンタと、
上記周波数カウンタを兼用されるように構成され上記発振回路と上記位相比較回路との間に設けられ上記発振回路からの発振信号を分周し上記位相比較回路へ供給するするカウンタ回路と、
上記周波数カウンタにより上記発振回路の各周波数帯ごとに測定された周波数情報を記憶する記憶手段と、
上記ＰＬＬ回路を開ループにした状態で上記固定電圧供給手段からの直流電圧により上記発振回路を発振動作させてその周波数を該発振回路の各周波数帯ごとに測定して上記記憶手段に記憶させる制御回路と、
上記記憶手段に記憶されている測定周波数情報と上記指定された周波数情報とを比較して上記発振回路の発振周波数帯を指定する信号を生成する周波数帯決定回路とを備え、
上記制御回路は、上記ＰＬＬ回路を開ループにした状態で上記固定電圧供給手段からの直流電圧により上記発振回路を発振動作させてその周波数を該発振回路の各周波数帯ごとに測定して上記記憶手段に記憶させておいて、上記ＰＬＬ回路を閉ループにして動作させる際に上記周波数帯決定回路からの信号に基づいて上記指定された発振周波数帯で上記発振回路を発振動作させるように構成された通信用半導体集積回路と、
該通信用半導体集積回路によって所望の周波数までダウンコンバートされた受信信号からデータを抽出したり送信データをＩ，Ｑ信号に変換したりするベースバンド回路と、
を含む無線通信システムであって、
上記指定された周波数情報は、上記ベースバンド回路から上記通信用半導体集積回路へ与えられるように構成されてなることを特徴とする無線通信システム。
【請求項９】
少なくとも９００ＭＨｚ帯のＧＳＭ方式を含む２以上の周波数帯を使用した通信方式に従った送受信が可能に構成されていることを特徴とする請求項８に記載の無線通信システム。
【請求項１０】
複数の発振周波数帯で発振可能に構成された発振回路と、
上記発振回路の出力信号と基準となる周波数信号の位相差を検出する位相検出回路と、
上記位相検出回路の出力に応じて電圧を生成するチャージポンプ及び上記電圧を受けるフィルタと、
を備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路であって、
上記発振回路の制御電圧として所定の直流電圧を供給可能な固定電圧供給手段と、
上記発振回路の上記出力信号の周波数を測定可能な周波数カウンタと、
上記周波数カウンタを兼用されるように構成され、上記発振回路と上記位相比較回路との間に設けられ、上記発振回路からの発振信号を分周し上記位相比較回路へ供給する分周回路と、
上記ＰＬＬ回路を、上記フィルタ容量に上記固定電圧供給手段からの直流電圧を供給する開ループの状態で、上記発振回路を発振動作させてその周波数を該発振回路の各周波数帯ごとに上記周波数カウンタ回路で測定し、上記周波数カウンタ回路の出力である測定周波数情報と上記指定された周波数情報とを比較して上記発振回路の発振周波数帯を指定する信号を生成する周波数帯決定手段と、
を備えていることを特徴とする通信用半導体集積回路。
【請求項１１】
上記周波数帯決定手段は、
上記ＰＬＬ回路を、上記固定電圧供給手段からの直流電圧により上記発振回路を発振動作させる開ループにした状態で動作させ、その周波数を該発振回路の各周波数帯ごとに測定し、
上記ＰＬＬ回路を、上記フィルタ容量に上記チャージポンプより上記電圧を供給する閉ループにした状態で動作させる際に、上記周波数帯決定手段からの信号に基づいて上記指定された発振周波数帯で上記発振回路を発振動作させるように構成されていることを特徴とする請求項１０に記載の通信用半導体集積回路。
【請求項１２】
上記周波数帯決定手段は、
上記周波数カウンタにより上記発振回路の各周波数帯ごとに測定された上記測定周波数情報を記憶する記憶手段と、
上記記憶手段に記憶されている測定周波数情報と上記指定された周波数情報とを比較して上記発振回路の発振周波数帯を指定する信号を生成するバンド決定回路と、
から成ることを特徴とする請求項１１に記載の通信用半導体集積回路。
【請求項１３】
上記周波数カウンタは、上記基準となる周波数信号の１周期もしくはその整数倍の期間内における上記発振回路の発振周波数を測定することを特徴とする請求項１０または１１に記載の通信用半導体集積回路。
【請求項１４】
上記分周回路は、
分周比を切り替え可能な可変分周回路と、
上記発振回路が出力すべき信号の周波数を上記基準となる周波数信号の周波数で割りさらにそれを上記可変分周回路の一方の分周比で割った商に相当する値を計数可能な第１のプログラマブルカウンタと、
前記割り算の余りに相当する値を計数可能な第２のプログラマブルカウンタとを含み、
上記記憶手段には上記第１のプログラマブルカウンタにより計数された値が記憶されるように構成されていることを特徴とする請求項１２に記載の通信用半導体集積回路。
【請求項１５】
上記周波数帯決定手段は、
上記記憶手段に記憶されている測定周波数情報と上記第１のプログラマブルカウンタと第２のプログラマブルカウンタに設定される周波数情報とを比較して上記発振回路の発振周波数帯を指定する信号を生成することを特徴とする請求項１４に記載の通信用半導体集積回路。
【請求項１６】
上記ＰＬＬ回路から出力される発振信号もしくはそれを分周した信号と受信信号とを合成することにより復調された信号を得るミキサを有することを特徴とする請求項１０〜１５のいずれかに記載の通信用半導体集積回路。
【請求項１７】
上記ＰＬＬ回路から出力される発振信号もしくはそれを分周した信号と送信信号とを合成することにより周波数差に相当する周波数の信号を得る第２のミキサを有することを特徴とする請求項１６に記載の通信用半導体集積回路。
【請求項１８】
複数の発振周波数帯で発振可能に構成された発振回路と、
上記発振回路の出力信号と基準周波数信号の位相差を検出する位相検出回路と、
上記位相検出回路の出力に応じて電圧を生成するチャージポンプ（１５）及び上記電圧を受けるフィルタと、
を備え、指定された周波数情報に応じた周波数の発振信号を出力可能なＰＬＬ回路を含む通信用半導体集積回路であって、
上記発振回路の制御電圧として所定の直流電圧を供給可能な固定電圧供給手段と、
上記発振回路の上記出力信号の周波数を測定可能な周波数カウンタと、
上記周波数カウンタを兼用されるように構成され、上記発振回路と上記位相比較回路との間に設けられ、上記発振回路からの発振信号を分周し上記位相比較回路へ供給する分周回路と、
上記ＰＬＬ回路を、上記フィルタ容量に上記固定電圧供給手段からの直流電圧を供給する開ループの状態で、上記発振回路を発振動作させてその周波数を該発振回路の各周波数帯ごとに上記周波数カウンタ回路で測定し、上記周波数カウンタ回路の出力である測定周波数情報と上記指定された周波数情報とを比較して上記発振回路の発振周波数帯を指定する信号を生成する周波数帯決定手段と、
を備え、
上記周波数帯決定手段は、上記ＰＬＬ回路を開ループにした状態で上記固定電圧供給手段からの直流電圧により上記発振回路を発振動作させてその周波数を該発振回路の各周波数帯ごとに測定し、上記ＰＬＬ回路を、上記フィルタ容量に上記チャージポンプからの上記電圧を供給する閉ループにして動作させる際に上記周波数帯決定手段からの信号に基づいて上記指定された発振周波数帯で上記発振回路を発振動作させるように構成されている通信用半導体集積回路と、
該通信用半導体集積回路によって所望の周波数までダウンコンバートされた受信信号からデータを抽出したり送信データをＩ，Ｑ信号に変換したりするベースバンド回路と、
を含む無線通信システムであって、
上記指定された周波数情報は、上記ベースバンド回路から上記通信用半導体集積回路へ与えられるように構成されてなることを特徴とする無線通信システム。
【請求項１９】
少なくとも９００ＭＨｚ帯のＧＳＭ方式を含む２以上の周波数帯を使用した通信方式に従った送受信が可能に構成されていることを特徴とする請求項１８に記載の無線通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＶＣＯ（電圧制御発振器）を備え発振周波数が切替え可能なＰＬＬ（フェーズ・ロックド・ループ）回路に適用して有効な技術に関し、例えば複数バンドの信号を送受信可能な携帯電話機などの移動体通信装置において受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路およびそれを備えた高周波用半導体集積回路および無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてＰＬＬ回路が用いられている。従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for Mobile Communication）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
【０００３】
【発明が解決しようとする課題】
ところが、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal Communication System）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。
このような複数のバンドに対応できる携帯電話機に使用される送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＬＳＩと称する）には、部品点数の低減という観点からダイレクトコンバージョン方式が有効である。しかしながら、ダイレクトコンバージョン方式は、複数のバンドに対応することが比較的容易ではあるが、ＶＣＯの発振可能な周波数範囲を広くなる。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧の感度が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。
【０００４】
一方、部品点数の低減には、従来一般に高周波ＬＳＩとは別個のモジュールとして提供されていたＶＣＯを、高周波ＬＳＩと同一の半導体チップ上に形成することが有効である。しかしながら、オンチップＶＣＯとした場合には、製造上の理由から発振周波数の絶対値のばらつきが大きくなるので、製造後に発振周波数を調整する機能が不可欠となる。そして、このばらつきの調整を従来の半導体集積回路に用いられている一般的なマスクオプションやボンディングワイヤオプションによるトリミングで行なおうとすると、コストアップが避けられなくなる。
【０００５】
この発明の目的は、複数のバンドに対応するためＶＣＯの発振可能な周波数範囲を広くしても、ＶＣＯの制御電圧の感度が高くならず外来ノイズや電源電圧変動による影響を受けにくいＰＬＬ回路を備えた通信用半導体集積回路（高周波ＬＳＩ）を提供することにある。  この発明の他の目的は、ＶＣＯの発振周波数のばらつきを内部回路で自動的に補正することができる通信用半導体集積回路を提供することにある。
この発明のさらに他の目的は、複数の周波数帯の信号による通信が可能であり、しかもＶＣＯを同一の半導体チップ上に形成することができ、これによって部品点数を削減することができる通信用半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【０００６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、ＰＬＬ回路を構成する発振回路を複数のバンドで動作可能に構成し、発振回路の制御電圧を所定の値に固定した状態で各バンドでの発振回路の発振周波数を測定して記憶回路に記憶しておいて、ＰＬＬ動作時に与えられるバンド指定用の設定値と上記記憶しておいた周波数の測定値とを比較して、その比較結果から実際に発振回路において使用するバンドを決定するように構成したものである。ここで、望ましくは、上記発振周波数の測定時間に基準発振信号の周期を用いる。また、さらに望ましくは、上記発振周波数の測定に、ＰＬＬ回路にもともと備わっている分周回路として動作するカウンタを共用する。
【０００７】
上記した手段によれば、発振回路の感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｃ）を緩やかにすることができるため、ノイズに強いＰＬＬ回路が得られるとともに、予め指定バンド値と発振回路のバンドとを１対１で対応させておく必要がなく、測定によって分かった実際の特性に基づいて各指定バンド値に対応しているものを選択すればよく、これによって発振回路の周波数の合わせ込みが不要となる。
【０００８】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
図１には、本発明を適用した自動的に周波数帯を選択可能なＰＬＬ回路の第１の実施例が示されている。図において、１０はＶＣＯ（電圧制御発振器）、１１は水晶発振子を使用した精度の高い周波数で発振する基準発振回路（ＴＣＸＯ）、１２はＶＣＯ１０の発振信号φvcoを１／Ｎに分周する可変分周回路、１３は基準発振回路１１の基準発振信号φrefを１／Ｒに分周する固定分周回路、１４は分周回路１２と１３で分周された信号の位相を比較し位相差に応じた電圧ＵＰ，ＤＯＷＮを出力する位相比較器、１５はチャージポンプ、１６はループフィルタであり、チャージポンプ１５によってループフィルタ１６の容量素子がチャージアップされて上記ＶＣＯ（電圧制御発振器）１０の制御電圧Ｖｃとして出力され、ＰＬＬループが構成されている。
可変分周回路１２は外部から設定される設定値に応じた任意の分周比ＮでＶＣＯ１０の発振信号を１／Ｎに分周することが可能であり、この可変分周回路１２で分周された信号の周波数が基準発振回路１１の基準発振信号φrefを固定分周回路１３で１／Ｒ分周された信号の周波数とが一致するようにＶＣＯの発振周波数が制御される。ここまでの構成は従来の一般的なＰＬＬ回路と同様な構成である。
【０００９】
この実施例のＰＬＬ回路は、図１に示されているように、チャージポンプ１５とループフィルタ１６との間に、チャージポンプ１５からの電圧Ｖｃの代わりに所定の直流電圧ＶDCをループフィルタ１６に供給可能なスイッチＳＷと、ＶＣＯ１０の発振信号を計数する周波数カウンタ１７と、該周波数カウンタ１７により計数された値を記憶するレジスタなどからなる記憶回路１８と、該記憶回路１８に記憶されている周波数値と外部から可変分周回路１２に設定される設定値Ｎとを比較してＶＣＯ１０のバンド切り替え信号ＢＣを生成する使用バンド決定回路１９と、スイッチＳＷ、周波数カウンタ１７、記憶回路１８、使用バンド決定回路１９を制御する制御回路（後述の図４のブロック２０や図６のブロック２９０参照）が設けられている。直流電圧ＶDCは、制御電圧Ｖｃの有効可変範囲内であればどのような電圧値であってもよい。一般には、制御電圧Ｖｃの可変範囲の上限値または下限値が選択される。直流電圧ＶDCは、周波数測定中、バンドを切り替えても同一の値とされる。
【００１０】
ＶＣＯ１０は、例えばＬＣ共振回路を用いたコルピッツ型発振回路で構成されるとともに、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられており、そのスイッチ素子を上記バンド切り替え信号ＢＣで選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＶＣＯ１０は可変容量素子としてバリキャップダイオードを有しており、上記ループフィルタ１６からの制御電圧Ｖｃによってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化される。
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｃによるバリキャップダイオードの容量値の変化のみで行なおうとすると、図２（Ａ）のように、Ｖｃ−ｆvco特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｃ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｃに僅かなノイズがのっただけでＶＣＯの発振周波数ｆvco（φvco）が大きく変化してしまう。
【００１１】
そこで、この実施例のＶＣＯ１０は、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替え信号ＢＣで使用する容量素子をｎ段階に切り替えてＣの値を変化させることで、図２（Ｂ）のように、複数のＶｃ−ｆvco特性線に従った発振制御を行なえるように構成したものである。しかも、この実施例では、周波数カウンタ１７と記憶回路１８と使用バンド決定回路１９とを設けたことにより、従来のＰＬＬ回路で行なわれている周波数の合わせ込みという調整作業が不要になっている。
すなわち、従来のＰＬＬ回路では、例えば図２（Ｂ）のような複数のＶｃ−ｆvco特性線を有するＶＣＯを構成する場合にも、ＶＣＯを動作させて周波数を測定し各複数のＶｃ−ｆvco特性線が所定の初期値と所定の傾きとなるように、周波数の合わせ込みを行なっていた。これに対し、本実施例のＰＬＬ回路は、予めスイッチＳＷを切り替えて所定の直流電圧ＶDCをＶＣＯ１０に印加して各バンドでの周波数を測定して記憶回路１８に記憶しておき、実際の使用に際しては、外部から可変分周回路１２に与えられる指定バンドに応じた設定値Ｎと記憶回路１８に記憶されている測定値を比較して、その指定バンドの周波数範囲をカバーできるものを、図２（Ｂ）のような複数のＶｃ−ｆvco特性線の中から選んでその特性線に従って発振制御動作するように、ＶＣＯの切り替え（容量素子の切り替え）を行なうようにする。
【００１２】
このような方式によれば、予めカバーしたい周波数範囲よりもばらつきを考慮した分だけ少し広めの範囲をカバーするとともに、図２（Ｂ）のようにｎ段階のＶｃ−ｆvco特性線を隣接するもの同士で少しずつ（望ましくは半分ずつ）周波数範囲が重なるようにＶＣＯを設計しておけば、必ず指定されたバンドをカバーできる特性線が存在することになる。従って、測定によって分かった実際の特性に基づいて、各指定バンドに対応しているものを選択すればよく、周波数の合わせ込みが不要となるとともに、予め使用バンドとＶＣＯの切り替え状態とを１対１で対応させておく必要がない。
【００１３】
さらに、この実施例においては、ＶＣＯ１０の発振周波数の測定の際に、基準発振信号φrefを１／Ｒに分周した信号φref’で周波数カウンタ１７の計数動作の開始と終了を制御してφref’の１周期だけ周波数カウンタ１７を計数動作させることにより、面倒な演算動作を不要にしている。すなわち、本来ＶＣＯ１０の発振周波数を正確に知るには、ＶＣＯ１０の１秒間のクロック数をカウンタで計数するか、所定期間計数して１秒間の周波数に換算する演算が必要であるが、図１のＰＬＬ回路のように、ＶＣＯ１０の発振信号φvcoを１／Ｎに分周する可変分周回路１２がある場合、各バンドにおけるφref’の１周期間の周波数カウンタ１７の計数値を記憶しておけば、こられの計数値と外部から可変分周回路１２に供給される設定値Ｎを比較するだけで、ＶＣＯ１０をどのＶｃ−ｆvco特性線で動作させるべきか決定することができる。
【００１４】
仮に、ある直流電圧ＶDCであるバンドｉを選択して発振動作したＶＣＯ１０の発振信号φvcoｉをφref’の１周期間だけ周波数カウンタ１７で計数したときの値がＭｉであるとすると、φref’の周期ＴはＴ＝１／ｆref’であるので、発振信号φvcoｉの周波数ｆvcoｉは、次式（１）
ｆvcoｉ＝Ｍｉ／Ｔ＝Ｍｉ・ｆref’    ……式（１）
で表わせる。一方、可変分周回路１２にＮが設定されてＰＬＬ回路がフィードバック動作したときのＶＣＯ１０の発振信号φvcoは、次式（２）
φvco＝Ｎ・ｆref’    ……式（２）
で表わせる。従って、式（１）と式（２）より、Ｎに近いＭｉとなるバンドｉを選択してやれば、ＶＣＯ１０を所望の周波数で発振させることができることが分かる。
【００１５】
これにより、バンド決定回路１９は、外部から可変分周回路１２に設定される値Ｎと記憶回路１８に記憶されている計数値Ｍｉとを比較するコンパレータとこのコンパレータの判定結果の排他的論理和をとる回路とから、比較的容易に構成できることが分かる。ここで、バンド決定回路１９による決定結果を短時間に得るには、図３に示すように、ＶＣＯ１０が切り替え可能なバンド数ｎに応じた数のコンパレータＣＭＰ１〜ＣＭＰｎと、（ｎ−１）個のイクスクルーシブＯＲゲートＥＯＧ１〜ＥＯＧｎ−１とを設けてやればよい。この回路に従うと、比較結果がロウレベルからハイレベルになる境界のイクスクルーシブＯＲゲートの出力のみハイレベルになるので、このゲートの出力に対応したバンドを選択してやれば良い。また、時間的に余裕があるならば、コンパレータとその判定結果を保持するラッチ回路とイクスクルーシブＮＯＲゲートをそれぞれ１つずつ設けて、それらを時分割で動作させるように構成しても良い。
【００１６】
次に、本発明を適用したＰＬＬ回路の第２の実施例を、図４を用いて説明する。なお、図１と同一もしくは相当する回路ブロックには同一の符号を付して重複した説明は省略する。
この実施例のＰＬＬ回路は、第１の実施例における可変分周回路１２の代わりに、ＶＣＯ１０の発振信号を分周するプリスケーラ２１と、プリスケーラ２１で分周された信号をさらに分周する第１カウンタ２２Ｎと第２カウンタ２２Ａとからなるモジュロカウンタ２２を設けるとともに、第１カウンタ２２Ｎを第１の実施例における周波数カウンタ１７と兼用させるようにしたものである。
プリスケーラ２１とモジュロカウンタ２２とを組み合わせることにより、分周回路全体をコンパクトに構成することができる。すなわち、プリスケーラ２１は固定カウンタであるためこれをＥＣＬ回路で構成してスピードアップを図って高い周波数の信号を計数し、この高速のプリスケーラ２１で分周された信号をスピードの点でＥＣＬよりも劣るが高集積化が可能なＣＭＯＳ回路で構成されたモジュロカウンタ２２で計数することで、所望の性能を有しかつ占有面積の小さな分周回路を実現することができる。
【００１７】
プリスケーラ２１とモジュロカウンタ２２による分周の仕方は既に公知の技術である。プリスケーラ２１は、例えば１／６４分周と１／６５分周のように、分周比の異なる２種類の分周が可能に構成されており、第２カウンタ２２Ａのカウント終了信号で切り替えが行なわれる。第１カウンタ２２Ｎと第２カウンタ２２Ａはプログラマブルカウンタで、第１カウンタ２２Ｎには、所望の周波数（出力として得たいＶＣＯの発振周波数ｆvco）を基準発振信号φref’の周波数ｆref’とプリスケーラ２１の第１の分周比（実施例では６４）とで割り算したときの整数部が、また第２カウンタ２２Ａには、その余り（ＭＯＤ）が設定され、その設定された値を計数するとカウントを終了し、再度設定値のカウントを行なう。具体的には、例えば基準発振信号φref’の周波数ｆref’が４００ｋＨｚで、所望のＶＣＯの発振周波数ｆvcoが３７８９．６ＭＨｚの場合を考えると、３７８９．６÷０．４÷６４＝１４８余り２であるので、第１カウンタ２２Ｎに設定される値Ｎは「１４８」で、第２カウンタ２２Ａに設定される値Ａは「２」である。このような値が設定された状態でプリスケーラ２１とモジュロカウンタ２２が動作すると、プリスケーラ２１は先ず１／６４分周動作をし、その出力を第２カウンタ２２Ａが設定値の「２」まで計数すると、第２カウンタ２２Ａからカウント終了信号ＭＣが出力され、この信号ＭＣによってプリスケーラ２１の動作が切り替えられ、再び第２カウンタ２２Ａが設定値の「２」を計数するまでプリスケーラ２１は１／６５分周で動作する。
【００１８】
このような動作をすることによって、モジュロカウンタ２２は整数比でなく、小数部を有する比で分周を行なうことができるようになる。実施例のＰＬＬ回路は、第１カウンタ２２Ｎの出力の周波数が基準発振信号φref’の周波数ｆref’（４００ｋＨｚ）と一致するようにフィードバックがかかってＶＣＯ１０が発振制御されるため、第１カウンタ２２Ｎに設定される値Ｎが「１４８」で、第２カウンタ２２Ａに設定される値Ａが「２」である上記具体例の場合には、ＶＣＯ１０の発振周波数ｆvcoは、
ｆvco＝（６４×１４８＋２）×ｆref’＝９４７４×４００＝３７８９６００
より、３７８９．６ＭＨｚとなる。
なお、第１カウンタ２２Ｎと第２カウンタ２２Ａは実際にはバイナリカウンタで構成されるので、第１カウンタ２２Ｎに設定される値Ｎと第２カウンタ２２Ａに設定される値Ａは、バイナリコードで与えられる。この実施例では、特に制限されるものでないが、ＰＬＬ動作時には第１カウンタ２２Ｎは９ビットカウンタとして、また第２カウンタ２２Ａは６ビットカウンタとして動作するため、第１カウンタ２２Ｎに設定される値は９ビットコードＮ８〜Ｎ０で、また第２カウンタ２２Ａに設定される値は、６ビットコードＡ５〜Ａ０で与えられるようにされる。
【００１９】
さらに、この実施例では、第１カウンタ２２Ｎは周波数の測定時には１１ビットのカウンタとして動作できるように構成されている。ＶＣＯ１０は１６バンドすなわち１６段階で発振周波数を切り替えることができるように構成され、記憶回路１８にはこの１６バンドのそれぞれについて測定された周波数を記憶するため１６個のレジスタＲＥＧ０〜ＲＥＧ１５が設けられている。また、使用バンド決定回路１９は、記憶回路１８のレジスタＲＥＧ０〜ＲＥＧ１５に記憶されている値と第１カウンタ２２Ｎに設定される９ビットコードＮ８〜Ｎ０および第２カウンタ２２Ａに設定される６ビットコードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４とを比較する１１ビットのコンパレータを備え、ＶＣＯ１０に対するバンド切り替え信号ＢＣとして４ビットのコードＶＢ３〜ＶＢ０を出力するように構成されている。
【００２０】
制御回路２０は、周波数測定時には、ＶＣＯ１０に対して１６個のバンドを順番に選択するように切り替え信号ＢＣを生成して出力する。さらに、制御回路２０は、周波数測定時には、第１カウンタ２２Ｎを１１ビットのカウンタとして動作させるとともに基準発振信号φref’の１周期ではなく例えば４周期のような第１実施例よりも長い期間におけるクロック数を計数するように第１カウンタ２２Ｎを制御する。また、制御回路２０は、周波数測定時には、第２カウンタ２２Ａの動作を停止させ、プリスケーラ２２の分周比の切り替えが行なわれないように制御する。これによって、周波数測定時には、プリスケーラ２２は１／６４のみの分周動作を行なうようにされる。
【００２１】
この実施例において、周波数測定時に基準発振信号φref’の１周期ではなく４周期にわたって計数動作させるようにしているのは、測定精度を高くするためである。すなわち、プリスケーラ２１が設けられていることによって、φref’の１周期の測定でカウンタ２２Ｎにおいて生じる最大誤差つまりφref’の１周期の測定でカウンタ２２Ｎが１パルスカウントエラーを起こしたとすると、そのときの誤差はプリスケーラ２１の分周比である６４倍に拡大される。そのため、基準発振信号φref’が４００ｋＨｚの場合にはカウンタ２２Ｎの最大誤差は２５．６ＭＨｚ（＝４００ｋＨｚ×６４）であるが、４周期の測定でカウンタ２２Ｎにおいて生じる誤差は１／４の約６．４ＭＨｚに低減される。
【００２２】
周波数測定時に第１カウンタ２２Ｎによって計数された１１ビットの計数値は記憶回路１８のいずれかのレジスタに格納される。そして、この格納された値は、ＰＬＬ動作時には、上位８ビットが整数部とみなされて使用バンド決定回路１９において、外部から供給される第１カウンタ２２Ｎの設定コードＮ８〜Ｎ０と比較される。また、記憶回路１８のレジスタに格納された値のうち下位２ビットは小数部とみなされて使用バンド決定回路１９において、外部から供給される第２カウンタ２２Ａの設定コードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４と比較される。そして、記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０およびＡ５，Ａ４との比較結果からＶＣＯ１０の使用バンドが決定され、そのバンドを選択するようなバンド切り替えコードＶＢ３〜ＶＢ０が生成されてＶＣＯ１０に供給される。ＶＣＯ１０は、ＧＳＭのような通信システムに使用されるＰＬＬ回路の場合には、各バンドがＧＳＭのチャンネル間隔に応じて例えば４００ｋＨｚのような間隔に設定される。
【００２３】
以下、この実施例のＰＬＬ回路における制御回路２０による周波数測定動作の手順を、図５のフローチャートを用いて説明する。
制御回路２０は、ＲＦＶＣＯの周波数測定が開始されると、先ずスイッチＳＷを切り替えてループフィルタ１６に直流電圧ＶDCを供給する（ステップＳ１）。そして、ループフィルタ１６の電圧Ｖｃが安定し、ＶＣＯ１０の発振周波数が安定するのを待つ（ステップＳ２）。次に、プリスケーラ２１の分周比を１／６４に固定するとともに、第１カウンタ２２Ｎが１１ビットカウンタとして動作するように設定する（ステップＳ３）。それから、選択バンドを示すポインタを参照してＶＣＯ１０のバンドを選択するコードＶＢ３〜ＶＢ０を出力する（ステップＳ４）。ここで、最初に選択されるバンドは、例えば周波数範囲が最も低いＢＡＮＤ０である。
【００２４】
次に、第１カウンタ２２Ｎを基準発振信号φref’の４周期にわたって計数動作させる（ステップＳ５）。そして、次のステップＳ６で、カウンタの計数値を記憶回路１８のいずれかのレジスタに格納する。最初に格納されるレジスタは第１レジスタＲＥＧ０である。それから、全てのバンドの周波数測定を終了したか判定する（ステップＳ７）。ここで、終了していなければステップＳ８で選択バンドを示すポインタの値を加算（＋１）してステップＳ４へ戻り、ステップＳ４〜Ｓ８の動作を繰り返す。そして、すべてのバンドの周波数測定を終了すると、ステップＳ７からステップＳ９のアイドルモードへ移行して、周波数測定を終了する。
なお、図３の実施例においては、周波数測定時に記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５に第１カウンタ２２Ｎの１１ビットの計数値を格納すると説明したが、使用するシステムによってはバンドを切り替えても第１カウンタ２２Ｎのビットによっては必ず同一になるビットが生じることがある。従って、そのような場合には第１カウンタ２２Ｎから記憶回路１８へ転送するビットを一部省略することができる。これによって、記憶回路１８のレジスタのビット数を減らすことができる。
【００２５】
また、図３の実施例においては、記憶回路１８にはＶＣＯ１０の１６個のバンドに応じて１６個のレジスタＲＥＧ０〜ＲＥＧ１５が設けられているとしたが、１番高いバンド（もしくは１番低いバンド）に対応したレジスタは省略することができる。使用バンド決定回路１９において、設定した周波数が１５個のバンドのいずれにも適合しない判定された場合には、残りの１番高いバンド（もしくは１番低いバンド）を使用するしかないためである。
さらに、図３の実施例においては、周波数測定時に基準発振信号φref’の４周期にわたって第１カウンタ２２Ｎを計数動作させると説明したが、８周期あるいは１６周期にわたって計数動作させるようにしても良い。ただし、その場合には、第１カウンタ２２Ｎを、１２ビットあるいは１３ビットのカウンタとして構成しておく必要がある。
【００２６】
次に、本発明のＰＬＬ回路を、マルチバンド方式の移動体通信システムを構成する高周波ＬＳＩに適用した場合について説明する。図６には高周波ＬＳＩの詳細な構成例と通信機の全体の概略構成が示されている。特に制限されないが、この実施例のシステムは、いわゆるダイレクトコンバージョン方式と呼ばれるものである。
図６において、１００は信号電波の送受信用アンテナ、２００は高周波ＬＳＩ、１１０は送受信切り替え用のスイッチ、１２０は送信信号を増幅する高周波電力増幅回路、１３０は送信用発振器（ＴＸＶＣＯ）、１４０は送信側ＰＬＬ回路を構成するループフィルタ、１５０は希望バンドに応じた周波数の発振信号を生成する高周波発振器（ＲＦＶＣＯ）１０および基準発振回路１１とループフィルタ１６などを含むＲＦＶＣＯモジュール、１６０は受信信号から不要波を除去する高周波フィルタ、３００は送信データをＩ，Ｑ信号に変換したり高周波ＬＳＩ２００を制御したりするベースバンド回路（ＬＳＩ）である。
【００２７】
高周波ＬＳＩ２００では、図４に示されている分周回路１３、位相比較回路１４、チャージポンプ１５、記憶回路１８、使用バンド決定回路１９、制御回路２０、プリスケーラ２１、モジュロカウンタ２２などからなり上記ＲＦＶＣＯモジュール１５０と共にＰＬＬ回路を構成するＲＦ用ＰＬＬ構成回路２０５と、例えば３２０ＭＨｚのような中間周波数Ｆrfの発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２１０と、該発振回路２１０で生成された発振信号φIFを分周して８０ＭＨｚのような搬送波を生成する分周回路２２０と、分周回路２２０から出力される搬送波をベースバンド回路３００から供給されるＩ信号とＱ信号により直接変調をかける変調回路２３０と、高周波発振器１０から供給される発振信号φRFを分周する分周回路２５０と、該分周回路２５０で分周された信号φRF’と送信用発振器（ＴＸＶＣＯ）１３０からフィードバックされる送信信号φTXとを合成して２つの信号の周波数差に相当する周波数の信号φmixを生成するミキサ２６０と、該ミキサ２６０から漏れる高調波成分をカットするハーモニックフィルタ２４２と、上記ミキサ２６０からの信号と上記変調回路２３０から変調信号との位相差を検出する位相検出回路２７０と、該位相検出回路２７０から出力される信号（ＵＰ，ＤＯＷＮ）によって動作するチャージポンプ２８０と、モード制御回路２９０などから送信系回路が構成されている。
【００２８】
特に制限されないが、この実施例では、ＲＦＶＣＯモジュール１５０とＲＦ用ＰＬＬ構成回路２０５とからなるＲＦ用シンセサイザは、送信系回路と受信系回路で共用されている。また、受信系回路として、受信信号を増幅するロウノイズアンプ３１０、受信信号に高周波発振器１５０の発振信号φRFが分周回路２５０で分周された信号を合成することで復調を行なう復調回路３２０、復調された信号を増幅してベースバンド回路３００へ出力するプログラマブル・ゲイン・アンプ３３０等が設けられている。
この実施例においては、チャージポンプ２８０と位相検出回路２７０、ループフィルタ１４０、送信用発振器（ＴＸＶＣＯ）１３０およびミキサ２６０によって周波数変換を行なう送信用ＰＬＬ回路ＴｘＰＬＬが構成される。マルチバンド方式の移動体通信システムでは、使用するバンドに応じて上記高周波発振器１０の発振周波数φRFが、例えばベースバンド回路３００からの指令によって切り替えられることで、送信周波数の切り替えが行なわれる。
【００２９】
制御回路２９０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧにはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＬＳＩ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、モード制御回路２９０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００はマイクロプロセッサなどから構成される。
コントロールレジスタＣＲＧは、特に制限されるものでないが、前記実施例におけるＲＦＶＣＯ１０の周波数測定を開始させる制御ビットや、受信モード、送信モード、待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるアイドルモード、ＰＬＬ回路を起動させたりするウォームアップモードなどのモードを指定するビット、送信用ＰＬＬ回路ＴｘＰＬＬにおける引込みモードを指定するビットなどが設けられる。
【００３０】
表１は、本実施例のトリプルバンド用の高周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦＶＣＯ）１０の発振信号φIF，φTX，φRFの周波数の設定例を、次の表１に示す。
【００３１】
【表１】
0004018393.tif 000002
【００３２】
表１に示されているように、本実施例では、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに、これが分周回路２２０で１／８に分周されて８０ＭＨｚの搬送波ＴＸＩＦが生成されて変調が行なわれる。
一方、高周波用発振器（ＲＦＶＣＯ）１０の発振周波数は、ＧＳＭの場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３５８０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路２５０でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφRF’としてミキサ２６０に供給される。ミキサ２６０では、このφRF’と送信用発振回路１３０からの送信用発振信号φTXの周波数の差（ＦRF−ＦTX）に相当する信号が出力され、この差信号と変調信号の周波数ＦTXIFと一致するように送信用ＰＬＬ（ＴｘＰＬＬ）が動作する。
【００３３】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでなく、例えば実施例においては、高周波ＬＳＩ内に予め測定されたＶＣＯ１０の周波数を記憶する記憶回路１８と、ＶＣＯ１０の使用バンド決定回路１９を設けているが、バンド決定回路１９を設ける代わりに記憶回路１８のみ高周波ＬＳＩ内に設けておいて、ＰＬＬ回路の動作開始時にベースバンド回路３００がこの記憶回路１８から周波数情報を読み出してＶＣＯ１０の使用バンドとを決定し、バンド切り替えコードＶＢ３〜ＶＢ０を与えるように構成しても良い。
【００３４】
また、実施例では、周波数測定時の直流電圧ＶDCをループフィルタ１６を介して与えるようにしているが、ＶＣＯ１０に直接与えるようにしても良い。さらに、図６の実施例においては、その実施例のＰＬＬ回路を、ミキサにおいて受信信号と合成されるＲＦ信号（高周波信号）を生成するＲＦ用ＰＬＬ回路に適用した場合が示されているが、ミキサにおいて送信信号と合成されるＩＦ信号（中間周波数信号）を生成するＩＦ用ＰＬＬ回路に適用することも可能である。また、図示しないが、ベースバンド回路３００からのＩ信号とＱ信号で直接送信信号を変調するダイレクトアップコンバージョン方式の高周波ＬＳＩにおいて、送信信号を生成する送信用ＰＬＬ回路に適用することも可能である。
【００３５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機の無線通信システムに用いられるＰＬＬ回路に適用した場合について説明したが、本発明はそれに限定されるものでなく、ＰＬＬ回路を備えた半導体集積回路特にＶＣＯの可変周波数範囲が広いＰＬＬ回路を有する半導体集積回路一般に広く利用することができる。
【００３６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、複数のバンドに対応するためＶＣＯの発振可能な周波数範囲を広くしても、ＶＣＯの制御電圧の感度が高くならず外来ノイズや電源電圧変動による影響を受けにくいＰＬＬ回路を備えた通信用半導体集積回路（高周波ＬＳＩ）を実現することができるとともに、ＶＣＯの発振周波数のばらつきを内部回路で自動的に補正することができる通信用半導体集積回路を提供することができる。さらに、複数の周波数帯の信号による通信が可能であり、しかもＶＣＯを同一の半導体チップ上に形成することができ、これによって部品点数を削減することができる。
【図面の簡単な説明】
【図１】本発明を適用したＰＬＬ回路の第１の実施例を示すブロック図である。
【図２】ＰＬＬ回路においてＶＣＯの周波数可変範囲を連続的に変化させる場合とバンドに分けて変化させる場合のそれぞれの制御電圧Ｖｃと発振周波数ｆvcoとの関係を示すグラフである。
【図３】実施例のＰＬＬ回路における使用バンド決定回路の構成例を示す論理構成図である。
【図４】実施例のＰＬＬ回路におけるＶＣＯの周波数測定手順の一例を示すフローチャートである。
【図５】本発明を適用したＰＬＬ回路の第２の実施例を示すブロック図である。
【図６】本発明に係るＰＬＬ回路を適用した無線通信システムの一例としての携帯電話機の送信部の構成例を示すブロック図である。
【符号の説明】
１０    高周波発振器（ＲＦＶＣＯ）
１１    基準発振回路
１４    位相比較回路
１５    チャージポンプ
１６    ループフィルタ
１７    周波数カウンタ
１８    周波数記憶回路
１９    使用バンド決定回路
２０    制御回路
２２    モジュロカウンタ
１００  送受信用アンテナ
１１０  送受信切り替え用のスイッチ
１２０  高周波電力増幅回路
１３０  送信用発振器（ＴＸＶＣＯ）
１４０  ループフィルタ
１５０  ＲＦＶＣＯモジュール
１６０  高周波フィルタ
２００  高周波ＬＳＩ
２１０  発振回路
２２０  分周回路
２３０  変調回路
２３０  分周回路
２６０  ミキサ
２７０  位相検出回路
２８０  チャージポンプ
２９０  制御回路
３００  ベースバンド回路
【図１】
0004018393.tif 000003
【図２】
0004018393.tif 000004
【図３】
0004018393.tif 000005
【図４】
0004018393.tif 000006
【図５】
0004018393.tif 000007
【図６】
0004018393.tif 000008