(57)【要約】【課題】  本発明は、一方向の長さが大きくなることを避けることが可能な、小型のミキサ回路および回路実装方法を提供することを目的とする。【解決手段】  本発明のミキサ回路１０は、ＲＦ入力信号が入力するＲＦ信号入力バラン３０、ＲＦ信号入力バラン３０に対して直交に配置され、ＬＯ入力信号が入力するＬＯ信号入力バラン４０、ＲＦ信号入力バラン３０とＬＯ信号入力バラン４０との交差領域に配置された複数のダイオードチップ５０Ａ−５０Ｄと、上面に少なくともＲＦ信号入力バラン３０およびＬＯ信号入力バラン４０が配置された基板２０と、ＲＦ信号入力バラン３０およびＬＯ信号入力バラン４０の複数のダイオードチップ５０Ａ−５０Ｄによって分断された分断部を電気的に接続する接続手段７０Ａ−７０Ｄと、を備える。【選択図】  図１
2013016988.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ入力信号が入力するＲＦ信号入力バランと、
前記ＲＦ信号入力バランに対して直交に配置され、ＬＯ入力信号が入力するＬＯ信号入力バランと、
前記ＲＦ信号入力バランとＬＯ信号入力バランとの交差領域に配置された複数のダイオードチップと、
上面に少なくとも前記ＲＦ信号入力バランおよびＬＯ信号入力バランが配置された基板と、
前記ＲＦ信号入力バランおよび前記ＬＯ信号入力バランの前記複数のダイオードチップによって分断された分断部を電気的に接続する接続手段と、
を備えるミキサ回路。
【請求項２】
前記複数のダイオードチップはそれぞれ、互いに隣接するＲＦ信号入力バランおよびＬＯ信号入力バランに接続される、請求項１に記載のミキサ回路。
【請求項３】
前記接続手段は、前記基板に形成された接続パターンと、該接続パターンおよび前記分断部を電気的に接続する第１のビアホールと、から成る請求項１または２に記載のミキサ回路。
【請求項４】
前記複数のダイオードチップは前記基板の下面に配置され、
前記接続手段の代わりに、前記ＲＦ信号入力バランおよびＬＯ信号入力バランと、前記複数のダイオードチップと、をそれぞれ電気的に接続する第２のビアホールを備える、請求項１または２に記載のミキサ回路。
【請求項５】
前記基板は下面に接地パターンを備え、
前記ＲＦ信号入力バランおよびＬＯ信号入力バランと、前記基板の接地パターンと、を電気的に接続する第３のビアホールを備える、請求項１乃至４のいずれか１項に記載のミキサ回路。
【請求項６】
前記基板の下方に配置され、貫通孔と、下面に形成された接地パターンと、を備える補助部材をさらに備え、
前記複数のダイオードチップは、前記基板下面の前記貫通孔と対向する位置に配置され、
前記ＲＦ信号入力バランおよびＬＯ信号入力バランと、前記補助部材の接地パターンと、を電気的に接続する複数の第４のビアホールを備える、請求項４に記載のミキサ回路。
【請求項７】
前記貫通孔の断面は円形である、請求項６記載のミキサ回路。
【請求項８】
前記貫通孔の断面中心と、前記ＲＦ信号入力バランとＬＯ信号入力バランとの交差中心とは一致する、請求項７記載のミキサ回路。
【請求項９】
前記ミキサ回路は、４つの前記ダイオードチップから成るリングダイオードを備えるダブルバランスミキサである、請求項１乃至８のいずれか１項に記載のミキサ回路。
【請求項１０】
基板と、ＲＦ入力信号が入力するＲＦ信号入力バランと、ＬＯ入力信号が入力するＬＯ信号入力バランと、複数のダイオードチップと、を備えるミキサ回路において、
前記基板の上面に少なくとも前記ＲＦ信号入力バランおよびＬＯ信号入力バランを配置し、
前記ＲＦ信号入力バランと前記ＬＯ信号入力バランとを直交配置し、
前記ダイオードチップを前記ＲＦ信号入力バランとＬＯ信号入力バランとの交差領域に配置し、
前記ＲＦ信号入力バランおよび前記ＬＯ信号入力バランの前記ダイオードチップによって分断された分断部を電気的に接続することを特徴とする、回路実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波無線機器等において周波数を変換するミキサ回路に関し、特に、バランとダイオードチップとを用いたダブルバランスのミキサ回路に関する。
【背景技術】
【０００２】
マイクロ波無線機器等において周波数を変換する高周波集積回路の一つに、２つのバランと４つのダイオードチップとを用いたダブルバランスミキサがある。ダブルバランスミキサは、入力した無線（ＲＦ：Radio frequency）信号と局部搬送波（ＬＯ：local oscillator）信号とを、バランでそれぞれ２つの同位相信号および２つの逆位相信号に変換し、ダイオードチップにおいてミキシングし、ＩＦ（intermediate frequency）のミキシング周波数成分を出力する。
【０００３】
例えば、特許文献１には、２つのバランを３つの導体を用いて形成し、一方のバランの上方にリングダイオードを配置したダブルバランスミキサが開示されている。また、特許文献２には、バランを基板の周端部に沿ってＣ字形に形成し、リングダイオードを基板中央の凹部に配置させたダブルバランスミキサが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１３０１０５号公報（第９頁、図３）
【特許文献２】特開２００７−０８２１９８号公報（第１３頁、図１０、図１６）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１および２のダブルバランスミキサは、２つのバランをリングダイオードの左右に配置することから、バランが配置される方向の長さをある程度確保する必要があり、小型化に限界がある。
【０００６】
本発明の目的は、上記課題に鑑み、一方向の長さが大きくなることを避けることが可能な、小型のミキサ回路および回路実装方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明に係るミキサ回路は、ＲＦ入力信号が入力するＲＦ信号入力バランと、ＲＦ信号入力バランに対して直交に配置され、ＬＯ入力信号が入力するＬＯ信号入力バランと、ＲＦ信号入力バランとＬＯ信号入力バランとの交差領域に配置された複数のダイオードチップと、上面に少なくともＲＦ信号入力バランおよびＬＯ信号入力バランが配置された基板と、ＲＦ信号入力バランおよびＬＯ信号入力バランの複数のダイオードチップによって分断された分断部を電気的に接続する接続手段と、を備える。
【０００８】
上記目的を達成するために本発明に係る回路実装方法は、基板と、ＲＦ入力信号が入力するＲＦ信号入力バランと、ＬＯ入力信号が入力するＬＯ信号入力バランと、複数のダイオードチップと、を備えるミキサ回路において、基板の上面に少なくともＲＦ信号入力バランおよびＬＯ信号入力バランを配置し、ＲＦ信号入力バランとＬＯ信号入力バランとを直交配置し、ダイオードチップをＲＦ信号入力バランとＬＯ信号入力バランとの交差領域に配置し、ＲＦ信号入力バランおよびＬＯ信号入力バランのダイオードチップによって分断された分断部を電気的に接続する。
【発明の効果】
【０００９】
本発明に係るミキサ回路および回路実装方法は、ＲＦ信号入力バランおよびＬＯ信号入力バランを直交配置し、ダイオードチップをＲＦ信号入力バランとＬＯ信号入力バランとの交差領域に配置した。そして、ＲＦ信号入力バランおよびＬＯ信号入力バランのダイオードチップによって分断された分断部を、接続手段を用いて電気的に接続した。従って、一方向の長さが大きくなることを避けることが可能な、小型のミキサ回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係るミキサ回路１０の上面図の一例である。
【図２】バランの基本構成図の一例である。
【図３】本発明の第２の実施形態に係るミキサ回路１００の上面図の一例である。
【図４】本発明の第２の実施形態に係るミキサ回路１００の裏面図の一例である。
【図５】本発明の第３の実施形態に係るミキサ回路１００Ｂの上面図の一例である。
【図６】本発明の第３の実施形態に係るミキサ回路１００Ｂの断面図の一例である。
【図７】本発明の第３の実施形態に係るミキサ回路１００Ｂの裏面図の一例である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
本発明の第１の実施形態に係るミキサ回路について説明する。本実施形態に係るミキサ回路の上面図の一例を図１に示す。図１において、ミキサ回路１０は、基板２０、ＲＦ信号入力バラン３０、ＬＯ信号入力バラン４０、４つのダイオードチップ５０Ａ−５０Ｄ、ＲＦ信号入力端子６０Ａ、ＬＯ信号入力端子６０Ｂ、第１のＩＦ信号出力端子６０Ｃ、第２のＩＦ信号出力端子６０Ｄ、４つの接続ビアホール７０Ａ−７０Ｄ、８つの接地ビアホール８０Ａ−８０Ｈおよびワイヤーボンディング９０を備える。
【００１２】
ＲＦ信号入力バラン３０は、ＲＦ信号入力端子６０Ａから入力したＲＦ入力信号を平衡モードに変換してダイオードチップ５０Ａ−５０Ｄへ出力する。ＬＯ信号入力バラン４０は、ＬＯ信号入力端子６０Ｂから入力したＬＯ入力信号を平衡モードに変換してダイオードチップ５０Ａ−５０Ｄへ出力する。
【００１３】
ＲＦ信号入力バラン３０の基本構成図の一例を図２に示す。図２において、ＲＦ信号入力バラン３０は、直線状の主線路３１と、主線路３１と平行に配置された４本の側線路３２−３５を備える。側線路３２−３５の一端３２ａ−３５ａは、接地ビアホール８０Ａ−８０Ｄを介して図示しない接地パターンに接続されている。また、側線路３２−３５の他端３２ｂ−３５ｂは、ダイオードチップ５０Ａ−５０Ｄにそれぞれ接続されている。ここで、図１に示すように、本実施形態において、ＲＦ信号入力バラン３０の側線路およびＬＯ信号入力バラン４０の側線路の他端は、互いに隣接する側線路間に配置されているダイオードチップ５０Ａ−５０Ｄにそれぞれ接続されている。
【００１４】
そして、ＲＦ信号入力バラン３０の主線路３１に入力したＲＦ入力信号は、側線路３２−３５へ等分配される。そして、等分配された信号は、出力端子３２ｂ−３３ｂ間、および、出力端子３４ｂ−３５ｂ間は同位相で、かつ、出力端子３２ｂ、３３ｂおよび出力端子３４ｂ、３５ｂ間は１８０°の位相差で、ダイオードチップ５０Ａ−５０Ｄへ出力される。なお、ＬＯ信号入力バラン４０も、ＲＦ信号入力バラン３０とほぼ同様に構成される。
【００１５】
ダイオードチップ５０Ａ−５０Ｄは、平衡モードのＲＦ入力信号およびＬＯ入力信号が同時に入力した時、ダイオードチップ５０Ａ−５０Ｄのスイッチングおよび電圧−電流特性の非線形性により、ＩＦのミキシング周波数成分（以下、ＩＦ信号と記載する。）を出力する。ダイオードチップ５０Ａ−５０Ｄから出力されたＩＦ信号は、第１のＩＦ信号出力端子６０Ｃおよびワイヤーボンディング９０を介して、第２のＩＦ信号出力端子６０Ｄから出力される。
【００１６】
図１に示すように、本実施形態において、ＲＦ信号入力バラン３０およびＬＯ信号入力バラン４０は、基板２０の上面に直交配置されている。第１のＲＦ信号入力バラン３０の主線路３１は、ダイオードチップ５０Ａ−５０Ｄおよび第１のＩＦ信号出力端子６０Ｃを避けるために、接続ビアホール７０Ａ、７０Ｂおよび下方に形成された図示しない接続パターンを介して電気的に接続されている。また、ＬＯ信号入力バラン４０の主線路４１は、ダイオードチップ５０Ａ−５０Ｄおよび第１のＩＦ信号出力端子６０Ｃを避けるために、接続ビアホール７０Ｃ、７０Ｄおよび図示しない接続パターンを介して電気的に接続されている。また、図１に示すように、本実施形態において、ダイオードチップ５０Ａ−５０Ｄおよび第１のＩＦ信号出力端子６０Ｃは、バラン３０、４０の交差領域に配置されている。なお、接続ビアホール７０Ａ−７０Ｄおよび接続パターンが請求項の接続手段に相当する。
【００１７】
以上のように、本実施形態に係るミキサ回路１０は、基板２０上に２つのバラン３０、４０を直交配置し、その交差領域にダイオードチップ５０Ａ−５０Ｄおよび第１のＩＦ信号出力端子６０Ｃを配置した。そして、ダイオードチップ５０Ａ−５０Ｄおよび第１のＩＦ信号出力端子６０Ｃにより分断されたバラン３０、４０の主線路３１、４１を、接続ビアホール７０Ａ−７０Ｄおよび接続パターンを介して電気的に接続した。従って、一方向の長さが大きくなることを避けることが可能な、小型のミキサ回路１０を提供することができる。
【００１８】
（第２の実施形態）
第２の実施形態について説明する。本実施形態に係るミキサ回路１００の上面図の一例を図３に、裏面図の一例を図４に示す。第１の実施形態に係るミキサ回路１０は、バラン３０、４０の交差位置にダイオードチップ５０Ａ−５０Ｄおよび第１のＩＦ信号出力端子６０Ｃを配置した。この場合、バランの主線路と側線路とを、動作周波数の波長に対応した線路長にて平行に配置することが困難である。バランの主線路と側線路とを所定長について平行に配置できない場合、バランの良好な位相変換特性を広帯域に維持することができない。これに対して本実施形態に係るミキサ回路１００は、図３および図４に示すように、ダイオードチップ８１０−８４０およびＩＦ信号出力ライン６４０を基板２００裏面に配置した。以下、詳細に説明する。
【００１９】
本実施形態に係るミキサ回路１００は、基板２００、ＲＦ信号入力バラン３００、ＬＯ信号入力バラン４００、バラン出力端子５１０−５４０、ＲＦ信号入力端子６１０、ＬＯ信号入力端子６２０およびＩＦ信号出力端子６３０を備える。
【００２０】
図３において、ＲＦ信号入力バラン３００とＬＯ信号入力バラン４００とは基板２００の上面に直交に配置され、ＲＦ信号入力バラン３００の主線路３１０によって分断されたＬＯ信号入力バラン４００の主線路４１０は、接続リボン４６０によって立体的に接続されている。
【００２１】
ＲＦ信号入力バラン３００の主線路３１０にＲＦ信号入力端子６１０が、ＬＯ信号入力バラン４００の主線路４１０にＬＯ信号入力端子６２０が、接続されている。そして、ＲＦ信号入力バラン３００の４本の側線路３２０−３５０およびＬＯ信号入力バラン４００の側線路の４２０−４５０の一端はそれぞれ、グランドビアホール７１１−７１８を介して、基板２００裏面の接地パターンに接続されている。一方、側線路３２０−３５０、４２０−４５０の他端はそれぞれ、互いに隣接する側線路間に配置されているバラン出力端子５１０−５４０に接続されている。
【００２２】
図４において、基板２００の裏面に、ダイオードチップ８１０−８４０が配置されている。ダイオードチップ８１０−８４０の一端は、接続ビアホール７２１−７２４を介して、基板２００の上面に形成されたバラン出力端子５１０−５４０に接続されている。一方、ダイオードチップ８１０−８４０の他端はＩＦ信号出力ライン６４０に接続され、該ＩＦ信号出力ライン６４０は、接続ビアホール７３１を介して基板２００の上面に形成されているＩＦ信号出力端子６３０に接続されている。
【００２３】
以上のように構成されている本実施形態に係るミキサ回路１００において、ＲＦ信号入力端子６１０から入力したＲＦ入力信号およびＬＯ信号入力端子６２０から入力したＬＯ入力信号は、ＲＦ信号入力バラン３００およびＬＯ信号入力バラン４００において平衡モードに変換されてバラン出力端子５１０−５４０へ出力される。バラン出力端子５１０−５４０へ出力された平衡モードのＲＦ入力信号およびＬＯ入力信号は、接続ビアホール７２１−７２４を介してダイオードチップ８１０−８４０に入力する。そして、ダイオードチップ８１０−８４０においてミキシングされて出力されたＩＦ信号は、ＩＦ信号出力ライン６４０および接続ビアホール７３１を介して、ＩＦ信号出力端子６３０から外部へ出力される。
【００２４】
本実施形態に係るミキサ回路１００は、基板２００の上面にＲＦ信号入力バラン３００およびＬＯ信号入力バラン４００を直交配置し、バラン３００、４００と接続するダイオードチップ８１０−８４０を基板２００の裏面に配置した。この場合、一方向の長さが大きくなることを避けることができると共に、バラン３００、４００の主線路と側線路を動作周波数の波長に対応した線路長にて平行に配置することができる。従って、本実施形態に係るミキサ回路１００は、バランの良好な位相変換特性を広帯域に維持することができる、小型のミキサ回路を提供することができる。
【００２５】
ここで、本実施形態では、ダイオードチップ８１０−８４０を基板２００の裏面に配置し、バラン３００、４００と他の回路、デバイス、装置と接続される端子６１０、６２０、６３０を同じ面（基板２００の上面）に配置した。この場合、バラン３００、４００と端子６１０、６２０、６３０とを最短で接続することができ、ＲＦ入力信号及びＬＯ入力信号の伝搬を低損失かつ広帯域に行うことができる。
【００２６】
また、バラン出力端子５１０−５４０に入力したＲＦ入力信号およびＬＯ入力信号は、それぞれ所望の位相差が付与されている。従って、ＲＦ入力信号とＬＯ入力信号とは、互いに分離した状態で伝搬され、ＲＦ信号入力端子６１０およびＬＯ信号入力端子６２０側へ漏えいすることなく、接続ビアホール７２１−７２４を介してダイオードチップ８１０−８４０へ伝搬され、ミキシングされる。
【００２７】
ここで、動作周波数の高いミキサ回路ほどバラン３００、４００の回路寸法が小さくなるため、ダイオードチップの配置が主線路と側線路との平行配置に与える影響が大きくなる。本実施形態の回路実装方法を適用することにより、バラン３００、４００の主線路と側線路を動作周波数の波長に対応した線路長にて平行に配置することができ、バラン３００、４００の平衡−不平衡変換の機能を維持し、ミキサ回路１００の広帯域性、変換損失、線形性、不要波抑圧特性を維持することができる。ひいては、ミキサ回路１００の生産の長納期化、高価格化を避けることができる。
【００２８】
（第３の実施形態）
第３の実施形態について説明する。本実施形態に係るミキサ回路１００Ｂの上面図の一例を図５に、図５のミキサ回路１００ＢをＡ−Ａ線で切断した断面図の一例を図６に示す。さらに、図６のミキサ回路１００をＢ−Ｂ線で切断した下側セラミック基板２２０の裏面図の一例を図７に示す。第２の実施形態に係るミキサ回路１００は、ダイオードチップ８１０−８４０を基板２００の裏面に配置したが、グランド接地面によるバラン３００、４００への影響を低減するために、基板２００の厚さを大きくする場合、バラン３００、４００とダイオードチップ８１０−８４０との接続距離が長くなる。この場合、特性インピーダンスの劣化、通過損失の増大および動作帯域幅の劣化等が発生する可能性が生じる。そこで、本実施形態では、基板内にキャビティを形成し、該キャビティ内にダイオードチップを配置した。以下、詳細に説明する。
【００２９】
図５において、本実施形態に係るミキサ回路１００Ｂは、ＲＦ信号入力バラン３００とＬＯ信号入力バラン４００とが上側セラミック基板２１０の上面に直交に配置されている。そして、ＲＦ信号入力バラン３００の主線路３１０によって分断されたＬＯ信号入力バラン４００の主線路４１０は、接続リボン４６０によって立体的に接続されている。
【００３０】
ＲＦ信号入力バラン３００およびＬＯ信号入力バラン４００側線路の一端は、バラン出力端子５１０−５４０へ接続され、側線路の他端は、グランドビアホール７１１Ｂ〜７１８Ｂを介して、後述する下側セラミック基板２２０の接地パターンへ接続されている。
【００３１】
一方、図６において、本実施形態に係るミキサ回路１００Ｂは、金属製サブキャリア９００の上面に下側セラミック基板２２０が、下側セラミック基板２２０の上面に上側セラミック基板２１０が配置されている。下側セラミック基板２２０の裏面には図示しない接地パターンが形成され、下側セラミック基板２２０の裏面を、半田付け又は導電性接着剤を用いて金属製サブキャリア９００の上面に接着することにより、下側セラミック基板２２０の裏面を接地する。なお、下側セラミック基板２２０が、請求項の補助部材に相当する。
【００３２】
また、図５乃至図７に示すように、下側セラミック基板２２０の中央には円形キャビティ２２１が形成されている。ここで、本実施形態では、円形キャビティ２２１の中心とバラン２００、３００の交差部とが略一致するように、円形キャビティ２２１を形成した。さらに、上側セラミック基板２１０裏面の円形キャビティ２２１内には、配置中心が円形キャビティ２２１の中心と一致するように、４個のダイオードチップ８１０Ｂ−８４０Ｂが配置されている。
【００３３】
ダイオードチップ８１０Ｂ−８４０Ｂの一端は、接続ビアホール７２１Ｂ−７２４Ｂを介して、上側セラミック基板２１０の上面に形成されたバラン出力端子５１０−５４０に接続されている。一方、ダイオードチップ８１０Ｂ−８４０Ｂの他端は、上側セラミック基板２１０裏面に形成されたＩＦ信号出力ライン６４０Ｂに接続されている。ＩＦ信号出力ライン６４０Ｂは、接続ビアホール７３１Ｂを介して、上側セラミック基板２１０の上面に形成されているＩＦ信号出力端子６３０と接続されている。
【００３４】
ここで、上側セラミック基板２１０の厚さは、実装可能な強度を保つ範囲で、ＲＦ信号入力バラン３００およびＬＯ信号入力バラン４００と、ダイオードチップ８１０Ｂ−８４０Ｂとが最短となるように選択する。また、円形キャビティ２２１の大きさ（直径）は、ＲＦ信号入力バラン３００およびＬＯ信号入力バラン４００の性能を維持しつつ、実装可能な強度を保つ範囲で最小となるように選択する。
【００３５】
以上のように構成されたミキサ回路１００Ｂにおいて、ＲＦ信号入力端子６１０から入力したＲＦ入力信号およびＬＯ信号入力端子６２０から入力したＬＯ入力信号は、ＲＦ信号入力バラン３００およびＬＯ信号入力バラン４００において位相が調整された後、バラン出力端子５１０−５４０および接続ビアホール７２１Ｂ−７２４Ｂを介して、ダイオードチップ８１０Ｂ−８４０Ｂへ出力される。そして、ダイオードチップ８１０Ｂ−８４０ＢにおいてミキシングされたＩＦ信号は、ＩＦ信号出力ライン６４０Ｂおよび接続ビアホール７３１Ｂを介して、ＩＦ信号出力端子６３０から出力される。
【００３６】
本実施形態に係るミキサ回路１００Ｂは、上側セラミック基板２１０の上面にＲＦ信号入力バラン３００およびＬＯ信号入力バラン４００を直交配置し、ダイオードチップ８１０Ｂ−８４０Ｂを円形キャビティ２２１内に配置した。この場合、一方向の長さが大きくなることを避けることができると共に、バラン３００、４００の主線路と側線路を動作周波数の波長に対応した線路長にて平行に配置することができる。また、バラン３００、４００とグランド接地面との距離を上側セラミック基板２１０および下側セラミック基板２２０の厚さで十分確保しつつ、バラン３００、４００とダイオードチップ８１０Ｂ−８４０Ｂとを上側セラミック基板２１０の厚さのみの短い距離で接続することができ、バラン３００、４００が接地面の影響を受けることを低減することができる。従って、バランの良好な位相変換特性を広帯域に維持することができると共に特性インピーダンスが劣化することを低減することができる、小型のミキサ回路を提供することができる。
【００３７】
また、本実施形態では、バラン２００、３００の交差部と、円形キャビティ２２１の中心とを略一致させることによって、ミキサ回路１００Ｂを対称に形成した。この場合、円形キャビティ２２１が形成された厚さが薄い領域と、下側セラミック基板２２０が配置された厚さが厚い領域との不連続構造による影響を、バラン３００、４００に対称に与えることができる。従って、ミキサ回路１００Ｂのバランス性能を向上させ、変換損失の低減、良好な不要波抑圧性能を実現することができる。また、バラン３００、４００の中心点を円形キャビティ２２１の中心と一致させるだけで良いため、他の導体パターン６１０、６２０、６３０は柔軟にパターン設計を行うことができき、従って、さまざまな回路、デバイスとの接続に対応することが可能である。なお、バラン３００、４００に対称に与えることができれば、キャビティの形状は断面円形に限定されず、例えば、断面が正八角形の角柱や正四角錐等でも良い。
【００３８】
本実施形態に係るミキサ回路１００Ｂは、比較的安価な多層セラミック基板とダイオードチップによって構成されているので、本実施形態に係る実装方法を適用することによって、良好な性能のマイクロ波ミキサ回路を安価で短納期に提供することができる。
【００３９】
なお、金属製サブキャリア９００に座繰りを設け、ダイオードチップの一部を該座繰りの内部に配置させることにより、下側セラミック基板２２０の厚さを薄くすることもできる。
【００４０】
上述の、基板の内部に円形キャビティを形成し、該円形キャビティ内に回路又はチップ部品を配置し、接続ビアホールを介して表面に配置した回路又はチップ部品と接続させる構成は、ミキサ回路に関わらず、他のマイクロ波デバイス回路に応用可能である。特に、対称性が重要なマイクロ波デバイス回路において、配置設計が困難な場合や回路の配置面積が不足している場合に本実装方法を適用することにより、低損失、広帯域、短納期で安価なマイクロ波デバイス回路を提供することができる。
【符号の説明】
【００４１】
１０    ミキサ回路
２０    基板
３０    ＲＦ信号入力バラン
４０    ＬＯ信号入力バラン
５０    ダイオードチップ
６０Ａ    ＲＦ信号入力端子
６０Ｂ    ＬＯ信号入力端子
６０Ｃ    第１のＩＦ信号出力端子
６０Ｄ    第２のＩＦ信号出力端子
７０Ａ−７０Ｄ    接続ビアホール
８０Ａ−８０Ｈ    接地ビアホール
９０    ワイヤーボンディング
１００    ミキサ回路
２００    基板
３００    ＲＦ信号入力バラン
４００    ＬＯ信号入力バラン
５１０、５２０、５３０、５４０    バラン出力端子
６１０    ＲＦ信号入力端子
６２０    ＬＯ信号入力端子
６３０    ＩＦ信号出力端子
６４０    ＩＦ信号出力ライン
７１１−７１８    グランドビアホール
７２１−７２４、７３１    接続ビアホール
８１０、８２０、８３０、８４０    ダイオードチップ
【図１】
2013016988.tif 000003
【図２】
2013016988.tif 000004
【図３】
2013016988.tif 000005
【図４】
2013016988.tif 000006
【図５】
2013016988.tif 000007
【図６】
2013016988.tif 000008
【図７】
2013016988.tif 000009