(57)【要約】【課題】均一性が高く、高い歩留りで窒化物半導体を有する半導体装置を製造することのできる半導体装置の製造方法を提供する。【解決手段】基板の上に、窒化物半導体層を形成する工程と、前記窒化物半導体層の上に、導電膜を形成する工程と、前記導電膜の上に、レジストパターンを形成する工程と、前記レジストパターンが形成されて領域の前記導電膜をドライエッチングにより除去し、電極を形成する工程と、を有し、前記ドライエッチングに用いられるエッチングガスは、塩素成分を含むガスにフッ素成分を含むガスまたは酸素を加えたものであることを特徴とする半導体装置の製造方法により上記課題を解決する。【選択図】  図３
2013131651.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、窒化物半導体層を形成する工程と、
前記窒化物半導体層の上に、導電膜を形成する工程と、
前記導電膜の上に、レジストパターンを形成する工程と、
前記レジストパターンが形成されて領域の前記導電膜をドライエッチングにより除去し、電極を形成する工程と、
を有し、
前記ドライエッチングに用いられるエッチングガスは、塩素成分を含むガスにフッ素成分を含むガスまたは酸素を加えたものであることを特徴とする半導体装置の製造方法。
【請求項２】
前記導電膜は、導電性を有する金属窒化物膜を含むものであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記フッ素成分を含むガスは、ＳＦ６、Ｆ２、ＣＦ４、ＮＦ３のうちの１又は２以上を含むガスであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記導電膜をドライエッチングにより除去し、電極を形成する工程は、第１のエッチング工程と、第２のエッチング工程とを有し、
前記第１のエッチング工程よりも前記第２のエッチング工程の方が、ドライエッチングにおけるバイアスパワーが低いことを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記導電膜をドライエッチングにより除去し、電極を形成する工程は、前記窒化物半導体層に対する前記導電膜の選択比が２以上であることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記電極と接する窒化物半導体層は、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮのいずれかであることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
【０００３】
窒化物半導体を用いたＨＥＭＴは、例えば、基板上に、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造が形成されており、ＧａＮ層を電子走行層とするものである。尚、基板としては、サファイア、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）等により形成された基板が用いられる。
【０００４】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）や、ＧａＡｓ（１．４ｅＶ）よりも大きく、高い破壊電圧強度を有している。また、飽和電子速度が大きく、高電圧動作、かつ、高出力を得ることができるため、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイス等に用いることができる。更に、トランジスタにおけるリーク電流を抑制するため、ゲート電極の下に絶縁膜を形成した絶縁ゲート構造のデバイスも開示されている（例えば、特許文献２）。
【０００５】
このように、窒化物半導体を用いたＨＥＭＴにおいて、窒化物半導体またはゲート絶縁膜となる絶縁膜を介し、導電性を有する金属窒化物膜と金属膜とを積層した構造のゲート電極が形成されている構造のものが開示されている（例えば、特許文献３）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開２０１０−１９９４８１号公報
【特許文献３】特開２００９−３３０４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、図１及び図２に基づき窒化物半導体の上に、ゲート電極を形成するための金属窒化物膜を形成する場合について説明する。最初に、図１に示されるように、Ｓｉウェハ等の基板９１０の上に不図示のバッファ層を形成し、更に、エピタキシャル成長によりＧａＮ及びＡｌＧａＮ等の窒化物半導体層９２０を形成する。この後、この窒化物半導体層９２０の上に、スパッタリング等によりＴｉＮ等の導電膜９３０を形成し、導電膜９３０の表面にフォトレジストを塗布し、露光装置による露光、現像により、ゲート電極が形成される領域にレジストパターン９４０を形成する。尚、ＨＥＭＴ等の場合には、窒化物半導体層９２０は、ＧａＮとＡｌＧａＮ等との積層膜により形成されている。
【０００８】
次に、図２に示されるように、ＲＩＥ（Reactive Ion Etching）等のドライエッチングを行なうことにより、レジストパターン９４０の形成されていない領域の導電膜９３０を除去する。この際、レジストパターン９４０が形成されていない領域の導電膜９３０は完全に除去され、レジストパターン９４０が形成されている領域における窒化物半導体層９２０の上には、導電膜９３０が形成される。
【０００９】
ところで、Ｓｉウェハ等の基板９１０において、ＴｉＮ膜等の導電膜９３０をスパッタリングにより成膜した場合、成膜された導電膜９３０は、基板９１０の中心部分と周辺部分とでは膜厚が異なっている。即ち、図１（ａ）に示すように基板９１０の中央部分では厚く成膜され、図１（ｂ）に示すように周辺部分では薄く形成される。具体的には、スパッタリングにより、基板９１０の中央部分において、導電膜９３０であるＴｉＮ膜が約２００ｎｍとなるように成膜した場合には、半導体基板９２０の周辺部分において、成膜される導電膜９３０であるＴｉＮ膜の膜厚は約１７５ｎｍとなる。このように、スパッタリングにより導電膜９３０であるＴｉＮ膜を成膜した場合、ＴｉＮ膜における膜厚の面内分布が生じるため、成膜されるＴｉＮ膜においては、基板９１０の中央部分と周辺部分とで、約２５ｎｍの膜厚差が生じる。
【００１０】
従って、図２に示すように、塩素ガス等を用いてＲＩＥ等のドライエッチングを行なった場合、図２（ａ）に示す基板９１０の中心部分よりも、図２（ｂ）に示す基板９１０の周辺部分の方が、窒化物半導体層９２０が多くエッチングにより除去されてしまう。このため、製造される半導体装置のばらつきが生じ、歩留り等が低下する可能性がある。また、窒化物半導体層９２０がオーバーエッチングされた構造の半導体装置を作製する場合においても、基板９２０の中央部分と周辺部分とにおける導電膜９３０であるＴｉＮ膜の膜厚差に応じて、窒化物半導体層９２０のエッチングされる量が異なる。従って、基板９１０の中央部分と周辺部分とにおいて、エッチングされた後の窒化物半導体層９２０の厚さにばらつきが生じてしまう。
【００１１】
ところで、導電膜９３０であるＴｉＮ膜をドライエッチングにより除去する場合には、一般的に、エッチングガスとして塩素ガス等が用いられる。この場合、導電膜９３０と窒化物半導体層９２０とのエッチングレートの比は約１である。具体的なエッチング条件は、例えば、ＥＣＲエッチング装置のチャンバー内に、Ｃｌ２を１０〜１５０ｓｃｃｍ供給し、チャンバー内の圧力を２〜１０ｍＴｏｒｒとし、トップパワーを６００〜１２００Ｗ、バイアス（ボトム）パワーを３０〜８０Ｗとする。尚、本実施の形態では、このような窒化物半導体層９２０に対する導電膜９３０のエッチングレートの比について、窒化物半導体層９２０に対する導電膜９３０の選択比と記載する場合がある。
【００１２】
一方、特許文献３に記載されているように、窒化物半導体の上に形成された金属酸化膜を窒化することにより導電膜を形成する方法もある。しかしながら、この方法では、窒素ラジカル等を用いる方法であり、特殊な装置等を必要とするため、金属窒化物膜を容易に形成することは困難である。また、酸化物を窒化する際に、窒化物半導体にダメージを与える場合があり、製造される半導体装置における歩留り等が低下するため好ましくない。
【００１３】
よって、ゲート電極等を形成する際に、基板の中心部分と周辺部分において、窒化物半導体のエッチング量の差が少なくなるように形成することができ、均一性が高く、歩留りの高い半導体装置の製造方法が求められている。
【課題を解決するための手段】
【００１４】
本実施の形態の一観点によれば、基板の上に、窒化物半導体層を形成する工程と、前記窒化物半導体層の上に、導電膜を形成する工程と、前記導電膜の上に、レジストパターンを形成する工程と、前記レジストパターンが形成されて領域の前記導電膜をドライエッチングにより除去し、電極を形成する工程と、を有し、前記ドライエッチングに用いられるエッチングガスは、塩素成分を含むガスにフッ素成分を含むガスまたは酸素を加えたものであることを特徴とする。
【発明の効果】
【００１５】
開示の半導体装置の製造方法によれば、ゲート電極等を形成する際に、基板の中心部分と周辺部分において、窒化物半導体のエッチング量の差が少なくなるように形成することができ、均一性が高く、歩留りの高い半導体装置を製造することができる。
【図面の簡単な説明】
【００１６】
【図１】ドライエッチングにおけるエッチング量のばらつきの説明図（１）
【図２】ドライエッチングにおけるエッチング量のばらつきの説明図（２）
【図３】エッチングガスに添加されるガスと選択比との関係図
【図４】第１の実施の形態における半導体装置の製造方法の説明図（１）
【図５】第１の実施の形態における半導体装置の製造方法の説明図（２）
【図６】第１の実施の形態における半導体装置の製造方法の説明図（３）
【図７】第２の実施の形態における半導体装置の製造方法の説明図（１）
【図８】第２の実施の形態における半導体装置の製造方法の説明図（２）
【図９】第２の実施の形態における半導体装置の製造方法の説明図（３）
【発明を実施するための形態】
【００１７】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１８】
〔第１の実施の形態〕
最初に、窒化物半導体層と導電膜となる金属窒化物膜とのエッチングレートについて検討を行なった結果について説明する。前述したように、ドライエッチングを行なった場合、基板の中央部分と周辺部分とにおける窒化物半導体層のエッチング量のばらつきが生じる。このばらつきは、基板の中央部分と周辺部分とにおいて、成膜される金属窒化物膜の膜厚が異なることに起因して生じる。従って、金属窒化物膜の膜厚が均一になるように、スパッタリング等の成膜方法により成膜することができれば、基板の中央部分と周辺部分とにおいて、窒化物半導体層のエッチング量を略同じにすることができる。しかしながら、スパッタリング等の成膜方法では、ＴｉＮ膜等の金属窒化物膜において、基板の全面にわたり膜厚が均一となるように成膜することは困難である。
【００１９】
ところで、窒化物半導体層のエッチングレートに対し、金属窒化物膜のエッチングレートが速い場合、基板の中央部分と周辺部分とにおいて、ＴｉＮ等の金属窒化物膜の膜厚が不均一であっても、窒化物半導体層のエッチング量の差を小さくすることができる。即ち、窒化物半導体層のエッチングレートに対する金属窒化物膜のエッチングレートの比（選択比）が約１である場合に対し、選択比が約１０である場合には、周辺部分におけるオーバーエッチング量が約１／１０となる。具体的には、選択比が約１である場合に、周辺部分におけるオーバーエッチング量が約２５ｎｍであったものが、選択比を約１０とすることにより、周辺部分におけるオーバーエッチング量が約２．５ｎｍとなる。このように選択比を高くすることにより、基板の中央部分と周辺部分とにおおける窒化物半導体層のエッチング量の差を少なくすることができ、窒化物半導体層のエッチング量のばらつきを少なくすることができる。これにより、製造される半導体装置の特性の均一性を向上させることができ、更には、歩留りを向上させることができる。
【００２０】
このような観点に基づき、発明者は、ＲＩＥ等のドライエッチングに用いられるエッチングガスとエッチングレートの比、即ち、選択比との関係について検討を行なった。この検討を行なった結果を図３に示す。図３では、窒化物半導体としてＧａＮを用い、窒化物金属膜としてＴｉＮを用いている。尚、本実施の形態では、ＲＩＥには、平行平板型のもの以外にも、ＥＣＲ（Electron Cyclotron Resonance）エッチング、ＩＣＰ（Inductively coupled plasma）エッチングも含まれるものとする。図３に示される結果は、ＥＣＲエッチングにより行なわれたものである。
【００２１】
条件１は、ドライエッチングに用いられるエッチングガスとして、Ｃｌ２（塩素）を用いた場合である。この場合、ＧａＮに対するＴｉＮの選択比（エッチングレートの比）は、約１．３であり、フォトレジストに対するＴｉＮの選択比は、約１．４である。尚、ドライエッチングにおけるバイアスパワーは、約６０Ｗであり、比較的高いパワーである。
【００２２】
条件２は、ドライエッチングに用いられるエッチングガスとして、Ｃｌ２にＳＦ６を３％混入させたものを用いた場合である。この場合、ＧａＮに対するＴｉＮの選択比は、約５．４であり、フォトレジストに対するＴｉＮの選択比は、約１．１である。尚、ドライエッチングにおけるバイアスパワーは、約６０Ｗであり、比較的高いパワーである。
【００２３】
条件３は、ドライエッチングに用いられるエッチングガスとして、Ｃｌ２にＳＦ６を８％混入させたものを用いた場合である。この場合、ＧａＮに対するＴｉＮの選択比は、約６．２であり、フォトレジストに対するＴｉＮの選択比は、約０．４である。尚、ドライエッチングにおけるバイアスパワーは、約６０Ｗであり、比較的高いパワーである。
【００２４】
条件４は、ドライエッチングに用いられるエッチングガスとして、Ｃｌ２にＳＦ６を３％混入させたものを用いた場合である。この場合、ＧａＮに対するＴｉＮの選択比は、約９．４であり、フォトレジストに対するＴｉＮの選択比は、約０．８である。尚、ドライエッチングにおけるバイアスパワーは、約３０Ｗであり、比較的低いパワーである。
【００２５】
条件５は、ドライエッチングに用いられるエッチングガスとして、Ｃｌ２にＳＦ６を６％混入させたものを用いた場合である。この場合、ＧａＮに対するＴｉＮの選択比は、約１２であり、フォトレジストに対するＴｉＮの選択比は、約０．６である。尚、ドライエッチングにおけるバイアスパワーは、約３０Ｗであり、比較的低いパワーである。
【００２６】
条件６は、ドライエッチングに用いられるエッチングガスとして、Ｃｌ２にＯ２を１０％混入させたものを用いた場合である。この場合、ＧａＮに対するＴｉＮの選択比は、約６．３であり、フォトレジストに対するＴｉＮの選択比は、約０．７である。尚、ドライエッチングにおけるバイアスパワーは、約６０Ｗであり、比較的高いパワーである。
【００２７】
条件７は、ドライエッチングに用いられるエッチングガスとして、Ｃｌ２にＯ２を２０％混入させたものを用いた場合である。この場合、ＧａＮに対するＴｉＮの選択比は、約６．７であり、フォトレジストに対するＴｉＮの選択比は、約０．５である。尚、ドライエッチングにおけるバイアスパワーは、約６０Ｗであり、比較的高いパワーである。
【００２８】
以上のように、図３に示される結果に基づくならば、ドライエッチングにおいて、Ｃｌ２にＳＦ６又はＯ２を混入したエッチングガスを用いることにより、ＧａＮに対するＴｉＮの選択比を高くすることができる。また、エッチングガスに混入されるＳＦ６又はＯ２が多い方が、ＧａＮに対するＴｉＮの選択比を高くすることができる。しかしながら、エッチングガスに混入されるＳＦ６又はＯ２が多いと、エッチングレートは低下してしまう。また、ドライエッチングにおけるバイアスパワーは、比較的高いパワーである約６０Ｗの場合よりも、比較的低いパワーである約３０Ｗの方が、ＧａＮに対するＴｉＮの選択比を高くすることができる。尚、選択比を６以上にするためには、Ｃｌ２にＳＦ６を混入させる場合には、バイアスパワーが約６０ＷではＳＦ６を８％以上、バイアスパワーが約３０ＷではＳＦ６を３％以上混入させることが好ましい。また、Ｃｌ２にＯ２を混入させる場合には、Ｏ２を１０％以上混入させることが好ましい。
【００２９】
本発明は、上述したように、発明者における検討の結果に基づきなされたものである。
【００３０】
（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置の製造方法は、窒化物半導体を用いたＨＥＭＴの製造方法であり、図４〜図６に基づき説明する。
【００３１】
最初に、図４（ａ）に示すように、基板１０上に窒化物半導体層を形成する。具体的には、Ｓｉ等の基板の上に、窒化物半導体層となる不図示のバッファ層、電子走行層２１、電子供給層２２、キャップ層２３を順次ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法によりエピタキシャル成長させることにより形成する。これにより、電子走行層２１と電子供給層２２との界面近傍の電子走行層２１には２ＤＥＧ（two dimensional electron gas）２１ａが形成される。
【００３２】
基板１０としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。
【００３３】
電子走行層２１は、第１の半導体層となる層であり、厚さが約３μｍのインテンショナリーアンドープＧａＮにより形成されている。
【００３４】
電子供給層２２は、第２の半導体層となる層であり、厚さが約２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎにより形成されている。尚、電子供給層２２は、Ｓｉ等の不純物元素をドープして、ｎ型としたものを用いてもよい。
【００３５】
キャップ層２３は、第３の半導体層となる層であり、厚さが約５ｎｍのＧａＮまたはＡｌＧａＮ等により形成されている。本実施の形態では、キャップ層２３は、Ｓｉ等の不純物元素がドープされているｎ−ＧａＮにより形成されている。
【００３６】
本実施の形態においては、ＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられ、Ｓｉの原料ガスにはＳｉＨ４（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００３７】
次に、図４（ｂ）に示すように、キャップ層２３の上に、導電膜３０ａであるＴｉＮ膜をスパッタリングにより、約２００ｎｍ成膜する。導電膜３０ａは、後述するゲート電極３０を形成するためのものであり、金属窒化物膜を有する膜、即ち、金属窒化物膜または金属窒化物膜と金属膜との積層膜により形成されている。金属窒化物膜は、金属の窒化物であって導電性を有する材料であればよく、具体的には、ＴａＮ、ＴｉＮ、ＺｒＮ、ＷＮ、ＶＮ、ＴｉＳｉＮ、ＴａＣＮ等が挙げられる。また、導電膜３０ａを金属窒化物膜と金属膜との積層膜により形成する場合には、Ｔｉ／ＴｉＮ、Ａｌ／ＴａＮ等の積層膜が挙げられる。
【００３８】
次に、図４（ｃ）に示すように、導電膜３０ａの上にレジストパターン４０を形成する。レジストパターン４０は、導電膜３０ａにおいてゲート電極３０が形成される領域の上に形成される。具体的には、導電膜３０ａであるＴｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、導電膜３０ａにおいてゲート電極３０が形成される領域の上にレジストパターン４０を形成する。この際形成されるレジストパターン４０の膜厚は、約１．２μｍである。
【００３９】
次に、図５（ａ）に示すように、レジストパターン４０が形成されていない領域における導電膜３０ａをＲＩＥ等のドライエッチングにより除去し、ゲート電極３０を形成する。この条件は、エッチング装置のチャンバー内に、Ｃｌ２を１０〜５０ｓｃｃｍ、Ｎ２を１０〜１００ｓｃｃｍ、ＳＦ６を２〜１０ｓｃｃｍ供給し、チャンバー内の圧力を２〜１０ｍＴｏｒｒとし、トップパワーを６００〜１２００Ｗ、バイアスパワーを３〜３０Ｗとする。この条件におけるＧａＮに対するＴｉＮの選択比は約１０であるため、ＴｉＮの膜厚分布（膜厚差）が２５ｎｍであっても、ＧａＮは最大で２．５ｎｍエッチングにより除去されるだけである。このようにして、レジストパターン４０が形成されていない領域における導電膜３０ａであるＴｉＮ膜を除去することにより、残存する金属窒化物膜によりゲート電極３０を形成する。本実施の形態では、エッチングガスとして、Ｃｌ２にＳＦ６を添加した場合について説明したが、塩素成分を含むガスにフッ素成分を含むガスを添加したものであってもよい。塩素成分を含むガスとしては、Ｃｌ２の他、ＢＣｌ３、ＣＣｌ４等が挙げられる。また、フッ素成分を含むガスとしては、ＳＦ６の他、Ｆ２、ＣＦ４、ＮＦ３等が挙げられる。この工程におけるＧａＮに対するＴｉＮの選択比は、２以上であれば膜厚差を約半分にすることができるため効果はあるが、更に、膜厚差を小さくするためには、５以上、更には、６以上であることが好ましい。尚、レジストパターン４０は有機溶剤等により除去する。
【００４０】
次に、図５（ｂ）に示すように、第１の層間絶縁膜５０を形成する。具体的には、ＣＶＤやスパッタリング等の成膜方法により、ゲート電極３０が形成されている面に、ＳｉＯ２膜を成膜することにより、第１の層間絶縁膜５０を形成する。
【００４１】
次に、図５（ｃ）に示すように、第１の層間絶縁膜５０において、後述するソース電極６１及びドレイン電極６２が形成される領域に開口部５１及び５２を形成する。具体的には、第１の層間絶縁膜５０の上に、フォトレジストを塗布し、露光装置により露光、現像をすることにより、第１の層間絶縁膜５０において開口部５１及び５２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域における第１の層間絶縁膜５０をキャップ層２３等の窒化物半導体層の表面が露出するまで除去し、開口部５１及び５２を形成する。この後、レジストパターンは有機溶剤等により除去する。
【００４２】
次に、図６（ａ）に示すように、第１の層間絶縁膜５０に形成された開口部５１及び５２に、Ａｌ等の金属材料によりソース電極６１及びドレイン電極６２を形成する。具体的には、開口部５１及び５２が形成されている第１の層間絶縁膜５０の上に、フォトレジストを塗布し、露光、現像を行なうことにより、ソース電極６１及びドレイン電極６２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ａｌ等の金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、第１の層間絶縁膜５０における開口部５１内にソース電極６１を形成し、開口部５２内にドレイン電極６２を形成する。
【００４３】
尚、ソース電極６１及びドレイン電極６２の形成方法は、上記以外の方法であってもよい。具体的には、開口部５１及び５２が形成されている第１の層間絶縁膜５０の上にＡｌ等の金属膜をスパッタリング等により成膜し、更に、この金属膜の上に、ソース電極６１及びドレイン電極６２が形成される領域の上にレジストパターンを形成する。この後、レジストパターンが形成されていない領域の金属膜をＲＩＥ等により除去し、レジストパターンを有機溶剤等により除去することにより、残存する金属膜によりソース電極６１及びドレイン電極６２を形成することができる。
【００４４】
次に、図６（ｂ）に示すように、第１の層間絶縁膜５０、ソース電極６１及びドレイン電極６２の上に、第２の層間絶縁膜７０を形成し、更に、第２の層間絶縁膜７０及び第１の層間絶縁膜５０に開口部７１、７２及び７３を形成する。この開口部７１、７２及び７３は、ソース電極６１、ドレイン電極６２及びゲート電極３０の表面が露出するまで、第２の層間絶縁膜７０及び第１の層間絶縁膜５０をエッチングにより除去することにより形成する。より詳細に説明すると、ＣＶＤやスパッタリング等の成膜方法により、ＳｉＯ２膜を成膜することにより、第２の層間絶縁膜７０を形成する。この後、第２の層間絶縁膜７０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部７１、７２及び７３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングを行なうことにより、レジストパターンの形成されていない領域における第２の層間絶縁膜７０及び第１の層間絶縁膜５０を除去し、ソース電極６１、ドレイン電極６２及びゲート電極３０の表面を露出させる。これにより、第２の層間絶縁膜７０及び第１の層間絶縁膜５０に開口部７１、７２及び７３を形成することができる。この後、レジストパターンは有機溶剤等により除去する。
【００４５】
次に、図６（ｃ）に示すように、開口部７１、７２及び７３において、ソース電極６１、ドレイン電極６２及びゲート電極３０と接続される配線層８１、８２及び８３を形成する。具体的には、開口部７１、７２及び７３が形成されている第２の層間絶縁膜７０の上に、フォトレジストを塗布し、露光、現像を行なうことにより、配線層８１、８２及び８３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ａｌ等の金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、開口部７１においてソース電極６１と接続される配線層８１、開口部７２においてドレイン電極６２と接続される配線層８２、開口部７３においてゲート電極３０と接続される配線層８３を形成する。
【００４６】
尚、配線層８１、８２及び８３の形成方法は、上記以外の方法であってもよい。具体的には、開口部７１、７２及び７３が形成されている第２の層間絶縁膜７０の上にＡｌ等の金属膜をスパッタリング等により成膜し、更に、この金属膜の上に、配線層８１、８２及び８３が形成される領域にレジストパターンを形成する。この後、レジストパターンが形成されていない領域の金属膜をＲＩＥ等のドライエッチングにより除去し、レジストパターンを有機溶剤等により除去することにより、残存する金属膜により配線層８１、８２及び８３を形成することができる。
【００４７】
以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置は、ゲート電極３０とキャップ層２３との間にゲート絶縁膜となる絶縁膜を形成した構造のものであってもよい。この場合、キャップ層２３を形成した後、ゲート絶縁膜となる絶縁膜を形成し、この絶縁膜上に導電膜３０ａを形成する。
【００４８】
また、ゲート電極３１が形成される領域の窒化物半導体を一部除去することにより、リセスを形成した構造のものであってもよい。この場合、キャップ層２３を形成した後、ゲート電極３１が形成される領域の窒化物半導体を一部除去することにリセスを形成し、この後、この絶縁膜上に導電膜３０ａを形成する。更に、本実施の形態における半導体装置は、電子供給層２２として、ＩｎＧａＮを用いたものであってもよい。
【００４９】
更に、図示はしないが、本実施の形態は、窒化物半導体を用いたＨＥＭＴ以外にも、窒化物半導体を用いた半導体装置においても適用することができる。具体的には、ＡｌＧａＮ、ＧａＮ、ＩｎＡｌＮ等の表面に、ドライエッチングによりＴｉＮ等の金属窒化物の電極を形成する工程を有する半導体装置の製造方法においても適用することが可能である。
【００５０】
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置について説明する。本実施の形態における半導体装置の製造方法は、第１の実施の形態とは異なる構造の窒化物半導体を用いたＨＥＭＴの製造方法であり、図７〜図９に基づき説明する。
【００５１】
最初に、図７（ａ）に示すように、基板１０上に窒化物半導体層を形成する。具体的には、Ｓｉ等の基板の上に、窒化物半導体層となる不図示のバッファ層、電子走行層１２１、電子供給層１２２を順次ＭＯＶＰＥ法によりエピタキシャル成長させることにより形成する。これにより、電子走行層１２１と電子供給層１２２との界面近傍の電子走行層１２１には２ＤＥＧ１２１ａが形成される。
【００５２】
基板１０としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。
【００５３】
電子走行層１２１は、第１の半導体層となる層であり、厚さが約３μｍのインテンショナリーアンドープＧａＮにより形成されている。
【００５４】
電子供給層１２２は、第２の半導体層となる層であり、厚さが約２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎにより形成されている。尚、電子供給層１２２は、Ｓｉ等の不純物元素をドープして、ｎ型としたものを用いてもよい。
【００５５】
本実施の形態においては、ＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられ、Ｓｉの原料ガスにはＳｉＨ４（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００５６】
次に、図７（ｂ）に示すように、電子供給層１２２の上に、導電膜３０ａであるＴｉＮ膜をスパッタリングにより、約２００ｎｍ成膜する。導電膜３０ａは、後述するゲート電極３０を形成するためのものであり、金属窒化物膜を有する膜、即ち、金属窒化物膜または金属窒化物膜と金属膜との積層膜により形成されている。金属窒化物膜は、金属の窒化物であって導電性を有する材料であればよく、具体的には、ＴａＮ、ＴｉＮ、ＺｒＮ、ＷＮ、ＶＮ、ＴｉＳｉＮ、ＴａＣＮ等が挙げられる。また、導電膜３０ａを金属窒化物膜と金属膜との積層膜により形成する場合には、Ｔｉ／ＴｉＮ、Ａｌ／ＴａＮ等の積層膜が挙げられる。
【００５７】
次に、図７（ｃ）に示すように、導電膜３０ａの上にレジストパターン４０を形成する。レジストパターン４０は、導電膜３０ａにおいてゲート電極３０が形成される領域の上に形成される。具体的には、導電膜３０ａであるＴｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、導電膜３０ａにおいてゲート電極３０が形成される領域の上にレジストパターン４０を形成する。この際形成されるレジストパターン４０の膜厚は、約１．２μｍである。
【００５８】
次に、図８（ａ）に示すように、レジストパターン４０が形成されていない領域における導電膜３０ａをＲＩＥ等のドライエッチングにより除去し、ゲート電極３０を形成する。この条件は、エッチング装置のチャンバー内に、Ｃｌ２を１０〜５０ｓｃｃｍ、Ｎ２を１０〜１００ｓｃｃｍ、ＳＦ６を２〜１０ｓｃｃｍ供給し、チャンバー内の圧力を２〜１０ｍＴｏｒｒとし、トップパワーを６００〜１２００Ｗ、バイアスパワーを３〜３０Ｗとする。この条件におけるＧａＮに対するＴｉＮの選択比は約１０であるため、ＴｉＮの膜厚分布（膜厚差）が２５ｎｍであっても、ＧａＮは最大で２．５ｎｍエッチングにより除去されるだけである。このようにして、レジストパターン４０が形成されていない領域における導電膜３０ａであるＴｉＮ膜を除去し、残存する金属窒化物膜によりゲート電極３０を形成する。この際、レジストパターン４０が形成されていない領域の電子供給層１２２を一部除去してもよい。本実施の形態では、エッチングガスとして、Ｃｌ２にＳＦ６を添加した場合について説明したが、塩素成分を含むガスにフッ素成分を含むガスを添加したものであってもよい。塩素成分を含むガスとしては、Ｃｌ２の他、ＢＣｌ３、ＣＣｌ４等が挙げられる。また、フッ素成分を含むガスとしては、ＳＦ６の他、Ｆ２、ＣＦ４、ＮＦ３等が挙げられる。尚、レジストパターン４０は有機溶剤等により除去する。
【００５９】
次に、図８（ｂ）に示すように、第１の層間絶縁膜５０を形成する。具体的には、ＣＶＤやスパッタリング等の成膜方法により、ゲート電極３０が形成されている面に、ＳｉＯ２膜を成膜することにより、第１の層間絶縁膜５０を形成する。
【００６０】
次に、図８（ｃ）に示すように、第１の層間絶縁膜５０において、後述するソース電極６１及びドレイン電極６２が形成される領域に開口部５１及び５２を形成する。具体的には、第１の層間絶縁膜５０の上に、フォトレジストを塗布し、露光装置により露光、現像をすることにより、第１の層間絶縁膜５０において開口部５１及び５２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングまたはウェットエッチングにより、レジストパターンの形成されていない領域における第１の層間絶縁膜５０を電子供給層１２２等の窒化物半導体層の表面が露出するまで除去し、開口部５１及び５２を形成する。この後、レジストパターンは有機溶剤等により除去する。
【００６１】
次に、図９（ａ）に示すように、第１の層間絶縁膜５０に形成された開口部５１及び５２に、Ａｌ等の金属材料によりソース電極６１及びドレイン電極６２を形成する。具体的には、開口部５１及び５２が形成されている第１の層間絶縁膜５０の上に、フォトレジストを塗布し、露光、現像を行なうことにより、ソース電極６１及びドレイン電極６２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ａｌ等の金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、第１の層間絶縁膜５０における開口部５１内にソース電極６１を形成し、開口部５２内にドレイン電極６２を形成する。
【００６２】
尚、ソース電極６１及びドレイン電極６２の形成方法は、上記以外の方法であってもよい。具体的には、開口部５１及び５２が形成されている第１の層間絶縁膜５０の上にＡｌ等の金属膜をスパッタリング等により成膜し、更に、この金属膜の上に、ソース電極６１及びドレイン電極６２が形成される領域の上にレジストパターンを形成する。この後、レジストパターンが形成されていない領域の金属膜をＲＩＥ等により除去し、レジストパターンを有機溶剤等により除去することにより、残存する金属膜によりソース電極６１及びドレイン電極６２を形成することができる。
【００６３】
次に、図９（ｂ）に示すように、第１の層間絶縁膜５０、ソース電極６１及びドレイン電極６２の上に、第２の層間絶縁膜７０を形成し、更に、第２の層間絶縁膜７０及び第１の層間絶縁膜５０に開口部７１、７２及び７３を形成する。この開口部７１、７２及び７３は、ソース電極６１、ドレイン電極６２及びゲート電極３０の表面が露出するまで、第２の層間絶縁膜７０及び第１の層間絶縁膜５０をエッチングにより除去することにより形成する。より詳細に説明すると、ＣＶＤやスパッタリング等の成膜方法により、ＳｉＯ２膜を成膜することにより、第２の層間絶縁膜７０を形成する。この後、第２の層間絶縁膜７０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部７１、７２及び７３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等のドライエッチングを行なうことにより、レジストパターンの形成されていない領域における第２の層間絶縁膜７０及び第１の層間絶縁膜５０を除去し、ソース電極６１、ドレイン電極６２及びゲート電極３０の表面を露出させる。これにより、第２の層間絶縁膜７０及び第１の層間絶縁膜５０に開口部７１、７２及び７３を形成することができる。この後、レジストパターンは有機溶剤等により除去する。
【００６４】
次に、図９（ｃ）に示すように、開口部７１、７２及び７３において、ソース電極６１、ドレイン電極６２及びゲート電極３０と接続される配線層８１、８２及び８３を形成する。具体的には、開口部７１、７２及び７３が形成されている第２の層間絶縁膜７０の上に、フォトレジストを塗布し、露光、現像を行なうことにより、配線層８１、８２及び８３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ａｌ等の金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、開口部７１においてソース電極６１と接続される配線層８１、開口部７２においてドレイン電極６２と接続される配線層８２、開口部７３においてゲート電極３０と接続される配線層８３を形成する。
【００６５】
尚、配線層８１、８２及び８３の形成方法は、上記以外の方法であってもよい。具体的には、開口部７１、７２及び７３が形成されている第２の層間絶縁膜７０の上にＡｌ等の金属膜をスパッタリング等により成膜し、更に、この金属膜の上に、配線層８１、８２及び８３が形成される領域にレジストパターンを形成する。この後、レジストパターンが形成されていない領域の金属膜をＲＩＥ等のドライエッチングにより除去し、レジストパターンを有機溶剤等により除去することにより、残存する金属膜により配線層８１、８２及び８３を形成することができる。
【００６６】
以上により、本実施の形態における半導体装置を製造することができる。本実施の形態では、ＡｌＧａＮのエッチングレートは、ＧａＮのエッチングレートと略同じであるため、第１の実施の形態と同様に、電子供給層１２２におけるエッチング量のばらつきを少なくすることができる。また、電子供給層１２２をＩｎＡｌＮにより形成した場合においても、ＩｎＡｌＮとＧａＮとのエッチングレートは略等しいため、同様に電子供給層１２２におけるエッチング量のばらつきを少なくすることができる。
【００６７】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００６８】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、ゲート電極を形成する際のＲＩＥ等のドライエッチングの条件が、第１の実施の形態及び第２の実施の形態とは異なるものである。具体的には、導電膜３０ａにおける所定の領域をドライエッチングにより除去することにより、ゲート電極３０を形成しているが、この工程における条件が、第１の実施の形態及び第２の実施の形態と異なるものである。本実施の形態における半導体装置の製造方法においては、第１の実施の形態における図４（ｃ）、または、第２の実施の形態における図７（ｃ）に示されるように、レジストパターン４０を形成した後、本実施の形態におけるドライエッチングを行なう。本実施の形態におけるドライエッチングは、２つのエッチング工程、即ち、第１のエッチング工程と、第２のエッチング工程を行なうものである。
【００６９】
最初に、第１のエッチング工程を行なう。第１のエッチング工程の条件は、エッチング装置のチャンバー内に、Ｃｌ２を１０〜１５０ｓｃｃｍ、ＳＦ６を１〜１５ｓｃｃｍ供給し、チャンバー内の圧力を２〜１０ｍＴｏｒｒとし、トップパワーを６００〜１２００Ｗ、バイアスパワーを３０〜８０Ｗとする。この条件におけるＧａＮに対するＴｉＮの選択比は約６であるため、ＴｉＮの膜厚分布（膜厚差）が２５ｎｍであっても、ＧａＮは最大で約４ｎｍエッチングにより除去されるだけである。
【００７０】
次に、第２のエッチング工程を行なう。第２のエッチング工程の条件は、チャンバー内に、Ｃｌ２を１０〜５０ｓｃｃｍ、Ｎ２を１０〜１００ｓｃｃｍ、ＳＦ６を２〜１０ｓｃｃｍ供給し、チャンバー内の圧力を２〜１０ｍＴｏｒｒとし、トップパワーを６００〜１２００Ｗ、バイアスパワーを３〜３０Ｗとする。この条件におけるＧａＮに対するＴｉＮの選択比は約１０であるため、ＴｉＮの膜厚分布（膜厚差）が２５ｎｍであっても、ＧａＮは最大で２．５ｎｍエッチングにより除去されるだけである。
【００７１】
第１のエッチング工程は、選択比は比較的低いものの、エッチングレートが高く、第２のエッチング工程は、選択比は比較的高いものの、エッチングレートが低い。よって、窒化物半導体層の表面が露出する直前まで、第１のエッチング工程を行ない、その後、第２のエッチング工程を行なうことにより、窒化物半導体層におけるエッチング量のばらつきの少ないエッチングを短時間で行なうことができる。これにより、半導体装置の製造時間を短縮することができ、半導体装置を低コストで製造することができる。
【００７２】
本実施の形態においては、第１のエッチング工程よりも第２のエッチング工程におけるドライエッチングのバイアスパワーを低くすることにより、第１のエッチング工程よりも第２のエッチング工程における選択比を高くすることができる。また、第１のエッチング工程よりも第２のエッチング工程におけるエッチングガスに添加されるＳＦ６の濃度を高くすることにより、第１のエッチング工程よりも第２のエッチング工程における選択比を高くすることができる。また、双方の内容を組み合わせることにより、より一層選択比を高くすることができる。
【００７３】
本実施の形態では、エッチングガスとして、Ｃｌ２にＳＦ６を添加した場合について説明したが、塩素成分を含むガスにフッ素成分を含むガス又は酸素を添加したものであってもよい。塩素成分を含むガスとしては、Ｃｌ２の他、ＢＣｌ３、ＣＣｌ４等が挙げられる。また、フッ素成分を含むガスとしては、ＳＦ６の他、Ｆ２、ＣＦ４、ＮＦ３等が挙げられる。
【００７４】
この後、第１の実施の形態における図５（ｂ）又は、第２の実施の形態における図８（ｂ）に示されるように、第１の層間絶縁膜５０を形成する。この後の工程は、第１の実施の形態または第２の実施の形態と同様である。尚、上記以外の内容については、第１又は第２の実施の形態と同様である。
【００７５】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、ゲート電極を形成する際のＲＩＥ等のドライエッチングの条件が、第１の実施の形態及び第２の実施の形態とは異なるものである。具体的には、導電膜３０ａにおける所定の領域をドライエッチングにより除去することにより、ゲート電極３０を形成しているが、この工程における条件が、第１の実施の形態及び第２の実施の形態と異なるものである。本実施の形態における半導体装置の製造方法においては、第１の実施の形態における図４（ｃ）、第２の実施の形態における図７（ｃ）に示されるように、レジストパターン４０を形成した後、本実施の形態におけるドライエッチングを行なう。
【００７６】
ドライエッチングの条件は、チャンバー内に、Ｃｌ２を１０〜１５０ｓｃｃｍ、Ｎ２を０〜１００ｓｃｃｍ、Ｏ２を５〜３０ｓｃｃｍ供給し、チャンバー内の圧力を２〜１０ｍＴｏｒｒとし、トップパワーが６００〜１２００Ｗ、バイアスパワーを３０〜８０Ｗとする。この条件におけるＧａＮに対するＴｉＮの選択比は約６であるため、ＴｉＮの膜厚分布（膜厚差）が２５ｎｍであっても、ＧａＮは最大で約４ｎｍエッチングにより除去されるだけである。塩素成分を含むガスとしては、Ｃｌ２の他、ＢＣｌ３、ＣＣｌ４等が挙げられる。
【００７７】
この後、第１の実施の形態における図５（ｂ）又は、第２の実施の形態における図８（ｂ）に示されるように、第１の層間絶縁膜５０を形成する。この後の工程は、第１の実施の形態または第２の実施の形態と同様である。尚、上記以外の内容については、第１又は第２の実施の形態と同様である。
【００７８】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００７９】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体層を形成する工程と、
前記窒化物半導体層の上に、導電膜を形成する工程と、
前記導電膜の上に、レジストパターンを形成する工程と、
前記レジストパターンが形成されて領域の前記導電膜をドライエッチングにより除去し、電極を形成する工程と、
を有し、
前記ドライエッチングに用いられるエッチングガスは、塩素成分を含むガスにフッ素成分を含むガスまたは酸素を加えたものであることを特徴とする半導体装置の製造方法。
（付記２）
前記導電膜は、導電性を有する金属窒化物膜を含むものであることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記導電膜は、金属窒化物膜と金属膜との積層膜であることを特徴とする付記１に記載の半導体装置の製造方法。
（付記４）
前記金属窒化物膜は、ＴａＮ、ＴｉＮ、ＺｒＮ、ＷＮ、ＶＮ、ＴｉＳｉＮ、ＴａＣＮのうちの１又は２以上を含む材料により形成されているものであることを特徴とする付記２又は３に記載の半導体装置の製造方法。
（付記５）
前記金属窒化物膜は、ＴｉＮを含む材料により形成されているものであることを特徴とする付記２又は３に記載の半導体装置の製造方法。
（付記６）
前記導電膜は、スパッタリングにより成膜されたものであることを特徴とする付記１から５のいずれかに記載の半導体装置の製造方法。
（付記７）
前記塩素成分を含むガスは、Ｃｌ２、ＢＣｌ３、ＣＣｌ４のうちの１又は２以上を含むガスであることを特徴とする付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８）
前記フッ素成分を含むガスは、ＳＦ６、Ｆ２、ＣＦ４、ＮＦ３のうちの１又は２以上を含むガスであることを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）
前記ドライエッチングは、ＲＩＥであることを特徴とする付記１から８のいずれかに記載の半導体装置の製造方法。
（付記１０）
前記導電膜をドライエッチングにより除去し、電極を形成する工程は、第１のエッチング工程と、第２のエッチング工程とを有し、
前記第１のエッチング工程よりも前記第２のエッチング工程の方が、ドライエッチングにおけるバイアスパワーが低いことを特徴とする付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１）
前記導電膜をドライエッチングにより除去し、電極を形成する工程は、第１のエッチング工程と、第２のエッチング工程とを有し、
前記第１のエッチング工程よりも前記第２のエッチング工程の方が、ドライエッチングにおけるエッチングガスに含まれるフッ素成分を含むガスまたは酸素の濃度が高いことを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１２）
前記導電膜をドライエッチングにより除去し、電極を形成する工程は、前記窒化物半導体層に対する前記導電膜の選択比が２以上であることを特徴とする付記１から１１のいずれかに記載の半導体装置の製造方法。
（付記１３）
前記電極と接する窒化物半導体層は、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮのいずれかであることを特徴とする付記１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４）
前記窒化物半導体層は、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層とを含むものであることを特徴とする付記１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５）
前記窒化物半導体層は、前記第２の半導体層の上に、第３の半導体層が形成されているものであることを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６）
前記第３の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１４から１６のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記窒化物半導体層は、ＭＯＶＰＥにより形成されたものであることを特徴とする付記１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記電極はゲート電極であって、
前記窒化物半導体層の上に、ソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１から１８のいずれかに記載の半導体装置の製造方法。
（付記２０）
前記半導体装置は、ＨＥＭＴであることを特徴とする付記１から１９のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【００８０】
１０        基板
２１        電子走行層（第１の半導体層）
２１ａ      ２ＤＥＧ
２２        電子供給層（第２の半導体層）
２３        キャップ層（第３の半導体層）
３０        ゲート電極
３０ａ      導電膜
４０        レジストパターン
５０        第１の層間絶縁膜
５１        開口部
５２        開口部
６１        ソース電極
６２        ドレイン電極
７０        第１の層間絶縁膜
７１        開口部
７２        開口部
７３        開口部
８１        配線層（ソース）
８２        配線層（ドレイン）
８３        配線層（ゲート）
【図１】
2013131651.tif 000003
【図２】
2013131651.tif 000004
【図３】
2013131651.tif 000005
【図４】
2013131651.tif 000006
【図５】
2013131651.tif 000007
【図６】
2013131651.tif 000008
【図７】
2013131651.tif 000009
【図８】
2013131651.tif 000010
【図９】
2013131651.tif 000011