(57)【要約】【課題】エンコーダ停止時の誤カウントなどを防止可能なエンコーダ信号処理回路を提供する。【解決手段】エンコーダ信号のＡ相パルスとＢ相パルスからクロック同期のＡ相パルスとＢ相パルスを生成する回路と、クロック同期のＡ相パルスとＢ相パルスから４逓倍パルスを生成する４逓倍パルス生成回路と、クロック同期のＡ相パルスとＢ相パルスが交互に入力されているか否かに基づきエンコーダの停止時期を示す信号を作成する交互チェック回路と、前記エンコーダの停止時期以外に前記４逓倍パルスからノイズ除去済み４逓倍パルス信号を発生する回路とを有するエンコーダ信号処理回路。【選択図】図５
2013061312.tif 000002
【特許請求の範囲】
【請求項１】
エンコーダ信号のＡ相パルスとＢ相パルスからクロック同期のＡ相パルスとクロック同期のＢ相パルスを生成する回路と、
前記クロック同期のＡ相パルスとＢ相パルスそれぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を作成し、前記立ち上がりエッジ信号及び立ち下がりエッジ信号から４逓倍パルスを生成する４逓倍パルス生成回路と、
前記クロック同期のＡ相パルスとＢ相パルスが交互に入力されているか否かに基づきエンコーダの停止時期を示す信号を作成する交互チェック回路を有し、
前記エンコーダの停止時期以外に前記４逓倍パルスからノイズ除去済み４逓倍パルス信号を発生する回路と、
前記ノイズ除去済み４逓倍パルス信号を分周して撮像手段への水平同期信号として供給する水平同期信号生成回路と、
前記クロック同期のＡ相パルスとＢ相パルスの位相のずれを検出して、前記エンコーダの停止時期以外に、前記クロック同期のＡ相パルスの位相がＢ相パルスよりも進んでいる第１の場合と前記クロック同期のＡ相パルスの位相がＢ相パルスよりも遅れている第２の場合を区別する信号を作成する方向弁別回路と、
前記第１の場合にはアップカウントし、前記第２の場合にはダウンカウントするアップダウンカウンタを有し、
前記方向弁別回路と、前記アップダウンカウンタの出力信号に基づいて撮像開始を示す信号を生成する撮像開始信号生成回路と、
を有することを特徴とするエンコーダ信号処理回路。
【請求項２】
前記交互チェック回路が、前記クロック同期のＡ相パルス、およびクロック同期のＢ相パルスを入力するとともに、前記４逓倍パルス生成回路が作成した前記クロック同期のＡ相パルス、およびクロック同期のＢ相パルスの、それぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を入力して演算することで、前記エンコーダの停止時期を示す信号を作成することを特徴とする請求項１に記載のエンコーダ信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は位相が互いに異なる２相パルスを入力信号とするエンコーダ信号処理回路に関するものであり、特に、ロータリエンコーダやリニアエンコーダが停止している時に、機械的微振動等のノイズによる誤カウントやカウント値のずれの蓄積を防止することが可能な、信頼性の高いエンコーダ信号処理回路に関するものである。
【背景技術】
【０００２】
エンコーダは、モータ等の回転位置を検出するために使用されるが、そのモータに対して電力を供給している電源や電源線の近くに設置されたり、そのモータにより駆動されているＸＹステージなどの搬送手段の近くに設置されたりする場合が多いことから、電気的、機械的ノイズを受け易い。従って、そのようなエンコーダについては、ノイズの影響をいかにして排除するかが課題となっている。
【０００３】
ノイズの影響を排除するために、図１（ａ）に示すように、エンコーダが出力するパルス信号のレベルをクロック同期で検出する方式がある。すなわち、例えば、システムクロック信号がローレベルからハイレベルに切りかわるとき（エッジ出力タイミング）だけエンコーダ信号を読み取りに行くようにし、そのときのエンコーダ信号レベルに変化がなければ、エンコーダは停止中であるとする方式である。
【０００４】
さらに特許文献１には、エンコーダが出力するパルス信号をクロック同期で検出し、パルス信号のハイレベル、ローレベルが夫々４クロック分連続した場合にＲＳフリップフロップをセット、リセットすることで、クロック４周期分の期間にわたり同一のレベルが継続しなければパルス信号の出力を変化させないようにした構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２７０５７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のようにクロック同期で検出を行う方式では、図１（ａ）に示すタイミングで発生したノイズを排除することはできるが、図１（ｂ）に示すようなシステムクロックのエッジ出力タイミングに合わせてグリッチが発生すると、誤検出になることが避けられないという問題がある。
【０００７】
また、機械的微振動等のノイズの影響は、エンコーダが停止している時に顕著である。例えば、図２はエンコーダが正転している状態から停止し、逆転を始めるときのエンコーダ信号のＡ相パルス、Ｂ相パルスの振舞いを示したものである。
【０００８】
パルス信号の立ち下がり、または、立ち上がりのエッジ部近傍でエンコーダが停止した状態では、エンコーダに微小振動が加わって、エンコーダが僅かに回転するだけで、パルスは立ち上がりと立ち下がりを繰り返して不定期なパルスが生成される。図２では、停止中にＢ相パルスが立ち上がったり立ち下がったりして不定期パルスを生成し、この不定期パルスからも４逓倍パルスが生成されている場合を示した。
【０００９】
この４逓倍パルスがパルスカウント回路に入力されると誤カウントが発生し、エンコーダが停止する度にカウント値のずれが蓄積される原因にもなる。
【００１０】
その結果、例えば、図３に示すような外観検査装置においては、次のような問題が発生する。
【００１１】
図３は、エンコーダ３１の信号をエンコーダ信号処理回路３２によって処理して撮像対象物３３の動きと撮像手段３４の同期を取るような外観検査装置の概略を示したものである。撮像手段３４の撮像範囲３５は撮像対象物３３よりも狭いので、撮像対象物３３を全面撮像するためには、図示しないＸ方向の搬送手段にて撮像対象物３３、または、撮像手段３４を移動させながら撮像対象物３３の一部を撮像してから、図示しないＹ方向の搬送手段にて撮像対象物３３、または、撮像手段３４を移動し、再びＸ方向の搬送手段を用いて撮像対象物３３の一部を撮像するという一連の動作を複数回繰り返す必要がある。
【００１２】
そのため、エンコーダ信号処理回路３２は、エンコーダ３１の信号を入力し、それを処理し、撮像手段３４に同期信号や撮像開始信号を出力する役割を果たさなければならない。しかし前述した理由から、撮像対象物３３、または、撮像手段３４をＸ方向に往復させる度にカウント値のずれが蓄積し、次第に適切なタイミングで撮像を開始できなくなり、検査領域の一部を撮像し損ねたり、撮像する必要の無い非検査領域を必要以上に撮像してしまったりする問題があった。
【課題を解決するための手段】
【００１３】
上記の課題を解決するための手段として、本発明は、エンコーダ信号のＡ相パルスとＢ相パルスからクロック同期のＡ相パルスとクロック同期のＢ相パルスを生成する回路と、前記クロック同期のＡ相パルスとＢ相パルスそれぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を作成し、前記立ち上がりエッジ信号及び立ち下がりエッジ信号から４逓倍パルスを生成する４逓倍パルス生成回路と、
前記クロック同期のＡ相パルスとＢ相パルスが交互に入力されているか否かに基づきエンコーダの停止時期を示す信号を作成する交互チェック回路を有し、
前記エンコーダの停止時期以外に前記４逓倍パルスからノイズ除去済み４逓倍パルス信号を発生する回路と、
前記ノイズ除去済み４逓倍パルス信号を分周して撮像手段への水平同期信号として供給する水平同期信号生成回路と、
前記クロック同期のＡ相パルスとＢ相パルスの位相のずれを検出して、前記エンコーダの停止時期以外に、前記クロック同期のＡ相パルスの位相がＢ相パルスよりも進んでいる第１の場合と前記クロック同期のＡ相パルスの位相がＢ相パルスよりも遅れている第２の場合を区別する信号を作成する方向弁別回路と、
前記第１の場合にはアップカウントし、前記第２の場合にはダウンカウントするアップダウンカウンタを有し、
前記方向弁別回路と、前記アップダウンカウンタの出力信号に基づいて撮像開始を示す信号を生成する撮像開始信号生成回路と、
を有することを特徴とするエンコーダ信号処理回路である。
【００１４】
また、本発明は、上記のエンコーダ信号処理回路において、前記交互チェック回路が、前記クロック同期のＡ相パルス、およびクロック同期のＢ相パルスを入力するとともに、前記４逓倍パルス生成回路が作成した前記クロック同期のＡ相パルス、およびクロック同期のＢ相パルスの、それぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を入力して演算することで、前記エンコーダの停止時期を示す信号を作成することを特徴とするエンコーダ信号処理回路である。
【発明の効果】
【００１５】
本発明によれば、交互チェック回路がエンコーダの停止時期を示す交互チェック信号を
生成することで、ロータリエンコーダやリニアエンコーダが停止している時に、機械的微振動等のノイズによって４逓倍パルス信号にノイズ信号が混入してもノイズパルスを除去したノイズ除去済み４逓倍パルス信号を作成することができ、誤カウントせず、また、カウント値のずれの蓄積が防止されたエンコーダ信号処理回路が得られる効果がある。
【図面の簡単な説明】
【００１６】
【図１】（ａ）クロック同期で除去できるノイズ、（ｂ）クロック同期では除去できないノイズの例を示した説明図である。
【図２】エンコーダが正転している状態から停止し逆転を始めるときのＡ相パルス、Ｂ相パルス、４逓倍パルスの振舞いを示したタイミングチャート図である。
【図３】本発明のエンコーダ信号処理回路を適用可能な外観検査装置の模式図である。
【図４】本発明のエンコーダ信号処理回路のブロック図である。
【図５】本発明のエンコーダ信号処理回路に含まれる４逓倍パルス生成回路および方向弁別回路のブロック図である。
【図６】本発明の効果を示すタイミングチャート図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係るエンコーダ信号処理回路を、図面を用いて説明する。
図４は、本発明に係るエンコーダ信号処理回路の実施の形態を示す構成図であり、図５は、図４における４逓倍パルス生成回路および方向弁別回路のブロック構成図であり、図６は、図５の回路で整形される信号を説明するタイミングチャート、および、グラフである。
【００１８】
図４に示したようなエンコーダ信号処理回路において、エンコーダ信号のＡ相パルスとＢ相パルスはシステムクロックとは非同期であるため、フリップフロップのセットアップタイム、および、ホールドタイムを保証できないタイミングで入力されてしまう場合が必ず存在する。そこで、そのようなフリップフロップの出力が安定しない所謂メタステーブル現象の発生を防ぐために、ダブルラッチ４１、４２を用いて、エンコーダ信号のＡ相パルスとＢ相パルスを、システムクロックに同期したクロック同期Ａ相パルス、クロック同期Ｂ相パルスに変換する。これにより、図１（ａ）のようなノイズも除去することができる。
【００１９】
このクロック同期Ａ相パルス、クロック同期Ｂ相パルスは、４逓倍パルス生成回路および方向弁別回路５０に入力される。図５のように、エンコーダ信号処理回路の４逓倍パルス生成回路および方向弁別回路５０を、４逓倍パルス生成回路５１と、交互チェック回路５２とＡＮＤ回路５３と方向弁別回路５４で構成する。
【００２０】
図５で、４逓倍パルス生成回路５１は、クロック同期Ａ相パルスの立ち上がりエッジ、および、立ち下がりエッジと、クロック同期Ｂ相パルスの立ち上がりエッジ、および、立ち下がりエッジを検出して４逓倍のパルスを生成する。
【００２１】
また、交互チェック回路５２は、クロック同期Ａ相パルス、クロック同期Ｂ相パルスを入力し、それから、エンコーダ３１の回転の有無を判定してエンコーダの停止時期を示す交互チェック信号を生成する。そして、ＡＮＤ回路５３が、その交互チェック信号と、４逓倍パルス生成回路５１が出力した４逓倍のパルス信号のＡＮＤを取ることで、ノイズ除去済み４逓倍パルス信号を生成する。
【００２２】
また、方向弁別回路５４は、クロック同期Ａ相パルスとクロック同期Ｂ相パルスの位相を検出して、Ａ相パルスの位相がＢ相パルスよりも進んでいる場合と、Ａ相パルスの位相がＢ相パルスよりも遅れていると場合とを区別するエンコーダの移動方向信号を出力する
。すなわち、方向弁別回路５４の出力するエンコーダの移動方向信号は、例えば図３のような外観検査装置の場合であれば、進行方向が＋Ｘ方向ならハイ、−Ｘ方向ならローとなる信号であり、ロータリエンコーダの場合であれば、回転方向が時計回りであればハイ、反時計回りであればローとなる信号である。
【００２３】
図４のように、４逓倍パルス生成回路および方向弁別回路５０の出力の１つであるノイズ除去済み４逓倍パルス信号は、水平同期信号生成回路６０に入力される。水平同期信号生成回路６０では、図示しないデータバスを介してレジスタに設定された分周値で４逓倍パルスを分周して分周パルス信号として出力する。分周パルス信号は、グリッチを除去するためのシングルラッチ９１を通されて水平同期信号となる。水平同期信号生成回路６０とシングルラッチ９１を合わせて完成した水平同期信号生成回路になる。その出力の水平同期信号は図３の撮像手段３４に入力され、撮像手段３４は水平同期信号に基づいて撮像を行う。
【００２４】
一方、４逓倍パルス生成回路および方向弁別回路５０のもう１つの出力であるエンコーダの移動方向信号は、水平同期信号生成回路６０の出力である分周パルスととともに、アップダウンカウンタ７０に入力される。ここでは、エンコーダの移動方向信号電圧がハイであるかローであるかに応じて、分周パルスの立ち上がりエッジでカウント値をアップ、または、ダウンする。
【００２５】
アップダウンカウンタ７０の出力であるカウント値は、システムリセットが有効になった場合、または、カウントリセット信号が有効になった場合にゼロクリアされる。カウントリセットは、例えば、データバスを介してレジスタに値を設定することによって実現される。
【００２６】
そして、アップダウンカウンタ７０の出力であるカウント値は、撮像開始信号生成回路８０に入力される。撮像開始信号生成回路８０では、図示しないデータバスを介してレジスタに設定された撮像開始カウント値との比較を行い、両者の値が一致したタイミングで第１の撮像開始信号を出力し、グリッチを除去するためのシングルラッチ９２を通して第２の撮像開始信号を生成する。
【００２７】
ここで、カウント値の比較だけでは、エンコーダの方向に関わりなく撮像開始信号が有効になってしまうため、方向弁別回路５４の出力のエンコーダの移動方向信号と第１の撮像開始信号をＡＮＤ回路に入力して、そのＡＮＤ回路の出力信号をシングルラッチ９２を通して第２の撮像開始信号を生成するようにしている。撮像開始信号生成回路８０とシングルラッチ９２を合わせて完成した撮像開始信号生成回路になる。その撮像開始信号生成回路が第２の撮像開始信号を撮像開始の信号として出力する。
【００２８】
これにより、例えば、図３で撮像対象物３３が＋Ｘ方向に進んでいる状態で、かつ、カウント値が指定のカウント値になったタイミングで撮像手段３４に第２の撮像開始信号を入力することができ、撮像対象物３３が−Ｘ方向に進んでいる状態においては、カウント値が指定カウント値になっても撮像開始信号が入力されるのを防ぐことができる。
【００２９】
以上のようにして、撮像手段３４には、撮像のために必要な信号である水平同期信号と、第２の撮像開始信号が入力される。
【００３０】
ここで、交互チェック回路５２が、Ａ相パルスとＢ相パルスが交互に入力されているか否かをチェックしエンコーダの停止時期を示す交互チェック信号を出力する。その交互チェック信号を利用することで、以下の様にして、エンコーダ停止時の機械的微振動等によるノイズによって、誤カウントをおこしたり、カウント値のずれが蓄積してしまったりする問題を防ぐことができる。すなわち、ＡＮＤ回路５３が、この交互チェック信号と、４逓倍パルス生成回路５１の出力とのＡＮＤを取った信号をノイズ除去済み４逓倍パルス信号として出力することで、ノイズを除去する。
【００３１】
また、方向弁別回路５４が、交互チェック信号を参照して交互チェック信号が示すエンコーダ停止時期以外の時期に、クロック同期Ａ相パルス及びクロック同期Ｂ相パルスからエンコーダーが正転しているか逆転しているかの方向を弁別して、エンコーダの移動方向信号を出力する。
【００３２】
なお、変形例として、方向弁別回路５４から、エンコーダの移動方向信号とともに、エンコーダ停止時期を示す信号を出力しても良い。
【００３３】
（交互チェック回路の動作）
以下、図５及び図６を用いて、この交互チェック回路５２による４逓倍パルス信号のノイズ除去動作を説明する。
【００３４】
図５は、４逓倍パルス生成回路および方向弁別回路５０の構成を示すブロック図であり、図６は、本実施形態の信号のタイミングチャートを示す。また、図５では、４逓倍パルス生成回路５１と交互チェック回路５２の回路構成の詳細を示す。
【００３５】
図５のように、先ず、ダブルラッチ４１及び４２でシステムクロックに同期された、クロック同期Ａ相パルス及びクロック同期Ｂ相パルスが逓倍パルス生成回路および方向弁別回路５０に入力され、そのパルスが４逓倍パルス生成回路５１に入力される。
【００３６】
４逓倍パルス生成回路５１では、エッジ生成回路５１ａにより、クロック同期Ａ相パルスの立ち上りエッジ信号と立ち下がりエッジ信号が生成され、エッジ生成回路５１ｂにより、クロック同期Ｂ相パルスの立ち上りエッジ信号と立ち下がりエッジ信号が生成される。次に、論理和回路５１ｃにより、クロック同期Ａ相パルスの立ち上りエッジ信号と立ち下がりエッジ信号、及び、クロック同期Ｂ相パルスの立ち上りエッジ信号と立ち下がりエッジ信号との、全信号のＯＲを取った信号が生成され、４逓倍パルスとして出力される。図６のように、この４逓倍パルスは、図２と同様に、停止状態において、ノイズのパルスが混入した信号となり、エンコーダの機械的微振動等の影響を除去できない。
【００３７】
すなわち、エンコーダの停止状態において、実際にはエンコーダは完全に停止することはなく、常にノイズの影響を受けて微小運動する。したがって、図６に示したように、Ｂ相パルスはエンコーダの微小運動に伴って立ち上がりと立ち下がりを繰り返す状態となる。このとき、停止状態においても、４逓倍パルスにはノイズのパルスが混入され、これが誤カウントや、カウントずれの蓄積の原因となる。
【００３８】
本実施形態では、４逓倍パルス生成回路５１のエッジ生成回路５１ａ及び５１ｂが作成した、クロック同期Ａ相パルスの立ち上りエッジ信号と、立ち下がりエッジ信号、及び、クロック同期Ｂ相パルスの立ち上りエッジ信号と、立ち下がりエッジ信号とを、交互チェック回路５２に入力させる。交互チェック回路５２には、更に、ダブルラッチ４１及び４２から、クロック同期Ａ相パルス及びクロック同期Ｂ相パルスを入力させる。
【００３９】
交互チェック回路５２においては、ダブルラッチ４１から受信したクロック同期Ａ相パルスを、クロックイネーブル端子付きのＤフリップフロップ５２ａと５２ｂの信号入力端子に入力させる。また、ダブルラッチ４２から受信したクロック同期Ｂ相パルスを、クロックイネーブル端子付きのＤフリップフロップ５２ｃと５２ｄの信号入力端子に入力させる。
【００４０】
そして、交互チェック回路５２は、４逓倍パルス生成回路５１から受信したクロック同期Ｂ相パルスの立ち上りエッジ信号をＤフリップフロップ５２ａのクロックイネーブル端子に入力し、クロック同期Ｂ相パルスの立ち下りエッジ信号をＤフリップフロップ５２ｂのクロックイネーブル端子に入力する。また、クロック同期Ａ相パルスの立ち上りエッジ信号をＤフリップフロップ５２ｃのクロックイネーブル端子に入力し、クロック同期Ａ相パルスの立ち下りエッジ信号をＤフリップフロップ５２ｄのクロックイネーブル端子に入力する。
【００４１】
次に、Ｄフリップフロップ５２ａと５２ｂの出力信号を排他的論理和回路５２ｅに入力し、Ｄフリップフロップ５２ｃと５２ｄの出力信号を排他的論理和回路５２ｆに入力する。
【００４２】
更に、排他的論理和回路５２ｅと５２ｆの出力信号をＡＮＤ回路５２ｇに入力する。すなわち、ＡＮＤ回路５２ｇが、クロック同期Ａ相パルスの立ち上り時と立ち下がり時それぞれにおけるクロック同期Ｂ相パルスの状態の排他出力と、クロック同期Ｂ相パルスの立ち上り時と立ち下がり時それぞれにおける排他出力とのＡＮＤを取る回路を構成している。
【００４３】
この回路構成により、ＡＮＤ回路５２ｇの出力の交互チェック信号は、図６のように、クロック同期Ａ相パルスとクロック同期Ｂ相パルスが交互に入力されている場合には真（ハイ）になり、そうでない場合は偽（ロー）となる。すなわち、交互チェック信号がエンコーダの停止時期をロー信号により示す。
【００４４】
この交互チェック回路５２のＡＮＤ回路５２ｇの交互チェック信号と、４逓倍パルス生成回路５１の論理和回路５１ｃの出力信号とを、ＡＮＤ回路５３でＡＮＤを取って、ノイズ除去済み４逓倍パルス信号を作成し、４逓倍パルス生成回路および方向弁別回路５０の出力端子から出力し、図４の回路の次段の水平同期信号生成回路６０に出力する。
【００４５】
このノイズ除去済み４逓倍パルス信号は、図６のように、停止状態において、ノイズのパルスが混入しない信号になる。すなわち、エンコーダの停止中にエンコーダの機械的微振動によりＢ相パルスが不定期なパルスを生成し、それにより４逓倍パルス信号にノイズパルスが混入しているが、エンコーダの停止中に交互チェック回路からの出力の交互チェック信号がローになるので、ＡＮＤ回路５３がその交互チェック信号と４逓倍パルス信号とのＡＮＤを取ることで、ノイズパルスが除去されたノイズ除去済み４逓倍パルス信号を作成することができる。
【００４６】
従って、エンコーダが停止している時の機械的微振動等のノイズにより、Ａ相パルス、または、Ｂ相パルスのレベルが発振し、それによって４逓倍パルスが無秩序に生成されたノイズが発生しても、交互チェック回路５２とＡＮＤ回路５３とがそのノイズパルスを除去されたノイズ除去済み４逓倍パルス信号を作成することができる。それにより、図４の後段の、回路ブロックにノイズが除去された信号を供給することができ、誤カウントや、カウントずれの蓄積を防ぐことができる、信頼性の高いエンコーダ信号処理回路を実現することができる効果がある。
【００４７】
以上のように、本発明によれば、誤カウントせず、また、カウント値のずれの蓄積を防止する信頼性の高いエンコーダ信号処理回路を実現することができる。
【符号の説明】
【００４８】
３１・・・エンコーダ
３２・・・エンコーダ信号処理回路
３３・・・撮像対象物
３４・・・撮像手段
３５・・・撮像範囲
４１・・・ダブルラッチ
４２・・・ダブルラッチ
５０・・・４逓倍パルス生成回路および方向弁別回路
５１・・・４逓倍パルス生成回路
５１ａ、５１ｂ・・・エッジ生成回路
５１ｃ・・・論理和回路
５２・・・交互チェック回路
５２ａ、５２ｂ、５２ｃ、５２ｄ・・・クロックイネーブル端子付きＤフリップフロップ５２ｅ、５２ｆ・・・排他的論理和回路
５２ｇ・・・ＡＮＤ回路
５３・・・ＡＮＤ回路
５４・・・方向弁別回路
６０・・・水平同期信号生成回路
７０・・・アップダウンカウンタ
８０・・・撮像開始信号生成回路
９１、９２・・・シングルラッチ
【図１】
2013061312.tif 000003
【図２】
2013061312.tif 000004
【図４】
2013061312.tif 000005
【図５】
2013061312.tif 000006
【図６】
2013061312.tif 000007
【図３】
2013061312.tif 000008