(57)【要約】      （修正有）【課題】内部で負荷電流を検出し、その負荷電流の値に基づいて最適な出力トランジスタのサイズ（オン抵抗）を設定するスイッチングレギュレータを提供する。【解決手段】所望の出力電圧Ｖｏを生成するためのパルス入力信号１０３を出力するパルス幅変調回路２と、パルス入力信号１０３に基づいて、入力信号１００からパルス出力信号１０４を生成する制御回路３と、パルス出力信号１０４の電圧を平滑化して所望の出力電圧Ｖｏを出力する平滑回路４とを具備する。制御回路３は、スイッチング動作によって入力信号１０３からパルス出力信号１０４を生成する複数のインバータを有する出力トランジスタ部３０と、パルス入力信号１０３に基づいて、複数のインバータのうちで少なくとも１つのインバータを含むインバータグループが、スイッチング動作によってパルス出力信号１０４を生成するように駆動させるスイッチング制御部４０とを備える。【選択図】図１
2013162532.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング動作によって入力信号から電圧がパルス状に変化するパルス出力信号を生成する複数のインバータを有する出力トランジスタ部と、
パルス入力信号に基づいて、前記複数のインバータのうちで少なくとも１つのインバータを含むインバータグループが、スイッチング動作によって前記パルス出力信号を生成するように駆動させるスイッチング制御部と
を備え、
前記スイッチング制御部は、第１のインバータグループを駆動させているときの前記出力トランジスタ部に流れる電流の大きさを検出し、前記第１のインバータグループから前記電流の大きさに対応した第２のインバータグループへ駆動させるインバータグループを変更する
スイッチングレギュレータ。
【請求項２】
請求項１に記載のスイッチングレギュレータであって、
前記スイッチング制御部は、
前記電流を検出電圧に変換する電流検出部と、
前記検出電圧に対応した前記第２のインバータグループを決定し、決定してから所定時間が経過した後、前記第２のインバータグループへ変更する切替部と
を備える
スイッチングレギュレータ。
【請求項３】
請求項２に記載のスイッチングレギュレータであって、
前記切替部は、
前記検出電圧と、予め設定された複数の参照電圧とを比較して、前記第２のインバータグループを表す比較結果信号を出力する比較部と、
前記比較結果信号を受け取った後、クロック信号に基づいて前記所定時間を計測し、前記所定時間が経過してから前記第２のインバータグループを駆動させるための駆動信号を出力するラッチカウンタ部と、
前記駆動信号と、前記パルス入力信号とに基づいて、前記第２のインバータグループを駆動させる駆動部と
を備える
スイッチングレギュレータ。
【請求項４】
所望の出力電圧を生成するためのパルス幅を有するパルス入力信号を出力するステップと、
前記パルス入力信号に基づいて、複数のインバータを有する出力トランジスタ部の少なくとも１つのインバータを含むインバータグループをスイッチング動作させて、入力信号から電圧がパルス状に変化するパルス出力信号を生成するステップと、
前記パルス出力信号の電圧を平滑化して前記所望の出力電圧を出力するステップと
を具備し、
前記パルス出力信号を生成するステップは、
第１のインバータグループを駆動させているときの前記出力トランジスタ部に流れる電流の大きさを検出するステップと、
前記第１のインバータグループから前記電流の大きさに対応した第２のインバータグループへ駆動させるインバータグループを変更するステップと
を備える
電力変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングレギュレータ、及び電力変換方法に関する。
【背景技術】
【０００２】
スイッチングレギュレータは、リニアレギュレータなどに比べて効率（電力変換効率）良く負荷に電力を供給することができる。しかしながら、スイッチングレギュレータには、負荷で主に使用される負荷電流の範囲だけでなく、負荷電流がその範囲を超えたときでも効率が良いこと、即ち、広い負荷電流の範囲で高効率であることが要求されている。
【０００３】
スイッチングレギュレータは効率に優れているが、その効率は負荷電流の大きさに依存する。負荷電流がいくらの時に最も効率が良いのかは、外付け素子など様々な要因があるが、スイッチング動作を行う出力トランジスタのサイズ（オン抵抗）による影響が大きい。従って、広い負荷電流の範囲で効率を良くするためには、負荷電流に合わせて出力トランジスタのサイズ（オン抵抗）を調整することが有効となる。
【０００４】
特許文献１（特開２００９−１１０４５号公報）には、使用時の負荷電流に対応して最適な効率となるように、出力トランジスタのサイズを設定できるスイッチングレギュレータが開示されている。特許文献１のスイッチングレギュレータは、スイッチ回路によるスイッチング動作によって入力電圧を出力電圧に変換するインバータ回路と、入力電圧に基づく入力電力と、出力電圧に基づく出力電力とから算出される効率に応じて、スイッチ回路のオン抵抗の大きさを設定するサイズ調整回路とを具備している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１１０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１のスイッチングレギュレータが負荷電流の値に対応した最適な効率を得るためには、外部回路を用いて出力トランジスタのサイズ（オン抵抗）を変更しなければならない。詳細には、スイッチングレギュレータの外部の負荷電流検出部が負荷電流を測定し、スイッチングレギュレータの外部のサイズ設定部が測定値から最適な効率が得られるような出力トランジスタを決定し、そしてサイズ設定部が出力トランジスタのサイズ（オン抵抗）を設定する設定信号をスイッチングレギュレータに入力しなければならない。このように、特許文献１では負荷電流の値に対応した最適な効率を得るために、スイッチングレギュレータを使用する側で設定信号を生成する必要がある。しかも、スイッチングレギュレータの外部に接続する回路構成も多くなる。
【課題を解決するための手段】
【０００７】
一実施の形態によるスイッチングレギュレータは、所望の出力電圧を生成するためのパルス幅を有するパルス入力信号を出力するパルス幅変調回路と、パルス入力信号に基づいて、入力信号から電圧がパルス状に変化するパルス出力信号を生成する制御回路と、パルス出力信号の電圧を平滑化して所望の出力電圧を出力する平滑回路とを具備する。
制御回路は、スイッチング動作によって入力信号からパルス出力信号を生成する複数のインバータを有する出力トランジスタ部と、パルス入力信号に基づいて、複数のインバータのうちで少なくとも１つのインバータを含むインバータグループが、スイッチング動作によってパルス出力信号を生成するように駆動させるスイッチング制御部とを備える。
スイッチング制御部は、第１のインバータグループを駆動させているときの出力トランジスタ部に流れる電流の大きさを検出し、第１のインバータグループから電流の大きさに対応した第２のインバータグループへ駆動させるインバータグループを変更する。
【０００８】
一実施の形態による電力変換方法は、所望の出力電圧を生成するためのパルス幅を有するパルス入力信号を出力するステップと、パルス入力信号に基づいて、複数のインバータを有する出力トランジスタ部の少なくとも１つのインバータを含むインバータグループをスイッチング動作させて、入力信号から電圧がパルス状に変化するパルス出力信号を生成するステップと、パルス出力信号の電圧を平滑化して所望の出力電圧を出力するステップとを具備する。
パルス出力信号を生成するステップは、第１のインバータグループを駆動させているときの出力トランジスタ部に流れる電流の大きさを検出するステップと、第１のインバータグループから電流の大きさに対応した第２のインバータグループへ駆動させるインバータグループを変更するステップとを備える。
【発明の効果】
【０００９】
一実施の形態によるスイッチングレギュレータは、内部回路で負荷電流を検出し、その負荷電流の値に基づいて、最適な出力トランジスタのサイズ（オン抵抗）を設定することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、スイッチングレギュレータ１の回路図である。
【図２】図２は、制御回路３の回路図である。
【図３】図３は、実施の形態による電力変換方法を示したフローチャートである。
【図４】図４は、ステップＳ０２の動作を示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して一実施の形態によるスイッチングレギュレータを説明する。
【００１２】
図１は、スイッチングレギュレータ１の回路図である。スイッチングレギュレータ１は、入力信号（入力電力：入力電圧ＶＤＤ、入力電流Ｉｉｎ）１００を所望の出力信号（出力電力：出力電圧Ｖｏ、負荷電流Ｉｏ）１０５に変換し、負荷８に提供する。図１を参照すると、スイッチングレギュレータ１は、パルス幅変調回路２と、制御回路３と、平滑回路４と、基準電圧生成回路５と、誤差増幅回路６とを具備する。
【００１３】
パルス幅変調回路２は、所望の出力電圧Ｖｏを生成するためのパルス幅を有するパルス入力信号１０３を生成し、制御回路３に出力する。詳細には、パルス幅変調回路２は、三角波発生部１０と、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）コンパレータ２０とを備える。三角波発生部１０は、三角波信号１０１を生成しＰＷＭコンパレータ２０に出力する。ＰＷＭコンパレータ２０は、非反転入力端子が三角波発生部１０に接続し、反転入力端子が誤差増幅回路６に接続し、出力端子が制御回路３に接続する。ＰＷＭコンパレータ２０は、三角波信号１０１と誤差増幅回路６から出力される誤差信号１０２との電位差を比較し、比較結果に基づいたパルス幅を有するパルス入力信号１０３を生成する。特に、ＰＷＭコンパレータ２０は、出力電圧Ｖｏが所望の電圧となるように、出力電圧Ｖｏが所望の電圧よりも高い場合、出力電圧Ｖｏを下げるようにパルス幅を広げたパルス入力信号１０３を出力し、出力電圧Ｖｏが所望の電圧よりも低い場合、パルス幅を狭めたパルス入力信号１０３を出力する。
【００１４】
制御回路３は、パルス入力信号１０３に基づいて、入力信号（入力電力：入力電圧ＶＤＤ、入力電流Ｉｉｎ）１００から電圧がパルス状に変化するパルス出力信号（パルス出力電流、パルス出力電圧）１０４を生成する。制御回路３は、出力トランジスタ部３０と、スイッチング制御部４０とを備える。
【００１５】
出力トランジスタ部３０は、スイッチング動作によって入力信号１００からパルス出力信号１０４を生成する複数のインバータ（詳細は後述する）を有する。
【００１６】
スイッチング制御部４０は、パルス入力信号１０３に基づいて、出力トランジスタ部３０の複数のインバータのうちで、少なくとも１つのインバータを含むインバータグループがスイッチング動作によってパルス出力信号１０４を生成するように駆動させる。また、スイッチング制御部４０は、第１のインバータグループを駆動させているときの出力トランジスタ部３０に流れる電流の大きさを検出し、第１のインバータグループから電流の大きさに対応した第２のインバータグループへ駆動させるインバータグループを変更する。スイッチングレギュレータ１の効率は負荷電流Ｉｏの大きさに依存しており、特に、効率は出力トランジスタ部３０のサイズ（オン抵抗）による影響が大きい。従って、広い負荷電流Ｉｏの範囲で効率を良くするためには、負荷電流Ｉｏに合わせて出力トランジスタ部３０のサイズ（オン抵抗）を調整することが有効となる。出力トランジスタ部３０に流れる電流の大きさは、負荷電流Ｉｏの値が大きくなると増加し、小さくなると減少する相関関係がある。そこで、スイッチング制御部４０は、負荷電流Ｉｏの値に相当するものとして出力トランジスタ部３０を流れる電流の大きさを検出し、効率が良くなるように出力トランジスタ部３０を流れる電流の大きさに対応したインバータグループへ変更する。
【００１７】
スイッチング制御部４０について更に説明すると、スイッチング制御部４０は電流検出部５０と、切替部６０とを備える。電流検出部５０は、出力トランジスタ部３０を流れる電流の大きさを検出し、検出電圧Ｖａに変換する。言い換えると、電流検出部５０は、駆動しているインバータグループを流れる電流の大きさを検出し、検出電圧Ｖａに変換する。
【００１８】
切替部６０は、出力トランジスタ部３０からパルス出力信号１０４が出力されるように、出力トランジスタ部３０のインバータグループを駆動させるための出力制御信号１１０を出力する。特に、切替部６０は、電流検出部５０から検出電圧Ｖａを受け取ると、検出電圧Ｖａに対応したインバータグループを決定する。そして、切替部６０は決定してから所定時間が経過した後、駆動させるインバータグループを決定したインバータグループへ変更する。制御回路３の具体的な回路構成は後述する。
【００１９】
平滑回路４は、制御回路３のパルス出力信号１０４の電圧を平滑化して、所望の出力電圧Ｖｏを出力する。平滑回路４は、インダクタＬと、コンデンサＣとを備える。平滑回路４は、インダクタＬとコンデンサＣの充放電を利用して所望の出力電圧Ｖｏを生成する。
【００２０】
基準電圧生成回路５は、基準電圧となる基準信号１０７を生成する。
【００２１】
誤差増幅回路６は、出力信号１０５の出力電圧Ｖｏと所望の電圧との誤差を増幅して、誤差信号１０２として出力する。誤差増幅回路６は、抵抗Ｒ１と、抵抗Ｒ２と、誤差アンプ７０とを含む。誤差アンプ７０は、抵抗Ｒ１と抵抗Ｒ２とで分割されて生成された分圧信号１０６の電圧と、基準信号１０７の基準電圧との差を増幅する。
【００２２】
図２は、制御回路３の回路図である。前述したように、制御回路３は、出力トランジスタ部３０と、スイッチング制御部４０（図２では電流検出部５０と切替部６０とで表されている）とを備える。出力トランジスタ部３０は、抵抗Ｒ３０と、スイッチング動作する複数のインバータＩＶ１〜ＩＶｎとを有する。抵抗Ｒ３０は、一方の端子がノード２００を介して入力電圧ＶＤＤに接続し、他方の端子がノード２０１を介して複数のインバータＩＶ１〜ＩＶｎに接続する。インバータＩＶ１は、ＰＭＯＳ（ｐｏｓｉｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＰ１と、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＮ１とを備える。ＰＭＯＳトランジスタＰ１は、ソースが抵抗Ｒ３０を介して入力電圧ＶＤＤに接続し、ドレインがノード２０２を介して平滑回路４に接続し、ゲートが切替部６０の駆動部６３（詳細は後述する）に接続する。ＮＭＯＳトランジスタＮ１は、ソースがノード２０３を介して接地電圧ＧＮＤに接続し、ドレインがノード２０２を介して平滑回路４に接続し、ゲートが切替部６０の駆動部６３に接続する。インバータＩＶ１は、ＰＭＯＳトランジスタＰ１と、ＮＭＯＳトランジスタＮ１とを駆動部６３の出力制御信号１１０（１１０Ａ、１１０Ｂ）に基づいて交互にオン／オフを繰り返し、平滑回路４へ出力するパルス出力信号１０４を生成する。他のインバータＩＶ２〜ＩＶｎも同様である。尚、本実施の形態においてインバータグループとは、複数のインバータＩＶ１〜ＩＶｎのうちで、少なくともインバータＩＶ１を含むインバータグループを表す。例えば、インバータＩＶ１とインバータＩＶ２とを合わせてインバータグループとする。
【００２３】
スイッチング制御部４０の電流検出部５０と切替部６０とを説明する。電流検出部５０は、出力トランジスタ部３０を流れる電流を抵抗Ｒ３０に基づいて検出電圧Ｖａに変換し、比較部６１に出力する。電流検出部５０が検出する電流は負荷電流Ｉｏそのものではないが、その電流は負荷電流Ｉｏの大きさに基づいており、負荷電流Ｉｏを検出していることに相当する。尚、電流検出部５０は、出力トランジスタ部３０を流れる電流を検出できればよいため、図２では抵抗Ｒ３０は入力電圧ＶＤＤとノード２０１との間に接続するとして説明したが、ノード２０２と複数のインバータＩＶ１〜ＩＶｎのドレインとの間や、接地電圧ＧＮＤとノード２０３との間に接続するものであってもよい。
【００２４】
切替部６０は、比較部６１と、ラッチカウンタ部６２と、駆動部６３とを備える。
比較部６１は、検出電圧Ｖａと、予め設定された複数の参照電圧Ｖｒｅｆ１〜Ｖｒｅｆｎ−１とを比較して、出力トランジスタ部３０に流れる電流に対応したインバータグループを表す比較結果信号１１３を出力する。詳細には、比較部６１は、複数のコンパレータＣＯＭ１〜ＣＯＭｎ−１を備える。コンパレータＣＯＭ１は、非反転入力端子が電流検出部５０に接続し、反転入力端子がノード２０６を介してスイッチングレギュレータ１の内部の電源生成回路（図示略）に接続し、出力端子がラッチカウンタ部６２（詳細には後述するラッチカウンタＬＡＴ１）に接続する。非反転入力端子には検出電圧Ｖａが印加され、反転入力端子には予め設定された参照電圧Ｖｒｅｆ１が印加される。コンパレータＣＯＭ１は、検出電圧Ｖａと参照電圧Ｖｒｅｆ１との差を比較し、検出電圧Ｖａが参照電圧Ｖｒｅｆ１よりも高い場合は、アクティブな比較結果信号１１３（以降、「Ｈ」の比較結果信号１１３）をラッチカウンタＬＡＴ１に出力する。一方、コンパレータＣＯＭ１は、検出電圧Ｖａが参照電圧Ｖｒｅｆ１よりも低い場合は、非アクティブな比較結果信号１１３（以降、「Ｌ」の比較結果信号１１３）をラッチカウンタＬＡＴ１に出力する。コンパレータＣＯＭ２〜ＣＯＭｎ−１も同様である。複数の参照電圧Ｖｒｅｆ１〜Ｖｒｅｆｎ−１の各々は異なる電圧値である。複数の参照電圧Ｖｒｅｆ１〜Ｖｒｅｆｎ−１は、出力トランジスタ部３０に流れる電流がいくつのときにどのインバータＩＶ１〜ＩＶｎを動作させるかに基づいてその電圧値が予め設定される。ここでは、参照電圧Ｖｒｅｆ１が最も低い電圧であり、参照電圧Ｖｒｅｆｎが最も高い電圧であるとする。このような複数のコンパレータＣＯＭ１〜ＣＯＭｎ−１を備える比較部６１は、検出電圧Ｖａの大きさ（即ち出力トランジスタ部３０を流れる電流）に対応したインバータグループを、比較結果信号１１３の「Ｈ」と「Ｌ」の組み合わせを用いて表している。
【００２５】
ラッチカウンタ部６２は、比較結果信号１１３を受け取った後、クロック信号ＣＬＫに基づいて予め設定された所定時間を計測し、所定時間が経過してから決定されたインバータグループを駆動させるための駆動信号１１４を出力する。ラッチカウンタ部６２は、負荷電流Ｉｏが短い周期で変動した場合には出力トランジスタ部３０のサイズ（オン抵抗）を切り換えず、負荷電流Ｉｏがある程度安定してから切り換えるように動作する。その結果、スイッチングレギュレータ１は、出力電圧Ｖｏの不要な変動を抑えることが出来る。
【００２６】
ラッチカウンタ部６２の詳細を説明すると、ラッチカウンタ部６２は、複数のラッチカウンタＬＡＴ１〜ＬＡＴｎ−１を備える。ラッチカウンタＬＡＴ１は、コンパレータＣＯＭ１の比較結果信号１１３と、三角波信号１０１と同期したクロック信号ＣＬＫとを入力し、駆動部６３のスイッチＳＷＡ１、ＳＷＢ１（詳細は後述する）のオン／オフを制御する駆動信号１１４を出力する。ラッチカウンタＬＡＴ１は、コンパレータＣＯＭ１から「Ｈ」の比較結果信号１１３を受け取る場合、クロック信号ＣＬＫに基づいて所定時間を計測する。ラッチカウンタＬＡＴ１は、「Ｈ」の比較結果信号１１３を受け取ってから所定時間が経過した場合、スイッチＳＷＡ１、ＳＷＢ１をオンにするための駆動信号１１４を出力する。換言すると、ラッチカウンタＬＡＴ１は、「Ｈ」の比較結果信号１１３を受け取ってから、所定時間の経過前に「Ｌ」の比較結果信号１１３を受け取らない場合、スイッチＳＷＡ１、ＳＷＢ１をオンにする駆動信号１１４を出力する。詳細は後述するが、ドライバＤＡ２、ＤＢ２は、駆動信号１１４に基づいてインバータＩＶ２を駆動させる。一方、ラッチカウンタＬＡＴ１は、「Ｈ」の比較結果信号１１３を受け取ってから所定時間の経過前に「Ｌ」の比較結果信号１１３を受け取る場合、スイッチＳＷＡ１、ＳＷＢ１をオフにする駆動信号１１４を出力する。具体例として負荷電流Ｉｏが小さい値から大きい値に変化した時、検出電圧Ｖａが参照電圧Ｖｒｅｆ１を超えており、且つ、決められた所定時間を超え続けた場合のみ、ラッチカウンタＬＡＴ１はスイッチＳＷＡ１、ＳＷＢ１をオンにする駆動信号１１４に切り換え、その結果、ドライバＤＡ２、ＤＢ２は駆動するようになる。ラッチカウンタＬＡＴ２〜ＬＡＴｎ−１も同様である。
【００２７】
駆動部６３は、パルス入力信号１０３と駆動信号１１４とに基づいて、インバータグループを駆動させる。駆動部６３は、負荷電流Ｉｏが小さい場合（検出電圧Ｖａが参照電圧Ｖｒｅｆ１より低い場合）、出力トランジスタ部３０の最もサイズの小さい（オン抵抗の大きい）インバータグループとしてインバータＩＶ１のみを駆動させる。駆動部６３は、負荷電流Ｉｏが大きくなると、即ち、検出電圧Ｖａが参照電圧Ｖｒｅｆ１より高くなると、出力トランジスタ部３０のサイズを大きく（オン抵抗を小さく）するために、インバータＩＶ１とその他のインバータＩＶ２〜ＩＶｎを含むインバータグループを駆動させる。
【００２８】
駆動部６３の詳細を説明すると、駆動部６３は、スイッチＳＷＡ１〜ＳＷｎ−１と、スイッチＳＷＢ１〜ＳＷＢｎ−１と、複数のドライバＤＡ１〜ＤＡｎと、複数のドライバＤＢ１〜ＤＢｎとを備える。スイッチＳＷＡ１は、一方の端子がノード２０８を介してパルス幅変調回路２に接続し、他方の端子がドライバＤＡ２に接続する。スイッチＳＷＢ１も同様に接続される。スイッチＳＷＡ１及びスイッチＳＷＢ１は、ラッチカウンタＬＡＴ１の駆動信号１１４に基づいてオン／オフが制御される。スイッチＳＷＡ２〜スイッチＳＷＡｎ−１、スイッチＳＷＢ２〜ＳＷＢｎ−１も同様である。
【００２９】
ドライバＤＡ１及びドライバＤＢ１は、パルス入力信号１０３に基づいて、インバータＩＶ１を駆動させる。ドライバＤＡ１は、ノード２０８を介してＰＷＭコンパレータ２０のパルス入力信号１０３を入力し、出力制御信号１１０ＡをＰＭＯＳトランジスタＰ１のゲートに出力する。同様に、ドライバＤＢ１は、パルス入力信号１０３を入力し、出力制御信号１１０ＢをＮＭＯＳトランジスタＮ１のゲートに出力する。このようなドライバＤＡ１及びドライバＤＢ１によって、インバータＩＶ１のオン／オフは制御される。
【００３０】
ドライバＤＡ２及びドライバＤＢ２は、パルス入力信号１０３と駆動信号１１４とに基づいて、インバータＩＶ２を駆動させる。詳細には、ドライバＤＡ２はスイッチＳＷＡ１がオンに制御されるとき、パルス入力信号１０３に基づいて、出力制御信号１１０ＡをＰＭＯＳトランジスタＰ２のゲートに出力する。ドライバＤＢ２は、スイッチＳＷＢ２がオンに制御されるとき、パルス入力信号１０３に基づいて出力制御信号１１０ＢをＮＭＯＳトランジスタＮ２のゲートに出力する。このようなドライバＤＡ２及びドライバＤＢ２によって、インバータＩＶ２のオン／オフは制御される。ドライバＤＡ３〜ＤＡｎはドライバＤＡ２と同様であり、ドライバＤＢ３〜ＤＢｎはドライバＤＢ２と同様である。このように、出力トランジスタ部３０に流れる電流が小さい場合はドライバＤＡ１及びドライバＤＢ１が動作して、インバータＩＶ１のみが駆動する。出力トランジスタ部３０に流れる電流が大きくなるにつれて、インバータＩＶ２〜ＩＶｎの中で動作するものが増えていく。一方、出力トランジスタ部３０に流れる電流が小さくなるにつれて、インバータＩＶ２〜ＩＶｎの中で動作するものが減っていく。
【００３１】
図３は、一実施の形態による電力変換方法を示したフローチャートである。図３を参照して、一実施の形態による電力変換方法を説明する。
【００３２】
ステップＳ０１：
パルス幅変調回路２は、所望の出力電圧Ｖｏを生成するためのパルス幅を有するパルス入力信号１０３を生成し、制御回路３に出力する。詳細には、三角波発生部１０は、三角波信号１０１を生成しＰＷＭコンパレータ２０に出力する。ＰＷＭコンパレータ２０は、三角波信号１０１と誤差増幅回路６から出力される誤差信号１０２との電位差を比較し、比較結果に基づいたパルス幅を有するパルス入力信号１０３を生成する。
【００３３】
ステップＳ０２：
制御回路３は、出力トランジスタ部３０のサイズ（オン抵抗）の調整開始を実行する。
ステップＳ０２の詳細について説明する。図４は、ステップＳ０２の動作を示すフローチャートである。図４を参照して、出力トランジスタ部３０の調整について詳細に説明する。ここでの処理の概要は、制御回路３が第１のインバータグループを駆動させているときの出力トランジスタ部３０を流れる電流の大きさを検出することと、制御回路３が第１のインバータグループから電流の大きさに対応した第２のインバータグループへ駆動させるインバータグループを変更することである。
【００３４】
ステップＳ１１：
電流検出部５０は、出力トランジスタ部３０を流れる電流の大きさを検出し、検出電圧Ｖａに変換する。詳細には、電流検出部５０は出力トランジスタ部３０を流れる電流を抵抗Ｒ３０に基づいて検出電圧Ｖａに変換し、比較部６１に出力する。
【００３５】
ステップＳ１２〜ステップＳ１４は、切替部６０が検出電圧Ｖａに対応したインバータグループを決定し、決定してから所定時間が経過した後、決定したインバータグループへ変更するステップである。
【００３６】
ステップＳ１２：
比較部６１は、検出電圧Ｖａと、予め設定された複数の参照電圧Ｖｒｅｆ１〜Ｖｒｅｆｎ−１とを比較して、出力トランジスタ部３０に流れる電流に対応したインバータグループを表す比較結果信号１１３を出力する。詳細には、比較部６１の複数のコンパレータＣＯＭ１〜ＣＯＭｎ−１の各々は、検出電圧Ｖａとそれぞれの参照電圧Ｖｒｅｆ１〜Ｖｒｅｆｎ−１との差を比較する。複数のコンパレータＣＯＭ１〜ＣＯＭｎ−１の各々は、検出電圧Ｖａがそれぞれの参照電圧Ｖｒｅｆ１〜Ｖｒｅｆｎ−１よりも高い場合は、「Ｈ」の比較結果信号１１３を対応するラッチカウンタＬＡＴ１〜ＬＡＴｎ−１に出力する。一方、複数のコンパレータＣＯＭ１〜ＣＯＭｎ−１の各々は、検出電圧Ｖａがそれぞれの参照電圧Ｖｒｅｆ１〜Ｖｒｅｆｎ−１よりも低い場合は、「Ｌ」の比較結果信号１１３を対応するラッチカウンタＬＡＴ１〜ＬＡＴｎ−１に出力する。こうして、比較部６１は、検出電圧Ｖａの大きさに対応したインバータグループを、比較結果信号１１３の「Ｈ」と「Ｌ」の組み合わせによって表す。
【００３７】
ステップＳ１３：
ラッチカウンタ部６２は、比較結果信号１１３を受け取った後、クロック信号ＣＬＫに基づいて予め設定された所定時間を計測する。そして、ラッチカウンタ部６２は、所定時間が経過する前に、比較結果信号１１３が変化したか否かを判定する。
【００３８】
ステップＳ１４：
ラッチカウンタ部６２は、所定時間が経過する前に比較結果信号１１３が変化しない場合（ステップＳ１３のＮＯ）、即ち、所定時間の間、出力トランジスタ部３０を流れる電流が変化しない場合、比較結果信号１１３で表されるインバータグループを駆動させるための駆動信号１１４を出力する。詳細には、複数のラッチカウンタＬＡＴ１〜ＬＡＴｎ−１の各々は、それぞれが対応するコンパレータＣＯＭ１〜ＣＯＭｎ−１から「Ｈ」の比較結果信号１１３を受け取る場合、クロック信号ＣＬＫに基づいて所定時間を計測する。複数のラッチカウンタＬＡＴ１〜ＬＡＴｎの各々は、「Ｈ」の比較結果信号１１３を受け取ってから所定時間が経過した場合、対応するスイッチＳＷＡ１〜ＳＷＡｎ−１、スイッチＳＷＢ１〜ＳＷＢｎ−１をオンにする駆動信号１１４を出力する。
【００３９】
一方、ラッチカウンタ部６２は、所定時間が経過する前に比較結果信号１１３が変化した場合（ステップＳ１３のＹＥＳ）、即ち、出力トランジスタ部３０を流れる電流が変化した場合、比較結果信号１１３で表されるインバータグループを駆動させない。
【００４０】
図３のステップＳ０３以降を説明する。
ステップＳ０３：
制御回路３は、パルス入力信号１０３に基づいて、入力信号（入力電力：入力電圧ＶＤＤ、入力電流Ｉｉｎ）１００から電圧がパルス状に変化するパルス出力信号（パルス出力電流、パルス出力電圧）１０４を生成する。詳細には、切替部６０が出力トランジスタ部３０のインバータグループを駆動させるための出力制御信号１１０を出力し、出力トランジスタ部３０がスイッチング動作によって入力信号１００からパルス出力信号１０４を生成する。
【００４１】
このときの切替部６０の駆動部６３の動作を説明する。駆動部６３は、パルス入力信号１０３と駆動信号１１４とに基づいて、インバータグループを駆動させる。ドライバＤＡ１及びドライバＤＢ１は、パルス入力信号１０３に基づいて、インバータＩＶ１を駆動させる。ドライバＤＡ１及びドライバＤＢ１によって、インバータＩＶ１のオン／オフは制御される。ドライバＤＡ２〜ＤＡｎ及びドライバＤＢ２〜ＤＢｎは、パルス入力信号１０３と駆動信号１１４とに基づいて、インバータＩＶ２〜ＩＶｎを駆動させる。ドライバＤＡ２〜ＤＡｎ及びドライバＤＢ２〜ＤＢｎによって、インバータＩＶ２〜ＩＶｎのオン／オフは制御される。ここでは、駆動部６３は、負荷電流Ｉｏが小さい場合（検出電圧Ｖａが参照電圧Ｖｒｅｆ１より低い場合）、出力トランジスタ部３０の最もサイズの小さい（オン抵抗の大きい）インバータグループとしてインバータＩＶ１のみを駆動させる。駆動部６３は、負荷電流Ｉｏが大きくなると、即ち、検出電圧Ｖａが参照電圧Ｖｒｅｆ１より高くなると、出力トランジスタ部３０のサイズを大きく（オン抵抗を小さく）するインバータグループとしてインバータＩＶ１とその他のインバータＩＶ２〜ＩＶｎを含むインバータグループを駆動させる。従って、出力トランジスタ部３０に流れる電流が大きくなると、インバータＩＶ２〜ＩＶｎの中で動作するものが増え、出力トランジスタ部３０に流れる電流が小さくなると、インバータＩＶ２〜ＩＶｎの中で動作するものが減ることになる。
【００４２】
ステップＳ０４：
平滑回路４は、制御回路３のパルス出力信号１０４の電圧を平滑化して、所望の出力電圧Ｖｏを出力する。
【００４３】
ステップＳ０５：
誤差増幅回路６は、出力信号１０５の出力電圧Ｖｏと所望の電圧との誤差を増幅して、誤差信号１０２として出力する。
【００４４】
以上説明したように、スイッチングレギュレータ１は、内部回路の電流検出部５０で負荷電流Ｉｏを検出し、その負荷電流Ｉｏの値に基づいて、最適な出力トランジスタ部３０のサイズ（オン抵抗）を設定することができる。その結果、スイッチングレギュレータ１の外部に接続しなければならない回路が減少でき、広い負荷電流の範囲で効率を良くできる効果を奏する。更に、スイッチングレギュレータ１は、ラッチカウンタ部６２が比較結果信号１１３を受け取った後、所定時間が経過してから決定されたインバータグループを駆動させるための駆動信号１１４を出力している。つまり、ラッチカウンタ部６２は、負荷電流Ｉｏが短い周期で変動した場合には出力トランジスタ部３０のサイズ（オン抵抗）を切り換えず、負荷電流Ｉｏがある程度安定してから切り換えるように動作する。その結果、スイッチングレギュレータ１は、出力電圧Ｖｏの不要な変動を抑えることが出来る効果も奏している。
【００４５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００４６】
１        ：スイッチングレギュレータ
２        ：パルス幅変調回路
３        ：制御回路
４        ：平滑回路
５        ：基準電圧生成回路
６        ：誤差増幅回路
８        ：負荷
１０      ：三角波発生部
２０      ：ＰＷＭコンパレータ
３０      ：出力トランジスタ部
４０      ：スイッチング制御部
５０      ：電流検出部
６０      ：切替部
６１      ：比較部
６２      ：ラッチカウンタ部
６３      ：駆動部
７０      ：誤差アンプ
２００〜２０８：ノード
Ｃ        ：コンデンサ
ＣＬＫ    ：クロック信号
ＣＯＭ１〜ＣＯＭｎ−１：コンパレータ
ＤＡ１〜ＤＡｎ  ：ドライバ
ＩＶ１〜ＩＶｎ  ：インバータ
Ｌ        ：インダクタ
ＬＡＴ１〜ＬＡＴｎ−１  ：ラッチカウンタ
Ｐ１〜Ｐｎ  ：ＰＭＯＳトランジスタ
Ｐ１      ：ＰＭＯＳトランジスタ
Ｎ１〜Ｎｎ：ＮＭＯＳトランジスタ
Ｒ１、Ｒ２：抵抗
Ｒ３０    ：抵抗
【図１】
2013162532.tif 000003
【図２】
2013162532.tif 000004
【図３】
2013162532.tif 000005
【図４】
2013162532.tif 000006