【手続補正書】
【提出日】平成28年7月28日(2016.7.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
向かい合った上面及び底面を有する第１の誘電性要素及び第２の誘電性要素であって、各面は第１の横方向及び第２の横方向に延びており、両誘電性要素は、前記第１の横方向及び前記第２の横方向の少なくとも一方において互いに間隔を置いて配置され、基板の第１の面は両誘電性要素の上面を含み、前記基板の第２の面は両誘電性要素の底面を含む、第１の誘電性要素及び第２の誘電性要素と、
前記第１の誘電性要素及び前記第２の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第１の開口部であって、前記隣接し向かい合っている縁部の各々が前記第１の方向に沿った第１の寸法を有し、該第１の寸法よりも小さな前記第２の方向に沿った第２の寸法を有する第１の開口部と、
前記第２の誘電性要素に囲まれている第２の開口部と
を有する基板と、
前記第１の面に面する前面と、該前面にあり、前記第１の開口部及び前記第２の開口部の一方と位置合わせされたボンドパッドと、前記前面の反対側に位置する背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面に面し、前記第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第１の開口部及び前記第２の開口部の他方と位置合わせされたボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。
【請求項２】
前記第２の開口部は、前記第１の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第２の方向に沿った第２の寸法とを有する、請求項１に記載の超小型電子アセンブリ。
【請求項３】
前記第２の開口部は、前記第２の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第１の方向に沿った第２の寸法とを有する、請求項１に記載の超小型電子アセンブリ。
【請求項４】
前記基板は、前記第１の誘電性要素及び第２の誘電性要素の、隣接し向かい合っている縁部間において広がりを有する誘電性領域を更に有し、前記基板の第１の面は該誘電性領域の上面を含み、前記第２の面は該誘電性領域の底面を含むものである、請求項１に記載の超小型電子アセンブリ。
【請求項５】
前記誘電性領域は、前記基板の平面において前記誘電性要素よりも大きなヤング率を有するものである、請求項１に記載の超小型電子アセンブリ。
【請求項６】
前記第１の超小型電子素子の前面にあるボンドパッドは、前記第１の開口部と位置合わせされており、
前記第２の超小型電子素子の前面にあるボンドパッドは、前記第２の開口部と位置合わせされている、請求項１に記載の超小型電子アセンブリ。
【請求項７】
前記端子は、前記第１の誘電性要素及び前記第２の誘電性要素の各々の底面において露出した第１の端子及び第２の端子を含み、前記第１の超小型電子素子の少なくとも幾つかのボンドパッドは、前記第１の端子及び前記第２の端子に電気的に接続されている、請求項６に記載の超小型電子アセンブリ。
【請求項８】
前記第１の超小型電子素子の前面にあるボンドパッドは、前記第２の開口部と位置合わせされており、
前記第２の超小型電子素子の前面にあるボンドパッドは、前記第１の開口部と位置合わせされている、請求項１に記載の超小型電子アセンブリ。
【請求項９】
第１の横方向及び第２の横方向にそれぞれ広がりを有する、向かい合った第１の面及び第２の面と、前記第１の横方向及び前記第２の横方向の少なくとも一方において互いに間隔を置いて配置された第１の誘電性要素及び第２の誘電性要素とを有する基板と、
前記第１の面に面する前面と、該前面にあるボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面を向き、該第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあるボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。
【請求項１０】
前記超小型電子素子のうちの少なくとも１つは、前記第１の誘電性要素及び前記第２の誘電性要素の各々の上面に少なくとも部分的に重なって位置している、請求項９に記載の超小型電子アセンブリ。
【請求項１１】
前記第１の超小型電子素子の縁部が第１の縁部であり、該第１の超小型電子素子は、前記第１の縁部の反対側にある第２の縁部を有し、
前記第２の超小型電子素子は、向かい合っている第１の縁部及び第２の縁部を有し、
各超小型電子素子は、当該超小型電子素子の前面の中央領域において前記第１の方向に広がりを有する５以上のボンドパッドの少なくとも１つの列を有し、各中央領域は、各々の第１の縁部と第２の縁部との間の距離の中央３分の１に広がりを有するものである、請求項９に記載の超小型電子アセンブリ。
【請求項１２】
向かい合った上面及び底面を有する第１の誘電性要素、第２の誘電性要素及び第３の誘電性要素であって、各面は第１の横方向及び第２の横方向に延びており、両誘電性要素は、前記第１の横方向及び前記第２の横方向の少なくとも一方において互いに間隔を置いて配置され、基板の第１の面は、前記第１の誘電性要素、前記第２の誘電性要素及び前記第３の誘電性要素の上面を含み、前記基板の第２の面は、前記第１の誘電性要素、前記第２の誘電性要素及び前記第３の誘電性要素の底面を含む、第１の誘電性要素及び第２の誘電性要素と、
前記第１の誘電性要素及び前記第２の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第１の開口部であって、前記隣接し向かい合っている縁部の各々が前記第１の方向に沿った第１の寸法を有し、該第１の寸法よりも小さな前記第２の方向に沿った第２の寸法を有する第１の開口部と、
前記第２の誘電性要素及び前記第３の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第２の開口部であって、前記隣接し向かい合っている縁部の各々が前記第１の方向に沿った第１の寸法を有し、該第１の寸法よりも小さな前記第２の方向に沿った第２の寸法を有する第１の開口部と
を有する基板と、
前記第１の面に面する前面と、該前面にあり、前記第１の開口部及び前記第２の開口部の一方と位置合わせされたボンドパッドと、前記前面の反対側に位置する背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面に面し、前記第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第１の開口部及び前記第２の開口部の他方と位置合わせされたボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。
【請求項１３】
前記第１の超小型電子素子の前面にあるボンドパッドは、前記第１の開口部と位置合わせされており、
前記第２の超小型電子素子の前面にあるボンドパッドは、前記第２の開口部と位置合わせされている、請求項１２に記載の超小型電子アセンブリ。
【請求項１４】
前記第１の超小型電子素子は、前記第１の誘電性要素及び前記第２の誘電性要素の各々の上面に少なくとも部分的に重なって位置しており、
前記第２の超小型電子素子は、前記第２の誘電性要素及び前記第３の誘電性要素の各々の上面に少なくとも部分的に重なって位置している、請求項１３に記載の超小型電子アセンブリ。
【請求項１５】
前記第１の超小型電子素子の前面にあるボンドパッドは、前記第２の開口部と位置合わせされており、
前記第２の超小型電子素子の前面にあるボンドパッドは、前記第１の開口部と位置合わせされている、請求項１２に記載の超小型電子アセンブリ。
【請求項１６】
前記端子は、前記第１の誘電性要素、前記第２の誘電性要素及び前記第３の誘電性要素の各々の底面において露出した第１の端子、第２の端子及び第３の端子を含み、
前記超小型電子素子のうちの少なくとも１つの超小型電子素子のボンドパッドの少なくとも幾つかは、前記第１の端子、前記第２の端子及び第３の端子のうちの２以上と電気的に接続されている、請求項１２に記載の超小型電子アセンブリ。
【請求項１７】
前記第１の超小型電子素子のボンドパッドのうちの少なくとも幾つかは、前記第１の端子及び前記第２の端子と電気的に接続されている、請求項１６に記載の超小型電子アセンブリ。
【請求項１８】
前記第２の超小型電子素子のボンドパッドのうちの少なくとも幾つかは、前記第２の端子及び前記第３の端子と電気的に接続されている、請求項１７に記載の超小型電子アセンブリ。
【請求項１９】
前記基板は、前記第１の面と前記第２の面との間において前記第２の方向に広がりを有する周縁部と、該周縁部と前記開口部のうちの１つとの間に広がりを有する、前記第２の面における周辺領域とを有し、
前記端子のうちの少なくとも１つの端子は、前記第１の方向に沿って当該少なくとも１つの端子を通る直線が前記開口部のうちの少なくとも１つを通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、請求項１２に記載の超小型電子アセンブリ。
【請求項２０】
前記周辺領域が第１の周辺領域であり、前記開口部のうちの１つが前記第１の開口部であり、前記少なくとも１つの端子が第１の端子であり、
前記基板は、前記周縁部と前記第２の開口部との間に広がりを有する、前記第２の面における第２の周辺領域を有し、
前記端子のうちの少なくとも１つが第２の端子であり、該第２の端子は、前記第１の方向に沿って当該第２の端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記第２の周辺領域内に少なくとも部分的に配置されている、請求項１９に記載の超小型電子アセンブリ。
【請求項２１】
前記第２の誘電性要素は、前記第１の周辺領域及び前記第２の周辺領域の両方の一部を含むものである、請求項２０に記載の超小型電子アセンブリ。
【請求項２２】
前記第１の誘電性要素は前記第１の周辺領域の一部を含み、
前記第３の誘電性要素は前記第２の周辺領域の一部を含むものである、請求項２０に記載の超小型電子アセンブリ。
【請求項２３】
請求項１又は１２に記載の超小型電子アセンブリと、
該超小型電子アセンブリに電気的に接続された１以上の別の電子的要素と
を備えたシステム。
【請求項２４】
ハウジングを更に備え、該ハウジングに前記超小型電子アセンブリと前記別の電子的要素とが取り付けられている、請求項２３に記載のシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
本発明は、超小型電子アセンブリ及び超小型電子アセンブリを製造する方法を含むものの、これらに限定されない幅広い産業上の利用可能性を有する。
なお、特願２０１５−５２５５９９の出願当初の特許請求の範囲は以下の通りである。
［請求項１］
第１の横方向及び第２の横方向にそれぞれ広がりを有する、向かい合った第１の面及び第２の面と、
前記第１の面と前記第２の面との間において前記第２の方向に広がりを有する周縁部と、
前記第１の面と前記第２の面との間に広がりを有し、前記第１の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第２の方向に沿った第２の寸法とを有する第１の開口部及び第２の開口部と、
前記周縁部と前記開口部のうちの１つとの間に広がりを有する、前記第２の面における周辺領域と
を有する基板と、
前記第１の面に面する前面と、該前面にあり、前記第１の開口部と位置合わせされたボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面を向き、該第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第２の開口部と位置合わせされたボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続されている複数の端子であって、該端子は超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させるものであり、該端子のうちの少なくとも１つの端子は、前記第１の方向に沿って当該少なくとも１つの端子を通る直線が前記開口部のうちの少なくとも１つを通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、複数の端子と
を備えた超小型電子アセンブリ。
［請求項２］
前記周縁部が第１の周縁部であり、前記周辺領域が第１の周辺領域であり、前記少なくとも１つの端子が第１の端子であり、
前記基板は、前記第１の周縁部の反対側に位置し、前記第１の面と前記第２の面との間において前記第２の方向に広がりを有する第２の周縁部と、該第２の周縁部と前記開口部のうちの１つとの間に広がりを有する、前記第２の面における第２の周辺領域とを有し、
前記端子のうちの少なくとも１つが第２の端子であり、該第２の端子は、前記第１の方向に沿って当該第２の端子を通る直線が前記開口部のうちの少なくとも１つを通るか又はその上方を通るものとなるように、前記第２の周辺領域内に少なくとも部分的に配置されている、請求項１に記載の超小型電子アセンブリ。
［請求項３］
前記周辺領域が第１の周辺領域であり、前記開口部のうちの１つが前記第１の開口部であり、前記端子のうちの前記少なくとも１つの端子が第１の端子であり、
前記基板は、前記周縁部と前記第２の開口部との間に広がりを有する、前記第２の面における第２の周辺領域を有し、
前記端子のうちの少なくとも１つが第２の端子であり、該第２の端子は、前記第１の方向に沿って当該第２の端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記第２の周縁領域内に少なくとも部分的に配置されている、請求項１に記載の超小型電子アセンブリ。
［請求項４］
前記周縁部が第１の周縁部であり、前記基板は、前記第１の周縁部の反対側にあり、前記第１の面と前記第２の面との間において前記第２の方向に広がりを有する第２の周縁部と、前記第２の周縁部と前記第１の開口部及び前記第２の開口部の各々との間に広がりを有する、前記第２の面における第３の周辺領域及び第４の周辺領域とを有し、
前記端子のうちの少なくとも１つが第３の端子であり、該第３の端子は、前記第１の方向に沿って当該第３の端子を通る直線が前記第１の開口部を通るか又はその上方を通るものとなるように、前記第３の周辺領域内に少なくとも部分的に配置されており、
前記端子のうちの少なくとも１つが第４の端子であり、該第４の端子は、前記第１の方向に沿って当該第４の端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記第４の周辺領域内に少なくとも部分的に配置されている、請求項３に記載の超小型電子アセンブリ。
［請求項５］
前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドは、前記基板の導電性要素に電気的に接続されている、請求項１に記載の超小型電子アセンブリ。
［請求項６］
前記第１の超小型電子素子のボンドパッドは、前記第１の開口部と位置合わせされた部分を有する第１のリード部により前記導電性要素に電気的に接続されており、
前記第２の超小型電子素子のボンドパッドは、前記第２の開口部と位置合わせされた部分を有する第２のリード部により前記導電性要素に電気的に接続されている、請求項５に記載の超小型電子アセンブリ。
［請求項７］
前記第１のリード部が前記第１の開口部を通って延びていないか、又は前記第２のリード部が前記第２の開口部を通って延びていないかの少なくとも一方である、請求項６に記載の超小型電子アセンブリ。
［請求項８］
前記第１の超小型電子素子のボンドパッドは、前記第１の開口部を通って延びている第１のワイヤボンド部により前記導電性要素に電気的に接続されており、
前記第２の超小型電子素子のボンドパッドは、前記第２の開口部を通って延びている第２のワイヤボンド部により前記導電性要素に電気的に接続されている、請求項５に記載の超小型電子アセンブリ。
［請求項９］
前記第１のワイヤボンド部は前記第１の開口部のみを通って延びており、前記第２のワイヤボンド部は前記第２の開口部のみを通って延びている、請求項８に記載の超小型電子アセンブリ。
［請求項１０］
前記第１の超小型電子素子の前記縁部が第１の縁部であり、該第１の超小型電子素子は前記第１の縁部の反対側にある第２の縁部を有しており、
前記第２の超小型電子素子は向かい合った第１の縁部及び第２の縁部を有しており、
各超小型電子素子は、当該超小型電子素子の前面の中央領域において前記第１の方向に沿って延びている５以上のボンドパッドの少なくとも１つの列を有し、各中央領域は各々の第１の縁部と第２の縁部との間の距離の中央３分の１に広がりを有している、請求項１に記載の超小型電子アセンブリ。
［請求項１１］
各超小型電子素子は、メモリ記憶アレイ機能を提供する能動デバイスを他の任意の機能よりも数多く有している、請求項１に記載の超小型電子アセンブリ。
［請求項１２］
前記第１の超小型電子素子は、該第１の超小型電子素子の前面と背面との間に広がりを有する前記縁部とその反対側にある縁部との間の幅を有し、
前記第２の超小型電子素子は、該第２の超小型電子素子の前面と背面との間にそれぞれ広がりを有し、向かい合っている縁部間の幅を有し、
前記第１の超小型電子素子の幅は前記第１の開口部の第２の寸法よりも大きく、前記第２の超小型電子素子の幅は前記第２の開口部の第２の寸法よりも大きい、請求項１に記載の超小型電子アセンブリ。
［請求項１３］
前記第１の開口部及び前記第２の開口部のうちの一方は、前記第１の開口部及び前記第２の開口部のうちの他方よりも、前記周縁部に近い位置へと延びている、請求項１に記載の超小型電子アセンブリ。
［請求項１４］
前記基板は、前記第１の面と前記第２の面との間に広がりを有する第３の開口部及び第４の開口部を有し、該第３の開口部及び該第４の開口部はそれぞれ、前記第２の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第１の方向に沿った第２の寸法とを有し、
前記超小型電子アセンブリは、前記基板の第１の面に面する前面を有する第３の超小型電子素子及び第４の超小型電子素子を更に備えており、該第３の超小型電子素子及び該第４の超小型電子素子は、当該超小型電子素子の前面にあり、前記第３の開口部又は前記第４の開口部と位置合わせされたボンドパッドを有し、
前記第３の超小型電子素子及び前記第４の超小型電子素子のボンドパッドは、前記基板の導電性要素に電気的に接続されている、請求項１に記載の超小型電子アセンブリ。
［請求項１５］
前記基板は、前記周辺領域において前記第１の面と前記第２の面との間に延びているアパーチャを更に有し、該アパーチャは、当該アパーチャを通って流れる封止材又はアンダーフィル材料を受け入れるものである、請求項１４に記載の超小型電子アセンブリ。
［請求項１６］
第１の横方向及び第２の横方向にそれぞれ広がりを有する、向かい合った第１の面及び第２の面と、
前記第１の面と前記第２の面との間において前記第２の方向に広がりを有する周縁部と、
前記第１の面と前記第２の面との間に広がりを有する第１の開口部及び第２の開口部であって、前記第１の開口部は、前記第２の開口部と前記周縁部との間にあるとともに、前記第１の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第２の方向に沿った第２の寸法とを有し、前記第２の開口部は、前記第２の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第１の方向に沿った第２の寸法とを有する、第１の開口部及び第２の開口部と、
前記周縁部と前記第１の開口部との間に広がりを有する、前記第２の面における周辺領域と
を有する基板と、
前記第１の面に面する前面と、該前面にあり、前記第１の開口部と位置合わせされたボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面を向き、該第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第２の開口部と位置合わせされたボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続されている複数の端子であって、該端子は超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させるものであり、該端子のうちの少なくとも１つの端子は、前記第１の方向に沿って当該少なくとも１つの端子を通る直線が前記第１の開口部を通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、複数の端子と
を備えた超小型電子アセンブリ。
［請求項１７］
前記周縁部が第１の周縁部であり、前記周辺領域が第１の周辺領域であり、前記端子のうちの前記少なくとも１つの端子が第１の端子であり、
前記基板は、前記第１の面と前記第２の面との間において前記第１の方向に広がりを有する第２の周縁部と、該第２の周縁部と前記第２の開口部との間に広がりを有する、前記第２の面における第２の周辺領域とを有し、
前記端子のうちの少なくとも１つが第２の端子であり、該第２の端子は、前記第２の方向に沿って当該第２の端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記第２の周辺領域内に少なくとも部分的に配置されている、請求項１６に記載の超小型電子アセンブリ。
［請求項１８］
前記基板は、前記第２の周縁部の反対側にあり、前記第１の面と前記第２の面との間において前記第１の方向に広がりを有する第３の周縁部と、該第３の周縁部と前記第２の開口部との間に広がりを有する、前記第２の面における第３の周辺領域とを有し、
前記端子のうちの少なくとも１つが第３の端子であり、該第３の端子は、前記第２の方向に沿って当該第３の端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記第３の周辺領域内に少なくとも部分的に配置されている、請求項１７に記載の超小型電子アセンブリ。
［請求項１９］
第１の横方向及び第２の横方向にそれぞれ広がりを有する、向かい合った第１の面及び第２の面と、
前記第１の面と前記第２の面との間において前記第１の方向に広がりを有する周縁部と、
前記第１の面と前記第２の面との間に広がりを有し、前記第１の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第２の方向に沿った第２の寸法とを有する第１の開口部と、
前記第１の面と前記第２の面との間に広がりを有し、前記第２の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第１の方向に沿った第２の寸法とを有する第２の開口部と、
前記周縁部と前記第２の開口部との間に広がりを有する、前記第２の面における周辺領域と
を有する基板と、
前記第１の面に面する前面と、該前面にあり、前記第１の開口部と位置合わせされたボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面を向き、該第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第２の開口部と位置合わせされたボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続されている複数の端子であって、該端子は超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させるものであり、該端子のうちの少なくとも１つの端子は、前記第２の方向に沿って当該少なくとも１つの端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、複数の端子と
を備えた超小型電子アセンブリ。
［請求項２０］
前記周縁部が第１の周縁部であり、前記周辺領域が第１の周辺領域であり、前記端子のうちの前記少なくとも１つの端子が第１の端子であり、
前記基板は、前記第１の周縁部の反対側にあり、前記第１の面と前記第２の面との間において前記第１の方向に広がりを有する第２の周縁部と、該第２の周縁部と前記第２の開口部との間に広がりを有する、前記第２の面における第２の周辺領域とを有し、
前記端子のうちの少なくとも１つが第２の端子であり、該第２の端子は、前記第２の方向に沿って当該第２の端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記第２の周辺領域内に少なくとも部分的に配置されている、請求項１９に記載の超小型電子アセンブリ。
［請求項２１］
前記周辺領域が第１の周辺領域であり、前記端子のうちの前記少なくとも１つの端子が第１の端子であり、前記第１の超小型電子素子の縁部が第１の縁部であり、前記基板は、前記第１の面と前記第２の面との間に広がりを有し、前記第２の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな前記第１の方向に沿った第２の寸法とを有する第３の開口部を有し、
前記基板は、前記周縁部と前記第３の開口部との間に広がりを有する、前記第２の面における第２の周辺領域を有し、
前記端子のうちの少なくとも１つが第２の端子であり、該第２の端子は、前記第２の方向に沿って当該第２の端子を通る直線が前記第３の開口部を通るか又はその上方を通るものとなるように、前記第２の周辺領域内に少なくとも部分的に配置されており、
前記超小型電子アセンブリは第３の超小型電子素子を更に備えており、該第３の超小型電子素子は、前記第１の超小型電子素子の背面に面し、前記第１の超小型電子素子の第１の縁部の反対側に位置する該第１の超小型電子素子の第２の縁部を越えて突出した前面と、該第３の超小型電子素子の前面にあり、前記第３の開口部と位置合わせされたボンドパッドとを有するものである、請求項１９に記載の超小型電子アセンブリ。
［請求項２２］
前記第２の超小型電子素子の前面と前記第３の超小型電子素子の前面とが、単一の平面内に位置している、請求項２１に記載の超小型電子アセンブリ。
［請求項２３］
前記周縁部が第１の周縁部であり、前記基板は、前記第１の周縁部の反対側にあり、前記第１の面と前記第２の面との間において前記第１の方向に広がりを有する第２の周縁部と、前記第２の周縁部と前記第２の開口部及び前記第３の開口部の各々との間に広がりを有する、前記第２の面における第３の周辺領域及び第４の周辺領域とを有し、
前記端子のうちの少なくとも１つが第３の端子であり、該第３の端子は、前記第２の方向に沿って当該第３の端子を通る直線が前記第１の開口部を通るか又はその上方を通るものとなるように、前記第３の周辺領域内に少なくとも部分的に配置されており、
前記端子のうちの少なくとも１つが第４の端子であり、該第４の端子は、前記第２の方向に沿って当該第４の端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記第４の周辺領域内に少なくとも部分的に配置されている、請求項２１に記載の超小型電子アセンブリ。
［請求項２４］
前記基板は、前記第１の面と前記第２の面との間に広がりを有し、前記第１の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな前記第２の方向に沿った第２の寸法とを有する第４の開口部を有し、
前記第４の開口部と位置合わせされたボンドパッドをその前面に有する第４の超小型電子素子を更に備えた請求項２１に記載の超小型電子アセンブリ。
［請求項２５］
前記第２の超小型電子素子と前記第３の超小型電子素子と前記第４の超小型電子素子とはそれぞれ、向かい合った第１の縁部及び第２の縁部を有し、
各超小型電子素子は、当該超小型電子素子の前面の中央領域において当該超小型電子素子の第１の縁部及び第２の縁部と平行な方向に延びている５つ以上のボンドパッドの少なくとも１つの列を有し、各中央領域は、各々の第１の縁部と第２の縁部との間の距離の中央３分の１に広がりを有するものである、請求項２４に記載の超小型電子アセンブリ。
［請求項２６］
向かい合った上面及び底面を有する第１の誘電性要素及び第２の誘電性要素であって、各面は第１の横方向及び第２の横方向に延びており、両誘電性要素は、前記第１の横方向及び前記第２の横方向の少なくとも一方において互いに間隔を置いて配置され、基板の第１の面は両誘電性要素の上面を含み、前記基板の第２の面は両誘電性要素の底面を含む、第１の誘電性要素及び第２の誘電性要素と、
前記第１の誘電性要素及び前記第２の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第１の開口部であって、前記隣接し向かい合っている縁部の各々が前記第１の方向に沿った第１の寸法を有し、該第１の寸法よりも小さな前記第２の方向に沿った第２の寸法を有する第１の開口部と、
前記第２の誘電性要素に囲まれている第２の開口部と
を有する基板と、
前記第１の面に面する前面と、該前面にあり、前記第１の開口部及び前記第２の開口部の一方と位置合わせされたボンドパッドと、前記前面の反対側に位置する背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面に面し、前記第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第１の開口部及び前記第２の開口部の他方と位置合わせされたボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。
［請求項２７］
前記第２の開口部は、前記第１の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第２の方向に沿った第２の寸法とを有する、請求項２６に記載の超小型電子アセンブリ。
［請求項２８］
前記第２の開口部は、前記第２の方向に沿った長手の第１の寸法と、該第１の寸法よりも小さな、前記第１の方向に沿った第２の寸法とを有する、請求項２６に記載の超小型電子アセンブリ。
［請求項２９］
前記基板は、前記第１の誘電性要素及び第２の誘電性要素の、隣接し向かい合っている縁部間において広がりを有する誘電性領域を更に有し、前記基板の第１の面は該誘電性領域の上面を含み、前記第２の面は該誘電性領域の底面を含むものである、請求項２６に記載の超小型電子アセンブリ。
［請求項３０］
前記誘電性領域は、前記基板の平面において前記誘電性要素よりも大きなヤング率を有するものである、請求項２６に記載の超小型電子アセンブリ。
［請求項３１］
前記第１の超小型電子素子の前面にあるボンドパッドは、前記第１の開口部と位置合わせされており、
前記第２の超小型電子素子の前面にあるボンドパッドは、前記第２の開口部と位置合わせされている、請求項２６に記載の超小型電子アセンブリ。
［請求項３２］
前記端子は、前記第１の誘電性要素及び前記第２の誘電性要素の各々の底面において露出した第１の端子及び第２の端子を含み、前記第１の超小型電子素子の少なくとも幾つかのボンドパッドは、前記第１の端子及び前記第２の端子に電気的に接続されている、請求項３１に記載の超小型電子アセンブリ。
［請求項３３］
前記第１の超小型電子素子の前面にあるボンドパッドは、前記第２の開口部と位置合わせされており、
前記第２の超小型電子素子の前面にあるボンドパッドは、前記第１の開口部と位置合わせされている、請求項２６に記載の超小型電子アセンブリ。
［請求項３４］
第１の横方向及び第２の横方向にそれぞれ広がりを有する、向かい合った第１の面及び第２の面と、前記第１の横方向及び前記第２の横方向の少なくとも一方において互いに間隔を置いて配置された第１の誘電性要素及び第２の誘電性要素とを有する基板と、
前記第１の面に面する前面と、該前面にあるボンドパッドと、前記前面の反対側にある背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面を向き、該第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあるボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。
［請求項３５］
前記超小型電子素子のうちの少なくとも１つは、前記第１の誘電性要素及び前記第２の誘電性要素の各々の上面に少なくとも部分的に重なって位置している、請求項３４に記載の超小型電子アセンブリ。
［請求項３６］
前記第１の超小型電子素子の縁部が第１の縁部であり、該第１の超小型電子素子は、前記第１の縁部の反対側にある第２の縁部を有し、
前記第２の超小型電子素子は、向かい合っている第１の縁部及び第２の縁部を有し、
各超小型電子素子は、当該超小型電子素子の前面の中央領域において前記第１の方向に広がりを有する５以上のボンドパッドの少なくとも１つの列を有し、各中央領域は、各々の第１の縁部と第２の縁部との間の距離の中央３分の１に広がりを有するものである、請求項３４に記載の超小型電子アセンブリ。
［請求項３７］
向かい合った上面及び底面を有する第１の誘電性要素、第２の誘電性要素及び第３の誘電性要素であって、各面は第１の横方向及び第２の横方向に延びており、両誘電性要素は、前記第１の横方向及び前記第２の横方向の少なくとも一方において互いに間隔を置いて配置され、基板の第１の面は、前記第１の誘電性要素、前記第２の誘電性要素及び前記第３の誘電性要素の上面を含み、前記基板の第２の面は、前記第１の誘電性要素、前記第２の誘電性要素及び前記第３の誘電性要素の底面を含む、第１の誘電性要素及び第２の誘電性要素と、
前記第１の誘電性要素及び前記第２の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第１の開口部であって、前記隣接し向かい合っている縁部の各々が前記第１の方向に沿った第１の寸法を有し、該第１の寸法よりも小さな前記第２の方向に沿った第２の寸法を有する第１の開口部と、
前記第２の誘電性要素及び前記第３の誘電性要素の、隣接し向かい合っている縁部間の空間により形成された第２の開口部であって、前記隣接し向かい合っている縁部の各々が前記第１の方向に沿った第１の寸法を有し、該第１の寸法よりも小さな前記第２の方向に沿った第２の寸法を有する第１の開口部と
を有する基板と、
前記第１の面に面する前面と、該前面にあり、前記第１の開口部及び前記第２の開口部の一方と位置合わせされたボンドパッドと、前記前面の反対側に位置する背面と、前記前面と前記背面との間に広がりを有する縁部とを有する第１の超小型電子素子と、
前記第１の超小型電子素子の背面に面し、前記第１の超小型電子素子の縁部を越えて突出した前面と、該前面にあり、前記第１の開口部及び前記第２の開口部の他方と位置合わせされたボンドパッドとを有する第２の超小型電子素子と、
前記第２の面において露出し、前記第１の超小型電子素子及び前記第２の超小型電子素子のボンドパッドと電気的に接続され、超小型電子アセンブリを該アセンブリの外部にある少なくとも１つの要素に接続させる複数の端子と
を備えた超小型電子アセンブリ。
［請求項３８］
前記第１の超小型電子素子の前面にあるボンドパッドは、前記第１の開口部と位置合わせされており、
前記第２の超小型電子素子の前面にあるボンドパッドは、前記第２の開口部と位置合わせされている、請求項３７に記載の超小型電子アセンブリ。
［請求項３９］
前記第１の超小型電子素子は、前記第１の誘電性要素及び前記第２の誘電性要素の各々の上面に少なくとも部分的に重なって位置しており、
前記第２の超小型電子素子は、前記第２の誘電性要素及び前記第３の誘電性要素の各々の上面に少なくとも部分的に重なって位置している、請求項３８に記載の超小型電子アセンブリ。
［請求項４０］
前記第１の超小型電子素子の前面にあるボンドパッドは、前記第２の開口部と位置合わせされており、
前記第２の超小型電子素子の前面にあるボンドパッドは、前記第１の開口部と位置合わせされている、請求項３７に記載の超小型電子アセンブリ。
［請求項４１］
前記端子は、前記第１の誘電性要素、前記第２の誘電性要素及び前記第３の誘電性要素の各々の底面において露出した第１の端子、第２の端子及び第３の端子を含み、
前記超小型電子素子のうちの少なくとも１つの超小型電子素子のボンドパッドの少なくとも幾つかは、前記第１の端子、前記第２の端子及び第３の端子のうちの２以上と電気的に接続されている、請求項３７に記載の超小型電子アセンブリ。
［請求項４２］
前記第１の超小型電子素子のボンドパッドのうちの少なくとも幾つかは、前記第１の端子及び前記第２の端子と電気的に接続されている、請求項４１に記載の超小型電子アセンブリ。
［請求項４３］
前記第２の超小型電子素子のボンドパッドのうちの少なくとも幾つかは、前記第２の端子及び前記第３の端子と電気的に接続されている、請求項４２に記載の超小型電子アセンブリ。
［請求項４４］
前記基板は、前記第１の面と前記第２の面との間において前記第２の方向に広がりを有する周縁部と、該周縁部と前記開口部のうちの１つとの間に広がりを有する、前記第２の面における周辺領域とを有し、
前記端子のうちの少なくとも１つの端子は、前記第１の方向に沿って当該少なくとも１つの端子を通る直線が前記開口部のうちの少なくとも１つを通るか又はその上方を通るものとなるように、前記周辺領域内に少なくとも部分的に配置されている、請求項３７に記載の超小型電子アセンブリ。
［請求項４５］
前記周辺領域が第１の周辺領域であり、前記開口部のうちの１つが前記第１の開口部であり、前記少なくとも１つの端子が第１の端子であり、
前記基板は、前記周縁部と前記第２の開口部との間に広がりを有する、前記第２の面における第２の周辺領域を有し、
前記端子のうちの少なくとも１つが第２の端子であり、該第２の端子は、前記第１の方向に沿って当該第２の端子を通る直線が前記第２の開口部を通るか又はその上方を通るものとなるように、前記第２の周辺領域内に少なくとも部分的に配置されている、請求項４４に記載の超小型電子アセンブリ。
［請求項４６］
前記第２の誘電性要素は、前記第１の周辺領域及び前記第２の周辺領域の両方の一部を含むものである、請求項４５に記載の超小型電子アセンブリ。
［請求項４７］
前記第１の誘電性要素は前記第１の周辺領域の一部を含み、
前記第３の誘電性要素は前記第２の周辺領域の一部を含むものである、請求項４５に記載の超小型電子アセンブリ。
［請求項４８］
請求項１、１６、１９、２２、２６及び３７のいずれか一項に記載の超小型電子アセンブリと、
該超小型電子アセンブリに電気的に接続された１以上の別の電子的要素と
を備えたシステム。
［請求項４９］
ハウジングを更に備え、該ハウジングに前記超小型電子アセンブリと前記別の電子的要素とが取り付けられている、請求項４８に記載のシステム。