(57)【要約】 【課題】  駆動電圧を低減するとともに表示品位の良好な液晶表示装置を提供する。【解決手段】  複数の櫛歯画素電極ＰＥＡを含む画素電極ＰＥと、複数の櫛歯画素電極ＰＥＡの間において、櫛歯画素電極ＰＥＡと所定のスペースを置いて配置された複数の櫛歯共通電極ＣＥＡを含む共通電極ＣＥと、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間において櫛歯画素電極ＰＥＡおよび櫛歯共通電極ＣＥＡに沿って設けられた凹部２００と、を備えた第１基板１０１と、第１基板１０１と対向して配置された第２基板１０２と、第１基板１０１と第２基板１０２との間に挟持された液晶層ＬＱと、を備えた液晶表示装置。【選択図】図１
2013120257.tif 000002
【特許請求の範囲】
【請求項１】
複数の櫛歯画素電極を含む画素電極と、前記複数の櫛歯画素電極の間において、前記櫛歯画素電極と所定のスペースを置いて配置された複数の櫛歯共通電極を含む共通電極と、前記櫛歯画素電極と前記櫛歯共通電極との間において前記櫛歯画素電極および前記櫛歯共通電極に沿って設けられた凹部と、を備えた第１基板と、
前記第１基板と対向して配置された第２基板と、
前記第１基板と前記第２基板との間に挟持された液晶層と、を備えた液晶表示装置。
【請求項２】
前記第１基板は前記櫛歯画素電極および前記櫛歯共通電極の下地となる複数の絶縁層を備え、
前記複数の絶縁層の少なくとも１層が前記凹部において除去されている請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極と共通電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。
【０００３】
液晶表示装置は、一対の基板の基板面と略直交する方向の縦電界を液晶層に印加して液晶の配向状態を制御する方式と、一対の基板の基板面と略平行な方向の横電界（フリンジ電界も含む）を液晶層に印加して液晶の配向状態を制御する方式とが知られている。
【０００４】
横電界を利用した液晶表示装置は、広視野角化の観点から特に注目されている。In-Plane Switching（ＩＰＳ）モードや、Fringe Field Switching（ＦＦＳ）モードなどの横電界方式の液晶表示装置は、第１基板に形成された画素電極と共通電極とを備えている。
【０００５】
ＩＰＳモードの液晶表示装置では、画素電極と共通電極とが間隔を置いて基板面の略平行な方向に並んで配置され、画素電極と共通電極との間に生じる横電界により液晶分子の配向状態が制御される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１８３２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態は、駆動電圧を低減するとともに表示品位の良好な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
実施形態によれば、複数の櫛歯画素電極を含む画素電極と、前記複数の櫛歯画素電極の間において、記櫛歯画素電極と所定のスペースを置いて配置された複数の櫛歯共通電極を含む共通電極と、前記櫛歯画素電極と前記櫛歯共通電極との間において前記櫛歯画素電極および前記櫛歯共通電極に沿って設けられた凹部と、を備えた第１基板と、前記第１基板と対向して配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶層と、を備えた液晶表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】実施形態の液晶表示装置の一構成例を概略的に示す図である。
【図２】図１に示す液晶表示装置の表示画素の一構成例を概略的に示す図である。
【図３】実施形態の液晶表示装置のアレイ基板の一構成例を説明するための図である。
【図４】図４は、櫛歯画素電極と櫛歯共通電極との間の電位差［Ｖ］に対する規格化した変調率のシミュレーション結果の一例を示す図である。
【図５】図５は、規格化した透過率の時間変化のシミュレーション結果の一例を示す図である。
【図６】図６は、図５に示すシミュレーション結果の、電圧オン時に透過率が０．１となってから０．９に到達するまでの時間と、電圧オフ時に透過率が０．９となってから０．１に到達するまでの時間と、これらの和とをまとめたものである。
【発明を実施するための形態】
【００１０】
以下、実施形態の液晶表示装置について、図面を参照して説明する。  
図１は、本実施形態の液晶表示装置１の一構成例を概略的に示す図である。本実施形態に係る液晶表示装置１は、ノーマリブラックのＩＰＳモードの液晶表示装置であって、互いに対向する一対の基板、すなわち第１基板１０１および第２基板１０２と、第１基板１０１と第２基板１０２との間に挟持された液晶層（図示せず）と、マトリクス状に配置された表示画素ＰＸを含む表示部１１０と、を備えている。第１基板１０１および第２基板１０２は、ガラス基板等の光透過性絶縁基板を含む。
【００１１】
第１基板１０１は、表示部１１０において、表示画素ＰＸが配列する行方向（第２方向）Ｄ２に沿って延びた複数の走査線ＧＬと、表示画素ＰＸが配列する列方向（第１方向）Ｄ１に沿って延びた複数の信号線ＳＬと、走査線ＧＬと信号線ＳＬとの交差位置近傍に配置された画素スイッチＳＷと、各表示画素ＰＸに配置された複数の画素電極ＰＥと、複数の画素電極ＰＥとの間に横電界を形成するように配置された共通電極ＣＥと、を備えている。
【００１２】
第１基板１０１上には、表示部１１０の周囲の領域にゲートドライバ１２１とソースドライバ１２２とが配置されている。複数の走査線ＧＬは、表示部１１０の周囲の領域に延びてゲートドライバ１２１に接続されている。複数の信号線ＳＬは、表示部１１０の周囲の領域に延びてソースドライバ１２２に接続されている。
【００１３】
ゲートドライバ１２１は、複数の走査線ＧＬを順次駆動して、走査線ＧＬに接続された画素スイッチＳＷのソース−ドレイン間を導通させる。ソースドライバ１２２は、複数の信号線ＳＬに映像信号を供給する。信号線ＳＬに供給された映像信号は、対応する画素スイッチを介して画素電極ＰＥに供給される。共通電極ＣＥには、コモン配線ＣＯＭを介して共通電圧が供給される。
【００１４】
図２に、表示画素ＰＸの一構成例を説明するための平面図を示す。  
画素スイッチＳＷは、例えばアモルファスシリコンの半導体層ＳＣを含む薄膜トランジスタである。なお画素スイッチＳＷはポリシリコンの半導体層を含む薄膜トランジスタであってもよい。画素スイッチＳＷのゲート電極ＧＥは、対応する走査線ＧＬに電気的に接続されている（あるいは一体に形成されている）。画素スイッチＳＷのソース電極ＳＥは、対応する信号線ＳＬに電気的に接続されている（あるいは一体に形成されている）。本実施形態に係る液晶表示装置１では、画素スイッチＳＷが２つのソース電極を備えている。画素スイッチＳＷのドレイン電極ＤＥは、コンタクトホールＣＨ１を介して対応する画素電極ＰＥに接続されている。
【００１５】
画素電極ＰＥは、列方向Ｄ１における一方に配置された走査線ＧＬによりゲート電位を制御される画素スイッチＳＷにより信号線ＳＬとの電気的接続が切替えられる。
【００１６】
画素電極ＰＥは例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等の透明電極材料により櫛歯状に形成され、表示画素ＰＸの配列する列方向Ｄ１と略平行に延びた複数の櫛歯画素電極ＰＥＡを備えている。複数の櫛歯画素電極ＰＥＡは表示画素ＰＸの長手方向（列方向Ｄ１）の略中央部において屈曲し、「＞」形状に延びている。
【００１７】
共通電極ＣＥは例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等の透明電極材料により櫛歯状に形成され、表示画素ＰＸの配列する列方向Ｄ１と略平行に延びた複数の櫛歯共通電極ＣＥＡを備えている。複数の櫛歯共通電極ＣＥＡは表示画素ＰＸの長手方向（列方向Ｄ１）の略中央部において屈曲し、「＞」形状に延びている。共通電極ＣＥは、後述するコモン配線ＣＯＭとコンタクトホールＣＨ２において電気的に接続している。
【００１８】
なお、図１において信号線ＳＬは直線で記載されているが、図２に示すように信号線ＳＬは画素電極ＰＥの櫛歯画素電極ＰＥＡおよび共通電極ＣＥの櫛歯共通電極ＣＥＡの形状と同様に、表示画素ＰＸの長手方向の略中央部において屈曲して延びている。
【００１９】
コモン配線ＣＯＭは走査線ＧＬと同じ層において走査線ＧＬが延びる方向（行方向Ｄ２）と略平行に延びて配置されている。コモン配線ＣＯＭは行方向Ｄ２に並ぶ複数の表示画素ＰＸに配置された共通電極ＣＥと電気的に接続され、これらの共通電極ＣＥへコモン電圧を印加している。
【００２０】
画素電極ＰＥの櫛歯画素電極ＰＥＡと、共通電極ＣＥの櫛歯共通電極ＣＥＡとは、表示画素ＰＸの配列する行方向Ｄ２において、所定のスペースを置いて交互に配置されている。
【００２１】
本実施形態では、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間には凹部２００が設けられている。凹部２００は、櫛歯画素電極ＰＥＡおよび櫛歯共通電極ＣＥＡに沿って延びている。
【００２２】
第２基板１０２は、表示部１１０において、信号線ＳＬおよび走査線ＧＬと対向するように格子状に配置された遮光層（図示せず）と、表示部１１０を囲むように配置された遮光層（図示せず）と、を備えている。また、カラー表示タイプの液晶表示装置である場合には、第２基板１０２はカラーフィルタ層（図示せず）を備える。
【００２３】
カラーフィルタ層は、赤色の主波長の光を透過する赤色カラーフィルタ（図示せず）と、緑色の主波長の光を透過する緑色カラーフィルタ（図示せず）と、青色の主波長の光を透過する青色カラーフィルタ（図示せず）と、を備えている。複数色のカラーフィルタは、それぞれが１つの画素電極ＰＥと対向するように配置される。
【００２４】
第１基板１０１および第２基板１０２上には、液晶層を介して対向した一対の配向膜（図示せず）が配置されている。配向膜の表面は、液晶層に含まれる液晶分子の初期配向状態を規制するために、所定の方向にラビング処理や光学配向処理等の配向処理が成されている。
【００２５】
櫛歯画素電極ＰＥＡへ供給される映像信号と、櫛歯共通電極ＣＥＡへ供給される共通電圧との電位差により生じる横電界により、液晶層の配向状態が制御される。
【００２６】
図３は、線ＩＩＩ−ＩＩＩにおける第１基板１０１の一構成例を説明するための図である。第１基板１０１は、ガラス等の透明絶縁性基板１０１Ａと、透明絶縁性基板１０１Ａ上に配置された半導体層（図示せず）と、半導体層上に配置されたゲート絶縁層Ｌ１と、ゲート絶縁層Ｌ１に配置された走査線ＧＬと、走査線ＧＬ上に配置された絶縁層Ｌ２と、絶縁層Ｌ２上に配置された信号線ＳＬと、信号線ＳＬ上に配置された絶縁層Ｌ３と、絶縁層Ｌ３上に配置された櫛歯画素電極ＰＥＡおよび櫛歯共通電極ＣＥＡと、を備えている。絶縁層Ｌ１〜Ｌ３は、例えばチッ化ケイ素やＨＲＣにより形成される。
【００２７】
絶縁層Ｌ３には、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間において除去されて凹部２００が形成されている。凹部２００を形成すると、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間に生じる電界の第１基板１０１側の成分を液晶の配向制御に利用することができる。
【００２８】
なお、図３では、絶縁層Ｌ３を除去して凹部２００を形成しているが、凹部２００の深さＸに応じて複数の絶縁層を除去してもよい。また、凹部２００において絶縁層Ｌ１〜ｌ３の少なくとも１つが除去されていればよい。また、絶縁層Ｌ３上に櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの下地となる絶縁層をさらに形成して凹部２００を形成してもよい。
【００２９】
上記のように凹部２００を形成した液晶表示装置につて、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間の電位差［Ｖ］に対する変調率と、応答速度とについてのシミュレーション結果の一例について説明する。
【００３０】
このシミュレーションでは、配向膜を櫛歯画素電極ＰＥＡおよび櫛歯共通電極ＣＥＡが延びる方向に対して７°の角度を成して交差する方向にラビング処理し、液晶の誘電率異方性Δεを９．０、屈折率異方性Δｎを０．１０３（５５０［ｎｍ］）とした。
【００３１】
また、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの電極の幅Ｄ１が３．０［μｍ］、電極間の幅Ｄ２が５．０［μｍ］、第１基板１０１と第２基板１０２との間の距離（セルギャップ）Ｙが３．４［μｍ］の液晶表示装置について、凹部２００の深さＸが０、０．２５、０．５０［μｍ］の３種類の場合のシミュレーションを行った。
【００３２】
図４は、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間の電位差［Ｖ］に対する規格化した変調率のシミュレーション結果の一例を示す図である。このシミュレーション結果によれば、凹部２００の深さＸが０［μｍ］の場合（凹部２００がない場合）では、凹部２００の深さＸが０．２５［μｍ］の場合および０．５０［μｍ］の場合よりもピークでの変調率は高かった。
【００３３】
一方、変調率がもっとも高くなる電圧は凹部２００の深さＸが大きいほど小さく、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間の電位差［Ｖ］が４［Ｖ］までは凹部２００を形成した場合の方が凹部２００のない場合よりも変調率が高かった。
【００３４】
これは、凹部２００を形成した場合、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間に生じる電界のうち、第１基板１０１側の電界が液晶の変調に使用された結果、低電圧でより高い変調率となったものと考えられる。上記のように、凹部２００を形成した場合には、凹部２００が無い場合と比較して低電圧で駆動して同等の変調率を得ることが可能となる。
【００３５】
図５は、規格化した透過率の時間変化のシミュレーション結果の一例を示す図である。  
図６は、図５に示すシミュレーション結果の、電圧オン時に透過率が０．１となってから０．９に到達するまでの時間τｏｎと、電圧オフ時に透過率が０．９となってから０．１に到達するまでの時間τｏｆｆと、これらの和と、をまとめたものである。
【００３６】
このシミュレーション結果によれば、凹部２００の深さＸが大きいほど電源オン時の時間τｏｎと電源オフ時の時間τｏｆｆとが短くなり、液晶の応答が速くなっている。
【００３７】
凹部２００を形成したことにより時間τｏｎが短くなるのは、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間に生じる電界のうち、第１基板１０１側の電界が液晶の変調に使用された結果、同じ電圧であっても液晶の変調に用いられる電界が強くなるためと考えられる。
【００３８】
凹部２００を形成したことにより時間τｏｆｆが短くなるのは、櫛歯画素電極ＰＥＡおよび櫛歯共通電極ＣＥＡ上のセルギャップが小さくなったことと、凹部２００の側壁のアンカリング効果によるものと推定される。
【００３９】
なお、上記シミュレーションは、凹部２００の底面から第２基板１０２までの距離Ｙ
を一定として凹部２００の深さＸを変更しているが、櫛歯画素電極ＰＥＡおよび櫛歯共通電極ＣＥＡの表面から第２基板１０２までの距離を一定として、凹部２００の深さＸを深くした場合についても検討する。
【００４０】
この場合、凹部２００の深さＸが大きいほど、セルギャップの平均値が大きくなるため液晶のリタデーション（Δｎ・ｄ）を一定にすると屈折率異方性Δｎを小さくすることになる。一般に、液晶は屈折率異方性Δｎが小さくなると粘度が下がる傾向があり、粘度が下がることにより応答時間が改善する。
【００４１】
すなわち、本実施形態の液晶表示装置によれば、櫛歯画素電極ＰＥＡと櫛歯共通電極ＣＥＡとの間に生じる電界のうち、第１基板１０１側の電界が変調に寄与することにより、駆動電圧の低電圧化を実現するとともに、液晶の応答速度をより速くすることができる。したがって、本実施形態によれば、駆動電圧を低減するとともに表示品位の良好な液晶表示装置を提供することができる。
【００４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
ＰＸ…表示画素、ＧＬ…走査線、ＳＬ…信号線、ＳＷ…画素スイッチ、ＰＥ…画素電極、ＣＥ…共通電極、ＰＥＡ…櫛歯画素電極、ＣＥＡ…櫛歯共通電極、１…液晶表示装置、１０１…第１基板、１０１Ａ…透明絶縁性基板、１０２…第２基板、１１０…表示部、２００…凹部。
【図１】
2013120257.tif 000003
【図２】
2013120257.tif 000004
【図３】
2013120257.tif 000005
【図４】
2013120257.tif 000006
【図５】
2013120257.tif 000007
【図６】
2013120257.tif 000008