(57)【特許請求の範囲】
【請求項１】
電源電圧を供給するバッテリー電源部と、
スパーク電圧が供給されることにより、放電電極がスパークする点火プラグと、
上記点火プラグと上記バッテリー電源部の間に結合され、上記スパーク電圧を生成して上記点火プラグへ供給するイグニッションコイルキャップとを有し、
上記イグニッションコイルキャップは、
上記バッテリー電源部にその一端が結合される一次側コイルと上記点火プラグにその一端が結合される二次側コイルとから構成されるイグニッションコイルと、
第１端子と、上記１次側コイルの他端に結合される第２端子と、上記一次側コイルに電流を流すための入力電圧が供給される制御端子に結合される制御入力端子とを有するパワートランジスタと、
上記第１端子と上記制御端子との間に結合され上記入力電圧を動作電圧とし、上記パワートランジスタの上記第１端子と上記第２端子の間に流れる上記電流を制限し、上記パワートランジスタとともに１つの半導体基板上に形成される電流制限回路とを含み、
上記電流制限回路は、
上記パワートランジスタがオン状態にされるときの上記制御端子と第１端子との間に供給される上記入力電圧を受けて動作する複数のトランジスタのしきい値電圧の差に基づいて定電圧を形成する電源回路と、
上記電源回路により供給された定電圧に基づいて形成された基準電圧と、上記パワートランジスタに流れる電流に対応した電圧とを比較して、上記パワートランジスタに流れる電流が許容電流を超えないようにパワートランジスタの制御入力端子に供給される入力電圧を制御する制御回路からなるものであることを特徴とするイグニッションシステム。
【請求項２】
上記制御回路は、上記制御端子と上記パワートランジスタの制御入力端子との間に設けられた第１抵抗素子に流れる電流を制御して、かかる抵抗素子による電圧降下によって上記入力電圧を制御するものであることを特徴とする請求項１のイグニッションシステム。
【請求項３】
上記制御端子から上記電源回路に対して一方向性素子を介して入力電圧が供給されるものであり、上記第１抵抗素子にも逆方向電流が流れないよう上記一方向性素子が直列形態に接続されるものであることを特徴とする請求項２のイグニッションシステム。
【請求項４】
上記電源回路は、
上記入力電圧が上記第１抵抗素子と上記一方向素子を介して伝えられる定電圧出力ノードと、
上記定電圧出力ノードに一端が接続された第２抵抗素子と、かかる第２抵抗素子の他端にゲートとドレインが接続され、上記第１端子にソースが接続された第１ＭＯＳＦＥＴとからなる第１回路と、
上記定電圧出力ノードに一端が接続された第３抵抗素子と、かかる第３抵抗素子の他端にドレインが接続され、ゲートが上記第１回路の第１ＭＯＳＦＥＴのゲート，ドレインに接続され、ソースが第４抵抗素子を介して上記第１端子に接続された第２ＭＯＳＦＥＴからなる第２回路と、
上記定電圧出力ノードにドレインが接続され、ゲートが上記第２回路の第２ＭＯＳＦＥＴのドレインに接続され、ソースが上記第１端子に接続された第３ＭＯＳＦＥＴとからなり、
上記第３抵抗素子は正の温度特性を有し上記第３ＭＯＳＦＥＴは負の温度特性を有することにより、上記定電圧出力ノードに温度依存性の無い定電圧を形成するものであることを特徴とする請求項３のイグニッションシステム。
【請求項５】
上記制御回路は、
上記定電圧出力ノードと上記第１端子との間に結合され、第５及び第６抵抗素子からなる分圧回路と、
上記分圧回路により上記定電圧を分圧した分圧電圧がソースに供給され、ゲートとドレインが共通接続された第４ＭＯＳＦＥＴと、かかる第４ＭＯＳＦＥＴのドレインと上記定電圧出力ノードとの間に設けられた第７抵抗素子からなる第３回路と、
上記定電圧出力ノードに一端が接続された第８抵抗素子と、かかる第８抵抗素子の他端にドレインが接続され、ゲートが上記第３回路の第４ＭＯＳＦＥＴのゲート，ドレインに接続され、ソースが第９抵抗素子を介して上記第１端子に接続された第５ＭＯＳＦＥＴからなる第４回路と、
ゲートが上記第４回路の第５ＭＯＳＦＥＴのドレインに接続され、ソースが上記第９抵抗素子を介して上記第１端子に接続され、ドレインが上記パワートランジスタの制御入力端子に接続される第６ＭＯＳＦＥＴとからなり、
上記第９抵抗素子には、上記パワートランジスタに流れる電流又はそれに対応した電流が流れるようにされてなることを特徴とする請求項４のイグニッションシステム。
【請求項６】
上記分圧回路は、１ないし複数のヒューズ素子の選択的な切断により選択的に接続される複数の抵抗素子を含むものであることを特徴とする請求項５のイグニッションシステム。
【請求項７】
上記パワートランジスタはＩＧＢＴであり、
上記制御端子はゲート端子であり、
上記第１端子はエミッタ端子であり、
上記第２端子はコレクタ端子であることを特徴とする請求項６のイグニッションシステム。
【請求項８】
上記パワートランジスタはパワーＭＯＳＦＥＴであり、
上記制御端子はゲート端子であり、
上記第１端子はソース端子であり、
上記第２端子はドレイン端子であることを特徴とする請求項６のイグニッションシステム。
【請求項９】
第１端子と第２端子との間に電流を流すように形成され、制御端子において高入力インピーダンスを持つパワートランジスタと、上記パワートランジスタが形成される半導体基板上に搭載され、上記パワートランジスタがオン状態にされるときの上記制御端子と上記第１端子との間に供給される入力電圧を受けて動作する複数のトランジスタのしきい値電圧の差に基づいて定電圧を形成する電源回路及び上記定電圧に基づいて形成された基準電圧と、上記パワートランジスタの上記第１及び第２端子間に流れる電流に対応した電圧とを比較して、上記パワートランジスタに流れる電流が許容電流を越えないようにパワートランジスタの制御入力端子に供給される電圧を制御する制御回路からなる保護回路とを有するパワートランジスタ装置と、
上記パワートランジスタ装置の出力電流が一次コイルに供給され、二次コイルが直接に点火プラグの電極に接続されるイグニッションコイルと、
上記パワートランジスタの制御端子に点火タイミングに対応した制御電圧を供給するエンジンコントロールユニットとを備えてなることを特徴とするイグニッションシステム。
【発明の詳細な説明】
技術分野
この発明は、イグニッションシステムに関し、主に内燃機関（エンジン）の気筒別点火システムを構成する所謂ＩＣイグナイタに利用して有効な技術に関するものである。
背景技術
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に流れる電流をその使用中に温度が変化した際にもそれによる温度誤差をなくして正確に検出できるようにした半導体素子の電流検出装置が特開平８−５４４２７号公報に開示されている。また、パワーＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ／ＭＯＳＦＥＴ:Metal Oxide Semiconductor Field Effect Transistor）と同一チップの温度の異常上昇を検出する保護回路を搭載した半導体装置が特開平５−３０４４５０号公報に開示されている。
イグニッションシステムでは、共通のイグニッションコイルで発生されたスパーク電圧を分配器（ディストリビュータ）を介して各点火プラグに供給するものと異なり、各点火プラグに一対一に対応させてイグニッションコイルとそれを駆動するパワートランジスタを設けるという気筒別点火システムがある。上記気筒別点火システムにおいては、点火プラグに装着されるイグニッションコイルキャップ（筺体）に上記イグニッションコイルを内蔵させてシステムの簡素化を図るようにすることができる。このような点火プラグのイグニッションコイルキャップにイグニッションコイルを内蔵させると、イグニッションコイルの小型化に伴いエネルギー変換効率が悪くなり入力側のスイッチング電流を大きくすることが必要となる。そして、上記のように大きなスイッチング電流を流したときにはスイッチング素子において発生する損失を少なくする必要がある。
このような観点から、本願発明者等においてはバイポーラトランジスタによるパワートランジスタに代えてＩＧＢＴ(Insulated Gate Bipolar Transistor）を用いることを検討した。ＩＧＢＴは、いわばダーリントン接続の入力側をＭＯＳＦＥＴで構成し、出力側をバイポーラトランジスタで構成した複合素子であり、制御端子からみた入力インピーダンスが高く電圧駆動できるためにマイクロコンピュータ等のエンジンコントロールユニットより直接制御できるとともに、オン状態でのコレクタ，エミッタ間の残り電圧が小さくて上記大きな電流を流したときの電力損失を小さくできるために上記のような気筒別点火システムに好適である。
しかしながら、上記のような大電流を流すようにされたＩＧＢＴにおいては、その破壊を防止するための保護回路は前記公報のように別チップで構成され、ハイブリッドＩＣ構造にならざるを得ないために気筒別点火システムの小型化を妨げるものである。パワーＭＯＳＦＥＴに保護回路を搭載した上記公報では、温度の異常上昇を検出してスイッチ動作を遮断させてしまうというものであるために点火システムには利用できない。また、点火システムでは、点火プラグが正しく装着されていなかったり、点火プラグの放電電極（スパーク電極）にホコリやオイルが付着している等の何らかのトラブルにより点火プラグに火花が飛ばない（スパークしない）と、イグニッションコイルによって発生したエネルギーが上記ＩＧＢＴに印加されるために上記ＩＧＢＴの高耐圧化が必要となり、更にはエンジンの回転数が低い時に大きな電流が流れてしまうことによりスイッチング素子の上記ＩＧＢＴ自体が破壊されてしまう。また、上記大きな電流によってパワースイッチング素子のトランジスタ（ＩＧＢＴ）が破壊しないときでもイグニッションコイルにより異常に高い電圧を発生させてしまうという問題が生じる。本発明者等は本発明に先立って、上記の各問題点を見出した。
したがって、この発明は、簡単な構成で高信頼性を持って出力電流を制限する保護回路を搭載したイグニッションシステムを提供することを目的としている。この発明は、簡単な構成で高信頼化を実現した気筒別点火のイグニッションシステムを提供することを他の目的としている。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
発明の開示
本発明は、高耐圧で、かつ第１端子と第２端子との間に大電流を流すように形成され、制御端子において高入力インピーダンスを持つパワートランジスタが形成される半導体基板（チップ）上に、上記パワートランジスタがオン状態にされるときの上記制御端子と第１端子との間に供給される入力電圧を受けて安定化電圧を形成する電流回路及び上記電源回路により供給された定電圧に基づいて形成された基準電圧値と、上記パワートランジスタに流れる電流値に対応した電圧値とを比較して、上記パワートランジスタに流れる電流値が許容電流値（上記パワートランジスタが破壊されてしますような大電流値よりも小さい電流値）を越えないようにパワートランジスタの制御入力端子に供給される電圧を制御する制御回路からなる保護回路を搭載する。
上記パワートランジスタ装置により気筒別に設けられたイグニッションコイルを駆動し、かかるイグニッションコイルを点火プラグに装着されるイグニッションコイルキャップに搭載し、かつ、上記パワートランジスタ装置をマイクロコンピュータ等からなるエンジンコントロールユニットでスイッチ制御する。また上記イグニッションコイルキャップに上記イグニッションコイルと上記パワートランジスタ装置の双方を搭載し、更なる気筒別点火システムの小型化を図る。
【図面の簡単な説明】
第１図は、この発明に係るパワートランジスタ装置の一実施例を示す概略回路図であり、
第２図は、この発明に係るパワートランジスタ装置の他の一実施例を示す概略回路図であり、
第３図は、第１図のパワートランジスタ装置の一実施例を示す回路図であり、
第４図は、第２図のパワートランジスタ装置の一実施例を示す回路図であり、
第５図は、この発明に係るパワートランジスタ装置の一実施例を示す概略レイアウト図であり、
第６図は、第５図のＡ−Ａ’部分の素子構造断面図であり、
第７図は、第５図のＢ−Ｂ’部分の素子構造断面図であり、
第８図は、第５図のＣ−Ｃ’部分の素子構造断面図であり、
第９図は、この発明に係るパワートランジスタ装置の外観図であり、
第１０図は、この発明に係るパワートランジスタ装置の更に他の一実施例を示す回路図であり、
第１１図は、この発明に係るパワートランジスタ装置に搭載される電源回路の動作を説明するための入出力電圧特性図であり、
第１２図は、この発明に係るパワートランジスタ装置に搭載される制御回路の電流制限動作を説明するための特性図であり、
第１３図は、この発明に係るパワートランジスタ装置を用いて構成された気筒別点火システムの一実施例を示す構成図であり、
第１４図は、この発明に係るパワートランジスタ装置とイグニッションコイルを一体化して搭載したイグニッションコイルキャップの一実施例を示す構成図であり、
第１５図は、この発明に係るイグニッションコイルキャップを用いて構成された気筒別点火システムの一実施例を示す構成図である。
発明を実施するための最良の形態
この発明をより詳細に説述するために、添付の図面に従ってこれを説明する。
第１図には、この発明に係るパワートランジスタ装置の一実施例の概略回路図が示されている。同図の各回路素子及び回路ブロックは、単結晶シリコンのような１個の半導体基板上において形成される。絶縁ゲートバイポーラトランジスタ（以下単にパワートランジスタと略する）Ｔ１は、そのコレクタがコレクタ端子Ｃに接続され、エミッタには電流検出部を構成する抵抗（抵抗素子）Ｒ１０を介してエミッタ端子Ｅに接続され、ゲートは抵抗（抵抗素子）Ｒ１を介してゲート端子Ｇに接続される。
上記パワートランジスタのコレクタ−エミッタ間に流れる電流が上記許容電流を越えないように制限する保護回路として後記するツェナーダイオード、電源回路、制御回路が上記ゲート端子とエミッタ端子との間に設けられる  上記ゲート端子とエミッタ端子との間には、ゲート保護用のツェナーダイオードＺＤ１が設けられる。このツェナーダイオードＺＤ１は、主に上記パワートランジスタＴ１のゲート絶縁膜の静電破壊防止のために設けられる。
この実施例では、上記パワートランジスタＴ１に流れる電流を制限する保護回路は、上記ゲート端子とエミッタ端子との間に接続されて設けられ、かかるパワートランジスタＴ１をオン状態にさせる入力電圧が印加されているときに機能すれば良いことを利用し、上記入力電圧を動作電圧として利用する。つまり、上記ゲート端子から供給された入力電圧は、抵抗Ｒ２と負電圧防止ダイオードＤ１を介して電源回路に供給される。電源回路では、制御回路の動作に必要な電源出力（電源電圧）を形成する。この電源出力は、上記パワートランジスタＴ１をオン状態にさせる入力電圧に対して低くく、かつ上記制御回路が動作を行うのに必要とされる定電圧を形成する。
制御回路は、上記電源回路からの電源出力を動作電圧とするともに、かかる電源出力（電源電圧）を抵抗（抵抗素子）Ｒ６とＲ９で分圧して基準電圧を形成する。上記制御回路は、上記分圧回路で形成された基準電圧と、上記抵抗Ｒ１０で発生する電圧とを比較し、上記抵抗Ｒ１０で発生した電圧が上記基準電圧を越えないような制御出力を形成して本体ゲート電圧制御用ＭＯＳＦＥＴＭ６を制御する。すなわち、上記抵抗Ｒ１０に上記パワートランジスタＴ１のコレクタ−エミッタ間電流が流れて、それにより発生する電圧が上記基準電圧以上になると、制御回路はＭＯＳＦＥＴＭ６を導通させるような制御出力を形成して上記抵抗Ｒ１に電流を流す。これによりゲート端子から供給される入力電圧（値）は、上記抵抗Ｒ１により低下させられ、パワートランジスタＴ１の本体ゲート（制御入力端子ＣＧ）に供給される電圧（値）が低くされて上記コレクタ電流が一定値を越えないように制限する。
第２図には、この発明に係るパワートランジスタ装置の他の一実施例の概略回路図が示されている。同図の各回路素子及び回路ブロックは、単結晶シリコンのような１個の半導体基板上において形成される。この実施例では、パワートランジスタが前記のような絶縁ゲートバイポーラトランジスタに代えて、パワーＭＯＳＦＥＴＭ（絶縁ゲートＭＯＳＦＥＴＭ）が用いられる。他の構成は、前記第１図の実施例と同様である。
第３図には、この発明に係るパワートランジスタ装置の一実施例の回路図が示されている。同図は、前記第１図の電源回路と制御回路との具体的回路が例示的に示されるものである。この実施例において、第１図の実施例と異なる点は、コレクタの耐圧保護用にゲート，コレクタ間にツェナーダイオードＺＤ２が設けられる点と、パワートランジスタが出力電流を形成するトランジスタＴ１と、電流検出用のトランジスタＴ２に分けられた点である。本来、上記保護のためには、パワートランジスタのコレクタとエミッタ間にツェナーダイオード等の保護素子を設けるものであるが、上記半導体チップ上にかかるツェナーダイオードを簡単には設けることができないので、ゲート−エミッタ間のツェナーダイオードＺＤ１を利用し、かかるゲートとコレクタ間にツェナーダイオードＺＤ２を設けることにより、等価的にコレクタとエミッタ間の耐圧保護回路を構成するものである。
前記第１図のように出力電流を流すトランジスタＴ１のエミッタに抵抗を挿入して電流を検知する回路では、エミッタ抵抗での電力損失も無視できないので、コレクタとゲート（制御入力端子ＣＧ）とがそれぞれ共通化されたトランジスタＴ１とＴ２を設け、かつトランジスタＴ１に対してトランジスタＴ２のサイズを小さく形成し、トランジスタＴ２にトランジスタＴ１とのサイズ比に対応した小さな電流を流すようにして、そのエミッタに抵抗Ｒ１０を接続するものである。これにより、電流検出用の抵抗Ｒ１０を分圧用の抵抗Ｒ９とほぼ同じ抵抗値にできるとともに電力損失を小さくできる。例えば、上記トランジスタＴ１に１０Ａの電流が流れると、トランジスタＴ２には１０ｍＡの電流が流れるようにされ、そのセンス比が１０００：１になるように設定される。
制御回路が動作可能な電圧は、上記パワートランジスタＴ１のゲートに供給される電圧に対して小さいこと、及び保護回路は上記ゲート（制御入力端子ＣＧ）にパワートランジスタＴ１をオン状態にさせる電圧が印加されたときに、上記電流制限動作を行えば良いことを利用して、電源回路では入力電圧を定電圧化させる。
上記ゲート端子から供給された入力電圧は、抵抗（抵抗素子）Ｒ２と上記ゲート端子に負電圧が印加された時に逆流防止のためのダイオードＤ１を介して電源回路にて定電圧が形成される。つまり、この定電圧出力ノードＮと回路の接地電位としてのエミッタ端子との間には、抵抗（抵抗素子）Ｒ３とダイオード接続のＭＯＳＦＥＴＭ１からなる直列回路が設けられる。上記ＭＯＳＦＥＴＭ１のゲート，ドレインは、ＭＯＳＦＥＴＭ２のゲートに供給される。このＭＯＳＦＥＴＭ２のソースとエミッタ端子との間には抵抗Ｒ５が接続され、ドレインと上記定電圧出力ノードＮとの間には抵抗（抵抗素子）Ｒ４が設けられる。そして、上記ＭＯＳＦＥＴＭ２のドレインは、ＭＯＳＦＥＴＭ３のゲートに供給され、かかるＭＯＳＦＥＴＭ３のドレインは上記定電圧出力ノードに接続され、ソースは上記エミッタ端子に接続される。
抵抗Ｒ２を介して抵抗Ｒ３に電流が流れ、そのときの電流とダイオード接続のＭＯＳＦＥＴＭ１のしきい値電圧Ｖthにより出力すべき定電圧が形成される。上記ＭＯＳＦＥＴＭ１のドレイン電圧がＭＯＳＦＥＴＭ２のゲートに供給されている。ＭＯＳＦＥＴＭ２が動作状態となり、その電流が抵抗Ｒ４とＲ５に流れる。抵抗Ｒ５に流れる電流によりＭＯＳＦＥＴＭ２のソース電位が上昇して負帰還がかかり、その動作電流を小さくする方向に制御する。このときのＭＯＳＦＥＴＭ２のドレイン電圧は、ＭＯＳＦＥＴＭ３のゲートに供給されており、ＭＯＳＦＥＴＭ３に流れる電流が制御される。このＭＯＳＦＥＴＭ３で形成された電流は、上記抵抗Ｒ２における電圧降下を制御するように作用する。
つまり、ゲート端子の電圧が高くなり、上記定電圧出力ノードＮの電位が高くなろうとすると、ＭＯＳＦＥＴＭ３の電流が増大して上記抵抗Ｒ２の電圧降下分を大きくして上記定電出力ノードの電位を所望の電位に安定化させる。逆に、ゲート電圧が低くなり、上記定電圧出力ノードの電圧が低くなると、上記ＭＯＳＦＥＴＭ３に流れる電流が減少して上記抵抗Ｒ２の電圧降下分を小さくして上記定電圧出力ノードの電位を所望の電位に安定化させる。
上記電源回路としての負荷となる制御回路に流れ込む電流によって、上記抵抗Ｒ２における電圧降下が変化して、上記定電圧出力ノードの電位が変化しようとするた場合でも、かかる電圧変化に対応して上記抵抗Ｒ３〜Ｒ５に流れる電流が変化し、上記制御回路側に流れる出力電流の増加又は減少に対応して上記ＭＯＳＦＥＴＭ３に流れる電流が相補的に減少又は増加して上記抵抗Ｒ２に流れる電流がほぼ一定になるように制御する。この事から、ＭＯＳＦＥＴＭ３のドレイン電圧（定電圧出力ノードＮ）の電位が安定化され、これが電源出力（電源電圧）として制御回路の動作電圧に用いられる。
上記ＭＯＳＦＥＴＭ１のしきい値電圧Ｖthに対応した電圧は、ＭＯＳＦＥＴＭ２のゲートに供給され、このＭＯＳＦＥＴＭ２には抵抗Ｒ３で決まる電流が流れて、その電流と抵抗Ｒ４により電圧ＶＲ４が発生する。抵抗Ｒ４において電圧ＶＲ４が発生することにより、ＭＯＳＦＥＴＭ１とＭ２のしきい値電圧Ｖthに基板効果による次式（１）で示すようなΔＶthが発生する。
ΔＶth＝（ＶthM2＋ＶＲ４）−ＶthM1          ・・・・・・（１）
ここで、ＶthM2はＭＯＳＦＥＴＭ２のしきい値電圧であり、ＶthM1はＭＯＳＦＥＴＭ１のしきい値電圧である。
したがって、出力電圧をＶＯＵＴとすると、次式（３）により表すことができる。
ＶＯＵＴ＝ＶthM3＋ＶＲ３                  ・・・・・・（２）
ここで、ＶthM3はＭＯＳＦＥＴＭ３のしきい値電圧であり、ＶＲ３は抵抗Ｒ３で発生する電圧である。上記ＭＯＳＦＥＴＭ３のしきい値電圧ＶthM3は、負の温度特性を持ち、抵抗Ｒ３は正の温度特性を持つために、出力電圧ＶＯＵＴの温度特性を制御することができる。上記抵抗Ｒ３にて発生する電圧ＶＲ３は、式（１）のΔＶthに比例することから、出力電圧ＶＯＵＴは、次式（３）のように表すことができる。
ＶＯＵＴ＝ＶthM3＋Ｒ２／Ｒ４×ΔＶth        ・・・・・・（３）
上記のような電源回路で形成された定電圧は、制御回路の抵抗Ｒ６とＲ９からなる分圧回路で分圧されて基準電圧とされる。この基準電圧は、ダイオード接続のＭＯＳＦＥＴＭ４のソースに供給される。ＭＯＳＦＥＴＭ４のドレインと定電圧との間には、抵抗Ｒ７が設けられる。上記ＭＯＳＦＥＴＭ４のドレイン出力は、ＭＯＳＦＥＴＭ５のゲートに供給される。このＭＯＳＦＥＴＭ５のソースには、抵抗Ｒ１０で発生した出力電流に対応した検知電圧が供給される。ＭＯＳＦＥＴＭ５のドレインと定電圧との間には抵抗Ｒ８が設けられる。このＭＯＳＦＥＴＭ５のドレイン出力が電流制限動作を行うＭＯＳＦＥＴＭ６のゲートに供給される。このＭＯＳＦＥＴＭ６のソースは、上記エミッタ端子に接続され、ドレインは逆流防止用のダイオードＤ２を介してパワートランジスタＴ１，Ｔ２の共通化されたゲート（制御入力端子ＣＧ）に接続される。
抵抗Ｒ７を介してＭＯＳＦＥＴＭ４に電流が流れ、ＭＯＳＦＥＴＭ４のドレインからは、上記基準電圧にＭＯＳＦＥＴＭ４のしきい値電圧Ｖthだけレベルシフトされた電圧が形成される。上記抵抗Ｒ６には、上記ＭＯＳＦＥＴＭ４からも電流が流れるので、実際には上記抵抗Ｒ６とＲ９との抵抗比だけで上記基準電圧が形成されるのではなく、上記抵抗Ｒ６からの電流と上記ＭＯＳＦＥＴＭ４からの電流によって上記基準電圧が形成されるが、上記ＭＯＳＦＥＴＭ４から供給される電流を上記抵抗Ｒ６から供給される電流に比べて十分小さく設定することにより、ほぼ上記分圧抵抗回路により基準電圧を形成することができる。
トランジスタＴ１，Ｔ２に流れる電流が小さいときには、ＭＯＳＦＥＴＭ５のソースはほぼエミッタ電位と等しくされるから、ＭＯＳＦＥＴＭ５がオン状態となり、そのドレイン電位を低くするのでＭＯＳＦＥＴＭ６をオフ状態にして電流制限動作を行わせない。
上記トランジスタＴ２に流れる電流が大きくなると、それに対応して抵抗１０で発生する電圧が大きくなり、ＭＯＳＦＥＴＭ４のソース電圧を上昇させる。このＭＯＳＦＥＴＭ４のソース電位が上記基準電圧に達した時点でＭＯＳＦＥＴＭ５のオフ条件が成立しする。このときの電位関係式を示すと、次式（４）の通りである。
ＶthM4＋基準電圧＝ＶthM5＋センス電圧            ・・・・（４）
ここで、ＶthM4はＭＯＳＦＥＴＭ４のしきい値電圧であり、ＶthM5はＭＯＳＦＥＴＭ５のしきい値電圧であり、基準電圧は抵抗Ｒ９で発生する電圧であり、センス電圧は抵抗Ｒ１０で発生する電圧である。
上記ＭＯＳＦＥＴＭ４とＭ５のしきい値電圧を同じくすると、基準電圧≦センス電圧が成立した時点でＭＯＳＦＥＴＭ５がオフ状態になり、ドレイン電圧が高くなってＭＯＳＦＥＴＭ６をオン状態にさせる。このＭＯＳＦＥＴＭ６により形成された電流が抵抗Ｒ１に流れて上記トランジスタＴ１，Ｔ２のゲート電圧を低下させて上記出力電流の制限動作を行うようにする。この実施例の制御回路では、上記のようなＭＯＳＦＥＴとそのソースとドレインに設けられた抵抗からなる回路で構成されるから素子数が少なくできるとともに動作下限電圧を低くでき、上記のようなパワートランジスタ装置の制御端子から供給される入力電圧を電源電圧とする回路に好適なものである。
第４図には、この発明に係るパワートランジスタ装置の他の一実施例の回路図が示されている。同図は、前記第２図の電源回路と制御回路との具体的回路が例示的に示されるものである。この実施例において、第２図の実施例と異なる点は、前記同様にドレインの耐圧保護用にゲート，ドレイン間にツェナーダイオードＺＤ２が設けられる点と、パワートランジスタが出力電流を形成するＭＯＳＦＥＴＭ８と、電流検出用のＭＯＳＦＥＴＭ７に分けられた点である。電源回路と制御回路は、上記第３図の実施例と同様であるので、その説明を省略する。
第５図には、この発明にかかるパワートランジスタ装置の一実施例の概略レイアウト図が示され、第６図にはＡ−Ａ’部分の素子構造断面図、第７図にはＢ−Ｂ’部分での素子構造断面図及び第８図にはＣ−Ｃ’部分での素子構造断面図が示されている。
第５図及び第６図において、半導体チップの外周表面部にはｎ＋拡散層が設けられ、アルミニュウム層ＡＬによりＣ−Ｇ（コレクタ−ゲート）間に設けられるツェナーダイオードＺＤ２の一端と接続される。トランジスタのコレクタは、基板の裏面側のｐ＋層で構成されるが、トランジスタがオン状態のときにはｐ＋層とその上に形成されるｎ＋層からなるｐｎ接合は順バイアス状態で実質的には同一電位であるの実質的にコレクタに接続されたと等価となる。上記ツェナーダイオードＺＤ２は、上記パワートランジスタのコレクタ−エミッタ間電圧をゲート，エミッタ間に設けられるツェナーダイオードＺＤ１を利用して、電圧クランプさせるものであり、半導体基板上の絶縁膜上に形成されたポリシリコン層を利用して形成される。
ツェナーダイオードＺＤ２は、特に制限されないが、次のようにして形成される。半導体基板表面に形成された絶縁膜上にポリシリコン層が形成され、かかるポリシリコン膜にｐ導電型不純物としてのボロン（Ｂ）がイオン打ち込み法等のような適当な手段によって打ち込まれてｐ導電型領域が形成される。上記ｐ導電型領域となったポリシリコン膜上に、レジストによるマスクをリソグラフィー処理によって形成し、ポリシリコン膜にはｎ導電型不純物としてのリン（Ｐ）が上記マスクを介してイオン打ち込み法等の手段によって選択的に導入される。
このようにして、ポリシリコン膜にはｐｎ接合が複数個、互いに直列に形成される。同図には、便宜上ｐ導電型領域とｎ導電型領域とが合計１３個だけ図示されているが、ｐｎ接合の耐圧によって後述するツェナー電圧が決定される。したがって、上記ｐｎ接合の個数は、所望のツェナー電圧に対応して多数個設けられることになるものである。上記ｐｎ接合が複数個形成されたポリシリコン膜の上には保護酸化膜が形成される。
以上のようにして製造されたポリシリコン膜に形成された複数個のｐｎ接合によるツェナーダイオードは、ｐｎ接合群の最初のｎ導電型領域が一端として上記ｎ＋拡散層に接続され、他端側のポリシリコン層上にはゲート電極を構成するゲートパッドを形成するアルミニュウム層ＡＬが形成される。上記ツェナーダイオードが形成される部分の半導体基板表面にはｐ型拡散層が形成され、ゲートの電圧が印加されたときに半導体表面に空乏層が延び易くするよう配慮されている。このようにポリシリコン膜を利用して形成されたツェナーダイオードは、その温度特性係数（ｐｐｍ／℃）が略零になる程極めて小さい。それ故、−４０℃のような低温から＋１４０℃のような高温度までの広い温度範囲において、後述するようなイグナイタに使用した場合の１次側コイルの電圧をほぼ一定にすることができる。これに応じて、１次側コイルと２次側コイルとの巻数比に比例して形成される出力電圧も安定した高電圧にされる。それ故、上記のような広い温度範囲にわたって安定したスパーク電圧を得ることができる。
第５図及び第８図に示すように、上記ゲートパッド領域の他端側には、上記ポリシリコン層がそのまま延びて、Ｇ−Ｅ（ゲート−エミッタ）に設けられるツェナーダイオードＺＤ１が形成される。このツェナーダイオードＺＤ１の他端側は、図示しないエミッタ電極に接続される。
制限（保護）回路領域には、前記ＭＯＳＦＥＴＭ１〜Ｍ６を構成する横型ＭＯＳＦＥＴと抵抗Ｒ２〜Ｒ１０等が形成される。第８図には、そのうちの１つのＭＯＳＦＥＴとポリシリコン抵抗が代表として例示的に示されている。横型ＭＯＳＦＥＴは、半導体基板表面にｐ型ウェル領域を形成し、そこにｎ＋型のソース，ドレイン領域を形成する。この実施例では、高耐圧化のためにドレイン側のｎ＋層は、薄い不純物濃度にされたｎ型層中に上記ｎ＋型の拡散層が形成される。上記ｐ型ウェル領域は、後述するアクティブ領域に形成されるパワートランジスタのエミッタ電極に接続されて、０Ｖのようなバイアス電圧が与えられる。
第７図において、アクティブ領域に縦型のＭＯＳＦＥＴとバイポーラトランジスタとが複合構成とされてＩＧＢＴが形成される。つまり、パワーＭＯＳＦＥＴの構造として、ｎ＋型半導体としてのシリコンサブストレート及びその上に形成されたｎ−領域をドレイン領域とし、その表面部に形成されたｐ型領域（ｐ型ウェル領域）がチャンネル領域とされる。このチャンネル領域の中に形成されたｎ＋型領域からなるソース領域が形成される。上記チャンネル領域の上及びドレイン領域の上に薄いゲート絶縁膜を介してポリシリコン層からなるゲート電極が形成される。
上記パワーＭＯＳＦＥＴ構造のソース領域（ｎ＋領域）とチャンネル領域（ｐ型領域）は、アルミニュウム層ＡＬからなる配線手段によって共通に接続されてエミッタ電極とされる。上記のようなパワーＭＯＳＦＥＴ構造において、上記ｎ＋型のシリコンサブストレートの裏面にｐ＋型層が形成され、かかるｐ＋層にアルミニュウム層からなる電極が設けらてコレクタ電極とされる。すなわち、ＩＧＢＴは、入力側に上記縦型ＭＯＳＦＥＴとされ、出力側が上記ｐ型ウェル領域をエミッタとし、上記ドレイン領域をベース領域とし、ｐ＋型領域をコレクタとするバイポーラ型トランジスタとされてダーリントン構成のパワートランジスタ装置とされる。ターミネーション領域には、高耐圧化のためにｐ型拡散層が形成されており、そこにはアルミニュウムによる配線層が設けられる。
同図では、省略されているが、上記アクティブ領域に形成される素子は、半導体基板上に網の目状に形成される。特に制限されないが、単位回路が１００１個からなり、そのうちの１０００個が上記トランジスタＴ１を構成し、残りの１つが上記トランジスタＴ２を構成するようにされる。これにより、センス比（電流比）を１０００：１のように設定できる。上記２つのトランジスタＴ１とＴ２は、その構造上コレクタがベース（ＭＯＳＦＥＴのドレイン）が共通にされているので、半導体基板上においてゲート電極を共通に接続し、上記のような構成なら上記１つのエミッタをトランジスタＴ２に割り当て、残りの１０００個のトランジスタのエミッタを共通接続させる。
第９図には、この発明に係るパワートランジスタ装置の外観図が示されている。半導体チップの裏面がコレクタ電極を構成するスタブ上に搭載され、ここで電気的に接続されリードがそのまま延びてコレクタ端子とされる。ゲート端子と半導体チップ表面に設けられたゲートパッドとは金線によるワイヤーボンディングが行われる。同様にエミッタ端子と上記同様に半導体チップ表面に設けられたエミッタパッドとは金線によるワイヤーボンディングが行われる。同図では、上記のような内部構造を分かり易くするために、封止部分は下側のみを表している。
第１０図には、この発明に係るパワートランジスタ装置の更に他の一実施例の回路図が示されている。同図は、前記第３図の電源回路と制御回路との変形例が示されている。この実施例において、第３図の実施例と異なる点は、基準電圧を形成する抵抗素子がＲ１２とヒューズｆ１，ｆ２を介して並列接続される調整用抵抗ｒから構成される点である。
すなわち、上記基準電圧を形成する抵抗回路は、抵抗Ｒ１２にヒューズｆ１，ｆ２を介して抵抗ｒを並列接続させておいて、上記ヒューズｆ１，ｆ２の選択的な切断により上記抵抗Ｒ１２とｒからなる合成抵抗値を変えるようにするものである。これにより、プロセスバラツキの調整や、あるいは使用する回路に応じて制限電流値を設定するようにできる。
上記ヒューズｆ１，ｆ２を配線として利用する場合、配線抵抗値が比較的大きいことから、ヒューズの切断の有無に対応してスイッチＭＯＳＦＥＴの制御信号を形成し、かかるＭＯＳＦＥＴを介して上記調整抵抗ｒを接続したり、あるいは切断したりするものであってもよい。例えば、ヒューズとプルダウン抵抗からなる直列回路を形成しておいて、ヒューズを切断しないときにはハイレベルの電圧を形成してスイッチＭＯＳＦＥＴをオン状態にさせて調整抵抗ｒを上記抵抗Ｒ１２に並列に接続させておき、上記ヒューズを切断させることにより、上記プルダウン抵抗によりロウレベルの電圧を形成して上記スイッチＭＯＳＦＥＴをオフ状態にさせて、上記調整抵抗ｒを上記抵抗Ｒ１２から切断させるようにする。
あるいは、プルアップ抵抗とヒューズの組み合わせでは、上記とは逆にヒューズを切断することによりスイッチＭＯＳＦＥＴをオン状態にして上記調整抵抗ｒを上記抵抗Ｒ１２と並列に接続する構成としてもよい。この他、調整抵抗ｒを上記抵抗Ｒ１２と直列形態となるように接続しておいて、上記調整抵抗ｒの両端を上記スイッチＭＯＳＦＥＴにより短絡させて抵抗値を変えるようにすることもできる。
第１１図には、この発明に係るパワートランジスタ装置に搭載される電源回路の動作を説明するための入出力電圧特性図が示されている。この入力電圧−出力電圧特性図は、前記実施例の電源回路をブレッドボードにて再現し、温度をパラメータとして測定したものである。この特性図に示すように、入力電圧及び温度に対して略一定の出力電圧を得ることができる。一般に入力電圧は５Ｖで使用されることが多いことから、その電圧領域では、−４０℃から＋１２５℃の範囲で、−２．１ｍＶ／℃のような良好な定電圧を形成することができるものである。
第１２図には、この発明に係るパワートランジスタ装置に搭載される制御回路の電流制限動作を説明するための特性図が示されている。同図は、制限電流と周囲温度の関係を表したものである。次に説明するような気筒別点火システムに使用する際には、入力電流は最大で１０Ａのような大きな電流を流すことが必要とされ、前記実施例のような電源回路及び制御回路を搭載したパワートランジスタ装置においては、設計目標値１０Ａ＋１Ａの範囲で電流制限動作を行えるものであることが判った。
第１３図には、この発明に係るパワートランジスタ装置を用いて構成された気筒別点火システムの一実施例の構成図が示されている。この実施例では、６気筒エンジンに向けられており、各気筒に対して設けられる点火プラグに一対一に対応してイグニンションコイルが設けられる。このイグニッションコイルは、特に制限されないが、各点火プラグに装着されるイグニッションコイルキャップ（筺体）にそれぞれ内蔵されるものである。
上記イグニッションコイルの一次側の一端には、キースイッチを介してバッテリ電源部から電源電圧が供給され、上記イグニッションコイルの二次側の一端には回路の接地電位ＧＮＤが供給される。上記イグニッションコイルの二次側の他端には、点火プラグの放電電極に接続される。上記イグニッションコイルの一次側は、この発明に係るパワートランジスタ装置のコレクタが接続される。この発明に係るパワートランジスタは、それが形成される半導体基板（チップ）上に上記のような電源回路と制御回路からなる電流制限回路（保護回路）が搭載されており、エミッタ端子は共通化されて回路の接地電位に接続される。そして、上記各パワートランジスタ装置のゲート端子には、抵抗を介してマイクロコンピュータ等からなるエンジンコントロールユニットから上記点火タイミングに対応して上記入力電圧が供給される。
この実施例のような気筒別点火システムでは、ディストリビュータが不要となり、マイクロコンピュータ等のエンジンコントロールユニットから直接に点火タイミングを制御できるために高精度のエンジンコントロールが可能になる。また、上記ディストリビュータが不要となり、かつイグニッションコイルが点火プラグのイグニッションコイルキャップ（筺体）に内蔵されること、その二次側出力が最短距離で放電電極に導かれるものである。このため、点火システムの軽量化、簡素化及び高機能化が実現できるものである。
第１４図には、上記イグニッションコイルと共に、本発明の保護回路が適用されている上記パワートランジスタ装置も搭載一体化されたイグニッションコイルキャップＩＧＣＣの一実施例の構成図が示されている。この実施例は、第１５図の気筒別点火システムにおける１気筒分の点火システムを示している。上記イグニッションコイルキャップは、搭載された上記イグニッションコイル及び上記パワートランジスタ装置に、制御信号（入力電圧）や電源電圧等を供給するための複数の外部接続端子（ＴＣ１，ＴＣ２，ＴＣ３，ＴＣ４，ＴＣ５）を持っている。外部接続端子ＴＣ１は、上記パワートランジスタ装置の制御端子に結合され、上記エンジンコントロールユニットから上記制御信号（入力電圧）が供給（印加）される。この制御信号の供給により上記パワートランジスタ（Ｔ１，Ｍ８）がオン状態になり、更には上記電流制御回路（保護回路）が動作状態になる。
上記パワートランジスタ装置のコレクタ端子は上記イグニッションコイルの一次側の一端に結合され、そのエミッタ端子は外部接続端子ＴＣ５を介して接地電位ＧＮＤに結合される。外部接続端子ＴＣ２は、上記一次側コイルの他端に結合され、バッテリーから電源電圧が供給される。二次側コイルの一端は、外部接続端子ＴＣ３を介して点火プラグの電極に結合される。上記二次コイルの他端は、外部接続端子ＴＣ４を介して接地電位ＧＮＤに結合される。なお、上記外部接続端子ＴＣ４、ＴＣ５は共通化されても良い。
上記のように、イグニッションコイルとパワートランジスタ装置を上記イグニッションコイルキャップＩＧＣＣに内蔵一体化する事により、上記イグニッションコイルと上記パワートランジスタ装置を結合する配線（ケーブル）も上記イグニッションコイルキャップＩＧＣＣ内に内蔵される。これらの事により、気筒別点火システム（イグニッションシステム）の更なる簡素化及び小型化が実現可能である。
上記の実施例から得られる作用効果は下記の通りである。すなわち、
（１）  高耐圧で、かつ第１端子と第２端子との間に大電流を流すように形成され、制御端子において高入力インピーダンスを持つパワートランジスタが形成される半導体基板（チップ）上に、上記パワートランジスタがオン状態にされるときの上記制御端子と第１端子との間に供給される入力電圧を受けて安定化電圧を形成する電源回路及び上記電源回路により供給された定電圧に基づいて形成された基準電圧値と、上記パワートランジスタに流れる電流値に対応した電圧値とを比較して、上記パワートランジスタに流れる電流値が許容電流値を越えないようにパワートランジスタの制御入力端子に供給される電圧を制御する制御回路からなる保護回路を搭載することにより、簡単な構成で高信頼性を持って出力電流を制限させることができるという効果が得られる。
（２）  上記制御端子とパワートランジスタの制御入力端子との間に抵抗手段を設け、かかる抵抗手段にパワートランジスタに流れる出力電流を検知して形成された制御電流を流し、その電圧降下によって上記入力電圧を低下させて出力電流を制限することにより、パワートランジスタをオン状態のままで電流のみを制限できるという効果が得られる。
（３）  上記制御端子から上記電源回路に対して一方向性素子を介して入力電圧を供給し、上記電流制御動作を行う抵抗手段にも逆電流が流れないよう一方向性素子を直列形態に接続することにより、ゲート，エミッタ間に逆電圧を印加したときの内部回路を保護することができるという効果が得られる。
（４）  上記電源回路として、上記入力電圧が抵抗手段と第１のダイオードを介して伝えられる定電圧出力端子と、上記定電圧出力端子に一端が接続された第１抵抗素子と、かかる第１抵抗素子の他端にゲートとドレインが接続され、上記第１端子にソースが接続された第１のＭＯＳＦＥＴとからなる第１回路と、上記定電圧出力端子に一端が接続された第２抵抗素子と、かかる第２抵抗素子の他端にドレインが接続され、ゲートが上記第１回路の第１ＭＯＳＦＥＴのゲート，ドレインに接続され、ソースが第３抵抗素子を介して上記第１端子に接続された第２ＭＯＳＦＥＴからなる第２回路と、上記定電圧出力端子にドレインが接続され、ゲートが上記第２回路の第２ＭＯＳＦＥＴのドレインに接続され、ソースが上記第１端子に接続された第３ＭＯＳＦＥＴとを用い、上記第２抵抗素子として正の温度特性と第３ＭＯＳＦＥＴの持つ負温度特性をキャンセルさせることにより上記定電圧出力端子に温度依存性の無い定電圧を形成することができるという効果が得られる。
（５）  上記制御回路として、上記定電圧出力端子と第１端子との間に設けられた第４と第５抵抗素子からなる分圧抵抗回路と、上記分圧電圧がソースに供給され、ゲートとドレインが共通接続された第４ＭＯＳＦＥＴと、かかる第４ＭＯＳＦＥＴのドレインと上記定電圧出力端子との設けられた第６抵抗素子からなる第３回路と、上記定電圧出力端子に一端が接続された第７抵抗素子と、かかる第７抵抗素子の他端にドレインが接続され、ゲートが上記第３回路の第４ＭＯＳＦＥＴのゲート，ドレインに接続され、ソースが第８抵抗素子を介して上記第１端子に接続された第５ＭＯＳＦＥＴからなる第４回路と、ゲートが上記第４回路の第５ＭＯＳＦＥＴのドレインに接続され、ソースが第９抵抗素子を介して上記第１端子に接続され、ドレインが上記パワートランジスタの制御入力端子に接続される第６ＭＯＳＦＥＴとを用い、上記第９抵抗素子には、上記パワートランジスタに流れる電流又はそれに対応した電流が流れるようすることにより、簡単な構成でパワートランジスタの出力電流制限動作を行わせることができるという効果が得られる。
（６）  上記分圧回路として、１ないし複数のヒューズ手段の選択的な切断により選択的に接続される複数の抵抗素子を設けることにより、プロセスバラツキや制限すべき出力電流の調整が可能になるという効果が得られる。
（７）  パワーＩＧＢＴに上記電源回路と制御回路からなる保護回路を搭載させることにより、高耐圧で大電流を流しつつ、かつ高信頼性で動作するパワートランジスタ装置を得ることができるという効果が得られる。
（８）  パワーＭＯＳＦＥＴに上記電源回路と制御回路からなる保護回路を搭載させることにより、高耐圧で比較的大きな電流を流しつつ、高信頼性で動作するパワートランジスタ装置を得ることができるという効果が得られる。
（９）  高耐圧で、かつ第１端子と第２端子との間に大電流を流すように形成され、制御端子において高入力インピーダンスを持つパワートランジスタと、上記パワートランジスタが形成される半導体基板（チップ）上に搭載され、上記パワートランジスタがオン状態にされるときの上記制御端子と第１端子との間に供給される入力電圧を受けて安定化電圧を形成する電源回路及び上記電源回路により供給された定電圧に基づいて形成された基準電圧値と、上記パワートランジスタに流れる電流値に対応した電圧値とを比較して、上記パワートランジスタに流れる電流値が許容電流値を越えないようにパワートランジスタの制御入力端子に供給される電圧を制御する制御回路からなる保護回路とを有するパワートランジスタ装置と、上記パワートランジスタ装置の出力電流が一次コイルに供給され、二次コイルが直接に点火プラグに接続されるとともに点火プラグに装着されるイグニッションコイルキャップに搭載されてなるイグニッションコイルと、上記パワートランジスタの制御端子に点火タイミングに対応した制御電圧を供給するエンジンコントロールユニットとにより気筒別点火システムを構成することにより、点火システムの軽量化、簡素化及び高機能化が実現できるという効果が得られる。
（１０）  高耐圧で、かつ第１端子と第２端子との間に大電流を流すように形成され、制御端子において高入力インピーダンスを持つパワートランジスタと、上記パワートランジスタが形成される半導体基板（チップ）上に搭載され、上記パワートランジスタがオン状態にされるときの上記制御端子と第１端子との間に供給される入力電圧を受けて安定化電圧を形成する電源回路及び上記電源回路により供給された定電圧に基づいて形成された基準電圧値と、上記パワートランジスタに流れる電流値に対応した電圧値とを比較して、上記パワートランジスタに流れる電流値が許容電流値を越えないようにパワートランジスタの制御入力端子に供給される電圧を制御する制御回路からなる保護回路とを有するパワートランジスタ装置と、上記パワートランジスタ装置の出力電流が一次コイルに供給され、二次コイルが直接に点火プラグに接続されるイグニッションコイルとを、ともに点火プラグに装着されるイグニッションコイルキャップに搭載一体化することにより、さらに気筒別点火システムの軽量化、簡素化及び高機能化が実現できるという効果が得られる。
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、この発明に係るパワートランジスタ装置は、前記のような点火システムの他、高耐圧で大電流を流すことができるスイッチ素子として広く利用することができるものである。
産業上の利用可能性
以上のように、この発明に係るイグニッションシステムは、前記のような気筒別点火システムの他にも広く利用することができるものである。
【図１】
0003893429.tif 000002
【図２】
0003893429.tif 000003
【図３】
0003893429.tif 000004
【図４】
0003893429.tif 000005
【図５】
0003893429.tif 000006
【図６】
0003893429.tif 000007
【図７】
0003893429.tif 000008
【図８】
0003893429.tif 000009
【図９】
0003893429.tif 000010
【図１０】
0003893429.tif 000011
【図１１】
0003893429.tif 000012
【図１２】
0003893429.tif 000013
【図１３】
0003893429.tif 000014
【図１４】
0003893429.tif 000015
【図１５】
0003893429.tif 000016