【手続補正書】
【提出日】平成28年3月25日(2016.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造であって、
ルーティング回路系を含むインターポーザを備え、前記ルーティング回路系は、前記半導体構造の１つ以上のルーティング層内に複数の信号ラインセグメントを含み、さらに、
前記インターポーザの表面上に配置され、かつ前記ルーティング回路系に結合された複数のマイクロバンプコンタクトを備え、
前記複数の信号ラインセグメントの各信号ラインセグメントは、一対の前記複数のマイクロバンプコンタクトをそれぞれ接続し、さらに、
前記インターポーザ上に積層された複数のテスト回路を備え、各テスト回路は、前記マイクロバンプコンタクトのそれぞれのサブセットを介して前記複数の信号ラインセグメントのサブセットに結合され、各テスト回路は、
マイクロバンプコンタクトの前記それぞれのサブセット内の第１の対のマイクロバンプコンタクトをマイクロバンプコンタクトの前記それぞれのサブセット内の少なくとも第２の対のマイクロバンプコンタクトに切替え可能に接続して、信号ラインセグメントのサブセットの第１の組のデイジーチェーンを形成し、マイクロバンプコンタクトの前記それぞれのサブセット内の第３の対のマイクロバンプコンタクトをマイクロバンプコンタクトの前記それぞれのサブセット内の少なくとも第４の対のマイクロバンプコンタクトに動的に接続して、信号ラインセグメントのサブセットの第２の組のデイジーチェーンを形成し、
前記第１の組のデイジーチェーンと前記第２の組のデイジーチェーンとの間を短絡についてテストし、
前記第１の組のデイジーチェーンと前記第２の組のデイジーチェーンとを開路についてテストし、
デイジーチェーンにおける開路の検出に応答して、開路が位置するデイジーチェーンの一部分を判定し、かつ
前記第１の組のデイジーチェーンと前記第２の組のデイジーチェーンとの間の短絡の検出に応答して、前記第１の組のデイジーチェーンが前記第２の組のデイジーチェーンに短絡される場所を判定するように構成される、半導体構造。
【請求項２】
前記インターポーザは、
アレイに配列された複数のハンダボールと、
前記ハンダボールにそれぞれ接続された複数の貫通シリコンビアとを含み、
前記ルーティング回路系は、前記複数のマイクロバンプコンタクトおよび前記複数の貫通シリコンビアに接続され、前記ルーティング回路系は、前記インターポーザの第１のルーティング層内の第１の組の信号ラインと、前記インターポーザの第２のルーティング層内の第２の組の信号ラインとを含む、請求項１に記載の半導体構造。
【請求項３】
各テスト回路は、開路が位置するデイジーチェーンの一部分の判定において、不導通があるデイジーチェーン内の複数のマイクロバンプコンタクトの隣接する対を判定するようにさらに構成される、請求項１〜２のうちいずれかに記載の半導体構造。
【請求項４】
各テスト回路は、前記第１の組のデイジーチェーンが前記第２の組のデイジーチェーンに短絡される場所の判定において、互いに接続される一対のマイクロバンプコンタクトを判定するようにさらに構成される、請求項３に記載の半導体構造。
【請求項５】
前記複数のテスト回路の各々は、
前記第１の組のデイジーチェーンの第１のデイジーチェーンを示す第１の制御信号に応答して、前記第１のデイジーチェーンの第１の端部を第１の端子に接続するように構成された第１のスイッチング回路と、
前記第１のデイジーチェーンを示す第２の制御信号に応答して、前記第１のデイジーチェーンの第２の端部を第２の端子に接続するように構成された第２のスイッチング回路と、
前記第２の組のデイジーチェーンの第２のデイジーチェーンを示す第３の制御信号に応答して、前記第２のデイジーチェーンの第１の端部を第３の端子に接続するように構成された第３のスイッチング回路と、
前記第２のデイジーチェーンを示す第４の制御信号に応答して、前記第２のデイジーチェーンの第２の端部を第４の端子に接続するように構成された第４のスイッチング回路と、
前記第１、第２、第３、および第４の端子に接続された検知回路と、
前記第１、第２、第３、および第４のスイッチング回路に結合され、前記第１、第２、第３、および第４の制御信号を調整するように構成された制御回路とを含む、請求項１〜４のうちいずれかに記載の半導体構造。
【請求項６】
前記複数のテスト回路の各々は、前記第１の組のデイジーチェーンの各デイジーチェーンについて、
前記第１の組のデイジーチェーンの第１の端部および第２の端部を第１の端子に接続することと、
前記第２の組の１つ以上のデイジーチェーンの第１の端部および第２の端部を第２の端子に接続することと、
前記第１の端子と前記第２の端子との間を導通についてテストすることとによって、前記第１の組のデイジーチェーンと前記第２の組のデイジーチェーンとの間を短絡についてテストするように構成される、請求項１〜５のうちいずれかに記載の半導体構造。
【請求項７】
前記第２の組のデイジーチェーンの前記１つ以上のデイジーチェーンは、前記第２の組におけるデイジーチェーンのすべてを含み、
前記テスト回路は、前記第１の端子と前記第２の端子との間の導通の検出に応答して、前記第２の組のデイジーチェーンのサブセットを選択することと、デイジーチェーンのサブセット内のデイジーチェーンのみを前記第２の端子に接続することと、かつ前記第１の端子と前記第２の端子との間の導通についてのテストを繰り返すこととによって、前記第１の組のデイジーチェーン上に導通を提供する電気経路を特定するようにさらに構成され、前記サブセットの選択は、バイナリサーチに従って行なわれる、請求項６に記載の半導体構造。
【請求項８】
前記テスト回路は、前記デイジーチェーンの異なるセグメントをバイパスすることと、前記デイジーチェーンを導通についてテストすることとによって、開路が位置する前記デイジーチェーンのうち第１のデイジーチェーンの一部分の判定を行なうように構成される、請求項１〜７のうちいずれかに記載の半導体構造。
【請求項９】
前記テスト回路は、前記第１のデイジーチェーンを前記デイジーチェーンのうち第２のデイジーチェーンに接続することによって、前記第１のデイジーチェーンの異なるセグメントのバイパスを行なうように構成される、請求項８に記載の半導体構造。
【請求項１０】
前記デイジーチェーンの異なるセグメントをバイパスし、前記デイジーチェーンを導通についてテストすることは、前記デイジーチェーンのセグメントを連続してバイパスする、請求項９に記載の半導体構造。
【請求項１１】
前記デイジーチェーンの異なるセグメントをバイパスし、前記デイジーチェーンを導通についてテストすることは、バイナリサーチアルゴリズムに従って前記異なるセグメントを選択する、請求項９に記載の半導体構造。
【請求項１２】
インターポーザのマイクロバンプコンタクトをテストする方法であって、
マイクロバンプコンタクトのそれぞれのアレイを有する複数のテスト回路を、前記インターポーザの前記マイクロバンプコンタクトのそれぞれのサブセット上に搭載することを含み、前記マイクロバンプコンタクトの対は、前記インターポーザ内の信号ラインセグメントによって接続され、さらに、
前記複数のテスト回路内のスイッチによって、マイクロバンプコンタクトのそれぞれのサブセット内の第１の対のマイクロバンプコンタクトをマイクロバンプコンタクトの前記それぞれのサブセット内の少なくとも第２の対のマイクロバンプコンタクトに接続して、それぞれの第１の組のデイジーチェーンを形成し、マイクロバンプコンタクトの前記それぞれのサブセット内の第３の対のマイクロバンプコンタクトをマイクロバンプコンタクトの前記それぞれのサブセット内の少なくとも第４の対のマイクロバンプコンタクトに接続して、それぞれの第２の組のデイジーチェーンを形成することと、
前記第１の組のデイジーチェーンと前記第２の組のデイジーチェーンとの間を短絡についてテストすることと、
前記第１の組のデイジーチェーンと前記第２の組のデイジーチェーンとを開路についてテストすることと、
デイジーチェーン内の開路を検出することに応答して、前記開路が位置するデイジーチェーンの一部分を判定することと、
前記第１の組のデイジーチェーンと前記第２の組のデイジーチェーンとの間の短絡の検出に応答して、前記第１の組のデイジーチェーンが前記第２の組のデイジーチェーンに短絡される場所を判定することとを含む、方法。
【請求項１３】
前記開路が位置するデイジーチェーンの一部分を判定することは、不導通がある前記デイジーチェーン内の複数のマイクロバンプコンタクトの隣接する対を判定することを含む、請求項１２に記載の方法。
【請求項１４】
前記第１の組のデイジーチェーンが前記第２の組のデイジーチェーンに短絡される場所は、互いに接続される一対のマイクロバンプコンタクトを判定することを含む、請求項１２または１３に記載の方法。