【手続補正書】
【提出日】平成28年3月2日(2016.3.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロエレクトロニクス基板をテストする方法であって、
マイクロエレクトロニクス基板に近接して第１の領域内に第１のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第１の主要面および前記第１の主要面とは逆方向を向いている第２の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第１の主要面から外側に延在する第１の領域、および前記第２の主要面から外側に延在する第２の領域を有する、ステップと、
前記第１の領域において前記第１のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域において前記マイクロエレクトロニクス基板に対して固定されている間に、前記第２の領域において第２のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域に配置されている間に、前記マイクロエレクトロニクス基板の基板貫通ビアを前記第１のトランスレータで電気的にアクセスするステップと、
前記第１のトランスレータおよび前記第２のトランスレータの両方が前記マイクロエレクトロニクス基板に対して取外し可能に固定されている間に、前記マイクロエレクトロニクス基板の第１の基板貫通ビアまたは第２の基板貫通ビアを前記第２のトランスレータで電気的にアクセスするステップと
を含み、前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第１のトランスレータおよび前記第２のトランスレータのうちの一方を使用して、非通電ダイの基板貫通ビアに沿って信号を伝送するステップと、
前記第１のトランスレータおよび前記第２のトランスレータのうちの他方を使用して、前記信号を通電ダイへ伝送するステップと
を含むことを特徴とする方法。
【請求項２】
マイクロエレクトロニクス基板をテストする方法であって、
マイクロエレクトロニクス基板に近接して第１の領域内に第１のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第１の主要面および前記第１の主要面とは逆方向を向いている第２の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第１の主要面から外側に延在する第１の領域、および前記第２の主要面から外側に延在する第２の領域を有する、ステップと、
前記第１の領域において前記第１のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域において前記マイクロエレクトロニクス基板に対して固定されている間に、前記第２の領域において第２のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域に配置されている間に、前記マイクロエレクトロニクス基板の基板貫通ビアを前記第１のトランスレータで電気的にアクセスするステップと、
前記第１のトランスレータおよび前記第２のトランスレータの両方が前記マイクロエレクトロニクス基板に対して取外し可能に固定されている間に、前記マイクロエレクトロニクス基板の前記基板貫通ビアを前記第２のトランスレータで電気的にアクセスするステップと
を含み、
前記基板貫通ビアは第１の基板貫通ビアであり、前記第１の基板貫通ビアは第１のダイの一部であり、前記方法は、
前記第１のトランスレータからの信号を前記第１の基板貫通ビアを通して前記第２のトランスレータへ送ることと、
前記第２のトランスレータを使用して、前記第１の基板貫通ビアからの前記信号を前記第２の基板貫通ビアへ送ることと、
前記第１のトランスレータにおいて前記第２の基板貫通ビアからの前記信号を受信することと、
前記第１のトランスレータを使用して、前記第２の基板貫通ビアからの前記信号を前記マイクロエレクトロニクス基板の第３の基板貫通ビアへ送ることであって、前記第３の基板貫通ビアは、前記第１のダイとは異なる第２のダイの一部であることと
により積層ダイをシミュレーションするステップをさらに含むことを特徴とする方法。
【請求項３】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、前記マイクロエレクトロニクス基板を前記第１のトランスレータおよび前記第２のトランスレータの両方で同時に電気的にアクセスするステップを含むことを特徴とする請求項１または２に記載の方法。
【請求項４】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップは、信号を前記第１の基板貫通ビアに沿って前記第２のトランスレータへ方向付けるステップを含み、前記マイクロエレクトロニクス基板を前記第２のトランスレータでアクセスするステップは、前記信号を受信するステップを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップは、信号を前記基板貫通ビアに沿って前記第２のトランスレータへ方向付けるステップを含み、前記マイクロエレクトロニクス基板を前記第２のトランスレータでアクセスするステップは、前記信号を受信するステップを含むことを特徴とする請求項２に記載の方法。
【請求項６】
前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、前記第１のトランスレータから受信された前記信号または別の信号を前記第１のトランスレータへ方向付けるステップを含むことを特徴とする請求項２または４に記載の方法。
【請求項７】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第２のトランスレータにおいて前記第１のトランスレータから第１の信号を受信するステップと、
前記第１の信号を受信するステップに応答して、前記第１の信号または第２の信号を前記マイクロエレクトロニクス基板へ方向付けるステップと
を含むことを特徴とする請求項１または２に記載の方法。
【請求項８】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第２のトランスレータにおいて前記第１のトランスレータから第１の信号を受信するステップと、
前記第１の信号を受信するステップに応答して、前記第１の信号または第２の信号を前記第１のトランスレータへ方向付けるステップと
を含むことを特徴とする請求項１または２に記載の方法。
【請求項９】
前記基板貫通ビアは第１の基板貫通ビアであり、前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第１のトランスレータからの第１の信号を前記第１の基板貫通ビアに沿って方向付けるステップと、
前記第２のトランスレータにおいて前記第１のトランスレータからの第１の信号を受信するステップと、
前記第１の信号を受信するステップに応答して、前記第１の信号または第２の信号を前記第２の基板貫通ビアに沿って前記第１のトランスレータまたは前記マイクロエレクトロニクス基板へ方向付けるステップであって、前記第２の基板貫通ビアは、前記第１の基板貫通ビアとは異なっている、ステップと
を含むことを特徴とする請求項２に記載の方法。
【請求項１０】
前記第１の基板貫通ビアは、前記第１の信号が方向付けられたとき通電されるダイの一部であり、前記第２の基板貫通ビアは、第１の信号または第２の信号が前記第２の基板貫通ビアに沿って方向付けられたとき通電されないダイの一部であることを特徴とする請求項１または２に記載の方法。
【請求項１１】
前記第１のトランスレータから前記第２のトランスレータにおいて受信された信号を、前記マイクロエレクトロニクス基板、前記第１のトランスレータおよび前記第２のトランスレータ以外のデバイスへ送るステップをさらに含むことを特徴とする請求項１または２に記載の方法。
【請求項１２】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第１のトランスレータおよび前記第２のトランスレータのうちの一方を使用して、未完成ダイの基板貫通ビアに沿って信号を伝送するステップと、
前記第１のトランスレータおよび前記第２のトランスレータのうちの他方を使用して、前記信号を完成ダイへ伝送するステップと
を含むことを特徴とする請求項１に記載の方法。
【請求項１３】
前記マイクロエレクトロニクス基板により担持されているデバイスが、第１の基板貫通ビアに沿って第１の方向に移動する信号にアクセス可能であるが、前記第１の基板貫通ビアに沿って前記第１の方向と反対の第２の方向に移動する信号にアクセス不可能であり、前記マイクロエレクトロニクス基板を前記第１のトランスレータでアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第１のトランスレータおよび前記第２のトランスレータのうちの一方から他方へ信号を第２の基板貫通ビアに沿って前記第２の方向に伝送するステップと、
前記第１のトランスレータおよび前記第２のトランスレータのうちの他方から前記信号を前記第１の基板貫通ビアに沿って前記第１の方向に方向付けるステップと
を含むことを特徴とする請求項１に記載の方法。
【請求項１４】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第１のトランスレータおよび前記第２のトランスレータのうちの一方を使用して、未完成ダイの基板貫通ビアに沿って信号を伝送するステップと、
前記第１のトランスレータおよび前記第２のトランスレータのうちの他方を使用して、前記信号を完成ダイへ伝送するステップと
を含むことを特徴とする請求項２に記載の方法。
【請求項１５】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第１のトランスレータおよび前記第２のトランスレータのうちの一方を使用して、非通電ダイの基板貫通ビアに沿って信号を伝送するステップと、
前記第１のトランスレータおよび前記第２のトランスレータのうちの他方を使用して、前記信号を通電ダイへ伝送するステップと
を含むことを特徴とする請求項２に記載の方法。
【請求項１６】
前記基板貫通ビアは第１の基板貫通ビアであり、前記マイクロエレクトロニクス基板により担持されているデバイスが、第１の基板貫通ビアに沿って第１の方向に移動する信号にアクセス可能であるが、前記第１の基板貫通ビアに沿って前記第１の方向と反対の第２の方向に移動する信号にアクセス不可能であり、前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、  前記第１のトランスレータおよび前記第２のトランスレータのうちの一方から他方へ信号を第２の基板貫通ビアに沿って前記第２の方向に伝送するステップと、
前記第１のトランスレータおよび前記第２のトランスレータのうちの他方から前記信号を前記第１の基板貫通ビアに沿って前記第１の方向に方向付けるステップと
を含むことを特徴とする請求項２に記載の方法。
【請求項１７】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
第１の信号を、前記第１のトランスレータおよび前記第２のトランスレータのうちの一方から基板貫通ビアを通して第１の方向に方向付けるステップと、
第２の信号を、前記第１のトランスレータおよび前記第２のトランスレータのうちの他方から基板貫通ビアを通して前記第１の方向と反対の第２の方向に方向付けるステップと
を含むことを特徴とする請求項１または２に記載の方法。
【請求項１８】
前記第１のトランスレータは第１の厚さを有し、前記第２のトランスレータは、前記第１の厚さとは異なる第２の厚さを有することを特徴とする請求項２に記載の方法。
【請求項１９】
前記マイクロエレクトロニクス基板が移動するとき、前記第２のトランスレータを用いて前記マイクロエレクトロニクス基板を支持するステップをさらに含むことを特徴とする請求項１または１８に記載の方法。
【請求項２０】
マイクロエレクトロニクス基板をテストする方法であって、
マイクロエレクトロニクス基板に近接して第１の領域内に第１のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第１の主要面および前記第１の主要面とは逆方向を向いている第２の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第１の主要面から外側に延在する第１の領域、および前記第２の主要面から外側に延在する第２の領域を有する、ステップと、
前記第１の領域において前記第１のトランスレータを前記マイクロエレクトロニクス基板に取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域に配置されている間に、前記マイクロエレクトロニクス基板の少なくとも第１の基板貫通ビアを前記第１のトランスレータで電気的にアクセスするステップと、
前記第２の領域において第２のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記マイクロエレクトロニクス基板の少なくとも前記第１の基板貫通ビアまたは第２の基板貫通ビアを前記第２のトランスレータで電気的にアクセスするステップと
を含み、
前記第１のトランスレータは、第１の厚さを有し、前記第２のトランスレータは、前記第１の厚さとは異なる第２の厚さを有することを特徴とする方法。
【請求項２１】
前記マイクロエレクトロニクス基板を前記第１のトランスレータで電気的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、前記第１のトランスレータおよび前記第２のトランスレータの両方が前記マイクロエレクトロニクス基板に取外し可能に固定されている間に、前記マイクロエレクトロニクス基板を電気的にアクセスするステップを含むことを特徴とする請求項２０に記載の方法。
【請求項２２】
マイクロエレクトロニクス基板をテストする装置であって、
第１の主要面および前記第１の主要面とは逆方向を向いている第２の主要面を有するマイクロエレクトロニクス基板であって、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビアを有し、前記基板貫通ビアは、前記第１の主要面および前記第２の主要面の両方から電気的にアクセス可能である、マイクロエレクトロニクス基板と、
前記マイクロエレクトロニクス基板に切離し可能に接続されておりかつ前記第１の主要面から外側に延在する第１の領域内に配置されている第１のトランスレータであって、前記第１の領域から前記基板貫通ビアにアクセスする第１の電気信号経路を含む、第１のトランスレータと、
前記第１のトランスレータと同時に前記マイクロエレクトロニクス基板に切離し可能に接続されている第２のトランスレータであって、前記マイクロエレクトロニクス基板の前記第２の主要面から外側に延在する第２の領域内に配置されており、前記第２の領域から前記基板貫通ビアにアクセスする第２の電気信号経路を含む、第２のトランスレータと
を含み、前記マイクロエレクトロニクス基板は、完成ダイと部分ダイとを含み、前記第１のトランスレータおよび前記第２のトランスレータのうちの少なくとも一方が部分ダイの基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスすることを特徴とする装置。
【請求項２３】
第１及び第２の主要面の反対側から電気的にアクセス可能な基板貫通ビアを有するマイクロエレクトロニクス基板をテストするマイクロエレクトロニクス基板テスト装置であって、
前記マイクロエレクトロニクス基板に切離し可能に接続される第１のトランスレータであって、前記第１のトランスレータに配置され、前記第１の主要面に向かって前記基板貫通ビアにアクセスする第１の電気信号経路を含む、第１のトランスレータと、
前記第１のトランスレータと同時に前記マイクロエレクトロニクス基板に切離し可能に接続されている第２のトランスレータであって、前記第２のトランスレータに配置されており、前記第２の主要面に向かって前記基板貫通ビアにアクセスする第２の電気信号経路を含む、第２のトランスレータと
を含み、
前記第１のトランスレータは、前記マイクロエレクトロニクス基板の前記第１の主要面に接触して切り離し可能に固定され、
前記第２のトランスレータは、前記マイクロエレクトロニクス基板の前記第２の主要面に接触して切り離し可能に固定されることを特徴とする装置。
【請求項２４】
前記第１のトランスレータは、第１の厚さを有し、前記第２のトランスレータは、前記第１の厚さとは異なる第２の厚さを有することを特徴とする請求項２２または２３に記載の装置。
【請求項２５】
前記第１のトランスレータおよび前記第２のトランスレータは、どちらも部分ダイの１または複数の基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスすることを特徴とする請求項２２に記載の装置。
【請求項２６】
前記マイクロエレクトロニクス基板は、完成ダイと部分ダイとを含み、前記第１のトランスレータおよび前記第２のトランスレータのうちの少なくとも一方が部分ダイの基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスすることを特徴とする請求項２３に記載の装置。
【請求項２７】
前記マイクロエレクトロニクス基板は、完成ダイと部分ダイとを含み、前記第１のトランスレータおよび前記第２のトランスレータは、どちらも部分ダイの１または複数の基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスすることを特徴とする請求項２３に記載の装置。
【請求項２８】
前記第１のトランスレータは、前記マイクロエレクトロニクス基板に向かい合うように構成される第１の基板辺を有し、第１のテスター辺は第１の基板辺、前記第１の基板辺の第１の基板の接点、および前記第１のテスター辺の第１のテスターの辺と逆方向を向き、前記第１の基板の接点は、前記第１のテスターの接点と前記第１の電気信号経路により接続され、
前記第１のトランスレータは、前記マイクロエレクトロニクス基板に向かい合うように構成される第２の基板辺を有し、第２のテスター辺は第２の基板辺、前記第２の基板辺の第２の基板の接点、及び前記第２のテスター辺の第２のテスターの辺と逆方向を向き、前記第２の基板の接点は、前記第２のテスターの接点と前記第２の電気信号経路により接続されることを特徴とする請求項２３に記載の装置。
【請求項２９】
マイクロエレクトロニクス基板をテストする方法であって、
マイクロエレクトロニクス基板に近接して第１の領域内に第１のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第１の主要面および前記第１の主要面とは逆方向を向いている第２の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第１の主要面から外側に延在する第１の領域、および前記第２の主要面から外側に延在する第２の領域を有する、ステップと、
前記第１の領域において前記第１のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域において前記マイクロエレクトロニクス基板に対して固定されている間に、前記第２の領域において第２のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域に配置されている間に、前記マイクロエレクトロニクス基板の基板貫通ビアを前記第１のトランスレータで電気的にアクセスするステップと、
前記第１のトランスレータおよび前記第２のトランスレータの両方が前記マイクロエレクトロニクス基板に対して取外し可能に固定されている間に、前記マイクロエレクトロニクス基板の前記第１の基板貫通ビアまたは第２の基板貫通ビアを前記第２のトランスレータで電気的にアクセスするステップと
を含み、前記マイクロエレクトロニクス基板を前記第１のトランスレータでアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第２のトランスレータで電気的にアクセスするステップは、
前記第１のトランスレータからの第１の信号を、前記第１の基板貫通ビアに沿って方向付けるステップと、
前記第２のトランスレータにおいて、前記第１のトランスレータから第１の信号を受信するステップと、
前記第１の信号を受信するステップに応答して、前記第１の信号または第２の信号を前記第２の基板貫通ビアに沿って前記第１のトランスレータまたは前記マイクロエレクトロニクス基板へ方向付けるステップであって、前記第２の基板貫通ビアは、前記第１の基板貫通ビアとは異なっている、ステップと
を含み、前記第１の基板貫通ビアは、前記第１の信号が方向付けられたとき通電されるダイの一部であり、前記第２の基板貫通ビアは、前記第１の信号または前記第２の信号が前記第２の基板貫通ビアに沿って方向付けられたとき通電されないダイの一部であることを特徴とする方法。
【請求項３０】
マイクロエレクトロニクス基板をテストする方法であって、
マイクロエレクトロニクス基板に近接して第１の領域内に第１のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第１の主要面および前記第１の主要面とは逆方向を向いている第２の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第１の主要面から外側に延在する第１の領域、および前記第２の主要面から外側に延在する第２の領域を有する、ステップと、
前記第１の領域において前記第１のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域において前記マイクロエレクトロニクス基板に対して固定されている間に、前記第２の領域において第２のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、
前記第１のトランスレータが前記第１の領域に配置されている間に、前記マイクロエレクトロニクス基板の基板貫通ビアを前記第１のトランスレータで電気的にアクセスするステップと、
前記第１のトランスレータおよび前記第２のトランスレータの両方が前記マイクロエレクトロニクス基板に対して取外し可能に固定されている間に、前記マイクロエレクトロニクス基板の前記第１の基板貫通ビアまたは第２の基板貫通ビアを前記第２のトランスレータで電気的にアクセスするステップと
を含み、前記第１の基板貫通ビアは第１のダイの一部であり、前記方法は、
前記第１のトランスレータからの信号を前記第１の基板貫通ビアを通して前記第２のトランスレータへ送ること、
前記第２のトランスレータを使用して、前記第１の基板貫通ビアからの前記信号を前記第２の基板貫通ビアへ送ること、
前記第１のトランスレータにおいて前記第２の基板貫通ビアからの前記信号を受信すること、
前記第１のトランスレータを使用して、前記第２の基板貫通ビアからの前記信号を前記マイクロエレクトロニクス基板の第３の基板貫通ビアへ送ることであって、前記第３の基板貫通ビアは、前記第１のダイとは異なる第２のダイの一部であること
により積層ダイをシミュレーションするステップをさらに含むことを特徴とする方法。
【請求項３１】
第１及び第２の主要面の反対側から電気的にアクセス可能な基板貫通ビアを有するマイクロエレクトロニクス基板をテストするマイクロエレクトロニクス基板テスト装置であって、
前記マイクロエレクトロニクス基板に切離し可能に接続される第１のトランスレータであって、前記第１のトランスレータに配置され、前記第１の主要面に向かって前記基板貫通ビアにアクセスする第１の電気信号経路を含む、第１のトランスレータと、
前記第１のトランスレータと同時に前記マイクロエレクトロニクス基板に切離し可能に接続されている第２のトランスレータであって、前記第２のトランスレータに配置されており、前記第２の主要面に向かって前記基板貫通ビアにアクセスする第２の電気信号経路を含み、前記第１のトランスレータは、第１の厚さを有し、前記第２のトランスレータは、前記第１の厚さとは異なる第２の厚さを有する、第２のトランスレータと
を含むことを特徴とする装置。
【請求項３２】
第１及び第２の主要面の反対側から電気的にアクセス可能な基板貫通ビアを有するマイクロエレクトロニクス基板をテストするマイクロエレクトロニクス基板テスト装置であって、
前記マイクロエレクトロニクス基板に切離し可能に接続される第１のトランスレータであって、前記第１のトランスレータに配置され、前記第１の主要面に向かって前記基板貫通ビアにアクセスする第１の電気信号経路を含む、第１のトランスレータと、
前記第１のトランスレータと同時に前記マイクロエレクトロニクス基板に切離し可能に接続されている第２のトランスレータであって、前記第２のトランスレータに配置されており、前記第２の主要面に向かって前記基板貫通ビアにアクセスする第２の電気信号経路を含み、前記マイクロエレクトロニクス基板は、完成ダイと部分ダイとを含み、前記第１のトランスレータおよび前記第２のトランスレータのうちの少なくとも一方が部分ダイの基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスする、第２のトランスレータと
を含むことを特徴とする装置。