(57)【要約】【課題】本発明は、電極連結性を制御して容量を確保することができる積層セラミック電子部品及びその製造方法を提供する。【解決手段】本発明による積層セラミック電子部品は、セラミック本体１０と、この前記セラミック本体１０の内部に形成され、中央部７０及び前記この中央部７０から縁に向かって薄くなるテーパ部５０を有する内部電極３０、３１と、を含む。前記内部電極３０、３１の面積に対する前記テーパ部５０の面積の比率は、３５％以下であることを特徴とする。本発明によると、小型及び高容量の積層型セラミックキャパシタにおいても、電極連結性を制御することにより所望の容量を確保することができる。【選択図】図４
2013016770.tif 000002
【特許請求の範囲】
【請求項１】
セラミック本体と、
前記セラミック本体の内部に形成され、中央部及び前記中央部から縁に向かって薄くなるテーパ部を有する内部電極と、を含み、
前記内部電極の面積に対する前記テーパ部の面積の比率は、３５％以下である積層セラミック電子部品。
【請求項２】
前記内部電極は気孔を含み、前記気孔を含んだ内部電極の全体面積をＡ、気孔を除いた内部電極の面積をＢとする場合、Ｂ／Ａを内部電極のカバレッジと定義すると、前記中央部のカバレッジは７５％以上である請求項１に記載の積層セラミック電子部品。
【請求項３】
前記テーパ部のカバレッジは、前記中央部のカバレッジより小さい請求項１に記載の積層セラミック電子部品。
【請求項４】
前記テーパ部のカバレッジは、前記中央部のカバレッジの８０％以下である請求項１に記載の積層セラミック電子部品。
【請求項５】
サイズが０．６ｍｍ×０．３ｍｍ×０．３ｍｍ以下である請求項１に記載の積層セラミック電子部品。
【請求項６】
前記セラミック本体は、２００以上の誘電体層からなる請求項１に記載の積層セラミック電子部品。
【請求項７】
前記内部電極の積層方向からみた内部電極の形状は、長方形、面取りされた長方形、又は角部が湾曲した長方形である請求項１に記載の積層セラミック電子部品。
【請求項８】
誘電体シートを製造する段階と、
導電性ペーストを準備する段階と、
前記導電性ペーストを前記誘電体シート上に印刷し、中央部及び前記中央部から縁に向かって薄くなるテーパ部を有する内部電極を形成する段階と、を含み、
前記内部電極の面積に対する前記テーパ部の面積の比率は、３５％以下である積層セラミック電子部品の製造方法。
【請求項９】
前記積層セラミック電子部品のサイズは０．６ｍｍ×０．３ｍｍ×０．３ｍｍ以下である請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記誘電体シートは、２００以上積層される請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記内部電極の積層方向からみた内部電極の断面形状は、長方形、面取りされた長方形、又は角部が湾曲した長方形である請求項８に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関し、より具体的には、電極連結性を制御して容量を確保することができる積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子製品の小型化及び軽量化の傾向に伴い、これに用いられる電子部品にも小型化、薄層化などが求められている。
【０００３】
誘電体層及び内部電極層をより薄く形成して積層数を最大限に増やしたり、内部電極に添加される焼結遅延剤の量を調節し、焼成温度及び雰囲気を制御することにより電極の連結性を最大限に増加させ、容量を確保するための研究が行われている。
【０００４】
小型の超高容量積層セラミックキャパシタの場合、積層数を増やすためには誘電体層と内部電極層を薄くしなければならず、容量に影響を与える有効電極面積（内部電極の連結性またはカバレッジ）が重要である。
【０００５】
内部電極を印刷した後、乾燥及びレベリング過程で印刷電極面の縁部分が相対的に薄く塗布されるが、印刷面積が小さいほど、また、薄く印刷されるほど、薄く塗布される縁部分が占める分率が大きくなる。
【０００６】
相対的に薄く塗布された部分は、焼成後に電極の連結性が大きく低下するため、小型、超高容量機種であるほど、このような縁部分が容量に与える影響が大きくなる。
【０００７】
このようなセラミック誘電体層の薄膜化及び高積層化により、内部電極層が占める体積の比率が増加し、焼成及びリフロー半田付けなどによる回路基板への実装工程などで加えられる熱衝撃によって、セラミック積層体にクラック（ｃｒａｃｋ）または絶縁破壊が発生するという問題がある。
【０００８】
具体的には、クラックはセラミック層と内部電極層との熱膨張係数差による応力がセラミック積層体に作用して発生するものであり、特に、積層セラミックキャパシタの上部及び下部の両端で主に発生する。
【０００９】
また、熱変化によって誘電体の最上部及び最下部に応力が発生するが、この際、電圧が印加されると誘電層の絶縁破壊が発生する可能性がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−００５４６０号公報
【特許文献２】特開２００５−０８５８２３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、電極連結性を制御して容量を確保することができる積層セラミック電子部品及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【００１２】
本発明の一実施形態による積層セラミック電子部品は、セラミック本体と、この前記セラミック本体の内部に形成され、中央部及びこの前記中央部から縁に向かって薄くなるテーパ部を有する内部電極と、を含み、前記前記内部電極の面積に対する前記テーパ部の面積の比率は、３５％以下であることができる。
【００１３】
前記内部電極は気孔を含み、この気孔を含んだ内部電極の全体面積をＡ、気孔を除いた内部電極の面積をＢとする場合、Ｂ／Ａを内部電極のカバレッジと定義すると、前記中央部のカバレッジは７５％以上であることができる。
【００１４】
前記テーパ部のカバレッジは、前記中央部のカバレッジの８０％以下であることができる。
【００１５】
積層セラミック電子部品のサイズは０．６ｍｍ×０．３ｍｍ×０．３ｍｍ以下であることができる。
【００１６】
前記セラミック本体は、２００以上の誘電体層からなることができる。
【００１７】
前記内部電極の積層方向からみた内部電極の形状は、長方形、面取りされた長方形、又は角部が湾曲した長方形であることができる。
【００１８】
本発明の他の実施形態による積層セラミック電子部品の製造方法は、誘電体シートを製造する段階と、導電性ペーストを準備する段階と、前記導電性ペーストを前記誘電体シート上に印刷し、中央部及び前記中央部から縁に向かって薄くなるテーパ部を有する内部電極を形成する段階と、を含み、前記内部電極の面積に対する前記テーパ部の面積の比率は、３５％以下であることができる。
【００１９】
積層セラミック電子部品のサイズは０．６ｍｍ×０．３ｍｍ×０．３ｍｍ以下であることができる。
【００２０】
前記誘電体シートは、２００以上積層することができる。
【００２１】
前記内部電極の積層方向からみた内部電極の形状は、長方形、面取りされた長方形、又は角部が湾曲した長方形であることができる。
【発明の効果】
【００２２】
本発明による積層セラミック電子部品は、電極連結性を制御して高容量を確保することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態による積層セラミック電子部品の概略斜視図である。
【図２】図１のＡ−Ａ’線の断面図である。
【図３】（ａ）は印刷直後の内部電極の概略的な垂直断面図であり、（ｂ）は乾燥及びレベリング後の内部電極の概略的な垂直断面図である。
【図４】（ａ）はサイズが大きいチップの内部電極を内部電極の積層方向からみた焼成前後の概略図であり、（ｂ）はサイズが小さいチップの内部電極を内部電極の積層方向からみた焼成前後の概略図である。
【図５】（ａ）〜（ｃ）は、それぞれ本発明の一実施形態による内部電極の変形例である。
【発明を実施するための形態】
【００２４】
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
但し、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。
【００２５】
また、本発明の実施形態は当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００２６】
図面における要素の形状及び大きさ等は明確な説明のために誇張されることがあり、図面上において同一の符号で示される要素は同一の要素である。
【００２７】
積層セラミック電子部品には、積層セラミックキャパシタ、チップインダクタ、チップビーズなどがある。積層セラミックキャパシタを例にとって説明するが、本発明がこれに制限されるものではない。
【００２８】
図１は、本発明の一実施形態による積層セラミック電子部品の概略斜視図である。図２は、図１のＡ−Ａ’線の断面図である。図３は、印刷直後（ａ）、乾燥及びレベリング後（ｂ）の内部電極の垂直断面図である。図４は相対的に大きい面積を有する内部電極（ａ）及び相対的に小さい面積を有する内部電極（ｂ）の焼成前後の概略図である。図５（ａ）〜（ｃ）は、それぞれ本発明の一実施形態による内部電極の変形例である。
【００２９】
本発明の一実施形態による積層セラミック電子部品は、セラミック本体１０と、前記セラミック本体１０の内部に形成され、中央部７０及び前記中央部７０から縁に向かって薄くなるテーパ部５０を有する内部電極３０、３１と、を含み、前記内部電極３０、３１の面積に対する前記テーパ部５０の面積の比率は、３５％以下であることができる。
【００３０】
前記セラミック本体１０は、高い誘電率を有するセラミック材料からなり、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料、またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができる。
【００３１】
前記セラミック本体１０は、複数のセラミック誘電体層４０を積層した後に焼結させたものであり、隣接する誘電体層４０同士は境界を確認することができないほど一体化されている。
【００３２】
前記セラミック本体１０は、２００以上の誘電体層４０からなることができる。
【００３３】
後掲の表１を参照して後述するが、チップサイズが大きい場合（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）には、誘電体層４０の積層数及び内部電極３０、３１の面積に対するテーパ部５０の面積の比率が問題とならないが、チップサイズが小さく（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、誘電体層４０の積層数が２００を超える場合には、内部電極３０、３１の面積に対するテーパ部５０の面積の比率が問題となる。この際、内部電極３０、３１の面積に対するテーパ部５０の面積の比率が３５％以下である場合、容量確保が可能になる。
【００３４】
外部電極２０、２１は導電性金属で形成され、これに制限されるものではないが、銅、銅合金、ニッケル、ニッケル合金、銀、パラジウムなどからなることができる。
【００３５】
外部電極２０、２１は、前記キャパシタ本体の両側面に形成されることができる。この際、前記外部電極２０、２１は、前記セラミック本体１０の一面に露出するように形成された内部電極３０、３１と電気的に連結されるように形成することができる。
【００３６】
内部電極３０、３１は、一端が前記セラミック本体１０の一面に露出するように形成されることができる。一方の内部電極３０の一端が、前記セラミック本体１０の一面に露出するように形成される場合、それと隣合う内部電極３１の一端は、前記セラミック本体１０の反対側の面に露出するように形成することができる。
【００３７】
内部電極３０、３１は、一般的に導電性金属、バインダ及び溶剤を含むペーストを誘電体グリーンシート上に印刷した後、これを焼成して形成することができる。
【００３８】
導電性金属としては、ニッケル（Ｎｉ）またはニッケル合金などを用いることができる。
【００３９】
内部電極用導電性ペースト組成物は、セラミック共材、例えばチタン酸バリウムをさらに含むことができる。
【００４０】
バインダとしては、ポリビニルブチラール、エチルセルロースなどの高分子樹脂を用いることができる。
【００４１】
内部電極用導電性ペーストの溶剤は、特に制限されず、例えば、テルピネオール、ジヒドロテルピネオール、ブチルカルビトール、ケロシンなどを用いることができる。
【００４２】
内部電極３０、３１は、スクリーン印刷またはグラビア印刷などの方法により、誘電体グリーンシート上に形成されることができる。
【００４３】
内部電極３０、３１は、中央部７０と、この中央部７０から縁に向かって薄くなるテーパ部５０と、からなることができる。
【００４４】
内部電極中央部７０と内部電極テーパ部５０は、次のような基準によって区分することができる。
【００４５】
内部電極３０、３１のうち、凹凸が存在する内部電極３０、３１の中間部分を中央部７０とし、内部電極３０、３１の縁に向かって、内部電極の厚さが継続的に減少する部分をテーパ部５０とすることができる。
【００４６】
内部電極３０、３１の全体面積に対するテーパ部５０の面積の比率は、３５％以下であることができる。
【００４７】
内部電極３０、３１の全体面積に対するテーパ部５０の面積の比率が３５％超過の場合は、内部電極３０、３１で気孔６０が占める比率が大きいため、容量確保が困難になる可能性がある。
【００４８】
内部電極テーパ部５０には、内部電極３０、３１の他の部分より多くの気孔６０が存在する。内部電極テーパ部５０は厚さが薄いため、厚さが厚い部分に比べ焼成収縮の影響をより大きく受ける。これにより、内部電極テーパ部５０には、内部電極中央部７０より多くの気孔６０が形成される。
【００４９】
電子部品の小型化及び軽量化の傾向によって内部電極３０、３１はより小さくなり、高容量化の傾向によってその厚さもより減少する傾向にある。しかし、内部電極３０、３１のサイズが減少しても内部電極テーパ部５０の幅は殆ど一定であるため、内部電極３０、３１のサイズが小さくなるほど、内部電極３０、３１でテーパ部５０が占める比率はより大きくなる。テーパ部５０が占める比率が高いほど、内部電極３０、３１全体に多くの気孔６０が存在するようになるため、容量確保が困難になる可能性がある。
【００５０】
また、内部電極３０、３１の中央部７０のカバレッジは７５％以上であることができる。
【００５１】
内部電極のカバレッジは次のように定義することができる。
【００５２】
即ち、内部電極３０、３１に形成された気孔６０を含んだ内部電極３０、３１の全体面積をＡ、気孔６０を除いた内部電極３０、３１の面積をＢとすると、Ｂ／Ａを内部電極のカバレッジと定義することができる。
【００５３】
内部電極３０、３１のカバレッジが大きいということは、中間に空間が殆どなく内部電極３０、３１が形成されたことを意味するため、カバレッジが小さい場合よりも大きい静電容量を確保することができる。反対に、内部電極３０、３１のカバレッジが小さい場合には、静電容量を形成する有効面が減少するため、静電容量の形成に不利である。
【００５４】
内部電極３０、３１の中央部７０のカバレッジが７５％未満の場合には、容量確保が困難になる可能性がある。
【００５５】
図３は、印刷直後（ａ）、乾燥及びレベリング後（ｂ）の内部電極の概略的な垂直断面図である。
【００５６】
図３を参照すると、内部電極３０、３１の断面は、印刷直後には略長方形に近いが（図３の（ａ））、乾燥及びレベリング後には厚さが相当減少し、中央部７０及びこの中央部７０から縁に向かって薄くなるテーパ部５０からなる形態とすることができる（図３の（ｂ））。
【００５７】
印刷された内部電極３０’、３１’の縁は相対的に揮発成分が揮発されやすいため、乾燥及びレベリング後の内部電極３０’、３１’の断面は、縁に向かって厚さが薄くなるテーパ状を有することができる。
【００５８】
図４を参照すると、中央部７０とテーパ部５０とからなる内部電極３０’、３１’を焼成すると、焼成収縮などによって内部電極３０、３１のサイズが減少し、また、内部電極３０、３１の中間に気孔６０が形成される。
【００５９】
本実施形態では、内部電極３０、３１が長方形の形状である場合について説明するが、本発明はこれに限定されるものではなく、面取りされた長方形、角部が湾曲した長方形など、多様な形状を有する場合にも適用することができる。
【００６０】
内部電極テーパ部５０には、内部電極中央部７０より多くの気孔６０が形成される。
【００６１】
内部電極テーパ部５０のカバレッジが、内部電極中央部７０のカバレッジより小さく、内部電極テーパ部５０のカバレッジは、内部電極中央部７０のカバレッジの８０％以下であることができる。
【００６２】
内部電極中央部７０と内部電極テーパ部５０は材質が同一であるため、焼成過程で発生する焼成収縮の程度が同一である。しかし、内部電極テーパ部５０は厚さがより薄いため、焼成収縮による影響をより大きく受け、これにより内部電極テーパ部５０には、内部電極中央部７０より多くの気孔６０が形成される。このような現象は、厚さが薄くなるほど顕著になる。
【００６３】
内部電極中央部７０の厚さが厚くなると内部電極テーパ部５０の厚さも同様に厚くなり、内部電極中央部７０の厚さが薄くなると内部電極テーパ部５０の厚さも同様に薄くなる。結局、内部電極中央部７０と内部電極テーパ部５０の厚さの比率は、殆ど一定であるといえる。
【００６４】
内部電極３０、３１の厚さが焼成収縮による気孔６０の発生に影響を与える主要因子となるため、焼成後に発生する気孔６０の数の相対的な比率は、内部電極中央部７０及び内部電極テーパ部５０で殆ど一定である。即ち、内部電極中央部７０及び内部電極テーパ部５０のカバレッジの相対的な比率が殆ど一定である。
【００６５】
内部電極中央部７０のカバレッジに対する内部電極テーパ部５０のカバレッジの比率は、８０％以下であることができる。
【００６６】
内部電極中央部７０及び内部電極テーパ部５０のカバレッジは、内部電極用ペーストのレオロジー（ｒｈｅｏｌｏｇｙ）を調節することにより制御することができる。
【００６７】
内部電極用ペーストの粘度が小さいほど内部電極３０、３１のカバレッジが低下し、また、バインダなどの添加剤の含量が多いほど内部電極３０、３１のカバレッジが低下する。
【００６８】
導電性金属の粒子が小さいほど、導電性金属粒子の表面積が大きくなり、導電性金属粒子同士が固まる傾向が大きいため、ペーストの粘度が大きくなり、バインダの含量が増加するほど、導電性金属と導電性金属との間の結合が増加するため、ペーストの粘度が大きくなる。
【００６９】
粘度が大きいペーストで印刷された内部電極は相対的に厚く形成されることができ、反対に粘度が小さいペーストで印刷された内部電極は相対的に薄く形成することができるため、ペーストの粘度が小さいほど、気孔６０が形成される頻度が高くなり、カバレッジが低下する。
【００７０】
ペーストで印刷された内部電極３０’、３１’は、脱バインダ過程を経る間に、ペースト内に存在する溶剤及びバインダなどの有機物が揮発されて除去され、焼成過程を経る間に、導電性金属粒子の間に緻密化が起こって焼成収縮が発生するが、このような脱バインダ過程で除去される揮発性物質が多く含まれているほど、焼成された内部電極３０、３１に気孔６０がより多く形成され、カバレッジが低下する。
【００７１】
本発明の一実施形態による積層セラミック電子部品の製造方法は、誘電体シートを製造する段階と、導電性ペーストを準備する段階と、この導電性ペーストを前記誘電体シート上に印刷し、中央部７０及びこの中央部７０から縁に向かって薄くなるテーパ部５０を有する内部電極を形成する段階と、を含み、前記内部電極の面積に対する前記テーパ部の面積の比率は、３５％以下であることができる。
【００７２】
以下、本発明の一実施例による積層セラミックキャパシタの製造方法を説明する。
【００７３】
チタン酸バリウムなどのセラミック粉末、バインダ、溶剤などを混合し、ボールミルなどの方法により分散させてセラミックスラリーを製造し、ドクターブレード方法を利用して、数μｍ程度の厚さを有する誘電体グリーンシートを製造することができる。
【００７４】
ニッケルなどの導電性金属、バインダ、溶剤などを混合した後、３ロールボールミルを利用して内部電極用導電性ペーストを製造することができる。バインダは、これに制限されるものではないが、エチルセルロース、ポリビニルブチラールなどの樹脂を用いることができる。溶剤は、これに制限されるものではないが、内部電極用導電性ペースト組成物の溶剤は特に制限されず、テルピネオール、ジヒドロテルピネオール、ブチルカルビトール、ケロシンなどを用いることができる。
【００７５】
誘電体グリーンシート上に、スクリーン印刷などの方法を利用して内部電極用導電性ペーストで内部電極を印刷し、これを積層、加圧、切断してチップを製造し、チップを焼成した後、外部電極及びメッキ層を形成して積層セラミックキャパシタを製造することができる。
【００７６】
内部電極中央部及びテーパ部についての事項、積層セラミック電子部品のサイズについての事項、誘電体層の積層数についての事項、内部電極の形状についての事項は、以上の説明と同様であることができる。
【００７７】
［実施例］
チタン酸バリウム粉末を主材料として、バインダ、溶剤などを混合して誘電体スラリーを製造し、ドクターブレード方法を利用してキャリアフィルム上に厚さ１０μｍの誘電体グリーンシートを製造した。
【００７８】
内部電極を形成するための導電性ペーストとして、粒子サイズ０．１μｍのニッケル（Ｎｉ）粉末を使用し、ニッケル（Ｎｉ）含量は４０〜５０％に調整した。
【００７９】
３ロール−ボールミルを利用してニッケル粉末を分散させた。
【００８０】
前記誘電体グリーンシート上に、スクリーン印刷方法を利用して前記導電性ペーストで厚さ０．７μｍの内部電極を印刷した。
【００８１】
前記内部電極が印刷された誘電体グリーンシートを積層、加圧、切断してチップを製造し、２３０℃で６０時間、脱バインダを行った後、１２００℃で内部電極が酸化されないように、Ｎｉ／Ｎｉ０平衡酸素分圧より低い酸素１０−１１〜１０−１０分圧下の還元雰囲気で焼成した。
【００８２】
積層セラミックキャパシタの内部電極３０、３１の平均厚さは０．６〜０．７μｍであり、誘電体層４０の厚さは０．７〜０．８μｍである。
【００８３】
表１に、積層セラミックキャパシタのチップサイズ、誘電体層４０の積層数、内部電極３０、３１の全体面積に対する内部電極テーパ部５０の面積の比率によって、容量確保有無を評価した結果を示した。
【００８４】
容量確保有無は、設計値の１００％達成有無を基準に判断した。
【００８５】
【表１】
2013016770.tif 000003
＊：比較例
○：良好、×：不良
【００８６】
表１を参照すると、試料１から４は、チップサイズが大きいため（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）、誘電体層４０の積層数が多くても、内部電極３０、３１の面積に対するテーパ部５０の面積の比率が３５％未満であるため、容量確保に問題がないことを確認することができる。
【００８７】
試料５は、チップサイズが減少し（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、内部電極３０、３１の面積に対するテーパ部５０の面積の比率（４１．３％）が３５％を超過するが、誘電体層４０の積層数が１５５で、比較的少ないため、容量確保に問題がないことが分かる。
【００８８】
試料６は、内部電極３０、３１の面積に対するテーパ部５０の面積の比率（４３．７％）が３５％を超過し、誘電体層４０の積層数が２０２に増加して、容量確保に失敗したことを確認することができる。
【００８９】
試料９及び１１は、チップサイズは０．６ｍｍ×０．３ｍｍ×０．３ｍｍ、誘電体層４０の積層数は夫々２３４、２５７で、２００を超過した場合であり、容量確保に失敗した結果を示している。
【００９０】
これは、内部電極３０、３１の面積に対するテーパ部５０の面積の比率が夫々３６．４％及び３５．３％で、３５％を超過することに起因すると類推することができる。
【００９１】
試料７、８、１０及び１２は、チップサイズは０．６ｍｍ×０．３ｍｍ×０．３ｍｍ、誘電体層４０の積層数は夫々２０２、２０２、２３４及び２５７で、２００を超過するが、内部電極３０、３１の面積に対するテーパ部５０の面積の比率が夫々３４．８％、３０．７％、２８．７％及び３１．３％で、３５％を超過しないため、容量確保が可能であることを確認することができる。
【００９２】
要するに、表１の結果から、チップサイズが大きい場合（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）には、誘電体層４０の積層数及び内部電極３０、３１の面積に対するテーパ部５０の面積の比率が問題とならないが、チップサイズが小さく（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、誘電体層４０の積層数が２００を超える場合には、内部電極３０、３１の面積に対するテーパ部５０の面積の比率が問題となり、この際、内部電極３０、３１の面積に対するテーパ部５０の面積の比率が３５％以下である場合、容量確保が可能であるとまとめることができる。
【００９３】
表２には、チップサイズが小さく（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、誘電体層４０の積層数が２０２である場合、内部電極中央部７０のカバレッジ及び内部電極３０、３１の面積に対するテーパ部５０の面積の比率を変化させながら、容量確保有無に対して評価した結果を示した。
【００９４】
【表２】
2013016770.tif 000004
＊：比較例
○：良好、×：不良
【００９５】
表２を参照すると、試料３、５〜８の場合は、内部電極中央部７０のカバレッジが７５％以上で、また、内部電極３０、３１の面積に対する内部電極テーパ部５０の面積の比率が３５％以下の場合であり、全て容量確保を達成している。
【００９６】
試料１は、内部電極３０、３１の面積に対する内部電極テーパ部５０の面積の比率（３７．７％）が３５％を超過し、内部電極中央部７０のカバレッジ（７２．３％）が７５％より小さい。試料１は、内部電極３０、３１の中央部７０及びテーパ部５０のカバレッジが両方とも低いことに起因して、容量が確保されなかったと類推される。
【００９７】
試料２は、内部電極３０、３１の面積に対する内部電極テーパ部５０の面積の比率（３３．５％）は３５％より小さいが、内部電極中央部７０のカバレッジ（７４．７％）が７５％より小さい。試料２は、内部電極中央部７０のカバレッジが低いことに起因して、容量が確保されなかったと類推される。
【００９８】
試料４は、内部電極中央部７０のカバレッジ（７７．８％）が７５％より大きいが、内部電極３０、３１の面積に対する内部電極テーパ部５０の面積の比率（３８．８％）が３５％より大きい。試料４は、テーパ部のカバレッジが低いことに起因して、容量が確保されなかったと類推される。
【００９９】
要するに、チップサイズが小さく（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、誘電体層４０の積層数が２０２である場合、内部電極中央部７０のカバレッジは７５％以上であり、内部電極３０、３１の面積に対する内部電極テーパ部５０の面積の比率が３５％以下の場合に、容量確保が可能であるとまとめることができる。
【０１００】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が出来るということは当技術分野の通常の知識を有する者には明白であり、これも本発明の範囲に属する。
【符号の説明】
【０１０１】
１０  セラミック本体
２０、２１  外部電極
３０、３１  （焼成後の）内部電極
３０’、３１’  乾燥及びレベリング後の内部電極
４０  誘電体層
５０  内部電極テーパ部
６０  気孔
７０  内部電極中央部
【図１】
2013016770.tif 000005
【図２】
2013016770.tif 000006
【図３】
2013016770.tif 000007
【図４】
2013016770.tif 000008
【図５】
2013016770.tif 000009