【手続補正書】
【提出日】平成28年1月8日(2016.1.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スパイキングニューラルネットワークを使用して学習する方法であって、
１つまたは複数の学習人工ニューロンの各々において、論理入力のセットを与えることであって、ここにおいて、真の因果的論理関係が論理入力の前記セットに課される、
論理入力の各セットにおいて入力スパイク間の変動するタイミングを受信することと、
前記１つまたは複数の学習人工ニューロンの各々について、前記受信された入力スパイクを使用して前記論理入力の各々に関連する遅延を調整することであって、その結果、前記学習人工ニューロンが、前記真の因果的論理関係に対応する１つまたは複数の論理条件に従ってターゲット出力遅延に合う出力スパイクを放出する、
を備える上記方法。
【請求項２】
前記１つまたは複数の学習人工ニューロンの各々について、前記調整することの前に前記論理入力の各々に関連する前記遅延を初期化すること
をさらに備える、請求項１に記載の方法。
【請求項３】
前記１つまたは複数の学習人工ニューロンの各々において、論理入力の前記セットを与えることが、複数の論理入力を備えるグループから論理入力の各セットを選択することを備える、請求項１に記載の方法。
【請求項４】
前記グループが前記複数の論理入力の複数の否定をさらに備え、ここにおいて、論理入力の各セットを選択することが、前記複数の論理入力と前記複数の否定とを備える前記グループから論理入力の各セットを選択することを備える、請求項３に記載の方法。
【請求項５】
入力人工ニューロンとして前記複数の論理入力の各々をモデル化することと、
前記複数の論理入力の各々について、１つまたは複数の否定ベクトルのうちの少なくとも１つが前記論理入力のための否定表示を有する場合、前記論理入力の否定を表す否定人工ニューロンを与えることであって、ここにおいて、論理入力の各セットが前記否定ベクトルのうちの１つに従って選択される、
をさらに備える請求項３に記載の方法。
【請求項６】
各学習人工ニューロンが前記否定ベクトルのうちの１つに対応し、ここにおいて、前記複数の論理入力の各々について、前記入力人工ニューロンのまたはそれの対応する否定人工ニューロンの出力が、前記否定ベクトルに従って前記学習人工ニューロンの入力に結合される、請求項５に記載の方法。
【請求項７】
前記入力人工ニューロンの各々が、前記対応する否定人工ニューロンを抑制する、または、
前記否定表示が−１を備える、請求項５に記載の方法。
【請求項８】
前記１つまたは複数の学習人工ニューロンが、前記学習人工ニューロンからの前記出力スパイクのタイミングに基づいて、前記真の因果的論理関係に対応する前記１つまたは複数の論理条件を学習したと判断すること
をさらに備える、請求項１に記載の方法。
【請求項９】
前記１つまたは複数の学習人工ニューロンが前記１つまたは複数の論理条件を学習したと判断することは、前記複数の学習人工ニューロンの間の発火のパターンまたはコインシデンスを判断することを備える、請求項８に記載の方法。
【請求項１０】
前記学習人工ニューロンの各々からの出力に結合された一時的コインシデンス認識人工ニューロンを与えることであって、ここにおいて、前記一時的コインシデンス認識人工ニューロンは、しきい値数の前記学習人工ニューロンがほぼ同じ時間に発火する場合、発火するように構成される、与えることと、
前記一時的コインシデンス認識人工ニューロンが発火する場合、前記１つまたは複数の学習人工ニューロンが、前記真の因果的論理関係に対応する前記論理条件のうちの少なくとも１つを学習した、と判断することと
をさらに備える、請求項１に記載の方法。
【請求項１１】
論理入力の各セットにおいて前記入力スパイク間の前記変動するタイミングを受信することが、論理入力の前記セットにおいて変動するブールベクトルを受信することを備える、請求項１に記載の方法。
【請求項１２】
前記変動するブールベクトルにおいて前記入力スパイク間の比較的長い遅延が論理ＦＡＬＳＥを表し、前記入力スパイク間の比較的短い遅延が論理ＴＲＵＥを表す、請求項１１に記載の方法。
【請求項１３】
スパイキングニューラルネットワークを使用して学習するための装置であって、
１つまたは複数の学習人工ニューロンの各々において、論理入力のセットを与えるための手段であって、ここにおいて、真の因果的論理関係が論理入力の前記セットに課される、
論理入力の各セットにおいて入力スパイク間の変動するタイミングを受信するための手段と、
前記１つまたは複数の学習人工ニューロンの各々について、前記受信された入力スパイクを使用して前記論理入力の各々に関連する遅延を調整するための手段であって、その結果、前記学習人工ニューロンが、前記真の因果的論理関係に対応する１つまたは複数の論理条件に従ってターゲット出力遅延に合う出力スパイクを放出する、
を備える上記装置。
【請求項１４】
スパイキングニューラルネットワークを使用して学習するためのコンピュータプログラム製品であって、
１つまたは複数の学習人工ニューロンの各々において論理入力のセットを与えることであって、ここにおいて、真の因果的論理関係が論理入力の前記セットに課される、
論理入力の各セットにおいて入力スパイク間の変動するタイミングを受信することと、
前記１つまたは複数の学習人工ニューロンの各々について、前記受信された入力スパイクを使用して前記論理入力の各々に関連する遅延を調整することであって、その結果、前記学習人工ニューロンが、前記真の因果的論理関係に対応する１つまたは複数の論理条件に従ってターゲット出力遅延に合う出力スパイクを放出する、
を行うために実行可能な命令を備えるコンピュータ可読媒体を備える、コンピュータプログラム製品。
【請求項１５】
スパイキングニューラルネットワークを使用して学習するための装置であって、
１つまたは複数の学習人工ニューロンの各々において論理入力のセットを与えることであって、ここにおいて、真の因果的論理関係が論理入力の前記セットに課される、
論理入力の各セットにおいて入力スパイク間の変動するタイミングを受信することと、
前記１つまたは複数の学習人工ニューロンの各々について、前記受信された入力スパイクを使用して前記論理入力の各々に関連する遅延を調整することであって、その結果、前記学習人工ニューロンが、前記真の因果的論理関係に対応する１つまたは複数の論理条件に従ってターゲット出力遅延に合う出力スパイクを放出する、
を行うように構成された処理ユニットを備える上記装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０４４３
【補正方法】変更
【補正の内容】
【０４４３】
[00278]特許請求の範囲は、上記に示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
スパイキングニューラルネットワークを使用して学習する方法であって、
１つまたは複数の学習ニューロンモデルの各々において、論理入力のセットを与えることであって、ここにおいて、真の因果的論理関係が論理入力の前記セットに課される、
論理入力の各セットにおいて入力スパイク間の変動するタイミングを受信することと、
前記１つまたは複数の学習ニューロンモデルの各々について、前記受信された入力スパイクを使用して前記論理入力の各々に関連する遅延を調整することであって、その結果、前記学習ニューロンモデルが、前記真の因果的論理関係に対応する１つまたは複数の論理条件に従ってターゲット出力遅延に合う出力スパイクを放出する、
を備える上記方法。
［Ｃ２］
前記１つまたは複数の学習ニューロンモデルの各々について、前記調整することの前に前記論理入力の各々に関連する前記遅延を初期化すること
をさらに備える、Ｃ１に記載の方法。
［Ｃ３］
前記１つまたは複数の学習ニューロンモデルの各々において、論理入力の前記セットを与えることが、複数の論理入力を備えるグループから論理入力の各セットを選択することを備える、Ｃ１に記載の方法。
［Ｃ４］
前記グループが前記複数の論理入力の複数の否定をさらに備え、ここにおいて、論理入力の各セットを選択することが、前記複数の論理入力と前記複数の否定とを備える前記グループから論理入力の各セットを選択することを備える、Ｃ３に記載の方法。
［Ｃ５］
入力ニューロンモデルとして前記複数の論理入力の各々をモデル化することと、
前記複数の論理入力の各々について、１つまたは複数の否定ベクトルのうちの少なくとも１つが前記論理入力のための否定表示を有する場合、前記論理入力の否定を表す否定ニューロンモデルを与えることであって、ここにおいて、論理入力の各セットが前記否定ベクトルのうちの１つに従って選択される、
をさらに備えるＣ３に記載の方法。
［Ｃ６］
各学習ニューロンモデルが前記否定ベクトルのうちの１つに対応し、ここにおいて、前記複数の論理入力の各々について、前記入力ニューロンモデルのまたはそれの対応する否定ニューロンモデルの出力が、前記否定ベクトルに従って前記学習ニューロンモデルの入力に結合される、Ｃ５に記載の方法。
［Ｃ７］
前記入力ニューロンモデルの各々が、前記対応する否定ニューロンモデルを抑制する、Ｃ５に記載の方法。
［Ｃ８］
前記否定表示が−１を備える、Ｃ５に記載の方法。
［Ｃ９］
前記１つまたは複数の学習ニューロンモデルが、前記学習ニューロンモデルからの前記出力スパイクのタイミングに基づいて、前記真の因果的論理関係に対応する前記１つまたはより多くの論理条件を学習したと判断すること
をさらに備える、Ｃ１に記載の方法。
［Ｃ１０］
前記１つまたはより多くの学習ニューロンモデルが前記１つまたはより多くの論理条件を学習したと判断することは、前記複数の学習ニューロンモデルの間の発火のパターンまたはコインシデンスを判断することを備える、Ｃ９に記載の方法。
［Ｃ１１］
前記学習ニューロンモデルの各々からの出力に結合された一時的コインシデンス認識ニューロンモデルを与えることであって、ここにおいて、前記一時的コインシデンス認識ニューロンモデルは、しきい値数の前記学習ニューロンモデルがほぼ同じ時間に発火する場合、発火するために構成される、与えることと、
前記一時的コインシデンス認識ニューロンモデルが発火する場合、前記１つまたは複数の学習ニューロンモデルが、前記真の因果的論理関係に対応する前記論理条件のうちの少なくとも１つを学習した、と判断することと
をさらに備える、Ｃ１に記載の方法。
［Ｃ１２］
論理入力の各セットにおいて前記入力スパイク間の前記変動するタイミングを受信することが、論理入力の前記セットにおいて変動するブールベクトルを受信することを備える、Ｃ１に記載の方法。
［Ｃ１３］
前記変動するブールベクトルにおいて前記入力スパイク間の比較的長い遅延が論理ＦＡＬＳＥを表し、前記入力スパイク間の比較的短い遅延が論理ＴＲＵＥを表す、Ｃ１２に記載の方法。
［Ｃ１４］
スパイキングニューラルネットワークを使用して学習するための装置であって、
１つまたはより多くの学習ニューロンモデルの各々において論理入力のセットを与えることであって、ここにおいて、真の因果的論理関係が論理入力の前記セットに課される、
論理入力の各セットにおいて入力スパイク間の変動するタイミングを受信することと、
前記１つまたはより多くの学習ニューロンモデルの各々について、前記受信された入力スパイクを使用して前記論理入力の各々に関連する遅延を調整することであって、その結果、前記学習ニューロンモデルが、前記真の因果的論理関係に対応する１つまたは複数の論理条件に従ってターゲット出力遅延に合う出力スパイクを放出する、
を行うように構成された処理ユニットを備える上記装置。
［Ｃ１５］
前記処理ユニットが、前記１つまたはより多くの学習ニューロンモデルの各々について、前記遅延を調整する前に前記論理入力の各々に関連する前記遅延を初期化するように構成された、Ｃ１４に記載の装置。
［Ｃ１６］
前記処理ユニットが、複数の論理入力を備えるグループから論理入力の各セットを選択することによって論理入力の前記セットを前記１つまたは複数の学習ニューロンモデルの各々において与えるように構成された、Ｃ１４に記載の装置。
［Ｃ１７］
前記グループが前記複数の論理入力の否定をさらに備え、ここにおいて、論理入力の各セットを選択することが、前記複数の論理入力と前記複数の否定とを備える前記グループから論理入力の各セットを選択することを備える、Ｃ１６に記載の装置。
［Ｃ１８］
前記処理ユニットは、
入力ニューロンモデルとして前記複数の論理入力の各々をモデル化することと、
前記複数の論理入力の各々について、１つまたはより多くの否定ベクトルのうちの少なくとも１つが前記論理入力のための否定表示を有する場合、前記論理入力の否定を表す否定ニューロンモデルを与えることであって、ここにおいて、論理入力の各セットが前記否定ベクトルのうちの１つに従って選択される、
を行うようにさらに構成されたＣ１６に記載の装置。
［Ｃ１９］
各学習ニューロンモデルが前記否定ベクトルのうちの１つに対応し、ここにおいて、前記複数の論理入力の各々について、前記入力ニューロンモデルのまたはそれの対応する否定ニューロンモデルの出力が、前記否定ベクトルに従って前記学習ニューロンモデルの入力に結合される、Ｃ１８に記載の装置。
［Ｃ２０］
前記入力ニューロンモデルの各々が、前記対応する否定ニューロンモデルを抑制する、Ｃ１８に記載の装置。
［Ｃ２１］
前記否定表示が−１を備える、Ｃ１８に記載の装置。
［Ｃ２２］
前記処理ユニットは、
前記１つまたは複数の学習ニューロンモデルが、前記学習ニューロンモデルからの前記出力スパイクのタイミングに基づいて前記真の因果的論理関係に対応する前記１つまたはより多くの論理条件を学習したと判断するようにさらに構成された、Ｃ１４に記載の装置。
［Ｃ２３］
前記処理ユニットは、前記１つまたは複数の学習ニューロンモデルが前記学習ニューロンモデルの間の発火のパターンまたはコインシデンスを判断することによって、前記１つまたはより多くの論理条件を学習したと判断するように構成される、Ｃ２２に記載の装置。
［Ｃ２４］
前記処理ユニットは、
前記学習ニューロンモデルの各々からの出力に結合された一時的コインシデンス認識ニューロンモデルを与えるように、ここにおいて、前記一時的コインシデンス認識ニューロンモデルは、しきい値数の前記学習ニューロンモデルがほぼ同じ時間に発火する場合、発火するように構成される、
前記１つまたはより多くの学習ニューロンモデルが、前記一時的コインシデンス認識ニューロンモデルが発火する場合、前記真の因果的論理関係に対応する前記論理条件のうちの少なくとも１つを学習したと判断するようにさらに構成される、Ｃ１４に記載の装置。
［Ｃ２５］
前記処理ユニットは、論理入力の前記セットにおいて変動するブールベクトルを受信することによって、論理入力の各セットにおいて前記入力スパイク間の前記変動するタイミングを受信するように構成される、Ｃ１４に記載の装置。
［Ｃ２６］
前記変動するブールベクトルにおいて前記入力スパイク間の比較的長い遅延が論理ＦＡＬＳＥを表し、前記入力スパイク間の比較的短い遅延が論理ＴＲＵＥを表す、Ｃ２５に記載の装置。
［Ｃ２７］
スパイキングニューラルネットワークを使用して学習するための装置であって、
１つまたはより多くの学習ニューロンモデルの各々において、論理入力のセットを与えるための手段であって、ここにおいて、真の因果的論理関係が論理入力の前記セットに課される、
論理入力の各セットにおいて入力スパイク間の変動するタイミングを受信するための手段と、
前記１つまたはより多くの学習ニューロンモデルの各々について、前記受信された入力スパイクを使用して前記論理入力の各々に関連する遅延を調整するための手段であって、その結果、前記学習ニューロンモデルが、前記真の因果的論理関係に対応する１つまたはより多くの論理条件に従ってターゲット出力遅延に合う出力スパイクを放出する、
を備える上記装置。
［Ｃ２８］
前記１つまたはより多くの学習ニューロンモデルの各々について、前記調整することの前に前記論理入力の各々に関連する前記遅延を初期化するための手段
をさらに備える、Ｃ２７に記載の装置。
［Ｃ２９］
前記１つまたはより多くの学習ニューロンモデルの各々において論理入力の前記セットを与えるための前記手段が、複数の論理入力を備えるグループから論理入力の各セットを選択するように構成された、Ｃ２７に記載の装置。
［Ｃ３０］
前記グループが前記複数の論理入力の否定をさらに備え、ここにおいて、論理入力の各セットを選択することが、前記複数の論理入力と前記複数の否定とを備える前記グループから論理入力の各セットを選択することを備える、Ｃ２９に記載の装置。
［Ｃ３１］
入力ニューロンモデルとして前記複数の論理入力の各々をモデル化するための手段と、
前記複数の論理入力の各々について、１つまたはより多くの否定ベクトルのうちの少なくとも１つが前記論理入力のための否定表示を有する場合、前記論理入力の否定を表す否定ニューロンモデルを与えるための手段であって、ここにおいて、論理入力の各セットが前記否定ベクトルのうちの１つに従って選択される、
をさらに備えるＣ２９に記載の装置。
［Ｃ３２］
各学習ニューロンモデルが前記否定ベクトルのうちの１つに対応し、ここにおいて、前記複数の論理入力の各々について、前記入力ニューロンモデルのまたはそれの対応する否定ニューロンモデルの出力が、前記否定ベクトルに従って前記学習ニューロンモデルの入力に結合される、Ｃ３１に記載の装置。
［Ｃ３３］
前記入力ニューロンモデルの各々が、前記対応する否定ニューロンモデルを抑制する、Ｃ３１に記載の装置。
［Ｃ３４］
前記否定表示が−１を備える、Ｃ３１に記載の装置。
［Ｃ３５］
前記１つまたはより多くの学習ニューロンモデルが、前記学習ニューロンモデルからの前記出力スパイクのタイミングに基づいて、前記真の因果的論理関係に対応する前記１つまたはより多くの論理条件を学習したと判断するための手段
をさらに備えるＣ２７に記載の装置。
［Ｃ３６］
前記１つまたはより多くの学習ニューロンモデルが前記１つまたは複数の論理条件を学習したと判断するための前記手段は、前記学習ニューロンモデルの間の発火のパターンまたはコインシデンスを判断するように構成されたＣ３５に記載の装置。
［Ｃ３７］
前記学習ニューロンモデルの各々からの出力に結合された一時的コインシデンス認識ニューロンモデルを与えるための手段であって、ここにおいて、前記時間コインシデンス認識ニューロンモデルは、しきい値数の前記学習ニューロンモデルがほぼ同じ時間に発火する場合、発火するように構成される、
前記一時的コインシデンス認識ニューロンモデルが発火する場合、前記１つまたは複数の学習ニューロンモデルが、前記真の因果的論理関係に対応する前記論理条件のうちの少なくとも１つを学習したと判断するための手段と
をさらに備えるＣ２７に記載の装置。
［Ｃ３８］
論理入力の各セットにおいて前記入力スパイク間の前記変動するタイミングを受信するための前記手段が、論理入力の前記セットにおいて変動するブールベクトルを受信するように構成された、Ｃ２７に記載の装置。
［Ｃ３９］
前記変動するブールベクトルにおいて前記入力スパイク間の比較的長い遅延が論理ＦＡＬＳＥを表し、前記入力スパイク間の比較的短い遅延が論理ＴＲＵＥを表すＣ３８に記載の装置。
［Ｃ４０］
スパイキングニューラルネットワークを使用して学習するためのコンピュータプログラム製品であって、
１つまたはより多くの学習ニューロンモデルの各々において論理入力のセットを与えることであって、ここにおいて、真の因果的論理関係が論理入力の前記セットに課される、
論理入力の各セットにおいて入力スパイク間の変動するタイミングを受信することと、
前記１つまたはより多くの学習ニューロンモデルの各々について、前記受信された入力スパイクを使用して前記論理入力の各々に関連する遅延を調整することであって、その結果、前記学習ニューロンモデルが、前記真の因果的論理関係に対応する１つまたはより多くの論理条件に従ってターゲット出力遅延に合う出力スパイクを放出する、
を行うために実行可能な命令を備えるコンピュータ可読媒体を備える、コンピュータプログラム製品。
［Ｃ４１］
前記１つまたはより多くの学習ニューロンモデルの各々について、前記調整することの前に前記論理入力の各々に関連する前記遅延を初期化するために実行可能な命令をさらに備える、Ｃ４０に記載のコンピュータプログラム製品。
［Ｃ４２］
前記１つまたはより多くの学習ニューロンモデルの各々において、論理入力の前記セットを与えることが、複数の論理入力を備えるグループから論理入力の各セットを選択することを備える、Ｃ４０に記載のコンピュータプログラム製品。
［Ｃ４３］
前記グループが前記複数の論理入力の否定をさらに備え、ここにおいて、論理入力の各セットを選択することが、前記複数の論理入力と前記複数の否定とを備える前記グループから論理入力の各セットを選択することを備える、Ｃ４２に記載のコンピュータプログラム製品。
［Ｃ４４］
入力ニューロンモデルとして前記複数の論理入力の各々をモデル化することと、
前記複数の論理入力の各々について、１つまたはより多くの否定ベクトルのうちの少なくとも１つが前記論理入力のための否定表示を有する場合、前記論理入力の否定を表す否定ニューロンモデルを与えることであって、ここにおいて、論理入力の各セットが前記否定ベクトルのうちの１つに従って選択される、
を行うために実行可能な命令をさらに備えるＣ４２に記載のコンピュータプログラム製品。
［Ｃ４５］
各学習ニューロンモデルが前記否定ベクトルのうちの１つに対応し、ここにおいて、前記複数の論理入力の各々について、前記入力ニューロンモデルのまたはそれの対応する否定ニューロンモデルの出力が、前記否定ベクトルに従って前記学習ニューロンモデルの入力に結合される、Ｃ４４に記載のコンピュータプログラム製品。
［Ｃ４６］
前記入力ニューロンモデルの各々が、前記対応する否定ニューロンモデルを抑制する、Ｃ４４に記載のコンピュータプログラム製品。
［Ｃ４７］
前記否定表示が−１を備える、Ｃ４４に記載のコンピュータプログラム製品。
［Ｃ４８］
前記学習ニューロンモデルからの前記出力スパイクのタイミングに基づいて、前記１つまたは複数の学習ニューロンモデルが、前記真の因果的論理関係に対応する前記１つまたは複数の論理条件を学習したと判断するために実行可能な命令をさらに備える、Ｃ４０に記載のコンピュータプログラム製品。
［Ｃ４９］
ここから
前記１つまたは複数の学習ニューロンモデルが前記１つまたは複数の論理条件を学習したと判断することは、前記学習ニューロンモデルの間の発火のコインシデンスまたはパターンを判断することを備える、Ｃ４８に記載のコンピュータプログラム製品。
［Ｃ５０］
前記学習ニューロンモデルの各々からの出力に結合された時間コインシデンス認識ニューロンモデルを与えることであって、ここにおいて、前記時間コインシデンス認識ニューロンモデルは、しきい値数の前記学習ニューロンモデルがほぼ同じ時間に発火する場合、発火するために構成
される、与えることと、
前記時間コインシデンス認識ニューロンモデルが発火する場合、前記１つまたは複数の学習ニューロンモデルが、前記真の因果的論理関係に対応する前記論理条件のうちの少なくとも１つを学習したと判断することと
を行うために実行可能な命令をさらに備える、Ｃ４０に記載のコンピュータプログラム製品。
［Ｃ５１］
論理入力の各セットにおいて前記入力スパイク間の前記変動するタイミングを受信することが、論理入力の前記セットにおいて変動するブールベクトルを受信することを備える、Ｃ４０に記載のコンピュータプログラム製品。
［Ｃ５２］
前記変動するブールベクトルにおいて、前記入力スパイク間の比較的短い遅延が論理ＴＲＵＥを表し、前記入力スパイク間の比較的長い遅延が論理ＦＡＬＳＥを表す、Ｃ５１に記載のコンピュータプログラム製品。