(57)【要約】【課題】ピエゾ素子Ｐｚのヒステリシス特性を低減できる電歪素子駆動装置を提供する。【解決手段】ピエゾ素子駆動装置１は、コンデンサＣ１の充電電圧Ｖｃ１を電圧検出回路４により電圧検出信号Ｖｑとして検出し、制御部３により、指令入力Ｖｉｎと電圧検出信号Ｖｑとを比較し、コンデンサＣ１の充電電圧Ｖｃ１が指令入力Ｖｉｎに応じた値になるようにピエゾ駆動電源部２０の出力電圧Ｖ１を制御する。この場合、コンデンサＣ１の充電電荷量とピエゾ素子Ｐｚの充電電荷量は同じになるので、指令入力ＶｉｎによりコンデンサＣ１の充電電圧（充電電荷量）を制御することにより、その結果としてピエゾ素子Ｐｚの充電電荷量を制御することができる。これにより、ピエゾ素子Ｐｚを指令入力Ｖｉｎに応じた電荷量で充電させることができ、ピエゾ素子Ｐｚのヒステリシス特性を低減させることができる。【選択図】図１
2013162577.tif 000002
【特許請求の範囲】
【請求項１】
電歪素子に印加する直流電圧を出力するとともにその電圧の大きさを可変に制御できる電歪素子駆動電源部と、
前記電歪素子駆動電源部により充電される電歪素子の充電電荷量を検出する充電電荷量検出部と、
外部入力される指令信号と、前記充電電荷量検出部により検出された前記電歪素子の充電電荷量の検出信号とを用いて、前記電歪素子の充電電荷量が前記指令信号に応じた値に設定されるように前記電歪素子駆動電源部を制御する制御部と、を備え、
前記制御部は、前記外部入力される指令信号に応じた電荷量で前記電歪素子を充電させることにより、当該電歪素子の変位量を制御することを特徴とする電歪素子駆動装置。
【請求項２】
前記電歪素子には該電歪素子と直列にコンデンサが接続され、
前記電歪素子駆動電源部は、前記コンデンサを介して前記電歪素子を充電し、
前記充電電荷量検出部は、前記コンデンサの充電電圧を検出することにより前記電歪素子の充電電荷量を検出し、
前記制御部は、前記外部入力される指令信号に応じた電圧で前記コンデンサを充電させることにより、前記電歪素子の充電電荷量を制御することを特徴とする請求項１に記載の電歪素子駆動装置。
【請求項３】
前記コンデンサの充電電圧を検出する電圧検出回路と、
前記電圧検出回路により検出される前記コンデンサの充電電圧の電圧検出信号を用いて、前記電歪素子の充電電荷量のフィードバック信号を生成する電荷量フィードバック回路と、
前記指令信号と前記電荷量フィードバック信号とを用いて、前記指令信号と前記電荷量フィードバック信号とが所定の状態となるように前記電歪素子駆動電源部の出力電圧を制御する電圧制御回路と、
を備えることを特徴とする請求項２に記載の電歪素子駆動装置。
【請求項４】
前記電歪素子に流れる電流を検出する電流検出回路と、
前記電流検出回路により検出される電流検出信号を用いて電流フィードバック信号を生成する電流フィードバック回路と、をさらに備え、
前記電圧制御回路は、前記電荷量フィードバック信号および前記電流フィードバック信号の２つの信号をフィードバック信号とし、この２つのフィードバック信号と前記指令信号との差分を用いて前記電歪素子駆動電源部の出力電圧を制御することを特徴とする請求項３に記載の電歪素子駆動装置。
【請求項５】
前記電圧検出回路は、前記コンデンサに並列に接続される抵抗分圧回路を有し、
前記電荷量フィードバック回路は、前記抵抗分圧回路内に含まれる１の抵抗の両端の電圧を検出する差動増幅回路を備え、
前記電流検出回路は、前記電歪素子と前記電歪素子駆動電源回路との間に挿入された電流検出抵抗を用いて構成され、
前記電流フィードバック回路は、前記電流検出抵抗の両端の電圧を検出する差動増幅回路を備え、
前記電圧制御回路は、比例積分回路で構成されることを特徴とする請求項４に記載の電歪素子駆動装置。
【請求項６】
前記電歪素子に流れる電流を検出する電流検出回路と、
前記電流検出回路により検出される電流検出信号を用いて電流フィードバック信号を生成する電流フィードバック回路と、
前記電流検出回路により検出された電流検出信号を時間積分することにより前記電歪素子の充電電荷量を算出し、この算出された充電電荷量を基に前記電歪素子の電荷量のフィードバック信号を生成する電荷量演算回路と、
前記電荷量演算回路により生成された電荷量フィードバック信号および前記電流フィードバック信号の２つの信号をフィードバック信号とし、この２つのフィードバック信号と前記指令信号との差分を用いて前記電歪素子駆動電源部の出力電圧を制御する電圧制御回路と、
を備えることを特徴とする請求項１に記載の電歪素子駆動装置。
【請求項７】
前記電歪素子がピエゾ素子であることを特徴とする請求項１から６のいずれか１項に記載の電歪素子駆動装置。
【請求項８】
請求項１から７のいずれか１項に記載の電歪素子駆動装置を備え、この電歪素子駆動装置を用いて電歪素子を駆動することにより、光学系のレンズ位置あるいはステージ位置を移動させることを特徴とする露光装置。
【請求項９】
請求項１から７のいずれか１項に記載の電歪素子駆動装置を備え、この電歪素子駆動装置を用いて電歪素子を駆動することにより、光学系のレンズ位置を移動させることを特徴とするレンズ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ素子等の電歪素子を駆動する電歪素子駆動装置、露光装置およびレンズ駆動装置に関する。
【背景技術】
【０００２】
電歪素子は、電圧を加えると変位を生じる素子であり、この電歪素子の代表的なものとしてピエゾ素子（圧電素子）がある。このピエゾ素子は、積層することで変位量を大きくすることができ、また低騒音かつ低消費電力であるため、将来有望なアクチュエータとして期待されている。
【０００３】
ところで、このピエゾ素子は、印加電圧と変位の関係は比例関係ではなくヒステリシス特性を示す。このため、ピエゾ素子を用いたアクチュエータは、たとえ同じ電圧をかけた状態であっても同じ位置にあるとは限らず、目標位置に対して位置のバラツキが発生することになる。
【０００４】
このため、ピエゾ素子のヒステリシスの影響を低減させる駆動方法として、各種の方法が提案されている。その方法の一つに、ピエゾ素子に直列にコンデンサを接続する方法が提案されている（非特許文献１を参照）。
【０００５】
図９は、ピエゾ素子の駆動回路の例を示す図であり、図１０（Ａ）は、一般的なピエゾ素子駆動回路を示し、図１０（Ｂ）は、上述の非特許文献１に記載されたピエゾ素子駆動回路を示している。図１０（Ａ）に示す一般的なピエゾ素子駆動回路は、ピエゾ素子Ｐｚに単に電圧を印加して駆動する回路であり、可変電圧源Ｅから抵抗Ｒを介してピエゾ素子Ｐｚに電圧を印加して駆動する。この図９（Ａ）に示す駆動方法では、例えば、図３（Ａ）に示すように、印加電圧の変化に対して大幅なヒステリシス特性が発生する。図１０（Ｂ）に示す非特許文献１に記載のピエゾ素子駆動回路は、可変電圧源Ｅから抵抗Ｒを介してピエゾ素子Ｐｚを駆動する場合に、ピエゾ素子Ｐｚに直列にコンデンサＣ１を挿入することにより、ピエゾ素子のヒステリシスの影響を低減させている。
【０００６】
また、特許文献１には、関連するピエゾ駆動回路が開示されている。この特許文献１に記載のピエゾ駆動回路は、個々のピエゾ振動子の特性のばらつきに対する調整を容易に行うことを目的としている。このピエゾ駆動電源部では、複数個の抵抗を並列に接続した抵抗モジュールにピエゾ振動子の駆動のためのオンオフ制御信号を入力し、選択信号によってアナログスイッチ回路において抵抗モジュールの複数個の抵抗の中から一つの抵抗を選択し、その選択した抵抗を通過した信号を演算増幅回路において基準電圧と比較してそれらの差に比例した電圧をドライバ回路を介してピエゾ振動子に印加し、ドライバ回路の出力をコンデンサを介して演算増幅回路にフィードバックする。
【０００７】
また、特許文献２には、関連するピエゾ素子を用いた駆動機構が開示されている。この特許文献２に記載の移動機構は、露光装置の投影光学系の光学素子を保持するパラレルリンクを駆動することを目的としている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−１７７８３３号公報
【特許文献２】特開２０１１−１５９８６１号公報
【非特許文献】
【０００９】
【非特許文献１】H.Kaizuka et al,「A simple way to reduce hysteresis and creep when using piezoelectric actuators」，Jpn. J. Appl. Phys., Vol.27, No.5, pp.L773-L776 (1988),物理系学術誌刊行協会発行
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記非特許文献１に記載の方法は、ピエゾに直列にコンデンサを直列する方法であり、単純にピエゾ素子Ｐｚに直列にコンデンサを接続するだけでもヒステリシスを低減させる実験的な効果が得られている。
しかしながら、その一方で、ピエゾ素子に印加される電圧は、ピエゾ素子Ｐｚに直列に接続されたコンデンサとの分圧になるため、ピエゾ素子の静電容量の変化（ヒシテリシスに起因する静電容量に変化）に応じて、ピエゾ素子ＰｚおよびコンデンサＣ１に印加される電圧も変化することになる。このため、ピエゾ素子の静電容量の変化によるピエゾ素子ＰｚおよびコンデンサＣ１に印加される電圧の変化により、その分、ヒステリスの低減効果が変動することになる。
【００１１】
本発明は、斯かる実情に鑑みなされたものであり、本発明の目的は、電歪素子のヒステリシス特性を低減させて電歪素子を制御することができる、電歪素子駆動装置、露光装置およびレンズ駆動装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は上記課題を解決するためになされたものであり、本発明の電歪素子駆動装置は、電歪素子に印加する直流電圧を出力するとともにその電圧の大きさを可変に制御できる電歪素子駆動電源部と、前記電歪素子駆動電源部により充電される電歪素子の充電電荷量を検出する充電電荷量検出部と、外部入力される指令信号と、前記充電電荷量検出部により検出された前記電歪素子の充電電荷量の検出信号とを用いて、前記電歪素子の充電電荷量が前記指令信号に応じた値に設定されるように前記電歪素子駆動電源部を制御する制御部と、を備え、前記制御部は、前記外部入力される指令信号に応じた電荷量で前記電歪素子を充電させることにより、当該電歪素子の変位量を制御することを特徴とする。
【００１３】
また、この発明は、上記の電歪素子駆動装置を備え、この電歪素子駆動装置を用いて電歪素子を駆動することにより、光学系のレンズ位置あるいはステージ位置を移動させることを特徴とする露光装置である。
【００１４】
また、この発明は、上記野電歪素子駆動装置を備え、この電歪素子駆動装置を用いて電歪素子を駆動することにより、光学系のレンズ位置を移動させることを特徴とするレンズ駆動装置である。
【発明の効果】
【００１５】
本発明の電歪素子駆動装置は、電歪素子のヒステリシス特性を低減させて電歪素子を制御することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態に係わるピエゾ素子駆動装置の構成を示すブロック図である。
【図２】図１に示すピエゾ素子駆動装置の回路構成を示す図である。
【図３】本実施形態におけるピエゾ素子のヒステリシス特性の低減効果を示す図である。
【図４】本発明の第２実施形態に係わるピエゾ素子駆動装置の構成を示すブロック図である。
【図５】図４に示すピエゾ素子駆動装置の回路構成を示す図である。
【図６】図５に示すピエゾ素子駆動装置における各部の波形の例を示す図である。
【図７】本発明の第３実施形態に係わるピエゾ素子駆動装置の構成を示すブロック図である。
【図８】図７に示すピエゾ素子駆動装置の回路構成を示す図である。
【図９】露光装置の例を示す図である。
【図１０】非特許文献１に記載のピエゾ素子駆動装置の回路構成を示す図である。
【発明を実施するための形態】
【００１７】
本発明の電歪素子駆動装置では、電歪素子に直流電圧を印加して変位させる際に、電歪素子の充電電荷量を検出し、外部から入力される指令信号に応じて電歪素子の充電電荷量を制御する。
これにより、本発明の電歪素子駆動装置は、電歪素子のヒステリシス特性により静電容量が変化する場合においても、この電歪素子の充電電荷量を制御することができ、電歪素子のヒステリシス特性を低減することができる。
以下、本発明の実施の形態を添付図面を参照して説明する。
【００１８】
［第１実施形態］
（第１実施形態のピエゾ素子駆動装置の概略構成）
図１は、本発明の第１実施形態に係わるピエゾ素子駆動装置の構成を示すブロック図である。
図１に示すピエゾ素子駆動装置１は、ホスト側（外部）から指令入力Ｖｉｎ（電圧信号）が入力され、この指令入力Ｖｉｎに応じてピエゾ素子（Ｐｚ）２の変位量を制御するように構成されている。このピエゾ素子駆動装置１は、ピエゾ素子（Ｐｚ）２に直流電圧を印加して変位させる際に、ピエゾ素子（Ｐｚ）２の充電電荷量を検出し、この検出した充電電荷量と指令入力Ｖｉｎ（より正確には指令入力Ｖｉｎから生成される指令信号Ｖｒｅｆ）とを比較し、ピエゾ素子（Ｐｚ）２の充電電荷量が指令入力Ｖｉｎに応じた値に設定されるように制御する。これにより、ピエゾ素子（Ｐｚ）２の充電電荷量が、指令入力Ｖｉｎに比例するように制御され、ピエゾ素子（Ｐｚ）２のヒステリシス特性が低減される。なお、以下の説明では、ピエゾ素子（Ｐｚ）２を単に「ピエゾ素子Ｐｚ」と呼ぶ。
【００１９】
このピエゾ素子駆動装置１においては、容量性の素子であるピエゾ素子ＰｚにコンデンサＣ１が直列に接続されている。ピエゾ素子駆動装置１は、このコンデンサＣ１に充電される充電電圧（充電電荷量）を指令入力Ｖｉｎにより制御することにより、ピエゾ素子Ｐｚの充電電荷量を制御する。すなわち、コンデンサＣ１に充電される電荷量は、ピエゾ素子Ｐｚに充電される電荷量と同じであり、ピエゾ素子駆動装置１は、指令入力Ｖｉｎに応じてコンデンサＣ１の充電電圧（充電電荷量）を制御することにより、間接的にピエゾ素子Ｐｚの充電電荷量を制御して変位量を制御する。
【００２０】
このピエゾ素子駆動装置１は、制御部３と、ピエゾ駆動電源部２０と、ピエゾ素子Ｐｚと、コンデンサＣ１と、を有して構成されている。制御部３は、指令入力Ｖｉｎのバッファ回路である指令信号生成回路１０と、レギュレータ回路１１と、電荷量フィードバック回路３１と、を有している。また、ピエゾ素子駆動装置１は、コンデンサＣ１の両端に接続される電圧検出回路４を有している。この電圧検出回路４は、抵抗Ｒ１と抵抗Ｒ２との抵抗分圧回路で構成され、この抵抗分圧回路の分圧抵抗Ｒ２に発生する電圧を検出することにより、コンデンサＣ１の充電電圧が検出される。
【００２１】
指令信号生成回路１０は、ピエゾ素子Ｐｚの変位量を指示する指令入力Ｖｉｎを入力とし、この指令入力Ｖｉｎをオペアンプ（演算増幅器）によりバッファされた指令信号Ｖｒｅｆとして出力する。
レギュレータ回路１１は、オペアンプを用いたＰＩ（比例・積分）回路で構成され、指令信号生成回路１０から出力される指令信号Ｖｒｅｆと、電荷量フィードバック回路３１から出力される電荷量フィードバック信号Ｑｆｂｋとを入力信号とする。レギュレータ回路１１は、指令信号Ｖｒｅｆを抵抗Ｒ１１を介してノードＮ１１に入力し、電荷量フィードバック信号Ｑｆｂｋを抵抗Ｒ１２を介してノードＮ１１に入力し、これらの信号Ｖｒｅｆ及びＱｆｂｋをノードＮ１１において付き合わせことにより誤差信号を生成する。そして、レギュレータ回路１１は、指令信号Ｖｒｅｆと電荷量フィードバック信号Ｑｆｂｋとの誤差信号に対して比例動作と積分動作を行い、その比例動作と積分動作の結果の信号をピエゾ駆動電源部２０に対して電圧指令信号Ｖｄとして出力する。
【００２２】
ピエゾ駆動電源部２０は、ピエゾ素子ＰｚとコンデンサＣ１の直列回路に印加する直流電圧（ノードＡとノードＢ間の電圧）Ｖ１を出力する回路である。このピエゾ駆動電源部２０は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御部２０Ａと、Ｎチャネル型のパワーＭＯＳＦＥＴであるトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４で構成されるブリッジ回路と、平滑回路２１と、を有している。
ＰＷＭ制御部２０Ａは、レギュレータ回路１１から出力される電圧指令信号Ｖｄの大きさと極性に応じたＰＷＭ信号を生成するとともに、このＰＷＭ信号によりトランジスタＴｒ１〜Ｔｒ４をオン／オフ制御するためのゲート信号を生成する。トランジスタＴｒ１〜Ｔｒ４で構成されるブリッジ回路において、上アーム側のトランジスタＴｒ１とＴｒ２のドレイン端子は、電源＋ＨＶ（例えば、ＤＣ＋１５０Ｖ）に接続される。また、トランジスタＴｒ１のソース端子は下アーム側のトランジスタＴｒ３のドレイン端子に接続され、トランジスタＴｒ３のソース端子は回路グランドＧに接続される。トランジスタＴｒ２のソース端子は下アーム側のトランジスタＴｒ４のドレイン端子に接続され、トランジスタＴｒ４のソース端子は回路グランドＧに接続される。
【００２３】
そして、トランジスタＴｒ１とトランジスタＴｒ３の接続点（ノードＮ２１）と、トランジスタＴｒ２とトランジスタＴｒ４の接続点（ノードＮ２２）と、の間に発生する電圧が、平滑回路２１を介して、コンデンサＣ１とピエゾ素子Ｐｚの直列回路の両端（ノードＡとノードＢ）に電圧Ｖ１として印加される。なお、ピエゾ駆動電源部２０から出力される電圧Ｖ１は、その電圧値が電圧指令信号Ｖｄにより制御されるとともに、その出力電圧Ｖ１の極性も制御されるものである。すなわち、ピエゾ駆動電源部２０は、ピエゾ素子Ｐｚに印加する電圧値とその極性を変更できるように構成されている。
【００２４】
平滑回路２１は、ＬＣ平滑回路で構成される。ピエゾ駆動電源部２０のノードＮ２１から出力される電圧（ＰＷＭ波形の電圧）は、リアクトルＬ１とコンデンサＣ２１とでなるＬＣフィルタにより高調波成分が阻止される。このリアクトルＬ１とコンデンサＣ２１の接続点がコンデンサＣ１の一端（ノードＡ）に接続される。また、ピエゾ駆動電源部２０のノードＮ２２から出力される電圧（ＰＷＭ波形の電圧）は、リアクトルＬ２とコンデンサＣ２２とでなるＬＣフィルタにより高調波成分が阻止される。このリアクトルＬ２とコンデンサＣ２２の接続点が、ピエゾ素子Ｐｚの一端（ノードＢ）に接続される。
【００２５】
また、コンデンサＣ１の両端には、抵抗Ｒ１とＲ２の直列回路でなる電圧検出回路（抵抗分圧回路）４が並列に接続される。この抵抗Ｒ１とＲ２の分圧抵抗Ｒ２に発生する電圧が、コンデンサＣ１の電圧検出信号（コンデンサＣ１の充電電荷量の検出信号）Ｖｑとして、電荷量フィードバック回路３１に入力される。電荷量フィードバック回路３１は、電圧検出信号Ｖｑを基に電荷量フィードバック信号Ｑｆｂｋを生成する。この電荷量フィードバック信号Ｑｆｂｋは、レギュレータ回路１１にコンデンサＣ１の充電電荷量（ピエゾ素子Ｐｚの充電電荷量と同じ）のフィードバック信号として入力される。
【００２６】
上記構成のピエゾ素子駆動装置１は、ピエゾ素子Ｐｚに直流電圧を印加して変位させる際に、ピエゾ素子Ｐｚに直列に接続されたコンデンサＣ１の充電電圧（充電電荷量）を検出し、この充電電荷量の検出信号を基に電荷量フィードバック信号Ｑｆｂｋを生成してレギュレータ回路１１に入力する。そして、レギュレータ回路１１は、加算点（ノード１１）において指令信号Ｖｒｅｆと電荷量フィードバック信号Ｑｆｂｋとの差分をとり、この指令信号Ｖｒｅｆと電荷量フィードバック信号Ｑｆｂｋとが一致するように、コンデンサＣ１の充電電圧（充電電荷量）を制御する。この場合に、コンデンサＣ１の充電電荷量とピエゾ素子Ｐｚの充電電荷量とは同じになるため、コンデンサＣ１の充電電荷量を制御することにより、間接的にピエゾ素子Ｐｚの充電電荷量を制御することができる。
【００２７】
このように、本実施形態のピエゾ素子駆動装置１では、指令入力Ｖｉｎに応じてピエゾ素子Ｐｚに必要な電圧が印加される。例えば、ピエゾ素子ＰｚとコンデンサＣ１の直列回路（ノードＡとノードＢとの間）に電圧Ｖ１が印加された場合に、容量Ｃ０のピエゾ素子Ｐｚに印加される電圧Ｖｐｚは、直列に接続されたコンデンサＣ１との分圧になるため、ピエゾ素子Ｐｚに印加される電圧Ｖｐｚは、
【００２８】
Ｖｐｚ＝（Ｃ１／（Ｃ０＋Ｃ１））×Ｖ１、
となる。
【００２９】
また、コンデンサＣ１に印加される電圧Ｖｃ１は、
Ｖｃ１＝（Ｃ０／（Ｃ０＋Ｃ１））×Ｖ１、
となる。
【００３０】
そして、電圧検出回路４の分圧抵抗Ｒ２で検出される電圧検出信号Ｖｑは、コンデンサＣ１の端子電圧をＶｃ１とすると、
Ｖｑ＝（Ｒ２／（Ｒ１＋Ｒ２））×Ｖｃ１、
となる。
【００３１】
そして、ピエゾ素子駆動装置１は、この分圧抵抗Ｒ２で検出されたコンデンサＣ１の電圧検出信号Ｖｑを基に電荷量フィードバック信号Ｑｆｂｋを生成し、制御部３によりコンデンサＣ１の電圧Ｖｃ１を制御することにより、ピエゾ素子Ｐｚの電荷量を制御する。
これにより、ピエゾ素子駆動装置１は、ピエゾ素子Ｐｚの充電電荷量を指令入力Ｖｉｎに応じて制御することができる。このため、ピエゾ素子Ｐｚのヒステリシス特性により静電容量が変化した場合においても、ピエゾ素子Ｐｚの充電電荷量を所望の値になるように制御することにより、ヒステリシス特性を低減することができる。
【００３２】
（第１実施形態のピエゾ素子駆動装置の具体的な回路構成）
また、図２は、第１実施形態のピエゾ素子駆動装置１の具体的な回路構成を示す図であり、図１に示すピエゾ素子駆動装置１の指令信号生成回路１０と、レギュレータ回路１１と、電荷量フィードバック回路３１、をより具体的な回路で示した図である。なお、ピエゾ素子駆動装置１の回路内に示す極性（＋または−）の符号は、ピエゾ駆動電源部２０からピエゾ素子Ｐｚに流れる電流Ｉｓが、図示する方向（ノードＢ側からノードＡ側）に流れる場合の各部の信号の極性を示している。
【００３３】
図２に示すピエゾ素子駆動装置１において、指令信号生成回路１０は、オペアンプ（演算増幅器）ＩＣ１と、オペアンプＩＣ１の−側入力端子に一端が接続され他端に指令入力Ｖｉｎが印加される抵抗Ｒ３と、オペアンプＩＣ１の−入力端子と出力端子との間に接続される抵抗Ｒ４と、で構成される。また、オペアンプＩＣ１の＋側入力端子は回路グランドＧに接続される。この指令信号生成回路１０には、ピエゾ素子Ｐｚの変位量を指示する電圧信号が、指令入力Ｖｉｎとして抵抗Ｒ３を介して入力される。指令信号生成回路１０は反転増幅回路であり、この指令信号生成回路１０は、抵抗Ｒ３を介して入力される指令入力Ｖｉｎを反転増幅（信号の極性を反転して増幅）し、指令信号Ｖｒｅｆとして出力する。なお、図２に示す例では、指令信号Ｖｒｅｆが−極性の信号となる。
【００３４】
また、レギュレータ回路１１は、オペアンプ（演算増幅器）ＩＣ２と、オペアンプＩＣ２の−側入力端子に一端が接続され他端に指令信号Ｖｒｅｆが印加される抵抗Ｒ１１と、オペアンプＩＣ２の−側入力端子に一端が接続され他端がコンデンサＣ１１の一端に接続される抵抗Ｒ１４と、抵抗Ｒ１４の他端に一端が接続され他端がオペアンプＩＣ２の出力端子に接続されるコンデンサＣ１１と、オペアンプＩＣ２の−側入力端子に一端が接続され他端に電荷量フィードバック信号Ｑｆｂｋが印加される抵抗Ｒ１２と、で構成される。なお、オペアンプＩＣ２の＋側入力端子は、回路グラウンドＧに接続される。
このレギュレータ回路１１は、ＰＩ（比例・積分）回路を構成する。このレギュレータ回路１１は、指令信号Ｖｒｅｆ（−極性の信号）と、電荷量フィードバック信号Ｑｆｂｋ（＋極性の信号）とをノードＮ１１において加算し、その誤差信号を求め、この誤差信号に対して比例動作と積分動作を行い、この比例動作と積分動作により電圧指令信号Ｖｄを生成して出力する。
【００３５】
ピエゾ駆動電源部２０は、ＰＷＭ制御部２０Ａと、トランジスタＴｒ１〜Ｔｒ４で構成されるブリッジ回路と、平滑回路２１と、を有している。なお、ピエゾ駆動電源部２０の構成については、図１において既に説明したので、重複する説明は省略する。
【００３６】
また、ピエゾ素子Ｐｚに直列に接続されたコンデンサＣ１の両端には、抵抗Ｒ１と抵抗Ｒ２とでなる抵抗分圧回路が電圧検出回路４として接続される。この電圧検出回路４において、抵抗Ｒ１の一端がコンデンサＣ１の一端（ノードＡ）に接続され、抵抗Ｒ１の他端が抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端がコンデンサＣ１の他端（コンデンサＣ１とピエゾ素子Ｐｚの接続点）に接続される。そして、分圧抵抗Ｒ２の両端に発生する電圧が電圧検出信号Ｖｑとして電荷量フィードバック回路３１に入力される。
【００３７】
電荷量フィードバック回路３１は、差動増幅回路３２と反転増幅回路３３とで構成される。
差動増幅回路３２は、二つの入力電圧の電位差だけを増幅する回路であり、具体的には、コンデンサＣ１に並列に接続された電圧検出回路４内の分圧抵抗Ｒ２の両端に発生する電圧（電圧検出信号）Ｖｑを増幅して出力する。この差動増幅回路３２においては、抵抗Ｒ３１の一端がオペアンプＩＣ３の−側入力端子に接続され、抵抗Ｒ３１の他端が抵抗Ｒ２の一端（抵抗Ｒ２とコンデンサＣ１の接続点）に接続される。また、抵抗Ｒ３２の一端がオペアンプＩＣ３の＋側入力端子に接続され、抵抗Ｒ３２の他端が抵抗Ｒ２の他端（抵抗Ｒ１と抵抗Ｒ２の接続点）に接続される。また、オペアンプＩＣ３の＋側入力端子に抵抗Ｒ３３の一端が接続されるとともに、抵抗Ｒ３３の他端が回路グランドＧに接続される。また、オペアンプＩＣ３の−側入力端子と出力端子の間に抵抗Ｒ３４が接続される。
【００３８】
また、反転増幅回路３３は、差動増幅回路３２から出力される信号Ｖｑ’を反転増幅して、電荷量フィードバック信号Ｑｆｂｋを生成する回路である。この反転増幅回路３３において、オペアンプＩＣ４の−側入力端子と出力端子との間に抵抗Ｒ３６が接続され、オペアンプＩＣ４の−側入力端子に抵抗Ｒ３５の一端が接続され、抵抗Ｒ３５の他端は、オペアンプＩＣ３の出力端子に接続される。
【００３９】
上記構成の電荷量フィードバック回路３１は、分圧抵抗Ｒ２の両端に発生する電圧検出信号Ｖｑを差動増幅回路３２により検出し、この差動増幅回路３２により検出された信号Ｖｑ’を反転増幅回路３３により反転増幅して、電荷量フィードバック信号Ｑｆｂｋとして出力する。この電荷量フィードバック信号Ｑｆｂｋは、レギュレータ回路１１の加算点（ノードＮ１１）に抵抗Ｒ１２を介して入力される。
【００４０】
ここで、コンデンサＣ１の両端に発生する電圧をＶｃ１とすると、電圧検出回路４の分圧抵抗Ｒ２の出力電圧（電圧検出信号）Ｖｑは、
【００４１】
Ｖｑ＝（Ｒ２／（Ｒ１＋Ｒ２））×Ｖｃ１、
となる。
【００４２】
そして、分圧抵抗Ｒ２により検出される電圧検出信号Ｖｑは、電荷量フィードバック回路３１内の差動増幅回路３２により増幅されて、出力電圧Ｖｑ’として出力される。この差動増幅回路３２の出力電圧Ｖｑ’は、抵抗Ｒ３１の抵抗値と抵抗Ｒ３２の抵抗値が等しく、また、抵抗Ｒ３３の抵抗値と抵抗Ｒ３４の抵抗値が等しい場合に、
【００４３】
Ｖｑ’＝−（Ｒ３４／Ｒ３１）×Ｖｑ、
となる。なお、図２に示す例では、差動増幅回路３２の出力電圧Ｖｑ’が、−極性の信号となる。
【００４４】
この差動増幅回路３２の出力電圧Ｖｑ’は、反転増幅回路３３に入力され、反転増幅回路３３は、差動増幅回路３２の出力電圧Ｖｑ’を反転増幅し、電荷量フィードバック信号Ｑｆｂｋを生成する。
この電荷量フィードバック信号Ｑｆｂｋは、
Ｑｆｂｋ＝＋（Ｒ３６／Ｒ３５）×（Ｒ３４／Ｒ３１）×Ｖｑ、
となる。なお、図２に示す例では、この電荷量フィードバック信号Ｑｆｂｋが、＋極性の信号となる。
【００４５】
以上説明したように、ピエゾ素子駆動装置１は、電圧検出回路４内の分圧抵抗Ｒ２で検出されたコンデンサＣ１の電圧検出信号Ｖｑを基に電荷量フィードバック信号Ｑｆｂｋを生成し、制御部３によりコンデンサＣ１の電圧Ｖｃ１を制御することにより、ピエゾ素子Ｐｚの電荷量を制御する。これにより、ピエゾ素子駆動装置１は、ピエゾ素子Ｐｚの充電電荷量を指令入力Ｖｉｎに応じて制御することができる。このため、ピエゾ素子Ｐｚのヒステリシス特性により静電容量が変化する場合においても、ピエゾ素子Ｐｚの充電電荷量が、入力指令Ｖｉｎに応じた値になるように制御することができるので、ピエゾ素子Ｐｚのヒステリシス特性を低減することができる。
【００４６】
図３は、本実施形態のピエゾ素子駆動装置１におけるヒステリシス特性の低減効果を示す図である。図３（Ａ）は、一般的な駆動方法の場合、すなわちピエゾ素子Ｐｚに単に電圧を印加する場合（図９（Ａ）を参照）のヒステリシス特性を示し、図３（Ｂ）は、本実施形態のピエゾ素子駆動装置１を用いた場合のヒステリシス特性を示している。
図３（Ａ）に示す一般的な駆動方法の場合は、ピエゾ素子Ｐｚの印加電圧（横軸）の変化に対して、変位量（縦軸）が大幅なヒステリシス特性を示しており、ヒステリシス幅が最大で１５％程、生じている。
これに対して、図３（Ｂ）に示す本実施形態のピエゾ素子駆動装置１の場合は、ピエゾ素子Ｐｚの指令入力Ｖｉｎ（横軸）の変化に対して、変位量（縦軸）のヒステリシス特性が大幅に低減されており、ヒステリシス幅が最大で６％程である。このように、本実施形態のピエゾ素子駆動装置１を用いることにより、ピエゾ素子Ｐｚを駆動する際のヒステリシス特性を大幅に低減することができる。
【００４７】
［第２実施形態］
図４は、本発明の第２実施形態に係わるピエゾ素子駆動装置路の構成を示すブロック図である。
この第２実施形態のピエゾ素子駆動装置１Ａは、電荷量フィードバック回路３１に加えて、ピエゾ素子Ｐｚに流れる電流を検出する電流フィードバック回路４１を新たに設けて構成されている。このように、電流フィードバックループと電荷量フィードバックープを併用することにより、ピエゾ素子Ｐｚに流れる電流が安定に制御され、その結果、ピエゾ素子Ｐｚを駆動する際の応答性を高める（例えば、オーバーシュートを抑制する）ことができる。
【００４８】
この図４に示すピエゾ素子駆動装置１Ａは、図１に示すピエゾ素子駆動装置１と比較して、新たに、電流検出抵抗Ｒｓと電流フィードバック回路４１とを追加した点が構成上で異なる。他の構成は、図１に示すピエゾ素子駆動装置１と同様である。このため、同一の構成部分には同一の符号を付し、重複する説明は省略する。
【００４９】
この図４に示すピエゾ素子駆動装置１Ａは、図１に示すピエゾ素子駆動装置１と同様に、ホスト側（外部）からピエゾ素子Ｐｚの変位量に応じた指令入力Ｖｉｎが入力され、ピエゾ素子Ｐｚが、指令入力Ｖｉｎ（より正確には指令入力Ｖｉｎから生成される指令信号Ｖｒｅｆ）に応じて長さが変化するように構成されている。
【００５０】
このピエゾ素子駆動装置１Ａにおいて、電流検出抵抗Ｒｓは、ピエゾ素子Ｐｚ（およびコンデンサＣ１）に流れる電流Ｉｓを検出するための抵抗である。この電流検出抵抗Ｒｓの両端に発生する電圧（電流検出信号）Ｖｉｓは、電流フィードバック回路４１に入力される。電流フィードバック回路４１は、電流検出信号Ｖｉｓを基に電流フィードバック信号Ｉｆｂｋを生成する。この電流フィードバック信号Ｉｆｂｋはレギュレータ回路１１に入力され、レギュレータ回路１１内の抵抗Ｒ１３を介して加算点（ノードＮ１１）に入力される。
【００５１】
上記構成のピエゾ素子駆動装置１は、電流フィードバック回路４１と電荷量フィードバック回路３１の２つのフィードバックループを有している。このうち、電流フィードバック回路４１は、指令信号Ｖｒｅｆに応じてピエゾ素子Ｐｚに流れる電流を直接に制御する電流ループであり、ピエゾ素子Ｐｚに流れる電流Ｉｓを制御対象とするため高速に応答するループである。一方、電荷量フィードバック回路３１は、ピエゾ素子Ｐｚに流れる電流によりコンデンサＣ１に充電される電荷量（電流Ｉｓの時間積分量）を制御するフィードバックループであり、電流フィードバックループよりも応答が遅れ、電流フィードバックループのアウターループ（電流フィードバックループよりも応答が遅い意味でのアウターループ）として作用するループである。
【００５２】
すなわち、ピエゾ素子駆動装置１は、指令入力Ｖｉｎ（より正確には指令信号Ｖｒｅｆ）の変化に応じて、最初に電流フィードバックループが作用してピエゾ素子Ｐｚに流れる電流が制御され、それに遅れて、ピエゾ素子Ｐｚ（より正確にはコンデンサＣ１）に蓄積される電荷量が制御されるものである。このように、電流フィードバックループと電荷量フィードバックープを併用することにより、ピエゾ素子Ｐｚに流れる電流を安定に制御することができ、ピエゾ素子Ｐｚに過大な電流が流れることや、ピエゾ素子Ｐｚに流れる電流が大きく変動（例えば、過大なオーバーシュートが発生）することを抑制することができる。その結果として、ピエゾ素子Ｐｚの電荷量の制御が、高速かつ安定に行われることになる。
【００５３】
また、図５は、第２実施形態のピエゾ素子駆動装置１Ａの回路構成を示す図であり、図４に示すピエゾ素子駆動装置１内の指令信号生成回路１０と、レギュレータ回路１１と、電荷量フィードバック回路３１と、電流フィードバック回路４１のより具体的な回路構成を示す図である。なお、ピエゾ素子駆動装置１Ａの回路内に示す極性（＋または−）の符号は、ピエゾ駆動電源部２０からピエゾ素子Ｐｚに流れる電流Ｉｓが、図示する方向（ノードＢ側からノードＡ側）に向かって流れる場合の各部の信号の極性を示している。
以下、図２に示す第１実施形態のピエゾ素子駆動装置１と、構成上で異なる部分についてのみ説明し、重複する説明は省略する。
【００５４】
図５に示すピエゾ素子駆動装置１において、レギュレータ回路１１は、ＰＩ（比例・積分）回路を構成する。このレギュレータ回路１１は、指令信号Ｖｒｅｆ（−極性の信号）に対して、電流フィードバック信号Ｉｆｂｋ（＋極性の信号）と電荷量フィードバック信号Ｑｆｂｋ（＋極性の信号）とを加算し、その誤差信号を求め、この誤差信号に対して比例動作と積分動作を行い、この比例動作と積分動作により電圧指令信号Ｖｄを生成して出力する。
【００５５】
また、電流フィードバック回路４１は、差動増幅回路４２と反転増幅回路４３とで構成される。
差動増幅回路４２は、二つの入力電圧の電位差だけを増幅する回路であり、具体的には、ピエゾ素子Ｐｚに流れる電流Ｉｓを検出する抵抗Ｒｓの両端に発生する電圧（電流検出信号）Ｖｉｓを増幅して出力する。この差動増幅回路３２においては、抵抗Ｒ４１の一端がオペアンプＩＣ５の−側入力端子に接続され、抵抗Ｒ４１の他端が抵抗Ｒｓの一端（ピエゾ駆動電源部２０と抵抗Ｒｓの接続点）に接続される。また、抵抗Ｒ４２の一端がオペアンプＩＣ５の＋側入力端子に接続され、抵抗Ｒ４２の他端がピエゾ素子Ｐｚの一端（抵抗Ｒｓとピエゾ素子Ｐｚの接続点）に接続される。また、オペアンプＩＣ５の＋側入力端子に抵抗Ｒ４３の一端が接続されるとともに、抵抗Ｒ４３の他端が回路グランドＧに接続される。また、オペアンプＩＣ５の−側入力端子と出力端子の間に抵抗Ｒ３４が接続される。
【００５６】
また、反転増幅回路４３は、差動増幅回路４２から出力される信号を反転増幅して、電流フィードバック信号Ｉｆｂｋを生成する回路である。この反転増幅回路４３において、オペアンプＩＣ６の−側入力端子と出力端子との間に抵抗Ｒ４６が接続され、オペアンプＩＣ６の−側入力端子に抵抗Ｒ４５の一端が接続され、抵抗Ｒ４５の他端は、オペアンプＩＣ５の出力端子に接続される。また、オペアンプＩＣ６の＋側入力端子は、回路グランドＧに接続される。
【００５７】
上記構成の電流フィードバック回路４１は、電流検出抵抗Ｒｓの両端に発生する電圧（電流検出信号）Ｖｉｓを差動増幅回路４２により検出し、この差動増幅回路４２により検出された信号を極性反転して、電流フィードバック信号Ｉｆｂｋとして出力する。この電流フィードバック信号Ｉｆｂｋは、レギュレータ回路１１の加算点（ノードＮ１１）に抵抗Ｒ１３を介して入力される。
【００５８】
ここで、電流検出抵抗Ｒｓの両端の両端に発生する電圧（電流検出信号）Ｖｉｓは、ピエゾ素子Ｐｚに流れる電流をＩｓとすると、
Ｖｉｓ＝Ｒｓ×Ｉｓ、
となる。
【００５９】
そして、電流検出抵抗Ｒｓにより検出される電圧（電流検出信号）Ｖｉｓは、電流フィードバック回路４１内の差動増幅回路４２により増幅されて、出力電圧Ｖｉｓ’として出力される。この差動増幅回路４２の出力電圧Ｖｉｓ’は、抵抗Ｒ４１の抵抗値と抵抗Ｒ４２の抵抗値が等しく、また、抵抗Ｒ４３の抵抗値と抵抗Ｒ４４の抵抗値が等しい場合に、
Ｖｉｓ’＝−（Ｒ４４／Ｒ４１）×Ｖｉｓ、
となる。なお、図５に示す例では、差動増幅回路４２の出力電圧Ｖｉｓ’が、−極性の信号となる。
【００６０】
この差動増幅回路４２の出力電圧Ｖｉｓ’は、反転増幅回路４３に入力され、反転増幅回路４３は、差動増幅回路４２の出力電圧Ｖｉｓ’を反転増幅し、電流フィードバック信号Ｉｆｂｋを生成する。
この電流フィードバック信号Ｉｆｂｋは、
Ｉｆｂｋ＝＋（Ｒ４６／Ｒ４５）×（Ｒ４４／Ｒ４１）×Ｖｉｓ、
となる。なお、図５に示す例では、電流フィードバック信号Ｉｆｂｋが、＋極性の信号となる。
【００６１】
また、図６は、図５に示すピエゾ素子駆動装置１Ａにおける各部の波形の例を示す図である。図６に示す波形は、横方向に時間ｔの経過を示し、縦方向に、指令入力Ｖｉｎと、ピエゾ素子Ｐｚに流れる電流Ｉｓと、コンデンサＣ１の充電電圧Ｖｃ１と、電荷量フィードバック信号Ｑｆｂｋの波形を並べて示したものである。なお、図（Ｃ）に示すように、コンデンサＣ１の充電電圧Ｖｃ１として、負極性の電圧が印加されるものとしている。すなわち、ノードＡ側が＋電位となり、ノードＢ側が−電位になるように充電される。
【００６２】
そして、図６（Ａ）に示すように、外部から入力される指令入力Ｖｉｎが、時刻ｔ０においてステップ状に立ち上がる。これにより、図６（Ｂ）に示すように、時刻ｔ０以降、ピエゾ駆動電源部２０からピエゾ素子ＰｚおよびコンデンサＣ１に電流Ｉｓが流れる。そして、図６（Ｃ）に示すように、時刻ｔ０以降、コンデンサＣ１の充電電圧Ｖｃ１が、滑らかに立ち上がる（より正確には−側に滑らかに降下する）。なお、コンデンサＣ１の充電電圧Ｖｃ１の波形は、結果として、コンデンサＣ１の充電電荷量の波形を示すものであり、また、ピエゾ素子Ｐｚの充電電荷量を示す波形でもある。
【００６３】
そして、図６（Ｄ）に示すように、時刻ｔ０以降、電荷量フィードバック信号Ｑｆｂｋが、コンデンサＣ１の充電電圧Ｖｃ１の立ち上がりに応じて滑らかに立ち上がる。その後、時刻ｔ１において、指令入力Ｖｉｎに対して、コンデンサＣ１の充電電圧Ｖｃ１が目標値に到達すると、ピエゾ素子Ｐｚに流れる電流Ｉｓがほぼ０（ゼロ）となり、コンデンサＣ１への充電動作、すなわちピエゾ素子Ｐｚへの電荷の充電動作（変位動作）が完了する。
【００６４】
このように、第２実施形態のピエゾ素子駆動装置１Ａは、電荷量フィードバック回路３１と電荷量フィードバック回路３１を併用することにより、指令入力Ｖｉｎがステップ状に立ち上がる場合においても、コンデンサＣ１の電圧Ｖｃの波形にオーバーシュートやアンダーシュートを発生させることなく滑らかに立ち上げることができる。従って、ピエゾ素子Ｐｚへの電荷の充電が滑らかに行われることになる。
【００６５】
［第３実施形態］
図７は、本発明の第３実施形態に係わるピエゾ素子駆動装置路の構成を示すブロック図である。
【００６６】
この図７に示すピエゾ素子駆動装置１Ｂは、図４に示すピエゾ素子駆動装置１Ａと比較して、図４に示すピエゾ素子駆動装置１Ａ内のコンデンサＣ１（ピエゾ素子Ｐｚに直列に接続されるコンデンサＣ１）と電圧検出回路４とを省略し、また、電荷量フィードバック回路３１の代わりに、電荷量演算回路５１を設けた点が構成上で異なる。
【００６７】
この電荷量演算回路５１は、ピエゾ素子Ｐｚに流れる電流Ｉｓの検出信号を時間積分することにより、仮想的にコンデンサＣ１があるとして、この仮想コンデンサＣ１の充電電荷量を算出するとともに、この算出された充電電荷量を基に、電荷量フィードバック信号Ｑｆｂｋを生成するものである。他の回路部分の構成と動作は、図４に示すピエゾ素子駆動装置１Ａと同様である。
【００６８】
上述したように、第１本実施形態のピエゾ素子駆動装置１および第２本実施形態のピエゾ素子駆動装置１Ａでは、コンデンサＣ１がピエゾ素子Ｐｚに直列に接続されている。そして、ピエゾ素子ＰｚとコンデンサＣ１の直列回路（ノードＡとノードＢとの間）に電圧Ｖ１が印加された場合に、容量Ｃ０のピエゾ素子Ｐｚに印加される電圧Ｖｐｚは、直列に接続されたコンデンサＣ１との分圧になるため、
Ｖｐｚ＝（Ｃ１／（Ｃ０＋Ｃ１））×Ｖ１、
となる。
【００６９】
従って、ピエゾ素子Ｐｚをフルストローク駆動するために必要なフルストローク電圧がＶｍａｘであるとすると、ピエゾ駆動電源部２０から出力することが必要な電圧Ｖ１は、
Ｖ１＝（１＋Ｃ０／Ｃ１）×Ｖｍａｘ、
となる。
【００７０】
仮に、ピエゾ素子Ｐｚの静電容量Ｃ０と同じ静電容量のコンデンサＣ１を、ピエゾ素子Ｐｚに直列に接続したとしても、ピエゾ駆動電源部２０から出力することが必要な電圧Ｖ１は、フルストローク電圧Ｖｍａｘの２倍の電圧が必要となる。このピエゾ駆動電源部２０から出力することが必要な電圧Ｖ１を低く抑えるためには、十分大きな静電容量のコンデンサＣ１を準備する必要がある。ピエゾ素子Ｐｚの静電容量が数十μＦと大きく、かつ１００Ｖを超える使用電圧が必要な用途においては、高耐電圧かつ大容量のコンデンサＣ１として、電解コンデンサか、もしくはフィルムコンデンサが選定対象となるが、液漏れやコンデンサの寿命を考慮するとフィルムコンデンサを使用することが必要になる。しかしながら、フィルムコンデンサは同じ静電容量の他の種類のコンデンサと比較してその体積が大きく、フィルムコンデンサを使用する場合は、このフィルムコンデンサが基板に占める面積が大きくなり、または、ピエゾ駆動電源部に占める体積が大きくなり、ピエゾ素子駆動装置の小型化を阻む大きな要因となる。
【００７１】
ところで、第１および第２実施形態のピエゾ素子駆動装置は、ピエゾ素子Ｐｚの電荷量と同じ電荷量が充電されるコンデンサＣ１の充電電圧を、このコンデンサＣ１に並列に接続された抵抗Ｒ１とＲ２の分圧抵抗Ｒ２により検出して電圧検出信号Ｖｑを発生させ、この電圧検出信号Ｖｑを基に電荷量フィードバック回路３１により電荷量フィードバック信号Ｑｆｂｋを生成している。
【００７２】
ここで、ピエゾ素子ＰｚおよびコンデンサＣ１に流れる電流をＩｓとすると、コンデンサＣ１に充電される電荷Ｑｃ１と、ピエゾ素子Ｐｚに充電される電荷Ｑｐｚとは、ピエゾ素子Ｐｚに流れる電流Ｉｓを時間積分することにより算出することができる。すなわち、コンデンサＣ１に充電される電荷Ｑｃ１と、ピエゾ素子Ｐｚに充電される電荷Ｑｐｚは、
Ｑｃ１＝Ｑｐｚ＝∫Ｉｓｄｔ、
により算出することができる。
【００７３】
すなわち、コンデンサＣ１に充電される電荷Ｑｃ１と、ピエゾ素子Ｐｚに充電される電荷Ｑｐｚとは、ピエゾ素子Ｐｚに流れる電流Ｉｓを時間積分することにより算出することができる。このため、ピエゾ素子Ｐｚに充電される電荷量は、ピエゾ素子Ｐｚに直列接続したコンデンサＣ１を使用せずに、ピエゾ素子Ｐｚに流れる電流Ｉｓを時間積分して合成すれば良いことになる。このために、第３の実施形態のピエゾ素子駆動装置１Ｂでは、コンデンサＣ１に代えて、電荷量演算回路５１を設けており、この電荷量演算回路５１により、ピエゾ素子Ｐｚに充電される電荷量を演算することにより、電荷量フィードバック信号Ｑｆｂｋを生成している。
【００７４】
このように、ピエゾ素子駆動装置１Ｂでは、ピエゾ素子ＰｚにコンデンサＣ１を接続するのではなく、ピエゾ素子Ｐｚに流れる電流Ｉｓを時間積分することによりピエゾ素子Ｐｚに蓄積される電荷量を算出する。これにより、ピエゾ素子Ｐｚに直列にコンデンサＣ１を接続してその電圧を分圧して検出する場合と同様にしてピエゾ素子Ｐｚに蓄積される電荷量を検出することができる。
これにより、ピエゾ素子駆動装置１Ｂでは、大容量のフィルムコンデンサＣ１が不要になるとともに、ピエゾ駆動電源部２０の出力電圧Ｖ１がピエゾ素子Ｐｚにそのまま印加されることになり、ピエゾ駆動電源部２０の出力電圧を低減することができる。このため、ピエゾ素子駆動装置１Ｂにおいて、コストの低減を図ることができるとともに、小型化を図ることができる。
【００７５】
また、図８は、第３実施形態のピエゾ素子駆動装置１Ｂの回路構成を示す図であり、図７に示すピエゾ素子駆動装置１Ｂ内の電荷量演算回路５１のより具体的な回路構成を示す図である。なお、ピエゾ素子駆動装置１Ｂの回路内に示す極性（＋または−）の符号は、ピエゾ駆動電源部２０からピエゾ素子Ｐｚに流れる電流Ｉｓが、図示する方向（ノードＢ側からノードＡ側）に向かって流れる場合の各部の信号の極性を示している。
以下、図８に示すピエゾ素子駆動装置１Ｂにおいて、図５に示す第２実施形態のピエゾ素子駆動装置１Ａと、構成上で異なる部分についてのみ説明し、重複する説明は省略する。
【００７６】
図８に示すピエゾ素子駆動装置１Ｂにおいて、レギュレータ回路１１は、ＰＩ（比例・積分）回路を構成する。このレギュレータ回路１１は、指令信号Ｖｒｅｆ（−極性の信号）に対して、電流フィードバック信号Ｉｆｂｋ（＋極性の信号）と、電荷量演算回路５１から出力される電荷量フィードバック信号Ｑｆｂｋ（＋極性の信号）とを加算し、その誤差信号を求め、この誤差信号に対して比例動作と積分動作を行い、この比例動作と積分動作により電圧指令信号Ｖｄを生成する。
【００７７】
また、電荷量演算回路５１は、積分回路５２と、差動増幅回路５３と、反転増幅回路５４と、で構成される。
積分回路５２は、ピエゾ素子Ｐｚに流れる電流Ｉｓの検出信号を時間積分する回路であり、具体的には、電流フィードバック回路４１内の差動増幅回路４２の出力信号Ｖｉｓ’をコンデンサにより積分する回路である。
この積分回路５２においては、抵抗Ｒ５１の一端がオペアンプＩＣ１１の−側入力端子に接続され、抵抗Ｒ５１の他端が、電流フィードバック回路４１内のオペアンプＩＣ５の出力端子に接続される。また、オペアンプＩＣ１１の＋側入力端子が回路グランドＧに接続される。オペアンプＩＣ１１の出力端子は、コンデンサＣ５１の一端に接続される。このコンデンサＣ５１の他端は抵抗Ｒ５２の一端に接続されるとともに、オペアンプＩＣ１１の−側入力端子に接続される。抵抗Ｒ５２の他端は回路グランドＧに接続される。この積分回路５２においては、入力信号Ｖｉｓ’により抵抗Ｒ５１流れる電流Ｉｂ（＝Ｖｉｓ’／Ｒ５１）をコンデンサＣ５１により積分して、コンデンサＣ５１の両端に電圧Ｖｃ５１を発生させる。
このコンデンサＣ５１の両端の電圧のそれぞれは、オペアンプ１１Ａおよび１１Ｂで構成されるボルテージフォロア回路（インピーダンス変換回路）に入力される。オペアンプＩＣ１１Ａの＋側入力端子は、コンデンサＣ５１の一端およびオペアンプＩＣ１１の出力端子に接続され、−側入力端子は当該オペアンプＩＣ１１Ａの出力端子に接続される。オペアンプＩＣ１１Ｂの＋側入力端子は、コンデンサＣ５１の他端および抵抗Ｒ５２の一端に接続され、−側入力端子は当該オペアンプＩＣ１１Ｂの出力端子に接続される。
これにより、オペアンプＩＣ１１Ａの出力端子と、オペアンプＩＣ１１Ｂの出力端子との間に、コンデンサＣ５１の両端に発生する電圧Ｖｃ５１がそのまま出力される。
【００７８】
差動増幅回路５３は、二つの入力電圧の電位差だけを増幅する回路であり、具体的には、コンデンサＣ５１の両端に発生する電圧Ｖｃ５１を増幅して出力する。この差動増幅回路５３においては、オペアンプＩＣ１２の−側入力端子に抵抗Ｒ５３の一端が接続され、抵抗Ｒ５３の他端がオペアンプＩＣ１１Ａの出力端子に接続される。また、オペアンプＩＣ１２の＋側入力端子に抵抗Ｒ５４の一端が接続され、抵抗Ｒ５４の他端がオペアンプＩＣ１１Ｂの出力端子に接続される。また、オペアンプＩＣ１２の＋側入力端子に抵抗Ｒ５５の一端が接続されるとともに、抵抗Ｒ５５の他端が回路グランドＧに接続される。また、オペアンプＩＣ１２の−側入力端子と出力端子の間に抵抗Ｒ５６が接続される。
【００７９】
また、反転増幅回路５４は、差動増幅回路５３から出力される信号を反転増幅して、電荷量フィードバック信号Ｑｆｂｋを生成する回路である。この反転増幅回路５４において、オペアンプＩＣ１３の−側入力端子と出力端子との間に抵抗Ｒ５８が接続され、オペアンプＩＣ１３の−側入力端子に抵抗Ｒ５７の一端が接続され、抵抗Ｒ５７の他端は、オペアンプＩＣ１２の出力端子に接続される。また、オペアンプＩＣ１３の＋側入力端子は回路グランドＧに接続される。
【００８０】
上記構成の電荷量演算回路５１は、電流フィードバック回路４１内の差動増幅回路４２の出力信号Ｖｉｓ’をコンデンサＣ５１により積分し、このコンデンサＣ５１に発生する電圧Ｖｃ５１を基に、電荷量フィードバック信号Ｑｆｂｋを生成する。
【００８１】
そして、積分回路５２のコンデンサＣ５１に発生する電圧Ｖｃ５１は、
Ｖｃ５１＝∫Ｉｂｄｔ、
となる。ここで、Ｉｂは、Ｉｂ＝Ｖｉｓ’／Ｒ５１、である。
そして、積分回路５２で生成されるコンデンサＣ５１の電圧Ｖｃ５１は、オペアンプＩＣ１１Ａおよび１１Ｂを介して差動増幅回路５３に入力され、コンデンサＣ５１の電圧Ｖｃ５１は、差動増幅回路５３により増幅されて、出力電圧Ｖｑ’として出力される。この差動増幅回路３２の出力電圧Ｖｑ’は、抵抗Ｒ５３の抵抗値と抵抗Ｒ５４の抵抗値が等しく、また、抵抗Ｒ５６の抵抗値と抵抗Ｒ５５の抵抗値が等しい場合に、
【００８２】
Ｖｑ’＝−（Ｒ５６／Ｒ５３）×Ｖｃ５１、
となる。なお、図８に示す例では、差動増幅回路５３の出力電圧Ｖｑ’が、−極性の信号となる。
【００８３】
この差動増幅回路５３の出力電圧Ｖｑ’は、反転増幅回路５４に入力され、反転増幅回路５４は、差動増幅回路５３の出力電圧Ｖｑ’を反転増幅し、電荷量フィードバック信号Ｑｆｂｋを生成する。
この電荷量フィードバック信号Ｑｆｂｋは、
Ｑｆｂｋ＝＋（Ｒ５８／Ｒ５７）×（Ｒ５６／Ｒ５３）×Ｖｃ５１、
となる。なお、図８に示す例では、この電荷量フィードバック信号Ｑｆｂｋが、＋極性の信号となる
【００８４】
このように、電荷量演算回路５１は、ピエゾ素子Ｐｚに流れる電流Ｉｓの検出信号Ｖｉｓ’を時間積分することにより、仮想的にコンデンサＣ１があるとして、この仮想したコンデンサＣ１の充電電荷量（積分回路５２で生成される電圧Ｖｃ５１）を算出するとともに、この算出された充電電荷量（電圧Ｖｃ５１）を基に、電荷量フィードバック信号Ｑｆｂｋを生成することができる。
これにより、第１および第２の実施形態に用いていたコンデンサＣ１を省略することができ、ピエゾ素子駆動装置１Ｂのコストの低減を図ることができるとともに、小型化を図ることができる。
なお、図８のブロック図において、電荷量演算回路５１がＣＰＵ等を用いて充電電荷量を高速演算できるように構成してもよい。この場合、例えば、電流フィードバック回路４１の出力信号Ｖｉｓ’をＡ/Ｄ変換器でアナログ・デジタル変換し、ＣＰＵで演算（積分）処理して電荷量フィードバック信号Ｑｆｂｋを求め、ノードＮ１１に入力させることができる。これによりコンデンサＣ５１を省略することが可能である。
【００８５】
以上、本発明の実施形態について説明したが、本実施形態のピエゾ素子駆動装置１、１Ａおよび１Ｂは、露光装置（例えば、特許文献２を参照）や撮像装置のレンズ駆動装置において、アクチュエータとしてピエゾ素子Ｐｚを用いる場合に好適に使用することができる。なお、このレンズ駆動装置は、例えば、撮像装置のオートフォーカス用のレンズの駆動装置や、手振れ補正用のレンズの駆動装置のことである。
【００８６】
また、レンズの駆動装置において、レンズ位置をエンコーダ等により検出してレンズ位置を制御する場合に、本実施形態のピエゾ素子駆動装置を用いることにより、ピエゾ素子Ｐｚのヒステリシス特性を低減することにより指令入力に対する位置偏差を少なくすることができ、レンズ位置を所望の位置に移動させる際の応答性を改善することができる。
【００８７】
ここで、具体的な例として露光装置の例を挙げると、この露光装置は図９に示すような構成の装置である。この図９に示す露光装置１０１は、光源装置１０２から供給された露光光ＥＬを用い、所定の回路パターンが形成されたレチクルＲを照明し、該照明によって形成される回路パターンの像をレジストなどの感光性材料が塗布されたウエハＷの露光面Ｗａに投影するための装置である。こうした露光装置１０１は、光源装置１０２からの露光光ＥＬでレチクルＲを照明する照明光学系１０３と、レチクルＲを保持するレチクルステージ１０４と、該レチクルＲを介した露光光ＥＬでウエハＷの露光面Ｗａ（感光性材料が塗布されたウエハ表面）を照射する投影光学系１０５と、ウエハＷを保持するウエハステージ１０７とを備えている。
【００８８】
このような構成の露光装置１０１において、投影光学系１０５のレンズ１０６の位置（例えば、Ｚ軸方向の位置）を制御する場合に、ピエゾ素子１１４をアクチュエータとして用いることができる。そして、本実施形態のピエゾ素子駆動装置１、１Ａまたは１Bでピエゾ素子１１４を駆動することにより、ピエゾ素子１１４におけるヒステリシス特性を軽減して、レンズの位置を高い精度で制御することが可能になる。
【００８９】
この図９に示す露光装置１０１では、位置検センサ１１１がレンズ１０６の位置を検出する、位置制御部１１２は、位置検センサ１１１により検出されるレンズ１０６の位置検出信号を基に、レンズ１０６の位置を目標位置に移動させるように、ピエゾ素子駆動装置１１３を介してピエゾ素子１１４を駆動する。この場合に、ピエゾ素子駆動装置１１３として本実施形態のピエゾ素子駆動装置１等を用いることにより、ピエゾ素子Ｐｚのヒステリシス特性が軽減され印加電圧に対する位置偏差が少なくなり、制御系の応答性が改善される。また、レンズ１０６の位置を位置検センサ１１１で検出することなく、レンズ１０６の位置を目標位置に移動させる場合においても、本実施形態のピエゾ素子駆動装置１等を用いることにより、ピエゾ素子Ｐｚのヒステリシス特性が軽減され、レンズ１０６を高い精度で目標位置に移動させることができる。
【００９０】
なお、露光装置１０１ではレンズ１０６の傾きを制御することもあり、この場合においても、本実施形態のピエゾ素子駆動装置１等を用いてピエゾ素子Ｐｚを駆動することにより、レンズ１０６の傾きを高い精度で制御することができる。
【００９１】
また、レチクルＲを保持するレチクルステージ１０４についても、ピエゾ素子１１５をアクチュエータとして用いて、その位置を制御することができる。このレチクルステージ１０４を駆動する場合に、ピエゾ素子１１５を本実施形態のピエゾ素子駆動装置１等により駆動することにより、ピエゾ素子１１５のヒステリシス特性を軽減し、レチクルＲの位置（例えば、Ｘ，Ｙ，Ｚ軸方向の位置）を高い精度で目標位置に移動させることが可能になる。また、ウエハステージ１０７を移動させるアクチュエータにピエゾ素子Ｐｚを使用する場合においても同様である。
このように、露光装置１０１のレンズ１０６の駆動や、レチクルステージ１０４やウエハステージ１０７などのステージの駆動にピエゾ素子Ｐｚを用いる場合に、このピエゾ素子Ｐｚを本実施形態のピエゾ素子駆動装置１、１Ａまたは１Bを用いて駆動することにより、ピエゾ素子Ｐｚのヒステリシス特性が軽減され、レンズやステージを高い精度で目標位置に移動させることができる。
【００９２】
なおここで、本発明と上記実施形態の対応について補足して説明しておく。上記実施形態において、本発明における電歪素子駆動装置は、ピエゾ素子駆動装置１、ピエゾ素子駆動装置１Ａ、またはピエゾ素子駆動装置１Ｂが対応し、本発明における電歪素子は、ピエゾ素子Ｐｚが相当する、また、本発明における電歪素子駆動電源部は、ピエゾ駆動電源部２０が対応し、本発明における制御部は、制御部３が対応する。また、本発明における充電電荷量検出部は、電圧検出回路４が対応し、この電圧検出回路４は、コンデンサＣ１の充電電圧を検出することによりピエゾ素子Ｐｚの充電電荷量を間接的に検出する。また、本発明における電圧制御回路は、レギュレータ回路１１が対応する。
また、本発明における電流検出回路は、電流検出抵抗Ｒｓが対応する。また、本発明における指令信号は、外部入力される指令入力Ｖｉｎ（より正確には、指令入力Ｖｉｎの電圧信号を極性反転させてバッファした指令信号Ｖｒｅｆ）が対応する。また、本発明における電荷量フィードバック信号は、電荷量フィードバック信号Ｑｆｂｋが対応し、本発明における電流フィードバック信号は、電流フィードバック信号Ｉｆｂｋが対応する。
【００９３】
（１）そして、上記実施形態において、ピエゾ素子駆動装置１は、ピエゾ素子Ｐｚに印加する直流電圧を出力するとともにその出力電圧の大きさを可変に制御できるピエゾ駆動電源部２０と、ピエゾ駆動電源部２０により充電されるピエゾ素子Ｐｚの充電電荷量を検出する電圧検出回路４と、外部入力される指令入力Ｖｉｎと、電圧検出回路４により検出されたピエゾ素子Ｐｚの充電電荷量の検出信号Ｖｑとを用いて、ピエゾ素子Ｐｚの充電電荷量が指令入力Ｖｉｎに応じた値に設定されるようにピエゾ駆動電源部２０を制御する制御部３と、を備え、制御部３は、外部入力される指令入力Ｖｉｎに応じた電荷量でピエゾ素子Ｐｚを充電させることにより、当該ピエゾ素子Ｐｚの変位量を制御する。
このような構成のピエゾ素子駆動装置１では、ホスト側（外部）から入力された指令入力Ｖｉｎに応じてピエゾ素子Ｐｚの変位量を制御する。このピエゾ素子駆動装置１は、ピエゾ素子Ｐｚに直流電圧を印加して変位させる際に、ピエゾ素子Ｐｚの充電電荷量を検出し、この充電電荷量の検出信号（電荷量フィードバック信号Ｑｆｂｋ））と指令入力Ｖｉｎとを比較し、ピエゾ素子Ｐｚの充電電荷量が指令入力Ｖｉｎに応じた値に設定されるように制御する。
これにより、ピエゾ素子駆動装置１は、ピエゾ素子Ｐｚのヒステリシス特性によりこのピエゾ素子Ｐｚの静電容量が変化する場合においても、ピエゾ素子Ｐｚの充電電荷量を制御することができ、ピエゾ素子Ｐｚのヒステリシス特性を低減することができる。
【００９４】
（２）また、上記実施形態において、ピエゾ素子駆動装置１は、ピエゾ素子Ｐｚには該ピエゾ素子Ｐｚと直列にコンデンサＣ１が接続され、ピエゾ駆動電源部２０は、コンデンサＣ１を介してピエゾ素子Ｐｚを充電し、電圧検出回路４は、コンデンサＣ１の充電電圧を検出することによりピエゾ素子Ｐｚ充電電荷量を検出し、制御部３は、外部入力される指令入力Ｖｉｎに応じた電圧でコンデンサＣ１を充電させることにより、ピエゾ素子Ｐｚの充電電荷量を制御する。
このような構成のピエゾ素子駆動装置１では、ピエゾ素子Ｐｚには直列にコンデンサＣ１が接続される。ピエゾ駆動電源部２０は、コンデンサＣ１を介してピエゾ素子Ｐｚを充電し、電圧検出回路４は、コンデンサＣ１の充電電圧を検出することによりピエゾ素子Ｐｚの充電電荷量を間接的に検出する。すなわち、コンデンサＣ１の充電電荷量は、コンデンサＣ１の充電電圧により決定され、また、このコンデンサＣ１の充電電荷量とピエゾ素子Ｐｚの充電電荷量とは同じであるため、コンデンサＣ１の充電電圧を検出することによりピエゾ素子Ｐｚの充電電荷量を検出することができる。制御部３は、外部入力される指令入力Ｖｉｎに応じた電圧でコンデンサを充電させることにより、ピエゾ素子Ｐｚの充電電荷量を制御する。
これにより、ピエゾ素子駆動装置１は、ピエゾ素子Ｐｚに直列に接続されたコンデンサＣ１の充電電圧を制御することにより、ピエゾ素子Ｐｚの充電電荷量を所望の値になるように制御することができる。このため、ピエゾ素子Ｐｚのヒステリシス特性によりこのピエゾ素子Ｐｚの静電容量が変化する場合においても、ピエゾ素子Ｐｚの充電電荷量を所望の値になるように制御できる。このため、ピエゾ素子Ｐｚのヒステリシス特性を低減することができる。
【００９５】
（３）また、上記実施形態において、ピエゾ素子駆動装置１は、コンデンサＣ１の充電電圧を検出する電圧検出回路４と、電圧検出回路４により検出されるコンデンサＣ１の充電電圧の検出信号Ｖｑを用いて、ピエゾ素子Ｐｚの充電電荷量のフィードバック信号Ｑｆｂｋを生成する電荷量フィードバック回路３１と、指令入力Ｖｉｎと電荷量フィードバック信号Ｑｆｂｋとを用いて、指令入力Ｖｉｎと電荷量フィードバック信号Ｑｆｂｋとが所定の状態となるようにピエゾ駆動電源部２０の出力電圧を制御するレギュレータ回路１１と、を備える。
このような構成のピエゾ素子駆動装置１では、コンデンサＣ１の充電電圧を検出し、この検出信号Ｖｑを基に電荷量フィードバック信号Ｑｆｂｋを生成する。そして、レギュレータ回路１１は、指令入力Ｖｉｎと電荷量フィードバック信号Ｑｆｂｋとを比較し、指令入力Ｖｉｎと電荷量フィードバック信号Ｑｆｂｋとが一致するようにピエゾ駆動電源部２０の出力電圧Ｖ１を制御する。
これにより、ピエゾ素子駆動装置１は、外部入力される指令入力Ｖｉｎと、ピエゾ素子Ｐｚの充電電荷量のフィードバック信号Ｑｆｂｋとが一致するように、ピエゾ駆動電源部２０を制御することができる。このため、ピエゾ素子駆動装置１は、指令入力Ｖｉｎに応じて、ピエゾ素子Ｐｚの充電電荷量を制御することができる。
【００９６】
（４）また、上記実施形態において、ピエゾ素子駆動装置１Ａは、ピエゾ素子Ｐｚに流れる電流Ｉｓを検出する電流検出抵抗Ｒｓと、電流検出抵抗Ｒｓにより検出される電流検出信号Ｖｉｓを用いて電流フィードバック信号Ｉｆｂｋを生成する電流フィードバック回路４１と、をさらに備え、レギュレータ回路１１は、電荷量フィードバック信号Ｑｆｂｋおよび電流フィードバック信号Ｉｆｂｋの２つの信号をフィードバック信号とし、この２つのフィードバック信号と指令入力Ｖｉｎとの差分を用いてピエゾ駆動電源部２０の出力電圧を制御する。
このような構成のピエゾ素子駆動装置１Ａでは、ピエゾ素子Ｐｚの充電電荷量のフィードバック回路３１に加えて、さらに、ピエゾ素子Ｐｚに流れる電流Ｉｓのフィードバック回路４１を設ける。
これにより、ピエゾ素子駆動装置１Ａは、ピエゾ素子Ｐｚに流れる電流を制御することができ、ピエゾ素子Ｐｚへ電荷を充電する際の応答性を高めることができる。
【００９７】
（５）また、上記実施形態において、電圧検出回路４は、コンデンサＣ１に並列に接続される抵抗分圧回路（抵抗Ｒ１と抵抗Ｒ２）を有し、電荷量フィードバック回路３１は、抵抗分圧回路内に含まれる１の抵抗Ｒ２の両端の電圧を検出する差動増幅回路３２を備え、電流検出回路は、ピエゾ素子Ｐｚとピエゾ駆動電源部２０との間に挿入された電流検出抵抗Ｒｓを用いて構成され、電流フィードバック回路４１は、電流検出抵抗Ｒｓの両端の電圧Ｖｉｓを検出する差動増幅回路４２を備え、レギュレータ回路１１は、比例積分回路で構成される。
このような構成のピエゾ素子駆動装置１または１Ａでは、コンデンサＣ１の充電電圧を分圧抵抗Ｒ２と差動増幅回路３２とを用いて容易に検出することができる。また、ピエゾ素子Ｐｚに流れる電流Ｉｓを、電流検出抵抗Ｒｓと差動増幅回路４２とを用いて容易に検出することができる。また、レギュレータ回路１１を、ＰＩ（比例・積分）回路で構成することにより、ピエゾ素子Ｐｚの充電電荷量（より正確にはコンデンサＣ１の充電電圧）を、指令入力Ｖｉｎに対して定常偏差を生じることなく正確に制御することができる。また、比例要素（抵抗Ｒ１４）の定数および積分要素（コンデンサＣ１１）の定数は、回路系およびアクチュエータ機構系の伝達関数に応じて所望の値に設定することができ、ピエゾ素子Ｐｚを安定して駆動することができる。
【００９８】
（６）また、上記実施形態において、ピエゾ素子駆動装置１Ｂは、ピエゾ素子Ｐｚに流れる電流Ｉｓを検出する電流検出抵抗Ｒｓと、電流検出抵抗Ｒｓにより検出される電流検出信号を用いて電流フィードバック信号Ｉｆｂｋを生成する電流フィードバック回路４１と、電流検出抵抗Ｒｓにより検出された電流検出信号を時間積分することによりピエゾ素子Ｐｚの充電電荷量を算出し、この算出された充電電荷量を基にピエゾ素子Ｐｚの電荷量のフィードバック信号Ｑｆｂｋを生成する電荷量演算回路５１と、電荷量演算回路５１により生成された電荷量フィードバック信号Ｑｆｂｋおよび電流フィードバック信号Ｉｆｂｋの２つの信号をフィードバック信号とし、この２つのフィードバック信号と指令入力Ｖｉｎとの差分を用いてピエゾ駆動電源部２０の出力電圧を制御するレギュレータ回路１１と、を備える。
このような構成のピエゾ素子駆動装置１Ｂは、ピエゾ素子ＰｚにコンデンサＣ１を接続するのではなく、ピエゾ素子Ｐｚに流れる電流Ｉｓを時間積分することによりピエゾ素子Ｐｚに蓄積される電荷量を算出する。これにより、ピエゾ素子駆動装置１Ｂでは、ピエゾ素子Ｐｚに直列にコンデンサＣ１を接続してその電圧を分圧して検出する場合と同様にして、ピエゾ素子Ｐｚに蓄積される電荷量を検出することができる。
このため、ピエゾ素子駆動装置１Ｂでは、大容量のフィルムコンデンサＣ１が不要になるとともに、ピエゾ駆動電源部２０の出力電圧Ｖ１がピエゾ素子Ｐｚそのまま印加されるので、ピエゾ駆動電源部２０の出力電圧を低減することができる。このため、ピエゾ素子駆動装置１Ｂにおいて、コストの低減を図ることができるとともに、装置の小型化を図ることができる。
【００９９】
（７）また、上記実施形態において、電歪素子がピエゾ素子である。
これにより、ピエゾ素子駆動装置１、１Ａおよび１Ｂでは、ピエゾ素子Ｐｚのヒステリシス特性によりこのピエゾ素子Ｐｚの静電容量が変化する場合においても、ピエゾ素子Ｐｚの充電電荷量が所望の値になるように制御でき、ピエゾ素子Ｐｚのヒステリシス特性を低減することができる。
【０１００】
（８）また、上記実施形態において、露光装置１０１は、上記のいずれかに記載のピエゾ素子駆動装置１を備え、このピエゾ素子駆動装置１を用いてピエゾ素子Ｐｚを駆動することにより、露光装置内の光学系のレンズ位置あるいはステージ位置を移動させる。
これにより、露光装置１０１内のレクチルステージ１０４等のステージ位置や、レンズ１０６の位置をピエゾ素子Ｐｚで移動させる際に、ピエゾ素子Ｐｚのヒステリシス特性による変位量のバラツキを低減することができる。
【０１０１】
（９）また、上記実施形態において、レンズ駆動装置は、上記のいずれかに記載のピエゾ素子駆動装置１を備え、このピエゾ素子駆動装置１を用いてピエゾ素子Ｐｚを駆動することにより、光学系のレンズ位置を移動させる。
これにより、カメラのレンズ駆動装置、例えば、オートフォーカス用のレンズの駆動装置や、手振れ補正用のレンズの駆動装置において、本実施形態のピエゾ素子駆動装置1を用いてピエゾ素子Ｐｚを駆動することにより、ピエゾ素子Ｐｚのヒステリシス特性による変位量のバラツキを低減することができる。
【０１０２】
以上、本発明の実施の形態について説明したが、本発明の電歪素子駆動装置は、上述のピエゾ素子駆動装置１、１Ａおよび１Ｂにのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、本発明の電歪素子駆動装置で駆動できる電歪素子は、ピエゾ素子にのみ限定されるものではなく、容量性の素子であり、かつ印加電圧に対して変位量がヒステリシス特性を示す全ての素子が対象となる。
【符号の説明】
【０１０３】
１，１Ａ，１Ｂ…ピエゾ素子駆動装置、２…ピエゾ素子Ｐｚ、３…制御部、４…電圧検出回路、１０…指令信号生成回路、１１…レギュレータ回路、２０…ピエゾ駆動電源部、２０Ａ…ＰＷＭ制御部、２１…平滑回路、３１…電荷量フィードバック回路、３２…差動増幅回路、３３…反転増幅回路、４１…電流フィードバック回路、４２…差動増幅回路、４３…反転増幅回路、５１…電荷量演算回路、５２…積分回路、５３…差動増幅回路、５４…反転増幅回路、Ｃ１…コンデンサ、Ｒ１，Ｒ２…抵抗、Ｒｓ…電流検出抵抗、１０１…露光装置、１０４…レチクルステージ、１０６…レンズ、１０７…ウエハステージ、１１３…ピエゾ素子駆動装置、１１４，１１５…ピエゾ素子
【図１】
2013162577.tif 000003
【図２】
2013162577.tif 000004
【図３】
2013162577.tif 000005
【図４】
2013162577.tif 000006
【図５】
2013162577.tif 000007
【図６】
2013162577.tif 000008
【図７】
2013162577.tif 000009
【図８】
2013162577.tif 000010
【図９】
2013162577.tif 000011
【図１０】
2013162577.tif 000012