(57)【要約】【課題】スイッチ制御回路が不要なチャージポンプ回路を提供すること。【解決手段】入力電圧ＶＤＤと基準電圧ＶＳＳと間で遷移するクロック信号ＣＫＯ１１１が一端に入力される第１のキャパシタＣ１１１と、この第１キャパシタの他端に各入力端子が接続される第１及び第２のスイッチＳＷ１３１，ＳＷ１４１とを有し、この第２スイッチの出力端子から出力電圧を出力する第１のチャージポンプと、クロック信号の反転信号ＣＫＯ２１１が一端に入力される第２のキャパシタＣ２１１と、第２キャパシタの他端に接続される第３及び第４のスイッチＳＷ２３１，ＳＷ２４１とを有し、第４スイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備えている。【選択図】図２
2013162689.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタを充放電して電圧を昇降圧するチャージポンプ回路において、
入力電圧と基準電圧と間で遷移するクロック信号が一端に入力される第１のキャパシタと、該第１キャパシタの他端に各入力端子が接続される第１及び第２のスイッチとを有し、該第２スイッチの出力端子から出力電圧を出力する第１のチャージポンプと、
前記クロック信号の反転信号が一端に入力される第２のキャパシタと、該第２キャパシタの他端に接続される第３及び第４のスイッチとを有し、該第４スイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備え、
前記第１キャパシタの他端の電圧に従い前記第３及び第４のスイッチがオンオフ制御され、前記第２キャパシタの他端の電圧に従い前記第１及び第２のスイッチがオンオフ制御することで、前記第１のチャージポンプと前記第２のチャージポンプが交互に各出力電圧を出力することを特徴とするチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関し、より詳細には、キャパシタを充放電して電圧を昇降圧するチャージポンプ回路に関する。
【背景技術】
【０００２】
近年、ＬＳＩデバイスに供給される電源電圧ＶＤＤ・グランドＶＳＳを元にそれをチャージポンプ回路にて負昇圧し、電源電圧ＶＤＤの電圧の極性を反転した電圧（負電圧）を基準電圧とすることで、ＬＳＩデバイス内部における電源電圧範囲を拡大させることがある。
図１（ａ），（ｂ）は、従来のチャージポンプ回路を説明するための回路構成図で、従来の負電圧を供給するための回路としては、図１（ａ），（ｂ）に示すような電圧反転回路が提案されている（例えば、特許文献１参照）。チャージポンプ（Ｃｈａｒｇｅ  ｐｕｍｐ）とは、コンデンサとスイッチを組み合わせることによって電圧を上昇させるための電子回路である。
【０００３】
上述した特許文献１に記載されている単一構成のチャージポンプ回路は、入力電圧＋Ｖｒｅｆの電圧の極性を反転した電圧を出力するチャージポンプ回路である。図１（ａ），（ｂ）に示したチャージポンプ回路は、２つのキャパシタＣ１、Ｃ２及びＭＯＳＦＥＴスイッチＳ１〜Ｓ４から構成されている。入力端子ＩＮに＋Ｖｒｅｆを印加した状態で、スイッチＳ１、Ｓ２をオンし、キャパシタＣ１に基準電圧Ｖｒｅｆを充電し、その後に、スイッチＳ３、Ｓ４をオンし、キャパシタＣ１の基準電圧Ｖｒｅｆは放電され、キャパシタＣ２に反転した電圧を充電する。この動作を繰り返すことにより、出力電圧として−Ｖｒｅｆを負荷に供給することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２５８２４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来のチャージポンプ回路は、充電と放電との切替えを一定の周期で行うと、その周期で充電及び放電の電流が瞬間的に流れ、切替えの周期（周波数）で大きな電磁ノイズが発生するという問題がある。チャージポンプ回路から所定の周波数で大きな電磁ノイズが発生すると、同じ周波数あるいはその高調波帯を利用する電子機器に悪影響を与えるＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁干渉）が問題となる。そのため、電磁ノイズを抑制可能なチャージポンプ回路が必要である。しかしながら、上述した特許文献１には、充放電に起因する電磁ノイズを抑制することについては何ら念頭に置いていない。また、上述した特許文献１のチャージポンプ回路は、各スイッチを制御するためのスイッチ制御回路が別途必要となる。
【０００６】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、スイッチ制御回路が不要なチャージポンプ回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、キャパシタを充放電して電圧を昇降圧するチャージポンプ回路において、入力電圧（ＶＤＤ）と基準電圧（ＶＳＳ）と間で遷移するクロック信号（ＣＫＯ１１１）が一端に入力される第１のキャパシタ（Ｃ１１１）と、該第１キャパシタの他端に各入力端子が接続される第１及び第２のスイッチ（ＳＷ１３１，ＳＷ１４１）とを有し、該第２スイッチの出力端子から出力電圧を出力する第１のチャージポンプと、前記クロック信号の反転信号（ＣＫＯ２１１）が一端に入力される第２のキャパシタ（Ｃ２１１）と、前記第２キャパシタの他端に接続される第３及び第４のスイッチ（ＳＷ２３１，ＳＷ２４１）とを有し、前記第４スイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備え、前記第１キャパシタの他端の電圧に従い前記第３及び第４のスイッチがオンオフ制御され、前記第２キャパシタの他端の電圧に従い前記第１及び第２のスイッチがオンオフ制御することで、前記第１のチャージポンプと前記第２のチャージポンプが交互に各出力電圧を出力することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、第１のチャージポンプを構成する各スイッチと第２のチャージポンプを構成する各スイッチの制御を互いに相補制御することで、外部スイッチ制御回路を不要とするチャージポンプ回路が実現できる。
【図面の簡単な説明】
【０００９】
【図１】（ａ），（ｂ）は、従来のチャージポンプ回路を説明するための回路構成図である。
【図２】本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１を説明するための回路構成図である。
【図３】（ａ）乃至（ｆ）は、図２に示した相補チャージポンプ回路の動作タイミング・チャートを示す図である。
【図４】本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１の他の例を説明するための回路構成図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の実施形態について説明する。
図２は、本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態を説明するための回路構成図である。図中符号２０は相補チャージポンプ回路を示している。
まず、本発明の相補チャージポンプ回路が、Ｎウェル（Ｎ−ｗｅｌｌ）を備えたＰ型基板上に構成されるものとして説明する。なお、ここでは、素子遅延はないものとして動作を説明する。
【００１１】
本発明に係る相補チャージポンプ回路は、入力電圧ＶＤＤと基準電圧ＶＳＳと間で遷移するクロック信号ＣＫＯ１１１が一端に入力される第１のキャパシタＣ１１１と、この第１キャパシタの他端に各入力端子が接続される第１及び第２のスイッチＳＷ１３１，ＳＷ１４１とを有し、第２スイッチの出力端子から出力電圧を出力する第１のチャージポンプと、クロック信号の反転信号ＣＫＯ２１１が一端に入力される第２のキャパシタＣ２１１と、この第２キャパシタの他端に接続される第３及び第４のスイッチＳＷ２３１，ＳＷ２４１とを有し、第４スイッチの出力端子から出力電圧を出力する第２のチャージポンプとを備え、第１キャパシタの他端の電圧に従い第３及び第４のスイッチがオンオフ制御され、第２キャパシタの他端の電圧に従い第１及び第２のスイッチがオンオフ制御することで、第１のチャージポンプと第２のチャージポンプが交互に各出力電圧を出力する。
【００１２】
つまり、図２に示した相補チャージポンプ回路は、スイッチＳＷ１１１〜ＳＷ１４１とフライングキャパシタＣ１１１で構成される第１のチャージポンプと、スイッチＳＷ２１１〜ＳＷ２４１とフライングキャパシタＣ２１１で構成される第２のチャージポンプとを有する。以下では、フライングキャパシタＣ１１１の電極のうち、ＳＷ１１１側を第１電極、ＳＷ１３１側を第２電極という。フライングキャパシタＣ２１１の電極のうち、ＳＷ２１１側を第１電極、ＳＷ２３１側を第２電極という。
【００１３】
第１のチャージポンプのＳＷ１１１、ＳＷ１３１は、ＰＭＯＳトランジスタであり、ＳＷ１２１、ＳＷ１４１は、ＮＭＯＳトランジスタとなる。ＳＷ１１１は、フライングキャパシタＣ１１１の第１電極と入力端子ＶＩＮ１１１との間に接続される。ＳＷ１２１は、フライングキャパシタＣ１１１の第１電極と接地端子との間に接続される。ＳＷ１３１は、フライングキャパシタＣ１１１の第２電極と接地端子との間に接続される。ＳＷ１４１は、フライングキャパシタＣ１１１の第２電極と出力端子ＶＯＵＴ１１１との間に接続される。ＳＷ１４１のバックゲート端子は、ＳＷ１４１がラッチアップするのを防止するためにＶＯＵＴ１１１に接続される。ＳＷ１１１、ＳＷ１２１のゲート端子は、入力クロック端子ＣＫＩ１１１に接続される。ＳＷ１３１、ＳＷ１４１のゲート端子は、第２のチャージポンプのフライングキャパシタＣ２１１の第２電極に接続される。ＳＷ１１１とＳＷ１２１で構成されるインバータ出力は、出力クロック端子ＣＫＯ１１１となる。
【００１４】
第２のチャージポンプのＳＷ２１１、ＳＷ２３１は、ＰＭＯＳトランジスタであり、ＳＷ２２１、ＳＷ２４１は、ＮＭＯＳトランジスタとなる。ＳＷ２１１は、フライングキャパシタＣ２１１の第１電極と入力端子ＶＩＮ２１１との間に接続される。ＳＷ２２１は、フライングキャパシタＣ２１１の第１電極と接地端子との間に接続される。ＳＷ２３１は、フライングキャパシタＣ２１１の第２電極と接地端子との間に接続される。ＳＷ２４１は、フライングキャパシタＣ２１１の第２電極と出力端子ＶＯＵＴ２１１との間に接続される。ＳＷ２４１のバックゲート端子は、ＳＷ２４１がラッチアップするのを防止するためにＶＯＵＴ２１１に接続される。ＳＷ２１１、ＳＷ２２１のゲート端子は、ＣＫＯ１１１に接続される。ＳＷ２３１、ＳＷ２４１のゲート端子は、第１のチャージポンプのフライングキャパシタＣ１１１の第２電極に接続される。ＳＷ２１１とＳＷ２２１で構成されるインバータ出力は、出力クロック端子ＣＫＯ２１１となる。第１のチャージポンプの入力端子ＶＩＮ１１１と第２のチャージポンプの出力端子ＶＩＮ２１１は、ＶＩＮ端子に共通接続される。第１のチャージポンプの出力端子ＶＯＵＴ１１１と第２のチャージポンプの出力端子ＶＯＵＴ２１１は、ＶＯＵＴ端子に共通接続され、ＶＯＵＴ端子には安定化キャパシタＣｏｕｔが接地接続されている。
【００１５】
図３（ａ）乃至（ｆ）は、図２に示した相補チャージポンプ回路の動作タイミング・チャートを示す図である。ただし、クロック入力前の初期状態では、各フライングキャパシタの充電電圧は０Ｖとする。入力端子ＶＩＮは電源電圧ＶＤＤを印加した状態とする。
クロックＣＫＩ１１１にＶＤＤを入力開始直後、区間［１］において、ノードＣＫＯ１１１はＶＳＳ、ノードＣＫＯ２１１はＶＤＤ、ノードＶＣＫ１１１はＶＳＳ、ノードＶＣＫ２１１はＶＤＤとなる。このときＳＷ２３１はオンし、フライングキャパシタＣ２１１を充電する。Ｃ２１１の充電によりノードＶＣＫ２１１の電圧レベルがＶＤＤから徐々に下降し、この下降分をＶ１とする。このときＳＷ１３１はオフする。また、このとき、ＳＷ１４１はオンし、ＶＣＫ１１１の電圧ＶＳＳがＶＯＵＴ１１１に出力されＶＯＵＴ端子のキャパシタＣｏｕｔに充電される。このとき、ＳＷ２４１はオフする。
【００１６】
次の区間［２］において、クロックＣＫＩ１１１がＶＳＳのとき、ＣＫＯ１１１はＶＤＤ、ＣＫＯ２１１はＶＳＳとなり、このときＶＣＫ２１１はＣ２１１の充電電圧Ｖ２１１よりＶＳＳ−Ｖ１となり、ＳＷ１３１がオンしてフライングキャパシタＣ１１１を充電する。Ｃ１１１の充電によりＶＣＫ１１１の電位がＶＤＤから徐々に下降し、この下降分をＶ２とする。このときＳＷ２３１はオフする。また、このとき、ＳＷ２４１はオンし、ＶＣＫ２１１の電圧ＶＳＳ−Ｖ１がＶＯＵＴ２１１に出力されＶＯＵＴ端子のキャパシタＣｏｕｔに充電される。このとき、ＳＷ１４１はオフする。
【００１７】
次の区間［３］において、クロックＣＫＩ１１１がＶＤＤのとき、ＶＣＫ１１１はＣ１１１の充電電圧Ｖ２よりＶＳＳ−Ｖ２となり、ＳＷ２３１がオンしてＣ２１１を充電する。このとき、ＳＷ１４１はオンし、ＶＣＫ１１１の電圧ＶＳＳ−Ｖ２がＶＯＵＴ１１１に出力されＶＯＵＴ端子のキャパシタＣｏｕｔに充電される。
以下ＣＫＩ１１１が位相反転するごとに同様の動作を繰り返すことで、Ｃ１１１とＣ２１１の充電電圧は上昇し、最終的にＶＤＤとなることで、ＶＯＵＴ１１１とＶＯＵＴ２１１は交互に−ＶＤＤが出力され、ＶＯＵＴ端子は安定的に−ＶＤＤとなりキャパシタＣｏｕｔに充電される。
【００１８】
上述したように、本発明の相補チャージポンプ回路は、第１のチャージポンプと第２のチャージポンプで構成され、第１のチャージポンプと第２のチャージポンプが相補動作することで、第１のチャージポンプと第２のチャージポンプが交互に出力電圧を生成することを特徴とするチャージポンプ回路である。
また、第１のチャージポンプを構成する各スイッチと第２のチャージポンプを構成する各スイッチの制御を互いに相補制御することで、外部スイッチ制御回路を不要とすることを特徴とするチャージポンプ回路である。
【００１９】
図４は、本発明に係るチャージポンプ回路を構成する相補チャージポンプ回路の実施形態１の他の例を説明するための回路構成図である。図中符号４０は相補チャージポンプ回路を示している。
図２に示した負電圧を出力生成する相補チャージポンプ回路に対して、図４に示すように、第１のチャージポンプのＳＷ１４１をＰＭＯＳトランジスタ、ＳＷ１３１をＮＭＯＳトランジスタとし、第２のチャージポンプのＳＷ２４１をＰＭＯＳトランジスタ、ＳＷ１３１をＮＭＯＳトランジスタとすることで、入力端子ＶＩＮに入力電圧ＶＤＤを印加したとき、出力電圧に２ｘＶＤＤの昇電圧を出力生成する構成としてもよい。
【００２０】
なお、本発明の実施形態は、上述した構成に限定されるものではない。例えば、上述した実施形態では、Ｎウェル（Ｎ−ｗｅｌｌ）を備えたＰ型基板上に構成された回路を例として説明したが、同様な技術的思想が、Ｐウェル（Ｐ−ｗｅｌｌ）を備えたＮ型基板上に構成された回路にも適用可能であることは言うまでもない。
また、上述した実施形態では、構成素子としてＭＯＳトランジスタを使用した場合について説明したが、回路の一部分あるいは全部がＭＯＳトランジスタ以外の回路要素、例えば、バイポーラトランジスタ等の素子で実現することも可能である。
【符号の説明】
【００２１】
２０，４０  相補チャージポンプ回路
【図１】
2013162689.tif 000003
【図２】
2013162689.tif 000004
【図３】
2013162689.tif 000005
【図４】
2013162689.tif 000006