(57)【要約】【課題】耐圧特性を向上させることが可能な半導体装置の製造方法を提供する。【解決手段】ＪＢＳ１の製造方法は、主表面１０Ａを含むようにｎ型領域を有し、炭化珪素からなる基板１０を準備する工程と、主表面１０Ａを含む領域にｐ型領域を形成する工程と、ｐ型領域が形成された基板１０を、１２５０℃以上の温度で加熱することにより、ｎ型領域からｐ型領域にわたり主表面１０Ａ上に酸化膜２０を形成する工程と、主表面１０Ａの少なくとも一部が露出するように酸化膜２０を除去する工程と、酸化膜２０を除去することにより露出した主表面１０Ａ上に接触するショットキー電極５０を形成する工程とを備えている。【選択図】図７
2013120822.tif 000002
【特許請求の範囲】
【請求項１】
一方の主表面を含むように第１導電型領域を有し、炭化珪素からなる基板を準備する工程と、
前記主表面を含む領域に第２導電型領域を形成する工程と、
前記第２導電型領域が形成された前記基板を、１２５０℃以上の温度で加熱することにより、前記第１導電型領域から前記第２導電型領域にわたり前記主表面上に酸化膜を形成する工程と、
前記主表面の少なくとも一部が露出するように前記酸化膜を除去する工程と、
前記酸化膜を除去することにより露出した前記主表面上に接触するショットキー電極を形成する工程とを備える、半導体装置の製造方法。
【請求項２】
前記酸化膜を形成する工程では、前記基板を１３００℃以上の温度で加熱することにより、前記主表面上に前記酸化膜が形成される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸化膜を除去する工程では、前記主表面の一部が露出するように前記酸化膜が除去され、
前記ショットキー電極を形成する工程では、前記酸化膜を除去することにより露出した前記主表面および前記酸化膜上に接触する前記ショットキー電極が形成される、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記酸化膜が除去される工程より前に、前記酸化膜が形成された前記基板を窒素を含む雰囲気中において加熱する工程をさらに備える、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記酸化膜を形成する工程では、０．１μｍ以上の厚みを有する前記酸化膜が形成される、請求項３または４に記載の半導体装置の製造方法。
【請求項６】
前記酸化膜を除去する工程では、前記主表面の全面が露出するように前記酸化膜が除去される、請求項１または２に記載の半導体装置の製造方法。
【請求項７】
前記ショットキー電極を形成する工程では、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ｔａ、ＡｌおよびＡｕからなる群より選択される少なくとも一を含む前記ショットキー電極が形成される、請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、より特定的には、耐圧特性を向上させることが可能な半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）やジャンクションバリアショットキーダイオード（ＪＢＳ：Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ  Ｄｉｏｄｅ）などの半導体装置は、基板上にショットキー電極が形成された構造を有している。また、このようなＳＢＤやＪＢＳの耐圧特性の向上においては、基板とショットキー電極との良好な接触状態を確保することが必要とされる。これに対して、たとえばショットキー電極を形成する基板表面に予め酸化膜を形成し、当該酸化膜を除去することにより得られる清浄な基板表面上にショットキー電極を形成することなどが提案されている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２４６５７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳＢＤやＪＢＳの耐圧特性のさらなる向上という観点から、基板とショットキー電極との接触状態をさらに良化させることが可能な製造方法が必要となる。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的は、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、一方の主表面を含むように第１導電型領域を有し、炭化珪素からなる基板を準備する工程と、上記主表面を含む領域に第２導電型領域を形成する工程と、第２導電型領域が形成された基板を、１２５０℃以上の温度で加熱することにより、第１導電型領域から第２導電型領域にわたり上記主表面上に酸化膜を形成する工程と、上記主表面の少なくとも一部が露出するように酸化膜を除去する工程と、酸化膜を除去することにより露出した上記主表面上に接触するショットキー電極を形成する工程とを備えている。
【０００７】
本発明者は、半導体装置の耐圧特性を向上させるための方策について詳細な検討を行い、以下のような知見を得て本発明に想到した。
【０００８】
本発明者は、半導体装置の製造方法において、基板を加熱して酸化膜を形成する際、第１導電型領域および第２導電型領域における酸化膜の形成速度が異なることに起因して、酸化膜を除去することにより露出する基板の上記主表面あるいは基板と酸化膜との界面における粗さが悪化することを見出した。そして、本発明者は、１２５０℃以上の温度で基板を加熱して酸化膜を形成することにより、上述のような酸化膜の形成速度の導電型に対する依存性が低減され、その結果上記粗さを低減可能となることをさらに見出し、本発明に想到した。
【０００９】
本発明に従った半導体装置の製造方法では、酸化膜を形成する工程において１２５０℃以上の温度で基板が加熱されるため、酸化膜の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜を形成することができる。そのため、酸化膜を除去することにより露出する基板の上記主表面の表面粗さが低減され、その結果、基板と基板の上記主表面上に形成されるショットキー電極との良好な接触状態を得ることができる。したがって、本発明に従った半導体装置の製造方法によれば、基板とショットキー電極との良好な接触状態を得ることにより、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することができる。
【００１０】
上記半導体装置の製造方法において、酸化膜を形成する工程では、基板を１３００℃以上の温度で加熱することにより、上記主表面上に酸化膜が形成されてもよい。これにより、形成される酸化膜の膜厚のばらつきをより効果的に抑制することができる。
【００１１】
上記半導体装置の製造方法において、酸化膜を除去する工程では、上記主表面の一部が露出するように酸化膜が除去されてもよい。また、ショットキー電極を形成する工程では、酸化膜を除去することにより露出した上記主表面および酸化膜上に接触するショットキー電極が形成されてもよい。
【００１２】
このようにすることにより、残存した酸化膜を電界緩和ＦＰ（Ｆｉｅｌｄ  Ｐｌａｔｅ）として機能させることが可能となり、その結果半導体装置の耐圧特性をより向上させることができる。また、基板を加熱することにより酸化膜を形成する工程が実施された後に当該酸化膜上にさらに酸化膜を堆積する工程が実施されてもよく、また上記酸化膜を除去する工程では、基板の上記主表面の一部が露出するように、基板を加熱することにより形成された酸化膜と当該酸化膜上に堆積された酸化膜とが除去されてもよい。これにより、より厚い酸化膜を残存させることが可能となり、酸化膜の電界緩和ＦＰとしての機能をより向上させることができる。
【００１３】
上記半導体装置の製造方法は、酸化膜が除去される工程より前に、酸化膜が形成された基板を窒素を含む雰囲気中において加熱する工程をさらに備えていてもよい。
【００１４】
これにより、酸化膜と基板を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。その結果、半導体装置の耐圧特性をさらに向上させることができる。
【００１５】
上記半導体装置の製造方法において、酸化膜を形成する工程では、０．１μｍ以上の厚みを有する酸化膜が形成されてもよい。このように、酸化膜の厚みは、実用的に適切な範囲内に設定することができる。
【００１６】
上記半導体装置の製造方法において、酸化膜を除去する工程では、上記主表面の全面が露出するように酸化膜が除去されてもよい。これにより、電界緩和ＦＰとして機能する酸化膜を有さない半導体装置を容易に製造することができる。
【００１７】
上記半導体装置の製造方法において、ショットキー電極を形成する工程では、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ｔａ、ＡｌおよびＡｕからなる群より選択される少なくとも一を含むショットキー電極が形成されてもよい。
【００１８】
このように、ショットキー電極を構成する金属としては、基板に対してショットキー接触することが可能な種々の金属を採用することができる。
【発明の効果】
【００１９】
以上の説明から明らかなように、本発明に従った半導体装置の製造方法によれば、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】ＪＢＳの製造方法を概略的に示すフローチャートである。
【図２】ＪＢＳの製造方法を説明するための概略断面図である。
【図３】ＪＢＳの製造方法を説明するための概略断面図である。
【図４】ＪＢＳの製造方法を説明するための概略断面図である。
【図５】ＪＢＳの製造方法を説明するための概略断面図である。
【図６】ＪＢＳの製造方法を説明するための概略断面図である。
【図７】ＪＢＳの製造方法を説明するための概略断面図である。
【図８】ＪＢＳの製造方法を説明するための概略断面図である。
【図９】実施の形態２に係るＪＢＳの製造方法を説明するための概略断面図である。
【図１０】実施の形態２に係るＪＢＳの製造方法を説明するための概略断面図である。
【図１１】実施の形態２に係るＪＢＳの製造方法を説明するための概略断面図である。
【図１２】酸化膜の膜厚の平均ばらつきに対する加熱温度の影響を示す図である。
【発明を実施するための形態】
【００２１】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００２２】
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１に係る半導体装置の製造方法について、図１〜図８を参照して説明する。図１を参照して、まず、工程（Ｓ１０）として、基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）および（Ｓ１２）が実施されることにより、炭化珪素からなる基板１０が準備される。
【００２３】
まず、工程（Ｓ１１）として、ベース基板準備工程が実施される。この工程（Ｓ１１）では、図２を参照して、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）をスライスすることにより、炭化珪素からなり導電型がｎ型のベース基板１１が準備される。
【００２４】
次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、図２を参照して、まず、エピタキシャル成長により、ベース基板１１の主表面１１Ａ上に導電型がｎ型の電界停止層１２が形成される。そして、同様にエピタキシャル成長により、電界停止層１２のベース基板１１とは反対側の主表面上に導電型がｎ型の半導体層１３が形成される。このようにして、ベース基板１１と、電界停止層１２と、半導体層１３とからなり、主表面１０Ａを有する基板１０が準備される。
【００２５】
次に、工程（Ｓ２０）として、イオン注入工程が実施される。この工程（Ｓ２０）では、図３を参照して、まず、たとえばＡｌ（アルミニウム）イオンが、図中矢印に示すように半導体層１３内に注入されることにより、導電型がｐ型のｐ領域１５が形成される。次に、たとえばＡｌイオンが、半導体層１３内のｐ領域１５よりも外縁側に注入されることにより、導電型がｐ型のガードリング領域１６が形成される。そして、たとえばＰ（リン）イオンが、半導体層１３内のガードリング領域１６よりも外縁側に注入されることにより、導電型がｎ型のフィールドストップ領域１７が形成される。このようにして、基板１０の主表面１０Ａを含む領域にｐ型（第２導電型）領域としてのｐ領域１５およびガードリング領域１６、ならびにｎ型（第１導電型）領域としてのフィールドストップ領域１７が形成される。別の観点から説明すると、ｐ領域１５と、ｐ領域１５を取り囲むガードリング領域１６と、ｐ領域１５およびガードリング領域１６を取り囲むフィールドストップ領域１７とが、基板１０の主表面１０Ａを含む領域に形成される。また、半導体層１３のうちｐ領域１５、ガードリング領域１６およびフィールドストップ領域１７のいずれも形成されない領域はドリフト領域１４となり、フィールドストップ領域１７とともにｎ型領域を構成する。なお、この工程（Ｓ２０）では、たとえばＳｉＯ２（二酸化珪素）からなるマスクを基板１０の主表面１０Ａ上に形成した上でイオン注入を実施することにより、図３に示すように半導体層１３内の所望の位置に不純物領域を形成することができる。
【００２６】
次に、工程（Ｓ３０）として、活性化アニール工程が実施される。この工程（Ｓ３０）では、たとえば１７００℃の温度で３０分間基板１０を加熱することにより、上記工程（Ｓ２０）にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
【００２７】
次に、工程（Ｓ４０）として、酸化膜形成工程が実施される。この工程（Ｓ４０）では、図４を参照して、たとえばＳｉＯ２（二酸化珪素）からなる酸化膜２０が、基板１０の主表面１０Ａを覆うように形成される。具体的には、酸素を含む雰囲気中において、１２５０℃以上の温度で基板１０を加熱することにより、ｎ型領域としてのドリフト領域１４およびフィールドストップ領域１７からｐ型領域としてのｐ領域１５およびガードリング領域１６にわたり主表面１０Ａ上に酸化膜２０が形成される。
【００２８】
次に、工程（Ｓ５０）として、窒化処理工程が実施される。この工程（Ｓ５０）では、たとえばＮＯ（一酸化窒素）、ＮＯ２（二酸化窒素）あるいはＮ２Ｏ（亜酸化窒素）などの窒素原子を含むガスを含有する雰囲気中において基板１０を加熱することにより、酸化膜２０と基板１０を構成する炭化珪素との界面を含む領域に窒素原子が導入される。この工程（Ｓ５０）は、本発明の半導体装置の製造方法において必須の工程ではないが、これを実施することにより、酸化膜２０と基板１０を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。その結果、ＪＢＳ１の耐圧特性をより向上させることができる。また、上記窒素原子の導入が完了した後、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化膜２０上にさらにＳｉＯ２（二酸化珪素）が堆積されてもよい。これも本発明の半導体装置の製造方法において必須ではないがこれを実施することにより、より厚い酸化膜２０を形成することができる。
【００２９】
次に、工程（Ｓ６０）として、オーミック電極形成工程が実施される。この工程（Ｓ６０）では、図５を参照して、まず、たとえばスパッタリングにより、Ｎｉからなる金属膜（図示しない）が、ベース基板１１の主表面１１Ａとは反対側の主表面１１Ｂ上に形成される。そして、たとえば１０００℃で上記金属膜を加熱することにより、上記金属膜の少なくとも一部がシリサイド化される。このようにして、ベース基板１１と電気的に接続されたオーミック電極３０が形成される。
【００３０】
次に、工程（Ｓ７０）として、パッド電極形成工程が実施される。この工程（Ｓ７０）では、図５を参照して、たとえば蒸着法により、ＮｉＡｕやＴｉＡｕなどの導電体からなるパッド電極４０がオーミック電極３０上に形成される。
【００３１】
次に、工程（Ｓ８０）として、酸化膜除去工程が実施される。この工程（Ｓ８０）では、基板１０の主表面１０Ａの一部が露出するように酸化膜２０が除去される。具体的には、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などのドライエッチングや、フッ酸を用いたウェットエッチングにより、図６に示すようにドリフト領域１４の一部およびｐ領域１５が露出するように酸化膜２０が除去される。また、上述のように、工程（Ｓ４０）にて熱酸化により形成された酸化膜２０上にさらにＳｉＯ２（二酸化珪素）を堆積する場合、この工程（Ｓ８０）では、基板１０の主表面１０Ａの一部が露出するように、熱酸化により形成された酸化膜２０と酸化膜２０上に堆積したＳｉＯ２（二酸化珪素）とが除去される。
【００３２】
次に、工程（Ｓ９０）として、ショットキー電極形成工程が実施される。この工程（Ｓ９０）では、図７を参照して、上記工程（Ｓ８０）にて酸化膜２０を除去することにより露出した基板１０の主表面１０Ａおよび酸化膜２０上に接触するようにショットキー電極５０が形成される。具体的には、まず、たとえばスパッタリングにより、ＴｉやＴｉＡｌからなる金属膜（図示しない）が、主表面１０Ａおよび酸化膜２０上に形成される。そして、たとえば５００℃で上記金属膜を加熱することにより上記金属膜の少なくとも一部がシリサイド化され、主表面１０Ａ上に接触しつつ、当該接触部を挟んで一方の酸化膜２０上から他方の酸化膜２０上にまでわたり、０．１μｍ以上の厚みを有するショットキー電極５０が形成される。
【００３３】
また、この工程（Ｓ９０）では、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ｔａ、ＡｌおよびＡｕからなる群より選択される少なくとも一の金属を含むショットキー電極５０が形成されてもよく、たとえば上記金属群より選択される一の金属からなるショットキー電極５０が形成されてもよい。また、たとえばＴｉＷやＴｉＴａなどの上記金属群より選択される二以上の金属の合金からなるショットキー電極５０が形成されてもよい。また、上記金属群より選択される一の金属からなる金属膜と、他の金属からなる金属膜とが積層された構造を有するショットキー電極５０が形成されてもよい。また、たとえばＴｉＮなどの上記金属群より選択される一の金属の窒化物からなるショットキー電極５０が形成されてもよい。このように、ショットキー電極５０を構成する材料としては、基板１０に対してショットキー接触することが可能な種々の材料を採用することができる。
【００３４】
次に、工程（Ｓ１００）として、配線形成工程が実施される。この工程（Ｓ１００）では、図８を参照して、たとえば蒸着法により、Ａｌなどの導電体からなる配線６０が、ショットキー電極５０を取り囲むように形成される。
【００３５】
次に、工程（Ｓ１１０）として、パッシベーション膜形成工程が実施される。この工程（Ｓ１１０）では、図８を参照して、たとえばＣＶＤ法により、ＳｉＯ２（二酸化珪素）からなるパッシベーション膜７０が、酸化膜２０および配線６０上に形成される。以上の工程（Ｓ１０）〜（Ｓ１１０）が実施されることにより、ＪＢＳ１が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
【００３６】
以上のように、本実施の形態に係る半導体装置の製造方法では、工程（Ｓ４０）において１２５０℃以上の温度で基板１０が加熱されるため、酸化膜２０の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜２０を形成することができる。そのため、酸化膜２０を除去することにより露出する基板１０の主表面１０Ａの表面粗さが低減され、その結果、基板１０と基板１０の主表面１０Ａ上に形成されるショットキー電極５０との良好な接触状態を得ることができる。したがって、本実施の形態に係る半導体装置の製造方法によれば、基板１０とショットキー電極５０との良好な接触状態を得ることにより、耐圧特性が向上したＪＢＳ１を製造することができる。
【００３７】
また、上記本実施の形態に係る半導体装置の製造方法においては、基板１０の主表面１０Ａの一部が露出するように酸化膜２０が除去され、酸化膜２０を除去することにより露出した主表面１０Ａ、および残存した酸化膜２０上に接触するショットキー電極５０が形成される。すなわち、残存した酸化膜２０を電界緩和ＦＰ（Ｆｉｅｌｄ  Ｐｌａｔｅ）として機能させることにより、ショットキー電極５０の両端における電界集中を回避することが可能となり、結果としてＪＢＳ１の耐圧特性をより向上させることができる。また、上記本実施の形態に係る半導体装置の製造方法では、上述のように１２５０℃以上温度で基板１０を加熱して酸化膜２０が形成されるため、基板１０と酸化膜２０との界面の粗さも低減することができる。これにより、酸化膜２０の電界緩和ＦＰとしての機能をより向上させることができる。なお、上述のように、工程（Ｓ４０）にて熱酸化により形成された酸化膜２０上にさらにＳｉＯ２（二酸化珪素）を堆積し、工程（Ｓ８０）にて熱酸化により形成された酸化膜２０と酸化膜２０上に堆積したＳｉＯ２（二酸化珪素）とを除去する場合には、より厚い酸化膜２０を残存させることが可能になり、酸化膜２０の電界緩和ＦＰとしての機能をより向上させることができる。
【００３８】
また、上記本実施の形態に係る半導体装置の製造方法において、工程（Ｓ４０）では、０．１μｍ以上の厚みを有する酸化膜２０が形成されてもよい。このように、酸化膜２０の厚みは実用的に適切な範囲内、すなわち酸化膜２０の絶縁破壊を回避するために必要な範囲内に設定されることが好ましい。
【００３９】
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、基本的には実施の形態１に係る半導体装置と同様に実施され、かつ同様の効果を奏する。しかし、本実施の形態に係る半導体装置の製造方法は、酸化膜を除去する工程において、基板の主表面の全面が露出するように酸化膜が除去されるという点で実施の形態１に係る半導体装置の製造方法とは異なっている。
【００４０】
以下、本実施の形態に係る半導体装置の製造方法について説明する。図１を参照して、まず、工程（Ｓ１０）〜（Ｓ７０）が実施の形態１と同様に実施される。なお、本実施の形態においては、工程（Ｓ５０）は省略される。
【００４１】
次に、工程（Ｓ８０）として、酸化膜除去工程が実施される。この工程（Ｓ８０）では、図９を参照して、基板１０の主表面１０Ａの全面が露出するように酸化膜２０が除去される。
【００４２】
次に、工程（Ｓ８０）として、ショットキー電極形成工程が実施される。この工程（Ｓ８０）では、図１０を参照して、実施の形態１と同様に上記工程（Ｓ７０）にて酸化膜２０が除去されることにより露出した主表面１０Ａ上に接触するショットキー電極５０が形成される。
【００４３】
次に、工程（Ｓ９０）として、配線形成工程が実施される。この工程（Ｓ９０）では、図１１を参照して、実施の形態１と同様に、配線６０がショットキー電極５０を取り囲むように形成される。
【００４４】
次に、工程（Ｓ１００）として、パッシベーション膜形成工程が実施される。この工程（Ｓ１００）では、図１１を参照して、パッシベーション膜７０が、基板１０の主表面１０Ａおよび配線６０上に形成される。上記工程（Ｓ１０）〜（Ｓ１００）が実施されることによりＪＢＳ２が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
【００４５】
以上のように、本発明の実施の形態１および２に係る半導体装置の製造方法では、工程（Ｓ４０）において１２５０℃以上の温度で基板１０が加熱されるため、酸化膜２０の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜２０を形成することができる。そのため、酸化膜２０を除去することにより露出する基板１０の主表面１０Ａの表面粗さが低減され、その結果、基板１０と基板１０の主表面１０Ａ上に形成されるショットキー電極５０との良好な接触を得ることができる。したがって、本発明の実施の形態１および２に係る半導体装置の製造方法によれば、基板１０とショットキー電極５０との良好な接触を得ることにより、耐圧特性が向上したＪＢＳ１を製造することができる。
【００４６】
また、上記本発明の実施の形態１および２に係る半導体装置の製造方法において、工程（Ｓ４０）では、基板１０を１３００℃以上の温度で加熱することにより、基板１０の主表面１０Ａ上に酸化膜２０が形成されてもよい。これにより、酸化膜２０の膜厚のばらつきをより効果的に抑制することができる。その結果、基板１０とショットキー電極５０との接触がさらに良化し、ＪＢＳ１，２の耐圧特性をさらに向上させることができる。
【００４７】
また、上記本発明の実施の形態１および２に係る半導体装置の製造方法では、ショットキー電極５０と接触する主表面１０Ａを含む領域にｐ領域１５が形成されたＪＢＳについてのみ説明したが、本発明の半導体装置の製造方法はこれに限られるものではない。すなわち、ｐ領域１５が形成されないＳＢＤの製造においても本発明の半導体装置の製造方法を採用することができる。これにより、酸化膜２０と基板１０との界面における粗さが低減され、酸化膜２０の電界緩和ＦＰとしての特性が向上したＳＢＤを製造することができる。
【実施例１】
【００４８】
半導体装置の製造方法における酸化膜の膜厚のばらつきに対する本発明の効果を確認する実験を行なった。具体的には、まず、一方の主表面を含むように（窒素）濃度が８×１０１５ｃｍ−３であるｎ型領域を有する基板を準備した。次に、基板の上記主表面上を含む領域に、Ａｌイオンが５×１０１７ｃｍ−３、５×１０１８ｃｍ−３および５×１０１９ｃｍ−３の濃度で注入されたｐ型領域を形成した。次に、基板を１２００℃、１２５０℃および１３００℃でそれぞれ加熱することにより、ｎ型領域からｐ型領域にわたり主表面上に酸化膜を形成した。そして、上記加熱温度で形成した酸化膜の膜厚をそれぞれ確認し、酸化膜の形成速度の導電型への依存性による酸化膜の膜厚の平均ばらつきに対する加熱温度の影響を調査した。
【００４９】
上記実験結果について、図１２を参照して説明する。図１２は、酸化膜の膜厚のばらつきに対する加熱温度の影響を示している。図１２において、横軸は基板の加熱温度（℃）を、左側縦軸は酸化膜の膜厚（Å）を、右側縦軸は酸化膜の膜厚の平均ばらつき（％）を示している。ここで、平均ばらつきとは、酸化膜の膜厚の標準偏差（σ）である。
【００５０】
図１２から明らかなように、１２００℃で基板を加熱した場合に比べて、１２５０℃以上の温度で基板を加熱した場合には、酸化膜の膜厚の平均ばらつきが低下した。このことから、本発明の半導体装置の製造方法において、酸化膜の形成における基板の加熱温度を１２５０℃以上、好ましくは１３００℃以上とすることにより、形成される酸化膜の膜厚のばらつきが抑制されることが確認された。
【００５１】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５２】
本発明の半導体装置の製造方法は、耐圧特性を向上させることが要求される半導体装置の製造方法において特に有利に適用され得る。
【符号の説明】
【００５３】
１  ＪＢＳ、１０  基板、１１  ベース基板、１０Ａ，１１Ａ，１１Ｂ  主表面、１２  電界停止層、１３  半導体層、１４  ドリフト領域、１５  ｐ領域、１６  ガードリング領域、１７  フィールドストップ領域、２０  酸化膜、３０  オーミック電極、４０  パッド電極、５０  ショットキー電極、６０  配線、７０  パッシベーション膜。
【図１】
2013120822.tif 000003
【図２】
2013120822.tif 000004
【図３】
2013120822.tif 000005
【図４】
2013120822.tif 000006
【図５】
2013120822.tif 000007
【図６】
2013120822.tif 000008
【図７】
2013120822.tif 000009
【図８】
2013120822.tif 000010
【図９】
2013120822.tif 000011
【図１０】
2013120822.tif 000012
【図１１】
2013120822.tif 000013
【図１２】
2013120822.tif 000014