【誤訳訂正書】
【提出日】平成28年3月2日(2016.3.2)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
出力信号を発生させるように構成された出力部を含む増幅器と、
前記増幅器の前記出力部からの前記出力信号を受信するように構成された信号ピンと、
前記増幅器の前記出力部と前記信号ピンとの間に電気的に接続された故障保護回路であって、前記故障保護回路は第１のトランジスタと第２のトランジスタとを備え、前記第１のトランジスタは前記増幅器の前記出力部に電気的に接続されたドレンと、ソースと、ゲートとを含み、前記第２のトランジスタは前記信号ピンに電気的に接続されたドレンと、前記第１のトランジスタの前記ソースに電気的に接続されたソースと、ゲートとを含む、故障保護回路と、
前記第１のトランジスタおよび第２のトランジスタの前記ゲートの電圧レベルを制御することにより前記故障保護回路を少なくとも部分的に制御するように構成された故障保護制御回路であって、前記故障保護制御回路は、前記信号ピンの過電圧状態を検出し、かつ前記過電圧状態が検出されたとき前記第１のトランジスタをオフにし、そうでないとき、前記第１のトランジスタをオンにするように構成された過電圧検出および制御回路を含み、前記故障保護制御回路は、前記信号ピンの不足電圧状態を検出し、かつ前記不足電圧状態が検出されたとき前記第２のトランジスタをオフにし、そうでないとき、前記第２のトランジスタをオンにするように構成された不足電圧検出および制御回路を更に含む、故障保護制御回路と
を備え、
前記故障保護制御回路は前記信号ピンを経由して少なくとも部分的に電力供給され、前記故障保護制御回路のバイアスは前記第１のトランジスタおよび第２のトランジスタの前記ソースのノードでの電流により前記信号ピンを経由して提供されている、装置。
【請求項２】
前記過電圧検出および制御回路は第１の高電圧電流源と第１の抵抗器とを備え、前記第１の抵抗器は前記第１のトランジスタの前記ゲートと前記ソースとの間に電気的に接続され、前記第１の高電圧電流源は、過電圧状態が検出されないとき、前記第１の抵抗器を介して第１の電流を提供して前記第１のトランジスタをオンに維持するように構成されている、請求項１に記載の装置。
【請求項３】
前記高電圧電流源は、ｎ型横方向拡散金属酸化物半導体（ＮＬＤＭＯＳ）トランジスタを備え、前記ＮＬＤＭＯＳトランジスタはｎ型タブとドレンとを含み、前記ｎ型タブおよび前記ドレンは異なる電位で動作するように構成されている、請求項２に記載の装置。
【請求項４】
前記高電圧電流源は、前記ＮＬＤＭＯＳトランジスタの前記ドレンに電気的に接続されたアノードと、前記ＮＬＤＭＯＳトランジスタの前記ｎ型タブに電気的に接続されたカソードとを含む定電圧ダイオードを更に備える、請求項３に記載の装置。
【請求項５】
前記不足電圧検出および制御回路は、第２の高電圧電流源と第２の抵抗器とを備え、前記第２の抵抗器は前記第２のトランジスタの前記ゲートと前記ソースとの間に電気的に接続され、前記第２の高電圧電流源は、過電圧状態が検出されないとき、前記第２の抵抗器を介して第２の電流を提供して前記第２のトランジスタをオンに維持するように構成されている、請求項２に記載の装置。
【請求項６】
低電力供給電圧ピンおよび高電力供給電圧ピンを更に備える、請求項５に記載の装置。
【請求項７】
前記故障保護制御回路の少なくとも一部分に電力供給するように構成されたチャージポンプを更に備える、請求項６に記載の装置。
【請求項８】
前記過電圧検出および制御回路は、前記高電力供給電圧ピンから導出される基準電圧を前記信号ピンの電圧と比較するように構成された第１のトランジスタ差動対を備える、請求項７に記載の装置。
【請求項９】
前記過電圧状態時に余剰バイアス電流を供給することにより前記故障保護トランジスタのターンオフを速めるように構成された過渡応答昇圧回路を更に備える、請求項８に記載の装置。
【請求項１０】
前記不足電圧検出および制御回路は、前記低電力供給電圧ピンの電圧を前記信号ピンの前記電圧と比較するように構成された第２のトランジスタ差動対を備える、請求項８に記載の装置。
【請求項１１】
前記故障保護制御回路は、前記高電力供給電圧ピンが浮遊状態のとき前記故障保護制御回路が動作するように、前記信号ピンから電力供給されている、請求項６に記載の装置。
【請求項１２】
前記第１のトランジスタおよび第２のトランジスタは、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタを備える、請求項１に記載の装置。
【請求項１３】
前記第１のトランジスタはボディを更に備え、前記第２のトランジスタはボディを備え、前記第１のトランジスタの前記ソースと前記ボディとは、前記第２のトランジスタの前記ソースと前記ボディとに電気的に接続されている、請求項１２に記載の装置。
【請求項１４】
前記第１のトランジスタは、前記第１のトランジスタの前記ドレンと前記ボディとの間に第１の寄生ダイオードを更に備え、前記第２のトランジスタは、前記第２のトランジスタの前記ドレンと前記ボディとの間に第２の寄生ダイオードを更に備え、前記故障保護制御回路は、前記過電圧状態が検出されたとき前記第１のトランジスタをオフにし、かつ前記第２のトランジスタをオンにするように構成され、前記故障保護制御回路は、前記不足電圧状態が検出されたとき前記第２のトランジスタをオンにし、かつ前記第１のトランジスタをオフにするように構成されている、請求項１３に記載の装置。
【請求項１５】
前記第１のトランジスタおよび第２のトランジスタは、高電圧ｐ型横方向拡散金属酸化物半導体（ＰＬＤＭＯＳ）トランジスタを含む、請求項１２に記載の装置。
【請求項１６】
前記第１のトランジスタおよび第２のトランジスタはｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタを備える、請求項１に記載の装置。
【請求項１７】
出力信号を発生させるように構成された出力部を含む増幅器と、
前記増幅器の前記出力部からの前記出力信号を受信するように構成された信号ピンと、
前記増幅器の前記出力部と前記信号ピンとの間に電気的に接続された故障保護回路であって、前記故障保護回路は第１のトランジスタと第２のトランジスタとを備え、前記第１のトランジスタは、前記増幅器の前記出力部に電気的に接続されたドレンと、ソースと、ゲートとを含み、前記第２のトランジスタは、前記信号ピンに電気的に接続されたドレンと、前記第１のトランジスタの前記ソースに電気的に接続されたソースと、ゲートとを含む、故障保護回路と、
前記第１のトランジスタおよび第２のトランジスタの前記ゲートの電圧レベルを制御することにより前記故障保護回路を少なくとも部分的に制御するように構成された故障保護制御回路であって、前記故障保護制御回路は前記信号ピンの過電圧状態を検出し、かつ前記過電圧状態が検出されたとき前記第１のトランジスタまたは前記第２のトランジスタのうちの一方をオフにするように更に構成され、前記故障保護制御回路は前記信号ピンの不足電圧状態を検出し、かつ前記不足電圧状態が検出されたとき前記第１のトランジスタまたは前記第２のトランジスタのうちの他方をオフにするように更に構成されている、故障保護制御回路と
を備える、装置。
【請求項１８】
前記故障保護制御回路のバイアスは、前記第１のトランジスタおよび第２のトランジスタの前記ソースのノードでの電流により提供されている、請求項１７に記載の装置。
【請求項１９】
前記第１のトランジスタおよび第２のトランジスタは、ｐチャネル電界効果トランジスタまたはｎチャネル電界効果トランジスタを含む、請求項１７に記載の装置。
【請求項２０】
前記故障保護制御回路は、過電圧状態および不足電圧状態が検出されないとき、前記第１のトランジスタおよび第２のトランジスタをオンにするように更に構成されている、請求項１７に記載の装置。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００２９
【訂正方法】変更
【訂正の内容】
【００２９】
故障保護制御回路１９は、増幅器１４の出力部を信号パッド６での過電圧および不足電圧状態から保護するように、故障保護回路１８の状況を制御するために使用できる。例えば、信号ピン６での過電圧または不足電圧状態時に第１および／または第２の故障保護ＰＭＯＳトランジスタ２７、２８をオフにすることは、増幅器１４の出力部と信号ピン６との間への高インピーダンスの提供に役立ち得る。増幅器１４の出力部での過電圧および／または不足電圧状態は、増幅器１４の第１のおよび／または第２の寄生ダイオード２３、２４の順方向バイアスに関連する損傷に至る可能性があるので、信号ピン６での故障状態に関連する損傷から増幅器１４を保護するように故障保護制御回路１９を用いることができる。増幅器１４の正常動作時に、増幅器１４が信号ピン６の電圧レベルを制御できるように、第１および第２の故障保護ＰＭＯＳトランジスタ１８、１９をオンにするように故障保護制御回路１９を構成できる。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００３９
【訂正方法】変更
【訂正の内容】
【００３９】
第１および第２のＮＭＯＳトランジスタ５１、５２を用いて、第１および第２の抵抗器４３、４４を含む第１の電圧分割器を用いて発生させた第１の電圧を、第３および第４の抵抗器４５、４６を含む第２の電圧分割器を用いて発生させた第２の電圧と比較させることができる。例えば、第１および第２の抵抗器４３、４４を用いて、基準電圧ＶＲＥＦの電圧レベルに基づいて第１の電圧を発生させることができ、第３および第４の抵抗器４５、４６を用いて、信号ピン６の電圧レベルに基づいて第２の電圧を発生させることができる。基準電圧ＶＲＥＦの電圧レベルと第１〜第４の抵抗器４３〜４６の抵抗とを選択することにより、過電圧検出および制御回路４１を構成して、信号ピン６の公称動作電圧より約１Ｖ〜約２Ｖ高い電圧等の、所望の大きさの過電圧状態を検出することができる。第５の抵抗器４７は、バイアス電流を第１および第２のＮＭＯＳトランジスタ５１、５２に提供でき、第５の抵抗器４７の抵抗を選択して、第１および第２のＮＭＯＳトランジスタ５１、５２の所望の比較応答時間の達成に役立てることができる。