(57)【特許請求の範囲】
【請求項１】
半導体ウエハ上の多数のＩＣチップをグループ分けしてグループ毎のＩＣチップ群の検査を分担する電子回路部品を有する単位中継検査ブロックを多数形成し、該各単位中継検査ブロックを上記半導体ウエハと検査装置本体と接続されるマザー配線基板との間に積層して並列接続し、該検査装置本体から該マザー配線基板と各単位中継検査ブロックを介して半導体ウエハを形成している全ＩＣチップに個別に電源電圧を印加し、上記各単位中継検査ブロックが上記マザー配線基板を介して過電流が流れたショートＩＣチップを特定するための異常信号を上記検査装置本体へ出力し同本体においてショートＩＣチップを記憶し特定する予備検査工程を実行し、然る後該ショートＩＣチップを除外した全ＩＣチップに上記マザー配線基板と各単位中継検査ブロックを介し電源電圧を印加しつつ検査信号を入出力しバーンイン検査等の検査を行なうことを特徴とする半導体ウエハの検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多数のＩＣチップを保有する半導体ウエハのバーンイン検査等の検査方法に関する。
【０００２】
【従来の技術】
ウエハバーンイン検査は、例えば特開平７−２３１０１９号公報の図８に示されるように、半導体ウエハと多層配線基板間に多数の接触子を保有するフレキシブル基板を介在し、該フレキシブル基板上の接触子群を介して上記半導体ウエハ上の全ＩＣチップの外部接点たる電極端子群と配線基板上の電極パッド群とを接続し、検査装置本体から与えられる電源電圧及び信号を配線基板を経由し、更に上記電極パッド群と電極端子群を経由して半導体ウエハ上の全ＩＣチップに印加し、バーンイン検査を行なっている。
【０００３】
【発明が解決しようとする課題】
然るに、上記ウエハバーンイン検査において半導体ウエハ上の数百のＩＣチップを効率的に検査するためには、全ＩＣチップに対し一時に上記電源電圧を与えつつ、検査信号を入出力し検査するか、又は全ＩＣチップをグループ分け（群分け）してグループ毎に上記電源電圧を与えつつ検査信号を入出力し検査する必要があるが、この時全ＩＣチップ中、従って各ＩＣチップグループ中にショートＩＣチップが存在すると、このショートＩＣチップに過電流が流れて、他のＩＣチップに正常な電流が流れず、適正な検査を行ない難くする問題を招来する。
【０００４】
加えて検査装置本体から多層配線基板間における配線数が超過密になり、これが上記検査ユニットの技術的難点とされ、実用化を妨げる要因となっている。又検査装置本体から配線基板を経て各ＩＣチップへ至る線路距離が長くなり、検査の高速化を妨げノイズによる外乱が問題となっている。
【０００５】
即ち配線が長くなることにより、その電気容量が大きくなって信号がなまり、信号の高速化ができないことや、信号間の相互干渉や外部ノイズが問題になる。
【０００６】
【課題を解決するための手段】
本発明は上記問題を解決する手段として、半導体ウエハ上の多数のＩＣチップをグループ分けしてグループ毎のＩＣチップ群の検査を分担する単位中継検査ブロックを多数形成し、該各単位中継検査ブロックを介して半導体ウエハを形成している全ＩＣチップに個別に電源電圧を印加して過電流が流れたショートＩＣチップを特定する予備検査工程を実行する。
再述すると、上記グループ毎のＩＣチップ群の検査を分担する電子回路部品を有する単位中継検査ブロックを多数形成し、該各単位中継検査ブロックを上記半導体ウエハと検査装置本体と接続されるマザー配線基板との間に積層して並列接続し、該検査装置本体から該マザー配線基板と各単位中継検査ブロックを介して半導体ウエハを形成している全ＩＣチップに個別に電源電圧を印加し、上記各単位中継検査ブロックが上記マザー配線基板を介して過電流が流れたショートＩＣチップを特定するための異常信号を上記検査装置本体へ出力し同本体においてショートＩＣチップを記憶し特定する予備検査工程を実行する。
【０００７】
然る後該ショートＩＣチップを除外したＩＣチップに上記単位中継検査ブロックを介し、電源電圧を印加しつつ検査信号を入出力しバーンイン検査等の検査を行なう検査方法を提供するものである。
【０００８】
上記構成によって、ウエハバーンイン検査等の検査におけるショートＩＣチップを適切に除外して、ウエハレベルでのバーンイン検査の信頼性を向上した。
【０００９】
又各単位配線回路基板と各単位両面多点接続板とから成る各単位中継検査ブロックにてグループ分けされた各ＩＣチップ群への配線及び検査を分担するので、検査装置本体からの配線数は各単位中継検査ブロックに接続する最小限の配線で足り、検査装置本体から半導体ウエハ上の全ＩＣチップへの配線仕様を簡潔且つ合理的に設計でき、ひいては検査高速化や信頼性向上を図ることができる。
【００１０】
又上記検査を分担する単位中継検査ブロックを半導体ウエハ上への全ＩＣチップと極接近した距離に設置し検査を行えるので、ノイズ等の外乱要因を抑止し、検査の信頼性を一層向上できる。
【００１１】
【発明の実施の形態】
図１は半導体ウエハ１を示し、該半導体ウエハ１は平面設置された数百のＩＣチップ２を保有し、各ＩＣチップ２は外部接点たる数十〜数百の電極端子３を有し、従って数千〜数万の電極端子３が半導体ウエハ１の表面に配置されている。
【００１２】
他方上記半導体ウエハ１上の全ＩＣチップを複数群にグループ分けしてグループ毎の検査作業を分担する単位配線回路基板５を複数単位用意し、この各単位配線回路基板５と、半導体ウエハ１上のグループ分けされたＩＣチップ２との接続媒体となる単位両面多点接続板６を複数単位用意する。
【００１３】
上記単位配線回路基板５と単位両面多点接続板６とは一体積層体にして単位中継検査ブロック７を形成し、該単位中継検査ブロック７にて後述の単位配線分岐回路を形成する。
【００１４】
例えば両者５，６は接着剤にて貼り合わせ一体積層体にする。上記単位中継検査ブロック７を形成する単位配線回路基板５は多層配線回路基板から成り、その一方表面に検査装置本体８と協働して検査を分担する多数のバッファＩＣ９等の電子部品を搭載し、該バッファＩＣ９等の電子部品を上記単位両面多点接続板６を介して半導体ウエハ１上のグループ分けされた一群のＩＣチップ２の電極端子３に接続する配線パターン１０とバッファＩＣ９等の電子部品を検査装置本体８へ接続するための配線パターン１１を有する。
【００１５】
他方単位中継検査ブロック７を形成する単位両面多点接続板６は接続板の厚み方向において圧縮弾性を有する多数の接触子１２を保有し、各接触子１２の一端を半導体ウエハ１のグループ分けされた一群のＩＣチップ２の電極端子３に加圧接触する。接触子１２の他端は単位配線回路基板５のバッファＩＣ９の搭載面とは反対側の表面に配された電極パッド１４に加圧接触、或いは接合されている。
【００１６】
該電極パッド１４は配線パターン１０の一端部に形成され、同配線パターン１０の一部配線はその他端部において電極パッド１５が形成されており、この電極パッド１５はバッファＩＣ９等の電子部品の下面に配された電極端子に融着接続している。
【００１７】
又バッファＩＣ９等で構成された電子回路部品は必要に応じて単位配線回路基板５に形成された配線パターン１１によりマザー配線基板１６との接続用電極パッドに接続されている。
【００１８】
これによってバッファＩＣ９等の電子回路部品を配線パターン１０と接触子１２を介して半導体ウエハ１上のグループ分けされた一群のＩＣチップ２に接続する。又配線パターン１０の一部配線は直接マザー配線基板１６との接続用電極パッドに導通している。
【００１９】
即ち半導体ウエハ１と各単位配線回路基板５間に各単位両面多点接続板６を介在せしめ、両者１，５を接続する。
【００２０】
よって各単位中継検査ブロック７を半導体ウエハ１上のグループ分けされた各ＩＣチップ２群に接続する。
【００２１】
例えば半導体ウエハ１上のＩＣチップ２が２００個であると仮定すると、例えばこれを２０個づつの群にグループ分けし、この各グループの検査を上記各単位検査ブロック７が分担する。
【００２２】
換言すると各単位配線回路基板５は上記半導体ウエハ１上の全ＩＣチップ２中のグループ分けされたＩＣチップ群の検査を分担する。上記単位配線回路基板５と単位両面多点接続板６と半導体ウエハ１とは上記順序で重ねられ、三者間の電気的接続が図られる。
【００２３】
単位配線回路基板５と単位両面多点接続板６とを重ね貼り合せる等して一体積層体にし単位中継検査ブロック７を形成する場合には、接触子１２と電極パッド１４との加圧接触状態が事前に形成されており、この単位中継検査ブロック７を半導体ウエハ１に重ね加圧することによって接触子１２と電極端子３との加圧接触が得られる。
【００２４】
更に図２Ａに示すように、検査装置本体８と上記各単位中継検査ブロック７間を接続する、換言すると検査装置本体８と各単位配線回路基板５間の接続手段となるマザー配線基板１６を用意する。
【００２５】
このマザー配線基板１６は温度に対し収縮が少なく機械的強度の高いリジットなベース板１７の表面に配線層１８を一体に層着した複合板である。このリジットベース板１７はセラミック板、ガラス板、金属板等から成る。
【００２６】
上記マザー配線基板１６の配線層１８の表面に上記各単位中継検査ブロック７の各単位配線回路基板５の表面を重ね、図３に示すように、マザー配線基板１６に対し各単位中継検査ブロック７を、即ち各単位配線回路基板５を並列に接続する。
【００２７】
図２Ｂに示すように、上記マザー配線基板１６はその端部に配線層１８の端部に形成された多数の外部電極端子１９を有し、この外部電極端子１９を以って検査装置本体８と接続される。
【００２８】
上記各単位配線回路基板５は上記バッファＩＣ９やその他の電子部品を搭載した面域を除く表面において、例えば回路基板５の端部表面においてマザー配線基板１６に直接又は間接に貼り合わせる。
【００２９】
好ましくは上記各単位中継検査ブロック７の単位配線回路基板５の周囲表面を上記マザー配線基板１６の配線層１８に重ね一体積層体とする。即ち接着を介しての貼り合せ体か、螺子を介しての貼り合せ体にする。そして、単位配線回路基板５とマザー配線基板１６間には、一定の空間２０を設定し、この空間２０内にバッファＩＣ９を存置せしめる。
【００３０】
例えば単位配線回路基板５の中間部領域に上記空間２０を形成し、その周縁部表面をマザー配線基板１６の表面に貼り合せる。この貼り合せ面域にマザー配線基板１６の配線層１８と単位中継検査ブロック７の単位配線回路基板５間を接続する接触子２１を設ける。
【００３１】
即ち、単位配線回路基板５のマザー配線基板１６に対する重ね合せ面域に、基板厚み方向に圧縮弾性を有する上記接触子２１を配する。詳述すると、多数の接触子２１を保有する両面多点接続板２２を形成し、この接続板２２を上記マザー配線基板１６の配線層１８と、単位中継検査ブロック７の単位配線回路基板５との間に介在し重ね合せて、上記接触子２１による接触を図る。上記接続板２２はバッファＩＣ９等の電子部品の逃げを形成する窓を有し、この窓により上記空間２０を形成する。
【００３２】
上記接触子２１はその一端を上記配線層１８の電極パッドに加圧接触し、他端を上記単位配線回路基板５の配線パターン１１の端部に形成した電極パッドに加圧接触する。
【００３３】
これによって検査装置本体８と各単位中継検査ブロック７の各単位配線回路基板５（バッファＩＣ９等の電子回路部品）とは接触子２１と配線パターン１１を介して接続される。
【００３４】
以上のように、マザー配線基板１６と各単位中継検査ブロック７、即ちマザー配線基板１６と各単位両面多点接続板２２と各単位配線回路基板５と各単位両面多点接続板６とはこの順序で一体に重ね積層されて検査ユニットを形成する。
【００３５】
各単位中継検査ブロック７はマザー配線基板１６の表面に縦横に整列して且つ密集して並設される。
【００３６】
上記検査ユニットを準備して置くことにより、この検査ユニットを半導体ウエハ１に重ねることによってバーンイン検査等を繰り返し効率的に実行できる。
【００３７】
図３に示すように、検査装置本体８からのチップセレクト信号により、セレクトされた半導体ウエハ１上の全てのＩＣチップ２に対し、検査装置本体８からの電源電圧を個別に印加する。
【００３８】
この電源電圧はマザー配線基板１６と各単位中継検査ブロック７を経由して各ＩＣチップ２に個別に印加する。
【００３９】
上記電源電圧印加によって各ＩＣチップ２へ流入する電流が正常かどうかをチェックし、即ち過電流が流れるショートＩＣチップをチェックし、単位中継検査ブロック７及びマザー配線基板１６を介して異常信号を検査装置本体８に出力し、同本体８においてこのショートＩＣチップを記憶する。即ちショートＩＣチップを特定する。
【００４０】
以上のショートＩＣチップの特定を半導体ウエハ１上の全てのＩＣチップ２に対し行なう。ショートＩＣチップを特定し、爾後のバーンイン検査から除去する予備検査工程を設置し、この予備検査工程を経た後、上記ショートＩＣチップを除いた全ＩＣチップに改めて電源電圧を印加しつつ、検査信号の入出力を行なう。
【００４１】
この電源電圧及び検査信号は検査装置本体８からマザー配線基板１６及びこれに並列接続された各単位検査ブロック７を経由して各ＩＣチップ２に与えられる。  検査装置本体８はＩＣチップ群のグループ選択、即ち単位中継検査ブロック７の選択を指令し、且つチップセレクト信号によりグループ内のＩＣチップ２へ検査信号の入力を行なうか、同出力を行なうかを設定する。
【００４２】
上記各ＩＣチップ２への検査信号を各ＩＣチップ２のどのアドレスに入力（書込み）し、且つ出力（読み出し）するかは、検査装置本体８から指令されるアドレス信号を配線基板１６と単位中継検査ブロック７、即ち単位配線回路基板５を経由して各ＩＣチップ２に印加し、該当するアドレスを開き行なう。
【００４３】
上記各ＩＣチップ２からの出力信号は検査装置本体８に記録し、バーンイン検査等の検査を完了する。
【００４４】
上記の如くＩＣチップ２の近くに電子回路を形成できることから、例えばその電源入力部近くにコンデンサーを設ける、或いは同出力部に抵抗を設けることができ、検査の高速化や高信頼性を確保できる。
【００４５】
尚、上記バーンイン検査ユニットの形成にあたり、半導体ウエハ１と各単位両面接続板６間、又は単位配線回路基板５と各単位両面接続板２２間、又はマザー配線基板１６と各単位両面接続板２２間に、異方性導電ゴムシートの如き導電エラストマーを介在し、これらを上記検査ユニットとして一体に重ね付けすることができる。
【００４６】
上記単位配線回路基板５により形成される電子回路は、被検査半導体ウエハの種類やその検査内容によって様々に構築でき、又上記回路基板５は複数の回路基板で構成することができる。
【００４７】
【発明の効果】
本発明によれば、上記予備検査工程を設置することにより、半導体ウエハ上のショートＩＣチップを特定し、このショートＩＣチップを除外したバーンイン検査を行なうことができ、これによりバーンイン検査時にショートＩＣチップに過電流が流れて他のＩＣチップには正常な電流が流れず、適正な検査を行ない難くする問題を解決し、ウエハレベルでのバーンイン検査の信頼性を向上し、その実施を促進することができる。
【００４８】
又各単位中継検査ブロックにてグループ分けされた各ＩＣチップ群への配線及び検査を分担するので、検査装置本体と各単位中継ブロックを並列接続する最小限の配線で足り、検査装置本体から半導体ウエハ上の全ＩＣチップへの配線仕様を簡潔且つ合理的に設計でき、ひいては検査の信頼性向上を図ることができる。
【００４９】
更に単位両面多点接続板と半導体ウエハとの熱膨張差による接触子の位置ずれが、ブロック毎に分割することで緩和することができる。又ブロック毎にしたことで、メンテナンスが容易となる。
【００５０】
又上記検査を分担する単位中継検査ブロックを半導体ウエハ上への全ＩＣチップと極接近した距離に設置し検査を行えるので、ノイズ等の外乱要因を抑止し、検査の信頼性を一層向上できると同時に、高速検査を可能にする。
【図面の簡単な説明】
【図１】半導体ウエハを概示する平面図。
【図２】Ａは半導体ウエハの検査ユニットを概示する要部拡大断面図、Ｂはこの検査ユニットの検査装置本体との接続部を摘示する要部拡大断面図。
【図３】上記検査ユニットにより形成される検査回路を概示する図。
【符号の説明】
１ 半導体ウエハ
２ ＩＣチップ
３ 電極端子
５ 単位配線回路基板
６ 単位両面多点接続板
７ 単位中継検査ブロック
８ 検査装置本体
９ バッファＩＣ
１０ 配線パターン
１１ 配線パターン
１２ 接触子
１４ 電極パッド
１５ 電極パッド
１６ マザー配線基板
１７ リジットベース板
１８ 配線層
１９ 外部電極端子
２０ 空間
２１ 接触子
２２ 単位両面多点接続板
【図１】
0004018830.tif 000002
【図２】
0004018830.tif 000003
【図３】
0004018830.tif 000004