(57)【特許請求の範囲】
【請求項１】
空間電荷領域上に配設され、酸化膜によって該空間電荷領域から分離された第１の電極プレート（２８）を有し、該第１の電極プレート（２８）は分圧器によって定まるベース−コレクタ間の電位におかれている、トランジスタの降伏電圧制御用半導体回路装置において、
前記第１の電極プレート（２８）から分離された第２の電極プレート（３４）が設けられており、前記第１の電極プレート（２８）と第２の電極プレート（３４）は、前記第２の電極プレートが外側に配置された環状の電極プレートとして形成されており、
半導体回路装置を構成するシリコンチップは、表面側の低濃度ドープされたｎ−領域（１４）と裏面側の高濃度ドープされたｎ＋領域（１６）を有するとともに、その裏面にコレクタ端子となる金属膜（１８）を有し、その表面には、前記シリコンチップの縁部に設けられた高濃度ドープされたｎ＋コレクタ領域（４６）と、ｐ型ベース領域（２０）と、低濃度ドープされた縦長形状のｐ−領域からなる分圧器抵抗（４２）と、前記ｐ型ベース領域（２０）と前記分圧器抵抗（４２）との間に配置された高濃度ドープされたｎ＋コレクタ領域（４４）とを少なくとも有し、
前記第１の電極プレート（２８）は、ｐ形ベース領域（２０）と低濃度ドープされたｎ−コレクタ領域（１４）の間の接合部（３２）、高濃度ドープされたｎ＋コレクタ領域（４４）と低濃度ドープされたｎ−コレクタ領域（１４）の間の接合部、並びに低濃度ドープされたｐ−領域（４２）と低濃度ドープされたｎ−コレクタ領域（１４）の間の接合部を覆っており、
前記第２の電極プレート（３４）の一部は酸化膜（２６）の上方とコンタクトし、さらに別の一部は高濃度ドープされたｎ＋コレクタ領域（４６）にコンタクトしており、
モノリシックに集積された分圧器（３６）は、酸化膜（２６）の下方で高濃度ドープされた２つのｎ＋コレクタ領域（４４；４６）の間の低濃度ドープされたｎ−コレクタ領域（１４）内に低濃度ドープされたｐ−領域として埋込まれた分圧器抵抗（４２）を有しており、該分圧器抵抗（４２）は、第２の電極プレート（３４）とコンタクトしている高濃度ドープされたｎ＋コレクタ領域（４６）から所定の間隔（Ｗ）をおいて設けられており、
さらに前記第１の電極プレート（２８）は一方ではｐ形ベース領域（２０）を覆い他方では前記分圧器抵抗（４２）から所定の幅（ｄ１）だけ突出し、当該分圧器抵抗（４２）と前記高濃度ドープされたｎ＋コレクタ領域（４６）の間の低濃度ドープされたｎ−コレクタ領域（１４）の上方で終端していることを特徴とする、トランジスタの降伏電圧制御用半導体回路装置。
【請求項２】
前記第１の電極プレート（２８）は、酸化膜（２６）を貫通する接続孔部（５０）を介して分圧器抵抗（４２）に接続されている、請求項１記載のトランジスタの降伏電圧制御用半導体回路装置。
【請求項３】
前記第１の電極プレート（２８）及び第２の電極プレート（３４）と、当該２つの電極プレートの間の領域に、絶縁された不働態化（パッシベーション）層が設けられている、請求項１又は２記載のトランジスタの降伏電圧制御用半導体回路装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、空間電荷領域上に配設され、酸化膜によって該空間電荷領域から分離された第１の電極プレートを有し、該第１の電極プレートは分圧器によって定まるベース−コレクタ間の電位におかれている、トランジスタの降伏電圧制御用半導体回路装置に関する。
【０００２】
【従来の技術】
この種の電圧制御のための半導体装置は例えばドイツ連邦共和国特許公開第３２２７５３６号公報から公知である。この公報ではトランジスタの空間電荷領域の上方に酸化膜によって分離された金属性のカバー電極が設けられている。このカバー電極は分圧器によって規定されるベース−コレクタ間の電位におかれる。ｎ＋ドープ領域（これは部分的にカバー電極を下面に亘って覆う）を取り入れることにより、ベース−コレクタ間に逆方向（遮断）電圧Ｕが印加される場合に、低濃度ドープされたｎ−領域内に広がる空間電荷領域がカバー電極下方の領域に制限される。この場合降伏電圧は実質的にこの電位と酸化膜の厚さによって決まる。分圧器は、モノリシックにも集積可能な２つの抵抗Ｒ１，Ｒ２によって形成される。Ｒ１，Ｒ２が０である場合にベース−コレクタ間で達し得る降伏電圧は符号Ｕ２ないしＵ１で示されている。この場合符号Ｕ２はキャリヤ充満状態時降伏電圧を表わし、符号Ｕ１は空乏化状態時降伏電圧を表わす。抵抗Ｒ１，Ｒ２からなる分圧器がモノリシックに集積されている場合には分圧器抵抗は低濃度ドープされたｎ−コレクタ領域内に存在する。降伏電圧は電流密度への依存性は有していないので、ここでは低濃度ドープされたｎ−コレクタ領域（この領域は埋め込まれたｎ＋高濃度ドープ領域とベースとの間に存在する）上の酸化膜の厚さが残りの領域においてよりも薄く選択される。これにより空乏化状態時降伏電圧が分圧器抵抗に隣接する領域内に生じないことが達成される。達し得る最大の降伏電圧Ｕは、Ｒ１とＲ２の比がＵ１とＵ２の比に等しい場合にＵ１＋Ｕ２となる。プレーナ技術において通常用いられる熱酸化物は任意に厚くさせることができないので、そのような装置で達し得る最大の降伏電圧は制限される。
【０００３】
ドイツ連邦共和国特許公開第４０３９６６２号公報からは、カバー電極を２つの金属領域に分割させることにより降伏電圧Ｕの引き上げを達成させる手法が公知である。この場合高抵抗の低濃度ドープされたｎ−コレクタ領域を完全に覆うカバー電極が金属膜に置き換えられ、これがコレクタ領域をもはや不完全にしか覆わなくなる。この金属膜は低濃度ドープされたｎ−コレクタ領域と高濃度ドープされたｎ＋コレクタ領域の間の接合部だけを覆い、既に前述したベース−コレクタ間の分圧器に接続される。高抵抗の低濃度ドープされたｎ−コレクタ領域とベース領域との間のｐｎ接合部は第２の金属プレートによって覆われる。この第２の金属プレートはベース電位ないしはエミッタ電位におかれる。これによりキャリヤ充満状態時降伏電圧が生じなくなることが達成される。ベース−コレクタ間で遮断電圧を印加する際にＲ２が０の場合にはベース−コレクタ間で達成可能な遮断電圧はＵ１である。この電圧Ｕ１は、ドイツ連邦共和国特許出願公開第３２２７５３６号公報から公知のカバー電極の空乏化状態時降伏電圧と同じである。この場合ベース−コレクタ間の降伏電圧は抵抗Ｒ１，Ｒ２によって形成される分圧器によって高圧に変圧された空乏化状態時降伏電圧Ｕ１である。これにより以下の関係式が得られる。
【０００４】
Ｕ＝Ｕ×（１＋Ｒ２／Ｒ１）
ベース−コレクタ間の達し得る最大降伏電圧Ｕはもはやキャリヤ充満状態時降伏電圧Ｕ２によって影響されない。降伏電圧の上限はベースと低濃度ドープされたｎ−コレクタ領域との間のｐｎ−接合部の阻止能力によってのみ制限される。
【０００５】
しかしながら全ての公知のカバー電極装置の場合には、鋸歯状埋没部領域における高濃度ドープされたｎ＋コレクタ領域（この領域は酸化膜によって覆われていない）と隣接するカバー電極との間における電位差が約１５０−２５０Ｖになってしまう欠点がある。縁部領域におけるこの種の半導体装置が例えば製作の際ないしは作動の際に損傷するかまたはイオンと混成した場合には、短絡又は漏れ電流が鋸歯状溝領域におけるカバー電極とｎ＋領域との間に発生し得る。このことは半導体素子の機能障害につながる。その他にも非不働態化された素子の場合には鋸歯状溝領域におけるカバー電極とｎ＋領域との間で火花連絡が生ぜしめられる。これは酸化膜の脆弱化を招き、それによる障害を引き起こす。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、前記したような従来装置における欠点に鑑みこれを解消すべく改善を行うことである。
【０００７】
【課題を解決するための手段】
本発明によれば上記課題は、前記第１の電極プレートから分離された第２の電極プレートが設けられており、前記第１の電極プレートと第２の電極プレートは、前記第２の電極プレートが外側に配置された環状の電極プレートとして形成されており、半導体回路装置を構成するシリコンチップは、表面側の低濃度ドープされたｎ−領域と裏面側の高濃度ドープされたｎ＋領域を有するとともに、その裏面にコレクタ端子となる金属膜を有し、その表面には、前記シリコンチップの縁部に設けられた高濃度ドープされたｎ＋コレクタ領域と、ｐ型ベース領域と、低濃度ドープされた縦長形状のｐ−領域からなる分圧器抵抗と、前記ｐ型ベース領域と前記分圧器抵抗との間に配置された高濃度ドープされたｎ＋コレクタ領域とを少なくとも有し、前記第１の電極プレートは、ｐ形ベース領域と低濃度ドープされたｎ−コレクタ領域の間の接合部、高濃度ドープされたｎ＋コレクタ領域と低濃度ドープされたｎ−コレクタ領域の間の接合部、並びに低濃度ドープされたｐ−領域と低濃度ドープされたｎ−コレクタ領域の間の接合部を覆っており、前記第２の電極プレートの一部は酸化膜の上方とコンタクトし、さらに別の一部は高濃度ドープされたｎ＋コレクタ領域にコンタクトしており、モノリシックに集積された分圧器は、酸化膜の下方で高濃度ドープされた２つのｎ＋コレクタ領域の間の低濃度ドープされたｎ−コレクタ領域内に低濃度ドープされたｐ−領域として埋込まれた分圧器抵抗を有しており、該分圧器抵抗は、第２の電極プレートとコンタクトしている高濃度ドープされたｎ＋コレクタ領域から所定の間隔をおいて設けられており、さらに前記第１の電極プレートは一方ではｐ形ベース領域を覆い他方では前記分圧器抵抗から所定の幅だけ突出し、当該分圧器抵抗と前記高濃度ドープされたｎ＋コレクタ領域の間の低濃度ドープされたｎ−コレクタ領域の上方で終端するように構成されて解決される。
【０００８】
請求項１の特徴部分に記載された本発明による半導体装置によって得られる利点は、半導体装置の縁部領域と電極プレートの間の電位差が低減され、チップ降伏や表面汚染に対してロバスト性の高められた半導体装置が得られることである。その上さらに阻止能力の高い分圧器抵抗の省スペース的な集積化が可能である。第１の電極プレートから分離された第２の電極プレートが設けられており、前記第１の電極プレートと第２の電極プレートは、環状に取囲む電極プレートとして形成されており、前記第１の電極プレートは、高濃度ドープされたｎ＋コレクタ領域と低濃度ドープされたｎ−コレクタ領域の間の接合部と、低濃度ドープされたｎ−コレクタ領域を覆い、さらに低濃度ドープされたｎ−コレクタ領域とｐ形ベース領域の間の接合部を覆っており、第２の電極プレートの一部は酸化膜の上方で、そして一部は高濃度ドープされたｎ＋コレクタ領域にコンタクトされる構成によって、非常に有利には次のようなことが得られる。すなわちベース−エミッタ間に遮断電圧が印加された場合に降伏電圧が複数の抵抗によって形成された分圧器によって逓昇に変圧される空乏化（状態時）電圧に相応し、同時に第２の電極プレートと高濃度ドープされたｎ＋コレクタ領域（鋸歯状溝領域）の間で電位差が生じなくなる。それにより電極と前記領域との間の短絡の発生又は漏れ電流の発生は回避され得る。
【０００９】
本発明による別の有利な実施例は従属請求項に記載される。
【００１０】
【実施例】
次に本発明の実施例を図面に基づき詳細に説明する。
【００１１】
図１にはプレーナ技術によって製作された半導体装置１０が示されている。この半導体装置１０はシリコンチップ１２からなっている。このシリコンチップ１２は低濃度ドープされたｎ−領域１４と高濃度ドープされたｎ＋領域１６を有している。この高濃度ドープされたｎ＋領域１６は金属膜１８と接触接続している。この金属膜１８はコレクタ端子Ｋを備えている。ｎ−領域１４には公知手法でｐ形領域２０と高濃度ドープされたｎ＋領域２２が拡散されている。ｐ形領域２０は電極２４と接触接続されている。この電極２４はベース接続端子Ａを有している。わかりやすくするためにバイポーラトランジスタの場合にベース領域に埋込まれる高濃度ドープされたｎ＋エミッタ領域はここでは示されていない。ｎ＋領域２２は、このエミッタドーピングと同時に拡散注入される。シリコンチップ１２上には酸化膜２６が被着されている。この酸化膜２６はｐ形領域２０と、シリコンチップ１２の表面まで貫通して達しているｎ−領域１４と、ｎ＋領域２２を覆っている。酸化膜２６の上には第１の電極プレート２８が配設されている。この第１の電極プレート２８はｎ＋領域２２とｎ−領域１４の間の接合部３０と、チップ１２表面まで達しているｎ−領域１４と、ｎ−領域１４とｐ形領域２０との間の接合部３２を覆っている。第２の電極プレート３４は酸化膜２６の上方の一部に配設され、ｎ＋領域２２と部分的にコンタクトしている。第１の電極プレート２８と第２の電極プレート３４は相互に間隔ｄだけ空けて配設されている。第１の電極プレート２８は酸化膜２６によって当該電極プレート下方にあるシリコンチップ１２の領域２０，１４，２２から導電的に分離されている。ベース接続端子Ａとコレクタ接続端子Ｋの間では抵抗Ｒ１，Ｒ２を備えた分圧器３６が接続されている。前記分圧器の分圧器端子３８は、第１の電極プレート２８に接続されている。電圧源４０を介して遮断電圧Ｕが印加可能である。
【００１２】
図１に示された半導体装置１０は以下のように機能する。
【００１３】
電圧源４０からベース接続端子Ａとコレクタ接続端子Ｋとの間に遮断電圧Ｕが印加されたならば、高濃度ドープされたｎ＋領域２２はｎ−領域１４内に拡がる空間電荷領域を第１の電極プレート２８下方の領域に制限する。ベース接続端子Ａとコレクタ接続端子Ｋとの間で達し得る降伏電圧は、Ｒ１ないしＲ２が０の場合降伏電圧Ｕ２ないしＵ１となる。この場合降伏電圧Ｕ２は半導体装置１０のキャリヤ充満状態時降伏電圧であり、電圧Ｕ１は半導体装置１０の空乏化状態時降伏電圧である。この場合ベース接続端子Ａとコレクタ接続端子Ｋとの間の降伏電圧は抵抗Ｒ１とＲ２によって形成される分圧器３６によって逓昇変圧された空乏化状態時降伏電圧Ｕ１である。これにより、降伏電圧Ｕに対して以下の関係式が成り立つ。
【００１４】
Ｕ＝Ｕ１×（１＋Ｒ２／Ｒ１）
このことは第１の電極プレート２８と第２の電極プレート３４を相互に分離して配設し、ｎ＋領域２２に第２の電極プレート３４と同じ電位をもたせることによって達成される。それによりシリコンチップ１２周辺部と第２の電極プレート３４との間に電位差は生じなくなる（この電位差は、第１の電極プレート２８と第２の電極プレート３４からなる電極装置とｎ＋領域２２との間で短絡または漏れ電流を惹起し得る）。それにより図示の半導体装置１０の確実な機能性は大幅に高まる。この場合第１の電極プレート２８と第２の電極プレート３４の間の間隔ｄは、次のように選定されなければならない。すなわちこれらの間で電気的な火花連絡が生ぜしめられないように選定されなければならない。付加的な手法として半導体装置１０の表面全部をここでは図示されていない不働態層で覆ってもよい。
【００１５】
図２には別の半導体装置４０が示されている。この半導体装置４０は、モノリシックに集積された分圧器を有している。この図でも図１と同じ個所には同じ符号が付され、再度の説明は省く。
【００１６】
図２では分圧抵抗４２が低濃度ドープされたｐ−領域として酸化膜２６の下方に設けられている。分圧抵抗４２はこの場合ｎ−領域１４内に埋め込まれ、ｎ＋領域４４とｎ＋領域４６の間に存在している。降伏電圧Ｕに電流密度への依存性をもたせなくするためには、ｐ形領域２０とｎ＋領域４４との間の領域におけるｎ−領域１４上の酸化膜２６の厚さをその他の領域においてよりも薄くする必要がある。これにより空乏化状態時降伏電圧が分圧器抵抗４２に隣接するｎ−領域１４内には生じないことが達成される。ここでは明瞭化のために前記領域内で薄くされる酸化膜２６の厚さの変化は図２には示されない。第１の電極プレート２８はここでは接合部３２、ｎ＋領域４４、分圧器抵抗４２、並びにｎ−領域１４のそれらの間にある介在領域を覆っている。この第１の電極プレート２８は一方の側ではｐ形領域上方で終端し、また他方の側では分圧抵抗４２とｎ＋領域４６の間のｎ−領域１４上方で終端している。この場合第１の電極プレート２８は分圧器抵抗４２から幅ｄ１だけ突出している。分圧器抵抗４２とｎ＋領域４６は相互に幅ｗだけ離れている。第２の電極プレート３４は酸化膜２６の一部と、ｎ＋領域４６の一部に接触接続している。第２の電極プレート３４はここでもｎ＋領域４６と同じ電位を有している。シリコンチップ１２の縁部と第２の電極プレート３４の間には前述したような欠点である電位差は生じない。この場合前記幅ｄ１とｗは次のように選択されなければならない。すなわちｎ−領域１４と分圧器抵抗４２とｎ＋領域４６の所定のドーピング経過と、酸化膜２６の所定の厚さのもとで、カソード接続端子Ｋに対する分圧器抵抗４２の遮断電圧が降伏電圧Ｕよりも大きくなるように選定されなければならない。第１の電極プレート２８と第２の電極プレート３４の間の間隔ｄも火花連絡が生じないように選定されている。
【００１７】
図３には図２に示された半導体装置４０の平面図が示されている。この半導体装置４０はプレーナ−ＮＰＮ−ダーリントントランジスタにおいて集積された分圧器を備えた内部電圧制限部を有している。ここでも図２と同じ部分には同じ符号が付されており、ここでの再度の説明は省く。
【００１８】
分圧器抵抗４２は主表面から拡散された縦長のｐ形導電領域を形成している。このｐ形−抵抗の表面密度は１．５×１０１７ｃｍ−３である。この抵抗の浸入深度は高抵抗において６０ｏｈｍ／ｃｍ、ｎ−−領域１４は約３１μｍ（これは特性長さσ（σ＝２√Ｄｔ）＝１１μｍ）である。これは幅ｗによってちょうど１２５μｍだけｎ＋−領域４６から離されている。ｎ＋−領域４６に対しては特性長さσ＝３．６μｍの際に１０２０ｃｍ−３の表面密度が選定される。酸化膜２６の厚さは２μｍである。製作過程の終了時においては図２にプロットされた幅ｄ及びｄ１はそれぞれ５０μｍ，４０μｍになる。分圧器抵抗４２と出力段のベース領域４８の間には高濃度ドーピングされたｎ＋−領域４４が存在する。その上には酸化膜２６によって導電的に分離された電極プレート２８が存在している。この電極プレート２８は接触接続孔部５０上方で分圧器抵抗４２に接続されている。分圧器抵抗のコレクタ側端部には分圧器抵抗４２が外部電極プレート３４を介してｎ＋−領域４４と接続されている。ここでは駆動ベースは符号５２で示されている。符号５４と５６で示された領域は駆動段ないし出力段のエミッタ領域を表している。接触接続窓５８及び６０の上方ではベース領域がベース金属化部６２と６４に接続されている。符号６６及び６８でエミッタ接触接続窓が示されている。これに対して出力段のエミッタ金属化部は符号７０で表されている。わかりやすくするためにブリーダ抵抗、種々異なる酸化厚膜部、反転ダイオード、温度補償手段、横方向トランジスタ等は図３には示されていない。
【００１９】
図２及び図３に示された装置では分圧器抵抗４２の遮断性は前記関係式に従って設定された降伏電圧Ｕよりも格段に高い。以下に示すテーブルは、異なる表面電荷密度に対する二次元のデバイスシミュレーションの結果を表したものである。このテーブルは達成可能な結果を明らかにしている。
【００２０】
【表１】
0004018163.tif 000002
金属領域のベース領域２０方向での１０μｍだけの第１の付加的エラー調整
金属領域の鋸歯状溝領域部方向での１０μｍだけの第２の付加的エラー調整
【００２１】
本発明は図１−図３に示された実施例に限定されるものではなく、例えば逆のドープ領域も可能である。この場合は例えばｎ−領域１４がｐ形ドープされており、ｐ形領域２０はｎ形ドープ領域である。図示の降伏電圧制御用半導体装置はトランジスタの他にも、例えばダーリントントランジスタやダイオードに対しても適している。
【００２２】
【発明の効果】
本発明によれば、半導体装置の縁部領域とカバー電極との間の電位差が低減され、チップ破壊や表面汚染に対して十分な耐久力をもった丈夫な半導体装置が得られる。
【図面の簡単な説明】
【図１】  内部電圧制限のための半導体装置の部分図である。
【図２】  集積された分圧器を有する内部電圧制限のための半導体装置の部分図である。
【図３】  集積された分圧器を有する半導体装置の平面図である。
【符号の説明】
１０      半導体装置
１２      シリコンチップ
１４      低濃度ドープｎ−領域
１６      高濃度ドープｎ＋領域
１８      金属膜
２０      ｐ形領域
２２      高濃度ドープｎ＋コレクタ領域
２４      電極
２６      酸化膜
２８      第１の電極プレート
３０      接合部
３２      接合部
３４      第２の電極プレート
３６      分圧器
３８      分圧器端子
４０      電圧源
４２      分圧器抵抗
４４      ｎ＋コレクタ領域
４６      ｎ＋コレクタ領域
【図１】
0004018163.tif 000003
【図２】
0004018163.tif 000004
【図３】
0004018163.tif 000005