(57)【要約】【課題】ソフトウエア処理によらずに、かつ短時間でＡＤ変換結果の頻度分布を高速に得ることができるマイクロコンピュータを提供する。【解決手段】ＡＤ変換器１は、センサによる検出信号をデジタル信号に変換する。複数のレジスタ２＿１〜２＿ｎは、互いに異なるデータを保持する。複数の比較器３＿１〜３＿ｎのそれぞれが、ＡＤ変換器１の出力値と、複数のレジスタ２＿１〜２＿ｎのうち対応するレジスタ内のデータとを比較する。複数のカウンタ４＿１〜４＿ｎのそれぞれが、複数個の比較器３＿１〜３＿ｎのうちの対応する比較器での比較結果が一致した回数をカウントする。【選択図】図２
2013061917.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、
センサによる検出信号をデジタル信号に変換するＡＤ変換器と、
互いに異なるデータを保持する複数のレジスタと、
それぞれが、前記ＡＤ変換器の出力値と、前記複数のレジスタのうち対応するレジスタ内のデータとを比較する複数の比較器と、
それぞれが、前記複数個の比較器のうちの対応する比較器での比較結果が一致した回数をカウントする複数のカウンタとを備えたマイクロコンピュータ。
【請求項２】
前記複数のカウンタの各々は、カウント値が所定値に達したときに、その旨を通知する信号を出力する、請求項１記載のマイクロコンピュータ。
【請求項３】
前記マイクロコンピュータは、さらに、
前記ＡＤ変換器の出力と前記複数のレジスタの出力の所定数の下位ビットを無効にした上で、前記複数個の比較器のうちの対応の比較器へ出力するビット無効化部を備えた請求項１記載のマイクロコンピュータ。
【請求項４】
前記マイクロコンピュータは、さらに、
前記複数の比較器の出力を受けて、前記複数の比較器の出力がすべて不一致か否かを検出する不一致検出部を備えた請求項１記載のマイクロコンピュータ。
【請求項５】
前記マイクロコンピュータは、さらに、
前記不一致検出部で不一致が検出された回数をカウントする別のカウンタを備えた請求項４記載のマイクロコンピュータ。
【請求項６】
ＣＰＵと、
センサによる検出信号をデジタル信号に変換するＡＤ変換器と、
基準値を保持するレジスタと、
前記ＡＤ変換器の出力値と前記レジスタ内のデータとの差を算出する減算器と、
前記減算器と接続される複数のカウンタとを備え
前記減算器は、前記複数のカウンタのうち、前記算出の結果に対応するカウンタの値を増加させる、マイクロコンピュータ。
【請求項７】
前記マイクロコンピュータは、さらに、
前記ＡＤ変換器の出力値を受けて、前記出力値の出力先を前記減算器および前記レジスタの間で切替えるスイッチを備え、
前記スイッチは、前記ＡＤ変換器からの最初の出力値を前記減算器へ出力し、前記減算器での減算が終了後、前記最初の出力値を前記レジスタへ出力して、前記レジスタの基準値を更新させ、
前記スイッチは、前記ＡＤ変換器からの２回目以降の出力値を前記減算器へのみ出力する、請求項６記載のマイクロコンピュータ。
【請求項８】
前記ＡＤ変換器が出力した回数をカウントする変換数用カウンタをさらに備え、
前記変換数用カウンタは、カウント値が所定値に達したときに、その旨を通知する信号を出力する、請求項１〜７のいずれか１項に記載のマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータに関する。
【背景技術】
【０００２】
従来、ＡＤ変換器を内蔵したマイクロコンピュータによるカーエアコンシステムにおいて、ＡＤ変換によって得られた外気温度、車室温度、電圧などのヒストグラムの作成は、ＣＰＵによるソフトウエア処理によって得られていた。
【０００３】
したがって、ＣＰＵが、ヒストグラムの作成と、送風やコンプレッサ制御などの処理を同時に行なうためには、ＣＰＵの処理速度やＡＤ変換器の変換速度を上げる必要が生じ、システムの消費電力が増大する問題があった。
【０００４】
これに対して、ＣＰＵにソフトウエア処理によらずに、ヒストグラムを得るための方法が開示されている。
【０００５】
たとえば、特許文献１（特開２００２−３３３４６５号公報）には、集積回路チップ上のアナログ／デジタル変換器（ＡＤＣ）によって生成される出力コードのヒストグラムを生成するための回路が開示されている。この回路では、ＡＤＣは、ＡＤＣに加えられた入力信号に応答して、ＡＤＣに連結されたクロック信号によって決定される出力レートで出力コードを生成する。この回路は、ＡＤＣと共にチップ上に配置された比較器であって、ＡＤＣから出力コードを受け取るために連結された第１入力と、一範囲の出力コードの少なくとも一部分を網羅する一連の目標コードを受け取るために連結された第２入力と、出力および目標コードが等しいときにはいつでも第１状態を取り、それらが等しくないときには第２状態を取るように構成された出力とを含む比較器を備える。この回路は、さらに、ＡＤＣおよび比較器と共にチップ上に配置され、比較器の出力を受け取り、出力が第１状態のときには、クロック信号によって決定されるパルス・レートでチップからの出力用のパルスを生成するために連結されたパルス発生器を備える。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３３３４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、まず、初期の目標コードとＡＤ変換結果とを比較し、一致した回数をカウントし、その後、目標コードを変化させて、同様の比較およびカウント処理を行なう。つまり、目標コードの全範囲について、目標コードを逐次変化させながら比較およびカウント処理を行なうので、ＡＤ変換の度数分布が得られるまでに長時間を要する。
【０００８】
それゆえに、本発明の目的は、ソフトウエア処理によらずに、かつ短時間でＡＤ変換結果の頻度分布を高速に得ることができるマイクロコンピュータを提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施形態のマイクロコンピュータは、ＣＰＵと、センサによる検出信号をデジタル信号に変換するＡＤ変換器と、互いに異なるデータを保持する複数のレジスタと、それぞれが、ＡＤ変換器の出力値と、複数のレジスタのうち対応するレジスタ内のデータとを比較する複数の比較器と、それぞれが、複数個の比較器のうちの対応する比較器での比較結果が一致した回数をカウントする複数のカウンタとを備える。
【発明の効果】
【００１０】
本発明の一実施形態のマイクロコンピュータによれば、ソフトウエア処理によらずに、かつ短時間でＡＤ変換結果の頻度分布を高速に得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態のマイクロコンピュータの構成を表わす図である。
【図２】第１の実施形態の集計回路の構成を表わす図である。
【図３】第２の実施形態の集計回路の構成を表わす図である。
【図４】第３の実施形態の集計回路の構成を表わす図である。
【図５】第４の実施形態の集計回路の構成を表わす図である。
【図６】第５の実施形態の集計回路の構成を表わす図である。
【図７】第６の実施形態の集計回路の構成を表わす図である。
【図８】第７の実施形態の集計回路の構成を表わす図である。
【図９】各スライサの構成を表わす図である。
【図１０】第８の実施形態の集計回路の構成を表わす図である。
【図１１】第９の実施形態の集計回路の構成を表わす図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
（マイクロコンピュータ）
図１は、本発明の実施形態のマイクロコンピュータの構成を表わす図である。
【００１３】
図１を参照して、電圧監視部１０２、内部温度センサ８３、および外部温度センサ８４は、それぞれマイクロコンピュータ８１へ供給されるバッテリの電圧、マイクロコンピュータ８１の内部の温度、マイクロコンピュータ８１の外部の温度を検出して、検出信号をマイクロコンピュータ８１へ出力する。
【００１４】
マイクロコンピュータ８１は、ＡＤ変換器１と、集計回路６１と、ＣＰＵ（Central Processing Unit）９９と、ＲＯＭ（Read Only Memory）１１０と、ＲＡＭ（Random Access Memory）８６とを備える。
【００１５】
ＡＤ変換器１は、電圧監視部１０２、内部温度センサ８３、および外部温度センサ８４からのアナログの検出信号をデジタル信号に変換する。
【００１６】
集計回路６１は、ＡＤ変換器１の出力値を集計して、頻度分布を表わすデータを蓄積する。
【００１７】
ＣＰＵ９９は、ＲＯＭ１１０内の各種のプログラムに従って、ブロアモータ８８やコンプレッサ８９などの制御を実行する。ＣＰＵ９９は、集計回路６１で作成されたＡＤ変換器１の出力値の頻度分布に基づいて、異常原因などの分析を実行する。
【００１８】
Ｉ／Ｏ８７は、ブロアモータ８８やコンプレッサ８９などとの間でデータの入出力を行なう。
【００１９】
ＲＯＭ１１０は、各種のプログラムを記憶する。
ＲＡＭ８６は、各種のデータを記憶する。
【００２０】
（構成）
図２は、第１の実施形態の集計回路の構成を表わす図である。
【００２１】
図２を参照して、この集計回路６１は、記憶部２０と、比較部３０と、カウント部４０とを備える。
【００２２】
記憶部２０は、ｎ個のレジスタ２＿１〜２＿ｎを含む。ｎ個のレジスタ２＿１〜２＿ｎは、それぞれ別個の値を保持する。ｎ個のレジスタ２＿１〜２＿ｎには、ヒストグラムの頻度をとる対象となる値が格納される。
【００２３】
比較部３０は、ｎ個の比較器３＿１〜３＿ｎを含む。比較器３＿ｉは、ＡＤ変換器１の出力と、レジスタ２＿ｉの格納値とを比較して、一致した場合に、一致したことを示すパルス信号をカウンタ４＿ｉに出力する。
【００２４】
カウント部４０は、ｎ個のカウンタ４＿１〜４＿ｎと、論理和回路５とを含む。
カウンタ４＿ｉは、比較器３＿ｉから出力されるパルス信号を受けた回数をカウントする。カウンタ４＿ｉは、カウント値が所定の値に達したときに、「Ｈ」レベルの信号を出力する。
【００２５】
論理和回路５は、カウンタ４＿１〜４＿Ｎのいずれかが「Ｈ」レベルの信号を出力したときに、フラグ１を「Ｈ」レベルにアサートして、集計の終了を通知する。
【００２６】
（動作）
レジスタ２＿１〜２＿ｎにはヒストグラムの頻度をとる対象となる値が予め格納されている。たとえば、ＡＤ変換器１が４ビットの分解能を有する場合に、レジスタ２＿１には００００ｂ、レジスタ２＿２には０００１ｂが格納され、さらにレジスタ２＿ｎまで単調増加させた値が格納される。ここでは、ｎ＝１６として、最大値を格納するレジスタ２＿１６には、１１１１ｂが格納されるものとして説明するが、たとえば、ＡＤ変換器１の出力値のうち０００１ｂ〜０１１１ｂの範囲の頻度を得ることが目的の場合に、ｎ＝８として、最大値を格納するレジスタ２＿８に、０１１１ｂが格納されるものとしてもよい。
【００２７】
次に、ＣＰＵ９９は、集計回路６１にヒストグラム採取動作を開始させる。ＡＤ変換器１が０００１ｂを出力したときには、比較器３＿２は、ＡＤ変換器１の出力値がレジスタ２＿２の格納値と一致するので、カウンタ４＿２のカウント値をインクリメントする。ＡＤ変換器１が００００ｂを出力したときには、比較器３＿１は、ＡＤ変換器１の出力値がレジスタ２＿１の格納値と一致するので、カウンタ４＿１のカウント値をインクリメントする。
【００２８】
カウンタ４＿１〜４＿１６は、それぞれカウント値が所定の値（たとえば、１１１１ｂ）に達したときに、「Ｈ」レベルの信号を出力する。たとえば、カウンタ４＿２が１１１１ｂとなった場合、論理和回路５は、フラグ１を「Ｈ」レベルにアサートして、集計の終了を通知する。
【００２９】
（効果）
以上のように、本実施の形態によれば、集計回路によって、ＡＤ変換結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、ＣＰＵが他の処理を行なうようなことがあっても、ヒストグラムの採取においてＡＤ変換結果の欠落が生じない。
【００３０】
このことによって、カーエアコンのシステムの場合には、ＣＰＵは送風やコンプレッサ制御他に係る処理に集中させることが可能となり、従来のように、ＣＰＵの処理速度やＡＤ変換器の変換速度を上げることなく性能向上が図れるため、システムの消費電力を低減することができる。
【００３１】
また、最も高い頻度が所定値となるまでのヒストグラムが採取されるので、最も高い頻度を中心としたばらつきに基づいて、電圧や温度の正常または異常を分析することができる。
【００３２】
［第２の実施形態］
図３は、第２の実施形態の集計回路の構成を表わす図である。
【００３３】
図３を参照して、この集計回路６２が図２の集計回路６１と相違する点は、カウント部９４である。
【００３４】
カウント部９４は、第１の実施形態と同様のカウンタ４＿１〜４＿ｎに加えて、カウンタ１４とを備える。
【００３５】
ＡＤ変換器１は、ＡＤ変換を実行するごとに、ＡＤ変換の実行の終了を示すパルス信号をカウンタ１４へ出力する。
【００３６】
カウンタ１４は、ＡＤ変換器１から出力されるパルス信号を受けた回数をカウントする。カウンタ１４は、カウント値が所定の値に達したときに、フラグ２を「Ｈ」レベルにアサートする。
【００３７】
（動作）
レジスタ２＿１〜２＿ｎにはヒストグラムの頻度をとる対象となる値が予め格納されている。たとえば、ＡＤ変換器１が４ビットの分解能を有する場合に、レジスタ２＿１には００００ｂ、レジスタ２＿２には０００１ｂが格納され、さらにレジスタ２＿ｎまで単調増加させた値が格納される。ここでは、ｎ＝１６として、最大値を格納するレジスタ２＿１６には、１１１１ｂが格納されるものとして説明する。
【００３８】
次に、ＣＰＵ９９は、集計回路６２にヒストグラムの採取動作を開始させる。ＡＤ変換器１が０００１ｂを出力したときには、比較器３＿２は、ＡＤ変換器１の出力値がレジスタ２＿２の格納値と一致するので、カウンタ４＿２のカウント値をインクリメントする。ＡＤ変換器１が００００ｂを出力したときには、比較器３＿１は、ＡＤ変換器１の出力値がレジスタ２＿１の格納値と一致するので、カウンタ４＿１のカウント値をインクリメントする。
【００３９】
また、ＡＤ変換器１は、ＡＤ変換を実行するごとに、ＡＤ変換の実行の終了を示すパルス信号をカウンタ１４へ出力する。
【００４０】
カウンタ１４は、カウント値が所定の値（たとえば、１１１１１１１１ｂ）に達したときに、「Ｈ」レベルの信号を出力する。たとえば、カウンタ１４が１１１１１１１１ｂとなった場合、カウンタ１４は、フラグ２を「Ｈ」レベルにアサートして、集計の終了を通知する。
【００４１】
（効果）
以上のように、本実施の形態によれば、第１の実施形態と同様に、集計回路によって、ＡＤ変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、ＣＰＵが他の処理を行なうようなことがあっても、ヒストグラムの採取においてＡＤ変換結果の欠落が生じない。
【００４２】
また、一定数のＡＤ変換結果のヒストグラムが採取されるので、一定時間内に電圧や温度が正常であったか、または異常であったかの分析や、その原因を分析することができる。
【００４３】
［第３の実施形態］
図４は、第３の実施形態の集計回路の構成を表わす図である。
【００４４】
図４を参照して、この集計回路６３は、レジスタ２２と、減算器７と、第１の実施形態と同様のカウント部４０とを備える。
【００４５】
レジスタ２２は、基準値を格納する。
減算器７は、レジスタ２２の格納値からＡＤ変換器１の出力値を減算する。減算器７は、減算結果に対応するカウンタ４＿ｉにパルス信号を出力する。
【００４６】
（動作）
レジスタ２２には、基準値が予め格納されている。たとえば、ＡＤ変換器１が４ビットの分解能を有する場合に、レジスタ２２は、ＡＤ変換器１の出力の最大値で、ヒストグラムをとる対象の最大値１１１１ｂが格納されるものとする。
【００４７】
次に、ＣＰＵ９９は、集計回路６３にヒストグラム採取動作を開始させる。減算器７による減算結果がｉのときには、カウンタ４＿ｉ＋１にパルス信号を送る。たとえば、ＡＤ変換器１が０００１ｂを出力したときには、減算器７は、減算結果１１１０ｂに対応するカウンタ４＿１５のカウント値をインクリメントする。ＡＤ変換器１が１１１１ｂを出力したときには、減算器７は、減算結果００００ｂに対応するカウンタ４＿１のカウント値をインクリメントする。
【００４８】
カウンタ４＿１〜４＿ｎは、それぞれカウント値が所定の値（たとえば、１１１１ｂ）に達したときに、「Ｈ」レベルの信号を出力する。たとえば、カウンタ４＿２が１１１１ｂとなった場合、論理和回路５は、フラグ３を「Ｈ」レベルにアサートして、集計の終了を通知する。
【００４９】
（効果）
以上のように、本実施の形態によれば、第１の実施形態と同様に、集計回路によって、ＡＤ変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、ＣＰＵが他の処理を行なうようなことがあっても、ヒストグラムの採取においてＡＤ変換結果の欠落が生じない。
【００５０】
また、複数個の比較器の代りに、減算器を用いることによって、レジスタの数を第１の実施形態よりも少なくすることができる。
【００５１】
［第４の実施形態］
図５は、第４の実施形態の集計回路の構成を表わす図である。
【００５２】
図５を参照して、この集計回路６４が図５の集計回路６３と相違する点は、カウント部９４である。
【００５３】
カウント部９４は、第３の実施形態と同様のカウンタ４＿１〜４＿ｎに加えて、カウンタ１４とを備える。
【００５４】
ＡＤ変換器１は、ＡＤ変換を実行するごとに、ＡＤ変換の実行の終了を示すパルス信号をカウンタ１４へ出力する。
【００５５】
カウンタ１４は、ＡＤ変換器１から出力されるパルス信号を受けた回数をカウントする。カウンタ１４は、カウント値が所定の値に達したときに、「Ｈ」レベルの信号を出力する。
【００５６】
（動作）
レジスタ２２には、基準値が予め格納されている。たとえば、ＡＤ変換器１が４ビットの分解能を有する場合に、レジスタ２２は、ＡＤ変換器１の出力の最大値であり、ヒストグラムをとる対象の最大値１１１１ｂが格納されるものとする。
【００５７】
次に、ＣＰＵ９９は、集計回路６４にヒストグラム採取動作を開始させる。
減算器７による減算結果がｉのときには、カウンタ４＿ｉ＋１にパルス信号を送る。たとえば、ＡＤ変換器１が０００１ｂを出力したときには、減算器７は、減算結果１１１０ｂに対応するカウンタ４＿１５のカウント値をインクリメントする。ＡＤ変換器１が１１１１ｂを出力したときには、減算器７は、減算結果００００ｂに対応するカウンタ４＿１のカウント値をインクリメントする。
【００５８】
また、ＡＤ変換器１は、ＡＤ変換を実行するごとに、ＡＤ変換の実行の終了を示すパルス信号をカウンタ１４へ出力する。
【００５９】
カウンタ１４は、カウント値が所定の値（たとえば、１１１１１１１１ｂ）に達したときに、「Ｈ」レベルの信号を出力する。たとえば、カウンタ１４が１１１１１１１１ｂとなった場合、カウンタ１４は、フラグ２を「Ｈ」レベルにアサートして、集計の終了を通知する。
【００６０】
（効果）
以上のように、本実施の形態によれば、第１の実施形態と同様に、集計回路によって、ＡＤ変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、ＣＰＵが他の処理を行なうようなことがあっても、ヒストグラムの採取においてＡＤ変換結果の欠落が生じない。
【００６１】
また、一定数のＡＤ変換結果のヒストグラムが採取されるので、一定時間内に電圧や温度が正常であったか、または異常であったかの分析や、その原因を分析することができる。
【００６２】
［第５の実施形態］
図６は、第５の実施形態の集計回路の構成を表わす図である。
【００６３】
図６を参照して、この集計回路６５は、スイッチ１８と、レジスタ８２と、減算器８７と、第１の実施形態と同様のカウント部４０とを備える。
【００６４】
レジスタ８２は、基準値の初期値を記憶し、ＡＤ変換器１の初回の出力値で基準値を更新する。
【００６５】
スイッチ１８は、ＡＤ変換器１の出力値を受けて、出力値の出力先を減算器８７およびレジスタ８２の間で切替える。
【００６６】
スイッチ１８は、ＡＤ変換器１からの最初の出力値を減算器８７へ出力し、減算器８７での減算が終了後、最初の出力値をレジスタ８２へ出力して、レジスタ８２の基準値を更新させる。
【００６７】
スイッチ１８は、ＡＤ変換器１からの２回目以降の出力値を減算器８７へのみ出力して、レジスタ８２へは出力しない。
【００６８】
減算器８７は、レジスタ８２の格納値から、スイッチ１８を介して送られるＡＤ変換器１の出力値を減算する。減算器８７は、減算結果に対応するカウンタ４＿ｉにパルス信号を出力する。
【００６９】
（動作）
レジスタ８２には、基準値の初期値が予め格納されている。たとえば、ＡＤ変換器１が４ビットの分解能を有する場合に、レジスタ８２は、ＡＤ変換器１の出力の最大値であり、ヒストグラムをとる対象の最大値１１１１ｂが格納されるものとする。
【００７０】
次に、ＣＰＵ９９は、集計回路６５にヒストグラム採取動作を開始させる。
スイッチ１８は、ＡＤ変換器１の出力値を減算器８７へ出力する。
【００７１】
減算器８７による減算結果が０のときには、カウンタ４＿１にパルス信号を送る。減算器８７による減算結果がｉ（正の数）のときには、カウンタ４＿ｉ＋１にパルス信号を送る。減算器８７による減算結果がｉ（１≦ｉ≦１５）のときには、カウンタ４＿ｉ＋１にパルス信号を送る。減算器８７による減算結果がｉ（−１５≦ｉ≦−１）のときには、カウンタ４＿１６−１にパルス信号を送る。
【００７２】
カウンタ４＿１〜４＿ｎは、それぞれカウント値が所定の値（たとえば、１１１１ｂ）に達したときに、「Ｈ」レベルの信号を出力する。たとえば、カウンタ４＿２が１１１１ｂとなった場合、論理和回路５は、フラグ４を「Ｈ」レベルにアサートして、集計の終了を通知する。
【００７３】
（効果）
以上のように、本実施の形態によれば、第１の実施形態と同様に、集計回路によって、ＡＤ変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、ＣＰＵが他の処理を行なうようなことがあっても、ヒストグラムの採取においてＡＤ変換結果の欠落が生じない。
【００７４】
また、各回のＡＤ変換結果と初回のＡＤ変換結果の差分のヒストグラムが採取することができる。
【００７５】
なお、本実施の形態では、レジスタ８２には、初回のＡＤ変換結果が格納されるものとしたが、ＡＤ変換を実行するごとに、最新のＡＤ変換結果でレジスタ８２内の値を更新するものとしてもよい。
【００７６】
この場合、スイッチ１８は、ＡＤ変換器１がＡＤ変換を終了し後の一定期間、ＡＤ変換器１の出力を減算器８７へ供給する。スイッチ１８は、上記一定期間の経過後、ＡＤ変換器１の出力をレジスタ８２へ供給して、レジスタ８２の格納値を更新させる。
【００７７】
［第６の実施形態］
図７は、第６の実施形態の集計回路の構成を表わす図である。
【００７８】
図７を参照して、この集計回路６６が図６の集計回路６５と相違する点は、カウント部９４である。
【００７９】
カウント部９４は、第３の実施形態と同様のカウンタ４＿１〜４＿ｎに加えて、カウンタ１４を備える。
【００８０】
ＡＤ変換器１は、ＡＤ変換を実行するごとに、ＡＤ変換の実行の終了を示すパルス信号を発生する。
【００８１】
カウンタ１４は、ＡＤ変換器１から出力されるパルス信号を受けた回数をカウントする。カウンタ１４は、カウント値が所定の値に達したときに、フラグ２を「Ｈ」レベルにアサートする。
【００８２】
（動作）
レジスタ８２には、基準値の初期値が予め格納されている。たとえば、ＡＤ変換器１が４ビットの分解能を有する場合に、レジスタ８２は、ＡＤ変換器１の出力の最大値であり、ヒストグラムをとる対象の最大値１１１１ｂが格納されるものとする。
【００８３】
次に、ＣＰＵ９９は、集計回路６６にヒストグラム採取動作を開始させる。
スイッチ１８は、ＡＤ変換器１の出力値を減算器８７へ出力する。
【００８４】
減算器８７による減算結果が０のときには、カウンタ４＿１にパルス信号を送る。減算器８７による減算結果がｉ（正の数）のときには、カウンタ４＿ｉ＋１にパルス信号を送る。減算器８７による減算結果がｉ（１≦ｉ≦１５）のときには、カウンタ４＿ｉ＋１にパルス信号を送る。減算器８７による減算結果がｉ（−１５≦ｉ≦−１）のときには、カウンタ４＿１６−１にパルス信号を送る。
【００８５】
カウンタ１４は、カウント値が所定の値（たとえば、１１１１１１１１ｂ）に達したときに、「Ｈ」レベルの信号を出力する。たとえば、カウンタ１４が１１１１１１１１ｂとなった場合、カウンタ１４は、フラグ２を「Ｈ」レベルにアサートして、集計の終了を通知する。
【００８６】
（効果）
以上のように、本実施の形態によれば、第５の実施形態と同様に、集計回路によって、各回のＡＤ変換結果と初回のＡＤ変換結果の差分が採取される。ヒストグラムの採取の間に、ＣＰＵが他の処理を行なうようなことがあっても、ヒストグラムの採取においてＡＤ変換結果の欠落が生じない。
【００８７】
また、一定数のＡＤ変換結果のヒストグラムが採取されるので、一定時間内に電圧や温度が正常であったか、または異常であったかの分析や、その原因を分析することができる。
【００８８】
［第７の実施形態］
図８は、第７の実施形態の集計回路の構成を表わす図である。
【００８９】
図８を参照して、この集計回路６７が図２の集計回路６１と相違する点は、ビット無効化部８０を備える。
【００９０】
ビット無効化部８０は、ＡＤ変換器１の出力とレジスタ２＿１〜２＿Ｎの出力とを受けて、これらの出力値の所定数の下位ビットを無効にした上で、比較器へ出力する。
【００９１】
ビット無効化部８０は、ｎ個のスライサ８＿１〜８＿ｎを含む。
図９は、スライサ８＿１の構成を表わす図である。
【００９２】
スライサ８＿１は、ＡＤ変換器１の４ビットの出力値（a4,a3,a2,a1）をそのままＡＤ変換器からの出力として比較器３＿１へ出力する。
【００９３】
スライサ８＿１は、レジスタ２＿１からの出力値（b4,b3,b2,b1）のうち上位２ビット（b4,b3）をレジスタ２＿１からの出力として比較器３＿１へ出力する。スライサ８＿１は、ＡＤ変換器１の出力値の最下位ビットa1をレジスタ２＿１からの出力として比較器３＿１へ出力し、ＡＤ変換器１の出力値の最下位から２ビット目a2をレジスタ２＿１からの出力として比較器３＿１へ出力する。
【００９４】
これによって、比較器３＿１での比較対象は、ＡＤ変換器１の出力値の上位２ビットと、レジスタ２＿１の出力値の上位２ビットにすることができる。
【００９５】
（効果）
以上のように本実施の形態によれば、比較器での比較対象を上位のビットだけにすることができるので、偏差が比較的大きく出現する場合に、標本が取り得る範囲をを広げることが可能になる。
【００９６】
［第８の実施形態］
図１０は、第８の実施形態の集計回路の構成を表わす図である。
【００９７】
図１０を参照して、この集計回路６８が図２の集計回路６１と相違する点は、不一致検出部７０を備える点である。
【００９８】
不一致検出部７０は、複数の比較器３＿１〜３＿ｎの出力がすべて不一致か否かを検出する。
【００９９】
不一致検出部７０は、ＮＯＲ回路９を含む。
ＮＯＲ回路９は、比較器３＿１〜３＿ｎの出力を受ける。ＮＯＲ回路９は、比較器３＿１〜３＿ｎのいずれからも一致を示す「Ｈ」レベルのパルス信号が１つも出力されない場合に、複数の比較器３＿１〜３＿ｎの出力がすべて不一致であると判断して、フラグ６を「Ｈ」レベルにアサートして、ＡＤ変換器１の出力値が記憶部２０に記憶されていないことを通知する。
【０１００】
（動作）
レジスタ２＿１〜２＿ｎにはヒストグラムの頻度をとる対象となる値が予め格納されている。たとえば、ＡＤ変換器１が５ビットの分解能を有する場合に、レジスタ２＿１には０００００ｂ、レジスタ２＿２には００００１ｂが格納され、さらにレジスタ２＿ｎまで単調増加させた値が格納される。ここでは、ｎ＝１６として、最大値を格納するレジスタ２＿１６には、０１１１１ｂが格納されるものとして説明する。
【０１０１】
次に、ＣＰＵ９９は、集計回路６８にヒストグラム採取動作を開始させる。ＡＤ変換器１が００００１ｂを出力したときには、比較器３＿２は、ＡＤ変換器１の出力値がレジスタ２＿２の格納値と一致するので、パルス信号を出力してカウンタ４＿２のカウント値をインクリメントする。ＡＤ変換器１が０００００ｂを出力したときには、比較器３＿１は、ＡＤ変換器１の出力値がレジスタ２＿１の格納値と一致するので、パルス信号を出力しカウンタ４＿１のカウント値をインクリメントする。
【０１０２】
ＡＤ変換器１が１０００１ｂを出力したときには、比較器３＿１〜３＿ｎは、いずれもパルス信号を出力しない。ＮＯＲ回路９は、比較器３＿１〜３＿ｎのいずれからも一致を示す「Ｈ」レベルのパルス信号が１つも出力されない場合に、フラグ６を「Ｈ」レベルにアサートして、ＡＤ変換器１の出力値が記憶部２０に記憶されていないことを通知する。
【０１０３】
（効果）
以上のように、本実施の形態によれば、第１の実施形態と同様に、集計回路によって、ＡＤ変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、ＣＰＵが他の処理を行なうようなことがあっても、ヒストグラムの採取においてＡＤ変換結果の欠落が生じない。
【０１０４】
また、ＡＤ変換器１がレジスタ２＿１〜２＿Ｎに格納されていない値を出力したかどうかが不一致検出部によって検出されるので、電圧や温度の正常値のみをレジスタ２＿１〜２＿Ｎに格納しておけば、電圧や温度の正常値のヒストグラムを作成しながら、電圧や温度の異常を迅速に検出することができる。
【０１０５】
［第９の実施形態］
図１１は、第９の実施形態の集計回路の構成を表わす図である。
【０１０６】
図１１を参照して、この集計回路６９が図１０の集計回路６８と相違する点は、カウント部４１である。
【０１０７】
カウント部４１は、第８の実施形態と同様のカウンタ４＿１〜４＿ｎに加えて、カウンタ１０４を備える。
【０１０８】
カウンタ１０４は、不一致検出部９から出力されるパルス信号を受けた回数をカウントする。カウンタ１０４は、カウント値が所定の値に達したときに、「Ｈ」レベルの信号を出力する。
【０１０９】
論理和回路５は、カウンタ４＿１〜４＿Ｎ，カウンタ１０４のいずれかが「Ｈ」レベルの信号を出力したときに、フラグ７を「Ｈ」レベルにアサートして、集計の終了を通知する。
【０１１０】
（動作）
レジスタ２＿１〜２＿ｎにはヒストグラムの頻度をとる対象となる値が予め格納されている。たとえば、ＡＤ変換器１が５ビットの分解能を有する場合に、レジスタ２＿１には０００００ｂ、レジスタ２＿２には００００１ｂが格納され、さらにレジスタ２＿ｎまで単調増加させた値が格納される。ここでは、ｎ＝１６として、最大値を格納するレジスタ２＿１６には、０１１１１ｂが格納されるものとして説明する。
【０１１１】
次に、ＣＰＵ９９は、集計回路６９にヒストグラム採取動作を開始させる。ＡＤ変換器１が００００１ｂを出力したときには、比較器３＿２は、ＡＤ変換器１の出力値がレジスタ２＿２の格納値と一致するので、パルス信号を出力してカウンタ４＿２のカウント値をインクリメントする。ＡＤ変換器１が０００００ｂを出力したときには、比較器３＿１は、ＡＤ変換器１の出力値がレジスタ２＿１の格納値と一致するので、パルス信号を出力しカウンタ４＿１のカウント値をインクリメントする。
【０１１２】
ＡＤ変換器１が１０００１ｂを出力したときには、比較器３＿１〜３＿ｎは、いずれもパルス信号を出力しない。ＮＯＲ回路９は、比較器３＿１〜３＿ｎのいずれからも一致を示す「Ｈ」レベルのパルス信号が１つも出力されない場合に、パルス信号を出力してカウンタ１０４のカウント値をインクリメントする。
【０１１３】
カウンタ４＿１〜４＿１６，カウンタ１０４は、それぞれカウント値が所定の値（たとえば、１１１１ｂ）に達したときに、「Ｈ」レベルの信号を出力する。たとえば、カウンタ１０４が１１１１ｂとなった場合、論理和回路５は、フラグ７を「Ｈ」レベルにアサートして、集計の終了を通知する。
【０１１４】
（効果）
以上のように、本実施の形態によれば、第１の実施形態と同様に、集計回路によって、ＡＤ変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、ＣＰＵが他の処理を行なうようなことがあっても、ヒストグラムの採取においてＡＤ変換結果の欠落が生じない。
【０１１５】
また、ＡＤ変換器１がレジスタ２＿１〜２＿Ｎに格納されていない値を出力したかどうかが不一致検出部によって検出されるので、電圧や温度の正常値のみをレジスタ２＿１〜２＿Ｎに格納しておけば、電圧や温度の正常値と異常値のヒストグラムを作成することができる。この場合、ヒストグラムにおいて異常値はひとまりの標本となる。
【０１１６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１７】
１  ＡＤ変換器、２＿１〜２＿ｎ，２２，８２  レジスタ、３＿１〜３＿ｎ  比較器、４＿１〜４＿ｎ，１４，１０４  カウンタ、５  論理和回路、７，８７  減算器、８＿１〜８＿ｎ  スライサ、９  ＮＯＲ回路、１８  スイッチ、２０  記憶部、３０  比較部、４０，４１，９４  カウント部、７０  不一致検出部、６１，６２，６３，６４，６５，６６，６７，６８，６９  集計回路、８０  ビット無効化部、８１  マイクロコンピュータ、８３  内部温度センサ、８４  外部温度センサ、８６  ＲＡＭ、８７  Ｉ／Ｏ、８８  ブロアモータ、８９  コンプレッサ、１０２  電圧監視部、１１０  ＲＯＭ。
【図１】
2013061917.tif 000003
【図２】
2013061917.tif 000004
【図３】
2013061917.tif 000005
【図４】
2013061917.tif 000006
【図５】
2013061917.tif 000007
【図６】
2013061917.tif 000008
【図７】
2013061917.tif 000009
【図８】
2013061917.tif 000010
【図９】
2013061917.tif 000011
【図１０】
2013061917.tif 000012
【図１１】
2013061917.tif 000013