【手続補正書】
【提出日】平成28年5月6日(2016.5.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デバッグ能力を有するプロセッサデバイスであって、前記プロセッサデバイスは、
中央処理ユニットと、
ソーストレースモジュールを含むデバッグ回路と、
内部クロック信号を提供するためのシステムクロックモジュールであって、処理デバイスをリセットすることは、前記システムクロックモジュールが最小リセット期間中にリセットされることを要求する、システムクロックモジュールと、
デバッグモードの間、前記システムクロックモジュールがリセット信号を受信することを防止するリセット検出ユニットと
を備え、
前記トレースモジュールは、リセット信号が検出された後、トレース情報を記録するように動作可能であり、前記トレース情報を記録した後、前記システムクロックモジュールをリセットする、前記最小リセット期間を有する信号を生成する、プロセッサデバイス。
【請求項２】
前記トレースモジュールは、前記システムクロックモジュールが前記トレースモジュールの中のデータを損失せずにリセットされるときに中断するように構成されている、請求項１に記載のプロセッサデバイス。
【請求項３】
前記トレース情報は、リセットソース情報を含む、請求項１に記載のプロセッサデバイス。
【請求項４】
前記トレースモジュールは、実行された命令に関する情報を含むトレースストリームを生成するように構成され、前記トレースストリームは、外部インターフェースを通して出力される、請求項１に記載のプロセッサデバイス。
【請求項５】
前記トレースストリームは、パケットベースである、請求項４に記載のプロセッサデバイス。
【請求項６】
トレースパケットは、トリガソースに関する情報を含む、請求項５に記載のプロセッサデバイス。
【請求項７】
前記情報は、条件付きで提供され、前記条件は、ユーザ定義されることができる、請求項６に記載のプロセッサデバイス。
【請求項８】
リセット信号は、同期リセット信号または非同期リセット信号であることができる、請求項１に記載のプロセッサデバイス。
【請求項９】
同期リセット信号は、ウォッチドッグタイマＷＤＴ、前記中央処理ユニットによって実行されるＲＥＳＥＴ命令、スタックオーバーフロー／アンダーフローリセットによって生成される、請求項８に記載のプロセッサデバイス。
【請求項１０】
非同期リセット信号は、前記プロセッサデバイスの外部ピンを通して受信される、請求項８に記載のプロセッサデバイス。
【請求項１１】
内部クロック信号を提供するためのシステムクロックモジュールを備えるプロセッサデバイス内で実行されたコードをデバッグする方法であって、処理デバイスをリセットすることは、前記システムクロックモジュールが最小リセット期間中にリセットされることを要求する、前記方法は、
中央処理ユニット（ＣＰＵ）によってコードを実行することと、
リセットの決定に応じて、前記システムクロックモジュールを除く、マイクロコントローラの内部ユニットにリセット信号を自動転送することにより、トレースモジュールのさらなる動作を可能にすることと、
前記トレースモジュールによって、前記リセットの受信後、トレース情報を記録することと、
前記トレース情報を記録した後、前記システムクロックモジュールをリセットする、前記最小リセット期間を有する信号を生成することと
を含む、方法。
【請求項１２】
前記システムクロックモジュールが前記トレースモジュールの中のデータを損失せずにリセットされる間に前記トレースモジュールをさらに中断させる、請求項１１に記載の方法。
【請求項１３】
前記トレース情報は、リセットソース情報を含む、請求項１２に記載の方法。
【請求項１４】
前記トレースモジュールは、実行された命令に関する情報を含むトレースストリームを生成し、前記トレースストリームは、前記外部インターフェースを通して出力される、請求項１１に記載の方法。
【請求項１５】
前記トレースストリームは、パケットベースである、請求項１４に記載の方法。
【請求項１６】
トレースパケットは、トリガソースに関する情報を含む、請求項１５に記載の方法。
【請求項１７】
前記情報は、条件付きで提供され、前記条件は、ユーザ定義されることができる、請求項１６に記載の方法。
【請求項１８】
リセット信号は、同期リセット信号または非同期リセット信号であることができる、請求項１１に記載の方法。
【請求項１９】
同期リセット信号は、ウォッチドッグタイマＷＤＴ、前記中央処理ユニットによって実行されるＲＥＳＥＴ命令、スタックオーバーフロー／アンダーフローリセットによって生成される、請求項１８に記載の方法。
【請求項２０】
非同期リセット信号は、前記プロセッサデバイスの外部ピンを通して受信される、請求項１８に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本方法のさらなる実施形態によると、本方法はさらに、トレース情報が記録された後、システムクロックモジュールをリセットすることを含み得る。本方法のさらなる実施形態によると、トレース情報は、リセットソース情報を含み得る。本方法のさらなる実施形態によると、トレースモジュールは、実行された命令に関する情報を含むトレースストリームを生成し得、トレースストリームは、外部インターフェースを通して出力される。本方法のさらなる実施形態によると、トレースストリームは、パケットベースであることができる。本方法のさらなる実施形態によると、トレースパケットは、トリガソースに関する情報を含み得る。本方法のさらなる実施形態によると、情報は、条件付きで提供されることができ、条件は、ユーザ定義されることができる。本方法のさらなる実施形態によると、リセット信号は、同期リセット信号または非同期リセット信号であることができる。本方法のさらなる実施形態によると、同期リセット信号は、ウォッチドッグタイマＷＤＴ、中央処理ユニットによって実行されるＲＥＳＥＴ命令、スタックオーバーフロー／アンダーフローリセットによって生成されることができる。本方法のさらなる実施形態によると、非同期リセット信号は、プロセッサデバイスの外部ピンを通して受信されることができる。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
デバッグ能力を有するプロセッサデバイスであって、
中央処理ユニットと、
ソーストレースモジュールを含むデバッグ回路と、
内部クロック信号を提供するためのシステムクロックモジュールと、
デバッグモードの間、前記システムクロックモジュールがリセット信号を受信することを防止するリセット検出ユニットと
を備えている、プロセッサデバイス。
（項目２）
前記トレースモジュールは、リセット信号が検出された後、トレース情報を記録するように動作可能であり、前記トレース情報を記録した後、前記システムクロックモジュールをリセットする信号を生成する、項目１に記載のプロセッサデバイス。
（項目３）
前記トレース情報は、リセットソース情報を含む、項目２に記載のプロセッサデバイス。
（項目４）
前記トレースモジュールは、実行された命令に関する情報を含むトレースストリームを生成し、前記トレースストリームは、外部インターフェースを通して出力される、項目１に記載のプロセッサデバイス。
（項目５）
前記トレースストリームは、パケットベースである、項目４に記載のプロセッサデバイス。
（項目６）
前記トレースパケットは、トリガソースに関する情報を含む、項目５に記載のプロセッサデバイス。
（項目７）
前記情報は、条件付きで提供され、前記条件は、ユーザ定義されることができる、項目６に記載のプロセッサデバイス。
（項目８）
リセット信号は、同期リセット信号または非同期リセット信号であることができる、項目１に記載のプロセッサデバイス。
（項目９）
同期リセット信号は、ウォッチドッグタイマＷＤＴ、前記中央処理ユニットによって実行されるＲＥＳＥＴ命令、スタックオーバーフロー／アンダーフローリセットによって生成される、項目８に記載のプロセッサデバイス。
（項目１０）
非同期リセット信号は、前記プロセッサデバイスの外部ピンを通して受信される、項目８に記載のプロセッサデバイス。
（項目１１）
プロセッサデバイス内で実行されたコードをデバッグする方法であって、
中央処理ユニット（ＣＰＵ）によってコードを実行することと、
リセットの決定に応じて、システムクロックモジュールを除く、前記マイクロコントローラの内部ユニットにリセット信号を自動転送することにより、トレースモジュールのさらなる動作を可能にすることと、
前記リセットの受信後、トレース情報を記録することと
を含む、方法。
（項目１２）
前記トレース情報が記録された後、前記システムクロックモジュールをリセットすることをさらに含む、項目１１に記載の方法。
（項目１３）
前記トレース情報は、リセットソース情報を含む、項目１２に記載の方法。
（項目１４）
前記トレースモジュールは、実行された命令に関する情報を含むトレースストリームを生成し、前記トレースストリームは、前記外部インターフェースを通して出力される、項目１１に記載の方法。
（項目１５）
前記トレースストリームは、パケットベースである、項目１４に記載の方法。
（項目１６）
前記トレースパケットは、トリガソースに関する情報を含む、項目１５に記載の方法。
（項目１７）
前記情報は、条件付きで提供され、前記条件は、ユーザ定義されることができる、項目１６に記載の方法。
（項目１８）
リセット信号は、同期リセット信号または非同期リセット信号であることができる、項目１１に記載の方法。
（項目１９）
同期リセット信号は、ウォッチドッグタイマＷＤＴ、前記中央処理ユニットによって実行されるＲＥＳＥＴ命令、スタックオーバーフロー／アンダーフローリセットによって生成される、項目１８に記載の方法。
（項目２０）
非同期リセット信号は、前記プロセッサデバイスの外部ピンを通して受信される、項目１８に記載の方法。