(57)【要約】【課題】歩留まりおよびスループットを低下させることなく、電極が埋設された半導体層へ不純物イオンの拡散領域を形成することができる半導体装置の製造方法を提供すること。【解決手段】実施形態に係る半導体装置の製造方法は、イオン注入工程と、光吸収膜形成工程と、アニール工程とを含む。イオン注入工程は、電極が埋設された半導体層へ不純物イオンを注入する。光吸収膜形成工程は、電極のレーザ光が照射される側に、レーザ光を吸収する光吸収膜を形成する。アニール工程は、光吸収膜形成工程によって光吸収膜が形成された半導体層へレーザ光を照射して不純物イオンを活性化させる。【選択図】図６
2013149712.tif 000002
【特許請求の範囲】
【請求項１】
電極が埋設された半導体層へ不純物イオンを注入するイオン注入工程と、
前記電極のレーザ光が照射される側に、前記レーザ光を吸収する光吸収膜を形成する光吸収膜形成工程と、
前記光吸収膜形成工程によって前記光吸収膜が形成された前記半導体層へレーザ光を照射して前記不純物イオンを活性化させるアニール工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記アニール工程により生じる熱が前記電極側へ拡散することを抑制する熱拡散抑制膜を前記半導体層の表面に形成する熱拡散抑制膜形成工程
をさらに含み、
前記光吸収膜形成工程は、
前記熱拡散抑制膜の表面に前記光吸収膜を形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体層における前記不純物イオンの注入位置の表面を露出させる開口部を前記光吸収膜および前記熱拡散抑制膜に形成する開口部形成工程
を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記光吸収膜形成工程は、
前記光吸収膜としてアモルファスシリコン膜を形成する
ことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記イオン注入工程は、
固体撮像素子の受光領域となる前記半導体層へ前記不純物イオンの注入を行なう
ことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、電極が埋設された半導体層へ不純物イオンを注入した後、半導体層へレーザ光を照射してアニール処理を行うことにより、不純物イオンを活性化させて半導体層の表面に不純物イオンの拡散領域を形成する半導体装置の製造工程がある。
【０００３】
かかる製造工程において、例えば、半導体層の表面全体へレーザ光を照射してアニール処理を行うと、アニール処理の際に生じる熱によって電極が半導体層から溶出して歩留まりが低下することがある。
【０００４】
一方、不純物イオンを注入した箇所に対して選択的にレーザ光を照射してアニール処理を行うと、半導体層における多数の箇所へ不純物イオンが注入されていた場合、多数の箇所に対して順次レーザアニールを行なう必要があるためスループットが低下する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５８６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、歩留まりおよびスループットを低下させることなく、電極が埋設された半導体層へ不純物イオンの拡散領域を形成することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、イオン注入工程と、光吸収膜形成工程と、アニール工程とを含む。イオン注入工程は、電極が埋設された半導体層へ不純物イオンを注入する。光吸収膜形成工程は、前記電極のレーザ光が照射される側に、前記レーザ光を吸収する光吸収膜を形成する。アニール工程は、前記光吸収膜形成工程によって前記光吸収膜が形成された前記半導体層へレーザ光を照射して前記不純物イオンを活性化させる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る製造方法によって製造されるイメージセンサの断面を示す模式図。
【図２】実施形態に係る製造方法によるイメージセンサの製造プロセスの一例を示す断面模式図。
【図３】実施形態に係る製造方法によるイメージセンサの製造プロセスの一例を示す断面模式図。
【図４】実施形態に係る製造方法によるイメージセンサの製造プロセスの一例を示す断面模式図。
【図５】実施形態に係る製造方法によるイメージセンサの製造プロセスの一例を示す断面模式図。
【図６】実施形態に係る製造方法によるイメージセンサの製造プロセスの一例を示す断面模式図。
【図７】実施形態に係る製造方法によるイメージセンサの製造プロセスの一例を示す断面模式図。
【図８】実施形態に係る不純物イオンの注入を熱拡散抑制膜および光吸収膜の形成前に行う製造プロセスの一例を示す断面模式図。
【図９】実施形態に係る不純物イオンの注入を熱拡散抑制膜および光吸収膜の形成前に行う製造プロセスの一例を示す断面模式図。
【発明を実施するための形態】
【０００９】
以下に、添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、以下に示す実施形態によって本発明が限定されるものではない。また、以下では、裏面照射型のＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサを製造する製造方法を例に挙げて説明するが、実施形態に係る製造方法により製造される半導体装置は、裏面照射型のＣＭＯＳイメージセンサに限定されない。
【００１０】
まず、図１を参照して、実施形態に係る製造方法によって製造される裏面照射型のＣＭＯＳイメージセンサ（以下、「イメージセンサ１」と記載する）の構成および動作について説明する。図１は、実施形態に係る製造方法によって製造されるイメージセンサ１の断面を示す模式図である。以下では、便宜上、図１に示す支持基板２側を上または表と定義して説明する。
【００１１】
図１に示すように、イメージセンサ１は、支持基板２と、支持基板２の裏面（下面）に貼り合わせ層４を介して貼り合わされたデバイス基板３とを備える。また、デバイス基板３は、素子形成層５と多層配線層６とを備える。
【００１２】
かかる素子形成層５は、第１導電型（Ｐ型）の不純物がドープされたシリコンのエピタキシャル層（以下、「第１エピ層５１」と記載する）と第２導電型（Ｎ型）の不純物がドープされたシリコンのエピタキシャル層（以下、「第２エピ層５２」と記載する）とを備える。
【００１３】
そして、イメージセンサ１では、デバイス基板３の所定位置における第１エピ層５１と第２エピ層５２とのＰＮ接合によって形成される複数のフォトダイオード５０が光電変換素子として機能する。
【００１４】
各光電変換素子は、フォトダイオード５０によって光電変換した電荷を蓄積する電荷蓄積領域５３を備える。かかる電荷蓄積領域５３は、第２エピ層５２によって構成されており、受光領域に対してマトリックス状に複数設けられる。
【００１５】
さらに、イメージセンサ１は、フォトダイオード５０の受光領域となる第１エピ層５１の裏面側（図１では、下側）における所定位置の内部に、第１エピ層５１よりもＰ型の不純物濃度が高い不純物拡散領域（以下、「Ｐ+領域５ａ」と記載する）を備える。
【００１６】
このように、イメージセンサ１は、フォトダイオード５０の受光領域にＰ+領域５ａを備えるので、フォトダイオード５０へ光が入射していない状態で電荷蓄積領域５３に蓄積された電荷が暗電流となって多層配線層６側へ流れることを抑制することができる。
【００１７】
これにより、イメージセンサ１は、比較的暗い場所で撮像を行なった場合に、撮像された画像が実際の撮像対象よりも白みがかった画像となることを防止することができる。なお、かかるＰ＋領域５ａの詳細な形成工程については、図２〜図７を参照して後述する。
【００１８】
また、図１に示すように、各電荷蓄積領域５３の間は、第１エピ層５１によって構成された素子分離領域５４によって電気的に分離される。かかる素子分離領域５４は、例えば、第２エピ層５２における素子分離領域５４の形成領域にリセスを形成し、リセス内にＰ型の不純物がドープされた半導体層をエピタキシャル成長させることで形成される。
【００１９】
若しくは、素子分離領域５４は、第１エピ層５１を素子分離領域５４の形状となるようにパターンエッチングすることによって形成される。かかる場合、第２エピ層５２は、パターンエッチングによって第１エピ層５１が除去された領域にＮ型の不純物がドープされた半導体層をエピタキシャル成長させることで形成される。
【００２０】
また、各フォトダイオード５０の裏面には、反射防止膜７０を介して対応する３原色のカラーフィルタ７が設けられ、各カラーフィルタ７の裏面には、マイクロレンズ７１が設けられる。すなわち、イメージセンサ１では、３原色のカラーフィルタ７が設けられた隣設される３つのフォトダイオード５０によって１画素が構成される。
【００２１】
また、素子形成層５と多層配線層６との接合部には、各光電変換素子に対応して読出用トランジスタ、増幅用トランジスタおよびリセット用トランジスタ等が設けられる。なお、図１では、これらのトランジスタの構成要素のうち、読出用トランジスタのゲート６３以外について図示を省略している。
【００２２】
ここで、読出用トランジスタは、電荷蓄積領域５３から電荷を読み出す場合にオン状態となるトランジスタである。増幅用トランジスタは、電荷蓄積領域５３から読み出された電荷を増幅するトランジスタである。リセット用トランジスタは、電荷蓄積領域５３に蓄積された電荷を放電させるトランジスタである。
【００２３】
また、素子形成層５には、裏面の所定位置に設けられた電極パッド７２と多層配線層６とを接続する貫通電極（Through  Via）５５が設けられる。なお、電極パッド７２は、底面の周縁部および側面がパッシベーション窒化膜７３およびパッシベーション酸化膜７４によって被覆されて保護される。
【００２４】
また、多層配線層６は、層間絶縁膜６０の内部に設けられたメタル配線層６１と貫通電極層６２とを備える。メタル配線層６１には、メタル配線が多段に設けられる。また、貫通電極層６２には、複数の貫通電極６２ａ、６２ｂが設けられる。
【００２５】
そして、電極パッド７２と前述の読出用トランジスタ、増幅用トランジスタおよびリセット用トランジスタ等とは、素子形成層５の貫通電極５５、多層配線層６の貫通電極６２ａ、６２ｂおよびメタル配線層６１を介して接続される。
【００２６】
そして、イメージセンサ１は、次のように動作することで撮像を行う。まず、イメージセンサ１は、裏面に設けられたマイクロレンズ７１から入射する光を各フォトダイオード５０によって光の強度に応じた電荷へ変換し、電荷蓄積領域５３に蓄積する。
【００２７】
続いて、イメージセンサ１は、制御装置（図示略）から電極パッド７２へ入力される所定の制御信号に基づいて読出用トランジスタ等を駆動することにより、電荷蓄積領域５３から電荷を読み出すことによって撮像を行う。
【００２８】
次に、図２〜図７を参照し、実施形態に係る製造方法によるイメージセンサ１の製造プロセスについて説明する。図２〜図７は、実施形態に係る製造方法によるイメージセンサ１の製造プロセスの一例を示す断面模式図である。なお、図２〜図７では、図１に示す各構成要素と同一の構成要素に対して同一の符号を付している。
【００２９】
実施形態に係る製造方法では、図２に示すように、例えば、シリコンウェハ等の半導体基板８０上に、デバイス基板３となる層を形成する。ここで、デバイス基板３となる層の形成方法の一例について簡単に説明する。
【００３０】
まず、半導体基板８０の上面に、第１エピ層５１を形成した後、フォトリソグラフィーおよびエッチングを行なうことで、第１エピ層５１を図１に示す形状に加工する。続いて、エッチング工程によって第１エピ層５１が除去された領域に第２エピ層５２を形成する。
【００３１】
その後、第１エピ層５１および第２エピ層５２の所定位置をエッチングすることにより、第１エピ層５１および第２エピ層５２を貫通するコンタクトホールを形成する。そして、コンタクトホール内に金属を埋め込むことで貫通電極５５を形成する。
【００３２】
その後、第２エピ層５２上で絶縁膜を成膜する工程、絶縁膜をパターニングする工程、パターニングされた絶縁膜の所定位置に例えばポリシリコン等を材料とした電極や金属を材料とした電極を形成する工程を順次繰り返すことで多層配線層６を形成する。
【００３３】
次に、図３に示すように、多層配線層６の上面に、貼り合わせ層４を介して支持基板２を貼り合わせ、支持基板２を支持した状態で半導体基板８０の下面を研削して第１エピ層５１の下面を露出させる。
【００３４】
次に、図４に示すように、第１エピ層５１の下面および貫通電極５５の下面（底面）を被覆するように、熱拡散抑制膜８１を形成する。かかる熱拡散抑制膜８１は、例えば、ＴＥＯＳ（テトラエトキシシラン）等を材料とする所定の厚さの絶縁膜である。
【００３５】
ここで、熱拡散抑制膜８１は、後に行なうアニール工程により生じる熱が第１エピ層５１および貫通電極５５側へ拡散することを抑制可能な厚さとして、少なくとも４５０ｎｍ以上の厚さとなるように形成される。
【００３６】
その後、熱拡散抑制膜８１の下面に、アニール工程で使用されるレーザ光を吸収する光吸収膜８２を形成する。かかる光吸収膜８２は、例えば、アモルファスシリコン等の光吸収性を備えた材料によって形成される。
【００３７】
かかるアモルファスシリコンの光吸収膜８２は、貫通電極５５が例えばＣｕ（銅）によって形成されている場合に、Ｃｕの溶融温度（約４００℃）よりも低い温度で成膜が可能である。これにより、光吸収膜８２の成膜による貫通電極５５の溶出を防止することができる。また、光吸収膜８２は、レーザ光の光吸収率が少なくとも７０パーセント以上となるように、１０ｎｍ以上、好ましくは６０ｎｍの厚さとなるように形成される。
【００３８】
次に、図５に示すように、フォトダイオード５０の受光領域となる第１エピ層５１の所定位置の下面に形成された光吸収膜８２および熱拡散抑制膜８１を選択的に除去して開口部８３を形成する。かかる開口部８３の形成は、例えば、フォトリソグラフィーおよびエッチングによって行なう。これにより、Ｐ＋領域５ａ（図１参照）の形成領域となる第１エピ層５１の下側表面における所定位置を選択的に露出させる。
【００３９】
続いて、図５に破線矢印で示すように、光吸収膜８２および熱拡散抑制膜８１をマスクとして、光吸収膜８２の下面および選択的に露出させた第１エピ層５１の下側表面へ向けてＰ型の不純物イオンを衝突させる。
【００４０】
これにより、選択的に露出させた第１エピ層５１の下側表面から第１エピ層５１の内部へＰ型の不純物イオンが注入されてイオン注入領域５ｂが形成される。このとき、光吸収膜８２および熱拡散抑制膜８１がマスクとして機能するので、第１エピ層５１の下面のうちフォトダイオード５０の受光領域となる領域以外の領域が不純物イオンの衝突によってダメージを受けることがない。
【００４１】
なお、ここでは、光吸収膜８２および熱拡散抑制膜８２をマスクとして使用したが、不純物イオンの注入用に専用のマスクを形成して不純物イオンの注入を行なってもよい。かかる場合、例えば、図３に示すように、半導体基板８０（図２参照）が研削されて露出した第１エピ層５１および貫通電極５５の下面に絶縁膜を成膜する。
【００４２】
続いて、フォトダイオード５０の受光領域を覆っている部分の絶縁膜を選択的に除去してマスクを形成する。そして、かかるマスクを用いて不純物イオンの注入を行なってイオン注入領域５ｂを形成する。その後、マスクを除去し、図６に示す熱拡散抑制膜８１および光吸収膜８２を形成する。これにより、不純物イオンの注入による光吸収膜８２のダメージを防止することができる。
【００４３】
また、熱拡散抑制膜８１を不純物イオンの注入用のマスクとして用いてもよい。かかる場合、熱拡散抑制膜８１を形成した後、フォトダイオード５０の受光領域を覆っている部分の熱拡散抑制膜８１を選択的に除去する。
【００４４】
そして、かかる熱拡散抑制膜８１をマスクとして不純物イオンの注入を行なうことでイオン注入領域５ｂを形成する。その後、熱拡散抑制膜８１の下面に、図５に示す光吸収膜８２を形成する。これにより、不純物イオンの注入用に専用のマスクを形成する必要がないので、製造コストを低減することができる。
【００４５】
次に、図６に白抜き矢印で示すように、光吸収膜８２および熱拡散抑制膜８１をマスクとして、光吸収膜８２の下面および選択的に露出させた第１エピ層５１の下側表面（イオン注入領域５ｂ）へ向け、エキシマレーザ等のレーザ光を照射してアニール処理を行う。これにより、イオン注入領域５ｂ（図５参照）内部の不純物イオンが加熱されて活性化し、Ｐ＋領域５ａが形成される。
【００４６】
このとき、Ｐ＋領域５ａを形成する領域を除く第１エピ層５１および貫通電極５５のレーザ光が照射される側には、光吸収膜８２が形成されている。かかる光吸収膜８２は、レーザ光が照射された場合に、レーザ光の大半を吸収する。これにより、実施形態に係る製造方法では、アニール処理の際に、Ｐ＋領域５ａを形成する領域を除く第１エピ層５１および貫通電極５５がレーザ光の照射により生じる熱によって加熱されることを抑制することができる。
【００４７】
さらに、Ｐ＋領域５ａを形成する領域を除く第１エピ層５１および貫通電極５５の下面と光吸収膜８２との間には、熱拡散抑制膜８１が形成されている。かかる熱拡散抑制膜８１は、光吸収膜８２からＰ＋領域５ａを形成する領域を除く第１エピ層５１および貫通電極５５への熱の伝達を抑制する。
【００４８】
これにより、実施形態に係る製造方法では、アニール処理の際に、Ｐ＋領域５ａを形成する領域を除く第１エピ層５１および貫通電極５５がレーザ光の照射により生じる熱によって加熱されることを抑制することができる。
【００４９】
次に、図７に示すように、第１エピ層５１の下面から光吸収膜８２および熱拡散抑制膜８１を除去する。その後、第１エピ層５１の下面に、図１に示す反射防止膜７０、電極パッド７２、カラーフィルタ７、マイクロレンズ７１、パッシベーション窒化膜７３およびパッシベーション酸化膜７４等を順次形成してイメージセンサ１（図１参照）が製造される。
【００５０】
このように、実施形態に係る製造方法では、レーザ光を用いたアニール処理を行う前に、第１エピ層５１に埋設された貫通電極５５のレーザ光が照射される側にレーザ光を吸収する光吸収膜８２を形成する。
【００５１】
これにより、実施形態に係る製造方法では、アニール処理の際に生じる熱によって貫通電極５５が加熱されて溶出することを防止することが可能となるので、歩留まりを向上させることができる。
【００５２】
また、実施形態に係る製造方法では、第１エピ層５１に埋設された貫通電極５５のレーザ光が照射される側に、アニール処理で生じる熱が貫通電極５５側へ拡散することを抑制する熱拡散抑制膜８１を第１エピ層５１および貫通電極５５の下側表面に形成する。そして、熱拡散抑制膜８１の下側表面に光吸収膜８２を形成する。
【００５３】
これにより、実施形態に係る製造方法では、アニール処理により生じる熱によって貫通電極５５が加熱されて溶出することを防止することが可能となるので、歩留まりを向上させることができる。
【００５４】
また、実施形態に係る製造方法では、第１エピ層５１における不純物イオンの注入位置の表面を露出させる開口部８３を光吸収膜８２および熱拡散抑制膜８１に形成する。そして、実施形態に係る製造方法では、開口部８３が形成された光吸収膜８２および熱拡散抑制膜８１をマスクとして不純物イオンを注入する。
【００５５】
これにより、実施形態に係る製造方法では、光吸収膜８２および熱拡散抑制膜８１によって被覆された第１エピ層５１および貫通電極５５が不純物イオンの注入によってダメージを受けることを防止することができる。
【００５６】
また、実施形態に係る製造方法では、下面に熱拡散抑制膜８１および光吸収膜８２が形成されたデバイス基板３全体へ向けて下側から一度にレーザ光を照射することでＰ＋領域５ａを形成することができる。これにより、実施形態に係る製造方法では、一度のレーザ光の照射によって、複数のＰ＋領域５ａを同時に形成することができるので、スループットを向上させることができる。
【００５７】
また、実施形態に係る製造方法では、光吸収膜８２として光吸収性の高いアモルファスシリコン膜を形成する。これにより、実施形態に係る製造方法では、アモルファスシリコンよりも光吸収性の低い材料を用いて光吸収膜を形成する場合に比べ、薄い光吸収膜８２を形成することができる。
【００５８】
したがって、実施形態に係る製造方法では、アモルファスシリコンよりも光吸収性の低い材料を用いて光吸収膜を形成する場合に比べ、短時間で光吸収膜８２の成膜および除去を行なうことができるので、スループットを向上させることができる。
【００５９】
また、実施形態に係る製造方法では、イメージセンサ１の受光領域となる第１エピ層５１の所定位置へ不純物イオンを注入してアニール処理を行う。これにより、実施形態に係る製造方法では、フォトダイオード５０へ光が入射していない状態で電荷蓄積領域５３に蓄積された電荷が暗電流となって多層配線層６側へ流れることを抑制するＰ+領域５ａを備えたイメージセンサ１を製造することができる。
【００６０】
なお、上述した実施形態では、熱拡散抑制膜８１および光吸収膜８２を形成し、所定の形状にパターニングしてから不純物イオンの注入およびレーザ光の照射を行なったが、不純物イオンの注入は、熱拡散抑制膜８１および光吸収膜８２の形成前に行なってもよい。
【００６１】
以下、図８および図９を参照し、熱拡散抑制膜８１および光吸収膜８２の形成前に、不純物イオンの注入を行なう場合の製造工程について説明する。図８および図９は、実施形態に係る不純物イオンの注入を熱拡散抑制膜８１および光吸収膜８２の形成前に行う製造工程の一例を示す断面模式図である。
【００６２】
熱拡散抑制膜８１および光吸収膜８２の形成前に、不純物イオンの注入を行なう場合、半導体基板８０が研削されて露出した第１エピ層５１および貫通電極５５の下面（図３参照）全体に対し、図８に破線矢印で示すように、Ｐ型の不純物イオンを注入する。
【００６３】
これにより、露出した第１エピ層５１および貫通電極５５の下面全体から第１エピ層５１および貫通電極５５の内部へＰ型の不純物イオンが注入されてイオン注入領域５ｂが形成される。その後、露出した第１エピ層５１および貫通電極５５の下面全体に熱拡散抑制膜８１および光吸収膜８２を順次形成する（図４参照）。
【００６４】
次に、図９に示すように、フォトダイオード５０の受光領域となる第１エピ層５１の所定位置の下面に形成された光吸収膜８２および熱拡散抑制膜８１を選択的に除去して開口部８３（図５参照）を形成する。
【００６５】
その後、図９に白抜き矢印で示すように、光吸収膜８２および熱拡散抑制膜８１をマスクとして、光吸収膜８２の下面および選択的に露出させた第１エピ層５１の下側表面へ向けてレーザ光を照射してアニール処理を行う。これにより、イオン注入領域５ｂ内部の不純物イオンが加熱されて活性化し、Ｐ＋領域５ａが形成される。
【００６６】
このように、熱拡散抑制膜８１および光吸収膜８２の形成前に、不純物イオンの注入を行なっても、アニール処理を行う前に熱拡散抑制膜８１および光吸収膜８２を形成しておくことでアニール処理の際に生じる熱による貫通電極５５の溶出を防止することができる。
【００６７】
また、熱拡散抑制膜８１および光吸収膜８２の形成前に、不純物イオンの注入を行なった場合、第１エピ層５１および貫通電極５５の下側表面近傍にイオン注入領域５ｂが形成される。
【００６８】
しかし、実施形態に係る製造方法では、アニール処理の前に、貫通電極５５のレーザ光が照射される側を被覆する熱拡散抑制膜８１および光吸収膜８２を形成するので、イオン注入領域５ｂ内の不純物イオンがアニール処理によって活性化されることはない。
【００６９】
これにより、実施形態に係る製造方法では、貫通電極５５の近傍に不純物イオンの拡散領域が形成されることを防止することができるので、貫通電極５５の間にリーク電流が流れることを防止することができる。
【００７０】
なお、上述した実施形態における光吸収膜８２に代えて、レーザ光を反射する特性を備えた光反射膜を形成してもよい。このように、光吸収膜８２に代えて光反射膜を形成することによっても、アニール処理の際に貫通電極５５の下側表面へレーザ光が照射されることを防止することができる。これにより、アニール処理の際に生じる熱によって貫通電極５５が溶出することを防止して歩留まりを向上させることが可能となる。
【００７１】
また、上述した実施形態では、熱拡散抑制膜８１および光吸収膜８２をそれぞれ一層形成する場合について説明したが、熱拡散抑制膜８１および光吸収膜８２の双方、または、いずれか一方を複数層形成してもよい。
【００７２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７３】
１  イメージセンサ、２  支持基板、  ３  デバイス基板、  ４  貼り合わせ層、  ５  素子形成層、  ５ａ  Ｐ＋領域、  ５ｂ  イオン注入領域、  ６  多層配線層、  ７  カラーフィルタ、  ７１  マイクロレンズ、  ５０  フォトダイオード、  ５１  第１エピ層、  ５２  第２エピ層、  ５３  電荷蓄積領域、  ５４  素子分離領域、  ５５  貫通電極、  ６０  層間絶縁膜、  ６１  メタル配線層、  ６２  貫通電極層、  ６２ａ  貫通電極、  ６２ｂ  貫通電極、  ６３  ゲート、  ７０  反射防止膜、  ７２  電極パッド、  ７３  パッシベーション窒化膜、  ７４  パッシベーション酸化膜、  ８０  半導体基板、  ８１  熱拡散抑制膜、  ８２  光吸収膜、  ８３  開口部
【図１】
2013149712.tif 000003
【図２】
2013149712.tif 000004
【図３】
2013149712.tif 000005
【図４】
2013149712.tif 000006
【図５】
2013149712.tif 000007
【図６】
2013149712.tif 000008
【図７】
2013149712.tif 000009
【図８】
2013149712.tif 000010
【図９】
2013149712.tif 000011