【手続補正書】
【提出日】平成28年2月22日(2016.2.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ストレージ・システムにより、該ストレージ・システムに書き込まれた各データ・エレメントにアクセスするために用いられるインデックスを格納する方法であって、
前記インデックスは、不均等アクセス・メモリに格納された複数のインデックス・レコードを含み、各レコードは、関連レコード・キーと、前記ストレージ・システムに書き込まれた関連データ・エレメントの識別子とを含み、
前記方法は、新しいインデックス・レコードを前記インデックスに挿入するステップを含み、前記方法は、前記新しいインデックス・レコードを挿入するステップが、
前記新しいインデックス・レコードが第１タイプのものである場合に、ハッシュ関数の第１整列リストを前記関連レコード・キーに、前記第１整列リストにおける第１の前記ハッシュ関数を前記関連レコード・キーに適用することにより適用して、候補論理バケット識別子を生成するステップであって、前記候補論理バケット識別子は、論理バケット空間における論理バケットのものであり、変換コンポーネントが前記候補論理バケット識別子を前記不均等アクセス・メモリの第１領域の物理バケット位置へとマッピングし、前記第１領域の前記物理バケット位置に利用可能スロットがない場合に、前記第１整列リストにおける第２の前記ハッシュ関数を前記関連レコード・キーに適用して、異なる候補論理バケット識別子を生成する、ステップと、
前記新しいインデックス・レコードが第２タイプのものである場合に、ハッシュ関数の第２整列リストを前記関連レコード・キーに、前記第２整列リストにおける第１の前記ハッシュ関数を前記関連レコード・キーに適用することにより適用して、候補論理バケット識別子を生成するステップであって、前記候補論理バケット識別子は、前記論理バケット空間における論理バケットのものであり、前記変換コンポーネントが前記候補論理バケット識別子を前記不均等アクセス・メモリの第２領域の物理バケット位置にマッピングし、前記第２領域の前記物理バケット位置に利用可能スロットがない場合に、前記第２整列リストにおける第２の前記ハッシュ関数を前記関連レコード・キーに適用して、異なる候補論理パケット識別子を生成する、ステップと
を含み、前記第１整列リストにおける第１の前記ハッシュ関数は、前記第１領域が局在化されるように前記論理バケット空間の論理バケットのサブセットをアドレス指定し、前記第１整列リストにおける第１の前記ハッシュ関数は前記第２整列リストにおける第１の前記ハッシュ関数と異なり、前記第２領域は、前記第１領域と異なり、前記第１領域に限定されない
ことを特徴とする方法。
【請求項２】
請求項１記載の方法であって、異なる前記ハッシュ関数の前記論理バケットの範囲は、前記不均等アクセス・メモリ特定の異なるアクセス特性を有するメモリ技術にマッピングされる、方法。
【請求項３】
請求項１記載の方法において、
前記第１タイプのレコードは、前記第２タイプのレコードよりも、前記不均等アクセス・メモリにおいて、大きな予想アクセス要求を有する、方法。
【請求項４】
請求項１記載の方法において、
前記第１タイプのレコードは、前記第２タイプのレコードよりも、前記不均等アクセス・メモリにおいて、短い予想寿命を有する、方法。
【請求項５】
請求項１記載の方法において、前記第１タイプのレコードは、前記第２タイプのレコードよりも、大きな予想参照要求を有する、方法。
【請求項６】
請求項１記載の方法において、
前記不均等アクセス・メモリの前記第１領域は、前記不均等アクセス・メモリの前記第２領域よりも高速なアクセス特性を有する、方法。
【請求項７】
請求項１記載の方法において、
前記不均等アクセス・メモリの前記第１領域は、前記不均等アクセス・メモリの前記第２領域よりも長い予想メモリ寿命を有する、方法。
【請求項８】
請求項１記載の方法において、前記不均等アクセス・メモリは、
読み取りアクセス時間、書き込みアクセス時間、１回書き込み制限、データ位置またはアドレス特定アクセス回数、複数ステップ書き込みまたは読み出しプロセス、および、全く異なるアクセス特性を呈する異なるアドレスへのアクセスにおいて生ずる他の制約のうちの１つ以上を含む異なる特性を有するコンピュータ記憶媒体を含む、方法。
【請求項９】
請求項２記載の方法において、
前記不均等アクセス・メモリの技法は、フラッシュ・デバイス、相変化デバイス、ソリッド・ステート・デバイス、ＤＲＡＭ、およびハード・ディスク・メモリ・デバイスから選択された、方法。
【請求項１０】
請求項１記載の方法において、
前記不均等アクセス・メモリは、複数の消去ブロックを含むフラッシュ・メモリ・デバイスを含み、各消去ブロックは、複数のページを含み、各ページは複数のバケットを含む、方法。
【請求項１１】
請求項１０記載の方法であって、
空きの消去ブロックを生成するためにスカベンジ・プロセスを実行するステップを含む方法。
【請求項１２】
請求項１記載の方法において、
前記不均等アクセス・メモリは、不均等読み出しおよび書き込みアクセスによって特徴付けられる物理デバイス層を含む、方法。
【請求項１３】
請求項１記載の方法であって、更に、
前記第１領域を消去するステップであって、前記第１領域における有効レコードを前記不均等アクセス・メモリにおける他の位置に書き換え、前記第１領域において１つ以上のブロックを消去するステップを含むステップを含む方法。
【請求項１４】
請求項１記載の方法であって、
ハッシュ関数の前記第１整列リストにおけるハッシュ関数の数またはタイプと、
ハッシュ関数の前記第２整列リストにおけるハッシュ関数の数またはタイプと、
前記不均等アクセス・メモリの前記第１領域および前記第２領域のうちの一方または双方の性能特性と
のうちの１つ以上を変更するステップを含む方法。
【請求項１５】
請求項１記載の方法であって、更に、
前記レコードを格納する物理バケット位置に対する読み出しおよび書き込みのために、論理バケット動作を実行するステップを含む方法。
【請求項１６】
コンピュータに請求項１記載の方法のステップを実行させるコンピュータ・プログラム製品。
【請求項１７】
サーバを含むコンピュータ・システムであって、前記サーバは、１つ以上のプロセッサと、１つ以上のプログラムを格納するメモリとを含み、前記１つ以上のプログラムを前記１つ以上のプロセッサが実行すると、前記サーバは請求項１記載の方法を実行する、コンピュータ・システム。
【請求項１８】
プロセッサ及びプログラム・コードを含むコンピュータ・システムであって、前記プログラム・コードが前記プロセッサにより実行されると、前記コンピュータ・システムはインデックス・レコードを不均等アクセス・メモリに格納されたインデックスに配置し、前記インデックスは、ストレージ・システムにより、該ストレージ・システムに書き込まれた各データ・エレメントにアクセスするために用いられ、各レコードは、関連レコード・キーと、前記ストレージ・システムに書き込まれた関連データ・エレメントの識別子とを含み、前記コンピュータ・システムは、
前記インデックス・レコードを含む不均等アクセス・メモリであって、前記インデックス・レコードは前記不均等アクセス・メモリの物理バケット位置に格納された、不均等アクセス・メモリと、
ハッシュ値生成器と、
変換コンポーネントと
を含み、新しいインデックス・レコードを前記インデックスに挿入することが、
前記新しいインデックス・レコードが第１タイプのものである場合に、前記ハッシュ値生成器が、ハッシュ関数の第１整列リストを前記関連レコード・キーに、前記第１整列リストにおける第１の前記ハッシュ関数を前記関連レコード・キーに適用することにより適用して、候補論理バケット識別子を生成するステップであって、前記候補論理バケット識別子は、論理バケット空間における論理バケットのものであり、前記変換コンポーネントが前記候補論理バケット識別子を前記不均等アクセス・メモリの第１領域の物理バケット位置へとマッピングし、前記第１領域の前記物理バケット位置に利用可能スロットがない場合に、前記ハッシュ値生成器が、前記第１整列リストにおける第２の前記ハッシュ関数を前記関連レコード・キーに適用して、異なる候補論理バケット識別子を生成する、ステップと、
前記新しいインデックス・レコードが第２タイプのものである場合に、前記ハッシュ値生成器が、ハッシュ関数の第２整列リストを前記関連レコード・キーに、前記第２整列リストにおける第１の前記ハッシュ関数を前記関連レコード・キーに適用することにより適用して、候補論理バケット識別子を生成するステップであって、前記候補論理バケット識別子は、前記論理バケット空間における論理バケットのものであり、前記変換コンポーネントが前記候補論理バケット識別子を前記不均等アクセス・メモリの第２領域の物理バケット位置にマッピングし、前記第２領域の前記物理バケット位置に利用可能スロットがない場合に、前記ハッシュ値生成器が、前記第２整列リストにおける第２の前記ハッシュ関数を前記関連レコード・キーに適用して、異なる候補論理パケット識別子を生成する、ステップと
を含み、前記第１整列リストにおける第１の前記ハッシュ関数は、前記第１領域が局在化されるように前記論理バケット空間の論理バケットのサブセットをアドレス指定し、前記第１整列リストにおける第１の前記ハッシュ関数は前記第２整列リストにおける第１の前記ハッシュ関数と異なり、前記第２領域は、前記第１領域と異なり、前記第１領域に限定されない、コンピュータ・システム。
【請求項１９】
請求項１に記載の方法であって、前記不均等アクセス・メモリはフラッシュ・メモリを含み、
前記フラッシュ・メモリにおいて前記第２タイプのレコードよりも短い予想寿命を有する前記第１タイプのレコードを識別するステップと、
ハッシュ関数の前記第１整列リストを前記第１タイプのレコードのレコード・キーに適用して、前記第１領域の消去ブロック・スカベンジ中の書き込み時間を短縮するために、前記第１タイプのレコードを前記フラッシュ・メモリの局所領域にマッピングするステップと
を含む方法。
【請求項２０】
請求項１９記載の方法であって、更に、
前記第１領域において空き消去ブロックを生成するためにスカベンジ・プロセスを実行するステップを更に含む方法。
【請求項２１】
請求項１９記載の方法であって、更に、
前記第２タイプのレコードを優先的に、前記第１領域に限定されない、メモリの第２領域にマッピングするために、ハッシュ関数の第２整列リストを、前記第２タイプのレコードのレコード・キーに適用するステップを含む方法。