(57)【要約】【課題】本発明は、二次元電子ガスの閉じ込めを向上させかつ移動度を改善し、高電圧・高周波で動作することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。【解決手段】本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、基板１上に形成されたバッファ層である第１の窒化物半導体層２と、第１の窒化物半導体層上に形成された障壁層である第２の窒化物半導体層３と、第２の窒化物半導体層上に形成されたチャネル層である第３の窒化物半導体層４とを備え、第２の窒化物半導体層３はＡｌＮであり、第３の窒化物半導体層４はＡｌaＩｎbＧａ1-(a+b)Ｎ（０≦ａ＜１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であることを特徴とする。【選択図】図１
2013149732.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、
基板上に形成されたバッファ層である第１の窒化物半導体層と、
前記第１の窒化物半導体層上に形成された障壁層である第２の窒化物半導体層と、
前記第２の窒化物半導体層上に形成されたチャネル層である第３の窒化物半導体層と、
を備え、
前記第２の窒化物半導体層はＡｌＮであり、前記第３の窒化物半導体層はＡｌaＩｎbＧａ1-(a+b)Ｎ（０≦ａ＜１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であることを特徴とする、ヘテロ接合電界効果型トランジスタ。
【請求項２】
前記第３の窒化物半導体層上に形成されたバリア層である第４の窒化物半導体層をさらに備え、
前記第４の窒化物半導体層はＡｌcＩｎdＧａ1-(c+d)Ｎ（０≦ｃ＜１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）であり、当該第４の窒化物半導体層は前記第３の窒化物半導体層よりもバンドギャップエネルギーが大きいことを特徴とする、請求項１に記載のヘテロ接合電界効果型トランジスタ。
【請求項３】
前記第１の窒化物半導体層はＡｌeＩｎfＧａ1-(e+f)Ｎ（０≦ｅ＜１、 ０≦ｆ≦１、０≦ｅ＋ｆ≦１）であり、当該第１の窒化物半導体層は前記第３の窒化物半導体層よりもバンドギャップエネルギーが大きいことを特徴とする、請求項１または２に記載のヘテロ接合電界効果型トランジスタ。
【請求項４】
前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面における伝導体準位は、フェルミ準位よりも高いことを特徴とする、請求項１ないし３のいずれかに記載のヘテロ接合電界効果型トランジスタ。
【請求項５】
前記第３の窒化物半導体層は、バンドギャップエネルギーがＧａＮよりも大きいことを特徴とする、請求項１ないし４のいずれかに記載のヘテロ接合電界効果型トランジスタ。
【請求項６】
窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、
（ａ）基板上にバッファ層である第１の窒化物半導体層を形成する工程と、
（ｂ）前記第１の窒化物半導体層上に障壁層である第２の窒化物半導体層を形成する工程と、
（ｃ）前記第２の窒化物半導体層上にチャネル層である第３の窒化物半導体層を形成する工程と、
（ｄ）前記第３の窒化物半導体層上にバリア層である第４の窒化物半導体層を形成する工程と、
を備え、
前記第１の窒化物半導体層はＡｌeＩｎfＧａ1-(e+f)Ｎ（０≦ｅ＜１、 ０≦ｆ≦１、０≦ｅ＋ｆ≦１）であり、前記第２の窒化物半導体層はＡｌＮであり、前記第３の窒化物半導体層はＡｌaＩｎbＧａ1-(a+b)Ｎ（０≦ａ＜１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であり、前記第４の窒化物半導体層はＡｌcＩｎdＧａ1-(c+d)Ｎ（０≦ｃ＜１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）であり、
前記第１の窒化物半導体層および前記第４の窒化物半導体層は、前記第３の窒化物半導体層よりもバンドギャップエネルギーが大きいことを特徴とする、ヘテロ接合電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体を用いたＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）は、高破壊電界かつ高電子移動度という特長を有しており、高周波・高出力で動作するデバイスとして期待されている。従来の窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタにおいて、高周波化に伴いゲート長の微細化が必要になると、ゲートによる二次元電子ガス（ｔｗｏ  ｄｉｍｅｎｓｉｏｎ  ｅｌｅｃｔｒｏｎ  ｇａｓ、２ＤＥＧ）の変調効果が低下する、いわゆる短チャンネル効果が発生する（例えば、非特許文献１参照）。
【０００３】
上記の短チャンネル効果を抑制するためには、二次元電子ガスの閉じ込めを高めるエピタキシャル構造が効果的であり、ＡｌX1Ｇａ1-X1Ｎバリア層／ＧａＮチャネル層からなる窒化物半導体を含むヘテロ接合電界効果型トランジスタにおいて、ＡｌX1Ｇａ1-X1Ｎバリア層のバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有するＡｌX2Ｇａ1-X2Ｎ（１≧Ｘ１＞Ｘ２＞０）からなる障壁層をＧａＮチャネル層の下層に設けることによって、二次元電子ガスの閉じ込めを向上させる構造が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３３６９４６４号公報
【非特許文献】
【０００５】
【非特許文献１】L.Kley他、“Short-channel effects in AlGAN/GaN HEMTs”、Materials Science and Engineering B82、2001、p.p.238-240
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、ＡｌX1Ｇａ1-X1Ｎ／ＧａＮ／ＡｌX2Ｇａ1-X2Ｎ（１≧Ｘ１＞Ｘ２＞０）の構造とすることで二次元電子ガスの閉じ込めが向上し、短チャンネル効果は抑制されている。しかし、キャリア閉じ込めの障壁層として形成されたＡｌＧａＮ層が３元であるため、キャリアは合金散乱を受けて移動度が低下し、電流値の減少や高周波特性の低下といった問題があった。
【０００７】
本発明は、このような問題を解決するためになされたものであり、二次元電子ガスの閉じ込めを向上させかつ移動度を改善し、高電圧・高周波で動作することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、基板上に形成されたバッファ層である第１の窒化物半導体層と、第１の窒化物半導体層上に形成された障壁層である第２の窒化物半導体層と、第２の窒化物半導体層上に形成されたチャネル層である第３の窒化物半導体層とを備え、第２の窒化物半導体層はＡｌＮであり、第３の窒化物半導体層はＡｌaＩｎbＧａ1-(a+b)Ｎ（０≦ａ＜１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であることを特徴とする。
【０００９】
また、本発明によるヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）基板上にバッファ層である第１の窒化物半導体層を形成する工程と、（ｂ）第１の窒化物半導体層上に障壁層である第２の窒化物半導体層を形成する工程と、（ｃ）第２の窒化物半導体層上にチャネル層である第３の窒化物半導体層を形成する工程と、（ｄ）第３の窒化物半導体層上にバリア層である第４の窒化物半導体層を形成する工程とを備え、第１の窒化物半導体層はＡｌeＩｎfＧａ1-(e+f)Ｎ（０≦ｅ＜１、 ０≦ｆ≦１、０≦ｅ＋ｆ≦１）であり、第２の窒化物半導体層はＡｌＮであり、第３の窒化物半導体層はＡｌaＩｎbＧａ1-(a+b)Ｎ（０≦ａ＜１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であり、第４の窒化物半導体層はＡｌcＩｎdＧａ1-(c+d)Ｎ（０≦ｃ＜１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）であり、第１の窒化物半導体層および第４の窒化物半導体層は、第３の窒化物半導体層よりもバンドギャップエネルギーが大きいことを特徴とする。
【発明の効果】
【００１０】
本発明によると、基板上に形成されたバッファ層である第１の窒化物半導体層と、第１の窒化物半導体層上に形成された障壁層である第２の窒化物半導体層と、第２の窒化物半導体層上に形成されたチャネル層である第３の窒化物半導体層とを備え、第２の窒化物半導体層はＡｌＮであり、第３の窒化物半導体層はＡｌaＩｎbＧａ1-(a+b)Ｎ（０≦ａ＜１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であることを特徴とするため、二次元電子ガスの閉じ込めを向上させかつ移動度を改善し、高電圧・高周波で動作することが可能となる。
【００１１】
また、本発明によると、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）基板上にバッファ層である第１の窒化物半導体層を形成する工程と、（ｂ）第１の窒化物半導体層上に障壁層である第２の窒化物半導体層を形成する工程と、（ｃ）第２の窒化物半導体層上にチャネル層である第３の窒化物半導体層を形成する工程と、（ｄ）第３の窒化物半導体層上にバリア層である第４の窒化物半導体層を形成する工程とを備え、第１の窒化物半導体層はＡｌeＩｎfＧａ1-(e+f)Ｎ（０≦ｅ＜１、 ０≦ｆ≦１、０≦ｅ＋ｆ≦１）であり、第２の窒化物半導体層はＡｌＮであり、第３の窒化物半導体層はＡｌaＩｎbＧａ1-(a+b)Ｎ（０≦ａ＜１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であり、第４の窒化物半導体層はＡｌcＩｎdＧａ1-(c+d)Ｎ（０≦ｃ＜１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）であり、第１の窒化物半導体層および第４の窒化物半導体層は、第３の窒化物半導体層よりもバンドギャップエネルギーが大きいことを特徴とするため、二次元電子ガスの閉じ込めを向上させかつ移動度を改善し、高電圧・高周波で動作することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図２】本発明の実施の形態によるキャリア濃度の分布を示す図である。
【図３】本発明の実施の形態によるキャリア濃度の分布を示す図である。
【図４】本発明の実施の形態による二次元電子ガス濃度の分布を示す図である。
【図５】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図６】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図７】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図８】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図９】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１０】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１１】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１２】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１３】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１４】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１５】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１６】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１７】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１８】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１９】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２０】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２１】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２２】本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１４】
＜実施の形態＞
＜構成＞
まず、本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構成について説明する。
【００１５】
図１は、本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【００１６】
図１に示すように、本実施の形態によるヘテロ接合電界効果型トランジスタは、半絶縁性ＳｉＣ基板１上に形成されたＡｌ0.05Ｇａ0.95Ｎからなる第１の窒化物半導体層２（バッファ層）と、第１の窒化物半導体層２上に形成されたＡｌＮからなる第２の窒化物半導体層３（障壁層）と、第２の窒化物半導体層３上に形成され、第１の窒化物半導体層２および第２の窒化物半導体層３よりも小さいバンドギャップを有するＧａＮよりなる第３の窒化物半導体層４（チャネル層）と、第３の窒化物半導体層４上に形成され、当該第３の窒化物半導体層４よりも大きいバンドギャップを有するＡｌ0.2Ｇａ0.8Ｎよりなる第４の半導体層５（バリア層）を備えている。
【００１７】
また、第４の窒化物半導体層５の表面上には、ショットキー電極として形成されたＮｉ／Ａｕよりなるゲート電極８と、当該ゲート電極８を挟んで対向するようにオーミック電極として形成されたＴｉ／Ａｌよりなるソース電極６およびドレイン電極７とを備えている。また、素子分離領域９は、隣接するヘテロ接合型電界効果トランジスタを分離するために設けられた領域である。また、第４の窒化物半導体層５の表面上のソース電極６、ドレイン電極７、ゲート電極８以外には、絶縁膜１０が覆うように形成されている。
【００１８】
図２は、図１に示されたエピタキシャル構造であるＡｌ0.2Ｇａ0.8Ｎ／ＧａＮ／ＡｌＮ／Ａｌ0.05Ｇａ0.95Ｎ構造におけるバンド構造と二次元電子ガス１１のキャリア分布との関係を、一次元バンド計算シミュレータソフトを用いて計算した結果を示している。ここで、第１の窒化物半導体層２はＡｌ0.05Ｇａ0.95Ｎで膜厚３００ｎｍ、第２の窒化物半導体層３はＡｌＮで膜厚１ｎｍ、第３の窒化物半導体層４はＧａＮで膜厚５０ｎｍ、第４の窒化物半導体層５はＡｌ0.2Ｇａ0.8Ｎで膜厚３０ｎｍとし、各窒化物半導体層のキャリア濃度は１ｘ１０16cm-3とし、第４の窒化物半導体層５の表面ピニングエネルギーを１．４２ｅＶとして計算した。
【００１９】
図２に示すように、図１に示す各窒化物半導体層の中で最もバンドギャップが大きい第２の窒化物半導体層３（ＡｌＮ障壁層）を第３の窒化物半導体層４(ＧａＮチャネル層)の直下層として形成することによって、二次元電子ガス１１の分布は、第４の窒化物半導体層（ＡｌＧａＮバリア層）５と第３の窒化物半導体層４との界面近くにほぼ全体が閉じ込められる。この二次元電子ガスの閉じ込めが向上することによって、ゲート電極８のゲート長が短くなっても、ゲート電極８による二次元電子ガス１１の変調制御が可能となり（すなわち、短チャンネル効果が抑制され）、効率向上も含めた高周波領域でのトランジスタ特性の向上が可能となる。
【００２０】
図２では、第１の窒化物半導体層２がＡｌ0.05Ｇａ0.95Ｎであるものとして説明したが、第１の窒化物半導体層２がＧａＮである場合における二次元電子ガスのキャリア分布を図３に示す。なお、第１の窒化物半導体層２以外の各窒化物半導体層は、図２にて説明したものと同様である。
【００２１】
図３に示すように、第４の窒化物半導体層５（ＡｌＧａＮバリア層）と第３の窒化物半導体層４（ＧａＮチャネル層）との界面近傍に分布する二次元電子ガス１１については図２に示す場合とほぼ同様であるが、第２の窒化物半導体層３（ＡｌＮ障壁層）と第１の窒化物半導体層２（ＧａＮバッファ層）との界面にも二次元電子ガスが生じ、ダブルチャネル構造となっている。従って、ダブルチャネルが形成されないように（すなわち、第２の窒化物半導体層３と第１の窒化物半導体層２との界面に二次元電子ガスが生じないように）、第１の窒化物半導体層２のバンドギャップを第３の窒化物半導体層４のバンドギャップよりも大きくする必要がある。
【００２２】
また、図２，３では、第２の窒化物半導体層３であるＡｌＮ層の膜厚が１ｎｍであるものとして説明したが、第２の窒化物半導体層３の膜厚を大きく（厚く）すると、第１の窒化物半導体層２と第２の窒化物半導体層３との界面にチャネルを形成してダブルチャネル構造となり、リーク電流の増加や、耐圧の低下が生じるため望ましくない。第２の窒化物半導体層３は、当該第２の窒化物半導体層３の上下層である第１の窒化物半導体層２および第３の窒化物半導体層４とのバンドギャップエネルギーの差が大きいため、第２の窒化物半導体層３の膜厚が小さい（薄い）方が急激なバンドギャップ差を生じさせることができるため望ましい。
【００２３】
図４は、第２の窒化物半導体層３と第１の窒化物半導体層２との間にて発生する二次元電子ガス濃度のＡｌＮ層厚依存性を示している。ここで、第１の窒化物半導体層２はＡｌ0.05Ｇａ0.95Ｎで膜厚３００ｎｍ、第３の窒化物半導体層４はＧａＮで膜厚５０ｎｍ、第４の窒化物半導体層はＡｌ0.2Ｇａ0.8Ｎで膜厚３０ｎｍとし、第２の窒化物半導体層３のＡｌＮ膜厚を１、５、１０ｎｍとした場合について計算した。
【００２４】
図４に示すように、第２の窒化物半導体層３（ＡｌＮ層）の膜厚が増加すると、第２の窒化物半導体層３と第１の窒化物半導体層２との界面における伝導帯準位がフェルミ準位よりも低くなり、第２の窒化物半導体層３と第１の窒化物半導体層２との間にてキャリアが発生して当該キャリア濃度が増加するためダブルチャネル構造となってしまう。従って、第２の窒化物半導体層３と第１の窒化物半導体層２との間にて発生するキャリア濃度は、窒化物半導体のバックグラウンドレベルである１ｅ15cm-3よりも低いことが望ましく、ダブルチャネルを形成しないためにも、図４に示すように第２の窒化物半導体層３の膜厚は４ｎｍ以下とすることが望ましく、さらに薄くする方がより望ましい。すなわち、第１の窒化物半導体層２と第２の窒化物半導体層３との界面における伝導体準位は、フェルミ準位よりも高い方がよい。
【００２５】
なお、上記では、本実施の形態によるヘテロ接合電界効果型トランジスタの代表的な構造（図１参照）について説明したが、下記に示すような各構造にしても同様の効果が得られる。以下、本実施の形態によるヘテロ接合電界効果型トランジスタの各変形例について説明する。
【００２６】
＜変形例＞
上記の図１では、Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮ／ＡｌＮ／Ａｌ0.05Ｇａ0.95Ｎ構造として説明したが、第４の窒化物半導体層５のバンドギャップが第３の窒化物半導体層４のバンドギャップより大きく、かつ、第１の窒化物半導体層２のバンドギャップが第４の窒化物半導体層５のバンドギャップよりも大きくなるように、第１の窒化物半導体層２、第３の窒化物半導体層４、第４の窒化物半導体層５をＡｌｘＩｎｙＧａ1-(x+y)ＮのＡｌ、Ｉｎ、Ｇａの組成を決めた構造としても、上記と同様の効果が得られる。また、第１の窒化物半導体層２が第３の窒化物半導体層４よりもバンドギャップエネルギーが大きくなるように、第１の窒化物半導体層２をＡｌeＩｎfＧａ1-(e+f)Ｎ（０≦ｅ＜１、 ０≦ｆ≦１、０≦ｅ＋ｆ≦１）のＡｌ、Ｉｎ、Ｇａの組成を決めた構造としても、上記と同様の効果が得られる。
【００２７】
窒化物半導体よりなるヘテロ接合電界効果型トランジスタは、チャネル層に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。従って、本実施の形態によるヘテロ接合電界効果型トランジスタにおいて、上記と同様、第４の窒化物半導体層５のバンドギャップが第３の窒化物半導体層４のバンドギャップより大きく、かつ、第１の窒化物半導体層２のバンドギャップが第４の窒化物半導体層５のバンドギャップよりも大きいという条件を満たした上で、第３の窒化物半導体層４のバンドギャップエネルギーがＧａＮのバンドギャップエネルギーよりも大きくなるように、第３の窒化物半導体層４をＡｌｘＩｎｙＧａ1-(x+y)ＮのＡｌ、Ｉｎ、Ｇａの組成を決めた構造とすることによって、上記（第３の窒化物半導体層４がＧａＮの場合）の効果に加えてさらなる高耐圧化が可能になる。
【００２８】
また、上記（図１参照）では、第２の窒化物半導体層３を２元合金のＡｌＮ層とすることによって、合金散乱を低減することができたが、さらに、第３の窒化物半導体層４と第４の窒化物半導体層５との間にもＡｌＮ層を形成した構造にすることによって、合金散乱をさらに低減することができ、キャリアの移動度の向上、電流値の増加、相互コンダクタンスの向上が向上するにより、高出力・高周波特性を向上させることが可能となる。
【００２９】
また、図１における半絶縁性ＳｉＣ基板１は、Ｓｉ、サファイア、ＧａＮ、ＡｌＮ等でもあってもよい。
【００３０】
また、図１に示すソース電極６およびドレイン電極７の下側であって少なくとも一部の半導体層内において、窒化物半導体にとってｎ型不純物となる、例えば図５に示すような、Ｓｉが高濃度にドーピングされた領域である高濃度ｎ型不純物領域１１が形成されていてもよい。このような構造にすることによって、ソース電極６およびドレイン電極７と、当該各電極に接触する第４の窒化物半導体層５との間における接触抵抗が低減されるだけでなく、第３の窒化物半導体層４と第４の窒化物半導体層５との界面にて発生する二次元電子ガス１１と、ソース電極６およびドレイン電極７との間における抵抗を低減することができ、トランジスタの高効率化や大電流化による高出力化に有利であり、より好ましい構造と言える。なお、Ｓｉが高濃度にドーピングされた高濃度ｎ型不純物領域１２の不純物はＳｉに限らず、ｎ型不純物が高濃度にドーピングされていればよく、窒化物半導体中でｎ型の不純物準位を形成する材料（Ｏ、Ｃ、Ｎ、空孔等）がドーピングされていればよい。また、ドーピングの方法としては、イオン注入法、熱拡散法を用いて高濃度ｎ型不純物領域１２を形成してもよく、ソース電極６およびドレイン電極７の下側の窒化物半導体層をエッチング等で除去後、その領域にｎ型不純物を添加した例えばｎ−ＧａＮを再成長法で形成してもよい。また、図５において、ｎ型不純物が高濃度にドーピングされた高濃度ｎ型不純物領域１２は、窒化物半導体層の表面から第３の窒化物半導体層４（チャネル層）に至る領域にまで形成されているが、当該領域に限らず、当該領域よりも大きいあるいは小さくても、ソース電極６およびドレイン電極７の下側の少なくとも一部の窒化物半導体層内に形成されていれば上記の効果が得られる。
【００３１】
また、図１，５におけるソース電極６およびドレイン電極７の下側の少なくとも一部の窒化物半導体層は、図６に示すように除去されていてもかまわない。すなわち、例えば図６に示すように、ソース電極６およびドレイン電極７が第４の窒化物半導体層５に埋め込まれるように形成してもよい。このような構造にすることによって、第３の窒化物半導体層４（チャネル層）と第４の窒化物半導体層５（バリア層）との界面にて発生する二次元電子ガス１１と、ソース電極６およびドレイン電極７との間における抵抗を低減することができ、トランジスタの高効率化や大電流化による高出力化に有利であり、より好ましい構造と言える。なお、図６において、第４の窒化物半導体層５（バリア層）は、窒化物半導体層の表面から第４の窒化物半導体層５の下層近くに至る領域までが除去されているが、除去する深さ方向の限度は、第３の窒化物半導体層４と第４の窒化物半導体層５との界面までとし、ソース電極６およびドレイン電極７の下側の少なくとも一部の窒化物半導体層内が除去されていれば上記の効果が得られる。
【００３２】
また、図１，５，６に示すソース電極６およびドレイン電極７は、必ずしもＴｉ／Ａｌである必要はなく、オーミック特性が得られれば、Ｔｉ，Ａｌ，Ｎｂ，Ｈｆ，Ｚｒ，Ｓｒ，Ｎｉ，Ｔａ，Ａｕ，Ｐｔ，Ｖ，Ｍｏ，Ｗなどの金属、もしくはこれらから構成される多層膜で形成されていてもよい。
【００３３】
また、図１，５，６に示すゲート電極８は、図７に示すように、ゲート電極８の底面が第４の窒化物半導体層５（バリア層）の表面と接触しないようにすることによって、ゲート電極８の底面が第４の窒化物半導体層５の表面と接触している場合に比べて、電流コラプスを抑制し相互コンダクタンスを増加させることができる。
【００３４】
また、図１，５〜７に示すゲート電極８は、必ずしも断面が各図に示すような四角形である必要はなく、例えば、図８に示すようなＴ型やＹ型構造のゲート電極８１であってもよい。このような構造にすることによって、ゲート電極８１が窒化物半導体層と接触する面積を維持したまま、ゲート抵抗を低減することができる。
【００３５】
また、図８では、Ｔ型のゲート電極８１の傘下（ゲート電極８１における傘部の第４の窒化物半導体層５側）が絶縁膜１０と接触していない構造を示したが、図９に示すようにＴ型のゲート電極８１の傘下が絶縁膜１０と接触するような構造にすることによって、高電圧動作時においてゲート電極８１のドレイン電極７側のエッジ部分に集中する電界を緩和させることができ、電流コラプスを抑制するとともに耐圧を高くすることができる。
【００３６】
また、図１０に示すように、絶縁膜１０をゲート電極８１の傘下のみに形成するようにしてもよい。このような構造にすることによって、ソース電極６とゲート電極８１との間や、ゲート電極８１とドレイン電極７との間にて発生する容量を低減できることができ、高周波動作時の利得や効率を向上させることが可能となる。
【００３７】
また、図１，５〜１０に示す絶縁膜１０は、Ａｌ，Ｇａ，Ｓｉ，Ｈｆ，Ｔｉ，Ｚｒ，Ｔａ，Ｖ等のうち少なくとも１種類以上の原子の酸化物、窒化物、酸窒化物等、もしくはこれらから構成される多層膜などで形成されていてもよい。
【００３８】
また、図１，５〜１０に示すゲート電極８，８１は、必ずしもＮｉ／Ａｕである必要はなく、Ｔｉ，Ａｌ，Ｐｔ，Ａｕ，Ｎｉ，Ｐｄ等の金属、ＩｒＳｉ，ＰｔＳｉ，ＮｉＳｉ2等のシリサイド、あるいはＴｉＮ，ＷＮ，ＴａＮ等の窒化物金属、もしくはこれらから構成される多層膜などで形成されていてもよい。
【００３９】
なお、上述した構造は全て個々に採用する必要はなく、例えば図１１に示すように、それぞれを組み合わせた構造としてもよい。
【００４０】
以上では、トランジスタとして動作する必要最小限の要素のみを記載したが、本実施の形態によるヘテロ接合電界効果型トランジスタは、最終的には配線、バイアホール等が形成された構造においてデバイスとして用いられる。
【００４１】
＜製造工程＞
次に、本実施の形態によるヘテロ接合電界効果型トランジスタの製造工程について説明する。
【００４２】
図１２〜２２は、本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。なお、これらの図において、図１，５〜１１と同一の符号を付した構成要素は同一または対応する構成要素を示すものとする。
【００４３】
まず、図１２に示すように、例えば、サファイア、ＳｉＣ（炭化シリコン）、ＧａＮ、またはＳｉ等よりなる基板１を準備する。次に、例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：分子線エピタキシャル成長法）またはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：気相成長法）により、基板１の主表面上に、第１の窒化物半導体層２、ＡｌＮよりなる第２の窒化物半導体層３、チャネル層である第３の窒化物半導体層４、バリア層である第４の窒化物半導体層５を順次に積層する。以下では、Ａｌ0.2Ｇａ0.8Ｎ（第４の窒化物半導体層）／ＧａＮ（第３の窒化物半導体層）／ＡｌＮ（第２の窒化物半導体層）／Ａｌ0.05Ｇａ0.95Ｎ（第１の窒化物半導体層）の構造をＳｉＣ基板上にエピタキシャル成長させる一例について説明する。
【００４４】
第１の窒化物半導体層２のバンドギャップエネルギーは、第２の窒化物半導体層３（ＡｌＮ層）との界面にチャネルを形成しないようにするために、第３の窒化物半導体層４のバンドギャップエネルギーよりも大きくする必要がある。
【００４５】
また、第１の窒化物半導体層２の膜厚は、基板１との格子不整合による転移を上層のエピタキシャル結晶層（第２の窒化物半導体層３）に及ぼさない厚さであることが望ましい。ここでは、第１の窒化物半導体層２をＡｌ0.03Ｇａ0.07Ｎとし膜厚を３００ｎｍとした。第２の窒化物半導体層３（ＡｌＮ層）は、各窒化物半導体層中で最もバンドギャップエネルギーが大きいため、ＡｌＮの価電子帯は電子に対する障壁(障壁層)となる。従って、第２の窒化物半導体層３の膜厚は４ｎｍ以下程度の薄い層である方が、隣接する層（第１の窒化物半導体層および第３の窒化物半導体層）との間で急激なバンドギャップ差を生じさせることができるため望ましい。第２の窒化物半導体層３の膜厚を４ｎｍより厚くすると、第１の窒化物半導体層２との界面にチャネルを形成してダブルチャネル構造となり、リーク電流の増加や耐圧の低下を生じる。これらを抑制するためにも、第２の窒化物半導体層３の膜厚は４ｎｍ以下であることが望ましい。本実施の形態では、第２の窒化物半導体層３（ＡｌＮ層）の膜厚を１ｎｍとした。また、第３の窒化物半導体層４（チャネル層）はＧａＮとし膜厚を５０ｎｍとした。また、第４の窒化物半導体層５（バリア層）はＡｌ0.2Ｇａ0.8Ｎとし膜厚を３０ｎｍとした。
【００４６】
なお、第１の窒化物半導体層２、第２の窒化物半導体層３、第３の窒化物半導体層４、および第４の窒化物半導体層５の不純物濃度は１×１０18cm-3以下であればよく、特に第４の窒化物半導体層５（バリア層）の不純物濃度は、高耐圧層とするために１×１０1cm-3以下に設定される。ここで、不純物の導電型は常にｎ型である。窒化物半導体層では、意図的に不純物を導入しない場合（ノンドープ）であっても、成長炉や雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はｎ型の不純物を含むことになる。従って、結晶成長時においてノンドープであっても、実際の不純物濃度が１×１０1cm-3以下であればよい。
【００４７】
また、第３の窒化物半導体層４の形成後、ＡｌＮ層を形成し続けて、バリア層としての第４の窒化物半導体層５を形成することで、上述のエピタキシャル構造を形成することができる。このときのＡｌＮ層の厚さとしては、第２の窒化物半導体層３（ＡｌＮ障壁層）と同様に、４ｎｍ以下程度の薄い層の方が急激なバンドギャップ差を生じさせることができるため望ましく、特に１〜２ｎｍとすることがより望ましい。このようなエピタキシャル構造を備えたエピ基板に、後述するトランジスタの製造方法によって、上述のような構造の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。
【００４８】
次に、図１３に示すように、レジストパターン等をマスク１３として、ソース電極６およびドレイン電極７を形成する領域の下側の少なくとも一部の窒化物半導体層内にイオン注入法などを用いて、注入ドーズ量１×１０13〜１×１０17（cm-2）、注入エネルギー１０〜１０００(ｋｅＶ)の条件下で、各窒化物半導体層においてｎ型となるＳｉ等のイオン１４を所望の領域に打ち込み、その後の熱処理によって高濃度ｎ型不純物領域１２を形成する。高濃度ｎ型不純物領域１２の不純物濃度は、結晶成長時に意図的にｎ型のＧａＮやＡｌＧａＮを形成するときに用いられるのと同等かそれ以上が望ましく、例えば１ｘ１０18cm-3以上、より好ましくは１ｘ１０19-cm3以上かまたはより高い濃度である。高濃度ｎ型不純物領域１２内の不純物の望ましい分布の一つとしては、ソース電極６およびドレイン電極７の下の半導体表面から電子の流れる第４の窒化物半導体層５（バリア層）と第３の窒化物半導体層４（チャネル層）との界面とそれよりチャネル層側に、１０ｎｍ程度までの領域で１ｘ１０18cm-3以上といった高い不純物濃度を有する構造が挙げられるが、このような不純物分布を形成する注入量と注入エネルギーの決め方としては、モンテカルロ計算によって注入エネルギーや照射対象物の構造をパラメータにしてイオンの飛程をシミュレートすることで、上記条件を満たす注入エネルギーや注入ドーズ量を決めることができる。また、注入されたイオンにより第４の窒化物半導体層５を構成する原子（Ａｌ、Ｇａ、Ｉｎ、Ｎ等）が真空中に跳ね飛ばされるのを抑制するために、第４の窒化物半導体５上に１０〜１００ｎｍ程度の窒化膜（ＳｉＮx、ＡｌＮ等）あるいは酸化膜等（ＳｉＯ2、Ａｌ2Ｏ3等）を形成した後、注入マスクとしてのレジストパターンを形成しても良い（図１４参照）。その後、熱処理を行ない注入したイオンを活性化させることによって、ソース電極６およびドレイン電極７の下側の高濃度ｎ型不純物領域１２を低抵抗化する。この熱処理の際に、半導体表面からの窒素原子が抜けることを防止するために、第４の半導体層５上に１０〜１００ｎｍ程度の窒化膜（ＳｉＮｘ、ＡｌＮ等）、酸化膜等（ＳｉＯ2、Ａｌ2Ｏ3等）で窒化物半導体の表面を被った後に熱処理を行ってもよい。
【００４９】
次に、図１５に示すように、マスク１３を除去した後、例えばＴｉ，Ａｌ，Ｎｂ，Ｈｆ，Ｚｒ，Ｓｒ，Ｎｉ，Ｔａ，Ａｕ，Ｐｔ，Ｖ，Ｍｏ，Ｗなどの金属、もしくはこれらから構成される多層膜から成るソース電極６およびドレイン電極７を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する。なお、電極形成後に熱処理を行い半導体層との反応層（合金層）を形成し、接触抵抗およびアクセス抵抗のさらなる低減を行ってもよい。
【００５０】
次に、図１６に示すように、レジストパターン等をマスク１３として、トランジスタを作製する領域外の第１の窒化物半導体層２から第４の窒化物半導体層５にかけて、例えばＨｅ，Ｎ，Ｏ，Ｍｇ，Ａｒ，Ｃａ，Ｆｅ，Ｚｎ，Ｓｒ，Ｂａ等のイオン１４を照射するイオン注入法（図１６参照）やエッチングなどを用いて素子分離領域９を形成する。
【００５１】
次に、図１７に示すように、マスク１３を除去した後、Ｔｉ，Ａｌ，Ｐｔ，Ａｕ，Ｎｉ，Ｐｄ等の金属、あるいはＩｒＳｉ，ＰｔＳｉ，ＮｉＳｉ2等のシリサイド、あるいはＴｉＮ，ＷＮ，ＴａＮ等の窒化物金属、もしくはこれらから構成される多層膜からなるゲート電極８を、蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する。
【００５２】
次に、図１８に示すように、Ａｌ，Ｇａ，Ｓｉ，Ｈｆ，Ｔｉ，Ｚｒ，Ｔａ，Ｖ等のうち少なくとも１種類以上の原子の酸化物、窒化物、酸窒化物等、もしくはこれらから構成される多層膜からなる絶縁膜１０をプラズマＣＶＤ法、Ｃａｔ‐ＣＶＤ法、あるいはスパッタ法によって形成する。
【００５３】
以上の方法により、図１に示す構造を持ったヘテロ接合電界効果型トランジスタが作製できる。以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線やバイアホール等の形成プロセスを経てデバイスとして用いられる。また以上では、エピタキシャル結晶作製後の製造工程順の一例として、ソース電極６およびドレイン電極７の下に低抵抗層の形成、当該低抵抗層の上にソース電極６およびドレイン電極７の形成、素子分離領域９の形成、ゲート電極８の形成、絶縁膜１０の形成の順に製造することについて説明したが、ゲート電極８の形成後に素子分離を行ってもよく、また、絶縁膜１０を形成し、ゲート形成領域の絶縁膜１０を除去した後に、ゲート電極８を形成してもよく、また、絶縁膜１０の形成後に素子分離を行い、ゲート形成領域の絶縁膜１０を除去した後に、ゲート電極８を形成してもよい。
【００５４】
なお、図１２に示した構造をＭＯＣＶＤ法を用いて基板１上にエピタキシャル成長する時に、窒化物半導体の原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいは、ｎ型ドーパントの原料ガスとなるシラン等の流量や圧力、温度、時間を調整し、各窒化物半導体層を所望の組成、膜厚、ドーピング濃度とすることによって、図１に示した種々の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。
【００５５】
また、図１３，１４に示すソース電極６およびドレイン電極７の形成領域へのｎ型不純物となるイオン注入前に、図１９に示すように、レジストパターン等をマスク１３として、Ｃｌ2等を用いたドライエッチング法などによって、ソース電極６およびドレイン電極７を形成する領域の下側の少なくとも一部の窒化物半導体層内を除去することによって、図６に示すような構造の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。なお、ソース電極６およびドレイン電極７の形成領域の下側への低抵抗層の形成工程は、図１９に示すエッチング工程の前後いずれであってもよい。形成した低抵抗層上にリフトオフ法等によりソース電極６ドレイン電極７を形成することによって、図６に示すような構造の窒化物半導体ヘテロ接合電界効果型トランジスタが作製できる。
【００５６】
また、図１７に示すゲート電極８を形成する前に、図２０に示すように、レジストパターン等をマスク１３１として、Ｃｌ2等を用いたドライエッチング法などによってゲート電極８を形成するゲート形成領域１５の第４の窒化物半導体層５の一部を除去する。エッチングを行なう際に、エッチング時間やガス流量を調整することによって、所望のエッチング深さを形成することができ、その後、図１７で示した方法でゲート電極８を形成することで、図７に示すようなリセス深さをもつ構造の窒化物半導体へテロ接合電界効果型トランジスタを作製することができる。
【００５７】
また、図１７に示すゲート電極８の形成前に、図２１に示すように、窒化物半導体層の表面を、例えば蒸着法やプラズマＣＶＤ法、Ｃａｔ‐ＣＶＤ法、ＡＬＥ法などを用いて、Ａｌ，Ｇａ，Ｓｉ，Ｈｆ，Ｔｉ，Ｚｒ，Ｔａ，Ｖ等のうち少なくとも１種類以上の原子を含む酸化物、窒化物、酸窒化物等からなる絶縁膜１０を堆積し、ゲート電極８を形成するゲート形成領域１５に開口を持つレジストマスク１３１や酸化膜マスク等を介してドライエッチングあるいはウェットエッチングによってゲート形成領域１５の絶縁膜１０を除去する。マスク除去後、エッチングによって開口した絶縁膜１０の開口よりも広い開口を有するレジストパターンを利用して蒸着法によってゲートメタルとなる電極金属を堆積し、リフトオフ法等によってゲート電極８１を形成することで、図９に示す構造の窒化物半導体電界効果型トランジスタを作製することができる。
【００５８】
また、最終的にデバイスとして使用するには、ソース電極６およびドレイン電極７上を覆うように形成された絶縁膜１０の一部を、例えばフッ酸等を用いてウェットエッチングして除去した後、配線電極を形成する必要がある。また、絶縁膜１０を形成後にウェットエッチングで容易に除去できる絶縁膜、例えばＳｉＯのような絶縁膜１１０を形成する。その後、図２２に示すように、ゲート電極８を形成するゲート形成領域１５に開口を持つレジストマスク等を介してドライエッチングやウェットエッチングによってゲート形成領域１５の絶縁膜１１０および絶縁膜１０を順次除去する。マスク１３１の除去後、エッチングによって開口した絶縁膜１１０および絶縁膜１０の開口よりも広い開口を有するレジストパターンを利用して蒸着法によってゲートメタルとなる電極金属を堆積し、リフトオフ法等によってゲート電極８１を形成する。そして、ウェットエッチングされやすい絶縁膜１１０を例えばバッファードフッ酸によって除去することで、ゲート電極８１の傘下の絶縁膜１１０がない構造である、図８に示す構造の窒化物半導体電界効果型トランジスタを作製することができる。さらに、ウェットエッチングの処理条件(時間や濃度)を調整することによって、所望の領域に絶縁膜１１０を残した図１０に示す構造の窒化物半導体電界効果型トランジスタを作製することができる。
【００５９】
また、ゲートリセス構造を形成した後に、種々の形状のゲート電極８を形成してもよい。
【００６０】
また、図１３，１４に示すソース・ドレイン電極形成領域下の低抵抗領域（高濃度ｎ型不純物領域１２）の形成およびソース電極６およびドレイン電極７の形成、図１６に示す素子分離領域９の形成、図１７，２０〜２２に示すゲート電極８，８１の形成の３つの工程は必ずしもこの順に行なう必要はなく、工程の順番を入れ替えてもよい。例えば、ソース電極６およびドレイン電極７を形成する前に、素子分離領域９を形成してもよい。また、リセス形成、絶縁膜形成、ゲート電極形成の順に形成した後に、再度絶縁膜形成を行い、ゲート電極と第４の窒化物半導体層５との側面における絶縁性を高めても良い。
【００６１】
また、上述したプロセスは全て個々に採用する必要はなく、それぞれを組み合わせたプロセスによって図１１に示すような構造が形成できる。
【００６２】
以上のことから、本実施の形態によれば、窒化物半導体よりなるヘテロ接合電界効果型トランジスタにおいて、第３の窒化物半導体層４（チャネル層）の直下層に薄い第２の窒化物半導体層３（ＡｌＮ層）を有した構造にすることにより、第４の窒化物半導体層５（バリア層）と第３の窒化物半導体層４（チャネル層）との界面への二次元電子ガスの閉じ込めが向上し、良好なピンチオフ特性が得られる。また、従来（例えば特許文献１）に記載のチャネル層の直下層に３元合金であるＡｌＧａＮ層を有する構造に比べて、二次元電子ガスの合金散乱の影響を低下することができ、移動度の低下を抑制することができる。また、第２の窒化物半導体層３（ＡｌＮ層）の厚さを４ｎｍ以下にすることで上下層（第２の窒化物半導体層および第４の窒化物半導体層）との間で急激なバンドギャップ差を生じさせることができ、さらにダブルチャネル構造を回避することができるため、リーク電流の減少や、耐圧を向上させることができる。また、二次元電子ガスの閉じ込め幅を広くすることなく第３の窒化物半導体層４（チャネル層）を厚くすることができるため、第３の窒化物半導体層４（チャネル層）の結晶性を向上させ、第４の窒化物半導体層５（バリア層）とのヘテロ界面の結晶性や表面モフォロジーが向上し、移動度の向上が可能となる。これにより、ゲート長を短くしても短チャンネル効果が抑制されるため、高周波特性の向上、高効率化、移動度向上による高出力化が可能となる。
【００６３】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００６４】
１  半絶縁性ＳｉＣ基板、２  第１の窒化物半導体層、３  第２の窒化物半導体層、４  第３の窒化物半導体層、５  第４の窒化物半導体層、６  ソース電極、７  ドレイン電極、８  ゲート電極、９  素子分離領域、１０  絶縁膜、１１  二次元電子ガス、１２  高濃度ｎ型不純物領域、１３  マスク、１４  イオン、１５  ゲート形成領域、８１  ゲート電極、１１０  絶縁膜、１３１  マスク。
【図１】
2013149732.tif 000003
【図２】
2013149732.tif 000004
【図３】
2013149732.tif 000005
【図４】
2013149732.tif 000006
【図５】
2013149732.tif 000007
【図６】
2013149732.tif 000008
【図７】
2013149732.tif 000009
【図８】
2013149732.tif 000010
【図９】
2013149732.tif 000011
【図１０】
2013149732.tif 000012
【図１１】
2013149732.tif 000013
【図１２】
2013149732.tif 000014
【図１３】
2013149732.tif 000015
【図１４】
2013149732.tif 000016
【図１５】
2013149732.tif 000017
【図１６】
2013149732.tif 000018
【図１７】
2013149732.tif 000019
【図１８】
2013149732.tif 000020
【図１９】
2013149732.tif 000021
【図２０】
2013149732.tif 000022
【図２１】
2013149732.tif 000023
【図２２】
2013149732.tif 000024