(57)【特許請求の範囲】
【請求項１】
サイズが５ｍｍ×５ｍｍ以下の半導体素子が複数形成された半導体ウェハーに対して、複数個の半導体素子を１つのチップブロックとし、前記チップブロックのサイズが５ｍｍ×５ｍｍより大きくなるように分割する工程と、前記チップブロックの各半導体素子の電極パッド上に突起電極を形成する工程と、前記チップブロックを個々の半導体素子に分割する工程と、前記半導体素子の前記突起電極が形成された面を導電性接着剤層が形成された基板に対して押圧し、引き上げることにより前記半導体素子の前記突起電極の先端部領域にのみ導電性接着剤を形成する工程と、前記半導体素子の前記導電性接着剤が形成された突起電極面と被接合基板の電極が形成された面とを対向させ、そして前記突起電極上の前記導電性接着剤を前記被接合基板の電極に接触させて押圧し、前記半導体素子上の前記突起電極と前記被接合基板上の電極とを接合する工程とよりなることを特徴とする半導体装置の製造方法。
【請求項２】
半導体素子の導電性接着剤が形成された突起電極面と被接合基板の電極が形成された面とを対向させ、そして前記突起電極上の前記導電性接着剤を前記被接合基板の電極に接触させて押圧し、前記半導体素子上の前記突起電極と前記被接合基板上の電極とを接合する工程の後に、前記半導体素子と前記被接合基板との間隙に絶縁性樹脂を注入し、前記絶縁性樹脂を硬化して樹脂封止する工程を付加することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体素子の電極パッド上に突起電極を形成する工程の後に、形成した前記突起電極の各頭頂部の高さを均一にそろえるために加圧によるレベリング工程を付加することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
被接合基板は底面に複数のランド電極が形成され、そのランド電極と電気的に接続した電極をその表面に有する絶縁性の半導体キャリアであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
被接合基板は第２の半導体素子であることを特徴とする請求項１または請求項３に記載の半導体装置の製造方法。
【請求項６】
被接合基板はプリント基板等のマザー実装基板であることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフリップチップ実装工法を用いて、半導体素子を基板等の被接合体にバンプ実装する半導体装置の製造方法に関するものであり、特に製造リードタイムを向上させることができる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、樹脂基板、セラミック基板等の半導体キャリアや半導体素子、またはプリント基板等のマザーボードヘのチップ実装技術として、主とする半導体素子をフリップチップ実装する工法が盛んに開発されている。
【０００３】
以下、従来のフリップチップ実装工法を用いた半導体装置の製造方法について図面を参照しながら説明する。
【０００４】
図１０〜図１８は、フリップチップ実装工法を用いた従来の半導体装置の製造方法を示す各工程ごとの断面図である。
【０００５】
まず図１０に示すように、フリップチップしようとする半導体素子１を用意する。そしてこの半導体素子１には、その主面の例えば周辺部に電極パッド（図示せず）が形成されているものである。
【０００６】
次に図１１に示すように、半導体素子１上の複数の電極パッド上にワイヤーボンド法により複数の突起電極２（バンプ）を形成する。
【０００７】
次に図１２に示すように、半導体素子１上の各電極パッド上に形成された突起電極２の頭頂部の高さを一定にそろえるためにバンプレベリングを行う。このレベリングでは、平坦板治具を用いた加圧によるレベリングを行う。この時点で突起電極２の高さは、概ね５０［μｍ］にレベリング調整されている。
【０００８】
次に図１３に示すように、半導体素子１のレベリングされた突起電極２の面を下にして、導電性接着剤３が形成されたディスク基板４に対して押圧し、そして引き上げ、突起電極２の先端部に導電性接着剤３を形成する。ここでディスク基板４上の導電性接着剤３は回転ディスクとブレードにより撹拌され、表面状態が均一な状態に維持されているものである。
【０００９】
図１４は半導体素子１上の各突起電極２上に導電性接着剤３が形成された状態を示している。そして導電性接着剤３は突起電極２の先端部のみに形成されているものである。
【００１０】
そして図１５に示すように、各突起電極２上に導電性接着剤３が形成された半導体素子１のその面を下にして、被接合基板５の表面上の電極６に対向させて位置合わせする。
【００１１】
そして図１６に示すように、位置合わせ後の半導体素子１と被接合基板５とを対向させ、突起電極２およびその先端に形成された導電性接着剤３と被接合基板５の表面の電極６とを押圧して接合する。この時点で被接合基板５の電極６と半導体素子１の突起電極２が接合するとともに、突起電極２の先端部に形成された導電性接着剤３と電極６とが接合する。
【００１２】
そして図１７に示すように、表面の電極６とその主面の突起電極２が接合された半導体素子１と被接合基板５との間隙に封止樹脂である絶縁性樹脂７をシリンジ８（注入針）により注入し、封止する。
【００１３】
そして図１８に示すように、半導体素子１上の突起電極２が導電性接着剤３を介して、被接合基板５の電極６と接合され、間隙が絶縁性樹脂７で封止され、フリップチップ実装された半導体装置を得ることができる。
【００１４】
【発明が解決しようとする課題】
しかしながら前記従来の半導体装置の製造方法では、１０［ｍｍ］×１０［ｍｍ］のサイズの半導体素子の場合では、製造リードタイム上、問題なく製造可能であるが、半導体素子のサイズが、５［ｍｍ］×５［ｍｍ］以下の例えば１［ｍｍ］×１［ｍｍ］程度の小チップである場合、その都度、チップ単位（半導体素子単位）で各製造工程を通じて半導体装置を製造しなければならず、フリップチップ実装における多量生産の実際の工場での量産工程においては、製造リードタイム上、解決すべき課題となっていた。
【００１５】
本発明は前記従来の課題を解決するものであり、量産工程において、小チップと称される半導体素子を用いて、多量生産可能なフリップチップ実装における半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記従来の課題を解決するために本発明の半導体装置の製造方法は、以下のような構成を有している。すなわち、本発明の製造方法は、サイズが５ｍｍ×５ｍｍ以下の半導体素子が複数形成された半導体ウェハーに対して、複数個の半導体素子を１つのチップブロックとし、前記チップブロックのサイズが５ｍｍ×５ｍｍより大きくなるように分割する工程と、前記チップブロックの各半導体素子の電極パッド上に突起電極を形成する工程と、前記チップブロックを個々の半導体素子に分割する工程と、前記半導体素子の前記突起電極が形成された面を導電性接着剤層が形成された基板に対して押圧し、引き上げることにより前記半導体素子の前記突起電極の先端部領域にのみ導電性接着剤を形成する工程と、前記半導体素子の前記導電性接着剤が形成された突起電極面と被接合基板の電極が形成された面とを対向させ、そして前記突起電極上の前記導電性接着剤を前記被接合基板の電極に接触させて押圧し、前記半導体素子上の前記突起電極と前記被接合基板上の電極とを接合する工程とよりなる半導体装置の製造方法である。
【００１７】
さらに具体的には、半導体素子の導電性接着剤が形成された突起電極面と被接合基板の電極が形成された面とを対向させ、そして前記突起電極上の前記導電性接着剤を前記被接合基板の電極に接触させて押圧し、前記半導体素子上の前記突起電極と前記被接合基板上の電極とを接合する工程の後に、前記半導体素子と前記被接合基板との間隙に絶縁性樹脂を注入し、前記絶縁性樹脂を硬化して樹脂封止する工程を付加する半導体装置の製造方法である。
【００１８】
また、半導体素子の電極パッド上に突起電極を形成する工程の後に、形成した前記突起電極の各頭頂部の高さを均一にそろえるために加圧によるレベリング工程を付加する半導体装置の製造方法である。
【００１９】
また、被接合基板は底面に複数のランド電極が形成され、そのランド電極と電気的に接続した電極をその表面に有する絶縁性の半導体キャリアである半導体装置の製造方法である。
【００２０】
また、被接合基板は第２の半導体素子である半導体装置の製造方法である。また、被接合基板はプリント基板等のマザー実装基板である半導体装置の製造方法である。
【００２２】
前記構成の通り、半導体素子の電極パッド上に突起電極を形成する際は、複数個の半導体素子よりなるチップブロックの状態で行い、その後は個別の半導体素子の状態で処理するものである。したがって、本発明の半導体装置の製造方法は、従来の製造工程と比較して、突起電極形成の際の製造タクトを大幅に短縮し、フリップチップ実装の製造リードタイムを短縮し、効果的な製造工程を実現することができる。
【００２３】
特に１枚の半導体ウェハー中に多数の半導体素子が形成された場合のように、１チップ当たりのサイズが小さい場合は、個々の半導体素子に対して突起電極を個別チップごとに形成すると、それだけ突起電極形成のための製造時間を要するものであり、本実施形態ではチップブロック状に対して突起電極を連続して形成してそのトータル処理時間を短縮することにより、全体として製造リードタイムを短縮できるものである。
【００２４】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の一実施形態について、図面を参照しながら説明する。
【００２５】
図１〜図９は本実施形態の半導体装置の製造方法を示す各工程ごとの断面図である。
【００２６】
まず図１に示すように、複数の半導体素子が形成された半導体ウェハー９を用意する。ここで用意する半導体ウェハー９は、５［ｍｍ］×５［ｍｍ］などの小チップの半導体素子が形成されたウェハーである。また半導体ウェハー９の半導体素子には、その主面の例えば周辺部に電極パッド（図示せず）が形成されているものである。もちろん、電極パッドは半導体素子の周辺部以外にも、中央部領域を含む素子領域全面に形成されている場合であってもよい。
【００２７】
次に図２に示すように、半導体ウェハー９に対して、複数個の半導体素子を１つのチップブロック１０としてダイシング（フルカット）により分割する。そしてそのチップブロック１０の各半導体素子１１上の複数の電極パッド上にワイヤーボンド法により複数の突起電極２（バンプ）を形成する。例えばチップサイズが５［ｍｍ］×５［ｍｍ］の小チップの場合は、４個を１つのチップブロックとして１０［ｍｍ］×１０［ｍｍ］の場合と同様な大きさを構成する。ここで突起電極２の形成では、ネイルヘッドボンディングにより、図示するようにスタッドバンプ（ＳＢＢ）と称される上部が下部よりも面積的に小さい二段突起電極を形成する。この時点では突起電極２の高さは、多少の高さバラツキがあるものの、概ね５０［μｍ］の高さである。なお、突起電極２の形成は、ワイヤーボンド法による形成以外、メッキ法、転写バンプ法により形成してもよい。また、この段階で形成した突起電極２の各突起電極２の頭頂部の高さを均一にするための治具による加圧レベリングを行う。
【００２８】
次に図３に示すように、突起電極２が形成されたチップブロック１０を個々の半導体素子１１に分割する。通常はダイシングによりフルカットして個片の半導体素子１１に分割する。
【００２９】
次に図４に示すように、個片化した半導体素子１１に形成された突起電極２の面を下にして、導電性接着剤３が形成されたディスク基板４に対して押圧し、そして引き上げ、突起電極２の先端部領域に導電性接着剤３を形成する。ここでディスク基板４上の導電性接着剤３は回転ブレードにより撹拌され、粘度等の表面状態を含む接着剤成分が均一な状態に維持されているものである。また、ディスク基板４上の導電性接着剤３の厚みは１７［μｍ］であり、突起電極２の高さは５０［μｍ］であり、上段部の高さは２８［μｍ］である。したがって導電性接着剤３の厚みは、突起電極２の先端部すなわち上段部の６０［％］に相当する膜厚に設定している。この条件で半導体素子１１の突起電極２を押圧させることにより、突起電極２の先端部のみに導電性接着剤３を形成することができる。実際には突起電極２の先端部から１０［μｍ］程度突出した量の導電性接着剤３が形成され、この突出量により、半導体素子１１を基板実装する際、基板自体の反り量を吸収して接合することができ、フェースダウン実装の信頼性を向上させることができる。
【００３０】
図５には、前記工程によって半導体素子１１の突起電極２の先端部領域のみに導電性接着剤３が形成された半導体素子１１の状態を示している。
【００３１】
次に図６に示すように、突起電極２の先端部に導電性接着剤３が形成された半導体素子１１のその面を下にして、被接合基板５の表面の電極６に対向させて位置合わせする。そして半導体素子１１を被接合基板５に対して押圧し、半導体素子１１上の突起電極２と被接合基板５上の電極６とを導電性接着剤３を介して接合する。
【００３２】
図７には、被接合基板５の電極６と半導体素子１１とが導電性接着剤３を介した突起電極２で接合された状態を示している。
【００３３】
そして図８に示すように、表面の電極６とその主面の突起電極２が接合された半導体素子１１と被接合基板５との間隙に封止樹脂である絶縁性樹脂７をシリンジ８（注入針）により注入し、封止する。この工程では、被接合基板５の電極６と導電性接着剤３を介した突起電極２で接合された半導体素子１１の接合体を基台に載置し、その基台を傾けた状態で絶縁性樹脂７を注入し、ボイドの発生をなくして樹脂を間隙に充填封止するものである。
【００３４】
そして図９に示すように、半導体素子１１上の突起電極２が導電性接着剤３を介して、被接合基板５の電極６と接合され、間隙が絶縁性樹脂７で封止され、フリップチップ実装された半導体装置を得ることができる。
【００３５】
本実施形態では、半導体素子１１と被接合基板５とを絶縁性樹脂７を介して接合して後、その絶縁性樹脂７を熱硬化させる工程を有するものである。本実施形態では、絶縁性樹脂７は、エポキシ樹脂を主成分とする熱硬化型樹脂である。また本実施形態では熱硬化の温度は１５０［℃］である。この絶縁性樹脂７の熱硬化によって、半導体素子１１上の突起電極２と被接合基板５の電極６との接合を保持し、電気的接続を形成するものである。
【００３６】
また本実施形態では、被接合基板５としては、底面に複数の外部接続用のランド電極が形成され、そのランド電極と内部ビアによって電気的に接続した電極をその表面に有する絶縁性基材よりなる半導体キャリアであり、また被接合基板５は別の第２の半導体素子であってもよい、さらに、被接合基板５は、プリント基板等のマザー実装基板であってもよい。
【００３７】
また前記した本実施形態の半導体装置の製造方法を応用することにより、一定個数の半導体素子のチップブロックに加えて、半導体素子の個数に対応した被接合基板をも基板ブロックとして用い、複数対複数でフリップチップ実装することにより、製造リードタイムを短縮することができる。すなわち、複数の半導体素子が形成された半導体ウェハーに対して、複数個の半導体素子を１つのチップブロックとして分割し、そのチップブロックの各半導体素子の電極パッド上に突起電極を形成し、チップブロックの各半導体素子の突起電極が形成された面を導電性接着剤層が形成された基板に対して押圧し、引き上げることにより半導体素子の突起電極の先端部領域にのみ導電性接着剤を形成し、チップブロックの各半導体素子の導電性接着剤が形成された突起電極面と被接合基板の電極が形成された面とを対向させ、そして突起電極上の導電性接着剤を被接合基板の電極に接触させて押圧し、半導体素子上の突起電極と被接合基板上の電極とを接合し、そしてチップブロックの各半導体素子の突起電極が導電性接着剤を介して被接合基板の電極に接合された半導体ブロックに対して、チップブロックと被接合基板との間隙に絶縁性樹脂を注入し、樹脂封止し、チップブロックの個々の半導体素子ごとに分割し、半導体装置を得ることができる。
【００３８】
以上、本実施形態では、半導体素子１１の電極パッド上に突起電極２を形成する際は、複数個の半導体素子１１よりなるチップブロック１０の状態で行い、その後は個別の半導体素子の状態で処理するものである。したがって、本実施形態の半導体装置の製造方法は、従来の製造工程と比較して、突起電極形成の際の製造タクトを大幅に短縮し、フリップチップ実装の製造リードタイムを短縮し、効果的な製造工程を実現することができる。特に１枚の半導体ウェハー中に多数の半導体素子が形成された場合のように、１チップ当たりのサイズが小さい場合はそれだけ突起電極形成のための製造時間を要するものであり、本実施形態ではその時間を短縮することにより、全体として製造リードタイムを短縮できるものである。さらにチップブロック化することにより、小チップ対応のための製造設備の変更、新規な設備投資をすることなく、大幅なコストアップなく製造できるものである。
【００３９】
【発明の効果】
以上、本発明の半導体装置の製造方法により、１チップ処理ではなく、複数個のチップブロックとして処理することにより、搬送、位置合わせ等の処理時間を省略し、製造リードタイムを大幅に短縮し、効果的な製造工程を実現することができる。そして本発明の半導体装置の製造方法は、従来の製造工程と比較して、特に１枚の半導体ウェハー中に多数の半導体素子が形成された場合のように、１チップ当たりのサイズが小さい場合は、個々の半導体素子に対して突起電極を個別チップごとに形成すると、それだけ突起電極形成のための製造時間を要するものであり、本実施形態ではチップブロック状に対して突起電極を連続して形成してそのトータル処理時間を短縮することにより、全体として製造リードタイムを短縮できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図７】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図９】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１０】従来の半導体装置の製造方法を示す断面図
【図１１】従来の半導体装置の製造方法を示す断面図
【図１２】従来の半導体装置の製造方法を示す断面図
【図１３】従来の半導体装置の製造方法を示す断面図
【図１４】従来の半導体装置の製造方法を示す断面図
【図１５】従来の半導体装置の製造方法を示す断面図
【図１６】従来の半導体装置の製造方法を示す断面図
【図１７】従来の半導体装置の製造方法を示す断面図
【図１８】従来の半導体装置の製造方法を示す断面図
【符号の説明】
１  半導体素子
２  突起電極
３  導電性接着剤
４  ディスク基板
５  被接合基板
６  電極
７  絶縁性樹脂
８  シリンジ
９  半導体ウェハー
１０  チップブロック
１１  半導体素子
【図１】
0003893798.tif 000002
【図２】
0003893798.tif 000003
【図３】
0003893798.tif 000004
【図４】
0003893798.tif 000005
【図５】
0003893798.tif 000006
【図６】
0003893798.tif 000007
【図７】
0003893798.tif 000008
【図８】
0003893798.tif 000009
【図９】
0003893798.tif 000010
【図１０】
0003893798.tif 000011
【図１１】
0003893798.tif 000012
【図１２】
0003893798.tif 000013
【図１３】
0003893798.tif 000014
【図１４】
0003893798.tif 000015
【図１５】
0003893798.tif 000016
【図１６】
0003893798.tif 000017
【図１７】
0003893798.tif 000018
【図１８】
0003893798.tif 000019