(57)【要約】【課題】製造歩留まりを向上する。【解決手段】基板上のアクティブエリアに形成されその周辺エリアに引き出されたゲート配線及びソース配線と、基板上の周辺エリアのうち基板の長辺の一端側に形成された複数のパッドからなる第１パッド群、長辺の他端側に形成された複数のパッドからなる第２パッド群、及び、長辺に沿った第１パッド群と第２パッド群との間に形成された複数のパッドからなる第３パッド群と、基板上の周辺エリアのうち、第１パッド群と第３パッド群との間、及び、第２パッド群と第３パッド群との間にそれぞれ実装され、ソース配線に映像信号を出力する複数のソースＩＣチップと、第１パッド群、第２パッド群、及び、第３パッド群のそれぞれのパッドとソースＩＣチップとを各々接続する複数の接続配線と、を備え、第１パッド群、第２パッド群、及び、第３パッド群は、ソースＩＣチップ側に、外部回路基板と接続される電源用パッドを含む平面表示装置。【選択図】      図１
2013120323.tif 000002
【特許請求の範囲】
【請求項１】
長辺及び短辺を有する矩形平板状の基板と、
前記基板上のアクティブエリアに形成されその周辺エリアに引き出されたゲート配線及びソース配線と、
前記基板上の周辺エリアのうち、前記長辺の一端側に形成された複数のパッドからなる第１パッド群、前記長辺の他端側に形成された複数のパッドからなる第２パッド群、及び、前記長辺に沿った前記第１パッド群と前記第２パッド群との間に形成された複数のパッドからなる第３パッド群と、
前記基板上の周辺エリアのうち、前記第１パッド群と前記第３パッド群との間、及び、前記第２パッド群と前記第３パッド群との間にそれぞれ実装され、前記ソース配線に映像信号を出力する複数のソースＩＣチップと、
前記第１パッド群、前記第２パッド群、及び、前記第３パッド群のそれぞれの前記パッドと前記ソースＩＣチップとを各々接続する複数の接続配線と、を備え、
前記第１パッド群、前記第２パッド群、及び、前記第３パッド群は、前記ソースＩＣチップ側に、外部回路基板と接続される電源用パッドを含むことを特徴とする平面表示装置。
【請求項２】
前記接続配線は、同一材料によって形成された信号系配線と電源系配線とを含むことを特徴とする請求項１に記載の平面表示装置。
【請求項３】
前記電源系配線の配線長は、前記信号系配線の配線長よりも短いことを特徴とする請求項１または２に記載の平面表示装置。
【請求項４】
さらに、前記基板上の周辺エリアのうち、前記長辺の他端側で交差する前記短辺に沿った位置に実装され、前記ゲート配線に制御信号を出力するゲートＩＣチップを備えたことを特徴とする請求項１乃至３のいずれか１項に記載の平面表示装置。
【請求項５】
さらに、前記第１パッド群、前記第２パッド群、及び、前記第３パッド群のそれぞれの前記パッドと接続された三又の外部回路基板を備えたことを特徴とする請求項１乃至４のいずれか１項に記載の平面表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、平面表示装置に関する。
【背景技術】
【０００２】
液晶表示装置や有機エレクトロルミネッセンス表示装置などの各種平面表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、平面表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
このような平面表示装置には、複数個の駆動ＩＣチップが実装される場合がある。例えば、複数の信号線駆動ＩＣチップが基板の一辺に沿って実装される構成において、各信号線駆動ＩＣチップがカスケード接続され、１つの信号線駆動ＩＣチップと信号源である回路基板とを電気的に接続することにより、各信号線駆動ＩＣチップに電源及び信号を供給可能とするものが提案されている。
【０００４】
しかしながら、回路基板と接続される１つの信号線駆動ＩＣチップから遠ざかるにしたがって、配線抵抗が大きくなり、一部の信号線駆動ＩＣチップが正常に動作にしないおそれがある。特に、電源系配線については、信号系配線と比較して、配線抵抗値の上限値の制約が厳しく、大幅な配線幅の変更やレイアウトの変更が必要となる場合もあるが、変更を許容できるスペースの確保が困難となる場合もある。また、同一のレイアウトであっても、配線を形成するために使用する材料によっては、一部の配線で配線抵抗値の上限値を上回ってしまうこともあり得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１７１３８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、製造歩留まりを向上することが可能な平面表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
長辺及び短辺を有する矩形平板状の基板と、前記基板上のアクティブエリアに形成されその周辺エリアに引き出されたゲート配線及びソース配線と、前記基板上の周辺エリアのうち、前記長辺の一端側に形成された複数のパッドからなる第１パッド群、前記長辺の他端側に形成された複数のパッドからなる第２パッド群、及び、前記長辺に沿った前記第１パッド群と前記第２パッド群との間に形成された複数のパッドからなる第３パッド群と、前記基板上の周辺エリアのうち、前記第１パッド群と前記第３パッド群との間、及び、前記第２パッド群と前記第３パッド群との間にそれぞれ実装され、前記ソース配線に映像信号を出力する複数のソースＩＣチップと、前記第１パッド群、前記第２パッド群、及び、前記第３パッド群のそれぞれの前記パッドと前記ソースＩＣチップとを各々接続する複数の接続配線と、を備え、前記第１パッド群、前記第２パッド群、及び、前記第３パッド群は、前記ソースＩＣチップ側に、外部回路基板と接続される電源用パッドを含むことを特徴とする平面表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置における周辺エリアの構成を概略的に示す図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
本実施形態の平面表示装置は、液晶表示装置や有機エレクトロルミネッセンス表示装置などに相当するが、以下では、液晶表示装置を例に説明する。
【００１１】
図１は、本実施形態における液晶表示装置の構成を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、略矩形平板状であり、アレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。アレイ基板ＡＲ及び対向基板ＣＴは、例えばガラス基板等の光透過性を有する絶縁基板を用いて形成されている。これらのアレイ基板ＡＲ及び対向基板ＣＴは、例えば、第１方向Ｘに沿った長さがこの第１方向Ｘに直交する第２方向Ｙに沿った長さよりも長い長方形状である。つまり、アレイ基板ＡＲは、第１方向Ｘに沿った一対の長辺Ｌ１及びＬ２と、第２方向Ｙに沿った一対の短辺Ｓ１及びＳ２とを有する矩形平板状である。
【００１３】
このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、例えば四角形状（特に長方形状）に形成され、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１４】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、複数のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートＩＣチップＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースＩＣチップＳＤ（ＳＤ１〜ＳＤ３）に接続されている。ゲートＩＣチップＧＤは、アクティブエリアＡＣＴの各ゲート配線Ｇに駆動信号（走査信号）を出力する。ソースＩＣチップＳＤは、アクティブエリアＡＣＴの各ソース配線Ｓに駆動信号（映像信号）を出力する。
【００１５】
アクティブエリアＡＣＴの各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。スイッチング素子ＳＷ及び画素電極ＰＥは、アレイ基板ＡＲに備えられている。スイッチング素子ＳＷは、例えば、ゲート配線Ｇ及びソース配線Ｓと電気的に接続された薄膜トランジスタ（ＴＦＴ）によって構成されている。画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、アレイ基板ＡＲに備えられていても良いし、対向基板ＣＴに備えられていても良い。この共通電極ＣＥは、複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。保持容量ＣＳは、画素電極ＰＥと共通電極ＣＥとの間の液晶容量に対して並列に形成される。
【００１６】
本実施形態においては、液晶モードについて特に制限はなく、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどが適用可能である。
【００１７】
図１に示した例では、アレイ基板ＡＲは、アクティブエリアＡＣＴの外側に位置する周辺エリアＰＲにおいて、１つの長辺Ｌ１及び１つの短辺Ｓ１に沿って対向基板ＣＴの端部ＣＴＥより外方に延在した延在部ＡＲＥを有している。ゲートＩＣチップＧＤ及びソースＩＣチップＳＤは、アレイ基板ＡＲの延在部ＡＲＥに実装されている。
【００１８】
より具体的に説明すると、３つのソースＩＣチップＳＤ１、ＳＤ２、ＳＤ３は、アレイ基板ＡＲの延在部ＡＲＥにおいて、長辺Ｌ１に沿ってあるいは第１方向Ｘに沿って間隔を開けて略一直線上に実装されている。ソースＩＣチップＳＤ１は、アクティブエリアＡＣＴにおける第１エリアＡ１の画素ＰＸに対応して配置されたソース配線Ｓに映像信号を出力する。ソースＩＣチップＳＤ２は、アクティブエリアＡＣＴにおいて第１エリアＡ１に隣接する第２エリアＡ２の画素ＰＸに対応して配置されたソース配線Ｓに映像信号を出力する。ソースＩＣチップＳＤ３は、アクティブエリアＡＣＴにおいて第２エリアＡ２に隣接する第３エリアＡ３の画素ＰＸに対応して配置されたソース配線Ｓに映像信号を出力する。
【００１９】
ゲートＩＣチップＧＤは、延在部ＡＲＥにおいて、短辺Ｓ１に沿った位置に実装されている。このゲートＩＣチップＧＤは、アクティブエリアＡＣＴにおけるｎ本のゲート配線Ｇ１〜Ｇｎに制御信号を出力する。
【００２０】
アレイ基板ＡＲ上の周辺エリアＰＲに位置する延在部ＡＲＥのうち、長辺Ｌ１の一端側（つまり、長辺Ｌ１と短辺Ｓ２とが交差する側）には第１パッド群ＰＧ１が形成され、長辺Ｌ１の他端側（つまり、長辺Ｌ１と短辺Ｓ１とが交差する側)には第２パッド群ＰＧ２が形成され、長辺Ｌ１の沿った第１パッド群ＰＧ１と第２パッド群ＰＧ２との間には第３パッド群ＰＧ３が形成されている。これらの第１パッド群ＰＧ１、第３パッド群ＧＰ３、及び、第２パッド群ＰＧ２は、長辺Ｌ１に沿ってあるいは第１方向Ｘに沿ってこの順に並んでいる。
【００２１】
このような周辺エリアＰＲの延在部ＡＲＥにおいては、第１パッド群ＰＧ１と第３パッド群ＰＧ３との間、及び、第２パッド群ＰＧ２と第３パッド群ＰＧ３との間にはそれぞれソースＩＣチップＳＤが実装されている。図示した例では、第１パッド群ＰＧ１と第３パッド群ＰＧ３との間には２個のソースＩＣチップＳＤ１及びＳＤ２が実装されており、第２パッド群ＰＧ２と第３パッド群ＰＧ３との間には１個のソースＩＣチップＳＤ３が実装されている。ゲートＩＣチップＧＤは、第２パッド群ＰＧ２の近傍に実装されている。
【００２２】
第１パッド群ＰＧ１、ソースＩＣチップＳＤ１、ソースＩＣチップＳＤ２、第３パッド群ＰＧ３、ソースＩＣチップＳＤ３、及び、第２パッド群ＰＧ２は、第１方向Ｘに沿ってこの順に並んでおり、しかも、略同一直線上に並んでいる。
【００２３】
図２は、図１に示した液晶表示装置における周辺エリアＰＲの構成を概略的に示す図である。
【００２４】
第１パッド群ＰＧ１、第２パッド群ＧＰ２、及び、第３パッド群ＰＧ３は、それぞれ第１方向Ｘに並んだ複数のパッドＰＤからなるものである。すなわち、第１パッド群ＰＧ１は、複数のパッドＰＤ１を備えている。同様に、第２パッド群ＰＧ２は複数のパッドＰＤ２を備え、第３パッド群ＰＧ３は、複数のパッドＰＤ３を備えている。
【００２５】
また、延在部ＡＲＥにおいては、第１パッド群ＰＧ１、第２パッド群ＰＧ２、及び、第３パッド群ＰＧ３のそれぞれのパッドＰＤとソースＩＣチップＳＤとを各々接続する複数の接続配線Ｗが形成されている。図示した例では、第１パッド群ＰＧ１を構成するパッドＰＤ１とこの第１パッド群ＰＧ１の右側に隣接する位置に実装されたソースＩＣチップＳＤ１とを接続する接続配線Ｗ１、第２パッド群ＰＧ２を構成するパッドＰＤ２とこの第２パッド群ＰＧ２の左側に隣接する位置に実装されたソースＩＣチップＳＤ３とを接続する接続配線Ｗ２、第３パッド群ＰＧ３を構成するパッドＰＤ３とこの第３パッド群ＰＧ３の左側に隣接する位置に実装されたソースＩＣチップＳＤ２とを接続する接続配線Ｗ３、第３パッド群ＰＧ３を構成するパッドＰＤ３とこの第３パッド群ＰＧ３の右側に隣接する位置に実装されたソースＩＣチップＳＤ３とを接続する接続配線Ｗ４などが形成されている。さらに、ソースＩＣチップＳＤ１とソースＩＣチップＳＤ２とを接続する接続配線Ｗ５が形成されている場合もある。また、この延在部ＡＲＥにおいては、第２パッド群ＰＧ２のパッドＰＤ２とゲートＩＣチップＧＤとを各々接続する複数の接続配線Ｗ６が形成されている。
【００２６】
ところで、延在部ＡＲＥに形成された第１パッド群ＰＧ１、第２パッド群ＰＧ２、及び、第３パッド群ＰＧ３のそれぞれのパッドＰＤには、破線で図示したような外部回路基板（例えば、ＦＰＣと称されるフレキシブル配線基板）２０が接続される。このような外部回路基板２０は、ソースＩＣチップＳＤ１〜ＳＤ３と略一直線上に並んだ第１パッド群ＰＧ１、第２パッド群ＰＧ２、及び、第３パッド群ＰＧ３の各パッドＰＤと接続される一方で、ソースＩＣチップＳＤ１〜ＳＤ３とは重ならないような三又の形状を有している。
【００２７】
この外部回路基板２０は、三又に分岐した分岐部において、異方性導電膜などを介して、それぞれアレイ基板側のパッドＰＤと接続される。すなわち、外部回路基板２０は、電源や各種信号を供給するコントローラＩＣなどを備えている。外部回路基板２０の各分岐部は、コントローラＩＣからアレイ基板側のパッドに電源を供給するための電源供給配線ＰＷＷや、コントローラＩＣからアレイ基板側のパッドに各種信号を供給するための信号供給配線ＳＧＷなどを備えている。
【００２８】
第１パッド群ＰＧ１、第２パッド群ＰＧ２、及び、第３パッド群ＰＧ３は、それぞれ複数のパッドＰＤを備えているが、特に、ソースＩＣチップ側には、外部回路基板２０の電源供給配線ＰＷＷと接続される電源用パッドＰＰＤと、外部回路基板２０の信号供給配線ＳＧＷと接続される信号用パッドＳＰＤと、を含んでいる。
【００２９】
すなわち、第１パッド群ＰＧ１を構成するパッドＰＤ１のうち、ソースＩＣチップＳＤ１の側（つまり、第１パッド群ＰＧ１のうちの右側）に位置するパッドＰＤ１は、電源用パッドＰＰＤとして機能し、外部回路基板２０の電源供給配線ＰＷＷと電気的に接続される。このような電源用パッドＰＰＤは、ソースＩＣチップＳＤ１に電源を供給するために設けられたものである。なお、電源用パッドＰＰＤとして機能するパッドＰＤ１は１個に限らず、複数個であっても良い。また、パッドＰＤ１のうち、電源用パッドＰＰＤ以外のパッドＰＤ１（例えば、電源用パッドＰＰＤよりもソースＩＣチップＳＤ１から遠ざかる側に位置するパッドＰＤ１）には、信号用パッドＳＰＤとして機能するものが含まれる。信号用パッドＳＰＤは、外部回路基板２０の信号供給配線ＳＧＷと電気的に接続される。このような信号用パッドＳＰＤは、ソースＩＣチップＳＤ１に各種信号を供給するために設けられたものである。
【００３０】
ソースＩＣチップＳＤ１とパッドＰＤ１とを接続する接続配線Ｗ１には、ソースＩＣチップＳＤ１と電源用パッドＰＰＤとを接続する電源系配線ＷＰ１と、ソースＩＣチップＳＤ１と信号用パッドＳＰＤとを接続する信号系配線ＷＳ１と、が含まれる。これらの電源系配線ＷＰ１及び信号系配線ＷＳ１は、例えば、同一平面上において同一材料によって形成されている。電源系配線ＷＰ１は、信号系配線ＷＳ１と交差することなく信号系配線ＷＳ１よりも内側に形成されている。このため、電源系配線ＷＰ１の配線長は、信号系配線ＷＳ１の配線長よりも長い。
【００３１】
このような接続配線Ｗ１は、その配線抵抗をできるだけ低減する構成とすることが望ましい。特に、電源系配線ＷＰ１の配線抵抗を低減することが望ましく、電源系配線ＷＰ１の配線長は短いことが望ましい。このため、ソースＩＣチップＳＤ１と接続配線Ｗ１を介して接続されるパッドＰＤ１のうち、電源用パッドＰＰＤは、できるだけソースＩＣチップＳＤ１に近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドＰＰＤとソースＩＣチップＳＤ１とを接続する電源系配線ＷＰ１の配線長を比較的短くすることが可能となる。
【００３２】
ここでは、第１パッド群ＰＧ１とその接続関係について詳しく説明したが、第２パッド群ＰＧ２及び第３パッド群ＰＧ３についても同様の接続がなされており、以下に簡単に説明する。
【００３３】
第３パッド群ＰＧ３を構成するパッドＰＤ３のうち、ソースＩＣチップＳＤ２の側（つまり、第３パッド群ＰＧ３のうちの左側）に位置するパッドＰＤ３は、ソースＩＣチップＳＤ２に電源を供給するための電源用パッドＰＰＤとして機能し、外部回路基板２０の電源供給配線ＰＷＷと電気的に接続される。また、パッドＰＤ３のうち、ソースＩＣチップＳＤ３の側（つまり、第３パッド群ＰＧ３のうちの右側）に位置するパッドＰＤ３は、ソースＩＣチップＳＤ３に電源を供給するための電源用パッドＰＰＤとして機能し、外部回路基板２０の電源供給配線ＰＷＷと電気的に接続される。つまり、第３パッド群ＰＧ３においては、その両端部付近に位置するパッドＰＤ３が電源用パッドＰＰＤとして機能する。
【００３４】
また、パッドＰＤ３のうち、電源用パッドＰＰＤ以外のパッドＰＤ３（例えば、第３パッド群ＰＧ３における略中央部に位置するパッドＰＤ３）には、信号用パッドＳＰＤとして機能するものが含まれる。信号用パッドＳＰＤは、外部回路基板２０の信号供給配線ＳＧＷと電気的に接続される。このような信号用パッドＳＰＤは、ソースＩＣチップＳＤ２及びソースＩＣチップＳＤ３に各種信号を供給するために設けられたものである。
【００３５】
ソースＩＣチップＳＤ２とパッドＰＤ３とを接続する接続配線Ｗ３には、ソースＩＣチップＳＤ２と電源用パッドＰＰＤとを接続する電源系配線ＷＰ３と、ソースＩＣチップＳＤ２と信号用パッドＳＰＤとを接続する信号系配線ＷＳ３と、が含まれる。ここで、パッドＰＤ３のうち、ソースＩＣチップＳＤ２用の電源用パッドＰＰＤは、できるだけソースＩＣチップＳＤ２に近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドＰＰＤとソースＩＣチップＳＤ２とを接続する電源系配線ＷＰ３の配線長を比較的短く形成することが可能となる。
【００３６】
ソースＩＣチップＳＤ３とパッドＰＤ３とを接続する接続配線Ｗ４には、ソースＩＣチップＳＤ３と電源用パッドＰＰＤとを接続する電源系配線ＷＰ４と、ソースＩＣチップＳＤ３と信号用パッドＳＰＤとを接続する信号系配線ＷＳ４と、が含まれる。ここで、パッドＰＤ３のうち、ソースＩＣチップＳＤ３用の電源用パッドＰＰＤは、できるだけソースＩＣチップＳＤ３に近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドＰＰＤとソースＩＣチップＳＤ３とを接続する電源系配線ＷＰ４の配線長を比較的短く形成することが可能となる。
【００３７】
第２パッド群ＰＧ２を構成するパッドＰＤ２のうち、ソースＩＣチップＳＤ３の側（つまり、第２パッド群ＰＧ２のうちの左側）に位置するパッドＰＤ２は、ソースＩＣチップＳＤ３に電源を供給するための電源用パッドＰＰＤとして機能し、外部回路基板２０の電源供給配線ＰＷＷと電気的に接続される。また、パッドＰＤ２のうち、ゲートＩＣチップＧＤの側（つまり、第２パッド群ＰＧ２のうちの右側）に位置するパッドＰＤ２は、ゲートＩＣチップＧＤに電源を供給するための電源用パッドＰＰＤとして機能し、外部回路基板２０の電源供給配線ＰＷＷと電気的に接続される。つまり、第２パッド群ＰＧ２においては、その両端部付近に位置するパッドＰＤ２が電源用パッドＰＰＤとして機能する。
【００３８】
また、パッドＰＤ２のうち、電源用パッドＰＰＤ以外のパッドＰＤ２（例えば、第２パッド群ＰＧ２における略中央部に位置するパッドＰＤ２）には、信号用パッドＳＰＤとして機能するものが含まれる。信号用パッドＳＰＤは、外部回路基板２０の信号供給配線ＳＧＷと電気的に接続される。このような信号用パッドＳＰＤは、ソースＩＣチップＳＤ３及びゲートＩＣチップＧＤに各種信号を供給するために設けられたものである。
【００３９】
ソースＩＣチップＳＤ３とパッドＰＤ２とを接続する接続配線Ｗ２には、ソースＩＣチップＳＤ３と電源用パッドＰＰＤとを接続する電源系配線ＷＰ２と、ソースＩＣチップＳＤ３と信号用パッドＳＰＤとを接続する信号系配線ＷＳ２と、が含まれる。ここで、パッドＰＤ２のうち、ソースＩＣチップＳＤ３用の電源用パッドＰＰＤは、できるだけソースＩＣチップＳＤ３に近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドＰＰＤとソースＩＣチップＳＤ３とを接続する電源系配線ＷＰ２の配線長を比較的短く形成することが可能となる。
【００４０】
ゲートＩＣチップＧＤとパッドＰＤ２とを接続する接続配線Ｗ６には、ゲートＩＣチップＧＤと電源用パッドＰＰＤとを接続する電源系配線ＷＰ６と、ゲートＩＣチップＧＤと信号用パッドＳＰＤとを接続する信号系配線ＷＳ６と、が含まれる。ここで、パッドＰＤ２のうち、ゲートＩＣチップＧＤ用の電源用パッドＰＰＤは、できるだけゲートＩＣチップＧＤに近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドＰＰＤとゲートＩＣチップＧＤとを接続する電源系配線ＷＰ６の配線長を比較的短く形成することが可能となる。
【００４１】
このような構成の本実施形態によれば、ソースＩＣチップＳＤ及びゲートＩＣチップＧＤに隣接する位置に複数のパッドＰＤからなるパッド群を備えている。これらのソースＩＣチップＳＤ及びゲートＩＣチップＧＤにおいて、電源端子は、端子の並び方向の両端付近に位置しており、この位置を変更することはできない。このような電源端子と電源用パッドＰＰＤとを接続する接続配線つまり電源系配線については、ソースＩＣチップＳＤやゲートＩＣチップＧＤを正常に動作させるために、配線抵抗値の上限値が厳しく設定されている。このような配線抵抗値の制約に対して、ソースＩＣチップＳＤ及びゲートＩＣチップＧＤに隣接する位置にパッド群を形成し、しかも、ソースＩＣチップＳＤ及びゲートＩＣチップＧＤに近接する位置に電源用パッドＰＰＤを設けたことにより、電源系配線の配線長を比較的短くすることが可能となる。このため、接続配線を形成するための配線材料にかかわらず、レイアウトの変更を伴うことなく、許容される配線抵抗値の電源系配線を形成することが可能となる。したがって、製造歩留まりを向上することが可能となる。
【００４２】
接続配線のうちの信号系配線についても、ソースＩＣチップＳＤ及びゲートＩＣチップＧＤに隣接する位置に形成した信号用パッドＳＰＤを設けたことにより、信号系配線の配線長を比較的短くすることが可能となり、許容される配線抵抗値の信号系配線を形成することが可能となる。
【００４３】
接続配線において、電源系配線と信号系配線とで許容される配線抵抗値を比較した場合、電源系配線についての配線抵抗値の上限値の方が信号系配線についての配線抵抗値の上限値よりも低く設定される場合が多い。このため、電源系配線は、信号系配線よりも内側に形成され、信号系配線よりも短い配線長で形成することが望ましい。また、これに伴い、各パッド群においては、電源用パッドは、信号用パッドよりも外側に位置し、接続配線を介して接続されるＩＣチップに近接していることが望ましい。これにより、電源系配線の配線抵抗値を低減することが可能となる。
【００４４】
本実施形態においては、第１パッド群ＰＧ１、第２パッド群ＰＧ２、及び、第３パッド群ＰＧ３に対応して、三又の外部回路基板２０が適用可能である。このような外部回路基板２０において、３つに分岐した分岐部の間の切欠は、アレイ基板ＡＲの長辺Ｌ１よりも外方まで延在している。このため、３つの分岐部を折り曲げることで、外部回路基板２０を液晶表示装置の背面側に配置することができ、折り曲げの際の外部回路基板２０に与える負荷を軽減することが可能となる。
【００４５】
以上説明したように、本実施形態によれば、製造歩留まりを向上することが可能な平面表示装置を提供することができる。
【００４６】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００４７】
ＡＣＴ…アクティブエリア  ＰＸ…画素
ＰＲ…周辺エリア
ＧＤ…ゲートＩＣチップ  ＳＤ（ＳＤ１〜ＳＤ３）…ソースＩＣチップ
Ｗ（Ｗ１〜Ｗ６）…接続配線
ＷＰ１〜ＷＰ６…電源系配線  ＷＳ１〜ＷＳ６…信号系配線
ＰＤ（ＰＤ１〜ＰＤ３）…パッド
ＰＰＤ…電源用パッド  ＳＰＤ…信号用パッド
ＰＧ１…第１パッド群  ＰＧ２…第２パッド群  ＰＧ３…第３パッド群
２０…外部回路基板
ＰＷＷ…電源供給配線  ＳＧＷ…信号供給配線
【図１】
2013120323.tif 000003
【図２】
2013120323.tif 000004