(57)【要約】【課題】低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができるようにする。【解決手段】入力された画像信号に対応する画面を２つの小画面に分割し、分割された２つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、第１の小画面に対応する画像信号を、第１のメモリブロック内の複数のラインメモリに保持し、第２の小画面に対応する画像信号を、第２のメモリブロック内の複数のラインメモリに保持し、第１のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第１の順番で読み出すとともに、第２のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第２の順番で読み出す。【選択図】図６
2013114112.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像信号について、前記画像信号に対応する画面を２つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、
前記保持部から読み出された画像信号に対応する２つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、
前記アップコンバート処理が施された前記２つ小画面のうち、第１の小画面に対応する画像信号を、第１のメモリブロック内の複数のラインメモリに保持し、第２の小画面に対応する画像信号を、第２のメモリブロック内の複数のラインメモリに保持し、
前記第１のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第１の順番で読み出すとともに、前記第２のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第２の順番で読み出すスキャン変更部と
を備える解像度変換装置。
【請求項２】
前記保持部は、
小画面のそれぞれに対応する画像信号が読み出されるとき、
前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更する
請求項１に記載の解像度変換装置。
【請求項３】
前記保持部は、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、
前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する
請求項１に記載の解像度変換装置。
【請求項４】
前記保持部は、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に４つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、
前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する
請求項１に記載の解像度変換装置。
【請求項５】
前記スキャン変更部は、
前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記第１のメモリブロックと前記第２のメモリブロックが、前記アップコンバート処理が施された前記２つ小画面のそれぞれに対応する画像信号を保持するとき、
前記表示装置のスキャンの方式に応じて、前記４つのラインメモリであって、第１番目のラインメモリ乃至第４番目のラインメモリに順番に前記画像信号を入力するか、または、第１番目のラインメモリ乃至第４番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替える
請求項１に記載の解像度変換装置。
【請求項６】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、
前記第１のメモリブロックまたは前記第２のメモリブロックのいずれか一方の４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、
他方のメモリブロックの４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、同じ順序で同時に読出す
請求項１に記載の解像度変換装置。
【請求項７】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から４つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、
前記第１のメモリブロックまたは前記第２のメモリブロックのいずれか一方の４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、
他方のメモリブロックの４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、逆の順序で同時に読出す
請求項１に記載の解像度変換装置。
【請求項８】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に４つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、
前記第１のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、
その後、前記第２のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す
請求項１に記載の解像度変換装置。
【請求項９】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、
前記第１のメモリブロックの４つのラインメモリのそれぞれ、および、前記第２のメモリブロックの４つのラインメモリのそれぞれに、１画素分ずつ信号を保持し、
前記第１のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、
その後、前記第２のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す
請求項１に記載の解像度変換装置。
【請求項１０】
前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備える
請求項１に記載の解像度変換装置。
【請求項１１】
アップコンバート部は、
前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施す
請求項１に記載の解像度変換装置。
【請求項１２】
保持部が、入力された画像信号について、前記画像信号に対応する画面を２つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、
アップコンバート部が、前記保持部から読み出された画像信号に対応する２つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、
スキャン変更部が、
前記アップコンバート処理が施された前記２つ小画面のうち、第１の小画面に対応する画像信号を、第１のメモリブロック内の複数のラインメモリに保持し、第２の小画面に対応する画像信号を、第２のメモリブロック内の複数のラインメモリに保持し、
前記第１のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第１の順番で読み出すとともに、前記第２のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第２の順番で読み出すステップ
を含む解像度変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、解像度変換装置および方法に関し、特に、低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができるようにする解像度変換装置および方法に関する。
【背景技術】
【０００２】
近年、表示装置の大型化が進んでいる。
【０００３】
いわゆる２Ｋ解像度の表示装置は、１９２０×１０８０画素の解像度を有している。一方、いわゆる４Ｋ解像度の表示装置は、３８４０×２１６０画素、４０９６×２１６０画素などの解像度を有している。
【０００４】
例えば、２Ｋ解像度の画像信号（２Ｋ信号）を、４Ｋ解像度の表示装置で表示させる場合、２Ｋ信号を４Ｋ信号にアップコンバートして解像度を整合させる必要がある。このため、解像度変換技術が注目されている。
【０００５】
例えば、複数の表示装置を組み合わせて１つの表示装置として機能させるマルチディスプレイにおいて画像を表示する際の解像度変換技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２８０６２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、４Ｋ表示装置での４Ｋ信号のスキャンについては標準となる方式が存在せず、表示装置毎に方式が決まっている。
【０００８】
例えば、４Ｋ解像度の画面を一律にスキャンする単画面方式、または、４Ｋ解像度の画面を複数の画面に分割してスキャンする分割画面方式が存在する。
【０００９】
さらに、分割画面方式の中には、４Ｋ解像度の画面の４分の１の面積の小画面であって、左上、右上、右下、および左下の４つの小画面に分割する水平垂直分割方式が存在する。また、分割画面方式の中には、例えば、４Ｋ解像度の画面の４分の１の面積の小画面であって、横一列に並んだ小画面に分割する水平分割方式が存在する。水平垂直分割方式は、例えば、分割された４つの小画面により構成される図形が漢字の「田」の字に似ていることから、田の字分割方式と称されることもある。また、水平分割方式は、分割された小画面の形状から、すだれ分割方式と称されることもある。
【００１０】
また、水平垂直分割方式を採用する場合、各小画面のスキャンする際の方式を、水平垂直分割通常方式と、水平垂直分割湧き出し方式に、さらに細分化することができる。
【００１１】
水平垂直分割通常方式では、例えば、次のように各小画面がスキャンされる。すなわち、各小画面について、画面左上の画素から、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行をスキャンされる。
【００１２】
水平垂直分割湧き出し方式では、例えば、次のように各小画面がスキャンされる。
【００１３】
すなわち、左上の小画面については、画面右下の画素を起点とし、水平方向左に１行の画素をスキャンし、左端までスキャンしたら垂直方向に１段上に上がって、同じように右から左に次の１行をスキャンする。また、左下の小画面については、画面右上の画素を起点とし、水平方向左に１行の画素をスキャンし、左端までスキャンしたら垂直方向に１段下に下がって、同じように右から左に次の１行をスキャンする。さらに、右上の小画面については、画面左下の画素を起点とし、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段上に上がって、同じように左から右に次の１行をスキャンする。また、右下の小画面については、画面左上の画素を起点とし、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行をスキャンする。
【００１４】
このようなスキャンが行われると、スキャンされる画素が、あたかも４Ｋ解像度の画面の中心から４つの角に向かって湧き出しているように感じられるので、水平垂直分割湧き出し方式と称される。
【００１５】
このように、４Ｋ表示装置での４Ｋ信号のスキャンについて複数のスキャンの方式が存在する。
【００１６】
上述した各スキャンの方式において、アップコンバートを行う場合、例えば、水平垂直分割方式の場合、２Ｋ信号を４分割して４つのアップコンバートＬＳＩに分配する。そして、分配された信号に対応する４つの画像のそれぞれを、独立した２Ｋ解像度の画像（に対応する２Ｋ信号）にアップコンバートし、４つ画像の出力を組み合わせて４Ｋ信号として転送する。
【００１７】
しかしながら、この方式では、それぞれのアップコンバートＬＳＩにフレームメモリが必要となるため、コスト高になる。また、フレームメモリを持たないＬＳＩを使用する場合であっても、アップコンバートＬＳＩの前段に、２Ｋ信号を分割して個々に画素を供給するためのＬＳＩ（前段ＬＳＩ）が必要となる。この方式では、前段のＬＳＩの他に４つのアップコンバートＬＳＩを設ける必要があり、やはりコスト高になる。
【００１８】
また、例えば、従来の技術において、水平分割方式を採用する場合、前段ＬＳＩに加え、出力信号の画素を並べ替えるためのＬＳＩ（後段ＬＳＩ）、および、フレームメモリが必要となるため、やはりコスト高になる。
【００１９】
また、例えば、表示装置がプロジェクタである場合、台形補正機能が必要となる。しかしながら、従来のアップコンバートＬＳＩを流用する場合、分割された個々の小画面を組み合わせた画像において正しく台形補正を行うことができない。
【００２０】
本技術はこのような状況に鑑みて開示するものであり、低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができるようにするものである。
【課題を解決するための手段】
【００２１】
本技術の一側面は、入力された画像信号について、前記画像信号に対応する画面を２つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、前記保持部から読み出された画像信号に対応する２つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、前記アップコンバート処理が施された前記２つ小画面のうち、第１の小画面に対応する画像信号を、第１のメモリブロック内の複数のラインメモリに保持し、第２の小画面に対応する画像信号を、第２のメモリブロック内の複数のラインメモリに保持し、前記第１のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第１の順番で読み出すとともに、前記第２のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第２の順番で読み出すスキャン変更部とを備える解像度変換装置である。
【００２２】
前記保持部は、小画面のそれぞれに対応する画像信号が読み出されるとき、前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更するようにすることができる。
【００２３】
前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持するようにすることができる。
【００２４】
前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に４つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持するようにすることができる。
【００２５】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、前記第１のメモリブロックと前記第２のメモリブロックが、前記アップコンバート処理が施された前記２つ小画面のそれぞれに対応する画像信号を保持するとき、前記表示装置のスキャンの方式に応じて、前記４つのラインメモリであって、第１番目のラインメモリ乃至第４番目のラインメモリに順番に前記画像信号を入力するか、または、第１番目のラインメモリ乃至第４番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替えるようにすることができる。
【００２６】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、前記第１のメモリブロックまたは前記第２のメモリブロックのいずれか一方の４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、他方のメモリブロックの４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、同じ順序で同時に読出すようにすることができる。
【００２７】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から４つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、前記第１のメモリブロックまたは前記第２のメモリブロックのいずれか一方の４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、他方のメモリブロックの４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、逆の順序で同時に読出すようにすることができる。
【００２８】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に４つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、前記第１のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第２のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出すようにすることができる。
【００２９】
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、前記第１のメモリブロックの４つのラインメモリのそれぞれ、および、前記第２のメモリブロックの４つのラインメモリのそれぞれに、１画素分ずつ信号を保持し、前記第１のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第２のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出すようにすることができる。
【００３０】
前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備えるようにすることができる。
【００３１】
アップコンバート部は、前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施すようにすることができる。
【００３２】
本技術の一側面は、保持部が、入力された画像信号について、前記画像信号に対応する画面を２つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、アップコンバート部が、前記保持部から読み出された画像信号に対応する２つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、スキャン変更部が、前記アップコンバート処理が施された前記２つ小画面のうち、第１の小画面に対応する画像信号を、第１のメモリブロック内の複数のラインメモリに保持し、第２の小画面に対応する画像信号を、第２のメモリブロック内の複数のラインメモリに保持し、前記第１のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第１の順番で読み出すとともに、前記第２のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第２の順番で読み出すステップを含む解像度変換方法である。
【００３３】
本技術の一側面においては、入力された画像信号について、前記画像信号に対応する画面を２つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号が保持され、前記保持部から読み出された画像信号に対応する２つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理が実行され、前記アップコンバート処理が施された前記２つ小画面のうち、第１の小画面に対応する画像信号を、第１のメモリブロック内の複数のラインメモリに保持し、第２の小画面に対応する画像信号を、第２のメモリブロック内の複数のラインメモリに保持し、前記第１のメモリブロックの複数のラインメモリにそれぞれ保持された信号が、自分に接続された表示装置のスキャンの方式に応じて定まる第１の順番で読み出されるとともに、前記第２のメモリブロックの複数のラインメモリにそれぞれ保持された信号が表示装置のスキャンの方式に応じて定まる第２の順番で読み出される。
【発明の効果】
【００３４】
本技術によれば、低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができる。
【図面の簡単な説明】
【００３５】
【図１】従来の解像度変換装置１０の構成例を示すブロック図である。
【図２】単画面方式の例を示す図である。
【図３】水平垂直分割通常方式の例を示す図である。
【図４】水平垂直分割湧き出し方式の例を示す図である。
【図５】水平分割方式の例を示す図である。
【図６】本技術の一実施の形態に係る解像度変換装置の構成例を示すブロック図である。
【図７】メモリ制御部への入力と、メモリ制御部からの出力について説明する図である。
【図８】垂直展開部への入力、および、垂直展開部からの出力を説明する図である。
【図９】アップコンバート部の詳細な構成例を示す図である。
【図１０】２Ｋ信号の画素の位置と４Ｋ信号の画素の位置の関係を説明する図である。
【図１１】スキャン変更部１４０の詳細な構成例を示す図である。
【図１２】水平垂直分割通常方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。
【図１３】水平垂直分割湧き出し方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。
【図１４】水平分割方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。
【図１５】単画面方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。
【図１６】解像度変換処理の例を説明するフローチャートである。
【図１７】画面分割処理の例を説明するフローチャートである。
【図１８】垂直展開処理の例を説明するフローチャートである。
【図１９】スキャン変更処理の例を説明するフローチャートである。
【発明を実施するための形態】
【００３６】
以下、図面を参照して、ここで開示する技術の実施の形態について説明する。
【００３７】
最初に、従来のアップコンバートの方式について説明する。
【００３８】
いわゆる２Ｋ解像度の表示装置は、１９２０×１０８０画素の解像度を有している。一方、いわゆる４Ｋ解像度の表示装置は、３８４０×２１６０画素、４０９６×２１６０画素などの解像度を有している。
【００３９】
例えば、２Ｋ解像度の画像信号（２Ｋ信号）を、４Ｋ解像度の表示装置で表示させる場合、２Ｋ信号を４Ｋ信号にアップコンバートして解像度を整合させる必要がある。
【００４０】
図１は、従来の解像度変換装置１０の構成例を示すブロック図である。同図に示される解像度変換装置１０は、入力された２Ｋ信号を４Ｋ信号にアップコンバートして出力するようになされている。
【００４１】
同図に示されるように、入力される２Ｋ信号は、画面の各領域に対応する４つの信号に分割される。すなわち、２Ｋ解像度の画面３０が４分の１の面積の小画面であって、左上、右上、右下、および左下の４つの小画面に分割され、それぞれの小画面に対応する２Ｋ信号が入力される。
【００４２】
すなわち、画面３０の左上の小画面３１に対応する２Ｋ信号は、アップコンバートＬＳＩ２１−１に入力される。画面３０の右上の小画面３２に対応する２Ｋ信号は、アップコンバートＬＳＩ２１−２に入力される。画面３０の左下の小画面３３に対応する２Ｋ信号は、アップコンバートＬＳＩ２１−３に入力される。画面３０の右下の小画面３４に対応する２Ｋ信号は、アップコンバートＬＳＩ２１−４に入力される。
【００４３】
アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４のそれぞれは、入力された２Ｋ信号の画素を補完するアップコンバート処理を実行するようになされている。アップコンバート処理では、入力信号における予め定められた位置の画素が抽出されて所定の演算が施されることにより、出力信号における画素値が算出される。例えば、２Ｋ信号を４Ｋ信号にアップコンバートする場合、入力信号の１つの画素に対応して出力信号の画素が４つ生成される。
【００４４】
なお、アップコンバート処理が実行される際、入力された２Ｋ信号が１度、フレームメモリ２２−１乃至フレームメモリ２２−４に保持されるようになされている。アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４のそれぞれは、出力信号において生成すべき画素の画素値を得るために必要となる入力信号の画素値を、フレームメモリ２２−１乃至フレームメモリ２２−４から読み出す。そして、アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４によって、出力信号の画素値が算出されて画素が生成されていく。
【００４５】
つまり、アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４によって、小画面３１乃至小画面３４のそれぞれが、４倍の画素数により構成される１つの２Ｋ解像度の画面に拡大されることになる。
【００４６】
上述のような処理が施されることによって、アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４から出力信号が出力される。
【００４７】
すなわち、アップコンバートＬＳＩ２１−１は、４Ｋ解像度の画面の左上の小画面４１に対応する２Ｋ信号を出力する。アップコンバートＬＳＩ２１−２は、４Ｋ解像度の画面の右上の小画面４２に対応する２Ｋ信号を出力する。アップコンバートＬＳＩ２１−３は、４Ｋ解像度の画面の左下の小画面４３に対応する２Ｋ信号を出力する。アップコンバートＬＳＩ２１−４は、４Ｋ解像度の画面の右下の小画面４４に対応する２Ｋ信号を出力する。
【００４８】
小画面４１乃至小画面４４に対応する２Ｋ信号を組み合わせることで、４Ｋ解像度の画面４０に対応する４Ｋ信号が得られることになる。
【００４９】
しかしながら、４Ｋ表示装置での４Ｋ信号のスキャンの方式については標準となる方式が存在せず、表示装置毎にスキャンの方式が決まっている。
【００５０】
例えば、４Ｋ解像度の画面を一律にスキャンする単画面方式、または、４Ｋ解像度の画面を複数の画面に分割してスキャンする分割画面方式が存在する。
【００５１】
図２は、単画面方式の例を説明する図である。単画面方式では、同図の矢印で示されるように、４Ｋ解像度の画面４０において、画面４０の左上の画素から、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行をスキャンする。このようなスキャンは、ラスタスキャンとも称される。
【００５２】
一方、分割画面方式の中には、４Ｋ解像度の画面の４分の１の面積の小画面であって、左上、右上、右下、および左下の４つの小画面に分割する水平垂直分割方式が存在する。また、分割画面方式の中には、例えば、４Ｋ解像度の画面の４分の１の面積の小画面であって、横一列に並んだ小画面に分割する水平分割方式が存在する。水平垂直分割方式は、例えば、分割された４つの小画面により構成される図形が漢字の「田」の字に似ていることから、田の字分割方式と称されることもある。また、水平分割方式は、分割された小画面の形状から、すだれ分割方式と称されることもある。
【００５３】
また、水平垂直分割方式を採用する場合、各小画面のスキャンする際の方式を、水平垂直分割通常方式と、水平垂直分割湧き出し方式に、さらに細分化することができる。
【００５４】
図３は、水平垂直分割通常方式の例を示す図である。同図に示されるように、水平垂直分割通常方式の場合、４Ｋ解像度の画面４０が、４分の１の面積の小画面であって、左上、右上、右下、および左下の４つの小画面４１乃至小画面４４に分割されている。
【００５５】
水平垂直分割通常方式では、例えば、図３の矢印で示されるように、４Ｋ解像度の画面４０を構成する４つの小画面がスキャンされる。すなわち、小画面４１乃至小画面４４のそれぞれについて、画面左上の画素から、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行がスキャンされる。
【００５６】
図４は、水平垂直分割湧き出し方式の例を示す図である。同図に示されるように、水平垂直分割湧き出し方式の場合、やはり４Ｋ解像度の画面４０が、４分の１の面積の小画面であって、左上、右上、右下、および左下の４つの小画面４１乃至小画面４４に分割されている。
【００５７】
水平垂直分割湧き出し方式では、例えば、図４の矢印で示されるように、４Ｋ解像度の画面４０を構成する４つの小画面がスキャンされる。
【００５８】
すなわち、左上の小画面４１については、画面右下の画素を起点とし、水平方向左に１行の画素をスキャンし、左端までスキャンしたら垂直方向に１段上に上がって、同じように右から左に次の１行をスキャンする。また、左下の小画面４３については、画面右上の画素を起点とし、水平方向左に１行の画素をスキャンし、左端までスキャンしたら垂直方向に１段下に下がって、同じように右から左に次の１行をスキャンする。さらに、右上の小画面４２については、画面左下の画素を起点とし、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段上に上がって、同じように左から右に次の１行をスキャンする。また、右下の小画面４４については、画面左上の画素を起点とし、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行をスキャンする。
【００５９】
このようなスキャンが行われると、スキャンされる画素が、あたかも４Ｋ解像度の画面４０の中心から４つの角に向かって湧き出しているように感じられるので、水平垂直分割湧き出し方式と称される。
【００６０】
図５は、水平分割方式の例を示す図である。同図に示されるように、水平分割方式の場合、４Ｋ解像度の画面４０が水平方向一列に並んだ小画面５１乃至小画面５４に分割されている。
【００６１】
水平分割方式では、例えば、図５の矢印で示されるように、４Ｋ解像度の画面４０を構成する４つの小画面がスキャンされる。すなわち、小画面５１乃至小画面５４のそれぞれについて、画面左上の画素から、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行がスキャンされる。
【００６２】
図１に示される解像度変換装置１０は、図２乃至図５を参照して上述した４つの方式のうち、図３の水平垂直分割通常方式に対応するものといえる。もし仮に、解像度変換装置１０を、図２、図４、または図５の方式に対応させる場合、アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４への入力信号と出力信号を組み替えるなどする必要がある。
【００６３】
また、図１に示される解像度変換装置１０の場合、アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４のそれぞれに、フレームメモリ２２−１乃至フレームメモリ２２−４を接続する必要があるため、コスト高になる。もし仮に、フレームメモリ２２−１乃至フレームメモリ２２−４を必要としない構成を採用する場合、例えば、アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４に２Ｋ信号を分割して個々の画素を供給するためのＬＳＩ（前段ＬＳＩ）が必要となる。すなわち、この場合も、アップコンバートＬＳＩ２１−１乃至アップコンバートＬＳＩ２１−４の他に前段のＬＳＩを設ける必要があり、やはりコスト高になる。
【００６４】
そこで、本技術では、図２乃至図５を参照して上述した４つの方式のそれぞれに対応するとともに、低コストで構成できる解像度変換装置を開示する。
【００６５】
図６は、本技術の一実施の形態に係る解像度変換装置の構成例を示すブロック図である。同図に示される解像度変換装置１００は、入力された２Ｋ信号を４Ｋ信号にアップコンバートして出力するようになされている。解像度変換装置１００から出力される４Ｋ信号は、例えば、解像度変換装置１０に接続された４Ｋ解像度の表示装置に供給される。
【００６６】
この例では、解像度変換装置１００が、メモリ制御部１１０、垂直展開部１２０、アップコンバート部１３０−１、および、アップコンバート部１３０−２、並びにスキャン変更部１４０を有する構成とされている。
【００６７】
メモリ制御部１１０は、例えば、内部に１フレーム分の画像に対応する２Ｋ信号を保持するメモリを有する構成とされる。
【００６８】
図７は、メモリ制御部１１０への入力と、メモリ制御部１１０からの出力について説明する図である。同図に示されるように、メモリ制御部１１０には、２Ｋ解像度の画面２００に対応する２Ｋ信号が入力される。
【００６９】
メモリ制御部１１０は、入力された２Ｋ信号に対応する画面を２つの小画面に分割し、分割された小画面のそれぞれに対応する画像信号を保持するようになされている。
【００７０】
４Ｋ解像度の表示装置において、水平垂直分割通常方式が採用される場合、メモリ制御部１１０は、画面２００を、垂直方向の上半分の画面２０１と垂直方向の下半分の画面２０２に分割して、それぞれの画面に対応する２Ｋ信号を垂直展開部１２０に供給する。そして、メモリ制御部１１０は、画面２０１、および、画面２０２のそれぞれについて、画面の左上の画素から、水平方向右に１行の画素を出力し、右端まで出力したら垂直方向に１段下に下がって、同じように左から右に次の１行を出力する。
【００７１】
水平垂直分割通常方式が採用される場合、メモリ制御部１１０は、このようにして画面２０１に対応する２Ｋ信号と、画面２０２に対応する２Ｋ信号を、垂直展開部１２０に供給する。
【００７２】
４Ｋ解像度の表示装置において、水平垂直分割湧き出し方式が採用される場合、メモリ制御部１１０は、画面２００を、垂直方向の上半分の画面２１１と垂直方向の下半分の画面２１２に分割して、それぞれの画面に対応する２Ｋ信号を垂直展開部１２０に供給する。そして、メモリ制御部１１０は、画面２１１について、画面左下の画素を起点とし、水平方向右に１行の画素を出力し、右端まで出力したら垂直方向に１段上に上がって、同じように左から右に次の１行を出力する。また、メモリ制御部１１０は、画面２１２について、画面左上の画素を起点とし、水平方向右に１行の画素を出力し、右端まで出力したら垂直方向に１段下に下がって、同じように左から右に次の１行を出力する。
【００７３】
水平垂直分割湧き出し方式が採用される場合、メモリ制御部１１０は、このようにして画面２１１に対応する２Ｋ信号と、画面２１２に対応する２Ｋ信号を、垂直展開部１２０に供給する。
【００７４】
４Ｋ解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、メモリ制御部１１０は、画面２００を、奇数番目の行の画素（奇数ライン）のみで構成される画面２２１と、偶数番目の行の画素（偶数ライン）のみで構成される画面２２２に分割して、それぞれの画面に対応する２Ｋ信号を垂直展開部１２０に供給する。
【００７５】
そして、メモリ制御部１１０は、画面２２１、および、画面２２２のそれぞれについて、画面の左上の画素から、水平方向右に１行の画素を出力し、右端まで出力したら垂直方向に１段下に下がって、同じように左から右に次の１行を出力する。
【００７６】
単画面方式、または、水平分割方式が採用される場合、メモリ制御部１１０は、このようにして画面２２１に対応する２Ｋ信号と、画面２２２に対応する２Ｋ信号を、垂直展開部１２０に供給する。
【００７７】
このように、メモリ制御部１１０は、保持された２Ｋ信号を垂直展開部１２０に供給するとき、４Ｋ解像度の表示装置のスキャンの方式に応じて２Ｋ信号における画素の順番を変更するようになされている。また、２Ｋ信号における画素の順番が小画面毎に変更されるようになされている。
【００７８】
垂直展開部１２０は、例えば、内部に複数のラインメモリを有する構成とされ、アップコンバート部１３０−１およびアップコンバート部１３０−２のそれぞれに、複数のライン分の画素を供給するようになされている。ここで、ラインは、画面内の１行分の画素を意味している。
【００７９】
図８は、垂直展開部１２０への入力、および、垂直展開部１２０からの出力を説明する図である。同図に示されるラインメモリ１２１−１乃至ラインメモリ１２１−４は、それぞれ画面２０１、画面２１１、または、画面２２１を構成する画素を１ラインずつ保持する。また、ラインメモリ１２２−１乃至ラインメモリ１２２−４は、それぞれ画面２０２、画面２１２、または、画面２２２を構成する画素を１ラインずつ保持する。
【００８０】
垂直展開部１２０は、アップコンバート部１３０−１からの要求に基づいて、例えば、アップコンバート部１３０−１が４Ｋ解像度の画面の中で生成する画素のラインに対応する位置の４ライン分の画素を供給する。例えば、アップコンバート部１３０−１によって、４Ｋ解像度の画面の中で、第２行目のラインの画素を生成する場合、画面２０１の中の第１行目のライン乃至第４行面のラインの画素が供給される。
【００８１】
また、垂直展開部１２０は、アップコンバート部１３０−２からの要求に基づいて、例えば、アップコンバート部１３０−２が４Ｋ解像度の画面の中で生成する画素のラインに対応する位置の４ライン分の画素を供給する。例えば、アップコンバート部１３０−２によって、４Ｋ解像度の画面の中で、第４０２行目のラインの画素を生成する場合、画面２０１の中の第１行目のライン乃至第４行面のラインの画素が供給される。
【００８２】
なお、４Ｋ解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、垂直展開部１２０は、画面２２１および画面２２２の各ラインを並べ替えてから、４ライン分の画素をアップコンバート部１３０−１、または、アップコンバート部１３０−２に供給するようになされている。
【００８３】
例えば、アップコンバート部１３０−１によって、４Ｋ解像度の画面の中で、奇数ラインの画素が生成される場合、画面２２１および画面２２２の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する４ライン分の画素を供給するようになされている。また、例えば、アップコンバート部１３０−２によって、４Ｋ解像度の画面の中で、偶数ラインの画素が生成される場合、画面２２１および画面２２２の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する４ライン分の画素を供給するようになされている。
【００８４】
ここでは、垂直展開部１２０が、４ライン分の画素を供給する例について説明したが、これに限られるものではない。すなわち、垂直展開部１２０は、アップコンバート部１３０−１またはアップコンバート部１３０−２によって生成される画素の画素値を演算するために必要となる２Ｋ信号の画素を、複数のライン単位に供給するものとされる。
【００８５】
また、垂直展開部１２０から供給されるラインは、必要に応じて変更されるようにしてもよい。例えば、水平垂直分割通常方式、または、水平垂直分割湧き出し方式が採用される場合、アップコンバート部１３０−１によって、垂直方向の下半分の画面の一部の画素が生成されるように、垂直展開部１２０から所定のラインの画素が供給されるようにしてもよい。また、アップコンバート部１３０−２によって、垂直方向の上半分の画面の一部の画素が生成されるように、垂直展開部１２０から所定のラインの画素が供給されるようにしてもよい。
【００８６】
例えば、解像度変換装置１００の後段で、分割された画面のそれぞれに対して画像処理が行われる場合、上述のように、アップコンバート部１３０−１とアップコンバート部１３０−２によって、一部の画素が重畳して生成されるようにすることで、分割境界における画面のつなぎ目を目立たなくすることができる。
【００８７】
アップコンバート部１３０−１およびアップコンバート部１３０−２は、それぞれ入力された２Ｋ信号における画素を補完するアップコンバート処理を実行するようになされている。アップコンバート処理では、入力された２Ｋ信号における予め定められた位置の画素が抽出されて所定の演算が施されることにより、出力される４Ｋ信号における画素値が算出される。例えば、２Ｋ信号を４Ｋ信号にアップコンバートする場合、入力信号の１つの画素に対応して出力信号の画素が４つ生成される。
【００８８】
図９は、アップコンバート部１３０−１の詳細な構成例を示す図である。なお、アップコンバート部１３０−２も、同様に同図の構成が適用される。
【００８９】
図９に示されるように、アップコンバート部１３０−１は、内部にアップコンバータ１３１と、入出力対応座標計算部１３２を有する構成とされている。
【００９０】
入出力対応座標計算部１３２は、例えば、入力された２Ｋ信号の各画素に対応して、出力される４Ｋ信号の中で生成される画素の座標を計算するようになされている。また、入出力対応座標計算部１３２は、４Ｋ信号の中で生成される画素の値を算出するために必要となる２Ｋ信号の中の画素を特定するようになされている。
【００９１】
アップコンバータ１３１は、入出力対応座標計算部１３２により特定された２Ｋ信号の中の画素の値に所定の演算を施すことにより、４Ｋ信号の画素の値を算出するとともに、値が算出された画素を、入出力対応座標計算部１３２により計算された座標に配置する。このようにして、アップコンバータ１３１は、２Ｋ信号の画素１つに対応して、４Ｋ信号の画素を４つ生成する。これにより、アップコンバータ１３１から、２Ｋ信号の画素数を４倍にした４Ｋ信号が出力されることになる。
【００９２】
なお、図７を参照して上述したように、水平垂直分割通常方式または水平垂直分割湧き出し方式が採用される場合、メモリ制御部１１０は、画面２００を、垂直方向の上半分の画面２０１または画面２１１と垂直方向の下半分の画面２０２または画面２１１に分割して垂直展開部１２０に供給する。
【００９３】
従って、水平垂直分割通常方式または水平垂直分割湧き出し方式が採用される場合、アップコンバート部１３０−１によって、上半分の画面の画素数を４倍にした画面（画像）に対応する４Ｋ信号が出力される。また、アップコンバート部１３０−２によって、下半分の画面の画素数を４倍にした画面（画像）に対応する４Ｋ信号が出力される。
【００９４】
また、図７を参照して上述したように、単画面方式、または、水平分割方式が採用される場合、メモリ制御部１１０は、画面２００を、奇数ラインのみで構成される画面２２１と、偶数ラインのみで構成される画面２２２に分割して垂直展開部１２０に供給する。
【００９５】
従って、単画面方式、または、水平分割方式が採用される場合、アップコンバート部１３０−１によって、奇数ラインのみで構成される画面の画素数を４倍にした画面（画像）に対応する４Ｋ信号が出力される。また、アップコンバート部１３０−２によって、偶数ラインのみで構成される画面の画素数を４倍にした画面（画像）に対応する４Ｋ信号が出力される。
【００９６】
さらに、アップコンバート部１３０−１およびアップコンバート部１３０−２は、例えば、必要に応じて台形補正も行うことができる。すなわち、入出力対応座標計算部１３２による、４Ｋ信号の中で生成される画素の座標の計算式を変更することにより、４Ｋ信号に対応する画像全体の形状を変化させることもできる。
【００９７】
図１０Ａは、２Ｋ信号を４Ｋ信号にアップコンバートする場合、通常のアップコンバートが行われる時の２Ｋ信号の画素の位置と４Ｋ信号の画素の位置の関係を説明する図である。同図において、２Ｋ信号の画素は白丸、４Ｋ信号の画素は黒丸で示されている。図１０Ａの場合、２Ｋ信号の画素それぞれの周囲に４Ｋ信号の画素が４つずつ規則的に配置されている。
【００９８】
図１０Ｂは、２Ｋ信号を４Ｋ信号にアップコンバートする場合、台形補正が行われる時の２Ｋ信号の画素の位置と４Ｋ信号の画素の位置の関係を説明する図である。同図において、２Ｋ信号の画素は白丸、４Ｋ信号の画素は黒丸で示されている。図１０Ｂの場合、２Ｋ信号の画素それぞれの周囲に４Ｋ信号の画素が４つずつ配置されているが、図１０Ａの場合のように規則的に配置されていない。すなわち、図中上側では、４Ｋ信号の画素どうしの間隔が広く設定されており、図中下側では、４Ｋ信号の画素どうしの間隔が狭く設定されている。
【００９９】
図１０Ｂの場合、図中の黒丸で示される画素により構成される画像であって、４Ｋ信号に対応する画像全体の形状が台形となっている。このような台形補正が行われることにより、例えば、スクリーンに対してプロジェクタから照射される光の光軸が垂直でない場合でも、歪みのない画像を表示させることが可能となる。
【０１００】
ここでは、台形補正が行われる場合の例について説明したが、同様にして４Ｋ信号に対応する画像のアスペクト変換を行うことも可能である。
【０１０１】
このようにして、アップコンバート部１３０−１およびアップコンバート部１３０−２は、それぞれ４Ｋ信号を出力し、その４Ｋ信号がスキャン変更部１４０に供給されることになる。
【０１０２】
スキャン変更部１４０は、例えば、内部に複数のライメモリを有する構成とされ、ライメモリから読み出された画素の値を所定の順番で出力することにより、４Ｋ解像度の表示装置に入力される４Ｋ信号を生成する。
【０１０３】
図１１は、図６のスキャン変更部１４０の詳細な構成例を示す図である。同図に示されるように、スキャン変更部１４０は、メモリブロック１４１乃至メモリブロック１４４を有する構成とされている。メモリブロック１４１乃至メモリブロック１４４は、それぞれ４つのラインメモリを有している。
【０１０４】
アップコンバート部１３０−１から出力された４Ｋ信号は、メモリブロック１４１に供給されてラインメモリ１４１−１乃至ラインメモリ１４１−４に記憶される。ラインメモリ１４１−１乃至ラインメモリ１４１−４のそれぞれは、４Ｋ信号に対応する画像における１／４ライン分の画素の値を保持するようになされている。例えば、アップコンバート部１３０−１から出力された４Ｋ信号の１ライン分の画素値が、ラインメモリ１４１−１乃至ラインメモリ１４１−４に順番に記憶されていく。この場合、ラインメモリ１４１−１乃至ラインメモリ１４１−４に記憶された画素値をラインメモリ１４１−１から順番に出力すれば、アップコンバート部１３０−１から出力された４Ｋ信号の１ライン分の画素値を再現できる。
【０１０５】
メモリブロック１４１とメモリブロック１４２は、一方が書込動作の時にもう一方は読出し動作となる。すなわち、書込動作中のメモリブロック１４１がアップコンバート部１３０−１から出力された４Ｋ信号の１ライン分の画素値を記憶している間、メモリブロック１４２は読出し動作となる。このとき、ラインメモリ１４２−１乃至ラインメモリ１４２−４から読み出された画素値により構成される４Ｋ信号が解像度変換装置１００の出力信号の一部となる。
【０１０６】
また、メモリブロック１４１での４Ｋ信号の１ライン分の画素値の書込、およびメモリブロック１４２での４Ｋ信号の１ライン分の画素値の読出が終了すると、読み書きの動作が入れ替わり、メモリブロック１４１が読出し動作、メモリブロック１４２は書込動作を行う。この場合、ラインメモリ１４１−１乃至ラインメモリ１４１−４から読み出された画素値により構成される４Ｋ信号が解像度変換装置１００の出力信号の一部となる。
【０１０７】
このように、４Ｋ信号の１ライン分の読み書きの終了する都度、上述のような動作を繰り返す。
【０１０８】
アップコンバート部１３０−２から出力された４Ｋ信号は、メモリブロック１４３に供給されてラインメモリ１４３−１乃至ラインメモリ１４３−４に記憶される。ラインメモリ１４３−１乃至ラインメモリ１４３−４のそれぞれは、４Ｋ信号に対応する画像における１／４ライン分の画素の値を保持するようになされている。例えば、アップコンバート部１３０−２から出力された４Ｋ信号の１ライン分の画素値が、ラインメモリ１４３−１乃至ラインメモリ１４３−４に順番に記憶されていく。この場合、ラインメモリ１４３−１乃至ラインメモリ１４３−４に記憶された画素値をラインメモリ１４３−１から順番に出力すれば、アップコンバート部１３０−２から出力された４Ｋ信号の１ライン分の画素値を再現できる。
【０１０９】
メモリブロック１４３とメモリブロック１４４は、一方が書込動作の時にもう一方は読出し動作となる。すなわち、書込動作中のメモリブロック１４３がアップコンバート部１３０−１から出力された４Ｋ信号の１ライン分の画素値を記憶している間、メモリブロック１４４は読出し動作となる。このとき、ラインメモリ１４４−１乃至ラインメモリ１４４−４から読み出された画素値により構成される４Ｋ信号が解像度変換装置１００の出力信号の一部となる。
【０１１０】
また、メモリブロック１４３での４Ｋ信号の１ライン分の画素値の書込、およびメモリブロック１４４での４Ｋ信号の１ライン分の画素値の読出が終了すると、読み書きの動作が入れ替わり、メモリブロック１４３が読出し動作、メモリブロック１４４は書込動作を行う。この場合、ラインメモリ１４３−１乃至ラインメモリ１４３−４から読み出された画素値により構成される４Ｋ信号が解像度変換装置１００の出力信号の一部となる。
【０１１１】
このように、４Ｋ信号の１ライン分の読み書きの終了する都度、上述のような動作を繰り返す。
【０１１２】
スキャン変更部１４０は、例えば、図２乃至図５を参照して上述した各スキャンの方式に対応して、メモリブロック１４２の各ラインメモリと、メモリブロック１４４の各ラインメモリの読み出し順を変更するようになされている。
【０１１３】
図１２は、４Ｋ解像度の表示装置において図３を参照して上述した水平垂直分割通常方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された４Ｋ信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。
【０１１４】
図１２において、アップコンバート部１３０−１から出力された４Ｋ信号は、メモリブロック１４１に供給されてラインメモリ１４１−１乃至ラインメモリ１４１−４に記憶される。この際、同図の矢印１５１で示されるように、ラインメモリ１４１−１に最初の１／４ラインの画素値が記憶され、ラインメモリ１４１−２に次の１／４ラインの画素値が記憶される。さらに、ラインメモリ１４１−３に次の１／４ラインの画素値が記憶され、ラインメモリ１４１−４に最後の１／４ラインの画素値が記憶される。
【０１１５】
上述したように、水平垂直分割通常方式が採用される場合、アップコンバート部１３０−１から出力された４Ｋ信号は、垂直方向の上半分の画面（画像）に対応するものとされる。
【０１１６】
一方、図１２において、４Ｋ信号が出力される場合、メモリブロック１４２の各ラインメモリから画素値が読み出される。この際、同図の矢印１５２−１と矢印１５２−２で示されるように、２つの画素値が並行して読み出される。すなわち、矢印１５２−１で示されるように、ラインメモリ１４２−１の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ１４２−２の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印１５２−２で示されるように、ラインメモリ１４２−３の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ１４２−４の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。
【０１１７】
矢印１５２−１に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の左上の小画面（例えば、図３の小画面４１）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。また、矢印１５２−２に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の右上の小画面（例えば、図３の小画面４２）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。
【０１１８】
また、図１２において、アップコンバート部１３０−２から出力された４Ｋ信号は、メモリブロック１４３に供給されてラインメモリ１４３−１乃至ラインメモリ１４３−４に記憶される。この際、同図の矢印１５３で示されるように、ラインメモリ１４３−１に最初の１／４ラインの画素値が記憶され、ラインメモリ１４３−２に次の１／４ラインの画素値が記憶される。さらに、ラインメモリ１４３−３に次の１／４ラインの画素値が記憶され、ラインメモリ１４３−４に最後の１／４ラインの画素値が記憶される。
【０１１９】
なお、上述したように、水平垂直分割通常方式が採用される場合、アップコンバート部１３０−２から出力された４Ｋ信号は、垂直方向の下半分の画面（画像）に対応するものとされる。
【０１２０】
一方、図１２において、４Ｋ信号が出力される場合、メモリブロック１４４の各ラインメモリから画素値が読み出される。この際、同図の矢印１５４−１と矢印１５４−２で示されるように、２つの画素値が並行して読み出される。すなわち、矢印１５４−１で示されるように、ラインメモリ１４４−１の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ１４４−２の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印１５４−２で示されるように、ラインメモリ１４４−３の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ１４４−４の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。
【０１２１】
矢印１５４−１に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の左下の小画面（例えば、図３の小画面４３）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。また、矢印１５４−２に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の右上の小画面（例えば、図３の小画面４４）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。
【０１２２】
このように並行して出力される４つの４Ｋ信号が４Ｋ解像度の表示装置に入力されることで、図３を参照して上述したような、水平垂直分割通常方式によるスキャンが行われて４Ｋ解像度の表示装置に画像が表示されることになる。
【０１２３】
図１３は、４Ｋ解像度の表示装置において図４を参照して上述した水平垂直分割湧き出し方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された４Ｋ信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。
【０１２４】
図１３において、アップコンバート部１３０−１から出力された４Ｋ信号は、メモリブロック１４１に供給されてラインメモリ１４１−１乃至ラインメモリ１４１−４に記憶される。この際、同図の矢印１６１で示されるように、ラインメモリ１４１−１に最初の１／４ラインの画素値が記憶され、ラインメモリ１４１−２に次の１／４ラインの画素値が記憶される。さらに、ラインメモリ１４１−３に次の１／４ラインの画素値が記憶され、ラインメモリ１４１−４に最後の１／４ラインの画素値が記憶される。
【０１２５】
なお、上述したように、水平垂直分割湧き出し方式が採用される場合、アップコンバート部１３０−１から出力された４Ｋ信号は、垂直方向の上半分の画面（画像）に対応するものとされる。
【０１２６】
一方、図１３において、４Ｋ信号が出力される場合、メモリブロック１４２の各ラインメモリから画素値が読み出される。この際、同図の矢印１６２−１と矢印１６２−２で示されるように、２つの画素値が並行して読み出される。すなわち、矢印１６２−１で示されるように、ラインメモリ１４２−２の最後のアドレスから最初のアドレスまでの画素値が順番に出力され、その後、ラインメモリ１４２−１の最後のアドレスから最初のアドレスまでの画素値が順番に出力される。それと同時に、矢印１６２−２で示されるように、ラインメモリ１４２−３の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ１４２−４の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。
【０１２７】
矢印１６２−１に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の左上の小画面（例えば、図４の小画面４１）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。また、矢印１６２−２に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の右上の小画面（例えば、図４の小画面４２）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。
【０１２８】
また、図１３において、アップコンバート部１３０−２から出力された４Ｋ信号は、メモリブロック１４３に供給されてラインメモリ１４３−１乃至ラインメモリ１４３−４に記憶される。この際、同図の矢印１６３で示されるように、ラインメモリ１４３−１に最初の１／４ラインの画素値が記憶され、ラインメモリ１４３−２に次の１／４ラインの画素値が記憶される。さらに、ラインメモリ１４３−３に次の１／４ラインの画素値が記憶され、ラインメモリ１４３−４に最後の１／４ラインの画素値が記憶される。
【０１２９】
なお、上述したように、水平垂直分割湧き出し方式が採用される場合、アップコンバート部１３０−２から出力された４Ｋ信号は、垂直方向の下半分の画面（画像）に対応するものとされる。
【０１３０】
一方、図１３において、４Ｋ信号が出力される場合、メモリブロック１４４の各ラインメモリから画素値が読み出される。この際、同図の矢印１６４−１と矢印１６４−２で示されるように、２つの画素値が並行して読み出される。すなわち、矢印１６４−１で示されるように、ラインメモリ１４４−２の最後のアドレスから最初のアドレスまでの画素値が順番に出力され、その後、ラインメモリ１４４−１の最後のアドレスから最初のアドレスまでの画素値が順番に出力される。それと同時に、矢印１６４−２で示されるように、ラインメモリ１４４−３の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ１４４−４の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。
【０１３１】
矢印１６４−１に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の左下の小画面（例えば、図４の小画面４３）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。また、矢印１６４−２に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の右下の小画面（例えば、図４の小画面４４）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。
【０１３２】
このように並行して出力される４つの４Ｋ信号が４Ｋ解像度の表示装置に入力されることで、図４を参照して上述したような、水平垂直分割湧き出し方式によるスキャンが行われて４Ｋ解像度の表示装置に画像が表示されることになる。
【０１３３】
図１４は、４Ｋ解像度の表示装置において図５を参照して上述した水平分割方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された４Ｋ信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。
【０１３４】
図１４において、アップコンバート部１３０−１から出力された４Ｋ信号は、メモリブロック１４１に供給されてラインメモリ１４１−１乃至ラインメモリ１４１−４に記憶される。この際、同図の矢印１７１で示されるように、ラインメモリ１４１−１に最初の１／４ラインの画素値が記憶され、ラインメモリ１４１−２に次の１／４ラインの画素値が記憶される。さらに、ラインメモリ１４１−３に次の１／４ラインの画素値が記憶され、ラインメモリ１４１−４に最後の１／４ラインの画素値が記憶される。
【０１３５】
なお、上述したように、水平分割方式が採用される場合、アップコンバート部１３０−１から出力された４Ｋ信号は、奇数ラインのみで構成される画面（画像）に対応するものとされる。
【０１３６】
一方、図１４において、４Ｋ信号が出力される場合、メモリブロック１４２の各ラインメモリから画素値が読み出される。この際、同図の矢印１７２−１乃至矢印１７２−４で示されるように、４つの画素値が並行して読み出される。すなわち、矢印１７２−１で示されるように、ラインメモリ１４２−１の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印１７２−２で示されるように、ラインメモリ１４２−２の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印１７２−３で示されるように、ラインメモリ１４２−３の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印１７２−４で示されるように、ラインメモリ１４２−４の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。
【０１３７】
矢印１７２−１に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の小画面（例えば、図５の小画面５１）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。また、矢印１７２−２に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の別の小画面（例えば、図５の小画面５２）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。さらに、矢印１７２−３に対応して読み出された画素値により構成される４Ｋ信号は、表示装置のさらに別の小画面（例えば、図５の小画面５３）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。また、矢印１７２−４に対応して読み出された画素値により構成される４Ｋ信号は、表示装置のさらに別の小画面（例えば、図５の小画面５４）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。
【０１３８】
また、図１４において、アップコンバート部１３０−２から出力された４Ｋ信号は、メモリブロック１４３に供給されてラインメモリ１４３−１乃至ラインメモリ１４３−４に記憶される。この際、同図の矢印１７３で示されるように、ラインメモリ１４３−１に最初の１／４ラインの画素値が記憶され、ラインメモリ１４３−２に次の１／４ラインの画素値が記憶される。さらに、ラインメモリ１４３−３に次の１／４ラインの画素値が記憶され、ラインメモリ１４３−４に最後の１／４ラインの画素値が記憶される。
【０１３９】
上述したように、水平分割方式が採用される場合、アップコンバート部１３０−２から出力された４Ｋ信号は、偶数ラインのみで構成される画面（画像）に対応するものとされる。
【０１４０】
一方、図１４において、４Ｋ信号が出力される場合、メモリブロック１４２の各ラインメモリから画素値が読み出される。この際、同図の矢印１７４−１乃至矢印１７４−４で示されるように、４つの画素値が並行して読み出される。すなわち、矢印１７４−１で示されるように、ラインメモリ１４４−１の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印１７４−２で示されるように、ラインメモリ１４４−２の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印１７４−３で示されるように、ラインメモリ１４４−３の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印１７４−４で示されるように、ラインメモリ１４４−４の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。
【０１４１】
矢印１７４−１に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の小画面（例えば、図５の小画面５１）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。また、矢印１７４−２に対応して読み出された画素値により構成される４Ｋ信号は、表示装置の別の小画面（例えば、図５の小画面５２）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。さらに、矢印１７４−３に対応して読み出された画素値により構成される４Ｋ信号は、表示装置のさらに別の小画面（例えば、図５の小画面５３）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。また、矢印１７４−４に対応して読み出された画素値により構成される４Ｋ信号は、表示装置のさらに別の小画面（例えば、図５の小画面５４）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。
【０１４２】
上述したように、水平分割方式が採用される場合、アップコンバート部１３０−１から出力された４Ｋ信号は、常に奇数ラインの画素を表示するための４Ｋ信号とされる。また、アップコンバート部１３０−２から出力された４Ｋ信号は、常に偶数ラインの画素を表示するための４Ｋ信号とされる。従って、いまの場合、スキャン変更部１４０は、メモリブロック１４２から出力される４つの４Ｋ信号を表示装置に出力した後、メモリブロック１４４から出力される４つの４Ｋ信号を表示装置に出力する。つまり、スキャン変更部１４０は、奇数ラインの画素を表示するための４Ｋ信号と偶数ラインの画素を表示するための４Ｋ信号とを交互に切り替えて出力するようにする。
【０１４３】
このように並行して出力される４つの４Ｋ信号が４Ｋ解像度の表示装置に入力されることで、図５を参照して上述したような、水平分割方式によるスキャンが行われて４Ｋ解像度の表示装置に画像が表示されることになる。
【０１４４】
図１５は、４Ｋ解像度の表示装置において図２を参照して上述した単画面方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された４Ｋ信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。
【０１４５】
図１５において、アップコンバート部１３０−１から出力された４Ｋ信号は、メモリブロック１４１に供給されてラインメモリ１４１−１乃至ラインメモリ１４１−４に記憶される。この際、同図の矢印１８１−１乃至１８１−４で示されるように、ラインメモリ１４１−１乃至ラインメモリ１８１−４のそれぞれに１画素値ずつ同時に記憶されていく。
【０１４６】
例えば、最初の１ラインにおいて、番号０、１，２，３，４、５、６、７・・・のように画素が配列されている場合、次のように画素値が記憶されていく。すなわち、番号０の画素の値は、ラインメモリ１４１−１に記憶され、番号１の画素の値は、ラインメモリ１４１−２に記憶され、番号２の画素の値は、ラインメモリ１４１−３に記憶され、番号３の画素の値は、ラインメモリ１４１−４に記憶される。また、番号４の画素の値は、ラインメモリ１４１−１に記憶され、番号５の画素の値は、ラインメモリ１４１−２に記憶され、番号６の画素の値は、ラインメモリ１４１−３に記憶され、番号７の画素の値は、ラインメモリ１４１−４に記憶される。
【０１４７】
このように、ラインメモリ１４１−１には、例えば、番号０，４，８，１６，・・・の画素の値が順番に記憶され、１／４ラインの画素値が記憶されることになる。また、ラインメモリ１４１−２には、例えば、番号１，５，９，１７，・・・の画素の値が順番に記憶され、１／４ラインの画素値が記憶されることになる。同様にして、ラインメモリ１４１−３とラインメモリ１４１−４にも所定の番号の画素の値が記憶され、それぞれ１／４ラインの画素値が記憶されることになる。
【０１４８】
なお、上述したように、単画面方式が採用される場合、アップコンバート部１３０−１から出力された４Ｋ信号は、奇数ラインのみで構成される画面（画像）に対応するものとされる。
【０１４９】
一方、図１５において、４Ｋ信号が出力される場合、メモリブロック１４２の各ラインメモリから画素値が読み出される。この際、同図の矢印１８２−１乃至矢印１８２−４で示されるように、４つの画素値が並行して読み出される。すなわち、矢印１８２−１で示されるように、ラインメモリ１４２−１の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印１８２−２で示されるように、ラインメモリ１４２−２の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印１８２−３で示されるように、ラインメモリ１４２−３の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印１８２−４で示されるように、ラインメモリ１４２−４の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。
【０１５０】
いまの場合、矢印１８２−１乃至矢印１８２−４に対応して読み出された画素値により構成される４Ｋ信号が、表示装置の画面（例えば、図２の画面４０）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。
【０１５１】
また、図１５において、アップコンバート部１３０−２から出力された４Ｋ信号は、メモリブロック１４３に供給されてラインメモリ１４３−１乃至ラインメモリ１４３−４に記憶される。この際、同図の矢印１８３−１乃至１８３−４で示されるように、ラインメモリ１４３−１乃至ラインメモリ１８３−４のそれぞれに１画素値ずつ同時に記憶されていく。
【０１５２】
すなわち、メモリブロック１４１の場合と同様に、ラインメモリ１４３−１には、例えば、番号０，４，８，１６，・・・の画素の値が順番に記憶され、１／４ラインの画素値が記憶されることになる。また、ラインメモリ１４３−２には、例えば、番号１，５，９，１７，・・・の画素の値が順番に記憶され、１／４ラインの画素値が記憶されることになる。同様にして、ラインメモリ１４３−３とラインメモリ１４３−４にも所定の番号の画素の値が記憶され、それぞれ１／４ラインの画素値が記憶されることになる。
【０１５３】
なお、上述したように、単画面方式が採用される場合、アップコンバート部１３０−２から出力された４Ｋ信号は、偶数ラインのみで構成される画面（画像）に対応するものとされる。
【０１５４】
一方、図１５において、４Ｋ信号が出力される場合、メモリブロック１４４の各ラインメモリから画素値が読み出される。この際、同図の矢印１８４−１乃至矢印１８４−４で示されるように、４つの画素値が並行して読み出される。すなわち、矢印１８４−１で示されるように、ラインメモリ１４４−１の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印１８４−２で示されるように、ラインメモリ１４４−２の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印１８４−３で示されるように、ラインメモリ１４４−３の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印１８４−４で示されるように、ラインメモリ１４４−４の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。
【０１５５】
いまの場合、矢印１８４−１乃至矢印１８４−４に対応して読み出された画素値により構成される４Ｋ信号が、表示装置の画面（例えば、図２の画面４０）の画像を表示するための信号として４Ｋ解像度の表示装置に供給される。
【０１５６】
上述したように、単画面分割方式が採用される場合、アップコンバート部１３０−１から出力された４Ｋ信号は、常に奇数ラインの画素を表示するための４Ｋ信号とされる。また、アップコンバート部１３０−２から出力された４Ｋ信号は、常に偶数ラインの画素を表示するための４Ｋ信号とされる。従って、いまの場合、スキャン変更部１４０は、メモリブロック１４２から出力される４つの４Ｋ信号を表示装置に出力した後、メモリブロック１４４から出力される４つの４Ｋ信号を表示装置に出力する。つまり、スキャン変更部１４０は、奇数ラインの画素を表示するための４Ｋ信号と偶数ラインの画素を表示するための４Ｋ信号とを交互に切り替えて出力するようにする。
【０１５７】
このように並行して出力される４つの４Ｋ信号が４Ｋ解像度の表示装置に入力されることで、図２を参照して上述したような、単画面方式によるスキャンが行われて４Ｋ解像度の表示装置に画像が表示されることになる。
【０１５８】
このように、本技術によれば、表示装置において、図２乃至図５を参照して上述した４つの方式のいずれの方式が採用されていたとしても、表示装置に対応する方式でアップコンバートすることができる。
【０１５９】
また、本技術によれば、いずれの方式であっても、単一の構成の解像度変換装置１００によってアップコンバートすることができ、低コストで互換性の高い解像度変換装置を供給することが可能となる。
【０１６０】
さらに、本技術によれば、いずれの方式であっても、必要に応じて台形補正やアスペクト変換などの処理が施されたアップコンバートを実現することができる。
【０１６１】
次に、図１６のフローチャートを参照して、図６の解像度変換装置１００による解像度変換処理の例について説明する。この処理は、例えば、入力された２Ｋ信号をアップコンバートして、４Ｋ解像度の表示装置に出力するとき実行される。
【０１６２】
なお、解像度変換装置１００には、例えば、自分に接続された表示装置において採用されるスキャンの方式を識別する情報が伝送されているものとする。
【０１６３】
ステップＳ２１において、メモリ制御部１１０は、入力信号を記憶する。このとき、例えば、内部に１フレーム分の画像に対応する２Ｋ信号がメモリに保持される。
【０１６４】
ステップＳ２２において、メモリ制御部１１０は、図１７を参照して後述する画面分割処理を実行する。
【０１６５】
ここで、図１７のフローチャートを参照して、図１６のステップＳ２２の画面分割処理の詳細な例について説明する。
【０１６６】
ステップＳ４１において、メモリ制御部１１０は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置１００が信号を出力する表示装置において採用されるスキャンの方式が図２乃至図５を参照して上述した４つの方式のうちのいずれであるかが特定される。
【０１６７】
ステップＳ４２において、メモリ制御部１１０は、ステップＳ４１の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式であるか否かが判定される。
【０１６８】
ステップＳ４２において、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式であると判定された場合、処理は、ステップＳ４４に進む。
【０１６９】
ステップＳ４４において、メモリ制御部１１０は、入力信号に対応する画像（画面）を、垂直方向の上半分と下半分に分割する。
【０１７０】
このとき、例えば、図７を参照して上述したように、メモリ制御部１１０は、画面２００を、垂直方向の上半分の画面２０１と垂直方向の下半分の画面２０２に分割して、それぞれの画面に対応する２Ｋ信号を垂直展開部１２０に供給する。そして、メモリ制御部１１０は、画面２０１、および、画面２０２のそれぞれについて、画面の左上の画素から、水平方向右に１行の画素を出力し、右端まで出力したら垂直方向に１段下に下がって、同じように左から右に次の１行を出力する。
【０１７１】
一方、ステップＳ４２において、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップＳ４３に進む。この場合、表示装置のスキャンの方式は、図２に示される単画面方式、または、図５に示される水平分割方式であったことになる。
【０１７２】
ステップＳ４３において、メモリ制御部１１０は、入力信号に対応する画像（画面）を、奇数ラインの画面と偶数ラインの画面に分割する。
【０１７３】
このとき、例えば、図７を参照して上述したように、メモリ制御部１１０は、画面２００を、奇数ラインのみで構成される画面２２１と、偶数ラインのみで構成される画面２２２に分割して、それぞれの画面に対応する２Ｋ信号を垂直展開部１２０に供給する。そして、メモリ制御部１１０は、画面２２１、および、画面２２２のそれぞれについて、画面の左上の画素から、水平方向右に１行の画素を出力し、右端まで出力したら垂直方向に１段下に下がって、同じように左から右に次の１行を出力する。
【０１７４】
このようにして、画面分割処理が実行される。
【０１７５】
図１６に戻って、ステップＳ２２の処理の後、処理は、ステップＳ２３に進む。
【０１７６】
ステップＳ２３において、垂直展開部１２０は、図１８のフローチャートを参照して後述する垂直展開処理を実行する。
【０１７７】
ここで、図１８のフローチャートを参照して、図１６のステップＳ２３の垂直展開処理の詳細な例について説明する。
【０１７８】
ステップＳ６１において、垂直展開部１２０は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置１００が信号を出力する表示装置において採用されるスキャンの方式が図２乃至図５を参照して上述した４つの方式のうちのいずれであるかが特定される。
【０１７９】
ステップＳ６２において、垂直展開部１２０は、ステップＳ６１の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式であるか否かが判定される。
【０１８０】
ステップＳ６２において、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップＳ６３に進む。この場合、表示装置のスキャンの方式は、図２に示される単画面方式、または、図５に示される水平分割方式であったことになる。
【０１８１】
ステップＳ６３において、ラインを再構成する。
【０１８２】
一方、ステップＳ６２において、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式であったと判定された場合、ステップＳ６３の処理は、スキップされる。
【０１８３】
ステップＳ６２において、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式であったと判定された場合、または、ステップＳ６３の処理の後、処理は、ステップＳ６４に進む。
【０１８４】
ステップＳ６４において、垂直展開部１２０は、これから生成される画素に対応するラインの画素を出力する。
【０１８５】
すなわち、図８を参照して上述したように、ステップＳ６２乃至ステップＳ６４の処理が実行される。
【０１８６】
例えば、垂直展開部１２０は、アップコンバート部１３０−１からの要求に基づいて、例えば、アップコンバート部１３０−１が４Ｋ解像度の画面の中で生成する画素のラインに対応する位置の４ライン分の画素を供給する。また、垂直展開部１２０は、アップコンバート部１３０−２からの要求に基づいて、例えば、アップコンバート部１３０−２が４Ｋ解像度の画面の中で生成する画素のラインに対応する位置の４ライン分の画素を供給する。
【０１８７】
また、４Ｋ解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、垂直展開部１２０は、画面２２１および画面２２２の各ラインを並べ替えて（再構成して）から、４ライン分の画素をアップコンバート部１３０−１、または、アップコンバート部１３０−２に供給する。
【０１８８】
例えば、アップコンバート部１３０−１によって、４Ｋ解像度の画面の中で、奇数ラインの画素が生成される場合、画面２２１および画面２２２の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する４ライン分の画素を供給する。また、例えば、アップコンバート部１３０−２によって、４Ｋ解像度の画面の中で、偶数ラインの画素が生成される場合、画面２２１および画面２２２の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する４ライン分の画素を供給する。
【０１８９】
このようにして、垂直展開処理が実行される。
【０１９０】
図１６に戻って、ステップＳ２３の処理の後、処理は、ステップＳ２４に進む。
【０１９１】
ステップＳ２４において、アップコンバート部１３０−１およびアップコンバート部１３０−２は、画素を生成してアップコンバートする。
【０１９２】
このとき、例えば、図１０Ａを参照して上述したように、２Ｋ信号の画素それぞれの周囲に４Ｋ信号の画素が４つずつ規則的に配置されるように、画素が生成されてアップコンバートされる。
【０１９３】
あるいはまた、図１０Ｂを参照して上述したように、必要に応じて台形補正が行われる。なお、アスペクト変換が行われるようにしてもよい。
【０１９４】
図１６に戻って、ステップＳ２４の処理の後、処理は、ステップＳ２５に進む。
【０１９５】
ステップＳ２５において、スキャン変更部１４０は、図１９を参照して後述するスキャン変更処理を実行する。
【０１９６】
ここで、図１９のフローチャートを参照して、図１６のステップＳ２５のスキャン変更処理の詳細な例について説明する。
【０１９７】
ステップＳ８１において、スキャン変更部１４０は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置１００が信号を出力する表示装置において採用されるスキャンの方式が図２乃至図５を参照して上述した４つの方式のうちのいずれであるかが特定される。
【０１９８】
ステップＳ８２において、スキャン変更部１４０は、ステップＳ６１の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式であるか否かが判定される。
【０１９９】
ステップＳ８２において、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式であると判定された場合、処理は、ステップＳ８３に進む。
【０２００】
ステップＳ８３において、スキャン変更部１４０は、ステップＳ６１の処理の結果特定されたスキャンの方式が、図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式のうちのいずれの方式であるかを判定する。
【０２０１】
ステップＳ８３において、水平垂直分割通常方式であると判定された場合、処理は、ステップＳ８５に進む。
【０２０２】
ステップＳ８５において、スキャン変更部１４０は、水平垂直分割通常方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図１２を参照して上述したように、スキャン変更部１４０の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。
【０２０３】
また、ステップＳ８３において、水平垂直分割湧き出し方式であると判定された場合、処理は、ステップＳ８４に進む。
【０２０４】
ステップＳ８４において、スキャン変更部１４０は、水平垂直分割湧き出し方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図１３を参照して上述したように、スキャン変更部１４０の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。
【０２０５】
一方、ステップＳ８２において、表示装置のスキャンの方式が図３に示される水平垂直分割通常方式、または、図４に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップＳ８６に進む。この場合、表示装置のスキャンの方式は、図２に示される単画面方式、または、図５に示される水平分割方式であったことになる。
【０２０６】
ステップＳ８６において、スキャン変更部１４０は、ステップＳ６１の処理の結果特定されたスキャンの方式が、図２に示される単画面方式、または、図５に示される水平分割方式のうちのいずれの方式であるかを判定する。
【０２０７】
ステップＳ８６において、水平分割方式であると判定された場合、処理は、ステップＳ８８に進む。
【０２０８】
ステップＳ８８において、スキャン変更部１４０は、水平分割方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図１４を参照して上述したように、スキャン変更部１４０の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。
【０２０９】
また、ステップＳ８６において、単画面方式であると判定された場合、処理は、ステップＳ８７に進む。
【０２１０】
ステップＳ８７において、スキャン変更部１４０は、単画面方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図１５を参照して上述したように、スキャン変更部１４０の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。
【０２１１】
このようにして、スキャン変更処理が実行される。
【０２１２】
図１９に示される処理が終了すると、図１６に示される解像度変換処理も終了されることになる。
【０２１３】
このようにして、解像度変換処理が実行される。
【０２１４】
以上においては、２Ｋ信号を入力信号と、４Ｋ信号を出力する解像度変換の例について説明したが、これら以外の信号の解像度変換であっても、本技術を適用することができる。
【０２１５】
なお、本明細書において上述した一連の処理は、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０２１６】
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２１７】
なお、本技術は以下のような構成も取ることができる。
【０２１８】
（１）
入力された画像信号について、前記画像信号に対応する画面を２つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、
前記保持部から読み出された画像信号に対応する２つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、
前記アップコンバート処理が施された前記２つ小画面のうち、第１の小画面に対応する画像信号を、第１のメモリブロック内の複数のラインメモリに保持し、第２の小画面に対応する画像信号を、第２のメモリブロック内の複数のラインメモリに保持し、
前記第１のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第１の順番で読み出すとともに、前記第２のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第２の順番で読み出すスキャン変更部と
を備える解像度変換装置。
（２）
前記保持部は、
小画面のそれぞれに対応する画像信号が読み出されるとき、
前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更する
（１）に記載の解像度変換装置。
（３）
前記保持部は、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、
前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する
（１）または（２）に記載の解像度変換装置。
（４）
前記保持部は、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に４つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、
前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する
（１）乃至（３）のいずれかに記載の解像度変換装置。
（５）
前記スキャン変更部は、
前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記第１のメモリブロックと前記第２のメモリブロックが、前記アップコンバート処理が施された前記２つ小画面のそれぞれに対応する画像信号を保持するとき、
前記表示装置のスキャンの方式に応じて、前記４つのラインメモリであって、第１番目のラインメモリ乃至第４番目のラインメモリに順番に前記画像信号を入力するか、または、第１番目のラインメモリ乃至第４番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替える
（１）乃至（４）のいずれかに記載の解像度変換装置。
（６）
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、
前記第１のメモリブロックまたは前記第２のメモリブロックのいずれか一方の４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、
他方のメモリブロックの４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、同じ順序で同時に読出す
（１）乃至（５）のいずれかに記載の解像度変換装置。
（７）
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に４つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から４つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、
前記第１のメモリブロックまたは前記第２のメモリブロックのいずれか一方の４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、
他方のメモリブロックの４つのラインメモリのうち、第１番目のラインメモリと第３番目のラインメモリに保持された信号を、逆の順序で同時に読出す
（１）乃至（６）のいずれかに記載の解像度変換装置。
（８）
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に４つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、
前記第１のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、
その後、前記第２のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す
（１）乃至（８）のいずれかに記載の解像度変換装置。
（９）
前記スキャン変更部は、前記第１のメモリブロックと前記第２のメモリブロックがそれぞれ４つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、
前記第１のメモリブロックの４つのラインメモリのそれぞれ、および、前記第２のメモリブロックの４つのラインメモリのそれぞれに、１画素分ずつ信号を保持し、
前記第１のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、
その後、前記第２のメモリブロックの４つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す
（１）乃至（８）のいずれかに記載の解像度変換装置。
（１０）
前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備える
（１）乃至（９）のいずれかに記載の解像度変換装置。
（１１）
アップコンバート部は、
前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施す
（１）乃至（１０）のいずれかに記載の解像度変換装置。
（１２）
保持部が、入力された画像信号について、前記画像信号に対応する画面を２つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、
アップコンバート部が、前記保持部から読み出された画像信号に対応する２つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、
スキャン変更部が、
前記アップコンバート処理が施された前記２つ小画面のうち、第１の小画面に対応する画像信号を、第１のメモリブロック内の複数のラインメモリに保持し、第２の小画面に対応する画像信号を、第２のメモリブロック内の複数のラインメモリに保持し、
前記第１のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第１の順番で読み出すとともに、前記第２のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第２の順番で読み出すステップ
を含む解像度変換方法。
【符号の説明】
【０２１９】
１００  解像度変換装置，  １１０  メモリ制御部，  １２０  垂直展開部，  １２１−１乃至１２１−４  ラインメモリ，  １２２−１乃至１２２−４  ラインメモリ，  １３０−１，１３０−２  アップコンバート部，  １３１  アップコンバータ，  １３２  入出力対応座標計算部，  １４０  スキャン変更部，  １４１  メモリブロック，  １４１−１乃至１４１−４  ラインメモリ，  １４２  メモリブロック，  １４２−１乃至１４２−４  ラインメモリ，１４３  メモリブロック，  １４３−１乃至１４３−４  ラインメモリ，１４４  メモリブロック，  １４４−１乃至１４４−４  ラインメモリ
【図１】
2013114112.tif 000003
【図２】
2013114112.tif 000004
【図３】
2013114112.tif 000005
【図４】
2013114112.tif 000006
【図５】
2013114112.tif 000007
【図６】
2013114112.tif 000008
【図７】
2013114112.tif 000009
【図８】
2013114112.tif 000010
【図９】
2013114112.tif 000011
【図１０】
2013114112.tif 000012
【図１１】
2013114112.tif 000013
【図１２】
2013114112.tif 000014
【図１３】
2013114112.tif 000015
【図１４】
2013114112.tif 000016
【図１５】
2013114112.tif 000017
【図１６】
2013114112.tif 000018
【図１７】
2013114112.tif 000019
【図１８】
2013114112.tif 000020
【図１９】
2013114112.tif 000021