(57)【要約】【課題】トレンチの開口幅が広い部分の下端部への電界集中を抑制することができる半導体装置と、その製造方法を開示する。【解決手段】半導体基板１２の表面に、第１溝部２２と第２溝部２４とが交差する形状のトレンチ２０が形成されている。トレンチ２０のうち、第１溝部２２と第２溝部２４との交差部分２６は、その他の部分に比べて開口幅が大きい。交差部分２６の内側には、絶縁体層４４が形成されており、ゲート電極４０が形成されていない。一方、交差部分２６以外の部分の内側には、ゲート電極４０が形成されている。【選択図】図１
2013149836.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に、特定の開口幅を有する第１部分と、前記特定の開口幅より広い開口幅を有する第２部分とを有するトレンチが形成されており、
前記トレンチの前記第１部分には、前記第１部分の内壁を被覆する絶縁膜と、前記絶縁膜の内側に配置されたゲート電極が形成されており、
前記トレンチの前記第２部分の内側には絶縁体のみが形成されている、
半導体装置。
【請求項２】
前記トレンチは、第１溝部と、前記第１溝部と交差する第２溝部とを備え、
前記第２部分は、前記第１溝部と前記第２溝部とが交差する交差部分であり、
前記第１部分は、前記第１溝部と前記第２溝部のうち、前記交差部分を除く部分である、
請求項１記載の半導体装置。
【請求項３】
前記半導体基板には、
前記半導体基板の表面に露出すると共に、前記絶縁膜及び前記絶縁体の少なくとも一方に接している第１導電型の第１半導体領域と、
前記第１半導体領域の側面及び底面に接すると共に前記絶縁膜及び前記絶縁体の少なくとも一方に接しており、その一部が前記半導体基板の表面に露出する第２導電型の第２半導体領域と、
前記第２半導体領域の底面に接しており、前記第２半導体領域によって前記第１半導体領域から分離されている第１導電型の第３半導体領域と、が形成されており、
前記トレンチの下端は、前記第２半導体領域の底面を越えて前記第３半導体領域に達しており、
前記ゲート電極は、前記第１半導体領域と前記第３半導体領域を分離している範囲の前記第２半導体領域に、前記絶縁膜を介して対向している、
請求項１又は２に記載の半導体装置。
【請求項４】
半導体基板の表面に、特定の開口幅を有する第１部分と、前記特定の開口幅より広い開口幅を有する第２部分とを有するトレンチを形成するトレンチ形成工程と、
前記トレンチの内壁を絶縁膜で被覆する被覆工程と、
前記絶縁膜で被覆された前記トレンチの内側にゲート電極を形成する電極形成工程と、
前記第２部分の内側に形成されたゲート電極を除去する除去工程と、
前記第２部分の内側に絶縁体層を形成する絶縁体層形成工程と、を備える、
半導体装置の製造方法。
【請求項５】
前記トレンチ形成工程では、第１溝部と、前記第１溝部と交差する第２溝部とを備える前記トレンチを形成し、
前記第２部分は、前記第１溝部と前記第２溝部とが交差する交差部分であり、前記第１部分は、前記第１溝部と前記第２溝部のうち、前記交差部分を除く部分である、
請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、半導体基板の表面に形成されたトレンチ内に設けられたゲート電極を備える半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
例えば、特許文献１には、半導体基板の表面に形成されたトレンチ内に設けられたゲート電極を備える半導体装置が開示されている。この半導体装置では、トレンチは、複数本の第１の溝と、複数本の第１の溝の各端部を連結する第２の溝とを備えている。即ち、第２の溝は、複数本の第１の溝のそれぞれと交差している。トレンチの内壁は絶縁膜で被覆されている。絶縁膜で被覆されたトレンチの内側に、ゲート電極が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−６７２４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような半導体装置においては、半導体基板の表面をドライエッチングすることによってトレンチが形成される。例えば、上記特許文献１のトレンチのように、複数本の溝が交差する場合には、複数本の溝の交差部分は、その他の部分に比べて開口幅が広くなる。トレンチを形成する過程において、開口幅が広くなる部分には、その他の部分に比べてエッチングガスが入り込み易く、エッチングスピードが速くなる。その結果、開口幅が広い部分は、その他の部分に比べて、半導体基板の深い位置までエッチングされる。
【０００５】
そのため、開口幅が広い部分の内側に形成されたゲート電極の下端部は、その他の部分の内側に形成されたゲート電極の下端部より深い位置に位置することとなる。その結果、半導体装置に電圧を印加すると、開口幅が広い部分の内側に形成されたゲート電極の下端部に電界が集中するおそれが生じる。
【０００６】
本明細書では、トレンチの開口幅が広い部分の下端部への電界集中を抑制することができる半導体装置と、その製造方法を開示する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置は、半導体基板の表面に、特定の開口幅を有する第１部分と、特定の開口幅より広い開口幅を有する第２部分とを有するトレンチが形成されている。トレンチの第１部分には、第１部分の内壁を被覆する絶縁膜と、絶縁膜の内側に配置されたゲート電極が形成されている。トレンチの第２部分の内側には絶縁体のみが形成されている。
【０００８】
上記の半導体装置では、特定の開口幅より広い開口幅を有する第２部分の内側には、絶縁体が形成されており、ゲート電極が形成されていない。そのため、第２部分が、第１部分と比べて、半導体基板の深い位置まで形成されている場合であっても、第２部分に電界が集中することを抑制することができる。
【０００９】
本明細書は、新規な半導体装置の製造方法をも開示する。本明細書が開示する半導体装置の製造方法は、半導体基板の表面に、特定の開口幅を有する第１部分と、前記特定の開口幅より広い開口幅を有する第２部分とを有するトレンチを形成するトレンチ形成工程と、トレンチの内壁を絶縁膜で被覆する被覆工程と、絶縁膜で被覆されたトレンチの内側にゲート電極を形成する電極形成工程と、第２部分の内側に形成されたゲート電極を除去する除去工程と、第２部分の内側に絶縁体層を形成する絶縁体層形成工程と、を備える。
【００１０】
上記の方法では、まず、トレンチの内壁を絶縁膜で被覆し、その絶縁膜の内側の全体にゲート電極を形成する。次いで、第２部分の内側のゲート電極を除去し、その後、第２部分の内側に絶縁体層を形成する。上記の方法によると、トレンチの開口幅が広い部分（第２部分）の下端部への電界集中を抑制することができる半導体装置を製造することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施例の半導体装置の要部を示す断面斜視図。
【図２】第１実施例のトレンチを示す平面図。
【図３】図１のIII−III断面図。
【図４】第１実施例の半導体装置の製造工程を示す図。
【図５】第１実施例の半導体装置の製造工程を示す図。
【図６】第１実施例の半導体装置の製造工程を示す図。
【図７】第１実施例の半導体装置の製造工程を示す図。
【図８】第１実施例の半導体装置の製造工程を示す図。
【図９】第１実施例の半導体装置の製造工程を示す図。
【図１０】第２実施例の半導体装置の要部を示す断面斜視図。
【発明を実施するための形態】
【００１２】
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【００１３】
（特徴１）実施例の半導体装置は、半導体基板の表面に、特定の開口幅を有する第１部分と、特定の開口幅より広い開口幅を有する第２部分とを有するトレンチが形成されていてもよい。トレンチの第１部分には、第１部分の内壁を被覆する絶縁膜と、絶縁膜の内側に配置されたゲート電極が形成されていてもよい。トレンチの第２部分の内側には絶縁体のみが形成されていてもよい。この構成によると、第２部分が、第１部分と比べて、半導体基板の深い位置まで形成されている場合であっても、第２部分に電界が集中することを抑制することができる。
【００１４】
（特徴２）トレンチは、第１溝部と、第１溝部と交差する第２溝部とを備えてもよい。第２部分は、第１溝部と第２溝部とが交差する交差部分であってもよい。第１部分は、第１溝部と第２溝部のうち、交差部分を除く部分であってもよい。この構成によると、第１溝部と第２溝部とが交差する部分に、電界が集中することを抑制することができる。
【００１５】
（特徴３）半導体基板には、第１導電型の第１半導体領域と、第２導電型の第２半導体領域と、第１導電型の第３半導体領域とが形成されていてもよい。第１半導体領域は、半導体基板の表面に露出すると共に、絶縁膜及び絶縁体の少なくとも一方に接していてもよい。第２半導体領域は、第１半導体領域の側面及び底面に接すると共に絶縁膜及び絶縁体の少なくとも一方に接しており、その一部が半導体基板の表面に露出していてもよい。第３半導体領域は、第２半導体領域の底面に接しており、第２半導体領域によって第１半導体領域から分離されていてもよい。トレンチの下端は、第２半導体領域の底面を越えて第３半導体領域に達していてもよい。ゲート電極は、第１半導体領域と第３半導体領域を分離している範囲の第２半導体領域に、絶縁膜を介して対向していてもよい。半導体基板が上記の構成を有することにより、半導体基板にパワー半導体素子（例えばＩＧＢＴ、ＭＯＳＦＥＴ等）が形成される。
【００１６】
（特徴４）実施例の半導体装置の製造方法は、半導体基板の表面に、特定の開口幅を有する第１部分と、前記特定の開口幅より広い開口幅を有する第２部分とを有するトレンチを形成するトレンチ形成工程を備えてもよい。トレンチの内壁を絶縁膜で被覆する被覆工程を備えてもよい。絶縁膜で被覆されたトレンチの内側にゲート電極を形成する電極形成工程を備えてもよい。第２部分の内側に形成されたゲート電極を除去する除去工程を備えてもよい。第２部分の内側に絶縁体層を形成する絶縁体層形成工程を備えてもよい。この方法によると、特定の開口幅より広い開口幅を有する第２部分の下端部に電界が集中することを抑制できる半導体装置を製造することができる。
【００１７】
（特徴５）トレンチ形成工程では、第１溝部と、第１溝部と交差する第２溝部とを備えるトレンチを形成してもよい。第２部分は、第１溝部と第２溝部とが交差する交差部分であってもよい。第１部分は、第１溝部と第２溝部のうち、交差部分を除く部分であってもよい。
【実施例】
【００１８】
（第１実施例）
図１に示すように、本実施例の半導体装置１０は、半導体基板１２と、裏面電極１４と、図示しない表面電極を備える。なお、図１においては、半導体基板１２の表面に形成される表面電極や絶縁膜の表示を省略している。半導体基板１２には、公知のＳｉ基板が用いられている。半導体基板１２には、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されている。即ち、半導体基板１２には、トレンチ２０、ゲート電極４０、エミッタ領域３０、ボディ領域３２、ドリフト領域３４、コレクタ領域３６等が形成されている。以下、各要素について詳細に説明する。
【００１９】
トレンチ２０は、半導体基板１２の表面（図１中の上面）に形成される溝である。本実施例では、トレンチ２０は、半導体基板１２の表面に格子状に形成されている。詳細には、トレンチ２０は、縦方向に伸びる第１溝部２２と、横方向に伸びる第２溝部２４とを有しており、第１溝部２２と第２溝部２４は交差している。トレンチ２０の第１溝部２２は、エミッタ領域３０及びボディ領域３２を貫通し、その下端部がドリフト領域３４まで伸びている。トレンチ２０の第２溝部２４は、エミッタ領域３０と隣接している部位では、エミッタ領域３０及びボディ領域３２を貫通し、その下端部がドリフト領域３４まで伸びている。一方、トレンチ２０の第２溝部２４のうちエミッタ領域３０と隣接していない部位では、ボディ領域３２を貫通し、その下端部がドリフト領域３４まで伸びている。トレンチ２０の下端は、ボディ領域３２とドリフト領域３４の境界よりわずかに深くなっている。
【００２０】
図２に示すように、トレンチ２０のうち、第１溝部２２と第２溝部２４の交差部分２６（以下では単に「交差部分２６」と呼ぶ場合がある）の開口幅Ｗ２は、その他の部分の開口幅Ｗ１に比べて大きい。そのため、後で詳しく説明するように、トレンチ２０を形成する過程において、交差部分２６は、その他の部分に比べて、半導体基板１２の深い位置までエッチングされる。即ち、図３に示すように、トレンチ２０のうち、交差部分２６の下端部は、その他の部分の下端部より深い位置に位置することとなる。
【００２１】
トレンチ２０の内壁は、絶縁膜４２で被覆されている。また、トレンチ２０のうち、第１溝部２２と第２溝部２４の交差部分２６の内側には絶縁体層４４が形成されており、その他の部分の内側にはゲート電極４０が形成されている。ゲート電極４０は、絶縁膜４２を介して、ボディ領域３２及びエミッタ領域３０に対向している。本実施例では、ゲート電極４０及び絶縁体層４４の表面の位置は、半導体基板１２の表面の位置より低く形成されている。
【００２２】
エミッタ領域３０は、ｎ＋型の半導体領域である。エミッタ領域３０は、半導体基板１２の表面に、トレンチ２０の第１溝部２２に沿って形成されている。エミッタ領域３０は、半導体基板１２の表面に露出している。また、エミッタ領域３０は、第１溝部２２の絶縁膜４２と第２溝部２４の絶縁膜４２の一部とに接している。なお、本実施例では、エミッタ領域３０は、第２溝部２４に沿って形成されていない。即ち、本実施例の半導体装置１０では、第２溝部２４に沿う領域にはＩＧＢＴが形成されていない。
【００２３】
ボディ領域３２は、ｐ＋型の半導体領域である。ボディ領域３２は、エミッタ領域３０の側面及び底面に接するとともに、第１溝部２２の絶縁膜４２、及び、第２溝部２４の絶縁膜４２と接している。即ち、ボディ領域３２は、エミッタ領域３０の周囲を取囲んでいる。さらに、ボディ領域３２の一部は、半導体基板１２の表面に露出している。
【００２４】
ドリフト領域３４は、ｎ型の半導体領域である。ドリフト領域３４は、半導体基板１２の全面に形成されている。ドリフト領域３４は、ボディ領域３２の底面に接している。ドリフト領域３４は、ボディ領域３２によって、エミッタ領域３０と分離されている。
【００２５】
コレクタ領域３６は、ｐ＋型の半導体領域である。コレクタ領域３６は、半導体基板１２の裏面（図１中の下面）に望む領域に形成されている。コレクタ領域３６は、ドリフト領域３４の底面に接している。コレクタ領域３６は、ドリフト領域３４によって、ボディ領域３２と分離されている。
【００２６】
裏面電極１４は、半導体基板１２の裏面に形成されている。裏面電極１４は、半導体基板１２の裏面の全面に形成されている。裏面電極１４は、コレクタ領域３６とオーミック接続している。
【００２７】
なお、半導体基板１２の表面には、ゲート電極４０の表面に形成された層間絶縁膜と、エミッタ領域３０及びボディ領域３２にオーミック接続する表面電極が形成されている。ゲート電極４０は、層間絶縁膜によって表面電極から絶縁されている。
【００２８】
本実施利の半導体装置１０の動作について説明する。裏面電極１４を電源電位に接続し、表面電極（図示省略）をグランド電位に接続した状態で、ゲート電極４０にオン電位を印加すると、半導体装置１０がオンする。即ち、ゲート電極４０と絶縁膜４２を介して対向する範囲のボディ領域３２にチャネルが形成される。これによって、電子が、表面電極から、エミッタ領域３０、ボディ領域３２のチャネル、ドリフト領域３４、及び、コレクタ領域３６を通って裏面電極１４に流れる。その結果、裏面電極１４から表面電極に電流が流れる。一方、ゲート電極４０に印加する電位をオン電位からオフ電位に切り替えると、半導体装置１０がオフし、電流が流れなくなる。半導体装置１０をオフすると、ボディ領域３２とドリフト領域３４のｐｎ接合から空乏層が伸び、この空乏層によって裏面電極１４と表面電極の間に印加される電圧を保持する。ここで、図３に示すように、トレンチ２０の交差部分２６の下端部は、トレンチ２０の他の部分の下端部より深い位置（すなわち、裏面電極１４側）に位置する。しかしながら、交差部分２６の内側には、絶縁体層４４が形成され、ゲート電極４０は形成されていない。そのため、交差部分２６の下端部に電界が集中することを抑制でき、半導体装置１０の耐圧を良好に保持することができる。
【００２９】
（半導体装置１０の製造方法）
続いて、図３〜図９を参照して、本実施例の半導体装置１０の製造方法について説明する。ここで、図４〜図９は、いずれも、図３と同じ角度から半導体基板１２の断面（図１のIII−III断面）を図示した断面図である。
【００３０】
まず、ドリフト領域３４と同じｎ型の不純物が添加されている半導体基板１２を用意する。次いで、その半導体基板１２に不純物を注入し、ボディ領域３２及びエミッタ領域３０を形成する（図４参照）。
【００３１】
次いで、図４に示すように、半導体基板１２の表面の一部にマスク５０層を形成する。マスク層５０は、レジストによって形成される。マスク層５０は、トレンチ２０を形成する範囲に開口が設けられる。その後、表面側から、ドライエッチングによって半導体基板１２をエッチングする。これにより、図５に示すようにトレンチ２０が形成される。トレンチ２０は、図２に示すように、第１溝部２２と第２溝部２４とが交差する形状に形成される。第１溝部２２と第２溝部２４の交差部分２６の開口幅Ｗ２は、その他の部分の開口幅Ｗ１に比べて大きい。そのため、交差部分２６は、その他の部分に比べてエッチングガスが入り込み易く、エッチングスピードが速くなる。その結果、図５に示すように、交差部分２６は、その他の部分に比べて、半導体基板１２の深い位置までエッチングされる。
【００３２】
次いで、半導体基板１２を熱酸化処理する。これによって、図６に示すように、トレンチ２０の内壁のＳｉが酸化してＳｉＯ２となり、トレンチ２０の内壁が絶縁膜４２（ＳｉＯ２）で覆われる。
【００３３】
次いで、ＣＶＤ法によって、半導体基板１２上に導体（例えば、ポリシリコン）を堆積する。これによって、トレンチ２０内に導体を充填する。後述するように、トレンチ２０内に充填された導体によって、ゲート電極４０が形成される。この結果、図７に示すように、トレンチ２０の内壁を被覆する絶縁膜４２上に導体層４１が形成される。さらに、導体層４１の一部は、半導体基板１２の表面にも形成される。なお、交差部分２６は、開口幅が他の部分よりも広いため、その内部に導体が完全に充填されるまでに長時間を要する。本実施例では、第１溝部２２及び第２溝部２４の交差部分２６以外の部分に導体が完全に充填され、かつ、交差部分２６の内部に導体が完全に充填されるより前に、導体の堆積を停止する。これにより、図７に示すように、交差部分２６の内側に形成される導体層４１内に空隙４６を形成する。
【００３４】
次いで、半導体基板１２に対して、ウェットエッチング（等方性エッチング）を行う。これによって、図８に示すように、交差部分２６の内側の導体層４１が除去される。交差部分２６の内側の導体層４１が除去された部分には、空間４８が形成される。また、このエッチングにより、第１溝部２２内の一部の導体層４１と、第２溝部２４内の一部の導体層４１も除去される。この結果、第１溝部２２及び第２溝部２４内の導体層４１の表面の位置が、半導体基板１２の表面の位置よりも低くなる。また、この結果、トレンチ２０の交差部分２６を除く部分の内側に残存する導体層４１が、ゲート電極４０となる。また、このエッチングにより、半導体基板１２の表面の導体層４１も除去される。
【００３５】
次いで、ＣＶＤ法によって、半導体基板１２上に絶縁体（例えばＳｉＯ２）を堆積させる。これによって、図９に示すように、交差部分２６の内側と、ゲート電極４０の表面と、半導体基板１２の表面とに、絶縁体層４４が形成される。
【００３６】
次いで、半導体基板１２に対して、エッチング（ドライエッチング）を行う。これによって、ゲート電極４０の表面の絶縁体層４４と、半導体基板１２の表面の絶縁体層４４が除去される。その結果、図３に示すように、交差部分２６の内側に形成された絶縁体層４４のみが残存する。なお、このエッチングにより、交差部分２２の内側に形成された絶縁体層４４の一部も除去される。その結果、図３に示すように、交差部分２６の内側の絶縁体層４４の表面の位置は、ゲート電極４４と同様に、半導体基板１２の表面の位置より低くなる。
【００３７】
その後、その他の必要な構造（コレクタ領域３６、裏面電極１４、層間絶縁膜、表面電極等）を形成する。これによって、図３の半導体装置１０が完成する。
【００３８】
以上、本実施例の半導体装置１０の構成及びその製造方法を説明した。本実施例の半導体装置１０は、上記の通り、半導体基板１２の深い位置まで形成されている交差部分２６の内側には、絶縁体層４４が形成されており、ゲート電極４０が形成されていない。そのため、交差部分２６が半導体基板１２の深い位置まで形成されていても、交差部分２６の下端部に電界が集中することを抑制することができる。
【００３９】
本実施例と特許請求の範囲の記載の対応関係を説明する。交差部分２６と、それ以外の部分が、それぞれ、「第２部分」、「第１部分」の一例である。エミッタ領域３０、ボディ領域３２、ドリフト領域３４が、それぞれ、「第１半導体領域」、「第２半導体領域」、「第３半導体領域」の一例である。
【００４０】
（第２実施例）
第２実施例の半導体装置について、第１実施例と異なる点を中心に説明する。図１０に示すように、本実施例の半導体装置１００も、その基本的構成は第１実施例の半導体装置１０と共通する。本実施例の半導体装置１００では、トレンチ１２０の形状が第１実施例とは異なる。
【００４１】
本実施例のトレンチ１２０は、直線部分１２２と、直線部分１２２の途中に形成された円形部分１２６とを備える。円形部分１２６の開口幅（開口径）は、直線部分１２２の開口幅より大きい。そのため、上記の通り、トレンチ１２０を形成する過程において、円形部分１２６は、直線部分１２２に比べて、半導体基板１２の深い位置までエッチングされる。本実施例でも、トレンチ１２０の内壁は絶縁膜１４２で被覆されている。また、直線部分１２２の内側には、ゲート電極１４０が形成される一方で、深い位置まで形成された円形部分１２６の内側には、絶縁体層１４４が形成されている。
【００４２】
本実施例の半導体装置１００でも、上記の通り、半導体基板１２の深い位置まで形成されている円形部分１２６の内側には、絶縁体層１４４が形成されており、ゲート電極１４０が形成されていない。そのため、半導体基板１２の深い位置まで円形部分１２６が形成されても、円形部分１２６の下端部に電界が集中することを抑制することができる。
【００４３】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
【００４４】
（変形例１）上記の第１実施例では、図７に示すように、第１溝部２２及び第２溝部２４の交差部分２６以外の部分に導体が完全に充填され、かつ、交差部分２６の内部に導体が完全に充填される前に、導体の堆積を停止し、導体層４１内に空隙４６を形成し、その後、ウェットエッチングを行うことにより、交差部分２６の内側の導体層４１を除去している。これに限られず、トレンチ２０内に導体を堆積させる際には、交差部分２６の内部に導体層４１を完全に充填してもよい。この場合、空隙４６は形成されないため、半導体基板１２の表面に、絶縁体層４４を形成する部分に開口を有するマスク層を形成して、ウェットエッチングを行う。その結果、図８に示すように、交差部分２６の内側の導体層４１を除去することができる。
【００４５】
（変形例２）上記の各実施例では、半導体基板１２に縦型のＩＧＢＴが形成されているが、半導体基板１２には、ＩＧＢＴに代えて、ＭＯＳＦＥＴ等、他の絶縁ゲート型の半導体素子が形成されていてもよい。
【００４６】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４７】
１０：半導体装置
１２：半導体基板
１４：裏面電極
２０：トレンチ
２２：第１溝部
２４：第２溝部
２６：交差部分
３０：エミッタ領域
３２：ボディ領域
３４：ドリフト領域
３６：コレクタ領域
４０：ゲート電極
４１：導体層
４２：絶縁膜
４４：絶縁体層
４６：空隙
４８：空間
５０：マスク層
１２０：トレンチ
１２２：直線部分
１２６：円形部分
１４０：ゲート電極
１４２：絶縁膜
１４４：絶縁体層
【図１】
2013149836.tif 000003
【図２】
2013149836.tif 000004
【図３】
2013149836.tif 000005
【図４】
2013149836.tif 000006
【図５】
2013149836.tif 000007
【図６】
2013149836.tif 000008
【図７】
2013149836.tif 000009
【図８】
2013149836.tif 000010
【図９】
2013149836.tif 000011
【図１０】
2013149836.tif 000012