(57)【要約】  【課題】パルスモータ駆動回路における故障検出回路の信頼性を向上させると共に、できるだけ安価な構成にする。  【解決手段】故障検出部２０は、相反する駆動電圧をそれぞれ入力端に接続し、ダイオードで構成された２入力のＯＲ回路５０と、同ＯＲ回路５０の出力信号を反転させ、トランジスタ４３で構成されたＮＯＴ回路５３と、同様に相反する駆動電圧をそれぞれ入力端に接続し、ダイオードで構成された２入力のＯＲ回路５１と、同ＯＲ回路５１の出力信号を反転させ、トランジスタ３９で構成されたＮＯＴ回路５３と、ＮＯＴ回路５２とＮＯＴ回路５３との出力端が入力端に接続され、ダイオードを用いたＯＲ回路５７とを備える。また、互いに反転した極性の駆動電圧をそれぞれ入力端に接続し、ダイオードで構成された２入力のＡＮＤ回路５４と、同ＡＮＤ回路５４の出力端をＯＲ回路５７の入力端に接続する。【選択図】図３
2013094002.tif 000002
【特許請求の範囲】
【請求項１】
それぞれの一端が接続されたコイルの接続点に直流電圧が印加され、同コイルのそれぞれの他端に互いに反転した極性の駆動電圧が印加される第１コイル組と第２コイル組とを備えたパルスモータと、前記駆動電圧を生成するための駆動信号を所定パターンで発生させるタイミング発生部と、前記駆動信号に基づいて前記駆動電圧を生成するスイッチング素子と、前記駆動電圧と前記所定パターンを比較した結果が不一致の時、前記パルスモータを駆動する回路の故障と判断してエラー信号を出力する故障検出部とを備えたパルスモータ駆動回路であって、
前記故障検出部は、前記第１コイル組に印加される前記駆動電圧を入力して同第１コイル組に関する故障を検出する第１検出部と、前記第２コイル組に印加される前記駆動電圧を入力して同第２コイル組に関する故障を検出する第２検出部と、前記第１検出部と前記第２検出部との出力をそれぞれ入力するダイオード素子で構成された第１オア回路とを備え、同第１オア回路の出力から前記エラー信号を出力し、
前記第１検出部及び前記第２検出部は、前記駆動電圧を入力とするダイオード素子で構成された２入力の第２オア回路と、同第２オア回路の出力信号を反転させるトランジスタで構成されたノット回路とで構成されていることを特徴とするパルスモータ駆動回路。
【請求項２】
前記第１コイル組に印加される前記駆動電圧を入力して同第１コイル組に関する故障を検出する第１アンド回路と、前記第２コイル組に印加される前記駆動電圧を入力して同第２コイル組に関する故障を検出する第２アンド回路とを前記パルスモータ駆動回路に追加接続し、前記第１アンド回路及び前記第２アンド回路の出力をそれぞれ前記第１オア回路の追加入力とし、
前記第１アンド回路及び前記第２アンド回路は前記駆動電圧を入力とするダイオード素子で構成されたことを特徴とする請求項１記載のパルスモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルスモータ駆動回路に係わり、より詳細には、この駆動回路の故障を検出する回路に関する。
【背景技術】
【０００２】
従来、パルスモータ駆動回路は図６に示すものが開示されている。このパルスモータ駆動回路は、４極４相のユニポーラ型ステッピングモータを２−２相励磁方式で駆動するものである。なお、２相励磁とは２つの相に順次電流を流してステップ送りを行う励磁方式であり、この例では２組のコイルをそれぞれ２相励磁するようになっている。
【０００３】
このパルスモータ駆動回路は図６に示すように、各コイルの一端にモータ用の直流電圧＋Ｖが印加され、各コイルの他端をパルスモータのＡ相及びこの反転Ａ相と、Ｂ相及びこの反転Ｂ相としてそれぞれ駆動する４種類の駆動信号を所定のタイミングで出力するタイミング発生部であるモータドライブ回路９１と、前述した４つのコイルと回転子９２とを備えたパルスモータと、Ａ相、反転Ａ相、Ｂ相、反転Ｂ相の駆動信号をロジック信号レベルに変換して、これらと対応するロジック信号イ、ロ、ハ、ニを出力する信号変換回路９３とを備えており、さらに、ロジック信号イとロジック信号ロを入力するＮＯＲ（ノア）回路９４ａと、ロジック信号ハとロジック信号ニを入力するＮＯＲ回路９４ｂと、ＮＯＲ回路９４ａとＮＯＲ回路９４ｂとの出力を入力するＮＯＲ回路９４ｃとで構成された判断回路９４とを備えて構成されている。なお、ＮＯＲ回路９４ｃの出力がエラー信号であり、この信号がＬＯＷレベルの時にエラー状態を示すようになっている。
【０００４】
２−２相励磁方式において、Ａ相と反転Ａ相、Ｂ相と反転Ｂ相とは互いに必ず反転した信号で駆動されるため、ロジック信号イとロジック信号ロと、ロジック信号ハとロジック信号ニも、互いに反転した信号となる。従って、それぞれの組合せの信号が２つともＬＯＷレベルの場合は何らかの回路異常があることになる。従ってこのような場合、つまり、ＮＯＲ回路９４ａ、または、ＮＯＲ回路９４ｂの出力がＨＩＧＨレベルの場合、ＮＯＲ回路９４ｃの出力がＬＯＷレベルになりエラーを報知することができるようになっている（例えば、特許文献１参照。）。
【０００５】
しかしながら、一般的に駆動信号の信号レベルと、Ｃ−ＭＯＳで構成されたロジック回路の信号レベルとはかけ離れており、また、モータ用の直流電圧＋Ｖも変動するため、信号変換回路９３を備えていても駆動信号の電圧が上昇してロジック信号イ〜ニのいずれか１つの信号がロジック回路の電源電圧を越えるとラッチアップ現象が発生し、最悪の場合はロジック回路が破損してしまう場合があった。
【０００６】
また、従来の回路ではモータドライブ回路９１が故障して正常な駆動信号を出力できない、つまり、内部の駆動トランジスタが焼損してオープンとなって駆動信号がＨＩＧＨレベルのままの場合や、内部の駆動トランジスタをオン／オフさせるタイミング発生部が故障した時はエラーを検出できない場合があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】実開昭５７−８９３９２号公報（第６−７頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は以上述べた問題点を解決し、パルスモータ駆動回路における故障検出回路の信頼性を向上させると共に、できるだけ安価な構成にすることを目的とする。
【課題を解決するための手段】
【０００９】
本発明は上述の課題を解決するため、本発明の請求項１に記載の発明は、それぞれの一端が接続されたコイルの接続点に直流電圧が印加され、同コイルのそれぞれの他端に互いに反転した極性の駆動電圧が印加される第１コイル組と第２コイル組とを備えたパルスモータと、前記駆動電圧を生成するための駆動信号を所定パターンで発生させるタイミング発生部と、前記駆動信号に基づいて前記駆動電圧を生成するスイッチング素子と、前記駆動電圧と前記所定パターンを比較した結果が不一致の時、前記パルスモータを駆動する回路の故障と判断してエラー信号を出力する故障検出部とを備えたパルスモータ駆動回路であって、
前記故障検出部は、前記第１コイル組に印加される前記駆動電圧を入力して同第１コイル組に関する故障を検出する第１検出部と、前記第２コイル組に印加される前記駆動電圧を入力して同第２コイル組に関する故障を検出する第２検出部と、前記第１検出部と前記第２検出部との出力をそれぞれ入力するダイオード素子で構成された第１オア回路とを備え、同第１オア回路の出力から前記エラー信号を出力し、
前記第１検出部及び前記第２検出部は、前記駆動電圧を入力とするダイオード素子で構成された２入力の第２オア回路と、同第２オア回路の出力信号を反転させるトランジスタで構成されたノット回路とで構成されていることを特徴とする。
【００１０】
本発明の請求項２に記載の発明は、前記第１コイル組に印加される前記駆動電圧を入力して同第１コイル組に関する故障を検出する第１アンド回路と、前記第２コイル組に印加される前記駆動電圧を入力して同第２コイル組に関する故障を検出する第２アンド回路とを前記パルスモータ駆動回路に追加接続し、前記第１アンド回路及び前記第２アンド回路の出力をそれぞれ前記第１オア回路の追加入力とし、
前記第１アンド回路及び前記第２アンド回路は前記駆動電圧を入力とするダイオード素子で構成されたことを特徴とする。
【発明の効果】
【００１１】
以上の手段を用いることにより、本発明によるパルスモータ駆動回路によれば、
請求項１に係わる発明は、背景技術で説明した論理回路ＩＣで構成された判断回路をスイッチング素子とダイオードとを用いて構成したため、信号変換回路が不要になり信頼性を向上させることができる。また、コストダウンを図ることもできる。
【００１２】
請求項２に係わる発明は、相反する駆動電圧が共に論理『１』となった時に故障検出部の出力端が論理『１』となるアンド回路を追加したため、コイルを駆動するスイッチング素子が故障してオープンとなった場合や、タイミング発生部が故障した時であっても故障を検出できる回路であっても、請求項１と同様に信号変換回路の削除による信頼性を向上させ、またコストダウンを図ることもできる。
【図面の簡単な説明】
【００１３】
【図１】本発明によるパルスモータ駆動回路の実施例を示すブロック図である。
【図２】本発明による故障検出部の論理を説明するブロック図と真理値表である。
【図３】本発明による故障検出部の回路図である。
【図４】本発明による故障検出例を説明する真理値表ある。
【図５】本発明による別の故障検出例を説明する真理値表ある。
【図６】従来のパルスモータ駆動回路を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。
【実施例１】
【００１５】
図１は本発明によるパルスモータ駆動回路の実施例を示すブロック図である。このパルスモータ駆動回路は、内部にコイル１２〜１５の４つのコイルと回転子１１とを備えたパルスモータ１０と、同パルスモータ１０をパルスモータ駆動回路に接続するコネクタ６と、コイル１２〜１５を駆動するスイッチング素子であるトランジスタ２〜５と、トランジスタ２〜５にオン／オフを指示する駆動信号ａ〜ｄを出力するタイミング発生部である制御部１と、これら全ての回路異常を検出する故障検出部２０とを備えている。
【００１６】
パルスモータ１０内部では、コイル１２とコイル１３との一端が直列に接続され、この接続点にモータ用の直流電圧ＶＰがコネクタ６を介して接続されている。そして、コイル１２の他端がコネクタ６を介してトランジスタ２のコレクタ端子に、また、コイル１３の他端がコネクタ６を介してトランジスタ４のコレクタ端子に、それぞれ接続されている。
【００１７】
同様にコイル１４とコイル１５との一端が直列に接続され、この接続点にモータ用の直流電圧ＶＰがコネクタ６を介して接続されている。そして、コイル１４の他端がコネクタ６を介してトランジスタ３のコレクタ端子に、また、コイル１５の他端がコネクタ６を介してトランジスタ５のコレクタ端子に、それぞれ接続されている。
なお、本実施例ではコイル１２とコイル１３とが第１コイル組であり、コイル１４とコイル１５とが第２コイル組であると名称を規定しているが、これらは同じ回路であるため、名称はこれに限るものではない。
【００１８】
トランジスタ２〜５の各エミッタ端子はグランドに接続され、各トランジスタのベース端子はそれぞれ制御部１に接続されている。制御部１からは後で説明する駆動パターンに従って駆動信号ａ〜ｄがトランジスタ２〜５にそれぞれ出力される。一方、トランジスタ２〜５の各コレクタ端子は、これと対応する接続点Ａ〜Ｄが故障検出部２０にそれぞれ接続され、また、故障検出部２０と制御部１との間には故障検出部２０から故障検出信号を制御部１へ出力する信号線が接続されている。この故障検出信号はエラー時にＨＩＧＨレベル（論理『１』）となる。
【００１９】
なお、４極４相のユニポーラ型のパルスモータ１０を２−２相励磁方式で駆動するため、コイル１２をＸ相、コイル１３を反転Ｘ相、コイル１４をＹ相、コイル１５を反転Ｙ相とすると、これに対応して駆動信号ａ〜ｄとしてＸ相、Ｘ相の信号を反転させた反転Ｘ相、Ｙ相、Ｙ相の信号を反転させた反転Ｙ相の信号が制御部１から出力される。なお、この駆動パターンは後で詳細に説明する。
【００２０】
図２（１）は本発明による故障検出部２０の論理を説明するブロック図であり、図２（２）と図２（３）は故障検出部２０の内の部分的な論理回路の真理値表である。
【００２１】
故障検出部２０を論理回路で表すと図２（Ａ）に示す構成となる。つまり、ＸＯＲ（イクスクルージブオア）回路２０ａの一方の入力端子が接続点Ａに、他方の端子が接続点Ｃに、また、ＸＯＲ回路２０ｂの一方の入力端子が接続点Ｂに、他方の端子が接続点Ｄに、それぞれ接続され、各ＸＯＲ回路の出力はＮＡＮＤ（ナンド）回路２０ｃのそれぞれの入力端子に接続されている。そしてＮＡＮＤ回路２０ｃから出力される信号が故障検出信号である。
【００２２】
ＸＯＲ回路２０ａとＸＯＲ回路２０ｂとの真理値表をそれぞれ、図２（Ｂ）と図２（Ｃ）に示す。前述したように接続点Ａと接続点Ｃ、また、接続点Ｂと接続点Ｄとはそれぞれ逆相の信号が印加されるため、それぞれの組の信号で同相となった場合、つまり、各真理値表で出力の値が『０』となった場合を異常とする。各真理値表の入力値『０』は接続点の信号レベルがＬＯＷレベル（０ボルト近辺）、『１』は接続点の信号レベルがＨＩＧＨレベル（モータ用の直流電圧の電圧ＶＰ近辺）と対応していることを示す。
【００２３】
図３は図２（Ａ）の故障検出部２０の論理的な機能をＩＣを用いないで実現する回路図である。図２（Ａ）の論理回路を具体的に実現するためには１チップ４回路入りのＸＯＲ回路のＩＣを１チップと１チップ４回路入りのＮＡＮＤ回路のＩＣを１チップ、さらに、背景技術で説明したようにパルスモータ１０を駆動する信号レベルをロジック回路の信号レベルに変換する信号変換回路が必要である。一般的な信号変換回路としては、各パルスモータ１０を駆動する信号毎に、電圧を分圧する抵抗が２点、さらに図示しないクリップ回路としてダイオードまたは定電圧ダイオードが１点が最低限必要であり、合計３点が信号線の数である４回路分、つまり、１２点の部品が必要となる。
【００２４】
このクリップ回路は図６の背景技術で説明したように、モータ用の直流電圧ＶＰが上昇してロジック信号イ〜ニのいずれか１つの入力信号がロジック回路の電源電圧Ｖｃｃを越えるとラッチアップ現象が発生し、最悪の場合にロジック回路が破壊されることを防止するものである。このクリップ回路は、入力信号として所定電圧（ロジック電源電圧Ｖｃｃ）以上の電圧が印加された場合に短絡電流により所定電圧を維持する定電圧ダイオードか、入力信号として所定電圧以上の電圧が印加された場合に、この電圧をロジック電源の正極側に流すことで所定電圧を維持するダイオードのいずれかで構成される。
【００２５】
しかしながら、このようなクリップ回路は瞬間的なサージ信号カットなどでは使用して問題ないが、クリップ回路の入力信号の電圧がロジック回路の電源電圧Ｖｃｃより高く、この信号自体が時間的に長く続く場合、例えば駆動信号ａ〜ｄでＬＯＷレベルが続く場合は、所定電圧以上となる電圧によりクリップ回路の定電圧ダイオードやダイオードに常に電流が流れ続けるため、発熱などにより信頼性が損なわれる場合がある。本実施例では信号変換回路を使用しないのでクリップ回路も不要であるため、信頼性を向上させることができる。
【００２６】
また、本実施例によれば、図６の信号変換回路と判断回路とを含めた同等の機能を備えた故障検出部２０をダイオードや抵抗など合計２５点の安価な部品で構成することができる。差し引き１３点の部品でＸＯＲ回路とＮＡＮＤ回路のＩＣと同等の機能を実現できることになり、各部品の購入価格によってはロジック回路を使用する場合よりも安価に構成することができる場合がある。なお、各トランジスタにベース抵抗が内蔵されたものを使用すれば、抵抗２点×２回路でさらに４点の部品を削減することができ、さらにコストを低減できる。
【００２７】
次に図３の故障検出部２０の回路構成を説明する。この故障検出部２０は接続点Ａと接続点Ｃとに接続され、各点の信号を入力するＯＲ（オア）回路５０と、同ＯＲ回路５０の出力信号を入力し、この信号を反転させて出力するＮＯＴ（ノット）回路５３と、接続点Ｂと接続点Ｄとに接続され、各点の信号を入力するＯＲ（オア）回路５１と、同ＯＲ回路５１の出力信号を入力し、この信号を反転させて出力するＮＯＴ回路５２と、接続点Ａと接続点Ｃとに接続され、各点の信号を入力するＡＮＤ（アンド）回路５４と、接続点Ｂと接続点Ｄとに接続され、各点の信号を入力するＡＮＤ回路５５と、ＡＮＤ回路５４の出力端にアノード端子が接続されたダイオード２９と、ＡＮＤ回路５５の出力端にアノード端子が接続されたダイオード３０と、ＮＯＴ回路５３の出力端にアノード端子が接続されたダイオード３２と、ＮＯＴ回路５２の出力端にアノード端子が接続されたダイオード３１と、ダイオード２９〜３２の各カソード端子が一端に接続され、他端がグランドに接続された抵抗４０と、一端がグランドに接続されたコンデンサ４２と、コンデンサ４２の他端と抵抗４０の一端との間に接続された抵抗４１とを備えている。なお、コンデンサ４２の他端が故障検出部２０の出力端であり、この出力端から故障検出信号が出力される。
【００２８】
ＯＲ回路５０は、ダイオード２１とダイオード２２とで構成され、これらのカソード端子が接続されて出力端となっており、各ダイオードのアノード端が入力端となっている。同様にＯＲ回路５１は、ダイオード２３とダイオード２４とで構成され、これらのカソード端子が接続されて出力端となっており、各ダイオードのアノード端が入力端となっている。
【００２９】
ＮＯＴ回路５２は、一端がグランドに接続された抵抗３８と、抵抗３８の他端に一端が接続され、他端がＮＯＴ回路５２の入力端となる抵抗３７と、エミッタ端子がグランドに接続され、ベース端子が抵抗３７の一端に接続されたＮＰＮ型のトランジスタ３９と、トランジスタ３９のコレクタ端子に一端が接続され、他端が電源電圧Ｖｃｃに接続された抵抗３５とを備えている。なお、トランジスタ３９のコレクタ端子がＮＯＴ回路５２の出力端である。
【００３０】
同様に  ＮＯＴ回路５３は、一端がグランドに接続された抵抗４５と、抵抗４５の他端に一端が接続され、他端がＮＯＴ回路５３の入力端となる抵抗４４と、エミッタ端子がグランドに接続され、ベース端子が抵抗４４の一端に接続されたＮＰＮ型のトランジスタ４３と、トランジスタ４３のコレクタ端子に一端が接続され、他端が電源電圧Ｖｃｃに接続された抵抗３６とを備えている。なお、トランジスタ４３のコレクタ端子がＮＯＴ回路５３の出力端である。
【００３１】
ＡＮＤ回路５４は、一端が電源電圧Ｖｃｃに接続された抵抗３３と、抵抗３３の他端と共に、それぞれのアノード端子が接続されたダイオード２５とダイオード２６とを備えている。なお、ダイオード２５とダイオード２６との各カソード端子がＡＮＤ回路５４の入力端になる。また、接続されたダイオード２５とダイオード２６との各アノード端子がＡＮＤ回路５４の出力端になる。
【００３２】
同様にＡＮＤ回路５５は、一端が電源電圧Ｖｃｃに接続された抵抗３４と、抵抗３４の他端と共に、それぞれのアノード端子が接続されたダイオード２７とダイオード２８とを備えている。なお、ダイオード２７とダイオード２８との各カソード端子がＡＮＤ回路５５の入力端になる。また、接続されたダイオード２７とダイオード２８との各アノード端子がＡＮＤ回路５５の出力端になる。
【００３３】
この故障検出部２０には前述したコンデンサ４２が備えられ、このコンデンサ４２と抵抗４１とでハザード除去用の積分回路を構成している。この積分回路により、故障検出部２０に入力される信号の切り換えタイミングで発生する不要な出力信号を除去するようになっている。
【００３４】
一方、ダイオード２９〜３２で４入力のＯＲ回路５７を構成しており、ＮＯＴ回路５２とＮＯＴ回路５３とＡＮＤ回路５４とＡＮＤ回路５５の出力のいずれか１つがＨＩＧＨレベルになった時、故障検出信号としてＨＩＧＨレベル（異常）の信号を出力するようになっている。
【００３５】
以上説明した回路において、第２オア回路であるＯＲ回路５０とＮＯＴ回路５３とで第１検出部が構成され、第２オア回路であるＯＲ回路５１とＮＯＴ回路５２とで第２検出部が構成されている。また、ＯＲ回路５７が第１オア回路である。さらに、ＡＮＤ回路５４が第１アンド回路であり、ＡＮＤ回路５５が第２アンド回路である。
【００３６】
次に図４及び図５の故障検出部２０の真理値表を用いて故障パータンを説明する。なお、各真理値表の値『０』は各接続点Ａ〜Ｄでの各信号レベルがＬＯＷ（０ボルト近辺）、『１』は同様に各信号レベルがＨＩＧＨレベル（モータ用の直流電圧ＶＰ近辺）とそれぞれ対応していることを示す。ただし、故障検出信号はロジック用の電圧で出力されるため、パルスモータ駆動回路が異常になった時『１』、つまりロジック回路用の電圧Ｖｃｃが、また、正常な場合は『０』、つまり、０ボルトが出力される。
【００３７】
なお、図２（Ａ）の論理回路と、図３の回路とは論理的に入出力が同じため、図２（Ａ）を参照して説明する。また各真理値表において、横方向は駆動パターン１〜４を示しており、この４パターンが繰り返されることによりパルスモータ１０が回転する。一方、縦方向は信号名を表しており、接続点Ａ〜Ｄにおける信号を示している。
【００３８】
図４（１）はパルスモータ駆動回路が正常な場合を示す真理値表である。信号Ａは駆動パターンに従って、０、１、１、０、信号Ｂは０、０、１、１、信号Ｃは１、０、０、１、信号Ｄは１、１、０、０とそれぞれなるように制御部１はトランジスタ２〜５を介して駆動信号ａ〜ｄを出力する。これに対応して故障検出信号は０、０、０、０が出力される。
【００３９】
ここで信号Ａと信号Ｃとに着目して駆動パターン１〜４を見ると、この２つの信号は必ず反転状態となっている。同様に信号Ｂと信号Ｄとも反転状態であり、かつ、駆動パターン１〜４で同じパターンは存在しない。従って、信号Ａと信号Ｃとが同じ状態、または、信号Ｂと信号Ｄとが同じ状態に、つまり、それぞれの組の信号が０、０、または、１、１になった場合を検出すれば、駆動パターン１〜４のいずれかのタイミングでパルスモータ駆動回路の異常を検出できる。
【００４０】
図４（２）はコイル１３が何らかの原因で断線した時の真理値表を表している。この場合駆動信号ｃがどのように変化しても信号Ｃは『０』のままとなる。正常時の真理値表と比較すると網かけ部分が異なることになる。この時、駆動パターン１において信号Ａと信号Ｃとが、また、駆動パターン４において信号Ａと信号Ｃとがそれぞれ同じ値の『０』になる。従って図２（Ｂ）及び図３（Ｃ）のＸＯＲ回路の真理値表に示すように、出力が『０』となり、故障検出信号は『１』、つまり、異常となる。
【００４１】
図４（３）はコネクタ６が何らかの原因で抜けた時の真理値表を表している。この場合全ての駆動信号がどのように変化しても全ての信号は『０』のままとなる。正常時の真理値表と比較すると網かけ部分が異なることになる。この時、全ての駆動パターンにおいて全ての信号がそれぞれ同じ値の『０』になる。従って図２（Ｂ）のＸＯＲ回路２０ａの真理値表に示すように、出力が『０』となり、全ての駆動パターンのタイミングで故障検出信号は『１』、つまり、異常となる。
【００４２】
図４（４）は接続点Ｂと接続点Ｃとが何らかの原因で短絡した時の真理値表を表している。この場合、信号Ｂと信号Ｃとのいずれか一方が『０』となった場合、信号Ｂと信号Ｃとは『０』になる。正常時の真理値表と比較すると網かけ部分が異なることになる。この時、駆動パターン１において信号Ａと信号Ｃとが、また、駆動パターン３において信号Ｂと信号Ｄとがそれぞれ同じ値の『０』になる。従って図２（Ｂ）及び図３（Ｃ）のＸＯＲ回路の真理値表に示すように、出力が『０』となり、故障検出信号は『１』、つまり、異常となる。
【００４３】
以上説明した故障例は信号Ａ〜信号Ｄが故障によって『１』であるべき場合に『０』になることを検出するものであり、図３の点線で示す追加回路５６が無くても検出が可能である。追加回路５６は信号Ａと信号Ｃとが、また、信号Ｂと信号Ｄとがそれぞれ『１』『１』となった場合に故障検出信号として『1 』を出力するものである。従ってこの追加回路５６があることにより、次に説明する故障も検出することができる。
【００４４】
図５は本発明による別の故障検出例を説明する故障検出部２０の真理値表ある。なお、記載項目の内容は図４の場合と同じである。
【００４５】
図５（１）は何らかの原因でトランジスタ２が焼損してコレクタ〜エミッタ間がオープンとなった場合を示す真理値表である。トランジスタ２がオープンとなった場合、信号Ａが全ての駆動パターンで『１』となる。正常時の真理値表と比較すると網かけ部分が異なることになる。この時、駆動パターン１と駆動パターン４とにおいて信号Ａと信号Ｃとが同じ『１』になる。従って図２（Ｂ）のＸＯＲ回路２０ａの真理値表に示すように、出力が『０』となり故障検出信号は『１』、つまり異常となる。
【００４６】
図５（２）は何らかの原因で駆動信号ａと駆動信号ｂとが短絡し、駆動信号ｂが駆動信号ａに従った駆動信号しか出力されない場合を示す真理値表である。この場合、信号Ｂが信号Ａと同じ値となる。正常時の真理値表と比較すると網かけ部分が異なることになる。この時、駆動パターン２において信号Ｂと信号Ｄとが同じ『１』になる。従って図２（Ｃ）のＸＯＲ回路２０ｂの真理値表に示すように、出力が『０』となり故障検出信号は『１』、つまり異常となる。
【００４７】
図５（３）は何らかの原因で駆動信号ａと駆動信号ｂとが短絡し、駆動信号ａが駆動信号ｂに従った駆動信号しか出力されない場合を示す真理値表である。この場合、信号Ａが信号Ｂと同じ値となる。正常時の真理値表と比較すると網かけ部分が異なることになる。この時、駆動パターン４において信号Ｂと信号Ｄとが同じ『１』になる。従って図２（Ｃ）のＸＯＲ回路２０ｂの真理値表に示すように、出力が『０』となり故障検出信号は『１』、つまり異常となる。
【００４８】
このように追加回路５６を備えることにより駆動トランジスタが焼損してオープンとなって駆動信号がＨＩＧＨレベルのままの場合や、内部の駆動トランジスタをオン／オフさせるパルスタイミング発生回路、例えばこの実施例では制御部１が故障した場合でも故障を検出することができる。
【００４９】
以上説明したように、背景技術で説明した論理回路ＩＣで構成された判断回路９４をトランジスタとダイオードとを用いて構成したため、信号変換回路９３が不要になり信頼性を向上させることができる。また、コストダウンを図ることもできる。
【００５０】
また、相反する駆動電圧が共に論理『１』となった時に故障検出部２０の出力端が論理『１』となるアンド回路５４及び５５を追加して、トランジスタ２〜５のいずれかが故障してオープンとなった場合や、タイミング発生部である制御部１が故障した場合でも故障を検出できる回路であっても、同様に信号変換回路の削除により信頼性を向上させ、またコストダウンを図ることもできる。
【００５１】
なお、本実施例では４極４相のユニポーラ型ステッピングモータを２−２相励磁方式で駆動する例を説明したが、これに限るものでなく、正常時の駆動パターンが逆相となる駆動信号を用いる種々のモータに適用できる。
【符号の説明】
【００５２】
１  制御部
２、３、４、５  トランジスタ（スイッチング素子）
６  コネクタ
１０  パルスモータ
１１  回転子
１２、１３、１４、１５  コイル
２０ａ、２０ｂ  ＸＯＲ回路
２０ｃ  ＮＡＮＤ回路
２０  故障検出部
２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１、３２  ダイオード
３３、３４、３５、３６、３７、３８  抵抗
３９  トランジスタ
４０、４１  抵抗
４２  コンデンサ
４３  トランジスタ
４４、４５  抵抗
５０  ＯＲ回路（第２オア回路）
５１  ＯＲ回路（第２オア回路）
５２  ＮＯＴ回路（ノット回路）
５３  ＮＯＴ回路（ノット回路）
５４  ＡＮＤ回路（第１アンド回路）
５５  ＡＮＤ回路（第１アンド回路）
５６  追加回路
５７  ＯＲ回路（第１オア回路）
【図１】
2013094002.tif 000003
【図２】
2013094002.tif 000004
【図３】
2013094002.tif 000005
【図４】
2013094002.tif 000006
【図５】
2013094002.tif 000007
【図６】
2013094002.tif 000008