【手続補正書】
【提出日】平成28年6月17日(2016.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのデータ入力と、
少なくとも１つのクロック入力とを備えるクロック及び／又はデータ回復のための回路装置（１００）であって、
少なくとも１つの周波数調整回路と
少なくとも１つの位相調整回路とを備え、
最初に、データ入力に適用可能なデータレートに基づいて周波数を設定するために前記周波数調整回路のみがアクティブであり、次に、前記データ入力と前記クロック入力との位相差を確認するために前記位相調整回路への切替えが生じることを特徴とする回路装置。
【請求項２】
前記周波数調整回路は、
少なくとも１つの状態マシン（ＦＳＭ）と、
前記状態マシン（ＦＳＭ）の下流の少なくとも１つの電流デジタル／アナログ変換器（Ｉ＿ＤＡＣ）と、
前記電流デジタル／アナログ変換器（Ｉ＿ＤＡＣ）の下流の少なくとも１つの電流／電圧変換器（１／ＧＭ）と、
前記電流／電圧変換器（１／ＧＭ）の下流の、少なくとも１つの制御電圧信号（ＶＢＰ）を印加可能な少なくとも１つの電圧制御発振器（ＶＣＯ）とを備えることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記電流デジタル／アナログ変換器（Ｉ＿ＤＡＣ）は、特に、デジタル８ビットワードを適用可能な８ビットプログラマブルであることを特徴とする請求項２に記載の回路装置。
【請求項４】
前記電流／電圧変換器（１／ＧＭ）は、少なくとも１つのトランスインピーダンス増幅器として構成されることを特徴とする請求項２又は３に記載の回路装置。
【請求項５】
少なくとも１つの電圧制御発振器バッファステージ（ＶＣＢ）を有し、
前記電圧制御発振器バッファステージ（ＶＣＢ）の下流の少なくとも１つの演算増幅器を有し、且つ
前記演算増幅器（ＡＭＰ）の下流の少なくとも１つの充電ポンプ（ＣＰ´）を有する、前記制御電圧信号（ＶＢＰ）を設定するために設けられた少なくとも１つの電圧調整回路を備えることを特徴とする請求項２乃至４のいずれか一項に記載の回路装置。
【請求項６】
前記電圧制御発振器（ＶＣＯ）及び／又は前記電圧制御発振器バッファステージ（ＶＣＢ）は、
第１のバラクタ（１２）と第２のバラクタ（１４）とを備え、前記第１のバラクタ（１２）の陰極接続部と前記第２のバラクタ（１４）の陰極接続部とが互いに接続され、第１のトランジスタ（２２）のソース接点又はエミッタ接続部と接続され、第２のトランジスタ（２４）のドレイン接点又はコレクタ接続部と接続され、第３のトランジスタ（２６）のドレイン接点又はコレクタ接続部と接続され、第４のトランジスタ（２８）のゲート接点又はベース接続部と接続され、
及び、
第３のバラクタ（１６）と第４のバラクタ（１８）とを備え、前記第３のバラクタ（１６）の陰極接続部と前記第４のバラクタ（１８）の陰極接続部とが互いに接続され、第５のトランジスタ（３２）のソース接点又はエミッタ接続部と接続され、第６のトランジスタ（３４）のドレイン接点又はコレクタ接続部と接続され、前記第３のトランジスタ（２６）のゲート接点又はベース接続部と接続され、前記第４のトランジスタ（２８）のドレイン接点又はコレクタ接続部と接続されることを特徴とする請求項２乃至５のいずれか一項に記載の回路装置。
【請求項７】
前記第１のトランジスタ（２２）のゲート接点又はベース接続部と前記第５のトランジスタ（３２）のゲート接点又はベース接続部とが互いに接続されると共に制御電圧信号（ＶＢＰ）を印加可能であり、
前記第２のトランジスタ（２４）のソース接点又はエミッタ接続部と前記第６のトランジスタ（３４）のソース接点又はエミッタ接続部とが互いに接続されると共に第７のトランジスタ（３６）のドレイン接点又はコレクタ接続部と接続され、前記電流／電圧変換器（１／ＧＭ）の第１の出力電圧信号（ＶＢＮＦ）を前記第７のトランジスタのゲート接点又はベース接続部に印加可能であり、前記第７のトランジスタのソース接点又はエミッタ接続部が基準電位（ＧＮＤ）と、特に、アース電位又は接地電位又はゼロ電位と接続され、
及び、
前記第３のトランジスタ（２６）のソース接点又はエミッタ接続部と前記第４のトランジスタ（２８）のソース接点又はエミッタ接続部が互いに接続されると共に第８のトランジスタ（３８）のドレイン接点又はコレクタ接続部と接続され、前記電流／電圧変換器（１／ＧＭ）の第２の出力電圧信号（ＶＢＮＳ）を前記第８のトランジスタのゲート接点又はベース接続部に印加可能であり、前記第８のトランジスタのソース接点又はエミッタ接続部が基準電位（ＧＮＤ）と、特に、アース電位又は接地電位又はゼロ電位と接続されることを特徴とする請求項６に記載の回路装置。
【請求項８】
前記位相調整回路は、
少なくとも１つの位相検出器（ＰＤ）と、
前記位相検出器（ＰＤ）の下流の少なくとも１つの充電ポンプ（ＣＰ）と、
前記充電ポンプ（ＣＰ）の下流の少なくとも１つの電圧／電流変換器（ＧＭ）と、
前記電圧制御発振器（ＶＣＯ）とを備えることを特徴とする請求項１乃至７のいずれか一項に記載の回路装置。
【請求項９】
前記位相検出器（ＰＤ）は、２値位相検出器として、特に、少なくともバン−バン位相検出器として又は少なくとも上方／下方位相検出器として、少なくとも構成されることを特徴とする請求項８に記載の回路装置。
【請求項１０】
前記位相検出器（ＰＤ）は、特に、少なくともフリップフロップとして構成される、例えば、少なくとも状態制御フリップフロップとして構成される少なくとも１つのラッチ回路を備え、
第１のトランジスタ（４２）のソース接点又はエミッタ接続部が第２のトランジスタ（４４）のドレイン接点又はコレクタ接続部と接続され、第３のトランジスタ（４６）のドレイン接点又はコレクタ接続部と接続され、第４のトランジスタ（４８）のゲート接点又はベース接続部と接続され、
第５のトランジスタ（５２）のソース接点又はエミッタ接続部が第６のトランジスタ（５４）のドレイン接点又はコレクタ接続部と接続され、前記第３のトランジスタ（４６）のゲート接点又はベース接続部と接続され、前記第４のトランジスタ（４８）のドレイン接点又はコレクタ接続部と接続され、
前記第１のトランジスタ（４２）のゲート接点又はベース接続部と前記第５のトランジスタ（５２）のゲート接点又はベース接続部とが互いに接続されると共に制御電圧信号（ＶＢＰ）が印加可能である請求項８又は９に記載の回路装置。
【請求項１１】
前記第２のトランジスタ（４４）のソース接点又はエミッタ接続部と前記第６のトランジスタ（５４）のソース接点又はエミッタ接続部とが互いに接続されると共に第７のトランジスタ（５６）のドレイン接点又はコレクタ接続部と接続され、第１のクロック信号（ＣＫＰ）が前記第７のトランジスタ（５６）のゲート接点又はベース接続部に印加可能であり、
前記第３のトランジスタ（４６）のソース接点又はエミッタ接続部と前記第４のトランジスタ（４８）のソース接点又はエミッタ接続部とが互いに接続されると共に第８のトランジスタ（５８）のドレイン接点又はコレクタ接続部と接続され、第２のクロック信号（ＣＫＮ）が前記第８のトランジスタ（５８）のゲート接点又はベース接続部に印加可能であり、
前記第７のトランジスタ（５６）のソース接点又はエミッタ接続部と前記第８のトランジスタ（５８）のソース接点又はエミッタ接続部とが互いに接続されると共に第９のトランジスタ（６０）のドレイン接点又はコレクタ接続部と接続され、前記第９のトランジスタ（６０）のソース接点又はエミッタ接続部が基準電位（ＧＮＤ）と、特に、アース電位又は接地電位又はゼロ電位と接続されることを特徴とする請求項１０に記載の回路装置。
【請求項１２】
前記電圧制御発振器（ＶＣＯ）の前記第１のトランジスタ（２２）及び／又は前記第５のトランジスタ（３２）、
及び／又は、
前記位相検出器（ＰＤ）の前記ラッチ回路の前記第１のトランジスタ（４２）及び／又は前記第５のトランジスタ（５２）が、ｎチャネル金属酸化物半導体電界効果トランジスタとして構成されることを特徴とする請求項６又は７、及び／又は請求項１０又は１１に記載の回路装置。
【請求項１３】
少なくとも１つの加算器（ＳＵＭ）によって合計される前記電流デジタル／アナログ変換器（Ｉ＿ＤＡＣ）の、及び前記電圧／電流変換器（ＧＭ）の出力電流が前記電流／電圧変換器（１／ＧＭ）に印加可能なことを特徴とする請求項２乃至７のいずれか一項、及び請求項８乃至１２のいずれか一項に記載の回路装置。
【請求項１４】
少なくとも１つの周波数調整と、
少なくとも１つの位相調整とを含み、
最初に、データレートに基づいて周波数を設定するために前記周波数調整をする回路のみがアクティブであり、次に、前記データ入力と前記クロック入力との位相差を確認するために前記位相調整をする回路への切替えが生じることを特徴とするクロック及び／又はデータ回復のための方法。