(57)【特許請求の範囲】
【請求項１】
立ち上がり部を含む原波形を、該立ち上がり部と、該原波形のうちの該立ち上がり部を除く残部とに分離する分離手段、
前記分離手段によって分離された前記残部の波形を、複数の周波数帯域の波形成分に分割する帯域分割手段、
前記分離手段によって分離された立ち上がり部の波形と、前記帯域分割手段によって分割された複数の波形成分それぞれとからなる波形群を構成する各波形を加工する波形加工手段、および
前記波形加工手段によって加工された後の各波形を相互に重ね合わせることにより、前記原波形が加工された再生波形を合成する再生波形合成手段を備えたことを特徴とする再生波形生成装置。
【請求項２】
立ち上がり部を含む原波形を、該立ち上がり部と、該原波形のうちの該立ち上がり部を除く残部とに分離する分離手段、
前記分離手段によって分離された前記残部の波形を、複数の周波数帯域の波形成分に分割する帯域分割手段、
前記分離手段によって分離された立ち上がり部の波形と、前記帯域分割手段によって分割された複数の波形成分のうちの所定の波形成分とを重ね合わせる重ね合わせ手段、
前記重ね合わせ手段によって前記立ち上がり部の波形と前記所定の波形成分とが重ね合わされてなる波形と、前記帯域分割手段によって分割された複数の波形成分のうちの、前記所定の波形成分を除く他の全ての波形成分それぞれとからなる波形群を構成する各波形を加工する波形加工手段、および
前記波形加工手段によって加工された後の各波形を相互に重ね合わせることにより、前記原波形が加工された再生波形を合成する再生波形合成手段を備えたことを特徴とする再生波形生成装置。
【請求項３】
立ち上がり部を含む原波形のうちの該立ち上がり部を除く残部の波形が複数の周波数帯域の波形成分に分割されてなる複数の帯域分割波形それぞれと、該立ち上がり部の波形とからなる波形群を記憶する波形群記憶手段、
前記波形群記憶手段に記憶された波形群を構成する各波形を加工する波形加工手段、および
前記波形加工手段によって加工された後の各波形を相互に重ね合わせることにより、前記原波形が加工された再生波形を合成する再生波形合成手段を備えたことを特徴とする再生波形生成装置。
【請求項４】
立ち上がり部を含む原波形のうちの該立ち上がり部を除く残部の波形が複数の周波数帯域の波形成分に分割されてなる複数の帯域分割波形のうちの所定の帯域分割波形と該立ち上がり部の波形とが重ね合わされてなる波形と、該複数の帯域分割波形のうちの、該所定の帯域分割波形を除く他の全ての帯域分割波形それぞれとからなる波形群を記憶する波形群記憶手段、
前記波形群記憶手段に記憶された波形群を構成する各波形を加工する波形加工手段、および
前記波形加工手段によって加工された後の各波形を相互に重ね合わせることにより、前記原波形が加工された再生波形を合成する再生波形合成手段を備えたことを特徴とする再生波形生成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、原波形を加工して再生波形を生成する再生波形生成装置に関する。
【０００２】
【従来の技術】
従来より、楽音等を記憶し、記憶した楽音等を様々に加工して、様々な演奏音を生成する電子楽器が知られている。また、このような電子楽器に組み込まれ、楽音等の波形を加工して再生波形を生成する再生波形生成装置として、楽音等の波形を表す信号のピッチを変換することによって楽音等の音高を変化させるいわゆるピッチシフタや、楽音等の波形を時間軸方向に圧縮もしくは伸長する波形圧縮伸長装置等が知られている。
ところで、信号のピッチを変換する方式には複数の変換方式が考えられ、波形を圧縮もしくは伸長する方式には、複数の圧縮伸長方式が考えられる。つまり、一般に、波形を加工する波形加工方式には、複数種類の方式が考えられる。
【０００３】
また、音を表す波形には、周期的な波形や、非周期的な波形や、間欠的な波形や、連続的な波形等といった各種の波形があり、波形の種類に応じて、その波形を加工するのに適した波形加工方式が考えられる。すなわち、ある波形をその波形の種類に適した方式で加工すると、加工した後の波形が表す音の音質は良いが、ある波形をその波形の種類に適しない方式で加工した場合には、加工した後の波形が表す音の音質は悪い。
一般に、楽音等の波形は、各種の波形が混ざり合った波形であり、一種類の波形加工方式を採用して楽音等の波形を加工すると、加工した後の波形が表す楽音等の音質が悪くなりがちである。このため、波形を複数の周波数帯域それぞれの波形成分に分割し、各波形成分を各波形成分に適した方式で加工した後重ね合わせて再生波形を生成する再生波形生成装置が考えられる。
【０００４】
【発明が解決しようとする課題】
一般に、楽音等の波形の先頭付近には、エンベロープが急激に立ち上がる大振幅を有するいわゆる立ち上がり部が存在する。この立ち上がり部の波形の成分は広い周波数帯域に及んでおり、楽音等の波形が複数の波形成分に分割され加工され互いに重ね合わされると立ち上がり部のエンベロープがなまりがちで、そのために再生音の音質が悪くなりがちであるという問題がある。
本発明は、上記事情に鑑み、音質がよい楽音等を表す再生波形を生成することができる再生波形生成装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成する本発明の第１の再生波形生成装置は、立ち上がり部を含む原波形を、立ち上がり部と、原波形のうちの立ち上がり部を除く残部とに分離する分離手段、
分離手段によって分離された上記残部の波形を、複数の周波数帯域の波形成分それぞれを担持する複数の帯域分割波形に分割する帯域分割手段、
分離手段によって分離された立ち上がり部の波形と、帯域分割手段によって分割された複数の帯域分割波形それぞれとからなる波形群を構成する各波形を加工する波形加工手段、および
【０００６】
波形加工手段によって加工された後の各波形を相互に重ね合わせることにより、上記原波形が加工された再生波形を合成する再生波形合成手段を備えたことを特徴とする。
上記目的を達成する本発明の第２の再生波形生成装置は、立ち上がり部を含む原波形を、立ち上がり部と、原波形のうちの立ち上がり部を除く残部とに分離する分離手段、
分離手段によって分離された上記残部の波形を、複数の周波数帯域の波形成分それぞれを担持する複数の帯域分割波形に分割する帯域分割手段、
分離手段によって分離された立ち上がり部の波形と、帯域分割手段によって分割された複数の帯域分割波形のうちの所定の帯域分割波形とを重ね合わせる重ね合わせ手段、
【０００７】
重ね合わせ手段によって立ち上がり部の波形と上記所定の帯域分割波形とが重ね合わされてなる波形と、帯域分割手段によって分割された複数の帯域分割波形のうちの、上記所定の帯域分割波形を除く他の全ての帯域分割波形それぞれとからなる波形群を構成する各波形を加工する波形加工手段、および
波形加工手段によって加工された後の各波形を相互に重ね合わせることにより、上記原波形が加工された再生波形を合成する再生波形合成手段を備えたことを特徴とする。
ここで「波形を加工する」とは、波形のピッチを変えたり、波形のフォルマントを変えたり、波形を時間軸方向に圧縮伸長したりすること等を意味し、変化率「１．０」であっても「加工する」ことに含まれる。
【０００８】
本発明の第１および第２の再生波形生成装置によれば、原波形が立ち上がり部と残部とに分離され、立ち上がり部の波形は、帯域分割されることなく一方式で加工される。このため、立ち上がり部のエンベロープがなまるのを防ぐことができ、音質のよい楽音等を表す再生波形を生成することができる。
上記目的を達成する本発明の第３の再生波形生成装置は、立ち上がり部を含む原波形のうちの立ち上がり部を除く残部の波形が複数の周波数帯域の波形成分に分割されてなる複数の帯域分割波形それぞれと、立ち上がり部の波形とからなる波形群を記憶する波形群記憶手段、
波形群記憶手段に記憶された波形群を構成する各波形を加工する波形加工手段、および
波形加工手段によって加工された後の各波形を相互に重ね合わせることにより、上記原波形が加工された再生波形を合成する再生波形合成手段を備えたことを特徴とする。
【０００９】
上記目的を達成する本発明の第４の再生波形生成装置は、立ち上がり部を含む原波形のうちの立ち上がり部を除く残部の波形が複数の周波数帯域の波形成分に分割されてなる複数の帯域分割波形のうちの所定の帯域分割波形と立ち上がり部の波形とが重ね合わされてなる波形と、複数の帯域分割波形のうちの、その所定の帯域分割波形を除く他の全ての帯域分割波形それぞれとからなる波形群を記憶する波形群記憶手段、
波形群記憶手段に記憶された波形群を構成する各波形を加工する波形加工手段、および
波形加工手段によって加工された後の各波形を相互に重ね合わせることにより、上記原波形が加工された再生波形を合成する再生波形合成手段を備えたことを特徴とする。
再生波形生成装置は、通常、電子楽器に組み込まれて、同一の原波形に基づいて様々な再生波形を生成するために用いられるが、原波形が同一であると、立ち上がり部の波形および帯域分割波形も同一である。
【００１０】
そこで、本発明の第３および第４の再生波形生成装置では、原波形に基づいて生成された、立ち上がり部の波形および帯域分割波形等からなる波形群を記憶する波形群記憶手段を備え、波形群記憶手段に記憶された波形群に基づいて再生波形を生成する。これによって、再生波形の生成手順を一部省略し、再生波形を効率よく生成することができる。
上記目的を達成する本発明の波形分割装置は、立ち上がり部を含む原波形を、立ち上がり部と、原波形のうちの立ち上がり部を除く残部とに分離する分離手段と、
分離手段によって分離された上記残部の波形を、複数の周波数帯域の波形成分それぞれを担持する複数の帯域分割波形に分割する帯域分割手段とを備えたことを特徴とする。
【００１１】
本発明の波形分割装置によれば、原波形に基づいて、立ち上がり部の波形および帯域分割波形を得ることができるので、本発明の再生波形生成装置において、再生波形の生成に用いられるのに適した波形群を生成することができる。
本発明の波形分割装置は、上記帯域分割手段により生成された複数の帯域分割波形を、低周波数帯域の波形成分を担持する帯域分割波形ほど長いサンプリング周期でサンプリングするサンプリング手段を備えていることが好適である。
一般に、サンプリング周期が長いほど、波形を表すためのデータ量を減らすことができるが、波形を十分な精度で再現するデータを得るためには、波形を、その波形の周波数が高いほど短いサンプリング周期でサンプリングすることが必要である。
そこで、低周波数帯域の波形成分を担持する帯域分割波形ほど長いサンプリング周期でサンプリングすることによって、全体として少ないデータ量で、複数の帯域分割波形を十分に精度よく再現する複数の波形データを得ることができる。
【００１２】
そしてさらにデータ量を少なくしたい場合には、一般に高い周波数成分ほど楽音信号のレベルが低いという性質を利用して、帯域分割した波形成分のうち高い周波数成分を表す一連のディジタルデータほど各データのビット数を少なく割当てておけば、よりデータ量を少なくすることが可能となる。
ただし、立ち上がり部の波形を重ね合わせた帯域分割波形は、立ち上がり部によって信号レベルが増すため、ビット数をあまり少なくすることができない。
また、本発明の波形分割装置は、上記分離手段によって分離された立ち上がり部の波形と、上記帯域分割手段によって分割された複数の帯域分割波形のうちの所定の帯域分割波形とを重ね合わせる重ね合わせ手段を備えていることが好適である。この場合には、立ち上がり部の波形と所定の帯域分割波形とを重ね合わせることにより、波形群を構成する波形の数を減らしてデータ量を減らすことができる。
【００１３】
上記目的を達成する本発明の第１の分割波形データ記憶媒体は、立ち上がり部を含む原波形のうちの立ち上がり部を除く残部の波形が複数の周波数帯域の波形成分に分割されてなる複数の帯域分割波形それぞれを表す波形データと、立ち上がり部の波形を表す波形データとが格納されてなることを特徴とする。
上記目的を達成する本発明の第２の分割波形データ記憶媒体は、立ち上がり部を含む原波形のうちの立ち上がり部を除く残部の波形が複数の周波数帯域の波形成分に分割されてなる複数の帯域分割波形のうちの所定の帯域分割波形と立ち上がり部の波形とが重ね合わされてなる波形を表す波形データと、複数の帯域分割波形のうちの、その所定の帯域分割波形を除く他の全ての帯域分割波形それぞれを表す波形データとが格納されてなることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の再生波形生成装置の第１実施形態に相当し、本発明の波形分割装置の第１実施形態と、本発明の分割波形データ記憶媒体の第１実施形態とを含む第１の波形圧縮伸長装置について説明する。
この第１の波形圧縮伸長装置は、楽音等を表す原波形に基づいて、本発明にいう波形群を表す複数の分割波形データを生成し、それら複数の分割波形データそれぞれが表す波形に、波形加工処理の一例である圧縮伸長処理を施し、その圧縮伸長処理後の波形を互いに重ね合わせることによって、原波形が時間軸方向に圧縮伸長された再生波形を生成する装置である。
【００１５】
図１は、第１の波形圧縮伸長装置のハードウェア構成図である。
この第１の波形圧縮伸長装置には、ＣＰＵ１０と、ディジタルシグナルプロセッサ（ＤＳＰ）１１が備えられており、ＣＰＵ１０によってＤＳＰ１１が制御され、後述するように、ＤＳＰ１１によって再生波形が生成される。
また、この第１の波形圧縮伸長装置には、ハードディスク１２と、ＲＯＭ１３と、ＭＩＤＩインターフェース１４と、第１のＲＡＭ１５と、操作子１６が備えられている。ハードディスク１２には、楽音等を表す原波形データが格納されている。ＲＯＭ１３には、ＣＰＵ１０およびＤＳＰ１１の動作を表すプログラムが格納されており、ＤＳＰ１１の動作を表すプログラムはＣＰＵ１０によってＤＳＰ１１へと転送される。ＭＩＤＩインターフェース１４を介して外部からＭＩＤＩ信号が入力され、ＣＰＵ１０によって、このＭＩＤＩ信号に対応した音高等を示す情報がＤＳＰ１１に送られる。第１のＲＡＭ１５は、ＣＰＵ１０のワーキングメモリとして用いられ、操作子１６は、ＣＰＵ１０に対して、第１の波形圧縮伸長装置の使用者が動作を指示するためのものである。
【００１６】
また、この第１の波形圧縮伸長装置には、Ａ／Ｄ変換器１７と、第２のＲＡＭ１８と、Ｄ／Ａ変換器１９が備えられている。第２のＲＡＭ１８は、本発明の再生波形生成装置の記憶手段の一例であるとともに、本発明の波形データ記憶媒体の第１実施形態に相当する。Ａ／Ｄ変換器１７には、外部から、原波形を表すアナログ信号が入力され、そのアナログ信号がＡ／Ｄ変換器１７によって、原波形を表すディジタル信号に変換される。このディジタル信号が示す原波形データは、ＤＳＰ１１を介して第２のＲＡＭ１８に格納される。また、ＣＰＵ１０およびＤＳＰ１１によって、原波形データが、第２のＲＡＭ１８からハードディスク１２まで、あるいはハードディスク１２から第２のＲＡＭ１８までデータ転送される。後述するように、第２のＲＡＭ１８に格納された原波形データに基づいて、ＤＳＰ１１によって、本発明にいう波形群を表す複数の分割波形データが生成されて第２のＲＡＭ１８に格納される。また、後述するように、第２のＲＡＭ１８に格納された複数の分割波形データに基づいて、ＤＳＰ１１によって、原波形が圧縮伸長された再生波形が生成されてＤ／Ａ変換器１９に送られる。Ｄ／Ａ変換器１９は、ＤＳＰ１１によって生成された再生波形を表すディジタル信号、もしくはＤＳＰ１１によって生成されて第２のＲＡＭ１８に格納された分割波形データを構成するディジタル信号をアナログ信号に変換し、外部に出力する。
【００１７】
以下、この第１の波形圧縮伸長装置の動作を、等価回路を用いて説明する。以下では、説明の便宜上、「波形」という概念と「波形を表す波形データ」という概念とを区別せずに用いる場合がある。
図２は、等価回路の概略ブロック図である。
この概略ブロック図の左方には１つの波形メモリ２１が示されており、中央には４つの波形メモリ２２，・・・，２５が示されている。これらの波形メモリ２１，・・・，２５は、図１に示す第２のＲＡＭ１８の働きを示しており、図の左方に示された波形メモリ２１には、原波形データが格納され、中央に示された４つの波形メモリ２２，・・・，２５には、４つの分割波形データが格納される。
【００１８】
また、この概略ブロック図には、波形分割部３０と、再生波形生成部４０が示されており、波形分割部３０は、本発明の波形分割装置の第１実施形態に相当する。波形分割部３０および再生波形生成部４０は、図１に示すＤＳＰ１１の働きを示しており、波形分割部３０では、波形メモリ２１に記憶されている原波形データに基づいて、４つの分割波形データが生成される。再生波形生成部４０では、４つの波形メモリ２２，・・・，２５に記憶されている４つの分割波形データに基づいて再生波形が生成される。
図３は、図２に示す波形分割部３０の動作を示す等価回路図であり、図４は、図３に示す等価回路が示す動作を、図１に示すＤＳＰ１１に行わせるためのフローチャートである。以下、図３および図４をあわせて説明する。
【００１９】
この図３に示す５つの波形メモリ２１，・・・，２５は、図２に示す５つの波形メモリ２１，・・・，２５と同一の波形メモリである。
波形メモリ２１に格納されている原波形データが波形分割部３０に入力されると、乗算回路３１０によって、原波形データに、原波形の先頭付近を抽出するためのエンベロープを表す関数が乗算され、これにより、原波形の立ち上がり部が抽出される（図４のステップＳ１０１）。また、抽出された立ち上がり部が、減算回路として働く加算回路３２０によって原波形データから減算され、これにより原波形から残部が分離される（図４のステップＳ１０２）。つまり、乗算回路３１０および加算回路３２０によって、本発明にいう分離手段が構成されている。立ち上がり部は第１のワークメモリ３３１に格納され、残部は第２のワークメモリ３３２に格納される。
【００２０】
図５は、原波形の一例（Ａ）と、原波形から抽出された立ち上がり部の一例（Ｂ）と、残部の一例（Ｃ）を示す図である。
図５（Ａ）、図５（Ｂ）、図５（Ｃ）の横軸は時間を示し、縦軸は振幅を示している。
図５（Ａ）には、原波形の一例が、波形の振幅のエンベロープで示されており、詳細な波形は省略されている。この図の左方が波形の先頭方向であり、原波形の先頭では、エンベロープが急激に立ち上がっている。
図５（Ｂ）には、図３に示す乗算回路３１０によって、図５（Ａ）に示す原波形から抽出された立ち上がり部が示されており、図５（Ｃ）には、図３に示す加算回路３２０によって、図５（Ａ）に示す原波形から、図５（Ｂ）に示す立ち上がり波形が減算されることにより原波形から分離された残部が示されている。原波形と同様に、立ち上がり部と残部も、波形の振幅のエンベロープで示されており、詳細な波形は省略されている。
【００２１】
原波形から分離された残部は、図３のワークメモリ３３２に格納された後、図３に示す４つのバンドパスフィルタ３４１，・・・，３４４それぞれに入力され、残部が、４つの周波数帯域それぞれの成分に分割されて４つの帯域分割波形が生成される（図４のステップＳ１０３）。つまり、４つのバンドパスフィルタ３４１，・・・，３４４によって、本発明にいう帯域分割手段が構成されている。４つのバンドパスフィルタ３４１，・・・，３４４を区別するために、図３の上方から順に、第１のバンドパスフィルタ３４１、第２のバンドパスフィルタ３４２、第３のバンドパスフィルタ３４３および第４のバンドパスフィルタ３４４と称する。
【００２２】
図６は、各バンドパスフィルタの周波数帯域を示す図である。
本実施形態では、原波形データはサンプリング周波数ｆｓでサンプリングされており、原波形にはｆｓ／２以下の周波数を有する波形成分が含まれている。第１のバンドパスフィルタの周波数帯域Ｂ1 は、ｆｓ／２以下ｆｓ／４以上の周波数帯域であり、第２のバンドパスフィルタの周波数帯域Ｂ2 は、ｆｓ／４以下ｆｓ／８以上の周波数帯域であり、第３のバンドパスフィルタの周波数帯域は、ｆｓ／８以下ｆｓ／１６以上の周波数帯域であり、第４のバンドパスフィルタの周波数帯域は、ｆｓ／１６以下の周波数帯域である。
【００２３】
図６に示す各周波数帯域Ｂ1 ，Ｂ2 ，Ｂ3 ，Ｂ4 を有する、図３に示す各バンドパスフィルタ３４１，・・・，３４４によって生成された４つの帯域分割波形のうち、第１のバンドパスフィルタ３４１によって生成された帯域分割波形と、第１のワークメモリ３３１に格納されている立ち上がり部が、加算回路３５０によって加算され、これによって第１の分割波形データが生成される（図４のステップＳ１０４）。つまり、加算回路３５０は、本発明の重ね合わせ手段の一例である。この第１の分割波形データのサンプリング周波数ｆ1 は、図６に示すようにサンプリング周波数ｆｓに等しい。
【００２４】
第２、第３および第４のバンドパスフィルタ３４２，３４３，３４４によって生成された各帯域分割波形が、それぞれ第１、第２および第３のダウンサンプリング回路３６１，３６２，３６３によって、それぞれサンプリング周波数ｆ2 ，ｆ3 ，ｆ4 でダウンサンプリングされて、それぞれ第２、第３および第４の分割波形データが生成される（図４のステップＳ１０５）。図６に示すように、サンプリング周波数ｆ2 ，ｆ3 ，ｆ4 は、それぞれ、サンプリング周波数ｆｓの半分，４分の１，８分の１の周波数である。
このように生成された４つの分割波形データが、４つの波形メモリ２２，２３，２４，２５に格納される（図４のステップＳ１０６）。
【００２５】
図７は、図２に示す再生波形生成部４０の動作を示す等価回路図である。
この図７に示す４つの波形メモリ２２，・・・，２５は、図２および図３に示す波形メモリ２２，・・・，２５と同一の波形メモリであり、これら４つの波形メモリ２２，・・・，２５には、それぞれ第１、第２、第３および第４の分割波形データが格納されている。
この等価回路図には、本発明にいう波形加工手段の一例を構成する４つの圧縮伸長部４１１，４１２，４１３，４１４が示されている。これら４つの圧縮伸長部４１１，４１２，４１３，４１４それぞれによって、４つの波形メモリ２２，・・・，２５それぞれに格納されている４つの分割波形データそれぞれに圧縮伸長処理が施されて、出力ａｏ，出力ｂｏ，出力ｃｏ，出力ｄが生成される。図３を用いて説明したように、波形メモリ２２に格納された第１の分割波形データには、立ち上がり部が含まれており、この第１の分割波形データに対し圧縮伸長部４１１によって一方式の圧縮伸長処理が施される。これによって、立ち上がり部のエンベロープのなまりを回避しつつ圧縮伸長処理を施すことができる。各圧縮伸長部４１１，４１２，４１３，４１４による圧縮伸長処理は、それぞれサンプリング周波数ｆ1 ，ｆ2 ，ｆ3 ，ｆ4 に相当する処理周期で行われる。各圧縮伸長部４１１，４１２，４１３，４１４には、ピッチの変化率、波形の圧縮伸長量および発音タイミングを示す波形加工情報が入力され、この波形加工情報に基づいて圧縮伸長処理が施される。この波形加工情報は、図１に示すＭＩＤＩインターフェース１４を介して入力されたＭＩＤＩ信号に応じて、ＣＰＵ１０によって生成されてＤＳＰ１１に送られるものである。
【００２６】
また、この等価回路図には、第１のローパスフィルタ４２１と、第２のローパスフィルタ４２２と、第３のローパスフィルタ４２３と、加算回路４３１，４３２，４３３が示されており、これらによって、本発明にいう再生波形合成手段が構成されている。
第３のローパスフィルタ４２３は、ｆ4 ／２（＝ｆｓ／１６）以上の周波数を有する成分を除去するフィルタであり、第３のローパスフィルタ４２３に、圧縮伸長部４１４からの出力ｄが入力されることによって、サンプリング周波数ｆ4 からサンプリング周波数ｆ3 へのいわゆるオーバサンプリングが施されてサンプリング周波数ｆ3 を有する出力ｄｆが生成される。その後加算回路４３３によって、出力ｄｆと、圧縮伸長部４１３からの出力ｃｏが加算され、出力ｃが生成される。
【００２７】
第２のローパスフィルタ４２２は、ｆ3 ／２（＝ｆｓ／８）以上の周波数を有する成分を除去するフィルタであり、第２のローパスフィルタ４２２に、出力ｃが入力されることによって、サンプリング周波数ｆ3 からサンプリング周波数ｆ2 へのオーバサンプリングが施されてサンプリング周波数ｆ2 を有する出力ｃｆが生成される。その後加算回路４３２によって、出力ｃｆと、圧縮伸長部４１２からの出力ｂｏが加算され、出力ｂが生成される。
第１のローパスフィルタ４２１は、ｆ2 ／２（＝ｆｓ／４）以上の周波数を有する成分を除去するフィルタであり、第１のローパスフィルタ４２１に、出力ｂが入力されることによって、サンプリング周波数ｆ2 からサンプリング周波数ｆ1 へのオーバサンプリングが施されてサンプリング周波数ｆ1 を有する出力ｂｆが生成される。その後加算回路４３１によって、出力ｂｆと、圧縮伸長部４１１からの出力ａｏが加算され、原波形が圧縮伸長された再生波形に相当する出力ａが生成される。
【００２８】
図８および図９は、図７の等価回路が示す動作を、図１に示すＤＳＰ１１に実行させるためのフローチャートである。
図８に示すステップＳ２０７から、図９に示すステップＳ２０９へと処理の流れが続く。
このフローチャートで表される動作は、サンプリング周波数ｆ1 （＝ｆｓ）で繰り返し実行される。また、以下説明するステップＳ２０２は、サンプリング周波数ｆ4 （＝ｆｓ／８）で繰り返し実行され、以下説明するステップＳ２０５〜ステップＳ２０７は、サンプリング周波数ｆ3 （＝ｆｓ／４）で繰り返し実行され、以下説明するステップＳ２１０〜ステップＳ２１２は、サンプリング周波数ｆ2 （＝ｆｓ／２）で繰り返し実行される。
【００２９】
このフローチャートで表される動作が開始されると、先ず、ステップＳ２０１〜ステップＳ２０３において出力ｄが生成される。
ステップＳ２０１に進み、このフローチャートに示される動作が繰り返される度に歩進される制御変数Ｎの値が８の倍数であるか否かが判定される。変数Ｎの値が８の倍数であると判定されると、ステップＳ２０２に進み、第４の分割波形データに圧縮伸長処理が施されて出力ｄが生成され、変数Ｎの値が４の倍数でないと判定されると、ステップＳ２０３に進み、出力ｄは値「０」となる。
次に、ステップＳ２０４〜ステップＳ２０８において出力ｃが生成される。
先ずステップＳ２０４に進み、制御変数Ｎの値が４の倍数であるか否かが判定される。変数Ｎの値が４の倍数であると判定されると、ステップＳ２０５に進み、出力ｄにフィルタ処理が施されて出力ｄｆが生成される。次にステップＳ２０６に進み、第３の分割波形データに圧縮伸長処理が施されて出力ｃｏが生成される。次にステップＳ２０７に進み、出力ｃｏと出力ｄｆが加算されて出力ｃが生成される。ステップＳ２０４において、変数Ｎの値が４の倍数でないと判定された場合には、ステップＳ２０８に進み、出力ｃは値「０」となる。
【００３０】
次に、ステップＳ２０９〜ステップＳ２１３において出力ｂが生成される。
先ずステップＳ２０９に進み、制御変数Ｎの値が２の倍数であるか否かが判定される。変数Ｎの値が２の倍数であると判定されると、ステップＳ２１０に進み、出力ｃにフィルタ処理が施されて出力ｃｆが生成される。次にステップＳ２１１に進み、第２の分割波形データに圧縮伸長処理が施されて出力ｂｏが生成される。次にステップＳ２１２に進み、出力ｂｏと出力ｃｆが加算されて出力ｂが生成される。ステップＳ２０９において、変数Ｎの値が２の倍数でないと判定された場合には、ステップＳ２１３に進み、出力ｂは値「０」となる。
【００３１】
その後ステップＳ２１４〜ステップＳ２１６において出力ａが生成される。
先ずステップＳ２１４に進み、出力ｂにフィルタ処理が施されて出力ｂｆが生成される。次にステップＳ２１５に進み、第１の分割波形データに圧縮伸長処理が施されて出力ａｏが生成される。次にステップＳ２１６に進み、出力ａｏと出力ｂｆが加算されて出力ａが生成される。
その後ステップＳ２１７に進み、図１に示すＤ／Ａ変換器１９を介して出力ａが出力される。
その後ステップＳ２１８〜ステップＳ２２０において、制御変数Ｎの値が値「０」〜値「７」の範囲で循環的に変化するように歩進されて終了する。
以上で第１の波形圧縮伸長装置の説明を終了し、以下、本発明の再生波形生成装置の第２実施形態に相当し、本発明の波形分割装置の第２実施形態と、本発明の分割波形データ記憶媒体の第２実施形態とを含む第２の波形圧縮伸長装置について説明する。
【００３２】
第１の波形圧縮伸長装置の波形分割部が、立ち上がり部と帯域分割波形とを加算する加算回路を備えているのに対して、第２の波形圧縮伸長装置の波形分割部には、そのような加算回路が存在しないことと、第１の波形圧縮伸長装置が、４つの分割波形データそれぞれが格納される４つの波形メモリを備えているのに対し、第２の波形圧縮伸長装置の波形分割部には、４つの帯域分割波形および立ち上がり部を表す５つの分割波形データそれぞれが格納される５つの波形メモリが備えられていることを除き、第２の波形圧縮伸長装置は、第１の波形圧縮伸長装置と同様の装置である。以下の説明では、第２の波形圧縮伸長装置の構成部分のうち、第１の波形圧縮伸長装置の構成部分と相違する構成部分についてだけ説明をする。
【００３３】
図１０は、第２の波形圧縮伸長装置の波形分割部の動作を示す等価回路図である。
図１０に示す波形分割部３０では、第１のワークメモリ３３１に格納されている立ち上がり部が、そのまま分割波形データとして出力される。また、第２のワークメモリに格納されている残部が、４つの周波数帯域の帯域分割波形に分割され、各帯域分割波形を表す分割波形データが生成される。
また、図１０の右方には、５つの波形メモリ２２，・・・，２６が示されており、最上段に示されている波形メモリには、立ち上がり部を表す分割波形データが格納され、最上段に示されている波形メモリを除く４つの波形メモリには、残部が帯域分割された４つの帯域分割波形それぞれを示す４つの分割波形データが格納される。
【００３４】
図１１は、第２の波形圧縮伸長装置の再生波形生成部の動作を示す等価回路図である。
図１１の左方に示す５つの波形メモリ２２，・・・，２６は、図１０の右方に示す５つの波形メモリ２２，・・・，２６と同一の波形メモリである。
【００３５】
この図１１に示す再生波形生成部４０では、加算回路４３１によって、圧縮伸長部４１１の出力ａｏと、ローパスフィルタ４２１の出力ｂｆと、波形メモリ２６に格納されている立ち上がり部が加算されて再生波形に相当する出力ａが生成される。つまり、この第２の波形圧縮伸長装置は、立ち上がり部に圧縮伸長率「１．０」で圧縮伸長処理を施す装置に相当する。
立ち上がり部の波形の種類には、再生波形を生成する際に、立ち上がり部の波形を変化させずに元の波形を維持することが望ましい種類があり、そのような種類の立ち上がり部を含む原波形に基づいた再生波形の生成には、第２の波形圧縮伸長装置等が適している。
【００３６】
【発明の効果】
以上説明したように、本発明の再生波形生成装置によれば、音質がよい楽音等を表す再生波形を生成することができ、本発明の波形分割装置によれば、楽音等を表す原波形を、再生波形生成装置による再生波形の生成に適した複数の波形成分に分けることができ、本発明の分割波形データ記憶媒体には、再生波形生成装置による再生波形の生成に適した複数の波形成分を表す波形データが記憶されている。
【図面の簡単な説明】
【図１】第１の波形圧縮伸長装置のハードウェア構成図である。
【図２】等価回路の概略ブロック図である。
【図３】波形分割部の動作を示す等価回路図である。
【図４】図３に示す等価回路が示す動作をＤＳＰに行わせるためのフローチャートである。
【図５】原波形の一例（Ａ）と、原波形から抽出された立ち上がり部の一例（Ｂ）と、残部の一例（Ｃ）を示す図である。
【図６】各バンドパスフィルタの周波数帯域を示す図である。
【図７】再生波形生成部の動作を示す等価回路図である。
【図８】図７の等価回路が示す動作をＤＳＰに実行させるためのフローチャートの前半部分である。
【図９】図７の等価回路が示す動作をＤＳＰに実行させるためのフローチャートの後半部分である。
【図１０】第２の波形圧縮伸長装置の波形分割部の動作を示す等価回路図である。
【図１１】第２の波形圧縮伸長装置の再生波形生成部の動作を示す等価回路図である。
【符号の説明】
１０    ＣＰＵ
１１    ＤＳＰ
１２    ハードディスク
１３    ＲＯＭ
１４    ＭＩＤＩインターフェース
１５    ＲＡＭ
１６    操作子
１７    Ａ／Ｄ変換器
１８    ＲＡＭ
１９    Ｄ／Ａ変換器
２１，２２，２３，２４，２５，２６    波形メモリ
３０    波形分割部
４０    再生波形生成部
３１０    乗算回路
３２０    加算回路
３３１，３３２    ワークメモリ
３４１，３４２，３４３，３４４    バンドパスフィルタ
３５０    加算回路
３６１，３６２，３６３    ダウンサンプリング回路
４１１，４１２，４１３，４１４    圧縮伸長部
４２１，４２２，４２３    ローパスフィルタ
４３１，４３２，４３３    加算回路
【図１】
0004018250.tif 000002
【図２】
0004018250.tif 000003
【図３】
0004018250.tif 000004
【図４】
0004018250.tif 000005
【図５】
0004018250.tif 000006
【図６】
0004018250.tif 000007
【図７】
0004018250.tif 000008
【図８】
0004018250.tif 000009
【図９】
0004018250.tif 000010
【図１０】
0004018250.tif 000011
【図１１】
0004018250.tif 000012