(57)【要約】【課題】素子機能形成領域の電気的特性に影響せず、素子機能形成領域の転位の発生を抑制できる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体基板の表面に複数のトレンチを形成するトレンチ形成工程と、加熱及び冷却処理する際に複数のトレンチの底の部分がその周辺より塑性変形しやすいように、複数のトレンチの底の部分の温度に対する力学応答特性を調整する力学応答特性調整工程と、力学応答特性調整工程で処理された複数のトレンチに絶縁物を充填してトレンチ素子分離領域を形成する絶縁物充填工程とを備えている。【選択図】図１
2013162058.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に複数のトレンチを形成するトレンチ形成工程と、
加熱及び冷却処理する際に前記複数のトレンチの底の部分がその周辺より塑性変形しやすいように、前記複数のトレンチの底の部分の温度に対する力学応答特性を調整する力学応答特性調整工程と、
前記力学応答特性調整工程で処理された前記複数のトレンチに絶縁物を充填してトレンチ素子分離領域を形成する絶縁物充填工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記力学応答特性調整工程が、前記複数のトレンチの底の部分の格子摩擦応力値を前記半導体基板材料の格子摩擦応力値より３０〜４０％減少させる工程を含んでいることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記力学応答特性調整工程が、前記複数のトレンチの底の部分に、ゲート長、及びシリコン基板寸法に応じた深度でイオン注入する工程を含んでいることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁物充填工程が、前記複数のトレンチが形成された前記半導体基板を加熱した状態で前記複数のトレンチに二酸化シリコンを充填した後、室温まで降温する工程を含んでいることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の生産過程で転位（結晶欠陥）の発生を抑制する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体素子）の生産プロセスにおいては、様々な加熱工程と冷却工程とが繰り返される。これら加熱及び冷却によりシリコン基板内に転位が発生する。最近の半導体装置では、冷却工程での温度低下によって、埋め込み酸化膜とシリコン基板との界面で熱弾塑性変形が生じ、塑性変形に至った部分には転位が蓄積される。シリコン基板上部での転位の蓄積は、半導体の電気的特性に大きな影響を与え、正常なデバイス動作を阻害する。
【０００３】
このような転位を抑制する方法として、イオン注入を用いる方法がある。このイオン注入を用いた従来の転位抑制方法は、半導体構造及び製造工程に特有のものであり、複雑な工程を有している。そのため、製造工程や半導体構造に変更が生じた場合、変更した工程や構造に対してイオン注入する工程を新たに設定する必要があるなど、汎用性に劣る。また、イオン注入する位置も、シリコン基板内のソース・ドレイン付近、トレンチとソース・ドレインとの間、トレンチ全体など多様に行われているのが現状である。
【０００４】
また、半導体装置の生産プロセスにおいて、転位が発生する工程の前に半導体基板に酸素導入を行い、半導体基板の結晶強度を高めて、転位を抑制する方法も提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６５７７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、イオン注入を用いた従来の転位抑制方法は、シリコン基板上部全体や素子機能が形成される部分（素子機能形成領域）にもイオン注入を行うことが多く、転位発生を抑制する効果があったとしても、シリコンの特性も変化させてしまう可能性があった。このため、リーク電流の増加や耐圧の低下等の電気的特性に悪影響を及ぼし、実際に得られる電気的特性が設計値を下回り、十分な性能を得ることができないおそれがあった。
【０００７】
また、上述した特許文献１の転位抑制方法は、各加熱及び冷却処理工程の前に半導体基板に酸素導入を行う必要があるため、製造プロセスが複雑であり、製造コストが高いという問題点があった。また、アニールウエハ及びエピタキシャルウエハの場合に、活性化アニール工程における転位発生を完全に抑制することができなかった。
【０００８】
さらに、半導体装置の寸法は年々微細化され、それに伴い生産工程において転位の発生する頻度が高くなってきている。そのため、様々な半導体装置の生産プロセスに対して汎用性があり、その生産プロセスに容易に組み込むことができ、かつ次世代のナノスケール半導体装置の量産化へも十分対応することのできる転位抑制方法が期待されている。
【０００９】
従って本発明の目的は、素子機能形成領域の電気的特性に影響せず、素子機能形成領域の転位の発生を抑制できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明によれば、半導体基板の表面に複数のトレンチを形成するトレンチ形成工程と、加熱及び冷却処理する際に複数のトレンチの底の部分がその周辺より塑性変形しやすいように、複数のトレンチの底の部分の温度に対する力学応答特性を調整する力学応答特性調整工程と、力学応答特性調整工程で処理された複数のトレンチに絶縁物を充填してトレンチ素子分離領域を形成する絶縁物充填工程とを備えている半導体装置の製造方法が提供される。
【００１１】
複数のトレンチの底の部分がその周辺より塑性変形しやすくするように、複数のトレンチの底の部分の力学応答特性を調整する力学応答特性調整工程を設けることにより、その後の加熱及び冷却過程において、トレンチの底の部分に大きな塑性変形を意図的に誘発され、半導体装置全体の熱変形応答に変化を生じさせ、その結果、半導体装置の電気的な機能を発揮する上で重要となる素子機能形成領域では応力値の上昇を緩和することができ、転位の発生が抑制され、高品質な半導体装置が得られる。
【００１２】
力学応答特性調整工程が、複数のトレンチの底の部分の格子摩擦応力を半導体基板材料の格子摩擦応力値より３０〜４０％減少させる工程を含んでいることが好ましい。これにより、素子機能形成領域の転位の発生をほぼ完全に抑制することができる。
【００１３】
力学応答特性調整工程が、複数のトレンチの底の部分に、ゲート長、及びシリコン基板寸法に応じた深度でイオン注入する工程を含んでいることが好ましい。これにより、シリコン基板の所要の箇所の力学応答特性を容易、かつ高精度に制御することが可能であり、素子機能形成領域の転位の発生をほぼ完全に抑制できると共に、様々な半導体装置の生産プロセスに対して汎用性があり、容易に組み込まれることができ、次世代のナノスケール半導体装置の量産化へも十分適用することができる。
【００１４】
絶縁物充填工程が、複数のトレンチが形成された半導体基板を加熱した状態で複数のトレンチに二酸化シリコンを充填した後、室温まで降温する工程を含んでいることが好ましい。これにより、力学応答特性調整工程で処理されたトレンチに二酸化シリコンが充填され、トレンチ素子分離領域を形成することができる。また、力学応答特性調整工程の後に、加熱及び冷却の処理を行うため、素子機能形成領域の転位の発生を抑制することが可能となる。
【発明の効果】
【００１５】
本発明によれば、複数のトレンチの底の部分がその周辺より塑性変形しやすいように、複数のトレンチの底の部分の力学応答特性を調整する力学応答特性調整工程を設けることで、半導体装置全体の熱変形応答に変化を生じさせ、その結果、半導体装置の電気的な機能を発揮する上で重要となる素子機能形成領域に転位が蓄積することがなく、高品質な半導体装置を得ることができる。
【００１６】
また、力学応答特性調整工程においてイオン注入法を用いることで、シリコン基板の所要の箇所の力学応答特性を容易、かつ高精度に制御することが可能であり、素子機能形成領域の転位の発生をほぼ完全に抑制できると共に、様々な半導体装置の生産プロセスに対して汎用性があり、容易に組み込まれることができ、次世代のナノスケール半導体装置の量産化へも十分適用することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る半導体装置の製造工程の一部を示すフローチャートである。
【図２】図１の製造工程におけるＳＴＩ型（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ  ｔｙｐｅ、浅溝分離型）の半導体装置の一例を概念的に示す斜視図である。
【図３】本発明の半導体装置の製造方法を用いて製造した半導体装置を解析するためのモデルを示す斜視図である
【図４】本発明の半導体装置の製造方法を用いて製造した半導体装置の解析結果を示す図である
【発明を実施するための形態】
【００１８】
図１は本発明の一実施形態に係る半導体装置の製造工程のうち、本発明の特徴的な工程を主に示しており、図２は図１の製造工程におけるＳＴＩ型の半導体装置がシリコン基板上に半導体装置が周期的に繰り返される構造を示しており、図３は図２における１周期分を取り出した解析用モデルを示している。
【００１９】
半導体装置の製造工程としては、まず、シリコン基板１０の表面に複数のトレンチ３０を形成する（トレンチ形成工程、図１のステップＳ１）。例えば、フォトレジストを塗布・露光・現像してマスクパターンを形成し、このマスクパターンを利用してエッチングを行うことによってトレンチ３０を形成する。
【００２０】
次に、このように形成した複数のトレンチ３０の底の部分がその周辺より塑性変形し易くなるように、複数のトレンチ３０の底の部分のみにイオンを注入し、イオン注入領域３１を形成する（イオン注入工程、図１のステップＳ２）。ここで、例えば、素子機能形成領域をマスクして、その両側のトレンチ３０の底の部分のみに、中電流イオン注入装置を用いて、Ａｒイオンを注入し、トレンチ３０の底の部分の温度に対する力学応答特性を調整する。また、この力学応答特性調整工程において、素子機能形成領域中のゲート長（ゲート電極４０の幅）Ｌｇ、及びシリコン基板寸法に応じて、イオン注入の深度と注入量を制御する。例えば、ゲート長ＬｇがＬｇ＝６２ｎｍ、４５ｎｍ又は３２ｎｍの場合にイオン注入深度を６０〜１２０ｎｍとし、ゲート長ＬｇがＬｇ＝１８０ｎｍの場合にイオン注入深度を１８０〜３６０ｎｍとし、また、ゲート長ＬｇがＬｇ＝５００ｎｍの場合にイオン注入深度を４８０〜９６０ｎｍとする。また、例えば、シリコン基板寸法が大きい場合は、その寸法に応じて、イオン注入の深度を上記より大きくし、さらに注入量を多くする。
【００２１】
次に、イオン注入された複数のトレンチ３０に絶縁物、例えば二酸化シリコン（ＳｉＯ２）を充填してトレンチ素子分離領域を形成する（絶縁物充填工程、図１のステップＳ３）。
【００２２】
次に、シリコン基板１０の２つのトレンチ間の素子機能形成領域にウエルを形成する（ウエル形成工程、図１のステップＳ４）。ウエルの形成プロセスは周知であるため、詳述しないが、例えばＰ型部分（Ｐ−Ｗｅｌｌ)を作成するには、不要部分をフォトレジストでマスクし、Ｂ等のＰ型不純物をイオン注入し、例えばＮ型部分（Ｎ−Ｗｅｌｌ)を作成するには、不要部分をフォトレジストでマスクし、Ｐ等のＮ型不純物をイオン注入する。その後、１０００℃程度の高温でアニールする。
【００２３】
次に、ゲート電極を形成する（ゲート電極形成工程、図１のステップＳ５）。ゲート電極の形成プロセスも周知であるため、詳述しないが、ゲート酸化、ポリシリコン膜付け及びゲート電極エッチングの各工程が実施される。
【００２４】
次に、フォトレジストマスクを介して高ドーズイオンを注入し、１０００℃程度の高温で活性化アニールを行うことにより、ソース及びドレインを形成する（ソース及びドレイン形成工程、図１のステップＳ６）。
【００２５】
以上の工程により、ＭＯＳ  ＬＳＩのＦＥＰ（フロントエンドプロセス）が完了し、その後、多層配線プロセスであるＢＥＰ（バックエンドプロセス）が実施されて、ＭＯＳ型半導体装置が製造される。
【００２６】
上述した方法で製造した半導体装置は、図３に示すように、シリコン基板１０の上に、ＳｉＯ２で充填されているトレンチ３０に挟まれて、素子機能形成領域２０が形成されている。ゲート電極４０は、素子機能形成領域２０の中央部に形成されている。ソース・ドレイン電極６０ａ及び６０ｂは、ＳｉＯ２膜５０ａ及び５０ｂを介してゲート電極４０の両側に形成されている。トレンチ３０の底の部分３１は、イオン注入によりシリコン基板１０の力学応答特性を変化させた部分である。この部分の深さＨ、即ちイオン注入の深度は前述した通りである。ただし、次世代ナノスケール半導体装置を想定して仮設したモデルでは、ゲート長Ｌｇが、Ｌｇ＝６２ｎｍ、４５ｎｍ又は３２ｎｍである。また、現在までに生産されてきている半導体装置を想定して仮設したモデルでは、ゲート長Ｌｇが、Ｌｇ＝１８０ｎｍ又は５００ｎｍである。図３に示した例では、このトレンチ３０の底の部分３１を、複数層（例えば、４層）からなるものとしてモデル化している。加熱及び冷却処理において変形する際に、各層（３１ａ、３１ｂ、３１ｃ、３１ｄ）内の格子摩擦応力がシリコン基板の値より低いことからこの部分に応力集中が起こり塑性変形に至る。
【００２７】
以上述べたモデルについて結晶塑性解析を行った結果、トレンチ３０の底の部分３１の所定深さにおいて、格子摩擦応力を減少させることによって、次第に素子機能形成領域２０における転位の発生が減少し、この部分の格子摩擦応力をシリコンの値より３０〜４０％減少させた場合、素子機能形成領域の転位発生をほぼ完全に抑制できることが分かった。
【００２８】
図４はその解析結果を示しており、（ａ）は、ゲート長ＬｇがＬｇ＝６２ｎｍ、４５ｎｍ又は３２ｎｍの場合における、素子機能形成領域２０内の総転位線長（ｔｏｔａｌ  ｌｅｎｇｔｈ  ｏｆ  ｄｉｓｌｏｃａｔｉｏｎｓ、ｔｌｄ：発生した転位量を長さで表したもの）と格子摩擦応力の減少率の関係を示しており、（ｂ）は、ゲート長Ｌｇ＝１８０ｎｍの場合における、素子機能形成領域２０内の総転位線長（ｔｌｄ）と格子摩擦応力の減少率の関係を示しており、（ｃ）は、ゲート長Ｌｇ＝５００ｎｍの場合における、素子機能形成領域２０内の総転位線長（ｔｌｄ）と格子摩擦応力の減少率の関係を示している。
【００２９】
図４に示すように、イオン注入によりトレンチ３０の底の部分３１の格子摩擦応力をシリコンの値より１０％減少させた場合（格子摩擦応力の減少率−１０％の場合）、素子機能形成領域２０の転位発生の改善が見られる。また、格子摩擦応力の減少率の増加により素子機能形成領域２０の転位発生の改善効果も大きくなる。格子摩擦応力の減少率が−３０％の場合、素子機能形成領域２０の転位発生を完全に抑制することができる。
【００３０】
このように本実施形態においては、半導体装置の製造方法は、シリコンからなる半導体基板１０の表面に複数のトレンチ３０を形成するトレンチ形成工程と、複数のトレンチ３０の底の部分がその周辺より塑性変形しやすくするために、複数のトレンチの底の部分３１にイオンを注入するイオン注入工程と、イオン注入工程でイオン注入された複数のトレンチ３０に絶縁物を充填してトレンチ素子分離領域を形成する絶縁物充填工程と、素子機能形成領域にウエルを形成するウエル形成工程と、ゲート電極を形成するゲート電極形成工程と、ソース及びドレインを形成するソース及びドレイン形成工程とを備えている。イオン注入工程において、例えば、ゲート長、及びシリコン基板寸法に応じて、イオン注入の深度と注入量を制御することで、素子機能形成領域２０における転位の発生を抑制することができ、高品質な半導体装置が得られる。また、様々な半導体装置の生産プロセスに対して汎用性があり、容易に組み込まれることができ、次世代のナノスケール半導体装置の量産化へも十分適用することができる。
【００３１】
なお、上述した実施の形態においては、シリコン基板１０の力学応答特性を制御する方法として、トレンチ３０の底の部分３１にイオンを注入する方法の例を説明したが、本発明はこれに限定されるものではない。例えば、転位の移動度を高くするような不純物をトレンチ３０の部分３１にドーピングするようにしてもよい。
【００３２】
以上述べた実施形態は本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【産業上の利用可能性】
【００３３】
本発明の半導体装置の製造方法は、ＳＴＩ型構造を有する半導体装置の製造過程において素子機能形成領域に発生する転位を抑制する目的に利用できる。
【符号の説明】
【００３４】
１０  シリコン基板
２０  素子機能形成領域
３０  トレンチ
３１  トレンチの底の部分
４０  ゲート電極
５０ａ、５０ｂ  ＳｉＯ２膜
６０ａ、６０ｂ  ソース・ドレイン電極
【図１】
2013162058.tif 000003
【図２】
2013162058.tif 000004
【図３】
2013162058.tif 000005
【図４】
2013162058.tif 000006