【手続補正書】
【提出日】平成28年5月6日(2016.5.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デバッグ能力を有するプロセッサデバイスであって、前記プロセッサデバイスは、
中央処理ユニットと、
トレースモジュールおよび外部インターフェースを含むデバッグ回路網であって、前記トレースモジュールは、実行された命令に関する情報を含むトレースストリームを生成し、前記トレースストリームは、前記外部インターフェースを通して出力される、デバッグ回路網と、
独立したトリガ入力として割り当てられるように構成可能な外部ピンと
を備え、
前記トレースモジュールはさらに、前記外部ピンに印加されるトリガ信号を検出し、前記トリガ信号の検出の際に、前記命令の実行をインタラプトせずにトレースパケットを前記生成されたトレースストリーム内に挿入するように動作可能である、プロセッサデバイス。
【請求項２】
前記外部ピンは、マルチ機能ピンである、請求項１に記載のプロセッサデバイス。
【請求項３】
トリガ信号は、内部イベントによって生成されることもできる、請求項１に記載のプロセッサデバイス。
【請求項４】
前記内部イベントは、ブレークポイント、マスタクリア、インタラプト、例外実行条件、デバッガオーバーフロー条件のうちの少なくとも１つを含んでもよい、請求項３に記載のプロセッサデバイス。
【請求項５】
前記トレースストリームは、パケットベースである、請求項１に記載のプロセッサデバイス。
【請求項６】
前記トレースパケットは、トリガソースに関する情報を含む、請求項１に記載のプロセッサデバイス。
【請求項７】
前記情報は、条件的に提供され、前記条件は、ユーザ定義されることができる、請求項６に記載のプロセッサデバイス。
【請求項８】
前記プロセッサデバイスは、複数のマルチ機能ピンを有し、前記マルチ機能ピンのうちの１つは、前記外部トリガ信号に対するトリガ入力として動作するように割り当てられることができる、請求項２に記載のプロセッサデバイス。
【請求項９】
データパケットは、前記トリガ信号の受信時にレポートされた命令の実行に一致する時間である、前記トレースストリーム内のポイントにおいて、前記トレースストリーム内に挿入される、請求項１に記載のプロセッサデバイス。
【請求項１０】
前記デバッグ回路網はさらに、複数のイベントを組み合わせるように動作可能なイベントコンバイナを備え、イベントは、ブレークポイントおよび前記外部トリガ信号のうちの少なくともの１つによって作成されることができる、請求項２に記載のプロセッサデバイス。
【請求項１１】
トレースデータは、前記イベントを生じさせたブレークポイントまたは複数のブレークポイントを識別する、請求項１０に記載のプロセッサデバイス。
【請求項１２】
前記トリガ信号は、前記デバッグ回路網内でシステムクロックに同期される非同期信号である、請求項１に記載のプロセッサデバイス。
【請求項１３】
前記外部トリガ信号を受信する前記外部ピンと連結された雑音排斥フィルタをさらに備える、請求項２に記載のプロセッサデバイス。
【請求項１４】
前記トレースモジュールは、前記外部トリガ信号の正または負エッジを検出するようにプログラム可能である、請求項２に記載のプロセッサデバイス。
【請求項１５】
プロセッサデバイス内で実行されたコードをデバッグするための方法であって、前記方法は、
中央処理ユニット（ＣＰＵ）によってコードを実行することと、
前記ＣＰＵによって実行された命令のトレースストリームを生成することと、
外部ピンを通して受信されるトリガ信号を判定する際に、前記実行されたコードをインタラプトせずに外部トリガ信号を識別するトレースパケットを前記トレースストリーム内に挿入することと
を含む、方法。
【請求項１６】
前記外部ピンは、マルチ機能ピンである、請求項１５に記載の方法。
【請求項１７】
トリガ信号は、内部イベントによって生成される、請求項１５に記載の方法。
【請求項１８】
前記内部イベントは、ブレークポイント、マスタクリア、インタラプト、例外実行条件、デバッガオーバーフロー条件のうちの少なくとも１つを含む、請求項１７に記載の方法。
【請求項１９】
要求の際に、デバッグインターフェースを通して、前記トレースストリームを出力することをさらに含む、請求項１５に記載の方法。
【請求項２０】
データパケットは、前記トリガ信号の受信時にレポートされた命令の実行に一致する時間である、前記トレースストリーム内のポイントにおいて、前記トレースストリーム内に挿入される、請求項１５に記載の方法。
【請求項２１】
前記トレースストリームは、パケットベースである、請求項１５に記載の方法。
【請求項２２】
前記トレースパケットは、トリガソースに関する情報を含む、請求項１５に記載の方法。
【請求項２３】
前記情報は、条件的に提供され、前記条件は、ユーザ定義されることができる、請求項２２に記載の方法。
【請求項２４】
ブレークポイントおよび前記外部トリガ信号のうちの少なくとも１つによって、イベントを作成することと、
複数のイベントを組み合わせ、デバッグ機能を生成することと
をさらに含む、請求項１５に記載の方法。
【請求項２５】
トレースデータは、前記イベントを生じさせたブレークポイントまたは複数のブレークポイントを識別する、請求項２４に記載の方法。
【請求項２６】
前記デバッグ機能は、外部トリガアウトピンにおいて生成されるトリガアウト信号または一時停止を生じさせる、請求項２５に記載の方法。
【請求項２７】
前記トリガ信号は、デバッグ回路網内でシステムクロックに同期される非同期信号である、請求項１５に記載の方法。
【請求項２８】
外部ピンと連結された雑音排斥フィルタによって、前記外部トリガ信号をフィルタリングすることをさらに含む、請求項１５に記載の方法。
【請求項２９】
前記外部トリガ信号の正または負エッジを検出するように、前記トレースモジュールをプログラミングすることをさらに含む、請求項１５に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本方法のさらなる実施形態によると、トリガ信号は、プロセッサに外部から印加されたトリガ信号であることができる。本方法のさらなる実施形態によると、トリガ信号は、内部イベントによって生成されることができる。本方法のさらなる実施形態によると、内部イベントは、ブレークポイント、マスタクリア、インタラプト、例外実行条件、デバッガオーバーフロー条件のうちの少なくとも１つを含んでもよい。本方法のさらなる実施形態によると、本方法はさらに、要求の際に、デバッグインターフェースを通して、トレースストリームを出力することを含んでもよい。本方法のさらなる実施形態によると、データパケットは、トリガ信号の受信時にレポートされた命令の実行と一致する時間である、トレースストリーム内のポイントにおいて、トレースストリーム内に挿入されることができる。本方法のさらなる実施形態によると、トレースストリームは、パケットベースであることができる。本方法のさらなる実施形態によると、トレースパケットは、トリガソースに関する情報を含んでもよい。本方法のさらなる実施形態によると、情報は、条件的に提供されることができ、条件は、ユーザ定義されることができる。本方法のさらなる実施形態によると、本方法はさらに、ブレークポイントおよび外部トリガ信号のうちの少なくとも１つによって、イベントを作成することと、複数のイベントを組み合わせ、デバッグ機能を生成することとを含んでもよい。本方法のさらなる実施形態によると、トレースデータは、イベントを生じさせたブレークポイントまたは複数のブレークポイントを識別してもよい。本方法のさらなる実施形態によると、デバッグ機能は、トリガアウト信号または一時停止であることができる。本方法のさらなる実施形態によると、トリガ信号は、デバッグ回路網内でシステムクロックに同期される、非同期信号であることができる。本方法のさらなる実施形態によると、本方法はさらに、外部ピンと連結された雑音排斥フィルタによって、外部トリガ信号をフィルタリングすることを含んでもよい。本方法のさらなる実施形態によると、本方法はさらに、外部トリガ信号の正または負エッジを検出するように、トレースモジュールをプログラムすることを含んでもよい。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
デバッグ能力を有するプロセッサデバイスであって、前記プロセッサデバイスは、
中央処理ユニットと、
トレースモジュールおよび外部インターフェースを含むデバッグ回路網と
を備え、
前記トレースモジュールは、実行された命令に関する情報を含むトレースストリームを生成し、前記トレースストリームは、前記外部インターフェースを通して出力され、
前記トレースモジュールはさらに、トリガ信号を検出し、検出の際にトレースパケットを前記生成されたトレースストリーム内に挿入するように動作可能である、プロセッサデバイス。
（項目２）
前記トリガ信号は、前記プロセッサに外部から印加されるトリガ信号である、項目１に記載のプロセッサデバイス。
（項目３）
前記トリガ信号は、内部イベントによって生成される、項目１に記載のプロセッサデバイス。
（項目４）
前記内部イベントは、ブレークポイント、マスタクリア、インタラプト、例外実行条件、デバッガオーバーフロー条件のうちの少なくとも１つを含む、項目３に記載のプロセッサデバイス。
（項目５）
前記トレースストリームは、パケットベースである、項目１に記載のプロセッサデバイス。
（項目６）
前記トレースパケットは、トリガソースに関する情報を含む、項目１に記載のプロセッサデバイス。
（項目７）
前記情報は、条件的に提供され、前記条件は、ユーザ定義されることができる、項目６に記載のプロセッサデバイス。
（項目８）
前記プロセッサデバイスは、複数の機能ピンを有し、１つのピンは、前記外部トリガ信号に対するトリガ入力として動作するように割り当てられることができる、項目２に記載のプロセッサデバイス。
（項目９）
データパケットは、前記トリガ信号の受信時にレポートされた命令の実行に一致する時間である、前記トレースストリーム内のポイントにおいて、前記トレースストリーム内に挿入される、項目１に記載のプロセッサデバイス。
（項目１０）
前記デバッグ回路網はさらに、複数のイベントを組み合わせるように動作可能なイベントコンバイナを備え、イベントは、ブレークポイントおよび前記外部トリガ信号のうちの少なくともの１つによって作成されることができる、項目２に記載のプロセッサデバイス。
（項目１１）
トレースデータは、前記イベントを生じさせたブレークポイントまたは複数のブレークポイントを識別する、項目１０に記載のプロセッサデバイス。
（項目１２）
前記トリガ信号は、前記デバッグ回路網内でシステムクロックに同期される非同期信号である、項目１に記載のプロセッサデバイス。
（項目１３）
前記外部トリガ信号を受信する外部ピンと連結された雑音排斥フィルタをさらに備える、項目２に記載のプロセッサデバイス。
（項目１４）
前記トレースモジュールは、前記外部トリガ信号の正または負エッジを検出するようにプログラム可能である、項目２に記載のプロセッサデバイス。
（項目１５）
プロセッサデバイス内で実行されたコードをデバッグするための方法であって、前記方法は、
中央処理ユニット（ＣＰＵ）によってコードを実行することと、
前記ＣＰＵによって実行された命令のトレースストリームを生成することと、
トリガ信号を判定する際に、外部トリガ信号を識別するトレースパケットを前記トレースストリーム内に挿入することと
を含む、方法。
（項目１６）
前記トリガ信号は、前記プロセッサに外部から印加されるトリガ信号である、項目１５に記載の方法。
（項目１７）
前記トリガ信号は、内部イベントによって生成される、項目１５に記載の方法。
（項目１８）
前記内部イベントは、ブレークポイント、マスタクリア、インタラプト、例外実行条件、デバッガオーバーフロー条件のうちの少なくとも１つを含む、項目１７に記載の方法。
（項目１９）
要求の際に、デバッグインターフェースを通して、前記トレースストリームを出力することをさらに含む、項目１５に記載の方法。
（項目２０）
データパケットは、前記トリガ信号の受信時にレポートされた命令の実行に一致する時間である、前記トレースストリーム内のポイントにおいて、前記トレースストリーム内に挿入される、項目１５に記載の方法。
（項目２１）
前記トレースストリームは、パケットベースである、項目１５に記載の方法。
（項目２２）
前記トレースパケットは、トリガソースに関する情報を含む、項目１５に記載の方法。
（項目２３）
前記情報は、条件的に提供され、前記条件は、ユーザ定義されることができる、項目２２に記載の方法。
（項目２４）
ブレークポイントおよび前記外部トリガ信号のうちの少なくとも１つによって、イベントを作成することと、
複数のイベントを組み合わせ、デバッグ機能を生成することと
をさらに含む、項目１５に記載の方法。
（項目２５）
トレースデータは、前記イベントを生じさせたブレークポイントまたは複数のブレークポイントを識別する、項目２４に記載の方法。
（項目２６）
前記デバッグ機能は、トリガアウト信号または一時停止である、項目２５に記載の方法。
（項目２７）
前記トリガ信号は、前記デバッグ回路網内でシステムクロックに同期される非同期信号である、項目１５に記載の方法。
（項目２８）
外部ピンと連結された雑音排斥フィルタによって、前記外部トリガ信号をフィルタリングすることをさらに含む、項目１５に記載の方法。
（項目２９）
前記外部トリガ信号の正または負エッジを検出するように、前記トレースモジュールをプログラミングすることをさらに含む、項目１５に記載の方法。