(57)【要約】      （修正有）【課題】特性が均一で、歩留りが高く、ソース電極及びドレイン電極におけるコンタクト抵抗の低い半導体装置を提供する。【解決手段】基板１０の上に形成された半導体層２１，２２，２３と、前記半導体層の上に形成された絶縁膜４０と、前記絶縁膜に埋め込まれた部分を有し、前記半導体層と接触する電極４１を有し、前記電極の埋め込まれた部分は、前記半導体層に接触する第２導電膜５２、及び前記第２導電膜と前記絶縁膜との間に形成された第１導電膜５１を有し、前記第１の導電膜は、窒化物又はタングステンを含む材料で構成され、前記第２の導電膜は、金属材料を含む。【選択図】図４
2013131653.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された半導体層と、
前記半導体層の上に形成された絶縁膜と、
前記絶縁膜に埋め込まれた部分を有し、前記半導体層と接触する電極と、
を有し、
前記電極の前記埋め込まれた部分は、前記半導体層に接触する第２導電膜、及び前記第２導電膜と前記絶縁膜との間に形成された第１導電膜を有し、
前記第１の導電膜は、窒化物又はタングステンを含む材料を含み、
前記第２の導電膜は、金属材料を含むことを特徴とする半導体装置。
【請求項２】
前記第１の導電膜は前記絶縁膜上をカバーし、前記第１導電膜上を第２の導電膜がカバーすることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の導電膜の上に形成され、前記電極に含まれる第３の導電膜を有し、
前記第３の導電膜は、前記第２の導電膜に含まれる前記金属材料とは異なる金属材料を含むことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第３の導電膜は、Ｔｉ、Ｎｉ、Ａｌ、Ｔａ、Ｓｉ、Ｚｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｕから選ばれる１または２以上の元素を含む材料により形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の導電膜は、ＴａＮ、ＴｉＮ、ＴｉＷ、Ｗ、ＺｒＮ、ＷＮ、ＶＮ、ＴｉＳｉＮ、ＴａＣＮから選ばれる１または２以上を含む材料により形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記第２の導電膜は、Ｔｉ、Ｎｉ、Ａｌ、Ｔａ、Ｓｉ、Ｚｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｕから選ばれる１または２以上の元素を含む材料により形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記半導体層において、前記第２の導電膜と接する部分は、ＡｌＧａＮ、ＧａＮ、ＩｎＡｌＮのいずれかの材料により形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
【請求項８】
基板の上に半導体層を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の所定の領域に、前記半導体層の底面、及び前記絶縁膜の側面を露出させる開口部を形成する工程と、
前記開口部により露出した前記絶縁膜の前記側面に第１の導電膜を形成する工程と、
前記開口部により露出した前記半導体層の前記底面、及び前記第１の絶縁膜の側面に第２の導電膜を形成する工程と、
前記第１の導電膜及び前記第２の導電膜を形成した後に、熱処理を行なう工程と、
を有し、
前記第１の導電膜は、窒化物又はタングステンを含む材料により形成されており、
前記第２の導電膜は、金属材料により形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
前記熱処理の温度は、４００℃以上、７００℃以下であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
第１の導電膜を形成する工程は、
前記開口部により露出した前記絶縁膜の前記側面及び前記開口部により露出した前記半導体層の前記底面に、第１の導電膜を成膜する工程と、
前記開口部により露出した前記半導体層の前記底面の位置に対応して開口を有するレジストパターンを形成する工程と、
前記レジストパターンの形成されていない領域の前記第１の導電膜をドライエッチング又はウェットエッチングにより除去する工程と、
を有するものであることを特徴とする請求項８または９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
【０００３】
窒化物半導体を用いたＨＥＭＴは、例えば、基板上に、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造が形成されており、ＧａＮ層を電子走行層とするものである。尚、基板としては、サファイア、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）等により形成された基板が用いられる。
【０００４】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）や、ＧａＡｓ（１．４ｅＶ）よりも大きく、高い破壊電圧強度を有している。また、飽和電子速度が大きく、高電圧動作、かつ、高出力を得ることができるため、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイス等に用いることができる。更に、トランジスタにおけるリーク電流を抑制するため、ゲート電極の下に絶縁膜を形成した絶縁ゲート構造のデバイスも開示されている（例えば、特許文献２）。
【０００５】
このように、窒化物半導体を用いたＨＥＭＴにおいては、窒化物半導体の上には、ゲート絶縁膜に相当する絶縁膜やパッシベーション等を目的として絶縁膜を形成する場合がある。このため、ソース電極及びドレイン電極を形成する際には、ソース電極及びドレイン電極が形成される領域の絶縁膜を除去した後、絶縁膜の除去された領域に金属膜等を成膜することにより、ソース電極及びドレイン電極を形成している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開２０１０−１９９４８１号公報
【特許文献３】特開２００６−４９９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
窒化物半導体を用いたＨＥＭＴ等の窒化物半導体素子において、図１（ａ）に基づき、表面に絶縁膜を形成して、ソース電極及びドレイン電極を形成する工程について、より詳細に説明する。最初に、基板９１０の上に、窒化物半導体層９１１を形成し、更に、窒化物半導体層９１１の上に絶縁膜９１２を成膜する。この後、ソース電極及びドレイン電極が形成される領域の絶縁膜９１２を除去することにより、窒化物半導体層９１１の表面を露出させ、絶縁膜９１２が除去された領域に金属膜９２０を成膜する。この後、オーミックコンタクトさせるためのアニールを行なうことにより、金属膜９２０によりソース電極及びドレイン電極が形成される。
【０００８】
ところで、図１（ａ）に示すように、金属膜９２０が、Ｔｉ膜９２１とＡｌ膜９２２とが積層されて形成されている場合、アニール工程において、Ａｌ膜９２２に含まれるＡｌがＴｉ膜９２１を介して絶縁膜９１２の内部に入り込み拡散してしまう。このように絶縁膜９１２内にＡｌが拡散してしまうと、絶縁膜９１２の耐圧が低下し、形成される窒化物半導体素子の特性が低下し、また、歩留りも低下する。
【０００９】
従って、図１（ｂ）に示すように、絶縁膜９１２内におけるＡｌの拡散を防ぐため、Ａｌ膜９２２と絶縁膜９１２との間にＴａＮ等のバリアメタル層９２３を形成する方法がある。即ち、底面において窒化物半導体層９１１の表面が露出している絶縁膜９１２の開口部に、Ｔｉ膜９２１、バリアメタル層９２３及びＡｌ膜９２２を積層することにより導電膜９３０を形成し、この導電膜９３０によりソース電極及びドレイン電極を形成する方法である。この方法により形成された導電膜９３０では、バリアメタル層９２３において、Ａｌ膜９２２からのＡｌの拡散が遮られるため、アニール工程において、絶縁膜９１２の内部にＡｌが拡散することを防ぐことができる。しかしながら、ＴａＮ等のバリアメタル層９２３を形成している材料は導電性を有しているものの、電気抵抗が高いため、ソース電極及びドレイン電極においてコンタクト抵抗が高くなるという問題点が新たに生じる。
【００１０】
よって、特性が均一であって、歩留りが高く、ソース電極及びドレイン電極におけるコンタクト抵抗の低い窒化物半導体を用いた半導体装置が求められている。
【課題を解決するための手段】
【００１１】
本実施の形態の一観点によれば、基板の上に形成された半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜に埋め込まれた部分を有し、前記半導体層と接触する電極と、を有し、前記電極の前記埋め込まれた部分は、前記半導体層に接触する第２導電膜、及び前記第２導電膜と前記絶縁膜との間に形成された第１導電膜を有し、前記第１の導電膜は、窒化物又はタングステンを含む材料を含み、前記第２の導電膜は、金属材料を含むことを特徴とする。
【００１２】
また、本実施の形態の他の一観点によれば、基板の上に半導体層を形成する工程と、前記半導体層の上に絶縁膜を形成する工程と、前記絶縁膜の所定の領域に、前記半導体層の底面、及び前記絶縁膜の側面を露出させる開口部を形成する工程と、前記開口部により露出した前記絶縁膜の前記側面に第１の導電膜を形成する工程と、前記開口部により露出した前記半導体層の前記底面、及び前記第１の絶縁膜の側面に第２の導電膜を形成する工程と、前記第１の導電膜及び前記第２の導電膜を形成した後に、熱処理を行なう工程と、を有し、前記第１の導電膜は、窒化物又はタングステンを含む材料により形成されており、前記第２の導電膜は、金属材料により形成されていることを特徴とする。
【発明の効果】
【００１３】
開示の半導体装置及び半導体装置の製造方法によれば、特性が均一であって、歩留りが高く、ソース電極及びドレイン電極におけるコンタクト抵抗の低い半導体装置を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】半導体装置における電極の説明図
【図２】第１の実施の形態における半導体装置の構造図
【図３】第１の実施の形態における半導体装置のソース電極の構造図
【図４】第１の実施の形態における他の半導体装置の構造図
【図５】第１の実施の形態における半導体装置の他のソース電極の構造図
【図６】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図７】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図８】第１の実施の形態における半導体装置の製造方法の説明図（１）
【図９】第１の実施の形態における半導体装置の製造方法の説明図（２）
【図１０】第１の実施の形態における半導体装置の製造方法の説明図（３）
【図１１】第２の実施の形態における半導体装置の製造方法の説明図（１）
【図１２】第２の実施の形態における半導体装置の製造方法の説明図（２）
【図１３】第２の実施の形態における半導体装置の製造方法の説明図（３）
【発明を実施するための形態】
【００１５】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１６】
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、窒化物半導体を用いたＨＥＭＴであり、図２に示されるように、基板１０の上に、不図示のバッファ層、電子走行層２１、電子供給層２２が積層形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍の電子走行層２１には２ＤＥＧ（two dimensional electron gas）２１ａが形成される。また、電子供給層２２の上には、ゲート電極３１及び絶縁膜４０が形成されており、絶縁膜４０に形成された開口部４１を埋め込むようにソース電極３２及びドレイン電極３３が形成されている。本実施の形態における半導体装置は、電子走行層２１及び電子供給層２２は、ともに窒化物半導体により形成されており、電子供給層２１はＧａＮにより形成されており、電子供給層２２はＡｌＧａＮにより形成されている。尚、本実施の形態における半導体装置においては、電子供給層２１をＧａＮにより形成し、電子供給層２２はＩｎＡｌＮにより形成した構造のものであってもよい。
【００１７】
本実施の形態における半導体装置のソース電極３２及びドレイン電極３３について、図３に基づきより詳細に説明する。図３は、一例としてソース電極３２の構造を示すものであるが、ドレイン電極３３についても同様の構造を有している。図３に示すように、本実施の形態は、ソース電極３２は、バリアメタルとなる第１の導電膜５１、Ｔｉ等の金属により形成された第２の導電膜５２、Ａｌ等の金属材料により形成された第３の導電膜５３を積層形成したものである。
【００１８】
本実施の形態においては、絶縁膜４０は厚さが約３００ｎｍのＳｉＮ等の窒化物又は酸化物の絶縁体材料により形成されており、絶縁膜４０に形成される開口部４１の幅は数μｍ程度である。第１の導電膜５１は、バリアメタルとなる材料であって、導電性を有する窒化物またはタングステン（Ｗ）を含む材料により形成されている。具体的には、ＴａＮ、ＴｉＮ、ＴｉＷ、Ｗ、ＺｒＮ、ＷＮ、ＶＮ、ＴｉＳｉＮ、ＴａＣＮ等から選ばれる１または２以上を含む材料により形成されている。第２の導電膜５２及び第３の導電膜５３は、金属材料により形成されている。第２の導電膜５２は、Ｔｉ、Ｎｉ、Ａｌ、Ｔａ、Ｓｉ、Ｚｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｕ等から選ばれる１または２以上の元素を含む材料により形成されている。尚、第２の導電膜５２は、ＡｌＧａＮ、ＩｎＡｌＮ、ＧａＮ等の窒化物半導体とオーミックコンタクトを取ることができる金属材料により形成されており、Ｔｉ、Ｎｉ、Ｔｉを含む材料またはＮｉを含む材料等により形成されていることが好ましい。また、第３の導電膜５３は、Ｔｉ、Ｎｉ、Ａｌ、Ｔａ、Ｓｉ、Ｚｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｕ等から選ばれる１または２以上の元素を含む材料により形成されているが、第２の導電膜５２よりも導電性の高い材料により形成されていることが好ましい。本実施の形態では、第１の導電膜５１は厚さが約５０ｎｍのＴａＮにより形成されており、第２の導電膜５２は厚さが約２５ｎｍのＴｉにより形成されており、第３の導電膜５３は厚さが約３００ｎｍのＡｌにより形成されている。
【００１９】
図３に基づき開口部４１に形成されるソース電極３２を形成している第１の導電膜５１、第２の導電膜５２及び第３の導電膜５３についてより詳細に説明する。第１の導電膜５１は、開口部４１の側面４１ｂに形成されており、開口部４１の底面４１ａにおいて露出している電子供給層２２の表面上には形成されない。第２の導電膜５２は、開口部４１の底面４１ａにおいて露出している電子供給層２２の表面上、及び、開口部４１の側面４１ｂに形成されている第１の導電膜５１の上に形成される。第３の導電膜５３は、開口部４１の底面４１ａ及び側面４１ｂに形成されている第２の導電膜５２の上に形成される。尚、本実施の形態においては、側面において形成されている膜の表面上に形成される膜を側面において形成されている膜の上に形成される膜と記載する場合がある。
【００２０】
このように、本実施の形態における半導体装置では、絶縁膜４０の開口部４１の側面４１ｂには、側面４１ｂにおいて絶縁膜４０と接して、バリアメタルとなる第１の導電膜５１が形成されている。従って、オーミックコンタクトさせるためのアニール等の熱処理を行なっても、第２の導電膜５２又は第３の導電膜５３に含まれる金属材料は、バリアメタルとなる第１の導電膜５１により拡散が遮られるため、これらの金属材料が絶縁膜４０内に拡散することはない。また、絶縁膜４０の開口部４１の底面４１ａとなる電子供給層２２の上には、第１の導電膜５１は形成されておらず、第２の導電膜５２が形成されている。即ち、電子供給層２２の上には第２の導電膜５２が形成されており、電子供給層２２と第２の導電膜５２とが直接接触している。第２の導電膜５２を形成している材料は金属材料であり、第１の導電膜５１を形成しているバリアメタルとなる材料よりも一般的に抵抗が低いため、ソース電極３２において、電子供給層２２とのコンタクト抵抗が高くなることを防ぐことができる。
【００２１】
尚、本実施の形態における半導体装置は、図４に示すように、電子供給層２２の上に、キャップ層２３を形成し、キャップ層２３の上に、絶縁膜４０、ゲート電極３１、ソース電極３２及びドレイン電極３３が形成されている構造のものであってもよい。尚、キャップ層２３は、第３の半導体層となる層であり、ＧａＮにより形成されている。この構造の半導体装置においては、キャップ層２３であるＧａＮの上に、開口部４１を有する絶縁膜４０が形成され、開口部４１にソース電極３２及びドレイン電極３３が形成される。従って、絶縁膜４０の開口部４１の底面４１ａにおいて露出しているキャップ層２３の上には、第２の導電膜５２が形成される。
【００２２】
また、本実施の形態は、図５に示すように、第２の導電膜５２、第１の導電膜５１、第３の導電膜５３を順次積層することによりソース電極３２ａを形成したものであってもよい。図５に基づき、開口部４１に形成されるソース電極３２ａについて、より詳細に説明する。第２の導電膜５２は、開口部４１の側面４１ｂ及び電子供給層２２が露出している底面４１ａの上に形成される。第１の導電膜５１は、第２の導電膜５２の上において、開口部４１の底面４１ａを除く領域、即ち、開口部４１の側面４１ｂに形成された第２の導電膜５２の上に形成される。第３の導電膜５３は、開口部４１の底面４１ａに形成された第２の導電膜５２の上及び開口部４１の側面４１ｂに形成された第１の導電膜５１の上に形成される。このような構造の半導体装置においても、図３に示す場合と同様の効果を得ることができる。しかしながら、第２の導電膜５２に含まれる金属材料が絶縁膜４０の内部を拡散する材料である場合には、図３に示す構造の窒化物半導体装置の方が、絶縁膜４０における金属の拡散を防止することができるため好ましい。
【００２３】
また、本実施の形態における半導体装置は、ゲート電極３１と電子供給層２２との間にゲート絶縁膜となる絶縁膜を形成した構造のものであってもよい。更に、本実施の形態における半導体装置において、キャップ層２３を形成する場合には、ゲート電極３１とキャップ層２３との間にゲート絶縁膜となる絶縁膜を形成した構造のものであってもよい。また、ゲート電極３１が形成される領域の窒化物半導体を一部除去することによりリセスを形成した構造のものであってもよい。
【００２４】
尚、図示はしないが、本実施の形態は、窒化物半導体を用いたＨＥＭＴ以外にも、窒化物半導体を用いた半導体装置においても適用することができる。具体的には、ＡｌＧａＮ、ＧａＮ、ＩｎＡｌＮ等の表面に、オーミックコンタクトさせた電極が形成されている構造の窒化物半導体を用いた半導体装置においても適用することができる。
【００２５】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。
【００２６】
最初に、図６（ａ）に示すように、基板１０上に、半導体層となる不図示のバッファ層、電子走行層２１、電子供給層２２を順次ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法によりエピタキシャル成長させることにより形成する。これにより、電子走行層２１と電子供給層２２との界面近傍の電子走行層２１には２ＤＥＧ２１ａが形成される。
【００２７】
基板１０としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。
【００２８】
電子走行層２１は、第１の半導体層となる層であり、厚さが３μｍのインテンショナリーアンドープＧａＮにより形成されている。
【００２９】
電子供給層２２は、第２の半導体層となる層であり、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎにより形成されている。尚、電子供給層２２は、Ｓｉ等の不純物元素をドープして、ｎ型としたものを用いてもよい。また、電子供給層２２の上には、更に、ＧａＮまたはＡｌＧａＮ等により形成される不図示のキャップ層を形成してもよい。
【００３０】
本実施の形態においては、ＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられ、Ｓｉの原料ガスにはＳｉＨ４（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００３１】
次に、図６（ｂ）に示すように、絶縁膜４０を形成する。絶縁膜４０は、酸化物または窒化物等の絶縁性を有する材料により形成された膜であり、プラズマＣＶＤ、スパッタリング、真空蒸着等により成膜することができる。本実施の形態では、絶縁膜４０は、プラズマＣＶＤによりＳｉＮ膜を約３００ｎｍ成膜することにより形成している。
【００３２】
次に、図７に示すように、絶縁膜４０においてソース電極３２及びドレイン電極３３が形成される領域に開口部４１を形成し、開口部４１にソース電極３２及びドレイン電極３３を形成する。具体的に、この工程について、図８〜図１０に基づき詳細に説明する。尚、図８〜図１０においては、ソース電極３２について説明するが、ドレイン電極３３を形成する場合も同様であり、本実施の形態では、ドレイン電極３３はソース電極３２と同時に形成される。
【００３３】
最初に、図８（ａ）に示すように、絶縁膜４０の表面にレジストパターン６１を形成する。具体的には、絶縁膜４０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部４１が形成される領域に開口を有するレジストパターン６１を形成する。
【００３４】
次に、図８（ｂ）に示すように、絶縁膜４０に開口部４１を形成する。具体的には、ＳｉＮを除去することのできるエッチング液を用いてウェットエッチングを行なうことにより、レジストパターン６１が形成されていない領域の絶縁膜４０を除去し、この領域において電子供給層２２の表面を露出させる。これにより絶縁膜４０には、底面４１ａにおいて電子供給層２２が露出している開口部４１が形成される。尚、この後、レジストパターン６１は、有機溶剤等により除去される。ウェットエッチングにより所定の領域の絶縁膜４０を除去し開口部４１を形成することにより、電子供給層２２に与えるエッチングダメージを少なくすることができる。また、ウェットエッチングは、等方性エッチングであるため、絶縁膜４０に形成される開口部４１の側面４１ｂにおける形状を基板面に対し垂直ではなく、傾斜した形状で形成することができる。このように、開口部４１の側面４１ｂを傾斜した形状で形成することにより、後述する第１の導電膜５１を成膜する際のステップカバレッジを良好にすることができる。
【００３５】
次に、図９（ａ）に示すように、絶縁膜４０の開口部４１の底面４１ａ及び側面４１ｂに、第１の導電膜５１を形成する。具体的には、第１の導電膜５１として、スパッタリングにより導電性を有する窒化物であるＴａＮを膜厚が約５０ｎｍとなるように成膜する。これにより、絶縁膜４０の開口部４１の側面４１ｂ及び電子供給層２２が露出している開口部４１の底面４１ａの上に、第１の導電膜５１が形成される。
【００３６】
次に、図９（ｂ）に示すように、第１の導電膜５１の上にレジストパターン６２を形成する。具体的には、第１の導電膜５１の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部４１において開口を有するレジストパターン６２を形成する。
【００３７】
次に、図１０（ａ）に示すように、レジストパターン６２が形成されていない領域における第１の導電膜５１をエッチングにより除去し、開口部４１における底面４１ａにおいて、電子供給層２２の表面を露出させる。具体的には、第１の導電膜５１を除去することのできるエッチング液を用いたウェットエッチング、または、ＲＩＥ（Reactive Ion Etching）等のドライエッチングによりレジストパターン６２が形成されていない領域の第１の導電膜５１を除去する。この工程では、開口部４１の底面４１ａにおいて、電子供給層２２の全面が露出するまでエッチングを行なうことが好ましいが、電子供給層２２の表面の一部が露出した状態でエッチングを終了してもよい。ウェットエッチングにより第１の導電膜５１を除去する場合には、エッチング液としては、Ｈ２Ｏ２を含む溶液、ＨＦ等のフッ素成分を含む溶液、Ｈ２Ｏ２とＨＦ等のフッ素成分との双方を含む溶液等が用いられる。また、ドライエッチングにより第１の導電膜５１を除去する場合には、Ｃｌ成分を含むガス、Ｆ成分を含むガス等が、エッチングガスとして用いられる。尚、この後、レジストパターン６２は、有機溶剤等により除去される。
【００３８】
次に、図１０（ｂ）に示すように、開口部４１に第２の導電膜５２及び第３の導電膜５３を順次積層形成する。具体的には、スパッタリングにより、第２の導電膜５２として膜厚が約２５ｎｍのＴｉ膜、第３の導電膜５３として膜厚が約３００ｎｍのＡｌ膜を順次積層形成する。これにより、第１の導電膜５１、第２の導電膜５２及び第３の導電膜５３からなるソース電極３２を形成することができる。このソース電極３２は、絶縁膜４０における開口部４１の底面４１ａには、電子供給層２２の上に、第２の導電膜５２及び第３の導電膜５３が積層形成されており、側面４１ｂには、第１の導電膜５１、第２の導電膜５２及び第３の導電膜５３が積層形成されている。この後、熱処理であるアニールを行なうことにより、形成されたソース電極３２を電子供給層２２とオーミックコンタクトさせる。この際行なわれるアニールの温度は、４００℃以上、７００℃以下が好ましく、更には、５５０℃以上、７００℃以下が好ましい。アニール温度が４００℃未満では、電子供給層２２とのオーミックコンタクトを十分にとることができない。また、７００℃を超える温度では、第３の導電膜５３として形成したＡｌの融点が約６６０℃であるため、長時間のアニールを行なった場合、第３の導電膜５３等を形成している金属材料が溶けてしまうからである。
【００３９】
以上の工程により、ソース電極３２及びドレイン電極３３を形成することができる。この後、絶縁膜４０において、ゲート電極３１が形成される領域に開口部を形成し、形成された開口部にゲート電極３１を形成することにより、図２に示される本実施の形態における半導体装置を製造することができる。
【００４０】
尚、本実施の形態は、上述したように、窒化物半導体を用いたＨＥＭＴ等に以外にも、窒化物半導体にオーミックコンタクトさせた電極を有する構造の半導体装置に適用することが可能である。
【００４１】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態と異なる方法により、ソース電極３２及びドレイン電極３３が形成される半導体装置の製造方法である。
【００４２】
本実施の形態における半導体装置の製造方法は、第１の実施の形態における製造方法と図６（ｂ）に示す工程までは同一であるため、これ以降のソース電極３２及びドレイン電極３３を形成する工程について説明する。
【００４３】
第１の実施の形態の製造方法における図６（ｂ）に示す工程の後、図８（ａ）に示す工程と同様に、図１１（ａ）に示すように、絶縁膜４０の表面にレジストパターン６１を形成する。具体的には、絶縁膜４０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部４１が形成される領域に開口を有するレジストパターン６１を形成する。
【００４４】
次に、図１１（ｂ）に示すように、絶縁膜４０に開口部４１を形成する。具体的には、ＳｉＮを除去することのできるエッチング液を用いてウェットエッチングを行なうことにより、レジストパターン６１が形成されていない領域の絶縁膜４０を除去し、この領域において電子供給層２２の表面を露出させる。これにより絶縁膜４０には、底面４１ａにおいて電子供給層２２が露出している開口部４１が形成される。尚、この後、レジストパターン６１は、有機溶剤等により除去される。ウェットエッチングにより所定の領域の絶縁膜４０を除去し開口部４１を形成することにより、電子供給層２２に与えるエッチングダメージを少なくすることができる。また、ウェットエッチングは、等方性エッチングであるため、絶縁膜４０に形成される開口部４１の側面４１ｂにおける形状を基板面に対し垂直ではなく、傾斜した形状で形成することができる。このように、開口部４１の側面４１ｂを傾斜した形状で形成することにより、後述する第１の導電膜５１を成膜する際のステップカバレッジを良好なものとすることができる。
【００４５】
次に、図１２（ａ）に示すように、絶縁膜４０の開口部４１の底面４１ａにおいて露出している電子供給層２２の上に、レジストパターン１６２を形成する。具体的には、電子供給層２２が露出している面上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁膜４０の開口部４１の底面４１ａにレジストパターン１６２を形成する。形成されるレジストパターン１６２は、底面４１ａにおいて露出している電子供給層２２の上に、絶縁層４０の開口部４１の底面４１ａと略同じか、または、若干小さな形状となるように形成する。
【００４６】
次に、図１２（ｂ）に示すように、レジストパターン１６２が形成されている面に、第１の導電膜５１を形成する。具体的には、真空蒸着等により、第１の導電膜５１として導電性を有する窒化物であるＴａＮを膜厚が約５０ｎｍとなるように成膜する。これにより、レジストパターン１６２の上及び開口部４１の側面４１ｂの上に第１の導電膜５１が形成される。
【００４７】
次に、図１３（ａ）に示すように、第１の導電膜５１が成膜された基板１０を有機溶剤等に浸漬させることにより、レジストパターン１６２とともに、レジストパターン１６２の上に形成された第１の導電膜５１をリフトオフにより除去する。これにより、開口部４１の底面４１ａには第１の導電膜５１が形成されることなく、開口部４１の側面４１ｂに第１の導電膜５１を形成することができる。本実施の形態は、リフトオフにより第１の導電膜５１を形成する方法であるため、開口部４１の底面４１ａにおいて露出している電子供給層２２にエッチングによるダメージを与えることなく、第１の導電膜５１を開口部４０の側面４１ｂに形成することができる。
【００４８】
次に、図１３（ｂ）に示すように、開口部４１に第２の導電膜５２及び第３の導電膜５３を順次積層形成する。具体的には、スパッタリングにより、第２の導電膜５２として膜厚が約２５ｎｍのＴｉ膜、第３の導電膜５３として膜厚が約３００ｎｍのＡｌ膜を順次積層形成する。これにより、第１の導電膜５１、第２の導電膜５２及び第３の導電膜５３からなるソース電極３２を形成することができる。このソース電極３２は、絶縁膜４０における開口部４１の底面４１ａには、電子供給層２２の上に、第２の導電膜５２及び第３の導電膜５３が積層形成されており、側面４１ｂには、第１の導電膜５１、第２の導電膜５２及び第３の導電膜５３が積層形成されている。この後、熱処理であるアニールを行なうことにより、形成されたソース電極３２を電子供給層２２とオーミックコンタクトさせる。この際行なわれるアニールの温度は、４００℃以上、７００℃以下が好ましく、更には、５５０℃以上、７００℃以下が好ましい。アニール温度が４００℃未満では、電子供給層２２とのオーミックコンタクトを十分にとることができない。また、７００℃を超える温度では、第３の導電膜５３として形成したＡｌの融点が約６６０℃であるため、長時間のアニールを行なった場合、第３の導電膜５３等を形成している金属材料が溶けてしまうからである。
【００４９】
以上の工程により、ソース電極３２及びドレイン電極３３を形成することができる。この後、絶縁膜４０において、ゲート電極３１が形成される領域に開口部を形成し、形成された開口部にゲート電極３１を形成することにより、図２に示される第１の実施の形態における半導体装置と同様の半導体装置を製造することができる。
【００５０】
本実施の形態では、リフトオフにより第１の導電膜５１を形成しているため、絶縁膜４０の開口部４１の底面４１ａにおいて露出している電子供給層２２にダメージを与えることなく、絶縁膜４０の開口部４１の側面４１ｂに第１の導電膜５１を形成することができる。よって、より一層信頼性及び均一性の高い半導体装置を作製することができる。
【００５１】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５２】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００５３】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された半導体層と、
前記半導体層の上に形成された絶縁膜と、
前記絶縁膜に埋め込まれた部分を有し、前記半導体層と接触する電極と、
を有し、
前記電極の前記埋め込まれた部分は、前記半導体層に接触する第２導電膜、及び前記第２導電膜と前記絶縁膜との間に形成された第１導電膜を有し、
前記第１の導電膜は、窒化物又はタングステンを含む材料を含み、
前記第２の導電膜は、金属材料を含むことを特徴とする半導体装置。
（付記２）
前記第１の導電膜は前記絶縁膜上をカバーし、前記第１導電膜上を第２の導電膜がカバーすることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２の導電膜の上に形成され、前記電極に含まれる第３の導電膜を有し、
前記第３の導電膜は、前記第２の導電膜に含まれる前記金属材料とは異なる金属材料を含むことを特徴とする付記２に記載の半導体装置。
（付記４）
前記第３の導電膜は、Ｔｉ、Ｎｉ、Ａｌ、Ｔａ、Ｓｉ、Ｚｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｕから選ばれる１または２以上の元素を含む材料により形成されていることを特徴とする付記３に記載の半導体装置。
（付記５）
前記第１の導電膜は、ＴａＮ、ＴｉＮ、ＴｉＷ、Ｗ、ＺｒＮ、ＷＮ、ＶＮ、ＴｉＳｉＮ、ＴａＣＮから選ばれる１または２以上を含む材料により形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第１の導電膜は、ＴａＮを含む材料により形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記７）
前記第２の導電膜は、Ｔｉ、Ｎｉ、Ａｌ、Ｔａ、Ｓｉ、Ｚｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｕから選ばれる１または２以上の元素を含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第２の導電膜は、Ｔｉを含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記９）
前記半導体層において、前記第２の導電膜と接する部分は、ＡｌＧａＮ、ＧａＮ、ＩｎＡｌＮのいずれかの材料により形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記半導体層は、第１の半導体層及び第２の半導体層を順に積層することにより形成されているものであって、
前記絶縁膜の開口部の底面において、前記第２の導電膜は前記第２の半導体層と接触していることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記半導体層は、第１の半導体層、第２の半導体層及び第３の半導体層を順に積層することにより形成されているものであって、
前記絶縁膜の開口部の底面において、前記第２の導電膜は前記第３の半導体層と接触していることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１２）
前記電極はソース電極及びドレイン電極であることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
基板の上に半導体層を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の所定の領域に、前記半導体層の底面、及び前記絶縁膜の側面を露出させる開口部を形成する工程と、
前記開口部により露出した前記絶縁膜の前記側面に第１の導電膜を形成する工程と、
前記開口部により露出した前記半導体層の前記底面、及び前記第１の絶縁膜の側面に第２の導電膜を形成する工程と、
前記第１の導電膜及び前記第２の導電膜を形成した後に、熱処理を行なう工程と、
を有し、
前記第１の導電膜は、窒化物又はタングステンを含む材料により形成されており、
前記第２の導電膜は、金属材料により形成されていることを特徴とする半導体装置の製造方法。
（付記１４）
前記開口部を形成する工程の後、前記開口部の側面に第１の導電膜を形成する工程を行ない、
前記第１の導電膜を形成する工程の後、前記開口部の底面及び前記開口部の側面に形成された第１の導電膜の上に第２の導電膜を形成する工程を行なうものであることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記開口部に形成された前記第２の導電層の上に第３の導電層を形成する工程を有し、
前記第３の導電層は前記第２の導電層を形成する材料とは異なる材料により形成されていることを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６）
前記半導体層において、前記第２の導電膜と接する部分は、ＡｌＧａＮ、ＧａＮ、ＩｎＡｌＮのいずれかにより形成されていることを特徴とする付記１３から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記熱処理の温度は、４００℃以上、７００℃以下であることを特徴とする付記１３から１６のいずれかに記載の半導体装置の製造方法。
（付記１８）
第１の導電膜を形成する工程は、
前記開口部により露出した前記絶縁膜の前記側面及び前記開口部により露出した前記半導体層の前記底面に、第１の導電膜を成膜する工程と、
前記開口部により露出した前記半導体層の前記底面の位置に対応して開口を有するレジストパターンを形成する工程と、
前記レジストパターンの形成されていない領域の前記第１の導電膜をドライエッチング又はウェットエッチングにより除去する工程と、
を有するものであることを特徴とする付記１３から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記ドライエッチングでは、Ｃｌ成分またはＦ成分を含むガスをエッチングガスとして用いることを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０）
前記ウェットエッチングでは、Ｈ２Ｏ２を含む溶液、フッ素成分を含む溶液のうちのいずれか一方、又は、双方を含むエッチング液を用いることを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２１）
第１の導電膜を形成する工程は、
前記開口部にレジストパターンを形成する工程と、
前記レジストパターンが形成されている面に、第１の導電膜を成膜する工程と、
前記レジストパターンの上に形成されている第１の導電膜を前記レジストパターンとともにリフトオフにより除去する工程と、
を有するものであることを特徴とする付記１３から１７のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【００５４】
１０        基板
２１        電子走行層（第１の半導体層）
２１ａ      ２ＤＥＧ
２２        電子供給層（第２の半導体層）
２３        キャップ層（第３の半導体層）
３１        ゲート電極
３２        ソース電極
３３        ドレイン電極
４０        絶縁膜
４１        開口部
５１        第１の導電膜
５２        第２の導電膜
５３        第３の導電膜
【図１】
2013131653.tif 000003
【図２】
2013131653.tif 000004
【図３】
2013131653.tif 000005
【図４】
2013131653.tif 000006
【図５】
2013131653.tif 000007
【図６】
2013131653.tif 000008
【図７】
2013131653.tif 000009
【図８】
2013131653.tif 000010
【図９】
2013131653.tif 000011
【図１０】
2013131653.tif 000012
【図１１】
2013131653.tif 000013
【図１２】
2013131653.tif 000014
【図１３】
2013131653.tif 000015