【手続補正書】
【提出日】平成28年2月19日(2016.2.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パルス幅変調器であって、前記パルス幅変調器は、
パルス幅出力信号を設定するように構成されている出力コントローラの設定入力にクロック信号を提供する第１のクロックソースであって、前記出力コントローラは、前記パルス幅出力信号をリセットするためのリセット入力を有する、第１のクロックソースと、
前記出力コントローラのリセット入力と結合されているデューティサイクル制御ユニットであって、前記デューティサイクル制御ユニットは、数値制御発振器（ＮＣＯ）を備え、前記ＮＣＯは、レジスタと結合され、直接デジタル合成を提供することにより前記レジスタにおける設定された値に従って指定された周波数を生成するように構成され、前記デューティサイクル制御ユニットは、第２のクロックソースからの信号および前記パルス幅出力信号を受信することにより前記数値制御発振器をトリガする論理をさらに備える、デューティサイクル制御ユニットと
を備える、パルス幅変調器。
【請求項２】
前記ＮＣＯは、ある時間区間にわたる平均化された固定デューティサイクルを有する出力信号を発生させる、請求項１に記載のパルス幅変調器。
【請求項３】
前記第１のクロックソースは、タイマ、ＰＷＭユニット、規則的時限信号または不規則的時限信号を提供する外部ソースである、請求項１に記載のパルス幅変調器。
【請求項４】
前記第２のクロックソースは、システムクロックソース、タイマ、ＰＷＭユニット、外部ソースである、請求項１に記載のパルス幅変調器。
【請求項５】
前記数値制御発振器（ＮＣＯ）は、前記第２のクロックソースから導出された信号を受信するクロック入力と、加算器と結合されているインクリメントレジスタとを備え、前記加算器は、前記インクリメントレジスタの値にアキュミュレータのコンテンツを加算するように構成され、前記アキュミュレータは、前記ＮＣＯの出力信号として使用されるオーバーフロー信号を発生させる、請求項１に記載のパルス幅変調器。
【請求項６】
前記オーバーフロー信号は、前記第２のクロックソースから導出された信号とＡＮＤ処理されることにより、前記ＮＣＯの入力信号を発生させる、請求項５に記載のパルス幅変調器。
【請求項７】
請求項６に記載のパルス幅変調器を備えるマイクロコントローラであって、前記第１のＡＮＤゲートの第１の入力は、前記Ｄフリップフロップの出力と結合され、前記第１のＡＮＤゲートの第２の入力および前記第２のＡＮＤゲートの第１の入力は、前記第２のクロックソースと結合され、前記第２のＡＮＤゲートの第２の入力は、前記ＮＣＯの出力と結合され、前記ＯＲゲートの出力は、前記ＮＣＯの入力と結合される、マイクロコントローラ。
【請求項８】
前記ＡＮＤ処理された出力信号は、Ｄフリップフロップのクロック入力にフィードされ、その反転出力は、Ｄ入力と結合され、その非反転出力は、前記ＮＣＯ出力信号を提供する、請求項５に記載のパルス幅変調器。
【請求項９】
前記ＮＣＯは、複数の入力信号を選択するための入力マルチプレクサを備え、前記入力信号のうちの１つは、前記第２のクロックソースから導出された前記信号である、請求項５に記載のパルス幅変調器。
【請求項１０】
請求項５に記載のパルス幅変調器を備えるマイクロコントローラであって、前記Ｄフリップフロップのクロック入力は、前記第１のクロックソースと結合され、クリア入力は、前記ＮＣＯの出力と結合される、マイクロコントローラ。
【請求項１１】
前記出力コントローラは、前記第１のクロックソースと結合されるクロック入力と、論理高と結合されるＤ入力と、前記デューティサイクル制御ユニットの出力と結合されるリセット入力と、前記出力コントローラの出力信号を提供する非反転出力とを含むＤフリップフロップである、請求項１に記載のパルス幅変調器。
【請求項１２】
前記構成可能論理セルは、
前記第２のクロックソースと結合される第１の入力および前記出力コントローラの出力と結合される第２の入力を有する第１のＡＮＤゲートと、
前記第２のクロックソースと結合される第１の入力および前記ＮＣＯ出力信号を受信する第２の入力とを有する第２のＡＮＤゲートと、
前記第１のＡＮＤゲートおよび第２のＡＮＤゲートの出力と結合され、前記ＮＣＯ入力信号を発生させるＯＲゲートと
を備える、請求項１１に記載のパルス幅変調器。
【請求項１３】
マイクロコントローラであって、前記マイクロコントローラは、請求項１に記載のパルス幅変調器を備え、前記出力コントローラは、前記マイクロコントローラにおける第１の構成可能論理セルによって形成され、前記デューティサイクル制御ユニット内の論理は、前記マイクロコントローラにおける第２の構成可能論理セルによって形成される、マイクロコントローラ。
【請求項１４】
前記第１の構成可能論理セルは、Ｄフリップフロップとして構成され、前記デューティサイクル制御ユニット内の論理は、２つのＡＮＤゲートとして構成され、その出力は、ＯＲゲートの入力と結合される、請求項１３に記載のマイクロコントローラ。
【請求項１５】
パルス幅変調信号を提供するための方法であって、前記方法は、
出力コントローラの設定入力に第１のクロック信号を入力提供することであって、前記出力コントローラは、パルス幅出力信号を設定するように構成され、前記パルス幅出力信号をリセットするためのリセット入力を有する、ことと、
数値制御発振器（ＮＣＯ）によってリセット信号を発生させることであって、前記ＮＣＯは、レジスタと結合され、直接デジタル合成を提供することにより前記レジスタにおける設定された値に従って指定された周波数を生成するように構成され、前記ＮＣＯは、第２のクロック信号から導出されたクロック信号、前記リセット信号、およびパルス幅変調出力信号を受信する、ことと
を含む、方法。
【請求項１６】
前記ＮＣＯは、ある時間区間にわたる平均化された固定デューティサイクルを有する出力信号を発生させる、請求項１５に記載の方法。
【請求項１７】
前記第１のクロック信号は、タイマ、ＰＷＭユニット、規則的時限信号または不規則的時限信号を提供する外部ソースによって発生させられる、請求項１５に記載の方法。
【請求項１８】
前記第２のクロック信号は、システムクロックソース、タイマ、ＰＷＭユニット、または外部ソースによって発生させられる、請求項１５に記載の方法。
【請求項１９】
前記第２のクロックソースから導出された信号の制御下の前記数値制御発振器（ＮＣＯ）は、インクリメント値をアキュミュレータに繰り返し加算し、前記アキュミュレータは、前記ＮＣＯの出力信号を発生させるために使用されるオーバーフロー信号を発生させる、請求項１５に記載の方法。
【請求項２０】
前記第２のクロック信号は、前記パルス幅変調出力信号でＡＮＤ処理され、前記ＮＣＯの出力信号でＡＮＤ処理された前記第２のクロック信号でＯＲ処理され、前記ＯＲ処理された信号は、前記ＮＣＯにフィードされた前記第２のクロック信号から導出された信号である、請求項１９に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本方法のさらなる実施形態によると、ＮＣＯは、ある周期にわたって平均化された固定デューティサイクルを有する出力信号を発生させてもよい。本方法のさらなる実施形態によると、第１のクロック信号は、タイマ、ＰＷＭユニット、規則的時限信号または不規則的時限信号を提供する外部ソースによって発生させられることができる。本方法のさらなる実施形態によると、第２のクロック信号は、システムクロックソース、タイマ、ＰＷＭユニット、または外部ソースによって発生させられることができる。本方法のさらなる実施形態によると、第２のクロックソースから導出された信号の制御下の数値制御発振器（ＮＣＯ）は、繰り返し、インクリメント値をアキュミュレータに加算してもよく、アキュミュレータは、ＮＣＯの出力信号を発生させるために使用されるオーバーフロー信号を発生させる。本方法のさらなる実施形態によると、第２のクロック信号は、パルス幅変調出力信号でＡＮＤ処理され、ＮＣＯの出力信号でＡＮＤ処理された第２のクロック信号でＯＲ処理されることができ、ＯＲ処理された信号は、ＮＣＯにフィードされた第２のクロック信号から導出された信号である。
本発明は、例えば、以下を提供する。
（項目１）
パルス幅変調器であって、前記パルス幅変調器は、
パルス幅出力信号を設定するように構成されている出力コントローラの設定入力にクロック信号を提供し、リセット入力に前記パルス幅出力信号をリセットさせる、第１のクロックソースと、
前記出力コントローラのリセット入力と結合されているデューティサイクル制御ユニットであって、前記デューティサイクル制御ユニットは、数値制御発振器（ＮＣＯ）を備え、前記ＮＣＯは、レジスタと結合され、直接デジタル合成を提供することにより前記レジスタにおける設定された値に従って指定された周波数を生成するように構成され、前記デューティサイクル制御ユニットは、第２のクロックソースからの信号および前記パルス幅出力信号を受信することにより前記数値制御発振器をトリガする論理をさらに備える、デューティサイクル制御ユニットと
を備える、パルス幅変調器。
（項目２）
前記ＮＣＯは、ある時間区間にわたる平均化された固定デューティサイクルを有する出力信号を発生させる、項目１に記載のパルス幅変調器。
（項目３）
前記第１のクロックソースは、タイマ、ＰＷＭユニット、規則的時限信号または不規則的時限信号を提供する外部ソースである、項目１に記載のパルス幅変調器。
（項目４）
前記第２のクロックソースは、システムクロックソース、タイマ、ＰＷＭユニット、外部ソースである、項目１に記載のパルス幅変調器。
（項目５）
前記数値制御発振器（ＮＣＯ）は、前記第２のクロックソースから導出された信号を受信するクロック入力と、インクリメントレジスタの値にアキュミュレータのコンテンツを加算するように構成される加算器と結合されているインクリメントレジスタとを備え、前記アキュミュレータは、前記ＮＣＯの出力信号として使用されるオーバーフロー信号を発生させる、項目１に記載のパルス幅変調器。
（項目６）
前記オーバーフロー信号は、前記第２のクロックソースから導出された信号とＡＮＤ処理されることにより、前記ＮＣＯの入力信号を発生させる、項目５に記載のパルス幅変調器。
（項目７）
前記ＡＮＤ処理された出力信号は、Ｄフリップフロップのクロック入力にフィードされ、その反転出力は、Ｄ入力と結合され、その非反転出力は、前記ＮＣＯ出力信号を提供する、項目５に記載のパルス幅変調器。
（項目８）
前記ＮＣＯは、複数の入力信号を選択するための入力マルチプレクサを備え、前記入力信号のうちの１つは、前記第２のクロックソースから導出された信号である、項目５に記載のパルス幅変調器。
（項目９）
前記出力コントローラは、前記第１のクロックソースと結合されるクロック入力と、論理高さと結合されるＤ入力と、前記デューティサイクル制御ユニットの出力と結合されるリセット入力と、前記出力コントローラの出力信号を提供する非反転出力とを含むＤフリップフロップである、項目１に記載のパルス幅変調器。
（項目１０）
前記構成可能論理セルは、
前記第２のクロックソースと結合される第１の入力および前記出力コントローラの出力と結合される第２の入力を有する第１のＡＮＤゲートと、
前記第２のクロックソースと結合される第１の入力および前記ＮＣＯ出力信号を受信する第２の入力とを有する第２のＡＮＤゲートと、
前記第１のＡＮＤゲートおよび第２のＡＮＤゲートの出力と結合され、前記ＮＣＯ入力信号を発生させるＯＲゲートと
を備える、項目９に記載のパルス幅変調器。
（項目１１）
マイクロコントローラであって、前記マイクロコントローラは、項目１に記載のパルス幅変調器を備え、前記出力コントローラは、前記マイクロコントローラにおける第１の構成可能論理セルによって形成され、前記デューティサイクル制御ユニット内の論理は、前記マイクロコントローラにおける第２の構成可能論理セルによって形成される、マイクロコントローラ。
（項目１２）
前記第１の構成可能論理セルは、Ｄフリップフロップとして構成され、前記デューティサイクル制御ユニット内の論理は、２つのＡＮＤゲートとして構成され、その出力は、ＯＲゲートの入力と結合される、項目１１に記載のマイクロコントローラ。
（項目１３）
前記Ｄフリップフロップのクロック入力は、前記第１のクロックソースと結合され、クリア入力は、前記ＮＣＯの出力と結合される、項目５に記載のマイクロコントローラ。
（項目１４）
前記第１のＡＮＤゲートの第１の入力は、前記Ｄフリップフロップの出力と結合され、前記第１のＡＮＤゲートの第２の入力および前記第２のＡＮＤゲートの第１の入力は、前記第２のクロックソースと結合され、前記第２のＡＮＤゲートの第２の入力は、前記ＮＣＯの出力と結合され、前記ＯＲゲートの出力は、前記ＮＣＯの入力と結合される、項目６に記載のマイクロコントローラ。
（項目１５）
パルス幅変調信号を提供するための方法であって、前記方法は、
入力であって、パルス幅出力信号を設定するように構成されている出力コントローラの設定入力にクロック信号を提供し、リセット入力に前記パルス幅出力信号をリセットさせる、入力と、
数値制御発振器（ＮＣＯ）によってリセット信号を発生させることであって、前記ＮＣＯは、レジスタと結合され、直接デジタル合成を提供することにより前記レジスタにおける設定された値に従って指定された周波数を生成するように構成され、前記ＮＣＯは、第２のクロック信号から導出されたクロック信号、前記リセット信号、およびパルス幅変調出力信号を受信する、ことと
を含む、方法。
（項目１６）
前記ＮＣＯは、ある時間区間にわたる平均化された固定デューティサイクルを有する出力信号を発生させる、項目１５に記載の方法。
（項目１７）
前記第１のクロック信号は、タイマ、ＰＷＭユニット、規則的時限信号または不規則的時限信号を提供する外部ソースによって発生させられる、項目１５に記載の方法。
（項目１８）
前記第２のクロック信号は、システムクロックソース、タイマ、ＰＷＭユニット、または外部ソースによって発生させられる、項目１５に記載の方法。
（項目１９）
前記第２のクロックソースから導出された信号の制御下の前記数値制御発振器（ＮＣＯ）は、繰り返し、インクリメント値をアキュミュレータに加算し、前記アキュミュレータは、前記ＮＣＯの出力信号を発生させるために使用されるオーバーフロー信号を発生させる、項目１５に記載の方法。
（項目２０）
前記第２のクロック信号は、前記パルス幅変調出力信号でＡＮＤ処理され、前記ＮＣＯの出力信号でＡＮＤ処理された前記第２のクロック信号でＯＲ処理され、前記ＯＲ処理された信号は、前記ＮＣＯにフィードされた前記第２のクロック信号から導出された信号である、項目１９に記載の方法。