(57)【要約】【課題】本発明は、異なるレイアウトで配置されたバンプ電極を有する半導体チップ間を良好に電気的に接続可能であると共に、チップ積層体の外部接続端子として機能するバンプ電極にアンダーフィル材が付着することを防止可能な半導体装置の製造方法を提供することを課題とする。【解決手段】一面に配置された第１のバンプ電極１９、及び平坦な面とされた他面１１ｂを有する第１の半導体チップ１１と、一面１３ａに配置された第２のバンプ電極２７、及び他面に第２のバンプ電極２７とは異なるレイアウトで配置された第３のバンプ電極２８を有する第２の半導体チップ１３と、を準備し、アンダーフィル材を形成する前に、第２の半導体チップ１３の一面１３ａ及び第２のバンプ電極２７を覆う犠牲接着層１４を形成する。【選択図】図５
2013162022.tif 000002
【特許請求の範囲】
【請求項１】
一面に配置された第１のバンプ電極、及び平坦な他面を有する第１の半導体チップと、一面に配置された第２のバンプ電極、及び他面に前記第２のバンプ電極とは異なるレイアウトで配置された第３のバンプ電極を有する第２の半導体チップと、を準備する工程と、
前記第２の半導体チップの一面と接触する第１の面とは反対側に位置する第２の面が平坦な面となるように、前記第２のバンプ電極及び前記第２の半導体チップの一面を覆う犠牲接着層を形成する工程と、
前記第１のバンプ電極と前記第３のバンプ電極とを電気的に接続することで、積層実装された第１及び第２の半導体チップを含むチップ積層体を形成する工程と、
前記チップ積層体を形成後、前記第１の半導体チップと前記第２の半導体チップとの間にアンダーフィル材を充填する工程と、
前記アンダーフィル材を充填後、前記犠牲接着層を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記チップ積層体を形成する工程では、ステージの上面と前記第１の半導体チップの他面とが接触するように、前記ステージ上に前記第１の半導体チップを配置する工程と、
前記第２の半導体チップの一面側を吸着したボンディングツールにより、前記第１のバンプ電極と前記第３のバンプ電極とを電気的に接続する工程と、
を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記チップ積層体を形成する工程では、ステージの上面と前記犠牲接着層の前記第２の面とが接触するように、前記ステージ上に前記第２の半導体チップを配置する工程と、
前記第１の半導体チップの他面側を吸着したボンディングツールにより、前記第１のバンプ電極と前記第３のバンプ電極とを電気的に接続する工程と、
を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第３のバンプ電極が、前記第１のバンプ電極と同じレイアウトで形成されていることを特徴とする請求項１乃至３のうち、いずれか１項記載の半導体装置の製造方法。
【請求項５】
前記犠牲接着層を除去する工程では、前記犠牲接着層の前記第２の面に接着テープを貼り付け、その後、該接着テープと共に前記犠牲接着層を引き剥がすことを特徴とする請求項１乃至４のうち、いずれか１項記載の半導体装置の製造方法。
【請求項６】
一面に配置された第４のバンプ電極、及び他面に配置された第５のバンプ電極を有する第３の半導体チップを準備する工程を有し、
前記チップ積層体を形成する工程では、前記第１の半導体チップと前記第２の半導体チップとの間に前記第３の半導体チップを配置すると共に、前記第１のバンプ電極と前記第５のバンプ電極とを接続し、前記第３のバンプ電極と第４のバンプ電極とを接続し、
前記アンダーフィル材を充填する工程では、前記第１乃至第３の半導体チップ間の隙間に前記アンダーフィル材を充填することを特徴とする請求項１乃至５のうち、いずれか１項記載の半導体装置の製造方法。
【請求項７】
前記第３の半導体チップを準備する工程では、複数の前記第３の半導体チップを準備し、
前記チップ積層体を形成する工程では、前記第１の半導体チップと前記第２の半導体チップとの間に、複数の前記第３の半導体チップを積み重ねて実装することを特徴とする請求項１乃至６のうち、いずれか１項記載の半導体装置の製造方法。
【請求項８】
前記第４のバンプ電極が、前記第３のバンプ電極と同じレイアウトで形成され、
前記第５のバンプ電極が、前記第１のバンプ電極と同じレイアウトで形成されていることを特徴とする請求項１乃至７のうち、いずれか１項記載の半導体装置の製造方法。
【請求項９】
前記犠牲接着層を形成する工程では、複数の前記第２の半導体チップが連結された第２の半導体チップ母基板の一面に、第１及び第２の接着層を有したダイシングテープを、前記第１の接着層が複数の前記第２のバンプ電極を埋め込むように貼り付け、その後、前記第２の半導体チップ及び前記第１の接着層を個片化することで、個片化された複数の前記第２の半導体チップに前記第１の接着層よりなる前記犠牲接着層を一括形成することを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１０】
一面に配置された接続パッド、及び他面に配置されたランドを有する配線基板を準備する工程と、
前記犠牲接着層を除去後、前記接続パッドと前記第２のバンプ電極とを電気的に接続することで、前記アンダーフィル材が形成された前記チップ積層体を前記配線基板に実装する工程と、
を有することを特徴とする請求項１乃至９のうち、いずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、バンプ電極を有する複数の半導体チップを積層することでチップ積層体を形成後、チップ積層体のチップ間にアンダーフィル材を充填し、チップ積層体を配線基板に搭載するＣｏＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）型の半導体装置の製造方法が開示されている。
【０００３】
また、特許文献２には、下面に耐熱性のゴムシートを貼り付けた押圧治具で、インターポーザのバンプ面を押圧し、インターポーザを配線基板に接続する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５１３４７号公報
【特許文献２】特開２００７−０２７３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記特許文献１に記載の半導体装置の製造方法を用いて、バンプ電極の配設位置の異なる半導体チップを積層して、ＣｏＣ型の半導体装置を製造する場合、下記２つの問題がある。
【０００６】
１つ目の問題として、ボンディングツールにより押圧されるバンプ電極の直下には良好に荷重が印加されるが、これ以外の部分には十分な荷重を与えることができず、バンプ電極間の接合不良が発生する恐れがある。
【０００７】
２つ目の問題として、半導体チップ間にアンダーフィル材を充填する際に、アンダーフィル材が最上層に配置された半導体チップに乗り上げ、最上層に配置された半導体チップのバンプ電極（チップ積層体の外部接続端子として機能するバンプ電極）がアンダーフィル材で覆われることで、配線基板とチップ積層体との間の電気的接続不良が発生する恐れがある。
【０００８】
特許文献２に記載の技術を用いることで、上記１つ目の問題を解決することは可能であるが、２つ目の問題を解決することは困難である。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、一面に配置された第１のバンプ電極、及び平坦な他面を有する第１の半導体チップと、一面に配置された第２のバンプ電極、及び他面に前記第２のバンプ電極とは異なるレイアウトで配置された第３のバンプ電極を有する第２の半導体チップと、を準備する工程と、前記第２の半導体チップの一面と接触する第１の面とは反対側に位置する第２の面が平坦な面となるように、前記第２のバンプ電極及び前記第２の半導体チップの一面を覆う犠牲接着層を形成する工程と、前記第１のバンプ電極と前記第３のバンプ電極とを電気的に接続することで、積層実装された第１及び第２の半導体チップを含むチップ積層体を形成する工程と、前記チップ積層体を形成後、前記第１の半導体チップと前記第２の半導体チップとの間にアンダーフィル材を充填する工程と、前記アンダーフィル材を充填後、前記犠牲接着層を除去する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明の半導体装置の製造方法によれば、第２の半導体チップの一面と接触する第１の面とは反対側に位置する第２の面が平坦な面となるように、第２のバンプ電極及び第２の半導体チップの一面を覆う犠牲接着層を形成することで、例えば、ボンディングツールにより犠牲接着層の第２の面を吸着し、下方に配置された第１の半導体チップに対して第２の半導体チップを押圧して、第１のバンプ電極と第３のバンプ電極とを電気的に接続する際、犠牲接着層を介して、第２の半導体チップの一面側全体を十分な圧力で押すことが可能となるので、第１のバンプ電極と第３のバンプ電極とを良好に電気的に接続できる。
【００１１】
また、ステージの上面と犠牲接着層の第２の面（平坦な面）とが接触するように、ステージ上に第２の半導体チップを配置し、ボンディングツールにより、第２の半導体チップに対して第１の半導体チップを押圧した際、犠牲接着層により第２の半導体チップの変形（第２及び第３のバンプ電極のレイアウトの違いに起因する変形）が抑制させるため、第２の半導体チップの他面側に十分な圧力を印加することが可能となるので、第１のバンプ電極と第３のバンプ電極とを良好に電気的に接続できる。
【００１２】
また、チップ積層体を形成後、第１の半導体チップと第２の半導体チップとの間にアンダーフィル材を充填する前に、第２の半導体チップの一面及び第２のバンプ電極を覆う犠牲接着層を形成し、アンダーフィル材を形成後に犠牲接着層を除去することにより、第２のバンプ電極にアンダーフィル材が付着することがなくなる。
【００１３】
これにより、犠牲接着層の除去後、アンダーフィル材が形成されたチップ積層体を配線基板に実装した際、チップ積層体の第４のバンプ電極（チップ積層体の外部接続端子として機能するバンプ電極）と配線基板の接続パッドと間の電気的接続信頼性を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図４】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図５】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図６】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図７】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その７）である。
【図８】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その８）である。
【図９】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その９）である。
【図１０】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１０）である。
【図１１】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１１）である。
【図１２】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１２）である。
【図１３】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１３）である。
【図１４】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１４）である。
【図１５】本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１５）である。
【図１６】犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図（その１）である。
【図１７】犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図（その２）である。
【図１８】犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図（その３）である。
【図１９】犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図（その４）である。
【図２０】犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図（その５）である。
【図２１】犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図（その６）である。
【図２２】犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図（その７）である。
【図２３】犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図（その８）である。
【図２４】本発明の実施の形態の変形例に係る半導体装置の製造工程を示す断面図（その１）である。
【図２５】本発明の実施の形態の変形例に係る半導体装置の製造工程を示す断面図（その２）である。
【図２６】本発明の実施の形態の変形例に係る半導体装置の製造工程を示す断面図（その３）である。
【図２７】チップ積層体の変形例を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【００１６】
（実施の形態）
図１〜図１５は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図である。
図１〜図１５を参照して、本実施の形態の半導体装置１０（図１５参照）の製造方法について説明する。なお、本実施の形態では、半導体装置１０の一例として、ＣｏＣ型半導体装置を例に挙げて以下の説明を行う。
【００１７】
始めに、図１に示す工程では、個片化された第１の半導体チップ１１と、個片化された第３の半導体チップ１２と、犠牲接着層１４が形成され、かつ個片化された第２の半導体チップ１３と、を準備する。
【００１８】
ここで、図１を参照して、第１乃至第３の半導体チップ１１，１３，１２の構成、及び犠牲接着層１4について説明する。
第１の半導体チップ１１は、薄板化された半導体チップである。第１の半導体チップ１１は、後述する図１２に示す工程において、積層実装された第１乃至第３の半導体チップ１１，１３，１２よりなるチップ積層体６５を配線基板９２に実装した際、配線基板９２から最も離間した位置に配置される半導体チップである。
第１の半導体チップ１１としては、例えば、メモリ用半導体チップを用いることができる。以下、第１の半導体チップ１１としてメモリ用半導体チップを用いた場合を例に挙げて説明する。
【００１９】
第１の半導体チップ１１は、薄板化された半導体基板１６と、回路素子層１７と、第１のバンプ電極１９（表面バンプ電極）と、を有する。
半導体基板１６は、矩形とされた基板であり、例えば、単結晶シリコン基板を用いることができる。回路素子層１７は、半導体基板１６の表面１６ａに設けられている。回路素子層１７には、メモリ用回路素子（図示せず）が形成されている。
【００２０】
第１のバンプ電極１９は、第１の半導体チップ１１の一面１１ａ（回路素子層１７の表面１７ａ）に複数配置されている。第１のバンプ電極１９は、メモリ用回路素子（図示せず）と電気的に接続されている。
第１の半導体チップ１１の他面１１ｂ（半導体基板１６の裏面１６ｂ）は、平坦な面とされている。
【００２１】
第３の半導体チップ１２は、薄板化（例えば、厚さが５０μｍ以下）された半導体チップである。第３の半導体チップ１２としては、例えば、メモリ用半導体チップを用いることができる。以下、第３の半導体チップ１２としてメモリ用半導体チップを用いた場合を例に挙げて説明する。
第３の半導体チップ１２は、第１の半導体チップ１１に設けられた第１のバンプ電極１９を構成要素から除くと共に、第４のバンプ電極２２（表面バンプ電極）、第５のバンプ電極２３（裏面バンプ電極）、及び貫通電極２４を設けたこと以外は、第１の半導体チップ１１と同様に構成される。
【００２２】
第４のバンプ電極２２は、第３の半導体チップ１２の一面１２ａ（回路素子層１７の表面１７ａ）に複数配置されている。第４のバンプ電極２２は、第５のバンプ電極２３と同じレイアウトで配置されている。つまり、第４のバンプ電極２２は、第５のバンプ電極２３と対向するように配置されている。
【００２３】
第５のバンプ電極２３は、第３の半導体チップ１２の他面１２ｂ（半導体基板１６の裏面１６ｂ）に複数設けられている。第５のバンプ電極２３は、第１の半導体基板１１に設けられた第１のバンプ電極１９と同じレイアウトで配置されている。これにより、第５のバンプ電極２３は、第１のバンプ電極１９と対向するように配置されている。
つまり、第１、第４、及び第５のバンプ電極１９，２２，２３は、同じレイアウトで配置されたバンプ電極である。
【００２４】
貫通電極２４は、第４のバンプ電極２２と第５のバンプ電極２３との間に位置する半導体基板１６及び回路素子層１７を貫通している。貫通電極２４は、回路素子層１７に設けられたメモリ用回路素子（図示せず）と電気的に接続されている。
貫通電極２４は、一端が第４のバンプ電極２２と接続され、他端が第５のバンプ電極２３と接続されている。これにより、貫通電極２４は、第４のバンプ電極２２と第５のバンプ電極２３とを電気的に接続している。
【００２５】
第２の半導体チップ１３は、薄板化（例えば、厚さが５０μｍ以下）された半導体チップである。第２の半導体チップ１３としては、例えば、インターフェイス用半導体チップを用いることができる。以下、第２の半導体チップ１３としてインターフェイス用半導体チップを用いた場合を例に挙げて説明する。
【００２６】
第２の半導体チップ１３は、第１の半導体チップ１１に設けられた第１のバンプ電極１９及び回路素子層１７を構成要素から除くと共に、回路素子層２６、第２のバンプ電極２７（表面バンプ電極）、第３のバンプ電極２８（裏面バンプ電極）、及び貫通電極２９を設けたこと以外は、第１の半導体チップ１１と同様に構成される。
【００２７】
回路素子層２６は、半導体基板１６の表面１６ａに設けられている。回路素子層２６には、インターフェイス用回路素子（図示せず）が形成されている。
第２のバンプ電極２７は、第２の半導体チップ１３の一面１３ａ（回路素子層２６の表面２６ａ）に複数配置されている。第２のバンプ電極２７は、後述する図１２に示すように、チップ積層体６５の外部接続端子として機能するバンプ電極であり、配線基板９２の接続パッド９６と接続される。
【００２８】
第２のバンプ電極２７は、第３のバンプ電極２８とは異なるレイアウトで配置されたバンプ電極である。図１では、一例として、第３のバンプ電極２８よりも数が少なく、貫通電極２９を介して、一部の第３のバンプ電極２８と電気的に接続された第２のバンプ電極２７を図示している。
【００２９】
第３のバンプ電極２８は、第２の半導体チップ１３の他面１３ｂ（半導体基板１６の裏面１６ｂ）に複数設けられている。第３のバンプ電極２８は、第４のバンプ電極２２と同じレイアウトで配置されたバンプ電極である。つまり、第３のバンプ電極２８は、第４のバンプ電極２２と対向するように配置されている。
【００３０】
貫通電極２９は、第２のバンプ電極２７と第３のバンプ電極２８との間に位置する半導体基板１６及び回路素子層２６を貫通している。貫通電極２９は、回路素子層２６に設けられたインターフェイス用回路素子と電気的に接続されている。
貫通電極２９は、一端が第２のバンプ電極２７と接続され、他端が第３のバンプ電極２８と接続されている。これにより、貫通電極２９は、第２のバンプ電極２７と第３のバンプ電極２８とを電気的に接続している。
【００３１】
犠牲接着層１４は、第２のバンプ電極２７を埋め込む厚さで、複数の第２のバンプ電極２７及び第２の半導体チップ１３の一面１３ａを覆うように設けられている。
犠牲接着層１４の材料は、複数の第２のバンプ電極２７及び第２の半導体チップ１３の一面１３ａを保護可能な材料であればよい。具体的には、犠牲接着層１４の材料としては、例えば、紫外線硬化型のアクリル系接着材を用いることができる。
また、第２のバンプ電極２７の高さが２０μｍの場合、犠牲接着層１４の厚さは、例えば、５０μｍとすることができる。
【００３２】
犠牲接着層１４を形成する工程では、第２の半導体チップ１３の一面１３ａと接触する犠牲接着層１４の第１の面１４ａとは反対側に位置する犠牲接着層１４の第２の面１４ｂを平坦な面に形成する。
【００３３】
なお、第１の半導体チップ１１には、裏面バンプ電極及び貫通電極が形成されていないため、第１の半導体チップ１１の厚さを第２及び第３の半導体チップ１３，１２よりも厚くしてもよい。
具体的には、第２及び第３の半導体チップ１３，１２の厚さが５０μｍの場合、第１の半導体チップ１１の厚さは、例えば、１００μｍとすることができる。
【００３４】
このように、配線基板９２にチップ積層体６５を実装した際（図１２参照）、配線基板９２から最も離間した位置に配置され、かつ裏面バンプ電極及び貫通電極が形成されていない第１の半導体チップ１１の厚さを厚くすることで、チップ積層体６５の実装後の加熱により、第１の半導体チップ１１に印加される応力に起因するチップクラックを低減できる。
上記図１に示す工程後、処理は図２に示す工程へと続く。
【００３５】
図１６〜図２３は、犠牲接着層が形成された第３の半導体チップの製造工程を示す断面図である。図１６において、図１に示す第２の半導体チップ１３及び犠牲接着層１４と同一構成部分には同一符号を付す。
【００３６】
ここで、図１６〜図２３を参照して、図１に示す工程において準備される犠牲接着層１４が形成された第２の半導体チップ１３の製造方法について説明する。
【００３７】
始めに、図１６に示す工程では、ダイシングラインＢにより区画された複数のチップ形成領域Ａを有した半導体基板３６（例えば、単結晶シリコンウエハ）を準備する。
半導体基板３６は、薄板化後に、ダイシングラインＢに沿って切断することで、図１に示す第２の半導体チップ１３を構成する半導体基板１６となる。つまり、半導体基板３６は、複数の半導体基板１６の母材となる基板である。半導体基板３６の表面３６ａは、半導体基板１６の表面１６ａと一致している。
【００３８】
次いで、周知の手法により、半導体基板３６の表面３６ａに回路素子層２６を形成し、その後、周知の手法により、回路素子層２６の表面２６ａに第２のバンプ電極２７を形成する。
このとき、第２のバンプ電極２７は、同一のレイアウトとされた第１及び第３乃至第５のバンプ電極１９，２８，２２，２３及び第３のバンプ電極２８とは異なるレイアウトとなるように形成する。
【００３９】
次いで、図１７に示す工程では、図１６に示す構造体を上下反転させた後、回路素子層２６の表面２６ａと支持基板４２の上面４２ａとが対向するように、接着部材４１を介して、回路素子層２６及び第２のバンプ電極２７が形成された半導体基板３６を支持基板４２に貼り付ける。
【００４０】
接着部材４１としては、回路素子層２６の表面２６ａと接触し、かつ複数の第２のバンプ電極２７を埋め込む厚さとされた第１の接着層４４と、第１の接着層４４と支持基板４２との間に配置され、支持基板４２の上面４２ａと接触する第２の接着層４５と、が積層された部材を用いる。
第１の接着層４４は、複数の犠牲接着層１４の母材となる接着層である。第１の接着層４４の材料としては、例えば、紫外線硬化型のアクリル系接着材を用いることができる。
【００４１】
また、第１の接着層４４の厚さＭは、第２のバンプ電極２７の高さの値よりも大きくするとよい。具体的には、第２のバンプ電極２７の高さが２０μｍの場合、第１の接着層４４の厚さＭは、例えば、５０μｍとすることができる。
【００４２】
このように、第１の接着層４４の厚さＭを第２のバンプ電極２７の高さの値よりも大きくすることで、複数の第２のバンプ電極２７を埋め込むことが可能となり、第２の半導体チップ１３の一面１３ａと接触する第１の接着層４４の第１の面４４ａ（犠牲接着層１４の第１の面１４ａ）とは反対側に位置する第１の接着層４４の第２の面４４ｂ（後述する図４に示すボンディングツール６１が吸着する犠牲接着層１４の第２の面１４ｂ）を平坦な面に形成できる。
【００４３】
第２の接着層４５の材料としては、例えば、特定のエネルギーの付与により接着力が低下する材料、例えば、熱や光により接着力が低下する接着材を用いることができる。また、これに替えて、第２の接着層４５の材料として、例えば、ＬＴＨＣ（住友スリーエム株式会社製）のように、レーザ光の照射により気化する材料を用いてもよい。
【００４４】
このような構成とされた接着部材４１を用いて、回路素子層２６及び第２のバンプ電極２７が形成された半導体基板３６を支持基板４２に貼り付けることで、第２のバンプ電極２７の損傷を抑制できる。
【００４５】
次いで、図１８に示す工程では、図１７に示す半導体基板３６の裏面３６ｂ側から半導体基板３６を研削及び／または研磨することで、半導体基板３６を薄板化する。このとき、薄板化された半導体基板３６の厚さが、図１に示す第２の半導体チップ１３を構成する半導体基板１６の厚さと等しくなるようにする。
これにより、各チップ形成領域Ａに、図１に示す第２の半導体チップ１３を構成する半導体基板１６が形成される。この工程では、複数の半導体基板１６は連結されており、個片化されていない。
【００４６】
次いで、図１９に示す工程では、周知の手法により、薄板化された半導体基板３６及び回路素子層２６を貫通し、一端が第２のバンプ電極２７と接続された貫通電極２９と、半導体基板３６の裏面３６ｂ（半導体基板１６の裏面１６ｂ）に配置され、一部が貫通電極２９の他端と接続された第３のバンプ電極２８と、を形成する。
【００４７】
これにより、複数のチップ形成領域Ａに、第２の半導体チップ１３に相当する構造体が形成された第３の半導体チップ母基板４８が形成される。この段階では、複数の第２の半導体チップ１３は連結されており、個片化されていない。
また、図１９に示す工程では、第３のバンプ電極２８は、第１、第２、第４、及び第５のバンプ電極１９，２７，２２，２３と同じレイアウトとなるように形成する。
【００４８】
次いで、図２０に示す工程では、ダイシングテープ本体５１、及びダイシングテープ本体５１の一面５１ａに積層された接着層５２を有したダイシングテープ４９を準備し、次いで、接着層５２が複数の第３のバンプ電極２８を埋め込むように、半導体基板３６の裏面３６ｂにダイシングテープ４９を貼り付ける。
【００４９】
次いで、図２１に示す工程では、図２０に示す構造体を上下反転させた後、第２の接着層４５及び支持基板４２を除去することで、第１の接着層４４を露出させる。
具体的には、例えば、第２の接着層４５が光により接着力が低下する接着材で形成されている場合、支持基板４２（光透過性基板）を介して、第２の接着層４５に光を照射し、第２の接着層４５の粘着力が低下した段階で、第１の接着層４４から第２の接着層４５及び支持基板４２を引き剥がす。
【００５０】
これにより、ダイシングテープ４９上に、犠牲接着層１４が形成された第２の半導体チップ１３が複数配置される。この段階では、第２の半導体チップ１３及び犠牲接着層１４は、個片化されていない。
【００５１】
先に図１７に示す工程において説明したように、第１の接着層４４の第２の面４４ｂ（後述する図４に示すボンディングツール６１が吸着する犠牲接着層１４の第２の面１４ｂ）は、平坦な面とされている。
【００５２】
このように、第２の半導体チップ１３の一面１３ａに、同一のレイアウトで配置された第１及び第３乃至第５のバンプ電極１９，２８，２２，２３とは異なるレイアウトで配置された複数の第２のバンプ電極２７を埋め込み、かつボンディングツール６１が吸着する第２の面１４ｂが平坦な面とされた犠牲接着層１４を形成することで、後述する図４に示す工程において、ボンディングツール６１により犠牲接着層１４の第２の面１４ｂを吸着し、下方に配置された第３の半導体チップ１２に対して第２の半導体チップ１３を押圧して第４のバンプ電極２２と第３のバンプ電極２８とを熱圧着する際、犠牲接着層１４を介して、第２の半導体チップ１３の一面１３ａ側全体を十分な圧力で押すことが可能となる。
【００５３】
これにより、第４のバンプ電極２２に対して第３のバンプ電極２８を十分な圧力で押し付けることが可能となるので、第４のバンプ電極２２と第３のバンプ電極２８とを良好に接合できる。
したがって、第４のバンプ電極２２と第３のバンプ電極２８との間の電気的接続信頼性が向上するため、チップ積層体６５（図４参照）の歩留まりを向上させることができる。
【００５４】
次いで、図２２に示す工程では、ダイシングラインＢに沿って、図２１に示すダイシングテープ４９上に配置された構造体を切断することで、第１の接着層４４及び第３の半導体１３を個片化する。これにより、ダイシングテープ４９上に、犠牲接着層１４が形成された第３の半導体１３が複数配置される。
【００５５】
このように、回路素子層２６の表面２６ａと支持基板４２とを接着する接着部材４１（半導体基板３６を薄板化する際に必要な部材）の構成要素のうちの１つである第１の接着層４４を犠牲接着層１４の母材として用いることにより、別途、第１の接着層４４の母材となる接着層を用意する必要がない。したがって、製造コストを増加させることなく、第３の半導体１３に犠牲接着層１４を形成できる。
【００５６】
次いで、図２３に示す工程では、犠牲接着層１４が形成された複数の第３の半導体１３からダイシングテープ４９を除去する。
これにより、犠牲接着層１４が形成された第３の半導体１３が複数製造される。
【００５７】
次いで、図２に示す工程では、ボンディング装置のステージ５６の上面５６ａと第１の半導体チップ１１の他面１１ｂ（平坦な面）とが接触するように、ステージ５６上に第１の半導体チップ１１を配置し、その後、ステージ５６に設けられ、図示していない真空装置と接続された吸着孔５７により、第１の半導体チップ１１を吸着する。
このように、ステージ５６により第１の半導体チップ１１を吸着する際、平坦な面とされた第１の半導体チップ１１の他面１１ｂを吸着することにより、良好な状態で第１の半導体チップ１１を吸着できる。
【００５８】
この段階では、複数の第１のバンプ電極１９が形成された第１の半導体チップ１１の一面１１ａが上面側となる。
また、図示していないが、ステージ５６は、ヒータを有しており、このヒータで第１の半導体チップ１１が所定の温度（例えば、１００℃）となるように加熱される。
【００５９】
次いで、図３に示す工程では、ボンディングツール６１の吸着面６１aを第３の半導体チップ１２の一面１２ａ側（具体的には、複数の第４のバンプ電極２２）と接触させる。
その後、図示していない真空装置と接続され、かつ吸着面６１aから露出された吸着孔６２により、ボンディングツール６１の吸着面６１aに、第３の半導体チップ１２の一面１２ａ側を吸着させる。図示していないが、ボンディングツール６１は、ヒータを有しており、このヒータで第３の半導体チップ１２が所定の温度（例えば、３００℃）となるように加熱する。
【００６０】
次いで、第１のバンプ電極１９と第５のバンプ電極２３とが対向するようにボンディングツール６１を移動させることで、第１の半導体チップ１１上に第３の半導体チップ１２を配置する。
その後、ボンディングツール６１により、第１の半導体チップ１１に対して第３の半導体チップ１２を押圧することで、第１のバンプ電極１９と第５のバンプ電極２３とを熱圧着する。これにより、第１の半導体チップ１１上に第３の半導体チップ１２がフリップチップ実装される。
【００６１】
先に説明したように、第１、第４、及び第５のバンプ電極１９，２２，２３は、同じレイアウトで配置されている。
このため、ボンディングツール６１により、第３の半導体チップ１２を押圧した際、複数の第１のバンプ電極１９に対して第５のバンプ電極２３を十分な圧力で押圧することが可能となるので、第１のバンプ電極１９と第５のバンプ電極２３とを良好に接合できる。
【００６２】
次いで、図４に示す工程では、ボンディングツール６１の吸着面６１ａに、第２の半導体チップ１３に形成された犠牲接着層１４の第２の面１４ｂを吸着する。次いで、第４のバンプ電極２２と第３のバンプ電極２８とが対向するようにボンディングツール６１を移動させることで、第３の半導体チップ１２上に犠牲接着層１４が形成された第２の半導体チップ１３を配置する。
このとき、ボンディングツール６１のヒータ（図示せず）により、第２の半導体チップ１３が所定の温度（例えば、３００℃）となるように加熱する。
【００６３】
その後、ボンディングツール６１により、第３の半導体チップ１２に対して第２の半導体チップ１３を押圧して、第４のバンプ電極２２と第３のバンプ電極２８とを熱圧着することで、第３の半導体チップ１２上に第２の半導体チップ１３をフリップチップ実装する。
【００６４】
これにより、積層実装された第１乃至第３の半導体チップ１１，１３，１２よりなり、第１乃至第３の半導体チップ１１，１３，１２間が電気的に接続されたチップ積層体６５が形成される。この段階では、チップ積層体６５を構成する第２の半導体チップ１３には、犠牲接着層１４が形成されている。
【００６５】
次いで、図５に示す工程では、図４に示すボンディング装置６７から犠牲接着層１４が形成されたチップ積層体６５を取り出す。
【００６６】
次いで、図６に示す工程では、ステージ７１上に配置された塗布用シート７２と第１の半導体チップ１１の他面１１ｂとが接触するように、塗布用シート７２上に図５に示す構造体を配置する。
次いで、チップ積層体６５の４つの側壁のうちの１つの側壁に、ディスペンサー７４を介して、アンダーフィル材７６を供給することで、毛細管現象により、第１の半導体チップ１１と第３の半導体チップ１２との隙間、及び第３の半導体チップ１２と第２の半導体チップ１３との隙間にアンダーフィル材７６（例えば、熱硬化性樹脂）を流動させる。
【００６７】
次いで、図７に示す工程では、第１の半導体チップ１１と第３の半導体チップ１２との隙間、及び第３の半導体チップ１２と第２の半導体チップ１３との隙間が、アンダーフィル材７６で充填された段階で、アンダーフィル材７６の供給を停止する。その後、アンダーフィル材７６を所定の温度に加熱することで、完全に硬化させる。
【００６８】
これにより、第１の半導体チップ１１と第３の半導体チップ１２との隙間、及び第３の半導体チップ１２と第２の半導体チップ１３との隙間を封止し、かつ完全に硬化したアンダーフィル材７６よりなる第１の封止樹脂７８が形成される。
【００６９】
このように、チップ積層体６５の外部接続端子として機能する第２のバンプ電極２７を覆う犠牲接着層１４を形成後、チップ積層体６５の側壁にアンダーフィル材７６を供給することで、第２のバンプ電極２７にアンダーフィル材７６が付着することを防止可能となる。これにより、後述する図１２に示す工程において、チップ積層体６５を配線基板９２に実装した際、チップ積層体６５と配線基板９２との間の電気的接続信頼性を向上できる。
【００７０】
次いで、図８に示す工程では、図７に示す塗布用シート７２から第１の封止樹脂７８が形成されたチップ積層体６５をピックアップする。
【００７１】
次いで、図９に示す工程では、吸着孔８２を有したステージ８１の上面８１ａと第１の半導体チップ１１の他面１１ｂとが接触するように、ステージ８１上に図８に示す構造体を配置する。その後、犠牲接着層１４の第２の面１４ｂに、接着テープ８５を貼り付ける。次いで、ローラ８６の外周面８６ａを接着テープ８５と接触させる。
【００７２】
次いで、図１０に示す工程では、Ｃ方向にローラ８６を移動させることで、第２の半導体チップ１３（チップ積層体６５）から犠牲接着層１４を引き剥がして除去する。
これにより、第２の半導体チップ１３の一面１３ａ、及び複数の第２のバンプ電極２７が露出され、第１の封止樹脂７８及びチップ積層体６５よりなる構造体が形成される。
【００７３】
このように、第１の半導体チップ１１と第３の半導体チップ１２との隙間、及び第３の半導体チップ１２と第２の半導体チップ１３との隙間にアンダーフィル材７６を導入する前に、チップ積層体６５に第２の半導体チップ１３の一面１３ａ、及び複数の第２のバンプ電極２７を覆う犠牲接着層１４を形成し、アンダーフィル材７６よりなる第１の封止樹脂７８を形成後に犠牲接着層１４を除去することにより、第２の半導体チップ１３の一面１３ａ、及び複数の第２のバンプ電極２７（後述する図１２に示す配線基板９２の接続パッド９６と電気的に接続されるバンプ電極）にアンダーフィル材７６（第１の封止樹脂７８）が付着することを抑制可能となる。
【００７４】
これにより、後述する図１２に示す工程において、ワイヤバンプ１０３を介して、チップ積層体６５を配線基板９２の接続パッド９６に実装した際、第２のバンプ電極２７と接続パッド９６との間の電気的接続信頼性を向上させることができる。
【００７５】
また、犠牲接着層１４にアンダーフィル材７６が乗り上げた場合でも容易に除去することが可能であり、この場合も第２のバンプ電極２７と接続パッド９６との間の電気的接続信頼性を向上させることができる。
【００７６】
さらに、犠牲接着層１４が形成されたままの状態でチップ積層体６５を保管することで、第２のバンプ電極２７に異物が付着することを抑制できる。よって、犠牲接着層１４の除去は、配線基板９２にチップ積層体６５を実装する直前に行うことが好ましい。
【００７７】
次いで、図１１に示す工程では、周知の手法により、複数の配線基板９２が連結された配線母基板９１を形成する。
ここで、図１１を参照して、配線母基板９１及び配線基板９２の構成について説明する。
配線母基板９１は、絶縁基材９４と、接続パッド９６と、ランド９７と、配線パターン９８と、第１のソルダーレジスト９９と、第２のソルダーレジスト１０１と、を有する。
【００７８】
絶縁基材９４は、複数の配線基板形成領域Ｅ、及び複数の配線基板形成領域Ｅを区画するダイシングラインＤを有する。絶縁基材９４は、後述する図１５に示す工程において個片化されることで、複数の絶縁基材１１１（配線基板９２の構成要素のうちの１つ）となる。
【００７９】
接続パッド９６は、配線基板形成領域Ｅに対応する絶縁基材９４の一面９４ａに設けられている。接続パッド９６は、ワイヤバンプ１０３が形成されるバンプ形成面９６ａを有する。ランド９７は、配線基板形成領域Ｅに対応する絶縁基材９４の他面９４ｂに設けられている。ランド９７は、後述する図１４に示す外部接続端子１０９が配置される端子配置面９７ａを有する。
【００８０】
配線パターン９８は、絶縁基材９４を貫通するように設けられている。配線パターン９８は、一端が接続パッド９６と接続され、他端がランド９７と接続されている。これにより、配線パターン９８は、接続パッド９６とランド９７とを電気的に接続している。
第１のソルダーレジスト９９は、バンプ形成面９６ａを露出するように、絶縁基材９４の一面９４ａに設けられている。第２のソルダーレジスト１０１は、端子配置面９７ａを露出するように、絶縁基材９４の他面９４ｂに設けられている。
【００８１】
配線基板９２は、配線基板形成領域Ｅに設けられており、絶縁基材１１１と、接続パッド９６と、ランド９７と、配線パターン９８と、配線基板形成領域Ｅに設けられた第１及び第２のソルダーレジスト９９，１０１と、を有する。
【００８２】
図１１に示す工程では、配線母基板９１を形成後、ワイヤボンディング装置（図示せず）を用いて、配線母基板９１に形成された複数の接続パッド９６のバンプ形成面９６ａに、ワイヤバンプ１０３を形成する。
【００８３】
具体的には、ワイヤバンプ１０３（凸形状のバンプ）は、例えば、金（Ａｕ）または銅（Ｃｕ）等よりなるワイヤの先端を溶融して先端にボールを形成し、次いで、該ボールが形成されたワイヤを接続パッド９６のバンプ形成面９６ａに超音波熱圧着し、その後、ワイヤの後端を引き切ることで形成する。
【００８４】
次いで、配線基板形成領域Ｅに形成された複数の接続パッド９６及びワイヤバンプ１０３を覆う絶縁性接着部材１０５を形成する。絶縁性接着部材１０５は、全ての配線基板形成領域Ｅに対して形成する。
具体的には、例えば、ディスペンサー（図示せず）から絶縁性接着部材１０５の母材となるＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）を供給することで、絶縁性接着部材１０５を形成する。
【００８５】
次いで、図１２に示す工程では、図１０に示すチップ積層体６５を上下反転させた後、先に説明した図３に示すボンディングツール６１（図１２には図示せず）により、チップ積層体６５を構成する第１の半導体チップ１１の他面１１ｂを吸着し、チップ積層体６５を所定の温度（例えば、３００℃）に加熱する。
【００８６】
次いで、第２のバンプ電極２７がワイヤバンプ１０３と対向するように、チップ積層体６５を吸着加熱したボンディングツール６１を移動させる。次いで、ボンディングツール６１により、チップ積層体６５を配線基板９２に対して押圧することで、第２のバンプ電極２７とワイヤバンプ１０３とを熱圧着させる。
【００８７】
これにより、ワイヤバンプ１０３を介して、第２のバンプ電極２７と接続パッド９６とが電気的に接続され、第１の封止樹脂７８（アンダーフィル材７６）が形成されたチップ積層体６５が配線基板９２にフリップチップ実装される。
【００８８】
また、チップ積層体６５を配線基板９２に対して押圧した際、絶縁性接着部材１０５は、チップ積層体６５と配線基板９２との間を横方向に流動する。これにより、絶縁性接着部材１０５は、チップ積層体６５と配線基板９２との間を封止する。
第１の封止樹脂７８が形成されたチップ積層体６５の実装は、全ての配線基板９２に対して行う。
【００８９】
次いで、図１３に示す工程では、配線母基板９１に実装された複数のチップ積層体６５及び第１の封止樹脂７８を一括封止し、かつ上面１０７ａが平坦な面とされた第２の封止樹脂１０７を形成する。第２の封止樹脂１０７としては、例えば、モールド樹脂を用いることができる。
【００９０】
この場合、以下の方法により、第２の封止樹脂１０７を形成する。始めに、上型と下型からなる成型金型（図示せず）に内設されたキャビティ内に、図１２に示す構造体を収容する。その後、成型金型に設けられたゲート部（図示せず）からキャビティ内に加熱溶融されたエポキシ樹脂等の熱硬化性樹脂（第２の封止樹脂１０７の母材）を注入する。
【００９１】
これにより、配線母基板９１に実装された複数のチップ積層体６５及び第１の封止樹脂７８が熱硬化性樹脂で覆われる。その後、所定の温度（例えば、１８０℃）で熱硬化性樹脂をキュアすることにより、完全に硬化した熱硬化性樹脂よりなる第２の封止樹脂１０７が形成される。
【００９２】
このとき、チップ積層体６５を構成する第１乃至第３の半導体チップ１１，１３，１２間の隙間には、予め第１の封止樹脂７８が充填されているため、第２の封止樹脂１０７の形成工程において、第１乃至第３の半導体チップ１１，１３，１２間にボイドが発生することを抑制できる。
【００９３】
次いで、図１４に示す工程では、配線基板９２に形成されたランド９７の端子配置面９７ａに、外部接続端子１０９を搭載する。外部接続端子１０９は、例えば、はんだボールを用いることができる。
この場合、外部接続端子１０９は、例えば、複数のはんだボールを吸着保持可能な吸着孔を備えたマウントツール（図示せず）により、ランド９７の端子配置面９７ａに搭載される。
【００９４】
このとき、外部接続端子１０９は、全ての配線基板９２に設けられたランド９７の端子配置面９７ａに搭載する。これにより、複数の配線基板形成領域Ｅに半導体装置１０が形成された構造体が製造される。この段階では、複数の半導体装置１０は連結されており、個片化されていない。
【００９５】
次いで、図１５に示す工程では、ダイシングブレード（図示せず）により、図１４に示すダイシングラインＤに沿って、図１４に示す構造体を切断することで、複数の半導体装置１０を個片化する。これにより、複数の半導体装置１０が製造される。
【００９６】
本実施の形態の半導体装置の製造方法によれば、第２の半導体チップ１３の一面１３ａに、同一のレイアウトで配置された第１及び第３乃至第５のバンプ電極１９，２８，２２，２３とは異なるレイアウトで配置された複数の第２のバンプ電極２７を埋め込み、かつボンディングツール６１が吸着する第２の面１４ｂが平坦な面とされた犠牲接着層１４を形成することで、ボンディングツール６１により犠牲接着層１４の第２の面１４ｂを吸着し、下方に配置された第３の半導体チップ１２に対して第２の半導体チップ１３を押圧して第４のバンプ電極２２と第３のバンプ電極２８とを熱圧着する際、犠牲接着層１４を介して、第２の半導体チップ１３の一面１３ａ側全体を十分な圧力で押すことが可能となる。
【００９７】
これにより、第４のバンプ電極２２に対して第３のバンプ電極２８を十分な圧力で押し付けることが可能となるので、第４のバンプ電極２２と第３のバンプ電極２８とを良好に接合できる。
したがって、第４のバンプ電極２２と第３のバンプ電極２８との間の電気的接続信頼性が向上するため、チップ積層体６５の歩留まりを向上させることができる。
【００９８】
また、第１の半導体チップ１１と第３の半導体チップ１２との隙間、及び第３の半導体チップ１２と第２の半導体チップ１３との隙間にアンダーフィル材７６を導入する前に、チップ積層体６５に第２の半導体チップ１３の一面１３ａ、及び複数の第２のバンプ電極２７を覆う犠牲接着層１４を形成し、アンダーフィル材７６よりなる第１の封止樹脂７８を形成後に犠牲接着層１４を除去することにより、第２の半導体チップ１３の一面１３ａ、及び複数の第２のバンプ電極２７にアンダーフィル材７６（第１の封止樹脂７８）が付着することを抑制可能となる。
【００９９】
これにより、ワイヤバンプ１０３を介して、チップ積層体６５を配線基板９２の接続パッド９６に実装した際、第２のバンプ電極２７と接続パッド９６との間の電気的接続信頼性を向上させることができる。
【０１００】
また、犠牲接着層１４にアンダーフィル材７６が乗り上げた場合でも容易に除去することが可能であり、この場合も第２のバンプ電極２７と接続パッド９６との間の電気的接続信頼性を向上させることができる。
【０１０１】
図２４〜図２６は、本発明の実施の形態の変形例に係る半導体装置の製造工程を示す断面図である。図２４〜図２６において、図３〜図５に示す構造体と同一構成部分には同一符号を付す。
【０１０２】
主に、図２４〜図２６を参照して、本実施の形態の変形例に係る半導体装置１０の製造方法について説明する。
始めに、先に説明した図１に示す工程と同様な処理を行うことで、図２に示す構造体を形成する。
次いで、図２４に示す工程では、ボンディング装置６７のステージ５６の上面５６ａと犠牲接着層１４の第２の面１４ｂ（平坦な面）とが接触するように、ステージ５６上に犠牲接着層１４が形成された第２の半導体チップ１３を配置する。
【０１０３】
次いで、ステージ５６に設けられ、図示していない真空装置と接続された吸着孔５７により、犠牲接着層１４を介して、第２の半導体チップ１３を吸着する。
このように、犠牲接着層１４の平坦な面である第２の面１４ｂを吸着することで、犠牲接着層１４が形成された第２の半導体チップ１３を良好な状態で吸着できる。
【０１０４】
また、ステージ５６に設けられたヒータ（図示せず）により、第２の半導体チップ１３が所定の温度（例えば、１００℃）となるように加熱する。
この段階では、複数の第３のバンプ電極２８が形成された第２の半導体チップ１３の他面１３ｂが上面側となる。
【０１０５】
次いで、ボンディングツール６１の吸着面６１aを第３の半導体チップ１２の他面１２ｂ側（具体的には、複数の第５のバンプ電極２３）と接触させ、その後、ボンディングツール６１の吸着面６１aに、第３の半導体チップ１２の他面１２ｂ側を吸着させる。
その後、ボンディングツール６１のヒータ（図示せず）により、第３の半導体チップ１２が所定の温度（例えば、３００℃）となるように加熱する。
【０１０６】
次いで、ボンディングツール６１を移動させることにより、第４のバンプ電極２２と第３のバンプ電極２８（第４のバンプ電極２２と同じレイアウトで配置されたバンプ電極）とが対向するように、第２の半導体チップ１３上に第３の半導体チップ１２を配置する。
その後、ボンディングツール６１により、第２の半導体チップ１３に対して第３の半導体チップ１２を押圧することで、第４のバンプ電極２２と第３のバンプ電極２８とを熱圧着する。これにより、第２の半導体チップ１３上に第３の半導体チップ１２がフリップチップ実装される。
【０１０７】
先に説明したように、第４のバンプ電極２２、第５のバンプ電極２３、及び第３のバンプ電極２８は、同じレイアウトで配置されている。このため、ボンディングツール６１により、第３の半導体チップ１２を押圧した際、複数の第３のバンプ電極２８に対して第４のバンプ電極２２を十分な圧力で押圧することが可能となるので、第４のバンプ電極２２と第３のバンプ電極２８との接合不良を低減できる。
【０１０８】
次いで、図２５に示す工程では、ボンディングツール６１の吸着面６１ａにより、平坦な面とされた第１の半導体チップ１１の他面１１ｂを吸着する。次いで、第５のバンプ電極２３と第１のバンプ電極１９とが対向するようにボンディングツール６１を移動させることで、第３の半導体チップ１２上に第１の半導体チップ１１を配置する。
このとき、ボンディングツール６１のヒータ（図示せず）により、第１の半導体チップ１１が所定の温度（例えば、３００℃）となるように加熱する。
【０１０９】
その後、ボンディングツール６１により、第３の半導体チップ１２に対して第１の半導体チップ１１を押圧することで、第５のバンプ電極２３と第１のバンプ電極１９とを熱圧着することで、第３の半導体チップ１２上に第１の半導体チップ１１をフリップチップ実装する。
これにより、積層実装された第１乃至第３の半導体チップ１１，１３，１２よりなるチップ積層体６５が形成される。
【０１１０】
このように、同じレイアウトで配置された第１及び第５のバンプ電極１９，２３を対向配置させ、ボンディングツール６１により、平坦な面である第１の半導体チップ１１の他面１１ｂを押圧することにより、第５のバンプ電極２３に対して複数の第１のバンプ電極１９を十分な圧力で押圧することが可能となるので、第１のバンプ電極１９と第５のバンプ電極２３との間の接合不良を低減できる。
この段階では、チップ積層体６５を構成する第２の半導体チップ１３には、犠牲接着層１４が形成されている。
【０１１１】
次いで、図２６に示す工程では、図２５に示すボンディング装置６７から犠牲接着層１４が形成されたチップ積層体６５を取り出し、チップ積層体６５の上下を反転させる。
その後、先に説明した図６〜図１５に示す工程の処理を行うことで、図１５に示す半導体装置１０が複数製造される。
【０１１２】
本実施の形態の変形例に係る半導体装置１０の製造方法では、先に説明した図２〜図５に示すチップ積層体６５の形成方法とは、逆の順番で、第１乃至第３の半導体チップ１１，１３，１２を積層実装しているが、このようなチップ積層体６５の形成方法を適用した本実施の形態の変形例に係る半導体装置１０の製造方法は、本実施の形態の半導体装置１０の製造方法（図１〜図１５参照）と同様な効果を得ることができる。
【０１１３】
具体的には、第３の半導体チップに、第２の半導体チップ１３の一面１３ａ及び第３のバンプ電極２８とは異なるレイアウトで配置された複数の第２のバンプ電極２７を覆い、かつ第２の面１４ｂが平坦な面とされた犠牲接着層１４を形成し、その後、ボンディング装置６７のステージ５６の上面５６ａと犠牲接着層１４の第２の面１４ｂとが接触するように、ステージ５６上に犠牲接着層１４が形成された第２の半導体チップ１３を載置し、次いで、第２の半導体チップ１３に対して、ボンディングツール６１に吸着された第３の半導体チップ１２を押圧して、第４のバンプ電極２２と第３のバンプ電極２８とを熱圧着させることにより、第３の半導体チップ１２を押圧した際、犠牲接着層１４により第２の半導体チップ１３の変形を抑制可能となる。
【０１１４】
これにより、第３のバンプ電極２８に対して複数の第４のバンプ電極２２を十分な圧力で押し付けることが可能となるので、第４のバンプ電極２２と第３のバンプ電極２８とを良好に接合できる。
【０１１５】
また、チップ積層体６５を形成後、第１の半導体チップ１１と第３の半導体チップ１２との隙間、及び第３の半導体チップ１２と第２の半導体チップ１３との隙間にアンダーフィル材を充填する前に、第２の半導体チップ１３の一面１３ａ及び複数の第４のバンプ電極を覆う犠牲接着層１４を形成し、アンダーフィル材７６を形成後に犠牲接着層１４を除去することで、第２の半導体チップ１３の一面１３ａ及び複数の第２のバンプ電極２７にアンダーフィル材７６が付着することがなくなる。
【０１１６】
これにより、犠牲接着層１４の除去後において、アンダーフィル材７６が形成されたチップ積層体６５を配線基板９２に実装した際、チップ積層体６５の第２のバンプ電極２７（チップ積層体６５の外部接続端子として機能するバンプ電極）と配線基板９２の接続パッド９６と間の電気的接続信頼性を向上できる。
【０１１７】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１１８】
図２７は、チップ積層体の変形例を示す断面図である。図２７では、第１の封止樹脂７８（完全に硬化したアンダーフィル材７６）及び犠牲接着層１４が形成されたチップ積層体１１５を図示する。また、図２７において、図８に示す構造体と同一構成部分には、同一符号を付す。
【０１１９】
例えば、図２７に示すように、第１の半導体チップ１１と第２の半導体チップ１３との間に、３つ以上（図２７では、一例として３つ）の第３の半導体チップ１２を積層実装することで構成されたチップ積層体１１５を形成し、その後、チップ積層体１１５を用いて、先に説明した図９〜図１５に示す工程の処理を行うことで半導体装置を製造してもよい。
この場合、本発明の実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。
【０１２０】
また、本実施の形態では、チップ積層体６５，１１５を第１乃至第３の半導体チップ１１，１３，１２で構成した場合を例に挙げて説明したが、本発明は、第１の半導体チップ１１と第３の半導体チップ１２のみで構成されたチップ積層体にも適用可能である。
【０１２１】
さらに、本実施の形態では、チップ積層体６５，１１５を構成する第３及び第４のバンプ電極２８，２２と対向する位置に第２のバンプ電極２７を配置した場合を例に挙げて説明したが、再配線と第２のバンプ電極２７とを接続させることで、第２のバンプ電極２７の位置を第３及び第４のバンプ電極２８，２２と対向しない位置に配置させてもよい。
【０１２２】
また、本実施の形態では、第１及び第３の半導体チップ１１，１２の一例としてメモリ用半導体チップを用い、第２の半導体チップ１３の一例としてインターフェイス用半導体チップを用いて、チップ積層体６５，１１５を形成する場合を例に挙げて説明したが、本発明は、バンプ電極のレイアウト（配設位置）の異なる半導体チップを積層してチップ積層体を形成する場合に適用可能である。
つまり、本発明は、他のいろいろな半導体チップ（例えば、ロジック用半導体チップやメモリ用半導体チップ等）を積層して、チップ積層体６５，１１５を形成する場合にも適用可能である。
【０１２３】
また、本実施の形態では、ダイシングテープ４９を構成する第１の接着層４４を個片化することで、犠牲接着層１４を形成する場合を例に挙げて説明したが、第２の半導体チップ１３の一面１３ａ及び複数の第２のバンプ電極２７を覆うように、別途、３００〜３５０℃程度の耐熱性を有し、弾性率が８ＭＰａ以上の材料（例えば、日産化学工業のＴＭＡＴ材等）をスピンコートやスクリーン印刷で塗布・硬化させることで犠牲接着層１４を形成してもよい。
この場合も、本実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。
【産業上の利用可能性】
【０１２４】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【０１２５】
１０…半導体装置、１１…第１の半導体チップ、１１ａ，１２ａ，１３ａ，５１ａ，９４ａ…一面、１１ｂ，１２ｂ，１３ｂ，９４ｂ…他面、１３…第２の半導体チップ、１３…第２の半導体チップ、１４…犠牲接着層、１４ａ，４４ａ…第１の面、１４ｂ，４４ｂ…第２の面、１６，３６…半導体基板、１６ａ，１７ａ，２６ａ，３６ａ…表面、１６ｂ，３６ｂ…裏面、１７，２６…回路素子層、１９…第１のバンプ電極、２２…第４のバンプ電極、２３…第５のバンプ電極、２４，２９…貫通電極、２７…第２のバンプ電極、２８…第３のバンプ電極、４１…接着部材、４２…支持基板、４２ａ，５６ａ，８１ａ，１０７ａ…上面、４４…第１の接着層、４５…第２の接着層、４８…第３の半導体チップ母基板、４９…ダイシングテープ、５１…ダイシングテープ本体、５２…接着層、５６，７１，８１…ステージ、５７，６２…吸着孔、６１…ボンディングツール、６１ａ…吸着面、６５，１１５…チップ積層体、６７…ボンディング装置、７２…塗布用シート、７４…ディスペンサー、７６…アンダーフィル材、７８…第１の封止樹脂、８５…接着テープ、８６…ローラ、８６ａ…外周面、９１…配線母基板、９２…配線基板、９４，１１１…絶縁基材、９６…接続パッド、９６ａ…バンプ形成面、９７…ランド、９７ａ…端子配置面、９８…配線パターン、９９…第１のソルダーレジスト、１０１…第２のソルダーレジスト、１０３…ワイヤバンプ、１０５…絶縁性接着部材、１０７…第２の封止樹脂、１０９…外部接続端子、Ａ…チップ形成領域、Ｂ，Ｄ…ダイシングライン、Ｃ…方向、Ｅ…配線基板形成領域、Ｍ…厚さ
【図１】
2013162022.tif 000003
【図２】
2013162022.tif 000004
【図３】
2013162022.tif 000005
【図４】
2013162022.tif 000006
【図５】
2013162022.tif 000007
【図６】
2013162022.tif 000008
【図７】
2013162022.tif 000009
【図８】
2013162022.tif 000010
【図９】
2013162022.tif 000011
【図１０】
2013162022.tif 000012
【図１１】
2013162022.tif 000013
【図１２】
2013162022.tif 000014
【図１３】
2013162022.tif 000015
【図１４】
2013162022.tif 000016
【図１５】
2013162022.tif 000017
【図１６】
2013162022.tif 000018
【図１７】
2013162022.tif 000019
【図１８】
2013162022.tif 000020
【図１９】
2013162022.tif 000021
【図２０】
2013162022.tif 000022
【図２１】
2013162022.tif 000023
【図２２】
2013162022.tif 000024
【図２３】
2013162022.tif 000025
【図２４】
2013162022.tif 000026
【図２５】
2013162022.tif 000027
【図２６】
2013162022.tif 000028
【図２７】
2013162022.tif 000029