(57)【要約】【課題】  高精細動画に適した高速読出しのための画素加算出力が可能な高画素撮像素子を用いた撮像装置およびその制御方法を提供する。【解決手段】  ＲＧＢのベイヤ配列のカラーフィルタを有するＸＹアドレス方式で画素信号を読み出す撮像素子を用いた撮像装置であって、水平方向においては、隣接する同色２画素（Ｒ１１とＲ１３）を加算し、加算する２画素にはさまれていない他方の色の１画素（Ｇｒ１４）を読み出し、垂直方向においては、隣接する同色２画素（Ｒ１１とＲ３１）を加算し、加算する２画素にはさまれていない他方の色の２画素（Ｇｂ４１とＧｂ８１）を加算して読み出すことで、読み出される画素信号数を低減することが可能である。【選択図】  図７
2013120956.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に行列状に配置した受光部を含む複数の画素を有し、
緑、赤、青の信号を取り出す画素をそれぞれ緑画素、赤画素、青画素として、２つの緑画素と赤画素と青画素とがベイヤー配列で配置され、
同色の画素からの信号同士を加算する動作モードを備えた撮像装置であって、
ベイヤー配列の第１、第２、第３および第４の色画素において
第１の色画素は水平３画素、垂直３画素が画素加算エリアの基本単位であり、
第２の色画素は水平１画素、垂直３画素が画素加算エリアの基本単位であり、
第３の色画素は水平３画素、垂直５画素が画素加算エリアの基本単位であり、
第４の色画素は水平１画素、垂直５画素が画素加算エリアの基本単位であること、
第１の色画素の加算エリア内の第１の色画素からの信号同士を加算し、第２の色画素の加算エリア内の第２の色画素からの信号同士を加算し、第３の色画素の加算エリア内の第３の色画素からの信号同士を加算し、第４の色画素の加算エリア内の第４の色画素からの信号同士を加算する第１の動作モードを備えること
を特徴とする撮像装置。
【請求項２】
第１の色画素の加算エリアと第２の色画素の加算エリアが、水平方向に重ならずに配置されること、
第３の色画素の加算エリアと第４の色画素の加算エリアが、水平方向に重ならずに配置されること、
第１の色画素の加算エリアと第３の色画素の加算エリアが、垂直方向に重ならずに配置されること、
第２の色画素の加算エリアと第４の色画素の加算エリアが、垂直方向に重ならずに配置されること
を特徴とする請求項１に記載の撮像装置。
【請求項３】
第１の動作モードとインタレース関係にある第２の動作モードを備え、
第１の動作モードと第２の動作モードを繰り返す第３の動作モードを備え、
第３の動作モードから得られる画像を記録すること
を特徴とする請求項１または請求項２に記載の撮像装置。
【請求項４】
第１の動作モードを繰り返す第４の動作モードを備え、
第４の動作モードから得られる画像は、記録せずに表示にのみ用いること
を特徴とする請求項３に記載の撮像装置。
【請求項５】
第３の色画素の加算エリア内で加算する第３の色画素からの信号の加算数を変更する手段および第４の色画素の加算エリア内で加算する第４の色画素からの信号の加算数を変更する手段を備えること
を特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子を用いて被写体を撮影する撮像装置に関し、特に、ＸＹアドレス方式で各画素信号を読み出すＣＭＯＳ型イメージセンサなどの撮像素子を用いた撮像装置およびその制御方法に関する。
【背景技術】
【０００２】
近年、電子スチルカメラやビデオカメラなど、撮像素子を用いて撮影し、撮像画像を電子データとして保存することができる撮像装置が広く普及している。
【０００３】
さらに、ＨＤ（High Definition：高精細）動画などの高速動画記録に対応した撮像装置も提供されている。
【０００４】
このような撮像装置に用いる撮像素子の画素数は、１０００万画素〜１２００万画素程度になっており、高精細動画に必要な２００万画素よりはるかに多い画素数となっている。このため、撮像素子において、画素間引きや画素加算（画素混合）を行うことで、画素信号の読み出し速度を速くするための技術が用いられている。
【０００５】
例えば、特許文献１には、ＲＧＢのベイヤ配列のカラーフィルタを有する撮像素子において、Ｇは水平２画素、垂直４画素の領域、Ｂ、Ｒはそれぞれ水平、垂直３画素の領域を基本単位とし、それぞれの領域での同色の画素からの信号を加算して出力する撮像装置が開示されている。
【０００６】
また、特許文献２には、水平４画素、垂直４画素の領域を、さらに、４つの色領域に分け、第１の色は、水平、垂直３画素内の同色４画素を加算し、第２の色は、第１の色と同じ行の水平１画素、垂直３画素内の同色２画素を加算し、第３の色は、第１の色と行を変えて、水平３画素、垂直１画素内の同色２画素を加算し、第４の色は、第３の色と同じ行の１画素のみを出力する撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−０９８９７１号公報
【特許文献２】特開２００９−０２１８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
現在の電子スチルカメラやビデオカメラなどの撮像装置では、撮像素子で画素加算を行わない静止画撮影モード、画素加算を行い静止画を撮影するための画角合わせに用いられるモニターモードおよび画素加算を行い所定のフレームレートで連続撮影を行う動画撮影モードを備えている場合が多い。
【０００９】
しかしながら、特許文献１に開示の撮像装置においては、特許文献１の図１で明らかなように、画素加算した後のＲＧＢ各色の重心位置が等間隔になっていないため、斜め線に段差が発生したり、偽色（色モアレ）の原因になるという問題があった。
【００１０】
また、モニターモードで使用する表示装置は、一般に表示画素数が２０万画素から４０万画素程度であるが、特許文献２に開示の撮像装置においては、画素加算した後のＲＧＢ各色の重心位置は等間隔になっているが、出力する画素信号の数が大きく、モニターモードに使用するには出力する画素信号の数が過剰となっていた。
【００１１】
さらに、撮像装置において高精細動画を記録や再生する場合には、プログレッシブ方式とインタレース方式がある。特許文献１および特許文献２に開示の動画撮影モードの加算方法は、出力する画素信号の数を水平、垂直とも１／２に間引いており、プログレッシブ方式に適した撮影モードであるため、インタレース方式に対しては、出力する画素信号の数が過剰となっていた。
【００１２】
本発明は、このような事情を鑑みてなされたものであり、高精細動画に適した高速読出しのための画素加算出力が可能な高画素撮像素子を用いた撮像装置およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述の目的を達成するための本発明に係る撮像装置の構成は、
半導体基板上に行列状に配置した受光部を含む複数の画素を有し、
緑、赤、青の信号を取り出す画素をそれぞれ緑画素、赤画素、青画素として、２つの緑画素と赤画素と青画素とがベイヤー配列で配置され、
同色の画素からの信号同士を加算する動作モードを備えた撮像装置であって、
ベイヤー配列の第１、第２、第３および第４の色画素において
第１の色画素は水平３画素、垂直３画素が画素加算エリアの基本単位であり、
第２の色画素は水平１画素、垂直３画素が画素加算エリアの基本単位であり、
第３の色画素は水平３画素、垂直５画素が画素加算エリアの基本単位であり、
第４の色画素は水平１画素、垂直５画素が画素加算エリアの基本単位であること、
第１の色画素の加算エリア内の第１の色画素からの信号同士を加算し、第２の色画素の加算エリア内の第２の色画素からの信号同士を加算し、第３の色画素の加算エリア内の第３の色画素からの信号同士を加算し、第４の色画素の加算エリア内の第４の色画素からの信号同士を加算する第１の動作モードを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、高画素撮像素子を用いて高精細動画を撮影する時に、重心ずれのない加算読み出しを実現するとともに、インタレース読み出しによりさらに画素レートを低減する撮像装置およびその制御方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る撮像装置の構成を示す図である。
【図２】撮像素子の概略構成を示す図である。
【図３】撮像素子の画素の回路構成を示す図である。
【図４】撮像素子の水平読み出し回路の構成を示す図である。
【図５】撮像素子のタイミングチャートを示す図である。
【図６】撮像素子のタイミングチャートを示す図である。
【図７】撮像素子の画素配列を示す図である。
【図８】タイミングチャートを示す図である。
【図９】撮像素子のタイミングチャートを示す図である。
【図１０】撮像素子のタイミングチャートを示す図である。
【図１１】撮像素子のタイミングチャートを示す図である。
【図１２】撮像素子のタイミングチャートを示す図である。
【図１３】撮像素子の画素配列を示す図である。
【発明を実施するための形態】
【００１６】
以下に、添付図面を参照して本発明の実施形態について詳細に説明する。
【００１７】
なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正または変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。
【００１８】
（第１の実施形態）
図１から図９を参照して、本発明の第１の実施形態について説明する。
【００１９】
図１は、本実施形態に係る撮像装置の構成を示す図である。
【００２０】
本実施形態の撮像装置は、動画機能付き電子スチルカメラやビデオカメラなどに応用可能である。
【００２１】
図１に示す撮像装置は、光学鏡筒１０１、撮像素子１０２、前処理部１０３、信号処理部１０４、圧縮伸張部１０５、同期制御部１０６、操作部１０７、画像表示部１０８および画像記録部１０９を備える。
【００２２】
光学鏡筒１０１は、被写体からの光を撮像素子１０２に集光するためのレンズ、レンズを移動させてズームや合焦を行うための駆動機構、メカニカルシャッタ機構、絞り機構などを備えている。これらのうちの可動部は、同期制御部１０６からの制御信号に基づいて駆動される。
【００２３】
撮像素子１０２は、ＸＹ読み出し方式のＣＭＯＳ型イメージセンサなどであり、同期制御部１０６からの制御信号に応じて、露光や信号読み出し、リセットなどのタイミングが制御される。
【００２４】
前処理部１０３は、ＣＤＳ（Correlated Double Sampling）回路、ＡＧＣ（Auto Gain Control）回路、ＡＤコンバータ回路などからなり、同期制御部１０６の制御の下で動作するフロントエンド回路である。ＣＤＳ回路は、撮像素子１０２の出力信号に対して、ＣＤＳ処理により、画素回路内のトランジスタのしきい値のばらつきに起因する固定パターンノイズを除去して、Ｓ／Ｎ（Signal／Noise）比を良好に保つようにサンプルホールドを行い、ＡＧＣ回路はＡＧＣ処理により利得を制御する。さらにＡＤコンバータは、ＣＤＳ／ＡＧＣ回路からのアナログ画像信号をデジタル画像信号に変換する。
【００２５】
信号処理部１０４は、同期制御部１０６の制御の下で、前処理部１０３によりデジタル化された画像信号に対して、ホワイトバランス調整処理や色補正処理、ＡＦ（Auto Focus）処理、ＡＥ（Auto Exposure）処理などの信号処理を施す。
【００２６】
圧縮伸張部１０５は、同期制御部１０６の制御の下で動作し、信号処理部１０４からの画像信号に対して、ＪＰＥＧ（Joint Photographic Coding Experts Group）方式などの所定の静止画像データフォーマットで圧縮符号化処理を行う。また、同期制御部１０６から供給された静止画像の符号化データを伸張復号化処理する。さらに、ＭＰＥＧ（Moving Picture Experts Group）方式などにより動画像の圧縮符号化／伸張復号化処理も実行可能となっている。
【００２７】
同期制御部１０６は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などから構成されるマイクロコントローラであり、ＲＯＭなどに記憶されたプログラムを実行することにより、この撮像装置の各部を統括的に制御する。
【００２８】
操作部１０７は、例えばシャッタレリーズボタンなどの各種操作キーやレバー、ダイヤルなどから構成され、ユーザによる入力操作に応じた制御信号を同期制御部１０６に出力する。
【００２９】
画像表示部１０８は、ＬＣＤ（Liquid Crystal Display）などの表示デバイスや、これに対するインタフェース回路などからなり、同期制御部１０６から供給された画像信号から表示デバイスに表示させるための画像信号を生成し、この信号を表示デバイスに供給して画像を表示させる。
【００３０】
画像記録部１０９は、例えば、可搬型の半導体メモリや、光ディスク、ＨＤＤ（Hard Disk Drive）、磁気テープなどとして実現され、圧縮伸張部１０５により符号化された画像データファイルを同期制御部１０６から受け取って記憶する。また、同期制御部１０６からの制御信号を基に指定された画像データファイルを読み出し、同期制御部１０６に出力する。
【００３１】
ここで、上記の撮像装置における基本的な動作について説明する。
【００３２】
静止画像の撮像前には、同期制御部１０６の制御により、モニターモードが選択され、撮像素子１０２から出力された画像信号が前処理部１０３に順次供給され、ＣＤＳ処理、ＡＧＣ処理が施された後、さらにＡＤコンバータにおいてデジタル画像信号に変換される。信号処理部１０４は、前処理部１０３からのデジタル画像信号に対して画質補正処理を施し、カメラスルー画像の信号として、同期制御部１０６を通じて画像表示部１０８に供給する。これにより、カメラスルー画像が表示され、ユーザは表示画像を見て画角合わせを行うことが可能となる。
【００３３】
この状態で、操作部１０７のシャッタレリーズボタンが押下されると、同期制御部１０６の制御により、静止画撮影モードが選択され、撮像素子１０２からの１フレーム分の撮像信号が、前処理部１０３を介して信号処理部１０４に取り込まれる。信号処理部１０４は、取り込んだ１フレーム分の画像信号に画質補正処理を施し、処理後の画像信号を圧縮伸張部１０５に供給する。圧縮伸張部１０５は、入力された画像信号を圧縮符号化し、生成した符号化データを同期制御部１０６を通じて画像記録部１０９に供給する。これにより、撮像された静止画像のデータファイルが画像記録部１０９に記録される。
【００３４】
そして、画像記録部１０９に記録された静止画像のデータファイルを再生する場合には、同期制御部１０６は、操作部１０７からの操作入力に応じて、選択された画像データファイルを画像記録部１０９から読み込み、圧縮伸張部１０５に供給して伸張復号化処理を実行させる。復号化された画像信号は同期制御部１０６を介して画像表示部１０８に供給され、これにより静止画像が再生表示される。
【００３５】
また、動画像を記録する場合には、同期制御部１０６の制御により、動画撮影モードが選択され、撮像素子１０２から出力された画像信号が、前処理部１０３を介して信号処理部１０４に取り込まれる。信号処理部１０４で順次処理された画像信号に圧縮伸張部１０５で圧縮符号化処理を施し、生成された動画像の符号化データを順次画像記録部１０９に転送して記録する。
【００３６】
そして、画像記録部１０９に記録された動画像のデータファイルを再生する場合には、同期制御部１０６は、操作部１０７からの操作入力に応じて、選択された画像データファイルを画像記録部１０９から読み込み、圧縮伸張部１０５に供給して伸張復号化処理を実行させる。復号化された画像信号は同期制御部１０６を介して画像表示部１０８に供給され、これにより動画像が再生表示される。
【００３７】
図２は、撮像素子１０２の画素部とその周辺回路の概略構成を示す図である。
【００３８】
本実施形態の撮像素子１０２（ＣＭＯＳ型イメージセンサ）は、図２に示すように、半導体基板１０上に、画素部（撮像領域）１５、垂直選択回路２１、第１水平読み出し回路３１、第２水平読み出し回路３２、第１水平選択回路４１、第２水平選択回路４２および動作制御部５１を設けたものである。
【００３９】
画素部１５は、多数の画素を２次元マトリクス状に配置したものであり、各画素には図３で後述するような画素回路が設けられている。
【００４０】
また、この画素部１５の各画素の信号は、画素列毎に後述する垂直信号線を通して第１水平読み出し回路３１および第２水平読み出し回路３２に出力される。
【００４１】
なお、図２においては、説明の便宜上、撮像素子１０２の画素部１５の画素数は、水平方向１２画素、垂直方向１２画素として表示している。
【００４２】
さらに、画素部１５の画素Ｒ（１，１）は、入射した光を電気信号に変換する画素の一つを示し、水平方向（Ｈ）、垂直方向（Ｖ）の画素の位置を示すアドレスを（１，１）として表示する。
【００４３】
そして、すべての画素の回路構成は、後述する垂直制御線および垂直信号線がそれぞれ対応する画素で異なることを除いて、画素Ｒ（１，１）と同一となっており、画素の位置を示すアドレスは、（Ｖ，Ｈ）で表される。
【００４４】
さらに、各画素は、Ｒ（レッド）Ｇ（グリーン）Ｂ（ブルー）のベイヤ配列のカラーフィルタを有している。そこで、画素部の画素は色フィルタＲ、Ｇｒ、Ｇｂ、Ｂと画素の位置を組み合わせて表示している。
【００４５】
ここで、ＧｒはＲを含む行のグリーンを示し、ＧｂはＢを含む行のグリーンを示している。
【００４６】
垂直選択回路２１は、動作制御部５１により制御され、読み出す画素に接続されている垂直制御線を選択することができる。そして、画素部１５の画素を行毎に選択し、各画素のリセット動作や読み出し動作を駆動制御する。
【００４７】
第１水平読み出し回路３１および第２水平読み出し回路３２は、動作制御部５１により制御され、画素の信号を垂直信号線を通じて受け取り、その信号を一時保持する。
【００４８】
第１水平選択回路４１および第２水平選択回路４２は、動作制御部５１により制御され、それぞれ対応する第１水平読み出し回路３１および第２水平読み出し回路３２において保持している画素の信号を所定の順番に選択し、対応する第１信号出力端子３１５および第２信号出力端子３２５を介して出力する。
【００４９】
動作制御部５１は、制御入力端子５１５を介して同期制御部１０６の制御の下で、各部の動作に必要な各種のパルス信号などを出力する。
【００５０】
図３は、撮像素子１０２の画素部１５の画素の回路構成を示す図である。
【００５１】
図３において、点線で囲まれた部分がそれぞれ画素Ｒ（１，１）およびＧｒ（１，２）に対応する画素１１および１２を示し、画素１１は、垂直制御線２０１および垂直信号線３０１により他の回路と接続され、画素１２は、垂直制御線２０１及び垂直信号線３０２により他の回路と接続される。
【００５２】
垂直制御線２０１は、リセット制御線２２１、垂直アドレス線２４１および転送制御線２６１をまとめて示し、水平１行の画素に共通して接続され、水平１行の画素を同時に制御する。
【００５３】
これにより、モニターモード、動画撮影モード、静止画撮影モードなどの動作を制御することが可能になっている。
【００５４】
垂直信号線３０１は、垂直１列目の画素に共通して接続され、画素１１の信号を第１読み出し回路３１に出力し、垂直信号線３０２は、垂直２列目の画素に共通して接続され、画素１２の信号を第２読み出し回路３２に出力する。
【００５５】
ここで、画素部１５の画素は、画素１１および１２で示すような２画素単位で配置することで、垂直奇数列の画素の信号を第１読み出し回路３１に出力し、垂直偶数列の画素の信号を第２読み出し回路３２に出力する構成となっている。
【００５６】
光電変換素子Ｄ１は、光を電荷に変換すると共に、変換された電荷を蓄積するものであり、ＰＮ接合のＰ側が接地され、Ｎ側が転送トランジスタ（転送スイッチ）Ｔ３のソースに接続されている。
【００５７】
転送トランジスタ（転送スイッチ）Ｔ３は、ゲートが転送制御線２６１に接続し、ドレインがＦＤ容量Ｃ１に接続し、光電変換素子Ｄ１からＦＤ容量Ｃ１への電荷の転送を制御する。
【００５８】
ＦＤ容量Ｃ１は、光電変換素子Ｄ１から転送された電荷を電圧に変換する際に電荷を蓄積する。
【００５９】
リセットトランジスタ（リセットスイッチ）Ｔ１は、ゲートがリセット制御線２２１に接続し、ドレインが電源Ｖｄに接続し、ソースがＦＤ容量Ｃ１に接続し、ＦＤ容量Ｃ１の電圧をリセットする。
【００６０】
駆動トランジスタＴｄ１は、画素内アンプを構成するトランジスタで、ゲートがＦＤ容量Ｃ１に接続し、ドレインが電源Ｖｄに接続し、ソースが選択トランジスタ（選択スイッチ）Ｔ２のドレインに接続し、ＦＤ容量Ｃ１の電圧に応じた電圧を出力する。
【００６１】
選択トランジスタ（選択スイッチ）Ｔ２は、ゲートが垂直アドレス線２４１に接続し、ソースが垂直信号線に接続し、駆動トランジスタＴｄ１の出力を画素の出力信号として、垂直信号線３０１あるいは３０２に出力する。
【００６２】
電源Ｖｄは、駆動トランジスタＴｄ１およびリセットトランジスタＴ１の電源である。
【００６３】
また、垂直信号線３０１および３０２には、接地した定電流源１３および１４がそれぞれ１ヶ所ずつ接続されている。垂直信号線毎に、接地した定電流源を配置することで、それぞれの垂直信号線で接続している列の画素の駆動トランジスタＴｄ１とともに画素内アンプとなるソースフォロア回路を構成している。
【００６４】
図４は、撮像素子１０２の第１水平読み出し回路３１を示す図である。
【００６５】
第１水平読み出し回路３１は、第１水平制御線３１６により制御されるトランジスタＴ３０１、Ｔ３０３、Ｔ３０５、Ｔ３０７、Ｔ３０９およびＴ３１１、垂直信号線３０１、３０３、３０５、３０７、３０９および３１１を介して送られてくる画素の信号を蓄積する蓄積容量Ｃ３０１、Ｃ３０３、Ｃ３０５、Ｃ３０７、Ｃ３０９およびＣ３１１、第１水平選択回路４１に接続する水平アドレス線４０１、４０３、４０５、４０７、４０９および４１１により制御されるトランジスタＴ４０１、Ｔ４０３、Ｔ４０５、Ｔ４０７、Ｔ４０９およびＴ４１１、および、蓄積容量の信号を出力する第１信号出力線３１７から構成されている。
【００６６】
垂直信号線３０１、３０３、３０５、３０７、３０９および３１１は、それぞれが図２の画素部１５のうち垂直奇数列目の画素に接続されていて、読み出された画素の信号が出力されてくる。
【００６７】
垂直信号線３０１、３０３、３０５、３０７、３０９および３１１に送られてきた水平１行奇数番目の画素の信号は、動作制御部５１に接続する第１水平制御線３１６による制御で、蓄積容量Ｃ３０１、Ｃ３０３、Ｃ３０５、Ｃ３０７、Ｃ３０９およびＣ３１１に一時的に保持される。
【００６８】
その後、第１水平選択回路４１が、水平アドレス線４０１、４０３、４０５、４０７、４０９および４１１を所定の順番に選択することで、選択された蓄積容量に保持されていた画素の信号が第１信号出力線３１７を介して、第１信号出力端子３１５から出力される。
【００６９】
また、図２に示すように、第２水平読み出し回路３２および第２水平選択回路４２については、第１水平読み出し回路３１および第１水平選択回路４１が、画素部１５をはさんで上下対称に配置されている。
【００７０】
ここで、第２水平読み出し回路３２の構成は、図４の第１水平読み出し回路３１と同様になっているので、ここでの詳細な説明は省略するが、第１水平読み出し回路３１との対応については以下に記載する。
【００７１】
第２水平読み出し回路３２のトランジスタＴ３０２、Ｔ３０４、Ｔ３０６、Ｔ３０８、Ｔ３１０およびＴ３１２は、それぞれ第１水平読み出し回路３１のトランジスタＴ３０１、Ｔ３０３、Ｔ３０５、Ｔ３０７、Ｔ３０９およびＴ３１１に対応する。
【００７２】
第２水平読み出し回路３２の蓄積容量Ｃ３０２、Ｃ３０４、Ｃ３０６、Ｃ３０８、Ｃ３１０およびＣ３１２は、それぞれ第１水平読み出し回路３１の蓄積容量Ｃ３０１、Ｃ３０３、Ｃ３０５、Ｃ３０７、Ｃ３０９およびＣ３１１に対応する。
【００７３】
第２水平読み出し回路３２の水平アドレス線４０２、４０４、４０６、４０８、４１０および４１２は、それぞれ第１水平読み出し回路３１の水平アドレス線４０１、４０３、４０５、４０７、４０９および４１１に対応する。
【００７４】
第２水平読み出し回路３２のトランジスタＴ４０２、Ｔ４０４、Ｔ４０６、Ｔ４０８、Ｔ４１０およびＴ４１２は、それぞれ第１水平読み出し回路３１のトランジスタＴ４０１、Ｔ４０３、Ｔ４０５、Ｔ４０７、Ｔ４０９およびＴ４１１に対応する。
【００７５】
第２水平読み出し回路３２の第２水平制御線３２６および第２信号出力線３２７が、それぞれ第１水平読み出し回路３１における第１水平制御線３１６および第１信号出力線３１７に対応する。
【００７６】
そして、垂直信号線３０２、３０４、３０６、３０８、３１０および３１２が、それぞれ垂直信号線３０１、３０３、３０５、３０７、３０９および３１１に対応し、それぞれ順番に図２の画素部１５のうち垂直偶数列目の画素に接続されていて、読み出された画素の信号が出力されてくることになる。
【００７７】
第２水平読み出し回路３２の動作も第１水平読み出し回路３１と同様となっているので詳細な説明は省略する。
【００７８】
さらに、第２水平選択回路４２が、水平アドレス線４０２、４０４、４０６、４０８、４１０および４１２を所定の順番に選択することで、選択された蓄積容量に保持されていた画素の信号が第２信号出力線３２７を介して、第２信号出力端子３２５から出力されることになる。
【００７９】
本実施形態において、各トランジスタはｎチャネルＭＯＳＦＥＴ（ＭＯＳ  Field-Effect Transistor）であり、駆動トランジスタＴｄ１以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線のオン（高電位）で導通し、オフ（低電位）で遮断することとする。
【００８０】
次に、図５および図６を用いて、静止画撮影モードの動作について説明する。
【００８１】
図５は、撮像素子１０２における水平１行目の画素を読み出す場合のタイミングチャートである。
【００８２】
ＰＨＤは水平同期信号ＨＤを示す。
【００８３】
Ｐ２２１、Ｐ２４１およびＰ２６１は、それぞれ垂直制御線２０１のリセット制御線２２１、垂直アドレス線２４１および転送制御線２６１の制御パルスを示す。
【００８４】
Ｐ３１６およびＰ３２６は、それぞれ第１水平制御線３１６および第２水平制御線３２６の制御パルスを示す。
【００８５】
Ｐ４０１からＰ４１２は、それぞれ水平アドレス線４０１から４１２の選択パルスを示す。
【００８６】
Ｓ３１５およびＳ３２５は、それぞれ第１信号出力端子３１５および第２信号出力端子３２５から出力される画素信号を示す。
【００８７】
出力される画素信号は、それぞれ図２の画素部１５の画素と同じ記号で表すことにする。
【００８８】
撮像素子１０２の画素部１５の水平１行目の画素を読み出す場合、垂直制御線は、水平１行の画素すべてを制御するので、ここでは、画素Ｒ（１，１）およびＧｒ（１，２）に対応する画素１１および１２を例に説明するが、他の画素の動作も同様である。
【００８９】
リセットトランジスタＴ１、選択トランジスタＴ２および転送トランジスタＴ３がオフの状態で、リセット制御線２２１のパルスＰ２２１によりリセットトランジスタＴ１がオンし、ＦＤ容量Ｃ１の電圧がリセットされた後、リセットトランジスタＴ１をオフする。
【００９０】
次に、転送制御線２６１のパルスＰ２６１により転送トランジスタＴ３がオンすることで、光電変換素子Ｄ１からＦＤ容量Ｃ１へ電荷が転送される。
【００９１】
そして、転送制御線２６１のパルスＰ２６１により転送トランジスタＴ３をオフすることで、ＦＤ容量Ｃ１において、光電変換素子Ｄ１から転送されてきた電荷が画素信号として電荷電圧変換される。
【００９２】
次に、垂直アドレス線２４１のパルスＰ２４１により選択トランジスタＴ２がオンし、ＦＤ容量Ｃ１の信号電圧に対応する電圧を垂直信号線に出力し、この信号が画素信号となる。
【００９３】
この時、画素１１の垂直信号線３０１に出力された画素信号は、第１水平読み出し回路３１の第１水平制御線３１６のパルスＰ３１６によりトランジスタＴ３０１がオンすることで蓄積容量Ｃ３０１に送られ、同時に、画素１２の垂直信号線３０２に出力された画素信号は、第２水平読み出し回路３２の第２水平制御線３２６のパルスＰ３２６によりトランジスタＴ３０２(図示せず)がオンすることで蓄積容量Ｃ３０２(図示せず)に送られる。
【００９４】
そして、第１水平制御線３１６のパルスＰ３１６および第２水平制御線３２６のパルスＰ３２６により対応するトランジスタＴ３０１トランジスタおよびＴ３０２をオフし、続いて、垂直アドレス線２４１のパルスＰ２４１により選択トランジスタＴ２をオフする。
【００９５】
こうして、水平１行目の画素のうちの奇数番目の画素信号が、第１水平読み出し回路３１の蓄積容量Ｃ３０１、Ｃ３０３、Ｃ３０５、Ｃ３０７、Ｃ３０９およびＣ３１１に一時的に保持され、同様に、偶数番目の画素信号が、第２水平読み出し回路３２の蓄積容量Ｃ３０２、Ｃ３０４、Ｃ３０６、Ｃ３０８、Ｃ３１０およびＣ３１２(図示せず)に一時的に保持される。
【００９６】
次に、第１水平選択回路４１が、水平アドレス線４０１、４０３、４０５、４０７、４０９および４１１を所定の順番に選択する（Ｐ４０１、Ｐ４０３、Ｐ４０５、Ｐ４０７、Ｐ４０９およびＰ４１１）と同時に、第２水平選択回路４２が、水平アドレス線４０２、４０４、４０６、４０８、４１０および４１２を所定の順番に選択する（Ｐ４０２、Ｐ４０４、Ｐ４０６、Ｐ４０８、Ｐ４１０およびＰ４１２）。
【００９７】
これにより、選択された蓄積容量に保持されていた画素信号が、第１信号出力端子３１５および第２信号出力端子３２５の両方から、選択された順番で出力される。
【００９８】
１行目の色フィルタは、ＲとＧｒの繰り返しとなるので、第１信号出力端子３１５からは、奇数画素からの出力Ｒ（１，１）、Ｒ（１，３）、Ｒ（１，５）、Ｒ（１，７）、Ｒ（１，９）およびＲ（１，１１）が出力され、第２信号出力端子３２５からは、偶数画素からの出力Ｇｒ（１，２）、Ｇｒ（１，４）、Ｇｒ（１，６）、Ｇｒ（１，８）、Ｇｒ（１，１０）およびＧｒ（１，１２）が出力される。
【００９９】
以上で、水平１行目の画素信号の読み出し動作が完了する。
【０１００】
これ以降の水平行の読み出しも対応する垂直制御線を動作させることで、同様に実行することが可能である。
【０１０１】
このような読み出し動作が、水平同期信号ＨＤに同期して水平１行目から１行ずつ遅延して行われ、各行の画素信号が順次出力される。従って、各行の読み出し期間が１行毎にずれていくことになる。
【０１０２】
ここで、水平２行目から１２行目までの垂直制御線について記載しておく。
【０１０３】
垂直制御線は、それぞれ順番に垂直制御線２０２から２１２であり、リセット制御線は、それぞれ順番に、リセット制御線２２２から２３２であり、垂直アドレス線は、それぞれ順番に、垂直アドレス線２４２から２５２であり、転送制御線は、それぞれ順番に転送制御線２６２から２７２となっている。
【０１０４】
図６は、画素部１５の全画素を読み出す場合のタイミングチャートである。
【０１０５】
ＰＶＤおよびＰＨＤは、それぞれ垂直同期信号ＶＤおよび水平同期信号ＨＤを示す。
【０１０６】
そして、前半の垂直同期期間を露光フィールド、後半の垂直同期期間を読み出しフィールドとする。
【０１０７】
Ｐ２２１からＰ２３２は、それぞれリセット制御線２２１から２３２の制御パルスを示し、Ｐ２６１からＰ２７２は、それぞれ転送制御線２６１から２７２の制御パルスを示す。
【０１０８】
そして、リセット制御線および転送制御線を用いて、対応する水平行を読み出す時の制御パルスを代表して示す。
【０１０９】
Ｓ３１５およびＳ３２５は、それぞれ第１信号出力端子３１５および第２信号出力端子３２５から出力される画素信号を示す。
【０１１０】
出力される画素信号は、それぞれ色毎の水平行単位で示され、色フィルタの色と画素部１５の行番号を組み合わせて表すことにする。
【０１１１】
Ｓｈｕｔｔｅｒは、メカニカルシャッタの開閉状態を表し、Ｏｐｅｎが開、Ｃｌｏｓｅ閉を示す。
【０１１２】
まずはじめに、設定したい露光時間からリセット時間を計算する。
【０１１３】
露光フィールドにおいて、メカニカルシャッタが閉じている場合は開放にし、絞りは撮影条件にあわせてあらかじめ設定しておく。
【０１１４】
次に、計算されたリセット時間（露光フィールドの２ＨＤ目）になったら、画素部１５において、全行のリセット制御線２２１から２３２により全画素のリセットトランジスタＴ１をオンし（Ｐ２２１からＰ２３２）、次に、全行の転送制御線２６１から２７２により全画素の転送トランジスタＴ３をオンする（Ｐ２６１からＰ２７２）。
【０１１５】
これにより、全画素のＦＤ容量Ｃ１および光電変換素子Ｄ１がリセットされる。
【０１１６】
続いて、全行の転送制御線により全画素の転送トランジスタＴ３をオフする（Ｐ２６１からＰ２７２）ことで、全画素の光電変換素子Ｄ１の露光が開始される。
【０１１７】
次に、全行のリセット制御線により全画素のリセットトランジスタＴ１をオフする（Ｐ２２１からＰ２３２）。
【０１１８】
そして、設定した露光時間経過後、メカニカルシャッタを閉じることで露光が終了する。
【０１１９】
読み出しフィールドにおいては、水平同期信号ＨＤに同期して、垂直選択回路２１が垂直制御線２０１から２１２を所定の順番に選択するが、図６においては、水平同期信号の２ＨＤ目から読み出し始めることとする。
【０１２０】
また、図６においては、垂直制御線のうちのリセット制御線２２１から２３２および転送制御線２６１から２７２の転送パルスのみを示すが、対応する読み出し水平行において、図５と同様な動作を実施する。
【０１２１】
これにより、選択された画素信号が、第１信号出力端子３１５および第２信号出力端子３２５の両方から、選択された順番で出力される。
【０１２２】
ベイヤ配列の色フィルタは、Ｒ・Ｇｒ行とＧｂ・Ｂ行の繰り返しとなるので、第１信号出力端子３１５からは、色毎の水平行単位で、Ｒ[１]、Ｇｂ[２]、Ｒ[３]、Ｇｂ[４]、・・・Ｒ[１１]、Ｇｂ[１２]が出力され、第２信号出力端子３２５からは、色毎の水平行単位で、Ｇｒ[１]、Ｂ[２]、Ｇｒ[３]、Ｂ[４]、・・・Ｇｒ[１１]、Ｂ[１２]が出力される。
【０１２３】
以上で、静止画撮影モードの動作が完了する。
【０１２４】
本実施形態の静止画撮影モードにおいては、水平方向１２画素、垂直方向１２画素として説明しているが、水平・垂直方向に画素を増やした場合でも同様に読み出すことが可能である。
【０１２５】
次に、図７、図８および図９を用いて、動画撮影モードの動作について説明する。
【０１２６】
本実施形態の動画撮影モードは、画素間引きと画素加算を行うとともに、ＡフィールドおよびＢフィールドのインターレース読み出しを行う。
【０１２７】
図７は、画素部１５の画素配列とＡフィールドおよびＢフィールドの間引き加算した画素信号の対応を示す。
【０１２８】
図７において、撮像素子１０２から出力される色毎に加算した画素信号は、加算される画素の範囲を点線で示し、信号重心の位置を丸で囲んで示す。
【０１２９】
さらに、色フィルタと信号重心位置のアドレスを組み合わせて、Ｒ｛２，２｝、Ｇｒ｛２，４｝のように表すことにする。
【０１３０】
また、画素配列は、水平１２画素、垂直１８画素として表示している。
【０１３１】
図７（ａ）は、動画撮影モードのＡフィールドを示す。
【０１３２】
Ａフィールドの水平１行目の加算画素信号は、
Ｒ｛２，２｝、Ｇｒ｛２，４｝、Ｒ｛２，６｝、Ｇｒ｛２，８｝・・・
と表される。
【０１３３】
Ｒ画素信号は、水平２画素、垂直２画素の４画素が加算され、例えば、水平１行１番目の加算画素信号は、
Ｒ｛２，２｝＝Ｒ（１，１）＋Ｒ（１，３）＋Ｒ（３，１）＋Ｒ（３，３）
となり、他のＲ画素信号も同様に加算される。
【０１３４】
Ｇｒ画素信号は、垂直の２画素が加算され、例えば、水平１行２番目の加算画素信号は、
Ｇｒ｛２，４｝＝Ｇｒ（１，４）＋Ｇｒ（３，４）
となり、他のＧｒ画素信号も同様に加算される。
【０１３５】
Ａフィールドの水平２行目の加算画素信号は、
Ｇｂ｛６，２｝、Ｂ｛６，４｝、Ｇｂ｛６，６｝、Ｂ｛６，８｝・・・
と表される。
【０１３６】
Ｇｂ画素信号は、水平２画素、垂直２画素の４画素が加算され、例えば、水平２行１番目の加算画素信号は、
Ｇｂ｛６，２｝＝Ｇｂ（４，１）＋Ｇｂ（４，３）＋Ｇｂ（８，１）＋Ｇｂ（８，３）
となり、他のＧｂ画素信号も同様に加算される。
【０１３７】
Ｂ画素信号は、垂直の２画素が加算され、例えば、水平２行２番目の加算画素信号は、
Ｂ｛６，４｝＝Ｂ（４，４）＋Ｂ（８，４）
となり、他のＢ画素信号も同様に加算される。
【０１３８】
そして、水平・垂直方向に画素を増やした場合には、水平１行目と水平２行目を繰り返すことで同様に読み出すことが可能である。
【０１３９】
図７（ｂ）は、動画撮影モードのＢフィールドを示す。
【０１４０】
Ｂフィールドの水平１行目の加算画素信号は、
Ｒ｛４，２｝、Ｇｒ｛４，４｝、Ｒ｛４，６｝、Ｇｒ｛４，８｝・・・
と表される。
【０１４１】
Ｒ画素信号は、水平２画素、垂直２画素の４画素が加算され、例えば、水平１行１番目の加算画素信号は、
Ｒ｛４，２｝＝Ｒ（３，１）＋Ｒ（３，３）＋Ｒ（５，１）＋Ｒ（５，３）
となり、他のＲ画素信号も同様に加算される。
【０１４２】
Ｇｒ画素信号は、垂直の２画素が加算され、例えば、水平１行２番目の加算画素信号は、
Ｇｒ｛４，４｝＝Ｇｒ（３，４）＋Ｇｒ（５，４）
となり、他のＧｒ画素信号も同様に加算される。
【０１４３】
Ａフィールドの水平２行目の加算画素信号は、
Ｇｂ｛８，２｝、Ｂ｛８，４｝、Ｇｂ｛８，６｝、Ｂ｛８，８｝・・・
と表される。
【０１４４】
Ｇｂ画素信号は、水平２画素、垂直２画素の４画素が加算され、例えば、水平２行１番目の加算画素信号は、
Ｇｂ｛８，２｝＝Ｇｂ（６，１）＋Ｇｂ（６，３）＋Ｇｂ（１０，１）＋Ｇｂ（１０，３）
となり、他のＧｂ画素信号も同様に加算される。
【０１４５】
Ｂ画素信号は、垂直の２画素が加算され、例えば、水平２行２番目の加算画素信号は、
Ｂ｛８，４｝＝Ｂ（６，４）＋Ｂ（１０，４）
となり、他のＢ画素信号も同様に加算される。
【０１４６】
そして、水平・垂直方向に画素を増やした場合には、水平１行目と水平２行目を繰り返すことで同様に読み出すことが可能である。
【０１４７】
以上より、図７（ａ）および（ｂ）のように読み出すことで、Ａフィールドの出力信号とＢフィールドの出力信号をインタレース動作させることが可能となる。
【０１４８】
また、片方のフィールドの加算画素信号は、画素部１５の画素配列に対して、水平１／２、垂直１／４に間引かれることになる。
【０１４９】
さらに、両フィールドを重ね合わせた状態で、画素の信号を水平１／２、垂直１／２に間引くとともに、加算画素信号の重心の位置が等間隔になるように読み出すことが可能となっている。
【０１５０】
図８は、画素部１５をインターレースで読み出す場合のタイミングチャートである。
【０１５１】
ＰＶＤおよびＰＨＤは、それぞれ垂直同期信号ＶＤおよび水平同期信号ＨＤを示す。
【０１５２】
そして、前半の垂直同期期間をＢフィールド、後半の垂直同期期間をＡフィールドとする。
【０１５３】
動画撮影モードにおいては、ＡフィールドおよびＢフィールドを繰り返すことで、インタレース動作を実施する。
【０１５４】
制御パルスおよび信号出力端子の出力信号は図６と同様であるが、間引かれる水平行を除き、読み出す水平行のみを表示している。
【０１５５】
点線の範囲２０１ｒ、２０３ｒ、２０４ｒおよび２０８ｒが、それぞれＡフィールドにおける画素部１５の水平１行目の画素、水平３行目の画素、水平４行目の画素および水平８行目の画素に対するリセット動作のタイミングを示す。
【０１５６】
また、点線の範囲２０１ｓ、２０３ｓ、２０４ｓおよび２０８ｓが、それぞれＡフィールドにおける画素部１５の水平１行目の画素、水平３行目の画素、水平４行目の画素および水平８行目の画素に対する信号読み出し動作のタイミングを示す。
【０１５７】
まず、設定したい露光時間からリセット動作を実施するタイミングを計算し、例えば、Ａフィールドにおける画素部１５の水平１行目の画素の信号読み出し動作２０１ｓに先だって、画素部１５の水平１行目の画素のリセット動作２０１ｒを実施する。
【０１５８】
このように、読み出す水平行に対して、あらかじめリセット動作を実施することで、露光時間を制御することができる。
【０１５９】
図８においては、露光時間は２ＨＤ期間となっている。
【０１６０】
また、メカニカルシャッタが閉じている場合は開放にし、絞りは撮影条件にあわせてあらかじめ設定しておく。
【０１６１】
次に、Ａフィールドの読み出し動作について説明する。
【０１６２】
Ａフィールドの水平同期信号の２ＨＤ目においては、画素部１５の水平１行目の画素および水平３行目の画素に対応する信号読み出し動作２０１ｓおよび２０３ｓが同じタイミングとなっている。
【０１６３】
これにより、垂直画素列毎に接続する垂直信号線に水平１行目の画素および水平３行目の画素の信号が同時に出力されることになるので、Ａフィールドの水平１行目の加算画素信号は、画素部１５の水平１行目の画素の信号および水平３行目の画素の信号をそれぞれ垂直方向に加算したものとなる。
【０１６４】
そこで、図８のように、Ａフィールドの水平１行目の加算画素信号として、第１信号出力端子３１５から色毎の水平行Ｒ[１]およびＲ[３]の加算画素信号が出力され、第２信号出力端子３２５から色毎の水平行Ｇｒ[１]およびＧｒ[３]の加算画素信号が出力される。
【０１６５】
次に、Ａフィールドの水平同期信号の３ＨＤ目において、画素部１５の水平４行目の画素および水平８行目の画素に対応する信号読み出し動作２０１ｓおよび２０３ｓを実施する。
【０１６６】
これにより、Ａフィールドの水平２行目の加算画素信号として、第１信号出力端子３１５から色毎の水平行Ｇｂ[４]およびＧｂ[８]の加算画素信号が出力され、第２信号出力端子３２５から色毎の水平行Ｂ[４]およびＢ[８]の加算画素信号が出力される。
【０１６７】
続いて、Ｂフィールドの読み出し動作について説明する。
【０１６８】
Ｂフィールドの水平同期信号の２ＨＤ目において、画素部１５の水平３行目の画素および水平５行目の画素に対応する信号読み出し動作を実施する。
【０１６９】
これにより、Ｂフィールドの水平１行目の加算画素信号として、第１信号出力端子３１５から色毎の水平行Ｒ[３]およびＲ[５]の加算画素信号が出力され、第２信号出力端子３２５から色毎の水平行Ｇｒ[３]およびＧｒ[５]の加算画素信号が出力される。
【０１７０】
次に、Ｂフィールドの水平同期信号の３ＨＤ目において、画素部１５の水平６行目の画素および水平１０行目の画素に対応する信号読み出し動作を実施する。
【０１７１】
これにより、Ｂフィールドの水平２行目の加算画素信号として、第１信号出力端子３１５から色毎の水平行Ｇｂ[４]およびＧｂ[８]の加算画素信号が出力され、第２信号出力端子３２５から色毎の水平行Ｂ[４]およびＢ[８]の加算画素信号が出力される。
【０１７２】
ここで、図８においては、ＡフィールドおよびＢフィールドとも水平１行目の加算画素信号および水平２行目の加算画素信号のみを読み出すタイミングになっているが、水平・垂直方向に画素を増やした場合においても、水平１行目および水平２行目の動作を、拡張した水平行に繰り返し適応することで読み出すことが可能である。
【０１７３】
次に、水平１行分の加算画素信号の読み出し動作について、Ａフィールドの水平１行目の加算画素信号の読み出し動作を例にして説明する。
【０１７４】
まずはじめに、図８に示すように、画素部１５の水平１行目の画素および水平３行目の画素に対する信号読み出し動作２０１ｓおよび２０３ｓに先立ち、露光時間から計算されたリセット動作のタイミング（Ｂフィールドの４ＨＤ目）において、リセット動作２０１ｒおよび２０３ｒを実施する。
【０１７５】
リセット動作２０１ｒおよび２０３ｒのタイミングになったら、画素部１５の水平１行目の画素および水平３行目の画素のリセット制御線２２１および２２３により対応する画素のリセットトランジスタＴ１をオンし（Ｐ２２１およびＰ２２３）、次に、転送制御線２６１および２６３により対応する画素の転送トランジスタＴ３をオンする（Ｐ２６１およびＰ２６３）。
【０１７６】
これにより、対応する画素のＦＤ容量Ｃ１および光電変換素子Ｄ１がリセットされる。
【０１７７】
続いて、転送制御線２６１および２６３により対応する画素の転送トランジスタＴ３をオフする（Ｐ２６１およびＰ２６３）ことで、対応する画素の光電変換素子Ｄ１の露光が開始される。
【０１７８】
そして、リセット制御線２２１および２２３により対応する画素のリセットトランジスタＴ１をオフする（Ｐ２２１およびＰ２２３）ことで、リセット動作２０１ｒおよび２０３ｒが終了する。
【０１７９】
次に、設定した露光時間である２ＨＤ期間経過後、画素部１５の水平１行目の画素および水平３行目の画素に対する信号読み出し動作２０１ｓおよび２０３ｓ（Ａフィールドの２ＨＤ目）を実施する。
【０１８０】
図９は、撮像素子１０２におけるＡフィールドの水平１行目の加算画素信号を読み出す場合のタイミングチャートである。
【０１８１】
ＰＨＤは水平同期信号ＨＤを示す。
【０１８２】
Ｐ２２１、Ｐ２４１およびＰ２６１は、それぞれ画素部１５の水平１行目の画素に対するリセット制御線２２１、垂直アドレス線２４１および転送制御線２６１の制御パルスを示す。
【０１８３】
Ｐ２２３、Ｐ２４３およびＰ２６３は、それぞれ画素部１５の水平３行目の画素に対するリセット制御線２２３、垂直アドレス線２４３および転送制御線２６３の制御パルスを示す。
【０１８４】
その他の制御パルスおよび信号出力端子の出力信号は図５と同様となっている。
【０１８５】
また、出力される画素の信号は、それぞれ図２の画素部１５の画素と同じ記号で表すことにする。
【０１８６】
信号読み出し動作２０１ｓおよび２０３ｓのタイミングになったら、画素部１５の水平１行目の画素および水平３行目の画素のリセット制御線２２１および２２３により、対応する画素のリセットトランジスタＴ１がオンし（Ｐ２２１およびＰ２２３）、ＦＤ容量Ｃ１の電圧がリセットされた後、リセットトランジスタＴ１をオフする。
【０１８７】
次に、転送制御線２６１および２６３により対応する画素の転送トランジスタＴ３がオンする（Ｐ２６１およびＰ２６３）ことで、光電変換素子Ｄ１からＦＤ容量Ｃ１へ電荷が転送される。
【０１８８】
そして、転送制御線２６１および２６３により対応する画素の転送トランジスタＴ３をオフする（Ｐ２６１およびＰ２６３）ことで、ＦＤ容量Ｃ１において、光電変換素子Ｄ１から転送されてきた電荷が画素の信号として電荷電圧変換される。
【０１８９】
次に、垂直アドレス線２４１および２４３により対応する画素の選択トランジスタＴ２がオンする（Ｐ２４１およびＰ２４３）ことで、ＦＤ容量Ｃ１の信号電圧に対応する電圧が垂直信号線に出力される。
【０１９０】
この時、垂直画素列毎に接続する垂直信号線に水平１行目の画素および水平３行目の画素の信号が同時に出力されることになるので、Ａフィールドの水平１行目の加算画素信号は、画素部１５の水平１行目の画素の信号および水平３行目の画素の信号をそれぞれ垂直方向に加算したものとなる。
【０１９１】
垂直信号線に出力された加算された画素信号は、第１水平制御線３１６および第２水平制御線３２６により対応する第１水平読み出し回路３１および第２水平読み出し回路３２のトランジスタＴ３０１からＴ３１２がオンする（Ｐ３１６およびＰ３２６）ことで蓄積容量Ｃ３０１からＣ３１２に送られる。
【０１９２】
そして、第１水平制御線３１６および第２水平制御線３２６により対応する第１水平読み出し回路３１および第２水平読み出し回路３２のトランジスタＴ３０１からＴ３１２をオフし（Ｐ３１６およびＰ３２６）、続いて、垂直アドレス線２４１および２４３により対応する画素の選択トランジスタＴ２をオフする（Ｐ２４１およびＰ２４３）。
【０１９３】
こうして、画素部１５の水平１行目の画素および水平３行目の画素のうちの水平奇数番目の画素の信号が、垂直方向に加算された状態で、第１水平読み出し回路３１の蓄積容量Ｃ３０１、Ｃ３０３、Ｃ３０５、Ｃ３０７、Ｃ３０９およびＣ３１１に一時的に保持され、同様に、水平偶数番目の画素の信号が、垂直方向に加算された状態で、第２水平読み出し回路３２の蓄積容量Ｃ３０２、Ｃ３０４、Ｃ３０６、Ｃ３０８、Ｃ３１０およびＣ３１２に一時的に保持される。
【０１９４】
例えば、蓄積容量Ｃ３０１には、画素の信号Ｒ（１，１）およびＲ（３，１）が加算された信号が保持され、蓄積容量Ｃ３０２には、画素の信号Ｇｒ（１，４）およびＧｒ（４，３）が加算された信号が保持される。
【０１９５】
次に、第１水平選択回路４１が、水平アドレス線４０１および４０３を同時に選択する（Ｐ４０１およびＰ４０３）ことにより、対応する第１水平読み出し回路３１のトランジスタＴ４０１およびＴ４０３を同時にオンする。
【０１９６】
これにより、第１信号出力線３１７に蓄積容量Ｃ３０１およびＣ３０３の画素の信号が同時に出力されることになるので、第１信号出力端子３１５から出力されるＡフィールドの水平１行１番目の加算画素信号は、画素部１５の水平１行１画素目の画素Ｒ（１，１）、水平１行３画素目の画素Ｒ（１，３）、水平３行１画素目の画素Ｒ（３，１）および水平３行３画素目の画素Ｒ（３，３）の信号を加算したものとなる。
【０１９７】
また同様に、第１水平選択回路４１が、水平アドレス線４０５および４０７を同時に選択する（Ｐ４０５およびＰ４０７）ことにより、第１信号出力端子３１５から出力されるＡフィールドの水平１行２番目の加算画素信号は、画素部１５の水平１行５画素目の画素Ｒ（１，５）、水平１行７画素目の画素Ｒ（１，７）、水平３行５画素目の画素Ｒ（３，５）および水平３行７画素目の画素Ｒ（３，７）の信号を加算したものとなる。
【０１９８】
さらに同様に、第１水平選択回路４１が、水平アドレス線４０９および４１１を同時に選択する（Ｐ４０９およびＰ４１１）ことにより、第１信号出力端子３１５から出力されるＡフィールドの水平１行３番目の加算画素信号は、画素部１５の水平１行９画素目の画素Ｒ（１，９）、水平１行１１画素目の画素Ｒ（１，１１）、水平３行９画素目の画素Ｒ（３，９）および水平３行１１画素目の画素Ｒ（３，１１）の信号を加算したものとなる。
【０１９９】
ここで、上記のように、第１信号出力端子３１５からＡフィールドの水平１行目の加算画素信号を出力すると同時に、第２水平選択回路４２が、水平アドレス線４０４、４０８および４１２を対応する順番に選択する（Ｐ４０４、Ｐ４０８およびＰ４１２）。
【０２００】
これにより、選択された蓄積容量に保持されていた画素の信号が、第２信号出力端子３２５から、選択された順番で出力される。
【０２０１】
この場合、第２信号出力端子３２５から出力されるＡフィールドの水平１行１番目の加算画素信号は、画素部１５の水平１行４画素目の画素Ｇｒ（１，４）および水平３行４画素目の画素Ｇｒ（３，４）の信号を加算したものとなる。
【０２０２】
また同様に、第２信号出力端子３２５から出力されるＡフィールドの水平１行２番目の加算画素信号は、画素部１５の水平１行８画素目の画素Ｇｒ（１，８）および水平３行８画素目の画素Ｇｒ（３，８）の信号を加算したものとなる。
【０２０３】
さらに同様に、第２信号出力端子３２５から出力されるＡフィールドの水平１行３番目の加算画素信号は、画素部１５の水平１行１２画素目の画素Ｇｒ（１，１２）および水平３行１２画素目の画素Ｇｒ（３，１２）の信号を加算したものとなる。
【０２０４】
以上で、Ａフィールドの水平１行目の加算画素信号の読み出し動作が完了する。
【０２０５】
これ以降の水平行の読み出しおよびＢフィールドの水平行の読み出しも対応する垂直制御線を動作させることで、同様に実行することが可能である。
【０２０６】
このような読み出し動作が、それぞれのフィールドにおいて、水平同期信号に同期して水平１行目から１行ずつ遅延して行われ、各行の加算画素信号が順次出力される。従って、各行の読み出し期間が１行毎にずれていくことになる。
【０２０７】
これにより、撮像素子１０２の画素部１５を図８のようなタイミングで読み出すことで、インタレース動作が可能となっている。
【０２０８】
次に、図１０を用いて、モニターモードの動作について説明する。
【０２０９】
一般に、撮像装置では、撮像素子に比べて表示画素数の少ないＬＣＤを画像表示部に備えることが多い。
【０２１０】
また、ユーザはカメラスルー画像を見て画角合わせを行うため、単位時間あたりの撮影枚数（フレームレート）を多くする方がよい。
【０２１１】
そこで、本実施形態のモニターモードにおいては、撮像素子から出力される加算画素信号を表示画素数に合わせるとともに、動画撮影モードよりも少なくしてフレームレートをあげるために、図８の動画撮影モードにおけるＡフィールドを繰り返すことで実施することにする。
【０２１２】
このため、詳細な説明は省略する。
【０２１３】
以上のように、本実施形態においては、
出力画素数を用途に応じて変更した静止画撮影モード、動画撮影モードおよびモニターモードを備えることができる。
【０２１４】
また、高精細動画を撮影する動画撮影モードにおいて、インタレース読み出しを実施することにより、読み出される画素信号数を低減することが可能である。
【０２１５】
これにより、データ転送レートの低減による回路規模の削減と消費電流の低減が可能となっている。
【０２１６】
さらに、インタレース読み出しの両フィールドを重ね合わせた状態で、画素の信号を水平１／２、垂直１／２に間引くとともに、画素信号の重心の位置が等間隔になるような加算読み出しが可能であるので、高精細動画の表示画質を向上させることができる。
【０２１７】
（第２の実施形態）
次に、図１から図７、図９および図１０に加えて、図１１を参照して、本発明の第２の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第１の実施形態と同様であるので、図および符号を流用して説明する。
【０２１８】
本実施形態においては、第１の実施形態に比べて、ＡフィールドおよびＢフィールドにおいて加算される画素数が異なっている。
【０２１９】
図７（ａ）の動画撮影モードのＡフィールドにおいては、
水平１行目の加算画素信号は、
Ｒ｛２，２｝＝Ｒ（１，１）＋Ｒ（１，３）＋Ｒ（３，１）＋Ｒ（３，３）
および
Ｇｒ｛２，４｝＝Ｇｒ（１，４）＋Ｇｒ（３，４）
であり、第１の実施形態と同じ加算方法となっているが、
水平２行目の加算画素信号は、
Ｇｂ｛６，２｝＝Ｇｂ（４，１）＋Ｇｂ（４，３）＋Ｇｂ（６，１）＋Ｇｂ（６，３）＋Ｇｂ（８，１）＋Ｇｂ（８，３）
および
Ｂ｛６，４｝＝Ｂ（４，４）＋Ｂ（６，４）＋Ｂ（８，４）
のように加算読み出しすることとする。
【０２２０】
また、図７（ｂ）の動画撮影モードのＢフィールドにおいては、
水平１行目の加算画素信号は、
Ｒ｛４，２｝＝Ｒ（３，１）＋Ｒ（３，３）＋Ｒ（５，１）＋Ｒ（５，３）
および
Ｇｒ｛４，４｝＝Ｇｒ（３，４）＋Ｇｒ（５，４）
であり、第１の実施形態と同じ加算方法となっているが、
水平２行目の加算画素信号は、
Ｇｂ｛８，２｝＝Ｇｂ（６，１）＋Ｇｂ（６，３）＋Ｇｂ（８，１）＋Ｇｂ（８，３）＋Ｇｂ（１０，１）＋Ｇｂ（１０，３）
および
Ｂ｛８，４｝＝Ｂ（６，４）＋Ｂ（８，４）＋Ｂ（１０，４）
のように加算読み出しすることとする。
【０２２１】
また、水平１行の加算画素信号を読み出すタイミングは、図９のタイミングチャートと同様であるので、ここでの説明は省略する。
【０２２２】
図１１は、画素部１５をインターレースで読み出す場合のタイミングチャートである。
【０２２３】
Ａフィールドの水平２行目の加算画素信号の読み出し動作（Ａフィールドの３ＨＤ目）において、点線の範囲が２０４ｓ、２０６ｓおよび２０８ｓとなっているので、画素部１５の水平６行目の画素が追加で読み出されて加算されることを示している。
【０２２４】
そして、信号読み出し動作２０６ｓに合わせて、リセット動作２０６ｒ（Ａフィールドの１ＨＤ目）が追加されている。
【０２２５】
Ｂフィールドの水平２行目の加算画素信号の読み出し動作（Ｂフィールドの３ＨＤ目）においても、画素部１５の水平８行目の画素が追加で読み出されて加算される（Ｐ２２８およびＰ２６８）ことを示している。
【０２２６】
そして、信号読み出し動作に合わせて、リセット動作２０６ｒ（Ｂフィールドの１ＨＤ目）が追加されている。
【０２２７】
図１１のようなタイミングにより、撮像素子１０２の画素部１５を読み出すことで、インタレース動作が可能となっている。
【０２２８】
以上のように、本実施形態においては、
第１の実施形態と同じく、高精細動画を撮影する動画撮影モードにおいて、インタレース読み出しを実施することにより、読み出される画素信号数を低減することが可能である。
【０２２９】
これにより、データ転送レートの低減による回路規模の削減と消費電流の低減が可能となっている。
【０２３０】
また、インタレース読み出しの両フィールドを重ね合わせた状態で、画素の信号を水平１／２、垂直１／２に間引くとともに、画素信号の重心の位置が等間隔になるような加算読み出しが可能であるので、高精細動画の表示画質を向上させることができる。
【０２３１】
さらに、両フィールドの水平２行目の画素信号の加算画素数を増加しているので、垂直方向の偽色（色モアレ）を低減するという効果がある。
【０２３２】
次に、本実施形態の変形例について説明する。
【０２３３】
図１２は、本実施形態の変形例における画素部１５をインターレースで読み出す場合のタイミングチャートである。
【０２３４】
Ａフィールドの水平２行目の画素信号の読み出し動作２０６ｓ（Ａフィールドの３ＨＤ目）が、画素部１５の水平６行目の画素のみ読み出されている（Ｐ２２６およびＰ２６６）ことを示している。
【０２３５】
また、Ｂフィールドの水平２行目の画素信号の読み出し動作（Ｂフィールドの３ＨＤ目）が、画素部１５の水平８行目の画素のみ読み出されている（Ｐ２２８およびＰ２６８）ことを示している。
【０２３６】
図１２のようなタイミングにより、撮像素子１０２の画素部１５を読み出すことで、インタレース動作が可能となっている。
【０２３７】
以上のように、本実施形態の変形例においても、第１の実施形態と同じ効果を得ることができる。
【０２３８】
（第３の実施形態）
次に、図１から図１２に加えて、図１３を参照して、本発明の第３の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第１および第２の実施形態と同様であるので、図および符号を流用して説明する。
【０２３９】
図１３は、画素部１５の画素配列とＡフィールドおよびＢフィールドの間引き加算した画素信号の対応を示す。
【０２４０】
第１の実施形態の図７に対して、画素配列を水平方向に１画素ずらしたものとなっている。
【０２４１】
図１３（ａ）が、Ａフィールドの間引き加算した画素信号の対応を示し、図１３（ｂ）は、Ｂフィールドの間引き加算した画素信号の対応を示す。
【０２４２】
また、読み出し動作に関しては、色フィルタの種類が変わるだけで、図５、図６および図８から図１２のタイミングチャートが実施可能である。
【０２４３】
第１の実施形態の図７の画素配列を図８のタイミングチャートでインタレース動作をさせた場合、Ｒ画素信号は４画素加算、Ｇｒ画素信号は２画素加算、Ｇｂ画素信号は４画素加算、Ｂ画素信号は２画素加算となっている。
【０２４４】
これに対して、図１３の画素配列を図８のタイミングチャートでインタレース動作をさせた場合は、Ｒ画素信号は２画素加算、Ｇｒ画素信号は４画素加算、Ｇｂ画素信号は２画素加算、Ｂ画素信号は４画素加算となっている。
【０２４５】
第１の実施形態の場合と比較すると、
Ｇｒ画素信号の加算数とＧｂ画素信号の加算数が入れ替わっているが、Ｇ画素としては同じ感度になる。
【０２４６】
Ｒ画素信号は４画素加算から２画素加算に減少しているのに対して、Ｂ画素信号は２画素加算から４画素加算に増加している。
【０２４７】
一般にＢ画素は感度が低く、信号処理において信号ゲインを大きく設定することが多いので、Ｂ色ノイズが増加する方向になる。
【０２４８】
本実施形態においては、Ｒ画素信号よりＢ画素信号の方が加算数が多いので、撮像素子からＢ色ノイズが加算画素数分だけ平均化されたＢ画素信号を出力することができる。
【０２４９】
以上のように、本実施形態においては、第１の実施形態と同じく、高精細動画を撮影する動画撮影モードにおいて、インタレース読み出しを実施することにより、読み出される画素信号数を低減することが可能である。
【０２５０】
これにより、データ転送レートの低減による回路規模の削減と消費電流の低減が可能となっている。
【０２５１】
また、インタレース読み出しの両フィールドを重ね合わせた状態で、画素の信号を水平１／２、垂直１／２に間引くとともに、画素信号の重心の位置が等間隔になるような加算読み出しが可能であるので、高精細動画の表示画質を向上させることができる。
【０２５２】
さらに、撮像素子からＢ色ノイズが平均化されたＢ画素信号を出力することができるので、簡便な方法で、色ノイズを低減できるという効果がある。
【０２５３】
次に、本実施形態の変形例について説明する。
【０２５４】
第２の実施形態のように図７の画素配列を図１１のタイミングチャートでインタレース動作をさせた場合、Ｒ画素信号は４画素加算、Ｇｒ画素信号は２画素加算、Ｇｂ画素信号は６画素加算、Ｂ画素信号は３画素加算となっている。
【０２５５】
これに対して、図１３の画素配列を図１１のタイミングチャートでインタレース動作をさせた場合は、Ｒ画素信号は２画素加算、Ｇｒ画素信号は４画素加算、Ｇｂ画素信号は３画素加算、Ｂ画素信号は６画素加算となっている。
【０２５６】
第２の実施形態の場合、Ｇｒ画素信号は２画素加算、Ｇｂ画素信号は６画素加算となっているので、Ｇｒ画素信号とＧｂ画素信号の間で加算によるＧ色ノイズの低減効果が大きく異なっている。
Ｇ色ノイズはおもに輝度ノイズとして画像に影響する。
【０２５７】
これに対して、本実施形態の変形例の場合、Ｇｒ画素信号は４画素加算、Ｇｂ画素信号は３画素加算となっているので、加算によるＧ色ノイズの低減効果がほぼ同じになっている。
【０２５８】
また、Ｒ画素信号は４画素加算から２画素加算に減少しているのに対して、Ｂ画素信号は３画素加算から６画素加算に増加している。
【０２５９】
これにより、図１３の画素配列を図８のタイミングチャートで動作させた場合よりも、Ｂ画素信号の加算数が増加しているので、それだけ、Ｂ色ノイズの低減効果も大きくなっている。
【０２６０】
本実施形態においては、Ｒ画素信号よりＢ画素信号の方が加算数が多いので、撮像素子からＢ色ノイズが加算画素数分だけ平均化されたＢ画素信号を出力することができる。
【０２６１】
以上のように、本実施形態の変形例においても、第２の実施形態と同じ効果を得ることができる。
【０２６２】
また、撮像素子からＢ色ノイズが平均化されたＢ画素信号を出力することができるので、簡便な方法で、色ノイズを低減できるという効果がある。
【０２６３】
さらに、撮像素子から出力するＧ画素信号のノイズの低減効果がＧｒ画素信号およびＧｂ画素信号それぞれに対して同程度になるので、簡便な方法で、輝度ノイズを低減できるという効果もある。
【符号の説明】
【０２６４】
１０１  光学鏡筒
１０２  撮像素子
１０３  前処理部
１０４  信号処理部
１０６  同期制御部
１０７  操作部
１０８  画像表示部
１０９  画像記録部
１１、１２  画素
１５  画素部
２１  垂直選択回路
３１  第１水平読み出し回路
３２  第２水平読み出し回路
４１  第１水平選択回路
４２  第２水平選択回路
５１  動作制御部
３０１〜３１２  垂直信号線
Ｄ１  光電変換素子
Ｃ１  ＦＤ容量
Ｔｄ１  駆動トランジスタ
Ｔ１  リセットトランジスタ
Ｔ２  選択トランジスタ
Ｔ３  転送トランジスタ
ＰＶＤ  垂直同期信号
ＰＨＤ  水平同期信号
Ｐ２２１〜Ｐ２３２  リセット制御パルス
Ｐ２４１〜Ｐ２５２  垂直アドレス選択パルス
Ｐ２６１〜Ｐ２７２  転送制御パルス
Ｐ４０１〜Ｐ４１２  水平アドレス選択パルス
Ｐ３１６  第１水平制御パルス
Ｐ３２６  第２水平制御パルス
Ｓ３１５  第１信号出力端子信号
Ｓ３２５  第２信号出力端子信号
Ｓｈｕｔｔｅｒ  メカニカルシャッタの開閉状態
【図１】
2013120956.tif 000003
【図２】
2013120956.tif 000004
【図３】
2013120956.tif 000005
【図４】
2013120956.tif 000006
【図５】
2013120956.tif 000007
【図６】
2013120956.tif 000008
【図７】
2013120956.tif 000009
【図８】
2013120956.tif 000010
【図９】
2013120956.tif 000011
【図１０】
2013120956.tif 000012
【図１１】
2013120956.tif 000013
【図１２】
2013120956.tif 000014
【図１３】
2013120956.tif 000015