【手続補正書】
【提出日】平成28年3月7日(2016.3.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化ケイ素（ＳｉＣ）半導体デバイスであって、
滑らかな傾斜に近似する複数段の負ベベルのエッジターミネーションと
第１の導電型の半導体層
を備え、
該半導体層のエッジ領域において、半導体層の表面を第２の導電型のイオンでドープすることにより、所望の負べベル特性を有する中性領域が半導体層に形成される、ＳｉＣ半導体デバイス。
【請求項２】
請求項１記載のＳｉＣ半導体デバイスにおいて、複数段の負ベベルのエッジターミネーションは少なくとも５段を含むことを特徴とするＳｉＣ半導体デバイス。
【請求項３】
請求項１記載のＳｉＣ半導体デバイスにおいて、複数段の負ベベルのエッジターミネーションは少なくとも１０段を含むことを特徴とするＳｉＣ半導体デバイス。
【請求項４】
請求項１記載のＳｉＣ半導体デバイスにおいて、複数段の負ベベルのエッジターミネーションは少なくとも１５段を含むことを特徴とするＳｉＣ半導体デバイス。
【請求項５】
請求項１記載のＳｉＣ半導体デバイスにおいて、該ＳｉＣ半導体デバイスの阻止電圧は、少なくとも１０ｋＶであることを特徴とするＳｉＣ半導体デバイス。
【請求項６】
請求項１に記載のＳｉＣ半導体デバイスにおいて、該ＳｉＣ半導体デバイスの阻止電圧は、少なくとも１２ｋＶであることを特徴とするＳｉＣ半導体デバイス。
【請求項７】
請求項１に記載のＳｉＣ半導体デバイスにおいて、該ＳｉＣ半導体デバイスの阻止電圧は１０〜２５ｋＶを含む範囲にあることを特徴とするＳｉＣ半導体デバイス。
【請求項８】
請求項１に記載のＳｉＣ半導体デバイスにおいて、該ＳｉＣ半導体デバイスの阻止電圧は１２〜２５ｋＶを含む範囲にあることを特徴とするＳｉＣ半導体デバイス。
【請求項９】
請求項６に記載のＳｉＣ半導体デバイスにおいて、該ＳｉＣ半導体デバイスのダイ領域は１ｃｍ２以上であることを特徴とするＳｉＣ半導体デバイス。
【請求項１０】
請求項１に記載のＳｉＣ半導体デバイスにおいて、複数段の負ベベルのエッジターミネーションの傾斜角は１５度以下であることを特徴とするＳｉＣ半導体デバイス。
【請求項１１】
請求項１に記載のＳｉＣ半導体デバイスにおいて、複数段の負ベベルのエッジターミネーションは、ＳｉＣ半導体デバイスの対応する層の表面上に形成された複数の段を備えていることを特徴とするＳｉＣ半導体デバイス。
【請求項１２】
請求項１に記載のＳｉＣ半導体デバイスであって、
前記中性領域と半導体層の残りの部分との間の界面に複数段の負ベベルのエッジターミネーションが形成されている
ことを特徴とするＳｉＣ半導体デバイス。
【請求項１３】
炭化ケイ素（ＳｉＣ）半導体デバイスであって、
滑らかな傾斜に近似する複数段の負ベベルのエッジターミネーションを備え、該ＳｉＣ半導体デバイスはサイリスタであり、該サイリスタは、
第１の導電型の基板と、
該基板の表面上にある第２の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第１の導電型のベース層と、
前記ベース層の表面であってドリフト層とは反対側の表面上にある第２の導電型のアノードメサと
前記ベース層の前記表面に形成されたゲート領域と、
を備え、
複数段の負ベベルのエッジターミネーションが、ゲート領域の前記アノードメサとは反対側と隣接するベース層に形成されている
ことを特徴とするＳｉＣ半導体デバイス。
【請求項１４】
請求項１３記載のＳｉＣ半導体デバイスにおいて、複数段の負ベベルのエッジターミネーションは、ゲート領域のアノードメサとは反対側に隣接するベース層の表面上に形成されていることを特徴とするＳｉＣ半導体デバイス。
【請求項１５】
請求項１３記載のＳｉＣ半導体デバイスにおいて、ゲート領域のアノードメサとは反対側に隣接するベース層のエッジ領域の表面を、第２の導電型のイオンでカウンタドープすることにより、所望の負べベル特性を有する中性領域がベース層に形成され、該中性領域とベース層の残りの部分との間の界面に複数段の負ベベルのエッジターミネーションが形成されていることを特徴とするＳｉＣ半導体デバイス。
【請求項１６】
炭化ケイ素（ＳｉＣ）半導体デバイスであって、
滑らかな傾斜に近似する複数段の負ベベルのエッジターミネーションを備え、該ＳｉＣ半導体デバイスはバイポーラ接合トランジスタ（ＢＪＴ）であり、該ＢＪＴは、
第１の導電型の基板と、
該基板の表面上の第２の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第１の導電型のベース層と、
該ベース層の表面であってドリフト層とは反対側の表面にある第２の導電型のエミッタ領域と、
ＢＪＴの表面のエミッタ領域に隣接して形成され、ドリフト層の中へ延びているゲートトレンチと
を備え、
複数段の負ベベルのエッジターミネーションが、エミッタ領域のゲートトレンチとは反対側に隣接するベース層に形成されている
ことを特徴とするＳｉＣ半導体デバイス。
【請求項１７】
炭化ケイ素（ＳｉＣ）半導体デバイスであって、
滑らかな傾斜に近似する複数段の負ベベルのエッジターミネーションを備え、該ＳｉＣ半導体デバイスはＵチャネルＭＯＳＦＥＴ（ＵＭＯＳＦＥＴ）であり、該ＵＭＯＳＦＥＴは、
第１の導電型の基板と、
該基板の表面上の第１の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第２の導電型のベース層と、
該ベース層の表面であってドリフト層とは反対側の表面にある第１の導電型のソース領域と、
ＵＭＯＳＦＥＴの表面のソース領域に近接して形成され、ドリフト層の中へ延びているゲートトレンチと
を備え、
複数段の負ベベルのエッジターミネーションが、ソース領域のゲートトレンチとは反対側と隣接するベース層に形成されている
ことを特徴とするＳｉＣ半導体デバイス。
【請求項１８】
炭化ケイ素（ＳｉＣ）半導体デバイスであって、
滑らかな傾斜に近似する複数段の負ベベルのエッジターミネーションを備え、該ＳｉＣ半導体デバイスはＰＩＮダイオードであり、該ダイオードは、
第１の導電型の基板と、
該基板の表面上の第１の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第２の導電型の半導体層と、
第２の導電型の半導体層の表面であってドリフト層とは反対側の表面上あるアノードメサと、
該アノードメサの表面であってドリフト層とは反対側の表面上あるアノードコンタクトと、
基板の表面であってドリフト層とは反対側の表面上にあるカソードコンタクトと
を備え、
複数段の負ベベルのエッジターミネーションが、アノードメサと近接する第２の導電型の半導体層に形成されている
ことを特徴とするＳｉＣ半導体デバイス。
【請求項１９】
少なくとも１０ｋＶの阻止電圧を有する炭化ケイ素（ＳｉＣ）半導体デバイスであって、該ＳｉＣ半導体デバイスは、
第１の導電型の半導体層を備え、
該半導体層のエッジ領域において、半導体層の表面を第２の導電型のイオンでカウンタドープすることにより、所望の負べベル特性を有する中性領域が半導体層に提供される、
ＳｉＣ半導体デバイス。
【請求項２０】
請求項１９記載のＳｉＣ半導体デバイスにおいて、阻止電圧は少なくとも１２ｋＶである炭化ケイ素（ＳｉＣ）半導体デバイス。
【請求項２１】
少なくとも５段を含む複数段の負ベベルのエッジターミネーションをさらに備えた請求項１９に記載の炭化ケイ素（ＳｉＣ）半導体デバイス。
【請求項２２】
請求項２１記載のＳｉＣ半導体デバイスにおいて、複数段の負ベベルのエッジターミネーションは、少なくとも１０段を含むことを特徴とするＳｉＣ半導体デバイス。
【請求項２３】
請求項２１記載のＳｉＣ半導体デバイスにおいて、複数段の負ベベルのエッジターミネーションは、少なくとも１５段を含むことを特徴とするＳｉＣ半導体デバイス。
【請求項２４】
請求項２１記載のＳｉＣ半導体デバイスにおいて、前記複数段の負ベベルのエッジターミネーションは、１０〜２５段を含む範囲の段数を含むことを特徴とするＳｉＣ半導体デバイス。
【請求項２５】
少なくとも１０ｋＶの阻止電圧を有する炭化ケイ素（ＳｉＣ）半導体デバイスであって、該ＳｉＣ半導体デバイスはサイリスタであり、該サイリスタは
第１の導電型の基板と、
該基板の表面上にある第２の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第１の導電型のベース層と、
ベース層の表面であってドリフト層とは反対側の表面上にある第２の導電型のアノードメサと、
前記ベース層の前記表面に形成されたゲート領域と
を備え、
複数段の負ベベルのエッジターミネーションが、ゲート領域の前記アノードメサとは反対側と隣接するベース層に形成されている
ことを特徴とするＳｉＣ半導体デバイス。
【請求項２６】
少なくとも１０ｋＶの阻止電圧を有する炭化ケイ素（ＳｉＣ）半導体デバイスであって、該ＳｉＣ半導体デバイスはバイポーラ接合トランジスタ（ＢＪＴ）であり、該ＢＪＴは、
第１の導電型の基板と、
該基板の表面上にある第１の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第２の導電型のベース層と、
ベース層の表面であってドリフト層とは反対側の表面上にある第２の導電型のベース領域と、
前記ドリフト層の反対側であり前記ベース領域に隣接する前記ベース層の表面上のエミッタメサ
を備え、
複数段の負ベベルのエッジターミネーションが、前記エミッタメサとは反対側と前記ベース領域と隣接するベース層に形成されていることを特徴とするＳｉＣ半導体デバイス。
【請求項２７】
少なくとも１０ｋＶの阻止電圧を有する炭化ケイ素（ＳｉＣ）半導体デバイスであって、該ＳｉＣ半導体デバイスはバイポーラ接合トランジスタ（ＢＪＴ）であり、該ＢＪＴは、
第１の導電型の基板と、
該基板の表面上にある第２の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第１の導電型のベース層と、
前記ベース層の表面であって前記ドリフト層とは反対側の表面にある第２の導電型のエミッタ領域と、
前記ＢＪＴの表面のエミッタ領域に隣接して形成され、ドリフト層の中へ延びているゲートトレンチと
を備え、
複数段の負ベベルのエッジターミネーションが、前記ゲートトレンチとは反対側と前記エミッタ領域と隣接するベース層に形成されていることを特徴とするＳｉＣ半導体デバイス。
【請求項２８】
少なくとも１０ｋＶの阻止電圧を有する炭化ケイ素（ＳｉＣ）半導体デバイスであって、
該ＳｉＣ半導体デバイスはＵチャネルＭＯＳＦＥＴ（ＵＭＯＳＦＥＴ）であり、該ＵＭＯＳＦＥＴは、
第１の導電型の基板と、
該基板の表面上の第１の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第２の導電型のベース層と、
該ベース層の表面であってドリフト層とは反対側の表面にある第１の導電型のソース領域と、
ＵＭＯＳＦＥＴの表面のソース領域に近接して形成され、ドリフト層の中へ延びているゲートトレンチと
を備え、
複数段の負ベベルのエッジターミネーションが、ソース領域のゲートトレンチとは反対側と隣接するベース層に形成されている
ことを特徴とするＳｉＣ半導体デバイス。
【請求項２９】
少なくとも１０ｋＶの阻止電圧を有する炭化ケイ素（ＳｉＣ）半導体デバイスであって、
該ＳｉＣ半導体デバイスはＰＩＮダイオードであり、該ダイオードは、
第１の導電型の基板と、
該基板の表面上の第１の導電型のドリフト層と、
該ドリフト層の表面であって基板とは反対側の表面上にある第２の導電型の半導体層と、
第２の導電型の半導体層の表面であってドリフト層とは反対側の表面上あるアノードメサと、
該アノードメサの表面であってドリフト層とは反対側の表面上あるアノードコンタクトと、
基板の表面であってドリフト層とは反対側の表面上にあるカソードコンタクトと
を備え、
複数段の負ベベルのエッジターミネーションが、アノードメサと近接する第２の導電型の半導体層に形成されている
ことを特徴とするＳｉＣ半導体デバイス。