(57)【要約】【課題】電流路の正常接続、逆接続、短絡、断線、複数の電流路間の短絡の検出を実現する。【解決手段】一例として、容量素子１と容量素子２の接続部を容量素子２の一端とし、容量素子２の一端、容量素子２の他端及び整流素子を経由して外部の電流路に電流が流れるとき、容量素子２の一端は正極電位、他端は負極電位に充電され、半導体素子の電流路の一端には容量素子２の一端の電位が印加され、半導体素子の制御端には容量素子２の他端の電位が印加され、半導体素子の制御端は順方向バイアスされ半導体素子の電流路は導通し発光素子に電流が流れ発光素子が発光し外部の電流路が逆接続であることを検知することを可能とすることを実現する。【選択図】図１
2013061197.tif 000002
【特許請求の範囲】
【請求項１】
制御端１と電流路１の一端及び他端を有する半導体素子１と、
制御端２と電流路２の一端及び他端を有する半導体素子２と、
制御端３と電流路３の一端及び他端を有する半導体素子３と、
発光素子１、発光素子２、発光素子３と、
容量素子１、容量素子２と、
整流素子１、整流素子２と、
抵抗素子１、抵抗素子２と、を備え、
前記容量素子１と前記容量素子２、前記整流素子１と前記整流素子２、前記抵抗素子１と前記抵抗素子２、の組み合わせのそれぞれは直列接続回路を構成し、該直列接続回路のそれぞれは並列接続回路を構成し、
前記制御端１と前記制御端２は、前記抵抗素子１と前記抵抗素子２の接続部の電位を印加されるべく構成され、
前記電流路１の一端と前記電流路２の一端は、前記容量素子１と前記容量素子２の接続部の電位を印加されるべく構成され、
前記電流路１の他端は前記並列接続回路の一端の電位が印加されるべく構成され、
前記電流路２の他端は前記並列接続回路の他端の電位が印加されるべく構成され、
前記制御端３は、前記電流路１の他端に印加される電位が印加されるべく構成され、
前記電流路３の一端及び他端間には、前記容量素子１の両端の電圧が印加されるべく構成され、
前記発光素子１は、前記電流路１の他端の電流方向に対し順方向に存在し、
前記発光素子２は、前記電流路２の他端の電流方向に対し順方向に存在し、
前記発光素子３は、前記電流路３の他端の電流方向に対し順方向に存在する構成であることを特徴とする電流路試験装置。
【請求項２】
外部の第１電流路に電流が流れるとき、前記電流路１の一端には負極電位が印加され、該第１電流路の一方の極性の接続部である前記整流素子１と前記整流素子２の接続部に正極電位が印加され、該整流素子１は正極電位に順方向であり、該整流素子１を介して前記制御端１は順方向バイアスされ、該整流素子１を介して該電流路１の他端に正極電位が印加され該電流路１は導通し前記発光素子１に電流が流れ該発光素子１が発光し該外部の第１電流路が正常であることを検知することを特徴とする請求項１に記載の電流路試験装置。
【請求項３】
前記容量素子１と前記容量素子２の接続部を該容量素子２の一端とし、該容量素子２の一端、該容量素子２の他端及び前記整流素子２を経由して第１電流路に電流が流れるとき、該容量素子２の一端は正極電位、他端は負極電位に充電され、前記電流路２の一端には該容量素子２の一端の電位が印加され、前記制御端２には該容量素子２の他端の電位が印加され、該制御端２は順方向バイアスされ該電流路２は導通し前記発光素子２に電流が流れ該発光素子２が発光し外部の第１電流路が逆接続であることを検知することを特徴とする請求項１に記載の電流路試験装置。
【請求項４】
前記容量素子１と前記容量素子２の接続部を該容量素子１の一端、該容量素子２の一端とし、該容量素子１の他端を正極電位、該容量素子１の一端を負極電位、該容量素子２の一端を正極電位、該容量素子２の他端を負極電位、とする電流が第１電流路に流れるとき、前記制御端１、前記制御端２、前記電流路１の一端及び前記電流路２の一端は略同電位となり、該電流路１及び該電流路２は非導通であり、該容量素子２の一端の電位は前記電流路３の一端に印加され、該容量素子２の他端の電位は前記発光素子３を経由して該電流路３の他端に印加され、前記制御端３は該容量素子２の他端の電位により順方向バイアスされ、該電流路３は導通し前記発光素子３に電流が流れ該発光素子３が発光し外部の第１電流路が短絡していることを検知することを特徴とする請求項１に記載の電流路試験装置。
【請求項５】
第１電流路に電流が流れないとき、前記制御端１、前記制御端２及び前記制御端３は順方向バイアスされず、かつ、前記電流路１、前記電流路２及び前記電流路３に電位が印加されず、前記発光素子１、前記発光素子２及び前記発光素子３に電流が流れず、いずれの前記発光素子も発光せず外部の第１電流路が断線していることを検知することを特徴とする請求項１に記載の電流路試験装置。
【請求項６】
制御端５と電流路５の一端及び他端を有する半導体素子５と、
制御端６と電流路６の一端及び他端を有する半導体素子６と、
制御端７と電流路７の一端及び他端を有する半導体素子７と、
制御端８と電流路８の一端及び他端を有する半導体素子８と、
発光素子Ｓ１、発光素子Ｓ２、発光素子Ｓ３と、
定電圧素子１、定電圧素子２と、
容量素子３、容量素子４と、
整流素子３、整流素子４と、を備え、
制御端５と電流路６の一端、電流路５の一端と制御端６、電流路６の他端と制御端７、電流路５の一端と電流路８の一端、は同電位に構成され、
電流路５の一端と制御端５の間に、定電圧素子１、定電圧素子２のアノード結合直列接続回路が存在し、
制御端８と電流路８の一端の間に、容量素子４が存在し、
外部の第２電流路の電流経路に定電圧素子１、定電圧素子２のアノード結合直列接続回路が存在し、
発光素子Ｓ１は、電流路５の他端の電流方向に対し順方向に存在し、
発光素子Ｓ２は、電流路７の他端の電流方向に対し順方向に存在し、
発光素子Ｓ３は、電流路８の他端の電流方向に対し順方向に存在する構成であることを特徴とする電流路試験装置。
【請求項７】
前記電流路５の一端に負極電位が印加され、該電流路５の他端に前記発光素子Ｓ１を経由して正極電位が印加され、第２電流路の電流方向が、前記定電圧素子２のカソード、前記定電圧素子１のアノードの順であるとき、前記制御端５には該定電圧素子２のカソード電位が印加され、前記制御端５は順方向バイアスされ前記電流路５は導通し該電流路５に電流が流れ、前記発光素子Ｓ１に電流が流れ該発光素子Ｓ１が発光し前記外部の第２電流路が正常であることを検知することを特徴とする請求項６に記載の電流路試験装置。
【請求項８】
前記整流素子３に順方向電位が印加され、該整流素子３を介して前記容量素子３の正極を正極電位とする充電期間により、前記電流路７の一端に該容量素子３の正極電位が印加され、該電流路７の他端に前記発光素子Ｓ２を経由して該容量素子３の負極電位が順方向に印加され、前記外部の第２電流路の電流方向が、前記定電圧素子１のカソード、前記定電圧素子２のアノードの順であるとき、前記制御端６には正極電位が印加され、前記電流路６の一端には該定電圧素子２のカソード電位が印加され該制御端６は順方向バイアスされ該電流路６は導通し前記制御端７を順方向バイアスし該電流路７は導通して前記発光素子Ｓ２に電流が流れ該発光素子Ｓ２が発光し前記外部の第２電流路が逆接続であることを検知することを特徴とする請求項６に記載の電流路試験装置。
【請求項９】
前記外部の第２電流路に流れる電流方向が、前記定電圧素子２のカソード、前記定電圧素子１のアノードの順であるとき、該定電圧素子２と該定電圧素子１の直列接続回路の両端に発生する電圧は、前記整流素子４を介して前記容量素子４を充電し、該容量素子４の正極電位は前記制御端８に印加され、該容量素子４の負極は前記電流路８の一端に印加され、前記制御端８は順方向バイアスされ該電流路８は導通し、該電流路８の他端の電流経路に存在する前記発光素子Ｓ３は逆バイアスされ、前記外部の第２電流路に流れる電流方向が、該定電圧素子１のカソード、該定電圧素子２のアノードの順であるとき、該発光素子Ｓ３は順方向バイアスされ、該発光素子Ｓ３に電流が流れ該発光素子Ｓ３が発光し前記外部の第２電流路が短絡していることを検知することを特徴とする請求項６に記載の電流路試験装置。
【請求項１０】
前記外部の第２電流路に電流が流れないとき、前記制御端５、前記制御端６、前記制御端７及び前記制御端８が順方向バイアスされず、かつ、前記電流路５、前記電流路６、前記電流路７及び前記電流路８に電位が印加されず、前記発光素子Ｓ１、前記発光素子Ｓ２及び前記発光素子Ｓ３に電流が流れず、いずれの前記発光素子も発光せず前記外部の第２電流路が断線していることを検知することを特徴とする請求項６に記載の電流路試験装置。
【請求項１１】
端子Ｔ１、端子Ｔ３との間に電流が流れるとき、発光素子Ｍに電流が流れ発光素子Ｍが発光し第３電流路が存在することを検知することを特徴とする電流路試験装置。
【請求項１２】
端子Ｔ２、端子Ｔ３との間に電流が流れるとき、発光素子Ｍに電流が流れ発光素子Ｍが発光し第３電流路が存在することを検知することを特徴とする電流路試験装置。
【請求項１３】
端子Ｔ１、端子Ｔ４との間に電流が流れるとき、発光素子Ｍに電流が流れ発光素子Ｍが発光し第３電流路が存在することを検知することを特徴とする電流路試験装置。
【請求項１４】
端子Ｔ２、端子Ｔ４との間に電流が流れるとき、発光素子Ｍに電流が流れ発光素子Ｍが発光し第３電流路が存在することを検知することを特徴とする電流路試験装置。
【請求項１５】
発光素子Ｍに電流が流れるとき、発光素子Ｍと直列接続されている光結合素子内蔵の発光素子に電流が流れ発光素子が発光し、容量素子３の両端を導通すべく存在する光結合素子内蔵の受光素子を導通させ、容量素子３の電荷を放電させ、容量素子３が発光素子Ｓ１に供給する電位を低下させ発光素子Ｓ１の発光を不可能とさせることを特徴とする請求項１１〜１４のいずれかに記載の電流路試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の直流電流路において、電流路への電位入力端から負荷への電位出力端までの接続関係が正常であるか異常であるかを、簡単な操作により試験可能な電流路試験装置に関する。
【背景技術】
【０００２】
従来から、電流の流れる方向が決定されている直流電流路の接続において、電流路の電位入力端と直流電源供給源の電位出力端との接続誤りは、交流電流路の接続と相違し、致命的であった。
【０００３】
また、電流路の短絡がある場合、直流電源供給源に損傷を来す場合がある。
【０００４】
さらに、電流路の断線がある場合、負荷機器が動作しない。電流路を敷設した後にこれらの誤りを発見した場合は、電流路の再敷設が必要となる。
したがって、事前に電流路の試験を行なう必要がある。
【０００５】
特許文献１は、ケーブル２の断線、誤結線、短絡を、発光ダイオードの点灯、消灯により発見できるとしている。
【０００６】
特許文献１では、ケーブル２のＣＮ３、ＣＮ４間の逆接続は発見不能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−３１０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上の現状に鑑み本発明は、電流路の逆接続、短絡、断線の検出を実現する。
【０００９】
さらに、本発明では、複数の電流路間の短絡の検出も可能である。
【課題を解決するための手段】
【００１０】
上記の目的を実現するべく本発明は以下の構成とする。
（１）請求項１に係る電流路試験装置は、
制御端１と電流路１の一端及び他端を有する半導体素子１と、
制御端２と電流路２の一端及び他端を有する半導体素子２と、
制御端３と電流路３の一端及び他端を有する半導体素子３と、
発光素子１、発光素子２、発光素子３と、
容量素子１、容量素子２と、
整流素子１、整流素子２と、
抵抗素子１、抵抗素子２と、を備え、
前記容量素子１と前記容量素子２、前記整流素子１と前記整流素子２、前記抵抗素子１と前記抵抗素子２、の組み合わせのそれぞれは直列接続回路を構成し、該直列接続回路のそれぞれは並列接続回路を構成し、
前記制御端１と前記制御端２は、前記抵抗素子１と前記抵抗素子２の接続部の電位を印加されるべく構成され、
前記電流路１の一端と前記電流路２の一端は、前記容量素子１と前記容量素子２の接続部の電位を印加されるべく構成され、
前記電流路１の他端は前記並列接続回路の一端の電位が印加されるべく構成され、
前記電流路２の他端は前記並列接続回路の他端の電位が印加されるべく構成され、
前記制御端３は、前記電流路１の他端に印加される電位が印加されるべく構成され、
前記電流路３の一端及び他端間には、前記容量素子１の両端の電圧が印加されるべく構成され、
前記発光素子１は、前記電流路１の他端の電流方向に対し順方向に存在し、
前記発光素子２は、前記電流路２の他端の電流方向に対し順方向に存在し、
前記発光素子３は、前記電流路３の他端の電流方向に対し順方向に存在する構成であることを特徴とする。
（２）請求項２に係る電流路試験装置は、請求項１において、
外部の第１電流路に電流が流れるとき、前記電流路１の一端には負極電位が印加され、該第１電流路の一方の極性の接続部である前記整流素子１と前記整流素子２の接続部に正極電位が印加され、該整流素子１は正極電位に順方向であり、該整流素子１を介して前記制御端１は順方向バイアスされ、該整流素子１を介して該電流路１の他端に正極電位が印加され該電流路１は導通し前記発光素子１に電流が流れ該発光素子１が発光し該外部の第１電流路が正常であることを検知することを特徴とする。
（３）請求項３に係る電流路試験装置は、請求項１において、
前記容量素子１と前記容量素子２の接続部を該容量素子２の一端とし、該容量素子２の一端、該容量素子２の他端及び前記整流素子２を経由して第１電流路に電流が流れるとき、該容量素子２の一端は正極電位、他端は負極電位に充電され、前記電流路２の一端には該容量素子２の一端の電位が印加され、前記制御端２には該容量素子２の他端の電位が印加され、該制御端２は順方向バイアスされ該電流路２は導通し前記発光素子２に電流が流れ該発光素子２が発光し外部の第１電流路が逆接続であることを検知することを特徴とする。
（４）請求項４に係る電流路試験装置は、請求項１において、
前記容量素子１と前記容量素子２の接続部を該容量素子１の一端、該容量素子２の一端とし、該容量素子１の他端を正極電位、該容量素子１の一端を負極電位、該容量素子２の一端を正極電位、該容量素子２の他端を負極電位、とする電流が第１電流路に流れるとき、前記制御端１、前記制御端２、前記電流路１の一端及び前記電流路２の一端は略同電位となり、該電流路１及び該電流路２は非導通であり、該容量素子２の一端の電位は前記電流路３の一端に印加され、該容量素子２の他端の電位は前記発光素子３を経由して該電流路３の他端に印加され、前記制御端３は該容量素子２の他端の電位により順方向バイアスされ、該電流路３は導通し前記発光素子３に電流が流れ該発光素子３が発光し外部の第１電流路が短絡していることを検知することを特徴とする。
（５）請求項５に係る電流路試験装置は、請求項１において、
第１電流路に電流が流れないとき、前記制御端１、前記制御端２及び前記制御端３は順方向バイアスされず、かつ、前記電流路１、前記電流路２及び前記電流路３に電位が印加されず、前記発光素子１、前記発光素子２及び前記発光素子３に電流が流れず、いずれの前記発光素子も発光せず外部の第１電流路が断線していることを検知することを特徴とする。
（６）請求項６に係る電流路試験装置は、
制御端５と電流路５の一端及び他端を有する半導体素子５と、
制御端６と電流路６の一端及び他端を有する半導体素子６と、
制御端７と電流路７の一端及び他端を有する半導体素子７と、
制御端８と電流路８の一端及び他端を有する半導体素子８と、
発光素子Ｓ１、発光素子Ｓ２、発光素子Ｓ３と、
定電圧素子１、定電圧素子２と、
容量素子３、容量素子４と、
整流素子３、整流素子４と、を備え、
制御端５と電流路６の一端、電流路５の一端と制御端６、電流路６の他端と制御端７、電流路５の一端と電流路８の一端、は同電位に構成され、
電流路５の一端と制御端５の間に、定電圧素子１、定電圧素子２のアノード結合直列接続回路が存在し、
制御端８と電流路８の一端の間に、容量素子４が存在し、
外部の第２電流路の電流経路に定電圧素子１、定電圧素子２のアノード結合直列接続回路が存在し、
発光素子Ｓ１は、電流路５の他端の電流方向に対し順方向に存在し、
発光素子Ｓ２は、電流路７の他端の電流方向に対し順方向に存在し、
発光素子Ｓ３は、電流路８の他端の電流方向に対し順方向に存在する構成であることを特徴とする。
（７）請求項７に係る電流路試験装置は、請求項６において、
前記電流路５の一端に負極電位が印加され、該電流路５の他端に前記発光素子Ｓ１を経由して正極電位が印加され、第２電流路の電流方向が、前記定電圧素子２のカソード、前記定電圧素子１のアノードの順であるとき、前記制御端５には該定電圧素子２のカソード電位が印加され、前記制御端５は順方向バイアスされ前記電流路５は導通し該電流路５に電流が流れ、前記発光素子Ｓ１に電流が流れ該発光素子Ｓ１が発光し前記外部の第２電流路が正常であることを検知することを特徴とする。
（８）請求項８に係る電流路試験装置は、請求項６において、
前記整流素子３に順方向電位が印加され、該整流素子３を介して前記容量素子３の正極を正極電位とする充電期間により、前記電流路７の一端に該容量素子３の正極電位が印加され、該電流路７の他端に前記発光素子Ｓ２を経由して該容量素子３の負極電位が順方向に印加され、前記外部の第２電流路の電流方向が、前記定電圧素子１のカソード、前記定電圧素子２のアノードの順であるとき、前記制御端６には正極電位が印加され、前記電流路６の一端には該定電圧素子２のカソード電位が印加され該制御端６は順方向バイアスされ該電流路６は導通し前記制御端７を順方向バイアスし該電流路７は導通して前記発光素子Ｓ２に電流が流れ該発光素子Ｓ２が発光し前記外部の第２電流路が逆接続であることを検知することを特徴とする。
（９）請求項９に係る電流路試験装置は、請求項６において、
前記外部の第２電流路に流れる電流方向が、前記定電圧素子２のカソード、前記定電圧素子１のアノードの順であるとき、該定電圧素子２と該定電圧素子１の直列接続回路の両端に発生する電圧は、前記整流素子４を介して前記容量素子４を充電し、該容量素子４の正極電位は前記制御端８に印加され、該容量素子４の負極は前記電流路８の一端に印加され、前記制御端８は順方向バイアスされ該電流路８は導通し、該電流路８の他端の電流経路に存在する前記発光素子Ｓ３は逆バイアスされ、前記外部の第２電流路に流れる電流方向が、該定電圧素子１のカソード、該定電圧素子２のアノードの順であるとき、該発光素子Ｓ３は順方向バイアスされ、該発光素子Ｓ３に電流が流れ該発光素子Ｓ３が発光し前記外部の第２電流路が短絡していることを検知することを特徴とする。
（１０）請求項１０に係る電流路試験装置は、請求項６において、
前記外部の第２電流路に電流が流れないとき、前記制御端５、前記制御端６、前記制御端７及び前記制御端８が順方向バイアスされず、かつ、前記電流路５、前記電流路６、前記電流路７及び前記電流路８に電位が印加されず、前記発光素子Ｓ１、前記発光素子Ｓ２及び前記発光素子Ｓ３に電流が流れず、いずれの前記発光素子も発光せず前記外部の第２電流路が断線していることを検知することを特徴とする。
（１１）請求項１１に係る電流路試験装置は、
端子Ｔ１、端子Ｔ３との間に電流が流れるとき、発光素子Ｍに電流が流れ発光素子Ｍが発光し第３電流路が存在することを検知することを特徴とする。
（１２）請求項１２に係る電流路試験装置は、
端子Ｔ２、端子Ｔ３との間に電流が流れるとき、発光素子Ｍに電流が流れ発光素子Ｍが発光し第３電流路が存在することを検知することを特徴とする。
（１３）請求項１３に係る電流路試験装置は、
端子Ｔ１、端子Ｔ４との間に電流が流れるとき、発光素子Ｍに電流が流れ発光素子Ｍが発光し第３電流路が存在することを検知することを特徴とする。
（１４）請求項１４に係る電流路試験装置は、
端子Ｔ２、端子Ｔ４との間に電流が流れるとき、発光素子Ｍに電流が流れ発光素子Ｍが発光し第３電流路が存在することを検知することを特徴とする。
（１５）請求項１５に係る電流路試験装置は、請求項１１〜１４のいずれかにおいて、
発光素子Ｍに電流が流れるとき、発光素子Ｍと直列接続されている光結合素子内蔵の発光素子に電流が流れ発光素子が発光し、容量素子３の両端を導通すべく存在する光結合素子内蔵の受光素子を導通させ、容量素子３の電荷を放電させ、容量素子３が発光素子Ｓ１に供給する電位を低下させ発光素子Ｓ１の発光を不可能とさせることを特徴とする。
【発明の効果】
【００１１】
直流電源供給源と電流路の正常接続、逆接続、また電流路の短絡、断線、さらに複数の電流路間の短絡の事象を同時に検知可能である。
【図面の簡単な説明】
【００１２】
【図１】は、本発明による電流路試験装置の実施の形態を示す回路図である。
【発明を実施するための形態】
【００１３】
（１）電流路試験装置の実施の形態
（１−１）回路構成
図１は、本発明による実施の形態である電流路試験装置の回路構成図である。
図１には、３の回路が含まれている。
【００１４】
以下、図１を参照して、電流路試験装置の実施の形態である各回路構成を説明する。
【００１５】
図１において、破線で囲まれた符号Ｔｒｓは、符号Ｌ０で示される一次巻線Ｌ０、符号Ｌ１で示される二次巻線Ｌ１、符号Ｌ２で示される二次巻線Ｌ２、符号Ｌ３で示される二次巻線Ｌ３から構成されるトランスＴｒｓである。
トランスＴｒｓは、一次巻線としてＬ０、二次巻線としてＬ１、Ｌ２及びＬ３を備える。
【００１６】
一次巻線Ｌ０の端子Ａ、端子Ｂ間には本発明の電流路試験装置の各回路動作に必要な交流電圧を印加する。
【００１７】
二次巻線Ｌ１は、回路１の動作に必要な交流電圧、二次巻線Ｌ２は、回路２の動作に必要な交流電圧、二次巻線Ｌ３は、回路３の動作に必要な交流電圧を、それぞれの回路に供給する。
一次巻線Ｌ０、二次巻線Ｌ１、二次巻線Ｌ２、二次巻線Ｌ３のそれぞれを特許請求の範囲では、単に、一次巻線、二次巻線１、二次巻線２、二次巻線３と称する。
【００１８】
以下、回路１、回路２及び回路３の説明をする。
【００１９】
（１−１−１）回路１
回路１は、それぞれ、符号Ｑ１、Ｑ２、Ｑ３、Ｑ４で示されるＮＰＮバイポーラトランジスタＱ１、ＰＮＰバイポーラトランジスタＱ２、ＮＰＮバイポーラトランジスタＱ３、ＮＰＮバイポーラトランジスタＱ４を能動素子として、周辺素子を含んだ回路で示される。
これらは、特許請求の範囲では、それぞれ、半導体素子１、半導体素子２、半導体素子３、半導体素子４と称す。
また、半導体素子の一端はエミッタであり、他端はコレクタである。
【００２０】
バイポーラトランジスタＱ１とＱ２のエミッタＥ、符号Ｄ９で示される整流素子Ｄ９のカソード、符号Ｃ１で示される容量素子（コンデンサ）Ｃ１の一端である負極、符号Ｃ２で示される容量素子Ｃ２の一端である正極、符号Ｒ４で示される抵抗素子Ｒ４の一端は接続され、これらの接続部は、符号Ｐ１で示される二次巻線Ｌ１の一端Ｐ１に接続されている。
【００２１】
容量素子Ｃ１と容量素子Ｃ２の直列接続回路の正極には、それぞれ、符号Ｄ１、Ｄ２で示される整流素子（ダイオード）Ｄ１と整流素子Ｄ２の同方向直列接続回路のカソードが、容量素子Ｃ１と容量素子Ｃ２の直列接続回路の負極には、整流素子Ｄ１と整流素子Ｄ２の同方向直列接続回路のアノードが接続されている。
【００２２】
整流素子Ｄ１と整流素子Ｄ２の直列接続回路の両端には、それぞれ、符号Ｒ８、Ｒ９で示される抵抗素子Ｒ８と抵抗素子Ｒ９の直列接続回路が接続されている。
【００２３】
抵抗素子Ｒ８と抵抗素子Ｒ９の接続部には、バイポーラトランジスタＱ１及びＱ２のベースＢが接続されている。
【００２４】
バイポーラトランジスタＱ１のコレクタＣには、符号ＬＤＰ１で示される発光素子ＬＤＰ１のカソードが接続され、このアノードには、符号ＬＤで示される発光素子ＬＤのアノード及び符号Ｒ２０で示される抵抗素子Ｒ２０の一端が接続されている。
【００２５】
バイポーラトランジスタＱ２のコレクタＣには、符号ＬＤＰ２で示される発光素子ＬＤＰ２のアノードが接続され、このカソードには、それぞれ、符号Ｒ６、Ｒ７で示される抵抗素子Ｒ６及びＲ７の一端が接続されている。
【００２６】
バイポーラトランジスタＱ３のコレクタＣには、符号ＬＤＰ３で示される発光素子ＬＤＰ３のカソードが接続され、このアノードには、符号Ｒ１で示される抵抗素子Ｒ１の一端が接続され、この他端は、容量素子Ｃ１の正極に接続されている。
【００２７】
バイポーラトランジスタＱ３のエミッタＥ、ベースＢ間には、符号Ｒ２で示される抵抗素子Ｒ２が接続され、バイポーラトランジスタＱ３のベースには、符号Ｒ３で示される抵抗素子Ｒ３の一端及びバイポーラトランジスタＱ４のコレクタＣが接続され、抵抗素子Ｒ３の他端は発光素子ＬＤのカソードに接続されている。
【００２８】
バイポーラトランジスタＱ４のエミッタＥには、容量素子Ｃ２の負極、符号Ｒ５で示される抵抗素子Ｒ５の一端、抵抗素子Ｒ７の他端、抵抗素子Ｒ９と整流素子Ｄ２のアノードとの接続部が接続されている。
【００２９】
符号Ｔ１で示される端子Ｔ１には、整流素子Ｄ１と整流素子Ｄ２の接続部及び抵抗素子Ｒ４の他端が接続されている。
【００３０】
符号Ｔ２で示される端子Ｔ２には、二次巻線Ｌ１の他端Ｐ２が接続されている。
【００３１】
端子Ｔ１、端子Ｔ２間は、外部の第１電流路を試験する交流電位出力端子である。
【００３２】
（１−１−２）回路２
回路２は、それぞれ、符号Ｑ５、Ｑ６、Ｑ７、Ｑ８で示されるＮＰＮバイポーラトランジスタＱ５、ＮＰＮバイポーラトランジスタＱ６、ＰＮＰバイポーラトランジスタＱ７、ＮＰＮバイポーラトランジスタＱ８を能動素子として、周辺素子を含んだ回路で示される。
これらは、特許請求の範囲では、それぞれ、半導体素子５、半導体素子６、半導体素子７、半導体素子８と称す。
また、半導体素子の一端はエミッタであり、他端はコレクタである。
【００３３】
バイポーラトランジスタＱ５のエミッタＥとバイポーラトランジスタＱ６のベースＢ、バイポーラトランジスタＱ５のベースＢとバイポーラトランジスタＱ６のエミッタＥ、バイポーラトランジスタＱ６のコレクタＣとバイポーラトランジスタＱ７のベースＢ、バイポーラトランジスタＱ６のベースＢとバイポーラトランジスタＱ８のエミッタＥは、それぞれ接続されている。
【００３４】
二次巻線Ｌ２の一端Ｐ３には、符号Ｚｅ１で示される定電圧素子（ツェナーダイオードＺｅ）Ｚｅ１のアノード、符号Ｃ３で示される容量素子Ｃ３の負極、破線で囲まれた符号Ｐｈｃで示されるフォトカプラＰｈｃの受光素子部のエミッタＥ、符号ＬＤＳ２で示される発光素子ＬＤＳ２のカソード、符号ＬＤＳ３で示される発光素子ＬＤＳ３のアノード、符号Ｚｅ２で示される定電圧素子Ｚｅ２のカソードが、それぞれ接続されている。
【００３５】
バイポーラトランジスタＱ５のコレクタＣには、符号ＬＤＳ１で示される発光素子ＬＤＳ１のカソードが接続され、このアノードには符号Ｒ１３で示される抵抗素子Ｒ１３の一端が接続され、抵抗素子Ｒ１３の他端は、バイポーラトランジスタＱ７のエミッタＥ、符号Ｒ１１で示される抵抗素子Ｒ１１の一端、容量素子Ｃ３の正極、符号Ｒ１２で示される抵抗素子Ｒ１２の一端、符号Ｄ８で示される整流素子Ｄ８のカソードに接続されている。
【００３６】
抵抗素子Ｒ１１の他端は、バイポーラトランジスタＱ６のコレクタＣ及びバイポーラトランジスタＱ７のベースＢに接続され、抵抗素子Ｒ１２の他端はフォトカプラＰｈｃの受光素子部のコレクタＣに接続されている。
【００３７】
バイポーラトランジスタＱ７のコレクタＣには、符号Ｒ１４で示される抵抗素子Ｒ１４の一端が接続され、この他端は発光素子ＬＤＳ２のアノードに接続され、発光素子ＬＤＳ３のカソードはバイポーラトランジスタＱ８のコレクタＣに接続されている。
【００３８】
バイポーラトランジスタＱ８のエミッタＥとバイポーラトランジスタＱ６のベースＢの接続部には、定電圧素子Ｚｅ２のアノード、符号Ｚｅ３で示される定電圧素子Ｚｅ３のカソード、符号Ｃ４で示される容量素子Ｃ４の負極、符号Ｃ５で示される容量素子Ｃ５の負極、に接続されている。
【００３９】
バイポーラトランジスタＱ５のベースＢとバイポーラトランジスタＱ６のエミッタＥの接続部には、容量素子Ｃ５の正極、符号Ｒ１６で示される抵抗素子Ｒ１６の一端が接続され、この他端は、符号Ｚｅ４で示される定電圧素子Ｚｅ４のカソード、整流素子Ｄ７のアノード、符号Ｒ１７で示される抵抗素子Ｒ１７の一端、に接続されている。
【００４０】
抵抗素子Ｒ１５の他端は、容量素子Ｃ４の正極、整流素子Ｄ７のカソードに接続されている。定電圧素子Ｚｅ３と定電圧素子Ｚｅ４のアノードは接続されている。
【００４１】
二次巻線Ｌ２の他端Ｐ４には、符号Ｒ１０で示される抵抗素子Ｒ１０の一端、符号Ｄ４で示される整流素子Ｄ４のカソードに接続され、抵抗素子Ｒ１０の他端は、整流素子Ｄ８のアノードと定電圧素子Ｚｅ１のカソードに接続され、整流素子Ｄ４のアノードは、符号Ｄ３で示される整流素子Ｄ３のアノードに接続され、このカソードは、抵抗素子Ｒ１７の他端と符号Ｔ３で示される端子Ｔ３に接続されている。
【００４２】
端子Ｔ３と、二次巻線Ｌ２の他端Ｐ４に接続されている端子Ｔ４は、外部の第２電流路を試験する交流電位出力端子である。
【００４３】
（１−１−３）回路３
二次巻線Ｌ３の一端Ｐ５には、それぞれ、符号Ｒ１８、Ｒ１９で示される抵抗素子Ｒ１８と抵抗素子Ｒ１９の一端に接続され、抵抗素子Ｒ１８の他端には、符号ＬＤＭで示される発光素子ＬＤＭのアノードが接続され、このカソードには、フォトカプラＰｈｃの発光素子のアノードに接続されている。この発光素子のカソードは、抵抗素子Ｒ１９の他端と回路２中の整流素子Ｄ３と整流素子Ｄ４のアノード接続部に接続されている。
【００４４】
フォトカプラＰｈｃの発光素子の発光は、フォトカプラＰｈｃの受光素子に受光される。
【００４５】
二次巻線Ｌ３の他端Ｐ６には、符号Ｄ５で示される整流素子Ｄ５のカソード及び符号Ｄ６で示される整流素子Ｄ６のカソード接続部に接続されている。
【００４６】
整流素子Ｄ５のアノードは、端子Ｔ１に接続され、整流素子Ｄ６のアノードは、端子Ｔ２に接続されている。
【００４７】
二次巻線Ｌ３の交流電位は、端子Ｔ１〜端子Ｔ４のいずれにも電位を出力することができる。すなわち、第１電流路と第２電流路間の導通（第３電流路と称す。）を試験する。
【００４８】
本発明の実施の形態である電流路試験装置（図１）の回路１が試験する外部の（本発明外）第１電流路が正常であれば、以下の条件（Ｅ１）を満たす。
【００４９】
条件（Ｅ１）端子Ｔ２から端子Ｔ１に向かう電流のみ流す。
【００５０】
本発明の実施の形態である電流路試験装置（図１）の回路２が試験する外部の（本発明外）第２電流路が正常であれば、以下の条件（Ｆ１）を満たす。
【００５１】
条件（Ｆ１）端子Ｔ４から端子Ｔ３に向かう電流のみ流す。
【００５２】
本発明の実施の形態である電流路試験装置（図１）の回路３が試験する外部の（本発明外）第３電流路が正常であれば、以下の条件（Ｇ１）を満たす。
【００５３】
条件（Ｇ１）第３電流路が存在しない。
【００５４】
（１）電流路試験装置の実施の形態
（１−２）回路動作
図１を参照し、本発明による実施の形態である電流路試験装置の回路動作を説明する。
【００５５】
（１−２−１）回路１
１．試験条件（Ｅ１）「端子Ｔ２から端子Ｔ１に向かう電流のみ流す。」が第１電流路が正常であり、異常としては、以下の３条件が考えられる。
【００５６】
２．試験条件（Ｅ２）端子Ｔ１から端子Ｔ２に向かう電流のみ流す。
これは、第１電流路が端子Ｔ１と端子Ｔ２間に逆接続されている。
３．試験条件（Ｅ３）端子Ｔ１、端子Ｔ２間の双方向の電流を流す。
これは、第１電流路が短絡している。
４．試験条件（Ｅ４）端子Ｔ１、端子Ｔ２間に電流が流れない。
これは、第１電流路が断線している。
【００５７】
以下、順次上記４試験条件について説明する。
【００５８】
１．試験条件（Ｅ１）正常
一次巻線Ｌ０に交流電位を印加する。二次巻線Ｌ１の両端Ｐ１、Ｐ２間に交流電位が発生する。第１電流路が正常であれば、端子Ｔ２から端子Ｔ１へ向かう電流のみが流れる。
【００５９】
いま、交流の半サイクルにおいて、二次巻線Ｌ１の一端Ｐ１が正電位、他端Ｐ２が負電位であると、回路１において、端子Ｔ１が正電位、端子Ｔ２が負電位となる。
端子Ｔ２は単純に負電位となるが、端子Ｔ１は、抵抗素子Ｒ４を介して正電位となる。
【００６０】
第１電流路が正常であれば、端子Ｔ１から端子Ｔ２に向かう電流は存在しないため、回路１において、二次巻線Ｌ１を閉回路とする電流路は存在しない。
すなわち、回路１の素子は動作せず、４個の発光素子ＬＤＰ１、ＬＤＰ２、ＬＤＰ３、ＬＤは発光しない。
【００６１】
次に、交流の半サイクル（逆相）において、二次巻線Ｌ１の一端Ｐ１が負電位、他端Ｐ２が正電位であると、回路１において、端子Ｔ１が負電位、端子Ｔ２が正電位となる。
【００６２】
第１電流路が正常であれば、端子Ｔ２から端子Ｔ１に向かう電流を流すため、二次巻線Ｌ１の一端Ｐ１の電位を基準電位として、端子Ｔ１は正電位となる。
【００６３】
このとき、整流素子Ｄ１は印加される電位に対して順方向となるため、整流素子Ｄ１に電流を流し、整流素子Ｄ１のカソードから抵抗素子Ｒ８を介してバイポーラトランジスタＱ１のベースＢを順方向バイアスすると共に、容量素子Ｃ１の正極を正電位として充電する。この容量素子Ｃ１の電位が回路１の電源となり、バイポーラトランジスタＱ１のベースＢに順方向バイアス電流を流す。
【００６４】
これは、次の半サイクル（正相）に反転しても、容量素子Ｃ１の電位は整流素子Ｄ１を逆バイアスするので、容量素子Ｃ１の電荷は放電することがないためである。
発光素子ＬＤＰ１は順方向バイアスされているので、容量素子Ｃ１を電源として、バイポーラトランジスタＱ１のコレクタＣには、抵抗素子Ｒ２０を介して、容量素子Ｃ１の正極電位が印加される。容量素子Ｃ１の負極電位は、バイポーラトランジスタＱ１のエミッタＥに印加されている。
【００６５】
したがって、バイポーラトランジスタＱ１のコレクタＣ、エミッタＥ間に電流が流れるため、発光素子ＬＤＰ１が発光する。
これが、第１電流路が正常であるという表示である。
なお、二次巻線Ｌ１の両端の電位は、交流の半サイクル毎に入れ替わるが、容量素子Ｃ１の電荷は、整流素子Ｄ１により放電されない。容量素子Ｃ１の容量とバイポーラトランジスタＱ１のコレクタ電流にもよるが、発光素子ＬＤＰ１は発光を継続する。
【００６６】
なお、バイポーラトランジスタＱ３のコレクタＣ、エミッタＥ間にも容量素子Ｃ１の電位が印加されているが、バイポーラトランジスタＱ３のベースＢには、順方向バイアスとなる電位は印加されない。
【００６７】
この理由は、バイポーラトランジスタＱ１は導通状態であり、抵抗素子Ｒ２０と発光素子ＬＤＰ１のアノードと発光素子ＬＤのアノードの接続部の電位は、バイポーラトランジスタＱ１のエミッタＥの電位を基準電位として、略０．６Ｖである。
【００６８】
この電位０．６Ｖは、発光素子ＬＤにより、略０．６Ｖ低下させられる。したがって、バイポーラトランジスタＱ３のコレクタＣ、エミッタＥ間の電流は流れない。このため、発光素子ＬＤＰ３は発光しない。この発光素子が発光すると別のアラーム表示となる。
【００６９】
バイポーラトランジスタＱ２は、ＰＮＰ型であるので、バイポーラトランジスタＱ２のベースＢは、逆バイアスされ、バイポーラトランジスタＱ２のエミッタＥ、コレクタＣ間は導通しない。このため、発光素子ＬＤＰ２は発光しない。この発光素子が発光すると別のアラーム表示となる。
【００７０】
バイポーラトランジスタＱ４は、この試験には関与しない。すなわち、動作しない。
【００７１】
２．試験条件（Ｅ２）異常
一次巻線Ｌ０に交流電位を印加する。二次巻線Ｌ１の両端Ｐ１、Ｐ２間に交流電位が発生する。第１電流路が異常であれば、端子Ｔ１から端子Ｔ２へ向かう電流のみが流れる。
【００７２】
いま、交流の半サイクルにおいて、二次巻線Ｌ１の一端Ｐ１が正電位、他端Ｐ２が負電位であると、回路１において、端子Ｔ１が正電位、端子Ｔ２が負電位となる。
【００７３】
第１電流路が異常であれば、端子Ｔ１から端子Ｔ２に向かう電流は流れる。
このとき、二次巻線Ｌ１の一端Ｐ１から容量素子Ｃ２、整流素子Ｄ２を介して端子Ｔ１から端子Ｔ２に向かう電流は流れ、二次巻線Ｌ１の一端Ｐ１と他端Ｐ２の閉回路が構成される。したがって、容量素子Ｃ２の正極が正電位に容量素子Ｃ２の負極が負電位に充電される。
【００７４】
容量素子Ｃ２が、回路１の電源となり、容量素子Ｃ２の正極電位がバイポーラトランジスタＱ１のエミッタＥに、容量素子Ｃ２の負極電位が、抵抗素子Ｒ７及び発光素子ＬＤＰ２を介してバイポーラトランジスタＱ２のコレクタＣに印加される。
発光素子ＬＤＰ２は順方向バイアスされている。
【００７５】
バイポーラトランジスタＱ２のベースＢは、容量素子Ｃ２の負極電位により抵抗素子Ｒ９を介して順方向バイアスされ、バイポーラトランジスタＱ２のエミッタＥ、コレクタＣ間は導通する。
このため、発光素子ＬＤＰ２が発光する。これが、第１電流路が異常であるという表示である。すなわち、第１電流路は、端子Ｔ１、端子Ｔ２間に逆接続されていることになる。
【００７６】
バイポーラトランジスタＱ１のベースＢは、バイポーラトランジスタＱ２のベースＢと同電位であるため、エミッタＥ電位に対して逆バイアスされ、バイポーラトランジスタＱ１は導通しない。
バイポーラトランジスタＱ１のエミッタＥには容量素子Ｃ２の正極電位が印加され、バイポーラトランジスタＱ１のベースＢには抵抗素子Ｒ９を介して容量素子Ｃ２の負極電位が印加されている。
このため、発光素子ＬＤＰ１は発光しない。発光素子ＬＤＰ１は、第１電流路が正常に接続されているとき発光する。
【００７７】
バイポーラトランジスタＱ４のベースＢは、バイポーラトランジスタＱ２の導通により、抵抗素子Ｒ６を介して順方向バイアスされ、バイポーラトランジスタＱ４のコレクタＣ、エミッタＥ間は導通する。
【００７８】
バイポーラトランジスタＱ４の導通により、バイポーラトランジスタＱ３のベースＢは、容量素子Ｃ２の負極電位により逆バイアスされている。
このため、バイポーラトランジスタＱ３のコレクタに正電位が印加された場合でもバイポーラトランジスタＱ３は導通しない。したがって、発光素子ＬＤＰ３が発光することはない。発光素子ＬＤＰ３は別の異常表示である。
【００７９】
２．試験条件（Ｅ３）異常
一次巻線Ｌ０に交流電位を印加する。二次巻線Ｌ１の両端Ｐ１、Ｐ２間に交流電位が発生する。第１電流路が異常であれば、端子Ｔ１と端子Ｔ２間に双方向電流が流れる。
【００８０】
端子Ｔ１、端子Ｔ２間に双方向電流が流れることにより、定常状態では、容量素子Ｃ１と容量素子Ｃ２に容量素子の電極極性のとおりの電位の充電が為される。
容量素子Ｃ１の正極には正電位が、容量素子Ｃ２の正極には正電位が充電され、これが回路１の動作電源となる。
一次巻線Ｌ０に交流電位を印加した過渡期（交流半サイクルづつ１サイクル間）、すなわち、二次巻線Ｌ１の一端Ｐ１が正極、二次巻線Ｌ１の他端Ｐ２が負極のときは、容量素子Ｃ２が充電され、二次巻線Ｌ１の一端Ｐ１が負極、二次巻線Ｌ１の他端Ｐ２が正極のときは、容量素子Ｃ１が充電される。
【００８１】
二次巻線Ｌ１の一端Ｐ１が正極、二次巻線Ｌ１の他端Ｐ２が負極の場合、一端Ｐ１から容量素子Ｃ２の一端である正極、容量素子Ｃ２の負極、整流素子Ｄ２、端子Ｔ１、外部の第１電流路、端子Ｔ２、二次巻線Ｌ１の他端Ｐ２の電流経路をとる。
【００８２】
二次巻線Ｌ１の一端Ｐ１が負極、二次巻線Ｌ１の他端Ｐ２が正極の場合、他端Ｐ２から端子Ｔ２、外部の第１電流路、端子Ｔ１、整流素子Ｄ１、容量素子Ｃ１の正極、容量素子Ｃ２の負極、二次巻線Ｌ１の一端Ｐ１の電流経路をとる。
【００８３】
容量素子Ｃ１と容量素子Ｃ２の直列接続回路の電位は加算されて、抵抗素子Ｒ８と抵抗素子Ｒ９の直列接続回路の両端に印加される。
【００８４】
抵抗素子Ｒ８と抵抗素子Ｒ９の抵抗値を等しくすることで、抵抗素子Ｒ８と抵抗素子Ｒ９の直列接続回路の接続部の電位は、０電位となり、バイポーラトランジスタＱ１及びバイポーラトランジスタＱ２のベース電位は、０電位となり、バイポーラトランジスタＱ１及びバイポーラトランジスタＱ２のエミッタＥの電位も０電位であり、バイポーラトランジスタＱ１及びバイポーラトランジスタＱ２は導通しない。
【００８５】
バイポーラトランジスタＱ４のコレクタＣ、エミッタＥ間には、抵抗素子Ｒ２０、発光素子ＬＤ、抵抗素子Ｒ３を介して、容量素子Ｃ１と容量素子Ｃ２の直列接続回路の電位が印加されるが、バイポーラトランジスタＱ２が導通しないため、バイポーラトランジスタＱ４のベースＢは順方向バイアスされず、バイポーラトランジスタＱ４非導通である。
【００８６】
したがって、抵抗素子Ｒ３の一端の電位は保持され、バイポーラトランジスタＱ３のベースＢは、発光素子ＬＤにより順方向バイアスされ、容量素子Ｃ１の正極、抵抗素子Ｒ１、発光素子ＬＤＰ３、バイポーラトランジスタＱ３のコレクタＣ、エミッタＥ、整流素子Ｄ９、容量素子Ｃ１の負極の電流路が形成される。
【００８７】
これにより、発光素子ＬＤＰ３が発光する。これ以外の発光素子は発光しない。発光素子ＬＤＰ３が発光するということは、端子Ｔ１、端子Ｔ２間の双方向に、電流が流れたことになり、第１電流路が異常であることが分かる。
発光素子ＬＤＰ１は、バイポーラトランジスタＱ１が非導通であり、発光素子ＬＤＰ２は、バイポーラトランジスタＱ２が非導通であるから発光せず、発光素子ＬＤは、バイポーラトランジスタＱ３のベース電流を流す程度で発光には至らない。
【００８８】
４．試験条件（Ｅ４）異常
端子Ｔ１、端子Ｔ２間に電流が流れないことは、第１電流路が断線している場合が考えられる。
この場合は、回路１が動作しないので、すべての発光素子が発光しない。
【００８９】
上記回路動作から、以下の試験が可能である。
【００９０】
発光素子ＬＤＰ１のみが発光する。このときは、試験条件（Ｅ１）の「端子Ｔ２から端子Ｔ１に向かう電流のみ流す。」に該当するので、第１電流路は正常である。
【００９１】
発光素子ＬＤＰ２のみが発光する。このときは、試験条件（Ｅ２）の「端子Ｔ１から端子Ｔ２に向かう電流のみ流す。」に該当するので、第１電流路は異常である。
【００９２】
発光素子ＬＤＰ３のみが発光する。このときは、試験条件（Ｅ３）の「端子Ｔ１、端子Ｔ２間の双方向電流を流す。」に該当するので、第１電流路は異常である。
【００９３】
いずれの発光素子も発光しない。このときは、「試験条件（Ｅ４）の「端子Ｔ１、端子Ｔ２間に電流が流れない。」に該当するので、第１電流路は異常である。
【００９４】
なお、発光素子ＬＤは、発光素子ＬＤＰ１が発光するとき、バイポーラトランジスタＱ３のベースバイアス電位を低下させ、バイポーラトランジスタＱ３を導通させないためのものであり、正常・異常を発光表示する用途ではない。
なお、特許請求の範囲では、発光素子ＬＤＰ１、発光素子ＬＤＰ２、発光素子ＬＤＰ３、をそれぞれ発光素子１、発光素子２、発光素子３、と称する。
【００９５】
（１−２−２）回路２
１．試験条件（Ｆ１）「端子Ｔ４から端子Ｔ３に向かう電流のみ流す。」が第２電流路が正常であり、異常としては、以下の３条件が考えられる。
【００９６】
２．試験条件（Ｆ２）端子Ｔ３から端子Ｔ４に向かう電流のみ流す。
これは、第２電流路が端子Ｔ３と端子Ｔ４間に逆接続されている。
３．試験条件（Ｆ３）端子Ｔ３、端子Ｔ４間の双方向の電流を流す。
これは、第２電流路が短絡している。
４．試験条件（Ｆ４）端子Ｔ３、端子Ｔ４間に電流が流れない。
これは、第２電流路が断線している。
【００９７】
以下、順次上記４試験条件について説明する。
【００９８】
１．試験条件（Ｆ１）正常
一次巻線Ｌ０に交流電位を印加する。二次巻線Ｌ２の両端Ｐ３、Ｐ４間に交流電位が発生する。第２電流路が正常であれば、端子Ｔ４から端子Ｔ３へ向かう電流のみが流れる。
【００９９】
いま、交流の半サイクルにおいて、二次巻線Ｌ２の一端Ｐ３が正電位、他端Ｐ４が負電位であると、回路２において、端子Ｔ３が正電位、端子Ｔ４が負電位となる。
【０１００】
第２電流路が正常であれば、端子Ｔ３から端子Ｔ４に向かう電流は存在しないため、回路２において、二次巻線Ｌ２の一端Ｐ３から定電圧素子Ｚｅ１、抵抗素子Ｒ１０、二次巻線Ｌ２の他端Ｐ４の閉回路を除く閉回路となる電流路は存在しない。
すなわち、回路２の素子は動作せず、３個の発光素子ＬＤＳ１、ＬＤＳ２、ＬＤＳ３は発光しない。
【０１０１】
次に、交流の半サイクル（逆相）において、二次巻線Ｌ２の一端Ｐ３が負電位、他端Ｐ４が正電位であると、回路２において、端子Ｔ３が負電位、端子Ｔ４が正電位となる。
【０１０２】
第２電流路が正常であれば、端子Ｔ４から端子Ｔ３に向かう電流を流すため、二次巻線Ｌ２の一端Ｐ３の電位を基準電位として、端子Ｔ３は正電位となる。
【０１０３】
回路２において、二次巻線Ｌ２の他端Ｐ４の電位は、端子Ｔ４、第２電流路、端子３に伝達され、抵抗素子Ｒ１７、定電圧素子Ｚｅ４、定電圧素子Ｚｅ３、定電圧素子Ｚｅ２、二次巻線Ｌ２の一端Ｐ３の電流路が形成される。
【０１０４】
定電圧素子Ｚｅ３の順方向電圧降下と、定電圧素子Ｚｅ４のツェナー電圧により、抵抗素子Ｒ１６を介してバイポーラトランジスタＱ５のベースＢは順方向バイアスされる。
【０１０５】
すなわち、逆方向直列接続された定電圧素子Ｚｅ３と定電圧素子Ｚｅ４により、定電圧素子Ｚｅ３のカソード電位が、バイポーラトランジスタＱ５のエミッタＥに印加され、定電圧素子Ｚｅ４のカソード電位が抵抗素子Ｒ１６を介して、バイポーラトランジスタＱ５のベースＢに印加され、バイポーラトランジスタＱ５は導通する。
【０１０６】
次の電流経路で、バイポーラトランジスタＱ５のコレクタＣ、エミッタＥ間電流が流れ発光素子ＬＤＳ１は発光する。
二次巻線Ｌ２の他端Ｐ４、抵抗素子Ｒ１０、整流素子Ｄ８、抵抗素子Ｒ１３、発光素子ＬＤＳ１、バイポーラトランジスタＱ５のコレクタＣ、バイポーラトランジスタＱ５のエミッタＥ、定電圧素子Ｚｅ２、二次巻線Ｌ２の一端Ｐ３の電流経路を形成する。
【０１０７】
バイポーラトランジスタＱ５のベースＢ、エミッタＥ間には、容量素子Ｃ５が接続されているため、交流の次の半サイクル時もバイポーラトランジスタＱ５のコレクタ電流は流れ発光素子ＬＤＳ１は発光する。
容量素子Ｃ５は、定電圧素子Ｚｅ３、定電圧素子Ｚｅ４間に発生する電圧により抵抗素子Ｒ１６を介して充電される。
これで第２電流路が正常であることが分かる。
【０１０８】
バイポーラトランジスタＱ６のベースＢ、エミッタＥ間には、逆バイアス電圧が印加され、非導通であり、このためバイポーラトランジスタＱ７のベースＢに流れる電流路がないため、バイポーラトランジスタＱ７は非導通であり、発光素子ＬＤＳ２は発光しない。
【０１０９】
発光素子ＬＤＳ２は、別の異常表示用である。
【０１１０】
定電圧素子Ｚｅ３と定電圧素子Ｚｅ４の両端カソード電圧は、整流素子Ｄ７、抵抗素子Ｒ１５を介して、バイポーラトランジスタＱ８のベースＢは順方向バイアスし、バイポーラトランジスタＱ８は導通するが、発光素子ＬＤＳ３は逆方向電圧が印加され発光しない。
【０１１１】
発光素子ＬＤＳ３は、別の異常表示用である。
【０１１２】
２．試験条件（Ｆ２）異常
一次巻線Ｌ０に交流電位を印加する。二次巻線Ｌ２の両端Ｐ３、Ｐ４間に交流電位が発生する。第２電流路が異常であれば、端子Ｔ３から端子Ｔ４へ向かう電流のみが流れる。
【０１１３】
いま、交流の半サイクルにおいて、二次巻線Ｌ２の一端Ｐ３が正電位、他端Ｐ４が負電位であると、回路２において、端子Ｔ３が正電位、端子Ｔ４が負電位となる。
【０１１４】
二次巻線Ｌ２の一端Ｐ３が正電位、他端Ｐ４が負電位のとき、以下の電流路が形成される。二次巻線Ｌ２の一端Ｐ３、定電圧素子Ｚｅ２、定電圧素子Ｚｅ３、定電圧素子Ｚｅ４、抵抗素子Ｒ１７、端子Ｔ３、外部の第２電流路、端子４、二次巻線Ｌ２の他端Ｐ４。
【０１１５】
逆方向直列接続した定電圧素子Ｚｅ３と定電圧素子Ｚｅ４のカソード間には、定電圧素子Ｚｅ３のカソードを正極、定電圧素子Ｚｅ４のカソードを負極とする電圧が発生する。
【０１１６】
定電圧素子Ｚｅ３のカソードはバイポーラトランジスタＱ６のベースＢに接続され、定電圧素子Ｚｅ４のカソードは抵抗素子Ｒ１６を介して、バイポーラトランジスタＱ６のエミッタＥに接続されているため、バイポーラトランジスタＱ６のベースは順方向バイアスされ、バイポーラトランジスタＱ６は導通する。
【０１１７】
バイポーラトランジスタＱ６のエミッタＥは、抵抗素子Ｒ１６及び抵抗素子Ｒ１７を介して端子Ｔ３に接続されているため、二次巻線Ｌ２の一端Ｐ３の電位を基準電位とするとバイポーラトランジスタＱ６のエミッタＥは負電位である。したがって、バイポーラトランジスタＱ６のコレクタＣの電位によりバイポーラトランジスタＱ７のベース電位を降下させる。
【０１１８】
バイポーラトランジスタＱ７のエミッタＥには正極電位が印加されているため、バイポーラトランジスタＱ７のベースＢは順方向バイアスされ、バイポーラトランジスタＱ７は導通する。したがって、以下の電流路が形成される。
【０１１９】
容量素子Ｃ３の正極、バイポーラトランジスタＱ７のエミッタＥ、バイポーラトランジスタＱ７のコレクタＣ、抵抗素子Ｒ１４、発光素子ＬＤＳ２、容量素子Ｃ３の負極。
【０１２０】
容量素子Ｃ３には、二次巻線Ｌ２の他端Ｐ４が、正電位のとき、抵抗素子Ｒ１０、整流素子Ｄ８を介して、二次巻線Ｌ２の電圧が充電されている。
【０１２１】
したがって、発光素子ＬＤＳ２が発光する。このため、第２電流路が逆接続されていることが分かる。
【０１２２】
逆方向直列接続した定電圧素子Ｚｅ３と定電圧素子Ｚｅ４のカソード間には、定電圧素子Ｚｅ３のカソードを正極、定電圧素子Ｚｅ４のカソードを負極とする電圧が発生している。
【０１２３】
バイポーラトランジスタＱ８のベースＢ、エミッタＥ間には、この電圧が印加されるため、バイポーラトランジスタＱ８のベースＢは逆バイアスされ、非導通である。このため、発光素子ＬＤＳ３に電流は流れず、発光素子しない。
バイポーラトランジスタＱ８のベースＢには、整流素子Ｄ７、抵抗素子Ｒ１５を介して定電圧素子Ｚｅ４のカソード電位が印加されている。
【０１２４】
発光素子ＬＤＳ３は別の異常を示す表示素子である。
【０１２５】
３．試験条件（Ｆ３）異常
一次巻線Ｌ０に交流電位を印加する。二次巻線Ｌ２の両端Ｐ３、Ｐ４間に交流電位が発生する。第２電流路が異常であれば、端子Ｔ３、端子Ｔ４間の双方向に向かう電流が流れる。
【０１２６】
いま、交流の半サイクルにおいて、二次巻線Ｌ２の一端Ｐ３が負電位、他端Ｐ４が正電位であると、回路２において、端子Ｔ３が負電位を出力し、端子Ｔ４が正電位を出力する。
【０１２７】
電流路は、以下のようになる。二次巻線Ｌ２の他端Ｐ４、端子Ｔ４、第２電流路、端子Ｔ３、抵抗素子Ｒ１７、定電圧素子Ｚｅ４、定電圧素子Ｚｅ３、定電圧素子Ｚｅ２、二次巻線Ｌ２の一端Ｐ３。
【０１２８】
逆方向直列接続した定電圧素子Ｚｅ３と定電圧素子Ｚｅ４のカソード間には、定電圧素子Ｚｅ３のカソードを負極、定電圧素子Ｚｅ４のカソードを正極とする電圧が発生している。
【０１２９】
この電圧は、整流素子Ｄ７を介して容量素子Ｃ４に充電され、抵抗素子Ｒ１５により、バイポーラトランジスタＱ８のベースＢに順方向バイアス電流を流す。したがって、バイポーラトランジスタＱ８は導通する。
【０１３０】
次に交流の半サイクル（逆相）時、二次巻線Ｌ２の電圧極性は逆になるが、容量素子Ｃ４の電荷は、整流素子Ｄ７により放電されず、バイポーラトランジスタＱ８は導通状態を維持している。
【０１３１】
二次巻線Ｌ２の電圧極性が逆になることにより、二次巻線の一端Ｐ３の電位は正極となり、他端Ｐ４は負極となる。この電位により、発光素子ＬＤＳ３は順方向となり、バイポーラトランジスタＱ８のコレクタＣ、エミッタＥ間に電流が流れ、発光素子ＬＤＳ３は発光素子する。これで、第２電流路に双方向電流が流れ、第２電流路が短絡していることが分かる。
【０１３２】
バイポーラトランジスタＱ８のエミッタＥ電流は、定電圧素子Ｚｅ３、定電圧素子Ｚｅ４を通過し、抵抗素子Ｒ１７を経由して、端子Ｔ３から端子Ｔ４へ流れる。
【０１３３】
４．試験条件（Ｆ４）異常
端子Ｔ３、端子Ｔ４間に電流が流れないことは、第２電流路が断線している場合が考えられる。
この場合は、回路２が動作しないので、すべての発光素子が発光しない。
【０１３４】
上記回路動作から、以下の試験が可能である。
【０１３５】
発光素子ＬＤＳ１のみが発光する。このときは、試験条件（Ｆ１）の「端子Ｔ４から端子Ｔ３に向かう電流のみ流す。」に該当するので、第２電流路は正常である。
【０１３６】
発光素子ＬＤＳ２のみが発光する。このときは、試験条件（Ｆ２）の「端子Ｔ３から端子Ｔ４に向かう電流のみ流す。」に該当するので、第２電流路は異常である。
【０１３７】
発光素子ＬＤＳ３のみが発光する。このときは、試験条件（Ｆ３）の「端子Ｔ３、端子Ｔ４間の双方向電流を流す。」に該当するので、第２電流路は異常である。
【０１３８】
いずれの発光素子も発光しない。このときは、「試験条件（Ｆ４）の「端子Ｔ３、端子Ｔ４間に電流が流れない。」に該当するので、第２電流路は異常である。
なお、特許請求の範囲では、発光素子ＬＤＳ１、発光素子ＬＤＳ２、発光素子ＬＤＳ３、をそれぞれ発光素子Ｓ１、発光素子Ｓ２、発光素子Ｓ３、と称する。
【０１３９】
（１−２−３）回路３
回路１は、端子Ｔ２に正電位、端子Ｔ１に負電位を出力し、端子Ｔ２から端子Ｔ１に電流を流す。この電流のみが流れると第１電流路は正常であった。
回路２は、端子Ｔ４に正電位、端子Ｔ３に負電位を出力し、端子Ｔ４から端子Ｔ３に電流を流す。この電流のみが流れると第２電流路は正常であった。
回路３においては、外部に電流路を有しない（これを仮称として第３電流路とする。）。回路３を使用した試験では、いずれの電流も流れないことが正常である。
【０１４０】
したがって、一次巻線Ｌ０に交流電位を印加して、二次巻線Ｌ３の一端Ｐ５、二次巻線Ｌ３の他端Ｐ６間に交流電位を発生させても、第３電流路が正常であれば、第３電流路に電流が流れない。
【０１４１】
第３電流路は、本来存在しない。二次巻線Ｌ３の一端Ｐ５の電位は、回路２の整流素子Ｄ３及び整流素子Ｄ４のアノードの接続部に印加される。この電位は、端子Ｔ３及び端子Ｔ４に出力可能である。
【０１４２】
二次巻線Ｌ３の他端Ｐ６の電位は、整流素子Ｄ５及び整流素子Ｄ６のカソードの接続部に印加される。この電位は、端子Ｔ１及び端子Ｔ２に出力可能である。
【０１４３】
回路３に電流が流れる条件としては、以下の４状態の少なくとも１が満たされる場合である。
【０１４４】
１．条件（Ａ）すくなくとも、端子Ｔ３と端子Ｔ１に導通がある場合。
【０１４５】
２．条件（Ｂ）すくなくとも、端子Ｔ３と端子Ｔ２に導通がある場合。
【０１４６】
３．条件（Ｃ）すくなくとも、端子Ｔ４と端子Ｔ１に導通がある場合。
【０１４７】
４．条件（Ｄ）すくなくとも、端子Ｔ４と端子Ｔ２に導通がある場合。
【０１４８】
条件（Ａ）の場合、二次巻線Ｌ３の一端Ｐ５が正電位のとき、抵抗素子Ｒ１８、発光素子ＬＤＭ及び光結合素子であるフォトカプラＰｈｃ内蔵の発光素子の直列接続回路と、抵抗素子Ｒ１９の並列接続回路を経由して、整流素子Ｄ３、端子Ｔ３、外部の第３電流路（Ａ）、端子Ｔ１、整流素子Ｄ５、二次巻線Ｌ３の他端Ｐ６の閉回路に電流が流れる。
【０１４９】
条件（Ｂ）の場合、二次巻線Ｌ３の一端Ｐ５が正電位のとき、抵抗素子Ｒ１８、発光素子ＬＤＭ及び光結合素子であるフォトカプラＰｈｃ内蔵の発光素子の直列接続回路と、抵抗素子Ｒ１９の並列接続回路を経由して、整流素子Ｄ３、端子Ｔ３、外部の第３電流路（Ｂ）、端子Ｔ２、整流素子Ｄ６、二次巻線Ｌ３の他端Ｐ６の閉回路に電流が流れる。
【０１５０】
条件（Ｃ）の場合、二次巻線Ｌ３の一端Ｐ５が正電位のとき、抵抗素子Ｒ１８、発光素子ＬＤＭ及び光結合素子であるフォトカプラＰｈｃ内蔵の発光素子の直列接続回路と、抵抗素子Ｒ１９の並列接続回路を経由して、整流素子Ｄ４、端子Ｔ４、外部の第３電流路（Ｃ）、端子Ｔ１、整流素子Ｄ５、二次巻線Ｌ３の他端Ｐ６の閉回路に電流が流れる。
【０１５１】
条件（Ｄ）の場合、二次巻線Ｌ３の一端Ｐ５が正電位のとき、抵抗素子Ｒ１８、発光素子ＬＤＭ及び光結合素子であるフォトカプラＰｈｃ内蔵の発光素子の直列接続回路と、抵抗素子Ｒ１９の並列接続回路を経由して、整流素子Ｄ４、端子Ｔ４、外部の第３電流路（Ｄ）、端子Ｔ２、整流素子Ｄ６、二次巻線Ｌ３の他端Ｐ６の閉回路に電流が流れる。
【０１５２】
上記、条件（Ａ）、条件（Ｂ）、条件（Ｃ）及び条件（Ｄ）のいずれの場合も、発光素子ＬＤＭ及びフォトカプラＰｈｃ内蔵の発光素子に電流が流れ、発光素子ＬＤＭ及びフォトカプラＰｈｃ内蔵の発光素子は発光する。
なお、特許請求の範囲では発光素子ＬＤＭを発光素子Ｍと称する。
【０１５３】
すなわち、外部の第３電流路は異常（導通状態。すなわち、第１電流路と第２電流路間の短絡を意味する。）である。なお、外部の第３電流路（Ａ）〜外部の第３電流路（Ｄ）の（Ａ）〜（Ｄ）は、それぞれ、条件（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に基づく外部の第３電流路の表示である。
【０１５４】
フォトカプラＰｈｃ内蔵の発光素子は、発光してフォトカプラＰｈｃ内蔵の受光素子を導通させ、容量素子Ｃ３の正極と容量素子Ｃ３の負極をほぼ短絡させ、発光素子ＬＤＳ１への電流の供給を断とする。
【０１５５】
これは、第２電流路が正常であるという表示をさせないためである。
【符号の説明】
【０１５６】
Ｔｒｓ                  トランス
ＬＯ                    一次巻線
Ａ、Ｂ                  一次巻線の両端
Ｌ１〜Ｌ３              二次巻線
Ｐ１〜Ｐ６              二次巻線の両端
Ｔ１〜Ｔ４              端子
Ｑ１〜Ｑ８              半導体素子
Ｄ１〜Ｄ９              整流素子
ＬＤＰ１〜ＬＤＰ３      発光素子
ＬＤＳ１〜ＬＤＳ３      発光素子
ＬＤＭ、ＬＤ            発光素子
Ｐｈｃ                  光結合素子
Ｃ１〜Ｃ５              容量素子
Ｚｅ１〜Ｚｅ４          定電圧素子
Ｒ１〜Ｒ２０            抵抗素子
【図１】
2013061197.tif 000003