(57)【要約】【課題】損失をできるだけ小さくしつつ、直列接続された２つの平滑コンデンサの間の電圧アンバランスを小さくすることが可能な電力変換装置を提供する。【解決手段】ＩＧＢＴ２０，２１は、正相、負相および中性相を有する３線直流の正相および負相の間に直列接続される。平滑コンデンサ２６，２７は、正相と負相との間に直列接続される。中性相と、ＩＧＢＴ２０，２１の接続点との間にリアクトル２４が接続される。制御器２５は、電圧ＶPが電圧ＶNより大きい場合にはＩＧＢＴ２０をスイッチングしてＩＧＢＴ２１をオフにし、一方、電圧ＶNが電圧ＶPより大きい場合にはＩＧＢＴ２１をスイッチングしてＩＧＢＴ２０をオフにする。【選択図】図１
2013162538.tif 000002
【特許請求の範囲】
【請求項１】
電力変換装置であって、
正相、負相および中性相を有する３線直流の前記正相および前記負相の間に直列接続された第１および第２の半導体スイッチ素子と、
前記第１および第２の半導体スイッチ素子にそれぞれ逆並列接続された第１および第２のダイオードと、
前記正相と前記中性相との間に接続された第１のコンデンサと、
前記中性相と前記負相との間に接続された第２のコンデンサと、
前記中性相と、前記第１および第２の半導体スイッチ素子の接続点との間に接続されたリアクトルと、
前記正相と前記負相とに接続されて、交流と直流との間で電力変換を行なう電力変換回路と、
前記第１のコンデンサの第１の電圧および前記第２のコンデンサの第２の電圧を検出する電圧検出器と、
検出された第１および第２の電圧に基づいて前記第１および第２の半導体スイッチ素子を制御する制御器とを備え、
前記制御器は、前記第１の電圧が前記第２の電圧より大きい場合には前記第１の半導体スイッチ素子をスイッチングして前記第２の半導体スイッチ素子をオフにし、前記第２の電圧が前記第１の電圧より大きい場合には前記第２の半導体スイッチ素子をスイッチングして前記第１の半導体スイッチ素子をオフにする、電力変換装置。
【請求項２】
前記制御器は、
前記第１の半導体スイッチ素子を制御するための第１の制御信号の第１のデューティ比と、前記第２の半導体スイッチ素子を制御するための第２の制御信号の第２のデューティ比とを決定するデューティ決定部を含み、
前記デューティ決定部は、前記第１の電圧が前記第２の電圧より大きい場合には、前記第１の電圧と前記第２の電圧との間の電圧差に応じた前記第１のデューティ比を設定するとともに前記第２のデューティ比を０に設定し、
前記デューティ決定部は、前記第２の電圧が前記第１の電圧より大きい場合には、前記第１の電圧と前記第２の電圧との間の電圧差に応じた前記第２のデューティ比を設定するとともに前記第１のデューティ比を０に設定する、請求項１に記載の電力変換装置。
【請求項３】
前記制御器は、
前記第１の半導体スイッチ素子を制御するための第１の制御信号の第１のデューティ比と、前記第２の半導体スイッチ素子を制御するための第２の制御信号の第２のデューティ比とを決定するデューティ決定部を含み、
前記デューティ決定部は、前記第１の電圧が前記第２の電圧より大きい場合には、前記第１のデューティ比を０と異なる所定値に設定するとともに前記第２のデューティ比を０に設定し、
前記デューティ決定部は、前記第２の電圧が前記第１の電圧より大きい場合には、前記第２のデューティ比を０と異なる値に設定するとともに前記第１のデューティ比を０に設定する、請求項１に記載の電力変換装置。
【請求項４】
前記制御器は、
前記第１の半導体スイッチ素子を制御するための第１の制御信号の第１のデューティ比と、前記第２の半導体スイッチ素子を制御するための第２の制御信号の第２のデューティ比とを決定するデューティ決定部を含み、
前記デューティ決定部は、前記第１の電圧と前記第２の電圧との間の電圧差が、０を挟む所定の範囲内である場合には、前記第１および第２のデューティ比をともに０に設定すし、
前記デューティ決定部は、前記第１の電圧が前記第２の電圧より大きく、かつ前記第１の電圧と前記第２の電圧との間の電圧差が前記所定の範囲外である場合には、前記第１の電圧と前記第２の電圧との間の電圧差に応じた前記第１のデューティ比を設定するとともに前記第２のデューティ比を０に設定し、
前記デューティ決定部は、前記第２の電圧が前記第１の電圧より大きく、かつ前記第１の電圧と前記第２の電圧との間の電圧差が前記所定の範囲外である場合には、前記第１の電圧と前記第２の電圧との間の電圧差に応じた前記第２のデューティ比を設定するとともに前記第１のデューティ比を０に設定する、請求項１に記載の電力変換装置。
【請求項５】
前記制御器は、
前記第１の半導体スイッチ素子を制御するための第１の制御信号の第１のデューティ比と、前記第２の半導体スイッチ素子を制御するための第２の制御信号の第２のデューティ比とを決定するデューティ決定部を含み、
前記デューティ決定部は、前記第１の電圧と前記第２の電圧との間の電圧差が、０を挟む所定の範囲内である場合には、前記第１および第２のデューティ比をともに０に設定すし、
前記デューティ決定部は、前記第１の電圧が前記第２の電圧より大きく、かつ前記第１の電圧と前記第２の電圧との間の電圧差が前記所定の範囲外である場合には、前記第１のデューティ比を０と異なる所定値に設定するとともに前記第２のデューティ比を０に設定し、
前記デューティ決定部は、前記第２の電圧が前記第１の電圧より大きく、かつ前記第１の電圧と前記第２の電圧との間の電圧差が前記所定の範囲外である場合には、前記第２のデューティ比を０と異なる値に設定するとともに前記第１のデューティ比を０に設定する、請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置に関し、特に、直列接続された２つの平滑コンデンサにより構成された直流回路を含む電力変換装置に関する。
【背景技術】
【０００２】
たとえば整流回路あるいはインバータ回路といった電力変換装置の中には、直列接続された２つの平滑コンデンサによって構成された直流回路を含むものがある。
【０００３】
このような構成の電力変換装置では、２つの平滑コンデンサの接続点（直流中性点）に対して電流が入力および出力される。２つの平滑コンデンサの電圧のアンバランスを補償するために、さらに、チョッパ回路が設けられる。このような用途に用いられるチョッパ回路は、一般に、２つの平滑コンデンサにそれぞれ並列接続される２つの半導体スイッチ素子と、それら２つの半導体スイッチ素子にそれぞれ逆並列接続される２つのダイオードとを含む。２つの半導体スイッチ素子の接続点は、リアクトルを介して直流中性点に接続される。
【０００４】
たとえば特開２０００７−２２１９０３号公報（特許文献１）は、上記のチョッパを備えた電力変換装置において、２つの平滑コンデンサの電圧のアンバランスを補償するための方法を開示する。具体的には、一定のサンプリング間隔ごとに、チョッパ回路の電流指令値と、チョッパ回路の電流検出値とが比較される。電流指令値と電流検出値との差分が誤差電流として算出される。誤差電流の正負極性に基づいて、その極性を反転させるように、チョッパ回路を制御するためのＰＷＭ（パルス幅変調）信号が生成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２２１９０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のようにチョッパ回路を制御する場合には、２つのコンデンサの間でのエネルギーのやり取りのために、充電電流および放電電流が流れる。このエネルギーは、電圧アンバランスを解消するために用いられるだけでなく、リアクトル、半導体スイッチ等で消費される。リアクトル、半導体スイッチ等で消費されたエネルギーは損失となる。したがって、２つの平滑コンデンサの電圧のアンバランスを補償する場合には、リアクトル、半導体スイッチ等での損失をできるだけ小さくすることが望ましい。
【０００７】
本発明の目的は、損失をできるだけ小さくしつつ、直列接続された２つの平滑コンデンサの間の電圧アンバランスを小さくすることが可能な電力変換装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明のある局面に係る電力変換装置は、正相、負相および中性相を有する３線直流の正相および負相の間に直列接続された第１および第２の半導体スイッチ素子と、第１および第２の半導体スイッチ素子にそれぞれ逆並列接続された第１および第２のダイオードと、正相と中性相との間に接続された第１のコンデンサと、中性相と負相との間に接続された第２のコンデンサと、中性相と、第１および第２の半導体スイッチ素子の接続点との間に接続されたリアクトルと、正相と負相とに接続されて、交流と直流との間で電力変換を行なう電力変換回路と、第１のコンデンサの第１の電圧および第２のコンデンサの第２の電圧を検出する電圧検出器と、検出された第１および第２の電圧に基づいて第１および第２の半導体スイッチ素子を制御する制御器とを備える。制御器は、第１の電圧が第２の電圧より大きい場合には第１の半導体スイッチ素子をスイッチングして第２の半導体スイッチ素子をオフにし、第２の電圧が第１の電圧より大きい場合には第２の半導体スイッチ素子をスイッチングして第１の半導体スイッチ素子をオフにする。
【発明の効果】
【０００９】
本発明によれば、損失をできるだけ小さくしつつ、直列接続された２つの平滑コンデンサの間の電圧アンバランスを小さくすることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態による電力変換装置を示した回路図である。
【図２】本発明の比較例に対応するバランス制御方法を説明するための図である。
【図３】実施の形態１に係る制御器の構成を説明する図である。
【図４】図３に示したＰＷＭ信号発生器５５，５６の構成例を示した図である。
【図５】第１の実施の形態に係るバランス制御を説明するための第１の図である。
【図６】第１の実施の形態に係るバランス制御を説明するための第２の図である。
【図７】実施の形態２に係る制御器の構成を説明する図である。
【図８】実施の形態３に係る制御器の構成を説明する図である。
【図９】実施の形態４に係る制御器の構成を説明する図である。
【発明を実施するための形態】
【００１１】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１２】
図１は、この発明の実施の形態による電力変換装置を示した回路図である。図１を参照して、電力変換装置１０１は、整流回路Ａと、チョッパ回路Ｂと、インバータ回路Ｃと、平滑コンデンサ２６，２７とを備える。
【００１３】
整流回路Ａは、３相交流電源１の交流を直流に変換する。３相交流電源１は、リアクトル５，６，７を介して整流回路Ａに接続されている。チョッパ回路Ｂは、正負の平滑コンデンサ２６，２７の電圧アンバランスを抑制する。インバータ回路Ｃは、チョッパ回路Ｂからの直流を交流に変換する。
【００１４】
平滑コンデンサ２６は、正側平滑コンデンサであり、その正極端子は３線直流の正相に対応する。平滑コンデンサ２７は、負側平滑コンデンサであり、その負極端子は３線直流の負相に対応する。平滑コンデンサ２６，２７の接続点は３線直流の中性相に対応する。すなわち、平滑コンデンサ２６は、３線直流の正相と中性相との間に接続され、平滑コンデンサ２７は、３線直流の中性相と負相との間に接続される。
【００１５】
整流回路Ａは、３つの相を有する。第１の相は、３線直流の正相と負相との間に直列接続されたＩＧＢＴ１０，１１と、ＩＧＢＴ１０，１１にそれぞれ逆並列接続されたダイオード８，９とで構成される。第２の相は、３線直流の正相と負相との間に直列接続されたＩＧＢＴ１４，１５と、ＩＧＢＴ１４，１５にそれぞれ逆並列接続されたダイオード１２，１３とで構成される。第３の相は、３線直流の正相と負相との間に直列接続されたＩＧＢＴ１８，１９と、ＩＧＢＴ１８，１９にそれぞれ逆並列接続されたダイオード１６，１７とで構成される。
【００１６】
３相交流電源１の１つの相は、リアクトル５を介してＩＧＢＴ１０，１１の接続点に接続される。３相交流電源１の他の１相は、リアクトル６を介してＩＧＢＴ１４，１５の接続点に接続される。３相交流電源１の残りの１相は、リアクトル７を介してＩＧＢＴ１８，１９の接続点に接続されている。さらに、３相交流電源１の各相と中性線Ｎとの間に、コンデンサ２，３，４がそれぞれ接続される。
【００１７】
チョッパ回路Ｂは、３線直流の正相と負相との間に直列接続されたＩＧＢＴ２０，２１と、ＩＧＢＴ２０，２１にそれぞれ逆並列接続されたダイオード２２，２３と、リアクトル２４とを含む。リアクトル２４は、ＩＧＢＴ２０，２１の接続点と中性線Ｎとの間に接続される。中性線Ｎは、平滑コンデンサ２６，２７の接続点に接続される。したがってリアクトル２４は、ＩＧＢＴ２０，２１の接続点と平滑コンデンサ２６，２７の接続点との間に接続される。
【００１８】
インバータ回路Ｃは、整流回路Ａと同様の構成を有する。すなわちインバータ回路Ｃは、３つの相を有する。第１の相は、３線直流の正相と負相との間に直列接続されたＩＧＢＴ２８，２９と、ＩＧＢＴ２８，２９にそれぞれ逆並列接続されたダイオード３０，３１とで構成される。第２の相は、３線直流の正相と負相との間に直列接続されたＩＧＢＴ３２，３３と、ＩＧＢＴ３２，３３にそれぞれ逆並列接続されたダイオード３４，３５とで構成される。第３の相は、３線直流の正相と負相との間に直列接続されたＩＧＢＴ３６，３７と、ＩＧＢＴ３６，３７にそれぞれ逆並列接続されたダイオード３８，３９とで構成される。
【００１９】
ＩＧＢＴ２８，２９の接続点、ＩＧＢＴ３２，３３の接続点、およびＩＧＢＴ３６，３７の接続点は、それぞれ、リアクトル４２，４１，４０を介して三相４線式の負荷４６に接続される。さらに負荷４６の各相と中性線Ｎとの間に、コンデンサ４３，４４，４５がそれぞれ接続される。
【００２０】
電力変換装置１０１は、さらに、電圧検出器４７，４８と制御器２５とを備える。電圧検出器４７は、平滑コンデンサ２６の電圧ＶPを検出する。電圧検出器４８は、平滑コンデンサ２７の電圧ＶNを検出する。制御器２５は、電圧検出器４７，４８でそれぞれ検出された電圧ＶP，ＶNに基づいてゲート制御信号ＧP，ＧNを生成する。制御器２５は、チョッパ回路ＢのＩＧＢＴ２０，２１に、生成したゲート制御信号ＧP，ＧNをそれぞれ送る。
【００２１】
制御器２５は、さらに、整流回路Ａおよびインバータ回路Ｃの各々に含まれるＩＧＢＴを制御するためのゲート制御信号を生成する。ただし、図が煩雑になるのを避けるために、図１には、整流回路Ａおよびインバータ回路Ｃの各々に含まれるＩＧＢＴを制御するためのゲート制御信号は示されていない。整流回路Ａおよびインバータ回路Ｃの制御方法としては、ＰＷＭ制御など周知の方法を適用することができるので、以後の詳細な説明は繰り返さない。
【００２２】
図２は、本発明の比較例に対応するバランス制御方法を説明するための図である。（Ａ）はＩＧＢＴの動作を説明するための図である。（Ｂ）はリアクトルに流れる電流の時間的な変化を説明するための波形図である。
【００２３】
図２を参照して、制御器２５Ａは、電圧検出器４７が検出した電圧ＶPおよび電圧検出器４８が検出した電圧ＶNから、電圧ＶPと電圧ＶNとの間の電圧差を検出する。制御器２５Ａは、この電圧差に基づくＰＷＭ制御により、ゲート制御信号ＧP，ＧNを生成する。ゲート制御信号ＧP，ＧNにより、ＩＧＢＴ２０，２１の一方がオンのときに他方がオフとなるように、ＩＧＢＴ２０，２１がスイッチングされる。
【００２４】
正側のＩＧＢＴ（ＩＧＢＴ２０）のオン時には、電流は、平滑コンデンサ２６の正極端子から出て、ＩＧＢＴ２０およびリアクトル２４を経由して平滑コンデンサ２６の負極端子へと流れこむ。一方、負側のＩＧＢＴ（ＩＧＢＴ２１）のオン時には、電流は、平滑コンデンサ２７の正極端子から出て、リアクトル２４およびＩＧＢＴ２１を経由して平滑コンデンサ２７の負極端子へと流れこむ。
【００２５】
電流ＩLは、リアクトル２４に流れる電流を表わす。電流ＩLがＩＧＢＴ２０，２１の接続点から平滑コンデンサ２６，２７の接続点へと流れる場合の電流ＩLの極性を正とする。正側のＩＧＢＴ（ＩＧＢＴ２０）のオン時には、正方向に電流ＩLが流れる。一方、負側のＩＧＢＴ（ＩＧＢＴ２１）のオン時には、負方向に電流ＩLが流れる。このため、図２（Ｂ）に示すように、電流ＩLの極性が時間的に変化する。ＩLDCは電流ＩLの時間平均値であり、電流ＩLの実効値に相当する。なお図２（Ｂ）ではＩLDCが負の値として示されているが、ＩLDCが正の値になる場合もある。
【００２６】
本発明の実施の形態では、制御器２５は、電圧ＶPと電圧ＶNとのうちの大きいほうに対応するＩＧＢＴをスイッチングさせて、他方のＩＧＢＴをオフにする。すなわちＶP＞ＶNの場合には、制御器２５は、ＩＧＢＴ２０をスイッチングさせてＩＧＢＴ２１をオフさせる。逆にＶP＜ＶNの場合には、制御器２５は、ＩＧＢＴ２０をオフさせてＩＧＢＴ２１をスイッチングさせる。これにより、平滑コンデンサ２６，２７の電圧がアンバランスであるときに発生する電流を小さくすることができる。したがって、損失を低減することができる。以下に、本発明の各々の実施の形態に係る制御器２５の具体的な構成について説明する。
【００２７】
［実施の形態１］
図３は、実施の形態１に係る制御器の構成を説明する図である。図３を参照して、制御器２５は、減算器５０と、デューティ制御器５１と、乗算器５２と、デューティリミッタ５３，５４と、ＰＷＭ信号発生器５５，５６とを備える。減算器５０と、デューティ制御器５１と、乗算器５２と、デューティリミッタ５３，５４とはデューティ決定部を構成する。
【００２８】
減算器５０は、電圧ＶPと電圧ＶNとの差分（ＶP−ＶN）を生成する。デューティ制御器５１は、（ＶP−ＶN）に比例した値Ｖを決定する。なお、デューティ制御器５１は、（ＶP−ＶN）の値そのものを出力してもよい。
【００２９】
乗算器５２は、デューティ制御器５１の出力値Ｖに（−１）を乗じる。（ＶP−ＶN）＞０の場合、デューティ制御器５１の出力値Ｖも正の値であるので、乗算器５２の出力値（＝−Ｖ）は負の値となる。逆に（ＶP−ＶN）＜０の場合、デューティ制御器５１の出力値Ｖは負の値であるので、乗算器５２の出力値は正の値となる。
【００３０】
デューティリミッタ５３は、デューティ制御器５１の出力値Ｖに応じたデューティ比を決定する。ただし、デューティ比は一定値を超えないように制限される。同様に、デューティリミッタ５４は、乗算器５２の出力値（＝−Ｖ）に応じたデューティ比を決定する。デューティ比は、一定値を超えないように制限される。なお、デューティリミッタ５３，５４において、「Ｄ」はデューティ比を示している。
【００３１】
デューティリミッタ５３，５４の各々の入力値が０または負の値の場合には、デューティリミッタ５３，５４の各々は、デューティ比として０を出力する。これにより、デューティリミッタ５３から出力されるデューティ比Ｐbrefおよびデューティリミッタ５４から出力されるデューティ比Ｎbrefは、いずれも正の値（ただし一定値を超えない）となる。
【００３２】
ＰＷＭ信号発生器５５は、デューティ比Ｐbrefに基づいてゲート制御信号ＧPを発生させる。ＰＷＭ信号発生器５６は、デューティ比Ｎbrefに基づいてゲート制御信号ＧNを発生させる。
【００３３】
図４は、図３に示したＰＷＭ信号発生器５５，５６の構成例を示した図である。図４を参照して、ＰＷＭ信号発生器５５は、パルス源５７と、変調部５８，５９とを備える。なお、ＰＷＭ信号発生器５６の構成は図４に示された構成と同じであるので以後の説明は繰り返さない。
【００３４】
パルス源５７は、パルス（たとえば矩形パルス）を発生させる。パルスの周波数は特に限定されるものではない。また、パルス源５７から発生したパルスのデューティ比は特に限定されない。
【００３５】
変調部５８は、パルス源５７から発生したパルスのデューティ比を、デューティ比Ｐbrefに従って変化させる。これにより変調部５８は、ゲート制御信号ＧPを発生させる。変調部５９は、パルス源５７から発生したパルスのデューティ比を、デューティ比Ｎbrefに従って変化させる。これにより変調部５９は、ゲート制御信号ＧNを発生させる。
【００３６】
図５は、第１の実施の形態に係るバランス制御を説明するための第１の図である。（Ａ）はＩＧＢＴの動作を説明するための図である。（Ｂ）はリアクトルに流れる電流の時間的な変化を説明するための波形図である。
【００３７】
図３および図５を参照して、（ＶP−ＶN）＞０の場合、すなわちＶP＞ＶNの場合には、デューティ比Ｐbrefが正の値であり、デューティ比Ｎbrefが０である。ゲート制御信号ＧPはデューティ比Ｐbrefに従ってオンオフするのに対し、ゲート制御信号ＧNは常にオフとなる。したがってＩＧＢＴ２０がスイッチングし、ＩＧＢＴ２１はオフのままである。これにより平滑コンデンサ２６が放電され、リアクトル２４を介して平滑コンデンサ２７が充電される。
【００３８】
ＩＧＢＴ２０のオン時には、電流は、平滑コンデンサ２６の正極端子から出て、ＩＧＢＴ２０およびリアクトル２４を経由して平滑コンデンサ２６の負極端子へと流れこむ。リアクトル２４を流れる電流ＩLは０から上昇する。
【００３９】
ＩＧＢＴ２０のオフ時には、ＩＧＢＴ２１もオフしている。このため電流は、平滑コンデンサ２７の負極端子から出て、ダイオード２３およびリアクトル２４を経由して平滑コンデンサ２７の正極端子へと流れこむ。この場合、電流ＩLは低下して０になる。したがって、ＩＧＢＴ２０のみがスイッチングする間、電流ＩLの極性は正となる。
【００４０】
図６は、第１の実施の形態に係るバランス制御を説明するための第２の図である。（Ａ）はＩＧＢＴの動作を説明するための図である。（Ｂ）はリアクトルに流れる電流の時間的な変化を説明するための波形図である。
【００４１】
図３および図６を参照して、（ＶP−ＶN）＜０の場合、すなわちＶP＜ＶNの場合には、デューティ比Ｐbrefが０であり、デューティ比Ｎbrefが正の値である。ゲート制御信号ＧPは常にオフとなるのに対し、ゲート制御信号ＧNはデューティ比Ｎbrefに従ってオンオフする。したがってＩＧＢＴ２０がオフのままであり、ＩＧＢＴ２１がスイッチングする。これにより平滑コンデンサ２７が放電され、リアクトル２４を介して平滑コンデンサ２６が充電される。
【００４２】
ＩＧＢＴ２１のオン時には、電流は、平滑コンデンサ２７の正極端子から出て、リアクトル２４およびＩＧＢＴ２１を経由して平滑コンデンサ２７の負極端子へと流れこむ。リアクトル２４を流れる電流ＩLの絶対値が増加し、電流ＩLは０から負方向へと変化する。
【００４３】
ＩＧＢＴ２１のオフ時には、ＩＧＢＴ２０もオフしている。このため電流は、平滑コンデンサ２６の負極端子から出て、リアクトル２４およびダイオード２２を経由して平滑コンデンサ２６の正極端子へと流れこむ。この場合、電流ＩLの絶対値が減少し、電流ＩLは負の値から０へと変化する。したがって、ＩＧＢＴ２１のみがスイッチングする間、電流ＩLの極性は負となる。
【００４４】
図５および図６に示されるように、平滑コンデンサ２６の電圧が平滑コンデンサ２７の電圧よりも大きいとき、制御器２５はＩＧＢＴ２０をスイッチングさせる。逆に、平滑コンデンサ２７の電圧が平滑コンデンサ２６の電圧よりも大きいとき、制御器２５はＩＧＢＴ２１をスイッチングさせる。これにより、平滑コンデンサ２６，２７の電圧アンバランスを抑制することができる。
【００４５】
さらに図２に示した制御では、電圧ＶPおよび電圧ＶNの大小関係に関わらず、ＩＧＢＴ２０，２１の両方をスイッチングさせる。これにより、リアクトル２４には電流ＩLが正方向および負方向に流れる。
【００４６】
一方、第１の実施の形態によれば、ＶP＞ＶNの場合には、リアクトル２４には電流ＩLが正方向にしか流れず、ＶP＜ＶNの場合には、リアクトル２４には電流ＩLが負方向にしか流れない。このため、リアクトル２４での損失を低減することができる。
【００４７】
さらに、図２に示した場合には、ＩＧＢＴ２０，２１の一方がオンである間に、電流ＩLが正から負（または負から正）へと変化する。このため、オンしているＩＧＢＴに流れる電流の変化量が大きくなる。したがって、ＩＧＢＴの損失が大きくなる。これに対して第１の実施の形態によれば、電流ＩLは０と正の値との間、あるいは０と負の値との間で変化する。このため電流ＩLの変化量は、図２に示した変化量よりも小さい。したがってオンしているＩＧＢＴに流れる電流の変化量も小さくなるので、ＩＧＢＴの損失を低減することができる。
【００４８】
このように第１の実施の形態によれば、リアクトルおよびＩＧＢＴの損失を低減することができる。これによりリアクトルおよびＩＧＢＴの小型化を図ることができるので、電力変換装置の小型化および軽量化を図ることができる。
【００４９】
［実施の形態２］
図７は、実施の形態２に係る制御器の構成を説明する図である。図７を参照して、制御器２５は、電圧比較器６１，６２と、ＰＷＭ信号発生器５５，５６とを備える。電圧比較器６１，６２はデューティ決定部を構成する。
【００５０】
電圧比較器６１は、電圧ＶPと電圧ＶNとを比較する。ＶP＞ＶNの場合、電圧比較器６１は、デューティ比（duty）を一定値Ｄに設定する。ＶP≦ＶNの場合、電圧比較器６１は、デューティ比を０に設定する。電圧比較器６１によって決定されたデューティ比は、デューティ比Ｐbrefとして電圧比較器６１から出力される。
【００５１】
同じく電圧比較器６２は、電圧ＶPと電圧ＶNとを比較する。ＶN＞ＶPの場合、電圧比較器６２は、デューティ比（duty）を一定値Ｄに設定する。ＶN≦ＶPの場合、電圧比較器６２は、デューティ比を０に設定する。電圧比較器６２によって決定されたデューティ比は、デューティ比Ｎbrefとして電圧比較器６２から出力される。
【００５２】
ＰＷＭ信号発生器５５，５６の構成については、図３および図４に示した構成と同じである。ＶP＞ＶNの場合、Ｐbref＝Ｄ、Ｎbref＝０である。したがって、ゲート制御信号ＧPはデューティ比Ｐbrefに従ってオンオフするのに対し、ゲート制御信号ＧNは常にオフとなる。すなわちＩＧＢＴ２０がスイッチングし、ＩＧＢＴ２１はオフのままである。逆にＶP＜ＶNの場合、Ｐbref＝０，Ｎbref＝Ｄである。したがってゲート制御信号ＧPは常にオフとなるのに対し、ゲート制御信号ＧNはデューティ比Ｎbrefに従ってオンオフする。すなわちＩＧＢＴ２０はオフのままであり、ＩＧＢＴ２１がスイッチングする。
【００５３】
このように実施の形態２によれば、実施の形態１に係る制御と同じ制御を実現できる。したがって実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
【００５４】
［実施の形態３］
図８は、実施の形態３に係る制御器の構成を説明する図である。図３および図８を参照して、実施の形態３において、制御器２５は、デューティリミッタ５３，５４に代えてデューティリミッタ５３Ａ，５４Ａを含む。この点で実施の形態３に係る制御器は、実施の形態１に係る制御器と異なる。なお、図８に示した構成の他の部分は、図３の対応する部分と同様である。減算器５０と、デューティ制御器５１と、乗算器５２と、デューティリミッタ５３Ａ，５４Ａとはデューティ決定部を構成する。
【００５５】
デューティリミッタ５３Ａは、デューティ制御器５１の出力値Ｖ、言い換えれば（ＶP−ＶN）に対する不感帯を有する点でデューティリミッタ５３と異なる。すなわち、デューティ制御器５１の出力値Ｖが０より大きく、ある正の所定値以下である場合には、デューティリミッタ５３Ａから出力されるデューティ比Ｐbrefは０である。デューティリミッタ５３Ａの他の点については、デューティリミッタ５３と同じである。したがってデューティ制御器５１の出力値Ｖが負の場合にもデューティ比Ｐbrefは０である。
【００５６】
デューティリミッタ５４Ａは、乗算器５２の出力値（−Ｖ）に対する不感帯を有する点でデューティリミッタ５４と異なる。すなわち、乗算器５２の出力値（−Ｖ）が０より大きく、ある正の所定値以下である場合には、デューティリミッタ５４Ａから出力されるデューティ比Ｎbrefは０である。デューティリミッタ５４Ａの他の点については、デューティリミッタ５４と同じである。したがって乗算器５２の出力値（−Ｖ）が負の場合（Ｖが正の場合）にもデューティ比Ｎbrefは０である。
【００５７】
実施の形態１では、電圧ＶPと電圧ＶNとが等しくならない間、ＩＧＢＴ２０，２１のいずれか一方がスイッチングする。しかしながら実施の形態３によれば、（ＶP−ＶN）の絶対値が所定値以下である場合、ゲート制御信号ＧP，ＧNの両方がオフとなる。したがって電圧ＶPと電圧ＶNとが等しくなくても、（ＶP−ＶN）の絶対値が所定値以下であればＩＧＢＴ２０，２１の両方がオフする。これにより実施の形態３では、ＩＧＢＴ２０，２１の両方がオフする時間を長くすることができるので、実施の形態１よりもチョッパ回路Ｂの損失（たとえばリアクトルの損失、ＩＧＢＴの損失等）を低減することができる。
【００５８】
［実施の形態４］
図９は、実施の形態４に係る制御器の構成を説明する図である。図７および図９を参照して、実施の形態４において、制御器２５は、電圧比較器６１，６２に代えて電圧比較器６１Ａ，６２Ａを含む。この点で実施の形態４に係る制御器は、実施の形態２に係る制御器と異なる。なお、図９に示した構成の他の部分は、図７の対応する部分と同様である。電圧比較器６１Ａ，６２Ａはデューティ決定部を構成する。
【００５９】
電圧比較器６１Ａは、（ＶP−ＶN）に対する不感帯を有する点で電圧比較器６１と異なる。ＶP＞ＶN＋ΔＶである場合には、電圧比較器６１Ａは、デューティ比（duty）を一定値Ｄに設定する。ＶP≦ＶN＋ΔＶである場合には、電圧比較器６１Ａは、デューティ比を０に設定する。電圧比較器６１Ａによって決定されたデューティ比は、デューティ比Ｐbrefとして電圧比較器６１Ａから出力される。
【００６０】
電圧比較器６２Ａは、（ＶP−ＶN）に対する不感帯を有する点で電圧比較器６２と異なる。ＶN＞ＶP＋ΔＶである場合には、電圧比較器６２Ａは、デューティ比（duty）を一定値Ｄに設定する。ＶN≦ＶP＋ΔＶである場合には、電圧比較器６２Ａは、デューティ比を０に設定する。電圧比較器６２Ａによって決定されたデューティ比は、デューティ比Ｎbrefとして電圧比較器６２Ａから出力される。
【００６１】
実施の形態４によれば、−ΔＶ≦（ＶP−ＶN）≦ΔＶであるときには、デューティ比ＰbrefおよびＮbrefが０となる。このためゲート制御信号ＧP，ＧNがオフになるのでＩＧＢＴ２０，２１がオフする。したがって実施の形態４では、ＩＧＢＴ２０，２１の両方がオフする時間を長くすることができるので、実施の形態２よりもチョッパ回路Ｂの損失（たとえばリアクトルの損失、ＩＧＢＴの損失等）を低減することができる。
【００６２】
なお、上記の各実施の形態では、半導体スイッチ素子としてＩＧＢＴを示した。ただし半導体スイッチ素子はＩＧＢＴに限定されるものではなく、たとえばＭＯＳＦＥＴ等でもよい。
【００６３】
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内で全ての変更が含まれることが意図される。
【符号の説明】
【００６４】
１  交流電源、２〜４，４３〜４５  コンデンサ、５〜７，２４，４０〜４２  リアクトル、８，９，１２，１３，１６，１７，２２，２３，３０，３１，３４，３５，３８，３９  ダイオード、１０，１１，１４，１５，１８〜２１，２８，２９，３２，３３，３６，３７  ＩＧＢＴ、２５，２５Ａ  制御器、２６，２７  平滑コンデンサ、４６  負荷、４７，４８  電圧検出器、５０  減算器、５１  デューティ制御器、５２  乗算器、５３，５４，５３Ａ，５４Ａ  デューティリミッタ、５５，５６  ＰＷＭ信号発生器、５７  パルス源、５８，５９  変調部、６１，６２，６１Ａ，６２Ａ  電圧比較器、１０１  電力変換装置、Ａ  整流回路、Ｂ  チョッパ回路、Ｃ  インバータ回路、Ｎ  中性線。
【図１】
2013162538.tif 000003
【図２】
2013162538.tif 000004
【図３】
2013162538.tif 000005
【図４】
2013162538.tif 000006
【図５】
2013162538.tif 000007
【図６】
2013162538.tif 000008
【図７】
2013162538.tif 000009
【図８】
2013162538.tif 000010
【図９】
2013162538.tif 000011