(57)【要約】【課題】配線ＰＴの寄生抵抗を低減可能なダミーＰＴの設計方法を提供する。【解決手段】切欠ＰＴ２を所定方向に所定値Δｘ１ずつ縮小して縮小図形４を生成し、各所定値Δｘ１だけ拡大してダミーＰＴ５を生成し、該外形を抽出して矩形図形６を生成し、所定値Δｘ１ずつ縮小して縮小図形７を生成し、ダミーＰＴ５から縮小図形７を論理減算して切欠図形８及び矩形図形９を生成し、切欠図形８を抽出し、該外形から矩形図形２１を生成し、切欠図形８と矩形図形２１とを比較して切欠図形８の切欠３の各端辺２２を抽出し、所定方向に直交する方向に延在する辺２３を抽出し、該辺２３から矩形図形２４を生成し、切欠図形８から矩形図形２４を論理減算して矩形図形２５を生成し、切欠図形８及び矩形図形９から切欠図形８を削除し、矩形図形９と矩形図形２５とを論理加算して第１，第２のビア配置領域２６，２７を生成し、各ビア配置領域２６，２７にビア２８を配置する。【選択図】図１７
2013114296.tif 000002
【特許請求の範囲】
【請求項１】
一方向に延在するパターンを含む配線パターンを有する第１の配線層の積層方向に配置される第２の配線層に、前記配線パターンにビアを介して接続するダミーパターンを生成するためのダミーパターンの設計方法において、
前記配線パターンに対応する領域に、角部に切り欠きを有するダミーパターン生成用パターンを生成するダミーパターン生成用パターン生成ステップと、
前記ダミーパターン生成用パターンを前記一方向及び前記一方向とは逆方向にそれぞれ所定の値だけ縮小して第１の縮小図形を生成する第１の縮小図形生成ステップと、
前記第１の縮小図形を前記一方向及び前記逆方向にそれぞれ前記所定の値だけ拡大してダミーパターンを生成するダミーパターン生成ステップと、
前記ダミーパターンの外形を抽出して前記ダミーパターンの外周の辺を一辺とする第１の矩形図形を生成する第１の矩形図形生成ステップと、
前記第１の矩形図形を前記一方向及び前記逆方向にそれぞれ前記所定の値だけ縮小して第２の縮小図形を生成する第２の縮小図形生成ステップと、
前記ダミーパターンから前記第２の縮小図形を論理減算して、角部に切り欠きを有する切り欠き図形、及び第２の矩形図形をそれぞれ生成する、切り欠き図形及び矩形図形生成ステップと、
前記切り欠き図形及び前記第２の矩形図形のうち、矩形形状を有さない前記切り欠き図形を抽出する切り欠き図形抽出ステップと、
前記切り欠き図形の外形を抽出して前記切り欠き図形の外周の辺を一辺とする第３の矩形図形を生成する第３の矩形図形生成ステップと、
前記切り欠き図形と前記第３の矩形図形とを比較して前記切り欠きの各端辺を抽出する第１の切り欠き端辺抽出ステップと、
前記各端辺の内、前記一方向に直交する方向に延在する辺をさらに抽出する第２の切り欠き端辺抽出ステップと、
前記一方向に直交する方向に延在する辺を一辺とし、前記一方向に延在する、前記所定の値よりも長い辺を他辺とする第４の矩形図形を生成する第４の矩形図形生成ステップと、
前記切り欠き図形から前記第４の矩形図形を論理減算して、第５の矩形図形を生成する第５の矩形図形生成ステップと、
前記切り欠き図形及び矩形図形生成ステップで生成された前記切り欠き図形及び前記第２の矩形図形のうち、矩形形状を有さない前記切り欠き図形を削除する切り欠き図形削除ステップと、
前記切り欠き図形削除ステップで残した前記第２の矩形図形と、前記第５の矩形図形生成ステップで生成した前記第５の矩形図形と、を論理加算して、互いに離間して配置される第１のビア配置領域及び第２のビア配置領域を生成するビア配置領域生成ステップと、
前記第１のビア配置領域に前記ビアが配置されたビアセル及び前記第２のビア配置領域に前記ビアが配置されたビアセルを生成するビアセル生成ステップと、
を含むことを特徴とするダミーパターンの設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体集積回路装置におけるダミーパターンの設計方法に関する。
【背景技術】
【０００２】
半導体集積回路装置は、通常、複数の金属配線層と複数の絶縁層とが交互に積層された多層配線構造を有している。
このような多層配線構造を有する半導体集積回路装置では、金属配線パターンの面積や配置密度の違いによって複数の金属配線層が積層されている領域とそうでない領域とが混在しており、多層配線構造部における厚さのばらつきが生じる。
厚さのばらつきが大きいと、その段差部における絶縁層及び金属配線層の厚さが薄くなる。絶縁層の厚さが薄くなっている部分では絶縁性が悪化するため、積層方向における金属配線層間でショート不良が発生する場合がある。金属配線層の厚さが薄くなっている部分ではその部分の金属配線パターンが断線する場合がある。
そこで、金属配線層上に成膜された絶縁層の表面を、例えばＣＭＰ(Chemical Mechanical Polishing ：化学的機械的研磨)法を用いて平坦化することが行われる。
【０００３】
しかしながら、金属配線層上に成膜された絶縁層の表面の段差が大きいと、平坦化するまでの研磨時間が長くなるので生産性を悪化させる要因となったり、下層の金属配線層を露出させてしまう場合がある。下層の金属配線層が露出した状態で平坦化された絶縁膜上に上層の金属配線層を形成すると、上層の金属配線層と下層の金属配線層とが露出した部分で短絡してしまう場合がある。
【０００４】
そこで、金属配線層に回路構成とは無関係なダミーパターンを設けることにより、その金属配線層における金属配線パターンの配置密度のばらつきをダミーパターンで低減することが行われている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１１５９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示されているようなダミーパターンは、一般的に、ＤＲＣ（design rule check）を用いたＣＡＤ（Computer aided design）処理により、金属配線パターンが形成されていない領域に、金属配線パターンの密度のばらつきを低減する目的で一律にデータ生成される。
【０００７】
ところで、半導体プロセスの微細化技術の発達により、半導体集積回路の高密度化及び大規模化が進んでいる。これにより、金属配線パターンは、線幅が細く、かつ配線長が長くなる傾向にあり、金属配線パターンの寄生抵抗が回路の遅延に大きな影響を与えており、回路を誤動作させる要因の１つになっている。
また、電源配線用の金属配線パターンの寄生抵抗の効果は電源配線に流れる電流と相まって、個々の回路に供給される電圧の低下を引き起こす。この電圧の低下はＩＲドロップと称され、このＩＲドロップにより、タイミング遅延が発生し、半導体集積回路装置が動作不良を起こす場合がある。回路を安定的に動作させるためには、電源配線及びＧＮＤ配線の線幅をそれぞれできるだけ太くして寄生抵抗を下げることが望ましい。しかしながら、電源配線及びＧＮＤ配線の線幅を太くするとチップ面積が増大し、チップ面積に応じてチップコストが増大してしまうため、現実的に難しいのが実状である。
【０００８】
そこで、本発明は、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能な、ダミーパターンの設計方法、特に、角部が切り欠き形状を有するダミーパターンの設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明は次のダミーパターンの設計方法を提供する。
一方向に延在するパターンを含む配線パターン（１）を有する第１の配線層の積層方向に配置される第２の配線層に、前記配線パターン（１）にビア（２８）を介して接続するダミーパターン（５）を生成するためのダミーパターンの設計方法において、前記配線パターン（１）に対応する領域に、角部に切り欠き（３）を有するダミーパターン生成用パターン（２）を生成するダミーパターン生成用パターン生成ステップと、前記ダミーパターン生成用パターン（２）を前記一方向及び前記一方向とは逆方向にそれぞれ所定の値（Δｘ１）だけ縮小して第１の縮小図形（４）を生成する第１の縮小図形生成ステップと、前記第１の縮小図形（４）を前記一方向及び前記逆方向にそれぞれ前記所定の値（Δｘ１）だけ拡大してダミーパターン（５）を生成するダミーパターン生成ステップと、前記ダミーパターン（５）の外形を抽出して前記ダミーパターン（５）の外周の辺を一辺とする第１の矩形図形（６）を生成する第１の矩形図形生成ステップと、前記第１の矩形図形（６）を前記一方向及び前記逆方向にそれぞれ前記所定の値（Δｘ１）だけ縮小して第２の縮小図形（７）を生成する第２の縮小図形生成ステップと、前記ダミーパターン（５）から前記第２の縮小図形（７）を論理減算して、角部に切り欠き（３）を有する切り欠き図形（８）、及び第２の矩形図形（９）をそれぞれ生成する、切り欠き図形及び矩形図形生成ステップと、前記切り欠き図形（８）及び前記第２の矩形図形（９）のうち、矩形形状を有さない前記切り欠き図形（８）を抽出する切り欠き図形抽出ステップと、前記切り欠き図形（８）の外形を抽出して前記切り欠き図形の外周の辺を一辺とする第３の矩形図形（２１）を生成する第３の矩形図形生成ステップと、前記切り欠き図形（８）と前記第３の矩形図形（２１）とを比較して前記切り欠き（３）の各端辺（２２）を抽出する第１の切り欠き端辺抽出ステップと、前記各端辺（２２）の内、前記一方向に直交する方向に延在する辺（２３）をさらに抽出する第２の切り欠き端辺抽出ステップと、前記一方向に直交する方向に延在する辺（２３）を一辺とし、前記一方向に延在する、前記所定の値よりも長い辺を他辺とする第４の矩形図形（２４）を生成する第４の矩形図形生成ステップと、前記切り欠き図形（８）から前記第４の矩形図形（２４）を論理減算して、第５の矩形図形（２５）を生成する第５の矩形図形生成ステップと、前記切り欠き図形及び矩形図形生成ステップで生成された前記切り欠き図形（８）及び前記第２の矩形図形（９）のうち、前記切り欠き図形（８）を削除する切り欠き図形削除ステップと、前記切り欠き図形削除ステップで残した前記第２の矩形図形（９）と、前記第５の矩形図形生成ステップで生成した前記第５の矩形図形（２５）と、を論理加算して、互いに離間して配置される第１のビア配置領域（２７）及び第２のビア配置領域（２６）を生成するビア配置領域生成ステップと、前記第１のビア配置領域（２７）に前記ビア（２８）が配置されたビアセル及び前記第２のビア配置領域（２６）に前記ビア（２８）が配置されたビアセルを生成するビアセル生成ステップと、を含むことを特徴とするダミーパターンの設計方法。
【発明の効果】
【００１０】
本発明によれば、特に、角部が切り欠き形状を有するダミーパターンの設計方法において、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能になるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図２】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図３】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図４】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図５】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図６】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図７】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図８】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図９】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図１０】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図１１】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図１２】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図１３】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面透視図である。
【図１４】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図１５】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図１６】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図１７】本発明のダミーパターンの設計方法の第１の実施の形態を説明するための模式的平面図である。
【図１８】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図１９】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２０】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２１】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２２】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２３】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２４】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２５】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２６】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２７】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２８】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図２９】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面図である。
【図３０】本発明のダミーパターンの設計方法の第２の実施の形態を説明するための模式的平面透視図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態を、好ましい実施例により図１〜図３０を用いて説明する。
【００１３】
＜第１の実施の形態＞
本発明に係るダミーパターンの設計方法の第１の実施の形態について図１〜図１７を用いて説明する。
【００１４】
まず、複数の金属配線パターンからなる第１金属配線層の「第１金属配線層データ」を作成する。
「第１金属配線層データ」には、例えば図１に示す金属配線パターン１のデータが含まれている。
【００１５】
次に、第１金属配線層に対して積層方向に位置する第２金属配線層の「第２金属配線層データ」を作成する。
【００１６】
一般的に、自動配線処理を行うＣＡＤ（Computer aided design）では、所定の金属配線層では所定の方向のみに配線を行うようにルール化されている場合が多い。この配線方法は、積層間の金属配線層同士の金属配線ショートの発生を抑制して効率的に配線する方法である。例えば、第１金属配線層ではＸ方向のみに配線を行い、第２金属配線層ではＹ方向のみに配線を行い、第１金属配線層の金属配線パターンと第２金属配線層の金属配線パターンとの立体交差している箇所や重なり合ってビアが配置されている箇所以外は金属配線パターンのないデッドスペースとなっている場合が多い。
なお、このデッドスペースには、通常、ＣＡＤ処理によって、金属配線パターンの密度のばらつきを低減する目的で一律にダミーパターンが生成される。
【００１７】
第１の実施の形態では、第２金属配線層における、金属配線パターン１に対応する領域が金属配線パターンのないデッドスペースとなっている場合、従来のように一律にダミーパターンを生成するのではなく、金属配線パターン１の形状に基づいてダミーパターンを生成する。
【００１８】
しかしながら、実際には、他の金属配線パターンの形状や配置の影響により、金属配線パターン１と同じ形状で基礎となるダミーパターン生成用パターンを生成することができない場合があり、例えば、図２に示すように、角部に切り欠き３を有するダミーパターン生成用パターン２が生成される。
しかしながら、従来の、ＤＲＣルールに則ったビアの配置ルールでは、このような角部に切り欠き３を有するダミーパターン生成用パターン２に対応できていないので、ＤＲＣエラーが発生する場合がある。
【００１９】
そこで、第１の実施の形態におけるダミーパターンの設計方法を以下に示す。
【００２０】
図３に示すように、第２金属配線層におけるダミーパターン生成用パターン２を、Ｘ方向（図１６における左右方向）にΔｘ１（例えば４．０１μｍ）ずつ縮小する。
この縮小により、Ｘ方向の幅が「２×Δｘ１」よりも小さい（例えば８．００μｍ）図形は消滅する。
例えば、図２のダミーパターン生成用パターン２は、Ｘ方向の縮小により、図３の縮小図形４になる。
【００２１】
図４に示すように、縮小図形４を、Ｘ方向（図４における左右方向）に同じくΔｘ１ずつ拡大する。
このＸ方向の拡大により、図３の縮小図形４は、図４の拡大図形５になる。
この拡大図形５は、第２金属配線層において、第１金属配線層の金属配線パターン１に対応するダミーパターン５となる。
【００２２】
一般的、ＤＲＣルールに則ったビアの配置ルールでは、矩形領域にビアを最大数、配置できるように、ビアの行数及び列数を決定する。従って、ビアの配置領域は、原則、矩形形状であることが必要とされる。
そこで、上述した第１金属配線層の金属配線パターン１と第２金属配線層のダミーパターン５とを積層方向に接続するビアセルの生成方法を第１の実施の形態として以下に示す。
【００２３】
図４に示すダミーパターン５の外形を抽出し、ダミーパターン５の外周の辺を一辺とする矩形図形６を生成する（図５参照）。
【００２４】
図６に示すように、矩形図形６を、Ｘ方向（図６における左右方向）に同じくΔｘ１ずつ縮小して、縮小図形７とする。
【００２５】
図４に示すダミーパターン（拡大図形）５から、図６に示す縮小図形７を論理減算することによって、図７に示す、切り欠き３を有する切り欠き図形８、及び矩形図形９を生成する。
【００２６】
図８に示すように、生成した切り欠き図形８及び矩形図形９から、矩形形状を有さない図形を抽出する。図８においては、矩形形状を有さない切り欠き図形８を抽出する。
【００２７】
図８に示す切り欠き図形８の外形を抽出し、切り欠き図形８の外周の辺を一辺とする矩形図形２１を生成する（図９参照）。
【００２８】
図８の切り欠き図形８の外形と図９の矩形図形２１の外形とを比較して、切り欠き３の各端辺２２を抽出する（図１０参照）。
【００２９】
図１１に示すように、Ｙ方向（図１１における上下方向）に延在するＸ端辺２３をさらに抽出する。
【００３０】
図１２に示すように、Ｘ端辺２３を一辺とし、Ｙ方向に延在する、上述したΔｘ１よりも長いＹ辺を他辺とする矩形図形２４を生成する。
【００３１】
図８に示す切り欠き図形８から、図１２に示す矩形図形２４を論理減算することによって、図１３に示す、矩形図形２５を生成する。
【００３２】
図７に示す、切り欠き３を有する切り欠き図形８、及び矩形図形９から、矩形形状を有さない図形を抽出して削除する。図１４においては、図７に示す、切り欠き３を有する切り欠き図形８、及び矩形図形９から、図８に示す切り欠き図形８を論理減算することによって、矩形図形９を残す。
【００３３】
図１３の矩形図形２５と図１４の矩形図形９を論理加算することによって、図１５に示す、ビア配置領域２６，２７を生成する。
【００３４】
図１６に示すように、ＤＲＣルールに則ったビア配置ルールに基づいて、ビア配置領域２６，２７にビア２８がそれぞれ最大数、配置されるように、ビアセルを生成する。
【００３５】
図１７に、第１金属配線層の金属配線パターン１と、第２金属配線層のダミーパターン５と、金属配線パターン１とダミーパターン５とを積層方向に電気的に接続するビア２８と、の積層方向の位置関係を模式的に示す。
例えば、電流が図１７の右側から左側に流れる場合、電流は、第１金属配線層の金属配線パターン１を流れると共に、ビア２８を介して第２金属配線層のダミーパターン５にも流れるので、実質的に電流が流れる金属配線パターンの断面積が大きくなった状態と同じになるため、金属配線パターン抵抗を小さくすることができる。
【００３６】
上述した手順により、特に、角部が切り欠き形状を有するダミーパターンの設計方法において、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能になる。
【００３７】
なお、上述した第２金属配線層において、角部が切り欠き形状を有するダミーパターン５の他に、角部が切り欠き形状を有さないダミーパターンが配置されている場合は、角部が切り欠き形状を有さないダミーパターンについては図８〜図１５の工程を省略することができる。
【００３８】
また、上述した手順によれば、ダミーパターンの形状、特にダミーパターンの切り欠き形状に応じて最適なビア配置領域を生成して配置し、このビア配置領域内に、ＤＲＣルールに則ったビア配置ルールに基づいてビア配置を行うため、ＤＲＣエラーの発生を防止することができる。
【００３９】
また、上述した手順によれば、同じ大きさで同じ形状のビア配置領域が複数ある場合、生成した１つのビアセルを共通に用いることができるので、ビアレイアウトのデータ数を減らすことができる。
【００４０】
＜第２の実施の形態＞
本発明に係るダミーパターンの設計方法の第２の実施の形態について図１８〜図３０を用いて説明する。
なお、説明をわかりやすくするために、第１の実施の形態と同じ構成部には同じ符号を付す。
【００４１】
まず、複数の金属配線パターンからなる第１金属配線層の「第１金属配線層データ」を作成する。
「第１金属配線層データ」には、例えば図１８に示す金属配線パターン１のデータが含まれている。
【００４２】
次に、第１金属配線層に対して積層方向に位置する第２金属配線層の「第２金属配線層データ」を作成する。
【００４３】
一般的に、自動配線処理を行うＣＡＤ（Computer aided design）では、所定の金属配線層では所定の方向のみに配線を行うようにルール化されている場合が多い。この配線方法は、積層間の金属配線層同士の配線ショートの発生を抑制して効率的に配線する方法である。例えば、第１金属配線層ではＸ方向のみに配線を行い、第２金属配線層ではＹ方向のみに配線を行い、第１金属配線層の金属配線パターンと第２金属配線層の金属配線パターンとの立体交差している箇所や重なり合ってビアが配置されている箇所以外は金属配線パターンのないデッドスペースとなっている場合が多い。
なお、このデッドスペースには、通常、ＣＡＤ処理によって、金属配線パターンの密度のばらつきを低減する目的で一律にダミーパターンが生成される。
【００４４】
第２の実施の形態では、第２金属配線層における、金属配線パターン１に対応する領域が金属配線パターンのないデッドスペースとなっている場合、従来のように一律にダミーパターンを生成するのではなく、金属配線パターン１の形状に基づいてダミーパターンを生成する。
【００４５】
しかしながら、実際には、他の金属配線パターンの形状や配置の影響により、金属配線パターン１と同じ形状で基礎となるダミーパターン生成用パターンを生成することができない場合があり、例えば、図１９に示すように、角部に切り欠き３を有するダミーパターン生成用パターン２が生成される。
しかしながら、従来の、ＤＲＣルールに則ったビアの配置ルールでは、このような角部に切り欠き３を有するダミーパターン生成用パターン２に対応できていないので、ＤＲＣエラーが発生する場合がある。
【００４６】
そこで、第２の実施の形態におけるダミーパターンの設計方法を以下に示す。
【００４７】
図２０に示すように、第２金属配線層におけるダミーパターン生成用パターン２を、Ｘ方向（図３における左右方向）にΔｘ１（例えば４．０１μｍ）ずつ縮小する。
この縮小により、Ｘ方向の幅が「２×Δｘ１」よりも小さい（例えば８．００μｍ）図形は消滅する。
例えば、図１９のダミーパターン生成用パターン２は、Ｘ方向の縮小により、図２０の縮小図形４になる。
【００４８】
図２１に示すように、縮小図形４を、Ｘ方向（図２１における左右方向）に同じくΔｘ１ずつ拡大する。
このＸ方向の拡大により、図２０の縮小図形４は、図２１の拡大図形５になる。
この拡大図形５は、第２金属配線層において、第１金属配線層の金属配線パターン１に対応するダミーパターン５となる。
【００４９】
一般的、ＤＲＣルールに則ったビアの配置ルールでは、矩形領域にビアを最大数、配置できるように、ビアの行数及び列数を決定する。従って、ビアの配置領域は、原則、矩形形状であることが必要とされる。
そこで、上述した第１金属配線層の金属配線パターン１と第２金属配線層のダミーパターン５とを積層方向に接続するビアセルの生成方法を第２の実施の形態として以下に示す。
【００５０】
図２１に示すダミーパターン５の外形を抽出し、ダミーパターン５の外周の辺を一辺とする矩形図形６を生成する（図２２参照）。
【００５１】
図２３に示すように、矩形図形６を、Ｘ方向（図２３における左右方向）に同じくΔｘ１ずつ縮小して、縮小図形７とする。
【００５２】
図２１に示すダミーパターン（拡大図形）５から、図２３に示す縮小図形７を論理減算することによって、図２４に示す、切り欠き３を有する切り欠き図形８、及び矩形図形９を生成する。
【００５３】
図２５に示すように、生成した切り欠き図形８及び矩形図形９から、矩形形状を有さない図形を抽出する。図２５においては、矩形形状を有さない切り欠き図形８を抽出する。
【００５４】
図２１に示すダミーパターン（拡大図形）５から、図２５に示す切り欠き図形８を論理減算することによって、図２６に示す、矩形図形１０を生成する。
【００５５】
図２６に示す矩形図形１０を、Ｘ方向（図２６における左右方向）に同じくΔｘ１ずつ縮小して、図２７に示す縮小図形１１とする。
【００５６】
図２６に示す矩形図形１０から、図２７に示す縮小図形１１を論理減算することによって、図２８に示す、ビア配置領域１２，１３を生成する。
【００５７】
図２９に示すように、ＤＲＣルールに則ったビア配置ルールに基づいて、ビア配置領域１２，１３にビア１４がそれぞれ最大数、配置されるように、ビアセルを生成する。
【００５８】
図３０に、第１金属配線層の金属配線パターン１と、第２金属配線層のダミーパターン５と、金属配線パターン１とダミーパターン５とを積層方向に電気的に接続するビア１４と、の積層方向の位置関係を模式的に示す。
例えば、電流が図３０の右側から左側に流れる場合、電流は、第１金属配線層の金属配線パターン１を流れると共に、ビア１４を介して第２金属配線層のダミーパターン５にも流れるので、実質的に電流が流れる金属配線パターンの断面積が大きくなった状態と同じになるため、金属配線パターン抵抗を小さくすることができる。
【００５９】
なお、上述した第２金属配線層において、角部が切り欠き形状を有するダミーパターン５の他に、角部が切り欠き形状を有さないダミーパターンが配置されている場合は、角部が切り欠き形状を有さないダミーパターンについては図２５〜図２８の工程を省略することができる。
【００６０】
上述した手順により、特に、角部が切り欠き形状を有するダミーパターンの設計方法において、チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンの寄生抵抗に起因する動作不良を抑制することが可能になる。
【００６１】
また、上述した手順によれば、ダミーパターンの形状、特にダミーパターンの切り欠き形状に応じて最適なビア配置領域を生成して配置し、このビア配置領域内に、ＤＲＣルールに則ったビア配置ルールに基づいてビア配置を行うため、ＤＲＣエラーの発生を防止することができる。
【００６２】
また、上述した手順によれば、同じ大きさで同じ形状のビア配置領域が複数ある場合、生成した１つのビアセルを共通に用いることができるので、ビアレイアウトのデータ数を減らすことができる。
【００６３】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００６４】
上述した第１及び第２の実施の形態ではＸ方向（図１〜図３０における各左右方向）に延在するダミーパターンの設計方法について説明したが、Ｙ方向（図１〜図３０における各上下方向）に延在するダミーパターンに対しても、Ｘ方向をＹ方向に替えて同様の処理を行うことができる。
【００６５】
また、上述した第１及び第２の実施の形態では比較的配線幅の狭い金属配線パターンに対してダミーパターンを設計する例を挙げて説明したが、比較的配線幅の広い、又はベタパターンの電源配線又はＧＮＤ配線に対してダミーパターンを生成する場合にも適用可能である。
【００６６】
また、上述した第１及び第２の実施の形態では金属配線層について説明したが、これに限定させるものではなく、例えばポリシリコン配線層同士、又はポリシリコン配線層と金属配線層とをコンタクト接続（ビア接続に相当する）する場合にも適用可能である。
【符号の説明】
【００６７】
１  金属配線パターン
２  ダミーパターン生成用パターン
３  切り欠き部
４，７，１１  縮小図形
５  ダミーパターン（拡大図形）
６，９，１０，２１，２４，２５  矩形図形
８  切り欠き図形
１２，１３，２６，２７  ビア配置領域
１４，２８  ビア
２２  各端辺
２３  Ｘ端辺
【図１】
2013114296.tif 000003
【図２】
2013114296.tif 000004
【図３】
2013114296.tif 000005
【図４】
2013114296.tif 000006
【図５】
2013114296.tif 000007
【図６】
2013114296.tif 000008
【図７】
2013114296.tif 000009
【図８】
2013114296.tif 000010
【図９】
2013114296.tif 000011
【図１０】
2013114296.tif 000012
【図１１】
2013114296.tif 000013
【図１２】
2013114296.tif 000014
【図１３】
2013114296.tif 000015
【図１４】
2013114296.tif 000016
【図１５】
2013114296.tif 000017
【図１６】
2013114296.tif 000018
【図１７】
2013114296.tif 000019
【図１８】
2013114296.tif 000020
【図１９】
2013114296.tif 000021
【図２０】
2013114296.tif 000022
【図２１】
2013114296.tif 000023
【図２２】
2013114296.tif 000024
【図２３】
2013114296.tif 000025
【図２４】
2013114296.tif 000026
【図２５】
2013114296.tif 000027
【図２６】
2013114296.tif 000028
【図２７】
2013114296.tif 000029
【図２８】
2013114296.tif 000030
【図２９】
2013114296.tif 000031
【図３０】
2013114296.tif 000032